(57)【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられた半導体層とからなるＳＯＩ基板に素子分離層を形成し、前記素子分離層で囲まれた素子領域にｎ型のトランジスタを形成する半導体装置の製造方法であって、
前記トランジスタのソースとドレインとによって挟まれるチャネル領域の前記素子分離層側の端部の前記半導体層にボロンを導入する工程と、
前記端部の前記半導体層と前記端部の下方の前記絶縁層とに前記ボロンの拡散を抑制する拡散抑制原子を導入する工程と、
前記半導体層を熱酸化してゲート絶縁膜を形成する工程と、を含み、
前記ボロンを導入する工程と、前記拡散抑制原子を導入する工程は、前記ゲート絶縁膜を形成する工程の前までにそれぞれ行い、
前記ボロンを導入する工程と、前記拡散抑制原子を導入する工程は、前記素子分離層を形成する工程の前までにそれぞれ行い、
前記素子分離層はＬＯＣＯＳ法を用いて形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記拡散抑制原子は、炭素又はフッ素であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記炭素又は前記フッ素の濃度を、その導入部位の格子間濃度に合わせて、１×１０１９［ｃｍ−３］以上１×１０２０［ｃｍ−３］以下の範囲内で設定することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、シリコン層の厚さが極薄膜化した場合でも、チャネル領域の端部での寄生チャネル形成を防止できるようにしたものである。
【背景技術】
【０００２】
図５（Ａ）及び（Ｂ）は、従来例１に係るＭＯＳトランジスタ２００の構成例を示す平面図と、ａ５−ａ´５矢視拡大断面図である。図５（Ａ）及び（Ｂ）に示すように、このＭＯＳトランジスタ２００はｎ型（ｎｃｈ）であり、シリコン基板２０１に形成されたウェル拡散層（Ｐ−）２０３と、このウェル拡散層２０３上に形成されたゲート絶縁膜２０５と、ゲート絶縁膜２０５上に形成されたゲート電極２０７と、ゲート電極２０７の両側に形成されたソース又はドレイン（以下、「Ｓ／Ｄ」という。）２０９と、を含んだ構成となっている。シリコン基板２０１はｐ型のバルクであり、その不純物原子Ｂ（ボロン）の濃度は１×１０−１５［ｃｍ−３］程度である。また、ウェル拡散層２０３のＢ濃度は１×１０−１７［ｃｍ−３］程度である。
【０００３】
このようなＭＯＳトランジスタ２００では、シリコン基板２０１はウェル拡散層２０３よりもそのＢ濃度が低い。そのため、Ｓ／Ｄ２０９に挟まれたチャネル領域のＬＯＣＯＳ層２１１側の端部（以下、「チャネル領域端部」という。）２２１には、ウェル拡散層２０３よりもｎ型に反転し易い寄生チャネルが形成され、この寄生チャネルを介してＳ／Ｄ２０９間でリーク電流の増大が起こりやすい。
【０００４】
そこで、このような寄生チャネルによるリーク電流の増大を防ぐために、チャネル領域端部２２１からＬＯＣＯＳ層２１１下にかけての領域にチャネルストッパを形成する技術が知られている。
図６（Ａ）は、従来例２に係るＭＯＳトランジスタ３００の構成例を示す拡大断面図である。このＭＯＳトランジスタ２００は、図５（Ａ）及び（Ｂ）に示したＭＯＳトランジスタ２００において、チャネル領域端部２２１からＬＯＣＯＳ層２１１下にかけての領域にチャネルストッパ（Ｐ＋）層３０１を追加した構成となっている。このチャネルストッパ層３０１は、ＬＯＣＯＳ層２１１の形成前にその形成領域及びその近傍のシリコン基板２０１にＢをイオン注入し、その後、熱処理することによって形成する。このような構成であれば、チャネルストッパ層３０１はウェル拡散層２０３よりもｎ型に反転しにくいので寄生チャネルの形成が防止され、リーク電流の増大が防がれる。
【０００５】
また、現在の半導体分野では、集積回路の低消費電力化のためシリコン・オン・インシュレータ（ＳＯＩ）技術の開発が盛んである。ＳＯＩ基板を用いたデバイスでは、トランジスタが持つ寄生容量を大幅に削減できるため、従来のデバイスより高速で且つ低消費電力の特性が得られることが知られている（例えば、特許文献１参照。）。
図６（Ｂ）は、従来例３に係るＳＯＩトランジスタ４００の構成例を示す拡大断面図である。図６（Ｂ）に示すように、このＳＯＩトランジスタ４００は、ＭＯＳトランジスタ３００において、その基板がシリコン基板４０１と、埋め込み酸化層（以下、「ＢＯＸ層」ともいう。）４０３と、シリコン層（以下、「ＳＯＩ層」ともいう。）４０５とからなるＳＯＩ基板４１０となっている。このＳＯＩトランジスタ４００も、図６（Ａ）に示したＭＯＳトランジスタ３００と同様に、チャネル領域端部２２１からＬＯＣＯＳ層２１１下にかけての領域にチャネルストッパ層３０１を有することによって、寄生チャネルの形成を防止するようになっている。
【特許文献１】特開２００１−２５７３５４号公報
【特許文献２】特開平７−１０６５９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、本発明者は、図６（Ｂ）に示したＳＯＩトランジスタ４００の形成過程で、ゲート電極２０５下のＳＯＩ層４０５におけるＢ濃度の分布がどのように変化するかをシミュレーションで調べてみた。そして、そのシミュレーション結果から、ＳＯＩ層４０５の厚さが０．０８［μｍ］程度と極めて薄い（即ち、ＳＯＩ層４０５とＬＯＣＯＳ層２１１との界面と、ＳＯＩ層２１１とＢＯＸ層４０３との界面が近接している）場合には、チャネル領域端部２２１のＢ濃度が、チャネル領域中央のＳＯＩ層のＢ濃度よりも低くなってしまうことがある、ということに気が付いた。チャネル領域端部２２１のＢ濃度が、他の部分のＢ濃度よりも低くなっている場合には、チャネル領域端部２２１に寄生チャネルが形成されてしまう（問題点）。
【０００７】
図７（Ａ）〜（Ｄ）は本発明者が行ったシミュレーションの結果を示す図である。図７（Ａ）〜（Ｄ）は、図６（Ｂ）に示したＳＯＩトランジスタ４００の各形成工程における、ＳＯＩ層４０５内のＢ濃度分布を示している。ＳＯＩ層４０５内のハッチングの疎密はＢ濃度の分布を示し、ハッチングが密であるほどＢ濃度が高いことを意味している。
詳しく説明すると、図７（Ａ）は、ＬＯＣＯＳ形成用の窒化膜パターン４３０をマスクにして、寄生チャネル防止用のＢをＳＯＩ層４０５にイオン注入した後の断面図である。また、図７（Ｂ）はＬＯＣＯＳ形成の初期段階である「ドライ酸化」を行った直後の断面図である。初期段階であるため、ＬＯＣＯＳ層はまだ形成されていない。図７（Ｃ）は、ＬＯＣＯＳ層２１１を形成した直後の断面図である。そして、図７（Ｃ）は、ゲート絶縁膜２０５上にポリシリコン膜を形成し、このポリシリコン膜を電極形状にパターニング（即ち、ポリエッチ）してゲート電極２０７を形成した後の断面図である。
【０００８】
図７（Ａ）及び図７（Ｂ）から分かるように、ＳＯＩ層にイオン注入されたボロンは、ＬＯＣＯＳ形成の初期段階（ドライ酸化）で既にチャネル領域中央の側へ広く拡散している。また、図７（Ｃ）から分かるように、ＬＯＣＯＳ形成直後には、チャネル領域端部からチャネル領域中央の側にかけて、ＳＯＩ層４０５のＢ濃度は均一になっている。さらに、図７（Ｄ）から分かるように、ポリエッチ後には、チャネル領域端部のＢ濃度がチャネル領域中央の側よりも低くなっている。
【０００９】
本発明は、このようなＳＯＩ層（即ち、ＳＯＩ基板のシリコン層）の極薄化によって顕在化した問題点に鑑みてなされたものであって、シリコン層の厚さが極薄膜化した場合でも、チャネル領域の端部での寄生チャネル形成を防止できるようにした半導体装置の製造方法の提供を目的とする。
【課題を解決するための手段】
【００１０】
〔発明１〕  上記目的を達成するために、発明１の半導体装置の製造方法は、半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられた半導体層とからなるＳＯＩ基板に素子分離層を形成し、前記素子分離層で囲まれた素子領域にｎ型のトランジスタを形成する半導体装置の製造方法であって、前記トランジスタのソースとドレインとによって挟まれるチャネル領域の前記素子分離層側の端部の前記半導体層にボロンを導入する工程と、前記端部の前記半導体層に前記ボロンの拡散を抑制する拡散抑制原子を導入する工程と、前記半導体層を熱酸化してゲート絶縁膜を形成する工程と、を含み、前記ボロンを導入する工程と、前記拡散抑制原子を導入する工程は、前記ゲート絶縁膜を形成する工程の前までにそれぞれ行うことを特徴とするものである。
【００１１】
ここで、「半導体基板」は例えばシリコン基板であり、「絶縁層」は例えば酸化シリコン膜であり、「半導体層」は例えばエピタキシャル成長法によって形成されたシリコン層である。また、「ゲート絶縁膜」は例えば酸化シリコン膜、酸窒化シリコン膜、又は高誘電率絶縁膜である。さらに、「拡散抑制原子」としては、例えばフッ素（Ｆ）又は炭素（Ｃ）が挙げられる。
【００１２】
発明１の半導体装置の製造方法によれば、ゲート絶縁膜の形成工程、及びそれ以降の熱工程において、上記端部の半導体層におけるボロン（Ｂ）の拡散が抑制されるので、上記端部の半導体層のＢ濃度の低下を抑えることができる。従って、ｎ型に反転しやすい寄生チャネルの形成を抑制することができるので、リーク電流が低く、高速で動作し、且つ低消費電力特性の半導体装置を提供することができる。
【００１３】
〔発明２〕  発明２の半導体装置の製造方法は、半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられた半導体層とからなるＳＯＩ基板に素子分離層を形成し、前記素子分離層で囲まれた素子領域にｎ型のトランジスタを形成する半導体装置の製造方法であって、前記トランジスタのソースとドレインとによって挟まれるチャネル領域の前記素子分離層側の端部の前記半導体層にボロンを導入する工程と、前記端部と隣接する前記素子分離層に前記ボロンの拡散を抑制する拡散抑制原子を導入する工程と、前記半導体層を熱酸化してゲート絶縁膜を形成する工程と、を含み、前記ボロンを導入する工程と、前記拡散抑制原子を導入する工程は、前記ゲート絶縁膜を形成する工程の前までにそれぞれ行うことを特徴とするものである。
【００１４】
このような構成であれば、ゲート絶縁膜の形成工程、及びそれ以降の熱工程において、素子分離層におけるボロン（Ｂ）の拡散が抑制されるので、上記端部の半導体層から素子分離層内側へのボロンの拡散を抑制することができ、上記端部の半導体層のＢ濃度の低下を抑えることができる。従って、ｎ型に反転しやすい寄生チャネルの形成を抑制することができるので、リーク電流が低く、高速で動作し、且つ低消費電力特性の半導体装置を提供することができる。
【００１５】
〔発明３〕  発明３の半導体装置の製造方法は、半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられた半導体層とからなるＳＯＩ基板に素子分離層を形成し、前記素子分離層で囲まれた素子領域にｎ型のトランジスタを形成する半導体装置の製造方法であって、前記トランジスタのソースとドレインとによって挟まれるチャネル領域の前記素子分離層側の端部の前記半導体層にボロンを導入する工程と、前記端部の下方の前記絶縁層に前記ボロンの拡散を抑制する拡散抑制原子を導入する工程と、前記半導体層を熱酸化してゲート絶縁膜を形成する工程と、を含み、前記ボロンを導入する工程と、前記拡散抑制原子を導入する工程は、前記ゲート絶縁膜を形成する工程の前までにそれぞれ行うことを特徴とするものである。
【００１６】
このような構成であれば、ゲート絶縁膜の形成工程、及びそれ以降の熱工程において、絶縁層におけるボロン（Ｂ）の拡散が抑制されるので、上記端部の半導体層から絶縁層内側へのボロンの拡散を抑制することができ、上記端部の半導体層のＢ濃度の低下を抑えることができる。従って、ｎ型に反転しやすい寄生チャネルの形成を抑制することができるので、リーク電流が低く、高速で動作し、且つ低消費電力特性の半導体装置を提供することができる。
【００１７】
〔発明４〕  発明４の半導体装置の製造方法は、発明１から発明３の何れか一の半導体装置の製造方法において、前記拡散抑制原子を導入する工程では、前記チャネル領域の中央の前記半導体層には前記拡散抑制原子を導入しないことを特徴とするものである。
このような構成であれば、チャネル領域中央の半導体層ではボロン（Ｂ）の拡散が抑制されないので、チャネル領域中央から上記端部へのＢの拡散（供給）を妨げないようにすることができる。
【００１８】
〔発明５〕  発明５の半導体装置の製造方法は、発明１から発明４の何れか一の半導体装置の製造方法において、前記素子分離層はＬＯＣＯＳ法を用いて形成し、前記ボロンを導入する工程と、前記拡散抑制原子を導入する工程は、前記素子分離層を形成する工程の前までにそれぞれ行うことを特徴とするものである。
【００１９】
ここで、ＬＯＣＯＳ（ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ）法とは、耐酸化性の膜（例えば、Ｓｉ３Ｎ４膜）からなるマスクパターンで半導体層の表面を部分的に覆い、この状態で基板を熱酸化することによって、マスクパターンで覆われていない部分の半導体層に熱酸化膜を形成する方法のことである。ＬＯＣＯＳ法による素子分離層の形成は、ゲート絶縁膜の形成よりも前に行うことが普通である。
発明５の半導体装置の製造方法によれば、素子分離層の形成工程、及びそれ以降の熱工程において、チャネル領域の上記端部の半導体層でのボロン（Ｂ）の拡散を抑制することができるので、寄生チャネルの形成をよりいっそう抑制することができる。
【００２０】
〔発明６、７〕  発明６の半導体装置の製造方法は、発明１から発明５の何れか一の半導体装置の製造方法において、前記拡散抑制原子は、炭素又はフッ素であることを特徴とするものである。
ここで、ボロン（Ｂ）は通常、格子間原子（即ち、Ｂからみてエネルギーの低い所）を介して熱拡散する傾向がある。また、炭素（Ｃ）やフッ素（Ｆ）には、格子間原子を捕獲し易いという性質がある。
発明７の半導体装置の製造方法は、発明６の半導体装置の製造方法において、前記炭素又は前記フッ素の濃度を、その導入部位の格子間濃度に合わせて、１×１０１９［ｃｍ−３］以上、１×１０２０［ｃｍ−３］以下の範囲内で設定することを特徴とするものである。
【００２１】
ここで、「導入部位」とは、チャネル領域の素子分離層側の端部の半導体層、上記端部と隣接する素子分離層、又は、上記端部の下方の絶縁層のことである。また、「格子間原子濃度に合わせて」とは、格子間原子濃度の大小の傾向に合わせて、ということである。この発明７は、格子間原子濃度の大小の傾向に合わせて、炭素又はフッ素の濃度を上記範囲内で大きく又は小さく設定するものであり、必ずしも、格子間原子濃度とＣ又はＦの濃度とを一致させるものではない。
発明６、７の半導体装置の製造方法によれば、炭素（Ｃ）又はフッ素（Ｆ）によって格子間原子は減少するので、Ｂの拡散を効率良く抑制することができる。
【００２２】
〔発明８〜１０〕  発明８の半導体装置は、半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられた半導体層とからなるＳＯＩ基板に素子分離層を有し、前記素子分離層で囲まれた素子領域にｎ型のトランジスタを有する半導体装置であって、前記トランジスタのソースとドレインとによって挟まれるチャネル領域の前記素子分離層側の端部の前記半導体層に、寄生チャネル防止用のボロンと、前記ボロンの拡散を抑制する拡散抑制原子と、を含むことを特徴とするものである。
【００２３】
発明９の半導体装置は、半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられた半導体層とからなるＳＯＩ基板に素子分離層を有し、前記素子分離層で囲まれた素子領域にｎ型のトランジスタを有する半導体装置であって、前記トランジスタのソースとドレインとによって挟まれるチャネル領域の前記素子分離層側の端部の前記半導体層に寄生チャネル防止用のボロンを含み、且つ、前記端部と隣接する前記素子分離層に前記ボロンの拡散を抑制する拡散抑制原子を含むことを特徴とするものである。
【００２４】
発明１０の半導体装置は、半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられた半導体層とからなるＳＯＩ基板に素子分離層を有し、前記素子分離層で囲まれた素子領域にｎ型のトランジスタを有する半導体装置であって、前記トランジスタのソースとドレインとによって挟まれるチャネル領域の前記素子分離層側の端部の前記半導体層に寄生チャネル防止用のボロンを含み、且つ、前記端部の下方の前記絶縁層に前記ボロンの拡散を抑制する拡散抑制原子を含むことを特徴とするものである。
【００２５】
発明８〜１０の半導体装置によれば、拡散抑制原子によって、ｎ型に反転しやすい寄生チャネルの形成が抑制されるので、リーク電流が低く、高速で動作し、且つ低消費電力特性の半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を図面を参照しながら説明する。
図１（Ａ）及び（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法を示す平面図と、Ａ１−Ａ´１矢視断面図である。また、図２（Ａ）〜図３（Ｂ）は、Ａ１−Ａ´１矢視断面において、図１（Ｂ）以降の製造方法を示す工程図である。この実施の形態では、ｎｃｈのＳＯＩトランジスタ１００をＳＯＩ基板に形成する場合について説明する。
【００２７】
まず始めに、図１（Ｂ）に示すようなＳＯＩ基板１０を用意する。このＳＯＩ基板１０は、シリコン基板１と、このシリコン基板１上に設けられた埋め込み酸化層（ＢＯＸ層）３と、ＢＯＸ層３上に設けられたシリコン層（ＳＯＩ層）５とから構成されている。
ＳＯＩ層５の初期膜厚は、例えば０．１〜０．２［μｍ］程度である（但し、製造工程後の最終的なＳＯＩ層５の厚さは０．００１〜０．２［μｍ］の範囲で調整される。）。また、ＢＯＸ層３は、例えば酸化シリコン膜であり、その厚さは０．２〜０．４［μｍ］程度である。このようなＳＯＩ基板１０は、ＳＩＭＯＸ（ｓｅｐａｒａｔｉｏｎ  ｂｙ  ｉｍｐｌａｎｔ  ｏｘｙｇｅｎ）法、或いは貼り合わせ法などにより作成される。
【００２８】
次に、このＳＯＩ基板１０のＳＯＩ層５表面を薄く酸化して、図１（Ａ）及び（Ｂ）に示すように、酸化シリコン膜１１を形成する。この酸化シリコン膜１１は、ＳＯＩ層５表面をエッチング雰囲気やイオン注入等から保護するための膜である。
次に、酸化シリコン膜１１上に窒化シリコン膜をＣＶＤ法にて堆積させる。そして、フォトリソグラフィ法及びドライエッチング法により、この窒化シリコン膜をパターニングする。これにより、素子領域全体を覆い、且つ素子分離領域を露出させる窒化膜パターン１３を形成する。
【００２９】
次に、図２（Ａ）の実線矢印で示すように、この窒化膜パターン１３をマスクにして、ＳＯＩ層５に寄生チャネル防止用のボロン（Ｂ）をイオン注入する。これにより、ＢはＬＯＣＯＳ形成領域（即ち、素子分離領域）に注入される。また、図２（Ａ）の破線矢印で示すように、イオン注入の角度を変更し、Ｂを斜めにイオン注入する。この斜めイオン注入の垂線（即ち、基板表面と垂直に交わる直線）に対する傾斜角度θは、例えば７〜１１°である。このような斜めイオン注入によって、Ｂは素子分離領域だけでなく素子領域にも僅かに注入される。
【００３０】
このＢのイオン注入工程では、Ｂ分布のピークが、例えば深さ方向で３０〜６０［ｎｍ］となるようにその注入エネルギーを調整する。また、このイオン注入工程では、その導入部位でのＢ濃度が例えば１×１０１６〜１×１０１８［ｃｍ−３］程度となるようにそのドーズ量を調整する。なお、図７（Ａ）〜（Ｃ）で示したように、素子分離領域にイオン注入されたＢは、ＬＯＣＯＳ層の形成工程で、素子領域側へある程度拡散する。
【００３１】
次に、図２（Ｂ）の実線矢印で示すように、窒化膜パターン１３をマスクにしてＳＯＩ層５にＢ拡散抑制原子（例えばフッ素（Ｆ）又は炭素（Ｃ）をイオン注入する。これにより、Ｆ又はＣは素子分離領域に注入される。また、図２（Ｂ）の破線矢印で示すように、イオン注入の角度を変更し、Ｆ又はＣを斜めにイオン注入する。この斜めイオン注入の垂線に対する傾斜角度θは、例えば７〜４５°である。このような斜めイオン注入によって、Ｆ又はＣは素子分離領域だけでなく素子領域にも僅かに注入される。
【００３２】
このＦ又はＣのイオン注入工程では、Ｆ又はＣの分布のピークが、例えば深さ方向で３０〜６０［ｎｍ］となるようにその注入エネルギーを調整する。また、このイオン注入工程では、導入部位でのＦ濃度又はＣ濃度が、格子間原子濃度の大小の傾向に合わせて例えば１×１０１９〜１０２０［ｃｍ−３］程度となるように、そのドーズ量を調整する。
次に、図２（Ｃ）に示すように、窒化膜パターン１３をマスクにしてＳＯＩ層５を熱酸化し、ＬＯＣＯＳ層１５を形成する。図２（Ｃ）に示すように、ＬＯＣＯＳ層１５はその下側の部分がＢＯＸ層３と接している。このようなＬＯＣＯＳ層１５によって、各々の素子領域は他の素子領域から電気的に分離された状態となる。また、このＬＯＣＯＳ層１５の形成によって発生するストレスは、最表面の酸化シリコン膜１１によって緩和される。
【００３３】
次に、窒化膜パターン１３を熱リン酸にて除去する。そして、図３（Ａ）に示すように、ＳＯＩトランジスタ１００の閾値調整のために、ＳＯＩ層５に不純物注入を行う。この実施の形態では、ｎｃｈの閾値設定のために、Ｂを例えば１×１０１２［ｃｍ−２］程度注入する。
次に、最表面の酸化シリコン膜１１を例えば希フッ酸（ＨＦ）を用いたウエットエッチングにより除去する。そして、図３（Ｂ）に示すように、ゲート絶縁膜２１を形成する。このゲート絶縁膜２１は酸化シリコン膜であっても良いし、酸窒化シリコン膜、或いは高誘電率絶縁膜であっても良い。
【００３４】
次に、ＳＯＩ基板１０の上方全面にリン又はボロン等の不純物を含むポリシリコン膜を形成する。そして、フォトリソグラフィ技術及びドライエッチング技術とによって、ポリシリコン膜をパターニングしてゲート電極２３を形成する。その後、このゲート電極２３をマスクにしてＳＯＩ５にＳ／Ｄを形成するための不純物（例えば、リン、ヒ素等）をイオン注入する。さらに、ＳＯＩ基板１０をアニールして、図４（Ａ）に示すように、ゲート電極２３の両側のＳＯＩ層５にＳ／Ｄ２７を形成する。
【００３５】
このような半導体装置の製造方法によれば、図４（Ａ）及び（Ｂ）に示すように、Ｓ／Ｄ２７に挟まれたチャネル領域２９のＬＯＣＯＳ側の端部（即ち、チャネル領域端部）３０に、チャネルストッパ（Ｐ＋）層２８が形成される。また、チャネル領域端部３０とＬＯＣＯＳ層１５には、Ｂ拡散抑制原子としてＦ又はＣが導入される。Ｆ又はＣのイオン注入のタイミングは、ＬＯＣＯＳ層１５の形成工程前である。
【００３６】
従って、ＬＯＣＯＳ形成工程や、ゲート絶縁膜２１の形成工程、及びそれ以降の熱工程（活性化アニール等）において、チャネル領域端部３０におけるＢの拡散が抑制され、チャネル領域端部３０のＢ濃度の低下を抑えることができる。これにより、ｎ型に反転しやすい寄生チャネルの形成を抑制することができるので、リーク電流が低く、高速で動作し、且つ低消費電力特性の半導体装置を提供することができる。
【００３７】
また、この半導体装置の製造方法では、チャネル領域２９の中央のＳＯＩ層５には寄生チャネル防止用のボロン（Ｂ）と、Ｂ拡散抑制原子とをイオン注入しないようにした。チャネル領域中央のＳＯＩ層５にＢをイオン注入しないことによって、逆短チャネル効果やＳＯＩのキンク効果等を積極的に防ぐことができる。また、チャネル領域中央のＳＯＩ層５にＢ拡散抑制原子をイオン注入しないことによって、チャネル領域中央から上記端部へのＢの拡散（供給）を妨げないようにすることができる。
【００３８】
この実施の形態では、シリコン基板１が本発明の「半導体基板」に対応し、ＢＯＸ層３が本発明の「絶縁層」に対応し、ＳＯＩ層５が本発明の「半導体層」に対応している。また、ＬＯＣＯＳ層１５が本発明の「素子分離層」に対応し、ＬＯＣＯＳ層１５で素子分離されたＳＯＩ層５が本発明の「素子領域」に対応している。さらに、チャネル領域端部３０が本発明の「チャネル領域の素子分離層側の端部の半導体層」に対応している。
【００３９】
なお、この実施の形態では、図４（Ａ）及び（Ｂ）に示したように、ＬＯＣＯＳ層１５及び、チャネル領域端部３０にＢ拡散抑制原子を導入する場合について説明した。しかしながら、Ｂ拡散抑制原子の導入部位はこれに限られることはない。例えば、Ｂ拡散抑制原子の導入部位は、ＬＯＣＯＳ層１５だけ、若しくはチャネル領域端部３０だけでも良い。或いは、上記導入部位は、チャネル領域端部３０と深さ方向で隣接するＢＯＸ層３だけでも良い。さらに、上記導入部位が、ＬＯＣＯＳ層１５とＢＯＸ層３の両方、又は、ＢＯＸ層３とチャネル領域端部３０の両方でも良い。
【００４０】
ＬＯＣＯＳ層１５にＢ拡散抑制原子を導入した場合は、ＬＯＣＯＳ層１５におけるＢの拡散が抑制されるので、チャネル領域端部３０からＬＯＣＯＳ層１５内側へのＢの拡散を抑制することができ、チャネル領域端部３０のＢ濃度の低下を抑えることができる。また、ＢＯＸ層３にＢ拡散抑制原子を導入した場合は、ＢＯＸ層３におけるＢの拡散が抑制されるので、チャネル領域端部３０からＢＯＸ層３内側へのＢの拡散を抑制することができ、チャネル領域端部３０のＢ濃度の低下を抑えることができる。何れの場合も、ｎ型に反転しやすい寄生チャネルの形成を抑制することができるので、リーク電流が低く、高速で動作し、且つ低消費電力特性の半導体装置を提供することができる。
【００４１】
また、この実施の形態では、ＬＯＣＯＳ層１５の形成前にＢ拡散抑制原子をイオン注入する場合について説明したが、Ｂ拡散抑制原子のイオン注入のタイミングは、これに限られることはない。上記タイミングはゲート絶縁膜２１の形成前であれば良い。図７（Ｃ）及び（Ｄ）に示したように、シミュレーション結果では、ポリエッチ後に、チャネル領域端部のＢ濃度がチャネル領域中央の側よりも低くなるので、ゲート絶縁膜２１の形成前までにＢ拡散抑制原子をイオン注入しておくことで、寄生チャネルの形成を十分に防止することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態に係る半導体装置の製造方法を示す図（その１）。
【図２】本発明の実施の形態に係る半導体装置の製造方法を示す図（その２）。
【図３】本発明の実施の形態に係る半導体装置の製造方法を示す図（その３）。
【図４】ＳＯＩトランジスタ１００の構成例を示す平面図と、ａ４−ａ´４矢視拡大断面図。
【図５】従来例１の構成例を示す図。
【図６】従来例２及び３の構成例を示す図。
【図７】シミュレーション結果を示す図。
【符号の説明】
【００４３】
１  半導体基板、３  埋め込み酸化層（ＢＯＸ層）、５  シリコン層（ＳＯＩ層）、１０  ＳＯＩ基板、１１  酸化シリコン膜、１３  窒化膜パターン、１５  ＬＯＣＯＳ層、２１  ゲート絶縁膜、２３  ゲート電極、２７  Ｓ／Ｄ、２９  チャネル領域、３０  チャネル領域端部
【図１】
0005428121.tif 000002
【図２】
0005428121.tif 000003
【図３】
0005428121.tif 000004
【図４】
0005428121.tif 000005
【図５】
0005428121.tif 000006
【図６】
0005428121.tif 000007
【図７】
0005428121.tif 000008