(57)【特許請求の範囲】
【請求項１】
信号電荷を生じる光電変換部と、
前記光電変換部で生じた信号電荷を転送する転送トランジスタと、
前記光電変換部で生じた信号電荷に基づく信号を読み出すための少なくとも１つの画素トランジスタと、を含む画素を複数有し、
第１の光電変換部が配される第１の活性領域と、
第２の光電変換部が配される第２の活性領域と、
前記第１及び第２の活性領域にフィールド領域を介して隣接し、前記画素トランジスタが配される第３の活性領域と、を含む固体撮像装置の製造方法であって、
前記第３の活性領域に、前記信号電荷に対するポテンシャルバリアとなる半導体領域を形成するための第１導電型の不純物イオンをイオン注入する第１の工程と、
前記第３の活性領域内の前記画素トランジスタのチャネル部となる領域に、前記第１の工程のイオン注入の注入エネルギーよりも低エネルギーで、第２導電型の不純物イオンをイオン注入する第２の工程とを有することを特徴とする固体撮像装置の製造方法。
【請求項２】
前記第１及び第２の工程のイオン注入は同一マスクを用いて行なわれることを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記第１の工程のイオン注入を行なう際のマスクは、前記フィールド領域から、前記第３の活性領域の前記フィールド領域側の端部へ延在していることを特徴とする請求項１または２に記載の固体撮像装置の製造方法。
【請求項４】
前記第１の工程のイオン注入を行なう際のマスクの厚さをＨ、前記マスクの前記第３の活性領域に対応した開口部の最小幅をＷとした時、Ｈ／Ｗ≧２．８であることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置の製造方法。
【請求項５】
前記第１の活性領域の中心と前記第２の活性領域の中心とを結ぶ方向は、前記第３の活性領域に配される画素トランジスタのチャネル幅方向に平行な方向であることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置の製造方法。
【請求項６】
前記フィールド領域が絶縁体を含んで構成されることを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置の製造方法。
【請求項７】
前記絶縁体の下にチャネルストップ領域を形成する工程をさらに有することを特徴とする請求項６に記載の固体撮像装置の製造方法。
【請求項８】
前記絶縁体はＬＯＣＯＳ構造あるいはＳＴＩ構造のいずれかを有することを特徴とする請求項６または７に記載の固体撮像装置の製造方法。
【請求項９】
前記画素が、フローティングディフュージョン領域を含み、
前記転送トランジスタが前記光電変換部で生じた前記信号電荷を前記フローティングディフュージョン領域へ転送することを特徴とする請求項１〜８のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１０】
前記画素トランジスタは、増幅トランジスタ、選択トランジスタ、および、リセットトランジスタのいずれかを含むことを特徴とする請求項１〜９のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１１】
前記第１の工程において、少なくともイオン注入エネルギーが互いに異なる複数回の、第１導電型の不純物イオンのイオン注入を行うことを特徴とする請求項１〜１０のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１２】
前記信号電荷に対するポテンシャルバリアとなる半導体領域の不純物濃度ピーク位置Ｄは、前記第３の活性領域の絶縁膜界面からＤ≧１μｍであることを特徴とする請求項１〜１０のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１３】
前記第１の工程のイオン注入を行なう際のマスクの開口部端は、前記フィールド領域の上に配されることを特徴とする請求項１または２に記載の固体撮像装置の製造方法。
【請求項１４】
信号電荷を生じる光電変換部と、
前記光電変換部で生じた信号電荷を転送する転送トランジスタと、
前記光電変換部で生じた信号電荷に基づく信号を読み出すための少なくとも１つの画素トランジスタと、
前記光電変換部が配される領域と、前記画素トランジスタが配される領域とを、電気的に分離するための分離領域とを含む固体撮像装置の製造方法であって、
前記画素トランジスタが配される領域に、前記信号電荷に対するポテンシャルバリアとなる半導体領域を形成するための第１導電型の不純物イオンをイオン注入する工程と、
前記画素トランジスタのチャネル部となる領域に、前記第１導電型の不純物イオンのイオン注入の注入エネルギーよりも低エネルギーで、第２導電型の不純物イオンをイオン注入する工程とを有することを特徴とする固体撮像装置の製造方法。
【請求項１５】
信号電荷を生じる光電変換部と、
前記光電変換部で生じた信号電荷を転送する転送トランジスタと、
前期光電変換部で生じた信号電荷に基づく信号を読み出すための少なくとも１つの画素トランジスタと、を含む固体撮像装置の製造方法であって、
前記光電変換部が配される領域を覆い、かつ、前記画素トランジスタが配される領域に開口を有するマスクを用いて、第１導電型の不純物イオンをイオン注入する工程と、
前記マスクを用いて、前記第１導電型の不純物イオンのイオン注入の注入エネルギーよりも低エネルギーで、第２導電型の不純物イオンをイオン注入する工程と、
前記画素トランジスタのソース領域およびドレイン領域を形成するためのイオン注入の工程と、を有することを特徴とする固体撮像装置の製造方法。
【請求項１６】
信号電荷を生じる光電変換部と、
前記光電変換部で生じた信号電荷を転送する転送トランジスタと、
前記光電変換部で生じた信号電荷に基づく信号を読み出すための少なくとも１つの画素トランジスタと、を含む画素を複数有し、
第１の光電変換部が配される第１の活性領域と、
第２の光電変換部が配される第２の活性領域と、
前記第１及び第２の活性領域にフィールド領域を介して隣接し、前記画素トランジスタが配される第３の活性領域と、を含む固体撮像装置であって、
前記第３の活性領域に、前記信号電荷に対するポテンシャルバリアとなる第１導電型の第１の半導体領域が配されており、
前記第１の半導体領域よりも浅い位置であって、前記第３の活性領域内に配される前記画素トランジスタのチャネル部に、第２導電型の不純物イオンが配されていることを特徴とする固体撮像装置。
【請求項１７】
前記第１の半導体領域の不純物濃度ピーク位置Ｄは、前記第３の活性領域の絶縁膜界面からＤ≧１μｍであることを特徴とする請求項１６に記載の固体撮像装置。
【請求項１８】
前記フィールド領域が絶縁体を含んで構成されることを特徴とする請求項１６または１７に記載の固体撮像装置。
【請求項１９】
前記絶縁体の下にチャネルストップ領域が配されたことを特徴とする請求項１８に記載の固体撮像装置。
【請求項２０】
前記絶縁体はＬＯＣＯＳ構造あるいはＳＴＩ構造のいずれかを有することを特徴とする請求項１８または１９に記載の固体撮像装置の製造方法。
【請求項２１】
前記画素が、フローティングディフュージョン領域と、前記光電変換部で生じた前記信号電荷を前記フローティングディフュージョン領域へ転送する転送トランジスタと、を含むことを特徴とする請求項１６〜２０のいずれか１項に記載の固体撮像装置。
【請求項２２】
前記画素トランジスタは、増幅トランジスタ、選択トランジスタ、および、リセットトランジスタのいずれかを含むことを特徴とする請求項１６〜２１のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置および固体撮像装置の製造方法に関するものであり、特に画素トランジスタ構成に関するものである。
【背景技術】
【０００２】
デジタルカメラなどに用いられている固体撮像装置の一つとして、ＡＰＳ型固体撮像装置が挙げられる。固体撮像装置では多画素化のために画素の狭ピッチ化が進んでおり、それによって生じる隣接画素への電荷の漏れこみ（混色）の低減が検討されている。
【０００３】
例えば、隣接画素への電荷の漏れこみに対して、信号電荷の極性と逆極性の半導体領域を隣接する光電変換部間に設ける構成が知られている。このような構成により、信号電荷に対するポテンシャルバリアを形成し、隣接画素、もしくは隣接する光電変換部への漏れこみを抑制している。
【０００４】
特許文献１には、光電変換部の一部を構成するＰ型のウエル領域を深くすることで光電変換の量子効率を向上させる構造を形成した場合のポテンシャルバリアの具体的構成が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−０２４９０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の平面レイアウトは、画素の狭ピッチ化が進むと以下のような点でさらに検討が必要となる。
【０００７】
光電変換部の受光面積が小さくなっても感度を維持するために、受光面積は維持したまま、画素トランジスタ及びポテンシャルバリアの占有面積を縮小するのが好ましい。
【０００８】
特許文献１のポテンシャルバリアを、半導体基板深くに形成する場合には、高エネルギーのイオン注入により形成するのが一般的である。この時、イオン注入用のレジストマスクの開口は、高アスペクト比を有する形状となる。高アスペクト比のマスク形状とすると、開口の間口の形状が「ダレ」をおこして開口近傍のレジストマスクの膜厚が薄くなる場合がある。そうすると、基板表面近傍領域に意図しない不純物イオンが注入される場合がある。
【０００９】
またイオン注入時の入射角は基板法線方向に対して一定の角度を有してしまう場合が多い。狭いレジストマスク開口に注入された不純物イオンのうち、基板表面に対して若干の角度を有して注入される不純物イオンは、レジストマスクの側壁に反射衝突を繰返すことで減速する。このような減少によって、やはり、基板表面近傍領域に意図しない不純物イオンが注入される場合がある。
【００１０】
以上述べたように、半導体基板の表面から深い位置に形成されるポテンシャルバリアの幅を狭めてゆくと、基板表面の浅い領域および開口領域近傍に注入される意図しない不純物イオンの影響が無視できなくなる。
【００１１】
基板表面の浅い位置に注入された不純物イオンはトランジスタの閾値などの特性を設計値から変化させる場合がある。画素トランジスタの閾値の設計値からのずれは、所望の電荷転送特性を得られない、もしくは、広ダイナミックレンジを得られないなど固体撮像装置の特性に影響を及ぼす。
【００１２】
本発明は上記課題に鑑み、隣接する画素間を分離するポテンシャルバリアの微細化に伴う画素トランジスタの特性変動が抑制された固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題に鑑み、本発明は、信号電荷を生じる光電変換部と、前記光電変換部で生じた信号電荷を転送する転送トランジスタと、前記光電変換部で生じた信号電荷に基づく信号を読み出すための少なくとも１つの画素トランジスタと、を含む画素を複数有し、第１の光電変換部が配される第１の活性領域と、第２の光電変換部が配される第２の活性領域と、前記第１及び第２の活性領域にフィールド領域を介して隣接し、前記画素トランジスタが配される第３の活性領域と、を含む固体撮像装置の製造方法であって、前記第３の活性領域に、前記信号電荷に対するポテンシャルバリアとなる半導体領域を形成するための第１導電型の不純物イオンをイオン注入する第１の工程と、前記第３の活性領域内の前記画素トランジスタのチャネル部となる領域に、前記第１の工程のイオン注入の注入エネルギーよりも低エネルギーで、第２導電型の不純物イオンをイオン注入する第２の工程とを有することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、画素ピッチが微細化された場合にも画素トランジスタの特性変化を抑制することが可能になる。
【図面の簡単な説明】
【００１５】
【図１】本発明の固体撮像装置の平面レイアウトの模式図
【図２】図１（ｃ）のＡ−Ａ’における断面図
【図３】本発明の固体撮像装置の製造方法を説明するためのフロー図
【図４】本発明の固体撮像装置の製造方法を説明するためのフロー図
【図５】本発明の別形態の固体撮像装置のレイアウトの模式図
【発明を実施するための形態】
【００１６】
図１は本発明の固体撮像装置の平面レイアウトの模式図である。画素を複数有する構成である。以下の説明においては信号電荷として電子を用いる場合の構成について説明を行なう。ホールを用いる場合には各半導体領域の導電型を反対導電型とすればよい。
【００１７】
図１（ａ）は活性領域とフィールド領域との境界を示すために、他の画素トランジスタのゲート電極を除いて示した平面模式図である。ただし転送トランジスタのゲートのみは図示している。
【００１８】
図１（ｂ）は、図１（ａ）に画素トランジスタのゲート電極を配置した平面模式図である。ここで画素トランジスタとしては、例えば、光電変換部で生じた信号を増幅する増幅トランジスタ、画素を行ごとに選択するための選択トランジスタ、増幅トランジスタの入力ノードの電位をリセットするリセットトランジスタを含んでいる。いずれも光電変換部で生じた信号電荷に基づく信号を読み出すことに寄与する。
【００１９】
図１（ｃ）は、図１（ｂ）に、光電変換部間のフィールド領域下に配されるポテンシャルバリアとなるＰ型（第１導電型）の半導体領域（第１の半導体領域）を図示した平面模式図である。
【００２０】
これらの図においては２行２列に画素が配置されているが、実際はさらに多数の画素が配される。ここで画素とは少なくとも、光電変換部と少なくとも１つの画素トランジスタとを含む。
【００２１】
まず図１全体において斜線で示された領域はトランジスタのゲート電極層である。トランジスタのチャネルとなる活性領域上に配された部分とフィールド領域上に配された部分とで、ゲート電極層の全体が構成される。
【００２２】
図１（ａ）において、１０１は光電変換部が配される活性領域である。光電変換部を構成する半導体領域のうち信号電荷と同極性のＮ型半導体領域の配置位置を概ね図示している。１０１ａは第１の光電変換部が配される第１の活性領域であり、１０１ｂは第２の光電変換部が配される第２の活性領域である。
【００２３】
１０３は、フローティングディフュージョン領域（ＦＤ領域）である。増幅トランジスタのゲートと電気的に接続されている。ＦＤ領域は、Ｎ型半導体領域により構成される。
【００２４】
１０２は、光電変換部の電荷をＦＤ領域１０３に転送するための転送ゲートである。
【００２５】
１０４は画素トランジスタのソース・ドレイン領域及びチャネルが配される第３の活性領域である。画素トランジスタがＮＭＯＳトランジスタの場合には、ソース・ドレイン領域はＮ型半導体領域により構成される。第３の活性領域は、第１及び第２の活性領域に、後述のフィールド領域１０５を介して隣接している。
【００２６】
１０５は絶縁体により構成されるフィールド領域である。光電変換部が配される第１、第２の活性領域と、画素トランジスタが配される第３の活性領域間に配される。ＬＯＣＯＳ、ＳＴＩで構成することができる。
【００２７】
図１（ｂ）において、１０６は画素トランジスタのゲート電極である。上述の画素トランジスタを構成するいずれかのトランジスタのゲート電極が配される。
【００２８】
図１（ｃ）において、１０７は信号電荷に対するポテンシャルバリアとなるＰ型半導体領域である。第３の活性領域内の所定深さに配される。１つの半導体領域で構成しても良いし、異なる深さに配された複数の半導体領域により構成しても良い。Ｐ型の半導体領域１０７は周囲のＰ型のウエルに比べて高濃度の不純物濃度を有している。具体的な不純物濃度は画素ピッチ等などにより異なるが、例えば、１×１０１７以上の高濃度にするとよい。
【００２９】
光電変換部における感度や飽和電荷数を維持向上するためには、ポテンシャルバリアは光電変換部を構成するＮ型半導体領域から一定距離離して配置するのがよい。なぜならば上述したようにＰ型半導体領域１０７は高濃度の不純物濃度を有するＰ型半導体領域で構成されるためである。高濃度のＰ型半導体領域を、光電変換部を構成するＮ型半導体領域に近接して配置すると製造工程中の熱処理によるＰ型の不純物イオンが拡散し、光電変換部を構成するＮ型半導体領域の面積、体積を小さくしてしまう。これは、光電変換部の感度、飽和電荷に影響を及ぼす。
【００３０】
また、長波長側の感度を確保するために、光電変換部を構成するＮ型半導体領域とＰＮ接合を構成するＰ型ウエルは基板表面からの深さをＤ１とすると、４μｍ≦Ｄ１≦５μｍの位置まで配されていることが好ましい。Ｐ型半導体領域１０７は信号電荷に対するポテンシャルバリアとなるために、少なくともＰ型ウエルと同等の深さまで配するのが好ましい。
【００３１】
１０７上部に本発明の特徴となる、Ｎ型（第２導電型）の不純物イオン注入領域が配される。Ｎ型の不純物イオン注入領域は画素トランジスタの特性を調整するために設けられる領域である。好ましくはＰ型半導体領域１０７を構成するためのレジストマスクと同一マスクを用いて、イオン注入エネルギーを低くして形成するのが良い。Ｎ型の不純物イオン注入領域は上述したように、Ｐ型半導体領域１０７を形成する際のイオン注入時に意図せず基板表面に注入されたＰ型の不純物イオンによる画素トランジスタの特性変化を抑制するために設けられるものである。ここで実際の半導体領域としての導電型（ＮＥＴ濃度）はＰ型であってもＮ型であってもよい。Ｐ型の不純物イオンしか配されていない場合に対して、Ｎ型の不純物イオンの濃度が高ければよい。もしくはＮ型の半導体基板にＮ型のエピ層を成長させたものを基板として用いる場合には、Ｎ型のエピ層の不純物イオン濃度よりも高ければよい。
【００３２】
次に図２に図１（ｃ）のＡ−Ａ´における断面模式図を示す。２０１はＰ型のウエルである。Ｎ型の半導体基板に形成されたＰ型半導体領域を用いることもできるし、Ｐ型半導体基板をそのまま用いることもできる。
【００３３】
２０２は光電変換部を構成するＮ型の半導体領域である。信号電荷である電子と同極性の半導体領域であり、Ｐ型のウエル２０１とＰＮ接合を構成する。
【００３４】
２０３はＮ型の半導体領域２０２上に設けられたＰ型の半導体領域である。Ｐ型のウエル２０１の一部、Ｎ型の半導体領域２０２、Ｐ型の半導体領域２０３とで埋め込み型フォトダイオードを構成する。
【００３５】
２０４は絶縁体により構成されたフィールド領域である。隣接する活性領域を電気的に分離するために配されている。
【００３６】
２０５は画素トランジスタのゲート電極である。一部が活性領域上に配され、他の一部がフィールド領域２０４上に配されている。
【００３７】
２０６はチャネルストップ領域である。フィールド領域２０４の下部、側部に配されており、隣接する活性領域間にチャネルが生じるのを抑制する。具体的には第１の活性領域と第３の活性領域間及び第２の活性領域と第３の活性領域間である。更に、チャネルストップ領域はフィールド領域とこれに隣接する半導体領域との界面における暗電流抑制の機能を有していても良い。
【００３８】
２０７はポテンシャルバリアを構成するＰ型の半導体領域である。Ｐ型のウエル２０１よりも高濃度の半導体領域により構成される。図１（ｃ）の１０７に対応する。Ｐ型の半導体領域の不純物濃度ピーク位置Ｄは、第３の活性領域の絶縁膜界面からＤ≧１μｍである。このような配置によれば隣接する光電変換部間における電荷の混入を抑制できる。
【００３９】
２０８はＮ型の不純物イオン注入領域である。Ｐ型の半導体領域上部に配されている。
【００４０】
Ａ−Ａ´直線に平行な方向が第３の活性領域に配される画素トランジスタのチャネル幅方向に平行となっている。別の言い方をすれば、Ａ−Ａ´直線は第１及び第２の光電変換部中心とを結ぶ直線に平行である。このため、第１の活性領域の中心と第２の活性領域の中心とを結ぶ方向は、第３の活性領域に配される画素トランジスタのチャネル幅方向に平行な方向であるともいえる。このような構造の場合には、本発明は特に有効である。例えば比較例として、Ａ−Ａ´直線に平行な方向が、チャネル長に平行な場合を考える。この場合には、意図しないＰ型の不純物イオンが、チャネル部と同時にソース・ドレイン領域に配される。特にレジストマスクのダレによる注入は第３の活性領域の、フィールド領域側の端部で起こりやすい。この部分はソース・ドレイン領域となる。しかしソース・ドレイン領域はその後のソース・ドレイン領域を形成するＮ型の不純物イオン注入工程がある。このため意図しないＰ型の不純物イオンの影響はそれほど大きくないためである。
【００４１】
次に、図３、４において、固体撮像装置の要部の形成方法に関して説明する。図１（ｃ）のＡ−Ａ´断面のうち、Ｐ型半導体領域２０７、Ｎ型不純物イオン注入領域２０８が配されるフィールド領域２０４間の部分（主に第３の活性領域）について説明する。
【００４２】
図３（ａ）において、基板３０１全面にシリコン酸化膜及びシリコン窒化膜の積層膜３０２を形成する。次に、活性領域に概ね対応する領域に積層膜が残るようにパターニングを行なう。
【００４３】
図３（ｂ）において、少なくとも積層膜３０２をマスクとして用いてＰ型の不純物イオンをイオン注入する。本工程はチャネルストップ領域を形成するための工程である。
【００４４】
図３（ｃ）において、積層膜３０２を残した状態で熱酸化を行い、フィールド領域３０３を形成する。更にこの熱酸化により図３（ｂ）の工程によりイオン注入されたＰ型の不純物イオンが活性化されてチャネルストップ領域３０４を形成する。
【００４５】
図４（ａ）において、まず基板全面にフォトレジスト膜を形成する。このときの膜厚Ｈは４μｍ程度である。そして露光、パターニングを行ない、ポテンシャルバリアを提供するＰ型の半導体領域を形成するためのレジストマスク４０１を形成する。上述したように開口部においてレジストマスクにダレが生じているのが分かる。このような構成の場合には課題にて詳細に述べたように、基板表面に意図せず注入されるＰ型の不純物イオンにより設計値からの画素トランジスタの特性変化が生じやすくなる。
【００４６】
ここで、画素が狭ピッチ化されると、光電変換部の面積・体積を確保するために、図１、２で示すようにポテンシャルバリアとなるＰ型半導体領域の少なくとも一部を画素トランジスタのチャネル領域直下に配することが好ましい。更に光電変換部を構成するＮ型半導体領域の濃度分布への影響を抑制するために、ポテンシャルバリアとなるＰ型半導体領域を光電変換部のＮ型半導体領域から一定の距離離すことが好ましい。
【００４７】
したがってポテンシャルバリアとなるＰ型半導体領域を形成するためのイオン注入は、画素トランジスタのチャネルとなる領域上から行なわれる。更に、隣接する光電変換部の濃度分布への影響を抑制するためにレジストマスク４０１の開口端部を活性領域上に設けるのが好ましい。つまりレジストマスクは、フィールド領域から、第３の活性領域のフィールド領域側の端部へ延在しているともいえる。
【００４８】
本実施例が特に有効な構成は、レジストマスク４０１の開口部の最小幅Ｗが、Ｗ≦１．４μｍの場合である。ここでの最小幅とは、第１の光電変換部と第２の光電変換部との中心を結ぶ方向に平行な方向の幅である。つまりレジストマスク４０１の開口部のアスペクト比として、レジストマスクの厚さＨとレジストマスクの開口部の最小幅Ｗの比がＨ／Ｗ≧２．８において特に効果が高い。
【００４９】
本実施例の定性的な効果としては、ポテンシャルバリアとなるＰ型半導体領域２０７を形成するＰ型の不純物イオンの注入深さが深く、注入幅が小さい場合、つまり、イオン注入時に使用するマスクのアスペクト比が高い場合により顕著である。
【００５０】
このようなレジストマスク４０１を用いてＰ型の不純物イオンのイオン注入を行なう。１つのイオン注入エネルギー及びドーズ量でイオン注入を行なっても良いし、イオン注入エネルギー、ドーズ量の少なくとも一方を異ならせて複数回のイオン注入を行なっても良い。ここではそれぞれ条件を異ならせて、３回のイオン注入を行なっている。複数回行なうことにより、所望のポテンシャルバリアを得やすい。
【００５１】
そして、同じレジストマスク４０１を用いて、Ｐ型の不純物イオンを注入する際の注入エネルギーよりも低エネルギーでＮ型の不純物イオンを注入する。このイオン注入は、第３の活性領域内の画素トランジスタのチャネル部となる領域に注入される。同一レジストマスク４０１を用いることにより追加のマスク形成工程が不要であるため好ましい。更に、Ｎ型の不純物イオンのイオン注入は、上述したような基板表面に意図しないＰ型の不純物イオンが注入される際の影響を抑制するためのものである。したがってＰ型のイオン注入工程と同一のイオン注入マスクを使えば、意図しないＰ型の不純物イオンによる影響を抑制する意味で最も効果が高い。
【００５２】
また場合によっては更にレジストマスク４０１を用いて低イオン注入エネルギーで更にＰ型の不純物イオンを注入してもよい。
【００５３】
図４（ｂ）において、上述のＰ型の不純物イオン及びＮ型の不純物イオンの形成位置を示す。４０２はＰ型の不純物イオンが注入されてＮＥＴ濃度としてＰ型の半導体領域となっている領域である。４０３はＮ型の不純物イオン注入領域である。ＮＥＴ濃度としては、Ｐ型であってもＮ型であってもよい。
【００５４】
ここで画素トランジスタにＮ型の不純物イオンが注入された後の画素トランジスタはエンハンスメント型、ディプレッション型のいずれの場合も有り得る。ディプレッション型になった場合にはトランジスタのゲートに供給される電圧値によってオンオフを制御してもよいし、トランジスタのソース・ドレイン間の電位差によってオンオフを制御しても良い。もしくはソース-バックゲート間の電位差によってオンオフを制御しても良い。表面チャネル型の場合にはゲート電圧でオンオフ制御するのが良い。
【００５５】
比較例として、画素トランジスタの閾値調整の他の手段として、Ｐ型ウェル２０１の不純物濃度を調整する方法が考えられる。しかし、Ｐ型ウエル２０１は光電変換部のポテンシャル構造や、光電変換部から電荷を転送する際の転送構造に大きな影響を与えるため、Ｐ型のウエルの設計のみでこれらの特性と画素トランジスタの特性の両立は容易ではない。
【００５６】
本実施例によれば、画素トランジスタの特性の変化、主に閾値の上昇の抑制を、光電変換部を構成するＰ型ウェルの不純物濃度調整などを行うことなく達成できる。
【００５７】
図５は、変形例の画素レイアウトの模式図である。図５（ａ）は平面図、図５（ｂ）は図５（ａ）のＡ−Ａ’に対応した断面構造の模式図である。図１、２と異なる点はポテンシャルバリアとなるＰ型の半導体領域が画素トランジスタ下の幅広い領域に分布している点である。好ましくは画素トランジスタのチャネル領域下部の全体を覆い、更に一部がフィールド領域まで達している。図１、２と同様の機能を有する部分には同様の符号を付し詳細な説明は書略する。
【００５８】
６０１は隣接する光電変換部間に配されたＰ型の半導体領域である。信号電荷に対するポテンシャルバリアとなる。ここでは、異なる深さに配された３つの半導体領域により構成されている。
【００５９】
図４に示した製造方法においては、レジストマスクの開口部端が第３の活性領域上に配されていた。それに対して、本変形例においてはレジストマスクの開口部端をフィールド領域上に配する。
【００６０】
６０２はＰ型の半導体領域６０１上に配されたＮ型の不純物イオン注入領域である。Ｎ型の不純物イオン注入領域６０２をＰ型の半導体領域６０１を形成する際のマスクと同一のマスクを用いて形成することができる。この場合には、画素トランジスタチャネル部へのイオン注入はレジストマスクではなくＬＯＣＯＳ、ＳＴＩ等のフィールド領域で規定される。したがって、チャネル領域全体にＮ型の不純物イオンが注入される。
【００６１】
以上、具体的に実施形態を示して説明したが、本発明は上記実施形態に限定されず、発明の主旨を超えない範囲で適宜、修正追加が可能である。例えば、実施形態においては、信号電荷として電子を用いた場合に関して説明したが、ホールを用いた構成にも適用可能である。この場合には各半導体領域の導電型を反対導電型とすればよい。
【００６２】
また実施形態においては全ての画素トランジスタに対して同じようにＰ型の半導体領域２０７、６０１、Ｎ型の不純物イオン注入領域２０８、６０２を配置した。しかしながら、求められる画素トランジスタの特性に応じて異ならせても良い。例えば、増幅トランジスタを１／ｆノイズを抑制するために埋め込み型チャネルとし、その他の画素トランジスタを表面型チャネルとするためなどが考えられる。
【図１】
0005558859.tif 000002
【図２】
0005558859.tif 000003
【図３】
0005558859.tif 000004
【図４】
0005558859.tif 000005
【図５】
0005558859.tif 000006