(57)【特許請求の範囲】
【請求項１】
コンピュータによって半導体集積回路内のノード間の接続が検証される接続検証方法において、
第１ノードから開始して前記第１ノードから第２ノードまでの間の接続を検証し、
前記第２ノードにおいて該第２ノードに接続されるモジュールが論理的に接続可能な所定モジュールであるか否かを検出し、
前記モジュールが前記所定モジュールであるときは、前記モジュールから開始して前記モジュールに接続される第３ノードまでの間の接続検証を行い、
前記接続検証において、前記コンピュータは、更に、
前記モジュールに通過フラグが設定されている場合には前記モジュールに対してループ検出フラグを設定し、
同じ電源で動作する回路群において、前記ループ検出フラグが未設定である前記モジュールを検出し、
前記モジュールから開始して次に接続されるノードが外部端子以外であるときに、該モジュールから該ノードまでを電源ドメイン境界であると判断する
ことを特徴とする接続検証方法。
【請求項２】
前記モジュールが前記所定モジュールでないときには前記第２ノードで接続検証を終了すること
を特徴とする請求項１に記載の接続検証方法。
【請求項３】
前記モジュールが所定の論理条件を必要としない所定モジュールであるとき、該モジュールから前記第３ノードまでの間の接続検証を行うこと
を特徴とする請求項１又は２の何れか一項に記載の接続検証方法。
【請求項４】
前記モジュールが所定の論理条件を必要とする所定モジュールであるとき、該所定の論理条件に基づいて該モジュールの入力端子と出力端子とが接続されるか否かを検出し、
接続されるときには前記モジュールから前記第３ノードまでの間の接続検証を行うこと
を特徴とする請求項１乃至３の何れか一項に記載の接続検証方法。
【請求項５】
前記ループ検出フラグが設定されている前記モジュールを検出し、
前記モジュールが論理経路となるループパスを抽出すること
を特徴とする請求項４記載の接続検証方法。
【請求項６】
前記第３ノードまでの接続検証が行われる場合に、前記モジュールに通過フラグを設定すること
を特徴とする請求項１乃至５の何れか一項に記載の接続検証方法。
【請求項７】
前記第３ノードまでの接続検証が行われる場合に、前記モジュールによって入力信号が反転される場合には、前記モジュールに反転フラグを設定すること
を特徴とする請求項１乃至６の何れか一項に記載の接続検証方法。
【請求項８】
半導体集積回路内のノード間の接続を検証する接続検証装置としてコンンピュータを機能させるためのプログラムを格納した記憶媒体において、該コンピュータに、
第１ノードから開始して前記第１ノードから第２ノードまでの間の接続を検証し、
前記第２ノードにおいて該第２ノードに接続されるモジュールが論理的に接続可能な所定モジュールであるか否かを検出し、
前記モジュールが前記所定モジュールであるときは、前記モジュールから開始して前記モジュールに接続される第３ノードまでの間の接続検証を実行する
処理を行わせ、
前記接続検証において、前記コンピュータに、更に、
前記モジュールに通過フラグが設定されている場合には前記モジュールに対してループ検出フラグを設定し、
同じ電源で動作する回路群において、前記ループ検出フラグが未設定である前記モジュールを検出し、
前記モジュールから開始して次に接続されるノードが外部端子以外であるときに、該モジュールから該ノードまでを電源ドメイン境界であると判断する
処理を行わせることを特徴とするプログラムを格納したコンピュータ読取可能な記憶媒体。
【請求項９】
半導体集積回路内のノード間の接続を検証する接続検証装置において、
第１ノードから開始して前記第１ノードから第２ノードまでの間の接続を検証する手段と、
前記第２ノードにおいて該第２ノードに接続されるモジュールが論理的に接続可能な所定モジュールであるか否かを検出する手段と、
前記モジュールが前記所定モジュールであるときは、前記モジュールから開始して前記モジュールに接続される第３ノードまでの間の接続検証を実行する手段とを有し、
前記接続検証を実行する手段は、更に、
前記モジュールに通過フラグが設定されている場合には前記モジュールに対してループ検出フラグを設定する手段と、
同じ電源で動作する回路群において、前記ループ検出フラグが未設定である前記モジュールを検出する手段と、
前記モジュールから開始して次に接続されるノードが外部端子以外であるときに、該モジュールから該ノードまでを電源ドメイン境界であると判断する手段とを有することを特徴とする接続検証装置。
【請求項１０】
コンピュータによって半導体集積回路内のノード間の接続が検証される接続検証方法において、
第１ノードから開始して前記第１ノードから第２ノードまでの間の接続を検証し、
前記第２ノードにおいて該第２ノードに接続されるモジュールが論理的に接続可能な所定モジュールであるか否かを検出し、
前記モジュールが前記所定モジュールであるときは、前記モジュールから開始して前記モジュールに接続される第３ノードまでの間の接続検証を行い、
前記接続検証において、前記コンピュータは、更に、
前記モジュールに通過フラグが設定されている場合には前記モジュールに対してループ検出フラグを設定し、
同じクロックで動作する回路群において、前記ループ検出フラグが未設定である前記モジュールを検出し、
前記モジュールから開始して次に接続されるノードが外部端子以外であるときに、該モジュールから該ノードまでをクロックドメイン境界であると判断する
ことを特徴とする接続検証方法。
【請求項１１】
半導体集積回路内のノード間の接続を検証する接続検証装置としてコンンピュータを機能させるためのプログラムを格納した記憶媒体において、該コンピュータに、
第１ノードから開始して前記第１ノードから第２ノードまでの間の接続を検証し、
前記第２ノードにおいて該第２ノードに接続されるモジュールが論理的に接続可能な所定モジュールであるか否かを検出し、
前記モジュールが前記所定モジュールであるときは、前記モジュールから開始して前記モジュールに接続される第３ノードまでの間の接続検証を実行する
処理を行わせ、
前記接続検証において、前記コンピュータに、更に、
前記モジュールに通過フラグが設定されている場合には前記モジュールに対してループ検出フラグを設定し、
同じクロックで動作する回路群において、前記ループ検出フラグが未設定である前記モジュールを検出し、
前記モジュールから開始して次に接続されるノードが外部端子以外であるときに、該モジュールから該ノードまでをクロックドメイン境界であると判断する
処理を行わせることを特徴とするプログラムを格納したコンピュータ読取可能な記憶媒体。
【請求項１２】
半導体集積回路内のノード間の接続を検証する接続検証装置において、
第１ノードから開始して前記第１ノードから第２ノードまでの間の接続を検証する手段と、
前記第２ノードにおいて該第２ノードに接続されるモジュールが論理的に接続可能な所定モジュールであるか否かを検出する手段と、
前記モジュールが前記所定モジュールであるときは、前記モジュールから開始して前記モジュールに接続される第３ノードまでの間の接続検証を実行する手段とを有し、
前記接続検証を実行する手段は、更に、
前記モジュールに通過フラグが設定されている場合には前記モジュールに対してループ検出フラグを設定する手段と、
同じクロックで動作する回路群において、前記ループ検出フラグが未設定である前記モジュールを検出する手段と、
前記モジュールから開始して次に接続されるノードが外部端子以外であるときに、該モジュールから該ノードまでをクロックドメイン境界であると判断する手段とを有することを特徴とする接続検証装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路内のノード間の接続を検証する接続検証方法、その記憶媒体、及び、接続検証装置に関する。
【背景技術】
【０００２】
集積回路の設計において、ハードウェア記述言語等により記述された回路が仕様通りに設計されているか否かを検証している。設計検証では、起点となるノードからモジュール間の接続情報に基づく経路探索が行われる。例えば、回路の接続情報に基づき電源と入力ポート探索により回路素子の入力と電源の対応関係を検証すること等が提案されている（例えば、特許文献１参照のこと）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１９０４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した従来技術では、検証対象ノードから回路の接続情報に基づいて経路探索が行われるが、起点となるノードと同一のノードに関してのみで可能であった。回路の多くは、経路途中にセレクタなどの論理ゲートがあり、その先の経路探索ができないと言う問題があった。
【０００５】
更に、設計検証では、動作で確認できる仕様とできない仕様とがある。動作で確認できる対象は、論理的な機能に影響する仕様であり、シミュレーションで動作が仕様通りであるかの機能検証がなされる。一方、動作で確認できない対象は、論理的な機能に影響しない仕様であり、接続関係が仕様通りになっているかの接続検証がなされる。接続検証では、主に、設計者の目視により行われ膨大な時間を要し、また、回路規模の増大に伴い、目視による接続検証は困難となっている。
【課題を解決するための手段】
【０００６】
開示の技術は、コンピュータによって半導体集積回路内のノード間の接続が検証される接続検証方法において、第１ノードから開始して前記第１ノードから第２ノードまでの間の接続を検証し、前記第２ノードにおいて該第２ノードに接続されるモジュールが論理的に接続可能な所定モジュールであるか否かを検出し、前記モジュールが前記所定モジュールであるときは、前記モジュールから開始して前記モジュールに接続される第３ノードまでの間の接続検証を行い、前記接続検証において、前記コンピュータは、更に、前記モジュールに通過フラグが設定されている場合には前記モジュールに対してループ検出フラグを設定し、同じ電源で動作する回路群において、前記ループ検出フラグが未設定である前記モジュールを検出し、前記モジュールから開始して次に接続されるノードが外部端子以外であるときに、該モジュールから該ノードまでを電源ドメイン境界であると判断することを特徴とする接続検証方法のように構成される。
【０００７】
また、上記課題を解決するための手段として、コンピュータに上記接続検証方法を行わせるためのコンピュータ実行可能なプログラム、そのプログラムを記録したコンピュータ読取可能な記録媒体、及び接続検証装置とすることもできる。
【発明の効果】
【０００８】
開示の技術では、対象ノードに接続されるモジュールが論理的に接続可能な所定モジュールであるときには、所定モジュールから先の接続検証を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】本実施例に係る論理経路探索処理の概要を説明するための図である。
【図２】設計検証装置のハードウェア構成を示すブロック図である。
【図３】論理経路探索処理を説明するためのフローチャート図である。
【図４】図３のステップＳ１２での経路探索処理を説明するためのフローチャート図である。
【図５】図３のステップＳ１３での最終到達地点判定処理を説明するためのフローチャート図である。
【図６】最終到達地点判定処理の第一変形例を説明するためのフローチャート図である。
【図７】最終到達地点判定処理の第二変形例を説明するためのフローチャート図である。
【図８】最終到達地点判定処理の第三変形例を説明するためのフローチャート図である。
【図９】接続ミスの例を説明するための図である。
【図１０】論理経路探索処理の第１適用例に係る、論理条件がない場合の接続検証処理を説明するためのフローチャート図である。
【図１１】論理経路探索処理の第２適用例に係る、論理条件がある場合の接続検証処理を説明するためのフローチャート図である。
【図１２】論理経路探索処理の第３適用例に係る、全ループパスを検出するループパス検出処理を説明するためのフローチャート図である。
【図１３】論理経路探索処理の第４適用例に係る、意図しないループパスを検出するための図１２のループパス検出処理の変形例を説明するためのフローチャート図である。
【図１４】負帰還ループ回路の例を示す図である。
【図１５】論理経路探索処理の第５適用例に係る、電源ドメイン境界検出処理を説明するためのフローチャート図である。
【図１６】論理経路探索処理の第６適用例に係る、クロックドメイン境界検出処理を説明するためのフローチャート図である。
【図１７】経路探索を説明するための集積回路例を示す図である。
【図１８】図１０に示す第１適用例を実行した場合のデータ例を示す図である。
【図１９】図１１に示す第２適用例を実行した場合のデータ例を示す図である。
【図２０】図１２に示す第３適用例を実行した場合のデータ例を示す図である。
【図２１】図１５に示す第５適用例を実行した場合のデータ例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態を図面に基づいて説明する。本実施例に係る半導体集積回路の設計検証では、検証対象ノードを起点とした経路探索において、セレクタ等の論理ゲートを検出した場合には、論理解析に基づいて検出した論理ゲートを新たな起点として経路探索を行うことにより、より広範囲の論理経路を探索可能とする。また、探索された広範囲の経路において、接続検証及びループ検証を可能とすることにより、精度の高い集積回路の設計検証を実現する。
【００１１】
図１は、本実施例に係る論理経路探索処理の概要を説明するための図である。図１に例示される集積回路内のモジュール構成において、ノードＡを経路探索起点とし、論理経路を探索する例で、本実施例に係る論理経路探索処理を説明する。図１中、例示されるモジュール構成には、モジュール１〜７が含まれ、そのうち、経路探索起点Ａからの論理経路に係る接続階層３には、中間ノード３ａ、３ｂ、及び３ｃが存在し、モジュール１及び２が配置されている。接続階層４には、中間ノード４ａ及び４ｂが存在し、モジュール３が配置されている。接続階層５には、中間ノード５ａが存在し、モジュール４が配置されている。
【００１２】
本実施例に係る論理経路探索処理は以下のように行われる。
１．経路探索（１回目）：経路探索起点Ａから経路探索を開始し、到達地点として、接続階層３の４つのモジュール１〜４の入力端子を検出する。本実施例に係る論理経路探索処理が適用されない場合、経路探索起点Ａからモジュール１〜４の入力端子までの到達範囲２ａが検索された論理経路となる。しかしながら、本実施例に係る論理経路探索処理では以下の処理が継続して行われる。
２．最終到達地点判定：所定の論理ゲートかどうか、与えられた論理条件で信号が通過するか否かを判定する。信号が通過すると判断した場合、モジュール２の出力端子を経路探索起点Ｂに設定し、モジュール１、３、４の入力端子を最終到達地点に確定する。
【００１３】
そして、２回目の経路探索を行う。
３．経路探索（２回目）：経路探索起点Ｂから経路探索を再開し、到達地点として、モジュール５、６の入力端子を検出する。
４．最終到達地点判定：所定の論理ゲートかどうか、与えられた論理条件で信号が通過するか否かを判定する。モジュール６の出力端子を経路探索起点Ｃに設定し、モジュール５の入力端子を最終到達地点に確定する。
【００１４】
更に、３回目の経路探索を行う。
５．経路探索（３回目）：経路探索起点Ｃから経路探索を再開し、到達地点として、モジュール７の入力端子を検出する。
６．最終到達地点判定：所定の論理ゲートかどうか、与えられた論理条件で信号が通過するか否かを判定する。モジュール７の入力端子を最終到達地点に確定する。
【００１５】
このように、本実施例に係る論理経路探索処理が適用された場合、本実施例に係る論理経路探索処理が適用されない場合の到達範囲２ａより広範囲に探索可能となり、経路探索起点Ａからモジュール７の入力端子までの到達範囲２ｂが、検索された論理経路となる。
【００１６】
上述したような論理経路探索処理を実行し、その実行結果を用いて接続検証、ループ検証等を行なう、本実施例に係る集積回路の設計検証装置１００は、図２に示すようなハードウェア構成を有する。図２は、設計検証装置のハードウェア構成を示すブロック図である。
【００１７】
図２において、設計検証装置１００は、コンピュータによって制御される端末であって、ＣＰＵ（Central Processing Unit）１１と、メモリユニット１２と、表示ユニット１３と、出力ユニット１４と、入力ユニット１５と、通信ユニット１６と、記憶装置１７と、ドライバ１８とを有し 、システムバスＢに接続される。
【００１８】
ＣＰＵ１１は、メモリユニット１２に格納されたプログラムに従って設計検証装置１００を制御する。メモリユニット１２には、ＲＡＭ（Random Access Memory）及びＲＯＭ（Read-Only Memory）等が用いられ、ＣＰＵ１１にて実行されるプログラム、ＣＰＵ１１での処理に必要なデータ、ＣＰＵ１１での処理にて得られたデータ等を格納する。また、メモリユニット１２の一部の領域が、ＣＰＵ１１での処理に利用されるワークエリアとして割り付けられている。
【００１９】
表示ユニット１３は、ＣＰＵ１１の制御のもとに必要な各種情報を表示する。出力ユニット１４は、プリンタ等を有し、利用者からの指示に応じて各種情報を出力するために用いられる。入力ユニット１５は、マウス、キーボード等を有し、集積回路の設計者が設計検証装置１００が処理を行なうための必要な各種情報を入力するために用いられる。通信ユニット１６は、例えばインターネット、ＬＡＮ（Local Area Network）等に接続し、外部装置との間の通信制御をするための装置である。記憶装置１７には、例えば、ハードディスクユニットが用いられ、各種処理を実行するプログラム等のデータを格納する。
【００２０】
設計検証装置１００によって行われる処理を実現するプログラムは、例えば、ＣＤ−ＲＯＭ（Compact Disc Read-Only Memory）等の記憶媒体１９によって設計検証装置１００に提供される。即ち、プログラムが保存された記憶媒体１９がドライバ１８にセットされると、ドライバ１８が記憶媒体１９からプログラムを読み出し、その読み出されたプログラムがシステムバスＢを介して記憶装置１７にインストールされる。そして、プログラムが起動されると、記憶装置１７にインストールされたプログラムに従ってＣＰＵ１１がその処理を開始する。尚、プログラムを格納する媒体としてＣＤ−ＲＯＭに限定するものではなく、コンピュータが読み取り可能な媒体であればよい。コンピュータ読取可能な記憶媒体として、ＣＤ−ＲＯＭの他に、ＤＶＤディスク、ＵＳＢメモリ等の可搬型記録媒体、フラッシュメモリ等の半導体メモリであっても良い。
【００２１】
また、設計検証装置１００によって行われる処理を実現するプログラムが、通信ユニット１６を介して外部装置から提供されてもよい。或いは、外部装置へ該プログラムを提供し、後述される各処理は外部装置で実現されるように構成してもよい。通信ユニット１６による通信は無線又は有線に限定されるものではない。
【００２２】
図３は、論理経路探索処理を説明するためのフローチャート図である。図３において、検証対象情報３０は、メモリユニット１２又は記憶装置１７の記憶領域に格納される情報であり、接続情報３１と、接続関係論理情報３２とを含む。
【００２３】
接続情報３１は、モジュール間の接続関係を示す情報である。例えば、ハードウェア記述言語で記述されたハードウェアモデル（verilogモデル）、ＳＰＩＣＥによるネットリスト等である。接続関係論理情報３２は、接続経路内にある論理ゲートの論理情報である。例えば、verilogモデルを用いるのであれば、接続情報３１と接続関係論理情報３２とが含まれる。
【００２４】
論理経路探索処理Ｐ１０の開始により、ＣＰＵ１１は、検証対象ノードを経路探索起点に設定する（ステップＳ１１）。そして、検証対象情報３０の接続情報３１を参照することにより、経路探索処理Ｐ１２を実行し（ステップＳ１２）、検証対象情報３０の接続関係論理情報３２を参照することにより、最終到達地点判定処理Ｐ１３を行う（ステップＳ１３）。最終到達地点判定処理Ｐ１３により論理経路情報３３が記憶領域に出力される。
【００２５】
その後、ＣＰＵ１１は、全経路の探索を終了したか否かを判断する（ステップＳ１４）。全経路の探索を終了していない場合、ＣＰＵ１１は、ステップＳ１２へ戻り、上記同様の処理を繰り返す。一方、全経路の探索を終了した場合、ＣＰＵ１１は、論理経路探索処理Ｐ１０を終了する。
【００２６】
上述において、経路探索処理Ｐ１２（ステップＳ１２）は、ＣＰＵ１１が対応するプログラムを実行することによって行われる処理であり、接続情報３１を用いて接続関係を有するノード（接続ノード）を抽出し、抽出した接続ノードがモジュールへの入力となる場合、そのモジュール内の接続ノードも探索することによって、対象となる接続階層の全てにおいて接続ノードを抽出する。また、経路探索処理Ｐ１２は、抽出した接続ノードから経路上に存在する中間ノードを除き、到達地点を抽出する。
【００２７】
最終到達地点判定処理Ｐ１３（ステップＳ１３）は、ＣＰＵ１１が対応するプログラムを実行することによって行われる処理であり、経路探索処理Ｐ１２（ステップＳ１２）で特定した到達地点のモジュールに対して、入力端子と出力端子が論理的に接続する経路となるか否かを判定し、論理的に接続する経路となる場合は、出力端子を新たな経路探索起点に設定する処理部である。最終到達地点判定処理Ｐ１３によって出力される論理経路情報３３を参照し、次の経路探索起点となるモジュールが存在する場合、そのモジュールを検証対象とする経路探索起点に設定し、再び、経路探索処理Ｐ１２及び最終到達地点判定処理Ｐ１３を行うことによって、モジュールを経由した先の探索が可能となる。
【００２８】
図４は、図３のステップＳ１２での経路探索処理を説明するためのフローチャート図である。図４に示す経路探索処理Ｐ１２において、ＣＰＵ１１は、接続情報３１から、接続階層に関係なく検証対象ノードと接続関係を有するノード（接続ノード）を抽出する（ステップＳ１２１）。そして、ＣＰＵ１１は、抽出した接続ノードとの接続情報３１からモジュールへの入力となる最下位階層のモジュールを到達地点として特定する（ステップＳ１２２）。１以上のモジュールが到達地点として特定さる。ＣＰＵ１１は、検証対象ノードを経路探索起点として、また、検証対象ノードから接続される１以上のモジュールの入力端子を識別する入力端子識別情報を到達地点として、記憶領域の到達地点候補リスト５ｍに出力され格納される。
【００２９】
このようにして、特定した到達地点が最終到達地点であるのか否かを判定する図３のステップＳ１３での最終到達地点判定処理について以下に説明する。
【００３０】
図５は、図３のステップＳ１３での最終到達地点判定処理を説明するためのフローチャート図である。図５に示す最終到達地点判定処理Ｐ１３において、ＣＰＵ１１は、到達地点候補リスト５ｍを参照し、経路探索起点と、この経路探索起点に対応付けた到達地点毎のインプット情報を論理経路情報３３に追加する（ステップＳ１３０）。
【００３１】
そして、ＣＰＵ１１は、論理経路情報３３からした経路探索起点に対応する到達地点となるモジュールのモジュール特定情報を順に取得し、最終到達地点判定処理Ｐ１３にて判定する対象モジュールとして設定する（ステップＳ１３１）。
【００３２】
ＣＰＵ１１は、検証対象情報３０を参照し、対象モジュールの接続関係論理情報３２があるいか否かを判断する（ステップＳ１３２）。接続関係論理情報３２がない場合、対象モジュールを最終到達地点に確定し（ステップＳ１３９）、ステップＳ１４０へと進む。
【００３３】
一方、ステップＳ１３２にて、接続関係論理情報３２があると判断した場合、ＣＰＵ１１は、論理経路情報３３で管理されるフラグ情報５ｆを参照し、対象モジュールの通過フラグがＯＦＦか否かを判断する（ステップＳ１３３）。対象モジュールの通過フラグがＯＮの場合、ＣＰＵ１１は、対象モジュールはループしていると判断する。ＣＰＵ１１は、フラグ情報５ｆのループ検出フラグにＯＮを設定し（ステップＳ１３３−５）、対象モジュールを最終到達地点に確定し（ステップＳ１３９）、ステップＳ１４０へと進む。
【００３４】
一方、ステップＳ１３３にて、対象モジュールの通過フラグがＯＦＦの場合、ＣＰＵ１１は、接続関係論理情報３２を参照することによって、対象モジュールの入力端子と出力端子の論理的接続には接続条件が必要か否かを判断する（ステップＳ１３４）。必要でない場合、ＣＰＵ１１は、ステップＳ１３６へと進む。必要な場合、ＣＰＵ１１は、更に、対象モジュールの入力端子と出力端子とが接続条件で論理的に接続されるか否かを判断する（ステップＳ１３５）。論理的に接続されないと判断した場合、ＣＰＵ１１は、対象モジュールを最終到達地点に確定し（ステップＳ１３９）、ステップＳ１４０へと進む。
【００３５】
一方、ステップＳ１３５にて、論理的に接続されると判断した場合、ＣＰＵ１１は、反転論理になるか否かを判断する（ステップＳ１３６）。反転論理にならない場合、ＣＰＵ１１は、論理的な接続関係にある対象モジュールの出力端子を新たな経路探索起点に設定し、フラグ情報５ｆの通過フラグをＯＮにセットする（ステップＳ１３８）。
【００３６】
一方、ステップＳ１３８にて、反転論理になる場合、ＣＰＵ１１は、フラグ情報５ｆの反転フラグをＯＮにセットする（ステップＳ１３７）。既にＯＮにセットされていた場合、反転フラグをＯＦＦにリセットする。そして、ＣＰＵ１１は、論理的な接続関係にある対象モジュールの出力端子を識別する出力端子識別情報を次の経路探索起点として取得し、フラグ情報５ｆの通過フラグをＯＮにセットする（ステップＳ１３８）。
【００３７】
ＣＰＵ１１は、上述した処理によって得られた、対象モジュールに係る論理経路に従って、論理経路情報３３を更新する（ステップＳ１４０）。ＣＰＵ１１は、ステップＳ１３８が実行された場合は、論理経路情報３３の対象モジュールに対応させてステップＳ１３８で取得した次の経路探索起点を設定する。
【００３８】
そして、ＣＰＵ１１は、論理経路情報３３を参照することによって、経路探索起点を同一とする到達地点となる全モジュールについて判定を終了したか否かを判断する（ステップＳ１４１）。終了していない場合、次のモジュールについて判定を行うため、ステップＳ１３１へ戻り、上述同様の処理を行う。一方、終了している場合、ＣＰＵ１１は、この最終到達地点判定処理Ｐ１３を終了する。
【００３９】
次に、最終到達地点判定処理Ｐ１３の種々の変形例について説明する。図６は、最終到達地点判定処理の第一変形例を説明するためのフローチャート図である。図６中、図５と同様のステップには同一符号を付し、その説明を省略する。図６に示す最終到達地点判定処理Ｐ１３の第一変形例では、図５のステップＳ１３２とステップＳ１３３の順序を入れ替えた例を示し、図６のステップＳ１３２−２は図５のステップＳ１３３での対象モジュールの通過フラグの判断処理に相当し、図６のステップＳ１３３−２は図５のステップＳ１３２での対象モジュールの接続関係論理情報有無の判断処理に相当する。それ以外は図５に示す通りである。
【００４０】
図７は、最終到達地点判定処理の第二変形例を説明するためのフローチャート図である。図７中、図５と同様のステップには同一符号を付し、その説明を省略する。図７に示す最終到達地点判定処理Ｐ１３の第二変形例では、図５のステップＳ１３４を省略したフローチャートとなっている。それ以外は図５に示す通りである。バッファ、インバータだけの接続の場合に論理的接続に対する条件要否の判断を省略できる。
【００４１】
図８は、最終到達地点判定処理の第三変形例を説明するためのフローチャート図である。図８中、図５と同様のステップには同一符号を付し、その説明を省略する。図８に示す最終到達地点判定処理Ｐ１３の第三変形例では、図５のステップＳ１３２とステップＳ１３３の順序を入れ替え、かつ、図５のステップＳ１３４を省略したフローチャートとなっている。それ以外は図５に示す通りである。
【００４２】
以下に、上述した論理経路探索処理を適用した適用例について説明する。
【００４３】
動作検証では接続ミスは検出され難く、例えば、図９に示すような、アナログ信号９ｇを出力する回路９ｂに対してアナログ特性を調節するデジタル制御信号９ｄを出力する回路９ａの構成において、回路９ａと回路９ｂ間の接続に接続ミス９ｅが存在したとしても、回路９ｂの出力論理に変化がない場合もあり得るため、通常のハードウェア記述言語によるシミュレーション（例えば、Verilogシミュレーション）では接続ミスの検出が困難な場合がある。先ず、論理経路探索処理を適用することによって、このような接続ミスを検出可能とする接続検証処理について、第１及び第２適用例で説明する。
【００４４】
［第１適用例］
探索された回路の入出力端子の接続条件が論理条件でない場合の接続検証処理について説明する。図１０は、論理経路探索処理の第１適用例に係る、論理条件がない場合の接続検証処理を説明するためのフローチャート図である。図１０（Ａ）に示す接続検証処理Ｐ２０は、ＣＰＵ１１が対応するプログラムを実行することによって行われる、論理条件がない接続仕様の回路を対象とした接続検証処理である。つまり、ＡＮＤ回路、ＯＲ回路、ＩＮＶ回路など、論理的接続に条件を必要としないモジュール（論理ゲート）を経由した回路での接続検証に適用される。
【００４５】
接続関係論理情報３２は、論理経路中に入る論理ゲートに関して接続条件をモジュール毎に対応させた情報であり、予め記憶領域に格納されている。接続条件は、モジュールにおいて論理関係にある入出力端子を、無条件で論理的に接続することを示す情報、論理的に接続するための論理条件等のいずれかを指定する。「論理条件がない」とは、無条件で論理的に接続することを言う。接続検証処理では、探索されたモジュールにおいて経路中に入る論理ゲートに限定して参照される。
【００４６】
接続仕様３４は、データ信号を伝播させるための接続元と接続先との仕様を示す情報であり、予め記憶領域に格納されている。データ信号の伝播に係る接続元地点と接続先地点との間に論理条件が必要な場合にはその論理条件を含む。
【００４７】
論理条件がない場合の接続検証処理Ｐ２０では、以下を前提とする。
・探索信号：データ信号を使用する。
・制御信号：使用しない。
・論理条件：論理関係のある入出力端子を無条件で論理的に接続させる。対象は、経路中に入る論理条件の無い論理ゲートに限定する。
【００４８】
接続検証処理Ｐ２０では、経路中に入る論理条件のない論理ゲートに限定した接続関係論理情報３２と、論理条件がない入出力端子のモジュールに係る接続仕様３４とが参照される。
【００４９】
接続検証処理Ｐ２０において、ＣＰＵ１１は、論理経路探索処理Ｐ１０を実行し（ステップＳ２１）、論理経路探索処理Ｐ１０にて得られた論理経路情報３３で示される各到達地点と、接続仕様３４で示される接続先地点とを比較することによって接続検証を行なう接続検証判定処理Ｐ３０を実行する（ステップＳ２２）。そして、ＣＰＵ１１は、この接続検証処理Ｐ２０を終了する。
【００５０】
図１０（Ｂ）を参照し、図１０（Ａ）のステップＳ２２での接続検証判定処理Ｐ３０を説明する。図１０（Ｂ）において、接続検証判定処理Ｐ３０を行うＣＰＵ１１は、論理経路情報３３を読み込んで（ステップＳ３１）、論理経路情報３３と接続仕様３４とを用いて、接続検証を実行する（ステップＳ３２）。
【００５１】
ＣＰＵ１１は、接続仕様３４で示される接続関係に一致しているか否かを判断する（ステップＳ３３）。一致する場合、ＣＰＵ１１は、論理経路探索処理Ｐ１０によって探索した論理経路が接続仕様３４で示される接続関係に従って設計されていると判断し（ステップＳ３４）、この接続検証判定処理Ｐ３０を終了する。ＣＰＵ１１は、ステップＳ３３にて、モジュール間の論理経路が接続仕様３４で示される接続関係に従って設計されている旨のメッセージを表示ユニット１３に表示させて、設計者に通知するようにしてもよい。
【００５２】
一方、ステップＳ３４にて、不一致の場合、ＣＰＵ１１は、不一致となる論理経路と、対応する接続仕様３４で示される接続関係とを含むエラー情報９１を記憶領域に出力し（ステップＳ３５）、論理経路探索処理Ｐ１０によって探索した論理経路が接続仕様３４で示される接続関係に従って設計されていないと判断し（ステップＳ３６）、この接続検証判定処理Ｐ３０を終了する。ＣＰＵ１１は、ステップＳ３６にて、論理経路が接続仕様３４で示される接続関係に従って設計されていない旨のメッセージとエラー情報９１とを表示ユニット１３に表示させて、設計者に通知するようにしてもよい。
【００５３】
［第２適用例］
次に、探索されたモジュールの入出力端子の接続条件が論理条件である場合の接続検証処理について説明する。図１１は、論理経路探索処理の第２適用例に係る、論理条件がある場合の接続検証処理を説明するためのフローチャート図である。図１１に示す接続検証処理Ｐ２０−２は、ＣＰＵ１１が対応するプログラムを実行することによって行われる、論理条件がある接続仕様のモジュールを対象とした接続検証処理である。つまり、セレクタなど、論理的接続に条件が必要となる論理ゲートを経由したモジュールでの接続検証に適用される。
【００５４】
論理条件がある場合の接続検証処理Ｐ２０−２では、以下を前提とする。
・探索信号：データ信号を使用する。
・制御信号：セレクタ制御信号を使用する。
・論理条件：論理関係のある入出力端子を無条件で論理的に接続させる。対象は、経路中に入る論理ゲートに限定する。
【００５５】
接続検証処理Ｐ２０−２では、接続関係論理情報３２は、モジュールにおいて論理関係にある入出力端子を論理的に接続するための論理条件を指定する情報を含めて参照される。また、接続仕様３４は、接続条件に論理条件が指定される入出力端子を含めて参照される。
【００５６】
接続検証処理Ｐ２０−２において、ＣＰＵ１１は、接続関係論理情報３２と接続仕様３４とを参照して、論理条件の論理経路探索処理Ｐ１０−１を実行する（ステップＳ２１−１）。論理条件の論理経路探索処理Ｐ１０−１の実行により、論理条件の論理経路情報３３ａが記憶領域に出力され格納される。
【００５７】
続けて、ＣＰＵ１１は、論理条件の論理経路探索処理Ｐ１０−１で得られた論理条件の論理経路情報３３ａと、接続関係論理情報３２と、接続仕様３４とを参照して、検証対象の論理経路探索処理Ｐ１０−２を実行する（ステップＳ２１−２）。検証対象の論理経路探索処理Ｐ１０−２の実行により、検証対象の論理経路情報３３ｂが記憶領域に出力され格納される。
【００５８】
次に、ＣＰＵ１１は、検証対象の論理経路情報３３ｂを用いて、接続検証判定処理Ｐ３０を実行する（ステップＳ２２）。論理経路情報３３の代わりに、検証対象の論理経路情報３３ｂが用いられ、図１０（Ａ）に示す接続検証判定処理Ｐ３０が実行される。そして、ＣＰＵ１１は、この接続検証処理Ｐ２０−２を終了する。
【００５９】
次に、論理経路探索処理を適用したループパス検出処理について、第３及び第４適用例で説明する。
【００６０】
［第３適用例］
全てのループパスを検出するループパス検出処理について説明する。第３適用例では、全てのループパスを検出するために、ＦＦ（フリップフロップ）等の論理情報をスルーの論理で置き換え、同一ノードに帰還するか否かを判断することによって、全てのループパス箇所を検出する。
【００６１】
図１２は、論理経路探索処理の第３適用例に係る、全ループパスを検出するループパス検出処理を説明するためのフローチャート図である。図１２（Ａ）に示されるループパス検出処理Ｐ４０は、ＣＰＵ１１が対応するプログラムを実行することによって行われる、全ループパスを検出するループパス検出処理である。
【００６２】
全ループパスを検出するループパス検出処理Ｐ４０では、以下を前提とする。
・探索信号：データ信号を使用する。
・制御信号：使用しない。
・論理条件：実回路動作とは異なり、論理関係のある入出力端子を無条件で論理的に接続させる。対象は、全セルである。
【００６３】
ループパス検出処理Ｐ４０では、論理関係のある入出力端子を無条件で論理的接続となるように接続条件を置き換えた接続関係論理情報３２が使用される。
【００６４】
ループパス検出処理Ｐ４０において、ＣＰＵ１１は、論理経路探索処理Ｐ１０を実行し（ステップＳ２１）、論理経路探索処理Ｐ１０にて得られた論理経路情報３３のフラグ情報５ｆを参照して、ＯＮにセットされているループ検出フラグを抽出することによってループパスを抽出するループパス抽出処理Ｐ５０を実行する（ステップＳ２３）。そして、ＣＰＵ１１は、このループパス検出処理Ｐ４０を終了する。
【００６５】
図１２（Ｂ）を参照し、図１２（Ａ）のステップＳ２３でのループパス抽出処理Ｐ５０を説明する。図１２（Ｂ）において、ループパス抽出処理Ｐ５０を行うＣＰＵ１１は、論理経路情報３３を読み込んで（ステップＳ５１）、論理経路情報３３から各論理経路のループ検出フラグを取得する（ステップＳ５２）。
【００６６】
ＣＰＵ１１は、全ての論理経路に関して、ループ検出フラグがＯＦＦであったか否かを判断する（ステップＳ５３）。全てのインプット情報でループ検出フラグがＯＦＦの場合、ＣＰＵ１１は、ループパスは存在しないと判断し（ステップＳ５４）、このループパス抽出処理Ｐ５０を終了する。ＣＰＵ１１は、ステップＳ５４にて、ループパスは存在しない旨のメッセージを表示ユニット１３に表示させて、設計者に通知するようにしてもよい。
【００６７】
一方、ステップＳ５４にて、一以上のインプット情報でループ検出フラグがＯＮの場合、ＣＰＵ１１は、論理経路情報３３の通過フラグがＯＮのインプット情報を対象として、ループ検出フラグがＯＮに設定されているモジュールから逆に辿ることによって論理経路を抽出して、抽出した論理経路を示すループパス情報８１を記憶領域に出力することにより（ステップＳ５５）、ループパスが存在すると判断し（ステップＳ５６）、このループパス抽出処理Ｐ５０を終了する。ＣＰＵ１１は、ステップＳ５６にて、ループパスが存在する旨のメッセージとループパス情報８１とを表示ユニット１３に表示させて、設計者に通知するようにしてもよい。
【００６８】
［第４適用例］
次に、意図しないループパスのみを検出するための第３適用例に係るループパス検出処理の変形例について説明する。第４適用例では、図１２で説明した第３適用例に係るループパス検出処理によって検出した全てのループパス情報８１から、既知のループパスを除くことで、意図しないループパスを検出する。
【００６９】
図１３は、論理経路探索処理の第４適用例に係る、意図しないループパスを検出するための図１２のループパス検出処理の変形例を説明するためのフローチャート図である。図１３（Ａ）に示されるループパス検出処理Ｐ４０は、ＣＰＵ１１が対応するプログラムを実行することによって行われる、意図しないループパスのみを検出するループパス検出処理である。
【００７０】
意図しないループパスとは、発振等により不具合の原因の可能性となる負帰還ループを形成するパスである。近年の大規模で複雑な回路構成では、設計者が意図しない負帰還ループがどこかに形成されてしまうことがある。例えば、図１４に示すような、Ｖ０＝Ａ０／（１＋Ａ０β）であるような回路構成を有する負帰還ループ回路９８である。
【００７１】
既知ループパス情報３５とは、回路設計において構成上存在することが仕様書等によって認識されているループパスであり、予め設計者により作成され記憶領域に格納されている。
【００７２】
意図しないループパスのみを検出するループパス検出処理Ｐ４０−２では、以下を前提とする。
・探索信号：データ信号を使用する。
・制御信号：使用しない。
・論理条件：実回路動作とは異なり、論理関係のある入出力端子を無条件で論理的に接続させる。対象は、全セルである。
【００７３】
第３適用例におけるループパス検出処理Ｐ４０と同様に、ループパス検出処理Ｐ４０−２論理関係のある入出力端子を無条件で論理的接続となるように接続条件を置き換えた接続関係論理情報３２が使用される。
【００７４】
ループパス検出処理Ｐ４０−２において、ＣＰＵ１１は、ステップＳ２１での論理経路探索処理Ｐ１０とステップＳ２３でのループパス抽出処理Ｐ５０とを、第３適用例におけるループパス検出処理Ｐ４０と同様に実行した後、ループパス抽出処理Ｐ５０にて得られたループパス情報８１から既知ループパス情報３５を除くフィルタ処理Ｐ５２を実行する（ステップＳ２４）。そして、ＣＰＵ１１は、このループパス検出処理Ｐ４０を終了する。
【００７５】
図１３（Ｂ）を参照し、図１３（Ａ）のステップＳ２４でのフィルタ処理Ｐ５２を説明する。図１３（Ｂ）において、フィルタ処理Ｐ５２を行うＣＰＵ１１は、ループパス抽出処理Ｐ５０にて得られたループパス情報８１を読み込み（ステップＳ６１）、更に、既知ループパス情報３５を読み込む（ステップＳ６２）。
【００７６】
そして、ＣＰＵ１１は、ループパス情報８１から既知ループパス情報３５を除外して（ステップＳ６３）、ループパス情報８１に未だデータが残っているかをチェックすることにより、既知以外のループパスがあるか否かを判断する（ステップＳ６４）。既知以外のループパスがない場合、ＣＰＵ１１は、ループパス情報８１には意図しない負帰還ループが存在しないと判断し（ステップＳ６５）、このフィルタ処理Ｐ５２を終了する。ＣＰＵ１１は、ステップＳ６５にて、意図しない負帰還ループは存在しない旨のメッセージを表示ユニット１３に表示させて、設計者に通知するようにしてもよい。
【００７７】
一方、ステップＳ６４にて、既知以外のループパスがある場合、ＣＰＵ１１は、既知ループパス情報３５を除外後のループパス情報８１を示すエラーループパス情報９２を記憶領域に出力して（ステップＳ６６）、既知以外の意図しない負帰還ループが存在すると判断し（ステップＳ６７）、このフィルタ処理Ｐ５２を終了する。ＣＰＵ１１は、ステップＳ６７にて、意図しない負帰還ループが存在する旨のメッセージを表示ユニット１３に表示させて、設計者に通知するようにしてもよい。
【００７８】
次に、論理経路探索処理を適用した電源ドメイン境界検出処理について、第５適用例で説明する。
【００７９】
［第５適用例］
多電源回路では、電源遮断回路からの出力信号マスクや、電源レベルが異なる場合にレベルシフトするなど電源ドメイン境界において処理を行う必要がある。デジタル回路においては、電源仕様をインプットとした形式検証で電源ドメイン境界を確認する手法が可能であるが、アナログ回路との混在環境においては確認する手法がなかった。第５適用例では、デジタル・アナログ混在環境においても、出力信号と異なる電源で動作する回路を抽出することで電源ドメイン境界の検出を可能とする。
【００８０】
図１５は、論理経路探索処理の第５適用例に係る、電源ドメイン境界検出処理を説明するためのフローチャート図である。図１５（Ａ）に示す電源ドメイン境界検出処理Ｐ６０は、ＣＰＵ１１が対応するプログラムを実行することによって行われる、電源ドメイン境界を検出するための処理である。
【００８１】
電源仕様３６は、同じ電源で動作する回路群でなる電源ドメイン、電源レベル、電源遮断条件などを定義した情報であり、予め作成され記憶領域に格納されている。
【００８２】
電源ドメイン境界検出処理Ｐ６０では、以下を前提とする。
・探索信号：データ信号を使用する。
・制御信号：使用しない。
・論理条件：実回路動作とは異なり、論理関係のある入出力端子を電源ドメインで論理的に接続させる。対象は、全セルである。
【００８３】
電源ドメイン境界検出処理Ｐ６０の論理経路探索処理Ｐ１０では、全セルに関して電源を接続条件とする論理に置き換えられた接続関係論理情報３２を使用し、各モジュールと電源との関係を示す電源仕様３６を参照することによって、探索元と異なる電源で動作するモジュールに到達した時点で探索終了とする。
【００８４】
また、電源ドメイン境界抽出処理Ｐ７０では、論理経路探索処理Ｐ１０によって得られた論理経路情報３３から、ループ検出及び外部端子で経路探索が終了した論理経路を除外することによって、全ての電源ドメイン境界を検出する。
【００８５】
電源ドメイン境界検出処理Ｐ６０において、ＣＰＵ１１は、論理経路探索処理Ｐ１０を実行し（ステップＳ２１）、論理経路探索処理Ｐ１０にて得られた論理経路情報３３のフラグ情報５ｆを参照して、ループ検出フラグがＯＮにセットされているインプット情報のうち、最終到達地点が外部端子を示すインプット情報を抽出した場合に電源ドメイン境界を検出する電源ドメイン境界抽出処理Ｐ７０を実行する（ステップＳ２５）。そして、ＣＰＵ１１は、この電源ドメイン境界検出処理Ｐ６０を終了する。
【００８６】
図１５（Ｂ）を参照し、図１５（Ａ）のステップＳ２５での電源ドメイン境界抽出処理Ｐ７０を説明する。図１５（Ｂ）において、電源ドメイン境界抽出処理Ｐ７０を行うＣＰＵ１１は、論理経路情報３３を読み込んで（ステップＳ７１）、論理経路情報３３から各インプット情報のループ検出フラグを取得する（ステップＳ７２）。
【００８７】
ＣＰＵ１１は、全てのインプット情報に関して、ループ検出フラグがＯＮであったか否かを判断する（ステップＳ７３）。全てのインプット情報でループ検出フラグがＯＮの場合、ＣＰＵ１１は、電源ドメイン境界がないと判断し（ステップＳ７４）、この電源ドメイン境界抽出処理Ｐ７０を終了する。ＣＰＵ１１は、ステップＳ７４にて、電源ドメイン境界がない旨のメッセージを表示ユニット１３に表示させて、設計者に通知するようにしてもよい。
【００８８】
一方、ステップＳ７４にて、一以上のインプット情報でループ検出フラグがＯＦＦの場合、ＣＰＵ１１は、ループ検出フラグがＯＮのインプット情報を除外した、通過フラグがＯＦＦかつループ検出フラグがＯＦＦのインプット情報に関して、最終到達地点が外部端子か否かを判断する（ステップＳ７５）。通過フラグがＯＦＦかつループ検出フラグがＯＦＦの全てのインプット情報に関して最終到達地点が外部端子の場合、ＣＰＵ１１は、電源ドメイン境界がないと判断してステップＳ７４へと進む。
【００８９】
一方、ステップＳ７５にて、ループ検出フラグがＯＦＦの全てのインプット情報に関して最終到達地点が外部端子でない場合、ＣＰＵ１１は、最終到達地点が外部端子であるインプット情報を更に除外して、残ったループ検出フラグがＯＦＦかつ最終到達地点が外部端子でないインプット情報に基づく電源ドメイン境界情報８２を記憶領域に出力することにより（ステップＳ７６）、電源ドメイン境界が存在すると判断し（ステップＳ７７）、この電源ドメイン境界抽出処理Ｐ７０を終了する。ＣＰＵ１１は、ステップＳ７７にて、電源ドメイン境界がある旨のメッセージを表示ユニット１３に表示させて、設計者に通知するようにしてもよい。
【００９０】
次に、論理経路探索処理を適用したクロックドメイン境界検出処理について、第６適用例で説明する。
【００９１】
［第６適用例］
回路内に複数クロックの同期回路が混在する場合、クロックドメイン境界ではクロック乗り換え処理を行う必要がある。デジタル回路においては、形式検証でクロックドメイン境界を確認する手法が可能であるが、アナログ回路との混在環境においては、確認する手法がなかった。第６適用例では、デジタル・アナログ混在環境においても、出力信号と異なるクロックで動作する回路を抽出することでクロックドメイン境界の検出が可能とする。クロックドメインとは、同じクロックで動作する回路群である。
【００９２】
図１６は、論理経路探索処理の第６適用例に係る、クロックドメイン境界検出処理を説明するためのフローチャート図である。図１６（Ａ）に示すクロックドメイン境界検出処理Ｐ９０は、ＣＰＵ１１が対応するプログラムを実行することによって行われる、クロックドメイン境界を検出するための処理である。
【００９３】
クロックドメイン境界検出処理Ｐ９０では、以下を前提とする。
・探索信号：データ信号を使用する。
・制御信号：クロック信号を使用する。
・論理条件：実回路動作とは異なり、論理関係のある入出力端子をクロックＯＮで論理的に接続させる。対象は、全セルである。
【００９４】
クロックドメイン境界検出処理Ｐ８０の論理条件の論理経路探索処理Ｐ１０−１及び検証対象ノードの論理経路探索処理Ｐ１０−２では、全セルに関してクロックを接続条件とした論理に置き換えた接続関係論理情報３２を使用し、探索元と異なるクロックで動作する回路に到達した時点で探索終了とする。
【００９５】
また、クロックドメイン境界抽出処理Ｐ９０では、論理経路探索処理Ｐ１０−２によって得られた論理経路情報３３ｂから、ループ検出及び外部端子で経路探索が終了した論理経路を除外することによって、全てのクロックドメイン境界を検出する。
【００９６】
クロックドメイン境界検出処理Ｐ８０において、ＣＰＵ１１は、接続関係論理情報３２を用いた論理条件の論理経路探索処理Ｐ１０−１を実行し（ステップＳ２１−１）、論理経路探索処理Ｐ１０−１によって得られた論理経路情報３３ａを用いた検証対象の論理経路探索処理Ｐ１０−２を実行する（ステップＳ２１−２）。そして、ＣＰＵ１１は、論理経路探索処理Ｐ１０−２によって得られた論理経路情報３３ｂを用いたクロックドメイン境界抽出処理Ｐ９０を実行して（ステップＳ２６）、このクロックドメイン境界検出処理Ｐ８０を終了する。
【００９７】
図１６（Ｂ）を参照し、図１６（Ａ）のステップＳ２６でのクロックドメイン境界検出処理Ｐ８０を説明する。図１６（Ｂ）において、クロックドメイン境界抽出処理Ｐ９０を行うＣＰＵ１１は、論理経路情報３３を読み込んで（ステップＳ８１）、論理経路情報３３から各インプット情報のループ検出フラグを取得する（ステップＳ８２）。
【００９８】
ＣＰＵ１１は、全てのインプット情報に関して、ループ検出フラグがＯＮであったか否かを判断する（ステップＳ８３）。全てのインプット情報でループ検出フラグがＯＮの場合、ＣＰＵ１１は、クロックドメイン境界がないと判断し（ステップＳ８４）、このクロックドメイン境界抽出処理Ｐ９０を終了する。ＣＰＵ１１は、ステップＳ８４にて、クロックドメイン境界がない旨のメッセージを表示ユニット１３に表示させて、設計者に通知するようにしてもよい。
【００９９】
一方、ステップＳ８４にて、一以上のインプット情報でループ検出フラグがＯＦＦの場合、ＣＰＵ１１は、ループ検出フラグがＯＮのインプット情報を除外したループ検出フラグがＯＦＦの全てのインプット情報に関して、最終到達地点が外部端子か否かを判断する（ステップＳ８５）。ループ検出フラグがＯＦＦの全てのインプット情報に関して最終到達地点が外部端子の場合、ＣＰＵ１１は、クロックドメイン境界がないと判断してステップＳ８４へと進む。
【０１００】
一方、ステップＳ８５にて、ループ検出フラグがＯＦＦの全てのインプット情報に関して最終到達地点が外部端子でない場合、ＣＰＵ１１は、最終到達地点が外部端子であるインプット情報を更に除外して、残ったループ検出フラグがＯＦＦかつ最終到達地点が外部端子でないインプット情報に基づくクロックドメイン境界情報８３を記憶領域に出力することにより（ステップＳ８６）、クロックドメインが存在すると判断し（ステップＳ８７）、このクロックドメイン境界抽出処理Ｐ９０を終了する。ＣＰＵ１１は、ステップＳ８７にて、クロックドメイン境界がある旨のメッセージを表示ユニット１３に表示させて、設計者に通知するようにしてもよい。
【０１０１】
次に、図１７の集積回路２００を例として、上述した適用例における入力データ及び出力データ例について説明する。
【０１０２】
図１７は、経路探索を説明するための集積回路例を示す図である。図１７中、接続関係はデータ信号線で示している。図１７に示す集積回路２００は、モジュールＢＵＦ＿Ａ、ＢＬＫ＿Ａ１、ＳＥＬ＿Ｂ、及びＢＬＫ＿Ｂ１、外部入力端子Ｐ＿ＩＡ、Ｐ＿ＣＮＴ［０］、及びＰ＿ＣＮＴ［１］、外部出力端子Ｐ＿ＯＡ及びＰ＿ＯＢを有する。
【０１０３】
また、モジュールＢＵＦ＿Ａは、外部入力端子Ｐ＿ＩＡからデータ入力する入力端子ＩＮ、モジュールＢＬＫ＿Ａ１へとデータ出力する出力端子ＯＵＴ、及び１つのバッファ７ｂを有する。
【０１０４】
モジュールＢＬＫ＿Ａ１は、モジュールＢＵＦ＿Ａからデータ入力する入力端子Ｉ１＿ＡＡ、外部出力端子Ｐ＿ＯＡへデータ出力する出力端子Ｏ１＿ＡＡ、モジュールＢＬＫ＿Ａ２及びＢＬＫ＿Ａ３を有する。
【０１０５】
モジュールＢＬＫ＿Ａ２は、モジュールＢＬＫ＿Ａ１の入力端子Ｉ１＿ＡＡからデータ入力する入力端子Ｉ２＿ＡＡ、モジュールＢＬＫ＿Ａ３の出力端子Ｏ３＿ＡＢから出力されたデータを入力する入力端子Ｉ２＿ＡＢ、モジュールＢＬＫ＿Ａ３へデータ出力する出力端子Ｏ２＿ＡＡを有する。
【０１０６】
モジュールＢＬＫ＿Ａ３は、モジュールＢＬＫ＿Ａ２からデータ入力する入力端子Ｉ３＿ＡＡ、モジュールＢＬＫ＿Ａ１の出力端子Ｏ１＿ＡＡへデータ出力する出力端子Ｏ３＿ＡＡ、モジュールＢＬＫ＿Ａ２の入力端子Ｉ２＿ＡＢへデータ出力する出力端子Ｏ３＿ＡＢを有する。
【０１０７】
モジュールＳＥＬ＿Ｂは、外部入力端子Ｐ＿ＩＡからデータ入力する入力端子Ａ１、外部端子Ｐ＿ＣＮＴ［０］からデータ入力する入力端子Ａ２、外部端子Ｐ＿ＣＮＴ［１］からデータ入力する入力端子Ｂ２、モジュールＢＬＫ＿Ｂ１の出力端子Ｏ１＿ＢＢからデータ入力する入力端子Ｂ１、モジュールＢＬＫ＿Ｂ１へデータ出力する出力端子Ｙ、入力端子Ａ１及びＡ２からデータ入力するＡＮＤ回路７ｃ、入力端子Ｂ１及びＢ２からデータ入力するＡＮＤ回路７ｄ、ＡＮＤ回路７ｃとＡＮＤ回路７ｄとからデータ入力し出力端子Ｙへ出力するＯＲ回路７ｅを有する。
【０１０８】
モジュールＢＬＫ＿Ｂ１は、モジュールＳＥＬ＿Ｂからデータ入力する入力端子Ｉ１＿ＢＡ、外部出力端子Ｐ＿ＯＢへデータ出力する出力端子Ｏ１＿ＢＡ、モジュールＳＥＬ＿Ｂの入力端子Ｂ１へデータ出力する出力端子Ｏ１＿ＢＢ、モジュールＢＬＫ＿Ｂ２及びＢＬＫ＿Ｂ３を有する。
【０１０９】
モジュールＢＬＫ＿Ｂ２は、モジュールＢＬＫ＿Ｂ１の入力端子Ｉ１＿ＢＡからデータ入力する入力端子Ｉ２＿ＢＡ、モジュールＢＬＫ＿Ｂ３へデータ出力する出力端子Ｏ２＿ＢＡを有する。
【０１１０】
モジュールＢＬＫ＿Ｂ３は、モジュールＢＬＫ＿Ｂ２からデータ入力する入力端子Ｉ３＿ＢＡ、モジュールＢＬＫ＿Ｂ１の出力端子Ｏ１＿ＢＡへデータ出力する出力端子Ｏ３＿ＢＡ、モジュールＳＥＬ＿Ｂの入力端子Ｂ１へデータ出力する出力端子Ｏ３＿ＢＢを有する。
【０１１１】
図１８は、図１０に示す第１適用例を実行した場合のデータ例を示す図である。図１８において、接続関係論理情報３２には、経路中に入る論理条件の無い論理ゲートに限定され、図１７の集積回路２００の例では、モジュールＢＵＦ＿Ａのみが示される。この場合の接続条件は、出力端子ＯＵＴからの出力データは入力端子ＩＮへの入力データであることが単に示される。
【０１１２】
接続仕様３４には、接続条件に論理条件がない接続元地点と接続先地点の組合せが示される。図１７の集積回路２００の例では、接続元地点「Ｐ＿ＩＡ」と接続先地点「ＢＬＫ＿Ａ１．ＢＬＫ＿Ａ２．Ｉ２＿ＡＡ」とが接続され、接続元地点「Ｐ＿ＩＡ」と接続先地点「ＳＥＬ＿Ｂ．Ａ１」とが接続される仕様であることが示されている。
【０１１３】
論理経路情報３３には、図１０の第１適用例における論理条件がない場合の経路探索で得られた論理経路が示されている。接続検証判定処理Ｐ３０により論理経路情報３３で示される経路探索起点と到達地点とが接続仕様３４と一致するか否かが判定され（図１０（Ｂ））、経路探索起点「Ｐ＿ＩＡ」と到達地点「ＳＥＬ＿Ｂ．Ａ１」とによる論理経路と、経路探索起点「Ｐ＿ＩＡ」と次の経路探索起点「ＢＵＦ＿Ａ．ＯＵＴ」を介した到達地点「ＢＬＫ＿Ａ１．ＢＬＫ＿Ａ２．Ｉ２＿ＡＡ」とによる論理経路とが、接続仕様３４と一致していることを示している。
【０１１４】
従って、図１７を参照すると、図１０に示す第１適用例を行わなかった場合、経路探索起点Ａ（Ｐ＿ＩＡ）から到達地点Ｂ（ＢＵＦ＿Ａ．ＩＮ）までしか経路探索が行えなかったのに対して、図１０に示す第１適用例を実行することにより、経路探索起点Ａ（Ｐ＿ＩＡ）から到達地点Ｄ（ＢＬＫ＿Ａ１．ＢＬＫ＿Ａ２．Ｉ２＿ＡＡ）までの経路探索を実現することができる。
【０１１５】
図１９は、図１１に示す第２適用例を実行した場合のデータ例を示す図である。図１９において、接続関係論理情報３２には、論理条件により入出力端子が論理的に接続される論理ゲートを含む経路中に入る論理ゲートに限定され、図１８に示す接続関係論理情報３２のモジュールＢＵＦ＿Ａを含めて、モジュールＳＥＬ＿Ｂが示される。モジュールＳＥＬ＿Ｂの接続条件では、論理条件「Ｙ＝（Ａ１＆Ａ２）｜（Ｂ１＆Ｂ２）」が示される。
【０１１６】
接続仕様３４には、論理条件がある接続元地点と接続先地点の組合せを含む接続仕様が示される。図１７の集積回路２００の例では、接続元地点「Ｐ＿ＩＡ」と接続先地点「ＢＬＫ＿Ａ１．ＢＬＫ＿Ａ２．Ｉ２＿ＡＡ」とが論理条件を必要とせず接続され、接続元地点「Ｐ＿ＩＡ」と接続先地点「ＢＬＫ＿Ｂ１．ＢＬＫ＿Ｂ２．Ｉ２＿ＢＡ」とが論理条件「Ｐ＿ＣＮＴ［１：０］＝２'ｂ０１」に基づいて接続される仕様であることが示されている。
【０１１７】
論理経路情報３３ａには、論理条件の論理経路探索処理Ｐ１０−１による論理条件に係る経路探索で得られた論理経路が示されている。図１７の集積回路２００の例では、経路探索起点「Ｐ＿ＣＮＴ［０］」と到達地点「ＳＥＬ＿Ｂ．Ａ２」とによる論理経路と、経路探索起点「Ｐ＿ＣＮＴ［１］」と到達地点「ＳＥＬ＿Ｂ．Ｂ２」とによる論理経路とが示される。
【０１１８】
論理経路情報３３ｂには、検証対象の論理経路探索処理Ｐ１０−２による論理条件に係る経路探索で得られた論理経路が示されている。接続検証判定処理Ｐ３０により論理経路情報３３ｂで示される経路探索起点と到達地点とが接続仕様３４と一致するか否かが判定され（図１０（Ｂ））、経路探索起点「Ｐ＿ＩＡ」と次の経路探索起点「ＢＵＦ＿Ａ．ＯＵＴ」を介した到達地点「ＢＬＫ＿Ａ１．ＢＬＫ＿Ａ２．Ｉ２＿ＡＡ」とによる論理経路と、経路探索起点「Ｐ＿ＩＡ」と次の経路探索起点「ＳＥＬ＿Ｂ．Ｙ」を介した到達地点「ＢＬＫ＿Ｂ１．ＢＬＫ＿Ｂ２．Ｉ２＿ＢＡ」とによる論理経路とが、接続仕様３４と一致していることを示している。
【０１１９】
従って、図１７を参照すると、図１１に示す第２適用例を行わなかった場合、経路探索起点Ａ（Ｐ＿ＩＡ）から到達地点Ｃ（ＳＥＬ＿Ｂ．Ａ１）までしか経路探索が行えなかったのに対して、図１１に示す第２適用例を実行することにより、経路探索起点Ａ（Ｐ＿ＩＡ）から到達地点Ｅ（ＢＬＫ＿Ｂ１．ＢＬＫ＿Ｂ２．Ｉ２＿ＢＡ）までの経路探索を実現することができる。
【０１２０】
図２０は、図１２に示す第３適用例を実行した場合のデータ例を示す図である。図２０において、接続関係論理情報３２には、実回路動作とは異なる、論理関係のある入出力端子を無条件で論理的に接続させる接続条件と、そのモジュールが示される。
【０１２１】
モジュールＢＵＦ＿Ａは接続条件「ＯＵＴ＝ＩＮ」、モジュールＳＥＬ＿Ｂは接続条件「Ｙ＝Ａ１，Ｙ＝Ａ２，Ｙ＝Ｂ１，Ｙ＝Ｂ２」、モジュールＢＬＫ＿Ａ２は接続条件「Ｏ２＿ＡＡ＝Ｉ２＿ＡＡ，  Ｏ２＿ＡＡ＝Ｉ２＿ＡＢ」、モジュールＢＬＫ＿Ａ３は接続条件「Ｏ３＿ＡＡ＝Ｉ３＿ＡＡ，  Ｏ３＿ＡＢ＝Ｉ３＿ＡＡ」、モジュールＢＬＫ＿Ｂ２は接続条件「Ｏ２＿ＢＡ＝Ｉ２＿ＢＡ」、モジュールＢＬＫ＿Ｂ３は接続条件「Ｏ３＿ＢＡ＝Ｉ３＿ＢＡ，  Ｏ３＿ＢＢ＝Ｉ３＿ＢＡ」により無条件で論理的に接続されることを示している。
【０１２２】
論理経路情報３３には、論理経路探索処理Ｐ１０による「Ｐ＿ＩＡ」を経路探索起点とする探索結果を示している。
【０１２３】
ループパス情報８１は、論理経路情報３３にループ検出フラグがＯＮのインプット情報があった場合に、通過フラグがＯＮのインプット情報を対象として、ループ検出フラグがＯＮに設定されているモジュールから逆に辿ることによって抽出された論理経路が示されている。
【０１２４】
この例では、「ＢＵＦ＿Ａ．ＯＵＴ」−＞「ＢＬＫ＿Ａ１．ＢＬＫ＿Ａ２．Ｏ２＿ＡＡ」−＞「ＢＬＫ＿Ａ１．ＢＬＫ＿Ａ３．Ｏ３＿ＡＡ」の論理経路と、「Ｐ＿ＩＡ」−＞「ＳＥＬ＿Ｂ．Ｙ」−＞「ＢＬＫ＿Ｂ１．ＢＬＫ＿Ｂ２．Ｏ２＿ＢＡ」−＞「ＢＬＫ＿Ｂ１．ＢＬＫ＿Ｂ３．Ｏ３＿ＢＢ」の論理経路と、が抽出される。
【０１２５】
図１３に示す第４適用例では、このように抽出された論理経路に対してフィルターをかけることによって、意図しない負帰還ループを検出することが可能となる。
【０１２６】
図２１は、図１５に示す第５適用例を実行した場合のデータ例を示す図である。図２１において、接続関係論理情報３２には、実回路動作とは異なる、論理関係のある入出力端子を電源ドメインで論理的に接続させる接続条件と、そのモジュールが示される。
【０１２７】
モジュールＢＵＦ＿Ａは接続条件「ＯＵＴ＝ＩＮ」、モジュールＳＥＬ＿Ｂは接続条件「Ｙ＝Ａ１，Ｙ＝Ａ２，Ｙ＝Ｂ１，Ｙ＝Ｂ２」、モジュールＢＬＫ＿Ａ２は接続条件「Ｏ２＿ＡＡ＝Ｉ２＿ＡＡ，  Ｏ２＿ＡＡ＝Ｉ２＿ＡＢ」、モジュールＢＬＫ＿Ａ３は接続条件「Ｏ３＿ＡＡ＝Ｉ３＿ＡＡ，  Ｏ３＿ＡＢ＝Ｉ３＿ＡＡ」、モジュールＢＬＫ＿Ｂ２は接続条件「Ｏ２＿ＢＡ＝Ｉ２＿ＢＡ」、モジュールＢＬＫ＿Ｂ３は接続条件「Ｏ３＿ＢＡ＝Ｉ３＿ＢＡ，  Ｏ３＿ＢＢ＝Ｉ３＿ＢＡ」により電源ドメインで論理的に接続されることを示している。
【０１２８】
電源仕様３６には、モジュール毎に電源ドメインが示される。図１７に示す集積回路２００の回路構成に関して、モジュールＢＵＦ＿Ａの電源ドメインは「ＰＤ１」、モジュールＳＥＬ＿Ｂの電源ドメインは「ＰＤ１」、モジュールＢＬＫ＿Ａ２の電源ドメインは「ＰＤ２」、モジュールＢＬＫ＿Ａ３の電源ドメインは「ＰＤ２」、モジュールＢＬＫ＿Ｂ２の電源ドメインは「ＰＤ３」、モジュールＢＬＫ＿Ｂ３の電源ドメインは「ＰＤ３」であることを示している。
【０１２９】
論理経路情報３３は、論理経路探索処理Ｐ１０による電源ドメインＰＤ１、ＰＤ２、ＰＤ３毎の探索結果を示している。電源ドメインＰＤ１では「Ｐ＿ＩＡ」を経路探索起点とする探索結果を示し、電源ドメインＰＤ２では「ＢＬＫ＿Ａ１．ＢＬＫ＿Ａ２．Ｏ２＿ＡＡ」を経路探索起点とする探索結果を示し、電源ドメインＰＤ３では「ＢＬＫ＿Ｂ１．ＢＬＫ＿Ｂ２．Ｏ２＿ＢＡ」を経路探索起点とする探索結果を示している。
【０１３０】
電源ドメイン境界情報８２は、論理経路情報３３にループ検出フラグがＯＦＦのインプット情報があった場合に、通過フラグがＯＦＦかつループ検出フラグがＯＦＦのインプット情報を対象として、最終到達地点が外部端子以外のインプット情報によって、電源ドメイン境界となる論理経路を示している。
【０１３１】
この例では、電源ドメインＰＤ１に関して、「ＢＵＦ＿Ａ．ＯＵＴ」−＞「ＢＬＫ＿Ａ１．ＢＬＫ＿Ａ２．Ｉ２＿ＡＡ」の論理経路と、「ＳＥＬ＿Ｂ．Ｙ」−＞「ＢＬＫ＿Ｂ１．ＢＬＫ＿Ｂ２．Ｉ２＿ＢＡ」の論理経路とが源ドメイン境界として抽出される。また、電源ドメインＰＤ３に関して、「ＢＬＫ＿Ｂ１．ＢＬＫ＿Ｂ３．Ｏ３＿ＢＢ」−＞「ＳＥＬ＿Ｂ．Ｂ１」の論理経路が源ドメイン境界として抽出される。
【０１３２】
上述したように、本実施形態に係る設計検証装置１００では、経路探索起点のノードからの論理経路探索後、到達地点にあるモジュール（論理ゲート）の論理条件に従って、モジュールの通過可否を判定することによって、モジュール（論理ゲート）に接続される次のノードを経路探索起点とし接続経路探索を継続する。従って、このような論理ゲートを越えて論理経路探索が可能となる。
【０１３３】
また、論理ゲートを越えた論理経路探索によってより広い範囲の経路探索結果を得られるため、論理的な接続検証、発振等の原因となるループ箇所の検出が可能となる。従って、実デバイスで発覚していた問題点を設計段階で効果的に検出可能となる。また、設計者の目視による人為的な検証負担を削減することができるため、大幅なＴＡＴ（Turn Around Time）削減の効果を奏する。
【０１３４】
本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【０１３５】
以上の種々の変形例及び適用例を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
コンピュータによって半導体集積回路内のノード間の接続が検証される接続検証方法において、
第１ノードから開始して前記第１ノードから第２ノードまでの間の接続を検証し、
前記第２ノードにおいて該第２ノードに接続されるモジュールが論理的に接続可能な所定モジュールであるか否かを検出し、
前記モジュールが前記所定モジュールであるときは、前記モジュールから開始して前記モジュールに接続される第３ノードまでの間の接続検証を行うこと
を特徴とする接続検証方法。
（付記２）
前記モジュールが前記所定モジュールでないときには前記第２ノードで接続検証を終了すること
を特徴とする付記１に記載の接続検証方法。
（付記３）
前記モジュールが所定の論理条件を必要としない所定モジュールであるとき、該モジュールから前記第３ノードまでの間の接続検証を行うこと
を特徴とする付記１又は２の何れか一項に記載の接続検証方法。
（付記４）
前記モジュールが所定の論理条件を必要とする所定モジュールであるとき、該所定の論理条件に基づいて該モジュールの入力端子と出力端子とが接続されるか否かを検出し、
接続されるときには前記モジュールから前記第３ノードまでの間の接続検証を行うこと
を特徴とする付記１乃至３の何れか一項に記載の接続検証方法。
（付記５）
前記モジュールに通過フラグが設定されている場合には前記モジュールに対してループ検出フラグを設定すること
を特徴とする付記１乃至４の何れか一項に記載の接続検証方法。
（付記６）
前記ループ検出フラグが設定されている前記モジュールを検出し、
前記モジュールが論理経路となるループパスを抽出すること
を特徴とする付記５記載の接続検証方法。
（付記７）
前記抽出されたループパスから既知のループパスを除外することによって、ループパスを検出すること
を特徴とする付記６記載の接続検証方法。
（付記８）
前記ループパスは、負帰還ループであることを特徴とする付記７記載の接続検証方法。
（付記９）
同じ電源で動作する回路群において、前記ループ検出フラグが未設定である前記モジュールを検出し、
前記モジュールから開始して次に接続されるノードが外部端子以外であるときに、該モジュールから該ノードまでを電源ドメイン境界であると判断すること
を特徴とする付記５記載の接続検証方法。
（付記１０）
同じクロックで動作する回路群において、前記ループ検出フラグが未設定である前記モジュールを検出し、
前記モジュールから開始して次に接続されるノードが外部端子以外であるときに、該モジュールから該ノードまでをクロックドメイン境界であると判断すること
を特徴とする付記５記載の接続検証方法。
（付記１１）
前記第３ノードまでの接続検証が行われる場合に、前記モジュールに通過フラグを設定すること
を特徴とする付記１乃至１０の何れか一項に記載の接続検証方法。
（付記１２）
前記第３ノードまでの接続検証が行われる場合に、前記モジュールによって入力信号が反転される場合には、前記モジュールに反転フラグを設定すること
を特徴とする付記１乃至１１の何れか一項に記載の接続検証方法。
（付記１３）
半導体集積回路内のノード間の接続を検証する接続検証装置としてコンンピュータを機能させるためのプログラムを格納した記憶媒体において、該コンピュータに、
第１ノードから開始して前記第１ノードから第２ノードまでの間の接続を検証し、
前記第２ノードにおいて該第２ノードに接続されるモジュールが論理的に接続可能な所定モジュールであるか否かを検出し、
前記モジュールが前記所定モジュールであるときは、前記モジュールから開始して前記モジュールに接続される第３ノードまでの間の接続検証を実行させることを特徴とするプログラムを格納したコンピュータ読取可能な記憶媒体。
（付記１４）
半導体集積回路内のノード間の接続を検証する接続検証装置としてコンンピュータを機能させるためのプログラムにおいて、該コンピュータに、
第１ノードから開始して前記第１ノードから第２ノードまでの間の接続を検証し、
前記第２ノードにおいて該第２ノードに接続されるモジュールが論理的に接続可能な所定モジュールであるか否かを検出し、
前記モジュールが前記所定モジュールであるときは、前記モジュールから開始して前記モジュールに接続される第３ノードまでの間の接続検証を実行させることを特徴とするコンピュータ実行可能なプログラム。
（付記１５）
半導体集積回路内のノード間の接続を検証する接続検証装置において、
第１ノードから開始して前記第１ノードから第２ノードまでの間の接続を検証する手段と、
前記第２ノードにおいて該第２ノードに接続されるモジュールが論理的に接続可能な所定モジュールであるか否かを検出する手段と、
前記モジュールが前記所定モジュールであるときは、前記モジュールから開始して前記モジュールに接続される第３ノードまでの間の接続検証を実行する手段とを有することを特徴とする接続検証装置。
【符号の説明】
【０１３６】
２ａ、２ｂ    到達範囲
３            接続階層
３ａ、３ｂ、３ｃ      中間ノード
４            接続階層
４ａ、４ｂ    中間ノード
５            接続階層
５ａ          中間ノード
５ｆ          フラグ情報
５ｍ          到達地点候補リスト
９ａ、９ｂ    回路
９ｄ          デジタル制御信号
９ｅ          接続ミス
９ｇ          アナログ信号
１１          ＣＰＵ
１２          メモリユニット
１３          表示ユニット
１４          出力ユニット
１５          入力ユニット
１６          通信ユニット
１７          記憶装置
１８          ドライバ
１９          記憶媒体
３０          検証対象情報
３１          接続情報
３２、３２−２、３２−４、３２−６    接続関係論理情報
３３、３３ａ、３３ｂ    論理経路情報
３４          接続仕様
３５          既知ループパス情報
８１          ループパス情報
８２          電源ドメイン境界情報
８３          クロックドメイン境界情報
９１          エラー情報
９２          エラーループパス情報
【図１】
0005618768.tif 000002
【図２】
0005618768.tif 000003
【図３】
0005618768.tif 000004
【図４】
0005618768.tif 000005
【図５】
0005618768.tif 000006
【図６】
0005618768.tif 000007
【図７】
0005618768.tif 000008
【図８】
0005618768.tif 000009
【図９】
0005618768.tif 000010
【図１０】
0005618768.tif 000011
【図１１】
0005618768.tif 000012
【図１２】
0005618768.tif 000013
【図１３】
0005618768.tif 000014
【図１４】
0005618768.tif 000015
【図１５】
0005618768.tif 000016
【図１６】
0005618768.tif 000017
【図１７】
0005618768.tif 000018
【図１８】
0005618768.tif 000019
【図１９】
0005618768.tif 000020
【図２０】
0005618768.tif 000021
【図２１】
0005618768.tif 000022