(57)【特許請求の範囲】
【請求項１】
発光ダイオードモジュールと組み合わされる発光ダイオード駆動回路であって、
クロック信号を受信するとともに読取り信号を出力する読取りアドレス生成ユニットと、
前記読取りアドレス生成ユニットに接続されるとともに、前記読取り信号に基づいて出力信号を生成するメモリユニットと、
前記メモリユニットに接続されるとともに、前記出力信号および前記クロック信号を受信して、前記発光ダイオードモジュールに駆動信号を出力する駆動ユニットと、を包括し、
前記駆動ユニットは、前記メモリユニットに接続されるとともに、前記出力信号および前記クロック信号を受信するフリップフロップと、前記フリップフロップに接続されるとともに、前記出力信号および前記クロック信号に基いて前記駆動信号を出力するドライバとから成り、
前記クロック信号が二進重み付けクロック信号であることを特徴とする発光ダイオード駆動回路。
【請求項２】
前記読取りアドレス生成ユニットは、
前記クロック信号を受信する読取りアドレスカウンタと、
前記読取りアドレスカウンタに接続されるとともに、前記読取り信号を出力する読取りアドレスデコーダと、を包括していることを特徴とする請求項１に記載の発光ダイオード駆動回路。
【請求項３】
前記駆動信号は、一動作周期中に複数の導通期間を有するとともに、これら導通期間は非連続であることを特徴とする請求項１に記載の発光ダイオード駆動回路。
【請求項４】
前記メモリユニットは、デュアルポートＳＲＡＭであることを特徴とする請求項１に記載の発光ダイオード駆動回路。
【請求項５】
前記メモリユニットに接続されるとともに、ラッチイネーブル信号に基づいて前記メモリユニットに書込み信号を出力する書込みアドレス生成ユニットと、
前記メモリユニットに接続されているシフトレジスタと、をさらに包括していることを特徴とする請求項１に記載の発光ダイオード駆動回路。
【請求項６】
書込みアドレス生成ユニットは、
前記ラッチイネーブル信号を受信する書込みアドレスカウンタと、
前記書込みアドレスカウンタに接続されるとともに、前記書込み信号を出力する書込みアドレスデコーダとを包括していることを特徴とする請求項５に記載の発光ダイオード駆動回路。
【請求項７】
読取りアドレス生成ユニットと、メモリユニットと、駆動ユニットとを有した発光ダイオード駆動回路と組み合わされる発光ダイオードモジュールの駆動方法であって、
前記読取りアドレス生成ユニットがクロック信号を受信するとともに、前記メモリユニットに読取り信号を出力する工程と、
前記メモリユニットが前記読取り信号に基づいて、出力信号を生成する工程と、
前記駆動ユニットが前記出力信号および前記クロック信号を受信するとともに、発光ダイオードモジュールに前記駆動信号を出力する工程と、を包括し、
前記駆動ユニットは、前記メモリユニットに接続されるとともに、前記出力信号および前記クロック信号を受信するフリップフロップと、前記フリップフロップに接続されるとともに、前記出力信号および前記クロック信号に基いて前記駆動信号を出力するドライバとから成り、
前記クロック信号が二進重み付けクロック信号であることを特徴とする発光ダイオードモジュールの駆動方法。
【請求項８】
書込みアドレス生成ユニットによりラッチイネーブル信号に基づいて前記メモリユニットに書込み信号を出力する工程をさらに包括していることを特徴とする請求項７に記載の駆動方法。
【請求項９】
複数の発光ダイオードモジュールと組み合わされる発光ダイオード駆動装置であって、
並列接続されている複数のメモリユニットと、
ラッチイネーブル信号に基づいて書込み信号を生成する書込みアドレス生成ユニットと、
クロック信号を受信するとともに前記メモリユニットのそれぞれに読取り信号を出力する読取りアドレス生成ユニットと、
対応するメモリユニットにそれぞれ接続されている複数の駆動ユニットと、を含んでおり、
各駆動ユニットは、各メモリユニットにそれぞれ接続されるとともに、前記出力信号および前記クロック信号を受信するフリップフロップと、当該フリップフロップに接続されるとともに、前記出力信号および前記クロック信号に基いて前記駆動信号を出力するドライバとから成り、
これらメモリユニットのうちの一つは前記書込み信号に基づいてグレイスケール信号を書き込み、前記メモリユニットのそれぞれは前記読取り信号に基づいて対応する発光ダイオードモジュールに駆動信号を出力し、前記駆動ユニットの各々は前記出力信号および前記クロック信号に基づいて、対応する発前記光ダイオードモジュールに駆動信号を出力し、前記クロック信号が二進重み付けクロック信号であることを特徴とする発光ダイオード駆動装置。
【請求項１０】
前記読取りアドレス生成ユニットは、
前記クロック信号を受信する読取りアドレスカウンタと、
前記読取りアドレスカウンタに接続されるとともに、前記読取り信号を出力する読取りアドレスデコーダと、を包括することを特徴とする請求項９に記載の発光ダイオード駆動装置。
【請求項１１】
前記駆動信号は一動作周期中に複数の導通期間を有するとともに、これら導通期間は非連続的であることを特徴とする請求項９に記載の発光ダイオード駆動装置。
【請求項１２】
メモリユニットは、デュアルポートＳＲＡＭであることを特徴とする請求項９に記載の発光ダイオード駆動装置。
【請求項１３】
前記書込みアドレス生成ユニットは、
前記ラッチイネーブル信号を受信する書込みアドレスカウンタと、
前記書込みアドレスカウンタに接続されるとともに、前記書込み信号を出力する書込みアドレスデコーダと、を包括することを特徴とする請求項９に記載の発光ダイオード駆動装置。
【請求項１４】
複数のメモリユニットと、書込みアドレス生成ユニットと、読取りアドレス生成ユニットと、複数の駆動ユニットとを包括する発光ダイオード駆動装置と組み合わされる発光ダイオードモジュールの駆動方法であって、
前記読取りアドレス生成ユニットがクロック信号を受信するとともに、前記メモリユニットのそれぞれに読取り信号を出力する工程と、
前記メモリユニットのそれぞれが前記読取り信号に基づいて、対応する前記駆動ユニットに出力信号を出力する工程と、
前記駆動ユニットのそれぞれが前記出力信号および前記クロック信号に基づいて、対応する前記発光ダイオードモジュールに前記駆動信号を出力する工程と、を包括し、
各駆動ユニットは、各メモリユニットにそれぞれ接続されるとともに、前記出力信号および前記クロック信号を受信するフリップフロップと、当該フリップフロップに接続されるとともに、前記出力信号および前記クロック信号に基いて前記駆動信号を出力するドライバとから成り、
前記クロック信号が二進重み付けクロック信号であることを特徴とする発光ダイオードモジュールの駆動方法。
【請求項１５】
前記書込みアドレス生成ユニットがラッチイネーブル信号に基づいて書込み信号を生成する工程と、
これらメモリユニットのうちの一つは前記書込み信号に基づいてグレイスケール信号を書き込む工程と、をさらに包括することを特徴とする請求項１４に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光ダイオード駆動回路、発光ダイオード駆動装置および駆動方法に関する。
【背景技術】
【０００２】
発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＬＥＤ）は高い光電変換効率を有するとともに、操作安定性が高いうえパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ、パルス幅変調）によって輝度を制御（またはグレイスケール制御ともいう）することができるため、例えば表示装置のバックライト、照明装置、広告ディスプレイまたは大型表示装置の画素単位といった数多くの電子装置の光源またはディスプレイデバイスなどに応用されている。（例えば、特許文献１参照）
【０００３】
従来の発光ダイオード駆動回路１である図１Ａを参照されたい。発光ダイオード駆動回路１はデータレジスタユニット１１と、カウンタ１２と、コンパレータ１３と、ドライバ１４とを有している。データレジスタユニット１１はシステム側（図示されていない）からのグレイスケール情報を受信して保存している。カウンタ１２はシステム側が出力したクロック信号を受信する。コンパレータ１３の第一端１３１はデータレジスタユニット１１に接続されており、コンパレータ１３の第二端１３２はカウンタ１２に接続されるとともに第一端１３１および第二端１３２はそれぞれデータレジスタユニット１１およびカウンタ１２が出力した信号を受信している。コンパレータ１３は第一端１３１および第二端１３２が受信した信号を比較し、第一端１３１が受信した信号が第二端１３２が受信した信号よりも大きい場合、コンパレータ１３の出力端に論理的な高電位が発生することで、ドライバ１４が定電流源（Ｃｏｎｓｔａｎｔ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ）によって発光ダイオードを点灯させている。第二端１３２が受信した信号が第一端１３１が受信した信号よりも大きい場合、コンパレータ１３の出力端に論理的な低電位が発生すると同時に、ドライバ１４は発光ダイオードを点灯させない。したがって、図１Ｂに示すように、コンパレータ１３での比較結果により、ドライバ１４はパルス幅変調信号を出力して、発光ダイオードに異なるグレイスケール（ｇｒａｙｓｃａｌｅ）の輝度を生じさせるものであり、かつ前記したパルス幅変調信号の動作周期Ｔ中における導通期間Ｔ１は、連続した導通期間である。このうち、グレイスケールは輝度の明暗レベルであり、従来の発光ダイオード駆動回路１ではドライバ１４が出力したパルス幅変調信号により、発光ダイオードを異なる輝度で発光させている。導通期間Ｔ１が長いほど、発光ダイオードが点灯される期間は長く、輝度は高くなり、反対に、導通期間Ｔ１が短いほど、輝度は低くなり、導通期間Ｔ１がゼロのときには、発光ダイオードは消灯することを意味している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】台湾特許第Ｉ３４８６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の発光ダイオード駆動回路１におけるコンパレータ１３はデータレジスタユニット１１およびカウンタ１２からの信号を比較するために、大量の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）から構成されており、例えばコンパレータ１３にて１２ビット（ｂｉｔ）のコンパレータを一つ使用する場合には、コンパレータ１３内には少なくとも８６４個のＭＯＳＦＥＴを有することになる。ＭＯＳＦＥＴはそれ自体がドレイン電流および寄生キャパシタンスという欠陥が存在しているので、大量のＭＯＳＦＥＴを使用したコンパレータ１３では予想外の電力が損失してしまうという問題があった。
【０００６】
したがって、不要な電力損失を減らすとともに、処理効率を高めることができる発光ダイオード駆動回路、発光ダイオード駆動装置および駆動方法を如何に提供するかということは、重要な課題の一つとなっていた。
【課題を解決するための手段】
【０００７】
上記課題に鑑み、本発明の目的は、不要な電力損失を減らすとともに、処理効率を高めることができる発光ダイオード駆動回路、発光ダイオード駆動装置および駆動方法を提供することにある。
【０００８】
上記目的を達成するために、本発明に係る発光ダイオード駆動回路は発光ダイオードモジュールと組み合わされる。発光ダイオード駆動回路は読取りアドレス生成ユニットと、メモリユニットと、駆動ユニットとを包括している。読取りアドレス生成ユニットはクロック信号を受信するとともに読取り信号を出力する。メモリユニットは読取りアドレス生成ユニットに接続されるとともに、読取り信号に基づいて出力信号を生成する。駆動ユニットはメモリユニットに接続されるとともに、出力信号およびクロック信号を受信して、発光ダイオードモジュールに駆動信号を出力する。駆動ユニットはフリップフロップと、ドライバとを包括している。フリップフロップはメモリユニットに接続されるとともに、出力信号およびクロック信号を受信する。ドライバはフリップフロップに接続されるとともに駆動信号を出力する。クロック信号は二進重み付けクロック信号である。
【００１０】
本発明の一実施例において、読取りアドレス生成ユニットは読取りアドレスカウンタと、読取りアドレスデコーダとを包括している。読取りアドレスカウンタはクロック信号を受信する。読取りアドレスデコーダは読取りアドレスカウンタに接続されるとともに、読取り信号を出力する。
【００１１】
本発明の一実施例において、駆動信号は一動作周期中に複数の導通期間を有するとともに、これら導通期間は非連続である。
【００１３】
本発明の一実施例において、メモリユニットはデュアルポートＳＲＡＭである。
【００１４】
本発明の一実施例において、発光ダイオード駆動回路は書込みアドレス生成ユニットと、シフトレジスタとをさらに包括している。書込みアドレス生成ユニットはメモリユニットに接続されるとともに、ラッチイネーブル信号に基づいてメモリユニットに書込み信号を出力する。シフトレジスタはメモリユニットに接続されている。
【００１５】
本発明の一実施例において、書込みアドレス生成ユニットは書込みアドレスカウンタと、書込みアドレスデコーダとを包括している。書込みアドレスカウンタはラッチイネーブル信号を受信する。書込みアドレスデコーダは書込みアドレスカウンタに接続されるとともに、書込み信号を出力する。
【００１６】
上記目的を達成するために、本発明に係る発光ダイオードモジュールの駆動方法は発光ダイオード駆動回路と組み合わされ、発光ダイオード駆動回路は読取りアドレス生成ユニットと、メモリユニットと、駆動ユニットとを有している。駆動方法は、読取りアドレス生成ユニットがクロック信号を受信するとともに、メモリユニットに読取り信号を出力する工程と、メモリユニットが読取り信号に基づいて、出力信号を生成する工程と、駆動ユニットが出力信号およびクロック信号を受信するとともに、発光ダイオードモジュールに駆動信号を出力する工程と、を含む。駆動方法は、書込みアドレス生成ユニットによりラッチイネーブル信号に基づいてメモリユニットに書込み信号を出力する工程をさらに含む。駆動ユニットはフリップフロップと、ドライバとを包括している。フリップフロップはメモリユニットに接続されるとともに、出力信号およびクロック信号を受信する。ドライバはフリップフロップに接続されるとともに駆動信号を出力する。クロック信号は二進重み付けクロック信号である。
【００１８】
本発明の一実施例において、駆動方法は、書込みアドレス生成ユニットによりラッチイネーブル信号に基づいてメモリユニットに書込み信号を出力する工程をさらに含む。
【００１９】
上記目的を達成するために、本発明に係る発光ダイオード駆動装置は複数の発光ダイオードモジュールと組み合わされる。発光ダイオード駆動装置は複数のメモリユニットと、書込みアドレス生成ユニットと、読取りアドレス生成ユニットと、複数の駆動ユニットとを包括している。メモリユニットは並列接続されている。書込みアドレス生成ユニットはラッチイネーブル信号に基づいて書込み信号を生成する。読取りアドレス生成ユニットはクロック信号を受信するとともに各メモリユニットに読取り信号を出力する。駆動ユニットは対応するメモリユニットにそれぞれ接続されている。これらメモリユニットにおける一つが書込み信号に基づいてグレイスケール信号を書き込む。各メモリユニットは読取り信号に基づいて、対応する発光ダイオードモジュールに出力信号を出力する。各駆動ユニットは出力信号およびクロック信号に基づいて、対応する発光ダイオードモジュールに駆動信号を出力する。各駆動ユニットはフリップフロップと、ドライバとを包括している。フリップフロップは対応するメモリユニットに接続されるとともに、出力信号およびクロック信号を受信する。ドライバはフリップフロップに接続されるとともに駆動信号を出力する。クロック信号は二進重み付けクロック信号である。
【００２１】
本発明の一実施例において、読取りアドレス生成ユニットは読取りアドレスカウンタと、読取りアドレスデコーダとを包括している。読取りアドレスカウンタはクロック信号を受信する。読取りアドレスデコーダは読取りアドレスカウンタに接続されるとともに、読取り信号を出力する。
【００２２】
本発明の一実施例において、駆動信号は一動作周期中に複数の導通期間を有するとともに、これら導通期間は非連続である。
【００２４】
本発明の一実施例において、メモリユニットはデュアルポートＳＲＡＭである。
【００２５】
本発明の一実施例において、書込みアドレス生成ユニットは書込みアドレスカウンタと、書込みアドレスデコーダとを包括している。書込みアドレスカウンタはラッチイネーブル信号を受信する。書込みアドレスデコーダは書込みアドレスカウンタに接続されるとともに、書込み信号を出力する。
【００２６】
上記目的を達成するために、本発明に係る発光ダイオードモジュールの駆動方法は発光ダイオード駆動装置と組み合わされる。発光ダイオード駆動装置は複数のメモリユニットと、書込みアドレス生成ユニットと、読取りアドレス生成ユニットと、複数の駆動ユニットとを有している。駆動方法は、読取りアドレス生成ユニットがクロック信号を受信するとともに、各メモリユニットに読取り信号を出力する工程と、各メモリユニットが読取り信号に基づいて、対応する駆動ユニットに出力信号を出力する工程と、各駆動ユニットが出力信号およびクロック信号に基づいて、対応する発光ダイオードモジュールに駆動信号を出力する工程と、を含む。各駆動ユニットはフリップフロップと、ドライバとを包括している。フリップフロップは対応するメモリユニットに接続されるとともに、出力信号およびクロック信号を受信する。ドライバはフリップフロップに接続されるとともに駆動信号を出力する。クロック信号は二進重み付けクロック信号である。
【００２７】
本発明の一実施例において、駆動方法は、書込みアドレス生成ユニットがラッチイネーブル信号に基づいて書込み信号を生成する工程と、これらメモリユニットにおける一つが書込み信号に基づいてグレイスケール信号を書き込む工程とをさらに含む。
【発明の効果】
【００２８】
上記によれば、本発明の発光ダイオード駆動回路、発光ダイオード駆動装置および駆動方法では、メモリユニットは読取りアドレス生成ユニットが出力した読取り信号に基づいて出力信号を生成するとともに、駆動ユニットが出力信号およびクロック信号に基づいて発光ダイオードモジュールを駆動するので、不要な電力損失を減らすとともに、処理効率を高めることができる。
【図面の簡単な説明】
【００２９】
【図１Ａ】従来の発光ダイオード駆動回路の模式図。
【図１Ｂ】従来の発光ダイオード駆動回路が出力するパルス幅変調信号の波形図。
【図２Ａ】本発明の好ましい実施例に係る発光ダイオード駆動回路の模式図。
【図２Ｂ】本発明の好ましい実施例に係るクロック信号および駆動信号の波形図。
【図３】本発明の好ましい実施例に係る発光ダイオード駆動回路の模式図。
【図４】本発明の好ましい実施例に係る発光ダイオードモジュールの駆動方法のフローチャート。
【図５】本発明の好ましい実施例に係る発光ダイオード駆動装置の模式図。
【図６】本発明の好ましい実施例に係る発光ダイオードモジュールの駆動方法のフローチャート。
【発明を実施するための形態】
【００３０】
関連する図面を参照して、本発明の好ましい実施例に係る発光ダイオード駆動回路、発光ダイオード駆動装置および駆動方法を以下のとおりに説明し、このうち同じ部材は同じ符号を付して説明する。
【００３１】
まず、本発明の好ましい実施例に係る発光ダイオード駆動回路２の模式図である図２Ａを参照されたい。発光ダイオード駆動回路２は発光ダイオードモジュールＬと併用される。このうち、発光ダイオード駆動回路２は読取りアドレス生成ユニット２１と、メモリユニット２２と、駆動ユニット２３とを包括している。発光ダイオードモジュールＬは少なくとも一つの発光ダイオードを包括しているが、ここで特に説明を要することは、発光ダイオードモジュールＬの実際運用時には、使用するニーズまたは設計上の考慮に応じて、異なる数の発光ダイオードを有し、かつ発光ダイオード同士の接続方式もまたニーズに応じて変更してもよいということである。
【００３２】
読取りアドレス生成ユニット２１はシステム側（図示されない）からのクロック信号Ｓ１を受信するとともに、クロック信号Ｓ１に基づいてカウントを行い、特定のビットを指定して読み取るための信号である読取り信号Ｓ２を出力する。このうち、前記したシステム側は、例えば、他の回路または他の装置中に配設することができ、発光ダイオード駆動回路２とセットで運用されるパルス信号発生器である。
【００３３】
本実施例において、クロック信号Ｓ１は二進重み付け（ｂｉｎａｒｙ ｗｅｉｇｈｔｅｄ）クロック信号であり、つまりは、図２Ｂに示すように、クロック信号Ｓ１の各パルスはその一つ前のパルスの時間幅を基準としており、二進方式で生成されるものであって、例えば一つ目のパルスの幅は２0であり、二つ目のパルスの幅は２1であり、三つ目のパルスの幅は２2となっており、以下のパルスは順に倍増していく。このうち、パルスの幅は読取りアドレス生成ユニット２１のカウンタの上限まで継続的に倍増していくものであり、例えば読取りアドレス生成ユニット２１のカウント範囲が０ないし１１であるとき、パルスの幅は２11にまで倍増していった後に、パルスの幅が２0にまで戻り、その後前記のような方式で順に倍増していくというものである。
【００３４】
メモリユニット２２は読取りアドレス生成ユニット２１に接続されるとともに、読取りアドレス生成ユニット２１が出力した読取り信号Ｓ２に基づいて、特定のビットに対応する信号を選択し、グレイスケール信号を表す出力信号Ｓ３を出力する。実施上において、メモリユニット２２はデュアルポートＳＲＡＭ（Ｔｗｏ Ｐｏｒｔ ＳＲＡＭ）である。
【００３５】
駆動ユニット２３はメモリユニット２２に接続されるとともに、発光ダイオード駆動回路２が出力した出力信号Ｓ３およびシステム側（図示されない）が提供したクロック信号Ｓ１を受信して、発光ダイオードモジュールＬに駆動信号Ｓ４を出力する。このうち、駆動ユニット２３が受信したクロック信号Ｓ１および読取りアドレス生成ユニット２１が受信したクロック信号Ｓ１は同一のパルス信号発生器を生成源としている。
【００３６】
実施上では、駆動信号Ｓ４はパルス幅変調信号であり、発光ダイオードモジュールＬは駆動信号Ｓ４の導通期間に基づいて、異なるグレイスケールの輝度を発生させる。このうち、一動作周期において、駆動信号Ｓ４の導通期間は連続した導通期間とするか、または図２Ｂに示すように、駆動信号Ｓ４は動作期間Ｔ中に複数の導通期間Ｔ１を有し、且つ駆動信号Ｓ４が動作期間Ｔ中に複数の導通期間Ｔ１を有する場合、前記した導通期間Ｔ１は非連続状態としてもよい。したがって、駆動ユニット２３は呈したいグレイスケール輝度に応じて、導通期間の幅を変調可能な駆動信号Ｓ４を出力するとともに、一動作周期において、駆動信号Ｓ４の導通期間を連続した導通期間とするか、または非連続の複数の導通期間としてもよい。
【００３７】
上記した構成により、発光ダイオード駆動回路２は大量のＭＯＳＦＥＴから構成されるコンパレータを使用しなくても済むので、回路中における不要な電力損失を改善するとともに、回路の全体的な機能を高めている。特に説明しておくべきことは、メモリユニット２２が１２ビットのデュアルポートＳＲＡＭである場合、ＭＯＳＦＥＴは９６個のみである。したがって、発光ダイオード駆動回路２は不要な電力損失を減らすのみならず、従来の発光ダイオード駆動回路１（図１Ａに示す）と同じ駆動機能を実行するという条件下で、回路レイアウト（ｌａｙｏｕｔ）で使用される面積を減らすことも可能である。
【００３８】
続いて、図３を参照されたい。本発明の発光ダイオード駆動回路２をさらに詳しく説明する。本実施例において、読取りアドレス生成ユニット２１は読取りアドレスカウンタ２１１と、読取りアドレスデコーダ２１２とを包括している。読取りアドレスカウンタ２１１はシステム側（図示されない）が提供したクロック信号Ｓ１を受信するとともに、クロック信号Ｓ１に基づいてカウントを行うとともにその結果を出力する。読取りアドレスデコーダ２１２は読取りアドレスカウンタ２１１に接続されるとともに、読取りアドレスカウンタ２１１が出力した結果に基づいて読取り信号Ｓ２を生成する。
【００３９】
駆動ユニット２３はフリップフロップ２３１と、ドライバ２３２とを包括している。フリップフロップ２３１はメモリユニット２２に接続されるとともに、メモリユニット２２が生成した出力信号Ｓ３およびシステム側（図示されない）が提供したクロック信号Ｓ１を受信する。ドライバ２３２はフリップフロップ２３１に接続されるとともに、発光ダイオードモジュールＬに駆動信号Ｓ４を出力する。実施上において、フリップフロップ２３１はＤ型フリップフロップであり、ドライバ２３２は例えばＭＯＳＦＥＴであり、且つドライバ２３２は定電流源によって発光ダイオードモジュールＬに駆動信号Ｓ４を出力することができる。
【００４０】
また、発光ダイオード駆動回路２は書込みアドレス生成ユニット２４と、シフトレジスタ２５とをさらに包括している。書込みアドレス生成ユニット２４はメモリユニット２２に接続されるとともに、書込みアドレスカウンタ２４１と書込みアドレスデコーダ２４２とを包括している。このうち、書込みアドレスカウンタ２４１はシステム側（図示されない）が提供したラッチイネーブル信号Ｓ５を受信するとともに、カウントを行う。書込みアドレスデコーダ２４２は書込みアドレスカウンタ２４１に接続されるとともに、書込みアドレスカウンタ２４１の出力に基づいて書込み信号Ｓ６を生成する。書込みアドレスデコーダ２４２は書込み信号Ｓ６をメモリユニット２２に送信する。シフトレジスタ２５はメモリユニット２２に接続されるとともに、クロック信号Ｓ７および入力信号Ｓ８を受信して、メモリユニット２２にグレイスケール信号Ｓ９を提供する。メモリユニット２２は書込み信号Ｓ６に基づいてグレイスケール信号Ｓ９を特定のアドレスに書き込む。このうち、シフトレジスタ２５が受信したクロック信号Ｓ７は、駆動ユニット２３および読取りアドレス生成ユニット２１が受信したクロック信号Ｓ１とは異なるパルス信号発生器を生成源としているので、クロック信号Ｓ７およびクロック信号Ｓ１は完全に異なる波形を有している。また、入力信号Ｓ８はグレイスケール情報を表す信号であって、グレイスケール信号Ｓ９とは実質的に同じである。
【００４１】
注目すべきは、本実施例において、メモリユニット２２はデュアルポートＳＲＡＭであり、且つメモリユニット２２はシフトレジスタ２５の入力ポートに接続されて書込み機能のみが許可されているということである。また、データの書込み時には、パラレル伝送の方式でデータをメモリユニット２２に書込み、データの読取り時には、特定の単一ビットを読み取る。したがって、メモリユニット２２はデータを書き込む間に、同一アドレスのデータを読み取ることも可能であるため、データの書込み完了を待たずとも、読取り動作を行うことができる。換言すると、メモリユニット２２は、二つの異なるクロック信号系による同一アドレスへの書込みおよび読取りを同時に許可するとともに、待つ必要はなくなるため、回路の複雑度を低減することができるということになる。
【００４２】
続いて、図４のフローチャートを参照するとともに、図２Ａ、図２Ｂおよび図３を合せて、本発明の好ましい実施例の発光ダイオードモジュールの駆動方法を説明する。この方法は上記した発光ダイオード駆動回路２および発光ダイオードモジュールＬと併用されるものであって、駆動方法の工程は工程Ｓ０１〜工程Ｓ０３を含んでいる。
【００４３】
工程Ｓ０１では、読取りアドレス生成ユニット２１によりクロック信号を受信するとともに、メモリユニット２２に読取り信号Ｓ２を出力する。本実施例において、読取りアドレス生成ユニット２１はシステム側からの、例えばパルス信号発生器が生成したクロック信号Ｓ１を受信してカウントを行うので、メモリユニット２２に読取り信号Ｓ２を出力する。前記したクロック信号Ｓ１は二進重み付けクロック信号、つまり、クロック信号Ｓ１の各パルスはその一つ前のパルスの時間幅を基準として、二進方式で生成されるものであって、且つパルスの幅は読取りアドレス生成ユニット２１のカウンタの上限まで継続的に倍増していき、さらに初期値に戻る。
【００４４】
工程Ｓ０２では、メモリユニット２２により読取り信号Ｓ２に基づいて出力信号Ｓ３を生成する。本実施例において、メモリユニット２２は、読取り信号Ｓ２に基づいて、特定のビットに対応する信号を選択し、グレイスケール信号を表す出力信号Ｓ３を出力する。このうち、メモリユニット２２はデュアルポートＳＲＡＭである。
【００４５】
工程Ｓ０３では、駆動ユニット２３により出力信号Ｓ３およびクロック信号Ｓ１を受信するとともに、発光ダイオードモジュールＬに駆動信号Ｓ４を出力する。本実施例において、駆動ユニット２３はメモリユニット２２が出力した出力信号Ｓ３およびシステム側が提供したクロック信号Ｓ１を受信するので、発光ダイオードモジュールＬに駆動信号Ｓ４を出力する。このうち、駆動信号Ｓ４はパルス幅変調信号であり、かつ実施上において、一動作周期において、駆動信号Ｓ４の導通期間は連続した導通期間、または非連続の複数の導通期間としてもよい。
【００４６】
一動作周期において、もし非連続の導通期間の合計が連続した導通期間の合計と同じである場合、人の目で感じられる輝度は同じである。したがって、上記した駆動方法により、本発明では非連続の導通期間または連続した導通期間として駆動信号Ｓ４を変調することで、発光ダイオードモジュールＬのグレイスケールでの制御を実現している。
【００４７】
また、駆動方法は、書込みアドレス生成ユニット２４によりラッチイネーブル信号Ｓ５に基づいてメモリユニット２２に書込み信号Ｓ６を出力する、ことをさらに含む。本実施例において、書込みアドレス生成ユニット２４はシステム側が提供したラッチイネーブル信号Ｓ５を受信してカウントを行うので、メモリユニット２２に書込み信号Ｓ６を出力することで、メモリユニット２２にてシフトレジスタ２５からのグレイスケール信号Ｓ９を書き込む。このうち、前記したシステム側は例えば発光ダイオード駆動回路２と併用される信号発生器である。
【００４８】
続いて、本発明の好ましい実施例に係る発光ダイオード駆動装置３である図５を参照されたい。発光ダイオード駆動装置３は複数の発光ダイオードモジュールＬと組み合わされる。発光ダイオード駆動装置３は複数のメモリユニット３１と、書込みアドレス生成ユニット３２と、読取りアドレス生成ユニット３３と、複数の駆動ユニット３４とを包括している。
【００４９】
メモリユニット３１は並列接続方式で接続されており、本実施例においては、各メモリユニット３１がそれぞれ１２ビットのデュアルポートＳＲＡＭであるとともに、発光ダイオード駆動装置３はメモリユニット３１を合計１６個包括しているものを例としているが、これに限定されるものではない。
【００５０】
書込みアドレス生成ユニット３２はシステム側が提供したラッチイネーブル信号Ｓ５に基づいて書込み信号Ｓ６を生成する。このうち、書込みアドレス生成ユニット３２は書込みアドレスカウンタ３２１と、書込みアドレスデコーダ３２２とを包括している。書込みアドレスカウンタ３２１は４ビットの書込みアドレスカウンタであって、書込みアドレスデコーダ３２２は４イン１６アウトの書込みアドレスデコーダである。書込みアドレスカウンタ３２１はラッチイネーブル信号Ｓ５に基づいてカウントを行い、書込みアドレスデコーダ３２２を介して書込み信号Ｓ６を生成することで、グレイスケール信号Ｓ９を１６個のメモリユニット３１のうちの一つに書き込む。換言すると、書込み信号Ｓ６はグレイスケール信号Ｓ９を書き込むメモリユニット３１を指定するためのものである。
【００５１】
読取りアドレス生成ユニット３３はシステム側が提供したクロック信号Ｓ１を受信するとともに各メモリユニット３１に読取り信号Ｓ２を出力する。本実施例において、読取りアドレス生成ユニット３３は読取りアドレスカウンタ３３１と、読取りアドレスデコーダ３３２とを包括している。読取りアドレスカウンタ３３１は４ビットの読取りアドレスカウンタであって、読取りアドレスデコーダ３３２は４イン１２アウトの読取りアドレスデコーダである。システム側が提供したクロック信号Ｓ１は読取りアドレスカウンタ３３１の駆動に用いられ、読取りアドレスデコーダ３３２は読取りアドレスカウンタ３３１の出力を受け取ることで、ある指定されたビットを選択して、全てのメモリユニット３１に読取り信号Ｓ２を出力する。
【００５２】
前記したクロック信号Ｓ１は二進重み付けクロック信号であり、クロック信号Ｓ１の各パルスはその一つ前のパルスの時間幅を基準として、二進方式で生成されるものであって、且つパルスの幅は読取りアドレスカウンタ３３１のカウンタの上限まで継続的に倍増していき、さらに初期値に戻る。
【００５３】
各駆動ユニット３４はフリップフロップ３４１と、ドライバ３４２とをそれぞれ包括している。各フリップフロップ３４１は対応するメモリユニット３１にそれぞれ接続されるとともに、出力信号Ｓ３およびクロック信号Ｓ１を受信する。このうち、駆動ユニット３４が受信したクロック信号Ｓ１は同一のパルス信号発生器を生成源としている。ドライバ３４２はフリップフロップ３４１に接続されるとともに、定電流の方式で発光ダイオードモジュールＬに駆動信号Ｓ４を出力する。このうち、駆動信号Ｓ４はパルス幅変調信号であり、かつ実施上において、一動作周期において、駆動信号Ｓ４の導通期間は連続した導通期間、または非連続の複数の導通期間としてもよい。
【００５４】
また、発光ダイオード駆動装置３は、各メモリユニット３１に接続されるとともに、クロック信号Ｓ７および入力信号Ｓ８を受信して、各メモリユニット３１にグレイスケール信号Ｓ９を提供するシフトレジスタ３５も包括している。このうち、シフトレジスタ３５が受信したクロック信号Ｓ７は、駆動ユニット３４および読取りアドレス生成ユニット３３が受信したクロック信号Ｓ１とは異なるパルス信号発生器を生成源としている。また、入力信号Ｓ８はグレイスケール情報を表す信号であって、グレイスケール信号Ｓ９とは実質的に同じである。
【００５５】
本実施例において、各メモリユニット３１はシフトレジスタ３５の入力ポートに接続されて書込み機能のみ許可されている。また、データの書込み時には、パラレル伝送の方式でデータをこのうちの一つのメモリユニット３１に書込み、データの読取り時には、特定の単一ビットを読み取る。したがって、メモリユニット３１はデータを書き込む間に、同一アドレスのデータを読み取ることも可能であるため、データの書込み完了を待たずとも、読取り動作を行うことができる。換言すると、メモリユニット３１は、二つの異なるクロック信号系による同一アドレスへの書込みおよび読取りを同時に許可するとともに、待つ必要はなくなるため、回路の複雑度を低減することができる。
【００５６】
注目すべきは、上記したような規格のメモリユニット３１、書込みアドレスカウンタ３２１、書込みアドレスデコーダ３２２、読取りアドレスカウンタ３３１および読取りアドレスデコーダ３３２を採用する場合、４０９６階調のグレイスケールを発生させるという条件にて、前記した素子は合計約２０００個のＭＯＳＦＥＴを含むことになるということである。しかしながら、もし従来の発光ダイオード駆動回路１を使用するならば、４０９６階調のグレイスケールを発生させるという条件にて、少なくとも１７０００個のＭＯＳＦＥＴが必要となる。したがって、本発明の発光ダイオード駆動装置３はＭＯＳＦＥＴの使用を減らしているので、不要な電力損失を減らし、且つダイサイズ（ｄｉｅ ｓｉｚｅ）の縮小が顕著となり、且つ装置を効果的に小型化できる。
【００５７】
続いて、図６のフローチャートを参照するとともに図５を合せて、本発明の好ましい実施例の発光ダイオードモジュールの駆動方法を説明する。この方法は上記した発光ダイオード駆動装置３および複数の発光ダイオードモジュールＬと併用されるものであって、駆動方法の工程は工程Ｓ１１〜工程Ｓ１３を含んでいる。
【００５８】
工程Ｓ１１では、読取りアドレス生成ユニット３３によりクロック信号Ｓ１を受信するとともに、各メモリユニット３１に読取り信号Ｓ２を出力する。本実施例において、システム側が提供したクロック信号Ｓ１は読取りアドレス生成ユニット３３を駆動して、全てのメモリユニット３１に読取り信号Ｓ２を出力する。このうち、クロック信号Ｓ１は二進重み付けクロック信号である。
【００５９】
工程Ｓ１２では、各メモリユニット３１により読取り信号Ｓ２に基づいて対応する駆動ユニット３４に出力信号Ｓ３を出力する。本実施例において、全てのメモリユニット３１は、読取り信号Ｓ２に基づいて、特定のビットに対応する信号を選択して、出力信号Ｓ３を生成する。このうち、メモリユニット３１はデュアルポートＳＲＡＭである。
【００６０】
工程Ｓ１３では、各駆動ユニット３４により出力信号Ｓ３およびクロック信号Ｓ１を受信するとともに、発光ダイオードモジュールＬに駆動信号Ｓ４を出力する。本実施例において、駆動ユニット３４は出力信号Ｓ３およびクロック信号Ｓ１を受信するので、対応する発光ダイオードモジュールＬに駆動信号Ｓ４を出力するとともに、発光ダイオードモジュールＬは駆動信号Ｓ４の導通期間に基づいて対応するグレイスケール輝度を発生させる。また、駆動方法は、書込みアドレス生成ユニット３２がラッチイネーブル信号Ｓ５に基づいて書込み信号Ｓ６を生成することと、メモリユニット３１のうちの一つが書込み信号Ｓ６に基づいてグレイスケール信号Ｓ９を書き込むことと、をさらに含む。
【００６１】
上記をまとめるに、本発明の発光ダイオード駆動回路、発光ダイオード駆動装置および駆動方法によれば、メモリユニットは読取りアドレス生成ユニットが出力した読取り信号に基づいて出力信号を生成するとともに、駆動ユニットが出力信号およびクロック信号に基づいて発光ダイオードモジュールを駆動するので、不要な電力損失を減らすとともに、処理効率を高めることができる。
【００６２】
上記は例示的なものであって、限定するためのものではない。本発明の技術的思想および範囲から逸脱することなく、行われる等価の修正または変更は、いずれも後記の特許請求の範囲に含まれる。
【産業上の利用可能性】
【００６３】
本発明は以上のように構成しているため、不要な電力損失を減らすとともに、処理効率を高めることができる発光ダイオード駆動回路、発光ダイオード駆動装置および駆動方法を提供し得るものである。
【符号の説明】
【００６４】
２ 発光ダイオード駆動回路
２３２、３４２ ドライバ
２１、３３ 読取りアドレス生成ユニット
２１１、３３１ 読取りアドレスカウンタ
２１２、３３２ 読取りアドレスデコーダ
２２、３１ メモリユニット
２３、３４ 駆動ユニット
２３１、３４１ フリップフロップ
２４、３２ 書込みアドレス生成ユニット
２４１、３２１ 書込みアドレスカウンタ
２４２、３２２ 書込みアドレスデコーダ
２５、３５ シフトレジスタ
３ 発光ダイオード駆動装置
Ｌ 発光ダイオードモジュール
Ｓ０１〜Ｓ０３、Ｓ１１〜Ｓ１３ 駆動方法の工程
Ｓ１、Ｓ７ クロック信号
Ｓ２ 読取り信号
Ｓ３ 出力信号
Ｓ４ 駆動信号
Ｓ５ ラッチイネーブル信号
Ｓ６ 書込み信号
Ｓ８ 入力信号
Ｓ９ グレイスケール信号
Ｔ 動作周期
Ｔ１ 導通期間
【図１Ａ】
0005643268.tif 000002
【図１Ｂ】
0005643268.tif 000003
【図２Ａ】
0005643268.tif 000004
【図２Ｂ】
0005643268.tif 000005
【図３】
0005643268.tif 000006
【図４】
0005643268.tif 000007
【図５】
0005643268.tif 000008
【図６】
0005643268.tif 000009