(57)【特許請求の範囲】
【請求項１】
大気中に暴露された第１のIII−Ｖ族化合物半導体結晶上にｐ型III−Ｖ族化合物半導体結晶を再成長させるIII−Ｖ族化合物半導体結晶の製造方法であって、
前記第１のIII−Ｖ族化合物半導体結晶の表面に、Ｖ族原子を含むガスを供給する第１の工程と、
前記Ｖ族原子を含むガスとｐ型不純物を含むガスとＳｂを含むガスとを同時に供給する第２の工程と
前記Ｖ族原子を含むガスと前記ｐ型不純物を含むガスとIII族原子を含むガスとを同時に供給する第３の工程とを有し、
前記第１から第３の工程により、前記ｐ型III−Ｖ族化合物半導体結晶として、前記ｐ型不純物及びＳｂを含む第２のIII−Ｖ族化合物半導体結晶と、前記ｐ型不純物を含む第３のIII−Ｖ族化合物半導体結晶とを順次積層すると共に、前記第２のIII−Ｖ族化合物半導体結晶中における前記ｐ型不純物の濃度を前記第３のIII−Ｖ族化合物半導体結晶中における前記ｐ型不純物の濃度より高くすることを特徴とするIII−Ｖ族化合物半導体結晶の製造方法。
【請求項２】
請求項１に記載のIII−Ｖ族化合物半導体結晶の製造方法において、
前記第２の工程における前記Ｓｂを含むガスの供給量を、前記第２のIII−Ｖ族化合物半導体結晶中における前記Ｓｂの濃度が０％より高く０．５％以下となる供給量とすることを特徴とするIII−Ｖ族化合物半導体結晶の製造方法。
【請求項３】
請求項１又は請求項２に記載のIII−Ｖ族化合物半導体結晶の製造方法において、
前記第２のIII−Ｖ族化合物半導体結晶の厚さを、１原子層以上０．１μｍ以下とすることを特徴とするIII−Ｖ族化合物半導体結晶の製造方法。
【請求項４】
大気中に暴露されると共に表面に回折格子が形成された第１のIII−Ｖ族化合物半導体結晶の表面上にｐ型III−Ｖ族化合物半導体結晶を再成長させたIII−Ｖ族化合物半導体結晶を有する光半導体素子の製造方法であって、
当該ｐ型III−Ｖ族化合物半導体結晶として、請求項１から請求項３のいずれか１つに記載の前記第１から第３の工程を用いて、前記第２のIII−Ｖ族化合物半導体結晶と前記第３のIII−Ｖ族化合物半導体結晶とを順次積層することを特徴とする光半導体素子の製造方法。
【請求項５】
大気中に暴露されると共にメサ構造に加工された第１のIII−Ｖ族化合物半導体結晶の加工表面上にｐ型III−Ｖ族化合物半導体結晶を再成長させたIII−Ｖ族化合物半導体結晶を有する光半導体素子の製造方法であって、
当該ｐ型III−Ｖ族化合物半導体結晶として、請求項１から請求項３のいずれか１つに記載の前記第１から第３の工程を用いて、前記第２のIII−Ｖ族化合物半導体結晶と前記第３のIII−Ｖ族化合物半導体結晶とを順次積層することを特徴とする光半導体素子の製造方法。
【請求項６】
請求項１から請求項５のいずれか１つに記載のIII−Ｖ族化合物半導体結晶の製造方法又は光半導体素子の製造方法において、
前記第１から第３の工程の前に、前記第１のIII−Ｖ族化合物半導体結晶にｐ型不純物を導入する工程を有することを特徴とするIII−Ｖ族化合物半導体結晶の製造方法又は光半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III−Ｖ族化合物半導体結晶、当該III−Ｖ族化合物半導体結晶を用いた光半導体素子の製造方法に関する。
【背景技術】
【０００２】
半導体レーザを始めとするIII−Ｖ族化合物半導体を用いた半導体デバイスは、III−Ｖ族化合物半導体の結晶成長とエッチング等の加工工程とを繰り返すことによって作製される。結晶成長には、ＭＢＥ（Molecular Beam Epitaxy；分子線エピタキシー）法やＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy；有機金属気相成長）法等が用いられ、半導体の加工には、ＲＩＥ（Reactive Ion Etching；反応性イオン・エッチング）等のドライエッチングやエッチャント液によるウェットエッチング等が用いられる。
【０００３】
具体的な例として、光通信に用いられるＩｎＧａＡｓＰ系レーザの作製を、図１２を参照して説明する。図１２に示すように、始めに、ｎ型ＩｎＰ基板４１上にｎ型ＩｎＰクラッド層４２、ノンドープ若しくはｎ型ＩｎＧａＡｓＰ光閉じ込め層４３ａ、多重量子井戸構造からなるＭＱＷ層４４、ノンドープ若しくはｐ型ＩｎＧａＡｓＰ光閉じ込め層４３ｂ、更に、ｐ型ＩｎＰクラッド層４５を順に成長する。
【０００４】
これを一旦大気中に取り出し、ｐ型ＩｎＰクラッド層４５上に絶縁膜を形成し、フォトリソグラフィによるパターニングを行い、ＲＩＥエッチングにより半導体層をメサ状に加工する。これを、再度、結晶成長装置に入れて、電流狭窄を目的としたｐｎｐｎサイリスタ構造を作りこむために、選択成長を利用してメサ側面にｐ型ＩｎＰ電流ブロック層４６、ｎ型ＩｎＰ電流ブロック層４７を順次成長してメサを埋め込む（ｐｎ埋め込み構造と呼ばれる）。
【０００５】
更に、これを大気中に取り出し、メサ頂上の絶縁膜を除去する。これを、３たび結晶成長装置に入れて、メサ表面のｐ型ＩｎＰクラッド層４５上及びｎ型ＩｎＰ電流ブロック層４７上にｐ型ＩｎＰクラッド層４８を再成長し、最後にｐ型ＩｎＧａＡｓＰコンタクト層４９を成長する。その後、素子両面にp電極及びｎ電極が形成される。
【０００６】
上記のように、半導体デバイス、特に半導体レーザの作製には、大気中に暴露された平坦な半導体層若しくは加工された半導体構造上への複数回の結晶の再成長が必要となる。このように作製された再成長界面には、シリコン（Ｓｉ）、セレン（Ｓｅ）、硫黄（Ｓ）等の不純物がパイルアップ（堆積）する。これらの不純物は、大気中に存在するものや、エッチャントや水分中に含まれる不純物に由来するものであり、ｐ型のIII−Ｖ族化合物半導体層内ではｎ型のドーパントとして振る舞う。
【０００７】
上述したように、通常の埋め込み型レーザは、複数回の結晶成長工程により作製される。そのため、再成長回数分の再成長界面を有し、この部分のｎ型不純物濃度が上昇する。例えば、図１２中の第１再成長界面Ｂ１並びに第２再成長界面Ｂ２がその部分である。但し、ｎ型ＩｎＰ電流ブロック層４７やｎ型ＩｎＰ基板４１と接している再成長界面Ｂ１ａ、Ｂ２ａは、同じドナードーピングであるため、発振特性並びに電気特性に与える影響は少ない。
【０００８】
図１２中、太い一点鎖線で示した第１再成長界面Ｂ１では、特に、活性層直上部分（第１再成長界面Ｂ１ｂ）は、ｐ層中に高濃度のドナードーピング層が挿入され、高抵抗化し、漏れ電流を著しく増加させる。漏れ電流は、電流ブロック層のベース電流となり、ブロック層の耐圧を低下させ、光出力の低下を招く。
【０００９】
一方、第２再成長界面Ｂ２の部分では、ｎ型ＩｎＰ基板４１と接している部分（第２再成長界面Ｂ２ａ）は問題ないものの、活性層（図１２のＭＱＷ層４４とＩｎＧａＡｓＰ光閉じ込め層４３ａ、４３ｂを含めた領域は活性層と呼ばれる）側壁、並びにｐ型ＩｎＰクラッド層４５と接している第２再成長界面Ｂ２ｂは、発振／電気特性に多大な影響を及ぼす。これは、側壁に沿って電気抵抗の低いｎ型不純物のパイルアップ層が存在すると、これに沿って漏れ電流が流れ、スロープ効率が低下するためである。
【００１０】
このように、再成長界面のｎ型不純物濃度と半導体レーザの発振特性は密接な関係にあり、発振特性を向上させるには、何らかの方法により、ｎ転、若しくはｐ型キャリア濃度の減少により高抵抗化している領域を取り除き、高抵抗層や漏れ電流リークパスを除去する必要ある。
【００１１】
ＩｎＰ基板に作製される半導体レーザにおいては、回折格子の形成されたｐ型ＩｎＧａＡｓＰ光閉じ込め層の上にｐ型ＩｎＰクラッド層を再成長する場合に、再成長されるｐ型ＩｎＧａＡｓＰ層のＺｎ濃度をあらかじめ高くしておく方法も報告されているが（特許文献１）、半導体レーザの光閉じ込め層に高濃度にＺｎをドーピングした場合、活性層での内部損失が増加し、その結果、しきい値電流の増加、スロープ効率の低下等の特性の劣化を招きかねず、望ましいとは言えない。
【００１２】
又、再成長待機中に反応性ガスを流し、表面を結晶装置内でエッチングすることで、ｎ転層を除去する方法もあるが、再成長待機中と同様に表面の荒れを招き、再成長界面での結晶性劣化が懸念される。
【００１３】
又、図１２に示したような加工されたメサ構造を埋め込むような再成長の場合には、ｎ型不純物のパイルアップを抑制するために、ウェットエッチングによりメサストライプ構造の側面をエッチングする方法が用いられるが、所望のメサ構造が保持できず、形状が変形してしまうという問題も生じる。
【００１４】
このように、大気中に暴露された平坦若しくは加工されたIII−Ｖ族化合物半導体の再成長界面において、ｎ型不純物のパイルアップによるｎ転層を有効に除去する手段はなかった。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００８−１７７６２３号公報
【非特許文献】
【００１６】
【非特許文献１】S. Weeke et al., "Segregation and desorption of antimony in InP (001) in MOVPE", Journal of Crystal Growth, Vol. 298, pp. 159-162, 2007
【非特許文献２】R. People and J. C. Bean, "Calculation of critical layer thickness versus lattice mismatch for GexSi1-x/Si strained-layer heterostructures", Applied Physics Letters, Vol. 47, p. 322-324, 1985
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明は上記課題に鑑みなされたもので、ｎ型不純物のパイルアップによるｐ型キャリア濃度の低減を抑制したIII−Ｖ族化合物半導体結晶、光半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２４】
上記課題を解決する第１の発明に係るIII−Ｖ族化合物半導体結晶の製造方法は、
大気中に暴露された第１のIII−Ｖ族化合物半導体結晶上にｐ型III−Ｖ族化合物半導体結晶を再成長させるIII−Ｖ族化合物半導体結晶の製造方法であって、
前記第１のIII−Ｖ族化合物半導体結晶の表面に、Ｖ族原子を含むガスを供給する第１の工程と、
前記Ｖ族原子を含むガスとｐ型不純物を含むガスとＳｂを含むガスとを同時に供給する第２の工程と
前記Ｖ族原子を含むガスと前記ｐ型不純物を含むガスとIII族原子を含むガスとを同時に供給する第３の工程とを有し、
前記第１から第３の工程により、前記ｐ型III−Ｖ族化合物半導体結晶として、前記ｐ型不純物及びＳｂを含む第２のIII−Ｖ族化合物半導体結晶と、前記ｐ型不純物を含む第３のIII−Ｖ族化合物半導体結晶とを順次積層すると共に、前記第２のIII−Ｖ族化合物半導体結晶中における前記ｐ型不純物の濃度を前記第３のIII−Ｖ族化合物半導体結晶中における前記ｐ型不純物の濃度より高くすることを特徴とする。
【００２５】
上記課題を解決する第２の発明に係るIII−Ｖ族化合物半導体結晶の製造方法は、
上記第１の発明に記載のIII−Ｖ族化合物半導体結晶の製造方法において、
前記第２の工程における前記Ｓｂを含むガスの供給量を、前記第２のIII−Ｖ族化合物半導体結晶中における前記Ｓｂの濃度が０％より高く０．５％以下となる供給量とすることを特徴とする。
【００２６】
上記課題を解決する第３の発明に係るIII−Ｖ族化合物半導体結晶の製造方法は、
上記第１又は第２の発明に記載のIII−Ｖ族化合物半導体結晶の製造方法において、
前記第２のIII−Ｖ族化合物半導体結晶の厚さを、１原子層以上０．１μｍ以下とすることを特徴とする。
【００２７】
上記課題を解決する第４の発明に係る光半導体素子の製造方法は、
大気中に暴露されると共に表面に回折格子が形成された第１のIII−Ｖ族化合物半導体結晶の表面上にｐ型III−Ｖ族化合物半導体結晶を再成長させたIII−Ｖ族化合物半導体結晶を有する光半導体素子の製造方法であって、
当該ｐ型III−Ｖ族化合物半導体結晶として、上記第１〜第３のいずれか１つの発明に記載の前記第１から第３の工程を用いて、前記第２のIII−Ｖ族化合物半導体結晶と前記第３のIII−Ｖ族化合物半導体結晶とを順次積層することを特徴とする。
【００２８】
上記課題を解決する第５の発明に係る光半導体素子の製造方法は、
大気中に暴露されると共にメサ構造に加工された第１のIII−Ｖ族化合物半導体結晶の加工表面上にｐ型III−Ｖ族化合物半導体結晶を再成長させたIII−Ｖ族化合物半導体結晶を有する光半導体素子の製造方法であって、
当該ｐ型III−Ｖ族化合物半導体結晶として、上記第１〜第３のいずれか１つの発明に記載の前記第１から第３の工程を用いて、前記第２のIII−Ｖ族化合物半導体結晶と前記第３のIII−Ｖ族化合物半導体結晶とを順次積層することを特徴とする。
【００２９】
上記課題を解決する第６の発明に係るIII−Ｖ族化合物半導体結晶の製造方法又は光半導体素子の製造方法は、
上記第１〜第５のいずれか１つの発明に記載のIII−Ｖ族化合物半導体結晶の製造方法又は光半導体素子の製造方法において、
前記第１から第３の工程の前に、前記第１のIII−Ｖ族化合物半導体結晶にｐ型不純物を導入する工程を有することを特徴とする。
【発明の効果】
【００３０】
従来、大気中に暴露された平坦若しくは加工されたIII−Ｖ族化合物半導体結晶上にｐ型III−Ｖ族化合物半導体結晶を再成長する際、Ｓｉ、Ｓｅ、Ｓ等のｎ型不純物のパイルアップによるｐ型キャリア濃度の低減を抑制することは困難であったが、本発明によれば、再成長界面におけるｎ型不純物のパイルアップによるｎ転層を容易にｐ転化することができ、キャリア濃度の減少の無いIII−Ｖ族化合物半導体結晶を容易に作製することができる。その結果、III−Ｖ族化合物半導体結晶を含む半導体デバイスの高性能化に極めて有用となる。
【図面の簡単な説明】
【００３１】
【図１】本発明により製造するIII−Ｖ族化合物半導体結晶として、その実施形態の一例（実施例１）を説明する層構造図である。
【図２】本発明に係るIII−Ｖ族化合物半導体結晶の製造方法として、そのガスシーケンスのいくつかの例を説明するタイムチャートであり、（ａ）は代表的な例、（ｂ）は変形例である。
【図３】再成長界面におけるｐ型キャリア濃度分布の一例を示すグラフであり、（ａ）は従来技術により作製したもの、（ｂ）は本発明により作製したものである。
【図４】再成長界面におけるＺｎ及びＳｉの濃度分布の一例を示すグラフであり、（ａ）は従来技術により作製したもの、（ｂ）は本発明により作製したものである。
【図５】本発明により製造するIII−Ｖ族化合物半導体結晶の再成長界面におけるＳｂ濃度分布の一例を示すグラフである。
【図６】ＩｎＰＳｂのＳｂ組成とＩｎＰに対する格子歪量の関係を示すグラフである。
【図７】ＩｎＰに対する格子歪量と計算から求めた臨界膜厚の関係の一例を示すグラフである。
【図８】本発明により製造するIII−Ｖ族化合物半導体結晶として、その実施形態の他の一例（実施例２）を説明する層構造図である。
【図９】再成長界面におけるＺｎの濃度分布の一例を示すグラフであり、（ａ）は従来技術により作製したもの、（ｂ）は本発明により作製したものである。
【図１０】本発明により製造する光半導体素子として、その実施形態の一例（実施例３）を説明する埋め込み型ファブリペローレーザの断面図である。
【図１１】本発明により製造する光半導体素子として、その実施形態の他の一例（実施例４）を説明する埋め込み型分布帰還型レーザの断面図である。
【図１２】従来の埋め込み型レーザを示す断面図である。
【発明を実施するための形態】
【００３２】
本発明に係るIII−Ｖ族化合物半導体結晶、当該III−Ｖ族化合物半導体結晶を用いた光半導体素子の製造方法の好適な実施例を以下に説明する。
【００３３】
（実施例１）
本発明の第１の実施例となるIII−Ｖ族化合物半導体結晶の製造方法について、具体的には、ｐ型ＩｎＰ層上へのＺｎをドーパントとしたｐ型ＩｎＰ層の再成長について、図１を用いて説明する。
【００３４】
本実施例では、結晶成長に、反応炉を５０Ｔｏｒｒに減圧したＭＯＶＰＥ法を用いた。成長温度は６２０℃とした。この成長温度は、ＭＯＶＰＥ成長炉のサセプタに、熱電対を埋め込んだＳｉウエハを置いて測定した値である。又、III族原料としてはトリメチルインジウム（ＴＭＩｎ）を用い、Ｖ族原料としてはホスフィン（ＰＨ3）を使用した。ｐ型不純物となるＺｎの原料には、ジエチル亜鉛（ＤＥＺｎ）を用いた。Ｓｂ原料には、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いた。ＩｎＰ層及び再成長界面のキャリア濃度の測定には、Ｂｉｏｒａｄ社製のＣＶプロファイラ（ＰＮ−４２００）を用い、不純物濃度の測定にはＣＡＭＥＣＡ製のＳＩＭＳ（Secondary Ion Mass Spectrometer；二次イオン質量分析計）を用いた。
【００３５】
まず、ｎ型ＩｎＰ基板１１上にＩｎＰバッファ層１２を成長し、続いて、Ｚｎをｐ＝５×１０17ｃｍ-3ドープしたｐ型ＩｎＰ層１３ａ（第１のIII−Ｖ族化合物半導体結晶）を成長した。このときのＤＥＺｎの供給量は２μｍｏｌ／ｍｉｎとした。この試料を大気中に取り出し、その後、再成長前の表面処理として、試料を２５℃に保たれた硫酸に１分間浸して表面を洗浄してから結晶成長装置内に入れた。この硫酸よる表面処理は、必ずしも必要ではない。
【００３６】
再成長方法として２通り検討した。１つは、従来の方法であり、装置内導入後、ホスフィン雰囲気で成長温度まで昇温した後、ＤＥＺｎを２μｍｏｌ／ｍｉｎの供給量で１０秒間先行投入し、その後、ＴＭＩｎを投入することで、Ｚｎをｐ＝５×１０17ｃｍ-3ドープしたｐ型ＩｎＰ層を再成長する方法である。
【００３７】
もう１つは、図２（ａ）に示すガスシーケンスであり、装置内導入後、ホスフィンを供給し（第１の工程）、ホスフィン雰囲気で成長温度まで昇温した後、ＤＥＺｎ（供給量：２μｍｏｌ／ｍｉｎ）と同時にＴＤＭＡＳｂを２５μｍｏｌ／ｍｉｎの供給量で１０秒間先行投入し（第２の工程）、ＴＤＭＡＳｂのみ供給を停止した後に、ＴＭＩｎを投入することで（第３の工程）、ｐ型ＩｎＰ層１４ａ、１４ｂを再成長する方法である。ｐ型ＩｎＰ層１４ｂには、Ｚｎがｐ＝５×１０17ｃｍ-3ドープされる。ＴＤＭＡＳｂはＩｎＰ層成長前に先行して投入しており、ＩｎＰ層成長中には供給していない。その結果、ｐ型ＩｎＰ層１４ａ（第２のIII−Ｖ族化合物半導体結晶）及びｐ型ＩｎＰ層１４ｂ（第３のIII−Ｖ族化合物半導体結晶）を再成長している。
【００３８】
図３に、ＣＶプロファイラで測定した、作製した試料のキャリア濃度分布を示す。図３（ａ）はＤＥＺｎのみ先行投入した従来技術による試料であり、図３（ｂ）はＤＥＺｎと同時にＴＤＭＡＳｂを先行投入した本実施例による試料の結果である。ＤＥＺｎのみを先行投入した試料では、再成長界面でｐ型キャリア濃度が減少していることがわかる。一方、ＤＥＺｎとＴＤＭＡＳｂを同時に投入した試料では、再成長界面でキャリア濃度が減少することなく、ほぼ一定となっている。
【００３９】
図４には、これらの試料のＺｎ及びｎ型不純物として最も混入しやすいＳｉのＳＩＭＳプロファイルを示す。図４（ａ）に示す、ＤＥＺｎのみ先行投入した従来技術による試料では、Ｚｎ濃度は成長界面を含め、再成長前のＩｎＰと再成長したＩｎＰ中で一定であり、Ｓｉ濃度は再成長界面近傍のみ増加しており、パイルアップしていることがわかる。つまり、図３（ａ）に示したｐ型キャリア濃度の減少は、このｎ型不純物となるＳｉによってｐ型となるキャリアがトラップされてしまうことにより引き起こされていることを示している。
【００４０】
一方、図４（ｂ）に示す、ＤＥＺｎとＴＤＭＡＳｂを同時に先行投入した本実施例による試料では、再成長界面のみのＺｎ濃度が大きくなっており、Ｓｉのパイルアップ量は変わらない。つまり、ＴＤＭＡＳｂを同時に供給することで、界面近傍の再成長したｐ型ＩｎＰ層１４ａ（第２のIII−Ｖ族化合物半導体結晶）に取り込まれるＺｎ濃度が増加し、これにより、トラップされるキャリアを補償することで、再成長界面でのＳｉパイルアップの影響を無くし、キャリア濃度の減少を抑制することができる。
【００４１】
このときの再成長界面付近におけるＳｂのＳＩＭＳプロファイルを図５に示す。成長界面にＳｂが取り込まれていることがわかる。又、ＩｎＰ中のＳｂは偏析効果により、組成のピークを２つ持つことが知られており（非特許文献１）、本実施例でも２つのピークが観測された。しかしながら、界面ではない２つ目のピーク値は、界面のピーク値に比べて、１桁以上小さいため、無視しても差し支えない。
【００４２】
ＴＤＭＡＳｂの供給は、ＩｎＰを成長する前であり、ＩｎＰ成長中は供給していないが、Ｓｂは成長表面に滞在しやすい元素であるため、残留したＳｂが結晶中に取り込まれる。この残留しているＳｂがＩｎＰへのＺｎの取り込み効率を増加させるために、界面近傍のみのＺｎ濃度を増加させることが可能となるのである。ＳｂはＶ族元素であるためＩｎＰ中ではドーパントとして働かず、ＩｎＳｂとして結晶中に取り込まれ得るが、Ｓｂが結晶に取り込まれる効率はＰに比べて非常に小さく、図５に示したＩｎＰのＶ族元素中のＳｂ量は多くとも０．５％以下である。
【００４３】
但し、ＩｎＳｂは格子定数がＩｎＰに比較して非常に大きいため、ＩｎＰ中に多量に取り込まれると、つまり、ＩｎＰＳｂのＳｂ組成が大きくなると、格子歪が大きくなり結晶性の劣化の要因となる。
【００４４】
図６にＩｎＰＳｂのＳｂ組成とＩｎＰに対する格子歪の関係を示す。本実施例におけるＳｂ組成は多くとも０．５％であり、図６の線形近似式からもわかるように、格子歪量に換算すると、０．０５％である。格子歪と結晶劣化の無い膜厚の関係は、臨界膜厚として知られている。ある格子歪を含有する結晶膜において、結晶劣化（結晶欠陥の発生）無く結晶成長可能な膜厚を臨界膜厚と呼び、理論的に求めることができる。
【００４５】
図７に、PeopleとBeanにより報告されている理論（非特許文献２）から求めた格子歪量と臨界膜厚の関係を示す。この関係より、Ｓｂ組成０．５％のＩｎＰＳｂ（格子歪量０．０５％）の臨界膜厚は７０μｍであり、１０μｍを超えている。そして、図５の界面近傍のピークからわかるように、界面近傍のＳｂ組成が大きい領域（図５では２次イオン強度が１０4以上）は、１原子層以上１００ｎｍ（０．１μｍ）以内であり、Ｓｂを含むＩｎＰＳｂの領域の膜厚、つまり、ｐ型ＩｎＰ層１４ａ（第２のIII−Ｖ族化合物半導体結晶）に該当する領域の膜厚が１００ｎｍ以内となる。この領域の膜厚は、上述した臨界膜厚よりも十分小さく、この程度の膜厚では結晶劣化は問題とならないことがわかる。又、供給するＴＤＭＡＳｂの供給量や、供給時間を変化させても、１００ｎｍ以上となることは無い。
【００４６】
このことから、本実施例のように成長前にＳｂを供給しただけでは臨界膜厚を超えることはなく、歪による結晶性の劣化はほとんど無視できる。そのため、本発明の適用上限となるＳｂ量は、Ｓｂの混入に伴う格子歪による結晶劣化が生じないＳｂ量とすることができる。図７に示すように、少なくとも、格子歪が１．０％以下であれば、臨界膜厚は１００ｎｍ以上であるため、結晶劣化無く、本発明の効果を得ることができることは明らかである。
【００４７】
このような界面近傍のみのＺｎ濃度を増加させる方法としては、ＤＥＺｎ供給量を増加することが考えられるが、Ｚｎ濃度を高くしなればならないＩｎＰ膜厚は非常に薄いものであるため、短時間でＤＥＺｎ供給量を変化させる必要がある。ＤＥＺｎ等の有機金属材料は、原料中に水素等のキャリアガスを通過させることで、飽和蒸気圧分の原料が供給される方式がとられるため、このような短時間での供給量変化は、飽和蒸気圧の不安定を引き起こし、正確に原料供給量を制御することが困難となってしまう。一方、本発明では、ＤＥＺｎ供給量は常に一定を保ち、ＴＤＭＡＳｂを供給することのみで界面近傍のＺｎ濃度を制御することが可能であるという利点もある。
【００４８】
なお、本実施例では、再成長される側のＩｎＰ層にＺｎをドーピングしたｐ型ＩｎＰ層を用いたが、再成長される側のｐ型ＩｎＰ層のドーパントはＺｎに限定されるものではないことは明らかである。例えば、ＢｅやＭｇ等でも問題はない。
【００４９】
又、本実施例では、ＤＥＺｎの供給量やＴＤＭＡＳｂの供給量、供給時間を変えていないが、本発明はＺｎを含む原料とＳｂを含む原料が再成長前に同時に供給される工程を含めば良いため、原料の供給量や供給時間に制限されるものでない。具体的には、図２（ｂ）中のＰ１〜Ｐ１１に示すような如何なるＳｂ原料の供給ガスシーケンスでも本発明の効果を得ることができる。
【００５０】
ここで、Ｐ１〜Ｐ１１に示す供給ガスシーケンスについて説明する。ちなみに、代表的な例となる図２（ａ）の供給ガスシーケンスは、ホスフィンを供給し、その後、ＤＥＺｎと同時にＴＤＭＡＳｂを供給し、その後、ＴＭＩｎの供給開始と同時にＴＤＭＡＳｂの供給を停止するガスシーケンスである。
【００５１】
Ｐ１は、ホスフィンを供給し、その後、ＤＥＺｎと同時にＴＤＭＡＳｂを供給し、その後、ＴＭＩｎの供給開始前にＴＤＭＡＳｂの供給を停止し、その後、ＴＭＩｎを供給するガスシーケンスである。
Ｐ２は、ホスフィンを供給し、その後、ＤＥＺｎと同時にＴＤＭＡＳｂを供給し、その後、ＴＭＩｎを供給し、その後、ＴＤＭＡＳｂの供給を停止するガスシーケンスである。つまり、ＩｎＰ成長の初期段階までＴＤＭＡＳｂを供給している。
【００５２】
Ｐ３は、ホスフィンを供給し、その後、ＤＥＺｎを供給し、その後、ＴＤＭＡＳｂを供給し、その後、ＴＭＩｎの供給開始前にＴＤＭＡＳｂの供給を停止し、その後、ＴＭＩｎを供給するガスシーケンスである。
Ｐ４は、ホスフィンを供給し、その後、ＤＥＺｎを供給し、その後、ＴＤＭＡＳｂを供給し、その後、ＴＭＩｎの供給開始と同時にＴＤＭＡＳｂの供給を停止するガスシーケンスである。
Ｐ５は、ホスフィンを供給し、その後、ＤＥＺｎを供給し、その後、ＴＤＭＡＳｂを供給し、その後、ＴＭＩｎを供給し、その後、ＴＤＭＡＳｂの供給を停止するガスシーケンスである。
【００５３】
Ｐ６は、ホスフィンを供給し、その後、ＴＤＭＡＳｂを供給し、その後、ＤＥＺｎを供給し、その後、ＴＭＩｎの供給開始前にＴＤＭＡＳｂの供給を停止し、その後、ＴＭＩｎを供給するガスシーケンスである。
Ｐ７は、ホスフィンを供給し、その後、ＴＤＭＡＳｂを供給し、その後、ＤＥＺｎを供給し、その後、ＴＭＩｎの供給開始と同時にＴＤＭＡＳｂの供給を停止するガスシーケンスである。
Ｐ８は、ホスフィンを供給し、その後、ＴＤＭＡＳｂを供給し、その後、ＤＥＺｎを供給し、その後、ＴＭＩｎを供給し、その後、ＴＤＭＡＳｂの供給を停止するガスシーケンスである。
【００５４】
Ｐ９は、ホスフィンと同時にＴＤＭＡＳｂを供給し、その後、ＤＥＺｎを供給し、その後、ＴＭＩｎの供給開始前にＴＤＭＡＳｂの供給を停止し、その後、ＴＭＩｎを供給するガスシーケンスである。
Ｐ１０は、ホスフィンと同時にＴＤＭＡＳｂを供給し、その後、ＤＥＺｎを供給し、その後、ＴＭＩｎの供給開始と同時にＴＤＭＡＳｂの供給を停止するガスシーケンスである。
Ｐ１１は、ホスフィンと同時にＴＤＭＡＳｂを供給し、その後、ＤＥＺｎを供給し、その後、ＴＭＩｎを供給し、その後、ＴＤＭＡＳｂの供給を停止するガスシーケンスである。
【００５５】
又、本実施例では、ＺｎとＳｂの原料としてＤＥＺｎとＴＤＭＡＳｂを用いたが、どちらの原料も成長表面では完全に分解してＺｎとＳｂになっている。つまり、ＺｎとＳｂを成長表面に供給できる原料であればＤＥＺｎとＴＤＭＡＳｂ以外の原料の組み合わせでも良く、例えば、Ｚｎ原料であるジメチル亜鉛（ＤＭＺｎ）、Ｓｂ原料であるトリメチルアンチモン（ＴＭＳｂ）やトリエチルアンチモン（ＴＥＳｂ）のいずれの組み合わせでも同様の効果を得ることができる。
【００５６】
又、本実施例では、III−Ｖ族化合物半導体膜の結晶成長にＭＯＶＰＥ法を用いたが、ＺｎとＳｂを供給できる成長法であればＭＯＶＰＥ法に限られるものではない。例えば、ＭＢＥ法や化学ビームエピタキシー法を用いても、同様の効果を得ることができる。
【００５７】
又、本実施例では、ｐ型ＩｎＰ層上のｐ型ＩｎＰ層の再成長界面について述べたが、本発明は、ＳｂによるＺｎの取り込みを増大させる効果を利用しているため、Ｉｎ、Ｇａ、Ａｌ、Ａｓ、Ｐ等からなるIII−Ｖ族化合物半導体の各種組み合わせに適用できることは言うまでも無い。例えば、ｐ型ＧａＡｓ層上へのｐ型ＧａＡｓ層の再成長や、ｐ型ＩｎＰ層上へのｐ型ＩｎＧａＡｓＰ層の再成長、ｐ型ＩｎＧａＡｓＰ層上へのｐ型ＩｎＰ層の再成長界面においても、同様の効果を得ることができる。
【００５８】
又、Ｓｂ量の上限についても、図７の関係は材料に依らないため、上記の各種材料で適用することができることは明らかである。但し、再成長するIII−Ｖ族化合物半導体は、再成長させる膜厚に応じて、再成長されるIII−Ｖ族化合物半導体に格子定数を合わせる必要があることは明らかである。例えば、膜厚１０００ｎｍのIII−Ｖ族化合物半導体を再成長する場合、図７より、格子歪量を約０．３％以内とする必要がある。
【００５９】
（実施例２）
本発明の第２の実施例となるIII−Ｖ族化合物半導体結晶の製造方法について、具体的には、ノンドープＩｎＰ層上へのＺｎをドーパントとしたｐ型ＩｎＰ層の再成長について、図８を用いて説明する。
【００６０】
本実施例でも、結晶成長に、反応炉を５０Ｔｏｒｒに減圧したＭＯＶＰＥ法を用いた。成長温度は６２０℃とした。この成長温度は、ＭＯＶＰＥ成長炉のサセプタに、熱電対を埋め込んだＳｉウエハを置いて測定した値である。又、III族原料としてはトリメチルインジウム（ＴＭＩｎ）を用い、Ｖ族原料としてはホスフィン（ＰＨ3）を使用した。ｐ型不純物となるＺｎの原料には、ジエチル亜鉛（ＤＥＺｎ）を用いた。Ｓｂ原料には、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いた。ＩｎＰ層及び再成長界面の不純物濃度の測定にはＣＡＭＥＣＡ製のＳＩＭＳを用いた。
【００６１】
まず、ｎ型ＩｎＰ基板１１上にＩｎＰバッファ層１２を成長し、続いて、ノンドープのＩｎＰ層１３ｂ（第１のIII−Ｖ族化合物半導体結晶）を成長した。この試料を大気中に取り出し、その後、再成長前の表面処理として、試料を２５℃に保たれた硫酸に１分間浸して表面を洗浄してから結晶成長装置内に入れた。この硫酸よる表面処理は、必ずしも必要ではない。
【００６２】
再成長方法として２通り検討した。１つは、従来の方法であり、装置内導入後、ホスフィン雰囲気で成長温度まで昇温した後、ＤＥＺｎを２μｍｏｌ／ｍｉｎの供給量で１０秒間先行投入し、その後、ＴＭＩｎを投入することで、Ｚｎをｐ＝５×１０17ｃｍ-3ドープしたｐ型ＩｎＰ層を再成長する方法である。
【００６３】
もう１つは、図２（ａ）で示したガスシーケンスであり、装置内導入後、ホスフィンを供給し（第１の工程）、ホスフィン雰囲気で成長温度まで昇温した後、ＤＥＺｎ（供給量：２μｍｏｌ／ｍｉｎ）と同時にＴＤＭＡＳｂを２５μｍｏｌ／ｍｉｎの供給量で１０秒間先行投入し（第２の工程）、ＴＤＭＡＳｂのみ供給を停止した後に、ＴＭＩｎを投入することで（第３の工程）、ｐ型ＩｎＰ層１４ａ、１４ｂ（第２及び第３のIII−Ｖ族化合物半導体結晶）を再成長する方法である。ｐ型ＩｎＰ層１４ｂには、Ｚｎがｐ＝５×１０17ｃｍ-3ドープされる。
【００６４】
図９に、これらの試料のＺｎのＳＩＭＳプロファイルを示す。図９（ａ）に示す、ＤＥＺｎのみ先行投入した従来技術による試料では、Ｚｎ濃度は再成長したＩｎＰ中で一定である。一方、図９（ｂ）に示す、ＤＥＺｎとＴＤＭＡＳｂを同時に先行投入した本実施例による試料では、再成長界面のみのＺｎ濃度が大きくなっている。つまり、ＴＤＭＡＳｂを同時に供給することで、界面近傍の再成長したＩｎＰ層に取り込まれるＺｎ濃度が増加し、これにより、トラップされるキャリアを補償することで、再成長界面でのｎ型不純物のパイルアップの影響を無くし、キャリア濃度の減少を抑制することができる。
【００６５】
なお、本実施例では、ＤＥＺｎの供給量やＴＤＭＡＳｂの供給量、供給時間を変えていないが、本発明はＺｎを含む原料とＳｂを含む原料が再成長前に同時に供給される工程を含めば良いため、原料の供給量や供給時間に制限されるものでない。具体的には、図２（ｂ）中のＰ１〜Ｐ１１に示すような如何なるＳｂ原料の供給ガスシーケンスでも本発明の効果を得ることができる。
【００６６】
又、本実施例では、ＺｎとＳｂの原料としてＤＥＺｎとＴＤＭＡＳｂを用いたが、どちらの原料も成長表面では完全に分解してＺｎとＳｂになっている。つまり、ＺｎとＳｂを成長表面に供給できる原料であればＤＥＺｎとＴＤＭＡＳｂ以外の原料の組み合わせでも良く、例えば、Ｚｎ原料であるジメチル亜鉛（ＤＭＺｎ）、Ｓｂ原料であるトリメチルアンチモン（ＴＭＳｂ）やトリエチルアンチモン（ＴＥＳｂ）のいずれの組み合わせでも同様の効果を得ることができる。
【００６７】
又、本実施例では、III−Ｖ族化合物半導体膜の結晶成長にＭＯＶＰＥ法を用いたが、ＺｎとＳｂを供給できる成長法であればＭＯＶＰＥ法に限られるものではない。例えば、ＭＢＥ法や化学ビームエピタキシー法を用いても、同様の効果を得ることができる。
【００６８】
又、本実施例では、ノンドープＩｎＰ層上のｐ型ＩｎＰ層の再成長界面について述べたが、本発明は、ＳｂによるＺｎの取り込みを増大させる効果を利用しているため、Ｉｎ、Ｇａ、Ａｌ、Ａｓ、Ｐ等からなるIII−Ｖ族化合物半導体の各種組み合わせに適用できることは言うまでも無い。例えば、ノンドープＧａＡｓ層上へのｐ型ＧａＡｓ層の再成長や、ノンドープＩｎＰ層上へのｐ型ＩｎＧａＡｓＰ層の再成長、ノンドープＩｎＧａＡｓＰ層上へのｐ型ＩｎＰ層の再成長界面においても、同様の効果を得ることができる。
【００６９】
又、Ｓｂ量の上限についても、図７の関係は材料に依らないため、上記の各種材料で適用することができることは明らかである。但し、再成長するIII−Ｖ族化合物半導体は、再成長に必要な膜厚に応じて、再成長されるIII−Ｖ族化合物半導体に格子定数を合わせる必要があることは明らかである。例えば、膜厚１０００ｎｍのIII−Ｖ族化合物半導体を再成長する場合、図７より、格子歪量を約０．３％以内とする必要がある。
【００７０】
（実施例３）
本発明の第３の実施例となる光半導体素子の製造方法について、具体的には、埋め込み構造ファブリペローレーザ素子を作製する場合について、図１０を用いて説明する。
【００７１】
まず、ｎ型ＩｎＰ基板２１上にｎ型ＩｎＰクラッド層２２、ｎ型ＩｎＧａＡｓＰ光閉じ込め層２３ａ（波長１．２０μｍ）、アンドープＩｎＧａＡｓＰ（波長１．５７μｍ）／ＩｎＧａＡｓＰ（波長１．２５μｍ）８周期多重量子井戸構造からなるＭＱＷ層２４、ｐ型ＩｎＧａＡｓＰ光閉じ込め層２３ｂ（波長１．２０μｍ、ｐ＝１×１０17ｃｍ-3）、ｐ型ＩｎＰクラッド層２５（ｐ＝５×１０17ｃｍ-3）を順次ＭＯＶＰＥ法にて作製する。
【００７２】
これを結晶装置より取り出し、絶縁膜の形成、フォトリソグラフィを用いたパターニング、ドライエッチングによる半導体加工の工程により、１．５μｍ幅のメサ構造を作製する。これを再び結晶装置内に導入し、例えば、実施例１の図２（ａ）に示したガスシーケンスを用いて、ホスフィン雰囲気で６２０℃まで昇温し、ＤＥＺｎとＴＤＭＡＳｂを１０秒間先行投入し、ｐ型ＩｎＰ層２６ａ、ｐ型ＩｎＰ電流ブロック層２６ｂを再成長し、その後、ｎ型ＩｎＰ電流ブロック層２７を再成長することで、メサ構造の埋め込み成長を行う。
【００７３】
この再成長工程では、広義には、III−Ｖ族化合物半導体結晶である、ｎ型ＩｎＰ基板２１及びメサ構造の部分（ｎ型ＩｎＰクラッド層２２〜ｐ型ＩｎＰクラッド層２５）が第１のIII−Ｖ族化合物半導体結晶に該当し、狭義には、ｐ型又はノンドープのIII−Ｖ族化合物半導体結晶である、ＭＱＷ層２４、ｐ型ＩｎＧａＡｓＰ光閉じ込め層２３ｂ、ｐ型ＩｎＰクラッド層２５が第１のIII−Ｖ族化合物半導体結晶に該当する。又、ｐ型ＩｎＰ層２６ａが第２のIII−Ｖ族化合物半導体結晶に該当し、ｐ型ＩｎＰ電流ブロック層２６ｂが第３のIII−Ｖ族化合物半導体結晶に該当する。なお、図１０中に、第２の再成長界面Ｂ２を太い点線で示している。
【００７４】
これを大気中に取り出し、メサ頂上の絶縁膜を除去する。これを三たび結晶装置内に導入し、例えば、実施例１の図２（ａ）に示したガスシーケンスを用いて、ホスフィン雰囲気で６２０℃まで昇温し、ＤＥＺｎとＴＤＭＡＳｂを１０秒間先行投入し、ｐ型ＩｎＰ層２８ａ、ｐ型ＩｎＰクラッド層２８ｂを再成長し、その後、ｐ型ＩｎＧａＡｓＰコンタクト層２９の再成長を行う。
【００７５】
この再成長工程では、広義には、III−Ｖ族化合物半導体結晶である、ｐ型ＩｎＰクラッド層２５、ｎ型ＩｎＰ電流ブロック層２７が第１のIII−Ｖ族化合物半導体結晶に該当し、狭義には、ｐ型のIII−Ｖ族化合物半導体結晶である、ｐ型ＩｎＰクラッド層２５が第１のIII−Ｖ族化合物半導体結晶に該当する。又、ｐ型ＩｎＰ層２８ａが第２のIII−Ｖ族化合物半導体結晶に該当し、ｐ型ＩｎＰクラッド層２８ｂが第３のIII−Ｖ族化合物半導体結晶に該当する。なお、図１０中に、第１の再成長界面Ｂ１を太い一点鎖線で示している。
【００７６】
本発明の効果を明らかにするために、従来技術である再成長界面にＳｂを有さない構造のレーザを作製し、レーザ特性の比較を行う。ｐ電極及びｎ電極を共に形成後、共振器長４００μｍに劈開し、劈開面を反射ミラーとすることで、埋め込み型ファブリペローレーザを作製した。
【００７７】
比較の結果、本発明により、リーク電流を抑制することが可能となり、スロープ効率と光出力を大きくすることができ、更に、しきい値電流を低減することが可能であることがわかった。
【００７８】
なお、本実施例では、ＩｎＰ基板を用いたレーザについて説明したが、本発明は再成長界面構造によるものであり、ＩｎＰ系の材料に限定されるものではないことは明らかである。例えば、ＧａＡｓ基板を用いたレーザでも可能である。
【００７９】
（実施例４）
本発明の第４の実施例となる光半導体素子の製造方法について、具体的には、埋め込み型ＤＦＢレーザ素子を作製する場合について、図１１を用いて説明する。
【００８０】
まず、ｎ型ＩｎＰ基板３１上にｎ型ＩｎＰクラッド層３２、ｎ型ＩｎＧａＡｓＰ光閉じ込め層３３ａ（波長１．２０μｍ）、アンドープＩｎＧａＡｓＰ（波長１．５７μｍ）／ＩｎＧａＡｓＰ（波長１．２５μｍ）８周期多重量子井戸構造からなるＭＱＷ層３４、ｐ型ＩｎＧａＡｓＰ光閉じ込め層３３ｂ（波長１．２０μｍ、ｐ＝１×１０17ｃｍ-3）、ｐ型ＩｎＰキャップ層（ｐ＝５×１０17ｃｍ-3）を順次ＭＯＶＰＥ法にて作製する。これを結晶装置より取り出し、ｐ型ＩｎＰキャップ層を選択ウェットエッチングにより除去し、ｐ型ＩｎＧａＡｓＰ光閉じ込め層３３ｂに、電子ビーム露光によるパターニングにより回折格子を加工する。
【００８１】
その後、これを結晶成長装置内に導入し、例えば、実施例１の図２（ａ）に示したガスシーケンスを用いて、ホスフィン雰囲気で６２０℃まで昇温し、ＤＥＺｎとＴＤＭＡＳｂを１０秒間先行投入し、ｐ型ＩｎＰ層３５ａ、ｐ型ＩｎＰクラッド層３５ｂ（ｐ＝５×１０17ｃｍ-3）を３００ｎｍ成長する。
【００８２】
この再成長工程では、ｐ型のIII−Ｖ族化合物半導体結晶である、ｐ型ＩｎＧａＡｓＰ光閉じ込め層３３ｂが第１のIII−Ｖ族化合物半導体結晶に該当する。又、ｐ型ＩｎＰ層３５ａが第２のIII−Ｖ族化合物半導体結晶に該当し、ｐ型ＩｎＰクラッド層３５ｂが第３のIII−Ｖ族化合物半導体結晶に該当する。なお、図１１中に、第３の再成長界面Ｂ３を太い二点鎖線で示している。
【００８３】
これを再度取り出し、絶縁膜の形成、フォトリソグラフィを用いたパターニング、ドライエッチングによる半導体加工の工程により、１．５μｍ幅のメサ構造を作製する。これを三たび結晶装置内に導入し、例えば、実施例１の図２（ａ）に示したガスシーケンスを用いて、ホスフィン雰囲気で昇温し、ＤＥＺｎとＴＤＭＡＳｂを１０秒間先行投入し、ｐ型ＩｎＰ層３６ａ、ｐ型ＩｎＰ電流ブロック層３６ｂを再成長し、その後、ｎ型ＩｎＰ電流ブロック層３７を再成長することで、メサ構造の埋め込み成長を行う。
【００８４】
この再成長工程では、広義には、III−Ｖ族化合物半導体結晶である、ｎ型ＩｎＰ基板３１及びメサ構造の部分（ｎ型ＩｎＰクラッド層３２〜ｐ型ＩｎＰクラッド層３５ｂ）が第１のIII−Ｖ族化合物半導体結晶に該当し、狭義には、ｐ型又はノンドープのIII−Ｖ族化合物半導体結晶である、ＭＱＷ層３４、ｐ型ＩｎＧａＡｓＰ光閉じ込め層３３ｂ、ｐ型ＩｎＰ層３５ａ、ｐ型ＩｎＰクラッド層３５ｂが第１のIII−Ｖ族化合物半導体結晶に該当する。又、ｐ型ＩｎＰ層３６ａが第２のIII−Ｖ族化合物半導体結晶に該当し、ｐ型ＩｎＰ電流ブロック層３６ｂが第３のIII−Ｖ族化合物半導体結晶に該当する。ｐ型ＩｎＰクラッド層３５ｂは、上述した再成長工程では第３のIII−Ｖ族化合物半導体結晶に該当するが、この再成長工程、そして、次の再成長工程では、第１のIII−Ｖ族化合物半導体結晶に該当することになる。なお、図１１中に、第２の再成長界面Ｂ２を太い点線で示している。
【００８５】
これを大気中に取り出し、メサ頂上の絶縁膜を除去する。これを四たび結晶装置内に導入し、例えば、実施例１の図２（ａ）に示したガスシーケンスを用いて、ホスフィン雰囲気で昇温し、ＤＥＺｎとＴＤＭＡＳｂを１０秒間先行投入し、ｐ型ＩｎＰ層３８ａ、ｐ型ＩｎＰクラッド層３８ｂを再成長し、その後、ｐ型ＩｎＧａＡｓＰコンタクト層３９の再成長を行う。
【００８６】
この再成長工程では、広義には、III−Ｖ族化合物半導体結晶である、ｐ型ＩｎＰクラッド層３５ｂ、ｎ型ＩｎＰ電流ブロック層３７が第１のIII−Ｖ族化合物半導体結晶に該当し、狭義には、ｐ型のIII−Ｖ族化合物半導体結晶である、ｐ型ＩｎＰクラッド層３５ｂが第１のIII−Ｖ族化合物半導体結晶に該当する。又、ｐ型ＩｎＰ層３８ａが第２のIII−Ｖ族化合物半導体結晶に該当し、ｐ型ＩｎＰクラッド層３８ｂが第３のIII−Ｖ族化合物半導体結晶に該当する。なお、図１１中に、第１の再成長界面Ｂ１を太い一点鎖線で示している。
【００８７】
本発明の効果を明らかにするために、従来技術である再成長界面にＳｂを有さない構造のレーザを作製し、レーザ特性の比較を行う。ｐ電極及びｎ電極を共に形成後、共振器長２５０μｍに劈開し、埋め込み型ＤＦＢレーザ構造を作製した。片方の端面に高反射膜コーティング（反射率９０％以上）を施し、もう片方には無反射膜コーティング（反射率１％以下）を施した。
【００８８】
本発明のレーザを、再成長界面にＳｂを有さない従来の再成長方法により作製されたものと比較すると、本発明によるレーザは、リーク電流が抑制されることによりスロープ効率と光出力が大きく、しきい値電流が小さかった。又、活性層直上における図１１中の第１再成長界面Ｂ１と第３再成長界面Ｂ３の２層分の高抵抗化が抑制されるため、シリーズ抵抗を低減することが可能となり、高温でのエージング試験において、従来のレーザでは急速に劣化するのに対し、本発明によるレーザはしきい値電流の増加等の劣化はなかった。
【００８９】
なお、本実施例では、ＩｎＰ系レーザについて説明したが、本発明は再成長界面構造によるものであり、ＩｎＰ系の材料に限定されるものではないことは明らかである。
【００９０】
又、本実施例では、ＤＦＢレーザについて説明したが、本実施例と同様な再成長工程を含む光半導体素子であれば、本発明の効果が得られることは明らかである。具体的には、半導体光アンプ、半導体レーザ部と回折格子が形成されたブラッグ導波路を集積したＤＢＲレーザ、ＤＦＢレーザ若しくはＤＢＲレーザと電界吸収型変調器を集積した光半導体素子、ＤＦＢレーザ若しくはＤＢＲレーザとマッハツェンダー型光変調器を集積した半導体素子でも良い。
【産業上の利用可能性】
【００９１】
本発明は、III−Ｖ族化合物半導体結晶を用いた半導体レーザ等の光半導体素子に好適なものである。
【符号の説明】
【００９２】
１３ａ  ｐ−ＩｎＰ層（第１のIII−Ｖ族化合物半導体結晶）
１３ｂ  ＩｎＰ層（第１のIII−Ｖ族化合物半導体結晶）
１４ａ  ｐ−ＩｎＰ層（第２のIII−Ｖ族化合物半導体結晶）
１４ｂ  ｐ−ＩｎＰ層（第３のIII−Ｖ族化合物半導体結晶）
Ｂ  再成長界面
【図１】
0005620308.tif 000002
【図２】
0005620308.tif 000003
【図３】
0005620308.tif 000004
【図４】
0005620308.tif 000005
【図５】
0005620308.tif 000006
【図６】
0005620308.tif 000007
【図７】
0005620308.tif 000008
【図８】
0005620308.tif 000009
【図９】
0005620308.tif 000010
【図１０】
0005620308.tif 000011
【図１１】
0005620308.tif 000012
【図１２】
0005620308.tif 000013