(57)【特許請求の範囲】
【請求項１】
キャリア濃度が最大となるキャリア濃度ピーク位置が表面から１μｍ以上離れた位置にあるコレクタ層を有する半導体基板と、
前記コレクタ層の表面に接するように形成されたコレクタ電極と、を備え、
前記コレクタ層は、前記キャリア濃度ピーク位置と前記コレクタ電極との間に、前記キャリア濃度ピーク位置におけるキャリア濃度よりはキャリア濃度が低い第２のキャリア濃度ピーク位置を有することを特徴とする半導体装置。
【請求項２】
前記キャリア濃度ピーク位置のキャリア濃度は１×１０１８[atoms/cm3]以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２のキャリア濃度ピーク位置は、前記コレクタ層のうち前記コレクタ電極に接する位置にあることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体基板はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、又はダイヤモンドであることを特徴とする請求項４に記載の半導体装置。
【請求項６】
半導体基板の表面に表面構造を形成する工程と、
前記半導体基板の裏面にイオン注入を行う工程と、
前記イオン注入で注入されたドーパントをアニールにより活性化してコレクタ層を形成する工程と、
前記コレクタ層を形成する工程の後に、前記コレクタ層のうち前記アニールの際に外部に露出していた部分をエッチングする工程と、
前記エッチングする工程の後に、前記コレクタ層に接するようにコレクタ電極を形成する工程と、を備え、
前記コレクタ層を形成する工程では、前記コレクタ層のキャリア濃度が最大となるキャリア濃度ピーク位置は、前記半導体基板の裏面から１μｍ以上離れた位置にあり、
前記エッチングは前記キャリア濃度ピーク位置で停止することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コレクタ層が形成された半導体基板を備える半導体装置と半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、コレクタ電極と接するコレクタ層を備えた半導体装置が開示されている。このコレクタ層のキャリア濃度ピーク位置はコレクタ電極に最も近い位置に配置され、コレクタ層とコレクタ電極をオーミック接触させている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３１１４８１号公報
【特許文献２】特開２００５−３５４０３１号公報
【特許文献３】特開２００２−２９９３４６号公報
【特許文献４】特開２００２−２９９６２３号公報
【特許文献５】特開２０１０−２０６１１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置のスイッチングロスを低減するためにコレクタ層のキャリア濃度ピーク位置におけるキャリア濃度を下げることがある。そうすると、キャリア濃度ピーク位置のキャリア濃度は、製造環境雰囲気による汚染の影響を受けやすくなる。キャリア濃度ピーク位置のキャリア濃度が製造環境雰囲気による汚染の影響を受けると、半導体装置の所望の特性が得られなかったり、特性がばらついたりすることがあった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、コレクタ層のキャリア濃度ピーク位置におけるキャリア濃度を下げつつ、当該キャリア濃度が製造環境雰囲気による汚染の影響を受けづらい半導体装置と半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本願の発明に係る半導体装置は、キャリア濃度が最大となるキャリア濃度ピーク位置が表面から１μｍ以上離れた位置にあるコレクタ層を有する半導体基板と、該コレクタ層の表面に接するように形成されたコレクタ電極と、を備え、該コレクタ層は、該キャリア濃度ピーク位置と該コレクタ電極との間に、該キャリア濃度ピーク位置におけるキャリア濃度よりはキャリア濃度が低い第２のキャリア濃度ピーク位置を有することを特徴とする半導体装置。
【０００７】
本願の発明に係る半導体装置の製造方法は、半導体基板の表面に表面構造を形成する工程と、該半導体基板の裏面にイオン注入を行う工程と、該イオン注入で注入されたドーパントをアニールにより活性化してコレクタ層を形成する工程と、該コレクタ層を形成する工程の後に、該コレクタ層のうち該アニールの際に外部に露出していた部分をエッチングする工程と、該エッチングする工程の後に、該コレクタ層に接するようにコレクタ電極を形成する工程と、を備え、該コレクタ層を形成する工程では、該コレクタ層のキャリア濃度が最大となるキャリア濃度ピーク位置は、該半導体基板の裏面から１μｍ以上離れた位置にあり、該エッチングは該キャリア濃度ピーク位置で停止することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、コレクタ層のキャリア濃度ピーク位置を外部から十分離間させるので、キャリア濃度ピーク位置におけるキャリア濃度を下げつつ、製造環境雰囲気による汚染の影響を抑制できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る半導体装置の断面図である。
【図２】図１のＩＩ−ＩＩ´破線におけるキャリア濃度を示す図である。
【図３】本発明の実施の形態１に係る半導体装置のキャリア濃度の変形例を示す図である。
【図４】本発明の実施の形態２に係る半導体装置の断面図である。
【図５】図４のＶ−Ｖ´破線におけるキャリア濃度を示す図である。
【図６】本発明の実施の形態３に係る半導体装置の製造方法を示すフローチャートである。
【図７】半導体基板の表面に表面構造を形成したことを示す断面図である。
【図８】半導体基板の裏面をエッチングしたことを示す断面図である。
【図９】半導体基板の裏面にｎ型バッファ層を形成したことを示す断面図である。
【図１０】半導体基板の裏面にｐ型コレクタ層を形成したことを示す断面図である。
【図１１】図１０のＸＩ−ＸＩ´破線におけるキャリア濃度を示す図である。
【図１２】ｐ型コレクタ層の一部をエッチングしたことを示す断面図である。
【図１３】図１２のＸＩＩＩ−ＸＩＩＩ´破線におけるキャリア濃度を示す図である。
【図１４】コレクタ電極が形成されたことを示す断面図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１は本発明の実施の形態１に係る半導体装置の断面図である。本発明の実施の形態１に係る半導体装置は、ＬＰＴ(Light Punch Through)構造のＩＧＢＴ（Insulated Gate Bipolar Transistor）で形成されている。この半導体装置は、珪素によって形成された半導体基板１０を備えている。半導体基板１０の表面には表面構造１２が形成されている。半導体基板１０の裏面にはコレクタ電極１４が形成されている。
【００１１】
まず半導体基板１０について説明する。半導体基板１０はｎ-ドリフト層２０を備えている。ｎ-ドリフト層２０の表面側には、ｐ型ベース層２２とｐ型ベース層２２に覆われるように形成されたｎ型エミッタ層２４が形成されている。一方、ｎ-ドリフト層２０の裏面側には、ｎ型バッファ層２６が形成されている。さらにｎ型バッファ層２６に接するようにｐ型コレクタ層２８が形成されている。ｐ型コレクタ層２８は、半導体基板１０のうちコレクタ電極１４に接する領域に形成されている。言い換えれば、ｐ型コレクタ層２８の表面に接するようにコレクタ電極１４が形成されている。なお、ｎ-ドリフト層２０及びｎ型バッファ層２６のドーパントはＰであり、ｐ型コレクタ層２８のドーパントはＢである。
【００１２】
次に、表面構造１２について説明する。表面構造１２は、絶縁膜４０とゲート電極４２を備えている。絶縁膜４０はゲート電極４２を半導体基板１０から絶縁するように形成されている。そして、絶縁膜４０を覆うようにエミッタ電極４４が形成されている。
【００１３】
図２は図１のＩＩ−ＩＩ´破線におけるキャリア濃度を示す図である。ｎ-ドリフト層２０のキャリア濃度は層全体で均一であり、その値は１．０×１０１４[atoms/cm３]である。ｎ型バッファ層２６は、概ね層の中間位置にキャリア濃度のピーク位置（以後キャリア濃度のピーク位置を、キャリア濃度ピーク位置という）を有している。ｎ型バッファ層２６のキャリア濃度ピーク位置のキャリア濃度は、５．０×１０１６[atoms/cm３]程度である。
【００１４】
ｐ型コレクタ層２８は、１．４μｍ程度の層厚を有している。ｐ型コレクタ層２８のキャリア濃度が最大となるキャリア濃度ピーク位置は、コレクタ電極１４から１μｍ以上離れた位置にある。すなわち、ｐ型コレクタ層２８のキャリア濃度が最大となるキャリア濃度ピーク位置は、その表面から1μｍ以上離れた位置にある。そして、ｐ型コレクタ層２８のキャリア濃度ピーク位置のキャリア濃度は、２．０×１０１７[atoms/cm３]程度である。
【００１５】
このようにｐ型コレクタ層２８のキャリア濃度ピーク位置におけるキャリア濃度を下げると、キャリア濃度ピーク位置のキャリア濃度は製造環境雰囲気による汚染の影響を受けやすくなる。例えば、製造環境雰囲気による汚染の影響で、１．０×１０１２[atoms/cm２]程度のボロンが半導体基板の０．１um程度の深さまで拡散した場合、半導体基板中のボロン汚染ピーク濃度は１．０×１０１７[atoms/cm３]に達する。なお、この拡散は主としてアニール工程で促進される。そして、この汚染の影響がキャリア濃度ピーク位置にまで及ぶ場合、キャリア濃度ピーク位置における所望のキャリア濃度が得られなくなる。
【００１６】
ところが本発明の実施の形態１に係る半導体装置によれば、キャリア濃度ピーク位置におけるキャリア濃度が、製造環境雰囲気による汚染の影響を受けることを抑制できる。すなわち、ｐ型コレクタ層２８のキャリア濃度ピーク位置はコレクタ電極１４から１μｍ以上離れた位置にある。よって、コレクタ電極１４形成前であってｐ型コレクタ層２８が外部に露出しているときに製造環境雰囲気による汚染があっても、その影響がｐ型コレクタ層２８のキャリア濃度ピーク位置にまで及びづらい。
【００１７】
よって、ｐ型コレクタ層２８のキャリア濃度ピーク位置におけるキャリア濃度を下げてスイッチングロスを低減しつつ、当該キャリア濃度が製造環境雰囲気による汚染の影響を受けることを回避できる。また、ｐ型コレクタ層２８のキャリア濃度ピーク位置のキャリア濃度を高精度で制御できるので、Ｖｃｅ(ｓａｔ)-Ｅｏｆｆトレードオフカーブの制御幅を広げることができる。これらの効果により半導体装置の製造歩留まりを向上することができる。
【００１８】
なお、ｐ型コレクタ層２８のキャリア濃度ピーク位置におけるキャリア濃度を低減することは、特に半導体装置の高速動作に有利である。キャリア濃度ピーク位置のキャリア濃度は１×１０１８[atoms/cm３]以下であれば、半導体装置の高速動作が可能である。
【００１９】
図３は、本発明の実施の形態１に係る半導体装置のキャリア濃度の変形例を示す図である。この変形例は、ｐ型コレクタ層のコレクタ電極に最も近い位置に第２のキャリア濃度ピーク位置が形成されたことを特徴とする。ここで、第２のキャリア濃度ピーク位置のキャリア濃度は、キャリア濃度ピーク位置のキャリア濃度よりは低い。この変形例の構成によれば、ｐ型コレクタ層の中で２番目にキャリア濃度が高い部分がコレクタ電極と接するので、ｐ型コレクタ層とコレクタ電極とのコンタクト抵抗を低減できる。また、ｐ型コレクタ層の中で最も高いキャリア濃度を有する部分（キャリア濃度ピーク位置）は、コレクタ電極から１μｍ以上離れた位置にあるのでこの部分の製造環境雰囲気による汚染を低減できる。
【００２０】
この変形例では、ｐ型コレクタ層の第２のキャリア濃度ピーク位置がコレクタ電極に接するようにしたが、本発明はこれに限定されない。すなわち、ｐ型コレクタ層が、キャリア濃度ピーク位置とコレクタ電極との間に、第２のキャリア濃度ピーク位置を有していれば、コンタクト抵抗を低減できる。
【００２１】
本発明の実施の形態１に係る半導体装置における各層の導電型は逆転させてもよい。また、ｐ型コレクタ層に接するようにコレクタ電極が形成される半導体装置であれば本発明の効果を得ることができるので、半導体装置の種類や構造は特に限定されない。
【００２２】
本発明の実施の形態１では、半導体基板１０は珪素によって形成されたが、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドがある。
【００２３】
実施の形態２．
図４は本発明の実施の形態２に係る半導体装置の断面図である。本発明の実施の形態２に係る半導体装置は、本発明の実施の形態１に係る半導体装置と、ｎ型バッファ層を有しない点において相違する。図５は図４のＶ−Ｖ´破線におけるキャリア濃度を示す図である。ｎ型バッファ層を有しない構成においても、ｐ型コレクタ層２８のキャリア濃度ピーク位置をコレクタ電極１４から１μｍ以上離れた位置にすることで、上述の本発明の効果を得ることができる。
【００２４】
実施の形態３．
図６は本発明の実施の形態３に係る半導体装置の製造方法を示すフローチャートである。本発明の実施の形態３に係る半導体装置の製造方法は図６に沿って説明する。まず、半導体基板の表面に表面構造を形成する（ステップ６０）。図７はステップ６０により半導体基板８０の表面に表面構造１２を形成したことを示す断面図である。表面構造１２の詳細は上述したとおりである。
【００２５】
次いで、半導体基板の裏面をエッチングする（ステップ６２）。図８は半導体基板８０の裏面をエッチングしたことを示す断面図である。このエッチングによりｎ-ドリフト層８２が所望の厚さまで薄くされる。なおエッチングではなく研削によりｎ-ドリフト層８２を薄くしてもよい。
【００２６】
次いで、半導体基板８０の裏面にｎ型バッファ層を形成する（ステップ６４）。図９は半導体基板８０の裏面にｎ型バッファ層８４を形成したことを示す断面図である。ｎ型バッファ層８４は、Ｐなどのｎ型ドーパントをイオン注入し、その後レーザアニールでドーパントを活性化して形成される。
【００２７】
次いで、ｐ型コレクタ層を形成する（ステップ６６）。図１０は半導体基板の裏面にｐ型コレクタ層８６を形成したことを示す断面図である。ｐ型コレクタ層８６はＢなどのｐ型ドーパントを半導体基板８０の裏面にイオン注入し、その後レーザアニールでドーパントを活性化して形成される。図１１は図１０のＸＩ−ＸＩ´破線におけるキャリア濃度を示す図である。ｐ型コレクタ層８６のキャリア濃度ピーク位置は外部（ＸＩ´の位置）から１．０μｍ以上離れている。なお、図１１のキャリア濃度分布は図２に示すものと同様である。
【００２８】
次いで、ｐ型コレクタ層８６の一部をエッチングする（ステップ６８）。図１２はｐ型コレクタ層８６の一部をエッチングしたことを示す断面図である。図１３は図１２のＸＩＩＩ−ＸＩＩＩ´破線におけるキャリア濃度を示す図である。ステップ６８では、ｐ型コレクタ層８６の一部をエッチングして、ｐ型コレクタ層８６のキャリア濃度ピーク位置を外部に露出させる。
【００２９】
次いで、コレクタ電極を形成する（ステップ７０）。図１４はコレクタ電極８８が形成されたことを示す断面図である。コレクタ電極８８はｐ型コレクタ層８６に接するようにスパッタリング法などで形成される。本発明の実施の形態３に係る半導体装置の製造方法は上述の工程を備える。
【００３０】
本発明の実施の形態３に係る半導体装置の製造方法では、ｐ型コレクタ層８６形成のためのアニール（ステップ６６）を実施する際には、ｐ型コレクタ層８６のキャリア濃度ピーク位置は、半導体基板８０の裏面から１μｍ以上離れた位置にある。よって、キャリア濃度ピーク位置のキャリア濃度を、製造環境雰囲気による汚染から保護できる。また、ｐ型コレクタ層８６の一部をエッチングする工程（ステップ６８）では、ｐ型コレクタ層８６のキャリア濃度ピーク位置が外部に露出した時点でエッチングを停止する。よって、キャリア濃度ピーク位置とコレクタ電極を直接接触させて、コンタクト抵抗を低減できる。また、このエッチングによりエッチング前のｐ型コレクタ層８６のキャリア濃度が低い部分は除去されるので、半導体装置の通電時の抵抗を低減できる。
【００３１】
本発明の実施の形態３に係る半導体装置の製造方法は、アニール処理を行うコレクタ層を形成する工程（ステップ６６）の後に、コレクタ層のうち当該アニール処理の際に外部に露出していた部分をエッチングする工程（ステップ６８）を有することが特徴である。この特徴を有する限りにおいて、キャリア濃度ピーク位置のキャリア濃度を低減してスイッチングロスを低減しつつ、コレクタ層のキャリア濃度ピーク位置におけるキャリア濃度が製造環境雰囲気による汚染の影響を受けることを回避でき、かつ半導体装置の抵抗を低減できる。よって、例えばアニール処理はレーザアニールでなくステージの加熱によるアニールでもよい。また、少なくとも実施の形態１と同程度の変形は可能である。
【符号の説明】
【００３２】
１０  半導体基板、  １２  表面構造、  １４  コレクタ電極、  ２６  ｎ型バッファ層、  ２８  ｐ型コレクタ層
【図１】
0005621621.tif 000002
【図２】
0005621621.tif 000003
【図３】
0005621621.tif 000004
【図４】
0005621621.tif 000005
【図５】
0005621621.tif 000006
【図６】
0005621621.tif 000007
【図７】
0005621621.tif 000008
【図８】
0005621621.tif 000009
【図９】
0005621621.tif 000010
【図１０】
0005621621.tif 000011
【図１１】
0005621621.tif 000012
【図１２】
0005621621.tif 000013
【図１３】
0005621621.tif 000014
【図１４】
0005621621.tif 000015