(57)【特許請求の範囲】
【請求項１】
絶縁膜に設けられた貫通孔から導電層が露出するかたちで前記絶縁膜に覆われた基板を、六フッ化タングステンガスとモノシランガスとに曝すことにより、前記貫通孔を通して露出される前記導電層上にタングステンからなる薄膜を選択的に成膜する成膜処理を実行する工程と、
該成膜処理に先立って、前記貫通孔の底部としての前記導電層の表面に前処理を施す工程とを備える半導体装置の製造方法であって、
前記導電層が窒化チタン、窒化タンタル、窒化バナジウム、及び窒化タングステンからなる群から選択されたいずれか１つの金属窒化物であり、前記前処理を施す工程が、水素ガスと窒素ガスとからなるエッチングガスを用いたプラズマに前記基板を曝して前記導電層の表面に成長した酸化物層をエッチングする工程を含み、
前記水素ガスの流量と前記窒素ガスの流量との比が、０．５〜２の範囲内で設定されることを特徴とする半導体装置の製造方法。
【請求項２】
前記前処理を施す工程は、前記基板の温度を１５０℃以上、且つ４００℃以下に維持する工程を含む
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記前処理を施す工程は、前記基板が収容される前処理チャンバの温度を７０℃以上、且つ１２０℃以下に維持する工程を含む
請求項１又は２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。本発明は、特に、半導体装置上の所望の領域にのみ選択的にタングステンを成膜する技術である、選択化学気相成長法（選択ＣＶＤ法）を用いて半導体装置を製造する方法に関する。
【背景技術】
【０００２】
半導体装置は、シリコン等の半導体材料からなる基板を具備する。半導体装置において、能動素子や受動素子などの複数の構成要素が絶縁膜に挟まれるように基板上に積層されている。そしてこれらの構成要素を電気的に互いに接続するために、上記構成要素をむすぶように多数の貫通孔が前記絶縁膜に形成されている。具体的には、基板に設けられたトランジスタやメモリーセルといった能動素子と同基板に積層された多層配線との間には、能動素子及び多層配線を電気的に接続するためのコンタクトホールが形成されている。また、多層配線構造における配線間の絶縁層には、配線を互いに電気的に接続するためのビアホールが形成されている。このビアホール内には、コストでの製造が要求されるＤＲＡＭにおいてはアルミニウム（Ａｌ）が埋め込まれることが多い。また、ロジック動作等の高速性能が要求されるデバイスにおいては銅（Ｃｕ）が、ビアホール内に埋め込まれることが多い。この埋め込まれた金属材料が上記能動素子と配線との間、あるいは多層配線構造における配線間の電気的な接続を図る配線として機能している。一般的には、タングステンは、熱に対する高い安定性を有するため、埋め込み配線材料として用いられている。【０００３】
こうした配線の形成方法としては、従来からブランケットＣＶＤ法が広く用いられている。このブランケットＣＶＤ法は、上記コンタクトホール若しくはビアホールが形成された絶縁層の全表面上に配線材料を成長させるためのグルー層として窒化チタン（ＴｉＮ）膜を成膜する工程と、このグルー層の全表面上に配線材料、例えばタングステンからなる薄膜を形成する工程と、不要な部位の配線材料を除去する工程とを含む。このようにブランケットＣＶＤ法では、絶縁層の全表面上にタングステンの薄膜が形成されるため、上記コンタクトホール及びビアホールの開口部周縁にタングステン膜が成長する。それにより、上記各ホールの開口面積が狭められる、いわゆるオーバーハングが生じることとなる。オーバーハングの発生によりこれらホールの内部に進入可能なタングステンの量が制限されるため、ホールの埋め込みが不十分となる場合がある。ホールの埋め込み不良は、ホールの直径が小さくなるほど、特に４０ｎｍ以下であるときに顕著になる。加えて、上記ブランケットＣＶＤ法では、成膜後の配線材料の除去工程が必須であり、その分だけ半導体装置の製造工数が増加する。加えて、この除去された材料の分だけ同半導体装置の製造に係る費用も嵩むことともなる。【０００４】
そこで近年では、選択ＣＶＤ法が実施されるようになっている（例えば特許文献１）。選択ＣＶＤ法は、上記コンタクトホールあるいはビアホールのように、配線材料からなる薄膜の形成が必要な部位にのみ薄膜を形成する技術である。その部位とは、他の部位よりも導電性の高い部位である。この選択ＣＶＤ法によれば、半導体装置の製造に係る工数の削減と同製造に係る費用の低減との両立が可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−２２９０５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
こうした選択ＣＶＤ法による成膜処理の対象となる基板は、ホールを形成するための装置へ搬送される。そして、上記コンタクトホール又はビアホールが形成された基板は、ホールを形成するための装置から上記成膜処理を実行する装置へ搬送される。こうした搬送中においては真空中にある基板が一旦大気中へと搬出されるために、同基板の表面が大気中の各種酸化源に曝されることとなる。そのため、ホール底面である導体表面が大気中に露出する。その導体表面が大気中の酸化源により酸化され、絶縁性を有した酸化物がホール底面に成長することとなる。この結果、その導体表面の導電性が損なわれることになる。そのうえ上述のように、選択ＣＶＤ法とは、そもそも成膜処理の対象となる基板において他の部位よりも導電性が高い部位に選択的に薄膜を形成する技術である。そのため、このようにして導電性を損なったホール底面に対してこうした特性を有する選択ＣＶＤ法を用いて選択的な成膜が試みられたところで、そのホール底面に対しては十分な選択成長が実現され難い。【０００７】
なお、導体表面に形成された酸化物そのものを除去する方法としては、フッ酸（ＨＦ）等の薬液中に導体表面を浸漬させる方法が知られている。しかしながら導体表面を単にフッ酸中に浸漬させるこの種の方法では、導体表面に形成された酸化物が除去されると同時に基板あるいは同基板上に成膜された他の導体膜が薬液中の水分との反応により腐食される虞がある。【０００８】
本発明の目的は、選択ＣＶＤ法によるタングステンの薄膜形成に際し、良好な選択性で所望の領域のみに薄膜を形成することの可能な半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様において、半導体装置の製造方法が提供される。その製造方法は、絶縁膜に設けられた貫通孔から導電層が露出するかたちで前記絶縁膜に覆われた基板を、六フッ化タングステンガスとモノシランガスとに曝すことにより、前記貫通孔を通して露出される前記導電層上にタングステンからなる薄膜を選択的に成膜する成膜処理を実行する工程と、該成膜処理に先立って、前記貫通孔の底部としての前記導電層の表面に前処理を施す工程とを備える。前記導電層が窒化チタン、窒化タンタル、窒化バナジウム、及び窒化タングステンからなる群から選択されたいずれか１つの金属窒化物である。前記前処理を施す工程が、水素ガスと窒素ガスとからなるエッチングガスを用いたプラズマに前記基板を曝して前記導電層の表面に成長した酸化物層をエッチングする工程を含み、前記水素ガスの流量と前記窒素ガスの流量との比が、０．５〜２の範囲内で設定される。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施の形態に係る半導体装置の製造装置を示す上面図。
【図２】図１の製造装置に設けられる成膜チャンバを示す部分断面図。
【図３】（ａ）〜（ｆ）は、同製造装置を用いて製造される半導体装置の製造工程の一部を示す模式図。
【発明を実施するための形態】
【００１３】
［第１の実施の形態］
以下、本発明の一実施の形態に係る半導体装置の製造方法及び半導体装置の製造装置について、図１〜図３を参照して説明する。
【００１４】
まず、本実施の形態の半導体装置の製造方法及び製造装置の概要について図１を参照して説明する。
図１は、半導体装置における基板上の所定の領域にのみ配線材料であるタングステンの薄膜を形成する製造装置全体を示す。この図１に示されるように、半導体装置の製造装置は、真空搬送チャンバとしてのトランスファチャンバ１５、一対の搬入・搬出口１１ａ，１１ｂ、前処理部としての一対の前処理チャンバ１２ａ，１２ｂ、成膜部としての一対の成膜チャンバ１３ａ，１３ｂ、及び熱処理チャンバ１４を備える。トランスファチャンバ１５は、製造装置の中央に配置されている。一対の搬入・搬出口１１ａ，１１ｂ、一対の前処理チャンバ１２ａ，１２ｂ、一対の成膜チャンバ１３ａ，１３ｂ、及び熱処理チャンバ１４は、トランスファチャンバ１５を中心に環状に配置され、図１の下方から上方に向かって順に配置されている。
【００１５】
搬入・搬出口１１ａ，１１ｂは、互いに隣り合って設けられ、タングステン薄膜の形成処理に用いられる基板をこの製造装置内に導入する、あるいはタングステン薄膜の形成処理が施された基板を製造装置から取り出すために使用される。前処理部としての前処理チャンバ１２ａ，１２ｂは、それぞれ搬入・搬出口１１ａ，１１ｂと隣接して設けられ、基板にタングステン薄膜を形成する前の処理として、基板表面の清浄化を行う。
【００１６】
各前処理チャンバ１２ａ，１２ｂは、そのチャンバ内にエッチングガスを供給する図示しないガス供給部と、そのエッチングガスを用いてチャンバ内にプラズマを発生させる図示しないプラズマ発生源とを搭載している。各前処理チャンバ１２ａ，１２ｂは、基板表面の清浄化に際して実行されるエッチングに用いられるエッチングガスのガス種がタングステン薄膜の下地に応じて切り替わるようにガス供給部を駆動する。また、各前処理チャンバ１２ａ，１２ｂは、こうしたエッチングガスが供給される状態で上記プラズマ発生源を駆動する。そして、各前処理チャンバ１２ａ，１２ｂは、タングステン薄膜の下地に応じたプラズマをそのチャンバ内に発生させて上述の清浄化をタングステン薄膜の下地に対して実行する。なお上記プラズマ発生源としては、容量結合プラズマ源、誘導結合プラズマ源、マイクロ波プラズマ源等、エッチングガスをプラズマ化するプラズマ源であれば各種のプラズマ源が利用可能である。
【００１７】
また、成膜チャンバ１３ａ，１３ｂは、それぞれ前処理チャンバ１２ａ，１２ｂと隣接して設けられ、基板に上記タングステン薄膜を形成する成膜処理を実行する。熱処理チャンバ１４は、成膜チャンバ１３ａ，１３ｂの間に設けられ、上記前処理の終了した基板に所定の熱を加える処理を実行する。
【００１８】
また、トランスファチャンバ１５は、２つの搬入・搬出口１１ａ，１１ｂ及び５つのチャンバ１２ａ，１２ｂ，１３ａ，１３ｂ，１４間で基板が移動する際の通路として機能する。
【００１９】
このように構成された製造装置を用いて半導体装置を製造する際にはまず、成膜処理の対象となる基板が搬入・搬出口１１ａ，１１ｂから当該製造装置内に導入される。この基板は、例えば能動素子が形成された面上に設けられた絶縁膜に、配線を形成するためのコンタクトホールが設けられた基板、あるいは多層配線を構成するビアホールが設けられた基板を含む。このように、基板は、導電性の高い部位（コンタクトホール又はビアホールの底部）とそれよりも導電性の低い部位（絶縁膜）とを表面に有する。これら２つの搬入・搬出口１１ａ，１１ｂは、導入された基板に対して同じ機能を有するため、以下では、これらのうち搬入・搬出口１１ａから基板が導入された場合について説明する。
【００２０】
搬入・搬出口１１ａに導入された基板は、まずトランスファチャンバ１５を介して前処理チャンバ１２ａへと搬送される。この前処理チャンバ１２ａ内で行われる前処理の一例としては、絶縁層に設けられたコンタクトホールの底部に当たるシリサイド層、あるいはビアホールの底部としての配線層に対して、大気中の酸素と反応して形成された酸化物層を除去する処理が挙げられる。この前処理チャンバ１２ａにおいて前処理の施された基板は、再びトランスファチャンバ１５を介して熱処理チャンバ１４へと搬送される。同熱処理チャンバ１４では、タングステンからなる薄膜とその接続先である下地との界面における低抵抗化を図るため、前処理チャンバ１２ａが実行する前処理により露出した下地に対して熱処理が実行される。そして、この熱処理が完了すると、熱処理の施された基板は、再びトランスファチャンバ１５を介して成膜チャンバ１３ａへと搬送される。この成膜チャンバ１３ａ内で実行される成膜処理では、基板に設けられた上記コンタクトホール又はビアホール、すなわち基板における他の部位よりも導電性が高い部位上に選択的にタングステン薄膜を形成する選択ＣＶＤ法が用いられる。そして、この成膜処理が終了すると、基板はトランスファチャンバ１５を介して搬入・搬出口１１ａへと搬送されて、この搬入・搬出口１１ａから半導体装置の製造装置外へ搬出される。
【００２１】
なお、搬入・搬出口１１ｂから当該半導体装置の製造装置に搬入された基板も上記搬入・搬出口１１ａから搬入された基板と同様、前処理チャンバ１２ｂにおける前処理、熱処理チャンバ１４における熱処理、及び成膜チャンバ１３ｂにおける成膜処理が順に施された後、搬入・搬出口１１ｂから搬出される。この間、これら搬入・搬出口１１ｂ及び各種チャンバ１２ｂ，１３ｂ，１４間を移動する際には、これも搬入・搬出口１１ａから搬出された基板と同様、トランスファチャンバ１５を介して搬送される。すなわち、当該半導体装置の製造装置は、同装置に搬入された基板が上記前処理チャンバ１２ａ，１２ｂ、熱処理チャンバ１４、及び成膜チャンバ１３ａ，１３ｂのそれぞれに搬送される際に、同基板が必ずトランスファチャンバ１５を介するように構成されている。そのため、一旦当該半導体装置の製造装置に搬入された基板は、同装置から搬出されるまでの間大気に曝されることはない。
【００２２】
次に、こうした半導体装置の製造装置が備える成膜チャンバ１３ａ，１３ｂの構成、及び各成膜チャンバ１３ａ，１３ｂにて実行される成膜処理の詳細について、図２を参照して説明する。
【００２３】
図２は、上記各成膜チャンバ１３ａ，１３ｂの一部断面構造を示したものである。同図２に示されるように、当該各成膜チャンバ１３ａ，１３ｂは真空槽２１を備え、同真空槽２１内には、成膜処理の対象となる基板Ｓが載置される基板ステージ２２が設けられている。また真空槽２１には、成膜処理時に真空槽２１に供給される原料ガスである六フッ化タングステン（ＷＦ６）ガス及びモノシラン（ＳｉＨ４）ガスの供給口である原料ガスポートＰ１が設けられている。真空槽２１内において、この原料ガスポートＰ１から離間してその下方には、原料ガスポートＰ１から供給されたガスを真空槽２１内に均一に拡散させるためのシャワーヘッド２３が設けられている。
【００２４】
原料ガスポートＰ１の上側には、共通配管４０が連結されている。共通配管４０は、モノシランガスを真空槽２１に導入する第１配管４１と六フッ化タングステンガスを真空槽２１に導入する第３配管４３とが合流する配管である。これら第１及び第３配管４１，４３には、それぞれを流通するガスの流量を調量する流量制御部ＭＦＣ１，ＭＦＣ３が設けられている。そして、これら流量制御部ＭＦＣ１，ＭＦＣ３が流量制御を実行することにより、成膜処理及びクリーニング処置に係る各種工程に応じて所望のガス供給が実現される。ちなみに、ここでいうクリーニング処理とは、成膜処理により真空槽２１の内壁及び同真空槽２１内の部材、例えば基板ステージ２２に付着したタングステン薄膜をクリーニングガスとしてのフッ素ガスによって除去する処理のことである。
【００２５】
上述した第１配管４１の途中には、不活性ガスであるアルゴン（Ａｒ）ガスをこの第１配管４１へ導入するための第２配管４２が上記流量制御部ＭＦＣ１の下流から分岐するように連結されている。また、上述した第３配管４３の途中についてはこれも、不活性ガスであるアルゴンガスを第３配管４３へ導入するための第４配管４４が上記流量制御部ＭＦＣ３の下流から分岐するように連結されている。これら第２配管４２、及び第４配管４４には、それぞれを流通するアルゴンガスの流量を調量する流量制御部ＭＦＣ２，ＭＦＣ４が設けられている。そして、これら流量制御部ＭＦＣ２，ＭＦＣ４が流量制御を実行することにより、成膜処理及びクリーニング処理に係る各種工程に応じて不活性ガスがそれに対応する配管を通して真空槽２１内に導入される。
【００２６】
また、上記基板ステージ２２には、高周波電源２４が電気的に接続されている。高周波電源２４は、上述した各種流量制御部ＭＦＣ１，ＭＦＣ２，ＭＦＣ３，ＭＦＣ４を介して導入されたガスをプラズマ化させる高周波電場を真空槽２１内に印加する。さらに、同真空槽２１には、上記原料ガスを用いた成膜処理と交互に繰り返し実行されるクリーニング処理に際してクリーニングガスを導入するクリーニングガスポートＰ２が設けられている。このクリーニングガスポートＰ２には、流量制御部ＭＦＣ５を備えて、クリーニングガスであるフッ素（Ｆ２）ガスと、不活性ガスであるアルゴンガスとを同時に真空槽２１に供給する第５配管４５が接続されている。
【００２７】
加えて、同真空槽２１には、排気ポートＰ３を介してターボポンプ２５が連結されている。このターボポンプ２５の駆動により、成膜処理あるいはクリーニング処理の各種工程に応じた圧力が真空槽２１内に形成される。なお、真空槽２１、上記各種ガスが流通する配管４０〜４５、及び基板Ｓの載置される基板ステージ２２には、同真空槽２１の内壁、配管４０〜４５、及び基板Ｓの温度を所定の温度に維持する図示しない温調機構がそれぞれ設けられている。
【００２８】
前述しようように、基板Ｓは、各搬入・搬出口１１ａ，１１ｂ（図１）から当該半導体装置の製造装置に搬入された後、前処理チャンバ１２ａ，１２ｂ（図１）にて成膜処理の前処理が施される。基板Ｓは、熱処理チャンバ１４（図１）において熱処理を施された後、成膜チャンバ１３ａ，１３ｂに搬入される。そして、基板Ｓは、同成膜チャンバ１３ａ，１３ｂ内の基板ステージ２２に載置され、同基板ステージ２２に設けられた温調機構により所定の温度に加熱される。その後、選択ＣＶＤ法による成膜が実行される。即ち、流量制御部ＭＦＣ１，ＭＦＣ２にてそれぞれ流量が制御された六フッ化タングステンガス及びモノシランガスがシャワーヘッド２３から真空槽２１へ均一に拡散される。以下の反応式で例示される六フッ化タングステンのモノシランによる還元反応が基板Ｓ上において相対的に導電性の高い部位上にて進行する。
・２ＷＦ６  ＋  ３ＳｉＨ４  →  ２Ｗ  ＋  ３ＳｉＦ４  ＋  ３Ｈ２
あるいは、
・ＷＦ６  ＋  ２ＳｉＨ４  →  Ｗ  ＋２ＳｉＨＦ３  ＋  ３Ｈ２
なお、上記基板Ｓにおいて相対的に導電性の高い部位とは、この選択ＣＶＤ法が利用される製造工程に応じて異なるものである。例えば上述する選択ＣＶＤ法がコンタクト配線の形成工程に利用される場合、その成膜対象となる基板表面はコンタクトホールを有する絶縁膜で覆われている。能動素子として同基板の表面に形成された例えばＭＯＳトランジスタ等の不純物拡散領域を覆うシリサイド層がこのコンタクトホールから露出している。こうした構成の成膜対象に対して上記選択ＣＶＤ法による成膜が実行される場合、このコンタクトホール底部としてのシリサイド層が基板Ｓにおける導電性の高い部位にあたる。この部位に選択的にタングステン薄膜が形成されることとなる。この他、上述する選択ＣＶＤ法がビア配線の形成工程に利用される場合、その成膜対象となる基板表面はビアホールを有する絶縁膜で覆われている。下層配線の一部がこのビアホールから露出している。こうした構成の成膜対象に対して上記選択ＣＶＤ法による成膜処理が実行される場合、このビアホールの底部としての配線が上記基板Ｓにおける導電性の高い部位にあたり、この部位にタングステン薄膜が形成されることとなる。
【００２９】
上述するようにして、こうした成膜処理が複数回実行されると、すなわち、複数枚の基板Ｓに対して成膜処理が実行されると、クリーニングガスを用いたクリーニング処理が実行される。即ち、第５配管４５からクリーニングガスであるフッ素ガスと不活性ガスであるアルゴンガスとが真空槽２１に供給され、この状態から高周波電源２４による高周波電場が真空槽２１内に生起される。このとき、真空槽２１の内壁等の部材に付着したタングステン薄膜が、フッ素ガスを用いたプラズマと反応することによりフッ化物、例えば六フッ化タングステン、トリフルオロシラン（ＳｉＨＦ３）、テトラフルオロシラン（ＳｉＦ４）、あるいはフッ化水素（ＨＦ）等が生成される。これらフッ化物がフッ素ガスと同時に供給されたアルゴンガスにより真空槽２１内から除去されることとなる。
【００３０】
ところで、上記選択ＣＶＤ法による成膜処理の対象となる基板Ｓは、ホールの形成処理を実行する製造装置へ搬送される。その製造装置内で、コンタクトホール又はビアホールが基板Ｓに形成される。そして、基板Ｓは、こうしたホールの形成処理を実行する製造装置から上記成膜処理を実行する製造装置へ搬送される。成膜処理によって、コンタクトホール又はビアホール内にタングステン薄膜が形成される。このようにして搬送される基板Ｓは、真空雰囲気に維持された製造装置間を搬送される際に一旦大気中に搬出される。このため、基板Ｓの表面は、大気中に存在する例えば酸素や水等の酸化源に対し曝されることとなる。そのため上記コンタクトホールあるいはビアホールを介して露出した導電層の表面は、上記酸化源により酸化される。なお、導電層は、能動素子の電極を構成するシリサイド層又はビア配線の下地をなす金属層を含む。導電層の表面に成長した絶縁性を有する酸化物により同表面の導電性が損われる。一方、上述のように、成膜処理にて用いられる選択ＣＶＤ法とは、同処理の対象となる基板においてその導電性が他の部位よりも高い部位に選択的に薄膜を形成する技術である。そのため、このようにその表面の導電性が損なわれた導電層に対してこうした特性を有する選択ＣＶＤ法を用いて選択的な成膜が試みされたとしても成膜処理の選択性が十分に担保され難くなる。その結果、所望とされる部位以外の部位にも薄膜が成長して選択性の破れが免れ得ないこととなる。
【００３１】
そこで本実施の形態に係る半導体装置の製造方法及び製造装置では、成膜処理に先立って実行される前処理にて上記導電層表面に成長した酸化物を除去することにより、導電層表面の導電性が回復される。
【００３２】
以下に、本実施の形態に係る半導体装置の備える前処理チャンバ１２ａ，１２ｂにて実行される前処理について図３（ａ）〜図３（ｆ）を参照して説明する。前処理は、特にビアホールを介して露出した導電層を構成する材料が、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化バナジウム（ＶＮ）、及び窒化タングステン（ＷＮ）からなる群から選択されたいずれか１つである場合に実行される処理である。また、前処理の前後の処理である上記コンタクトホールあるいはビアホールの形成処理及び成膜処理についても図３図３（ａ）〜図３（ｆ）を参照して説明する。
【００３３】
同図３（ａ）に示されるように、ビアホールの形成処理に利用される基材３１は、その表面に下地配線を有したシリコン基板である。導電層がその下地配線の表面上に形成されている。導電層は、窒化チタン、窒化タンタル、窒化バナジウム、及び窒化タングステンからなる群から選択されたいずれか１つからなる金属窒化物である。ビアホールの形成処理においては、まずこうした基材３１の表面に対して、例えばシリコン酸化膜やシリコン窒化膜からなる絶縁層３２が積層されて、これにより導電層と絶縁層３２とが順に積層された構造をなす基板Ｓが形成される。
【００３４】
こうした基板Ｓは、同基板Ｓの導電層に対応して絶縁層３２に貫通孔を形成する処理を実行する半導体装置の製造装置に搬入される。同装置内にて基板Ｓに対し貫通孔としてのビアホール３３の形成処理が実行される（図３（ｂ））。その後、当該基板Ｓはこの製造装置から搬出される。そして、基板Ｓは、本実施の形態に係る半導体装置の製造装置まで輸送され、同装置内に搬入される。同装置は、ビアホール３３内に選択的にタングステン薄膜を形成する。
【００３５】
このとき、基板Ｓは大気中を輸送されるため、同基板Ｓの導電層はビアホール３３を介して大気に露出することとなる。つまり、上記導電層の表面が大気中に存在する例えば酸素等の各種酸化源に曝露される。そのため、導電層の表面上には、こうした酸化源と導電層の構成元素との反応生成物である酸化物が成長することによって、酸化物層３４が形成される（図３（ｃ））。そして、酸化物層３４を有した状態の基板Ｓは、本実施の形態に係る半導体装置の製造装置に各搬入・搬出口１１ａ，１１ｂ（図１）を介して搬入され、その後、トランスファチャンバ１５を介して各前処理チャンバ１２ａ，１２ｂに搬送される。
【００３６】
次いで各前処理チャンバ１２ａ，１２ｂでは、水素ガス（Ｈ２）と窒素ガス（Ｎ２）とがエッチングガスとして選択されて、こうしたエッチングガスを用いたプラズマ３５がチャンバ１２ａ，１２ｂ内に生成される。そして上述の基板Ｓがこうしたプラズマ３５に曝されることにより、基板Ｓの導電層上に成長した酸化物層３４が除去される（図３（ｄ））。この際、上述の構成材料（ＴｉＮ、ＴａＮ、ＶＮ、ＷＮ）からなる下地配線の表面に対し水素ガス及び窒素ガスからなるプラズマ３５が適用される。これにより、水素ガスによる化学的なエッチング作用が行われるのは当然ながら、窒素ガスによる物理的なエッチング作用も行われる。また、下地配線の表面における組成を維持することも可能である。それゆえ上述の導電層の腐食が抑えられて下地配線に関しその電気的及び化学的な機能劣化が抑制されたかたちで、同下地配線の表面に形成された酸化物を効果的に除去することが可能となる。
【００３７】
この前処理としてのエッチング処理の条件は、以下のように設定される。水素ガスの流量が５０〜２００ｓｃｃｍ（８４．５ｘ１０−３〜３３８ｘ１０−３Ｐａ・ｍ３／ｓ）、窒素ガスの流量が同じく５０〜２００ｓｃｃｍ（８４．５ｘ１０−３〜３３８ｘ１０−３Ｐａ・ｍ３／ｓ）、これら水素ガスの流量と窒素ガスの流量との比が０．５〜２、前処理チャンバ１２ａ，１２ｂ内の圧力が０．５〜１００Ｐａ、同じく前処理チャンバ１２ａ，１２ｂの内壁の温度が７０〜１２０℃、基板Ｓの温度が１５０〜４００℃、及び高周波のパワー（電力密度）が２０〜５００Ｗ／φ２００ｍｍの範囲内で設定される。この電力密度は、単位面積当たりの電力を表す。この場合、直径２００ｍｍの円の面積に対して２０〜５００Ｗの電力が供給されることを意味する。またこれら条件は、水素ガスと窒素ガスの流量がともに１００ｓｃｃｍ（１６９ｘ１０−３Ｐａ・ｍ３／ｓ）、前処理チャンバ１２ａ，１２ｂ内の圧力が１Ｐａ、同前処理チャンバ１２ａ，１２ｂの温度が８０℃、基板Ｓの温度が３５０℃、及び高周波パワー（電力密度）が５０Ｗ／φ２００ｍに設定されると好ましい。そして、この条件下で前処理が、上記酸化物層３４の厚みに応じて、１５〜６０秒間程度実行される。
【００３８】
こうして導電層表面に成長した酸化物層３４が除去された基板Ｓは、トランスファチャンバ１５（図１）を介して熱処理チャンバ１４へと搬送される。同熱処理チャンバ１４内で基板Ｓに体して熱処理が施される。その後、基板Ｓは再びトランスファチャンバ１５を介して成膜チャンバ１３ａ，１３ｂに搬送された後、同基板Ｓに対して六フッ化タングステンガスとモノシランガスとを含む原料ガス３６が供給される（図３（ｅ））。そして、基板Ｓにおける他の部位よりも導電性が高い部位上、すなわち、ビアホール３３から露出した導電層上に選択的にタングステン薄膜３７が形成される（図３（ｆ））。
【００３９】
このように、本実施の形態では、選択ＣＶＤ法による成膜処理の前工程である前処理にて、基板Ｓの導電層表面に成長した酸化物層３４がエッチングガスのプラズマ３５により除去される。そのため、半導体装置の製造装置間の搬送に際し損なわれた導電層表面の導電性を回復することができ、ひいては、成膜処理の選択性を向上させることができるようになる。しかも、上記エッチングガスのプラズマ３５により酸化物層３４を除去する際に基板Ｓの温度は３５０℃に維持されている。このため、こうしたエッチング処理による反応生成物を気化させることができ、エッチング速度を担保できることは当然ながら、導電層表面を反応生成物による汚染のない、清浄な状態に保つことも可能となる。加えて、こうした前処理の実行時には、前処理チャンバ１２ａ，１２ｂの内壁の温度が８０℃に維持されている。このため、上記反応生成物が前処理チャンバ１２ａ，１２ｂの内壁に付着することを抑制することができる。そのため、こうした残留生成物が何らかの要因で前処理チャンバ１２ａ，１２ｂの内壁から剥離して清浄化された導電層に付着すること、及び前処理チャンバ１２ａ，１２ｂ内の電気的なインピーダンスが変化してインピーダンス整合の不良が生じることを抑制できるようになる。
【００４０】
以上説明したように、本実施の形態に係る半導体装置の製造方法及び製造装置によれば、以下に列挙する効果を奏することができる。
（１）基板Ｓにおいて、絶縁膜に設けられたビアホール３３から窒化チタン、窒化タンタル、窒化バナジウム及び窒化タングステンのいずれか１つからなる導電層が露出している。その基板Ｓに対し、成膜処理に先行して、水素ガスと窒素ガスとからなるエッチングガスのプラズマ３５により導電層表面をエッチングする前処理が実行される。これにより、導電層の表面に成長した酸化物層３４を除去することができ、導電層表面の導電性を回復することが可能となる。よって、こうした前処理の後に成膜処理を行うことにより、基板Ｓにおける他の部位よりも導電性が高い導電層に対し選択的にタングステン薄膜を形成することができる。すなわち、選択性よく所望の位置のみにタングステン薄膜を形成することができるようになる。
【００４１】
（２）当該半導体装置の製造装置は、一対の成膜チャンバ１３ａ，１３ｂ、一対の前処理チャンバ１２ａ，１２ｂ、一対の成膜チャンバ１３ａ，１３ｂ、及びトランスファチャンバ１５を備える。各成膜チャンバ１３ａ，１３ｂは、成膜処理を実行する。各前処理チャンバ１２ａ，１２ｂは、前処理を実行する。成膜チャンバ１３ａ，１３ｂは、成膜チャンバ１３ａ，１３ｂと前処理チャンバ１２ａ，１２ｂとに連結されている。トランスファチャンバ１５は、各前処理チャンバ１２ａ，１２ｂで前処理の施された基板Ｓを対応する成膜チャンバ１３ａ，１３ｂに搬送する。これにより、上記前処理チャンバ１２ａ，１２ｂで前処理の施された基板Ｓを成膜チャンバ１３ａ，１３ｂまで大気に曝すことなく搬送することができるようになる。すなわち、前処理によって一旦酸化膜が除去された導電層表面が、成膜処理以前に再度酸化されることを回避することが可能となる。
【００４２】
（３）導電層表面をエッチング処理する前処理時には、基板Ｓの温度が３５０℃に維持される。これにより、エッチング処理時に導電層表面上の酸化物とエッチングガスのプラズマとが反応して生じる反応生成物を気化させることが可能となる。よって、導電層表面上にこうした反応生成物が付着することを抑制でき、同反応生成物によってエッチング処理速度が低下されること、及びエッチングした導電層表面が汚染されることを抑制することも可能となる。
【００４３】
（４）前処理チャンバ１２ａ，１２ｂの内壁の温度が８０℃に維持される。これにより、前処理チャンバ１２ａ，１２ｂの内壁に上記反応生成物が付着することを抑制でき、ひいては、導電層表面の汚染や、インピーダンス整合不良に起因した高周波電場の生起不良を抑制するこができるようになる。
［第２の実施の形態］
上記第１の実施の形態では、導電層が窒化チタン、窒化タンタル、窒化バナジウム及び窒化タングステンのいずれか一つにより形成される。
【００４４】
これに代わり、この第２の実施の形態では、上記導電層が、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、バナジウム（Ｖ）、チタンタングステン（ＴｉＷ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、チタンシリサイド（ＴｉＳｉｘ）、タングステンシリサイド（ＷＳｉｘ）、タンタルシリサイド（ＴａＳｉｘ）、コバルトシリサイド（ＣｏＳｉｘ）、及びニッケルシリサイド（ＮｉＳｉｘ）からなる群から選択されたいずれか一つの金属から形成される。この場合に実行される前処理について、これも図３を参照して以下に説明する。ただし、この図３に示される処理のうち、図３（ｄ）に示される処理のみが本実施の形態に特有のものであることから、同図３（ｄ）に係る処理、すなわち前処理についてのみ説明する。なお、本実施の形態における前処理は第１の実施の形態で述べたビアホールに限らずコンタクトホールにも適用可能である。
【００４５】
同図３（ｄ）に示されるように、上述のようにして導電層の表面に酸化物層３４が成長した基板Ｓは、前処理チャンバ１２ａ，１２ｂに搬送される。この各前処理チャンバ１２ａ，１２ｂ内では、フッ素（Ｆ２）ガスとアルゴン（Ａｒ）ガスとがエッチングガスとして選択されて、こうしたエッチングガスを用いたプラズマ３５がチャンバ１２ａ，１２ｂ内に生成される。そして上記基板Ｓがこうしたプラズマ３５に曝されることにより、基板Ｓの導電層上に成長した酸化物層３４が除去される。この際、上述の構成材料（Ｗ、Ｔｉ、ＴｉＷ、Ｔａ、Ｖ、ＮｉＣｏ、ＴｉＳｉｘ、ＷＳｉ、ＴａＳｉ、ＣｏＳｉｘ、ＮｉＳｉｘ）からなる下地配線の表面に対しフッ素ガス及びアルゴンガスからなるプラズマ３５が適用される。そのため、フッ素ガスによる化学的なエッチング作用は当然ながら、アルゴンガスによる物理的なエッチング作用も可能となる。それゆえ上述の導電層の腐食が抑えられて下地配線に関しその電気的及び化学的な機能劣化が抑制されたかたちで、同下地配線の表面に形成された酸化物を効果的に除去することが可能となる。
【００４６】
この前処理としてのエッチング処理の条件は、以下のように設定される。上記エッチングガス３５のフッ素ガス含有率が５〜２０％、エッチングガスの流量が５０〜２００ｓｃｃｍ（８４．５ｘ１０−３〜３３８ｘ１０−３Ｐａ・ｍ３／ｓ）、各前処理チャンバ１２ａ，１２ｂ内の圧力が０．５〜１００Ｐａ、同じく各前処理チャンバ１２ａ，１２ｂの内壁の温度が７０〜１２０℃、基板Ｓの温度が１５０〜４００℃、及び高周波のパワー（電力密度）が２０〜５００Ｗ／φ２００ｍｍの範囲内で設定される。またこれら条件は、エッチングガスのフッ素ガス含有率が５％、エッチングガスの流量が１００ｓｃｃｍ（１６９ｘ１０−３Ｐａ・ｍ３／ｓ）、各前処理チャンバ１２ａ，１２ｂ内の圧力が１Ｐａ、各同前処理チャンバ１２ａ，１２ｂの温度が８０℃、基板Ｓの温度が３５０℃、及び高周波パワーが５０Ｗ／φ２００ｍに設定される。この条件下で前処理が２０秒間実行されると好ましい。なお、こうした条件にて例えばタングステンからなる導電層をエッチングしたときのエッチングレートは、約０．１ｎｍ／ｓｅｃであるのに対して、この導電層上に形成された酸化物層３４のエッチングレートは約０．１５ｎｍ／ｓｅｃとなる。つまり、上記条件とは、導電層に対するエッチングよりも酸化物層３４に対するエッチングがより進行しやすいエッチング条件でもある。
【００４７】
以上説明した第２の実施の形態では、上述した第１の実施の形態によって得られる（２）〜（５）に準じた効果が得られるとともに、（１）の効果の代わりに以下の効果を奏することができる。
【００４８】
（１´）基板Ｓにおいて、絶縁層３２に設けられたビアホール３３やコンタクトホール等の貫通孔から導電層が露出している。導電層は、タングステン、チタン、タンタル、バナジウム、チタンタングステン、ニッケル、コバルト、チタンシリサイド、タングステンシリサイド、タンタルシリサイド、コバルトシリサイド、及びニッケルシリサイドのいずれか１つからなる。その基板Ｓに対し、成膜処理に先行して、フッ素ガスとアルゴンガスとからなるエッチングガスのプラズマ３５により導電層表面をエッチングする前処理が実行される。これにより、導電層の表面に成長した酸化物層３４を除去することができ、導電層表面の導電性を回復することが可能となる。よって、こうした前処理の後に成膜処理を行うことにより、基板Ｓにおける他の部位よりも導電性が高い導電層に対し選択的にタングステン薄膜を形成することができる。すなわち、選択性よく所望の位置にのみタングステン薄膜を形成することができるようになる。
［他の実施の形態］
なお、上記各実施の形態は、以下のように変更されてもよい。
【００４９】
・上記各実施の形態では、複数回の成膜処理を実行した後に、すなわち、複数枚の基板Ｓに対して同成膜処理を実行した後に、成膜チャンバ１３ａ，１３ｂ内を清浄化するクリーニング処理が実行される。これに限らず、成膜処理を実行する毎に、すなわち、１枚の基板Ｓに対して成膜処理を実行する毎に上記クリーニング処理が実行されてもよい。
【００５０】
・上記各実施の形態では、クリーニングガスとしてフッ素ガスが用いられている。これに限らず、六フッ化ケイ素（ＳｉＦ６）、三フッ化窒素（ＮＦ３）ガス、又は三フッ化塩素（ＣｌＦ３）が上記クリーニングガスとして用いられてもよい。
【００５１】
・上記各実施の形態では、前処理時には前処理チャンバ１２ａ，１２ｂの内壁の温度が７０〜１２０℃、特に８０℃に維持される。これに限らず、同処理時の前処理チャンバ１２ａ，１２ｂの内壁の温度は７０℃以下であってもよい。この場合でも、上記項目（１）若しくは（１´）、（２）、（３）に準ずる効果を得ることが可能である。
【００５２】
・上記各実施の形態では、前処理時には基板Ｓの温度が１５０〜４００℃、特に３５０℃に維持される。これに限らず、同処理時の基板の温度は１５０℃以下であってもよい。この場合でも、上記項目（１）若しくは（１´）、（２）、（４）に準ずる効果を得ることが可能である。
【００５３】
・本実施の形態に係る半導体装置の製造装置は、前処理チャンバ１２ａ，１２ｂと成膜チャンバ１３ａ，１３ｂとが共通するトランスファチャンバ１５に連結されて共通する真空系をなす構成である。これに限らず、例えば前処理チャンバ１２ａ，１２ｂと成膜チャンバ１３ａ，１３ｂとが不活性ガスからなる雰囲気を介した異なる真空系であって、半導体装置の製造装置は、これらの間で搬送される基板がその不活性ガスの雰囲気を介して搬送される構成であってもよい。つまり前処理チャンバ１２ａ，１２ｂから成膜チャンバ１３ａ，１３ｂへ基板が搬送される際にその基板の導電層の表面で酸化膜が成長し難い構成であれば、こうした半導体装置の製造装置により上記項目（１）若しくは（１´）、（２）〜（５）に準じた効果を得ることができる。
【００５４】
・本実施の形態に係る半導体装置の製造装置は、搬入・搬出口１１ａ，１１ｂ、前処理チャンバ１２ａ，１２ｂ、及び成膜チャンバ１３ａ，１３ｂをそれぞれ２つずつ備える構成とした。これに限らずこれら搬入・搬出口、前処理チャンバ、成膜チャンバは１つずつであってもよい。また、半導体装置の製造装置を構成する各種チャンバ、及び搬入・搬出口の数は任意に変更することが可能である。
【図１】
0005518866.tif 000002
【図２】
0005518866.tif 000003
【図３】
0005518866.tif 000004