(57)【特許請求の範囲】
【請求項１】
集積回路（ＩＣ）に正電圧のＥＳＤパルスに対する保護を提供する、カスコード接地ゲートＮＦＥＴを含むデバイスであって、
前記ＩＣのＩＣパッドと前記カスコード接地ゲートＮＦＥＴのドレインとの間に結合されたダイオードネットワークであって、前記ダイオードネットワークは、前記デバイスのターンオン電圧を所望のレベルに設定する、ダイオードネットワークと、
前記ＩＣパッドでの容量性ローディング（capacitive loading）を低減するために、前記カスコード接地ゲートＮＦＥＴの前記ドレインでのバイアス電圧を所望のレベルに設定するための、プリチャージ回路
を具備してなり、
前記プリチャージ回路は、正の電源に結合されたアノードと、前記カスコード接地ゲートＮＦＥＴの前記ドレインおよび前記ダイオードネットワークに結合されたカソードとを有するダイオードを具備してなり、
前記カスコード接地ゲートＮＦＥＴのソースはグランドに結合されているデバイス。
【請求項２】
前記ダイオードネットワークは、少なくとも、前記カスコード接地ゲートＮＦＥＴの前記ドレインに結合されたカソードと、前記ＩＣの前記ＩＣパッドに結合されたアノードとを有する第１のダイオードを具備してなる請求項１に記載のデバイス。
【請求項３】
前記ダイオードネットワークは、前記ＩＣの前記ＩＣパッドに結合された前記第１のダイオードのアノードと、前記カスコード接地ゲートＮＦＥＴの前記ドレインに結合された最後のダイオードのカソードとを有する、直列に接続された複数のダイオードを具備してなる請求項２に記載のデバイス。
【請求項４】
前記複数のダイオードは、Ｐ＋Ｎウェルダイオードである請求項３に記載のデバイス。
【請求項５】
前記カスコード接地ゲートＮＦＥＴは、少なくともカスコード構成の第１のＮＦＥＴおよび第２のＮＦＥＴを具備してなり、ここで、前記第１のＮＦＥＴのゲートは第１の抵抗器を介してグランドに結合され、前記第１のＮＦＥＴのドレインは前記第２のＮＦＥＴのソースに接続され、前記第２のＮＦＥＴのドレインは前記ダイオードネットワークに結合され、そして、前記第２のＮＦＥＴのゲートは第２の抵抗器を介して電源に結合されている請求項１に記載のデバイス。
【請求項６】
前記カスコード接地ゲートＮＦＥＴの複数のトランジスタの１つのゲートを負電圧でバイアスするためのチャージポンプをさらに具備してなる請求項１に記載のデバイス。
【請求項７】
ＩＣに負電圧のＥＳＤパルスに対する保護を提供する、カスコード接地ゲートＮＦＥＴを含むデバイスであって、
前記ＩＣのＩＣパッドと前記カスコード接地ゲートＮＦＥＴのソースとの間に結合されたダイオードネットワークであって、前記ダイオードネットワークは、前記デバイスのターンオン電圧を所望のレベルに設定する、ダイオードネットワークと、
前記カスコード接地ゲートＮＦＥＴの前記ゲートで所望の負電圧レベルに設定するためのバイアス回路
を具備してなり、
前記カスコード接地ゲートＮＦＥＴは、少なくともカスコード構成の第１のＮＦＥＴおよび第２のＮＦＥＴを具備してなり、前記バイアス回路は、前記第２のＮＦＥＴのソースに結合された第１の端子、グランドに結合された第２の端子、および、前記第１のＮＦＥＴのゲートに結合された第３の端子を有し、前記第３の端子は、前記第１のＮＦＥＴの前記ゲートに所望の負電圧レベルを提供し、
前記カスコード接地ゲートＮＦＥＴのドレインはグランドに結合されているデバイス。
【請求項８】
前記ダイオードネットワークは、少なくとも、前記カスコード接地ゲートＮＦＥＴの前記ソースに結合されたアノードと、前記ＩＣの前記ＩＣパッドに結合されたカソードとを有する第１のダイオードを具備してなる請求項７に記載のデバイス。
【請求項９】
前記ダイオードネットワークは、直列に接続された複数のダイオードを具備してなり、前記複数のダイオードは、前記カスコード接地ゲートＮＦＥＴの前記ソースに結合された前記直列中の最初（the first）のダイオードのアノードと、前記ＩＣの前記ＩＣパッドに結合された前記直列中の最後（the last）のダイオードのカソードとを有している請求項８に記載のデバイス。
【請求項１０】
ＩＣに負電圧のＥＳＤパルスに対する保護を提供する、カスコード接地ゲートＮＦＥＴを含むデバイスであって、
前記ＩＣのＩＣパッドと前記カスコード接地ゲートＮＦＥＴのソースとの間に結合されたダイオードネットワークであって、前記ダイオードネットワークは、前記デバイスのターンオン電圧を所望のレベルに設定する、ダイオードネットワークと、
前記カスコード接地ゲートＮＦＥＴの前記ゲートで所望の負電圧レベルに設定するためのバイアス回路
を具備してなり、
前記ダイオードネットワークは、直列に接続された複数のダイオードを具備してなり、前記複数のダイオードは、前記カスコード接地ゲートＮＦＥＴの前記ソースに結合された前記直列中の最初（the first）のダイオードのアノードと、前記ＩＣの前記ＩＣパッドに結合された前記直列中の最後（the last）のダイオードのカソードとを有しており、
前記ダイオードは、抵抗器を介して正の電源に結合されたディープＮウェル端子を有するＮ＋Ｐウェルダイオードであり、
前記カスコード接地ゲートＮＦＥＴのドレインは接地されているデバイス。
【請求項１１】
前記バイアス回路は、前記第１のＮＦＥＴの前記ゲートに所望の負電圧レベルを設定するためのチャージポンプである請求項７に記載のデバイス。
【請求項１２】
前記バイアス回路は、直列接続の複数のＮＦＥＴデバイスおよび抵抗器を具備してなり、ここで、各ＮＦＥＴデバイスは、前記カスコード接地ゲートＮＦＥＴの前記第２のＮＦＥＴの前記ソースに結合された第１のＮＦＥＴデバイス、前記カスコード接地ゲートＮＦＥＴの前記第１のＮＦＥＴの前記ゲートおよび前記抵抗器の第１の端子に結合された前記直列接続の最後のＮＦＥＴデバイス、グランドに結合された前記抵抗器の第２の端子を有する、ダイオードとして構成されている請求項７に記載のデバイス。
【請求項１３】
ＩＣに正電圧のＥＳＤパルスによって引き起こされるＥＳＤ電荷に対する保護を提供するための、カスコード接地ゲートＮＦＥＴ、プリチャージ回路およびダイオードネットワークを有する第１のＥＳＤクランプであって、前記ダイオードネットワークは前記ＩＣのＩＣパッドと前記カスコード接地ゲートＮＦＥＴのドレインノードとの間に結合され、前記第１のＥＳＤクランプは、前記ＥＳＤ電荷が前記ＩＣパッドからグランドに放電するための電気的パス（electrical path）を提供し、前記カスコード接地ゲートＮＦＥＴのソースノードは接地されている、第１のＥＳＤクランプと、
前記ＩＣに負電圧のＥＳＤパルスによって引き起こされるＥＳＤ電荷に対する保護を提供するための、前記第１のＥＳＤクランプに並列に結合され、カスコード接地ゲートＮＦＥＴ、バイアス回路およびダイオードネットワークを有する第２のＥＳＤクランプであって、前記ダイオードネットワークは前記ＩＣのＩＣパッドと前記カスコード接地ゲートＮＦＥＴのソースとの間に結合され、前記第２のＥＳＤクランプは、前記ＥＳＤ電荷がグランドからＩＣパッドに放電するための電気的パスを提供し、前記カスコード接地ゲートＮＦＥＴのドレインは接地されており、前記バイアス回路は前記カスコード接地ゲートＮＦＥＴのゲートに所望の負電圧レベルを提供する、第２のＥＳＤクランプ
を具備してなり、
前記プリチャージ回路は、正の電源に結合されたアノードと、前記カスコード接地ゲートＮＦＥＴの前記ドレインおよび前記ダイオードネットワークに結合されたカソードとを有するダイオードを具備してなるデバイス。
【請求項１４】
前記バイアス回路は、前記第２のＥＳＤクランプの前記カスコード接地ゲートＮＦＥＴの前記ゲートに所望の負電圧を設定する請求項１３に記載のデバイス。
【請求項１５】
ＲＦフロントエンド（ＲＦＦＥ）スイッチに結合されたＩＣパッドを含んでいるＩＣであって、
ＥＳＤクランプであって、カスコード接地ゲートＮＦＥＴ、プリチャージ回路および前記ＥＳＤクランプのターンオン電圧を所望のレベルに設定するためのダイオードネットワークを有し、前記ダイオードネットワークは前記ＩＣの前記ＩＣパッドと前記カスコード接地ゲートＮＦＥＴのドレインとの間に結合され、前記ＥＳＤクランプは、前記ＩＣに正電圧のＥＳＤパルスによって引き起こされる電荷に対する保護を前記ＥＳＤ電荷が前記ＩＣパッドからグランドに放電するための電気的パスを提供することにより提供し、前記カスコード接地ゲートＮＦＥＴのソースは接地されている、ＥＳＤクランプと、
負電圧のＥＳＤパルスに対して前記ＩＣを保護するための、前記ＥＳＤ電荷がグランドから前記ＩＣパッドに放電するための電気的パスを提供する、グランドと前記ＲＦＦＥスイッチの直列スイッチとの間に結合されたＥＳＤ保護回路
を具備してなり、
前記プリチャージ回路は、正の電源に結合されたアノードと、前記カスコード接地ゲートＮＦＥＴの前記ドレインおよび前記ダイオードネットワークに結合されたカソードとを有するダイオードを具備してなるＩＣ。
【請求項１６】
前記ＥＳＤ保護回路は、グランドに結合されたアノードと、前記直列スイッチに結合されたカソードとを有するＥＳＤダイオードである請求項１５に記載のＩＣ。
【請求項１７】
前記ＥＳＤ保護回路は、ＥＳＤダイオードに結合された前記ＲＦＦＥスイッチのシャントスイッチを具備してなり、前記ＥＳＤダイオードは、グランドに結合されたアノードと、前記シャントスイッチに結合されたカソードとを有する請求項１５に記載のＩＣ。
【請求項１８】
前記プリチャージ回路は、前記ＩＣパッドでの容量性ローディングを低減するために、前記カスコード接地ゲートＮＦＥＴの前記ドレインでのバイアス電圧を所望のレベルに設定する請求項１５に記載のＩＣ。
【請求項１９】
前記ダイオードネットワークは、少なくとも、前記カスコード接地ゲートＮＦＥＴの前記ドレインに結合されたカソードと、前記ＩＣの前記ＩＣパッドに結合されたアノードとを有する第１のダイオードを具備してなる請求項１５に記載のＩＣ。
【請求項２０】
前記ダイオードネットワークは、直列に接続された複数のダイオードであって前記ＩＣの前記ＩＣパッドに結合された前記直列中の最初の前記ダイオードのアノードと前記カスコード接地ゲートＮＦＥＴの前記ドレインに結合された前記直列中の最後のダイオードのカソードとを有する複数のダイオードを具備してなる請求項１８に記載のＩＣ。
【請求項２１】
前記複数のダイオードは、Ｐ＋Ｎウェルダイオードである請求項２０に記載のＩＣ。
【請求項２２】
前記カスコード接地ゲートＮＦＥＴは、少なくともカスコード構成の第１のＮＦＥＴデバイスおよび第２のＮＦＥＴデバイスを具備してなり、前記第１のＮＦＥＴデバイスのゲートは第１の抵抗器を介してグランドに結合され、前記第１のＮＦＥＴデバイスのドレインは前記第２のＮＦＥＴのソースに接続され、前記第２のＮＦＥＴデバイスのドレインは前記ダイオードネットワークに結合され、前記第２のＮＦＥＴデバイスのゲートは第２の抵抗器を介して電源に結合されている請求項１５に記載のＩＣ。
【請求項２３】
ＩＣに正電圧のＥＳＤパルスに対する保護を提供するためのＥＳＤクランプを含んでいるデバイスであって、
前記ＥＳＤクランプは、
前記デバイスのターンオン電圧を所望のレベルに設定するための、前記ＩＣのＩＣパッドと前記ＥＳＤクランプのノードとの間に結合され、カスコード接地ゲートＮＦＥＴおよびダイオードネットワークを含んだ手段と、
前記ＩＣパッドでの容量性ローディングを低減するために、前記ノードでのバイアス電圧を所望のレベルに設定するための手段
を具備してなり、
前記前記バイアス電圧を設定するための手段は、正の電源に結合されたアノードと、前記カスコード接地ゲートＮＦＥＴのドレインおよび前記ダイオードネットワークに結合されたカソードとを有するダイオードを具備してなり、
前記カスコード接地ゲートＮＦＥＴのソースはグランドに結合されているデバイス。
【請求項２４】
ＩＣに負電圧のＥＳＤパルスに対する保護を提供するための、少なくとも第１の端子および第２の端子を有するＥＳＤクランプを含んでいるデバイスであって、
前記ＥＳＤクランプは、
前記デバイスのターンオン電圧を所望のレベルに設定するための、前記ＩＣのＩＣパッドと前記ＥＳＤクランプの前記第２の端子との間に結合され、カスコード構成の第１および第２のＮＦＥＴによって特徴付けられたカスコード接地ゲートＮＦＥＴを含んだ手段と、
前記ＥＳＤクランプの前記第２の端子に所望の負電圧レベルを提供するために、前記ＥＳＤクランプの前記第１の端子および前記第２の端子でのバイアス電圧を所望のレベルに設定するための手段
を具備してなり、
前記バイアス電圧を設定するための手段は、前記第２のＮＦＥＴのソースに結合された第１の端子、グランドに結合された第２の端子、および、前記第１のＮＦＥＴのゲートに結合された第３の端子を有し、前記第３の端子は、前記第１のＮＦＥＴの前記ゲートに所望の負電圧レベルを提供するデバイス。
【請求項２５】
ＲＦＦＥスイッチに結合されたＩＣパッドを含んでいるＩＣであって、
ＥＳＤクランプであって、（ｉ）カスコード構成の第１および第２のＮＦＥＴによって特徴づけられたカスコード接地ゲートＮＦＥＴ、（ｉｉ）前記ＥＳＤクランプのターンオン電圧を所望のレベルに設定するための、前記ＩＣの前記ＩＣパッドと前記カスコード接地ゲートＮＦＥＴの端子との間に結合された、手段、および、（ｉｉｉ）前記ＩＣパッドでの容量性ローディングを低減するために、前記カスコード接地ゲートＮＦＥＴの前記端子でのバイアス電圧を所望のレベルに設定するための手段を有しており、前記ＥＳＤクランプは、前記ＩＣに正電圧のＥＳＤパルスによって引き起こされる電荷に対する保護を前記ＥＳＤ電荷が前記ＩＣパッドからグランドに放電するための電気的パスを提供することにより提供する、ＥＳＤクランプと、
負電圧のＥＳＤパルスに対して前記ＩＣを保護するために前記ＥＳＤ電荷をグランドから前記ＩＣパッドに放電するための電気的パスを提供する、グランドと前記ＲＦＦＥスイッチの直列スイッチとの間に結合された手段
を具備してなり、
前記バイアス電圧を設定するための手段は、前記第２のＮＦＥＴのソースに結合された第１の端子、グランドに結合された第２の端子、および、前記第１のＮＦＥＴのゲートに結合された第３の端子を有し、前記第３の端子は、前記第１のＮＦＥＴの前記ゲートに所望の負電圧レベルを提供するＩＣ。
【発明の詳細な説明】
【関連出願の表示】
【０００１】
３５Ｕ．Ｓ．Ｃ．§１１９下の優先権の主張
本出願は、２０１０年１月１９日に出願され、“Bi-directional HV ESD clamp for RF power amplifiers”と表題された米国仮出願番号６１／２９２，２１２の優先権の利益を主張し、および、本出願の譲受人に譲渡されており、そして、その内容は本明細書中に参照によって組み込まれる。
【技術分野】
【０００２】
本開示は、電子機器、より詳細には静電気放電（ＥＳＤ）保護回路の分野、より具体的には無線周波数集積回路のＥＳＤ保護の改善に関する。
【背景技術】
【０００３】
静電気放電（ＥＳＤ）保護は、低電圧ディープサブミクロンシリコン技術の大きな関心事である。微細化に起因するシリコン集積回路（ＩＣ）の信頼性は、ますます重要になっている。ゲート酸化厚さがより薄くなると、シリコン回路は、ＥＳＤからのストレスにより敏感になる。ＩＣＥＳＤの製造過程および組み立ての際に損傷を引き起こす可能性がある。高速スイッチングおよびＤＣ ＥＳＤ保護に対する高電圧堅牢性の成熟した技術にもかかわらず、最先端のシリコン技術の無線周波数（ＲＦ）のＥＳＤ保護設計はまだ挑戦であり、特に高電圧アプリケーションではそうである。
【０００４】
より具体的には、複数のＲＦパワーアンプは、接地の上および下の両方で大きな信号スイングを必要とし、そして、それらは高い周波数で動作する必要がある。これは、ＰＡに結合された集積回路のパッドノードの電圧スイングが、使用可能なシリコンプロセスの操作限界を超えた場合に、特に難しくなる。
【０００５】
図１は、集積回路（ＩＣ）のＥＳＤ保護回路１０２を表現する典型的な概略ブロック図を描いている。前記表現は、一端がＩＣ１００の保護ノード（protected node）およびＩＣパッド１０４に結合される、ＥＳＤ保護回路１０２を例示的に描いている。ＥＳＤ保護回路１０２は、カスコード接地ゲートスナップバック（cascode grounded gate snap-back）ＮＦＥＴ（ＧＧＮＦＥＴ）などのＥＳＤ保護デバイスを具備する。ＥＳＤ保護回路１０２は、２つのＮＦＥＴデバイス、カスコード構成（cascode configuration）のＮｐ１およびＮｐ２を具備している。
【０００６】
１００ＩＣの通常の作動下では、ＥＳＤ保護回路１０２はオフになるべきである。ＧＧＮＦＥＴは、正極性のＥＳＤパルスの期間中に、グランドからＩＣパッド１０４への過電流をシャントするために、活性放電パス（active discharge path）を提供する。さらに、それは、ＩＣの保護回路ノードの損傷を避けるために、ＩＣパッドの電圧を十分に低いレベルにクランプする。
【０００７】
ＥＳＤ保護回路１０２は、ターンオン電圧によって特徴づけられる。これはターンオフ前にＥＳＤ保護回路が耐えられる最大電圧である。さらに具体的にいうと、ＥＳＤ保護回路１０２は、通常の作動中には、各ＮＦＥＴの最大動作電圧の２倍に耐えることができる。例として、典型的な６５ｎｍプロセスの長チャネルＮＦＥＴは３．６ボルトの最大動作電圧を有しており、したがって、ＩＣパッドでの最大許容電圧スイングは７．２Ｖである。集積化されたシリコンＰＡ出力電圧スイング要件は７．２ボルトを超える場合があり、図１に示されたＥＳＤ保護回路は、７．２Ｖを越える電圧スイングを要求するＰＡ設計に対してはよくない。
【０００８】
さらに、ＧＧＮＦＥＴは、伝導均一性を達成する必要があるために、ドレインバラスト抵抗（drain ballast resistance）を要求する。バラスト要件は、ＧＧＮＦＥＴのドレインノードＤでの寄生負荷容量を大幅に増加させ、よって、ＲＦパワー増幅器の高周波数動作を制限する。動作周波数がＧＨｚ帯へと増加するにつれて、寄生容量は、グランドへの低インピーダンスパスとしてふるまい、そして、ＲＦパワー増幅器、または、ＩＣパッドに結合された何か他のＲＦ回路の性能を低下させる。
【０００９】
無線周波数集積回路（ＲＦＩＣｓ）にむけて、低寄生容量のＥＳＤ保護回路を開発することは、高電圧、高周波数のアプリケーションのために必須である。
【図面の簡単な説明】
【００１０】
【図１】図１は、集積回路のＥＳＤ保護回路（ＩＣ）を表す典型的な概略ブロック図を描いている。
【図２】図２は、正電圧のＥＳＤパルスの期間中にＥＳＤ保護を提供するＥＳＤ保護デバイスの実施形態を示している。
【図３】図３は、負のＥＳＤ電圧パルスの期間中にＥＳＤ保護を提供するＥＳＤ保護デバイスの代替の実施形態を示している。
【図４】図４は、負のＥＳＤ電圧パルスの期間中にＥＳＤ保護を提供するＥＳＤ保護デバイスの代替の実施形態を示している。
【図５】図５は、図３に示されるＥＳＤ保護デバイスの例示的な実施形態を示している。
【図６】図６は、正および負のＥＳＤ電圧パルスの期間中に保護を提供する双方向のＥＳＤ保護デバイスを示している。
【図７】図７は、（ｉ）ＩＣパッドに適用された正弦波電圧、（ｉｉ）図２に示される実施形態におけるような正のＥＳＤクランプおよび（ｉｉｉ）図５に示される実施形態におけるような負のＥＳＤクランプを伴う、ＩＣパッドの電圧の例示的な電気的シミュレーションを示している。
【図８】図８は、図５のドレインノードＤおよび図５のＥＳＤ保護デバイスのソースノードＳのバイアス電圧を示している。
【図９】図９は、ＩＣパッドでの定常状態の電圧および電流の波形を示している。
【図１０】図１０は、正のＥＳＤパルスに対しての、図２および５に示された例示的なＥＳＤ保護デバイスを具備している製造された双方向のＥＳＤ保護デバイスの測定された伝送線パルス（ＴＬＰ）プロットを示している。
【図１１】図１１は、負のＥＳＤパルスに対しての、図２および５に示された例示的なＥＳＤ保護デバイスを具備している製造された双方向のＥＳＤ保護デバイスの測定された伝送線パルス（ＴＬＰ）プロットを示している。
【図１２】図１２は、集積化された単極三投（ＳＰ３Ｔ）ＲＦフロントエンド（ＲＦＦＥ）スイッチに結合されたＩＣパッドを有するＩＣを示している。
【図１３】図１３は、ＲＦＦＥスイッチに結合されたＩＣパッドを有するＩＣのＥＳＤ保護の例示的な実施形態を示している。
【図１４】図１４は、ＲＦＦＥスイッチに結合されたＩＣパッドを有するＩＣのＥＳＤ保護の代替の実施形態を示している。
【図１５】図１５は、負電圧のＥＳＤパルスに対しての製造された双方向のＥＳＤ保護デバイスの測定された伝送線パルス（ＴＬＰ）プロットを示している。
【発明を実施するための形態】
【００１１】
用語“例示的な（exemplary）”は、“例（example）、事例（instance）または例証（illustration）として仕えること”を意味するために本明細書では使用されている。例示として本明細書に述べられた如何なる実施形態も、他の例示的な実施形態よりも好ましいまたは有利であるとは必ずしも解釈されない。
【００１２】
添付図面に関連して以下に記載する詳細な説明は、本発明の例示的な実施形態の説明として意図されており、本発明が実施できる唯一の実施形態を示すためには意図されていない。用語“例示的な（exemplary）”は、“例（example）、事例（instance）または例証（illustration）として仕えること”を意味するために本明細書では使用され、必ずしも他の例示的な実施形態よりも好ましいまたは有利であるとは本明細書では必ずしも解釈されない。詳細な説明は、本発明の例示的な実施形態の徹底的な理解を提供することを目的とする具体的な詳細を含む。これらの具体的な説明がなくても当業者であれば、本明細書に記載された本発明の例示的な実施形態は実施できることは明らかであろう。いくつかの事例では、周知の構造およびデバイスは、本明細書に提示された例示的な設計の新規性が不明瞭になることを避けるために、ブロック図の形式で示されている。
【００１３】
情報および信号は、種々の異なる技術や手法の任意のものを用いて表され得ることは、当業者に理解されるだろう。例えば、上記記載の全体にわたって言及されるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁界粒子、光場または光粒子、またはこれらの任意の組み合わせたものによって表され得る。
【００１４】
本開示は、高電圧および高周波数動作の両方を必要とするＲＦＩＣのための改良されたＥＳＤ保護回路に向けられている。
【００１５】
正のＥＳＤ電圧パルスの期間中だけ、負のＥＳＤ電圧パルスの期間中だけ、または、正および負の両方のＥＳＤパルスの期間中に、ＥＳＤ保護を提供することが可能なＥＳＤ保護回路の様々な実施形態が開示されている。
【００１６】
図２は、正電圧のＥＳＤパルスの期間中に、ＥＳＤ保護を提供するＥＳＤ保護デバイスの実施形態を示している。図２に示されるように、ＥＳＤ保護デバイス２００は、プリチャージ回路２０６、ダイオードネットワーク２０８とカスコード接地（cascode grounded）ゲートＮＦＥＴ（ＧＧＮＦＥＴ）２０２を具備する。
【００１７】
ダイオードネットワーク２０８は、直列に接続された複数のダイオードを具備している。例示の目的のために、２つだけ、２１８と２２８が示されている。当業者であれば、直列に接続された任意の数のダイオードがダイオードネットワーク２０８を形成し得ることは分かる得る。各ダイオードはＰ＋Ｎウェルダイオードである。ダイオードネットワークが１つのＰ＋Ｎウェルダイオードだけを具備するアプリケーションがある。
【００１８】
直列構成内の最初に置かれたダイオードのアノードはＩＣパッドに結合され、そして、直列構成内の最後に置かれたダイオードのカソードは、カスコードＧＧＮＦＥＴ２０２のドレイン、ノードＤに結合されている。図２に示される具体例においては、第１のダイード２１８のアノードは、ＩＣパッド２０４に接続されている。第１のダイオード２１８のカソードは、第２のダイオード２２８のアノードに結合され、そして、第２のダイオード２２８のカソードは、カスコードＧＧＮＦＥＴ２０２のドレイン、ノードＤに接続されている。プリチャージ回路２０６の第１の端子は正の電源Ｖｄｄに結合され、そして、プリチャージ回路２０６の第２の端子は、第２のダイオード２２８のカソードおよびカスコードＧＧＮＦＥＴ２０２のドレインに接続されている。カスコードＧＧＮＦＥＴ２０２のソース、ノードＳは、グランドに結合されている。
【００１９】
カスコードＧＧＮＦＥＴ２０２は、少なくとも２つのＮＦＥＴデバイス、第１のＮＦＥＴ２１２（Ｎｐ１）および第２の第ＮＦＥＴ２１４（Ｎｐ２）で構成される。第１のＮＦＥＴデバイス２１２のゲート端子は、抵抗器２２２を介して、接地に結合されている。第１のＮＦＥＴデバイス２１２のドレイン端子は、第２のＮＦＥＴデバイス２１４のソース端子に接続されている。第２のＮＦＥＴデバイス２１４は、第１のＮＦＥＴデバイス２１２にカスコードされている。第２のＮＦＥＴデバイス２１４のゲートは、抵抗２２４を介して、正の電源Ｖｄｄに結合されている。正の電源Ｖｄｄは、抵抗器２２４を介して第２のＮＦＥＴデバイス２１４のゲートに結合することによって、カスコードＧＧＮＦＥＴデバイス２０２にバイアスを提供する。
【００２０】
当業者には、正の電圧源から動作するチャージポンプ回路はまた、第２のＮＦＥＴデバイス２１４のゲートに結合することによって、カスコードＧＧＮＦＥＴデバイス２０２にバイアスを提供するために使用される得ることは明らかであろう。
【００２１】
プリチャージネットワーク２０６は、ダイオード２１６を具備する。ダイオード２１６のアノードは正のポテンシャルＶｄｄに結合されている。ダイオード２１６のカソードは、カスコードＧＧＮＦＥＴ２０２のドレイン、ノードＤに結合されている。代替の実施形態では、ダイオード接続ＭＯＳＦＥＴは、ダイオード２１６の代わりに使用することができる。
【００２２】
カスコードＧＧＮＦＥＴ２０２は、正電圧のＥＳＤパルスの期間中に、ＩＣパッド２０４からグランドにサージする電流をシャントするためのアクティブ放電パスを提供する。ＩＣパッド２０４での信号がグランドよりも高くスイングするので、ダイオードネットワーク２０８は、カスコードＧＧＮＦＥＴ２０２を横切る電圧を、カスコードＧＧＮＦＥＴが耐えられる（つまり、それがブレークダウンしない、または通常動作の期間中にターンオンしない）レベルに低減する。ダイオードのネットワークは、ＧＧＮＦＥＴに直列の各ダイオードの接合電圧の合計によって、通常動作の期間中のＥＳＤ保護デバイス２００のターンオン電圧を増加させる。結果として、ＩＣパッドでの許容可能な電圧スイングは増加する。選択された直列に接続されたダイオードの数は、ＥＳＤ回路のターンオン電圧を所望のレベルに設定するために用いることが可能である。
【００２３】
ダイオードネットワークはまた、カスコードＧＧＮＦＥＴ２０２によってＩＣパッド２０４に現れる高い容量性ローディング（capacitive loading）を低減する。ダイオードネットワーク２０８にプリチャージ回路２０６を結合することによって、ＩＣパッド２０４への容量性ローディングは、ダイオードネットワーク２０８のそれにまで低減される。
【００２４】
プリチャージ回路２０６は、カスコードＧＧＮＦＥＴ２０２のドレインでのＤＣ電圧レベルを確立する。カスコードＧＧＮＦＥＴのドレインにＤＣ電圧を確立することは、平衡ＤＣ電圧に達するために、カスコードＧＧＮＦＥＴのドレインに現れる信号からの、必要とされる電荷の量を減らす。よって、ＩＣパッドのキャパシタンスをダイオードネットワークのそれまでに効果的に減らすことができる。
【００２５】
ＥＳＤデバイス２００は、ＩＣパッドからグランドへの方向だけに電流を効率的に伝導することができ、よって、正電圧のＥＳＤパルスの期間中だけにＩＣにＥＳＤ保護を提供する。
【００２６】
ＥＳＤデバイス２００は、グランドからＩＣパッドへの方向に電流を伝導しないこともあるので、負電圧のＥＳＤパルスの期間中にＩＣにＥＳＤ保護を提供しないこともある。負電圧のＥＳＤパルスの期間中にＥＳＤ保護を提供することができる代替的な実施形態は以下に記載される。
【００２７】
図３は、負電圧のＥＳＤパルスの期間中にＥＳＤ保護を提供するＥＳＤ保護デバイス２００の代替の実施形態を示している。図３に示されるように、ＥＳＤ保護デバイス３００は、バイアス回路３０６、ダイオードネットワーク３０８およびカスコード接地ゲートＮＦＥＴ３０２を具備している。
【００２８】
バイアス回路３０６は、カスコードＧＧＮＦＥＴ３０２のソース、ノードＳに結合された第１の端子、グランドに結合された第２の端子、および、カスコード接地ゲートＮＦＥＴの第１のＮＦＥＴ３１２のゲートＧ２に結合された第３の端子を有する。
【００２９】
カスコードＧＧＮＦＥＴ３０２は、少なくとも２つのＮＦＥＴデバイス、第１のＮＦＥＴデバイス３１２（Ｎｎｌ）および第２のＮＦＥＴデバイス３１４（Ｎｎ２）で構成される。第１のＮＦＥＴデバイス３１２は、第２のＮＦＥＴデバイス３１４にカスコードされている。ＮＦＥＴデバイス３１２のドレインはグランドに結合されている。第１のＮＦＥＴデバイス３１２のゲートは、バイアス回路３０６の第３の端子に結合されている。第１のＮＦＥＴデバイス３１２のソースは、第２のＮＦＥＴデバイス３１４のドレインに接続されている。第２のデバイス３１４のゲートは、抵抗器３２４を介して、第２のＮＦＥＴデバイス３１４のソースに結合されている。
【００３０】
ダイオードネットワーク３０８は、直列に接続された第１のダイオード３１８および第２のダイオード３２８を具備している。例示の目的のために、２つだけ、３１８および３２８が示されている。当業者であれば、直列に接続された任意の数のダイオードがダイオードネットワーク３０８を形成することができることは理解できる。各ダイオードは、深いＮウェル内のＮ＋Ｐウェルダイオードである。ダイオードネットワークが１つのＮ＋Ｐウェルダイオードだけを具備するアプリケーションがある。ＮＦＥＴデバイスＮｎ１およびＮｎ２はトリプルウェルプロセス内にある。
【００３１】
カスコードＧＧＮＦＥＴ３０２は、負電圧のＥＳＤパルスの期間中に、グランドからＩＣパッド３０４への過電流をシャントするために、活性放電パス（active discharge path）を提供する。前の実施形態と同様のやり方で、ＩＣパッド３０４での信号がグランドよりも低くスイングするので、ダイオードネットワーク３０８は、カスコードＧＧＮＦＥＴ３０２を横切る電圧を、カスコードＧＧＮＦＥＴがブレークダウンすること、または通常動作の期間中にターンオンすることなく耐えられるレベルに低減する。ダイオードネットワークは、通常動作の期間中にＥＳＤ保護素子３００の電圧ターンオンを増大させ、そして、カスコードＧＧＮＦＥＴによって、ＩＣパッド３０４に現れる高い容量性ローディングを低減する。
【００３２】
カスコードバイアスは、ＮＦＥＴデバイスのペア、３１２Ｎｎ１および３１４Ｎｎ２が必要になる。ＮＦＥＴデバイスはトリプルウェルプロセス内であるため、負電圧がカスコードバイアスのために必要になる。カスコードＧＧＮＦＥＴのゲートでの適切な負電圧は、ＩＣの通常動作の期間中にカスコードＧＧＮＦＥＴがオフに留まることを保証する。負電圧は、図３の実施形態に示されたＩＣパッドに現れるＲＦ信号を用いたバイアス回路、または、図４の実施形態に示されたチャージポンプを用いたバイアス回路によって発生されても構わない。
【００３３】
当業者であれば、このような負の電源が使用可能である場合には、所望のカスコードバイアス電圧を提供するために負の電源を用いても構わないことは、明らかであろう。
【００３４】
図３の例示的な実施形態では、ダイオードネットワーク３０８は、ＲＦ信号を整流し、そして、カスコードＧＧＮＦＥＴ３０２のソース、ノードＳにＤＣ電圧を設定する。カスコードＧＧＮＦＥＴ３０２のソースにＤＣ電圧を確立することは、平衡ＤＣ電圧に達するために、カスコードＧＧＮＦＥＴ３０２のドレインに現れる信号からの必要とされる電荷の量を減らす。よって、ＩＣパッド３０２でのキャパシタンスをダイオードネットワーク３０８のそれまでに効果的に減らすことができる。
【００３５】
バイアス回路３０６は、ＮＦＥＴデバイスＮｎ１ ３１２のゲートＧ２に適切な負電圧を生成するために、カスコードＧＧＮＦＥＴのソースでのＤＣ電圧を使用する。
【００３６】
図４は、負のＥＳＤ電圧パルスの期間中にＥＳＤ保護を提供するＥＳＤ保護デバイスの代替の実施形態を示している。図４に示されるように、ＥＳＤ保護デバイス３００ａは、チャージポンプ回路３１６、ダイオードネットワーク３０８およびカスコード接地ゲートＮＦＥＴ３０２を具備している。
【００３７】
図４の例示的な実施形態では、チャージポンプ回路３１６は、ＮＦＥＴデバイス３１２のゲートに適切な負バイアス電圧を供給するバイアス回路３０６の代わりに使用される。チャージポンプ回路３１６は、正の電源Ｖｄｄに結合された第１の端末、グランドに結合された第２の端子およびＮＦＥＴ３１２のゲートに結合された第３の端子を有する。
【００３８】
チャージポンプ回路３１６は、所望のカスコードのバイアス電圧を供給するために、正の電源Ｖｄｄで動作する。
【００３９】
当業者であれば、電源の正電圧を負電圧に変換するために様々なチャージポンプ回路を用いることができることは明らかであり、したがって、チャージポンプ回路の実装は示されていない。
【００４０】
チャージポンプに現れる負荷はゲート容量であるため、チャージポンプは非常に少ない電力を消費するように設計することができる。
【００４１】
一般に、ダイオード３１８および３２８の深いＮウェル端子は、デバイス３１８および３２８の（それらのＰウェル接合とＮウェルとの間に形成された）寄生ダイオードを逆にバイアするために、正の電源Ｖｄｄに接続されている。
【００４２】
図５は、図３に示されるＥＳＤ保護デバイスの例示的な実施形態を示している。図５に示された例示的な実施形態では、バイアス回路３０６ａは、複数のＮＦＥＴｓ（３つ示される）および抵抗器を具備する。複数のＮＦＥＴｓは直列に接続され、そして、それらはディープＮウェル（Ｎ１、Ｎ２、およびＮ３）内に製造されている。
【００４３】
前記ＮＦＥＴｓは、ダイオード接続された構成になっており、そして、カスコードＧＧＮＦＥＴ３０２のゲートからそのカスコードＧＧＮＦＥＴのソースに低インピーダンスを提供する。カスコードＧＧＮＦＥＴのソースは、ＲＦ信号によってパワーアップされているので、カスコードＧＧＮＦＥＴのゲートでのカスコードバイアス電圧は、カスコードＧＧＮＦＥＴのソースでのバイアス電圧に急速に従う。カスコードＮＦＥＴのソースに関してのバイアス電圧は、ＮＦＥＴのしきい値電圧（Ｖｔ）降下の約３倍である。バイアス回路のＤＣ電流は、抵抗器Ｒｎ２ ３２６の値で割れたＮ１−Ｎ３のＶｔ降下の３倍の和を引いたカスコードＧＧＮＦＥＴのソースでのバイアス電圧によって設定される。ＮＦＥＴｓに接続されたダイオードの数は、カスコードＮＦＥＴに対して所望の負電圧を生成するために、適切に選択されている。
【００４４】
図３、図４および図５に示されたＥＳＤデバイスのパルス正ＥＳＤテスト（pulsed positive ESD testing）の期間中、ダイオード３２８のＮ＋／Ｐウェル接合は、順方向バイアスされたＰウェル／ディープＮウェル接合を介して、Ｖｄｄノードへとアバランシェを起こしたことが分かって、これはＥＳＤテスト期間中にグランドに保持される。その結果、ダイオード３２８は、ＥＳＤデバイスが到達できる所望のトリガ電圧の前に破壊するであろう。ダイオード３２８のＮ＋／Ｐウェル接合の障害電圧（failure voltage）は、ディープＮウェル端子および正の電源Ｖｄｄに抵抗器３０１を直列に配置することによって改善され得る。結果として、故障電圧は、故障期間中に起こり得る電流と電流の抵抗器３０１の抵抗値との積によって増加される。
【００４５】
図６は、正および負のＥＳＤ電圧パルスの期間中に保護を提供する双方向のＥＳＤ保護デバイスを示している。ＥＳＤ保護デバイス６００は、正のＥＳＤクランプ２００および負のＥＳＤクランプ３００を具備する。正のＥＳＤクランプ２００は、負のＥＳＤクランプ３００と並列に接続されている。正のＥＳＤクランプ２００は、正のＥＳＤパルスの期間中に保護を提供し、そして、図２のＥＳＤ保護回路を具備する。負のＥＳＤクランプ３００は、負のＥＳＤパルスの期間中にＥＳＤ保護を提供する。当業者には、図３、図４および図５に提示された例示的な実施形態のいずれも、負のＥＳＤクランプとして用いられ得ることは明らかであろう。
【００４６】
本実施形態は、ＣＭＯＳデバイスを参照して説明されている。しかし、当業者は、本発明は、バイポーラ、ＢｉＣＭＯＳプロセス、ＳｉＧｅ ＢｉＣＭＯＳ、および、ＥＳＤによって引き起こされるダメージを受けやすい他のプロセスに適用され得ることを分かるであろう。本発明は、ＥＳＤ過渡電圧が任意のゲート酸化膜やその他の脆弱な半導体デバイスを損傷しないように適切に制限するようなターンオン電圧および高電流クランプ特性を有するＥＳＤ保護デバイスの様々な実施形態を含んでいる。
【００４７】
図７は、（ｉ）ＩＣパッドに適用された正弦波電圧、（ｉｉ）図２に示される実施形態におけるような正のＥＳＤクランプおよび（ｉｉｉ）図５に示される実施形態におけるような負のＥＳＤクランプを伴う、ＩＣパッドの電圧の例示的な電気的シミュレーションを示している。正のＥＳＤクランプと負のＥＳＤクランプとは並列に接続されている。
【００４８】
無線周波数（ＲＦ）信号源抵抗は５０Ωに設定されていた。ＲＦ信号の振幅は６．５Ｖに設定されていた、そして、ＤＣオフセット電圧は１．１Ｖに設定されていた。周波数は２．５ＧＨｚに設定されていた。なお、数サイクルの間は、ＥＳＤ保護デバイス２００のカスコードＧＧＮＦＥＴのドレイン、ノードＤの部分的な充電、および、ＥＳＤ保護デバイス３００のカスコードＧＧＮＦＥＴのソース、ノードＳの完全の充電に起因する、短い過渡電流（brief transient）がある。数サイクルの後、定常状態に達する。
【００４９】
図８は、図５のドレインノードＤおよび図５のＥＳＤ保護デバイスのソースノードＳのバイアス電圧を示している。曲線８００は、ドレインノードＤでのバイアス電圧を示している。そして、曲線８０１は、ソースノードＳでのバイアス電圧を示している。なお、前記複数の電圧は、カスコードＧＧＮＦＥＴの最大ブレークダウン電圧よりも低く、提示された例では７．２Ｖである。
【００５０】
図９は、ＩＣパッドでの定常状態の電圧および電流の波形を示している。曲線９００は、定常状態の電圧波形を示し、そして、曲線９０１は、定常状態の電流波形を示している。なお、電流は、電圧とは約９０度の位相の不一致があり、これは主に２つのＥＳＤクランプの容量性ローディングの結果である。実効容量は１２５ｆＦになると計算される。
【００５１】
図１０は、正のＥＳＤパルスに対しての、図２および５に示された例示的なＥＳＤ保護デバイスを具備している製造された双方向のＥＳＤ保護デバイスの測定された伝送線パルス（ＴＬＰ）プロットを示している。
【００５２】
図１１は、負のＥＳＤパルスに対しての、図２および５に示された例示的なＥＳＤ保護デバイスを具備している製造された双方向のＥＳＤ保護デバイスの測定された伝送線パルス（ＴＬＰ）プロットを示している。
【００５３】
測定に用いられたＴＬＰは１００ｎｓのパルス幅を持っていた。ＴＬＰ故障電流と人体モデル（ＨＢＭ）故障電圧との間の変換係数は、約２ｋＶ ＨＢＭ／Ａ ＴＬＰである。したがって、この複合クランプは、２ｋＶ ＨＢＭの業界全体の共通仕様のために十分以上である。
【００５４】
図１２は、集積化された単極三投（ＳＰ３Ｔ）ＲＦフロントエンド（ＲＦＦＥ）スイッチに結合されたＩＣパッドを有するＩＣを示している。ＩＣパッドは、双方向ＥＳＤクランプによって保護されている。双方向ＥＳＤクランプ１０１０は、ＩＣパッド１０１４に印加される正電圧または負電圧のＥＳＤパルスのどちらかの期間中にＩＣ１０００に保護を提供するために、ＩＣパッド１０１４に結合されている。双方向クランプ１０１０は、図６のデバイス６００などのデバイスを具備する。
【００５５】
ＩＣパッドは、ＲＦフロントエンド（ＲＦＦＥ）スイッチ１０１３を介して、集積化されたパワーアンプ１０１１、集積化された低ノイズ増幅器１０１２、および、第２のＩＣ１０１５に結合されている。ＲＦＦＥスイッチ１０１３は、単極三投（ＳＰ３Ｔ）スイッチであり、そして、送信パス１０２３、受信パス１０２４および第２のＩＣパス１０２５を具備している。ＲＦＦＥスイッチ１０１３は、３つのポート、ポート−１（Ｐ１）、ポート−２（Ｐ２）およびポート−３（Ｐ３）を有する単極であり、それぞれ、信パス１０２３、受信パス１０２４および第２のＩＣパス１０２５に関連づけられている。
【００５６】
送信パス１０２３は、ＰＡ１０１１に結合された第１の端末、ＩＣパッド１０１４に結合された第２の端子、および、グランドに結合された第３の端子を有する。受信パス１０２４は、ＬＮＡ１０１２に結合された第１の端末、ＩＣパッド１０１４に結合された第２の端子、および、グランドに結合された第３の端子を有する。第２のＩＣパス１０２５は、第２のＩＣパッド１０３４に結合された第１の端末、ＩＣパッド１０１４に結合された第２の端子、および、グランドに結合された第３の端子を有する。第２のＩＣパッド１０３４は、負のＥＳＤダイオード１０３２および正のＥＳＤダイオード１０３０に結合されている。
【００５７】
特定の状況では、ＲＦＦＥスイッチを介してＩＣパッドに結合されたＲＦ回路のＲＦ性能を向上させるために、双方向ＥＳＤクランプ１０１０に現れる寄生容量をさらに低減することが望ましい。
【００５８】
寄生容量のさらなる低減は、図２のＥＳＤデバイス２００などの正のＥＳＤクランプが、ＲＦＦＥスイッチまたは第２のＩＣのパッドまたはそれらの両方に結合されたＩＣパッドにＥＳＤ保護を提供するために用いられさえすれば、可能であり得る。１つのＥＳＤクランプだけがＩＣパッドに結合されているときに、寄生容量はかなり低減される。
【００５９】
図１３は、ＲＦＦＥスイッチに結合されたＩＣパッドを有するＩＣのＥＳＤ保護の例示的な実施形態を示している。
【００６０】
ＩＣパッド１１１４は、正のＥＳＤクランプ１１１０に結合されている。ＩＣパッドは、ＲＦフロントエンド（ＲＦＦＥ）スイッチ１１１３を介して、集積化されたパワーアンプ１１１１、集積化された低ノイズ増幅器１１１２および第２のＩＣ１１１５にさらに結合されている。ＲＦＦＥスイッチ１１１３は、単極三投（ＳＰ３Ｔ）スイッチであり、そして、送信パス１１２３、受信パス１１２４および第２のＩＣパス１１２５を具備する。第２のＩＣパス１１２５は、直列スイッチ１１４０およびシャントスイッチ１１４４を具備する。直列スイッチ１１４０は、ＩＣパッド１１１４に結合された１つの端子および第２のＩＣパッド１１３４に結合された第２の端子を有する。
【００６１】
ＲＦＦＥスイッチ１１１３は、３つのポート、それぞれ、送信パス１１２３、受信パス１１２４および第２のＩＣパス１１２５に関連づけられている、ポート−１（Ｐ１）、ポート−２（Ｐ２）およびポート−３（Ｐ３）を有する単極である。
【００６２】
送信パス１０２３は、ＰＡ１１１１に結合された第１の端末、ＩＣパッド１１１４に結合された第２の端子、および、グランドに結合された第３の端子を有する。受信パス１１２４は、ＬＮＡ１１１２に結合された第１の端末、ＩＣパッド１１１４に結合された第２の端子、および、グランドに結合された第３の端子を有する。第２のＩＣパス１１２５は、第２のＩＣパッド１１３４に結合された第１の端末、ＩＣパッド１１１４に結合された第２の端子、および、グランドに結合された第３の端子を有する。第２のＩＣパッド１１３４は、正のＥＳＤクランプ１１３０およびＥＳＤ保護回路１１２４に結合されている。正のＥＳＤクランプ１１１０および１１３０の各々は、図２のデバイス２０００などのＥＳＤデバイスを具備する。
【００６３】
正のＥＳＤクランプ１１１０は、ＩＣパッド１１１４に印加された正のＥＳＤ電圧パルスの期間中に、ＩＣ１１００にＥＳＤ保護を提供する。しかし、図２のＥＳＤデバイス２０００は、グランドからＩＣパッド１１１４への方向に電流を効率的に伝導することができないこともあり、よって、負電圧のＥＳＤ電圧の期間中にＩＣにＥＳＤ保護を提供することができないこともある。負電圧のＥＳＤパルスに対してのＥＳＤ保護は、ＩＣパッド１１１４から負のＥＳＤダイオード１１３２のグランドまでに形成された低インピーダンスパスによって提供される。
【００６４】
低インピーダンスパスは、直列スイッチ１１４０およびＥＳＤ保護回路１１４２を具備する。ＥＳＤ保護回路１１４２は、グランドに結合されたアノードおよびＩＣパッド１１３４に接続されたカソードを有するＥＳＤダイオード１１３２を具備する。
【００６５】
負電圧のＥＳＤパルスの期間中、ＩＣパッド１１１４はグランドよりも低い電位にある。結果として、第２のＩＣパス１１２５の直列スイッチ１１４０は、ターンオンし、そして、ＥＳＤダイオード１１３２を介してグランドから低インピーダンスパスを提供する。したがって、ＥＳＤ電流は、負のＥＳＤ電圧パルスの期間中、ＥＳＤダイオードを介してグラウンドから流れることができる。
【００６６】
ＥＳＤダイオードなどのＥＳＤ保護回路を介してグランドに結合されるＲＦＦＥスイッチのパスがない場合、図１４に示されるようなＥＳＤ保護回路を形成するために、ＥＳＤダイオードはＲＦＦＥスイッチのシャントパスに適切に接続することが可能であり、そして、以下に記載される。
【００６７】
図１４は、ＲＦＦＥスイッチに結合されたＩＣパッドを有するＩＣのＥＳＤ保護の代替の実施形態を示している。
【００６８】
ＩＣパッド１２１４は、正のＥＳＤクランプ１２１０に結合されている。ＩＣパッドは、ＲＦフロントエンド（ＲＦＦＥ）スイッチ１２１３を介して、集積化されたパワーアンプ１２１１、集積化された低ノイズ増幅器１２１２にさらに結合されている。ＲＦＦＥスイッチ１２１３は、単極双投（ＳＰ２Ｔ）スイッチであり、そして、送信パス１２２３および受信パス１２２４を具備する。受信パス１２２４は、直列スイッチ１２４０およびシャントスイッチ１２４４を具備する。シャントスイッチ１２４４は、キャパシタ１２３０を介してグランドに結合されている。
【００６９】
ＲＦＦＥスイッチ１２１３は、２つのポート、それぞれ、送信パス１２２３および受信パス１２２４に関連づけられている、ポート−１（Ｐ１）およびポート−２（Ｐ２）を有する単極である。
【００７０】
送信パス１２２３は、ＰＡ１２１１に結合された第１の端末、ＩＣパッド１２１４に結合された第２の端子、および、グランドに結合された第３の端子を有する。受信パス１２２４は、ＬＮＡ１２１２に結合された第１の端末、ＩＣパッド１２１４に結合された第２の端子、および、グランドに結合された第３の端子を有する。
【００７１】
正のＥＳＤクランプ１２１０は、図２のＥＳＤデバイス２００などのＥＳＤデバイスを具備する。
【００７２】
正のＥＳＤクランプ１２１０は、ＩＣパッド１２１４に印加された正電圧のＥＳＤパルスの期間中、ＩＣ１２００にＥＳＤ保護を提供する。しかし、図２のＥＳＤデバイス２０００は、グランドからＩＣパッド１２１４への方向に電流を効率的に伝導することができないこともあり、よって、負電圧のＥＳＤ電圧パルスの期間中にＩＣにＥＳＤ保護を提供することができないこともある。
【００７３】
負電圧のＥＳＤパルスに対してのＥＳＤ保護は、直列スイッチ１２４０をＥＳＤ保護回路１２４２に接続することによって提供されている。ＥＳＤ保護回路１２４２は、ＥＳＤダイオード１２３２に結合されたシャントスイッチ１２４４を含む。ＥＳＤダイオード１２３２は、グランドに結合されたアノードおよびシャントスイッチ１１３４に結合されたカソードを有する。負電圧のＥＳＤパルスの期間中、ＩＣパッド１２１４はグランドよりも低い電位にある。結果として、直列スイッチ１２４０およびシャントスイッチ１２４４はターンオンして、ＥＳＤダイオード１２３２を介してグランドからＩＣパッドに低インピーダンスパスを提供する。したがって、ＥＳＤ電流は、負電圧のＥＳＤパルスの期間中、ＥＳＤダイオードを介してグラウンドから流れることができる。
【００７４】
当業者は、図１３および図１４を参照して示された提案されたソルーションは、ＳＰ３ＴおよびＳＰ２ＴタイプのＲＦＦＥスイッチには限定されないこともさらに分かるであろう。提案されたＥＳＤ保護ソリューションは、ＲＦＦＥスイッチに結合されたＩＣパッドを有するＩＣにＥＳＤ保護を提供し得り、ここで、前記ＲＦＦＥスイッチは各々にポートがある任意の数のパス（path）を具備する。
【００７５】
図１５は、負電圧のＥＳＤパルスに対しての製造された双方向のＥＳＤ保護デバイスの測定された伝送線パルス（ＴＬＰ）プロットを示している。測定に使用されたＴＬＰは１００ｎｓのパルス幅を持っていた。なお、電圧および電流は、絶対値としてプロットされており、そして、実際にはグランドに対しては負である。正のＥＳＤパルスのＴＬＰ測定は、図１０に示された結果と同じ結果を示しており、何故なら、ＥＳＤ保護は、主に正のＥＳＣクランプによるからである。
【００７６】
当業者には、本明細書に開示された実施例に関連して説明された種々の例示的な論理ブロック、モジュール、回路およびアルゴリズムステップは、電子的なハードウェア、コンピュータソフトウェアまたはこれらの組み合わせとして実装され得ることが、さらに理解されるだろう。ハードウェアとソフトウェアとの互換性を明確に示すために、種々の例示的な要素、ブロック、モジュール、回路、およびステップは、全般的にそれらの機能性の観点から、上記では説明してきた。そのような機能性がハードウェアで実装されるかソフトウェアで実装されるかは、個々のアプリケーションおよび全体のシステムに課せられた設計の制約に依存する。当業者は、上記の機能性を、各個別のアプリケーションにつき種々の方法で実装し得るが、そのような実装の決定は、開示された例示的な実施形態の範囲からの逸脱を生じさせないものとして解釈されるべきではない。
【００７７】
本明細書内に開示された実施形態に関連して述べられた種々の例示的な論理ブロック、モジュールおよび回路は、本明細書で述べられた機能を実行するように設計された汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイシグナル（ＦＰＧＡ）、またはその他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア部品、またはこれらを組み合わせたものによって、実装または実行され得る。汎用プロセッサは、マイクロプロセッサであっても良いが、代わりにプロセッサは従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであっても良い。プロセッサはまた、コンピューティングデバイスを組み合わせたものとして実装されてもよく、例えば、ＤＳＰとマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアと接続された一つ以上のマイクロプロセッサ、またはその他のそのような構成を組み合わせたものである。
【００７８】
本明細書に開示された実施形態に関連して述べられた方法またはアルゴリズムのステップは、ハードウェア、プロセシングによって実行されるソフトウェアモジュール、またはこれら２つを組み合わせたものによって、直接的に具体化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取り専用メモリ（ＲＯＭ）、消去可能なプログラマブル読取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能なプログラマブル読取り専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体内に存在し得る。例示的な記憶媒体は、プロセッサが、記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができるようにプロセッサに結合されている。代替法では、記憶媒体は、プロセッサと一体であってよい。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在してもよい。ＡＳＩＣは、ユーザ端末内に存在してもよい。代替法では、プロセッサおよび記憶媒体は、ユーザ端末内でディスクリートコンポーネントとして存在してもよい。
【００７９】
１つまたは複数の例示の実施形態においては、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの適切な任意の組合せの形で実施され得る。ソフトウェアの形でインプリメントされる場合、それらの機能は、コンピュータ読取り可能媒体上に１つまたは複数の命令またはコードとして記憶され、あるいはその上で送信され得る。コンピュータ読取り可能媒体は、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含めて、コンピュータストレージ媒体と、通信媒体との両方を含んでいる。ストレージ媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体とすることができる。例として、限定するものではないが、そのようなコンピュータストレージ媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、もしくは命令またはデータ構造の形態で望ましいプログラムコードを搬送し、または記憶するために使用されることができ、そしてコンピュータによってアクセスされることができる他の任意の媒体、を備えることができる。また、いかなる接続（connection）もコンピュータ読取り可能媒体と適切に呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア(twisted pair)、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、マイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、そのときには同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、マイクロ波などのワイヤレス技術は、媒体の定義の中に含まれる。ここにおいて使用されるようなディスク(Disk)およびディスク(disc)は、コンパクトディスク(compact disc)（ＣＤ）、レーザーディスク（登録商標）(laser disc)、光ディスク(optical disc)、デジタル多用途ディスク(digital versatile disc)（ＤＶＤ）、フロッピー（登録商標）ディスク(floppy（登録商標） disk)、およびブルーレイディスク(blu-ray disc)を含み、ここでディスク(disks)は通常、データを磁気的に再生するが、ディスク(discs)は、レーザを用いて光学的にデータを再生する。上記の組合せもまた、コンピュータ読取り可能媒体の範囲内に含められるべきである。
【００８０】
開示された例示的な実施形態の先の説明は、任意の当業者が本発明を作るかまたは使用することを可能にするために提供されている。これらの例示的な実施形態に対する種々の変更が、当業者に容易に明らかになることになり、そして、本明細書で規定される一般的な原理が、本発明の趣旨または範囲から逸脱することなく、他の実施形態に適用されてもよい。したがって、本発明は、本明細書で示す実施形態に限定されることを意図されるのではなく、添付特許請求の範囲によって規定される原理および新規な特徴に矛盾しない、考えられる最も広い範囲に一致することが意図される。
以下に、本願出願時の請求の範囲に記載された発明を付記する。
［１］集積回路（ＩＣ）に正電圧のＥＳＤパルスに対する保護を提供する、カスコード接地ゲートＮＦＥＴを含むデバイスであって、
前記ＩＣのＩＣパッドと前記カスコード接地ゲートＮＦＥＴのドレインとの間に結合されたダイオードネットワーク、ここで、前記ダイオードネットワークは、前記デバイスの前記ターンオン電圧を所望のレベルに設定する；および
前記ＩＣパッドでの容量性ローディング（capacitive loading）を低減するために、前記カスコード接地ゲートＮＦＥＴの前記ドレインでの前記バイアス電圧を所望のレベルに設定するための、プリチャージ回路；
を具備してなるデバイス。
［２］前記プリチャージ回路は、正の電源に結合されたアノードと、前記カスコード接地ゲートＮＦＥＴの前記ドレインおよび前記ダイオードネットワークに結合されたカソードとを有するダイオードを具備してなる［１］に記載のデバイス。
［３］前記ダイオードネットワークは、少なくとも、前記カスコード接地ゲートＮＦＥＴの前記ドレインに結合されたカソードと、前記ＩＣの前記ＩＣパッドに結合されたアノードとを有する第１のダイオードを具備してなる［１］に記載のデバイス。
［４］前記ダイオードネットワークは、前記ＩＣの前記ＩＣパッドに結合された前記第１のダイードのアノードと、前記カスコード接地ゲートＮＦＥＴの前記ドレインに結合された最後のダイオードのカソードとを有する、直列に接続された複数のダイオードを具備してなる［３］に記載のデバイス。
［５］前記複数のダイードは、Ｐ＋Ｎウェルダイードである［４］に記載のデバイス。
［６］前記カスコード接地ゲートＮＦＥＴは、少なくともカスコード構成の第１のＮＦＥＴおよび第２のＮＦＥＴを具備してなり、ここで、前記第１のＮＦＥＴのゲートは第１の抵抗器を介してグランドに結合され、前記第１のＮＦＥＴの前記ドレインは前記第２のＮＦＥＴの前記ソースに接続され、前記第２のＮＦＥＴの前記ドレインは前記ダイオードネットワークに結合され、そして、前記第２のＮＦＥＴの前記ゲートは第２の抵抗器を介して電源に結合されている［１］に記載のデバイス。
［７］前記カスコード接地ゲートＮＦＥＴのゲートをバイアスするためのチャージポンプをさらに具備してなる［１］に記載のデバイス。
［８］ＩＣに負電圧のＥＳＤパルスに対する保護を提供する、カスコード接地ゲートＮＦＥＴを含むデバイスであって、
前記ＩＣのＩＣパッドと前記カスコード接地ゲートＮＦＥＴの前記ソースとの間に結合されたダイオードネットワーク、ここで、前記ダイオードネットワークは、前記デバイスの前記ターンオン電圧を所望のレベルに設定する；および
前記カスコード接地ゲートＮＦＥＴの前記ゲートで所望の負電圧レベルに設定するためのバイアス回路
を具備してなるデバイス。
［９］前記カスコード接地ゲートＮＦＥＴは、少なくともカスコード構成の第１のＮＦＥＴおよび第２のＮＦＥＴを具備してなり、ここで、前記バイアス回路は、前記第２のＮＦＥＴの前記ソースに結合された第１の端子、グランドに結合された第２の端子、および、前記第１のＮＦＥＴの前記ゲートに結合された第３の端子を有し、前記第３の端子は、前記第１のＮＦＥＴの前記ゲートに所望の負電圧レベルを提供する［８］に記載のデバイス。
［１０］前記ダイオードネットワークは、少なくとも、前記カスコード接地ゲートＮＦＥＴの前記ソースに結合されたアノードと、前記ＩＣの前記ＩＣパッドに結合されたカソードとを有する第１のダイードを具備してなる［８］に記載のデバイス。
［１１］前記ダイオードネットワークは、直列に接続された複数のダイオードを具備してなり、前記複数のダイオードは、前記ＩＣの前記ＩＣパッドに結合された前記直列中の最初（the first）のダイードのアノードと、前記カスコード接地ゲートＮＦＥＴの前記ドレインに結合された前記直列中の最後（the last）のダイオードのカソードとを有している［１０］に記載のデバイス。
［１２］前記ダイオードは、抵抗器を介して正の電源に結合されたディープＮウェル端子を有するＮ＋Ｐウェルダイードである［１１］に記載のデバイス。
［１３］前記バイアス回路は、前記第１のＮＦＥＴの前記ゲートに所望の負電圧レベルを設定するためのチャージポンプである［９］に記載のデバイス。
［１４］前記バイアス回路は、直列接続の複数のＮＦＥＴおよび抵抗器を具備してなり、ここで、各ＮＦＥＴデバイスは、前記カスコード接地ゲートＮＦＥＴの前記第２のＮＦＥＴの前記ソースに結合された第１のＮＦＥＴデバイス、前記カスコード接地ゲートＮＦＥＴの前記第１のＮＦＥＴの前記ゲートおよび前記抵抗器の第１の端子に結合された前記直列接続の最後のＮＦＥＴデバイス、グランドに結合された前記抵抗機器の前記第２の端子を有する、ダイオードとして構成されている［９］に記載のデバイス。
［１５］ＩＣに正電圧のＥＳＤパルスによって引き起こされるＥＳＤ放電に対する保護を提供するための、カスコード接地ゲートＮＦＥＴ（２０２）、プリチャージ回路およびダイオードネットワークを有する第１のＥＳＤクランプ、ここで、前記ダイオードネットワークは前記ＩＣのＩＣパッドと前記カスコード接地ゲートＮＦＥＴのドレインノードとの間に結合され、および、ここで、前記第１のＥＳＤクランプは、前記ＩＣパッドからグランドに放電するために、前記ＥＳＤ放電に対して電気的パス（electrical path）を提供する；および
前記ＩＣに負電圧のＥＳＤパルスによって引き起こされるＥＳＤ放電に対する保護を提供するための、前記第１のＥＳＤクランプに並列に結合された、カスコード接地ゲートＮＦＥＴ、バイアス回路およびダイオードネットワークを有する第２のＥＳＤクランプ、ここで、前記ダイオードネットワークは前記ＩＣのＩＣパッドと前記カスコード接地ゲートＮＦＥＴのソースとの間に結合され、および、ここで、前記第２のＥＳＤクランプは、グランドからＩＣパッドに放電するために、前記ＥＳＤ放電に対して電気的パスを提供する
を具備してなるデバイス。
［１６］前記バイアス回路は、前記第２のＥＳＤクランプの前記カスコード接地ゲートＮＦＥＴの前記ゲートに所望の負電圧を設定する。
［１７］ＲＦフロントエンド（ＲＦＦＥ）スイッチに結合されたＩＣパッドを含んでいるＩＣであって、
ＥＳＤクランプであって、カスコード接地ゲートＮＦＥＴ、プリチャージ回路および前記ＥＳＤクランプのターンオン電圧を所望のレベルに設定するためのダイオードネットワークを有する前記ＥＳＤクランプ、ここで、前記ダイオードネットワークは前記ＩＣの前記ＩＣパッドと前記カスコード接地ゲートＮＦＥＴのドレインとの間に結合され、および、ここで、前記ＥＳＤクランプは、前記ＩＣパッドからグランドに放電するために、前記ＥＳＤ放電に対して電気的パスを提供することにより、前記ＩＣに正電圧のＥＳＤパルスによって引き起こされる放電に対する保護を提供する；および
負電圧のＥＳＤパルスに対して前記ＩＣを保護するための、グランドから前記ＩＣパッドに放電するために前記ＥＳＤ放電に対して電気的パスを提供する、グランドと前記ＲＦＦＥスイッチの直列スイッチとの間に結合されたＥＳＤ保護回路
を具備してなるＩＣ。
［１８］前記ＥＳＤ保護回路は、グランドに結合されたアノードと、前記直列スイッチに結合されたカソードとを有するＥＳＤダイードである［１７］に記載のＩＣ。
［１９］前記ＥＳＤ保護回路は、ＥＳＤダイードに結合された前記ＲＦＦＥスイッチのシャントスイッチを具備してなり、前記ＥＳＤダイードは、グランドに結合されたアノードと、前記シャントスイッチに結合されたカソードとを有する［１７］に記載のＩＣ。
［２０］前記プリチャージ回路は、前記ＩＣパッドでの容量性ローディングを低減するために、前記カスコード接地ゲートＮＦＥＴの前記ドレインでのバイアス電圧を所望のレベルに設定する［１７］に記載のＩＣ。
［２１］前記プリチャージ回路は、正の電源に結合されたアノードと、前記カスコード接地ゲートＮＦＥＴの前記ドレインおよび前記ダイオードネットワークに結合されたカソードとを有するダイオードを具備してなる［２０］に記載のＩＣ
［２２］前記ダイオードネットワークは、少なくとも、前記カスコード接地ゲートＮＦＥＴの前記ドレインに結合されたカソードと、前記ＩＣの前記ＩＣパッドに結合されたアノードとを有する第１のダイードを具備してなる［１７］に記載のＩＣ。
［２３］前記ダイオードネットワークは、直列に接続された複数のダイオードであって、前記ＩＣの前記ＩＣパッドに結合された前記直列中の最初の前記ダイードのアノードと、前記カスコード接地ゲートＮＦＥＴの前記ドレインに結合された前記直列中の最後のダイオードのカソードとを有する前記複数のダイオードを具備してなる［２０］に記載のＩＣ。
［２４］前記複数のダイオードは、Ｐ＋Ｎウェルダイオードである［２３］に記載のＩＣ。
［２５］前記カスコード接地ゲートＮＦＥＴは、少なくともカスコード構成の第１のＮＦＥＴおよび第２のＮＦＥＴを具備してなり、そして、ここで、前記第１のＮＦＥＴの前記ゲートは第１の抵抗器を介してグランドに結合され、前記第１のＮＦＥＴの前記ドレインは前記第２のＮＦＥＴの前記ソースに接続され、前記第２のＮＦＥＴの前記ドレインは前記ダイオードネットワークに結合され、そして、前記第２のＮＦＥＴの前記ゲートは第２の抵抗器を介して電源に結合されている［１７］に記載のＩＣ。
［２６］ＩＣに正電圧のＥＳＤパルスによって引き起こされるＥＳＤ放電に対する保護を提供するためのＥＳＤクランプを含んでいるデバイス（２００）であって、
前記デバイスのターンオン電圧を所望のレベルに設定するための、前記ＩＣのＩＣパッドと前記ＥＳＤクランプのノードとの間に結合された手段；および
前記ＩＣパッドでの容量性ローディングを低減するために、前記ノードにバイアス電圧を所望のレベルに設定するための手段
を具備してなるデバイス。
［２７］ＩＣに負電圧のＥＳＤパルスに対する保護を提供するための、少なくとも第１の端子および第２の端子を有するＥＳＤクランプを含んでいるデバイス；
前記デバイスのターンオン電圧を所望のレベルに設定するための、前記ＩＣのＩＣパッドと前記ＥＳＤクランプの第１の端子との間に結合された手段；および
前記ＥＳＤクランプの前記第２の端子に所望の負電圧レベルを提供するために、前記ＥＳＤクランプの前記第１の端子および前記第２の端子にバイアス電圧を所望のレベルに設定するための手段
を具備してなるデバイス。
［２８］ＲＦＦＥスイッチに結合されたＩＣパッドを含んでいるＩＣであって、
ＥＳＤクランプであって、（ｉ）カスコード接地ゲートＮＦＥＴ（２０２）、（ｉｉ）前記ＥＳＤクランプのターンオン電圧を所望のレベルに設定するための、前記ＩＣの前記ＩＣパッド（１１１４，１２１４）と前記カスコード接地ゲートＮＦＥＴのドレインとの間に結合された、手段、および、（ｉｉｉ）前記ＩＣパッドでの容量性ローディングを低減するために、前記カスコード接地ゲートＮＦＥＴの前記端子でのバイアス電圧を所望のレベルに設定する、手段を有しており、ここで、前記ＥＳＤクランプ（１１１０，２００）は、前記ＩＣパッドからグランドに放電するために、前記ＥＳＤ放電に対して電気的パスを提供することにより、前記ＩＣ（１１００，１２００）に正電圧のＥＳＤパルスによって引き起こされる放電に対する保護を提供する；および
負電圧のＥＳＤパルスに対して前記ＩＣ（１１００，１２００）を保護するための、グランドから前記ＩＣパッドに放電するために前記ＥＳＤ放電に対して電気的パスを提供する、グランドと前記ＲＦＦＥスイッチの直列スイッチ（１１２５，１２４０）との間に結合された手段（１１４２，１２４２）
を具備してなるＩＣ。
【図１】
0005612128.tif 000002
【図２】
0005612128.tif 000003
【図３】
0005612128.tif 000004
【図４】
0005612128.tif 000005
【図５】
0005612128.tif 000006
【図６】
0005612128.tif 000007
【図７】
0005612128.tif 000008
【図８】
0005612128.tif 000009
【図９】
0005612128.tif 000010
【図１０】
0005612128.tif 000011
【図１１】
0005612128.tif 000012
【図１２】
0005612128.tif 000013
【図１３】
0005612128.tif 000014
【図１４】
0005612128.tif 000015
【図１５】
0005612128.tif 000016