(57)【特許請求の範囲】
【請求項１】
水平方向に延びる複数の水平電極と垂直方向に延びる複数の垂直電極がクロスポイント構造に配置された抵抗変化型メモリセルアレイであって、
前記各電極の対向領域に整流絶縁膜，導電層，及び抵抗可変膜が設けられ、前記整流絶縁膜は前記水平電極及び前記垂直電極の一方の側面に接して設けられ、前記抵抗可変膜は前記水平電極及び垂直電極の他方の側面に接して設けられ、前記導電層は前記整流絶縁膜と前記抵抗可変膜との間に設けられ、前記導電層は前記水平電極方向又は前記垂直電極方向の断面において隣接する電極間の領域で分断されており、前記各電極の対向領域において、前記水平電極の側面は凹曲面であり、前記垂直電極の側面は凸曲面であることを特徴とする抵抗変化型メモリセルアレイ。
【請求項２】
水平方向に延びる複数の水平電極と垂直方向に延びる複数の垂直電極がクロスポイント構造に配置された抵抗変化型メモリセルアレイであって、
前記各電極の対向領域に整流絶縁膜，導電層，及び抵抗可変膜が設けられ、前記整流絶縁膜は前記水平電極及び前記垂直電極の一方の側面に接して設けられ、前記抵抗可変膜は前記水平電極及び垂直電極の他方の側面に接して設けられ、前記導電層は前記整流絶縁膜と前記抵抗可変膜との間に設けられ、前記導電層は前記水平電極方向又は前記垂直電極方向の断面において隣接する電極間の領域で分断されており、前記水平電極の前記垂直電極に対向する面には、前記垂直電極に対向している領域を含み該領域よりも大きな凹部が形成されていることを特徴とする抵抗変化型メモリセルアレイ。
【請求項３】
前記整流絶縁膜は前記水平電極の側面に接して設けられ、前記抵抗可変膜は前記垂直電極の側面に接して設けられ、前記抵抗可変膜の前記各電極の対向方向と直交する方向の面積は前記整流絶縁膜の前記対向方向と直交する方向の面積よりも小さいことを特徴とする請求項１または２記載の抵抗変化型メモリセルアレイ。
【請求項４】
前記抵抗可変膜は前記垂直電極の周囲側面を覆うように設けられ、前記導電層は前記抵抗可変膜の周囲側面を覆うように設けられ、前記整流絶縁膜は前記導電層の周囲側面を覆うように設けられ、且つ前記整流絶縁膜の一部が前記水平電極の側面に接して設けられていることを特徴とする請求項３記載の抵抗変化型メモリセルアレイ。
【請求項５】
水平方向に延びる複数の水平電極と垂直方向に延びる複数の垂直電極がクロスポイント構造に配置された抵抗変化型メモリセルアレイであって、
前記各電極の対向領域に整流絶縁膜，導電層，及び抵抗可変膜が設けられ、前記整流絶縁膜は前記水平電極及び前記垂直電極の一方の側面に接して設けられ、前記抵抗可変膜は前記水平電極及び垂直電極の他方の側面に接して設けられ、前記導電層は前記整流絶縁膜と前記抵抗可変膜との間に設けられ、前記導電層は前記水平電極方向又は前記垂直電極方向の断面において隣接する電極間の領域で分断されており、前記整流絶縁膜は前記垂直電極の側面に接して設けられ、前記抵抗可変膜は前記水平電極の側面に接して設けられ、前記整流絶縁膜の前記各電極の対向方向と直交する方向の面積は前記抵抗可変膜の前記対向方向と直交する方向の面積よりも小さいことを特徴とする抵抗変化型メモリセルアレイ。
【請求項６】
前記各電極の対向領域において、前記水平電極の側面は凹曲面であり、前記垂直電極の側面は凸曲面であることを特徴とする請求項５に記載の抵抗変化型メモリセルアレイ。
【請求項７】
前記水平電極の前記垂直電極に対向する面には、前記垂直電極に対向している領域を含み該領域よりも大きな凹部が形成されていることを特徴とする請求項５に記載の抵抗変化型メモリセルアレイ。
【請求項８】
前記整流絶縁膜は前記垂直電極の周囲側面を覆うように設けられ、前記導電層は前記整流絶縁膜の周囲側面を覆うように設けられ、前記抵抗可変膜は前記導電層の周囲側面を覆うように設けられ、且つ前記抵抗可変膜の一部が前記水平電極の側面に接して設けられていることを特徴とする請求項５記載の抵抗変化型メモリセルアレイ。
【請求項９】
水平方向に延びる複数の水平電極と垂直方向に延びる複数の垂直電極がクロスポイント構造に配置された抵抗変化型メモリセルアレイであって、
前記各電極の対向領域に整流絶縁膜と抵抗可変膜が接するように設けられ、前記整流絶縁膜は前記垂直電極の側面に接して設けられ、前記抵抗可変膜は前記水平電極の側面に接して設けられ、前記整流絶縁膜の前記各電極の対向方向と直交する方向の面積は前記抵抗可変膜の前記対向方向と直交する方向の面積よりも小さいことを特徴とする抵抗変化型メモリセルアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロスポイント構造の抵抗変化型メモリセルアレイに関する。
【背景技術】
【０００２】
近年、三次元の抵抗変化型メモリセルアレイの一つとして、製造工程中の膜質劣化を回避すると共に製造コストを低減できるセルアレイ構造が提案されている（例えば、特許文献１及び非特許文献１参照）。これらのセルアレイ構造では、水平方向に延びる複数の水平電極と垂直方向に延びる複数の垂直電極がクロスポイント構造に配置されている。そして、水平電極と垂直電極との間に抵抗可変膜が挟まれたセルアレイ構造になっている。
【０００３】
しかし、この種のセルアレイ構造にあっては、次のような問題があった。即ち、抵抗変化型メモリセルアレイでは、アレイの規模や用途により、非選択セルを流れるリーク電流を減らすのを優先したい場合や選択セルへの十分な電流供給を優先したい場合があるが、アレイに要求される特性に応じてこれらを最適化することは難しい。具体的には、大規模のアレイでは、データ読み出し時やデータ書込み／消去時に、非選択セルを流れるリーク電流が無視できず、高集積化するほど消費電力が増大すると云う問題があった。また、高速応答性を要求されるアレイでは、選択セルへの十分な電流供給ができないと、スイッチング歩留まりが低下すると云う問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１８１９７８号公報
【非特許文献】
【０００５】
【非特許文献１】2009 Symposium on VLSI Technology Digest of Technical Papers, p26-27
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、メモリセルアレイとして要求される特性（低消費電力化，スイッチング歩留まり向上）に応じた構造を実現することができ、素子特性の向上をはかり得るクロスポイント構造の抵抗変化型メモリセルアレイを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様は、水平方向に延びる複数の水平電極と垂直方向に延びる複数の垂直電極がクロスポイント構造に配置された抵抗変化型メモリセルアレイであって、前記各電極の対向領域に整流絶縁膜，導電層，及び抵抗可変膜が設けられ、前記整流絶縁膜は前記水平電極及び前記垂直電極の一方の側面に接して設けられ、前記抵抗可変膜は前記水平電極及び垂直電極の他方の側面に接して設けられ、前記導電層は前記整流絶縁膜と前記抵抗可変膜との間に設けられ、前記導電層は前記水平電極方向又は前記垂直電極方向の断面において隣接する電極間の領域で分断されており、前記各電極の対向領域において、前記水平電極の側面は凹曲面であり、前記垂直電極の側面は凸曲面である。
【０００８】
また、本発明の別の一態様は、水平方向に延びる複数の水平電極と垂直方向に延びる複数の垂直電極がクロスポイント構造に配置された抵抗変化型メモリセルアレイであって、前記各電極の対向領域に整流絶縁膜と抵抗可変膜が接するように設けられ、前記整流絶縁膜は前記垂直電極の側面に接して設けられ、前記抵抗可変膜は前記水平電極の側面に接して設けられ、前記整流絶縁膜の前記各電極の対向方向と直交する方向の面積は前記抵抗可変膜の前記対向方向と直交する方向の面積よりも小さい。
【発明の効果】
【０００９】
本発明によれば、メモリセルアレイとして要求される特性（低消費電力化，スイッチング歩留まり向上）に応じた構造を実現することができ、素子特性の向上をはかることができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係わる抵抗変化型メモリセルアレイの構成を示す鳥瞰図。
【図２】第１の実施形態に係わる抵抗変化型メモリセルアレイの２セル部分の構成を示す断面図。
【図３】第１の実施形態の抵抗変化型メモリセルアレイ変形例を示す断面図。
【図４】整流絶縁膜の作用を説明するためのエネルギーバンド図。
【図５】第１の実施形態の抵抗変化型メモリセルアレイの変形例を示す断面図。
【図６】第１の実施形態の抵抗変化型メモリセルアレイの変形例を示す断面図。
【図７】第１の実施形態の抵抗変化型メモリセルアレイの製造工程を示す鳥瞰図。
【図８】第１の実施形態の抵抗変化型メモリセルアレイの製造工程の変形例を示す鳥瞰図。
【図９】第１の実施形態の抵抗変化型メモリセルアレイのアレイ配置を示す断面図。
【図１０】第１の実施形態の抵抗変化型メモリセルアレイのアレイ配置を示す断面図。
【図１１】第２の実施形態に係わる抵抗変化型メモリセルアレイの２セル部分の構成を示す断面図。
【図１２】第２の実施形態の抵抗変化型メモリセルアレイの変形例を示す断面図。
【図１３】第３の実施形態に係わる抵抗変化型メモリセルアレイの２セル部分の構成を示す断面図。
【図１４】第３の実施形態の抵抗変化型メモリセルアレイの変形例を示す断面図。
【図１５】導電層が分断されていない場合の問題点を説明するための模式図。
【図１６】第３の実施形態の抵抗変化型メモリセルアレイの製造工程を示す鳥瞰図。
【図１７】第３の実施形態の抵抗変化型メモリセルアレイの製造工程の変形例を示す鳥瞰図。
【図１８】第４の実施形態に係わる抵抗変化型メモリセルアレイの２セル部分の構成を示す断面図。
【図１９】第４の実施形態の抵抗変化型メモリセルアレイの製造工程を示す断面図。
【図２０】第４の実施形態の抵抗変化型メモリセルアレイの製造工程の変形例を示す断面図。
【図２１】第５の実施形態に係わる抵抗変化型メモリセルアレイの製造工程（水平分離）を示す断面図。
【図２２】第５の実施形態の抵抗変化型メモリセルアレイの別の製造工程（水平分離）を示す断面図。
【図２３】第５の実施形態に係わる抵抗変化型メモリセルアレイの製造工程（垂直分離）を示す断面図。
【図２４】第５の実施形態の抵抗変化型メモリセルアレイの別の製造工程（垂直分離）を示す断面図。
【図２５】第６の実施形態に係わる抵抗変化型メモリセルアレイの２セル部分の構成を示す断面図。
【図２６】第６の実施形態における整流絶縁膜の作用を説明するためのエネルギーバンド図。
【発明を実施するための形態】
【００１１】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１２】
（第１の実施形態）
図１及び図２は、本発明の第１の実施形態に係わる抵抗変化型メモリセルアレイ構造を説明するためのもので、図１（ａ）は電極間絶縁膜を除く全体構成を示す鳥瞰図、図１（ｂ）は電極部のみを示す鳥瞰図、図２（ａ）〜（ｃ）は１つのメモリセル部分の構成を示す断面図である。
【００１３】
図１（ａ）（ｂ）に示すように、水平方向に延びる複数の水平電極１１と垂直方向に延びる複数の垂直電極１２が三次元のクロスポイント構造に配置されている。そして、垂直電極１２の側面部には、内側から順に整流絶縁膜１５、導電層１４、抵抗可変膜１３が設けられている。即ち、図２（ａ）（ｂ）（ｃ）に示すように、両電極１１，１２の対向領域において、水平電極１１の側面と垂直電極１２の側面との間に整流絶縁膜１５、導電層１４、抵抗可変膜１３が挟まれており、整流絶縁膜１５の電極１１，１２の対向方向に対する面積は抵抗可変膜１３の面積よりも小さくなっている。そして、水平電極間領域及び垂直電極間領域には電極間絶縁膜１６，１７が設けられている。なお、図２（ａ）は水平方向の断面図、図２（ｂ）は図２（ａ）の矢視Ｂ−Ｂ’断面図、図２（ｃ）は図２（ｂ）の矢視Ｃ−Ｃ’断面図である。
【００１４】
ここで、水平電極１１と垂直電極１２の材料は、低抵抗で高融点ほど高集積化に適している。例えば、タングステン，タンタル，ルテニウム，タングステンシリサイド，チタンシリサイド，ニッケルシリサイド，コバルトシリサイドなどが望ましい。
【００１５】
抵抗可変膜１３は、電圧印加によって抵抗値を可逆的に変化できる材料であり、単一極性の電圧印加で抵抗変化するユニポーラ型のスイッチング材料でも、両極性の電圧印加で抵抗変化するバイポーラ型のスイッチング材料でも良い。具体的には、ニッケル酸化物，チタニア，ハフニアなどのいわゆるフィラメント型材料を用いても良いし、カーボン膜などのいわゆる相変化型材料を用いても良い。これらのうちで特に、抵抗可変膜１３としては、低いスイッチング電圧で動作する「フィラメント型材料」や「酸素イオン移動型」、「金属イオン移動型」が望ましい。
【００１６】
また、図３（ａ）に示すように、抵抗可変膜１３を電解質トンネル絶縁膜２３ａと酸素イオン供給層２３ｂとの積層構造としても良い。ここで、電解質トンネル絶縁膜２３ａの材料には、アルミナ，ハフニア，ジルコニアなど、又はこれらの絶縁物にイットリウム，カルシウム，マグネシウムなどが添加された材料を用いることができる。酸素イオン供給層２３ｂの材料には、ストロンチウムルテニウム酸化物，プラセオジウムカルシウムマンガン酸化物などのペロブスカイト型酸化物を用いることができる。
【００１７】
さらには、図３（ｂ）に示すように、金属イオン供給層３３ａと固体電解質層３３ｂとの積層構造としても良い。ここで、金属イオン供給層３３ａの材料には、銅，銀，チタンなどを用いることができる。固体電解質層３３ｂの材料には、タンタル酸化物やシリコンなどを用いることができる。
【００１８】
導電層１４の材料には、導電性を示すものならば何でも良く、金属，シリサイド，酸化物，窒化物、更にはドーパント元素を添加したシリコンなどを用いることができる。
【００１９】
整流絶縁膜１５は、印加電圧の大きさや極性によって通過電流量を制御するための絶縁材料である。例えば、シリコン酸化膜やアルミナなどの高誘電体絶縁膜を用いると、印加電圧の大きさを数倍変えることで通過電流量を数桁変えることができる（図４（ａ）（ｂ）のエネルギーバンド図参照）。この整流作用は、いわゆるトンネル効果を利用したものである。従って、整流絶縁膜材料の他に電極材料にも依存し、両者の仕事関数差が大きくなるように材料を選ぶことで、より顕著な整流効果が得られる。
【００２０】
さらには、整流絶縁膜１５を異種材料の多層構造にすることもできる。例えば、シリコン酸化膜とアルミナの２層構造を用いると、印加電圧の極性によって通過電流量を数桁変えることができる（図４（ｃ）（ｄ）のエネルギーバンド図参照）。この整流作用も、いわゆるトンネル効果を利用したものである。特に、誘電率差の大きな絶縁膜材料を積層することで、より顕著な整流効果が得られる。
【００２１】
電極間絶縁膜１６，１７の材料は、絶縁性を示すものならば何でも良く、例えばシリコン酸化膜やシリコン窒化膜などを用いることができる。
【００２２】
このように本実施形態によれば、両電極１１，１２の対向領域において、整流絶縁膜１５の面積は抵抗可変膜１３の面積よりも小さくなっているため、両電極１１，１２間に電圧を印加したときに、整流絶縁膜１５にかかる電界を増大させることができる。従って、選択セルの抵抗可変膜への十分な電流供給が可能となり、スイッチング歩留まりを向上させることができる。これは、例えば相変化型スイッチング材料を用いた場合のように、スイッチング動作に大電流が必要な場合に有効である。
【００２３】
また、抵抗可変膜１３にかかる電界が緩和されるため、データ読み出し動作時に抵抗が変動してデータが書き換わってしまう、いわゆる「リードディスターブ不良」を容易に回避することができる。特に、抵抗可変膜が、低い電圧でスイッチング動作する「フィラメント型材料」や「酸素イオン移動型」、「金属イオン移動型」の場合に、この効果は顕著となる。
【００２４】
なお、図２（ａ）では水平電極１１の幅が一定の場合を示したが、必ずしもこれに限らない。例えば、図５（ａ）に示すように、水平電極１１の幅が両電極１１，１２の対向領域で狭くなっていても良く、さらには、図５（ｂ）に示すように、水平電極１１間の距離よりも垂直電極１２の幅が大きくなっていても良い。具体的には、水平電極１１の垂直電極１２に対向する一側面に、垂直電極１２に対向している領域を含み該領域よりも大きな凹部を設ける。そして、この凹部と垂直電極１２との間に抵抗可変膜１３、導電層１４、及び整流絶縁膜１５を設けるようにする。これにより、垂直電極１２の断面積が拡大されて電極抵抗が低減できる。このため、高集積化してもメモリセルへの印加電圧のばらつきを抑制でき、メモリ誤動作を回避することができる。また、セル寸法を微細化しても抵抗可変膜１３や整流絶縁膜１５を所定の膜厚で形成できるため、ショート不良を回避できる利点もある。
【００２５】
図５（ａ）（ｂ）のように水平電極１１を角型断面構造にした場合、次のような効果も得られる。
【００２６】
(1) 垂直電極１２の角部で局所電界増大が生じ、角部に容易に低抵抗経路が形成されて、スイッチング動作の高速化が可能となる。
【００２７】
(2) 複数の角部（図５の場合は２箇所）で局所電界が増大し、複数の低抵抗経路形成が可能となる。これにより、多値セル動作が可能となって、メモリの高集積化を実現することができる。
【００２８】
(3) 垂直電極１２に流すトータル電流は少なくて済むことから、垂直電極１１の断面が細くてもメモリセルの印加電圧ばらつきを抑制できるようになり、メモリの高集積化に適する。
【００２９】
また、図２（ａ）及び図５（ａ）（ｂ）では垂直電極１２の短面形状が矩形の場合を示したが、必ずしもこれに限らない。例えば、図６（ａ）（ｂ）に示すように、両電極１１，１２の対向領域において、垂直電極１２の側面を凸曲面、水平電極１１の側面を凹曲面にしても良い。これにより、両電極１１，１２間に電圧を印加したときに、抵抗可変膜１３にかかる電界と整流絶縁膜１５にかかる電界の差がより大きくなって、本実施形態の効果（スイッチング動作電圧の低減、及び消費電力の低減）が更に顕著となる。
【００３０】
次に、図７（ａ）〜（ｄ）を用いて、本実施形態のメモリセルアレイの製造方法を説明する。
【００３１】
まず、図７（ａ）に示すように、所定の周辺回路が形成された基板（図示せず）上に、ＣＶＤ（Chemical Vapor Deposition）法などの堆積技術を用いて、タングステンシリサイドなどからなる厚さ３０ｎｍ程度の導電層１１’とシリコン酸化膜などからなる厚さ３０ｎｍ程度の絶縁層１６’とを多層に積層する。
【００３２】
次いで、図７（ｂ）に示すように、ＲＩＥ（Reactive Ion Etching）法などの異方性エッチング技術を用いて、多層積層構造を分断する幅３０ｎｍ程度の溝を形成した後、塗布法などを用いて、溝にシリコン酸化膜などからなる絶縁膜１７’を埋め込む。これにより、水平電極１１と電極間絶縁膜１６が形成される。
【００３３】
次いで、図７（ｃ）に示すように、ＲＩＥ法などを用いて、絶縁膜１７’の領域に断面形状が矩形で一辺の長さが４０ｎｍ程度の垂直方向の穴２０を開ける。これにより、電極間絶縁膜１７が形成される。なお、このとき、水平電極１１の側面が少し削られて、前記図５（ａ）（ｂ）に示したような凹部が形成される。
【００３４】
次いで、図７（ｄ）に示すように、ＡＬＤ（Atomic Layer Deposition）法、ＣＶＤ法、めっき法などの成膜技術を用いて、穴２０の内壁に、ニッケル酸化物などからなる厚さ５ｎｍ程度の抵抗可変膜１３、チタン窒化物などからなる厚さ５ｎｍ程度の導電層１４、及びアルミナなどからなる厚さ５ｎｍ程度の整流絶縁膜１５を順に形成した。これにより、穴２０の中心部には断面形状が矩形で一辺の長さが１０ｎｍ程度の空洞が形成される。続いて、ＣＶＤ法などを用いて、この空洞にタングステンなどの導電体からなる垂直電極１２を埋め込み、メモリセルアレイを完成させる。
【００３５】
なお、上記の製造方法は、穴２０の断面形状が矩形の場合であったが、図８（ａ）（ｂ）に示すように、穴２０の断面形状が円形の場合でも同様である。
【００３６】
本実施形態のメモリセルアレイを上方から見た図を、図９（ａ）（ｂ）に示す。図９（ａ）（ｂ）のように垂直電極１２を格子状に配置すると、メモリセルに隣接する水平電極１１の最小幅Ｗ１（又はＷ１’）が狭くなって抵抗が上がり、高集積化するほど誤動作の発生率が上がってしまう。これを回避するには、図１０（ａ）（ｂ）に示すように、垂直電極１２を互い違いに配置して、メモリセルに隣接する水平電極１１の最小幅Ｗ２（又はＷ２’）を拡大するのが望ましい。
【００３７】
（第２の実施形態）
図１１（ａ）（ｂ）は、第２の実施形態に係わる抵抗変化型メモリセルアレイの２セル部分の構造を示す断面図である。図１１（ａ）は水平方向の断面図、図１１（ｂ）は図１１（ａ）の矢視Ｂ−Ｂ’断面図（垂直方向の断面図）である。
【００３８】
本実施形態が、先に説明した第１の実施形態と異なる点は、垂直電極１２の側壁部に設けられた導電層１４が、水平方向に隣接する水平電極１１の間の領域で分断されていることである。即ち、第１の実施形態の構造（図５（ａ））において、導電層１４と抵抗可変膜１３が絶縁膜１７によって分断されている。
【００３９】
このような構成であれば、先の第１の実施形態と同様の効果が得られるのは勿論のこと、次のような効果も得られる。即ち、導電層１４は絶縁膜１７によって水平方向に分断されているため、水平方向に隣接する水平電極１１間のショート不良を回避することができ、さらにリーク電流を抑制して消費電力を低減させることができる。
【００４０】
図１２（ａ）〜（ｃ）は第２の実施形態の変形例を示す断面図である。図１２（ａ）では、第１の実施形態の構造（図５（ａ））において、抵抗可変膜１３，導電層１４，及び整流絶縁膜１５が分断されている。図１２（ｂ）では、第１の実施形態の構造（図６（ｂ））において、抵抗可変膜１３と導電層１４が分断されている。図１２（ｃ）では、第１の実施形態の構造（図６（ｂ））において、抵抗可変膜１３，導電層１４，及び整流絶縁膜１５が分断されている。
【００４１】
（第３の実施形態）
図１３（ａ）（ｂ）は、第３の実施形態に係わる抵抗変化型メモリセルアレイの２セル部分の構造を示す断面図である。図１３（ｂ）は水平方向の断面図、図１３（ａ）の矢視Ｂ−Ｂ’断面図（垂直方向の断面図）である。
【００４２】
本実施形態が先に説明した第２の実施形態と異なる点は、垂直電極１２の側面部に設けられる積層膜の順序であり、内側から順に抵抗可変膜１３、導電層１４、整流絶縁膜１５が設けられている。そして、導電層１４と整流絶縁膜１５が絶縁膜１７によって分断されている。即ち、第１の実施形態の構造（図５（ａ））で積層膜の順序を逆にした構造において、導電層１４と整流絶縁膜１５が絶縁膜１７によって分断されている。
【００４３】
このような構成であれば、両電極１１，１２の対向領域において、抵抗可変膜１３の面積は整流絶縁膜１５の面積よりも小さくなっているため、両電極１１，１２間に電圧を印加したときに、抵抗可変膜１３にかかる電界が増大するので、メモリセルのスイッチング動作電圧を低減できる。さらに、整流絶縁膜１５にかかる電界が減少するので、非選択セルのリーク電流が抑制されて、消費電力の低減が可能となる。しかも、第２の実施形態と同様に、導電層１４が絶縁膜１７によって水平方向に分断されているため、水平方向に隣接する水平電極１１間のショート不良を回避し、さらにリーク電流を抑制して消費電力を低減させることができる。
【００４４】
また、抵抗可変膜１３としてカーボン膜などの相変化型材料を用いた場合は、相対的に高いスイッチング動作電圧（例えば５〜１０Ｖの）が必要となるため、抵抗可変膜１３にかかる電界が増大する本セル構造が適している。
【００４５】
図１４（ａ）〜（ｃ）は第３の実施形態の変形例を示す断面図である。図１４（ａ）では、第１の実施形態の構造（図５（ａ））で積層膜の順序を逆にした構造において、抵抗可変膜１３，導電層１４，及び整流絶縁膜１５が絶縁膜１７によって分断されている。図１４（ｂ）では、第１の実施形態の構造（図６（ｂ））で積層膜の順序を逆にした構造において、導電層１４と整流絶縁膜１５が絶縁膜１７によって分断されている。図１４（ｃ）では、第１の実施形態の構造（図６（ｂ））で積層膜の順序を逆にした構造において、抵抗可変膜１３，導電層１４，及び整流絶縁膜１５が絶縁膜１７によって分断されている。
【００４６】
ここで、図１５（ａ）を用いて、導電層１４が分断されていない場合の問題点を説明する。水平方向に隣接する水平電極１１同士は、電気的には２箇所の整流絶縁膜１５によって絶縁されている。しかし、整流絶縁膜１５が局所的に薄くなってしまう場合は、矢印で示した電流経路が形成されてショート不良となる。さらに、局所的なショート不良に至らなくとも、高集積化するほど、矢印で示した電流経路を流れる微小電流の総和は無視できなくなり、消費電力を増大させる。
【００４７】
これに対し本実施形態によれば、導電層１４は絶縁膜１７によって水平方向に分断されているため、水平方向に隣接する水平電極１１間のショート不良を回避し、さらにリーク電流を抑制して消費電力を低減させることができる。
【００４８】
次に、図１６を用いて、本実施形態のメモリセルアレイの製造方法を説明する。なお、この製造方法は、積層膜の順序を逆にすれば第２の実施形態にも同様に適用することができる。
【００４９】
まず、図１６（ａ）に示すように、所定の周辺回路が形成された基板（図示せず）上に、ＣＶＤ法などの堆積技術を用いて、タングステンシリサイドなどからなる厚さ３０ｎｍ程度の導電層１１’とシリコン酸化膜などからなる厚さ３０ｎｍ程度の絶縁層１６’とを多層に積層する。続いて、ＲＩＥ法などの異方性エッチング技術を用いて、多層積層構造を貫通するように断面形状が矩形で一辺の長さが４０ｎｍ程度の穴を開ける。その後、ＡＬＤ法、ＣＶＤ法、めっき法などの成膜技術を用いて、穴の内壁に、アルミナなどからなる厚さ５ｎｍ程度の整流絶縁膜１５、チタン窒化物などからなる厚さ５ｎｍ程度の導電層１４を形成し、さらに穴の中心部に形成された空洞にシリコン窒化物などからなるダミー埋め込み膜３０を埋め込む。
【００５０】
次いで、図１６（ｂ）に示すように、ＲＩＥ法などの異方性エッチング技術を用いて、多層積層構造、整流絶縁膜１５、導電層１４、ダミー埋め込み膜３０を分断する幅１０ｎｍ程度の溝を形成し、ダミー埋め込み膜３０を薬液エッチング処理などで除去する。その後、塗布法などを用いて、溝にシリコン酸化膜などからなる絶縁膜１７’を埋め込む。これにより、水平電極１１と電極間絶縁膜１６が形成されると共に、分断された導電層１４の形状が確定する。
【００５１】
次いで、図１６（ｃ）に示すように、ＲＩＥ法などを用いて絶縁膜１７の所定領域に断面形状が矩形で一辺の長さが２０ｎｍ程度の穴を開ける。これにより、電極間絶縁膜１７が形成される。続いて、ＡＬＤ法、ＣＶＤ法、めっき法などの成膜技術を用いて、穴の内壁に、ニッケル酸化物などからなる厚さ５ｎｍ程度の抵抗可変膜１３を形成し、さらに穴の中心部に形成された空洞にタングステンなどの導電体からなる垂直電極１２を埋め込むことにより、メモリセルアレイを完成させる。
【００５２】
図１７を用いて、本実施形態のメモリセルアレイの製造方法の変形例を説明する。
【００５３】
まず、図１７（ａ）に示すように、所定の周辺回路が形成された基板（図示せず）上に、ＣＶＤ法などの堆積技術を用いて、タングステンシリサイドなどからなる厚さ３０ｎｍ程度の導電層１１’とシリコン酸化膜などからなる厚さ３０ｎｍ程度の絶縁層１６’とを多層に積層する。続いて、ＲＩＥ法などの異方性エッチング技術を用いて、多層積層構造を貫通するように断面形状が矩形で一辺の長さが４０ｎｍ程度の穴を開ける。その後、ＡＬＤ法、ＣＶＤ法、めっき法などの成膜技術を用いて、穴の内壁に、アルミナなどからなる厚さ５ｎｍ程度の整流絶縁膜１５、チタン窒化物などからなる厚さ５ｎｍ程度の導電層１４を形成し、さらに穴の中心部に形成された空洞にニッケル酸化物などからなる抵抗可変膜１３を埋め込む。
【００５４】
次いで、図１７（ｂ）に示すように、ＲＩＥ法などの異方性エッチング技術を用いて、多層積層構造、整流絶縁膜１５、導電層１４、抵抗可変膜１３を分断する幅１０ｎｍ程度の溝を形成し、塗布法などを用いて、溝にシリコン酸化膜などからなる絶縁膜１７’を埋め込む。これにより、水平電極１１と電極間絶縁膜１６が形成されると共に、分断された導電層１４の形状が確定する。
【００５５】
次いで、図１７（ｃ）に示すように、ＲＩＥ法などを用いて絶縁膜１７’の所定領域に断面形状が矩形で一辺の長さが１０ｎｍ程度の穴を開ける。これにより、電極間絶縁膜１７が形成される。続いて、ＡＬＤ法、ＣＶＤ法、めっき法などの成膜技術を用いて、穴にタングステンなどの導電体からなる垂直電極１２を埋め込むことにより、メモリセルアレイを完成させる。
【００５６】
（第４の実施形態）
図１８（ａ）〜（ｄ）は、第４の実施形態に係わる抵抗変化型メモリセルアレイの２セル部分の構造を示す断面図である。図１８の（ａ）［(a1)，(a2)］〜（ｄ）［(d1)，(d2)］において、（a1）〜（d1）は水平方向の断面図、（a2）〜（d2）は垂直方向の断面図である。
【００５７】
本実施形態が、第１乃至第３の実施形態と異なる点は、垂直電極１２の側壁部に設けられた導電層１４が、垂直方向に隣接する水平電極１１の間の領域で絶縁膜１６によって分断されていることである。なお、図１８（ａ）のように導電層１４と整流絶縁膜１５が分断されていても、図１８（ｂ）のように抵抗可変膜１３と導電層１４が分断されていても良い。さらに、図１７（ｃ）（ｄ）のように抵抗可変膜１３，導電層１４，及び整流絶縁膜１５が分断されていても良い。
【００５８】
前記図１５（ｂ）を用いて、導電層１４が分断されていない場合の問題点を説明する。垂直方向に隣接する水平電極１１同士は、電気的には２箇所の整流絶縁膜１５によって絶縁されている。しかし、整流絶縁膜１５が局所的に薄くなってしまう場合は、矢印で示した電流経路が形成されてショート不良となる。さらに、局所的なショート不良に至らなくとも、高集積化するほど、矢印で示した電流経路を流れる微小電流の総和は無視できなくなり、消費電力を増大させる。
【００５９】
これに対し本実施形態によれば、導電層１４は絶縁膜１６によって垂直方向に分断されているため、垂直方向に隣接する水平電極間のショート不良を回避し、さらにリーク電流を抑制して消費電力を低減できる。
【００６０】
次に、図１９（ａ）〜（ｅ）を用いて、本実施形態のメモリセルアレイの製造方法を説明する。図１９（ａ）〜（ｅ）は、２セル部分を示す垂直方向の断面図である。なお、ここでは、図１８（ａ）の構造の例で説明するが、他の構造も実質的に同様にして製造することができる。
【００６１】
まず、前記図７（ａ）〜（ｃ）の工程と同様にして、導電層１１’と絶縁層１６’とを多層に積層した後、多層積層構造を分断する幅３０ｎｍ程度の溝を形成し、溝に絶縁膜１７’を埋め込む。これにより、水平電極１１と電極間絶縁膜１６が形成される。続いて、絶縁膜１７’の領域に断面形状が矩形で一辺の長さが３０ｎｍ程度の穴２０を開ける。これにより、電極間絶縁膜１７が形成される。この状態の垂直方向の断面が、図１９（ａ）である。
【００６２】
次いで、図１９（ｂ）に示すように、薬液エッチング処理などで、穴２０に露出する水平電極１１を１０ｎｍ程度ずつ後退させる。
【００６３】
次いで、図１９（ｃ）に示すように、ＡＬＤ法、ＣＶＤ法、めっき法などの成膜技術を用いて、穴２０の内壁に、アルミナなどからなる厚さ５ｎｍ程度の整流絶縁膜１５を形成し、さらに穴の中心部に形成された空洞にドープトシリコンなどからなる導電層１４を埋め込む。
【００６４】
次いで、図１９（ｄ）に示すように、ＲＩＥ法などの異方性エッチング技術を用いて、導電層１４の領域に断面形状が矩形で一辺の長さが３０ｎｍ程度の空洞２１を開ける。このとき、電極間絶縁膜１６が露出するようにエッチングすることで、導電層１４は垂直方向で分断される。
【００６５】
次いで、図１９（ｅ）に示すように、ＡＬＤ法、ＣＶＤ法、めっき法などの成膜技術を用いて、穴の内壁に、ニッケル酸化物などからなる厚さ５ｎｍ程度の抵抗可変膜１３を形成し、さらに穴の中心部に形成された空洞にタングステンなどの導電体からなる垂直電極１２を埋め込むことにより、メモリセルアレイを完成させる。
【００６６】
図２０（ａ）〜（ｅ）を用いて、本実施形態のメモリセルアレイの製造方法の変形例を説明する。図２０（ａ）〜（ｅ）も図１９（ａ）〜（ｅ）と同様に、２セル部分を示す垂直方向の断面図である。なお、ここでは、図１８（ｃ）の構造の例で説明する。
【００６７】
図２０（ａ）（ｂ）に示す工程までは図１９（ａ）（ｂ）に示す工程と同じである。但し、穴２０に露出する水平電極１１の後退量を１０ｎｍよりも多く、例えば１５ｎｍとする。
【００６８】
次いで、図２０（ｃ）に示すように、ＡＬＤ法、ＣＶＤ法、めっき法などの成膜技術を用いて、穴２０の内壁に、アルミナなどからなる厚さ５ｎｍ程度の整流絶縁膜１５、チタン窒化物などからなる厚さ５ｎｍ程度の導電層１４を形成し、更に穴の中心部に形成された空洞にニッケル酸化物などからなる抵抗可変膜１３を埋め込む。
【００６９】
次いで、図２０（ｄ）に示すように、ＲＩＥ法などの異方性エッチング技術を用いて、抵抗可変膜１３の領域に断面形状が矩形で一辺の長さが２０ｎｍ程度の空洞２１を開ける。このとき、電極間絶縁膜１６が露出するようにエッチングすることで、導電層１４は垂直方向で分断される。
【００７０】
次いで、図２０（ｅ）に示すように、ＡＬＤ法、ＣＶＤ法、めっき法などの成膜技術を用いて、穴２０の中心部に形成された空洞２１にタングステンなどの導電体からなる垂直電極１２を埋め込むことにより、メモリセルアレイを完成させる。
【００７１】
（第５の実施形態）
本実施形態は、第３の実施形態及び第４の実施形態のセルアレイ構造を実現する別の製造方法である。
【００７２】
図２１（ａ）（ｂ）は、垂直電極１２の側壁部に設けられた導電層１４を、水平方向に隣接する水平電極１１の間の領域で電気的に分断する方法（水平分離）を説明するための模式図である。
【００７３】
まず、前記図７（ａ）〜（ｄ）に示す工程と同様にして、水平電極１１と垂直電極１２が三次元のクロスポイント構造に配置され、垂直電極１２の側面部に抵抗可変膜１３、導電層１４、及び整流絶縁膜１５が設けられ、水平電極間領域及び垂直電極間領域には電極間絶縁膜１６，１７が設けられた構造を形成する。このとき、電極間絶縁膜１７として、シリコン酸化膜などの代わりにテトラエトキシシランなどからなる吸湿性の絶縁膜２７を用いる。このときの水平方向の断面図が、図２１（ａ）である。
【００７４】
次いで、図２１（ｂ）に示すように、水蒸気を供給するなどして吸湿性の絶縁膜２７に水分を含ませた後に４００℃程度以上に加熱することで、水分を脱離させる。脱離した水分は、整流絶縁膜２７を透過し、導電層１４のうちの絶縁膜２７に近接する部分４０を選択的に酸化させる。これにより、導電層１４は、水平方向に隣接する水平電極１１の間の領域で電気的に分断される。なお、本実施形態では導電層１４はドープトシリコンであったが、酸化して導電性が失われる材料ならば何でも良く、チタン窒化物などでも良い。
【００７５】
図２２（ａ）（ｂ）は上記実施形態の変形例であり、外側に抵抗可変膜１３が設けられた場合でも、同様の効果を得ることができる。なお、セル断面が図のような形状でも、もちろん、本発明は適用できる。
【００７６】
また、図２３（ａ）（ｂ）は、垂直電極１２の側壁部に設けられた導電層１４を、垂直方向に隣接する水平電極１１の間の領域で分断する方法を説明するための模式図である。
【００７７】
まず、図２３（ａ）に示すように、水平電極間の電極間絶縁膜１６として、テトラエトキシシランなどからなる吸湿性の絶縁膜２６を用いることで、図２３（ｂ）に示すように、導電層１４のうちの絶縁膜２６に近接する部分４１を選択的に酸化させる。これにより、導電層１４は、垂直方向に隣接する水平電極１１の間の領域で電気的に分断されることになる。
【００７８】
図２４（ａ）（ｂ）は上記実施形態の変形例であり、外側に抵抗可変膜１３が設けられた場合でも、同様の効果を得ることができる。なお、セル断面が図のような形状でも、もちろん、本発明は適用できる。
【００７９】
（第６の実施形態）
図２５に、第６の実施形態の抵抗変化型メモリセルアレイの構造を模式的に示す。図２５（ａ）〜（ｄ）は、１つのメモリセル部分の水平方向断面図である。
【００８０】
本実施形態が、第１〜第５の実施形態と異なる点は、抵抗可変膜１３と整流絶縁膜１５の間の導電層１４が省略されていることである。図２５（ａ）（ｂ）は垂直電極１２の断面形状が矩形、図２５（ｃ）（ｄ）は垂直電極１２の断面形状が円形、図２５（ａ）（ｃ）は積層膜の外側が整流絶縁膜１５、（ｂ）（ｄ）は積層膜の外側が抵抗可変膜１３の場合である。
【００８１】
このような構造にすることで、前記図１５（ａ）（ｂ）に示したような隣接する水平電極間（又は隣接する垂直電極間）のリーク電流は大幅に抑制されて、高集積メモリセルアレイの低消費電力化が実現できる。但し、導電層１４を省略すると、非選択セルのリーク電流抑制効果が軽減されるため、メモリセル動作時の印加電圧値が制限される。また、抵抗可変膜１３と整流絶縁膜１５の材料の組合せは制限される。従って、整流絶縁膜１５としては選択セルへの十分な電流供給が可能な材料が望ましい。
【００８２】
本実施形態のメモリセルにおける整流作用を、図２６（ａ）〜（ｄ）のエネルギーバンド図を用いて説明する。図２６（ａ）（ｂ）は、印加電圧の大きさを変えることで通過電流量を数桁変える場合を示す。図２６（ｃ）（ｄ）は、印加電圧の極性を変えることで通過電流量を数桁変える場合を示す。抵抗可変膜１３と整流絶縁膜１５の誘電率差が大きくなるように材料を選ぶことで、顕著な整流効果が得られる。
【００８３】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、抵抗可変膜及び整流絶縁膜が垂直電極の周囲側面を覆うように形成したが、必ずしもこれに限るものではなく、抵抗可変膜及び整流絶縁膜は水平電極と垂直電極との対向領域に形成されてあればよい。また、垂直電極の断面形状は矩形や円に限るものではなく、楕円形であっても良い。同様に、水平電極の断面形状も矩形に限るものではなく、円形や楕円形にすることも可能である。また、各部の材料や膜厚等の条件は、仕様に応じて適宜変更可能である。
【００８４】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【符号の説明】
【００８５】
１１…水平電極
１２…垂直電極
１３…抵抗可変膜
１４…導電層
１５…整流絶縁膜
１６，１７，２６，２７…電極間絶縁膜
２０…穴
２１…空洞
２３ａ…電解質トンネル絶縁膜
２３ｂ…酸素イオン供給層
３０…ダミー埋め込み膜
３３ａ…金属イオン供給層
３３ｂ…固体電解質層
４０，４１…酸化部分
【図１】
0005558090.tif 000002
【図２】
0005558090.tif 000003
【図３】
0005558090.tif 000004
【図４】
0005558090.tif 000005
【図５】
0005558090.tif 000006
【図６】
0005558090.tif 000007
【図７】
0005558090.tif 000008
【図８】
0005558090.tif 000009
【図９】
0005558090.tif 000010
【図１０】
0005558090.tif 000011
【図１１】
0005558090.tif 000012
【図１２】
0005558090.tif 000013
【図１３】
0005558090.tif 000014
【図１４】
0005558090.tif 000015
【図１５】
0005558090.tif 000016
【図１６】
0005558090.tif 000017
【図１７】
0005558090.tif 000018
【図１８】
0005558090.tif 000019
【図１９】
0005558090.tif 000020
【図２０】
0005558090.tif 000021
【図２１】
0005558090.tif 000022
【図２２】
0005558090.tif 000023
【図２３】
0005558090.tif 000024
【図２４】
0005558090.tif 000025
【図２５】
0005558090.tif 000026
【図２６】
0005558090.tif 000027