(57)【特許請求の範囲】
【請求項１】
第１電源線と第２電源線との間に接続される第１素子と、前記第１素子と前記第１電源線若しくは前記第２電源線との間の負荷を増加させる負荷素子とを含む監視部と、
前記監視部の出力に基づいて、前記第１素子の動作状態を判定する判定部と、
前記第１電源線と前記第２電源線との間に接続され、前記第１素子と特性が等しい第２素子と、
前記第２素子に駆動される被駆動部と、
を有し、
前記動作状態の判定結果に基づいて、前記第２素子が前記被駆動部を駆動できるか否かを判定する、
を有することを特徴とする半導体装置。
【請求項２】
第１電源線と第２電源線との間に接続される第１素子と、前記第１素子と前記第１電源線若しくは前記第２電源線との間の負荷を増加させる負荷素子とを含む監視部と、
前記監視部の出力に基づいて、前記第１素子の動作状態を判定する判定部と、
を有し、
前記負荷素子は、前記第１素子の出力端に接続された容量素子であることを特徴とする半導体装置。
【請求項３】
第１電源線と第２電源線との間に接続される第１素子と、前記第１素子と前記第１電源線若しくは前記第２電源線との間の負荷を増加させる負荷素子とを含む監視部と、
前記監視部の出力に基づいて、前記第１素子の動作状態を判定する判定部と、
を有し、
前記負荷素子として、
前記第１素子の出力端に接続された容量素子と、
前記第１素子と前記第１電源線若しくは前記第２電源線との間に接続された抵抗素子と、
を含むことを特徴とする半導体装置。
【請求項４】
前記第１素子への信号の供給若しくは停止が制御される信号供給部を有し、
前記判定部は、前記監視部の出力と前記信号供給部の出力とに基づいて、前記第１素子の動作状態を判定する、
ことを特徴とする請求項１〜３のうちの何れか１項に記載の半導体装置。
【請求項５】
前記信号供給部が供給する前記信号は、基準信号に基づいて前記第１素子及び前記第２素子へ供給されるクロック信号であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記判定部は、前記第１素子の出力信号と前記第２素子の出力信号が共に周期的にレベルが変化するクロック動作している場合、又は共に非クロック動作の場合には第１のレベルの判定信号を出力し、前記第１素子の出力信号が非クロック動作し且つ前記第２素子の出力信号がクロック動作している場合には前記第１のレベルと異なる第２のレベルの判定信号を出力する、
ことを特徴とする請求項５に記載の半導体装置。
【請求項７】
第１電源線と第２電源線との間に接続される第１素子と、前記第１素子と前記第１電源線若しくは前記第２電源線との間の負荷を増加させる負荷素子とを含む監視部と、
前記第１電源線と前記第２電源線との間に接続され、前記第１素子と特性が等しい第２素子と、
前記第２素子に駆動される被駆動部と、を有し、
判定部は前記監視部の出力に基づいて、前記第１素子の動作状態を判定し、該動作状態の判定結果に基づいて、前記第２素子が前記被駆動部を駆動できるか否かを判定する、
ことを特徴とする半導体装置の動作監視方法。
【請求項８】
第１電源線と第２電源線との間に接続される第１素子と、前記第１素子と前記第１電源線若しくは前記第２電源線との間の負荷を増加させる負荷素子とを含む監視部を有し、前記負荷素子は、前記第１素子の出力端に接続された容量素子であり、
判定部は前記監視部の出力に基づいて、前記第１素子の動作状態を判定する、
ことを特徴とする半導体装置の動作監視方法。
【請求項９】
第１電源線と第２電源線との間に接続される第１素子と、前記第１素子と前記第１電源線若しくは前記第２電源線との間の負荷を増加させる負荷素子とを含む監視部を有し、前記負荷素子は、前記第１素子の出力端に接続された容量素子と、前記第１素子と前記第１電源線若しくは前記第２電源線との間に接続された抵抗素子とを含み、
判定部は前記監視部の出力に基づいて、前記第１素子の動作状態を判定する、
ことを特徴とする半導体装置の動作監視方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置及び半導体装置の動作監視方法に関するものである。
【背景技術】
【０００２】
半導体装置の故障には、エレクトロマイグレーション(electro-migration) によるものがある。このエレクトロマイグレーションは、電源等の配線に電流を流すと、配線に流れる電子と配線を構成する金属イオンとの運動量交換により、金属原子が移動する現象であり、金属原子の移動によって配線の断線故障を引き起こす。これは、半導体デバイスの信頼性確保のうえで問題となる。
【０００３】
このため、半導体装置には、不良を予測する回路が備えられている。この回路は、高電位電源配線と低電位電源配線との間に導電パターンを接続し、その導電パターンにおける電圧を監視している（例えば、特許文献１，特許文献２，特許文献３参照）。
【特許文献１】特開平１１−２６０８７８号公報
【特許文献２】特開平０１−５００７８５号公報
【特許文献３】特開平０５−１２１５１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、エレクトロマイグレーションは、配線に電流を流すことにより生じる。従って、電源配線のみならず、信号配線においてもエレクトロマイグレーションが生じる。つまり、このようなエレクトロマイグレーションは、論理回路間を接続し信号を伝達する配線においても生じ、論理回路間の配線の断線故障を引き起こす。このような故障は、半導体装置に形成された機能ブロック内部で局所的に発生するため、従来の不良を予測する回路では検出することができない。従って、上記の不良を予測する回路では、信頼性向上を図ることが難しいという問題がある。
【０００５】
この半導体装置は、局所的に発生する不良を容易に検出することを目的とする。
【課題を解決するための手段】
【０００６】
この半導体装置の一観点によれば、第１電源線と第２電源線との間に接続される第１素子と、前記第１素子と前記第１電源線若しくは前記第２電源線との間の負荷を増加させる負荷素子とを含む監視部と、前記監視部の出力に基づいて、前記第１素子の動作状態を判定する判定部と、前記第１電源線と前記第２電源線との間に接続され、前記第１素子と特性が等しい第２素子と、前記第２素子に駆動される被駆動部と、を有し、前記動作状態の判定結果に基づいて、前記第２素子が前記被駆動部を駆動できるか否かを判定する。
【０００７】
この構成によれば、負荷素子によって負荷が増加されることで、第１素子は負荷素子が無い素子に比べてエレクトロマイグレーションに敏感となる。この第１素子を含む監視部の出力に基づいて判定部により第１素子の動作状態を判定することで、第１素子を配置した箇所、つまり局所的な不良の発生を容易に検出することが可能となる。
【０００８】
この半導体装置の動作監視方法の一観点によれば、第１電源線と第２電源線との間に接続される第１素子と、前記第１素子と前記第１電源線若しくは前記第２電源線との間の負荷を増加させる負荷素子とを含む監視部と、前記第１電源線と前記第２電源線との間に接続され、前記第１素子と特性が等しい第２素子と、前記第２素子に駆動される被駆動部と、を有し、判定部は前記監視部の出力に基づいて、前記第１素子の動作状態を判定し、該動作状態の判定結果に基づいて、前記第２素子が前記被駆動部を駆動できるか否かを判定する。
【０００９】
この方法によれば、負荷素子によって負荷が増加されることで、第１素子は負荷素子が無い素子に比べてエレクトロマイグレーションに敏感となる。この第１素子を含む監視部の出力に基づいて判定部により第１素子の動作状態を判定することで、第１素子を配置した箇所、つまり局所的な不良の発生を容易に検出することが可能となる。
【発明の効果】
【００１４】
開示した半導体装置及び半導体装置の動作監視方法は、局所的に発生する不良を容易に検出するという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
（第一実施形態）
以下、第一実施形態を図１〜図４に従って説明する。
図１（ａ）に示すように、半導体装置１０には、複数の機能ブロック１１〜１５が搭載されている。図１（ｂ）に示すように、機能ブロック１１，１４にはクロック信号ＣＬＫが供給され、機能ブロック１２，１３，１５にはクロック信号ＣＬＫ２が供給されている。
【００１６】
各クロック信号ＣＬＫ，ＣＬＫ２の周波数は、供給先である機能ブロック１１〜１５の動作に応じて設定されている。例えば、機能ブロック１１は高速な演算を行う処理回路であり、機能ブロック１４は高速な通信回路である。機能ブロック１２，１３，１５はランダムロジック回路や低速な通信回路等である。機能ブロック１１，１４は、機能ブロック１２，１３，１５に比べて早い動作が要求されている。このため、機能ブロック１１，１４には、クロック信号ＣＬＫ２の周波数に比べて高い周波数のクロック信号ＣＬＫが供給されている。尚、本実施形態では両クロック信号ＣＬＫ，ＣＬＫ２は半導体装置１０の外部から供給されるが、機能ブロック１１〜１５の動作に応じた周波数のクロック信号が供給されることが必用であり、供給元については限定されない。例えば、半導体装置上において、分周器やＰＬＬ等によりクロック信号ＣＬＫから生成したクロック信号ＣＬＫ２を各ブロック１２，１３，１５に供給するようにしてもよい。
【００１７】
半導体装置において、動作中に発生する故障要因の１つにエレクトロマイグレーション(electro-migration) がある。エレクトロマイグレーションは、電源等の配線に電流を流すと、配線に流れる電子と配線を構成する金属イオンとの運動量交換により、金属原子が移動する現象であり、金属原子の移動によって配線の断線故障を引き起こす。そして、電流のオンオフが頻繁に行われる箇所ほど、エレクトロマイグレーションが発生し易い。従って、信号のレベルが切り替わる周期が短い、つまり周波数が高い信号を伝達する経路ほど、故障確率が高い。
【００１８】
上記の半導体装置１０の場合、クロック信号ＣＬＫ，ＣＬＫ２を伝達する部分（パス、回路素子、配線）は、信号レベルがランダムに変化する部分に比べて、エレクトロマイグレーションにより故障が発生する確率が高い。更に、クロック信号ＣＬＫを伝達する部分は、そのクロック信号ＣＬＫより低い周波数のクロック信号ＣＬＫ２を伝達する部分に比べて上記の故障が発生する確率が高い。即ち、クロック信号ＣＬＫが供給される機能ブロックは、クロック信号ＣＬＫ２が供給される機能ブロックと比べて故障が発生する確率が高い。言い換えれば、クロック信号ＣＬＫが供給される機能ブロックは、クロック信号ＣＬＫ２が供給される機能ブロックと比べて寿命が短いブロックである。即ち、機能ブロック１１，１４は短寿命ブロックであり、機能ブロック１２，１３，１５は長寿命ブロックであると言える。
【００１９】
このため、半導体装置１０の機能ブロック１１，１４には、クロック信号ＣＬＫによる故障を検知する検知回路を備えている。更に、機能ブロック１１，１４は、同一に構成された複数のサブブロックを備え、各サブブロックを切り替えて動作させるように構成されている。従って、本実施形態の半導体装置１０は、検知回路及びサブブロックにより、従来例に比べて、長期に亘って動作することができる。
【００２０】
次に、機能ブロック１１の構成のうち、検知回路及びサブブロックに係る部分について説明する。
図２に示すように、機能ブロック１１は、第１信号切替回路２１、サブブロックとしてのメインブロック２２ａ及び予備ブロック２２ｂ、電圧供給回路２３、制御回路２４、及び第２信号切替回路２５を有している。
【００２１】
第１信号切替回路２１には、クロック信号ＣＬＫが入力されるとともに、制御回路２４から第１制御信号ＳＣ１が入力される。第１信号切替回路２１は、第１制御信号ＳＣ１に応答してクロック信号ＣＬＫを、メインブロック２２ａ及び予備ブロック２２ｂに切り替えて出力する。例えば、第１信号切替回路２１は、Ｈレベルの第１制御信号ＳＣ１に応答してクロック信号ＣＬＫをメインブロック２２ａに出力し、Ｌレベルの第１制御信号ＳＣ１に応答してクロック信号ＣＬＫを予備ブロック２２ｂに出力する。尚、メインブロック２２ａ及び予備ブロック２２ｂに出力されるクロック信号を区別するため、メインブロック２２ａに出力されるクロック信号を第１クロック信号ＣＫａ、予備ブロック２２ｂに出力されるクロック信号を第２クロック信号ＣＫｂとする。
【００２２】
電圧供給回路２３には、駆動電圧ＶＣＣが供給されるとともに、制御回路２４から第２制御信号ＳＣ２が入力される。電圧供給回路２３は、駆動電圧ＶＣＣに基づいて、メインブロック２２ａと予備ブロック２２ｂとに、第１駆動電圧ＶＣａと第２駆動電圧ＶＣｂとをそれぞれ供給するとともに、第２制御信号ＳＣ２に応答して第１駆動電圧ＶＣａ及び第２駆動電圧ＶＣｂの供給／停止を制御する。
【００２３】
メインブロック２２ａと予備ブロック２２ｂは、同じ回路構成であり、同じ機能（高速な処理回路としての機能）を提供する。メインブロック２２ａは、供給される第１駆動電圧ＶＣａにより動作可能な状態となり、第１クロック信号ＣＫａに同期動作する。同様に、予備ブロック２２ｂは、供給される第２駆動電圧ＶＣｂにより動作可能な状態となり、第２クロック信号ＣＫｂに同期動作する。
【００２４】
制御回路２４には、メインブロック２２ａから出力される第１判定信号ＳＪａ、及び予備ブロック２２ｂから出力される第２判定信号ＳＪｂが入力される。制御回路２４は、第１判定信号ＳＪａに応答して動作するサブブロックを切り替える、即ちメインブロック２２ａから予備ブロック２２ｂに切り替えるように第１制御信号ＳＣ１及び第２制御信号ＳＣ２を生成する。
【００２５】
詳述すると、制御回路２４は、先ずメインブロック２２ａが動作するように第１制御信号ＳＣ１及び第２制御信号ＳＣ２を生成する。次に、制御回路２４は、第１判定信号ＳＪａに基づいて、予備ブロック２２ｂに第２駆動電圧ＶＣｂを供給するように第２制御信号ＳＣ２を生成する。次に、制御回路２４は、第２クロック信号ＣＫｂを予備ブロック２２ｂに供給するように第１制御信号ＳＣ１を生成して動作するサブブロックを切り替えた後、メインブロック２２ａに対する第１駆動電圧ＶＣａの供給を停止するように制御信号ＳＣ２を生成する。
【００２６】
即ち、半導体装置１０の機能ブロック１１では、クロック信号ＣＬＫ及び駆動電圧ＶＣＣが供給されるサブブロックが、メインブロック２２ａから予備ブロック２２ｂへと切り替えられる。この構成により、機能ブロック１１の動作可能時間（寿命）は、メインブロック２２ａと予備ブロック２２ｂそれぞれの動作可能時間のおよそ２倍となり、単一のサブブロックにて構成される従来例と比べて長寿命化が図られている。
【００２７】
メインブロック２２ａ及び予備ブロック２２ｂは第２信号切替回路２５に信号を出力する。第２信号切替回路２５には、第１制御信号ＳＣ１が入力される。第２信号切替回路２５は、第１制御信号ＳＣ１に応答して、メインブロック２２ａの出力信号及び予備ブロック２２ｂの出力信号を切り替えて出力する。例えば、第２信号切替回路２５は、Ｈレベルの第１制御信号ＳＣ１に応答してメインブロック２２ａの出力信号を出力し、Ｌレベルの第１制御信号ＳＣ１に応答して予備ブロック２２ｂの出力信号を出力する。この第２信号切替回路２５の出力信号は、他の機能ブロック１２〜１５に入力される。即ち、メインブロック２２ａの出力信号及び予備ブロック２２ｂの出力信号が、第２信号切替回路２５を介して他の機能ブロック１２〜１５に供給される。
【００２８】
次に、メインブロック２２ａ及び予備ブロック２２ｂの一構成例を説明する。
メインブロック２２ａは、第２素子としてのバッファ回路３１ａ、複数（図において３つ）のフリップフロップ（以下、ＦＦ）３２ａ〜３４ａ、処理回路３５ａ〜３７ａを有している。第１クロック信号ＣＫａは複数の論理素子を駆動するためのバッファ回路３１ａに入力される。バッファ回路３１ａはクロックバッファであり、第１クロック信号ＣＫａをバッファリングしたクロック信号ＢＣＫａを出力する。
【００２９】
各ＦＦ３２ａ〜３４ａは、クロック信号ＢＣＫａがクロック端子に入力される。各ＦＦ３２ａ〜３４ａは、クロック信号ＢＣＫａに応答して図示しない信号をラッチするとともに、ラッチした信号レベルと等しい信号を出力する。各処理回路３５ａ〜３７ａは演算，レジスタ，フェッチ，デコード，等の処理を行うように構成された回路ブロックであり、それぞれＦＦ３２ａ〜３４ａの出力信号、又はＦＦ３２ａ〜３４ａの出力信号と図示しない他の信号とに基づいて所定の処理を行い、その処理結果に応じた信号を出力する。
【００３０】
更に、メインブロック２２ａは、監視部としてのモニタ回路３８ａと、判定部としての判定回路３９ａを有している。
モニタ回路３８ａ及び判定回路３９ａは、メインブロック２２ａの寿命を予測するために設けられている。上記したように、本実施形態において、メインブロック２２ａの寿命は、第１クロック信号ＣＫａの伝達経路上の素子におけるエレクトロマイグレーションにより故障が発生するまでの期間に対応する。この伝達経路上の素子がバッファ回路３１ａである。
【００３１】
モニタ回路３８ａは、バッファ回路３１ａと同様に第１クロック信号ＣＫａをバッファリングするバッファ回路であり、バッファ回路３１ａの近傍に配置されている。一般的に、互いに近傍に配置され同様に構成された２つのロジック回路は、互いの電気的特性が同じとなり、同時期に故障が発生する確率が高い。従って、２つのロジック回路のうちの一方のロジック回路を故障が発生しやすいように形成することにより、その一方のロジック回路の故障を検知することで、他方のロジック回路の故障を予測することができる。言い換えれば、通常のロジック回路と、故障が発生しやすく設定したロジック回路とを近傍に配置しそのロジック回路の故障を検知することにより、通常のロジック回路の故障を予測することができる。
【００３２】
つまり、本実施形態において、モニタ回路３８ａは第１クロック信号ＣＫａに基づいて、バッファ回路３１ａがエレクトロマイグレーションにより故障するよりも早く同要因により故障するように形成されている。つまり、モニタ回路３８ａはエレクトロマイグレーションによる欠陥を検知するためのモニタ回路であり、モニタ結果に応じた信号を出力する。判定回路３９ａは、モニタ回路３８ａの出力信号に基づいて、モニタ回路３８ａに故障が発生したか否かを判断し、その判断結果に応じた第１判定信号ＳＪａを生成する。この第１判定信号ＳＪａにより、バッファ回路３１ａの故障を予測、即ちバッファ回路３１ａの寿命、ひいてはメインブロック２２ａの寿命を予測することができる。
【００３３】
上記の制御回路２４は、判定回路３９ａから出力される第１判定信号ＳＪａに基づいて、上記の第１制御信号ＳＣ１及び第２制御信号ＳＣ２を生成する。従って、制御回路２４は、先ずメインブロック２２ａを動作させる。そして、制御回路２４は、メインブロック２２ａ内に配置されたモニタ回路３８ａ及び判定回路３９ａからなる検知回路の検知結果に基づいてメインブロック２２ａの異常発生を予測し、動作するブロックをメインブロック２２ａから予備ブロック２２ｂに切り替える。
【００３４】
このように、メインブロック２２ａ内にモニタ回路３８ａを配置することで、クロック信号ＣＫａを伝達するバッファ回路３１ａの寿命を予測することができる。そして、クロック信号ＣＫａを伝達するバッファ回路３１ａにおいてエレクトロマイグレーションによる故障が発生する前にメインブロック２２ａから予備ブロック２２ｂに切り替えることで、機能ブロック１１の寿命を長くすることができる。
【００３５】
予備ブロック２２ｂは、メインブロック２２ａと同様に構成されている。即ち、予備ブロック２２ｂは、バッファ回路３１ｂ、被駆動部としての複数（図において３つ）のフリップフロップ（以下、ＦＦ）３２ｂ〜３４ｂ、処理回路３５ｂ〜３７ｂ、モニタ回路３８ｂ、判定回路３９ｂを有している。各回路３１ｂ〜３９ｂの構成及び動作は、メインブロック２２ａの対応する各回路３１ａ〜３９ａと同じである。
【００３６】
従って、予備ブロック２２ｂ内に配置されたモニタ回路３８ｂ及び判定回路３９ｂからなる検知回路は、予備ブロック２２ｂ内のバッファ回路３１ｂの故障を予測、即ち予備ブロック２２ｂの寿命を予測した判定信号ＳＪｂを生成する。この判定信号ＳＪｂに基づいて、例えば制御回路２４が異常を報知（異常信号の出力）することにより予備ブロック２２ｂの寿命末期、即ち半導体装置１０が寿命末期であることを、半導体装置１０が接続された半導体装置にて判断することが可能となる。
【００３７】
次に、信号切替回路２１、バッファ回路３１ａ、モニタ回路３８ａの構成例を説明する。
信号切替回路２１は、図３に示すゲート回路２１ａを含む。ゲート回路２１ａはメインブロック２２ａに対するクロック信号の供給・停止を制御するためのものである。
【００３８】
クロック信号ＣＬＫはゲート回路２１ａのトランスファゲートＴＧに供給される。トランスファゲートＴＧは並列に接続された一対のＰチャネルＭＯＳトランジスタＴｐとＮチャネルＭＯＳトランジスタＴｎとからなる。第１制御信号ＳＣ１はＮチャネルＭＯＳトランジスタＴｎのゲートにとインバータ回路ＩＮＶに供給され、インバータ回路ＩＮＶの出力端子はＰチャネルＭＯＳトランジスタＴｐのゲートに接続されている。
【００３９】
上記のように構成されたゲート回路２１ａは、Ｈレベルの第１制御信号ＳＣ１とインバータ回路ＩＮＶから出力されるＬレベルの信号により両トランジスタＴｐ，Ｔｎがオンすることにより第１クロック信号ＣＫａを出力する。そして、ゲート回路２１ａは、Ｌレベルの第１制御信号ＳＣ１とインバータ回路ＩＮＶから出力されるＨレベルの信号により両トランジスタＴｐ，Ｔｎがオフすることにより第１クロック信号ＣＫａの出力を停止する。
【００４０】
尚、信号切替回路２１は、予備ブロック２２ｂに対するクロック信号の供給・停止を制御するためのゲート回路（図示略）を含む。このゲート回路は、ゲート回路２１ａと同様に、トランスファゲートとインバータ回路とから構成され、第１制御信号ＳＣ１はトランスファゲートを構成するＰチャネルＭＯＳトランジスタのゲートとインバータ回路に供給され、インバータ回路の出力信号がＮチャネルＭＯＳトランジスタのゲートに供給されている。従って、このゲート回路は、Ｌレベルの第１制御信号ＳＣ１とインバータ回路から出力されるＨレベルの信号により両トランジスタがオンすることにより第２クロック信号ＣＫｂを出力し、Ｈレベルの第１制御信号ＳＣ１とインバータ回路から出力されるＬレベルの信号により両トランジスタがオフすることにより第２クロック信号ＣＫｂの出力を停止する。
【００４１】
図３において、破線で示す枠内には、バッファ回路３１ａとモニタ回路３８ａのセルの構造を概略的に示されている。
バッファ回路３１ａ及びモニタ回路３８ａは、それぞれセルとして半導体装置を設計するために利用されるライブラリに格納されている。従って、ライブラリに登録されたモニタ回路３８ａを配置することにより、この半導体装置を設計することができる。そして、通常のバッファ部を配置して電源配線Ｌ２１，Ｌ２４に配線を接続した後にその配線の幅を狭くする手間がないため、半導体装置の設計期間が増大するのを抑制することができる。
【００４２】
バッファ回路３１ａは、駆動電圧ＶＣａを供給する配線Ｌ１１と、低電圧ＶＳＳを供給する配線Ｌ１４と、第２素子としてのバッファ部Ｂ１と、電源配線Ｌ１１とバッファ部Ｂ１とを接続する配線Ｌ１２と、電源配線Ｌ１４とバッファ部Ｂ１とを接続する配線Ｌ１３とを有している。バッファ部Ｂ１は、Ｈレベルの第１クロック信号ＣＫａに応答して電源配線Ｌ１１から配線Ｌ１２を介して出力端子から電流を吐き出し、Ｌレベルの第１クロック信号ＣＫａに応答して出力端子から配線Ｌ１３を介して電源配線Ｌ１４に電流を引き込む。従って、配線Ｌ１２及び配線Ｌ１３には、第１クロック信号ＣＫａの周期に対応する時間間隔で電流が間欠的に流れる。
【００４３】
モニタ回路３８ａは、バッファ回路３１ａと同様に構成されている。即ち、モニタ回路３８ａは、駆動電圧ＶＣａを供給する配線Ｌ２１と、低電圧ＶＳＳを供給する配線Ｌ２４と、第１素子としてのバッファ部Ｂ２と、電源配線Ｌ２１とバッファ部Ｂ２とを接続する配線Ｌ２２と、電源配線Ｌ２４とバッファ部Ｂ１とを接続する配線Ｌ２３とを有している。配線Ｌ２２は、バッファ回路３１ａの配線Ｌ１２と同じ幅に形成され、配線Ｌ２３は、バッファ回路３１ａの配線Ｌ１３と比べて、実質的な幅が狭く形成されている。これにより、モニタ回路３８ａの配線Ｌ２３は負荷素子として機能し、バッファ回路３１ａの配線Ｌ１３と比べて高い抵抗値、即ちバッファ回路３１ａより負荷が増加されている。バッファ部Ｂ２の出力端子には、バッファ回路３１ａのバッファ部Ｂ１の駆動容量よりも大きい容量のコンデンサＣ１１が接続されている。
【００４４】
即ち、上記のように構成されたモニタ回路３８ａは、図３下段に示すように、バッファ回路３１ａのバッファ部Ｂ１に抵抗素子Ｒ１１を介して低電圧ＶＳＳを供給するとともに、バッファ部Ｂ１の出力端子に容量素子Ｃ１１を接続した回路と等価となる。
【００４５】
半導体装置１０には、上記のように構成されたバッファ回路３１ａ及びモニタ回路３８ａのセルが形成されている。バッファ回路３１ａの配線Ｌ１２，Ｌ１３とモニタ回路３８ａの配線Ｌ２２，Ｌ２３は、それぞれに流れる電流によってエレクトロマイグレーションが発生し、断線する。モニタ回路３８ａの配線Ｌ２３は、バッファ回路３１ａの配線Ｌ１３と比べて電流密度に対する許容値が小さく、かつバッファ部Ｂ２の駆動容量がバッファ部Ｂ１の駆動容量よりも大きいため、配線Ｌ１２，Ｌ１３，Ｌ２２よりも配線Ｌ２３が早く断線する。これにより、モニタ回路３８ａは、バッファ回路３１ａよりも早く故障する。このモニタ回路３８ａの故障により、バッファ回路３１ａがまもなく故障する、つまり故障を予測することができる。
【００４６】
配線Ｌ２２，Ｌ２３が断線していないとき、バッファ部Ｂ２から出力されるモニタ信号Ｍ１ａは第１クロック信号ＣＫａと同じ周期でＨレベルとＬレベルとを交互に繰り返すクロック動作している。配線Ｌ２３が断線するとモニタ信号Ｍ１ａがＨレベルに固定される。このモニタ信号Ｍ１ａは判定回路３９ａに供給される。
【００４７】
判定回路３９ａは、モニタ信号Ｍ１ａがクロック動作しているか固定されたレベルかを判断し、第１判定信号ＳＪａを出力する。例えば、判定回路３９ａは、図４に示すように、モニタ信号Ｍ１ａの電圧レベルを平均化するフィルタ回路（例えば積分回路）３９１と、フィルタ回路３９１の出力信号レベルとしきい値電圧Ｖｔ１とを比較する比較回路３９２とから構成される。しきい値電圧Ｖｔ１は、平均化されたモニタ信号Ｍ１ａの電圧レベルと、固定されたモニタ信号Ｍ１ａの電圧レベルとの間に設定されている。比較回路３９２は、フィルタ回路３９１の出力信号レベルがしきい値電圧Ｖｔ１より低いときにモニタ信号Ｍ１ａがクロック動作していると判断し、Ｌレベルの第１判定信号ＳＪａを出力する。一方、比較回路３９２は、出力信号レベルがしきい値電圧Ｖｔ１より高いときにモニタ信号Ｍ１ａのレベルがＨレベルに固定されていると判断し、Ｈレベルの第１判定信号ＳＪａを出力する。
【００４８】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）バッファ回路３１ａの寿命を予測するためのモニタ回路３８ａは、駆動電圧ＶＣａを供給する配線Ｌ２１と、低電圧ＶＳＳを供給する配線Ｌ２４と、バッファ部Ｂ２と、電源配線Ｌ２１とバッファ部Ｂ２とを接続する配線Ｌ２２と、電源配線Ｌ２４とバッファ部Ｂ１とを接続する配線Ｌ２３とを有している。配線Ｌ２２は、バッファ回路３１ａの配線Ｌ１２と同じ幅に形成され、配線Ｌ２３は、バッファ回路３１ａの配線Ｌ１３と比べて、実質的な幅が狭く形成されている。これにより、モニタ回路３８ａの配線Ｌ２３は、バッファ回路３１ａの配線Ｌ１３と比べて電流密度に対する許容値が小さい。モニタ回路３８ａの配線Ｌ２３は、バッファ回路３１ａの配線Ｌ１３と比べて電流密度に対する許容値が小さく、かつバッファ部Ｂ２の駆動容量がバッファ部Ｂ１の駆動容量よりも大きいため、配線Ｌ１２，Ｌ１３，Ｌ２２よりも配線Ｌ２３が早く断線する。これにより、モニタ回路３８ａは、バッファ回路３１ａよりも早く故障する。このモニタ回路３８ａの故障により、バッファ回路３１ａがまもなく故障する、つまり故障を予測することができる。
【００４９】
（２）モニタ回路３８ａは、寿命を予測使用とするバッファ回路３１ａに近接して配置されている。つまり、モニタ回路３８ａにより、バッファ回路３１ａが配置された箇所、つまり局所的な不良を容易に検出することができる。
【００５０】
（３）バッファ部Ｂ２の出力端子には、バッファ回路３１ａのバッファ部Ｂ１の駆動容量よりも大きい容量のコンデンサＣ１１が接続されている。このコンデンサＣ１１によりバッファ回路３１ａに比べて、モニタ回路３８ａのバッファ部Ｂ２で消費される電流が多くなり、バッファ部Ｂ２に接続された配線Ｌ２３に流れる電流も多くなるため断線し易くなる。即ち、モニタ回路３８ａのエレクトロマイグレーション耐性をバッファ回路３１ａより弱くすることにより、エレクトロマイグレーションによる故障を容易に検出することができる。
【００５１】
（４）モニタ回路３８ａは、第１クロック信号ＣＫａが入力されるバッファ部Ｂ２を配線Ｌ２２，配線Ｌ２３により電源配線Ｌ２１，Ｌ２４と接続し、バッファ部Ｂ２の出力信号をモニタ信号Ｍ１ａとしている。従って、モニタ信号Ｍ１ａは、故障が発生していない場合には周期的にレベルが変化するクロック動作し、バッファ部Ｂ２の故障、即ち配線Ｌ２３の断線により一定レベルとなる。その結果、電源配線間に接続した導電パターンの電圧変化を検出する構成に比べ、エレクトロマイグレーションによる欠陥を容易に判定することができる。
【００５２】
（５）制御回路２４は、メインブロック２２ａ内に配置されたモニタ回路３８ａ及び判定回路３９ａからなる検知回路の検知結果に基づいてメインブロック２２ａの異常発生を予測し、動作するブロックをメインブロック２２ａから予備ブロック２２ｂに切り替える。このように、メインブロック２２ａ内にモニタ回路３８ａを配置することで、クロック信号ＣＫａを伝達するバッファ回路３１ａの寿命を予測することができる。そして、クロック信号ＣＫａを伝達するバッファ回路３１ａにおいてエレクトロマイグレーションによる故障が発生する前にメインブロック２２ａから予備ブロック２２ｂに切り替えることで、機能ブロック１１の寿命を長くすることができる。
【００５３】
（６）モニタ回路３８ａは、バッファ部Ｂ２と低電圧ＶＳＳを供給する配線Ｌ２４とを接続する配線Ｌ２３を、バッファ回路３１ａの配線Ｌ１３に比べて細くしている。従って、エレクトロマイグレーションにより配線Ｌ２３が断線し、バッファ部Ｂ２から出力されるモニタ信号Ｍ１ａがＨレベルに固定される。従って、判定回路３９ａは、モニタ信号Ｍ１ａがＨレベルに固定されているか否かを判断すればよく、エレクトロマイグレーションによる欠陥を容易に判定することができる。
【００５４】
（第二実施形態）
以下、第二実施形態を図５〜図１１に従って説明する。
尚、説明の便宜上、上記実施形態と同様の構成については同一の符号を付してその説明を省略する。
【００５５】
図５に示すように、本実施形態のメインブロック４０は、信号供給部としてのゲート回路４１を有している。ゲート回路４１には第１クロック信号ＣＫａとイネーブル信号ＥＮが供給される。ゲート回路４１はイネーブル信号ＥＮに応答して、バッファ回路３１ａ等に対してゲートクロック信号ＧＣＫの供給及び停止を制御する。本実施形態では、ゲート回路４１は、Ｈレベルのイネーブル信号ＥＮに応答してクロック信号ＣＫａと実質的に等しいゲートクロック信号ＧＣＫを出力し、Ｌレベルの信号ＥＮに応答してＬレベルのゲートクロック信号ＧＣＫを出力する。ゲートクロック信号ＧＣＫは、バッファ回路３１ａ及びモニタ回路４２に供給される。
【００５６】
バッファ回路３１ａはクロックバッファであり、ゲートクロック信号ＧＣＫをバッファリングしたクロック信号ＢＣＫａを出力する。上記したように、ゲートクロック信号ＧＣＫはゲート回路４１から出力される。従って、バッファ回路３１ａは、イネーブル信号ＥＮがＨレベルのとき、スイッチング動作するクロック信号ＢＣＫａを出力する。このクロック信号ＢＣＫａによりメインブロック４０の各回路が動作状態となる。一方、バッファ回路３１ａは、イネーブル信号ＥＮがＬレベルのとき、Ｌレベルのクロック信号ＢＣＫａを出力する。従って、このＬレベルのクロック信号ＢＣＫａが供給される回路は、静止状態となり、信号を保持する。静止状態の回路における消費電力は、動作状態における消費電力に比べて少ない。従って、Ｌレベルのイネーブル信号ＥＮは、メインブロック４０を静止状態、つまり非活性とする。これにより、消費電力を低減することができる。
【００５７】
モニタ回路４２は、駆動電圧ＶＣａを供給する配線Ｌ３１と、低電圧ＶＳＳを供給する配線Ｌ３４と、バッファ部Ｂ３と、電源配線Ｌ３１とバッファ部Ｂ３とを接続する配線Ｌ３２と、電源配線Ｌ３４とバッファ部Ｂ１とを接続する配線Ｌ３３とを有している。配線Ｌ３２及び配線Ｌ３３は、バッファ回路３１ａの配線Ｌ１２，Ｌ１３と比べて、実質的な幅が狭く形成されている。これにより、モニタ回路４２の配線Ｌ３２，Ｌ３３は負荷素子として機能し、バッファ回路３１ａの配線Ｌ１２，Ｌ１３と比べて高い抵抗値、即ちバッファ回路３１ａより負荷が増加されている。バッファ部Ｂ３は、バッファ回路３１ａのバッファ部Ｂ１の駆動容量よりも大きい駆動容量となるように構成されている。
【００５８】
上記のように構成されたモニタ回路４２は、図５下段に示すように、バッファ回路３１ａのバッファ部Ｂ１に抵抗素子Ｒ２１，Ｒ２２を介して駆動電圧ＶＣａと低電圧ＶＳＳを供給するとともに、バッファ部Ｂ１の出力端子に容量素子Ｃ２１，Ｃ２２を接続した回路と等価となる。
【００５９】
上記のように構成されたバッファ回路３１ａ及びモニタ回路４２のセルを半導体装置に形成する。バッファ回路３１ａの配線Ｌ１２，Ｌ１３とモニタ回路４２の配線Ｌ３２，Ｌ３３は、それぞれに流れる電流によってエレクトロマイグレーションが発生し、断線する。モニタ回路４２の配線Ｌ３２，Ｌ３３は、バッファ回路３１ａの配線Ｌ１２，Ｌ１３と比べて電流密度に対する許容値が小さく、かつバッファ部Ｂ３の駆動容量がバッファ部Ｂ１の駆動容量よりも大きいため、配線Ｌ１２，Ｌ１３よりも配線Ｌ３２，Ｌ３３のほうが早く断線する。これにより、モニタ回路４２は、バッファ回路３１ａよりも早く故障する。このモニタ回路４２の故障により、バッファ回路３１ａがまもなく故障する、つまり故障を予測することができる。
【００６０】
配線Ｌ３２，Ｌ３３が断線していないとき、バッファ部Ｂ３から出力されるモニタ信号Ｍ１ａはゲートクロック信号ＧＣＫと同じ周期でＨレベルとＬレベルとを交互に繰り返すクロック動作している。配線Ｌ３２が断線するとモニタ信号Ｍ１ａがＬレベルに固定され、配線Ｌ３３が断線するとモニタ信号Ｍ１ａがＨレベルに固定される。このモニタ信号Ｍ１ａは判定回路４３に供給される。
【００６１】
次に、判定回路４３の構成を説明する。
図６に示すように、判定回路４３には、モニタ信号Ｍ１ａ及びゲートクロック信号ＧＣＫが入力される。モニタ信号Ｍ１ａはＦＦ５１のクロック入入力端子に供給される。ＦＦ５１の非反転出力端子Ｑはインバータ回路５２の入力端子に接続され、そのインバータ回路５２の出力端子はＦＦ５１の入力端子Ｄに接続されている。また、ＦＦ５１の出力端子ＱはＦＦ５３の入力端子Ｄに接続されている。
【００６２】
ＦＦ５３の非反転出力端子ＱはＦＦ５４の入力端子Ｄに接続されるとともに、エクスクルーシブ・ノア（ＥｘＮＯＲ）回路５５の一方の入力端子に接続され、ＥｘＮＯＲ回路５５の他方の入力端子はＦＦ５４の非反転出力端子Ｑに接続されている。ＥｘＮＯＲ回路５５の出力端子はＦＦ５６の入力端子に接続されている。
【００６３】
ゲートクロック信号ＧＣＫはバッファ回路５７に供給される。バッファ回路５７の出力端子はＦＦ５３，５４のクロック入力端子に接続されるとともにインバータ回路５８の入力端子に接続され、インバータ回路５８の出力端子はＦＦ５６のクロック入力端子に接続されている。そして、ＦＦ５６の非反転出力端子Ｑから第１判定信号ＳＪａが出力される。
【００６４】
上記のように構成された判定回路４３において、バッファ回路５７はゲートクロック信号ＧＣＫをバッファリングしたクロック信号ＪＣＫを出力し、インバータ回路５８はクロック信号ＪＣＫを論理反転したクロック信号ＪＣＫ２を出力する。
【００６５】
次に、ゲート回路４１、モニタ回路４２、判定回路４３の動作を説明する。
［モニタ回路が正常動作している場合］
図７に示すように、イネーブル信号ＥＮがＨレベルの場合（期間Ｔ１，Ｔ３）、ゲート回路４１は第１クロック信号ＣＫａと等しいゲートクロック信号ＧＣＫを出力する。モニタ回路４２は、ゲートクロック信号ＧＣＫと等しい、つまりクロック動作するモニタ信号Ｍ１ａを出力する。
【００６６】
ＦＦ５１はモニタ信号Ｍ１ａを２分周した信号Ｍ２を出力する。ＦＦ５３は、クロック信号ＪＣＫの立ち上がりエッジに同期して信号Ｍ２と等しいレベルの信号Ｓ１を出力する。ＦＦ５４は、クロック信号ＪＣＫの立ち上がりエッジに同期して信号Ｓ１と等しいレベルの信号Ｓ２を出力する。その結果、ＥｘＮＯＲ回路５５には相補的にレベルが変化する信号Ｓ１，Ｓ２が入力される。従って、ＥｘＮＯＲ回路５５は、Ｌレベルの信号Ｓ３を出力する。ＦＦ５６は、クロック信号ＪＣＫ２の立ち上がりエッジに同期して信号Ｓ３と等しいレベル、即ちＬレベルの第１判定信号ＳＪａを出力する。
【００６７】
イネーブル信号ＥＮがＬレベルの場合（期間Ｔ２）、ゲート回路４１はＬレベルのゲートクロック信号ＧＣＫを出力する。このため、また、モニタ回路４２の出力信号Ｍ１ａ、判定回路４３を構成する各回路の出力信号Ｍ２，Ｓ１，Ｓ２，Ｓ３はＬレベル又はＨレベルに保持される。出力信号Ｓ１と出力信号Ｓ２の論理レベルの組み合わせは、（Ｓ１＝Ｈレベル、且つＳ２＝Ｌレベル）と（Ｓ１＝Ｌレベル、且つＳ２＝Ｈレベル）の何れかであり、ＦＦ５６は、Ｌレベルの第１判定信号ＳＪａを出力する。
【００６８】
［モニタ回路に故障が発生した場合］
（第１のケース）
図８に示すように、時刻ｔ１１において配線Ｌ３３（図５参照）が断線すると、モニタ回路４２のモニタ信号Ｍ１ａはＨレベルに固定される。この時、ＦＦ５１はＬレベルの信号Ｍ２を出力している。また、ＦＦ５３はＬレベルの信号Ｓ１を出力し、ＦＦ５４はＨレベルの信号Ｓ２を出力している。すると、ＦＦ５３は次のクロック信号ＪＣＫの立ち上がりエッジ（時刻ｔ１２）に同期してＬレベルの信号Ｓ１と等しいＬレベルの信号Ｓ２を出力する。この結果、ＥｘＮＯＲ回路５５はＨレベルの信号Ｓ３を出力する。そして、ＦＦ５６は、クロック信号ＪＣＫ２の立ち上がりエッジ（時刻ｔ１３）に同期してＨレベルの第１判定信号ＳＪａを出力する。
【００６９】
（第２のケース）
図９に示すように、時刻ｔ２１において配線Ｌ３３（図５参照）が断線すると、モニタ回路４２のモニタ信号Ｍ１ａはＨレベルに固定される。この時、ＦＦ５１はＨレベルの信号Ｍ２を出力している。また、ＦＦ５３はＨレベルの信号Ｓ１を出力し、ＦＦ５４はＬレベルの信号Ｓ２を出力している。すると、ＦＦ５３は次のクロック信号ＪＣＫの立ち上がりエッジ（時刻ｔ２２）に同期してＨレベルの信号Ｓ１と等しいＨレベルの信号Ｓ２を出力する。この結果、ＥｘＮＯＲ回路５５はＨレベルの信号Ｓ３を出力する。そして、ＦＦ５６は、クロック信号ＪＣＫ２の立ち上がりエッジ（時刻ｔ２３）に同期してＨレベルの第１判定信号ＳＪａを出力する。
【００７０】
（第３のケース）
図１０に示すように、時刻ｔ３１において配線Ｌ３２（図５参照）が断線すると、モニタ回路４２のモニタ信号Ｍ１ａはＬレベルに固定される。この時、ＦＦ５１はＨレベルの信号Ｍ２を出力している。また、ＦＦ５３はＨレベルの信号Ｓ１を出力し、ＦＦ５４はＬレベルの信号Ｓ２を出力している。すると、ＦＦ５３は次のクロック信号ＪＣＫの立ち上がりエッジ（時刻ｔ３２）に同期してＨレベルの信号Ｓ１と等しいＨレベルの信号Ｓ２を出力する。この結果、ＥｘＮＯＲ回路５５はＨレベルの信号Ｓ３を出力する。そして、ＦＦ５６は、クロック信号ＪＣＫ２の立ち上がりエッジ（時刻ｔ３３）に同期してＨレベルの第１判定信号ＳＪａを出力する。
【００７１】
（第４のケース）
図１１に示すように、時刻ｔ４１において配線Ｌ３２（図５参照）が断線すると、モニタ回路４２のモニタ信号Ｍ１ａはＬレベルに固定される。この時、ＦＦ５１はＬレベルの信号Ｍ２を出力している。また、ＦＦ５３はＬレベルの信号Ｓ１を出力し、ＦＦ５４はＨレベルの信号Ｓ２を出力している。すると、ＦＦ５３は次のクロック信号ＪＣＫの立ち上がりエッジ（時刻ｔ４２）に同期してＬレベルの信号Ｓ１と等しいＬレベルの信号Ｓ２を出力する。この結果、ＥｘＮＯＲ回路５５はＨレベルの信号Ｓ３を出力する。そして、ＦＦ５６は、クロック信号ＪＣＫ２の立ち上がりエッジ（時刻ｔ４３）に同期してＨレベルの第１判定信号ＳＪａを出力する。
【００７２】
従って、判定回路３９ａは、上記の第１〜第４のケースの何れにおいても、Ｈレベルの第１判定信号ＳＪａを出力する。即ち、判定回路３９ａは、モニタ回路４２が正常動作している時にはＬレベルの第１判定信号ＳＪａを出力する。そして、判定回路３９ａは、モニタ回路４２が故障した場合、故障した箇所（配線Ｌ３２，Ｌ３３）、故障したタイミングに係わらず、Ｈレベルの第１判定信号ＳＪａを出力する。このため、第１判定信号ＳＪａにより、モニタ回路４２の故障、即ちバッファ回路３１ａの寿命を容易に検出することができる。
【００７３】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）判定回路４３は、モニタ信号Ｍ１ａとゲートクロック信号ＧＣＫとに基づいて、モニタ信号Ｍ１ａがＨレベル又はＬレベルに固定されているか否かを判断する。第１クロック信号ＣＫａが供給されていない場合、モニタ信号Ｍ１ａはＬレベルに固定され、同時にゲートクロック信号ＧＣＫもＬレベルに固定される。従って、第１クロック信号ＣＫａ（ゲートクロック信号ＧＣＫ）が供給されずにモニタ信号Ｍ１ａのレベルが固定されている場合と、エレクトロマイグレーションによる欠陥によってモニタ信号Ｍ１ａのレベルが固定されている場合とを容易に判断することができ、誤判定の発生を防ぐことができる。
【００７４】
（２）モニタ回路４２は、バッファ部Ｂ３と、電源配線Ｌ３１，Ｌ３４とバッファ部Ｂ３とを接続する配線Ｌ３２，Ｌ３３とを有し、配線Ｌ３２及び配線Ｌ３３は、バッファ回路３１ａの配線Ｌ１２，Ｌ１３と比べて、実質的な幅が狭く形成されている。これにより、モニタ回路４２の配線Ｌ３２，Ｌ３３は、バッファ回路３１ａの配線Ｌ１２，Ｌ１３と比べて高い抵抗値となる。バッファ部Ｂ３は、バッファ回路３１ａのバッファ部Ｂ１の駆動容量よりも大きい駆動容量となるように構成されている。従って、エレクトロマイグレーションにより配線Ｌ３２，Ｌ３３のいずれか一方が断線する。配線Ｌ３２が断線した場合にはモニタ信号Ｍ１ａはＬレベルに固定され、配線Ｌ３２が断線した場合にはモニタ信号Ｍ１ａはＨレベルに固定される。しかし、判定回路４３は、配線Ｌ３２，Ｌ３３の何れが断線した場合にも、Ｈレベルの第１判定信号ＳＪａを出力する。従って、制御回路２４は、第１判定信号ＳＪａがＨレベルに固定されているか否かを判断すればよく、エレクトロマイグレーションによる欠陥が発生しているか否かを容易に判断することができる。
【００７５】
（第三実施形態）
以下、第三実施形態を図１２に従って説明する。
尚、説明の便宜上、上記実施形態と同様の構成については同一の符号を付してその説明を省略する。
【００７６】
半導体装置の機能ブロックは、図１２（ａ）に示すメインブロック６１と、このメインブロック６１と同様に構成された予備ブロック（図示略）を有している。メインブロック６１のモニタ回路６２は、クロック信号ＣＫａが入力されるバッファ回路６３と、そのバッファ回路６３の出力端子に接続された複数（図において６個）の負荷回路６４（図面ではＣＦＦと記す）とから構成されている。負荷回路６４は、バッファ回路３１ａに接続されたＦＦ３２ａ〜３４ａのクロック駆動部と同じ素子のみで構成された回路である。
【００７７】
負荷回路６４は、バッファ回路３１ａ、６３、ＦＦ３２ａ〜３４ａとともに、半導体装置を設計する設計装置のライブラリに登録されている。従って、ライブラリに登録された負荷回路６４を配置することにより、この半導体装置を設計することができる。そして、通常のＦＦを配置した後に不要な部分を削除する手間がないため、半導体装置の設計期間が増大するのを抑制することができる。
【００７８】
図１２（ｂ）は、ＦＦ３２ａの回路構成の一例を示す回路図である。ＦＦ３２ａのクロック駆動部６５は、直列に接続された２つのインバータ回路６６ａ，６６ｂによってクロック信号ＣＫから相補なクロック信号ＣＫＺ，ＣＫＸを生成する。このクロック信号ＣＫＺ，ＣＫＸにより、２つのラッチ部６７ａ，６７ｂの入力側にそれぞれ接続されたトランスファゲート６８ａ，６８ｂと、ラッチ部６７ａ，６７ｂにそれぞれ設けられたトランスファゲート６９ａ，６９ｂを制御する。
【００７９】
上記の負荷回路６４は、クロック駆動部６５と同様に、直列に接続された２つのインバータ回路から構成されている。このため、１つの負荷回路６４は１つのＦＦ３２ａのクロック駆動部と等しい駆動容量となる。このため、寿命を予測したいバッファ回路３１ａよりも大きな駆動負荷をバッファ回路６３に付加するために複数のＦＦを接続することもできる。
【００８０】
一方、１つの負荷回路６４が占める面積、即ち負荷回路６４を形成するために必用な面積は、２つのインバータ回路の形成に必用な面積のみであるため、クロック駆動部６５を含むＦＦ３２ａが占める面積と比べて極めて小さい。このため、バッファ回路６３に対して、寿命を予測したいバッファ回路３１ａの駆動負荷よりも大きな駆動負荷を加えるためにＦＦを接続する場合と比べて、モニタ回路６２の面積が小さくなる。逆に、１つのＦＦを形成する面積に複数の負荷回路６４を形成することができる。即ち、負荷回路６４を用いることにより、同じ面積でＦＦよりも大きな駆動負荷をバッファ回路６３に付加することができる。また、モニタ回路６２の付加による半導体装置の面積増加を抑えることができる。
【００８１】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）負荷回路６４を用いてモニタ回路６２のバッファ回路６３の負荷を、寿命を予測しようとするバッファ回路３１ａよりも増加させることにより、同じ面積でＦＦよりも大きな駆動負荷をバッファ回路６３に付加することができる。また、モニタ回路６２の付加による半導体装置の面積増加を抑えることができる。
【００８２】
（２）負荷回路６４は、バッファ回路３１ａ、６３、ＦＦ３２ａ〜３４ａとともに、半導体装置を設計する設計装置のライブラリに登録されている。従って、ライブラリに登録された負荷回路６４を配置することにより、この半導体装置を設計することができる。そして、通常のＦＦを配置した後に不要な部分を削除する手間がないため、半導体装置の設計期間が増大するのを抑制することができる。
【００８３】
（第四実施形態）
以下、第四実施形態を図１３〜図１５に従って説明する。
尚、説明の便宜上、上記第二実施形態と同様の構成については同一の符号を付してその説明を省略する。
【００８４】
半導体装置の機能ブロックは、図１３に示すメインブロック７１と、このメインブロック７１と同様に構成された予備ブロック（図示略）を有している。メインブロック７１は、分周器７２，７３を有している。第１分周器７２は第２分周器７３と同じ分周比（例えば２分周）に設定されている。
【００８５】
図１４に示すように、第１分周器７２はモニタ回路４２から出力されるモニタ信号Ｍ１ａを分周した分周モニタ信号ＤＭを出力する。第２分周器７３はゲートクロック信号ＧＣＫを分周した分周クロック信号ＤＣを出力する。分周モニタ信号ＤＭ及び分周クロック信号ＤＣは、判定回路４３に供給される。判定回路４３は、第二実施形態と同様に、分周モニタ信号ＤＭと分周クロック信号ＤＣとに基づいて第１判定信号ＳＪａを生成する。
【００８６】
判定回路４３は、一般的な半導体装置で同じ現象であるが、信号レベルを変更するスイッチング動作において電流が流れる。本実施形態の分周モニタ信号ＤＭ及び分周クロック信号ＤＣが供給される判定回路４３のスイッチング動作により流れる電流の量は、第一実施形態における判定回路４３に流れる電流量より少ない。従って、第二実施形態における判定回路４３の消費電力と、本実施形態における分周器７２，７３と判定回路４３の消費電力の合計値とを比較した場合、本実施形態の消費電力は第二実施形態の消費電力よりもすくない。即ち、分周器７２，７３を備えて判定回路４３に供給するモニタ信号及びクロック信号の周波数を低減することで、消費電力を低減することができる。
【００８７】
一般的に、信号レベルを変更するスイッチング動作により、スイッチングノイズが発生する。従って、本実施形態のように、分周器７２，７３を備えて判定回路４３に供給するモニタ信号及びクロック信号の周波数を低減することで、単位時間当たりのスイッチング動作の回数が少なくなる。その結果、ノイズを低減することができる。
【００８８】
本実施形態の判定回路４３は、第一実施形態の判定回路４３と同様に各信号を生成する。例えば、第一実施形態における第４のケースと同様に、図１５に示すように、時刻ｔ５１において配線Ｌ３２（図５参照）が断線すると、モニタ回路４２のモニタ信号Ｍ１ａはＬレベルに固定される。判定回路４３は、次のクロック信号ＪＣＫの立ち上がりエッジ（時刻ｔ５２）に同期してＬレベルの信号Ｓ１と等しいＬレベルの信号Ｓ２を生成し、Ｈレベルの信号Ｓ３を生成する。そして、判定回路４３は、クロック信号ＪＣＫ２の立ち上がりエッジ（時刻ｔ５３）に同期してＨレベルの第１判定信号ＳＪａを生成する。
【００８９】
判定回路４３は、他のケースにおいても、第二実施形態の判定回路４３と同様に動作して判定信号ＳＪａを生成する。本実施形態の判定回路４３と第一実施形態の判定回路４３の相違点は、信号の周期のみである。従って、本実施形態においても、第二実施形態と同様に、モニタ回路４２が故障した場合、故障した箇所、故障したタイミングに係わらず、Ｈレベルの第１判定信号ＳＪａを出力する。このため、第１判定信号ＳＪａにより、モニタ回路４２の故障、即ちバッファ回路３１ａの寿命を容易に検出することができる。
【００９０】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）分周器７２，７３を備えて判定回路４３に供給するモニタ信号及びクロック信号の周波数を低減することで、消費電力を低減することができる。
【００９１】
（２）分周器７２，７３を備えて判定回路４３に供給するモニタ信号及びクロック信号の周波数を低減することで、単位時間当たりのスイッチング動作の回数を少なくし、ノイズを低減することができる。
【００９２】
（第五実施形態）
以下、第五実施形態を図１６に従って説明する。
尚、説明の便宜上、上記実施形態と同様の構成については同一の符号を付してその説明を省略する。
【００９３】
図１６に示すように、本実施形態の機能ブロック８１は、メインブロック８２ａと、このメインブロック８２ａと同様に構成された予備ブロック８２ｂとを有している。
メインブロック８２ａのメインバッファ回路８３はクロックバッファであり、切替回路２１から出力される第１クロック信号ＣＫａをバッファリングしたクロック信号ＢＣＫａを、複数（図において４個）のサブバッファ回路８４ａ〜８４ｄに出力する。各サブバッファ回路８４ａ〜８４ｄは、クロック信号ＢＣＫａをバッファリングしたサブクロック信号ＳＢＫａ〜ＳＢＫｄをそれぞれ出力する。
【００９４】
１つのロジック回路の出力が駆動できるロジック回路の入力端子数（ファンアウト）には制限がある。つまり、本実施形態のメインバッファ回路８３のみでは、メインブロック８２ａのロジック回路（ＦＦ）を駆動することができない。このため、複数段のバッファ回路を備える、つまりメインバッファ回路８３の出力端子に複数のサブバッファ回路８４ａ〜８４ｄを接続することにより、実質的なファンアウト数を多くし、メインブロック８２ａを構成する多数のロジック回路（図ではＦＦ）にクロック信号を供給するようにしている。
【００９５】
メインブロック８２ａに含まれるロジック回路の数が多い、即ち回路規模が大きなメインブロック８２ａは、各バッファ回路８３，８４ａ〜８４ｄにおいて、電力分布や温度や外部からの影響等の物理的な差が生じ、その差によって、各バッファ回路８３，８４ａ〜８４ｄの寿命に差が生じる。つまり、複数のバッファ回路８３，８４ａ〜８４ｄは、同じ周波数のクロック信号をバッファリングしていても、寿命が異なる。早く故障するバッファ回路により半導体装置の寿命が決定される、即ち、半導体装置の寿命は早く故障するバッファ回路の寿命により決定される。
【００９６】
このため、メインブロック８２ａには、複数のバッファ回路８３，８４ａ〜８４ｄのうち、シミュレーションによる温度分布や電力解析等により寿命が短いと判定される、又はサンプル品の加速試験等により故障したサブバッファ回路８４ｂ〜８４ｄの近傍にモニタ回路８５ａ〜８５ｃ及び判定回路８６ａ〜８６ｃが配置されている。各モニタ回路８５ａ〜８５ｃは、上記のモニタ回路４２（図５参照）と同様に構成され、それぞれモニタ信号を出力する。各判定回路８６ａ〜８６ｃは、上記の判定回路４３（図６参照）と同様に構成され、モニタ信号に基づいて、各モニタ回路８５ａ〜８５ｃの状態に応じた欠陥検知信号Ｓ１１〜Ｓ１３を生成する。欠陥検知信号Ｓ１１〜Ｓ１３は、オア回路８７に出力される。オア回路８７は、複数の欠陥検知信号Ｓ１１〜Ｓ１３を論理和演算して１つの第１判定信号ＳＪａを生成する。
【００９７】
制御回路２４は、オア回路８７から出力される第１判定信号ＳＪａに基づいて、クロック信号ＣＬＫ及び駆動電圧ＶＣＣの供給先をメインブロック８２ａから予備ブロック８２ｂに切り替える。
【００９８】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）メインブロック８２ａには、複数のバッファ回路８３，８４ａ〜８４ｄのうち、シミュレーションによる温度分布や電力解析等により寿命が短いと判定される、又はサンプル品の加速試験等により故障したサブバッファ回路８４ｂ〜８４ｄの近傍にモニタ回路８５ａ〜８５ｃ及び判定回路８６ａ〜８６ｃが配置されている。オア回路８７は、複数の判定回路８６ａ〜８６ｃから出力される欠陥検知信号Ｓ１１〜Ｓ１３を論理和演算して１つの第１判定信号ＳＪａを生成する。従って、制御回路２４は、複数のバッファ回路８３，８４ａ〜８４ｄのうち、早く故障するバッファ回路によりメインブロック８２ａから予備ブロック８２ｂに切り替えるため、バッファ回路８４ｂ〜８４ｄの動作にバラツキが生じたとしても、確実にきりかえることができる。
（第六実施形態）
以下、第六実施形態を図１７〜図２１に従って説明する。
【００９９】
尚、説明の便宜上、上記実施形態と同様の構成については同一の符号を付してその説明を省略する。
図１７に示すように、半導体装置の機能ブロック９０は、サブブロックとしてのメインブロック９２ａ及び予備ブロック９２ｂ、電圧供給回路９３、制御回路９４、出力信号切替回路９５、比較判定回路９６、及びオア回路９７を有している。
【０１００】
制御回路９４には、クロック信号ＣＬＫが入力される。また、制御回路９４には、メインブロック９２ａに含まれる判定回路から故障判定信号ＳＪａが入力され、比較判定回路９６から信号判定信号ＤＪが入力される。制御回路９４は、クロック信号ＣＬＫと実質的に等しい第１クロック信号ＣＫａと第２クロック信号ＣＫｂとをメインブロック９２ａと予備ブロック９２ｂとにそれぞれ供給するとともに、故障判定信号ＳＪａと信号判定信号ＤＪに応答して、第１クロック信号ＣＫａと第２クロック信号ＣＫｂの供給／停止を制御する。即ち、本実施形態の制御回路９４は、信号切替回路の機能を有する。
【０１０１】
詳しくは、制御回路９４は、先ず、クロック信号ＣＬＫと実質的に等しい第１クロック信号ＣＫａをメインブロック９２ａに供給する。そして、制御回路９４は、所定レベルの故障判定信号ＳＪａが入力されると、クロック信号ＣＬＫに基づいて生成した第２クロック信号ＣＫｂを予備ブロック９２ｂに供給する。次に、制御回路９４は、所定レベルの信号判定信号ＤＪが入力されると、メインブロック９２ａに対する第１クロック信号ＣＫａの供給を停止する。
【０１０２】
電圧供給回路９３には、駆動電圧ＶＣＣが供給されるとともに、制御回路９４から第２制御信号ＳＣ２が入力される。電圧供給回路９３は、駆動電圧ＶＣＣに基づいて、メインブロック９２ａと予備ブロック９２ｂとに、第１駆動電圧ＶＣａと第２駆動電圧ＶＣｂとをそれぞれ供給するとともに、第２制御信号ＳＣ２に応答して第１駆動電圧ＶＣａ及び第２駆動電圧ＶＣｂの供給／停止を制御する。
【０１０３】
メインブロック９２ａと予備ブロック９２ｂは、同じ回路構成であり、同じ機能（高速な処理回路としての機能）を提供する。メインブロック９２ａは、供給される第１駆動電圧ＶＣａにより動作可能な状態となり、第１クロック信号ＣＫａに同期動作する。同様に、予備ブロック９２ｂは、供給される第２駆動電圧ＶＣｂにより動作可能な状態となり、第２クロック信号ＣＫｂに同期動作する。
【０１０４】
更に、メインブロック９２ａ及び予備ブロック９２ｂは、上記各実施形態のうちの何れか１つと同様に構成されたモニタ回路及び判定回路（図示略）を有している。各ブロック９２ａ，９２ｂの判定回路は、モニタ回路の出力信号に基づいて判定信号ＳＪａ，ＳＪｂを生成する。
【０１０５】
制御回路９４には、メインブロック９２ａから出力される第１判定信号ＳＪａ、及び予備ブロック９２ｂから出力される第２判定信号ＳＪｂが入力される。制御回路９４は、第１判定信号ＳＪａに応答して動作するサブブロックを切り替える、即ちメインブロック９２ａから予備ブロック９２ｂに切り替えるように第１制御信号ＳＣ１及び第２制御信号ＳＣ２を生成する。
【０１０６】
メインブロック９２ａ及び予備ブロック９２ｂは、それぞれ信号を保持する回路（例えばフリップフロップ回路）を有している。そして、メインブロック９２ａ及び予備ブロック９２ｂは、メインブロック９２ａの動作中に、メインブロック９２ａの保持回路の状態を、対応する予備ブロック９２ｂの保持回路に複写（コピー）するように構成されている。
【０１０７】
電圧供給回路９３は、制御回路９４からの制御信号ＳＣ２に基づいて、メインブロック９２ａが正常に動作している間、予備ブロック９２ｂに第２駆動電圧ＶＣｂを供給しない。そして、電圧供給回路９３は、制御回路９４からの制御信号ＳＣ２に応答して、予備ブロック９２ｂに第２駆動電圧ＶＣｂを供給する。すると、予備ブロック９２ｂは動作を開始する。この時、予備ブロック９２ｂ内の信号レベル（回路の入出力端子における信号レベル）は、回路の電源端子における電圧レベルが上昇する状態や、初期化信号により決定される。つまり、予備ブロック９２ｂの動作状態は、メインブロック９２ａの動作状態と異なる。
【０１０８】
そして、上記したように、予備ブロック９２ｂにメインブロック９２ａの動作状態が複写されると、予備ブロック９２ｂの動作状態は、メインブロック９２ａの動作状態と同じとなる。従って、メインブロック９２ａが実行する処理は、メインブロック９２ａから予備ブロック９２ｂに切り替えた後も、その予備ブロック９２ｂにおいて継続して実行される。
次に、状態を複写する構成を説明する。
【０１０９】
図１７に示すように、メインブロック９２ａは、複数（図において３つ）のスキャンフリップフロップ（以下、ＳＦＦ）１０１ａ〜１０３ａとロジック回路１０４ａを含む。
ＳＦＦ１０１ａは、データ入力端子Ｄにデータ信号ＤＩ１が供給され、出力端子Ｑはロジック回路１０４ａに接続されている。ＳＦＦ１０２ａは、データ入力端子Ｄにデータ信号ＤＩ２が供給され、出力端子Ｑはロジック回路１０４ａに接続されている。ロジック回路１０４ａの出力信号はＳＦＦ１０３ａのデータ入力端子Ｄに供給される。そして、ＳＦＦ１０３ａはデータ信号ＤＯＭを出力する。
【０１１０】
各ＳＦＦ１０１ａ〜１０３ａは、スキャンモード信号ＳＭが供給される。更に、各ＳＦＦ１０１ａ〜１０３ａには、メインブロック９２ａに対応する第１クロック信号ＣＫａが供給される（図示略）。各ＳＦＦ１０１ａ〜１０３ａは、第１クロック信号ＣＫａに応答し、スキャンモード信号ＳＭのレベルに対応する端子Ｄ，ＳＩＮに供給される信号レベルを保持するとともに、その保持したレベルの信号を出力する。例えば、ＳＦＦ１０１ａ〜１０３ａは、Ｌレベルのスキャンモード信号ＳＭに対応するデータ入力端子Ｄに供給される信号レベルを保持するとともにその保持したレベルの信号を出力し、Ｈレベルのスキャンモード信号ＳＭに対応するスキャン入力端子ＳＩＮに供給される信号レベルを保持するとともにその保持したレベルの信号を出力する。
【０１１１】
従って、スキャンモード信号ＳＭがＬレベルの場合、ＳＦＦ１０１ａは、データ信号ＤＩ１のレベルを保持し、その保持したレベルと同じレベルの信号を出力する。ＳＦＦ１０２ａは、データ信号ＤＩ２のレベルを保持し、その保持したレベルと同じレベルの信号を出力する。ロジック回路１０４ａは、ＳＦＦ１０１ａ，１０２ａの出力信号を処理し、その処理により生成した信号を出力する。ＳＦＦ１０３ａは、ロジック回路１０４ａの出力信号のレベルを保持し、その保持したレベルと同じレベルの信号ＤＯＭを出力する。一方、スキャンモード信号ＳＭがＨレベルの場合、各ＳＦＦ１０１ａ〜１０３ａは、前段のスキャンチェーンのパスＳＰ１ａ，ＳＰ２ａ，ＳＰ３ａから供給される信号のレベルを保持し、その保持したレベルと同じレベルの信号を出力する。
【０１１２】
同様に、予備ブロック９２ｂは、３つのＳＦＦ１０１ｂ〜１０３ｂとロジック回路１０４ｂを含む。
各ＳＦＦ１０１ｂ〜１０３ｂには、予備ブロック９２ｂに対応する第２クロック信号ＣＫｂが供給される（図示略）。ＳＦＦ１０１ｂは、データ入力端子Ｄにデータ信号ＤＩ１が供給され、出力端子Ｑはロジック回路１０４ｂに接続されている。ＳＦＦ１０２ｂは、データ入力端子Ｄにデータ信号ＤＩ２が供給され、出力端子Ｑはロジック回路１０４ｂに接続されている。ロジック回路１０４ｂの出力信号はＳＦＦ１０３ｂのデータ入力端子Ｄに供給される。そして、ＳＦＦ１０３ｂはデータ信号ＤＯＲを出力する。
【０１１３】
各ＳＦＦ１０１ｂ〜１０３ｂのスキャン入力端子ＳＩＮは、メインブロック９２ａに含まれ対応するＳＦＦ１０１ａ〜１０３ａの出力端子Ｑに接続されている。即ち、ＳＦＦ１０１ｂのスキャン入力端子ＳＩＮは、対応するＳＦＦ１０１ａの出力端子Ｑに接続され、ＳＦＦ１０２ｂのスキャン入力端子ＳＩＮは、対応するＳＦＦ１０２ａの出力端子Ｑに接続され、ＳＦＦ１０３ｂのスキャン入力端子ＳＩＮは、対応するＳＦＦ１０３ａの出力端子Ｑに接続されている。そして、各ＳＦＦ１０１ｂ〜１０３ｂの出力端子ＱはスキャンチェーンのパスＳＰ１ｂ，ＳＰ２ｂ，ＳＰ３ｂに接続されている。
【０１１４】
即ち、ＳＦＦ１０１ａ，１０１ｂは、前段のパスＳＰ１ａと次段のパスＳＰ１ｂと協同してスキャンチェーンのパスＳＰ１を構成する。同様に、ＳＦＦ１０２ａ，１０２ｂは、前段のパスＳＰ２ａと次段のパスＳＰ２ｂと協同してスキャンチェーンのパスＳＰ２を構成する。同様に、ＳＦＦ１０３ａ，１０３ｂは、前段のパスＳＰ３ａと次段のパスＳＰ３ｂと協同してスキャンチェーンのパスＳＰ３を構成する。
【０１１５】
各ＳＦＦ１０１ｂ〜１０３ｂのモード入力端子ＳＭはオア回路９７の出力端子に接続され、そのオア回路９７には、スキャンモード信号ＳＭが供給されるとともに、制御回路９４から転送制御信号ＳＴが供給される。従って、各ＳＦＦ１０１ｂ〜１０３ｂのモード入力端子ＳＭには、スキャンモード信号ＳＭと転送制御信号ＳＴの少なくとも一方がＨレベルのときにＨレベルの信号ＳＭｂが供給され、スキャンモード信号ＳＭと転送制御信号ＳＴがともにＬレベルのときにＬレベルの信号ＳＭｂが供給される。
【０１１６】
例えば、スキャンモード信号ＳＭがＨレベルの場合、メインブロック９２ａのＳＦＦ１０１ａ〜１０３ａは、第１クロック信号ＣＫａに応答してパスＳＰ１ａ，ＳＰ２ａ，ＳＰ３ａからスキャン入力端子ＳＩＮに供給される信号を保持し、その保持したレベルの信号を出力する。予備ブロック９２ｂのＳＦＦ１０１ｂ〜１０３ｂは、第２クロック信号ＣＫｂに応答して、メインブロック９２ａのＳＦＦ１０１ａ〜１０３ａからスキャン入力端子ＳＩＮに供給される信号をそれぞれ保持し、その保持したレベルの信号を出力する。
【０１１７】
即ち、メインブロック９２ａのＳＦＦ１０１ａと予備ブロック９２ｂのＳＦＦ１０１ｂは、スキャンモード信号ＳＭがＨレベルの場合、スキャンチェーンの一部として動作する。同様に、ＳＦＦ１０２ａとＳＦＦ１０２ｂ、ＳＦＦ１０３ａとＳＦＦ１０３ｂは、スキャンモード信号ＳＭがＨレベルの場合、スキャンチェーンの一部として動作する。即ち、機能ブロック９０は、メインブロック９２ａから予備ブロック９２ｂにかけて、それぞれ対応するＳＦＦ対で、連続したスキャンチェーンの一部を形成している。
【０１１８】
次に、スキャンモード信号ＳＭがＬレベル、且つ転送制御信号ＳＴがＨレベルの場合、予備ブロック９２ｂのＳＦＦ１０１ｂ〜１０３ｂは、スキャン入力端子ＳＩＮ、つまりメインブロック９２ａのＳＦＦ１０１ａ〜１０３ａから出力される信号をそれぞれ保持し、その保持したレベルの信号を出力する。即ち、メインブロック９２ａのＳＦＦ１０１ａ〜１０３ａに保持された信号レベルが、予備ブロック９２ｂのＳＦＦ１０１ｂ〜１０３ｂに複写される。
【０１１９】
次に、スキャンモード信号ＳＭ及び転送制御信号ＳＴがＬレベルの場合、メインブロック９２ａのＳＦＦ１０１ａ〜１０３ａと予備ブロック９２ｂのＳＦＦ１０１ｂ〜１０３ｂは、それぞれデータ入力端子Ｄに供給される信号を保持するとともに、その保持したレベルの信号を出力する。従って、転送制御信号ＳＴをＨレベルとしてメインブロック９２ａのＳＦＦ１０１ａ〜１０３ａの情報を予備ブロック９２ｂのＳＦＦ１０１ｂ〜１０３ｂに複写した後、転送制御信号ＳＴをＬレベルとすることで、メインブロック９２ａと予備ブロック９２ｂは、それぞれ入力信号ＤＩ１，ＤＩ２をクロック信号ＣＫａ，ＣＫｂに応答して順次取り込んで処理し、その処理によって生成した出力信号ＤＯＭ，ＤＯＲを出力する。この時、予備ブロック９２ｂが実行する処理は、メインブロック９２ａが実行する処理と等しい。従って、メインブロック９２ａの状態を予備ブロック９２ｂに複写した後、メインブロック９２ａを停止さても、メインブロック９２ａにて実行する処理が、予備ブロック９２ｂにて継続的に実行される。
【０１２０】
しかしながら、前述で説明した通りでは、第１クロック信号ＣＫａと第２クロック信号ＣＫｂはクロック信号ＣＬＫに基づいて生成される。メインブロック９２ａのＳＦＦ１０１ａ〜１０３ａは第１クロック信号ＣＫａに応答して信号を保持し、予備ブロック９２ｂのＳＦＦ１０１ｂ〜１０１ｂは第２クロック信号ＣＫｂに応答して信号を保持する。そして、予備ブロック９２ｂのＳＦＦ１０１ｂ〜１０３ｂは、メインブロック９２ａのＳＦＦ１０１ａ〜１０３ａの出力信号を保持するため、予備ブロック９２ｂのＳＦＦ１０１ｂ〜１０３ｂが保持しているデータは、メインブロック９２ａのＳＦＦ１０１ａ〜１０３ａが保持しているデータと１クロックサイクルずれたデータとなる。
【０１２１】
このずれにより、例えばメインブロック９２ａと予備ブロック９２ｂの切替時に、同じタイミングで出力されるメインブロック９２ａの出力信号ＤＯＭと予備ブロック９２ｂの出力信号ＤＯＲが、同一データにならない。ゆえに、機能ブロック９０は動作を止めることなく連続的に、メインブロック９２ａから予備ブロック９２ｂに切り替えることが出来ない。
【０１２２】
このずれを補償するため、制御回路９４は、故障判定信号ＳＪａに応答して、第２クロック信号ＣＫｂの生成開始時に、メインブロック９２ａから予備ブロック９２ｂへデータ複写用のクロック信号としてワンショットパルス信号を出力する。その後、制御回路９４は、クロック信号ＣＬＫと実質的に等しい周期の第２クロック信号ＣＫｂを出力する。つまり、第２クロック信号ＣＫｂは、クロック信号ＣＬＫの周期より短いワンショットパルス信号と、クロック信号ＣＬＫの周期と等しいパルス信号とを含む。
【０１２３】
制御回路９４は、ワンショットパルス信号を、メインブロック９２ａの複写すべきデータを保持するＣＫａとその次サイクルの間に出力する。予備ブロック９２ｂのＳＦＦ１０１ｂ〜１０３ｂは、ワンショットパルス信号に応答してメインブロック９２ａのＳＦＦ１０１ａ〜１０３ａから出力される信号を保持し、その保持した信号を出力する。つまり、予備ブロック９２ｂのＳＦＦ１０１ｂ〜１０３ｂが出力する信号は、メインブロック９２ａのＳＦＦ１０１ａ〜１０３ａが出力する信号と等しくなる。即ち、前述のズレが補正されたことになる。
【０１２４】
比較判定回路９６は、メインブロック９２ａから出力される信号ＤＯＭと予備ブロック９２ｂから出力される信号ＤＯＲとを比較し、両信号ＤＯＭ，ＤＯＲが一致しているか否かを判定し、その判定結果に応じた信号判定信号ＤＪを出力する。制御回路９４は、信号判定信号ＤＪに基づいて、両信号ＤＯＭ，ＤＯＲが一致した後に、信号切替回路９５が選択する信号をメインブロック９２ａの出力信号ＤＯＭから予備ブロック９２ｂの出力信号ＤＯＲに切り替える。
【０１２５】
次に、制御回路９４の構成を図１９に従って説明する。
制御回路９４のインバータ回路１１１は、クロック信号ＣＬＫを論理反転した反転信号／ＣＬＫを出力する。遅延回路１１２は、反転信号／ＣＬＫを遅延させた信号／ＣＬＫｄを出力する。ノア回路１１３は、クロック信号ＣＬＫと信号／ＣＬＫｄを否定論理和して生成した信号ＰＣＬＫを出力する。インバータ回路１１４は、信号ＰＣＬＫを論理反転した反転信号／ＰＣＬＫを出力する。
【０１２６】
アンド回路１１５は、一方の入力端子にＨレベルの信号が入力され、他方の入力端子に入力されるクロック信号ＣＫａに基づく信号を出力し、オア回路は、一方の入力端子にＬレベルの信号が入力され、アンド回路１１５の出力信号に基づいて第１クロック信号ＣＫａを出力する。
【０１２７】
ＦＦ１１７は、信号／ＰＣＬＫに同期して故障判定信号ＳＪａを保持し、信号ＳＪａＰ１を出力する。ＦＦ１１８は、ＦＦ１１７から出力される信号ＳＪａＰ１を信号／ＰＣＬＫに同期して保持し、信号ＳＪａＰ２を出力する。ＦＦ１１９は、クロック信号ＣＬＫに同期して故障判定信号ＳＪａを保持し、信号ＳＪａＳ１を出力する。ＦＦ１２０は、ＦＦ１１９から出力される信号ＳＪａＳ２をクロック信号ＣＬＫに同期して保持し、信号ＳＪａＳ２を出力する。
【０１２８】
インバータ回路１２１は、ＦＦ１１８から出力される信号ＳＪａＰ２を論理反転して生成した信号を出力し、アンド回路１２２は、ＦＦ１１７から出力される信号ＳＪａＰ１とインバータ回路１２１の出力信号を論理積して生成した信号ＳＪａＰ３を出力する。インバータ回路１２３は、ＦＦ１２０から出力される信号ＳＪａＳ２を倫理反転して生成した信号を出力し、アンド回路１２４は、ＦＦ１１９から出力される信号ＳＪａＳ１とインバータ回路１２３の出力信号を論理積して生成した信号ＳＪａＳ３を出力する。
【０１２９】
アンド回路１２８は、アンド回路１２２から出力される信号ＳＪａＰ３とアンド回路１２４から出力される信号ＳＪａＳ３とを論理積して生成した信号ＳＴを出力する。
アンド回路１２６は、アンド回路１２４から出力される信号ＳＪａＳ３とクロック信号ＰＣＬＫを論理積して生成した信号ＣＫ＿Ｒ１を出力する。アンド回路１２５は、ＦＦ１１８から出力される信号ＳＪａＰ３とクロック信号ＣＬＫを論理積して生成した信号ＣＫ＿Ｒ２を出力する。オア回路１２７は、アンド回路１２６から出力される信号ＣＫ＿Ｒ１と、アンド回路１２５から出力される信号ＣＫ＿Ｒ２を論理和して生成した信号ＣＫｂを出力する。
【０１３０】
ＦＦ１２９は、反転信号／ＣＬＫに同期して故障判定信号ＳＪａを保持し、信号ＳＪａＤ１を出力する。アンド回路１３０は、ＦＦ１２９から出力される信号ＳＪａＤ１と信号判定信号ＤＪを論理積して生成した信号ＳＪａＤ２を出力する。ＦＦ１３１は、アンド回路１３０から出力される信号ＳＪａＤ２を反転クロック信号／ＣＬＫに同期して保持し、制御信号ＳＣ１を出力する。
【０１３１】
図２０に示すように、アンド回路１２６から出力される信号ＣＫ＿Ｒ１は、複写用のクロック信号としてワンショットパルス信号であり、アンド回路１２５から出力される信号ＣＫ＿Ｒ２が、第１クロック信号ＣＫａと同等なトグル信号である。オア回路１２７は、これらの信号ＣＫ＿Ｒ１，ＣＫ＿Ｒ２を合成して第２クロック信号ＣＫｂを生成する。従って、第２クロック信号ＣＫｂは、ワンショットパルス信号の後、第１クロック信号ＣＫａと同等なトグル信号となる。
【０１３２】
次に、上記のように構成された機能ブロック９０におけるデータ信号の複写及びブロック切替を説明する。
一例として、時間経過と処理する信号を判りやすくするため、図２１に示すように、メインブロック９２ａ及び予備ブロック９２ｂに順次供給されるデータ信号ＤＩ１を信号Ａ０，Ａ１，Ａ２，Ａ３，・・・、データ信号ＤＩ２を信号Ｂ０，Ｂ１，Ｂ２，Ｂ３，・・・とする。
【０１３３】
図１７に示すように、メインブロック９２ａに設けられたモニタ回路から出力されるモニタ信号に基づいて判定回路からＨレベルの判定信号ＳＪａが出力されると、制御回路９４は、第２制御信号ＳＣ２を出力する。電圧供給回路９３は第２制御信号ＳＣ２に応答して予備ブロック９２ｂに駆動電圧ＶＣｂを供給する。
【０１３４】
メインブロック９２ａのＳＦＦ１０１ａ，１０２ａは、第１クロック信号ＣＫａの立ち上がりエッジに同期して信号Ａ０，Ｂ０に応じた信号Ａ０ａ，Ａ０ａをそれぞれ出力する。ロジック回路１０４ａは、両信号Ａ０ａ，Ｂ０ａに基づいて生成した信号Ｃ０ａを出力する。
【０１３５】
ＳＦＦ１０３ａは、信号Ｃ０ａに応じた信号Ｄ０ａを出力する。この時、ＳＦＦ１０１ａ，１０２ａは、次の信号Ａ１，Ｂ１に応じた信号Ａ１ａ，Ｂ１ａを出力している。従って、予備ブロック９２ｂのＳＦＦ１０１ｂ〜１０３ｂのスキャン入力端子ＳＩＮには、それぞれメインブロック９２ａのＳＦＦ１０１ａ〜１０３ａから出力される信号Ａ１ａ，Ｂ１ａ，Ｄ０ａが供給される。
【０１３６】
そして、ＳＦＦ１０３ａから出力される信号Ｄ０ａがメインブロック９２ａの出力信号ＤＯＭとして信号切替回路９５に出力される。この時、予備ブロック９２ｂの各ＳＦＦ１０１ｂ〜１０３ｂにはメインブロック９２ａの状態が複写されていないため、ＳＦＦ１０３ｂから出力される信号はメインブロック９２ａのＳＦＦ１０３ａから出力される信号ＤＯＭ（＝Ｄ０ａ）と一致しない。従って、判定回路９６は、一致しない旨を示す、例えばＬレベルの判定信号ＤＪを出力する。そして、信号切替回路９５は、Ｌレベルの第１制御信号ＳＣ１に応答してメインブロック９２ａから出力される信号ＤＯＭを選択し、その信号ＤＯＭと等しい信号ＤＯを出力する。
【０１３７】
次に、制御回路９４からＨレベルの転送制御信号ＳＴが出力されると、前記転送制御信号ＳＴのＨレベル期間中に発生された第２クロック信号ＣＫｂのパルス信号に同期して、予備ブロック９２ｂのＳＦＦ１０１ｂ〜１０３ｂは、第２クロック信号ＣＫｂの立ち上がりエッジに同期して、スキャン入力端子ＳＩＮに供給される信号Ａ１ａ，Ｂ１ａ，Ｄ０ａに応じた信号Ａ１ｂ，Ｂ１ｂ，Ｄ０ｂを出力する。ロジック回路１０４ｂは、信号Ａ１ｂ，Ｂ１ｂに基づいて生成した信号Ｃ１ｂを出力する。第２クロック信号ＣＫｂのワンショットパルス信号が発生した後、転送制御信号ＳＴはＬレベルとなる。
【０１３８】
次に、第１クロック信号ＣＫａと位相が一致する第２クロック信号ＣＫｂが出力される（図２１の時刻ｔ６１）と、メインブロック９２ａから出力される信号ＤＯＭ（＝Ｄ１ａ）と、予備ブロック９２ｂから出力される信号ＤＯＲ（＝Ｄ１ｂ）はともに信号Ａ１，Ｂ１に基づいて生成された信号であり、一致する。従って、図１８の比較判定回路９６は一致した旨を示す（例えばＨレベル）判定信号ＤＪを出力する。制御回路９４は、その判定信号ＤＪに応答してＨレベルの第１制御信号ＳＣ１を出力し、信号切替回路９５はＨレベルの第１制御信号ＳＣ１に応答して予備ブロック９２ｂから出力される信号ＤＯＲを選択し、その信号ＤＯＲと等しい信号ＤＯを出力する。
【０１３９】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）メインブロック９２ａ及び予備ブロック９２ｂは、それぞれ信号を保持する回路（例えばフリップフロップ回路）を有している。そして、メインブロック９２ａ及び予備ブロック９２ｂは、メインブロック９２ａの動作中に、メインブロック９２ａの保持回路の状態を、１サイクル内で、対応する予備ブロック９２ｂの保持回路に複写（コピー）するように構成されている。そして、予備ブロック９２ｂにメインブロック９２ａの動作状態が複写されると、予備ブロック９２ｂの動作状態は、メインブロック９２ａの動作状態と同じとなる。従って、メインブロック９２ａが実行する処理を、メインブロック９２ａから予備ブロック９２ｂに切り替えた後も、その予備ブロック９２ｂにおいて継続して実行することができる。このため、サーバ等の電源の遮断が不可能なシステムにおいて、システムの稼働時間、即ちシステムの寿命を長期化することができる。
【０１４０】
（２）機能ブロック９０は、メインブロック９２ａから予備ブロック９２ｂにかけてスキャンチェーンが形成されている。そして、制御回路９４は、スキャンチェーンを利用してメインブロック９２ａの状態を予備ブロック９２ｂに複写する。従って、信号を複写するために余分な回路を設ける必用がなく、半導体装置の回路規模の増加を抑えることができる。
【０１４１】
（３）通常、スキャンチェーンは、ブロック毎に、ブロック内部のＦＦ（ＳＦＦ）を直列に接続して形成されている。従って、スキャンチェーンを利用して信号を複写しようとすると、ブロック内部のスキャンチェーンを構成するＦＦの数に応じたクロックサイクルだけ必用になり、データ転送に時間がかかるため、ブロックの動作を停止させる必用がある。しかし、本実施形態の機能ブロック９０は、メインブロック９２ａから予備ブロック９２ｂにかけて、それぞれ対応するＳＦＦが１対１となるように接続してスキャンチェーンが形成されている。これにより、１クロックサイクルの間でデータ転送が可能である。従って、メインブロック９２ａを通常動作させながら、メインブロック９２ａの信号を予備ブロック９２ｂに複写することができる。このため、処理を停止させることなく、継続して実行することができる。
【０１４２】
（第七実施形態）
以下、第七実施形態を図２２〜図２４に従って説明する。
尚、説明の便宜上、上記実施形態と同様の構成については同一の符号を付してその説明を省略する。
【０１４３】
図２２に示すように、半導体装置の機能ブロック１５０は、第１信号切替回路１５１、メインブロック１５２ａ及び予備ブロック１５２ｂ、電圧供給回路９３、制御回路１５４、及び第２信号切替回路９５を有している。
【０１４４】
第１信号切替回路１５１には、クロック信号ＣＬＫが入力されるとともに、制御回路１５４からクロック制御信号としての第３制御信号ＳＣ３が入力される。第１信号切替回路１５１は、クロック信号ＣＬＫと実質的に等しい第１クロック信号ＣＫａと第２クロック信号ＣＫｂとをメインブロック１５２ａと予備ブロック１５２ｂとにそれぞれ供給するとともに、第３制御信号ＳＣ３に応答して、第１クロック信号ＣＫａと第２クロック信号ＣＫｂの供給／停止を制御する。
【０１４５】
メインブロック１５２ａと予備ブロック１５２ｂは、同じ回路構成であり、同じ機能（高速な処理回路としての機能）を提供する。メインブロック１５２ａは、供給される第１駆動電圧ＶＣａにより動作可能な状態となり、第１クロック信号ＣＫａに同期動作する。同様に、予備ブロック１５２ｂは、供給される第２駆動電圧ＶＣｂにより動作可能な状態となり、第２クロック信号ＣＫｂに同期動作する。
【０１４６】
更に、メインブロック１５２ａ及び予備ブロック１５２ｂは、上記各実施形態のうちの何れか１つと同様に構成されたモニタ回路及び判定回路（図示略）を有している。各ブロック１５２ａ，１５２ｂの判定回路は、モニタ回路の出力信号に基づいて判定信号ＳＪａ，ＳＪｂを生成する。
【０１４７】
制御回路１５４には、メインブロック１５２ａから出力される第１判定信号ＳＪａが入力される。制御回路１５４は、第１判定信号ＳＪａに応答して動作するブロックを切り替える、即ちメインブロック１５２ａから予備ブロック１５２ｂに切り替えるように第１制御信号ＳＣ１及び第２制御信号ＳＣ２を生成する。
【０１４８】
メインブロック１５２ａ及び予備ブロック１５２ｂは、それぞれ信号を保持する回路（例えばフリップフロップ回路）を有している。そして、メインブロック１５２ａ及び予備ブロック１５２ｂは、メインブロック１５２ａの動作中に、メインブロック１５２ａの保持回路の状態を、対応する予備ブロック１５２ｂの保持回路に複写（コピー）するように構成されている。
【０１４９】
図２３に示すように、メインブロック１５２ａは、信号を保持する回路として例えばＤフリップフロップ回路（以下、単にＦＦ）１６１ａ〜１６４ａを有している。図では省略しているが、各ＦＦ１６１ａ〜１６４ａのクロック入力端子には第１クロック信号ＣＫａが供給されている。各ＦＦ１６１ａ〜１６４ａは、第１クロック信号ＣＫａに応答して、入力端子Ｄに供給される信号レベルを保持するとともに、その保持したレベルと等しいレベルの信号を出力する。
【０１５０】
従って、ＦＦ１６１ａは、入力端子Ｄに供給されるデータ信号ＤＩ１に応じた信号を出力する。ＦＦ１６２ａは、入力端子Ｄに供給されるデータ信号ＤＩ２に応じた信号を出力する。ロジック回路１６５ａは、ＦＦ１６１ａ，１６２ａの出力信号を処理し、その処理により生成した信号を出力する。ＦＦ１６３ａは、ロジック回路１６５ａから出力される信号に応じた信号を出力する。ロジック回路１６６ａは、ＦＦ１６３ａの出力信号とロジック回路１６７ａの出力信号を処理し、その処理により生成した信号を出力する。ＦＦ１６４ａは、ロジック回路１６７ａから出力される信号に応じた信号ＤＯＭを出力する。
【０１５１】
予備ブロック１５２ｂは、メインブロック１５２ａと同様に構成されている。即ち、ＦＦ１６１ｂは、入力端子Ｄに供給されるデータ信号ＤＩ１に応じた信号を出力する。ＦＦ１６２ｂは、入力端子Ｄに供給されるデータ信号ＤＩ２に応じた信号を出力する。ロジック回路１６５ｂは、ＦＦ１６１ｂ，１６２ｂの出力信号を処理し、その処理により生成した信号を出力する。ＦＦ１６３ｂは、ロジック回路１６５ｂから出力される信号に応じた信号を出力する。ロジック回路１６６ｂは、ＦＦ１６３ｂの出力信号とロジック回路１６７ｂの出力信号を処理し、その処理により生成した信号を出力する。ＦＦ１６４ｂは、ロジック回路１６７ｂから出力される信号に応じた信号ＤＯＲを出力する。
【０１５２】
本実施形態において、信号を保持するＦＦのうち、信号の複写が必用なＦＦの入力端子に信号を伝達する経路に選択回路が挿入されている。具体的には、メインブロック１５２ａのＦＦ１６３ａとＦＦ１６４ａの入力端子に信号を伝達する経路に選択回路１６８ａ，１６９ａが接続されている。そして、予備ブロック１５２ｂのＦＦ１６３ｂとＦＦ１６４ｂの入力端子に信号を伝達する経路に選択回路１６８ｂ，１６９ｂが接続されている。
【０１５３】
両ブロック１５２ａ，１５２ｂを対比しつつ接続を説明する。
両ブロック１５２ａ，１５２ｂの選択回路１６８ａ，１６８ｂは、入力端子Ａにロジック回路１６５ａ，１６５ｂから信号が供給されている。同様に、選択回路１６９ａ，１６９ｂは入力端子Ａにロジック回路１６６ａ，１６６ｂから信号が供給されている。
【０１５４】
選択回路１６８ａ，１６８ｂの出力端子は、ＦＦ１６３ａ，ＦＦ１６３ｂの入力端子Ｄに接続されている。同様に、選択回路１６９ａ，１６９ｂの出力端子は、ＦＦ１６４ａ，ＦＦ１６４ｂの入力端子Ｄ接続されている。
【０１５５】
メインブロック１５２ａの選択回路１６８ａ，１６９ａの入力端子Ｂには低電圧ＶＳＳが供給され、予備ブロック１５２ｂの選択回路１６８ｂ，１６９ｂの入力端子Ｂは選択回路１６８ａ，１６９ａと接続されている。
【０１５６】
メインブロック１５２ａの選択回路１６８ａ，１６９ａには入力端子Ａに供給される信号と入力端子Ｂに供給される信号のいずれか一方を選択する選択信号として低電圧ＶＳＳが供給されている。従って、メインブロック１５２ａの選択回路１６８ａ，１６９ａは低電圧ＶＳＳレベル、即ちＬレベルの選択信号に応答して入力端子Ａに供給される信号を常に選択し、その選択した信号を後段のＦＦ１６３ａとＦＦ１６４ａに出力する。
【０１５７】
一方、予備ブロック１５２ｂの選択回路１６８ｂ，１６９ｂには制御回路１５４から選択信号ＳＲＤＮが供給されている。選択回路１６８ｂ，１６９ｂは、Ｌレベルの選択信号ＳＲＤＮに応答して入力端子Ａに供給される信号を選択し、Ｈレベルの選択信号ＳＲＤＮに応答して入力端子Ｂに供給される信号を選択し、選択した信号をＦＦ１６３ｂとＦＦ１６４ｂに出力する。
【０１５８】
即ち、選択回路１６８ｂは、Ｌレベルの選択信号ＳＲＤＮに応答して予備ブロック１５２ｂのロジック回路１６５ｂから出力される信号を選択してＦＦ１６３ｂに供給し、Ｈレベルの選択信号ＳＲＤＮに応答してメインブロック１５２ａのロジック回路１６５ａから出力される信号を選択してＦＦ１６３ｂに供給する。同様に、選択回路１６９ｂは、Ｌレベルの選択信号ＳＲＤＮに応答して予備ブロック１５２ｂのロジック回路１６６ｂから出力される信号を選択してＦＦ１６４ｂに供給し、Ｈレベルの選択信号ＳＲＤＮに応答してメインブロック１５２ａのロジック回路１６６ａから出力される信号を選択してＦＦ１６４ｂに供給する。
【０１５９】
この選択回路１６８ｂの動作により、ロジック回路１６５ａから出力される信号が、メインブロック１５２ａのＦＦ１６３ａと予備ブロック１５２ｂのＦＦ１６３ｂに供給される。即ち、メインブロック１５２ａのＦＦ１６３ａに保持される信号が、予備ブロック１５２ｂの選択回路１６８ｂにより、その予備ブロック１５２ｂのＦＦ１６３ｂに複写される。
【０１６０】
同様に、選択回路１６９ｂの動作により、ロジック回路１６６ａから出力される信号が、メインブロック１５２ａのＦＦ１６４ａと予備ブロック１５２ｂのＦＦ１６４ｂに供給される。即ち、メインブロック１５２ａのＦＦ１６４ａに保持される信号が、予備ブロック１５２ｂの選択回路１６９ｂにより、その予備ブロック１５２ｂのＦＦ１６４ｂに複写される。
【０１６１】
メインブロック１５２ａは、上記のＦＦ１６３ａ，１６４ａの他に、ＦＦ１６１ａ，ＦＦ１６２ａを有し、予備ブロック１５２ｂは、上記のＦＦ１６３ｂ，１６４ｂの他に、ＦＦ１６１ｂ，ＦＦ１６２ｂを有し、ている。ＦＦ１６１ａの入力端子ＤとＦＦ１６１ｂの入力端子Ｄには、データ信号ＤＩ１が供給されている。また、ＦＦ１６２ａの入力端子ＤとＦＦ１６２ｂの入力端子Ｄには、データ信号ＤＩ２が供給されている。これらの信号ＤＩ１，ＤＩ２の供給状態は、上記の選択回路１６８ｂ，１６９ｂの動作による信号の供給状態と同じである。従って、本実施形態では、ブロック１５２ａ，１５２ｂの外部から供給される信号ＤＩ１，ＤＩ２が直接入力されるＦＦ１６１ａ，１６２ａ，１６１ｂ，１６２ｂは、状態（信号レベル）を複写する必用がない回路となる。
【０１６２】
判定回路１５６は、メインブロック１５２ａから出力される信号ＤＯＭと予備ブロック１５２ｂから出力される信号ＤＯＲとを比較し、両信号ＤＯＭ，ＤＯＲが一致しているか否かを判定し、その判定結果に応じた判定信号ＤＪを出力する。例えば、判定回路１５６は、第１クロック信号ＣＫａに同期して両信号ＤＯＭ，ＤＯＲが一致しているか否かを判定し、両信号ＤＯＭ，ＤＯＲが所定回数連続して一致していると判定した場合に、両信号ＤＯＭ，ＤＯＲが一致している旨を示す（例えばＨレベルの）判定信号ＤＪを出力する。
【０１６３】
尚、判定回路１５６に設定された所定回数は、メインブロック１５２ａから信号が複写された予備ブロック１５２ｂからメインブロック１５２ａと同じレベルの信号が出力されるのに要する時間に対応して設定されている。例えば、判定回路１５６は、カウント値を記憶しており、初期状態においてはカウント値をクリア（「０」）に設定している。判定回路１５６は、第１クロック信号ＣＫａに同期（例えば第１クロック信号ＣＫａの立ち上がりエッジ）して両信号ＤＯＭ，ＤＯＲが一致しているか否かを判断し、両信号ＤＯＭ，ＤＯＲが一致している場合にカウント値をカウントアップし、一致しない場合にカウント値をクリアする。そして、判定回路１５６は、カウント値が所定回数と一致した場合に、上記の両信号ＤＯＭ，ＤＯＲが一致している旨を示す判定信号ＤＪを出力する。
【０１６４】
制御回路１５４は、判定信号ＤＪに基づいて、両信号ＤＯＭ，ＤＯＲが一致した後に、信号切替回路９５が選択する信号をメインブロック１５２ａの出力信号ＤＯＭから予備ブロック１５２ｂの出力信号ＤＯＲに切り替える。
【０１６５】
そして、上記したように、よりブロック１５２ｂにメインブロック１５２ａの動作状態が複写されると、予備ブロック１５２ｂの動作状態は、メインブロック１５２ａの動作状態と同じとなる。従って、メインブロック１５２ａが実行する処理は、メインブロック１５２ａから予備ブロック１５２ｂに切り替えた後も、その予備ブロック１５２ｂにおいて継続して実行される。
【０１６６】
図２４は、本実施形態において、メインブロック１５２ａから予備ブロック１５２ｂへ信号を複写する場合のタイミング図である。尚、図２４において、メインブロック１５２ａから予備ブロック１５２ｂに複写された信号、及びその信号に基づいて生成される信号に［ｍ］を付して説明する。
【０１６７】
一例として、時間経過と処理する信号を判りやすくするため、図２４に示すように、メインブロック１５２ａ及び予備ブロック１５２ｂに順次供給されるデータ信号ＤＩ１を信号Ａ０，Ａ１，Ａ２，Ａ３，・・・、データ信号ＤＩ２を信号Ｂ０，Ｂ１，Ｂ２，Ｂ３，・・・とする。
【０１６８】
図２２に示すように、メインブロック１５２ａに設けられたモニタ回路から出力されるモニタ信号に基づいて判定回路からＨレベルの判定信号ＳＪａが出力されると、制御回路１５４は、第２制御信号ＳＣ２と第３制御信号ＳＣ３を出力する。電圧供給回路９３は第２制御信号ＳＣ２に応答して予備ブロック１５２ｂに駆動電圧ＶＣｂを供給する。
【０１６９】
メインブロック１５２ａのＦＦ１６１ａ，１６２ａは、第１クロック信号ＣＫａの立ち上がりエッジに同期して信号Ａ０，Ｂ０に応じた信号Ａ０ａ，Ａ０ａをそれぞれ出力する。ロジック回路１６５ａは、両信号Ａ０ａ，Ｂ０ａに基づいて生成した信号を出力し、その信号がＦＦ１６３ａの入力端子Ｄに信号Ｃ０ａとして供給される。
【０１７０】
次に、ＦＦ１６３ａは、第１クロック信号ＣＫａの立ち上がりエッジに同期して信号Ｃ０ａに応じた信号Ｄ０ａを出力する。この時、ＦＦ１６１ａ，１６２ａは、次の信号Ａ１，Ｂ１に応じた信号Ａ１ａ，Ｂ１ａを出力している。
【０１７１】
次に、ロジック回路１６６ａは、ＦＦ１６３ａから出力される信号Ｄ０ａと、ロジック回路１６７ａから出力される信号とに基づいて生成した信号を出力し、その信号がＦＦ１６４ａの入力端子Ｄに信号Ｅ０ａとして供給される。ＦＦ１６４ａは、第１クロック信号ＣＫａの立ち上がりエッジに同期して信号Ｅ０ａに応じた信号Ｆ０ａを出力する。そして、ＦＦ１６４ａから出力される信号Ｆ０ａがメインブロック１５２ａの出力信号ＤＯＭとして信号切替回路９５に出力される。
【０１７２】
一方、予備ブロック１５２ｂのＦＦ１６１ｂ，１６２ｂは、第２クロック信号ＣＫｂの立ち上がりエッジに同期して信号Ａ１，Ｂ１に応じた信号Ａ１ｂ，Ａ１ｂをそれぞれ出力する。ロジック回路１６５ｂは、両信号Ａ１ｂ，Ｂ１ｂに基づいて生成した信号Ｃ１ｂを出力し、その信号Ｃ１ｂが選択回路１６８ｂの入力端子Ａに供給される。この時、選択回路１６８ｂの入力端子Ｂには、メインブロック１５２ａのＦＦ１６３ａに供給される信号Ｃ１ａが、信号Ｃ１ａｍとして供給される。また、選択回路１６９ｂの入力端子Ｂには、メインブロック１５２ａのＦＦ１６４ａに供給される信号Ｅ０ａが、信号Ｅ０ａｍとして供給される。
【０１７３】
そして、Ｈレベルの選択信号ＳＲＤＮが供給されると、選択回路１６８ｂ，１６９ｂは、それぞれ入力端子Ｂに供給される信号Ｃ１ａｍ，Ｅ０ａｍを出力するため、それらの信号Ｃ１ａｍ，Ｅ０ａｍがＦＦ１６３ｂ，１６４ｂの入力端子Ｄに供給される。
【０１７４】
次に、ＦＦ１６３ｂは、第２クロック信号ＣＫｂの立ち上がりエッジに同期して信号Ｃ１ａｍに応じた信号Ｄ１ｂｍを出力する。同時に、ＦＦ１６４ｂは、第２クロック信号ＣＫｂの立ち上がりエッジに同期して信号Ｅ０ａｍに応じた信号Ｆ０ｂｍを出力する。そして、ＦＦ１６４ｂから出力される信号Ｆ０ｂｍが予備ブロック１５２ｂの出力信号ＤＯＲとして信号切替回路９５に出力される。
【０１７５】
信号切替回路９５は、Ｌレベルの第１制御信号ＳＣ１に応答して、メインブロック１５２ａの出力信号ＤＯＭと等しい信号ＤＯ、即ち信号Ｆ０ａを出力する。
判定回路１５６は、メインブロック１５２ａから出力される信号ＤＯＭ（＝Ｆ０ａ）と予備ブロック１５２ｂから出力される信号ＤＯＲ（＝Ｆ０ｂｍ）とを比較する。この時、予備ブロック１５２ｂの出力信号ＤＯＲは、ＦＦ１６４ｂに入力される信号と等しいレベル、つまり選択回路１６９ｂの入力端子Ｂに供給される信号Ｅ０ａｍ（＝Ｅ０ａ）と等しいレベルであるため、判定回路１５６は、両信号ＤＯＭ，ＤＯＲが一致すると判定し、カウント値をカウントアップ（＝１）し、そのカウント値を記憶する。
【０１７６】
次のサイクルでは、上記と同様にして、メインブロック１５２ａから信号Ｆ１ａが出力され、予備ブロック１５２ｂから信号Ｆ１ｂｍが出力される。信号切替回路９５は、Ｌレベルの第１制御信号ＳＣ１に応答して、メインブロック１５２ａの出力信号ＤＯＭと等しい信号ＤＯ、即ち信号Ｆ１ａを出力する。
【０１７７】
判定回路１５６は、メインブロック１５２ａから出力される信号ＤＯＭ（＝Ｆ１ａ）と予備ブロック１５２ｂから出力される信号ＤＯＲ（＝Ｆ１ｂｍ）とを比較する。この時、予備ブロック１５２ｂの出力信号ＤＯＲは、１サイクル前にＦＦ１６３ｂに入力される信号と等しいレベル、つまり選択回路１６９ｂの入力端子Ｂに供給される信号Ｃ１ａｍ（＝Ｃ１ａ）と等しいレベルであるため、判定回路１５６は、両信号ＤＯＭ，ＤＯＲが一致すると判定し、カウント値をカウントアップ（＝２）し、そのカウント値を記憶する。
【０１７８】
次のサイクルでは、上記と同様にして、メインブロック１５２ａから信号Ｆ２ａが出力される。一方、予備ブロック１５２ｂから信号Ｆ２ｂが出力される。信号切替回路９５は、Ｌレベルの第１制御信号ＳＣ１に応答して、メインブロック１５２ａの出力信号ＤＯＭと等しい信号ＤＯ、即ち信号Ｆ１ａを出力する。
【０１７９】
判定回路１５６は、メインブロック１５２ａから出力される信号ＤＯＭ（＝Ｆ２ａ）と予備ブロック１５２ｂから出力される信号ＤＯＲ（＝Ｆ２ｂ）とを比較する。この時、予備ブロック１５２ｂの出力信号ＤＯＲは、２サイクル前にＦＦ１６１ｂ，１６２ｂに入力される信号Ａ１，Ｂ１に基づく信号である。従って、メインブロック１５２ａから出力される信号ＤＯＭ（＝Ｆ２ａ）と、予備ブロック１５２ｂから出力される信号ＤＯＲ（＝Ｆ２ｂ）は等しいレベルである。このため、判定回路１５６は、両信号ＤＯＭ，ＤＯＲが一致すると判定し、カウント値をカウントアップ（＝３）し、そのカウント値を記憶する。
【０１８０】
そして、判定回路１５６は、カウント値が設定された所定値と等しいため、所定のタイミング（例えば、第２クロック信号ＣＫｂの立ち下がりエッジと同期したタイミング）でＨレベルの第１制御信号ＳＣ１を出力する。信号切替回路９５は、そのＨレベルの第１制御信号ＳＣ１に応答して予備ブロック１５２ｂの出力信号ＤＯＲと等しい信号ＤＯ、即ち信号Ｆ２ｂを出力する。
【０１８１】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）メインブロック１５２ａ及び予備ブロック１５２ｂは、それぞれ信号を保持する回路（例えばフリップフロップ回路）を有している。そして、メインブロック１５２ａ及び予備ブロック１５２ｂは、メインブロック１５２ａの動作中に、メインブロック１５２ａの保持回路の状態を、対応する予備ブロック１５２ｂの保持回路に複写（コピー）するように構成されている。従って、本実施形態に於いても、第六実施形態と同様の効果を奏することができる。
【０１８２】
尚、上記各実施の形態は、以下の態様で実施してもよい。
・上記各実施形態は、周波数が互いに異なる２つのクロック信号ＣＬＫ，ＣＬＫ２により動作する半導体装置に具体化したものであったが、３つ以上のクロック信号が必用な半導体装置に具体化してもよい。
【０１８３】
・上記各実施形態は、メインブロック２２ａと１つの予備ブロック２２ｂとを備えた半導体装置に具体化したが、２つ以上の予備ブロックを備えた半導体装置に具体化してもよい。その場合、制御回路は設定された順序に従って複数の予備ブロックを切り替える。
【０１８４】
・上記第１実施形態では、メインブロック２２ａ及び予備ブロック２２ｂは３つの処理回路３５ａ〜３７ａ，３５ｂ〜３７ｂを有する構成としたが、１つ、２つ、又は４つ以上の処理回路を有する構成としてもよい。
【０１８５】
・上記各実施形態において、メインブロック２２ａ及び予備ブロック２２ｂが有する複数の処理回路のうち、少なくとも２つの処理回路が同じ処理を行うように構成されていてもよい。
【０１８６】
・上記各実施形態において、メインブロック２２ａ及び予備ブロック２２ｂを、１つのバッファ回路３１ａを有する構成としたが、複数のバッファ回路を有する構成としてもよい。そして、各バッファ回路それぞれの近傍にモニタ回路３８ａを配置してもよい。
【０１８７】
・第七実施形態では、信号を保持する回路としてＤＦＦを有するブロック１５２ａ，１５２ｂに具体化したが、信号を保持する回路としてその他の形式のフリップフロップ、レジスタ、等を有するブロックに具体化してもよい。
【０１８８】
・第七実施形態において、判定回路１５６は、第１クロック信号ＣＫａに同期して信号ＤＯＭ，ＤＯＲが一致しているか否かを判定するようにしたが、第２クロック信号ＣＫｂに同期して両信号ＤＯＭ，ＤＯＲの一致判定を行うようにしてもよい。また、判定回路１５６は、クロック信号ＣＫａ，ＣＫｂに基づいて遅延回路やワンショットパルス発生回路等により生成された信号により両信号ＤＯＭ，ＤＯＲの一致判定を行うようにしてもよい。
【０１８９】
上記第四実施形態の分周器７２，７３を他の実施形態に適用してもよい。
・上記実施形態において、制御回路は判定結果を記憶するようにしてもよい。例えば、第一実施形態において、図２に示すように、制御回路２４は不揮発性メモリ２４ａを備える。そして、制御回路２４は、不揮発性メモリ２４ａに判定状態を書き込み、次の電源投入時に判定状態に従って制御信号を出力する。尚、制御回路２４が不揮発性メモリ２４ａの内容を確認又は変更できればよく、制御回路２４が不揮発性メモリ２４ａを備える必用は無い。
【０１９０】
上記各実施形態に関し、以下の付記を開示する。
（付記１）
第１電源線と第２電源線との間に接続される第１素子と、前記第１素子と前記第１電源線若しくは前記第２電源線との間の負荷を増加させる負荷素子とを含む監視部と、
前記監視部の出力に基づいて、前記第１素子の動作状態を判定する判定部と、
を有することを特徴とする半導体装置。
（付記２）
前記第１素子への信号の供給若しくは停止が制御される信号供給部を有し、
前記判定部は、前記監視部の出力と前記信号供給部の出力とに基づいて、前記第１素子の動作状態を判定する、
ことを特徴とする付記１に記載の半導体装置。
（付記３）
前記第１電源線と前記第２電源線との間に接続され、前記第１素子と特性が等しい第２素子と、
前記第２素子に駆動される被駆動部と、
を有し、
前記動作状態の判定結果に基づいて、前記第２素子が前記被駆動部を駆動できるか否かを判定する、
ことを特徴とする付記１又は２に記載の半導体装置。
（付記４）
前記負荷素子は、前記第１素子の出力端に接続された容量素子であることを特徴とする付記１〜３のうちの何れか１項に記載の半導体装置。
（付記５）
前記負荷素子として、
前記第１素子の出力端に接続された容量素子と、
前記第１素子と前記第１電源線若しくは前記第２電源線との間に接続された抵抗素子と、
を含むことを特徴とする付記１〜３のうちの何れか１項に記載の半導体装置。
（付記６）
前記容量素子は、前記被駆動部における負荷容量よりも大きい負荷容量を有することを特徴とする付記４又は５に記載の半導体装置。
（付記７）
前記負荷素子は、前記第１素子と前記第１電源線若しくは前記第２電源線との間に接続された抵抗素子であることを特徴とする付記１〜３のうちの何れか１項に記載の半導体装置。
（付記８）
前記信号供給部が供給する前記信号は、基準信号に基づいて前記第１素子及び前記第２素子へ供給されるクロック信号であることを特徴とする付記３に記載の半導体装置。
（付記９）
前記判定部は、前記第１素子の出力信号と前記第２素子の出力信号が共に周期的にレベルが変化するクロック動作している場合、又は共に非クロック動作の場合には第１のレベルの判定信号を出力し、前記第１素子の出力信号が非クロック動作し且つ前記第２素子の出力信号がクロック動作している場合には前記第１のレベルと異なる第２のレベルの判定信号を出力する、
ことを特徴とする付記８に記載の半導体装置。
（付記１０）
第１電源線と第２電源線との間に接続される第１素子と、前記第１素子と前記第１電源線若しくは前記第２電源線との間の負荷を増加させる負荷素子とを含む監視部を有し、判定部は前記監視部の出力に基づいて、前記第１素子の動作状態を判定する、
ことを特徴とする半導体装置の動作監視方法。
（付記１１）
クロック信号をバッファリングするクロックバッファと、
前記クロックバッファの出力信号が供給される被駆動部と、
前記クロックバッファに近接配置されるとともに第１の電源線と第２の電源線との間に接続され、前記クロック信号が供給される第１の素子と、前記第１の素子と前記第１の電源線若しくは前記第２の電源線との間の負荷を増加させる負荷素子とを含む監視部と、
前記監視部の出力に基づいて、前記第１素子の動作状態を判定する判定部と、
を有することを特徴とする半導体装置。
（付記１２）
第１のクロック信号に従って動作する第１の機能ブロックと、
前記第１のクロック信号より周波数が低い第２のクロック信号に従って動作する第２の機能ブロックとを有する半導体装置であって、
前記第１の機能ブロックは、
クロック信号をバッファリングするクロックバッファと、前記クロックバッファの出力信号が供給される被駆動部と、前記クロックバッファに近接配置されるとともに第１の電源線と第２の電源線との間に接続され、前記クロック信号が供給される第１の素子と、前記第１の素子と前記第１の電源線若しくは前記第２の電源線との間の負荷を増加させる負荷素子とを含む監視部と、前記監視部の出力に基づいて、前記第１素子の動作状態を判定する判定部と、を含むメインブロックと、
前記メインブロックと同一に構成された予備ブロックと、
前記第１のクロック信号に基づいて前記メインブロックの動作信号であるメインクロック信号と前記予備ブロックの動作信号であって前記メインクロック信号と周期が等しい予備クロック信号を生成するとともに、クロック制御信号に従って、前記メインクロック信号と予備クロック信号の供給と停止が切り替えられる信号切替回路と、
を有し、
前記第１のクロック信号に基づいて前記メインブロックの動作信号であるメインクロック信号と前記予備ブロックの動作信号であって前記メインクロック信号と周期が等しい予備クロック信号を生成するとともに、前記判定部の判定信号に基づいて生成されるクロック制御信号に従って前記メインクロック信号と予備クロック信号の供給と停止を切り替る、
ことを特徴とする半導体装置。
（付記１３）
前記メインブロックは、複数の前記クロックバッファを有し、前記監視部は、複数の前記クロックバッファのうちの少なくとも１つのクロックバッファに近接して設けられてなる、ことを特徴とする付記１２に記載の半導体装置。
（付記１４）
前記メインブロックは、複数の前記監視部と、各監視部にそれぞれ接続された判定部と、複数の前記判定部から出力される判定信号を論理和演算して演算後の判定信号を生成する論理回路と、を備え、
前記演算後の判定信号に基づいて前記クロック制御信号を生成する、
ことを特徴とする付記１３に記載の半導体装置。
（付記１５）
前記メインブロック及び前記予備ブロックは、データを保持する複数の保持回路をそれぞれ有し、前記メインブロックの複数の保持回路に保持したデータをそれぞれ前記予備ブロックの対応する保持回路に複写可能に形成された、ことを特徴とする付記１２〜１４のうちの何れか１項に記載の半導体装置。
（付記１６）
前記保持回路はスキャンフリップフロップであり、前記メインブロックのスキャンフリップフロップの出力端子を、前記予備ブロックの対応するスキャンフリップフロップのスキャン入力端子に接続した、ことを特徴とする付記１５に記載の半導体装置。
（付記１７）
前記メインブロックの出力信号と前記予備ブロックの出力信号が入力され、出力制御信号に応答して前記メインブロックの出力信号と前記予備ブロックの出力信号とを切り替えて出力する信号切替回路と、
前記メインブロックの出力信号と前記予備ブロックの出力信号とが一致するか否かを判定し、その判定結果に応じた判定信号を生成する判定回路と、
を備え、
前記判定信号に基づいて前記メインブロックの出力信号と前記予備ブロックの出力信号とが一致した後に前記メインブロックから前記予備ブロックに切り替えるように前記クロック制御信号を生成するようにした、
ことを特徴とする付記１６に記載の半導体装置。
（付記１８）
前記信号切替回路は、前記クロック制御信号に応答してワンショットパルス信号を前記予備クロック信号として出力した後、前記メインクロック信号と等しいパルス信号を前記予備クロック信号として出力するようにした、ことを特徴とする付記１６又は１７に記載の半導体装置。
（付記１９）
前記保持回路はフリップフロップであり、各フリップフロップの入力端子に供給される信号を第１の信号とし、各フリップフロップの入力端子には選択回路の出力端子が接続され、前記予備ブロックの選択回路には前記第１の信号と前記メインブロックの対応するフリップフロップの出力信号とが入力され、前記予備ブロックの選択回路は、選択信号に応答して前記第１の信号と前記出力信号とを切り替えて出力する、
ことを特徴とする付記１５に記載の半導体装置。
【図面の簡単な説明】
【０１９１】
【図１】（ａ）（ｂ）は半導体装置の説明図である。
【図２】第一実施形態の半導体装置の一部ブロック回路図である。
【図３】メインブロックの一部回路図である。
【図４】判定回路の回路図である。
【図５】第二実施形態のメインブロックの一部回路図である。
【図６】判定回路の回路図である。
【図７】モニタ回路及び判定回路の動作波形図である。
【図８】モニタ回路及び判定回路の動作波形図である。
【図９】モニタ回路及び判定回路の動作波形図である。
【図１０】モニタ回路及び判定回路の動作波形図である。
【図１１】モニタ回路及び判定回路の動作波形図である。
【図１２】（ａ）（ｂ）は第三実施形態のメインブロックの一部回路図である。
【図１３】第四実施形態のメインブロックの一部回路図である。
【図１４】モニタ回路及び判定回路の動作波形図である。
【図１５】モニタ回路及び判定回路の動作波形図である。
【図１６】第五実施形態の半導体装置の一部ブロック回路図である。
【図１７】第六実施形態の半導体装置の一部回路図である。
【図１８】メインブロック及び予備ブロックのブロック回路図である。
【図１９】制御回路の一部回路図である。
【図２０】クロック発生回路の動作波形図である。
【図２１】メインブロック及び予備ブロックの動作波形図である。
【図２２】第七実施形態の半導体装置の一部ブロック回路図である。
【図２３】メインブロック及び予備ブロックのブロック回路図である。
【図２４】メインブロック及び予備ブロックの動作波形図である。
【符号の説明】
【０１９２】
３１ａ  バッファ回路（クロックバッファ）
３８ａ  モニタ回路
３９ａ  判定回路
ＤＪ，ＳＪａ，ＳＪｂ  判定信号
ＤＯ，ＤＯＭ，ＤＯＲ…出力信号
Ｃ１１，Ｃ２１，Ｃ２２  容量素子
ＣＫａ  第１クロック信号
ＣＫｂ  第２クロック信号
２１，９１，９５  信号切替回路
２２ａ，４０，６１，７１，８２ａ，９２ａ，１５２ａ  メインブロック
２２ｂ，８２ｂ，９２ｂ，１５２ｂ  予備ブロック
２４，９４，１５４  制御回路
【図１】
0005446112.tif 000002
【図２】
0005446112.tif 000003
【図３】
0005446112.tif 000004
【図４】
0005446112.tif 000005
【図５】
0005446112.tif 000006
【図６】
0005446112.tif 000007
【図７】
0005446112.tif 000008
【図８】
0005446112.tif 000009
【図９】
0005446112.tif 000010
【図１０】
0005446112.tif 000011
【図１１】
0005446112.tif 000012
【図１２】
0005446112.tif 000013
【図１３】
0005446112.tif 000014
【図１４】
0005446112.tif 000015
【図１５】
0005446112.tif 000016
【図１６】
0005446112.tif 000017
【図１７】
0005446112.tif 000018
【図１８】
0005446112.tif 000019
【図１９】
0005446112.tif 000020
【図２０】
0005446112.tif 000021
【図２１】
0005446112.tif 000022
【図２２】
0005446112.tif 000023
【図２３】
0005446112.tif 000024
【図２４】
0005446112.tif 000025