(57)【特許請求の範囲】
【請求項１】
半導体基板上に第１絶縁膜を形成する工程と、
前記第１絶縁膜の上面を研磨する工程と、
研磨された前記第１絶縁膜に接続孔を形成する工程と、
前記接続孔の内面および前記第１絶縁膜上に第１導電層を形成する工程と、
前記接続孔内の前記第１導電層上に第２導電層を形成する工程と、
前記第１絶縁膜上の前記第１導電層を研磨し前記第１絶縁膜の上面を露出させる工程と、
前記第２導電層のエッチングレートより前記第１導電層のエッチングレートが大きいエッチャントを用い、前記接続孔内上部の前記第１導電層および前記第１絶縁膜の上面に研磨により形成されたスクラッチ内に形成された第１導電層の少なくとも上部をエッチングし、前記接続孔内の前記第１導電層の上面の高さを前記第２導電層の上面の高さより低くする工程と、
前記第１絶縁膜上に配線層を形成する工程と、
を含む半導体装置の製造方法。
【請求項２】
前記第１導電層をエッチングする工程において、前記エッチャントによる前記第１導電層のエッチングレートは、前記エッチャントによる前記第１絶縁膜のエッチングレートより大きい請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１導電層をエッチングする工程の後、前記第１絶縁膜上に第２絶縁膜を形成する工程と、
前記第２絶縁膜に、前記第１導電層を露出させる配線溝を形成する工程と、
前記配線溝内に、スパッタ法を用い第３導電層を形成する工程を含む請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記第１導電層はＣＶＤ法を用い形成される請求項１から３のいずれか一項記載の半導体装置の製造方法。
【請求項５】
前記第１導電層は、Ｔｉを含み、前記第２導電層はＷを含み、前記第１絶縁膜は酸化シリコンを含む請求項１から４のいずれか一項記載の半導体装置の製造方法。
【請求項６】
前記エッチャントは、硫酸、塩酸、希過塩素酸を含む溶液である請求項５記載の半導体装置の製造方法。
【請求項７】
前記第３導電層上に銅層を形成する工程を更に含み、前記第３導電層は銅の拡散防止膜である請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば、絶縁膜内に導電層が形成された半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造工程においては、絶縁膜の上面を平坦化するため絶縁膜を研磨することがある。絶縁膜には導電層が埋め込まれた接続孔が設けられる。絶縁膜上には配線層が形成され、配線層は接続孔と接続される。これにより、配線層と、絶縁膜下の配線またはトランジスタ等と、が電気的に接続される。
【０００３】
ＴｉＮ膜を硫酸を用いエッチングすることが知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２３４３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
絶縁膜の上面を研磨する際に、絶縁膜の上面にスクラッチが形成されることがある。絶縁膜内の接続孔内に導電層を形成する際に、スクラッチ内に導電層が残存することがある。これにより、スクラッチ内の導電層を介し絶縁膜上の配線層間が電気的にショートするという課題がある。
【０００６】
本半導体装置の製造方法は、絶縁膜の表面に形成されたスクラッチに起因する電気的なショートを抑制することを目的とする。
【課題を解決するための手段】
【０００７】
例えば、半導体基板上に第１絶縁膜を形成する工程と、前記第１絶縁膜の上面を研磨する工程と、研磨された前記第１絶縁膜に接続孔を形成する工程と、前記接続孔の内面および前記第１絶縁膜上に第１導電層を形成する工程と、前記接続孔内の前記第１導電層上に第２導電層を形成する工程と、前記第１絶縁膜上の前記第１導電層を研磨し前記第１絶縁膜の上面を露出させる工程と、前記第２導電層のエッチングレートより前記第１導電層のエッチングレートが大きいエッチャントを用い、前記接続孔内上部の前記第１導電層および前記第１絶縁膜の上面に研磨により形成されたスクラッチ内に形成された第１導電層の少なくとも上部をエッチングし、前記接続孔内の前記第１導電層の上面の高さを前記第２導電層の上面の高さより低くする工程と、前記第１絶縁膜上に配線層を形成する工程と、を含む半導体装置の製造方法を用いる。
【発明の効果】
【０００８】
本半導体装置の製造方法によれば、絶縁膜の表面にスクラッチが形成された場合であっても、スクラッチに起因する電気的なショートを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】図１（Ａ）から図１（Ｃ）は、比較例に係る半導体装置の製造方法を示す断面図（その１）である。
【図２】図２は、比較例に係る半導体装置の製造方法を示す断面図（その２）である。
【図３】図３は、配線層、接続孔およびスクラッチの平面図である。
【図４】図４（Ａ）および図４（Ｂ）は、実施例１に係る半導体装置の製造方法を示す断面図である。
【図５】図５（Ａ）から図５（Ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図（その１）である。
【図６】図６（Ａ）から図６（Ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図（その２）である。
【図７】図７（Ａ）から図７（Ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図（その３）である。
【図８】図８（Ａ）から図８（Ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図（その４）である。
【図９】図９（Ａ）から図９（Ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図（その５）である。
【発明を実施するための形態】
【００１０】
以下に、図面を参照に実施例について説明する。
【実施例１】
【００１１】
まず、比較例について説明する。図１（Ａ）から図２は、比較例に係る半導体装置の製造方法を示す断面図である。図１（Ａ）を参照し、例えばＳｉ半導体基板１０上に絶縁膜として、例えば主に酸化シリコンを含む第１層間絶縁膜２０（第１絶縁膜）を形成する。第１層間絶縁膜２０は、例えばＣＶＤ（Chemical Vapor Deposition）法を用い形成される。なお、第１層間絶縁膜２０は、他の絶縁膜等を介し半導体基板１０上に形成されていてもよい。第１層間絶縁膜２０の上面を平坦化するため、例えばＣＭＰ（Chemical Mechanical Polish）法を用い第１層間絶縁膜２０の上面を研磨する。この際、第１層間絶縁膜２０の上面にスクラッチ８０（傷）が入ることがある。このスクラッチ８０は形状や大きさは多様であるが、例えば上面から視た幅が数１０ｎｍであり長さが数１００ｎｍである。
【００１２】
図１（Ｂ）を参照し、第１層間絶縁膜２０を貫通する接続孔３０を形成する。接続孔３０の内面および第１層間絶縁膜２０上に、第１導電層として例えば第１中間層３２を形成する。第１中間層３２は、例えば主にＴｉを含んでおり、ＣＶＤ法を用い形成する。このとき、スクラッチ８０内にも第１中間層３２が形成される。接続孔３０内の第１中間層３２内および第１層間絶縁膜２０上の第１中間層３２上に第２導電層として例えば接続金属層３４を形成する。接続金属層３４は、第１中間層３２内の接続孔３０を埋め込むように形成される。接続金属層３４は例えば主にＷを含んでおり、ＣＶＤ法を用い形成する。第１中間層３２は、接続金属層３４と第１層間絶縁膜２０との密着層としての機能を備えていてもよい。
【００１３】
図１（Ｃ）を参照し、第１層間絶縁膜２０上の接続金属層３４および第１中間層３２をＣＭＰ法を用い研磨し、第１層間絶縁膜２０の上面を露出させる。スクラッチ８０内には第１中間層３２ａが残存している。
【００１４】
図２を参照し、第１層間絶縁膜２０上に、例えば主に酸化シリコンを含む第２層間絶縁膜４０（第２絶縁膜）を形成する。第２層間絶縁膜４０を貫通する配線溝を形成する。貫通孔内に配線層５０を形成する。これにより、第１層間絶縁膜２０上に接続孔３０内の接続金属層３４が接続する配線層５０が形成される。
【００１５】
図３は、配線層５０、接続孔３０およびスクラッチ８０の平面図である。図３のように、第１層間絶縁膜２０上にスクラッチ８０が形成され、スクラッチ８０内に第１中間層３２ａが残存すると、配線層５０が、第１層間絶縁膜２０上に形成された他の配線層５０と、第１中間層３２ａを介して電気的にショートしてしまう。以下にこのような課題を解決する実施例１について説明する。
【００１６】
図４（Ａ）および図４（Ｂ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図４（Ａ）のように、比較例の図１（Ｃ）の後、第１中間層３２をエッチングする。このとき、接続金属層３４および第１層間絶縁膜２０より第１中間層３２のエッチングレートが大きいエッチャントを用いる。これにより、接続孔３０内上部の第１中間層３２がエッチングされる。これにより、接続孔３０上部には空洞３６が形成される。スクラッチ８０が形成されている場合は、スクラッチ８０内の少なくとも上部の第１中間層３２ａがエッチングされる。図４（Ａ）では、スクラッチ８０内の下部に第１中間層３２ｂが残存している場合を図示している。
【００１７】
図４（Ｂ）を参照し、第１層間絶縁膜２０上に第２層間絶縁膜４０および配線層５０を形成する。実施例１によれば、図４（Ａ）において、スクラッチ８０内の少なくとも上部の第１中間層３２ａが除去される。よって、スクラッチ８０内の第１中間層３２ｂを介した配線層５０間の電気的ショートを抑制することができる。また、図４（Ａ）において、接続金属層３４のエッチングレートは第１中間層３２ａのエッチングレートより低いため、接続金属層３４の上面の後退量は第１中間層３２ａの上面の後退量よりも小さい。そのため、図４（Ｂ）において、配線層５０を形成する際の段差被覆性が悪い場合であっても、接続金属層３４と配線層５０との接続不良や拡散防止膜の形成不全を抑制することができる。
【００１８】
図１（Ｂ）のように、第１中間層３２をＣＶＤ法を用い形成する場合、ＣＶＤ法はカバレッジ特性が良いため、スクラッチ８０内に第１中間層３２が形成され易い。配線層５０同士のリークを抑えるためには、図４（Ａ）のように、スクラッチ８０内の少なくとも上部の第１中間層３２ｂを除去することが好ましい。
【実施例２】
【００１９】
実施例２は、実施例１の具体的な例である。図５（Ａ）から図９（Ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図である。図５（Ａ）を参照し、半導体基板１０にトランジスタ７０が形成されている。トランジスタ７０において、Ｓｉ半導体基板１０のＰ型ウエル内にＳＴＩ（Shallow Trench Isolation）法を用い形成された素子分離絶縁膜１１が形成されている。素子分離絶縁膜１１間にＮ型にドープされたソース領域１２ａおよびドレイン領域１２ｂが形成されている。ソース領域１２ａおよびドレイン領域１２ｂの表面は、例えばＣｏシリサイド等の金属シリサイド層１６が形成されている。ソース領域１２ａとドレイン領域１２ｂとの間のチャネル上には、ゲート酸化膜１８およびゲート電極１３が形成されている。ゲート電極１３は例えばポリシリコンを含む。ゲート電極１３上は、例えばＣｏシリサイド等の金属シリサイド層１７が形成されている。ゲート電極１３の両側には、例えば酸化シリコン等の絶縁膜の側壁１４が形成されている。
【００２０】
図５（Ｂ）を参照し、半導体基板１０およびトランジスタ７０上に、エッチングストッパ膜２２として、例えば窒化シリコン膜を形成する。エッチングストッパ膜２２は、例えばＮ２、ＮＨ３およびＳｉ２Ｈを原料ガスとして用いＣＶＤ法で形成する。エッチングストッパ膜２２の膜厚は、例えば８０ｎｍである。エッチングストッパ膜２２上に主に酸化シリコンを含む第１層間絶縁膜２０を形成する。第１層間絶縁膜２０はＣＶＤ法を用い形成する。成膜条件としては、例えば、原料ガスＳｉＨ４、Ｏ２、Ｈ２およびＰＨ３の流量をそれぞれ１０８、２３５、１００および３０ｓｃｃｍとする。圧力および成長温度をそれぞれ０．１５ＭＰａおよび４９０℃とする。成長膜厚は例えば７２０ｎｍとする。半導体基板１０上面にはトランジスタ７０等に起因した凹凸が形成されている。例えば、ゲート電極１３による凸部の高さは約１００ｎｍである。このため、第１層間絶縁膜２０の上面にも凹凸が形成される。
【００２１】
図５（Ｃ）を参照し、第１層間絶縁膜２０の上面を平坦化するため、第１層間絶縁膜２０をＣＭＰ法を用い研磨する。研磨には、例えばシリカ系スラリーと純水とを１：１の体積比率で混合した研磨剤を用いる。回転数は例えば５０〜６０ｒｐｍ、圧力は３〜９ｐｓｉとする。第１層間絶縁膜２０の研磨後の膜厚は、エッチングストッパ膜２２と合わせて例えば４００〜５００ｎｍである。この研磨の際に、第１層間絶縁膜２０の上面にスクラッチ８０が発生することがある。実施例１と同様に、スクラッチ８０の幅は、例えば数１０ｎｍ、長さは数１００ｎｍである。
【００２２】
図６（Ａ）を参照し、第１層間絶縁膜２０上にフォトレジスト６０を形成する。フォトレジスト６０に開口６１を形成する。図６（Ｂ）を参照し、フォトレジスト６０をマスクに、第１層間絶縁膜２０をエッチングする。エッチャントガスとして、例えばＣＦ４、Ｃ４Ｆ６等フッ素系ガスを用いる。Ｏ２等のガスを混合させてもよい。このエッチングでは、エッチングストッパ膜２２のエッチングレートは、第１層間絶縁膜２０のエッチングレートよりも小さい。エッチングストッパ膜２２のエッチングには、例えばＣＨ３ＦとＯ２等のエッチャントガスを用いる。これにより、第１層間絶縁膜２０およびエッチングストッパ膜２２を貫通する接続孔３０が形成される。接続孔３０は、ソース領域１２ａまたはドレイン領域１２ｂ上の金属シリサイド層１６、ゲート電極１３上の金属シリサイド層１７上に形成される。エッチングストッパ膜２２を用いることにより、金属シリサイド層１７がオーバーエッチングされることを抑制できる。フォトレジスト６０をアッシング法を用い除去する。接続孔３０の径は、例えば１００ｎｍ程度である。
【００２３】
図６（Ｃ）を参照し、接続孔３０の内面および第１層間絶縁膜２０の上面に、例えばＣＶＤ法を用い第１中間層３２を形成する。第１中間層３２は、例えば膜厚が１０〜２０ｎｍのＴｉ膜、または下から膜厚が５〜１５ｎｍのＴｉ膜、膜厚が５〜１５ｎｍのＴｉＮ膜の積層膜である。Ｔｉ膜の形成には、例えばＴｉＣｌ４を原料ガスとして用いる。ＴｉＮ膜の形成には、例えば、ＴｉＣｌ４と、ＮＨ４またはＮ２とを原料ガスとして用いる。ＣＶＤ法による成膜はカバレッジが良いため、アスペクト比の大きい接続孔３０の内面にも第１中間層３２を形成することができる。またスクラッチ８０が存在する場合には、スクラッチ８０の内面にも第１中間層３２ａが形成されてしまう。
【００２４】
図７（Ａ）を参照し、接続孔３０内の第１中間層３２の内面および第１層間絶縁膜２０上の第１中間層３２上に接続金属層３４を形成する。接続金属層３４は、例えばＷを主に含み、例えば原料ガスとしてＷＦ６ガスを用いＣＶＤ法で形成する。このとき、スクラッチ８０の幅によっては、スクラッチ８０内にも接続金属層３４が形成される場合もある。
【００２５】
図７（Ｂ）を参照し、第１層間絶縁膜２０上の第１中間層３２および接続金属層３４を除去するため、接続金属層３４および第１中間層３２をＣＭＰ法を用い研磨する。研磨には、例えばシリカ系スラリーと純水とを１：３で混合した研磨剤を用いる。回転数は例えば約１００ｒｐｍ、圧力は３．３〜５ｐｓｉとする。研磨の後処理として、常温にてアンモニア水処理する。その後、アンモニア水でブラシ処理する。これらの処理により、ゴミを除去する。さらに、希フッ酸処理を行う。この処理により、金属系のゴミや研磨に用いたスラリーを除去する。
【００２６】
図７（Ｃ）を参照し、接続金属層３４および第１層間絶縁膜２０に対し、第１中間層３２を選択的にエッチングする。例えば、５０℃から８０℃、ここでは７０℃の希硫酸を用い１０分エッチングする。これにより、Ｔｉがエッチングされる。接続金属層３４および第１層間絶縁膜２０は、Ｔｉ膜に比べてエッチング量が小さい。このため、接続孔３０内の上部に第１中間層３２がエッチングされた空洞３６が形成される。また、スクラッチ８０の第１中間層３２ａが除去される。スクラッチ８０内の第１中間層３２ａは全て除去される場合もあるが、図７（Ｃ）のように、下部に一部の第１中間層３６ｂが残存することもある。
【００２７】
第１中間層３２がＴｉを主に含む場合、Ｔｉは一般的な酸に溶けやすい。ただし、硝酸、熱濃硫酸および熱濃過塩素酸を用いるとＴｉが不動態を形成し、Ｔｉのエッチングレートが小さくなる。一方、接続金属層３４がＷを主に含む場合、Ｗは難溶解性物質であり、室温では、塩酸、硝酸、希硫酸および過塩素酸等によるエッチングレートはＴｉ膜に比べると小さい。第１層間絶縁膜２０が酸化シリコンを主に含む場合、酸化シリコンは、フッ酸系の薬液に溶解する。以上より、Ｗおよび酸化シリコンに対しＴｉを選択的にエッチングするためには、硫酸、塩酸および希過塩素酸をエッチャントとして用いることが好ましい。また、硫酸、塩酸および希過塩素酸に過酸化水素を添加してもよい。例えば、硫酸と過酸化水素との体積混合比が４：１程度のエッチャントを用いることができる。
【００２８】
Ｔｉを主に含む第１中間層３２をドライエッチング法を用いエッチングする場合、塩素系のガスを用いることができる。例えば、Ｃｌ２、ＢＣｌ３およびＣＨＦ３およびＡｒの流量比がそれぞれ１００、３８０、３１０および８０ｓｃｃｍであり、圧力が６ｍＴｏｒｒの条件を用いることができる。このように、接続金属層３４および第１層間絶縁膜２０より第１中間層３２のエッチングレートが大きければ、ドライエッチング法を用いてもよい。
【００２９】
第１中間層３２のエッチング量は、接続孔３０の側面の第１中間層３２が完全になくならない程度（例えば３００ｎｍ以下）が好ましい。また、図８（Ｃ）における配線溝５６の形成の際に第１層間絶縁膜２０の上部が除去される量より大きい（例えば４０ｎｍ以上）ことが好ましい。
【００３０】
なお、図７（Ｂ）において、スクラッチ８０の幅が比較的大きく、スクラッチ８０内に接続金属層３４が残存する場合がある。この場合でも、図７（Ｃ）において、第１中間層３２ｂをエッチングすることにより、スクラッチ８０内の接続金属層３４はリフトオフにより除去できる。
【００３１】
図８（Ａ）を参照し、第１層間絶縁膜２０上にＣＶＤ法を用い、エッチングストッパ膜４２、第２層間絶縁膜４０およびハードマスク膜４４を形成する。エッチングストッパ膜４２は、例えば主にＳｉＣを含み、膜厚は例えば３０ｎｍである。第２層間絶縁膜４０、は例えば主にＳｉＯＣを含み、膜厚は例えば１３０ｎｍである。ハードマスク膜４４は、例えば主にＳｉＯ２を含み、膜厚は例えば１００ｎｍである。なお、本実施例において、エッチングストッパ膜４２およびハードマスク膜４４は必須ではない。
【００３２】
図８（Ｂ）を参照し、ハードマスク膜４４上にフォトレジスト６２を形成する。フォトレジスト６２に開口６３を形成する。図８（Ｃ）を参照し、フォトレジスト６２をマスクに、ハードマスク膜４４をエッチングする。アッシング法を用いフォトレジスト６２を除去する。ハードマスク膜４４をマスクに第２層間絶縁膜４０をエッチングする。このエッチングでは、エッチングストッパ膜４２はエッチングされない。ハードマスク膜４４、第２層間絶縁膜４０およびエッチングストッパ膜４２のエッチングには、例えばＣＦ４、Ｃ４Ｆ６、ＣＯおよびＯ２等から適宜選択したエッチングガスを用いることができる。これにより、ハードマスク膜４４、第２層間絶縁膜４０およびエッチングストッパ膜４２を貫通し、第１導電層３４を露出させる配線溝５６が形成される。配線溝５６の幅は、例えば１２０ｎｍである。
【００３３】
図９（Ａ）を参照し、配線溝５６の内面およびハードマスク膜４４の上面に、第３導電層として、例えばスパッタ法を用い第２中間層５２を形成する。第２中間層５２は、例えば主にＴａを含む。第２中間層５２上にメッキのシード層として、例えばスパッタ法を用い主にＣｕを含む膜を形成してもよい。スパッタ膜はＣＶＤ膜に比べカバレッジが悪いため、第２中間層５２はスクラッチ８０内には形成され難い。
【００３４】
図９（Ｂ）を参照し、配線溝５６内の第２中間層５２内面および第２層間絶縁膜４０上の第２中間層５２上にメッキ法を用い配線金属層５４を形成する。配線金属層５４は、例えば主にＣｕを含む銅層である。図９（Ｃ）を参照し、第２層間絶縁膜４０上の配線金属層５４および第２中間層５２をＣＭＰ法を用い研磨する。これにより、配線溝５６内に接続金属層３４と接続する配線層５０が形成される。配線層５０は、第２中間層５２と配線金属層５４とから形成される。第２中間層５２は、例えば配線金属層５４内の材料（例えばＣｕ）が第２層間絶縁膜４０内に拡散することを抑制するバリア層（拡散防止膜）としての機能を備えていてもよい。また、配線金属層５４と第２層間絶縁膜４０との密着層としての機能を備えていてもよい。
【００３５】
実施例２によれば、図６（Ｃ）のように、第１中間層３２をＣＶＤ法を用い形成するため、スクラッチ８０内に第１中間層３２が形成され易い。一方、図９（Ａ）のように、第２中間層５２はスパッタ法を用い形成する。スパッタ法ではカバレッジ特性が悪いため、例えば、図７（Ｃ）において、スクラッチ８０の奥に第１中間層３２ｂが残存した場合であっても、第１中間層３２ｂに接触するように第２中間層５２が形成されることを抑制できる。よって、配線層５０間の短絡をより抑制することができる。
【００３６】
本実施例において第１中間層３２のエッチングレートよりも接続金属層３４のエッチングレートが低いエッチャントを使用する理由は、接続孔３０の内部に形成された接続金属層３４の上面がエッチングされて後退する量を抑えるためである。接続金属層３４の上面がエッチングされて後退すると、第２中間層５２がスパッタ法などのカバレッジ特性が悪い堆積方法を用いた場合などに、第２中間層５２が接続孔３０内に十分に形成されないことがある。第２中間層５２が配線金属層５４に対する拡散防止膜である場合、第２中間層５２が接続孔３０内に十分に形成されないと、配線金属層５４の金属原子が層間絶縁膜２０内に拡散することがある。
【００３７】
トランジスタ７０上に形成する層間絶縁膜２０に形成される接続孔３０は小さくアスペクト比は小さくなる。一方、配線層５０を形成するための配線溝５６は線状でありアスペクト比も大きい。よって、トランジスタ７０に接続するための接続孔３０内への第１中間層３２の形成はカバレッジ特性の良いＣＶＤ法が用いられることが好ましい。一方、配線溝５６内への第２中間層５２の形成にはスパッタ法が用いられることが好ましい。
【００３８】
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３９】
１０        半導体基板
２０        第１層間絶縁膜
３０        接続孔
３２        第１中間層
３４        接続金属層
４０        第２層間絶縁膜
５０        配線層
５２        第２中間層
５４        配線金属層
【図１】
0005515808.tif 000002
【図２】
0005515808.tif 000003
【図３】
0005515808.tif 000004
【図４】
0005515808.tif 000005
【図５】
0005515808.tif 000006
【図６】
0005515808.tif 000007
【図７】
0005515808.tif 000008
【図８】
0005515808.tif 000009
【図９】
0005515808.tif 000010