(57)【特許請求の範囲】
【請求項１】
半導体メモリコントローラ装置と表示画像データを記憶する半導体メモリ装置とを有する画像処理システムにおいて、
前記半導体メモリ装置は、複数のバンクを有し、各バンク内に複数のワード線を有し、前記複数バンクはお互いに異なるバンクアドレスが割り当てられ、前記各バンク内の複数のワード線はお互いに異なるロウアドレスが割り当てられ、前記バンクアドレスと前記ロウアドレスによりページ領域が特定され、前記ページ領域は異なるコラムアドレスにそれぞれ割り当てられた複数のメモリ単位領域を有し、前記メモリ単位領域は複数のデータを記憶し、
前記半導体メモリコントローラは、前記表示画像データを所定のメモリマッピングに基づいて前記半導体メモリ装置内の前記複数のページ領域に記憶するよう制御し、
前記半導体メモリ装置は、前記半導体メモリコントローラ装置から供給されるコラムアドレスと組み合わせ情報に基づき、前記供給される第１のコラムアドレスに対応する第１のメモリ単位領域内の複数のデータと前記第１のメモリ単位領域に隣接する第２のコラムアドレスに対応する第２の前記メモリ単位領域内の複数のデータとを組み合わせて前記半導体メモリコントローラ装置へ出力し、
前記組み合わせ情報は、前記メモリ単位領域内の先頭データを示す第１の情報と、前記第１及び第２のメモリ単位領域内の複数のデータの組み合わせパターンを示す第２の情報とを有することを特徴とする画像処理システム。
【請求項２】
請求項１において、前記半導体メモリコントローラ装置から出力された前記組み合わせ情報は、前記半導体メモリ装置内のレジスタに記憶される画像処理システム。
【請求項３】
請求項２において、前記半導体メモリコントローラ装置は前記組み合わせ情報とモードレスジタセットコマンドを出力し、前記半導体メモリ装置は前記モードレスジタセットコマンドに応答して前記組み合わせ情報を前記レジスタに記憶する画像処理システム。
【請求項４】
請求項１において、前記第１のメモリ単位領域は、第１、第２、第３及び第４のデータからなり、前記第２のメモリ単位領域は第５、第６、第７及び第８データからなり、前記組み合わせ情報が第１の情報のとき、前記半導体メモリ装置は前記第２、第３、第４及び第５のデータを前記半導体メモリコントローラ装置に出力し、前記組み合わせ情報が第２
の情報のとき、前記半導体メモリ装置は前記第３、第４、第５及び第６のデータを前記半導体メモリコントローラ装置に出力する画像処理システム。
【請求項５】
請求項１において、前記組み合わせ情報が第３情報のとき、前記半導体メモリ装置は前記第４、第５、第６及び第７データを前記半導体メモリコントローラ装置に出力する画像処理システム。
【請求項６】
請求項１に記載の半導体メモリコントローラにおいて、
半導体メモリ装置をアクセスするためにリードコマンド、バンクアドレス、ロウアドレス、コラムアドレスを生成するコマンド・アドレス生成部と、
前記第１の情報を生成する第１情報生成部とを有し、
前記バンクアドレスと前記ロウアドレスにより前記半導体メモリ装置内のページ領域を指定し、前記コラムアドレスにより前記ページ領域内のメモリ単位領域を指定し、前記第１の情報により前記メモリ単位領域内に含まれる複数のデータ群から１つのデータ群を選択することを特徴とする半導体メモリコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，デジタル画像データをはじめとする二次元配列データを記録するメモリ装置，そのメモリ装置のメモリコントローラ，及びメモリシステムに関し，特に，単位時間に処理できるデータ数を意味する帯域幅を実効的に大きくするメモリ装置，メモリコントローラ及びメモリシステムに関する。
【背景技術】
【０００２】
デジタル画像データなどの二次元に配列されたデータを記録するメモリ装置は，デジタル放送やインターネットによる動画配信などの普及に伴ってますます大きな市場規模になりつつある。デジタル画像データは，画素の階調情報を複数ビット（例えば８ビット，２５６階調）で構成したデータ群であり，例えば，ハイビジョン放送用の画像データは，１フレームが１９２０×１０４０画素の画像データで構成される。そして，このフレーム単位の画像データが，所定のマッピング方法にしたがって，画像メモリ内のアドレス空間内に配置される。
【０００３】
このメモリマッピングは，現在普及している同期型ＤＲＡＭ（ＳＤＲＡＭ）のメモリ構成と動作に基づいて，最も効率的なアクセスが可能になるように定められている。例えば，ＳＤＲＡＭは，複数のバンクを有し，各バンクが複数のワード線及びビット線とそれらの交差位置の複数のメモリセルとビット線に対応するセンスアンプとを有し，複数のバンクが独立してアクティブ動作を実行可能である。ＳＤＲＡＭにおけるアクティブ動作とは，ロウアドレスに基づいてワード線を選択しセンスアンプを活性化する一連の動作である。また，ＳＤＲＡＭのリード動作とは，コラムアドレスに基づいてセンスアンプで増幅されたビット線電位をリードデータとして入出力端子に出力する一連の動作であり，ライト動作とは，入出力端子から入力された選択されたライトデータをコラムアドレスに基づいて選択されたビット線に入力する一連の動作である。
【０００４】
ＳＤＲＡＭにおけるメモリ内のアドレス空間は，バンクアドレスとロウアドレスとで選択可能な複数のページ領域で構成され，各ページ領域はコラムアドレスで選択可能なビット群またはバイト群を有する。このコラムアドレスにより選択されたバイト群（またはビット群）が，複数の入出力端子を介して入出力される。
【０００５】
そして，一般的なマッピング方法によれば，デジタル画像データの画素が，ページ領域内のコラムアドレスで選択可能なバイト群（またはビット群）の各バイト（またはビット）に対応付けられる。さらに，このマッピング方法によれば，ＳＤＲＡＭの各バンクが独立してアクティブ動作とリードまたはライト動作とを実行することができるので，デジタル画像データの画素の配置に対応付けられる複数のページ領域が，画像上の上下左右に隣接するページ領域が異なるバンクアドレスに対応するように配置される。例えば，ＳＤＲＡＭが４バンク構成の場合は，奇数行にはバンクアドレスＢＡ＝０，１のページ領域を交互に配置し，偶数行にはバンクアドレスＢＡ＝２，３のページ領域を交互に配置する。このように配置することで，１フレームの画像データのリードまたはライトを行う場合，異なるバンクを交互に且つ時間的にオーバーラップしてアクティブ動作及びリードまたはライト動作を実行することができ，単位時間当たりに処理可能な画素数である帯域幅を飛躍的に高めることができる。
【０００６】
特許文献１，２には，画像データを記憶する半導体メモリにおいて，複数の行に同時にアクセス可能にして，アクセス効率を高めることが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−３１２８８５号公報
【特許文献２】特開平０８−１８０６７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
デジタル画像データなどを格納するメモリ装置では，画像データの書き込みと読み出しを，マトリクス状の画素の配置順に行う水平アクセスと，マトリクス状の画素の部分的な矩形領域に対して行う矩形アクセスとが必要になる。水平アクセスは，例えば，１フレームの画像データを水平スキャンを繰り返して書き込んだり読み出したりするラスタスキャン動作に対応する。また，矩形アクセスは，例えば，ＭＰＥＧなどのエンコード動作において，小さい矩形形状のブロックの画像データを読み出して動きベクトルを求めたりする動作や，デコード動作での画像再生において，ブロックの画像データを読み出したり書き込んだりする動作に対応する。
【０００９】
しかしながら，前述のメモリマッピングによりメモリのアドレス空間内に画素の画像データが記憶されるので，矩形アクセスにおける実効的な帯域幅の低下が問題になる。第１に，バンクアドレスとロウアドレスで選択されるページ領域内において，コラムアドレスによりバイト群，つまり複数バイト（または複数ビット）が同時にアクセスされる。しかし，矩形アクセスにおいてアクセスしたい矩形画像領域と，コラムアドレスにより選択される複数バイト（または複数ビット）とが一致しない場合は，１つのコラムアドレスによるアクセスにおいて無駄な入出力データが発生する。第２に，矩形アクセスにおいてアクセスしたい矩形画像領域とアドレス空間内のページ領域とが一致しない場合は，ページ領域の境界を越えて複数のページ領域に対してアクセスすることが要求され，複雑なメモリ制御が必要になる。
【００１０】
上記第１，第２の問題点は，アクセス対象の矩形画像領域が，ページ領域とも一致せず且つコラムアドレスで選択される複数バイト（または複数ビット）とも一致しない場合は，さらに，メモリ制御が複雑になり，実効的な帯域幅の低下を招く。
【００１１】
そこで，本発明の目的は，メモリ装置の矩形アクセスにおける上記の問題点を解決したメモリ装置，メモリ装置のメモリコントローラ，及びメモリシステムを提供することにある。
【課題を解決するための手段】
【００１２】
上記の目的を達成するために，本発明の第１の側面によれば，アドレスにより選択される複数のメモリ単位領域を有するメモリセルアレイと，
複数の入出力端子と，
前記メモリセルアレイと複数の入出力端子との間に設けられる入出力ユニットとを有し，
前記メモリ単位領域内には，前記複数の入出力端子に対応する複数のバイト又はビットのデータが記憶され，
さらに，前記メモリセルアレイと入出力ユニットは，第１の動作コードに応答して，入力アドレスと前記バイト又はビットの組み合わせ情報とに基づいて，前記入力アドレスに対応する第１のメモリ単位領域とそれに隣接する第２のメモリ単位領域内の複数のバイト又はビットにアクセスし，前記アクセスした第１及び第２のメモリ単位領域の複数のバイト又はビットから，前記組み合わせ情報に基づく組み合わせの複数のバイト又はビットを，前記複数の入出力端子に対応付けることを特徴とするメモリ装置である。
【００１３】
上記第１の側面によれば，メモリ装置は，入力アドレスと共に与えられる第１の動作コードに応答して，入力アドレスと組み合わせ情報とに基づいて，任意の組み合わせの複数バイト（または複数ビット）のデータを同時に入出力できるので，メモリ単位領域の境界
を越える矩形アクセスにおいて実効的な帯域幅の低下を回避できる。
【００１４】
上記の目的を達成するために，本発明の第２の側面によれば，メモリシステムは，第１の側面のメモリ装置と，前記第１の動作コードと共に，前記アドレスと，前記バイト又はビットの組み合わせ情報とを前記メモリ装置に供給して，前記メモリ装置内の第１及び第２のメモリ単位領域内の複数のバイト又はビットにアクセスするメモリコントローラとを有する。
【００１５】
上記の目的を達成するために，本発明の第３の側面によれば，第１の側面のメモリ装置を制御するメモリコントローラにおいて，前記第１の動作コードと共に，前記アドレスと，前記バイト又はビットの組み合わせ情報とを前記メモリ装置に供給して，前記メモリ装置内の第１及び第２のメモリ単位領域内の複数のバイト又はビットにアクセスする。
【発明の効果】
【００１６】
メモリ装置に対するアクセス対象領域が，入力アドレスにより選択されるメモリ単位領域を越えていても，バイト又はビットの組み合わせ情報を利用して，隣接する２つのメモリ単位領域内の任意の組み合わせの複数のバイト又はビットにアクセスすることができる。
【図面の簡単な説明】
【００１７】
【図１】本実施の形態における画像メモリのメモリマッピングを示す図である。
【図２】画像メモリにおける２つのアクセスを示す図である。
【図３】水平アクセスの課題を示す図である。
【図４】矩形アクセスの第１の課題を示す図である。
【図５】矩形アクセスの第２の課題を示す図である。
【図６】本実施の形態の全体の動作を示す図である。
【図７】本実施の形態の全体の動作の別の例を示す図である。
【図８】本実施の形態における画像処理システムの構成図である。
【図９】本実施の形態における画像メモリの構成図である。
【図１０】バイトバウンダリ機能を説明する図である。
【図１１】バイトバウンダリ機能におけるタイミングチャートを示す図である。
【図１２】異なるマッピングに対するバイトバウンダリ機能を説明する図である。
【図１３】図１２のビッグエンディアンとリトルエンディアンとを説明する図である。
【図１４】特殊なメモリマッピングにおけるバイトバウンダリ機能を説明する図である。
【図１５】図１４の特殊なメモリマッピングを説明する図である。
【図１６】矩形アクセスにおけるバイトバウンダリ機能を示すタイミングチャート図である。
【図１７】バイトバウンダリ機能を実現するための画像処理システムの構成図である。
【図１８】バイトバウンダリ機能を示す図である。
【図１９】簡素化されたバイトバウンダリ機能を実現する画像処理システムの構成図である。
【図２０】図１９の簡素化されたバイトバウンダリ機能を実現する画像処理システムを説明する図である。
【図２１】バイトバウンダリ機能を有するメモリ構成の概念を示す図である。
【図２２】バイトバウンダリ機能を有する画像メモリの第１の例を示す図である。
【図２３】図２２の動作を説明する図である。
【図２４】図２４は，バイトバウンダリ機能を有する画像メモリの第２の例を示す図である。
【図２５】図２４の動作を説明する図である。
【図２６】バイトバウンダリ機能を有する画像メモリの第２の例の変形例（１）の動作を示す図である。
【図２７】バイトバウンダリ機能を有する画像メモリの第２の例の変形例（２）の動作を示す図である。
【図２８】バイトバウンダリ機能を有する画像メモリの第２の例の変形例（３）の動作を示す図である。
【図２９】バイトバウンダリ機能を有する画像メモリの第３の例を示す図である。
【図３０】図２９の動作を説明する図である。
【図３１】バイトバウンダリ機能を有する画像メモリの入出力端子との対応手段を示す図である。
【図３２】図３１の動作を示す図である。
【図３３】バイトバウンダリ機能を有する画像メモリの入出力端子との対応手段を示す図である。
【図３４】図３３の動作を示す図である。
【図３５】バイトバウンダリ機能を有する画像メモリであってエンディアンに対応可能な画像メモリの構成図（１）である。
【図３６】バイトバウンダリ機能を有する画像メモリであってエンディアンに対応可能な画像メモリの構成図（２）である。
【図３７】バイトバウンダリ機能を有する画像メモリであってエンディアンに対応可能な画像メモリの構成図（３）である。
【図３８】図３７のＤＤＲメモリにおけるアップモードの動作タイミングチャート図である。
【図３９】図３７のＤＤＲメモリにおけるダウンモードの動作タイミングチャート図である。
【図４０】バイトバウンダリ機能におけるバウンダリの指定方法について説明する図である。
【図４１】スタートバイトＳＢとシフトバリューＳＶとの変換回路を示す図である。
【図４２】バイトバウンダリ機能を利用した自動矩形アクセスを説明する図である。
【図４３】自動矩形アクセスでのタイミングチャート図である。
【図４４】自動矩形アクセスに必要な内部コラムアドレス演算器の構成図である。
【図４５】バイトバウンダリ機能によるアクセスがページ領域の末尾に及んだ場合のメモリ動作の例を示す図である。
【図４６】バイトバウンダリ機能によるアクセスがページ領域の末尾に及んだ場合のメモリ動作の別の例を示す図である。
【図４７】バイトバウンダリ機能によるアクセスがページ領域の末尾に及んだ場合のメモリ動作の別の例を示す図である。
【図４８】バイトバウンダリ機能のその他の用途を説明する図である。
【図４９】バイトバウンダリ機能のその他の用途を説明する図である。
【図５０】バイトバウンダリ機能のその他の用途を説明する図である。
【図５１】画像処理システムの構成図である。
【図５２】メモリ制御部（メモリコントローラ）の入力及び出力信号を示す図である。
【図５３】フレーム画像内で読み出し対象の参照画像領域を説明する図である。
【図５４】メモリ制御部の詳細な構成図である。
【図５５】参照画像読み出し制御部５１４でのインター予測部５１３の演算を説明する図である。
【図５６】参照画像読み出し制御部５１４でのインター予測部５１３の演算例を示す図である。
【図５７】メモリマッピング例を示す図である。
【図５８】メモリマッピング１２におけるページ領域１４の構成を示す図である。
【図５９】図５６の参照画像領域のメモリマップ上での配置を示す図である。
【図６０】参照画像領域のメモリマップ上での別の配置例を示す図である。
【図６１】バイトバウンダリ機能を有しないメモリに対するメモリコントローラでのタイミングチャート図である。
【図６２】バイトバウンダリ機能を有するメモリに対するメモリコントローラでのタイミングチャート図である。
【図６３】バイトバウンダリ機能とマルチバンクアクセス機能を有しないメモリに対するメモリコントローラでのタイミングチャート図である。
【図６４】マルチバンクアクセス機能とバイトバウンダリ機能を有するメモリに対するメモリコントローラにおけるタイミングチャート図である。
【図６５】メモリコントローラの制御動作のフローチャート図である。
【図６６】メモリコントローラの制御動作のフローチャート図である。
【発明を実施するための形態】
【００１８】
以下，図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
【００１９】
［画像メモリのメモリマッピングと問題点］
図１は，本実施の形態における画像メモリのメモリマッピングを示す図である。図１において，表示デバイス１０を含む画像処理システムにおける表示画像データは，画像メモリ１５内に記憶される。表示画像データは，各画素の輝度信号Ｙと色差信号Ｃａ，Ｃｂや，各画素のＲＧＢ階調信号などのデータで構成され，各信号は例えば８ビット（１バイト）のデータで構成される。
【００２０】
一方，画像メモリ１５は，一般的にＳＤＲＡＭなどの半導体基板上に集積回路が形成された大容量且つ高速の半導体メモリ装置からなる。このような画像メモリは，複数のバンクＢａｎｋ０〜３（図１では４つのバンク）で構成され，各バンクＢａｎｋ０は複数のブロックＢＬＫ−０を有し，各ブロックは複数のワード線ＷＬとビット線ＢＬとその交差位置のメモリセルＭＣとを有する。メモリセルは，図示しないがワード線にゲートが接続されたＭＯＳトランジスタとトランジスタに接続されたキャパシタとで構成される。そして，図１の例では，４つのバンクはバンクアドレスＢＡ０−ＢＡ３に対応付けられ，ワード線はロウアドレスＲＡ０−ＲＡ７に対応付けられ，ビット線はコラムアドレスＣＡ０−ＣＡ１２７に対応付けられる。バンクアドレスＢＡとロウアドレスＲＡの組み合わせであるバンク内のワード線が選択され，コラムアドレスＣＡによりビット線が選択される。バンクアドレスＢＡ，ロウアドレスＲＡ，コラムアドレスＣＡにより，４バイトＢＹ０−３のデータがアクセスされる。１バイトは８ビットで構成されるので，一回のアクセスで４バイト，つまり４×８＝３２ビットのデータがメモリの入出力端子に関連付けられて，読み出しまたは書き込みが行われる。一般に，上記の１バイトのデータ（８ビットデータ）が画素の信号に対応する。一度のアクセスで４バイトデータを入出力することで，画像メモリに対する単位時間に処理できる画素数を意味する帯域幅を大きくすることができる。
【００２１】
表示画像データに対するメモリマッピング１２によれば，バンクアドレスＢＡとロウアドレスＲＡにより特定されるページ領域１４が行列に配置される。そして，１つのページ
領域１４は，拡大領域１４Ｅに示されるとおり，コラムアドレスＣＡ０−１２７で特定される１２８のメモリ単位領域を有し，各メモリ単位領域は４バイトＢＹ０−３のデータを記憶する。この４バイトＢＹ０−３のデータが，メモリの入出力端子ＤＱ０−７，ＤＱ８−１５，ＤＱ１６−２３，ＤＱ２４−３１の，合計３２の入出力端子を経由して入出力される。この各バイトの８ビットデータが画素の信号データに対応する。
【００２２】
上記のメモリマッピング１２は，複数バンク構成のＳＤＲＡＭなどの画像メモリ１５を高速動作させるのに適している。ＳＤＲＡＭは，バンクアドレスＢＡとロウアドレスＲＡと共に与えられるアクティブコマンドに応答して，選択されたバンク内の選択されたワード線を駆動し，メモリセルのデータをビット線に読み出し，ビット線に対応付けられたセンスアンプを活性化してビット線電位を増幅するアクティブ動作を行い，その後，コラムアドレスＣＡと共に与えられるリードコマンドに応答して，選択されたビット線からデータを読み出すリード動作を行う。あるいは，ＳＤＲＡＭは，アクティブ動作後に，コラムアドレスＣＡと書き込みデータと共に与えられるライトコマンドに応答して，選択されたビット線に書き込みデータを書き込むライト動作を行う。リード動作またはライト動作の後にプリチャージコマンドによるプリチャージ動作が行われ，再度，アクティブ動作，リードまたはライト動作になる。このように，ＳＤＲＡＭでは，各バンクが独立してアクティブ動作，リード動作，ライト動作を行うことができる。
【００２３】
図１のメモリマッピング１２によれば，上下左右に隣接するページ領域１４には異なるバンクアドレスＢＡ０−３が対応付けられる。すなわち，メモリマッピング１２の奇数行にはバンクアドレスＢＡ０，１が交互に配置され，偶数行にはバンクアドレスＢＡ２，３が交互に配置される。さらに，メモリマッピング１２のラスタ方向（行方向）に，ロウアドレスＲＡ０−７が２つずつ繰り返しながらインクリメントされ，メモリマッピング１２の各行は，４つのロウアドレスＲＡ０−３，ＲＡ４−７で折り返されている。
【００２４】
このように画像上のページ領域を，メモリ上において，同一バンクのページ領域がロウ方向とコラム方向のいずれにも隣接しないように割り当てるメモリマッピングを採用すれば，画像メモリへの代表的なアクセスである水平アクセス，つまりページ領域１４を行方向に移動して選択するアクセスでは，２つのバンクで同時にアクティブ動作とリード・ライト動作とを実行させながらアクセスすることができ，アクセス効率を高めることができる。また，垂直方向にアクセスする場合も同様である。
【００２５】
図２は，画像メモリにおける２つのアクセスを示す図である。図２（Ａ）の水平アクセスは，映像のフレーム画像の入出力時に多く発生するアクセスであり，画像を左上から右下に向けて水平方向２０にアクセスするラスタスキャンに相当する。一方，図２（Ｂ）の矩形アクセスは，ＭＰＥＧなどの画像の圧縮と伸長処理で多く発生するアクセスで，任意の縦横比の矩形２２内を左上から右下に向けて矢印２４のようにアクセスする動作に相当する。矩形領域２２は，ＭＰＥＧの動きベクトル抽出対象のブロックなどに対応する。
【００２６】
一般に，画像メモリを使用する画像システムでは，フレームメモリである画像メモリの転送レートが画面表示動作よりも速く設定され，画像メモリの水平アクセスで読み出された画像データを画面表示している間に，矩形アクセスにより新しいフレームデータを作成し，とぎれることなくフレームデータの作成とフレームデータの出力とが行えるようになっている。このため，実際の画像システムでは水平アクセスと矩形アクセスとが混在することになる。
【００２７】
水平アクセスでは，水平方向２０にスキャンされるので，隣接するバンクを同時にアクティブさせながら効率的にメモリアクセスを行うことができる。一方，矩形アクセスでは，アクセスされる矩形領域２２の位置を，単一のバンクを越えないようにし，更にバンク
内のページ領域を超えないようにすることで，バンクアドレスＢＡとロウアドレスＲＡとを指定する１回のアクティブ動作で矩形領域２２内のデータをアクセスできるので，水平アクセスと同様に効率的なメモリアクセスを行うことができる。
【００２８】
図３は，水平アクセスの課題を示す図である。前述のメモリマップ１２において水平方向２０にアクセスする水平アクセスのタイミングチャート３０が示されている。このタイミングチャートでは，メモリマップ１２の４行目のページ領域（ＢＡ０／ＲＡ４，ＢＡ１／ＲＡ４，ＢＡ０／ＲＡ５，ＢＡ１／ＲＡ５）を水平アクセス（図中２０）している時に，自動リフレッシュコマンドＡＲＥＦが発生している。タイミングチャート３０には，コマンドＣＭＤ，クロックＣＬＫ，バンクアドレスＢＡ，ロウアドレスＲＡ，コラムアドレスＣＡ，入出力端子ＤＱが示されている。
【００２９】
前提としてバーストレングスＢＬは４に設定されている。アクティブコマンドＡＣＴ３２でＢＡ０／ＲＡ４のページ領域がアクティブ動作し，リードコマンドＲＤ３３でＢＡ０／ＣＡ０の読み出しが指示されると，所定のレイテンシ（図中では４クロック）後に４組の３２ビットデータが入出力端子ＤＱから４クロックサイクルで連続して出力される。つまり，ページ領域ＢＡ０／ＲＡ４内のコラムアドレスＣＡ０〜ＣＡ３における４組の３２ビットデータが４回に分けて連続出力される。このバースト動作は，ＳＤＲＡＭが規格上要求されている動作である。図１の拡大されたページ領域１４ＥのコラムアドレスＣＡ０〜ＣＡ３の各４バイト（３２ビット）データが４回に分けて連続出力されることを意味する。
【００３０】
次に，アクティブコマンドＡＣＴ３４とリードコマンドＲＤ３５で，ページ領域ＢＡ１／ＲＡ４の４バイトデータが出力される。同様に，アクティブコマンドＡＣＴ３６とリードコマンドＲＤ３７で，ページ領域ＢＡ０／ＲＡ５の４バイトデータが，アクティブコマンドＡＣＴ３８とリードコマンドＲＤ３９で，ページ領域ＢＡ１／ＲＡ５の４バイトデータがそれぞれ出力される。
【００３１】
この時点で，ロウアドレスＲＡ６を指定する自動リフレッシュコマンドＡＲＥＦ４０が発生すると，画像メモリを構成するＳＤＲＡＭメモリは，内蔵する全てのバンク，４バンクＢＡ０−３でリフレッシュ動作を並列に実行する。つまり，４バンク内のロウアドレスＲＡ６のワード線が同時に駆動され，センスアンプが活性化され，再書き込みが行われ，プリチャージ動作が行われる。このリフレッシュ動作は，図３中のメモリマップ１２中の４つのページ領域３１に対して行われることを意味する。そのため，リフレッシュ動作期間ｔＲＥＦの間，水平アクセス（矢印２０）は一時的に停止する。そして，リフレッシュ動作期間ｔＲＥＦ後に，再度アクティブコマンドＡＣＴ４１とリードコマンドＲＤ（図示せず）により次のページ領域ＢＡ０／ＲＡ６をアクセスすることで，水平アクセスを再開する。
【００３２】
自動リフレッシュコマンドＡＲＥＦによるリフレッシュ動作が４バンク同時に行われるので，水平アクセス中にリフレッシュコマンドが発生すると水平アクセスが一時的に中断することになり，実効的な帯域幅が狭くなる。これが，水平アクセスにおける課題である。
【００３３】
図４は，矩形アクセスの第１の課題を示す図である。図４（Ａ）に水平アクセスの例が，図４（Ｂ）に矩形アクセスの例が示される。いずれもコラムアドレスＣＡで選択されるメモリ単位領域（４バイト領域）４５の境界を越えるアクセスである。前述したとおり，一般的なメモリマップによれば，バンクアドレスＢＡとロウアドレスＲＡで特定されるページ領域１４内は，コラムアドレスＣＡ０−１２７で選択される複数のメモリ単位領域４５に区分され，１つのコラムアドレスＣＡにより４バイトＢＹ０−３のデータが同時にア
クセスされる。各バイトの８ビットデータが画素の信号に対応する。
【００３４】
そのため，水平アクセスでは比較的無駄なくアクセスが行われるが，矩形アクセスでは無駄なデータの入出力が発生し，実効的な帯域幅が低下する。
【００３５】
図４（Ａ）の水平アクセスでは，領域２２Ａをアクセスする場合，ページ領域ＢＡ０／ＲＡ０を指定するアクティブコマンドＡＣＴに続いて，４つのリードコマンドＲＤがコラムアドレスＣＡ０−３について発行され，コラムアドレスＣＡ０−３それぞれの４バイトデータＢＹ０−３が連続して入出力される。この場合，領域２２Ａは，コラムアドレスＣＡ０のバイトＢＹ２，３からコラムアドレスＣＡ３のバイトＢＹ０，１までを含むので，コラムアドレスＣＡ０に対応する４バイトの入出力ＤＱのうち，バイトＢＹ０，１のデータは必要なく，コラムアドレスＣＡ３に対応する４バイトの入出力ＤＱのうち，バイトＢＹ２，３のデータも必要ない。よって，有効出力データは，１２バイト／１６バイトである。
【００３６】
これに対して，図４（Ｂ）の矩形アクセスでは，矩形領域２２Ｂをアクセスする場合，ページ領域ＢＡ０／ＲＡ０を指定するアクティブコマンドＡＣＴに続いて，６つのリードコマンドＲＤがコラムアドレスＣＡ０，１，４，５，８，９について発行され，それらのコラムアドレスＣＡ０，１，４，５，８，９それぞれの４バイトデータＢＹ０−３が連続して入出力される。しかし，矩形領域２２Ｂがコラムアドレスで選択されるメモリ単位領域（４バイト領域）４５の境界と一致せず且つ４バイト領域の境界を越えているので，各４バイトデータＢＹ０−３のうちそれぞれ半分は必要のないデータになる。つまり，有効出力データは，１２バイト／２４バイトである。図４（Ｂ）はワーストケースを示している。
【００３７】
このように，同じバイト数のデータであっても，上記の矩形アクセスは，６回のリードコマンドＲＤにより２４バイトのデータを入出力する必要があるが，水平アクセスでは，４回のリードコマンドＲＤにより１６バイトのデータを入出力すれば良い。よって，１つのコラムアドレスで選択される４バイト領域（メモリ単位領域）４５の境界を越える矩形領域のアクセスは，実効的な帯域幅が低下する。これが，矩形アクセスの第１の課題である。
【００３８】
図５は，矩形アクセスの第２の課題を示す図である。矩形アクセスは，任意の矩形領域に対するアクセスであり，矩形領域が隣接するページ領域１４の境界１４ＢＯＵを越える場合がある。図５には，矩形領域２２（Ａ）が同じページ領域ＢＡ１／ＲＡ６内の１６バイト領域の場合と，矩形領域２２（Ｂ）が４つの隣接するページ領域ＢＡ３／ＲＡ２，ＢＡ２／ＲＡ３，ＢＡ１／ＲＡ６，ＢＡ０／ＲＡ７にまたがる１６バイト領域の場合とが示されている。
【００３９】
矩形領域２２（Ａ）の場合は，タイミングチャートに示されるとおり，ページ領域ＢＡ１／ＲＡ６についての１回のアクティブコマンドＡＣＴ（図中５０）と，コラムアドレスＣＡ６，７，１０，１１についての４回のリードコマンドＲＤ（図中５２）を発行すれば，１６バイトのデータを入出力できる。
【００４０】
一方，矩形領域２２（Ｂ）の場合は，タイミングチャートに示されるとおり，ページ領域ＢＡ３／ＲＡ２，ＢＡ２／ＲＡ３，ＢＡ１／ＲＡ６，ＢＡ０／ＲＡ７についての４回のアクティブコマンドＡＣＴ（図中５４）と，コラムアドレスＣＡ１２７（ＢＡ３），ＣＡ１２４（ＢＡ２），ＣＡ３（ＢＡ１），ＣＡ０（ＢＡ０）についての４回のリードコマンドＲＤ（図中５６）を発行しなければ，１６バイトのデータを入出力できない。つまり，矩形領域２２が隣接するページ領域を含む場合は，異なるバンクをアクティブ動作させる
ために，複数回のアクティブコマンドＡＣＴを発行し，それぞれのバンク内のコラムアドレスでリードＲＤまたはライトコマンドＷＲを発行しなければならない。よって，単位時間当たりにアクセスできるデータ量が減り，実効的な帯域幅が狭くなる。
【００４１】
図５の矩形領域２２（Ｂ）が，コラムアドレスで選択されるメモリ単位領域（４バイト領域）の途中で区画される場合は，図４で示した第１の課題も同時に有することになり，複数回のアクティブコマンドを必要とすることに加えて（第２の課題），リードコマンドに対する入出力データＤＱ内に不必要なデータが含まれる（第１の課題）ことになり，より一層，実効的な帯域幅の低下を招く。
【００４２】
以上のとおり，画像メモリにおいてＳＤＲＡＭの構造上の特性を利用したメモリマッピングを採用した場合，第１に水平アクセス中のリフレッシュコマンドの発生でアクセスが中断するという課題，第２に矩形アクセス領域がコラムアドレスで選択されるメモリ単位領域（４バイト領域）の境界を越える場合に入出力データに無駄が生じるという課題，第３に矩形アクセス領域がバンクアドレスで特定されるページ領域の境界を越える場合に複数のバンクアクティブコマンドを発行する必要が生じるという課題などを有する。
【００４３】
［本実施の形態の概略説明］
以下は，それらの課題を解決する構成と動作について概略的に説明する。
【００４４】
本実施の形態では，リフレッシュ動作に起因するアクセスの中断，矩形アクセスによるアクセス効率の低下などを解決するものであり，第１に，水平アクセス時にはアクセス動作と平行してバックグランドでリフレッシュ動作を可能にし，第２に矩形アクセス時にコラムアドレスで選択されるメモリ単位領域（４バイト領域）とずれた領域またはメモリ単位領域を超える領域へのアクセスを効率的に行う機能を可能にし，さらに第３に矩形アクセス時にページ領域の境界を越えて複数のページ領域を含む矩形領域へのアクセスを効率的に行う機能を可能にする。
【００４５】
図６は，本実施の形態における全体の動作を示す図である。前述したとおり，画像メモリを利用する画像システムでは，画像メモリへの水平アクセスと矩形アクセスとが混在して発生する。図６の例は，メモリマップ１２の１行目のバンクアドレスＢＡ０，ＢＡ１のページ領域に対する水平アクセス２０−１と，２行目のページ領域ＢＡ２／ＲＡ２に対する矩形アクセス２２と，２行目のバンクアドレスＢＡ２，ＢＡ３のページ領域に対する水平アクセス２０−２とが順番に発生する例である。矩形アクセス２２では，１つのページ領域ＢＡ２／ＲＡ２内のメモリ単位領域（４バイト領域）４５の境界を越えた矩形領域に対してアクセスが行われている。
【００４６】
この場合，矩形アクセスでは，メモリの任意のバンクにアクセスが発生するが，水平アクセスでは，ある一定期間は決められたバンクにしかアクセスが発生しない。例えば，メモリマップ１２内の１行目の水平アクセス中は，バンクＢＡ０，１にしかアクセスが発生せず，２行目のバンクＢＡ２，３にはアクセスは発生しない。逆に，２行目の水平アクセス中は，バンクＢＡ２，３にしかアクセスが発生せず，１行目のバンクＢＡ０，１にはアクセスは発生しない。
【００４７】
そこで，水平アクセス２０−１において，メモリアクセスに入る前に，今後しばらくアクセスが発生しないバンクを指定するバックグランド・リフレッシュコマンドＢＲＥＮを発行して，アクセスが発生しないバンク情報ＳＡ＝２／３をメモリに通知する。つまり，バックグランド・リフレッシュコマンドＢＲＥＮで指定されたバンクＳＡには，その後の自動リフレッシュ動作を許可する。よって，リフレッシュ動作を指定されたバンクＳＡ＝２，３への通常アクセスは禁止される。
【００４８】
図６の水平アクセス２０−１では，バックグランド・リフレッシュコマンドＢＲＥＮ（図中６０）と共にその後のリフレッシュ動作を許可するリフレッシュバンク情報ＳＡ（図中６１）が発行され，その後，アクティブコマンドＡＣＴでページ領域ＢＡ０／ＲＡ０がアクティブ動作され，リードコマンドＲＤ（ＢＡ０，ＣＡ０）でコラムアドレスＣＡ０の４バイトデータＢＹ０−３が入出力端子ＤＱに出力される。同様に，アクティブコマンドＡＣＴでページ領域ＢＡ１／ＲＡ０がアクティブ動作され，リードコマンドＲＤ（ＢＡ１，ＣＡ０）でコラムアドレスＣＡ０の４バイトデータＢＹ０−３が入出力端子ＤＱに出力される。但し，図６では，ＢＬ＝４に対応する４組の４バイトデータの出力は省略されている。
【００４９】
この水平アクセス２０−１の期間内において，画像メモリ内でバックグランドリフレッシュコマンドＢＲＥＮにｙおり軌道される自動リフレッシュリクエスト（図示せず）が発行されると，バンクＢＡ２，３に対するリフレッシュ動作が開始される。しかし，水平アクセスは，バンクＢＡ０，１に対するアクセスしか発生せず，且つＳＤＲＡＭでは異なるバンクは独立してアクティブ動作可能であるので，バンクＢＡ２，３でのリフレッシュ動作により水平アクセスがディスターブされて中断することはない。
【００５０】
次に，図６の矩形アクセスでは，矩形領域２２が同じページ領域ＢＡ２／ＲＡ２内であって，コラムアドレスＣＡ０内の後半の２バイトＢＹ２，３と，コラムアドレスＣＡ１の前半の２バイトＢＹ０，１とを含んでいる。この場合，ＳＤＲＡＭの一般的なリードコマンドによれば，コラムアドレスＣＡ０，１に対して２回のリードコマンドＲＤを発行する必要がある。
【００５１】
しかし，本実施の形態では，コラムアドレスＣＡ０（図中６３）に対するリードコマンドＲＤ（図中６２）を発行し，そのアクセスでのバイト組み合わせ情報ＳＢ（図中６４）を供給することで，バイト組み合わせ情報ＳＢに対応する４バイトを自動的に入出力端子ＤＱに対応付けることができる。上記の例では，バイト組み合わせ情報ＳＢとして，２バイトシフトするバイトシフト情報ＳＢ＝２を指定することで，コラムアドレスＣＡ０の４バイトデータのうち２バイトシフトしたバイトＢＹ２，３のデータと，その隣のコラムアドレスＣＡ１の４バイトデータのうち最初の２バイトのバイトＢＹ０，１のデータとを自動的に出力する。
【００５２】
図６の矩形アクセスでは，ページ領域ＢＡ２／ＲＡ２に対するアクティブコマンドＡＣＴに続いて，ＢＡ２／ＣＡ０（図中６３）を指定するリードコマンドＲＤ６２がバイト組み合わせ情報ＳＢ＝２（図中６４）と共に発行される。このバイト組み合わせ情報ＳＢ＝２は，４バイト領域内の２バイトシフトしたバイトＢＹ２から４バイトのデータの組み合わせを意味している。あるいは，このバイト組み合わせ情報ＳＢ＝２は，４バイト領域内の最初のバイト位置（スタートバイト）がＢＹ２であることを意味している。これに応答して，画像メモリは，コラムアドレスＣＡ０の４バイトデータのうち，２バイトシフトした（またはスタートバイトＢＹ２からの）バイトＢＹ２，３のデータと，コラムアドレスＣＡ１のバイトデータＢＹ０，１のデータとを４バイトの入出力端子ＤＱに対応させて出力する。メモリコントローラは，コラムアドレスＣＡ０，１に対するリードコマンドＲＤを２回発行する必要はない。しかも，４バイトの入出力端子ＤＱには全て必要なデータのみが出力され，不必要なデータは出力されずアクセス効率が高くなる。
【００５３】
更に，画像メモリは，ＢＡ２／ＣＡ４を指定するリードコマンドＲＤが組み合わせ情報ＳＢ＝２と共に発行されると，コラムアドレスＣＡ４，５内それぞれ２バイトからなる４バイトデータを出力し，ＢＡ２／ＣＡ８を指定するリードコマンドＲＤが組み合わせ情報ＳＢ＝２と共に発行されると，コラムアドレスＣＡ８，９内それぞれ２バイトからなる４
バイトデータを出力し，ＢＡ２／ＣＡ１２を指定するリードコマンドＲＤが組み合わせ情報ＳＢ＝２と共に発行されると，コラムアドレスＣＡ１２，１３内それぞれ２バイトからなる４バイトデータを出力する。
【００５４】
その結果，矩形アクセス領域２２が８つのコラムアドレスＣＡ０，１，４，５，８，９，１２，１３のメモリ単位領域（４バイト領域）を含んでいても，リードコマンドＲＤは，コラムアドレスＣＡ０，４，８，１２に対して４回発行するだけでよく，且つ，入出力端子には不必要なデータの出力はなく，アクセス効率を２倍に高めることができる。
【００５５】
矩形アクセス後の水平アクセス２０−２では，メモリマップ１２の２行目のページ領域へのアクセスであるので，当分の間はバンクＢＡ０，１への通常アクセスは発生しない。そこで，前述と同様に，バックグランド・リフレッシュコマンドＢＲＥＮ（図中６５）と共にリフレッシュ動作を許可するバンク情報ＳＡ（図中６６）としてＳＡ＝０／１が指定され，その後のバンクＢＡ２，３への通常アクセスに平行して，バンクＢＡ０，１への自動リフレッシュ動作が許可される。
【００５６】
以上のとおり，水平アクセス２０−１，２０−２では，通常アクセス中にバックグランドでの自動リフレッシュを許可し，矩形アクセスではバックグランドでの自動リフレッシュを許可しない。その結果，水平アクセス２０−１では，バンクＢＡ０，１で通常アクセス動作，バンクＢＡ２，３でリフレッシュ動作が平行して可能になり，水平アクセス２０−２では，バンクＢＡ２，３で通常アクセス動作，バンクＢＡ０，１でリフレッシュ動作が平行して可能になる。これにより，リフレッシュ動作による水平アクセスのディスターブを回避することができ，実効的な帯域幅の低下を抑えることができる。
【００５７】
また，矩形アクセスでは，バックグランドリフレッシュ動作を禁止する。これにより，任意の領域への矩形アクセスが，リフレッシュ動作によって中断されることを防止することができる。よって，トータルの実効的な帯域幅の低下を抑制できる。
【００５８】
そして，矩形アクセスでは，バイトの組み合わせ情報ＳＢをリードコマンドと共に指定することで，リードコマンドのコラムアドレスＣＡを先頭として任意のバイトの組み合わせで，組み合わされたバイトデータを４バイトの入出力端子ＤＱに出力することができる。バイトの組み合わせ情報ＳＢは，アクティブコマンドに先立ってモードレジスタを設定するコマンドと共に指定することも可能である。
【００５９】
図７は，本実施の形態における全体の動作の別の例を示す図である。この例は，メモリマップの１行目のページ領域への水平アクセス２０−１と，矩形アクセス２２と，メモリマップの２行目のページ領域への水平アクセス２０−２とが順に行われる例である。そして，矩形アクセス２２では，矩形領域２２がページ領域の境界１４ＢＯＵを越えて４つのページ領域ＢＡ３／ＲＡ２，ＢＡ２／ＲＡ３，ＢＡ１／ＲＡ６。ＢＡ０／ＲＡ７を含んでいる。
【００６０】
水平アクセス２０−１，２０−２では，図６と同様に，バックグランド・リフレッシュコマンドＢＲＥＮと共にリフレッシュバンク情報ＳＡを発行することで，そのバンクへのその後の自動リフレッシュ動作を許可して，水平アクセスがリフレッシュ動作でディスターブされることを防止する。そして，複数ページ領域，すなわち複数バンクを含む矩形領域２２への矩形アクセスでは，同時にアクティブ動作させるバンク情報としてマルチバンク情報ＳＡ’をアクティコマンドＡＣＴと共に発行する。これに応答して，画像メモリは，アクティブコマンドＡＣＴと共に発行されるアドレス情報ＢＡ，ＲＡを左上として，マルチバンク情報ＳＡ’で指定された複数バンクのページ領域を同時にアクティブ動作する。その結果，１回のアクティブコマンドＡＣＴに応答して，複数バンクを同時にアクティ
ブ動作することができ，その後は，各バンクに対するリードコマンドＲＤをバンクアドレスＢＡとコラムアドレスＣＡと共に発行することで，各バンク内のコラムアドレスＣＡで選択されたメモリ単位領域（４バンク領域）の４バンクデータを入出力端子ＤＱに出力することができる。
【００６１】
図７の矩形アクセスの例では，アクティブコマンドＡＣＴ（図中７０）と共に左上のページ領域を特定するアドレス情報ＢＡ３，ＲＡ２（図中７１）が発行され，それと同時に，マルチバンク情報ＳＡ’＝０−３（図中７２）も発行されている。これに応答して，画像メモリは，左上のページ領域のバンクＢＡ３を先頭にして，マルチバンク情報ＳＡ’で指定された４バンクＢＡ３，ＢＡ２，ＢＡ１，ＢＡ０を同時にアクティブ動作し，それに続く４つのリードコマンドＲＤで指定されたバンクＢＡ／コラムアドレスＣＡの４バイトデータを順に出力する。ライトコマンドの場合も同様である。図中では，４つのリードコマンドＲＤに対して，ＢＡ３／ＣＡ１２７，ＢＡ２／ＣＡ１２４，ＢＡ１／ＣＡ３，ＢＡ０／ＣＡ０が供給され，それぞれの４バイトデータが出力されている。
【００６２】
マルチバンク情報ＳＡ’が「横方向の２バンク」であれば，アクティブコマンドＡＣＴで供給されるバンクアドレスＢＡに対応する左上バンクの右隣のバンクも同時にアクティブ動作され，「縦方向の２バンク」であれば左上バンクの下隣のバンクも同時にアクティブ動作される。同様に，マルチバンク情報ＳＡ’が「縦横４バンク」であれば，左上バンクの右隣，下隣，右下隣の４つのバンクも同時にアクティブ動作される。したがって，マルチバンクを自動的にアクティブ動作させるためには，メモリマップの各行のロウアドレスＲＡがどのように配置されているか，具体的にはロウアドレスＲＡがどの単位で各行を折り返されているかの情報（ロウアドレスステップ情報）をあらかじめレジスタなどに設定しておくことが好ましい。
【００６３】
図７の矩形アクセスにおいて，アクティブコマンドＡＣＴ時のマルチバンク情報ＳＡ’に加えて，図６で説明したバイト組み合わせ情報ＳＢがリードコマンドＲＤと共に指定されると，ページ領域１４の境界１４ＢＯＵを越えて，且つコラムアドレスＣＡで選択されるメモリ単位領域（４バンク領域）の一部のバイトの組み合わせについて，自動的に入出力端子ＤＱに対応付けることができる。
【００６４】
図８は，本実施の形態における画像処理システムの構成図である。画像処理システムは，メモリコントローラに対応する画像処理チップ８０と，画像処理対象の画像データを記憶する画像メモリチップ８６とで構成される。画像処理チップ８０とメモリチップ８６は半導体チップであり，それぞれ単一の半導体基板に集積回路が形成されている。
【００６５】
画像処理チップ８０は，例えばＭＰＥＧの画像圧縮と伸長に対応するエンコーダ，デコーダなどの画像処理を行う画像処理制御部８１と，画像処理制御部８１からの画像領域の指定を含むメモリアクセス要求に応答して，画像メモリチップ８６へのアクセス制御を行うメモリ制御部８２とを有する。メモリ制御部８２は，水平アクセスでのバックグランドリフレッシュ動作を制御するバックグランドリフレッシュ制御部８４と，矩形アクセスでメモリ単位領域（４バイト領域）内の任意のバイトの組み合わせのアクセスを制御するバイトバウンダリ制御部８５と，矩形アクセスで複数のページ領域を含むアクセスを制御するマルチバンク活性化制御部８３とを有する。これらの制御により，それぞれの動作に必要なコマンドとバンクアドレス，ロウアドレス，コラムアドレス，バイト組み合わせ情報ＳＢ，リフレッシュバンク情報ＳＡ，マルチバンク情報ＳＡ’などを，画像メモリ８６に発行する。
【００６６】
画像メモリ８６は，メモリコア９２内に複数のバンクＢａｎｋ０−３を有し，これらのメモリコア９２に対して，主にアクティブ動作の制御を行うロウ制御部８７と，リードや
ライト動作の制御を行うコラム制御部９０と，バックグランドリフレッシュ制御部８９とを有する。ロウ制御部８７はマルチバンク活性化制御部８８を有し，コラム制御部９０はバイトバウンダリ制御部９１を有する。また，各バンクＢａｎｋ０−３内には，ロウデコーダＲｏｗＤｅｃと，コラムデコーダＣｏｌＤｅｃと，メモリアレイＭＡと，センスアンプ群ＳＡと，メモリアレイＭＡと入出力端子ＤＱとを対応付ける入出力ユニット９３などが含まれる。
【００６７】
図９は，本実施の形態における画像メモリの構成図である。画像メモリチップ８６は，外部端子群９３には，クロックＣＬＫに加えて，ＲＡＳ，ＣＡＳ，ＷＥ，ＣＳからなるコマンド端子，バンクアドレス端子ＢＡ０，ＢＡ１，リフレッシュバンク情報端子ＳＡ０，ＳＡ１，複数個のアドレス端子Ａｄｄ，所定ビット数のバイト組み合わせ情報端子ＳＢ，所定ビット数のデータ入出力端子ＤＱ，そして，図示しないマルチバンク情報端子ＳＡ’などが含まれる。
【００６８】
なお，前述のバイトバウンダリ機能，マルチバンクアセス機能，バックグランドリフレッシュ機能に必要な端子ＳＢ，ＳＡ’，ＳＡは，共通の特殊ピンによっても実現可能である。それらの情報は，異なるコマンドと共に供給されるので，供給コマンドに応じて特殊ピン入力データを対応するレジスタに設定すればよい。
【００６９】
また，これらの端子ＳＢ，ＳＡ’，ＳＡは，使用されていない端子で実現可能である。例えば，リード動作において，ロウアドレスがアドレス端子Ａｄｄ０〜１２で入力され，コラムアドレスがアドレス端子Ａｄｄ０〜９で入力されるとすると，コラムアドレスが入力されるときアドレス端子Ａｄｄ１０〜１２は使用されていない。よって，コラムアドレス入力時に使用されていないアドレス端子Ａｄｄ１０〜１２から制御データＳＢ，ＳＡ’，ＳＡを入力することができる。
【００７０】
これらの外部端子群９３には，それぞれバッファ９４を介して内部回路に接続される。上記のコマンド群はコマンド制御部９５に入力され，コマンドに対応した制御信号が内部回路に供給される。また，モードレジスタセットコマンドに応答して，コマンド制御部９５は，アドレスピンＡｄｄに供給される設定データに基づいて，モードレジスタ９６に所定の設定値を設定する。モードレジスタ９６に設定された設定情報は内部回路に供給される。ロウ制御部８７は，マルチバンク活性化制御部８８を有し，さらにマルチバンク活性化に必要なロウアドレス演算部９７と有する。マルチバンク活性化制御部８８からは，活性化すべきバンクにアクティブパルスが供給される。また，ロウアドレス演算部９７からは，活性化すべきロウアドレスが各バンクに供給される。そして，バンクＢａｎｋ内にはバンク内のリフレッシュ対象のロウアドレスを指示するリフレッシュロウアドレス指示部９８が設けられる。リフレッシュロウアドレス指示部９８は，例えばリフレッシュカウンタを有し，自動リフレッシュコマンド発生時に必要なロウアドレスを生成する。バンク内の構成は前述の通りである。
【００７１】
以下，図６，７で説明したバイトバウンダリ機能と，マルチバンクアクティブ機能と，バックグランド・リフレッシュ機能とについて，順番に，画像メモリとメモリコントローラの詳細を説明する。
《バイトバウンダリ》
図１０は，バイトバウンダリ機能を説明する図である。この図は，あるバンク内のロウアドレスＲＡとコラムアドレスＣＡとにより選択されるバイト群（またはビット群）を示している。前述したとおり，この例も，ロウアドレスＲＡとコラムアドレスＣＡとにより４バイトのデータ領域（メモリ単位領域）が選択され，３２ビットの入出力端子ＤＱ０−３１と関連付けられる。よって，ロウアドレスＲＡとコラムアドレスＣＡの交差位置の「０１２３」は，それぞれバイトＢＹ０，ＢＹ１，ＢＹ２，ＢＹ３を意味している。または
，４バイトの代わりに４ビットであっても良い。その場合は，ロウアドレスＲＡとコラムアドレスＣＡとにより４ビットのデータ領域（メモリ単位領域）が選択され，４ビットの入出力端子ＤＱ０−３と関連付けられる。以下は，簡単のために４バイトの例で説明する。
【００７２】
図１０（Ａ）は従来例に対応し，ロウアドレスＲＡとコラムアドレスＣＡとにより４バイトのデータ領域が一意に決定し，常に４バイト領域（メモリ単位領域）１００，１０１の３２ビットが入出力端子ＤＱ０−３１と関連付けられる。
【００７３】
それに対して，図１０（Ｂ）は本実施の形態に対応し，ロウアドレスＲＡとコラムアドレスＣＡとで特定される４バイト領域を先頭にして，任意のバイトの組み合わせで入出力端子ＤＱ０−３１と関連付けることができる。図中，ＲＡ＝０，ＣＡ＝０で選択される４バイト領域１００は全てそのまま入出力端子ＤＱ０−３１と関連付けている。一方，ＲＡ＝２，ＣＡ＝１で選択される４バイト領域内の２バイトシフトした３バイト目から連続する４バイトの領域１０２を入出力端子ＤＱ０−３１と関連付けている。この場合は，ＲＡ＝２，ＣＡ＝１で選択される４バイト領域内のどのバイトを先頭にするかの第１の情報（スタートバイト）と，その先頭バイトからアップ方向に４バイト連続かダウン方向に４バイト連続かアップ方向に１つ置きかダウン方向に１つ置きかなどの第２の情報（ビッグエンディアンまたはリトルエンディアン）とが，リードコマンドやライトコマンドと共に与えられる。
【００７４】
そして，上記の第１，第２の情報からなるバイト組み合わせ情報に基づいて，画像メモリの入出力ユニットは，ページ内の異なるコラムアドレスＣＡに対応するバイトデータのうち合計で４バイトを抽出し，入出力端子ＤＱ０−３１に関連付ける。そして，必要な４バイトのデータを３２ビットの入出力端子ＤＱから１回で入出力する。
【００７５】
図１１は，バイトバウンダリ機能におけるタイミングチャートを示す図である。この例は，メモリマップ１２内の４バイト１０２をアクセスする例である。まず，アクティブコマンドＡＣＴ（図中１１０）と共にバンクアドレスＢＡ＝０とロウアドレスＲＡ＝２とが与えられ，対応するページ領域がアクティブ動作され，リードコマンドＲＤ（図中１１１）と共にバンクアドレスＢＡ＝０とコラムアドレスＣＡ＝１（図中１１２）とが与えられ，更に，バイトの組み合わせ情報１１３として，バイトシフト量またはスタートバイトを示す第１の情報ＳＢ＝２（図中１１４）と組み合わせパターンを示す第２の情報ＢＭＲ＝ＵＰ（図中１１５）とが与えられる。
【００７６】
画像メモリは，このバイト組み合わせ情報ＳＢ＝２，ＢＭＲ＝ＵＰに基づいて，コラムアドレスＣＡ＝１で選択される４バイト領域の後半の２バイトデータ（ＢＹ２，３）と，コラムアドレスＣＡ＝２で選択される４バイト領域の前半の２バイトデータ（ＢＹ０，１）とを，それぞれ入出力端子ＤＱ１６−２３，ＤＱ２４−３１，ＤＱ０−７，ＤＱ８−１５に図示されるとおり対応付ける。この対応付けは，たとえば図９のバイトバウンダリ制御部９１により入出力ユニット９３で行われる。よって，異なるコラムアドレスのデータであるにもかかわらず，リードコマンドＲＤを１回与えるだけで，任意の組み合わせの４バイトデータを入出力端子ＤＱに対応付けることができる。ライトコマンドの場合も同様である。
【００７７】
図１１において，ロウアドレスＲＡとコラムアドレスＣＡとにより選択される４バイト領域は，４ビット領域であっても同様のバイトバウンダリ機能を適用できる。その場合は，入出力端子ＤＱ０−３に４ビット領域の４ビットデータが対応付けられる。
【００７８】
図１２は，異なるマッピングに対するバイトバウンダリ機能を説明する図である。図１
２では，簡単のためにロウアドレスＲＡとコラムアドレスＣＡとにより選択されるメモリ単位領域が４ビットで構成されている。図１２の左側には画像の画素とメモリ空間との対応を示すメモリマッピング１２−１，１２−２が，中央にはメモリの論理空間１５−１，１５−２が，そして，右側にはそれらに対応するタイミングチャートが示されている。
【００７９】
中央のメモリ論理空間１５−１，１５−２内には，ロウアドレスＲＡとコラムアドレスＣＡとで選択される４ビット領域内の４ビットを示す「０−３」が示され，入出力端子ＤＱ０−３に対応する。また，左のメモリマッピング１２−１，１２−２内にも，画像の画素に対応するメモリ論理空間内の４ビットを示す「０−３」が示されている。つまり，画像の各画素がメモリの入出力端子ＤＱ０−３にどのように対応付けられるかが，メモリマッピングに示されている。
【００８０】
画像システムでは，画像の画素を，あるアドレスＢＡ，ＲＡ，ＣＡで同時にアクセスされる４ビットの入出力端子ＤＱ０−３のどれに対応付けるかは，システム設計者の自由である。マッピング１２−１は，図中左から右の４つの画素をアドレスの進行方向（左から右）と同じ方向の入出力端子ＤＱ０−３にマッピングする例であり，ビッグエンディアンと称されている。一方，マッピング１２−２は，４つの画素をアドレスの進行方向と逆方向の入出力端子ＤＱ３−０にマッピングする例であり，リトルエンディアンと称されている。
【００８１】
そして，マッピング１２−１，１２−２においていずれも，画像の左上隅から６画素から９画素までの４画素１２３，１２７に矩形アクセスが発生している。しかし，これらのマッピングは，メモリ内の４ビットと逆方向にマッピングされているので，それぞれ異なるアクセスが必要になる。つまり，マッピング１２−１の場合は，矢印１２０のように，画像の左から右の画素に対して，ＣＡ＝１内のＤＱ１，ＣＡ＝１内のＤＱ２，ＣＡ＝１内のＤＱ３，ＣＡ＝２内のＤＱ０の順でデータを入出力する必要がある。一方，マッピング１２−２の場合は，矢印１２４のように，画像の左から右の画素に対して，ＣＡ＝１内のＤＱ２，ＣＡ＝１内のＤＱ１，ＣＡ＝１内のＤＱ０，ＣＡ＝２内のＤＱ３の順でデータを入出力する必要がある。
【００８２】
このような異なるマッピングに対応するためにビット組み合わせ情報ＳＢ，ＢＭＲが利用される。つまり，マッピング１２−１の場合は，図中１２１のように，リードコマンドＲＤと共にＢＡ＝０，ＣＡ＝１からなる先頭アドレスと，ＳＢ＝１，ＢＭＲ＝ＵＰからなるビット組み合わせ情報とが発行され，それに応答して，図中１２２のように，ＣＡ＝１の３ビットＤＱ１，２，３とＣＡ＝２のＤＱ０とが同時に出力される。
【００８３】
一方，マッピング１２−２の場合は，図中１２５のように，リードコマンドＲＤと共にＢＡ＝０，ＣＡ＝１からなる先頭アドレスと，ＳＢ＝１，ＢＭＲ＝ＤＯＷＮからなるビット組み合わせ情報とが発行され，それに応答して，図中１２６のように，ＣＡ＝１の３ビットＤＱ０，１，２とＣＡ＝２のＤＱ３とが同時に出力される。
【００８４】
このように，ビッグエンディアンとリトルエンディアンという異なるメモリマッピングに対応してビット組み合わせ情報ＳＢ，ＢＭＲを指定することで，画像メモリは，システム側のメモリマッピングに対応して４ビット同時に入出力することができる。このビット組み合わせ情報の種類を増やすことにより，様々なマッピングに対して柔軟な４ビットアクセスを実現することができる。
【００８５】
図１３は，図１２のビッグエンディアンとリトルエンディアンとを説明する図である。図１３は，左右どちらも入出力ビット幅が４ビットのメモリを使っている画像処理システムであり，左がメモリの入出力端子DQのDQ0からDQ3への方向を順方向として扱うビッグエ
ンディアンのシステム，右がメモリのDQのDQ3からDQ0への方向を順方向として扱うリトルエンディアンのシステムである。
【００８６】
画面上の画素位置(X0-X11)は，どちらも同じ画面上の物理位置を示している。そして，各画素位置が持っている「各画素の情報」は，両システムとも同じ"A"〜"L"であり，このことは，どちらのシステムも同じ画像を表示していることを意味している。
【００８７】
ビッグエンディアンのシステムでは，画素位置X0〜X3をメモリのアドレスCA0のDQ0〜DQ3に，画素位置X4〜X7をメモリのアドレスCA1のDQ0〜DQ3に，画素位置X8〜X11をメモリの
アドレスCA2のDQ0〜DQ3に対応させている。
【００８８】
一方，リトルエンディアンのシステムでは，画素位置X0〜X3をメモリのアドレスCA0のDQ3〜DQ0に，画素位置X4〜X7をメモリのアドレスCA1のDQ3〜DQ0に，画素位置X8〜X11をメ
モリのアドレスCA2のDQ3〜DQ0に対応させている。
【００８９】
つまり，両方のシステムを比較すると，画像処理システム内の画素Ｘ０〜Ｘ３と入出力端子Ｔ０〜Ｔ３の対応関係が，ビッグエンディアンとリトルエンディアンとで逆の関係になっている。よって，画素位置X0の画素情報"A"は，ビッグエンディアンのシステムとリ
トルエンディアンのシステムでは各々異なるメモリセルの物理位置(CA0のDQ0とCA0のDQ3)に格納されることになる。
【００９０】
ここで，画像処理システムが画素位置X5-X8の画素情報"F-G-H-I"に対する矩形アクセス（図中１３０）を発生した場合，ビッグエンディアンのシステムとリトルエンディアンのシステムで，メモリは各々異なるメモリセルの物理位置１３２，１３４にアクセスしなくてはならない。そのため，メモリに供給される必要がある最低限の情報は，システムがビッグエンディアン(Up)かリトルエンディアン(Down)かという情報BMRと，起点となるビッ
トが含まれるアドレスCAと，起点となるビットのアドレス内での位置情報SBの３つである。
【００９１】
上記のビッグエンディアンとリトルエンディアンは，アドレスRA,CAでアクセスされる
メモリ単位領域が４バイト領域（バイト群）の場合も同じである。  図１４は，特殊なメモリマッピングにおけるバイトバウンダリ機能を説明する図である。図１４も図１２と同様に，左側にメモリマッピング１２を，中央にメモリ論理空間１５を，そして，右側に対応するタイミングチャートを示す。
【００９２】
図中，左側のメモリマッピング１２には，フレーム画像内の各画素にメモリのどのビットを割り当てているかの状態を示している。この例では，１画素が２ビットの情報から構成されており，例えば偶数ビットは輝度，奇数ビットは色差を表すデータを保持している。
【００９３】
そこで，Grouping-1は左上隅の２画素目から５画素目における輝度情報（偶数ビット）のみを集める矩形アクセスであり，Grouping-2は左上隅の２画素目から５画素目における色差情報（奇数ビット）のみを集める矩形アクセスを意味している。この場合，Grouping-1/2ともに，画像の左上隅の２画素目から５画素目にかけての矩形アクセスだが，矢印１４０のような輝度(偶数ビット)と矢印１４４のような色差(奇数ビット)の違いがあるため，タイミングチャートに示されるように，画像処理システムからメモリへのアクセスと入出力端子DQは以下の通りとなる。
Grouping-1：CA=0/SB=2で，BMR＝AL（１ビット置きに４ビットを集める指定）（図中１４１）のアクセスに対して，入出力端子DQ0-3には，CA=1のDQ0，CA=2のDQ0，CA=0のDQ2，CA=1のDQ2が対応付けられる（図中１４２）。
Grouping-2：CA=0/SB=3で，BMR＝AL（１ビット置きに４ビットを集める指定）（図中１４５）のアクセスに対して，入出力端子DQ0-3には，CA=2のDQ1，CA=1のDQ1,3，CA=0のDQ3が対応付けられる（図中１４６）。
【００９４】
このように，異なるコラムアドレスの４ビット領域内で同じDQ(例えばGrouping-1ではDQ0やDQ2)を同時にアクセスするので，そのデータを入出力端子DQに転送する入出力ユニットで，一部のデータについては端子を入れ替える処理，つまり別のDQのデータバスを使う処理が必要となる。
【００９５】
図１５は，図１４の特殊なメモリマッピングを説明する図である。図１５は，入出力ビット幅が４ビットのメモリを使っている画像処理システムであり，特に，メモリの偶数DQを各画素の輝度情報に，奇数DQを各画素の色差情報に用いる画像処理システムである。そして，図１５（Ａ）は輝度情報のみアクセスする場合を示し，図１５（Ｂ）は色差情報のみアクセスする場合を示す。
【００９６】
画面上の画素位置(X0-X5)は，左右どちらも同じ画面上の物理位置を示している。また
，各画素位置は「輝度情報」として"A,C,E,G,I,K"を，「色差情報」として"B,D,F,H,J,L"を保持している。
【００９７】
ここで，画像処理システムが画素位置X1-X4の輝度情報"C-E-G-I"に対する矩形アクセス１５１を発生した場合は，図１５（Ａ）のように，メモリは偶数DQのみにアクセスし（図中１５３），色差情報"D-F-H-J"に対する矩形アクセス１５２を発生した場合は，図１５
（Ｂ）のように，メモリは奇数DQのみにアクセス（図中１５４）しなくてはならない。
【００９８】
このためにメモリが最低限受け取る必要がある情報は，システムが輝度情報を偶数DQに，色差情報を奇数DQに保持する方式を採用しているか(1DQ置きのアクセスが必要かどうか)を示す情報(BMR=AL)と，起点となるビットが含まれるアドレス(CA)と，そのアドレスの
４ビット領域内において起点となるビットの位置情報(SB)の３つである。これらのコラムアドレスCAとビット組み合わせ情報SB,BMRについては，図１４ですでに説明済みである。
【００９９】
また，この場合，異なるアドレスで同じDQ(例えばGrouping-1ではDQ0やDQ2)を同時にアクセスするので，そのデータを入出力端子に転送する入出力ユニットで，一部のデータについては，別のDQのデータバスを使うように端子を入れ替える処理が必要となる。そのために，メモリ内に白丸と黒丸で示した複数のスイッチが設けられ，上記の情報ＳＢ，ＭＢＲに基づいてこれらのスイッチが制御される。
【０１００】
図１６は，矩形アクセスにおけるバイトバウンダリ機能を示すタイミングチャート図である。この矩形アクセスは，図６の矩形領域２２をアクセスする例である。前述のとおり，矩形アクセスにおいて，コラムアドレスＣＡで選択されるメモリ単位領域（４バイト領域または４ビット領域）内の任意のバイト位置（またはビット位置）から，任意の組み合わせのバイトデータ（ビットデータ）を読み出すためには，先頭のコラムアドレスＣＡと，バイトの組み合わせ情報１６６として第１の情報ＳＢと第２の情報ＢＭＲとが必要である。
【０１０１】
図１６（Ａ）では，これらのバイト組み合わせ情報ＳＢ，ＢＭＲが，リードコマンドＲＤと共に供給される例である。アクティブコマンドＡＣＴ（図中１６１）でバンクアドレスＢＡ＝２とロウアドレスＲＡ＝２とが供給され，続くリードコマンドＲＤ（図中１６２）でバンクアドレスＢＡ＝２，コラムアドレスＣＡ＝０と共に，先頭バイト（先頭ビット）位置を示す第１の情報ＳＢ＝２（（図中１６３）と，バイト（ビット）の組み合わせを示す第２の情報ＢＭＲ＝Ｖ（図中１６５）とが供給される。これにより，図６の矩形領域
２２の最初の４バイト（４ビット）が入出力端子ＤＱに出力される。矩形領域２２の残りの３組の４バイト（４ビット）も同様のバンクアドレスＢＡ，コラムアドレスＣＡとバイト組み合わせ情報ＳＢ，ＢＭＲとにより特定される。
【０１０２】
図１６（Ｂ）では，バイト組み合わせ情報ＳＢ，ＢＭＲのうち，第２の情報ＢＭＲ（図中１６５）は，アクティブコマンドＡＣＴが発行される以前に，レジスタアクセスモードでモードレジスタセットコマンドＥＭＲＳ（図中１６７）と同時に供給され，この第２の情報ＢＭＲはメモリ内のモードレジスタ内に記録される。そして，その後の矩形アクセスでは，この第２の情報ＢＭＲに基づいて，コラムアクセスが行われる。矩形アクセスでのアクティブコマンドＡＣＴ（図中１６１）とリードコマンドＲＤ（図中１６２）とは，第２の情報ＢＭＲを除いて図１６（Ａ）と同じである。
【０１０３】
上記の第２の情報ＢＭＲ＝Ｖは，ビッグエンディアン（Ｖ＝ＵＰ），リトルエンディアン（Ｖ＝ＤＯＷＮ），輝度情報を偶数ＤＱに色差情報を奇数ＤＱに格納する場合（Ｖ＝ＡＬ）などの様々な情報を持つことができる。
【０１０４】
画像システムは，図１６（Ａ），（Ｂ）のいずれの方式でも，矩形アクセスにおけるバイトバウンダリ機能を実現することができる。
【０１０５】
図１７は，バイトバウンダリ機能を実現するための画像処理システムの構成図である。図８と同様に，画像メモリ８６に対してそれを制御するメモリ制御部８２が設けられ，メモリ制御部８２からは，アドレス情報ＢＡ，ＲＡ，ＣＡと，それにより選択される４バイト領域（または４ビット領域）内の先頭バイト（先頭ビット）を示す第１の情報ＳＢと，バイトの組み合わせを示す第２の情報ＢＭＲとからなるバイト組み合わせ情報（ビット組み合わせ情報）１６６と，動作コマンドＡＣＴ，ＲＤ，ＥＭＲＳが，画像メモリ８６に供給される。
【０１０６】
前述のとおり，タイミングチャート（Ａ）では，リードコマンドＲＤ，または図示しないライトコマンドＷＴと同時にバイト組み合わせ情報ＳＢ，ＢＭＲ（図中１６６）が供給される。また，タイミングチャート（Ｂ）では，モードレジスタセットコマンドＥＭＲＳ（図中１６７）と同時に第２の情報ＢＭＲが，リードコマンドＲＤ，または図示しないライトコマンドＷＴと同時に第１の情報ＳＢが供給される。
【０１０７】
図１８は，バイトバウンダリ機能を示す図である。この図は，図６の矩形アクセスと同じである。図１０以降では，コラムアドレスＣＡで選択されるメモリ単位領域が４ビット領域の場合を例にして説明してきた。しかし，前述のとおりメモリ単位領域が４バイト領域の場合も同様にバイトバウンダリ機能により矩形アクセスが可能である。図１８はそれを改めて示している。
【０１０８】
図１８の例では，ページ領域１４（ＢＡ＝０，ＲＡ＝０）内の矩形領域２２を効率的にアクセスするために，リードコマンドＲＤ（図中１６７）と共に，バンクアドレスＢＡ，コラムアドレスＣＡと，第１の情報ＳＢと第２の情報ＢＭＲとからなるバイト組み合わせ情報１６６とが発行される。それに応答して，矩形領域２２内の４バイトのデータＢＹ０−３が入出力端子ＤＱに同時に出力される。ライトコマンドＷＴの場合も同様の動作が行われる。つまり，入出力端子ＤＱの４組の４バイト端子ＢＹ０−３には，最初のリードコマンドＲＤに対応してＣＡ１，ＣＡ１，ＣＡ０，ＣＡ０内の各バイトデータが対応付けられ，次のリードコマンドＲＤに対応してＣＡ５，ＣＡ５，ＣＡ４，ＣＡ４内の各バイトデータが対応付けられる。残りのリードコマンドＲＤに対応するコラムアドレスと入出力端子との対応は図示されるとおりである。
【０１０９】
このように，入出力端子ＤＱが４ビット幅の場合も３２ビット（４バイト）幅の場合も，同じようにビットバウンダリ，バイトバウンダリの機能を実現することができる。
【０１１０】
図１９は，簡素化されたバイトバウンダリ機能を実現する画像処理システムの構成図である。前述したとおり，システム設計において，ビッグエンディアンとリトルエンディアンの２種類のメモリマッピングのいずれかが選択可能である。それに対応して，前述の実施の形態では，バイト組み合わせ情報の第２の情報ＢＭＲに，ビッグエンディアン用のＢＭＲ＝ＵＰと，リトルエンディアン用のＢＭＲ＝ＤＯＷＮとを指定して，バイトシフトした矩形アクセスであっても，画像上の画素とメモリ空間内でのバイト位置とが対応つけられるようにした。
【０１１１】
図１９の例は，メモリマッピング１２ではリトルエンディアンに対応した構成に設計される場合，メモリ空間１５内ではビッグエンディアンに対応するバイトバウンダリ機能しか対応できなくても，画像メモリ８６とメモリ制御部８２との間に，入出力端子群の入れ替え手段１９０を設けることで，システム全体がリトルエンディアンに対応したバイトバウンダリ機能を実現することができる。
【０１１２】
すなわち，システム側のメモリマッピングがリトルエンディアンの場合は，入れ替え手段１９０を設けて両者の入出力端子群の０から３を，３から０に入れ替えるようにする。この結果，画像メモリからみるとシステム側がビッグエンディアン対応に見なせるので，第２の情報ＢＭＲ＝ＵＰのみに対応するメモリの構成であっても，リトルエンディアンのバイトバウンダリ機能を実現できる。
【０１１３】
図２０は，図１９の簡素化されたバイトバウンダリ機能を実現する画像処理システムを説明する図である。図２０（１）は，画像処理システム８０と画像メモリ８６とが互いの入出力端子Ｔ０−Ｔ３を入れ替えしないで接続する接続ユニット２００で接続された例であり，図２０（２）は，入れ替え接続する接続ユニット１９０で接続された例である。いずれの場合も，画像メモリ８６は，ビッグエンディアン対応のビットバウンダリ機能のみを有し，画像処理システム８０は，入出力ビット幅の４ビットのデータを，画素位置X0-X3を入出力端子T3-T1に対応付けるリトルエンディアンタイプである。
【０１１４】
図２０（１）において，アドレス単位のアクセスをしている場合（Ａ）では，画面上の画素位置(X0-X7)とメモリ側のアドレス(CA)が１対１(X0-X3とCA=0， X4-X7とCA=1)で対応しているので問題ない。しかし，信号SBを指定してビット単位のアクセスをしようとする場合（Ｂ）は，ビッグエンディアン対応のビットバウンダリ機能（ＢＭＲ＝ＵＰのみ）しか存在しないメモリでは，画素位置のシフト(X1-X4(BCDE)，図中２００)とメモリセルの
物理位置のシフト（CBAH，図中２０１）の関係が一致せず，誤ったデータCBAHが転送されてしまう。この場合は，リトルエンディアン対応のビットバウンダリ機能（ＢＭＲ＝ＤＯＷＮ）があれば，メモリセル上のBCDEを出力することができる。しかし，ビッグエンディアンとリトルエンディアンの両方に対応可能なビットバウンダリ機能をメモリに持たせることはコストアップを招く。
【０１１５】
そこで，図２０（２）のように，システム側とメモリ側で入出力端子をタスキがけ接続する接続ユニット１９０を設けて，画像上の画素X0-X3がメモリセル上でもDQ0-DQ3に対応するようにすれば，リトルエンディアンの画像処理システム８０が，みかけ上，メモリ８６からはビッグエンディアンのシステムにみえるようになるため，画素位置のシフト２００とメモリセルの物理位置のシフト２０２の関係が一致し，ビッグエンディアン対応のビットシフトしたアクセスを行っても正常なデータBCDEを転送することができる。
【０１１６】
以上の通り，入れ替え接続するたすきがけ変換可能な接続ユニット１９０を利用するこ
とで，ビッグエンディアン対応のビットバウンダリ（またはバイトバウンダリ）機能しかないメモリであっても，リトルエンディアン対応の画像処理システムに対してビットバウンダリ（またはバイトバウンダリ）機能を実現することができる。また，ビッグエンディアンとリトルエンディアンの両方に対応したビットバウンダリ（またはバイトバウンダリ）機能を有するメモリの場合は，入れ替え接続しない接続ユニット２００でメモリとシステムとを接続すればよい。
【０１１７】
図２１は，バイトバウンダリ機能を有するメモリ構成の概念を示す図である。このメモリは，１以上の任意数(Nb)のビットでビット群を構成し，前記任意数(Nb)のビットの２以上の倍数(N)の入出力端子(Nb x N)を持ち，前記所定の倍数(N)より多い複数のビット群(Ng)で全記憶領域(Nb x Ng)を構成し，第1の動作コードに同期して複数のビット群(Ng)の内の任意の１つを選択可能なアドレス情報を受け取り，前記アドレス情報で選択された任意の１つのビット群を起点に所定の規則に従い倍数(N)と同数のビット群を選択し，前記選
択されたビット群に属する複数のビット(Nb x N)は，入出力端子(Nb x N)を通して，同時に記憶情報の受け渡しを行う。
【０１１８】
上記の任意数のビット(Nb)とは，ビット単位とバイト単位の両方を含む概念であり，前述の実施の形態例に従えば，Nb=8(１バイト)である。また，倍数(N)とは，１つのアドレ
スから，任意数のビット(Nb)の何倍のデータをアクセスするかを表現したもので，Nb×N
が入出力端子数に対応する。前述の実施の形態例に従えばN=4で，４バイト分の入出力端
子数を有する。つまり，より正確には，入出力端子数はNb×Nとなり，入出力端子数=32(=8x4)となる。
【０１１９】
また，複数(Ng)のビット群のNgとは，メモリが有する全てのビットまたはバイトのかたまり（Nbビットのビット群）の数のことであり，全記憶領域の容量をNbで割った数字と等価である。通常，一度に入出力されるビット群の数である倍数(N)より遥かに大きい数字
になる。例えば64Mビットのメモリにおいて，Nb=1であればNg=64M， Nb=8であればNg=8M
である。これまでの例に従い，64Mビットのメモリで考えれば，Nb=8でNg=8Mになる。  任意の１つのビット群を選択可能なアドレス情報とは，これまでの例に従えば，アドレス(BA,RA,CA)と起点となるビットを示す情報(SB)であり，アドレス(BA,RA,CA)により４バイトに絞り込んだデータを，さらに起点となるバイトを示す情報(SB)により，起点となるバイトに限定していた。
【０１２０】
規則に従い倍数(N)と同数のビット群を選択とは，これまでの例に従えば，起点となる
バイトと同時にアクセスされるバイトの組み合わせに関する情報(BMR)に従い複数バイト
を選ぶことであり，N=4なので，BMR=Upとすれば，ある任意のバイトから，Up方向に連続
した４バイトを同時にアクセスすることになる。
【０１２１】
この任意の１つのビット群(これまでの例に従えば１バイト)を選択可能な情報（BA,RA,CA）と，起点となるバイトの情報（SB）と同時にアクセスされるバイトの組み合わせに関する情報(BMR)により選ばれた４バイトは，32ビット(=NbxN)の入出力端子を介して，画像処理システムにアクセスされる。
【０１２２】
図２１に示されたメモリ装置は，メモリ容量が６４ビットである。よって，Nb=8ビットからなるビット群がNg=8群存在する。そして，アドレス（BA,RA,CA）とスタートバイトSBとが合計３ビットで構成され，よってNg=8のビット群から１つのビット群が選択される。さらに，同時にアクセスされるN=4群のビット群は，組み合わせ情報（BMR）により決定される。よって，図２１の例では，アドレス（BA,RA,CA）とスタートバイトSBとで第２群が選択され，組み合わせ情報BMR=UPにより，第２群から連続する４群（２〜５群）が同時に入出力端子からアクセスされる。
【０１２３】
もし，同じ６４ビットのメモリ容量であって，アドレスが１ビット増えると，Nb=4ビット単位のビット群がNg=１６群存在し，入出力端子がNb×N=３２のままだとすると，所定
の倍数N=8となり，組み合わせ情報BMRにより他の７つのビット群が選択されることになる。
【０１２４】
［バイトバウンダリ機能を有するメモリ］
次に，バイトバウンダリ機能を有する画像メモリの構成を詳細に説明する。バイトバウンダリ機能は，コラムアドレスで選択可能なメモリ単位領域（４バイト領域）の境界を越えて４バイトのデータへのアクセスを可能にする。そのために，メモリ内では，必要な４バイトのデータを入出力する機能が付加される。以下の説明では，簡単のために，バイト組み合わせ情報として第１の情報ＳＢ（スタートバイトまたはスタートビットと称する）のみが与えられる場合を例にして説明する。第２の情報ＢＭＲはＵＰ固定の例である。
【０１２５】
［内部コラム制御例］
まず，メモリ内部のコラム制御の具体例を幾つか説明する。
【０１２６】
図２２は，バイトバウンダリ機能を有する画像メモリの第１の例を示す図である。また，図２３は，図２２の動作を説明する図である。
【０１２７】
図２２において，図９の画像メモリと同じ構成要素には同じ引用文献番号が与えられている。アドレス信号Ａはマルチプル方式で入力され，ロウアドレスＲＡはロウアドレスバッファ９４Ｒに，コラムアドレスＣＡはコラムアドレスバッファ９４Ｃにそれぞれラッチされる。ロウ制御部８７は，選択されたメモリバンク９２のロウデコーダ２２３にロウアドレスＲＡを供給する。また，コラムバッファ９４Ｃ内のコラムアドレスＣＡも，選択されたメモリバンク内のコラムデコーダ２２２に供給される。
【０１２８】
メモリバンク９２は，４つのメモリブロックであるバイト領域Ｂｙｔｅ０−３に分割され，各バイト領域は，メモリセルアレイ２２４と，第２アンプ２２５と，１対のデータラッチ２２６，２２７と，データバススイッチ２２８とを有し，１回のアクセスで１バイト（８ビット）のデータを入出力する。４つのバイト領域から合計で３２ビット（４バイト）のデータが入出力バスＩ／Ｏｂｕｓに入出力される。入出力バスＩ／Ｏｂｕｓは３２ビットの入出力端子ＤＱ０−３１にバッファを介して接続される。なお，図２２には，１つのメモリバンク９２のみ示され，残りの３つのメモリバンクは省略されている。
【０１２９】
コラム制御部９０は，コラムデコーダ２２２の動作タイミングを制御するコラムタイミングコントローラ２２０と，データラッチ回路２２６，２２７とデータバススイッチ２２８を制御するデータラッチセレクタ２２１とを有する。データラッチセレクタ２２１は，コラムアドレスＣＡとスタートバイトＳＢとに応じて，各バイト領域Ｂｙｔｅ０−３内のデータラッチ回路２２６，２２７とデータバススイッチ２２８とを制御する。
【０１３０】
図２３に示されるとおり，ロウアドレスＲＡ０のページ領域内において，コラムアドレスＣＡ０の２バイト目からコラムアドレスＣＡ１の１バイト目までの４バイトデータをアクセスするものと仮定する。よって，スタートバイトＳＢ＝１である。
【０１３１】
図２３のメモリチップ８６には，メモリ空間と入出力端子ＤＱとの関係が示されている。図２３では，コラムアドレスＣＡにより一度に選択されるメモリ単位領域の４バイトデータをＱ００〜Ｑ１５で示している。つまり，コラムアドレスＣＡ０により４バイトデータＱ００−０３が選択され，コラムアドレスＣＡ１により４バイトデータＱ０４−０７が選択される。
【０１３２】
図２３の右側にはタイミングチャートが示されている。まず，アクティブコマンドＡＣＴと共に，図示しないバンクアドレスと共にロウアドレスＲＡ０が与えられ，対応するバンク内のワード線が駆動されセンスアンプが活性化される。その後，リードコマンドＲＤと共にコラムアドレスＣＡ０とバンク組み合わせ情報としてスタートバイト信号ＳＢ＝１が与えられる。これに応答して，選択されたメモリバンク９２内のコラムデコーダ２２２は，コラムアドレスＣＡ０に対応する内部デコード信号２２２Ｄと，ＣＡ０を＋１インクリメントしたＣＡ１に対応する内部でコード信号２２２Ｄとを時分割で４つのバイト領域Ｂｙｔｅ０−３に出力し，各バイト領域では，ＣＡ０とＣＡ１に対応する２組の１バイトデータをデータラッチ回路２２６，２２７にキャッシュする。そして，データバススイッチ２２８は，各バイト領域でのＣＡ０とＳＢ１の組み合わせに応じて選択される１バイトデータをいずれかのデータラッチ回路２２６，２２７から入出力バスＩ／Ｏｂｕｓに出力する。つまり，ＣＡ０のデータＱ０１，Ｑ０２，Ｑ０３と，ＣＡ１のデータＱ０４とが入出力バスＩ／Ｏｂｕｓに出力される。ライト動作のときは，入出力バスからいずれかのデータラッチ回路に１バイトのデータが入力される。
【０１３３】
すなわち，コラムデコーダは1回のアクセスで各バイト領域で１バイト分のコラム線（
ビット線）を選択する。リード動作では，各バイト領域のメモリセルアレイ２２４から１バイト分のデータが選択され第２アンプ２２５で増幅されデータラッチ回路２２６，２２７にキャッシュされる。このとき、各バイト領域では，同じコラムアドレスＣＡにマッピングされたメモリセルにアクセスする。コラムアドレスで選択できるメモリ単位領域（４バイト領域）の境界をまたぐバイトバウンダリアクセスを実現する為、コラムデコーダ２２２は1回目のアクセス終了後に再度コラム線の選択を行う。このコラム線のアドレスは
前回のアドレスＣＡ０より1番地進行したＣＡ１である。メモリセルアレイ２２４から読
み出された１バイトのデータは第２アンプで増幅され、1回目のアクセスとは異なるデー
タラッチ回路２２７にキャッシュされる。
【０１３４】
したがって，データラッチ回路２２６，２２７には1回のアクセスで入出力端子DQが必
要とする４バイトの２倍の８バイト分のデータが存在する為,データバススイッチ２２８
は，各バイト領域のデータラッチ回路にキャッシュされた２バイト分のデータから半分の１バイト分のデータを選択し，入出力バスＩ／Ｏｂｕｓに転送する。データラッチセレクタ２２１は，コラムアドレスＣＡ０とスタートバイト信号ＳＢ＝１に応じて，各バイト領域内のデータラッチ回路２２６，２２７へのキャッシュ動作と，データバススイッチ２２８でのスイッチ動作とを制御する。これにより，各バイト領域から異なるコラムアドレスＣＡ０，ＣＡ１に対応するバイトデータを入出力バスＩ／Ｏｂｕｓに転送することができる。
【０１３５】
その結果，図２３に示されるとおり，入出力バスＩ／Ｏｂｕｓを経由して，入出力端子ＤＱには，４バイトのデータＱ０４，Ｑ０１，Ｑ０２，Ｑ０３がそれぞれ転送される。このように，第２アンプ２２５，データラッチ回路２２６，２２７，データバススイッチ２２８で，入出力ユニット９３が構成される。
【０１３６】
図２４は，バイトバウンダリ機能を有する画像メモリの第２の例を示す図である。また，図２５は，図２４の動作を説明する図である。
【０１３７】
図２４において，図２２と異なる構成は，メモリバンク９２内の各バイト領域Ｂｙｔｅ０−３において，メモリセルアレイが２つのアレイ２２４−０，２２４−１に分割され，それぞれに第２アンプ２２５，データラッチ回路２２６，２２７が設けられている。１対のメモリセルアレイ２２４−０，２２４−１は，コラムアドレスＣＡが偶数（ＣＡ［０］＝０）と，奇数（ＣＡ［０］＝１）とに対応している。そして，コラムデコーダ２２２は
，与えられたコラムアドレスＣＡ０から，ＣＡ０とＣＡ１のデコード信号を時分割で出力するのではなく，それら２つのデコード信号２２２Ｄ０，２２２Ｄ１を同時に分割された１対のメモリセルアレイ２２４−０，２２４−１に出力する。それに応答して，１対のメモリセルアレイは，それぞれ１バイトデータをデータラッチ回路２２６，２２７に出力する。これにより，各バイト領域は供給されたコラムアドレスＣＡと＋１インクリメントしたコラムアドレスの２バイトのデータを同時にキャッシュすることになる。そして，データラッチセレクタ２２１が，コラムアドレスＣＡとスタートバイト信号ＳＢとに応じて，データバススイッチ２２８の切り替えを制御し，必要な１バイトデータを入出力バスに転送する。４つのバイト領域がそれぞれ１バイトずつのデータを出力し，合計で４バイトのデータが入出力端子ＤＱから出力される。
【０１３８】
ライトコマンドの場合は，入出力端子ＤＱに供給された４バイトのデータが，コラムアドレスＣＡとスタートバイト信号ＳＢとに応じて切替制御されたデータバススイッチ２２８を介して，２つのデータラッチ回路２２６，２２７に格納され，２つのメモリセルアレイ２２４−０，２２４−１に書き込まれる。
【０１３９】
図２５には，スタートバイト信号ＳＢ＝１，バースト長ＢＬ＝４の場合の動作が示されている。リードコマンドＲＤと同時にコラムアドレスＣＡ０とスタートバイト信号ＳＢ＝１が供給され，バースト長ＢＬ＝４がモードレジスタにセットされているとすると，コラムデコーダ２２２が，コラムアドレスＣＡ０とそれを＋１インクリメントしたＣＡ１に対応するデコード信号２２２Ｄ０，１を同時に，各バイト領域Ｂｙｔｅ０−３に供給する。それに応答して，各バイト領域の１対のメモリセルアレイ２２４−０，２２４−１が，第２アンプ２２５を介して，それぞれ１バイトのデータをデータラッチ回路２２６，２２７に出力する。これにより，各バイト領域から２バイトのデータがキャッシュされる。そして，データラッチセレクタ２２１が，コラムデータＣＡとスタートバイト信号ＳＢに基づいて，各バイト領域においていずれのデータラッチ回路のデータを選択するかの制御信号Ｓ２２１（４つのバイト領域に１ビットずつ合計４ビット）をデータバススイッチ２２８に供給し，データバススイッチ内のスイッチ動作を制御する。その結果，最初のサイクルでは，４バイトのデータＱ０４，Ｑ０１−０３が入出力バスＩ／Ｏｂｕｓに転送される。
【０１４０】
図２５では，バースト長ＢＬ＝４であるため，コラムタイミングコントローラ２２０の制御にしたがって，コラムデコーダ２２２は，コラムアドレスＣＡ２，ＣＡ３に対応するデコード信号２２２Ｄ０，２２２Ｄ１を発行し，更に８バイトのデータをデータラッチ回路２２，２２７にキャッシュする。データラッチ回路２２６，２２７は，ＣＡ０，ＣＡ１の８バイトデータも保持する必要があるので，各データラッチ回路はそれぞれ２バイトのデータを保持できる構成になっている。その結果，新たに８バイトデータＱ０８−Ｑ１５がデータラッチ回路にラッチされる。そして，前クロックサイクルで保持していた８バイトデータＱ００−Ｑ１５と現クロックサイクルで保持した８バイトデータＱ０８−Ａ１５から，４バイトデータＱ０５−Ｑ０８がデータバススイッチ２２８により入出力バスに転送される。よって，この場合のデータラッチセレクタ２２１のセレクト信号Ｓ２２１は，８ビット（各バイト領域に２ビット）で構成される。
【０１４１】
そして，次のクロックサイクルで，コラムデコーダ２２２は，コラムアドレスＣＡ４，ＣＡ５に対応するデコード信号２２２Ｄ０，２２２Ｄ１を発行し，更に８バイトのデータＱ１６−Ｑ２３をデータラッチ回路にキャッシュする。そして，データバススイッチ２２８は，４バイトのデータＱ０９−Ｑ１２を転送する。そして，更に次のクロックサイクルでは，データバススイッチ２２８が４バイトデータＱ１３−Ｑ１６を入出力バスに転送する。この時は，メモリセルアレイから新たに８バイトデータをキャッシュする必要はない。
【０１４２】
ライト動作も，前述と同様であり，バースト長ＢＬ＝４の場合は，４サイクルで４バイトデータが入出力端子ＤＱに供給され，データバススイッチ２２８を介してデータラッチ回路２２６，２２７に格納される。そして，コラムデコーダ２２２からのコラムアドレスＣＡ０，１，ＣＡ２，３，ＣＡ４，５のデコード信号に応答して，合計で１６バイトデータが３サイクルでメモリセルアレイ内に書き込まれる。
【０１４３】
図２６は，バイトバウンダリ機能を有する画像メモリの第２の例の変形例（１）の動作を示す図である。図２５の例では，各バイト領域Ｂｙｔｅ０−３が２バイトのデータを１対のデータラッチ回路２２６，２２７に同時にキャッシュしていた。それに対して，図２６の変型例では，リードコマンドＲＤ後の最初のコラム制御では，コラムデコーダ２２２がコラムアドレスＣＡ０，ＣＡ１の内部デコード信号２２２Ｄ０，２２２Ｄ１を同時に発行して，各バイト領域で２バイトのデータを１対のデータラッチ回路に同時にキャッシュする。そして，その後のキャッシュ動作では，コラムデコーダ２２２が，偶数側（ＣＡ２，ＣＡ４）の内部デコード信号２２２Ｄ０と奇数側（ＣＡ３）の内部デコード信号２２２Ｄ１とを，交互に発行し，各バイト領域は１バイトデータを１対のデータラッチ回路２２６，２２７に交互にキャッシュする。
【０１４４】
つまり，最初は８バイトデータＱ００−Ｑ０７をキャッシュし，次からは４バイトデータＱ０８−Ｑ１１，Ｑ１２−Ｑ１５，Ｑ１６−Ｑ１９をデータラッチ回路にキャッシュする。そして，データバススイッチ２２８が，転送すべき４バイトデータＤＱ１−ＤＱ４，Ｑ０５−Ｑ０８，Ｑ０９−Ｑ１２，Ｑ１３−Ｑ１６を入出力バスに順番に転送する。この場合も，データラッチセレクタ２２１のセレクト信号Ｓ２２１は，８ビット（各バイト領域に２ビット）で構成される。以上のように，リード動作において，コラムアドレスのデコード信号によるメモリセルアレイからのデータのデータラッチ回路へのキャッシュ動作は４サイクルで行われ，データラッチ回路から入出力バスへのデータ転送動作も４サイクルで行われる。
【０１４５】
書き込み動作の場合も，４サイクルで４バイトデータが入出力端子ＤＱに供給され，４サイクルでデータバススイッチ２２８を介してデータラッチ回路２２６，２２７に格納される。そして，コラムデコーダ２２２からのコラムアドレスＣＡ０／１，ＣＡ２，ＣＡ３，ＣＡ４のデコード信号に応答して，合計で１６バイトデータが４サイクルでメモリセルアレイ内に書き込まれる。
【０１４６】
図２７は，バイトバウンダリ機能を有する画像メモリの第２の例の変形例（２）の動作を示す図である。この例は，ＤＤＲ（Double Data Rate）に適用される例である。ＤＤＲのＳＤＲＡＭは，クロックＣＬＫの立ち上がりエッジと立ち下がりエッジの両方でＤＱ端子からデータの入出力を行う。つまり，立ち上がりエッジで４バイトデータＱ０５−Ｑ０８，立ち下がりエッジで４バイトデータＱ０９−Ｑ１２がそれぞれ入出力される。
【０１４７】
このように入出力レートが２倍になるので，メモリ内部のキャッシュするデータ量も２倍にする必要がある。図２７の例では，リードコマンドＲＤの後の最初のキャッシュサイクルで１６バイトのデータＱ００−Ｑ０３，Ｑ０４−Ｑ０７，Ｑ０８−Ｑ１１，Ｑ１２−Ｑ１５が同時にデータラッチ回路にキャッシュされ，１６バイトデータから４バイトデータＱ０５−Ｑ０８がクロックの立ち上がりエッジでＩ／Ｏバスに転送され，次の４バイトデータＱ０９−Ｑ１２がクロックの立ち下がりエッジでＩ／Ｏバスに転送される。
【０１４８】
図２７のような１６バイトデータの一括キャッシュを可能にするために，メモリは，図２４におけるバイト領域Ｂｙｔｅ０−３内で，４つのメモリセルアレイに分割され，それぞれに第２アンプ，データラッチ回路が設けられる。そして，各バイト領域で，コラムデコーダ２２２は，先頭コラムアドレスＣＡ１に対応してコラムアドレスＣＡ０−３の内部
デコード信号を，４つのメモリセルアレイに供給し，４バイトデータが４つのデータラッチ回路にキャッシュされる。そして，４つのデータラッチ回路からデータラッチセレクト信号Ｓ２２１によりデータバススイッチ２２８により選択されたデータラッチ回路の１バイトデータが入出力バスに転送される。図中，コアバスＣｏｒｅｂｕｓは，メモリセルアレイの入出力バスに対応し，それらのデータはデータラッチ回路にキャッシュされる。
【０１４９】
なお，図２７の例では，入力コラムアドレスＣＡのＬＳＢ（ＣＡ［０］）を無視する構成になっていて，入力コラムアドレスＣＡ０，ＣＡ１のいずれの場合も，常にコラムアドレスＣＡ０−３に対応するデータがアクセスされる。つまり，入力コラムアドレスが奇数，偶数に関わりなく，ペアリングされるコラムアドレスは固定的になっている。
【０１５０】
さらに，次のクロックサイクルでは，コラムデコーダ２２２がコラムアドレスＣＡ４−７の内部デコード信号を４つのメモリセルアレイに発行し，さらに４バイトデータを４つのデータラッチ回路にキャッシュする。これにより，１６バイトデータＱ１６−Ｑ３１がデータラッチ回路にラッチされ，そのなかから選択された，４バイトデータＱ１３−Ｑ１６と，４バイトデータＱ１７−Ｑ２０とが，クロックの立ち上がりエッジと立ち下がりエッジでそれぞれ出力される。
【０１５１】
ライト動作では，上記と逆方向に書き込みデータが入出力端子ＤＱからデータラッチ回路を介してメモリセルアレイ内に書き込まれる。
【０１５２】
図２７の場合も，データラッチセレクト信号Ｓ２２１は，各バイト領域に２ビット，合計で８ビットの制御信号である。そのようなデータラッチセレクト信号は，コラム制御部９０内のデータラッチセレクタ２２０がコラムアドレスＣＡとスタートバイト信号ＳＢに応じて生成する。
【０１５３】
図２８は，バイトバウンダリ機能を有する画像メモリの第２の例の変形例（３）の動作を示す図である。これも図２７と同様にＤＤＲに対応する動作例であり，図２７と異なる点は，入力コラムアドレスＣＡが奇数か偶数かに応じて，同時にコラムアクセスされるアドレスの組み合わせが異なる。つまり，入力コラムアドレスＣＡとそれに＋１，＋２，＋３したＣＡに対応するデータが同時にアクセスされる。つまり，入力コラムアドレスＣＡ１の場合は，ＣＡ１，ＣＡ２，ＣＡ３，ＣＡ４のデータがアクセスされる。つまり，コラムデコーダは，入力コラムアドレスＣＡのＬＳＢ（ＣＡ［０］）を監視して，同時アクセスすべきコラムアドレスを決定する。
【０１５４】
図２８に示されるとおり，入力コラムアドレスＣＡ１に対して，コラムデコーダは，ＣＡ１−ＣＡ４の内部デコード信号２２２Ｄ０−３を生成し，各バイト領域で４バイトデータ，合計で１６バイトデータがデータラッチ回路にキャッシュされる。そして，次のクロックサイクルではＣＡ５−ＣＡ８の内部デコード信号２２２Ｄ０−３を生成し，更に１６バイトデータがキャッシュされる。よって，キャッシュされる１６バイトデータが，図２７と４バイトだけずれている。
【０１５５】
よって，図２８のリード動作及びライト動作も図２７と同様のメモリ構成で実現できる。
【０１５６】
図２９は，バイトバウンダリ機能を有する画像メモリの第３の例を示す図である。また，図３０は，図２９の動作を説明する図である。第３の例では，バイトバウンダリ機能により入出力される４バイトデータＱ０１−Ｑ０４を，各バイト領域Ｂｙｔｅ０−３への１回のコラムアクセスによりアクセスし，入出力バスに転送する。つまり，前述の第１，第２の例のように隣接するコラムアドレスのメモリ単位領域に対する４バイトデータのアク
セスのために，それより多い８バイトデータまたは１６バイトデータを隣接コラムアドレスの複数メモリ単位領域からキャッシュをすることはしない。
【０１５７】
図２９に示されるとおり，コラム制御部９０は，コラムアドレスコントローラ２９０を有し，メモリバンク９２内の各バイト領域Ｂｙｔｅ０−３内のコラムシフタ回路２９１に，コラムアドレスＣＡを＋１シフトすべきか否かのシフト制御信号Ｓ２９０を供給する。各バイト領域は，コラムシフタ２９１と，その出力をデコードするコラムデコーダ２２２と，内部デコード信号２２２Ｄにより１バイトデータを入出力するメモリセルアレイ２２４と，第２アンプと，データラッチ回路２２６と，データバススイッチ回路２２８とを有する。各バイト領域内のコラムシフタ２９１は，シフト制御信号Ｓ２９０に応答して，コラムアドレスＣＡを＋１シフトする又はシフトしないでコラムアドレスをコラムデコーダ２２２に出力する。データラッチ回路２２６は，１バイトデータのみ保持できればよい。したがって，データバススイッチ回路２２８は，データラッチ回路２２６内の１バイトデータを常に選択して，入出力バスＩ／Ｏｂｕｓに転送するだけである。
【０１５８】
図３０の動作を示す図によれば，コラムアドレスコントローラ２９０が，入力コラムアドレスＣＡ０とスタートバイト信号ＳＢとに応じて，バイト領域Ｂｙｔｅ０のコラムシフタ２９１にコラムアドレスＣＡ０を＋１シフトしてＣＡ１を生成させるよう制御し，他のバイト領域Ｂｙｔｅ１−３のコラムシフタには＋１シフトさせないよう制御する。その結果，バイト領域Ｂｙｔｅ０では，コラムアドレスＣＡ１に対応する内部デコード信号２２２Ｄに基づいて１バイトデータＱ０４がアクセスされ，データラッチ回路２２６にラッチされる。また，他のバイト領域Ｂｙｔｅ１−３では，コラムアドレスＣＡ０に対応する内部デコード信号２２２Ｄにもとづいて各１バイトデータＱ０１，Ｑ０２，Ｑ０３がアクセスされ，データラッチ回路２２６にラッチされる。
【０１５９】
上記のとおり，図２９，図３０の第３の例では，メモリ内部でコラムアドレスをアクセス対象の４バイトデータに対応させて発生しているので，その分コラムデコーダ側が複雑な構成になるが，４バイトより多いバイトデータのキャッシュ動作をなくすことができるので，入出力ユニット９３での構成がシンプル化され，且つメモリバンク内の消費電力を削減することができる。
【０１６０】
リード動作では，各バイト領域でコラムデコーダ２２２からのコラムアドレスに対応する１バイトデータをデータラッチ回路２２６に出力し，データバススイッチ２２８を介して入出力端子ＤＱに転送する。ライト動作では，入出力端子ＤＱに入力された４バイトデータが，各バイト領域でデータバススイッチ２２８を介してデータラッチ回路２２６にラッチされる。そして，各バイト領域でコラムデコーダ２２２からのコラムアドレスに対応するメモリにラッチされたデータが書き込まれる。
【０１６１】
上記の図２２〜図３１に示したバンク内の４つのバイト領域は，コラムアドレスで選択されるメモリ単位領域が４ビットで構成される場合は，４つのビット領域になり，各ビット領域からは１ビット単位のデータが複数組または単数組でアクセスされる。
【０１６２】
［入出力端子との対応制御］
次に，画像メモリ内における入出力端子DQとメモリセルアレイ内のバスまたはデータラッチ回路との対応制御例について説明する。
【０１６３】
図３１は，バイトバウンダリ機能を有する画像メモリの入出力端子との対応手段を示す図である。図３２は，図３１の動作を示す図である。この入出力端子との対応手段では，図３２に示されるとおり，メモリ空間内のコラムアドレスＣＡに対応する４バイトデータは，常に同じ入出力端子群ＤＱ［７：０］〜ＤＱ［３１：２４］に対応付けられ，動的に
対応関係を入れ替えることは行わない。つまり，入出力端子ＤＱとメモリ内のバス（メモリセルアレイ２２４の入出力バス）との対応関係（割付関係）は，スタートバイト信号ＳＢの影響を受けず常に固定的である。よって，ライト時とリード時でスタートバイト信号ＳＢが異なっていても，ライト時に入力される入出力端子ＤＱとリード時に出力される入出力端子ＤＱとは同じ端子である。
【０１６４】
図３１には，コラムアドレスＣＡで選択される４バイト領域の境界をまたぐ４バイトアクセスする場合のDQ端子との接続方法が示されている。この図ではコラムアドレスCA0内
の４バイト領域のByte1（Ｑ０１）からのリード動作（ＳＢ＝１）を想定している。
【０１６５】
入出力端子DQの入れ替えを行わない場合、Byte1のデータとして記憶したデータはスタ
ートバイト信号ＳＢに依存せずに必ずByte1に対応するDQ端子に出力される。そのため、
メモリセルアレイ２２４と入出力バッファ９４I/Oの接続は常に固定的に割り付けられる
。従って、スタートバイト信号ＳＢの指定は，単にメモリセルアレイ２２４のどのコラムアドレスCAのバスを入出力バッファ９４I/Oに接続すべきかの判別に利用される。
【０１６６】
図３１の例は，図２２の第１の例，図２４の第２の例に対応する構成例であり，各バイト領域Ｂｙｔｅ０−３が１対の領域（奇数コラムアドレス，ＣＡ［０］＝０と，偶数コラムアドレス，ＣＡ［０］＝１）に分割されている。つまり，図２４と同様に，コラムアドレスCAが奇数と偶数の２つのメモリセル領域が存在し、その中がさらに４つのByte領域に分割されている。バイト領域Byte0 Area〜Byte3 Areaは，コラムデコーダからデータラッチ回路までを含むものとする。リード動作の場合、1回のアクセスに必要なデータの２倍
のデータがByte Areaから出力され，データバススイッチ２２８のスイッチ群（図中８個
の四角）でその半分の４バイトデータが入出力バッファ９４I/Oに接続される。
【０１６７】
このように入出力端子DQの入れ替えを行わない場合，メモリセルのByte1 Areaから出力されたデータQ01は入出力バッファ９４I/OのByte1に相当する入出力端子DQ[15:8]に必ず
接続される。従って，バイトスタート信号SBを用いたデータバススイッチ２２８の制御は，２つのコラムアドレスCAに対応する領域のいずれのデータラッチ回路を入出力バッファ９４I/Oと接続するかの制御である。
【０１６８】
図２４における４つのバイト領域Ｂｙｔｅ０−３内のデータバススイッチ２２８が，図３１のデータバススイッチ２２８にまとめて示されている。よって，各バイト領域のデータバススイッチ２２８は，図３１内の同じ入出力端子ＤＱに対応する１対のスイッチで構成される。
【０１６９】
図３３は，バイトバウンダリ機能を有する画像メモリの入出力端子との対応手段を示す図である。図３４は，図３３の動作を示す図である。この入出力端子との対応手段では，図３４に示されるとおり，メモリ空間内のコラムアドレスＣＡに対応する４バイトデータは，スタートバイト信号ＳＢに応じて先頭バイトから順番に入出力端子群ＤＱ［７：０］〜ＤＱ［３１：２４］に対応付けられ，メモリセルアレイ２２４と入出力端子群ＤＱとの間で動的に対応関係が入れ替えられる。つまり，入出力端子群ＤＱとメモリ内のバスと対応関係（割付関係）はスタートバイト信号ＳＢの影響を受けて動的に変化する。よって，ライト時とリード時でスタートバイト信号ＳＢが異なっていると，ライト時に入力される入出力端子群ＤＱとリード時に出力される入出力端子群ＤＱとは異なる端子になる。
【０１７０】
図３４から明らかなとおり，スタートバイト信号ＳＢ＝１の場合は，メモリ内のデータＱ０１−Ｑ０４が入出力端子群ＤＱ［７：０］〜ＤＱ［３１：２４］に対応付けられる。つまり，スタートバイト信号ＳＢに応じてメモリセルアレイ内のバス又はデータラッチ回路と入出力端子群との対応を，先頭のバイトデータは入出力端子ＤＱ［７：０］に，残り
の３バイトデータは残りの入出力端子ＤＱに順次対応するようにする。そのために，図３３のデータバススイッチ２２８には，入出力バス群Ｉ／Ｏｂｕｓとメモリセルアレイ２２４のバスまたはデータラッチ回路との全ての交差位置にスイッチが設けられる。そして，これらのスイッチ群をデータラッチセレクタ２２１からのデータラッチセレクト信号Ｓ２２１によりオン・オフ制御することで，上記のような動的な対応付けを実現することができる。
【０１７１】
このように，スタートバイト信号ＳＢに応じて，メモリセルアレイ内のバスまたはデータラッチ回路に対して入出力端子DQの入れ替えを行う。具体的には，メモリセルアレイ内のバイト領域Byte1から出力されたバイトデータQ01は，SB="1"の場合には入出力バッファ９４I/OのByte0に相当するDQ[7:0]に接続され，SB="0"の場合はDQ[15:8]に接続される。
バイト領域Byte1のバイトデータQ05は，SB="3"の場合はDQ[23:16]に接続され，SB="2"の
場合はDQ[31:24]に接続される。つまり，図３３中の閉じた状態の４つのスイッチの位置
が，スタートバイト信号SBに応じて右方向にずれることになる。
【０１７２】
次に，入出力端子との対応制御において，ビッグエンディアンとリトルエンディアンへの対応制御について説明する。
【０１７３】
図３５は，バイトバウンダリ機能を有する画像メモリであってエンディアンに対応可能な画像メモリの構成図（１）である。この例は，図１９，図２０で説明した画像メモリと同様に，メモリコア３５０内の構成はビッグエンディアン（アップモード）にのみ対応している。つまり，バイトバウンダリ動作において，スタートバイト信号ＳＢに対応するバイト位置から４バイトデータをアップモードでアクセスする機能のみである。その場合であっても，データバススイッチ２２８のスイッチ群を制御することで，ビッグエンディアン対応の画像システムとも，リトルエンディアン対応の画像システムとも正しいデータの入出力を実現することができる。
【０１７４】
図中，モードレジスタ９６には，アップモードかダウンモードかを示すバイト組み合わせ情報の第２の情報ＢＭＲが与えられ，いずれかのモードに設定される。ただし，図２９などのコラムデコーダ，メモリセルアレイ，第２アンプを含むメモリコア３５０は，アップモード制御にしか対応していない。つまり，コラム制御回路にはアップモードコントローラ３５１のみを有し，ダウンモードコントローラは有していない。
【０１７５】
図３５（Ａ）は，アップモードの場合のデータバススイッチ２２８を示している。つまり，ビッグエンディアンであるアップモードの場合は，メモリコア３５０はアップモードコントローラ３５１によりアップモードに制御される。よって，データバススイッチ２２８は，データラッチ回路２２６の４バイトのデータＢｙｔｅ０−３をそのまま入出力バッファ９４Ｉ／Ｏに接続する。つまり，メモリコア３５０のコアデータバスcdb00z〜cdb31zが，I/Oデータバスpdb00z〜pdb31zにストレートに接続される。
【０１７６】
一方，図３５（Ｂ）は，ダウンモードに設定された場合のデータバススイッチ２２８を示している。つまり，リトルエンディアンであるダウンモードの場合，メモリコア３５０はアップモードコントローラ３５１によりアップモードに制御されるが，データバススイッチ２２８は，データラッチ回路２２６の４バイトデータＢｙｔｅ０，１，２，３を，たすきがけして入出力バッファ９４Ｉ／Ｏの４バイトＢｙｔｅ３，２，１，０に対応付ける。この場合は，バイト単位でコアバスcdbxxzとI/Oバスpdbxxzとが切り替えられる。
【０１７７】
図３５（Ｂ）のデータバススイッチ２２８は，図１９，２０に示した入出力端子群の入れ替え手段１９０と同じものを，画像メモリ８６内に設けた例である。このように，メモリコアの構成はビッグエンディアンとリトルエンディアンのいずれかに対応可能な構成に
し，上記のようなデータバススイッチ２２８を設けて，そのスイッチをダウンモードまたはアップモードに応じて切り替えることで，両方のエンディアンに対応することが可能になる。
【０１７８】
図３６は，バイトバウンダリ機能を有する画像メモリであってエンディアンに対応可能な画像メモリの構成図（２）である。この画像メモリは，図３５と同様に，アップモード制御にのみ対応可能なメモリコア構成を有し，データバススイッチ２２８をモードレジスタ９６に設定された第２の情報ＢＭＲ＝ＵＰ／ＤＯＷＮに応じて切り替えることで，いずれのモードにも対応可能にしている。そして，図３５と異なるところは，データバススイッチ２２８によるデータの入れ替えは，ＭＳＢ（ＤＱ３１）とＬＳＢ（ＤＱ００）とが入れ替えられるよう行われる。つまり，４バイトの入れ替えに加えて，各バイトの８ビットのデータも入れ替えられる。
【０１７９】
図３７は，バイトバウンダリ機能を有する画像メモリであってエンディアンに対応可能な画像メモリの構成図（３）である。この画像メモリは，図２９の画像メモリに対応し，メモリコア３５０内の４つのバイト領域にのコラムアドレスの組み合わせを，動作モードに対応して変更制御し，スタートバイト信号ＳＢに対応したバイトからアップ方向またはダウン方向の４バイトデータを４つのメモリアレイから入出力する。
【０１８０】
例えば，図３０に示したようにコラムアドレスＣＡ０，スタートバイトＳＢ＝１の場合は，４つのバイト領域Ｂｙｔｅ０−３の内部コラムアドレスは，アップモードであればＣＡ１，ＣＡ０，ＣＡ０，ＣＡ０となり，データＱ０４，Ｑ０１，Ｑ０２，Ｑ０３が４バイトの入出力端子ＤＱから入出力される。一方，ダウンモードであればＣＡ０，ＣＡ０，ＣＡ１，ＣＡ１となり，データＱ００，Ｑ０１，Ｑ０６，Ｑ０７が４バイトの入出力端子ＤＱから入出力される。
【０１８１】
このように，コラムシフタ２９１により，アップモードとダウンモードとで，メモリコア内の４つのバイト領域Ｂｙｔｅ０−３に与えるコラムデータを切り替える。そして，スタートバイト信号ＳＢとモード信号ＢＭＲとにより一意に決まるコラムアドレスの組み合わせが，コラムシフタ２９１を介して，メモリコア３５０内の各バイト領域に供給される。このコラムシフタ２９１は，コラムアドレス制御部９０Ａからの４つのコラムアドレスcaby0z-caby3zのうち切り替えが必要な２つのうちいずれかを，アップモード・ダウンモ
ードUp/Downに応じて選択する。つまり，バイト領域Byte0では，caby0z,caby3zのいずれ
かが選択され，バイト領域Byte1では，caby1z,caby2zのいずれかが選択され，バイト領域Byte2では，caby1z,caby2zのいずれかが選択され，そして，バイト領域Byte3では，caby0z,caby3zのいずれかが選択される。
【０１８２】
シングルデータレート（ＳＤＲ）の場合は，１回のアクセスで４バイトデータを入出力できれば良いので，図２９で説明したとおり，各バイト領域に対応するデータラッチ回路に保持された１バイトデータをそのまま入出力バスに転送すればよい。
【０１８３】
一方，ダブルデータレート（ＤＤＲ）の場合は，１回のアクセスで８バイトデータを４バイトずつ入出力する必要がある。よって，図２９の構成において，各バイト領域Ｂｙｔｅ０−３内に偶数コラムアドレス（ＣＡ［０］＝０）のブロックと奇数コラムアドレス（ＣＡ［０］＝１）のブロックとを有し，それら１対のブロックにスタートバイト信号ＳＢとモード信号ＢＭＲとにより一意に決まる組み合わせのコラムデータをコラムシフタ２９１から供給し，データバススイッチ２２８により必要な４バイトデータを選択して入出力バスI/Obusに転送する。その場合は，データバススイッチ２２８内の各スイッチは，データラッチセレクタ２２１からの制御信号dabyaz-dabydzに応じて，偶数ブロックか奇数ブ
ロックのデータを選択して入出力バスI/Obusに転送する。そのため，データラッチセレク
タ２２１には，コラムアドレス制御部９０Ｂからデータバス用のコラムアドレスdaby0z-daby3zが供給され，データラッチセレクタ２２１が，アップモード・ダウンモードUp/Downに応じて，４つのバイト領域の中から切り替えが必要な２つのうちのいずれかを選択する。この切り替え候補の組み合わせは，前述のコラムシフタ２９１と同じである。
【０１８４】
図３７のように，コラムアドレスの組み合わせを制御することで，データバススイッチ２２８のスイッチ群のスイッチ数を減らすことができる。すなわち，図３５，３６に示したデータバススイッチでは，入出力端子DQ数がNバイトの場合，2N*8個のスイッチが必要
となる。しかし，図３７のようにコラムアドレスの組み合わせを制御することで，コラムシフタ２９１とデータバススイッチ２２８にそれぞれ２N個のスイッチが必要となり，合
計で４N個のスイッチが必要になる。よって，図３５，３６よりもスイッチ数を１／４に
減らすことができる。
【０１８５】
図３８，図３７のＤＤＲメモリにおけるアップモードの動作タイミングチャート図である。この例は，コラムアドレスＣＡ１とスタートバイト信号ＳＢ＝１の例であり，ビッグエンディアンでメモリ８６に記憶したデータＤＱ０５―ＤＱ０８を読み出す例である。つまり，メモリ８６内のコラムアドレスに対するデータQ00-Q19と入出力端子DQとの関係は
図示される通りである。
【０１８６】
前述したとおり，ＤＤＲメモリの場合は，メモリセルアレイ内の各バイト領域が偶数コラムアドレスのブロック（ＣＡ［０］＝０）と奇数コラムアドレスのブロック（ＣＡ［０］＝１）とを有し，それらのブロックに制御された組み合わせのコラムアドレスcabyが供給され，データバススイッチ２２８に制御された組み合わせのデータバス切り替え用のコラムアドレスdabyが供給される。
【０１８７】
すなわち，基点となるコラムアドレスCAとしてCA1を入力する。それに伴って，各バイ
ト領域Ｂｙｔｅ０−３内の偶数ブロック（CA[0]="0"）と奇数ブロック（CA[0]="1"）とに供給されるコラムアドレスCAが制御され，偶数ブロック（CA[0]="0"）の領域はコラムア
ドレスCA2のコラム線が活性化され，奇数ブロック（CA[0]="1"）の領域は，バイト領域Byte 0ではコラムアドレスCA3のコラム線が活性化され，バイト領域Byte1,2,3ではコラムアドレスCA1のコラム線が活性化される。
【０１８８】
この結果、メモリコアのコアバスにはデータQ05〜Q12が出力される。つまり，偶数ブロックのコアバスにはデータQ08-Q11が出力され，奇数ブロックのコアバスにはデータQ5-Q7,Q12が出力される。
【０１８９】
DDRメモリでは，この8バイトのデータから入出力バスI/Obusに4バイトデータを転送す
る必要がある。そこで，データバススイッチが，スタートバイト信号SBとコラムアドレスCAに基づいて，バイト領域Byte0のみ偶数ブロック（CA[0]="0"）のデータを選択し，その結果，データQ05〜Q08を入出力端子DQに出力することができる。
【０１９０】
ここで、偶数，奇数（CA[0]="0"/"1"）の各領域で，内部コラムアドレスcabyazはcaby0zを選択し、内部コラムアドレスcabybzはcaby1zを,cabyczはcaby2zを,cabydzはcaby3zを
それぞれ選択している。同様に，偶数，奇数（CA[0]="0"/"1"）の各領域でデータバス用
のコラムアドレスdabyazはdaby0zを選択し，同様に，dabybzはdaby1zを,dabyczはdaby2z
を,dabydzはdaby3zをそれぞれ選択している。
【０１９１】
図３９は，図３７のＤＤＲメモリにおけるダウンモードの動作タイミングチャート図である。この例は，コラムアドレスＣＡ１とスタートバイト信号ＳＢ＝２の例であり，リトルエンディアンでメモリ８６に記憶したデータＤＱ０５―ＤＱ０８を読み出す例である。
つまり，メモリ８６内のコラムアドレスに対するデータQ00-Q19と入出力端子DQとの関係
は図示される通りである。図３８とは，４バイトのデータと入出力端子DQとの関係が逆方向になっている。
【０１９２】
この場合は，基点となるコラムアドレスCAとしてCA1を入力する。それに伴って，各バ
イト領域Ｂｙｔｅ０−３内の偶数ブロック（CA[0]="0"）と奇数ブロック（CA[0]="1"）とに供給されるコラムアドレスCAが制御され、偶数ブロック（CA[0]="0"）にはコラムアド
レスCA2のコラム線が活性化され，奇数ブロック（CA[0]="1"）では，バイト領域Byte 3はコラムアドレスCA3のコラム線が活性化され，バイト領域Byte2,1,0の各領域はコラムアドレスCA1のコラム線が活性化される。
【０１９３】
この結果、メモリコアのコアバスにはデータQ05〜Q12が出力される。つまり，偶数ブロックのコアバスにはデータQ08-Q11が出力され，奇数ブロックのコアバスにはデータQ5-Q7,Q12が出力される。
【０１９４】
DDRメモリでは，この8バイトのデータから入出力バスI/Obusに4バイトデータを転送す
る必要がある。そこで，データバススイッチが，スタートバイト信号SBとコラムアドレスCAとに基づいて，バイト領域Byte3のみ偶数ブロック（CA[0]="0"）のデータＱ０８を選択し，残りは奇数ブロックからデータＱ０５−０７を選択し，４バイトデータQ05〜Q08を入出力端子DQに出力することができる。
【０１９５】
ここで、偶数，奇数（CA[0]="0"/"1"）の各領域で，内部コラムアドレスcabyazはcaby3zを選択し、内部コラムアドレスcabybzはcaby2zを,cabyczはcaby1zを,cabydzはcaby0zを
それぞれ選択している。同様に，偶数，奇数（CA[0]="0"/"1"）の各領域でデータバス用
のコラムアドレスdabyazはdaby3zを選択し，同様に，dabybzはdaby2zを,dabyczはdaby1z
を,dabydzはdaby0zをそれぞれ選択している。
【０１９６】
以上のとおり、図３８のアップモードと比較すると，cabyz,dabyz をバイト領域Byte0
とByte3で入れ替え、さらにバイト領域Byte1とByte2で入れ替えることで，ビッグエンデ
ィアンとリトルエンディアンの2種類のバイトデータの並びに対応することができる。  
図４０は，バイトバウンダリ機能におけるバウンダリの指定方法について説明する図である。図中，コラムアドレスＣＡ［７：０］が＃ｎと＃ｎ＋１の隣接する４バイト領域の境界を越えてアクセスが行われるバイトバウンダリ機能では，バウンダリの指定方法がスタートバイトＳＢによる場合と，シフトバリューＳＶによる場合とが考えられる。スタートバイトＳＢは，バイトＮから４バイトアクセスすることを意味し，シフトバリューＳＶが，コラムアドレスの４バイト領域の境界からＮバイトシフトした位置から４バイトアクセスすることを意味する。
【０１９７】
その場合，エンディアンの２つのモードに対応して，アップモードとダウンモードとでは，スタートバイトＳＢとシフトバリューＳＶとの対応関係が異なってくる。つまり，アップモードなら，バイトデータの並びがＢｙｔｅ０−３となっているので，ＳＢとＳＶは等価である。しかし，ダウンモードでは，バイトデータの並びがＢｙｔｅ３−０となっているので，ＳＢとＳＶとは等価にならず，逆の関係になる。
【０１９８】
したがって，画像メモリがスタートバイト信号ＳＢの端子のみを有し，内部構造がシフトバリューＳＶに応じて制御される場合は，アップモードかダウンモードかに応じて，スタートバイト信号ＳＢを非反転または反転して，シフトバリューＳＶに変換する必要がある。画像メモリがシフトバリューＳＶ端子のみを有し，内部構造がスタートバイトＳＢに応じて制御される場合も同様である。
【０１９９】
図４１は，スタートバイトＳＢとシフトバリューＳＶとの変換回路を示す図である。変換回路４１０は，２ビット構成４１０［０］，４１０［１］であり，ＣＭＯＳトランスファゲート４１２，４１３とインバータ４１４，４１５で構成され，入力スタートバイトＳＢが，アップモードかダウンモードかを示すカウントタイプ信号に応じて，非反転または反転してシフトバリューＳＶに変換される。変換回路４１０の真理値表４１１に示されるとおり，アップモードではＳＢは非反転されてＳＶになるが，ダウンモードではＳＢは反転されてＳＶになる。
【０２００】
［矩形アクセスでのコラムアドレス制御］
図１に示したように，画像メモリのメモリ空間を画像の画素に対応付けるメモリマッピング１２，１４Ｅでは，バンクアドレスＢＡとロウアドレスＲＡで選択されるページ領域１４内において，画像のマトリクス状の画素の配置に対応して，コラムアドレスＣＡで選択されるメモリ単位領域（４バイト領域）を所定の折り返し幅（CA Wrap）で折り返すよ
うにマッピングされる。図１の例では，ページ領域１４内はコラムアドレスＣＡが４単位で折り返されている。つまりコラムアドレスの折り返し幅CA Wrapは４である。このコラ
ムアドレスの折り返し幅は，コラムアドレスのステップとも称される。
【０２０１】
このようなコラムアドレスで選択されるメモリ単位領域を所定の折り返し幅で折り返してマッピングすることで，画像メモリで頻繁に行われる矩形アクセスのアクセス効率を高めることができる。つまり，アクティブコマンドによりページ領域をアクティブ動作させた状態で，アクセス対象の矩形領域に対応してリードコマンドとコラムアドレスを繰り返し発行することで，同じページ領域内の矩形領域へのアクセスを行うことができる。１回のアクティブ動作で同じページ領域内の矩形領域にアクセスできるので，効率的なアクセスが可能になる。
【０２０２】
図１６で示されるとおり，このような矩形アクセスでは，リードコマンドＲＤとバンクアドレスＢＡとコラムアドレスＣＡとスタートバイト信号ＳＢとを繰り返し発行することが必要である。しかしながら，メモリのマッピング情報，特にページ領域のコラムアドレスＣＡの折り返し幅（CA Wrap）があらかじめわかっていれば，矩形領域の先頭コラムア
ドレスＣＡと，矩形幅と，矩形サイズとを与えれば，画像メモリは内部で自動的にアクセスすべきコラムアドレスを発行して矩形領域の画像データにアクセスすることができる。その場合は，リードコマンドとコラムアドレスを１回発行すればよく，図１６のように複数回発行する必要はない。
【０２０３】
図４２は，バイトバウンダリ機能を利用した自動矩形アクセスを説明する図である。この例では，メモリマッピング４２１にアクセスされるデータ領域を矢印で示している。このメモリマッピングでは，ページ領域内でコラムアドレスＣＡが８で折り返されている。つまり，コラムアドレス折り返し幅CAWrapが８である。よって，ページ領域１４の右端のコラムアドレスCAは#07,#0F,#17,#1F（１６進数）と折り返し幅CAWrap=8になっている。
そして，アクセスすべき矩形領域の先頭アドレスがCA=#0Bで，スタートバイトSB=2で，矩形領域の幅Rwidth＝２クロック（４バイト×２クロック＝８バイト），矩形領域のサイズがバースト長BL=8(4×8=32バイト)である。したがって，矩形領域の高さは，BL/Rwidth＝４である。
【０２０４】
図４３は，自動矩形アクセスでのタイミングチャート図である。図４４は，自動矩形アクセスに必要な内部コラムアドレス演算器の構成図である。図４２のような矩形アクセスをするためには，供給コラムアドレスCA=#0BとSB=2に応じて，メモリ内部でコラムアドレスCA=#0B/#0C, #0C/#0D, #13/#14, #14/#15, #1B/#1C, #1C/#1D, #23/#24, #24/#25が発
行されればよい。つまり，最初のアクセスではByte2,3はCA=#0B，Byte0,1はCA=#0Cにアクセスする。２度目のアクセスではコラムアドレスCAは1だけ進行してByte2、3=#0C，Byte0
,1はCA=#0Dにアクセスする。そして，この例では矩形幅RWidth=2 のため，次の３度目の
アクセスはコラムアドレスCAを1だけ進行した位置とはならず，折り返されたコラムアド
レスCA=#13，#14になる。したがって，コラムアドレス折り返し幅CAWrapと矩形幅Rwidth
から３番目のコラムアドレスを演算により求める必要がある。この３度目のアドレスをByte2,3で考えると，現在のコラムアドレスCA=#0C（=12（10進数）），CA Wrap＝8，RWidth＝2にもとづき，図４３中の式（CA＋CAWrap−Rwidth＋１）により，3度目のアクセスのCAは，CA=12＋8−2+1=19（10進数）=#13（16進数）と求められる。  図４４にはコラム制御部９０内のコラムアドレス演算器が示されている。この演算器は，外部から供給されるコラムアドレスCA，折り返したときのコラムアドレスCA(Wrap)をクロックのタイミングに同期した内部クロックpclenzに同期して＋１インクリメントするコラムアドレスカウンタ４４０と，コラムアドレスカウンタのカウント値にCA Rwapを加算し，Rwidthを減算する演
算器４４１と，矩形領域の折り返し時に演算器４４１の出力を選択するスイッチ４４２と，同期クロックpclenzをカウントし，アクセス中の水平方向のカウント値をカウントする矩形幅カウンタ４４４と，矩形幅カウンタ４４４の水平方向のカウント値widthzが矩形幅Rwidthと一致することを検出して，スイッチ４４２に切り替え信号wrapzを生成する比較
器４４５とを有する。
【０２０５】
図４３のタイミングチャートに従って説明する。まず，矩形領域サイズがバースト長BL=8としてモードレジスタに設定され，また，ページ領域内のコラムアドレスの折り返し幅CAWrap＝８もモードレジスタに設定されているものとする。そして，アクティブコマンドに続くリードコマンドと共に，先頭コラムアドレスCA＝＃０Bと，スタートバイトSB=2と
，アクセス対象の矩形幅Rwidth=2とが供給される。これに応答して，タイミングクロックpclenzがクロックに同期して発生し，矩形幅カウンタ４４４がアクセス中の水平方向のカウント値widthzをカウントアップし，コラムアドレスカウンタ４４０が先頭コラムアドレスCA=#0Bからカウントアップする。
【０２０６】
最初のアクセス用に発行される内部コラムアドレスcaz[7:0]は，図４３に示されるとおり，CA=#0B/#0Cである。２番目のアクセスでは，コラムアドレスカウンタ４４０が＋１インクリメントしたコラムアドレスcaz[7:0]=#0Cに対応して, #0C/#0Dが出力される。３番
目のアクセスでは，矩形幅の折り返しが必要になり，演算器４４１の演算値がスイッチ４４２により選択され，コラムアドレスcaz[7:0]＝#03が出力され，それに対応して折り返
し後のコラムアドレスCA= #13/#14が生成される。４番目は #14/#15が生成され，５番目
で矩形領域の折り返しが行われ, #1B/#1Cが生成される。その後は, #1C/#1D, #23/#24, #24/#25が同様にして生成される。
【０２０７】
この自動矩形アクセスに対応する画像メモリの構成は，例えば，図２９に示したとおりであり，４つのバイト領域Byte0-3にバイトバウンダリ機能に対応した４つのコラムアド
レスの組み合わせが供給される。つまり，図４３の内部コラムアドレスcazのコラムアド
レスの組み合わせが，各バイト領域内のコラムデコーダに供給される。その結果，これらのコラムアドレスのデータが４つのバイト領域からそれぞれ出力される。
【０２０８】
上記の例では，矩形アクセスの矩形幅Rwidthをリードコマンドと共に供給したが，あらかじめモードレジスタセットコマンドでモードレジスタに設定してもよい。あるいは，矩形サイズBLと矩形幅Rwidthをリードコマンドと共に供給してもよい。コラムアドレスの折り返し幅CAWrapは，画像システムがあらかじめ設定しているので，モードレジスタセットコマンドで設定するのが望ましい。
【０２０９】
このように，矩形アクセスにおいて，起点となるコラムアドレスCAと，矩形幅Rwidthと，矩形サイズ（BL）とが与えられれば，あらかじめ設定されているコラムアドレスの折り返し幅CAWrapに基づいて，アクセスすべき内部コラムアドレスを自動的に生成することが
できる。よって，１回のリードコマンドの発行で，矩形アクセスを行うことができる。
【０２１０】
［ページ領域境界のバイトバウンダリ機能］
バイトバウンダリ機能は，コラムアドレスで選択されるメモリ単位領域（４バイト領域）の境界を越えて所定バイト（４バイト）のデータを効率的にアクセスすることができる。ところが，ページ領域境界を越えて矩形アクセスをする場合は，再度別のアクティブコマンドで隣接するページ領域をアクティブ動作させることが必要になる。
【０２１１】
図４５は，バイトバウンダリ機能によるアクセスがページ領域の末尾に及んだ場合のメモリ動作の例を示す図である。この図では，ページ領域がコラムアドレスCA[7:0]＝#00〜＃FFで構成され，右端がCA=#FFの例である。この場合，図中矢印で示した４バイトのデータをバイトバウンダリ機能を利用してアクセスすると，アップモードにおいて，SB=0では，４バイトデータを出力することができるが，SB=1,2,3では，ページ領域の右端で折り返して左端のバイトデータをアクセスする。つまり，新たなアクティブ動作を行わずに同じページ領域内で折り返しアクセスが行われる例である。ダウンモードの場合は逆に，SB=0,1,2では左端から右端に折り返す（Wrap）する必要があるが，SB=3のみ折り返しは不要である。
【０２１２】
上記のようなアクセスが行われると，無駄なデータが出力されるだけである。ページ領域の末尾から隣のページ領域へのアクセスを行うためには，新たなアクティブコマンドを発行して隣接ページ領域をアクティブ動作させる必要がある。
【０２１３】
図４６は，バイトバウンダリ機能によるアクセスがページ領域の末尾に及んだ場合のメモリ動作の別の例を示す図である。この例は，バースト長BLが８に設定されている例である。BL=8が設定されると，各バンク内のバーストカウンタはBL=8のカウント幅で内部コラムアドレスのカウントを繰り返す。つまり，図４６の例では，バーストカウンタにより生成される内部コラムアドレスは，CA=#k8〜#kF（１６ビット表記）の幅８である。このよ
うなカウンタによりアクセス領域がバースト長ＢＬを基準にする矩形領域に区分されるメモリの場合にも，図４５と同様にバースト長領域CA=#k8〜#kFの右端でバイトバウンダリ
機能を利用しようとすると，図４５と同様の課題が生じる。図４６の例では，アップモードでSB=1,2,3で折り返しが発生し，ダウンモードでSB=0,1,2で折り返しが発生している。これでは，無駄なデータが出力されてしまう。
【０２１４】
図４７は，バイトバウンダリ機能によるアクセスがページ領域の末尾に及んだ場合のメモリ動作の別の例を示す図である。この例では，図７で説明した矩形アクセスにおけるマルチバンクアクセス機能を利用してバイトバウンダリ動作を実現する例である。つまり，アクティブコマンドＡＣＴでロウアドレスＲＡ＝＃ｎが指定され，リードコマンドＲＤで起点のコラムアドレスＣＡがページ領域の右端のＣＡ＝＃ＦＦの場合は，矢印のようにページ領域の境界ＰＢを超えてアクセスが行われる。
【０２１５】
つまり，アップモードでは，ＳＢ＝１，２，３の場合，ＲＡ＝＃ｎのページ領域内のＣＡ＝＃ＦＦのバイトデータと，ＲＡ＝＃ｎ＋１のページ領域内のＣＡ＝＃００のバイトデータとがアクセスされる。ダウンモードでは，ＳＢ＝０，１，２の場合，ＲＡ＝＃ｎのページ領域内のＣＡ＝＃ＦＦのバイトデータと，ＲＡ＃ｎ＋１のページ領域内のＣＡ＝＃００のバイトデータとがアクセスされる。この場合，隣接するページ領域へのアクセスが必要であるので，アクティブコマンドＡＣＴと共に与えられるロウアドレスＲＡ＝＃ｎのページ領域がアクティブ化され，リードコマンドＲＤと共に供給されるコラムアドレスＣＡ＝＃ＦＦとスタートバイト信号ＳＢ＝２に応答して，隣接するロウアドレスＲＡ＝＃ｎ＋１のページ領域がアクティブ化される。つまり，１つのアクティブコマンドＡＣＴに応答して，複数のバンク内のワード線がアクティブ化されることを意味する。
【０２１６】
このように複数バンクが並行してアクティブ化されるように制御されれば，ページ領域の末尾でバイトバウンダリ機能が要求されても，必要な領域のデータを無駄なく入出力することができる。
【０２１７】
［バイトバウンダリ機能のその他の用途］
バイトバウンダリ機能は，メモリに画像データを記憶し任意の画素に対応したデータにアクセスする場合に，効率的なデータの入出力を可能にする。バイトバウンダリ機能は，このような画像メモリ以外の用途においても，同様のメリットを有する。
【０２１８】
図４８〜図５０は，バイトバウンダリ機能のその他の用途を説明する図である。図４８，４９は従来例に，図５０は本実施の形態に対応する。メモリの構成として同一のコラムアドレスCAに複数のバイト領域を割り付け、一度のアクセスで同一のコラムアドレスCAに割り付けられた複数バイトのデータをアクセスすることが行われている。このような構造では，メモリへのアクセスは，同一のコラムアドレスCAに割り付けられている固定のバイトサイズ（ワード構成）のデータに対する処理については，効率良く行うことができる。
【０２１９】
しかし、システムで処理すべきデータのサイズはメモリのワード構成未満となる場合もある。このような場合の対処方法として，ワード構成サイズ以下のデータが複数のコラムアドレスCAの領域にまたがらないようにパディングをするという方法がある。図４８の例では、メモリのワード構成を4バイト（図中４８３参照），処理するデータサイズの単位
を1バイト（図中２８０のフォーマットＡ），2バイト（同フォーマットＢ），4バイト（
同フォーマットＣ）としている。そのため，4バイトサイズのデータはByte0を基点に記憶することでコラムアドレスＣＡをまたがないようにすることができる。2バイトサイズの
データではByte0,Byte2を基点とする位置に記憶する。1バイトサイズのデータはByte0,Byte1,Byte2,Byte3のいずれの位置を基点とすることも可能とする。
【０２２０】
いま仮に，図中４８２のライトデータのように，2Byte,4Byte,1Byte,2Byte,2Byte,1Byteのサイズのデータ０〜５を連続してメモリに記憶する場合を考える。この場合，図中４
８１のようにライト動作を行えば，図中４８３に示されるようにメモリ内の幾つかのバイト領域でパディングが行われ，合計で4バイトの領域は有効なデータの記憶に利用されな
い。これでは，メモリの容量が有効に利用されていないことになる。ただし，コラムアドレスＣＡにより４バイト単位で出力すれば，各データを１回のコラムアドレスアクセスで読み出せるので，読み出し速度は速くなる。
【０２２１】
しかし、上記の記憶容量の無駄をなくすためには，パディングを行わずにメモリの各バイト領域に連続してデータを記憶すればよい。例えば，図４９の図中４９１のように３サイクルのライトコマンドＷＲで書き込みを行って，図中４９３に示される通りにメモリ内のバイト領域にデータを記憶することができる。
【０２２２】
図４９のようにデータ書き込みを行えば，メモリの記憶容量を有効に活用することができる。しかし，データ３の２バイトのデータＢ０３，Ｂ１３のように，あるいは，データ１の４バイトのデータＣ０１−Ｃ３１のように，異なるコラムアドレスの領域にまたがってデータが記憶された場合は，従来のメモリでは１回のコラムアクセスで読み書きを実行することはできず，２回のアクセスが必要となる。図中４９１に示されるとおり，データ４の読み出しに２回リードコマンドＲＤを発行しなければならず，アクセス効率が低下する。
【０２２３】
そこで，図５０の図中５００に示されるように，バイトバウンダリ機能を利用して，１回のリードコマンドＲＤの発行とスタートバイト信号ＳＢ＝３の指定を行うことで，異な
るコラムアドレスの領域にまたがるデータ３（０３，Ｂ１３）をアクセスすることができる。したがって、バイトバウンダリ機能を有するメモリは，アクセス性能の低下を発生させずにメモリ利用率の向上を実現することが可能である。
【０２２４】
［バイトバウンダリ機能に対応したメモリコントローラ］
次に，バイトバウンダリ機能に対応したメモリコントローラについて説明する。図８で画像処理システムを説明したが，この画像処理システム内の画像処理チップ８０内に，画像処理制御部８１とメモリ制御部（メモリコントローラ）８２とが含まれる。
【０２２５】
図５１は，画像処理システムの構成図である。図８と同様に，画像処理制御部８１と，メモリ制御部８２と，画像メモリ８６とで構成される。画像処理制御部８１は，一例としてＭＰＥＧ復号処理を行う構成である。画像処理部８１は，符号化，圧縮されたストリームデータＳＴＭが入力されるエントロピー復号化処理部５１０と，ＤＣＴ係数ＤＣＴ−Ｆに基づいてデータ処理を行う逆量子化及び逆ＩＤＣ処理部５１１と，イントラ予測部５１２と，動きベクトルＭＶとマイクロブロック分割情報ＭＢｄｉｖに基づいてメモリ制御部８２に参照画像読み出しを行うインター予測部５１３と，処理選択部５１５とを有する。メモリ制御部８２は，画像処理制御部８１と画像メモリ８６との間でコマンドやアドレスの発行などを含むメモリ制御を行う。処理選択部５１５から出力される復号画像データＤ−ＩＭＧがメモリ制御部８２により画像メモリ８６に格納される。また，インター予測部５１３の参照画像読み出し制御部５１４は，メモリ制御部８２を介して画像メモリ８６から参照画像Ｒ−ＩＭＧのデータを取得し，処理選択部５１５に与える。
【０２２６】
ＭＰＥＧデコーダでは，動きベクトルに基づいてメモリから読み出される過去の画像または未来の画像内の参照画像Ｒ−ＩＭＧと，その参照画像との差分データとに基づいて，現在の画像データを復号化する。したがって，一旦画像メモリ８６に格納した画像から動きベクトルの位置にある矩形の参照画像を読み出す動作が頻繁に行われる。この矩形アクセス制御において，バイトバウンダリ機能を有する画像メモリ８６及びそれに対応したメモリ制御部８２を利用することで，アクセス効率を高めることができる。
【０２２７】
図５２は，メモリ制御部（メモリコントローラ）の入力及び出力信号を示す図である。図５３は，フレーム画像内の読み出し対象の参照画像領域を説明する図である。フレーム画像ＦＭ−ＩＭＧにおいて，左上が画素座標の原点（０，０）であり，矩形の参照画像ＲＩＭＧの領域を特定するためには，矩形の左上の座標（ＰＯＳＸ，ＰＯＳＹ）と，縦横のサイズＳＩＺＥＹ，ＳＩＺＥＸとが必要である。したがって，画像処理部内の参照画像読み出し制御部５１４は，参照画像ＲＩＭＧの領域を特定する上記の情報（ＰＯＳＸ，ＰＯＳＹ），ＳＩＺＥＹ，ＳＩＺＥＸを，メモリコントローラ８２に供給する。また，参照画像読み出し制御部５１４とメモリコントローラ８２との間では，ダイレクトメモリアクセス制御信号ＤＭＡ−ＣＯＮが入出力される。
【０２２８】
一方，メモリコントローラ８２は，上記の参照画像領域を特定する情報（ＰＯＳＸ，ＰＯＳＹ），ＳＩＺＥＹ，ＳＩＺＥＸに基づいて，メモリ空間内のアドレスＡｄｄ（バンクアドレス，ロウアドレス，コラムアドレス）を算出し，コマンドＣＭＤ，アドレスＡｄｄ，マルチバンクアクセス情報ＳＡ’，スタートバイト信号ＳＢ，書き込みデータＤａｔａなどをメモリ８６に供給する。また，メモリ８６から読み出された読み出しデータＤａｔａを受信する。
【０２２９】
図５４は，メモリ制御部の詳細な構成図である。メモリ制御部８２は，前述した画像処理制御部のようにメモリへのアクセスを要求するアクセス要求元ブロック８１−１〜８１−Ｎから，アクセス対象の画像領域の情報ＰＯＳＸ，ＰＯＳＹ，ＳＩＺＥＸ，ＳＩＺＥＹ，書き込みデータＤａｔａを受信するインターフェース制御部５４１−１〜Ｎと，これら
のインターフェース部を経由して上記の画像領域情報を受け取り，アドレスとコマンドを生成するアドレスコマンド生成部５４２−１〜Ｎを有する。これらのインターフェース制御部とアドレスコマンド生成部とは，調停回路５４０によりいずれが活性化されるべきか調停される。調停回路５４０により選択され活性化されているアドレスコマンド生成部５４２が，セレクタＳＥＬを経由して，コマンドＣＭＤ，アドレスＡｄｄ（バンクアドレス，ロウアドレス，コラムアドレス），マルチバンクアクセス情報ＳＡ’，スタートバイト信号ＳＢなどをメモリ８６に発行する。それにより，メモリ制御部８２は，調停により選択されたアクセス要求元ブロックのために，メモリ８６へのアクセス制御を行い，データ書き込みまたはデータ読み出しを行う。また，メモリ制御部８２は，必要な頻度でメモリに対してリフレッシュ要求なども行う。
【０２３０】
メモリ制御部８２が発行するコマンドＣＭＤには，例えば，モードレジスタセットコマンド，アクティブコマンド，リードコマンド，ライトコマンド，プリチャージコマンド，リフレッシュコマンドなど，通常のＳＤＲＡＭに必要なコマンドが含まれる。また，メモリ制御部８２内の設定レジスタ５４３には，フレーム画像ＦＭ−ＩＭＧの左上画素のアドレスや，メモリマッピング情報や，メモリ８６が有する機能についての情報が設定される。メモリが有する機能とは，例えば，後述するとおり，マルチバンクアクセス機能や，エンディアンに対応するデータ配列の切り替え機能などであり，コントロール対象のメモリが有する機能の有無がこの設定レジスタ５４３に設定される。
【０２３１】
図５５は，参照画像読み出し制御部５１４でのインター予測部５１３の演算を説明する図である。ＭＰＥＧの場合，マクロブロックＭＢを処理単位にしている。マクロブロックＭＢは１６×１６画素の輝度データと，８×８画素の色差（Ｃｂ，Ｃｒ）データ(Y:U:V=4:2:0の場合)で構成される。そして，このマクロブロックＭＢを４等分した８×８画素の
輝度データを含む１／４マクロブロックＱＭＢが，動きベクトルＭＶ，参照画像ＲＩＭＧの処理単位である。仮に，現在処理中のマクロブロックＭＢの左上座標が(MBaddrx,MBaddry)，そのマクロブロック分割情報がMbdivx,Mbdivy,動きベクトルMV＝（MVx,MVy）とすると，演算処理部５１５では，図示される演算式の演算により，参照画像ＲＩＭＧの左上座標（ＰＯＳＸ，ＰＯＳＹ）と横幅ＳＩＺＥＸと高さＳＩＺＥＹとが算出される。この横幅ＳＩＺＥＸは，メモリの１回のアクセスで入出力されるバイト数の倍数に設定され，高さＳＩＺＥＹは垂直方向の画素数に設定される。
【０２３２】
上記のようにして算出された参照画像特定情報（ＰＯＳＸ，ＰＯＳＹ），ＳＩＺＥＹ，ＳＩＺＥＸが，参照画像読み出し制御部５１４からメモリコントローラ８２に出力され，メモリコントローラ８２内のコマンドアドレス生成部５４２が，上記参照画像特定情報と，設定レジスタ５４３内のメモリマッピング情報とフレーム領域の左上のアドレスなどに基づいて，矩形アクセスに必要なメモリ空間のアドレスを生成する。
【０２３３】
図５６は，参照画像読み出し制御部５１４でのインター予測部５１３の演算例を示す図である。図５５の具体例である。まず，マクロブロックＭＢの左上座標が(MBaddrx,MBaddry)＝（０，０），マクロブロック分割情報がMbdivx,Mbdivy＝８，動きベクトルMV＝（MVx,Mvy）＝（１３，４）であるので，参照画像ＲＩＭＧの左上座標（ＰＯＳＸ，ＰＯＳＹ
），横幅ＳＩＺＥＸと高さＳＩＺＥＹは，次の通り演算で求められる。
ＰＯＳＸ＝０＋８＋１３＝２１
ＰＯＳＹ＝０＋８＋４＝１２
ＳＩＺＥＸ＝８，ＳＩＺＥＹ＝８
上記の参照画像ＲＩＭＧの矩形領域は，コラムアドレスで選択される４バイト領域の単位と整合しない。４バイト領域の単位と整合させるためには，図５６中の拡大領域Ｅ−ＲＩＭＧのように，左上座標（２０，１２），横幅１２，高さ８の領域にアクセスすることが必要になる。しかし，バイトバウンダリ機能を利用することで，４バイト単位の境界を
越えてバイト単位でアクセスが可能になる。このように，ＭＰＥＧなどの参照画像データのアクセスにおいて，バイトバウンダリ機能はアクセス効率の向上に寄与する。
【０２３４】
図５７は，メモリマッピング例を示す図である。図１に示したメモリマッピング１２と同様に，画像の画素とメモリ空間内のページ領域１４とがメモリマッピング１２のように対応付けられていて，隣接するページ領域は異なるバンクアドレスＢＡになるよう配置されている。ページ領域１４は，バンクアドレスＢＡとロウアドレスＲＡで選択される領域であり，各ページ領域１４は，コラムアドレスで選択される複数のメモリ単位領域（４バイト領域）で構成される。図５７の例では，ページ領域１４は，６４画素×１６画素の画像データを格納する単位である。
【０２３５】
図５８は，メモリマッピング１２におけるページ領域１４の構成を示す図である。バンクＢＡＮＫ０内のロウアドレスＲＡ０で特定されるページ領域１４は，コラムアドレスＣＡ０〜ＣＡ２５５のメモリ単位領域を有し，各コラムアドレスにより４バイトが選択され，コラムアドレスＣＡの折り返し幅（ステップ幅）が１６である。よって，ページ領域１４は，横幅が６４（＝４×１６）バイト，高さが１６（＝２５６／１６）バイトの構成になっている。
【０２３６】
図５９は，図５６の参照画像領域のメモリマップ上での配置を示す図である。図５９に示されるとおり，参照画像領域ＲＩＭＧは，左上座標（２１，１２），横幅８，高さ８であるので，コラムアドレスＣＡ５を先頭番地とし，バイトＢＹ１から横幅８バイト，高さ８バイトのメモリ領域に対応する。つまり，矩形アクセス領域の左端５９１は，コラムアドレスＣＡによる境界５９０から１バイト（図中５９２）だけシフトしている。よって，前述のバイトバウンダリ機能を有するメモリに対しては，アクティブコマンドＡＣＴと共にバンクアドレスＢＡ０，ロウアドレスＲＡ０を発行し，リードコマンドＲＤ（又はライトコマンドＷＲ）と共に先頭コラムアドレスＣＡ５，ＣＡ６〜ＣＡ１１７，ＣＡ１１８とスタートバイト信号ＳＢ＝１を連続して発行すれば良い。または，図４２〜４４で示した自動内部コラムアドレス生成機能を有するメモリに対しては，コラムアドレス折り返し幅CAWrap＝１６を設定しておき，リードコマンドＲＤ（又はライトコマンドＷＲ）と共に先頭コラムアドレスＣＡ５と，スタートバイト信号ＳＢ＝１と，矩形幅Rwidth＝２と，バースト長ＢＬ＝１６とを発行すれば良い。
【０２３７】
図６０は，参照画像領域のメモリマップ上での別の配置例を示す図である。この図では，参照画像領域ＲＩＭＧが，隣接するページ領域１４−０，１４−１にまたがっている。つまり，ページ領域の境界６００を超えている。この場合は，図７で説明したマルチバンクアクセス機能を有するメモリであれば，マルチバンクアクセス情報ＳＡ'を発行するこ
とで，１回のアクティブコマンドによりアクセスすることができる。メモリがマルチバンクアクセス機能を有していない場合は，バンクＢＡＮＫ０，１に対する複数回のアクティブコマンドを発行してアクセスしなければならない。よって，メモリコントローラは，コントロール対象の画像メモリがマルチバンクアクセス機能を有するか否かをレジスタに設定しておき，その設定情報に応じて，画像メモリへのアクセス制御を変更する必要がある。
【０２３８】
図６１は，バイトバウンダリ機能を有しないメモリに対するメモリコントローラでのタイミングチャート図である。図５９の参照画像ＲＩＭＧのアクセス例である。従来のＳＤＲＡＭにはバイトバウンダリ機能は設けられていない。その場合は，メモリコントローラは，図６１に示すような制御を行わなければならない。
【０２３９】
図６１中，参照画像読み出し制御部とメモリコントローラとの間の信号６１０と，メモリコントローラと画像メモリとの間の信号６１１とが示されている。前述したとおり，参
照画像読み出し制御部５１４は，メモリコントローラにアクセス要求ＲＥＱと共に参照画像領域の左上座標ＰＯＳＸ，ＰＯＳＹと横幅ＳＩＺＥＸ，高さＳＩＺＥＹの情報を送信し，メモリコントローラはそれに応答してアクノリッジ信号ＡＣＫを返信する。メモリマッピング情報とフレーム画像の左上原点のアドレスとはあらかじめ設定レジスタに設定されているものとする。
【０２４０】
このアクセス要求ＲＥＱに応答して，メモリコントローラは，画像メモリに対して，アクティブコマンドＡＣＴとバンクアドレスＢＡ＝０，ロウアドレスＲＡ＝０を発行して，メモリにアクティブ動作を行わせる。その後，メモリコントローラは，クロックＣＬＫに同期して，リードコマンドＲＤとバンクアドレスＢＡ＝０，コラムアドレスＣＡ＝５，６，７〜１１７，１１８，１１９（２４回）を発行して，４バイトデータを２４回受信する。その後，メモリコントローラは，ストローブ信号ＳＴＢをＨレベルにしてその受信したデータを読み出し制御部に送信する。
【０２４１】
図６２は，バイトバウンダリ機能を有するメモリに対するメモリコントローラでのタイミングチャート図である。この図は，図５９の参照画像ＲＩＭＧのアクセス例であり，メモリがバイトバウンダリ機能を有する場合の制御である。図中，参照画像読み出し制御部とメモリコントローラとの間の信号６２０と，メモリコントローラと画像メモリとの間の信号６２１とが示されている。
【０２４２】
この場合は，参照画像読み出し制御部からメモリコントローラに図６１と同じ信号が送信される。メモリコントローラは，画像メモリに対して，アクティブコマンドＡＣＴとバンクアドレスＢＡ＝０，ロウアドレスＲＡ＝０を発行して，メモリにアクティブ動作を行わせ，その後，メモリコントローラは，リードコマンドＲＤと，バンクアドレスＢＡ＝０と，コラムアドレスＣＡ＝５，６〜１１７，１１８（１６回）と，スタートバイト信号ＳＢ＝０１とを発行して，４バイトデータを１６回受信する。さらに，メモリコントローラは，ストローブ信号ＳＴＢをＨレベルにしてその受信した６４バイトのデータを読み出し制御部に送信する。メモリがバイトバウンダリ機能を有するので，リードコマンドの発行は１６回でよく，アクセス効率が高くなる。
【０２４３】
また，図示していないが，図４２〜４４で示した自動内部コラムアドレス生成機能を有するメモリに対しては，コラムアドレス折り返し幅CAWrap＝１６を設定しておき，リードコマンドＲＤと共に先頭コラムアドレスＣＡ５と，スタートバイト信号ＳＢ＝０１と，矩形幅Rwidth＝２と，バースト長ＢＬ＝１６とを発行すれば良い。それに応答して，画像メモリは内部でコラムアドレスを自動生成し矩形領域の４バイトデータを１６サイクルで出力し，メモリコントローラは，４バイトデータを１６回連続して受信する。
【０２４４】
図６３は，バイトバウンダリ機能とマルチバンクアクセス機能を有しないメモリに対するメモリコントローラでのタイミングチャート図である。この例は，図６０の参照画像ＲＩＭＧをアクセスする例であり，マルチバンクアクセス機能を有しない画像メモリに対する制御例である。図中，参照画像読み出し制御部とメモリコントローラとの間の信号６３０と，メモリコントローラと画像メモリとの間の信号６３１とが示されている。
【０２４５】
マルチバンクアクセス機能を有しないメモリは，図４５に示したとおり，バンク境界をまたぐ領域へのアクセスは不可能である。したがって，この場合は，メモリコントローラは，アクティブコマンドＡＣＴとＢＡ＝０，ＲＡ＝０を発行してページ領域１４−０をアクティブ動作させ，リードコマンドＲＤと共にバンクアドレスＢＡ＝０，コラムアドレスＣＡ＝１５〜１２７を発行して，８バイトのデータを受信する。さらに，メモリコントローラは，アクティブコマンドＡＣＴとＢＡ＝１，ＲＡ＝０を発行してページ領域１４−１をアクティブ動作させ，リードコマンドＲＤと共にバンクアドレスＢＡ＝１，コラムアド
レスＣＡ＝０，１〜１１２，１１３を発行して，１６バイトのデータを受信する。そして，メモリコントローラは，受信した２４バイトのデータを参照画像読み出し制御部に送信する。
【０２４６】
図６４は，マルチバンクアクセス機能とバイトバウンダリ機能を有するメモリに対するメモリコントローラにおけるタイミングチャート図である。これも図６０の参照画像ＲＩＭＧをアクセスする例である。図中，参照画像読み出し制御部とメモリコントローラとの間の信号６４０と，メモリコントローラと画像メモリとの間の信号６４１とが示されている。
【０２４７】
メモリコントローラは，アクティブコマンドＡＣＴと共にバンクアドレスＢＡ＝０，ロウアドレスＲＡ＝０，そしてマルチバンクアクセス情報ＳＡ’＝１０（横方向に隣接する２バンクのアクセスを示す）を発行する。これに応答して，画像メモリは，バンクＢＡ＝０のバンクをアクティブ動作させる。そして，メモリコントローラは，リードコマンドＲＤと共に，スタートバイト信号ＳＢ＝０１とバンクアドレスＢＡ，コラムアドレスＣＡを順次発行する。このコラムアドレスＣＡ＝１５に応答して，画像メモリは，ＢＡ＝１のバンクもアクティブ動作させる。メモリコントローラは，１６回のリードコマンドＲＤに対応して，１６バイトのデータを受信する。さらに，メモリコントローラは，受信した１６バイトのデータを参照画像読み出し制御部に送信する。
【０２４８】
このように，メモリコントローラは，マルチバンクアクセス機能を有するメモリに対しては，異なるバンク領域にまたがるデータであっても，１回のアクティブコマンドを発行すればよい。
【０２４９】
図６５は，メモリコントローラの制御動作のフローチャート図である。まず，上位のＣＰＵによりメモリコントローラ内の設定レジスタにマルチバンクアクティブ機能のＯＮ／ＯＦＦが設定される（Ｓ１）。参照画像読み出し制御部が，動きベクトル情報，マクロブロック分割情報，対象マクロブロック情報により，参照画像ブロックの座標（ＰＯＳＸ，ＰＯＳＹ）とサイズ（ＳＩＺＥＸ，ＳＩＺＥＹ）を算出し（Ｓ２），矩形アクセスのリクエストをそれらの矩形パラメータと共にメモリコントローラに発行する（Ｓ３）。
【０２５０】
メモリコントローラは，この矩形パラメータ（ＰＯＳＸ，ＰＯＳＹ）（ＳＩＺＥＸ，ＳＩＺＥＹ）と，設定レジスタに設定されているメモリマップ情報及びフレーム画像のアドレス情報とから，矩形アクセスで発行すべきＢＡ，ＲＡ，ＣＡ，ＳＢ，ＳＡ’を算出する（Ｓ４）。マルチバンクアクティブ機能がＯＮの場合は（Ｓ５のＹＥＳ），メモリコントローラは，アクティブコマンドＡＣＴと共にＢＡ，ＲＡ，ＳＡ’を発行し，更に，リードコマンドＲＤと共にＢＡ，ＣＡ，ＳＢを順次発行しながら，リードデータを受信する（Ｓ６，Ｓ７，Ｓ８）。ライト動作の場合は，リードコマンドの代わりにライトコマンドＷＲと共にＢＡ，ＣＡ，ＳＢを順次発行しながら，ライトデータを出力する。
【０２５１】
また，マルチバンクアクティブ機能がＯＦＦの場合は（Ｓ５のＮＯ），メモリコントローラは，リクエストのあった矩形がページ領域，つまりバンクをまたぐか否かをチェックし（Ｓ９），またがない場合（Ｓ９のＮＯ）は，アクティブコマンドＡＣＴと共にＢＡ，ＲＡを発行し，更に，リードコマンドＲＤと共にＢＡ，ＣＡ，ＳＢを順次発行しながら，リードデータを受信する（１０，１１，１２）。ライト動作の場合は，リードコマンドの代わりにライトコマンドＷＲと共にＢＡ，ＣＡ，ＳＢを順次発行しながら，ライトデータを出力する。
【０２５２】
さらに，バンクをまたぐ場合（Ｓ９のＹＥＳ），バイトバウンダリ機能を利用できないので，メモリコントローラは，図５６に示した拡大矩形領域Ｅ−ＲＩＭＧの座標ＰＯＳＸ
と幅ＳＩＺＥＸを算出し，それに対応する左上座標のアドレスＢＡ，ＲＡ，ＣＡを算出する（Ｓ１３）。そして，拡大矩形領域に対して，アクティブコマンドＡＣＴと共にＢＡ，ＲＡを発行を発行し，リードコマンドＲＤと共にＢＡ，ＣＡを順次発行しながらリードデータを受信する（Ｓ１５，１６，１７）。そして，左上座標のバンク内のリードが完了すると（Ｓ１７のＹＥＳ，Ｓ１４のＹＥＳ），一旦プリチャージコマンドを発生したのち，次のバンクに対してアクティブコマンドを発生し，更にリードコマンドＲＤと共にＢＡ，ＣＡを順次発行しながらリードデータを受信する（Ｓ１９，Ｓ１６，１７）。そのバンク内のデータを全て受信し（Ｓ１７のＹＥＳ），全てのデータ読み出しが完了したら（Ｓ１８），メモリ制御を終了する。
【０２５３】
なお，メモリコントローラの設定レジスタに，バイトバウンダリ機能をＯＦＦにする設定がある場合は，図６５の構成Ｓ１３〜Ｓ１８により図６１のようにメモリコントローラがアクティブコマンドとリードコマンドと必要なアドレスとを発行する。
【０２５４】
このように，メモリコントローラは，内蔵の設定レジスタにバイトバウンダリ機能のＯＮ，ＯＦＦやマルチバンクアクティブ機能のＯＮ，ＯＦＦとを設定可能であり，制御対象の画像メモリの機能に応じて，必要なコマンドとアドレス，マルチバンク情報，スタートバイト情報，アップモード，ダウンモード，オルターナティブなどのバイト組み合わせ情報などを適宜発行する。
【０２５５】
図６６は，メモリコントローラの制御動作のフローチャート図である。この例は，図３５，３６に示したエンディアンに対応して入出力データの入れ替え機能を制御対象の画像メモリが有するか否かをメモリコントローラに設定できるようになっている。まず，上位のＣＰＵがメモリコントローラの設定レジスタに，画像メモリにおける出力データの並び替え機能の有無を設定する（Ｓ２０）。そして，参照画像読み出し制御部が，動きベクトル情報，マクロブロック分割情報，対象マクロブロック情報により，参照画像ブロックの座標（ＰＯＳＸ，ＰＯＳＹ）とサイズ（ＳＩＺＥＸ，ＳＩＺＥＹ）を算出し（Ｓ２１），矩形アクセスのリクエストをそれらの矩形パラメータと共にメモリコントローラに発行する（Ｓ２２）。
【０２５６】
次に，メモリコントローラは，この矩形パラメータ（ＰＯＳＸ，ＰＯＳＹ）（ＳＩＺＥＸ，ＳＩＺＥＹ）と，設定レジスタに設定されているメモリマップ情報及びフレーム画像のアドレス情報とから，矩形アクセスで発行すべきＢＡ，ＲＡ，ＣＡ，ＳＢ，ＳＡ’を算出する（Ｓ２３）。そして，出力データの並び替え機能がＯＮに設定されている場合は（Ｓ２４のＹＥＳ），メモリコントローラは，アクティブコマンドと共にバンクアドレスＢＡ，ロウアドレスＲＡ，マルチバンク情報ＳＡ’を発行し，さらにリードコマンドと共にバンクアドレスＢＡ，コラムアドレスＣＡ，スタートバイト情報ＳＢを発行する（Ｓ２５）。その後は，全てのデータの読み出しが完了するまで，リードコマンド，ＢＡ，ＣＡ，ＳＢを繰り返し発行する（Ｓ２６，Ｓ２７）。
【０２５７】
一方，出力データの並び替え機能がＯＦＦに設定されている場合は（Ｓ２４のＮＯ），メモリコントローラは，アクティブコマンドと共にバンクアドレスＢＡ，ロウアドレスＲＡ，マルチバンク情報ＳＡ’を発行し，さらにリードコマンドと共にバンクアドレスＢＡ，コラムアドレスＣＡ，スタートバイト情報ＳＢを発行する（Ｓ２５）。その後は，全てのデータの読み出しが完了するまで，リードコマンド，ＢＡ，ＣＡ，ＳＢを繰り返し発行すると共に，受信したデータの並びが元の画像データの順番になるように並び替えを行う（Ｓ２８，Ｓ２９，Ｓ３０）。
【０２５８】
上記の図６５と図６６とは，設定レジスタの設定項目によって適宜組み合わせることができる。
【０２５９】
なお，上記の実施の形態では，複数画素の画像データを二次元配置したデジタル画像データを記憶する画像メモリを例にして説明した。しかしながら，本発明は，画像データを記憶する画像メモリに限定されず，画像データ以外でも二次元配列されたデータを所定のマッピングルールに基づいて記憶するメモリ装置に適用可能である。記憶データが二次元配列されたデータであれば，その二次元配列データ内の任意の矩形領域をアクセスするときに複数のメモリ単位領域に跨ってデータにアクセスすることが求められることがある。その場合にも本発明は適用可能である。
【０２６０】
以上の実施の形態をまとめると，次の付記のとおりである。
【０２６１】
（付記１）アドレスにより選択される複数のメモリ単位領域を有するメモリセルアレイと，
複数の入出力端子と，
前記メモリセルアレイと複数の入出力端子との間に設けられる入出力ユニットとを有し，
前記メモリ単位領域内には，前記複数の入出力端子に対応する複数のバイト又はビットのデータが記憶され，
さらに，前記メモリセルアレイと入出力ユニットは，第１の動作コードに応答して，入力アドレスと前記バイト又はビットの組み合わせ情報とに基づいて，前記入力アドレスに対応する第１のメモリ単位領域とそれに隣接する第２のメモリ単位領域内の複数のバイト又はビットにアクセスし，前記アクセスした第１及び第２のメモリ単位領域の複数のバイト又はビットから，前記組み合わせ情報に基づく組み合わせの複数のバイト又はビットを，前記複数の入出力端子に対応付けることを特徴とするメモリ装置。
【０２６２】
（付記２）付記１において，
前記アドレスは，ロウアドレスとコラムアドレスとを有し，
前記メモリセルアレイは，前記ロウアドレスで選択される複数のページ領域を有し，当該ページ領域は，前記コラムアドレスで選択される複数の前記メモリ単位領域を有し，
アクティブコマンド，リード又はライトコマンドが供給され，前記第１の動作コードが前記リード又はライトコマンドであり，
前記アクティブコマンドに応答して，前記ロウアドレスで選択されるページ領域がアクティブ動作を行い，前記リード又はライトコマンドに応答して，前記コラムアドレスに対応する前記第１のメモリ単位領域とそれに隣接する第２のメモリ単位領域の複数のバイト又はビットから，前記組み合わせ情報に基づく組み合わせの複数のバイト又はビットが，前記複数の入出力端子に対応付けられるメモリ装置。
【０２６３】
（付記３）付記２において，
二次元配列データが前記複数のメモリ単位領域に所定のマッピングルールにしたがって記憶され，
前記メモリセルアレイは，複数のバンクを有し，各バンクは複数の前記ページ領域を有し，各ページ領域は複数のメモリ単位領域を有し，
前記アクティブコマンドと共に，前記バンクを選択するバンクアドレスと前記ロウアドレスが供給され，前記リード又はライトコマンドと共に，前記バンクアドレス及びコラムアドレスと，前記組み合わせ情報とが供給されるメモリ装置。
【０２６４】
（付記４）付記３において，
前記組み合わせ情報は，前記メモリ単位領域内の先頭バイト又は先頭ビットを示す第１の情報（ＳＢ）と，前記マッピングルールを示す第２の情報（ＢＭＲ）とを有し，
前記第１の情報と第２の情報とが前記リード又はライトコマンドと共に供給されるメモ
リ装置。
【０２６５】
（付記５）付記３において，
前記組み合わせ情報は，前記メモリ単位領域内の先頭バイト又は先頭ビットを示す第１の情報（ＳＢ）と，前記マッピングルールを示す第２の情報（ＢＭＲ）とを有し，
前記第１の情報が前記リード又はライトコマンドと共に供給され，
前記第２の情報が，前記アクティブコマンドに先行するモードレジスタセットコマンドと共に供給され，
前記第２の情報がモードレジスタ内に設定されるメモリ装置。
【０２６６】
（付記６）付記１において，
二次元配列データが前記複数のメモリ単位領域に所定のマッピングルールにしたがって記憶され，
前記組み合わせ情報は，前記メモリ単位領域内の先頭バイト又は先頭ビットを示す第１の情報（ＳＢ）と，前記マッピングルールを示す第２の情報（ＢＭＲ）とを有し，
前記マッピングルールを示す第２の情報には，前記二次元配列データの配列順と前記メモリ単位領域内のデータの配列順とが同じであるビッグエンディアンと，前記二次元配列データの配列順と前記メモリ単位領域内のデータの配列順とが逆であるリトルエンディアンと，前記二次元配列データの奇数及び偶数の配列順と前記メモリ単位領域内のデータの奇数及び偶数の配列順とが異なる奇数偶数反転ルールとを含むマッピングルールグループ内のいずれかが含まれるメモリ装置。
【０２６７】
（付記７）付記１において，
前記メモリセルアレイは，複数のバンクを有し，各バンクは複数の前記ページ領域を有し，各ページ領域は複数のメモリ単位領域を有し，
前記アドレスは，バンクアドレスとロウアドレスとコラムアドレスとを有し，
前記ページ領域が前記バンクアドレスとロウアドレスで選択され，前記メモリ単位領域が前記バンクアドレスとコラムアドレスで選択され，
動作コードとしてアクティブコマンド，リード又はライトコマンドが供給され，前記第１の動作コードが前記リード又はライトコマンドであり，
前記アクティブコマンドと共に，前記バンクを選択するバンクアドレスと前記ロウアドレスが供給され，それに応答して，前記バンクアドレス及びロウアドレスで選択されるページ領域がアクティブ動作を行い，
前記リード又はライトコマンドと共に，前記バンクアドレス及びコラムアドレスと前記組み合わせ情報とが供給され，それに応答して，前記バンクアドレス及びコラムアドレスに対応する前記第１のメモリ単位領域とそれに隣接する第２のメモリ単位領域の複数のバイト又はビットから，前記組み合わせ情報に基づく組み合わせの複数のバイト又はビットが，前記複数の入出力端子に対応付けられるメモリ装置。
【０２６８】
（付記８）付記１において，
前記メモリセルアレイは複数のバンクに分割され，各バンク内のメモリセルアレイは複数の前記ページ領域を有し，各ページ領域は複数のメモリ単位領域を有し，
前記アドレスは，バンクアドレスとロウアドレスとコラムアドレスとを有し，
前記ページ領域が前記バンクアドレスとロウアドレスで選択され，前記メモリ単位領域が前記バンクアドレスとコラムアドレスで選択され，
前記バンクは，前記メモリセルアレイと，コラムデコーダと，ロウデコーダと，前記入出力ユニットとを有し，
前記入出力ユニットは，前記メモリセルアレイにアクセスされるデータをラッチするデータラッチ回路と，前記データラッチ回路内のデータを前記組み合わせ情報に基づいて選択するデータバススイッチ回路とを有するメモリ装置。
【０２６９】
（付記９）付記８において，
前記リード又はライトコマンドに応答して，前記コラムデコーダは，供給コラムアドレスの第１のデコード信号と前記供給コラムアドレスに隣接するコラムアドレスの第２のデコード信号とを順次生成し，前記第１のデコード信号に対応するデータが第１のデータラッチ回路に格納され，前記第２のデコード信号に対応するデータが第２のデータラッチ回路に格納され，
前記リードコマンドの場合は，前記第１，第２のデータラッチ回路内のデータが前記データバススイッチ回路により選択されて前記入出力端子に出力され，
前記ライトコマンドの場合は，前記入出力端子に入力されたデータが前記データバススイッチ回路により選択された前記第１，第２のデータラッチ回路に格納されるメモリ装置。
【０２７０】
（付記１０）付記８において，
前記リード又はライトコマンドに応答して，前記コラムデコーダは，供給コラムアドレスの第１のデコード信号と前記供給コラムアドレスに隣接するコラムアドレスの第２のデコード信号とを同時に生成し，前記第１のデコード信号に対応するデータが第１のデータラッチ回路に格納され，前記第２のデコード信号に対応するデータが第２のデータラッチ回路に格納され，
前記リードコマンドの場合は，前記第１，第２のデータラッチ回路内のデータが前記データバススイッチ回路により選択されて前記入出力端子に出力され，
前記ライトコマンドの場合は，前記入出力端子に入力されたデータが前記データバススイッチ回路により選択された前記第１，第２のデータラッチ回路に格納されるメモリ装置。
【０２７１】
（付記１１）付記１０において，
前記コラムデコーダは，前記第１，第２のデコード信号に加えて，更に隣接するコラムアドレスの第３，第４のデコード信号を同時に生成し，前記第３，第４のデコード信号に対するデータが第３，第４のデータラッチ回路に格納され，
前記リードコマンドの場合は，前記第１，第２，第３，第４のデータラッチ回路内のデータが前記データバススイッチ回路により選択されて前記入出力端子に出力され，
前記前記ライトコマンドの場合は，前記入出力端子に入力されたデータが前記データバススイッチ回路により選択された前記第１，第２のデータラッチ回路に格納されるメモリ装置。
【０２７２】
（付記１２）付記８において，
前記メモリセルアレイは，複数のバイト又はビット領域に分割され，各バイト又はビット領域は偶数コラムアドレスでアクセスされる偶数バイト又はビット領域と奇数コラムアドレスでアクセスされる奇数バイト又はビット領域とを有し，
前記データバススイッチ回路は，前記複数のバイト又はビット領域それぞれにおいて，偶数バイト又はビット領域か，あるいは奇数バイト又はビット領域かのいずれかを入出力端子群に接続するスイッチ群を有し，当該スイッチ群が前記供給コラムアドレスと組み合わせ情報とに応じて導通・非導通制御されるメモリ装置。
【０２７３】
（付記１３）付記８において，
前記メモリセルアレイは，複数のバイト又はビット領域に分割され，各バイト又はビット領域は偶数コラムアドレスでアクセスされる偶数バイト又はビット領域と奇数コラムアドレスでアクセスされる奇数バイト又はビット領域とを有し，
前記データバススイッチ回路は，前記複数のバイト又はビット領域それぞれにおいて，偶数バイト又はビット領域か，あるいは奇数バイト又はビット領域かのいずれかをいずれ
かの入出力端子群に接続するスイッチ群を有し，当該スイッチ群が前記供給コラムアドレスと組み合わせ情報とに応じて導通・非導通制御されるメモリ装置。
【０２７４】
（付記１４）付記１３において，
二次元配列データが前記複数のメモリ単位領域に所定のマッピングルールにしたがって記憶され，
前記組み合わせ情報がアップモードかダウンモードかに応じて，前記データバススイッチ回路は，前記複数のバイト又はビット領域のバイト又はビットデータを，アップモードまたはダウンモードの組み合わせで前記入出力端子群に接続するメモリ装置。
【０２７５】
（付記１５）付記１において，
前記メモリセルアレイは複数のバンクに分割され，各バンク内のメモリセルアレイは複数の前記ページ領域を有し，各ページ領域は複数のメモリ単位領域を有し，
前記アドレスは，バンクアドレスとロウアドレスとコラムアドレスとを有し，
前記ページ領域が前記バンクアドレスとロウアドレスで選択され，前記メモリ単位領域が前記バンクアドレスとコラムアドレスで選択され，
前記バンクは，複数のバイト又はビット領域に分割され，各バイト又はビット領域が前記メモリセルアレイと，コラムデコーダと，前記入出力ユニットとを有し，
前記複数のバイト又はビット領域内のコラムデコーダは，前記供給されるコラムアドレスと組み合わせ情報に基づくコラムアドレスのデコード信号をそれぞれ出力し，前記メモリセルアレイが前記デコード信号に対応するバイト又はビットのデータの入出力を行うメモリ装置。
【０２７６】
（付記１６）付記１５において，
前記供給されるコラムアドレスと組み合わせ情報とに基づいて，前記複数のバイト又はビット領域内のコラムデコーダへ供給するコラムアドレスを制御するコラムアドレス制御回路（２９０）を有するメモリ装置。
【０２７７】
（付記１７）付記１５において，
前記入出力ユニットは，前記複数のバイト又はビット領域と前記入出力端子群とを接続するスイッチ群を有し，当該スイッチ群は，前記供給される組み合わせ情報のアップモードとダウンモードとに応じて，前記複数のバイト又はビット領域のバイト又はビットデータを，アップモードまたはダウンモードの組み合わせで前記入出力端子群に接続するメモリ装置。
【０２７８】
（付記１８）付記１５において，
二次元配列データが前記複数のメモリ単位領域に所定のマッピングルールにしたがって記憶され，
前記供給されるコラムアドレスと組み合わせ情報とに加えて，前記二次元配列データのアクセスされる矩形領域の幅情報と矩形サイズ情報とを供給され，
さらに，１回のリード又はライトコマンドに応答して，前記供給コラムアドレス，組み合わせ情報，矩形領域の幅情報と矩形サイズ情報に基づき，前記複数のバイト又はビット領域のコラムデコーダに，前記矩形領域に対応するコラムアドレスの組み合わせ群を順番に供給するコラム制御部を有するメモリ装置。
【０２７９】
（付記１９）付記１に記載されたメモリ装置と，
前記第１の動作コードと共に，前記アドレスと，前記バイト又はビットの組み合わせ情報とを前記メモリ装置に供給して，前記メモリ装置内の第１及び第２のメモリ単位領域内の複数のバイト又はビットにアクセスするメモリコントローラとを有するメモリシステム。
【０２８０】
（付記２０）付記１９において，
前記メモリ装置において，
前記メモリセルアレイは，複数のバンクを有し，各バンクは複数の前記ページ領域を有し，各ページ領域は複数のメモリ単位領域を有し，
前記アドレスは，バンクアドレスとロウアドレスとコラムアドレスとを有し，
前記ページ領域が前記バンクアドレスとロウアドレスで選択され，前記メモリ単位領域が前記バンクアドレスとコラムアドレスで選択され，
動作コードとしてアクティブコマンド，リード又はライトコマンドが供給され，前記第１の動作コードが前記リード又はライトコマンドであり，
前記アクティブコマンドと共に，前記バンクを選択するバンクアドレスと前記ロウアドレスが供給され，それに応答して，前記バンクアドレス及びロウアドレスで選択されるページ領域がアクティブ動作を行い，
前記リード又はライトコマンドと共に，前記バンクアドレス及びコラムアドレスと前記組み合わせ情報とが供給され，それに応答して，前記バンクアドレス及びコラムアドレスに対応する前記第１のメモリ単位領域とそれに隣接する第２のメモリ単位領域の複数のバイト又はビットから，前記組み合わせ情報に基づく組み合わせの複数のバイト又はビットが，前記複数の入出力端子に対応付けられ，
前記メモリコントローラは，前記アクティブコマンドと共に，前記バンクを選択するバンクアドレスと前記ロウアドレスとを，メモリ装置に供給し，前記リード又はライトコマンドと共に，前記バンクアドレス及びコラムアドレスと前記組み合わせ情報とを供給するメモリシステム。
【０２８１】
（付記２１）付記１９において，
二次元配列データが前記複数のメモリ単位領域に所定のマッピングルールにしたがって記憶され，
前記メモリコントローラは，前記二次元配列データ内の所定の矩形領域を特定する情報に基づいて，前記アドレスと前記バイト又はビットの組み合わせ情報を算出することを特徴とするメモリシステム。
【０２８２】
（付記２２）付記１に記載されたメモリ装置を制御するメモリコントローラにおいて，
前記第１の動作コードと共に，前記アドレスと，前記バイト又はビットの組み合わせ情報とを前記メモリ装置に供給して，前記メモリ装置内の第１及び第２のメモリ単位領域内の複数のバイト又はビットにアクセスするメモリコントローラ。
【０２８３】
（付記２３）付記２２において，
二次元配列データが前記複数のメモリ単位領域に所定のマッピングルールにしたがって記憶され，
前記二次元配列データ内の所定の矩形領域を特定する情報に基づいて，前記アドレスと前記バイト又はビットの組み合わせ情報を算出するメモリコントローラ。
【０２８４】
（付記２４）
半導体基板上に回路を集積した半導体集積回路装置において，
ワード線およびビット線に接続された複数のメモリセルを有するメモリ単位領域が，マトリックス状に配置されたメモリアレイと、
外部から入力されるリードコマンドに応答して、複数のメモリセルから複数のデータを読み出す入出力ユニットとを有し，
前記入出力ユニットは，組み合わせ情報に応じて、前記読み出される複数データの組み合わせを変更することを特徴とする半導体集積回路。
【０２８５】
（付記２５）
付記２４において，前記組み合わせ情報は、前記半導体基板に内蔵されたレジスタに記憶される半導体集積回路。
【０２８６】
（付記２６）
付記２５において，外部から入力されるモードレスジタセットコマンドに応答して，前記組み合わせ情報が前記レジスタに記憶される半導体集積回路。
【０２８７】
（付記２７）
付記２４において，前記組み合わせ情報は、前記リードコマンドと関連して外部から入力される半導体集積回路。
【０２８８】
（付記２８）
付記２４〜２７のいずれかにおいて，前記メモリ単位領域の複数データは単一のコラムアドレスにそれぞれ割り当てられている半導体集積回路。
【０２８９】
（付記２９）
付記２４〜２７のいずれかにおいて，前記組み合わせられて読み出される複数データは，第１のコラムアドレスに割り当てられた第１の複数データの一部と第２のコラムアドレスに割り当てられた第２の複数データの一部とで構成される半導体集積回路。
【０２９０】
（付記３０）
付記２９において，前記第１の複数データは、第１、第２、第３及び第４のデータからなり、前記第２の複数データは第５、第６、第７及び第８のデータからなり、前記組み合わせ情報が第１の情報のとき、前記読み出される複数データは前記第２、第３、第４及び第５データで構成され、前記組み合わせ情報が第２の情報のとき、前記読み出される複数データは前記第３、第４、第５及び第６データで構成される半導体集積回路。
【０２９１】
（付記３１）
付記３０において，前記組み合わせ情報が第３の情報のとき、前記読み出される複数データは前記第４、第５、第６及び第７データで構成される半導体集積回路。
【０２９２】
（付記３２）
半導体メモリコントローラ装置と表示画像データを記憶する半導体メモリ装置とを有する画像処理システムにおいて、
前記半導体メモリ装置は複数のバンクを有し、各バンク内に複数のワード線を有し、前記複数バンクはお互いに異なるバンクアドレスが割り当てられ、前記各バンク内の複数のワード線はお互いに異なるロウアドレスが割り当てられ、前記バンクアドレスと前記ロウアドレスによりページ領域が特定され、前記ページ領域は異なるコラムアドレスにそれぞれ割り当てられた複数のメモリ単位領域を有し、
前記半導体メモリコントローラは，前記表示画像データを所定のメモリマッピングに基づいて前記半導体メモリ装置内の前記複数のページ領域に記憶するよう制御し，
当該メモリマッピングでは上下左右に隣接するページ領域には異なるバンクアドレスが割り当てられ，
前記半導体メモリ装置は，前記半導体メモリコントローラ装置から供給される組み合わせ情報に基づき、２つの前記メモリ単位領域内のデータを組み合わせて前記半導体コントローラ装置へ出力することを特徴とする画像処理システム。
【０２９３】
（付記３３）
付記３２において，前記半導体メモリコントローラ装置から出力された前記組み合わせ
情報は、前記半導体メモリ装置内のレジスタに記憶される画像処理システム。
【０２９４】
（付記３４）
付記３３において，前記半導体メモリコントローラ装置は前記組み合わせ情報とモードレスジタセットコマンドを出力し、前記半導体メモリ装置は前記モードレスジタセットコマンドに応答して前記組み合わせ情報を前記レジスタに記憶する画像処理システム。
【０２９５】
（付記３５）
付記３２において，前記半導体メモリコントローラ装置は前記組み合わせ情報とリードコマンドを前記半導体メモリ装置に出力する画像処理システム。
【０２９６】
（付記３６）
付記３２において，前記ページ領域は第１のコラムアドレスに割り当てられた第１のメモリ単位領域と第２のコラムアドレスに割り当てられた第２のメモリ単位領域とを有し，前記半導体メモリコントローラ装置から供給される前記組み合わせ情報に基づき、前記半導体メモリ装置は前記第１および第２のメモリ単位領域のデータを前記半導体メモリコントローラ装置へ出力する画像処理システム。
【０２９７】
（付記３７）
付記３６において，前記第１のメモリ単位領域は、第１、第２、第３及び第４のデータからなり、前記第２のメモリ単位領域は第５、第６、第７及び第８データからなり、前記組み合わせ情報が第１の情報のとき、前記半導体メモリ装置は前記第２、第３、第４及び第５のデータを前記半導体メモリコントロ-ラ装置に出力し、前記組み合わせ情報が第２
の情報のとき、前記半導体メモリ装置は前記第３、第４、第５及び第６のデータを前記半導体メモリコントローラ装置に出力する画像処理システム。
【０２９８】
（付記３８）
付記３６において，前記組み合わせ情報が第３情報のとき、前記半導体メモリ装置は前記第４、第５、第６及び第７データを前記半導体コントローラ装置に出力する画像処理システム。
【０２９９】
（付記３９）
付記２４に記載された半導体集積回路装置を制御する半導体メモリコントローラにおいて、
前記リードコマンドと、前記組み合わせ情報とを前記半導体集積回路装置に供給すること
を特徴とする半導体メモリコントローラ。
【０３００】
（付記４０）
半導体メモリコントローラにおいて、
半導体メモリ装置をアクセスするためにリードコマンド、バンクアドレス、ロウアドレス、コラムアドレスを生成するコマンド・アドレス生成部と、
スタートバイト信号を生成するスタートバイト生成部とを有し、
前記バンクアドレスと前記ロウアドレスにより前記半導体メモリ装置内のページ領域を指定し、前記コラムアドレスにより前記ページ領域内のメモリ単位領域を指定し、前記スタートバイト信号により前記メモリ単位領域内に含まれる複数のデータ群から１つのデータ群を選択することを特徴とする半導体メモリコントローラ。
【０３０１】
（付記４１）
半導体基板上に回路を集積した半導体集積回路装置において，
符号化された画像データを復号化する画像処理制御部と、
画像メモリを制御するメモリ制御部と、
前記画像メモリが有する機能を示す機能情報を設定する設定レジスタとを有し、
前記画像処理部は矩形画像の始点座標と当該矩形画像の縦及び横サイズ情報を前記メモリ制御部へ出力し、
前記メモリ制御部は、前記始点座標、縦及び横サイズ情報及び前記設定レジスタに設定された設定情報に基づいて、前記画像メモリをアクセスするためのコマンド、アドレス、スタートバイト信号を生成し、前記スタートバイト信号は前記アドレスで選択される画像メモリ内のメモリ単位領域のスタート位置を示すことを特徴とする半導体集積回路装置。
【０３０２】
（付記４２）
付記４１において，前記設定レジスタには，更に，画像データと画像メモリのアドレス論理空間との対応を示すメモリマップ情報が設定されることを特徴とする半導体集積回路装置。
【０３０３】
（付記４３）
付記４１において，前記アドレスはバンクアドレス、ロウアドレス、コラムアドレスを有し、バンクアドレスとロウアドレスにより前記画像メモリ内のページ領域を指定し、コラムアドレスにより前記ページ領域内の前記単位メモリ領域を指定し、前記スタートバイト信号により前記単位メモリ領域内に含まれる複数のデータ群内の１つのデータ群が選択されることを特徴とする半導体集積回路装置。
【符号の説明】
【０３０４】
１０：表示デバイス      １２：メモリマッピング      １４，１４Ｅ：メモリ単位領域１５：画像メモリ      ２２：矩形領域      ＳＡ：リフレッシュバンク情報
ＳＢ，ＢＭＲ：バイト組み合わせ情報
ＳＢ：第１の情報（スタートバイト情報）      ＢＭＲ：第２の情報（ＵＰ，ＤＯＷＮ，ＡＬ）
ＳＡ’：マルチバンク情報
【図４】
0005459363.tif 000002
【図８】
0005459363.tif 000003
【図９】
0005459363.tif 000004
【図１０】
0005459363.tif 000005
【図１１】
0005459363.tif 000006
【図１２】
0005459363.tif 000007
【図１３】
0005459363.tif 000008
【図１４】
0005459363.tif 000009
【図１５】
0005459363.tif 000010
【図１６】
0005459363.tif 000011
【図１７】
0005459363.tif 000012
【図１９】
0005459363.tif 000013
【図２０】
0005459363.tif 000014
【図２１】
0005459363.tif 000015
【図２２】
0005459363.tif 000016
【図２４】
0005459363.tif 000017
【図２９】
0005459363.tif 000018
【図３５】
0005459363.tif 000019
【図３６】
0005459363.tif 000020
【図３７】
0005459363.tif 000021
【図４０】
0005459363.tif 000022
【図４１】
0005459363.tif 000023
【図４２】
0005459363.tif 000024
【図４３】
0005459363.tif 000025
【図４４】
0005459363.tif 000026
【図４５】
0005459363.tif 000027
【図４６】
0005459363.tif 000028
【図４７】
0005459363.tif 000029
【図５１】
0005459363.tif 000030
【図５２】
0005459363.tif 000031
【図５３】
0005459363.tif 000032
【図５４】
0005459363.tif 000033
【図５５】
0005459363.tif 000034
【図５６】
0005459363.tif 000035
【図５７】
0005459363.tif 000036
【図５８】
0005459363.tif 000037
【図５９】
0005459363.tif 000038
【図６０】
0005459363.tif 000039
【図６１】
0005459363.tif 000040
【図６２】
0005459363.tif 000041
【図６３】
0005459363.tif 000042
【図６４】
0005459363.tif 000043
【図６５】
0005459363.tif 000044
【図６６】
0005459363.tif 000045
【図１】
0005459363.tif 000046
【図２】
0005459363.tif 000047
【図３】
0005459363.tif 000048
【図５】
0005459363.tif 000049
【図６】
0005459363.tif 000050
【図７】
0005459363.tif 000051
【図１８】
0005459363.tif 000052
【図２３】
0005459363.tif 000053
【図２５】
0005459363.tif 000054
【図２６】
0005459363.tif 000055
【図２７】
0005459363.tif 000056
【図２８】
0005459363.tif 000057
【図３０】
0005459363.tif 000058
【図３１】
0005459363.tif 000059
【図３２】
0005459363.tif 000060
【図３３】
0005459363.tif 000061
【図３４】
0005459363.tif 000062
【図３８】
0005459363.tif 000063
【図３９】
0005459363.tif 000064
【図４８】
0005459363.tif 000065
【図４９】
0005459363.tif 000066
【図５０】
0005459363.tif 000067