(57)【特許請求の範囲】
【請求項１】
（ａ）デジタルフィルタリング動作の前の入ってくる受信信号（ＲＳＳＩ）のトータル電力Ｉを、デジタルフィルタリング動作の後の入ってくる受信信号（ＲＭＳＳＩ）のトータル電力Ｃと比較することによって、ジャマーを検出することと、
（ｂ）前記（ａ）の検出に少なくとも部分的に基づいて、周波数変調（ＦＭ）ラジオ受信機内のフェーズロックドループ（ＰＬＬ）のループ帯域幅を第１のループ帯域幅から第２のループ帯域幅に変更することと
を備える方法。
【請求項２】
前記ＦＭラジオ受信機は、約７６ＭＨｚから約１０８ＭＨｚまでの周波数帯域でＦＭ放送ラジオ通信を受信するように動作可能である、請求項１に記載の方法。
【請求項３】
前記デジタルフィルタリング動作は、前記ＦＭラジオ受信機で発生し、前記（ａ）の検出は、前記ＦＭラジオ受信機で発生する、請求項２に記載の方法。
【請求項４】
前記ＰＬＬは、ループフィルタを含み、前記ループフィルタは、可変抵抗を有する抵抗素子を含み、前記可変抵抗は、（ｂ）において、第１の抵抗から第２の抵抗に変更される、請求項２に記載の方法。
【請求項５】
前記ループフィルタは、可変キャパシタンスを有するキャパシタンス素子を含み、前記可変キャパシタンスは、前記可変抵抗が、（ｂ）において、前記第１の抵抗から前記第２の抵抗に変更される時に変更されない、請求項４に記載の方法。
【請求項６】
前記ループフィルタは、キャパシタンスが、前記可変抵抗の前記抵抗が、（ｂ）において、前記第１の抵抗から前記第２の抵抗に変更される時に変更されるキャパシタンス素子を含まない、請求項４に記載の方法。
【請求項７】
前記ＰＬＬは、ループフィルタを含み、前記ループフィルタは、可変キャパシタンスを有するキャパシタンス素子を含み、前記可変キャパシタンスは、（ｂ）において、第１のキャパシタンスから第２のキャパシタンスに変更される、請求項２に記載の方法。
【請求項８】
前記ＰＬＬは、チャージポンプを含み、前記（ｂ）の変更は、前記チャージポンプの電流ソーシング容量を、第１の電流ソース量から第２の電流ソース量に変更することを含む、請求項２に記載の方法。
【請求項９】
前記ＰＬＬは、電圧制御発振器（ＶＣＯ）を含み、前記（ｂ）の変更は、前記ＶＣＯの同調感度（Ｋｖｃｏ）を変更することを含む、請求項２に記載の方法。
【請求項１０】
ジャマーが存在しない第１の動作状態において、第１のループ帯域幅で、周波数変調（ＦＭ）ラジオ受信機内のフェーズロックドループ（ＰＬＬ）を動作することと、
ジャマーが存在する第２の動作状態において、第２のループ帯域幅を用いて、前記ＰＬＬを動作することと
を備え、
前記ジャマーは、デジタルフィルタリング動作の前の入ってくる受信信号（ＲＳＳＩ）のトータル電力Ｉを、デジタルフィルタリング動作の後の入ってくる受信信号（ＲＭＳＳＩ）のトータル電力Ｃと比較することによって、検出され、前記第１のループ帯域幅は、前記第２のループ帯域幅よりも高い、方法。
【請求項１１】
信号を出力するジャマー検出機能性と、
フェーズロックドループ（ＰＬＬ）と
を備え、
デジタルフィルタリング動作の前の入ってくる受信信号（ＲＳＳＩ）のトータル電力Ｉを、デジタルフィルタリング動作の後の入ってくる受信信号（ＲＭＳＳＩ）のトータル電力Ｃと比較することによって、前記ジャマー検出機能性によってジャマーが検出され、前記ＰＬＬのループ帯域幅は、前記信号値の第１の値から第２の値への変更に少なくとも部分的に基づいて、変更される、周波数変調（ＦＭ）受信機。
【請求項１２】
前記ジャマー検出機能性は、ジャマーを検出し、前記ジャマーの検出に応答して、前記信号の値を前記第１の値から前記第２の値に変更する、請求項１１に記載のＦＭ受信機。
【請求項１３】
前記ジャマー検出機能性は、前記ＰＬＬが第１のループ帯域幅を有するように制御されるために前記第１の値を前記ＰＬＬに提供し、前記ジャマー検出機能性は、前記ＰＬＬが、第２のループ帯域幅を有するように制御されるために、前記第２の値を前記ＰＬＬに提供し、前記第１のループ帯域幅は、前記第２のループ帯域幅よりも高い、請求項１２に記載のＦＭ受信機。
【請求項１４】
前記ＰＬＬは、ループフィルタを含み、前記ループフィルタは、複数の抵抗素子および複数のキャパシタンス素子を含み、前記ＰＬＬの前記ループ帯域幅は、前記ループフィルタの任意のキャパシタンス素子のキャパシタンスを変更することなく、前記抵抗素子のうちの少なくとも１つの抵抗を変更することによって変更される、請求項１１に記載のＦＭ受信機。
【請求項１５】
前記信号は、前記ジャマー検出機能性によって前記ＰＬＬに提供されるマルチビットのデジタル信号である、請求項１１に記載のＦＭ受信機。
【請求項１６】
前記第１および第２の値は、前記ＰＬＬ内のループフィルタのフィルタ特性を決定する、請求項１１に記載のＦＭ受信機。
【請求項１７】
前記第１および第２の値は、前記ＰＬＬ内のチャージポンプによってソースされる電流の大きさを決定する、請求項１１に記載のＦＭ受信機。
【請求項１８】
前記ＰＬＬは、プログラマブルループフィルタを含み、前記第１および第２の値は、マルチビットのデジタル制御値であり、前記第１および第２の値の複数のビットのうちの少なくとも１つは、前記プログラマブルループフィルタに提供される、請求項１１に記載のＦＭ受信機。
【請求項１９】
前記ＰＬＬは、プログラマブルチャージポンプを含み、前記第１および第２の値は、マルチビットのデジタル制御値であり、前記第１および第２の値の複数のビットのうちの少なくとも１つは、前記プログラマブルループフィルタに提供される、請求項１１に記載のＦＭ受信機。
【請求項２０】
前記ＰＬＬは、ＦＭ受信機の周波数シンセサイザの一部であり、前記ＦＭ受信機は、約７６ＭＨｚから約１０８ＭＨｚまでの周波数のキャリアを有するＦＭ放送信号を受信することに適応している、請求項１１に記載のＦＭ受信機。
【請求項２１】
ループ帯域幅を有するフェーズロックドループ（ＰＬＬ）を備え、前記ループ帯域幅は、ジャマー検出情報に少なくとも部分的に基づいて、自動的に調整され、前記ジャマー検出情報は、デジタルフィルタリング動作の前の入ってくる受信信号（ＲＳＳＩ）のトータル電力Ｉを、デジタルフィルタリング動作の後の入ってくる受信信号（ＲＭＳＳＩ）のトータル電力Ｃと比較することによってジャマーが検出されたことによって、制御される、周波数変調（ＦＭ）受信機。
【請求項２２】
前記ジャマー検出情報は、前記ＦＭ受信機がＦＭ信号を受信する時に、ジャマーが前記ＦＭ受信機に存在するか否かを示し、前記ＰＬＬは、周波数シンセサイザの一部であり、前記周波数シンセサイザは、前記ＦＭ信号の復調に使用される局部発振器（ＬＯ）信号を生成し、前記ＦＭ信号は、約７６ＭＨｚから約１０８ＭＨｚまでの周波数のキャリアを有する、請求項２１に記載のＦＭ受信機。
【請求項２３】
ループ帯域幅を有するフェーズロックドループ（ＰＬＬ）と、ここで、前記ＰＬＬは、周波数変調（ＦＭ）受信機内で局部発振器（ＬＯ）信号を生成する周波数シンセサイザの一部であり、
ジャマー検出情報に少なくとも部分的に基づいて前記ＰＬＬの前記ループ帯域幅を変更するための手段であって、前記ジャマー検出情報は、デジタルフィルタリング動作の前の入ってくる受信信号（ＲＳＳＩ）のトータル電力Ｉを、デジタルフィルタリング動作の後の入ってくる受信信号（ＲＭＳＳＩ）のトータル電力Ｃと比較することによってジャマーが検出されたことによって、制御される、手段と
を備える装置。
【請求項２４】
前記変更するための手段は、前記ＰＬＬに結合された複数の導体を含み、前記複数の導体が、第１のマルチビットのデジタル制御値を搬送する場合、前記ループ帯域幅は第１のループ帯域幅であり、前記複数の導体が、第２のマルチビットのデジタル制御値を搬送する場合、前記ループ帯域幅は第２のループ帯域幅である、請求項２３に記載の装置。
【請求項２５】
前記ジャマー検出情報は、前記ＰＬＬの前記ループ帯域幅が、前記ＦＭ受信機の動作中に変化するように、前記ＦＭ受信機の動作中に変化する、請求項２４に記載の装置。
【請求項２６】
（ａ）ジャマーが存在するか否かを決定するステップであって、前記ジャマーは、デジタルフィルタリング動作の前の入ってくる受信信号（ＲＳＳＩ）のトータル電力Ｉを、デジタルフィルタリング動作の後の入ってくる受信信号（ＲＭＳＳＩ）のトータル電力Ｃと比較することによって、検出されるステップと、
（ｂ）前記（ａ）の決定に少なくとも部分的に基づいてフェーズロックドループ（ＰＬＬ）のループ帯域幅を変更するステップであって、
前記ＰＬＬは、周波数変調（ＦＭ）受信機の一部である、ステップと をコンピュータに実行させるためのプログラム。
【請求項２７】
前記ループ帯域幅は、（ａ）の決定が、ジャマーが存在しないことである場合に、第１の帯域幅を有し、前記ループ帯域幅は、（ａ）の決定が、ジャマーが存在することである場合に第２の帯域幅を有し、前記第１の帯域幅は前記第２の帯域幅よりも高い、請求項２６に記載のプログラム。
【請求項２８】
前記コンピュータは、前記ＦＭ受信機内のプロセッサである、請求項２６に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、周波数変調（ＦＭ）受信機内のフェーズロックドループ（ＰＬＬ）ベースの周波数シンセサイザに関する。
【背景技術】
【０００２】
小型化および統合されたＦＭ（周波数変調）ラジオトランシーバは、一般的に、周波数シンセサイザの使用を含む。周波数シンセサイザは、典型的に、フェーズロックドループ（ＰＬＬ）を含むため、ＰＬＬベースの周波数シンセサイザと呼ばれうる。例えば、統合ＦＭラジオトランシーバがラジオ伝送を受信している場合、そのトランシーバ内のＰＬＬベースの周波数シンセサイザは、局部発振器（Local Oscillator：ＬＯ）信号を生成する。ＬＯ信号は、トランシーバのＦＭ受信機部の復調器の一部であるミキサに提供される。一方、ＦＭラジオトランシーバが、ラジオ伝送を送信している場合、同一のＰＬＬベースの周波数シンセサイザが使用され、ＦＭ変調信号を出力する。次に、ＦＭ変調信号は、送信するために、増幅され、アンテナに提供される。ＦＭ受信機内のそのようなＰＬＬベースの周波数シンセサイザの設計に課せられる様々な要求のうち、２つの要求が特別に重要である：（１）帯域内残留ＦＭ（In-band residual FM）、および、（２）帯域外ＳＳＢ（単側波帯：Out-of-band SSB）位相雑音（Out-of-band SSB phase noise）。
【０００３】
次の表１は、ＦＭトランシーバ内のＰＬＬベースの周波数シンセサイザによって出力されるＬＯ信号に課せられうる要求の例を示す。
【表１】
0005518999.tif 000002
【０００４】
表１（従来技術）は、ＦＭキャリア周波数よりも上のＦＭ帯域の５９ＫＨｚ幅の部分を示す図である。ＦＭ放送ラジオ局の各々について、ＦＭキャリアよりも上にそのような５９ＫＨｚ幅の部分が１つ存在し、且つ、ＦＭキャリアよりも下にそのような５９ＫＨｚ幅の部分が１つ存在する。概して言えば、帯域内残留ＦＭは、図１の特定の周波数範囲部分のうちの１つにわたって、位相雑音をＬＯ信号に統合することによって見つけられる。例えば、帯域内残留ＦＭモノトーンは、図１のモノトーン周波数帯域１におけるＳＳＢ位相雑音の尺度である。帯域内残留ＦＭモノトーン（３００Ｈｚ〜５ＫＨｚ）は、次の式（１）に従い、３００Ｈｚ〜５ＫＨｚの帯域にわたってＳＳＢ（単側波帯）位相雑音を組み込むことによって決定されうる。ここで、Ｌ（ｆ）は、測定ＰＬＬ位相雑音であり、ｄＢｃ／Ｈｚの単位である。
【数１】
0005518999.tif 000003
【０００５】
帯域内残留ＦＭステレオは、図１のステレオ周波数範囲２におけるＳＳＢ位相雑音の尺度である。帯域内残留ＦＭステレオは、次の式（２）に従い、３３ＫＨｚから４３ＫＨｚの周波数帯域にわたってＳＳＢ位相雑音を組み込むことによって決定されうる。
【数２】
0005518999.tif 000004
【０００６】
帯域内残留ＦＭ ＲＤＳ（ラジオデータシステム）は、図１のＲＤＳ／ＲＢＤＳ周波数帯域３における位相雑音の尺度である。帯域内残留ＦＭ ＲＤＳは、次の式（３）に従い、５５ＫＨｚから５９ＫＨｚ周波数帯域にわたってＳＳＢ位相雑音を組み込むことによって決定されうる。
【数３】
0005518999.tif 000005
【０００７】
ＦＭ受信機によって出力されるオーディオの品質は、一般的に、帯域内残留ＦＭによって制限される。ジャマーが存在しない場合、残留ＦＭは、通常、限定的なパフォーマンスパラメータであり、キャリア対雑音比（ＣＮＲ）が高い場合に、効果的なオーディオ信号対雑音比（ＳＮＲ）を決定し、故に、オーディオ品質を決定する。しかしながら、ジャマーが存在する場合、ＦＭ受信機によって出力されるオーディオの品質は、一般的に、帯域外ＳＳＢ位相雑音によって制限される。受信されているジャマーおよび所望の信号は、ＦＭ復調され、それは、相互混合（reciprocal mixing）によるオーディオ歪みを引き起こす。このオーディオ歪みは、帯域内残留ＦＭ位相雑音の有害な効果を支配する。一例において、ジャマーは、実質的な帯域内信号対雑音の劣化が結果として生じるような方法で、それが受信器においてＬＯ信号の位相雑音と相互に混合するような周波数および電力の信号である。隣接したＦＭラジオチャネルの送信ＦＭ信号は、１つのそのようなジャマーの例でありうる。
【０００８】
ＰＬＬベースの周波数シンセサイザを含む、従来の小型化および統合されたＦＭ受信機において、ＰＬＬベースの周波数シンセサイザの様々なコンポーネントは、一般的に、非ジャマー状態およびジャマー状態の両方において、許容可能なパフォーマンスを達成するために、大きさが決められ、且つ、同調される。
【発明の概要】
【０００９】
ＦＭ受信機内の周波数シンセサイザは、フェーズロックドループ（ＰＬＬ）を用いて、局部発振器（ＬＯ）信号を生成する。ＬＯ信号は、ＦＭ信号を復調する過程でミキサに提供される。ＦＭ受信機は、さらに、ジャマー検出機能性を含む。１つの新しい態様に従って、ＰＬＬのループ帯域幅は、ジャマー検出機能性がジャマーを検出するか否かに少なくとも部分的に基づいて変更される。
【００１０】
１つの特定の例において、ジャマー検出機能性によってジャマーが検出されなかった場合、ＰＬＬのループ帯域幅は、比較的高いループ帯域幅を有するように設定される。比較的高いＰＬＬのループ帯域幅は、帯域内残留ＦＭの削減を促進する。しかしながら、ジャマー検出機能性によってジャマーが検出された場合、ＰＬＬのループ帯域幅は、比較的低いループ帯域幅を有するように設定される。比較的低いＰＬＬループ帯域幅は、帯域外ＳＳＢ位相雑音の抑制を促進する。ジャマーが検出されたか否かに依存してＰＬＬのループ帯域幅を自動的且つ適応的に変更することによって、帯域内残留ＦＭ要求および帯域外ＳＳＢ位相雑音要求を満たすと同時に、ＰＬＬのサブ回路へのパフォーマンス要求が緩和される。例えば、低い電圧制御発振器（ＶＣＯ）位相雑音を達成することは、しばしば、ＰＬＬ内のＶＣＯサブ回路が、比較的多くの量の電力を消費すること、または、大きいレイアウトエリアの高品質係数スパイラルインダクタが、ＶＣＯのＬＣタンクで使用されることを要求する。ＶＣＯサブ回路が、上に記述されたＰＬＬループ帯域幅の適応的な変更による位相雑音をより多く生成できるようにすることによって、ＦＭ受信機に課せられるパフォーマンス要求を満たすと同時に、ＦＭ受信機のＶＣＯが消費する電力量を減らすことができる。同様に、ＶＣＯサブ回路が、ＰＬＬループ帯域幅の適応的な変化による位相雑音をより多く生成できるようにすることによって、大きいレイアウトエリアの高品質係数スパイラルインダクタを使用する必要がないため、ＰＬＬのサイズをより小さくすることができる。
【００１１】
前述は概要であるため、必然的に、詳細の簡潔化、一般化、省略を含んでおり、結果として、当業者は、その概要がただの実例であり、決して限定を意味していないことを認識するであろう。本明細書に記述されるデバイスおよび／またはプロセスの別の態様、発明の特徴、および利点は、特許請求の範囲によってのみ定義されるように、本明細書に示される非限定的な発明の詳細な説明において明白になるであろう。
【図面の簡単な説明】
【００１２】
【図１】図１（従来技術）は、ＦＭキャリア周波数に関して５９ＫＨｚ幅の周波数範囲を示す図である。
【図２】図２は、１つの新しい態様に従った、モバイル通信デバイス１００の概略図である
【図３】図３は、図２のモバイル通信デバイスのＦＭ送信機／受信機集積回路１０８のより詳細な図である。
【図４】図４は、トータルＰＬＬ位相雑音へのＶＣＯ位相雑音寄与が、周波数に応じてどのように変化するかを示す図である。
【図５】図５は、トータルＰＬＬ位相雑音へのチャージポンプの位相雑音寄与が、周波数に応じてどのように変化するかを示す図である。
【図６】図６は、トータルＰＰＬ位相雑音へのループフィルタ位相雑音寄与が、周波数に応じてどのように変化するかを示す図である。
【図７】図７は、図３のジャマー検出機能性１４８の図である。
【図８】図８は、ジャマー検出情報に基づいてＰＬＬループ帯域幅を調整する方法２００のフローチャートである。ジャマーが検出されなかった場合は、比較的高いＰＬＬループ帯域幅が使用されるのに対して、ジャマーが検出された場合は、比較的低いループ帯域幅が使用される。
【図９】図９は、図３のＦＭ送信機／受信機集積回路１０８のＰＬＬ １３６内のループフィルタ１４０およびチャージポンプ１３９のより詳細な図である。
【図１０】図１０は、図９のループフィルタ１４０およびチャージポンプ１３９の回路素子の様々な可能性のある設定を示す表である。
【図１１】図１１は、比較的高いＰＬＬループ帯域幅設定になるようにＰＬＬを構成するため、且つ、比較的低いＰＬＬループ帯域幅設定になるようにＰＬＬを構成するために、ループフィルタ１４０およびチャージポンプ１３９の回路素子がどのように設定されるべきかを示す表である。
【図１２】図１２は、図８の方法に従って、ジャマーが検出されず、且つ、ＰＬＬループ帯域幅が、その第１の比較的高い値１８３ＫＨｚを有する動作状態において、図３のＰＬＬ １３６のトータル位相雑音が、周波数にわたって、どのように変化するかを示すグラフである。
【図１３】図１３は、図８の方法に従って、ジャマーが検出され、且つ、ＰＬＬループ帯域幅が、その第２の比較的低い値１２５ＫＨｚを有する動作状態において、図３のＰＬＬ １３６のトータル位相雑音が、周波数にわたってどのように変化するかを示すグラフである。
【発明の詳細な説明】
【００１３】
図２は、１つの態様に従って、フェーズロックドループ（ＰＬＬ）帯域幅調整方法を実行する１つの特定なタイプのモバイル通信デバイス１００の非常に簡潔化された高レベルなブロック図である。現在の例において、モバイル通信デバイス１００は、セルラ電話のような充電式のハンドヘルドデバイスである。セルラ電話１００は、（数ある図示されない部分でも特に）セルラ電話通信を受信および送信するために使用可能なアンテナ１０１、ＲＦトランシーバ集積回路１０２、および、デジタルベースバンド集積回路１０３を含む。セルラ電話の動作の１つの非常に簡潔化された説明において、セルラ電話が、オーディオ情報をセルラ電話会話の一部として受信するのに使用されている場合、入ってくる伝送１０４がアンテナ１０１で受信される。その信号は、ＲＦトランシーバ集積回路１０２で増幅、ダウンコンバート、およびフィルタリングされる。デジタルベースバンド集積回路１０３でデジタル化、復調、および、復号された後、結果として生じたオーディオ情報１０５は、例えば、セルラ電話のユーザが、セルラ電話の会話において、別のスピーカを聞くことができるように、スピーカ（図示されない）を駆動するために使用されうる。他方で、セルラ電話１００が、オーディオ情報をセルラ電話会話の一部として送信するために使用されるべき場合、モバイル通信デバイスの一部であるマイクロホン（図示されない）は、サウンドを受信し、そのサウンドを電子信号に変換する。その電子信号は、オーディオ情報１０６というデジタル値のストリームに変換される。オーディオ情報１０６は、デジタルベースバンド集積回路１０３で、符号化され、変調され、および、アナログ形式へ変換される。結果として生じるアナログ信号は、ＲＦトランシーバ集積回路１０２で、フィルタリングおよびアップコンバートされうる。増幅された後、信号は、伝送１０７として、アンテナ１０１から送信される。このセルラ電話動作の説明は、ＰＬＬ帯域幅調整方法の動作を説明するためのコンテキストを提供するために、非常に簡潔化され、且つ、本明細書に提示される。
【００１４】
上に記述されたセルラ電話機能性に加えて、セルラ電話１００は、ＦＭラジオ通信（約７６ＭＨｚから約１０８ＭＨｚのＦＭ ＶＨＦ放送帯通信）を受信および送信する能力を有する。このＦＭマイクロ送信機にラジオ機能性を提供するために、セルラ電話１００は、シリアルバス１０９を介してデジタルベースバンド集積回路１０３に結合されたＦＭ送信機／受信機集積回路１０８を含む。例えば、ユーザは、ＦＭ ＶＨＦ帯域で通常のＦＭ放送ラジオ局を受信するため、およびそれを聞くためにセルラ電話１００を使用しうる。セルラ電話１００がこの方法で使用される場合、ＦＭラジオ信号１１０は、プリント回路基板（ＰＣＢ）アンテナ１１１で受信され、マッチングネットワーク１１９を介してＦＭ送信機／受信機集積回路１０８に提供される。別の方法において、ヘッドセット１１３が、コネクタ１１４を介してセルラ電話に接続される場合、ＦＭラジオ信号１１０が、アンテナ１１３で受信され、マッチングネットワーク１１５を介してＦＭ送信機／受信機集積回路１０８に提供される。入ってくるＦＭ信号は、ＦＭ受信機機能性１１６によって復調される。受信された、結果として生じる情報は、次に、シリアルバス１０９を介してデジタルベースバンド集積回路１０３に通信されうる。次に、デジタルベースバンド集積回路１０３は、ユーザが、ＦＭ放送情報を聞くことができるように、ユーザのスピーカまたはヘッドセットを駆動する。この方法で、セルラ電話１００のユーザは、セルラ電話１００を使用して、７６ＭＨｚから１０８ＭＨｚのＦＭ帯域で通常のＦＭラジオ局を聞くことができる。
【００１５】
セルラ電話１００は、さらに、同じＦＭ ＶＨＦ帯域でＦＭ信号を送信するために使用されうる。例えば、ユーザは、自動車またはホームステレオシステムのオーディオシステムを使用して、セルラ電話に記憶されたオーディオ情報を聞くことができる。一例において、ＭＰ３ファイルのようなオーディオファイルは、セルラ電話１００に記憶され、ユーザは、そのファイルのオーディオをユーザの自動車のサウンドシステムで聞くことを望む。これを行うために、ＭＰ３ファイルは、シリアルバス１０９を介してデジタルベースバンド集積回路１０３からＦＭ送信機／受信機集積回路１０８に通信される。ＭＰ３情報は、オーディオ情報のストリームに変換され、それは、次に、ＦＭ送信機機能性１１７によってキャリア上にＦＭ変調される。次に、ＦＭラジオ信号は、提供されると、アンテナ１１１またはアンテナ１１３上で駆動される。次に、結果として生じるＦＭ伝送１１８は、ユーザの自動車のＦＭラジオチューナによって受信される。次に、自動車のＦＭラジオは、ＦＭ伝送１１８を受信し、それが通常のＦＭラジオ局を受信するために同調される場合のように自動車のスピーカを駆動させる。この方法で、ユーザは、セルラ電話１００を使用して、ＭＰ３音楽をユーザの自動車で再生することができる。ここで、ＭＰ３音楽は、セルラ電話１１０に記憶される。これは、セルラ電話１００と自動車のＦＭラジオシステムとの間に任意のワイヤを接続することなく達成されうる。
【００１６】
図３は、図２のＦＭ送信機／受信機集積回路１０８のより詳細な図である。ＦＭ受信経路は、ＰＣＢアンテナ１１１またはヘッドセットワイヤアンテナ１１３から、送信／受信（ＴＲ）フロントエンドスイッチ１２０、低雑音増幅器（ＬＮＡ）１２１、ミキサブロック１２２、複合帯域パスフィルタ１２３、一対のアナログ／デジタル変換器（ＡＤＣ）１２４および１２５を通り、デジタル信号プロセッサ（ＤＳＰ）１２６に伸びている。周波数シンセサイザ１２９によって生成される局部発振器信号（ＬＯ）１２８は、ミキサブロック１２２に提供される。矢印１２７は、結果として生じるデジタルオーディオ情報のストリームを表す。
【００１７】
ＦＭ送信経路は、導体１３０から伸びている。矢印１３１は、デジタルオーディオ情報の入ってくるストリームを表す。ＤＳＰ １３２、および、関連するシグマ／デルタ変調器１３３は連動して、デジタル値のストリーム１３４を周波数シンセサイザ１２９に提供する。このデジタル値のストリーム１３４は、周波数シンセサイザ１２９に、ＦＭ信号１３５を出力させる。ＦＭ信号１３５は、バッファ１３７Ａによってバッファされ、電力増幅器（ＰＡ）１３７によって増幅される。次に、ＦＭ信号１３５は、送信のために、ＴＲスイッチ１２０を通してアンテナ（１１１および／または１１３）に渡される。従って、同一の周波数シンセサイザ１２９が、受信経路と送信経路の両方において使用される。
【００１８】
周波数シンセサイザ１２９は、フラクショナルＮのフェーズロックドループ（ＰＬＬ）部１３６およびプログラマブル出力分周器部１３７を含む。ＰＬＬ部１３６は、位相周波数検出器（ＰＦＤ）１３８、チャージポンプ１３９、ループフィルタ１４０、電圧制御発振器（ＶＣＯ）１４１、ＶＣＯバッファ１４１Ａ、および、ループ分周器１４２を含む。１９．２ＭＨｚの参照クロック信号１４３は、外部参照から（例えば、外部の水晶発振器から）提供される。ＰＦＤ １３８は、フィードバック信号１４４の位相を参照クロック信号１４３の位相と比較し、ＶＣＯ １４１に提供されるＤＣ制御信号１４５を増大または減少させるように、チャージパポンプ１３９を適切に制御する。ＤＣ制御信号１４５は、フィードック信号１４４の位相が、参照クロック信号１４３の位相にロックされたままになるように、増大または減少される。矢印５９は、バッファ１４１Ａによってバッファされた後のＶＣＯ出力信号を識別する。
【００１９】
図３のＦＭ受信機のようなＦＭ受信機において、局部発振器信号ＬＯ１２８における許容可能な位相雑音の量を制限する。位相雑音は、ＬＯ信号のスペクトル純度を示す量である。次の式（４）は、局部発振器信号ＬＯ１２８におけるトータル位相雑音を求める方程式である。
【数４】
0005518999.tif 000006
【００２０】
式（４）で示されたように、トータル位相雑音は、チャージポンプ１３９によるコンポーネントＳθＣＰ、ループ分周器１４２によるコンポーネントＳθＴｄｉｖ、ＶＣＯ １４１によるコンポーネントＳθＶＣＯ、ループフィルタ１４０によるコンポーネントＳθＦＬＴ、入力参照クロック信号１４３内の雑音によるコンポーネントＳθＲＥＦ、ＶＣＯ出力バッファ１４１ＡによるコンポーネントＳθＢＵＦＦ、シグマ／デルタ変調１３３によるコンポーネントＳθΣΔを含むいくつかのコンポーネントを含む。
【００２１】
図４は、トータル位相雑音へのＶＣＯ位相雑音寄与が、周波数に応じてどのように変化するかを示す図である。
【００２２】
図５は、トータル位相雑音へのチャージポンプ位相雑音寄与が、周波数に応じてどのように変化するかを示す図である。
【００２３】
図６は、トータル位相雑音へのループフィルタ位相雑音寄与が、周波数に応じてどのように変化するかを示す図である。
【００２４】
１つの新しい態様において、ＦＭ受信機に課せられる残留ＦＭ位相雑音要求が考慮され、且つ、ＦＭ受信機に課せられるＳＳＢ位相雑音要求が考慮される。第１に、ジャマーが存在しない場合、残留ＦＭ位相雑音要求を満たすことは、一般的に、帯域外ＳＳＢ位相雑音要求を満たすよりも難しいことが認識される。オーディオ品質は、ＳＳＢ位相雑音要求が容易に満たされるのに対して、一般的に、残留ＦＭ位相雑音要求に近づく帯域内残留ＦＭにより従来のＦＭ受信機において制限される。ＰＰＬループ帯域幅を増やすことは、一般的に、残留ＦＭを改善する（残留ＦＭを減らす）ように機能するが、しかし、不運にも、帯域外ＳＳＢ位相雑音を劣化させる（帯域外ＳＳＢ位相雑音を増加させる）ようにも機能する。
【００２５】
第２に、ジャマーが存在する場合、帯域外ＳＳＢ位相雑音要求は、一般的に、残留ＦＭ位相雑音要求よりも厳しいことがさらに認識される。オーディオ品質は、一般的に、残留ＦＭ位相雑音要求は、一般的に、いくらかのマージンで満たされるのに対して、帯域外ＳＳＢ位相雑音要求に近づく帯域外ＳＳＢ位相雑音により従来のＦＭ受信機において制限される。ＰＬＬループ帯域幅を減らすことは、帯域外ＳＳＢ位相雑音を改善する（ＳＳＢ位相雑音を減らす）ように機能するが、しかし、不運にも、残留ＦＭ位相雑音を劣化させる（残留ＦＭ位相雑音を増やす）ようにも機能する。
【００２６】
ジャマーの存在がしばしば検出されうることがさらに認識される。この検出は、図３のＤＳＰ １２６内のジャマー検出機能性１４８によって、ソフトウェアまたはファームウェアにおいて実行される。プロセッサ実行可能命令（コンピュータ実行可能命令とも呼ばれる）のソフトウェアまたはファームウェアプログラムは、ＤＳＰ １２６内の、あるいは、ＤＳＰ １２６に結合されたプロセッサ可読媒体（コンピュータ可読媒体とも呼ばれる）に記憶される。命令は、ＤＳＰ １２６によって実行される。
【００２７】
図７は、ジャマー検出機能性１４８の一例のより詳細な機能図である。デジタルフィルタリング動作の前の入ってくる受信信号（ＲＳＳＩ）のトータル電力Ｉを、デジタルフィルタリング動作の後の入ってくる受信信号（ＲＭＳＳＩ）のトータル電力Ｃと比較することによって、ジャマーの存在が検出される。図７の機能ブロック１５５は、デジタルフィルタリング動作を表す。ＲＳＳＩは、受信信号強度インジケータを指す。ＲＳＳＩインジケータは、図７の機能ブロック１５６によって生成される。ＲＭＳＳＩは、受信平均強度信号インジケータを指す。ＲＭＳＳＩインジケータは、図７の機能ブロック１５７によって生成される。比較器ブロック１５７は、ＲＳＳＩインジケータとＲＭＳＳＩインジケータとを比較し、Ｉ／Ｃ比１４９を生成する。Ｉ／Ｃ比は、ジャマーの有無、並びに、ジャマーの強度の両方を示す。Ｉ／Ｃ比１４９は、ジャマーが存在するか否かを示すインジケーションである。この決定は、ジャマーの存在が検出されうる１つの方法にすぎない。ジャマーを検出するあらゆる別の適切な方法が、用いられうる。
【００２８】
図８は、１つの新しい態様に従った、ジャマー検出に基づくＰＬＬ帯域幅調整方法２００のフローチャートである。ジャマーが検出されなかった場合（ステップ２０１）、ＰＬＬ １３６は、第１のＰＬＬループ帯域幅を有するように制御される（ステップ２０２）。第１のＰＬＬループ帯域幅は、帯域内残留ＦＭの抑制を促進し、且つ、それを容易にするために比較的高い。一例において、集積回路１０８のＦＭ受信機は、ジャマーが存在しない動作状態でシミュレートまたはテストされ、残留ＦＭ要求および帯域外ＳＳＢ位相雑音要求を含む全ての要求を考慮して、最良のオーディオ品質に帰着する最適ＰＬＬループ帯域幅が記録される。この決定されたＰＬＬ帯域幅が、第１のＰＬＬループ帯域幅である。１つの特定の例において、この第１の帯域幅は１８３ＫＨｚである。
【００２９】
しかしながら、ジャマーが検出された場合（ステップ２０１）、ＰＬＬ １３６は、第２のＰＬＬループ帯域幅を有するように制御される（ステップ２０３）。第２のＰＬＬループ帯域幅は、帯域外ＳＳＢ位相雑音の抑制を促進するために、比較的低い（第１のＰＬＬ帯域幅と比べて）。一例において、集積回路１０８のＦＭ受信機は、ジャマーが存在する動作状態でシミュレートまたはテストされ、残留ＦＭ要求および帯域外ＳＳＢ位相雑音要求を含む全ての要求を考慮して、最良のオーディオ品質に帰着する最適ＰＬＬループ帯域幅が記録される。この決定されたＰＬＬループ帯域幅が、第２のＰＬＬループ帯域幅である。１つの特定の例において、この第２の帯域幅は１２５ＫＨｚである。
【００３０】
ＰＬＬ １３６のループ帯域幅の変更を容易にするために、ループフィルタ１４０は、プログラマブルループフィルタである。図９は、プログラマブルループフィルタ１４０のより詳細な図である。プログラマブルループフィルタ１４０は、デジタル制御された可変抵抗を有する抵抗素子Ｒ１およびＲ２を含む。プログラマブルループフィルタ１４０は、さらに、デジタル制御されたキャパシタンスを有するキャパシタンス素子Ｃ１、Ｃ２、Ｃ３を含む。抵抗素子の抵抗およびキャパシタンス素子のキャパシタンスは、図３の導体１５０上のマルチビットのデジタルループフィルタ制御値によって決定される。ＰＬＬ １３６のループ帯域幅の変更を容易にするために、チャージポンプ１３９もまた、プログラマブルチャージポンプである。図３の導体１５１上の１ビットのデジタル電流制御値が、第１のデジタル値を有する場合、チャージポンプ１３９は、第１の電流量ＩＣＰをシンクおよびソースするように制御され、導体１５１上の１ビットのデジタル電流制御値が、第２のデジタル値を有する場合、チャージポンプ１３９は、第２の電流量ＩＣＰをシンクおよびソースするように制御される。本明細書に記述される特定の動作可能な例において利用されていないが、ＶＣＯ １４１の同調感度（Ｋｖｃｏ）は可変であり、導体１５２を介してＶＣＯ １４１に提供される１ビットのデジタルＫＶＣＯ制御値によって決定された２つの値のうちの１つを有するように設定されうる。現在記述されている動作例において、ＶＣＯ １４１の同調感度は、一定の値を有するように設定され、導体１５２上の１ビットのデジタル制御値は、変更されない。ＤＳＰ １２６内のＰＬＬ帯域幅制御論理機能性１５３は、ジャマー検出機能性１４８によって決定されるように、ジャマーが検出されたか否かに少なくとも部分的に基づいて、導体１５０、１５１、１５２上のデジタル制御値を生成する。導体１５０、１５１、１５２上の制御値は、組み合わさって、マルチビットの制御信号１５４を形成する。ジャマー検出機能性１４８によるジャマーの検出を受けて、マルチビット制御信号１５４の値は、ＰＬＬの帯域幅が、第１のＰＬＬループ帯域幅から第２のＰＬＬループ帯域幅に変化するように、第１の値から第２の値に変化する。ある時間の後、ジャマー検出機能性１４８が、もはやジャマーを検出しないと、ＰＬＬの帯域幅が、第２のＰＬＬループ帯域幅から第１のＰＬＬループ帯域幅に変更されるように、マルチビットの制御信号１５４の値は、第２の値から第１の値に変化する。
【００３１】
図１０は、図９の様々な抵抗素子、キャパシタンス素子、および電流ソース素子が、有するように制御されうる異なる抵抗、キャパシタンス、および電流値を示す表である。例えば、図９のキャパシタンス素子Ｃ１は、２５ピコファラド〜２２０ピコファラドの範囲内の１６個のキャパシタンスのうちの選択可能な１つを有するように設定されうる。４ビットのデジタル値は、キャパシタＣ１が有するべきキャパシタンスが、これら１６個のキャパシタンスのうちのどれであるかを決定する。同様に、抵抗素子Ｒ１の抵抗は、別の４ビットのデジタル値によって決定される。キャパシタンス素子Ｃ２のキャパシタンスは、３ビットのデジタル値によって決定される。抵抗素子Ｒ２の抵抗は、１ビットのデジタル値によって決定される。これらの全てのデジタル値が、共に、導体１５０を介してループフィルタ１４０に提供される。同様に、チャージポンプ電流ＩＣＰは、３９マイクロアンペア、あるいは、８５マイクロアンペアという値を有するように設定されうる。チャージポンプ１３９がシンクおよびソースするであろうこれら２つの電流値のうちの何れかが、導体１５１を介してチャージポンプ１３９に提供される１ビットのデジタル電流制御値によって決定される。
【００３２】
図１１は、図３のＰＬＬ １３６が、ステップ２０２（図８の方法２００の）で、どのようにして、第１の比較的高いＰＬＬループ帯域幅を有するように構成されるか、且つ、ＰＬＬ １３６が、ステップ２０３で、どのようにして、第２の比較的低いＰＬＬループ帯域幅を有するように構成されるかを示す１つの特定の例を示す表である。列３００は、回路素子Ｒ１、Ｒ２、Ｃ１、Ｃ２、Ｃ３およびチャージポンプ電流ＩＣＰの値が、ＰＬＬループ帯域幅が約１８３ＫＨｚというその第１の帯域幅の値を有するように、どのように設定されるかを示す。図８のフローチャートに示されるように、これらの設定は、ジャマーが検出されない場合に使用される。この第１の高いＰＬＬループ帯域幅は、ジャマーを含まない動作状態の最適オーディオ品質に帰着する。他方、列３０１は、回路素子Ｒ１、Ｒ２、Ｃ１、Ｃ２、Ｃ３およびチャージポンプ電流ＩＣＰの値が、ＰＬＬループ帯域幅が、約１２５ＫＨｚというその第２の比較的低い帯域幅値を有するように、どのように設定されるかを示す。図８のフローチャートで示されるように、これらの設定は、ジャマーが検出された場合に使用される。低いＰＬＬループ帯域幅は、ジャマーを含む動作状態における最適オーディオ品質に帰着する。キャパシタンス素子Ｃ１、Ｃ２、Ｃ３のキャパシタンスは、２つのＰＬＬループ帯域幅構成の切り替え時に変更されないため、ＰＬＬへの妨害を最小化し、ＰＬＬ設定時間を減らす。
【００３３】
図１２は、図３のＰＬＬ １３６のトータル位相雑音４００が、ジャマーが検出されず、且つ、ＰＬＬループ帯域幅が、その第１の比較的高い値１８３ＫＨｚを有する動作状態で、周波数にわたって、どのように変化するかを示すグラフである。トータル位相雑音４００は、全ての周波数において受信機マスク４０８よりも下である。
【００３４】
図１３は、図３のＰＬＬ １３６のトータル位相雑音５００が、ジャマーが検出され、且つ、ＰＬＬループ帯域幅が、その第２の比較的低い値１２５ＫＨｚを有する動作状態において、周波数にわたってどのように変化するかを示すグラフである。トータル位相雑音５００は、全ての周波数において受信機マスク５０８よりも下である。
【００３５】
１つ以上の例示的な実施形態において、記述される機能は、ハードウェア、ソフトウェア、ファームウェア、または、それらの任意の組み合わせに実施されうる。ソフトウェアに実施された場合、その機能は、コンピュータ可読媒体上の１つ以上の命令またはコードとして記憶または送信される。コンピュータ可読媒体は、コンピュータ記憶媒体と、ある箇所から別の箇所へのコンピュータプログラム移送を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、汎用コンピュータまたは専用コンピュータによりアクセスされることができる任意の利用可能な媒体である。それに制限されない例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光学ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶デバイス、あるいは、汎用コンピュータや専用コンピュータ、または、汎用プロセッサや専用プロセッサによってアクセスされることができ、命令やデータ構造形で所望のプログラムコード手段を搬送または記憶するために使用されることができる任意の別媒体を備えることができる。さらに、任意の接続は、コンピュータ可読媒体と適切に呼ばれる。例えば、同軸ケーブル、光ファイバーケーブル、撚線対、デジタル加入者回線（ＤＳＬ）、または赤外線、ラジオ、マイクロ波などの無線テクノロジを使用してウェブサイト、サーバ、または別のリモートソースからソフトウェアが送信されると、同軸ケーブル、光ファイバーケーブル、撚線対、ＤＳＬ、または赤外線、ラジオ、マイクロ波などの無線テクノロジは、媒体の定義に含まれる。ディスク（ｄｉｓｋ）とディスク（ｄｉｓｃ）は、本明細書で使用される場合、コンパクトディスク（ＣＤ）、レーザディスク、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、ブルーレイ（登録商標）ディスクを含む。ディスク（ｄｉｓｋ）は通常磁気作用によってデータを再生し、ディスク（ｄｉｓｃ）はレーザーで光学的にデータを再生する。上記の組み合わせも、コンピュータ可読媒体の範囲に含まれるべきである。
【００３６】
ある特定の実施形態が、教示を目的として上に記述されているが、この特許文献の教示は、一般的適応性を有しており、上に記述された特定の実施形態に限定されない。ジャマー検出は、図３で示されるようなソフトウェアで実行されうるか、あるいは、ハードウェア回路構成によって実行されうる。ジャマー検出は、ＰＬＬを含む同一の集積回路で発生するか、あるいは、ＰＬＬを含まない別の集積回路で発生しうる。上に示されたＰＬＬループ帯域幅を変更する方法は、例にすぎない。ＰＬＬループ帯域幅を変更するために、別のＰＬＬ回路コンポーネントが制御され、上の記述において制御されているとして記述されるＰＬＬ回路コンポーネントは、ＰＬＬループ帯域幅を変更する別の方法で制御されうる。ＰＬＬループ帯域幅を変更するための決定は、ジャマーが検出されたか否かに全体的に依存する必要はなく、むしろ、別の情報にも部分的に依存しうる。ジャマー検出ベースの適応ＰＬＬ帯域幅調節方法が、ＦＭマイクロ送信機を含むセルラ電話の例に関して上に記述されるが、その方法は、ＦＭ受信機における一般的適用性を予見する。従って、記述された特定の実施形態の様々な特徴の様々な変更、適応、および組み合わせは、下に示される特許請求の範囲の範囲から逸脱することなく実施されうる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］  （ａ）ジャマーを検出することと、
（ｂ）前記（ａ）の検出に少なくとも部分的に基づいて、周波数変調（ＦＭ）ラジオ受信機内のフェーズロックドループ（ＰＬＬ）のループ帯域幅を第１のループ帯域幅から第２のループ帯域幅に変更することと
を備える方法。
［Ｃ２］  前記ＦＭラジオ受信機は、約７６ＭＨｚから約１０８ＭＨｚまでの周波数帯域でＦＭ放送トラジオ通信を受信するように動作可能である、Ｃ１に記載の方法。
［Ｃ３］  前記（ａ）の検出は、デジタルフィルタリング動作の前の信号の電力を、前記デジタルフィルタリング動作の後の前記信号の電力と比較することを含み、前記デジタルフィルタリング動作は、前記ＦＭラジオ受信機で発生し、前記（ａ）の検出は、前記ＦＭラジオ受信機で発生する、Ｃ２に記載の方法。
［Ｃ４］  前記ＰＬＬは、ループフィルタを含み、前記ループフィルタは、可変抵抗を有する抵抗素子を含み、前記可変抵抗は、（ｂ）において、第１の抵抗から第２の抵抗に変更される、Ｃ２に記載の方法。
［Ｃ５］  前記ループフィルタは、可変キャパシタンスを有するキャパシタンス素子を含み、前記可変キャパシタンスは、前記可変抵抗が、（ｂ）において、前記第１の抵抗から前記第２の抵抗に変更される時に変更されない、Ｃ４に記載の方法。
［Ｃ６］  前記ループフィルタは、キャパシタンスが、前記可変抵抗の前記抵抗が、（ｂ）において、前記第１の抵抗から前記第２の抵抗に変更される時に変更されるキャパシタンス素子を含まない、Ｃ４に記載の方法。
［Ｃ７］  前記ＰＬＬは、ループフィルタを含み、前記ループフィルタは、可変キャパシタンスを有するキャパシタンス素子を含み、前記可変キャパシタンスは、（ｂ）において、第１のキャパシタンスから第２のキャパシタンスに変更される、Ｃ２に記載の方法。
［Ｃ８］  前記ＰＬＬは、チャージポンプを含み、前記（ｂ）の変更は、前記チャージポンプの電流ソーシング容量を、第１の電流ソース量から第２の電流ソース量に変更することを含む、Ｃ２に記載の方法。
［Ｃ９］  前記ＰＬＬは、電圧制御発振器（ＶＣＯ）を含み、前記（ｂ）の変更は、前記ＶＣＯの同調感度（Ｋｖｃｏ）を変更することを含む、Ｃ２に記載の方法。
［Ｃ１０］  ジャマーが存在しない第１の動作状態において、第１のループ帯域幅で、周波数変調（ＦＭ）ラジオ受信機内のフェーズロックドループ（ＰＬＬ）を動作することと、
ジャマーが存在する第２の動作状態において、第２のループ帯域幅を用いて、前記ＰＬＬを動作することと
を備え、
前記第１のループ帯域幅は、前記第２のループ帯域幅よりも高い、方法。
［Ｃ１１］  信号を出力するジャマー検出機能性と、
フェーズロックドループ（ＰＬＬ）と
を備え、
前記ＰＬＬのループ帯域幅は、前記信号値の第１の値から第２の値への変更に少なくとも部分的に基づいて、変更される、周波数変調（ＦＭ）受信機。
［Ｃ１２］  前記ジャマー検出機能性は、ジャマーを検出し、前記ジャマーの検出に応答して、前記信号の値を前記第１の値から前記第２の値に変更する、Ｃ１１に記載のＦＭ受信機。
［Ｃ１３］  前記ジャマー検出機能性は、前記ＰＬＬが第１のループ帯域幅を有するように制御されるために前記第１の値を前記ＰＬＬに提供し、前記ジャマー検出機能性は、前記ＰＬＬが、第２のループ帯域幅を有するように制御されるために、前記第２の値を前記ＰＬＬに提供し、前記第１のループ帯域幅は、前記第２のループ帯域幅よりも高い、Ｃ１２に記載のＦＭ受信機。
［Ｃ１４］  前記ＰＬＬは、ループフィルタを含み、前記ループフィルタは、複数の抵抗素子および複数のキャパシタンス素子を含み、前記ＰＬＬの前記ループ帯域幅は、前記ループフィルタの任意のキャパシタンス素子のキャパシタンスを変更することなく、前記抵抗素子のうちの少なくとも１つの抵抗を変更することによって変更される、Ｃ１１に記載のＦＭ受信機。
［Ｃ１５］  前記信号は、前記ジャマー検出機能性によって前記ＰＬＬに提供されるマルチビットのデジタル信号である、Ｃ１１に記載のＦＭ受信機。
［Ｃ１６］  前記第１および第２の値は、前記ＰＬＬ内のループフィルタのフィルタ特性を決定する、Ｃ１１に記載のＦＭ受信機。
［Ｃ１７］  前記第１および第２の値は、前記ＰＬＬ内のチャージポンプによってソースされる電流の大きさを決定する、Ｃ１１に記載のＦＭ受信機。
［Ｃ１８］  前記ＰＬＬは、プログラマブルループフィルタを含み、前記第１および第２の値は、マルチビットのデジタル制御値であり、前記第１および第２の値の複数のビットのうちの少なくとも１つは、前記プログラマブルループフィルタに提供される、Ｃ１１に記載のＦＭ受信機。
［Ｃ１９］  前記ＰＬＬは、プログラマブルチャージポンプを含み、前記第１および第２の値は、マルチビットのデジタル制御値であり、前記第１および第２の値の複数のビットのうちの少なくとも１つは、前記プログラマブルループフィルタに提供される、Ｃ１１に記載のＦＭ受信機。
［Ｃ２０］  前記ＰＬＬは、ＦＭ周波数の周波数シンセサイザの一部であり、前記ＦＭ受信機は、約７６ＭＨｚから約１０８ＭＨｚまでの周波数のキャリアを有するＦＭ放送信号を受信することに適応している、Ｃ１１に記載のＦＭ受信機。
［Ｃ２１］  ループ帯域幅を有するフェーズロックドループ（ＰＬＬ）を備え、前記ループ帯域幅は、ジャマー検出情報に少なくとも部分的に基づいて、自動的に調整される、周波数変調（ＦＭ）受信機。
［Ｃ２２］  前記ジャマー検出情報は、前記ＦＭ受信機がＦＭ信号を受信する時に、ジャマーが前記ＦＭ受信機に存在するか否かを示し、前記ＰＬＬは、周波数シンセサイザの一部であり、前記周波数シンセサイザは、前記ＦＭ信号の復調に使用される局部発振器（ＬＯ）信号を生成し、前記ＦＭ信号は、約７６ＭＨｚから約１０８ＭＨｚまでの周波数のキャリアを有する、Ｃ２１に記載のＦＭ受信機。
［Ｃ２３］  ループ帯域幅を有するフェーズロックドループ（ＰＬＬ）と、ここで、前記ＰＬＬは、周波数変調（ＦＭ）受信機内で局部発振器（ＬＯ）信号を生成する周波数シンセサイザの一部であり、
ジャマー検出情報に少なくとも部分的に基づいて前記ＰＬＬの前記ループ帯域幅を変更するための手段と
を備える装置。
［Ｃ２４］  前記変更するための手段は、前記ＰＬＬに結合された複数の導体を含み、前記複数の導体が、第１のマルチビットのデジタル制御値を搬送する場合、前記ループ帯域幅は第１のループ帯域幅であり、前記複数の導体が、第２のマルチビットのデジタル制御値を搬送する場合、前記ループ帯域幅は第２のループ帯域幅である、Ｃ２３に記載の装置。
［Ｃ２５］  前記ジャマー検出情報は、前記ＰＬＬの前記ループ帯域幅が、前記ＦＭ受信機の動作中に変化するように、前記ＦＭ受信機の動作中に変化する、Ｃ２４に記載の装置。
［Ｃ２６］  コンピュータ可読媒体を備えるコンピュータプログラム製品であって、前記コンピュータ可読媒体は、
（ａ）コンピュータに、ジャマーが存在するか否かを決定させるためのコードと、
（ｂ）前記コンピュータに、前記（ａ）の決定に少なくとも部分的に基づいてフェーズロックドループ（ＰＬＬ）のループ帯域幅を変更させるためのコードとを備え、
前記ＰＬＬは、周波数変調（ＦＭ）受信機の一部である、
コンピュータプログラム製品。
［Ｃ２７］  前記ループ帯域幅は、（ａ）の決定が、ジャマーが存在しないことである場合に、第１の帯域幅を有し、前記ループ帯域幅は、（ａ）の決定が、ジャマーが存在することである場合に第２の帯域幅を有し、前記第１の帯域幅は前記第２の帯域幅よりも高い、Ｃ２６に記載のコンピュータプログラム製品。
［Ｃ２８］  前記コンピュータは、前記ＦＭ受信機内のプロセッサである、Ｃ２６に記載のコンピュータプログラム製品。
【図１】
0005518999.tif 000007
【図２】
0005518999.tif 000008
【図３】
0005518999.tif 000009
【図４】
0005518999.tif 000010
【図５】
0005518999.tif 000011
【図６】
0005518999.tif 000012
【図７】
0005518999.tif 000013
【図８】
0005518999.tif 000014
【図９】
0005518999.tif 000015
【図１０】
0005518999.tif 000016
【図１１】
0005518999.tif 000017
【図１２】
0005518999.tif 000018
【図１３】
0005518999.tif 000019