(57)【特許請求の範囲】
【請求項１】
以下のウエハ処理装置を使用する半導体装置の製造方法であって、前記ウエハ処理装置は以下を有する：
（ｘ１）外部と空間的に独立可能とされたロードロック室；
（ｘ２）外部および前記ロードロック室と空間的に独立可能とされ、空間的に一体のスパッタリング成膜処理室；
（ｘ３）前記スパッタリング成膜処理室内に設けられた第１および第２のスパッタリング成膜処理領域；
（ｘ４）前記第１のスパッタリング成膜処理領域におけるターゲット切替機構；
（ｘ５）前記ターゲット切替機構に保持された磁性ターゲットおよび非磁性ターゲット、
ここで、前記半導体装置の製造方法は以下の工程を含む：
（ａ）ウエハを前記ロードロック室に導入して、真空処理を施す工程；
（ｂ）前記工程（ａ）の後、前記第１のスパッタリング成膜処理領域において、前記ウエハに対して、前記磁性ターゲットを用いた第１のスパッタリング成膜処理および前記非磁性ターゲットを用いた第２のスパッタリング成膜処理を実行する工程；
（ｃ）前記工程（ａ）の後、前記第２のスパッタリング成膜処理領域において、前記ウエハに対して、第３のスパッタリング成膜処理を実行する工程；
（ｄ）前記ロードロック室が空き次第、他のウエハに対して、前記工程（ａ）、（ｂ）および（ｃ）を含む処理を繰り返し連続的に実行する工程、
更に、ここで、
前記第１のスパッタリング成膜処理領域におけるターゲットの切り替えは、前記磁性ターゲットおよび前記非磁性ターゲットを移動させることによって実行され、
前記第１のスパッタリング成膜処理、前記第２のスパッタリング成膜処理および前記第３のスパッタリング成膜処理は、前記ウエハおよび前記他のウエハの裏面に対して実行され、
前記第１のスパッタリング成膜処理はチタン膜のスパッタリング成膜処理であり、前記第２のスパッタリング成膜処理は第１のニッケル膜のスパッタリング成膜処理であり、前記第３のスパッタリング成膜処理は金膜のスパッタリング成膜処理であり、
前記半導体装置はパワーＭＯＳＦＥＴ、ＩＧＢＴまたはＬＤＭＯＳＦＥＴを有する。
【請求項２】
請求項１に記載の半導体装置の製造方法において、前記第１のスパッタリング成膜処理領域および前記第２のスパッタリング成膜処理領域の真空排気系は共通である。
【請求項３】
請求項２に記載の半導体装置の製造方法において、前記第１のスパッタリング成膜処理領域には、一組のマグネトロン用マグネット群が設置されている。
【請求項４】
請求項３に記載の半導体装置の製造方法において、前記工程（ａ）の真空処理は、脱ガス処理である。
【請求項５】
請求項４に記載の半導体装置の製造方法において、前記ウエハおよび前記他のウエハの厚さは、３００マイクロメートル未満である。
【請求項６】
請求項５に記載の半導体装置の製造方法において、前記ウエハ処理装置は更に以下を有する：
（ｘ６）前記ロードロック室の底部を形成できるように設けられた第１のウエハステージ；
（ｘ７）前記第１のスパッタリング成膜処理領域に設けられた第２のウエハステージ；
（ｘ８）前記第２のスパッタリング成膜処理領域に設けられた第３のウエハステージ。
【請求項７】
請求項６に記載の半導体装置の製造方法において、前記ウエハ処理装置は更に以下を有する：
（ｘ９）前記第１のスパッタリング成膜処理領域に設けられた一組の第１の膜付着防止用シールド；
（ｘ１０）前記第２のスパッタリング成膜処理領域に設けられた一組の第２の膜付着防止用シールド。
【請求項８】
請求項７に記載の半導体装置の製造方法において、前記第１のウエハステージ、前記第２のウエハステージ、および前記第３のウエハステージは、平面的に言って、ほぼ同一円周上にある。
【請求項９】
請求項８に記載の半導体装置の製造方法において、前記ウエハ処理装置内における前記ウエハおよび前記他のウエハに対する処理は、前記ウエハおよび前記他のウエハの各ウエハとそれぞれリング状のウエハサセプタが近接した状態で実行される。
【請求項１０】
請求項２に記載の半導体装置の製造方法において、前記真空排気系は以下を含む：
（ｙ１）ドライポンプ；
（ｙ２）クライオポンプ。
【請求項１１】
請求項１０に記載の半導体装置の製造方法において、前記ロードロック室の真空排気系は以下を含む：
（ｙ３）前記ドライポンプ；
（ｙ４）分子ポンプ。
【請求項１２】
請求項９に記載の半導体装置の製造方法において、前記ウエハ処理装置は更に以下を有する：
（ｘ１４）前記スパッタリング成膜処理室内に設けられた第３のスパッタリング成膜処理領域；
（ｘ１５）前記第３のスパッタリング成膜処理領域に設けられた第４のウエハステージ；
（ｘ１６）前記第３のスパッタリング成膜処理領域に設けられた一組の第３の膜付着防止用シールド、
ここで、前記第３のスパッタリング成膜処理領域は、第２のニッケル膜のスパッタリング成膜処理のためのものである。
【請求項１３】
請求項７に記載の半導体装置の製造方法において、前記第１のウエハステージ、前記第２のウエハステージ、前記第３のウエハステージ、および前記第４のウエハステージは、平面的に言って、ほぼ同一円周上にある。
【請求項１４】
請求項１に記載の半導体装置の製造方法において、前記工程（ｂ）は、前記工程（ｃ）よりも先に実行される。
【請求項１５】
請求項１に記載の半導体装置の製造方法において、前記磁性ターゲットの径は、前記非磁性ターゲットの径よりも小さい。
【請求項１６】
請求項１５に記載の半導体装置の製造方法において、前記ウエハ処理装置は更に以下を有する：
（ｘ１１）前記磁性ターゲットの背面に設けられた第１のバッキングプレート；
（ｘ１２）前記非磁性ターゲットの背面に設けられた第２のバッキングプレート；
（ｘ１３）前記非磁性ターゲットと前記第２のバッキングプレートの間に設けられたスペーサプレート。
【請求項１７】
請求項１に記載の半導体装置の製造方法において、前記ウエハ処理装置は更に以下を有する：
（ｘ１１）前記磁性ターゲットの背面に設けられた第１のバッキングプレート；
（ｘ１２）前記非磁性ターゲットの背面に設けられた第２のバッキングプレート；
（ｘ１３）前記非磁性ターゲットと前記第２のバッキングプレートの間に設けられたスペーサプレート。
【請求項１８】
以下のウエハ処理装置を使用する半導体装置の製造方法であって、前記ウエハ処理装置は以下を有する：
（ｘ１）外部と空間的に独立可能とされたロードロック室；
（ｘ２）外部および前記ロードロック室と空間的に独立可能とされ、空間的に一体のスパッタリング成膜処理室；
（ｘ３）前記スパッタリング成膜処理室内に設けられた第１および第２のスパッタリング成膜処理領域；
（ｘ４）前記第１のスパッタリング成膜処理領域におけるターゲット切替機構；
（ｘ５）前記ターゲット切替機構に保持された磁性ターゲットおよび非磁性ターゲット、
ここで、前記半導体装置の製造方法は以下の工程を含む：
（ａ）ウエハを前記ロードロック室に導入して、真空処理を施す工程；
（ｂ）前記工程（ａ）の後、前記第１のスパッタリング成膜処理領域において、前記ウエハに対して、前記磁性ターゲットを用いた第１のスパッタリング成膜処理および前記非磁性ターゲットを用いた第２のスパッタリング成膜処理を実行する工程；
（ｃ）前記工程（ａ）の後、前記第２のスパッタリング成膜処理領域において、前記ウエハに対して、第３のスパッタリング成膜処理を実行する工程；
（ｄ）前記ロードロック室が空き次第、他のウエハに対して、前記工程（ａ）、（ｂ）および（ｃ）を含む処理を繰り返し連続的に実行する工程、
更に、ここで、前記第１のスパッタリング成膜処理領域および前記第２のスパッタリング成膜処理領域の真空排気系は共通であり、
前記第１のスパッタリング成膜処理領域には、一組のマグネトロン用マグネット群が設置されており、
前記工程（ａ）の真空処理は、脱ガス処理であり、
前記第１のスパッタリング成膜処理領域におけるターゲットの切り替えは、前記磁性ターゲットおよび前記非磁性ターゲットを移動させることによって実行され、
前記第１のスパッタリング成膜処理、前記第２のスパッタリング成膜処理および前記第３のスパッタリング成膜処理は、前記ウエハおよび前記他のウエハの裏面に対して実行され、
前記ウエハおよび前記他のウエハの厚さは、３００マイクロメートル未満であり、
前記ウエハ処理装置は更に以下を有する：
（ｘ６）前記ロードロック室の底部を形成できるように設けられた第１のウエハステージ；
（ｘ７）前記第１のスパッタリング成膜処理領域に設けられた第２のウエハステージ；
（ｘ８）前記第２のスパッタリング成膜処理領域に設けられた第３のウエハステージ。
（９）前記ウエハ処理装置は更に以下を有する：
（ｘ９）前記第１のスパッタリング成膜処理領域に設けられた一組の第１の膜付着防止用シールド；
（ｘ１０）前記第２のスパッタリング成膜処理領域に設けられた一組の第２の膜付着防止用シールド、
更に、ここで、前記第１のウエハステージ、前記第２のウエハステージ、および前記第３のウエハステージは、平面的に言って、ほぼ同一円周上にあり、
前記ウエハ処理装置内における前記ウエハおよび前記他のウエハに対する処理は、前記ウエハおよび前記他のウエハの各ウエハとそれぞれリング状のウエハサセプタが近接した状態で実行され、
前記第１のスパッタリング成膜処理はチタン膜のスパッタリング成膜処理であり、前記第２のスパッタリング成膜処理は第１のニッケル膜のスパッタリング成膜処理であり、前記第３のスパッタリング成膜処理は金膜のスパッタリング成膜処理であり、
前記磁性ターゲットの径は、前記非磁性ターゲットの径よりも小さい。
【請求項１９】
請求項１８に記載の半導体装置の製造方法において、前記ウエハ処理装置は更に以下を有する：
（ｘ１１）前記磁性ターゲットの背面に設けられた第１のバッキングプレート；
（ｘ１２）前記非磁性ターゲットの背面に設けられた第２のバッキングプレート；
（ｘ１３）前記非磁性ターゲットと前記第２のバッキングプレートの間に設けられたスペーサプレート。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置（または半導体集積回路装置）の製造方法におけるスパッタリング成膜技術に適用して有効な技術に関する。
【背景技術】
【０００２】
国際公開第２００１／４４５３４号パンフレット（特許文献１）には、単一のウエハを同一のチャンバ内で移動させることにより、磁性及び非磁性ターゲットを切り替えて複数の膜をスパッタリング成膜するマグネトロン方式のスパッタリング成膜技術が開示されている。
【０００３】
日本特開２００９−１３５４５９号公報（特許文献２）には、単一のウエハを同一のチャンバ内で固定して置き、斜め方向に設置された磁性及び非磁性ターゲットを切り替えることにより、複数の膜をスパッタリング成膜するマグネトロン方式のスパッタリング成膜技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００１／４４５３４号パンフレット
【特許文献２】特開２００９−１３５４５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
最近の多層メタルスパッタリング成膜プロセスにおいては、従来のマルチチャンバ型の装置に代わって、単一チャンバ＆マルチ成膜サイト型の装置（ただし、ロードロック室は別室となっている）が広く使用されるようになっている。しかし、本願発明者が検討したところによると、このような単一チャンバ＆マルチ成膜サイト型スパッタリング成膜装置は、磁性メタル膜（ここで、「磁性」はフェリ磁性を含む強磁性）と非磁性メタル膜（強磁性でないもの）を積層形成する場合は、被処理ウエハを別の成膜サイトに移送して成膜する必要があり、スループットを大きく低下させていることが明らかとなった。
【０００６】
本願発明は、これらの課題を解決するためになされたものである。
【０００７】
本発明の目的は、生産性の高い半導体装置の製造プロセスを提供することにある。
【０００８】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、本願の一つの発明は、単一チャンバ＆マルチ成膜サイト型多層スパッタリング成膜装置を用いた半導体装置の製造方法において、少なくとも一つの成膜サイトにおいて、磁性および非磁性ターゲットの両方を切り替えて用い、磁性および非磁性膜の両方の膜を成膜するものである。
【発明の効果】
【００１１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１２】
すなわち、単一チャンバ＆マルチ成膜サイト型多層スパッタリング成膜装置を用いた半導体装置の製造方法において、少なくとも一つの成膜サイトにおいて、磁性および非磁性ターゲットの両方を切り替えて用い、磁性および非磁性膜の両方の膜を成膜するので、多層成膜プロセスの効率を大幅に向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本願の一実施の形態の半導体装置の製造方法に使用するウエハ裏面多層メタル成膜装置の上面図である。
【図２】本願の一実施の形態の半導体装置の製造方法に使用するウエハ裏面多層メタル成膜装置の上面図（図１においてターゲット切替機構を透明化して、その下の部分を見やすくしたもの）である。
【図３】図１および図２に示すウエハ裏面多層メタル成膜装置におけるウエハの移動の仕方を説明するための内部搬送ロボット、各ウエハステージ、ステージ上のウエハ、およびウエハサセプタの斜視図である。
【図４】図３のウエハサセプタの上面図である。
【図５】図４のＸ−Ｘ’断面に対応するウエハサセプタの断面図（内部搬送ロボットに保持されているとき）である。
【図６】図１および図２に示すウエハ裏面多層メタル成膜装置の冷却ウエハステージ６３ｂ、６３ｃの正断面構造図である。
【図７】図１および図２に示すウエハ裏面多層メタル成膜装置のランプ加熱ウエハステージ６３ａの正断面構造図である。
【図８】図１および図２に示すウエハ裏面多層メタル成膜装置のロードロック室６１の正断面構造図（脱ガス処理中）である。
【図９】図１および図２に示すウエハ裏面多層メタル成膜装置を見やすいように横長に展開したときの模式断面図である。
【図１０】図９のウエハ裏面多層メタル成膜装置におけるマルチターゲット成膜処理領域６２ｂ部分周辺の拡大断面図である。
【図１１】図９および図１０に示すマグネトロン用マグネット群の下面拡大図である。
【図１２】図９および図１０に示すターゲット切替機構５９の拡大断面図である。
【図１３】本願の一実施の形態の半導体装置の製造方法におけるウエハ裏面多層メタル層成膜プロセスのプロセスブロックフロー図である。
【図１４】本願の一実施の形態の半導体装置の製造方法により製造されたパワーＭＯＳＦＥＴの一例を示すデバイス上面図である。
【図１５】本願の一実施の形態の半導体装置の製造方法におけるトレンチゲートセル部のデバイス断面フロー図（ソースコンタクト溝形成用レジストパターン形成工程）である。
【図１６】本願の一実施の形態の半導体装置の製造方法におけるトレンチゲートセル部のデバイス断面フロー図（ソースコンタクト溝形成工程）である。
【図１７】本願の一実施の形態の半導体装置の製造方法におけるトレンチゲートセル部のデバイス断面フロー図（ソースコンタクト溝形成用レジストパターン除去工程）である。
【図１８】本願の一実施の形態の半導体装置の製造方法におけるトレンチゲートセル部のデバイス断面フロー図（ソースコンタクト溝延長工程）である。
【図１９】本願の一実施の形態の半導体装置の製造方法におけるトレンチゲートセル部のデバイス上面図（ｐ＋ボディコンタクト領域導入工程）である。
【図２０】本願の一実施の形態の半導体装置の製造方法におけるトレンチゲートセル部（図１９のＸ−Ｘ’断面に対応する）のデバイス断面フロー図（ｐ＋ボディコンタクト領域導入工程）である。
【図２１】本願の一実施の形態の半導体装置の製造方法におけるトレンチゲートセル部のデバイス断面フロー図（バリアメタル膜成膜工程）である。
【図２２】本願の一実施の形態の半導体装置の製造方法におけるトレンチゲートセル部のデバイス断面フロー図（アルミニウム系メタル膜成膜工程）である。
【図２３】本願の一実施の形態の半導体装置の製造方法におけるトレンチゲートセル部のデバイス断面フロー図（バックグラインディング工程）である。
【図２４】本願の一実施の形態の半導体装置の製造方法におけるトレンチゲートセル部のデバイス断面フロー図（裏面多層メタル膜成膜工程）である。
【発明を実施するための形態】
【００１４】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１５】
１．以下のウエハ処理装置を使用する半導体装置の製造方法であって、前記ウエハ処理装置は以下を有する：
（ｘ１）外部と空間的に独立可能とされたロードロック室；
（ｘ２）外部および前記ロードロック室と空間的に独立可能とされ、空間的に一体のスパッタリング成膜処理室；
（ｘ３）前記スパッタリング成膜処理室内に設けられた第１および第２のスパッタリング成膜処理領域；
（ｘ４）前記第１のスパッタリング成膜処理領域におけるターゲット切替機構；
（ｘ５）前記ターゲット切替機構に保持された磁性ターゲットおよび非磁性ターゲット、
ここで、前記半導体装置の製造方法は以下の工程を含む：
（ａ）ウエハを前記ロードロック室に導入して、真空処理を施す工程；
（ｂ）前記工程（ａ）の後、前記第１のスパッタリング成膜処理領域において、前記ウエハに対して、前記磁性ターゲットを用いた第１のスパッタリング成膜処理および前記非磁性ターゲットを用いた第２のスパッタリング成膜処理を実行する工程；
（ｃ）前記工程（ａ）の後、前記第２のスパッタリング成膜処理領域において、前記ウエハに対して、第３のスパッタリング成膜処理を実行する工程；
（ｄ）前記ロードロック室が空き次第、他のウエハに対して、前記工程（ａ）、（ｂ）および（ｃ）を含む処理を繰り返し連続的に実行する工程。
【００１６】
２．前記１項の半導体装置の製造方法において、前記第１のスパッタリング成膜処理領域および前記第２のスパッタリング成膜処理領域の真空排気系は共通である。
【００１７】
３．前記１または２項の半導体装置の製造方法において、前記第１のスパッタリング成膜処理領域には、一組のマグネトロン用マグネット群が設置されている。
【００１８】
４．前記１から３項のいずれか一つの半導体装置の製造方法において、前記工程（ａ）の真空処理は、脱ガス処理である。
【００１９】
５．前記１から４項のいずれか一つの半導体装置の製造方法において、前記第１のスパッタリング成膜処理領域におけるターゲットの切り替えは、前記磁性ターゲットおよび前記非磁性ターゲットを移動させることによって実行する。
【００２０】
６．前記１から５項のいずれか一つの半導体装置の製造方法において、前記第１のスパッタリング成膜処理、前記第２のスパッタリング成膜処理および前記第３のスパッタリング成膜処理は、前記ウエハおよび前記他のウエハの裏面に対して実行される。
【００２１】
７．前記１から６項のいずれか一つの半導体装置の製造方法において、前記ウエハおよび前記他のウエハの厚さは、３００マイクロメートル未満である。
【００２２】
８．前記１から７項のいずれか一つの半導体装置の製造方法において、前記ウエハ処理装置は更に以下を有する：
（ｘ６）前記ロードロック室の底部を形成できるように設けられた第１のウエハステージ；
（ｘ７）前記第１のスパッタリング成膜処理領域に設けられた第２のウエハステージ；
（ｘ８）前記第２のスパッタリング成膜処理領域に設けられた第３のウエハステージ。
【００２３】
９．前記１から８項のいずれか一つの半導体装置の製造方法において、前記ウエハ処理装置は更に以下を有する：
（ｘ９）前記第１のスパッタリング成膜処理領域に設けられた一組の第１の膜付着防止用シールド；
（ｘ１０）前記第２のスパッタリング成膜処理領域に設けられた一組の第２の膜付着防止用シールド。
【００２４】
１０．前記８または９項の半導体装置の製造方法において、前記第１のウエハステージ、前記第２のウエハステージ、および前記第３のウエハステージは、平面的に言って、ほぼ同一円周上にある。
【００２５】
１１．前記１から１０項のいずれか一つの半導体装置の製造方法において、前記ウエハ処理装置内における前記ウエハおよび前記他のウエハに対する処理は、前記ウエハおよび前記他のウエハの各ウエハとそれぞれリング状のウエハサセプタが近接した状態で実行される。
【００２６】
１２．前記１から１１項のいずれか一つの半導体装置の製造方法において、前記第１のスパッタリング成膜処理はチタン膜のスパッタリング成膜処理であり、前記第２のスパッタリング成膜処理は第１のニッケル膜のスパッタリング成膜処理であり、前記第３のスパッタリング成膜処理は金膜のスパッタリング成膜処理である。
【００２７】
１３．前記１から１２項のいずれか一つの半導体装置の製造方法において、前記磁性ターゲットの径は、前記非磁性ターゲットの径よりも小さい。
【００２８】
１４．前記１から１３項のいずれか一つの半導体装置の製造方法において、前記ウエハ処理装置は更に以下を有する：
（ｘ１１）前記磁性ターゲットの背面に設けられた第１のバッキングプレート；
（ｘ１２）前記非磁性ターゲットの背面に設けられた第２のバッキングプレート；
（ｘ１３）前記非磁性ターゲットと前記第２のバッキングプレートの間に設けられたスペーサプレート。
【００２９】
１５．前記１から１４項のいずれか一つの半導体装置の製造方法において、前記真空排気系は以下を含む：
（ｙ１）ドライポンプ；
（ｙ２）クライオポンプ。
【００３０】
１６．前記１５項の半導体装置の製造方法において、前記ロードロック室の真空排気系は以下を含む：
（ｙ３）前記ドライポンプ；
（ｙ４）分子ポンプ。
【００３１】
１７．前記９から１２項のいずれか一つの半導体装置の製造方法において、前記ウエハ処理装置は更に以下を有する：
（ｘ１４）前記スパッタリング成膜処理室内に設けられた第３のスパッタリング成膜処理領域；
（ｘ１５）前記第３のスパッタリング成膜処理領域に設けられた第４のウエハステージ；
（ｘ１６）前記第３のスパッタリング成膜処理領域に設けられた一組の第３の膜付着防止用シールド。
【００３２】
１８．前記１７項の半導体装置の製造方法において、前記第３のスパッタリング成膜処理領域は、第２のニッケル膜のスパッタリング成膜処理のためのものである。
【００３３】
１９．前記１７または１８項の半導体装置の製造方法において、前記第１のウエハステージ、前記第２のウエハステージ、前記第３のウエハステージ、および前記第４のウエハステージは、平面的に言って、ほぼ同一円周上にある。
【００３４】
２０．前記１から１９項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ）は、前記工程（ｃ）よりも先に実行される。
【００３５】
２１．前記１から２０項のいずれか一つの半導体装置の製造方法において、前記半導体装置はパワーＭＯＳＦＥＴ、ＩＧＢＴまたはＬＤＭＯＳＦＥＴを有する。
【００３６】
２２．前記１から２０項のいずれか一つの半導体装置の製造方法において、前記半導体装置はパワーＭＯＳＦＥＴを有する。
【００３７】
２３．前記１から２０項のいずれか一つの半導体装置の製造方法において、前記半導体装置はＩＧＢＴを有する。
【００３８】
２４．前記１から２０項のいずれか一つの半導体装置の製造方法において、前記半導体装置はＬＤＭＯＳＦＥＴを有する。
【００３９】
２５．前記１から２４項のいずれか一つの半導体装置の製造方法において、前記第２のスパッタリング成膜処理は、前記第１のスパッタリング成膜処理よりも先に実行される。
【００４０】
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００４１】
更に、本願において、「半導体装置」というときは、主に、各種トランジスタ（能動素子）などの単体デバイスや、これらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。なお、単体といっても、実際は、微小な素子を複数集積したものもある。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）や、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。また、「ＭＯＳ」といっても、絶縁膜を酸化物に限定しているわけではない。
【００４２】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノクラスタリングシリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
【００４３】
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
【００４４】
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。
【００４５】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００４６】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００４７】
５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００４８】
６．本願において、ウエハに対する処理を「連続的に実行する」とは、たとえば、バッチを２５枚として、バッチ単位で処理するとすれば、第１番目のウエハがロードロック室からスパッタリング成膜室へ移動すると同時又はその後続いて、第２番目のウエハがロードロック室に導入され、第２番目のウエハがロードロック室からスパッタリング成膜室へ移動すると同時又はその後続いて、第３番目のウエハがロードロック室に導入される言う具合に、できるだけロードロック室やスパッタリング成膜室の各成膜領域の利用率を高めるように連続的又は断続的に処理することを言う。なお、種々の都合で適宜、処理の間隙や待機時間等を設けてもよい。
【００４９】
７．本願において、処理チャンバ、ロードロック室等に関して、「空間的に独立」とは、真空室としたときに独立していることであり、幾何学的には、当該チャンバ（空間領域１）とそれ以外の領域（空間領域２）間にマクロな断面積を有する空間通路（「マクロ空間通路」という）がないことを言う。また、「空間的に一体」とは、真空室としたときに、実質的に連結した一つの真空室を成し、全体の気圧が定常状態ではほぼ均一であることをいい、幾何学的には、当該空間領域内の任意の２点がその内部のみを通過するマクロ空間通路により連結可能なことを言う。ただし、これらの場合において、マクロ空間通路の途中には、真空ポンプ等の両端に顕著な圧力差を生ずる要素がないことを条件とする。
【００５０】
８．本願において、「パワー系半導体装置」とは、たとえば、パワーＭＯＳＦＥＴ，ＩＧＢＴ，ＬＤＭＯＳＦＥＴ（Ｌａｔｅｒａｌｌｙ  Ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）等、および、これらのうち少なくとも一つを有する集積回路を指す。「パワーＭＯＳ系半導体装置」、「ＩＧＢＴ系半導体装置」、「ＬＤＭＯＳ系半導体装置」等についても同様である。
【００５１】
９．本願において、「ウエハとウエハサセプタが近接した状態」とは、ウエハがウエハサセプタに接触して保持されている状態及びウエハがウエハサセプタに接触していないが、ウエハがウエハサセプタ内にある状態を言う。
【００５２】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００５３】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００５４】
なお、パワーＭＯＳＦＥＴ等へのスパッタリング成膜について開示した先行特許出願としては、たとえば日本特願第２００９−９２９７３号（日本出願日２００９年４月７日）がある。
【００５５】
１．本願の一実施の形態の半導体装置の製造方法により製造したパワーＭＯＳＦＥＴの一例の説明（主に図１４）
図１４は、本願の一実施の形態の半導体装置の製造方法により製造されたパワーＭＯＳＦＥＴの一例を示すデバイス上面図である。図１４に示すように、正方形又は長方形の板状のシリコン系半導体基板（個々のチップに分割する前はウエハである）上に素子を形成したパワーＭＯＳＦＥＴ素子チップ８（トレンチゲートパワーＭＯＳ型半導体装置）は中央部にあるソースパッド領域１１（アルミニウム系パッド）が主要な面積を占めている。その下には、それらの幅（またはピッチ）よりも十分長く延びる帯状ゲート電極（柱状トレンチゲート電極に対応）と帯状ソースコンタクト領域が交互に多数形成された帯状繰り返しデバイスパターン領域Ｒ（リニアセル領域）がある。より正確には、リニアセル領域Ｒは、ソースパッド領域１１の下方のほぼ全体に広がっており、破線で囲った部分はその一部である。このリニアセル領域Ｒの周辺には、ゲート電極を周辺から外部に引き出すゲートパッド領域１３がある。更にその周りには、アルミニウムガードリング１９が設けられている。そして、チップ８の最外周部はウエハをダイシング等により分割する際の領域、すなわち、スクライブ領域１４である。
【００５６】
２．本願の一実施の形態の半導体装置の製造方法における関連するデバイス断面プロセスフローの概要説明（主に図１５から図２２）
このセクションでは、０．１５マイクロメートルプロセスのリニアトレンチゲート型パワーＭＯＳＦＥＴの例について、図１５から図２２に基づいて、セクション２における図１４の帯状繰り返しデバイスパターン領域切り出し部分（リニアセル領域）Ｒに対応するデバイス断面等について、プロセスフローを説明する。
【００５７】
図１５は、本願の一実施の形態の半導体装置の製造方法におけるトレンチゲートセル部のデバイス断面フロー図（ソースコンタクト溝形成用レジストパターン形成工程）である。ここでは、２００ファイのｎ＋型シリコン単結晶ウエハ（シリコン系ウエハ）にｎ型エピタキシャル層（たとえばエピタキシャル層の厚さは、４マイクロメートル程度）を形成したｎ型エピタキシャルウエハ１を原材料ウエハとして使用する例を説明するが、ウエハの径は３００ファイでも４５０ファイでも、その他（たとえば、ｎ型シリコン単結晶ウエハにバックグラインディング後に裏面にｎ＋型を形成してもよい）でもよい。また、ウエハの導電型はｐ型等でもよい。更に、ウエハの形式はエピタキシャルウエハに限らず、他の半導体基板や絶縁性基板等であってもよい。また、必要があれば、シリコン系以外の半導体ウエハ又は基板であってもよい。
【００５８】
図１５に示すように、半導体ウエハ１は、主にｎ＋シリコン基板部１ｓとエピタキシャル層１ｅからなり、エピタキシャル層１ｅ内には、もともとのｎ型エピタキシャル層であるｎ型ドリフト領域２があり、その上部には、ｐ型チャネル領域（ｐ型ベース領域）３、ｎ＋ソース領域４等が形成されている。エピタキシャル層１ｅから上部が突出するように、複数のトレンチゲート電極（ポリシリコン電極）６が周期的に設けられており、各トレンチゲート電極６の中下部周辺には、ゲート絶縁膜７が設けられている。半導体ウエハ１のデバイス面側１ａには、層間絶縁膜２１が形成されており、各トレンチゲート電極６を完全にカバーしている。この層間絶縁膜２１としては、下層から、たとえば６０ｎｍ程度の厚さを有する窒化シリコン膜（窒化シリコン系絶縁膜）、３００ｎｍ程度の厚さを有するＰＳＧ膜（酸化シリコン系絶縁膜）、９５ｎｍ程度の厚さを有するＳＯＧ膜（酸化シリコン系絶縁膜）等からなる多層絶縁膜を例示することができる。
【００５９】
層間絶縁膜２１上には、加工のためのレジスト膜９が形成されている。このレジスト膜９をエッチングマスクとして、ドライエッチングを実行すると、図１６に示すように、凹部（ソースコンタクト溝）２２が形成される。次に、不要になったレジスト膜９を除去すると図１７に示すように状態となる。
【００６０】
次に、パターニングされた層間絶縁膜２１をエッチングマスクとして、更にドライエッチングを実行すると、図１８に示すように、凹部（ソースコンタクト溝）２２がｐ型チャネル領域３の上端まで延長される。
【００６１】
この時点の図１８に対応する（図２０にも対応している）デバイス上面（ウエハ上面）を図１９に示す。図１９において、セル繰り返し単位領域Ｇを図２０にも対応して示す。
【００６２】
図１８に続き、図２０に示すように、ソースコンタクト溝２２（たとえば溝底幅３００ｎｍ程度、深さ８５０ｎｍ程度、アスペクト比２以上、５以下程度であり、平均的には、２．８程度である）を通して、イオン注入により、ｐ型チャネル領域３の表面領域に、ｐ＋ボディコンタクト領域５を導入する。
【００６３】
次に、図２１に示すように、半導体ウエハ１のデバイス面側１ａのほぼ全面に、バリアメタル膜２３を形成する。なお、バリアメタル膜２３は、たとえば、下層バリアメタル膜、上層バリアメタル膜等で構成され、下層バリアメタル膜（一部はシリサイド化メタル）としては、チタンのほか、ＴｉＷ，Ｔａ，Ｗ，ＷＳｉ等が使用可能である。また、上層バリアメタル膜としては、窒化チタンのほか、ＴｉＷ，ＴａＮ等が使用可能である。
【００６４】
続いて、シリサイデーションアニールを実施する。シリサイデーションアニールを実施すると、シリコン部材と接しているチタン膜部分が、その全厚にわたりチタンシリサイド化するが、図示が煩雑になるので、これらの変化は表示しない。
【００６５】
次に、図２２に示すように、バリアメタル膜２３上のほぼ全面に、ソース電極となるアルミニウム系メタル膜２４を成膜する。なお、ソース電極材料としては、ここで説明するシリコン添加アルミニウム系メタル（ＡｌＳｉ）のほか、ＡｌＣｕ，純Ａｌ、銅系メタル部材等が使用可能である。
【００６６】
その後、アルミニウム系メタル膜２４をパターニングし、その上に、ファイナルパッシベーション絶縁膜（たとえば２マイクロメータ程度の厚さを有する塗布系ポリイミド樹脂膜等の有機系絶縁膜）を形成して、必要な開口を形成する。
【００６７】
次に、図２３に示すように、バックグラインディング処理を施し、元のウエハ厚さ（たとえば７５０マイクロメートル程度）をたとえば１２０から２８０マイクロメートル程度（すなわち、３００マイクロメートル未満）まで薄くする。
【００６８】
次に、図２４に示すように、ウエハ１の裏面１ｂに多層メタル膜１５（裏面メタル電極膜）をスパッタリング成膜により、成膜する。裏面メタル電極膜１５は、ウエハ１に近い側から、たとえば、裏面チタン膜１５ａ（金およびニッケルの拡散防止層）、裏面ニッケル膜１５ｂ（チップボンディング材との接着層）、裏面金膜１５ｃ（ニッケルの酸化防止層）等からなる。その後、個々のチップに分割すると、図１４に示すようなデバイスとなる。
【００６９】
このウエハ裏面多層メタル成膜プロセスは、次セクションにおいて、詳しく説明する。
【００７０】
３．本願の一実施の形態の半導体装置の製造方法に使用するメタル成膜装置等の説明（主に図１から図１２により説明、更に図２４を参照）
このセクションでは、前セクションの図２４で説明したウエハ裏面多層メタル成膜プロセスに使用するウエハ処理装置（多層スパッタリング成膜装置）について更に説明する。なお、２００φウエハ用の市販の好適な装置としては、株式会社アルバック（ＵＬＶＡＣ，Ｉｎｃ．）の多層スパッタリング成膜装置ＳＲＨ−４２０等を例示することができる。
【００７１】
図１は本願の一実施の形態の半導体装置の製造方法に使用するウエハ裏面多層メタル成膜装置の上面図である。図２は本願の一実施の形態の半導体装置の製造方法に使用するウエハ裏面多層メタル成膜装置の上面図（図１においてターゲット切替機構を透明化して、その下の部分を見やすくしたもの）である。図３は図１および図２に示すウエハ裏面多層メタル成膜装置におけるウエハの移動の仕方を説明するための内部搬送ロボット、各ウエハステージ、ステージ上のウエハ、およびウエハサセプタの斜視図である。図４は図３のウエハサセプタの上面図である。図５は図４のＸ−Ｘ’断面に対応するウエハサセプタの断面図（内部搬送ロボットに保持されているとき）である。図６は図１および図２に示すウエハ裏面多層メタル成膜装置の冷却ウエハステージ６３ｂ、６３ｃの正断面構造図である。図７は図１および図２に示すウエハ裏面多層メタル成膜装置のランプ加熱ウエハステージ６３ａの正断面構造図である。図８は図１および図２に示すウエハ裏面多層メタル成膜装置のロードロック室６１の正断面構造図（脱ガス処理中）である。図９は図１および図２に示すウエハ裏面多層メタル成膜装置を見やすいように横長に展開したときの模式断面図である。図１０は図９のウエハ裏面多層メタル成膜装置におけるマルチターゲット成膜処理領域６２ｂ部分周辺の拡大断面図である。図１１は図９および図１０に示すマグネトロン用マグネット群の下面拡大図である。図１２は図９および図１０に示すターゲット切替機構５９の拡大断面図である。図１３は本願の一実施の形態の半導体装置の製造方法におけるウエハ裏面多層メタル層成膜プロセスのプロセスブロックフロー図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法に使用するメタル成膜装置およびそれを用いたウエハ裏面多層メタル層成膜プロセス等を説明する。
【００７２】
まず、図１から図１２により、ウエハ裏面多層メタル成膜プロセスに使用する単一チャンバ型多層スパッタリング成膜装置５１の構造等を説明する。図１または図２に示すように、単一チャンバ型多層スパッタリング成膜装置５１は、ロードポート部５２と成膜処理部５３から構成されている。このロードポート部５２には、被処理ウエハ１を収容したウエハ搬送容器またはウエハカセット５４が置けるようになっており、被処理ウエハ１は、外部ロボット５６の先端部５６ａ（上面は弾性体パッドとなっている）によって、そのデバイス面１ａを保持されて、リフトステージ５０上に置かれ、その後、リフトステージ５０が降下して、ウエハ１をウエハサセプタ６５（金属または耐熱絶縁体）にセットする。ここで、必要であれば、ウエハ１の方位（ノッチまたはオリエンテーションフラットの方向）を合わせる。
【００７３】
成膜処理部５３内には、ロードロック室６１とスパッタリング成膜処理室５７が設けられており、ロードロック室６１は、その外部と空間的に独立可能となっている。スパッタリング成膜処理室５７内には、単一ターゲット成膜処理領域６２ａ、６２ｃおよびマルチターゲット成膜処理領域６２ｂが設けられており、これらに対応して、ランプ加熱ウエハステージ６３ａおよび冷却ウエハステージ６３ｂ、６３ｃが設けられている。また、スパッタリング成膜処理室５７内には、ロードロック室６１に対応して、真空フランジ付きウエハステージ６３ｄが設けられており、この真空フランジ付きウエハステージ６３ｄおよびウエハステージ６３ａ、６３ｂ、６３ｃ間でウエハ１をウエハサセプタ６５とともに移送する内部搬送ロボット５８が設けられている。
【００７４】
更に、成膜処理部５３には、マルチターゲット成膜処理領域６２ｂのターゲットを切り替えるターゲット切替機構５９（上部電極又はカソード）が設けられており、そこには、たとえば、チタンターゲット６４ｔ（非磁性ターゲット）、ニッケルターゲット６４ｎ（磁性ターゲット）等がセットされている。通常、このターゲット切替機構５９、すなわち、ターゲット保持回転テーブルには、３枚のターゲットがセット可能となっており、ここでは、一つの空きポジション６４ｘがある。
【００７５】
次に、図３により、内部搬送ロボット５８、ウエハサセプタ６５、ウエハステージ６３ａ、６３ｂ、６３ｃ等を更に説明する。図３に示すように、内部搬送ロボット５８は、上下移動および両方向に回転可能となっており、４つのウエハサセプタ６５（ウエハ１がセットされた）を同時に搬送可能となっている。このとき、ウエハ１は、その裏面１ｂを上にして、ウエハサセプタ６５内に収容されている。各ステージ支持台５５上のウエハステージ６３ａ、６３ｂ、６３ｃは、必要に応じて種々の構造をしており、たとえば、ロードロック室６１（脱ガス室）用のウエハステージ６３ｄには、Ｏリング６０をセットできるフランジ部があり、ウエハ１の高さを上げるための金属ステージ９９等が設けられている。
【００７６】
次に、図４および図５（図４のＸ−Ｘ’断面）により、ウエハサセプタ６５の詳細構造等を説明する。図４に示すように、ウエハサセプタ６５は円環状の金属（たとえば、ステンレススチール）または絶縁体（たとえば、石英）で構成され、周辺に位置ずれ防止ノッチ６５ｎが設けられており、搬送時および成膜処理時の位置ずれを防止している。ここでは、多層成膜プロセスが、全体として摂氏２５０度以上の処理を伴う場合には、たとえば石英ウエハ製のサセプタ６５を用い、摂氏２５０度以上の処理を伴わない場合には、たとえばステンレススチール製（たとえばオーステナイト系非磁性ステンレススティール製）のサセプタ６５を用いている。
【００７７】
図５に内部搬送ロボット５８によって保持された状態のウエハ１を保持したウエハサセプタ６５の断面を示す。図５に示すように、ウエハ１はその裏面１bを上にむけた状態でウエハサセプタ６５の内部平坦部により、その周辺部を保持されており、ウエハサセプタ６５はその周辺部を内部搬送ロボット５８の先端部によって保持されている。
【００７８】
次に、非加熱ステージ６３ｂ、６３ｃの断面構造を図６により説明する。図６に示すように、たとえば銅製の水冷ホルダ部６６（冷却用ベース金属板）上の同じくたとえば銅製の金属スペーサ６７を介して、内部に電極を有するセラミック製の静電チャック（Ｅｌｅｃｔｒｏｓｔａｔｉｃ  ｃｈｕｃｋ）６８が設けられており、その上に、ウエハ１のデバイス面１ａを傷つけないように、たとえばポリイミドフィルム等のウエハ表面保護層７０が設けられている。ウエハサセプタ６５はサセプタ位置決め用絶縁リング６９ａを介して冷却用ベース金属板６６上に保持されており、その状態では、ウエハ１はウエハサセプタ６５から離れて、ウエハ表面保護層７０によって支えられている。
【００７９】
次に、ランプ加熱ウエハステージ６３ａの断面構造を図７により説明する。図７に示すように、ステージ支持台５５上に反射板７３があり、この周辺には金属製のウエハホルダベース７１があり、このウエハホルダベース７１の開口部の上に石英窓９８が設けられている。この石英窓９８と反射板７３の間には、ランプヒータ７２が設けられている。ウエハホルダベース７１上にはサセプタ位置決め用絶縁リング６９ｂを介してウエハサセプタ６５が置かれており、その中にウエハ１がその裏面１bを上に向けて保持されている。
【００８０】
次に、ロードロック室６１の断面構造（外部と遮断されている状態）を図８（図３参照）により説明する。図８に示すように、ロードロック室６１は、それ以外の部分とＯリング６０を有するウエハゲート７７と同様にＯリング６０を有する真空フランジ付きウエハステージ６３ｄによって、遮断されている。ロードロック室６１の上方には、ガス供給ライン７６（ガス供給ノズル）が設けられており、その直下には反射板７３、ランプヒータ７２、石英窓９８等から構成されたウエハ裏面加熱機構８０も設けられている。真空フランジ付きウエハステージ６３ｄ上には、金属ステージ９９を介して、ウエハサセプタ６５が置かれている。このとき、ウエハ１はウエハサセプタ６５に保持されており、ウエハ１と金属ステージ９９は離れている。
【００８１】
次に、図９により、ウエハ処理装置５１（多層スパッタリング成膜装置）の真空系、ロードロック室（脱ガス室）６１、各スパッタリング成膜処理室５７、成膜処理領域６２ａ、６２ｂ、６２ｃ等を更に説明する。図９に示すように、各ウエハステージ６３ａ、６３ｂ、６３ｃ、６３ｄの主要部はスパッタリング成膜処理室５７内にあり、昇降可能となっており、ロードロック室６１はウエハステージ６３ｄの上昇によって、成膜処理室５７と空間的に独立になるようにされている。一方、成膜処理領域６２ａ、６２ｂ、６２ｃもそれぞれ各ウエハステージ６３ａ、６３ｂ、６３ｃが上昇することによって、ウエハ１に対する処理が実施可能な状態になるが、各成膜処理領域６２ａ、６２ｂ、６２ｃと成膜処理室５７のその他の部分は、空間的に独立ではなく、基本的にほぼ同一の気圧となっている。
【００８２】
次に真空系について説明する。図９（なお、図９及び図１０においては、図示の都合上、ウエハサセプタ６５を省略している）に示すように、ロードロック室６１はターボ分子ポンプ８１、ドライ粗引きポンプ７８等で構成された真空系（ロードロック真空系）で真空引きされる。このロードロック真空系が動作中は、ロードロック排気バルブ８７および分子ポンプバルブ８２が開状態である。このとき、通常、成膜処理室５７の真空系（成膜処理室真空系）も動作状態である。成膜処理室真空系は主にクライオポンプ７９で構成されており、このポンプの動作中は、メイン排気バルブ８６が開状態であり、粗引きバルブ８４、クライオポンプ排気バルブ８５、ドライポンプバルブ８３等は閉状態である。なお、クライオポンプ７９による排気開始時の粗引きにおいては、メイン排気バルブ８６およびクライオポンプ排気バルブ８５を閉状態として、粗引きバルブ８４、ドライポンプバルブ８３等を開状態として、排気管８８（真空排気系）を介してドライ粗引きポンプ７８により粗引きを実行する。ここで、通常の状態では、分子ポンプバルブ８２とドライポンプバルブ８３は同時に開状態としない。
【００８３】
次に、各成膜処理領域６２ａ、６２ｂ、６２ｃの構造を説明する。図９に示すように、成膜処理領域６２ａ、６２ｃは、成膜処理室５７の内壁９１が外部に向けて一部突出して円筒状の下方が開放された部屋状の区画（部屋状区画または円筒状区画）をその主要部としている。この円筒状区画内には、膜付着防止シールド７５（使用時は接地電位にされる）が設けられており、円筒状区画の上部内側には、たとえば他のニッケルターゲット６４ｓ（磁性ターゲット）、金ターゲット６４ａ（非磁性ターゲット）、またはそれを取り付ける上部電極（カソード電極）が、それぞれ設けられている。更に、円筒状区画の上部外側には、マグネトロン用マグネット群（マグネット搭載回転板）７４がそれぞれ設けられている。
【００８４】
これと同様に、図９に示すように、成膜処理領域６２ｂは、成膜処理室５７の内壁９１が外部に向けて一部突出して円筒状の下方が開放された部屋状の区画（部屋状区画または円筒状区画）をその主要部としている。この円筒状区画内には、同様に膜付着防止シールド７５（使用時は接地電位にされる）が設けられている。ここで、成膜処理領域６２ｂは、複数のターゲットを切り替えて使用するため、円筒状区画に空間的に連結して、ターゲット切替機構５９（上部電極又はカソード）を収容するための拡張区画９０が設けられている。ここには、先と同様に、マグネトロン用マグネット群（マグネット搭載回転板）７４や、カソードを構成するチタンターゲット６４ｔ（非磁性ターゲット）、ニッケルターゲット（磁性ターゲット）６４ｎが設置されているが、構造が複雑であるので、拡大した図１０により説明する。
【００８５】
図１０に示すように、この部分の成膜処理室５７の壁面（たとえばアルミニウム系金属製）は、内壁９１と外壁８９の２重構造となっており、その間にターゲット切替機構５９が収容され、水平に回転可能となっている。ターゲット切替機構５９は、複数のターゲットをその下面に保持して回転可能なターゲット保持板、その回転機構等から構成されている。外壁８９の外側には、マグネット-ターゲット間隔壁９２を介して、マグネトロン用マグネット群７４（マグネット搭載回転板）が設けられており、ウエハ処理時には回転機構により回転するようになっている。マルチターゲット成膜処理領域６２ｂの円筒状区画の上方側面側には、ガス供給用のノズル７６（ガス供給ライン）が設けられている。
【００８６】
なお、他の成膜処理領域６２ａ、６２ｃの構造も図１０の単一ターゲット成膜処理領域周辺部Ｌとほぼ同様の構造をしている。ただし、他の成膜処理領域６２ａ、６２ｃの場合は、ターゲットは移動せず、固定されている。その他の部分、すなわち、膜付着防止シールド７５、ガス供給用のノズル７６、マグネトロン用マグネット群７４、マグネット-ターゲット間隔壁９２（たとえばオーステナイト系非磁性ステンレススティール製）等はほぼ同様の構造をしている。
【００８７】
次に、図１０その他のマグネトロン用マグネット群７４（図９の各マグネトロン用マグネット群７４について同じ）の詳細構造を図１１（マグネット搭載回転板の下面拡大図）により説明する。図１１に示すように、金属板７４（たとえばオーステナイト系非磁性ステンレススティール製）上に円形の永久磁石９４ｎ，９４ｎが、たとえば回転中心９３を共有する２つの同心円上に”Ｃ”の字状に配列されている。このとき、永久磁石９４ｎ，９４ｎは、同心円の円周に沿って、表面が交互にＮ極、Ｓ極となることによって封じ込め磁場を形成するように配列されている。
【００８８】
次に、図１０のターゲット切替機構５９の主要部であるターゲット搭載回転板の詳細断面構造を図１２により説明する。図１２に示すように、ターゲット搭載回転板５９（たとえば銅製）には、たとえば３個の円形開口が設けられており、必要に応じて、そこにターゲットを取り付ける。ここでは、磁性ターゲットとしてニッケルターゲット６４ｎ（たとえば直径２９０ミリメートル程度、厚さ５ミリメートル程度）を、非磁性ターゲットとしてチタンターゲット６４ｔ（たとえば直径３０４ミリメートル程度、厚さ１２ミリメートル程度）を取り付けている。各ターゲットはバッキングメタルプレート９５（第１及び第２のバッキングプレートであり、たとえば銅製、直径３６０ミリメートル程度、厚さ５ミリメートル程度）を介して、取り付けられている。マグネットターゲット間距離Ｄ（マグネトロン用マグネット群の下端からターゲットの下面までの距離）は、ニッケルターゲット６４ｎ（磁性ターゲット）については、たとえば２２ミリメートル程度、チタンターゲット６４ｔ（非磁性ターゲット）については、たとえば２９ミリメートル程度を例示することができる。
【００８９】
なお、磁性ターゲット６４ｎにおいては、周辺で磁場が弱くなる場合があるので、その場合はターゲットの径をバッキングプレートの径よりも小さめにするとそのような問題を回避することができる。また、そのように径を小さくしたターゲットの周辺には、不所望な膜が付着する場合があるので、その場合は膜付着防止のため付着防止リング９７（たとえばオーステナイト系非磁性ステンレススティール製）を設けるとそのような問題を回避することができる。もちろん、これらの対策は必須ではない。
【００９０】
また、磁性ターゲット６４ｎ側の下面において、磁場を十分に確保しようとすると、非磁性ターゲット６４ｔ側の下面において、磁場が強くなりすぎる場合があるので、その場合はバッキングプレート９５と非磁性ターゲット６４ｔの間にスペーサ板９６（スペーサプレートであり、たとえば銅製、直径３０４ミリメートル程度、厚さ０．５ミリメートル程度）を介在させるとそのような問題を回避することができる。もちろん、これらの対策は必須ではない。
【００９１】
４．本願の一実施の形態の半導体装置の製造方法におけるウエハ裏面多層メタル層成膜プロセス（パワーＭＯＳ系デバイスの例）等の説明（主に図１３により、図１から図１２、図２３および図２４を参照）
このセクションでは、セクション３で説明した多層スパッタリング成膜装置５１を使用したウエハ裏面多層メタル層成膜プロセスについて、パワーＭＯＳ系デバイス（裏面電極構造は図２４に示す）を例にとり説明する。
【００９２】
図１３は本願の一実施の形態の半導体装置の製造方法におけるウエハ裏面多層メタル層成膜プロセスのプロセスブロックフロー図である。これに基づいて、本願の一実施の形態の半導体装置の製造方法におけるウエハ裏面多層メタル層成膜プロセス等を説明する。
【００９３】
図１３および図１に示すように、図２３の状態の被処理ウエハ１がウエハ搬送容器５４（たとえば、ウエハ１の裏面１ｂを上に向けて収容されている）に収容された状態で、多層スパッタリング成膜装置５１のロードポート部５２に受け入れられると、処理対象ウエハ１は外部ロボット５６によって、ウエハ搬送容器５４から取り出されて、その裏面を上に向けた状態でリフトステージ５０上に置かれる。その後、リフトステージ５０が降下して、ウエハ１をウエハサセプタ６５内に収容する（サセプタへの搭載工程１０１）。
【００９４】
次に、図８に示すように、ウエハ１を載せたウエハサセプタ６５は、ウエハゲート７７を介して、外部ロボット５６によって、ロードロック室６１内に導入され、ウエハ１の裏面１ｂを上にむけた状態で、ウエハステージ６３ｄ上に置かれる（ロードロック室への導入工程１０２）。このとき、ロードロック室６１内に先行して処理された別のウエハがあるときは、その別のウエハの取出しを先に行う。以上のサセプタおよびロードロック室へのセット並びにサセプタおよびロードロック室からの取り出しに要する時間は、たとえば、１分４０秒程度である。
【００９５】
次に、ウエハゲート７７が閉じて、ロードロック室６１の真空引きが開始されることにより、脱ガス処理１０３が実行される。具体的には、先ず、真空引きにより、真空度を、たとえば５ｘ１０−３パスカル程度以上に上昇させる（所要時間３０秒程度）。続いて、ランプ７２が点灯して、ウエハ１の温度を摂氏２００度程度まで上昇させる。この状態（ランプ加熱および真空引きは継続）で脱ガス処理（ウエハ上の水分を除去する処理）をたとえば５０秒程度実行する。脱ガス処理１０３が終了すると、ランプ７２が消灯する。以上より、ロードロック室６１に関する処理時間は、ウエハ当たり、たとえば３分程度（「ロードロック関連単位処理時間」という）である。
【００９６】
次に、図８において、ウエハステージ６３ｄが降下して（このとき他のステージ６３ａ、６３ｂ、６３ｃも同時に降下する）、図３に示す要領で、内部搬送ロボット５８によって、ウエハ１を載せたウエハサセプタ６５は、ウエハステージ６３ａ（この場合は待機ステージ）に移送される。このとき、各ウエハステージ６３ａ、６３ｂ、６３ｃに他のウエハを載せたウエハサセプタ６５がある場合は、それらも同時に次のステージに移送される。なお、スパッタリング成膜処理室５７は、たとえば、０．５パスカル程度（範囲としては、たとえば０．２から０．８パスカル程度）の真空度（たとえばアルゴンガス雰囲気）に保持されている。このウエハステージ６３ａは、待機ステージとして使用されるときは、常温（室温）とされている。ウエハサセプタ６５に載せられた状態でウエハ１は、他のステージの６３ｂ、６３ｃ、６３ｄにおける処理が完了するまで、待機する（図１３の待機工程１０４）。この待機時間は、概ね、ロードロック関連単位処理時間で律速または決定されている。待機工程１０４が終了すると、先と同様に、他の処理中のウエハの移送と同時に、ウエハサセプタ６５に載せられた状態でウエハ１は、内部搬送ロボット５８によって、冷却ウエハステージ６３ｂ上へ移送される。
【００９７】
次に、図９に示す冷却ウエハステージ６３ｂが上昇して、マルチターゲット成膜処理領域６２ｂでのスパッタリング成膜によるチタン膜の成膜が実行される（図１３のチタン成膜工程１０５）。成膜条件としては、たとえば、膜厚１００ｎｍ程度，処理時間１５秒程度、ＤＣパワー８キロワット程度、アルゴン流量１５ｓｃｃｍ程度、ガス圧０．３パスカル程度を例示することができる。ここで、ウエハステージ等の設定は、静電チャックオフ、室温で水冷状態である。チタン成膜工程１０５が終了すると、ＤＣパワーは一度オフされる。
【００９８】
続いて、ウエハステージ等の設定を室温で水冷状態のまま、静電チャックをオン状態（印加電圧はたとえば２キロボルト程度）にするとともに、ターゲットをニッケルターゲット６４ｎに切り替えて、スパッタリング成膜によるニッケル膜の成膜を実行する（図１３のニッケル成膜工程１０６）。成膜条件としては、たとえば、膜厚２００ｎｍ程度，処理時間３５秒程度、ＤＣパワー４キロワット程度、アルゴン流量１０ｓｃｃｍ程度、ガス圧０．４パスカル程度を例示することができる。ニッケル成膜工程１０６が終了すると、ＤＣパワー、静電チャックの印加電圧はオフされ、その状態で他のウエハの処理が完了するのを待つ（「予備待機工程」という）。この予備待機工程の間、アルゴンガス等のプロセスガスを停止すると、スパッタリング成膜処理室５７の全体としての真空度が上昇することがある。このような場合は、必須ではないが、成膜プロセス中と同程度のアルゴンガス等のプロセスガス（たとえば、この場合は、アルゴン流量１５ｓｃｃｍ程度）を流し続けると、そのような問題を回避することができる。なお、この点は、先の単一ターゲット成膜処理領域６２ａ（待機領域）における待機工程１０４でも同じで、たとえばアルゴン流量１０ｓｃｃｍ程度を流し続けると、同様にそのような問題を回避することができる。マルチターゲット成膜処理領域６２ｂにおける予備待機工程が終了すると、先と同様に、他の処理中のウエハの移送と同時に、ウエハサセプタ６５に載せられた状態でウエハ１は、内部搬送ロボット５８によって、冷却ウエハステージ６３ｃ上へ移送される。
【００９９】
次に、図９に示すように、冷却ウエハステージ６３ｃが上昇して、単一ターゲット成膜処理領域６２ｃにおけるスパッタリング成膜による金成膜工程１０７（図１３）が実行される。成膜条件としては、たとえば、膜厚１００ｎｍ程度，処理時間１５秒程度、ＤＣパワー２キロワット程度、アルゴン流量１５ｓｃｃｍ程度、ガス圧０．６パスカル程度を例示することができる。金成膜工程１０７が終了すると、ＤＣパワーはオフされ、その状態で他のウエハの処理が完了するのを待つ（「予備待機工程」という）。この予備待機工程の間、アルゴンガス等のプロセスガスを停止すると、スパッタリング成膜処理室５７の全体としての真空度が上昇することがある。このような場合は、必須ではないが、先と同様に、成膜プロセス中と同程度のアルゴンガス等のプロセスガス（たとえば、この場合は、アルゴン流量１５ｓｃｃｍ程度）を流し続けると、そのような問題を回避することができる。単一ターゲット成膜処理領域６２ｃにおける予備待機工程が終了すると、先と同様に、他の処理中のウエハの移送と同時に、ウエハサセプタ６５に載せられた状態でウエハ１は、内部搬送ロボット５８によって、ロードロック室６１で使用するウエハステージ６３ｄ上へ移送される。
【０１００】
次に、図８に示すように、ウエハステージ６３ｄが上昇して、ロードロック室６１が外部から空間的に独立した状態になると、ガス供給ライン７６からエアが供給されて、外気と同一気圧になる。そこで、ウエハゲート７７が開き、図１に示す外部ロボット５６がウエハ１を載せたウエハサセプタ６５をロードポート部５２上へ排出する（図１３のロードロック室からの排出工程１０８）。そこで、リフトステージ５０が上昇して、ウエハ１を持ち上げた状態で、外部ロボット５６がウエハ１をウエハ搬送容器５４へ移送する（図１３のサセプタからの取り出し工程１０９）。これで、多層メッキ単位サイクル１００（図１３）を一巡して、サセプタへ搭載工程１０１の開始前に戻ったことになる。
【０１０１】
通常の量産工程では、このようなサイクルを順次繰り返して、多数のウエハの処理をできるだけ各ステージ６３ａ、６３ｂ、６３ｃ、６３ｄの空き時間が短くなるように、連続的に実行する。
【０１０２】
５．本願の一実施の形態の半導体装置の製造方法におけるウエハ裏面多層メタル層成膜プロセス（ＩＧＢＴ系デバイスの例）等の説明（主に図１３により、図１から図１２、図２３および図２４を参照）
セクション４では、本願の一実施の形態の半導体装置の製造方法におけるウエハ裏面多層メタル層成膜プロセスをパワーＭＯＳ系デバイスの製造に適用した場合について説明したが、このセクションでは、それをＩＧＢＴ系デバイスの製造に適用した場合について説明する。図１３に示すように、ほとんどの工程は共通するので、異なる部分のみを説明する。
【０１０３】
図１３に示すように、プロセス的には待機工程１０４の代わりに、Ｎｉ成膜領域６２ａでのＮｉ成膜工程１１１を実行する点のみが異なる。また、裏面電極の構造について言えば、図２４において、シリコン基板１ｓ側に別のニッケル膜（第２にニッケル膜）が付加される点のみが異なる。もちろん、をパワーＭＯＳ系デバイスとＩＧＢＴ系デバイスでは、シリコン基板内およびシリコン基板のデバイス面１ａ上の構造は異なっているが、これらの相違は、裏面電極の構造およびその製法に関しては本質的ではない。また、同一のカテゴリ（たとえばパワーＭＯＳ系デバイス）に属するデバイスでも、その品種により、裏面電極構造は多種多様であり、量産では、この各種の仕様の製品が前後して流れるのが普通である。
【０１０４】
図７および図９により、Ｎｉ成膜領域６２ａでのＮｉ成膜工程１１１を説明する。図７および図９に示すように、ウエハサセプタ６５上に載せられたウエハ１がランプ加熱ウエハステージ６３ａ上に置かれると、ウエハステージ６３ａが上昇して、Ｎｉ成膜工程１１１（図１３）が実行される。成膜条件としては、たとえば、膜厚５０ｎｍ程度，処理時間１０秒程度、ＤＣパワー４キロワット程度、アルゴン流量１０ｓｃｃｍ程度、ガス圧０．４パスカル程度を例示することができる。このとき、ウエハ温度は、ランプ加熱がオフ状態であるため、室温か、それよりもあまり高くない温度にある。Ｎｉ成膜工程１１１が終了すると、ＤＣパワーはオフされ、その状態で他のウエハの処理が完了するのを待つ（「予備待機工程」という）。この予備待機工程の間、アルゴンガス等のプロセスガスを停止すると、スパッタリング成膜処理室５７の全体としての真空度が上昇することがある。このような場合は、必須ではないが、成膜プロセス中と同程度のアルゴンガス等のプロセスガス（たとえば、この場合は、アルゴン流量１０ｓｃｃｍ程度）を流し続けると、そのような問題を回避することができる。予備待機工程が終了すると、先と同様に、他の処理中のウエハの移送と同時に、ウエハサセプタ６５に載せられた状態でウエハ１は、内部搬送ロボット５８によって、冷却ウエハステージ６３ｂ上へ移送される。
【０１０５】
６．本願の一実施の形態の半導体装置の製造方法におけるウエハ裏面多層メタル層成膜プロセス（ＬＤ−ＭＯＳＦＥＴ系デバイスの例）等の説明（主に図１３により、図１から図１２、図２３および図２４を参照）
セクション５では、本願の一実施の形態の半導体装置の製造方法におけるウエハ裏面多層メタル層成膜プロセスをＩＧＢＴ系デバイスの製造に適用した場合について説明したが、このセクションでは、それをＬＤ−ＭＯＳ系デバイスの製造に適用した場合について説明する。図１３に示すように、ほとんどの工程は共通するので、異なる部分のみを説明する。ただし、Ｎｉ成膜工程１１１において加熱処理が加わる点も異なっている。なお、このプロセスでは、セクション４および５と異なり、ウエハサセプタ６５は、石英製を用いる。
【０１０６】
図１３に示すように、Ｎｉ成膜領域６２ａでのＮｉ成膜工程１１１に加えて、アロイ処理１１２を実行することにより、Ｎｉ成膜工程１１１において成膜したニッケル層（第２にニッケル膜）をニッケルシリサイド層に変換する点のみが異なる。また、裏面電極の構造について言えば、図２４において、シリコン基板１ｓ側にニッケルシリサイド膜が付加される点のみが異なる。もちろん、ＩＧＢＴ系デバイスとＬＤ−ＭＯＳ系デバイスでは、シリコン基板内およびシリコン基板のデバイス面１ａ上の構造は異なっているが、これらの相違は、先と同様に、裏面電極の構造およびその製法に関しては本質的ではない。また、同一のカテゴリ（たとえばパワーＭＯＳ系デバイス）に属するデバイスでも、その品種により、裏面電極構造は多種多様であり、量産では、この各種の仕様の製品が前後して流れるのが普通である。
【０１０７】
図７および図９により、Ｎｉ成膜領域６２ａでのＮｉ成膜工程１１１を説明する。図７および図９に示すように、ウエハサセプタ６５上に載せられたウエハ１がランプ加熱ウエハステージ６３ａ上に置かれると、ウエハステージ６３ａが上昇して、ランプヒータ７２が点灯して、予備過熱工程（ウエハ温度は、たとえば摂氏３５０度程度、予備加熱時間６０秒程度）が実行される。続いて、そのままの状態でＮｉ成膜工程１１１（図１３）が実行される。成膜条件としては、たとえば、膜厚５０ｎｍ程度，処理時間１０秒程度、ＤＣパワー４キロワット程度、アルゴン流量１０ｓｃｃｍ程度、ガス圧０．４パスカル程度、ウエハ温度摂氏３５０度程度を例示することができる。続いて、ＤＣパワーがオフされる外はそのままの状態で、アロイ処理１１２（図１３）が実行される。アロイ処理条件としては、たとえば、処理時間６０秒程度、アルゴン流量１０ｓｃｃｍ程度、ガス圧０．４パスカル程度、ウエハ温度摂氏３５０度程度を例示することができる。アロイ処理１１２が終了すると、ランプヒータ７２が消灯され、その状態で他のウエハの処理が完了するのを待つ（「予備待機工程」という）。この予備待機工程の間、アルゴンガス等のプロセスガスを停止すると、スパッタリング成膜処理室５７の全体としての真空度が上昇することがある。このような場合は、必須ではないが、成膜プロセス中と同程度のアルゴンガス等のプロセスガス（たとえば、この場合は、アルゴン流量１０ｓｃｃｍ程度）を流し続けると、そのような問題を回避することができる。予備待機工程が終了すると、先と同様に、他の処理中のウエハの移送と同時に、ウエハサセプタ６５に載せられた状態でウエハ１は、内部搬送ロボット５８によって、冷却ウエハステージ６３ｂ上へ移送される。
【０１０８】
７．本願の一実施の形態の半導体装置の製造方法におけるウエハ裏面多層メタル層成膜プロセス（各種のデバイス）等の量産工程における各種態様についての補足説明（主に図１３により、図１から図１２、図２３および図２４を参照）
セクション４から６に説明したように、パワー系デバイスの裏面電極構造は、製品カテゴリ間または製品カテゴリ内において多種多様であるので、量産工程では、必然的に各種の裏面構造のデバイスが混在して流れることになる。ことのとき、主にセクション４で説明したように、同一の成膜処理室内に区画された複数の処理区画（成膜処理領域）の少なくとも一つおいて、磁性ターゲットと非磁性ターゲットを切り替えて、２層以上の成膜をすることにより、量産プロセス全体としてのスループットを大幅に向上させることが可能となる。
【０１０９】
また、仮に単一の仕様の製品のみを製造する場合であっても、多層成膜装置の成膜処理領域を最小の数に押さえることが可能である。
【０１１０】
更に、図９に説明したように、同一の真空室（スパッタリング成膜処理室５７）内に複数の成膜サイト（成膜処理領域６２ａ、６２b、６２c）があるため、真空排気系が共通にできるというメリットがある。また、同様にロードロック室６１とスパッタリング成膜処理室５７に関して、真空排気系の粗引きポンプを共有できるというメリットもある（なお、別々にしてもよい）。
【０１１１】
前記実施の形態では、成膜処理領域が３個で、その内の１個をマルチターゲット成膜処理領域としたものを例示したが、量産工程を流れる裏面仕様のうち、最大の裏面メタル層の数に合わせて、適宜、マルチターゲット成膜処理領域を増やすことによって（この例では最大層数は４であり、成膜処理領域が３個であるので、マルチターゲット成膜処理領域の数を１個とした）、複数の成膜処理領域を可能な限りフルに活用できるので、スループットを向上させる効果が非常に大きい。すなわち、順送りで処理（パイプライン処理）できる膜数を超える製品があると、その製品の処理においては、順送りを一度逆回転しなければならず、その間、順送り処理のメリットが得られないこととなる。このような順送り処理では、基本的に移送期間以外は全てのステージがウエハに占有されているので、処理効率が圧倒的に高くなる利点がある。
【０１１２】
たとえば、セクション４の例で、処理対象が最大層数３の品種のみであれば、成膜処理領域を２個のみ（成膜処理領域６２ｂ、６２ｃ）とすることもできる。これは、他の例でも同じであるが、処理はもっとも長い処理サイト（ロードロック室又は成膜処理領域）に関する処理時間（「最大単位処理時間」という）が、全体を律速しており、通常であれば、ロードロック室関連の処理時間が全体でもっとも長くなる（場合によっては、成膜処理領域６２ａその他の成膜処理領域に関連した処理時間が最大となることもある）。従って、最大単位処理時間に係る成膜処理領域以外の成膜処理領域でターゲットを切り替えて複数の（前記の装置構成では位置サイトにおいて最大３層まで形成可能）膜を形成しても、それに要する時間は、通常、最大単位処理時間以下となるので、スループットに影響しない。
【０１１３】
また、図２に示すように、ウエハステージ６３ａ、６３ｂ、６３ｃ、６３ｄが、内部搬送ロボット５８の回転中心を中心とする円周上にあるので、搬送が迅速に行える利点がある。これに関連して、ターゲットの切り替えにおいては、図９および図１０で説明したように、平面的にウエハステージ６３ｂを移動させず（もちろん移動させてもよい）、ターゲット（ターゲット切替機構５９）側を回転移動（平行移動でもよい）させるので、ウエハステージ間の搬送のために元の位置に戻す等の操作を必要としないメリットがある。
【０１１４】
また、ターゲット（ターゲット切替機構５９）側を移動させることとしたので、マグネトロン用マグネット群７４、シールド７５等が当該成膜処理領域について一組で済むというメリットがある。
【０１１５】
８．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本願の発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１１６】
例えば、前記実施の形態では、パワーＭＯＳＦＥＴを例にとり具体的に説明したが、本願の発明はそれに限定されるものではなく、ＩＧＢＴ，ＬＤＭＯＳＦＥＴ等のその他の単体や、それらを含む集積回路素子その他に広く適用できることは言うまでもない。
【０１１７】
また、前記実施の形態では、Ｎチャネル型パワーＭＯＳＦＥＴ等のＮチャネル型デバイスについて具体的に説明したが、本願の発明はそれに限定されるものではなく、Ｐチャネル型パワーＭＯＳＦＥＴ等のＰチャネル型デバイスにも適用できることは言うまでもない。その場合には、前記実施の形態において、ＰとＮを総入れ替えするＰＮ反転操作を実行すればよい。
【０１１８】
更に、前記実施の形態では、ウエハ等の基板の裏面の多層金属膜の形成に適用した例を具体的に説明したが、本願の発明はそれに限定されるものではなく、ウエハ等の基板の裏面の絶縁膜と金属膜から構成された多層膜、ウエハ等の基板のデバイス面（第１主面）の多層金属膜および絶縁膜と金属膜から構成された多層膜の形成にも適用できることは言うまでもない。
【符号の説明】
【０１１９】
１  半導体ウエハ（エピタキシャルウエハ）
１ａ  ウエハのデバイス面（第1の主面）
１ｂ  ウエハの裏面
１ｅ  エピタキシャル層（ｎ型エピタキシャル層）
１ｓ  ｎ＋シリコン基板部
２  ｎ型ドリフト領域
３  ｐ型チャネル領域（ｐ型ベース領域）
４  ｎ＋ソース領域
５  ｐ＋ボディコンタクト領域
６  トレンチゲート電極（ポリシリコン電極）
７  ゲート絶縁膜
８  チップ又はチップ領域
９  レジスト膜
１１  ソースパッド
１３  ゲートパッド
１４  スクライブ領域（ダイシング領域）
１５  裏面メタル電極膜
１５ａ  裏面チタン膜
１５ｂ  裏面ニッケル膜（第１のニッケル膜）
１５ｃ  裏面金膜
１９  ガードリング
２１  層間絶縁膜
２２  凹部（ソースコンタクト溝）
２３  バリアメタル膜
２４  アルミニウム系メタル膜（ソース電極）
５０  リフトステージ
５１  ウエハ処理装置（多層スパッタリング成膜装置）
５２  ロードポート部
５３  成膜処理部
５４  ウエハカセット（ウエハ搬送容器）
５５  ステージ支持台
５６  外部ロボット
５６ａ  外部ロボット先端部
５７  スパッタリング成膜処理室
５８  内部搬送ロボット
５９  ターゲット切替機構（上部電極又はカソード）
６０  Ｏリング
６１  ロードロック室（脱ガス室）
６２ａ  単一ターゲット成膜処理領域（待機領域または第３のスパッタリング成膜処理領域）
６２ｂ  マルチターゲット成膜処理領域（第１のスパッタリング成膜処理領域）
６２ｃ  単一ターゲット成膜処理領域（第２のスパッタリング成膜処理領域）
６３ａ  ランプ加熱ウエハステージ（第４のウエハステージ）
６３ｂ  冷却ウエハステージ（第２のウエハステージ）
６３ｃ  冷却ウエハステージ（第３のウエハステージ）
６３ｄ  真空フランジ付きウエハステージ（第１のウエハステージ）
６４ａ  金ターゲット（非磁性ターゲット）
６４ｎ  ニッケルターゲット（磁性ターゲット）
６４ｓ  他のニッケルターゲット（磁性ターゲット）
６４ｔ  チタンターゲット（非磁性ターゲット）
６４ｘ  ターゲット切替機構の空きポジション
６５  ウエハサセプタ
６５ｎ  位置ずれ防止ノッチ
６６  水冷ホルダ部（冷却用ベース金属板）
６７  金属スペーサ
６８  ＥＳＣセラミック板（内部に電極あり）
６９ａ，６９ｂ  サセプタ位置決め用絶縁リング
７０  ウエハ表面保護層（ポリイミドフィルム）
７１  ウエハホルダベース
７２  ランプヒータ
７３  反射板
７４  マグネトロン用マグネット群（マグネット搭載回転板）
７５  膜付着防止シールド（第１、第２及び第３の膜付着防止シールド）
７６  ガス供給ライン（ガス供給ノズル）
７７  ウエハゲート
７８  ドライ粗引きポンプ
７９  クライオポンプ
８０  ウエハ裏面加熱機構
８１  ターボ分子ポンプ
８２  分子ポンプバルブ
８３  ドライポンプバルブ
８４  粗引きバルブ
８５  クライオポンプ排気バルブ
８６  メイン排気バルブ
８７  ロードロック排気バルブ
８８  排気管（真空排気系）
８９  成膜処理室の外壁
９０  ターゲット切替機構収納用拡張区画
９１  成膜処理室の内壁
９２  マグネット-ターゲット間隔壁
９３  マグネットの回転中心
９４ｎ  磁石のＮ極
９４ｓ  磁石のＳ極
９５  バッキングメタルプレート
９６  スペーサ板
９７  付着防止リング
９８  石英窓
９９  金属ステージ
１００  多層メッキ単位サイクル
１０１  サセプタへ搭載工程
１０２  ロードロック室への導入工程
１０３  脱ガス処理工程（真空処理）
１０４  待機工程
１０５  Ｔｉ/Ｎｉ成膜領域でのＴｉ成膜工程（第１のスパッタリング成膜処理）
１０６  Ｔｉ/Ｎｉ成膜領域でのＮｉ成膜工程（第２のスパッタリング成膜処理）
１０７  金成膜工程
１０８  ロードロック室からの排出工程
１０９  サセプタからの取り出し工程
１１１  Ｎｉ成膜領域でのＮｉ成膜工程
１１２  アロイ処理工程
Ｄ  マグネットターゲット間距離
Ｌ  単一ターゲット成膜処理領域周辺部
Ｇ  セル繰り返し単位領域
Ｒ  帯状繰り返しデバイスパターン領域切り出し部分
【図１】
0005620096.tif 000002
【図２】
0005620096.tif 000003
【図３】
0005620096.tif 000004
【図４】
0005620096.tif 000005
【図５】
0005620096.tif 000006
【図６】
0005620096.tif 000007
【図７】
0005620096.tif 000008
【図８】
0005620096.tif 000009
【図９】
0005620096.tif 000010
【図１０】
0005620096.tif 000011
【図１１】
0005620096.tif 000012
【図１２】
0005620096.tif 000013
【図１３】
0005620096.tif 000014
【図１４】
0005620096.tif 000015
【図１５】
0005620096.tif 000016
【図１６】
0005620096.tif 000017
【図１７】
0005620096.tif 000018
【図１８】
0005620096.tif 000019
【図１９】
0005620096.tif 000020
【図２０】
0005620096.tif 000021
【図２１】
0005620096.tif 000022
【図２２】
0005620096.tif 000023
【図２３】
0005620096.tif 000024
【図２４】
0005620096.tif 000025