(57)【特許請求の範囲】
【請求項１】
各バンクを複数の領域に区分すると共に、前記各領域を複数のプレートに区分しておき、
更に、前記各バンク内の前記各領域内における所定のプレートに救済用メモリブロックを設け、１回のリフレッシュコマンドに応じて前記各バンク内のワード線を複数回アクティブ状態にすることにより前記各バンク内の複数の領域の連続リフレッシュを行い、
前記連続リフレッシュ中、前記アクティブ状態毎に、前記各バンク内の互いに異なる領域に属する前記プレートのワード線をアクティブ状態にし、前記アクティブ状態にある前記バンク内の各領域内の前記所定プレートにおいて前記救済用メモリブロックに置換が行われていた場合、当該バンク内の各領域内でリフレッシュが行われ、
前記各領域の前記救済用メモリブロックは前記各領域中の前記複数のプレートに共通に使用されることを特徴とする半導体装置のリフレッシュ方法。
【請求項２】
請求項１において、前記半導体装置は２つの前記領域に区分されており、前記１回のリフレッシュコマンドに応答して、前記ワード線は２回アクティブ状態にされることを特徴とするリフレッシュ方法。
【請求項３】
請求項２において、前記複数の領域を交互にアクティブ状態にすることによってリフレッシュ動作を行なうことを特徴とするリフレッシュ方法。
【請求項４】
請求項１〜３のいずれかにおいて、前記各領域の前記アクティブ状態と次のアクティブ状態との間に、前記領域内の前記プレートのビット線を用いたプリチャージが行われることを特徴とするリフレッシュ方法。
【請求項５】
請求項１〜４のいずれかにおいて、前記各領域内の前記救済用メモリブロックによって、各領域内におけるノーマルメモリブロックの置換が行われることを特徴とするリフレッシュ方法。
【請求項６】
バンクを含む半導体装置であって、前記バンクは、複数の領域に区分されていると共に、前記バンク内の各領域は複数のプレートに区分されており、且つ、前記各領域内の所定のプレート内に救済用メモリブロックを備え、複数回連続してリフレッシュ動作を行なう際、前記各リフレッシュ動作中、前記各領域内のプレートを指定するアドレスを受け、前記各領域内で、前記救済用メモリブロックへの置換が行われているか否かをあらわす信号を出力する手段と、当該信号が前記救済用メモリブロックに置換されていることを示している場合、前記所定の領域内の前記救済用メモリブロックを含むプレートを選択的にアクティブ状態にする手段を有し、
前記各領域の前記救済用メモリブロックは前記各領域中の前記複数のプレートで共通に使用されることを特徴とする半導体装置。
【請求項７】
請求項６において、前記複数の領域では、それぞれ、独立に、各救済用メモリブロックを備えたプレートに置換が行われることを特徴とする半導体装置。
【請求項８】
請求項７において、前記プレートの置換はワード線を指定することによって行われることを特徴とする半導体装置。
【請求項９】
請求項６〜８のいずれかにおいて、前記プレートの置換は前記領域を交互に切り替えることによって行われることを特徴とする半導体装置。
【請求項１０】
バンクを含む半導体装置であって、前記バンクは、複数の領域に区分されていると共に、前記バンク内の各領域は複数のプレートに区分されており、且つ、前記各領域内の所定のプレート内に救済用メモリブロックを備え、
前記各領域内で前記救済ブロックに置換されている場合でも、前記各領域を個別にアクティブ状態にする回路を有し、
前記各領域の前記救済用メモリブロックは前記各領域内の複数のプレートで共通に使用されることを特徴とする半導体装置。
【請求項１１】
請求項１０において、前記各領域は前記各領域内で互いに独立にアクティブ状態にされる前記救済用メモリブロックを含んでいることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びそのリフレッシュ方法に関するものである。
【背景技術】
【０００２】
一般に、この種の半導体装置には、特許文献１に示されているように、欠陥のあるメモリセルが存在する場合、スペアのメモリセルによって置換することによって、欠陥のあるメモリセルを救済すると共に、製品歩留まりを向上させる方法が採用されている。
【０００３】
また、ノーマルメモリセルを含む複数のノーマルブロックと、複数のスペアメモリセルを含むスペアブロックを設けておき、外部アドレス信号に応じて、スペアブロックを用いて、置換救済を行う技術が特許文献１に記載されている。更に、特許文献１はノーマルモードであるか、リフレッシュモードであるかを検出し、リフレッシュモードでは、スペア判定の判定結果に基づいてゲートを選択し、スペアブロックにより置換救済することを記載している。
【０００４】
一方、特許文献２は、セルアレイブロックにメモリセルアレイと冗長セルアレイとを設け、一つの冗長セルアレイブロックを複数のセルアレイブロックで共有すること、及び、この場合における欠点を記載している。更に、特許文献２は、セルアレイブロック毎に、冗長セルアレイを設けた所謂ブロックリダンダンシー方式、及び、高速アクセス機能を損なうことなく不良救済を行うことができる半導体装置を提案している。
【０００５】
【特許文献１】特開２０００−１８７９９５号公報
【特許文献２】特開２０００−２９７４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
引用文献１は、オートリフレッシュの場合のように、オートリフレッシュ動作中に複数回ワード線を上げる必要がある場合について何等開示されていないし、この場合における問題点についても示唆していない。
【０００７】
更に、特許文献２は、ブロックリダンダンシー方式を用いた場合におけるオートリフレッシュモードについて何等開示していないし、オートリフレッシュモードに伴う問題点について指摘していない。
【０００８】
ここで、図７を参照して、ＤＲＡＭ等の半導体装置におけるオートリフレッシュ動作について説明する。図７を参照すると、説明の簡略化のために、単一のバンクだけが示されており、当該バンクは、それぞれセンスアンプ列を共有する４個のプレートに区分され、図では、そのうちの２つのプレートがＰ１及びＰ２で示されている。図示されているように、プレートＰ１は、ノーマルワード線群と救済ワード線群とを含んでおり、ノーマルワード線群及び救済ワード線群のうち、１本のワード線及び救済ワード線がそれぞれＲ１及びＲ３で示されている。更に、図示されたプレートＰ１には、センスアンプ列が設けられており、センスアンプ列のセンスアンプには、一対のビット線Ｂ１Ｔ、Ｂ１Ｂがワード線を横切るように接続されている。
【０００９】
一方、プレートＰ２も同様にノーマルワード線群及び救済ワード線群を含んでおり、救済ワード線群のうち、１本の救済ワード線がＲ２で示されている。この例では、プレートＰ２のワード線Ｒ２がプレートＰ１のワード線Ｒ３によって置換されるように構成されているものとする。即ち、プレートＰ２のワード線Ｒ２のアドレスは、プレートＰ１のアドレスのワード線Ｒ３に置換されることになる。
【００１０】
一方、リフレッシュ動作のうち、特に、オートリフレッシュ動作では、１回のオートリフレッシュコマンドに応答して、複数回ワード線が指定され、アクティブ状態になる。通常、オートリフレッシュ動作の際、複数回ワード線を指定する回路では、連続して同一のプレート（例えば、プレートＰ１）内のワード線がアクティブにならないように制御されている。即ち、オートリフレッシュ動作の際には、プレートＰ１のワード線Ｒ１の次に、例えば、プレートＰ２のワード線Ｒ２がアクティブになるように制御されている。
【００１１】
しかしながら、図示されているように、救済用ワード線Ｒ３を持つプレートＰ１上のワード線Ｒ１の次に、プレートＰ２上のワード線Ｒ２が選択されると、当該ワード線Ｒ２はプレートＰ１の救済用ワード線Ｒ３に置換されているため、同一のプレートＰ１でワード線Ｒ１及びＲ３が連続して立ち上がることになる。
【００１２】
このように、オートリフレッシュ動作中に、同一プレートＰ１内のワード線Ｒ１、Ｒ３が連続的に立ち上がると（即ち、アクティブになると）、当該プレートＰ１内におけるプリチャージ時間が短縮され、プリチャージが十分に行えないと云う欠点がある。即ち、ＤＲＡＭ等の半導体装置では、ワード線をアクティブにし、アクティブ期間経過後、これに応じた一対のビット線をプリチャージする必要がある。このため、ワード線をアクティブ状態にした後、ビット線をプリチャージする時間を十分に確保する必要があるにも拘わらず、上記したオートリフレッシュでは、プリチャージ時間が確保できなくなってしまう。
【００１３】
このため、ワード線をアクティブ状態にした後、次のアクティブ状態にするまでに時間がかかってしまう。プリチャージ時間を確保するためには、リフレッシュ期間内でのアクティブ期間を短くしなければならない。
【００１４】
本発明の課題は、救済用メモリブロックを含み、リフレッシュ動作、特に、オートリフレッシュ動作におけるプリチャージ時間を十分に確保できる半導体装置を提供することである。
【００１５】
本発明の他の課題は、救済用メモリブロックを含む半導体装置をリフレッシュ期間内のアクティブ期間を十分長くすることができるリフレッシュ方法を提供することである。
【課題を解決するための手段】
【００１６】
本発明によれば、ＤＲＡＭにおける１回のオートリフレッシュで複数回ワード線を上げる時、同一プレート即ちビット線を共有するワード線を連続して立ち上げないことにより、オートリフレッシュ中のワード線を下げてから次のワード線を上げる時間を短縮することで、同一のリフレッシュ期間内でアクティブ時間を長くし、リストア時間をより多く確保できる機能を持つ半導体装置が得られる。
【００１７】
本発明の一態様によれば、複数の領域に区分され、且つ、所定の領域内に救済用メモリブロックを備えたプレートを含む半導体装置のリフレッシュ方法において、１回のリフレッシュコマンドに応じて、複数回連続してワード線をアクティブ状態にすることにより連続リフレッシュを行い、前記連続リフレッシュ中、前記アクティブ状態毎に、互いに異なる領域に属するプレートのワード線をアクティブ状態にする一方、前記アクティブ状態にある前記所定の領域内において前記救済用メモリブロックに置換が行われていた場合、当該所定の領域内でリフレッシュが行われることを特徴とするリフレッシュ方法が得られる。
【００１８】
本発明の他の態様によれば、複数の領域に区分され、所定の領域内に救済用メモリブロックを備えたプレートを含む半導体装置において、複数回連続してリフレッシュ動作を行なう際、前記各リフレッシュ動作中、前記各領域内のプレートを指定するアドレスを受け、前記所定の領域内で、前記救済用メモリブロックへの置換が行われているか否かをあらわす信号を出力する手段と、当該信号が前記救済用メモリブロックに置換されていることを示している場合、前記所定の領域内の前記救済用メモリブロックを含むプレートを選択的にアクティブ状態にする手段を有することを特徴とする半導体装置が得られる。
【発明の効果】
【００１９】
本発明によれば、同一プレートが連続して上がらないようにすることにより、ビット線のプリチャージは次々回のワード線が上がるまでに行われれば良いことになり、オートリフレッシュ中のワード線を下げてから次のワード線を上げるまでの時間はワード動作一回分の時間が確保される。このため、ワード線を下げてから、次のワード線を上げるまでの時間が従来技術のものに対して短縮でき、同一のｔＲＦＣ期間内でアクティブ期間を多く取ることができ、リストア時間を確保できる。
【発明を実施するための最良の形態】
【００２０】
図１を参照して、本発明に係る半導体装置の原理を説明する。図示された半導体装置は単一のバンクによって特徴付けられたＤＲＡＭであり、当該バンクは２つの領域Ｅ１、Ｅ２に区分されている。ここで、当該バンクの領域Ｅ１及びＥ２には、例えば、Ｘ０〜Ｘ１０からなるＸアドレスの上位ビット（例えば、Ｘ１０）によって識別され、領域Ｅ１及びＥ２の救済領域は互いに独立に設けられているものとする。具体的に説明すると、領域Ｅ１及びＥ２はそれぞれ２つのプレートを備え、ここでは、各領域Ｅ１、Ｅ２における一つのプレートＰ１、Ｐ２には、それぞれ、救済用メモリブロックが備えられており、他のプレートには、救済用メモリブロックは備えられていないものとして説明する。
【００２１】
即ち、領域Ｅ１に示されたプレートＰ１は、ノーマルメモリブロック、救済用メモリブロック、及び、センスアンプ列を含み、センスアンプ列の各センスアンプからは一対のビット線Ｂ２Ｔ、Ｂ２Ｂが引き出されている。この例では、プレートＰ１内のワード線Ｒ４は、当該プレートＰ１内の救済用ワード線Ｒ５によって置換され、救済されるものとする。他方、領域Ｅ２内のプレートＰ２もプレートＰ１と同様に、ノーマルメモリブロック、救済用メモリブロック、及びセンスアンプ列とを備え、ワード線Ｒ６は当該プレートＰ２内の救済用ワード線Ｒ７に置換されることによって救済される。このように、図示された半導体装置は、互いに独立した救済領域を備え、領域Ｅ１の不良は領域Ｅ１の救済ワード線のみを用い、同様に、領域Ｅ２の不良は救済ワード線のみを用いる。
【００２２】
次に、図示された半導体装置（即ち、ＤＲＡＭ）におけるオートリフレッシュ動作を説明すると、オートリフレッシュ時、複数回ワード線をアクティブにする場合に、領域Ｅ１と領域Ｅ２を交互にアクティブにする構成を備えている。例えば、領域Ｅ１のワード線Ｒ４と、領域Ｅ２のワード線Ｒ６とを連続してアクティブにした場合にも、領域Ｅ２のワード線Ｒ６はその領域Ｅ２内の救済ワード線Ｒ７に置換されているため、ワード線Ｒ４と同一のプレートＰ１内のワード線が連続してアクティブ状態になることは無い。
【００２３】
図２を参照して、単一のオートリフレッシュコマンドＲＦＣが与えられた場合における領域Ｅ１及びＥ２内における動作を説明する。図２には、オートリフレッシュコマンドＲＦＣが与えられている間に、領域Ｅ１及びＥ２のワード線Ｒ４、Ｒ６上に与えられるアクティブ信号が示されており、アクティブ信号Ａ１及びＡ３は領域Ｅ１のワード線に分配され、他方、アクティブ信号Ａ２は領域Ｅ２のワード線に分配されるものとする。アクティブ信号Ａ１が領域Ｅ１のワード線Ｒ４に与えられると、リフレッシュされ、その後、対応する領域Ｅ１側プレートのビット線がプリチャージ状態となる。他方、アクティブ信号Ａ２が領域Ｅ２のワード線Ｒ６に与えられると、図に示すように、Ｅ２側プレートのビット線がプリチャージ状態となる。
【００２４】
これにより、アクティブ信号Ａ１が上がるタイミングＴ１から次の次にアクティブ信号が上がるタイミングＴ５の間で、リフレッシュ及びプリチャージ時間を十分確保することができる。アクティブ信号Ａ１が上がるタイミングＴ１と下がるタイミングＴ２の時間を多くとることができ、リストア時間を確保できる。
【００２５】
このように、１回のオートリフレッシュで複数回ワードを上げるとき、連続して上げるワード線同士は互いに独立した救済領域のプレートが上がるようにすることで、どのような救済を行っても同一プレートが連続して上がることが無いようにしている。
【００２６】
図２のビット線波形で示すようにプリチャージ時間に対して少なくともアクティブ信号Ａ1が下がるタイミングＴ２から次の次にアクティブ信号Ａ３が上がるタイミングＴ５の間でビット線がプリチャージされれば良いことになる。結果として、従来のオートリフレッシュの場合に比較して、プリチャージ時間を長くすることが出来る。逆に言えば、同一のプリチャージ時間で十分であれば、１回のアクティブ動作から次のアクティブ動作までに時間を減らすことができる。
【００２７】
図３を参照して、１バンクに対して、Ｘアドレスが０〜１０まである場合、救済判定を行うと共に、領域Ｅ１、Ｅ２を交互に選択する回路について説明する。この場合、Ｘ０−９及びＸ１０のアドレスから救済判定を行い、救済判定のヒット信号Ｈ１及びＨ２を出力するフューズ回路によって構成されている。即ち、Ｘ１０がｌｏｗの場合、インバータ、フューズセット１、及びアンド回路３を介してヒット信号Ｈ１が出力され、他方、Ｘ１０がｈｉｇｈの場合、フューズセット２及びアンド回路４を介して、ヒット信号Ｈ２が出力される。ここで、各フューズセット１及び２はＸ０−９だけで救済判定を行っており、救済元がＸ１０＝０のとき、ヒット信号Ｈ１が出力され、他方、Ｘ１０＝１のとき、ヒット信号Ｈ２が出力される。このように、図３に示されたフューズ回路は、各領域Ｅ１、Ｅ２において救済用メモリブロックに置換が行われているか否かをあらわす信号を出力する回路として動作している。
【００２８】
図４を参照すると、プリデコーダ回路が示されており、プリデコーダ回路には、当該図３に示されたヒット信号Ｈ１、Ｈ２、及び、Ｘ９、Ｘ１０が与えられている。図示されたプリデコーダ回路は、プレートＰ１をアクティブにする場合に、プリデコード信号Ｐ１を出力し、他方、プレートＰ２をアクティブにする場合に、プリデコード信号Ｐ２を出力する。図示された回路では、Ｘ１０＝０の場合にのみ、ヒット信号Ｈ１が出力され、アクティブになるプレートもＰ１側だけとなり、他方、Ｘ１０＝１の場合、Ｐ２側のプレートがアクティブになる。
【００２９】
図４に示されたプリデコーダ回路に対し、オートリフレッシュ時のアドレスを図５に示すように、Ｘ１０を交互に０、１になるようにすれば、Ｘ１０＝０のとき、Ｐ２側のプレートがアクティブになることはなく、逆に、Ｘ１０＝１のときに、Ｐ１側のプレートがアクティブにならないため、救済の有無に拘わらず、同一プレートが連続してアクティブになることはない。したがって、図４に示されたプリデコーダ回路は、領域Ｅ１のプレートＰ１、Ｅ２のプレートＰ２のいずれかを指定する信号を出力する回路として動作している。
【００３０】
上記した実施形態では、独立した救済領域に対し、救済ワードを含むプレートを一つずつ備えた場合について説明したが、一つの救済領域に対して複数の救済ワードを含むプレートを備えていても良いし、或いは、単一のリフレッシュコマンドに応答して２回以上のリフレッシュ動作が行なわれても良い。
【００３１】
図６を参照すると、本発明の他の実施形態に係る半導体装置が示されており、ここでは、救済ワードを含むプレートが２プレートずつ各領域Ｅ１、Ｅ２に含まれている。この場合も、前述した実施形態と同様に領域Ｅ１、Ｅ２における救済領域Ｐ１、Ｐ２：Ｐ３、Ｐ４が互いに独立しており、オートリフレッシュ時に領域Ｅ１とＥ２を交互にアクセスする方式であれば、救済の有無に拘わらず同一プレートが連続してアクティブになることは無く、プリチャージ時間が確保されてリストア時間を従来のものよりも多くとることができる。
【産業上の利用可能性】
【００３２】
本発明は、救済プレートを含むと共に、リフレッシュ動作を連続して行なう半導体装置に広く適用できる。本発明は、オートリフレッシュ動作だけでなくセルフリフレッシュ動作を行なう回路にも適用できる。
【図面の簡単な説明】
【００３３】
【図１】本発明に係る半導体装置の原理を説明するための概略図である。
【図２】図１に示された半導体装置の動作を説明するためのタイムチャートである。
【図３】図１に示された半導体装置を動作させるための回路を説明するブロック図である。
【図４】図３に示された回路の出力をデコードするプリデコーダ回路を示す回路図である。
【図５】図３及び図４に示された回路に供給されるアドレス信号を説明する波形図である。
【図６】本発明の他の実施形態に係る半導体装置の概略構成を示す図である。
【図７】従来の半導体装置の構成を示す概略図である。
【符号の説明】
【００３４】
Ｅ１、Ｅ２                        領域
Ｐ１〜Ｐ４                        プレート
Ｒ１〜Ｒ７                        ワード線
Ｂ１Ｔ、Ｂ１Ｂ、Ｂ２Ｔ、Ｂ２Ｂ    ビット線
【図１】
0005612244.tif 000002
【図２】
0005612244.tif 000003
【図３】
0005612244.tif 000004
【図４】
0005612244.tif 000005
【図５】
0005612244.tif 000006
【図６】
0005612244.tif 000007
【図７】
0005612244.tif 000008