(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタを備えたフレキシブル半導体装置の製造方法であって、
第１金属層と無機絶縁層と半導体層と第２金属層とが順に積層された積層膜を用意する工程（ａ）と、
前記第２金属層の一部をエッチングすることによって、前記第２金属層からなるソース電極及びドレイン電極を形成する工程（ｂ）と、
前記積層膜のうち、前記ソース電極及びドレイン電極が形成された面に可塑性を有する樹脂層を圧着して、該樹脂層に前記ソース電極及びドレイン電極を埋設する工程（ｃ）と、
前記第１金属層の一部をエッチングすることによって、前記第１金属層からなるゲート電極を形成する工程（ｄ）と
を含み、
前記ゲート電極上の前記無機絶縁層はゲート絶縁膜として機能し、前記無機絶縁層上の前記ソース電極及びドレイン電極間にある前記半導体層はチャネルとして機能する、フレキシブル半導体装置の製造方法。
【請求項２】
前記工程（ｃ）において、樹脂層は、樹脂シートからなる、請求項１記載のフレキシブル半導体装置の製造方法。
【請求項３】
前記工程（ｂ）の後、前記半導体層を、少なくとも前記チャネルを含む領域を残して、エッチングにより除去する工程をさらに含む、請求項１に記載のフレキシブル半導体装置の製造方法。
【請求項４】
前記工程（ｃ）は、
両面を貫通する導電性の層間接続部位が複数形成された前記樹脂層を用意する工程（ｃ１）と、
前記積層膜のうち、前記ソース電極及びドレイン電極が形成された面に前記樹脂層を圧着して、該樹脂層に前記ソース電極及びドレイン電極を埋設するとともに、該ソース電極及びドレイン電極を、前記層間接続部位に接続する工程（ｃ２）と
を含む、請求項１に記載のフレキシブル半導体装置の製造方法。
【請求項５】
前記工程（ｂ）の後、
前記半導体層を、前記チャネルとなる領域を残して、エッチングにより除去して、前記無機絶縁層を露出させる工程と、
前記露出した無機絶縁層の一部をエッチングして、前記第１金属層を露出させる開口部を形成する工程と
をさらに含み、
前記工程（ｃ２）において、前記層間接続部位が前記第１金属層に接続される、請求項４に記載のフレキシブル半導体装置の製造方法。
【請求項６】
前記工程（ｃ）の後、前記樹脂層の表面に第３金属層を圧着した後、該第３金属層をエッチングして配線を形成する工程とをさらに含み、
前記配線は、前記ソース電極及びドレイン電極又は／及び前記第１金属層に、前記層間接続部位を介して電気的に接続される、請求項４または５に記載のフレキシブル半導体装置の製造方法。
【請求項７】
前記層間接続部位は、ペーストビアである、請求項４〜６の何れかに記載のフレキシブル半導体装置の製造方法。
【請求項８】
前記工程（ｃ）の後、
前記樹脂層の一部に、前記ソース電極及びドレイン電極を露出させる開口部を形成する工程と、
少なくとも前記開口部を含む前記樹脂層の表面に、前記ソース電極及びドレイン電極と電気的に接続するメッキ層を形成する工程と
をさらに含む、請求項１に記載のフレキシブル半導体装置の製造方法。
【請求項９】
前記工程（ａ）において、前記半導体層は、少なくとも前記チャネルを含む領域に予めパターニングされている、請求項１に記載のフレキシブル半導体装置の製造方法。
【請求項１０】
前記工程（ｂ）において、前記第２金属層の一部をエッチングすることによって、前記ソース電極及びドレイン電極と同時に、前記第２金属層からなるコンデンサの上部電極が形成され、
前記工程（ｄ）において、前記第１金属層の一部をエッチングすることによって、前記ゲート電極と同時に、前記第１金属層からなるコンデンサの下部電極が形成され、
前記上部電極及び下部電極に間にある前記無機絶縁層は、コンデンサの誘電体層として機能する、請求項９に記載のフレキシブル半導体装置の製造方法。
【請求項１１】
前記工程（ａ）において、前記半導体層と前記第２金属層との間に拡散防止層がさらに設けられている、請求項１に記載のフレキシブル半導体装置の製造方法。
【請求項１２】
請求項１に記載の方法により製造された第１の薄膜トランジスタを備えた第１のフレキシブル半導体装置と、第２の薄膜トランジスタを備えた第２のフレキシブル半導体装置とを用意する工程と、
両面を貫通する導電性の層間接続部位が複数形成された樹脂層を用意する工程と、
前記第１のフレキシブル半導体装置と、第２のフレキシブル半導体装置とを、前記樹脂層を挟んで圧着する工程と
を含み、
前記第１の薄膜トランジスタのゲート電極は、前記第２の薄膜トランジスタのソース電極またはドレイン電極に、前記層間接続部位を介して電気的に接続される、積層フレキシブル半導体装置の製造方法。
【請求項１３】
請求項１に記載のフレキシブル半導体装置の製造方法に使用される積層膜であって、
前記積層膜は、第１金属層と無機絶縁層と半導体層と第２金属層とが順に積層された４層クラッド箔からなり、
前記第１金属層の一部をエッチングすることにより、ソース電極及びドレイン電極が形成され、
前記第２金属層の一部をエッチングすることにより、ゲート電極が形成され、
前記無機絶縁層はゲート絶縁膜として機能し、前記半導体層はチャネルとして機能する、積層膜。
【請求項１４】
前記半導体層は、少なくとも前記チャネルを含む領域に予めパターニングされている、請求項１３に記載の積層膜。
【請求項１５】
前記半導体層と前記第２金属層との間に拡散防止層がさらに設けられている、請求項１３に記載の積層膜。
【請求項１６】
前記第２金属層は、銅からなり、
前記拡散防止層は、チタン、チタン窒化物、タンタル、およびタンタル窒化物からなる群から選択される材料からなる、請求項１５に記載の積層膜。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレキシブル半導体装置の製造方法に関する。
【背景技術】
【０００２】
情報端末の普及に伴い、コンピュータ用のディスプレイとしてフラットパネルディスプレイに対するニーズが高まっている。また、さらに情報化の進展に伴い、従来、紙媒体で提供されていた情報が電子化される機会が増え、薄くて軽い、手軽に持ち運びが可能なモバイル用表示媒体として、電子ペーパーあるいはデジタルペーパーへのニーズも高まりつつある（特許文献１など）。
【０００３】
一般に、フラットパネルディスプレイにおいては、液晶、有機ＥＬ（有機エレクトロルミネッセンス）、電気泳動等を利用した素子を用いて表示媒体を形成している。また、こうした表示媒体では画面輝度の均一性や画面書き換え速度等を確保するために、画像駆動素子としてアクティブ駆動素子（ＴＦＴ(Thin Film Transistor）素子）を用いる技術が主流になっている。例えば、通常のコンピュータディスプレイでは基板上にこれらＴＦＴ素子を形成し、液晶、有機ＥＬ素子等が封止されている。
【０００４】
ここで、ＴＦＴ素子には主にａ−Ｓｉ（アモルファスシリコン）、ｐ−Ｓｉ（ポリシリコン）等の半導体を用いることができ、これらのＳｉ半導体（必要に応じて金属膜も）を多層化し、ソース、ドレイン、ゲート電極を基板上に順次形成していくことでＴＦＴ素子が製造される。
【０００５】
また、このようなＳｉ材料を用いたＴＦＴ素子の形成には高い温度の工程が含まれるため、基板材料には工程温度に耐える材料であるという制限が加わることになる。このため、実際上は、基板として耐熱性に優れる材質のもの、例えばガラス基板を用いることが必要となる。なお、石英基板を用いることも可能であるが、高価であり、ディスプレイの大型化に際して経済的に問題がある。したがって、ＴＦＴ素子を形成する基板として、一般にガラス基板が使用される。
【０００６】
しかしながら、ガラス基板を利用して構成された薄型ディスプレイは、重く、柔軟性に欠け、落下の衝撃で割れるおそれがある。これは、情報化の進展に伴う携帯用薄型ディスプレイへのニーズを満たすにあたり望ましくない。
【０００７】
軽量で薄型なディスプレイへのニーズに対応させるべく、基板のフレキシブル化、軽量化などの観点から、ＴＦＴ素子を樹脂基板（プラスチック基板）上に形成した半導体装置（フレキシブル半導体装置）の開発が行われている。
【０００８】
例えば、特許文献２には、ＴＦＴ素子を従来と略同様なプロセスにより支持体（例えばガラス基板）上に作製した後、ＴＦＴ素子をガラス基板から剥離して樹脂基板上に転写する技術が開示されている。
【０００９】
また、特許文献３には、樹脂基板にＴＦＴ素子を直接形成する技術が開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−６７２６３号公報
【特許文献２】特開２００５−２９４３００号公報
【特許文献３】特開２００６−１８６２９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、転写法を用いたＴＦＴ素子の製造では、支持体（ガラス基板）の剥離工程が問題となる。すなわち、樹脂基板からガラス基板を剥離する工程においては、例えばガラス基板とＴＦＴ素子との密着性を低下させる処理を行ったり、或いは、ガラス基板とＴＦＴ素子との間に剥離層を形成し、この剥離層を物理的又は化学的に除去する処理を行ったりする必要がある。そのため、工程の煩雑さを招き、生産性に問題が残る。
【００１２】
また、樹脂基板にＴＦＴ素子を直接形成する方法では、樹脂基板は耐熱性が低く、プロセス温度を低く制限する必要がある。そのため。樹脂基板上に直接形成したＴＦＴ素子は、ガラス基板に形成したＴＦＴ素子に比べて特性が劣る。さらに、回路全体で考えると、これらのプロセスで形成した配線は厚みが薄いことや、複合材料であることが多く、配線の抵抗が高い。そのため、回路中での電圧降下が起き、所望のＴＦＴ性能・デバイス特性や信頼性を得ることが難しい。
【００１３】
本願発明者は、上述したフレキシブル半導体装置の課題に対して、従来技術の延長線で対応するのではなく、新たな方向で対処し、それらの課題を解決するように試みた。本発明はかかる点に鑑みなされたもので、高性能で、かつ生産性に優れたフレキシブル半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために、本発明は、フレキシブル半導体装置の製造方法において、予め用意した第１金属層と無機絶縁層と半導体層と第２金属層とが順に積層された積層膜をベースに、第１金属層及び第２金属層に加工を加えて、ゲート電極及びソース・ドレイン電極を形成するとともに、ソース・ドレイン電極が形成された積層膜の面に可塑性を有する樹脂層を圧着して、樹脂層にソース・ドレイン電極を埋設し、無機絶縁層をゲート絶縁膜、半導体層をチャネルとして機能させた薄膜トランジスタの形成方法を採用する。これにより、樹脂層を基材とする薄膜トランジスタを備えた大面積のフレキシブル半導体装置を、高温プロセスを経ることなく容易に形成することができる。
【００１５】
すなわち、本発明の一側面におけるフレキシブル半導体装置の製造方法は、第１金属層と無機絶縁層と半導体層と第２金属層とが順に積層された積層膜を用意する工程（ａ）と、第２金属層の一部をエッチングすることによって、第２金属層からなるソース電極及びドレイン電極を形成する工程（ｂ）と、積層膜のうち、ソース電極及びドレイン電極が形成された面に樹脂層を圧着して、樹脂層にソース電極及びドレイン電極を埋設する工程（ｃ）と、第１金属層の一部をエッチングすることによって、第１金属層からなるゲート電極を形成する工程（ｄ）とを含み、ゲート電極上の無機絶縁層はゲート絶縁膜として機能し、無機絶縁層上のソース電極及びドレイン電極間にある半導体層はチャネルとして機能する。
【００１６】
本発明の他の側面において、上記工程（ｃ）は、両面を貫通する導電性の層間接続部位が複数形成された樹脂層を用意する工程（ｃ１）と、積層膜のうち、ソース電極及びドレイン電極が形成された面に樹脂層を圧着して、樹脂層にソース電極及びドレイン電極を埋設するとともに、ソース電極及びドレイン電極を、層間接続部位に接続する工程（ｃ２）とを含むことが好ましい。これにより、樹脂層に埋設したソース電極及びドレイン電極の電位を、樹脂層表面で容易に取ることができる。
【００１７】
本発明の他の側面において、上記工程（ｃ）の後、樹脂層の表面に第３金属層を圧着した後、第３金属層をエッチングして配線を形成する工程とをさらに含み、配線は、ソース電極及びドレイン電極又は／及び第１金属層に、層間接続部位を介して電気的に接続されることが好ましい。これにより、樹脂層に埋設したソース電極及びドレイン電極を、樹脂層表面で形成された配線と容易に接続することができる。
【００１８】
本発明の他の側面において、上記工程（ｂ）において、第２金属層の一部をエッチングすることによって、ソース電極及びドレイン電極と同時に、第２金属層からなるコンデンサの上部電極が形成され、工程（ｄ）において、第１金属層の一部をエッチングすることによって、ゲート電極と同時に、第１金属層からなるコンデンサの下部電極が形成され、上部電極及び下部電極に間にある無機絶縁層は、コンデンサの誘電体層として機能する。これにより、薄膜トランジスタとコンデンサとを備えたフレキシブル半導体装置を容易に形成することができる。
【発明の効果】
【００１９】
本発明によれば、第１金属層と無機絶縁層と半導体層と第２金属層とが順に積層された積層膜をベースに、第１金属層及び第２金属層に加工を加えて、ゲート電極及びソース・ドレイン電極を形成するとともに、ソース・ドレイン電極が形成された積層膜の面に樹脂層を圧着して、樹脂層にソース・ドレイン電極を埋設し、無機絶縁層をゲート絶縁膜、半導体層をチャネルとして機能させることによって、高性能な薄膜トランジスタを備えた大面積のフレキシブル半導体装置を容易に形成することができる。
【図面の簡単な説明】
【００２０】
【図１】（ａ）〜（ｄ）は、ＰＣＴ／ＪＰ２００８／００２７５９の出願明細書に開示されたフレキシブル半導体装置の製造方法の基本的な工程を示した断面図である。
【図２】（ａ）〜（ｃ）は、本発明の第１の実施形態におけるフレキシブル半導体装置の製造方法の工程を示した断面図である。
【図３】（ａ）〜（ｃ）は、第１の実施形態における樹脂層を基材に用いたフレキシブル半導体装置の製造方法の工程を示した断面図である。
【図４】（ａ）〜（ｄ）は、第１の実施形態におけるフレキシブル半導体装置の製造方法の具体的な工程を示した断面図である。
【図５】第１の実施形態における製造方法によって製造されたフレキシブル半導体装置の構成を示した図で、（ａ）は、（ｂ）のＡ−Ａ線に沿った断面図、（ｂ）は平面図である。
【図６】（ａ）〜（ｄ）は、第１の実施形態における積層膜の形成方法を示した斜視図である。説明する。
【図７】（ａ）〜（ｄ）は、本発明の第２の実施形態におけるフレキシブル半導体装置の製造方法の工程を示した断面図である。
【図８】（ａ）〜（ｅ）は、本発明の第３の実施形態におけるフレキシブル半導体装置の製造方法の工程を示した断面図である。
【図９】（ａ）〜（ｄ）は、本発明の第４の実施形態におけるフレキシブル半導体装置の製造方法の工程を示した断面図である。
【図１０】（ａ）及び（ｂ）は、本発明の第５の実施形態における積層膜の製造方法を示した斜視図である。
【図１１】（ａ）〜（ｄ）は、第５の実施形態におけるフレキシブル半導体装置の製造方法の工程を示した断面図である。
【図１２】（ａ）〜（ｄ）は、本発明の第６の実施形態におけるフレキシブル半導体装置の製造方法の工程を示した断面図である。
【図１３】（ａ）〜（ｃ）は、本発明の第６の実施形態におけるフレキシブル半導体装置の製造方法の工程を示した断面図である。
【図１４】（ａ）〜（ｄ）は、本発明の第７の実施形態におけるフレキシブル半導体装置の製造方法の工程を示した断面図である。
【図１５】（ａ）〜（ｄ）は、本発明の第８の実施形態におけるフレキシブル半導体装置の製造方法の工程を示した断面図である。
【図１６】本発明の第９の実施形態におけるフレキシブル半導体装置の構成を示した図で、（ａ）は平面図、（ｂ）は、（ａ）のＡ−Ａ線に沿った断面図、（ｃ）は、（ａ）のＢ−Ｂ線に沿った断面図である。
【図１７】第９の実施形態におけるフレキシブル半導体装置の等価回路図である。
【図１８】本発明の第１０の実施形態におけるフレキシブル半導体装置の構成を示した断面図である。
【図１９】（ａ）〜（ｃ）は、第１０の実施形態におけるフレキシブル半導体装置の製造方法の工程を示した断面図である。
【図２０】本発明の第１１の実施形態におけるフレキシブル半導体装置の構成を示した断面図である。
【図２１】（ａ）〜（ｃ）は、第１１の実施形態におけるフレキシブル半導体装置の製造方法の工程を示した断面図である。
【発明を実施するための形態】
【００２１】
本願出願人は、薄型ディスプレイに対応可能なフレキシブル半導体装置の製造方法について検討を行ない、ＰＣＴ／ＪＰ２００８／００２７５９の出願明細書に、生産性に優れたフレキシブル半導体装置の製造方法を提案している。
【００２２】
図１（ａ）〜（ｄ）は、上記出願明細書に開示したフレキシブル半導体装置５００の製造方法の基本的な工程を示した断面図である。
【００２３】
まず、図１（ａ）に示すように、無機絶縁層５２０の両面に第１金属層５１０及び第２金属層５３０が積層された３層クラッド箔からなる積層膜を用意する。その後、図１（ｂ）に示すように、第１金属層５１０の一部をエッチングすることによって、薄膜トランジスタのゲート電極５１０ｇを形成する。
【００２４】
次に、図１（ｃ）に示すように、第２金属層５３０の一部をエッチングすることによって、ゲート電極５１０ｇに対応する部位に、ソース電極５３０ｓ及び５３０ｄを形成する。ここで、ソース電極５３０ｓ及びドレイン電極５３０ｄを先に形成してから、ゲート電極５１０ｇを形成してもよい。いずれの場合も、無機絶縁層５２０が基材として機能することによって、ゲート電極５１０ｇ並びにソース電極５３０ｓ及びドレイン電極５３０ｄの形成が可能となる。
【００２５】
次に、図１（ｄ）に示すように、ソース電極５３０ｓ及びドレイン電極５３０ｄに接触し、無機絶縁層５２０を介してゲート電極５１０ｇ上に、半導体層５４０を形成する。ここで、ゲート電極５１０ｇ上の無機絶縁層５２０ｇはゲート絶縁膜として機能し、また、無機絶縁層５２０ｇ上のソース電極５３０ｓ及びドレイン電極５３０ｄ間にある半導体層５４０はチャネルとして機能する。これにより、薄膜トランジスタを備えたフレキシブル半導体装置が完成する。
【００２６】
このように、予め無機絶縁層５２０の両面に第１金属層５１０及び第２金属層５３０を積層した３層クラッド箔からなる積層膜を用意し、この積層膜をベースに、第１金属層５１０及び第２金属層５３０に加工を加えて、ゲート電極５１０ｇ及びソース電極５３０ｓ及びドレイン電極５３０ｄを形成し、然る後、ゲート電極５１０ｇ上に無機絶縁層（ゲート絶縁膜）５２０を介して半導体層５４０を低温プロセス（例えば、印刷法）を用いて形成すれば、高温プロセスを経ることなく薄膜トランジスタを容易に形成することができる。加えて、３層クラッド箔のうち、第１金属層５１０及び第２金属層５３０に挟まれた無機絶縁層５２０を基材として機能させることにより、複数の薄膜トランジスタを備えたフレキシブル半導体装置を容易に形成することができる。
【００２７】
本願発明者等は、上記のフレキシブル半導体装置の製造方法について、さらに検討を加えた結果、より高性能で、生産性に優れたフレキシブル半導体装置の製造方法を想到するに至った。
【００２８】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。また、各図における寸法関係（長さ、幅、厚さ等）は実際の寸法関係を反映するものではない。本発明は、以下の実施形態に限定されるものではない。また、本発明の効果を奏する範囲を逸脱しない範囲で、適宜変更は可能である。さらに、他の実施形態との組み合わせも可能である。
【００２９】
（第１の実施形態）
図２（ａ）〜（ｃ）は、本発明の第１の実施形態におけるフレキシブル半導体装置１００の製造方法を示した断面図である。
【００３０】
まず、図２（ａ）に示すように、第１金属層１０と無機絶縁層２０と半導体層３０と第２金属層４０とが順に積層された積層膜８０を用意する。ここで、第１金属層１０及び第２金属層４０は、同じ材料からなるものであっても、異なる材料のものであってもよい。また、無機絶縁層２０の材料は問わないが、当該無機絶縁層は、薄膜トランジスタのゲート絶縁膜として機能するため、比誘電率の高い薄膜であることが望ましい。また、半導体層３０の材料は問わないが、当該半導体層３０は、薄膜トランジスタのチャネルとして機能するため、キャリア移動度の大きい薄膜であることが望ましい。また、無機半導体又は有機半導体のどちらの材料を用いてもよい。なお、積層膜８０は、後述する種々の方法で形成することができる。
【００３１】
次に、図２（ｂ）に示すように、第２金属層４０の一部をエッチングすることによって、第２金属層４０からなるソース電極４２ｓ及びドレイン電極４２ｄを形成する。その後、半導体層３０を、薄膜トランジスタの形成領域（少なくともチャネルを含む領域）を残して、エッチングにより除去する。
【００３２】
次に、図２（ｃ）に示すように、第１金属層１０の一部をエッチングすることによって、第１金属層１０からなるゲート電極１０ｇを形成する。ここで、ゲート電極１０ｇ上の無機絶縁層２０ｇはゲート絶縁膜として機能し、無機絶縁層２０ｇ上のソース電極４２ｓ及びドレイン電極４２ｄ間にある半導体層３０ｃはチャネルとして機能する。これにより、フレキシブル半導体装置１００が完成する。
【００３３】
ここで、第２金属層４０及び第１金属層１０のエッチャントは、それぞれの材料に応じて適宜選択することができ、また、ウエットエッチングまたはドライエッチングのどちらの方法を用いてもよい。また、ゲート電極１０ｇを先に形成してから、ソース電極４２ｓ及びドレイン電極４２ｄを形成してもよい。
【００３４】
このように、予め、第１金属層１０と無機絶縁層２０と半導体層３０と第２金属層４０とが積層された積層膜８０を用意し、これをベースに、第１金属層１０、第２金属層４０、及び半導体層３０をエッチングする工程（低温プロセス）だけで、ゲート電極１０ｇ、ソース電極４２ｓ、ドレイン電極４２ｄ、及びチャネル３０ｃを備えた薄膜トランジスタを形成できるため、高温プロセスを経ることなく、フレキシブル半導体装置を容易に形成することができる。
【００３５】
ところで、本発明において、無機絶縁層２０は、ゲート絶縁膜として機能するため、あまり厚くすることはできない。そのため、多数の薄膜トランジスタを備えた大面積のフレキシブル半導体装置を形成する場合、基材としての強度が確保できない場合がある。また、複数の薄膜トランジスタを形成する場合、無機絶縁層２０を基材として用いるため、各薄膜トランジスタにおけるゲート絶縁膜２０ｇを互いに分離することはできない。そのため、各薄膜トランジスタを近接して形成すると、隣接する薄膜トランジスタ間でリークが発生するおそれがある。
【００３６】
そこで、図３（ａ）に示すように、図２（ｂ）に示した工程の後、さらに、無機絶縁層２０を、薄膜トランジスタの形成領域（少なくともゲート絶縁膜を含む領域）を残して、エッチングにより除去する。
【００３７】
その後、図３（ｂ）に示すように、積層膜のうち、ソース電極４２ｓ及びドレイン電極４２ｄが形成された面に樹脂層５０を圧着して、樹脂層５０にソース電極４２ｓ及びドレイン電極４２ｄを埋設する。このとき、薄膜トランジスタの形成領域に残された半導体層３０及び無機絶縁層２０も、樹脂層５０に埋設される。これにより、無機絶縁層２０に代えて、無機絶縁層２０よりも膜厚な樹脂層５０を基材にすることができるため、リークの少ない薄膜トランジスタを備えた、大面積のフレキシブル半導体装置を容易に形成することができる。
【００３８】
ここで、樹脂層５０の材料は問わないが、ソース電極４２ｓ及びドレイン電極４２ｄを埋設し得る程度の可塑性を有し、さらに、少なくとも表面が、第２金属層４０及び半導体層３０に対して、良好な接着性を有する材料が好ましい。
【００３９】
以下、図４（ａ）〜（ｄ）を参照しながら、本実施形態におけるフレキシブル半導体装置の製造方法の具体的な工程について、さらに詳しく説明する。
【００４０】
まず、図４（ａ）に示すように、積層膜８０を用意（作製、購入など）する。積層膜８０は、第１金属層１０と、第１金属層１０の上面に形成された無機絶縁層２０と、無機絶縁層２０の上面に形成された半導体層３０と、該半導体層３０の上面に形成された第２金属層４０とから構成されている。ここで、第１金属層１０は厚さ１２μｍの銅箔、無機絶縁層２０は厚さ０．８μｍのチタン酸バリウム、半導体層３０は厚さ０．３μｍのポリシリコン膜、第２金属層４０は厚さ１μｍの銅箔を用いることができる。
【００４１】
次に、図４（ｂ）に示すように、積層膜８０における第２金属層４０をエッチングすることによって、第２金属層４０からなるソース電極４２ｓ及びドレイン電極４２ｄを形成する。エッチャントとしては、第２金属層４０の材料などに応じて適当なものを使用すればよい。例えば、銅箔の場合、塩化第二鉄を用いることができる。その後、さらに、半導体層３０を、薄膜トランジスタの形成領域（少なくともチャネルを含む領域）を残して、エッチングにより除去する。エッチャントとしては、半導体層３０の材料によって適当なものを使用すればよい。例えば、ポリシリコン膜の場合、フッ酸や硝酸混合物を用いることができる。また、レーザ照射により、半導体層３０を加工してもよい。
【００４２】
さらに、無機絶縁層２０の一部を除去して、第１金属層１０を部分的に露出させる開口部６３を形成する。無機絶縁層２０の除去方法としては、例えば、レーザ照射、エッチングなどを採用することができる。エッチャントとしては、無機絶縁層２０の材料に応じて適当なものを使用すればよい。例えば、チタン複合酸化物の場合、フッ酸や硝酸混合物を用いることができる。
【００４３】
次に、図４（ｃ）に示すように、積層膜８０のうち、半導体層３０、ソース電極４２ｓ及びドレイン電極４２ｄが形成された面を覆うように樹脂シート５０を形成する。例えば、半導体層３０、ソース電極４２ｓ及びドレイン電極４２ｄが形成された積層膜８０を樹脂シート５０に圧着すること（圧力を加えつつ接着すること）により行われる。この圧着によって、積層膜８０と樹脂シート５０とを積層一体化するとともに、樹脂シート５０に半導体層３０、ソース電極４２ｓ及びドレイン電極４２ｄを埋設する。
【００４４】
また、樹脂シート５０には、層間接続部位６０ａ、６０ｂ及び６０ｃが予め形成されている。層間接続部位としては、例えば、ペーストビアを用いることができる。そして、樹脂シート５０に積層膜８０を圧着することにより、ペーストビア６０ａとソース電極４２ｓ、ペーストビア６０ｂとドレイン電極４２ｄ、及びペーストビア６０ｃと第１金属層１０とを、それぞれ接続する。
【００４５】
上記圧着の方法としては、例えば、ロールラミネート、真空ラミネート、熱プレスなどで加熱しながら加圧する方法などを採用すればよい。樹脂シート５０としては、例えば、樹脂フィルム表面に接着性材料（例えばエポキシ樹脂、アクリル樹脂、ポリイミド樹脂など）を塗布したものや、未硬化の樹脂フィルムなどを用いることができる。さらに、バリア性を向上させるために、樹脂フィルム表面と接着性材料の間にバリア性に優れた無機薄膜が形成されている積層フィルムを用いることも可能である。ここでは、樹脂シート５０として厚さ１２．５μｍのポリイミド樹脂フィルム表面に接着性エポキシ樹脂を塗布したものを用意し、無機絶縁層２０の上面に貼り合わせて一体化する。
【００４６】
さらに、樹脂シート５０のうち、積層膜８０を圧着させる面と反対側の面（図４（ｃ）では上面）に、樹脂シート５０の層間接続部位６０ａ、６０ｂ、６０ｃに接続するように第３金属層７０を圧着する。この圧着によって、第３金属層７０と樹脂シート５０とを積層一体化する。ここでは、第３金属層７０として、例えば、厚さ９μｍの銅箔を用意して樹脂シート５０の上面に貼り合わせて一体化する。第３金属層７０の圧着と、積層膜８０の圧着とは、同一工程で実行してもよく、必要に応じて別工程で実行してもよい。
【００４７】
次に、図４（ｄ）に示すように、積層膜８０の第１金属層１０をエッチングすることによって、第１金属層１０からなるゲート電極１０ｇおよび配線１０ａを形成する。エッチャントとしては、第１金属層１０の材料に応じて適当なものを使用すればよい。例えば、銅箔の場合、塩化第二鉄を用いることができる。
【００４８】
さらに、第３金属層７０の一部をエッチングすることによって、第３金属層７０からなる配線７２ａ、７２ｂを形成する。エッチャントとしては、第３金属層７０の材料に応じて適当なものを使用すればよく、例えば、銅箔の場合、塩化第二鉄を用いることができる。第３金属層７０のエッチングと第１金属層１０のエッチングとは、同一工程で実行してもよく、必要に応じて別工程で実行してもよい。
【００４９】
このようにして、フレキシブル半導体装置１００を構築することができる。本実施形態によれば、第１金属層１０と無機絶縁層２０と半導体層３０と第２金属層４０とを有する積層膜８０を使用することによって、樹脂層５０に形成されたソース電極４２ｓ、ドレイン電極４２ｄ、半導体層（チャネル）３０、無機絶縁層（ゲート絶縁膜）２０、及びゲート電極１０ｇ、（以下、まとめて「ＴＦＴ構造体」ともいう。）を容易に形成することができ、これにより、高性能なフレキシブル半導体装置１００を生産性よく製造することができる。より詳しくは、高温プロセスによる積層膜８０の作製と、ＴＦＴ構造体の形成とを別プロセスにして実行するため、トータルの生産性を向上させることができる。
【００５０】
具体的には、後述する高温プロセス（例えば、樹脂シート５０の耐熱温度を超えたプロセス温度）にて積層膜８０を作製する工程と、積層膜８０を用いて樹脂シート５０にＴＦＴ構造体を形成する工程とを切り分けているので、樹脂シート５０を用いた製造工程において高温プロセスを導入する必要がない。従って、高温プロセス対応によりＴＦＴ特性の向上を図りつつ、樹脂シート５０を用いた製造工程を簡便に実行することができ、その結果、高性能なフレキシブル半導体装置１００を生産性よく製造することができる。
【００５１】
さらに、樹脂シート５０の圧着工程を行う前に、複数の薄膜トランジスタのそれぞれに対して検査・評価を行い、それらの中から良品評価されたものだけを選択して樹脂シート５０に貼り合せることができる。かかる態様によれば、最終製品における不良の発生を製造途中の段階で未然に防止することができ、後工程における材料等の無駄を省くことができる。また、検査・評価後に樹脂シート５０を半導体層３０上に形成することで、良品の保護層として後工程での不良発生・半導体特性の劣化を抑制し信頼性を向上させることができる。
【００５２】
さらに、ソース電極４２ｓ及びドレイン電極４２ｄは微細な加工が必要なため、第２金属層４０の厚みを厚くすることが困難であるが、配線として第３金属層７０を設けることで、任意の厚みや材料を選択することができる。これによりソース電極４２ｓ及びドレイン電極４２ｄに接続する配線７２ａ、７２ｂの配線抵抗を低減することができるため、大きな電流が必要な回路においても、配線における電圧降下を抑えることができる。
【００５３】
ここで、樹脂層５０は、ＴＦＴ構造体を支持する基材であり、硬化後に薄く曲げられる樹脂材料が好ましい。このような樹脂材料の代表例としては、例えば、エポキシ樹脂、ポリイミド（ＰＩ）樹脂、アクリル樹脂、ポリエチレンテレフタレート（ＰＥＴ）樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、ポリパラキシリレン(ＰＰＸ)樹脂それらの複合物等が挙げられる。これらの樹脂材料は、寸法安定性の性質に優れており、本実施形態のフレキシブル半導体装置１００におけるフレキシブル基材の材料として好ましい。
【００５４】
また、半導体層３０を構成する材料としては、種々のものを使用することができ、例えば、シリコン（Ｓｉ）やゲルマニウム（Ｇｅ）等の半導体を用いてもよいし、酸化物半導体を用いてもよい。酸化物半導体としては、例えば、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ２）、酸化インジウム（Ｉｎ２Ｏ３）、酸化チタン（ＴｉＯ２）などの単体の酸化物や、ＩｎＧａＺｎＯ、ＩｎＳｎＯ、ＩｎＺｎＯ、ＺｎＭｇＯなどの複合酸化物が挙げられる。あるいは、必要に応じて化合物半導体（例えば、ＧａＮ、ＳｉＣ、ＺｎＳｅ、ＣｄＳ、ＧａＡｓなど）や、有機半導体（例えばペンタセン、ポリ３ヘキシルチオフェン、ポルフィリン誘導体、銅フタロシアニン、Ｃ６０など）を使用することもできる。
【００５５】
また、ゲート電極１０ｇを構成する第１金属層１０、ソース電極４２ｓ及びドレイン電極４２ｄを構成する第２金属層４０、配線７２ａ及び配線７２ｂを構成する第３金属層７０としてとしては、良好な導電性を持つ金属材料が好ましく、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、ステンレス（ＳＵＳ）、金（Ａｕ）、銀（Ａｇ）を使用することができる。
【００５６】
また、無機絶縁層２０を構成する材料としては、比較的高い比誘電率を持つ無機化合物が好ましく、その比誘電率は８以上が望ましく、さらに好ましくは２５以上である。そのような比誘電率を有する無機化合物の代表例としては、例えば、タンタル酸化物（Ｔａ２Ｏ５等）、アルミニウム酸化物（Ａｌ２Ｏ３等）、シリコン酸化物（ＳｉＯ２等）、ゼオライト酸化物（ＺｒＯ２等）、チタン酸化物（ＴｉＯ２等）、イットリウム酸化物（Ｙ２Ｏ３等）、ランタン酸化物（Ｌａ２Ｏ３等）、ハフニウム酸化物（ＨｆＯ２等）などの金属酸化物や、それらの金属の窒化物が挙げられる。あるいは、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）などの誘電体であってもよい。
【００５７】
また、層間接続部位６０ａ、６０ｂ及び６０ｃは、例えば、樹脂層５０の上面および下面を連通する開口部に充填された導電性ペースト（ペーストビア）からなる。導電性ペーストの代表例としては、例えば、Ａｇメッキコート銅粉とエポキシ樹脂を主成分とする樹脂組成物との混合物を挙げることができる。
【００５８】
図５（ａ）、（ｂ）は、本実施形態における製造方法によって製造されたフレキシブル半導体装置の構成を示した図で、図５（ａ）は、図５（ｂ）のＡ−Ａ線に沿った断面図、図５（ｂ）は平面図である。
【００５９】
図５（ａ）、（ｂ）に示すように、樹脂シート５０内に、ソース電極４２ｓ及びドレイン電極４２ｄ、半導体層３０が埋設されており、樹脂シート５０の下面には、無機絶縁層（ゲート絶縁膜）２０とゲート電極１０ｇ及び配線１０ａが形成され、樹脂シート５０の上面には、配線７２ａ、７２ｂが形成されている。そして、ソース電極４２ｓ及びドレイン電極４２ｄは、樹脂シート５０内に形成されたペーストビア６０ａ、６０ｂを介して配線７２ａ、７２ｂに接続され、また、配線７２ｂは、樹脂シート５０内に形成されたペーストビア６０ｃを介して配線１０ａに接続されている。
【００６０】
次に、図６（ａ）〜（ｄ）を参照しながら、本実施形態における積層膜８０の形成方法を説明する。
【００６１】
まず、図６（ａ）に示すように、第１金属層１０を用意する。第１金属層１０は、例えば箔状の金属である。金属箔単体に限らず、キャリアフィルム（例えば、ポリエチレンテレフタレート（ＰＥＴ；Poly Ethylene Terephthalate）などの樹脂フィルム）上に、スパッタリング等の薄膜形成法により金属膜を堆積したものを用いてもよい。ここでは第１金属層１０として銅箔を用意する。
【００６２】
次に、図６（ｂ）に示すように、第１金属層１０の上に無機絶縁層２０を形成する。無機絶縁層２０の形成は、樹脂シート５０の耐熱温度を超えたプロセス温度以上のステップを含む高温プロセスにて実行することができる。無機絶縁層２０の形成方法としては、ゾルゲル法や化学合成法等が挙げられる。
【００６３】
具体的には、チタン酸バリウム（ＢａＴｉＯ３）のナノ粒子を分散した分散溶液を第１金属層１０の上に塗工・乾燥し、窒素雰囲気下で仮焼成、本焼成（例えば焼成温度６００℃〜８００℃）を行うことにより、チタン酸バリウムからなる無機絶縁層２０を形成する。分散溶液の塗工方法は特に制限されず、例えば、スピンコート法、ロールコート法、カーテンコート法、スプレー法、液滴吐出法等を使用することができる。このような焼成処理（高温プロセス）を経て作製された無機絶縁層２０は、高分子フィルムに比べて高い比誘電率を持つため、ゲート絶縁膜を構成する無機絶縁層２０の材料として特に好ましい。
【００６４】
その他、無機絶縁層２０の形成方法としては、一般的な薄膜形成法を使用することができ、その代表例として、真空蒸着法、レーザーアブレーション法、スパッタリング法、ＣＶＤ法（例えばプラズマＣＶＤ法）等を挙げることができる。レーザーアブレーション法では、無機化合物の組成変化の少ない膜形成が可能である。ＣＶＤ法では、無機絶縁層２０の成膜が容易で、多成分膜の合成が可能となり、高誘電率膜を形成できる点で好ましい。
【００６５】
また、無機絶縁層２０は、第１金属層１０を構成する金属の金属酸化膜であってもよい。その場合、無機絶縁層２０の形成は、第１金属層１０の上面を酸化することにより行うことができる。第１金属層１０の酸化処理は、例えば、陽極酸化法、熱酸化法（加熱による表面酸化処理）、化学酸化法（酸化剤による表面酸化処理）により行われる。なお、無機絶縁層２０が第１金属層１０の金属酸化膜の場合、第１金属層１０を構成する金属は、上記酸化処理によって酸化される金属であればよく、特に制限されないが、好ましくは、弁金属（例えば、アルミニウム、タンタルなど）である。弁金属の場合、陽極酸化法を適用することができ、金属表面に酸化被膜を簡易に形成し得るとともに、無機絶縁層２０の厚さを薄く調整することができる（例えば１μｍ以下、好ましくは０．６μｍ以下）。
【００６６】
次に、図６（ｃ）に示すように、無機絶縁層２０の上に半導体層３０を形成する。半導体層３０の形成は、例えば、無機絶縁層２０の上面に半導体材料を堆積することにより行われる。半導体材料の堆積は、例えば、真空蒸着法、スパッタリング法、プラズマＣＶＤ法等の薄膜形成プロセスやインクジェット方式等の印刷プロセスを使用することができる。
【００６７】
かかる半導体層３０の形成は、樹脂シート５０の耐熱温度を超えたプロセス温度以上のステップを含む高温プロセスにて実行され得る。より具体的には、無機絶縁層２０の上に半導体材料を堆積した後、堆積した半導体材料に対して加熱処理を行うことが好ましい。半導体材料の加熱方法は特に限定されず、例えば、熱アニール処理（雰囲気加熱）であってもよく、レーザアニール処理であってもよく、それらを併用する処理であってもよい。このように加熱処理（高温プロセス）を施すことにより、半導体の結晶化が進行し、結果、半導体特性（典型的にはキャリア移動度）を向上させることができる。
【００６８】
具体的には、シクロペンタシラン含有溶液にＵＶ照射して高次シラン化合物を得た後、高次シラン化合物含有溶液を無機絶縁層２０の上面に塗工する。次いで、３００℃〜６００℃で熱処理することにより、アモルファスシリコンからなる半導体層３０を形成する。そして、レーザアニール処理を行うことにより、キャリア移動度が高いポリシリコン膜を形成する。上記溶液の塗工方法は特に制限されず、例えばスピンコート法、ロールコート法、カーテンコート法、スプレー法、液滴吐出法等を使用すればよい。
【００６９】
半導体層３０が酸化物半導体の場合には、例えば、有機金属の混合物を無機絶縁層２０の上に堆積し、それを熱処理（例えば６００℃以上）して金属を焼結させることにより、キャリア移動度が高い酸化物半導体を形成することができる。
【００７０】
次に、図６（ｄ）に示すように、半導体層３０の上に第２金属層４０を形成する。第２金属層４０の形成は、例えば、半導体層３０の上面に金属を堆積することにより行うことができる。第２金属層４０の堆積方法としては、例えば、真空蒸着法やスパッタリング法を好ましく採用することができる。
【００７１】
以上の方法により、第１金属層１０と無機絶縁層２０と半導体層３０と第２金属層４０とが順に積層された積層膜８０を得ることができる。本実施形態の製造方法によれば、樹脂シート５０の耐熱温度を超えたプロセス温度にて積層膜８０を用意することができる。従って、この積層膜８０を用いることにより、高温プロセスで実現し得る高性能な薄膜薄膜トランジスタを備えたフレキシブル半導体装置を得ることができる。
【００７２】
なお、上述した各層１０、２０、３０、４０の形成順は逆でもよい。まず、第２金属層４０を形成し、その上に半導体層３０を形成し、その上に無機絶縁層２０を形成し、その上に第１金属層１０を形成してもよい。
【００７３】
（第２の実施形態）
図７（ａ）〜（ｄ）は、本発明の第２の実施形態におけるフレキシブル半導体装置１１０の製造方法の工程を示した断面図である。本実施形態では、無機絶縁層２０が半導体層３０、ソース電極４２ｓ及びドレイン電極４２ｄの下面にのみ設けられている点において、第１の実施形態と異なる。なお、以下の説明において、第１の実施形態と重複する部分についての説明は省略する。
【００７４】
まず、図７（ａ）に示すように、第１金属層１０と無機絶縁層２０と半導体層３０と第２金属層４０とが順に積層された積層膜８０を用意する。
【００７５】
次に、図７（ｂ）に示すように、積層膜８０における第２金属層４０をエッチングすることによって、第２金属層４０からなるソース電極４２ｓ及びドレイン電極４２ｄを形成する。その後、半導体層３０及び無機絶縁層２０を、薄膜トランジスタの形成領域（少なくともチャネル及びゲート絶縁膜を含む領域）を残して、エッチングにより除去する。
【００７６】
これにより、図７（ｂ）に示すように、第１金属層１０上の無機絶縁層２０を半導体層３０、ソース電極４２ｓ及びドレイン電極４２ｄの下面にのみ形成し、第１金属層１０の樹脂シート５０と圧着する面（図では上面）を露出させる。無機絶縁層２０の除去方法としては、例えば、エッチング、レーザ照射などを採用することができる。
【００７７】
次に、図７（ｃ）に示すように、積層膜８０のうち、ソース電極４２ｓ及びドレイン電極４２ｄが形成された面を覆うように樹脂層５０を形成する。具体的には、半導体層３０、ソース電極４２ｓ及びドレイン電極４２ｄが形成された積層膜８０を樹脂シート５０に圧着することにより、積層膜８０と樹脂シート５０とを積層一体化するとともに、樹脂シート５０に半導体層３０、ソース電極４２ｓ及びドレイン電極４２ｄを埋設する。また、樹脂シート５０には、ペーストビア（層間接続部位）６０ａ、６０ｂ及び６０ｃが予め形成されている。そして、樹脂シート５０に積層膜８０を圧着することにより、ペーストビア６０ａとソース電極４２ｓ、ペーストビア６０ｂとドレイン電極４２ｄ、及びペーストビア６０ｃと第１金属層１０とを、それぞれ接続する。
【００７８】
また、樹脂シート５０のうち、積層膜８０を圧着させる面と反対側の面（図７（ｂ）では上面）に、樹脂シート５０のペーストビア６０ａ、６０ｂ、６０ｃに接続するように第３金属層７０を圧着する。この圧着によって、第３金属層７０と樹脂シート５０とを積層一体化する。
【００７９】
次に、図７（ｄ）に示すように、積層膜８０の第１金属層１０をエッチングすることによって、第１金属層１０からなるゲート電極１０ｇおよび配線１０ａを形成する。
【００８０】
また、第３金属層７０の一部をエッチングすることによって、第３金属層７０から配線７２ａ、７２ｂを形成する。このようにして、フレキシブル半導体装置１１０を構築することができる。このように、必要な箇所（薄膜トランジスタの形成領域）にのみ無機絶縁層２０を形成することで、第３金属層７０と第１金属層１０とを接続するペーストビア６０ｃの形成において、高精度な位置合わせが不要となり、フレキシブル半導体装置の信頼性やフレキシブル性を向上させることできる。
【００８１】
（第３の実施形態）
図８（ａ）〜（ｄ）は、本発明の第３の実施形態におけるフレキシブル半導体装置１２０の製造方法の工程を示した断面図である。本実施形態では、ソース電極４２ｓ及びドレイン電極４２ｄと接続する層間接続部位６０ａ、６０ｂ及び第1金属層１０と接続する層間接続部位６０ｃがペーストビアではなく、メッキビアである点において、第１の実施形態と異なる。なお、以下の説明において、第１の実施形態と重複する部分についての説明は省略する。
【００８２】
まず、図８（ａ）に示すように、第１金属層１０と無機絶縁層２０と半導体層３０と第２金属層４０とが順に積層された積層膜８０を用意する。
【００８３】
次に、図８（ｂ）に示すように、第２金属層４０をエッチングすることによって、第２金属層４０からなるソース電極４２ｓ及びドレイン電極４２ｄを形成し、さらに、半導体層３０を、薄膜トランジスタの形成領域を残して、エッチング除去する。
【００８４】
次に、図８（ｃ）に示すように、積層膜８０のうち、半導体層３０、ソース電極４２ｓ及びドレイン電極４２ｄが形成された面を覆うように樹脂層５０を形成する。具体的には、半導体層３０、ソース電極４２ｓ及びドレイン電極４２ｄが形成された積層膜８０を樹脂シート５０に圧着することにより、樹脂シート５０に半導体層３０、ソース電極４２ｓ及びドレイン電極４２ｄを埋設する。なお、樹脂層５０の形成は、樹脂シート５０を圧着する方法に限らず、例えば樹脂材料を積層膜８０に塗布（例えばスピンコートやロールコートなど）することにより行ってもよい。
【００８５】
その後、樹脂シート５０のうち、積層膜８０が圧着した面と反対側の面（図８（ｃ）では上面）に、ソース電極４２ｓの一部を露出させる開口部６２ａ、ドレイン電極４２ｄの一部を露出させる開口部６２ｂ及び第１金属層１０の上面の一部を露出させる開口部６２ｃを形成する。開口部６２ａ、６２ｂ及び６２ｃの形成は、例えばレーザ照射によって行われる。
【００８６】
次に、図８（ｄ）に示すように、開口部６２ａ、６２ｂ、６２ｃを通じてソース電極４２ｓ、ドレイン電極４２ｄ、第1金属層１０に接触するように、積層膜８０が圧着した面と反対側の面にメッキ層７０を形成する。具体的には、メッキ層７０を、開口部６２ａ、６２ｂ、６２ｃの壁面とソース電極４２ｓ、ドレイン電極４２ｄ、第1金属層１０の上面とを覆うように堆積し、これによりメッキビア（層間接続部位）６０ａ、６０ｂ、６０ｃを形成する。また、メッキ層７０は、樹脂シート５０の上面を覆うように堆積し、これにより第３金属層７０を形成する。メッキ層７０の形成は、例えば、アディティブ法による無電解または電解銅メッキ処理により行うことができる。ここでは、樹脂シート５０の上面に無電解銅メッキ層を薄く積層し、次いで電解銅めっき処理を行うことにより、銅メッキ層を厚くして厚さ２μｍ程度のメッキ層７０を形成する。
【００８７】
その後、図８（ｅ）に示すように、第１金属層１０の一部をエッチングすることによって、ゲート電極１０ｇ及び配線１０ａを形成する。また、メッキ層（第３金属層）７０の一部をエッチングすることによって、ソース電極４２ｓにメッキビア６０ａを介して接続された配線７２ａ、ドレイン電極４２ｄ及び配線１０ａにメッキビア６０ｂ及び６０ｃを介して接続された配線７２ｂを、それぞれ形成する。配線７２ａ、７２ｂの形成は、レジストを用いたスライスエッチングにより行ってもよい。
【００８８】
このようにして、層間接続部位としてメッキビアが形成されたフレキシブル半導体装置１２０を構築することができる。本実施形態によれば、ソース電極４２ｓ、ドレイン電極４２ｄ及び第1金属層１０とメッキビア６ａ、メッキビア６０ｂ及びメッキビア６０ｃとの接続を容易に行うことができる。すなわち、層間接続部位がペーストビアの場合（第１の実施形態）、積層膜８０と樹脂シート５０とを圧着する際には、ペーストビア６０ａとソース電極４２ｓ、ペーストビア６０ｂとドレイン電極４２ｄ、ペーストビア６０ｃと無機絶縁層２０の開口部６０ｃを介して第1金属層１０とが接触するように高精度な位置合わせが必要となるが、層間接続部位がメッキビアの場合、積層膜８０と樹脂シート５０とを圧着する際に高精度な位置合わせが不要となり、フレキシブル半導体装置１２０を簡易に且つ安定して製造することができる。
【００８９】
なお、第１の実施形態及び本実施形態において、層間接続部位６０ａ、６０ｂ、６０ｃがペーストビアの場合とメッキビアの場合を示したが、同一フレキシブル半導体装置内において混在して設けることも可能である。
【００９０】
（第４の実施形態）
図９（ａ）〜（ｄ）は、本発明の第４の実施形態におけるフレキシブル半導体装置１３０の製造方法の工程を示した断面図である。本実施形態では、積層膜８１の構成が、半導体層３０と第２金属層４０との間に拡散防止層（バリア層）９０をさらに設けた点において、第１の実施形態の構成と異なる。なお、以下の説明において、第１の実施形態と重複する部分についての説明は省略する。
【００９１】
一般に、銅（Ｃｕ）は、数百℃以上の高温で半導体材料（例えばシリコン）中に拡散しやすい性質がある。そのため、ソース電極４２ｓ及びドレイン電極４２ｄ（第２金属層４０）が銅の場合、製造工程で高温に晒されると、第２金属層４０を構成する銅原子が半導体層３０中に移動し、これによってデバイスの接合リークや閾値電圧の変動等の不具合が生じるおそれがある。
【００９２】
そこで、本実施形態では、予め、半導体層３０と第２金属層４０との間に拡散防止層（バリア層）９０を設けた積層膜８１を用意し、この積層膜８１をベースに薄膜トランジスタを形成することを特徴とする。これにより、ソース電極４２ｓ及びドレイン電極４２ｄと半導体層３０との間に拡散防止層９０を介在させることで、銅原子の半導体層３０中への拡散を防止することができる。その結果、接合リークや閾値電圧変動等の不具合を未然に回避することが可能となる。
【００９３】
拡散防止層９０を構成する材料としては、銅に対する拡散バリア性に優れ、かつ導電性を有する無機化合物を使用することができる。このような無機化合物としては、例えば、タンタル（Ｔａ）及びチタン（Ｔｉ）などの遷移金属が挙げられる。あるいは、タンタル窒化物（ＴａＮ等）やチタン窒化物（ＴｉＮ等）などの遷移金属窒化物を使用してもよい。タンタル窒化物は、スパッタ法により形成された銅との接着性に優れ、かつ銅に対する拡散バリア性にも優れているので、拡散防止層９０の材料として特に好ましい。
【００９４】
以下、図９（ａ）〜（ｄ）を参照しながら、本実施形態におけるフレキシブル半導体装置１３０の製造方法を説明する。
【００９５】
まず、図９（ａ）に示すように、第１金属層１０と無機絶縁層２０と半導体層３０と拡散防止層９０と第２金属層４０とが順に積層された積層膜８１を用意する。この積層膜８１は、半導体層３０と第２金属層４０との間に拡散防止層９０を有する。拡散防止層９０の形成は、例えば、半導体層３０の上に拡散防止層９０の材料をスパッタリング法やＣＶＤ法などの薄膜形成プロセスで堆積することにより行うことができる。
【００９６】
次に、図９（ｂ）に示すように、第２金属層４０をエッチングして、ソース電極４２ｓ及びドレイン電極４２ｄをパターン形成する。その後、拡散防止層９０を、ソース電極４２ｓ及びドレイン電極４２ｄ下の領域を残してエッチング除去する。拡散防止層９０を除去する方法としては特に限定されず、例えば、一般的なフォトリソ工程において採用され得るエッチング処理法（ドライエッチング或いはウェットエッチングであってもよい。）を用いることができる。その後、半導体層３０を、薄膜トランジスタ形成領域を残してエッチング除去する。
【００９７】
次に、図９（ｃ）に示すように、積層膜８１と樹脂シート５０と第３金属層７０とを圧着して一体化する。この圧着によって、積層膜８０における半導体層３０、ソース電極４２ｓ及びドレイン電極４２ｄを樹脂シート５０の上面に埋設する。
【００９８】
次に、図９（ｄ）に示すように、積層膜８０の第１金属層１０をエッチングすることによって、第１金属層１０からなるゲート電極１０ｇ及び配線１０ａを形成する。また、第３金属層７０の一部をエッチングすることによって、第３金属層７０からなる配線７２ａ、７２ｂを形成する。このようにして、拡散防止層９０を備えたフレキシブル半導体装置１３０を構築することができる。
【００９９】
（第５の実施形態）
図１０（ａ）及び（ｂ）は、本発明の第５の実施形態における積層膜８２の製造方法を示した斜視図である。本実施形態では、積層膜８２において、半導体層３０が予めパターン形成されている点において、第１の実施形態における積層膜８０と異なる。
【０１００】
このような積層膜８２は、図１０（ａ）に示すように、無機絶縁層２０の上にパターン形成された半導体層３０を積層し、次いで、図１０（ｂ）に示すように、パターン形成された半導体層３０の上に第２金属層４０を積層することにより作製される。半導体層３０のパターン形成は、例えばインクジェットなど印刷法により行うことができる。
【０１０１】
次に、かかる積層膜８２を用いたフレキシブル半導体装置１４０の製造方法を、図１１（ａ）〜（ｄ）を参照しながら説明する。
【０１０２】
まず、図１１（ａ）に示すように、パターン形成された半導体層３０を有する積層膜８２を用意し、次いで、図１１（ｂ）に示すように、第２金属層４０をエッチングして、ソース電極４２ｓ及びドレイン電極４２ｄを形成する。このとき、半導体層３０は既にパターン形成されているため、半導体層３０をパターン形成する必要はない。
【０１０３】
次に、図１１（ｃ）に示すように、積層膜８２と樹脂シート５０と第３金属層７０とを一体化した後、図１１（ｄ）に示すように、第１金属層１０および第３金属層７０をエッチングして、ゲート電極１０ｇ、配線１０ａ及び配線７２ａ、７２ｂを形成する。これにより、フレキシブル半導体装置１４０が完了する。
【０１０４】
本実施形態において、半導体層３０が予めパターン形成された積層膜８２を用いることにより、半導体層３０のパターン形成ステップを省略することができるため、製造プロセスをさらに簡便化することができる。
【０１０５】
（第６の実施形態）
図１２（ａ）〜（ｄ）、及び図１３（ａ）〜（ｃ）は、本発明の第６の実施形態におけるフレキシブル半導体装置１５０の製造方法の工程を示した断面図である。本実施形態では、無機絶縁層２０が半導体層３０、ソース電極４２ｓ及びドレイン電極４２ｄの下面にのみ設けられている点において、第５の実施形態と異なる。また、本実施形態では、層間接続部位６０ａ、６０ｂ、６０ｃは、コンフォーマル法により作製されたメッキビアを採用している。なお、以下の説明において、第５の実施形態と重複する部分についての説明は省略する。
【０１０６】
まず、図１２（ａ）に示すように、所定パターンの半導体層３０を有する積層膜８２を用意する。次に、図１２（ｂ）に示すように、第２金属層４０をエッチングすることにより、ソース電極４２ｓ及びドレイン電極４２ｄを形成した後、無機絶縁層２０を、薄膜トランジスタの形成領域を残して、エッチング除去する。
【０１０７】
次に、図１２（ｃ）に示すように、樹脂シート５０と第３金属層７０とが予め一体化されたものを用意し、積層膜８２を樹脂シート５０に圧着する。そして、第３金属層７０の一部をエッチングすることにより、開口部７４ａ、７４ｂ、７４ｃを形成する。
【０１０８】
次に、図１３（ａ）に示すように、開口部７４ａ、７４ｂ、７４ｃをガイド壁としてレーザ照射を行い、樹脂シート５０を貫通する開口部６２ａ、６２ｂ、６２ｃを形成する。その後、図１３（ｂ）に示すように、開口部６２ａ、６２ｂ、６２ｃの側面及び底面に銅メッキ処理を行い、ソース電極４２ｓ、ドレイン電極４２ｄ及び第１金属層１０に接触するメッキビア６０ａ、６０ｂ、６０ｃを形成する。
【０１０９】
次に、図１３（ｃ）に示すように、第１金属層１０をエッチングすることにより、ゲート電極１０ｇ及び配線１０ａを形成する。また、第３金属層７０をエッチングすることにより、配線７２ａ、７２ｂを形成する。このようにして、フレキシブル半導体装置１５０を完成する。
【０１１０】
本実施形態において、必要な箇所（薄膜トランジスタの形成領域）にのみ無機絶縁層２０を形成することで、無機絶縁層２０に発生するクラックによる不良など抑制できる。これにより、信頼性やフレキシブル性が向上したフレキシブル半導体装置１５０を実現することができる。
【０１１１】
（第７の実施形態）
図１４（ａ）〜（ｄ）は、本発明の第７の実施形態におけるフレキシブル半導体装置１６０の製造方法の工程を示した断面図である。本実施形態では、積層膜８３の構成において、予めパターン形成された半導体層３０の表面及び側面にのみ拡散防止層９０が形成されている点において、第５の実施形態に示した積層膜８２の構成とは異なる。なお、以下の説明において、第５の実施形態と重複する部分についての説明は省略する。
【０１１２】
まず、図１４（ａ）に示すように、予めパターン形成された半導体層３０の表面及び側面にのみ拡散防止層９０が形成さ積層膜８３を用意する。
【０１１３】
次に、図１４（ｂ）に示すように、第２金属層４０をエッチングすることにより、ソース電極４２ｓ及びドレイン電極４２ｄを形成する。さらに、拡散防止層９０の一部を露出させる開口部３４を形成する。そして、開口部３４に露出した拡散防止層９０を除去することにより、拡散防止層９０をパターン形成する。
【０１１４】
次に、図１４（ｃ）に示すように、積層膜８３と樹脂シート５０と第３金属層７０とを圧着して一体化する。その後、図１４（ｄ）に示すように、第１金属層１０の一部をエッチングすることによって、ゲート電極１０ｇ及び配線１０ａを形成し、また、第３金属層７０をエッチングして、配線７２ａ、７２ｂを形成する。このようにして、拡散防止層９０がソース及びドレイン電極４２ｓ、４２ｄと半導体層３０との間だけに選択的に形成されたフレキシブル半導体装置１６０を形成することができる。
【０１１５】
（第８の実施形態）
図１５（ａ）〜（ｄ）は、本発明の第８の実施形態におけるフレキシブル半導体装置１７０の製造方法の工程を示した断面図である。本実施形態では、積層膜８２を用いて、薄膜トランジスタとは別にコンデンサを同時に形成する点において、第５の実施形態とは異なる。なお、以下の説明において、第５の実施形態と重複する部分についての説明は省略する。
【０１１６】
まず、図１５（ａ）に示すように、半導体層３０がパターン形成された構成の積層膜８２を用意する。次に、図１５（ｂ）に示すように、積層膜８２の第２金属層４０をエッチングすることにより、ソース電極４２ｓ及びドレイン電極４２ｄを形成するとともに、コンデンサの上部電極９６を形成する。さらに、無機絶縁層２０を部分的に除去することにより、ゲート絶縁膜となる部分を形成するとともに、コンデンサの誘電体層９４を形成する。
【０１１７】
次に、図１５（ｃ）に示すように、積層膜８２と樹脂シート５０と第３金属層７０とを圧着して一体化する。このとき、コンデンサの上部電極９６と層間接続部位６０ｃとが接触するように位置合わせを実行し、上部電極９６と層間接続部位６０ｃとを接続する。
【０１１８】
次に、図１５（ｄ）に示すように、第１金属層１０をエッチングしてゲート電極１０ｇを形成するとともに、コンデンサの下部電極９８を形成する。また、第３金属層７０をエッチングして配線７２ａ、７２ｂを形成する。このようにして、薄膜トランジスタの他にコンデンサ９２を備えたフレキシブル半導体装置１７０を得ることができる。
【０１１９】
（第９の実施形態）
図１６（ａ）〜（ｃ）は、本発明の第９の実施形態におけるフレキシブル半導体装置１８０の構成を示した図で、図１６（ａ）は平面図、図１６（ｂ）は、図１６（ａ）のＡ−Ａ線に沿った断面図、図１６（ｃ）は、図１６（ａ）のＢ−Ｂ線に沿った断面図である。
【０１２０】
本実施形態では、画像表示装置（例えば、有機ＥＬディスプレイ）に好ましく搭載されフレキシブル半導体装置１８０の一態様について説明する。
【０１２１】
画像表示装置に搭載されるフレキシブル半導体装置１８０は、チャネル（半導体層）、ゲート絶縁膜（無機絶縁層）、ゲート電極（第１金属層）、及びソース・ドレイン電極（第２金属層）とで構成されたＴＦＴ素子（薄膜トランジスタ）を少なくとも２つ有している。ここでは、１画素当たりのＴＦＴ数が２個であり、フレキシブル半導体装置１８０は、第１のＴＦＴ素子ＴＲ１と第２のＴＦＴ素子ＴＲ２とを含む。本実施形態では、第１のＴＦＴ素子ＴＲ１はスイッチ用トランジスタであり、第２のＴＦＴ素子ＴＲ２は駆動用トランジスタである。
【０１２２】
図１６（ｂ）に示すように、スイッチ用ＴＦＴ素子ＴＲ１のドレイン電極４２Ａｄと、駆動用ＴＦＴ素子ＴＲ２のゲート電極１０Ｂｇとは、層間接続部位６０Ａｂ、配線７２Ａｂ、及び層間接続部位６０ｃを介して電気的に接続されている。
【０１２３】
また、本実施形態では、図１６（ａ）に示すように、ソース電極４２Ａｓの一部およびドレイン電極４２Ａｄの一部が半導体層３０Ａの上面に延在している。ソース電極４２Ａｄの延在部４４Ａｓと、ドレイン電極４２Ａｄの延在部４４Ａｄとの対向する部位の形状は櫛歯形状となっている。これにより、実効的なチャネル幅を大きくすることができ、高速動作を得ることができる。ここで、櫛歯形状の長さは、必要とされるＴＦＴ性能に応じて適宜変更することができる。例えば、駆動用ＴＦＴ素子ＴＲ２の櫛歯形状の長さを、スイッチ用ＴＦＴ素子ＴＲ１の櫛歯形状の長さよりも長くしてもよい。なお、かかる延在部４４Ａｓ、４４Ａｄがなくても、勿論、フレキシブル半導体装置１８０を動作させることはできる。
【０１２４】
図１６（ｃ）に示すように、フレキシブル半導体装置１８０は、コンデンサ９２をさらに備えている。コンデンサ９２は、駆動用ＴＦＴ素子ＴＲ２を駆動するために容量を保持するものである。コンデンサ９２を構成する上部電極９６、誘電体層９４、及び下部電極９８は、それぞれ第２金属層４０、無機絶縁層２０、及び第１金属層１０からなる。なお、誘電体層９４は、図１５（ｄ）に示したように、コンデンサ９２の形成領域のみを残してエッチング除去されていなくても構わない。
【０１２５】
コンデンサ９２の下部電極９８は、駆動用ＴＦＴ素子ＴＲ２のゲート電極１０Ｂｇ、層間接続部位６０ｃ、配線７２Ａｂ、層間接続部位６０Ａｂを介して、スイッチ用ＴＦＴ素子ＴＲ１のドレイン電極４２Ａｄと、駆動用ＴＦＴ素子ＴＲ２のゲート電極１０Ｂｇとにそれぞれ接続されている。また、コンデンサ９２の上部電極９６は、駆動用ＴＦＴ素子ＴＲ２のソース電極４２Ｂｓに接続されている。そして、スイッチ用ＴＦＴ素子ＴＲ１によって選択された期間、電荷が保持され、その電荷によって生じた電圧が駆動用ＴＦＴ素子ＴＲ２のゲート電極１０Ｂｇに印加され、その電圧に応じたドレイン電流が有機ＥＬ素子に流れて画素を発光させるようになっている。
【０１２６】
本実施形態におけるディスプレイ駆動用のＴＦＴ素子では、素子を駆動するために容量を保持するコンデンサが必要となるが、樹脂層５０にコンデンサ９２を直接形成することにより、フレキシブル半導体装置１８０の外部に別途コンデンサを配置しなくてもよい。したがって、小型で高密度実装可能な画像表示装置を実現することができる。
【０１２７】
図１７は、本実施形態におけるフレキシブル半導体装置１８０の等価回路図である。スイッチ用ＴＦＴ素子ＴＲ１のソース電極は、データライン６６に接続され、スイッチ用ＴＦＴ素子ＴＲ１のゲート電極は、選択ライン６８に接続されている。また、駆動用ＴＦＴ素子ＴＲ２のゲート電極は、スイッチ用ＴＦＴ素子ＴＲ１のドレイン電極に接続され、スイッチ用ＴＦＴ素子ＴＲ１のドレイン電極と、駆動用ＴＦＴ素子ＴＲ２のドレイン電極との間にコンデンサ９２が接続されている。
【０１２８】
本実施形態におけるフレキシブル半導体装置１８０は、画像表示装置の画素毎に形成されるが、ディスプレイの構成によっては、ＴＦＴ素子は各画素に２個だけでなく、それ以上設けられたものであってもよい。
【０１２９】
（第１０の実施形態）
図１８は、本発明の第１０の実施形態におけるフレキシブル半導体装置１９０の構成を示した断面図である。本実施形態におけるフレキシブル半導体装置１９０は、第１のＴＦＴ素子ＴＲ１と、第２のＴＦＴ素子ＴＲ２とが、樹脂層５０の両面（図では上面および下面）に分けて対向して配置されている点において、第９の実施形態における構成と異なる。
【０１３０】
本実施形態では、第１のＴＦＴ素子ＴＲ１はスイッチ用トランジスタであり、第２のＴＦＴ素子ＴＲ２は駆動用トランジスタである。この場合、第１のＴＦＴ素子ＴＲ１のドレイン電極４２Ａｄと、第２のＴＦＴ素子ＴＲ２のゲート電極１０Ｂｇとは、配線１０Ａｂを介して電気的に接続すればよい。
【０１３１】
このように、第１のＴＦＴ素子ＴＲ１と第２のＴＦＴ素子ＴＲ２とを、樹脂層５０を間に挟んで対向するように配置することにより、各素子ＴＲ１、ＴＲ２を同一面に並んで配置したフレキシブル半導体装置１８０に比べて、フレキシブル半導体装置１９０の床面積を小さくすることができる。また、これにより、各素子ＴＲ１、ＴＲ２に接続する配線長を短くすることができ、配線抵抗を低減することができる。その結果、信号の立ち上がりや降下が遅くなる配線遅延を低減することができる。特に、画像表示装置の画面サイズが大きくなると、配線遅延が大きくなるため、特に効果が発揮される。
【０１３２】
フレキシブル半導体装置１９０は、コンデンサ９２をさらに備えてもよい。コンデンサ９２は、上部電極９６、誘電体層９４、及び下部電極９８とで構成されている。
【０１３３】
次に、図１９（ａ）〜（ｃ）を参照しながら、本実施形態におけるフレキシブル半導体装置１９０の製造方法を説明する。
【０１３４】
まず、図１９（ａ）に示すように、第１のＴＦＴ素子ＴＲ１が形成された第１積層膜１９０Ａ、第２のＴＦＴ素子ＴＲ２が形成された第２積層膜１９０Ｂ、及び、層間接続部位６０Ａａ、６０Ａｂ、６０ｃ、６０Ｂａ、６０Ｂｂが形成された樹脂層５０を用意する。
【０１３５】
ここで、第１積層膜１９０Ａにおいて、第２金属層４０をエッチングすることにより、第１のＴＦＴ素子ＴＲ１のソース・ドレイン電極４２Ａｓ、４２Ａｄ、及びコンデンサ９２の上部電極９６が形成されている。する。無機絶縁層２０を部分的に除去することにより、第１のＴＦＴ素子ＴＲ１のゲート絶縁膜２０Ａ、及びコンデンサの誘電体層９４が形成されている。
【０１３６】
また、第２積層膜１９０Ｂにおいて、第２金属層４０をエッチングすることにより、第２のＴＦＴ素子ＴＲ２のソース・ドレイン電極４２Ｂｓ、４２Ｂｄが形成されている。また、無機絶縁層２０を部分的に除去することにより、第２のＴＦＴ素子ＴＲ２のゲート絶縁膜２０Ｂが形成されている。
【０１３７】
次に、図１９（ｂ）に示すように、第１積層膜１９０Ａの半導体層３０の形成面（図では上面）を樹脂層５０の一方の面（図では下面）とを圧着して一体化する。このとき、コンデンサ９２の上部電極９６と層間接続部位６０ｃ、第１のＴＦＴ素子ＴＲ１のソース電極４２Ａｓと層間接続部位６０Ａａ、ドレイン電極４２Ａｄと層間接続部位６０Ａｂとが、それぞれ電気的に接続される。
【０１３８】
また、第２積層膜１９０Ｂの半導体層３０の形成面（図では下面）を樹脂層５０の他方の面（図では上面）とを圧着して一体化する。このとき、第１金属層１０Ｂと層間接続部位６０Ａａ、６０Ａｂ、６０ｃ、第２のＴＦＴ素子ＴＲ２のソース電極４２Ｂｓと層間接続部位６０Ｂａ、ドレイン電極４２Ｂｄと層間接続部位６０Ｂｂとが、それぞれ電気的に接続される。
【０１３９】
本実施形態では、第１積層膜１９０Ａと樹脂層５０と第２積層膜１９０Ｂとの重ね合わせを同一工程にて実行する。すなわち、図１９（ｂ）に示すように、第１積層膜１９０Ａと樹脂層５０と第２積層膜１９０Ｂとを、層間接続部位６０Ａａ、６０Ａｂ、６０ｃ、６０Ｂａ、６０Ｂｂが電気的に接続されるように位置合わせをした後、貼り合せて一体化する。このように一体化する方法としては、ロールラミネート法、真空ラミネート法、熱プレスなどで加圧する方法を適宜使用することができる。
【０１４０】
次に、図１９（ｃ）に示すように、第１積層膜１９０Ａの第１金属層１０Ａをエッチングすることにより、第１のＴＦＴ素子ＴＲ１のゲート電極１０Ａｇ、コンデンサ９２の下部電極９８、及び配線１０Ｂｂを形成する。また、第２積層膜１９０Ｂの第１金属層１０Ｂをエッチングすることにより、第２のＴＦＴ素子ＴＲ２のゲート電極１０Ｂｇ及び配線１０Ａａを形成する。
【０１４１】
以上の方法により、第１のＴＦＴ素子ＴＲ１と、第２のＴＦＴ素子ＴＲ２とを同一工程を経て構築することができる。なお、第１のＴＦＴ素子ＴＲ１の第１金属層１０Ａのエッチングと、第２のＴＦＴ素子ＴＲ２の第１金属層１０Ｂのエッチングは、同一工程で行ってもよく、別々の工程で行ってもよい。
【０１４２】
（第１１の実施形態）
図２０は、本発明の第１１の実施形態におけるフレキシブル半導体装置２００の構成を示した断面図である。本実施形態におけるフレキシブル半導体装置２００は、第１のＴＦＴ素子ＴＲ１と、第２のＴＦＴ素子ＴＲ２とが、多層に配置されている点において、第９及び第１０の実施形態における構成と異なる。
【０１４３】
以下、図２１（ａ）〜（ｃ）を参照しながら、本実施形態におけるフレキシブル半導体装置２００の製造方法を説明する。
【０１４４】
まず、図２１（ａ）に示すように、第５の実施形態における製造方法で形成した第１のＴＦＴ素子ＴＲ１を備えたフレキシブル半導体装置２００Ａ、第２のＴＦＴ素子ＴＲ２が形成された積層膜８２、及び層間接続部位６０Ｂａ、６０Ｂｂ、６０ｃを備えた樹脂層５０Ｂを用意する。
【０１４５】
ここで、フレキシブル半導体装置２００Ａにおいて、第１金属層１０をエッチングすることにより、第１のＴＦＴ素子ＴＲ１のゲート電極１０Ａｇ、及びコンデンサ９２の下部電極９８が形成されている。また、第１のＴＦＴ素子ＴＲ１のソース電極４２Ａｓを延長させて、コンデンサ９２の上部電極９６が形成され、コンデンサ９２の誘電体層９４は、無機絶縁層２０Ａで構成される。
【０１４６】
また、積層膜８２において、第２金属層４０をエッチングすることにより、第２のＴＦＴ素子ＴＲ２のソース電極４２Ｂｓ及びドレイン電極４２Ｂｄが形成されている。
【０１４７】
次に、図２１（ｂ）に示すように、積層膜８２の半導体層３０Ｂの形成面（図では上面）を樹脂層５０Ｂの一方の面（図では下面）とを圧着して一体化する。このとき、第２のＴＦＴ素子ＴＲ２のソース電極４２Ｂｓと層間接続部位６０Ｂａ、ドレイン電極４２Ｂｄと層間接続部位６０Ｂｂ、ドレイン電極４２Ｂｄから延長した配線部と層間接続部位６０ｃとが、それぞれ電気的に接続される。
【０１４８】
また、フレキシブル半導体装置２００Ａのゲート電極１０Ａｇ等が形成されている面（図では下面）を樹脂層５０の他方の面（図では上面）とを圧着して一体化する。このとき、フレキシブル半導体装置２００Ａの配線１０Ａａと層間接続部位６０Ｂａ、コンデンサ９２の下部電極９８と層間接続部位６０Ｂｂ、ゲート電極１０Ａｇと層間接続部位６０ｃとが、それぞれ電気的に接続される。
【０１４９】
本実施形態では、フレキシブル半導体装置２００と樹脂層５０Ｂと積層膜８２との重ね合わせを同一工程にて実行する。すなわち、図２１（ｂ）に示すように、フレキシブル半導体装置２００Ａと樹脂層５０と積層膜８２とを、層間接続部位６０Ｂａ、６０Ｂｂ、６０ｃが電気的に接続されるように位置合わせをした後、貼り合せて一体化する。
【０１５０】
次に、図２１（ｃ）に示すように、フレキシブル半導体装置２００Ａの第３金属層７０をエッチングすることにより、配線７２Ａｂを形成する。また、積層膜８２の第１金属層１０Ｂをエッチングすることにより、第２のＴＦＴ素子ＴＲ２のゲート電極１０Ｂｇを形成する。このようにして、第１のＴＦＴ素子ＴＲ１と、第２のＴＦＴ素子ＴＲ２とを積層した構造のフレキシブル半導体装置２００が完成される。
【０１５１】
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、ディスプレイの構成によっては、ＴＦＴ素子は各画素に２個だけでなく、それ以上設けられることもあるので、それに対応して本実施形態のフレキシブル半導体装置を改変することも可能である。また、上記実施形態では、フレキシブル半導体装置を１デバイスに対応した形で作製するような例を示したが、それに限らず、複数のデバイスに対応した形で作製する手法を実行してもよい。そのような作製手法として、ロール・ツー・ロール製法を用いることができる。
【産業上の利用可能性】
【０１５２】
本発明は、薄型ディスプレイ等に搭載される高性能なフレキシブル半導体装置に特に有用である。
【符号の説明】
【０１５３】
１０      第１金属層 
１０ａ    配線 
１０ｇ    ゲート電極 
２０      無機絶縁層 
２０ｇ    ゲート絶縁膜 
３０      半導体層 
３０ｃ    チャネル 
３４      開口部 
４０      第２金属層 
４２ｄ    ドレイン電極 
４２ｓ    ソース電極 
４４Ａｓ、４４Ａｄ    延在部
５０      樹脂シート（樹脂層）
６０ａ、６０ｂ、６０ｃ    層間接続部位
６２ａ、６２ｂ、６２ｃ    開口部 
６３      開口部 
６６      データライン 
６８      選択ライン 
７０      第３金属層 
７２ａ、７２ｂ    配線 
７４ａ、７４ｂ、７４ｃ    開口部 
８０、８１、８２、８３    積層膜 
９０      拡散防止層 
９２      コンデンサ 
９４      誘電体層 
９６      上部電極 
９８      下部電極 
１００、１１０、１２０、１３０、１４０    フレキシブル半導体装置
１５０、１６０、１７０、１８０、１９０    フレキシブル半導体装置
１９０Ａ    第１積層膜 
１９０Ｂ    第２積層膜 
２００、２００Ａ、    フレキシブル半導体装置 
【図１】
0005449172.tif 000002
【図２】
0005449172.tif 000003
【図３】
0005449172.tif 000004
【図４】
0005449172.tif 000005
【図５】
0005449172.tif 000006
【図６】
0005449172.tif 000007
【図７】
0005449172.tif 000008
【図８】
0005449172.tif 000009
【図９】
0005449172.tif 000010
【図１０】
0005449172.tif 000011
【図１１】
0005449172.tif 000012
【図１２】
0005449172.tif 000013
【図１３】
0005449172.tif 000014
【図１４】
0005449172.tif 000015
【図１５】
0005449172.tif 000016
【図１６】
0005449172.tif 000017
【図１７】
0005449172.tif 000018
【図１８】
0005449172.tif 000019
【図１９】
0005449172.tif 000020
【図２０】
0005449172.tif 000021
【図２１】
0005449172.tif 000022