(57)【特許請求の範囲】
【請求項１】
加工用電極と被加工材との間隙に放電加工用の電気パルスを印加する放電加工機用電源装置において、前記放電加工用の電気パルスを前記間隙に印加するスイッチング素子と、該スイッチング素子に流れるスイッチング電流を検出する電流センサを設け、該電流センサの指示値と前記スイッチング素子の短絡故障を判別する閾値との大小を比較してその比較結果を論理値として出力する比較器を設け、前記スイッチング素子の制御信号を基に前記比較器の比較結果を記憶する素子を備えた故障検出器を設け、該故障検出器は、前記スイッチング素子が非導通状態から導通状態に変化するように前記スイッチング素子の制御信号が作用する時刻に前記比較器の比較結果を記憶して、前記スイッチング素子の短絡故障の検出結果に前記比較器の記憶を反映させることを特徴とする放電加工機用電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング素子の短絡故障検出機能を具備する放電加工機用電源装置に関する。
【背景技術】
【０００２】
従来より、放電加工機における放電部（放電負荷）の電源側にＦＥＴの如きスイッチング素子を設置した電源供給回路における半導体素子の短絡故障手段として、図７又は図８に示す如き短絡故障検出手段が知られている。
【０００３】
また、例えば、特許文献１に記載の如き電源供給回路におけるスイッチング素子の短絡故障検出装置がある。
【０００４】
しかしながら、特許文献１に記載の電源供給回路における短絡故障検出手段を実現するための設計値を開示するスイッチング素子の提供元が存在せず、電源供給回路の製品化について品質保証が受けられない問題があった。
【０００５】
図７を参照するに、スイッチング素子短絡故障検出手段１００においては、出力電圧がＥ１である加工パルス用電源１０１と被加工材１０３との間にＦＥＴの如きスイッチング素子ＴＲ１を設け、前記加工パルス用電源１０１の正極に加工パルス制限用の電流制限抵抗Ｒ１と加工パルス用逆流防止ダイオードＤ１を直列に接続し、前記スイッチング素子ＴＲ１のドレインＤに前記ダイオードＤ１を接続すると共にスイッチング素子ＴＲ１のソースＳ側に前記被加工材１０３が接続してある。
【０００６】
前記電源１０１の負極は前記被加工材１０３に放電間隙をもって対向する電極１０５に接続してある。また前記スイッチング素子ＴＲ１のゲートＧには、放電加工機（図示省略）を制御するＮＣ装置１０７に制御される加工パルスタイミング生成手段１０９が接続してある。
【０００７】
出力電圧がＥ２である故障検出用電源１１１の正極側の回路は二つに分岐していて、一方は基準電圧ｖ１の入力として電圧比較器１１３に接続し、もう一方は、故障検出用プルアップ抵抗Ｒ２を介して入力電圧ｖ２の入力として前記電圧比較器１１３に接続してある。そして前記故障検出用電源１１１の負極は前記スイッチング素子ＴＲ１のソースＳに接続してある。
【０００８】
上述の故障検出用プルアップ抵抗Ｒ２は、放電加工運転中において前記スイッチング素子のドレインＤとソースＳの間に係る振動電圧に起因する故障検出回路の故障を防ぐためのスイッチＳＷ１を介して前記スイッチング素子ＴＲ１のドレインＤに接続してある。前記電圧比較器１１３の比較結果は故障検出器１１５に入力され、この故障検出器１１５の比較結果は前記ＮＣ装置１０７にフィードバックされ、故障と判断された場合には、前記スイッチング素子ＴＲ１をＯＦＦにする指令を出力して放電加工を停止させるものである。
【０００９】
上記構成のスイッチング素子短絡故障検出手段１００において、スイッチング素子ＴＲ１の故障検出は加工停止中にスイッチＳＷ１を閉にした状態で行われ、故障検出器１１５において基準電圧ｖ１と入力電圧ｖ２が等しく、ｖ１＝ｖ２＝Ｅ２ならば、スイッチング素子ＴＲ１は非導通で正常と判断される。一方、ｖ１＞ｖ２≒０ならばスイッチング素子ＴＲ１は導通状態であり故障と判断されるものである。
【００１０】
しかしながら、スイッチング素子短絡故障検出手段１００においては、放電加工運転中には故障検出回路の故障を防止することを目的とするスイッチＳＷ１を開の状態にするため故障検出の監視動作を行うことができない。
【００１１】
図８に示すスイッチング素子短絡故障検出手段２００は、前記図７のスイッチング素子短絡故障検出手段１００における電圧比較器１１３をフォトカプラに変更したものであり以下にその概要を説明する。なお同一の構成部品には同一の符号を付してその詳細な説明は省略する。
【００１２】
図８を参照するに、スイッチング素子短絡故障検出手段２００における故障検出回路にはフォトカプラ２０１が設けてある。このフォトカプラ２０１の一次側ＬＥＤのアノードＡに出力電圧Ｅ２の一次側駆動電源２０３の正極が接続してある。そして、この一次側駆動電源２０３の負極は前記スイッチング素子ＴＲ１のソースＳに接続してある。
【００１３】
前記フォトカプラ２０１の一次側ＬＥＤのカソードＫには、フォトカプラ一次側用電流制限抵抗Ｒ２、放電加工運転中において前記スイッチング素子のドレインＤとソースＳ間にかかる振動電圧に起因する故障検出回路の故障を防ぐためのスイッチＳＷ１およびフォトカプラ一次側保護用ダイオードＤ２が順に直列に接続してあり、このダイオードＤ２のカソードＫが前記スイッチング素子ＴＲ１のドレインＤに接続してある。
【００１４】
前記フォトカプラ２０１の二次側のトランジスタのコレクタＣには、二次側用負荷抵抗Ｒ３を介して出力電圧がＥ３である二次側駆動電源２０５と前記故障検出器１１５が接続してある。また、二次側のトランジスタのエミッタＥは二次側駆動電源２０５の負極に接続してある。ここで、前記フォトカプラ２０１について前記一次側ＬＥＤが導通のとき、前記二次側トランジスタは導通になり、前記一次側ＬＥＤが非導通のときは前記二次側トランジスタは非導通になるものとする。
【００１５】
上記構成のスイッチング素子短絡故障検出手段２００において、スイッチング素子ＴＲ１の故障検出は加工停止中にスイッチＳＷ１を閉にした状態で行われ、フォトカプラ２０１のトランジスタが非導通で、故障検出器１１５に入力される電圧ｖ１がｖ１≒Ｅ３ならば、スイッチング素子ＴＲ１は非導通で正常と判断される。一方、フォトカプラ２０１のトランジスタが導通状態で電圧ｖ１が≒０ならば、スイッチング素子ＴＲ１は導通状態（短絡状態）であり故障と判断されるものである。
【００１６】
しかしながら、スイッチング素子短絡故障検出手段２００においても、放電加工運転中には故障検出回路の故障を防止することを目的とするスイッチＳＷ１を開の状態にするため故障検出の監視動作を行うことができない。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００７−１７４７５６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
前記スイッチング素子短絡故障検出手段１００または２００等の従来の故障検出回路においては、加工運転中は故障検出回路の故障を防止することを目的とするスイッチＳＷ１を開の状態にしなくてはならないため、スイッチング素子としてのスイッチング素子ＴＲ１の短絡故障を検出することができない。
【００１９】
また、特許文献１に記載の電源供給回路の故障検出装置においては、これを実現するための設計値を開示するスイッチング素子の提供元が存在せず電源供給回路の製品化についての品質保証が受けられない問題がある。
【００２０】
本発明は上述の如き問題を解決するために成されたものであり、本発明の課題は、加工運転中におけるスイッチング素子の短絡故障を検出可能にした放電加工機用電源装置を既存の信頼性の高い電流センサを用いて製品化を実現することである。
【課題を解決するための手段】
【００２３】
請求項１に記載の放電加工機用電源装置は、加工用電極と被加工材との間隙に放電加工用の電気パルスを印加する放電加工機用電源装置において、前記放電加工用の電気パルスを前記間隙に印加するスイッチング素子と、該スイッチング素子に流れるスイッチング電流を検出する電流センサを設け、該電流センサの指示値と前記スイッチング素子の短絡故障を判別する閾値との大小を比較してその比較結果を論理値として出力する比較器を設け、前記スイッチング素子の制御信号を基に前記比較器の比較結果を記憶する素子を備えた故障検出器を設け、該故障検出器は、前記スイッチング素子が非導通状態から導通状態に変化するように前記スイッチング素子の制御信号が作用する時刻に前記比較器の比較結果を記憶して、前記スイッチング素子の短絡故障の検出結果に前記比較器の記憶を反映させることを特徴とするものである。
【発明の効果】
【００２４】
本発明によれば、加工パルススイッチング素子の加工運転中におけるスイッチング電流を検出することにより、前記加工パルス用スイッチング素子の短絡故障を瞬時に検出することができる。
【００２５】
また、前記スイッチング電流の値を取得するための電流センサは広く市場に流通しており、本発明による短絡故障検出手段を実現するための設計値に不足はなく、電源供給回路の製品化について品質保証が受けられる。
【００２６】
さらに、故障信号を放電加工機のＮＣ装置および加工パルス生成手段に伝達させることにより、放電加工システムを安全に停止させることができる。これにより、被加工材に係る加工不良を防止することができる。
【図面の簡単な説明】
【００２７】
【図１】本願発明に係る放電加工機用電源装置の回路の基本構成ブロック図。
【図２】基本構成ブロック図における故障検出器の第１の実施形態。
【図３】第１の実施形態の故障検出器の動作を説明するタイムチャート。
【図４】第１の実施形態における、スイッチング信号に対するスイッチング素子の動作の時間的遅れと検出マスク信号の説明図。
【図５】基本構成ブロック図における故障検出器の第２の実施形態。
【図６】第２の実施形態の故障検出器の動作を説明するタイムチャート。
【図７】放電加工機における放電部（放電負荷）の電源側にＦＥＴの如きスイッチング素子を設置した電源供給回路における短絡故障手段の従来例。
【図８】放電加工機における放電部（放電負荷）の電源側にＦＥＴの如きスイッチング素子を設置した電源供給回路における短絡故障手段の別の従来例。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態を図面によって説明する。
【００２９】
図１を参照するに、放電加工機用電源装置１は出力電圧Ｅ１の加工パルス用電源３と被加工材５との間にＦＥＴの如きスイッチング素子ＴＲ１を設置してある。そして、このスイッチング素子ＴＲ１のドレインＤと前記加工パルス用電源３の正極との間には、前記加工パルス用電源３側から順に直列接続された加工パルス用電流制限抵抗Ｒ１と電流センサＣＳ１および加工パルス逆流防止ダイオードＤ１が設けてある。
【００３０】
ここで、加工パルス電流の仕様に鑑みて、前記電流センサＣＳ１について例えば対応周波数が１キロヘルツから１メガヘルツの間で、かつ適用電流実効値が１０ミリアンペアから６０アンペアのものが選定される。
【００３１】
一方、前記スイッチング素子ＴＲ１のソースＳ側は前記被加工材５に接続し、前記加工パルス用電源３の負極は前記被加工材５に放電間隙をもって対向する電極７に接続してある。また、前記スイッチング素子ＴＲ１のゲートＧには、放電加工機（図示省略）を制御するＮＣ装置９に制御される加工パルス生成手段１１が接続してある。
【００３２】
加工運転時において、前記電流センサＣＳ１はスイッチング素子ＴＲ１によりスイッチングされたときに流れる電流ｉＤの瞬時値を検出して、この電流ｉＤの電流値に対する指示値ｖ１を比較器１３に入力信号Ｂとして出力する。また、前記比較器１３には前記電流値に対する指示値ｖ１に係るスイッチング素子ＴＲ１の短絡故障を検出するための閾値ｖ２が基準電源ＥＲＥＦから入力されている。ここで、前記電流値に対する前記指示値ｖ１の関係は前記電流センサＣＳ１の提供元により設計値として開示されている。
【００３３】
なお、加工運転中にスイッチング素子ＴＲ１がスイッチング制御されている状態において、スイッチング素子ＴＲ１が正常ならば、前記スイッチング素子ＴＲ１のＯＮ／ＯＦＦ状態に係る加工パルス生成手段１１の指令値がＯＮ（導通）のとき、前記スイッチング電流ｉＤは、前記電極７と被加工材５との加工間隙における電気負荷に起因して流れる。そして、前記スイッチング電流ｉＤの大きさは、加工間隙における負荷抵抗をＲ２とすれば、ｉＤ＝Ｅ１／（Ｒ１＋Ｒ２）である。また、加工パルス生成手段１１の指令値がＯＦＦ（非導通）のときは、ｉＤ＝０である。
【００３４】
スイッチング素子ＴＲ１が短絡故障ならば、加工パルス生成手段１１の指令値がＯＮのときもＯＦＦのときも共に、ｉＤ＝Ｅ１／（Ｒ１＋Ｒ２）となる。
【００３５】
前記比較器１３は前記指示値ｖ１と閾値ｖ２の大小を比較して、前記比較結果を論理信号Ｆ（１または０）として故障検出器１５に出力する。また、この故障検出器１５には前記加工パルス生成手段１１から前記スイッチング素子ＴＲ１をスイッチング制御するパルス信号Ａが入力される。
【００３６】
前記故障検出器１５は、前記スイッチング素子の短絡故障の有無を判断して、その判断結果が論理信号Ｑ（１または０）として、前記放電加工機（図示省略）を制御するＮＣ装置９に出力し、ＮＣ装置９はこの判断結果を基に前記加工パルス生成手段１１を制御して放電加工を停止または継続する。もしくは、論理信号Ｑを指令値として前記加工パルス生成手段１１に出力することにより、放電加工を停止または継続させてもよい。
【００３７】
図２は、上述の比較器１３と故障検出器１５からなる論理回路の第１の実施形態を示したものである。
【００３８】
図１、図２を参照するに、前記故障検出器１５は前記スイッチング素子ＴＲ１をＯＮ／ＯＦＦ制御するパルスからなる制御信号Ａ（１または０）と、この制御信号ＡをΔｔだけ遅延させる遅延素子Ｄelay１からの遅延信号Ｃ（１または０）とを入力として論理信号Ｊ（１または０）を出力とする第１の論理和素子ＯＲ１を有している。なお、前記制御信号Ａにおいて、Ａ＝１の場合はスイッチング素子ＴＲ１がＯＮ（導通状態）、Ａ＝０の場合はスイッチング素子ＴＲ１をＯＦＦ（非導通状態）にさせるものである。
【００３９】
また、第２の論理和素子ＯＲ２は、前記第１の論理和素子ＯＲ１の出力である論理信号Ｊと前記比較器１３の出力Ｆ（１または０）とを入力として論理信号Ｋ（１または０）を出力するものである。比較器１３の出力Ｆは、ｖ１＜ｖ２の場合はＦ＝１、ｖ１≧ｖ２の場合はＦ＝０である。なお、前記比較器１３は前記閾値ｖ２を出力する基準電源ＥＲＥＦと前記指示値ｖ１を比較するコンパレータＣＯＭＰとで構成してある。
【００４０】
リセット回路１７には、その出力ＨをＨ＝１からＨ＝０に変化させた時刻にＲＳフリップフロップＲＳ−ＦＦ１の短絡故障の記憶を解除する作用がある。この動作のタイミングは放電加工機が起動したときでも良く、または加工運転開始時刻でも良い。なお、前記短絡故障の記憶を解除させる作用を失効するときは、前記出力ＨはＨ＝０からＨ＝１に変化する。
【００４１】
また、前記第２の論理和素子ＯＲ２には、この第２の論理和素子ＯＲ２の出力である前記論理信号Ｋとリセット手段１７からのリセット出力Ｈとを入力として故障記憶信号Ｑ（１または０）を出力するＲＳフリップフロップＲＳ−ＦＦ１が接続してある。なお、前記故障記憶信号Ｑについて、Ｋ＝０のときにＱ＝１となり故障を記憶する。また、Ｈ＝０のときにＱ＝０となり故障の記憶を解除する。また、Ｋ＝１かつＨ＝１のとき、前記故障記憶信号Ｑはその記憶状態を保持する。
【００４２】
次に、図３により前記スイッチング素子ＴＲ１に係る短絡故障検出動作について説明する。前記制御信号Ａは、前記スイッチング素子ＴＲ１をスイッチングするパルス信号であり、時刻t１１で論理値１から０に立ち下がり、時刻t１２で０から１に立ち上がるパルス信号である。制御信号Ａ＝１はＯＮ指令値で、Ａ＝０はＯＦＦ指令値に対応するものである。
【００４３】
前記遅延素子Ｄelay１の遅延信号Ｃは、前記制御信号ＡをΔｔだけ位相を遅延させた信号であり、前記第１の論理和素子ＯＲ１により、論理信号Ｊ＝Ａ＋Ｃが得られる。この論理信号Ｊは前記スイッチング素子ＴＲ１がＯＮからＯＦＦに変化するよう前記制御信号Ａが作用する期間において前記比較器１３の出力Ｆの記憶を無効とし、かつ前記スイッチング素子ＴＲ１がＯＮとなるよう前記制御信号Ａが作用する期間において前記出力Ｆの記憶を無効とするための信号で、以下検出マスク信号Ｊと呼称される。
【００４４】
これにより、検出マスク信号Ｊは、Ａ＝１、すなわち、スイッチング指令値がＯＮ期間で、Ｊ＝１の場合は検出マスクを有効（ｖ１≧ｖ２のときに短絡故障を記憶しない）とし、Ｊ＝０の場合は検出マスクを無効（ｖ１≧ｖ２のときに短絡故障を記憶する）とするものである。
【００４５】
なお、前記検出マスク信号Ｊの立ち下がり時刻をΔｔ（＝t２１−t１１）だけ遅らせる理由は、図４に示すように、スイッチング素子ＴＲ１をＯＮからＯＦＦにする制御信号Ａを前記スイッチング素子ＴＲ１に与えても、現実のスイッチング素子は直ちにＯＦＦにはならず、ＯＮからＯＦＦになるまでの若干の時間はターンオフ電流が流れているものであり、前記制御信号ＡがＡ＝１の状態からＡ＝０の状態に変化した直後に前記ターンオフ電流を誤って前記スイッチング素子ＴＲ１の短絡故障電流として検出することがないように短絡故障検出動作を無効にするためである。すなわち、スイッチング素子がＯＮ（導通状態）からＯＦＦ（非導通状態）に変化する期間は故障検出を行わない故障検出マスク期間を有する。
【００４６】
図３において、スイッチング電流の指示値ｖ１の変化を見るに、制御信号Ａ＝１がＯＮであっても放電加工機における放電間隙において放電または短絡が起きなければ電流は流れないので、符号（イ）で示す区間の指示値ｖ１はゼロ（ｖ１＜ｖ２、Ｆ＝１）である。なお、前記スイッチング素子ＴＲ１が正常にＯＦＦすれば前記スイッチング電流は流れないので制御信号Ａ＝０の区間の指示値ｖ１はゼロである。
【００４７】
また、符号（ロ）で示すようにスイッチング電流の指示値ｖ１が、ｖ１≧ｖ２でＦ＝０になっても、検出マスク信号Ｊが１で検出マスクが有効（ｍａｓｋ）区間においては、それは放電加工機における放電間隙において放電または短絡がおきた場合であるから故障とは判断しない。
【００４８】
符号（ハ）で示す区間のように、スイッチング電流の指示値ｖ１が、ｖ１≧ｖ２となり、検出マスク信号ＪがＪ＝０で検出マスクが無効（ｕｎｍａｓｋ）の区間において、Ｊ＝０になった瞬間に、前記第２の論理和素子ＯＲ２の出力ＫがＫ＝０となり、前記ＲＳフリップフロップＲＳ−ＦＦ１が短絡故障の発生を記憶すると共に故障記憶信号であるＱ＝１を出力する。この故障記憶信号Ｑ＝１はリセット出力ＨがＨ＝０とならない限り保持される。
【００４９】
図５により故障検出器の第２の実施形態を説明する。故障検出器１９には、前記スイッチング素子ＴＲ１をＯＮ／ＯＦＦ制御するパルスからなる前記制御信号Ａを入力クロックとし、前記比較器１３からの比較結果Ｆを入力Ｗとし、前記入力クロックの立ち上がりエッジのタイミングで前記入力Ｗの値を出力Ｍに反映した上で前記入力クロックの次の立ち上がりエッジのタイミングまで前記出力Ｍの値を保持し、この出力Ｍを出力ＸとするＤフリップフロップＤ−ＦＦ１が設けてある。
【００５０】
さらに、上述のＤフリップフロップＤ−ＦＦ１の出力Ｘを入力
0005621095.tif 000002
とし、出力Ｎを故障の記憶信号Ｑとして出力とするＲＳフリップフロップＲＳ−ＦＦ２が設けてある。また、前記ＲＳフリップフロップＲＳ−ＦＦ２の入力
0005621095.tif 000003
には、前記リセット回路１７からのリセット出力Ｈが入力できるようになっている。なお、前記ＲＳフリップフロップＲＳ−ＦＦ２の動作は前記第１の実施の形態に記載のＲＳ−ＦＦ１と同様なためここでは説明を省略する。
【００５１】
リセット回路１７には、その出力ＨをＨ＝１からＨ＝０に変化させた時刻にＲＳフリップフロップＲＳ−ＦＦ２の短絡故障の記憶を解除する作用がある。この動作のタイミングは、放電加工機が起動したときでも良く、または加工運転開始時刻でも良い。なお、前記短絡故障の記憶を解除させる作用を失効するときは、前記出力ＨはＨ＝０からＨ＝１に変化する。
【００５２】
次に、図６により故障検出器の第２の実施形態の故障検出動作について説明する。
【００５３】
図６において、スイッチング電流の指示値ｖ１の変化を見るに、正常なスイッチング素子ＴＲ１について、スイッチング素子そのものの遅延に起因して、スイッチング制御信号ＡがＯＦＦ指令値からＯＮ指令値に変化した時刻において、前記スイッチング素子ＴＲ１はＯＮではなくスイッチング電流は流れないことが分かっている。
【００５４】
すなわち、スイッチング制御信号ＡがＯＦＦからＯＮに変化した時刻において、スイッチング電流の指示値ｖ１はゼロ（ｖ１＜ｖ２、Ｆ＝１：正常）である。したがって、ＤフリップフロップＤ−ＦＦ１の出力Ｍは１であり、故障検出信号ＸはＸ＝１となる。この故障検出信号Ｘ＝１がＲＳフリップフロップＲＳ−ＦＦ２の入力
0005621095.tif 000004
に入力され、かつリセット信号がＨ＝１のままならば短絡故障の記憶出力Ｑは正常を示すＱ＝０の値の記憶を保持する。
【００５５】
また、制御信号Ａ＝１がＯＮであっても放電加工機における放電間隙において放電または短絡が起きなければ電流は流れないので、符号（イ）の区間では指示値ｖ１はゼロ（ｖ１＜ｖ２、Ｆ＝１）である。なお、前記スイッチング素子ＴＲ１が正常にＯＦＦすれば前記スイッチング電流は流れないので制御信号Ａ＝０の区間も指示値ｖ１はゼロである。
【００５６】
また、符号（ロ）で示す部分においては、スイッチング制御信号ＡがＡ＝１の期間においてスイッチング電流の指示値ｖ１が、ｖ１≧ｖ２でＦ＝０になっても、それは放電加工機における放電間隙において放電または短絡がおきた場合であるから故障とは判断しない。以上より、前記スイッチング素子ＴＲ１が正常なときは、前記スイッチング制御信号Ａの立ち上がりエッジのタイミングにおいて前記スイッチング電流は流れないことが分かる。
【００５７】
符号（ハ）に示すようにスイッチング制御信号ＡがＡ＝０の期間において、スイッチング電流の指示値ｖ１が、ｖ１≧ｖ２でＦ＝０となり、この状態が継続した場合、前記スイッチング制御信号ＡがＡ＝０からＡ＝１に変化した時刻、すなわち前記スイッチング制御信号Ａについて立ち上がりエッジが発生した時刻において、ＤフリップフロップＤ−ＦＦ１の出力ＭにＦ＝０の値が反映され保持される。
【００５８】
したがって、故障検出信号ＸはＸ＝０となり前記ＲＳフリップフロップＲＳ−ＦＦ２の入力
0005621095.tif 000005
となり、このＲＳフリップフロップＲＳ−ＦＦ２の入力
0005621095.tif 000006
のままならば前記ＲＳフリップフロップＲＳ−ＦＦ２の出力ＮはＮ＝１が記憶される。ゆえに短絡故障検出信号ＱはＱ＝１となり、故障検出器から短絡故障検出信号が出力される。
【符号の説明】
【００５９】
１  放電加工機用電源装置
３  加工パルス用電源
５  被加工材
７  電極
９  ＮＣ装置
１１  加工パルス生成手段
１３  比較器
１５  故障検出器
１７  リセット手段
１９  故障検出器
ＣＯＭＰ  コンパレータ
ＣＳ１  電流センサ
Ｄ１  加工パルス逆流防止ダイオード
Ｄelay１  遅延素子
Ｄ−ＦＦ１  Ｄフリップフロップ
ＥＲＥＦ  基準電源
ＯＲ１  第１の論理和素子
ＯＲ２  第２の論理和素子
Ｒ１  加工パルス用電流制限抵抗
ＲＳ−ＦＦ１  ＲＳフリップフロップ
ＲＳ−ＦＦ２  ＲＳフリップフロップ
ＴＲ１  スイッチング素子
【図１】
0005621095.tif 000007
【図２】
0005621095.tif 000008
【図３】
0005621095.tif 000009
【図４】
0005621095.tif 000010
【図５】
0005621095.tif 000011
【図６】
0005621095.tif 000012
【図７】
0005621095.tif 000013
【図８】
0005621095.tif 000014