(57)【特許請求の範囲】
【請求項１】
入力した制御電圧に応じた周波数の出力信号を生成する電圧制御発振部と、
予め設定された周波数範囲内で任意の周波数の低周波信号を生成する低周波信号生成部と、
設定された周波数の高周波信号を生成する高周波信号生成部と、
前記出力信号および前記高周波信号をミキシングしてミキシング信号として出力するミキサ部と、
前記ミキシング信号に含まれる前記出力信号および前記高周波信号の差周波数信号を選択的に通過させる低域フィルタ部と、
前記出力信号、前記高周波信号および前記差周波数信号を入力すると共に、当該出力信号の前記周波数および当該高周波信号の前記周波数の高低関係に基づいて比較用信号を出力する信号処理部と、
前記低周波信号および前記比較用信号の各位相についての誤差信号を出力する位相比較部と、
前記誤差信号に基づいて前記制御電圧を生成する制御電圧生成部とを備えた周波数シンセサイザであって、
前記信号処理部は、前記高周波信号の前記周波数が新たに設定された際に、前記出力信号の周波数が当該新たに設定された高周波信号の周波数よりも低い前記高低関係のときには、前記位相比較部への前記比較用信号の出力を停止し、前記出力信号の周波数が当該新たに設定された高周波信号の周波数以上で、かつ前記差周波数信号の絶対周波数が前記低域フィルタ部のカットオフ周波数以上の前記高低関係のときには、前記低周波信号の周波数よりも高い周波数の基準信号を前記比較用信号として前記位相比較部に出力し、前記出力信号の周波数が当該新たに設定された高周波信号の周波数以上で、かつ前記差周波数信号の絶対周波数が前記低域フィルタ部のカットオフ周波数よりも低い前記高低関係のときには、前記差周波数信号を前記比較用信号として前記位相比較部へ出力する周波数シンセサイザ。
【請求項２】
前記信号処理部は、
前記高周波信号をＭ分周（Ｍは２以上の整数）して第１分周信号を出力する第１分周器と、
前記出力信号を（Ｍ＋Ｌ）分周（Ｌは１以上の整数）して第２分周信号を出力する第２分周器と、
前記第２分周信号の周波数が前記第１分周信号の周波数以上のときに第１検出信号を出力する第１周波数比較器と、
前記出力信号の周波数が前記高周波信号の周波数以上のときに第２検出信号を出力する第２周波数比較器と、
前記差周波数信号および前記基準信号を入力すると共に、前記第１検出信号および前記第２検出信号を入力しているときには、前記位相比較部に前記比較用信号として当該基準信号を出力し、前記第１検出信号を入力せず、かつ前記第２検出信号を入力しているときには、前記位相比較部に前記比較用信号として当該差周波数信号を出力し、前記第２検出信号を入力していないときには、前記位相比較部への前記比較用信号の出力を停止させる選択部を備え、
前記高周波信号の周波数をｆとし、かつ前記カットオフ周波数をｆｃｏとしたときに、数値Ｍが値（Ｌ×ｆ／ｆｃｏ）に最も近い整数となるように規定されている請求項１記載の周波数シンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ミキサを用いた周波数シンセサイザに関するものである。
【背景技術】
【０００２】
この種の周波数シンセサイザとして、下記特許文献１に開示された周波数シンセサイザが知られている。この周波数シンセサイザは、第１ＶＣＯの出力を分周器で分周し、この分周信号と基準周波数信号の位相を一致させることで第１ＶＣＯから周波数信号を出力する第１のＰＬＬと、第１のＰＬＬから出力される周波数信号と第２ＶＣＯの出力をミキサでミキシングし、ミキサで得られた２つの周波数信号のうち一方の周波数信号を選択し、この周波数信号と加減算周波数信号の位相を一致させることで第２ＶＣＯから周波数信号を出力する第２のＰＬＬと、第１ＶＣＯへ加えられる信号のレベルと第２ＶＣＯへ加えられる信号のレベルとを比較して、この２つの信号のレベル差が設定電圧以上の期間、第１ＶＣＯへ加えられる信号に応じたレベル信号を第２ＶＣＯの入力端子へ加えるようにした制御回路とを備えている。
【０００３】
この周波数シンセサイザは上記のように第１および第２の２個のＰＬＬ回路を備えているが、分周器を備えた方の第１のＰＬＬ回路は応答が速く、分周器を備えていない方の第２のＰＬＬは応答が遅い。そこで、この周波数シンセサイザでは、出力周波数を大きく変化させる場合（即ち応答時間が長くかかる場合）に、応答が速い第１のＰＬＬに備えられている第１ＶＣＯに加える制御電圧を、応答の遅い第２のＰＬＬに備えられている第２ＶＣＯへ加えることにより所望の周波数の近傍まで強制的に第２ＶＣＯの動作点をシフトすることで、全体としての応答を高速化している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特公平７−２４３８０号公報（第３頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、上記の周波数シンセサイザには、以下の解決すべき課題が存在している。すなわち、この周波数シンセサイザでは、第１ＶＣＯおよび第２ＶＣＯへ加えられる各信号のレベルを比較して、各信号のレベル差が設定電圧以上の期間、第１ＶＣＯへ加えられる信号に応じたレベル信号を第２ＶＣＯの入力端子へ加える制御回路を、複数の電子部品（複数の定電流源、複数の抵抗、複数のダイオードおよびＦＥＴ）を用いて構成している。したがって、この周波数シンセサイザには、２つのＶＣＯ内部の動作と各電子部品の特性とを考慮してこのような複雑な制御回路を設計しなければならないという課題が存在している。また、制御回路がＶＣＯに加えられるレベル信号自体を生成する構成のため、制御回路において発生したノイズや制御回路に重畳したノイズの影響をＶＣＯが直接受けることになるため、周波数シンセサイザのノイズ特性が悪化し易いという課題も存在している。
【０００６】
本発明は、かかる課題に鑑みてなされたものであり、設計が容易で、かつノイズ特性の良好な周波数シンセサイザを提供することを主目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成すべく請求項１記載の周波数シンセサイザは、入力した制御電圧に応じた周波数の出力信号を生成する電圧制御発振部と、予め設定された周波数範囲内で任意の周波数の低周波信号を生成する低周波信号生成部と、設定された周波数の高周波信号を生成する高周波信号生成部と、前記出力信号および前記高周波信号をミキシングしてミキシング信号として出力するミキサ部と、前記ミキシング信号に含まれる前記出力信号および前記高周波信号の差周波数信号を選択的に通過させる低域フィルタ部と、前記出力信号、前記高周波信号および前記差周波数信号を入力すると共に、当該出力信号の前記周波数および当該高周波信号の前記周波数の高低関係に基づいて比較用信号を出力する信号処理部と、前記低周波信号および前記比較用信号の各位相についての誤差信号を出力する位相比較部と、前記誤差信号に基づいて前記制御電圧を生成する制御電圧生成部とを備えた周波数シンセサイザであって、前記信号処理部は、前記高周波信号の前記周波数が新たに設定された際に、前記出力信号の周波数が当該新たに設定された高周波信号の周波数よりも低い前記高低関係のときには、前記位相比較部への前記比較用信号の出力を停止し、前記出力信号の周波数が当該新たに設定された高周波信号の周波数以上で、かつ前記差周波数信号の絶対周波数が前記低域フィルタ部のカットオフ周波数以上の前記高低関係のときには、前記低周波信号の周波数よりも高い周波数の基準信号を前記比較用信号として前記位相比較部に出力し、前記出力信号の周波数が当該新たに設定された高周波信号の周波数以上で、かつ前記差周波数信号の絶対周波数が前記低域フィルタ部のカットオフ周波数よりも低い前記高低関係のときには、前記差周波数信号を前記比較用信号として前記位相比較部へ出力する。
【０００８】
また、請求項２記載の周波数シンセサイザは、請求項１記載の周波数シンセサイザにおいて、前記信号処理部は、前記高周波信号をＭ分周（Ｍは２以上の整数）して第１分周信号を出力する第１分周器と、前記出力信号を（Ｍ＋Ｌ）分周（Ｌは１以上の整数）して第２分周信号を出力する第２分周器と、前記第２分周信号の周波数が前記第１分周信号の周波数以上のときに第１検出信号を出力する第１周波数比較器と、前記出力信号の周波数が前記高周波信号の周波数以上のときに第２検出信号を出力する第２周波数比較器と、前記差周波数信号および前記基準信号を入力すると共に、前記第１検出信号および前記第２検出信号を入力しているときには、前記位相比較部に前記比較用信号として当該基準信号を出力し、前記第１検出信号を入力せず、かつ前記第２検出信号を入力しているときには、前記位相比較部に前記比較用信号として当該差周波数信号を出力し、前記第２検出信号を入力していないときには、前記位相比較部への前記比較用信号の出力を停止させる選択部を備え、前記高周波信号の周波数をｆとし、かつ前記カットオフ周波数をｆｃｏとしたときに、数値Ｍが値（Ｌ×ｆ／ｆｃｏ）に最も近い整数となるように規定されている。
【発明の効果】
【０００９】
請求項１記載の周波数シンセサイザでは、信号処理部は、高周波信号の周波数が新たに設定された際に、出力信号の周波数が新たに設定された高周波信号の周波数よりも低い高低関係のときには、位相比較部への比較用信号の出力を停止し、これによって出力信号の周波数を強制的に上昇させることにより、周波数シンセサイザをロック状態に移行させる。また、出力信号の周波数が新たに設定された高周波信号の周波数以上で、かつ差周波数信号の絶対周波数が低域フィルタ部のカットオフ周波数以上の高低関係のときには、低周波信号の周波数よりも高い周波数の基準信号を比較用信号として位相比較部に出力し、これによって出力信号の周波数を強制的に低下させることにより、周波数シンセサイザをロック状態に移行させる。また、信号処理部は、出力信号の周波数が新たに設定された高周波信号の周波数以上で、かつ差周波数信号の絶対周波数が低域フィルタ部のカットオフ周波数よりも低い高低関係のときには、差周波数信号を比較用信号として位相比較部へ出力することにより、ロック状態を継続させる。
【００１０】
したがって、この周波数シンセサイザによれば、従来の周波数シンセサイザとは異なり、高周波信号の周波数が新たに設定された場合に周波数シンセサイザをロック状態に移行させるための回路として、２つのＶＣＯ内部の動作と各電子部品の特性とを考慮した複雑な制御回路を設計して使用する必要がないため、設計の容易化を図ることができる。また、電圧制御発振部に加えられる制御電圧を直接制御する構成ではなく、位相比較部に入力される比較用信号を切り換える構成を採用するため、内部回路において発生したノイズなどの影響を電圧制御発振部が直接受けるといった不具合を回避できる結果、良好なノイズ特性を実現することができる。
【００１１】
また、請求項２記載の周波数シンセサイザによれば、信号処理部を、上記のように、第１分周器、第２分周器、第１周波数比較器、第２周波数比較器および選択部を備えて構成し、第１分周器の分周回数Ｍに対して第２分周器の分周回数を（Ｍ＋Ｌ）とすると共に、低域フィルタ部のカットオフ周波数を考慮して、両数値Ｍ，Ｌを規定する構成としたことにより、低周波信号の周波数の変更に対応させてカットオフ周波数を変更した場合においても、数値Ｍ，Ｌの少なくとも一方を変更することにより、信号処理部から位相比較部に対して適切な比較用信号を出力させることができる。
【図面の簡単な説明】
【００１２】
【図１】周波数シンセサイザ１の構成を示す構成図である。
【図２】図１の信号処理部１０の構成を示す構成図である。
【図３】図２における選択部２７の機能を示す機能図である。
【図４】ロック状態における低域フィルタ部７のカットオフ周波数ｆｃｏ、差周波数信号Ｓｄｉの差周波数成分（ｆｄｉ＝｜ｆｏｕｔ−ｆ２｜）、第２基準信号Ｓ３の周波数ｆ３、高周波信号Ｓ２の周波数ｆ２および出力信号Ｓｏｕｔの周波数ｆｏｕｔの高低関係を説明するための説明図である。
【図５】高周波信号Ｓ２の周波数ｆ２を低下させたときの、低域フィルタ部７のカットオフ周波数ｆｃｏ、差周波数信号Ｓｄｉの差周波数成分（ｆｄｉ＝｜ｆｏｕｔ−ｆ２｜）、第２基準信号Ｓ３の周波数ｆ３、高周波信号Ｓ２の周波数ｆ２および出力信号Ｓｏｕｔの周波数ｆｏｕｔの変移状態を説明するための説明図である。
【図６】高周波信号Ｓ２の周波数ｆ２を上昇させたときの、低域フィルタ部７のカットオフ周波数ｆｃｏ、差周波数信号Ｓｄｉの差周波数成分（ｆｄｉ＝｜ｆｏｕｔ−ｆ２｜）、高周波信号Ｓ２の周波数ｆ２および出力信号Ｓｏｕｔの周波数ｆｏｕｔの変移状態を説明するための説明図である。
【発明を実施するための形態】
【００１３】
以下、周波数シンセサイザの実施の形態について、添付図面を参照して説明する。
【００１４】
最初に、周波数シンセサイザ１の構成について、図面を参照して説明する。
【００１５】
図１に示す周波数シンセサイザ１は、基準信号生成部２、低周波信号生成部３、高周波信号生成部４、電圧制御発振部（以下、「ＶＣＯ」ともいう）５、ミキサ部６、低域フィルタ部７、位相比較部８、制御電圧生成部（以下、「ループフィルタ」ともいう）９および信号処理部１０を備えて、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路に構成されて、予め決められた周波数範囲内において予め決められた周波数分解能（周波数間隔）で任意の周波数ｆｏｕｔの出力信号Ｓｏｕｔを出力可能に構成されている。
【００１６】
基準信号生成部２は、一例として、周波数が一定のクロック信号を出力する水晶発振器、および上記のクロック信号をそのクロック信号に同期させて分周する分周器（いずれも図示せず）を備え、クロック信号の分周信号である予め決められた周波数ｆｒの第１基準信号Ｓｒ、およびクロック信号の分周信号である予め決められた周波数ｆ３の第２基準信号（基準信号）Ｓ３を生成して出力する。この場合、第２基準信号Ｓ３の周波数ｆ３は、低周波信号生成部３から出力される低周波信号Ｓ１の周波数ｆ１についての設定範囲（上限周波数ｆ１ｍａｘ、下限周波数ｆ１ｍｉｎ）の上限周波数ｆ１ｍａｘを超える値に規定されている。
【００１７】
低周波信号生成部３は、一例として、ＤＤＳ（Ｄｉｒｅｃｔ  Ｄｉｇｉｔａｌ  Ｓｙｎｔｈｅｓｉｚｅｒ）を備えて構成されて、設定範囲（上限周波数ｆ１ｍａｘ、下限周波数ｆ１ｍｉｎ）内で設定された任意の周波数ｆ１の低周波信号Ｓ１を出力する。高周波信号生成部４は、一例として、ループ内に分周器が介装されたＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路で構成されている。また、高周波信号生成部４は、分周器に対して分周設定を行うことにより、出力される高周波信号Ｓ２の周波数ｆ２（高周波信号の周波数ｆの一例）を変更可能に構成されている。
【００１８】
ＶＣＯ５は、入力した制御電圧Ｖｃに応じた（制御電圧Ｖｃの上昇に伴い上昇し、制御電圧Ｖｃの低下に伴い低下する（例えば比例する））周波数ｆｏｕｔの出力信号Ｓｏｕｔを生成する。ミキサ部６は、出力信号Ｓｏｕｔおよび高周波信号Ｓ２を入力してミキシングすることにより、ミキシング信号Ｓｍｉｘを出力する。この場合、ミキシング信号Ｓｍｉｘは、出力信号Ｓｏｕｔおよび高周波信号Ｓ２の各周波数ｆｏｕｔ，ｆ２の差周波数成分（ｆｄｉ＝｜ｆｏｕｔ−ｆ２｜）で構成される差周波数信号Ｓｄｉと、各周波数ｆｏｕｔ，ｆ２の和周波数成分（ｆｓｕ＝ｆｏｕｔ＋ｆ２）で構成される和周波数信号とを含んで構成されている。
【００１９】
低域フィルタ部７は、カットオフ周波数ｆｃｏの低域通過型フィルタで構成されている。このカットオフ周波数ｆｃｏは、ＰＬＬ回路で構成された周波数シンセサイザ１が周波数のロック状態にあるときに出力されるミキシング信号Ｓｍｉｘに含まれる差周波数成分（ｆｄｉ＝｜ｆｏｕｔ−ｆ２｜）を超え、かつ和周波数成分（ｆｓｕ＝ｆｏｕｔ＋ｆ２）未満となるように規定されている。この構成により、低域フィルタ部７は、ミキシング信号Ｓｍｉｘに含まれる差周波数成分および和周波数成分のうちの差周波数成分で構成される差周波数信号Ｓｄｉを選択的に通過させる。また、後述するように、周波数シンセサイザ１がロック状態にあるときには、周波数（ｆｏｕｔ−ｆ２）は周波数ｆ１と等しくなっている。したがって、周波数ｆ１を変更した場合には、ｆｃｏ＞ｆ１（＝ｆｏｕｔ−ｆ２）の関係が成り立つように、変更された周波数ｆ１に対応してカットオフ周波数ｆｃｏも変更する必要がある。このため、本例の低域フィルタ部７は、カットオフ周波数ｆｃｏを変更可能に構成されている。
【００２０】
信号処理部１０は、出力信号Ｓｏｕｔ、高周波信号Ｓ２、第２基準信号Ｓ３および差周波数信号Ｓｄｉを入力すると共に、出力信号Ｓｏｕｔの周波数ｆｏｕｔおよび高周波信号Ｓ２の周波数ｆ２の高低関係に基づいて、比較用信号Ｓ４を出力する。本例では、信号処理部１０は、高周波信号Ｓ２の周波数ｆ２が新たに設定された際に、出力信号Ｓｏｕｔの周波数ｆｏｕｔが新たに設定された高周波信号Ｓ２の周波数ｆ２以上で、かつ差周波数信号Ｓｄｉの絶対周波数（ｆｄｉ＝｜ｆｏｕｔ−ｆ２｜）が低域フィルタ部７のカットオフ周波数ｆｃｏ以上の高低関係（以下、「第１の高低関係」ともいう）のときには、低周波信号Ｓ１の周波数ｆ１よりも高い周波数ｆ３（本例では一例として周波数ｆ３は一定の周波数）の第２基準信号Ｓ３を比較用信号Ｓ４として位相比較部８に出力する機能を有している。また、信号処理部１０は、出力信号Ｓｏｕｔの周波数ｆｏｕｔが新たに設定された高周波信号Ｓ２の周波数ｆ２以上で、かつ差周波数信号Ｓｄｉの絶対周波数（｜ｆｏｕｔ−ｆ２｜）が低域フィルタ部７のカットオフ周波数ｆｃｏよりも低い高低関係（以下、「第２の高低関係」ともいう）のときには、差周波数信号Ｓｄｉを比較用信号Ｓ４として位相比較部８へ出力する機能を有している。また、信号処理部１０は、出力信号Ｓｏｕｔの周波数ｆｏｕｔがこの新たに設定された高周波信号Ｓ２の周波数ｆ２よりも低い高低関係（以下、「第３の高低関係」ともいう）のときには、位相比較部８への比較用信号Ｓ４の出力を停止する機能を有している。
【００２１】
これらの機能を簡易な構成で実現するため、信号処理部１０は、一具体的として、図２に示すように、４つの分周器２１，２２，２３，２４、２つの周波数位相比較器２５，２６および選択部２７を備えて構成されている。この場合、分周器（第１分周器）２１は、入力した高周波信号Ｓ２をＭ（Ｍは２以上の整数。以下においても同様）分周して、分周信号（第１分周信号）Ｓ２１（周波数ｆ２１＝ｆ２／Ｍ）として出力する。分周器（第２分周器）２２は、入力した出力信号Ｓｏｕｔを（Ｍ＋Ｌ）分周して、分周信号（第２分周信号）Ｓ２２（周波数ｆ２２＝ｆｏｕｔ／（Ｍ＋Ｌ））として出力する。なお、Ｌは１以上の整数である。
【００２２】
分周器２３は、入力した高周波信号Ｓ２をＮ（Ｎは１以上の整数。以下においても同様）分周して、分周信号Ｓ２３（周波数ｆ２３＝ｆ２／Ｎ）として出力する。分周器２４は、入力した出力信号ＳｏｕｔをＮ分周して、分周信号Ｓ２４（周波数ｆ２４＝ｆｏｕｔ／Ｎ）として出力する。ここで、Ｎ＝１のときには、各分周器２３，２４は、入力した信号を分周することなく、そのまま出力する。
【００２３】
周波数位相比較器（第１周波数比較器）２５は、各分周器２１，２２から出力される分周信号Ｓ２１，Ｓ２２を入力すると共に双方の周波数ｆ２１，ｆ２２を比較して、周波数ｆ２２が周波数ｆ２１以上のときに検出信号（第１検出信号）Ｓａを出力する。周波数位相比較器（第２周波数比較器）２６は、各分周器２３，２４から出力される分周信号Ｓ２３，Ｓ２４を入力すると共に双方の周波数ｆ２３，ｆ２４を比較して、周波数ｆ２４が周波数ｆ２３以上のときに検出信号（第２検出信号）Ｓｂを出力する。
【００２４】
選択部２７は、一例としてアナログスイッチを用いたスイッチマトリクス回路（不図示）を備えている。また、選択部２７は、図２に示すように、差周波数信号Ｓｄｉ、第２基準信号Ｓ３および各検出信号Ｓａ，Ｓｂを入力すると共に、各検出信号Ｓａ，Ｓｂの入力状態に応じてスイッチマトリクス回路を切替制御することにより、比較用信号Ｓ４を出力する。具体的には、図３に示すように、選択部２７は、検出信号Ｓａおよび検出信号Ｓｂを入力しているときには、第２基準信号Ｓ３を比較用信号Ｓ４として位相比較部８に出力する。また、選択部２７は、検出信号Ｓａを入力しておらず（検出信号Ｓａが未入力で）、かつ検出信号Ｓｂを入力しているときには、比較用信号Ｓ４として差周波数信号Ｓｄｉを位相比較部８に出力する。また、選択部２７は、検出信号Ｓｂを入力していないとき（検出信号Ｓｂの未入力のとき）には、検出信号Ｓａの入力・未入力のいかんに拘わらず、位相比較部８への比較用信号Ｓ４の出力を停止させる。ここで、比較用信号Ｓ４の出力を停止させるとは、第２基準信号Ｓ３および差周波数信号Ｓｄｉにおけるローレベルの電圧を出力することを示すものとする。
【００２５】
このように、この具体的な回路構成においては、信号処理部１０の４つの分周器２１〜２４、および２つの周波数位相比較器２５，２６によって生成される検出信号Ｓａ，Ｓｂの出力状態が、上記した第１の高低関係、第２の高低関係および第３の高低関係を規定することになる。この場合、第１の高低関係、第２の高低関係および第３の高低関係を規定する条件のうち、出力信号Ｓｏｕｔの周波数ｆｏｕｔと高周波信号Ｓ２の周波数ｆ２との関係については、検出信号Ｓｂの出力状態で直接的に示される。
【００２６】
一方、第１の高低関係および第２の高低関係を規定する他の条件である差周波数信号Ｓｄｉの絶対周波数（｜ｆｏｕｔ−ｆ２｜）と低域フィルタ部７のカットオフ周波数ｆｃｏとの関係については、検出信号Ｓａの出力状態で示される。具体的には、ＰＬＬ回路で構成されたこの周波数シンセサイザ１がロック状態にあるときには、ミキサ部６から出力されるミキシング信号Ｓｍｉｘに含まれる差周波数成分（ｆｄｉ＝｜ｆｏｕｔ−ｆ２｜）で構成される差周波数信号Ｓｄｉが低域フィルタ部７を通過して信号処理部１０に出力され、かつ信号処理部１０はこの差周波数信号Ｓｄｉを位相比較部８に出力する状態となる。この状態は、信号処理部１０において選択部２７に検出信号Ｓａが出力されない状態（つまり、周波数ｆ２２が周波数ｆ２１未満の状態）となる必要がある。ロック状態では、周波数ｆｏｕｔは、周波数ｆ２よりも低周波信号Ｓ１の周波数ｆ１分だけ高い周波数となっているものの、分周器２２は、分周器２１よりもＬ回多い（Ｍ＋Ｌ）回だけ、出力信号Ｓｏｕｔ（周波数ｆｏｕｔ）を分周して分周信号Ｓ２２を出力する。このため、数値Ｍ，Ｌを適切に設定することにより、分周信号Ｓ２２の周波数ｆ２２（＝ｆｏｕｔ／（Ｍ＋Ｌ））を、分周器２１が高周波信号Ｓ２（周波数ｆ２）をＭ回分周して出力する分周信号Ｓ２１の周波数ｆ２１（＝ｆ２／Ｍ）よりも低く設定することができ、この結果として、周波数位相比較器２５から検出信号Ｓａが出力されない状態とすることができる。
【００２７】
他方、ロック状態において高周波信号生成部４に対する分周設定が変更されて、出力される高周波信号Ｓ２の周波数ｆ２がより低い周波数に設定され、その結果として、ミキシング信号Ｓｍｉｘに含まれる差周波数信号Ｓｄｉの絶対周波数（｜ｆｏｕｔ−ｆ２｜）が低域フィルタ部７のカットオフ周波数ｆｃｏ以上の周波数となったときには、信号処理部１０から位相比較部８に対して、第２基準信号Ｓ３を比較用信号Ｓ４として位相比較部８に出力する必要があり、このためには、信号処理部１０において選択部２７に検出信号Ｓａが出力される状態（つまり、周波数ｆ２２が周波数ｆ２１以上の状態）となる必要がある。この状態についても、数値Ｍ，Ｌが適切に設定されていることにより、分周器２１の分周回数がＭ回で分周器２２の分周回数（Ｍ＋Ｌ）よりも少ないものの、分周器２１で分周される高周波信号Ｓ２の周波数ｆ２がより低い周波数に設定されることにより、分周信号Ｓ２１の周波数ｆ２１（＝ｆ２／Ｍ）を、分周信号Ｓ２２の周波数ｆ２２（＝ｆｏｕｔ／（Ｍ＋Ｌ））以下に設定することができ、この結果として、周波数位相比較器２５から検出信号Ｓａが出力される状態とすることができる。
【００２８】
具体的に、数値Ｍ，Ｌの設定手順について説明する。第１に、上記したように、周波数シンセサイザ１がロック状態のときには、ミキシング信号Ｓｍｉｘに含まれる差周波数成分（ｆｄｉ＝｜ｆｏｕｔ−ｆ２｜）で構成される差周波数信号Ｓｄｉが低域フィルタ部７を通過して信号処理部１０に出力され、さらに信号処理部１０から位相比較部８に出力される必要がある。つまり、周波数（ｆｏｕｔ−ｆ２）がカットオフ周波数ｆｃｏ未満となり、かつ周波数位相比較器２５が検出信号Ｓａを出力しない状態となる必要がある。また、ロック状態では、周波数ｆｏｕｔは周波数ｆ２よりも低周波信号Ｓ１の周波数ｆ１分だけ高い周波数となっている。つまり、周波数（ｆｏｕｔ−ｆ２）は周波数ｆ１と等しくなっている。したがって、カットオフ周波数ｆｃｏと低周波信号Ｓ１の周波数ｆ１との間には、下記式（１）が成り立つ。
ｆｃｏ＞ｆ１  ・・・・  （１）
【００２９】
第２に、上記したように、周波数位相比較器２５が選択部２７に対して検出信号Ｓａの出力を開始すべき条件は、差周波数信号Ｓｄｉの絶対周波数（｜ｆｏｕｔ−ｆ２｜）が低域フィルタ部７のカットオフ周波数ｆｃｏとなったとき、つまり、下記式（２）が成り立ったときが条件となる。また、周波数位相比較器２５は、分周信号Ｓ２２の周波数ｆ２２（＝ｆｏｕｔ／（Ｍ＋Ｌ））が分周信号Ｓ２１の周波数ｆ２１（＝ｆ２／Ｍ）と一致したとき（下記式（３）が成り立ったときに）、検出信号Ｓａの出力を開始する。
ｆｏｕｔ−ｆ２＝ｆｃｏ  ・・・・  （２）
ｆｏｕｔ／（Ｍ＋Ｌ）＝ｆ２／Ｍ  ・・・・  （３）
また、上記式（３）を変形することにより、下記式（４）が算出され、
ｆｏｕｔ−ｆ２＝Ｌ／Ｍ×ｆ２  ・・・・  （４）
この式（４）と上記式（２）とに基づいて、下記式（５）が算出される。
ｆｃｏ＝Ｌ×ｆ２／Ｍ  ・・・・  （５）
【００３０】
第３に、低周波信号Ｓ１の周波数ｆ１を設定したときには、上記式（１）より、カットオフ周波数ｆｃｏは、この周波数ｆ１よりも大きい周波数に規定することになる。また、出力信号Ｓｏｕｔの周波数ｆｏｕｔは、低周波信号Ｓ１の周波数ｆ１と高周波信号Ｓ２の周波数ｆ２との加算値となるため、高周波信号Ｓ２の周波数ｆ２は、周波数ｆｏｕｔと周波数ｆ１とに基づいて規定される。また、カットオフ周波数ｆｃｏおよび低周波信号Ｓ１の周波数ｆ１と比較して、高周波信号Ｓ２の周波数ｆ２および出力信号Ｓｏｕｔの周波数ｆｏｕｔは極めて高い周波数となることから、数値Ｌは数値Ｍよりも大幅に小さい数値となる。このため、カットオフ周波数ｆｃｏ、高周波信号Ｓ２の周波数ｆ２および数値Ｌ（一般的には、数値Ｍに対して数十分の１の数値。一例として、１，２，３・・・などの１桁の数）を規定して、上記式（５）に代入し、値（Ｌ×ｆ２／ｆｃｏ）に最も近い整数となるような数値Ｍを算出することにより、数値Ｍ，Ｌが設定される。
【００３１】
位相比較部８は、一例として論理回路で構成されて、低周波信号生成部３から出力される周波数ｆ１の低周波信号Ｓ１および信号処理部１０から出力される比較用信号Ｓ４を入力すると共に、両信号Ｓ１，Ｓ４間の位相差を検出して、検出した位相差に応じた（比例した）デューティ比（パルス幅をパルス周期で割った比）のパルス信号を誤差信号Ｓｅｒとして出力する。具体的には、位相比較部８は、低周波信号Ｓ１に対して比較用信号Ｓ４の位相が遅れているときには、誤差信号Ｓｅｒのデューティー比を増加させ、一方、低周波信号Ｓ１に対して比較用信号Ｓ４の位相が進んでいるときには、誤差信号Ｓｅｒのデューティー比を低下させる。また、位相比較部８は、低周波信号Ｓ１の入力状態において、比較用信号Ｓ４が入力されないときには、低周波信号Ｓ１の位相に対して、比較用信号Ｓ４の位相が大幅に遅れているため、誤差信号Ｓｅｒのデューティー比を増加させることで、デューティー比の高い誤差信号Ｓｅｒを出力する。
【００３２】
ループフィルタ９は、一例としてローパスフィルタで構成されて、入力した誤差信号Ｓｅｒを平滑することにより、直流電圧としての制御電圧Ｖｃを生成して出力する。この構成により、ループフィルタ９から出力される制御電圧Ｖｃは、低周波信号Ｓ１に対して比較用信号Ｓ４の位相が遅れているときに、その電圧が上昇し、低周波信号Ｓ１に対して比較用信号Ｓ４の位相が進んでいるときに、その電圧が下降する。
【００３３】
次いで、周波数シンセサイザ１の動作について説明する。なお、一例として、高周波信号生成部４は、基準信号生成部２から出力される周波数ｆｒの第１基準信号Ｓｒに基づいて、８００ＭＨｚ〜２．１ＧＨｚの周波数範囲内で、１２．５ＭＨｚの分解能で周波数ｆ２の高周波信号Ｓ２を出力可能であるものとする。また、低周波信号生成部３は、基準信号生成部２から出力される周波数ｆｒの第１基準信号Ｓｒに基づいて、２５ＭＨｚ〜１００ＭＨｚの周波数範囲内で、０．１Ｈｚの分解能で周波数ｆ１の低周波信号Ｓ１を出力可能であるものとし、これにより、周波数シンセサイザ１は、８２５ＭＨｚ〜２．１ＧＨｚの周波数範囲内で、０．１Ｈｚの分解能で周波数ｆｏｕｔの出力信号Ｓｏｕｔを出力可能であるものとする。
【００３４】
また、この構成において、一例として、低周波信号生成部３から出力される低周波信号Ｓ１の周波数ｆ１が２５ＭＨｚに設定され、かつ高周波信号生成部４から出力される高周波信号Ｓ２の周波数ｆ２が９７５ＭＨｚに設定されて、周波数シンセサイザ１が初期状態において、周波数ｆｏｕｔ（＝１ＧＨｚ）の出力信号Ｓｏｕｔを出力する状態で作動している例を挙げて説明する。なお、低周波信号生成部３の周波数範囲が２５ＭＨｚ〜１００ＭＨｚであり、また高周波信号生成部４の周波数範囲が８００ＭＨｚ〜２．１ＧＨｚであることから、低域フィルタ部７のカットオフ周波数ｆｃｏは、実際に設定されている周波数ｆ１（本例では上記のように２５ＭＨｚ）以上であって、８００ＭＨｚ未満の任意の周波数に設定することができるが、低域フィルタ部７から出力される差周波数信号Ｓｄｉになるべく不要な周波数成分を含めないようにするのが好ましいため、カットオフ周波数ｆｃｏは周波数ｆ１に近い周波数、一例として５０ＭＨｚに設定されているものとする。
【００３５】
したがって、周波数ｆ２を９７５ＭＨｚとし、カットオフ周波数ｆｃｏを５０ＭＨｚとし、数値Ｌを「２」として、上記（Ｌ×ｆ２／ｆｃｏ）に基づいて数値Ｍを求めると、下記のようにして、数値Ｍとして数値「３９」が算出される。
Ｍ≒２×９７５／５０＝３９
【００３６】
周波数シンセサイザ１の作動状態において、基準信号生成部２は、周波数ｆｒの第１基準信号Ｓｒを生成して出力し、周波数ｆ３の第２基準信号Ｓ３を生成して出力している。なお、第２基準信号Ｓ３の周波数ｆ３は、低周波信号生成部３から出力される低周波信号Ｓ１の周波数ｆ１についての設定範囲（上限周波数ｆ１ｍａｘ（＝１００ＭＨｚ）、下限周波数ｆ１ｍｉｎ（＝２５ＭＨｚ））の上限周波数ｆ１ｍａｘ（＝１００ＭＨｚ）を超える値（一例として２００ＭＨｚ）に規定されている。
【００３７】
この場合、ＰＬＬ回路に構成された周波数シンセサイザ１がロック状態で作動しているときには、図１に示すように、ＶＣＯ５が周波数ｆｏｕｔ（＝１ＧＨｚ）の出力信号Ｓｏｕｔを出力し、ミキサ部６が、この出力信号Ｓｏｕｔと高周波信号生成部４から出力される高周波信号Ｓ２（周波数ｆ２が９７５ＭＨｚ）とをミキシングすることにより、ミキシング信号Ｓｍｉｘを出力している。この場合、ミキシング信号Ｓｍｉｘは、出力信号Ｓｏｕｔおよび高周波信号Ｓ２の各周波数ｆｏｕｔ，ｆ２の差周波数成分（ｆｄｉ＝｜ｆｏｕｔ−ｆ２｜＝２５ＭＨｚ）で構成される差周波数信号Ｓｄｉと、各周波数ｆｏｕｔ，ｆ２の和周波数成分（ｆｓｕ＝ｆｏｕｔ＋ｆ２＝１９７５ＭＨｚ）で構成される和周波数信号とを含んで構成されている。
【００３８】
低域フィルタ部７は、カットオフ周波数ｆｃｏが５０ＭＨｚに規定されているため、ミキシング信号Ｓｍｉｘを入力して、このミキシング信号Ｓｍｉｘを構成する差周波数信号Ｓｄｉおよび和周波数信号のうちの差周波数信号Ｓｄｉのみを出力する。
【００３９】
信号処理部１０では、図２に示すように、分周器２１が高周波信号Ｓ２をＭ分周して周波数ｆ２１の分周信号Ｓ２１を出力し、分周器２２が出力信号Ｓｏｕｔを（Ｍ＋Ｌ）分周して周波数ｆ２２の分周信号Ｓ２２を出力し、分周器２３が高周波信号Ｓ２をＮ分周して周波数ｆ２３の分周信号Ｓ２３を出力し、分周器２４が出力信号ＳｏｕｔをＮ分周して周波数ｆ２４の分周信号Ｓ２４を出力している。
【００４０】
また、周波数位相比較器２５は、分周信号Ｓ２１，Ｓ２２の周波数ｆ２１，ｆ２２を比較して、周波数ｆ２２が周波数ｆ２１以上のときに検出信号Ｓａを出力し、周波数ｆ２２が周波数ｆ２１未満のときに検出信号Ｓａの出力を停止する動作を実行している。本例では、上記したように、Ｍ＝３９、Ｌ＝２に規定されているため、分周器２１から出力される分周信号Ｓ２１の周波数ｆ２１は、９７５ＭＨｚ／３９＝２５ＭＨｚとなり、分周器２２から出力される分周信号Ｓ２２の周波数ｆ２２は、１ＧＨｚ／（３９＋２）≒２４．４ＭＨｚとなる。したがって、周波数ｆ２２が周波数ｆ２１未満となるため、周波数位相比較器２５は検出信号Ｓａの出力を停止している。
【００４１】
一方、周波数位相比較器２６は、分周信号Ｓ２３，Ｓ２４の周波数ｆ２３，ｆ２４を比較して、周波数ｆ２４が周波数ｆ２３以上のときに検出信号Ｓｂを出力し、周波数ｆ２４が周波数ｆ２３未満のときに検出信号Ｓｂの出力を停止する動作を実行している。周波数シンセサイザ１がロック状態のときには、出力信号Ｓｏｕｔの周波数ｆｏｕｔは、高周波信号Ｓ２の周波数ｆ２よりも、低周波信号Ｓ１の周波数Ｓ１分だけ常に高い。つまり、分周回数が同じＮ回に規定された分周器２３，２４から出力される分周信号Ｓ２３，Ｓ２４間では、出力信号Ｓｏｕｔを分周して得られる分周信号Ｓ２４の方が、高周波信号Ｓ２を分周して得られる分周信号Ｓ２３よりも周波数が常に高い状態となっている。したがって、周波数位相比較器２６は、検出信号Ｓｂを出力している。
【００４２】
このため、選択部２７には、検出信号Ｓａが入力されず（未入力）、かつ検出信号Ｓｂが入力されるため、選択部２７は、図３に示すように、差周波数信号Ｓｄｉを比較用信号Ｓ４として位相比較部８に出力している。これにより、ＶＣＯ５、ミキサ部６、低域フィルタ部７、信号処理部１０、位相比較部８およびループフィルタ９が閉ループ状態に構成されて、ＰＬＬ回路に構成された周波数シンセサイザ１がロック状態を維持しつつ作動を継続する。このロック状態での出力信号Ｓｏｕｔの周波数ｆｏｕｔ、高周波信号Ｓ２の周波数ｆ２、カットオフ周波数ｆｃｏ、差周波数信号Ｓｄｉの絶対周波数（｜ｆｏｕｔ−ｆ２｜）および第２基準信号Ｓ３の周波数ｆ３の高低関係は、図４に示す状態となっている。
【００４３】
次いで、上記のロック状態において、図５に示すように、高周波信号生成部４に対する分周設定を変更して、出力される高周波信号Ｓ２の周波数ｆ２を周波数Ａ（９７５ＭＨｚ）から周波数Ｂ（９３７．５ＭＨｚ（＝９７５−１２．５×３））に低下させ、これによって、差周波数信号Ｓｄｉの絶対周波数（｜ｆｏｕｔ−ｆ２｜＝６２．５ＭＨｚ（＝１ＧＨｚ−９３７．５ＭＨｚ））が低域フィルタ部７のカットオフ周波数ｆｃｏ（５０ＭＨｚ）以上となったときには、低域フィルタ部７から差周波数信号Ｓｄｉが信号処理部１０に出力されない状態、つまり、ＶＣＯ５、ミキサ部６、低域フィルタ部７、信号処理部１０、位相比較部８およびループフィルタ９が閉ループ状態に構成されないため、ＰＬＬ回路が構成されない状態となる。
【００４４】
この状態において、信号処理部１０では、分周器２１が高周波信号Ｓ２（周波数ｆ２（＝９３７．５ＭＨｚ））をＭ（＝３９）分周して周波数ｆ２１（≒２４．０ＭＨｚ）の分周信号Ｓ２１を出力し、分周器２２が出力信号Ｓｏｕｔ（周波数ｆｏｕｔ（＝１ＧＨｚ））を（３９＋２）分周して周波数ｆ２２（≒２４．４ＭＨｚ）の分周信号Ｓ２２を出力する。これにより、分周信号Ｓ２２の周波数ｆ２２が分周信号Ｓ２１の周波数ｆ２１以上となるため、周波数位相比較器２５は、両分周信号Ｓ２１，Ｓ２２の周波数ｆ２１，ｆ２２を比較して、検出信号Ｓａの出力を開始する。
【００４５】
また、出力信号Ｓｏｕｔの周波数ｆｏｕｔが高周波信号Ｓ２の周波数ｆ２よりも高いため、分周器２４から出力される分周信号Ｓ２４の周波数ｆ２４が分周器２３から出力される分周信号Ｓ２３の周波数ｆ２３よりも高い状態となっている。このため、周波数位相比較器２６は、両分周信号Ｓ２３，Ｓ２４の周波数ｆ２３，ｆ２４を比較して、検出信号Ｓｂを出力している。
【００４６】
これにより、選択部２７には、検出信号Ｓａおよび検出信号Ｓｂが入力されるため、選択部２７は、図３に示すように、周波数ｆ３の第２基準信号Ｓ３を比較用信号Ｓ４として位相比較部８に出力し始める。第２基準信号Ｓ３の周波数ｆ３は、低周波信号生成部３から出力される低周波信号Ｓ１の上限周波数ｆ１ｍａｘを超える値に規定されているため、位相比較部８は、両信号Ｓ１，Ｓ４間の位相差を検出して、検出した位相差に応じたデューティ比のパルス信号を誤差信号Ｓｅｒとして出力する。具体的には、位相比較部８は、低周波信号Ｓ１に対して比較用信号Ｓ４の位相が進んでいるため、ロック状態のときと比較して、デューティー比を低下させた誤差信号Ｓｅｒを出力する。
【００４７】
ループフィルタ９は、誤差信号Ｓｅｒに基づいて制御電圧Ｖｃを生成してＶＣＯ５に出力するが、この場合、低周波信号Ｓ１に対して比較用信号Ｓ４の位相が進んでいるため、ロック状態のときと比較して電圧を下降させた制御電圧Ｖｃを出力する。ＶＣＯ５は、この制御電圧Ｖｃを入力して、出力信号Ｓｏｕｔの周波数ｆｏｕｔを低下させる。このように、信号処理部１０から第２基準信号Ｓ３が比較用信号Ｓ４として出力されている状態では、ＶＣＯ５に対して位相比較部８およびループフィルタ９が開ループ制御を実行して、ＶＣＯ５から出力される出力信号Ｓｏｕｔの周波数ｆｏｕｔを強制的に低下させる。
【００４８】
これにより、図５に示すように、一旦、低域フィルタ部７のカットオフ周波数ｆｃｏ（５０ＭＨｚ）を超えて、周波数Ｃ（６２．５ＭＨｚ）に達した差周波数信号Ｓｄｉの絶対周波数（｜ｆｏｕｔ−ｆ２｜）も、出力信号Ｓｏｕｔの周波数ｆｏｕｔの低下に伴って低下し、短時間にカットオフ周波数ｆｃｏに達し、さらに低下する。
【００４９】
この状態において、低域フィルタ部７は、差周波数信号Ｓｄｉの出力を再開する。また、信号処理部１０では、出力信号Ｓｏｕｔの周波数ｆｏｕｔが約９８４．５ＭＨｚまで低下した時点（差周波数信号Ｓｄｉの絶対周波数｜ｆｏｕｔ−ｆ２｜が４７ＭＨｚ（＝９８４．５ＭＨｚ−９３７．５ＭＨｚ）となった時点）で、分周器２１から出力される分周信号Ｓ２１の周波数ｆ２１（２４．０４ＭＨｚ（＝９３７．５／３９））よりも、分周器２２から出力される分周信号Ｓ２２の周波数ｆ２２（２４．０１ＭＨｚ（＝９８４．５／４１））の方が低くなる。これにより、周波数位相比較器２５は、検出信号Ｓａの出力を停止する。一方、周波数位相比較器２６は、出力信号Ｓｏｕｔの周波数ｆｏｕｔが高周波信号Ｓ２の周波数ｆ２よりも高く、これにより、分周信号Ｓ２４の周波数ｆ２４が分周信号Ｓ２３の周波数ｆ２３よりも高い状態となっているため、検出信号Ｓｂを出力している。
【００５０】
したがって、選択部２７に対して、検出信号Ｓａが未入力で、かつ検出信号Ｓｂが入力される状態となるため、図３に示すように、選択部２７は、第２基準信号Ｓ３に代えて、低域フィルタ部７から出力されている差周波数信号Ｓｄｉの出力を開始する。これにより、ＶＣＯ５に対して開ループ制御状態から閉ループ制御状態（ロック状態）に移行するため、周波数シンセサイザ１はＰＬＬ回路として作動して、差周波数信号Ｓｄｉの絶対周波数｜ｆｏｕｔ−ｆ２｜が、低周波信号生成部３から出力される低周波信号Ｓ１の周波数ｆ１（２５ＭＨｚ）となるまで、出力信号Ｓｏｕｔの周波数ｆｏｕｔを低下させる。これにより、周波数シンセサイザ１は、周波数ｆｏｕｔが９６２．５ＭＨｚ（＝９３７．５＋２５）の出力信号Ｓｏｕｔを出力する。
【００５１】
また、周波数シンセサイザ１がロック状態で作動して、ＶＣＯ５が周波数ｆｏｕｔ（＝１ＧＨｚ）の出力信号Ｓｏｕｔを出力している状態において、高周波信号生成部４に対する分周設定を変更して、出力される高周波信号Ｓ２の周波数ｆ２を出力信号Ｓｏｕｔの周波数ｆｏｕｔを超える周波数、例えば、図６に示すように、出力される高周波信号Ｓ２の周波数ｆ２を周波数Ａ（９７５ＭＨｚ）から周波数Ｄ（例えば、１０２５ＭＨｚ（＝９７５＋１２．５×４））に上昇させたときには、出力信号Ｓｏｕｔの周波数ｆｏｕｔが高周波信号Ｓ２の周波数ｆ２未満となる。この場合、信号処理部１０では、出力信号Ｓｏｕｔの周波数ｆｏｕｔよりも高周波信号Ｓ２の周波数ｆ２の方が高いため、分周器２４から出力される分周信号Ｓ２４の周波数ｆ２４よりも分周器２３から出力される分周信号Ｓ２３の周波数ｆ２３の方が高い状態となっている。このため、周波数位相比較器２６は、両分周信号Ｓ２３，Ｓ２４の周波数ｆ２３，ｆ２４を比較して、検出信号Ｓｂの出力を停止する。
【００５２】
これにより、選択部２７は検出信号Ｓｂの未入力状態となるため、選択部２７は、図３に示すように、検出信号Ｓａの入力状態のいかんに関わらず（つまり、差周波数信号Ｓｄｉの絶対周波数｜ｆｏｕｔ−ｆ２｜がカットオフ周波数ｆｃｏを超えるか否かに関わらず）、比較用信号Ｓ４の位相比較部８への出力を停止する。この場合、位相比較部８は、低周波信号Ｓ１の位相に対して、比較用信号Ｓ４の位相が大幅に遅れているため、ロック状態のときと比較して、誤差信号Ｓｅｒのデューティー比を増加させることで、デューティー比の高い誤差信号Ｓｅｒを出力する。
【００５３】
ループフィルタ９は、誤差信号Ｓｅｒに基づいて制御電圧Ｖｃを生成してＶＣＯ５に出力するが、この場合、誤差信号Ｓｅｒのデューティー比が高い状態となっているため、ロック状態のときと比較して電圧を上昇させた制御電圧Ｖｃを出力する。ＶＣＯ５は、この制御電圧Ｖｃを入力して、出力信号Ｓｏｕｔの周波数ｆｏｕｔを上昇させる。このように、信号処理部１０が比較用信号Ｓ４の出力を停止している状態では、ＶＣＯ５に対して位相比較部８およびループフィルタ９が開ループ制御を実行して、ＶＣＯ５から出力される出力信号Ｓｏｕｔの周波数ｆｏｕｔを強制的に上昇させる。
【００５４】
その後、出力信号Ｓｏｕｔの周波数ｆｏｕｔは、高周波信号Ｓ２の周波数ｆ２（１０２５ＭＨｚ）に達する。この場合、信号処理部１０において、周波数位相比較器２６が検出信号Ｓｂの出力を再開する。一方、分周器２２から出力される分周信号Ｓ２２の周波数ｆ２２は分周器２１から出力される分周信号Ｓ２１の周波数ｆ２１よりも低い状態となっているため、周波数位相比較器２５は検出信号Ｓａの出力を停止している。
【００５５】
したがって、選択部２７に対して、検出信号Ｓａが未入力で、かつ検出信号Ｓｂが入力される状態となるため、図３に示すように、選択部２７は、第２基準信号Ｓ３に代えて、低域フィルタ部７から出力されている差周波数信号Ｓｄｉの出力を開始する。これにより、ＶＣＯ５に対して開ループ制御状態から閉ループ制御状態（ロック状態）に移行するため、その後、周波数シンセサイザ１はＰＬＬ回路として作動して、図６に示すように、差周波数信号Ｓｄｉの絶対周波数｜ｆｏｕｔ−ｆ２｜が低周波信号Ｓ１の周波数ｆ１（２５ＭＨｚ）となるまで、つまり、出力信号Ｓｏｕｔの周波数ｆｏｕｔを高周波信号Ｓ２の周波数ｆ２（１０２５ＭＨｚ）よりも２５ＭＨｚ（周波数ｆ１分）だけ高くなるまで上昇させる。これにより、周波数シンセサイザ１は、周波数ｆｏｕｔが１０５０ＭＨｚ（＝１０２５＋２５）の出力信号Ｓｏｕｔを出力する。
【００５６】
このように、この周波数シンセサイザ１では、高周波信号Ｓ２の周波数ｆ２が新たに設定された際に、信号処理部１０が、出力信号Ｓｏｕｔの周波数ｆｏｕｔが新たに設定された高周波信号Ｓ２の周波数ｆ２よりも低い高低関係のときには、位相比較部８への比較用信号Ｓ４の出力を停止し、これによって出力信号Ｓｏｕｔの周波数ｆｏｕｔを強制的に上昇させることにより、周波数シンセサイザ１をロック状態に移行させる。また、出力信号Ｓｏｕｔの周波数ｆｏｕｔが新たに設定された高周波信号Ｓ２の周波数ｆ２以上で、かつ差周波数信号Ｓｄｉの絶対周波数（｜ｆｏｕｔ−ｆ２｜）が低域フィルタ部７のカットオフ周波数ｆｃｏ以上の高低関係のときには、低周波信号Ｓ１の周波数ｆ１よりも高い（一例として一定の）周波数ｆ３の第２基準信号Ｓ３を比較用信号Ｓ４として位相比較部８に出力し、これによって出力信号Ｓｏｕｔの周波数ｆｏｕｔを強制的に低下させることにより、周波数シンセサイザ１をロック状態に移行させる。また、出力信号Ｓｏｕｔの周波数ｆｏｕｔが新たに設定された高周波信号Ｓ２の周波数ｆ２以上で、かつ差周波数信号Ｓｄｉの絶対周波数（｜ｆｏｕｔ−ｆ２｜）が低域フィルタ部７のカットオフ周波数ｆｃｏよりも低い高低関係のときには、差周波数信号Ｓｄｉを比較用信号Ｓ４として位相比較部８へ出力することにより、ロック状態を継続させる。
【００５７】
したがって、この周波数シンセサイザ１によれば、従来の周波数シンセサイザとは異なり、高周波信号Ｓ２の周波数ｆ２が新たに設定された場合に周波数シンセサイザ１をロック状態に移行させるための回路として、２つのＶＣＯ内部の動作と各電子部品の特性とを考慮した複雑な制御回路を設計して使用する必要がないため、設計の容易化を図ることができる。また、ＶＣＯ５に加えられる制御電圧Ｖｃを直接制御する構成ではなく、位相比較部８に入力される比較用信号Ｓ４を切り換える構成を採用するため、内部回路において発生したノイズなどの影響をＶＣＯ５が直接受けるといった不具合を回避できる結果、良好なノイズ特性を実現することができる。
【００５８】
また、この周波数シンセサイザ１によれば、４つの分周器２１，２２，２３，２４、２つの周波数位相比較器２５，２６および選択部２７で、位相比較部８に対して比較用信号Ｓ４を出力する信号処理部１０を構成することができるため、従来の周波数シンセサイザとは異なり、少ない種類の電子部品で比較用信号Ｓ４を出力する回路を実現することができる。
【００５９】
なお、低周波信号Ｓ１の周波数ｆ１を２５ＭＨｚとし、これにより、カットオフ周波数ｆｃｏを５０ＭＨｚとし、また、高周波信号生成部４から出力される高周波信号Ｓ２の周波数ｆ２を９７５ＭＨｚとして、周波数シンセサイザ１がロック状態において、周波数ｆｏｕｔ（＝１ＧＨｚ）の出力信号Ｓｏｕｔを出力する構成において、数値Ｍ，Ｌをそれぞれ「３９」，「２」とした例について上記したが、低周波信号Ｓ１の周波数ｆ１を変更し、これに対応させてカットオフ周波数ｆｃｏも変更した場合においても、数値Ｍ，Ｌを変更することにより、上記した例と同様にして、周波数位相比較器２５から選択部２７に対して、検出信号Ｓａを最適な状態で出力させることができる。
【００６０】
例えば、低周波信号Ｓ１の周波数ｆ１を５０ＭＨｚとし、これにより、カットオフ周波数ｆｃｏを１００ＭＨｚとし、また、高周波信号生成部４から出力される高周波信号Ｓ２の周波数ｆ２を９５０ＭＨｚとして、周波数シンセサイザ１がロック状態において、周波数ｆｏｕｔ（＝１ＧＨｚ）の出力信号Ｓｏｕｔを出力する構成においては、一例として、数値Ｌを「４」とした場合、下記のようにして、数値Ｍが規定される。
Ｍ＝４×９５０／１００＝３８
【００６１】
この構成においても、ロック状態から、高周波信号生成部４に対する分周設定を変更して、出力される高周波信号Ｓ２の周波数ｆ２を低下させ、これによって、差周波数信号Ｓｄｉの絶対周波数（｜ｆｏｕｔ−ｆ２｜）が低域フィルタ部７のカットオフ周波数ｆｃｏ（１００ＭＨｚ）以上となったとき（例えば、周波数ｆ２を８８７．５ＭＨｚまで低下させたとき）にも、この状態において、信号処理部１０では、分周器２１が高周波信号Ｓ２（周波数ｆ２（＝８８７．５ＭＨｚ））をＭ（＝３８）分周して周波数ｆ２１（≒２３．４ＭＨｚ）の分周信号Ｓ２１を出力し、分周器２２が出力信号Ｓｏｕｔ（周波数ｆｏｕｔ（＝１ＧＨｚ））を（３８＋４）分周して周波数ｆ２２（≒２３．８ＭＨｚ）の分周信号Ｓ２２を出力する。これにより、分周信号Ｓ２２の周波数ｆ２２が分周信号Ｓ２１の周波数ｆ２１以上となるため、周波数位相比較器２５が検出信号Ｓａの出力を開始することで、信号処理部１０から位相比較部８に対して第２基準信号Ｓ３を比較用信号Ｓ４として出力することができ、出力信号Ｓｏｕｔの周波数ｆｏｕｔを強制的に低下させることができる。
【００６２】
また、ロック状態から、高周波信号生成部４に対する分周設定を変更して、出力される高周波信号Ｓ２の周波数ｆ２を出力信号Ｓｏｕｔの周波数ｆｏｕｔを超える周波数（例えば、１０１２．５ＭＨｚ）に上昇させたときには、信号処理部１０では、出力信号Ｓｏｕｔの周波数ｆｏｕｔよりも高周波信号Ｓ２の周波数ｆ２の方が高いため、分周器２４から出力される分周信号Ｓ２４の周波数ｆ２４よりも分周器２３から出力される分周信号Ｓ２３の周波数ｆ２３の方が高い状態となる。このため、周波数位相比較器２６が、周波数ｆ２３，ｆ２４を比較して、検出信号Ｓｂの出力を停止することで、信号処理部１０が位相比較部８への比較用信号Ｓ４の出力を停止することができ、出力信号Ｓｏｕｔの周波数ｆｏｕｔを強制的に上昇させることができる。
【００６３】
また、低周波信号Ｓ１の周波数ｆ１を１００ＭＨｚとし、これにより、カットオフ周波数ｆｃｏを１５０ＭＨｚとし、また、高周波信号生成部４から出力される高周波信号Ｓ２の周波数ｆ２を９００ＭＨｚとして、周波数シンセサイザ１がロック状態において、周波数ｆｏｕｔ（＝１ＧＨｚ）の出力信号Ｓｏｕｔを出力する構成においては、一例として、数値Ｌを「３」とした場合、下記のようにして、数値Ｍが規定される。
Ｍ＝３×９００／１００＝２７
【００６４】
この構成においても、ロック状態から、高周波信号生成部４に対する分周設定を変更して、出力される高周波信号Ｓ２の周波数ｆ２を低下させ、これによって、差周波数信号Ｓｄｉの絶対周波数（｜ｆｏｕｔ−ｆ２｜）が低域フィルタ部７のカットオフ周波数ｆｃｏ（１５０ＭＨｚ）以上となったとき（例えば、周波数ｆ２を８３７．５ＭＨｚまで低下させたとき）にも、この状態において、信号処理部１０では、分周器２１が高周波信号Ｓ２（周波数ｆ２（＝８３７．５ＭＨｚ））をＭ（＝２７）分周して周波数ｆ２１（≒３１．０ＭＨｚ）の分周信号Ｓ２１を出力し、分周器２２が出力信号Ｓｏｕｔ（周波数ｆｏｕｔ（＝１ＧＨｚ））を（２７＋３）分周して周波数ｆ２２（≒３３．３ＭＨｚ）の分周信号Ｓ２２を出力する。これにより、分周信号Ｓ２２の周波数ｆ２２が分周信号Ｓ２１の周波数ｆ２１以上となるため、周波数位相比較器２５が検出信号Ｓａの出力を開始することで、信号処理部１０から位相比較部８に対して第２基準信号Ｓ３を比較用信号Ｓ４として出力することができ、出力信号Ｓｏｕｔの周波数ｆｏｕｔを強制的に低下させることができる。
【００６５】
また、ロック状態から、高周波信号生成部４に対する分周設定を変更して、出力される高周波信号Ｓ２の周波数ｆ２を出力信号Ｓｏｕｔの周波数ｆｏｕｔを超える周波数（例えば、１０１２．５ＭＨｚ）に上昇させたときには、信号処理部１０では、出力信号Ｓｏｕｔの周波数ｆｏｕｔよりも高周波信号Ｓ２の周波数ｆ２の方が高いため、分周器２４から出力される分周信号Ｓ２４の周波数ｆ２４よりも分周器２３から出力される分周信号Ｓ２３の周波数ｆ２３の方が高い状態となる。このため、周波数位相比較器２６が、周波数ｆ２３，ｆ２４を比較して、検出信号Ｓｂの出力を停止することで、信号処理部１０が位相比較部８への比較用信号Ｓ４の出力を停止することができ、出力信号Ｓｏｕｔの周波数ｆｏｕｔを強制的に上昇させることができる。
【００６６】
このように、この周波数シンセサイザ１によれば、信号処理部１０における分周器２１の分周回数Ｍに対して他の分周器２２の分周回数を（Ｍ＋Ｌ）とすると共に、低域フィルタ部７のカットオフ周波数ｆｃｏを考慮して、両数値Ｍ，Ｌを規定する構成としたことにより、低周波信号Ｓ１の周波数ｆ１の変更に対応させてカットオフ周波数ｆｃｏを変更した場合においても、数値Ｍ，Ｌの少なくとも一方を変更することにより、信号処理部１０から位相比較部８に対して適切な比較用信号Ｓ４を出力することができる。
【００６７】
なお、数値Ｍの設定に際して、値（Ｌ×ｆ２／ｆｃｏ）に最も近い整数となるように設定するという最も好ましい構成について上記したが、フィルタの一般的な特性として、カットオフ周波数であっても、その周波数での信号成分はゼロにはならないため、値（Ｌ×ｆ２／ｆｃｏ）に最も近い整数そのものではなく、この最も近い整数の近傍の整数を数値Ｍとして設定することもできる。また、分周器２２の分周回数（Ｍ＋Ｌ）を規定する各数値Ｍ，Ｌの設定において、まず数値Ｌを設定し、次いで数値Ｍを設定する構成について上記したが、逆に、まず数値Ｍを設定し、次いで数値Ｌを設定する構成を採用してもよいのは勿論である。また、周波数位相比較器２６の前段に２つの分周器２３，２４を配設して、周波数位相比較器２６に入力される信号の周波数を低下させる構成を採用したが、周波数位相比較器２６が出力信号Ｓｏｕｔと高周波信号Ｓ２の各周波数ｆｏｕｔ，ｆ２とを直接比較できる構成においては、この分周器２３，２４の配設を省略することもできる。
【符号の説明】
【００６８】
１  周波数シンセサイザ
３  低周波信号生成部
４  高周波信号生成部
５  ＶＣＯ
６  ミキサ部
７  低域フィルタ部
８  位相比較部
９  ループフィルタ
１０  信号処理部
Ｖｃ  制御電圧
Ｓ１  低周波信号
Ｓ２  高周波信号
Ｓ３  基準信号
Ｓ４  比較用信号
Ｓｄｉ  差周波数信号
Ｓｅｒ  誤差信号
Ｓｏｕｔ  出力信号
Ｓｍｉｘ  ミキシング信号
【図１】
0005415229.tif 000002
【図２】
0005415229.tif 000003
【図３】
0005415229.tif 000004
【図４】
0005415229.tif 000005
【図５】
0005415229.tif 000006
【図６】
0005415229.tif 000007