(57)【特許請求の範囲】
【請求項１】
炭化珪素からなるＳｉＣウェハと、
前記ＳｉＣウェハに接触して配置され、チタン、アルミニウム、珪素および炭素を含有し、残部不可避的不純物からなるオーミックコンタクト電極とを備え、
前記ＳｉＣウェハは、
導電型がｎ型であるｎ型領域と、
導電型がｐ型であるｐ型領域とを含み、
前記ｎ型領域および前記ｐ型領域のそれぞれは、前記オーミックコンタクト電極と接触しており、
前記オーミックコンタクト電極の、前記ＳｉＣウェハとは反対側の表面を含む領域には珪素が含まれ、前記オーミックコンタクト電極においては、該オーミックコンタクト電極の厚み方向全体にわたって前記ＳｉＣウェハに近づくに従って珪素の含有量が単調に増加し、前記オーミックコンタクト電極は、原子数比でチタンの１．５８倍以上６．３３倍以下のアルミニウムを含む、半導体装置。
【請求項２】
前記オーミックコンタクト電極においては、前記ＳｉＣウェハに近づくに従ってアルミニウムの含有量が単調に減少している、請求項１に記載の半導体装置。
【請求項３】
前記オーミックコンタクト電極においては、チタンの含有量が、前記ＳｉＣウェハとは反対側の表面から前記ＳｉＣウェハに向けて単調に増加し、最大値を示した後、単調に減少している、請求項１に記載の半導体装置。
【請求項４】
前記オーミックコンタクト電極は、前記ｎ型領域に接触する領域から前記ｐ型領域に接触する領域にまで延在するように配置されている、請求項１に記載の半導体装置。
【請求項５】
複数の前記オーミックコンタクト電極を備え、
複数の前記オーミックコンタクト電極のうち、一の前記オーミックコンタクト電極は前記ｎ型領域と接触しており、他の前記オーミックコンタクト電極は前記ｐ型領域と接触している、請求項１に記載の半導体装置。
【請求項６】
炭化珪素からなるＳｉＣウェハと、
前記ＳｉＣウェハに接触して配置され、チタン、アルミニウム、珪素および炭素を含有し、残部不可避的不純物からなるオーミックコンタクト電極とを備え、
前記ＳｉＣウェハは、
導電型がｎ型であるｎ型領域と、
導電型がｐ型であるｐ型領域とを含み、
前記ｎ型領域および前記ｐ型領域のそれぞれは、前記オーミックコンタクト電極と接触しており、
前記オーミックコンタクト電極においては、該オーミックコンタクト電極の厚み方向全体にわたって、アルミニウムの含有量が前記オーミック電極の表面側から前記ＳｉＣウェハに近づくに従って単調に減少し、珪素の含有量が前記オーミック電極の表面側から前記ＳｉＣウェハに近づくに従って単調に増加し、前記オーミックコンタクト電極は、原子数比でチタンの１．５８倍以上６．３３倍以下のアルミニウムを含む、半導体装置。
【請求項７】
前記オーミックコンタクト電極においては、チタンの含有量が、前記ＳｉＣウェハとは反対側の表面から前記ＳｉＣウェハに向けて単調に増加し、最大値を示した後、単調に減少している、請求項６に記載の半導体装置。
【請求項８】
前記オーミックコンタクト電極は、前記ｎ型領域に接触する領域から前記ｐ型領域に接触する領域にまで延在するように配置されている、請求項６に記載の半導体装置。
【請求項９】
複数の前記オーミックコンタクト電極を備え、
複数の前記オーミックコンタクト電極のうち、一の前記オーミックコンタクト電極は前記ｎ型領域と接触しており、他の前記オーミックコンタクト電極は前記ｐ型領域と接触している、請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、より特定的には、炭化珪素からなるＳｉＣウェハに接触して配置される電極を備えた半導体装置に関する。
【背景技術】
【０００２】
半導体装置においては、導電型がｎ型であるｎ型領域と、導電型がｐ型であるｐ型領域とが形成され、当該ｎ型領域およびｐ型領域には、電極が接続される構造が採用される場合が多い。近年、半導体装置が使用される装置の高効率化の進行に伴い、半導体装置に対しても高効率化の要求がある。半導体装置を高効率化するためには、上記電極は、それ自身の抵抗（電気抵抗）が小さいだけでなく、上記ｎ型領域およびｐ型領域との接触抵抗が小さいことが必要とされる。【０００３】
一方、近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素（ＳｉＣ）の採用が進められつつある。ＳｉＣは、従来から半導体装置を構成する材料として広く使用されている珪素（Ｓｉ）に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料としてＳｉＣを採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、ＳｉＣを材料として採用した半導体装置は、Ｓｉを材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。【０００４】
しかし、ＳｉＣを半導体装置の素材として採用した場合、Ｓｉを半導体装置の素材として採用した場合に比べて、ｐ型領域およびｎ型領域と電極とのショットキー障壁が大きくなることを回避することは難しい。その結果、ｐ型領域およびｎ型領域と電極との接触抵抗の上昇を抑制することが容易ではないという問題が生じていた。【０００５】
これに対し、ｎ型不純物（導電型がｎ型である不純物）を含むｎ型ＳｉＣ領域と接触する電極の材料としてはＮｉ（ニッケル）、ｐ型不純物（導電型がｐ型である不純物）を含むｐ型ＳｉＣ領域と接触する電極の材料としてはＴｉ（チタン）／Ａｌ（アルミニウム）あるいはＡｌＳｉ合金を採用することにより、接触抵抗を低減可能であることが知られている（たとえば、谷本  智、外４名、「ＳｉＣデバイスのオーミックコンタクト形成技術」、電子情報通信学会論文誌、社団法人電子情報通信学会、２００３年４月、Ｖｏｌ．Ｊ８６−Ｃ、Ｎｏ．４、ｐ３５９−３６７（非特許文献１）参照）。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】谷本  智、外４名、「ＳｉＣデバイスのオーミックコンタクト形成技術」、電子情報通信学会論文誌、社団法人電子情報通信学会、２００３年４月、Ｖｏｌ．Ｊ８６−Ｃ、Ｎｏ．４、ｐ３５９−３６７
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述のように、電極と接触する領域がｎ型ＳｉＣ領域であるかｐ型ＳｉＣ領域であるかに応じて、電極を構成する材料を適切に選択することにより、半導体装置の素材としてＳｉＣを採用した場合でも、ｐ型領域およびｎ型領域と電極との接触抵抗を低減することができる。しかし、ｐ型領域に接触する電極を構成する材料とｎ型領域に接触する電極を構成する材料とが異なる場合、これらの電極を形成する複数の工程が必要となり、製造工程の工程数が増加する。その結果、半導体装置の製造コストが上昇するという問題を生じる。また、ｐ型領域に接触する電極を構成する材料とｎ型領域に接触する電極を構成する材料とが異なることは、半導体装置の集積度の向上を阻害する要因ともなる。【０００８】
そこで、本発明の目的は、ｐ型ＳｉＣ領域およびｎ型ＳｉＣ領域のいずれとも接触抵抗を十分に抑制しつつ接触可能な電極を備えることにより、製造工程の工程数の低減や集積度の向上を可能とする半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一の局面における半導体装置は、炭化珪素からなるＳｉＣウェハと、ＳｉＣウェハに接触して配置され、チタン、アルミニウム、珪素および炭素を含有し、残部不可避的不純物からなるオーミックコンタクト電極とを備えている。ＳｉＣウェハは、導電型がｎ型であるｎ型領域と、導電型がｐ型であるｐ型領域とを含んでいる。また、ｎ型領域およびｐ型領域のそれぞれは、上記オーミックコンタクト電極と接触している。そして、当該オーミックコンタクト電極は、ＳｉＣウェハとの界面を含む領域に、アルミニウムとチタンとを含有している。【００１０】
本発明の一の局面における半導体装置を構成するオーミックコンタクト電極は、ＳｉＣウェハとの界面を含む領域に、アルミニウムとチタンとを含有している。これにより、当該オーミックコンタクト電極は、ｐ型ＳｉＣ領域およびｎ型ＳｉＣ領域のいずれとも接触抵抗を十分に抑制しつつ接触可能となっている。その結果、本発明の一の局面における半導体装置によれば、ｐ型領域に接触するオーミックコンタクト電極とｎ型領域に接触するオーミックコンタクト電極とを同一材料により構成することが可能となり、製造工程の工程数の低減や集積度の向上を可能とする半導体装置を提供することができる。ここで、「ＳｉＣウェハとの界面を含む領域にアルミニウムとチタンとを含有している」状態とは、たとえばオージェ分光分析を実施することにより、ＳｉＣウェハとの界面を含む領域にノイズとは明確に区別できる程度にアルミニウムおよびチタンの存在が検出できる状態をいう。【００１１】
上記一の局面における半導体装置においては、上記オーミックコンタクト電極は、ｎ型領域に接触する領域からｐ型領域に接触する領域にまで延在するように配置されていてもよい。【００１２】
また、上記一の局面における半導体装置においては、複数のオーミックコンタクト電極を備え、当該複数のオーミックコンタクト電極のうち、一のオーミックコンタクト電極はｎ型領域と接触しており、他のオーミックコンタクト電極はｐ型領域と接触していてもよい。【００１３】
本発明の他の局面における半導体装置は、炭化珪素からなるＳｉＣウェハと、ＳｉＣウェハに接触して配置され、チタン、アルミニウム、珪素および炭素を含有し、残部不可避的不純物からなるオーミックコンタクト電極とを備えている。ＳｉＣウェハは、導電型がｎ型であるｎ型領域と、導電型がｐ型であるｐ型領域とを含んでいる。また、ｎ型領域およびｐ型領域のそれぞれは、上記オーミックコンタクト電極と接触している。そして、当該オーミックコンタクト電極の、ＳｉＣウェハとは反対側の表面を含む領域には珪素が含まれている。【００１４】
本発明の他の局面における半導体装置を構成するオーミックコンタクト電極は、ＳｉＣウェハとは反対側の表面を含む領域に珪素を含有している。このように、ＳｉＣウェハとは反対側の表面を含む領域において珪素（Ｓｉ）を含むことにより、当該オーミックコンタクト電極は、ｐ型ＳｉＣ領域およびｎ型ＳｉＣ領域のいずれとも接触抵抗を十分に抑制しつつ接触可能となっている。その結果、本発明の他の局面における半導体装置によれば、ｐ型領域に接触するオーミックコンタクト電極とｎ型領域に接触するオーミックコンタクト電極とを同一材料により構成することが可能となり、製造工程の工程数の低減や集積度の向上を可能とする半導体装置を提供することができる。ここで、「ＳｉＣウェハとは反対側の表面を含む領域には珪素が含まれている」状態とは、たとえばオージェ分光分析を実施することにより、ＳｉＣウェハとは反対側の表面を含む領域にノイズとは明確に区別できる程度に珪素の存在が検出できる状態をいう。【００１５】
上記他の局面における半導体装置においては、オーミックコンタクト電極において、ＳｉＣウェハに近づくに従って珪素の含有量が単調に増加していてもよい。【００１６】
また、上記他の局面における半導体装置においては、オーミックコンタクト電極において、ＳｉＣウェハに近づくに従ってアルミニウムの含有量が単調に減少していてもよい。【００１７】
また、上記他の局面における半導体装置においては、オーミックコンタクト電極において、チタンの含有量が、ＳｉＣウェハとは反対側の表面からＳｉＣウェハに向けて単調に増加し、最大値を示した後、単調に減少していてもよい。【００１８】
また、上記他の局面における半導体装置においては、オーミックコンタクト電極は、ｎ型領域に接触する領域からｐ型領域に接触する領域にまで延在するように配置されていてもよい。【００１９】
また、上記他の局面における半導体装置においては、複数のオーミックコンタクト電極を備え、当該複数のオーミックコンタクト電極のうち、一のオーミックコンタクト電極はｎ型領域と接触しており、他のオーミックコンタクト電極はｐ型領域と接触していてもよい。【００２０】
本発明のさらに他の局面における半導体装置は、炭化珪素からなるＳｉＣウェハと、ＳｉＣウェハに接触して配置され、チタン、アルミニウム、珪素および炭素を含有し、残部不可避的不純物からなるオーミックコンタクト電極とを備えている。ＳｉＣウェハは、導電型がｎ型であるｎ型領域と、導電型がｐ型であるｐ型領域とを含んでいる。また、ｎ型領域およびｐ型領域のそれぞれは、上記オーミックコンタクト電極と接触している。そして、オーミックコンタクト電極においては、アルミニウムの含有量がＳｉＣウェハに近づくに従って単調に減少し、珪素の含有量がＳｉＣウェハに近づくに従って単調に増加している。【００２１】
本発明のさらに他の局面における半導体装置を構成するオーミックコンタクト電極においては、アルミニウムの含有量がＳｉＣウェハに近づくに従って単調に減少し、珪素の含有量がＳｉＣウェハに近づくに従って単調に増加している。これにより、当該オーミックコンタクト電極は、ｐ型ＳｉＣ領域およびｎ型ＳｉＣ領域のいずれとも接触抵抗を十分に抑制しつつ接触可能となっている。その結果、本発明のさらに他の局面における半導体装置によれば、ｐ型領域に接触するオーミックコンタクト電極とｎ型領域に接触するオーミックコンタクト電極とを同一材料により構成することが可能となり、製造工程の工程数の低減や集積度の向上を可能とする半導体装置を提供することができる。【００２２】
上記さらに他の局面における半導体装置においては、オーミックコンタクト電極において、チタンの含有量が、ＳｉＣウェハとは反対側の表面からＳｉＣウェハに向けて単調に増加し、最大値を示した後、単調に減少していてもよい。【００２３】
また、上記さらに他の局面における半導体装置においては、オーミックコンタクト電極は、ｎ型領域に接触する領域からｐ型領域に接触する領域にまで延在するように配置されていてもよい。【００２４】
また、上記さらに他の局面における半導体装置においては、複数のオーミックコンタクト電極を備え、当該複数のオーミックコンタクト電極のうち、一のオーミックコンタクト電極はｎ型領域と接触しており、他のオーミックコンタクト電極はｐ型領域と接触していてもよい。【００２５】
なお、元素の含有量が単調に増加または減少する状態とは、オーミックコンタクト電極の厚み方向において、当該元素の含有量が一定となっている領域（例えば含有量が０である連続した領域）を持つことなく、増加または減少を続ける状態をいう。
【発明の効果】
【００２６】
以上の説明から明らかなように、本発明の半導体装置によれば、ｐ型ＳｉＣ領域およびｎ型ＳｉＣ領域のいずれとも接触抵抗を十分に抑制しつつ接触可能な電極を備えることにより、製造工程の工程数の低減や集積度の向上を可能とする半導体装置を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】ＭＯＳＦＥＴの構成を示す概略断面図である。
【図２】ＭＯＳＦＥＴの製造方法の概略を示すフローチャートである。
【図３】図２におけるオーミック電極形成工程およびドレイン電極形成工程の詳細を示すフローチャートである。
【図４】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図５】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図６】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図７】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図８】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図９】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図１０】ＪＦＥＴの構成を示す概略断面図である。
【図１１】ＪＦＥＴの製造方法の概略を示すフローチャートである。
【図１２】ＪＦＥＴの製造方法を説明するための概略断面図である。
【図１３】ＪＦＥＴの製造方法を説明するための概略断面図である。
【図１４】ＪＦＥＴの製造方法を説明するための概略断面図である。
【図１５】ＪＦＥＴの製造方法を説明するための概略断面図である。
【図１６】ＪＦＥＴの製造方法を説明するための概略断面図である。
【図１７】ＪＦＥＴの製造方法を説明するための概略断面図である。
【図１８】Ｔｉ膜に対するＡｌ膜の膜厚の比と、接触抵抗率との関係を示す図である。
【図１９】Ｓｉ膜の膜厚と接触抵抗率との関係を示す図である。
【図２０】実施例のオーミックコンタクト電極付近のＳＥＭ写真である。
【図２１】実施例のオーミックコンタクト電極付近における元素の分布を示す図である。
【図２２】比較例のオーミックコンタクト電極付近における元素の分布を示す図である。
【発明を実施するための形態】
【００２８】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００２９】
（実施の形態１）
まず、実施の形態１におけるＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ；酸化膜電界効果トランジスタ）について説明する。図１を参照して、実施の形態１におけるＭＯＳＦＥＴ１は、炭化珪素（ＳｉＣ）からなり、導電型がｎ型（第１導電型）の基板であるｎ＋ＳｉＣ基板１１と、ＳｉＣからなり、導電型がｎ型（第１導電型）の半導体層としてのｎ−ＳｉＣ層１２と、導電型がｐ型（第２導電型）の第２導電型領域としての一対のｐボディ１３と、導電型がｎ型（第１導電型）の高濃度第１導電型領域としてのｎ＋ソース領域１４と、導電型がｐ型（第２導電型）の高濃度第２導電型領域としてのｐ＋領域１８とを備えている。ｐボディ１３、ｎ＋ソース領域１４およびｐ＋領域１８が形成されたｎ−ＳｉＣ層１２と、ｎ＋ＳｉＣ基板１１とは、炭化珪素からなるＳｉＣウェハ１０を構成する。ｎ＋ＳｉＣ基板１１は、高濃度のｎ型不純物（導電型がｎ型である不純物）、たとえばＮ（窒素）を含んでいる。
【００３０】
ｎ−ＳｉＣ層１２は、ｎ＋ＳｉＣ基板１１の一方の主面１１Ａ上に、たとえば１０μｍ程度の厚みで形成され、ｎ型不純物を含むことにより導電型がｎ型となっている。ｎ−ＳｉＣ層１２に含まれるｎ型不純物は、たとえばＮ（窒素）であり、ｎ＋ＳｉＣ基板１１に含まれるｎ型不純物よりも低い濃度、たとえば５×１０１５ｃｍ−３の濃度で含まれている。
【００３１】
一対のｐボディ１３は、ｎ−ＳｉＣ層１２において、ｎ＋ＳｉＣ基板１１側の主面である第１の主面１２Ａとは反対側の主面である第２の主面１２Ｂを含むように互いに分離して形成され、ｐ型不純物（導電型がｐ型である不純物）を含むことにより、導電型がｐ型（第２導電型）となっている。ｐボディ１３に含まれるｐ型不純物は、たとえばＡｌ、Ｂ（硼素）などであり、ｎ＋ＳｉＣ基板１１に含まれるｎ型不純物よりも低い濃度、たとえば１×１０１７ｃｍ−３の濃度で含まれている。
【００３２】
ｎ＋ソース領域１４は、第２の主面１２Ｂを含み、かつｐボディ１３に取り囲まれるように、一対のｐボディ１３のそれぞれの内部に形成されている。ｎ＋ソース領域１４は、ｎ型不純物、たとえばＰ（リン）などをｎ−ＳｉＣ層１２に含まれるｎ型不純物よりも高い濃度、たとえば１×１０２０ｃｍ−３の濃度で含んでいる。
【００３３】
ｐ＋領域１８は、一対のｐボディ１３のうち一方のｐボディ１３の内部に形成されたｎ＋ソース領域１４から見て、他方のｐボディ１３の内部に形成されたｎ＋ソース領域１４とは反対側に、第２の主面１２Ｂを含むように形成されている。ｐ＋領域１８は、ｐ型不純物、たとえばＡｌ、Ｂなどをｐボディ１３に含まれるｐ型不純物よりも高い濃度、たとえば１×１０２０ｃｍ−３の濃度で含んでいる。
【００３４】
さらに、図１を参照して、ＭＯＳＦＥＴ１は、ゲート絶縁膜としてのゲート酸化膜１５と、ゲート電極１７と、一対のソースコンタクト電極１６と、ソース配線１９と、ドレイン電極２０と、パシベーション膜２１とを備えている。
【００３５】
ゲート酸化膜１５は、第２の主面１２Ｂに接触し、一方のｎ＋ソース領域１４の上部表面から他方のｎ＋ソース領域１４の上部表面にまで延在するようにｎ−ＳｉＣ層１２の第２の主面１２Ｂ上に形成され、たとえば二酸化珪素（ＳｉＯ２）からなっている。
【００３６】
ゲート電極１７は、一方のｎ＋ソース領域１４上から他方のｎ＋ソース領域１４上にまで延在するように、ゲート酸化膜１５に接触して配置されている。また、ゲート電極１７は、ポリシリコン、Ａｌなどの導電体からなっている。
【００３７】
ソースコンタクト電極１６は、一対のｎ＋ソース領域１４上のそれぞれから、ゲート酸化膜１５から離れる向きにｐ＋領域１８上にまで延在するとともに、第２の主面１２Ｂに接触して配置されている。そして、ソースコンタクト電極１６は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、珪素（Ｓｉ）および炭素（Ｃ）を含有し、残部不可避的不純物からなっている。ここで、不可避的不純物には、製造工程において不可避に混入する酸素（Ｏ）が含まれる。そして、ソースコンタクト電極１６は、ソース領域１４およびｐ＋領域１８が形成されたｎ−ＳｉＣ層１２との界面を含む領域に、アルミニウムとチタンとを含有している。
【００３８】
ソース配線１９は、ソースコンタクト電極１６に接触して形成されており、Ａｌなどの導電体からなっている。そして、ソース配線１９は、ソースコンタクト電極１６を介してｎ＋ソース領域１４と電気的に接続されている。このソース配線１９とソースコンタクト電極１６とは、ソース電極２２を構成する。
【００３９】
ドレイン電極２０は、ｎ＋ＳｉＣ基板１１においてｎ−ＳｉＣ層１２が形成される側の主面である一方の主面１１Ａとは反対側の主面である他方の主面１１Ｂに接触して形成されている。このドレイン電極２０は、たとえば上記ソースコンタクト電極１６と同様の構成を有していてもよいし、Ｎｉなど、ｎ＋ＳｉＣ基板１１とオーミックコンタクト可能な他の材料からなっていてもよい。これにより、ドレイン電極２０はｎ＋ＳｉＣ基板１１と電気的に接続されている。
【００４０】
パシベーション膜２１は、一方のソース配線１９上からゲート電極１７上を通り、他方のソース配線１９上にまで延在するように形成されている。このパシベーション膜２１は、たとえばＳｉＯ２からなっており、ソース配線１９およびゲート電極１７を外部と電気的に絶縁するとともに、ＭＯＳＦＥＴ１を保護する機能を有している。
【００４１】
すなわち、本実施の形態におけるＭＯＳＦＥＴ１は、ＳｉＣウェハ１０と、ＳｉＣウェハ１０に接触して配置され、Ｔｉ、Ａｌ、ＳｉおよびＣを含有し、残部不可避的不純物からなるオーミックコンタクト電極としてのソースコンタクト電極１６とを備えている。ＳｉＣウェハ１０は、導電型がｎ型であるｎ＋ソース領域１４と、導電型がｐ型であるｐ＋領域１８とを含んでいる。また、ｎ＋ソース領域１４およびｐ＋領域１８のそれぞれは、ソースコンタクト電極１６と接触している。そして、ソースコンタクト電極１６は、ＳｉＣウェハ１０との界面を含む領域に、ＡｌとＴｉとを含有している。さらに、ソースコンタクト電極１６は、ｎ＋ソース領域１４に接触する領域からｐ＋領域１８に接触する領域にまで延在するように配置されている。
【００４２】
一般に、ｎ型ＳｉＣ領域に接触する電極の材料としては、Ｎｉが採用される場合が多い。また、たとえばＳｉＣを素材として用いたＤＭＯＳ型の縦型ＭＯＳＦＥＴにおいては、Ｎｉからなる電極がｐ型ＳｉＣ領域およびｎ型ＳｉＣ領域の両方に接触する構造が採用される。これは、ＤＭＯＳ型の縦型ＭＯＳＦＥＴにおいてはｐ型領域およびｎ型領域の両方に接触する電極が必要とされるところ、Ｎｉからなる電極は、ｐ型ＳｉＣ領域とも１０−２Ω・ｃｍ２程度の接触抵抗率で接触可能であるためである。しかし、この１０−２Ω・ｃｍ２という接触抵抗率は、オーミックコンタクト電極として使用可能な数値ではあるものの、Ｔｉ／Ａｌからなる電極がｐ型ＳｉＣ領域と１０−３Ω・ｃｍ２程度の接触抵抗率で接触可能であることを考慮すると、十分に低いとはいえない。
【００４３】
一方、Ｔｉ／Ａｌからなる電極を採用した場合、ｐ型ＳｉＣ領域との接触抵抗は十分に抑制されるが、ｎ型ＳｉＣ領域との接触抵抗率は１０−３Ω・ｃｍ２程度となる。この１０−３Ω・ｃｍ２という接触抵抗率も、オーミックコンタクト電極として使用可能な数値ではあるものの、Ｎｉからなる電極がｎ型ＳｉＣ領域と１０−６Ω・ｃｍ２程度の接触抵抗率で接触可能であることを考慮すると、Ｔｉ／Ａｌからなる電極とｎ型ＳｉＣ領域との接触抵抗は、十分に低いとはいえない。
【００４４】
このような電極の構成とｐ型ＳｉＣ領域およびｎ型ＳｉＣ領域との接触抵抗との関係を考慮しつつ、電極の構成にさらなる検討を加えた結果、Ｔｉ、Ａｌ、ＳｉおよびＣを含有し、残部不可避的不純物からなり、ｐ型ＳｉＣ領域およびｎ型ＳｉＣ領域との界面を含む領域に、ＡｌとＴｉとを含有するオーミックコンタクト電極を採用することにより、ｐ型ＳｉＣ領域およびｎ型ＳｉＣ領域のいずれに対しても接触抵抗を十分に抑制可能となることを本発明者は見出した。
【００４５】
本実施の形態におけるＭＯＳＦＥＴ１を構成するソースコンタクト電極１６は、Ｔｉ、Ａｌ、ＳｉおよびＣを含有し、残部不可避的不純物からなり、ＳｉＣウェハ１０に形成されたｎ＋ソース領域１４およびｐ＋領域１８との界面を含む領域に、ＡｌとＴｉとを含有している。これにより、ソースコンタクト電極１６は、ｎ＋ソース領域１４およびｐ＋領域１８のいずれとも接触抵抗を十分に抑制しつつ接触可能となっている。そして、ソースコンタクト電極１６は、ｎ＋ソース領域１４に接触する領域からｐ＋領域１８に接触する領域にまで延在するように配置されている。その結果、本実施の形態におけるＭＯＳＦＥＴ１は、製造工程の工程数の低減や集積度の向上を可能とする半導体装置となっている。
【００４６】
より具体的には、ＤＭＯＳ構造を有する本実施の形態におけるＭＯＳＦＥＴ１では、ｎ＋ソース領域１４とｐボディ１３とを同電位に保持する必要がある。そのため、ソースコンタクト電極１６に対しては、接触抵抗を低減しつつ、ｎ＋ソース領域１４およびｐボディ１３の両方に電気的に接続されることが求められる。さらに、ＭＯＳＦＥＴ１においては、オン抵抗を低減するため、ｎ＋ソース領域１４とソースコンタクト電極１６とを接触抵抗を抑制しつつ電気的に接続する必要がある。これらの要求に応えつつ、製造工程の工程数の低減や集積度の向上を達成するためには、接触抵抗を低減しつつｎ＋ソース領域１４に接触する領域からｐボディ１３に接触する領域にまで延在するソースコンタクト電極１６が必要となる。これに対し、本実施の形態におけるＭＯＳＦＥＴ１のソースコンタクト電極１６は、上記構成を有することによりｎ＋ソース領域１４およびｐ＋領域１８（ｐボディ１３）の両方に対して低い接触抵抗で接触している。その結果、ＭＯＳＦＥＴ１は、高効率化を達成しつつ、製造工程の工程数の低減や集積度の向上が可能な半導体装置となっている。
【００４７】
次に、ＭＯＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極１７に閾値以下の電圧を与えた状態、すなわちオフ状態では、ゲート酸化膜１５の直下に位置するｐボディ１３とｎ−ＳｉＣ層１２との間が逆バイアスとなり、非導通状態となる。一方、ゲート電極１７に正の電圧を印加していくと、ｐボディ１３のゲート酸化膜１５と接触する付近であるチャネル領域１３Ａにおいて、反転層が形成される。その結果、ｎ＋ソース領域１４とｎ−ＳｉＣ層１２とが電気的に接続され、ソース電極２２とドレイン電極２０との間に電流が流れる。
【００４８】
次に、実施の形態１におけるＭＯＳＦＥＴ１の製造方法について説明する。図２を参照して、実施の形態１におけるＭＯＳＦＥＴ１の製造方法においては、まず、工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、第１導電型のＳｉＣ基板が準備される。具体的には、図４を参照して、たとえば六方晶ＳｉＣからなり、ｎ型不純物を含むことにより導電型がｎ型であるｎ＋ＳｉＣ基板１１が準備される。
【００４９】
次に、図２を参照して、工程（Ｓ２０）としてｎ型層形成工程が実施される。この工程（Ｓ２０）では、ｎ＋ＳｉＣ基板１１上に第１導電型の半導体層が形成される。具体的には、図４を参照して、エピタキシャル成長によりｎ＋ＳｉＣ基板１１の一方の主面１１Ａ上にｎ−ＳｉＣ層１２が形成される。エピタキシャル成長は、たとえば原料ガスとしてＳｉＨ４（シラン）とＣ３Ｈ８（プロパン）との混合ガスを採用して実施することができる。このとき、ｎ型不純物として、たとえばＮを導入する。これにより、ｎ＋ＳｉＣ基板１１に含まれるｎ型不純物よりも低い濃度のｎ型不純物を含むｎ−ＳｉＣ層１２を形成することができる。
【００５０】
次に、図２を参照して、工程（Ｓ３０）としてｐボディ形成工程が実施される。この工程（Ｓ３０）では、図５を参照して、ｎ−ＳｉＣ層１２において、ｎ＋ＳｉＣ基板１１側の主面である第１の主面１２Ａとは反対側の主面である第２の主面１２Ｂを含むように、第２導電型の第２導電型領域が形成される。具体的には、まず、第２の主面１２Ｂ上に、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；化学蒸着法）によりＳｉＯ２からなる酸化膜が形成される。そして、酸化膜の上にレジストが塗布された後、露光および現像が行なわれ、所望の第２導電型領域としてのｐボディ１３の形状に応じた領域に開口を有するレジスト膜が形成される。そして、当該レジスト膜をマスクとして用いて、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ；反応性イオンエッチング）により酸化膜が部分的に除去されることによって、ｎ−ＳｉＣ層１２上に開口パターンを有する酸化膜からなるマスク層が形成される。その後、上記レジスト膜を除去した上で、このマスク層をマスクとして用いて、Ａｌなどのｐ型不純物をｎ−ＳｉＣ層１２にイオン注入することにより、ｎ−ＳｉＣ層１２にｐボディ１３が形成される。
【００５１】
次に、図２を参照して、工程（Ｓ４０）としてｎ＋領域形成工程が実施される。この工程（Ｓ４０）では、ｐボディ１３内の第２の主面１２Ｂを含む領域に、ｎ−ＳｉＣ層１２よりも高濃度の第１導電型の不純物を含む高濃度第１導電型領域が形成される。具体的には、図５を参照して、まず、工程（Ｓ３０）においてマスクとして使用された上記酸化膜が除去された上で、工程（Ｓ３０）と同様の手順で、所望のｎ＋ソース領域１４の形状に応じた領域に開口を有するマスク層が形成される。そして、このマスク層をマスクとして用いて、Ｐなどのｎ型不純物がｎ−ＳｉＣ層１２にイオン注入により導入されることによりｎ＋ソース領域１４が形成される。
【００５２】
次に、図２を参照して、工程（Ｓ５０）としてｐ＋領域形成工程が実施される。この工程（Ｓ５０）では、図５を参照して、一対のｐボディ１３のうち一方のｐボディ１３の内部に形成されたｎ＋ソース領域１４から見て、他方のｐボディ１３の内部に形成されたｎ＋ソース領域１４とは反対側に、第２の主面１２Ｂを含むように、高濃度第２導電型領域（ｐ＋領域１８）が形成される。具体的には、図５を参照して、工程（Ｓ３０）および（Ｓ４０）と同様の手順で所望のｐ＋領域１８の形状に応じた領域に開口を有するマスク層が形成され、これをマスクとして用いて、Ａｌ、Ｂなどのｐ型不純物がｎ−ＳｉＣ層１２にイオン注入により導入されることによりｐ＋領域１８が形成される。
【００５３】
次に、図２を参照して、工程（Ｓ６０）として活性化アニール工程が実施される。この工程（Ｓ６０）では、イオン注入が実施されたｎ−ＳｉＣ層１２を、たとえばＡｒ（アルゴン）雰囲気中において１７００℃程度に加熱し、３０分間程度保持することにより、上記イオン注入によって導入された不純物を活性化させる熱処理である活性化アニールが実施される。
【００５４】
次に、図２を参照して、工程（Ｓ７０）としてゲート絶縁膜形成工程が実施される。この工程（Ｓ７０）では、図６を参照して、工程（Ｓ１０）〜（Ｓ６０）までが実施されて所望のイオン注入領域を含むｎ−ＳｉＣ層１２が形成されたｎ＋ＳｉＣ基板１１が熱酸化される。熱酸化は、たとえば酸素雰囲気中で１３００℃程度に加熱し、４０分間程度保持することにより実施することができる。これにより、二酸化珪素（ＳｉＯ２）からなるゲート酸化膜１５（図１参照）となるべき熱酸化膜１５Ａ（たとえば厚み５０ｎｍ程度）が、第２の主面１２Ｂ上に形成される。
【００５５】
次に、図２を参照して、工程（Ｓ８０）および（Ｓ９０）としてオーミック電極形成工程およびドレイン電極形成工程が実施される。ここで工程（Ｓ８０）および（Ｓ９０）は、この順序で、あるいは工程（Ｓ９０）および（Ｓ８０）の順序で実施することも可能であるが、工程数低減の観点から、以下に説明するように同時に実施されることが好ましい。工程（Ｓ８０）および（Ｓ９０）においては、図３を参照して、まず、工程（Ｓ８１）〜（Ｓ８３）としてＴｉ膜形成工程、Ａｌ膜形成工程およびＳｉ膜形成工程がこの順序で実施される。
【００５６】
具体的には、図６および図７を参照して、まず、熱酸化膜１５Ａ上にレジストが塗布された後、露光および現像が行なわれ、ソースコンタクト電極１６（図１参照）を形成すべき領域に応じた開口９１Ａを有するレジスト膜９１が形成される。そして、当該レジスト膜９１をマスクとして用いて、たとえばＲＩＥにより熱酸化膜１５Ａが部分的に除去されることによりゲート酸化膜１５が形成される。その後、ＴｉからなるＴｉ膜５１、ＡｌからなるＡｌ膜５２およびＳｉからなるＳｉ膜５３が、図７に示すように、第２の主面１２Ｂ上およびｎ＋ＳｉＣ基板１１のｎ−ＳｉＣ層１２とは反対側の主面上に、たとえばスパッタリングによりこの順で形成される。さらに、レジスト膜９１が除去されることにより、レジスト膜９１上のＴｉ膜５１、Ａｌ膜５２およびＳｉ膜５３が除去（リフトオフ）されて、図８に示すように、ゲート酸化膜１５から露出する第２の主面１２Ｂ上およびｎ＋ＳｉＣ基板１１のｎ−ＳｉＣ層１２とは反対側の主面上に、Ｔｉ膜５１、Ａｌ膜５２およびＳｉ膜５３が残存する。
【００５７】
ここで、工程（Ｓ８１）においては、厚み１００Å以上４００Å以下のＴｉ膜５１が形成されることが好ましい。これにより、安定的に低抵抗のオーミックコンタクト電極を形成できる。また、工程（Ｓ８２）においては、工程（Ｓ５１）において形成されたＴｉ膜５１の厚みの１．５倍以上６倍以下の厚みを有するＡｌ膜５２が形成されることが好ましい。これにより、ｎ＋ソース領域１４およびｐボディ１３との接触抵抗を一層確実に低減したソースコンタクト電極１６を作製することが可能となる。さらに、工程（Ｓ８３）においては、厚み１００Å以上５００Å以下のＳｉ膜５３が形成されることが好ましい。これにより、安定的に低抵抗のオーミックコンタクト電極を形成できる。
【００５８】
次に、図３を参照して、工程（Ｓ８４）として合金化工程が実施される。具体的には、図８および図９を参照して、Ａｒなどの不活性ガス雰囲気中において、５５０℃以上１２００℃以下の温度、好ましくは９００℃以上１１００℃以下の温度、たとえば１０００℃に加熱され、１０分間以下の時間、たとえば２分間保持される熱処理が実施される。これにより、Ｔｉ膜５１、Ａｌ膜５２およびＳｉ膜５３に含まれるＴｉ、Ａｌ、Ｓｉ、およびｎ−ＳｉＣ層１２またはｎ＋ＳｉＣ基板１１に含まれるＳｉ、Ｃが合金化される。その結果、図９に示すように、一対のｎ＋ソース領域１４上のそれぞれから、ゲート酸化膜１５から離れる向きにｐ＋領域１８上にまで延在するとともに、第２の主面１２Ｂに接触して配置されるソースコンタクト電極１６、およびｎ＋ＳｉＣ基板１１においてｎ−ＳｉＣ層１２が形成される側の主面である一方の主面１１Ａとは反対側の主面である他方の主面１１Ｂに接触して配置されるドレイン電極２０が形成される。ここで、工程（Ｓ８４）においては、不活性ガス、特にＡｒまたは／およびＮ２と、水素との混合ガス中においてｎ＋ＳｉＣ基板１１が加熱されることが好ましい。これにより、製造コストを抑制しつつ、ｎ＋ソース領域１４およびｐボディ１３（ｐ＋領域１８）との接触抵抗を一層確実に低減したソースコンタクト電極１６を作製することができる。以上の手順により、工程（Ｓ８０）および（Ｓ９０）が完了する。
【００５９】
次に、図２を参照して、工程（Ｓ１００）としてゲート電極形成工程が実施される。この工程（Ｓ１００）では、たとえば導電体であるポリシリコン、Ａｌなどからなるゲート電極１７（図１参照）が、一方のｎ＋ソース領域１４上から他方のｎ＋ソース領域１４上にまで延在するとともに、ゲート酸化膜１５に接触するように形成される。ゲート電極の素材としてポリシリコンを採用する場合、当該ポリシリコンは、Ｐが１×１０２０ｃｍ−３を超える高い濃度で含まれるものとすることができる。
【００６０】
次に、図２を参照して、工程（Ｓ１１０）としてソース配線形成工程が実施される。この工程（Ｓ１１０）では、たとえば蒸着法により、導電体であるＡｌからなるソース配線１９（図１参照）が、ソースコンタクト電極１６の上部表面上に形成される。上述の工程（Ｓ８０）およびこの工程（Ｓ１１０）により、ソース電極２２（図１参照）が完成する。
【００６１】
次に、図２を参照して、工程（Ｓ１２０）としてパシベーション膜形成工程が実施される。この工程（Ｓ１２０）では、図１を参照して、一方のソース配線１９上からゲート電極１７上を通り、他方のソース配線１９上にまで延在するように、たとえばＳｉＯ２からなるこのパシベーション膜２１が形成される。このパシベーション膜２１は、たとえばＣＶＤ法により形成することができる。以上の工程（Ｓ１０）〜（Ｓ１２０）により、実施の形態１におけるＭＯＳＦＥＴ１（図１参照）が完成する。
【００６２】
実施の形態１におけるＭＯＳＦＥＴの製造方法によれば、ｐ＋領域１８およびｎ＋ソース領域１４のいずれとも接触抵抗を十分に抑制しつつ接触可能な上記ソースコンタクト電極１６を、ｎ型領域に接触する領域からｐ型領域に接触する領域にまで延在するように形成するとともに、ソースコンタクト電極１６と同一材料からなるドレイン電極２０をこれと同時に形成することができる。その結果、ＭＯＳＦＥＴ１の製造工程における工程数の低減やＭＯＳＦＥＴ１の集積度の向上を達成することができる。
【００６３】
（実施の形態２）
次に、本発明の他の実施の形態である実施の形態２について説明する。実施の形態２における半導体装置としてのＭＯＳＦＥＴ１は、基本的には上記実施の形態１におけるＭＯＳＦＥＴ１と同様の構成を有し、同様の効果を奏する。そして、実施の形態２におけるＭＯＳＦＥＴ１は、以下のような実施の形態１の場合とは異なる特徴を有している。
【００６４】
すなわち、図１を参照して、実施の形態２におけるＭＯＳＦＥＴ１を構成するソースコンタクト電極１６は、Ｔｉ、Ａｌ、ＳｉおよびＣを含有し、残部不可避的不純物からなり、ＳｉＣウェハ１０とは反対側の表面を含む領域にはＳｉが含まれている。このように、ＳｉＣウェハ１０とは反対側の表面を含む領域において珪素（Ｓｉ）を含むことにより、ソースコンタクト電極１６は、ｐ＋領域１８およびｎ＋ソース領域１４のいずれとも接触抵抗を十分に抑制しつつ接触可能となっている。そして、ソースコンタクト電極１６は、ｎ＋ソース領域１４に接触する領域からｐ＋領域１８に接触する領域にまで延在するように配置されている。その結果、本実施の形態におけるＭＯＳＦＥＴ１は、製造工程の工程数の低減や集積度の向上を可能とする半導体装置となっている。
【００６５】
また、図１を参照して、本実施の形態のＭＯＳＦＥＴ１においては、ソースコンタクト電極１６において、ＳｉＣウェハ１０に近づくに従ってＳｉの含有量が単調に増加していることが好ましい。これにより、オーミックコンタクト電極であるソースコンタクト電極１６の厚み方向における全域においてＳｉが存在するとともに、Ｓｉを含むＳｉＣウェハ１０に近づくほどＳｉの含有量が高くなる。その結果、ソースコンタクト電極１６とｐ＋領域１８およびｎ＋ソース領域１４との接触抵抗をより確実に低減することができる。
【００６６】
さらに、本実施の形態のＭＯＳＦＥＴ１においては、ソースコンタクト電極１６において、ＳｉＣウェハ１０に近づくに従ってＡｌの含有量が単調に減少していることが好ましい。これにより、ソースコンタクト電極１６とｐ＋領域１８およびｎ＋ソース領域１４との界面を含む領域にまでＡｌが存在することとなり、ソースコンタクト電極１６とｐ＋領域１８およびｎ＋ソース領域１４との接触抵抗をより確実に低減することができる。
【００６７】
また、本実施の形態のＭＯＳＦＥＴ１においては、ソースコンタクト電極１６において、Ｔｉの含有量が、ＳｉＣウェハ１０とは反対側の表面からＳｉＣウェハ１０に向けて単調に増加し、最大値を示した後、単調に減少していることが好ましい。ソースコンタクト電極１６においてＴｉがこのように分布し、厚み方向における全域において存在することにより、ソースコンタクト電極１６とｐ＋領域１８およびｎ＋ソース領域１４との接触抵抗をより確実に低減することができる。
【００６８】
なお、実施の形態２におけるＭＯＳＦＥＴ１は、実施の形態１のＭＯＳＦＥＴ１と同様の製造方法により製造することができる。
【００６９】
（実施の形態３）
次に、本発明のさらに他の実施の形態である実施の形態３について説明する。実施の形態３における半導体装置としてのＭＯＳＦＥＴ１は、基本的には上記実施の形態１におけるＭＯＳＦＥＴ１と同様の構成を有し、同様の効果を奏する。そして、実施の形態３におけるＭＯＳＦＥＴ１は、以下のような実施の形態１の場合とは異なる特徴を有している。
【００７０】
すなわち、図１を参照して、実施の形態３におけるＭＯＳＦＥＴ１を構成するソースコンタクト電極１６は、Ｔｉ、Ａｌ、ＳｉおよびＣを含有し、残部不可避的不純物からなり、Ａｌの含有量がＳｉＣウェハ１０に近づくに従って単調に減少し、Ｓｉの含有量がＳｉＣウェハ１０に近づくに従って単調に増加している。ＡｌおよびＳｉがこのように分布し、厚み方向における全域において存在することにより、ソースコンタクト電極１６は、ｐ＋領域１８およびｎ＋ソース領域１４のいずれとも接触抵抗を十分に抑制しつつ接触可能となっている。そして、ソースコンタクト電極１６は、ｎ＋ソース領域１４に接触する領域からｐ＋領域１８に接触する領域にまで延在するように配置されている。その結果、本実施の形態におけるＭＯＳＦＥＴ１は、製造工程の工程数の低減や集積度の向上を可能とする半導体装置となっている。
【００７１】
また、図１を参照して、本実施の形態のＭＯＳＦＥＴ１においては、ソースコンタクト電極１６において、Ｔｉの含有量が、ＳｉＣウェハ１０とは反対側の表面からＳｉＣウェハ１０に向けて単調に増加し、最大値を示した後、単調に減少していることが好ましい。ソースコンタクト電極１６においてＴｉがこのように分布し、厚み方向における全域において存在することにより、ソースコンタクト電極１６とｐ＋領域１８およびｎ＋ソース領域１４との接触抵抗をより確実に低減することができる。
【００７２】
なお、実施の形態３におけるＭＯＳＦＥＴ１は、実施の形態１のＭＯＳＦＥＴ１と同様の製造方法により製造することができる。
【００７３】
また、上記実施の形態１〜３において説明したソースコンタクト電極１６の特徴は、２つ以上任意に組み合わせて同時に達成されてもよい。
【００７４】
（実施の形態４）
次に、本発明のさらに他の実施の形態である実施の形態４について説明する。図１０を参照して、実施の形態４における半導体装置としての接合型電界効果トランジスタ（Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ；ＪＦＥＴ）であるＪＦＥＴ３は、オーミックコンタクト電極の構成において、上記実施の形態１〜３におけるＭＯＳＦＥＴ１と同様の構成を有し、同様の効果を奏する。具体的には、ＪＦＥＴ３は、ＳｉＣからなり、導電型がｎ型であるｎ型基板３１と、ｎ型基板３１上に形成された第１のｐ型層３２と、第１のｐ型層３２上に形成されたｎ型層３３と、ｎ型層３３上に形成された第２のｐ型層３４とを備えている。また、ｎ型基板３１、ｐ型層３２、ｎ型層３３および第２のｐ型層３４は、炭化珪素からなるＳｉＣウェハ３０を構成する。ここで、ｐ型層およびｎ型層は、それぞれ導電型がｐ型およびｎ型であるＳｉＣからなる層である。また、第１のｐ型層３２は、たとえば厚み１０μｍ程度、ｐ型不純物の濃度７．５×１０１５ｃｍ−３程度、ｎ型層３３は、たとえば厚み０．４５μｍ程度、ｎ型不純物の濃度２×１０１７ｃｍ−３程度、第２のｐ型層３４は、たとえば厚み０．２５μｍ程度、ｐ型不純物の濃度２×１０１７ｃｍ−３程度とすることができる。
【００７５】
第２のｐ型層３４およびｎ型層３３には、ｎ型層３３よりも高濃度の導電型がｎ型である不純物（ｎ型不純物）を含む（たとえば１×１０２０ｃｍ−３程度）第１のｎ型領域３５および第２のｎ型領域３７が形成されるとともに、第１のｎ型領域３５および第２のｎ型領域３７に挟まれるように、第１のｐ型層３２および第２のｐ型層３４よりも高濃度の導電型がｐ型である不純物（ｐ型不純物）を含む（たとえば１×１０１８ｃｍ−３程度）第１のｐ型領域３６が形成されている。すなわち、第１のｎ型領域３５、第１のｐ型領域３６および第２のｎ型領域３７は、それぞれ第２のｐ型層３４を貫通してｎ型層３３に至るように形成されている。また、第１のｎ型領域３５、第１のｐ型領域３６および第２のｎ型領域３７の底部は、第１のｐ型層３２の上部表面（第１のｐ型層３２とｎ型層３３との境界部）から間隔を隔てて配置されている。
【００７６】
また、第１のｎ型領域３５から見て第１のｐ型領域３６とは反対側には、第２のｐ型層３４の上部表面３４Ａ（ｎ型層３３の側とは反対側の主面）から第２のｐ型層３４を貫通してｎ型層３３に至るように、溝部７１が形成されている。つまり、溝部７１の底壁７１Ａは、第１のｐ型層３２とｎ型層３３との界面から間隔を隔て、ｎ型層３３の内部に位置している。さらに、溝部７１の底壁７１Ａからｎ型層３３を貫通し、第１のｐ型層３２に至るように、第１のｐ型層３２および第２のｐ型層３４よりも高濃度のｐ型不純物を含む（たとえば１×１０１８ｃｍ−３程度）第２のｐ型領域４３が形成されている。この第２のｐ型領域４３の底部は、ｎ型基板３１の上部表面（ｎ型基板３１と第１のｐ型層３２との境界部）から間隔を隔てて配置されている。
【００７７】
さらに、第１のｎ型領域３５、第１のｐ型領域３６、第２のｎ型領域３７および第２のｐ型領域４３の上部表面に接触するように、オーミックコンタクト電極としてのソースコンタクト電極３９、ゲートコンタクト電極４１、ドレインコンタクト電極４２および電位保持コンタクト電極４４がそれぞれ形成されている。そして、ソースコンタクト電極３９、ゲートコンタクト電極４１、ドレインコンタクト電極４２および電位保持コンタクト電極４４は、実施の形態１〜３におけるソースコンタクト電極１６と同様の特徴を有している。
【００７８】
オーミックコンタクト電極であるソースコンタクト電極３９、ゲートコンタクト電極４１、ドレインコンタクト電極４２および電位保持コンタクト電極４４と隣接する他のオーミックコンタクト電極との間には、酸化膜３８が形成されている。より具体的には、絶縁膜としての酸化膜３８が、第２のｐ型層３４の上部表面３４Ａ、溝部７１の底壁７１Ａおよび側壁７１Ｂにおいて、ソースコンタクト電極３９、ゲートコンタクト電極４１、ドレインコンタクト電極４２および電位保持コンタクト電極４４が形成されている領域以外の領域全体を覆うように形成されている。これにより、隣り合うオーミックコンタクト電極の間が絶縁されている。
【００７９】
さらに、ソースコンタクト電極３９、ゲートコンタクト電極４１およびドレインコンタクト電極４２の上部表面に接触するように、ソース配線４５、ゲート配線４６およびドレイン配線４７がそれぞれ形成され、各オーミックコンタクト電極と電気的に接続されている。ソース配線４５は、電位保持コンタクト電極４４の上部表面にも接触し、電位保持コンタクト電極４４とも電気的に接続されている。つまり、ソース配線４５は、ソースコンタクト電極３９の上部表面上から電位保持コンタクト電極４４の上部表面上にまで延在するように形成されており、これにより、電位保持コンタクト電極４４は、ソースコンタクト電極３９と同電位に保持されている。ソース配線４５、ゲート配線４６およびドレイン配線４７は、たとえばＡｌなどの導電体から構成されている。ソースコンタクト電極３９およびソース配線４５はソース電極６１を構成し、ゲートコンタクト電極４１およびゲート配線４６はゲート電極６２を構成し、ドレインコンタクト電極４２およびドレイン配線４７はドレイン電極６３を構成する。さらに、ソース電極６１、ゲート電極６２、ドレイン電極６３および酸化膜３８の上部表面を覆うように、パシベーション膜６４が形成されている。このパシベーション膜６４は、たとえばＳｉＯ２からなっており、ソース電極６１、ゲート電極６２およびドレイン電極６３を外部と電気的に絶縁するとともに、ＪＦＥＴ３を保護する機能を有している。
【００８０】
すなわち、本実施の形態におけるＪＦＥＴ３は、ＳｉＣウェハ３０と、ＳｉＣウェハ３０に接触して配置され、Ｔｉ、Ａｌ、ＳｉおよびＣを含有し、残部不可避的不純物からなるオーミックコンタクト電極としてのソースコンタクト電極３９、ゲートコンタクト電極４１、ドレインコンタクト電極４２および電位保持コンタクト電極４４とを備えている。ＳｉＣウェハ３０は、導電型がｎ型である第１のｎ型領域３５および第２のｎ型領域３７と、導電型がｐ型である第１のｐ型領域３６および第２のｐ型領域４３とを含んでいる。また、上記オーミックコンタクト電極のうち、ソースコンタクト電極３９およびドレインコンタクト電極４２は、それぞれ第１のｎ型領域３５および第２のｎ型領域３７と接触しており、ゲートコンタクト電極４１および電位保持コンタクト電極４４は、それぞれ第１のｐ型領域３６および第２のｐ型領域４３と接触している。そして、ソースコンタクト電極３９、ゲートコンタクト電極４１、ドレインコンタクト電極４２および電位保持コンタクト電極４４は、実施の形態１〜３におけるソースコンタクト電極１６と同様の特徴を有している。
【００８１】
本実施の形態におけるＪＦＥＴ３においては、実施の形態１〜３におけるソースコンタクト電極１６と同様の特徴を有するソースコンタクト電極３９およびドレインコンタクト電極４２が、それぞれｎ型領域としての第１のｎ型領域３５および第２のｎ型領域３７に接触し、かつソースコンタクト電極３９およびドレインコンタクト電極４２と同一材料からなるゲートコンタクト電極４１が、ｐ型領域としての第１のｐ型領域３６および第２のｐ型領域４３と接触して配置されている。これにより、ＪＦＥＴ３は、製造工程における工程数の低減や集積度の向上が可能な半導体装置となっている。
【００８２】
より具体的には、本実施の形態におけるＪＦＥＴ３において、従来のＪＦＥＴと同様に第１のｎ型領域３５および第２のｎ型領域３７に接触して配置されるソースコンタクト電極３９およびドレインコンタクト電極４２を構成する材料をＮｉとし、第１のｐ型領域３６に接触して配置されるゲートコンタクト電極４１を構成する材料をＴｉ／Ａｌとした場合、以下のような問題が生じる。すなわち、上記構成を採用したＪＦＥＴ３の製造方法においては、ソースコンタクト電極３９およびドレインコンタクト電極４２を形成するためのマスクを形成した後、これらの電極を蒸着等により形成する。その後、当該マスクを除去した上で、さらにゲートコンタクト電極４１を形成するためのマスクを形成し、この電極を蒸着等により形成する必要がある。このような製造プロセスを採用した場合、工程数が増加するとともに、２回にわたるマスク形成における位置あわせの誤差に起因して、集積度の向上が阻害される。これに対し、本実施の形態におけるＪＦＥＴ３においては、ソースコンタクト電極３９、ゲートコンタクト電極４１およびドレインコンタクト電極４２を同一材料で形成することができるため、１回のマスク形成により一括してこれらの電極を形成することができる。その結果、本実施の形態におけるＪＦＥＴ３によれば、製造工程の工程数の低減や集積度の向上を図ることができる。
【００８３】
次に、ＪＦＥＴ３の動作について説明する。図１０を参照して、ゲート電極６２の電圧が０Ｖの状態では、ｎ型層３３において、第１のｐ型領域３６と第２のｎ型領域３７とで挟まれた領域および当該挟まれた領域と第１のｐ型層３２とで挟まれた領域（ドリフト領域）、ならびに第１のｐ型領域３６と第１のｐ型層３２とで挟まれた領域（チャネル領域）は空乏化されておらず、第１のｎ型領域３５と第２のｎ型領域３７とはｎ型層３３を介して電気的に接続された状態となっている。そのため、第１のｎ型領域３５から第２のｎ型領域３７に向かって電子が移動することにより電流が流れる。
【００８４】
一方、ゲートコンタクト電極４１に負の電圧を印加していくと、上述のチャネル領域およびドリフト領域の空乏化が進行し、第１のｎ型領域３５と第２のｎ型領域３７とは電気的に遮断された状態となる。そのため、第１のｎ型領域３５から第２のｎ型領域３７に向かって電子が移動することができず、電流は流れない。
【００８５】
次に、実施の形態４における半導体装置としてのＪＦＥＴ３の製造方法について説明する。図１１を参照して、本実施の形態におけるＪＦＥＴ３の製造方法においては、まず、工程（Ｓ２１０）として、基板準備工程が実施される。具体的には、工程（Ｓ２１０）では、図１２に示すように、高濃度のｎ型不純物を含むＳｉＣからなるｎ型基板３１が準備される。次に、工程（Ｓ２２０）として、エピタキシャル成長工程が実施される。具体的には、ｎ型基板３１の一方の主面上に、たとえば気相エピタキシャル成長によりＳｉＣからなる第１のｐ型層３２、ｎ型層３３および第２のｐ型層３４が順次形成される。気相エピタキシャル成長においては、たとえば材料ガスとしてシラン（ＳｉＨ４）ガスおよびプロパン（Ｃ３Ｈ８）ガスを用い、キャリアガスとして水素（Ｈ２）ガスを採用することができる。また、ｐ型層を形成するためのｐ型不純物源としては、たとえばジボラン（Ｂ２Ｈ６）やトリメチルアルミニウム（ＴＭＡ）を、ｎ型層を形成するためのｎ型不純物としては、たとえば窒素（Ｎ２）を採用することができる。これにより、Ａｌ、Ｂなどのｐ型不純物を含む第１のｐ型層３２および第２のｐ型層３４、Ｎなどのｎ型不純物を含むｎ型層３３が形成される。
【００８６】
次に、図１１を参照して、工程（Ｓ２３０）として、溝部形成工程が実施される。具体的には、工程（Ｓ２３０）では、図１３に示すように、第２のｐ型層３４の上部表面３４Ａから第２のｐ型層３４を貫通してｎ型層３３に至るように、溝部７１が形成される。溝部７１の形成は、たとえば所望の溝部７１の形成位置に開口を有するマスク層を第２のｐ型層３４の上部表面３４Ａ上に形成した後、ＳＦ６ガスを用いたドライエッチングにより実施することができる。
【００８７】
次に、図１１を参照して、工程（Ｓ２４０）として、イオン注入工程が実施される。具体的には、工程（Ｓ２４０）では、図１３および図１４を参照して、まず、第２のｐ型層３４の上部表面３４Ａおよび溝部７１の底壁上に、たとえばＣＶＤによりＳｉＯ２からなる酸化膜が形成される。そして、酸化膜の上にレジストが塗布された後、露光および現像が行なわれ、所望の第１のｎ型領域３５および第２のｎ型領域３７の形状に応じた領域に開口を有するレジスト膜が形成される。そして、当該レジスト膜をマスクとして用いて、たとえばＲＩＥにより酸化膜が部分的に除去されることにより、第２のｐ型層３４の上部表面３４Ａ上に開口パターンを有する酸化膜からなるマスク層が形成される。その後、上記レジスト膜を除去した上で、このマスク層をマスクとして用いて、ｎ型層３３および第２のｐ型層３４にイオン注入が実施される。注入されるイオン種は、たとえばＰ、Ｎなどとすることができる。これにより、第２のｐ型層３４を貫通してｎ型層３３に至る第１のｎ型領域３５および第２のｎ型領域３７が形成される。
【００８８】
さらに、第１のｎ型領域３５および第２のｎ型領域３７の形成に用いられたマスク層が除去された上で、同様の手順により、第２のｐ型層３４の上部表面３４Ａおよび溝部７１の底壁上に、所望の第１のｐ型領域３６および第２のｐ型領域４３の形状に応じた領域に開口を有するマスク層が形成される。そして、このマスク層をマスクとして用いて、第１のｐ型層３２、ｎ型層３３および第２のｐ型層３４にイオン注入が実施される。注入されるイオン種は、たとえばＡｌ、Ｂなどとすることができる。これにより、第２のｐ型層３４を貫通してｎ型層３３に至る第１のｐ型領域３６、および溝部７１の底壁７１Ａからｎ型層３３を貫通し、第１のｐ型層３２に至る第２のｐ型領域４３が形成される。
【００８９】
次に、図１１を参照して、工程（Ｓ２５０）として、活性化アニール工程が実施される。具体的には、工程（Ｓ２５０）では、上記イオン注入が完了した第１のｐ型層３２、ｎ型層３３および第２のｐ型層３４を有するｎ型基板３１が、たとえばアルゴンなどの不活性ガス雰囲気中で１７００℃に加熱され、３０分間保持されることにより、活性化アニールが実施される。これにより、工程（Ｓ２４０）において導入されたＰ、Ａｌなどの不純物が活性化し、ｎ型不純物あるいはｐ型不純物として機能することが可能となる。
【００９０】
次に、図１１を参照して、工程（Ｓ２６０）として、酸化膜形成工程が実施される。具体的には、工程（Ｓ２６０）では、図１５を参照して、たとえば酸素雰囲気中で１３００℃程度に加熱し、９０分間程度保持する熱酸化処理が実施されることにより、第２のｐ型層３４の上部表面３４Ａと、溝部７１の底壁７１Ａおよび側壁７１Ｂを覆う絶縁膜としての酸化膜３８（フィールド酸化膜）が形成される。酸化膜３８の厚みは、たとえば０．１μｍ程度である。
【００９１】
次に、図１１を参照して、工程（Ｓ２７０）として、オーミック電極形成工程が実施される。この工程（Ｓ２７０）は、実施の形態１における工程（Ｓ８０）と同様に実施することができる。具体的には、図１６を参照して、まず、酸化膜３８上にレジストが塗布された後、露光および現像が行なわれ、ソースコンタクト電極３９、ゲートコンタクト電極４１、ドレインコンタクト電極４２および電位保持コンタクト電極４４（図１０参照）を形成すべき領域に応じた開口９１Ａを有するレジスト膜９１が形成される。そして、当該レジスト膜９１をマスクとして用いて、たとえばＲＩＥにより酸化膜３８が部分的に除去される。その後、実施の形態１の工程（Ｓ８１）〜（Ｓ８３）の場合と同様に、ＴｉからなるＴｉ膜５１、ＡｌからなるＡｌ膜５２およびＳｉからなるＳｉ膜５３が、レジスト膜９１上および当該レジスト膜９１から露出する領域に形成される。さらに、レジスト膜９１が除去されることにより、レジスト膜９１上のＴｉ膜５１、Ａｌ膜５２およびＳｉ膜５３が除去（リフトオフ）されて、第１のｎ型領域３５、第１のｐ型領域３６、第２のｎ型領域３７および第２のｐ型領域４３上に接触するように、Ｔｉ膜５１、Ａｌ膜５２およびＳｉ膜５３が残存する。
【００９２】
次に、実施の形態１における工程（Ｓ８４）と同様に合金化が実施される。具体的には、図１７を参照して、Ａｒなどの不活性ガス雰囲気中において、５５０℃以上１２００℃以下の温度、好ましくは９００℃以上１１００℃以下の温度、たとえば１０００℃に加熱し、１０分間以下の時間、たとえば２分間保持する合金化処理が実施される。これにより、Ｔｉ膜５１、Ａｌ膜５２およびＳｉ膜５３に含まれるＴｉ、Ａｌ、Ｓｉ、およびｎ型層３３または第２のｐ型層３４に含まれるＳｉ、Ｃが合金化される。その結果、図１７に示すように、第１のｎ型領域３５、第１のｐ型領域３６、第２のｎ型領域３７および第２のｐ型領域４３の上部表面に接触するように、オーミックコンタクト電極としてのソースコンタクト電極３９、ゲートコンタクト電極４１、ドレインコンタクト電極４２および電位保持コンタクト電極４４がそれぞれ形成される。ここで、上記加熱は、不活性ガス、特にＡｒまたは／およびＮ２と、水素との混合ガス中において実施されることが好ましい。これにより、製造コストを抑制しつつ、接触抵抗を抑制したソースコンタクト電極３９、ゲートコンタクト電極４１およびドレインコンタクト電極４２を作製することができる。以上の手順により、工程（Ｓ２７０）が完了する。
【００９３】
次に、図１１を参照して、工程（Ｓ２８０）として、配線形成工程が実施される。具体的には、工程（Ｓ２８０）では、図１０を参照して、ソースコンタクト電極３９、ゲートコンタクト電極４１およびドレインコンタクト電極４２の上部表面にそれぞれ接触するソース配線４５、ゲート配線４６およびドレイン配線４７が形成される。ソース配線４５、ゲート配線４６およびドレイン配線４７は、たとえばソース配線４５、ゲート配線４６およびドレイン配線４７を形成すべき所望の領域に開口を有するレジスト層を形成し、Ａｌを蒸着した後、レジスト層とともにレジスト層上のＡｌを除去すること（リフトオフ）により形成することができる。
【００９４】
次に、図１１を参照して、工程（Ｓ２９０）として、パシベーション膜形成工程が実施される。具体的には、工程（Ｓ２９０）では、ソース電極６１、ゲート電極６２、ドレイン電極６３および酸化膜３８の上部表面を覆うように、たとえばＳｉＯ２からなるパシベーション膜６４が形成される。このパシベーション膜６４の形成は、たとえばＣＶＤにより実施することができる。
【００９５】
以上の工程により、本実施の形態におけるＪＦＥＴ３は完成する。ここで、上記本実施の形態における半導体装置としてのＪＦＥＴ３の製造方法においては、ソースコンタクト電極３９、ゲートコンタクト電極４１およびドレインコンタクト電極４２を同一の材料で形成することができるため、１回のマスク形成により同時にこれらの電極を形成することができる。その結果、本実施の形態におけるＪＦＥＴ３の製造方法によれば、製造工程の工程数の低減や集積度の向上を図ることができる。
【００９６】
なお、上記実施の形態においては、本発明の半導体装置の一例として、ＭＯＳＦＥＴおよびＪＦＥＴについて説明したが、本発明の半導体装置はこれに限られず、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポーラトランジスタ）、バイポーラトランジスタなど他の半導体装置にも適用することができる。
【００９７】
（実施例１）
以下、本発明の実施例１について説明する。ＳｉＣ層との接触抵抗を、本発明の半導体装置に含まれるオーミックコンタクト電極（実施例）と、本発明の範囲外の従来のオーミックコンタクト電極であるＮｉ電極（比較例Ａ）およびＴｉ／Ａｌ電極（比較例Ｂ）とについて比較する実験を行なった。実験の手順は以下のとおりである。
【００９８】
まず、ＳｉＣ基板を準備し、イオン注入により当該ＳｉＣ基板にｎ型不純物であるＰを６×１０１９ｃｍ−３の濃度で含むｎ型ＳｉＣ領域と、ｐ型不純物であるＡｌを５×１０１９ｃｍ−３の濃度で含むｐ型ＳｉＣ領域とを形成した。そして、当該ｎ型ＳｉＣ領域およびｐ型ＳｉＣ領域に接触するように、オーミックコンタクト電極を上記実施の形態１と同様の方法で形成して、接触抵抗率を測定した（実施例）。一方、比較のため、ｎ型ＳｉＣ領域およびｐ型ＳｉＣ領域に接触するように、Ｎｉからなる電極（比較例Ａ）およびＴｉ／Ａｌからなる電極（比較例Ｂ）も形成し、接触抵抗率を測定した。測定結果を表１に示す。
【００９９】
【表１】
0005522035.tif 000002
【０１００】
表１を参照して、Ｎｉからなる比較例Ａの電極は、ｎ型ＳｉＣ領域と５×１０−６Ω・ｃｍ２という低い接触抵抗率で接触可能であるものの、ｐ型ＳｉＣ領域との接触抵抗率は２×１０−２Ω・ｃｍ２となり、十分に低いとはいえない。一方、Ｔｉ／Ａｌからなる比較例Ｂの電極は、ｐ型ＳｉＣ領域と２×１０−３Ω・ｃｍ２という低い接触抵抗率で接触可能であるものの、ｎ型ＳｉＣ領域との接触抵抗率は３×１０−３Ω・ｃｍ２となり、十分に低いとはいえない。
【０１０１】
これに対し、本発明の半導体装置に含まれるオーミックコンタクト電極と同様の構成を有する実施例の電極は、ｎ型ＳｉＣ領域との接触抵抗がＮｉと遜色ない７×１０−６Ω・ｃｍ２、ｐ型ＳｉＣ領域との接触抵抗がＴｉ／Ａｌと遜色ない３×１０−３Ω・ｃｍ２となっている。このことから、本発明の半導体装置に含まれるオーミックコンタクト電極は、ｐ型ＳｉＣ領域およびｎ型ＳｉＣ領域のいずれとも接触抵抗を十分に抑制可能であることが確認された。
【０１０２】
（実施例２）
以下、本発明の実施例２について説明する。本発明の半導体装置に含まれるオーミックコンタクト電極に関して、ｐ型ＳｉＣ領域およびｎ型ＳｉＣ領域との接触抵抗に及ぼすオーミックコンタクト電極の組成の影響を調査する実験を行なった。実験の手順は以下のとおりである。
【０１０３】
まず、ＳｉＣ基板を準備し、上記実施例１と同様に、イオン注入によって当該ＳｉＣ基板にｎ型不純物であるＰを６×１０１９ｃｍ−３の濃度で含むｎ型ＳｉＣ領域と、ｐ型不純物であるＡｌを５×１０１９ｃｍ−３の濃度で含むｐ型ＳｉＣ領域とを形成した。そして、当該ｎ型ＳｉＣ領域およびｐ型ＳｉＣ領域に接触するように、オーミックコンタクト電極を上記実施の形態１と同様の方法で形成して、接触抵抗率を測定した。ここで、Ｔｉ膜の厚みを２００Å、Ｓｉ膜の厚みを２５０Åに固定した上で、Ａｌ膜の厚みを変化させることによりオーミックコンタクト電極の組成を変化させる実験（実験１）と、Ｔｉ膜およびＡｌ膜の厚みを２００Åに固定した上で、Ｓｉ膜の厚みを変化させることによりオーミックコンタクト電極の組成を変化させる実験（実験２）を実施した。
【０１０４】
実験１の結果を図１８に、実験２の結果を図１９に示す。なお、図１８において、横軸はＴｉ膜の厚みに対するＡｌ膜の厚みの比を示しており、縦軸は接触抵抗率を示している。また、図１９において、横軸はＳｉ膜の厚みを示しており、縦軸は接触抵抗率を示している。そして、図１８および図１９において、丸印はｎ型ＳｉＣ領域との接触抵抗、四角印はｐ型ＳｉＣ領域との接触抵抗を示している。
【０１０５】
次に、実験結果について説明する。図１８を参照して、Ｔｉ膜に対するＡｌ膜の厚みの比が大きくなりすぎるとオーミックコンタクト電極とｎ型ＳｉＣ領域との接触抵抗が大きくなる一方、当該厚みの比が小さくなりすぎるとオーミックコンタクト電極とｐ型ＳｉＣ領域との接触抵抗が大きくなることがわかる。そして、上記厚みの比が１．５未満では、電極とｐ型ＳｉＣ領域との接触抵抗が１×１０−３Ω・ｃｍ２を超えている。また、上記厚みの比が６を超えると、電極とｎ型ＳｉＣ領域との接触抵抗が１×１０−４Ω・ｃｍ２を超える。
【０１０６】
実用上オーミックコンタクト電極として採用するためには、ｐ型ＳｉＣ領域との接触抵抗は１×１０−３Ω・ｃｍ２以下程度、ｎ型ＳｉＣ領域との接触抵抗は１×１０−４Ω・ｃｍ２以下程度とすることが好ましい。したがって、以上の実験結果より、上記Ａｌ膜を形成する工程では、Ｔｉ膜の厚みの１．５倍以上６倍以下の厚みを有するＡｌ膜が形成されることが好ましいといえる。なお、製造プロセスにおける上記厚みの比から、オーミックコンタクト電極は、原子数比でＴｉの１．５８倍以上６．３３倍以下のＡｌを含有していることが好ましいといえる。また、図１８より、ｐ型ＳｉＣ領域との接触抵抗をより確実に低減するためには、Ａｌ膜の厚みはＴｉ膜の厚みの２倍以上とすることがより好ましいといえる。
【０１０７】
一方、図１９を参照して、Ｔｉ膜とＡｌ膜の膜厚を固定した状態でＳｉ膜の膜厚を変化させた実験２の結果より、Ｔｉ膜およびＡｌ膜の膜厚が一定であれば、Ｓｉ膜の膜厚が変化した場合でも、オーミックコンタクト電極の接触抵抗は、ｐ型ＳｉＣ層およびｎ型ＳｉＣ層のいずれに対しても、ほとんど変化しないことがわかった。以上の結果より、Ｔｉ膜に対するＡｌ膜の膜厚の比（オーミックコンタクト電極におけるＴｉ含有量に対するＡｌ含有量の比）を上記実験１で好ましいことが確認された範囲とすることにより、Ｓｉ膜の膜厚（オーミックコンタクト電極におけるＳｉ含有量）に大きく依存することなく、オーミックコンタクト電極の接触抵抗を確実に低減できることが明らかとなった。
【０１０８】
（実施例３）
以下、本発明の実施例３について説明する。本発明の半導体装置に含まれるオーミックコンタクト電極の形成状態を確認する実験を行なった。実験の手順は以下のとおりである。なお、本願において「オーミックコンタクト電極」とは、ＳｉＣ層上に金属膜を形成し、さらに当該金属膜に対して熱処理を実施することによりＳｉＣ層との接触抵抗を低減するように形成される電極を意味する。
【０１０９】
まず、ＳｉＣ層上に上記実施の形態１の工程（Ｓ８１）〜（Ｓ８４）と同様の手順によりオーミックコンタクト電極を形成することによって、試料を作製した。工程（Ｓ８１）〜（Ｓ８３）において形成したＴｉ膜、Ａｌ膜およびＳｉ膜の厚みは、それぞれ５０Å、５００Åおよび２５０Åとした（実施例）。一方、比較のため、ＳｉＣ層上に厚み５０ÅのＴｉ膜および厚み２００ÅのＡｌ膜を順次形成した後、合金加熱処理を行なうことにより本発明の範囲外のオーミックコンタクト電極を形成した試料も作製した（比較例）。
【０１１０】
その後、上記実施例の試料をオーミックコンタクト電極の表面に垂直な断面で切断し、当該断面をＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ；走査型電子顕微鏡）にて観察し、写真を撮影した。また、上記実施例および比較例の試料におけるオーミックコンタクト電極の表面から垂直な方向にスパッタリングを実施しつつ、オージェ分光分析を実施することにより、オーミックコンタクト電極付近の元素の分布を調査した。
【０１１１】
次に、図２０〜図２２に基づいて実験結果を説明する。なお、図２０において、上側は試料の範囲外の領域、下側は半導体層（ＳｉＣ層）であり、図２０に示すようにこれらの領域に挟まれた明るさの異なる領域がオーミックコンタクト電極である。また、図２１および図２２において、横軸はスパッタリング時間であって、オーミックコンタクト電極の表面からの深さを示しており、縦軸は補正信号強度を示している。
【０１１２】
ここで、補正信号強度とは、オージェ分光分析において得られた各元素の信号強度を補正係数により補正して得られる、各元素の原子濃度に対応する値である。この補正信号強度は、オージェ分光分析において得られた各元素の信号強度を、元素ごとに決められる感度係数で除した値を算出した上で、各元素について得られた当該値の総和が１になるように調整することにより算出することができる。なお、感度係数としては、元素相対感度係数（ＥＲＳＦ）、平均マトリックス相対感度係数（ＡＭＲＳＦ）などを用いることもできるが、ここでは原子相対感度係数（ＡＲＳＦ）を採用した。この感度係数は、試料の状態、測定系など様々な要因により影響を受ける。そのため、得られる補正信号強度は、元素間の量の比較や元素の絶対量においては必ずしも正確ではないが、各元素の増減傾向、存在の有無については精度よく表す。また、上記スパッタリングの速度は、ＳｉＯ２換算で約２．５ｎｍ／ｍｉｎである。
【０１１３】
図２０を参照して、試料のＳｉＣ層上には、ほぼ一様な厚みのオーミックコンタクト電極が形成されていることが確認される。ここで、このＳＥＭ写真を参照して、ＳｉＣ層側から表面側（オーミックコンタクト電極側）に視点を移していき、最初に金属などからなる合金層が現れた位置からその表面までがオーミックコンタクト電極である。
【０１１４】
また、図２１および図２２を参照して、たとえばＳｉの分布に着目し、ＳｉＣに相当する領域、すなわちＳｉの濃度が一定である領域のＳｉの分布に沿った直線αと、当該領域の電極側（表面側）に隣接し、Ｓｉの濃度が表面に近づくに従って低下している領域に沿った直線βとを描き、直線αと直線βとの交点から表面側がオーミックコンタクト電極である。つまり、線分γがＳｉＣ層とオーミックコンタクト電極との界面である。そして、上記実施例および比較例のオーミックコンタクト電極は、以下のような特徴を有している。すなわち、実施例の電極は、ＳｉＣ層との界面を含む領域に、ＡｌとＴｉとを含有している。これに対し、比較例の電極は、ＳｉＣ層との界面を含む領域にＴｉを含有しているものの、Ａｌを含有していない。
【０１１５】
また、実施例の電極の、ＳｉＣ層とは反対側の表面を含む領域にはＳｉが含まれている。これに対し、比較例の電極の、ＳｉＣ層とは反対側の表面を含む領域にはＳｉが含まれていない。さらに、実施例の電極においては、ＳｉＣ層に近づくに従ってＳｉの含有量が単調に増加している。これに対し、比較例の電極においては、表面から所定の厚みの領域にはＳｉが含まれておらず、ＳｉＣ層に近づくに従ってＳｉの含有量が単調に増加しているとはいえない。
【０１１６】
また、実施例の電極においては、ＳｉＣ層に近づくに従ってＡｌの含有量が単調に減少している。これに対し、比較例の電極においては、表面から所定の厚みの領域においてＡｌの含有量が一定となっており、かつＳｉＣ層との界面から所定の厚みの領域においてＡｌが含まれていないため、ＳｉＣ層に近づくに従ってＡｌの含有量が単調に減少しているとはいえない。さらに、実施例の電極においては、Ｔｉの含有量が、ＳｉＣ層とは反対側の表面からＳｉＣ層に向けて単調に増加し、最大値を示した後、単調に減少している。これに対し、比較例の電極においては、表面から所定の厚みの領域にはＴｉが含まれておらず、当該領域においてはＴｉの含有量がＳｉＣ層に向けて単調に増加しているとはいえない。
【０１１７】
以上のような相違点を有することにより、実施例のオーミックコンタクト電極はｐ型ＳｉＣ領域およびｎ型ＳｉＣ領域のいずれとも接触抵抗を十分に抑制しつつ接触可能であるのに対し、比較例のオーミックコンタクト電極はｎ型ＳｉＣ領域との接触抵抗が十分に抑制されないものと考えられる。
【０１１８】
なお、実際の半導体装置においては、オーミックコンタクト電極上に、Ａｌなどからなる配線が形成されることが多い。この場合、オーミックコンタクト電極から上記配線に向けて元素の分布を調査した場合に、元素の濃度が不連続になっている位置を、配線とオーミックコンタクト電極との界面（ＳｉＣウェハとは反対側の表面）であると判断することができる。
【０１１９】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１２０】
本発明の半導体装置は、ＳｉＣウェハに接触して配置される電極を備えた半導体装置に、特に有利に適用され得る。
【符号の説明】
【０１２１】
１  ＭＯＳＦＥＴ、３  ＪＦＥＴ、１０  ＳｉＣウェハ、１１  ｎ＋ＳｉＣ基板、１１Ａ  一方の主面、１１Ｂ  他方の主面、１２  ｎ−ＳｉＣ層、１２Ａ  第１の主面、１２Ｂ  第２の主面、１３  ｐボディ、１３Ａ  チャネル領域、１４  ｎ＋ソース領域、１５  ゲート酸化膜、１５Ａ  熱酸化膜、１６  ソースコンタクト電極、１７  ゲート電極、１８  ｐ＋領域、１９  ソース配線、２０  ドレイン電極、２１  パシベーション膜、２２  ソース電極、３０  ＳｉＣウェハ、３１  ｎ型基板、３２  第１のｐ型層、３３  ｎ型層、３４  第２のｐ型層、３４Ａ  上部表面、３５  第１のｎ型領域、３６  第１のｐ型領域、３７  第２のｎ型領域、３８  酸化膜、３９  ソースコンタクト電極、４１  ゲートコンタクト電極、４２  ドレインコンタクト電極、４３  第２のｐ型領域、４４  電位保持コンタクト電極、４５  ソース配線、４６  ゲート配線、４７  ドレイン配線、５１  Ｔｉ膜、５２  Ａｌ膜、５３  Ｓｉ膜、６１  ソース電極、６２  ゲート電極、６３  ドレイン電極、６４  パシベーション膜、７１  溝部、７１Ａ  底壁、７１Ｂ  側壁、９１  レジスト膜、９１Ａ  開口。
【図１】
0005522035.tif 000003
【図２】
0005522035.tif 000004
【図３】
0005522035.tif 000005
【図４】
0005522035.tif 000006
【図５】
0005522035.tif 000007
【図６】
0005522035.tif 000008
【図７】
0005522035.tif 000009
【図８】
0005522035.tif 000010
【図９】
0005522035.tif 000011
【図１０】
0005522035.tif 000012
【図１１】
0005522035.tif 000013
【図１２】
0005522035.tif 000014
【図１３】
0005522035.tif 000015
【図１４】
0005522035.tif 000016
【図１５】
0005522035.tif 000017
【図１６】
0005522035.tif 000018
【図１７】
0005522035.tif 000019
【図１８】
0005522035.tif 000020
【図１９】
0005522035.tif 000021
【図２１】
0005522035.tif 000022
【図２２】
0005522035.tif 000023
【図２０】
0005522035.tif 000024