(57)【特許請求の範囲】
【請求項１】
制御ゲート電極と、層間絶縁膜とが交互に積層された積層構造を形成する工程と、
前記制御ゲート電極と前記層間絶縁膜の積層方向に前記積層構造を貫通する貫通孔を形成する工程と、
前記貫通孔の内側の表面を覆う第１絶縁膜を形成する工程と、
前記第１絶縁膜の内側の表面を覆う電荷蓄積部を形成する工程と、
前記電荷蓄積部の内側の表面を覆う第２絶縁膜を形成する工程と、
前記第２絶縁膜の内側の表面を覆う半導体層を形成する工程と、
６００℃以下の温度の酸素を含む雰囲気に前記半導体層の表面を曝し、前記半導体層の前記表面から、前記半導体層と前記第２絶縁膜との間の界面にかけて酸化する工程と、
を備えている半導体装置の製造方法。
【請求項２】
前記半導体層は、粒界を有している請求項１記載の半導体装置の製造方法。
【請求項３】
前記半導体層は、層厚が２０ｎｍ以下である請求項１記載の半導体装置の製造方法。
【請求項４】
前記酸化する工程は、前記第２絶縁膜の膜厚の増加が０．３ｎｍ以下となるように行う請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
各種半導体装置において、絶縁膜と半導体の界面を制御する技術は非常に重要である。絶縁膜がフラッシュメモリで使用されているトンネル絶縁膜である場合、絶縁膜は制御ゲート電極と半導体層の間に印加される電界を基に、半導体中を流れるキャリアの伝導量を制御するだけでなく、電荷蓄積膜と半導体層との間の電子のやりとりを制御する役目も果たす。【０００３】
半導体層上のトンネル絶縁膜の形成方法としては、半導体層の表面を９００℃以上の高温で大気圧中の酸素分子ガスにさらす所謂熱酸化工程から、ＣＶＤ(Chemical Vapor Deposition)、ＨＴＯ(High Temperature Oxide)、ＡＬＤ(Atomic Layer Deposition)などによる８００℃〜９００℃以下の堆積によって絶縁膜を形成する工程に移行しつつある。これは、フラッシュメモリの構造自体が従来の平面型から３次元構造へ移行していることや、微細化が進み、素子間距離、素子間体積が小さくなることで、高熱処理時の体積変化を素子が吸収出来なくなり、プロセス自体がストレスの小さい低温プロセスにならざるを得ない背景がある。【０００４】
また、３次元構造においては、平面構造とは異なり、トンネル絶縁膜を堆積した後に半導体層を堆積する場合もある。例えば、特許文献１では、ＮＡＮＤストリングが従来の面内に平行ではなく垂直になっており、制御ゲート電極を最初に、チャネルＳｉ層を最後に作る手法を取っている。しかし、堆積系の絶縁膜と半導体層、また堆積系の絶縁膜と堆積系の半導体層は形成温度が低いために界面準位密度が高く、従来の高熱工程を経る構造に比べて移動度と信頼性が低く、特性にばらつきが出やすくなる。このため、書き込みおよび消去特性の劣化や、閾値ばらつきの増大による多値化の困難さにつながっている。【０００５】
この堆積系の半導体層と、堆積系の絶縁膜は液晶ディスプレイ用の薄膜トランジスタ(ＴＦＴ(Thin Film Transistor))でも使用されており、ガラス基板等の絶縁膜にアモルファスシリコンやポリシリコンを堆積し、チャネル層としている。しかし、この場合も上述した場合と同様に、移動度が低く、高速回路化が困難、閾値電圧が経過時間、ゲート電圧、および温度により変化する、などの不安定さを抱えている。この場合も移動度と信頼性を向上させる必要がある。【０００６】
Ｓｉ層と、このＳｉ層上に形成された絶縁膜（例えばＳｉＯ２膜）との界面には、Ｓｉのダングリングボンドに代表される欠陥が多く存在する。この欠陥群は界面準位を形成し、例えばスイッチング素子の代表的な構造であるＭＯＳＦＥＴ(Metal-Oxide-Silicon Field Effect Transistor)においては、移動度の低下や信頼性の劣化を引き起こし、スイッチング特性を低下させる。これを改善するため、従来は水素雰囲気中にてＭＯＳ構造を熱処理し、Ｓｉのダングリングボンドを水素終端、すなわちＳｉ−Ｈ結合を形成することで不活性化していた。【０００７】
しかし、近年、水素終端の問題が明らかになってきた。すなわち、Ｓｉ−Ｈ結合自体が巨大なダイポールを形成してキャリアの散乱源となる。また、フラッシュメモリにおいては、電界ストレス下においてＳｉ−Ｈ結合から水素が脱離してプログラム電圧Ｖｇｍの変動を引き起こす。このため、界面準位の多いＳｉＯ２膜とＳｉ層との積層構造においては、水素に代わる終端技術が必要となる。特に不揮発性メモリの構成要素であるトンネル膜は、３次元構造に対応するためにＣＶＤ(Chemical Vapor Deposition)など酸化温度の低温化が進んでおり、水素終端前の界面準位密度は増加の一途を辿っている。そのため、一般的に移動度が低く、オン電流Ｉｏｎを大きくするために高電圧化している。この高電圧化は、素子の信頼性劣化や多値化の弊害となっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−２６６１４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記事情を考慮してなされたものであって、半導体層と絶縁膜との界面準位密度の増加に起因する諸特性の劣化を抑制することのできる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の態様による半導体装置の製造方法は、制御ゲート電極と、層間絶縁膜とが交互に積層された積層構造を形成する工程と、前記制御ゲート電極と前記層間絶縁膜の積層方向に前記積層構造を貫通する貫通孔を形成する工程と、前記貫通孔の内側の表面を覆う第１絶縁膜を形成する工程と、前記第１絶縁膜の内側の表面を覆う電荷蓄積部を形成する工程と、前記電荷蓄積部の内側の表面を覆う第２絶縁膜を形成する工程と、前記第２絶縁膜の内側の表面を覆う半導体層を形成する工程と、酸素を含む雰囲気中で６００℃以下の温度で熱処理することにより前記半導体層と、前記第２絶縁膜との界面を酸化する工程と、を備えていることを特徴とする。【００１１】
また、第２の態様による半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、前記絶縁膜上に半導体層を形成する工程と、酸素を含む雰囲気中で６００℃以下の温度で熱処理することにより前記半導体層と、前記絶縁膜との界面を酸化する工程と、を備えていることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、半導体層と絶縁膜との界面準位密度の増加に起因する諸特性の劣化を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】酸素終端温度を変えたときの、界面準位密度を膜厚増加量との関係を示す図。
【図２】移動度と膜厚増加量との関係を示す図。
【図３】酸化膜の膜厚と、酸化による増加膜厚を０．３ｎｍにするに必要な時間との関係を示す図。
【図４】酸素終端に必要な時間の酸素温度依存性を示す図。
【図５】シリコン層と、絶縁膜との界面におけるＷＢを示す模型図。
【図６】シリコン層と、絶縁膜との界面におけるＰｂセンターを示す模型図。
【図７】図７（ａ）はＰｂセンターのＷＢ依存性を示す図、図７（ｂ）は酸化によるＰｂセンターのＷＢ依存性を示す図。
【図８】シリコン層と絶縁膜との界面を示す模型図。
【図９】移動度の、電界依存性を示す図。
【図１０】図１０（ａ）は酸素終端した場合における移動度のキャリア濃度依存性を示す図、図１０（ｂ）は水素終端した場合における移動度のキャリア濃度依存性を示す図。
【図１１】第１実施形態の製造方法を示す断面図。
【図１２】第１実施形態の製造方法を示す断面図。
【図１３】第１実施形態の製造方法を示す断面図。
【図１４】第１実施形態の製造方法を示す断面図。
【図１５】第１実施形態の製造方法を示す断面図。
【図１６】図１６（ａ）、１６（ｂ）は第１実施形態によって製造された不揮発性メモリの消去の高速化を説明する図。
【図１７】第１実施形態によって製造された不揮発性メモリのＩｄ−Ｖｇ特性を示す図。
【図１８】酸素終端した場合と、水素終端した場合の、それぞれの書き込みおよび消去特性を示す図。
【図１９】酸素終端した場合と、水素終端した場合の、ｅｎｄｕｒａｎｃｅ特性を示す図。
【図２０】図２０（ａ）乃至図２０（ｃ）は第２実施形態の製造方法を示す断面図。
【図２１】図２１（ａ）、２１（ｂ）は第２実施形態の製造方法を示す断面図。
【発明を実施するための形態】
【００１４】
（本発明の概要）
各実施形態を説明する前に、本発明の概要について説明する。
【００１５】
まず、本発明者達は、絶縁膜と半導体層（シリコン層）との界面における界面準位密度を低減するために、水素終端の代わりに酸素で終端することを考え、実験を行った。この実験は、以下のようにして行われた。
【００１６】
（１００）面を主面とするＳｉ基板を希フッ酸処理し、Ｓｉ基板を水素により終端した構造を形成する。この水素終端したＳｉ基板を窒素ガスのみの雰囲気下、基板温度を６００℃にまで上げＳｉ基板より水素を完全に脱離させる。
【００１７】
その後、チャンバー内の雰囲気を、例えば７６０ＴｏｒｒのＯ２ガスのみにし、シリコン基板の表面を例えば９５０℃に設定して２分３０秒間維持する。これにより、シリコン基板上に膜厚２．５ｎｍの酸化膜が形成される。このとき、シリコン基板と酸化膜との間に界面準位が残る。
【００１８】
その後、シリコン基板と、酸化膜との界面を酸素終端するために、チャンバー内の雰囲気を、全圧７４０Ｔｏｒｒ、分圧１４ＴｏｒｒのＯ２（Ｎ２＝６０Ｌ／ｍｉｎ、Ｏ２＝０．１２Ｌ／ｍｉｎ）を含む酸化ガス雰囲気とし、ヒーターを制御することにより酸化膜が形成されたシリコン基板の温度を６００℃以下に設定し３０分以上維持する。これにより、導入された酸素原子は界面近傍で拡散し、界面準位を終端し、もっともエネルギー的に安定な構造を形成する。
【００１９】
この上に例えば１５０ｎｍの膜厚のポリシリコンを堆積する。次に、Ｐを４ｋｅＶの加速電圧で４ｘ１０１５ｃｍ−２のドーズ量で打ち込み、１０５０℃でスパイクアニールを行いポリシリコン中の燐の活性化を行う。これにより、酸化膜上にポリシリコンの電極が形成される。
【００２０】
上記実験において、酸素終端する際の熱処理時間と界面準位密度の関係について調べた。３０分でも効果が見られるが、６０分以上処理することによって大きく界面準位密度が減少していること、そして１２時間後には一般的に使われている水素終端処理と同等の量まで低減し、ほぼ消滅していることがわかった。このときの、酸化膜の膜厚の増加は約０．２ｎｍであり、約１層分のＳｉＯ２膜が形成されたことがわかった。このように１層分の酸化が行われると共に界面準位密度が減少したのは、酸素が界面準位間に到達し、自発的に界面準位を終端したこと、そして温度が６００度と低いためにＳｉ−Ｓｉ間に酸素が入り、酸化が起きる確率が低いこと、かつ酸素圧力が低く単位時間当たりの酸素到達量が少ないために酸素がＳｉ−Ｓｉ間にアタックする頻度が少なくなったためと考えられる。これによって次に示す酸化の特異的な現象を抑えることが可能となる。
【００２１】
酸化は一層の酸化が終われば次の酸化が始まるわけではない。酸化と酸素終端は競合関係にあり、一層目の酸化が終わる前に次の層の酸化が始まる。これは酸化による利得エネルギーの大小によって説明される。従って、酸化温度が高く、かつ酸素の供給レートが高いと、酸素が拡散しやすく、一層目の酸化が終わる前に次の層の酸化が起きやすくなり、新しい欠陥が出来てしまう。すなわち、この欠陥によって酸化が促進されるため、高温高圧酸化は酸化レートが速くなる。逆に、酸化温度が低く、かつ酸素の供給レートが低いと酸素は拡散しにくく、酸化速度が遅くなるために次の層の酸化は起き難くなり、優先的に欠陥で酸化が起きるようになる。
【００２２】
また、上述の実験から、酸素終端する際の熱処理温度によって絶縁膜の膜厚が増加することがわかった。そこで、酸素終端する際の熱処理温度を変えたときの、絶縁膜の膜厚の増加と、界面準位密度との関係を調べる実験を行った。この実験結果を図１に示す。
【００２３】
図１は、熱処理温度を６００℃、８００℃、１０００℃と変えた場合の、絶縁膜の増加した膜厚と、界面準位密度との関係を示す図である。縦軸は酸素終端する前の界面準位密度の値を１００とし、それに対する割合［％］を示したものである。図１からわかるように、熱処理温度を１０００℃、８００℃、６００℃と下げるにつれて、絶縁膜の膜厚の変化に対する界面準位密度の変化量が大きくなっている。特に、６００℃において顕著に観察される。これは、６００℃において、欠陥のみの酸素終端が行われたことを如実に示す結果であり、高温（例えば１０００℃前後）での界面酸化処理が膜厚を制御しつつ界面準位密度を低減するのに不向きであることを示している。したがって、酸素終端する際の温度は、６００℃以下で行うことが好ましい。
【００２４】
また、酸素終端する際の温度が６００℃以下としても、膜厚の増加は０．３ｎｍ以下に抑えるのが良い。これは１層を酸化しきると次の層の酸化が始まるのであるが、このときに新しく界面準位が生成される位置が上述したようにＳｉＯ２膜とＳｉ層との界面から０．３ｎｍほど下方であること、そして０．３ｎｍ以上酸化すると再び界面準位密度が増加するからである。６００℃以下、かつ１２時間以下で界面を酸化し、増膜を０．３ｎｍ以下に抑えることによって、この界面準位を酸化終端しつつ、界面準位を含む層を酸化しきったところで酸化を止めることが可能となる。それ以上酸化するとなると、次の層の酸化、すなわち界面準位生成＋酸化が起きるため、また界面準位密度が増加することになる。
【００２５】
次に、８×１０１１ｃｍ−２の界面準位密度を有する、ＳｉＯ２膜とＳｉ層との界面を６００℃で酸化した場合の界面における酸化量（酸化膜の膜厚の増加量）とユニバーサル移動度との関係を図２に示す。図２からわかるように、酸化量が０．２５ｎｍまでは移動度が上昇しているが、０．３ｎｍより大きくなると、逆に低下していることが分かる。これは次の層の酸化が起きたために、界面準位密度が増加したことによると考えられる。
【００２６】
また、界面準位の低減のために酸化量を０．３ｎｍ以下で抑えるためには、酸化膜の膜厚が２．５ｎｍの場合の酸化時間は３０分以上、１２時間程度が有効であるが、膜厚が薄くなるとその必要酸化時間は短くなる。これは膜厚が薄くなると界面に到達する酸素量が増加し、酸化レートが早くなるためである。初期膜厚を変えた場合の、酸化による増加膜厚を０．３ｎｍに抑えるために必要な時間を図３に示す。それぞれの膜厚において、図３に示す時間以内で酸化時間をとどめておけば、膜厚の増加を０．３ｎｍ以下に抑えつつ界面準位を酸素で終端し、界面特性を改善させることができる。
【００２７】
加えて、６００℃での酸化時間は３０分間以上が典型的だが、界面が酸化終端されるのであればこれより短くても構わない。また、プロセス上許されるのであれば、２時間以上処理しても構わないが、長時間処理は製品のスループットを下げるので好ましくない。炉内の一括処理をするとしても、２時間以内が理想である。また、界面が酸化されるのであれば温度は６００℃よりも低くても構わないが、温度の低下とともにＳｉ中の酸素の拡散速度は大幅に遅くなるため、処理時間も長くなる。酸素終端温度と、厚さ１０ｎｍのＳｉ層を酸素が拡散し、ＳｉＯ２膜とＳｉ層との界面を十分に酸素終端するために必要な時間との関係を図４に示す。この図４からわかるように、処理時間を２時間以内とした場合、温度は５００℃以上であることが必要となる。これ以下の温度で効果を発現するためには非常に長い時間が必要であり、スループットを考えると非現実的である。
【００２８】
以上の実験結果から、半導体層と絶縁膜との界面準位密度の増加を抑制するためには、
半導体層上に形成した絶縁膜に対して、６００度以下でＯ２を導入し、半導体層と絶縁膜との界面に浸透させ、０．３ｎｍ以下の範囲で半導体層を酸化することが重要である。すなわち、「界面準位を酸素で終端し、界面準位を含む層のみを酸化したところで酸化を留める」ことが重要である。これを実現させるために、本発明の一実施形態では、６００℃以下という低い温度でＳｉＯ２膜とＳｉ層との界面の酸化を行う。６００℃では酸化が極めて遅いために、エネルギー的に安定なＳｉ−Ｓｉの酸化よりもエネルギー的に不安定な界面準位の酸化を優先的に、かつ選択的に行うことができる。
【００２９】
図５乃至図７（ｂ）に、６００℃での選択的な酸化を検証した結果を示す。先述したように、界面付近のＳｉ−Ｓｉ結合に酸素が導入されると、酸化の進行に伴って界面準位が形成され、深さにして０．３ｎｍ以下に向かい合わせで存在する（図５）。この界面準位にはＳｉが一つ抜けて出来るWeakly binding interface state（以下、ＷＢと云う）と、このＷＢが連続、または交互に形成されて２次的に発生するＰｂセンターが存在する（図６）。両者の間には２乗の関係があるが、ＷＢはＳｉのダングリングボンドが隣り合っているため、Ｏ２が到達した場合に、ＰｂセンターよりもＯ２を解離吸着させやすい特徴がある。
【００３０】
この特徴を利用して、６００℃で界面を酸化した場合のＷＢとＰｂセンターの変化を観察した。図７（ａ）は各種酸化条件におけるＰｂセンター密度とＷＢの絶対値を示し、図７（ｂ）は酸化前後におけるＰｂセンター密度とＷＢの相対値を示す。図７（ｂ）の相対値算出の際には、図７（ａ）の一番右上にある点、すなわち８５０℃で形成した、もっとも界面準位の多い膜を基準（母数）とし、左側にある点を子数とした。まず、図７（ｂ)の右側の線に沿う関係に着目すると、ＳｉをＯ２で酸化した場合、酸化条件によらず、ＷＢとＰｂセンターは一定の関係にあることがわかる。これは温度が高いために、Ｓｉ−Ｓｉ結合に酸素が導入するのに十分な熱が与えられており、Ｓｉ−Ｓｉの酸化が進行するためである。一方、図7（ｂ）の左側の線に沿う関係に着目すると、このようにして形成したＳｉＯ２膜とＳｉ層の積層構造を６００℃で酸化した場合、ＷＢとＰｂセンターの関係が崩れてくる。すなわち、６００℃で酸化した場合には、Ｓｉを酸化した場合に比べて、Ｐｂセンター密度の変化に対するＷＢの変化が大きい。ＷＢと、ＷＢが連続に形成されることで２次的に発生するＰｂセンターの関係が崩れ、ＷＢの数が優先的に減少しているのである。これは温度が６００℃と低く、Ｓｉ−Ｓｉを破壊するために必要な熱量が足りないためにＳｉのダングリングボンドが優先的に酸化されていること、すなわちＳｉのダングリングボンドが隣接しているＷＢが優先的に酸化されていることを示している。このように、６００℃ではＳｉＯ２膜とＳｉ層との界面のダングリングボンドの選択的な酸化が可能であり、膜厚の増加を抑えながら界面準位密度を低減することが可能である。
【００３１】
このときの界面近傍の模型図を図８に示す。図８からわかるように、シリコン層と、ゲート絶縁膜との間の界面準位は酸素で終端されている。この構造は、界面準位を有する構造に比べてエネルギー的に安定である。
【００３２】
注意しなければいけないのは、既に形成されているＳｉＯ２膜とＳｉ層との積層構造におけるＳｉ基板、アモルファスシリコンチャネル、ポリシリコンチャネルに対して６００℃以下の酸化を行うということである。Ｓｉ基板、アモルファスシリコンチャネル、ポリシリコンチャネルを直接６００℃で酸化しても、界面準位密度の多いＳｉＯ２膜とＳｉ層の積層構造が形成されるのみである。これは温度が低いために酸化誘起歪みを緩和しないまま酸化が進行し、結果としてＳｉＯ２膜とＳｉ層との界面に大きな圧縮歪みが印加され、界面で発生する欠陥が多くなるためである。従って、既存のＳｉＯ２膜とＳｉ層との積層構造の界面に存在する欠陥を６００℃という低温で選択的に酸化終端することに特徴がある。
【００３３】
上述の実験は、Ｓｉ層上にＳｉＯ２膜を形成し、露出しているＳｉＯ２膜側からＳｉＯ２膜とＳｉ層との界面を酸素終端したが、ＳｉＯ２膜上にＳｉ層上を形成し、露出しているＳｉ層側からＳｉＯ２膜とＳｉ層との界面を酸素終端しても同様の効果を得ることができる。これは、酸化温度が６００℃以下という低温で行うが故の効果であることに注意が必要である。高温酸化であれば、Ｓｉ層自体の酸化が優位に進行するので、Ｓｉ層側からＳｉＯ２膜とＳｉ層との界面を酸素終端するのは難しい。
【００３４】
さらに、Ｓｉ層が多結晶である場合、Ｓｉ層側から酸素を導入することにより、その粒界のダングリングボンドを終端している水素原子も酸素原子で置換できる。これも移動度の向上に寄与する。これは、酸素原子は水素原子に比べて電荷移動が小さく、発生する光学フォノンが小さいためである。
【００３５】
また、上述した酸素終端は、６００℃以下と低温なので、何らかの理由でプロセス温度の上限に制約があり、界面準位密度が高い積層構造に特に有効である。このような積層構造としては、ＣＶＤ、ＨＴＯ、ＡＬＤなどの堆積法により形成された絶縁膜と半導体層、また堆積法を用いて形成された絶縁膜と堆積法を用いて形成された半導体層などが挙げられる。
【００３６】
以上、シリコン酸化膜とＳｉ層との界面構造を例に説明したが、無論、類似の結合状態を持つシリコン酸窒化膜とＳｉ層との界面構造でも同様の効果が期待できる。さらに、この効果は絶縁膜と半導体層の界面に存在する界面準位に起因するものなので、他の酸化膜と半導体層との界面であってもかまわない。重要なのは、半導体層を酸化し、新たな酸化層を作る温度、時間以下の条件で界面に存在する欠陥を酸素終端することである。例えば絶縁膜は窒化膜であってもよいし、酸窒化膜であってもよい。
【００３７】
次に、ＳｉＯ２膜よりも誘電率の高いＨｉｇｈ−ｋ膜（例えば、ＨｆＳｉＯ、ＨｆＳｉＯＮ等）を、Ｓｉ層上に形成されたＳｉＯ２膜の上に更に形成した場合について実験を行った。
【００３８】
Ｈｉｇｈ−ｋ膜を堆積する前に、ＳｉＯ２膜とＳｉ層との界面の界面準位を酸素終端した場合と、酸素終端せずにＨｉｇｈ−ｋ膜と堆積した場合の移動度に関する電界依存性を調べ、その結果を図９に示す。なお、Ｈｉｇｈ−ｋ膜を堆積した後のプロセスは双方とも同じプロセスとした。図９から、酸素終端してからＨｉｇｈ−ｋ膜を堆積することによって移動度の低下が抑えられていることがわかる。これは、ＳｉＯ２膜とＳｉ層との界面の界面準位を酸素終端し、かつ１層の酸化で留め、原子レベルでフラットなＳｉＯ２膜とＳｉ層との界面を実現したことが原因である。原子レベルでフラットな界面は、ＳｉＯ２膜とＳｉ層との界面における不安定な結合状態や、それに起因する格子間Ｓｉを低減し、かつＳｉＯ２膜とＳｉ層との接触面積を低減する。これらによって、Ｈｉｇｈ−ｋ膜を堆積する最中にＳｉＯ２膜とＳｉ層との界面で起こる下記の反応
ＳｉＯ２＋Ｓｉ→２ＳｉＯ
と、これに伴うＳｉＯのＨｉｇｈ−ｋ膜中への拡散を抑えることができる。このため、Ｈｉｇｈ−ｋ膜中へのＳｉの拡散を抑えられ、結果、Ｓｉの拡散が引き起こすＨｉｇｈ−ｋ膜の熱的安定性の劣化、局所的な結晶化や粒界の発生による絶縁性の低下、ＳｉとＨｉｇｈ−ｋの並在による酸素欠損の発生、それらが起因するフェルミレベルピニング、リモートクーロン散乱等による移動度の低下を抑制することができる。  したがって、Ｈｉｇｈ−ｋ膜を堆積する前に、ＳｉＯ２膜とＳｉ層との界面の界面準位密度を低減することが重要であることがわかる。
【００３９】
なお、ここではＨｉｇｈ−Ｋ膜を例に用いて説明したが、他の材料膜であっても同様の効果が期待できる。すなわち、酸化膜/半導体界面を有する積層構造に、異種材料の膜を形成する場合、異種材料の膜を形成する前に酸素を界面に導入する方が好ましい。
【００４０】
なお、上述したプロセスにおいては、半導体層と絶縁膜との界面を酸素で終端させるのにＯ２ガスを用いたが、酸素原子はオゾンまたはラジカルとして用いてもよい。
【００４１】
上述した酸素終端プロセスと従来の水素終端プロセスとの違いに起因するトランジスタの移動度の違いを説明する。図１０（ａ）、１０（ｂ）は移動度に関するシリコン層１７中のキャリア濃度Ｎｓ依存性を示したもので、図１０（ａ）は酸素終端プロセスを用いたトランジスタ、図１０（ｂ）は水素終端プロセスを用いたトランジスタに係わる。図１０（ｂ）からわかるように、酸素終端した場合は、キャリア濃度の減少に伴って移動度はほぼ直線的に増加し、Ｓｉユニバーサルとほぼ同等の挙動を示す。これに対して、水素終端した場合は、キャリア濃度の減少に伴って移動度は増加するが、ある値よりも低くなると、移動も減少する。これはＳｉ−Ｈによる光学フォノン散乱を受けていることを示唆している。
【００４２】
（第１実施形態）
次に、第１実施形態による半導体装置の製造方法を説明する。本実施形態の製造方法によって製造される半導体装置は、ドーピングされたポリシリコンなどからなる制御ゲート電極と、シリコン酸化膜などからなる層間絶縁膜を多重に堆積させた積層構造を有するＭＯＮＯＳ型の不揮発性メモリあって、複数のメモリセルを備えている。本実施形態の不揮発性メモリの製造方法について図１１乃至図１５を参照して説明する。
【００４３】
まず、ドーピングされたポリシリコンなどからなる制御ゲート電極１１と、シリコン酸化膜などからなる層間絶縁膜１２を多重に堆積させた積層構造１０を形成する（図１１）。続いて、例えばドライエッチング用いて、積層構造１０の中央部に積層方向に貫通孔１３を開ける（図１２）。
【００４４】
積層構造１０の貫通孔１３の内壁を覆うように、高誘電率絶縁膜やシリコン酸化膜からなる電荷ブロック絶縁膜１４を形成する。さらに、この電荷ブロック絶縁膜１４の内壁を覆うように、Ｈｆ、Ｚｒ、Ｗ、Ｔｉのいずれかと、ＳｉＮとを含み、内側の面に凸型形状を有する電荷蓄積部１５を離散的に形成する（図１３）。なお、電荷蓄積部１５は、図１３においては、断面が台形形状としたが、断面が円形状であってもよい。また、電荷ブロック絶縁膜１４との接触面が離散的であったが、連続していてもよい。続いて、この電荷蓄積部１５を覆うようにシリコン酸化膜などからなるトンネル絶縁膜１６を形成し、このトンネル絶縁膜１６の内壁を覆うように、多結晶シリコンのチャネル半導体層１７を形成する（図１３）。このように、積層構造１０の貫通孔１０内に電荷ブロック絶縁膜１４、電荷蓄積部１５、トンネル絶縁膜１６、およびチャネル半導体層１７の積層膜が形成されるため、貫通孔１３の径は、積層膜の形成前に比べて小さくなる。
【００４５】
次に、図１４に示すように、温度を６００℃以下に保ち、雰囲気中にＯ２を導入し、３０分間以上熱処理する。貫通孔１３の中に酸素が拡散し、チャネル半導体層１７となるシリコン層の表面を酸化しつつ、酸素がトンネル絶縁膜１６とシリコン層１７との界面まで到達し、界面準位を酸化する。なお、この界面準位の酸化によるトンネル絶縁膜１６の膜厚の増加は、界面準位密度の増加を抑制するために、上述したように０．３ｎｍ以下であることが好ましい。
【００４６】
続いて、図１５に示すように、芯となるＳｉＮ膜１８を形成し、その後、セレクトゲート、周辺回路等の形成を行い、デバイスを完成する。
【００４７】
なお、電荷ブロック絶縁膜１４として、ＬＰＣＶＤ(Low Pressure Chemical Vapor Deposition)法を用いてジクロルシランと亜酸化窒素で６００℃〜８００℃の高温でシリコン酸化膜を形成してもよい。また、３ＤＭＡＳ（Tris[dimethylamino]Silane）、ＢＴＢＡＳ（BIS[TertiaryButylAmino]Silane）、オゾンを原料に４００℃〜６００℃の温度帯でＡＬＤ(Atomic Layer Deposition)法を用いてシリコン酸化膜を形成してもよい。また、電荷ブロック絶縁膜１４としてアルミナ膜を形成する場合は、トリメチルアルミニウムとオゾン（または水蒸気）を原料にして５００℃〜８００℃の温度帯でＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)法、２００℃〜４００℃の温度帯においてＡＬＤ法を用いて行う。
【００４８】
また、電荷蓄積部１５は、５ｎｍ程度以下の薄膜を成膜することによって形成する。成膜には、２００℃〜４００℃のＡＬＤ法を用いてもよいし、５００℃〜８００℃のＭＯＣＶＤ法を用いてもよい。ＡＬＤ法で形成した場合、薄膜域での膜厚制御性が良好な点、穴の内壁にカバレッジよく成膜可能であるなどの利点がある。Ｈｆ原料には、ＴＥＭＡＨ（tetrakis(ethylmethylamido)hafnium）、ＴＤＥＡＨ（tetrakis(diethylamino)hafnium）、ＨＴＢ（hafnium tetra-tert-butoxide）などの有機ソースを用いると良い。その他の金属に関しても同様である。また、電荷蓄積部１５を酸化物や窒化物で形成したい場合は、成膜中にオゾンなどを流して酸化してもよいし、アニールを酸素ガス雰囲気、アンモニアガス雰囲気などで行って形成してもよい。
【００４９】
トンネル絶縁膜１６は、シリコン酸化膜の場合について説明したが、他の材料でもかまわない。例えばＯＮＯ（Oxide-Nitride-Oxide）構造のトンネル絶縁膜を用いる場合は、上記シリコン酸化膜の形成途中にＡＬＤ法、ＬＰＣＶＤ法、プラズマ窒化法を用いてシリコン窒化膜を形成すればよい。ＡＬＤ法では３００℃〜５００℃、ＬＰＣＶＤ法では６００℃〜８００℃の温度でジクロルシランとアンモニアを用いて成膜すればよい。ＯＮＯ構造では書き込みおよび消去特性の向上が期待できる。また、ＯＮＯ構造を２個さらに積層したＯＮＯＮＯ（Oxide-Nitride-Oxide-Nitride-Oxide）構造、Ｓｉドット層をＮ層の代わりに挿入したＯＳＯ（Oxide-Silicon-Oxide）構造、ＯＳＯＳＯ（Oxide-Silicon-Oxide-Silicon-Oxide）構造を用いることも可能である。ＯＮＯＮＯ構造、ＯＳＯ構造、ＯＳＯＳＯ構造では、ＯＮＯ構造以上に書き込みおよび消去特性の向上が期待できる。これは、図１６（ａ）、１６（ｂ）に示すように、電荷蓄積部側に蓄積層からの電子の放出を補助するバンド構造が出来るために、正孔注入に加えて電子放出という形で消去することになり、消去の高速化が図れることによる。
【００５０】
そしてチャネル半導体層１７は、膜厚が２０ｎｍのアモルファスシリコンを堆積し、その後７００℃以上の高温でアニールし、結晶化させることで形成する。アニールは、アモルファスシリコンが結晶化する程度の温度であればよい。したがって、チャネル半導体層１７には粒界が存在する。そして、トンネル絶縁膜１６とチャネル半導体層１７との界面が酸化されて、界面準位密度を低下させるためには、チャネル半導体層１７の層厚は２０ｎｍ以下であることが好ましい。
【００５１】
次に、本実施形態によって製造された不揮発性メモリの特性と比較例の不揮発性メモリの特性について、図１７乃至図１９を参照して説明する。本実施形態の不揮発性メモリは、シリコン層とトンネル絶縁膜との界面準位を酸素終端した３次元ＭＯＮＯＳ構造を有しているのに対して、比較例の不揮発性メモリは、水素終端した３次元ＭＯＮＯＳ構造を有している。なお、酸素終端するための温度は６００℃であったのに対して水素終端する温度は４５０℃であった。
【００５２】
界面準位を酸素で終端する本実施形態は、比較例に比べて、ドレイン電流Ｉｄとゲート電圧Ｖｇとの関係を示すＩｄ−Ｖｇ特性が大幅に向上するとともに（図１７）、書き込み、消去が大幅に改善されている（図１８）。また、図１９に示すように、ｅｎｄｕｒａｎｃｅ特性が向上し、超寿命化している。
【００５３】
これは、ＳｉＯ２膜（トンネル絶縁膜１６）とＳｉ層１７との界面の界面準位を酸素終端し、かつ１層の酸化で留めフラットなＳｉＯ２膜とＳｉ層との界面を実現することによって、ＳｉＯ２膜とＳｉ層との界面における不安定な結合状態やそれに起因する格子間Ｓｉを低減させ、かつＳｉＯ２膜とＳｉ層との接触面積を低減したことが原因である。
【００５４】
また、６００℃以下という低温であるため、チャネルＳｉ層の表面は数原子層酸化されるに留まり、チャネル層の厚さに対する影響は極めて軽微でドレイン電流Ｉｄを低下させるようなことはなく、むしろ界面準位低減によるドレイン電流Ｉｄの向上の効果が大きいため、移動度は大きく上昇する。
【００５５】
また、チャネルの移動度が向上することで、書き込み時の電子や消去時の正孔が増加するため、書込み消去特性は向上する。
【００５６】
また、界面を強いＳｉ−Ｏ結合とすることによって、後の芯ＳｉＮ膜１８を堆積する最中にＳｉＯ２膜とＳｉ層との界面で起こる下記の反応
ＳｉＯ２＋Ｓｉ→２ＳｉＯ
を抑えることができ、トンネル絶縁膜中へのＳｉの拡散を抑えられ、結果としてＳｉの拡散が引き起こすトンネル絶縁膜中の欠陥の発生による信頼性の低下も抑制することができる。
【００５７】
このように、酸素終端は、Ｓｉ−Ｓｉ結合の酸化を極力抑え、選択的にＳｉのダングリングボンドやＳｉ−Ｈのみを酸化できる弱酸化条件で、ＳｉＯ２膜とＳｉ層との積層構造を熱処理する。特に、本実施形態のようなＢｉＣＳ構造においては、チャネルＳｉ層１７越しにＳｉＯ２膜１６とＳｉ層１７との界面を酸素終端する。ＳｉのダングリングボンドやＳｉ−ＨがＳｉ−Ｏに変化するため、移動度と信頼性が向上する。
【００５８】
更に、酸素終端を行わない従来の製造方法において、芯となるＳｉＮ層１８の成膜工程における高温水素雰囲気中で発生していたＳｉ−Ｈからの水素の脱離によるＳｉダングリングボンドの形成もなくなるため、後工程によるしきい値電圧のばらつきを抑えることも可能となる。つまり、トンネル絶縁膜上に形成する、堆積Ｓｉに代表されるキャリアの導電層の移動度と信頼性を向上させることが可能であり、素子の低電圧化、超寿命化に貢献する。
【００５９】
また、Ｓｉ層越しに、絶縁膜とＳｉ層との界面を酸化する際、Ｓｉ層の表面にはＳｉＯ２層が形成される。このＳｉＯ２層はＯ２の拡散を遅くする効果がある。すなわち、シンタ時間の増加に伴いＳｉＯ２膜とＳｉ層との界面の増膜量が減少する特徴を有する。これは処理時間当たりのＳｉＯ２膜とＳｉ層との界面の酸化量を下げるため、酸化による膜厚変動を抑える効果があり、改善処理の時間に対するマージンを広げることになる。しかも、キャリアが走るのはＳｉＯ２膜とＳｉ層との界面である上、６００℃ではＳｉ層の表面の酸化量は約１ｎｍ程度と小さいため、Ｓｉ層の表面側の酸化によるＳｉ膜厚の減少はキャリアの流れを妨げることにはならない。
【００６０】
なお、本実施形態においては、酸素終端するための、６００℃での酸化時間を３０分間以上としたが、界面が酸化終端されるのであればこれよりも短くても構わない。また、プロセス上許されるのであれば、２時間以上処理しても構わないが、長時間処理は製品のスループットを下げるので好ましくない。また、界面が酸化されるのであれば温度は６００℃よりも低くても構わないが、温度の低下とともにＳｉ中の酸素の拡散速度は大幅に遅くなるため、処理時間も長くなる。処理時間を２時間以内とするのであれば、温度は５００℃以上とするのが良い。
【００６１】
以上説明したように、本実施形態によれば、半導体層と絶縁膜との界面準位密度の増加に起因する移動度および信頼性の低下を抑制することができる。
【００６２】
また、本実施形態の製造方法によって製造される不揮発性メモリは、さらなる書込み消去等のメモリーウィンドウの拡大を実現できるだけでなく、超寿命化も実現することができ、３次元構造化のデメリットであった界面特性の劣化の問題を解決することができる。
【００６３】
（第２実施形態）
次に、第２実施形態による半導体装置の製造方法を説明する。本実施形態の製造方法によって製造される半導体装置は、薄膜トランジスタ（ＴＦＴ）を備えている。このＴＦＴは、ＳｉＯ２などの絶縁膜基板上に形成されたポリシリコンや金属からなるゲート電極と、ＳｉＯ２膜などからなるゲート絶縁膜と、ポリシリコンや金属からなるソース端子および、ドレイン端子と、ポリシリコンやアモルファスシリコンからなるチャネル半導体層とを備えている。本実施形態のＴＦＴの製造方法について図２０（ａ）乃至図２１（ｂ）を参照して説明する。
【００６４】
まず、表面にＳｉＯ２膜３１が形成されたＳｉ基板（図示せず）をＳＨ処理し、ＳｉＯ２膜３１の表面に吸着した不純物を除去する。続いて、この上に例えばシラン（ＳｉＨ４）を原料ガスとして用いたプラズマＣＶＤ法によりアモルファスシリコンを形成する。その後、アモルファスシリコン中の水素を４００℃〜４５０℃の熱処理で除去した後、例えば、ＸｅＣｌエキシマレーザアニールによりアモルファスシリコンを結晶化して多結晶シリコンにする。次に、Ｐ（燐）を４ｋｅＶの加速電圧で４ｘ１０１５ｃｍ−２のドーズ量で打ち込み、４５０℃〜６００℃で１時間アニールを行いポリシリコン中の燐の活性化を行う。その後、ポリシリコンをゲート電極形状にパターニングすることにより、ＳｉＯ２膜３１上にポリシリコンのゲート電極３２が形成される（図２０（ａ））。
【００６５】
次に、図２０（ｂ）に示すように、例えばＡＬＤ法を用いて５００℃で、ゲート電極３２を覆うようにＳｉＯ２からなるゲート絶縁膜３３を形成する。続いて、ゲート絶縁膜３３上に、金属膜、例えばＡｌ膜を形成し、このＡｌ膜をパターニングすることにより、ゲート電極３２の両側のゲート絶縁膜３３の直上に、ソース端子３４およびドレイン端子３５を形成する（図２０（ｃ））。
【００６６】
次に、例えばＳｉＨ４を用いてアモルファスシリコン層を全面に堆積し、その後、エキシマレーザーを照射し基板上のアモルファスシリコン層を局所的に加熱溶融して結晶化させ、チャネル半導体層となる多結晶シリコン層３６を形成する（図２１（ａ））。このとき、多結晶シリコン層３６とゲート絶縁膜３３との間の界面には界面準位（×印で表示）が生じる。
【００６７】
次に、例えば分圧１０ＴｏｒｒのＯ２を含む酸化雰囲気中で、基板の温度を６００℃以下に設定し３０分以上維持する。これにより、多結晶シリコン層３６表面から導入された酸素原子は多結晶シリコン層３６と、ゲート絶縁膜３３との間の界面近傍まで拡散し、界面が酸素で終端される（図２１（ｂ））。
【００６８】
なお、第１実施形態と同様に、ゲート絶縁膜３３とチャネル半導体層３６との界面が酸化されて、界面準位密度を低下させるためには、チャネル半導体層１７の層厚は２０ｎｍ以下であることが好ましい。また、この界面を酸素で終端する処理によるゲート絶縁膜３３の膜厚の増加は、界面準位密度の増加を抑制するために、上述したように０．３ｎｍ以下であることが好ましい。
【００６９】
従来は、界面準位を低減し、移動度を向上させるために、１０００℃の熱処理が必要であった。そして、これを可能とするために、基板には１０００℃以上の耐熱性のある高価な石英基板が使われていた。しかしながら、図１６（ｂ）、１６（ｄ）を用いて説明したように、本実施形態のような酸素終端技術を使用することで移動度の向上が実現できる。したがって、耐熱性のない安価なガラス基板（概ね６００℃以下）でも特性の改善が可能となり、結果として素子単価の大幅な低減が可能となる。
【００７０】
また、本実施形態においては、多結晶シリコン層３６を通して酸素終端しているので、チャネル半導体層３６の表面には１ｎｍ〜２ｎｍ程度の酸化膜（表面酸化膜）が形成されるが、これはこの後に堆積される保護膜（例えば、ＳｉＮ膜）の形成時にＮＨ３ガスの、チャネルへの侵入を抑制する効果を有する。チャネル中に水素基が混入すると、それはキャリアの散乱減となるために移動度が低下するが、酸素終端時の２次的な効果（表面酸化）によって抑制することが可能である。さらに、表面酸化膜は酸素の拡散速度も抑える効果がある。すなわち、ゲート絶縁膜と半導体層との界面の酸化を自己抑制する効果があるため、界面酸化量に対する時間のマージンが大きくなり、過酸化による移動度の低下を抑制することが可能となる。
【００７１】
以上説明したように、本実施形態によれば、半導体層と絶縁膜との界面準位密度の増加に起因する移動度および信頼性の低下を抑制することができる。
【００７２】
以上説明したように、本発明の各実施形態によれば、シリコン基板とゲート絶縁膜の界面に６００度Ｃ以下で酸素を導入し界面に浸透させて、界面準位に定着させることができる。このため、バンドギャップ中の界面準位が下がり、界面準位によるトランジスタの閾値の変動を抑制することができる。また、キャリア散乱における光学フォノンの生成が低減されるので、安定な界面構造を持った絶縁膜が形成され、素子の電流駆動能力の低下を伴わない信頼性の高い半導体装置を製造することができる。
【符号の説明】
【００７３】
１０  積層構造
１１  制御ゲート電極
１２  層間絶縁膜
１３  貫通孔
１４  電荷ブロック絶縁膜
１５  電荷蓄積部
１６  トンネル絶縁膜
１７  チャネル半導体層
１８  ＳｉＮ膜
３１  ＳｉＯ２膜
３２  ゲート電極
３３  ゲート絶縁膜
３４  ソース端子
３５  ドレイン端子
３６  チャネル半導体層
【図３】
0005518880.tif 000002
【図４】
0005518880.tif 000003
【図９】
0005518880.tif 000004
【図１０】
0005518880.tif 000005
【図１１】
0005518880.tif 000006
【図１２】
0005518880.tif 000007
【図１３】
0005518880.tif 000008
【図１４】
0005518880.tif 000009
【図１５】
0005518880.tif 000010
【図１６】
0005518880.tif 000011
【図１７】
0005518880.tif 000012
【図１８】
0005518880.tif 000013
【図１９】
0005518880.tif 000014
【図２０】
0005518880.tif 000015
【図２１】
0005518880.tif 000016
【図１】
0005518880.tif 000017
【図２】
0005518880.tif 000018
【図５】
0005518880.tif 000019
【図６】
0005518880.tif 000020
【図７】
0005518880.tif 000021
【図８】
0005518880.tif 000022