(57)【特許請求の範囲】
【請求項１】
シリコン基板上にシリコン酸化膜からなる素子分離領域を形成することにより、シリコン基板表層に素子領域を画成し、該素子領域全面に第１絶縁膜を形成し、該第１絶縁膜の上に金属膜からなるゲート電極膜を形成し、さらに該ゲート電極膜の上に第２絶縁膜を形成し、フォトエッチング工程によりレジストパターンをマスクとしてゲート電極体となる部分を残して、前記第１絶縁膜、前記ゲート電極膜および前記第２絶縁膜を除去することにより、前記ゲート電極膜の上面のみが第２絶縁膜で被覆されたゲート電極体を形成する第１工程と、
前記ゲート電極体及び素子分離領域をマスクとして自己整合により前記シリコン基板をエッチングする第２工程と、
前記ゲート電極膜の上面のみが前記第２絶縁膜で被覆された状態で、前記シリコン基板上全体に第３絶縁膜を被着し、異方性エッチングにより該第３絶縁膜をエッチバックして前記ゲートの側面に前記第３絶縁膜からなるサイドウォールを形成する第３工程と、
前記シリコン基板をめっき液に浸漬して、前記シリコン基板のエッチング領域にのみ、ソース／ドレインとなる金属膜を、無電解めっき法により選択的に形成する第４工程と、を備えることを特徴とするショットキー接合ＦＥＴの製造方法。
【請求項２】
前記ソース・ドレインの金属膜は、金、白金、銀、銅、パラジウム、ニッケル、コバルト、ルテニウムの群から選ばれた一種の金属若しくは二種以上を組み合わせた合金又は少なくとも一種を含む合金であることを特徴とする請求項１に記載のショットキー接合ＦＥＴの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関し、特に、ソース／ドレインにショットキー接合を利用した電界効果トランジスタの製造方法に関する。
【背景技術】
【０００２】
従来、一枚の基板上に多数の回路素子（例えば、トランジスタ）と配線が作り込まれた半導体装置（集積回路）が知られている。この半導体装置を構成する半導体素子としては、例えば、シリコン基板表層に画成された素子領域にチャネル領域を隔てて形成された一対のソース／ドレインと、チャネル領域上にゲート絶縁膜を介してポリシリコン層が形成されたゲートと、を備えた電界効果トランジスタ（ＦＥＴ：FieldEffectTransistor）が知られている。
半導体装置の分野においては、高速化・高集積化を実現するために半導体素子の微細化が要求され、例えば、ＦＥＴのゲート長を短くしたり、ゲート絶縁膜をさらに薄くしたりすることにより微細化が図られている。【０００３】
また、ＦＥＴのソース／ドレインを、シリコン基板に不純物をドープして形成される拡散層で構成するのではなく、金属によって構成する技術が提案されている（例えば、非特許文献１）。かかる技術によれば、ソース／ドレインを拡散層で構成する場合に比較して、浅い接合を形成することが容易で、しかも圧倒的に低抵抗とすることが可能となる。
このようにソース／ドレインを、金属／シリコン基板によるショットキー接合で実現したＦＥＴは、ショットキー接合ＦＥＴと呼ばれている。【０００４】
以下、従来利用されているショットキー接合ＦＥＴの製造方法の典型例について、図面を参照して説明する。
図２は、従来のショットキー接合ＦＥＴの製造過程の一例について示す説明図である。
図２には、シリコン基板２０１上にゲート２１２を形成した後のソース／ドレインの形成について示している。すなわち、図２Ａに示す前段において、一般的な半導体装置の製造工程によりシリコン基板１０１上にショットキー接合ＦＥＴ２０のゲート２１２が形成されている。
なお、ゲート２１２は、ゲート絶縁膜２０３、ゲート電極２０４、ゲート電極をカバーする絶縁膜２０５で構成されている。ここで、ゲート電極２０４は、金属若しくは金属的な導電性を持つ化合物（例えば、Ｎｉ，Ｃｏ，Ｐｔ又はこれらの合金）により形成された、電子の移動を制御するためのいわゆるゲートの役割をする電極である。【０００５】
図２Ａは、シリコン基板２０１の全面にゲート絶縁膜２０３、ゲート電極２０４及び絶縁膜２０５を形成した後、フォトエッチング工程により、レジストパターン２０６をマスクとしてゲート電極２０４及び絶縁膜２０５の不要部分を除去した状態を示している。
図２Ａに示すようにゲート電極２０４及び絶縁膜２０５を除去した後、さらにゲート絶縁膜２０３を除去する。そして、シリコン基板２０１を自己整合により所定の深さだけエッチングする（図２Ｂ）。このエッチング領域２０１ａの上部にソース／ドレインが形成される。
次いで、レジストパターン２０６を剥離した後、基板全面に、例えば、シリコン窒化膜２０７を形成する（図２Ｃ）。そして、このシリコン窒化膜２０７に対して異方性エッチングによるエッチバックを行うことにより、ゲート２１２の側面にサイドウォール２０７ａを形成する（図２Ｄ）。【０００６】
サイドウォール２０７ａを形成した後、フォトリソグラフィ工程により、シリコン基板２０１のエッチング領域２０１ａが露出するように開口部２０８ａを設けたレジストパターン２０８を形成する（図２Ｅ）。スパッタリング等の物理気相成長（ＰＶＤ：PhysicalVaporDeposition）により金属膜（例えば、Ｎｉ）を全面に形成し（図２Ｆ）、レジストパターン２０８を剥離する（図２Ｇ）。
以上の工程により、ショットキー接合ＦＥＴ２０が得られる。ゲート２１２の両側に形成された金属膜２０９がソース／ドレイン２１０，２１１となり、シリコン基板２０１との間でショットキー接合を形成する。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】木下敦寛、他２名、「不純物偏析ショットキー接合トランジスタ」、東芝レビュー、Vol.59No.12(2004)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来のショットキー接合ＦＥＴの製造方法では、シリコン基板２０１のエッチング領域２０１ａにソース／ドレイン２１０，２１１を形成するために、フォトリソグラフィ工程等の複雑な工程が必要となる。そのため、半導体装置の歩留まりの向上や低価格化を図るのに不利となっている。
また、シリコン基板２０１のエッチング領域２０１ａにＰＶＤにより金属膜２０９を蒸着させるため、シリコン基板２０１と金属膜２０９の界面に凹凸が形成されやすく、デバイス特性の低下を招く虞がある。【０００９】
本発明は、ショットキー接合ＦＥＴのソース／ドレインを簡単な工程で形成できるとともに、デバイス特性を向上しうる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、請求項１に記載の発明は、シリコン基板上にシリコン酸化膜からなる素子分離領域を形成することにより、シリコン基板表層に素子領域を画成し、該素子領域全面に第１絶縁膜を形成し、該第１絶縁膜の上に金属膜からなるゲート電極膜を形成し、さらに該ゲート電極膜の上に第２絶縁膜を形成し、フォトエッチング工程によりレジストパターンをマスクとしてゲート電極体となる部分を残して、前記第１絶縁膜、前記ゲート電極膜および前記第２絶縁膜を除去することにより、前記ゲート電極膜の上面のみが第２絶縁膜で被覆されたゲート電極体を形成する第１工程と、
前記ゲート電極体及び素子分離領域をマスクとして自己整合により前記シリコン基板をエッチングする第２工程と、
前記ゲート電極膜の上面のみが前記第２絶縁膜で被覆された状態で、前記シリコン基板上全体に第３絶縁膜を被着し、異方性エッチングにより該第３絶縁膜をエッチバックして前記ゲートの側面に前記第３絶縁膜からなるサイドウォールを形成する第３工程と、
前記シリコン基板をめっき液に浸漬して、前記シリコン基板のエッチング領域にのみ、ソース／ドレインとなる金属膜を、無電解めっき法により選択的に形成する第４工程と、を備えることを特徴とするショットキー接合ＦＥＴの製造方法である。
【００１１】
請求項２に記載の発明は、請求項１に記載のショットキー接合ＦＥＴの製造方法において、前記ソース・ドレインの金属膜は、金、白金、銀、銅、パラジウム、ニッケル、コバルト、ルテニウムの群から選ばれた一種の金属若しくは二種以上を組み合わせた合金又は少なくとも一種を含む合金であることを特徴とする。
【００１２】
請求項３に記載の発明は、素子分離領域によりシリコン基板表層に画成された素子領域に形成されたゲートと、前記ゲート及び素子分離領域をマスクとしてエッチングされた前記シリコン基板のエッチング領域に形成されたソース／ドレインと、を備えた半導体素子において、前記ソース・ドレインは、無電解めっき法により選択的に形成された金属膜からなることを特徴とする。【００１３】
請求項４に記載の発明は、請求項３に記載の半導体装置において、前記金属膜は、金、白金、銀、銅、パラジウム、ニッケル、コバルト、ルテニウムの群から選ばれた一種の金属若しくは二種以上を組み合わせた合金又は少なくとも一種を含む合金であることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、ショットキー接合ＦＥＴのソース／ドレインを形成する工程が簡素化されるので、半導体装置の歩留まりの向上や低価格化を図ることができる。具体的には、従来のフォトリソグラフィ工程を省略することができる。
また、ソース／ドレインとなる金属膜をＰＶＤではなく無電解めっき法により形成するので、シリコン基板との界面が滑らかとなり、デバイス特性の向上を期待できる。
【図面の簡単な説明】
【００１５】
【図１Ａ】本実施形態に係るショットキー接合ＦＥＴの製造過程の一例について示す説明図である。
【図１Ｂ】本実施形態に係るショットキー接合ＦＥＴの製造過程の一例について示す説明図である。
【図１Ｃ】本実施形態に係るショットキー接合ＦＥＴの製造過程の一例について示す説明図である。
【図１Ｄ】本実施形態に係るショットキー接合ＦＥＴの製造過程の一例について示す説明図である。
【図１Ｅ】本実施形態に係るショットキー接合ＦＥＴの製造過程の一例について示す説明図である。
【図２Ａ】従来のショットキー接合ＦＥＴの製造過程の一例について示す説明図である。
【図２Ｂ】従来のショットキー接合ＦＥＴの製造過程の一例について示す説明図である。
【図２Ｃ】従来のショットキー接合ＦＥＴの製造過程の一例について示す説明図である。
【図２Ｄ】従来のショットキー接合ＦＥＴの製造過程の一例について示す説明図である。
【図２Ｅ】従来のショットキー接合ＦＥＴの製造過程の一例について示す説明図である。
【図２Ｆ】従来のショットキー接合ＦＥＴの製造過程の一例について示す説明図である。
【図２Ｇ】従来のショットキー接合ＦＥＴの製造過程の一例について示す説明図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図１は、本実施形態に係るショットキー接合ＦＥＴの製造過程の一例について示す説明図である。
図１には、シリコン基板１０１上にゲート１１１を形成した後のソース／ドレインの形成について示している。
すなわち、図１Ａに示す前段において、一般的な半導体装置の製造工程によりシリコン基板１０１上にショットキー接合ＦＥＴ１０のゲート１１１が形成されている。
【００１７】
簡単に説明すると、ｐ型シリコン基板１０１上の所定の領域に、深さ３００〜４００ｎｍのシリコン酸化膜からなる素子分離領域１０２を形成する。この素子分離領域１０２により素子領域が画成される。
基板全面に厚さ５ｎｍのゲート絶縁膜（酸化膜）１０３を形成し、この上に厚さ１００〜１５０ｎｍの多結晶シリコン、金属膜又はシリサイド膜からなるゲート電極１０４及び絶縁膜１０５を形成する。そして、フォトエッチング工程により、レジストパターン１０６をマスクとして、ゲートとなる部分を残してゲート電極１０４及び絶縁膜１０５を除去する。
以上の工程により図１Ａに示す状態が得られる。
【００１８】
図１Ａに示すようにゲート電極１０４及び絶縁膜１０５を除去した後、さらにゲート絶縁膜１０３を除去する。そして、シリコン基板１０１を自己整合により所定の深さ（例えば、１０〜１００ｎｍ）だけエッチングする（図１Ｂ）。このエッチング領域１０１ａにソース／ドレインが形成される。
ここで、自己整合によるエッチングとは、ホトマスクを使わずに、既存のパターンを利用して（マスクとして）エッチング加工することをいう。本実施形態では、ゲート１１１及びアイソレーションの酸化膜（素子分離領域）１０２をマスクとしてソース／ドレイン領域をエッチングしているので、自己整合によるエッチングとなる。
【００１９】
次いで、レジストパターン１０６を剥離した後、基板全面に、厚さ１０ｎｍ以下のシリコン窒化膜１０７を形成する（図１Ｃ）。そして、このシリコン窒化膜１０７に対して異方性エッチングによるエッチバックを行うことにより、ゲート１１１の側面にサイドウォール１０７ａを形成する（図１Ｄ）。
なお、この工程までは従来例（図２参照）と同じである。
【００２０】
サイドウォール１０７ａを形成した後、無電解めっき法により厚さ１０〜１００μｍの金属膜（例えば、Ｎｉ）１０８をエッチング領域１０１ａに選択的に形成する（図１Ｅ）。無電解めっき法を利用すると、シリコン上では、シリコンの自触媒反応により金属が形成される。したがって、シリコン基板１０１のエッチング領域１０１ａにだけ金属膜１０８が形成される。
具体的には、硫酸ニッケル０．０８Ｍ、クエン酸０．１０Ｍ、ホスフィン酸０．２０Ｍを主成分とする無電解ニッケルめっき液をｐＨ＝９．５に調整する。そして、この無電解ニッケルめっき液に半導体装置１０を７０℃で２分間浸漬させる。これにより、厚さ約５０ｎｍのニッケル膜（金属膜）１０８が形成される。
【００２１】
なお、無電解めっき法により形成する金属膜の一例としてニッケルを用いた場合について示しているが、例えば、金、白金、銀、銅、パラジウム、コバルト、ルテニウムの群から選ばれた一種の金属若しくは二種以上を組み合わせた合金又は少なくとも一種を含む合金を用いることができる。これらの金属であれば無電解めっき法により容易に金属膜を形成することができる上、ソース／ドレイン材料としても好適である。
以上の工程によって、ショットキー接合ＦＥＴ１０が得られる。ゲート１１１の両側に形成された金属膜１０８がソース／ドレイン１０９，１１０となり、シリコン基板１０１との間でショットキー接合を形成する。
【００２２】
上述したように、本実施形態では、素子分離領域（１０２）によりシリコン基板（１０１）表層に画成された素子領域にゲート（１１１）を形成し（第１工程、図１Ａ）、ゲート（１１１）及び素子分離領域（１０２）をマスクとして自己整合によりシリコン基板（１０１）をエッチングする（第２工程、図１Ｂ）。
次いで、ゲート（１１１）の側面に絶縁膜（シリコン窒化膜１０７、サイドウォール１０７ａ）を形成し（第３工程、図１Ｃ、Ｄ）、シリコン基板（１０１）のエッチング領域（１０１ａ）に、ソース／ドレイン（１０９，１１０）となる金属膜（１０８）を、無電解めっき法により選択的に形成する（第４工程、図１Ｅ）。
【００２３】
これにより、ショットキー接合ＦＥＴのソース／ドレインを形成する工程が簡素化されるので、半導体装置の歩留まりの向上や低価格化を図ることができる。具体的には、従来のフォトリソグラフィ工程を省略することができる。
また、ソース／ドレインとなる金属膜をＰＶＤではなく無電解めっき法により形成するので、シリコン基板との界面が滑らかとなり、デバイス特性の向上を期待できる。
【００２４】
第４工程で形成する金属膜（１０８）は、金、白金、銀、銅、パラジウム、ニッケル、コバルト、ルテニウムの群から選ばれた一種の金属若しくは二種以上を組み合わせた合金又は少なくとも一種を含む合金で構成される。これにより、無電解めっき法により容易にソース／ドレインを形成することができる。
【００２５】
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
【００２６】
上記実施形態では、シリコン基板上にショットキー接合ＦＥＴを形成する場合について説明したが、ＳＯＩ（silicononinsulator）基板上にショットキー接合ＦＥＴを形成する場合にも本発明を適用することができる。
【００２７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００２８】
１０    ショットキー接合ＦＥＴ
１０１  シリコン基板
１０２  素子分離領域
１０３  ゲート絶縁膜
１０４  ゲート電極
１０５  絶縁膜
１０６  レジストパターン
１０７  シリコン窒化膜（絶縁膜）
１０８  金属膜
１０９，１１０  ソース／ドレイン
１１１  ゲート
【図１Ａ】
0005449326.tif 000002
【図１Ｂ】
0005449326.tif 000003
【図１Ｃ】
0005449326.tif 000004
【図１Ｄ】
0005449326.tif 000005
【図１Ｅ】
0005449326.tif 000006
【図２Ａ】
0005449326.tif 000007
【図２Ｂ】
0005449326.tif 000008
【図２Ｃ】
0005449326.tif 000009
【図２Ｄ】
0005449326.tif 000010
【図２Ｅ】
0005449326.tif 000011
【図２Ｆ】
0005449326.tif 000012
【図２Ｇ】
0005449326.tif 000013