(57)【特許請求の範囲】
【請求項１】
第１のスキャンラインに電気的に接続された複数のサブピクセルを含む第１のサブピクセル列と、
複数のサブピクセルを含む第２のサブピクセル列であって、前記第１のスキャンラインが前記第２のサブピクセル列のサブピクセルの領域を通過する、第２のサブピクセル列と、
前記第１のサブピクセル列のサブピクセルの領域を通過する複数の第１のデータラインと、
前記第２のサブピクセル列のサブピクセルの領域を通過する複数の第２のデータラインと、を含む画素構造であって、
１つの第１のデータラインおよび１つの第２のデータラインが、１つの駆動装置によって同時に制御される、画素構造。
【請求項２】
前記第１のサブピクセル列および前記第２のサブピクセル列のサブピクセルは、長方形、ひし形、または多角形の形状である請求項１に記載の画素構造。
【請求項３】
前記第１のサブピクセル列のサブピクセルは、赤、青、および緑色サブピクセルのうちの１つ、またはこれらの組み合わせを含む請求項１に記載の画素構造。
【請求項４】
前記第２のサブピクセル列のサブピクセルは、赤、青、および緑色サブピクセルのうちの１つ、またはこれらの組み合わせを含む請求項１に記載の画素構造。
【請求項５】
前記第１のスキャンラインが通過する前記第２のサブピクセル列のサブピクセルの領域は、電場の影響下で異なる液晶配向を有する２つの領域の間の境界に配置された液晶の不適切な配列によって形成されるような液晶の暗い領域に対応する請求項１に記載の画素構造。
【請求項６】
前記第２のサブピクセル列のサブピクセルは、前記第１のサブピクセル列のサブピクセルの間にそれぞれ配置されるため、前記第１のサブピクセル列のサブピクセルおよび前記第２のサブピクセル列のサブピクセルが千鳥配列される請求項１に記載の画素構造。
【請求項７】
前記第１のデータラインが通過する前記第１のサブピクセル列のサブピクセルの領域は、電場の影響下で異なる液晶配向を有する２つの領域の間の境界に配置された液晶の不適切な配列によって形成されるような液晶の暗い領域に対応する請求項１に記載の画素構造。
【請求項８】
前記第２のデータラインが通過する前記第２のサブピクセル列のサブピクセルの領域は、電場の影響下で異なる液晶配向を有する２つの領域の間の境界に配置された液晶の不適切な配列によって形成されるような液晶の暗い領域に対応する請求項１に記載の画素構造。
【請求項９】
前記第１のサブピクセル列および前記第２のサブピクセル列のサブピクセルのエッジに配置された複数の共通電極を更に含む請求項１に記載の画素構造。
【請求項１０】
前記共通電極は、ジグザグ状または凹凸状である請求項９に記載の画素構造。
【請求項１１】
前記第１のスキャンラインは、前記第１のサブピクセル列のサブピクセルのエッジを通過し、且つ前記第１のデータラインに対して垂直である請求項１に記載の画素構造。
【請求項１２】
前記第１のスキャンラインは、前記第２のサブピクセル列のサブピクセルの中心を通過する請求項１に記載の画素構造。
【請求項１３】
複数の駆動トランジスタを更に含み、該駆動トランジスタが、第１のサブピクセル列のサブピクセルに電気的接続され、且つ第２のサブピクセル列の２つの隣接するサブピクセルの間に配置される請求項１に記載の画素構造。
【請求項１４】
表示パネルを組み込んだ電子機器であって、前記表示パネルは、
第１のスキャンラインに電気的に接続された複数のサブピクセルを含む第１のサブピクセル列と、
複数のサブピクセルを含む第２のサブピクセル列であって、前記第１のスキャンラインが前記第２のサブピクセル列のサブピクセルの領域を通過する、第２のサブピクセル列と、
前記第１のサブピクセル列のサブピクセルの領域を通過する複数の第１のデータラインと、
前記第２のサブピクセル列のサブピクセルの領域を通過する複数の第２のデータラインと、を含む電子機器であって、
１つの第１のデータラインおよび１つの第２のデータラインが、１つの駆動装置によって同時に制御される、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素構造に関し、特に、フィードスルーを効果的に制御することができる、高い光透過率を有する画素構造に関するものである。
【背景技術】
【０００２】
垂直配向（ＶＡ）の広視野角では、異なる液晶配向を有する２つの領域の間の境界にある液晶の効率が十分でない場合、パネルの光透過率は乏しい。また、製造されている時、不透明な金属線も、パネルの光透過率を乏しくさせる。一般的に言えば、画素電極の設計は、光透過率を最適化することができる。例えば、設計者は、低い液晶効率を有する領域の減少を試すことができるがしかしながら、いくつかの光学的な問題が生じる。例えば、過度の容量結合の効果は、クロストークを生じるか、または非対称の正／負の半周期の電圧は、製造を困難にし、産出高と製品の信頼性などを低下させる。
【０００３】
“フィードスルー”は、トランジスタがオンにされて、次いでオフにされた時に発生される容量結合の効果である。電圧は、高圧から低圧（ＣＭＩ社を例に）であるため、結合方向は、画素電極の電圧を引き下げる。液晶は、その元の特性を失う偏光から液晶を防ぐために、正／負の半周期ＡＣ状態で駆動される。この時、“フィードスルー”が過大な場合、正／負の半周期の対称性は、低下し、製造上および光学上の問題を招く。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
フィードスルーを効果的に制御することができる、高い光透過率を有する画素構造を提供する。
【課題を解決するための手段】
【０００５】
本発明の１つの実施形態は、第１のスキャンラインに電気的接続された複数のサブピクセルを含む第１のサブピクセル列、および複数のサブピクセルを含み、第１のスキャンラインは、そのサブピクセルの領域を通過する第２のサブピクセル列を含む画素構造を提供する。
【０００６】
第１のサブピクセル列および第２のサブピクセル列のサブピクセルは、長方形、ひし形、または多角形の形状である。
【０００７】
第１のサブピクセル列のサブピクセルは、赤、青、および緑色ピクセル、またはその組み合わせの中の１つを含む。
【０００８】
第２のサブピクセル列のサブピクセルは、赤、青、および緑色ピクセル、またはその組み合わせの中の１つを含む。
【０００９】
第１のスキャンラインが通過する第２のサブピクセル列のサブピクセルの領域は、液晶の斜線領域に対応する。
【００１０】
第２のサブピクセル列のサブピクセルは、第１のサブピクセル列のサブピクセルの間にそれぞれ配置されるため、第１のサブピクセル列のサブピクセルおよび第２のサブピクセル列のサブピクセルが千鳥配列される。
【００１１】
画素構造は、第１のサブピクセル列のサブピクセルの領域を通過する複数の第１のデータラインを更に含む。
【００１２】
第１のデータラインが通過する第１のサブピクセル列のサブピクセルの領域は、液晶の斜線領域に対応する。
【００１３】
画素構造は、第２のサブピクセル列のサブピクセルの領域を通過する複数の第２のデータラインを更に含む。
【００１４】
第２のデータラインが通過する第２のサブピクセル列のサブピクセルの領域は、液晶の斜線領域に対応する。
【００１５】
画素構造は、第１のサブピクセル列および第２のサブピクセル列のサブピクセルのエッジに配置された複数の共通電極を更に含む。
【００１６】
共通電極は、ジグザグ状または凹凸状である。
【００１７】
第１のスキャンラインは、第１のサブピクセル列のサブピクセルのエッジを通過し、第１のデータラインに垂直する。
【００１８】
第１のスキャンラインは、第２のサブピクセル列のサブピクセルの中心を通過する。
【００１９】
画素構造は、複数の駆動装置を更に含み、各駆動装置は、１つの第１のデータラインおよび１つの第２のデータラインを同時に制御する。
【００２０】
画素構造は、複数の駆動トランジスタを更に含み、第１のサブピクセル列のサブピクセルに電気的接続され、第２のサブピクセル列の２つの隣接するサブピクセルの間に配置される。
【００２１】
本発明の１つの実施形態は、表示パネルを組み込んだ電子機器を提供し、前記表示パネルは、第１のスキャンラインに電気的接続された複数のサブピクセルを含む第１のサブピクセル列、および複数のサブピクセルを含み、第１のスキャンラインは、そのサブピクセルの領域を通過する第２のサブピクセル列を含む。
【００２２】
詳細な説明は、添付の図面と併せて以下の実施形態に説明される。
【図面の簡単な説明】
【００２３】
本発明は、添付の図面と併せて後に続く詳細な説明と実施例を解釈することによって、より完全に理解されることができる。
【図１Ａ】本発明の実施形態に基づいた画素構造の上面図を表している。
【図１Ｂ】本発明の実施形態に基づいた画素構造の上面図を表している。
【図２】本発明の実施形態に基づいた画素構造の上面図を表している。
【図３Ａ】本発明の実施形態に基づいた画素構造の上面図を表している。
【図３Ｂ】本発明の実施形態に基づいた画素構造の上面図を表している。
【発明を実施するための形態】
【００２４】
図１Ａを参照に、本発明の１つの実施形態に基づいた画素構造が提供される。画素構造１０は、第１のサブピクセル列１２および第２のサブピクセル列１４を含む。第１のサブピクセル列１２は、第１のスキャンライン１８に電気的接続された複数のサブピクセル１６を含む。第２のサブピクセル列１４は、複数のサブピクセル２０を含む。特に、第１のスキャンライン１８は、第２のサブピクセル列１４のサブピクセル２０の領域を通過する。例えば、第１のスキャンライン１８は、第２のサブピクセル列１４のサブピクセル２０の中心２４を通過する。
【００２５】
この実施形態では、第１のサブピクセル列１２および第２のサブピクセル列１４のサブピクセル（１６、２０）は、ひし形の形状であるが、本発明はこれに限定されない。他の実施形態では、第１のサブピクセル列１２および第２のサブピクセル列１４のサブピクセル（１６、２０）は、長方形または多角形の形状であることができる。図１Ｂを参照に、本発明のもう１つの実施形態に基づいた画素構造が提供される。画素構造１００は、第１のサブピクセル列１２０および第２のサブピクセル列１４０を含む。第１のサブピクセル列１２０は、第１のスキャンライン１８０に電気的接続された複数のサブピクセル１６０を含む。第２のサブピクセル列１４０は、複数のサブピクセル２００を含む。特に、第１のスキャンライン１８０は、第２のサブピクセル列１４０のサブピクセル２００の領域を通過する。例えば、第１のスキャンライン１８０は、第２のサブピクセル列１４０のサブピクセル２００の中心２４０を通過する。
【００２６】
この実施形態では、第１のサブピクセル列１２０および第１のサブピクセル列１４０のサブピクセル（１６０、２００）は、長方形の形状である。
【００２７】
次いで、図３Ａおよび図３Ｂを参照に、第１のサブピクセル列１２のサブピクセル１６は、赤、青、および緑のサブピクセルの組み合わせを含んでもよい。例えば、赤色サブピクセルＲ、青色サブピクセルＢ、および緑色サブピクセルＧは、図３Ａに表されるように水平配置される。同様に、第２のサブピクセル列１４のサブピクセル２０は、赤、青、および緑のサブピクセルの組み合わせを含んでもよい。例えば、赤色サブピクセルＲ、青色サブピクセルＢ、および緑色サブピクセルＧは、図３Ａに表されるように水平配置される。また、図３Ｂを参照に、第１のサブピクセル列１２のサブピクセル１６は、例えば、赤色サブピクセルＲなど、赤、青、または緑のサブピクセルの中の１つを含むこともできる。第２のサブピクセル列１４のサブピクセル２０は、例えば、緑色サブピクセルＧなど、赤、青、または緑のサブピクセルの中の１つを含むこともできる。第３のサブピクセル列１５のサブピクセル２１は、例えば、青色サブピクセルＢなど、赤、青、または緑のサブピクセルの中の１つを含むこともできる。第４のサブピクセル列１７のサブピクセル２３は、例えば、赤色サブピクセルＲなど、赤、青、または緑のサブピクセルの中の１つを含むこともできる。第５のサブピクセル列１９のサブピクセル２５は、例えば、緑色サブピクセルＧなど、赤、青、または緑のサブピクセルの中の１つを含むこともでき、例えば、赤色サブピクセル１６（Ｒ）、青色サブピクセル２１（Ｂ）、および緑色サブピクセル２５（Ｇ）は、水平配置される。
【００２８】
具体的に言うと、第１のスキャンライン１８が通過する第２のサブピクセル列１４のサブピクセル２０の領域は、液晶の斜線領域に対応する。液晶の斜線領域は、電場における異なる液晶配向を有する２つの領域の間の境界にある液晶の不適切な配列によって形成される。また、図１Ａに示されるように、第２のサブピクセル列１４のサブピクセル２０は、第１のサブピクセル列１２のサブピクセル１６の間にそれぞれ配置されるため、第１のサブピクセル列１２のサブピクセル１６および第２のサブピクセル列１４のサブピクセル２０が千鳥配列される。
【００２９】
また、さらに図１Ａを参照すると、画素構造１０は、第１のサブピクセル列１２のサブピクセル１６の液晶の斜線領域に対応する領域を通過する複数の第１のデータライン２６を更に含む。例えば、第１のデータライン２６は、第１のサブピクセル列１２のサブピクセル１６の中心２８を通過する。画素構造１０は、第２のサブピクセル列１４のサブピクセル２０の液晶の斜線領域に対応する領域を通過する複数の第１のデータライン２６’を更に含む。例えば、第１のデータライン２６’は、第２のサブピクセル列１４のサブピクセル２０の中心２４を通過する。
【００３０】
具体的に言うと、第１のスキャンライン１８は、第１のサブピクセル列１２のサブピクセル１６のエッジ２２を通過し、第１のデータライン２６に垂直する。
【００３１】
画素構造１０は、第１のサブピクセル列１２および第２のサブピクセル列１４のサブピクセル（１６、２０）のエッジに配置された複数の共通電極３０を更に含む。例えば、図１Ａに表されるように共通電極３０は、ジグザグ状である。
【００３２】
画素構造１０は、第１のサブピクセル列１２のサブピクセル１６に電気的接続された複数の駆動トランジスタ３４を更に含み、第２のサブピクセル列１４の２つの隣接するサブピクセル（２０、２０）の間に配置される。
【００３３】
図１Ｂを参照すると、もう１つの実施形態では、画素構造１００は、第１のサブピクセル列１２０のサブピクセル１６０の液晶の斜線領域に対応する領域を通過する複数の第１のデータライン２６０を更に含む。例えば、第１のデータライン２６０は、第１のサブピクセル列１２０のサブピクセル１６０の中心２８０を通過する。画素構造１００は、第２のサブピクセル列１４０のサブピクセル２００の液晶の斜線領域に対応する領域を通過する複数の第１のデータライン２６０’を更に含む。例えば、第１のデータライン２６０’は、第２のサブピクセル列１４０のサブピクセル２００の中心２４０を通過する。
【００３４】
具体的に言うと、第１のスキャンライン１８０は、第１のサブピクセル列１２０のサブピクセル１６０のエッジ２２０を通過し、第１のデータライン２６０に垂直する。
【００３５】
画素構造１００は、第１のサブピクセル列１２０および第２のサブピクセル列１４０のサブピクセル（１６０、２００）のエッジに配置された複数の共通電極３００を更に含む。例えば、図１Ｂに表されるように共通電極３００は、凹凸状である。
【００３６】
画素構造１００は、第１のサブピクセル列１２０のサブピクセル１６０に電気的接続された複数の駆動トランジスタ３４０を更に含み、第２のサブピクセル列１４０の２つの隣接するサブピクセル（２００、２００）の間に配置される。
【００３７】
また、図２を参照すると、画素構造１０は、複数の駆動装置３２を更に含む。具体的に言うと、各駆動装置３２は、１つの第１のデータライン２６および１つの第２のデータライン２６’を同時に制御する。
【００３８】
本発明では、例えば、第１のサブピクセル列のスキャンラインは、隣接のサブピクセル（異なる列のサブピクセル）の千鳥配列により、第２のサブピクセル列の液晶の斜線領域に対応する領域に埋設される。即ち、不透明な金属線（例えばスキャンラインおよびデータライン）は、低い液晶効率を有する液晶の斜線領域と結合され、光透過率を最大化する。同時に、第１のサブピクセル列のスキャンラインにわたる第２のサブピクセル列の画素電極（ＩＴＯ）により、低容量結合の効果（フィードスルー）は、そのままである。
【００３９】
この発明は、実施例の方法及び望ましい実施の形態によって記述されているが、本発明は、これらを限定するものではないことは理解される。逆に、種々の変更及び同様の配置をカバーするものである（当業者には明白なように）。よって、添付の請求の範囲は、最も広義な解釈が与えられ、全てのこのような変更及び同様の配置を含むべきである。
【符号の説明】
【００４０】
１０、１００  画素構造
１２、１２０  第１のサブピクセル列
１４、  １４０  第２のサブピクセル列
１５  第３のサブピクセル列
１６、２０、１６０、２００、２１、２３、２５  サブピクセル
１７  第４のサブピクセル列
１８、１８０  第１のスキャンライン
１９  第５のサブピクセル列
２２、２２０  サブピクセルのエッジ
２４、２８、２４０、２８０  サブピクセルの中心
２６、２６０  第１のデータライン
２６’、２６０’  第２のデータライン
３０、３００  共通電極
３２  駆動装置
３４、３４０  駆動トランジスタ
Ｂ  青色サブピクセル
Ｇ  緑色サブピクセル
Ｒ  赤色サブピクセル
【図１Ａ】
0005643850.tif 000002
【図１Ｂ】
0005643850.tif 000003
【図２】
0005643850.tif 000004
【図３Ａ】
0005643850.tif 000005
【図３Ｂ】
0005643850.tif 000006