(57)【特許請求の範囲】
【請求項１】
基板上に半導体層、ゲート絶縁膜及びゲート電極を含んでなるトランジスターを備える半導体装置用基板の製造方法であって、
インクジェット法により、前記トランジスターの下地として、絶縁材料を前記基板に塗布することで該基板上に下地膜を島状に形成する下地膜形成工程と、
インクジェット法により、前記下地膜上に有機半導体材料を前記下地膜上に塗布することにより半導体層を形成する半導体形成工程と、
前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜を介して前記半導体層に対向するように前記ゲート電極を形成するゲート電極形成工程とを含み、
前記下地膜形成工程は、前記基板上で平面的に見て、中央部が凹んだすり鉢状になるように前記絶縁材料の粘度を調整する
ことを特徴とする半導体装置用基板の製造方法。
【請求項２】
基板上に半導体層、ゲート絶縁膜及びゲート電極を含んでなるトランジスターを備える半導体装置用基板の製造方法であって、
インクジェット法により、前記トランジスターの下地として、絶縁材料を前記基板に塗布することで該基板上に下地膜を島状に形成する下地膜形成工程と、
インクジェット法により、前記下地膜上にゲート電極形成材料を前記下地膜上に塗布することにより前記ゲート電極を形成するゲート電極形成工程と、
前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜を介して前記ゲート電極に対向するように前記半導体層を形成する半導体形成工程とを含み、
前記下地膜形成工程は、前記基板上で平面的に見て、中央部が凹んだすり鉢状になるように前記絶縁材料の粘度を調整する
ことを特徴とする半導体装置用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置用基板及びその製造方法、該半導体装置用基板を備える半導体装置、及び該半導体装置を備える電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の半導体装置用基板の一例として、例えばアクティブマトリクス駆動方式の電気泳動表示装置等の表示装置に用いられ、基板上に、画素電極と、この画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング素子としての薄膜トランジスター（ＴＦＴ：Thin Film Transistor）とを備えてなるアクティブマトリクス基板がある。このようなアクティブマトリクス基板では、基板の表面に存在する凹凸を平坦化すると共に、基板上に形成される各種素子及び配線等に対して、基板からの出ガスや、外部から基板を通過して侵入しようとするガス及び水分等を効果的に遮断するために、基板上に下地絶縁膜を設けることがある。例えば特許文献１には、下地膜を基板の表面全体に亘って形成する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１７６８２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した特許文献１に開示されたように基板の表面全体に亘って下地絶縁膜を形成すると、その形成過程において下地絶縁膜内に発生する応力により基板にたわみが生じてしまうおそれがあるという技術的問題がある。
【０００５】
本発明は、例えば上述した問題点に鑑みなされたものであり、例えば基板上にトランジスターを備える半導体装置用基板であって、省資源及び低コストの要請に対応しつつ基板におけるたわみを抑制可能な半導体装置用基板及びその製造方法、このような半導体装置用基板を備える半導体装置、並びにこのような半導体装置を備える電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の半導体装置用基板は上記課題を解決するために、基板上に、半導体層と、ゲート絶縁膜を介して前記半導体層に対向するように配置されたゲート電極とを含んでなるトランジスターと、前記トランジスターの下地として前記半導体層より下層側に配置され、前記半導体層に対して前記基板上で平面的に見て少なくとも部分的に重なるように島状に形成された下地膜とを備える。
【０００７】
本発明の半導体装置用基板は、例えばアクティブマトリクス駆動方式の電気泳動表示装置等の表示装置にアクティブマトリクス基板として用いられ、基板上にトランジスターを備える。
【０００８】
本発明に係る「トランジスター」は、半導体層、ゲート絶縁膜及びゲート電極を含んでなる。ゲート電極は、ゲート絶縁膜を介して半導体層のチャネル領域に対向するように形成される。即ち、ゲート絶縁膜は、半導体層及びゲート電極間を電気的に絶縁する。
【０００９】
尚、トランジスターは、ゲート電極が基板上の積層構造において半導体層よりも上層側に配置されたトップゲート型であってもよいし、ゲート電極が基板上の積層構造において半導体層よりも下層側に配置されたボトムゲート型であってもよいし、更にはゲート電極が半導体層の上層側及び下層側の両方に配置されたダブルゲート型であってもよい。
【００１０】
本発明に係る「下地膜」は、トランジスターの下地として半導体層より下層側に形成され、半導体層に対して基板上で平面的に見て少なくとも部分的に重なるように島状に形成される。ここで、本発明に係る「島状に形成され」とは、基板上の特定の一領域に局所的に例えば塗布法により形成されていることを意味し、基板上の全面に形成されていること、更には、製造プロセスにおいて基板上の全面に形成されることを除く趣旨である。このように、下地膜は基板上において形成されるべき領域に塗布法によって形成される。本発明では特に、下地膜が形成されるべき領域は、半導体層に対して少なくとも部分的に重なる領域である。半導体層は、基板からの出ガスや、外部から基板を通過して侵入しようとするガス及び水分等により影響を受けやすいため、当該半導体層を保護すべく、その下層側に下地膜が形成される。
【００１１】
補足して説明すると、基板からの出ガスや、外部から基板を通過して侵入しようとするガス及び水分等により影響を受けにくい配線及び素子が配置されるべき領域には下地膜を形成する必要がない。このような下地膜が不要な領域を除くように、下地膜を島状に形成することによって、下地膜を形成するために必要な材料の量を極力抑えることができる。その結果、省資源及び低コストの要請に対応した半導体装置用基板を実現することができる。
【００１２】
また、下地膜を島状に形成することで、基板全面に亘って下地膜を形成した場合に生じる基板のたわみを抑制することもできる。例えば基板上に複数のトランジスターを備える場合には、下地膜もそれぞれのトランジスターを構成する半導体層毎に島状に形成されることとなる。この場合、個々の下地膜において生じる応力は、基板全面に亘って下地膜を形成した場合に生じる応力に比べて、格段に小さいため、基板のたわみもまた格段に小さくすることができる。
【００１３】
以上説明したように、本発明に係る半導体装置用基板によれば、下地膜を島状に形成することによって、省資源及び低コストの要請に対応しつつ基板におけるたわみを効果的に抑制することが可能となる。
【００１４】
本発明の半導体装置用基板の一態様では、前記下地膜は、前記基板上で平面的に見て、縁部に比べて中央部の膜厚が小さい。
【００１５】
この態様によれば、精度のよいサイズ及び位置を有する積層構造を下地膜上に備えることができる。例えば、このような形状を有する下地膜上で、一の膜について塗布法で形成した場合、形成された当該膜は下地膜上に安定的に配置される。
仮に下地膜の膜厚が一定であると（即ち下地膜の表面が平坦であると）、塗布後の膜が下地膜上において容易にずれてしまい、そのサイズ及び位置が不正確になってしまうおそれがある。一方、本形態では、下地膜は、基板上で平面的に見て、縁部に比べて中央部の膜厚が小さい、即ち、下地膜の表面は中央部が凹んでいるので、塗布後の膜は当該凹みにはまるように少なからず固定される。そのため、パターニング後の膜は、正確なパターン形成が行われ、塗布された後も下地膜上に正確な位置に配置されることとなる。その結果、下地膜上に形成される積層構造における位置及びサイズを精度よく制御することが可能となるため、高品位な半導体装置用基板を実現することができる。
【００１６】
上述の下地膜の表面が凹むように形成される形態では、前記ゲート電極は、前記半導体より上層側に配置されており、前記下地膜は、前記基板上で平面的に見て前記半導体層より広く形成されてもよい。
【００１７】
この場合には、基板上に形成されるトランジスターは、ゲート電極が半導体層より上層側に配置される、所謂、トップゲート型のトランジスターである。この場合、下地膜上には半導体層が形成される。上述のように下地膜の表面は中央部が凹んでいるため、当該下地膜上に形成される半導体層は、精度のよいサイズ及び位置を有することができる。
【００１８】
また、上述の下地膜の表面が凹むように形成される形態では、前記ゲート電極は、前記半導体層より下層側に配置されており、前記下地膜は、前記基板上で平面的に見て前記ゲート電極より広く形成されてもよい。
【００１９】
この場合には、基板上に形成されるトランジスターは、ゲート電極が半導体層より下層側に配置される、所謂、ボトムゲート型のトランジスターである。この場合、下地膜上にはゲート電極が形成される。上述のように下地膜の表面は中央部が凹んでいるため、当該下地膜上に形成されるゲート電極は、精度のよいサイズ及び位置を有することができる。
【００２０】
本発明の半導体装置用基板の製造方法は上記課題を解決するために、基板上に半導体層、ゲート絶縁膜及びゲート電極を含んでなるトランジスターを備える半導体装置用基板の製造方法であって、インクジェット法により、前記トランジスターの下地として、絶縁材料を前記基板に塗布することで該基板上に下地膜を島状に形成する下地膜形成工程と、インクジェット法により、前記下地膜上に有機半導体材料を前記下地膜上に塗布することにより半導体層を形成する半導体形成工程と、前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜を介して前記半導体層に対向するように前記ゲート電極を形成するゲート電極形成工程とを含み、前記下地膜形成工程は、前記基板上で平面的に見て、中央部が凹んだすり鉢状になるように前記絶縁材料の粘度を調整する。
あるいは、基板上に半導体層、ゲート絶縁膜及びゲート電極を含んでなるトランジスターを備える半導体装置用基板の製造方法であって、インクジェット法により、前記トランジスターの下地として、絶縁材料を前記基板に塗布することで該基板上に下地膜を島状に形成する下地膜形成工程と、インクジェット法により、前記下地膜上にゲート電極形成材料を前記下地膜上に塗布することにより前記ゲート電極を形成するゲート電極形成工程と、前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜を介して前記ゲート電極に対向するように前記半導体層を形成する半導体形成工程とを含み、前記下地膜形成工程は、前記基板上で平面的に見て、中央部が凹んだすり鉢状になるように前記絶縁材料の粘度を調整する。
また、基板上に半導体層、ゲート絶縁膜及びゲート電極を含んでなるトランジスターを備える半導体装置用基板の製造方法であって、前記半導体層を形成する半導体形成工程と、前記半導体層及び前記ゲート電極間に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜を介して前記半導体層に対向するように前記ゲート電極を形成するゲート電極形成工程と、前記トランジスターの下地として前記半導体層より下層側に、前記半導体層に対して前記基板上で平面的に見て少なくとも部分的に重なるように下地膜を島状に形成する下地膜形成工程とを含む。
【００２１】
本発明によれば、上述した本発明の半導体装置用基板（但し、その各種態様を含む）を製造することができる。ここで特に、トランジスターの下地として半導体層より下層側に、半導体層に対して基板上で平面的に見て少なくとも部分的に重なるように下地膜を島状に形成する下地膜形成工程を含むので、省資源及び低コストの要請に対応しつつ基板におけるたわみを効果的に抑制することができる。
【００２２】
本発明の半導体装置用基板の製造方法の一態様では、前記下地膜形成工程は、前記基板上における前記下地膜を形成すべき領域に絶縁材料を塗布することにより前記下地膜を形成する。
【００２３】
この態様によれば、下地膜を、例えばインクジェット法等によって基板上における形成すべき領域に絶縁材料を塗布することにより島状に形成することができる。このように、下地膜を基板全面ではなく、特定の領域に限定的に材料を塗布することによって形成されているため、無駄になる材料が生じない。つまり、省資源及び低コストの要請にも対応しつつ、高性能なトランジスターを有する半導体装置用基板を製造することが可能である。
【００２４】
本発明の半導体装置は上記課題を解決するために、上述した本発明の半導体装置用基板（但し、その各種態様も含む）を備える。
【００２５】
本発明の半導体装置によれば、上述した本発明の半導体装置用基板を備えるので、例えば、高品位な表示を行うことが可能な、例えば電気泳動表示装置、液晶表示装置、有機ＥＬ（Electro-Luminescence）表示装置、エレクトロクロミック表示装置、エレクトロウェッティング表示装置などの各種表示装置を実現できる。
【００２６】
本発明の電子機器は上記課題を解決するために、上述した本発明の半導体装置（但し、その各種態様を含む）を備える。
【００２７】
本発明の電子機器は、上述した本発明の半導体装置を備えるので、例えば、高品質な画像表示を行うことが可能な例えば電子ペーパーなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた装置としてＤＬＰ（Digital Light Processing）等を実現することが可能である。また、本発明の電子機器として、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニタ直視型のビデオテープレコーダー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル、人工皮膚の表面に形成されるセンサーなどの各種電子機器も実現することができる。
【００２８】
本発明の作用及び他の利得は次に説明する実施するための形態から明らかにされる。
【図面の簡単な説明】
【００２９】
【図１】第１実施形態に係る電気泳動表示パネルの全体構成を示すブロック図である。
【図２】第１実施形態に係る電気泳動表示パネルの画素の回路図である。
【図３】第１実施形態に係る電気泳動表示パネルの表示部における拡大平面図である。
【図４】図４のＡ−Ａ’線断面図である。
【図５】図４のＡ−Ａ’線断面図の他の例である。
【図６】第２実施形態に係る電気泳動表示パネルの表示部における断面図である。
【図７】第１実施形態に係るアクティブマトリクス基板の製造方法を示す工程断面図である。
【図８】電気泳動表示装置を適用した電子機器の一例たる電子ペーパーの構成を示す斜視図である。
【図９】電気泳動表示装置を適用した電子機器の一例たる電子ノートの構成を示す斜視図である。
【発明を実施するための形態】
【００３０】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の半導体装置用基板の一例であるアクティブマトリクス基板を備える、本発明の半導体装置の一例であるアクティブマトリクス駆動方式の電気泳動表示パネルを例にとる。
【００３１】
＜電気泳動表示パネル＞
＜第１実施形態＞
第１実施形態に係る電気泳動表示パネルについて、図１から図５を参照して説明する。
【００３２】
先ず、本実施形態に係る電気泳動表示パネルの全体構成について、図１及び図２を参照して説明する。
【００３３】
図１は、本実施形態に係る電気泳動表示パネルの全体構成を示すブロック図である。
【００３４】
図１において、本実施形態に係る電気泳動表示パネル１は、ｍ行×ｎ列分の画素２０がマトリクス状（二次元平面的）に配列された表示部１０ａを有する。表示部１０ａには、ｍ本の走査線１１（即ち、走査線Ｙ１、Ｙ２、…、Ｙｍ）と、ｎ本のデータ線６（即ち、データ線Ｘ１、Ｘ２、…、Ｘｎ）とが互いに交差するように設けられている。ｍ本の走査線１１は、行方向（即ち、Ｘ方向）に延在し、ｎ本のデータ線６は、列方向（即ち、Ｙ方向）に延在している。画素６０は、ｍ本の走査線１１とｎ本のデータ線６との交差に対応するように配置されている。
【００３５】
電気泳動表示パネル１は、これらの画素６０を駆動するために必要な走査信号及び画像信号を供給するための走査線駆動回路１０４及びデータ線駆動回路１０１を備える。
【００３６】
走査線駆動回路１０４は、走査線Ｙ１、Ｙ２、…、Ｙｍの各々に走査信号をパルス的に順次供給する。一方、データ線駆動回路１０１は、走査線駆動回路１０４からの走査信号の供給タイミングに同期するように、データ線Ｘ１、Ｘ２、…、Ｘｎに画像信号を供給する。画像信号は、高電位レベル（以下「ハイレベル」という。例えば５Ｖ）又は低電位レベル（以下「ローレベル」という。例えば０Ｖ）の２値的なレベルをとる。
【００３７】
尚、本実施形態では、走査線駆動回路１０４及びデータ線駆動回路１０１を電気泳動表示パネルに内蔵する形態を採っているが、ＣＯＦ（chip on film）等に貼り付けられた外付けのＩＣとして、外部に設けられていてもよい。
【００３８】
図２は、本実施形態に係る電気泳動表示パネル１の表示部１０ａにおける一の画素６０の回路図である。
【００３９】
図２において、画素６０は、互いに対向するように配置された一対の基板（即ち、後述する素子基板及び対向基板）の表面に夫々形成された画素電極９及び対向電極２１間に電気泳動素子５０が挟持されることによって、諧調表示を行うことが可能なように構成されている。尚、画素電極９が形成される素子基板（但し、当該基板上に形成される積層構造を含む）が、本発明に係る「半導体装置用基板」の一例としてのアクティブマトリクス基板を構成している。
【００４０】
ここで、電気泳動素子５０は、電気泳動粒子を夫々含んでなる複数のマイクロカプセルから構成されている。マイクロカプセルは、例えば、被膜の内部に分散媒と、複数の白色粒子と、複数の黒色粒子とが封入されてなる。被膜は、マイクロカプセルの外殻として機能し、ポリメタクリル酸メチル、ポリメタクリル酸エチル等のアクリル樹脂、ユリア樹脂、アラビアゴム等の透光性を有する高分子樹脂から形成されている。分散媒は、白色粒子及び黒色粒子をマイクロカプセル内（言い換えれば、被膜内）に分散させる媒質であり、例えば、水や、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブ等のアルコール系溶媒、酢酸エチル、酢酸ブチル等の各種エステル類、アセトン、メチルエチルケトン、メチルイソブチルケトン等のケトン類、ペンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロヘキサン、メチルシクロヘキサン等の脂環式炭化水素、ベンゼン、トルエンや、キシレン、ヘキシルベンゼン、へブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼン等の長鎖アルキル基を有するベンゼン類等の芳香族炭化水素、塩化メチレン、クロロホルム、四塩化炭素、１、２−ジクロロエタン等のハロゲン化炭化水素、カルボン酸塩やその他の油類を単独で又は混合して用いることができる。また、分散媒には、界面活性剤が配合されてもよい。白色粒子は、例えば、二酸化チタン、亜鉛華（酸化亜鉛）、三酸化アンチモン等の白色顔料からなる粒子（高分子或いはコロイド）であり、例えば負に帯電されている。黒色粒子は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子或いはコロイド）であり、例えば正に帯電されている。このため、白色粒子及び黒色粒子は、画素電極９と対向電極２０との間の電位差によって発生する電場によって、分散媒中を移動することができる。
【００４１】
尚、これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加することができる。
【００４２】
画素６０の各々は、画素スイッチング用のＴＦＴ３０と、保持容量７０とを備えている。尚、ＴＦＴ３０は、本発明に係る「トランジスター」の一例である。
【００４３】
ＴＦＴ３０は、そのゲートが走査線１１に電気的に接続されており、そのソースがデータ線６に電気的に接続されており、そのドレインが画素電極９に接続されている。ＴＦＴ３０は、データ線駆動回路１０１（図１参照）からデータ線６を介して供給される画像信号を、走査線駆動回路１０４（図１参照）から走査線１１を介してパルス的に供給される走査信号に応じたタイミングで、画素電極９に出力する。
【００４４】
保持容量７０は、一対の電極（具体的には、図５を参照して後述する容量電極７１及び中継層８）間に、容量絶縁膜７２が挟持されることによって構築されている。ここで、一対の電極のうち一方の電極（具体的には、後述する中継層８）はＴＦＴ３０のドレイン及び画素電極９に電気的に接続されており、他方の電極（具体的には後述する容量電極７１）は所定の電位に保持された共通電位線３００に電気的に接続されている。ここで、共通電位線３００の電位は、一定値であってもよいし、一定又は不定の周期で変動してもよい。このように、画素６０に対して並列に保持容量７０を設けることによって、画素電極９の画像信号に対する保持特性を向上させることができる。尚、保持容量７０がなくとも画素の保持特性を十分確保することが可能な場合には、保持容量７０を設けなくともよい。
【００４５】
次に、本実施形態に係る電気泳動表示パネル１の表示部１０ａの具体的な構成について、図３及び図４を参照して説明する。
【００４６】
図３は、本実施形態に係る電気泳動表示パネル１の表示部１０ａにおける拡大平面図である。図４は、図３のＡ−Ａ’線断面図である。尚、図３及び図４では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００４７】
図４において、素子基板１０は、本発明に係る「基板」の一例であり、厚さ０．５ｍｍのＰＥＴ(ポリエチレンテレフタレート)を材料として形成された基板である。尚、素子基板１０の材料として、例えば、ＰＥＳ（ポリエーテルスルホン）、ポリエーテルイミド、ポリエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ＰＣ（ポリカーボネート）、芳香族ポリエステル（液晶ポリマー）、ＴＡＣ（セルローストリアセレート）及びＣＡＰ（セルロースアセテートポロピオネート）等を採用してもよい。このような有機絶縁基板を素子基板１０として採用した場合、電気泳動表示パネルの軽量化や、フレキシビリティの向上に貢献することができる。また、ガラス、シリコン及び金属薄版等の無機絶縁基板を素子基板１０の材料として用いてもよい。板厚は０．５ｍｍに限るものではない。
【００４８】
素子基板１０の表面上には、本発明に係る「下地膜」の一例である厚さ１００ｎｍのポリイミドからなる下地絶縁膜１２が島状に形成されている。つまり、下地絶縁膜１２は、素子基板１０上で平面的に見て半導体層３０ａが形成されるべき領域を含むように、例えばインクジェット法等の塗布法により絶縁材料が塗布されることにより形成されている。
【００４９】
下地絶縁膜１２の材料としては、例えば、上記のポリイミドの他、有機絶縁材料やシリコン窒化膜等の無機性材料を採用することができる。下地絶縁膜１２を形成することによって、素子基板１０の表面に存在する凹凸を平坦化することができると共に、素子基板１０からの出ガスや、外部から素子基板１０を通過して侵入しようとするガス及び水分等を効果的に遮断することができるため、上層側に良質な積層構造を形成することができるようになる。
【００５０】
図３及び図４に示すように、下地絶縁膜１２は後述する半導体層３０ａより広い範囲に亘って島状に形成されており、且つ、縁部において中央部より膜厚が大きくなるように（即ち、中央部が凹んだすり鉢状に）形成されている。このように下地絶縁膜１２の膜厚を設定することにより、下地絶縁膜１２上に安定的に積層構造を形成することができる。詳しくは後述する製造方法において説明するが、本実施形態では、下地絶縁膜１２上に配置される半導体層３０ａについて、サイズ及び位置の精度を良好に形成することができる。
【００５１】
ここで、下地絶縁膜１２は、素子基板１０の表面全面ではなく、半導体層３０ａよりやや広い領域に亘って島状に形成されている。このように素子基板１０上の一領域に部分的に形成することによって、全面に亘って形成する場合に比べて、下地絶縁膜１２を形成するために要する材料の量を抑えることができる。即ち、省資源及び低コストの要請に効果的に対応することができる。
【００５２】
素子基板１０の表面のうち下地絶縁膜１２が形成されていない領域には、走査線１１及び中継層８等の一部が形成されている。これらは、素子基板１０からの出ガスや外部から素子基板１０を通過して侵入しようとするガス及び水分等に曝されても影響が軽微又は殆どない配線及び素子等である。逆に言えば、このような配線及び素子等が形成される領域においては、下地絶縁膜１２は存在しなくとも不都合は生じない。この点、素子基板１０の全面に亘って下地絶縁膜１２を形成することは、本来必要のない領域にまで下地絶縁膜１２を形成しており、省材料及び低コストの観点から非効率である。本実施形態では、このような下地絶縁膜１２を形成する意義に乏しい領域を除いて、必要な領域に限って下地絶縁膜１２を形成しているため、省資源及び低コストの要請に適している。
【００５３】
下地絶縁膜１２上にはＴＦＴ３０が形成されている。ＴＦＴ３０は、素子基板１０上で平面的に見て、Ｘ方向に延在するように形成された走査線１１と、Ｙ方向に延在するように形成されたデータ線６との交差に対応するように、画素毎に配置されている。ＴＦＴ３０は、半導体層３０ａ、ゲート電極３０ｂ及びゲート絶縁膜３０ｃから構築されている。尚、本実施形態におけるＴＦＴ３０は、下層側から順に半導体層３０ａ、ゲート絶縁膜３０ｃ及びゲート電極３０ｂが積層されてなる、所謂トップゲート型のトランジスターである。
【００５４】
半導体層３０ａは、下地絶縁膜１２上に形成されている。半導体層３０ａは、ソース領域３０ａ１、チャネル領域３０ａ２及びドレイン領域３０ａ３を有しており、チャネル領域３０ａ２は、ゲート絶縁膜３０ｃを介してゲート電極３０ｂに対向するように設けられている。尚、半導体層３０ａにおいて、ソース領域３０ａ１及びチャネル領域３０ａ２間、若しくはチャネル領域３０ａ２及びドレイン領域３０ａ３間にＬＤＤ領域が形成されていてもよい。
【００５５】
半導体層３０ａは、厚さ５０ｎｍのペンタセンを材料として形成されている。尚、半導体層３０ａの他の材料として、ナフタレン、アントラセン、テトラセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン等又はこれらの誘導体のような低分子の有機半導体材料や、ポリーＮ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ（ｐ−フェニレンビニレン）、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレンービチオフェン共重合体、フルオレンーアリールアミン共重合体又はこれらの誘導体のような高分子の有機半導体材料や、これらのうち１種又は２種以上の組み合わせを採用してもよい。また、ＩＧＺＯ、ＺｎＯ、ＴｉＯ２、ＡｌＺｎＳｎＯ等の酸化物半導体やシリコン等の無機半導体材料を、半導体層３０ａの材料として採用してもよい。
【００５６】
半導体層３０aの膜厚は５０ｎｍに限る必要は無く、５ｎｍから１μｍの範囲を用いても良い。その際下地膜１２の縁部より膜厚が薄いとその凹の内側に収まりやすい。
【００５７】
半導体層３０ａの上層側には、厚さ２００ｎｍのポリイミドからなるゲート絶縁膜３０ｃが形成される。ゲート絶縁膜３０ｃのその他の材料としては、例えば、ポリビニルアセテート、ポリメチルメタクリレート、ポリスチレン、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、シアノエチルプルラン、フッ素系ポリマー或いはポリイソブチレンに代表されるポリオレフィン系ポリマー及びＰＶＰ−ＯＴＳ並びにこれらの共重合体や、感光性樹脂等の有機絶縁材料や、酸化シリコン及び窒化シリコン等の無機材料を採用してもよい。
【００５８】
本実施形態では特に、ゲート絶縁膜３０ｃは上層側から半導体層３０aを覆うように、素子基板１０上で平面的に見て、半導体層３０aより広い範囲に亘って形成されている。このようにゲート絶縁膜３０ｃによって半導体層３０aを上側から覆うことで、上層側から半導体層３０aに侵入しようとする不純物や電荷から、半導体層３０aを保護することができる。つまり、上述の下地絶縁膜１２によって、半導体層３０aに下層側（即ち素子基板１０側）から侵入しようとする不純物及び電荷等から、上層側に配置された半導体層３０aを保護すると共に、ゲート絶縁膜３０ｃによって半導体層３０aに上層側から侵入しようとする不純物及び電荷等から、上層側に配置された半導体層３０aを保護することができる。
【００５９】
ここでゲート絶縁膜３０ｃは、ＴＦＴ３０の性能を向上させる観点から、膜厚を小さく形成すると共に、材料として比誘電率の大きい材料を採用するとよい。本実施形態では特に、ゲート絶縁膜３０ｃの膜厚は、１０ｎｍから１ｕｍ程度に設定してもよい。
【００６０】
ゲート絶縁膜３０ｃの上層側には、厚さ１００ｎｍのＡｌ（アルミニウム）からなるゲート電極３０ｂが半導体層３０ａのチャネル領域３０ａ２に対向するように形成されている。ここで、図３に示すように、ゲート電極３０ｂは素子基板１０上に形成された走査線１１の一部として形成されている。本実施形態では、主にＸ方向に沿って形成された走査線１１のうち、素子基板１０上において平面的に見た場合に半導体層３０ａに重なる一の領域において、Ｙ方向に部分的に突出するように形成された走査線１１の部分がゲート電極３０ｂとして機能する。
【００６１】
ここで、半導体層３０ａのうちソース領域３０ａ１には、厚さ１００ｎｍのＡｕ（金）からなるデータ線６が電気的に接続されている。図４に示すように、データ線６は、その一部が半導体層３０ａ及びゲート絶縁膜３０ｃ間に介在するように形成されている。また、ドレイン領域３０ａ３には、中継層８が電気的に接続されている。図４に示すように、中継層８もまた、その一部が半導体層３０ａ及びゲート絶縁膜３０ｃ間に介在するように形成されている。
【００６２】
半導体層３０ａにペンタセン等の有機半導体材料を用いた際は、データ線６、中継層８と接する半導体層３０ａ中にソース領域３０ａ１、ドレイン領域３０ａ２が自然と形成されることが知られている。不純物導入等を行なう必要はない。これは半導体材料と金属のキャリアのフェルミレベルがおよそ一致すれば自然と電荷が流れることによると言われている。
【００６３】
ゲート電極３０ｂとデータ線６の材料としては、例えば、金、銅及びアルミニウム等並びにそれらの合金などの金属材料であってもよいし、カーボンナノチューブ、グラフェン、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料であってもよい。ゲート電極３０ｂとデータ線６の膜厚は、５ｍｍから５０ｕｍ程度であることが好ましい。
【００６４】
尚、データ線６及び中継層８は、図５に示すように、半導体層３０ａ及び下地絶縁膜１２間に、それぞれの一部が介在するように形成されることによって、それぞれソース領域３０ａ１及びドレイン領域３０ａ３に電気的に接続されるように形成されていてもよい。図５は、図３のＡ−Ａ´線断面図の他の例であり、図４と同様の趣旨によるものである。
【００６５】
再び図３及び図４に戻って、データ線６の一部は、素子基板１０の表面上に直接形成されている。即ち、当該領域には、素子基板１０の表面上に下地絶縁膜１２が形成されていない。ここで、データ線６は、その性質上、素子基板１０からの不純物や電荷等に曝されても影響が軽微或いは殆どない。つまり、このように素子基板１０上に形成される素子及び配線のうち、素子基板１０側からの不純物及び電荷等による影響がもともと少ないものに関しては、下地絶縁膜１２を形成しない領域に配置するとよい。その結果、当該領域において下地絶縁膜１２を形成する必要がなくなるため、下地絶縁膜１２を形成するための材料を削減することで、省資源及び低コストの要請に対応することができる。同時に、素子基板１０の全面に下地絶縁膜１２を形成した場合に生じる、素子基板１２のたわみを効果的に軽減することも可能となる。
【００６６】
データ線６の上層側には、厚さ１μｍのアクリルからなる層間絶縁膜３１を介して走査線１１が設けられる。図４に示すように、素子基板１０上で平面的に見て、データ線６及び走査線１１は、夫々Ｘ方向及びＹ方向に延在するように形成されている。
【００６７】
層間絶縁膜３１の材料としては、例えば、ポリビニルアセテート、ポリメチルメタクリレート、ポリスチレン、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、シアノエチルプルラン、フッ素系ポリマー或いはポリイソブチレンに代表されるポリオレフィン系ポリマー、ＰＶＰ−ＯＴＳ、及びこれらの共重合体、感光性樹脂等の有機絶縁材料、酸化シリコン、窒化シリコン等の無機材料を採用することもできる。
【００６８】
中継層８もまた、データ線６と同様に、その一部が素子基板１０の表面上に直接形成されている。即ち、当該領域では下地絶縁膜１２が形成されていないものの、中継層８は、素子基板１０からの不純物や電荷等に曝されても影響は軽微或いは殆どないため問題とはならない。この領域においても、素子基板１０上の全面に下地絶縁膜１２を形成する必要がないため、下地絶縁膜１２を形成するための材料を削減することができ、省資源及び低コストの要請に対応することができると共に、素子基板１０の全面に下地絶縁膜１２を形成した場合に生じる、素子基板１２のたわみを効果的に軽減することも可能となる。
【００６９】
中継層８は、更に、上層側の厚さ１μｍのアクリルからなる層間絶縁膜３３及び３４に形成されたコンタクトホール４０を介して、厚さ５０ｎｍのＩＴＯからなる画素電極９に電気的に接続されている。このように、ゲート電極３０ｂに走査信号が供給されるタイミング（即ち、ＴＦＴ３０がオン駆動されるタイミング）で、ソース領域３０ａ１に供給された画像信号がドレイン領域３０ａ３から出力されることによって、中継層８を介して画素電極９に画像信号が印加されるように積層構造が形成されている。
【００７０】
また、中継層８は、厚さ２００ｎｍのポリイミドからなる容量絶縁膜７２を介して上層側に形成された容量電極７１と共に、保持容量７０を形成する。容量電極７１は共通電位線３００（図２参照）に電気的に接続されることによって所定の電位に保持されている。これにより、ＴＦＴ３０の保持特性を効果的に向上させることができる。
【００７１】
層間絶縁膜３３、３４と容量絶縁膜７２はゲート絶縁膜３０ｃや層間絶縁膜３１と同一の材料を用いて構成できる。層間絶縁膜３３、３４の厚さは１００ｎｍから１０μｍ、容量絶縁膜７２の厚さは５ｎｍから１μｍとすることができる。
【００７２】
画素電極９の材料はＩＴＯに限らない。他の透明電極や金属のような非透明電極を用いても良い。膜厚は５ｎｍから１μｍまでの範囲とすることができる。
【００７３】
以上説明したように、本実施形態に係る電気泳動表示パネル１によれば、素子基板１０上のうち半導体層３０ａが形成される領域に島状に下地絶縁膜１２を形成することにより、材省資源及び低コストの要請に対応しつつ、素子基板１０のたわみを軽減することができる。更に、下地絶縁膜１２の表面をすり鉢状に形成することによって、当該表面上に配置されるゲート電極３０ｂを精度よく形成することができる。
【００７４】
＜第２実施形態＞
続いて、図６を参照して第２実施形態に係る電気泳動表示パネルの構造について説明する。尚、第２実施形態に係る電気泳動表示パネルの概要は、基本的に上述した第１実施形態に係る電気泳動表示パネルと同様な構造を有している。そのため、上述した第１実施形態と共通する点に関しては説明を適宜省略し、異なる点について重点的に説明することとする。
【００７５】
本実施形態に係るＴＦＴ３０は、下層側から順にゲート電極３０ｂ、ゲート絶縁膜３０ｃ及び半導体層３０ａが積層されてなる、所謂ボトムゲート型のトランジスタである。
【００７６】
ゲート電極３０ｂは、素子基板１０の表面上に形成された下地絶縁膜１２の表面に直接形成されている。ここで、下地絶縁膜１２は、ＴＦＴ３０が形成される領域より広い範囲に亘って島状に形成されており、且つ、縁部において中央部より膜厚が大きくなるように（即ち、中央部が凹んだすり鉢状に）形成されている。このように下地絶縁膜１２の膜厚を設定することにより、下地絶縁膜１２の表面に精度よくゲート電極３０ｂを形成することができる。
【００７７】
ここで、下地絶縁膜１２は、素子基板１０の表面全面ではなく、ＴＦＴ３０よりやや広い領域に亘って島状に形成されるため、素子基板１０の全面に亘って形成する場合に比べて、下地絶縁膜１２を形成するために要する材料の量を抑えることができる。即ち、省資源及び低コストの要請に効果的に対応することが可能である。
【００７８】
素子基板１０の表面のうち下地絶縁膜１２が形成されていない領域には、データ線６、走査線１１、容量電極７１及び中継層８等の、素子基板１０からの不純物や電荷等に曝されても影響が軽微又は殆どない配線及び素子等の一部が形成されている。逆に言えば、このような配線及び素子等が形成される領域においては、下地絶縁膜１２は不要であるので、前述のように素子基板１０の全面に亘って下地絶縁膜１２を形成することは非効率である。本実施形態では、このような下地絶縁膜１２を形成する意義に乏しい領域を除いて、必要な領域に限って下地絶縁膜１２を形成しているため、省資源及び低コストの要請に適している。
【００７９】
走査線１１の上層側には、層間絶縁膜３１を介してデータ線６が形成されている。データ線６は、その一部がゲート絶縁膜３０ｃ及び半導体層３０ａ間に介在するように形成されることにより、ソース領域３０ａ１に電気的に接続されている。
【００８０】
中継層８は、その一部がゲート絶縁膜３０ｃ及び半導体層３０ａ間に介在するように形成されることにより、ドレイン領域３０ａ３に電気的に接続されている。中継層８はまた、他の一部が、上層側の層間絶縁膜３３及び３４に形成されたコンタクトホール４０を介して、画素電極９に電気的に接続されている。このように、ゲート電極３０ｂに走査信号が供給されるタイミング（即ち、ＴＦＴ３０がオン駆動されるタイミング）で、ソース領域３０ａ１に供給された画像信号がドレイン領域３０ａ３から出力されることによって、中継層８を介して画素電極９に画像信号が印加されるように積層構造が形成されている。
【００８１】
また、中継層８は、容量絶縁膜７２を介して下層側に形成された容量電極７１と共に、保持容量７０を形成する。容量電極７１は共通電位線３００（図２参照）に電気的に接続されることによって所定の電位に保持されている。これにより、ＴＦＴ３０の保持特性を効果的に向上させることができる。
【００８２】
ここで容量電極７１は、走査線１１、データ線６の一部及び中継層８の一部と共に、素子基板１０の表面上に直接形成されている。即ち、当該領域では下地絶縁膜１２が形成されていないものの、素子基板１０からの不純物や電荷等に曝されても影響は軽微或いは殆どないため問題とはならない。この領域においても、素子基板１０上の全面に下地絶縁膜１２を形成する必要がないため、下地絶縁膜１２を形成するための材料を削減することができ、省資源及び低コストの要請に対応することができると共に、素子基板１０の全面に下地絶縁膜１２を形成した場合に生じる、素子基板１２のたわみを効果的に軽減することも可能となる。
【００８３】
第２実施形態を構成する各層は第１実施形態と同様の材料、膜厚を適用できる。
【００８４】
＜製造方法＞
上述した実施形態に係る電気泳動表示パネルが備えるアクティブマトリクス基板の製造方法について、図７を参照して説明する。尚、本実施形態に係るアクティブマトリクス基板は、上述したように、素子基板１０及び該素子基板１０上の積層構造からなる。
【００８５】
図７は、第１実施形態に係るアクティブマトリクス基板の製造方法の一例を、順を追って示す工程断面図である。
【００８６】
まず、素子基板１０として、厚さ０．５ｍｍのＰＥＴ(ポリエチレンテレフタレート)を材料として形成されたフィルム基板を用意する。尚、素子基板１０の材料として、例えば、ＰＥＳ（ポリエーテルスルホン）、ポリエーテルイミド、ポリエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ＰＣ（ポリカーボネート）、芳香族ポリエステル（液晶ポリマー）、ＴＡＣ（セルローストリアセレート）及びＣＡＰ（セルロースアセテートポロピオネート）等を採用することにより、有機絶縁基板を素子基板１０として用いてもよい。特に素子基板１０として有機絶縁基板を採用した場合、電気泳動表示パネルの軽量化や、フレキシビリティの向上に貢献することができるため、好ましい。また、ガラス、シリコン及び金属薄版等の無機絶縁基板を素子基板１０として用いてもよい。
【００８７】
次に、図７（ａ）に示すように、厚さ１００ｎｍのポリイミドからなる素子基板１０上に下地絶縁膜１２を島状に（即ち、素子基板１０の表面全体ではなく、予め定められた一の領域に部分的に）形成する。ここで、下地絶縁膜１２は、例えばインクジェット法等の塗布法によって形成される。尚、これら絶縁膜の形成方法としては、例えば、スクリーン印刷、オフセット印刷、グラビア印刷等の各種印刷方法や、絶縁膜を特定の領域内に部分的に形成可能なバーコート法、スプレー法等のウエット法のような塗布法、製膜ガスを特定の領域に照射する方法など、特定の領域に部分的に製膜可能な各種手法を用いてもよい。即ち、下地絶縁膜１２の形成方法は、最終的に素子基板１０上の一領域に直接的に形成可能な方法である限りにおいて、何ら限定されない。
【００８８】
また、このような手法を用いて素子基板１０上における下地絶縁膜１２を形成すると、基板上の全面に形成した一の絶縁膜をパターニングすることによって形成する場合に比べて、完成されるアクティブマトリクス基板におけるたわみ（即ち、構造的な歪み）を効果的に抑制することが可能となる。
【００８９】
また、このような絶縁膜の形成方法を採用することにより、下地絶縁膜１２を形成する際に必要となる材料の量を少なく抑えることができる。つまり、パターニングによってこれらの下地絶縁膜１２を形成する場合、一度、素子基板１０の全面に成膜する必要があるので、パターニングによって除去される膜は無駄になってしまう。一方、上述した本実施形態において採用した形成方法では、下地絶縁膜１２を形成する必要のある領域にのみ、直接的に成膜することが可能である。そのため、下地絶縁膜１２を形成する際に無駄となる部分が存在しない。その結果、下地絶縁膜１２を形成する際に必要な材料の量を極力少なく抑えることができ、省資源及び低コストの要請に対応したアクティブマトリクス基板を製造することが可能である。
【００９０】
ここで、下地絶縁膜１２が形成される領域は、後の工程でＴＦＴ３０が形成される領域に比べて広い領域とするとよい。このように下地絶縁膜１２を形成することによって、ＴＦＴ３０が素子基板１０側から不純物や電荷等に曝されることを効果的に防止することが可能となる。
【００９１】
下地絶縁膜１２の材料としては、例えば、上記のポリイミドの他に、有機絶縁材料やシリコン窒化膜等の無機性材料を採用してもよい。特に、下地絶縁膜１２の材料を素子基板１０上に塗布する際に、当該材料の粘度は小さく設定するとよい。このように材料の粘度を設定することによって、素子基板１０上に当該材料を塗布した際に、材料の表面において縁部が中央部に比べて膜厚が大きくなるように（即ち、中央部が凹んだすり鉢状に）自然に形成することが可能となる。例えばインクジェット法等の塗布、印刷法で溶液を用いて製膜を行なうと、塗膜の乾燥に伴い、膜のエッジに膜材料が集まり、中央が薄くなるという現象が生じる。これは特に低粘度の溶液を用いた時に顕著である。１００ｃｐｓ以下、特に１０ｃｐｓ以下で顕著となった。γブチルラクトンに溶解したポリイミドをインクジェット法で直径５０μｍに塗布した際の１００、１０ｃｐｓでの中央のエッジでの膜厚比率はそれぞれ８０％、５０％であった。製膜ガスを基板に照射し製膜する方法においても、ガス分布を製膜領域端部で濃くすることで中央を凹とする製膜を行う事ができる。
【００９２】
続いて図７（ｂ）に示すように、５０ｎｍのペンタセンからなる半導体層３０ａを形成するための半導体膜を、インクジェット法で下地膜１２の内側に形成した。
【００９３】
ここで、先に形成された下地絶縁膜１２の表面はすり鉢状に凹んでいるため、上層側に形成される半導体層３０は図７（ｂ）に示す位置からずれることなく、下地絶縁膜１２上に安定的に配置される。つまり、仮に下地絶縁膜１２の表面が平坦に形成されていると、パターニングによって形成された半導体層３０ａが下地絶縁膜１２上から容易にずれてしまうおそれがある。一方、本実施形態では、下地絶縁膜１２の表面が凹んでいるので、半導体層３０aは当該凹みにはまるように少なからず固定される。そのため、半導体層３０ａは、パターニングされた後も下地絶縁膜１２上に安定的に配置されることとなる。その結果、素子基板１０上における半導体層３０ａの位置を精度よく制御することが可能となるため、高品位なＴＦＴ３０を素子基板１０上に形成することができる。
【００９４】
続いて、半導体層３０ａのソース領域３０ａ１及びドレイン領域３０ａ３に電気的に接続されるように、厚さ１００ｎｍのＡｕ（金）からなるデータ線６及び中継層８をそれぞれ形成する（図７（ｃ）参照）。データ線６及び中継層８は、例えば、素子基板１０の全面に亘って形成されたＡｕの導電膜をエッチング等によってパターニングすることによって、同一機会に形成するとよい。
【００９５】
半導体層にペンタセン等の有機半導体材料を用いた際は、データ線６と中継層８と接する半導体層３０a中にソース領域３０ａ１、ドレイン領域３０ａ２が自然と形成されることが知られている。不純物導入等を行なう必要はない。これは半導体材料と金属のキャリアのフェルミレベルがおよそ一致すれば自然と電荷が流れることによると言われている。
【００９６】
また、データ線６及び中継層８のような導電性の膜も、上述の下地絶縁膜１２のように、例えばインクジェット法等の塗布法によって形成してもよい。この場合、パターニングによって形成される場合のように形成過程において排除されることによって無駄になる材料が生じないため、省資源及び低コストに貢献できる。
【００９７】
ここで、データ線６及び中継層８の一部は、素子基板１０上に直接的に（即ち、素子基板１０との間に下地絶縁膜１２を介さずに）形成される。データ線６及び中継層８は、素子基板１０との間に下地絶縁膜１２を介さなくても、素子基板１０側からの不純物及び電荷等にさらされても影響が軽微又は殆どないので、このように下地絶縁膜１２を介さずに素子基板１０上に形成しても問題となることはない。
【００９８】
続いて、半導体層３０ａ、データ線６及び中継層８上に、厚さ２００ｎｍのポリイミドからなるゲート絶縁膜３０ｃを形成する（図７（ｄ）参照）。ここで、ゲート絶縁膜３０ｃは、次に形成されるゲート電極３０ｂが、半導体層３０ａ、データ線６及び中継層８に電気的にショートすることを防止するため、素子基板１０上で平面的に見て、半導体層３０ａより広い領域に亘って形成するとよい。
【００９９】
ここで、ゲート絶縁膜３０ｃもまた、下地絶縁膜１２と同様に、例えばインクジェット法等の塗布法によって島状に形成される。このようにゲート絶縁膜３０ｃについても素子基板１０上の全体に亘ってではなく、必要な領域において限定的に島状に形成することによって、ゲート絶縁膜３０ｃを形成するための材料を極力少なく抑えることができ、省資源及び低コストの要請に対応することができる。
【０１００】
そして、ゲート絶縁膜３０ｃ上に、厚さ１００ｎｍのＡｌ（アルミニウム）からなるゲート電極３０ｂを形成することによって、ＴＦＴ３０が素子基板１０上に完成する。ゲート電極３０ｂはスパッタ法で全面にＡｌ膜を形成し、フォトエッチング法でパターニングして作成した（図７（ｅ）参照）。
【０１０１】
次に、データ線６上に厚さ１μｍのアクリルからなる層間絶縁膜３１を形成し、中継層８上には厚さ２００ｎｍのポリイミドからなる容量絶縁膜７２を形成した。その後、当該層間絶縁膜３１を介して上層側に走査線１１を形成する。同時に中継層８上に容量電極７１も形成される。（図７（ｆ）参照）。層間絶縁膜３１、容量絶縁膜７２はインクジェット法で形成されたが他の塗布法、印刷法等を用いても良い。
【０１０２】
厚さ１μｍの感光性アクリルからなる層間絶縁膜３３及び３４上には、厚さ５０ｎｍのＩＴＯからなる画素電極９が形成される（図７（ｆ）参照）。
【０１０３】
層間絶縁膜３３、３４は感光性アクリルをスピンコート法で塗布し露光現像することでコンタクトホール４０も形成した。また、インクジェット法等の塗布や印刷法でコンタクトホール４０が形成される領域に層間絶縁膜材料を形成せずに層間絶縁膜３３，３４を形成しても良い。この場合、コンタクトホールは自然に形成される。
【０１０４】
画素電極９の形成はゲート電極３０ｃと同様の方法を用いた。
【０１０５】
以上説明した各工程を経ることによって、素子基板１０上に積層構造を形成することで、第１実施形態に係るアクティブマトリクス基板を製造することができる。
【０１０６】
補足して説明すると、下地絶縁膜１２、層間絶縁膜３１、ゲート絶縁膜３０ｃ及び容量絶縁膜７２等の各種絶縁膜だけでなく、上述した素子基板１０上に形成される積層構造は、インクジェット法等の塗布法や印刷法によって形成可能である限り、当該塗布法を採用して形成してもよい。この場合、各積層構造をパターニングによって形成した場合に比べて、各種材料を極力少なく抑えることができるため、省資源及び低コストの要請に対して、より一層対応することが可能となる。
【０１０７】
尚、上述の第２実施形態に係る電気泳動表示パネルについては、ＴＦＴ３０の構成要素、即ちゲート電極３０ｂ、ゲート絶縁膜３０ｃ及び半導体層３０ａを形成する順が異なること以外、同様の工程にて製造可能である。
【０１０８】
本製造方法においても第１実施形態で示したものと同様の材料、膜厚を用いる事ができる。
【０１０９】
＜電子機器＞
次に、上述した電気泳動表示装置を適用した電子機器について、図８及び図９を参照して説明する。以下では、上述した電気泳動表示装置を電子ペーパー及び電子ノートに適用した場合を例にとる。
【０１１０】
図８は、電子ペーパー１４００の構成を示す斜視図である。
【０１１１】
図８に示すように、電子ペーパー１４００は、上述した実施形態に係る電気泳動表示装置を表示部１４０１として備えている。電子ペーパー１４００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１４０２を備えて構成されている。
【０１１２】
図９は、電子ノート１５００の構成を示す斜視図である。
【０１１３】
図９に示すように、電子ノート１５００は、図８で示した電子ペーパー１４００が複数枚束ねられ、カバー１５０１に挟まれているものである。カバー１５０１は、例えば外部の装置から送られる表示データを入力するための表示データ入力手段（図示せず）を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【０１１４】
上述した電子ペーパー１４００及び電子ノート１５００は、上述した実施形態に係る電気泳動表示装置を備えるので、省資源及び低コストで、高品質な画像表示を行うことが可能である。
【０１１５】
尚、これらの他に、腕時計、携帯電話、携帯用オーディオ機器などの電子機器の表示部に、上述した本実施形態に係る電気泳動表示装置を適用することができる。
【０１１６】
尚、本発明は上述の実施形態で説明した電気泳動表示パネル以外にも、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ（ＰＤＰ）、電解放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ及びデジタルマイクロミラーデバイス（ＤＭＤ）、エレクトロクロミックディスプレイ、エレクトロウェッティングディスプレイ等にも適用可能である。
【０１１７】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置用基板及びその製造方法、半導体装置並びに電子機器もまた本発明の技術的範囲に含まれるものである。
【符号の説明】
【０１１８】
６…データ線、８…中継層、１０…素子基板、１１…走査線、３０…ＴＦＴ、３１、３２、３３、３４…層間絶縁膜、４０…コンタクトホール、７０…保持容量、７１…容量電極、７２…容量絶縁膜
【図１】
0005515660.tif 000002
【図２】
0005515660.tif 000003
【図３】
0005515660.tif 000004
【図４】
0005515660.tif 000005
【図５】
0005515660.tif 000006
【図６】
0005515660.tif 000007
【図７】
0005515660.tif 000008
【図８】
0005515660.tif 000009
【図９】
0005515660.tif 000010