(57)【特許請求の範囲】
【請求項１】
弁作用を備えた板状の基体と、
前記基体の第１の面に順次積層された誘電体酸化被膜、固体電解質層および電極層を含む第１の機能層と、
前記基体の第２の面に順次積層された誘電体酸化被膜、固体電解質層および電極層を含む第２の機能層と、
前記第１の面の前記第１の機能層の周縁を覆う第１の絶縁層と、
前記第２の面の前記第２の機能層の周縁を覆う第２の絶縁層と、
前記基体の前記第１の面の少なくとも１部が前記第１の絶縁層の外周側に現れることにより形成された電極部と、
前記基体を貫通する少なくとも１つの貫通孔とを有し、
前記少なくとも１つの貫通孔の内周面に、前記基体に接する側から順次積層された誘電体酸化被膜、固体電解質層および電極層を含む第３の機能層が設けられており、前記第３の機能層の電極層が、前記第１の機能層の電極層と、前記第２の機能層の電極層を電気的に接続しており、
前記第１の絶縁層は、前記第１の面の前記第１の機能層の周縁を全周にわたり覆う層であり、前記第２の絶縁層は、前記第２の面の前記第２の機能層の周縁を全周にわたり覆う層である、コンデンサ素子。
【請求項２】
請求項１において、前記電極部は、前記第１の面の周縁に断続的に現れている、コンデンサ素子。
【請求項３】
請求項１において、前記電極部は、前記第１の面の周縁の全周にわたり連続的に現れている、コンデンサ素子。
【請求項４】
請求項１ないし３のいずれかにおいて、前記少なくとも１つの貫通孔は、前記基体のほぼ中央に設けられている、コンデンサ素子。
【請求項５】
請求項１ないし４のいずれかにおいて、前記電極部は当該コンデンサ素子の陽極であり、前記第１の機能層の電極層、前記第２の機能層の電極層、前記第３の機能層の電極層は当該コンデンサ素子の陰極である、コンデンサ素子。
【請求項６】
請求項１ないし５のいずれかに記載のコンデンサ素子と、
前記コンデンサ素子の前記電極部に電気的に接続された第１の接続電極および、前記第１の機能層の電極層または前記第２の機能層の電極層に電気的に接続された第２の接続電極を含む基板とを有し、
外装用の樹脂により前記コンデンサ素子および前記基板を含めて一体に成形された表面実装用のデバイス。
【請求項７】
請求項６において、前記電極部と前記第１の接続電極とはワイヤーボンディングされている、デバイス。
【請求項８】
請求項６または７において、前記基板の上に積み重ねられた複数の前記コンデンサ素子を有し、下側の前記コンデンサ素子の前記第１の機能層の電極層と上側の前記コンデンサ素子の前記第２の機能層の電極層が電気的に接続されている、デバイス。
【請求項９】
請求項６または７において、前記基板の表面に積み重ねられた少なくとも１つの前記コンデンサ素子と、前記基板の裏面に積み重ねられた少なくとも１つの前記コンデンサ素子を有する、デバイス。
【請求項１０】
請求項６ないし９のいずれかに記載のデバイスが実装されたプリント配線板。
【請求項１１】
請求項１０に記載のプリント配線板を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器に採用されるコンデンサ素子およびそれを内蔵した実装用のデバイスに関するものである。
【背景技術】
【０００２】
特許文献１には、他の多くの電子部品と共にコンデンサを基板上に実装する際に配線回路長が長くなり、これによりＥＳＲ特性、ＥＳＬ特性が悪化して高周波応答性が劣るという課題を解決し、接続に伴う特性の悪化が少なく、高周波応答性に優れた固体電解コンデンサ及びその製造方法を提供することを目的とする技術が記載されている。特許文献１には、固体電解コンデンサであって、厚み方向に複数の貫通孔を設けた陽極体と、この陽極体の貫通孔内に埋設された陽極リード部からなり、この陽極リード部の表出部分を陽極端子部とし、陰極層の表出部分を陰極端子部とした構成とすることにより、同一面上に陽極と陰極が交互に配列されることによってＥＳＲが低くなると共に、ＥＳＬが打ち消し合って高周波でのインピーダンス特性を大きく低減することができるようになり、その結果、高周波応答性が著しく向上することが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２３７４３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電子機器の高周波化に伴って電子部品の一つであるコンデンサにも高周波領域でのインピーダンス特性がさらに優れたコンデンサ素子が求められている。たとえば、電子機器のＣＰＵ周りに用いられるコンデンサには、小型大容量であることに加え、さらに、高周波化に対応し、ノイズ除去や過渡応答性に優れた性能を得るために、低ＥＳＲ（等価直列抵抗）および低ＥＳＬ（等価直列インダクタンス）であることが要求されている。
【０００５】
特許文献１に開示された技術においては、貫通孔の数を増やすことによりコンデンサ素子の陰極層の面積が確保しにくくなるので、静電容量を大きくすることが難しい。また、コンデンサ素子の上面と下面に形成されている陰極層の電気的な接続を図るための手段を別途設ける必要がある。
【０００６】
そこで、本発明の目的の１つは、簡易な構成で上面と下面に形成されている陰極層の電気的な接続を図れ、さらに、陰極層の面積が確保しやすいコンデンサ素子およびそれを有するデバイスを提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様は、弁作用を備えた板状の基体と、基体の第１の面に順次積層された誘電体酸化被膜、固体電解質層および電極層を含む第１の機能層と、基体の第２の面に順次積層された誘電体酸化被膜、固体電解質層および電極層を含む第２の機能層と、第１の面の第１の機能層の周縁を覆う第１の絶縁層と、第２の面の第２の機能層の周縁を覆う第２の絶縁層と、基体の第１の面の少なくとも１部が第１の絶縁層の外周側に現れることにより形成された電極部と、基体を貫通する少なくとも１つの貫通孔とを有するコンデンサ素子である。このコンデンサ素子においては、さらに、少なくとも１つの貫通孔の内周面に、基体に接する側から順次積層された誘電体酸化被膜、固体電解質層および電極層を含む第３の機能層が設けられており、第３の機能層の電極層が、第１の機能層の電極層と、第２の機能層の電極層を電気的に接続している。
【０００８】
このコンデンサ素子は、貫通孔に設けられた第３の機能層の電極層により、典型的には陰極となる第１の機能層の電極層と、第２の機能層の電極層とを電気的に接続できる。したがって、弁作用を備えた基体の両面に設けられた電極層を、基体内の構造により電気的に接続できる。さらに、貫通孔の内周面に第３の機能層を設けることにより、貫通孔の内周面に固体電解コンデンサとして機能する層を形成できる。このため、基体に設けられる貫通孔により第１の面（上面）および第２の面（下面）の面積が低下することによる容量の低下を抑制できる。したがって、簡易な構成で上面と下面に形成されている電極層（典型的には陰極部（陰極））の電気的な接続を図れ、さらに、電極層の面積の低下を抑制できるコンデンサ素子を提供できる。
【０００９】
このコンデンサ素子においては、第１の機能層の周縁の全周および第２の機能層の周縁の全周をそれぞれ第１および第２の絶縁層により覆う。このため、絶縁層の外周側に、基体の周縁の全周にわたり、電極層と絶縁層により分離された電極部を設けることができる。このコンデンサ素子においては、電極層と絶縁層により分離された電極部（典型的には陽極部（陽極））を、周縁の全周に断続的に配置できる。さらに、電極部を、基体の周縁の全周に連続的に配置することが可能となる。電極部を基体の周縁の全周に連続的に配置することにより、コンデンサ素子を搭載する基板の配線パターンに対するフレキシビリティをいっそう向上できる。すなわち、このコンデンサ素子においては、基体の第１の機能層の電極層および第２の機能層の電極層は、貫通孔に設けられた第３の機能層の電極層により電気的に接続されている。このため、基体の周辺（周縁部分）を用いて第１の機能層の電極層および第２の機能層の電極層を電気的に接続する必要がない。
【００１０】
さらに、基体の内部（中心部など）を貫通するように基体の両面に設けられた陰極を接続し、基体の周縁に陽極を断続または連続的に配置することにより、コンデンサ素子における極間の距離が縮まるのでＥＳＲを低減しやすく、また、コンデンサ素子における電流の流れる方向を多様化できるのでＥＳＬを低減しやすい。したがって、小型大容量で、低ＥＳＲおよび低ＥＳＬであり、さらに、接続端子の配置に対してフレキシブルに対応しやすいコンデンサ素子を提供できる。
【００１１】
貫通孔の少なくとも１つは、この基体のほぼ中央に設けられていることが望ましい。貫通孔に設けられた第３の機能層と、基体の周縁に沿って配置される電極部との距離が大きく変動することを抑制でき、電流の流れる方向を多様化できるので、さらに低ＥＳＲおよび低ＥＳＬのコンデンサ素子を提供しやすい。複数の貫通孔を基体に線および／または点対称に配置することも有効である。
【００１２】
典型的なコンデンサ素子では、電極部は当該コンデンサ素子の陽極であり、第１の機能層の電極層、第２の機能層の電極層、第３の機能層の電極層は当該コンデンサ素子の陰極である。なお、典型的には陰極として機能する電極層は、固体電解質層が真の陰極として機能する役割を担っている。
【００１３】
本発明の異なる態様の一つは、上記のコンデンサ素子と、上記のコンデンサ素子の電極部に電気的に接続された第１の接続電極および、第１の機能層の電極層または第２の機能層の電極層に電気的に接続された第２の接続電極を含む基板とを有し、外装用の樹脂によりコンデンサ素子および基板を含めて一体に成形された表面実装用のデバイスである。低ＥＳＲおよび低ＥＳＬのコンデンサ素子を備えたデバイスであって、接続電極の配置をフレキシブルにアレンジできる表面実装用のデバイスを提供できる。
【００１４】
このデバイスでは、電極部と第１の接続電極とはワイヤーボンディングにより接続できる。このデバイスは、さらに、基板の上に積み重ねられた複数のコンデンサ素子を有するものであってもよい。下側のコンデンサ素子の第１の機能層の電極層と上側のコンデンサ素子の第２の機能層の電極層を電気的に接続することができる。また、基板の表面に積み重ねられた少なくとも１つのコンデンサ素子と、基板の裏面に積み重ねられた少なくとも１つのコンデンサ素子を有するデバイスであってもよい。
【００１５】
また、本発明の異なる態様の一つは、上記デバイスが実装されたプリント配線板、およびそのプリント配線板を有する電子機器である。
【図面の簡単な説明】
【００１６】
【図１】デバイスの概要を示す斜視図。
【図２】デバイスの実装面を示す図。
【図３】デバイスを、モールド樹脂を除いた状態で示す斜視図。
【図４】デバイスを基板とコンデンサ素子に展開した図。
【図５】デバイスの断面図。
【図６】コンデンサ素子を平面（第１の面側）から見た様子を示す図。
【図７】コンデンサ素子を底面（第２の面側）から見た様子を示す図。
【図８】コンデンサ素子の構造を示す断面図。
【図９】コンデンサ素子の構造を拡大して示す断面図。
【図１０】デバイスを搭載したプリント配線板の一部を示す断面図。
【図１１】異なるコンデンサ素子を平面（第１の面側）から見た様子を示す図。
【図１２】さらに異なるコンデンサ素子の斜視図。
【図１３】図１２に示すコンデンサ素子の断面図。
【図１４】さらに異なるコンデンサ素子の斜視図。
【図１５】図１４に示すコンデンサ素子の積層した状態を示す平面図。
【図１６】異なるデバイスの構造を示す断面図。
【発明を実施するための形態】
【００１７】
図１に、本発明に係るコンデンサ素子を含むデバイスの一例を示している。このデバイス１は、基板１０と、基板１０の搭載側の面１１に搭載されたコンデンサ素子２０とを有し、外装用の樹脂（モールド樹脂）３０により基板１０およびコンデンサ素子２０を含めて方形または矩形となるように一体に成形された表面実装用のデバイスである。
【００１８】
図２に、デバイス１の実装面２を示している。このデバイス１では、基板１０の実装側の面１２が外装用の樹脂３０に覆われておらず、実装面２として現れている。デバイス１の実装面２、すなわち、基板１０の実装側の面１２には、全周１３にわたり、第１の端子電極５１と、第２の端子電極５２とが近接するように配置されている。このデバイス１の第１の端子電極５１は、コンデンサ素子２０の陽極に接続された陽極端子である。デバイス１は、４つの陽極端子（端子電極）５１を備えており、基板１０の実装側の面１２の４隅１５ａ〜１５ｄのそれぞれに形成されている。デバイス１の第２の端子電極５２は、コンデンサ素子２０の陰極に接続された陰極端子であり、基板１０の実装側の面１２の、陽極端子５１を除いた部分に配置されている。陽極端子５１および陰極端子（端子電極）５２は、絶縁用のギャップ５９により区切られている。絶縁用のギャップ５９は、０．１ｍｍから２ｍｍ程度であり、０．２ｍｍから１ｍｍ程度であることが好ましい。ギャップ５９は、空間であっても、絶縁用の樹脂により埋められていてもよい。
【００１９】
図３にデバイス１のモールド樹脂３０を除いた状態を示している。図４に基板１０とコンデンサ素子２０とを分離した状態を示している。図５にデバイス１の断面図（図１のV-V断面）を示している。デバイス１の基板１０はほぼ正方形にカットされたガラス布・エポキシ樹脂銅張積層板（ガラエポ基板）である。基板１０の搭載側の面１１および実装側の面１２の銅箔がエッチングなどによりパターニングされ、両方の面１１および１２に同一の電極パターンが形成されている。したがって、基板１０の搭載側の面１１には、実装側の面１２の複数の陽極端子５１に対峙する位置に陽極端子５１と同じ形状の複数の接続電極が形成されており、コンデンサ素子２０の電極（陽極）部２１に接続するための陽極接続電極５６となっている。また、基板１０の搭載側の面１１には、実装側の面１２の陰極端子５２に対峙する位置に、陰極端子５２と同じ形状の接続電極が形成されており、コンデンサ素子２０の電極層２６ｂ（陰極部２２）に接続するための陰極接続電極５７となっている。
【００２０】
すなわち、基板１０の搭載側の面１１には、全周１３に沿って陽極接続電極５６および陰極接続電極５７が配置されており、４つの陽極接続電極５６は搭載側の面１１の４隅１５ａ〜１５ｄのそれぞれに形成されている。陰極接続電極５７は、基板１０の搭載側の面１１の、陽極接続電極５６を除いた部分に配置されている。陽極接続電極５６および陰極接続電極５７は、実装側の面１２と同様に絶縁用のギャップ５９により分離されている。
【００２１】
さらに、それぞれの陽極端子５１と陽極接続電極５６とは基板１０を貫通する貫通電極（スルーホール、ビアホール）５５により電気的に接続されている。また、陰極端子５２と陰極接続電極５７も基板１０を貫通する貫通電極５５により電気的に接続されている。貫通電極５５は、陽極端子５１と陽極接続電極５６との間、陰極端子５２と陰極接続電極５７との間の電気抵抗（接続抵抗）を抑制するように適当な数が適当なピッチで設けられている。
【００２２】
図６に、コンデンサ素子２０の平面図（第１の面（上面）から見た様子）を示している。図７に、コンデンサ素子２０の底面図（第２の面（下面）から見た様子）を示している。図８に、コンデンサ素子２０の断面図（図７のVIII-VIII断面）を示している。さらに、図９に、コンデンサ素子２０の構造を一部拡大した断面により示している。
【００２３】
コンデンサ素子（コンデンサコア）２０は、固体電解コンデンサ（固体電解コンデンサ素子）であり、ほぼ正方形にカットされた板状または薄膜状の弁作用基体２３を有する。弁作用基体２３はエッチングなどにより多孔質化が施された第１の面２３ａおよび第２の面２３ｂを含む。この例では、第２の面２３ｂは、基板１０の搭載側の面１１に面した下側の面（下面）であり、第１の面２３ａは第２の面２３ｂの反対側の上側の面（上面）である。これらの面２３ａおよび２３ｂは上下逆転してもよく、左右に面していてもよい。
【００２４】
基体２３の第１の面２３ａには、第１の機能層３１が形成されている。第１の機能層３１は、第１の面２３ａに順次積層された誘電体酸化被膜２４ａ、固体電解質層２５ａ、および電極層２６ａを含む。弁作用基体２３としては、エッチドアルミニウム箔、タンタル焼結体、ニオブ焼結体またはチタン焼結体があげられる。表面実装用の薄型のデバイス１を形成するという点を考慮すると、エッチドアルミニウム箔を用いたコンデンサ素子２０が適している。誘電体酸化被膜２４ａは、基体２３がエッチドアルミニウム箔であれば、その表面に形成された酸化アルミニウムである。固体電解質層２５ａは、ポリピロール、ポリチオフェン、ポリアニリン等の導電性高分子を電解重合などにより誘電体酸化被膜２４ａの上に積層させることにより形成できる。電極層２６ａの一例は、固体電解質層２５ａの上に積層された導電性ペーストであり、陰極部２２を構成する。第１の機能層３１は、接触抵抗を低減させるために固体電解質層２５ａと電極層２６ａの間に積層される高導電性のグラファイト層などを含んでいてもよい。なお、本明細書において陰極部２２として機能するように記載している電極層２６ａは見かけ上の陰極であって、固体電解質層２５ａが真の陰極として機能する役割を担っている。以下においても同様である。
【００２５】
基体２３の第２の面２３ｂには、第２の機能層３２が形成されている。第２の機能層３２は、第２の面２３ｂに順次積層された誘電体酸化被膜２４ｂ、固体電解質層２５ｂ、および電極層２６ｂを含む。電極層２６ｂはコンデンサ素子２０の陰極部２２となる。
【００２６】
さらに、基体２３の第１の面２３ａには、第１の機能層３１の周縁３１ｃを全周にわたり覆う第１の絶縁層２９ａが形成されている。また、基体２３の第２の面２３ｂには、第２の機能層３２の周縁３２ｃを全周にわたり覆う第２の絶縁層２９ｂが形成されている。基体２３の第１の面２３ａの周面（周縁）２３ｃは第１の絶縁層２９ａの外周側（外側、外縁側、周辺側）に現れ、コンデンサ素子２０の電極（陽極）部２１となっている。なお、絶縁層２９ａおよび２９ｂの一例は、ポリイミド樹脂、エポキシ樹脂などの絶縁性の樹脂からなる膜である。
【００２７】
コンデンサ素子２０は、さらに、弁作用基体２３の中央を貫通する貫通孔（スルーホール）２７を含む。この貫通孔２７の内周面２７ａには、第３の機能層３３が形成されている。第３の機能層３３は、弁作用基体２３に接する側から順次積層された誘電体酸化被膜２４ｃおよび固体電解質層２５ｃを含む。さらに、貫通孔２７には、銀ペーストなどの導電性ペーストが充填され、貫通電極２８が形成されている。したがって、第３の機能層３３は、基体２３の側から誘電体酸化被膜２４ｃ、固体電解質層２５ｃおよび貫通電極２８が積層された構成となっている。
【００２８】
第３の機能層３３の誘電体酸化被膜２４ｃは第１の機能層３１の誘電体酸化被膜２４ａおよび第２の機能層３２の誘電体酸化被膜２４ｂと一体で生成されている。第３の機能層３３の固体電解質層２５ｃは、第１の機能層３１の固体電解質層２５ａおよび第２の機能層３２の固体電解質層２５ｂと一体で生成されている。貫通孔２７の内周面２７ａであっても、電解重合などの方法により、基体２３の表面とともに固体電解質層２５ｃを形成できる。さらに、第３の機能層３３の貫通電極２８は、第１の機能層３１の電極層２６ａおよび第２の電極層３２の電極層２６ｂと物理的および電気的に接するように設けられている。したがって、コンデンサ素子２０においては、これら第１〜第３の機能層３１〜３３により、表面２３ａおよび２３ｂとともに貫通孔２７の内周面２７ａが固体電解質コンデンサとして機能するように構成されており、さらに、これらの機能層３１〜３３が陰極となる電極２３ａ、２３ｂおよび２８により並列に接続されている。
【００２９】
図５に示すように、このコンデンサ素子２０は、基体２３の第２の面２３ｂの第２の機能層３２が基板１０に面して搭載され、デバイス１が形成（製造）される。図７に示すように、このコンデンサ素子２０は、第２の面２３ｂの中央部分に電極層２６ｂ（陰極部２２）が現れており、基体２３の第２の面２３ｂの周囲（第２の機能層３２の周縁３２ｃ）は絶縁層２９ｂにより全て覆われている。したがって、基板１０の搭載側の面１１に第２の面２３ｂを向け、素子固定用の導電性ペースト６１を介してコンデンサ素子２０を載せることにより、コンデンサ素子２０の陰極部２２と基板１０の陰極接続電極５７とを電気的に接続できる。
【００３０】
また、図６に示すように、弁作用基体２３の第１の面２３ａ、すなわち、搭載される側と反対側の面の４方の辺および４隅を含む周囲（全周、第１の機能層３１の周縁３１ｃ）には、絶縁層２９ａの外周側に弁作用基体２３が現れており陽極部２１が形成されている。たとえば、第２の面２３ｂの絶縁層２９ｂと同様の絶縁層２９ａを第１の面２３ａにも形成し、その絶縁層２９ａの一部を剥いだり、カットして基体２３の表面２３ａを現すことにより、陽極部２１を形成できる。
【００３１】
図５に示すように、デバイス１においては、コンデンサ素子２０の第１の面２３ａの周囲に沿って現れている陽極部２１と、基板１０の陽極接続電極５６とは、金線、銅線、アルミニウム線などの導電性の金属ワイヤー６２によりボンディングすることにより電気的に接続できる。陽極部２１が、平面視四角形のコンデンサ素子２０の第１の面２３ａの全周に沿って現れているので、基板１０の陽極接続電極５６がコーナー部分に限らず、基板１０の搭載側の面１１の周囲に沿った位置に設けられていれば、ワイヤーボンディング６２により接続できる。ボンディングワイヤを含めて、コンデンサ素子２０は、外装用の樹脂（モールド樹脂）３０により保護される。モールド樹脂３０としては、エポキシ樹脂などの封止樹脂があげられる。したがって、このタイプのコンデンサ素子２０は、基板１０の様々な電極配置に対してフレキシブルに対応できる。
【００３２】
このコンデンサ素子２０においては、弁作用基体２３の第１の面２３ａ、すなわち、搭載される側と反対側の面に第１の機能層３１が形成され、その表面の電極層２６ａが陰極部２２になっている。そして、電極層２６ａの４方の辺および４隅を含む周囲（全周）は、絶縁層２９ａを挟んで弁作用基体２３が現れており電極（陽極）部２１が形成されている。このため、陽極（電極）部２１と陰極部２２（電極層２６ａ）とが対向した状態でそれらが接近して配置されるので、低ＥＳＬのコンデンサ素子２０を提供しやすい。また、陽極部２１と電極層２６ａとの位置関係（対峙する方向）は、第１の機能層３１の周縁３１ｃに沿って変わり、さらに、電極層２６ａは基体２３の中央を貫通する第３の機能層３３の貫通電極２８を介して基板１０と接続する第２の機能層３２の電極層２６ｂと接続されている。したがって、第１の機能層３１を流れる電流の向きは多様になり、この点でも低ＥＳＬのコンデンサ素子２０を提供しやすい構成である。
【００３３】
また、このコンデンサ素子２０においては、基体２３の中心を貫通するように設けられた貫通電極２８により基体２３の両面２３ａおよび２３ｂに設けられた陰極部２２（電極層２６ａおよび２６ｂ）を接続し、基体２３の周縁に陽極（電極）部２１を連続して配置している。したがって、貫通電極２８を含めた陰極部２２に対する陽極部２１の配置が対称的であり、さらに、基体２３の中心を貫通する貫通電極２８により両面の陰極部２２が接続されているので、コンデンサ素子２０は全体として電極間距離が縮まる。したがって、このコンデンサ素子２０は、ＥＳＲも低減しやすい。
【００３４】
さらに、貫通孔２７の内周面２７ａに第３の機能層３３を形成することにより、貫通孔２７の内周面２７ａを固体電解コンデンサとして機能する面積に加えることができる。このため、基体２３の中心部あるいはその近傍を貫通するように貫通孔２７を配置しても貫通孔２７による容量の低下（基体２３の表面の利用率の低下）を低減でき、貫通孔２７を基体２３の所望の場所にフレキシブルに配置できる。
【００３５】
また、陽極部２１が電極層２６ａを取り囲むようにコンデンサ素子２０の全周にわたり形成されているため、様々な個所からの電気的な接続が可能でコンデンサ素子２０を搭載する基板１０の配線パターンに対するフレキシビリティを向上させることができる。
【００３６】
図１０に、コンデンサ素子２０を含むデバイス１が搭載されたプリント配線板７０の一部を断面により示している。プリント配線板（プリント基板）７０の上面７１にはＣＰＵ７５が搭載されており、プリント配線板７０の下面７２の、ＣＰＵ７５の中央部分の電源端子７６に対峙する位置に本例のコンデンサデバイス１が搭載されている。ＣＰＵ７５の電源端子７６とデバイス１の実装面２の端子電極５１および５２は、プリント配線板７０を貫通する複数の貫通電極７９により電気的に接続され、デバイス１はデカップリングコンデンサあるいはバイパスコンデンサとして機能する。
【００３７】
デバイス１は、たとえば、１辺の長さが１０ｍｍ程度、厚さが２〜４ｍｍ程度の薄くコンパクトな表面実装用のコンデンサチップであり、固体電解コンデンサ素子２０を内蔵した低ＥＳＲ、低ＥＳＬで大容量の薄くコンパクトなコンデンサデバイスである。このため、デバイス１の実装に要するスペースは小さい。また、デバイス１は実装面２に複数の陽極端子５１が設けられた多極化デバイスなので、従来多数のコンデンサを搭載していた用途を１つまたは数少ないデバイス１により置き換えることができる。このため、コンパクト化が進んでいるノート型のパーソナルコンピュータなどの情報処理端末や、携帯電話、ＰＤＡなどの携帯型の情報処理端末などの電子機器に好適である。
【００３８】
図１１は、本発明に係る異なるコンデンサ素子の例を示している。図１１に示したコンデンサ素子８１は、基体２３の外形が長方形であり、対角線の交点に貫通孔２７を設け、第１の機能層３１と第２の機能層３２とを第３の機能層３３により接続している。このように、本発明に係るコンデンサ素子の形状は、正方形に限らず、長方形あるいはその他の平面視多角形であってもよい。さらに、コンデンサ素子は円形であってもよい。表面実装用のデバイス１の平面視はほとんど四角形であり、大容量のコンデンサデバイスを提供するためのスペース効率を考慮すると、コンデンサ素子も平面視はほぼ正方形あるいはほぼ長方形などの四角形であることが望ましい。
【００３９】
図１２は、本発明に係るさらに異なるコンデンサ素子８２の例を示している。図１３に、コンデンサ素子８２の構成を断面図により示している。このコンデンサ素子８２は、図１１に示すコンデンサ素子８１と同様、ほぼ長方形にカットされた板状または薄膜状の弁作用基体２３を有しており、２つの貫通孔２７が短手方向の中心にそって、長手方向の２箇所に、中心を挟んで対称な位置に設けられている。それぞれの貫通孔２７の内周面２７ａには第３の機能層３３が設けられており、第１の機能層３１および第２の機能層３２は、複数の第３の機能層３３により接続されている。
【００４０】
低ＥＳＬおよび低ＥＳＲのコンデンサ素子を提供するためには、コンデンサの陽極と陰極（グランド）との距離をできる限り小さくすることが望ましい。特に、基板１０と接続される端子間距離を短くすることが好ましく、この例であると、基板１０に搭載される裏面（第２の面）２３ｂの側の陰極部２２、すなわち、第２の機能層３２の電極層２６ｂと、陽極部２１との電気的な距離を短縮し、その間の電気的抵抗が小さいことが望ましい。コンデンサ素子８２に基体２３を貫通する孔２７を多数設け、貫通孔２７の断面積を小さくすることは有効である。貫通孔２７を設けることによる第１および第２の面２３ａおよび２３ｂの面積欠損は半径の二乗に比例し、貫通孔２７の内周面に設けられる第３の機能層３３の面積増加は半径に比例するからである。
【００４１】
さらに、貫通孔２７を２箇所またはそれ以上設けることにより、電流経路が短縮され、電流経路がさらに多様化されるので、さらに容量が大きく、低ＥＳＲおよび低ＥＳＬのコンデンサ素子を提供できる。
【００４２】
図１４に、本発明に係るさらに異なるコンデンサ素子８３の斜視図を示している。また、図１５に、複数のコンデンサ素子８３を積み上げて容量を増加したコンデンサ素子８４を示している。個々のコンデンサ素子８３は、弁作用基体２３の第１の面２３ａに設けられた第１の機能層３１、第２の面２３ｂに設けられた第２の機能層３２、貫通孔２７に設けられた第３の機能層３３に加え、基体２３の周面（側面）２３ｃに設けられた第４の機能層３４を備えている。第４の機能層３４は、周面２３ｃに順次積層された誘電体酸化被膜２４ｄ、固体電解質層２５ｄおよび電極層２６ｄを含む。
【００４３】
このコンデンサ素子８３においては、第３の機能層３３に加え、第４の機能層３４により、第１の機能層３１および第２の機能層３２が接続されている。すなわち、弁作用基体２３の第１の面２３ａの電極層２６ａおよび第２の面２３ｂの電極層２６ｂは、弁作用基体２３を貫通するように弁作用基体２３の中央（中心）またはその近傍に形成された貫通孔２７の内周面に設けられた貫通電極２８だけでなく周面２３ｃに設けられた電極層２６ｄによっても電気的に接続されている。また、周面２３ｃに設けられた第４の機能層３４により、固体電解コンデンサとしての容量をさらに確保できる。
【００４４】
弁作用基体２３の第１の面２３ａの第１の機能層３１の４隅は切り欠かれており、切り欠かれることにより形成された第１の機能層３１の周縁は、第１の絶縁層２９ａにより覆われている。そして、第１の絶縁層２９ａにより第１の機能層３１および第４の機能層３４から隔離されるように弁作用基体２３の４隅（４コーナー）が現れて陽極部２１が形成されている。このコンデンサ素子８３は、陽極部２１が四方（４箇所）に断続的に現れている。このため、コンデンサ素子８３を搭載する基板１０の配線パターンに対し、フレキシブルに接続することができる。
【００４５】
図１５に示したコンデンサ素子８４は、４端子のコンデンサ素子８３を中央の貫通孔２７を中心に回転させながら積層した（積み重ねた）ものである。したがって、このコンデンサ素子８４により、さらに大容量のコンデンサを得られ、４端子のコンデンサ素子８３を用い、５端子以上の多端子構造のコンデンサ素子８４が得られる。したがって、このコンデンサ素子８４を基板１０に搭載することにより、多種多様な配線パターンを備えた基板１０に対応でき、大容量、低ＥＳＲおよび低ＥＳＬのコンデンサデバイスを提供できる。
【００４６】
図１６に、本発明の異なるデバイスの例を示している。このデバイス５においては、基板１０の両面にそれぞれコンデンサ素子２０を搭載している。複数のコンデンサ素子２０は、基板１０の一方の面ではなく、両方の面に搭載することも可能であり、コンデンサとしての容量を増加させることができる。
【００４７】
なお、上記に示したコンデンサ素子およびデバイスは、本発明に含まれるコンデンサ素子およびデバイスのいくつかの例であり、本発明は上記に限定されない。また、本発明に係る表面実装用のデバイスは、ＣＰＵとの組み合わせだけではなく、他の回路素子と組み合わせて用いることも可能であり、たとえば、ＤＣ−ＤＣコンバータの平滑回路などにも適用できる。
【符号の説明】
【００４８】
１  表面実装用のデバイス、  ２  デバイスの実装面
１０  基板、  １１  基板の搭載側の面、  １２  基板の実装側の面
２０、８１、８２、８３、８４  コンデンサ素子
２１  陽極（電極）部、  ２２  陰極部
２３  弁作用基体、  ２３ａ  第１の面、  ２３ｂ  第２の面
２４ａ、２４ｂ、２４ｃ、２４ｄ  誘電体酸化被膜
２５ａ、２５ｂ、２５ｃ、２５ｄ  固体電解質層
２６ａ、２６ｂ、２６ｄ  電極層
２７  貫通孔、  ２８  貫通電極
２９ａ、２９ｂ  絶縁層
３１、３２、３３、３４  固体電解コンデンサの機能層
【図１】
0005415841.tif 000002
【図２】
0005415841.tif 000003
【図３】
0005415841.tif 000004
【図４】
0005415841.tif 000005
【図５】
0005415841.tif 000006
【図６】
0005415841.tif 000007
【図７】
0005415841.tif 000008
【図８】
0005415841.tif 000009
【図９】
0005415841.tif 000010
【図１０】
0005415841.tif 000011
【図１１】
0005415841.tif 000012
【図１２】
0005415841.tif 000013
【図１３】
0005415841.tif 000014
【図１４】
0005415841.tif 000015
【図１５】
0005415841.tif 000016
【図１６】
0005415841.tif 000017