(57)【特許請求の範囲】
【請求項１】
バッファ層上に電子供給層が積層され、前記電子供給層上にドレイン、ソース、ゲートの各電極が形成されたヘテロ接合電界効果トランジスタの等価回路モデルの作成方法であって、
前記電界効果トランジスタのドレイン・ソース間の電流Ｉｄｓを表現する、次式で定義された、
【数１】
0005558082.tif 000016
ここで、ドレイン電流のゲート電圧依存性を表すψ（Ｖｇｓ）とドレイン電流の温      度依存性を表すＩｍａｘ（Ｔａ）とは次式で表され、
【数２】
0005558082.tif 000017
Ｐ１は次式で定義され、
【数３】
0005558082.tif 000018
ただし、Ｉｄｓ：ドレイン・ソース間電流
Ｖｇｓ：ゲート・ソース間電圧
Ｖｄｓ：ドレイン・ソース間電圧
Ｉｍａｘ：最大ドレイン電流
Ｖｋｎｅｅ：ニー電圧
ｇｍ：相互コンダクタンス
Ｖｐ：ピンチオフ電圧
Ｐ２：２次元電子ガス濃度における２次の補正項
Ｐ３：２次元電子ガス濃度における３次の補正項
Ｒｔｈ：電子供給層とバッファ層を合わせた領域の熱抵抗
Ｔａ： 周囲温度
ＴｃＩｍａｘ：ドレイン電流の温度係数
非線形ドレイン電流モデルを含む等価回路モデルを準備するステップと、
前記等価回路モデル内のパラメータのうち、Ｉｍａｘ、Ｖｋｎｅｅ、ｇｍ、Ｖｐ、Ｐ２、Ｐ３、ＴｃＩｍａｘをフィッティングパラメータとし、フィッティングにより値を定めるフィッティングステップと
を備える、ヘテロ接合電界効果トランジスタの等価回路モデルの作成方法。
【請求項２】
請求項１に記載のヘテロ接合電界効果トランジスタの等価回路モデルの作成方法において、
前記フィッティングステップは、
前記等価回路モデルの各フィッティングパラメータに初期値を設定するステップと、
設定されたパラメータを用いて、回路シミュレーションにより、電界効果トランジスタの特性値を計算するシミュレーションステップと、
前記回路シミュレーションにより得られた特性値と、予め準備された、測定された電界効果トランジスタの特性値との誤差を計算するステップと、
前記誤差が予め定める条件を満たすまで、各フィッティングパラメータの値を変化させながら前記シミュレーションステップと前記誤差を計算するステップを繰り返し行うステップと、
前記繰り返し行うステップの終了時に得られたパラメータの値の組を、前記等価回路モデルに適用することにより、前記ヘテロ接合ＦＥＴの等価回路を作成するステップと
を含むことを特徴とするヘテロ接合電界効果トランジスタの等価回路モデルの作成方法。
【請求項３】
請求項１に記載のヘテロ接合電界効果トランジスタの等価回路モデルの作成方法において、
前記非線形ドレイン電流モデルのパラメータＩｍａｘ、Ｖｋｎｅｅ、ｇｍ、Ｖｐを次式で定義し、
【数４】
0005558082.tif 000019
ただし、ｑ：素電荷
σ：電子供給層とバッファ層の界面の分極
ｖｓ：電子飽和速度
μ：電子移動度
ＬSG：ゲート・ソース間距離
ＬGD：ゲート・ドレイン間距離
ＬG：ゲート長
Ｒc：コンタクト抵抗
ｄ：電子供給層厚
ε０：真空の誘電率
εＡG：電子供給層の比誘電率
φb：ゲート電極と電子供給層の間のエネルギー差
ΔＥc：電子供給層厚とバッファ層の伝導帯エネルギーの差
σ、ｖｓ、μ、Ｒc、φb、ΔＥcをフィッティングパラメータとした
ことを特徴とするヘテロ接合電界効果トランジスタの等価回路モデルの作成方法。
【請求項４】
請求項２に記載のヘテロ接合電界効果トランジスタの等価回路モデルの作成方法において、
前記初期値を設定するステップは、非線形ドレイン電流モデルのパラメータＩｍａｘ、Ｖｋｎｅｅ、ｇｍ、Ｖｐに対して、請求項３に記載のヘテロ接合電界効果トランジスタの等価回路モデルの作成方法において定義された式を用いて算出した値を初期値とした
ことを特徴とするヘテロ接合電界効果トランジスタの等価回路モデルの作成方法。
【請求項５】
バッファ層上に電子供給層が積層され、前記電子供給層上にドレイン、ソース、ゲートの各電極が形成されたヘテロ接合電界効果トランジスタの等価回路モデルを用いる回路シミュレータであって、
前記等価回路モデルとして、
前記電界効果トランジスタのドレイン・ソース間の電流Ｉｄｓを表現する、次式で定義された、
【数５】
0005558082.tif 000020
ここで、ドレイン電流のゲート電圧依存性を表すψ（Ｖｇｓ）とドレイン電流の温      度依存性を表すＩｍａｘ（Ｔａ）とは次式で表され、
【数６】
0005558082.tif 000021
Ｐ１は次式で定義され、
【数７】
0005558082.tif 000022
ただし、Ｉｄｓ：ドレイン・ソース間電流
Ｖｇｓ：ゲート・ソース間電圧
Ｖｄｓ：ドレイン・ソース間電圧
Ｉｍａｘ：最大ドレイン電流
Ｖｋｎｅｅ：ニー電圧
ｇｍ：相互コンダクタンス
Ｖｐ：ピンチオフ電圧
Ｐ２：２次元電子ガス濃度における２次の補正項
Ｐ３：２次元電子ガス濃度における３次の補正項
Ｒｔｈ：電子供給層とバッファ層を合わせた領域の熱抵抗
Ｔａ： 周囲温度
ＴｃＩｍａｘ：ドレイン電流の温度係数
非線形ドレイン電流モデルを含む回路シミュレータ。
【請求項６】
請求項５に記載の回路シミュレータにおいて、
パラメータＩｍａｘ、Ｖｋｎｅｅ、ｇｍ、Ｖｐを次式で定義した、
【数８】
0005558082.tif 000023
ただし、ｑ：素電荷
σ：電子供給層とバッファ層の界面の分極
ｖｓ：電子飽和速度
μ：電子移動度
ＬSG：ゲート・ソース間距離
ＬGD：ゲート・ドレイン間距離
ＬG：ゲート長
Ｒc：コンタクト抵抗
ｄ：電子供給層厚
ε０：真空の誘電率
εＡG：電子供給層の比誘電率
φb：ゲート電極と電子供給層の間のエネルギー差
ΔＥc：電子供給層厚とバッファ層の伝導帯エネルギーの差
非線形ドレイン電流モデルを含むことを特徴とする回路シミュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体デバイスをモデル化する方法に関連し、特にヘテロ接合電界効果トランジスタ（以下、電界効果トランジスタをＦＥＴと称す）の等価回路モデルの作成方法およびそのモデルを含む回路シミュレータに関する。
【背景技術】
【０００２】
ＨＥＭＴ（High Electron Mobility Transistor）などを含むヘテロ接合ＦＥＴは、優れた高周波特性を示し、さまざまなＲＦアプリケーションなどで使用されている。そのようなデバイスの性能を正確に予測し、またそのようなデバイスを用いて様々な半導体回路設計するためには、半導体デバイスの正確なモデルが必要である。モデルを用いることにより、半導体デバイスや半導体回路の開発おいて、モデルパラメータを抽出しその値をデバイス設計・作成にフィードバックすることや高精度な回路シミュレーションを行うことができる。これにより、半導体デバイスや半導体回路の試作回数を低減し、効率的な開発が可能になる。
【０００３】
半導体デバイスの電気特性をモデル化する方法としては２つの方法が良く知れられている。ひとつは物理的なデバイス・シミュレーションであり、もうひとつは等価回路モデリングである。デバイス・シミュレーションは、デバイスの物理的な位置や構造、材料特性を入力パラメータとし、デバイスシミュレータという物理方程式を数値的に解くツールを用いて、電気特性を計算する方法である。例えばシルバコ社のＡＴＬＡＳ（登録商標）というデバイスシミュレータでは、デバイスの物理構造を直接入力するため、計算結果と入力パラメータの相関はかなり強く、計算結果をデバイス開発にフィードバックしやすいという長所がある。しかしながら、実際に測定される電気特性を正確にモデル化するデバイスシミュレータの能力は、比較的不正確である。
【０００４】
また、デバイス・シミュレーションによるモデル化の短所としては、回路シミュレータとの相性が悪いことが挙げられる。デバイスシミュレータでデバイスの電気特性を計算できたとしても、回路シミュレータとデバイスシミュレータの計算エンジンは全く別物であるので、デバイスシミュレータの計算モデルを回路シミュレータで使用することはできない。つまり、デバイスシミュレータで半導体デバイスの電気特性を計算できても、半導体デバイスを含む回路の電気特性を計算できないという不合理が生じる。
【０００５】
次に、等価回路モデリングについて説明する。等価回路モデルとは、抵抗、インダクタ、キャパシタ、電流源などの電気的な素子のネットワークを利用して、デバイスの電気特性を計算するモデルである。特に、電流源や抵抗、キャパシタをゲート電圧やドレイン電圧の非線形の関数で記述することにより、半導体デバイスの非線形性を表現するモデルを大信号等価回路モデルと言う。各パラメータは測定結果と計算結果が一致するようにパラメータフィッティングにより決定する。通常の大信号等価回路モデルではキャパシタＣｇｓ、Ｃｇｄ、電流源Ｉｇｓ、Ｉｇｄ、Ｉｄｓに非線形性を持たせているが、特に電流源Ｉｄｓはモデル精度を左右する最も重要な部分である。ＦＥＴの等価回路モデルとしては、カーティス・エテンベルグモデルが広く使用されている（例えば、非特許文献１参照）。
【０００６】
以下に、カーティス・エテンベルグモデルで使用されているドレイン電流源モデルの計算式を示す。
【０００７】
【数１】
0005558082.tif 000002
【０００８】
ただし、Ｖｇｓ：ゲート・ソース間電圧
Ｖｄｓ：ドレイン・ソース間電圧
Ａ０、Ａ１、Ａ２、Ａ３：ＩｄｓのＶｇｓに対する変化を表すパラメータ
γ：Ｉｄｓの立ち上がりを表すパラメータ
β２：ピンチオフ変動を表すパラメータ
Ｖｄｓ０：Ａ０−Ａ３を評価したときのパラメータ
【０００９】
上記の各パラメータをＩ−Ｖ特性などの実測値に対してパラメータフィッティングを行い、値を決定する。等価回路モデルは実測値をもとにパラメータの値を決めるため、比較的精度良くデバイスの電気特性を再現することができる。また、等価回路モデルは電気的な素子のネットワークで構成されているため、回路シミュレータとの相性が良く、回路シミュレータにおいて等価回路モデルを含む半導体回路の電気特性を容易に計算することできる。
【００１０】
しかしながら、等価回路モデルはそのパラメータとデバイスの物理構造との相関が低いという短所がある。上記モデルにおいても、モデルパラメータはフィッティングパラメータであり、物理的な意味を持っていない。従って、デバイスの物理構造から電気特性を計算したり、モデルパラメータの値から物理量を推定したりすることは難しく、パラメータの値が分かってもデバイス開発にフィードバックすることが困難である。また、パラメータが物理的な意味を持っていないので、パラメータフィッティングの際、適切な初期値を求めることが難しく、初期値によっては局所最小値に陥り計算精度を劣化させるおそれがある。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】“A Nonlinear GaAs FET Model for Use in the Design of Output Circuits for Power Amplifiers”, IEEE Trans. Microwave Theory Tech., vol. MTT-33, pp. 1383-1394, Dec. 1985.
【発明の概要】
【発明が解決しようとする課題】
【００１２】
この発明は上記の課題を解決するためになされたもので、パラメータが物理的な意味をもち、容易に初期値の抽出やデバイス開発へのフィードバックが可能で、電気特性を精度良く表現できるヘテロ接合電界効果トランジスタの等価回路モデルの作成方法および回路シミュレータを提供することを目的とし、半導体デバイスの効率的な開発に寄与するものである。
【課題を解決するための手段】
【００１３】
この発明に係るヘテロ接合電界効果トランジスタの等価回路モデルの作成方法は、バッファ層上に電子供給層が積層され、前記電子供給層上にドレイン、ソース、ゲートの各電極が形成されたヘテロ接合電界効果トランジスタの等価回路モデルの作成方法であって、
前記電界効果トランジスタのドレイン・ソース間の電流Ｉｄｓを表現する、次式で定義された、
【数２】
0005558082.tif 000003
ここで、ドレイン電流のゲート電圧依存性を表すψ（Ｖｇｓ）とドレイン電流の温      度依存性を表すＩｍａｘ（Ｔａ）とは次式で表され、
【数３】
0005558082.tif 000004
Ｐ１は次式で定義され、
【数４】
0005558082.tif 000005
ただし、Ｉｄｓ：ドレイン・ソース間電流
Ｖｇｓ：ゲート・ソース間電圧
Ｖｄｓ：ドレイン・ソース間電圧
Ｉｍａｘ：最大ドレイン電流
Ｖｋｎｅｅ：ニー電圧
ｇｍ：相互コンダクタンス
Ｖｐ：ピンチオフ電圧
Ｐ２：２次元電子ガス濃度における２次の補正項
Ｐ３：２次元電子ガス濃度における３次の補正項
Ｒｔｈ：電子供給層とバッファ層を合わせた領域の熱抵抗
Ｔａ： 周囲温度
ＴｃＩｍａｘ：ドレイン電流の温度係数
非線形ドレイン電流モデルを含む等価回路モデルを準備するステップと、
前記等価回路モデル内のパラメータのうち、Ｉｍａｘ、Ｖｋｎｅｅ、ｇｍ、Ｖｐ、Ｐ２、Ｐ３、ＴｃＩｍａｘをフィッティングパラメータとし、フィッティングにより値を定めるフィッティングステップと
を備えるものである。
【００１４】
また、この発明に係る回路シミュレータは、バッファ層上に電子供給層が積層され、前記電子供給層上にドレイン、ソース、ゲートの各電極が形成されたヘテロ接合電界効果トランジスタの等価回路モデルを用いる回路シミュレータであって、前記等価回路モデルとして、前記電界効果トランジスタのドレイン・ソース間の電流Ｉｄｓを表現する、次式で定義された、
【数５】
0005558082.tif 000006
ここで、ドレイン電流のゲート電圧依存性を表すψ（Ｖｇｓ）とドレイン電流の温      度依存性を表すＩｍａｘ（Ｔａ）とは次式で表され、
【数６】
0005558082.tif 000007
Ｐ１は次式で定義され、
【数７】
0005558082.tif 000008
ただし、Ｉｄｓ：ドレイン・ソース間電流
Ｖｇｓ：ゲート・ソース間電圧
Ｖｄｓ：ドレイン・ソース間電圧
Ｉｍａｘ：最大ドレイン電流
Ｖｋｎｅｅ：ニー電圧
ｇｍ：相互コンダクタンス
Ｖｐ：ピンチオフ電圧
Ｐ２：２次元電子ガス濃度における２次の補正項
Ｐ３：２次元電子ガス濃度における３次の補正項
Ｒｔｈ：電子供給層とバッファ層を合わせた領域の熱抵抗
Ｔａ： 周囲温度
ＴｃＩｍａｘ：ドレイン電流の温度係数
非線形ドレイン電流モデルを含む。
【発明の効果】
【００１５】
この発明によれば、パラメータが物理的な意味をもち、容易に初期値の抽出やデバイス開発へのフィードバックが可能で、電気特性を精度良く表現できる。
【図面の簡単な説明】
【００１６】
【図１】この発明の実施の形態に係るヘテロ接合ＦＥＴの等価回路モデルの構成図である。
【図２】この発明の実施の形態に係るＦＥＴ等価回路モデルの物理パラメータとデバイス構造の関係を示す説明図である。
【図３】この発明の実施の形態に係るＦＥＴ等価回路モデルを作成する方法の手順を示すフローチャートである。
【図４】この発明の実施の形態に係るＦＥＴ等価回路モデルのパラメータＩｍａｘ、Ｖｐ、ｇｍの初期値抽出のための説明図である。
【図５】この発明の実施の形態に係るＦＥＴ等価回路モデルのパラメータＶｋｎｅｅの初期値抽出のための説明図である。
【図６】この発明の実施の形態に係るＦＥＴ等価回路モデルによるＩ−Ｖ特性の計算値と測定値の比較を示す図である。
【図７】この発明の実施の形態に係るＦＥＴの開発方法の手順を示すフローチャートである。
【図８】この発明の実施の形態に係る別のＦＥＴの開発方法の手順を示すフローチャートである。
【図９】この発明の実施の形態に係る等価回路モデルを含む回路のシミュレーションの手順を示すフローチャートである。
【発明を実施するための形態】
【００１７】
この発明の実施の形態について図面を参照して説明する。ヘテロ接合ＦＥＴの等価回路モデルを図１に示す。図１に示すヘテロ接合ＦＥＴの等価回路モデル１において、非線形ドレイン電流モデル２は、以下に示す式で定義される。
【００１８】
【数８】
0005558082.tif 000009
【００１９】
ここで、ψ（Ｖｇｓ）はドレイン電流のゲート電圧依存性を示しており、Ｉｍａｘ（Ｔａ）はドレイン電流の温度依存性を示している。ψ（Ｖｇｓ）は下記の式で定義される。
【００２０】
【数９】
0005558082.tif 000010
【００２１】
ここで、Ｐ１は以下の式で表される。
【００２２】
【数１０】
0005558082.tif 000011
【００２３】
また、Ｉｍａｘ（Ｔａ）は以下の式で定義される。
【００２４】
【数１１】
0005558082.tif 000012
【００２５】
式（６）の各パラメータは次のように定義される。
Ｉｄｓ：ドレイン・ソース間電流
Ｖｇｓ：ゲート・ソース間電圧
Ｖｄｓ：ドレイン・ソース間電圧
Ｉｍａｘ：最大ドレイン電流
Ｖｋｎｅｅ：ニー電圧
ｇｍ：相互コンダクタンス
Ｖｐ：ピンチオフ電圧
Ｐ２：キャリア密度の２次変調係数
Ｐ３：キャリア密度の３次変調係数
Ｒｔｈ：熱抵抗
Ｔａ：周囲温度
ＴｃＩｍａｘ：ドレイン電流の温度係数
【００２６】
ここで、Ｒｔｈ、Ｔａは予め別の測定から値を決定でき、Ｖｇｓ、ＶｄｓはＩｄｓを計算するときの制御電圧であるから、これらパラメータのうち値を変更できるモデルパラメータは、Ｉｍａｘ、Ｖｋｎｅｅ、ｇｍ、Ｖｐ、Ｐ２、Ｐ３、ＴｃＩｍａｘの７つである。
【００２７】
この発明に係る等価回路モデルは、モデルパラメータとしてデバイスパラメータを用いており、モデルパラメータの意味が明確である。これにより、測定結果から容易にパラメータ初期値を求めることができる。ここで、デバイスパラメータとは、ＦＥＴを含む半導体デバイスの電気特性を表すパラメータであり、例えばピンチオフ電圧やニー電圧のことを指す。
【００２８】
このように、本等価回路モデルは、モデルパラメータを見ればデバイスの特性が分かり、デバイス設計にフィードバックをかけることが容易である。
【００２９】
さらに、本等価回路モデルデバイスパラメータと物理パラメータを関係づけることができる。これにより、デバイス構造から直接電気特性を予測することもできる。以下、デバイスパラメータと物理パラメータの関係について説明する。ここで、物理パラメータとは、デバイスの物理的構造や物理的特性を表すパラメータであり、例えばゲート長や移動度などを指す。
【００３０】
以下に、デバイスパラメータと物理パラメータの関係式を示す。
【００３１】
【数１２】
0005558082.tif 000013
【００３２】
ここで、各パラメータの物理的意味は以下に示す通りである。また、物理パラメータとデバイス構造との関係を図２に示す。
ｑ：素電荷
σ：分極
ｖｓ：電子飽和速度
μ：電子移動度
ＬSG：ゲート・ソース間距離
ＬGD：ゲート・ドレイン間距離
ＬG：ゲート長
Ｒc：コンタクト抵抗
ｄ：電子供給層厚
ε０：真空の誘電率
εＡG：電子供給層の比誘電率
φb：障壁高さ
ΔＥc：電子供給層厚とバッファ層の伝導帯エネルギーの差
【００３３】
これらのパラメータのうち、ＬSG、ＬGD、ＬG、ｄはデバイスの物理構造に関するパラメータであり、一意に決定される。ｑは物理定数であるから値は固定である。ε０、εＡGは材料定数であるから、材料が決まれば決定される。従って、これらのパラメータのうち正確な値が分からないのは、σ、ｖｓ、μ、Ｒc、φb、ΔＥcである。ただし、これらのパラメータもオーダー程度の値であれば予め知ることができる。これらのパラメータは、パラメータフィッティングにより、物理パラメータの実効的な値を決定できる。
【００３４】
このように、この発明に係る等価回路モデルは、デバイスパラメータと物理パラメータのいずれかをモデルパラメータとすることができる。
【００３５】
図３に、この発明における等価回路モデルを作成する手順を示す。まず、ＦＥＴのＩ−Ｖ特性の測定データを準備する（ＳＴ１０１）。次に、等価回路モデルを準備し（ＳＴ１０２）、モデルパラメータＩｍａｘ、Ｖｋｎｅｅ、ｇｍ、Ｖｐ、Ｐ２、Ｐ３、ＴｃＩｍａｘの初期値を設定する（ＳＴ１０３）。これらのパラメータを用いてＩ−Ｖ特性を計算し（ＳＴ１０４）、測定結果と計算結果の誤差を算出する（ＳＴ１０５）。誤差が予め定めた許容条件を満たすか判断する（ＳＴ１０６）。満たしていない場合は、パラメータを変更し（ＳＴ１０７）、ＳＴ１０４−ＳＴ１０６を繰り返す。誤差が許容条件を満たす場合は、その値にパラメータを決定し（ＳＴ１０８）、終了する。
【００３６】
ＳＴ１０５において誤差Ｅｒｒｏｒは例えば以下の式で算出する。なお、ｉは測定点を示す。
【００３７】
【数１３】
0005558082.tif 000014
【００３８】
また、ＳＴ１０３において、Ｉｍａｘ、Ｖｋｎｅｅ、ｇｍ、Ｖｐの初期値は図４、図５に示すように、測定結果から容易に抽出できる。Ｐ２、Ｐ３、ＴｃＩｍａｘの値は通常小さいので初期値としては０とする。また、Ｉｍａｘ、Ｖｋｎｅｅ、ｇｍ、Ｖｐは式（７）、（８）、（１１）、（１０）に物理パラメータを代入して得た値を初期値にしても良いし、物理パラメータ自体をモデルパラメータとしてパラメータフィッティングを行っても良い。
【００３９】
以下の表に、図３に示す手順で決定したパラメータ値を示す。
【００４０】
【表１】
0005558082.tif 000015
【００４１】
図６に、これらのパラメータ値を用いたこの発明に係る等価回路モデルによる計算結果と測定結果の比較を示す。計算結果と測定結果は良く一致しており、この発明に係る等価回路モデルの有効性が確認できる。
【００４２】
このように、モデルパラメータ＝デバイスパラメータとするにより、ＦＥＴの測定データから適切な初期値の抽出を行うことができるため、パラメータフィッティングによる繰り返し演算の回数を低減でき、短時間にＦＥＴ等価回路モデルを作成できる。また、フィッティングパラメータが局所最適解に収束するおそれも避けられる。
【００４３】
次に、本実施の形態に係るＦＥＴの開発方法の手順について説明する。等価回路モデルを用いた開発方法は大きく分けて２種類ある。ひとつはＦＥＴを作成する前にモデルを用いて特性を計算し、目標性能に対して最適なデバイス設計を行い、ＦＥＴを試作する方法である。もうひとつはＦＥＴを作成した後に特性を実測し、その実測値に対してパラメータフィッティングを行い、得られた値をデバイスの設計にフィードバックするやり方である。
【００４４】
前者の方法について図７を参照して説明する。まず、等価回路を準備し（ＳＴ３０１）、デバイス構造、材料定数からモデルに物理パラメータを入力する（ＳＴ３０２）。次にモデルを用いて電流や相互コンダクタンスなど所望の特性を計算し（ＳＴ３０３）、計算した特性が目標性能を満足するか判断する（ＳＴ３０４）。満足していない場合は、ＦＥＴの物理パラメータを変更し（ＳＴ３０５）、ＳＴ３０２−ＳＴ３０４のステップを繰り返す。目標性能を満足する場合は、その物理パラメータを用いてＦＥＴを作成し（ＳＴ３０６）、本手順は終了する。ＳＴ３０６のステップは、得られた物理パラメータをもとにデバイスシミュレータでも特性を確認した後、試作するということとしても良い。
【００４５】
次に、後者の方法について図８を参照して説明する。まず、ある物理パラメータに基づいてＦＥＴを作成する（ＳＴ２０１）。次に作成したＦＥＴの特性を測定し（ＳＴ２０２）、等価回路モデルを準備する（ＳＴ２０３）。次にパラメータフィッティングを行い、計算結果と測定結果が良く一致するパラメータの値を求める（ＳＴ２０４）。そして、得られたパラメータ値をもとにデバイス設計の変更可否を判断する（ＳＴ２０５）。物理パラメータのうち少なくても１つの値を変化させるべきと判断する場合は、ＦＥＴの物理パラメータを変更して（ＳＴ２０６）、ＳＴ２０２−ＳＴ２０５のステップを繰り返す。いずれのパラメータも変化させるべきでないと判断したときは、本手順は終了する。
【００４６】
この発明に係る等価回路モデルは、モデルパラメータを物理パラメータとすることができるため、パラメータフィッティングで得られた値から物理パラメータを推定しなくても、デバイスの設計変更の可否を判断できる。
【００４７】
本実施の形態に係るＦＥＴを含む回路のシミュレーション方法の手順について図９を参照して説明する。まず、等価回路モデルを含むシミュレーション対象となる回路が準備される（ＳＴ４０１）。次に、この等価回路モデルのパラメータをパラメータフィッティングにより決定し、モデルを作成する（ＳＴ４０２）。等価回路モデルを含む回路を回路シミュレーションにより特性を計算し(ＳＴ４０３）、本手順は終了する。ここで、ＳＴ４０２の等価回路モデルの作成方法は図３に示した手順に該当する。パラメータはデバイスパラメータでも、物理パラメータどちらを用いても良い。
【００４８】
このようなパラメータが物理的な意味をもつ等価回路モデルを用いることにより、ゲート長やピンチオフ電圧などのばらつきに対する半導体回路の電気特性のばらつきを計算することができ、歩留まりの良い半導体回路を検討、開発、フィードバックが可能である。
【符号の説明】
【００４９】
１  ヘテロ接合ＦＥＴの等価回路モデル、２  非線形ドレイン電流モデル。
【図１】
0005558082.tif 000024
【図２】
0005558082.tif 000025
【図３】
0005558082.tif 000026
【図４】
0005558082.tif 000027
【図５】
0005558082.tif 000028
【図６】
0005558082.tif 000029
【図７】
0005558082.tif 000030
【図８】
0005558082.tif 000031
【図９】
0005558082.tif 000032