(57)【特許請求の範囲】
【請求項１】
複数のスイッチング素子と、
相電流指令と、線間電流指令とを出力する電流指令発生部と、
前記相電流指令の極性を判定する極性判定部と、
前記線間電流指令と搬送波信号との比較によりＰＷＭパルス信号を発生するＰＷＭパルス信号発生部と、
前記ＰＷＭパルス信号と前記相電流指令の極性とに基づいて、前記複数のスイッチング素子をそれぞれ駆動する駆動信号を生成する駆動信号生成部とを備える、電流形電力変換装置。
【請求項２】
前記駆動信号生成部は、
前記ＰＷＭパルス信号と前記相電流指令の極性との論理積演算に基づいて、前記複数のスイッチング素子をそれぞれ駆動する駆動信号を生成する、請求項１に記載の電流形電力変換装置。
【請求項３】
前記駆動信号生成部は、
前記相電流指令の極性に基づき、前記搬送波信号の大きさが全ての前記線間電流指令よりも大きい場合に出力するゼロベクトルの相と、前記搬送波信号の大きさが全ての前記線間電流指令よりも小さい場合に出力するゼロベクトルの相とを異なるように選択する、請求項２に記載の電流形電力変換装置。
【請求項４】
前記スイッチング素子は、３相の各出力相に対応して設けられ、
前記電流指令発生部は、
各前記出力相にそれぞれ対応する複数の前記相電流指令と、相異なる各出力相間にそれぞれ対応する複数の前記線間電流指令とを出力し、
前記ＰＷＭパルス信号発生部は、
各前記線間電流指令と搬送波信号との比較により、それぞれ異なる出力相間に対応する複数のＰＷＭパルス信号を発生し、
前記駆動信号生成部は、
２つ以上の前記ＰＷＭパルス信号と、２つ以上の前記相電流指令の極性との論理積演算に基づいて、各出力相に対応する駆動信号をそれぞれ生成する、請求項２または３に記載の電流形電力変換装置。
【請求項５】
前記駆動信号生成部は、
互いに一つの相が共通する異なる相間に対する２つのＰＷＭ信号と、前記一つの相を除く２つの相に対応する相電流指令の極性との論理積演算に基づいて、前記一つの相に対応する前記駆動信号を生成する、請求項４に記載の電流形電力変換装置。
【請求項６】
前記電流指令発生部は、
前記線間電流指令として、前記複数の線間電流指令における互いの大きさの関係に応じてオフセットが付加された線間電流指令を前記相間毎に複数出力し、
前記ＰＷＭパルス信号発生部は、
前記オフセットが付加された線間電流指令と前記搬送波信号との比較により、各前記出力相間にそれぞれ対応する前記複数のＰＷＭパルス信号を発生し、
前記駆動信号生成部は、
各前記出力相間にそれぞれ対応する３つの前記ＰＷＭパルス信号と、各前記出力相にそれぞれ対応する前記複数の相電流指令の極性との論理積演算に基づいて、各出力相に対応する駆動信号をそれぞれ生成する、請求項４に記載の電流形電力変換装置。
【請求項７】
前記駆動信号生成部の出力側に設けられ、ゼロベクトルを出力する期間の次の期間で再びゼロベクトルを出力することになる場合に、前記次の期間でもその前の期間と同じゼロベクトルを出力し続けるゼロベクトル固定部を備える、請求項１乃至６のいずれか一項に記載の電流形電力変換装置。
【請求項８】
前記ゼロベクトル固定部を駆動する場合と駆動しない場合とを前記線間電流指令の大きさに応じて切替る、請求項７に記載の電流形電力変換装置。
【請求項９】
前記線間電流指令が所定値より大きいときに前記ゼロベクトル固定部を駆動する、請求項７に記載の電流形電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の実施形態は、電流形電力変換装置に関する。
【背景技術】
【０００２】
従来、電流指令に基づいてスイッチング素子の駆動信号を生成する電流形電力変換装置が知られている。たとえば、特許文献１に記載の電流形電力変換装置は、３つの異なる相間（ＵＷ相、ＶＵ相、ＷＶ相）にそれぞれ対応する電流指令（以下、線間電流指令と記載する）と、搬送波信号（たとえば、三角波信号）とを比較して生成された３つの異なる相間のＰＷＭパルス信号のうち一つのＰＷＭパルス信号と他の一つのＰＷＭパルス信号の否定信号との論理積を用いてスイッチング素子の駆動信号を生成する。
【０００３】
スイッチング素子を介して直流電源の電力を出力する電流形電力変換装置においては、搬送波信号が３つの線間電流指令の全てよりも大きい状態または小さい状態で、スイッチング素子を全てオフにすると、直流電源の電流が遮断される。直流電源は大きなインダクタンスを備えていることから、直流電源の電流を遮断した場合には、過電圧の発生を招くことになる。
【０００４】
そこで、特許文献１に記載の電流形電力変換装置においては、搬送波信号が３つの線間電流指令の全てよりも大きい状態または小さい状態の場合に、大きさがゼロの電流ベクトルを出力し、直流電源の電流通路を確保している。具体的には、特許文献１に記載の電流形電力変換装置には、搬送波信号が３つの線間電流指令の全てよりも大きい状態または小さい状態を監視する回路と、このような状態になった場合に、大きさがゼロの電流ベクトルを出力するために所定の相（たとえばＵ相）の正負の両極側のスイッチング素子を駆動するための駆動信号を生成するＤフリップフロップ回路とが設けられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−１８２４５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載の電流形電力変換装置では、線間電流指令と搬送波信号とを比較して生成されるＰＷＭパルス信号と、搬送波信号が上昇中であるか下降中であるかを示す信号と、がＤフリップフロップ回路を伝達することで伝達遅延（ｐｒｏｐａｇａｔｉｏｎ  ｄｅｌａｙ）が発生する。そのため、Ｄフリップフロップ回路以降の論理回路で、本来は発生しない比較的幅の短い伝達遅延時間差ｔをパルス幅とするパルス（グリッジ）が発生し、これに起因して、出力電流の歪が生じるという問題点がある。
【０００７】
実施形態の一態様は、上記に鑑みてなされたものであって、伝搬遅延時間差に起因して出力電流の歪が生じるのを抑制することが可能な電流形電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
実施形態の一態様に係る電流形電力変換装置は、複数のスイッチング素子と、相電流指令と、線間電流指令とを出力する電流指令発生部と、相電流指令の極性を判定する極性判定部と、線間電流指令と搬送波信号との比較によりＰＷＭパルス信号を発生させるＰＷＭパルス信号発生部と、ＰＷＭパルス信号と相電流指令の極性とに基づいて、複数のスイッチング素子の駆動信号を生成する駆動信号生成部とを備える。
【発明の効果】
【０００９】
実施形態の一態様の電流形電力変換装置によれば、伝搬遅延時間差に起因して出力電流の歪が生じるのを抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、第１実施形態による電流形電力変換装置のブロック図である。
【図２】図２は、第１実施形態による電流形電力変換装置の極性判定器の回路図である。
【図３】図３は、第１実施形態による電流形電力変換装置の比較器の回路図である。
【図４】図４は、第１実施形態による電流形電力変換装置のロジック回路のブロック図である。
【図５】図５は、第１実施形態による電流形電力変換装置の正極側のスイッチング素子のスイッチ駆動信号を生成するロジック回路部の回路図である。
【図６】図６は、第１実施形態による電流形電力変換装置の負極側のスイッチング素子のスイッチ駆動信号を生成するロジック回路部の回路図である。
【図７】図７は、第１実施形態による電流形電力変換装置の相電流指令と線間電流指令との関係を示す図である。
【図８】図８は、第１実施形態による電流形電力変換装置の空間ベクトル図である。
【図９】図９は、第１実施形態による電流形電力変換装置のスイッチ駆動信号を示す図である。
【図１０】図１０は、図９に示すスイッチ駆動信号の拡大図である。
【図１１】図１１は、比較例のスイッチ駆動信号を示す図である。
【図１２】図１２は、第２実施形態による電流形電力変換装置のブロック図である。
【図１３】図１３は、第２実施形態による電流形電力変換装置の比較器の回路図である。
【図１４】図１４は、第２実施形態による電流形電力変換装置のロジック回路のブロック図である。
【図１５】図１５は、第２実施形態による電流形電力変換装置の正極側のスイッチング素子のスイッチ駆動信号を生成するロジック回路部の回路図である。
【図１６】図１６は、第２実施形態による電流形電力変換装置の負極側のスイッチング素子のスイッチ駆動信号を生成するロジック回路部の回路図である。
【図１７】図１７は、第２実施形態による電流形電力変換装置のスイッチ駆動信号を示す図である。
【図１８】図１８は、図１７に示すスイッチ駆動信号の拡大図である。
【図１９】図１９は、第３実施形態による電流形電力変換装置のゼロベクトル固定回路のブロック図である。
【図２０】図２０は、ゼロベクトルの相を固定しない場合のスイッチ駆動信号を示す図である。
【図２１】図２１は、ゼロベクトルの相を固定した場合のスイッチ駆動信号を示す図である。
【図２２】図２２は、第１実施形態による電流形電力変換装置にゼロベクトル固定回路を適用した場合のスイッチ駆動信号を示す図である。
【図２３】図２３は、第２実施形態による電流形電力変換装置にゼロベクトル固定回路を適用した場合のスイッチ駆動信号を示す図である。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照して、本願の開示する電流形電力変換装置のいくつかの実施形態を詳細に説明する。なお、以下に示す各実施形態によりこの発明が限定されるものではない。
【００１２】
（第１実施形態）
第１実施形態による電流形電力変換装置では、大きさがゼロの電流ベクトルを出力する状態をＰＷＭパルス信号に基づいて監視する回路と、Ｄフリップフロップ回路を備えることなく、ＰＷＭパルス信号と相電流極性信号に基づいてスイッチ駆動信号を生成する。かかる電流形電力変換装置では、Ｄフリップフロップ回路などを備えないため、論理回路での伝搬遅延時間差に起因して生じる幅の短いパルス(グリッジ)の発生を抑制でき、これにより、グリッジの発生に起因する出力電流の歪を抑制できる。なお、大きさがゼロの電流ベクトルは、ゼロ電流ベクトルやゼロベクトルと呼ばれ、以下においては、大きさがゼロの電流ベクトルを、ゼロ電流ベクトル又はゼロベクトルと記載する。
【００１３】
以下、図面を参照して、第１実施形態による電流形電力変換装置１００の構成について具体的に説明する。
【００１４】
図１に示すように、第１実施形態による電流形電力変換装置１００は、電流形インバータ回路１０と、電流形インバータ回路１０のスイッチング素子１８〜２３を駆動する信号を生成するスイッチ駆動信号発生部３０とを備えている。かかる電流形電力変換装置１００は、スイッチ駆動信号発生部３０による電流形インバータ回路１０の駆動によって、３相（Ｕ相、Ｖ相、Ｗ相）の交流電力を出力する。
【００１５】
電流形インバータ回路１０は、直流電流源１１と、６つの整流素子１２〜１７と、６つのスイッチング素子１８〜２３と、スイッチング素子１８〜２３を駆動する６つの駆動回路２４〜２９とを備えている。スイッチング素子１８〜２３は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やＭＯＳＦＥＴ（電界効果トランジスタ）など、駆動信号によってオンオフされるスイッチング素子である。なお、整流素子１２〜１７およびＩＧＢＴからなるスイッチング素子１８〜２３の代わりに、逆阻止形ＩＧＢＴを用いることも可能である。
【００１６】
直流電流源１１の正極は、整流素子１２、１４および１６のアノード側（入力側）に接続されている。整流素子１２、１４および１６のカソード側（出力側）は、それぞれ、スイッチング素子１８、２０および２２の一方端子に接続されている。スイッチング素子１８、２０および２２の他方端子は、それぞれ、Ｕ相端子、Ｖ相端子およびＷ相端子に接続されている。また、スイッチング素子１８、２０および２２の他方端子は、それぞれ、整流素子１３、１５および１７のアノード側（入力側）に接続されている。整流素子１３、１５および１７のカソード側（出力側）は、それぞれ、スイッチング素子１９、２１および２３の一方端子に接続されている。スイッチング素子１９、２１および２３の他方端子は、直流電流源１１の負極に接続されている。また、駆動回路２４〜２９は、それぞれ、スイッチング素子１８〜２３に接続されている。
【００１７】
スイッチ駆動信号発生部３０は、電流指令発生器３１と、極性判定器３２と、比較器３３と、ロジック回路３４と、６つのオフディレイ回路３５〜４０とを備えている。ここで、オフディレイ回路とは、スイッチング素子の動作遅れなどに起因して、直流電流源１１の出力が開放状態とならないようにするために、スイッチング素子のターンオフを遅らせるものである。なお、電流指令発生器３１は、「電流指令発生部」の一例である。また、極性判定器３２は、「極性判定部」の一例である。また、比較器３３は、「ＰＷＭパルス信号発生部」の一例である。また、ロジック回路３４は、「駆動信号生成部」の一例である。
【００１８】
電流指令発生器３１は、極性判定器３２と、比較器３３とに接続されている。比較器３３には、搬送波信号（キャリア）が入力されるように構成されている。極性判定器３２および比較器３３は、ロジック回路３４に接続されている。ロジック回路３４は、６つのオフディレイ回路３５〜４０に接続されている。６つのオフディレイ回路３５〜４０は、それぞれ、電流形インバータ回路１０の駆動回路２４〜２９に接続されている。
【００１９】
次に、スイッチ駆動信号発生部３０の各構成要素について詳細に説明する。
【００２０】
第１実施形態では、電流指令発生器３１は、電流形インバータ回路１０の出力が正弦波の場合、相電流指令Ｉｕ＊、Ｉｖ＊、Ｉｗ＊（図７参照）と、線間電流指令Ｉｕｗ＊、Ｉｖｕ＊、Ｉｗｖ＊（図７参照）とを並行して出力するように構成されている。相電流指令Ｉｕ＊、Ｉｖ＊、Ｉｗ＊と、線間電流指令Ｉｕｗ＊、Ｉｖｕ＊、Ｉｗｖ＊との関係は、下記の式（１）〜式（３）によって表わされる。
【００２１】
【数１】
0005459304.tif 000002
【００２２】
極性判定器３２は、図２に示すように、３つの比較器４１〜４３を備えている。比較器４１（比較器４２、比較器４３）は、相電流指令Ｉｕ＊（Ｉｖ＊、Ｉｗ＊）が入力され、相電流指令Ｉｕ＊（Ｉｖ＊、Ｉｗ＊）とゼロ電位とを比較し、相電流指令Ｉｕ＊（Ｉｖ＊、Ｉｗ＊）が正の場合はＨｉｇｈ、負の場合はＬｏｗの相電流極性信号Ｉｕｄ（Ｉｖｄ、Ｉｗｄ）を出力するように構成されている。
【００２３】
比較器３３は、図３に示すように、３つの比較器４４〜４６を備えている。比較器４４（比較器４５、比較器４６）は、線間電流指令Ｉｕｗ＊（Ｉｖｕ＊、Ｉｗｖ＊）が入力され、線間電流指令Ｉｕｗ＊（Ｉｖｕ＊、Ｉｗｖ＊）と、搬送波信号（キャリア）とを比較して、線間電流指令が搬送波以上でＨｉｇｈ、線間電流指令が搬送波未満でＬｏｗのＰＷＭパルス信号Ｓｕｗ（Ｓｖｕ、Ｓｗｖ）を出力するように構成されている。なお、ここでは、線間電流指令Ｉｕｗ＊，Ｉｖｕ＊，Ｉｗｖ＊と比較する搬送波信号を三角波信号とするがこれに限定されるものではない。
【００２４】
ロジック回路３４は、図４に示すように、６つのロジック回路部５１〜５６を備えている。ここで、第１実施形態では、ロジック回路３４（ロジック回路部５１〜５６）は、互いに異なる出力相間（Ｕ相−Ｗ相間、Ｖ相−Ｕ相間、Ｗ相−Ｖ相間）の３つのＰＷＭパルス信号Ｓｕｗ、Ｓｖｕ、Ｓｗｖのうちの２つのＰＷＭパルス信号と、３相（Ｕ相、Ｖ相、Ｗ相）の相電流極性信号Ｉｕｄ、Ｉｖｄ、Ｉｗｄのうちの２つの相電流極性信号との論理積演算に基づいて、スイッチ駆動信号Ｓｕｐ＊、Ｓｕｎ＊、Ｓｖｐ＊、Ｓｖｎ＊、Ｓｗｐ＊、Ｓｗｎ＊をそれぞれ出力するように構成されている。ここで、スイッチ駆動信号Ｓｕｐ＊およびＳｕｎ＊は、それぞれ、Ｕ相の正側のスイッチング素子１８およびＵ相の負側のスイッチング素子１９を駆動するスイッチ駆動信号である。また、スイッチ駆動信号Ｓｖｐ＊およびＳｖｎ＊は、それぞれ、Ｖ相の正側のスイッチング素子２０およびＶ相の負側のスイッチング素子２１を駆動するスイッチ駆動信号である。また、スイッチ駆動信号Ｓｗｐ＊およびＳｗｎ＊は、それぞれ、Ｗ相の正側のスイッチング素子２２およびＷ相の負側のスイッチング素子２３を駆動するスイッチ駆動信号である。
【００２５】
ここで、Ｕ相の正側のスイッチング素子１８を駆動するスイッチ駆動信号Ｓｕｐ＊は、Ｕ相と関係するＰＷＭパルス信号ＳｕｗおよびＳｖｕと、Ｕ相と関係しない相電流極性信号ＩｖｄおよびＩｗｄとを用いて、ロジック回路部５１により生成される。なお、スイッチ駆動信号Ｓｖｐ＊、Ｓｗｐ＊、Ｓｕｎ＊、Ｓｖｎ＊、Ｓｗｎ＊についてもスイッチ駆動信号Ｓｕｐ＊と同様に、スイッチ駆動信号の相と関係する２つのＰＷＭパルス信号と、スイッチ駆動信号の相と関係しない２つの相電流極性信号とを用いて、ロジック回路部５２〜５６により生成される。
【００２６】
ここで、ロジック回路部５１〜５３の内部ロジックは、下記の式（４）で表わされる。また、ロジック回路部５４〜５６の内部ロジックは、下記の式（５）で表わされる。すなわち、下記の式（４）は、図５に示されるロジック回路部５１（５２、５３）と１対１で対応している。また、下記の式（５）は、図６に示されるロジック回路部５４（５５、５６）と１対１で対応している。なお、下記の式（４）および式（５）において、信号（たとえばＡ１）に「バー」が付された信号は、信号Ａ１の反転信号を意味する。
【００２７】
【数２】
0005459304.tif 000003
【００２８】
上記の式（４）において、Ｘ１、Ｙ１は各相の正側スイッチング素子を駆動する駆動用ロジック回路部５１〜５３に入力されるスイッチ駆動信号であり、Ａ１、Ｂ１は各相の正側スイッチング素子を駆動する駆動用ロジック回路部５１〜５３に入力される相電流極性信号である。また、上記の式（５）において、Ｘ２、Ｙ２は各相の負側スイッチング素子を駆動する駆動用ロジック回路部５４〜５６に入力されるスイッチ駆動信号であり、Ａ２、Ｂ２は各相の負側スイッチング素子を駆動する駆動用ロジック回路部５４〜５６に入力される相電流極性信号である。また、上記の式（４）において、Ｏ１はロジック回路部５１〜５３から出力される正側のスイッチ駆動信号（Ｓｕｐ＊、Ｓｖｐ＊、Ｓｗｐ＊）であり、上記の式（５）において、Ｏ２はロジック回路部５４〜５６から出力される負側のスイッチ駆動信号（Ｓｕｎ＊、Ｓｖｎ＊、Ｓｗｎ＊）である。
【００２９】
ここで、図４と上記式（４）を参照してロジック回路部５１の処理を説明する。式（４）右辺第１項は、相電流極性信号Ａ１（Ｉｖｄ）がＬｏｗで、かつ相電流極性信号Ｂ１（Ｉｗｄ）がＨｉｇｈならば、スイッチ駆動信号Ｏ１（Ｓｕｐ＊）はＸ１（Ｓｕｗ）とする。右辺第２項は、相電流極性信号Ａ１（Ｉｖｄ）がＨｉｇｈで、かつ相電流極性信号Ｂ１（Ｉｗｄ）がＬｏｗならば、スイッチ駆動信号Ｏ１（Ｓｕｐ＊）はＹ１（Ｓｖｕ）の反転信号とする。右辺第３項は、相電流極性信号Ａ１（Ｉｖｄ）がＬｏｗで、かつ相電流極性信号Ｂ１（Ｉｗｄ）がＬｏｗならば、スイッチ駆動信号Ｏ１（Ｓｕｐ＊）はＸ１（Ｓｕｗ）と反転したＹ１（Ｓｖｕ）のＡＮＤ信号とする。その他のロジック回路部５２、５３も上記と同様である。ロジック回路部５４〜５６についても上記式(５)を用いて同様に処理できる。
【００３０】
このように、第１実施形態に係る電流形電力変換装置１００では、相電流極性信号の極性の組み合わせに応じてスイッチ駆動信号を決定できるようにしたので、ゼロベクトルを出力する状態を監視する回路と、Ｄフリップフロップ回路を備えることなく、スイッチ駆動信号と電流ベクトルの順番を決定できる。
【００３１】
ロジック回路部５１〜５３は、図５に示すように、３つのＮＯＴ回路６０〜６２と、７つのＡＮＤ回路６３〜６９と、１つのＯＲ回路７０とを備えている。ロジック回路部５１〜５３に入力される信号Ｘ１は、ＡＮＤ回路６３とＡＮＤ回路６７とに入力されるように構成されている。信号Ｙ１は、ＮＯＴ回路６０に入力されるように構成されている。信号Ａ１は、ＡＮＤ回路６４と、ＮＯＴ回路６１とに入力されるように構成されている。信号Ｂ１は、ＮＯＴ回路６２とＡＮＤ回路６６とに入力されるように構成されている。
【００３２】
ＮＯＴ回路６０の出力側は、ＡＮＤ回路６３とＡＮＤ回路６８との入力側に接続されている。ＮＯＴ回路６１の出力側は、ＡＮＤ回路６５とＡＮＤ回路６６との入力側に接続されている。ＮＯＴ回路６２の出力側は、ＡＮＤ回路６４とＡＮＤ回路６５との入力側に接続されている。
【００３３】
ＡＮＤ回路６３の出力側は、ＡＮＤ回路６９の入力側に接続されている。ＡＮＤ回路６４の出力側は、ＡＮＤ回路６８の入力側に接続されている。ＡＮＤ回路６５の出力側は、ＡＮＤ回路６９の入力側に接続されている。ＡＮＤ回路６６の出力側は、ＡＮＤ回路６７の入力側に接続されている。ＡＮＤ回路６７〜６９の出力側は、ＯＲ回路７０の入力側に接続されている。
【００３４】
ロジック回路部５４〜５６は、図６に示すように、３つのＮＯＴ回路７１〜７３と、７つのＡＮＤ回路７４〜８０と、１つのＯＲ回路８１とを備えている。ロジック回路部５４〜５６に入力される信号Ｘ２は、ＡＮＤ回路７４とＡＮＤ回路７８とに入力される。信号Ｙ２は、ＮＯＴ回路７１に入力される。信号Ａ２は、ＮＯＴ回路７２とＡＮＤ回路７６とＡＮＤ回路７７とに入力される。信号Ｂ２は、ＡＮＤ回路７５とＡＮＤ回路７６とＮＯＴ回路７３とに入力される。
【００３５】
ＮＯＴ回路７１の出力側は、ＡＮＤ回路７４とＡＮＤ回路７９との入力側に接続されている。ＮＯＴ回路７２の出力側は、ＡＮＤ回路７５の入力側に接続されている。ＮＯＴ回路７３の出力側は、ＡＮＤ回路７７の入力側に接続されている。
【００３６】
ＡＮＤ回路７４の出力側は、ＡＮＤ回路８０の入力側に接続されている。ＡＮＤ回路７５の出力側は、ＡＮＤ回路７９の入力側に接続されている。ＡＮＤ回路７６の出力側は、ＡＮＤ回路８０の入力側に接続されている。ＡＮＤ回路７７の出力側は、ＡＮＤ回路７８の入力側に接続されている。ＡＮＤ回路７８〜８０の出力側は、ＯＲ回路８１の入力側に接続されている。
【００３７】
そして、図４に示すように、６つのロジック回路部５１〜５６は、それぞれ、スイッチ駆動信号Ｓｕｐ＊、Ｓｖｐ＊、Ｓｗｐ＊、Ｓｕｎ＊、Ｓｖｎ＊、Ｓｗｎ＊を出力するように構成されている。また、スイッチ駆動信号Ｓｕｐ＊、Ｓｕｎ＊、Ｓｖｐ＊、Ｓｖｎ＊、Ｓｗｐ＊、Ｓｗｎ＊は、それぞれ、オフディレイ回路３５〜４０に入力される。オフディレイ回路３５〜４０はスイッチ駆動信号Ｓｕｐ、Ｓｕｎ、Ｓｖｐ、Ｓｖｎ、Ｓｗｐ、Ｓｗｎを駆動回路２４〜２９へ出力するように構成されている。オフディレイ回路３５〜４０を通過前のスイッチ駆動信号（Ｓｕｐ＊、など）には＊をつけ、通過後のそれには（Ｓｕｐ、など）＊を付けずに区別している。
【００３８】
図７は相電流指令と線間電流指令との関係を一周期分示し、この一周期を電気角６０度毎に領域Ａ〜Ｆの６つの領域に分けて示している。領域Ａは相電流指令Ｉｕ＊が正側ピーク値を包含する領域、領域Ｂは相電流指令Ｉｗ＊が負側ピーク値を包含する領域、領域Ｃは相電流指令Ｉｖ＊が正側ピーク値を包含する領域である。また、領域Ｄは相電流指令Ｉｕ＊が負側ピーク値を包含する領域、領域Ｅは相電流指令Ｉｗ＊が正側ピーク値を包含する領域、領域Ｆは相電流指令Ｉｖ＊が負側ピーク値を包含する領域である。図７における電流形インバータ回路１０の出力ベクトルは図８に示す空間ベクトル図によって記述される。図７中の領域Ａ〜Ｆは、図８中の領域Ａ〜Ｆに対応する。また、図７中のＩａおよびＩｂは、それぞれ図８におけるベクトルＩａおよびベクトルＩｂの大きさとして表される。電流形インバータ回路１０は、図８における６つの有効ベクトルＩｕｗ、Ｉｖｗ、Ｉｖｕ、Ｉｗｕ、Ｉｗｖ、Ｉｕｖと、大きさがゼロの３つのゼロベクトルＩｕｕ、Ｉｖｖ、Ｉｗｗとの９つのベクトルを出力することが可能である。図７に示すｔ１時点における電流の出力状態は、図８のＡ領域と隣接するゼロベクトル（Ｉｕｕ、Ｉｖｖ、Ｉｗｗ）と、２つの有効ベクトル（Ｉｕｗ、Ｉｖｗ、Ｉｖｕ、Ｉｗｕ、Ｉｗｖ、Ｉｕｖのうちの２つ、この場合はＩｕｗとＩｕｖ）とにより生成され、この出力状態は図８における電流指令ベクトルＩｏｕｔ＿ｒで表現される。この電流指令ベクトルＩｏｕｔ＿ｒで表現される電流を出力するために、ゼロベクトルと二つの有効ベクトル（ゼロベクトル以外のベクトル）を出力する時間が調整される。このようにして電流形インバータ回路１０の出力電流が変調される。
【００３９】
また、図８に示すベクトルＩａは、電流指令ベクトルＩｏｕｔ＿ｒのＩｕｗベクトル方向成分を表わし、ベクトルＩｂは、電流指令ベクトルＩｏｕｔ＿ｒのＩｕｖベクトル方向成分を表わす。なお、図７における線間電流指令Ｉｕｗ＊、Ｉｖｕ＊、Ｉｗｖ＊のピーク値は、直流電流源１１（図１参照）の電流値に等しくなる。図８における有効ベクトルＩｕｗ、Ｉｖｗ、Ｉｖｕ、Ｉｗｕ、Ｉｗｖ、Ｉｕｖの大きさを直流電流源１１の電流値と等しいとすると図８に示すベクトルＩａおよびＩｂの大きさは、図７に示すスカラ量ＩａおよびＩｂと一致する。
電流形電力変換装置１００において、電流指令ベクトルＩｏｕｔ＿ｒを出力するために、ＰＷＭ手法が用いられる。たとえば、ＰＷＭの制御周期をＴ、直流電流源１１の電流値をＴＬ、有効ベクトルＩｕｗを出力する時間をＴａ、有効ベクトルＩｕｖを出力する時間をＴｂとしたとき、Ｔａ、Ｔｂは、
Ｔａ：Ｔ＝Ｉａ：ＩＬ    ，    Ｔｂ：Ｔ＝Ｉｂ：ＩＬ
で決定される。そして、制御周期Ｔにおいて、有効ベクトルＩｕｗを時間Ｔａ、有効ベクトルＩｕｖ、を時間Ｔｂだけ出力し、制御周期Ｔの残りの時間セロベクトルを出力することにより、電流指令ベクトルＩｏｕｔ＿ｒの状態が出力される。
【００４０】
ここで、前式（式（４）、（５））により、第１実施形態ではＰＷＭ搬送波一周期（＝１／搬送波信号の周波数）の間に出力される電流ベクトルの順番は、各領域において下記のように表わされる。
【００４１】
【数３】
0005459304.tif 000004
【００４２】
なお、図８に示されている各領域における電流ベクトルの順番は、ＰＷＭ搬送波一周期の半周期毎（たとえば領域Ａでは、Ｉｗｗ→Ｉｕｗ→Ｉｕｖ→Ｉｖｖ、および、Ｉｖｖ→Ｉｕｖ→Ｉｕｗ→Ｉｗｗ）に示されている。また図１０には領域Ａにおける電流ベクトルの順番を記載している。ここで、第１実施形態では、搬送波信号の大きさが、全ての線間電流指令よりも大きい場合（搬送波信号が最大の点近傍）、または、全ての線間電流指令よりも小さい場合（搬送波信号が最小の点近傍）の電流ベクトルであるゼロベクトルの相が、スイッチ駆動信号Ｓｕｐ＊、Ｓｕｎ＊、Ｓｖｐ＊、Ｓｖｎ＊、Ｓｗｐ＊、Ｓｗｎ＊の幅が短くなるのを抑制するように選択して出力されるように構成されている。たとえば領域Ａでは、Ｉｗｗ（搬送波信号が最大の点近傍）、Ｉｖｖ（搬送波信号が最小の点近傍）、Ｉｗｗ（搬送波信号が最大の点近傍）の順に選択して出力されるように構成されている。すなわち、ゼロベクトルの相が、搬送波信号が最大の点と、搬送波信号が最大の点に隣接する搬送波信号が最小の点とで異なるように構成されている。領域Ｂ〜領域Ｆも同様に、ゼロベクトルの相が、搬送波信号が最大の点と、搬送波信号が最小の点とで異なるように構成されている。
【００４３】
図９は、搬送波信号（キャリア）および線間電流指令Ｉｕｗ＊、Ｉｖｕ＊、Ｉｗｖ＊と、スイッチ駆動信号Ｓｕｐ、Ｓｕｎ、Ｓｖｐ、Ｓｖｎ、Ｓｗｐ、Ｓｗｎとの例を示している。また、図１０は、図８の領域Ａ（図９の領域Ａの一部分）におけるスイッチ駆動信号Ｓｕｐ、Ｓｕｎ、Ｓｖｐ、Ｓｖｎ、Ｓｗｐ、Ｓｗｎを拡大表示している。図１０では、スイッチ駆動信号Ｓｕｐ、Ｓｕｎ、Ｓｖｐ、Ｓｖｎ、Ｓｗｐ、Ｓｗｎのオンオフ（Ｈｉｇｈ、Ｌｏｗ）に基づいて生成されて負荷側に出力される３相の電流Ｉｕｏ、Ｉｖｏ、Ｉｗｏも示されている。なお、図９および図１０では、オフディレイ回路３５〜４０によるスイッチ駆動信号のターンオフの遅れは、省略されている。
【００４４】
図１０に示すように、出力される電流ベクトルの相は、期間Ｔ１〜期間Ｔ７において、Ｉｗｗ、Ｉｕｗ、Ｉｕｖ、Ｉｖｖ、Ｉｕｖ、ＩｕｗおよびＩｗｗの順に変化している。すなわち、ゼロベクトルの相が、Ｉｗｗ、Ｉｖｖ、Ｉｗｗの順に変化し、期間Ｔ１、期間Ｔ７と、期間Ｔ４とでゼロベクトルの相が異なる。
【００４５】
ここで、図１１に示す比較例を参照して、ゼロベクトルの相が変化しない場合のスイッチ駆動信号について説明する。なお、図１０に示す例では、期間Ｔ１〜期間Ｔ７において２つの異なるゼロベクトル（Ｉｗｗ、Ｉｖｖ）が使用されている一方、図１１に示す比較例では、期間Ｔ１〜期間Ｔ７において１つのゼロベクトル（Ｉｖｖ）を使用する。
【００４６】
図１１に示すように、ＰＷＭ搬送波一周期中に一種類のゼロ電流ベクトルを用いる場合、出力される電流ベクトルの相は、期間Ｔ１〜期間Ｔ７において、Ｉｖｖ、Ｉｕｗ、Ｉｕｖ、Ｉｖｖ、Ｉｕｖ、ＩｕｗおよびＩｖｖの順に変化している。すなわち、期間Ｔ１、期間Ｔ７、および、期間Ｔ４の電流ベクトルであるゼロベクトルの相は、全て一種類のゼロ電流ベクトルＩｖｖである。このため、たとえばスイッチ駆動信号ＳｖｎおよびＳｗｎは、図１１に示すとおり、期間Ｔ２の前後においてオンオフが切り替わるため、スイッチ駆動信号Ｓｖｎのオフしている幅おおよびＳｗｎのオンしている幅（図１１の点線の円で囲まれた部分）は、期間Ｔ２分の幅のみとなる。その結果、図１１の点線の円で囲まれた部分の信号の幅は、比較的短くなる。すなわち、図１１に示す比較例では、Ｉｕｗ＊とＩｗｖ＊とが略同じ値となり、Ｉａが小さい場合では幅の短いスイッチ駆動信号のパルスが発生し易くなる。一方、図１０に示す例では、スイッチ駆動信号ＳｖｎおよびＳｗｎは、期間Ｔ１から期間Ｔ２まででは変わらないので、スイッチ駆動信号ＳｖｎおよびＳｗｎの幅（図１０の点線の円で囲まれた部分）は、期間Ｔ１および期間Ｔ２の合計の期間分の幅を有する。これにより、図１０の点線の円で囲まれた部分の信号の幅は、短くならない。すなわち、図１０に示す例では、幅の短いパルスが発生しにくくなる。このように電流位相に応じてＰＷＭ搬送波一周期中に二種類のゼロ電流ベクトルを用いて電流ベクトルを適切な順番にすることでゼロ電流近傍の出力において幅の短いパルスの発生を防止できる。
【００４７】
第１実施形態の電流形電力変換装置１００では、上記のように、ＰＷＭパルス信号Ｓｕｗ、Ｓｖｕ、Ｓｗｖと相電流指令Ｉｕ＊、Ｉｖ＊、Ｉｗ＊の極性に基づいて、スイッチング素子１８〜２３の駆動信号を生成するロジック回路３４を備える。ロジック回路３４が、ＰＷＭパルス信号Ｓｕｗ、Ｓｖｕ、Ｓｗｖと相電流指令Ｉｕ＊、Ｉｖ＊、Ｉｗ＊の極性との論理積演算を行い、ＰＷＭ搬送波１周期において大きさがゼロでないベクトルとゼロベクトルの双方を生成するスイッチ駆動信号Ｓｕｐ＊、Ｓｕｎ＊、Ｓｖｐ＊、Ｓｖｎ＊、Ｓｗｐ＊、Ｓｗｎ＊を生成するので、ゼロベクトルが出力される状態を監視するための回路や、スイッチング素子１８〜２３をオン状態にする信号を生成するためのＤフリップフロップ回路を設ける必要がない。これにより、信号がこれらの回路を経由する間に遅延することに起因して比較的幅の短いパルス（グリッジ）が発生するのを抑制することができる。その結果、伝搬遅延時間差によるグリッジの発生に起因して、出力電流が歪むのを抑制することができる。
【００４８】
また、第１実施形態では、上記のように、ＰＷＭパルス信号Ｓｕｗ、Ｓｖｕ、Ｓｗｖと相電流指令Ｉｕ＊、Ｉｖ＊、Ｉｗ＊の極性との論理積演算に基づいてスイッチング素子１８〜２３の駆動信号を出力する際に、ゼロベクトルの相を、スイッチング素子１８〜２３の駆動信号の幅が短くなるのを抑制するように選択して出力するようにロジック回路３４を構成する。これにより、容易に、スイッチング素子１８〜２３の駆動信号の幅が短くなるのを抑制することができる。
【００４９】
また、第１実施形態では、相電流指令の極性に基づいて、ＰＷＭ搬送波１周期において大きさがゼロでないベクトルとゼロベクトルの双方を生成するスイッチ駆動信号Ｓｕｐ＊、Ｓｕｎ＊、Ｓｖｐ＊、Ｓｖｎ＊、Ｓｗｐ＊、Ｓｗｎ＊を生成する。これにより、ゼロ電流近傍の出力において幅の短いパルスの発生を防止できる。
【００５０】
なお、上述の例では、ロジック回路３４は、ＰＷＭパルス信号Ｓｕｗ、Ｓｖｕ、Ｓｗｖと相電流指令Ｉｕ＊、Ｉｖ＊、Ｉｗ＊の極性との論理積演算を行うものとして説明したが、スイッチ駆動信号を生成する駆動信号生成部は、ロジック回路３４に限定されるものではない。たとえば、相電流指令Ｉｕ＊、Ｉｖ＊、Ｉｗ＊の極性に基づいてＰＷＭパルス信号に基づく信号をスイッチ駆動信号として選択して出力する駆動信号生成部を、論理回路によることなく構成してもよい。
【００５１】
なお、上述の例では、ロジック回路３４は、３つのＰＷＭパルス信号Ｓｕｗ、Ｓｖｕ、Ｓｗｖのうちの互いに異なる２つのＰＷＭパルス信号と、相電流指令Ｉｕ＊、Ｉｖ＊、Ｉｗ＊のうちの２つの相電流指令の極性との論理積演算に基づいて、スイッチング素子１８〜２３の駆動信号を生成するように構成される。これにより、互いに異なる２つのＰＷＭパルス信号と、相電流指令Ｉｕ＊、Ｉｖ＊、Ｉｗ＊の極性とによって、搬送波信号の大きさを監視する回路やＤフリップフロップ回路を設けることなく、容易に、スイッチング素子１８〜２３の駆動信号をロジック回路３４により生成することができる。
【００５２】
なお、上述の実施形態では、ロジック回路３４は、２つのＰＷＭパルス信号と、２つの相電流指令の極性との論理積演算に基づいて、スイッチング素子１８〜２３の駆動信号を生成する例を示したが、ロジック回路３４の構成はこれに限定されるものではない。たとえば、３つの相電流指令の極性に基づいて、２つのＰＷＭパルス信号に基づく複数の信号から一つの信号をスイッチ駆動信号として選択して出力するロジック回路を用いることができる。また、たとえば、３つの相電流指令の極性に基づいて、３つのＰＷＭパルス信号に基づく複数の信号から一つの信号をスイッチ駆動信号として選択して出力するロジック回路を用いることもできる。
【００５３】
（第２実施形態）
この第２実施形態では、オフセットが付加された線間電流指令に基づいて生成したＰＷＭパルス信号と相電流極性信号との論理積演算に基づいてスイッチ駆動信号を出力するようにロジック回路が構成されている。なお、第２実施形態は、論理回路の遅延に起因して発生するグリッジの抑制に加えて、変調率（電流指令ベクトルＩｏｕｔ＿ｒの値）が小さい場合に発生する幅の短いパルスを抑制するものである。
【００５４】
電流指令ベクトルＩｏｕｔ＿ｒが小さくなり、ベクトルＩａおよびＩｂの大きさが略ゼロに近くなる場合、図１０に示す上記第１実施形態では、期間Ｔ２および期間Ｔ３（期間Ｔ５および期間Ｔ６）のスイッチ駆動信号Ｓｕｐの幅も略ゼロに近くなり、幅の短いパルスとなる。スイッチング素子のターンオン、ターンオフ時間や、スイッチ駆動信号の伝送時間に依存して、スイッチング素子が出力できる時間幅の下限値が決まる。そのため、スイッチ駆動信号が幅の短いパルスである場合、低電流指令時、スイッチング素子がオンしない場合がある。
【００５５】
そこで、第２実施形態の電流形電力変換装置ではゼロ電流ベクトルを出力する期間を更に増やした図１８のようなパルスへ切替えるようにした。かかるパルスは、低電流、低電圧出力時はゼロ電流ベクトルを出力する期間が増えるように電流指令にオフセットを付加することによって生成される。これにより、第２実施形態の電流形電力変換装置では、図１８に示すように、期間Ｔ１３および期間Ｔ１７においてゼロベクトルＩｕｕが出力される。そのため、電流指令ベクトルＩｏｕｔ＿ｒが小さくなっても、ゼロベクトルＩｕｕが出力される時間の分、期間Ｔ１２〜期間Ｔ１４（期間Ｔ１６〜期間Ｔ１８）のスイッチ駆動信号Ｓｕｐの幅が大きくなる（幅の短いパルスの発生が抑制される）。ゼロベクトルＩｕｕが出力される時間は、上記下限値に所定の余裕を持たせた設定時間とすればよい。オフセット電圧はその時間を出せるように設定する。
【００５６】
以下、図１２〜図１６を参照して、第２実施形態の電流形電力変換装置１０１について具体的に説明する。なお、上述した第１実施形態の構成要素に対応する構成要素には同一の符号を付し、第１実施形態と重複する説明については適宜、省略する。
【００５７】
図１２に示すように、第２実施形態による電流形電力変換装置１０１のスイッチ信号発生部９０は、電流指令発生器９１と、極性判定器３２と、比較器９２と、ロジック回路９３と、６つのオフディレイ回路３５〜４０とを備えている。なお、電流指令発生器９１は、「電流指令発生部」の一例である。また、ロジック回路９３は、「駆動信号生成部」の一例である。また、比較器９２は、「ＰＷＭパルス信号発生部」の一例である。
【００５８】
次に、スイッチ信号発生部９０の各構成要素について詳細に説明する。
【００５９】
図１２に示すように、第２実施形態では、電流指令発生器９１は、相電流指令Ｉｕ＊、Ｉｖ＊、Ｉｗ＊と、線間電流指令Ｉｕｗ＊＋、Ｉｗｖ＊＋、Ｉｖｕ＊＋、Ｉｕｗ＊−、Ｉｗｖ＊−、Ｉｖｕ＊−とを並行して出力するように構成されている。線間電流指令Ｉｕｗ＊＋、Ｉｗｖ＊＋、Ｉｖｕ＊＋、Ｉｕｗ＊−、Ｉｗｖ＊−、Ｉｖｕ＊−は、上記第１実施形態の線間電流指令Ｉｕｗ＊、Ｉｖｕ＊、Ｉｗｖ＊（図７参照）にオフセットΔＩｏｆｆｓｅｔを加減して生成される。３つの線間電流指令Ｉｕｗ＊、Ｉｖｕ＊、Ｉｗｖ＊の中で、一番大きい値を持つ線間電流指令をＩｍａｘ＊、一番小さい値を持つ線間電流指令をＩｍｉｎ＊、中間の値を持つ線間電流指令をＩｍｉｄ＊とすると、これらを補正した線間電流指令をＩｍａｘ＊＋、Ｉｍａｘ＊−、Ｉｍｉｄ＊＋、Ｉｍｉｄ＊−、Ｉｍｉｎ＊＋、Ｉｍｉｎ＊−は、下記の式（６）〜式（９）によって表わされる。
【００６０】
【数４】
0005459304.tif 000005
【００６１】
Ｉｍａｘ＊＋、Ｉｍａｘ＊−、Ｉｍｉｄ＊＋、Ｉｍｉｄ＊−、Ｉｍｉｎ＊＋、Ｉｍｉｎ＊−は、それぞれ、位相に応じて、線間電流指令Ｉｕｗ＊＋、Ｉｗｖ＊＋、Ｉｖｕ＊＋、Ｉｕｗ＊−、Ｉｗｖ＊―、Ｉｖｕ＊−のいずれかに対応される。
【００６２】
比較器９２は、図１３に示すように、第１比較部１１０ａ、第２比較部１１０ｂおよび第３比較部１１０ｃを備えている。また、第１比較部１１０ａは、２つの比較器１１１ａおよび１１２ａと、１つのＮＯＴ回路１１３ａと、２つのＡＮＤ回路１１４ａおよび１１５ａと、１つのＯＲ回路１１６ａとを備えている。第１比較部１１０ａの比較器１１１ａには、線間電流指令Ｉｕｗ＊＋が入力されるとともに、搬送波信号（キャリア）が入力されるように構成されている。比較器１１２ａには、線間電流指令Ｉｕｗ＊―が入力されるとともに、搬送波信号が入力されるように構成されている。また、比較器１１１ａは、ＡＮＤ回路１１４ａと、ＡＮＤ回路１１５ａと、ＯＲ回路１１６ａとに接続されている。また、比較器１１２ａは、ＡＮＤ回路１１４ａと、ＮＯＴ回路１１３ａと、ＯＲ回路１１６ａとに接続されている。また、ＮＯＴ回路１１３ａは、ＡＮＤ回路１１５ａに接続されている。また、ＡＮＤ回路１１４ａ、ＡＮＤ回路１１５ａ、および、ＯＲ回路１１６ａは、それぞれ、ＰＷＭパルス信号Ｓｕｗｐ、ＳｕｗｍおよびＳｕｗｎを出力するように構成されている。
【００６３】
また、第２比較部１１０ｂ（比較器１１１ｂおよび１１２ｂ、ＮＯＴ回路１１３ｂ、ＡＮＤ回路１１４ｂおよび１１５ｂ、ＯＲ回路１１６ｂ）の構成は、上記第１比較部１１０ａと同様である。そして、ＡＮＤ回路１１４ｂ、ＡＮＤ回路１１５ｂ、および、ＯＲ回路１１６ｂは、それぞれ、ＰＷＭパルス信号Ｓｖｕｐ、ＳｖｕｍおよびＳｖｕｎを出力するように構成されている。また、第３比較部１１０ｃ（比較器１１１ｃおよび１１２ｃ、ＮＯＴ回路１１３ｃ、ＡＮＤ回路１１４ｃおよび１１５ｃ、ＯＲ回路１１６ｃ）の構成も、上記第１比較部１１０ａと同様である。そして、ＡＮＤ回路１１４ｃ、ＡＮＤ回路１１５ｃ、および、ＯＲ回路１１６ｃは、それぞれ、ＰＷＭパルス信号Ｓｗｖｐ、ＳｗｖｍおよびＳｗｖｎを出力するように構成されている。
【００６４】
ロジック回路９３は、図１４に示すように、６つのロジック回路部１２１〜１２６を備えている。ここで、第２実施形態では、ロジック回路９３（ロジック回路部１２１〜１２６）は、９つのＰＷＭパルス信号Ｓｕｗｐ、Ｓｕｗｍ、Ｓｕｗｎ、Ｓｖｕｐ、Ｓｖｕｍ、Ｓｖｕｎ、Ｓｗｖｐ、Ｓｗｖｍ、Ｓｗｖｎのうちの３つのＰＷＭパルス信号と、３相の相電流極性信号Ｉｕｄ、Ｉｖｄ、Ｉｗｄとの論理積演算に基づいて、スイッチ駆動信号Ｓｕｐ＊、Ｓｕｎ＊、Ｓｖｐ＊、Ｓｖｎ＊、Ｓｗｐ＊、Ｓｗｎ＊を出力するように構成されている。ここで、上記第１実施形態と同様に、スイッチ駆動信号Ｓｕｐ＊およびＳｕｎ＊は、それぞれ、Ｕ相の正側のスイッチング素子１８およびＵ相の負側のスイッチング素子１９を駆動するスイッチ駆動信号である。また、スイッチ駆動信号Ｓｖｐ＊およびＳｖｎ＊は、それぞれ、Ｖ相の正側のスイッチング素子２０およびＶ相の負側のスイッチング素子２１を駆動するスイッチ駆動信号である。また、スイッチ駆動信号Ｓｗｐ＊およびＳｗｎ＊は、それぞれ、Ｗ相の正側のスイッチング素子２２およびＷ相の負側のスイッチング素子２３を駆動するスイッチ駆動信号である。
【００６５】
また、Ｕ相の正側のスイッチング素子１８を駆動するスイッチ駆動信号Ｓｕｐ＊は、Ｕ相と関係するＰＷＭパルス信号ＳｕｗｐおよびＳｖｕｎと、Ｕ相と関係しない中間の大きさを持つ線間電流指令に対応するＰＷＭパルス信号Ｓｗｖｍと、３つの全ての相電流極性信号Ｉｖｄ、ＩｗｄおよびＩｕｄとを用いて、ロジック回路部１２１により生成される。なお、スイッチ駆動信号Ｓｕｎ＊、Ｓｖｐ＊、Ｓｖｎ＊、Ｓｗｐ＊、Ｓｗｎ＊についても同様に、スイッチ駆動信号の相と関係する２つのＰＷＭパルス信号と、スイッチ駆動信号の相と関係しない中間の大きさを持つ線間電流指令に対応するＰＷＭパルス信号と、３つの全ての相電流極性信号とを用いて、ロジック回路部１２２〜１２６により生成される。
【００６６】
ロジック回路部１２１〜１２３の内部ロジックは、下記の式（１０）で表わされ、図１５に示されるロジック回路で実現される。また、ロジック回路部１２４〜１２６の内部ロジックは、下記の式（１１）で表わされ、図１６に示されるロジック回路で実現される。
【００６７】
ここでＸ３、Ｙ３、Ｚ３は各相の正側スイッチング素子を駆動する駆動用ロジック回路部１２１〜１２３に入力されるスイッチ駆動信号である。Ａ３、Ｂ３、Ｃ３は各相の正側スイッチング素子を駆動する駆動用ロジック回路部１２１〜１２３に入力される相電流極性信号である。また、Ｘ４、Ｙ４、Ｚ４は各相の負側スイッチング素子を駆動する駆動用ロジック回路部１２４〜１２６に入力されるスイッチ駆動信号である。Ａ４、Ｂ４、Ｃ４は各相の負側スイッチング素子を駆動する駆動用ロジック回路部１２４〜１２６に入力される相電流極性信号である。Ｏ３はロジック回路部１２１〜１２３から出力される正側のスイッチ駆動信号（Ｓｕｐ＊、Ｓｖｐ＊、Ｓｗｐ＊）である。Ｏ４はロジック回路部１２４〜１２６から出力される負側のスイッチ駆動信号（Ｓｕｎ＊、Ｓｖｎ＊、Ｓｗｎ＊）である。
【００６８】
式（１０）、（１１）の処理内容は第１実施形態の式（４）、（５）と同様にして処理される。たとえば、図１４と式（１０）を参照してロジック回路部１２１の処理を説明する。式（１０）右辺第１項は、相電流極性信号Ａ３（Ｉｖｄ）がＬｏｗで、かつ相電流極性信号Ｂ３（Ｉｗｄ）がＨｉｇｈならば、スイッチ駆動信号Ｏ３（Ｓｕｐ＊）はＸ３（Ｓｕｗｐ）とする。右辺第２項は、相電流極性信号Ａ３（Ｉｖｄ）がＨｉｇｈで、かつ相電流極性信号Ｂ３（Ｉｗｄ）がＬｏｗならば、スイッチ駆動信号Ｏ３（Ｓｕｐ＊）はＹ３（Ｓｖｕｎ）の反転信号とする。右辺第３項は、相電流極性信号Ａ３（Ｉｖｄ）がＬｏｗで、かつ相電流極性信号Ｂ３（Ｉｗｄ）がＬｏｗならば、スイッチ駆動信号Ｏ３（Ｓｕｐ＊）はＸ３（Ｓｕｗｐ）と反転したＹ３（Ｓｖｕｎ）のＡＮＤ信号とする。さらに右辺第４項は、相電流極性信号Ａ３（Ｉｖｄ）がＨｉｇｈで、かつ相電流極性信号Ｂ３（Ｉｗｄ）がＨｉｇｈで、かつ相電流極性信号Ｃ３（Ｉｕｄ）がＬｏｗならば、スイッチ駆動信号Ｏ３（Ｓｕｐ＊）はＺ３（Ｓｕｗｍ）とする。
【００６９】
【数５】
0005459304.tif 000006
【００７０】
ロジック回路部１２１〜１２３は、図１５に示すように、４つのＮＯＴ回路１３１〜１３４と、１０個のＡＮＤ回路１３５〜１４４と、１つのＯＲ回路１４５とを備えている。ロジック回路部１２１〜１２３に入力される信号Ｘ３は、ＡＮＤ回路１３５とＡＮＤ回路１４１とに入力される。信号Ｙ３は、ＮＯＴ回路１３１に入力される。信号Ｚ３は、ＡＮＤ回路１４０に入力される。信号Ａ３は、ＡＮＤ回路１３６とＮＯＴ回路１３２とＡＮＤ回路１３９とに入力される。信号Ｂ３は、ＮＯＴ回路１３３とＡＮＤ回路１３８とＡＮＤ回路１３９とに入力される。信号Ｃ３は、ＮＯＴ回路１３４に入力される。
【００７１】
ＮＯＴ回路１３１の出力側は、ＡＮＤ回路１３５とＡＮＤ回路１４２との入力側に接続されている。ＮＯＴ回路１３２の出力側は、ＡＮＤ回路１３７とＡＮＤ回路１３８との入力側に接続されている。ＮＯＴ回路１３３の出力側は、ＡＮＤ回路１３６とＡＮＤ回路１３７との入力側に接続されている。ＮＯＴ回路１３４の出力側は、ＡＮＤ回路１４０の入力側に接続されている。
【００７２】
ＡＮＤ回路１３５の出力側は、ＡＮＤ回路１４３の入力側に接続されている。ＡＮＤ回路１３６の出力側は、ＡＮＤ回路１４２の入力側に接続されている。ＡＮＤ回路１３７の出力側は、ＡＮＤ回路１４３の入力側に接続されている。ＡＮＤ回路１３８の出力側は、ＡＮＤ回路１４１の入力側に接続されている。ＡＮＤ回路１３９の出力側は、ＡＮＤ回路１４４の入力側に接続されている。ＡＮＤ回路１４０の出力側は、ＡＮＤ回路１４４の入力側に接続されている。ＡＮＤ回路１４１〜１４４の出力側は、ＯＲ回路１４５の入力側に接続されている。
【００７３】
ロジック回路部１２４〜１２６は、図１６に示すように、３つのＮＯＴ回路１５１〜１５３と、１０個のＡＮＤ回路１５４〜１６３と、１つのＯＲ回路１６４とを備えている。ロジック回路部１２４〜１２６に入力される信号Ｘ４は、ＡＮＤ回路１５４とＡＮＤ回路１６０とに入力される。信号Ｙ４は、ＮＯＴ回路１５１に入力される。信号Ｚ４は、ＡＮＤ回路１５９に入力される。信号Ａ４は、ＡＮＤ回路１５５とＡＮＤ回路１５８とＮＯＴ回路１５２に入力される。信号Ｂ４は、ＡＮＤ回路１５５とＡＮＤ回路１５６とＮＯＴ回路１５３とに入力される。信号Ｃ４は、ＡＮＤ回路１５９に入力される。
【００７４】
ＮＯＴ回路１５１の出力側は、ＡＮＤ回路１５４とＡＮＤ回路１６１との入力側に接続されている。ＮＯＴ回路１５２の出力側は、ＡＮＤ回路１５６とＡＮＤ回路１５７との入力側に接続されている。ＮＯＴ回路１５３の出力側は、ＡＮＤ回路１５７とＡＮＤ回路１５８との入力側に接続されている。
【００７５】
ＡＮＤ回路１５４の出力側は、ＡＮＤ回路１６２の入力側に接続されている。ＡＮＤ回路１５５の出力側は、ＡＮＤ回路１６１の入力側に接続されている。ＡＮＤ回路１５６の出力側は、ＡＮＤ回路１６２の入力側に接続されている。ＡＮＤ回路１５７の出力側は、ＡＮＤ回路１６０の入力側に接続されている。ＡＮＤ回路１５８の出力側は、ＡＮＤ回路１６３の入力側に接続されている。ＡＮＤ回路１５９の出力側は、ＡＮＤ回路１６３の入力側に接続されている。ＡＮＤ回路１６０〜１６３の出力側は、ＯＲ回路１６４の入力側に接続されている。
【００７６】
そして、図１４に示すように、６つのロジック回路部１２１〜１２６は、それぞれ、スイッチ駆動信号Ｓｕｐ＊、Ｓｖｐ＊、Ｓｗｐ＊、Ｓｕｎ＊、Ｓｖｎ＊、Ｓｗｎ＊を出力するように構成されている。また、スイッチ駆動信号Ｓｕｐ＊、Ｓｕｎ＊、Ｓｖｐ＊、Ｓｖｎ＊、Ｓｗｐ＊、Ｓｗｎ＊は、それぞれ、オフディレイ回路３５〜４０に入力され、オフディレイ回路３５〜４０からスイッチ駆動信号Ｓｕｐ、Ｓｕｎ、Ｓｖｐ、Ｓｖｎ、Ｓｗｐ、Ｓｗｎとして出力される。
【００７７】
ここで、電流形電力変換装置１０１が空間ベクトル図の領域Ａ〜Ｆ（図８参照）において出力する電流ベクトルの順番は、下記のように表わされる。領域Ａ〜Ｆは各々３種類のゼロ電流ベクトル（Ｉｕｕ、Ｉｖｖ、Ｉｗｗ）を用いている。
【００７８】
【数６】
0005459304.tif 000007
【００７９】
なお、第２実施形態の電流形電力変換装置１０１では、搬送波信号が最大の点近傍、または、搬送波信号が最小の点近傍のみにゼロベクトルが出力される上記第１実施形態の電流形電力変換装置１００と異なり、搬送波信号が最大の点と搬送波信号が最小の点との間においても、ゼロベクトルが出力されるように構成されている。第２実施形態の電流形電力変換装置１０１は、たとえば領域Ａでは、Ｉｗｗ（搬送波信号が最大の点近傍）、Ｉｕｕ（搬送波信号が最大の点と最小の点との間）、Ｉｖｖ（搬送波信号が最小の点近傍）、Ｉｕｕ（搬送波信号が最大の点と最小の点との間）、Ｉｗｗ（搬送波信号が最大の点近傍）の順にゼロベクトルを選択して出力されるように構成されている。なお、第２実施形態のその他の構成は、上記第１実施形態と同様である。
【００８０】
図１７は、搬送波信号（キャリア）および線間電流指令Ｉｕｗ＊＋、Ｉｗｖ＊＋、Ｉｖｕ＊＋、Ｉｕｗ＊−、Ｉｗｖ＊−、Ｉｖｕ＊−と、搬送波信号と線間電流指令Ｉｕｗ＊＋、Ｉｗｖ＊＋、Ｉｖｕ＊＋、Ｉｕｗ＊−、Ｉｗｖ＊−、Ｉｖｕ＊−との比較に基づいて生成されたスイッチ駆動信号Ｓｕｐ、Ｓｕｎ、Ｓｖｐ、Ｓｖｎ、Ｓｗｐ、Ｓｗｎを示している。また、図１８は、図８の領域Ａ（図１７の領域Ａの一部分）におけるスイッチ駆動信号Ｓｕｐ、Ｓｕｎ、Ｓｖｐ、Ｓｖｎ、Ｓｗｐ、Ｓｗｎを拡大表示している。
【００８１】
図１８に示すように、出力される電流ベクトルの相は、期間Ｔ１１〜期間Ｔ１９において、Ｉｗｗ、Ｉｕｗ、Ｉｕｕ、Ｉｕｖ、Ｉｖｖ、Ｉｕｖ、Ｉｕｕ、ＩｕｗおよびＩｗｗの順に変化している。ここで、電流指令ベクトルＩｏｕｔ＿ｒが小さくなり、ベクトルＩａおよびＩｂの大きさが略ゼロに近くなる場合、図１０に示す上記第１実施形態の例では、期間Ｔ２および期間Ｔ３（期間Ｔ５および期間Ｔ６）のスイッチ駆動信号Ｓｕｐの幅も略ゼロに近くなる。このため、スイッチング遅れ時間などの特性によって駆動信号Ｓｕｐによるパルスが実際には出力されない。一方、図１８に示す第２実施形態では、期間Ｔ１３および期間Ｔ１７においてゼロベクトルＩｕｕが出力されるので、電流指令ベクトルＩｏｕｔ＿ｒが小さくなっても、ゼロベクトルＩｕｕが出力される時間の分、期間Ｔ１２〜期間Ｔ１４および期間Ｔ１６〜期間Ｔ１８のスイッチ駆動信号Ｓｕｐの幅が大きくなる（幅の短いパルスの発生が抑制される）。なお、ゼロベクトルＩｕｕが出力される時間は、上記式（６）〜式（９）のオフセットΔＩｏｆｆｓｅｔによって調整される。
【００８２】
第２実施形態では、上記のように、電流指令発生器９１を、複数の線間電流指令Ｉｕｗ＊、Ｉｗｖ＊、Ｉｖｕ＊における互いの大きさの関係に応じてオフセットが付加された線間電流指令Ｉｕｗ＊＋、Ｉｗｖ＊＋、Ｉｖｕ＊＋、Ｉｕｗ＊−、Ｉｗｖ＊−、Ｉｖｕ＊−を出力するように構成する。また、比較器９２を、６つの線間電流指令Ｉｕｗ＊＋、Ｉｗｖ＊＋、Ｉｖｕ＊＋、Ｉｕｗ＊−、Ｉｗｖ＊−、Ｉｖｕ＊−と搬送波信号との比較により９つのＰＷＭパルス信号Ｓｕｗｐ、Ｓｕｗｍ、Ｓｕｗｎ、Ｓｖｕｐ、Ｓｖｕｍ、Ｓｖｕｎ、Ｓｗｖｐ、Ｓｗｖｍ、Ｓｗｖｎを発生するように構成する。そして、３つのＰＷＭパルス信号と、相電流指令の極性との論理積演算に基づいて、スイッチ駆動信号Ｓｕｐ、Ｓｕｎ、Ｓｖｐ、Ｓｖｎ、Ｓｗｐ、Ｓｗｎを生成するようにロジック回路９３を構成する。これにより、搬送波信号が最大の点近傍と、搬送波信号が最小の点近傍とに加えて、搬送波信号が最大の点と搬送波信号が最小の点との間においても、ゼロベクトルを出力することができる。その結果、電流指令ベクトルＩｏｕｔ＿ｒが小さくなった場合でも、搬送波信号が最大の点と搬送波信号が最小の点との間において出力されるゼロベクトルの時間分、スイッチ駆動信号の幅が大きくなる。これにより、変調率（電流指令ベクトルＩｏｕｔ＿ｒの値）が小さい場合でもパルスの幅を広げることができる。
【００８３】
（第３実施形態）
この第３実施形態の電流形電力変換装置では、ゼロベクトルが出力される場合において、ゼロベクトルの相を固定するゼロベクトル固定回路１７０を設けている。なお、第３実施形態の電流形電力変換装置は、変調率（電流指令ベクトルＩｏｕｔ＿ｒの値）が大きい場合に発生する幅の短いパルスを抑制するものである。第３実施形態は第１実施形態または第２実施形態に適用できる。したがって、第３実施形態を第１実施形態に適用した場合は、論理回路の信号処理の遅延に起因して発生するグリッジの抑制（第１実施形態による効果）に加えて、変調率（電流指令ベクトルＩｏｕｔ＿ｒの値）が大きい場合に発生する幅の短いパルスを抑制できる。また第３実施形態を第２実施形態に適用した場合は、論理回路の信号処理の遅延に起因して発生するグリッジの抑制（第１実施形態による効果）と変調率が小さい場合に発生する幅の短いパルスの抑制（第２実施形態による効果）に加えて変調率が大きい場合に発生する幅の短いパルスを抑制できる。
【００８４】
第３実施形態の電流形電力変換装置において、ゼロベクトル固定回路が駆動する場合と駆動しない場合とを、線間電流指令の大きさに応じて切り替え可能に構成してもよい。電流指令ベクトルＩｏｕｔ＿ｒの値が小さい場合には、ゼロベクトルの相が固定されることにより、有効ベクトル（ゼロベクトル以外のベクトル）の幅が小さくなる場合がある。そこで、電流指令ベクトルＩｏｕｔ＿ｒの値が小さい場合には、ゼロベクトル固定回路を駆動しないように後述のイネーブル信号を制御する。これにより、有効ベクトルの幅が小さくなるのを抑制することができる。
【００８５】
以下、図１９を参照して、第３実施形態の電流形電力変換装置１０２について具体的に説明する。
図１９に示すように、第３実施形態による電流形電力変換装置１０２では、上記図１に示す第１実施形態のロジック回路３４（または図１２に示す第２実施形態のロジック回路９３）とオフディレイ回路３５〜４０との間に、ゼロベクトル固定回路１７０が設けられている。なお、ゼロベクトル固定回路１７０は、「ゼロベクトル固定部」の一例である。ゼロベクトル固定回路１７０は、３つのＡＮＤ回路１７１〜１７３と、４つのディレイ回路１７４〜１７７と、１つのＯＲ回路１７８と、１つのＮＡＮＤ回路１７９と、６つのＤラッチ回路１８０〜１８５とを備えている。変調率が小さい場合にゼロベクトル固定回路１７０を適用すると、ゼロベクトル固定回路１７０によって有効ベクトルのパルス幅が短くなる場合がある。これが問題となる場合は、ゼロベクトル固定回路１７０は変調率が大きい場合に使用し、小さい場合は使用しないよう、ゼロベクトル固定回路１７０の動作・不動作を切り替えるイネーブル信号を、電流指令発生器が出力し、ＮＡＮＤ回路１７９で切り替えることで、この問題を解決できるようにする。このイネーブル信号は、たとえば電流指令ベクトルＩｏｕｔ＿ｒに対して閾値Ｉｌｏｗを設け、比較回路で電流指令ベクトルＩｏｕｔ＿ｒの値が閾値Ｉｌｏｗ以下のときオンする信号を出力することで作り出すことができる。尚、電流指令ベクトルＩｏｕｔ＿ｒの値は演算回路で図７のＩａ、Ｉｂの値およびｃｏｓ１２０°の値を使用し余弦定理により求めることができる。
【００８６】
スイッチ駆動信号Ｓｕｐ＊、Ｓｖｐ＊、Ｓｗｐ＊、Ｓｕｎ＊、Ｓｖｎ＊、Ｓｗｎ＊は、それぞれ、Ｄラッチ回路１８０、１８１、１８２、１８３、１８４、１８５に入力される。また、スイッチ駆動信号Ｓｕｐ＊、Ｓｕｎ＊は、ＡＮＤ回路１７１に入力される。また、スイッチ駆動信号Ｓｖｐ＊、Ｓｖｎ＊は、ＡＮＤ回路１７２に入力される。また、スイッチ駆動信号Ｓｗｐ＊、Ｓｗｎ＊は、ＡＮＤ回路１７３に入力される。
【００８７】
ＡＮＤ回路１７１は、ＯＲ回路１７８の入力側とディレイ回路１７４の入力側とに接続されている。ＡＮＤ回路１７２は、ＯＲ回路１７８の入力側とディレイ回路１７５の入力側とに接続されている。ＡＮＤ回路１７３は、ＯＲ回路１７８の入力側とディレイ回路１７６の入力側とに接続されている。ディレイ回路１７４〜１７６の出力側は、ＯＲ回路１７８の入力側に接続されている。ＯＲ回路１７８の出力側は、ディレイ回路１７７の入力側に接続されている。また、ディレイ回路１７７の出力側は、ＮＡＮＤ回路１７９の入力側に接続されている。また、ＮＡＮＤ回路１７９には、イネーブル信号が入力される。ＮＡＮＤ回路１７９の出力側は、Ｄラッチ回路１８０〜１８５のＣＰに接続されている。また、Ｄラッチ回路１８０〜１８５の出力側は、それぞれ、オフディレイ回路３５〜４０に接続されている。なお、第３実施形態のその他の構成は、上記第１または第２実施形態と同様である。
【００８８】
次に、図１９〜図２３を参照して、第３実施形態によるゼロベクトル固定回路１７０の動作について説明する。
【００８９】
まず、上記第１実施形態のロジック回路３４（または上記第２実施形態のロジック回路９３）により、スイッチ駆動信号Ｓｕｐ＊、Ｓｖｐ＊、Ｓｗｐ＊、Ｓｕｎ＊、Ｓｖｎ＊、Ｓｗｎ＊が生成される。そして、スイッチ駆動信号Ｓｕｐ＊、Ｓｖｐ＊、Ｓｗｐ＊、Ｓｕｎ＊、Ｓｖｎ＊、Ｓｗｎ＊は、ゼロベクトル固定回路１７０に入力される。このとき、イネーブル信号がＨレベルの場合には、スイッチ駆動信号Ｓｕｐ＊、Ｓｖｐ＊、Ｓｗｐ＊、Ｓｕｎ＊、Ｓｖｎ＊、Ｓｗｎ＊は、それぞれ、Ｄラッチ回路１８０、１８１、１８２、１８３、１８４、１８５によってラッチされるとともに、オフディレイ回路３５〜４０に出力される。なお、Ｄラッチ回路１８０〜１８５は、たとえばロジックＩＣの７４ＨＣ７５が用いられており、ＣＰに入力される信号がＨレベルの場合には、Ｄに入力される信号がそのままＱに出力され、ＣＰに入力される信号がＬレベルの場合には、Ｑの信号は、ラッチされて変動しなくなる。
【００９０】
そして、ＡＮＤ回路１７１〜１７３によって、ゼロベクトルの状態（スイッチ駆動信号Ｓｕｐ＊、Ｓｖｐ＊、Ｓｗｐ＊、Ｓｕｎ＊、Ｓｖｎ＊、Ｓｗｎ＊の各々がＨレベルかＬレベルか）が判断される。図２０は、ゼロベクトル固定回路１７０を用いない場合のスイッチ駆動信号の動作を示している。図２０に示す例では、搬送波信号の大きさが、全ての線間電流指令Ｉｕｗ＊、Ｉｖｕ＊、Ｉｗｖ＊よりも小さい期間（期間Ｔ２４および期間Ｔ２５）内に、線間電流指令Ｉｗｖ＊およびＩｕｗ＊の大小関係が逆転して、期間Ｔ２４におけるゼロベクトルＩｕｕが、期間Ｔ２５においてＩｖｖに変化している場合がある。このゼロベクトルの変化により、ＩｕｕとＩｖｖの出力される時間が短くなり、幅の短いパルスが出力される可能性があることがわかる。これに対し、ゼロベクトル固定回路１７０を用いると、ＡＮＤ回路１７１〜１７３とディレイ回路１７４〜１７７と、ＯＲ回路１７８とによって、ゼロベクトルを出力した期間の次の期間で再びゼロベクトルを出力することになったと判断されてゼロベクトルの状態が続く場合は、Ｌレベルの信号がＤラッチ回路１８０〜１８５のＣＰに入力される。これにより、ゼロベクトルの状態が２期間にわたって連続し、その状態が期間が変わったときに切替わるような場合であっても、図２１に示すように、期間Ｔ２４におけるゼロベクトルＩｕｕが、期間Ｔ２５においても出力される。つまり、搬送波信号の大きさが、全ての線間電流指令Ｉｕｗ＊、Ｉｖｕ＊、Ｉｗｖ＊よりも小さい期間内におけるゼロベクトルの相が変化せず固定される。
【００９１】
また、図２０に示すように、ゼロベクトルがＩｕｕ（期間Ｔ２４）からＩｖｖ（期間Ｔ２５）に切り替わる場合では、出力されるスイッチ駆動信号Ｓｕｐ、Ｓｖｐ、Ｓｗｐ、Ｓｕｎ、Ｓｖｎ、Ｓｗｎは、オフディレイ回路３５〜４０によってオフディレイが加えられる。そのため、このオフディレイの期間内は、Ｓｕｐ、Ｓｖｐ、Ｓｕｎ、Ｓｖｎがオンとなって整流回路になり、Ｕ相、Ｖ相、Ｗ相の電圧状態に依存した本来必要でない有効ベクトルが出力されてしまう場合がある。また、電流指令ベクトルＩｏｕｔ＿ｒの値が大きくなる場合では、ゼロベクトルの出力時間が短くなるため、ゼロベクトルが連続して切り替わると、スイッチ駆動信号Ｓｕｐ、Ｓｖｐ、Ｓｕｎ、Ｓｖｎの幅が小さくなってしまう。このため、スイッチング素子１８〜２３のオンオフの特性や、スイッチ駆動信号Ｓｕｐ、Ｓｖｐ、Ｓｕｎ、Ｓｖｎの遅延によってゼロベクトルが出力されない場合がある。一方、ゼロベクトル固定回路１７０により、ゼロベクトルの相が固定されることにより上記本来必要でない有効ベクトルの出力が抑制される。このように、電流指令ベクトルＩｏｕｔ＿ｒの値が大きくなる場合に発生する幅の短いパルスに起因して、本来必要であるゼロベクトルが出力されないことが抑制される。
【００９２】
また、図２１に示すように、ゼロベクトル固定回路１７０が駆動されるとき、信号がディレイ回路１７４〜１７６のうちの１つと、ディレイ回路１７７との２つのディレイ回路を通過させ、スイッチ駆動信号ＳｕｎおよびＳｖｎにディレイ回路２つ分の信号の遅延を設ける。この遅延はグリッジの発生を抑制するために必要となるが、ディレイ回路の遅延時間をＰＷＭパルス信号の１クロック分と略等しくすることにより、ディレイ回路２つ分の信号の遅延の影響を無視できるようになる。なぜならＰＷＭ搬送波一周期の１クロック時間（ディレイ回路２つ分の信号の遅延時間）はＰＷＭ搬送波一周期のＰＷＭパルス信号に比較すると無視できるほど小さいためである。
【００９３】
また、図２２は、上記第１実施形態の電流形電力変換装置１００にゼロベクトル固定回路１７０が設けられた場合のスイッチ駆動信号Ｓｕｐ、Ｓｖｐ、Ｓｗｐ、Ｓｕｎ、Ｓｖｎ、Ｓｗｎを示す。たとえば、図９に示す第１実施形態の比較的短い幅を有するスイッチ駆動信号ＳｕｐのパルスＰ１は、ゼロベクトル固定回路１７０によりゼロベクトルがパルスＰ１の直前のゼロベクトルに固定されることにより、図２２に示すように生成されなくなっている（図２２の点線の円の部分参照）。
【００９４】
また、図２３は、上記第２実施形態の電流形電力変換装置１０１にゼロベクトル固定回路１７０が設けられた場合のスイッチ駆動信号Ｓｕｐ、Ｓｖｐ、Ｓｗｐ、Ｓｕｎ、Ｓｖｎ、Ｓｗｎを示す。たとえば、図１７に示す第２実施形態の比較的短い幅を有するスイッチ駆動信号ＳｕｐのパルスＰ２の幅は、ゼロベクトル固定回路１７０によりゼロベクトルが固定されることにより、図２３に示すパルスＰ３のように大きくなっている（図２３の点線の円の部分参照）。
【００９５】
第３実施形態では、上記のように、ゼロベクトルの相を、ゼロベクトルが出力される期間内において固定するためのゼロベクトル固定回路１７０を設ける。これにより、ゼロベクトルが連続して切り替わることに起因して発生する本来必要でないゼロベクトルの出力や、本来必要である場合にゼロベクトルが出力されないことを抑制することができるので、出力電流の歪を抑制することができる。
【００９６】
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
【００９７】
たとえば、上記第１〜第３実施形態では、線間電流指令として正弦波を用いる例を示したが、線間電流指令はこれに限られない。たとえば、線間電流指令に高調波である３倍調波を重畳してもよい。これにより、線間電流指令のピークが小さくなる（平坦な形状になる）ので、線間電流指令の飽和（線間電流指令が搬送波信号よりも大きくなること）を抑制することができる。
【００９８】
また、上記第１〜第３実施形態では、３相の交流が出力される電流形電力変換装置に本上述の構成要素を適用する例を示したが、電流形電力変換装置はこれに限られない。たとえば、３相以外の相数の交流が出力される電流形電力変換装置に上述の構成要素を適用してもよい。
【００９９】
また、上記第１〜第３実施形態では、直流電流源から直流が供給される電流形電力変換装置に上述の構成要素を適用する例を示したが、電流形電力変換装置はこれに限られない。たとえば、交流電流源から電流が供給される電流形電力変換装置に上述の構成要素を適用してもよい。
【０１００】
また、上記第１実施形態では、ＰＷＭ搬送波一周期中に２種類のゼロベクトルが出現する（たとえば、領域ＡにおいてＩｗｗ、Ｉｖｖ、Ｉｗｗの順に２種類のゼロベクトルが出現する）例を示したが、電流形電力変換装置はこれに限られない。たとえば、線間電流指令にオフセット量を重畳して、１相の線間電流指令を飽和させることにより、この相のスイッチング素子のオンオフを停止（Ｉｖｖの出現を停止）させてもよい。なお、この場合でも、ＰＷＭ搬送波一周期中にＩｗｗ、Ｉｗｗ、Ｉｗｗの順に同じゼロベクトルが出現する場合と異なり、ＰＷＭ搬送波一周期中にＩｗｗの出力→ゼロベクトルの出力なし→Ｉｗｗ出力の順に出力の状態が変化することにより、幅の短いパルスの発生は抑制される。
【符号の説明】
【０１０１】
１０  電流形インバータ回路
１１  直流電流源
１２〜１７  ダイオード（整流素子）
１８〜２３  ＩＧＢＴ（スイッチング素子）
２４〜２９  駆動回路
３０  スイッチ駆動信号発生部
３１、９１  電流指令発生器（電流指令発生部）
３２  極性判定器（極性判定部）
３３、９２  比較器（ＰＷＭパルス信号発生部）
３４、９３  ロジック回路（駆動信号生成部）
３５〜４０  オフディレイ回路
５１〜５６、１２１〜１２６  ロジック回路部
１００、１０１、１０２  電流形電力変換装置
１７０  ゼロベクトル固定回路（ゼロベクトル固定部）
１７４〜１７７  ディレイ回路
１８０〜１８５  Ｄラッチ回路
【図１】
0005459304.tif 000008
【図２】
0005459304.tif 000009
【図３】
0005459304.tif 000010
【図４】
0005459304.tif 000011
【図５】
0005459304.tif 000012
【図６】
0005459304.tif 000013
【図７】
0005459304.tif 000014
【図８】
0005459304.tif 000015
【図９】
0005459304.tif 000016
【図１０】
0005459304.tif 000017
【図１１】
0005459304.tif 000018
【図１２】
0005459304.tif 000019
【図１３】
0005459304.tif 000020
【図１４】
0005459304.tif 000021
【図１５】
0005459304.tif 000022
【図１６】
0005459304.tif 000023
【図１７】
0005459304.tif 000024
【図１８】
0005459304.tif 000025
【図１９】
0005459304.tif 000026
【図２０】
0005459304.tif 000027
【図２１】
0005459304.tif 000028
【図２２】
0005459304.tif 000029
【図２３】
0005459304.tif 000030