(57)【特許請求の範囲】
【請求項１】
入力端ＬＰＩＮに入力された入力信号に対して所定のローパスフィルタ処理を行って出力端ＬＰＯＵＴから出力するローパスフィルタ回路において、
前記入力端ＬＰＩＮと前記出力端ＬＰＯＵＴとの間に接続された第１ＭＯＳトランジスタと、
前記出力端ＬＰＯＵＴと接地電圧との間に接続されたコンデンサと、
所定の第１電流を供給する第１電流源と、
該第１電流を電圧に変換して前記第１ＭＯＳトランジスタにゲートバイアス電圧として供給する第１抵抗と、
を備え、
前記第１電流源は、
ドレインとゲートが接続された第２ＭＯＳトランジスタと、
該第２ＭＯＳトランジスタに電流を供給する第２電流源と、
前記第２ＭＯＳトランジスタと該第２電流源とで生成した電圧を、前記第１ＭＯＳトランジスタと前記第１抵抗の変動を補償するように電流に変換して前記第１電流を生成する補償回路と、
を備えることを特徴とするローパスフィルタ回路。
【請求項２】
前記補償回路は、
ゲートに入力された電圧に応じた電流を前記第１電流として前記第１抵抗に流す第３ＭＯＳトランジスタと、
該第３ＭＯＳトランジスタに流れた電流を電圧に変換する第２抵抗と、
前記第２ＭＯＳトランジスタと前記第２電流源との接続部の電圧と、該第２抵抗で変換された前記電圧とが等しくなるように前記第３ＭＯＳトランジスタの動作制御を行う第１演算増幅回路と、
を備えることを特徴とする請求項１記載のローパスフィルタ回路。
【請求項３】
前記補償回路は、
ゲートに入力された電圧に応じた電流を流す第３ＭＯＳトランジスタと、
該第３ＭＯＳトランジスタに流れた電流を電圧に変換する第２抵抗と、
前記第２ＭＯＳトランジスタと前記第２電流源との接続部の電圧と、該第２抵抗で変換された前記電圧とが等しくなるように前記第３ＭＯＳトランジスタの動作制御を行う第１演算増幅回路と、
前記第３ＭＯＳトランジスタに流れた電流に比例した電流を前記第１電流として前記第１抵抗に供給するカレントミラー回路と、
を備えることを特徴とする請求項１記載のローパスフィルタ回路。
【請求項４】
前記第２ＭＯＳトランジスタは、前記第１ＭＯＳトランジスタと同じ導電型であると共に同じ特性を有することを特徴とする請求項１、２又は３記載のローパスフィルタ回路。
【請求項５】
前記第２抵抗は、前記第１抵抗と同じ特性を有することを特徴とする請求項２、３又は４記載のローパスフィルタ回路。
【請求項６】
入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する定電圧回路において、
入力端ＬＰＩＮと出力端ＬＰＯＵＴとの間に接続された第１ＭＯＳトランジスタと、
前記出力端ＬＰＯＵＴと接地電圧との間に接続されたコンデンサと、
所定の第１電流を供給する第１電流源と、
該第１電流を電圧に変換して前記第１ＭＯＳトランジスタにゲートバイアス電圧として供給する第１抵抗と、
を有し、
前記入力端ＬＰＩＮに入力された入力信号に対して所定のローパスフィルタ処理を行って前記出力端ＬＰＯＵＴから出力するローパスフィルタ回路を備え、
前記第１電流源が、
ドレインとゲートが接続された第２ＭＯＳトランジスタと、
該第２ＭＯＳトランジスタに電流を供給する第２電流源と、
前記第２ＭＯＳトランジスタと該第２電流源とで生成した電圧を、前記第１ＭＯＳトランジスタと前記第１抵抗の変動を補償するように電流に変換して前記第１電流を生成する補償回路と、
を備えることを特徴とする定電圧回路。
【請求項７】
前記補償回路は、
ゲートに入力された電圧に応じた電流を前記第１電流として前記第１抵抗に流す第３ＭＯＳトランジスタと、
該第３ＭＯＳトランジスタに流れた電流を電圧に変換する第２抵抗と、
前記第２ＭＯＳトランジスタと前記第２電流源との接続部の電圧と、該第２抵抗で変換された前記電圧とが等しくなるように前記第３ＭＯＳトランジスタの動作制御を行う第１演算増幅回路と、
を備えることを特徴とする請求項６記載の定電圧回路。
【請求項８】
前記補償回路は、
ゲートに入力された電圧に応じた電流を流す第３ＭＯＳトランジスタと、
該第３ＭＯＳトランジスタに流れた電流を電圧に変換する第２抵抗と、
前記第２ＭＯＳトランジスタと前記第２電流源との接続部の電圧と、該第２抵抗で変換された前記電圧とが等しくなるように前記第３ＭＯＳトランジスタの動作制御を行う第１演算増幅回路と、
前記第３ＭＯＳトランジスタに流れた電流に比例した電流を前記第１電流として前記第１抵抗に供給するカレントミラー回路と、
を備えることを特徴とする請求項６記載の定電圧回路。
【請求項９】
前記第２ＭＯＳトランジスタは、前記第１ＭＯＳトランジスタと同じ導電型であると共に同じ特性を有することを特徴とする請求項６、７又は８記載の定電圧回路。
【請求項１０】
前記第２抵抗は、前記第１抵抗と同じ特性を有することを特徴とする請求項７、８又は９記載の定電圧回路。
【請求項１１】
電源投入されてから所定の時間、前記ローパスフィルタ回路の前記第１電流源に対して前記第１電流を増加させ前記コンデンサに供給する電流を増加させて急速充電を行うスタートアップ回路部を備えることを特徴とする請求項６記載の定電圧回路。
【請求項１２】
電源投入されてから所定の時間、前記第１電流源の前記第２ＭＯＳトランジスタに電流を供給して前記第１電流を増加させ前記コンデンサに供給する電流を増加させて急速充電を行うスタートアップ回路部を備えることを特徴とする請求項７、８、９又は１０記載の定電圧回路。
【請求項１３】
制御電極に入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力して、前記出力電圧の制御を行う出力トランジスタと、
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して該出力トランジスタの制御電極に出力する誤差増幅回路部と、
を備え、
前記誤差増幅回路部は、前記ローパスフィルタ回路を介して前記基準電圧が入力されることを特徴とする請求項６、７、８、９、１０、１１又は１２記載の定電圧回路。
【請求項１４】
制御電極に入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力して、前記出力電圧の制御を行う出力トランジスタと、
所定の基準電圧を増幅して出力する増幅回路部と、
前記出力電圧が該増幅回路部から出力された電圧になるように前記出力トランジスタの動作制御を行う制御回路部と、
を備え、
前記制御回路部は、前記ローパスフィルタ回路を介して前記増幅回路部からの出力電圧が入力されることを特徴とする請求項６、７、８、９、１０、１１又は１２記載の定電圧回路。
【請求項１５】
請求項６から請求項１４のいずれかに記載の定電圧回路を集積した半導体装置。
【請求項１６】
少なくとも前記第１ＭＯＳトランジスタはＳＯＩを使用して製造されることを特徴とする請求項１５記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超低ノイズ出力の定電圧回路に使用するローパスフィルタ回路に関し、特に、半導体装置に集積可能にしたローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置に関する。
【背景技術】
【０００２】
半導体装置で構成した基準電圧生成回路から出力される基準電圧には、通常１／ｆノイズが発生する。このため、低ノイズ化が要求される定電圧回路では、基準電圧に発生する１／ｆノイズを除去するために、基準電圧生成回路の出力端と定電圧回路の出力端との間にローパスフィルタ回路を挿入して、１／ｆノイズの除去を行っていた。
図９は、このような定電圧回路に使用したローパスフィルタ回路の従来例を示した回路図である（例えば、特許文献１参照。）。
図９の定電圧回路では、ツェナーダイオードＺＤで発生した基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔを、誤差増幅回路１１１の対応する入力端にそれぞれ入力している。
【０００３】
誤差増幅回路１１１は、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに等しくなるように、出力トランジスタＭ１１１のベース電流を制御している。基準電圧Ｖｒｅｆの前記のようなノイズを低減するために、抵抗Ｒ１１１とコンデンサＣ１１１で構成されたローパスフィルタ回路１１０が、基準電圧Ｖｒｅｆと誤差増幅回路１１１の非反転入力端との間に挿入されている。ローパスフィルタ回路１１０の遮断周波数は、要求される仕様にもよるが数Ｈｚから１Ｈｚ未満になることもある。前記遮断周波数が１Ｈｚの場合における抵抗Ｒ１１１とコンデンサＣ１１１の値を考えると、例えば、抵抗Ｒ１１１を１ＭΩにするとコンデンサＣ１１１は１μＦになる。
【０００４】
ローパスフィルタ回路１１０を半導体装置に集積する場合は、コンデンサＣ１１１の容量は最大でも１００ｐＦ程度に抑えなくてはならないため、抵抗Ｒ１１１を１０ＧΩ以上にする必要があった。しかし、通常、このような高抵抗を半導体装置内に形成することができないため、従来はコンデンサＣ１１１を外付けにせざるを得なかった。
図１０は、このような問題を解決するためのローパスフィルタ回路の従来例を示した回路図である（例えば、特許文献２参照。）。
図１０の定電圧回路におけるローパスフィルタ回路２１０では、図９の抵抗Ｒ１１１の代わりに０バイアスされたＰＭＯＳトランジスタＭ２１１が使用されている。ＰＭＯＳトランジスタＭ２１１は、０バイアスされていることから非常に高抵抗になっており、コンデンサＣ２１１の容量値が小さくても遮断周波数を低くすることができた。
【０００５】
一方、図１１は、ローパスフィルタ回路２１０の他の回路例を示した図である（例えば、特許文献２参照）。
図１１のローパスフィルタ回路２１０は、図１０で示したローパスフィルタ回路に、ＰＭＯＳトランジスタＭ２１２と電流源Ｉ２１１の直列回路が追加されている。該直列回路は、ローパスフィルタ回路２１０の入力端ＬＰＩＮと接地電圧との間に接続されている。ＰＭＯＳトランジスタＭ２１１とＭ２１２において、各ソースが接続されると共に各ゲートが接続されており、更に、該各ゲートの接続部は、ＰＭＯＳトランジスタＭ２１２と電流源Ｉ２１１との接続部に接続されている。
【０００６】
ＰＭＯＳトランジスタＭ２１１とＭ２１２はカレントミラー回路構成になっていることから、ＰＭＯＳトランジスタＭ２１１には電流源Ｉ２１１から供給される電流に比例した電流が流れる。このため、図１０の構成よりもＰＭＯＳトランジスタＭ２１１のインピーダンスを低下させることができる。また、電流源Ｉ２１１の電流値を変えることにより、ＰＭＯＳトランジスタＭ２１１のインピーダンスを自由に設定することができる。
【０００７】
また、図１２は、ローパスフィルタ回路２１０の他の回路例を示した図である（例えば、特許文献３参照。）。
図１２のローパスフィルタ回路２１０は、電流源Ｉ２１１からの電流を、カレントミラー回路を構成しているＮＭＯＳトランジスタＭ２１３及びＭ２１４を介してＰＭＯＳトランジスタＭ２１２に供給する構成になっている以外は図１１の場合と同じである。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ここで、図９のローパスフィルタ回路１１０は、前記のように、半導体装置内では抵抗Ｒ１１１を必要な抵抗値まで大きくすることができないため、コンデンサＣ１１１を半導体装置に集積することはできなかったが、図１０〜図１２で示したローパスフィルタ回路２１０は、半導体装置に集積することができる。
しかし、図１０のローパスフィルタ回路２１０は、ＰＭＯＳトランジスタＭ２１１を０バイアスで使用するため、ＰＭＯＳトランジスタＭ２１１のインピーダンスの制御が難しくばらつきが大きくなることから、ローパスフィルタ回路の遮断周波数が大きくばらつくという問題があった。
【０００９】
また、図１１のローパスフィルタ回路２１０は、ＰＭＯＳトランジスタＭ２１１のインピーダンスのばらつきを図１０の場合よりも改善させることができるが、電流源Ｉ２１１の電流値を非常に小さい値に設定しないとＰＭＯＳトランジスタＭ２１１のインピーダンスが高抵抗にならなかった。しかし、安定して微小電流を生成することは難しいため、やはり、ＰＭＯＳトランジスタＭ２１１のインピーダンスを安定して高抵抗に保つことは困難であった。
【００１０】
一方、図１２のものは、ＮＭＯＳトランジスタＭ２１４とＭ２１３のサイズ比を２５：１にし、更にＰＭＯＳトランジスタＭ２１２とＭ２１１のサイズ比を９６０：１にしていることから、電流源Ｉ２１１の電流値に対しＰＭＯＳトランジスタＭ２１１に供給される電流は１／２４０００と極めて小さくなっている。このため、図１０及び図１１の回路よりも、ＰＭＯＳトランジスタＭ２１１のインピーダンスを安定して高抵抗になるように制御することができる。
しかし、温度変化や製造ばらつきで、電流源Ｉ２１１自体の電流値が変わると、ＰＭＯＳトランジスタＭ２１２のゲートバイアス電圧が直接ＰＭＯＳトランジスタＭ２１１のゲートバイアス電圧になっているため、ＰＭＯＳトランジスタＭ２１１のインピーダンスが大きく変動し、遮断周波数も変動するという問題があった。
【００１１】
本発明は、このような問題を解決するためになされたものであり、簡単な回路構成で容易に半導体装置に集積することができ、遮断周波数を十分低く設定することができると共に遮断周波数の温度変動を低減させることができるローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置を得ることを目的とする。
【課題を解決するための手段】
【００１２】
この発明に係るローパスフィルタ回路は、入力端ＬＰＩＮに入力された入力信号に対して所定のローパスフィルタ処理を行って出力端ＬＰＯＵＴから出力するローパスフィルタ回路において、
前記入力端ＬＰＩＮと前記出力端ＬＰＯＵＴとの間に接続された第１ＭＯＳトランジスタと、
前記出力端ＬＰＯＵＴと接地電圧との間に接続されたコンデンサと、
所定の第１電流を供給する第１電流源と、
該第１電流を電圧に変換して前記第１ＭＯＳトランジスタにゲートバイアス電圧として供給する第１抵抗と、
を備え、
前記第１電流源は、
ドレインとゲートが接続された第２ＭＯＳトランジスタと、
該第２ＭＯＳトランジスタに電流を供給する第２電流源と、
前記第２ＭＯＳトランジスタと該第２電流源とで生成した電圧を、前記第１ＭＯＳトランジスタと前記第１抵抗の変動を補償するように電流に変換して前記第１電流を生成する補償回路と、
を備えるものである。
【００１３】
具体的には、前記補償回路は、
ゲートに入力された電圧に応じた電流を前記第１電流として前記第１抵抗に流す第３ＭＯＳトランジスタと、
該第３ＭＯＳトランジスタに流れた電流を電圧に変換する第２抵抗と、
前記第２ＭＯＳトランジスタと前記第２電流源との接続部の電圧と、該第２抵抗で変換された前記電圧とが等しくなるように前記第３ＭＯＳトランジスタの動作制御を行う第１演算増幅回路と、
を備えるようにした。
【００１４】
また、前記補償回路は、
ゲートに入力された電圧に応じた電流を流す第３ＭＯＳトランジスタと、
該第３ＭＯＳトランジスタに流れた電流を電圧に変換する第２抵抗と、
前記第２ＭＯＳトランジスタと前記第２電流源との接続部の電圧と、該第２抵抗で変換された前記電圧とが等しくなるように前記第３ＭＯＳトランジスタの動作制御を行う第１演算増幅回路と、
前記第３ＭＯＳトランジスタに流れた電流に比例した電流を前記第１電流として前記第１抵抗に供給するカレントミラー回路と、
を備えるようにしてもよい。
【００１５】
また、前記第２ＭＯＳトランジスタは、前記第１ＭＯＳトランジスタと同じ導電型であると共に同じ特性を有するようにした。
【００１６】
また、前記第２抵抗は、前記第１抵抗と同じ特性を有するようにした。
【００１７】
また、この発明に係る定電圧回路は、入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する定電圧回路において、
入力端ＬＰＩＮと出力端ＬＰＯＵＴとの間に接続された第１ＭＯＳトランジスタと、
前記出力端ＬＰＯＵＴと接地電圧との間に接続されたコンデンサと、
所定の第１電流を供給する第１電流源と、
該第１電流を電圧に変換して前記第１ＭＯＳトランジスタにゲートバイアス電圧として供給する第１抵抗と、
を有し、
前記入力端ＬＰＩＮに入力された入力信号に対して所定のローパスフィルタ処理を行って前記出力端ＬＰＯＵＴから出力するローパスフィルタ回路を備え、
前記第１電流源が、
ドレインとゲートが接続された第２ＭＯＳトランジスタと、
該第２ＭＯＳトランジスタに電流を供給する第２電流源と、
前記第２ＭＯＳトランジスタと該第２電流源とで生成した電圧を、前記第１ＭＯＳトランジスタと前記第１抵抗の変動を補償するように電流に変換して前記第１電流を生成する補償回路と、
を備えるものである。
【００１８】
具体的には、前記補償回路は、
ゲートに入力された電圧に応じた電流を前記第１電流として前記第１抵抗に流す第３ＭＯＳトランジスタと、
該第３ＭＯＳトランジスタに流れた電流を電圧に変換する第２抵抗と、
前記第２ＭＯＳトランジスタと前記第２電流源との接続部の電圧と、該第２抵抗で変換された前記電圧とが等しくなるように前記第３ＭＯＳトランジスタの動作制御を行う第１演算増幅回路と、
を備えるようにした。
【００１９】
また、前記補償回路は、
ゲートに入力された電圧に応じた電流を流す第３ＭＯＳトランジスタと、
該第３ＭＯＳトランジスタに流れた電流を電圧に変換する第２抵抗と、
前記第２ＭＯＳトランジスタと前記第２電流源との接続部の電圧と、該第２抵抗で変換された前記電圧とが等しくなるように前記第３ＭＯＳトランジスタの動作制御を行う第１演算増幅回路と、
前記第３ＭＯＳトランジスタに流れた電流に比例した電流を前記第１電流として前記第１抵抗に供給するカレントミラー回路と、
を備えるようにしてもよい。
【００２０】
また、前記第２ＭＯＳトランジスタは、前記第１ＭＯＳトランジスタと同じ導電型であると共に同じ特性を有するようにした。
【００２１】
また、前記第２抵抗は、前記第１抵抗と同じ特性を有するようにした。
【００２２】
また、電源投入されてから所定の時間、前記ローパスフィルタ回路の前記第１電流源に対して前記第１電流を増加させ前記コンデンサに供給する電流を増加させて急速充電を行うスタートアップ回路部を備えるようにした。
【００２３】
また、電源投入されてから所定の時間、前記第１電流源の前記第２ＭＯＳトランジスタに電流を供給して前記第１電流を増加させ前記コンデンサに供給する電流を増加させて急速充電を行うスタートアップ回路部を備えるようにしてもよい。
【００２４】
具体的には、制御電極に入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力して、前記出力電圧の制御を行う出力トランジスタと、
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して該出力トランジスタの制御電極に出力する誤差増幅回路部と、
を備え、
前記誤差増幅回路部は、前記ローパスフィルタ回路を介して前記基準電圧が入力されるようにした。
【００２５】
また、制御電極に入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力して、前記出力電圧の制御を行う出力トランジスタと、
所定の基準電圧を増幅して出力する増幅回路部と、
前記出力電圧が該増幅回路部から出力された電圧になるように前記出力トランジスタの動作制御を行う制御回路部と、
を備え、
前記制御回路部は、前記ローパスフィルタ回路を介して前記増幅回路部からの出力電圧が入力されるようにしてもよい。
【００２６】
また、この発明に係る半導体装置は、前記のいずれかに記載の定電圧回路を集積するようにした。
【００２７】
具体的には、少なくとも前記第１ＭＯＳトランジスタはＳＯＩを使用して製造されるようにした。
【発明の効果】
【００２８】
本発明のローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置によれば、ローパスフィルタ回路の遮断周波数を決めるための時定数をなす抵抗を第１ＭＯＳトランジスタで構成し、該第１ＭＯＳトランジスタのゲートバイアス電圧をゲート−ソース間に接続した第１抵抗と該第１抵抗に電流を供給する第１電流源で構成するようにした。このことから、ゲートバイアス電圧を小さい電圧でしかも正確に設定することができるため、第１ＭＯＳトランジスタのインピーダンスを大きく、しかも正確に設定することができ、簡単な回路構成で容易に半導体装置に集積することができる。
【００２９】
また、第１電流源の回路内に、第１ＭＯＳトランジスタと第１抵抗の変動を補償する第２ＭＯＳトランジスタと第２抵抗を備えるようにしたことから、温度変動等による遮断周波数の変動を抑制することができると共に、製造工程によるばらつきの影響も小さくすることができる。
【００３０】
また、第１電流源の回路内に、第３ＭＯＳトランジスタに流れた電流に比例した電流を第１電流として第１抵抗に供給するカレントミラー回路を備えるようにしたことから、ローパスフィルタ回路の入力電圧を低下させることができ、低電圧回路へ応用範囲を広げることができる。
【００３１】
また、本発明のローパスフィルタ回路を定電圧回路に使用したことから、出力電圧に重畳されるノイズを低減させることができ、定電圧回路のすべての回路を半導体装置に集積することができる。
【００３２】
また、本発明のローパスフィルタ回路を使用した定電圧回路にスタートアップ回路部を備えて、定電圧回路の電源投入時に該スタートアップ回路部によって第１抵抗に流れる電流を増加させ、ローパスフィルタ回路のコンデンサを急速充電するようにしたことから、定電圧回路の出力電圧を高速に立ち上げることができる。
また、スタートアップ回路部は、電源投入時に第１電流源の第２ＭＯＳトランジスタに流れる電流が大きくなるようにしたことから、出力電圧の高速な立ち上げを簡単な回路で実現することができる。
【００３３】
具体的には、ローパスフィルタ回路を、基準電圧と誤差増幅回路部の入力端との間に設けるようにしたことから、定電圧回路の出力電圧に重畳されるノイズを大幅に低減させることができる。
また、ローパスフィルタ回路を、増幅回路部の出力端と制御回路部の入力端との間に接続するようにしたことから、定電圧回路の出力電圧に重畳されるノイズを大幅に低減させることができると共に、ローパスフィルタ回路の入力電圧を比較的大きくすることができるため、素子数の少ないローパスフィルタ回路を使用することができる。
【００３４】
また、ローパスフィルタ回路を含め定電圧回路をすべて半導体装置に集積することができ、外付け部品をなくして装置の小型化を図ることができる。
また、少なくとも第１ＭＯＳトランジスタをＳＯＩを使用して製造するようにしたことから、第１ＭＯＳトランジスタのジャンクションリークを低減させることができ、ローパスフィルタ回路のコンデンサの容量をより小さくすることができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の実施の形態におけるローパスフィルタ回路の回路例を示した図である。
【図２】図１の電流源２の回路例を示した図である。
【図３】図１の電流源２の他の回路例を示した図である。
【図４】ローパスフィルタ回路１を使用した定電圧回路の回路例を示した図である。
【図５】ローパスフィルタ回路１を使用した定電圧回路の他の回路例を示した図である。
【図６】ローパスフィルタ回路１を使用した定電圧回路の他の回路例を示した図である。
【図７】図６のスタートアップ回路１５の回路例を示した図である。
【図８】ローパスフィルタ回路１のＰＭＯＳトランジスタＭ１の構造例を示した模式図である。
【図９】従来のローパスフィルタ回路の回路例を示した図である。
【図１０】従来のローパスフィルタ回路の他の回路例を示した図である。
【図１１】従来のローパスフィルタ回路の他の回路例を示した図である。
【図１２】従来のローパスフィルタ回路の他の回路例を示した図である。
【発明を実施するための形態】
【００３６】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるローパスフィルタ回路の回路例を示した図である。
図１において、ローパスフィルタ回路１は、ＰＭＯＳトランジスタＭ１、コンデンサＣ１、抵抗Ｒ１、及び所定の第１電流ｉ１を生成して供給する電流源２で構成されており、入力端ＬＰＩＮと出力端ＬＰＯＵＴを備えている。なお、ＰＭＯＳトランジスタＭ１は第１ＭＯＳトランジスタを、電流源２は第１電流源を、抵抗Ｒ１は第１抵抗をそれぞれなす。
【００３７】
入力端ＬＰＩＮと出力端ＬＰＯＵＴとの間にＰＭＯＳトランジスタＭ１が接続され、入力端ＬＰＩＮと接地電圧との間に抵抗Ｒ１と電流源２が直列に接続されている。ＰＭＯＳトランジスタＭ１のゲートは、抵抗Ｒ１と電流源２との接続部に接続され、出力端ＬＰＯＵＴと接地電圧との間にコンデンサＣ１が接続されている。
このような構成において、電流源２からの第１電流ｉ１は抵抗Ｒ１に供給されるため、抵抗Ｒ１には所定の電圧降下Ｖｂ１が発生する。電圧降下Ｖｂ１は、ＰＭＯＳトランジスタＭ１のゲートバイアス電圧になっているため、ＰＭＯＳトランジスタＭ１は、ゲートバイアス電圧Ｖｂ１に応じたインピーダンスを有することになる。
【００３８】
ＰＭＯＳトランジスタＭ１に供給されるゲートバイアス電圧Ｖｂ１は、ＰＭＯＳトランジスタＭ１のしきい値電圧よりも小さい電圧であり、すなわち、ＰＭＯＳトランジスタＭ１はしきい値電圧未満の領域で動作している。該領域では、ＰＭＯＳトランジスタＭ１のゲートバイアス電圧Ｖｂ１とドレイン電流の対数はほぼ比例している。ローパスフィルタ回路１の遮断周波数を１Ｈｚとし、コンデンサＣ１の静電容量を１００ｐＦとした場合、ＰＭＯＳトランジスタＭ１のインピーダンスが約１０ＧΩになるようなゲートバイアス電圧Ｖｂ１をＰＭＯＳトランジスタＭ１に供給している。ゲートバイアス電圧Ｖｂ１はかなり小さい電圧であるが、抵抗Ｒ１の抵抗値ｒ１と電流源２からの第１電流ｉ１の値は共に半導体装置に集積可能な値になる。
【００３９】
図２は、図１の電流源２の具体的な回路例を示した図である。
図２において、電流源２は、所定の第２電流ｉ２を生成して供給する電流源３と、演算増幅回路４と、ＰＭＯＳトランジスタＭ２と、ＮＭＯＳトランジスタＭ３と、抵抗Ｒ２とで構成されている。なお、ＰＭＯＳトランジスタＭ２は第２ＭＯＳトランジスタを、ＰＭＯＳトランジスタＭ３は第３ＭＯＳトランジスタを、抵抗Ｒ２は第２抵抗を、演算増幅回路４は第１演算増幅回路をそれぞれなす。
【００４０】
電源電圧Ｖｄｄと演算増幅回路４の非反転入力端との間には電流源３が接続され、演算増幅回路４の非反転入力端と接地電圧との間にＰＭＯＳトランジスタＭ２が接続されており、ＰＭＯＳトランジスタＭ２のゲートは接地電圧に接続されている。ＮＭＯＳトランジスタＭ３のドレインは、抵抗Ｒ１とＰＭＯＳトランジスタＭ１のゲートとの接続部に接続され、ＮＭＯＳトランジスタＭ３のソースと接地電圧との間に抵抗Ｒ２が接続されている。ＮＭＯＳトランジスタＭ３のソースと抵抗Ｒ２との接続部は演算増幅回路４の反転入力端に接続され、演算増幅回路４の出力端はＮＭＯＳトランジスタＭ３のゲートに接続されている。
【００４１】
ＰＭＯＳトランジスタＭ２は、ＰＭＯＳトランジスタＭ１と同じ導電型であり、かつＰＭＯＳトランジスタＭ１と同じ特性を有しており、抵抗Ｒ２は、抵抗Ｒ１と同じ特性を有している。
電流源３によってＰＭＯＳトランジスタＭ２にソース電流が供給されると、ＰＭＯＳトランジスタＭ２のソースに電圧Ｖｂ２が発生し、電圧Ｖｂ２は、電流源３からの第２電流ｉ２の値によって決定されるＰＭＯＳトランジスタＭ２のゲートバイアス電圧をなしている。
【００４２】
演算増幅回路４は、ＮＭＯＳトランジスタＭ３のソース電圧がゲートバイアス電圧Ｖｂ２になるようにＮＭＯＳトランジスタＭ３のゲート電圧を制御するため、抵抗Ｒ２に流れる第１電流ｉ１は、抵抗Ｒ２の抵抗値をｒ２とすると下記（１）式のようになる。
ｉ１＝Ｖｂ２／ｒ２………………（１）
第１電流ｉ１は抵抗Ｒ１にも流れるため、ＰＭＯＳトランジスタＭ１のゲートバイアス電圧Ｖｂ１は、下記（２）式のようになる。
Ｖｂ１＝Ｖｂ２×ｒ１／ｒ２………………（２）
【００４３】
このようなことから、温度変動等で、ＰＭＯＳトランジスタＭ２のゲートバイアス電圧Ｖｂ２が変動しても、ＰＭＯＳトランジスタＭ１のゲートバイアス電圧Ｖｂ１も同様に変動するため、ＰＭＯＳトランジスタＭ１のインピーダンスの変動を抑えることができる。
また、ＰＭＯＳトランジスタＭ１のゲートバイアス電圧Ｖｂ１は抵抗Ｒ１とＲ２の抵抗比に比例することから、抵抗Ｒ１及びＲ２の各抵抗値が温度変動等で変動しても、ゲートバイアス電圧Ｖｂ１に影響を与えることはない。
【００４４】
更に、温度変動で第２電流ｉ２の値が変動して、ＰＭＯＳトランジスタＭ２のゲートバイアス電圧Ｖｂ２が変動しても、ゲートバイアス電圧Ｖｂ１の変動は、抵抗Ｒ１とＲ２との抵抗比だけ減少するため、大きなものにはならない。
このように、電流源２を構成するＰＭＯＳトランジスタＭ２と抵抗Ｒ２の特性を、それぞれＰＭＯＳトランジスタＭ１と抵抗Ｒ１に合わせるようにしたことから、温度変動等に対してもＰＭＯＳトランジスタＭ１のインピーダンスを安定させることができる。
【００４５】
図３は、図１の電流源２の他の回路例を示した図である。なお、図３では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
図３における図２との相違点は、図２の回路で生成した第１電流ｉ１をＰＭＯＳトランジスタＭ４及びＭ５のカレントミラー回路と、ＮＭＯＳトランジスタＭ６及びＭ７のカレントミラー回路を介して第１電流ｉ１として抵抗Ｒ１に供給するようにしたことにある。
図３において、電流源２は、電流源３と、演算増幅回路４と、ＰＭＯＳトランジスタＭ２，Ｍ４，Ｍ５と、ＮＭＯＳトランジスタＭ３，Ｍ６，Ｍ７と、抵抗Ｒ２とで構成されている。
【００４６】
ＰＭＯＳトランジスタＭ４及びＭ５において、各ソースはそれぞれ電源電圧Ｖｄｄに接続され、各ゲートは接続され該接続部がＰＭＯＳトランジスタＭ４のドレインに接続されている。ＰＭＯＳトランジスタＭ４のドレインは、ＮＭＯＳトランジスタＭ３のドレインに接続されている。また、ＮＭＯＳトランジスタＭ６及びＭ７において、各ソースはそれぞれ接地電圧に接続され、各ゲートは接続され該接続部がＮＭＯＳトランジスタＭ６のドレインに接続されている。ＮＭＯＳトランジスタＭ６のドレインは、ＰＭＯＳトランジスタＭ５のドレインに接続されている。
【００４７】
このような構成であることから、ＮＭＯＳトランジスタＭ３を流れる電流は、ＰＭＯＳトランジスタＭ４及びＭ５のカレントミラー回路と、ＮＭＯＳトランジスタＭ６及びＭ７のカレントミラー回路を介して第１電流ｉ１として抵抗Ｒ１に供給される。
このように、抵抗Ｒ１と接地電圧との間にはＮＭＯＳトランジスタＭ７しか接続されていないため、図２の回路よりも入力端ＬＰＩＮの電圧が小さくても作動させることができ、低電圧動作のローパスフィルタ回路を形成することができる。
【００４８】
ここで、図４は、前記のようなローパスフィルタ回路１を使用した定電圧回路の回路例を示した図である。
図４の定電圧回路１０は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力するシリーズレギュレータをなしている。
定電圧回路１０は、出力トランジスタＭ１１と、所定の基準電圧Ｖｒｅｆ１を生成して出力する基準電圧発生回路１１と、出力電圧検出用の抵抗Ｒ１１，Ｒ１２と、誤差増幅回路１２と、ローパスフィルタ回路１とを備えている。
なお、基準電圧発生回路１１、誤差増幅回路１２及び抵抗Ｒ１１，Ｒ１２は誤差増幅回路部をなしている。また、図４の定電圧回路１０において、各回路を１つのＩＣに集積して半導体装置を形成するようにしてもよく、場合によっては、出力トランジスタＭ１１を除く各回路を１つのＩＣに集積して半導体装置を形成するようにしてもよい。
【００４９】
入力端子ＩＮと出力端子ＯＵＴとの間に出力トランジスタＭ１１が接続され、出力端子ＯＵＴと接地電圧との間に抵抗Ｒ１１及びＲ１２が直列に接続されている。抵抗Ｒ１１及びＲ１２は、出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成し出力する。誤差増幅回路１２において、非反転入力端には帰還電圧Ｖｆｂが入力され、反転入力端には、ローパスフィルタ回路１を介して基準電圧Ｖｒｅｆ１が入力されており、出力端は出力トランジスタＭ１１のゲートに接続されている。ローパスフィルタ回路１において、入力端ＬＰＩＮには基準電圧Ｖｒｅｆ１が入力され、出力端ＬＰＯＵＴは誤差増幅回路１２の反転入力端に接続されている。
【００５０】
このような構成において、誤差増幅回路１２は、ローパスフィルタ回路１を介して入力された基準電圧Ｖｒｅｆ１と帰還電圧Ｖｆｂとの電圧差を増幅して出力トランジスタＭ１１のゲートに出力し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１になるように出力トランジスタＭ１１の動作制御を行う。出力トランジスタＭ１１が、ゲートに入力された電圧に応じた電流を入力端子ＩＮから出力端子ＯＵＴに出力することにより、出力電圧Ｖｏｕｔが所定の電圧になるように制御される。
【００５１】
ここで、抵抗Ｒ１１及びＲ１２の抵抗値をｒ１１及びｒ１２とすると、定電圧回路１０の出力電圧Ｖｏｕｔは、Ｖｒｅｆ１×（ｒ１１＋ｒ１２）／ｒ１２で表され、すなわち、基準電圧Ｖｒｅｆ１を（ｒ１１＋ｒ１２）／ｒ１２倍した電圧である。このため、基準電圧Ｖｒｅｆ１に重畳しているノイズも（ｒ１１＋ｒ１２）／ｒ１２倍されて出力されるため、出力電圧Ｖｏｕｔには大きなノイズ電圧が重畳されてしまう。そこで、基準電圧Ｖｒｅｆ１と誤差増幅回路１２の反転入力端との間にローパスフィルタ回路１を挿入することにより、出力電圧Ｖｏｕｔに重畳されるノイズを大幅に低減させることができる。
【００５２】
次に、図５は、ローパスフィルタ回路１を使用した定電圧回路の他の回路例を示した図である。
図５の定電圧回路２０は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力するシリーズレギュレータをなしている。
定電圧回路２０は、出力トランジスタＭ２１と、所定の基準電圧Ｖｒｅｆ２を生成して出力する基準電圧発生回路２１と、抵抗Ｒ２１，Ｒ２２と、演算増幅回路２２，２３と、ローパスフィルタ回路１とを備えている。
なお、基準電圧発生回路２１、抵抗Ｒ２１，Ｒ２２及び演算増幅回路２２は増幅回路部をなし、演算増幅回路２３は制御回路部をなす。また、図５の定電圧回路２０において、各回路を１つのＩＣに集積して半導体装置を形成するようにしてもよく、場合によっては、出力トランジスタＭ２１を除く各回路を１つのＩＣに集積して半導体装置を形成するようにしてもよい。
【００５３】
演算増幅回路２２の出力端と接地電圧との間には抵抗Ｒ２１及びＲ２２が直列に接続され、抵抗Ｒ２１とＲ２２との接続部は演算増幅回路２２の反転入力端に接続されている。また、演算増幅回路２２の非反転入力端には基準電圧Ｖｒｅｆ２が入力され、演算増幅回路２２の出力端は、ローパスフィルタ回路１の入力端ＬＰＩＮに接続され、ローパスフィルタ回路１の出力端ＬＰＯＵＴは、演算増幅回路２３の反転入力端に接続されている。入力端子ＩＮと出力端子ＯＵＴとの間に出力トランジスタＭ２１が接続され、演算増幅回路２３の出力端は出力トランジスタＭ２１のゲートに接続されている。演算増幅回路２３の非反転入力端は出力端子ＯＵＴに接続され、演算増幅回路２３はバッファ回路をなしている。
【００５４】
このような構成において、演算増幅回路２２は、基準電圧Ｖｒｅｆ２を増幅して出力し、演算増幅回路２２の出力電圧はローパスフィルタ回路１を介して演算増幅回路２３の反転入力端に入力される。演算増幅回路２３は、出力電圧Ｖｏｕｔが反転入力端に入力された電圧と等しくなるように出力トランジスタＭ２１の動作を制御する。出力トランジスタＭ２１が、ゲートに入力された電圧に応じた電流を入力端子ＩＮから出力端子ＯＵＴに出力することにより、出力電圧Ｖｏｕｔが所定の電圧になるように制御される。
【００５５】
抵抗Ｒ２１及びＲ２２の抵抗値をｒ２１及びｒ２２とすると、定電圧回路２０の出力電圧Ｖｏｕｔは、Ｖｒｅｆ２×（ｒ２１＋ｒ２２）／ｒ２２になる。定電圧回路２０では、演算増幅回路２２によって前記所定の定電圧と等しい電圧が生成された後、該生成された電圧をローパスフィルタ回路１でノイズの除去を行っている。このため、ローパスフィルタ回路１の入力電圧を大きくすることができる。なお、図４の構成を使用するか、又は図５の構成を使用するかは、定電圧回路に要求される仕様により決定すればよい。
【００５６】
ここで、図４及び図５の構成の定電圧回路では、電源が投入されてから、出力電圧Ｖｏｕｔが所定の定電圧まで立ち上がるのに要する時間が長くなる。これは、ローパスフィルタ回路１のコンデンサＣ１を充電するのに時間がかかるためである。例えばローパスフィルタ回路１の遮断周波数を１Ｈｚとすると、コンデンサＣ１の充電に約１秒かかるため、定電圧回路の出力電圧Ｖｏｕｔが所定の定電圧に立ち上がるまでに約１秒かかってしまう。
そこで、電源投入時に作動するスタートアップ回路１５を設け、電源が投入されてから所定の時間は、ローパスフィルタ回路１内のＰＭＯＳトランジスタＭ１のインピーダンスを小さくして、コンデンサＣ１の充電が速やかに行われるようにしてもよい。
【００５７】
図６は、このようなスタートアップ回路１５を設けた定電圧回路の回路例を示した図である。なお、図６では、図４の定電圧回路１０にスタートアップ回路１５を設けた場合を例にして示しており、図４と同じもの又は同様のものは同じ符号で示している。また、図５の定電圧回路２０にスタートアップ回路１５を設けた場合も図６と同様であるのでその説明を省略する。
図６のスタートアップ回路１５は、電源が投入されてから所定の時間、抵抗Ｒ１に電流を供給し、該所定の時間が経過した後は該電流供給を停止する。このようにすることにより、電源が投入されてから所定の時間、抵抗Ｒ１には電流源２からの第１電流ｉ１とスタートアップ回路１５からの電流が流れることになり、ＰＭＯＳトランジスタＭ１のバイアス電圧Ｖｂ１が大きくなる。このため、ＰＭＯＳトランジスタＭ１のインピーダンスが小さくなり、コンデンサＣ１は瞬時に充電される。
【００５８】
次に、電流源２がスタートアップ回路１５からの信号に応じて第１電流ｉ１の電流値を変えるようにしてもよく、この場合、スタートアップ回路１５は、電源が投入されてから所定の時間、電流源２に対して第１電流ｉ１の電流値を増加させる。
図７は、このような場合の図６のスタートアップ回路１５の回路例を示した図であり、図７では、図２又は図３の回路構成をなす電流源２に対する場合のスタートアップ回路１５の回路例を示している。
【００５９】
図７において、スタートアップ回路１５は、ＰＭＯＳトランジスタＭ３１、ダイオードＤ３１、抵抗Ｒ３１及びコンデンサＣ３１で構成されている。
ＰＭＯＳトランジスタＭ３１において、ソースは入力端子ＩＮに接続され、ドレインはローパスフィルタ回路１の電流源３とＰＭＯＳトランジスタＭ２との接続部に接続されている。入力端子ＩＮとＰＭＯＳトランジスタＭ３１のゲートとの間には抵抗Ｒ３１が接続され、ＰＭＯＳトランジスタＭ３１のゲートと接地電圧との間にはコンデンサＣ３１が接続されている。また、入力端子ＩＮにはダイオードＤ３１のカソードが接続され、ダイオードＤ３１のアノードはＰＭＯＳトランジスタＭ３１のゲートに接続されている。
【００６０】
入力端子ＩＮに入力電圧Ｖｉｎが入力されると、コンデンサＣ３１は抵抗Ｒ３１を介して充電されるため、抵抗Ｒ３１とコンデンサＣ３１との接続部の電圧Ｖｃは接地電圧から所定の時間をかけて上昇する。電圧ＶｃはＰＭＯＳトランジスタＭ３１のゲート電圧であることから、電圧ＶｃがＰＭＯＳトランジスタＭ３１のしきい値電圧以下の時点では、ＰＭＯＳトランジスタＭ３１はオンする。すると、ＰＭＯＳトランジスタＭ２に大電流が供給されるため、演算増幅回路４の非反転入力端の電圧が上昇し、ＰＭＯＳトランジスタＭ１のバイアス電圧Ｖｂ１が大きくなる。このため、ＰＭＯＳトランジスタＭ１のインピーダンスが小さくなり、コンデンサＣ１は瞬時に充電される。
【００６１】
電圧Ｖｃが上昇し、ＰＭＯＳトランジスタＭ３１がオフすると、ＰＭＯＳトランジスタＭ２に供給される電流は電流源３だけになるため、ローパスフィルタ回路１は、前述したような通常状態に戻る。なお、ダイオードＤ３１は、入力電圧Ｖｉｎが入力されていないときにコンデンサＣ３１の電荷を放電させるためのものである。このように、スタートアップ回路１５を設けることにより、定電圧回路にローパスフィルタ回路１を追加しても、出力電圧Ｖｏｕｔの立ち上がりを速くすることができる。
【００６２】
ここで、ローパスフィルタ回路１に使用するＰＭＯＳトランジスタＭ１は、オン抵抗が数ＧΩから数１０Ｇオームと非常に高抵抗になる。このため、ＰＭＯＳトランジスタＭ１のソース−ドレイン間におけるジャンクションリークが問題になる。このようなジャンクションリークを抑制するために、ＰＭＯＳトランジスタＭ１をＳＯＩ（silicon on insulator）基板上に形成するようにすればよい。なお、ＳＯＩ自体は既知技術であることからその説明は省略する。
図８は、ローパスフィルタ回路１のＰＭＯＳトランジスタＭ１の構造例を示した模式図であり、図８（ａ）はＰＭＯＳトランジスタＭ１の平面図であり、図８（ｂ）は図８（ａ）のＡ−Ａ１断面を示した断面図であり、図８（ｃ）は図８（ａ）のＢ−Ｂ１断面を示した断面図である。
【００６３】
図８において、５１はゲート電極を、５２はボディ領域を、５３はボディのコンタクト領域を、５４はボディ電極を、５５はドレイン領域を、５６はドレイン電極を、５７はソース領域を、５８はソース電極を、５９はドレインのコンタクト領域を、６０はソースのコンタクト領域を、６１はＬＯＣＯＳ（local oxidation of silicon）を、６２は層間膜を、６３は埋め込み酸化膜をそれぞれ示している。
図８から分かるように、ドレイン領域５５とソース領域５７は共に埋め込み酸化膜６３上に形成されている。このため、バルク基板とのＰＮ接合がなく、ジャンクションリークが発生しないため、高抵抗になることが可能になる。言うまでもなく、ＰＭＯＳトランジスタＭ１以外の回路をすべてＳＯＩ基板上に形成するようにしてもよい。
【００６４】
このように、本第１の実施の形態におけるローパスフィルタ回路は、ソースが入力端ＬＰＩＮと出力端ＬＰＯＵＴとの間に接続されたＰＭＯＳトランジスタＭ１と、出力端ＬＰＯＵＴと接地電圧との間に接続されたコンデンサＣ１と、ＰＭＯＳトランジスタＭ１のソース−ゲート間に接続された抵抗Ｒ１と、ＰＭＯＳトランジスタＭ１のゲートと接地電圧との間に接続された電流源２とで構成されるようにし、ＰＭＯＳトランジスタＭ１のゲートバイアス電圧Ｖｂ１を、抵抗Ｒ１と電流源２によって生成するようにしたことから、簡単な回路構成で容易に半導体装置に集積することができ、遮断周波数を十分低く設定することができると共に遮断周波数の温度変動を低減させることができる。
【００６５】
なお、前記第１の実施の形態では、ローパスフィルタ回路１をシリーズレギュレータをなす定電圧回路に使用した場合を例にして説明したが、本発明はこれに限定するものではなく、ローパスフィルタ回路１をスイッチングレギュレータ等の定電圧回路に使用するようにしてもよい。
【符号の説明】
【００６６】
１  ローパスフィルタ回路
２，３  電流源
４，２２，２３  演算増幅回路
１０，２０，３０  定電圧回路
１１，２１  基準電圧発生回路
１２  誤差増幅回路
１５  スタートアップ回路
Ｍ１，Ｍ２，Ｍ４，Ｍ５，Ｍ３１  ＰＭＯＳトランジスタ
Ｍ３，Ｍ６，Ｍ７  ＮＭＯＳトランジスタ
Ｍ１１，Ｍ２１  出力トランジスタ
Ｒ１，Ｒ２，Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２，Ｒ３１  抵抗
Ｃ１，Ｃ３１  コンデンサ
Ｄ３１  ダイオード
【先行技術文献】
【特許文献】
【００６７】
【特許文献１】特開平５−１２７７６１号公報
【特許文献２】米国特許第７３９７２２６Ｂ１号明細書
【特許文献３】米国特許第５９９９０４３Ａ号明細書
【図１】
0005446529.tif 000002
【図２】
0005446529.tif 000003
【図３】
0005446529.tif 000004
【図４】
0005446529.tif 000005
【図５】
0005446529.tif 000006
【図６】
0005446529.tif 000007
【図７】
0005446529.tif 000008
【図８】
0005446529.tif 000009
【図９】
0005446529.tif 000010
【図１０】
0005446529.tif 000011
【図１１】
0005446529.tif 000012
【図１２】
0005446529.tif 000013