(57)【特許請求の範囲】
【請求項１】
ＬＩＮバス（ＬＩＮ）への１つの入力（ＬＩＮＩ）と、
１つの出力（ＲＸＤＯ）と、
少なくとも１つの供給電圧（ＢＶＤＤ）のための端子と
を有する、スリープ／目覚めの機能性を有するＬＩＮ受信機であって、
入力（ＬＩＮＩ）は、電圧−電流変換器（ＳＳＷ）のコンポーネントの間、具体的には、第１及び第２の抵抗器（Ｒ１、Ｒ２）の間に接続され、
前記ＬＩＮバスの休止状態での受信機を前記ＬＩＮバス上の状態変化によって受信機のアクティブ状態へ活性化するように接続されるトランジスタを特徴とするＬＩＮ受信機。
【請求項２】
前記電圧−電流変換器（ＳＳＷ）の前記第１の抵抗器（Ｒ１）は、プルアップ抵抗器として接続されると共に寸法を定められ、入力（ＬＩＮＩ）での支配的レベルの場合、電流が前記第１の抵抗器（Ｒ１）を通って流れるようにされている、請求項１に記載のＬＩＮ受信機。
【請求項３】
少なくとも第１、第２、及び第３のトランジスタ（Ｍ１からＭ３）を有し、これらのトランジスタは、好ましくは、前記第１の抵抗器（Ｒ１）を通る電流フローをミラーするように接続され、
少なくとも１つの第８及び１つの第１４のトランジスタ（Ｍ８、Ｍ１４）、及びカスケードトランジスタとして接続された追加の第１２、第１３、及び第１５のトランジスタ（Ｍ１２、Ｍ１３、Ｍ１５）が、前記ＬＩＮ受信機及び／又は前記出力（ＲＸＤＯ）をアクティブモードへ切り換えるように接続される、請求項２に記載のＬＩＮ受信機。
【請求項４】
前記電圧−電流変換器（ＳＳＷ）の前記第２の抵抗器（Ｒ２）は、トランジスタ（Ｍ１２、Ｍ６）を用いて負の供給電圧（ＢＶＳＳ）又はグラウンドへ接続されるように配線される、請求項１から３のいずれか一項に記載のＬＩＮ受信機。
【請求項５】
少なくとも１つの第３及び１つの第１５のトランジスタ（Ｍ３、Ｍ１５）が正の供給電圧（ＢＶＤＤ）と負の供給電圧（ＢＶＳＳ）又はグラウンドとの間に接続され、前記第１の抵抗器（Ｒ１）を通る電流フロー成分と前記第２の抵抗器（Ｒ２）を通る電流フロー成分とを比較する、請求項４に記載のＬＩＮ受信機。
【請求項６】
前記出力（ＲＸＤＯ）をグラウンド又はバスの負の供給電圧（ＢＶＳＳ）の方へプルするため、第１０及び第１１のトランジスタ（Ｍ１０、Ｍ１１）が出力側で第３及び第１５のトランジスタ（Ｍ３、Ｍ１５）へ接続される、請求項５に記載のＬＩＮ受信機。
【請求項７】
少なくとも１つの第４、１つの第５、及び１つの第７のトランジスタ（Ｍ４、Ｍ５、Ｍ７）が、正の供給電圧（ＢＶＤＤ）と負の供給電圧（ＢＶＳＳ）又はグラウンドとの間に接続され、前記電圧−電流変換器（ＳＳＷ）の前記第２の抵抗器（Ｒ２）を通る電流フロー成分が、第７のトランジスタ（Ｍ７）のゲート端子を活性化し、それにより第４及び第５のトランジスタ（Ｍ４、Ｍ５）を活性化して、前記第２の抵抗器（Ｒ２）を通る電流成分を補償するようにされている請求項４から６のいずれか一項に記載のＬＩＮ受信機。
【請求項８】
少なくとも１つの第８及び１つの第１４のトランジスタ（Ｍ８、Ｍ１４）が、正の供給電圧（ＢＶＤＤ）と負の供給電圧（ＢＶＳＳ）又はグラウンドとの間に接続され、前記入力（ＬＩＮＩ）での休止レベルにおいて、それらのトランジスタは、スイッチを用いて前記第２の抵抗器（Ｒ２）を通る電流フローをオフに切り換えるようにされている、請求項４から７のいずれか一項に記載のＬＩＮ受信機。
【請求項９】
スイッチ（Ｓ）及び、ヒステリシスを生成するため第１７のトランジスタ（Ｍ１７）が、前記第２の抵抗器（Ｒ２）と負の供給電圧（ＢＶＳＳ）又はグラウンドとの間で追加のコンポーネントとして直列に接続され、前記スイッチ（Ｓ）は切り換えられて、前記出力（ＲＸＤＯ）での切り換え状態に依存して第１７のトランジスタ（Ｍ１７）を通る電流フローをオン又はオフに切り換える、請求項４から８のいずれか一項に記載のＬＩＮ受信機。
【請求項１０】
トランジスタは、倍率（ｍ、ｎ、１）を用いて、前記電圧−電流変換器（ＳＳＷ）の前記第１の抵抗器（Ｒ１）を通る電流を例外として全ての電流を適切に低減するように寸法を定められる、請求項１から９のいずれか一項に記載のＬＩＮ受信機。
【請求項１１】
第１６のトランジスタ（Ｍ１６）は、集積極性転換保護ダイオードとして、正の供給電圧（ＢＶＤＤ）と他のトランジスタとの間に接続される、請求項１から１０のいずれか一項に記載のＬＩＮ受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特許請求の範囲１の種類の定義に従ったスリープ／目覚めの機能性を有するＬＩＮ受信機に関する。
【背景技術】
【０００２】
ＬＩＮ受信機（ＬＩＮ：Ｌｏｃａｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｎｅｔｗｏｒｋ（ローカル相互接続ネットワーク））は、ＬＩＮバス上のレベルを認識するように設計される。ＬＩＮ仕様２．１の１１５ページによれば、異なる分圧比を有する分圧器が、ＬＩＮバス及び［パワー］サプライ、具体的にはバッテリで使用され、バス上のＬＩＮレベルを評価する。図６は、現在の先行技術に従った例示的構成を示す。２つの抵抗器から作られた分圧器連鎖は、グラウンド電圧ＧＮＤと端子又はＬＩＮバスへの入力ＬＩＮＩとの間に接続される。同じように２つの抵抗器から作られた他の分圧器連鎖は、グラウンドＧＮＤとＢＶＤＤバスの正の供給電圧との間に接続される。グラウンドＧＮＤのための端子は、バスの負の供給電圧としても接続され得る。２つの分圧器連鎖の２つの抵抗器の間の接点は、ＲＸＤＯ出力を有する演算増幅器の正及び負入力へそれぞれ進む。データ、具体的には、受け取られたＲＸＤデータは、本質的に知られているようにＲＸＤＯ出力へ印加される。
【０００３】
そのようなアプローチの欠点は、分圧器連鎖の永続的電力消費及び高インピーダンス抵抗器を実現する必要チップ表面積である。これは、電力消費とチップ表面積との間の妥協を必要とする。スリープ機能を実現するため、分圧器連鎖はオフに切り換えら得る。これは、ＬＩＮバス上のレベルが最早正確に評価され得ず、ＬＩＮバス上の目覚め機能が最早可能でないという結果を生じる。従って、現在利用可能なＬＩＮ受信器及び受信機統合機能を有するＬＩＮトランシーバは、スリープモードにおいて比較的高い電力消費を有する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、電力消費がスリープモードで低減されることを許容する回路構成、又は対応する回路構成を有するＬＩＮ受信機を提案することである。
【課題を解決するための手段】
【０００５】
この目的は、スリープ／目覚めの機能性及び特許請求の範囲１の特徴を有するＬＩＮ受信機によって達成される。有利な実施形態は、従属請求項の主題である。
【０００６】
従って、具体的には、スリープ／目覚めの機能性を有し、またＬＩＮバスへの入力、出力、及び少なくとも１つの供給電圧用の端子を有するＬＩＮ受信機が、好ましくは提供される。このＬＩＮ受信機は更にトランジスタを有し、前記トランジスタは切り換えられて、ＬＩＮバスの休止状態にある受信機を、ＬＩＮバス上の状態変化によって、受信機のアクティブ状態へ活性化する。
【０００７】
ＬＩＮ受信機は、ここで必ずしも独立コンポーネントとして理解される必要はない。それは適当な回路構成、具体的には、そのようなＬＩＮ受信機の機能性を有する高レベルデバイスの回路構成も含む。これは、具体的には、受信機の機能性に加えて送信機の機能性も有するＬＩＮトランシーバについて当てはまる。
【０００８】
特に、この型の好ましいＬＩＮ受信機は、ＬＩＮバスの休止状態、即ち、スリープ機能［モード］において、非常に低い電力消費を特徴とする。しかしながら、受信機は、ＬＩＮバス上の状態変化によって、アクティブ又は支配的状態へ自動的に活性化され得、これは目覚め機能性を提供する。目覚めの間、即ち、活性化又はその後で、ＬＩＮ受信機は信号を生成し、この信号を使用して、プロセッサが、例えば割り込みによって活性化され得る。
【０００９】
これは複数の利点を生じる。漏れ電流を例外として、電流はスリープモードで消費されない。具体的な実施形態に依存して、高インピーダンス分圧器は必要でない。アクティブモードですら、低い電力消費が要求される［生起する］だけである。具体的には、ＬＩＮバス上の活動事象によって回路の自動活性化が可能にされ、よって特定の目覚め信号は要求されない。ヒステリシスは、有利には、供給電圧に比例する。
【００１０】
特に、電圧−電流変換機のコンポーネント間に入力が接続されるＬＩＮ受信機は、好ましくは、特に第１及び第２の抵抗器間に接続される。
【００１１】
特に、電圧−電流変換器の第１の抵抗器は、プルアップ抵抗器として接続されると共に寸法を定められ、入力における支配的レベルの場合に電流が第１の抵抗器を通って流れるようにされる。少なくとも１つの第１、第２、及び第３のトランジスタが、好ましくは、第１の抵抗器を通る電流フローをミラーするために接続され、少なくとも１つの第８及び１つの第１４のトランジスタ、及びカスケードトランジスタとして接続された追加の第１２、第１３、及び第１５のトランジスタが、好ましくは、ＬＩＮ受信機及び／又は出力をアクティブモードへ切り換えるために接続される。
【００１２】
ＬＩＮ受信機において、電圧−電流変換器の第２の抵抗器は、有利には、トランジスタを用いて負の供給電圧又はグラウンドへ接続され得るように接続される。
【００１３】
少なくとも１つの第３及び１つの第１５のトランジスタが、正の供給電圧と負の供給電圧又はグラウンドの間に接続され得、第１の抵抗器を通る電流フロー成分と第２の抵抗器を通る電流フロー成分とを比較する。
【００１４】
１つの第１０及び１つの第１１のトランジスタが、出力側で第３及び第１５のトランジスタへ接続され得る。これは、出力をグラウンド又はバスの負の供給電圧へプルするためである。
【００１５】
少なくとも１つの第４、１つの第５、及び１つの第７のトランジスタが、正の供給電圧と負の供給電圧又はグラウンドとの間に接続され、電圧−電流変換器の第２の抵抗器を通る電流フロー成分が、第７のトランジスタ、及びこれを介して、第２の抵抗器を通る電流成分を補償する第４及び第５のトランジスタのゲート端子を活性化するようにされる。電流は、第４及び第５のトランジスタによって入力へミラーされる。外側のＬＩＮバスから見ると、第２の抵抗器はこのようにして見えなくなる。
【００１６】
更に、少なくとも１つの第８及び１つの第１４のトランジスタが、正の供給電圧と負の供給電圧又はグラウンドとの間で接続され、入力の休止レベルにおいて、スイッチを用いて第２の抵抗器を通る電流フローをオフに切り換えるようにされる。それらのトランジスタは、例えば、第１２のトランジスタによって電流フローをオフに切り換える。第１２のトランジスタは、第８及び第１４のトランジスタを使用して活性化され、第２の抵抗器と負の供給電圧又はグラウンドとの間に接続される。回路全体は、このようにして最終的に電源を切られる。これは、最大でも低い電力消費を生じ、休止状態では、ＬＩＮバス及び供給端子の上での漏れ電流へ限定される。
【００１７】
スイッチ、及びヒステリシスを生成するため、第１７のトランジスタは、第２の抵抗器と負の供給電圧又はグラウンドとの間で、追加のコンポーネントとして直列に接続される。このようにしてスイッチは切り換えられ、出力での切り換え状態に依存して、第１７のトランジスタを通る電流フローをオン又はオフに切り換える。そのような回路構成は、値が一定ではないが供給電圧に比例するヒステリシスを生じる。この振る舞いは有利である。というのは、ＬＩＮ仕様におけるヒステリシスの定義は、供給電圧を意味しているからである。
【００１８】
一般的に、トランジスタは、電圧−電流変換器の第１の抵抗器を通る電流を例外として、正の供給電圧へ接続可能な全ての電流を適切に低減するように、倍率を用いて寸法を定められる。ここで高い倍率も可能である。というのは、もしＬＩＮバスの最大周波数が、特に、ｆｍａｘ（ＬＩＮ）＝２０ｋＨｚであれば、この型のＬＩＮ受信機のスピード要件は低いからである。
【００１９】
第１６のトランジスタは、正の供給電圧と他のトランジスタとの間で集積極性転換保護ダイオードとして接続され得る。第１６のトランジスタのゲートの適切な配線に起因して、このトランジスタは正規極性のバス供給電圧の場合にＲｄｓｏｎモードにある。これに起因して、このトランジスタが適切な寸法を定められるならば、電圧降下は無視されてもよい。
【００２０】
上記の指名されたトランジスタは、番号でラベルを付けられたが、これは個々のトランジスタを区別するためのラベル付け特徴にすぎず、数字的列挙の意味における番号付けではない。
【００２１】
特別の言及に値する態様によれば、信号評価のためにＬＩＮ仕様によって規定されたプルアップ抵抗器を使用し、サプライ又は供給電圧上の分圧器連鎖を除くことによって、欠点は具体的実施形態の設計に依存して除かれる。更に、回路全体は、ＬＩＮバス上の休止状態では非活性化される。ＬＩＮバス上の非休止状態では、自動活性化が起こり得る。
【００２２】
例示的実施形態は、異なる具体的実施形態を参照して下記で説明される。異なる図面での同一の参照符号は、同一又は同じように働くコンポーネント及び機能を意味し、特に、拡張された特別の実施形態の場合には、他の実施形態及び特に、そのような同一の参照符号に言及している前の図面への参照が行われる。一般的に、他の具体的実施形態のコンポーネントは、もちろん、具体的実施形態が中間に接続されているように説明されていなくても、第１の具体的実施形態と直接結合されてもよい。
【図面の簡単な説明】
【００２３】
【図１】第１の好ましいＬＩＮ受信機の回路構成を描写する。
【図２】図１に関して修正されたＬＩＮ受信機の第２の回路構成を示す。
【図３】図２に関して更に修正されたＬＩＮ受信機の具体的実施形態を示す。
【図４】この型のＬＩＮ受信機の更に修正された具体的実施形態を示す。
【図５】図１に関して修正されたこの型のＬＩＮ受信機の他の具体的実施形態を示す。
【図６】先行技術に従った例示的構成を示す。
【発明を実施するための形態】
【００２４】
図１は、ＬＩＮバスＬＩＮの接続点としての入力ＬＩＮＩ、受け取られたＲＸＤデータが取り出されるＲＸＤＯ出力、ＢＶＤＤバスの正の供給電圧、及びＢＶＳＳバスの負の供給電圧を有する例示的回路構成を示す。本質的に知られるように、バスの負及び正の供給電圧ＢＶＳＳ及びＢＶＤＤの相対比が問題となる。特に、負の供給電圧は場合によりグラウンド端子［電圧］に対応してもよい。更に、供給電圧ＶＤＤが回路構成へ印加される。
【００２５】
入力ＬＩＮＩは第１及び第２のオーミック抵抗器Ｒ１、Ｒ２の間に接続される。第１の抵抗器Ｒ１は、例えば３５ｋΩのインピーダンスを有し得る。第１及び第２の抵抗器Ｒ１、Ｒ２は、このようにして電圧−電流変換器ＳＳＷを形成する。
【００２６】
第１の抵抗器Ｒ１の入力ＬＩＮＩとは反対側にある端子は、第１のトランジスタＭ１、具体的にはそのドレイン及びゲートへ接続される。第１のトランジスタＭ１のソース及びバルクも、ＢＶＤＤバスの正の供給電圧へ接続される。更に、入力ＬＩＮＩの反対側にある第１の抵抗器の第２の端子は、第２のトランジスタＭ２及び第３のトランジスタＭ３、具体的には、それらのゲートへ接続される。第２及び第３のトランジスタＭ２、Ｍ３のソース及びバルク端子は、ＢＶＤＤバスの正の供給電圧へ接続される。
【００２７】
更に、ＢＶＤＤバスの正の供給電圧は、第４及び第５のトランジスタＭ４、Ｍ５、具体的には、それらのソース及びバルク端子へ印加される。更に、入力ＬＩＮＩは第４のトランジスタＭ４のドレインへ接続される。第４及び第５のトランジスタＭ４、Ｍ５のゲート端子は、第５のトランジスタＭ５のドレインへ接続される。
【００２８】
第２の抵抗器Ｒ２の入力ＬＩＮＩの反対側にある第２の端子は、第１２及び第６のトランジスタＭ１２、Ｍ６を介してＢＶＳＳバスの負の供給電圧へ接続される。第２の抵抗器Ｒ２は第１２のトランジスタＭ１２のソースへ接続され、第１２のトランジスタＭ１２のドレインは第６のトランジスタＭ６のソース及びゲートへ接続され、第６のトランジスタＭ６のドレインはＢＶＳＳバスの負の供給電圧へ接続される。
【００２９】
第１２のトランジスタＭ１２のゲート端子は、第１３のトランジスタＭ１３のゲート端子、第１４のトランジスタＭ１４のゲート端子、及び第１５のトランジスタＭ１５のゲート端子によって共有されるノードへ接続される。更に、このノードは、第１４のトランジスタＭ１４のソース及び第２のトランジスタＭ２のドレインへ接続される。更に、第１３のトランジスタＭ１３のソースは、第４及び第５のトランジスタＭ４、Ｍ５のゲート端子へ接続される。更に、第１５のトランジスタＭ１５のソースは、第３のトランジスタＭ３のドレインへ接続される。
【００３０】
第６のトランジスタＭ６のゲート端子は、第７のトランジスタＭ７のゲート端子及び第９のトランジスタＭ９のゲート端子へ一緒に接続される。第１３のトランジスタＭ１３のドレインは、第７のトランジスタＭ７のソースへ接続され、第７のトランジスタＭ７のドレインはＢＶＳＳバスの負の供給電圧へ接続される。第１４のトランジスタＭ１４のドレインは第８のトランジスタＭ８のソース及びゲートへ接続される。第８のトランジスタＭ８のドレインはＢＶＳＳバスの負の供給電圧へ接続される。第９のトランジスタＭ９のソースは第１５のトランジスタＭ１５のドレインへ接続され、第９のトランジスタＭ９のドレインはＢＶＳＳバスの負の供給電圧へ接続される。
【００３１】
第１０及び第１１のトランジスタＭ１０、Ｍ１１のゲート端子は、第１０のトランジスタＭ１０のソース及び第３のトランジスタＭ３のドレインの双方へ接続される。第１０及び第１１のトランジスタＭ１０、Ｍ１１のドレイン端子は、ＢＶＳＳバスの負の供給電圧へ接続される。第１１のトランジスタＭ１１のドレインは、他の入力が供給電圧ＶＤＤに対応する定電流源及び出力端子がＲＸＤＯ出力に対応するシュミットトリガの双方へ接続される。
【００３２】
最初の５つのトランジスタＭ１からＭ５は、好ましくは、ＭＯＳＦＥＴとして設計される。しかしながら、原理的には、ＭＯＳＦＥＴに代わるバイポーラトランジスタの使用も可能である。
【００３３】
機能性に関しては、第１の抵抗器Ｒ１はＬＩＮ仕様で規定されるプルアップ抵抗器に対応する。ＬＩＮバス、即ち、ＬＩＮＩ入力の上の支配的レベル（低）では、電流は第１の抵抗器Ｒ１を通って流れる。この電流フローは、第１、第２、及び第３のトランジスタＭ１からＭ３の構成によってミラーされ、第８及び第１４のトランジスタＭ８、Ｍ１４によって、及びカスケードトランジスタとして接続された第１２、第１３、及び第１５のトランジスタＭ１２、Ｍ１３、Ｍ１５によって活性化される。第６、第７、及び第９のトランジスタＭ６、Ｍ７、Ｍ９によってミラーされる電流も、このようにして第２の抵抗器Ｒ２を通って流れる。
【００３４】
第３及び第１５のトランジスタＭ３、Ｍ１５の接続において、２つの電流成分が２つの抵抗器Ｒ１、Ｒ２によって比較される。もし第１の抵抗器Ｒ１を通る成分が優越すれば、電流フローは第１０のトランジスタＭ１０の中で起こる。これは第１１のトランジスタＭ１１によってミラーされ、それによってＲＸＤＯ出力をグラウンド又はＢＶＳＳバスの負の供給電圧の方へプルする。
【００３５】
第２の抵抗器Ｒ２を通る電流成分は、原理的には望ましくない。というのは、それはＬＩＮ仕様で提供されないからである。それ故に、電流成分は、好ましくは、第２の抵抗器Ｒ２によって補償される。この目的のために、第７のトランジスタＭ７からの電流が、第５及び第４のトランジスタＭ５、Ｍ４によって入力ＬＩＮＩの上にミラーされる。外側のＬＩＮバスから見ると、第２の抵抗器Ｒ２はこのようにして見えなくなる。
【００３６】
ＬＩＮバス上の回帰レベル（高）では、第１の抵抗器Ｒ１の中に電流フローは存在せず、ＭＯＳダイオードとして配線される第８及び第１４のトランジスタＭ８、Ｍ１４はオフに切り換えられる。第２の抵抗器Ｒ２の中の電流フローは、このようにして第１２のトランジスタＭ１２によって抑圧され、回路全体は電源を切られる。これは高電力消費がないという結果となり、電力消費はＬＩＮバス及び供給端子上の漏れ電流へ限定される。
【００３７】
図２は、修正された具体的実施形態を示す。この実施形態は、アクティブモードにおける電力消費を低減するために使用される。この目的のために、倍率ｎ及び／又はｍが導入され得る。例えば、もし第２の倍率ｍが第１、第４、及び第６のトランジスタＭ１、Ｍ４、Ｍ６の上で提供されるならば、倍率１が第２、第３、第５、及び第７のトランジスタＭ２、Ｍ３、Ｍ５、Ｍ７の上で提供され、第１の倍率ｎが第９のトランジスタＭ９の上で提供される。第２の抵抗器Ｒ２は、第１の倍率ｎと、例えば、第１の抵抗器Ｒ１の抵抗３５ｋΩとの積として寸法を定められる。従って、これは第１の抵抗器Ｒ１を通る電流を除いて全ての電流を低減する。ＬＩＮバスの最大周波数はｆｍａｘ（ＬＩＮ）＝２０ｋＨｚであるという理由によって、この型のＬＩＮ受信機のスピード要件は低いので、高い倍率が選択されてもよい。
【００３８】
図３は、好ましくは他のＭＯＳＦＥＴである第１６のトランジスタＭ１６によって、図２の具体的実施形態に関して拡張される具体的実施形態を示す。しかしながら、他のトランジスタについても当てはまるように、電界効果トランジスタの代わりにバイポーラトランジスタを有する適切な回路も構築され得る。第１６のトランジスタＭ１６は、集積極性転換保護ダイオードとして使用され、第１６のトランジスタＭ１６のゲートは第１のトランジスタＭ１のゲートへ接続される。そのドレイン及びソースは、ＢＶＤＤバスの正の供給電圧と第１から第５のトランジスタＭ１からＭ５のソース端子との間に接続される。ＢＶＤＤバスの正の供給電圧は、このようにして第１から第５のトランジスタＭ１からＭ５へ最早直接に接続されない。第１６のトランジスタＭ１６のゲートの配線に起因して、ＢＶＤＤバスの供給電圧の正規極性の場合、第１６のトランジスタＭ１６はＲｄｓｏｎモードにあり（Ｒｄｓｏｎ＝閉鎖抵抗器又はドレイン−ソース抵抗器）、これに起因して、適切な寸法の場合に、電圧降下は無視され得る。
【００３９】
図４は、更に修正された具体的実施形態を示す。この実施形態は、図３に描かれた具体的実施形態と比較して追加のコンポーネントを有する。
【００４０】
図４に従った回路構成も、第１７のトランジスタＭ１７を使用することによってヒステリシスを実現する。第１７のトランジスタＭ１７は、例えば、バイポーラトランジスタとして設計される。更に、構成はスイッチＳを有する。スイッチＳは、例えば、ＮＭＯＳトランジスタとして設計され得る。具体的には、第１７のトランジスタＭ１７のゲートは、特に、第６のトランジスタＭ６のゲートへ接続され、第６のトランジスタＭ６を活性化する。第１７のトランジスタＭ１７のソースは、ＢＶＳＳバスの負の供給電圧へ接続される。第１７のトランジスタＭ１７のドレインは、スイッチＳの１つの端子へ接続される。スイッチＳの他の端子は、第１２のトランジスタＭ１２のソース端子へ接続される。スイッチＳは接続を介してノードへ接続され、このノードは第１１のトランジスタＭ１１のドレイン端子をシュミットトリガ及び電圧源へ接続する。そのような回路構成はヒステリシスを生じ、このヒステリシスの値は一定ではないが供給電圧に比例する。この振る舞いは有利である。というのは、ＬＩＮ仕様におけるヒステリシスの定義は、供給電圧ＢＶＤＤを意味しているからである。
【００４１】
描かれた異なる具体的実施形態に加えて、複数の更なる実現選択肢が、低減されるか完全に存在しない電力消費を達成するために存在する。例えば、バイポーラトランジスタがＭＯＳＦＥＴの代わりに使用され得る。特に、適切に設計された回路構成も実現され得る。この回路構成は、第１及び第２のオーミック抵抗器Ｒ１、Ｒ２から作られるように描かれる電圧−電流変換器ＳＳＷの代わりに他の電圧−電流変換器ＳＳＷを使用する。このようにして、例えば、抵抗器として接続されたＭＯＳトランジスタが、第１及び第２の抵抗器Ｒ１、Ｒ２の代わりに使用され得る。
【００４２】
更に、追加のカスケード、具体的には、ＮＭＯＳ及び／又はＰＭＯＳが、対応する回路構成の中で正確度及び／又は電圧抵抗を向上するために使用されてもよい。原理的に動作モードに影響しない追加の保護素子、具体的には、抵抗器及び／又はツェナダイオードの使用も、そのような回路構成の頑丈さを向上するために可能である。
【００４３】
特に、回路構成を適切に再構成することによって、電圧信号の代わりに電流信号が抽出されてもよい。
【００４４】
更に、第７のトランジスタＭ７の変更も、補償電流をヒステリシス変更へ適応させるためには有利である。というのは、描かれた回路構成において、ヒステリシストランジスタの影響による補償は、完全に理想的とは言えないからである。
【図１】
0005449135.tif 000002
【図２】
0005449135.tif 000003
【図３】
0005449135.tif 000004
【図４】
0005449135.tif 000005
【図５】
0005449135.tif 000006
【図６】
0005449135.tif 000007