(57)【特許請求の範囲】
【請求項１】
（１００）面を主面とするシリコン半導体基板の少なくとも一方の主面が鏡面加工され、該鏡面加工面に形成された絶縁膜に、＜１１０＞方向に沿った方向と、この＜１１０＞方向に直交する方向とに沿ってチップ寸法に対応するピッチと所要の線幅で開口される格子状の開口パターン部を形成し、アルカリ溶液で湿式異方性エッチングして側壁が主に（１１１）面からなるＶ字溝を形成する第１工程と、
前記絶縁膜を除去した後、前記鏡面加工面および前記Ｖ字溝面とに第２導電型拡散層を形成する第２工程と、
前記第２導電型拡散層上に熱酸化膜を形成し、該熱酸化膜の表面に１０００℃を超えない温度で第一のポリシリコン膜を形成する第３工程と、
前記第一のポリシリコン膜の表面に１０００℃以上で第二のポリシリコン膜を、前記Ｖ字溝の深さ以上の厚さに堆積する第４工程と、
前記第二のポリシリコン膜の表面を研磨により鏡面平坦化する第５工程と
を備えるシリコン半導体活性基板の作成工程を有し、
該シリコン半導体活性基板とは別に、少なくとも一方の面が鏡面平坦化されたシリコン単結晶を主要材料とする支持基板を用意し、該支持基板と前記第５工程を経たシリコン半導体活性基板にそれぞれ親水性処理を施す第６工程と、
前記シリコン半導体活性基板と前記支持基板を、鏡面側を対向させ貼り合わせて２００℃乃至１３００℃の温度範囲から選ばれる温度の熱処理を施し、接合基板とする第７工程と、
該接合基板の、前記シリコン半導体活性基板側を逆阻止形絶縁ゲートバイポーラトランジスタとして必要な厚さに研削研磨して前記Ｖ字溝の底部を露出させ、鏡面化する第８工程と、
前記露出したＶ字溝に囲まれる領域の表層にＭＯＳゲート構造を形成する第９工程と、
前記支持基板を研削研磨により除去して上記熱酸化膜を露出させ、該熱酸化膜を弗酸により除去して前記鏡面加工面に形成された前記第２導電型拡散層を露出させて第２導電型コレクタ層とし、コレクタ電極を被覆する第１０工程と
を有することを特徴とする逆阻止形絶縁ゲートバイポーラトランジスタの製造方法。
【請求項２】
前記第５工程を、前記第二のポリシリコン膜の表面を研磨により鏡面平坦化し、この平坦化した第二のポリシリコン膜の表面に９００℃以下で第三のポリシリコン膜を形成し、該第三ポリシリコン膜の表面を研磨により鏡面平坦化する第５工程とすることを特徴とする請求項１記載の逆阻止形絶縁ゲートバイポーラトランジスタの製造方法。
【請求項３】
前記第７工程と第８工程の間に、接合基板のシリコン半導体活性基板側の外周を傾斜状に面取り加工を行う工程を加えることを特徴とする請求項１乃至請求項２のいずれか一項に記載の逆阻止形絶縁ゲートバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力変換装置などに使用される絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）に関する。さらに詳しくは双方向性の耐圧特性を有する双方向ＩＧＢＴまたは逆阻止ＩＧＢＴの製造方法に関する。
【背景技術】
【０００２】
図２に示すような従来のプレーナ型ｐｎ接合構造を有するＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）は、主要な用途であるインバータ回路やチョッパー回路では、直流電源下で使用されるので、順方向の耐圧（順阻止耐圧）さえ確保できれば問題なく、素子設計の段階から逆阻止耐圧を考慮せずに作られていた。
【０００３】
しかし、最近、半導体電力変換装置において、ＡＣ（交流）／ＡＣ変換、ＡＣ／ＤＣ（直流）変換、ＤＣ／ＡＣ変換を行なうのに、直接リンク形変換回路等のマトリックスコンバータに双方向スイッチング素子を使用することにより、回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図る研究がなされるようになった。前記双方向スイッチング素子は、ＩＧＢＴの逆並列接続で構成することが最も望ましい。
【０００４】
しかし、従来のＩＧＢＴは、前述のように、順阻止耐圧と同等の高信頼性の逆阻止能力を確保するような素子設計および製造方法が採られていないので、双方向スイッチング素子を構成するには、逆阻止耐圧用のダイオードを直列接続した上で、ＩＧＢＴを逆並列接続する必要がある。その結果、直列接続のダイオードを含むため、発生損失がその分大きくなり、電力変換装置の変換効率の低下を招く。さらに、素子点数が多くなるので、変換装置の小型化、軽量化、低コスト化にも影響を及ぼす。順阻止耐圧と同等に信頼性の高い逆阻止耐圧能を有するＩＧＢＴがあれば、前記直列接続ダイオードが不要になる。ここに、信頼性の高い逆阻止ＩＧＢＴを開発する意義が生じる。
【０００５】
前記図２は、逆阻止耐圧を実質的に有しない従来のＩＧＢＴの端部断面図である。このＩＧＢＴは、高比抵抗ｎベース層１の表面側に、ＭＯＳゲート構造を有し、このＭＯＳゲート構造を含む活性領域とこの活性領域を取り巻く耐圧領域を備え、裏面側にｐコレクタ層２を有し、スクライブ領域で、ダイシングにより切断されてチップ化される。
【０００６】
図２に示す破線１０１は順方向阻止電圧印加時のｎベース層１側に伸びる空乏層を示している。前記ＭＯＳゲート構造は、前記ｐベース領域３表層に設けられるｎエミッタ領域４と前記ｎベース層１表面とに挟まれたｐベース領域３の表面と、複数のｐベース領域３間に挟まれるｎベース層１の表面には共通にゲート酸化膜５を介して覆うゲート電極６を備える。またｎエミッタ領域４表面とｐベース領域３表面には共通に接触するエミッタ電極７が、裏面側のｐコレクタ層２表面にはコレクタ電極８がそれぞれ被覆される。エミッタ電極７はゲート電極６上を層間絶縁膜５ａを介して覆うことにより、ゲート電極との絶縁を確保している。符号９はガードリングであり、符号１２は絶縁保護膜である。
【０００７】
従来ＩＧＢＴは、前述のように逆バイアスで使用されないことを前提として製作されるので、エミッタをグラウンド電位としてコレクタを負電位とする逆方向バイアスを印加すると、電界が集中しやすい符号Ａ（図２）で示すコレクタ接合端面近傍は、ダイシング等による機械的な切断歪みを有する状態のまま、何らの処理もされておらず、当然ながら充分に信頼性のある逆阻止耐圧は得られない。
【０００８】
このコレクタ接合端面Ａをエッチングにより、切断歪を除去し、所要のベベル角に整形したメサ形表面とし保護膜を被覆することにより、信頼性の高い逆阻止電圧を確保する方法はよく知られている（特許文献１）。
【０００９】
また、図３に示すように不純物拡散層によりｎベース層１の一方の主面（表面）から他方の主面（裏面）側のｐコレクタ層２に繋がるようにしたｐ型拡散分離層１４を備えるプレーナ接合構造の逆阻止ＩＧＢＴも知られている。この図３に示す逆阻止ＩＧＢＴは、６００Ｖ耐圧ではウエハ厚さは１００μｍ程度であるので、前記ｐ型拡散分離層１４は、１３００℃で１００時間程度の熱拡散によってｎベース層１の表面から裏面のｐコレクタ層２に到達する深さの層とすることができる。この結果、コレクタ接合端面を表面側の絶縁保護膜１２下に移動させ、逆阻止耐圧の信頼性を向上させることができる。しかし、ウエハ厚さ約２００μｍを必要とする１２００Ｖ耐圧では、同様のｐ型拡散分離層形成のためには１３００℃で２００時間以上の長時間の熱拡散を行なう必要がある（特許文献２）。
【００１０】
図４に示す別の分離層の形成方法では、ドライエッチングにて、一方の表面から他方の裏面側のｐコレクタ層２に達する高アスペクト比のトレンチ１３を形成する。形成したトレンチ１３側壁にボロンを導入して前記ｐコレクタ層２と接続されたｐ型のトレンチ側壁分離層１４ａを形成する。このトレンチ側壁分離層１４ａによれば、前記拡散分離層１４と同様の機能を有するので、前述のような長時間の熱拡散処理を回避することができる（特許文献３）。
【００１１】
半導体基板の表面側にＭＯＳゲート構造を形成した後、表面側にガラス基板を貼ってウエハ強度を補強し、基板裏面を研削して薄くする。基板裏面に形成した酸化膜に、＜１１０＞方向に平行な線と直行する線に沿って、スクライブラインとなるような格子状パターンの開口部を形成した後、アルカリエッチングにより｛１１１｝面を側壁とするＶ字溝を形成する。前記半導体ウエハ裏面と前記Ｖ字溝の傾斜面とに連続してつながるｐ型層を形成するプレーナ接合型の逆阻止ＩＧＢＴの製造方法が開示されている（特許文献４）。
【００１２】
ｎ−型半導体基板の一方の面に堆積させたｎ＋型多結晶シリコン層を介して別のｐ＋型半導体基板を直接貼り付け熱処理して複合基板として接合強度を大きくし、前記ｎ−型半導体基板の他方の面にＭＯＳゲート構造を形成してＩＧＢＴを作製する製造方法が示されている（特許文献５）。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００１−１８５７２７号公報
【特許文献２】特開２００２−３１９６７６号公報
【特許文献３】米国特許第７００９２３９号明細書
【特許文献４】特開２００６−３０３４１０号公報
【特許文献５】特開平１０−１２６２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、前記特許文献１に記載のコレクタ接合端面のエッチング整形により逆阻止耐圧を確保する方法は生産性、作業効率などに問題があり、良品率も高いとは言いがたい。また、前記特許文献２の記載の前記図３に示す逆阻止ＩＧＢＴでは、前述のように、高耐圧になるほど長時間熱拡散を必要とするだけでなく、６００Ｖ耐圧用の１００μｍ厚程度のウエハでも１２０μｍ程度の深さのｐ型拡散分離層を必要とする。同時に拡散分離層の幅（基板面に平行な方向）も約１００μｍ程度広がるので、拡散分離層の表面領域の幅を片側５０μｍとすると、拡散分離層の表面幅は片側で１５０μｍ、両側では３００μｍとなる。このように熱拡散による拡散分離層の形成方法では拡散分離層面積が増大するので、チップ面積の有効利用効率が悪く、コスト面でも不利益になる。ウエハ厚が１５０μｍ以上では拡散分離層面積がさらに広がり、拡散時間も極めて長時間になるので、もはや実用的と言えなくなる。さらに、ボロンの長時間熱拡散では、酸化膜マスクも厚くする必要がある。その結果、高温の拡散炉を構成するボートやチューブからヒーターなどの装置治具材の劣化が著しく量産においてコスト高となり、これら治具材の頻繁な交換のための作業時間も増加する。さらには、電力エネルギー消費の増加は昨今では地球環境への影響面でも好ましくない。
【００１５】
また一方で、高温長時間熱拡散はデバイス特性へも悪影響を及ぼす。ドライ酸化法、パイロジェニック酸化法などの熱酸化過程では、大量の酸素原子がシリコン結晶格子中に格子間酸素として導入される。格子間酸素は、その後の低温熱履歴でも酸素析出物の核形成が生じ易く、高温の熱履歴を経ると欠陥核が酸素析出物として成長し易くなる。また、格子間酸素は酸素ドナー化してドーパント濃度に影響し、デバイス設計では意図しない不純物濃度変化をもたらす。これらは、素子特性においてｐｎ接合リークや耐圧低下などの重大な弊害となることがある。
【００１６】
また、前記特許文献３に記載の、コレクタ層に達する高アスペクト比のトレンチを利用したトレンチ側壁分離層の形成方法（図４）では、トレンチ形成が通常、枚葉処理で加工されるため、高アスペクト比で深いトレンチの場合、加工時間／ウエハの長いことがボトルネックとなる。また、トレンチの側壁にｐ型拡散分離層の形成後、トレンチへの埋設物充填工程では、高アスペクト比になればなるほど完全な充填が難しく、トレンチ内の充填物に巣（空隙）が生じ易くなる。巣が生じると、素子の特性面で信頼性低下などの問題を誘発し易くなる。
【００１７】
前記特許文献４に記載のプレーナ接合型の逆阻止ＩＧＢＴの製造方法では、ウエハ裏面にエッチングマスクパターンを作製する際にウエハの両面のパターンを相互に位置合わせする必要があるので、ウエハ強度を補強する支持基板としてはガラスなどの透明基板を必要とする。しかし、半導体ウエハと透明基板の熱膨張係数に差が生じることは避けられないので、貼り付け後にウエハ反りの問題が発生することが問題となる。
【００１８】
本発明は、以上説明した点に鑑みてなされたものである。本発明の目的は、作業性、作業効率が良好で、良品率が高く、電力エネルギー消費の減少により地球環境への悪影響の少ない、高信頼性で低コストの逆阻止形絶縁ゲート型バイポーラトランジスタの製造方法を提供することである。
【課題を解決するための手段】
【００２１】
前記発明の目的を達成するために、本発明は、（１００）面を主面とするシリコン半導体基板の少なくとも一方の主面が鏡面加工される。該鏡面加工面に形成された絶縁膜に、＜１１０＞方向に沿った方向と、この＜１１０＞方向に直交する方向とに沿ってチップ寸法に対応するピッチと所要の線幅で開口される格子状の開口パターン部を形成する。アルカリ溶液で湿式異方性エッチングして側壁が主に（１１１）面からなるＶ字溝を形成する第１工程と、前記絶縁膜を除去した後、前記鏡面加工面および前記Ｖ字溝面とに第２導電型拡散層を形成する第２工程と、該第２導電型拡散層上に熱酸化膜を形成し、該熱酸化膜の表面に１０００℃を超えない温度で第一のポリシリコン膜を形成する第３工程と、該第一のポリシリコン膜の表面に１０００℃以上で第二のポリシリコン膜を、前記Ｖ字溝の深さ以上の厚さに堆積する第４工程と、該第二のポリシリコン膜の表面を研磨により鏡面平坦化する第５工程とを備えるシリコン半導体活性基板の作成工程を有する。該シリコン半導体活性基板とは別に、少なくとも一方の面が鏡面平坦化されたシリコン単結晶を主要材料とする支持基板を用意する。該支持基板と前記第５工程を経たシリコン半導体活性基板にそれぞれ親水性化処理を施す第６工程と、前記シリコン半導体活性基板と前記支持基板を、鏡面側を対向させ貼り合わせて２００℃乃至１３００℃の温度範囲から選ばれる温度の熱処理を施し、接合基板とする第７工程と、該接合基板の、前記シリコン半導体活性基板側を逆阻止形絶縁ゲートバイポーラトランジスタとして必要な厚さに研削研磨して前記Ｖ字溝の底部を露出させ、鏡面化する第８工程と、前記露出したＶ字溝に囲まれる領域の表層にＭＯＳゲート構造を形成する第９工程と、前記支持基板を研削研磨により除去して上記熱酸化膜を露出させ、該熱酸化膜を弗酸により除去して前記鏡面加工面に形成された前記第２導電型拡散層を露出させて第２導電型コレクタ層とし、コレクタ電極を被覆する第１０工程とを有する逆阻止形絶縁ゲートバイポーラトランジスタの製造方法とすることによっても、前記本発明の目的は達成できる。
【００２２】
また、前記第５工程を、前記第二のポリシリコン膜の表面を研磨により鏡面平坦化し、この平坦化した第二のポリシリコン膜の表面に９００℃以下で第三のポリシリコン膜を形成する第５工程とする前記逆阻止形絶縁ゲートバイポーラトランジスタの製造方法とすることもできる。
【００２５】
前記第７工程と第８工程の間に、接合基板のシリコン半導体活性基板側の外周を傾斜状に面取り加工を行う工程を加えることもできる。
【発明の効果】
【００２６】
本発明によれば、作業性、作業効率が良好で、良品率が高く、電力エネルギー消費の減少により地球環境への悪影響の少ない、高信頼性で低コストの逆阻止形絶縁ゲート型バイポーラトランジスタの製造方法を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の逆阻止ＩＧＢＴの周辺部断面図である。
【図２】従来のＩＧＢＴの周辺部断面図である。
【図３】従来の逆阻止ＩＧＢＴの周辺部断面図である。
【図４】従来技術のトレンチ分離型逆阻止ＩＧＢＴの周辺部断面図である。
【図５】本発明の逆阻止ＩＧＢＴの製造工程を示す断面図および平面図である。
【図６】（１００）面シリコン半導体基板の異方性エッチング後の平面図である。
【発明を実施するための形態】
【００２８】
以下に添付図面を参照しながら、本発明の逆阻止形絶縁ゲート型バイポーラトランジスタ（以降、逆阻止ＩＧＢＴと略記する）の製造方法にかかる好適な実施の形態について詳細に説明する。本明細書および添付図面においては、ｎまたはｐを付した層、領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎまたはｐに付する＋と−の符号は、それぞれ前後の層に比して相対的に不純物濃度がそれぞれ高いことおよび低いことを表す。以下の説明および添付図面において、同一の符号を付した物、場所は同様の機能を有するので、同一の符号については、重複した説明を省略することがある。
【００２９】
本発明の実施例にかかる逆阻止ＩＧＢＴの端部断面図を図１に示す。まず、本発明の逆阻止ＩＧＢＴの製造方法にかかる実施例について、その製造工程全体の流れを図５を参照して概略的に説明し、その後、各工程について詳細に説明する。逆阻止ＩＧＢＴの耐圧は、６００Ｖ、１２００Ｖとする。
【００３０】
６００Ｖ耐圧、１２００Ｖ耐圧の逆阻止ＩＧＢＴの基板に必要な抵抗率と厚さはそれぞれ３０Ωｃｍ、約８０μｍ程度と７０Ωｃｍ、約２００μｍ程度となる。以下説明する実施例のウエハプロセスでは、逆阻止ＩＧＢＴを製造するために、前記８０μｍまたは２００μｍの厚さの薄い半導体基板（ウエハ）に直ちにＭＯＳゲート構造を作り込むプロセスフローにすると、ウエハ強度上の問題からウエハ割れが多く発生し易いので、６インチ径のウエハで通常用いられる厚さである６２５μｍのＦＺ−ｎ型シリコン半導体基板を用いる。
【００３１】
まず、図５で、主要なシリコン半導体基板の製造工程の断面図（ａ）〜（ｎ）、および平面図（ｏ）に示すように、逆阻止ＩＧＢＴを作り込む予定の６２５μｍ厚の強度の大きいシリコン半導体基板２０の（１００）面（図５（ａ））に、耐圧に必要な厚さ以上の深さを有するＶ字溝２１によって、逆阻止ＩＧＢＴのチップサイズに相当する間隔の格子状パターン２３に区画され、繰返し配列されるシリコン島２２を形成する（図５（ａ）〜（ｅ））。
【００３２】
この格子状パターン２３は図６に示すように、｛０１１｝面と前記（１００）面との交線に平行な線で構成される。｛０１１｝面は（１１０）面に等価な面を表す。また、前記シリコン基板は＜１１０＞方向に平行な線をオリエンテーションフラット２４（図５（ｏ））としているので、シリコン基板の（１００）面に格子状パターン２３を形成する際にはオリエンテーションフラット２４を基準にパターン形成することができる。
【００３３】
前記Ｖ字溝２１は、図５（ｂ）に示す絶縁膜（例えば熱酸化膜）２５をエッチングマスクとして前記格子状パターン２３の開口部に沿ってアルカリエッチングで形成され（図５（ｃ）〜（ｅ））、シリコン半導体基板２０の一結晶面である（１１１）面と等価な４面をＶ字溝２１の側壁として構成される。格子状の線状パターンからなるＶ字溝２１で囲まれ、区画されるシリコン島（矩形領域）２２から見ると、前記（１１１）面と等価な４面は、前記矩形領域２２の４つの側辺面を構成する。絶縁膜２５の除去後、前記矩形領域２２の側辺面と底面（基板裏面）には、ボロンを導入することにより、一定の深さ、たとえば、１μｍの深さを有するｐ型拡散層２６が形成される（図５（ｆ））。このｐ型拡散層２６は、図１に示す逆阻止ＩＧＢＴのｐコレクタ層２を、チップ側辺面を経由して反対側の表面に延長させることにより、コレクタ接合端面を前記図２に示す側辺面ではなく表面側に露出させるためのｐ型拡散分離層１４（図１）となる。
【００３４】
前記矩形領域２２が形成されたシリコン半導体基板２０の表面上に、前記Ｖ字溝２１を埋める厚さ以上にポリシリコン膜２７を堆積する。この堆積されたポリシリコン膜２７（図５（ｈ）〜（ｊ））を介して、最終的には薄く研削され、強度が小さくなることになるシリコン半導体基板に対して、予め、その強度を補強するために、同じシリコン材料からなる支持基板２８を鏡面加工面を親水性化処理を施した後、対向させて貼り合わせる（図５（ｋ）、（ｌ））。このシリコン半導体基板２０を以降、単に活性基板２０と称することもある。このシリコン半導体基板（活性基板）２０と支持基板２８を貼り合わせた基板を以降、シリコン接合基板と称する。
【００３５】
前記貼り合わせ面（以降、接合面）とは反対側のシリコン半導体基板（活性基板）２０の裏面からこの基板２０を、前記Ｖ字溝２１の底部に到達する深さであって逆阻止ＩＧＢＴ耐圧に必要な所定の厚さになるように研磨研削して薄くする（図５（ｎ））。この研磨研削により格子状に分離、区画された個々の矩形領域２２の研磨面に逆阻止ＩＧＢＴに必要なＭＯＳゲート構造をそれぞれ作り込む。前記支持基板２８を研削研磨により除去し、除去した面にコレクタ電極を形成する。シリコン半導体基板（活性基板）２０を前記格子状パターン２３に沿ってダイシングソーで切断して個々のチップ状の逆阻止ＩＧＢＴとする。
【００３６】
図１に示すように、前記ＭＯＳゲート構造を構成するｐベース領域３と裏面側の前記ｐコレクタ層２とによって挟まれる半導体基板部分はｎベース層１となる。主電流の流れる活性領域内における前記ｐベース領域３のｐｎ接合端面が露出する基板表面は絶縁保護膜１２で保護され、さらに前記ｐｎ接合端面の外側をｐ型層からなるガードリング９などのリング状の電界緩和構造が取り巻く耐圧構造と、裏面側のｐコレクタ層２から側辺面を通って表面側に延長されるｐ型拡散分離層１４を備えて、ＩＧＢＴの順逆方向阻止耐圧を確保する耐圧領域を構成している。前記ｐ型拡散分離層１４の表面には絶縁保護膜１２を介してポリシリコン膜２７がＶ字溝２１を埋めるように堆積されている。
【実施例１】
【００３７】
以下、耐圧６００Ｖの逆阻止ＩＧＢＴの製造方法の好ましい実施例について、さらに詳細に説明する。径６インチ、厚さ６２５μｍ、抵抗率３０Ωｃｍで、主面が（１００）面であってオリエンテーションフラットが＜１１０＞方向のｎ型ＦＺシリコン半導体基板２０を５０枚用意する（図５（ａ））。このシリコン半導体基板２０の一方の表面は鏡面仕上げされ、他面はエッチング仕上げ面である。この逆阻止ＩＧＢＴが形成されるシリコン半導体基板２０は、同じシリコン単結晶からなる半導体基板を用いる支持基板２８と区別するために、以降、逆阻止ＩＧＢＴが形成されるシリコン半導体基板２０を活性基板２０と称することがある。
【００３８】
この活性基板２０の全周囲となる全面に、パイロジェニック酸化により１１００℃の温度下で熱酸化膜２５を１．３μｍの厚さに成長させる（図５（ｂ））。
前記活性基板の鏡面側の前記熱酸化膜を、一般的なホトリソグラフィ技術を用いて部分的に開口したエッチング用熱酸化膜マスクパターン（格子状パターン）２３を形成する（図５（ｃ））。熱酸化膜開口部は、＜１１０＞方向と等価な方向に沿って所定のチップサイズで格子状に繰り返すパターン２３を有する。熱酸化膜開口部の幅は１７０μｍとする。
【００３９】
この開口部に露出するシリコン半導体基板２０の（１００）面を、水酸化カリウム２１：イソプロピルアルコール８：水７１の混液からなるエッチャントを用い、５０℃から７０℃程度に恒温保持しながら湿式異方性エッチングを行なう（図５（ｄ））。
【００４０】
一般的に湿式異方性エッチングに用いられるエッチャントには、前述の水酸化カリウム／イソプロピルアルコール／水の混液の他に、テトラメチルアンモニウムヒドロキド（ＴＭＡＨ）、ヒドラジン、エチレンジアミンなどが用いられる。これらのエッチャントを用いてシリコン半導体基板２０の（１００）面が露出する前記熱酸化膜開口部に沿ってエッチングすると、その断面が表面側で広く深くなるにつれ狭くなる台形形状となり、被エッチ領域の底面に（１００）面が現れ、側辺面となる傾斜部が（１１１）面と等価な面が現れる。
【００４１】
前述のエッチャントでは、（１００）面に対するエッチング速度が（１１１）面のエッチング速度に比べておよそ１００倍早いため、いずれ底面の（１００）面は消失し、側辺面が（１１１）面と等価な面からなる溝（Ｖ字溝２１）となって停止する。また、このエッチャントの（１００）面と（１１１）面へのエッチング速度の相違を利用すれば、エッチングマスクの開口幅によってＶ字溝２１の深さを制御することが事実上可能となる。シリコン半導体基板では、（１００）面と（１１１）面とのなす角が５４．７°であるため、たとえば開口部の幅を１００μｍとすると、Ｖ字溝２１の深さはおよそ７０μｍとなる。実施例１では開口幅を１７０μｍとしたので、Ｖ字溝２１の深さはおよそ１２０μｍである。
【００４２】
前記Ｖ字溝２１を形成し、マスク酸化膜除去（図５（ｅ））後、ボロンをイオン注入（または気相拡散でもよい）で導入し、引き続き熱処理を行なってドーパントを活性化させてｐ型拡散層２６（ｐコレクタ層２とｐ型拡散分離層１４）を形成する。ボロン注入エネルギー４５ｋｅＶ、ドーズ量１×１０１５ａｔｏｍｓ／ｃｍ２でウエハ全面に入射する。この際、通常の垂直な側辺面を有するトレンチ側壁へのイオン注入のように半導体基板２０を傾斜させて側壁に注入してもよいが、この場合Ｖ字溝２１側壁の傾斜角度がおよそ１２５°であるので、ウエハを傾けずに活性基板２０の鏡面に垂直に入射するようにして注入することができる。その後、９００℃で１２０分間活性化のための熱処理を行なう（図５（ｆ））。
【００４３】
このｐ型拡散層２６のうち、ｐ型拡散分離層１４はｐコレクタ層２からｎベース層１の最周辺部となる側辺部の傾斜形状のＶ字溝２１表面に沿って、基板表面側の活性領域および耐圧領域の外周を取り囲むように形成され、コレクタ接合端面を半導体基板２０の主面側に移動させる機能を有する。
【００４４】
その後、前記熱酸化膜２５からなるマスクの全部を希弗酸溶液に浸漬して除去した後、１０００℃、１２０分のパイロジェニック法により再度熱酸化膜形成を行い厚さ６００ｎｍの熱酸化膜を形成する（請求項５、６）（図５（ｇ））。この熱酸化膜形成は省略させることもできる（請求項３、４）。また、前記熱酸化膜２５は、絶縁性を示す膜でも良く、例えば周知のＰＳＧ、ＨＴＯといった化学気相成長法（ＣＶＤ法、化学蒸着法とも言う）によるシリコン酸化膜、シリコン窒化膜等に置き換えることも可能である。
【００４５】
この熱酸化膜の形成方法は、一般に良く用いられるドライ酸化、ウェット酸化と称されるパイロジェニック酸化や水バブラーによる酸化方法でよい。また、前記熱酸化膜の厚さは問わないが、厚さが２μｍを越えるようになると、その成長のために、高温と長時間が必要となり生産効率が悪くなる。また、地球環境に与える負荷が増加する点でも好ましくない。さらに、熱酸化膜が前述のように厚いと、前記シリコン接合基板を前記活性基板（シリコン半導体基板２０）側から研削薄化する段階で、薄い活性基板にシリコン結晶と熱膨張係数の異なる熱酸化膜が片面だけに残る工程があるので、活性基板の両面に成長する際の熱酸化膜の応力均衡が崩れて大きな反りを生じさせる原因ともなり、好ましくない。
【００４６】
さらに、図５に図示した（ｈ）〜（ｎ）の工程順にプロセスを進める。これらのポリシリコン膜形成工程におけるプロセス条件について説明する。まず、１０００℃を越えない成膜温度下で第一のポリシリコン膜を形成する。この第一のポリシリコン膜は、続く第二のポリシリコン膜の成長に際して種結晶としての役割を担い、厚さとして１００ｎｍ以上であることが望ましい。１００ｎｍを下回ると、次に堆積させる第二のポリシリコン膜の成長の初期段階で分解昇華し、表面に空孔を生じ第二のポリシリコン膜中に巣が発生する要因となり、好ましくないからである。上限は特に無いが、成膜温度が低くて高い成長速度が得られないため、生産効率の観点から、高々１０μｍ以下に設定することが望ましい。第一のポリシリコン膜の成長には、材料ガスとしてモノシランやジシランおよびトリクロルシラン等を用いた化学蒸着（ＣＶＤ）の内、常圧下、減圧下いずれの手法も応用することができる。これらの材料ガスの分解堆積に必要な温度は、プラズマ等による成長アシストの有無によっても異なってくる。一般的な温度下で成長させればよい。ただし成膜温度が１０００℃を超えて高温にすると、いずれの材料ガスの場合でも、分解堆積にとって不必要な熱量を消費することになる。また、塩素が含まれるジシラン、トリクロルシランを材料ガスとして選択する場合、材料ガスの分解堆積反応の初期、前記熱酸化膜の表面を腐食分解し、表面の面粗度の低下を来たすことがあるので、好ましくない。
【００４７】
最も好ましい前記第一のポリシリコン膜の具体的な成膜条件は、材料ガス；モノシラン、雰囲気圧力；０．５Ｐａ、成長温度；６２０℃、膜厚；５００ｎｍである（図５（ｈ））。
【００４８】
次に、前記第一のポリシリコン膜を種結晶として、第二のポリシリコン膜を前述のようにアルカリ溶液を用いる異方性エッチングにより形成された側辺面が主に（１１１）面からなる溝が完全に埋まる厚さに堆積する。第二のポリシリコン膜の堆積の際、ＣＶＤに用いられる材料ガスは、ジシラン、トリクロルシランまたはテトラクロルシランである。これらの材料ガスを用いて１０００℃以上の成膜温度下（例えば１１８０℃）で、常圧にてポリシリコンの堆積を行なうと、厚さ１５０μｍの第二のポリシリコンが成膜され、前記第一のポリシリコンの成長に比べより高い成長速度を得ることができ、高い生産効率が得られるので好ましい。なぜなら、前記Ｖ字溝２１を完全に埋没させるためには、逆阻止ＩＧＢＴの耐圧によって決まる基板厚さに対応するＶ字溝２１深さ以上の厚い第二ポリシリコン膜の堆積が必要となるからである（請求項３、４、５、６）（図５（ｉ））。
【００４９】
しかし、前記第一のポリシリコン膜を形成しないで、いきなり前記第二のポリシリコン膜を高い成長速度で堆積させると、材料ガスに含まれる塩素原子の作用で、分解堆積反応の初期に基板の分解腐食が著しくなるので好ましくない。その際、前記第一と第二ポリシリコン膜形成工程を、別々に実施するのではなく、第一のポリシリコン膜を前述の成膜条件により成長させた後、引き続き炉内温度を昇温し、必要に応じて材料ガスを入れ替えて第二のポリシリコン膜の成長に移行する連続工程とすることにより、実質的に一工程として生産効率を高くする方法とすることは可能である。
【００５０】
この後、前記第二のポリシリコン膜の表面を前記活性基板が露出しないように一定の厚さを残して研削薄化平坦化する（図５（ｊ））。
この時、活性基板で前記Ｖ字溝２１を形成していない裏面と、前記研削平坦化面とは平行に仕上げられていることが望ましい。研削に使用される砥石を構成する材質や砥粒の番手は指定しないが、余り大きな砥粒のみで仕上げると、次工程で堆積する第三のポリシリコン膜を、厚く成膜する必要が生じる。そのため、比較的厚さ方向への研削送りを大きくできる低番手（たとえば＃３００、ビトリファイド砥石）で厚さを減じた後、研削送りは小さいが仕上がり面の面粗度が小さくできる高番手（たとえば＃２０００、レジンボンド砥石）などを使用することが望ましい。
【００５１】
この第二のポリシリコン膜の研削薄化条件は、粗研削；＃３２０のビトリファイド砥石を使用し、活性基板厚さ６２５μｍ＋１５０．５μｍの厚さを、研削後残し厚を活性基板厚さ６２５μｍ＋５０μｍとする。精研削；＃２０００のレジンボンド砥石を使用し、取り代３０μｍとする（６２５＋２０μｍ）。
【００５２】
前記第二のポリシリコン膜の研削面の研磨に使用する研磨液と研磨布については、研磨液；ｐＨ１１の弱アルカリ性溶剤＋粒径２０ｎｍ程度のコロイダルシリカ、研磨布；不織布系パッドが好ましい。しかし、実施例１では次工程に第三のポリシリコン膜の成膜があるので、この研磨を省略することができる（請求項３、５）。
【００５３】
前記裏面研削工程の前に、活性基板２０（シリコン半導体基板）の直径方向へ周囲に堆積した余剰の第二のポリシリコン膜を除去するために面取りし、活性層基板の裏面側で、特に基板周辺部に回り込んで堆積する第二のポリシリコン膜を機械的化学的研磨により除去しておくことが望ましい。例えば面取りには、＃８００の砥石を用いる。活性基板２０の裏面研磨には研磨液としてｐＨ１１の弱アルカリ性溶剤＋粒径２０ｎｍ程度のコロイダルシリカ、研磨布としてポリウレタン系パッドを用いる。
【００５４】
その後、研削により平坦化した第二のポリシリコン膜の表面に成膜温度９００℃以下で第三のポリシリコン膜をＣＶＤにより堆積させる（請求項４、６）（図５（ｋ））。
ここで、第三のポリシリコン膜の生成の際のＣＶＤには材料ガスとしてモノシラン、ジシランを常圧または減圧下で用いることができるが、成膜温度が９００℃を越えると成長する第三のポリシリコン膜の多結晶粒が比較的大きくなり、後の機械的化学的研磨によって粒界の浸食が生じ易くなり好ましくない。その理由は、後工程の機械的化学的研磨によって粒界の浸食が著しくなると研磨面の平坦性が損なわれ、後述する支持基板２８との接合において、接合界面に気泡が残存し、ボイドの原因となり接合強度の低下を招くからである。
【００５５】
前述の第三のポリシリコン膜の形成を省略することができる場合について説明する。前記第二のポリシリコン膜の多結晶粒は、前記第三のポリシリコン膜の成長温度と比較して高い温度で高速に成長するためより大きい粒界を有する。そのため、第二のポリシリコン膜の研磨面に露出する粒界は大きく、面粗度もやや低下する。その結果、後工程として強固な接合面を得る目的で行う接合熱処理の後にも、未接合領域であるボイドが多発しやすい。しかし、十分な厚さを有する逆阻止ＩＧＢＴ用の活性層基板においては、小さな複数のボイドが大きな支障と成らずに量産上不良発生率の許容限度内である場合がある。具体的な例としては、厚さ６０μｍ程度以上の逆阻止ＩＧＢＴなどである。このような場合に第三のポリシリコン膜の形成を省略することができる。この結果、経済性とリードタイム短縮の効果が得られる。
【００５６】
第三のポリシリコン膜形成条件は、材料ガス；モノシラン、０．５Ｐａ、成長温度；６２０℃、膜厚；２．５μｍである（図５（ｋ））。第三のポリシリコン膜研磨条件は、粗研磨：研磨液；ｐＨ１１の弱アルカリ性溶剤＋粒径１μｍ程度のコロイダルシリカ、  精研磨：研磨液；ｐＨ１１の弱アルカリ性溶剤＋粒径２０ｎｍ程度のコロイダルシリカである。
【００５７】
以上の説明では、支持基板２８と接合する前の活性基板２０（シリコン半導体基板）の準備について説明したが、その一方で、接合に供する支持基板２８の準備が必要となる。この支持基板２８は、二つの平行な主面を有し、少なくとも一方の表面が鏡面であるシリコン半導体基板、あるいは、このシリコン半導体基板にさらに、鏡面側に一様な厚さの熱酸化膜を被着させた基板が好ましい。この熱酸化膜の形成方法は問わないが、前述した熱酸化膜の形成方法と同様にドライ酸化、ウェット酸化と称されるパイロジェニック酸化や水バブラーによる酸化方法が好ましく、前述と同様の理由で、厚さが２μｍを越えるような厚い酸化膜は好ましくない。
【００５８】
支持基板２８は６インチ径で、ボロンドープｐ−型、（１００）面方位、＜１１０＞方向のオリエンテーションフラット（ＯＦ）を備え、厚さ５２５μｍ、一方の面が鏡面、他面はエッチング面であり、鏡面側を接合面とするものである。この支持基板２８を５０枚準備する。支持基板２８に被着される前記熱酸化膜のパイロジェニック酸化条件は、温度；１１００℃、時間；６０分、酸化膜厚；６００ｎｍである（図５（ｋ））。
【００５９】
それぞれ準備した活性基板２０と支持基板２８とを接合させる鏡面に親水性化処理を施す。この親水性化処理方法としては、各接合面の面粗度の劣化を伴う方法や、表面性状を変化させるものを除いて種々の処理方法を適用することが可能である。具体的な例としては、一般に半導体の洗浄液として使用されるアンモニア水と過酸化水素水と水の混液を加熱したアルカリ溶液中に浸漬する方法や、塩酸と水系、塩酸と過酸化水素水と水系の混酸溶液を常温であるいは加熱して浸漬する方法などがある。その他にも、硫酸水溶液や硫酸と過酸化水素水の混液中で煮沸する方法や、塩酸と弗酸の水溶液中に浸漬する方法などがある。いずれの手法であっても構わない。
【００６０】
活性基板２０および支持基板２８の各接合面を次に示す親水性化処理条件で処理する（図５（ｌ））。第１洗浄液組成は、アンモニア水（２９ｗｔ％）：過酸化水素水（３１ｗｔ％）：水＝１：１：１０（ｖｏｌ％）であり、洗浄液温度は８０℃、洗浄時間は１０分とする。第２洗浄液組成は、塩酸水（３６ｗｔ％）：過酸化水素水（３１ｗｔ％）：水＝１：１：１０（ｖｏｌ％）であり、洗浄液温度は８０℃、洗浄時間は１０分とする。
【００６１】
前記活性基板２０と前記支持基板２８の双方の接合面を親水性化処理した後、相互のウエハの接合面を対向させ近接接触させることにより、互いの接合面上に吸着する水酸基間で水素結合を促進させシリコン接合基板を得る。
【００６２】
この接合条件は、６２５μｍ厚さの前記活性基板と５２５μｍ厚さの支持基板２８のそれぞれ接合面（鏡面）を、オリエンテーションフラット（ＯＦ）を揃え、温度１１００℃、時間１２０分の熱処理を加えて密着させ、接合界面の水素結合を脱水反応により強固な結合力を有するシロキサン結合に変化させる。前記接合のための熱処理条件は、２００℃以上１３００℃以下の温度範囲で所定時間、密着状態で保持するという条件から選択することができる。前記シロキサン結合密度を増加させるために必要な保持時間は、２００℃以上の温度下では長いほど増加させることができる。しかし、２００℃以下の温度では、長時間の熱処理でも効率的にシロキサン結合を増加させることができないので、好ましくない。
【００６３】
前述のように、接合面のシロキサン結合を促進して強固な接合を得た後、接合した接合基板の周囲を一定の幅で、かつＭＯＳゲート構造を作りこむ予定のシリコン島２２にかからない範囲で、活性基板２０側からメサ型の面取りを行うことが好ましい。この面取りの目的は、活性基板２０の面取り部の丸みと支持基板２８の面取り部の丸みによって接合基板の円周全域に渡って形成される界面の窪みを解消することである。接合界面に窪みが残ると、前記活性基板２０の接合面と反対側の面から研削および研磨を順次施して薄化する場合、活性基板２０の周辺端部がナイフエッジ形状となり極めて破損し易くなり、好ましくない。また、接合界面に窪みが残るシリコン接合基板（ウエハ）をウエハプロセス工程に流すと、一度浸入したレジストやその他の異物を洗浄によって完全に除去することが難しく、常時ゴミの発生源として良品率に悪影響を与えるので、好ましくない。
【００６４】
次に、強固に接合したシリコン接合基板に、前記活性基板２０の側を接合面と反対の面から研削および研磨を順次施して厚さを減じ、前記Ｖ字溝２１の底部を露出させ、最終的な逆阻止ＩＧＢＴに求められる厚さに薄化する。この結果、前記活性基板２０は前記Ｖ字溝２１により完全に分離された個々の逆阻止ＩＧＢＴに相当するシリコン島２２が配列された状態になる。最終的には、このシリコン島２２の露出平面が鏡面となるように化学的機械的研磨を実施する。
【００６５】
シリコン接合基板をメサ型（台形状）に面取りする工程（図５（ｍ））では砥石；＃８００程度を用いることが好ましい。
シリコン接合基板の活性基板２０側研削（図５（ｎ））では、まず、粗研削として＃３２０のビトリファイド砥石を用い、研削後残し厚を支持基板２８の厚さ５２５μｍ＋（活性基板＋ポリシリコン膜）厚さ１４０μｍとし、次に精研削を＃２０００のレジンボンド砥石を用い、取り代厚さとして２０μｍ減じる。
【００６６】
前述の活性基板２０の研磨後、さらに前記Ｖ字溝２１を露出させるための研磨工程（図５（ｎ））の条件は、粗研磨として、研磨液にｐＨ１１の弱アルカリ性溶剤＋粒径２０ｎｍ程度のコロイダルシリカを使用し、研磨布は不織布系パッドを用いる。研磨取り代厚さとしておよそ２０μｍ減じる。精研磨は、研磨液にｐＨ１１の弱アルカリ性溶剤＋粒径２０ｎｍ程度のコロイダルシリカを使用し、研磨布は不織布系パッドを用い、研磨取り代厚さとしておよそ２０μｍ減じる。この結果、支持基板２８の厚さ５２５μｍで、活性基板２０の厚さは１４０μｍ−２０μｍ−２０μｍ−２０μｍ＝８０μｍとなり、支持基板２８で支持補強された活性基板２０内に前記Ｖ字溝２１により分離されたシリコン島２２のシリコン面が露出する。
【００６７】
前述の全ての工程を経た５０枚のシリコン接合基板に対して、適宜一般的な洗浄方法で清浄化した後、前記活性基板２０内で、分離された各シリコン島２２上に露出する研磨面にＭＯＳゲート構造を形成する。このＭＯＳゲート構造を形成し終わった活性基板２０のシリコン島２２の表面に、裏面側の支持基板２８を研磨研削して除去するためのネガタイプの保護レジストを塗布し、その上に一般的な研削用保護テープを粘着する。
【００６８】
シリコン接合基板を支持基板２８側から、前述と同様に、番手＃３２０のビトリファイド砥石により粗研削し、続いて番手＃２０００のレジンボンド砥石を用いて研削薄化し、支持基板２８の厚さを５２０μｍ減じて５μｍの厚さとする。
【００６９】
その後、前記研削用保護テープと前記保護レジストを順次除去した後、前記研削面を約５μｍ研磨して前述のシリコン島２２形成工程中で形成しておいた支持基板２８表面の熱酸化膜を露出させる。研磨の条件は、研磨液；ｐＨ１１の弱アルカリ性溶剤＋粒径２０ｎｍ程度のコロイダルシリカを用いる。
【００７０】
支持基板２８の研削後に残る熱酸化膜と８０μｍ厚さの活性基板２０上に残る熱酸化膜とをそれぞれ希弗酸で除去して活性基板２０のシリコン半導体基板面を露出させる。このシリコン半導体基板２０の露出面上にコレクタ電極８を形成し、逆阻止ＩＧＢＴのウエハ製造工程を終える。この逆阻止ＩＧＢＴが形成された活性基板上に格子状に配列される個々の逆阻止ＩＧＢＴチップを通常のダイシング方法で個片化する。
【００７１】
以上、シリコン接合基板２０上に格子状に配列する複数のシリコン島２２の作成と、この複数のシリコン島２２内に耐圧６００Ｖの逆阻止ＩＧＢＴに必要なＭＯＳゲート構造をそれぞれ作製し、５０枚のシリコン接合基板上へ逆阻止ＩＧＢＴを製造する工程のいずれにおいても、１枚の基板も損じることなく全ての耐圧６００Ｖ逆阻止ＩＧＢＴ製造工程を終えることができた。また、実施例１の逆阻止ＩＧＢＴの製造方法の説明では、活性基板２０と支持基板２８の接合界面に熱酸化膜を設ける例としたが、この熱酸化膜を省くこともできる。
【実施例２】
【００７２】
実施例２で作製する逆阻止ＩＧＢＴは構造的には実施例１と同様である。ここでは、１２００Ｖ耐圧仕様で作製する製造方法について説明する。まず、フローティングゾーン（ＦＺ）法で、表面結晶方位が（１００）面になるように成長させた、リンドープで抵抗率が７０Ωｃｍのシリコン半導体基板から、＜１１０＞方向のオリエンテーションフラットを有し、厚さ６２５μｍ、６インチ径のシリコン半導体基板を５０枚準備する。このシリコン半導体基板の一方の表面は鏡面仕上げされ、他方の表面はエッチング仕上げされたものである。実施例２の１２００Ｖ耐圧の逆阻止ＩＧＢＴの素子厚さは２００μｍ程度となる。実際の逆阻止ＩＧＢＴの製造工程を開始する前段に、実施例１と同様に、逆阻止ＩＧＢＴを作り込む予定の、シリコン接合基板の活性基板２０上に、表面方位が（１００）面のシリコン島２２をＶ字溝２１で格子状に区画され配列されるように形成する。実施例２では、シリコン島２２の周囲のＶ字溝２１の側壁と底部には、ボロンが導入された、それぞれ異なる濃度のｐ型拡散分離層１４が形成されている。
【００７３】
前記シリコン島２２を格子状に複数配列するシリコン接合基板の製造条件について詳説する。以下の説明では、逆阻止ＩＧＢＴを形成するシリコン半導体基板を支持基板２８のシリコン半導体基板と区別するために、活性基板２０と表記することがある。
【００７４】
実施例２では、Ｖ字溝２１の壁の傾斜形状に沿って、矩形状のシリコン島２２の周囲を四辺で取り囲む傾斜面に形成されるｐ型拡散分離層１４と底部ｐコレクタ層２となるｐ型拡散層の濃度がそれぞれ異なる。ｐコレクタ層２となるｐ型拡散層と、側壁の傾斜形状に沿って形成されるｐ型拡散分離層の濃度を変える方法を説明する。まず、予め（１００）面からなる活性基板２０の内、少なくとも逆阻止ＩＧＢＴを形成する領域にボロンイオン注入を行う。この時、たとえば、注入エネルギー４５ｋｅＶ、注入ドーズ量；１×１０１５ａｔｏｍｓ／ｃｍ２の条件が使用できる。
【００７５】
ｐコレクタ層２となるｐ型拡散層形成のためのボロンイオン注入の後、前記活性基板２０の全面に、パイロジェニック酸化の手法を用いて１１００℃の温度下で熱酸化膜を２．０μｍ成長させる。前記実施例１では、熱酸化膜の厚さを１．３μｍとしたのに対し、実施例２では２．０μｍと厚くする理由は、作製する耐圧１２００Ｖの逆阻止ＩＧＢＴの素子厚みが実施例１の６００Ｖ耐圧の逆阻止ＩＧＢＴより厚くなるからである。その結果、Ｖ字溝２１の形成のための湿式異方性エッチング時間が長くなり、充分なマスキング効果を有する厚い酸化膜が必要となる。異方性エッチングによって形成するＶ字溝２１の深さは、１２００Ｖ仕様の逆阻止ＩＧＢＴを形成する場合、２００μｍ程度である（実施例１では１２０μｍ）。
【００７６】
前記活性基板２０の鏡面側の前記熱酸化膜を、一般的なホトリソグラフィ工程を用いて格子状の線パターン２３に開口する熱酸化膜マスクを形成する。実施例２では、湿式異方性エッチングにより形成するＶ字溝２１の深さを２１０μｍに設計した。前述のように、Ｖ字溝２１の傾斜角は５４．７°であるため、実施例２では開口幅を３００μｍとする。
【００７７】
この開口部に露出するシリコン半導体基板２０の（１００）面を、水酸化カリウム／イソプロピルアルコール／水の混液からなるエッチャントを用い湿式異方性エッチングを行なう。使用するエッチャントの組成や温度条件は実施例１と同様であり、水酸化カリウム：イソプロピルアルコール：水＝２１：８：７１（ｗｔ％）、８０℃である。その後、前記熱酸化膜マスクの全体を希弗酸溶液に浸漬して除去する。
【００７８】
次に、注入エネルギー４５ｋｅＶ、注入ドーズ量；５×１０１５ａｔｏｍｓ／ｃｍ２の条件でボロンイオン注入を行う。その後、マスクを弗酸系のエッチャントを用いて除去する。このようにして、必要に応じて、ｐコレクタ層２となるｐ型拡散層と、Ｖ字溝２１の側壁の傾斜形状に沿って、各シリコン島２２の周囲を取り囲むように形成されるｐ型拡散分離層の濃度を変えて形成することが可能である。
【００７９】
実施例２では、実施例１では実施したＶ字溝２１形成後の、１０００℃、１２０分のパイロジェニック法による熱酸化膜形成（厚さ；６００ｎｍ）を省略する。
図５に図示する工程を順に追って実施した。各工程条件を示す。第一のポリシリコン膜形成から第二のポリシリコン膜の形成工程までは実施例１と同じであるので、記載を省く。
【００８０】
第二のポリシリコン膜の研削薄化工程は、粗研削として＃３２０番手のビトリファイド砥石を使用し、研削後残し厚を基板厚さ６２５μｍ＋５０μｍとする。精研削として、＃２０００番手のレジンボンド砥石を使用し、取り代厚さ３０μｍを減じる（６２５μｍ＋２０μｍ）。第二のポリシリコン膜の研削面の研磨について、粗研磨は研磨材としてｐＨ１１の弱アルカリ性溶剤を使用し、コロイダルシリカの粒径は２０ｎｍ程度を使用した。研磨の取り代厚さは１０μｍとする。精研磨は研磨材としてｐＨ１１の弱アルカリ性溶剤を使用し、コロイダルシリカの粒径は２０ｎｍ程度を使用した。研磨取り代厚さはおよそ０．２μｍとする。実施例２では、第三のポリシリコン膜形成を省略するので、第二のポリシリコン膜の研削薄化研磨工程は必要である。
【００８１】
実施例１と同様の支持基板２８を５０枚準備する。実施例１で行なった支持基板２８の熱酸化工程を、実施例２では省略する。活性基板２０と支持基板２８との接合面に対する親水性化処理は、それぞれの基板を実施例１と同様の仕様の洗浄液に浸漬して洗浄する。各基板の接合とその後の面取りおよび研磨工程およびダイシングによるチップ化までの工程は実施例１と同じであるので、記載を省略する。
【００８２】
以上、実施例２においても、５０枚の活性基板２０、支持基板２８およびそれぞれ活性基板２０と支持基板２８を接合して得たシリコン接合基板上への耐圧１２００Ｖの逆阻止ＩＧＢＴの製造工程のいずれにおいても、１枚の基板も損じることなく全ての耐圧１２００Ｖ逆阻止ＩＧＢＴ製造工程を終えることができた。また、実施例１の逆阻止ＩＧＢＴの製造方法と同様に、活性基板２０と支持基板２８の接合界面に設けられる熱酸化膜については、省くことも可能である。
【符号の説明】
【００８３】
１        ｎベース層
２        ｐコレクタ層
３        ｐベース領域
４        ｎエミッタ領域
５        ゲート酸化膜
５ａ      層間絶縁膜
６        ゲート電極
７        エミッタ電極
８        コレクタ電極
９        ガードリング
１２      絶縁保護膜
１４      ｐ型拡散分離層
２０      半導体基板
２１      Ｖ字溝
２２      シリコン島
２３      格子状パターン
２４      オリエンテーションフラット
２５      絶縁膜（熱酸化膜）
２６      ｐ型拡散層
２７      ポリシリコン膜
２８      支持基板
【図１】
0005621271.tif 000002
【図２】
0005621271.tif 000003
【図３】
0005621271.tif 000004
【図４】
0005621271.tif 000005
【図５】
0005621271.tif 000006
【図６】
0005621271.tif 000007