(57)【特許請求の範囲】
【請求項１】
第１の表面から前記第１の表面と反対の第２の表面まで貫通する孔が形成されるプリント基板と、
前記プリント基板の前記第１の表面に前記孔を塞ぐように実装される、銅板からなる第１の導体板と、
前記プリント基板の前記第２の表面に前記孔を塞ぐように実装される、銅板からなる第２の導体板と、
前記第１の導体板と予め設定された間隔の空間を隔てて対向して配置される第１の導体部と、
前記第２の導体板と予め設定された間隔の空間を隔てて対向して配置される第２の導体部と
を具備し、
前記プリント基板には、前記孔を囲むランドパターンが形成される合成器。
【請求項２】
前記第１及び第２の導体板は、長手方向に、供給される信号の四分の一波長分の長さを有し、
前記孔は、長手方向に、前記信号の略四分の一波長分の長さを有する請求項１記載の合成器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、プリント基板からなる合成器に関する。
【背景技術】
【０００２】
地上デジタル送信機で用いられる大電力増幅器では、例えば、３ｄＢ合成器等の、結合度の大きい合成器が用いられる。この種の合成器をプリント基板により制作する場合、合成器は、マイクロストリップ線路を利用したブロードサイド結合型を採る。
【０００３】
しかしながら、ブロードサイド結合型の合成器では、奇モードの実効比誘電率が偶モードの実効比誘電率よりも大きくなり、奇モードの位相速度が偶モードの位相速度よりも遅くなる。このため、回路インピーダンスＺ、偶モードインピーダンスＺｅ及び奇モードインピーダンスＺｏが、カプラ構造におけるＺ２＝ＺｅＺｏの関係を満たさなくなり、リターンロスを増加させ、アイソレーションを劣化させる要因となっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−１１４８０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以上のように、従来のブロードサイド結合型の合成器では、奇モードの実効比誘電率が偶モードの実効比誘電率よりも大きくなることにより、リターンロスの増加、及び、アイソレーションの劣化に影響を与えるおそれがある。
【０００６】
そこで、目的は、奇モードの実効比誘電率を偶モードの実効比誘電率に近付けることができ、リターンロスの増加、及び、アイソレーションの劣化に与える影響を減じることが可能な合成器を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態によれば、合成器は、プリント基板、第１及び第２の導体板、第１及び第２の導体部を具備する。プリント基板は、第１の表面から前記第１の表面と反対の第２の表面まで貫通する孔が形成される。第１の導体板は、前記プリント基板の前記第１の表面に前記孔を塞ぐように実装され、銅板からなる。第２の導体板は、前記プリント基板の前記第２の表面に前記孔を塞ぐように実装され、銅板からなる。第１の導体部は、前記第１の導体板と予め設定された間隔の空間を隔てて対向して配置される。第２の導体部は、前記第２の導体板と予め設定された間隔の空間を隔てて対向して配置される。
【図面の簡単な説明】
【０００８】
【図１】本実施形態に係る合成器の構成を示す図である。
【図２】図１に示す合成器のＡ−Ａ’面での断面図である。
【図３】図１に示す合成器の特性を示すシミュレーション結果である。
【図４】プリント基板に孔を有しない従来の合成器の構成を示す図である。
【図５】図４に示す合成器の特性を示すシミュレーション結果である。
【図６】本実施形態に係る合成器の応用例を示す図である。
【図７】図６に示す合成器を上からの視点で見た図である。
【図８】図６に示す合成器を下からの視点で見た図である。
【図９】第１の銅板のプリント基板へのその他の実装例を示す図である。
【発明を実施するための形態】
【０００９】
以下、実施の形態について、図面を参照して説明する。
【００１０】
図１は、本実施形態に係る合成器１０の構成を示す模式図である。図２は、図１に示す合成器１０のＡ−Ａ’面での断面図を示す。図１に示す合成器１０は、第１の導体部１１、第２の導体部１２、プリント基板１３、第１の銅板１４及び第２の銅板１５を具備する。
【００１１】
第１の導体部１１は、第１の銅板１４と略平行、かつ、第１の銅板１４と予め設定された距離だけ空間を隔てた位置に設置される。
【００１２】
第２の導体部１２は、第２の銅板１５と略平行、かつ、第２の銅板１５と予め設定された距離だけ空間を隔てた位置に設置される。
【００１３】
プリント基板１３には、表から裏へ貫通する孔が形成される。孔は、第１及び第２の銅板１４，１５により形成される結合線路よりやや小さい長方形形状をしている。すなわち、孔は、ｘ方向に所定の長さを有し、ｙ方向に第１及び第２の銅板１４，１５により伝搬される信号の略４分の１波長分の長さを有する。
【００１４】
第１の銅板１４は、例えば、供給される信号の４分の１波長の長さを有する。第１の銅板１４は、プリント基板１３に形成される孔を塞ぎ、かつ、第１の導体部１１と対向するように、プリント基板１３に実装される。第１の銅板１４を実装する際、リフローにて表面実装できるように、プリント基板１３には銅箔パターンのランドが設けられる。なお、ランドパターンについては、図２では記載しているが、図１では図を簡略化するため省略している。
【００１５】
第２の銅板１５は、例えば、供給される信号の４分の１波長の長さを有する。第２の銅板１５は、プリント基板１３に形成される孔を塞ぎ、かつ、第２の導体部１２と対向するように、プリント基板１３に実装される。第１の銅板１４を実装する際、リフローにて表面実装できるように、プリント基板１３には銅箔パターンのランドが設けられる。なお、ランドパターンについては、図２では記載しているが、図１では図を簡略化するため省略している。第１及び第２の銅板は、結合線路を形成する。
【００１６】
図３は、図１に示す合成器１０の特性を示すシミュレーション結果である。図３では、図１における第１の銅板１４の第１の端部１４−１をＳ１（１）とし、第１の銅板１４の第２の端部１４−２をＳ２（１）とし、第２の銅板１５の第１の端部１５−１をＳ１（２）とし、第２の銅板１５の第２の端部１５−２をＳ２（２）とする。図３に示すＳ１（１），１（１）は、Ｓ１（１）から入力される信号に対するＳ１（１）から出力される信号の割合、つまり、リターンロスを示す。Ｓ１（２），１（１）は、Ｓ１（２）から入力される信号に対するＳ１（１）から出力される信号の割合、つまり、挿入損失を示す。Ｓ２（１），１（１）は、Ｓ２（１）から入力される信号に対するＳ１（１）から出力される信号の割合、つまり、挿入損失を示す。Ｓ２（２），１（１）は、Ｓ２（２）から入力される信号に対するＳ１（１）から出力される信号の割合、つまり、アイソレーションを示す。
【００１７】
図４は、プリント基板に孔を有しない従来の合成器の構成を示す模式図である。図５は、図４に示す合成器の特性を示すシミュレーション結果である。図５では、図４における第１のパターン２１の第１の端部２１−１をＳ１（１）とし、第１のパターン２１の第２の端部２１−２をＳ２（１）とし、第２のパターン２２の第１の端部２２−１をＳ１（２）とし、第２のパターン２２の第２の端部２２−２をＳ２（２）とする。図５に示すＳ１（１），１（１）、Ｓ１（２），１（１）、Ｓ２（１），１（１）及びＳ２（２），１（１）は、図３で示すものと同様である。
【００１８】
図３及び図５によれば、Ｓ１（２），１（１）とＳ２（１），１（１）とは図３及び図５間で同等であるが、Ｓ１（１），１（１）とＳ２（２），１（１）とは図３に示すシミュレーション結果の方が１０ｄＢ程度低減されていることがわかる。つまり、リターンロスの特性及びアイソレーションの特性が１０ｄＢ程度改善されることとなる。
【００１９】
図６は、本実施形態に係る合成器１０の応用例を示す図である。図６では、本実施形態に係る合成器１０がマイクロストリップ線路の線路３１，３２，３３，３８と接続する場合を例に示している。なお、図６において、マイクロストリップ線路のグランド層、ランドパターン、及び、第１及び第２の導体部１１，１２は図を簡略化するため記載を省略している。図７は図６に示す合成器１０を上から示した図であり、図８は図６に示す合成器１０を下から示した図である。
【００２０】
図６に示す合成器１０において、第１の銅板１４の第１の端部１４−１には線路３１が接続され、第１の銅板１４の第２の端部１４−２には線路３２が接続される。また、第２の銅板１５の第１の端部１５−１には、線路３５が接続される。線路３５は、スルーホール３４を介して線路３３と接続する。第２の銅板１５の第２の端部１５−２には、線路３６が接続される。線路３６は、スルーホール３７を介して線路３８と接続する。
【００２１】
図６において、線路３２及び線路３３から例えば大電力の信号が入力された場合、線路３３から入力された信号は、スルーホール３４及び線路３５を介して第２の銅板１５へ伝搬される。第１の銅板１４では、線路３２から入力された信号と、第２の銅板１５へ伝搬された信号とが結合され、結合された信号が線路３１から出力される。また、線路３２及び線路３３から入力された信号は、リターンロスとして線路３２及び線路３３へそれぞれ返される。
【００２２】
以上のように、本実施形態では、プリント基板１３は結合線路よりやや小さい孔を有し、第１の銅板１４及び第２の銅板１５は、プリント基板１３に形成される孔を塞ぐようにプリント基板１３に表面実装されている。図４に示す従来の合成器では、第１のパターン２１と第２のパターン２２との間には、プリント基板２３が挟まれているため、奇モードの場合、プリント基板を通過する電界成分が存在することになる。これにより、奇モードの実効比誘電率が偶モードの実効比誘電率よりも大きくなり、奇モードの位相速度が偶モードの位相速度よりも遅くなる。一方、本実施形態では、第１及び第２の銅板１４，１５間は空気であるため、プリント基板を通過する電界成分は存在しない。このため、偶モードと奇モードとにおける位相速度の差が減少することになる。
【００２３】
したがって、本実施形態に係る合成器１０によれば、奇モードの実効比誘電率を偶モードの実効比誘電率に近付けることができ、リターンロスの増加、及び、アイソレーションの劣化に与える影響を減じることができる。また、第１及び第２の銅板１４，１５間は空気であるため、挿入損失も改善されることになる。なお、本実施形態に係る合成器１０は、３ｄＢカプラのように結合度が強く、大電力の信号が入力される場合に、より効果的である。
【００２４】
また、本実施形態では、第１及び第２の銅板１４，１５を実装する際、プリント基板１３にランドパターンを設けるようにしている。これにより、銅箔パターンをリフローにて表面実装することが可能となる。
【００２５】
なお、本実施形態では、プリント基板１３における孔の周囲に、銅箔パターンのランドを設けて第１及び第２の銅板１４，１５を表面実装する場合を例に説明したが、これに限定される訳ではない。例えば、図９に示すように絶縁体の固定具により、第１及び第２の銅板１４，１５をプリント基板１３に固定するようにしても構わない。
【００２６】
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００２７】
１０…合成器、１１…第１の導体部、１２…第２の導体部、１３…プリント基板、１４…第１の銅板、１４−１，１５−１，２１−１，２２−１…第１の端部、１４−２，１５−２，２１−２，２２−２…第２の端部、１５…第２の銅板、２１…第１のパターン、２２…第２のパターン、３１，３２，３３，３５，３６，３８…線路、３４，３７…スルーホール
【図１】
0005612049.tif 000002
【図２】
0005612049.tif 000003
【図３】
0005612049.tif 000004
【図４】
0005612049.tif 000005
【図５】
0005612049.tif 000006
【図６】
0005612049.tif 000007
【図７】
0005612049.tif 000008
【図８】
0005612049.tif 000009
【図９】
0005612049.tif 000010