(57)【特許請求の範囲】
【請求項１】
駆動対象が接続される複数の出力端子と、
前記複数の出力端子の各々に対応するものであって、パルス幅変調による電流制御により前記駆動対象を駆動制御する複数の制御部と、
を備えたドライバであって、
前記複数の制御部の各々は、パルス幅変調により生成された、１フレーム期間の頭で立ち上がる又は立ち下がる任意のデューティ比を有するパルスについて、１フレーム置きに反転させて、異なるデューティ比で、立ち上がり又は立ち下がりのタイミングの異なるパルスを生成することで、前記複数の制御部の相互間において、前記電流制御の電流が流れ始めるタイミングを変化させることを特徴とするドライバ。
【請求項２】
前記複数の制御部の各々は、
所定の上限カウント値から下限カウント値までを減算的、かつ巡廻的に計数した第１計数値と、その計数と並行して、前記下限カウント値から前記上限カウント値までを加算的、かつ巡廻的に計数した第２計数値を並行出力する計数部と、
前記計数部からの前記第１計数値及び前記第２計数値を入力して、それらをカウンタフレーム期間ごとに切り替えて出力する選択器と、
第１の入力端子に、前記選択器から出力された計数値を入力すると共に、第２の入力端子に設定デューティ比に対応する値を入力し、それらの入力端子に入力される値を比較し、それらの値の大小に応じて、ロー／ハイレベルの信号を出力する比較器と、
前記比較器の出力信号を入力してオン／オフするトランジスタと、
を有することを特徴とする請求項１に記載のドライバ。
【請求項３】
前記計数部は、前記第１計数値を出力する第１カウンタと、前記第２計数値を出力する第２カウンタを有することを特徴とする請求項２に記載のドライバ。
【請求項４】
前記計数部は、前記第１計数値を出力する特定カウンタと、その特定カウンタからの前記第１計数値を入力して１を加算して出力する加算器と、その加算器からの値を反転し、その結果を前記第２計数値として出力するインバータとを有することを特徴とする請求項２に記載のドライバ。
【請求項５】
駆動対象が接続される複数の出力端子と、
前記複数の出力端子の各々に対応するものであって、パルス幅変調による電流制御により前記駆動対象を駆動制御する複数の制御部と、
を備えたドライバであって、
前記複数の出力端子に一対一対応で前記駆動対象を接続する場合には、前記複数の制御部の相互間において、前記パルス幅変調におけるデューティ比を変えることで、前記電流制御の電流が流れ始めるタイミングを変化させるものの、前記複数の出力端子のうちの少なくとも２つを束ねて前記駆動対象を接続する場合には、対応する複数の制御部の相互間においては、前記デューティ比を同一とすることを特徴とするドライバ。
【請求項６】
前記駆動対象は、発光ダイオードであることを特徴とする請求項１又は５に記載のドライバ。
【請求項７】
前記発光ダイオードは、遊技機に使用されるものであることを特徴とする請求項６に記載のドライバ。
【請求項８】
前記複数の出力端子の各々に、複数の発光ダイオードが縦並列的に接続されることを請求項６又は７に記載のドライバ。
【請求項９】
前記駆動対象は、モータであることを特徴とする請求項１又は５に記載のドライバ。
【請求項１０】
駆動対象が接続される複数の出力端子と、
前記複数の出力端子の各々に対応するものであって、パルス幅変調による電流制御により前記駆動対象を駆動制御する複数の制御部と、
を備え、前記複数の制御部の相互間において、前記パルス幅変調におけるデューティ比を変えることで、前記電流制御の電流が流れ始めるタイミングを変化させるドライバの使用方法であって、
前記複数の出力端子のうちの少なくとも２つを束ねて前記駆動対象を接続する場合には、対応する複数の制御部の相互間においては、前記デューティ比を同一とすることを特徴とするドライバの使用方法。
【請求項１１】
前記駆動対象は、発光ダイオードであることを特徴とする請求項１０に記載のドライバの使用方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドライバ及びその使用方法に関し、特に、複数の出力端子を有し、複数の駆動対象を駆動制御することができるドライバ及びその使用方法に関する。
【背景技術】
【０００２】
従来から、液晶表示装置のバックライトや遊技機の電飾として、多くの発光ダイオード（ＬＥＤ：Light Emitted Diode）が使用されているが、このときそれらのＬＥＤをまとめて発光制御するのがＬＥＤドライバ（駆動装置）であり、典型的には、専用のＩＣ（集積回路）として具現化されている。
【０００３】
かかるＬＥＤドライバＩＣにおいては、接続されるＬＥＤの輝度調整を実現するのにパルス幅変調（ＰＷＭ：Pulse Width Modulation）制御がごく一般的に採用されている。図５は、従来のドライバＩＣ１０００Ａの出力端子２近傍の構成と、それにＬＥＤ３１を接続したときの動作を説明するための図である。ここで、各ドライバトランジスタ１６ａ〜１６ｄ（数は任意）にパルス幅変調されたパルス（例えば、同図においては、ディーティ比２５％）が入力される構成となっており、ドライバトランジスタ１６はパルスの立ち上がりでオンし、ハイレベルの間、オンを維持するので、その間各抵抗成分３２ａ〜３２ｄを介して各ＬＥＤ３１ａ〜３１ｄに電流が流れてそれらが点灯する。従って、ディーティ比を変えることにより輝度調整が行えるという駆動制御となる。
【０００４】
図５に示した従来の駆動制御の方法においては、各ドライバトランジスタ１６ａ〜１６ｄに入力される各パルスは、同一タイミングで立ち上がっており、故に、各ドライバトランジスタ１６ａ〜１６ｄは同一タイミングでオンすることとなる。なお、各ドライバトランジスタ１６ａ〜１６ｄごとにデューティ比を異ならせることもできるが、その場合においても、図１（ｂ）に示すように、立ち上がりのタイミングはそれぞれ一致している。
【０００５】
しかしながら、上述の従来の技術においては、パルスの立ち上がりのタイミングで、ドライバＩＣ１０００Ａ内を流れる電流が急激に変化し、それに伴い各ドライバトランジスタ１６ａ〜１６ｄに供給される電圧が変動することによるノイズが発生し、それに伴いＬＥＤへの配線、電源の配線から不要輻射が放出され、ＩＣ外部の基板及びハーネス等へも不要輻射が放出されるという課題があった。特に、それは駆動制御されるＬＥＤの数が多くなればなるほど顕著となる。そこで、かかる課題を解決するために、各ドライバトランジスタに入力されるパルスを時間的にずらして立ち上がるタイミングをずらし、各ドライバトランジスタが同時にオンしないようにする技術が開発されている（例えば、特許文献１及び２参照）。
【０００６】
図６は、その技術を簡単に説明するための図であり、同図においては、例えば４つのドライバトランジスタ１６ａ〜１６ｄについて、一周期を４分割してそれぞれにデューティ比２５％のパルスを割り当てて、各ドライバトランジスタ１６ａ〜１６ｄがオンするタイミングをずらしている。但し、特許文献２にあるように、各パルスのある程度の重なりを許容することもできる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−２６２９６６号公報
【特許文献２】特開２００９−１８８１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述のようなＰＷＭのパルス生成方法によれば、そのパルス発生のためにタイミングをとるための制御系回路が複雑となり、またその規模が大きくなるという欠点がある。
【０００９】
ところで、とりわけ遊技機に使用されるＬＥＤの駆動制御においては、多くのＬＥＤが使用されており、複数のＬＥＤをブロックとして形成し、ＬＥＤドライバの１つの出力端子に、そのブロックを一括で接続して制御するということも行われている。
【００１０】
一方、遊技機においては、近似、一層の遊興効果を高めるために、ＬＥＤドライバのユーザがその出力端子のいくつかを並列的に束ねてＬＥＤを点灯しようとする場合がある。図７は、かかる場合の回路構成を示す図である。なお、同図においては、模式的にＬＥＤ３１ａｄ１つとしているが、前述のブロックのように複数接続されていても構わない。
【００１１】
この場合において、図６に示したように、各ドライバトランジスタ１６ａ〜１６ｄのオンのタイミングをずらしている場合を考える。図６に示したように、各ドライバトランジスタ１６ａ〜１６ｄの最大許容電流が２５ｍＡであって、各出力端子２ａ〜２ｄの個々に、２０ｍＡの負荷となる各ＬＥＤ３１ａ〜３１ｄを接続する場合、当然正常動作となるものの、図７に示したように、出力端子２ａ〜２ｄを束ねて全体で８０ｍＡの負荷となるＬＥＤ３１ａｄを接続した場合、任意の時刻において、オンしているドライバトランジスタは１つしかないので、そのオンしている１つのドライバトランジスタに対して８０ｍＡの全ての負荷が掛かり、オーバーロードであり、破壊の危険性がある。
【００１２】
なお、以上の説明は、ＬＥＤドライバの場合で説明したが、例えばモータのような他の機器を駆動制御するドライバであっても同様の事情がある。
【００１３】
本発明は上述のような事情から為されたものであり、本発明の目的は、簡易な構成で、急激な電流変化を回避してノイズの発生や不要輻射の放出を抑えることができるドライバを提供することにある。また、他の目的は、簡易な構成で、急激な電流変化を回避してノイズの発生や不要輻射の放出を抑えると共に、ユーザの使用態様の多様性に柔軟に対応できるドライバの使用方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明のドライバは、駆動対象が接続される複数の出力端子と、前記複数の出力端子の各々に対応するものであって、パルス幅変調による電流制御により前記駆動対象を駆動制御する複数の制御部と、を備えたドライバであって、前記複数の制御部の各々は、パルス幅変調により生成された、１フレーム期間の頭で立ち上がる又は立ち下がる任意のデューティ比を有するパルスについて、１フレーム置きに反転させて、異なるデューティ比で、立ち上がり又は立ち下がりのタイミングの異なるパルスを生成することで、前記複数の制御部の相互間において、前記電流制御の電流が流れ始めるタイミングを変化させることを要旨とする。
【００１７】
具体的には、前記複数の制御部の各々は、所定の上限カウント値から下限カウント値までを減算的、かつ巡廻的に計数した第１計数値と、その計数と並行して、前記下限カウント値から前記上限カウント値までを加算的、かつ巡廻的に計数した第２計数値を並行出力する計数部と、前記計数部からの前記第１計数値及び前記第２計数値を入力して、それらをカウンタフレーム期間ごとに切り替えて出力する選択器と、第１の入力端子に、前記選択器から出力された計数値を入力すると共に、第２の入力端子に設定デューティ比に対応する値を入力し、それらの入力端子に入力される値を比較し、それらの値の大小に応じて、ロー／ハイレベルの信号を出力する比較器と、前記比較器の出力信号を入力してオン／オフするトランジスタと、を有する。
【００１８】
更に具体的には、前記計数部は、前記第１計数値を出力する第１カウンタと、前記第２計数値を出力する第２カウンタを有する。あるいは、前記計数部は、前記第１計数値を出力する特定カウンタと、その特定カウンタからの前記第１計数値を入力して１を加算して出力する加算器と、その加算器からの値を反転し、その結果を前記第２計数値として出力するインバータとを有する。
【００１９】
加えて、上記目的を達成するため、本発明のドライバは、駆動対象が接続される複数の出力端子と、前記複数の出力端子の各々に対応するものであって、パルス幅変調による電流制御により前記駆動対象を駆動制御する複数の制御部と、を備えたドライバであって、前記複数の出力端子に一対一対応で前記駆動対象を接続する場合には、前記複数の制御部の相互間において、前記パルス幅変調におけるデューティ比を変えることで、前記電流制御の電流が流れ始めるタイミングを変化させるものの、前記複数の出力端子のうちの少なくとも２つを束ねて前記駆動対象を接続する場合には、対応する複数の制御部の相互間においては、前記デューティ比を同一とすることを要旨とする。
また、前記駆動対象は、発光ダイオードであり得る。前記発光ダイオードは、遊技機に使用されるものであり得る。また、特に、前記複数の出力端子の各々に、複数の発光ダイオードが縦並列的に接続されることもあり得る。一方、前記駆動対象は、モータであり得る。
【００２０】
また、上記目的を達成するため、本発明のドライバの使用方法は、駆動対象が接続される複数の出力端子と、前記複数の出力端子の各々に対応するものであって、パルス幅変調による電流制御により前記駆動対象を駆動制御する複数の制御部と、を備え、前記複数の制御部の相互間において、前記パルス幅変調におけるデューティ比を変えることで、前記電流制御の電流が流れ始めるタイミングを変化させるドライバの使用方法であって、前記複数の出力端子のうちの少なくとも２つを束ねて前記駆動対象を接続する場合には、対応する複数の制御部の相互間においては、前記デューティ比を同一とすることを要旨とする。ここで、典型的には、前記駆動対象は、発光ダイオードである。
【発明の効果】
【００２１】
本発明のドライバによれば、簡易な構成で、急激な電流変化を回避してノイズの発生や不要輻射の放出を抑えることができる。また、複数の出力端子のうちの少なくとも２つを束ねて前記駆動対象を接続する場合には、対応する複数の制御部の相互間においては、デューティ比を同一とすることにより、個々の制御部に電流が集中して流れる瞬間が生じることを回避できる。
【００２２】
また、異なるデューティ比で、立ち上がり又は立ち下がりのタイミングの異なるパルスは、パルス幅変調により生成された、１フレーム期間の頭で立ち上がる又は立ち下がる任意のデューティ比を有するパルスについて、１フレーム置きに反転させることで生成できるので、簡易な構成で実現できる。
【００２３】
本発明のドライバの使用方法によれば、簡易な構成で、急激な電流変化を回避してノイズの発生や不要輻射の放出を抑えると共に、ユーザの使用態様の多様性に柔軟に対応できる。特に、ドライバのユーザが、その出力端子のいくつかを束ねて使用する場合にも、それらに係るデューティ比を同一とすることにより、個々の制御部に電流が集中して流れる瞬間が生じることを回避できる。
【図面の簡単な説明】
【００２４】
【図１】本発明のドライバの一実施形態における、ドライバトランジスタに入力されるＰＷＭに係る各パルスと、従来における、ドライバトランジスタに入力されるＰＷＭに係る各パルスの比較を示す図であり、同図（ａ）が本発明の一実施形態を示しており、同図（ｂ）が従来を示している。
【図２】本発明のドライバの一実施形態たるドライバＩＣの構成と、それに各ＬＥＤが接続された状態を示す図である。
【図３】各駆動電流制御回路の構成を示す図である。
【図４】具体例を説明するための図である。
【図５】従来技術を説明するための図である。
【図６】従来技術を説明するための図である。
【図７】従来技術を説明するための図である。
【発明を実施するための形態】
【００２５】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。  
本発明においては、デューティ比を変えることをもってして、パルスの立ち上がり（立ち下がり）のタイミングをずらす、すなわち、ドライバトランジスタのオンするタイミングをずらすことが特徴である。また、いくつかの出力端子を束ねる構成とする場合には、それらの出力端子に対応する各ドライバトランジスタについては、デューティ比を同じとすることをもってして、各ドライバトランジスタを同時オンさせて個々のオーバーロードを回避するということが特徴である。言い換えれば、出力端子を束ねない限りにおいては、デューティ比を変えてパルスの立ち上がりのタイミングをずらすことが得策となる。
【００２６】
図１は、本発明のドライバの一実施形態における、ドライバトランジスタに入力されるＰＷＭに係る各パルスと、従来における、ドライバトランジスタに入力されるＰＷＭに係る各パルスの比較を示す図であり、同図（ａ）が本発明の一実施形態を示しており、同図（ｂ）が従来を示している。
【００２７】
本発明の一実施形態においては、図１（ａ）に示すような、各デューティ比のパルスを生成してドライバトランジスタに入力させることにより、各ドライバトランジスタの同時オンを回避する。なお、図１においては、２０％間隔の離散的な６つのパルス（デューティ比０％及び１００％を含む）を描いているが、これは単に説明の便宜によるものであり、デューティ比０％〜１００％の任意のデューティ比のパルスを生成できる。
【００２８】
図１（ａ）と図１（ｂ）を比較参照すれば分かるように、本発明の一実施形態におけるパルスは、従来におけるパルスをＰＷＭ１フレーム置きに反転させることで生成できることが分かる。従って、本発明の一実施形態におけるパルスにおいては、従来におけるＰＷＭフレームの２つ分の時間長でＰＷＭ１フレームが形成されていると捉えることができる。
【００２９】
図２は、本発明のドライバの一実施形態たるドライバＩＣの構成と、それに各ＬＥＤが接続された状態を示す図である。同図に示したドライバＩＣ１００は、少なくとも、駆動電流制御回路１ａ，１ｂ，・・・と、それらに対応した出力端子２ａ，２ｂ，・・・とを備えている。また、それらの出力端子２ａ，２ｂ，・・・には、各抵抗成分３２ａ，３２ｂ，・・・を有するＬＥＤ３１ａ，３１ｂ，・・・が接続されている。ここで、例えば、出力端子２の数は、２４である。なお、図２に示す場合は、出力端子を束ねない場合を示している。
【００３０】
図３（ａ）は、各駆動電流制御回路１の構成の一例を示す図である。同図に示す駆動電流制御回路１は、少なくとも、第１カウンタ１１及び第２カウンタ１２と、カウンタ選択用レジスタ１３と、第１カウンタ１１及び第２カウンタの出力の各々が２つの入力端子に入力されると共に、カウンタ選択用レジスタ１３の出力が選択制御信号として入力される選択器１４と、選択器１４の出力が第１の入力端子（−）に入力されると共に、設定デューティ比の値が第２の入力端子（＋）に入力される比較器１５と、比較器１５の出力信号が、ベース端子に入力されるドライバトランジスタ１６とを備えている。
【００３１】
ここで、第１カウンタ１１は、従来のＰＷＭ１フレーム期間において上限カウント値として例えば９９の値から下限カウント値として例えば０の値までを減算的に計数すると共に、かつ下限カウント値から上限カウント値に戻るように巡廻的に計数するリングカウンタであり、他方、第２カウンタ１２は、従来のＰＷＭ１フレーム期間（本発明においては、これを「カウンタ１フレーム」と称す）において上記下限カウント値から上記上限カウント値までを加算的に計数すると共に、かつ上限カウント値から下限カウント値に戻るように巡廻的に計数するリングカウンタである。また、カウンタ選択用レジスタ１３は、カウンタ１フレーム期間ごとに、値‘０’と値‘１’とを交互に出力するレジスタである。選択器１４は、カウンタ選択用レジスタ１３から値‘０’が入力されている間は、第１カウンタ１１からの計数値を選択して出力し、一方、カウンタ選択用レジスタ１３から値‘１’が入力されている間は、第２カウンタ１２からの計数値を選択して出力する。従って、比較器１４は、最初のカウンタ１フレーム期間で下限カウント値から上限カウント値（０から９９）までを出力し、次のカウンタ１フレーム期間で上限カウント値から下限カウント値（９９から０）までを出力し、以降これを繰り返すこととなる。
【００３２】
比較器１５は、第１の入力端子に入力される値と、第２の入力端子に入力される値とを比較し、第１の入力端子に入力される値の方が大きいときは、値‘０’（ローレベル）を出力し、逆に、第１の入力端子に入力される値の方が小さいときは、値‘１’（ハイレベル）を出力する。そこで、例えば、第２の入力端子に、設定デューティ比の値として‘８０’が与えられている場合を考える。そこで、最初のカウンタ１フレーム期間においては、前述のように第１カウンタ１１からの計数値を選択して出力するので、比較器１５の第１の入力端子には上限カウント値（９９）から減算されていく値が供給される。従って、比較器１５の出力は、計数値が８０に減算されるまではローレベルを出力し、計数値が７９に達した時点でハイレベルに変化する。また、次のカウンタ１フレーム期間においては、前述のように第２カウンタ１１からの計数値を選択して出力するので、比較器１５の第１の入力端子には下限カウント値（０）から加算されていく値が供給される。従って、比較器１５の出力は、計数値が８０に加算されるまではハイレベルを出力し、計数値が８１に達した時点でローレベルに変化する。その結果、比較器１５の出力は、本発明のＰＷＭ１フレーム期間においては、図１（ａ）のデューティ比８０％で示すパルス波形を出力することとなる。そして、以降、それを繰り返す。なお、他の設定デューティ比にした場合でも同様である。
【００３３】
なお、図３（ａ）に示した一例では、第１カウンタ１１及び第２カウンタ１２の２種類のカウンタを用いた場合を示したが、このような例に限るものではなく、第１カウンタ１１及び第２カウンタ１２の代わりに、図３（ｂ）に示すように、特定カウンタ１７、「＋１」加算器１８、及びインバータ１９からなる組み合わせ回路で構成することで回路構成の一層の簡単化を図ることができる。この場合、２のべき乗のカウント値として６４を使用した場合、一般的には０から６３までのカウント動作を行うものであるが、本例の特定カウンタ１７としては、１つ手前の６２を上限カウント値とし、０から６２までを加算的に計数して戻るように巡廻的に計数するリングカウンタで構成する。一方、特定カウンタ１７は、選択器１４へのカウント値の出力とは別に、同じカウント値を「＋１」加算器１８にも出力する。「＋１」加算器１８は、特定カウンタ１７からの値に１を加え、結果をインバータ１９に出力する。インバータ１９は、入力した値をビット列シリアル信号レベル反転して出力する。その結果、特定カウンタ１７が、選択器１４に０から６２を出力している間に、並行して、インバータ１９は、選択器１４に対して、減算的に６２から０までを出力することとなり、これが巡廻的に繰り返される。
【００３４】
図３（ｂ）に示した他の例においては、比較器１５の第２の入力端子には、設定デューティ比値×０．６３の値を整数化した値を入力させることとなるので、例えば、デューティ比として８０％としたい場合には、第２の入力端子には、‘５０’を入力させる。そこで、最初のカウンタ１フレーム期間においては、前述のように特定カウンタ１７からの計数値を選択して出力するので、比較器１５の第１の入力端子には上限カウント値、すなわち６２から減算されていく値が供給される。従って、比較器１５の出力は、計数値が５０に減算されるまではローレベルを出力し、計数値が４９に達した時点でハイレベルに変化する。また、次のカウンタ１フレーム期間においては、インバータ１９からの計数値を選択して出力するので、比較器１５の第１の入力端子には０から加算されていく値が供給される。従って、比較器１５の出力は、計数値が５０に加算されるまではハイレベルを出力し、計数値が５１に達した時点でローレベルに変化する。その結果、比較器１５の出力は、本発明のＰＷＭ１フレーム期間においては、図１（ａ）のデューティ比８０％のパルス波形とほぼ同様の波形を出力することとなる。そして、以降、それを繰り返す。なお、他の設定デューティ比にした場合でも同様である。
【００３５】
図４は、具体例を説明するための図である。なお、図４においては、図３に示した駆動電流制御回路の構成のうち、比較器１５までの構成を省略し、代わりに、比較器１５までで生成されたパルス波形を示している。
【００３６】
同図に示した具体例では、出力端子２ａ〜２ｄを束ねて、抵抗成分３２ａｄを介したＬＥＤ３１ａｄを接続している。そのとき、出力端子２ａ〜２ｄに対応する駆動電流制御回路１ａ〜１ｄにおいては、例えば共通の８０％デューティ比のパルスを生成している。また、出力端子２ｅ，２ｆの各々に関しては、他と束ねることなく、それぞれ、ＬＥＤ３１ｅとＬＥＤ３１ｆを接続している。そのとき、それぞれに対応する駆動電流制御回路１ｅ，１ｆにおいては、他と異なった６０％と４０％のデューティ比のパルスを生成している。これにより、駆動電流制御回路１ａ〜１ｄと、駆動電流制御回路１ｅと、駆動電流制御回路１ｆとの間の関係においては、デューティ比を変えることにより、同時オンによるＩＣ内での急激な電流変化を回避し、一方、出力端子２ａ〜２ｄを束ねた駆動電流制御回路１ａ〜１ｄの互いの関係においては、デューティ比を同じにしてオン期間を一致させて個々のドライバトランジスタ１６ａ〜１６ｄに電流が集中してしまうことを回避している。
【００３７】
なお、上述した実施形態においては、パルスの立ち上がりでドライバトランジスタがオンする構成としたが、パルスの立ち下がりでドライバトランジスタがオンする構成のものでもよい。
【００３８】
また、説明の途中でも簡単に記したが、図に表された１つのＬＥＤは、物理的な１つのＬＥＤを必ずしも表しているのではなく、複数が縦並列的に接続されたＬＥＤ群でもあり得るものである。
【００３９】
更に、上述の実施形態では、駆動する対象をＬＥＤとしたが、これに限られることはなく、例えばモータを駆動するようなドライバについても適用できる。
【００４０】
本発明のドライバの一実施形態によれば、デューティ比を変えることをもってして、各ドライバトランジスタ１６の同時オンを回避している。これによりドライバＩＣ１００内での急激な電流変化を回避し、ノイズの発生源を除いている。これは例えば図３に示したような簡易な回路で構成できる。
【００４１】
また、いくつかの出力端子２を束ねて使用する場合には、それらに対応する駆動電流制御回路１の互いの関係においては、デューティ比を同じにしてオン期間を一致させ、個々のドライバトランジスタ１６に電流が集中する瞬間が生じることを回避している。
【産業上の利用可能性】
【００４２】
本発明のドライバ及びその使用方法は、遊技機、各種電飾機器、バックライト等のＬＥＤや、モータを駆動するときに適用できる。
【符号の説明】
【００４３】
１００  ドライバＩＣ
１  駆動電流制御回路
１１  第１カウンタ
１２  第２カウンタ
１３  カウンタ選択用レジスタ
１４  選択器
１５  比較器
１６  ドライバトランジスタ
１７  特定カウンタ
１８  ＋１加算器
１９  インバータ
２  出力端子
３１  ＬＥＤ
３２  抵抗成分
１０００Ａ，１０００Ｂ  ドライバＩＣ
【図１】
0005515026.tif 000002
【図２】
0005515026.tif 000003
【図３】
0005515026.tif 000004
【図４】
0005515026.tif 000005
【図５】
0005515026.tif 000006
【図６】
0005515026.tif 000007
【図７】
0005515026.tif 000008