(57)【特許請求の範囲】
【請求項１】
少なくとも１つの主要面上に配置された、複数の導電パッドを有する基板と、
少なくとも、関連する導電パッドに電気的かつ機械的に接続された第１電源電極と、関連する導電パッドに電気的かつ機械的に接続された第２電源電極とを有する双方向化合物半導体部品と、
前記双方向化合物半導体部品の第１電源電極に電気的に接続された第１電源電極と、少なくとも１つの導電パッドおよび前記双方向化合物半導体部品の一方の制御電極に電気的かつ機械的に接続される第２電源電極とを有する第１電力半導体素子と、
前記双方向化合物半導体部品の第２電源電極に電気的に接続された第１電源電極と、少なくとも１つの導電パッドおよび前記双方向化合物半導体部品の他方の制御電極に電気的かつ機械的に接続された第２電源電極とを有する第２電力半導体素子とを備え、
前記双方向化合物半導体部品、前記第１電力半導体素子、および前記第２電力半導体素子は、前記パッケージ内で電気的にカスコード接続されている半導体パッケージ。
【請求項２】
前記第１および第２電力半導体素子は、電力ＭＯＳＦＥＴであり、前記双方向化合物半導体部品は、III族窒化物ベースの双方向電力半導体素子である請求項１に記載の半導体パッケージ。
【請求項３】
前記第１電力半導体素子の第１電源電極を、前記双方向化合物半導体部品の第１電源電極に電気的に接続している第１ヒートシンクと、前記第２電力半導体素子の第１電源電極を、前記双方向化合物半導体部品の第２電源電極に電気的に接続している第２ヒートシンクとをさらに備える請求項１に記載の半導体パッケージ。
【請求項４】
前記第１および第２電力半導体素子、ならびに前記双方向化合物半導体部品の周りに配置されている成形ケースをさらに備える請求項３に記載の半導体パッケージ。
【請求項５】
前記第１および第２ヒートシンクは、前記成形ケースを通って露出している請求項４に記載の半導体パッケージ。
【請求項６】
前記第１および第２ヒートシンクは、前記成形ケースに封入されている請求項４に記載の半導体パッケージ。
【請求項７】
カスコード構成でワイヤー無しで接続される双方向化合物半導体部品、第１電力半導体素子、および第２電力半導体素子を含むマルチチップ回路を備え、
前記双方向化合物半導体部品は、
前記第１電力半導体素子のソース電極に結合された一方のゲート電極と、
前記第２電力半導体素子のソース電極に結合された他方のゲート電極と、
前記第１および第２電力半導体素子のドレイン電極にそれぞれ結合された第１および第２電源電極と、を含む半導体パッケージ。
【請求項８】
前記双方向化合物半導体部品に熱的に結合され、前記第１および第２電力半導体素子の少なくとも１つを、前記双方向化合物半導体部品に電気的に接続する、少なくとも１つのヒートシンクをさらに備える請求項７に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、「双方向エンハンスメントモードＣＳＣ  ＦＥＴパッケージング」という発明の名称の２００５年９月２１日に提出の米国仮特許願第６０／７１９２４２号に関連するものである。
【０００２】
本発明は、半導体パッケージ、より詳細には電力半導体パッケージに関する。
【背景技術】
【０００３】
ワイヤーボンドは、典型的な半導体パッケージに使用され、パッケージ内に収容された半導体素子の電極を、そこに収容された他の素子の電極あるいはリードまたは導電パッドに相互接続する。
【特許文献１】米国特許出願第１１／０５６０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ワイヤーボンドを用いる場合の大きい欠点は、抵抗の増大である。パッケージ全体の抵抗を減らすことは、望ましいことである。
【０００５】
さらに、半導体素子の性能を改善するために、パッケージ内に収容された半導体素子から、できるだけ多くの熱を引き出すことが望ましい。
【０００６】
さらに、パッケージの点有空間を小とすることが望ましい。
【課題を解決するための手段】
【０００７】
本発明の一実施形態による半導体パッケージは、その少なくとも１つの主要面に配置された複数の導電パッドを有する基板と、関連する導電パッドに、電気的かつ機械的に接続されている少なくとも第１電源電極を有する双方向化合物半導体部品と、化合物半導体部品の第１電源電極に電気的に接続されている第１電源電極を有する第１電力半導体素子と、少なくとも１つの導電パッドに、電気的かつ機械的に接続されている第２電源電極とを含み、第２電力半導体は、化合物半導体部品の第２電源電極に電気的に接続される第１電源電極と、少なくとも１つの導電パッドに、電気的かつ機械的に接続される第２電源電極とを有し、双方向化合物半導体部品、第１電力半導体素子、および第２電力半導体素子は、パッケージ内で電気的にカスコード接続されている。
【０００８】
好ましい実施形態では、第１および第２電力半導体素子は、電力ＭＯＳＦＥＴであり、双方向化合物電力半導体素子は、III族窒化物ベースの双方向電力半導体素子である。
【０００９】
本発明によるパッケージは、第１電力半導体素子の第１電源電極を、化合物半導体部品の第１電源電極に電気的に接続する第１ヒートシンクと、第２電力半導体素子の第１電源電極を、化合物半導体部品の第２電源電極に電気的に接続する第２ヒートシンクとをさらに含んでいるのがよい。第１ヒートシンクおよび第２ヒートシンクは、化合物半導体部品に熱的に結合されることが好ましい。
【００１０】
本発明によるパッケージは、第１および第２半導体素子、ならびに化合物半導体部品の周りに配置される成形ケースを、さらに含んでいるのがよい。
【００１１】
本発明の一実施形態では、ヒートシンクは、成形ケースを通って露出されている。
【００１２】
本発明の別の実施形態では、ヒートシンクは、成形ケースに封入されている。
【００１３】
本発明の他の特徴および利点については、添付図面に基づく本発明の次の説明により明らかになると思う。
【００１４】
本明細書で用いる化合物半導体部品（ＣＳＣ）は、III族窒化物ベースの電力半導体素子、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、金属絶縁体半導体ＨＥＭＴ（ＭＩＳＨＥＭＴ）、金属酸化膜半導体（ＭОＳＨＥＭＴ）、および同種の素子を含むヘテロ接合型半導体素子を指す。
【００１５】
他に指示しない限り、本明細書で用いる電力半導体素子は、単一物質半導体素子、例えばシリコンベースの電力半導体素子（例えばシリコンベースまたは炭化ケイ素ベースのＭОＳＦＥＴ）などを指す。
【発明を実施するための最良の形態】
【００１６】
図１Ａ、図１Ｂ、図２、および図３に示す、本発明の第１実施形態による半導体パッケージは、基板１０と、第１電力半導体素子１２（例えばシリコンベースの電力ＭＯＳＦＥＴ）と、第２電力半導体素子１４（例えばシリコンベースの電力ＭＯＳＦＥＴ）と、双方向ＣＳＣ１６（例えばIII族窒化物ベースの双方向ＨＥＭＴ）と、第１ヒートシンクコネクタ１８と、第２ヒートシンクコネクタ２０８と、成形ケース２２（より良く分かるように、図１Ｂでは透けて見えるように表わしてある）とを備えている。
【００１７】
基板１０の一表面には、複数の導電パッド２４が設けられている。第１電力半導体素子１２の第１電源電極２６（例えばソース電極）は、はんだ、導電性エポキシ（例えば銀エポキシ）、または同種の材料からなる、導電性接着剤２８の層を用いて、少なくとも１つの関連する導電パッド２４に、電気的かつ機械的に接続されている。
【００１８】
第２電力半導体素子１４の第１電源電極２６（例えばソース電極）は、少なくとも１つの関連する導電パッド２４に、電気的かつ機械的に結合されている。特に示されないけれども、各電力半導体素子１２、１４の制御電極３０（図４、図５参照）（例えばゲート電極）もまた、関連する導電パッド２４に、電気的かつ機械的に接続されていることに留意する必要がある。
【００１９】
双方向ＣＳＣ１６は、複数の電源電極３２、３４と、ゲート電極３６、３８（図６参照）とを含んでいる。双方向ＣＳＣの例は、本出願の譲受人に譲渡された特許文献１に開示されている。
【００２０】
各電源電極３２、３４は、電流の方向に応じてソースまたはドレインとしての機能を果たすことができる。双方向ＣＳＣ１６は、ワイヤーボンディングを排除するために、銅バンプや、はんだバンプなどを、その電極上に有していることが好ましい。１つの好ましい例として、電源電極３２、３４を逆方向に配置してもよい。
【００２１】
各電源電極３２、３４は、導電性接着剤２８の層を用いて、関連する導電パッド２４に、電気的かつ機械的に結合されている。同様に、各ゲート電極３６、３８は、図示はしていないけれども、関連する導電パッド２４に、電気的かつ機械的に結合されている。
【００２２】
第１ヒートシンクコネクタ１８は、導電性接着剤２８（例えば、はんだまたは導電性エポキシ）の層を用いて、第１電力半導体素子１２の第２電源電極４０に、電気的かつ機械的に結合され、かつ導電性接着剤２８の層を用いて、導電パッド２４に電気的かつ機械的に接続されている突出部分４１を有する。
【００２３】
従って、第１ヒートシンクコネクタ１８は、第１電力半導体素子１２の第２電源電極４０を双方向ＣＳＣ１６の電源電極（例えば電源電極３２）の１つに、電気的に接続している。例えば、導電パッド４２は、関連する導電パッド２４に電気的に接続され、電源電極（例えば電源電極３２）は、基板を通して、あるいは基板面上の銅配線などを通して、導電パッド２４に電気的に接続されている。第１ヒートシンクコネクタ１８は、熱伝導性物体４４を通して、双方向ＣＳＣ１６の裏面に熱的に結合されることが好ましい。
【００２４】
第２ヒートシンクコネクタ２０もまた、突出部分４１を有し、この突出部分は、導電パッド４３に電気的かつ機械的に結合され、それによって、第２電力半導体素子１４（これは、導電性接着層２８によって、第２ヒートシンク２０に電気的かつ機械的に結合される）の第２電源電極４０は、導電パッド４３と類似または同じ方法で、導電パッド４３を通して、双方向ＣＳＣ１６の他の電源電極３４に電気的に接続されている。
【００２５】
第２ヒートシンクコネクタ２０もまた、双方向ＣＳＣ１６の裏面に層４４を通して、熱的に結合されていることにも留意されたい。
【００２６】
基板１０は、外部接続のために複数の端子４８、４９、５０、５１、５２、５３をさらに備えている。各端子は、コネクタ、または基板１０の本体を通って延びるバイア（図示せず）を用いて、少なくとも１つの関連する導電パッド２４、４２、４３に接続され、それによって、パッケージの占有空間を小としている。
【００２７】
従って、電源端子４８は、第１電力半導体素子１２の第１電源電極２６に接続される導電パッド２４に接続され、電源端子５０は、パッド２４に電気的に接続され、従って、第１電力半導体素子１２の第２電源電極（および電源電極、例えば双方向ＣＳＣ１６の電極３２）に接続され、制御端子５２は、第１電力半導体素子１２の制御電極３０に、電気的かつ機械的に接続される導電パッドに電気的に接続されている。
【００２８】
同様に、電源端子４９は、第２電力半導体素子１４の第１電源電極２６に接続される導電パッド２４に接続され、電源端子５１は、パッド４３に電気的に接続され、従って、第２電力半導体素子１４の第２電源電極（および電源電極、例えば双方向ＣＳＣ１６の電極３４）に接続され、制御端子５３は、第２電力半導体素子１４の制御電極３０に、電気的かつ機械的に接続される導電パッドに、電気的に接続されている。
【００２９】
本発明の第１実施形態においては、成形ケース２２には、双方向ＣＳＣ１６、第１および第２電力素子１２、１４、ならびに第１および第２ヒートシンクコネクタ１８、２０が封入されている。
【００３０】
半導体素子１２、１４、１６は、ワイヤーボンドを用いずに相互接続すると有利であることに留意する必要がある。また、熱は、半導体素子１２、１４、１６の両面から引き出され、それによって、両面冷却が達成されることにも留意する必要がある。
【００３１】
図４、図５に示すように、各電力半導体素子１２、１４の制御電極３０（例えばゲート電極）、第１電源電極２６（例えばソース電極）、および第２電源電極４０（例えばドレイン電極）は、ワイヤーボンド無しの接続を可能とするために、はんだ付け可能とすることが好ましいことに留意する必要がある。
【００３２】
ソルダレジストとしての機能を果たすことが好ましいパッシベーション物体４６は、第１電源電極２６と制御電極３０との間に配置されて、素子を保護し、リフロー中のはんだなどの侵入に因るアセンブリ中の短絡を防止する。
【００３３】
図７〜図１０に示す、本発明による半導体パッケージは、先ず、図７および図８に示すように、第１および第２電力半導体素子１２、１４および双方向ＣＳＣ１６を、基板１２の導電パッド２４に電気的かつ機械的に取り付けることによって製造される。
【００３４】
その後、導電性接着剤２８（例えばはんだ）は、図９に示すように、第１および第２電力半導体素子１２、１４の第２電源電極４０上に施される。次に、図１０に示すように、熱的物体４４は、双方向ＣＳＣ１６の裏面に施される。最後に、第１および第２ヒートシンク１８、２０は、上述したように取り付けられ、成形ケース２２はアセンブリに供される。
【００３５】
図１１に示す、第２実施形態においては、ヒートシンクコネクタ１８、２０は、双方向ＣＳＣ１６のほぼ裏面全体を覆うために、互いに対向する代わりに、並んで配置されている。
【００３６】
図１２に示すように、第２実施形態において、ヒートシンクコネクタ１８、２０は、双方向ＣＳＣ１６のほぼ裏面全体を覆う一方で、拡大された熱放散面積を提供するために、Ｌ字形の上部形状とすることができる。
【００３７】
図１３に示す、本発明の第４実施形態においては、成形ケース２２の一部は、第１および第２ヒートシンクコネクタ１８、２０の裏面の少なくとも一部、好ましくは裏面全体を露出させるために除去される。
【００３８】
以上本発明を、その特定の実施形態に関して説明したが、多くの他の変形例や変更態様、および他の用途が、当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によってではなく、添付の特許請求の範囲によってのみ限定されるべきものである。
【図面の簡単な説明】
【００３９】
【図１Ａ】本発明によるパッケージに配置される双方向ＣＳＣ、および電力半導体素子の回路図である。
【図１Ｂ】本発明の第１実施形態による半導体パッケージの平面図である。
【図２】図１Ｂの線２−２に沿って、矢印方向に見た断面図である。
【図３】図１Ｂの線３−３に沿って、矢印方向に見た断面図である。
【図４】本発明によるパッケージ内で使用される電力半導体素子の例の平面図である。
【図５】図４の線５−５に沿って矢印方向に見た断面図である。
【図６】本発明によるパッケージ内で使用される双方向ＣＳＣの平面図である。
【図７】本発明によるパッケージ内で使用される基板の平面図である。
【図８】電力半導体素子および双方向ＣＳＣを基板に組み立てた後の図７の基板の平面図である。
【図９】はんだを施した後の図８に示すアセンブリである。
【図１０】熱伝導性物体を双方向ＣＳＣの裏面に施した後の図９に示すアセンブリである。
【図１１】本発明の第２実施形態の平面図である。
【図１２】本発明の第３実施形態の平面図である。
【図１３】本発明の第４実施形態の断面図である。
【符号の説明】
【００４０】
１０  基板
１２  第１電力半導体素子
１４  第２電力半導体素子
１６  双方向ＣＳＣ
１８  第１ヒートシンクコネクタ
２０  第２ヒートシンクコネクタ
２２  成形ケース
２４  導電パッド
２６  第１電源電極
２８  導電性接着剤２８
３０  制御電極
３２  電源電極
３４  電源電極
３６  ゲート電極
３８  ゲート電極
４０  第２電源電極
４１  突出部分
４２  導電パッド
４３  導電パッド
４４  熱伝導性物体
４８  電源端子
４９  電源端子
５０  電源端子
５１  電源端子
５２  制御端子
５３  制御端子
【図１Ａ】
0005558714.tif 000002
【図１Ｂ】
0005558714.tif 000003
【図２】
0005558714.tif 000004
【図３】
0005558714.tif 000005
【図４】
0005558714.tif 000006
【図５】
0005558714.tif 000007
【図６】
0005558714.tif 000008
【図７】
0005558714.tif 000009
【図８】
0005558714.tif 000010
【図９】
0005558714.tif 000011
【図１０】
0005558714.tif 000012
【図１１】
0005558714.tif 000013
【図１２】
0005558714.tif 000014
【図１３】
0005558714.tif 000015