(57)【特許請求の範囲】
【請求項１】
第１の導電層と、
前記第１の導電層上の、有機化合物を含む層と、
前記有機化合物を含む層上の、第２の導電層と、を有し、
前記第１の導電層及び前記第２の導電層のうち少なくとも一方の上面形状は、円形の空間を有する形状であることを特徴とする半導体装置。
【請求項２】
第１の導電層と、
前記第１の導電層上の、有機化合物を含む層と、
前記有機化合物を含む層上の、第２の導電層と、を有し、
前記第１の導電層及び前記第２の導電層のうち少なくとも一方の上面形状は、円形の空間を有する円形であることを特徴とする半導体装置。
【請求項３】
第１の導電層と、
前記第１の導電層上の、有機化合物を含む層と、
前記有機化合物を含む層上の、第２の導電層と、を有し、
前記第１の導電層及び前記第２の導電層のうち少なくとも一方の上面形状は、円形の空間を有する楕円形であることを特徴とする半導体装置。
【請求項４】
第１の導電層と、
前記第１の導電層上の、開口部を有する隔壁と、
前記第１の導電層上の、前記開口部に設けられた有機化合物を含む層と、
前記有機化合物を含む層上の、第２の導電層と、を有し、
前記開口部における、前記第１の導電層及び前記第２の導電層のうち少なくとも一方の上面形状は、円形の空間を有する形状であることを特徴とする半導体装置。
【請求項５】
第１の導電層と、
前記第１の導電層上の、開口部を有する隔壁と、
前記第１の導電層上の、前記開口部に設けられた有機化合物を含む層と、
前記有機化合物を含む層上の、第２の導電層と、を有し、
前記開口部における、前記第１の導電層及び前記第２の導電層のうち少なくとも一方の上面形状は、円形の空間を有する円形であることを特徴とする半導体装置。
【請求項６】
第１の導電層と、
前記第１の導電層上の、開口部を有する隔壁と、
前記第１の導電層上の、前記開口部に設けられた有機化合物を含む層と、
前記有機化合物を含む層上の、第２の導電層と、を有し、
前記開口部における、前記第１の導電層及び前記第２の導電層のうち少なくとも一方の上面形状は、円形の空間を有する楕円形であることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記第１の導電層及び前記第２の導電層のうち少なくとも一方の、長径方向の長さと短径方向の長さとの比が３以上であることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記第１の導電層及び前記第２の導電層のうち少なくとも一方の面積と、前記第１の導電層及び前記第２の導電層のうち少なくとも一方と周辺の長さが等しい正方形の面積との比が０．７５以下であることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
前記第１の導電層と前記有機化合物を含む層との間、または、前記第２の導電層と前記有機化合物を含む層との間に絶縁層を有することを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、
前記第１の導電層又は前記第２の導電層と電気的に接続されたトランジスタを有し、
前記トランジスタは、酸化物半導体を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶素子を有する半導体装置、及び半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、特に、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップともよばれる）等が企業内、市場等で導入され始めている。
【０００３】
これらの半導体装置の多くは、シリコン（Ｓｉ）等の半導体基板を用いた回路（以下、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップとも記す）とアンテナとを有し、当該ＩＣチップは記憶回路（以下、メモリとも記す）や制御回路等から構成されている。また、制御回路や記憶回路等に有機化合物を用いた有機薄膜トランジスタ（以下、ＴＦＴとも記す）や有機メモリ等を用い、開発が盛んに行われている（例えば特許文献１参照。）。
【特許文献１】特開平７−２２６６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、一対の電極間に有機化合物を設けて記憶素子を形成する有機化合物を用いた記憶回路において、記憶回路の大きさによっては、有機化合物層の膜厚が厚いと、電流が流れにくくなり駆動電圧が上昇してしまうという問題があり、一方有機化合物層の膜厚が薄いと、ゴミや電極層表面の凹凸形状の影響を受けやすくなり、メモリの特性（書き込み電圧など）にバラツキが生じる、正常な書き込みができないなどという問題がある。
【０００５】
よって、本発明は、より高信頼性の半導体装置を装置や工程を複雑化することなく、歩留まりよく作製できる技術を提供することも目的とする。
【課題を解決するための手段】
【０００６】
本発明では、記憶素子として一対の電極として機能する導電層間に有機化合物層を設ける記憶素子を用いる。記憶素子の形状は第１の電極層、有機化合物層、及び第２の電極層との積層構造によって決定する。発明者らは、２μｍ×２μｍ、３μｍ×３μｍ、５μｍ×５μｍという大きさの異なる記憶素子を１０２４個ずつ作製し、それぞれの記憶素子に書き込み電圧を印加し、電気的に書き込みを行った。各大きさの記憶素子において、書き込みに失敗した記憶素子の個数を総数（１０２４個）で割り、書き込み失敗率を算出した。また、書き込み電圧も８Ｖ、９Ｖ、１０Ｖ、１１Ｖ、１２Ｖと変化させ、それぞれの電圧値において、各大きさの記憶素子の書き込み失敗率Ｐｆ（％）を算出した。書き込み電圧と各大きさの記憶素子の書き込み失敗率Ｐｆの関係を図１５（Ａ）に示す。また記憶素子の構造は、第１の導電層、絶縁層、有機化合物層、及び第２の導電層の積層構造とし、第１の導電層として膜厚１００ｎｍのチタン膜、絶縁層として膜厚１ｎｍのフッ化カルシウム膜（ＣａＦ２）、有機化合物層として膜厚１０ｎｍのα−ＮＰＤ膜を積層し、第２の導電層として膜厚２００ｎｍのアルミニウム膜を形成した。
【０００７】
図１５（Ａ）は、書き込み電圧に対するそれぞれの記憶素子の書き込み失敗率Ｐｆを示している。図１５（Ａ）乃至図１５（Ｃ）において、菱形のドットは２μｍ×２μｍの大きさの記憶素子、四角形のドットは３μｍ×３μｍの大きさの記憶素子、三角形のドットは５μｍ×５μｍの大きさの記憶素子の書き込み電圧に対する書き込み失敗率である。
【０００８】
図１５（Ａ）において、各大きさの記憶素子において、書き込み電圧が大きくなるにつれ、書き込み失敗率は低下する傾向が見られたが、その低下状態にはばらつきがあり、各記憶素子の書き込み電圧に対する書き込み失敗率の描く直線もずれており重なっていなかった。
【０００９】
次に、大きさの異なる記憶素子のデータに対して規格化を行った。規格化は、辺の長さと面積の大きさでそれぞれ行い、辺の長さでデータを規格化し再プロットしたグラフが図１５（Ｂ）であり、面積でデータを規格化し再プロットしたグラフが図１５（Ｃ）である。以下規格化の方法を詳細に説明する。
【００１０】
５μｍ×５μｍの記憶素子の周辺の長さは、３μｍ×３μｍの記憶素子５／３個分の辺の長さに対応する。このように５μｍ×５μｍの記憶素子一個分の周辺の長さは、辺Ｌの長さの記憶素子の５／Ｌ個分に対応する。記憶素子の書き込み失敗率はＰｆなので、各大きさの記憶素子はその辺の長さにおいて規格化され、辺規格化書き込み失敗率（以下、Ｐｆｄともいう）はＰｆ（５／Ｌ）（％）となる。各大きさの記憶素子において、書き込み電圧（Ｖ）と辺規格化書き込み失敗率Ｐｆｄ（Ｐｆ（５／Ｌ）（％））の関係を図１５（Ｂ）に示す。
【００１１】
同様に各記憶素子のデータに対して面積で規格化を行った。５μｍ×５μｍの記憶素子の面積の大きさは、３μｍ×３μｍの記憶素子（５／３）２個分の面積の大きさに対応する。このように５μｍ×５μｍの記憶素子一個分の面積の大きさは、辺Ｌの長さの記憶素子の（５／Ｌ）２個分に対応する。記憶素子の書き込み失敗率はＰｆなので、各大きさの記憶素子はその面積の大きさにおいて規格化され、面積規格化書き込み失敗率（以下、Ｐｆｓともいう）はＰｆを（５／Ｌ）２乗したものとなる。各大きさの記憶素子において、書き込み電圧（Ｖ）と面積規格化書き込み失敗率Ｐｆｓ（Ｐｆの（５／Ｌ）２乗（％））の関係を図１５（Ｃ）に示す。
【００１２】
図１５（Ｂ）の各記憶素子のデータをその辺の長さで規格化したグラフは、２μｍ×２μｍ、３μｍ×３μｍ、５μｍ×５μｍにおいて、書き込み電圧に対してほぼ同じような書き込み失敗率Ｐｆｄを示している。一方、図１５（Ｃ）の各記憶素子のデータを面積で規格化したグラフは、規格化前のデータである図１５（Ａ）と同様に、各大きさの記憶素子において、書き込み電圧に対する書き込み失敗率Ｐｆｓの低下状態にはばらつきがあり、各記憶素子の書き込み電圧に対する書き込み失敗率Ｐｆｓの描く直線にもずれが生じている。各大きさの記憶素子において、辺で規格化することにより、各記憶素子のデータにばらつきが減少したことから、記憶素子の書き込みの失敗率は、面積の大きさではなく、周辺の長さに大きく影響を受けることがわかった。
【００１３】
よって、本発明は、同面積の記憶素子の形状において、周辺の長さに着目した形状を提案する。本発明では、記憶素子Ｂにおいて、記憶素子Ｂの形状を同面積の長方形（正方形でもよい）にする場合、その長辺（ｂ）と短辺（ａ）の比（Ｘ＝ｂ／ａ）が大きい方が好ましい。本発明では、長辺と短辺との比（Ｘ）が、３以上が好ましく、６以上がより好ましい。記憶素子Ｂと同じ周辺の長さ（ｄＢ＝２ａ＋２ｂ）の正方形である記憶素子Ａを考えると、正方形である記憶素子Ａの一辺の長さｄＡは、ｄＡ＝（ａ＋ｂ）／２となり、正方形である記憶素子Ａの面積ＳＡはＳＡ＝（（ａ＋ｂ）／２）２となる。一方、記憶素子Ｂの面積ＳＢはＳＢ＝ａｂであるので、長辺と短辺の比（Ｘ）が３以上の場合、正方形である記憶素子Ａの面積ＳＡに対する記憶素子Ｂの面積ＳＢの比であるＹ（Ｙ＝ＳＢ／ＳＡ）は、０．７５以下となり、さらに長辺と短辺の比（Ｘ）が６以上の場合、正方形である記憶素子Ａの面積ＳＡに対する記憶素子Ｂの面積ＳＢの比であるＹは０．５以下となる。
【００１４】
なお、本明細書において、記憶素子と同じ面積、かつ同じ周辺の長さの長方形の長辺と短辺との比とは、長辺の長さを短辺の長さで割ったものである。同様に、記憶素子の面積と、記憶素子と同じ周辺の長さの正方形の面積との比とは、記憶素子の面積を記憶素子と同じ周辺の長さの正方形の面積で割った値である。
【００１５】
本発明では、記憶素子として一対の電極として機能する導電層（第１の導電層及び第２の導電層）間に有機化合物層を設ける記憶素子を用いる。よって、記憶素子は少なくとも第１の導電層、有機化合物層、及び第２の導電層を含む積層領域であり、記憶素子の形状とは、その積層体の形状である。よって、記憶素子の形状は、第１の導電層、有機化合物層、第２の導電層それぞれの形状によって制御することができる。また、第１の導電層上に隔壁となる絶縁層を選択的に形成し、第１の導電層上に接して形成する有機化合物層の領域を選択的に制御することもできる。
【００１６】
本発明では、記憶素子の形状として周辺に凹凸部を有するような矩形、単数または複数の屈曲部を有するジグザグ形状、櫛形、内部に開口（空間）を有するような輪状（リング状、輪っか型、所謂ドーナツ型）などの形状を用いる。また、長方形（正方形）に切り込み（切り欠き）を有する形状でもよい。また、長辺と短辺比が大きい長方形、長径と短径との比が大きい楕円形なども用いることができる。
【００１７】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いた記憶素子を有する集積回路や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。
【００１８】
本発明の半導体装置の一は、第１の導電層と第２の導電層との間に、有機化合物層を含む記憶素子を有し、第１の導電層及び第２の導電層のうち少なくとも一方の上面形状は屈曲している。
【００１９】
本発明の半導体装置の一は、第１の導電層と第２の導電層との間に、有機化合物層を含む記憶素子を有し、第１の導電層及び第２の導電層のうち少なくとも一方の上面形状は櫛歯状である。
【００２０】
本発明の半導体装置の一は、第１の導電層と第２の導電層との間に、有機化合物層を含む記憶素子を有し、第１の導電層及び第２の導電層のうち少なくとも一方の上面形状は輪状である。
【００２１】
本発明の半導体装置の一は、第１の導電層と第２の導電層との間に、有機化合物層を含む記憶素子を有し、第１の導電層及び第２の導電層のうち少なくとも一方の上面形状は切り込みを有する矩形形状である。
【００２２】
本発明の半導体装置の一は、第１の導電層と、第１の導電層上に開口を有する絶縁層と、第１の導電層上の開口に有機化合物層と、有機化合物層上に第２の導電層とを含む記憶素子を有し、開口の上面形状は屈曲している。
【００２３】
本発明の半導体装置の一は、第１の導電層と、第１の導電層上に開口を有する絶縁層と、第１の導電層上の開口に有機化合物層と、有機化合物層上に第２の導電層とを含む記憶素子を有し、開口の上面形状は櫛歯状である。
【００２４】
本発明の半導体装置の一は、第１の導電層と、第１の導電層上に開口を有する絶縁層と、第１の導電層上の開口に有機化合物層と、有機化合物層上に第２の導電層とを含む記憶素子を有し、開口の上面形状は輪状である。
【００２５】
本発明の半導体装置の一は、第１の導電層と、第１の導電層上に開口を有する絶縁層と、第１の導電層上の開口に有機化合物層と、有機化合物層上に第２の導電層とを含む記憶素子を有し、開口の上面形状は切り込みを有する矩形形状である。
【００２６】
本発明の半導体装置の作製方法の一は、上面形状が屈曲している第１の導電層を形成し、屈曲している第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の導電層を形成して上面形状が屈曲している記憶素子を作製する。
【００２７】
本発明の半導体装置の作製方法の一は、上面形状が櫛歯状の第１の導電層を形成し、櫛歯状の第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の導電層を形成して上面形状が櫛歯状の記憶素子を作製する。
【００２８】
本発明の半導体装置の作製方法の一は、上面形状が輪状の第１の導電層を形成し、輪状の第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の導電層を形成して上面形状が輪状の記憶素子を作製する。
【００２９】
本発明の半導体装置の作製方法の一は、上面形状が切り込みを有する矩形形状の第１の導電層を形成し、輪状の第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の導電層を形成して上面形状が切り込みを有する矩形形状の記憶素子を作製する。
【００３０】
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層上に上面形状が屈曲している開口を有する絶縁層を形成し、第１の導電層上の屈曲している開口に有機化合物層を形成し、有機化合物層上に第２の導電層を形成して上面形状が屈曲している記憶素子を作製する。
【００３１】
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層上に上面形状が櫛歯状の開口を有する絶縁層を形成し、第１の導電層上の櫛歯状の開口に有機化合物層を形成し、有機化合物層上に第２の導電層を形成して上面形状が櫛歯状の記憶素子を作製する。
【００３２】
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層上に上面形状が輪状の開口を有する絶縁層を形成し、第１の導電層上の開口に有機化合物層を形成し、有機化合物層上に第２の導電層を形成して上面形状が輪状の記憶素子を作製する。
【００３３】
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層上に上面形状が切り込みを有する矩形形状の開口を有する絶縁層を形成し、第１の導電層上の開口に有機化合物層を形成し、有機化合物層上に第２の導電層を形成して上面形状が切り込みを有する矩形形状の記憶素子を作製する。
【００３４】
上記半導体装置において、半導体装置の書きこみ後、第１の導電層と第２の導電層とは一部接する、または、有機化合物層の膜厚が変化する場合がある。
【発明の効果】
【００３５】
本発明により、記憶素子の特性がバラつかずに安定化し、正常な書き込みを行うことができる。よって、より高信頼性の半導体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。
【発明を実施するための最良の形態】
【００３６】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００３７】
（実施の形態１）
本実施の形態では、本発明を適用した記憶素子を、図１を用いて説明する。
【００３８】
本発明は、同面積の記憶素子の形状において、記憶素子の周辺の長さに着目した形状を提案する。まず第１の導電層、有機化合物層、及び第２の導電層を含んで構成される記憶素子Ｂを考える。
【００３９】
面積ＳＢがＳＢ＝ａｂである記憶素子Ｂと同面積の長方形において、短辺ａ及び長辺ｂの長方形（正方形でもよい）とすると、その長方形の周辺の長さｄＢはｄＢ＝２ａ＋２ｂとなる。記憶素子Ｂと同じ周辺の長さである正方形の記憶素子Ａを考えると、記憶素子Ａの一辺の長さｄＡは、ｄＡ＝（ａ＋ｂ）／２となり、記憶素子Ａは正方形であるので面積ＳＡはＳＡ＝（（ａ＋ｂ）／２）２となる。
【００４０】
記憶素子Ａと記憶素子Ｂの面積を比較する。記憶素子Ａの面積ＳＡはＳＡ＝（（ａ＋ｂ）／２）２、記憶素子Ｂの面積ＳＢはＳＢ＝ａｂである。正方形である記憶素子Ａの面積ＳＡに対する記憶素子Ｂの面積ＳＢの比であるＹは、Ｙ＝ＳＢ／ＳＡ＝ａｂ／（（ａ＋ｂ）／２）２となり、記憶素子Ｂの長辺ｂと短辺ａの比ｂ／ａをＸ（Ｘ＝ｂ／ａ）とすると、Ｙ＝４Ｘ／（Ｘ＋１）２となる。記憶素子Ｂの長辺ｂと短辺ａの比Ｘと、記憶素子Ａに対する記憶素子Ｂの面積比Ｙの関係を図９に示す。なお、長辺ｂ＞短辺ａなので、比Ｘは１以上となる。
【００４１】
図９で示すように、記憶素子Ｂの面積と、周辺の長さが等しい正方形の記憶素子Ａの面積の比Ｙは、長辺と短辺の比Ｘが大きくなるにしたがって小さくなる。本発明では、記憶素子において、その記憶素子の形状を同面積の長方形（正方形でもよい）に変えて考える場合、その長辺ｂと短辺ａの比Ｘ（Ｘ＝ｂ／ａ）が大きい方が好ましい。特に、長辺と短辺の比（Ｘ）が、３以上が好ましく、６以上がより好ましい。長辺と短辺の比（Ｘ）が３以上の場合、正方形である記憶素子の面積ＳＡに対する記憶素子Ｂの面積ＳＢの比であるＹは、０．７５以下となり、さらに長辺と短辺の比（Ｘ）が６以上の場合、正方形である記憶素子Ａの面積ＳＡに対する記憶素子Ｂの面積ＳＢの比であるＹは０．５以下となる。
【００４２】
本発明では、記憶素子として一対の電極として機能する導電層（第１の導電層及び第２の導電層）間に有機化合物層を設ける記憶素子を用いる。よって、記憶素子は少なくとも第１の導電層、有機化合物層、及び第２の導電層を含む積層領域であり、記憶素子の形状とは、その積層体の形状である。よって、記憶素子の形状は、第１の導電層、有機化合物層、第２の導電層それぞれの形状によって制御することができる。例えば、記憶素子を上記形状に形成するために、第１の導電層を所望の形状に形成する。そして所望の形状に形成された第１の導電層上に有機化合物層、第２の導電層を積層することで第１の導電層の形状を反映した記憶素子を形成する。また、第１の導電層上に隔壁となる絶縁層を選択的に形成し、第１の導電層上に接して形成する有機化合物層の領域を選択的に制御することもできる。
【００４３】
本発明では、記憶素子の形状として周辺に凹凸部を有するような矩形、単数または複数の屈曲部を有するジグザグ形状、櫛形、内部に開口（空間）を有するような輪状（輪っか型）などの形状を用いる。また、長辺と短辺比が大きい長方形、長径と短径との比が大きい楕円形なども用いることができる。
【００４４】
本実施の形態の記憶素子の断面図及び上面図を図１及び図１８に示す。図１（Ａ）乃至（Ｃ）及び図１８（Ａ）乃至（Ｃ）は記憶素子の上面図であり、（Ａ）乃至（Ｃ）において異なる形状を有する記憶素子の例である。図１（Ａ）乃至（Ｃ）及び図１８（Ａ）乃至（Ｃ）の線Ｋ−Ｌの断面図は図１（Ｄ）であり、図１（Ｄ）で示すように本実施の形態の記憶素子は第１の導電層３５、有機化合物層３６、及び第２の導電層３７の積層構造となっている。図１（Ａ）乃至（Ｃ）及び図１８（Ａ）乃至（Ｃ）で示す記憶素子は第１の導電層、有機化合物層、及び第２の導電層の積層よりなる記憶素子領域を示す。
【００４５】
図１（Ａ）の記憶素子４１の上面形状は、方形波形状に折れるように屈曲されており、左右に蛇行するような形状となっている。また、記憶素子４１の上面形状における屈曲部は、方形になっている例であるが、曲率を有し丸みを帯びた形状でもよい。また屈曲部は単数でもよいし複数でもよい。図１（Ｂ）の記憶素子４２は櫛歯状の導電層であり、長方形の一辺に複数の凹部を有している。この凹部は複数でも単数でもよく、また図１（Ｂ）では一辺のみに凹部を有し、櫛歯状の例を示すが、残りの他の辺に凹部を設けてもよく、図１（Ｂ）において凹部を有する辺と平行して対向する辺にも凹部を設けると骨状の導電層とすることができる。図１（Ｃ）の記憶素子４３は、記憶素子中心に向かって渦を巻くように屈曲部を有する導電層（所謂、渦巻き状ともいう）である。図１（Ｃ）の記憶素子４３の有する屈曲部も方形であるが、図１（Ａ）と同様に、屈曲部が曲率有し丸みを帯びる形状であってもよい。また、図１（Ｂ）で示すような周辺部の凹凸部を記憶素子４３に設けてもよい。
【００４６】
図１８（Ａ）の記憶素子４４は、長方形の記憶素子４４内部の中央部に同様の長方形の空間を有する形状である。図１８（Ｂ）の記憶素子４５は、楕円形の記憶素子４５内部の中央付近に２個所の円形の空間を有する形状である。図１８（Ｃ）の記憶素子４６は、円形の記憶素子４６内部に円形の空間を有し、輪のような形状である。図１８において、記憶素子内部に有する空間は第１の導電層、有機化合物層及び第２の導電層のうち少なくとも一層が形成されず、記憶素子の積層が形成されていないことを示す。よって、図１８において、記憶素子内部に有する空間は何も形成しないことを必ずしも示すのではなく、あくまで記憶素子が形成されていないことを示す。
【００４７】
図１及び図１８のような形状を有する記憶素子は、屈曲部や凹凸を有するような形状に作製するので記憶素子の周辺の長さが長くなる。よって、このような記憶素子において、同面積の長方形を考える場合、周辺の長さが長いほどその長辺と短辺の比（短辺に対する長辺の比）は大きくなる。本発明において、長辺と短辺の比（短辺に対する長辺の比）は、３以上が好ましく、６以上がより好ましい。また、本実施の形態の記憶素子と同じ周辺の長さで正方形を形成すると考えると、その正方形の面積は、本実施の形態の記憶素子の面積より大きくなる。本発明においてはその正方形の面積は、正方形の面積対する記憶素子の面積の比が、０．７５以下が好ましく、０．５以下がより好ましい。
【００４８】
このような本実施の形態の記憶素子は、正常な書き込みを行うことができ、書き込み失敗率を低下させることができる。また複数の記憶素子において書き込み特性がバラつかずに安定化する。よって、そのような記憶素子を用いることで書き込みにおいて信頼性の高い半導体装置を作製することができる。
【００４９】
また、図１６（Ａ）乃至（Ｃ）に示すように、有機化合物層と導電層との間に絶縁層を設ける構造としてもよい。
【００５０】
有機化合物層５２、有機化合物層６２、有機化合物層７２は図１の有機化合物層３６と同様な材料で同様に形成すればよい。
【００５１】
図１６（Ａ）は、第１の導電層５０と有機化合物層５２との間に絶縁層５１を設けた例であり、有機化合物層５２上に第２の導電層５３が設けられている。図１６（Ｂ）は、第１の導電層６０上に設けられた有機化合物層６２上に絶縁層６１が形成され、絶縁層６１上に第２の導電層６３が設けられている。図１６（Ｃ）は、第１の導電層７０、第１の絶縁層７１、有機化合物層７２、第２の絶縁層７４、第２の導電層７３が積層しており、第１の導電層７０と有機化合物層７２との間に第１の絶縁層７１が設けられ、有機化合物層７２と第２の導電層７３との間に第２の絶縁層７４が設けられている。
【００５２】
本実施の形態において、絶縁層５１、絶縁層６１、第１の絶縁層７１、第２の絶縁層７４は絶縁性を有し、非常に薄膜（絶縁層の膜厚が、４ｎｍ以下、好ましくは０．１ｎｍ以上２ｎｍ以下）であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。本明細書中の他の図面において、絶縁層を連続的な層として記載しているが、絶縁層は不連続な島状の形状である場合も含むものとする。
【００５３】
導電層と有機化合物層の界面に存在する絶縁層によりキャリアのトンネル注入が可能になり、トンネル電流が流れると考えられる。第１の導電層と第２の導電層との間に電圧を印加すると、有機化合物層に電流が流れて熱が発生する。そして、有機化合物層の温度が、ガラス転移温度まで上昇すると、有機化合物層を形成する材料は、流動性を有する組成物となる。流動性を有する組成物は、固体状態の形状を維持せずに、流動（移動）し、その形状が変化する。よって、有機化合物層の膜厚は不均一となり、有機化合物層が変形し、第１の導電層と第２の導電層との一部が接して第１の導電層と第２の導電層とが短絡する。また、有機化合物層の膜厚の薄い領域に電界が集中し、高電界の影響により第１の導電層と第２の導電層とが短絡する場合もある。よって、電圧印加前後での記憶素子の導電性が変化する。
【００５４】
半導体装置において、半導体装置の書きこみ後、第１の導電層と第２の導電層とは一部接する、または、有機化合物層の膜厚が変化する場合がある。
【００５５】
絶縁層５１、絶縁層６１、第１の絶縁層７１、第２の絶縁層７４を設けることで、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁層を設けることによって、キャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
【００５６】
本発明において、熱的及び化学的に安定で、キャリア注入されない無機絶縁物、有機化合物を用いて、絶縁層を形成する。以下に絶縁層に用いることのできる、無機絶縁物、有機化合物の具体例を述べる。
【００５７】
本発明において、絶縁層に用いることのできる無機絶縁物として、酸化リチウム（Ｌｉ２Ｏ）、酸化ナトリウム（Ｎａ２Ｏ）、酸化カリウム（Ｋ２Ｏ）、酸化ルビジウム（Ｒｂ２Ｏ）、酸化ベリリウム（ＢｅＯ）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）、酸化ストロンチウム（ＳｒＯ）、酸化バリウム（ＢａＯ）、酸化スカンジウム（Ｓｃ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化ラザホージウム（ＲｆＯ２）、酸化タンタル（ＴａＯ）、酸化テクネチウム（ＴｃＯ）、酸化鉄（Ｆｅ２Ｏ３）、酸化コバルト（ＣｏＯ）、酸化パラジウム（ＰｄＯ）、酸化銀（Ａｇ２Ｏ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）、酸化ビスマス（Ｂｉ２Ｏ３）などの酸化物を用いることができる。
【００５８】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、フッ化リチウム（ＬｉＦ）、フッ化ナトリウム（ＮａＦ）、フッ化カリウム（ＫＦ）、フッ化ルビジウム（ＲｂＦ）、フッ化セシウム（ＣｓＦ）、フッ化ベリリウム（ＢｅＦ２）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）、フッ化アルミニウム（ＡｌＦ３）、三フッ化窒素（ＮＦ３）、六フッ化硫黄（ＳＦ６）、フッ化銀（ＡｇＦ）、フッ化マンガン（ＭｎＦ３）などのフッ化物を用いることができる。
【００５９】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、塩化リチウム（ＬｉＣｌ）、塩化ナトリウム（ＮａＣｌ）、塩化カリウム（ＫＣｌ）、塩化ベリリウム（ＢｅＣｌ２）、塩化カルシウム（ＣａＣｌ２）、塩化バリウム（ＢａＣｌ２）、塩化アルミニウム（ＡｌＣｌ３）、塩化珪素（ＳｉＣｌ４）、塩化ゲルマニウム（ＧｅＣｌ４）、塩化スズ（ＳｎＣｌ４）、塩化銀（ＡｇＣｌ）、塩化亜鉛（ＺｎＣｌ）、四塩化チタン（ＴｉＣｌ４）、三塩化チタン（ＴｉＣｌ３）、塩化ジルコニウム（ＺｒＣｌ４）、塩化鉄（ＦｅＣｌ３）、塩化パラジウム（ＰｄＣｌ２）、三塩化アンチモン（ＳｂＣｌ３）、二塩化アンチモン（ＳｂＣｌ２）、塩化ストロンチウム（ＳｒＣｌ２）、塩化タリウム（ＴｌＣｌ）、塩化銅（ＣｕＣｌ）、塩化マンガン（ＭｎＣｌ２）、塩化ルテニウム（ＲｕＣｌ２）などの塩化物を用いることができる。
【００６０】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、臭化カリウム（ＫＢｒ）、臭化セシウム（ＣｓＢｒ）、臭化銀（ＡｇＢｒ）、臭化バリウム（ＢａＢｒ２）、臭化珪素（ＳｉＢｒ４）、臭化リチウム（ＬｉＢｒ）などの臭化物を用いることができる。
【００６１】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、ヨウ化ナトリウム（ＮａＩ）、ヨウ化カリウム（ＫＩ）、ヨウ化バリウム（ＢａＩ２）、ヨウ化タリウム（ＴｌＩ）、ヨウ化銀（ＡｇＩ）、ヨウ化チタン（ＴｉＩ４）、ヨウ化カルシウム（ＣａＩ２）、ヨウ化珪素（ＳｉＩ４）、ヨウ化セシウム（ＣｓＩ）などのヨウ化物を用いることができる。
【００６２】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、炭酸リチウム（Ｌｉ２ＣＯ３）、炭酸カリウム（Ｋ２ＣＯ３）、炭酸ナトリウム（Ｎａ２ＣＯ３）、炭酸マグネシウム（ＭｇＣＯ３）、炭酸カルシウム（ＣａＣＯ３）、炭酸ストロンチウム（ＳｒＣＯ３）、炭酸バリウム（ＢａＣＯ３）、炭酸マンガン（ＭｎＣＯ３）、炭酸鉄（ＦｅＣＯ３）、炭酸コバルト（ＣｏＣＯ３）、炭酸ニッケル（ＮｉＣＯ３）、炭酸銅（ＣｕＣＯ３）、炭酸銀（Ａｇ２ＣＯ３）、炭酸亜鉛（ＺｎＣＯ３）などの炭酸塩を用いることができる。
【００６３】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、硫酸リチウム（Ｌｉ２ＳＯ４）、硫酸カリウム（Ｋ２ＳＯ４）、硫酸ナトリウム（Ｎａ２ＳＯ４）、硫酸マグネシウム（ＭｇＳＯ４）、硫酸カルシウム（ＣａＳＯ４）、硫酸ストロンチウム（ＳｒＳＯ４）、硫酸バリウム（ＢａＳＯ４）、硫酸チタン（Ｔｉ２（ＳＯ４）３）、硫酸ジルコニウム（Ｚｒ（ＳＯ４）２）、硫酸マンガン（ＭｎＳＯ４）、硫酸鉄（ＦｅＳＯ４）、三硫酸二鉄（Ｆｅ２（ＳＯ４）３）、硫酸コバルト（ＣｏＳＯ４）、硫酸コバルト（Ｃｏ２（ＳＯ４）３）、硫酸ニッケル（ＮｉＳＯ４）、硫酸銅（ＣｕＳＯ４）、硫酸銀（Ａｇ２ＳＯ４）、硫酸亜鉛（ＺｎＳＯ４）、硫酸アルミニウム（Ａｌ２（ＳＯ４）３）、硫酸インジウム（Ｉｎ２（ＳＯ４）３）、硫酸スズ（ＳｎＳＯ４）、硫酸スズ（Ｓｎ（ＳＯ４）２）、硫酸アンチモン（Ｓｂ２（ＳＯ４）３）、硫酸ビスマス（Ｂｉ２（ＳＯ４）３）などの硫酸塩を用いることができる。
【００６４】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、硝酸リチウム（ＬｉＮＯ３）、硝酸カリウム（ＫＮＯ３）、硝酸ナトリウム（ＮａＮＯ３）、硝酸マグネシウム（Ｍｇ（ＮＯ３）２）、硝酸カルシウム（Ｃａ（ＮＯ３）２）、硝酸ストロンチウム（Ｓｒ（ＮＯ３）２）、硝酸バリウム（Ｂａ（ＮＯ３）２）、硝酸チタン（Ｔｉ（ＮＯ３）４）、硝酸ジルコニウム（Ｚｒ（ＮＯ３）４）、硝酸マンガン（Ｍｎ（ＮＯ３）２）、硝酸鉄（Ｆｅ（ＮＯ３）２）、硝酸鉄（Ｆｅ（ＮＯ３）３）、硝酸コバルト（Ｃｏ（ＮＯ３）２）、硝酸ニッケル（Ｎｉ（ＮＯ３）２）、硝酸銅（Ｃｕ（ＮＯ３）２）、硝酸銀（ＡｇＮＯ３）、硝酸亜鉛（Ｚｎ（ＮＯ３）２）、硝酸アルミニウム（Ａｌ（ＮＯ３）３）、硝酸インジウム（Ｉｎ（ＮＯ３）３）、硝酸スズ（Ｓｎ（ＮＯ３）２）、硝酸ビスマス（Ｂｉ（ＮＯ３）３）などの硝酸塩を用いることができる。
【００６５】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、窒化アルミニウム（ＡｌＮ）、窒化珪素（ＳｉＮ）などの窒化物、カルボン酸リチウム（ＬｉＣＯＯＣＨ３）、酢酸カリウム（ＫＣＯＯＣＨ３）、酢酸ナトリウム（ＮａＣＯＯＣＨ３）、酢酸マグネシウム（Ｍｇ（ＣＯＯＣＨ３）２）、酢酸カルシウム（Ｃａ（ＣＯＯＣＨ３）２）、酢酸ストロンチウム（Ｓｒ（ＣＯＯＣＨ３）２）、酢酸バリウム（Ｂａ（ＣＯＯＣＨ３）２）などのカルボン酸塩を用いることができる。
【００６６】
本発明において、絶縁層に用いることのできる無機絶縁物として、上記無機絶縁物の一種、または複数種を用いることができる。
【００６７】
本発明において、絶縁層に用いることのできる有機化合物として、ポリイミド、アクリル、ポリアミド、ベンゾシクロブテン、ポリエステル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、珪素樹脂、フラン樹脂、ジアリルフタレート樹脂、シロキサン樹脂を用いることができる。
【００６８】
本発明において、絶縁層に用いることのできる他の有機化合物として、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物、フタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物、２Ｍｅ−ＴＰＤ、ＦＴＰＤ、ＴＰＡＣ、ＯＴＰＡＣ、Ｄｉａｍｉｎｅ、ＰＤＡ、トリフェニルメタン（略称：ＴＰＭ）、ＳＴＢなどを用いることができる。
【００６９】
本発明において、絶縁層に用いることのできる他の有機化合物として、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、５，６，１１，１２−テトラフェニルテトラセン（略称：ルブレン）、ヘキサフェニルベンゼン、ｔ−ブチルペリレン、９，１０−ジ（フェニル）アントラセン、クマリン５４５Ｔ等、デンドリマー、４−ジシアノメチレン−２−メチル−６−［２−（１，１，７，７−テトラメチル−９−ジュロリジル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴＢ）、ペリフランテン、２，５−ジシアノ−１，４−ビス［２−（１０−メトキシ−１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、２，５，８，１１−テトラ−ｔ−ブチルペリレン（略称：ＴＢＰ）、ＢＭＤ、ＢＤＤ、２，５−ビス（１−ナフチル）−１，３，４−オキサジアゾール（略称：ＢＮＤ）、ＢＡＰＤ、ＢＢＯＴ、ＴＰＱ１、ＴＰＱ２、ＭＢＤＱなどを用いることができる。
【００７０】
本発明において、絶縁層に用いることのできる他の有機化合物として、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類などを用いることができる。ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン）  ［ＰＰＶ］  の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン）  ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
【００７１】
本発明において、絶縁層に用いることのできる他の有機化合物として、ＰＦＢＴ、カルバゾール誘導体、アントラセン、ｃｏｒｏｎｅｎｅ、ｐｅｒｙｒｅｎｅ、ＰＰＣＰ、ＢＰＰＣ、Ｂｏｒｙｌ  Ａｎｔｈｒａｃｅｎｅ、ＤＣＭ、ＱＤ、Ｅｕ（ＴＴＡ）３ｐｈｅｎなどを用いることができる。
【００７２】
本発明において、絶縁層に用いることのできる有機化合物として、上記有機化合物の一種、または複数種を用いることができる。
【００７３】
本発明において、絶縁層は、上記無機絶縁物、上記有機化合物の一種または複数種を用いて形成することができる。本発明において、絶縁層は絶縁性を有する。
【００７４】
絶縁層は、共蒸着などの蒸着法、スピンコート法など塗布法、ゾル−ゲル法を用いることができる。また、特定の目的に調合された組成物の液滴を選択的に吐出（噴出）して所定のパターンに形成することが可能な、液滴吐出（噴出）法（その方式によっては、インクジェット法とも呼ばれる。）、物体が所望のパターンに転写、または描写できる方法、例えば各種印刷法（スクリーン（孔版）印刷、オフセット（平版）印刷、凸版印刷やグラビア（凹版）印刷など所望なパターンで形成される方法）なども用いることができる。
【００７５】
第１の導電層３５、第１の導電層５０、第１の導電層６０、第１の導電層７０、第２の導電層３７、第２の導電層５３、第２の導電層６３、及び第２の導電層７３に用いる導電層としては、導電性の高い元素や化合物等を用いる。代表的には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。上記元素を複数含んだ合金としては、例えば、ＡｌとＴｉを含んだ合金、Ａｌ、ＴｉとＣを含んだ合金、ＡｌとＮｉを含んだ合金、ＡｌとＣを含んだ合金、ＡｌとＮｉとＣを含んだ合金またはＡｌとＭｏを含んだ合金等を用いることができる。
【００７６】
また、第１の導電層３５、第１の導電層５０、第１の導電層６０、第１の導電層７０、第２の導電層３７、第２の導電層５３、第２の導電層６３、及び第２の導電層７３にインジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）の一種又は複数種を用いる。その他、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、タリウム（Ｔｌ）、テルル（Ｔｅ）、バリウム（Ｂａ）の一種又は複数種を用いてもよい。上記金属材料同士を複数含んでもよいし、上記材料の一種又は複数種を含む合金を用いてもよい。用いることのできる合金としては、インジウム合金として、インジウム錫合金（ＩｎＳｎ）、マグネシウムインジウム合金（ＩｎＭｇ）、リンインジウム合金（ＩｎＰ）、ヒ素インジウム合金（ＩｎＡｓ）、クロムインジウム合金（ＩｎＣｒ）などが挙げられる。
【００７７】
第１の導電層３５、第１の導電層５０、第１の導電層６０、第１の導電層７０、第２の導電層３７、第２の導電層５３、第２の導電層６３、及び第２の導電層７３に可視光に対して透光性を有する透光性の材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ））、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。
【００７８】
有機化合物層３６、有機化合物層５２、有機化合物層６２、有機化合物層７２は、光学的作用、又は電気的作用により導電性が変化する有機化合物で形成する。有機化合物層３６、有機化合物層５２、有機化合物層６２、有機化合物層７２は、単層で設けてもよいし、複数の層を積層させて設けてもよい。
【００７９】
有機化合物層３６、有機化合物層５２、有機化合物層６２、有機化合物層７２を構成することが可能な有機化合物としては、ポリイミド、アクリル、ポリアミド、ベンゾシクロブテン、エポキシ等に代表される有機樹脂を用いることができる。
【００８０】
また、有機化合物層３６、有機化合物層５２、有機化合物層６２、有機化合物層７２を構成することが可能な、光学的作用、又は電気的作用により導電性が変化する有機化合物としては、正孔輸送性を有する有機化合物材料又は電子輸送性を有する有機化合物材料を用いることができる。
【００８１】
正孔輸送性を有する有機化合物材料としては、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。
【００８２】
電子輸送性を有する有機化合物材料としては、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。
【００８３】
有機化合物層３６、有機化合物層５２、有機化合物層６２、有機化合物層７２は、蒸着法、電子ビーム蒸着法、スパッタリング法、ＣＶＤ法等を用いて形成することができる。また、複数の材料を用いて有機化合物層を形成する場合、各々の材料を同時に成膜することにより形成することができ、抵抗加熱蒸着同士による共蒸着法、電子ビーム蒸着同士による共蒸着法、抵抗加熱蒸着と電子ビーム蒸着による共蒸着法、抵抗加熱蒸着とスパッタリングによる成膜、電子ビーム蒸着とスパッタリングによる成膜など、同種、異種の方法を組み合わせて形成することができる。
【００８４】
なお、有機化合物層３６、有機化合物層５２、有機化合物層６２、有機化合物層７２は、光学的作用、又は電気的作用により記憶素子の導電性が変化する膜厚で形成する。上記構成を有する記憶素子は電圧印加前後で導電性が変化するので、「初期状態」と「導電性変化後」とに対応した２つの値を記憶させることができる。
【００８５】
なお、本発明の記憶素子に印加する電圧は、第２の導電層より第１の導電層により高い電圧をかけてもよいし、第１の導電層より第２の導電層により高い電圧をかけてもよい。記憶素子が整流性を有する場合も、順バイアス方向に電圧が印加されるように、第１の導電層と第２の導電層との間に電位差を設けてもよいし、逆バイアス方向に電圧が印加されるように、第１の導電層と第２の導電層との間に電位差を設けてもよい。
【００８６】
本発明により、記憶素子の特性がバラつかずに安定化し、正常な書き込みを行うことができる。よって、より高信頼性の半導体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。
【００８７】
（実施の形態２）
本実施の形態では、本発明の半導体装置が有する記憶素子の一構成例に関して図面を用いて説明する。より具体的には、半導体装置の構成がパッシブマトリクス型の場合に関して示す。
【００８８】
本発明の記憶素子とその動作機構を、図２、図３、図６を用いて説明する。本実施の形態における記憶素子は実施の形態１と同様の材料、構成で作製することができる。よって材料等詳しい説明は省略する。
【００８９】
図３に示したのは本発明の半導体装置が有する一構成例であり、メモリセル７２１がマトリクス状に設けられたメモリセルアレイ７２２、読み出し回路及び書き込み回路を有する回路７２６、デコーダ７２４、デコーダ７２３を有している。なお、ここで示す半導体装置７１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【００９０】
メモリセルアレイ７２２は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続される第１の導電層と、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続される第２の導電層と、有機化合物層とを有する。有機化合物層は、第１の導電層と第２の導電層の間に単層または積層して設けられている。
【００９１】
メモリセルアレイ７２２の上面図を図２（Ａ）に、図２（Ａ）における線Ａ−Ｂの断面図を図２（Ｂ）、及び図２（Ｃ）に示す。また、図２（Ａ）には、絶縁層７５４は省略され図示されていないが、図２（Ｂ）及び図２（Ｃ）で示すようにそれぞれ設けられている。
【００９２】
メモリセルアレイ７２２は、第１の方向に延びた第１の導電層７５１ａ、第１の導電層７５１ｂ、第１の導電層７５１ｃ、第１の導電層７５１ａ、第１の導電層７５１ｂ、第１の導電層７５１ｃを覆って設けられた有機化合物層７５２と、第１の方向と垂直な第２の方向に延びた第２の導電層７５３ａ、第２の導電層７５３ｂ、第２の導電層７５３ｃとを有している（図２（Ａ）参照。）。第１の導電層７５１ａ、第１の導電層７５１ｂ、第１の導電層７５１ｃと第２の導電層７５３ａ、第２の導電層７５３ｂ、第２の導電層７５３ｃとの間に有機化合物層７５２が設けられている。また、第２の導電層７５３ａ、第２の導電層７５３ｂ、第２の導電層７５３ｃを覆うように、保護膜として機能する絶縁層７５４を設けている（図２（Ｂ）参照。）。なお、隣接する各々のメモリセル間において横方向への電界の影響が懸念される場合は、各メモリセルに設けられた有機化合物層７５２を分離してもよい。
【００９３】
図２（Ｃ）は、図２（Ｂ）の変形例であり、基板７９０上に、第１の導電層７９１ａ、第１の導電層７９１ｂ、第１の導電層７９１ｃ、有機化合物層７９２、第２の導電層７９３ｂ、保護層である絶縁層７９４を有している。図２（Ｃ）の第１の導電層７９１ａ、第１の導電層７９１ｂ、第１の導電層７９１ｃのように、第１の導電層は、テーパーを有する形状でもよく、曲率半径が連続的に変化する形状でもよい。第１の導電層７９１ａ、第１の導電層７９１ｂ、第１の導電層７９１ｃのような形状は、液滴吐出法などを用いて形成することができる。このような曲率を有する曲面であると、積層する有機化合物層や導電層のカバレッジがよい。
【００９４】
また、第１の導電層の端部を覆うように隔壁（絶縁層）を形成してもよい。隔壁（絶縁層）は、他の記憶素子間を隔てる壁のような役目を果たす。図６（Ａ）、（Ｂ）に第１の導電層の端部を隔壁（絶縁層）で覆う構造を示す。
【００９５】
図６（Ａ）に、第１の導電層７７１ａ、第１の導電層７７１ｂ、及び第１の導電層７７１ｃ上に、有機化合物層７７２を形成し、有機化合物層７７２上に第２の導電層７７３ｂを形成する例を示す。本実施の形態では、隔壁となる隔壁（絶縁層）７７５を、第１の導電層７７１ａ、第１の導電層７７１ｂ、第１の導電層７７１ｃの端部を覆うようにテーパーを有する形状で形成される。基板７７０上に設けられた第１の導電層７７１ａ、第１の導電層７７１ｂ、第１の導電層７７１ｃ上に、隔壁（絶縁層）７７５を形成し、有機化合物層７７２、第２の導電層７７３ｂ、絶縁層７７４を形成する。
【００９６】
図６（Ｂ）に示す半導体装置は、隔壁（絶縁層）７６５が曲率を有し、その曲率半径が連続的に変化する形状である。図６（Ｂ）に、第１の導電層７６１ａ、第１の導電層７６１ｂ、第１の導電層７６１ｃ上に有機化合物層７６２を形成し、有機化合物層７６２上に第２の導電層７６３ｂを形成する例を示す。第２の導電層７６３ｂ上には保護層となる絶縁層７６４を形成する。絶縁層７６４は特に形成しなくてもよい。
【００９７】
図２及び図６における第１の導電層、有機化合物層、第２の導電層には実施の形態１と同様な材料、工程を用いて作製すればよい。
【００９８】
上記メモリセルの構成において、基板７５０、基板７６０、基板７７０、基板７８０としては、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板等を用いることができる。可撓性基板とは、折り曲げることができる（フレキシブル）基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、フィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）などを用いることもできる。また、この他にも、Ｓｉ等の半導体基板上に形成された電界効果トランジスタ（ＦＥＴ）の上部や、ガラス等の基板上に形成された薄膜トランジスタ（ＴＦＴ）の上部にメモリセルアレイ７２２を設けることができる。また、上記基板は、基板上に記憶素子を形成後、または形成工程中において研磨処理、溶液によるエッチング等を行い、より基板の厚さを薄く加工してもよい。
【００９９】
図２の記憶素子において、第１の導電層７５１ａ、７５１ｂ、７５１ｃ、第２の導電層７５３ａ、７５３ｂ、７５３ｃは、周辺部（周端部）凹凸を有しており、方形の屈曲部を有する形状となっている。そのため、記憶素子であるメモリセル７２１も第１の導電層７５１ｂ、第２の導電層７５３ｂの形状が反映され、長方形（正方形）ではなく、周囲に凹凸を有する記憶素子となる。
【０１００】
図２のような形状を有する記憶素子は、屈曲部や凹凸を有するような形状に作製するので記憶素子の周辺の長さが長くなる。よって、このような記憶素子において、同面積の長方形を考える場合、周辺の長さが長いほどその長辺と短辺の比は大きくなる。本発明において、長辺と短辺の比（短辺に対する長辺の比）は、３以上が好ましく、６以上がより好ましい。また、本実施の形態の記憶素子と同じ周辺の長さで正方形を形成すると考えると、その正方形の面積は、本実施の形態の記憶素子の面積より大きくなる。本発明においてはその正方形の面積は、正方形の面積対する記憶素子の面積の比が、０．７５以下が好ましく、０．５以下がより好ましい。
【０１０１】
本発明では、記憶素子の形状として周辺に凹凸部を有するような矩形、単数または複数の屈曲部を有するジグザグ形状、櫛形、内部に開口（空間）を有するような輪状（輪っか型）などの形状を用いる。また、長辺と短辺比が大きい長方形、長径と短径との比が大きい楕円形なども用いることができる。
【０１０２】
このような本実施の形態の記憶素子は、正常な書き込みを行うことができ、書き込み失敗率を低下させることができる。また複数の記憶素子において書き込み特性がバラつかずに安定化する。よって、そのような記憶素子を用いることで書き込みにおいて信頼性の高い半導体装置を作製することができる。
【０１０３】
隔壁（絶縁層）７６５、隔壁（絶縁層）７７５としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、ポリイミドなどの有機材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）を用いることもできる。塗布法で得られる塗布膜なども用いることができる。
【０１０４】
また、液滴吐出法により、導電層、絶縁層などを、組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸を軽減、平坦な板状な物で表面をプレスしてもよい。プレスする時に、加熱工程を行っても良い。また溶剤等によって表面を軟化、または溶解させエアナイフで表面の凹凸部を除去しても良い。また、ＣＭＰ法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。
【０１０５】
また実施の形態１の図１６で示すように、有機化合物層と第１の導電層、又は有機化合物層と第２の導電層、または第１の導電層及び第２の導電層両方と有機化合物層のそれぞれの間に絶縁層を設けてもよい。絶縁層を設けることで、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁層を設けることでキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
【０１０６】
また、本実施の形態の上記構成において、第１の導電層７５１ａ〜７５１ｃ、第１の導電層７６１ａ〜７６１ｃ、第１の導電層７７１ａ〜７７１ｃ、第１の導電層７９１ａ〜７９１ｃと、有機化合物層７５２、有機化合物層７６２、有機化合物層７７２、有機化合物層７９２との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、またはダイオードである。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しの確実性が向上する。なお、整流性を有する素子は、有機化合物層７５２、有機化合物層７６２、有機化合物層７７２、有機化合物層７９２と、第２の導電層７５３ａ〜７５３ｃ、第２の導電層７６３ａ〜７６３ｃ（７６３ｂのみ図示）、第２の導電層７７３ａ〜７７３ｃ（７７３ｂのみ図示）、第２の導電層７９３ａ〜７９３ｃ（７９３ｂのみ図示）との間に設けてもよい。
【０１０７】
本発明により、記憶素子の特性がバラつかずに安定化し、正常な書き込みを行うことができる。よって、より高信頼性の半導体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。
【０１０８】
（実施の形態３）
本実施の形態では、上記実施の形態２とは異なる構成を有する半導体装置について説明する。具体的には、半導体装置の構成がアクティブマトリクス型の場合に関して示す。本実施の形態における記憶素子は実施の形態１と同様の材料、構成で作製することができる。よって材料等詳しい説明は省略する。
【０１０９】
図５に示したのは本実施の形態で示す半導体装置の一構成例であり、メモリセル２３１がマトリクス状に設けられたメモリセルアレイ２３２、回路２２６、デコーダ２２４、デコーダ２２３を有している。回路２２６は読み出し回路及び書き込み回路を有している。なお、ここで示す半導体装置２１７の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【０１１０】
メモリセルアレイ２３２は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続する第１の導電層と、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続する第２の導電層と、トランジスタ２１０ａと、記憶素子２１５ｂと、メモリセル２３１とを有する。記憶素子２１５ｂは、一対の導電層の間に、有機化合物層が挟まれた構造を有する。トランジスタのゲート電極はワード線と接続され、ソース電極もしくはドレイン電極のいずれか一方はビット線と接続され、残る一方は記憶素子が有する２端子の一方と接続される。記憶素子の残る１端子は共通電極（電位Ｖｃｏｍ）と接続される。
【０１１１】
メモリセルアレイ２３２の上面図を図４（Ａ）に、図４（Ａ）における線Ｅ−Ｆの断面図を図４（Ｂ）に示す。また、図４（Ａ）には、有機化合物層２１２、第２の導電層２１３及び絶縁層２１４は省略され図示されていないが、図４（Ｂ）で示すようにそれぞれ設けられている。
【０１１２】
メモリセルアレイ２３２は、第１の方向に延びた第１の配線２０５ａ及び第１の配線２０５ｂと、第１の方向と垂直な第２の方向に延びた第２の配線２０２とがマトリクス状に設けられている。また、第１の配線２０５ａ及び第１の配線２０５ｂはトランジスタ２１０ａ及びトランジスタ２１０ｂのソース電極又はドレイン電極に接続されており、第２の配線２０２はトランジスタ２１０ａ及びトランジスタ２１０ｂのゲート電極に接続されている。さらに、第１の配線と接続されていないトランジスタ２１０ａ及びトランジスタ２１０ｂのソース電極またはドレイン電極に、それぞれ第１の導電層２０３ａ及び第１の導電層２０３ｂが接続され、それぞれ第１の導電層２０３ａ及び第１の導電層２０３ｂ、有機化合物層２１２、第２の導電層２１３の積層構造によって記憶素子２１５ａ、記憶素子２１５ｂが設けられている。隣接する各々のメモリセル２３１の間に隔壁（絶縁層）２０７（２０７ａ、２０７ｂ、２０７ｃ）を設けて、第１の導電層と隔壁（絶縁層）２０７上に有機化合物層２１２および第２の導電層２１３を積層して設けている。第２の導電層２１３上に保護層となる絶縁層２１４を有している。また、トランジスタ２１０ａ、トランジスタ２１０ｂとして、薄膜トランジスタを用いている（図４（Ｂ）参照。）。
【０１１３】
図２及び図６における第１の導電層、有機化合物層、第２の導電層には実施の形態１と同様な材料、工程を用いて作製すればよい。
【０１１４】
上記メモリセルの構成において、基板２００、基板２８０としては、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板等を用いることができる。可撓性基板とは、折り曲げることができる（フレキシブル）基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、フィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）などを用いることもできる。また、この他にも、Ｓｉ等の半導体基板上に形成された電界効果トランジスタ（ＦＥＴ）の上部や、ガラス等の基板上に形成された薄膜トランジスタ（ＴＦＴ）の上部にメモリセルアレイを設けることができる。
【０１１５】
図４の記憶素子において、第１の導電層２０３ａ、第１の導電層２０３ｂは、周辺部（周端部）凹凸を有しており、櫛形の形状となっている。そのため、記憶素子２１５ａ、記憶素子２１５ｂも第１の導電層２０３ａ、第１の導電層２０３ｂの形状が反映され、長方形（正方形）ではなく、周囲に凹凸を有する櫛歯形状の記憶素子となる。
【０１１６】
図４のような形状を有する記憶素子は、屈曲部や凹凸を有するような形状に作製するので記憶素子の周辺の長さが長くなる。よって、このような記憶素子において、同面積の長方形を考える場合、周辺の長さが長いほどその長辺と短辺の比は大きくなる。本発明においてに、長辺と短辺の比（短辺に対する長辺の比）は、３以上が好ましく、６以上がより好ましい。また、本実施の形態の記憶素子と同じ周辺の長さで正方形を形成すると考えると、その正方形の面積は、本実施の形態の記憶素子の面積より大きくなる。本発明においてはその正方形の面積は、正方形の面積対する記憶素子の面積の比が、０．７５以下が好ましく、０．５以下がより好ましい。
【０１１７】
本発明では、記憶素子の形状として周辺に凹凸部を有するような矩形、単数または複数の屈曲部を有するジグザグ形状、櫛形、内部に開口（空間）を有するような輪状（輪っか型）などの形状を用いる。また、長辺と短辺比が大きい長方形、長径と短径との比が大きい楕円形なども用いることができる。
【０１１８】
このような本実施の形態の記憶素子は、正常な書き込みを行うことができ、書き込み失敗率を低下させることができる。また複数の記憶素子において書き込み特性がバラつかずに安定化する。よって、そのような記憶素子を用いることで書き込みにおいて信頼性の高い半導体装置を作製することができる。
【０１１９】
図４（Ｂ）の半導体装置は基板２００上に設けられており、絶縁層２０１ａ、絶縁層２０１ｂ、絶縁層２０８、絶縁層２０９、絶縁層２１１、トランジスタ２１０ａを構成する半導体層２０４ａ、ゲート電極層２０２ａ、ソース電極層又はドレイン電極層を兼ねる配線２０５ａ、トランジスタ２１０ｂを構成する半導体層２０４ｂ、ゲート電極層２０２ｂを有している。
【０１２０】
また実施の形態１の図１６で示すように、有機化合物層と第１の導電層、又は有機化合物層と第２の導電層、または第１の導電層及び第２の導電層両方と有機化合物層のそれぞれの間に絶縁層を設けてもよい。絶縁層を設けることで、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁層を設けることでキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
【０１２１】
トランジスタ２１０ａ、トランジスタ２１０ｂ上に層間絶縁層を設けてもよい。図４（Ｂ）の構成では、トランジスタ２１０ａ、トランジスタ２１０ｂのソース電極層又はドレイン電極層を避けた領域に記憶素子２１５ａ、記憶素子２１５ｂを設ける必要があったが、層間絶縁層を設けることによって、例えば、トランジスタ２１０ａ、トランジスタ２１０ｂの上方に記憶素子２１５ａ、記憶素子２１５ｂを形成することが可能となる。その結果、半導体装置２１７をより高集積化することが可能となる。
【０１２２】
トランジスタ２１０ａ、トランジスタ２１０ｂはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。半導体層も非晶質半導体、結晶性半導体、多結晶半導体、微結晶半導体など様々な半導体を用いることができ、有機化合物を用いて有機トランジスタを形成してもよい。図４（Ｂ）では、絶縁性を有する基板上にプレーナ型の薄膜トランジスタを設けた例を示しているが、スタガ型や逆スタガ型等の構造でトランジスタを形成することも可能である。
【０１２３】
トランジスタ２１０ａ及びトランジスタ２１０ｂが有する半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体（以下「ＡＳ」ともいう。）、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。半導体層は公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜することができる。
【０１２４】
ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。ＳＡＳは、珪素を含む気体をグロー放電分解（プラズマＣＶＤ）して形成する。珪素を含む気体としては、ＳｉＨ４、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることが可能である。またＦ２、ＧｅＦ４を混合させても良い。この珪素を含む気体をＨ２、又は、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈しても良い。また半導体層としてフッ素系ガスより形成されるＳＡＳ層に水素系ガスより形成されるＳＡＳ層を積層してもよい。
【０１２５】
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、セミアモルファス半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
【０１２６】
また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）なども用いることができ、ＺｎＯを半導体層に用いる場合、ゲート絶縁層をＹ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、それらの積層などを用いるとよく、ゲート電極層、ソース電極層、ドレイン電極層としては、ＩＴＯ、Ａｕ、Ｔｉなどを用いるとよい。また、ＺｎＯにＩｎやＧａなどを添加することもできる。
【０１２７】
半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、公知の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると膜が破壊されてしまうからである。
【０１２８】
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【０１２９】
また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行ってもよい。結晶化を助長する元素としては、この珪素の結晶化を助長する金属元素としては鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。
【０１３０】
結晶化を促進する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層に、希ガス元素を含む半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体層を除去する。
【０１３１】
非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。
【０１３２】
また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体層を選択的に基板に形成してもよい。
【０１３３】
半導体として、有機半導体材料を用い、印刷法、スプレー法、スピン塗布法、液滴吐出法などで形成することができる。この場合、上記エッチング工程が必要ないため、工程数を削減することが可能である。有機半導体としては、低分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料などの材料も用いることができる。有機半導体材料としては、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表的には、ポリチオフェン、ポリフルオレン、ポリ（３−アルキルチオフェン）、ポリチオフェン誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。
【０１３４】
その他にも本発明に用いることができる有機半導体材料としては、可溶性の前駆体を成膜した後で処理することにより半導体層を形成することができる材料がある。なお、このような有機半導体材料としては、ポリチエニレンビニレン、ポリ（２，５−チエニレンビニレン）、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。
【０１３５】
前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、シクロヘキサノン、２−ブタノン、ジオキサン、ジメチルホルムアミド（ＤＭＦ）または、ＴＨＦ（テトラヒドロフラン）などを適用することができる。
【０１３６】
ゲート電極層は、ＣＶＤ法やスパッタ法、液滴吐出法などを用いて形成することができる。ゲート電極層は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化タングステン膜とモリブデン膜との２層構造としてもよいし、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。
【０１３７】
ゲート電極層に可視光に対して透光性を有する透光性の材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ））、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。
【０１３８】
ゲート電極層を形成するのにエッチングにより加工が必要な場合、マスクを形成し、ドライエッチングまたはドライエッチングにより加工すればよい。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【０１３９】
本実施の形態では、シングルゲート構造を説明したが、ダブルゲート構造などのマルチゲート構造でもよい。この場合、半導体層の上方、下方にゲート電極層を設ける構造でも良く、半導体層の片側（上方又は下方）にのみ複数ゲート電極層を設ける構造でもよい。半導体層は濃度の異なる不純物領域を有していてもよい。例えば、半導体層のチャネル領域近傍、ゲート電極層と積層する領域は、低濃度不純物領域とし、その外側の領域を高濃度不純物領域としてもよい。
【０１４０】
図７に、逆スタガ型の構造の薄膜トランジスタを用いた例を示す。また、図７は、図４（Ａ）の半導体装置において線Ｇ−Ｈの断面に対応する断面図である。基板２８０上に、逆スタガ型の構造の薄膜トランジスタであるトランジスタ２９０が設けられている。トランジスタ２９０は、絶縁層２８８、ゲート電極層２８１、非晶質半導体層２８２、一導電型を有する半導体層２８３ａ、一導電型を有する半導体層２８３ｂ、ソース電極層又はドレイン電極層２８５を有し、ソース電極層又はドレイン電極層の他方は記憶素子を構成する第１の導電層２８６である。第１の導電層２８６は選択的に隔壁（絶縁層）２８７ａ、隔壁（絶縁層）２８７ｂ、隔壁（絶縁層）２８７ｃ、隔壁（絶縁層）２８７ｄに覆われており、第１の導電層２８６上の隔壁（絶縁層）の形成領域以外に有機化合物層２９２が第１の導電層２８６に接して形成されている。有機化合物層２９２上に、第２の導電層２９３、保護層である絶縁層２９４が形成され、記憶素子２９５を構成している。
【０１４１】
図７（Ａ）の記憶素子２９５は、第１の導電層２８６上に形成する隔壁を選択的に設けることによって、第１の導電層２８６上に接して形成される有機化合物層を所望の領域に選択的に形成する例である。この場合、隔壁が形成される領域では第１の導電層と有機化合物層は接して形成されない。図７（Ｂ）に、第１の導電層２８６も、記憶素子２９５と対応した形状に加工する例を示す。図７（Ａ）においては、隔壁下の第１の導電層２８６は連続して形成されるが、図７（Ｂ）においては、第１の導電層の形状も記憶素子の形状に対応して加工され、第１の導電層２８６ａ、第１の導電層２８６ｂ、第１の導電層２８６ｃとしてもよい。図７（Ｂ）においては、線Ｇ−Ｈにおける断面図であるので、第１の導電層２８６ａ乃至２８６ｃは非連続であるように見えるが、図４（Ａ）で示すように連続している。
【０１４２】
本発明では、記憶素子として一対の電極として機能する導電層（第１の導電層及び第２の導電層）間に有機化合物層を設ける記憶素子を用いる。よって、記憶素子は少なくとも第１の導電層、有機化合物層、及び第２の導電層を含む積層領域であり、記憶素子の形状とは、その積層体の形状である。記憶素子の形状は、第１の導電層、有機化合物層、第２の導電層それぞれの形状によって制御することができる。例えば、記憶素子を上記形状に形成するために、第１の導電層を所望の形状に形成する。そして所望の形状に形成された第１の導電層上に有機化合物層、第２の導電層を積層することで第１の導電層の形状を反映した記憶素子を形成する。また、第１の導電層上に隔壁となる絶縁層を選択的に形成し、第１の導電層上に接して形成する有機化合物層の領域を選択的に制御することもできる。
【０１４３】
図７（Ａ）（Ｂ）に示す半導体装置において、ゲート電極層２８１、ソース電極層又はドレイン電極層２８５、第１の導電層２８６、隔壁（絶縁層）２８７を液滴吐出法を用いて形成してもよい。液滴吐出法とは流動体である構成物形成材料を含む組成物を、液滴として吐出（噴出）し、所望なパターン形状に形成する方法である。構成物の被形成領域に、構成物形成材料を含む液滴を吐出し、焼成、乾燥等を行って固定化し所望なパターンの構成物を形成する。
【０１４４】
液滴吐出法を用いて導電層を形成する場合、粒子状に加工された導電性材料を含む組成物を吐出し、焼成によって融合や融着接合させ固化することで導電層を形成する。このように導電性材料を含む組成物を吐出し、焼成することによって形成された導電層（または絶縁層）においては、スパッタ法などで形成した導電層（または絶縁層）が、多くは柱状構造を示すのに対し、多くの粒界を有する多結晶状態を示すことが多い。
【０１４５】
図８（Ａ）（Ｂ）に示すように単結晶半導体基板を用いて本発明の半導体装置を作製することもできる。図８（Ａ）は半導体装置の上面図であり、図８（Ｂ）は図８（Ａ）における線Ｉ−Ｊに対応する断面図である。図８に示すように、単結晶半導体基板２５０上に設けられた電界効果トランジスタ２６０ａ、電界効果トランジスタ２６０ｂに記憶素子２６５ａ、記憶素子２６５ｂが接続される。ここでは、電界効果トランジスタ２６０ａ及び電界効果トランジスタ２６０ｂのソース電極層又はドレイン電極層２５５ａ〜２５５ｄを覆うように絶縁層２７０を設け、絶縁層２７０上に第１の導電層２５６ａ、第１の導電層２５６ｂ、隔壁（絶縁層）２６７（２６７ａ乃至２６７ｅ）、有機化合物層２６２ａ、有機化合物層２６２ｂ、第２の導電層２６３ａ、第２の導電層２６３ｂで記憶素子２６５ａ、記憶素子２６５ｂを構成する。有機化合物層２６２ａ、有機化合物層２６２ｂのように有機化合物層は、各メモリセルのみに、マスク等を用いて選択的に設けてもよい。また、図８に示す半導体装置は、素子分離領域２６８、絶縁層２６９、絶縁層２６１、絶縁層２６４も有している。
【０１４６】
図８においては、第１の導電層上に形成される隔壁の開口形状に反映し、記憶素子２６５ａ及び記憶素子２６５ｂは周辺部に凹凸部を有するコの字型のような形状となっている。よって、図８（Ａ）の線Ｉ−Ｊの断面図である図８（Ｂ）において、第１の導電層２５６ａ上に選択的に隔壁（絶縁層）２６７ａ乃至２６７ｃが形成され、第１の導電層２５６ｂ上に選択的に隔壁（絶縁層）２６７ｃ乃至２６７ｅが形成されている。第１の導電層２５６ａ及び第１の導電層２５６ｂ上の隔壁（絶縁層）２６７ａ乃至２６７ｅの形成領域以外に、有機化合物層２６２ａ、有機化合物層２６２ｂ、第２の導電層２６３ａ、第２の導電層２６３ｂがそれぞれ積層し、方形の屈曲部を有する記憶素子２６５ａ及び記憶素子２６５ｂを形成する。
【０１４７】
また、絶縁層２７０を設けて記憶素子を形成することによって第１の導電層を自由に配置することができる。つまり、図４（Ｂ）の構成では、トランジスタ２１０ａ、トランジスタ２１０ｂのソース電極層又はドレイン電極層を避けた領域に記憶素子２１５ａ、記憶素子２１５ｂを設ける必要があったが、上記構成とすることによって、例えば、トランジスタ２１０ａ、トランジスタ２１０ｂの上方に記憶素子２１５ａ、記憶素子２１５ｂを形成することが可能となる。その結果、半導体装置２１７をより高集積化することが可能となる。
【０１４８】
図８のような形状を有する記憶素子は、屈曲部や凹凸を有するような形状に作製するので記憶素子の周辺の長さが長くなる。よって、このような記憶素子において、同面積の長方形を考える場合、周辺の長さが長いほどその長辺と短辺の比は大きくなる。本発明においてに、長辺と短辺の比（短辺に対する長辺の比）は、３以上が好ましく、６以上がより好ましい。また、本実施の形態の記憶素子と同じ周辺の長さで正方形を形成すると考えると、その正方形の面積は、本実施の形態の記憶素子の面積より大きくなる。本発明においてはその正方形の面積は、正方形の面積対する記憶素子の面積の比が、０．７５以下が好ましく、０．５以下がより好ましい。
【０１４９】
このような本実施の形態の記憶素子は、正常な書き込みを行うことができ、書き込み失敗率を低下させることができる。また複数の記憶素子において書き込み特性がバラつかずに安定化する。よって、そのような記憶素子を用いることで書き込みにおいて信頼性の高い半導体装置を作製することができる。
【０１５０】
また、トランジスタに含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース領域、ドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【０１５１】
本実施の形態で示した第１の導電層２０３ａ、２０３ｂ、２５６ａ、２５６ｂ、２８６と第２の導電層２１３、２６３ａ、２６３ｂ、２９３の材料および形成方法は、上記実施の形態１で示した材料および形成方法のいずれかを用いて同様に行うことができる。
【０１５２】
また、有機化合物層２１２、２６２ａ、２６２ｂ、２９２は、上記実施の形態１で示した有機化合物層と同様の材料および形成方法を用いて設けることができる。
【０１５３】
また、第１の導電層２０３ａ、２０３ｂ、２５６ａ、２５６ｂ、２８６と有機化合物層２１２、２６２ａ、２６２ｂ、２９２との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。例えば、Ｎ型半導体層およびＰ型半導体層を積層させて設けられたＰＮ接合ダイオードを用いることができる。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しの確実性が向上する。なお、ダイオードを設ける場合、ＰＮ接合を有するダイオードではなく、ＰＩＮ接合を有するダイオード、アバランシェダイオード等の、他の構成のダイオードを用いてもよい。なお、有機化合物層２１２、２６２ａ、２６２ｂ、２９２と第２の導電層２１３、２６３ａ、２６３ｂ、２９３との間に設けてもよい。
【０１５４】
本発明により、記憶素子の特性がバラつかずに安定化し、正常な書き込みを行うことができる。よって、より高信頼性の半導体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。
【０１５５】
（実施の形態４）
本実施の形態では、上記実施の形態で示す半導体装置の一例に関して図面を用いて説明する。
【０１５６】
本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは２通りの設け方があり、１つは複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合、もう１つは複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。
【０１５７】
まず、複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を、図１０を用いて説明する。
【０１５８】
図１０はアクティブマトリクス型で構成される半導体装置を示しており、基板３００上にトランジスタ３１０ａ、３１０ｂを有するトランジスタ部３３０、トランジスタ３２０ａ、トランジスタ３２０ｂを有するトランジスタ部３４０、絶縁層３０１ａ、３０１ｂ、３０８、３１１、３１６、３１４を含む素子形成層３３５が設けられ、素子形成層３３５の上方に記憶素子部３２５とアンテナとして機能する導電層３４３が設けられている。
【０１５９】
なお、ここでは素子形成層３３５の上方に記憶素子部３２５またはアンテナとして機能する導電層３４３を設けた場合を示しているが、この構成に限られず記憶素子部３２５またはアンテナとして機能する導電層３４３を、素子形成層３３５の下方や同一の層に設けることも可能である。
【０１６０】
記憶素子部３２５は、記憶素子３１５ａ、３１５ｂで構成され、記憶素子３１５ａは第１の導電層３０６ａ上に、有機化合物層３１２及び第２の導電層３１３が積層して構成され、記憶素子３１５ｂは、第１の導電層３０６ｂ上に、有機化合物層３１２及び第２の導電層３１３が積層して設けられている。また、第２の導電層３１３を覆って保護膜として機能する絶縁層３１４が形成されている。隔壁（絶縁層）３０７ａが第１の導電層３０６ａ上に、隔壁（絶縁層）３０７ｂが第１の導電層３０６ａおよび第１の導電層３０６ｂ上に、隔壁（絶縁層）３０７ｃが第１の導電層３０６ａおよび導電層３４１上に形成されている。また、複数の記憶素子３１５ａ、３１５ｂが形成される第１の導電層３０６ａ、第１の導電層３０６ｂは、トランジスタ３１０ａ、トランジスタ３１０ｂそれぞれのソース電極層又はドレイン電極層に、接続されている。すなわち、記憶素子はそれぞれひとつのトランジスタに接続されている。また、有機化合物層３１２が第１の導電層３０６ａ、３０６ｂおよび隔壁（絶縁層）３０７ａ、３０７ｂ、３０７ｃを覆うように全面に形成されているが、各メモリセルに選択的に形成されていてもよい。なお、記憶素子３１５ａ、３１５ｂは上記実施の形態で示した材料または作製方法を用いて形成することができる。
【０１６１】
図１０の記憶素子３１５ａ及び記憶素子３１５ｂも、屈曲部や凹凸を有するような形状に作製するので記憶素子の周辺の長さが長くなる。よって、このような記憶素子において、同面積の長方形を考える場合、周辺の長さが長いほどその長辺と短辺の比は大きくなる。本発明においてに、長辺と短辺の比（短辺に対する長辺の比）は、３以上が好ましく、６以上がより好ましい。また、本実施の形態の記憶素子と同じ周辺の長さで正方形を形成すると考えると、その正方形の面積は、本実施の形態の記憶素子の面積より大きくなる。本発明においてはその正方形の面積は、正方形の面積対する記憶素子の面積の比が、０．７５以下が好ましく、０．５以下がより好ましい。
【０１６２】
本発明では、記憶素子の形状として周辺に凹凸部を有するような矩形、単数または複数の屈曲部を有するジグザグ形状、櫛形、内部に開口（空間）を有するような輪状（輪っか型）などの形状を用いる。また、長辺と短辺比が大きい長方形、長径と短径との比が大きい楕円形なども用いることができる。
【０１６３】
このような本実施の形態の記憶素子は、正常な書き込みを行うことができ、書き込み失敗率を低下させることができる。また複数の記憶素子において書き込み特性がバラつかずに安定化する。よって、そのような記憶素子を用いることで書き込みにおいて信頼性の高い半導体装置を作製することができる。
【０１６４】
また、記憶素子３１５ａにおいて、上記実施の形態で示したように、第１の導電層３０６ａと有機化合物層３１２との間、または有機化合物層３１２と第２の導電層３１３との間に整流性を有する素子を設けてもよい。整流性を有する素子も上述したものを用いることが可能である。なお、記憶素子３１５ｂにおいても同様である。
【０１６５】
ここでは、アンテナとして機能する導電層３４３は第２の導電層３１３と同一の層で形成された導電層３４２上に設けられている。なお、第２の導電層３１３と同一の層でアンテナとして機能する導電層を形成してもよい。
【０１６６】
アンテナとして機能する導電層３４３の材料としては、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、アンテナとして機能する導電層３４３の形成方法は、蒸着、スパッタ、ＣＶＤ法、スクリーン印刷やグラビア印刷等の各種印刷法または液滴吐出法等を用いることができる。
【０１６７】
素子形成層３３５に含まれるトランジスタ３１０ａ、３１０ｂ、３２０ａ、３２０ｂは、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴまたはこれらを組み合わせたＣＭＯＳで設けることができる。また、トランジスタ３１０ａ、３１０ｂ、３２０ａ、３２０ｂに含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース領域、ドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【０１６８】
また、素子形成層３３５に含まれるトランジスタ３１０ａ、３１０ｂ、３１０ｃ、３１０ｄは、当該トランジスタを構成する半導体層を有機化合物で形成する有機トランジスタで設けてもよい。印刷法や液滴吐出法等を用いて有機トランジスタからなる素子形成層３３５を形成することができる。印刷法や液滴吐出法等を用いて形成することによってより低コストで半導体装置を作製することが可能となる。
【０１６９】
また、素子形成層３３５、記憶素子３１５ａ、３１５ｂ、アンテナとして機能する導電層３４３は、上述したように蒸着、スパッタ法、ＣＶＤ法、印刷法または液滴吐出法等を用いて形成することができる。なお、各場所によって異なる方法を用いて形成してもかまわない。例えば、高速動作が必要とされるトランジスタは基板上にＳｉ等からなる半導体層を形成した後に熱処理により結晶化させて設け、その後、素子形成層の上方にスイッチング素子として機能するトランジスタを印刷法や液滴吐出法を用いて有機トランジスタとして設けることができる。
【０１７０】
なお、トランジスタに接続するセンサを設けてもよい。センサとしては、温度、湿度、照度、ガス（気体）、重力、圧力、音（振動）、加速度、その他の特性を物理的又は化学的手段により検出する素子が挙げられる。センサは、代表的には抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。
【０１７１】
次に、複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合の半導体装置の一構成例に関して図１１を用いて説明する。
【０１７２】
図１１はパッシブマトリクス型の半導体装置を示しており、基板３５０上にトランジスタ３６０ａ、３６０ｂを有するトランジスタ部３８０、トランジスタ３７０ａ、トランジスタ３７０ｂを有するトランジスタ部３９０、絶縁層３５１ａ、３５１ｂ、３５８、３５９、３６１、３６６、３８４を含む素子形成層３８５が設けられ、基板３９６に設けられたアンテナとして機能する導電層３９３が素子形成層３８５上の導電層３９２と接続するように設けられている。なお、ここでは素子形成層３８５の上方に記憶素子部３７５またはアンテナとして機能する導電層３９３を設けた場合を示しているが、この構成に限られず記憶素子部３７５を素子形成層３８５の下方や同一の層に、またはアンテナとして機能する導電層３９３を素子形成層３８５の下方に設けることも可能である。
【０１７３】
記憶素子部３７５は、記憶素子３６５ａ、３６５ｂで構成され、記憶素子３６５ａは第１の導電層３５６上に、有機化合物層３６２ａ及び第２の導電層３６３ａが積層して構成され、記憶素子３６５ｂは、第１の導電層３５６上に、有機化合物層３６２ｂ及び第２の導電層３６３ｂが積層して設けられている。隔壁（絶縁層）３５７ａおよび隔壁（絶縁層）３５７ｂが第１の導電層３５６上に、隔壁（絶縁層）３５７ｃが第１の導電層３５６および導電層３９１上に形成されている。また、第２の導電層３６３ａ、３６３ｂを覆って保護膜として機能する絶縁層３６４が形成されている。また、複数の記憶素子３６５ａ、３６５ｂが形成される第１の導電層３５６は、トランジスタ３６０ｂひとつのソース電極層又はドレイン電極層に、接続されている。すなわち、記憶素子は同じひとつのトランジスタに接続されている。また、有機化合物層３６２ａ、有機化合物層３６２ｂ、第２の導電層３６３ａ、第２の導電層３６３ｂをメモリセルごとに分離するための隔壁（絶縁層）３５７ａ、３５７ｂ、３５７ｃを設けているが、隣接するメモリセルにおいて横方向への電界の影響が懸念されない場合は、全面に形成してもよい。なお、記憶素子３６５ａ、３６５ｂは上記実施の形態で示した材料または作製方法を用いて形成することができる。
【０１７４】
図１１の記憶素子３６５ａ及び記憶素子３６５ｂも、屈曲部や凹凸を有するような形状に作製するので記憶素子の周辺の長さが長くなる。よって、このような記憶素子において、同面積の長方形を考える場合、周辺の長さが長いほどその長辺と短辺の比は大きくなる。本発明においてに、長辺と短辺の比（短辺に対する長辺の比）は、３以上が好ましく、６以上がより好ましい。また、本実施の形態の記憶素子と同じ周辺の長さで正方形を形成すると考えると、その正方形の面積は、本実施の形態の記憶素子の面積より大きくなる。本発明においてはその正方形の面積は、正方形の面積に対する記憶素子の面積の比が、０．７５以下が好ましく、０．５以下がより好ましい。
【０１７５】
本発明では、記憶素子の形状として周辺に凹凸部を有するような矩形、単数または複数の屈曲部を有するジグザグ形状、櫛形、内部に開口（空間）を有するような輪状（輪っか型）などの形状を用いる。また、長辺と短辺比が大きい長方形、長径と短径との比が大きい楕円形なども用いることができる。
【０１７６】
このような本実施の形態の記憶素子は、正常な書き込みを行うことができ、書き込み失敗率を低下させることができる。また複数の記憶素子において書き込み特性がバラつかずに安定化する。よって、そのような記憶素子を用いることで書き込みにおいて信頼性の高い半導体装置を作製することができる。
【０１７７】
また本実施の形態（図１０、図１１に示す半導体装置）においても、実施の形態１の図１６で示すように、有機化合物層と第１の導電層、又は有機化合物層と第２の導電層、または第１の導電層及び第２の導電層両方と有機化合物層のそれぞれの間に絶縁層を設けてもよい。絶縁層を設けることで、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁層を設けることでキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
【０１７８】
また、素子形成層３８５と記憶素子部３７５とを含む基板と、アンテナとして機能する導電層３９３が設けられた基板３９６は、接着性を有する樹脂３９５により貼り合わされている。そして、素子形成層３８５上の導電層３９２と導電層３９３とは樹脂３９５中に含まれる導電性微粒子３９４を介して電気的に接続されている。また、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いて素子形成層３８５と記憶素子部３７５を含む基板と、アンテナとして機能する導電層３９３が設けられた基板３９６とを貼り合わせてもよい。
【０１７９】
このように、記憶素子及びアンテナを備えた半導体装置を形成することができる。また、本実施の形態では、基板上に薄膜トランジスタを形成して素子形成層を設けることもできるし、基板としてＳｉ等の半導体基板を用いて、基板上に電界効果トランジスタを形成することによって素子形成層を設けてもよい。また、基板としてＳＯＩ基板を用いて、その上に素子形成層を設けてもよい。この場合、ＳＯＩ基板はウェハの貼り合わせによる方法や酸素イオンをＳｉ基板内に打ち込むことにより内部に絶縁層を形成するＳＩＭＯＸと呼ばれる方法を用いて形成すればよい。
【０１８０】
さらには、記憶素子部を、アンテナとして機能する導電層が設けられた基板に設けてもよい。またトランジスタに接続するセンサを設けてもよい。
【０１８１】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。また本実施の形態で作製した半導体装置は、基板より剥離工程により剥離し、フレキシブルな基板上に接着することで、フレキシブルな基体上に設けることができ、可撓性を有する半導体装置とすることができる。フレキシブルな基体とは、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等からなる基板、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。フィルムは、被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、基体に接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。
【０１８２】
本発明の半導体装置において、工程条件（温度など）に耐えられる第１の基板上に記憶素子を形成した後、第２の基板に転置し、記憶素子を有する半導体装置を作製してもよい。また本明細書において、転置とは第１の基板に形成された記憶素子を、第１の基板より剥離し、第２の基板に移しかえることをいう。つまり記憶素子を設ける場所を他の基板へ移動するとも言える。
【０１８３】
なお、他の基板への転置工程は、基板と素子形成層の間に剥離層及び絶縁層を形成し、剥離層及び絶縁層の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該素子形成層を剥離する方法、耐熱性の高い基板と素子形成層の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該素子形成層を剥離する方法、基板と素子形成層の間に剥離層及び絶縁層を形成し、剥離層及び絶縁層の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化し、剥離層の一部を溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化膜において剥離する方法、素子形層が形成された基板を機械的に削除又は溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによるエッチングで除去する方法等を適宜用いることができる。また、剥離層として窒素、酸素や水素等を含む膜（例えば、水素を含む非晶質珪素膜、水素含有合金膜、酸素含有合金膜など）を用い、剥離層にレーザ光を照射して剥離層内に含有する窒素、酸素や水素をガスとして放出させ素子形成層と基板との剥離を促進する方法を用いてもよい。
【０１８４】
上記剥離方法を組み合わすことでより容易に転置工程を行うことができる。つまり、レーザ光の照射、ガスや溶液などによる剥離層へのエッチング、鋭いナイフやメスなどによる機械的な削除を行い、剥離層と素子形成層とを剥離しやすい状態にしてから、物理的な力（人間の手や機械等による）によって剥離を行うこともできる。
【０１８５】
本発明により、記憶素子の特性がバラつかずに安定化し、正常な書き込みを行うことができる。よって、より高信頼性の半導体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。
【０１８６】
（実施の形態５）
本実施の形態では、上記実施の形態で示す記憶素子を有する半導体装置の一例に関して図面を用いて説明する。本実施の形態の半導体装置の上面図を図１４（Ａ）に、図１４（Ａ）における線Ｘ−Ｙの断面図を図１４（Ｂ）に示す。
【０１８７】
図１４（Ａ）に示すように、基板４００上に記憶素子を有する半導体装置である記憶素子部４０４、回路部４２１、アンテナ４３１が形成されている。図１４（Ａ）及び（Ｂ）は、作製工程途中であり、作製条件に耐えうる基板４００上に記憶素子部、回路部、及びアンテナを形成した状態である。材料及び作製工程は実施の形態４と同様に選択し、作製すればよい。
【０１８８】
基板４００上に剥離層４５２、絶縁層４５３を介して記憶素子部４０４にはトランジスタ４４１、回路部４２１にはトランジスタ４４２が設けられている。トランジスタ４４１及びトランジスタ４４２上に絶縁層４６１、絶縁層４５４、絶縁層４５５が形成されており、絶縁層４５５上に第１の導電層４５７ｄ、有機化合物層４５８及び第２の導電層４５９の積層から構成される記憶素子４４３が形成されている。隔壁として機能する絶縁層４６０ｂにより有機化合物層４５８は個々に隔てられている。第１の導電層４５７ｄはトランジスタ４４１の配線層と接続しており、記憶素子４４３は、トランジスタ４４１と電気的に接続している。
【０１８９】
図１４（Ｂ）における半導体装置では、第２の導電層４５９は、配線層４５６ａ、導電層４５７ｃと積層して電気的に接続している。絶縁層４５５上に導電層４５７ａとアンテナ４３１ａ、導電層４５７ｂとアンテナ４３１ｂ、導電層４５７ｅとアンテナ４３１ｃ、及び導電層４５７ｆとアンテナ４３１ｄとがそれぞれ積層して形成されている。導電層４５７ｅは絶縁層４５５に形成された配線層４５６ｂに達する開口において、配線層４５６ｂと接して形成されており、アンテナと記憶素子部４０４及び回路部４２１とを電気的に接続している。アンテナ４３１ａ、アンテナ４３１ｂ、アンテナ４３１ｃ、及び４３１ｄ下の導電層４５７ａ、導電層４５７ｂ、導電層４５７ｅ、導電層４５７ｆは、絶縁層４５５とアンテナ４３１ａ、アンテナ４３１ｂ、アンテナ４３１ｃ、及び４３１ｄとの密着性を向上させる効果もある。本実施の形態では、絶縁層４５５にポリイミド膜、導電層４５７ａ、導電層４５７ｂ、導電層４５７ｅ、及び導電層４５７ｆにチタン膜、アンテナ４３１ａ、アンテナ４３１ｂ、アンテナ４３１ｃ、及び４３１ｄにアルミニウム膜をそれぞれ用いている。
【０１９０】
第１の導電層４５７ｄ及びトランジスタ４４１と、導電層４５７ｃ及び配線層４５６ａと、導電層４５７ｅ及び配線層４５６ｂとがそれぞれ接続するために絶縁層４５５に開口（コンタクトホールとも言う）を形成する。開口を大きくし、導電層同士の接触面積を増加した方がより低抵抗となるため、本実施の形態では、第１の導電層４５７ｄとトランジスタ４４１とが接続する開口が一番小さく、その次が導電層４５７ｃと配線層４５６ａとが接続する開口、導電層４５７ｅと配線層４５６ｂとが接続する開口が一番大きいというように順に開口を大きく設定している。本実施の形態では、第１の導電層４５７ｄとトランジスタ４４１とが接続する開口を５μｍ×５μｍ、導電層４５７ｃと配線層４５６ａとが接続する開口を５０μｍ×５０μｍ、導電層４５７ｅと配線層４５６ｂとが接続する開口を５００μｍ×５００μｍとしている。
【０１９１】
本実施の形態では、絶縁層４６０ａからアンテナ４３１ｂまでの距離ａを５００μｍ以上、第２の導電層４５９の端部から絶縁層４６０ａの端部までの距離ｂを２５０μｍ以上、第２の導電層４５９の端部から絶縁層４６０ｃの端部までの距離ｃを５００μｍ以上、絶縁層４６０ｃの端部からアンテナ４３１ｃまでの距離ｄを２５０μｍ以上としている。回路部４２１は部分的に絶縁層４６０ｃが形成されており、トランジスタ４４２も絶縁層４６０ｃに覆われていない領域と覆われている領域がある。
【０１９２】
このような半導体装置を用いることで、外部入力部から電源電圧や信号を記憶素子部４０４に直接入力することで、記憶素子部４０４にデータ（情報に相当する）を書き込む、もしくは記憶素子部４０４からデータを読み出すことが可能となる。
【０１９３】
また、外部入力部に信号を直接入力しない場合、アンテナ部で受信した電波を、ＲＦ入力部を通して内部で電源や信号を生成し、記憶素子部４０４からデータを読み出すことが可能となる。
【０１９４】
また、アンテナは、記憶素子部に対して、重なって設けてもよいし、重ならずに周囲に設ける構造でもよい。また重なる場合も全面が重なってもよいし、一部が重なっている構造でもよい。アンテナ部と記憶素子部が重なる構造であると、アンテナが交信する際に信号に載っているノイズ等や、電磁誘導により発生する起電力の変動等の影響による、半導体装置の動作不良を減らすことが可能であり、信頼性が向上する。また、半導体装置を小型化することもできる。
【０１９５】
また、上述した非接触データの入出力が可能である半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
【０１９６】
例えば、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用する場合には、磁界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電層を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成する。図１７（Ａ）乃至（Ｃ）に、基板５０１上に形成された、アンテナとして機能する導電層５０２、集積回路を有するチップ状の半導体装置５０３の例を示す。
【０１９７】
また、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよく、例えば、アンテナとして機能する導電層を線状（例えば、ダイポールアンテナ（図１７（Ａ）参照））、平坦な形状（例えば、パッチアンテナ（図１７（Ｂ）参照））またはリボン型の形状（図１７（Ｃ）、（Ｄ）参照）等に形成することができる。また、アンテナとして機能する導電層の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
【０１９８】
アンテナとして機能する導電層は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１９９】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電層を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電層の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電層を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。また、上述した材料以外にも、セラミックやフェライト等をアンテナに適用してもよい。
【０２００】
また、電磁結合方式または電磁誘導方式を適用する場合であって、アンテナを備えた半導体装置を金属に接して設ける場合には、当該半導体装置と金属との間に透磁率を備えた磁性材料を設けることが好ましい。アンテナを備えた半導体装置を金属に接して設ける場合には、磁界の変化に伴い金属に渦電流が流れ、当該渦電流により発生する反磁界によって、磁界の変化が弱められて通信距離が低下する。そのため、半導体装置と金属との間に透磁率を備えた材料を設けることにより金属の渦電流を抑制し通信距離の低下を抑制することができる。なお、磁性材料としては、高い透磁率を有し高周波損失の少ないフェライトや金属薄膜を用いることができる。
【０２０１】
また、アンテナを設ける場合には、１枚の基板上にトランジスタ等の半導体素子とアンテナとして機能する導電層を直接作り込んで設けてもよいし、半導体素子とアンテナとして機能する導電層を別々の基板上に設けた後に、電気的に接続するように貼り合わせることによって設けてもよい。
【０２０２】
また、このように作製した半導体装置に対して、その特性を評価するため検査を行う方法を、図２０を用いて説明する。図２０（Ａ）は、フィルムのような可撓性基板上に形成されたアンテナ搭載集積回路チップ（ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）ともいう）を、ロール  ｔｏ  ロール方式を用いて高速自動検査するシステムを示す。アンテナ搭載集積回路チップの集積回路チップ内に上記実施の形態で示すような、記憶素子の周辺部に凹凸や屈曲部を有する記憶素子を用いている。
【０２０３】
図２０に示す検査システムにおいて、送り用ロール６０１、信号測定用回路６０３、信号測定用アンテナ６０４、可動式シールド６０９、複数のスロット６０８を有する回転チャンバ機構ドラム６２０、回転プローブ機構ドラム６３０、可動プロープ６０５、受け取り用ロール６０６であり、検査対象であるアンテナ搭載集積回路チップ６０２がロールによって運ばれる。回転チャンバ機構ドラム６２０は、アンテナ搭載集積回路チップの測定検査用でありアンテナ搭載集積回路チップとは非接触で測定検査を行う。ロール上を運ばれるアンテナ搭載集積回路チップを上面より見た図が図２０（Ｂ）であり、ＴＥＧ用チップ６１１、検査用パッド６１０、アンテナ６１２、集積回路チップ６１３が運ばれる。回転プローブ機構ドラム６３０は集積回路チップの有するトランジスタの電気特性、ＬＣＲ（コイル、コンデンサ、抵抗）特性を、集積回路チップと同基板、同工程で作製されたＴＥＧ用チップに可動プローブを接触することによって測定し、評価するものである。このように、本発明を用いた半導体装置を高速で自動検査することができる。
【０２０４】
図１４の記憶素子４４３も、屈曲部や凹凸を有するような形状に作製するので記憶素子の周辺の長さが長くなる。よって、このような記憶素子において、同面積の長方形を考える場合、周辺の長さが長いほどその長辺と短辺の比は大きくなる。本発明においてに、長辺と短辺の比（短辺に対する長辺の比）は、３以上が好ましく、６以上がより好ましい。また、本実施の形態の記憶素子と同じ周辺の長さで正方形を形成すると考えると、その正方形の面積は、本実施の形態の記憶素子の面積より大きくなる。本発明においてはその正方形の面積は、正方形の面積対する記憶素子の面積の比が、０．７５以下が好ましく、０．５以下がより好ましい。
【０２０５】
本発明では、記憶素子の形状として周辺に凹凸部を有するような矩形、単数または複数の屈曲部を有するジグザグ形状、櫛形、内部に開口（空間）を有するような輪状（輪っか型）などの形状を用いる。また、長辺と短辺比が大きい長方形、長径と短径との比が大きい楕円形なども用いることができる。
【０２０６】
このような本実施の形態の記憶素子は、正常な書き込みを行うことができ、書き込み失敗率を低下させることができる。また複数の記憶素子において書き込み特性がバラつかずに安定化する。よって、そのような記憶素子を用いることで書き込みにおいて信頼性の高い半導体装置を作製することができる。
【０２０７】
本発明により、記憶素子の特性がバラつかずに安定化し、正常な書き込みを行うことができる。よって、より高信頼性の半導体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。
【０２０８】
（実施の形態６）
本実施の形態では、上記構成を有する半導体装置において、データの読み込みまたは書き込みについて説明する。
【０２０９】
まず、パッシブマトリクス型の半導体装置において記憶素子にデータの書き込みを行う際の動作について図２、図３を用いて説明する。データの書き込みは、電気的作用、又は電気的作用及び光学的作用により行うが、まず、電気的作用によりデータの書き込みを行う場合について説明する（図３参照）。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態をデータ「１」とする。
【０２１０】
メモリセル７２１にデータ「１」を書き込む場合、まず、デコーダ７２３、７２４およびセレクタ７２５によってメモリセル７２１を選択する。具体的には、デコーダ７２４によって、メモリセル７２１に接続されるワード線Ｗ３に所定の電圧Ｖ２を印加する。また、デコーダ７２３とセレクタ７２５によって、メモリセル７２１に接続されるビット線Ｂ３を回路７２６に接続する。そして、回路７２６からビット線Ｂ３へ書き込み電圧Ｖ１を出力する。こうして、メモリセル７２１を構成する第１の導電層と第２の導電層の間には電圧Ｖｗ＝Ｖ１−Ｖ２を印加する。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた有機化合物層を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよい。例えば、（Ｖ１、Ｖ２）＝（０Ｖ、５〜１５Ｖ）、あるいは（３〜５Ｖ、−１２〜−２Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。
【０２１１】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセルを構成する第１の導電層と第２の導電層の間は、ダイオード特性など、選択性を確保できる特性を有する必要がある。
【０２１２】
一方、メモリセル７２１にデータ「０」を書き込む場合は、メモリセル７２１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ７２３、７２４およびセレクタ７２５によってメモリセル７２１を選択するが、回路７２６からビット線Ｂ３への出力電位を、選択されたワード線Ｗ３の電位あるいは非選択ワード線の電位と同程度とし、メモリセル７２１を構成する第１の導電層と第２の導電層の間に、メモリセル７２１の電気特性を変化させない程度の電圧（例えばー５〜５Ｖ）を印加すればよい。
【０２１３】
また、電気的作用により書き込みの他、さらに光学的作用によって記憶素子にデータの書き込みを行ってもよい。光学的作用によりデータの書き込みを行う場合について説明する（図１９参照。）。この場合、第２の導電層７５３ａはレーザ光を透過させる必要がある。透光性を有する導電層側（ここでは第２の導電層７５３ａとする）から、有機化合物層７５２にレーザ光を照射することにより行う。ここでは、所望の部分の有機化合物層７５２に選択的にレーザ光を照射して有機化合物層７５２に損傷（ダメージ）を与える（破壊する場合もある）。損傷を受けた有機化合物層は、より絶縁化するため、他の部分と比較すると電気抵抗が大幅に大きくなる。このように、レーザ光の照射により、有機化合物層７５２を挟んで設けられた２つの導電膜間の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない有機化合物層を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の有機化合物層に選択的にレーザ光を照射して損傷を与えることによって電気抵抗を大きくする。
【０２１４】
また、有機化合物層７５２として、光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いた場合、レーザ光を照射すると、照射された部分だけが導電性が増加し、未照射の部分は導電性を有しない。そのため、所望の部分の有機化合物層に選択的にレーザ光を照射することにより、有機化合物層の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない有機化合物層を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の有機化合物層に選択的にレーザ光を照射して導電性を増加させる。
【０２１５】
レーザ光を照射する場合、有機化合物層７５２の電気抵抗の変化は、メモリセル７２１の大きさによるが、μｍオーダの径に絞ったレーザ光の照射により実現する。例えば、径が１μｍのレーザビームが１０ｍ／ｓｅｃの線速度で通過するとき、１つのメモリセルが含む有機化合物を含む層にレーザ光が照射される時間は１００ｎｓｅｃとなる。１００ｎｓｅｃという短い時間内で相を変化させるためには、レーザパワーは１０ｍＷ、パワー密度は１０ｋＷ／ｍｍ２とするとよい。また、レーザ光を選択的に照射する場合は、パルス発振のレーザ照射装置を用いて行いることが好ましい。
【０２１６】
ここで、レーザ照射装置の一例に関して、図１９（Ｃ）を用いて簡単に説明する。レーザ照射装置１００１は、レーザ光を照射する際の各種制御を実行するコンピュータ（以下、ＰＣと示す。）１００２と、レーザ光を出力するレーザ発振器１００３と、レーザ発振器１００３の電源１００４と、レーザ光を減衰させるための光学系（ＮＤフィルタ）１００５と、レーザ光の強度を変調するための音響光学変調器（Ａｃｏｕｓｔｏ−Ｏｐｔｉｃ  Ｍｏｄｕｌａｔｏｒ  ；  ＡＯＭ）１００６と、レーザ光の断面を縮小するためのレンズおよび光路を変更するためのミラー等で構成される光学系１００７、Ｘ軸ステージ及びＹ軸ステージを有する移動機構１００９と、ＰＣから出力される制御データをデジタルーアナログ変換するＤ／Ａ変換部１０１０と、Ｄ／Ａ変換部から出力されるアナログ電圧に応じて音響光学変調器１００６を制御するドライバ１０１１と、移動機構１００９を駆動するための駆動信号を出力するドライバ１０１２と、被照射物上にレーザ光の焦点を合わせるためのオートフォーカス機構１０１３を備えている（図１９（Ｃ）参照。）。
【０２１７】
レーザ発振器１００３としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、Ｘｅ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波か第２高調波〜第５高調波を適用するのが好ましい。
【０２１８】
次に、レーザ照射装置を用いた照射方法について述べる。有機化合物層が設けられた基板が移動機構１００９に装着されると、ＰＣ１００２は図外のカメラによって、レーザ光を照射する有機化合物層の位置を検出する。次いで、ＰＣ１００２は、検出した位置データに基づいて、移動機構１００９を移動させるための移動データを生成する。
【０２１９】
この後、ＰＣ１００２が、ドライバ１０１１を介して音響光学変調器１００６の出力光量を制御することにより、レーザ発振器１００３から出力されたレーザ光は、光学系１００５によって減衰された後、音響光学変調器１００６によって所定の光量になるように光量が制御される。一方、音響光学変調器１００６から出力されたレーザ光は、光学系１００７で光路及びビームスポット形状を変化させ、レンズで集光した後、基板７５０上に該レーザ光を照射する。
【０２２０】
このとき、ＰＣ１００２が生成した移動データに従い、移動機構１００９をＸ方向及びＹ方向に移動制御する。この結果、所定の場所にレーザ光が照射され、レーザ光の光エネルギー密度が熱エネルギーに変換され、基板７５０上に設けられた有機化合物層に選択的にレーザ光を照射することができる。なお、ここでは移動機構１００９を移動させてレーザ光の照射を行う例を示しているが、光学系１００７を調整することによってレーザ光をＸ方向およびＹ方向に移動させてもよい。
【０２２１】
上記の通り、レーザ光の照射によりデータの書き込みを行う本発明の構成は、半導体装置を簡単に大量に作製することができる。従って、安価な半導体装置を提供することができる。
【０２２２】
続いて、パッシブマトリクス型の半導体装置において、記憶素子からデータの読み出しを行う際の動作について説明する（図３参照）。データの読み出しは、メモリセルを構成する第１の導電層と第２の導電層の間の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する第１の導電層と第２の導電層の間の実効的な電気抵抗（以下、単にメモリセルの電気抵抗と呼ぶ）が、読み出し電圧においてＲ０、データ「１」を有するメモリセルの電気抵抗を、読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し回路は、読み出し部分の構成として、例えば、図３（Ｂ）に示す抵抗素子７４６と差動増幅器７４７を用いた回路７２６を考えることができる。抵抗素子７４６は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子７４６の代わりにトランジスタ７４８を用いても良いし、差動増幅器の代わりにクロックドインバータ７４９を用いることも可能である（図３（Ｃ））。クロックドインバータ７４９には、読み出しを行うときにＨｉ、行わないときにＬｏとなる、信号φ又は反転信号φが入力される。勿論、回路構成は図３に限定されない。
【０２２３】
メモリセル７２１からデータの読み出しを行う場合、まず、デコーダ７２３、７２４およびセレクタ７２５によってメモリセル７２１を選択する。具体的には、デコーダ７２４によって、メモリセル７２１に接続されるワード線Ｗｙに所定の電圧Ｖｙを印加する。また、デコーダ７２３とセレクタ７２５によって、メモリセル７２１に接続されるビット線Ｂｘを回路７２６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、抵抗素子７４６（抵抗値Ｒｒ）とメモリセル７２１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル７２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル７２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図３（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図３（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔとして、データ「０」又は「１」に応じて、Ｌｏ又はＨｉ（もしくはＨｉ又はＬｏ）が出力され、読み出しを行うことができる。
【０２２４】
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｙ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉｇｈが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏｗが出力される。こうして、メモリセルの読み出しを行うことができる。
【０２２５】
上記の方法によると、有機化合物層７５２の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【０２２６】
次に、アクティブマトリクス型の半導体装置において記憶素子にデータの書き込みを行うときの動作について説明する（図４、図５参照。）。
【０２２７】
まず、電気的作用によりデータの書き込みを行うときの動作について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態をデータ「１」とする。
【０２２８】
ここでは、ｎ行ｍ列目のメモリセル２３１にデータを書き込む場合について説明する。メモリセル２３１にデータ「１」を書き込む場合、まず、デコーダ２２３、２２４およびセレクタ２２５によってメモリセル２３１を選択する。具体的には、デコーダ２２４によって、メモリセル２３１に接続されるワード線Ｗｎに所定の電圧Ｖ２２を印加する。また、デコーダ２２３とセレクタ２２５によって、メモリセル２３１に接続されるビット線Ｂｍを読み出し回路及び書き込み回路を有する回路２２６に接続する。ここではｍが３である例を示す。そして、回路２２６からビット線Ｂ３へ書き込み電圧Ｖ２１を出力する。
【０２２９】
こうして、メモリセルを構成するトランジスタ２１０ａをオン状態とし、記憶素子２１５ｂに、ビット線を電気的に接続し、おおむねＶｗ＝Ｖｃｏｍ−Ｖ２１の電圧を印加する。なお、記憶素子の一方の電極は電位Ｖｃｏｍの共通電極に接続されている。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた有機化合物層を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡（ショート）させてもよい。なお、電位は、（Ｖ２１、Ｖ２２、Ｖｃｏｍ）＝（５〜１５Ｖ、５〜１５Ｖ、０Ｖ）、あるいは（−１２〜０Ｖ、−１２〜０Ｖ、３〜５Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。
【０２３０】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位（例えば０Ｖ）を印加し、非選択のビット線は浮遊状態とするか、Ｖｃｏｍと同程度の電位を印加するとよい。
【０２３１】
一方、メモリセル２３１にデータ「０」を書き込む場合は、メモリセル２３１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ２２３、２２４およびセレクタ２２５によってメモリセル２３１を選択するが、回路２２６からビット線Ｂ３への出力電位をＶｃｏｍと同程度とするか、ビット線Ｂ３を浮遊状態とする。その結果、記憶素子２１５ｂには、小さい電圧（例えば−５〜５Ｖ）が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「０」書き込みが実現される。
【０２３２】
続いて、さらに光学的作用によりデータの書き込みを行う場合について説明する。この場合、レーザ照射装置により、透光性を有する導電層側から、有機化合物層に対して、レーザ光を照射することにより行う。レーザ照射装置はパッシブマトリクス型の半導体装置において、図１９を用いて説明したものと同様のものを用いればよい。
【０２３３】
有機化合物層として、有機化合物材料を用いた場合、レーザ光の照射により、有機化合物層は損傷を受け、有機化合物層が酸化又は炭化してより絶縁化する。そうすると、レーザ光が照射された記憶素子の抵抗値は増加し、レーザ光が照射されない記憶素子の抵抗値は変化しない。また、光酸発生剤をドープした共役高分子材料を用いた場合、レーザ光の照射により、有機化合物層に導電性が与えられる。つまり、レーザ光が照射された記憶素子には導電性が与えられ、レーザ光が照射されない記憶素子には導電性が与えられない。
【０２３４】
次に、電気的作用により、データの読み出しを行う際の動作について説明する。ここでは、回路２２６は、抵抗素子２４６と差動増幅器２４７を含む構成とする。但し、回路２２６の構成は上記構成に制約されず、どのような構成を有していてもよい。
【０２３５】
次に、アクティブマトリクス型の半導体装置において電気的作用により、データの読み出しを行う際の動作について説明する。データの読み出しは、記憶素子２１５ｂの電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ０、データ「１」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し回路は、読み出し部分の構成として、例えば、図５（Ｂ）に示す抵抗素子２４６と差動増幅器２４７を用いた回路２２６を考えることができる。抵抗素子は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子２４６の代わりに、トランジスタ２４９を用いても良いし、差動増幅器の代わりにクロックドインバータ２４８を用いることも可能である（図５（Ｃ））。勿論、回路構成は図５に限定されない。
【０２３６】
ｘ行ｙ列目のメモリセル２３１からデータの読み出しを行う場合、まず、デコーダ２２３、２２４およびセレクタ２２５によってメモリセル２３１を選択する。具体的には、デコーダ２２４によって、メモリセル２３１に接続されるワード線Ｗｙに所定の電圧Ｖ２４を印加し、トランジスタ２１０ａをオン状態にする。また、デコーダ２２３とセレクタ２２５によって、メモリセル２３１に接続されるビット線Ｂｘを回路２２６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｃｏｍとＶ０が抵抗素子２４６（抵抗値Ｒｒ）と記憶素子２１５ｂ（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル２３１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２３１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図５（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図５（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」又は「１」に応じて、Ｌｏ又はＨｉ（もしくはＨｉ又はＬｏ）が出力され、読み出しを行うことができる。
【０２３７】
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とし、トランジスタ２１０ａのオン抵抗を無視できるとすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉｇｈが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏｗが出力される。こうして、メモリセルの読み出しを行うことができる。
【０２３８】
上記の方法によると、記憶素子２１５ｂの抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【０２３９】
上記構成を有する記憶素子および当該記憶素子を備えた半導体装置は、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置を提供することができる。また、上記実施の形態で用いる絶縁性材料を有機化合物層として用いることによって、データの書き込み（追記）は可能であるが、データの書き換えを行うことはできない。従って、偽造を防止し、セキュリティを確保した半導体装置を提供することができる。
【０２４０】
なお、本実施の形態は、上記実施の形態に示した記憶素子および当該記憶素子を備えた半導体装置の構成と自由に組み合わせて行うことができる。
【０２４１】
（実施の形態７）
本実施形態の半導体装置の構成について、図１２を参照して説明する。図１２に示すように、本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調又は変調回路１３、他の回路を制御する制御回路１４、インターフェイス回路１５、記憶回路１６、データバス１７、アンテナ（アンテナコイル）１８、センサ２１、センサ回路２２を有する。
【０２４２】
電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調又は変調回路１３は、リーダライタ１９と交信するデータを復調又は変調する機能を有する。制御回路１４は、記憶回路１６を制御する機能を有する。アンテナ１８は、電磁波或いは電波の送受信を行う機能を有する。リーダライタ１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
【０２４３】
記憶回路１６は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子を有することを特徴とする。なお、記憶回路１６は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリから選択される１つ又は複数に相当する。
【０２４４】
センサ２１は抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。センサ回路２２はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して制御回路１４に信号を出力する。
【０２４５】
（実施の形態８）
本発明によりプロセッサ回路を有するチップ（以下、プロセッサチップ、無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置を形成することができる。本発明の半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。
【０２４６】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサ回路を有するチップ９０を設けることができる（図１３（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ９１を設けることができる（図１３（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路を有するチップ９７を設けることができる（図１３（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサ回路を有するチップ９３を設けることができる（図１３（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ９４を設けることができる（図１３（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指し、プロセッサ回路を有するチップ９５を設けることができる（図１３（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ９６を設けることができる（図１３（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
【０２４７】
本発明の半導体装置は、プリント基板に実装する、表面に貼る、または埋め込むなどの方法により、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
【０２４８】
次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５を有する（図１２（Ｂ）参照）。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
【０２４９】
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。
【０２５０】
上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。
【０２５１】
また、本発明の半導体装置は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。
【０２５２】
また、本発明の半導体装置が有する記憶素子は、電気的作用（または電気的作用及び光学的作用）によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置を用いた電子機器を提供することができる。
【０２５３】
なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
【図面の簡単な説明】
【０２５４】
【図１】本発明を説明する図。
【図２】本発明の半導体装置を説明する図。
【図３】本発明の半導体装置を説明する図。
【図４】本発明の半導体装置を説明する図。
【図５】本発明の半導体装置を説明する図。
【図６】本発明の半導体装置を説明する図。
【図７】本発明の半導体装置を説明する図。
【図８】本発明の半導体装置を説明する図。
【図９】記憶素子の長辺と短辺の比と面積との関係を示すグラフ。
【図１０】本発明の半導体装置を説明する図。
【図１１】本発明の半導体装置を説明する図。
【図１２】本発明の半導体装置を説明する図。
【図１３】本発明の半導体装置を説明する図。
【図１４】本発明の半導体装置を説明する図。
【図１５】記憶素子の書き込み電圧と書き込み失敗率との関係を示すグラフ。
【図１６】本発明の記憶素子を説明する図。
【図１７】本発明の半導体装置を説明する図。
【図１８】本発明を説明する図。
【図１９】本発明の半導体装置を説明する図。
【図２０】本発明の半導体装置の検査方法を説明する図。
【図１】
0005459894.tif 000002
【図２】
0005459894.tif 000003
【図３】
0005459894.tif 000004
【図４】
0005459894.tif 000005
【図５】
0005459894.tif 000006
【図６】
0005459894.tif 000007
【図７】
0005459894.tif 000008
【図８】
0005459894.tif 000009
【図９】
0005459894.tif 000010
【図１０】
0005459894.tif 000011
【図１１】
0005459894.tif 000012
【図１２】
0005459894.tif 000013
【図１３】
0005459894.tif 000014
【図１４】
0005459894.tif 000015
【図１５】
0005459894.tif 000016
【図１６】
0005459894.tif 000017
【図１７】
0005459894.tif 000018
【図１８】
0005459894.tif 000019
【図１９】
0005459894.tif 000020
【図２０】
0005459894.tif 000021