(57)【特許請求の範囲】
【請求項１】
支持基板と、
前記支持基板上に形成されていて、無機材料よりなる第１絶縁層と、
前記第１絶縁層に形成されている第１ランドと、
前記第１絶縁層に形成されている第２ランドと、
前記第１絶縁層に形成されていて、前記第１ランドと前記第２ランドを電気的に接続する第１配線と、
前記第１絶縁層、前記第１ランド、前記第２ランド及び前記第１配線上に形成されていて、第１ビア導体用の第１開口部と第２ビア導体用の第２開口部とを有する第２絶縁層と、
前記第２絶縁層上に形成されていて、第１電子部品を搭載するための第１パッドと、
前記第２絶縁層上に形成されていて、第２電子部品を搭載するための第２パッドと、
前記第２絶縁層上に形成されている第２配線と、
前記第１開口部に形成されていて、前記第１ランドと前記第１パッドとを電気的に接続する第１ビア導体と、
前記第２開口部に形成されていて、前記第２ランドと前記第２配線とを電気的に接続している第２ビア導体と、からなり、
前記第１パッドと前記第２パッドは、前記第１配線と前記第２配線を介して電気的に接続されていて、
前記第２配線は、前記第１配線よりも配線長が長く、厚みが大きいことを特徴とするインターポーザー。
【請求項２】
前記第１電子部品と前記第２電子部品との間を接続する全配線長に対する前記第２配線の長さの割合は６０〜９０％である請求項１に記載のインターポーザー。
【請求項３】
前記第１配線の厚みに対する前記第２配線の厚みの割合は、１より大きく１５以下である請求項１又は２に記載のインターポーザー。
【請求項４】
前記第２絶縁層は、有機材料よりなる請求項１〜３のいずれかに記載のインターポーザー。
【請求項５】
前記第２ランドは、前記第１パッドの形成領域の外側に設けられている請求項１〜４のいずれかに記載のインターポーザー。
【請求項６】
前記第１配線はダマシン法により形成されており、前記第２配線はセミアディティブ法により形成されている請求項１〜５のいずれかに記載のインターポーザー。
【請求項７】
前記第１配線のＬ／Ｓは、前記第２配線のＬ／Ｓよりも小さい請求項１〜６のいずれかに記載のインターポーザー。
【請求項８】
前記第２ビア導体のピッチは、前記第１ビア導体のピッチよりも大きい請求項１〜７のいずれかに記載のインターポーザー。
【請求項９】
前記第１絶縁層、前記第１ランド、前記第２ランド及び前記第１配線からなる表面は平坦である請求項１〜８のいずれかに記載のインターポーザー。
【請求項１０】
前記第１ランドの径は前記第１ビア導体の径よりも大きく、かつ、前記第２ランドの径は前記第２ビア導体の径よりも大きい請求項１〜９のいずれかに記載のインターポーザー。
【請求項１１】
前記第１ランドの径は前記第１ビア導体の径と等しく、かつ、前記第２ランドの径は前記第２ビア導体の径と等しい請求項１〜９のいずれかに記載のインターポーザー。
【請求項１２】
前記支持基板は、シリコンからなる請求項１〜１１のいずれかに記載のインターポーザー。
【請求項１３】
前記第１パッド上及び前記第２パッド上にそれぞれ開口を有する保護膜が、さらに設けられている請求項１〜１２のいずれかに記載のインターポーザー。
【請求項１４】
前記第１絶縁層及び前記第２絶縁層がそれぞれ一層ずつ設けられている請求項１〜１３のいずれかに記載のインターポーザー。
【請求項１５】
前記第１絶縁層が複数設けられている請求項１〜１３のいずれかに記載のインターポーザー。
【請求項１６】
前記第１絶縁層と前記第２絶縁層の間に、無機膜が設けられている請求項１〜１５のいずれかに記載のインターポーザー。
【請求項１７】
支持基板上に、無機材料よりなる第１絶縁層を形成する工程と、
前記第１絶縁層に第１配線を形成する工程と、
前記第１絶縁層上及び前記第１配線上に第２絶縁層を形成する工程と、
前記第２絶縁層上に、前記第１配線よりも配線長が長くて厚みが大きい第２配線を形成する工程と、を有することを特徴とする、請求項１に記載のインターポーザーの製造方法。
【請求項１８】
前記第２配線をセミアディティブ法で形成する請求項１７に記載のインターポーザーの製造方法。
【請求項１９】
前記第１配線をダマシン法で形成する請求項１７又は１８に記載のインターポーザーの製造方法。
【請求項２０】
前記第１絶縁層の表面に無機膜を形成する請求項１７〜１９のいずれかに記載のインターポーザーの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザー及びインターポーザーの製造方法に関する。
【背景技術】
【０００２】
ロジック、メモリなどの電子部品が複数個搭載される中間基板として、インターポーザーと呼ばれる基板が用いられている。
インターポーザーに搭載される電子部品は、近年、高密度化が進んでおり、電子部品から多くの配線を引き出すためにＢＧＡ等の表面実装方式が用いられている。
このような電子部品を搭載するためのインターポーザーにおいては、一の電子部品と接続される部位から他の電子部品に接続される配線へ、配線が引き出されている必要がある。そのため、インターポーザー内で多くの配線の引き回しがなされている必要がある。【０００３】
また、電子部品が扱うデータ量が増大しており、インターポーザー内で大容量の信号伝送、高速信号伝送を行う要求がある。
そして、大容量の信号伝送、高速信号伝送を行うためには、一の電子部品と他の電子部品との間の配線の配線抵抗が小さいことが必要となる。【０００４】
特許文献１には、積層された複数の有機絶縁層にそれぞれ配線を形成して電子部品を搭載する方式のインターポーザーが開示されている。
一方、半導体製造工程で用いられるダマシン法等の配線形成方法を用いて、無機絶縁層に配線を形成して電子部品を搭載する方式のインターポーザーも知られている。
【特許文献１】特開２００６−１９４３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載されたような、配線の全てが有機絶縁層上に形成されたインターポーザーでは、プロセス上、配線のＬ／Ｓ（ラインアンドスペース）に限界があり（３μｍ／３μｍ）、それよりもＬ／Ｓが小さい微細配線を形成することが難しい。そのため、多くの配線を引き回すためには、どうしても絶縁層の層数を増やす必要があった。【０００６】
そして、絶縁層の層数が多いインターポーザーでは、必然的に配線の長さが長くなるため、一の電子部品と他の電子部品との間の配線でインダクタンス成分が大きくなる。また、積層された絶縁層の厚さの分だけ基板全体の厚さが厚くなる。さらに、絶縁層上の配線に起因した凹凸により、基板の平坦性が低下する可能性がある。【０００７】
一方、配線の全てが半導体プロセスを用いて無機絶縁層に形成されたインターポーザーにおいては、Ｌ／Ｓの小さい微細配線を形成することが可能となる。そのため、絶縁層の層数を多くすることなく、多くの微細配線の引き回しがなされたインターポーザーとすることができる。しかしながら、一の電子部品と他の電子部品との間の配線のＬ／Ｓが小さく、配線の厚みが小さいと、そうした配線の抵抗が極めて大きくなりやすい。配線の距離が大きい場合は、配線抵抗の増加が顕著になる。このため、全配線が半導体プロセスにより形成されてなるインターポーザーは、電子部品間の大容量の信号伝送には向いていなかった。【０００８】
本発明は、上記のような問題に鑑み、出来る限り少ない層数で多くの配線の引き回しを行うことができ、かつ、電子部品間の大容量信号伝送に適したインターポーザーを提供すること、及び、そのようなインターポーザーの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明者らは、複数の電子部品を搭載するために用いられるインターポーザー上の配線が、２種類に大別することができることに着目した。１つは、電子部品の下の引き回しのための配線であって、配線の本数に対して面積が狭いために微細配線が必要な領域に設けられる配線である。もう１つは、電子部品間の配線であって、配線の距離が比較的長く、配線の本数に対して面積に比較的余裕があるために微細配線はそれほど必要とならない領域に設けられる配線である。【００１０】
本発明者らは、電子部品の下の引き回しを行うための配線を微細配線によって形成し、かつ、電子部品間の距離の長い配線を配線抵抗の小さい配線によって形成することによって、インターポーザー内で多くの配線の引き回しを微細に行うことができ、かつ、大容量信号伝送及び高速信号伝送に適したインターポーザーを提供することができることを見出し、本発明を完成した。【００１１】
すなわち、請求項１に記載のインターポーザーは、支持基板と、
上記支持基板上に形成されていて、無機材料よりなる第１絶縁層と、
上記第１絶縁層に形成されている第１ランドと、
上記第１絶縁層に形成されている第２ランドと、
上記第１絶縁層に形成されていて、上記第１ランドと上記第２ランドを電気的に接続する第１配線と、
上記第１絶縁層、上記第１ランド、上記第２ランド及び上記第１配線上に形成されていて、第１ビア導体用の第１開口部と第２ビア導体用の第２開口部とを有する第２絶縁層と、
上記第２絶縁層上に形成されていて、第１電子部品を搭載するための第１パッドと、
上記第２絶縁層上に形成されていて、第２電子部品を搭載するための第２パッドと、
上記第２絶縁層上に形成されている第２配線と、
上記第１開口部に形成されていて、上記第１ランドと上記第１パッドとを電気的に接続する第１ビア導体と、
上記第２開口部に形成されていて、上記第２ランドと上記第２配線とを電気的に接続している第２ビア導体と、からなり、
上記第１パッドと上記第２パッドは、上記第１配線と上記第２配線を介して電気的に接続されていて、
上記第２配線は、上記第１配線よりも配線長が長く、厚みが大きいことを特徴とする。【００１２】
また、請求項２に記載のインターポーザーは、支持基板と、
上記支持基板上に形成されていて、無機材料よりなる第１絶縁層と、
上記第１絶縁層に形成されている第１ランドと、
上記第１絶縁層に形成されている第２ランドと、
上記第１絶縁層に形成されていて、上記第１ランドと上記第２ランドを電気的に接続する第１配線と、
上記第１絶縁層、上記第１ランド、上記第２ランド及び上記第１配線上に形成されていて、第１ビア導体用の第１開口部と第２ビア導体用の第２開口部とを有する第２絶縁層と、
上記第２絶縁層上に形成されていて、第１電子部品を搭載するための第１パッドと、
上記第２絶縁層上に形成されていて、第２電子部品を搭載するための第２パッドと、
上記第２絶縁層上に形成されている第２配線と、
上記第１開口部に形成されていて、上記第１ランドと上記第１パッドとを電気的に接続する第１ビア導体と、
上記第２開口部に形成されていて、上記第２ランドと上記第２配線とを電気的に接続している第２ビア導体と、からなり、
上記第１パッドと上記第２パッドは、上記第１配線と上記第２配線を介して電気的に接続されていて、
上記第２配線は、上記第１配線よりも単位長さ当たりの配線抵抗が小さいことを特徴とする。【００１３】
請求項１及び請求項２に記載の発明によれば、無機材料よりなる第１絶縁層に、第１ランド、第２ランド及び第１配線が形成されており、第１配線が第１ランドと第２ランドを電気的に接続している。また、第１絶縁層上の第２絶縁層上には、第２配線が形成されている。この第２配線は第１配線よりも配線長が長く、厚みが大きい。換言すると、第２配線は第１配線よりも単位長さ当たりの配線抵抗が小さい。すなわち、第１電子部品と第２電子部品との間の配線は、第１電子部品の下方で微細な引き回しを行う第１配線と、第１配線よりも配線長が長くて厚みが大きい第２配線とよりなる。これら第１電子部品と第２電子部品との間の配線において、例えば第１電子部品の接続端子間で必ず必要となる微細な引き回しのみを第１配線で行い、第１電子部品と第２電子部品との間の配線の大部分を単位長さ当たりの配線抵抗が小さい第２配線で構成することで、配線抵抗を効果的に低減することが可能となる。ひいては、大容量信号伝送に適したインターポーザーとすることができる。
さらに、第１絶縁層の第１配線で微細な引き回しが可能となることで、層数を増やして徐々に配線をファンアウトさせる必要がなく、少ない層数で電子部品の端子のファイン化に対応することが可能となる。
なお、配線抵抗の測定方法は、特に限定されるものではない。例えばプローブを介して特定の配線に抵抗測定器を接続することで配線抵抗が測定される。測定機器としては、アジレント・テクノロジー株式会社製の抵抗測定器（型番：４１９４Ａ）が挙げられる。【００１４】
請求項３に記載のインターポーザーでは、上記第１電子部品と上記第２電子部品との間を接続する全配線長に対する上記第２配線の長さの割合は６０〜９０％である。
第２配線の長さの割合をこのように定めると、配線抵抗の小さい第２配線の長さの割合が大きくなるため、２つの電子部品間の配線抵抗を小さくすることが容易となる。【００１５】
請求項４に記載のインターポーザーでは、上記第１配線の厚みに対する上記第２配線の厚みの割合は、１より大きく１５以下である。
この範囲とすると、インターポーザーの反りが抑えられるとともに、例えば熱履歴により有機絶縁層が膨張収縮した際も第２配線と有機絶縁層との密着を確保することが容易となる。すなわち、第１配線の厚みに対する第２配線の厚みの割合が１未満の場合は、インターポーザーの剛性が充分に確保されず、半導体素子とインターポーザーとの間の熱膨張係数の相違に起因してインターポーザーに反りが生じる可能性がある。一方、第１配線の厚みに対する第２配線の厚みの割合が１５を超える場合は、仮に配線幅が同じだと仮定すると第２配線のアスペクト比が大きくなってしまい、例えば熱履歴により有機絶縁層が膨張収縮した際にはその有機絶縁層の膨張収縮に第２配線が容易に追従してしまい、有機絶縁層に対する第２配線の密着性が低下する可能性がある。【００１６】
請求項５に記載のインターポーザーでは、上記第２絶縁層は有機材料からなる。
第２絶縁層を有機材料とすることで、インターポーザーの耐衝撃性を高め、割れ等を抑制することが可能となる。【００１７】
請求項６に記載のインターポーザーでは、上記第２ランドは上記第１パッドの形成領域の外側に設けられている。
「第１パッドの形成領域」とは、全ての第１パッドを含む領域であって、平面の面積の最も小さい所定領域を意味する。この領域を、「第１電子部品の投影領域」ともいう。
ここで、第１パッドの形成領域（第１電子部品の投影領域）は、第１電子部品の直下の領域であり、配線するための面積が限られているため、微細な配線の引き回しが必要となる領域である。これに対して第１パッドの形成領域（第１電子部品の投影領域）の外側は、電子部品間の領域であって、それほど微細な配線の引き回しは必要でない領域である。
このような位置に第２ランドが設けられていると、第１電子部品の接続端子（及び上記接続端子と接続される第１パッド）と電気的に接続される第１ランドから、微細配線である第１配線を用いて第１ランド間を引き回し、第１パッドの形成領域（第１電子部品の投影領域）の外側に第１配線を引き出して、スペースに比較的余裕のある領域にある第２ランドに接続させることができる。すなわち、微細配線の必要な領域から微細配線がそれほど必要でない領域にまで配線を引き出すことができる。【００１８】
請求項７に記載のインターポーザーでは、上記第１配線はダマシン法により形成されており、上記第２配線はセミアディティブ法により形成されている。
ダマシン法により形成された第１配線は、微細配線となる。また、セミアディティブ法により形成された第２配線は、ダマシン法により形成された第１配線よりも厚みが大きくなり、単位長さあたりの抵抗が小さい配線となる。【００１９】
請求項８に記載のインターポーザーでは、上記第１配線のＬ／Ｓは、上記第２配線のＬ／Ｓよりも小さい。
第１配線のＬ／Ｓを第２配線のＬ／Ｓよりも小さくすると、第１絶縁層内での微細な配線の引き回しを容易に行うことが可能となる。【００２０】
請求項９に記載のインターポーザーでは、上記第２ビア導体のピッチは、上記第１ビア導体のピッチよりも大きい。
第１ビア導体は、電子部品を搭載するための第１パッドと接続されるため、そのピッチを小さくすることによって、接続端子間のピッチが小さい電子部品を搭載することができる。そして、本発明における第１配線は、第１パッドの形成領域（第１電子部品の投影領域）の外側においてはファンアウトされている。すなわち、第１ビア導体のピッチに比べて第２ビア導体のピッチが相対的に大きくなっているため、Ｌ／Ｓが比較的大きい第２配線の形成が容易となる。【００２１】
請求項１０に記載のインターポーザーでは、上記第１絶縁層、上記第１ランド、上記第２ランド及び上記第１配線からなる表面は平坦である。
この表面が平坦であると、その面の上に第２絶縁層、第１ビア導体、第２ビア導体、及び、第２配線等を精度よく形成することができ、且つ、平坦性の高いインターポーザーとすることができる。【００２２】
請求項１１に記載のインターポーザーでは、上記第１ランドの径は上記第１ビア導体の径よりも大きく、かつ、上記第２ランドの径は上記第２ビア導体の径よりも大きい。
ランドとビア導体の径の関係がこのように定められていると、ランドとビア導体との接触面積が確保されて導通が良好になり、双方の接続信頼性を高めることができる。また、第１開口部及び第２開口部を形成する際、各ランドには各開口部に対する余剰部分が確保されているため、厳密なアライメント管理を必要とせず、工程の簡略化が図られる。
また、請求項１２に記載のインターポーザーでは、上記第１ランドの径は上記第１ビア導体の径と等しく、かつ、上記第２ランドの径は上記第２ビア導体の径と等しい。
ランドとビア導体の径の関係がこのように定められていると、各ランドには各開口部に対する余剰部分が形成されないため、ランド間の間隔を従来より広く確保でき、配線のさらなる高密度化が可能となる。【００２３】
請求項１３に記載のインターポーザーでは、上記支持基板は、シリコンからなる。
シリコンからなる支持基板は平坦度が極めて高いため、その表面上に微細な配線を形成することが可能となる。さらに、支持基板としてのシリコンを導入することでインターポーザーの剛性が高められることから、搭載される複数の電子部品とインターポーザーとの間の熱膨張係数の相違による、インターポーザーの反りを効果的に抑制できる。【００２４】
請求項１４に記載のインターポーザーでは、上記第１パッド上及び上記第２パッド上にそれぞれ開口を有する保護膜が、さらに設けられている。
これによれば、内方の配線層が保護され、それらの損傷を抑制することが可能となる。【００２５】
請求項１５に記載のインターポーザーでは、上記第１絶縁層及び上記第２絶縁層がそれぞれ一層ずつ設けられている。
第１絶縁層及び第２絶縁層がそれぞれ一層ずつ設けられていると、インターポーザー全体の厚さが薄く、電子部品を搭載した際の実装高さの低い基板とすることができる。また、電子部品間の配線長を極力短くすることができるといった観点で、配線抵抗の低減が可能となる。【００２６】
請求項１６に記載のインターポーザーでは、上記第１絶縁層が複数設けられている。無機材料よりなる第１絶縁層を複数設けることで、インターポーザーの熱膨張係数を下げることができる。【００２７】
請求項１７に記載のインターポーザーでは、上記第１絶縁層と上記第２絶縁層の間に、無機膜が設けられている。
第１絶縁層と第２絶縁層との間に無機膜が設けられていると、第１絶縁層と第２絶縁層との間の密着性を向上させることができる。【００２８】
請求項１８に記載のインターポーザーの製造方法は、支持基板上に、無機材料よりなる第１絶縁層を形成する工程と、
上記第１絶縁層に第１配線を形成する工程と、
上記第１絶縁層上及び上記第１配線上に第２絶縁層を形成する工程と、
上記第２絶縁層上に、上記第１配線よりも配線長が長くて厚みが大きい第２配線を形成する工程、とを有することを特徴とする。
このような工程によると、微細な引き回しを行う第１配線と、第１配線よりも配線長が長くて厚みが大きい（単位長さ当たりの配線抵抗が小さい）第２配線とを有するインターポーザーを製造することができる。
このようなインターポーザーは、第１電子部品と第２電子部品との間の配線において、例えば第１電子部品の接続端子間で必ず必要となる微細な引き回しのみを第１配線で行い、第１電子部品と第２電子部品との間の配線の大部分を第２配線で構成することで、配線抵抗を効果的に低減することが可能となる。ひいては、大容量信号伝送に適したインターポーザーとすることができる。【００２９】
請求項１９に記載のインターポーザーの製造方法においては、上記第１配線よりも上記第２配線を厚く形成する。
この構成の場合、単位長さ当たりの配線抵抗が小さい第２配線で、電子部品間の大部分の接続を可能とするインターポーザーを製造することができる。【００３０】
請求項２０に記載のインターポーザーの製造方法においては、上記第２配線をセミアディティブ法で形成する。
セミアディティブ法を用いることによって、第１配線よりも配線長が長くて厚みが大きい（単位長さ当たりの配線抵抗が小さい）第２配線を簡便且つ低コストで形成することができる。【００３１】
請求項２１に記載のインターポーザーの製造方法においては、上記第１配線をダマシン法で形成する。
ダマシン法を用いることによって、微細な引き回しを行う第１配線を精度よく形成することができる。さらに、平坦性の高い配線を形成することが可能となる。【００３２】
請求項２２に記載のインターポーザーの製造方法においては、上記第１絶縁層の表面に無機膜を形成する。
無機膜を形成することよって、無機膜の上に第２絶縁層を形成した際に第１絶縁層と第２絶縁層との間の密着性を向上させることができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施形態を説明する。
図１は、本発明のインターポーザーが用いられる態様の一例を模式的に示す断面図である。
本実施形態のインターポーザー１は、図１に示すように、第１電子部品５０、第２電子部品６０（各電子部品は、ロジック及び／又はメモリ等の半導体素子を含む）とプリント配線板１００との間に配置されている。本発明のインターポーザーは、複数の電子部品同士を接続する配線を有している。
電子部品５０及び電子部品６０とインターポーザー１は、例えばバンプ４２を介して接続されており、インターポーザー１とプリント配線板１００は例えばワイヤー１１０を介して接続されている。なお、各種部品の接続方法としては、これに限定されるものではない。【００３４】
（第一実施形態）
図２は、本発明のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
図２においては、図２に示す領域のさらに右側に存在する、第２電子部品が搭載される側の領域を省略して、第１電子部品が搭載される側の領域のみを示している。
また、図２では、第２絶縁層及び保護膜の内部を示すために、第２絶縁層及び保護膜を透過させた状態を模式的に示している。また、第１電子部品とバンプ、第１パッドとの位置関係を示すために、第１電子部品の封止樹脂を透過させた状態を模式的に示している。【００３５】
図３は、図２に示すインターポーザーのＡ−Ａ線断面図であり、第１配線と第２配線を含ように垂直方向に切断した断面を示している。【００３６】
本実施形態のインターポーザー１は、支持基板１０と、無機材料よりなる第１絶縁層２０と、第１絶縁層２０の内部に形成された第１配線２１と、有機材料よりなる第２絶縁層３０と、第２絶縁層３０上に形成された第２配線３１とを有する。ちなみに、図２及び図３には、第１電子部品５０が搭載された様子を示している。
以下、これら各部位の詳細について、図２及び図３を参照して、下側から順次説明する。【００３７】
まず、支持基板１０について説明する。
本実施形態における支持基板１０を形成する材料としては、シリコン、窒化珪素、炭化珪素、窒化アルミニウム、ムライト等が挙げられる。それらのうち、表面の平坦度が高く、微細な配線を形成できるといった観点で、シリコンを用いることが好ましい。
この支持基板１０の厚みとしては特に限定されないが、３０〜５００μｍが好ましい。支持基板１０の厚みが３０μｍ未満の場合は、インターポーザーの剛性が確保できない可能性がある。一方、支持基板１０の厚みが５００μｍを超える場合は、インターポーザー全体の厚みが増加してしまい好ましくない。【００３８】
次に、第１絶縁層及びその周辺の構成について説明する。
また、第１絶縁層２０の内部には、第１ランド２２、第２ランド２３、及び、第１配線２１が形成されている。
本実施形態における第１絶縁層２０は、ＳｉＯ２（二酸化珪素）、Ｓｉ３Ｎ４（窒化珪素）等の無機材料よりなる層である。具体的な層構成の一例については本実施形態のインターポーザーの製造方法の項で説明する。【００３９】
第１ランド２２は、第１絶縁層２０の中に、第１ランド２２の上面が第１絶縁層２０の上面から露出した状態で形成されており、第１電子部品５０の直下、すなわち、第１パッド３４の形成領域Ｒ内に位置している。
第２ランド２３は、第１絶縁層２０の中に、第２ランド２３の上面が第１絶縁層２０の上面から露出した状態で形成されており、第１パッド３４の形成領域Ｒ外に位置している。
第１配線２１は、第１絶縁層２０の内部に形成されており、第１ランド２２と第２ランド２３とを電気的に接続している。
また、第１ランド２２、第２ランド２３及び第１配線２１は、銅めっき及び銅めっきの下のシード層１２６（図３参照）からなる。シード層の構成の一例については本実施形態のインターポーザーの製造方法の項で説明する。【００４０】
本実施形態において、第１ランド２２、第２ランド２３及び第１配線２１はダマシン法によって形成されており、第１配線２１のＬ／Ｓは後述する第２配線３１のＬ／Ｓと比べて小さくなっている。
なお、第１配線のＬ／Ｓは、第１パッドの形成領域内での配線の引き回しが可能な範囲であれば特に限定されるものではない。Ｌ／Ｓ＝１μｍ／１μｍ程度であることが望ましいが、それよりもファインであってもよい。
この第１配線２１の厚みは、後述する第２配線の厚みよりも小さい。本実施形態における第１配線２１の厚みは特に限定されるものではないが、２μｍ以下であることが好ましい。第１配線２１の厚みが２μｍ以下の場合、配線のファイン化が可能となるほか、プロセスが容易となり、コスト低減が図られる。【００４１】
また、第１ランド２２、第２ランド２３及び第１配線２１はダマシン法によって形成されているため、第１絶縁層２０、第１ランド２２、第２ランド２３及び第１配線２１からなる表面は平坦になっている。【００４２】
また、本実施形態においては、第１ランド２２の径は後述する第１ビア導体３２の径よりも大きく、第２ランド２３の径は後述する第２ビア導体３３の径よりも大きくなっている。なお、ランドの径とビア導体の径を比較する際には、ランドとビア導体が接触する面どうしの径を比較すればよい。【００４３】
次に、第２絶縁層及びその周辺の構成について説明する。
第２絶縁層３０は、有機材料よりなり、第１絶縁層２０上に形成されている。この第２絶縁層３０の内部には、第１ビア導体３２、第２ビア導体３３が形成されている。さらに、第２絶縁層３０の表面には、第１パッド３４及び第２配線３１と、図示していない第２パッドが形成されている。【００４４】
第２絶縁層３０は、第１絶縁層２０、第１ランド２２、第２ランド２３及び第１配線２１上に設けられており、第１開口部３６及び第２開口部３７（図３又は図１０（ｂ）参照）を有する。この第１開口部３６には第１ビア導体３２が、第２開口部３７には第２ビア導体３３がそれぞれ形成されており、第１ビア導体３２の底面は第１ランド２２と、第２ビア導体３３の底面は第２ランド２３とそれぞれ接続されている。
さらに、第２絶縁層３０の上には第１パッド３４が形成されており、この第１パッド３４は第１ビア導体３２と電気的に接続されている。また、第２絶縁層３０の上にはさらに第２配線３１が形成されており、この第２配線３１は第２ビア導体３３と電気的に接続されている。すなわち、第１パッド３４と第１ランド２２とが第１ビア導体３２により接続されており、第２配線３１と第２ランド２３とが第２ビア導体３３により接続されている。【００４５】
第２絶縁層３０は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又は、これらの樹脂を含む樹脂複合体等からなる層である。
具体的には、感光性ポリイミド樹脂からなることが望ましい。【００４６】
第１ビア導体３２、第２ビア導体３３、第１パッド３４及び第２配線３１は、銅めっき及び銅めっきの下のシード層１３１（図３参照）からなる。
シード層の構成の一例については本実施形態のインターポーザーの製造方法の項で説明する。【００４７】
本実施形態において、第１ビア導体３２、第２ビア導体３３、第１パッド３４及び第２配線３１はセミアディティブ法によって形成されており、第２配線３１のＬ／Ｓは第１配線２１のＬ／Ｓと比べて大きくなっている。本実施形態における第２配線のＬ／Ｓは、Ｌ／Ｓ＝３μｍ／３μｍだが、これに限定されるものではない。第２配線のＬ／Ｓは、第２配線の本数及び第２配線が形成される領域の面積等に応じて適宜決定すればよい。【００４８】
第２配線３１は、第１配線２１よりも厚みが大きい。本実施形態における第２配線３１の厚みは、特に限定されるものではないが、２μｍより大きく、３０μｍ以下であることが好ましい。第２配線３１の厚みがこの範囲の場合、インターポーザーの反りが好適に抑制される。さらに、第２配線３１の配線抵抗を低減させることが可能となる。加えて、インターポーザーの厚みも増大することもない。なお、第２配線の厚みは、その長さ方向における任意の１０箇所の断面に基づいて走査型電子顕微鏡を用いて測定して得られた各々の値の平均値を意味する。第１配線の厚みに関しても同様である。
また、第１配線の厚みに対する第２配線の厚みの割合は、１より大きく１５以下である。第１配線の厚みに対する上記第２配線の厚みの割合が１未満の場合は、インターポーザーの剛性が充分に確保されず、半導体素子とインターポーザーとの間の熱膨張係数の相違に起因してインターポーザーに反りが生じる可能性がある。一方、第１配線の厚みに対する上記第２配線の厚みの割合が１５を超える場合は、仮に配線幅が同じだと仮定すると第２配線のアスペクト比が大きくなってしまい、例えば熱履歴により有機絶縁層が膨張収縮した際にはその有機絶縁層の膨張収縮に第２配線が容易に追従してしまい、有機絶縁層に対する第２配線の密着性が低下する可能性がある。【００４９】
また、図２及び図３には示していないが、第１ビア導体３２のピッチは第２ビア導体３３のピッチよりも小さくなるように形成されている。【００５０】
また、図２及び図３においては、第２配線３１の接続される先を省略して描いているが、第２配線３１は、第２電子部品を接続するための第２パッドと電気的に接続されている。
第２配線と第２パッドが接続される形態の一例については後で説明する。【００５１】
次に、保護膜４０について説明する。
保護膜４０は、第２絶縁層上及び第２配線上に形成されている。この保護膜４０は、第１パッド３４及び第２パッドをそれぞれ部分的に露出させる開口４１を有している。すなわち、図３に示すように、第１パッド３４及び第２パッドの外縁部は、保護膜４０により被覆されている。【００５２】
保護膜４０の材料は特に限定されるものではないが、第２絶縁層との密着性の観点から、有機材料であることが好ましい。
そして、開口４１には、バリアメタル層４３（図３参照）を介してはんだよりなるバンプ４２が形成されており、このバンプ４２と第１電子部品５０の接続端子が接続されている。【００５３】
図４は、第２電子部品の搭載される側をともに示した、本発明のインターポーザーの一例の一部分を模式的に示す斜視断面図である。【００５４】
図４に示す本実施形態のインターポーザーでは、第１電子部品５０の側から、第１パッド３４、第１ビア導体３２、第１ランド２２、第１配線２１、第２ランド２３、第２ビア導体３３、第２配線３１、第２パッド３５の順で配線が順次接続されている。すなわち、第１電子部品５０が搭載される第１パッド３４から、配線が第１絶縁層２０まで下ろされて、第１絶縁層２０内の第１配線２１を用いて第１ランド間の配線の引き回しが行われ、第１パッド３４の形成領域Ｒの外側にある第２ランド２３まで配線が引き出されている。
そして、第２ランド２３から第２絶縁層上の第２配線３１に第２ビア導体３３を介して配線が引き上げられて、第２配線３１を介して、第１電子部品５０と第２電子部品６０との間の大部分の接続がなされている。【００５５】
第１電子部品５０と第２電子部品６０の間の配線において、第２配線３１の長さは第１配線２１の長さよりも長くなっている。このようにすることによって、２つの電子部品間の配線の配線抵抗を小さくすることができ、大容量信号伝送に適したインターポーザーとすることができる。
特に、第１電子部品と第２電子部品との間を接続する全配線長に対する第２配線の長さの割合が６０〜９０％であることが望ましい。【００５６】
続いて、本実施形態のインターポーザーについて、上面図を用いて説明する。
図５は、本発明のインターポーザーの一例の一部分を模式的に示す上面図である。
図５においては、第１絶縁層や第２絶縁層の内部の配線の様子が見えるように、各層を透過させて模式的に示している。
図５は、第１パッド形成領域Ｒ及びその近傍を示しており、図５に示した領域の外側（上方）に第２電子部品（第２パッド形成領域Ｒ）が存在している。【００５７】
第１パッド形成領域Ｒには、第１ランド２２が複数形成されており、各第１ランド２２の上に第１ビア導体３２が形成され、各第１ビア導体３２の上に第１パッド３４が形成されている。すなわち、図５に示す８角形の領域のそれぞれが第１電子部品の接続端子（はんだバンプ等）が接続される部位である。各第１ランド２２には第１配線２１が接続されており、第１配線２１は第１パッド形成領域Ｒの外側に引き出されて第２ランド２３と接続されている。
各第２ランド２３の上には第２ビア導体３３が形成され、各第２ビア導体３３には第２配線３１がそれぞれ接続されている。
第２配線３１は、図面の外（上方）に存在する図示しない第２パッドと一体化している。
図５に示すように、本実施形態においては、第１ビア導体３２のピッチαに比べて第２ビア導体３３のピッチβが相対的に大きくなっている。【００５８】
また、本実施形態においては、第１配線２１のＬ／Ｓは１μｍ／１μｍ、第２配線３１のＬ／Ｓは３μｍ／３μｍであり、第２配線３１の幅は第１配線２１よりも大きくなっている。【００５９】
図６は、本発明のインターポーザーに電子部品が搭載された様子の一例を模式的に示す上面図である。
図６においては、電子部品間の配線の様子は省略して描いている。【００６０】
本発明のインターポーザーには、複数の電子部品を複数種類搭載することができる。その数及び種類は特に限定されるものではないが、図６に示すインターポーザー１には、ロジック１５０が１つ、メモリ１６０が４つ搭載されている。
そして、ロジック１５０とメモリ１６０の間の配線が、これまで説明した第１配線及び第２配線によって構成されている。【００６１】
図７は、図６に示すロジックとメモリの間の領域（図６中、Ｂで示す領域）を拡大した上面図である。
図７には、ロジック１５０及びメモリ１６０から引き出される配線の一部を模式的に示している。【００６２】
図７に示す領域では、ロジック１５０の側の第１パッド３４と接続された第１ランド２２に、第１ビア導体３２を介して第１配線２１が接続され、ロジック１５０のパッドの形成領域Ｒの外側にある第２ランド２３まで第１配線２１が引き出されている。
第２ランド２３には、第２ビア導体３３を介して第２配線３１が接続されており、第２配線３１はメモリ１６０の側に伸びて、メモリ１６０の側の第２パッド３５と接続されており、この第２配線３１を介してロジック１５０の側の配線とメモリ１６０の側の配線が接続されている。【００６３】
図７から明らかなように、第１配線２１のＬ／Ｓは第２配線３１のＬ／Ｓよりも小さくなっており、また、第２配線３１の長さは第１配線２１よりも長くなっている。すなわち、ロジック１５０とメモリ１６０の間の配線の大部分が第２配線３１によって形成されていることとなる。【００６４】
以下、本実施形態のインターポーザーの製造方法について図面を用いて説明する。
なお、この製造方法の説明では、第１電子部品が搭載される直下の部分、すなわち第１電子部品の投影領域の配線の形成方法について説明しているが、第２電子部品の投影領域や、第１電子部品と第２電子部品の間の領域等の他の領域についても同様の方法で配線を形成することができる。【００６５】
図８（ａ）、図８（ｂ）及び図８（ｃ）、並びに、図９（ａ）、図９（ｂ）、図９（ｃ）及び図９（ｄ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
まず、図８（ａ）に示すように、支持基板１０の上に第１絶縁層２０（第１ＳｉＯ２層１２１、Ｓｉ３Ｎ４層１２２及び第２ＳｉＯ２層１２３）を成膜する。
支持基板１０としてはシリコンウェハを用い、シリコンウェハ１０の上面に、第１ＳｉＯ２層１２１、Ｓｉ３Ｎ４層１２２及び第２ＳｉＯ２層１２３をそれぞれＣＶＤ（化学気相成長）法によって成膜する。【００６６】
次に、レジスト１２４を塗布し、露光、現像することにより、第２ＳｉＯ２層１２３に対して開口を形成する所定位置のレジスト１２４を除去する。
これらの工程をまとめて図８（ｂ）に示している。【００６７】
次に、ドライエッチング（反応性イオンエッチング）を行い、レジスト１２４の形成されていない部分の第２ＳｉＯ２層１２３をエッチングする。
これにより、図８（ｃ）に示すようなパターンを第２ＳｉＯ２層１２３に形成する。
なお、ドライエッチングの際には、Ｓｉ３Ｎ４層１２２がエッチングストッパーの役割を果たす。【００６８】
次に、図９（ａ）に示すように、第２ＳｉＯ２層１２３の表面にシード層１２６を、例えばスパッタリングにより形成する。本実施形態では、シード層１２６は、下から順にＴａＮ、Ｔａ、Ｃｕのスパッタ膜により構成されるが、これに限定されるものではない。【００６９】
次に、図９（ｂ）に示すように、シード層１２６を給電層として電解銅めっきを行い電解銅めっき層１２７を形成する。電解銅めっきは、従来公知の方法により行えばよい。【００７０】
次に、図９（ｃ）に示すように、ＣＭＰ（化学機械研磨）を行って、電解銅めっき層１２７の一部、及び、第２ＳｉＯ２層１２３表面のシード層１２６を除去する。
なお、ＣＭＰは従来のダマシン法において知られている方法及び装置を用いて行えばよい。
そして、ＣＭＰを行った後に残った電解銅めっき層が、第１ランド２２と第１配線２１となる。【００７１】
以上の工程によって、第１絶縁層、第１ランド、第１配線を形成することができる。
なお、第２ランドの形成方法は図示していないが、第１ランドの形成方法と同様であり、第１ランドと第２ランドが第１配線によって接続されるように配線を形成することができる。
次いで、図９（ｄ）に示すように、表面にＳｉ３Ｎ４層等の無機層１２８を例えばＣＶＤにより形成する。この無機層１２８は、第２絶縁層と、第１絶縁層との密着性を高める目的で設けられる。【００７２】
図１０（ａ）、図１０（ｂ）、図１０（ｃ）、及び、図１０（ｄ）並びに図１１（ａ）、図１１（ｂ）及び図１１（ｃ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
まず、図１０（ａ）に示すように、第１絶縁層、第１配線上に第２絶縁層３０を形成し、図１０（ｂ）に示すように開口３６を形成する。
第２絶縁層３０を形成する方法としては、例えば未硬化の感光性ポリイミド樹脂をロールコーター等を用いて塗布する方法等を用いることができる。【００７３】
開口を形成する方法としては、露光現像処理を用いることができる。第２絶縁層に形成された開口のうち、第１ランドの上に形成された開口が第１開口部、第２ランドの上に形成された開口が第２開口部となる。
次いで、図１０（ｃ）に示すように、第１開口部から露出する無機層を、例えば反応性イオンエッチングにより除去する。【００７４】
次に、図１０（ｄ）に示すように第２絶縁層３０の表面（開口３６の壁面を含む）と、開口３６より露出した第１ランド２２の上面にシード層１３１を形成する。
シード層１３１は、例えばスパッタにより形成され、Ｔｉ及びＣｕよりなる。
なお、図示していないが第２ランドの上面にも同様にシード層を形成する。【００７５】
次に、図１１（ａ）に示すように、めっきレジスト１３２を設け、めっきレジスト１３２をマスクを介して露光、現像することによって、第１パッド３４（図１１（ｂ）参照）を形成する位置のめっきレジスト１３２を除去する。
めっきレジストとしては、例えば感光性ドライフィルム等を使用することができる。
なお、図示していないが、めっきレジストを除去する際に、第２ランドの上に設けられた第２絶縁層の開口（第２開口部）上のめっきレジストを除去し、さらに第２配線のパターンの形状にめっきレジストを除去する。【００７６】
続いて、図１１（ｂ）に示すように、シード層１３１を給電層として電解銅めっきを行って、めっきレジスト１３２が除去された部位に銅めっきを施す。これにより第２絶縁層３０内に第１ビア導体３２が形成され、さらに、第２絶縁層３０の上に第１パッド３４が形成される。
また、図示していないが、電解銅めっきにより第２絶縁層内に第２ビア導体が形成され、さらに、第２絶縁層の上に第２配線が形成される。【００７７】
次に、図１１（ｃ）に示すように、残っためっきレジストを除去するとともに、除去しためっきレジストの下のシード層１３１をエッチングによって除去する。このシード層１３１をエッチングする方法としては特に限定されないが、電解銅めっきのオーバーエッチングを抑制するといった観点から、ドライエッチング（反応性イオンエッチング）が好ましい。【００７８】
以上の工程により、第２絶縁層、第１ビア導体、第１パッドを形成することができる。また、図示していないが、第２ビア導体、第２配線、第２パッドも同様にして形成することができる。【００７９】
図１２（ａ）及び図１２（ｂ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
まず、第２絶縁層３０上にさらに別の有機絶縁層４０を形成する。そして、新たに形成した有機絶縁層４０の上に開口４１を形成する。この新たに形成した有機絶縁層が保護膜４０となる。
これらの工程をまとめて図１２（ａ）に示している。
保護膜４０としての有機絶縁層としては、第２絶縁層３０と同様の材料を用いることができる。また、開口４１を形成する方法も、第２絶縁層３０に開口３６を形成する方法と同様の方法を用いることができる。【００８０】
次に、図１２（ｂ）に示すように、保護膜４０に設けた開口４１にバリアメタル層４３を形成する。このバリアメタル層４３は、例えば窒化タンタル及びタンタルを順次スパッタすることで形成される。なお、バリアメタル層の構成材料及び形成方法は特に限定されるものではない。
このような工程により、本実施形態のインターポーザー１を完成することができる。なお、保護膜の形成及びバリアメタル層の形成については、必要に応じて行えばよい。
そして、図示は省略するが、保護膜４０の開口から露出するバリアメタル層４３の表面にＮｉ／Ａｕめっきを施す。これは、後述するはんだ接合を行ったときに、はんだとパッド３４との密着性を確保するためである。【００８１】
続いて、製造したインターポーザーに電子部品を搭載する工程について説明する。
図１３（ａ）及び図１３（ｂ）は、第一実施形態のインターポーザーに電子部品を搭載する工程の一例を模式的に示す断面図である。
まず、図１３（ａ）に示すように、パッド３４（バリアメタル層４３）の上にはんだよりなるバンプ４２を形成する。【００８２】
次に、このバンプ４２を介して第１電子部品５０をインターポーザー１にフリップチップ実装する。
そして、第１電子部品５０とインターポーザーとの間にアンダーフィル樹脂５３を充填し、それを硬化させる。
次いで、第１電子部品５０の周囲を封止樹脂５１で封止することによって、インターポーザー１への電子部品の搭載を完了することができる。
これらの工程をまとめて図１３（ｂ）に示している。
なお、アンダーフィル樹脂及び封止樹脂としては、電子部品の封止に通常用いられる樹脂を用いればよい。【００８３】
また、支持基板としてシリコンウェハを用いて、シリコンウェハ上にインターポーザーを形成した場合、インターポーザーの寸法に対して充分大きいシリコンウェハを用いることによって、１枚のシリコンウェハ上に複数のインターポーザーを形成することができる。
１枚のシリコンウェハ上に複数のインターポーザーを形成した場合は、電子部品を搭載する工程の前又は電子部品を搭載する工程の後といった適切な時期に、ダイシング等の方法によってシリコンウェハを個辺に切断することによってインターポーザーごとに分割することができる。このようにすることによって、効率よくインターポーザーを製造することができる。【００８４】
以下、本実施形態のインターポーザー及びインターポーザーの製造方法の作用効果について列挙する。
（１）本実施形態のインターポーザーにおいては、無機材料よりなる第１絶縁層に、第１ランド、第２ランド及び第１配線が形成されており、第１配線が第１ランドと第２ランドを電気的に接続している。
第１配線は、微細な引き回しを行うことのできる配線であるため、第１電子部品の接続端子間で必ず必要となる微細な引き回しを第１配線で行うことができる。【００８５】
（２）また、第２ランドが第１パッドの形成領域の外側に設けられている。
そのため、第１電子部品の接続端子（及び上記接続端子と接続される第１パッド）と電気的に接続される第１ランドから、微細配線である第１配線を用いて第１ランド間を引き回し、第１パッドの形成領域（第１電子部品の投影領域）の外側に第１配線を引き出して第２ランドに接続させることができる。すなわち、微細配線の必要な領域から微細配線がそれほど必要でない領域にまで配線を引き出すことができる。【００８６】
（３）また、第１絶縁層内に形成した微細配線を用いて配線の引き回しがされているため、配線の引き回しを行うために必要な層数を少なくしてファンアウトを達成することができる。そのため、少ない層数で電子部品の端子のファイン化に対応することが可能となる。【００８７】
（４）また、第２配線の長さが第１配線の長さより長くなっており、第１パッドと第２パッドを接続する配線が、単位長さあたりの配線抵抗が小さい配線（配線長が長く、厚みが大きい配線）である第２配線で主に接続されている。そのため、２つの電子部品間の配線の配線抵抗が効果的に低減され、大容量信号伝送に適したインターポーザーとすることができる。【００８８】
（５）また、第１ランド、第２ランド及び第１配線はダマシン法によって形成されているため、その第１絶縁層、第１ランド、第２ランド及び第１配線からなる表面は平坦になっている。そのため、その表面の上に第２絶縁層、第１ビア導体、第２ビア導体、及び、第２配線等を精度よく形成することができ、且つ、平坦性の高いインターポーザーとすることができる。【００８９】
（６）また、支持基板がシリコンからなる。シリコンからなる支持基板は平坦度が極めて高いため、その表面上に微細な配線を形成することが可能となる。さらに、支持基板としてのシリコンを導入することでインターポーザーの剛性が高められることから、搭載される複数の電子部品とインターポーザーとの間の熱膨張係数の相違による、インターポーザ−の反りを効果的に抑制できる。【００９０】
（７）また、上記第１パッドの上及び上記第２パッド上に開口を有する保護膜が、さらに設けられているため、内方の配線層を好適に保護することが出来る。【００９１】
（８）また、第１絶縁層及び第２絶縁層がそれぞれ一層ずつ設けられているため、インターポーザー全体の厚さが薄く、電子部品を搭載した際の実装高さの低い基板とすることができる。また、電子部品間の配線長を極力短くすることができるといった観点で、配線抵抗の低減が可能となる。【００９２】
（９）また、第１絶縁層と第２絶縁層の間に、無機膜が設けられているため、第１絶縁層と第２絶縁層との間の密着性を向上させることができる。【００９３】
（１０）また、本実施形態のインターポーザーの製造方法では、第１配線をダマシン法により形成する工程と、第２配線をセミアディティブ法により形成する工程を行う。
これにより、微細な引き回しを行う第１配線を精度よく形成し、第１配線よりも配線長が長くて厚みが大きい（単位長さ当たりの配線抵抗が小さい）第２配線を簡便且つ低コストで形成してインターポーザーを製造することができる。
従って、本実施形態のインターポーザーの製造方法によると、第１電子部品と第２電子部品との間の配線において、例えば第１電子部品の接続端子間で必ず必要となる微細な引き回しが第１配線で行われ、第１電子部品と第２電子部品との間の配線の大部分が厚みの大きい第２配線で構成されて、配線抵抗が効果的に低減された、大容量信号伝送に適したインターポーザーを製造することができる。【００９４】
（第二実施形態）
以下、本発明の一実施形態である第二実施形態について説明する。
本実施形態のインターポーザーには、第一実施形態において説明したインターポーザーにおいて、第２配線の下の第１絶縁層に電源層及び／又はグランド層が設けられる。或いは、コンデンサ、インダクタ及びレジスタのうちの少なくとも１つからなる受動素子が設けられている。なお、第２配線の下の第１絶縁層とは、第１パッド形成領域と第２パッド形成領域との間に位置する第１絶縁層の所定箇所を意味する。例えば第１絶縁層内にグランド層を形成した場合には、その直上に位置する第２配線とを含めてマイクロストリップ構造が形成される。その結果、特性インピーダンスを整合でき、信号の伝搬を安定化させることが可能となる。【００９５】
本実施形態では第一実施形態において説明した効果（１）〜（１０）を発揮することができるとともに、以下の効果を発揮することができる。
（１１）第２配線によって配線されている領域（電子部品間の領域）の下の第１絶縁層には、微細配線を設ける必要がないことが多いために、デッドスペースとなっていることが多々ある。そのデッドスペースに例えば電源層や受動素子を形成することで、この領域が有効に活用され、無駄な部分のない高密度なインターポーザーとなる。ひいては、インターポーザー全体の薄型化、小型化を図ることができ、電源強化や信号特性の向上等の種々の機能を付与することが可能となる。【００９６】
（第三実施形態）
以下、本発明の一実施形態である第三実施形態について説明する。
図１４は、本発明のインターポーザーの別の一例の一部分を模式的に示す斜視断面図である。
本実施形態のインターポーザー２では、第２電子部品６０の投影領域にも、第１電子部品５０の投影領域と同様に第１ランド２２、第２ランド２３、第１配線２１、第１ビア導体３２及び第２ビア導体３３が形成されている。そして、第２パッド３５は、第１ビア導体３２、第１ランド２２、第１配線２１、第２ランド２２、第２ビア導体３３を介して第２配線３１と電気的に接続されている。【００９７】
本実施形態では第一実施形態において説明した効果（１）〜（１０）を発揮することができるとともに、以下の効果を発揮することができる。【００９８】
（１２）本実施形態のインターポーザーは、第２電子部品側の接続端子の数が多く狭ピッチで、第２電子部品の投影領域から配線を引き出す必要がある場合であっても、多層化することなく少ない層数で電子部品の端子のファイン化に対応することができる。【００９９】
（第四実施形態）
本実施形態のインターポーザーは、複数の電子部品のうちの特定の電子部品の間が第２配線のみを介して接続されるように構成されている。
図１５は、本発明のインターポーザーの別の一例の一部分を模式的に示す斜視断面図である。
図１５に示すインターポーザー４は、例えば図４に示す第一実施形態のインターポーザーにおいて、第３電子部品４０１を搭載するための第３パッド４０３及び第４電子部品４０２を搭載するための第４パッド４０４をさらに有する。
そして、第３パッド４０３と第４パッド４０４が第２配線３１を介して接続されている。【０１００】
本実施形態のインターポーザー４では、第３電子部品４０１の側から、第３パッド４０３、第２配線３１、第４パッド４０４の順で配線が順次接続されており、第３電子部品４０１と第４電子部品４０２の間に第１配線、第１ランド及び第２ランドは設けられていない。
なお、第１電子部品５０と第２電子部品６０の間は、第一実施形態と同様に第１配線２１及び第２配線３１を介して接続されている。【０１０１】
この第四実施形態で用いられる電子部品としては、例えば、第３電子部品が電源レギュレータモジュールであり、第４電子部品がＣＰＵである。
これらの電子部品間を第２配線のみを介して接続することによって、電子部品間の配線の抵抗をさらに低くすることができる。その結果、第２配線において電圧降下が生じることなく、ＣＰＵ等の電子部品に適切な電圧を加えることが可能となる。【０１０２】
（第五実施形態）
図１６は、本発明のインターポーザーの別の一例の一部分を模式的に示す断面図である。
図１６に示すインターポーザー５には、支持基板１０内に貫通電極５００が設けられている。【０１０３】
貫通電極５００は、銅めっき層５０１及び銅めっき層の下の導体薄膜５０２からなる。貫通電極５００と支持基板１０との間は絶縁膜５０３で隔てられており、支持基板１０の裏面側にも絶縁膜５０３が形成されている。【０１０４】
貫通電極５００の上側（支持基板の表面側）は第一絶縁層２０の内部に形成された導体（図１６においては第１ランド２２）と接続されている。
貫通電極５００の下側（支持基板の裏面側）は、支持基板１０の裏面に形成されたパッド６００（配線）と接続されている。すなわち、支持基板１０の裏面に形成されたパッド６００（配線）と、第１配線２１（第１ランド２２）とが貫通電極５００により電気的に接続されている。
また、パッド６００上にはバンプ５４２が形成されている。このバンプ５４２を介して、プリント配線板１００上にインターポーザー５が実装されている。
プリント配線板１００とインターポーザー５の間にはアンダーフィル樹脂５５３が充填されている。
なお、インターポーザー５とプリント配線板１００とは、バンプ５４２のみにより接続されていてもよく、バンプ及びワイヤーの両方によって接続されていてもよい。【０１０５】
絶縁膜５０３の材質は、特に限定されるものではなく、ＳｉＯ２膜等の無機絶縁膜や樹脂からなる有機絶縁膜を用いることができる。ここでは、絶縁膜５０３として有機絶縁膜を用いた例を挙げる。【０１０６】
第五実施形態のインターポーザーの製造方法は、貫通電極を形成する工程を除き、第一実施形態のインターポーザーの製造方法とほぼ同様である。そのため、第五実施形態のインターポーザーの製造方法のうち、第一実施形態のインターポーザーの製造方法と異なる工程について説明する。【０１０７】
図１７（ａ）、図１７（ｂ）、図１７（ｃ）、図１７（ｄ）、図１８（ａ）、図１８（ｂ）、図１８（ｃ）、図１９（ａ）、図１９（ｂ）及び図１９（ｃ）は、第五実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
本実施形態においては、第一実施形態のインターポーザーの製造方法において示した工程と同様にして、第一実施形態の説明において図９（ｃ）で示す構造と同様の構造の基板を作製する（図１７（ａ）参照）。【０１０８】
次に、図１７（ｂ）に示すように、例えばＵＶレーザーを用いて、支持基板１０の所定位置に開口５１０を形成する。この開口５１０の形成方法としては特に限定されるものではなく、ドライエッチング（反応性イオンエッチング）や、アルカリ溶液を用いたウェットエッチング等を採用してもよい。
さらに、図１７（ｃ）に示すように、開口５１０を露出させるようにレジスト５１１をパターニングする。その後、レジスト５１１をマスクとしてドライエッチング（反応性イオンエッチング）を行って、第１ＳｉＯ２層１２１及びＳｉ３Ｎ４層１２２を順次エッチングして、第１ランド２２の下面を露出させる。【０１０９】
次に、図１７（ｄ）に示すように、例えばディップコート法又はスピンコート法を用いて液状樹脂を支持基板１０の裏面側にコートし、これを約２００℃で１時間乾燥させて絶縁膜５０３を形成する。
このとき、支持基板１０の裏側表面と、開口５１０の壁面とに絶縁膜５０３が形成される。
この工程で用いる液状樹脂としては、後述するように第１ランド２２表面の絶縁膜５０３を容易に除去することができるといった観点から、感光性樹脂（例えばＪＳＲ（株）社製、商品名：ＷＰＲ、型番：５１００）を用いることが望ましい。
具体的には、メチルエチルケトン２０〜３０重量％、乳酸エチル２０〜３０重量％、フィラー１５〜２５重量％、ノボラック樹脂５〜１５重量％、メラミン系化合物１〜１０重量％、フェノール系樹脂１〜１０重量％、架橋ゴム１〜１０重量％、エポキシ系化合物１〜５重量％、低分子フェノール樹脂１〜５重量％、カップリング剤０．１〜３重量％、トリアジン系感光剤０．１〜３重量％からなる液状樹脂が挙げられる。
なお、有機絶縁膜の形成方法としては、スピンコート法やディップコート法の他、例えば真空蒸着が挙げられる。【０１１０】
次に、図１８（ａ）に示すように、開口５１０に対応した位置が開口されているマスク５１２を介して露光を行う。
さらに、図１８（ｂ）に示すように、現像を行い、露光された部位（開口５１０の底部）の絶縁膜５０３を除去する。
上記工程によって、第１ランド２２の下面が支持基板１０の裏面側に再度露出する。【０１１１】
次に、図１８（ｃ）に示すように、露出した第１ランド２２の下面及び絶縁膜５０３の表面に導体薄膜５０２を形成する。
導体薄膜５０２は、例えばＮｉ／Ｃｕよりなり、スパッタリングにより形成される。なお、この導体薄膜５０２の構成はこれに限定されるものではない。また、導体薄膜５０２の形成方法としてはスパッタリングに限定されるものではなく、例えば無電解めっきを採用してもよい。
さらに、図１９（ａ）に示すように、導体薄膜５０２を給電層として電解銅めっきを行って銅めっき層５０１を形成する。【０１１２】
次に、図１９（ｂ）に示すように、銅めっき層５０１のうちパッドが形成される箇所にレジスト５１３を形成する。
次に、図１９（ｃ）に示すように、エッチングによって、レジスト５１３が形成されていない部位の銅めっき層５０１及び導体薄膜５０２を除去する。
上記工程によって、貫通電極５００及びパッド６００が形成される。【０１１３】
本実施形態では第一実施形態において説明した効果（１）〜（１０）を発揮することができるとともに、以下の効果を発揮することができる。
（１３）支持基板内に貫通電極を形成することで、インターポーザーとプリント配線板とが半田バンプを介して接続される。その結果、双方をワイヤーによって接続する場合と比較して、配線距離の短縮が図られる。これにより、プリント配線板から半導体素子等の電子部品に至る配線における抵抗の増大が抑制され、半導体素子等の電子部品に至るまでの電圧降下を効果的に抑制することが可能となる。【０１１４】
（１４）また、本実施形態のインターポーザーは、有機樹脂からなる絶縁膜を含むため、絶縁膜として無機絶縁膜を形成した場合と比較して、インターポーザーの熱膨張係数が大きくなる。そのため、主に樹脂からなるプリント配線板とインターポーザーとの間の熱膨張係数の不整合をある程度緩和でき、インターポーザーとプリント配線板の接合部（バンプ）における接続信頼性を確保することが可能となる。【０１１５】
（その他の実施形態）
図２０は、本発明のインターポーザーの別の一例の一部分を模式的に示す断面図である。
これまで説明した各実施形態における第１配線は、ダマシン法により形成されていたが、その形成方法としてはこれに限定されるものではない。
例えば、図２０に示すインターポーザー３のように、第１絶縁層２０上にスパッタ等により金属層を形成し、この金属層をエッチングによりパターニングすることで第１配線２１等を形成してもよい。この場合、第１絶縁層２０の表面に第１配線２１、各種ランド２２，２３が形成される。【０１１６】
また、本発明のインターポーザーに搭載される電子部品の数は、２つ以上であれば特に限定されるものでなく、電子部品の種類、機能及び、電子部品同士が接続される関係も特に限定されるものではない。
例えば、第１電子部品に接続された第２配線に対して、第２電子部品が第三実施形態のように第２電子部品側からの第１配線を介して接続され、第３電子部品が第一実施形態のように第３電子部品の下のパッドのみを介して接続されていてもよい。
また、そうした電子部品の搭載形態も特に限定されない。すなわち、複数の半導体素子が積層された状態で実装されてもよい。この場合、例えば、各々の電子部品に設けられた貫通電極同士が半田バンプを介して接続される。【０１１７】
また、第１絶縁層及び／又は第２絶縁層が複数設けられていて、第１配線及び／又は第２配線が多層配線となっていても良い。【０１１８】
第１ランド、第２ランド及び第１配線を構成する材料、並びに、第１ビア導体、第２ビア導体、第１パッド、第２パッド及び第２配線を構成する材料は、導電性のある材料であれば、特に限定されるものではない。
銅の他にはニッケル、金、銀等が挙げられる。【０１１９】
第２絶縁層の種類としては、熱硬化性樹脂として、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリフェニレンエーテル樹脂、ポリフェニレン樹脂、フッ素樹脂等が挙げられる。
また、感光性樹脂として、例えば、アクリル樹脂等が挙げられる。【０１２０】
熱硬化性樹脂の一部に感光性基が付与された樹脂としては、上記熱硬化性樹脂の熱硬化基とメタクリル酸やアクリル酸とをアクリル化反応させたもの等が挙げられる。
また、熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン（ＰＥＳ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルフォン（ＰＰＳ）ポリフェニレンサルファイド（ＰＰＥＳ）、ポリフェニレンエーテル（ＰＰＥ）ポリエーテルイミド（ＰＩ）等が挙げられる。【０１２１】
また、第２絶縁層として用いることのできる樹脂複合体の具体的な組み合わせとしては、例えば、フェノール樹脂／ポリエーテルスルフォン、ポリイミド樹脂／ポリスルフォン、エポキシ樹脂／ポリエーテルスルフォン、エポキシ樹脂／フェノキシ樹脂、アクリル樹脂／フェノキシ樹脂、エポキシ基の一部をアクリル化したエポキシ樹脂／ポリエーテルスルフォン等が挙げられる。
このような樹脂よりなる第２絶縁層を多層化してもよい。
また、この第２絶縁層を、例えばＳｉＯ２等の無機材料より形成してもよい。この場合、インターポーザーの熱膨張係数を低減できる。【０１２２】
第１ランドの径と第１ビア導体の径との関係、及び、第２ランドの径と第２ビア導体の径との関係は、各ランドとビアとの間の導通が確保できる範囲であれば、特に限定されるものではなく、同じ径であってもよい。【０１２３】
また、第１絶縁層の上に形成するレジストの種類、露光方法及び現像方法は、半導体製造工程で用いられるレジスト、露光方法、及び、現像方法であれば特に限定されるものでない。【０１２４】
第１絶縁層及び第２絶縁層の上にシード層を形成する方法としては、スパッタリングの他に、いわゆるＰＶＤ（物理気相成長）法と呼ばれる方法を用いることができ、具体的には、真空蒸着、イオンプレーティング、電子ビーム蒸着等の方法を用いることができる。
また、第２絶縁層の表面にシード層を形成する方法としては、セミアディティブ法により導体回路を形成するために知られている従来公知の方法も用いることができる。【０１２５】
第２絶縁層を形成する方法としては、特に限定されるものではなく、スピンコーター、カーテンコーター等によって未硬化の樹脂を塗布する方法や、樹脂フィルムを熱圧着することにより樹脂層を形成する方法を用いることができる。
また、樹脂を硬化させる方法は、熱硬化に限定されるものではない。【０１２６】
また、第２絶縁層に開口を形成する方法としては、露光現像処理に限定されるものではなく、レーザー加工によって開口する方法を用いることもできる。
この場合、エキシマーレーザー、ＵＶ−ＹＡＧレーザー、炭酸ガスレーザー等を用いる方法が挙げられる。
【図面の簡単な説明】
【０１２７】
【図１】図１は、本発明のインターポーザーが用いられる態様の一例を模式的に示す断面図である。
【図２】図２は、本発明のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
【図３】図３は、図２に示すインターポーザーのＡ−Ａ線断面図である。
【図４】図４は、第２電子部品の搭載される側をともに示した、本発明のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
【図５】図５は、本発明のインターポーザーの一例の一部分を模式的に示す上面図である。
【図６】図６は、本発明のインターポーザーに電子部品が搭載された様子の一例を模式的に示す上面図である。
【図７】図７は、図６に示すロジックとメモリの間の領域（図６中、Ｂで示す領域）を拡大した上面図である。
【図８】図８（ａ）、図８（ｂ）及び図８（ｃ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図９】図９（ａ）、図９（ｂ）、図９（ｃ）及び図９（ｄ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図１０】図１０（ａ）、図１０（ｂ）、図１０（ｃ）、及び、図１０（ｄ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図１１】図１１（ａ）、図１１（ｂ）及び図１１（ｃ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図１２】図１２（ａ）及び図１２（ｂ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図１３】図１３（ａ）及び図１３（ｂ）は、第一実施形態のインターポーザーに電子部品を搭載する工程の一例を模式的に示す断面図である。
【図１４】図１４は、本発明のインターポーザーの別の一例の一部分を模式的に示す斜視断面図である。
【図１５】図１５は、本発明のインターポーザーの別の一例の一部分を模式的に示す斜視断面図である。
【図１６】図１６は、本発明のインターポーザーの別の一例の一部分を模式的に示す断面図である。
【図１７】図１７（ａ）、図１７（ｂ）、図１７（ｃ）及び図１７（ｄ）は、第五実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図１８】図１８（ａ）、図１８（ｂ）及び図１８（ｃ）は、第五実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図１９】図１９（ａ）、図１９（ｂ）及び図１９（ｃ）は、第五実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図２０】図２０は、本発明のインターポーザーの別の一例の一部分を模式的に示す斜視断面図である。
【符号の説明】
【０１２８】
１、２、３、４、５  インターポーザー
１０  支持基板
２０  第１絶縁層
２１  第１配線
２２  第１ランド
２３  第２ランド
３０  第２絶縁層
３１  第２配線
３２  第１ビア導体
３３  第２ビア導体
３４  第１パッド
３５  第２パッド
３６  第１開口部（第２絶縁層に形成された開口）
３７  第２開口部（第２絶縁層に形成された開口）
４０  保護膜
５０  第１電子部品
６０  第２電子部品
１２８  無機膜
１４１  開口（保護膜に形成された開口）
１５０  ロジック
１６０  メモリ
【図１】
0005484058.tif 000002
【図２】
0005484058.tif 000003
【図３】
0005484058.tif 000004
【図４】
0005484058.tif 000005
【図５】
0005484058.tif 000006
【図６】
0005484058.tif 000007
【図７】
0005484058.tif 000008
【図８】
0005484058.tif 000009
【図９】
0005484058.tif 000010
【図１０】
0005484058.tif 000011
【図１１】
0005484058.tif 000012
【図１２】
0005484058.tif 000013
【図１３】
0005484058.tif 000014
【図１４】
0005484058.tif 000015
【図１５】
0005484058.tif 000016
【図１６】
0005484058.tif 000017
【図１７】
0005484058.tif 000018
【図１８】
0005484058.tif 000019
【図１９】
0005484058.tif 000020
【図２０】
0005484058.tif 000021