(57)【特許請求の範囲】
【請求項１】
入力した電圧を電流に変換すると共に前記電圧の変化に比例して出力の電流を変化させる電圧−電流変換本体回路と、
前記電圧−電流変換本体回路の出力電流を適切な増幅率で増幅する電流増幅回路と、
前記電圧−電流変換本体回路のバイアス電流及び前記増幅率に応じて適切な電流を出力から引く電流源と、
前記電圧−電流変換本体回路のトランスコンダクタンス及び前記電流増幅回路の出力を独立して設定可能なバイアス電流を生成するバイアス回路と、
を備えたことを特徴とする電圧−電流変換回路。
【請求項２】
前記電流増幅回路は、入力した電圧を差動トランジスタによって電流に変換してその電流の差を出力し、その電流をさらに並列トランジスタの切り換えによって段階的にゲインを切り換えて増幅することができることを特徴とする請求項１記載の電圧−電流変換回路。
【請求項３】
前記バイアス電流を少なくして、前記電圧−電流変換本体回路のトランジスタの相互コンダクタンスを小さくし、前記電流増幅回路の電流増幅を大きくすることで、所望の線形特性を得るようにしたことを特徴とする請求項１記載の電圧−電流変換回路。
【請求項４】
前記電圧−電流変換回路は、電圧が入力される差動増幅回路と、前記差動増幅回路と電源ラインとの間に挿入されたカレントミラー回路とを有することを特徴とする請求項１記載の電圧−電流変換回路。
【請求項５】
前記電圧−電流変換回路は、電圧が入力される差動増幅回路と、前記差動増幅回路と電源ラインとの間に挿入されたカレントミラー回路と、入力端が前記カレントミラー回路と前記差動増幅回路との接続ノードにそれぞれ接続されたアンプと、
を有することを特徴とする請求項１記載の電圧−電流変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線送信器の周波数変換器に用いられる電圧−電流変換回路に関する。
【背景技術】
【０００２】
無線送信器の周波数変換器は、入力された電圧を電流に変換する“電圧−電流変換回路”と、電流を搬送周波数でスイッチングして周波数変換する“ミキシング回路”とで構成されている。
【０００３】
特にOFDM(Orthogonal Frequency Division Multiplex：直交周波数分割多重方式)で変調された信号はピークが平均パワーに比べて大きく、送信器には厳しい線形性が要求される。周波数変換器においては、電圧−電流変換回路とミキシング回路の双方の線形性が問題になる。ミキシング回路は適切なDC(Direct Current：直流)電流が設定できれば線形性がクリアされるため、課題は電圧−電流変換回路の線形性となる。
【０００４】
また同時に電圧−電流変換回路のトランスコンダクタンス（電圧／電流変換比率）は送信器の出力を一定に保つため、環境変化によらずに一定であることが望まれる。
【０００５】
また、数百MHzの広帯域の通信をおこなうためには、電圧−電流変換回路も同様に数百MHzの高周波で動作する必要がある。このような要求を満たす電圧−電流変換回路として、ソース縮退抵抗をもちいることで線形特性を良くし、かつトランスコンダクタンスも一定にする技術が既に知られている。
【０００６】
しかし、従来の電圧−電流変換回路では、トランスコンダクタンスGMがソース縮退抵抗に比例するためにはトランジスタの相互コンダクタンスgmの変動による影響を小さくするために、電流を多く流す必要があるという問題があった。
【０００７】
また、ばらつきによる特性変動に対応するために、最も悪い条件で線形性が要求特性を満たすようにする必要があり、個別に見れば多くの場合で電流を流しすぎているという問題があった。
【０００８】
図６に従来の電圧−電流変換回路の回路図を示す。
同図に示す電圧−電流変換回路は、ドレインに電流源４が接続されたＰ型MOS(Metal Oxide Semiconductor)トランジスタ１、ドレインに他の電流源５が接続されたＰ型MOSトランジスタ２、Ｐ型MOSトランジスタ１のドレイン及びＰ型MOSトランジスタ２ドレインとの間に接続された抵抗３とで構成されている。
【０００９】
ソース縮退抵抗による電圧電流変換回路について詳しく述べる。
MOSトランジスタ１、２の相互コンダクタンスgmと抵抗３の抵抗値Rによって、この回路全体のトランスコンダクタンスGmは以下の数式（１）のように表される。
Gm＝gm/(1＋R*gm)        …（１）
ここで、R*gm>>1としたときに、数式（１）は、数式（２）のように近似できる。
Gm≒1/R                  …（２）
【００１０】
これはMOSトランジスタ１、２の相互コンダクタンスgmによらず抵抗値Rのみによって回路全体のトランスコンダクタンスGmが決まるため、線形でかつ環境によらずに一定にすることができる。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、R*gm>>1が成り立つ条件では、数式（２）は、数式（３）のように書き直せるので、
Gm≒1/R＝gm/(R*gm)          …（３）
MOSトランジスタ１、２本来の相互コンダクタンスgmよりも相当低い（1/(R*gm)）トランスコンダクタンスしか得られないことになる。これはMOSトランジスタ単体のソース接地回路に比べ、線形性が良いかわりに、消費電力が多いということである。
【００１２】
また、線形性の解決のため、負帰還をかける方法が既に知られている。
しかし、高周波動作する回路においては十分なループゲインを得ることができないか、もしくはループゲインを得るためには電流を多く消費するという問題があった。
【００１３】
そこで、高速動作する電圧−電流変換回路として、正帰還型の回路が既に知られている。これは負帰還をかけることによって高速動作が制限されるのを回避するため、正帰還によって出力電流の歪を補正するというものである。
しかし、1.2Vのような低電源電圧では動作することができないという問題があった（例えば、非特許文献１参照。）
【００１４】
また、本発明に関連する発明として、特許文献１が挙げられる。
特許文献１には、トランスコンダクタンスが電流に依存せず、かつ環境に適応させて消費電力を少なくすることが目的で、電流に依存しない特性を持つクロスカプルド構成にて、並列接続したトランジスタのミラー比と負帰還抵抗によってゲインを設定し、可変電流源にてバイアス状態を決定する構成が開示されている。
【００１５】
しかし、特許文献１に記載の発明は、トランスコンダクタンスが抵抗によって決まるため、ＳＴＥＰ２に記載した、回路全体のトランスコンダクタンスがトランジスタ単体の相互コンダクタンスgmに比べて小さく、消費電力が大きい（電力効率が悪い）という問題は解消できていない。
【００１６】
そこで、本発明の目的は、必要な線形性を満たし、電力消費を抑え、トランスコンダクタンスを任意の値に変更でき、高周波で動作し、低電源電圧で動作し、出力DC電流を独立に設定できる電圧−電流変換回路を提供することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、請求項１記載の発明は、入力した電圧を電流に変換すると共に前記電圧の変化に比例して出力の電流を変化させる電圧−電流変換本体回路と、前記電圧−電流変換本体回路の出力電流を適切な増幅率で増幅する電流増幅回路と、前記電圧−電流変換本体回路のバイアス電流及び前記増幅率に応じて適切な電流を出力から引く電流源と、前記電圧−電流変換本体回路のトランスコンダクタンス及び前記電流増幅回路の出力を独立して設定可能なバイアス電流を生成するバイアス回路と、を備えたことを特徴とする。
【発明の効果】
【００２２】
本発明によれば、ソース縮退抵抗を使わず、トランジスタの相互コンダクタンスgmがそのまま電圧−電流変換回路のトランスコンダクタンスGMとなるため、余分な電流を流さずにすむので低消費電力が得られる。
【００２３】
また、負帰還を使わずに、差動信号の引き算によって非線形項を打ち消すため、高速で利得の大きいアンプが不要となり、低消費電力が得られる。
【００２４】
キャリブレーション回路によってトランスコンダクタンスGMが一定になるようにバイアス電流が制御されるので、電圧−電流変換回路全体のトランスコンダクタンスGMを一定にすることができる。
【００２５】
負帰還を使わないため、ループゲインを確保する必要が無く、高周波で動作することができる。
【００２６】
線形性を補償するためにトランジスタを縦積み（電源−GND間にトランジスタを何段も重ねること）することがないため、低電源電圧で動作することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明にかかる電圧−電流変換回路の全体構成について説明するための説明図である。
【図２】図１に示した電圧−電流変換本体回路について説明するための説明図である。
【図３】電圧−電流変換本体回路の他の実施の形態の実装方法について説明するための説明図である。
【図４】図１に示した電圧−電流変換回路に用いられるバイアス回路について説明するための説明図である。
【図５】本発明にかかる電圧−電流変換回路全体の具体的回路について説明するための説明図である。
【図６】従来の電圧−電流変換回路の回路図である。
【発明を実施するための形態】
【００２８】
具体的には、電圧−電流変換回路とそのキャリブレーションに際して、以下の特徴を有する。要するに、本発明にかかる電圧−電流変換回路は、差動電圧をソース接地のペアのトランジスタによって電圧から電流への変換を行い、その差電流を出力することで非線形項を打ち消して線形性を向上させ、電圧−電流変換回路のトランスコンダクタンスGMをキャリブレーションによって任意に設定でき、高周波で動作し、低電源電圧で動作し、出力のDC電流を独立に設定できることを特徴とする。
上記特徴について、図面を用いて具体的に解説する。
【００２９】
＜全体構成＞
図１は、本発明にかかる電圧−電流変換回路の全体構成について説明するための説明図である。
電圧−電流変換回路は、電圧を入力とし、電流を出力とし、入力の電圧変化に比例して出力の電流を変化させる。
本構成では、電圧―電流変換本体回路11によって信号は電圧から電流に変換される。トランスコンダクタンスGM（電圧−電流変換比率）はバイアス回路13によって決定される。バイアス回路13は、電圧−電流変換本体回路１のトランスコンダクタンスGMが、温度変化のような外部環境やチップの製造上生じるばらつきに依存せずに一定となるようなバイアス電流を生成する。その後、電流増幅回路12によって適切な増幅率で増幅され、出力される。バイアス回路13で決まったバイアス電流と電流増幅回路12によって決まった増幅率に応じて、適切な電流を出力から導くための電流源14により、DC電流を独立に設定することができる。
【００３０】
以下では、図１の個別の回路の具体例についてまず説明し、最後にまとめて全体の具体例について説明する。
【００３１】
＜電圧−電流変換本体回路１＞
図２は、図１に示した電圧−電流変換本体回路について説明するための説明図である。
図１の電圧−電流変換本体回路11の具体的な回路例を図２に示す。
差動電圧入力Vp−Vmは、MOSトランジスタ(以下、トランジスタと表記)21,24のドレイン電流に変換される。負荷トランジスタ20,23によって、トランジスタ21,24のドレイン電流の差が矢印I1を流れる。トランジスタ25は、定電流源27を流れる電流と矢印I1の電流との和の電流を流す。このため、トランジスタ26は、DC電流が電流源27の電流値で、差動電圧入力Vp−Vmに比例した電流を流す。
【００３２】
ここで、トランジスタのドレイン電流Idは、ゲート−ソース間電圧Vgsとして次式（４）のように表される。
Id＝(1/2)*β*(Vgs−Vth)2          …（４）
βは比例定数、Vthはトランジスタの閾値電圧とする。
【００３３】
図２に示した回路の矢印I1で示した電流I1は、トランジスタ21、24のドレイン電圧の差であるから、差動電圧入力をVp−Vmとして数式（５）で表される。
I6＝(1/2)*β*(Vp−Vth)2 − (1/2)*β*(Vm−Vth)2
＝(1/2)*β*(Vp＋Vm−2*Vth)*(Vp−Vm)        …（５）
とあらわされる。差動入力のコモン電圧Vp＋Vmが一定であるとすると、電流I6は差動電圧入力Vp−Vmに比例する。よって電流I1は差動電圧入力Vp−Vmに比例する。
【００３４】
＜電流−電圧変換本体回路２＞
図３は、電圧−電流変換本体回路の他の実施の形態の実装方法について説明するための説明図である。
図２において、サブミクロン・プロセスにおけるチャネル長変調の効果を考慮すると、トランジスタ20,23のドレイン電圧の違いによる電流値の誤差が、出力電流の誤差、非線形性の要因となる。このため図３に示すように、アンプ28を用いてノードn1，n2の電圧を等しくするように制御することにより、トランジスタ20,23のドレイン電圧を等しくし、出力電流の誤差が少なくなる。
ここで、アンプ28を加えることによる消費電流の増加はわずかである。これは、アンプ28、トランジスタ25で構成される負帰還ループのうち、トランジスタ25のドレイン電流の変化に対してノードn2の変化のゲインが大きく、アンプ28のゲインが小さくてもよいため、消費電流を少なくすることができるからである。
【００３５】
＜バイアス回路＞
図４は、図１に示した電圧−電流変換回路に用いられるバイアス回路について説明するための説明図である。
バイアス回路のうち、図中の増幅回路40は図２、３の電圧−電流本体回路の増幅器と同じ構成とする。
抵抗31,32,33による電源電圧の分圧にて、適当な固定の電圧差ΔVを入力として増幅器に与える。トランジスタ41,43のサイズが等しいと仮定すると、電流源42の電流値Icに等しい電流Icをトランジスタ41によって流す。アンプ39によって、増幅回路40のバイアス電流は、増幅回路40のトランスコンダクタンスGMがIc/ΔVに等しくなるような値に制御される。よって、電圧ΔVが固定だとすると、電圧−電流本体回路のトランスコンダクタンスGMは電流源42の電流Icを変えることで任意に決められる。
【００３６】
仮にトランジスタ43,45の組、トランジスタ46,47の組、トランジスタ48,49の組のサイズが等しいとすると、トランジスタ49のドレイン電流は、電流源42の電流値Icと電流源44の電流値Idとの差Ic−Idとなる。この電流差Ic−Idは、以下にて、電圧−電流変換回路の出力DC電流を決定するのに使われる。
【００３７】
＜電圧−電流変換本体回路＞
図５は、本発明にかかる電圧−電流変換回路全体の具体的回路について説明するための説明図である。
トランジスタ22の電流は、バイアス回路３にてトランスコンダクタンスGMが任意の値になるように制御されている。バイアス回路３と電圧−電流変換本体回路の条件を合わせるため、トランジスタ50はバイアス回路の電流源42と同じ電流値Icを引く。すなわち、トランジスタ25のDC電流値はIcに等しい。これは、トランスコンダクタンスGMとDC電流とが独立に設定できないということを意味する。
【００３８】
トランジスタ52によって、電流が出力される。このとき、トランジスタを複数並列に接続した構造となっており、必要に応じてオン・オフすることでゲインを変更することができる。トランジスタ52のDC電流はトランジスタ25と同様Icに等しい。ここから、トランジスタ49によって、バイアス回路で生成した電流値Ic−Idを引く。その結果、出力POのDC電流はIdに等しくなる。
【００３９】
これにより、トランスコンダクタンスGMの値はIcにより設定し、DC電流はIdにより設定することで、トランスコンダクタンスGMとDC電流とは独立に変化させることができる。これは、線形性を満たすバイアス条件を設定しつつ、消費電力を最小に設定することができることを意味する。
【００４０】
ここで、非線形性が生じる最大の要因は入力段トランジスタ21,24であることを考慮すると、線形性を向上させるためには、トランジスタ22のバイアス電流を少なくして、トランジスタ21,24の相互コンダクタンスgmを小さくし、そのかわりにトランジスタ52での電流増幅を大きくすると良い（かわりに消費電流が増大する）。
【００４１】
このため、電流IcによるトランスコンダクタンスGMの設定と、トランジスタ52にて並列に動作させるトランジスタの数とを変化させることで電流増幅ゲインを変化させることが独立に可能であるため、電圧−電流変換回路全体のトランスコンダクタンスGMが決まっている制約条件のもとで、消費電力が最適になるような動作条件を設定することができる。
【００４２】
＜効  果＞
ソース縮退抵抗を使わず、トランジスタの相互コンダクタンスgmがそのまま電圧−電流変換回路のトランスコンダクタンスGMとなるため、余計な電流を流さなくてもよいので低消費電力にすることができる。
【００４３】
また、負帰還を使わずに、差動信号の引き算によって非線形項を打ち消すため、高速で利得の大きいアンプが不要なので、低消費電力にすることができる。
キャリブレーション回路によってトランスコンダクタンスGMが一定になるようにバイアス電流が制御されるので、電圧−電流変換回路全体のトランスコンダクタンスを一定にすることができる。
【００４４】
負帰還を使わないため、ループゲインを確保する必要が無く、高周波で動作することができる。
【００４５】
線形性を補償するためにトランジスタを縦積み（電源−GND間にトランジスタを何段も重ねること）することがないため、低電源電圧で動作することができる。
【００４６】
出力電流源のDC電流に応じて出力から引く電流を変化させるので、出力DC電流をトランスコンダクタンスGMに依存せずに、任意の固定値に設定できる。
【００４７】
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
【産業上の利用可能性】
【００４８】
本発明は、電圧−電流変換回路を周波数変換器に用いた無線送信器、トランシーバ、及び中継器に利用することができる。
【符号の説明】
【００４９】
１、２、２１、２２、２４、３５、３７、４１、４３、４５、４８、４９、５０、５１    Ｐ型ＭＯＳトランジスタ
３、３１、３２、３３    抵抗
１１    電圧―電流変換本体回路
１２、２８、３９    電流増幅回路
１３    バイアス回路
４、５、１４、２７、４２、４４    電流源
２０、２３、２５、２６、３４、３６、３８、４６、４７、５２    Ｎ型ＭＯＳトランジスタ
【先行技術文献】
【特許文献】
【００５０】
【特許文献１】特開２００６−２９５３８１号公報
【非特許文献】
【００５１】
【非特許文献１】Thomas H. Lee 著 "The Design of CMOS Radio-Frequency Integrated Circuits" CAMBRIDGE UNIVERSITY PRESS 出版 p.425-426
【図１】
0005428766.tif 000002
【図２】
0005428766.tif 000003
【図３】
0005428766.tif 000004
【図４】
0005428766.tif 000005
【図５】
0005428766.tif 000006
【図６】
0005428766.tif 000007