(57)【特許請求の範囲】
【請求項１】
シングルエンド入力信号を受信し、シングルエンドの差動変換を実行し、少なくとも一部において（in part）前記シングルエンド信号を前記差動入力信号の入力信号に電気的に結合させることによって差動入力信号を生成するよう構成される結合インダクタと、
結合インダクタに結合され、差動入力信号を受信し、差動出力信号を生成するよう構成された低雑音増幅器（ＬＮＡ）と
を具備し、
前記結合インダクタの結合係数ｋの値はｋ＝１である装置。
【請求項２】
前記結合インダクタ及び前記ＬＮＡは、集積回路上に実装される請求項１の装置。
【請求項３】
前記結合インダクタは、第２コイルと電磁結合される第１コイルと、前記第１シングルエンド入力信号を受信し、前記ＬＮＡに第１入力信号を生成するよう構成された前記第１コイルと、前記ＬＮＡに第２入力信号を生成するよう構成される前記第２コイルと、を備え、
前記差動入力信号は前記第１及び第２入力信号を備える請求項１の装置。
【請求項４】
直列、且つ更に前記第１コイルと並列に結合された第１キャパシタ及び第１スイッチであって、前記第１スイッチが閉じると、前記第１キャパシタ及び前記第１コイルによって第１共振回路が形成される、前記第１キャパシタ及び前記第１スイッチと、
直列、且つ更に前記第２コイルと並列に結合された第２キャパシタ及び第２スイッチであって、前記第２スイッチが閉じると、前記第２キャパシタ及び前記第２コイルによって第２共振回路が形成される、前記第２キャパシタ及び前記第２スイッチと
を更に具備する請求項３の装置。
【請求項５】
前記第１コイルは、前記ＬＮＡがイネーブルとされると入力インピーダンス整合を生成し、前記ＬＮＡがディゼーブルとされると、前記第１共振回路は高い入力インピーダンスを供給する請求項４の装置。
【請求項６】
前記第１及び第２共振回路は前記ＬＮＡの動作周波数で共振するよう構成される請求項４の装置。
【請求項７】
前記第１スイッチ及び前記第１コイルに結合する第１端と、回路接地に結合される第２端と、を有する第３スイッチと、
前記第２スイッチ及び前記第２コイルに結合される第１端と、回路接地に結合される第２端と、を有する第４スイッチであって、前記第３及び第４スイッチは、前記ＬＮＡがイネーブルとされると開放状態とされ、前記ＬＮＡがディゼーブルとされると閉じる、前記第４スイッチと
を更に具備する請求項４の装置。
【請求項８】
前記第２コイルに結合され、前記差動入力信号のために増幅不均衡調整（amplitude imbalance tuning）を生成するよう構成された調整キャパシタを更に具備する請求項３の装置。
【請求項９】
前記調整キャパシタは、選択可能なキャパシタのバンクを具備し、各々の選択可能なキャパシタはイネーブル又はディゼーブルとされ、前記調整キャパシタのキャパシタンスを可変とする請求項８の装置。
【請求項１０】
前記第１コイルと送信器と間で結合されるスイッチを更に具備し、前記スイッチは、送信モードで閉じ、受信モードで開放状態とされる
請求項３の装置。
【請求項１１】
それぞれスパイラルパターンで配列される第１及び第２コンダクタによって前記第１及び第２コイルが実現される請求項３の装置。
【請求項１２】
前記ＬＮＡは、
第１入力信号を受信し、増幅するよう構成される第１トランジスタと、
第２入力信号を受信し、増幅するよう構成される第２トランジスタと、
前記第１トランジスタのソースと回路接地との間で結合される第１インダクタと、
前記第２トランジスタのソースと回路接地との間で結合される第２インダクタと
を具備し、
前記差動入力信号は前記第１及び第２入力信号を具備する請求項１の装置。
【請求項１３】
前記ＬＮＡは、
前記第１トランジスタに結合され、第１出力信号を生成するよう構成された第３トランジスタと、
前記第２トランジスタに結合され、第２出力信号を生成するよう構成された第４トランジスタであって、前記差動出力信号が前記第１及び第２出力信号を備える、前記第４トランジスタと、
前記第３トランジスタのドレインと供給電圧との間で結合される第３インダクタと、
前記第４トランジスタのドレインと前記供給電圧との間で結合される第４インダクタと
を更に具備する請求項１２の装置。
【請求項１４】
アンテナからの信号を受信し、前記第１シングルエンド入力信号を生成するよう構成される帯域通過フィルタを更に具備し、
前記帯域通過フィルタは前記集積（integrated）回路の外部にある、前記帯域通過フィルタを更に具備する請求項２の装置。
【請求項１５】
シングルエンド入力信号を受信し、シングルエンドの差動変換を実行し、少なくとも一部において（in part）前記シングルエンド信号を前記差動入力信号の入力信号に電気的に結合させることによって差動入力信号を生成するよう構成された結合インダクタと、
前記結合インダクタに結合され、前記差動入力信号を受信するよう構成され、差動出力信号を生成するよう構成された低雑音増幅器（ＬＮＡ）と
を具備し、
前記結合インダクタの結合係数ｋの値はｋ＝１である集積回路。
【請求項１６】
前記結合インダクタは、第２コイルと電磁結合される第１コイルを具備し、
前記第１コイルは、前記第１シングルエンド入力信号を受信し、且つ前記ＬＮＡに第１入力信号を生成し、
前記第２コイルは、前記ＬＮＡに第２入力信号を生成するよう構成され、
前記差動入力信号は前記第１及び第２入力信号を備える
請求項１５の集積回路。
【請求項１７】
直列に、且つ更に前記第１コイルと並列に結合される第１キャパシタ及び第１スイッチであって、前記第１スイッチが閉じると、前記第１キャパシタ及び前記第１コイルによって第１共振回路が形成される、前記第１キャパシタ及び前記第１スイッチと、
直列に、且つ更に前記第２コイルと並列に結合される第２キャパシタ及び第２スイッチであって、前記第２スイッチが閉じると、前記第２キャパシタ及び前記第２コイルによって第２共振回路が形成される、前記第２キャパシタ及び前記第２スイッチと
を更に具備する請求項１６の集積回路。
【請求項１８】
前記第２コイルに結合され、前記差動入力信号のために増幅不均衡調整を生成するよう構成された調整キャパシタを更に具備する請求項１６の集積回路。
【請求項１９】
前記第１コイルと送信器との間で結合されるスイッチを更に具備し、
前記スイッチは、送信モードで閉じ、受信モードで開放状態とされる請求項１６の集積回路。
【請求項２０】
集積回路に実装される結合インダクタで、少なくとも一部において（in part）前記シングルエンド信号を前記差動入力信号の入力信号に電気的に結合させることによってシングルエンド入力信号を差動入力信号に変換することと、
差動出力信号を得るため、前記集積回路に実装される低雑音増幅器（ＬＮＡ）で前記差動入力信号を増幅することと
を具備し、
前記結合インダクタの結合係数ｋの値はｋ＝１である方法。
【請求項２１】
前記ＬＮＡがイネーブルとされると、前記結合インダクタで入力インピーダンス整合を供給することと、
前記ＬＮＡがディゼーブルとされると、前記結合インダクタで形成される共振回路で高い入力インピーダンスを供給することと
を更に具備する請求項２０の方法。
【請求項２２】
結合インダクタに結合され、且つ前記集積回路に実装される可変キャパシタで増幅不均衡調整を供給することと
を更に具備する請求項２０の方法。
【請求項２３】
送信モードが選択されると、スイッチを介して前記集積回路の入力ピンに送信器を結合させることと、
受信モードが選択されると、前記結合インダクタを介して前記入力ピンを受信器に結合させることと
を更に具備する請求項２０の方法。
【請求項２４】
集積回路に実装される結合インダクタで、少なくとも一部において（in part）前記シングルエンド信号を前記差動入力信号の入力信号に電気的に結合させることによってシングルエンド入力信号を差動入力信号に変換する手段と、
差動出力信号を得るため、前記集積回路に実装される低雑音増幅器（ＬＮＡ）で前記差動入力信号を増幅させる手段と
を具備し、
前記結合インダクタの結合係数ｋの値はｋ＝１である装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般的に電子回路に関し、より具体的には増幅器に関する。
【背景技術】
【０００２】
増幅器は、信号増幅を供給するようさまざまな電子回路装置において広く使用される。様々な型の増幅器は、様々な用途に利用可能とされる。例えば、携帯電話のような無線通信装置は双方向通信のために送信器と受信器とを含み得る。受信器は、低雑音増幅器（ＬＮＡ）を使用し、送信器は電力増幅器（ＰＡ）を使用し、そして受信器及び送信器は、可変利得増幅器（ＶＧＡ）を使用し得る。
【０００３】
受信器は、様々なフロントエンド回路ブロックを介してアンテナに結合されるＬＮＡを含み得る。これらの回路ブロックは、フィルタ、及び送信器及び受信器間のスイッチ、インピーダンス整合などのような様々な機能として動作する。これら回路ブロックは、ＬＮＡを含む集積回路に対して外部にあるディスクリート構成（別々の構成）で実現され、受信器のコスト及びサイズを増加し得る。これら回路ブロックの各々は、受信器の雑音係数（noise figure）を低下させ、それ故、受信器のパフォーマンスを低下させ得る挿入損失をも有し得る。
【図面の簡単な説明】
【０００４】
【図１】図１は、オフチップのフロントエンド回路ブロックを備えた無線装置を示す。
【図２】図２は、オンチップのフロントエンド回路ブロックを備えた無線装置を示す。
【図３】図３は、入力回路及びＬＮＡの典型的な設計を示す。
【図４】図４は、入力回路及びＬＮＡの典型的な設計を示す。
【図５】図５は、入力回路及びＬＮＡの典型的な設計を示す。
【図６】図６は、入力回路及びＬＮＡの典型的な設計を示す。
【図７】図７は、入力回路及びＬＮＡの典型的な設計を示す。
【図８】図８は、送信器スイッチの典型的な設計を示す。
【図９】図９は、結合インダクタの典型的な設計を示す。
【図１０】図１０は、調整（conditioning）信号のためのプロセスの典型的な設計を示す。
【発明を実施するための形態】
【０００５】
本明細書にて使用される“典型的には”という用語は、“一例として、事例、または例示”を意味する。本明細書にて記述されるあらゆる設計は、他の設計よりも好ましく、また優れている、のように必ずしも解釈すべきではない。
【０００６】
入力整合、バラン、及び／又は送信器／受信器（Ｔ／Ｒ）スイッチと組み合わされたＬＮＡの様々な典型的な設計は、本明細書にて記述される。ＬＮＡは、無線及び有線通信装置、携帯電話、携帯情報端末（ＰＤＡ）、手持ち式機器、無線モデム、ノートパソコン、コードレス電話、Bluetooth（登録商標）装置、放送受信器などのような様々な電子回路装置のために用いられ得る。無線通信装置のためのＬＮＡの使用は、以下記述される。
【０００７】
図１は、携帯電話又はある他の装置となり得る無線通信装置１００のブロック図を示す。無線装置１００は送信器及び受信器を含む。簡単にするために、受信器の一部のみを図１に示し、図１には送信器は示さない。
【０００８】
受信経路において、アンテナ１１０は基地局及び／又は他の送信基地によって送信された信号を受信し、受信（received）無線周波数（ＲＦ）信号Ｖｒｘを供給する。帯域通過フィルタ１１２は帯域外の雑音及び不要な信号を除去するために受信（received）ＲＦ信号をフィルタ処理し、フィルタ処理されたＲＦ信号を供給する。Ｔ／Ｒスイッチ１１４は任意の特定の時刻で（any given moment）受信器又は送信器をアンテナ１１０に接続する。受信モードでは、受信器が選択され、Ｔ／Ｒスイッチ１１４が帯域通過フィルタ１１２からのフィルタ処理されたＲＦ信号をバラン１１６に伝送する。送信ノード（モード）では、送信器が選択され、Ｔ／Ｒスイッチ１１４は、アンテナ１１０を介した送信のため、送信器からの送信ＲＦ信号を受信し、送信ＲＦ信号を帯域通過フィルタ１１２に伝送する。
【０００９】
バラン１１６はシングルエンドを差動変換させる。バラン１１６は、Ｔ／Ｒスイッチ１１４を介して帯域通過フィルタ１１２からシングルエンドＲＦ信号を受信し、整合回路１１８に差動ＲＦ信号を供給する。整合回路１１８は、ＬＮＡ１３０のために入力インピーダンス整合を行い、非反転入力ＲＦ信号Ｖｉｎｐ、及び反転ＲＦ信号Ｖｉｎｎを備える差動入力ＲＦ信号を供給する。整合回路１１８はインダクタ、キャパシタ、などを実装し得る。ＬＮＡ１３０は差動入力ＲＦ信号を増幅し、非反転出力ＲＦ信号Ｖｏｕｔｐ及び反転出力ＲＦ信号Ｖｏｕｔｎを備える差動出力ＲＦ信号を供給する。
【００１０】
図１は、無線通信装置１００のフロントエンドの典型的な設計を示す。一般的に、アンテナからの受信ＲＦ信号は、ＬＮＡの前の複数の回路ブロックを通って伝送され、調節（調整）され得る。これら回路ブロックは、図１に図示せぬ様々な及び／又は付加的な回路ブロックを含み得る。
【００１１】
図１に示すように、ＬＮＡ１３０は、アナログＩＣ、ＲＦ ＩＣ（ＲＦＩＣ）、混合信号ＩＣ、などとされ得る集積回路（ＩＣ）内のオンチップに実装され得る。帯域通過フィルタ１１２、Ｔ／Ｒスイッチ１１４、バラン１１６、及び整合回路１１８はオフチップ及びＩＣに対して外部に実装され得る。これら回路ブロックの一部又は全部（例えば、Ｔ／Ｒスイッチ１１４及びバラン１１６）は、無線装置１００のコスト及びサイズを増加させ得る外部のディスクリート（別々の）構成を実装し得る。
【００１２】
Ｔ／Ｒスイッチ１１４、バラン１１６、及び整合回路１１８は、図１に示すようにカスケードで結合され得る。これら回路ブロックは、受動回路に実装され得る。これら回路ブロックの各々は、受信器の雑音係数を低下させ得るある挿入損失を持ち得る。例えば、Ｔ／Ｒスイッチ１１４は１デシベル（ｄＢ）の挿入損失を有し、バラン１１６も１ｄＢの挿入損失を有し得る。受信器の最小雑音係数は、２ｄＢであろう。一般的に、Ｔ／Ｒスイッチ１１４、バラン１１６、及び整合回路１１８の挿入損失の各々のｄＢは、受信雑音係数における低下の対応するｄＢ（低下の度合いを、対応するｄＢ）に換算され得る。ＬＮＡ１３０は、相補型金属酸化物半導体（ＣＭＯＳ）技術で実現され、約１．５ｄＢの雑音係数を達成され得る。受信器雑音係数はＴ／Ｒスイッチ１１４及びバラン１１６の２ｄＢの挿入損失に起因して約３．５ｄＢに低下するだろう。高い性能を有するバラン及びＴ／Ｒスイッチは挿入損失量を低減するために使用されるが、より高価であり、無線装置１００のコストを増加させるだろう。更には、Ｔ／Ｒスイッチ１１４は受信器の線形性を低下させ得る。
【００１３】
図２はＩＣ上に集積されたフロントエンド回路ブロックを備える無線装置２００の典型的な設計のブロック図を示す。無線装置２００は送信器及び受信器を含む。図２では、受信器の一部のみを示し、図２では送信器は図示しない。
【００１４】
受信経路において、アンテナ２１０は基地局及び／又は他の送信局から送信された信号を受信し、受信（received）ＲＦ信号を供給する。帯域通過フィルタ２１２は、受信ＲＦ信号をフィルタ処理し、シングルエンド入力ＲＦ信号Ｖｉｎを入力回路２２０に供給する。入力回路２２０は、シングルエンド入力ＲＦ信号を受信し、差動入力ＲＦ信号Ｖｉｎｐ及びＶｉｎｎをＬＮＡ２３０に供給する。入力回路２２０は、入力インピーダンス整合、シングルエンドの差動変換などのような様々な機能を実行し得る。入力回路２２０も、任意の特定の時で（any given moment）受信器又は送信器のいずれかを帯域通過フィルタ２１２に結合させる。ＬＮＡ２３０は受信モードにて差動入力ＲＦ信号を増幅し、差動出力ＲＦ信号Ｖｏｕｔｐ及びＶｏｕｔｎを供給する。
【００１５】
入力回路２２０及びＬＮＡ２３０はアナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、などになり得るＩＣ内のオンチップに実装され得る。帯域通過フィルタ２１２はＩＣに対してオフチップで且つ外部に実装され得る。
【００１６】
図２に示す典型的な設計において、Ｔ／Ｒスイッチ、バラン、及び整合回路は入力回路２２０とされる単一の回路ブロックに組み込まれうる。入力回路２２０は、同等の機能に関して（for）、図１でのＴ／Ｒスイッチ１１４、バラン１１６、及び整合回路１１８のカスコードよりも低い挿入損失を有し得る。入力整合、バラン、及びＴ／Ｒスイッチ（例えば、図２に示すような）と組み合わされたＬＮＡは、カスケードされた入力整合、バラン、及びＴ／Ｒスイッチ（例えば、図１に示すような）よりも低い雑音係数、及び高い線形性を達成することが出来得る。更には、入力整合、バラン、及びＴ／Ｒスイッチと組み合わされたＬＮＡは、より低いコストとされ、全体の領域より少ない領域を占める。
【００１７】
入力回路２２０及びＬＮＡ２３０は様々な方法で実装され得る。入力回路２２０及びＬＮＡ２３０の様々な典型的な設計を以下説明する。
【００１８】
図３は入力整合及びバランと組み合わされたＬＮＡを備えるフロントエンド２０２ａの典型的な設計の概念図を示す。フロントエンド２０２ａは、図２における入力回路２２０及びＬＮＡ２３０のそれぞれの典型的な設計とされる入力回路２２０ａ、及びＬＮＡ２３０ａを備える。入力回路２２０ａは、シングルエンド入力ＲＦ信号Ｖｉｎを受信し、差動入力ＲＦ信号Ｖｉｎｐ及びＶｉｎｎを供給する。ＬＮＡ２３０ａは差動入力ＲＦ信号を増幅し、差動出力電流信号Ｉｏｕｔｐ及びＩｏｕｔｎを供給する。
【００１９】
図３に示す典型的な設計では、入力回路２２０ａは、第２コイル３３０と電磁結合した第１コイル３２０を有する結合インダクタ３１０を備える。結合インダクタは、少なくとも２つの互いに電磁結合されたコイルを有する回路である。コイルはまたコンダクタ、インダクタ、ワイヤ、ワインディング（巻線）などとしても呼ばれる。コイル３２０は、Ｖｉｎ信号を受信する一端（ノードＡと付記）、及びＶｉｎｐ信号を供給する他端（ノードＢと付記）を有する。コイル３３０は、回路接地に結合された一端（ノードＡ’と付記）及びＶｉｎｎ信号を供給する他端（ノードＢ’と付記）を有する。
【００２０】
図３に示す典型的な設計において、ＬＮＡ２３０はＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ３５０及び３６０、並びにインダクタ３５２及び３６２を含む。ＮＭＯＳトランジスタ３５０はＶｉｎｐ信号を受信するゲート、インダクタ３５２の一端に結合されるソース、及びＩｏｕｔｎ信号を供給するドレインを有する。ＮＭＯＳトランジスタ３６０はＶｉｎｎ信号を受信するゲート、インダクタ３６２の一端に結合されるソース、及びＩｏｕｔｐ信号を供給するドレインを有する。インダクタ３５２及び３６２の他端は回路接地に結合される。
【００２１】
インダクタ３５２及び３６２はＬＮＡ２３０ａの狭帯域設計のために用いられるソースデジェネレーションインダクタ（source degeneration inductor）である。コイル３２０及び３３０、並びにインダクタ３５２及び３６２は、入力インピーダンス整合のために用いられる。これらコイル及びインダクタはオンチップに実装され、比較的低いクオリティファクタ（Ｑ）を有し得る。コイル３２０及び３３０はこれらコイルのＱを向上させるために電磁結合され得る。電磁結合されたコイル３２０及び３３０の総合（total）インダクタンスは、
【数１】
0005415611.tif 000002
【数２】
0005415611.tif 000003
【００２２】
として表され得る。
【００２３】
ここで、Ｌ１及びＬ２はコイル３２０及び３３０のそれぞれのインダクタンスであり、
Ｍはコイル３２０及び３３０の相互インダクタンスであり、
ｋは結合係数であり、そして
Ｌｔｏｔａｌは、結合インダクタ３１０の総合インダクタンスである。
【００２４】
結合係数ｋは、コイル３２０及び３３０間の電磁結合の量に依存し得る。一般的に、結合係数は、１．０未満とされ、０．４から０．７の範囲内とされ得る。より大きな結合係数は電磁結合を増加させるためのコイル３２０及び３３０のため（for）、より多くの巻数で得られ得る。特定のＬｔｏｔａｌは、電磁結合したコイル３２０及び３３０に基づいた、より小さなＬ１及びＬ２で得られ得る。より小さなＬ１及びＬ２は、結果としてより小さな直列抵抗であって、それ故コイルにとってより高いＱとされ得る、より短い長さのコイルによって（with）得られ得る。ｋ＝１での（with）理想状態で、各々のコイルのインピーダンスは約半分だけ減少され、直接抵抗も約半分だけ減少し、そしてＱは２倍とされ得る。一般的に、Ｑにおける向上量はｋ値に依存し得る。
【００２５】
図３示す典型的な設計において、入力回路２２０ａのための（for、についての）シングルエンド入力はコイル３３０のノードＡ’を単に接地することによって得られ得る。それ故、結合インダクタは、入力回路２２０ａに容易にバランを実装させ得る。差動入力信号を有するＬＮＡについて、ＬＮＡに結合される電源電圧、又は基板からの雑音は、コモンモードで増幅され、ＬＮＡからの差動出力信号は少しだけ（又は理想的には全くない）コモンモード雑音を有し得る。入力回路２２０ａのバラン及び入力経路（trace）は、ＬＮＡ２３０ａに結合される雑音を減少させるためにシールドされ得る。
【００２６】
図４は入力整合、バラン、及び増幅不均衡調整（amplitude balance tuning）と組み合わされたＬＮＡを備えるフロントエンド２０２ｂの典型的な設計の概念図を示す。フロントエンド２０２ｂは、図２における入力回路２２０の他の典型的な設計である入力回路２２０ｂ、及びＬＮＡ２３０ａを備える。入力回路２２０ｂは結合インダクタ３１０及び調整（tuning、調節、整合）キャパシタ３３８を備える。結合インダクタ３１０及びＬＮＡ２３０ａは図３について上述したように結合される。調整キャパシタ３３８はコイルのノードＡ’に結合される一端と、回路接地に結合される他端とを有する。
【００２７】
図３に示すように、信号源（signal source）を備えたコイル３３０の接地ノードＡ’及びコイル３２０の駆動ノードＡは、ＶｉｎｐとＶｉｎｎ信号との間の増幅不均衡（amplitude imbalance）を生成し得る。信号源はＺｓΩの出力インピーダンスを有する。ここでＺｓは５０Ω又はある他の値とされ得る。ＺｓΩを有する抵抗が、コイル３３０のノードＡ’と回路接地との間に加えられ得る。この抵抗は、増幅不均衡を低減するが、ＬＮＡ２３０ａへ雑音を導き得る。
【００２８】
図４に示す典型的な設計において、調整キャパシタ３３８は、コイル３３０のノードＡ’と回路接地との間に結合される。典型的な一設計において、調整キャパシタ３３８は選択可能なキャパシタのバンクに実装され得る。各々の選択可能なキャパシタは、調整キャパシタ３３８のキャパシタンスを増幅させるためにイネーブル／ディゼーブルとされ、キャパシタンスを低減させるためにイネーブル／ディゼーブルとされ得る。バンクは、キャパシタ３３８にとって所望の調整範囲を得るための適切値である十分な選択可能なキャパシタを含み得る。他の典型的な設計において、調整キャパシタ３３８は制御電圧に基づき設定（決定）される可変キャパシタンスを有する少なくとも１つのバラクタで実現（implemented with、実装）される。更に他の典型的な設計において、調整キャパシタ３３８は固定値を有する少なくとも１つのキャパシタで実現される。
【００２９】
簡単のため、図４は、回路接地に直接結合される調整キャパシタ３３８を示す。実際、調整キャパシタ３３８はＩＣ上のボンディングワイヤ又はパッケージルーティングトレイス（配列配線、routing trace）に結合され得る。寄生インダクタは調整キャパシタ３３８及び回路接地間に存在し得る。この寄生インダクタは、キャパシタ３３８の値を調整することによって埋め合わされ得る。キャパシタ３３８は広帯域の代わりに、ＬＮＡ２３０ａの動作周波数でノードＡでの入力インピーダンスにノードＡ’での入力インピーダンスを整合させるために調整され得る。その調整は、キャパシタ３３８の値を調整すること、及び各々のキャパシタ値についての（for）性能基準（performance metric）（例えば、受信雑音係数）を測定することによって達成され得る。キャパシタ３３８は最適な性能基準を供給する値に設定され得る。コイル３３０のノードＡ’でのキャパシタ３３８の使用（レジスタの代わりに）は、雑音低下を低減しつつ、Ｖｉｎｐ及びＶｉｎｎの増幅のバランスを取りうる。
【００３０】
図５は、入力整合、バラン、Ｔ／Ｒスイッチ、及び増幅均等調整（balance tuning）と組み合わされたＬＮＡを備えるフロントエンド２０２ｃの典型的な設計の概念図を示す。フロントエンド２０２ｃは、図２における入力回路２２０の他の典型的な設計である入力回路２２０ｃ及びＬＮＡ２３０ａを具備する。入力回路２２０ｃは、図４で上述したように結合される結合インダクタ３１０及び調整キャパシタ３３８を備える。入力回路２２０ｃは更に、送信器（ＴＸ）スイッチ３４０及び受信器（ＲＸ）スイッチ３４２で実現されるＴ／Ｒスイッチを備える。スイッチ３４０は、ノードＸに結合される一端と、（図５に図示せぬ）送信器に結合される他端とを有する。スイッチ３４２はノードＸに結合される一端と、コイル３２０のノードＡに結合される他端とを有する。ノードＸはＩＣパッド又はピンに相当し得る。
【００３１】
フロントエンド２０２ｃは、任意の特定の時刻で（any given moment）送信モードと受信モードとで動作し得る。送信モードでは、ＴＸスイッチ３４０が閉じられ、ＲＸスイッチ３４２が開放状態とされる。送信器は、スイッチ３４０及び帯域フィルタ２１２を介してアンテナ２１０に結合される。受信モードにおいて、ＴＸスイッチ３４０は開放状態とされ、ＲＸスイッチ３４２は閉じられる。送信器はスイッチ３４０によってノードＸと非結合とされる。アンテナ２１０からの受信ＲＦ信号は、帯域通過フィルタ２１２及びスイッチ３４２を介してコイル３２０のノードＡに供給される。
【００３２】
ＴＸスイッチ３４０は、送信器からの送信ＲＦ信号のための大きな増幅を取り扱うように、またターンオンとされた際に低い挿入損失を持つように設計され得る。ＲＸスイッチ３４２についても、送信器からの大きな送信ＲＦ信号を扱うように、また受信モードにおいて低い挿入損失を持つように設計され得る。
【００３３】
図６は、入力整合、バラン、ＲＸスイッチ、及び増幅均衡調整と組み合わされたＬＮＡを備えるフロントエンド２０２ｄの典型的な設計の概念図を示す。フロントエンド２０２ｄは、図２における入力回路２２０の他の典型的な設計である入力回路２２０ｄ及びＬＮＡ２３０ａを備える。図６に示す典型的な設計において、入力回路２２０ｄは、図４で上述したように結合される結合インダクタ３１０と調整キャパシタ３３８を備える。入力回路２２０ｄは、更に直列で結合されるキャパシタ３２２及びスイッチ３２４を備え、その組み合わせは、ノードＡ及びＢでコイル３２０と並列に結合される。キャパシタ３２２及びスイッチ３３４は直列に結合され、その組み合わせはノードＡ’及びノードＢ’でコイル３３０と並列に結合される。スイッチ３２６は、ノードＢと回路接地との間で結合される。スイッチ３３６は、ノードＢ’と回路接地との間で結合される。スイッチ３２４、３２６、３３４、及び３３６は各々ＮＭＯＳトランジスタ及び／又はＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタを用いて（with）実現され得る。スイッチはＮＭＯＳ及び／又はＰＭＯＳをターンオンさせることによって閉じられ、トランジスタをターンオフすることによって開放状態とさせ得る。
【００３４】
スイッチ３２４が閉じると、コイル３２０及びキャパシタ３２２によって、周波数ｆｒｅｓ１で共振する第１共振回路が形成される。スイッチ３３４が閉じると、コイル３３０及びキャパシタ３３２によって周波数ｆｒｅｓ２で共振する第２共振回路が形成される。共振周波数ｆｒｅｓ１は、
【数３】
0005415611.tif 000004
【００３５】
として表される。ここで、Ｃはキャパシタ３２２のキャパシタンスである。共振周波数ｆｒｅｓ２は、同様の方法でＬ２及びＣに基づいて決定（設定）され得る。
【００３６】
受信器は、ＯＮ状態またはＯＦＦ状態のいずれかで動作し得る。ＯＮ状態において、スイッチ３２４、３２６、３３４、３３６は開放状態とされる。キャパシタ３２２及び３３２はコイル３２０及び３３０のそれぞれから非結合とされる。入力回路２２０ｄは、図４における入力回路２２０ｂと同等物（同じ回路）とされるだろう。
【００３７】
ＯＦＦ状態において、スイッチ３２４、３２６、３３４、及び３３６は閉じされる。キャパシタ３２２はコイル３２０に結合され、第１共振回路はノードＡで高い入力インピーダンスを有する。同様に、キャパシタ３３２はコイル３３０に結合され、第２共振回路はノードＡ’で高い入力インピーダンスを有する。理想的には、ノードＡ及びノードＡ’の中を見たときの（looking into）入力インピーダンスは、コイル３２０及びキャパシタ３２２の並列共振、並びにコイル３３０及びキャパシタ３３２の並列共振にも起因するＬＮＡ２３０ａの動作周波数で無限大とされるべきである。コイル３２０及び３３０のＱ及び、スイッチ３２４及び３３４の抵抗は、ノードＡ及びＡ’での入力インピーダンスを制限し得る。スイッチ３２６及び３３６は２つの共振回路のノードＢ及びＢ’だけでなくＬＮＡ２３０ａの入力を接地する。
【００３８】
入力回路２２０ｄは、受信器のためのＲＸスイッチを含む。ＲＸスイッチは受信器のＯＦＦ状態でイネーブルとされる２つの共振回路を用いて実現される。受信器は、ＬＮＡ２３０ａのノードＸから入力までの信号経路において直列のスイッチが存在しないため、優れた線形性を有し得る。信号経路に配置されないスイッチ３２４、３２６、３３４、及び３３６は受信器がＯＮ状態とされると、開放状態とされターンオフとされ、ディゼーブルとされると、（仮にあったとしても）最小限の線形性の低下で済む。スイッチは、受信器がＯＦＦ状態とされると閉じられ、ターンオフとされる。それ故受信器に対する影響を与えることはない。
【００３９】
図７は、入力整合、バラン、Ｔ／Ｒスイッチ、及び増幅均衡調整と組み合わされるＬＮＡを備えるフロントエンド２０２ｅの典型的な設計の概念図を示す。フロントエンド２０２ｅは、図２における入力回路２２０及びＬＮＡ２３０のそれぞれの他の典型的な設計である入力回路２２０ｅ及びＬＮＡ２３０ｂを備える。入力回路２２０ｅは、図６での入力回路２２０ｄにおける全ての回路要素を含む。入力回路２２０ｅは更にノードＸに結合される一入力と送信器に結合される他端を有するスイッチ３４０を含む。ノードＸは更に帯域通過フィルタ２１２に結合される。帯域通過フィルタ２１２は更にアンテナ２１０に結合する。
【００４０】
ＬＮＡ２３０ｂは、図３で上述したように結合されるＮＭＯＳトランジスタ３５０及び３６０、並びにインダクタ３５２及び３６２を含む。ＬＮＡ２３０ｂは更にＮＭＯＳトランジスタ３５４及び３６４、並びにインダクタ３５６及び３６６を含む。ＮＭＯＳトランジスタ３５４は、ＮＭＯＳトランジスタ３５０のドレインに結合されるソース、イネーブル電圧Ｖｅｎｂを受信するゲート、及び反転出力ＲＦ信号Ｖｏｕｔｎを供給するドレインを有する。ＮＭＯＳトランジスタ３６４は、ＮＭＯＳトランジスタ３６０のドレインに結合されるソース、Ｖｅｎｂ電圧を受信するゲート、及び非反転出力ＲＦ信号Ｖｏｕｔｐを供給するドレインを有する。インダクタ３５６及び３６６は、電源供給電圧ＶｄｄとＮＭＯＳトランジスタ３５６及び３６４のそれぞれのドレインとの間で結合される。抵抗３５８及び３６８はバイアス電圧Ｖｂｉａｓを受信する一端、ＮＭＯＳトランジスタ３５０及び３６０のそれぞれのゲートに結合される他端を有する。
【００４１】
ＬＮＡ２３０ｂ内での、ＮＭＯＳトランジスタ３５０及び３６０は、Ｖｉｎｐ及びＶｉｎｎ信号のための増幅を提供する利得トランジスタである。ＮＭＯＳトランジスタ３５４及び３６４は利得トランジスタのためバッファを供給し、更にＶｏｕｔｐ及びＶｏｕｔｎ信号のため信号駆動を供給するカスコードトランジスタである。インダクタ３５６及び３６４はＬＮＡ２３０ｂのために出力インピーダンス整合を供給する負荷インダクタでもある。ＬＮＡ２３０ｂは、高いＶｅｎｂ電圧（例えば、Ｖｄｄ）を用いてＮＭＯＳトランジスタ３５４及び３６４をターンオンし、且つＶｂｉａｓ電圧を介してＮＭＯＳトランジスタ３５０及び３６０をターンオンすることによってイネーブルとされ得る。ＬＮＡ２３０ｂは、低いＶｅｎｂ電圧（例えば、接地）を用いてＮＭＯＳトランジスタ３５４及び３６４をターンオフし、且つスイッチ３２６及び３３６を介してそれらゲートを接地することによってＮＭＯＳトランジスタ３５０及び３６０をターンオフすることによってディゼーブルとされ得る。
【００４２】
フロントエンド２０２ｅは、任意の特定の時間において、送信モード又は受信モードのいずれかで動作し得る。送信モードで、スイッチ３２４、３２６、３３４、３３６、及び３４０は全て閉じられている。送信器は、スイッチ３４０を介してノードＸに結合される。２つの共振回路はスイッチ３２４及び３３４が閉じるとイネーブルとされ、ノードＡ及びＡ’を中からみると（looking into）、高い入力インピーダンスが得られる。受信モードでは、スイッチ３２４、３２６、３３４、３３６、及び３４０がすべて開放状態とされる。送信器は、スイッチ３４０によってノードＸから非結合とされる。２つの共振回路はスイッチ３２４及び３３４が開放状態であるとディゼーブルとされ、結合インダクタ３１０を介してＶｉｎ信号がＬＮＡ２３０ｂの入力に供給される。Ｔ／Ｒスイッチは、スイッチ３４０によって実現され、２つの共振回路は、スイッチ３２４及び３３４、並びにシャント（分岐、短絡分流器、短絡、）スイッチ３２６（shunt switch）及び３３６によってイネーブル又はディゼーブルのいずれかとされる。
【００４３】
送信モードにおいて、送信器は、大きな振幅を有する送信ＲＦ信号を供給し得る。スイッチ３４０は大きな信号振幅を扱うよう、そして低い挿入損失を有するよう設計され得る。共振回路は、送信モードにおいて高い入力インピーダンスを供給するコイル３２０及び３３０、並びにキャパシタ３２２及び３３２によって形成される。従って、スイッチ３２４、３２６、３３４、及び３３６間の（across）信号振幅は比較的小さい。これらスイッチは優れた性能を供給するよう設計され得る。
【００４４】
図８は、図７における送信器に関する（のための、for）スイッチ３４０の典型的な設計を示す。この典型的な設計において、ＮＭＯＳトランジスタ８１０は、送信器と結合されるソース、送信イネーブル信号ＴＸ_ｅｎｂを受信するゲート、及びキャパシタ８１２の一端に結合されるドレインを有する。キャパシタ８１２の他端はノードＸに結合される。ＮＭＯＳトランジスタ８１０は濃いＮ−ウェルトランジスタによって実現され、抵抗８１４を介してＶｄｄ供給電圧（supply voltage）に結合される濃いＮ−ウェル、抵抗８１６を介して回路接地に結合されるボディ（body、ボディ領域）、及びバルクフローティイングを有する。この構成はＮＭＯＳトランジスタ８１０に、大きな信号振幅を扱わせ、且つターンオンした時により低い直列抵抗及び、より低い（lower）挿入損失を持たせ得る。
【００４５】
ＮＭＯＳトランジスタ８２０、８２２、及び８２４は積層された構成で結合され、反転した送信イネーブル信号ＴＸ_ｅｎｂｎを受信するゲートを有する。ＮＭＯＳトランジスタ８２０は、ＮＭＯＳトランジスタ８１０のソースに結合されるドレイン、ＮＭＯＳトランジスタ８２２のドレインに結合されるソースを有する。ＮＭＯＳトランジスタ８２４はＮＭＯＳトランジスタ８２２のソースに結合されるドレイン、及び回路接地に結合されるソースを有する。
【００４６】
送信モードにおいて、ＮＭＯＳトランジスタ８１０はＴＸ_ｅｎｂ信号によってターンオンとされ、ＮＭＯＳトランジスタ８２０、８２２、及び８２４はＴＸ_ｅｎｂｎ信号によってターンオフとされる。送信器からの送信ＲＦ信号は、ＮＭＯＳトランジスタ８１０を介して、且つＡＣ結合キャパシタ８１２を介して、ノードＸに至る。受信モードにおいて、ＮＭＯＳトランジスタ８１０はＴＸ_ｅｎｂ信号によってターンオフされ、ＮＭＯＳトランジスタ８２０、８２２、及び８２４はＴＸ_ｅｎｂｎ信号によってターンオンされる。ＮＭＯＳトランジスタ８１０は、送信器からの送信ＲＦ信号を遮断する。受信モードにおいて、ＮＭＯＳトランジスタ８２０、８２２、及び８２４はノードＸからの漏れ信号を回路接地に分岐させ、ノードＸから送信器までより良い分離を供給させ得る。直列に積層（stacked）される３つのＮＭＯＳトランジスタは、送信モードにおいて大きな信号を更に扱うことが出来得る。各々のＮＭＯＳトランジスタは、大きな信号振幅の一部（fraction）のみを観測し、信頼性を向上し得る。
【００４７】
図９は、図３〜７における結合インダクタ３１０の典型的な設計を示す。この典型的な設計において、コイル３２０のノードＡ及びＢのそれぞれに対応し、コイル３２０の２つのエンドポート（end ports）ａ及びｂを有する第１コンダクタ９２０によって、コイル３２０が実現される。コイル３３０のノードＡ’及びＢ’のそれぞれに対応し、コイル３３０の２つのエンドポート（end port）ａ’及びｂ’を有する第２コンダクタ９３０によって、コイル３３０が実現される。図９に示す典型的な設計において、２つのコンダクタ９２０及び９３０は、スパイラルパターンで設計され、トータルで７巻数を有する。一般的に、２つのコンダクタにおける巻数、巻の直径、各々のコンダクタの幅及び高さ、２つのコンダクタの間隔、及び／又は他の特性は、各々のコイルの所望のインダクタンス及びＱ、並びに２つのコイル間の所望の結合係数を得るために選択され得る。結合係数は、コンダクタ９２０及び９３０の位置、及び／又はコンダクタ間の距離を制御することによって可変とされ得る。コンダクタ９２０及び９３０は、例えば（図９に図示せぬ）最外周の巻の周りのガードリング（guard ring、保護リング）及び／又はコンダクタの底面の接地面でシールドされ得る。
【００４８】
図９は、スパイラルパターンを備える結合インダクタ３１０の典型的な設計を示す。結合インダクタ３１０は他の方法でも実現されても良い。例えば、コイル３２０及び３３０についての（for）コンダクタ９２０及び９３０が２重螺旋、ジグザグ、又はある別のパターンで配列されても良い。
【００４９】
コンダクタ９２０及び９３０は低損失金属（例えば、銅）、より損失の多い金属（例えば、アルミニウム）、又は他の金属のような様々なタイプの導電性物質によって加工され得る。同一のコンダクタの内部連結部の下配線（下通路、アンダーパス、underpass）を除き、仮にコンダクタ９２０及び９３０が主に又は専ら低損失金属層で製造されると、より高いＱが達成され得る。様々な設計ルールが適用される（apply）ため、より小さなサイズのインダクタが損失の多い金属層で製造され得る。コンダクタ９２０及び９３０は、例えば積層（stacked）インダクタを得るため、（図９で示すように）同じレイヤ、又は様々な（different）レイヤ上で製造され得る。様々なレイアウト及び製造技術（Micro-Electro-Mechanical System(MEMS)技術を含む）によって、結合インダクタに対する様々な利点が提供され得る。
【００５０】
一般的に、装置は、結合インダクタ及びＬＮＡを備え得る。結合インダクタはシングルエンド信号を受信し、シングルエンドを差動変換し、差動入力信号を供給し得る。ＬＮＡは結合インダクタに結合され、その差動入力信号を受信し、且つ増幅し、差動出力信号を供給し得る。結合インダクタ及びＬＮＡはＩＣ上に実装される。
【００５１】
典型的な設計において、結合インダクタは第２コイル（例えば、コイル３３０）と電磁結合された第１コイル（例えば、コイル３２０）を備え得る。第１コイルは、シングルエンド入力信号を受信し、ＬＮＡに第１入力信号を供給する。第２コイルはＬＮＡに第２入力信号を供給し得る。差動入力信号は第１及び第２入力信号を備える。
【００５２】
典型的な設計において、第１キャパシタ（例えばキャパシタ３２２）及び第１スイッチ（例えば、スイッチ３２４）は直列であって、更に第１コイルと並列に結合される。第１スイッチが閉じると、第１キャパシタ及び第１コイルによって第１共振回路が形成され得る。第２キャパシタ（例えば、キャパシタ３３２）及び第２スイッチ（例えば、３３４）は直列であって、更に第２コイルと並列に結合される。第２スイッチが閉じると、第２キャパシタ及び第２コイルによって第２共振回路が形成され得る。第１コイルは、ＬＮＡがイネーブルとされると、入力インピーダンス整合を供給し得る。第１共振回路は、ＬＮＡがディゼーブルとされると、高い入力インピーダンスを供給し得る。第１及び第２共振回路は、ＬＮＡの動作周波数で、又はその近くで共振し得る。第１及び第２コイルは、（図９に示すように）スパイラルパターン又はある別のパターンで配列される第１及び第２コンダクタのそれぞれによって実現され得る。
【００５３】
典型的な設計において、第３スイッチ（例えばスイッチ３２６）は第１スイッチ及び第１コイルに結合される第１端と、回路接地に結合される第２端とを有し得る。第４スイッチ（例えば、スイッチ３３６）は第２スイッチ及び第２コイルと結合される第１端と、回路接地に結合される第２端とを有し得る。第３及び第４スイッチは、ＬＮＡがイネーブルとされると開放状態とされ、ＬＮＡがディゼーブルとされると閉じられ得る。
【００５４】
典型的な設計において、調整（tuning）キャパシタ（例えば、キャパシタ３３８）は、第２コイルに結合され、差動入力信号のために増幅不均衡調整（amplitude imbalance tuning）を供給し得る。調整キャパシタは、選択可能なキャパシタのバンクを備え得る。各々の選択可能なキャパシタは、イネーブル又はディゼーブルとされることで、調整キャパシタのキャパシタンスを変化させる。調整キャパシタは１以上のバラクタ、１以上の固定キャパシタなどによっても実現され得る。
【００５５】
典型的な設計において、スイッチ（例えば、スイッチ３４０）は第１コイル及び送信器の間で結合され得る。スイッチは、送信モードで閉じ、受信モードで開放状態とされ得る。
【００５６】
典型的な設計において、ＬＮＡは、第１及び第２トランジスタ、並びに第１及び第２インダクタを備え得る。第１トランジスタは、第１入力信号を受信し、そして増幅させる。第２トランジスタは、第２入力信号を受信し、そして増幅させる。第１及び第２インダクタは、第１及び第２トランジスタのそれぞれのソースと回路接地との間で結合される。ＬＮＡは更に第３及び第４トランジスタ、並びに第３及び第４インダクタを備え得る。第３トランジスタは、第１トランジスタに結合され、第１出力信号を供給する。第４トランジスタは、第２トランジスタに結合され、第２出力信号を供給する。差動出力信号は、第１及び第２出力信号を備え得る。第３及び第４インダクタは、第３及び第４トランジスタのそれぞれのドレインと供給電圧（supply voltage）との間で結合され得る。
【００５７】
典型的な設計において、帯域通過フィルタは、アンテナから信号を受信し、シングルエンド入力信号を結合インダクタに供給する。帯域通過フィルタは、結合インダクタ及びＬＮＡを備えるＩＣに対して外部とされ得る。別の回路ブロックは、アンテナと結合インダクタとの間でも結合され得る。
【００５８】
図１０は、調整（conditioning）信号のための工程１０００の典型的な設計を示す。シングルエンド入力信号が、ＩＣ上に実装された結合インダクタによって、差動入力信号へと変換され得る。（ブロック１０１２）。差動入力信号は、差動出力信号を得るため、ＩＣ上に実装されたＬＮＡで増幅され得る。入力インピーダンス整合は、ＬＮＡがイネーブルとされると、結合インダクタによって（with）供給され得る（ブロック１０１６）。高い入力インピーダンスは、ＬＮＡがディゼーブルとされると結合インダクタによって形成される共振回路によって（with）供給され得る（ブロック１０１８）。増幅不均衡調整（Amplitude imbalance tuning）は、結合インダクタに結合され、且つ集積回路に実装される可変キャパシタによって（with）供給される（ブロック１０２０）。送信器は、送信モードが選択されると、スイッチを介してＩＣの入力ピンに結合され得る。（ブロック１０２２）。受信器は、受信モードが選択されると、結合インダクタを介して入力ピンに結合され得る（ブロック１０２４）。
【００５９】
本明細書で記述した入力整合、バラン、及び／又はＴ／Ｒスイッチと組み合わされたＬＮＡは様々な利点を供給する。Ｔ／Ｒスイッチはオンチップ上に実装され、付加的なオフチップ回路要素の使用を回避し得る。調整（整合）可能な入力整合は、オンチップ調整（tuning）キャパシタ３３８を介して組み合わされたバラン及びＴ／Ｒスイッチのために達成し得る。調整（整合）可能な入力整合は柔軟性を供給し、オフチップ構成（components）を用いずに性能を高め得る。特に、蓄積装置モデル（charged device model(ＣＤＭ)）テストについて（for）、共振回路の持つ（with）高い周波数で大きな入力インピーダンスに起因して、改善した静電気学のディスチャージ（electro-static(ＥＳＤ)）性能もまた達成し得る。改善した雑音及び利得性能もまた、共振回路を実装され、ターンオンすると低い挿入損失を有するＴ／Ｒスイッチに起因して得られ得る。受信モードにおいて、（オンの代わりに）ターンオフするスイッチ３２４、３２６、３３４、及び３３６に起因して改善した線形性も得られ得る。
【００６０】
本明細書で記述した入力整合、バラン、及び／又はＴ／Ｒスイッチと組み合わされたＬＮＡは通信、ネットワーク、コンピュータ、家庭用電化製品などのような様々なシステムやアプリケーションで使用され得る。例えば、ＬＮＡは符号分割多重アクセス（ＣＤＭＡ）、時間分割多重アクセス（ＴＤＭＡ）、周波数分割多重アクセス（ＦＤＭＡ）、直交ＦＤＭＡ（ＯＦＤＭＡ）、シングルキャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）、及び他のシステムのような様々な無線通信システムのために使用され得る。ＬＮＡは、無線広域エリアネットワーク（ＷＷＡＮ）、無線ローカルエリアネットワーク（ＷＬＡＮ）、無線パーソナルエリアネットワーク（ＷＰＡＮ）などのためにも使用され得る。ＬＮＡはまたグローバルポジショニングシステム（ＧＰＳ）受信器、放送用受信器などのためにも使用され得る。ＬＮＡは、汎欧州デジタルセルラーシステム（ＧＰＳ）、ワイドバンドＣＤＭＡ（ＷＣＤＭＡ）、ｃｄｍａ２０００、ロングタームエボリューション（ＬＴＥ）、アドバンスモバイルフォンシステム（ＡＭＰＳ）、ＩＥＥＥ８０２．１１（ＷｉＦｉ）、ＩＥＥＥ（ＷｉＭａｘ）、Bluetoothなどのような様々な無線技術のためにも使用され得る。ＬＮＡは様々な動作周波数でも使用される。インダクタ及びキャパシタは、選択された動作周波数のためにも設計される。
【００６１】
本明細書にて記述された入力整合、バラン、及び／又はＴ／Ｒスイッチと組み合わされたＬＮＡは、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、特定用途向け集積回路（ＡＳＩＣ）などにも実装され得る。ＬＮＡは、ＣＭＯＳ、ＮＭＯＳ、ＰＭＯＳ、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ、（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウム砒素（ＧａＡｓ）などのような様々なＩＣ加工技術でも加工され得る。
【００６２】
本明細書で記述したＬＮＡを実装する装置は、スタンドアロン装置又は大型装置の一部であっても良い。装置は、（ｉ）スタンドアロンＩＣ、（ｉｉ）データ及び／又は指示を保持するためのメモリＩＣを含み得る１つ以上のＩＣの組、（ｉｉｉ）ＲＦ受信（ＲＦＲ）又はＲＦ送受信器（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）モバイルステーションモデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他の装置に組み込まれ得るモジュール、（ｖｉ）受信器、携帯電話、無線装置、ハンドセット、又はモバイルユニット、（ｖｉｉ）などとなり得る。
【００６３】
１以上の典型的な設計において、記述された機能は、ハードウェア、ソフトウェア、ファームウェア、又はこれら組み合わせによって実装され得る。ソフトウェアで実装される場合、それらの機能は１つまたはそれ以上の命令またはコードとして、コンピュータ読み取り可能媒体に記憶され、或いは伝送され得る。コンピュータ読み取り可能媒体は、ある場所から別の場所へのコンピュータプログラムの持ち運びを助ける任意の媒体を含むコンピュータ記憶メディア及び通信メディアの双方を含み得る。記録媒体は、コンピュータによってアクセスできる任意の利用可能な媒体であって良い。例として、これに限定するもので無いものとして、このようなコンピュータ読み取り可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは光ディスク媒体、磁気ディスク媒体または他の磁気記録デバイス、または命令またはデータ構造の形で所望のプログラムコードを扱いまたは保持するために使用され、そしてコンピュータによってアクセスできる他の任意の媒体を含むことが出来る。また、あらゆる接続が、適切にコンピュータ読み取り可能な媒体と呼ばれる。例えば、そのソフトウェアが同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、或いは赤外線、無線、及びマイクロ波といった無線技術を使用してウェブサイト、サーバ、または遠隔源から送信されるならば、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、或いは赤外線、無線、及びマイクロ波といった無線技術は、媒体の定義に含まれる。本明細書で使用されるディスク（disk and disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、デジタルバーサタイルディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、及びブルーレイディスクを含み、ディスク（disk）は、一般的に、磁気によってデータを再生し、ディスク（disc）はレーザによって光学的にデータを再生する。上記の組合せもまたコンピュータ読み取り可能な媒体の範囲内に含まれるべきである。  
以下、出願当初の特許請求の範囲を付記する。  
［付記１］
シングルエンド入力信号を受信し、シングルエンドの差動変換を実行し、差動入力信号を供給する結合インダクタと、
結合インダクタに結合され、差動入力信号を受信し、差動出力信号を供給する低雑音増幅器（ＬＮＡ）と
を具備する装置。
［付記２］
前記結合インダクタ及び前記ＬＮＡは、集積回路上に実装される付記１の装置。
［付記３］
前記結合インダクタは、第２コイルと電磁結合される第１コイルと、前記第１シングルエンド入力信号を受信し、前記ＬＮＡに第１入力信号を供給する前記第１コイルと、前記ＬＮＡに第２入力信号を供給する前記第２コイルと、を備え、
前記差動入力信号は前記第１及び第２入力信号を備える付記１の装置。
［付記４］
直列、且つ更に前記第１コイルと並列に結合された第１キャパシタ及び第１スイッチであって、前記第１スイッチが閉じると、前記第１キャパシタ及び前記第１コイルによって第１共振回路が形成される、前記第１キャパシタ及び前記第１スイッチと、
直列、且つ更に前記第２コイルと並列に結合された第２キャパシタ及び第２スイッチであって、前記第２スイッチが閉じると、前記第２キャパシタ及び前記第２コイルによって第２共振回路が形成される、前記第２キャパシタ及び前記第２スイッチと
を更に具備する付記３の装置。
［付記５］
前記第１コイルは、前記ＬＮＡがイネーブルとされると入力インピーダンス整合を供給し、前記ＬＮＡがディゼーブルとされると、前記第１共振回路は高い入力インピーダンスを供給する付記４の装置。
［付記６］
前記第１及び第２共振回路は前記ＬＮＡの動作周波数で共振する付記４の装置。
［付記７］
前記第１スイッチ及び前記第１コイルに結合する第１端と、回路接地に結合される第２端と、を有する第３スイッチと、
前記第２スイッチ及び前記第２コイルに結合される第１端と、回路接地に結合される第２端と、を有する第４スイッチであって、前記第３及び第４スイッチは、前記ＬＮＡがイネーブルとされると開放状態とされ、前記ＬＮＡがディゼーブルとされると閉じる、前記第４スイッチと
を更に具備する付記４の装置。
［付記８］
前記第２コイルに結合され、前記差動入力信号のために増幅不均衡調整（amplitude imbalance tuning）を供給する調整キャパシタを更に具備する付記３の装置。
［付記９］
前記調整キャパシタは、選択可能なキャパシタのバンクを具備し、各々の選択可能なキャパシタはイネーブル又はディゼーブルとされ、前記調整キャパシタのキャパシタンスを可変とする付記８の装置。
［付記１０］
前記第１コイルと送信器と間で結合されるスイッチを更に具備し、前記スイッチは、送信モードで閉じ、受信モードで開放状態とされる
付記３の装置。
［付記１１］
それぞれスパイラルパターンで配列される第１及び第２コンダクタによって前記第１及び第２コイルが実現される付記３の装置。
［付記１２］
前記ＬＮＡは、
第１入力信号を受信し、増幅する第１トランジスタと、
第２入力信号を受信し、増幅する第２トランジスタと
を具備し、
前記差動入力信号は前記第１及び第２入力信号と、
前記第１トランジスタのソースと回路接地との間で結合される第１インダクタと、
前記第２トランジスタのソースと回路接地との間で結合される第２インダクタ
を具備する付記１の装置。
［付記１３］
前記ＬＮＡは、
前記第１トランジスタに結合され、第１出力信号を供給する第３トランジスタと、
前記第２トランジスタに結合され、第２出力信号を供給する第４トランジスタであって、前記差動出力信号が前記第１及び第２出力信号を備える、前記第４トランジスタと、
前記第３トランジスタのドレインと供給電圧との間で結合される第３インダクタと、
前記第４トランジスタのドレインと前記供給電圧との間で結合される第４インダクタと
を更に具備する付記１２の装置。
［付記１４］
アンテナからの信号を受信し、前記第１シングルエンド入力信号を供給する帯域通過フィルタを更に具備し、
前記帯域通過フィルタは前記集積（integrated）回路の外部にある、前記帯域通過フィルタを更に具備する付記２の装置。
［付記１５］
シングルエンド入力信号を受信し、シングルエンドの差動変換を実行し、差動入力信号を供給する結合インダクタと、
前記結合インダクタに結合され、前記差動入力信号を受信し、差動出力信号を供給する低雑音増幅器（ＬＮＡ）と
を具備する集積回路。
［付記１６］
前記結合インダクタは、第２コイルと電磁結合される第１コイルを具備し、
前記第１コイルは、前記第１シングルエンド入力信号を受信し、且つ前記ＬＮＡに第１入力信号を供給し、
前記第２コイルは、前記ＬＮＡに第２入力信号を供給し、
前記差動入力信号は前記第１及び第２入力信号を備える
付記１５の集積回路。
［付記１７］
直列に、且つ更に前記第１コイルと並列に結合される第１キャパシタ及び第１スイッチであって、前記第１スイッチが閉じると、前記第１キャパシタ及び前記第１コイルによって第１共振回路が形成される、前記第１キャパシタ及び前記第１スイッチと、
直列に、且つ更に前記第２コイルと並列に結合される第２キャパシタ及び第２スイッチであって、前記第２スイッチが閉じると、前記第２キャパシタ及び前記第２コイルによって第２共振回路が形成される、前記第２キャパシタ及び前記第２スイッチと
を更に具備する付記１６の集積回路。
［付記１８］
前記第２コイルに結合され、前記差動入力信号のために増幅不均衡調整を供給する調整キャパシタを更に具備する付記１６の集積回路。
［付記１９］
前記第１コイルと送信器との間で結合されるスイッチを更に具備し、
前記スイッチは、送信モードで閉じ、受信モードで開放状態とされる付記１６の集積回路。
［付記２０］
集積回路に実装される結合インダクタで、シングルエンド入力信号を差動入力信号に変換することと、
差動出力信号を得るため、前記集積回路に実装される低雑音増幅器（ＬＮＡ）で前記差動入力信号を増幅することと
を具備する方法。
［付記２１］
前記ＬＮＡがイネーブルとされると、前記結合インダクタで入力インピーダンス整合を供給することと、
前記ＬＮＡがディゼーブルとされると、前記結合インダクタで形成される共振回路で高い入力インピーダンスを供給することと
を更に具備する付記２０の方法。
［付記２２］
結合インダクタに結合され、且つ前記集積回路に実装される可変キャパシタで増幅不均衡調整を供給することと
を更に具備する付記２０の方法。
［付記２３］
送信モードが選択されると、スイッチを介して前記集積回路の入力ピンに送信器を結合させることと、
受信モードが選択されると、前記結合インダクタを介して前記入力ピンを受信器に結合させることと
を更に具備する付記２０の方法。
［付記２４］
集積回路に実装される結合インダクタで、シングルエンド入力信号を差動入力信号に変換する手段と、
差動出力信号を得るため、前記集積回路に実装される低雑音増幅器（ＬＮＡ）で前記差動入力信号を増幅させる手段と
を具備する装置。
【００６４】
特許請求の範囲は、以下の通りである。
【図１】
0005415611.tif 000005
【図２】
0005415611.tif 000006
【図３】
0005415611.tif 000007
【図４】
0005415611.tif 000008
【図５】
0005415611.tif 000009
【図６】
0005415611.tif 000010
【図７】
0005415611.tif 000011
【図８】
0005415611.tif 000012
【図９】
0005415611.tif 000013
【図１０】
0005415611.tif 000014