(57)【特許請求の範囲】
【請求項１】
複数の磁性フェライト層と、積層方向に接続してコイルを形成するように各磁性フェライト層上に形成された導体パターンと、前記導体パターン間に位置するとともに前記導体パターンと積層方向に重複するように少なくとも1つの磁性フェライト層上に形成された非磁性セラミック層とを約900℃の温度で一体的に焼結してなる積層部品であって、
前記非磁性セラミック層は前記磁性フェライト層より焼結温度が高い非磁性セラミックを主成分とし、さらにCu、Zn及びBiの1種又は2種以上を酸化物の状態で含み、
前記非磁性セラミック層は前記磁性フェライト層より多くの空孔を有することを特徴とする積層部品。
【請求項２】
請求項1に記載の積層部品において、前記非磁性セラミック層はドーナツ状であり、その少なくとも一方の縁部が前記導体パターンの対応する縁部より前記磁性フェライト層の面方向に延出していることを特徴とする積層部品。
【請求項３】
請求項1に記載の積層部品において、前記非磁性セラミック層は少なくとも前記導体パターンの内側領域を覆う板状であることを特徴とする積層部品。
【請求項４】
請求項3に記載の積層部品において、前記非磁性セラミック層は少なくとも前記導体パターンの内縁部と積層方向に重畳していることを特徴とする積層部品。
【請求項５】
請求項1〜4のいずれかに記載の積層部品において、積層方向に隣接する非磁性セラミック層により前記導体パターンが完全にサンドイッチされていることを特徴とする積層部品。
【請求項６】
請求項1〜5のいずれかに記載の積層部品において、前記非磁性セラミック層が外面に露出していないことを特徴とする積層部品。
【請求項７】
請求項1〜6のいずれかに記載の積層部品において、前記導体パターン同士の積層方向の接続は、前記磁性フェライト層及び前記非磁性セラミック層のビアホールに充填された導体を介して行なわれていることを特徴とする積層部品。
【請求項８】
請求項1〜7のいずれかに記載の積層部品において、前記非磁性セラミック層がZrO2、ZrSiO4、Al2O3、及び3Al2O3・2SiO2のいずれかからなることを特徴とする積層部品。
【請求項９】
請求項1〜8のいずれかに記載の積層部品において、前記磁性フェライトがFe，Ni及びZn（一部をCuで置換しても良い）を主成分とするスピネル型フェライトであることを特徴とする積層部品。
【請求項１０】
請求項9に記載の積層部品において、前記スピネル型フェライトは副成分としてBiを含むことを特徴とする積層部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコイルを内蔵した積層型インダクタ等の積層部品に関し、特に内部応力が緩和され、デラミネーションやクラッキングがなく、優れた特性を有する積層部品に関する。
【背景技術】
【０００２】
携帯電話や携帯情報端末（PDA）、ノート型コンピュータ、デジタルカメラ等の小型電子機器に用いられる電源回路として、電圧を変換する際の電力損失が少ないスイッチング・レギュレータ（DC-DCコンバータ）が広く採用されている。DC-DCコンバータ回路に用いるインダクタやコンデンサ等の受動部品は、電源回路の占有面積の低減のために小型化する必要がある。【０００３】
一方で電力効率及び性能を向上させるため、DC-DCコンバータのスイッチング周波数の高周波化が行なわれた結果、インダクタ及びコンデンサの定数が小さくなり、部品の小型化が可能となった。インダクタは従来の巻線型の代わりに積層型が用いられるようになった。積層型インダクタは、ソフトフェライトからなる磁性体シート又はペーストと、良導電体であるAgやCu等の金属、又は合金からなる内部電極（導体パターン）用の導電ペーストとを積層一体化した後、焼成し、得られた焼成体の表面に外部電極用ペーストを印刷又は転写して焼き付けることにより製造される。【０００４】
DC-DCコンバータには、高周波又は高磁界でも安定したインダクタンスを有する直流重畳特性に優れたインダクタが求められる。またインダクタンスが直流電流に対して非線形特性を示すことが求められる場合もある。【０００５】
直流重畳特性に着目すると、インダクタに用いられるソフトフェライトは、高磁界においても容易に飽和しないこと、即ち飽和磁束密度Bsが高いことが望まれる。高Bsを有するソフトフェライトとしてMnZn系フェライトが知られているが、電気抵抗が低いために積層化に適さない。このため、MnZn系フェライトと比べてBsが低いものの、電気抵抗が高いNiZn系フェライト、NiCuZn系フェライト、MgZn系フェライト等が用いられている。【０００６】
積層型インダクタには幾つかの問題がある。第一の問題は、フェライトに歪みを与えると透磁率が変化することである。このような現象は磁歪効果と呼ばれる。フェライトに歪が付与される主な要因は、(a) 樹脂成形の際に樹脂が硬化収縮して発生する圧縮応力、(b) インダクタとプリント基板との線膨張係数の差により発生する応力、及び(c) フェライトと内部電極金属との線膨張係数の差による内部応力である。線膨張係数に関しては、フェライトは＋10 ppm／℃程度であるが、Agは＋20 ppm／℃程度である。【０００７】
積層型インダクタの内部応力はフェライトの磁気特性（インダクタンス、品質係数Q値）を低下させるだけでなく、はんだ付け等の工程で熱衝撃が与えられると部品内部にクラックが生じさせる。その結果、積層型インダクタの性能にばらつきが生じて、信頼性が低下する。【０００８】
このような磁歪による特性の変動を抑制する方法として、特開平8-64421号は、磁性体層間に設けたカーボンペーストを消失させて空洞層を形成することにより応力を緩和した積層型インダクタを提案している。しかし、空洞層の形成だけでは応力緩和が十分でないだけでなく、空洞により積層型インダクタの強度が低下することが分った。その上、カーボンペーストの消失の際に生じるガスにより、デラミネーション（層間剥離）やフェライトのクラッキングが起こる。デラミネーションやクラッキングが起こるとめっき液等が侵入し、導体パターンの短絡を引き起こすおそれがある。【０００９】
特開昭56-155516号は、非磁性の絶縁層を磁性体層間に介在させて、磁気回路中に磁気ギャップを有する開磁路型のインダクタとし、直流重畳特性を改善することを提案している。しかしながら、特開昭56-155516号は内部応力による磁気特性の変化を何等考慮していない。その上、このインダクタでは非磁性絶縁層がインダクタの外面まで延在しているため、磁性体層と非磁性絶縁層との界面に生じたクラッキングやデラミネーションによりめっき液等が内部に侵入し、導体パターンの短絡が起こりやすい。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従って本発明の目的は、内部電極による残留応力を緩和するとともにデラミネーションやクラッキングを抑制し、インダクタンス、Q値等の特性が安定し、優れた直流重畳特性を有する積層部品を提供することである。
【課題を解決するための手段】
【００１１】
本発明の積層部品は、複数の磁性フェライト層と、積層方向に接続してコイルを形成するように各磁性フェライト層上に形成された導体パターンと、前記導体パターン間に位置するとともに前記導体パターンと積層方向に重複するように少なくとも1つの磁性フェライト層上に形成された非磁性セラミック層とを約900℃の温度で一体的に焼結してなり、前記非磁性セラミック層は前記磁性フェライト層より焼結温度が高い非磁性セラミックを主成分とし、さらにCu、Zn及びBiの1種又は2種以上を酸化物の状態で含み、前記非磁性セラミック層は前記磁性フェライト層より多くの空孔を有することを特徴とする。
【００１２】
本発明の第一の実施形態では、前記非磁性セラミック層はドーナツ状であり、その少なくとも一方の縁部が前記導体パターンの対応する縁部より前記磁性フェライト層の面方向に延出している。非磁性セラミック層の導体パターンの縁部からの延出長さは、導体パターンの幅の1/4〜4倍程度であれば良い。ドーナツ状の非磁性セラミック層を形成すると、コイル内側領域全体を覆う非磁性セラミック層を形成する場合より、積層部品のインダクタンスが大きい。なお、ランドルト環のように環の一部を切り欠いても良い。【００１３】
本発明の第二の実施形態では、前記非磁性セラミック層は少なくとも前記導体パターンの内側領域を覆う板状である。この場合、前記非磁性セラミック層は少なくとも前記導体パターンの内縁部と積層方向に重畳しているのが好ましい。非磁性セラミック層の外縁部は導体パターンの外縁部より内側に位置しても外側に位置しても良い。【００１４】
いずれの実施形態でも、非磁性セラミック層は全ての磁性フェライト層上に形成されている必要はなく、少なくとも1つの磁性フェライト層上に形成されていれば良い。例えば、(a) コイルの積層方向中央部に1つの非磁性セラミック層を設けても、(b) コイルの積層方向両端部に一対の非磁性セラミック層を設けても、(c) コイルの積層方向中央部及び両端部に非磁性セラミック層を設けても、(d) 1つおきの導体パターンの間に非磁性セラミック層を設けても、(e) 全ての導体パターンの間に非磁性セラミック層を設けても良い。【００１５】
第一及び第二の実施形態による非磁性セラミック層を組合せても良い。すなわち、少なくとも1つの磁性フェライト層上にドーナツ状非磁性セラミック層を形成し、別の少なくとも1つの磁性フェライト層上に導体パターンの内側領域を覆う板状の非磁性セラミック層を形成しても良い。【００１６】
非磁性セラミック層は導体パターンと線膨張係数が異なるため、非磁性セラミック層の形成による応力分布の変化を考慮する必要がある。鋭意検討の結果、導体パターンの両縁部より内側に非磁性セラミック層を形成すると、非磁性セラミック層の縁部に応力が集中し、応力緩和の効果が低減することが分った。そこで、導体パターンの縁部と非磁性セラミック層の縁部が十分に離隔するように非磁性セラミック層の両縁部を導体パターンの両縁部より面方向に延出させることにより、応力の集中を防ぎ、もって磁性フェライト層にクラックが生じるのを防ぐことができる。好ましくは、積層方向に隣接する非磁性セラミック層の面方向ほぼ中央部に導体パターンが位置するように、導体パターンを非磁性セラミック層でサンドイッチする。【００１７】
非磁性セラミック層が積層部品の外面に達していると、磁性フェライト層と非磁性セラミック層との界面でのクラッキング又はデラミネーションによりめっき液等が内部に侵入するおそれがあるので、非磁性セラミック層は積層部品の外面に露出していないのが好ましい。【００１８】
前記導体パターン同士の積層方向の接続は、前記磁性フェライト層及び前記非磁性セラミック層のビアホールに充填された導体を介して行なわれているのが好ましい。【００１９】
磁性フェライトと近い線膨張係数を有する非磁性セラミックを用いることにより、磁性フェライトに与える応力を小さくする。線膨張係数は、ZrO2が＋9.0〜＋11.0 ppm／℃、ZrSiO4が＋4.0〜＋5.0 ppm／℃、Al2O3が＋7.0〜＋8.0 ppm／℃、3Al2O3・2SiO2が＋5.5〜＋6.5 ppm／℃である。従って、前記非磁性セラミック層は、ZrO2、ZrSiO4、Al2O3、及び3Al2O3・2SiO2のいずれかからなるのが好ましい。なかでも、磁性フェライトと反応してスピネル型化合物を形成しないZrO2又はZrSiO4を用いるのが好ましい。さらに、前記非磁性セラミックを平均粒径が0.5〜3μmのZrO2粉末により形成するのが好ましい。【００２０】
前記磁性フェライト層は、Fe，Ni及びZn（一部をCuで置換しても良い）を主成分とするスピネル型フェライトからなるのが好ましく、スピネル型フェライトは副成分としてBiを含むのが好ましい。
【発明の効果】
【００２１】
本発明の積層部品は、内部電極による残留応力を緩和するとともにデラミネーションやクラッキングを抑制し、インダクタンス、Q値等の特性が安定し、優れた直流重畳特性を有する。このような特徴を有する本発明の積層部品は、磁気ギャップを有する積層型インダクタ、半導体素子を実装可能な電極を設けたインダクタ内蔵フェライト基板、フェライト基板に半導体素子、リアクタンス素子等を実装したモジュール等として有用である。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態による積層型インダクタの外観を示す斜視図である。
【図２】図1のA-A’断面図である。
【図３】本発明の一実施形態による積層型インダクタの第一の複合層を製造する工程を示す平面図である。
【図４】本発明の一実施形態による積層型インダクタの第二の複合層を製造する工程を示す平面図である。
【図５】本発明の一実施形態による積層型インダクタの第三の複合層を製造する工程を示す平面図である。
【図６】本発明の一実施形態による積層型インダクタの第四の複合層を製造する工程を示す平面図である。
【図７】本発明の一実施形態による積層型インダクタの製造工程を示す分解斜視図である。
【図８】本発明の他の実施形態による積層型インダクタの内部構造を示す断面図である。
【図９】本発明の他の実施形態による積層型インダクタの第一の複合層を製造する工程を示す平面図である。
【図１０】本発明の他の実施形態による積層型インダクタの第二の複合層を製造する工程を示す平面図である。
【図１１】本発明の他の実施形態による積層型インダクタの第三の複合層を製造する工程を示す平面図である。
【図１２】本発明の他の実施形態による積層型インダクタの第四の複合層を製造する工程を示す平面図である。
【図１３】本発明の他の実施形態による積層型インダクタの第五の複合層を製造する工程を示す平面図である。
【図１４】本発明の他の実施形態による積層型インダクタの第六の複合層を製造する工程を示す平面図である。
【図１５】本発明の他の実施形態による積層型インダクタの第七の複合層を製造する工程を示す平面図である。
【図１６】本発明の他の実施形態による積層型インダクタの第八の複合層を製造する工程を示す平面図である。
【図１７】本発明の他の実施形態による積層型インダクタの第九の複合層を製造する工程を示す平面図である。
【図１８】本発明の他の実施形態による積層型インダクタの製造工程を示す分解斜視図である。
【図１９】本発明のさらに他の実施形態による積層型インダクタの内部構造を示す断面図である。
【図２０】本発明のさらに他の実施形態による積層型インダクタの一つの複合層を製造する工程を示す平面図である。
【図２１】本発明のさらに他の実施形態による積層型インダクタの内部構造を示す断面図である。
【図２２】本発明のさらに他の実施形態による積層型インダクタの第一の複合層を製造する工程を示す平面図である。
【図２３】本発明のさらに他の実施形態による積層型インダクタの第二の複合層を製造する工程を示す平面図である。
【図２４】本発明のさらに他の実施形態による積層型インダクタの第三の複合層を製造する工程を示す平面図である。
【図２５】本発明のさらに他の実施形態による積層型インダクタの第四の複合層を製造する工程を示す平面図である。
【図２６】本発明のさらに他の実施形態による積層型インダクタにおける非磁性セラミック層と導体パターンとの重なりを示す部分断面図である。
【図２７】本発明のさらに他の実施形態による積層型インダクタの内部構造を示す断面図である。
【図２８】実施例1の積層型インダクタの内部構造を示す断面図である。
【図２９】実施例2の積層型インダクタの内部構造を示す断面図である。
【図３０】実施例3の積層型インダクタの内部構造を示す断面図である。
【図３１】実施例4，5及び7の積層型インダクタの内部構造を示す断面図である。
【図３２】実施例6の積層型インダクタの内部構造を示す断面図である。
【図３３】比較例1の積層型インダクタの内部構造を示す断面図である。
【図３４】降圧型のDC-DCコンバータの等価回路を示す図である。
【図３５】実施例5及び比較例1の積層型インダクタの品質係数Qの度数分布を示すグラフである。
【発明を実施するための最良の形態】
【００２３】
[1] 第一の実施形態
図1は本発明の第一の実施形態による積層型インダクタの外観を示し、図2は図1のA-A’断面図であり、図3〜図7はその製造工程を示す。本実施形態による積層型インダクタは、フェライト積層体内部に埋設されたコイルを備え、コイルの両端は積層体の表面にAg等の導電ペーストを焼き付けて形成した外部電極5に接続されている。図2に示すように、コイルを構成する導体パターン12，22，32，42に非磁性セラミック層11，21，31，41が接している。外部電極用導電ペーストは特に限定されず、例えばPt，Pd，Au，Cu及びNiの1種以上を含有するAg合金等が挙げられる。【００２４】
磁性フェライト層は、例えばFe2O3、ZnO、NiO（一部をCuOで置換しても良い）を主成分とするフェライト組成物からなる。主成分組成は好ましくは、47〜50.5モル％のFe2O3、19〜30モル％のZnO、残部NiO（15モル％以下をCuOで置換しても良い）である。【００２５】
フェライト組成物が47〜50.5モル％（Fe2O3に換算）のFeを含有するのは、透磁率を低下させずに高い飽和磁束密度Bsを得るためである。Feが47モル％未満だと所望の透磁率及び飽和磁束密度が得られない。またFeが50.5モル％より多くなると、Fe2＋の増加により磁性フェライト層の抵抗値が低下する。【００２６】
フェライト組成物が19〜30モル％（ZnOに換算）のZnを含有するのは、高い飽和磁束密度を得るためである。Znが19モル％未満であると所望の磁束密度が得られない。またZnが30モル％より多くなると、キュリー温度が実用範囲より低くなる。Niは主成分組成からFe2O3及びZnOを引いた残りの量であるが、低温焼結化のためにNiの一部を15モル％以下（CuO換算）のCuで置換しても良い。所望の透磁率とともに高い飽和磁束密度を得るには、NiO／CuOのモル比を0.3〜5.8とするのが好ましい。【００２７】
フェライト組成物は、副成分として、0.01〜1質量％（Nb2O5に換算）のNb酸化物、0.01〜1.5質量％、特に0.1〜1質量％（Ta2O5に換算）のTa酸化物、0.1〜1.5質量％（V2O5に換算）のV酸化物、0.01〜2質量％、特に0.1〜1.5質量％（TiO2に換算）のTi酸化物、0.1〜1.5質量％（Bi2O3に換算）のBi酸化物、0.1〜1.5質量％（Co3O4に換算）のCo酸化物、0.1〜1.5質量％（SnO2に換算）のSn酸化物、0.1〜1.5質量％（CaOに換算）のCa酸化物、及び0.1〜1.5質量％（SiO2に換算）のSi酸化物からなる群から選ばれた少なくとも一種を含んでも良い。【００２８】
0.01〜1質量％（Nb2O5に換算）のNbを含有すると、結晶粒径が制御される。0.01〜1.5質量％（Ta2O5に換算）のTaを含有すると、抵抗率が向上する。0.1〜1.5質量％（V2O5に換算）のVを含有すると、低温焼結が促進される。0.01〜2質量％（TiOに換算）のTiを含有すると、抵抗率が向上する。0.1〜1.5質量％（Bi2O3に換算）のBiを含有すると、低温焼結が促進されるとともに、抵抗率が向上する。0.1〜1.5質量％（Co3O4に換算）のCoを含有すると、高周波損失が低減する。0.1〜1.5質量％（SnO2に換算）のSnを含有すると、ヒステリシス損失が低減する。0.1〜1.5質量％（CaOに換算）のCaを含有すると、粒成長が抑制される。0.1〜1.5質量％（SiO2に換算）のSiを含有すると、粒成長が抑制される。【００２９】
副成分の含有量が過剰であると、低温焼結性が阻害されたり、焼結密度が低下したり、機械的強度（抗折強度）が低下したりする。また少なすぎると、十分な添加効果が得られない。副成分は単独で添加しても2種以上組合せて添加しても良い。複合添加の場合、その総量を5質量％以下とするのが好ましい。総量が5質量％を超えると、焼結性が阻害されるおそれがある。【００３０】
原料中に含まれるNa，S，Cl，P、W，B等の不可避的不純物はできるだけ少ない方が良く、原料中における含有量は0.05質量％以下であるのが好ましい。【００３１】
フェライト組成物における主成分及び副成分の含有量の測定は、蛍光X線分析法及びICP発光分光分析法により行う。予め蛍光X線分析により含有元素を同定し、標準サンプルとの比較による検量線法により定量する。【００３２】
フェライト組成物用原料を混合及び仮焼した後、粉砕する。粉砕条件の調整及び粉砕粉の分級により、BET比表面積が5〜20 m2/gのフェライト粉末を得る。なお、Fe、Ni及びZnの各塩化物の水溶液を噴霧して粉末化した後焙焼しても、同様のフェライト粉末を得ることができる。【００３３】
フェライト粉末に、ポリビニルブチラール等の有機バインダーと、エタノール、トルエン、キシレン等の溶媒を加え、ボールミル中で混練してスラリーとする。粘度を調整した後、ポリエステルフィルム等の樹脂フィルム上にドクターブレード法等で塗布し、乾燥して磁性フェライトシートとする。【００３４】
非磁性セラミック層は、ジルコニア（ZrO2）、ジルコン（ZrSiO4）、アルミナ（Al2O3）、及びムライト（3Al2O3・2SiO2）からなる群から選ばれた少なくとも一種の非磁性セラミックの粉末により形成する。非磁性セラミック粉末のBET比表面積は5〜20 m2/gであるのが好ましい。BET比表面積が5 m2/g未満であると、5μm以下の厚さの非磁性セラミック層を形成するのが困難である。一方、BET比表面積が20 m2/g超であると、ペーストの粘度が高くなりすぎて塗布が困難になるだけでなく、磁性フェライト層との一体的な焼結の際に緻密化が進みすぎ、内部応力を緩和する作用が低減する。非磁性セラミック粉末は0.5〜3μmの平均粒径を有するZrO2粉末が好ましい。【００３５】
焼結後に非磁性セラミック層に含まれるCu、Zn及びBiは焼結促進剤として機能し、組織を緻密化させる。Cu、Zn及びBiは酸化物の状態で非磁性セラミック粉末のペーストに添加しても良いし、磁性フェライト層に添加して、焼結中に非磁性セラミック層に拡散させても良い。Cu、Zn及びBiのうち、BiはCu及びZnより、非磁性セラミック中の含有量が磁気特性に与える影響が少なく、非磁性セラミック層への拡散量の制御が容易である。しかし、非磁性セラミックへのBiの添加量が多すぎると、異常焼結を招くおそれがある。【００３６】
各粉末にエチルセルロース等の有機バインダー及び溶媒を配合し、得られた配合物を三本ロールで混練して非磁性セラミックペーストを作製する。混錬にはホモジナイザーやサンドミル等を使用しても良い。非磁性セラミックペーストに、緻密化を促進するZn、Cu及びBiを酸化物の状態で予め添加しても良く、また焼成の際に非磁性セラミック層へ拡散させても良い。【００３７】
焼結後の非磁性セラミック層に含まれるCu、Zn及びBiは、非磁性セラミック層全体を100質量％として、合計で3〜18質量％であるのが好ましい。Cu、Zn及びBiの合計量が3質量％未満であると、非磁性セラミック層の緻密化の効果が十分でない。また18質量％を超えると磁性フェライト層への拡散が著しくなり、フェライトの焼結が促進されすぎ、異常粒成長するおそれがある。結晶粒の異常成長はコアロスの増加等の問題を起こす。Cu及びBiは拡散し易いため、より好ましくは合計で12質量％以下である。【００３８】
焼結後の非磁性セラミック層は、けがき針でけがいてもセラミックが容易に脱粒しない程度に緻密化しているが、磁性フェライト層より多くの空孔を有する。このため、線膨張係数の差による生じる応力は非磁性セラミック層で分散され、磁性フェライト層に作用する残留応力は開放される。【００３９】
非磁性セラミックは本来1300℃程度の高温で焼結して緻密化させるものであるが、本発明では約900℃で焼結するので、緻密化が不十分であり、内部に空孔を有する。そのため内部応力により非磁性セラミック層にクラックが生じても、空孔によりクラックの進展が阻止されて不連続なマイクロクラックとなり、磁性フェライト層側に進展することがほとんどない。非磁性セラミック層を積層型インダクタの外面に露出させないと、非磁性セラミック層の空孔を介してめっき液や水分等が積層部品内部に染み込むことがない。【００４０】
図3〜図7は磁性フェライトシートに導体パターンを形成する工程を示す。磁性フェライトシート10［図3の(a)］に非磁性セラミック層11を印刷し［図3(b)］、乾燥した後、その上面に導電ペーストを印刷して導体パターン12を形成する［図3(c)］。導体パターン12の形成により30μmを超える大きな段差が生じると圧着が不十分となり、デラミネーションが生じるおそれがあるので、導体パターン12以外の部位を覆うように磁性フェライトシート10と同じ組成の磁性セラミックペーストを印刷し、段差解消用の磁性セラミック層13を形成しても良い［図3(d)］。このようにして第一の複合層［図7の(a)］を形成する。【００４１】
第二〜第四の複合層［図7の(b)〜(d)］は、ビアホール（図中黒丸で表示）を有する以外、第一の複合層とほぼ同じ基本構成を有する。ビアホールの形成は、磁性フェライトシート20，30、40にレーザー等により貫通孔27，37、47を形成し、これらの貫通孔に整合する位置に貫通孔25、35、45を備えた非磁性セラミック層11を印刷することにより行う。非磁性セラミック層11の上面に導電ペーストを印刷することにより、導体パターン12を形成するとともに、ビアホールに導電ペーストを充填する。【００４２】
コイル用導体パターン12，22，32，42及び非磁性セラミック層11，21，31，41が形成された第一〜第四の複合層を、導体パターン12，22，32，42が螺旋状コイルを形成するように積層し、さらに磁性体グリーンシート（ダミー層）50を重ねて圧着し、積層体を形成する。積層体を所定の大きさ（例えば、焼結後の寸法が3.2 mm×1.6 mm×1.2 mm）に切断し、脱バインダー処理した後、大気中で例えば900℃で焼成する。Cu，Zn等が金属単体やCu2O，Zn2O等の低抵抗酸化物の状態で磁性フェライト層に析出するのを防ぐために、焼成のうち少なくとも最高温度保持工程及び冷却工程を大気又は酸素過剰雰囲気中で行なうのが好ましい。焼成体の導体パターンが露出した面に、Ag系導電ペーストを塗布し、例えば約600℃で焼き付けて外部電極を形成し、積層型インダクタを作製する。【００４３】
本発明の積層型インダクタを基板状に形成し、その外面に半導体集積回路部品を制御するための外部端子や実装用電極を設け、実装用電極に半導体集積回路部品を実装し、コイルを接続して、図34の等価回路に示すようなDC-DCコンバータとすることができる。このような構成により、DC-DCコンバータの特性は安定し、また半導体集積回路部品がある分だけ回路基板への実装面積を低減できるとともに、回路基板に設ける接続線路を低減できるため電子機器を小型化できる。【００４４】
[2] 第二の実施形態
図8は第二の実施形態による積層型インダクタの断面（図１のA-A’断面に相当する）を示し、図9〜図18はその製造工程を示す。第二の実施形態の積層型インダクタは第一の実施形態のものと共通の構成部分を有するので、異なる部分だけ以下詳細に説明する。【００４５】
本実施形態の積層型インダクタでは、コイルを構成する導体パターン112，132，152，172の間に非磁性セラミック層101，121，141，161，181が形成されている。また導体パターン112、132、152、172及び非磁性セラミック層101，121，141，161，181は異なる磁性フェライトシート100，110，120，130，140，150，160，170，180上に形成されている。導体パターン間の接続は、非磁性セラミック層が形成された磁性フェライトシート120，140，160と、導体パターン形成された磁性フェライトシート130，150，170に形成されたビアホール127，137，147，157，167，177を介して行なわれる。非磁性セラミック層121，141，161には貫通孔125，145，165が形成されている。【００４６】
コイル用導体パターンや非磁性セラミック層が形成された第一〜第九の複合層［図18の1〜9］を導体パターンが螺旋状コイルを形成するように積層し、さらに磁性体グリーンシート（ダミー層）190を重ねて圧着し、積層体を形成する。
【００４７】
磁性フェライトシートはほぼ同じ形状を有するので、非磁性セラミック層のほぼ中央部に導体パターンが来るように、非磁性セラミック層を精度良く形成することができる。各磁性フェライトシートの厚さを第一の実施形態の半分にすると、第一の実施形態と同じ厚さの積層型インダクタとすることができる。【００４８】
[3] 第三の実施形態
図19は第三の実施形態による積層型インダクタの断面（図１のA-A’断面に相当する）を示し、図20はその製造工程を示す。本実施形態では、非磁性セラミック層は、コイルを覆う領域全体（コイルの内側の領域を含む）に形成されている。非磁性セラミック層はコイル内側領域の磁束を分断する磁気ギャップとして機能するため、直流重畳特性が改善され、高周波で高いインダクタンスが得られる。これ以外の点では、本実施形態の積層型インダクタは第一の実施形態のものと異ならない。【００４９】
[4] 第四の実施形態
図21は第四の実施形態による積層型インダクタの断面（図１のA-A’断面に相当する）を示し、図22〜図25は積層型インダクタを構成する第一〜第四の複合層を製造する工程を示し、図26は非磁性セラミック層と導体パターンとの重なりを示す。本実施形態では、非磁性セラミック層は、コイルを覆う領域全体（コイルの内側の領域を含む）に形成されている。【００５０】
図26に示すように、非磁性セラミック層11，21，31，41の縁部に導体パターン12，22，32，42の縁部が重なるように、磁性フェライトシート10、20、30、40の上に非磁性セラミック層11，21，31，41及び導体パターン12，22，32，42が形成されている。この層構成により、複合層を薄くでき、積層型インダクタを低背化できる。この場合も、非磁性セラミック層がコイル内側領域の磁束を分断する磁気ギャップとして機能するため、直流重畳特性が改善され、高周波で高いインダクタンスが得られる。図示の例では非磁性セラミック層11，21，31，41の後に導体パターン12，22，32，42を形成しているが、この逆でも良い。【００５１】
[5] 第五の実施形態
第四の実施形態は他の実施形態と比べて応力緩和の効果が劣るので、第五の実施形態では、図27に示すように、非磁性セラミック層のほぼ中央部に導体パターンが来るように非磁性セラミック層220，221，222を形成する。非磁性セラミック層220，221，222の形成は第二の実施形態と同様に行う。このような構成により、十分な応力緩和の効果を得ながら、直流重畳特性を改善でき、さらに低背な積層型インダクタを得ることができる。【００５２】
本発明を以下の実施例によりさらに詳細に説明するが、本発明はそれらに限定されるものではない。【００５３】
実施例1〜7、比較例1
47.5モル％のFe2O3、19.7モル％のNiO、8.8モル％のCuO、及び24.0モル％のZnOからなる主成分100質量％に対して、1質量％のBi2O3、0.08質量％のCo3O4、0.5質量％のSnO2、及び0.5質量％のSiO2を副成分として湿式混合し、乾燥した後、850℃で2時間仮焼した。仮焼体をボールミルでBET比表面積が7.0 m2/gとなるまで20時間湿式粉砕し、フェライト組成物の仮焼粉末を作製した。【００５４】
この仮焼粉末を、ポリビニルブチラール及びエタノールとともにボールミル中で混練してスラリーとし、粘度を調整した後、ポリエチレンテレフタレート（PET）フィルム上にドクターブレード法で塗布し、乾燥して、厚さ15μm、30μm及び60μmの3種類の磁性フェライトシートを作製した。【００５５】
非磁性セラミック粉末として平均結晶粒径が0.4μm、0.5μm及び2.3μmの3種類のジルコニア（ZrO2）粉末を用意し、各粉末にエチルセルロース、ブチルカルビトールアセテート及びエタノールを配合し、三本ロールで混練して非磁性セラミックペーストを作製した。【００５６】
磁性フェライトシート上に、表1に示す三通りのパターンで、非磁性セラミック層、及びAg系導電ペーストからなる導体パターンを形成し、図3〜図6及び図9〜図17に示す磁性体シートを作製した。導体パターンの間隔を一定にするために、磁性フェライトシートの厚さを変えた。また導体パターン及び非磁性セラミック層が形成されない部分の厚さがどのサンプルも同じとなるように、コイルの上下に設けるダミー層の厚さをシートパターンに応じて15μm、30μm又は60μmとした。【００５７】
【表１】
0005446262.tif 000002
【００５８】
得られた複合層を積層及び圧着し、得られた各積層体を焼結後の寸法が3.2 mm×1.6 mm×1.2 mmとなるように切断した。600℃で脱バインダー処理した後、大気中で900℃で3時間焼成した。得られた各焼成体の導体パターンが露出した面にAg系導電ペーストを塗布し、約600℃で焼き付け、外部電極を形成した。このようにして、7.5ターンのコイルを内蔵し、図28〜図32に示す内部構造を有する実施例1〜7の積層型インダクタのサンプル、及び図33に示す内部構造を有する比較例1の積層型インダクタのサンプルをそれぞれ1000個作製した。【００５９】
実施例1〜7及び比較例1の1000個の積層型インダクタのサンプルから任意で100個づつ抜き取り、ヒューレッド・パッカード社製のインピーダンスアナライザHP4192Aを用いて、インダクタンス及び品質係数Qを測定した。さらに100個のサンプルうちの10個のサンプルを任意に抜き取り、図34に示す降圧型のDC-DCコンバータを作製し、変換効率を評価した。結果を表2及び図35に示す。図35は実施例5と比較例1の品質係数Qの分布を示す。【００６０】
特性評価後のサンプルを樹脂に埋め込み、研磨により露出させた断面をSEM（走査型電子顕微鏡）で観察するとともに、Cu、Zn及びBiをマッピングにより観察した。【００６１】
【表２】
0005446262.tif 000003
【００６２】
表2（続き）
0005446262.tif 000004
【００６３】
比較例1では10個中9個のサンプルに、導体パターン間の磁性フェライト層に導体パターンとほぼ平行に走るクラックが発生した。クラックの発生部位は主として磁性フェライト層の厚さ方向ほぼ中間であった。一方、実施例1〜6のサンプルでは、非磁性セラミック層に微細なクラックが生じていたが、磁性フェライト層にクラックは発生しなかった。その結果、インダクタンス及びQ値のばらつきを比較例1より小さくできた。実施例7のサンプル10個中2個には、非磁性セラミック層の他にその縁部のごく近傍の磁性フェライト層にも微細なクラックが発生していた。しかしクラックは実用上問題がない程度であり、しかも比較例1よりインダクタンス及びQ値のばらつきが小さかった。【００６４】
マッピング観察像から、磁性フェライト層から拡散したCu、Zn及びBiが非磁性セラミック層に含まれていることが確認された。非磁性セラミック層の組成は、83.0質量％のZr、11.5質量％のCu、1.5質量％のZn、及び4.0質量％のBiであった。【００６５】
実施例5の100個のサンプルを別途抜き取り、400℃に加熱した共晶はんだに3秒間浸漬し、浸漬前後でのインダクタンス及びQ値を測定するヒートショック試験を行った。その結果、浸漬前後でのインダクタンス及びQ値のばらつきに実質的な差はないことが分った。試験後のサンプルを10個任意に抜き取り、SEMで断面観察を行なったところ、磁性フェライト層にクラックは発生していなかった。
【図１】
0005446262.tif 000005
【図２】
0005446262.tif 000006
【図３】
0005446262.tif 000007
【図４】
0005446262.tif 000008
【図５】
0005446262.tif 000009
【図６】
0005446262.tif 000010
【図７】
0005446262.tif 000011
【図８】
0005446262.tif 000012
【図９】
0005446262.tif 000013
【図１０】
0005446262.tif 000014
【図１１】
0005446262.tif 000015
【図１２】
0005446262.tif 000016
【図１３】
0005446262.tif 000017
【図１４】
0005446262.tif 000018
【図１５】
0005446262.tif 000019
【図１６】
0005446262.tif 000020
【図１７】
0005446262.tif 000021
【図１８】
0005446262.tif 000022
【図１９】
0005446262.tif 000023
【図２０】
0005446262.tif 000024
【図２１】
0005446262.tif 000025
【図２２】
0005446262.tif 000026
【図２３】
0005446262.tif 000027
【図２４】
0005446262.tif 000028
【図２５】
0005446262.tif 000029
【図２６】
0005446262.tif 000030
【図２７】
0005446262.tif 000031
【図２８】
0005446262.tif 000032
【図２９】
0005446262.tif 000033
【図３０】
0005446262.tif 000034
【図３１】
0005446262.tif 000035
【図３２】
0005446262.tif 000036
【図３３】
0005446262.tif 000037
【図３４】
0005446262.tif 000038
【図３５】
0005446262.tif 000039