(57)【特許請求の範囲】
【請求項１】
スイッチング素子を含み形成されたパワー半導体モジュールに直流電圧を印加する直流端子間に直列接続されたコンデンサと抵抗とを含み、基板上に形成されるＣＲスナバ回路であって、
前記基板の一方面に形成される第１の電流経路と前記基板の一方面の裏面の他方面に形成される第２の電流経路とが前記基板を挟み対向し、且つ、前記第１の電流経路と前記第２の電流経路とで互いに逆向きに電流が流れるように、前記コンデンサと前記抵抗とが配置され、前記第１の電流経路に含まれるインダクタンス成分と前記第２の電流経路に含まれるインダクタンス成分とが結合して得られる実効インダクタンス成分と、前記コンデンサおよび前記抵抗とにより帯域除去フィルタを形成する
ことを特徴とするＣＲスナバ回路。
【請求項２】
前記基板上の複数個所に前記抵抗を実装可能としたことを特徴とする請求項１に記載のＣＲスナバ回路。
【請求項３】
前記抵抗を１、あるいは複数個並列または直列に実装したことを特徴とする請求項１に記載のＣＲスナバ回路。
【請求項４】
前記基板上の複数個所に前記コンデンサを実装可能としたことを特徴とする請求項１に記載のＣＲスナバ回路。
【請求項５】
前記コンデンサを１、あるいは複数個並列または直列に実装したことを特徴とする請求項１に記載のＣＲスナバ回路。
【請求項６】
前記抵抗は、複数個直列に接続され、前記基板を挟み対向配置されたことを特徴とする請求項１に記載のＣＲスナバ回路。
【請求項７】
前記コンデンサは、複数個直列に接続され、前記基板を挟み対向配置されたことを特徴とする請求項１に記載のＣＲスナバ回路。
【請求項８】
前記コンデンサは、ディスクリート型の部品で構成されたことを特徴とする請求項１に記載のＣＲスナバ回路。
【請求項９】
前記コンデンサは、前記基板上の基板パターンを用いて形成されたことを特徴とする請求項１に記載のＣＲスナバ回路。
【請求項１０】
前記基板上の基板パターンを用いてパターンヒューズが形成されたことを特徴とする請求項１に記載のＣＲスナバ回路。
【請求項１１】
複数個直列に接続された前記コンデンサのうちの少なくとも１つがフィルムコンデンサであることを特徴とする請求項１に記載のＣＲスナバ回路。
【請求項１２】
前記フィルムコンデンサ以外のコンデンサの容量が前記フィルムコンデンサの容量よりも小さいことを特徴とする請求項１１に記載のＣＲスナバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＲスナバ回路に関する。
【背景技術】
【０００２】
パワー半導体モジュールなどのスイッチング素子のオフ時には、スパイク状のサージ電圧が発生する。このサージ電圧が大きいと、スイッチング素子の短絡破壊を招く虞がある。従来、スナバコンデンサと半導体モジュールとの間を比較的導電性の高い金属バーおよび基板上の配線を介して接続することで、スナバコンデンサと半導体モジュールとの間のインピーダンス成分を低下させ、スイッチング素子をオフしたときに流れるスパイク状のサージ電圧を緩和すると共に、隣り合う半導体モジュールに対してスナバコンデンサとの間の配線長を均一にすることで、それぞれの半導体モジュールに対するインピーダンス成分をほぼ等しくすることにより、それぞれの半導体モジュールにおけるサージ電圧保護効果を均等にする技術が開示されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２１９６６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記従来技術では、絶縁材料を介して隣り合う導体板にそれぞれ相反する極性の電流が供給される構成が示されている。これにより、導体板間の相互インダクタンス成分が増加し、配線の実効インピーダンス成分を小さくすることができ、スナバコンデンサによるサージ電圧保護が容易となる。しかしながら、部品の配置を含めた電流経路の対称性については言及されておらず、十分な実効インダクタンス成分の低減効果を得ることができない場合がある、という問題があった。【０００５】
また、スイッチング素子のオフ後には、スパイク状のサージ電圧に続き、より高い周波数で振動するリンギング成分が発生する。このリンギング成分は、電源や負荷へのノイズ源となるが、上記従来技術は、このリンギング成分よりも低い周波数のスイッチング素子をオフしたときに流れるスパイク状のサージ電圧を緩和するものであり、より高い周波数で振動するリンギング成分をも低減するのは難しい、という問題があった。【０００６】
本発明は、上記に鑑みてなされたものであって、実効インダクタンス成分の低減効果を高め、スイッチング素子のスイッチング時に発生するリンギング成分を抑制することが可能なＣＲスナバ回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するため、本発明にかかるＣＲスナバ回路は、スイッチング素子を含み形成されたパワー半導体モジュールに直流電圧を印加する直流端子間に直列接続されたコンデンサと抵抗とを含み、基板上に形成されるＣＲスナバ回路であって、前記基板の一方面に形成される第１の電流経路と前記基板の一方面の裏面の他方面に形成される第２の電流経路とが前記基板を挟み対向し、且つ、前記第１の電流経路と前記第２の電流経路とで互いに逆向きに電流が流れるように、前記コンデンサと前記抵抗とが配置され、前記第１の電流経路に含まれるインダクタンス成分と前記第２の電流経路に含まれるインダクタンス成分とが結合して得られる実効インダクタンス成分と、前記コンデンサおよび前記抵抗とにより帯域除去フィルタを形成することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、実効インダクタンス成分の低減効果を高め、スイッチング素子のスイッチング時に発生するリンギング成分を抑制することが可能となる、という効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態１にかかるＣＲスナバ回路を適用したパワー半導体モジュールの一構成例を示す図である。
【図２】図２は、スイッチング素子オフ前後における負荷への出力電圧波形の一例を示す図である。
【図３】図３は、実施の形態１にかかるＣＲスナバ回路の周波数特性例を示す図である。
【図４】図４は、実施の形態１にかかるＣＲスナバ回路の基板への一実装例を示す図である。
【図５】図５は、図４に示すＣＲスナバ回路を実装した基板のパワー半導体モジュールへの実装例を示す図である。
【図６】図６は、実施の形態１にかかるＣＲスナバ回路の基板への図４とは異なる一実装例を示す図である。
【図７】図７は、図６に示すＣＲスナバ回路を実装した基板のパワー半導体モジュールへの実装例を示す図である。
【図８】図８は、図４および図６に示すＣＲスナバ回路の等価回路を示す図である。
【図９】図９は、実施の形態２にかかるＣＲスナバ回路の基板への一実装例を示す図である。
【図１０】図１０は、実施の形態２にかかるＣＲスナバ回路の基板への図９とは異なる一実装例を示す図である。
【図１１】図１１は、図９および図１０に示すＣＲスナバ回路の等価回路を示す図である。
【図１２】図１２は、実施の形態３にかかるＣＲスナバ回路の基板への一実装例を示す図である。
【図１３】図１３は、図１２に示すＣＲスナバ回路の等価回路を示す図である。
【図１４】図１４は、実施の形態３にかかるＣＲスナバ回路の周波数特性例を示す図である。
【図１５】図１５は、実施の形態４にかかるＣＲスナバ回路の基板への一実装例を示す図である。
【図１６】図１６は、図１５に示すＣＲスナバ回路の等価回路を示す図である。
【図１７】図１７は、実施の形態５にかかるＣＲスナバ回路の基板への一実装例を示す図である。
【図１８】図１８は、実施の形態５にかかるＣＲスナバ回路の基板への図１７とは異なる一実装例を示す図である。
【図１９】図１９は、実施の形態５にかかるＣＲスナバ回路の基板への図１７、図１８とは異なる一実装例を示す図である。
【図２０】図２０は、図１９に示すＣＲスナバ回路の等価回路を示す図である。
【図２１】図２１は、実施の形態６にかかるＣＲスナバ回路の基板への一実装例を示す図である。
【図２２】図２２は、図２１に示すＣＲスナバ回路の等価回路を示す図である。
【図２３】図２３は、実施の形態６にかかるＣＲスナバ回路の基板への図２１とは異なる一実装例を示す図である。
【図２４】図２４は、実施の形態７にかかるＣＲスナバ回路の基板への一実装例を示す図である。
【図２５】図２５は、図２４に示すＣＲスナバ回路の等価回路を示す図である。
【図２６】図２６は、実施の形態８にかかるＣＲスナバ回路の基板への一実装例を示す図である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照し、本発明の実施の形態にかかるＣＲスナバ回路について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。
【００１１】
実施の形態１．
図１は、実施の形態１にかかるＣＲスナバ回路を適用したパワー半導体モジュールの一構成例を示す図である。図１に示す例では、複数のスイッチング素子７ａ〜７ｆがフルブリッジ接続されてパワー半導体モジュール１００が形成され、直流端子Ｐ−Ｎ間に接続された直流電源１から直流電力を供給されて出力端子Ｕ，Ｖ，Ｗに接続される図示しない負荷に三相交流電力を供給する構成を示している。なお、パワー半導体モジュール１００の構成はこれに限らず、例えば、４つのスイッチング素子がフルブリッジ接続されて形成されたものであってもよいし、１つあるいは２つのスイッチング素子で形成され、直流電源１から供給される直流電力を降圧あるいは昇圧して負荷に供給する構成であってもよいし、あるいは、直流電源１に代えて、交流電源から交流電力を供給される構成であってもよい。つまり、パワー半導体モジュール１００としては、１つ以上のスイッチング素子を含む構成であればよく、このパワー半導体モジュール１００の構成により本発明が限定されるものではない。また、直流電源１の代わりに交流電源をダイオードで整流した回路構成であってもよい。
【００１２】
パワー半導体モジュール１００の直流端子Ｐ−Ｎ間には、平滑コンデンサ２、スナバコンデンサ３、および実施の形態１にかかるＣＲスナバ回路４が接続されている。
【００１３】
平滑コンデンサ２は、主として直流電源１を平滑する機能を有し、スナバコンデンサ３は、パワー半導体モジュール１００を構成するスイッチング素子７ａ〜７ｆのオフ時に発生するスパイク状のサージ電圧を抑制する機能を有している。
【００１４】
実施の形態１にかかるＣＲスナバ回路４は、直列接続されたコンデンサ５と抵抗６とを含み構成され、スイッチング素子７ａ〜７ｆのオフ後にスパイク状のサージ電圧に続き発生するより高い周波数で振動するリンギング成分を抑制する機能を有している。このリンギング成分は、パワー半導体モジュール１００に含まれる寄生インダクタンス成分を要因として発生するものである。
【００１５】
図２は、スイッチング素子オフ前後における負荷への出力電圧波形の一例を示す図である。図２（ａ）は、実施の形態１にかかるＣＲスナバ回路を実装しない場合の出力電圧波形を示し、図２（ｂ）は、実施の形態１にかかるＣＲスナバ回路を実装した場合の出力電圧波形を示している。また、図３は、実施の形態１にかかるＣＲスナバ回路の周波数特性例を示す図である。
【００１６】
スナバコンデンサ３が例えば０．１μＦ〜１μＦ程度であるのに対し、ＣＲスナバ回路４を構成するコンデンサ５は、例えば数ｎＦ〜数十ｎＦ程度であり、ＣＲスナバ回路４の電流経路に含まれるインダクタンス成分と共に、スイッチング素子７ａ〜７ｆのオフ時に発生するサージ電圧より高い周波数のリンギング成分を減衰させるＢＥＦ（Ｂａｎｄ  Ｅｌｉｍｉｎａｔｉｏｎ  Ｆｉｌｔｅｒ：帯域除去フィルタ）を形成する（図３参照）。このＢＰＦにより、パワー半導体モジュール１００に含まれる寄生インダクタンス成分を要因として発生するリンギング成分を減衰させることが可能である。また、本実施の形態では、例えば数Ω程度の抵抗６をコンデンサ５に直列接続して構成することにより、リンギング成分の減衰効果を大きくしている。
【００１７】
実施の形態１にかかるＣＲスナバ回路を実装しない場合には、図２（ａ）に示すように、スイッチング素子のオフ以降に波高値が最大約１３０Ｖｐ−ｐのリンギングが発生するが、実施の形態１にかかるＣＲスナバ回路４を実装した場合には、図２（ｂ）に示すように、スイッチング素子のオフ以降に発生するリンギングの波高値が約３０Ｖｐ−ｐに抑制される。
【００１８】
図４は、実施の形態１にかかるＣＲスナバ回路の基板への一実装例を示す図である。また、図５は、図４に示すＣＲスナバ回路を実装した基板のパワー半導体モジュールへの実装例を示す図である。また、図６は、実施の形態１にかかるＣＲスナバ回路の基板への図４とは異なる一実装例を示す図である。また、図７は、図６に示すＣＲスナバ回路を実装した基板のパワー半導体モジュールへの実装例を示す図である。また、図８は、図４および図６に示すＣＲスナバ回路の等価回路を示す図である。
【００１９】
図４、図６に示す例では、両面基板９の一方面（図４中の左側面、図６中の上面）に面実装型のコンデンサ５と抵抗６ａとを実装し（図８（ａ）参照）、これらコンデンサ５および抵抗６ａを含み形成される第１の電流経路が、両面基板９の他方面（図４中の右側面、図６中の下面）の配線パターンにより形成される第２の電流経路に両面基板９を挟んで対向するようにしている。このように構成することにより、第１の電流経路と第２の電流経路とで互いに逆向きの電流が流れ（図４中の正面図参照）、第１の電流経路に含まれるインダクタンス成分と第２の電流経路に含まれるインダクタンス成分とが結合して相互インダクタンス成分が増加し、ＣＲスナバ回路４の電流経路全体の実効インダクタンス成分を低減することができ、延いては、コンデンサ５の容量値を小さくすることができるので、リンギング成分の抑制が容易となる。
【００２０】
また、図１に示す抵抗６の実装位置を複数設け、図４、図６に示す例では抵抗６ａを実装する例を示したが、抵抗６ａに代えて、抵抗６ｂあるいは抵抗６ｃを実装するようにしてもよいし、さらに、抵抗６ａ〜６ｃを複数並列に実装するようにしてもよい（図８（ｂ）参照）。このように抵抗６の実装位置や実装数を変えることにより、電流経路に含まれるインダクタンス成分やＢＥＦの特性を容易に変更することができ、リンギング成分の減衰効果の最適化を図ることが可能となる。
【００２１】
以上説明したように、実施の形態１のＣＲスナバ回路によれば、パワー半導体モジュールの直流端子Ｐ−Ｎ間にＣＲスナバ回路を設け、ＣＲスナバ回路の電流経路に含まれるインダクタンス成分と共に、スイッチング素子のオフ時に発生するサージ電圧より高い周波数のリンギング成分を含む周波数帯域を減衰させるＢＥＦを形成する際に、両面基板の一方面に面実装型のコンデンサと抵抗とを実装し、これらコンデンサおよび抵抗を含み形成される第１の電流経路が、両面基板の他方面の配線パターンにより形成される第２の電流経路に両面基板を挟んで対向するように構成したので、第１の電流経路と第２の電流経路とで互いに逆向きの電流が流れ、第１の電流経路に含まれるインダクタンス成分と第２の電流経路に含まれるインダクタンス成分とが結合して相互インダクタンス成分が増加し、ＣＲスナバ回路の電流経路全体の実効インダクタンス成分を低減することができ、延いては、コンデンサの容量値を小さくすることができるので、リンギング成分の抑制が容易となる。
【００２２】
また、抵抗の実装位置を複数設けたので、抵抗の実装位置や実装数を変えることにより、電流経路に含まれるインダクタンス成分やＢＥＦの特性を容易に変更することができ、リンギング成分の減衰効果の最適化を図ることが可能となる。
【００２３】
実施の形態２．
図９は、実施の形態２にかかるＣＲスナバ回路の基板への一実装例を示す図である。また、図１０は、実施の形態２にかかるＣＲスナバ回路の基板への図９とは異なる一実装例を示す図である。また、図１１は、図９および図１０に示すＣＲスナバ回路の等価回路を示す図である。なお、図９に示すＣＲスナバ回路を実装した基板のパワー半導体モジュールへの実装例については、実施の形態１において説明した図５と同様であり、また、図１０に示すＣＲスナバ回路を実装した基板のパワー半導体モジュールへの実装例については、実施の形態１において説明した図７と同様であるので、ここでは説明を省略する。
【００２４】
実施の形態１では、両面基板の一方面に面実装型のコンデンサと抵抗とを実装する例について説明したが、図９、図１０に示す例では、両面基板９の一方面（図９中の左側面、図１０中の上面）に面実装型のコンデンサ５−１と抵抗６ａ−１とを実装し、両面基板９の他方面（図９中の右側面、図１０中の下面）に面実装型のコンデンサ５−２と抵抗６ａ−２とを実装し（図１１（ａ）参照）、コンデンサ５−１とコンデンサ５−２とを両面基板９を挟んで対向配置し、抵抗６ａ−１と抵抗６ａ−２とを両面基板９を挟んで対向配置し、両面基板９の一方面に形成される第１の電流経路と両面基板９の他方面に形成される第２の電流経路とが両面基板９を挟んで対向するようにしている。このように構成することにより、実施の形態１と同様に、第１の電流経路と第２の電流経路とで互いに逆向きの電流が流れ、第１の電流経路に含まれるインダクタンス成分と第２の電流経路に含まれるインダクタンス成分とが結合して相互インダクタンス成分が増加し、ＣＲスナバ回路４の電流経路全体の実効インダクタンス成分を低減することができ、延いては、各コンデンサ５−１，５−２の容量値を小さくすることができるので、リンギング成分の抑制が容易となる。
【００２５】
さらに、本実施の形態では、各コンデンサ５−１，５−２が直列に接続され、各抵抗６ａ−１，６ａ−２が直列に接続されることとなるため、実施の形態１よりも低耐圧の部品を用いて構成することができる。
【００２６】
また、図１に示す抵抗６の実装位置を両面基板９の一方面と他方面とでそれぞれ同数の複数設け、図９、図１０に示す例では各抵抗６ａ−１，６ａ−２を実装する例を示したが、各抵抗６ａ−１，６ａ−２に代えて、各抵抗６ｂ−１，６ｂ−２あるいは各抵抗６ｃ−１，６ｃ−２を実装するようにしてもよいし、さらに、各抵抗６ａ−１，６ａ−２、各抵抗６ｂ−１，６ｂ−２、各抵抗６ｃ−１，６ｃ−２の各直列回路の組み合わせを複数組並列に実装するようにしてもよい（図１１（ｂ）参照）。このように抵抗６の実装位置や実装数を変えることにより、電流経路に含まれるインダクタンス成分やＢＥＦの特性を容易に変更することができ、リンギング成分の減衰効果の最適化を図ることが可能となる。
【００２７】
以上説明したように、実施の形態２のＣＲスナバ回路によれば、両面基板の一方面および他方面に面実装型のコンデンサと抵抗とをそれぞれ両面基板を挟んで対向配置し、両面基板の一方面に形成される第１の電流経路と両面基板の他方面に形成される第２の電流経路とが両面基板を挟んで対向するように構成したので、実施の形態１と同様に、第１の電流経路と第２の電流経路とで互いに逆向きの電流が流れ、第１の電流経路に含まれるインダクタンス成分と第２の電流経路に含まれるインダクタンス成分とが結合して相互インダクタンス成分が増加し、ＣＲスナバ回路の電流経路全体の実効インダクタンス成分を低減することができ、延いては、各コンデンサの容量値を小さくすることができるので、リンギング成分の抑制が容易となる。
【００２８】
さらに、本実施の形態では、一方面のコンデンサと他方面のコンデンサとが直列に接続され、一方面の抵抗と他方面の抵抗とが直列に接続されることとなるため、実施の形態１よりも低耐圧の部品を用いて構成することができる。また、実施の形態１と同等の耐圧のコンデンサを用いて構成した場合には、より高圧の回路に適用することができる。
【００２９】
また、抵抗の実装位置を複数設けたので、抵抗の実装位置や実装数を変えることにより、電流経路に含まれるインダクタンス成分やＢＥＦの特性を容易に変更することができ、リンギング成分の減衰効果の最適化を図ることが可能となる。
【００３０】
実施の形態３．
図１２は、実施の形態３にかかるＣＲスナバ回路の基板への一実装例を示す図である。また、図１３は、図１２に示すＣＲスナバ回路の等価回路を示す図である。また、図１４は、実施の形態３にかかるＣＲスナバ回路の周波数特性例を示す図である。なお、図１２に示すＣＲスナバ回路を実装した基板のパワー半導体モジュールへの実装例については、実施の形態１において説明した図５と同様であるので、ここでは説明を省略する。
【００３１】
実施の形態１および２では、抵抗の実装位置や実装数を変える例について説明したが、図１２に示す例では、両面基板９の一方面（図１２中の左側面）に面実装型の複数のコンデンサ５ａ，５ｂ，５ｃを実装可能とすると共に、面実装型の抵抗６を実装し、これらコンデンサ５ａ，５ｂ，５ｃおよび抵抗６を含み形成される第１の電流経路が、両面基板９の他方面（図１２中の右側面）の配線パターンにより形成される第２の電流経路に両面基板９を挟んで対向するようにしている。このように構成することにより、各コンデンサ５ａ，５ｂ，５ｃの何れかを選択して実装することにより（図１３（ａ）参照）、それぞれ実装位置に応じてインダクタンス値を異ならせることができ、ＢＥＦの共振周波数を変えることができる。
【００３２】
また、各コンデンサ５ａ，５ｂ，５ｃを複数並列に実装することで（図１３（ｂ）参照）、それぞれ共振周波数が異なるＢＥＦが形成されるので（例えば、図１４中のＢＥＦ特性１およびＢＥＦ特性２）、ＣＲスナバ回路４のＢＥＦ特性はこれら複数のＢＥＦ特性の合成特性となり（図１４中の合成ＢＥＦ特性）、図１４に示すように、リンギング成分の周波数に対して減衰効果が大きい周波数範囲を拡大することができる。
【００３３】
また、実施の形態１，２と同様に、第１の電流経路と第２の電流経路とで互いに逆向きの電流が流れ、第１の電流経路に含まれるインダクタンス成分と第２の電流経路に含まれるインダクタンス成分とが結合して相互インダクタンス成分が増加し、ＣＲスナバ回路４の電流経路全体の実効インダクタンス成分を低減することができ、延いては、各コンデンサ５ａ，５ｂ，５ｃの容量値を小さくすることができるので、リンギング成分の抑制が容易となる。
【００３４】
以上説明したように、実施の形態３のＣＲスナバ回路によれば、コンデンサの実装位置を複数設けたので、コンデンサの実装位置に応じてインダクタンス値を異ならせることができ、ＢＥＦの共振周波数を変えることができる。
【００３５】
また、実装位置が異なる複数のコンデンサを複数並列に実装することで、それぞれ共振周波数が異なるＢＥＦが形成されるので、リンギング成分の周波数に対して減衰効果が大きい周波数範囲を拡大することができる。
【００３６】
また、実施の形態１，２と同様に、第１の電流経路と第２の電流経路とで互いに逆向きの電流が流れ、第１の電流経路に含まれるインダクタンス成分と第２の電流経路に含まれるインダクタンス成分とが結合して相互インダクタンス成分が増加し、ＣＲスナバ回路の電流経路全体の実効インダクタンス成分を低減することができ、延いては、各コンデンサの容量値を小さくすることができるので、リンギング成分の抑制が容易となる。
【００３７】
実施の形態４．
図１５は、実施の形態４にかかるＣＲスナバ回路の基板への一実装例を示す図である。また、図１６は、図１５に示すＣＲスナバ回路の等価回路を示す図である。なお、図１５に示すＣＲスナバ回路を実装した基板のパワー半導体モジュールへの実装例については、実施の形態１において説明した図５と同様であるので、ここでは説明を省略する。
【００３８】
実施の形態３では、実施の形態１と同様に、両面基板の一方面に面実装型のコンデンサと抵抗とを実装する例について説明したが、図１５に示す例では、両面基板９の一方面（図１５中の左側面）に面実装型の複数のコンデンサ５ａ−１，５ｂ−１，５ｃ−１を実装可能とすると共に、面実装型の抵抗６−１を実装し、両面基板９の他方面（図１５中の右側面）に面実装型の複数のコンデンサ５ａ−２，５ｂ−２，５ｃ−２を実装可能とすると共に、面実装型の抵抗６−２を実装し、各コンデンサ５ａ−１，５ａ−２、各コンデンサ５ｂ−１，５ｂ−２、各コンデンサ５ｃ−１，５ｃ−２をそれぞれ両面基板９を挟んで対向配置可能とし、抵抗６−１と抵抗６−２とを両面基板９を挟んで対向配置し、両面基板９の一方面に形成される第１の電流経路と両面基板９の他方面に形成される第２の電流経路とが両面基板９を挟んで対向するようにしている。このように構成することにより、各コンデンサ５ａ−１，５ａ−２、各コンデンサ５ｂ−１，５ｂ−２、各コンデンサ５ｃ−１，５ｃ−２の各組み合わせの何れかを選択して実装することにより（図１６（ａ）参照）、各組み合わせの実装位置に応じてインダクタンス値を異ならせることができ、実施の形態３と同様に、ＢＥＦの共振周波数を変えることができる。
【００３９】
また、各コンデンサ５ａ−１，５ａ−２、各コンデンサ５ｂ−１，５ｂ−２、各コンデンサ５ｃ−１，５ｃ−２の組み合わせを複数組並列に実装することで（図１６（ｂ）参照）、それぞれ共振周波数が異なるＢＥＦが形成されるので、実施の形態３と同様に、リンギング成分の周波数に対して減衰効果が大きい周波数範囲を拡大することができる（図１４参照）。
【００４０】
また、実施の形態１〜３と同様に、第１の電流経路と第２の電流経路とで互いに逆向きの電流が流れ、第１の電流経路に含まれるインダクタンス成分と第２の電流経路に含まれるインダクタンス成分とが結合して相互インダクタンス成分が増加し、ＣＲスナバ回路４の電流経路全体の実効インダクタンス成分を低減することができ、延いては、各コンデンサ５ａ−１，５ａ−２、各コンデンサ５ｂ−１，５ｂ−２、各コンデンサ５ｃ−１，５ｃ−２の容量値を小さくすることができるので、リンギング成分の抑制が容易となる。
【００４１】
また、実施の形態２と同様に、各コンデンサ５ａ−１，５ａ−２、各コンデンサ５ｂ−１，５ｂ−２、各コンデンサ５ｃ−１，５ｃ−２がそれぞれ直列に接続され、各抵抗６−１，６−２が直列に接続されることとなるため、実施の形態１，３よりも低耐圧の部品を用いて構成することができる。また、実施の形態１，３と同等の耐圧のコンデンサを用いて構成した場合には、より高圧の回路に適用することができる。
【００４２】
以上説明したように、実施の形態４のＣＲスナバ回路によれば、実施の形態３と同様に、コンデンサの実装位置を複数設けたので、コンデンサの実装位置に応じてインダクタンス値を異ならせることができ、ＢＥＦの共振周波数を変えることができる。
【００４３】
また、実施の形態３と同様に、実装位置が異なる複数のコンデンサを複数並列に実装することで、それぞれ共振周波数が異なるＢＥＦが形成されるので、リンギング成分の周波数に対して減衰効果が大きい周波数範囲を拡大することができる。
【００４４】
また、実施の形態１〜３と同様に、第１の電流経路と第２の電流経路とで互いに逆向きの電流が流れ、第１の電流経路に含まれるインダクタンス成分と第２の電流経路に含まれるインダクタンス成分とが結合して相互インダクタンス成分が増加し、ＣＲスナバ回路の電流経路全体の実効インダクタンス成分を低減することができ、延いては、各コンデンサの容量値を小さくすることができるので、リンギング成分の抑制が容易となる。
【００４５】
さらに、本実施の形態では、実施の形態２と同様に、一方面のコンデンサと他方面のコンデンサとが直列に接続され、一方面の抵抗と他方面の抵抗とが直列に接続されることとなるため、実施の形態１，３よりも低耐圧の部品を用いて構成することができる。
【００４６】
実施の形態５．
図１７は、実施の形態５にかかるＣＲスナバ回路の基板への一実装例を示す図である。なお、図１７に示すＣＲスナバ回路の等価回路は、実施の形態１において説明した図８と同様であるので、ここでは説明を省略する。また、図１７に示すＣＲスナバ回路を実装した基板のパワー半導体モジュールへの実装例については、実施の形態１において説明した図５と同様であるので、ここでは説明を省略する。
【００４７】
図１７に示す例では、実施の形態１において説明した図４に対し、コンデンサ５をディスクリート型の部品で構成した点が異なっている。
【００４８】
図１８は、実施の形態５にかかるＣＲスナバ回路の基板への図１７とは異なる一実装例を示す図である。なお、図１８に示すＣＲスナバ回路の等価回路は、実施の形態３において説明した図１３と同様であるので、ここでは説明を省略する。また、図１８に示すＣＲスナバ回路を実装した基板のパワー半導体モジュールへの実装例については、実施の形態１において説明した図５と同様であるので、ここでは説明を省略する。
【００４９】
図１８に示す例では、実施の形態３において説明した図１２に対し、各コンデンサ５ａ，５ｂ，５ｃをディスクリート型の部品で構成した点が異なっている。
【００５０】
図１９は、実施の形態５にかかるＣＲスナバ回路の基板への図１７、図１８とは異なる一実装例を示す図である。また、図２０は、図１９に示すＣＲスナバ回路の等価回路を示す図である。なお、図１９に示すＣＲスナバ回路を実装した基板のパワー半導体モジュールへの実装例については、実施の形態１において説明した図５と同様であるので、ここでは説明を省略する。
【００５１】
図１９に示す例では、図１８に示す例に対し、コンデンサ５ａ，５ｂをそれぞれ２つのディスクリート型の部品を直列接続して構成した例を示している。
【００５２】
一般に、面実装型のコンデンサは耐圧が低い。本実施の形態では、図１７〜１９に示すように、ＣＲスナバ回路４を構成するコンデンサ５をディスクリート型の部品とすることで、高耐圧化を図ることができる。
【００５３】
このように、コンデンサ５をディスクリート型の部品で構成しても、上述した実施の形態１〜４と同様の効果を得ることができる。
【００５４】
以上説明したように、実施の形態５のＣＲスナバ回路によれば、上述した実施の形態１〜４と同様の効果を得ることができ、さらに、コンデンサをディスクリート部品で構成することにより、高耐圧化を図ることができる。
【００５５】
実施の形態６．
図２１は、実施の形態６にかかるＣＲスナバ回路の基板への一実装例を示す図である。また、図２２は、図２１に示すＣＲスナバ回路の等価回路を示す図である。なお、図２１に示すＣＲスナバ回路を実装した基板のパワー半導体モジュールへの実装例については、実施の形態１において説明した図５と同様であるので、ここでは説明を省略する。
【００５６】
図２１に示す例では、ＣＲスナバ回路４を構成するコンデンサ５を両面基板９の基板パターン（銅箔）で形成した例を示している。実施の形態１において説明したように、両面基板９の一方面に形成される第１の電流経路と他方面に形成される第２の電流経路とが両面基板９を挟んで対向するように構成することにより、第１の電流経路と第２の電流経路とで互いに逆向きの電流が流れ、第１の電流経路に含まれるインダクタンス成分と第２の電流経路に含まれるインダクタンス成分とが結合して相互インダクタンス成分が増加し、ＣＲスナバ回路４の電流経路全体の実効インダクタンス成分を低減することができ、延いては、リンギング成分の抑制に必要なコンデンサ５の容量値を小さくすることができる。したがって、図２１に示すように、両面基板９の基板パターンでコンデンサ５を形成することも可能となる。
【００５７】
このように、基板パターンでコンデンサ５を形成した場合でも、上述した実施の形態１〜４と同様の効果を得ることができ、部品点数の削減を図ることが可能となる。
【００５８】
図２３は、実施の形態６にかかるＣＲスナバ回路の基板への図２１とは異なる一実装例を示す図である。なお、図２３に示すＣＲスナバ回路を実装した基板のパワー半導体モジュールへの実装例については、実施の形態１において説明した図５と同様であるので、ここでは説明を省略する。
【００５９】
図２３に示す例では、図２１に示す両面基板９に代えて、４層基板９ａを用いている。４層以上の多層基板の複数層の基板パターンを用いてコンデンサ５を形成することで、基板面に占めるコンデンサ５の面積を小さくすることができる。
【００６０】
以上説明したように、実施の形態６のＣＲスナバ回路によれば、上述した実施の形態１〜４と同様の効果を得ることができ、さらに、基板パターンでコンデンサを形成することにより、部品点数の削減を図ることができる。
【００６１】
また、４層以上の多層基板の複数層の基板パターンを用いてコンデンサを形成することで、基板面に占めるコンデンサの面積を小さくすることができる。
【００６２】
実施の形態７．
図２４は、実施の形態７にかかるＣＲスナバ回路の基板への一実装例を示す図である。また、図２５は、図２４に示すＣＲスナバ回路の等価回路を示す図である。なお、図２４に示すＣＲスナバ回路を実装した基板のパワー半導体モジュールへの実装例については、実施の形態１において説明した図５と同様であるので、ここでは説明を省略する。
【００６３】
図２４に示す例では、実施の形態１と同様に、両面基板９の一方面（図２４中の左側面）に面実装型のコンデンサ５と抵抗６ａとを実装し（図２５参照）、これらコンデンサ５および抵抗６ａを含み形成される第１の電流経路が、両面基板９の他方面（図２４中の右側面）の配線パターンにより形成される第２の電流経路に両面基板９を挟んで対向するようにしている。このように構成することにより、第１の電流経路と第２の電流経路とで互いに逆向きの電流が流れ（図２４中の正面図参照）、第１の電流経路に含まれるインダクタンス成分と第２の電流経路に含まれるインダクタンス成分とが結合して相互インダクタンス成分が増加し、ＣＲスナバ回路４の電流経路全体の実効インダクタンス成分を低減することができ、延いては、コンデンサ５の容量値を小さくすることができるので、リンギング成分の抑制が容易となる。
【００６４】
また、実施の形態１と同様に、図１に示す抵抗６の実装位置を複数設け、図２４に示す例では抵抗６ａを実装する例を示したが、抵抗６ａに代えて、抵抗６ｂあるいは抵抗６ｃを実装するようにしてもよいし、さらに、抵抗６ａ〜６ｃを複数並列に実装するようにしてもよい。このように抵抗６の実装位置や実装数を変えることにより、電流経路に含まれるインダクタンス成分やＢＥＦの特性を容易に変更することができ、リンギング成分の減衰効果の最適化を図ることが可能となる。
【００６５】
さらに、本実施の形態では、両面基板９の他方面（図２４中の右側面）に基板パターンにより形成されたパターンヒューズ１０を設けている（図２５参照）。例えば、コンデンサ５が短絡破壊した際には、パワー半導体モジュール１００の直流端子Ｐ−Ｎ間に過電流が流れる虞があるが、本実施の形態では、上述したパターンヒューズ１０を設けているため、部品短絡等により過電流が流れた場合には、パターンヒューズ１０が切れることで、直流電源１や外部接続機器等を保護することができる。
【００６６】
なお、上述した図２４に示す例では、実施の形態１において説明した構成にパターンヒューズ１０を設けた構成例を示したが、上述した実施の形態２〜６において説明した構成にパターンヒューズ１０を設けた構成とすることも可能であることは言うまでもない。
【００６７】
以上説明したように、実施の形態７のＣＲスナバ回路によれば、上述した実施の形態１〜４と同様の効果を得ることができ、さらに、基板パターンでパターンヒューズを形成することにより、部品短絡等により過電流が流れようとした場合には、パターンヒューズが切れることで、直流電源や外部接続機器等を保護することができる。
【００６８】
実施の形態８．
図２６は、実施の形態８にかかるＣＲスナバ回路の基板への一実装例を示す図である。なお、図２６に示すＣＲスナバ回路の等価回路は、実施の形態２において説明した図１１と同様であるので、ここでは説明を省略する。また、図２６に示すＣＲスナバ回路を実装した基板のパワー半導体モジュールへの実装例については、実施の形態１において説明した図５と同様であるので、ここでは説明を省略する。
【００６９】
図２６に示す例では、実施の形態２と同様に、両面基板９の一方面（図２６中の左側面）に面実装型のコンデンサ５−１と抵抗６ａ−１とを実装し、両面基板９の他方面（図２６中の右側面）に面実装型のコンデンサ５−２と抵抗６ａ−２とを実装し、コンデンサ５−１とコンデンサ５−２とを両面基板９を挟んで対向配置し、抵抗６ａ−１と抵抗６ａ−２とを両面基板９を挟んで対向配置し、両面基板９の一方面に形成される第１の電流経路と両面基板９の他方面に形成される第２の電流経路とが両面基板９を挟んで対向するようにしている。このように構成することにより、実施の形態２と同様に、第１の電流経路と第２の電流経路とで互いに逆向きの電流が流れ、第１の電流経路に含まれるインダクタンス成分と第２の電流経路に含まれるインダクタンス成分とが結合して相互インダクタンス成分が増加し、ＣＲスナバ回路４の電流経路全体の実効インダクタンス成分を低減することができ、延いては、各コンデンサ５−１，５−２の容量値を小さくすることができるので、リンギング成分の抑制が容易となる。
【００７０】
さらに、実施の形態２と同様に、各コンデンサ５−１，５−２が直列に接続され、各抵抗６ａ−１，６ａ−２が直列に接続されることとなるため、実施の形態１よりも低耐圧の部品を用いて構成することができる。また、実施の形態１と同等の耐圧のコンデンサを用いて構成した場合には、より高圧の回路に適用することができる。
【００７１】
また、実施の形態２と同様に、図１に示す抵抗６の実装位置を両面基板９の一方面と他方面とでそれぞれ同数の複数設け、図２６に示す例では各抵抗６ａ−１，６ａ−２を実装する例を示したが、各抵抗６ａ−１，６ａ−２に代えて、各抵抗６ｂ−１，６ｂ−２あるいは各抵抗６ｃ−１，６ｃ−２を実装するようにしてもよいし、さらに、各抵抗６ａ−１，６ａ−２、各抵抗６ｂ−１，６ｂ−２、各抵抗６ｃ−１，６ｃ−２の各直列回路の組み合わせを複数組並列に実装するようにしてもよい。このように抵抗６の実装位置や実装数を変えることにより、実施の形態２と同様に、電流経路に含まれるインダクタンス成分やＢＥＦの特性を容易に変更することができ、リンギング成分の減衰効果の最適化を図ることが可能となる。
【００７２】
さらに、本実施の形態では、両面基板９の一方面に実装するコンデンサ５−１をセラミックコンデンサとし、他方面に実装するコンデンサ５−２をフィルムコンデンサとしている（図２６参照）。
【００７３】
一般に、セラミックコンデンサはフィルムコンデンサよりも高耐圧化が容易である反面、例えば過電圧時に過電流が流れようとした場合には短絡破壊する虞がある。本実施の形態では、上述したように両面基板９の一方面に実装するコンデンサ５−１をセラミックコンデンサとし、他方面に実装するコンデンサ５−２をフィルムコンデンサとすることで、セラミックコンデンサであるコンデンサ５−１が短絡破壊して過電流が流れようとした場合には、フィルムコンデンサであるコンデンサ５−２がオープン破壊することで、直流電源１や外部接続機器等を保護することができる。
【００７４】
なお、上述した図２６に示す例では、両面基板９の一方面に実装するコンデンサ５−１をセラミックコンデンサとし、他方面に実装するコンデンサ５−２をフィルムコンデンサとした構成例を示したが、両面基板９の一方面に実装するコンデンサ５−１をフィルムコンデンサとし、他方面に実装するコンデンサ５−２をセラミックコンデンサとした構成であってもよく、また、例えば、実施の形態５において説明した図１９に示したように、複数のコンデンサが直列に接続されてコンデンサ５を形成する構成において、一方をセラミックコンデンサ、他方をフィルムコンデンサとしても、本実施の形態において説明した図２６の構成と同様の効果が得られることは言うまでもない。
【００７５】
また、上述のようにセラミックコンデンサとフィルムコンデンサとが直列に接続される構成では、容量値が小さい方により高電圧が印加されるため、フィルムコンデンサよりも高耐圧化が可能なセラミックコンデンサをフィルムコンデンサよりも小容量とするのが好ましい。
【００７６】
さらに、３つ以上のコンデンサが直列に接続される構成においても、何れか１つ以上をフィルムコンデンサとすることで、上述した効果を得ることができる。
【００７７】
以上説明したように、実施の形態８のＣＲスナバ回路によれば、上述した実施の形態１〜４と同様の効果を得ることができ、さらに、直列に接続される複数のコンデンサのうちの何れか１つ以上をフィルムコンデンサとすることで、他のコンデンサが短絡破壊して過電流が流れようとした場合には、フィルムコンデンサがオープン破壊することで、直流電源や外部接続機器等を保護することができる。
【００７８】
なお、以上の実施の形態に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。
【産業上の利用可能性】
【００７９】
以上のように、本発明は、ＣＲスナバ回路の実効インダクタンス成分の低減効果を高める技術として有用であり、特に、パワー半導体モジュールに含まれるスイッチング素子のスイッチング時に発生するリンギング成分を抑制するものとして適している。
【符号の説明】
【００８０】
１  直流電源、２  平滑コンデンサ、３  スナバコンデンサ、４  ＣＲスナバ回路、５，５−１，５−２，５ａ−１，５ａ−２，５ｂ−１，５ｂ−２，５ｃ−１，５ｃ−２  コンデンサ、６，６−１，６−２，６ａ−１，６ａ−２，６ｂ−１，６ｂ−２，６ｃ−１，６ｃ−２  抵抗、７ａ〜７ｆ  スイッチング素子、９  両面基板（基板）、９ａ  ４層基板（基板）、１０  パターンヒューズ、１００  パワー半導体モジュール。
【要約】
実効インダクタンス成分の低減効果を高め、スイッチング素子のスイッチング時に発生するリンギング成分を抑制することが可能なＣＲスナバ回路を得る。基板の一方面に形成される第１の電流経路と基板の一方面の裏面の他方面に形成される第２の電流経路とが前記基板を挟み対向し、且つ、第１の電流経路と第２の電流経路とで互いに逆向きに電流が流れるように、コンデンサ５と抵抗６とが配置され、第１の電流経路に含まれるインダクタンス成分と第２の電流経路に含まれるインダクタンス成分とが結合して得られる実効インダクタンス成分と、コンデンサ５および抵抗６とにより帯域除去フィルタを形成する。【図１】
0005558645.tif 000002
【図２】
0005558645.tif 000003
【図３】
0005558645.tif 000004
【図４】
0005558645.tif 000005
【図５】
0005558645.tif 000006
【図６】
0005558645.tif 000007
【図７】
0005558645.tif 000008
【図８】
0005558645.tif 000009
【図９】
0005558645.tif 000010
【図１０】
0005558645.tif 000011
【図１１】
0005558645.tif 000012
【図１２】
0005558645.tif 000013
【図１３】
0005558645.tif 000014
【図１４】
0005558645.tif 000015
【図１５】
0005558645.tif 000016
【図１６】
0005558645.tif 000017
【図１７】
0005558645.tif 000018
【図１８】
0005558645.tif 000019
【図１９】
0005558645.tif 000020
【図２０】
0005558645.tif 000021
【図２１】
0005558645.tif 000022
【図２２】
0005558645.tif 000023
【図２３】
0005558645.tif 000024
【図２４】
0005558645.tif 000025
【図２５】
0005558645.tif 000026
【図２６】
0005558645.tif 000027