(57)【特許請求の範囲】
【請求項１】
ＦＥＴと前記ＦＥＴに逆並列接続された還流ダイオードとにより半導体スイッチを構成し、スイッチング動作を行う直列接続された２個１組の半導体スイッチと、平滑コンデンサと、を有し、前記直列接続された２個１組の半導体スイッチの一方のみが通電し、スイッチング動作により電力変換を行う電圧形の電力変換装置において、
前記半導体スイッチに流れる電流の向きを検出する手段と、
前記半導体スイッチに流れる電流の向きが負であるときに、前記半導体スイッチのＰＷＭゲート信号を、相補のゲート信号に対して、オン信号の一部またはすべてを間引いたゲート信号とする制御部と、
前記２個１組の半導体スイッチを構成する半導体スイッチ相互の接続部と前記電力変換装置に接続される負荷との間に接続され、前記半導体スイッチに流れる電流の大きさを検出する手段を備え、
前記制御部は、
前記半導体スイッチに流れる電流の大きさが所定の閾値以上で、前記半導体スイッチの電流の向きが負であるときには、前記ＰＷＭゲート信号を、相補のゲート信号に対してオン信号の一部またはすべてを間引いたゲート信号とし、
前記半導体スイッチに流れる電流が前記所定の閾値未満のときには、相補のゲート信号を出力することを特徴とする電力変換装置。
【請求項２】
ＦＥＴと前記ＦＥＴに逆並列接続された還流ダイオードとにより半導体スイッチを構成し、スイッチング動作を行う直列接続された２個１組の半導体スイッチと、平滑コンデンサと、を有し、前記直列接続された２個１組の半導体スイッチの一方のみが通電し、スイッチング動作により電力変換を行う電圧形の電力変換装置において、
前記半導体スイッチに流れる電流の向きを検出する手段と、
前記半導体スイッチに流れる電流の向きが負であるときに、前記半導体スイッチのＰＷＭゲート信号を、相補のゲート信号に対して、オン信号の一部またはすべてを間引いたゲート信号とする制御部と、
前記２個１組の半導体スイッチを冷却するヒートシンクの温度を検出する手段を備え、
前記制御部は、
前記ヒートシンクが所定の温度以上で、前記半導体スイッチに流れる電流の向きが負であるときには、前記ＰＷＭゲート信号を、相補のゲート信号に対してオン信号の一部またはすべてを間引いたゲート信号とし、
前記ヒートシンクが前記所定の温度未満のときには、相補のゲート信号を出力することを特徴とする電力変換装置。
【請求項３】
ＦＥＴと前記ＦＥＴに逆並列接続された還流ダイオードとにより半導体スイッチを構成し、スイッチング動作を行う直列接続された２個１組の半導体スイッチと、平滑コンデンサと、を有し、前記直列接続された２個１組の半導体スイッチの一方のみが通電し、スイッチング動作により電力変換を行う電圧形の電力変換装置において、
前記半導体スイッチに流れる電流の向きを検出する手段と、
前記半導体スイッチに流れる電流の向きが負であるときに、前記半導体スイッチのＰＷＭゲート信号を、相補のゲート信号に対して、オン信号の一部またはすべてを間引いたゲート信号とする制御部と、
前記半導体スイッチを冷却するヒートシンクの冷媒の温度を検出する手段を備え、
前記制御部は、
前記冷媒が所定の温度以上で、前記半導体スイッチに流れる電流の向きが負であるときには、前記ＰＷＭゲート信号を、相補のゲート信号に対してオン信号の一部またはすべてを間引いたゲート信号とし、
前記冷媒が前記所定の温度未満のときには、相補のゲート信号を出力することを特徴とする電力変換装置。
【請求項４】
前記２個１組の半導体スイッチをｎ組、前記平滑コンデンサをｎ個としたとき、ｎ＝１であることを特徴とする請求項１〜３の何れか一項に記載の電力変換装置。
【請求項５】
前記２個１組の半導体スイッチをｎ組、前記平滑コンデンサをｎ個としたとき、ｎ＝２であることを特徴とする請求項１〜３の何れか一項に記載の電力変換装置。
【請求項６】
前記ＦＥＴが、ワイドバンドギャップ半導体であることを特徴とする請求項１〜５の何れか一項に記載の電力変換装置。
【請求項７】
前記還流ダイオードが、ワイドバンドギャップ半導体を用いたショットキーバリアダイオードであることを特徴とする請求項１〜６の何れか一項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電界効果トランジスタとダイオードを用いた電力変換装置に関するものである。
【背景技術】
【０００２】
従来のワイドバンドギャップ半導体素子を用いた電力変換装置として、ワイドバンドギャップ半導体のＦＥＴ（電界効果トランジスタ）と前記ＦＥＴに逆向きに並列接続（逆並列接続）されたワイドバンドギャップ半導体の還流ダイオードにより構成された半導体スイッチを２個有し、電圧源として機能するコンデンサに前記半導体スイッチ２個が接続された電圧形の電力変換装置がある。この電力変換装置は、前記２個の半導体スイッチのＦＥＴが相補的にスイッチング動作することにより電力変換を行う。
【０００３】
ワイドバンドギャップ半導体のＦＥＴとダイオードは、シリコン半導体のＩＧＢＴとダイオードに対して、高温動作が可能であり、またスイッチング損失が小さい。そのため、シリコン半導体をワイドバンドギャップ半導体に置き換えることにより、半導体の面積を小さくしたり、半導体を冷却する冷却器の簡素化が可能となる。また、高周波スイッチング化により、コンデンサやリアクトルなどの受動部品の小型化が可能となり、電力変換装置の小型化が可能となる。
【０００４】
半導体スイッチング素子にＦＥＴを用いた場合、還流ダイオードを用いずに、ＦＥＴに内蔵寄生するダイオード（ボディーダイオード）を用いることができる。しかし、還流ダイオードに、高速動作が可能なショットキーバリアダイオードなどを用いることにより、スイッチング動作の特性改善が実現できるため、還流ダイオードが利用される。
【０００５】
また、ワイドバンドギャップ半導体であるＳｉＣ半導体のＦＥＴにおいては、ボディーダイオードが通電すると、ボディーダイオードによるバイポーラ動作によりＳｉＣ半導体の結晶劣化が進行すると予想される。そのため、ボディーダイオードの通電開始電圧よりも、オン電圧が低い還流ダイオードが利用される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−３０５８３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の電力変換装置では、双方向（ドレインからソース方向とソースからドレイン方向）に通電が可能なＦＥＴを用いるため、ＦＥＴのオン状態においては、還流ダイオードにほとんど電流が流れず、還流ダイオードよりもオン電圧が高いＦＥＴに電流が流れる。
【０００８】
そのため、２個の直列接続された半導体スイッチのＦＥＴの相補スイッチング動作において、デッドタイムの期間以外は、ＦＥＴに電流が流れてＦＥＴが発熱するため、還流ダイオードに比べＦＥＴの温度が高くなり、ＦＥＴの温度により電力変換装置の最大出力電力が制限される問題がある。
【０００９】
この発明は、このような問題点を解消するためになされたものであって、電力変換装置のＦＥＴの発熱を低下させ、最大出力電力を高めた改良された電力変換装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
この発明に係る電力変換装置は、ＦＥＴと前記ＦＥＴに逆並列接続された還流ダイオードとにより半導体スイッチを構成し、スイッチング動作を行う直列接続された２個１組の半導体スイッチと、平滑コンデンサと、を有し、前記直列接続された２個１組の半導体スイッチの一方のみが通電し、スイッチング動作により電力変換を行う電圧形の電力変換装置において、前記半導体スイッチに流れる電流の向きを検出する手段と、前記半導体スイッチに流れる電流の向きが負であるときに、前記半導体スイッチのＰＷＭゲート信号を、相補のゲート信号に対して、オン信号の一部またはすべてを間引いたゲート信号とする制御部と、前記２個１組の半導体スイッチを構成する半導体スイッチ相互の接続部と前記電力変換装置に接続される負荷との間に接続され、前記半導体スイッチに流れる電流の大きさを検出する手段を備え、
前記制御部は、
前記半導体スイッチに流れる電流の大きさが所定の閾値以上で、前記半導体スイッチの電流の向きが負であるときには、前記ＰＷＭゲート信号を、相補のゲート信号に対してオン信号の一部またはすべてを間引いたゲート信号とし、前記半導体スイッチに流れる電流が前記所定の閾値未満のときには、相補のゲート信号を出力するものである。
【発明の効果】
【００１１】
この発明に係る電力変換装置によれば、半導体スイッチの電流の向きが負のときに、ＰＷＭゲート信号のオン信号を間引くことにより、ＦＥＴに電流が流れる期間が短くなり、その分、還流ダイオードに電流が流れる期間が増加する。そのため、還流ダイオードの発熱は増加するが、ＦＥＴの発熱を低減することができ、ＦＥＴの温度を低減することが可能となり、電力変換装置の最大出力電力を高めることができる。
【図面の簡単な説明】
【００１２】
【図１】この発明の実施の形態１に係る電力変換装置の構成を示す電気回路図である。
【図２】この発明の実施の形態１に係る電力変換装置を用いたハーフブリッジインバータの構成を示す回路図である。
【図３】この発明の実施の形態１に係る電力変換装置の制御部を示すブロック図である。
【図４】この発明の実施の形態１に係るＦＥＴの電圧電流特性図と還流ダイオードの電圧電流特性図である。
【図５】この発明の実施の形態１に係る半導体スイッチの電流を表した図である。
【図６】この発明の実施の形態１に係る半導体スイッチを構成するＦＥＴと還流ダイオードの構成図である。
【図７】この発明の実施の形態１に係る電力変換装置の相補スイッチングモードにおける動作を示す波形図である。
【図８】この発明の実施の形態１に係る電力変換装置の間引きスイッチングモードにおける動作を示す波形図である。
【図９】この発明の実施の形態１に係る電力変換装置を用いた三相インバータの構成を示す電気回路図である。
【図１０】この発明の実施の形態１に係る電力変換装置を用いたＤＣ／ＤＣコンバータの電気回路図である。
【図１１】この発明の実施の形態２に係る電力変換装置の構成を示す電気回路図である。
【発明を実施するための形態】
【００１３】
以下、この発明に係る電力変換装置の好適な実施の形態について図面を参照して説明する。なお、この実施の形態によってこの発明が限定されるものではなく、諸種の設計的変更を含むものである。
【００１４】
実施の形態１．
図１は、この発明の実施の形態１に係る電力変換装置の主回路と制御部の構成を示す電気回路図である。
実施の形態１に係る電力変換装置１０は、電圧端子ＶＨと電圧端子ＶＬ間の直流電圧Ｖ１を、一組の半導体スイッチＳ１ａ、Ｓ１ｂの相補的スイッチング動作により、矩形波状の電圧にして電圧端子ＶＭ１に出力する機能を備える電圧形の電力変換装置である。
【００１５】
図１において、電力変換装置１０は、直流電圧Ｖ１を平滑化するコンデンサＣ１と、一組の半導体スイッチＳ１ａ、Ｓ１ｂと、該半導体スイッチＳ１ａ、Ｓ１ｂに流れる電流を検出する手段である電流センサＣＳ１と、ゲート生成部１１を備えている。
【００１６】
一組の半導体スイッチＳ１ａ、Ｓ１ｂは、ワイドバンドギャップ半導体のＦＥＴであるＦＥＴ１ａ、ＦＥＴ１ｂ（以下、説明の便宜上、単にＦＥＴ１ａ、ＦＥＴ１ｂという。）と、それに逆並列接続された還流ダイオードＤ１ａ、Ｄ１ｂにより構成される。ＦＥＴ１ａ、ＦＥＴ１ｂは、それぞれソース端子とドレイン端子、およびゲート端子を有する。各還流ダイオードＤ１ａ、Ｄ１ｂは、それぞれアノード端子とカソード端子を有し、ショットキーバリアダイオードで構成されている。
【００１７】
ＦＥＴ１ａのソース端子に還流ダイオードＤ１ａのアノード端子が、ＦＥＴ１ａのドレイン端子に還流ダイオードＤ１ａのカソード端子がそれぞれ接続されている。また、ＦＥＴ１ｂのソース端子に還流ダイオードＤ１ｂのアノード端子が、ＦＥＴ１ｂのドレイン端子に還流ダイオードＤ１ｂのカソード端子がそれぞれ接続されている。
【００１８】
次に、電力変換装置１０の接続の詳細について説明する。
半導体スイッチＳ１ａを構成するＦＥＴ１ａのソース端子はコンデンサＣ１の低電圧側電圧端子ＶＬに、そのドレイン端子は電圧端子ＶＭ１に接続されている。また、半導体スイッチＳ１ｂを構成するＦＥＴ１ｂのソース端子は電圧端子ＶＭ１に、そのドレイン端子はコンデンサＣ１の高電圧側端子ＶＨに接続されている。そして、半導体スイッチＳ１ａ、Ｓ１ｂと電圧源として機能するコンデンサＣ１により電圧形の電力変換装置１０が構成されている。
【００１９】
電圧端子ＶＭ１には電圧端子ＶＭＭ１が接続され、電圧端子ＶＭ１−ＶＭＭ１間には、電流センサＣＳ１が接続されている。電流センサＣＳ１は、電圧端子ＶＭ１から電圧端子ＶＭＭ１の方向に流れる電流を正の向きとして検出する電流センサである。
【００２０】
半導体スイッチＳ１ａ、Ｓ１ｂは、スイッチング動作により一方のみが導通する。そのため、半導体スイッチＳ１ｂの導通時においては、半導体スイッチＳ１ｂの電流は、電流センサＣＳ１の検出電流と等しくなる。同様に、半導体スイッチＳ１ａの導通時においては、半導体スイッチＳ１ａの電流は、電流センサＣＳ１の検出電流に対して正負が逆転した電流となる。
【００２１】
また、電流センサＣＳ１の電流が正のときには、半導体スイッチＳ１ａの導通時の電流は負の方向であり、半導体スイッチＳ１ｂの導通時の電流は正の方向である。同様に、電流センサＣＳ１の電流が負のときには、半導体スイッチＳ１ａの導通時の電流は正の方向であり、半導体スイッチＳ１ｂの導通時の電流は負の方向である。つまり、電流センサＣＳ１は、電圧端子ＶＭ１−ＶＭＭ１間の電流だけでなく、半導体スイッチＳ１ａ、Ｓ１ｂの電流を検出する役割も有する。
【００２２】
半導体スイッチＳ１ａを構成するＦＥＴ１ａのゲート端子は、ゲート駆動回路１０１ａの出力端子に接続され、このゲート駆動回路１０１ａの入力端子には、ゲート信号Ｇ１ａが入力される。半導体スイッチＳ１ｂを構成するＦＥＴ１ｂのゲート端子は、ゲート駆動回路１０１ｂの出力端子に接続され、このゲート駆動回路１０１ｂの入力端子には、ゲート信号Ｇ１ｂが入力される。
【００２３】
電流センサＣＳ１の検出電流ＩＭ１はゲート生成部１１に入力され、ゲート信号Ｇ１ａ、Ｇ１ｂはゲート生成部１１より出力される。ゲート信号Ｇ１ａ、Ｇ１ｂはゲート駆動回路１０１ａ、１０１ｂを介して、各半導体スイッチＳ１ａ、Ｓ１ｂに接続されている。半導体スイッチＳ１ａ、Ｓ１ｂを構成するＦＥＴ１ａ、ＦＥＴ１ｂは、それぞれゲート信号Ｇ１ａ、Ｇ１ｂがハイ信号（オン信号）のときにオンとなり、ゲート信号Ｇ１ａ、Ｇ１ｂがロウ信号（オフ信号）のときにオフとなる。
【００２４】
図２は、電力変換装置１０と電源、負荷の接続を示す全体概略図であり、ハーフブリッジインバータを構成している。
図２において、コンデンサＣ１の高電圧側端子ＶＨにはコンデンサＣＨの高電圧側端子が、コンデンサＣ１の低電圧側電圧端子ＶＬにはコンデンサＣＬの低電圧側端子が接続され、コンデンサＣＨの低電圧側端子とコンデンサＣＬの高電圧側端子が電圧端子ＶＮ１に接続されている。コンデンサＣＨ、ＣＬはコンデンサＣ１の電圧Ｖ１を分割し平滑化する平滑用コンデンサである。
【００２５】
電力変換装置１０の電圧端子ＶＨ−ＶＬ間には電圧源として機能するバッテリＶｓ１が接続され、電圧端子ＶＭＭ１−ＶＮ１間には交流誘導性の負荷Ｌｏａｄが接続されている。そして、電圧端子ＶＨ−ＶＬ間に入力された直流電圧Ｖ１を負荷Ｌｏａｄに出力するインバータ動作と、負荷Ｌｏａｄに蓄えられたエネルギーを電圧端子ＶＨ−ＶＬ間に出力する整流動作を行う。インバータ動作と整流動作は、負荷Ｌｏａｄの電圧・電流の位相により調整することができる。
【００２６】
図３は、電力変換装置１０の制御部であるゲート生成部１１の構成を示すブロック図である。ゲート生成部１１は、ＰＷＭ生成部１１０、モード選択部１１１、ゲート間引き部１１２を含んでいる。
【００２７】
ＰＷＭ生成部１１０には、電圧端子ＶＭ１の電圧指令値ＶＭ１＊が入力され、相補ゲート信号Ｇ１ａ’、Ｇ１ｂ’を出力する。モード選択部１１１には、電流センサＣＳ１の検出電流ＩＭ１が入力され、モード信号Ｍｏｄｅが出力される。ゲート間引き部１１２には、相補ゲート信号Ｇ１ａ’、Ｇ１ｂ’、モード信号Ｍｏｄｅ、検出電流ＩＭ１が入力され、ゲート信号Ｇ１ａ、Ｇ１ｂが出力される。
【００２８】
モード選択部１１１においては、検出電流ＩＭ１の実効値を算出し、検出電流ＩＭ１の実効値が所定の閾値ＩＭ１ｔｈ以上の大きい場合には、モード信号Ｍｏｄｅ＝間引きスイッチングモード（電流が負であるときに、相補ゲート信号に対してＰＷＭゲート信号のオン信号の一部またはすべてを間引くスイッチングモード）として出力し、検出電流ＩＭ１の実効値が閾値ＩＭ１ｔｈ未満の小さい場合には、モード信号Ｍｏｄｅ＝相補スイッチングモードとして出力する。閾値ＩＭ１ｔｈは、間引きスイッチングモードと相補スイッチングモードを選択するための閾値である。
【００２９】
ＰＷＭ生成部１１０においては、電圧指令値ＶＭ１＊に基づき、相補ゲート信号Ｇ１ａ’、Ｇ１ｂ’を出力する。相補ゲート信号Ｇ１ａ’、Ｇ１ｂ’は互いに相補的に動作をする信号であり、半導体スイッチＳ１ａ、Ｓ１ｂの短絡防止用に設けられたデッドタイムの期間以外は、相補ゲート信号Ｇ１ａ’がオン信号のときに相補ゲート信号Ｇ１ｂ’がオフ信号となり、相補ゲート信号Ｇ１ａ’がオフ信号のときに相補ゲート信号Ｇ１ｂ’がオン信号となる。
【００３０】
デッドタイムは、相補ゲート信号Ｇ１ａ’、Ｇ１ｂ’の遷移時に、相補ゲート信号Ｇ１ａ’、Ｇ１ｂ’がともにオフ信号となる期間であり、スイッチング周期に比べて十分に短い時間である。デッドタイムは、半導体スイッチＳ１ａ、Ｓ１ｂがスイッチングの過渡時の短絡を防止するための期間である。
【００３１】
ゲート間引き部１１２においては、モード信号Ｍｏｄｅ、相補ゲート信号Ｇ１ａ’、Ｇ１ｂ’、 検出電流ＩＭ１に基づいて、ゲート信号Ｇ１ａ、Ｇ１ｂを決定する。
【００３２】
モード信号Ｍｏｄｅ＝相補スイッチングモードのときには、ゲート信号Ｇ１ａ＝相補ゲート信号Ｇ１ａ’、ゲート信号Ｇ１ｂ＝相補ゲート信号Ｇ１ｂ’としてゲート信号Ｇ１ａ、Ｇ１ｂを出力する。また、モード信号Ｍｏｄｅ＝間引きスイッチングモードのときには、ゲート信号Ｇ１ａ、Ｇ１ｂは相補ゲート信号Ｇ１ａ’、Ｇ１ｂ’に対して、半導体スイッチＳ１ａ、Ｓ１ｂの電流が負であるときに、オン信号の一部またはすべてを間引いた信号を出力する。
【００３３】
モード信号Ｍｏｄｅ＝間引きスイッチングモードであり、半導体スイッチＳ１ａの電流が負で、検出電流ＩＭ１が閾値Ｉｐ（０以上の閾値）よりも大きいときには、ゲート信号Ｇ１ａ＝ロウ信号（オフ信号）、ゲート信号Ｇ１ｂ＝相補ゲート信号Ｇ１ｂ’としてゲート信号Ｇ１ａのオン信号を間引いてゲート信号Ｇ１ａ、Ｇ１ｂを出力する。
【００３４】
また、モード信号Ｍｏｄｅ＝間引きスイッチングモードであり、半導体スイッチＳ１ｂの電流が負で、検出電流ＩＭ１が閾値−Ｉｐ（０以下の閾値）よりも小さいときには、ゲート信号Ｇ１ａ＝相補ゲート信号Ｇ１ａ’、ゲート信号Ｇ１ｂ＝ロウ信号（オフ信号）としてゲート信号Ｇ１ｂのオン信号を間引いて、ゲート信号Ｇ１ａ、Ｇ１ｂを出力する。また、モード信号Ｍｏｄｅ＝間引きスイッチングモードであり、検出電流ＩＭ１が閾値−Ｉｐよりも大きく、閾値Ｉｐよりも小さいときには、ゲート信号Ｇ１ａ＝相補ゲート信号Ｇ１ａ’、ゲート信号Ｇ１ｂ＝相補ゲート信号Ｇ１ｂ’としてゲート信号Ｇ１ａ、Ｇ１ｂを出力する。
【００３５】
ゲート間引き部１１２においては、閾値Ｉｐは、間引きスイッチングモードのときに、ゲート信号を間引く期間（比率）を決定するための閾値である。
【００３６】
なお、ＰＷＭ生成部１１０、モード選択部１１１、ゲート間引き部１１２は、マイコンにより実現してもよいし、電子回路などで実現してもよい。
【００３７】
図４は、ＦＥＴの電圧電流特性図と還流ダイオードの電圧電流特性図である。図４の縦軸は、ＦＥＴのオン状態における電流（ソースからドレインの電流）および還流ダイオードの電流（アノードからカソードへの電流）である。また、図４の横軸は、ＦＥＴのオン状態における電圧降下（ソース−ドレイン間電圧降下）および還流ダイオードの電圧降下(アノード−カソード間電圧降下)である。還流ダイオードの電圧降下に比べ、ＦＥＴの電圧降下が小さい。
【００３８】
図５は、半導体スイッチを流れる電流を表した図であり、半導体スイッチに電流が負の向きに流れている。図５（ａ）においては、ＦＥＴがオン状態であり、還流ダイオードに比べ電圧降下が小さいＦＥＴに電流が流れる。図５（ｂ）においては、ＦＥＴがオフ状態であり、還流ダイオードに電流が流れる。そのため、半導体スイッチの負方向に電流が流れている場合において、ＦＥＴがオン状態であれば、還流ダイオードにはほとんど電流が流れず、ＦＥＴに電流が流れる。
【００３９】
図６は、ＦＥＴと還流ダイオードの構成図である。ＦＥＴのドレイン電位面は、半田６０を介して、板状のヒートスプレッダ６１の一方の面に接続されている。還流ダイオードのカソード電位面は、半田６２を介して、ヒートスプレッダ６１の同じ面に接続されている。また、ヒートスプレッダ６１の反対面は、絶縁シート６３を介して、銅箔６４の一方の面に接続されている。銅箔６４の反対面は、グリス６５を介して、ヒートシンク６６に接続されている。
【００４０】
ＦＥＴで生じる損失（発熱）は、半田６０、ヒートスプレッダ６１、絶縁シート６３、銅箔６４、グリス６５の順に伝熱し、ヒートシンク６６で冷却される。還流ダイオードで生じる損失（発熱）は、半田６２、ヒートスプレッダ６１、絶縁シート６３、銅箔６４、グリス６５の順に伝熱し、ヒートシンク６６で冷却される。そのため、ＦＥＴと還流ダイオードは互いに熱干渉するが、その影響は小さい。なお、比較のために記載するが、仮に、還流ダイオードをＦＥＴのソース電位面に半田を介して接続した構成とした場合には、熱干渉が大きくなる。
【００４１】
次に、実施の形態１に係る電力変換装置１０の動作について、図７および図８を参照して説明する。
図７は、相補スイッチングモードのときの動作波形図である。つまり、図７は、検出電流ＩＭ１の実効値が閾値ＩＭ１ｔｈ未満の小さいときの動作波形図である。図８は、間引きスイッチングモードのときの波形図である。つまり、図８は、検出電流ＩＭ１の実効値が閾値ＩＭ１ｔｈ以上の大きいときの動作波形図である。
【００４２】
図７、図８には、同一の時間軸に沿って電流１周期分の、電圧指令値ＶＭ１＊、検出電流ＩＭ１、相補ゲート信号Ｇ１ａ’、Ｇ１ｂ’、ゲート信号Ｇ１ａ、Ｇ１ｂ、半導体スイッチＳ１ａ、Ｓ１ｂの電流、ＦＥＴ１ａ、ＦＥＴ１ｂの電流、還流ダイオードＤ１ａ、Ｄ１ｂの電流を示す。なお、図７、図８では、電流１周期のみを記載しているが、実際の動作においては、複数周期が連続している。
【００４３】
まず、相補スイッチングモードのときの動作（検出電流ＩＭ１の実効値が閾値ＩＭ１ｔｈ未満の小さいときの動作）について、図７を参照して、以下に説明する。
ＰＷＭ生成部１１０では、入力された正弦波状の電圧指令値ＶＭ１＊に基づいて、相補ゲート信号Ｇ１ａ’、Ｇ１ｂ’が出力される。
検出電流ＩＭ１の実効値が閾値ＩＭ１ｔｈ未満で小さいため、モード選択部１１１において、モード信号Ｍｏｄｅ＝相補スイッチングモードを出力する。ゲート間引き部１１２に、モード信号Ｍｏｄｅ＝相補スイッチングモードが入力されるため、ゲート信号Ｇ１ａ、Ｇ１ｂはＧ１ａ＝Ｇ１ａ’、Ｇ１ｂ＝Ｇ１ｂ’となり、デッドタイム以外の期間において相補的に動作する信号が出力される。
【００４４】
ＦＥＴの電圧降下は、還流ダイオードに比べ小さいので、半導体スイッチのＦＥＴのオン状態においては、電流の正負にかかわらず、ＦＥＴに電流が流れる。
ゲート信号Ｇ１ａがオン信号のときには半導体スイッチＳ１ａのＦＥＴ１ａが導通し、ゲート信号Ｇ１ｂがオン信号のときには半導体スイッチＳ１ｂのＦＥＴ１ｂが導通する。また、ゲート信号Ｇ１ａ、Ｇ１ｂがともにオフ信号（デッドタイム）のときには、検出電流ＩＭ１が正であれば還流ダイオードＤａ１が導通し、検出電流ＩＭ１が負であれば還流ダイオードＤｂ１が導通する。
【００４５】
デッドタイムの期間以外は、還流ダイオードに比べ電圧降下の小さなＦＥＴが導通する。つまり、導通損失の小さく、電力変換効率の高い、電力変換装置を実現できる。また、還流ダイオードに比べＦＥＴの導通損失（発熱）が大きくなるが、電流が小さいため、ＦＥＴの温度は使用できる上限温度を超えない。このように、電流が小さいときには、相補スイッチングを行うため、導通損失の小さな（電力変換効率の高い）電力変換装置を実現できる。
【００４６】
次に、間引きスイッチングモードのときの動作（検出電流ＩＭ１の実効値が閾値ＩＭ１ｔｈ以上の大きいときの動作）について、図８を参照して、以下に説明する。
ＰＷＭ生成部１１０では、相補スイッチングモードのときと同様に、入力された正弦波状の電圧指令値ＶＭ１＊に基づいて、相補ゲート信号Ｇ１ａ’、Ｇ１ｂ’が出力される。
検出電流ＩＭ１の実効値が閾値ＩＭ１ｔｈ以上で大きいため、モード選択部１１１で、モード信号Ｍｏｄｅ＝間引きスイッチングモードを出力する。ゲート間引き部１１２にモード信号Ｍｏｄｅ＝間引きスイッチングモードが入力されるため、ゲート信号Ｇ１ａ、Ｇ１ｂは相補ゲート信号Ｇ１ａ’、Ｇ１ｂ’に対して、半導体スイッチＳ１ａ、Ｓ１ｂの電流が負であるときに、オン信号を間引いた間引きゲート信号となる。
【００４７】
検出電流ＩＭ１が正のとき、半導体スイッチＳ１ａには通電時に負の方向の電流が流れ、半導体スイッチＳ１ｂには通電時に正の方向の電流が流れる。
検出電流ＩＭ１が正であり（半導体スイッチＳ１ａの通電電流が負であり）、検出電流ＩＭ１が閾値Ｉｐ（０以上の閾値）以上のときには、ゲート信号Ｇ１ａのオン信号が間引かれ、オフ信号となる。このとき、半導体スイッチＳ１ａの電流は、ＦＥＴ１ａを流れず還流ダイオードＤ１ａを流れる。また、検出電流ＩＭ１が正であり、閾値Ｉｐ未満のときには、ゲート信号Ｇ１ａ、Ｇ１ｂは相補信号であり、半導体スイッチＳ１ａの電流は、デッドタイムの期間以外は、ＦＥＴ１ａを流れる。このため、閾値Ｉｐの値を調整することにより、ＦＥＴ１ａとＤａ１の通電の時間比率を変更することができる。
【００４８】
同様に、検出電流ＩＭ１が負であり（半導体スイッチＳ１ｂの通電電流が負であり）、検出電流ＩＭ１が閾値−Ｉｐ（０以下の閾値）未満の小さいときには、ゲート信号Ｇ１ｂのオン信号が間引かれ、オフ信号となる。このとき、半導体スイッチＳ１ｂの電流は、ＦＥＴ１ｂを流れず、還流ダイオードＤ１ｂを流れる。また、検出電流ＩＭ１が負であり、閾値−Ｉｐ以上のときには、ゲート信号Ｇ１ａ、Ｇ１ｂは相補信号であり、半導体スイッチＳ１ｂの電流は、デッドタイムの期間以外は、ＦＥＴ１ｂを流れる。このため、閾値Ｉｐの値を調整することにより、ＦＥＴ１ｂと還流ダイオードＤ１ｂの通電の時間比率を変更することができる。
【００４９】
前記においては閾値Ｉｐを固定値として説明したが、検出電流ＩＭ１の実効値により変更してもよい。同じ間引きスイッチングモードであっても、検出電流ＩＭ１の実効値が大きいときほど、ＦＥＴを流れる電流が大きくなり、ＦＥＴが高温になり易い。そのため、検出電流ＩＭ１の実効値が大きいときほど、閾値Ｉｐを小さくすれば、ＦＥＴの通電時間が小さくなるので有効である。
【００５０】
また、ＦＥＴの温度を計測する温度センサを備え、ＦＥＴの温度により閾値Ｉｐを変更してもよい。例えば、ＦＥＴ１ａが所定の温度以上の高温のときに、閾値Ｉｐを小さくすれば、ＦＥＴ１ａの通電時間が短くなり、ＦＥＴ１ａの発熱が低減し、ＦＥＴ１ａの温度を下げることができる。
【００５１】
このように、検出電流ＩＭ１が大きいときには、半導体スイッチＳ１ａ、Ｓ１ｂの通電電流が負のときに、間引きスイッチングを行うため、ＦＥＴ１ａ、ＦＥＴ１ｂの通電時間を短くすることができ、ＦＥＴ１ａ、ＦＥＴ１ｂの発熱が低減し、ＦＥＴ１ａ、ＦＥＴ１ｂの温度を下げることができる。そのため、ＦＥＴの温度により制限されていた電力変換装置の通電電流を高めることができ、最大出力電力を高めることができる。
【００５２】
なお、間引きスイッチングモードでは、還流ダイオードＤ１ａ、Ｄ１ｂの通電時間が長くなり、還流ダイオードＤ１ａ、Ｄ１ｂの発熱が大きくなるが、ＦＥＴ１ａ、ＦＥＴ１ｂと還流ダイオードＤ１ａ、Ｄ１ｂの熱干渉は小さいため、還流ダイオードＤ１ａ、Ｄ１ｂの発熱によるＦＥＴ１ａ、ＦＥＴ１ｂの温度上昇は小さいので問題はない。
【００５３】
一例であるが、変調率１（ＶＭ１＊の振幅が０．５×Ｖ１)で、負荷の力率０．６の場合においては、半導体スイッチＳ１ａ、Ｓ１ｂの電流が負であるときに間引きスイッチングを行うことにより、相補スイッチングに対して、ＦＥＴ１ａ、ＦＥＴ１ｂの発熱は３割程度低下し、ＦＥＴ１ａ、ＦＥＴ１ｂの温度上昇も３割程度低下する。そのため、間引きスイッチングを行うことにより、通電電流を１〜２割高めることができ、最大出力電力も１〜２割高めることができる。
【００５４】
以上のように、実施の形態１による電力変換装置によれば、ＦＥＴと前記ＦＥＴに逆並列に接続された還流ダイオードにより構成された半導体スイッチを２個（１組）有し、電圧源として機能するコンデンサに、２個（１組）の半導体スイッチが接続された電圧形の電力変換装置において、半導体スイッチに流れる電流の向きを検出する電流センサＣＳ１を備え、半導体スイッチに流れる電流の大きさが所定の閾値未満の小さいときに、相補スイッチングモードとする（相補スイッチングを行う）ことにより、電力変換効率が高めることができ、半導体スイッチに流れる電流の大きさが所定の閾値以上で大きいときに、間引きスイッチングモードとする（電流が負であるときに、相補ゲート信号に対してＰＷＭゲート信号のオン信号の一部またはすべてを間引いたスイッチングを行う）ことにより、電力変換装置の最大出力電力を高めることができる
【００５５】
また、前記実施の形態１では、閾値ＩＭ１ｔｈを固定として説明したが、ＦＥＴの温度を検出する温度センサを備え、閾値ＩＭ１ｔｈをＦＥＴの温度により可変とし、ＦＥＴの温度が所定の温度以上の高温のときには閾値ＩＭ１ｔｈを小さくし、ＦＥＴの温度が前記所定の温度未満の低温のときには閾値ＩＭ１ｔｈを大きくしてもよい。このようにすることにより、ＦＥＴの温度が低く余裕があるときには、できる限り相補スイッチングモードとし、ＦＥＴの温度が高く余裕が少ないときには、間引きスイッチングモードとすることができる。
【００５６】
また、電流の閾値ＩＭ１ｔｈにより、相補スイッチングモードと間引きスイッチングモードを切り替えるのではなく、ＦＥＴの温度が所定の温度未満の低温のときに相補スイッチングモードとし、ＦＥＴの温度が所定の温度以上の高温のときには間引きスイッチングモードとしても同様の効果が得られる。
【００５７】
また、ＦＥＴの温度を検出する温度センサの代わりに、ＦＥＴや還流ダイオードを冷却するヒートシンクの温度を検出する温度センサや、ヒートシンクの冷媒の温度を検出する温度センサであっても良い。
【００５８】
また、前記実施の形態１では、半導体スイッチＳ１ａ、Ｓ１ｂの電流の検出に、電流センサＣＳ１を用いたが、代わりに、半導体スイッチＳ１ａ、Ｓ１ｂに直列に接続した電流センサを用いてもよい。また、電流センサＣＳ１により、半導体スイッチＳ１ａ、Ｓ１ｂの電流の向きを検出したが、デッドタイムにおける電圧端子ＶＭ１の電位を計測して、半導体スイッチの電流の向きを判別してもよい。
【００５９】
電圧端子ＶＭ１の電位と半導体スイッチの電流の向きの関係を説明すると、デッドタイムにおいて、電圧端子ＶＭ１の電位が電圧端子ＶＨにほぼ等しければ、半導体スイッチＳ１ｂの還流ダイオードＤ１ｂが導通しているので、半導体スイッチＳ１ｂに負の電流が流れている。同様に、デッドタイムにおいて、電圧端子ＶＭ１の電位が電圧端子ＶＬにほぼ等しければ、半導体スイッチＳ１ａの還流ダイオードＤ１ａが導通しているため、半導体スイッチＳ１ａには負の電流が流れている。
【００６０】
また、前記実施の形態１では、相補スイッチングモードと間引きスイッチングモードの２種類のモードを有したが、間引きスイッチングモードのみとしても良い。その場合は、電流の大きさが小さいときにも、間引きスイッチングモードとなるため、電力変換効率が低下するが、前記実施の形態１と同様に、最大出力を高めることが出来る。
【００６１】
また、前記実施の形態１では、電力変換装置１０を１組用いた電圧形のハーフブリッジインバータを用いて説明を行ったが、電力変換装置１０を３組用いた電圧形の三相インバータや、電力変換装置１０を１組とリアクトルとコンデンサを用いた電圧形のＤＣ／ＤＣコンバータであっても同様である。
【００６２】
図９に、電力変換装置１０を３組用いた電圧形の三相インバータと、バッテリＶｓ１、電動発電機ＭＧの構成を示す電気回路図を示す。３組の電力変換装置１０をそれぞれ、１０-Ｕ、１０-Ｖ、１０-Ｗとして識別する。電力変換装置１０-Ｕ、１０-Ｖ、１０-Ｗの電圧端子ＶＨをそれぞれ、電圧端子ＶＨ-Ｕ、ＶＨ-Ｖ、ＶＨ-Ｗとする。また、同様に電力変換装置１０-Ｕ、１０-Ｖ、１０-Ｗの電圧端子ＶＬをそれぞれ、電圧端子ＶＬ-Ｕ、ＶＬ-Ｖ、ＶＬ-Ｗとし、電力変換装置１０-Ｕ、１０-Ｖ、１０-Ｗの電圧端子ＶＭＭ１をそれぞれ、電圧端子ＶＭＭ１-Ｕ、ＶＭＭ１-Ｖ、ＶＭＭ１-Ｗとする。
【００６３】
電圧端子ＶＬ-Ｕ、ＶＬ-Ｖ、ＶＬ-Ｗは互いに接続され、その接続点はバッテリＶｓ１の低電圧側に接続されている。電圧端子ＶＨ-Ｕ、ＶＨ-Ｖ、ＶＨ-Ｗは互いに接続され、その接続点はバッテリＶｓ１の高電圧側に接続されている。また、電圧端子ＶＭＭ１-Ｕ、ＶＭＭ１-Ｖ、ＶＭＭ１-Ｗは、三相の電動発電機ＭＧに接続されている。なお、各電力変換装置１０-Ｕ、１０-Ｖ、１０-ＷのコンデンサＣ１は共通でもよい。また、各電力変換装置のゲート生成部１１も一体化してもよい。
【００６４】
また、三相インバータでは、各電力変換装置の電流センサＣＳ１の電流の和は０となるので、電流センサＣＳ１は電力変換装置１０-Ｕ、１０-Ｖのみに搭載し、１０-Ｗの電流は演算により導出してもよい。
【００６５】
図１０に、電力変換装置１０を用いたＤＣ／ＤＣコンバータの回路図を示す。電圧端子ＶＭＭ１にリアクトルＬの一方の端子を接続し、リアクトルのもう一方の端子を平滑用のコンデンサＣ２の高電圧側端子に接続する。コンデンサＣ２の低電圧側端子は、電圧端子ＶＬに接続している。また、バッテリＶｓ１を電圧端子ＶＨ、ＶＬに接続し、直流の負荷ＬｏａｄｄｃをコンデンサＣ２の高電圧側端子と低電圧側端子に接続していてもよい。バッテリＶｓ１を降圧し、コンデンサＣ２に電圧Ｖ２として出力する降圧用のＤＣ／ＤＣコンバータである。
【００６６】
以上、実施の形態１に係る電力変換装置１０について詳述したが、この電力変換装置１０は、ハーフブリッジインバータに限らず、電圧形の種々のインバータや整流器、ＤＣ／ＤＣコンバータへの適用が可能である。
【００６７】
実施の形態２．
次に、この発明の実施の形態２に係る電力変換装置について説明する。図１１は、実施の形態２に係る電力変換装置の主回路と制御部の構成を示す電気回路図である。
【００６８】
実施の形態２に係る電力変換装置２０は、電圧端子ＶＨと電圧端子ＶＬ間の直流電圧Ｖ１を、２組の半導体スイッチＳ２ａおよびＳ２ｂ、Ｓ３ａおよびＳ３ｂのスイッチング動作により、３種類の電位を有する電圧にして電圧端子ＶＭ１に出力する機能を備える電圧形の電力変換装置である。実施の形態１に係る電力変換装置１０においては、２種類の電位を有する電圧（矩形波電圧）にして電圧端子ＶＭ１に出力していたが、実施の形態２に係る電力変換装置２０は、３種類の電位を有する電圧にして電圧端子ＶＭ１に出力する３レベルの電圧形の電力変換装置である。
【００６９】
図１１において、電力変換装置２０は、直流電圧Ｖ１を平滑化するコンデンサＣ１と、コンデンサＣ１１と、半導体スイッチＳ２ａおよびＳ２ｂ、Ｓ３ａおよびＳ３ｂと、半導体スイッチＳ２ａおよびＳ２ｂ、Ｓ３ａおよびＳ３ｂの電流を検出する電流センサＣＳ１、ゲート生成部１２、１３を備えている。ゲート生成部１２、１３は、実施の形態１によるゲート生成部１１と同じ機能であり、ゲート生成部１１の出力であるゲート信号Ｇ１ａ、Ｇ１ｂを、ゲート信号Ｇ２ａおよびＧ２ｂ、Ｇ３ａおよびＧ３ｂに変更している。
【００７０】
実施の形態１と同様に、半導体スイッチＳ２ａ、Ｓ２ｂはワイドバンドギャップ半導体のＦＥＴ２ａ、ＦＥＴ２ｂとそれに逆並列接続された還流ダイオードＤ２ａ、Ｄ２ｂにより構成され、半導体スイッチＳ３ａ、Ｓ３ｂはワイドバンドギャップ半導体のＦＥＴ３ａ、ＦＥＴ３ｂとそれに逆並列接続された還流ダイオードＤ３ａ、Ｄ３ｂにより構成されている。
【００７１】
また、同様にＦＥＴ２ａのソース端子に還流ダイオードＤ２ａのアノード端子が、ＦＥＴ２ａのドレイン端子に還流ダイオードＤ２ａのカソード端子が接続されている。ＦＥＴ２ｂのソース端子に還流ダイオードＤ２ｂのアノード端子が、ＦＥＴ２ｂのドレイン端子に還流ダイオードＤ２ｂのカソード端子が接続されている。ＦＥＴ３ａのソース端子に還流ダイオードＤ３ａのアノード端子が、ＦＥＴ３ａのドレイン端子に還流ダイオードＤ３ａのカソード端子が接続されている。ＦＥＴ３ｂのソース端子に還流ダイオードＤ３ｂのアノード端子が、ＦＥＴ３ｂのドレイン端子に還流ダイオードＤ３ｂのカソード端子が接続されている。
【００７２】
次に、電力変換装置２０の接続の詳細について説明する。
半導体スイッチＳ２ａのＦＥＴ２ａのソース端子はコンデンサＣ１１の低電圧側端子に、そのドレイン端子は電圧端子ＶＭ１に接続されている。半導体スイッチＳ２ｂのＦＥＴ２ｂのソース端子は電圧端子ＶＭ１に、そのドレイン端子はコンデンサＣ１１の高電圧側端子に接続されている。半導体スイッチＳ３ａのＦＥＴ３ａのソース端子はコンデンサＣ１の低電圧側電圧端子ＶＬに、そのドレイン端子はコンデンサＣ１１の低電圧側端子に接続されている。半導体スイッチＳ３ｂのＦＥＴ３ｂのソース端子はコンデンサＣ１１の高電圧側端子に、そのドレイン端子はコンデンサＣ１の高電圧側端子ＶＨに接続されている。
【００７３】
半導体スイッチＳ２ａ、Ｓ２ｂはスイッチング動作により一方のみが導通し、同様に、半導体スイッチＳ３ａ、Ｓ３ｂはスイッチング動作により一方のみが導通する。また、コンデンサＣ１１の電圧Ｖ１１はコンデンサＣ１の電圧Ｖ１の半分になる。そのため、半導体スイッチＳ２ａ、Ｓ３ａの導通時には、電圧端子ＶＨ１の電位は電圧端子ＶＬと等しくなる。また、半導体スイッチＳ２ｂ、Ｓ３ａの導通時には、電圧端子ＶＭ１の電位は、電圧端子ＶＬの電位に電圧Ｖ１１（＝Ｖ１／２）を加算した電位となる。つまり、電圧端子ＶＬとＶＨの平均電位となる。また、半導体スイッチＳ２ｂ、Ｓ３ｂの導通時には、電圧端子ＶＭ１の電位は電圧端子ＶＨと等しくなる。また、半導体スイッチＳ２ａ、Ｓ３ｂの導通時には、電圧端子ＶＭ１の電位は電圧端子ＶＨの電位から電圧Ｖ１１（＝Ｖ１／２）を減算した電位となる。つまり、電圧端子ＶＬとＶＨの平均電位となる。
【００７４】
このように、電圧端子ＶＭ１の電位は、電圧端子ＶＬと同電位、ＶＨと同電位、ＶＬとＶＨの平均電位の３種類の電位となる。半導体スイッチＳ２ａおよびＳ２ｂ、Ｓ３ａおよびＳ３ｂと電圧源として機能するコンデンサＣ１、Ｃ１１により３レベルの電圧形の電力変換装置を構成する。
【００７５】
実施の形態１と同様に、電圧端子ＶＭ１には電圧端子ＶＭＭ１が接続され、電圧端子ＶＭ１−ＶＭＭ１間には、電流センサＣＳ１が接続されている。
半導体スイッチＳ２ａおよびＳ２ｂ、Ｓ３ａおよびＳ３ｂはスイッチング動作により一方のみが導通するため、実施の形態１と同様に、電流センサＣＳ１は、電圧端子ＶＭ１−ＶＭＭ１間の電流だけでなく、半導体スイッチＳ２ａおよびＳ２ｂ、Ｓ３ａおよびＳ３ｂの電流を検出する役割も有する。
【００７６】
半導体スイッチＳ２ｂの導通時においては、半導体スイッチＳ２ｂの電流は、電流センサＣＳ１の検出電流と等しくなる。同様に、半導体スイッチＳ２ａの導通時においては、半導体スイッチＳ２ａの電流は、電流センサＣＳ１の検出電流に対して正負が逆転した電流となる。半導体スイッチＳ３ｂの導通時においては、半導体スイッチＳ３ｂの電流は、電流センサＣＳ１の検出電流と等しくなる。半導体スイッチＳ３ａの導通時においては、半導体スイッチＳ３ａの電流は、電流センサＣＳ１の検出電流に対して正負が逆転した電流となる。
【００７７】
半導体スイッチＳ２ａのＦＥＴ２ａのゲート端子は、ゲート駆動回路１０２ａの出力端子に接続され、このゲート駆動回路１０２ａの入力端子には、ゲート信号Ｇ２ａが入力される。半導体スイッチＳ２ｂのＦＥＴ２ｂのゲート端子は、ゲート駆動回路１０２ｂの出力端子に接続され、このゲート駆動回路１０２ｂの入力端子には、ゲート信号Ｇ２ｂが入力される。半導体スイッチＳ３ａのＦＥＴ３ａのゲート端子は、ゲート駆動回路１０３ａの出力端子に接続され、このゲート駆動回路１０３ａの入力端子には、ゲート信号Ｇ３ａが入力される。半導体スイッチＳ３ｂのＦＥＴ３ｂのゲート端子は、ゲート駆動回路１０３ｂの出力端子に接続され、このゲート駆動回路１０３ｂの入力端子には、ゲート信号Ｇ３ｂが入力される。
【００７８】
電流センサＣＳ１の検出電流ＩＭ１はゲート生成部１２、１３に入力され、ゲート信号Ｇ２ａおよびＧ２ｂ、Ｇ３ａおよびＧ３ｂは、それぞれゲート生成部１２、１３より出力される。ゲート信号Ｇ２ａおよびＧ２ｂ、Ｇ３ａおよびＧ３ｂはゲート駆動回路１０２ａ〜１０２ｂを介して、各半導体スイッチＳ２ａおよびＳ２ｂ、Ｓ３ａおよびＳ３ｂに接続されている。なお、電力変換装置２０の主回路は、例えば、特許第３４１４７４９号公報に開示されている構成と同様の構成であるが、制御部であるゲート生成部１２、１３が異なる。
【００７９】
ゲート生成部１２、１３は、実施の形態１のゲート生成部１１と同様であり、検出電流ＩＭ１の実効値が所定の閾値ＩＭ１ｔｈ未満の小さいときは相補スイッチングを行い、検出電流ＩＭ１の実効値が閾値ＩＭ１ｔｈ以上の大きいときは間引きスイッチングを行う。このため、検出電流ＩＭ１が小さいときには相補スイッチングを行うため、デッドタイムの期間以外はＦＥＴを導通し、導通損失の小さな（電力変換効率の高い）電力変換装置を実現できる。
【００８０】
また、検出電流ＩＭ１が大きいときには、半導体スイッチＳ２ａおよびＳ２ｂ、Ｓ３ａおよびＳ３ｂの通電電流が負のときに、間引きスイッチングを行うため、ＦＥＴ２ａおよびＦＥＴ２ｂ、ＦＥＴ３ａおよびＦＥＴ３ｂの通電時間を短くすることができ、ＦＥＴ２ａおよびＦＥＴ２ｂ、ＦＥＴ３ａおよびＦＥＴ３ｂの発熱が低減し、ＦＥＴ２ａおよびＦＥＴ２ｂ、ＦＥＴ３ａおよびＦＥＴ３ｂの温度を下げることができる。そのため、ＦＥＴの温度により制限されていた、電力変換装置の通電電流を高めることができ、最大出力電力を高めることができる。
【００８１】
以上のように、実施の形態２に係る電力変換装置によれば、ＦＥＴと該ＦＥＴに逆並列に接続された還流ダイオードにより構成された半導体スイッチを４個（２組）有し、電圧源として機能するコンデンサに、２組の半導体スイッチが接続された、３レベルの電圧形の電力変換装置において、半導体スイッチの電流の向きを検出する電流センサＣＳ１を備え、半導体スイッチに流れる電流が小さいときに相補スイッチングを行うことにより、電力変換効率を高めることができ、半導体スイッチに流れる電流が大きく、電流が負であるときに、ＰＷＭゲート信号のオン信号を間引く間引きスイッチングを行うことにより、電力変換装置の最大出力電力を高めることができる。
【００８２】
なお、本実施の形態では、ゲート生成部１２および１３を別体としたが、一体化してもよい。
【００８３】
また、本実施の形態では、２組の半導体スイッチを用いた３レベルの電圧形の電力変換装置について示したが、前記特許第３４１４７４９号公報に開示されているように、半導体スイッチを複数組（ｎ組）用いた、マルチレベル（（ｎ＋１)レベル）の電圧形の電力変換装置の場合においても同様である。
【００８４】
更に、平成１２年１１月３０日オーム社第１版第１刷発行  電気学会・半導体電力変換システム調査委員会編  パワーエレクトロニクス回路（Ｐ１４０−Ｐ１４３）に示す、半導体スイッチｎ組と、コンデンサｎ個と、ダイオードを用いた別形態のマルチレベル（（ｎ＋１)レベル）の電圧形の電力変換装置の場合においても同様である。
【符号の説明】
【００８５】
１０、２０、１０-Ｕ、１０-Ｖ、１０-Ｗ  電力変換装置、１１、１２、１３  ゲート生成部、６０、６２  半田、６１  ヒートスプレッダ、６３  絶縁シート、６４  銅箔、６５  グリス、６６  ヒートシンク、１０１ａ、１０１ｂ、１０２ａ、１０２ｂ、１０３ａ、１０３ｂ  ゲート駆動回路、１１０  ＰＷＭ生成部、１１１  モード選択部、１１２  ゲート間引き部、Ｃ１、Ｃ２、Ｃ１１、ＣＨ、ＣＬ  コンデンサ、Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２ｂ、Ｓ３ａ、Ｓ３ｂ  半導体スイッチング素子、ＦＥＴ１ａ、ＦＥＴ１ｂ、ＦＥＴ２ａ、ＦＥＴ２ｂ、ＦＥＴ３ａ、ＦＥＴ３ｂ  ＦＥＴ、Ｄ１ａ、Ｄ１ｂ、Ｄ２ａ、Ｄ２ｂ、Ｄ３ａ、Ｄ３ｂ  還流ダイオード、ＣＳ１  電流センサ、ＶＨ、ＶＬ、ＶＨ-Ｕ、ＶＨ-Ｖ、ＶＨ-Ｗ、ＶＬ-Ｕ、ＶＬ-Ｖ、ＶＬ-Ｗ、ＶＭ１、ＶＭＭ１、ＶＭＭ１-Ｕ、ＶＭＭ１-Ｖ、ＶＭＭ１-Ｗ、ＶＮ１  電圧端子、Ｇ１ａ、Ｇ１ｂ、Ｇ２ａ、Ｇ２ｂ、Ｇ３ａ、Ｇ３ｂ  ゲート信号、Ｇ１ａ’、Ｇ１ｂ’  相補ゲート信号、Ｍｏｄｅ  モード信号、Ｖｓ１  バッテリ、Ｌ  インダクタ、ＭＧ  電動発電機、Ｌｏａｄ、Ｌｏａｄｄｃ  負荷。
【図１】
0005518004.tif 000002
【図２】
0005518004.tif 000003
【図３】
0005518004.tif 000004
【図４】
0005518004.tif 000005
【図５】
0005518004.tif 000006
【図６】
0005518004.tif 000007
【図７】
0005518004.tif 000008
【図８】
0005518004.tif 000009
【図９】
0005518004.tif 000010
【図１０】
0005518004.tif 000011
【図１１】
0005518004.tif 000012