(57)【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に、ゲート電極を覆うゲート絶縁層を有し、
前記ゲート絶縁層に接し、チャネル形成領域としての機能を有する非晶質半導体層を有し、
前記非晶質半導体層上に、一導電型を付与する不純物元素を含む半導体層を有し、
前記半導体層に接する導電層を有し、
前記導電層の前記半導体層に接する側は、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物であり、
前記非晶質半導体層は、ＮＨ基を有することを特徴とする薄膜トランジスタ。
【請求項２】
絶縁表面を有する基板上に、ゲート電極を覆うゲート絶縁層を有し、
前記ゲート絶縁層に接し、チャネル形成領域としての機能を有する非晶質半導体層を有し、
前記非晶質半導体層上に、一導電型を付与する不純物元素を含む半導体層を有し、
前記半導体層に接する導電層を有し、
前記非晶質半導体層と前記半導体層との間に、非晶質半導体により構成されるバッファ層を有し、
前記導電層の前記半導体層に接する側は、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物であり、
前記非晶質半導体層は、ＮＨ基を有することを特徴とする薄膜トランジスタ。
【請求項３】
請求項１または２において、
前記ＮＨ基は、前記非晶質半導体層に含まれる半導体原子同士を架橋することを特徴とする薄膜トランジスタ。
【請求項４】
請求項１乃至３のいずれか一項において、
前記ＮＨ基の窒素原子は、前記非晶質半導体層の第１の半導体原子、第２の半導体原子、及び水素原子と結合することを特徴とする薄膜トランジスタ。
【請求項５】
請求項１乃至４のいずれか一項において、
前記非晶質半導体層は、二次イオン質量分析法によって計測される酸素濃度が、５×１０１８ｃｍ−３以下であることを特徴とする薄膜トランジスタ。
【請求項６】
絶縁表面を有する基板上に、ゲート電極を覆うゲート絶縁層を有し、
前記ゲート絶縁層に接し、非晶質半導体を含む第１の半導体層を有し、
前記第１の半導体層に積層され、非晶質半導体を含む第２の半導体層を有し、
前記第２の半導体層上に、一導電型を付与する不純物元素を含む半導体層を有し、
前記半導体層に接する導電層を有し、
前記導電層の前記半導体層に接する側は、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物であり、
前記第１の半導体層は、ＮＨ基を有することを特徴とする薄膜トランジスタ。
【請求項７】
請求項６において、
前記ＮＨ基は、前記第１の半導体層に含まれる半導体原子同士を架橋することを特徴とする薄膜トランジスタ。
【請求項８】
請求項６または７において、
前記ＮＨ基の窒素原子は、前記第１の半導体層の第１の半導体原子、第２の半導体原子、及び水素原子と結合することを特徴とする薄膜トランジスタ。
【請求項９】
請求項６乃至８のいずれか一項において、
前記第１の半導体層は、二次イオン質量分析法によって計測される酸素濃度が、５×１０１８ｃｍ−３以下であることを特徴とする薄膜トランジスタ。
【請求項１０】
請求項１乃至９のいずれか一項において、
前記半導体層は、ソース領域又はドレイン領域としての機能を有することを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及びその作製方法、並びに該薄膜トランジスタを用いた半導体装置及び表示装置に関する。
【背景技術】
【０００２】
既に液晶ディスプレイの技術分野において、薄膜トランジスタ（以下、「ＴＦＴ」とも記す。）は広く用いられている。ＴＦＴは電界効果トランジスタの一種であり、チャネルを形成する半導体が薄膜で形成されることからこのような命名がされている。現在では、当該半導体の薄膜としてアモルファスシリコンをチャネル形成領域に用いてＴＦＴを製造する技術が実用化されている。また、非晶質シリコンをチャネル形成領域に用いた薄膜トランジスタにおいて、窒素を１０１５／ｃｍ３以上１０１９／ｃｍ３以下を含むｎ−型の導電型を有する非晶質シリコンを用いることで、非晶質シリコンの光劣化を未然に防ぐことが可能であり、キャリアの移動度の大きな薄膜トランジスタがある（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６４−７３６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、単に非晶質シリコン層の導電型をｎ−型にするだけでは、非晶質シリコン層の物性値が変化したことを示すのみで、必ずしも薄膜トランジスタなどの素子特性を改善するものではない。半導体素子は、半導体中のキャリア（電子または正孔）の流れを意図的に制御して動作させるものであるが、当該キャリアの流れる場所を考慮した上で、非晶質シリコン層の膜質を改善できなければ意味がない。
【０００５】
そこで、本発明の一態様は、欠陥が低減された非晶質半導体層及びその作製方法を提供することを目的とする。または、薄膜トランジスタに代表される半導体素子の動作特性が改善されるように、非晶質半導体層の膜質を制御することを目的とする。または、非晶質半導体層の成膜過程を制御して、ＴＦＴに代表される半導体素子の特性向上を図ることを目的とする。または、薄膜トランジスタのオン電流及び移動度を向上させることを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様は、非晶質半導体層において、ダングリングボンドをＮＨ基で架橋することにより、非晶質半導体層の欠陥を低減することを要旨とする。または、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成することを要旨とする。
【０００７】
非晶質半導体層は、半導体材料ガス（例えば、水素化シリコンガス、フッ化シリコンガスまたは塩化シリコンガス）と希釈ガスとを反応ガスとして用いて形成される。当該反応ガスは、酸素濃度を低減させた超高真空処理室内に導入され、所定の圧力を維持してグロー放電プラズマを生成する。これにより処理室内に置かれた基板に被膜が堆積されるが、堆積初期段階または堆積中に窒素元素及び水素元素、またはＮＨ基を処理室中に導入して被膜の堆積を行い、被膜中の欠陥をＮＨ基で架橋することで、欠陥を低減した非晶質半導体層を形成する。
【０００８】
半導体層のダングリングボンドは、欠陥であり、キャリアの移動を妨げてしまう。しかしながら、ダングリングボンドをＮＨ基で架橋することにより、キャリアの移動経路が形成される。非晶質半導体層は、短距離秩序を有し、結晶格子のように構造に一定の繰り返しパターンがない。このため、ダングリングボンドが多く含まれ、当該ダングリングボンドが多く含まれる領域が欠陥となり、キャリアが捕獲される部位となる。しかしながら、非晶質半導体層のダングリングボンドをＮＨ基で架橋することにより、欠陥準位を低減することが可能である。また、キャリアの移動経路が形成されるため、非晶質半導体層の電気伝導度が上昇する。
【０００９】
非晶質半導体層に含まれる窒素の濃度は、半導体性を保つ濃度であり、且つ電気伝導度が上昇する範囲であることが好ましい。
【００１０】
なお、酸素または窒素等の結晶核の生成を抑制する不純物元素において、シリコン中にあって、キャリアトラップを生成しない不純物元素（例えば、窒素）を選択する。一方、シリコンの配位数を減らし、ダングリングボンドを生成する不純物元素（例えば２配位の酸素）の濃度は低減させる。すなわち、酸素については二次イオン質量分析法によって計測される濃度を５×１０１８ｃｍ−３以下とすることが好ましい。
【００１１】
本発明の一態様である薄膜トランジスタは、半導体を架橋するＮＨ基を含む非晶質半導体層をチャネル形成領域に有する薄膜トランジスタである。また、半導体を架橋するＮＨ基を含む非晶質半導体層を有し、該非晶質半導体層上に従来の非晶質半導体により構成されるバッファ層を有する。当該バッファ層は、非晶質半導体層がゲート絶縁層と接する面とは反対側に設けられ、所謂バックチャネル側に配設される。すなわち、該バッファ層は、ソース領域及びドレイン領域を形成する一対の一導電型の不純物半導体層の間に設けられ、チャネル形成領域として機能する該非晶質半導体層がバックチャネル側において露出しないように設けられる。
【００１２】
なお、本明細書中において、他の計測法が示されていない濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｅｒ）の測定値によるものである。
【００１３】
なお、本明細書中において、オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、Ｎ型のトランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。
【００１４】
また、オフ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、Ｎ型のトランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。
【発明の効果】
【００１５】
本発明の一態様によれば、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成することができる。このような非晶質半導体層を薄膜トランジスタのチャネル形成領域とすることで、オン電流及び電界効果移動度の向上を図ることができる。
【図面の簡単な説明】
【００１６】
【図１】本実施の形態に係る薄膜トランジスタの一例を説明する図である。
【図２】本実施の形態に係る薄膜トランジスタが有する半導体層を説明する図である。
【図３】本実施の形態に係る薄膜トランジスタが有する半導体層を説明する図である。
【図４】本実施の形態に係る薄膜トランジスタが有する半導体層を説明する図である。
【図５】本実施の形態に係る薄膜トランジスタが有する半導体層を説明する図である。
【図６】本実施の形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図７】本実施の形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図８】本実施の形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図９】本実施の形態に係る薄膜トランジスタの作製方法に適用可能な装置を説明する図である。
【図１０】本実施の形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図１１】本実施の形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図１２】本実施の形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図１３】本実施の形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図１４】本実施の形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図１５】本実施の形態に係る薄膜トランジスタの一例を説明する図である。
【図１６】本実施の形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図１７】本実施の形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図１８】本実施の形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図１９】本実施の形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図２０】本実施の形態の薄膜トランジスタを適用可能な電子機器等を説明する図である。
【図２１】本実施の形態の薄膜トランジスタを適用可能な電子機器等を説明する図である。
【図２２】本実施の形態の薄膜トランジスタを適用可能な電子機器等を説明する図である。
【図２３】本実施の形態の薄膜トランジスタを適用可能な電子機器等を説明する図である。
【図２４】本実施の形態の薄膜トランジスタを適用可能な電子機器等を説明する図である。
【図２５】本実施の形態の薄膜トランジスタを適用可能な電子機器等を説明する図である。
【図２６】本実施の形態の薄膜トランジスタを適用可能な電子機器等を説明する図である。
【図２７】本実施の形態の薄膜トランジスタを適用可能な電子機器等を説明する図である。
【図２８】本実施の形態に係る薄膜トランジスタの作製方法の一例を説明する図である。
【図２９】本実施の形態に係る薄膜トランジスタが有する半導体層を説明する図である。
【図３０】本実施の形態に係る薄膜トランジスタが有する半導体層を説明する図である。
【発明を実施するための形態】
【００１７】
以下、実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、開示される発明は以下に示す実施の形態の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００１８】
（実施の形態１）
本実施の形態では、薄膜トランジスタの形態の一例について、図面を参照して説明する。
【００１９】
図１は、本実施の形態にかかる薄膜トランジスタの上面図及び断面図を示す。図１（Ａ）に示す薄膜トランジスタは、基板１００上にゲート電極層１０２を有し、ゲート電極層１０２を覆うゲート絶縁層１０４を有し、ゲート絶縁層１０４上に接して非晶質半導体層１０６を有し、非晶質半導体層１０６上の一部に接してソース領域及びドレイン領域１１０を有する。非晶質半導体層１０６は、ゲート絶縁層１０４側の非晶質半導体層１０６ａと、ソース領域及びドレイン領域１１０側の非晶質半導体層１０６ｂとを有する。また、ソース領域及びドレイン領域１１０上に接して配線層１１２を有する。配線層１１２はソース電極及びドレイン電極を構成する。配線層１１２上には、保護層として機能する絶縁層１１４を有する。また、各層は所望の形状にパターン形成されている。
【００２０】
なお、図１に示す薄膜トランジスタは、液晶表示装置や発光装置等に代表される表示装置の画素部に設けられる画素トランジスタに適用することができる。そのため、図示した例では、絶縁層１１４に開口部が設けられ、絶縁層１１４上に画素電極層１１６が設けられ、画素電極層１１６と配線層１１２の一方とが接続されている。
【００２１】
また、ソース電極及びドレイン電極の一方は、Ｕ字型（またはコの字型、馬蹄型）の形状で設けられ、これがソース電極及びドレイン電極の他方を囲い込んでいる。ソース電極とドレイン電極との距離はほぼ一定に保たれている（図１（Ｂ）を参照）。
【００２２】
薄膜トランジスタのソース電極及びドレイン電極を上記した形状とすることで、該薄膜トランジスタのチャネル幅を大きくすることができ、電流量が増大する。また、電気的特性のばらつきを低減することができる。更には、作製工程におけるマスクパターンのずれによる信頼性の低下を抑制することができる。ただし、本実施の形態はこれに限定されず、ソース電極及びドレイン電極の一方は必ずしもＵ字型でなくともよい。
【００２３】
ここで、本実施の形態の主要な特徴の一つである非晶質半導体層１０６について説明する。非晶質半導体層１０６は、薄膜トランジスタのチャネル形成領域として機能する。非晶質半導体層１０６において、ダングリングボンドを架橋したＮＨ基を有することを特徴とする。非晶質半導体層は、短距離秩序を有し、結晶格子のように構造に一定の繰り返しパターンがない。このため、ダングリングボンドが多く含まれ、当該ダングリングボンドが多く含まれる領域が欠陥となり、キャリアが捕獲される部位となると共に、電気伝導度の低下が生じる。このため、薄膜トランジスタのオン電流及び電界効果移動度の低減の原因となる。しかしながら、本実施の形態の非晶質半導体層１０６は、当該ダングリングボンドがＮＨ基で架橋され、ダングリングボンドの数が低減している。即ち、欠陥準位が低減している。また、ダングリングボンドをＮＨ基で架橋することにより形成された結合部がキャリアの通路となるため、従来の非晶質半導体層と比較して、電気伝導度が上昇する。この結果、薄膜トランジスタのチャネル形成領域に本実施の形態に示す非晶質半導体層を用いることで、薄膜トランジスタのオン電流及び電界効果移動度を上昇させることができる。
【００２４】
なお、非晶質半導体層のダングリングボンドをＮＨ基で架橋するとは、ＮＨ基の異なる結合手が、非晶質半導体層の異なる半導体元素とそれぞれ結合することをいう。このため、Ｎ原子の第１の結合手はＨ原子と結合し、Ｎ原子の第２の結合手は第１の半導体原子と結合し、Ｎ原子の第３の結合手は第２の半導体原子と結合する。即ち、Ｎ原子は、第１の半導体原子、第２の半導体原子、及びＨ原子と結合する。
【００２５】
なお、本実施の形態では、非晶質半導体層１０６において、ゲート絶縁層１０４側の非晶質半導体層１０６ａが、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層であり、ソース領域及びドレイン領域１１０側の非晶質半導体層１０６ｂが、従来のダングリングボンドを架橋したＮＨ基を有さない非晶質半導体層である形態を示す。薄膜トランジスタにおいては、電界効果移動度及びオン電流を上昇させるためには、ゲート絶縁層側の非晶質半導体層において、欠陥が少なく、電気伝導度が高いことが好ましい。このため、少なくとも、非晶質半導体層１０６ａが、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層であることが好ましい。非晶質半導体層１０６ａは、５ｎｍ以上６０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下の厚さで形成することが好ましい。また、非晶質半導体層１０６ｂは、３０ｎｍ以上２００ｎｍ以下の厚さで形成することが好ましい。また、薄膜トランジスタにおいては、オフ電流を低減させるためには、ソース領域及びドレイン領域側の非晶質半導体層を電気伝導度が低い非晶質半導体層で形成することが好ましい。このため、非晶質半導体層１０６ｂが、従来のダングリングボンドを架橋したＮＨ基を有さない非晶質半導体層としてもよい。したがって、本実施の形態に示す薄膜トランジスタは、電界効果移動度及びオン電流が高く、オフ電流が低い。
【００２６】
本実施の形態では、非晶質半導体層１０６を非晶質半導体層１０６ａ、非晶質半導体層１０６ｂの２層に分けて示したが、非晶質半導体層１０６を、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体で形成してもよい。即ち、非晶質半導体層１０６ａを形成する非晶質半導体のみで非晶質半導体層１０６を形成してもよい。ダングリングボンドを架橋したＮＨ基を有する非晶質半導体は、欠陥準位が低く、キャリアが捕獲されにくい。このため、当該非晶質半導体層を薄膜トランジスタのチャネル形成領域に用いることで、オン電流及び電界効果移動度を高めることが可能である。
【００２７】
なお、ここで酸素または窒素等の不純物元素において、シリコン中にあってキャリアトラップを生成しない不純物元素（例えば、窒素）を選択する。一方、シリコンの配位数を減らし、ダングリングボンドを生成する不純物元素（例えば２配位の酸素）の濃度は低減させる。従って、非晶質半導体層の酸素濃度を低減させるとよい。具体的には、酸素については二次イオン質量分析法によって計測される濃度を５×１０１８ｃｍ−３以下とするとよい。
【００２８】
また、非晶質半導体層の窒素の濃度は、半導体性を保つ濃度であり、且つ電気伝導度が上昇する範囲であることが好ましい。窒素の濃度が高すぎると、半導体性が低下し、絶縁性が増してしまい、チャネル形成領域として機能しない。また、窒素の濃度が低すぎると、従来の非晶質半導体層と同様となり、電気伝導度が上昇しない。
【００２９】
また、上記のような非晶質半導体層に含まれる複数のダングリングボンドを、窒素、代表的にはＮＨ基で架橋すると、キャリアが流れやすくなるモデルについて、以下に示す。
【００３０】
ここでは、図２に示すように、Ｓｉ原子のダングリングボンドがＨ原子１９１で終端された欠陥１９２を有するシリコン層において、ダングリングボンドのペア１組がＯ原子１９３で架橋されたモデル（モデル１）と、図３に示すように、Ｓｉ原子のダングリングボンドがＨ原子１９１ａで終端された欠陥１９２を有するシリコン層において、ダングリングボンドのペア１組がＮＨ基１９４で架橋されたモデル（モデル２）とのそれぞれにおいて、ｎ型キャリアの伝導に寄与する準位（即ち、伝導帯における最低準位）であるアモルファスシリコン層のＬＵＭＯ（最低非占有軌道）のシミュレーションを行った。シミュレーション用のソフトウェアとしては、密度汎関数理論を用いた第１原理計算ソフトウェアを用いている。なお、図３において、ＮＨ基１９４は窒素原子１９５及び水素原子１９１ｂで示している。また、線の交点はシリコン原子を示し、線はシリコン原子の結合手を示している。さらに、酸素原子及びＮＨ基の有効性を評価するため、酸素原子またはＮＨ基で架橋されたダングリングボンド以外のダングリングボンドは、全て水素原子で終端した。
【００３１】
モデル１を用いて行った計算の結果について図４に示し、モデル２を用いて行った計算の結果について図５に示す。
【００３２】
図４においては、Ｓｉ原子をＯ原子で架橋した領域及びその周辺における波動関数の形状を示しており、領域１９６及び領域１９７は、互いに位相が正または負であり、且つ絶対値が等しい領域を示している。図５においては、Ｓｉ原子をＮＨ基で架橋した領域及びその周辺における波動関数の形状を示しており、領域１９８及び領域１９９は、それぞれは位相が正または負であり、且つ絶対値が等しい領域を示している。
【００３３】
図４から、Ｓｉ原子のダングリングボンドをＯ原子で架橋した場合は、波動関数の絶対値と位相が等しい領域（例えば、領域１９６ａ、１９６ｂ）が途切れているため、キャリアが流れにくくなっていることが分かる。即ち、アモルファスシリコン層中に酸素が含まれていると、キャリアの移動を妨げる結合ができ、アモルファスシリコン層のキャリア移動度が低下することが分かる。
【００３４】
一方、図５から、Ｓｉ原子のダングリングボンドをＮＨ基で架橋した場合は、波動関数の絶対値と位相が等しい領域１９８が、Ｓｉ原子のダングリングボンドと、当該Ｓｉ原子に隣接するＳｉ原子のダングリングボンドの両方に繋がっているため、キャリアが流れやすくなっていることがわかる。即ち、アモルファスシリコン層中にＮＨ基が含まれていると、結晶粒界においてキャリアの移動が容易となる結合ができ、アモルファスシリコン層のキャリア移動度が上昇することがわかる。また、薄膜トランジスタの移動度が上昇すると考えられる。
【００３５】
以上のことから、非晶質半導体層において、ダングリングボンドをＮＨ基で架橋することで、当該結合が、キャリアが移動可能な結合となり、非晶質半導体層のキャリア移動度を高めることができる。また、非晶質半導体層の酸素濃度を低減することにより、欠陥におけるキャリアの移動を阻害する結合を低減することができる。
【００３６】
非晶質半導体層において、酸素濃度を低減し、窒素の濃度を制御することで、さらにはＮＨ基を有せしめることで、欠陥を低減し、キャリア移動度を向上させることができる。また、当該非晶質半導体層をチャネル形成領域に用いることで、薄膜トランジスタの電界効果移動度及びオン電流を上昇させることができる。
【００３７】
また、ソース領域及びドレイン領域１１０を形成する一導電型を付与する不純物元素が添加された半導体層に、非晶質半導体層１０６ａと同様に、ダングリングボンドがＮＨ基で架橋された非晶質半導体層を用いてもよい。この場合、ダングリングボンドがＮＨ基で架橋された非晶質半導体層にドナーまたはアクセプターとなる不純物元素が含まれる。ソース領域及びドレイン領域１１０を形成する一導電型を付与する不純物元素が添加された半導体層において、ＮＨ基によりダングリングボンドが架橋されることにより、欠陥を低減し、一導電型を付与する不純物元素が添加された半導体層のキャリア移動度を高めることが可能である。この結果、抵抗率の低いソース領域及びドレイン領域を形成することができる。
【００３８】
次に、図１に示す薄膜トランジスタの作製方法について説明する。薄膜トランジスタではｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができるため、好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
【００３９】
まず、基板１００上にゲート電極層１０２を形成する（図６（Ａ）を参照）。
【００４０】
基板１００としては、絶縁表面を有する基板が好ましく、代表的には、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。基板１００がマザーガラスの場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）から第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（例えば、２２００ｍｍ×２４００ｍｍ）のものを用いることができるのみならず、第９世代（例えば、２４００ｍｍ×２８００ｍｍ）、第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものをも用いることができる。
【００４１】
ゲート電極層１０２は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。アルミニウムを用いる場合には、タンタルを添加して合金化したＡｌ−Ｔａ合金を用いるとヒロックが抑制されるため、好ましい。また、ネオジムを添加して合金化したＡｌ−Ｎｄ合金を用いると、抵抗を低減しつつヒロックを抑制することができるため、更に好ましい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体層やＡｇＰｄＣｕ合金を用いてもよい。例えば、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造とすることが好ましい。電気的抵抗が低い層上にバリア層として機能する金属層が積層されることで、電気的抵抗が低く、且つ金属層から非晶質半導体層への金属元素の拡散を防止することができる。または、窒化チタン層とモリブデン層とから構成される二層の積層構造、または厚さ５０ｎｍのタングステン層と厚さ５００ｎｍのアルミニウムとシリコンの合金からなる層と厚さ３０ｎｍの窒化チタン層とを積層した三層の積層構造としてもよい。また、三層の積層構造とする場合には、第１の導電層のタングステン層に代えて窒化タングステン層を用いてもよいし、第２の導電層のアルミニウムとシリコンの合金からなる層に代えてアルミニウムとチタンの合金からなる層を用いてもよいし、第３の導電層の窒化チタン層に代えてチタン層を用いてもよい。例えば、アルミニウム−ネオジム合金からなる層上にモリブデン層を積層して形成すると、耐熱性に優れ、且つ電気的に低抵抗な導電層を形成することができる。
【００４２】
ゲート電極層１０２は、基板１００上に、スパッタリング法または真空蒸着法を用いて上記した材料により導電層を形成し、該導電層上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電層をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極層１０２と、基板１００との密着性向上及び下地への拡散を防ぐバリアメタルとして、上記の金属材料の窒化物層を、基板１００と、ゲート電極層１０２との間に設けてもよい。ここでは、基板１００上に導電層を形成し、フォトマスクを用いて形成したレジストマスクによりエッチングする。
【００４３】
なお、ゲート電極層１０２の側面は、テーパー形状とすることが好ましい。ゲート電極層１０２上には、後の工程で非晶質半導体層及び配線層を形成するので、段差の箇所における配線切れ防止のためである。ゲート電極層１０２の側面をテーパー形状にするためには、レジストマスクを後退させつつエッチングを行えばよい。例えば、エッチングガスに酸素ガスを含ませることでレジストマスクを後退させつつエッチングを行うことが可能である。
【００４４】
また、ゲート電極層１０２を形成する工程によりゲート配線（走査線）も同時に形成することができる。更には、画素部が有する容量線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極層１０２とは別に設けてもよい。
【００４５】
次に、ゲート電極層１０２を覆ってゲート絶縁層１０４を形成する（図６（Ｂ）を参照）。ゲート絶縁層１０４は、ＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層または窒化酸化シリコン層を単層でまたは積層して形成することができる。また、ゲート絶縁層１０４は、ＣＶＤ法を用いて形成する場合、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚの高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までの高周波電力、代表的には６０ＭＨｚの高周波電力を用いたプラズマＣＶＤ法を用いて形成することができる。また、ゲート絶縁層１０４は、高周波数（１ＧＨｚ程度）のマイクロ波プラズマＣＶＤ装置を用いて形成することが好ましい。マイクロ波プラズマＣＶＤ装置を用いてゲート絶縁層１０４を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。また、ゲート絶縁層１０４を酸化窒化シリコン層により形成することで、トランジスタの閾値電圧の変動を抑制することができる。
【００４６】
なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００４７】
次に、非晶質半導体層１０６の形成方法について説明する。非晶質半導体層１０６は、５ｎｍ以上６０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下の厚さで形成するとよい。
【００４８】
また、上記したように、非晶質半導体層１０６は、ダングリングボンドがＮＨ基で架橋されている。ＮＨ基によってダングリングボンドが架橋された非晶質半導体層１０６は、例えば、酸素濃度を低くし、窒素濃度を酸素濃度よりも高くして、非晶質半導体層を形成することで得られる。ここで、窒素濃度は酸素濃度よりも一桁以上高いことが好ましい。より具体的には、ゲート絶縁層１０４と非晶質半導体層１０６の界面における、二次イオン質量分析法によって計測される酸素の濃度を５×１０１８ｃｍ−３以下とする。また、酸素濃度を低く抑えて、窒素濃度を酸素濃度よりも高くして形成する手段としては、以下に示すものが挙げられる。
【００４９】
酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする異なる手段の一は、非晶質半導体層１０６の形成直前の処理室内に、多量の窒素を存在させることである。非晶質半導体層を形成する直前の処理室内に多量の窒素を存在させるためには、ゲート絶縁層１０４の形成後、非晶質半導体層１０６の形成前に、ゲート絶縁層１０４の表面に窒素を含むガス（代表的には、アンモニア、クロロアミン、フルオロアミン等のＮＨ結合を有するガス、窒素ガス等）を吹きかけ、処理室及びゲート絶縁層１０４に窒素を吸着させればよい。更には、処理室内に窒素を含むガスを導入した後、プラズマを発生させてもよい。
【００５０】
または、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする異なる手段の一は、非晶質半導体層１０６に接するゲート絶縁層１０４に、高濃度に窒素を含ませることである。ゲート絶縁層１０４に高濃度に窒素を含ませるために、ゲート絶縁層１０４を窒化シリコン層により形成する。さらには、窒化シリコン層の原料として窒素を有するガス（代表的には、アンモニア、クロロアミン、フルオロアミン等のＮＨ結合を有するガス、窒素ガス等）を用い、当該ガスを処理室内に導入させるとよい。なお、この手段については実施の形態２にて説明する。
【００５１】
または、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする異なる手段の一は、非晶質半導体層１０６の形成に用いる処理室（チャンバー）の内壁を、高濃度に窒素を含む層により覆うことである。高濃度に窒素を含む層として、例えば窒化シリコン層が挙げられる。さらには、窒化シリコン層の原料として窒素を含有するガス（代表的には、窒素ガス、アンモニア、クロロアミン、フルオロアミン等のＮＨ結合を有するガス等）を用い、当該ガスを処理室内に吸着させるとよい。なお、処理室（チャンバー）内壁を覆う高濃度に窒素を含む層は、ゲート絶縁層１０４と同時に形成することで、工程の簡略化ができるため好ましい。また、この場合には、ゲート絶縁層１０４の形成に用いる処理室（チャンバー）と非晶質半導体層１０６の形成に用いる処理室（チャンバー）が同一のものとなるため、装置が小型化される。なお、この手段については実施の形態３にて説明する。
【００５２】
または、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする異なる手段の一は、非晶質半導体層１０６の形成に用いるガスに含まれる酸素の濃度を低く抑え、窒素の濃度を高くすることである。さらには、窒素を含有するガス（代表的には、アンモニア、クロロアミン、フルオロアミン等のＮＨ結合を有するガス、窒素ガス）を用いるとよい。なお、この手段については実施の形態４にて説明する。
【００５３】
または、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする異なる手段の一は、非晶質半導体層１０６の形成に用いるガスに含まれる酸素の濃度を低く抑えて、非晶質半導体層を形成した後、非晶質半導体層に窒素を添加することである。代表的には、非晶質半導体層を形成した後、処理室内に窒素を含むガス（代表的には、アンモニア、クロロアミン、フルオロアミン等のＮＨ結合を有するガス、窒素ガス及び水素ガスの混合ガス等）を導入し、プラズマを発生させて、非晶質半導体層中にＮＨ結合を形成させ、ダングリングボンドをＮＨ基で架橋する。なお、この手段については実施の形態５にて説明する。
【００５４】
なお、本実施の形態では上記手段の一を用いてもよいし、これらを組み合わせて用いてもよい。本実施の形態では、ゲート絶縁層１０４は窒化シリコン層上に酸化窒化シリコン層を積層した構造とし、処理室内に窒素を含有するガス（ここではアンモニア）を供給し、ゲート絶縁層１０４を窒素を含有するガスに曝すことで、処理室及びゲート絶縁層１０４に窒素を吸着させる（図６（Ｃ）を参照）。
【００５５】
ここで、ゲート絶縁層１０４、非晶質半導体層１０６並びにソース領域及びドレイン領域１１０の形成の一例について詳細に説明する。これらの層はＣＶＤ法等を用いて形成する。また、ゲート絶縁層１０４は、窒化シリコン層上に酸化窒化シリコン層を設けた積層構造とする。このような構造とすることで、窒化シリコン層により基板中に含まれる電気的特性に影響を及ぼす元素（基板がガラスである場合にはナトリウム等の元素）が、非晶質半導体層１０６等に侵入することを防止することができる。図９は、これらを形成するに際して用いるＣＶＤ装置の模式図を示す。
【００５６】
図９に示すプラズマＣＶＤ装置１６１は、ガス供給手段１５０及び排気手段１５１に接続されている。
【００５７】
図９に示すプラズマＣＶＤ装置１６１は、処理室１４１と、ステージ１４２と、ガス供給部１４３と、シャワープレート１４４と、排気口１４５と、上部電極１４６と、下部電極１４７と、交流電源１４８と、温度制御部１４９と、を具備する。
【００５８】
処理室１４１は剛性のある素材で形成され、内部を真空排気できるように構成されている。処理室１４１には、上部電極１４６と下部電極１４７が備えられている。なお、図９では、容量結合型（平行平板型）の構成を示しているが、異なる二以上の高周波電力を印加して処理室１４１の内部にプラズマを生成できるものであれば、誘導結合型など他の構成を適用してもよい。
【００５９】
図９に示すプラズマＣＶＤ装置により処理を行う際には、所定のガスをガス供給部１４３から供給する。供給されたガスは、シャワープレート１４４を通って、処理室１４１に導入される。上部電極１４６と下部電極１４７に接続された交流電源１４８により、高周波電力が印加されて処理室１４１内のガスが励起され、プラズマが生成される。また、真空ポンプに接続された排気口１４５によって、処理室１４１内のガスが排気されている。また、温度制御部１４９によって、被処理物を加熱しながらプラズマ処理することができる。
【００６０】
ガス供給手段１５０は、反応ガスが充填されるシリンダ１５２、圧力調整弁１５３、ストップバルブ１５４、マスフローコントローラ１５５などで構成されている。処理室１４１内において、上部電極１４６と基板１００との間には、板状に加工され、複数の細孔が設けられたシャワープレート１４４を有する。上部電極１４６の内部は中空構造を有し、上部電極１４６に供給される反応ガスは、上部電極１４６の内部を経て、シャワープレート１４４の細孔から処理室１４１内に供給される。
【００６１】
処理室１４１に接続される排気手段１５１は、真空排気と、反応ガスを流す場合において処理室１４１内を所定の圧力に保持するように制御する機能が含まれている。排気手段１５１の構成としては、バタフライバルブ１５６、コンダクタンスバルブ１５７、ターボ分子ポンプ１５８、ドライポンプ１５９などが含まれる。バタフライバルブ１５６とコンダクタンスバルブ１５７を並列に配置する場合には、バタフライバルブ１５６を閉じてコンダクタンスバルブ１５７を動作させることで、反応ガスの排気速度を制御して処理室１４１の圧力を所定の範囲に保つことができる。また、コンダクタンスの大きいバタフライバルブ１５６を開くことで高真空排気が可能となる。
【００６２】
なお、処理室１４１を１０−５Ｐａよりも低い圧力まで超高真空排気する場合には、クライオポンプ１６０を併用することが好ましい。その他、到達真空度として超高真空まで排気する場合には、処理室１４１の内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを設けても良い。
【００６３】
なお、図９に示すように、処理室１４１の全体を覆って層が形成（被着）されるようにプレコート処理を行うと、処理室（チャンバー）内壁に付着した不純物元素、または処理室（チャンバー）内壁を構成する元素が被処理物（素子）に混入することを防止することができる。本実施の形態では、プレコート処理を行ってシリコン層を形成すればよく、例えば、非晶質シリコン層等を形成すればよい。ただし、この層には酸素が含まれないことが好ましい。
【００６４】
ゲート絶縁層１０４の形成から一導電型を付与する不純物元素を含む半導体層１０９（不純物半導体層ともいう。）の形成までについて、図１０を参照して以下に説明する。なお、ゲート絶縁層１０４は、窒化シリコン層上に酸化窒化シリコン層を積層して形成する。
【００６５】
まず、ゲート電極層１０２が形成された基板をＣＶＤ装置の処理室１４１内にて加熱し、窒化シリコン層を形成するために、窒化シリコン層の堆積に用いる材料ガスを処理室１４１内に導入する（図１０の予備処理４０１）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して安定させる。処理室１４１内の圧力を１００Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力３７０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの窒化シリコン層を形成する。その後、ＳｉＨ４の導入のみを停止して数秒後にプラズマの放電を停止させる（図１０のＳｉＮ形成４０２）。処理室内にＳｉＨ４が存在する状態でプラズマの放電を停止させると、シリコンを主成分とする粒状物または粉状物が形成され、歩留まりを低下させる原因となるためである。なお、ＳｉＮ形成４０２において、窒化シリコン層の堆積に用いる材料ガスとして、Ｎ２またはＮＨ３の少なくとも一方を用いればよい。
【００６６】
なお、処理室内に導入するガスの流量は、処理室の容積に応じて適宜設定することが好ましい。
【００６７】
次に、窒化シリコン層の堆積に用いた材料ガスを排気し、酸化窒化シリコン層の形成に用いる材料ガスを処理室１４１内に導入する（図１０のガス置換４０３）。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｎ２Ｏの流量を１２００ｓｃｃｍとし、材料ガスを導入して安定させる。処理室内の圧力を４０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力５０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの酸化窒化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１０のＳｉＯＮ形成４０４）。
【００６８】
上記の工程により、窒化珪素層及び酸化窒化珪素層が積層されたゲート絶縁層１０４を形成することができる。ゲート絶縁層１０４の形成後、基板１００を処理室１４１から搬出する（図１０のｕｎｌｏａｄ４０５）。
【００６９】
基板１００を処理室１４１から搬出した後、処理室１４１に、例えばＮＦ３ガスを導入し、処理室１４１内をクリーニングする（図１０のクリーニング処理４０６）。その後、処理室１４１に非晶質シリコン層を形成する処理を行う（図１０のプレコート処理４０７）。この処理は、後に説明する非晶質半導体層１０５の形成と同様に行うが、水素は処理室１４１内に導入してもよいし、導入しなくてもよい。この処理により、処理室１４１の内壁に非晶質シリコン層が形成される。または、窒化シリコン層によりプレコート処理を行ってもよい。この場合の処理は、ゲート絶縁層１０４を形成する処理と同様である。その後、基板１００を処理室１４１内に搬入する（図１０のｌｏａｄ４０８）。
【００７０】
次に、処理室内及びゲート絶縁層１０４に窒素を吸着させるために、窒素を含有するガスを処理室に供給する（ここでは、フラッシュ処理という。）。ここでは、ゲート絶縁層１０４の表面をアンモニアガスに曝すことで窒素を吸着させる（図１０のフラッシュ処理４０９）。また、アンモニアガスには水素ガスを含ませてもよい。または、アンモニアガスの代わりに窒素ガス及び水素ガスを用いてもよい。または、アンモニアガス及び窒素ガスを用いてもよい。ここでは、一例として、処理室１４１内の圧力は概ね２０Ｐａ〜３０Ｐａ、基板の温度は２８０℃とし、処理時間は６０秒間とするとよい。また、フラッシュ処理の後に、処理室内を減圧または加圧して圧力を制御して、処理室１４１内の窒素の量を制御してもよい。なお、本工程の処理ではアンモニアガスに曝すのみであるが、プラズマ処理を行ってもよい。その後、これらのガスを排気し、非晶質半導体層１０５の形成に用いる材料ガスを処理室１４１内に導入する（図１０のガス置換４１０）。
【００７１】
次に、窒素が吸着されたゲート絶縁層１０４上の全面に非晶質半導体層１０５ａ、１０５ｂを積層して非晶質半導体層１０５を形成する。非晶質半導体層１０５ａ、１０５ｂは、後の工程でパターン形成されて非晶質半導体層１０６ａ、１０６ｂとなるものである。まず、非晶質半導体層１０５ａ、１０５ｂの堆積に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を２８０ｓｃｃｍ、Ｈ２の流量を３００ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力６０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍの非晶質半導体層１０５ａ、ここではアモルファスシリコン層を形成することができる。当該工程において、フラッシュ処理により処理室内及びゲート絶縁層１０４に吸着されたアンモニアガスがプラズマ放電により分解され、ＮＨ基が生成される。また、非晶質半導体層が堆積される際に、非晶質半導体層に含まれる異なるダングリングボンドをＮＨ基によって架橋することができる。なお、処理室に窒素を含有するガスとして、窒素ガスを導入した場合は、プラズマ放電により、当該窒素ガスと、非晶質半導体層の原料ガスである水素ガスとが反応しＮＨ基を生成する。また、当該ＮＨ基が非晶質半導体層に含まれる異なるダングリングボンドを架橋する。
【００７２】
なお、処理室内の窒素を含むガス、ここではアンモニアガスが非晶質半導体層１０５ａの生成に消費された後は、非晶質半導体層１０５ｂが形成される。非晶質半導体層１０５ｂを形成した後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１０のａ−Ｓｉ層形成４１１）。その後、これらのガスを排気し、一導電型を付与する不純物元素を含む半導体層１０９の堆積に用いるガスを導入する（図１０のガス置換４１４）。
【００７３】
本実施の形態において、非晶質半導体層を形成する前に、処理室に窒素を含有するガスが供給されている。プラズマ放電を行うことで、窒素を含有するガスからＮＨ基が形成される。また、上記したように、ＮＨ基はアモルファスシリコン層に含まれるダングリングボンドを架橋する。このため、窒素を含有するガスを供給した処理室において、ゲート絶縁層１０４上に非晶質半導体層１０５ａを形成することで、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成することができる。
【００７４】
次に、非晶質半導体層１０５上の全面に一導電型を付与する不純物元素を含む半導体層１０９を形成する。一導電型を付与する不純物元素を含む半導体層１０９は、後の工程でパターン形成されてソース領域及びドレイン領域１１０となるものである。まず、一導電型を付与する不純物元素を含む半導体層１０９の堆積に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して安定させる。処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力６０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍの一導電型を付与する不純物元素を含む半導体層１０９として、リンを含むアモルファスシリコン層を形成することができる。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１０の不純物半導体層形成４１５）。その後、これらのガスを排気する（図１０の排気４１６）。
【００７５】
なお、一導電型を付与する不純物元素を含む半導体層１０９として、非晶質半導体層１０６と同様に、ダングリングボンドをＮＨ基で架橋した半導体層を用いてもよい。この場合、非晶質半導体層１０６の形成方法において、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスを用いることで、ダングリングボンドがＮＨ基で架橋され、且つ一導電型を付与する不純物元素を含む半導体層を形成することができる。
【００７６】
また、一導電型を付与する不純物元素を含む半導体層１０９の原料ガスとして、シランガスでＰＨ３を希釈した混合ガスを用いてもよい。
【００７７】
以上説明したように、一導電型を付与する不純物元素を含む半導体層１０９までを形成することができる（図７（Ａ）を参照）。
【００７８】
次に、一導電型を付与する不純物元素を含む半導体層１０９上に導電層１１１を形成する。
【００７９】
導電層１１１は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極層１０２に用いることができるアルミニウム−ネオジム合金等）により形成してもよい。一導電型を付与する不純物元素を添加した結晶性シリコンを用いてもよい。一導電型を付与する不純物元素が添加された結晶性シリコンと接する側の層を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物で挟んだ積層構造としてもよい。例えば、導電層１１１として、アルミニウム層をモリブデン層で挟んだ三層の積層構造とするとよい。
【００８０】
導電層１１１は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。また、導電層１１１は、銀、金または銅等の導電性ナノペーストを、スクリーン印刷法またはインクジェット法等を用いて配置し、焼成することで形成しても良い。
【００８１】
次に、導電層１１１上に第１のレジストマスク１３１を形成する（図７（Ｂ）を参照）。第１のレジストマスク１３１は厚さの異なる二の領域を有し、多階調マスクを用いて形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数が低減し、作製工程数が減少するため好ましい。本実施の形態において、非晶質半導体層のパターンを形成する工程と、ソース領域とドレイン領域を分離する工程において、多階調マスクを用いて形成したレジストマスクを用いることができる。
【００８２】
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
【００８３】
図１１（Ａ−１）及び図１１（Ｂ−１）は、代表的な多階調マスクの断面図を示す。図１１（Ａ−１）にはグレートーンマスク１８０を示し、図１１（Ｂ−１）にはハーフトーンマスク１８５を示す。
【００８４】
図１１（Ａ−１）に示すグレートーンマスク１８０は、透光性を有する基板１８１上に、遮光層により形成された遮光部１８２、及び遮光層のパターンにより設けられた回折格子部１８３で構成されている。
【００８５】
回折格子部１８３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドットまたはメッシュ等を有することで、光の透過率を制御する。なお、回折格子部１８３に設けられるスリット、ドットまたはメッシュは周期的なものであってもよいし、非周期的なものであってもよい。
【００８６】
透光性を有する基板１８１としては、石英等を用いることができる。遮光部１８２及び回折格子部１８３を構成する遮光層は、金属を用いて形成すればよく、好ましくはクロムまたは酸化クロム等により設けられる。
【００８７】
グレートーンマスク１８０に露光するための光を照射した場合、図１１（Ａ−２）に示すように、遮光部１８２に重畳する領域における透光率は０％となり、遮光部１８２または回折格子部１８３が設けられていない領域における透光率は１００％となる。また、回折格子部１８３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドットまたはメッシュの間隔等により調整可能である。
【００８８】
図１１（Ｂ−１）に示すハーフトーンマスク１８５は、透光性を有する基板１８６上に、半透光層により形成された半透光部１８７、及び遮光層により形成された遮光部１８８で構成されている。
【００８９】
半透光部１８７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等を用いて形成することができる。遮光部１８８は、グレートーンマスクの遮光層と同様の金属を用いて形成すればよく、好ましくはクロムまたは酸化クロム等により設けられる。
【００９０】
ハーフトーンマスク１８５に露光するための光を照射した場合、図１１（Ｂ−２）に示すように、遮光部１８８に重畳する領域における透光率は０％となり、遮光部１８８または半透光部１８７が設けられていない領域における透光率は１００％となる。また、半透光部１８７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類または形成する厚さ等により、調整可能である。
【００９１】
多階調マスクを用いて露光して現像を行うことで、厚さの異なる領域を有するレジストマスクを形成することができる。
【００９２】
次に、第１のレジストマスク１３１を用いて非晶質半導体層１０５、一導電型を付与する不純物元素を含む半導体層１０９、及び導電層１１１をエッチングする。この工程により、非晶質半導体層１０５、一導電型を付与する不純物元素を含む半導体層１０９及び導電層１１１を素子毎に分離する（図７（Ｃ）を参照）。
【００９３】
次に、第１のレジストマスク１３１を後退させて第２のレジストマスク１３２を形成する。レジストマスクの後退には、酸素プラズマによるアッシングを用いればよい。
【００９４】
次に、第２のレジストマスク１３２を用いて導電層１１１をエッチングし、配線層１１２を形成する（図８（Ａ）を参照）。配線層１１２は、ソース電極及びドレイン電極を構成する。導電層１１１のエッチングは、ウエットエッチングを用いることが好ましい。ウエットエッチングにより、導電層が等方的にエッチングされる。その結果、導電層の側面は第２のレジストマスク１３２よりも内側に後退し、配線層１１２が形成される。従って、配線層１１２の側面と、エッチングされた一導電型を付与する不純物元素を含む半導体層１０９の側面は一致せず、配線層１１２の側面の外側に、ソース領域及びドレイン領域１１０の側面が形成される。配線層１１２は、ソース電極及びドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線と配線層２１２とは別に設けてもよい。
【００９５】
次に、第２のレジストマスク１３２が形成された状態で、非晶質半導体層１０５ｂの一部及び一導電型を付与する不純物元素を含む半導体層１０９をエッチングして、非晶質半導体層１０６ｂ、並びにソース領域及びドレイン領域１１０を形成する（図８（Ｂ）を参照）。
【００９６】
次に、第２のレジストマスク１３２が形成された状態で、ドライエッチングを行うとよい。ここで、ドライエッチングの条件は、露出している非晶質半導体層１０６ｂ表面にダメージが入らず、且つ非晶質半導体層１０６ｂに対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体層１０６ｂ表面にほとんどダメージを与えず、且つ非晶質半導体層１０６ｂの露出している部分の厚さがほとんど減少しない条件を用いる。エッチングガスとしては、塩素系ガス、フッ素系ガス（代表的にはＣＦ４）、または窒素ガスを用い、代表的にはＣｌ２ガスを用いる。また、エッチング方法については特に限定はなく、ＩＣＰ方式、ＣＣＰ方式、ＥＣＲ方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）方式等を用いることができる。
【００９７】
ここで、用いることのできるドライエッチング条件の一例として、Ｃｌ２ガスの流量を１００ｓｃｃｍ、チャンバー内の圧力を０．６７Ｐａ、下部電極温度を−１０℃とし、上部電極のコイルに２０００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板１００側には電力を投入せず０Ｗ（すなわち、無バイアス）として、３０秒間のエッチングを行う。チャンバー内壁の温度は約８０℃とすることが好ましい。
【００９８】
次に、第２のレジストマスク１３２が形成された状態で、プラズマ処理を行い、第２のレジストマスク１３２を除去する。プラズマ処理の代表例としては、水プラズマ処理を用いるとよい。
【００９９】
水プラズマ処理は、反応空間に水蒸気（Ｈ２Ｏ蒸気）に代表される、水を主成分とするガスを導入し、プラズマを生成して、行うことができる。水プラズマにより第２のレジストマスク１３２を除去することができる。また、水プラズマ処理、あるいは、大気に曝した後に水プラズマ処理を行うことで、露出している非晶質半導体層１０６ｂ表面上に酸化層が形成される場合もある。
【０１００】
なお、水プラズマ処理を用いることなく露出している非晶質半導体層１０６ｂ表面にダメージが入らず、且つ非晶質半導体層１０６ｂに対するエッチングレートが低い条件でドライエッチングを行ってもよい。
【０１０１】
上記したように、一対のソース領域及びドレイン領域１１０を形成した後に、非晶質半導体層１０６ｂにダメージを与えない条件で更なるドライエッチングを行うことで、露出した非晶質半導体層１０６ｂ表面上に存在する残渣などの不純物元素を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、第２のレジストマスク１３２を除去することもできる。水プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、オン電流を向上させ、電気的特性のばらつきを低減することができる。
【０１０２】
なお、プラズマ処理等の工程は上記の順番に限定されず、第２のレジストマスク１３２を除去した後に、無バイアスでのエッチングや、プラズマ処理を行ってもよい。
【０１０３】
以上の工程により本実施の形態に係る薄膜トランジスタを作製することができる（図８（Ｂ）を参照）。本実施の形態に係る薄膜トランジスタは、液晶表示装置に代表される表示装置の画素におけるスイッチングトランジスタに適用することができる。そのため、この薄膜トランジスタを覆って、開口部を有する絶縁層１１４を形成する（図８（Ｃ）を参照）。この開口部において配線層１１２の一方と接続されるように絶縁層１１４上に画素電極層１１６を形成する。この開口部は、フォトリソグラフィ法により形成することができる。また、配線層１１２によって、薄膜トランジスタのソース電極及びドレイン電極が構成される。このようにして、図１に示す表示装置の画素におけるスイッチングトランジスタを作製することができる。
【０１０４】
なお、絶縁層１１４は、ゲート絶縁層１０４と同様に形成することができる。絶縁層１１４は、大気中に浮遊する有機物、金属または水蒸気等の汚染源となりうる不純物元素の侵入を防ぐことができるよう、緻密な窒化シリコン層により設けることが好ましい。
【０１０５】
なお、画素電極層１１６は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。画素電極層１１６は、シート抵抗が１００００Ω／□以下であって、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１０６】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはこれらの２種以上の共重合体等が挙げられる。
【０１０７】
画素電極層１１６は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等を用いて形成することができる。
【０１０８】
画素電極層１１６は、配線層１１２等と同様に、フォトリソグラフィ法を用いてエッチングを行い、パターン形成すればよい。
【０１０９】
なお、図示していないが、絶縁層１１４と画素電極層１１６との間に、スピンコーティング法等により形成した有機樹脂からなる絶縁層を有していても良い。
【０１１０】
以上、本実施の形態にて説明したように、オン電流が高く、オフ電流が低い薄膜トランジスタを得ることができる。
【０１１１】
（実施の形態２）
本実施の形態では、図１に示す薄膜トランジスタの作製方法であって、実施の形態１とは異なるものについて説明する。本実施の形態では、実施の形態１と同様に、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成する。ただし、非晶質半導体層に窒素を含ませる手段が異なる。
【０１１２】
本実施の形態では、非晶質半導体層に接するゲート絶縁層を窒化シリコン層により形成することで、非晶質半導体層の窒素濃度を制御しＮＨ基でダングリングボンドが架橋された非晶質半導体層を形成する。ゲート絶縁層１０４の形成から一導電型を付与する不純物元素を含む半導体層１０９の形成までについて、図１２を参照して以下に説明する。
【０１１３】
まず、ゲート電極層１０２が形成された基板をＣＶＤ装置の処理室（チャンバー）内にて加熱し、窒化シリコン層を形成するために、窒化シリコン層の形成に用いる材料ガスを処理室内に導入する（図１２の予備処理４０１）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して安定させる。処理室内の圧力を１００Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力３７０Ｗの出力によりプラズマ放電を行うことで、約３００ｎｍの窒化シリコン層を形成する。その後、ＳｉＨ４の供給のみを停止して数秒後にプラズマの放電を停止させる（図１２のＳｉＮ形成４０２）。なお、ＳｉＮ形成４０２において、窒化シリコン層の堆積に用いる材料ガスとして、Ｎ２またはＮＨ３の少なくとも一方を用いればよい。
【０１１４】
次に、窒化シリコン層の堆積に用いた材料ガスを排気し、非晶質半導体層１０５の形成に用いる材料ガスを処理室内に導入する（図１２のガス置換４１０）。
【０１１５】
次に、ゲート絶縁層１０４上の全面に非晶質半導体層１０５ａ、１０５ｂを積層して非晶質半導体層１０５を形成する。非晶質半導体層１０５ａ、１０５ｂは、後の工程でパターン形成されて非晶質半導体層１０６ａ、１０６ｂとなるものである。まず、非晶質半導体層１０５ａ、１０５ｂの形成に用いる材料ガスを処理室内に導入する。ここでは、一例として、ＳｉＨ４の流量を２８０ｓｃｃｍ、Ｈ２の流量を３００ｓｃｃｍとして材料ガスを導入して安定させる。理室内の圧力を１７０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力６０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍの非晶質半導体層１０５ａ、ここではアモルファスシリコン層を形成することができる。当該工程において、ＳｉＮ層形成の際に処理室内に導入されたアンモニアガスがプラズマ放電により解離しＮＨ基となる。なお、ＳｉＮ層形成の際に材料ガスとして窒素ガスを導入した場合は、プラズマ放電により、当該窒素ガスと、非晶質半導体層の原料ガスである、水素ガスとが反応しＮＨ基を生成する。さらには、非晶質半導体層が堆積される際に非晶質半導体層に含まれる異なるダングリングボンドをＮＨ基によって架橋することができる。
【０１１６】
なお、処理室内の窒素を含むガス、ここではアンモニアガス及び窒素ガスが非晶質半導体層１０５ａの生成に消費された後は、非晶質半導体層１０５ｂが形成される。非晶質半導体層１０５ｂを形成した後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の供給のみを停止し、その数秒後にプラズマの放電を停止させる（図１２のａ−Ｓｉ層形成４１１）。その後、これらのガスを排気し、一導電型を付与する不純物元素を含む半導体層１０９の堆積に用いるガスを導入する（図１２のガス置換４１４）。
【０１１７】
本実施の形態において、ゲート絶縁層を形成する処理室には窒素を含有するガスが供給されている。上記したように、ＮＨ基は非晶質半導体層に含まれるダングリングボンドを架橋する。このため、窒素を含有するガスを供給した処理室において、ゲート絶縁層１０４上に非晶質半導体層１０５ａを形成することで、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成することができる。
【０１１８】
次に、非晶質半導体層１０５上の全面に一導電型を付与する不純物元素を含む半導体層１０９を形成する。一導電型を付与する不純物元素を含む半導体層１０９は、後の工程でパターン形成されて、ソース領域及びドレイン領域１１０となるものである。まず、一導電型を付与する不純物元素を含む半導体層１０９の形成に用いる材料ガスを処理室内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して安定させる。処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力６０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍの一導電型を付与する不純物元素を含む半導体層を形成することができる。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１２の不純物半導体層形成４１５）。その後、これらのガスを排気する（図１２の排気４１６）。
【０１１９】
上記説明したように、少なくとも非晶質半導体層に接するゲート絶縁層を窒化シリコン層により形成することで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くすることができ、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成することができる。
【０１２０】
（実施の形態３）
本実施の形態では、図１に示す薄膜トランジスタの作製方法であって、実施の形態１及び実施の形態２とは異なるものについて説明する。本実施の形態では、実施の形態１及び実施の形態２と同様に、ＮＨ基でダングリングボンドが架橋された非晶質半導体層を形成する。ただし、非晶質半導体層に窒素を含ませる手段が異なる。
【０１２１】
本実施の形態では、非晶質半導体層の堆積前に処理室内をクリーニングし、その後窒化シリコン層によりチャンバー内壁を覆うことで非晶質半導体層に窒素を含ませて、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする。ゲート絶縁層１０４の形成から一導電型を付与する不純物元素を含む半導体層１０９の形成までについて、図１３を参照して以下に説明する。
【０１２２】
まず、ゲート電極層１０２が形成された基板をＣＶＤ装置の処理室内（チャンバー内）にて加熱し、窒化シリコン層を形成するために、窒化シリコン層の形成に用いる材料ガスを処理室内に導入する（図１３の予備処理４０１）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を１００Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力３７０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの窒化シリコン層を形成する。その後、ＳｉＨ４の導入のみを停止して数秒後にプラズマの放電を停止させる（図１３のＳｉＮ形成４０２）。なお、ＳｉＮ形成４０２において、窒化シリコン層の堆積に用いる材料ガスとして、Ｎ２またはＮＨ３の少なくとも一方を用いればよい。
【０１２３】
次に、窒化シリコン層の堆積に用いた材料ガスを排気し、酸化窒化シリコン層の形成に用いる材料ガスを処理室内に導入する（図１３のガス置換４０３）。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｎ２Ｏの流量を１２００ｓｃｃｍとし、材料ガスを導入して安定させ、処理室内の圧力を４０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力５０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの酸化窒化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１３のＳｉＯＮ形成４０４）。
【０１２４】
上記の工程により、ゲート絶縁層１０４を形成することができる。ゲート絶縁層１０４の形成後、基板１００を処理室１４１から搬出する（図１３のｕｎｌｏａｄ４０５）。
【０１２５】
次に、基板１００を処理室１４１から搬出後、処理室１４１にＮＦ３ガスを導入し、処理室内をクリーニングする（図１３のクリーニング処理４０６）。その後、ゲート絶縁層１０４と同様に窒化シリコン層を形成する処理を行う（図１３のプレコート処理４２１）。この処理により、処理室１４１の内壁に窒化シリコン層が形成される。また、処理室内に導入する窒素を含有する気体として、代表的にはアンモニア、クロロアミン、フルオロアミン等のＮＨ結合を有するガス、窒素ガス等を用いることができる。
【０１２６】
その後、基板１００を処理室１４１に搬入し、非晶質半導体層１０５ａ、１０５ｂの堆積に用いる材料ガスを処理室内に導入する（図１３のｌｏａｄ４０８）。
【０１２７】
次に、ゲート絶縁層１０４上の全面に非晶質半導体層１０５ａ、１０５ｂを積層して非晶質半導体層１０５を形成する。非晶質半導体層１０５ａ、１０５ｂは、後の工程でパターン形成されて非晶質半導体層１０６ａ、１０６ｂとなるものである。まず、非晶質半導体層１０５ａ、１０５ｂの形成に用いる材料ガスを処理室内に導入する。ここでは、一例として、ＳｉＨ４の流量を２８０ｓｃｃｍ、Ｈ２の流量を３００ｓｃｃｍとして材料ガスを導入して安定させる。処理室内の圧力を１７０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力６０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍの非晶質半導体層１０５ａ、ここでは、アモルファスシリコン層を形成することができる。当該工程において、処理室内にプレコート処理において導入されたアンモニアガスがプラズマ放電により解離しＮＨ基となる。また、プレコート処理において導入された窒素ガスと、非晶質半導体層の原料ガスである、水素ガスとがプラズマ放電により反応しＮＨ基を生成する。さらには、非晶質半導体層が堆積される際に非晶質半導体層の異なるダングリングボンドをＮＨ基によって架橋することができる。
【０１２８】
なお、処理室内の窒素を含むガス、ここではアンモニアガス及び窒素ガスが非晶質半導体層１０５ａの生成に消費された後は、非晶質半導体層１０５ｂが形成される。非晶質半導体層１０５ｂを形成した後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の供給のみを停止し、その数秒後にプラズマの放電を停止させる（図１３のａ−Ｓｉ層形成４１１）。その後、これらのガスを排気し、一導電型を付与する不純物元素を含む半導体層１０９の形成に用いるガスを導入する（図１３のガス置換４１４）。
【０１２９】
本実施の形態においては、処理室内に保護層として窒化シリコン層が形成されているため、当該保護層がプラズマに曝されることにより、非晶質半導体層１０５ａに窒素を含ませる。上記したように、ＮＨ基はアモルファスシリコン層に含まれるダングリングボンドを架橋する。このため、窒素を含有するガスを用いてプレコート処理を行った処理室において、ゲート絶縁層１０４上に非晶質半導体層１０５ａを形成することで、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成することができる。
【０１３０】
次に、非晶質半導体層１０５上の全面に一導電型を付与する不純物元素を含む半導体層１０９を形成する。一導電型を付与する不純物元素を含む半導体層１０９は、後の工程でパターン形成されてソース領域及びドレイン領域１１０となるものである。まず、一導電型を付与する不純物元素を含む半導体層１０９の堆積に用いる材料ガスを処理室内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して安定させる。処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力６０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍの一導電型を付与する不純物元素を含む半導体層を形成することができる。その後、窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１３の不純物半導体層形成４１５）。その後、これらのガスを排気する（図１３の排気４１６）。
【０１３１】
上記説明したように、少なくとも非晶質半導体層を形成する直前に処理室の内壁を窒化シリコン層で覆うことで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くすることが可能であり、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成することができる。
【０１３２】
また、処理室の内壁を窒化シリコン層で覆うことで、処理室の内壁を構成する元素等が非晶質半導体層に混入することをも防ぐことができる。
【０１３３】
なお、上記の説明では、窒化シリコン層上に酸化窒化シリコン層を積層してゲート絶縁層１０４を形成したため、ゲート絶縁層１０４の形成後にクリーニング処理とプレコート処理を行う形態について説明したが、本実施の形態は、実施の形態２と組み合わせて実施してもよい。すなわち、ゲート絶縁層１０４を窒化シリコン層により形成し、ゲート絶縁層１０４の形成がプレコート処理を兼ねていてもよい。ゲート絶縁層１０４の形成がプレコート処理を兼ねることで、工程が簡略化し、スループットを向上させることができる。
【０１３４】
（実施の形態４）
本実施の形態では、図１に示す薄膜トランジスタの作製方法であって、実施の形態１乃至実施の形態３とは異なるものについて説明する。本実施の形態では、実施の形態１と同様に、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成する。ただし、非晶質半導体層に窒素を含ませる手段が異なる。
【０１３５】
本実施の形態では、非晶質半導体層の堆積初期、または非晶質半導体層の堆積時のガスに窒素を含有する気体を混入させることで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする。ゲート絶縁層１０４の形成から一導電型を付与する不純物元素を含む半導体層１０９の形成までについて、図１４を参照して以下に説明する。
【０１３６】
まず、ゲート電極層１０２が形成された基板をＣＶＤ装置の処理室内（チャンバー内）にて加熱し、窒化シリコン層の堆積に用いる材料ガスを処理室内に導入する（図１４の予備処理４０１）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して安定させる。処理室内の圧力を１００Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力３７０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの窒化シリコン層を形成する。その後、ＳｉＨ４の導入のみを停止して数秒後にプラズマの放電を停止させる（図１４のＳｉＮ形成４０２）。なお、ＳｉＮ形成４０２において、窒化シリコン層の堆積に用いる材料ガスとして、Ｎ２またはＮＨ３の少なくとも一方を用いればよい。
【０１３７】
次に、窒化シリコン層の堆積に用いた材料ガスを排気し、酸化窒化シリコン層の形成に用いる材料ガスを処理室内に導入する（図１４のガス置換４０３）。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｎ２Ｏの流量を１２００ｓｃｃｍとし、材料ガスを導入して安定させる。処理室内の圧力を４０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力５０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの酸化窒化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１４のＳｉＯＮ形成４０４）。その後、これらのガスを排気し、非晶質半導体層１０５の形成に用いるガスを導入する（図１４のガス置換４２２）。
【０１３８】
次に、ゲート絶縁層１０４上の全面に非晶質半導体層１０５ａ、１０５ｂを積層して非晶質半導体層１０５を形成する。非晶質半導体層１０５ａ、１０５ｂは、後の工程でパターン形成されて非晶質半導体層１０６ａ、１０６ｂとなるものである。ここでは、一例として、ＳｉＨ４の流量を２８０ｓｃｃｍ、Ｈ２の流量を３００ｓｃｃｍ、ＮＨ３（Ｈ２希釈）の流量を２０ｓｃｃｍとして材料ガスを処理室に導入して安定させ、処理室内の圧力を１７０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力６０Ｗの出力によりプラズマ放電を行う。その後、ＮＨ３（Ｈ２希釈）の流量のみを０ｓｃｃｍとして非晶質半導体層を成長させて、約５０ｎｍの非晶質半導体層１０５ａ、ここでは、アモルファスシリコン層を形成することができる。当該工程において、ＳｉＮ層形成の際に処理室内に導入されたアンモニアガスがプラズマ放電により解離しＮＨ基となる。さらには、非晶質半導体層が堆積される際に、当該ＮＨ基が非晶質半導体層の異なるダングリングボンドを架橋することができる。なお、処理室に窒素を含有するガスとして、窒素ガスを導入した場合は、プラズマ放電により、当該窒素ガスと、非晶質半導体層の原料ガスである、水素ガスとが反応しＮＨ基を生成する。また、当該ＮＨ基が非晶質半導体層に含まれる異なるダングリングボンドを架橋する。
【０１３９】
なお、処理室内の窒素を含むガス、ここではアンモニアガス及び窒素ガスが非晶質半導体層１０５ａの生成に消費された後は、非晶質半導体層１０５ｂが形成される。非晶質半導体層１０５ｂを形成した後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１４のａ−Ｓｉ層形成４２３）。その後、これらのガスを排気し、一導電型を付与する不純物元素を含む半導体層１０９の形成に用いるガスを導入する（図１４のガス置換４１４）。
【０１４０】
なお、窒素を含むガスを処理室内に導入した後、流量を０ｓｃｃｍとするタイミングは、図１４のａ−Ｓｉ層形成４２３の破線１７１で示すように、非晶質半導体層の堆積中期でもよい。この場合、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層１０５ａと、ダングリングボンドを架橋したＮＨ基を有しない非晶質半導体層１０５ｂとの２層になる。
【０１４１】
さらには、図１４のａ−Ｓｉ層形成４２３の破線１７２で示すように、非晶質半導体層の堆積中に、窒素を含むガスを処理室に導入していても良い。この場合、非晶質半導体層１０５は、非晶質半導体層１０５ｂを有さず、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層１０５ａの１層となる。
【０１４２】
上記破線１７１、１７２で示す窒素を含むガスの導入方法を用いる場合は、非晶質半導体層が絶縁性とならないように、窒素を含むガスの流量及び濃度を制御することが好ましい。
【０１４３】
本実施の形態において、非晶質半導体層１０５の堆積時のガスには窒素を含有するガスが含まれている。プラズマ放電を行うことで、窒素を含有するガスからＮＨ基が形成される。上記したように、ＮＨ基はアモルファスシリコン層に含まれるダングリングボンドを架橋する。このため、窒素を含有するガスを供給した処理室において、ゲート絶縁層１０４上に非晶質半導体層１０５ａを形成することで、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成することができる。
【０１４４】
次に、非晶質半導体層１０５上全面に一導電型を付与する不純物元素を含む半導体層１０９を形成する。一導電型を付与する不純物元素を含む半導体層１０９は、後の工程でパターン形成されてソース領域及びドレイン領域１１０となるものである。まず、一導電型を付与する不純物元素を含む半導体層１０９の形成に用いる材料ガスを処理室内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して安定させる。処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力６０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍの一導電型を付与する不純物元素を含む半導体層１０９を形成することができる。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の導入のみを停止し、その数秒後にプラズマの放電を停止させる（図１４の不純物半導体層形成４１５）。その後、これらのガスを排気する（図１４の排気４１６）。
【０１４５】
上記説明したように、非晶質半導体層の堆積初期または堆積時のガスに窒素を含ませることで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くすることが可能であり、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成することができる。
【０１４６】
（実施の形態５）
本実施の形態では、図１に示す薄膜トランジスタの作製方法であって、実施の形態１乃至実施の形態４とは異なるものについて説明する。本実施の形態では、実施の形態１乃至実施の形態４と同様に、ＮＨ基でダングリングボンドが架橋された非晶質半導体層を形成する。ただし、非晶質半導体層に窒素を含ませる手段が異なる。
【０１４７】
本実施の形態では、非晶質半導体層を形成した後、窒素を含むプラズマ処理をして、非晶質半導体層に窒素を含ませて、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする。ゲート絶縁層１０４の形成から一導電型を付与する不純物元素を含む半導体層１０９の形成までについて、図２８を参照して以下に説明する。
【０１４８】
実施の形態４と同様に、予備処理４０１からＳｉＯＮ形成４０４を行い、ゲート電極層１０２及びゲート絶縁層１０４を形成する。
【０１４９】
次に、実施の形態１と同様にガス置換４１０及びａ−Ｓｉ層形成４１１を行い、ゲート絶縁層１０４上に非晶質半導体層１０５を形成する。
【０１５０】
次に、窒素を含むガスを処理室内に導入した後、プラズマを発生させる（図２８のプラズマ処理４２４）。ここでは、一例として、ＮＨ３を導入し、処理室内の圧力を１００Ｐａ以上、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力５００Ｗ以下の出力としてプラズマ放電を行うことで、非晶質半導体層を窒素プラズマ処理することができる。当該工程において、処理室内に導入したアンモニアガスがプラズマ放電により解離しＮＨ基となる。また、当該プラズマ放電により非晶質半導体層をプラズマ処理して、非晶質半導体層に含まれる異なるダングリングボンドをＮＨ基で架橋することができる。なお、アンモニアガスの代わりに、窒素ガス及び水素ガスを処理室に導入しても良い。または、処理室にアンモニアガス及び窒素ガスを導入してもよい。
【０１５１】
この後、処理室内にＳｉＨ４及びＨ２を導入して、さらに非晶質半導体層を形成してもよい。
【０１５２】
その後、これらのガスを排気し、一導電型を付与する不純物元素を含む半導体層１０９の形成に用いるガスを導入する（図２８のガス置換４１４）。
【０１５３】
次に、非晶質半導体層１０５上の全面に一導電型を付与する不純物元素を含む半導体層１０９を形成する（図２８の不純物半導体層形成４１５）。その後、これらのガスを排気する（図２８の排気４１６）。
【０１５４】
上記説明したように、非晶質半導体層を形成した後、窒素プラズマ処理を行うことで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くすることが可能であり、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成することができる。
【０１５５】
（実施の形態６）
本実施の形態では、本実施の形態に係る薄膜トランジスタの形態の一例について、図面を参照して説明する。本実施の形態では、多階調マスクを用いることなく薄膜トランジスタを形成する。
【０１５６】
図１５は、本実施の形態にかかる薄膜トランジスタの上面図及び断面図を示す。図１５（Ａ）に示す薄膜トランジスタは、基板２００上にゲート電極層２０２を有し、ゲート電極層２０２を覆ってゲート絶縁層２０４を有し、ゲート絶縁層２０４上に接して非晶質半導体層２０６を有し、非晶質半導体層２０６上の一部に接してソース領域及びドレイン領域２１０を有する。非晶質半導体層２０６は、ゲート絶縁層２０４側の非晶質半導体層２０６ａと、ソース領域及びドレイン領域２１０側の非晶質半導体層２０６ｂとを有する。また、ゲート絶縁層２０４、並びにソース領域及びドレイン領域２１０上に接する配線層２１２を有する。配線層２１２はソース電極及びドレイン電極を構成する。配線層２１２上には、保護層として機能する絶縁層２１４を有する。また、各層は所望の形状にパターン形成されている。
【０１５７】
なお、図１５に示す薄膜トランジスタは、図１に示す薄膜トランジスタと同様に、液晶表示装置や発光装置等に代表される表示装置の画素部に設けられる画素トランジスタに適用することができる。そのため、図示した例では、絶縁層２１４には開口部が設けられ、絶縁層２１４上には画素電極層２１６が設けられ、画素電極層２１６と配線層２１２の一方とが接続されている。
【０１５８】
また、ソース電極及びドレイン電極の一方は、Ｕ字型（またはコの字型、馬蹄型）の形状で設けられ、これがソース電極及びドレイン電極の他方を囲い込んでいる。ソース電極とドレイン電極との距離はほぼ一定に保たれている（図１５（Ｂ）を参照）。
【０１５９】
薄膜トランジスタのソース電極及びドレイン電極を上記した形状とすることで、該薄膜トランジスタのチャネル幅を大きくすることができ、電流量が増大する。また、電気的特性のばらつきを低減することができる。更には、作製工程におけるマスクパターンのずれによる信頼性の低下を抑制することができる。ただし、本実施の形態はこれに限定されず、ソース電極及びドレイン電極の一方は必ずしもＵ字型でなくともよい。
【０１６０】
本実施の形態における非晶質半導体層２０６は、実施の形態１における非晶質半導体層１０６と同様の特徴を有し、同様の材料及び方法により形成することができる。また、実施の形態２乃至実施の形態５に示す方法により形成してもよい。従って、本実施の形態では非晶質半導体層２０６の形成に関する詳細な説明は省略する。
【０１６１】
図１５に示す薄膜トランジスタの作製方法について説明する。薄膜トランジスタではｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
【０１６２】
まず、基板２００上にゲート電極層２０２を形成する（図１６（Ａ）を参照）。
【０１６３】
基板２００としては、実施の形態１における基板１００と同様のものを用いることができる。
【０１６４】
ゲート電極層２０２は、実施の形態１におけるゲート電極層１０２と同様の材料及び方法により形成することができる。
【０１６５】
次に、ゲート電極層２０２を覆ってゲート絶縁層２０４を形成する（図１６（Ｂ）を参照）。ゲート絶縁層２０４は、実施の形態１におけるゲート絶縁層１０４と同様の材料及び方法により形成することができる。
【０１６６】
ここで、ゲート絶縁層２０４に窒素を供給する処理を行ってもよい（図１６（Ｃ）を参照）。窒素を供給する処理として、実施の形態１にて説明したゲート絶縁層２０４をアンモニアガスに曝す処理が挙げられる。
【０１６７】
次に、ゲート絶縁層２０４上に非晶質半導体層２０５、及び一導電型を付与する不純物元素を含む半導体層２０９を形成する（図１７（Ａ）を参照）。その後、一導電型を付与する不純物元素を含む半導体層２０９上に第１のレジストマスク２３１を形成する（図１７（Ｂ）を参照）。
【０１６８】
非晶質半導体層２０５は、実施の形態１における非晶質半導体層１０５と同様に形成することができる。一導電型を付与する不純物元素を含む半導体層２０９は、実施の形態１における一導電型を付与する不純物元素を含む半導体層１０９と同様に形成することができる。
【０１６９】
なお、非晶質半導体層２０５は、実施の形態２乃至実施の形態４にて説明した方法により形成してもよい。図１７（Ａ）においては、非晶質半導体層２０５ａ、２０５ｂを積層して非晶質半導体層２０５を形成する。なお、非晶質半導体層２０５ａ、２０５ｂは、後の工程でパターン形成されて非晶質半導体層２０６ａ、２０６ｂとなるものである。
【０１７０】
次に、第１のレジストマスク２３１を用いて非晶質半導体層２０５及び一導電型を付与する不純物元素を含む半導体層２０９をエッチングして島状の半導体層を形成する（図１７（Ｃ）を参照）。その後、第１のレジストマスク２３１を除去する（図１８（Ａ）を参照）。
【０１７１】
次に、エッチングされた非晶質半導体層２０５、及び一導電型を付与する不純物元素を含む半導体層２０９を覆って導電層２１１を形成する（図１８（Ｂ）を参照）。導電層２１１は、導電層１１１と同様の材料及び方法により形成することができる。その後、導電層２１１上に第２のレジストマスク２３２を形成する（図１８（Ｃ）を参照）。
【０１７２】
次に、第２のレジストマスク２３２を用いて導電層２１１をエッチングして配線層２１２を形成する（図１９（Ａ）を参照）。配線層２１２は、ソース電極及びドレイン電極を構成する。導電層２１１のエッチングは、ウエットエッチングを用いることが好ましい。ウエットエッチングにより、導電層の側面が選択的にエッチングされる。その結果、導電層の側面は第２のレジストマスク２３２よりも内側に後退し、配線層２１２が形成される。配線層２１２は、ソース電極及びドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線と配線層２１２とは別に設けてもよい。
【０１７３】
次に、第２のレジストマスク２３２を用いて非晶質半導体層２０５の一部と、一導電型を付与する不純物元素を含む半導体層２０９をエッチングする（図１９（Ｂ）を参照）。以上の工程までで非晶質半導体層２０６、並びにソース領域及びドレイン領域２１０が形成される。なお、配線層２１２の側面と、エッチングされた一導電型を付与する不純物元素を含む半導体層２０９の側面は一致せず、配線層２１２の側面の外側に、ソース領域及びドレイン領域２１０の側面が形成される。
【０１７４】
次に、実施の形態１と同様に第２のレジストマスク２３２が形成された状態で、非晶質半導体層２０６にダメージが入らず、且つバッファ層を構成する非晶質半導体層２０６に対するエッチングレートが低い条件でドライエッチングを行うとよい。更には、水プラズマ処理により第２のレジストマスク２３２を除去するとよい（図１９（Ｃ）を参照）。
【０１７５】
以上の工程により本実施の形態に係る薄膜トランジスタを作製することができる。本実施の形態に係る薄膜トランジスタは、実施の形態１にて説明した薄膜トランジスタと同様に、液晶表示装置に代表される表示装置の画素におけるスイッチングトランジスタに適用することができる。そのため、この薄膜トランジスタを覆って、絶縁層２１４を形成する。絶縁層２１４には、配線層２１２の一方に達するように開口部が形成されている。この開口部は、フォトリソグラフィ法により形成することができる。その後、当該開口部を介して配線層２１２の一方と接続されるように、絶縁層２１４上に画素電極層２１６を設ける。また、配線層２１２によって、薄膜トランジスタのソース電極及びドレイン電極が構成される。このようにして図１５に示す表示装置の画素におけるスイッチングトランジスタを作製することができる。
【０１７６】
なお、絶縁層２１４は、実施の形態１における絶縁層１１４と同様に形成することができる。また、画素電極層２１６は、実施の形態１における画素電極層１１６と同様に形成することができる。
【０１７７】
なお、図示していないが、絶縁層２１４と画素電極層２１６との間に、スピンコーティング法等により形成した有機樹脂層からなる絶縁層を有していても良い。
【０１７８】
以上、本実施の形態にて説明したように、オン電流が高く、オフ電流が低い薄膜トランジスタを、多階調マスクを用いることなく得ることができる。
【０１７９】
（実施の形態７）
本実施の形態では、表示装置の一形態として、実施の形態６で示す薄膜トランジスタを有する液晶表示装置について、以下に示す。ここでは、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について、図２０乃至図２２を用いて説明する。ＶＡ型とは、液晶パネルの液晶分子の配列を制御する方式の一種をいう。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。
【０１８０】
図２０及び図２１は、ＶＡ型液晶表示装置の画素構造を示している。図２１は本実施の形態で示す画素構造の平面図であり、図２１中に示す切断線Ｙ−Ｚに対応する断面構造を図２０に表している。以下の説明では図２０及び図２１を参照して説明する。
【０１８１】
本形態で示す画素構造は、基板２５０上に設けられた一つの画素が複数の画素電極２６０、２６２を有し、それぞれの画素電極２６０、２６２に平坦化層２５８及び絶縁層２５７を介して薄膜トランジスタ２６４、２６５が接続されている。各薄膜トランジスタ２６４、２６５は、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極２６０、２６２に印加する信号を、独立して制御する構成を有している。
【０１８２】
画素電極２６０は、開口部２５９において、配線２５５を介して薄膜トランジスタ２６４と接続されている。また、画素電極２６２は、開口部２６３において、配線２５６を介して薄膜トランジスタ２６５と接続している。薄膜トランジスタ２６４のゲート電極２５２と、薄膜トランジスタ２６５のゲート電極２５３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線２５４は、薄膜トランジスタ２６４と薄膜トランジスタ２６５で共通して用いられている。薄膜トランジスタ２６４及び薄膜トランジスタ２６５は実施の形態６で示す方法を用いて作製することができる。
【０１８３】
画素電極２６０と画素電極２６２の形状は異なっており、スリット２６１によって分離されている。画素電極２６２は、Ｖ字型に広がる画素電極２６０の外側を囲むように形成されている。画素電極２６０と画素電極２６２に印加する電圧のタイミングを、薄膜トランジスタ２６４及び薄膜トランジスタ２６５により異ならせることで、液晶の配向を制御している。ゲート電極２５２とゲート電極２５３には異なるゲート信号を与えることで、薄膜トランジスタ２６４と薄膜トランジスタ２６５の動作タイミングを異ならせることができる。また、画素電極２６０及び画素電極２６２上に配向膜２７２が形成されている。
【０１８４】
対向基板２５１には、遮光層２６６、着色層２６７、対向電極２６９が形成されている。また、着色層２６７と対向電極２６９の間には平坦化層２６８が形成され、液晶の配向乱れを防いでいる。また、対向電極２６９上に配向膜２７１が形成される。図２２に対向基板２５１側の画素構造を示す。対向電極２６９は異なる画素間で共通化され、スリット２７０を有する。スリット２７０と、画素電極２６０及び画素電極２６２のスリット２６１とを交互に配置することで、斜め電界を発生させて液晶の配向を制御することができる。その結果、液晶が配向する方向を場所によって異ならせることができ、視野角を拡げることができる。
【０１８５】
ここでは、基板、着色層、遮光層、及び平坦化層で、カラーフィルターを構成する。なお、遮光層、平坦化層の何れか一方、または両方は、基板上に形成されていなくともよい。
【０１８６】
また、着色層は、可視光の波長範囲のうち、任意の波長範囲の光の成分を優先的に透過させる機能を有する。通常は、赤色波長範囲の光、青色波長範囲の光、及び緑色波長範囲の光、それぞれを優先的に透過させる着色層を組み合わせて、カラーフィルターに用いることが多い。しかしながら、着色層の組み合わせに関しては、これに限られない。
【０１８７】
画素電極２６０と対向電極２６９が液晶層２７３を挟持することで、第１の液晶素子が形成されている。また、画素電極２６２と対向電極２６９が液晶層２７３を挟持することで、第２の液晶素子が形成されている。また、一画素に第１の液晶素子と第２の液晶素子が設けられたマルチドメイン構造である。
【０１８８】
なお、ここでは、液晶表示装置として、ＶＡ型の液晶表示装置を示したが、本実施の形態はこれに限定されない。すなわち、実施の形態６に示す薄膜トランジスタを用いて形成した素子基板を、ＦＦＳ型の液晶表示装置、ＩＰＳ型の液晶表示装置、ＴＮ型の液晶表示装置またはその他の液晶表示装置に用いることができる。
【０１８９】
また、上記の説明では実施の形態６にて作製した薄膜トランジスタを用いたが、実施の形態１乃至実施の形態５のいずれかにて作製した薄膜トランジスタを用いてもよい。
【０１９０】
以上説明したように、液晶表示装置を作製することができる。本実施の形態の液晶表示装置は、オン電流が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）であり、且つ消費電力の低い液晶表示装置を作製することができる。
【０１９１】
（実施の形態８）
本実施の形態では、表示装置の一形態として、実施の形態６で示す薄膜トランジスタを有する発光表示装置について、以下に示す。ここでは、発光表示装置が有する画素の構成について説明する。図２３（Ａ）に、画素の平面図を示し、図２３（Ｂ）に図２３（Ａ）中の切断線Ａ−Ｂに対応する断面構造を示す。
【０１９２】
発光表示装置として、本実施の形態ではエレクトロルミネッセンスを利用する発光素子を有する表示装置を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって大別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。また、ここでは、薄膜トランジスタの作製工程として実施の形態６を用いたが、これに限定されず、実施の形態１乃至実施の形態５のいずれかに示す作製方法により作製したものであってもよい。
【０１９３】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０１９４】
無機ＥＬ素子は、素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらに発光層を誘電体層で挟み込んだものを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０１９５】
図２３（Ａ）及び図２３（Ｂ）において、第１の薄膜トランジスタ２８１ａは画素電極への信号の入力を制御するためのスイッチング用の薄膜トランジスタであり、第２の薄膜トランジスタ２８１ｂは発光素子２８２への電流または電圧の供給を制御するための駆動用の薄膜トランジスタに相当する。
【０１９６】
第１の薄膜トランジスタ２８１ａのゲート電極は走査線２８３ａに、ソース領域及びドレイン領域の一方は、信号線２８４ａに接続され、ソース領域及びドレイン領域の他方は配線２８４ｂを介して第２の薄膜トランジスタ２８１ｂのゲート電極２８３ｂに接続される。また、第２の薄膜トランジスタ２８１ｂのソース領域及びドレイン領域の一方は電源線２８５ａに接続され、ソース領域及びドレイン領域の他方は配線２８５ｂを介して発光素子の画素電極（陰極２８８）に接続される。第２の薄膜トランジスタ２８１ｂのゲート電極、ゲート絶縁層、及び電源線２８５ａで容量素子を構成し、第１の薄膜トランジスタ２８１ａのソース領域及びドレイン領域の他方は容量素子に接続されている。
【０１９７】
なお、容量素子は、第１の薄膜トランジスタ２８１ａがオフのときに第２の薄膜トランジスタ２８１ｂのゲート電極とソース電極の間の電位差、またはゲート電極とドレイン電極の間の電位差（以下、ゲート電圧という。）を保持するための容量素子に相当し、これらは必ずしも設けなくてもよい。
【０１９８】
本実施の形態では、第１の薄膜トランジスタ２８１ａ及び第２の薄膜トランジスタ２８１ｂはｎチャネル型薄膜トランジスタで形成されるが、これらの一方または双方をｐチャネル型の薄膜トランジスタで形成されてもよい。
【０１９９】
第１の薄膜トランジスタ２８１ａ及び第２の薄膜トランジスタ２８１ｂ上には絶縁層２８５が形成され、絶縁層２８５上に平坦化層２８６が形成され、平坦化層２８６及び絶縁層２８５に開口部が形成され、該開口部において配線２８５ｂに接続する陰極２８８が形成される。平坦化層２８６は、アクリル樹脂、ポリイミド、ポリアミドなどの有機樹脂またはシロキサンポリマーを用いて形成されることが好ましい。該開口部においては、陰極２８８が凹凸を有するため、当該領域を覆い、且つ開口部を有する隔壁２９１を設ける。隔壁２９１の開口部において陰極２８８と接するように、ＥＬ層２８９が形成され、ＥＬ層２８９を覆うように陽極２９０が形成され、陽極２９０及び隔壁２９１を覆うように保護絶縁層２９２が形成される。
【０２００】
ここでは、発光素子として上面射出構造の発光素子２８２を示す。上面射出構造の発光素子２８２は、第１の薄膜トランジスタ２８１ａ及び第２の薄膜トランジスタ２８１ｂと重畳する領域でも発光させることが可能であるため、広い発光面積を確保することが可能である。しかしながら、ＥＬ層２８９の下側の層が凹凸を有すると、当該凹凸によってＥＬ層２８９の厚さがが不均一となり、陽極２９０と陰極２８８が短絡（ショート）し、表示欠陥を生じてしまう。このため、平坦化層２８６を設けることが好ましい。平坦化層２８６を設けることで、歩留まりを向上させることができる。
【０２０１】
陰極２８８と陽極２９０でＥＬ層２８９を挟んでいる領域が発光素子２８２に相当する。図２３に示した画素の場合、発光素子２８２から発せられる光は、図２３（Ｂ）に白抜きの矢印で示すように陽極２９０側に射出する。
【０２０２】
陰極２８８は仕事関数が小さく、且つ光を反射する導電層であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。ＥＬ層２８９は、単数の層で構成されていても、複数の層が積層されるように構成されていても良い。複数の層で構成されている場合には、陰極２８８に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層して形成する。なお、発光層以外の層、例えば電子注入層、電子輸送層、ホール輸送層、ホール注入層を全て設ける必要はなく、必要に応じて設ければよい。陽極２９０は、光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電層を用いても良い。
【０２０３】
ここでは、基板とは逆側の面から発光を取り出す上面射出構造の発光素子について示したが、本実施の形態はこれに限定されない。すなわち、基板側の面から発光を取り出す下面射出構造の発光素子や、基板側及び基板とは逆側の面から発光を取り出す両面射出構造の発光素子を採用してもよい。
【０２０４】
また、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を用いてもよい。
【０２０５】
なお、本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用薄膜トランジスタ）と発光素子が電気的に接続されている例を示したが、駆動用薄膜トランジスタと発光素子との間に電流制御用薄膜トランジスタが接続されている構成でもよい。
【０２０６】
以上説明したように、発光表示装置を作製することができる。本実施の形態の発光表示装置は、オン電流が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）であり、且つ消費電力の低い発光表示装置を作製することができる。
【０２０７】
（実施の形態９）
次に、上記実施の形態を適用可能な表示装置である表示パネルの構成の一例について、以下に示す。
【０２０８】
図２４（Ａ）に、信号線駆動回路３０３のみを別途形成し、基板３０１上に形成された画素部３０２と接続している表示パネルの形態を示す。画素部３０２、保護回路３０６、及び走査線駆動回路３０４が形成された素子基板は、実施の形態１乃至実施の形態６のいずれかに示す薄膜トランジスタを用いて形成する。信号線駆動回路３０３は、単結晶半導体をチャネル形成領域に用いたトランジスタ、多結晶半導体をチャネル形成領域に用いた薄膜トランジスタ、またはＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）をチャネル形成領域に用いたトランジスタにより構成すれば良い。ＳＯＩをチャネル形成領域に用いたトランジスタにおいては、ガラス基板上に設けられた単結晶半導体層をチャネル形成領域に用いたトランジスタを含む。画素部３０２と、信号線駆動回路３０３と、走査線駆動回路３０４のそれぞれに電源の電位、各種信号等が、ＦＰＣ３０５を介して供給される。信号線駆動回路３０３とＦＰＣ３０５の間、及び信号線駆動回路３０３と画素部３０２の間の一方または双方に、実施の形態１乃至実施の形態６のいずれかに示す薄膜トランジスタで形成された保護回路３０６を設けてもよい。保護回路３０６は、その他の構造の薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から選択された１つまたは複数の素子によって設けてもよい。
【０２０９】
なお、信号線駆動回路及び走査線駆動回路を、画素部の画素トランジスタと同じ基板上に形成しても良い。
【０２１０】
また、駆動回路を別途形成する場合には、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図２４（Ｂ）に、信号線駆動回路３１３のみを別途形成し、基板３１１上に形成された画素部３１２、保護回路３１６、及び走査線駆動回路３１４が形成された素子基板とＦＰＣ３１５が接続している表示パネルの形態を示す。画素部３１２、保護回路３１６及び走査線駆動回路３１４は、上記実施の形態に示す薄膜トランジスタを用いて形成する。信号線駆動回路３１３は、ＦＰＣ３１５及び保護回路３１６を介して、画素部３１２に接続されている。画素部３１２と、信号線駆動回路３１３と、走査線駆動回路３１４それぞれに、電源の電位及び各種の信号等が、ＦＰＣ３１５を介して供給される。ＦＰＣ３１５と画素部３１２との間に、保護回路３１６を設けてもよい。
【０２１１】
また、信号線駆動回路の一部または走査線駆動回路の一部のみを、上記の実施の形態に示す薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図２４（Ｃ）に、信号線駆動回路が有するアナログスイッチ３２３ａを、画素部３２２、走査線駆動回路３２４と同じ基板３２１上に形成し、信号線駆動回路が有するシフトレジスタ３２３ｂを別途異なる基板に形成して貼り合わせる表示パネルの形態を示す。画素部３２２、保護回路３２６、及び走査線駆動回路３２４は、上記実施の形態に示す薄膜トランジスタを用いて形成する。信号線駆動回路が有するシフトレジスタ３２３ｂは、ＦＰＣ３２５及び保護回路３２６を介して画素部３２２と接続されている。画素部３２２と、信号線駆動回路と、走査線駆動回路３２４とそれぞれに、電源の電位、各種信号等が、ＦＰＣ３２５を介して供給される。シフトレジスタ３２３ｂとアナログスイッチ３２３ａの間に、保護回路３２６を設けてもよい。
【０２１２】
図２４に示すように、本実施の形態の表示装置は、駆動回路の一部または全部を、画素部と同じ基板上に、上記実施の形態に示す薄膜トランジスタを用いて形成することができる。
【０２１３】
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方式、ワイヤボンディング方式、或いはＴＡＢ方式などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図２４に示した位置に限定されない。また、コントローラ、ＣＰＵまたはメモリ等を別途形成し、接続するようにしても良い。
【０２１４】
なお、本実施の形態で用いる信号線駆動回路は、シフトレジスタとアナログスイッチを有する。または、シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。
【０２１５】
（実施の形態１０）
上記実施の形態の薄膜トランジスタで構成される素子基板、及びそれを用いた表示装置等は、アクティブマトリクス型の表示パネルに適用することができる。すなわち、それらを表示部に組み込んだ電子機器の全てに上記実施の形態を実施できる。
【０２１６】
その様な電子機器としては、ビデオカメラ及びデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２５に示す。
【０２１７】
図２５（Ａ）はテレビジョン装置である。上記実施の形態を適用した表示パネルを筐体に組みこんで、テレビジョン装置を完成させることができる。表示パネルにより主画面３３３が形成され、その他付属設備としてスピーカ部３３９、操作スイッチなどが備えられている。
【０２１８】
図２５（Ａ）に示すように、筐体３３１に表示素子を利用した表示パネル３３２が組みこまれ、受信機３３５による一般のテレビ放送の受信をはじめ、モデム３３４を介して有線または無線による通信ネットワークに接続することにより一方向（送信者から受信者）または双方向（送信者と受信者間、または受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチまたは別体のリモコン操作機３３６により行うことが可能であり、このリモコン操作機３３６にも出力する情報を表示する表示部３３７が設けられていても良い。また、表示部３３７に、実施の形態１乃至実施の形態６のいずれかに示す薄膜トランジスタが設けられていてもよい。また、主画面３３３の他にサブ画面３３８を別の表示パネルで形成し、チャンネルや音量などを表示する構成が付加されていても良い。この構成において、主画面３３３及びサブ画面３３８の一方または双方に実施の形態１乃至実施の形態６のいずれかに示す薄膜トランジスタを適用することができる。
【０２１９】
図２６はテレビジョン装置の主要な構成を説明するブロック図を示している。表示パネルには、画素部３７１が形成されている。信号線駆動回路３７２と走査線駆動回路３７３は、表示パネルにＣＯＧ方式により実装されていても良い。
【０２２０】
また、その他の回路の構成として、映像信号の入力側では、チューナ３７４で受信した信号のうち、映像信号を増幅する映像信号増幅回路３７５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路３７６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路３７７等を有している。コントロール回路３７７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路３７８を設け、入力デジタル信号をｍ個（ｍは整数）に分割して供給する構成としても良い。
【０２２１】
チューナ３７４で受信した信号のうち、音声信号は、音声信号増幅回路３７９に送られ、その出力は音声信号処理回路３８０を経てスピーカ３８３に供給される。制御回路３８１は受信局（受信周波数）や音量の制御情報を入力部３８２から受け、チューナ３７４や音声信号処理回路３８０に信号を送出する。
【０２２２】
勿論、本実施の形態を適用した表示パネルを組み込むことができる電子機器はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体に適用してもよい。
【０２２３】
以上説明したように、主画面３３３及びサブ画面３３８の一方または双方に実施の形態１乃至実施の形態６のいずれかで説明した薄膜トランジスタを適用することで、画質が高く、消費電力の低いテレビジョン装置を作製することができる。
【０２２４】
図２５（Ｂ）は携帯電話機３４１の一例を示している。携帯電話機３４１は、表示部３４２、操作部３４３等により構成されている。表示部３４２に実施の形態１乃至実施の形態６のいずれかで説明した薄膜トランジスタを適用することで、画質を向上させ、消費電力を低減させることができる。
【０２２５】
図２５（Ｃ）に示す携帯型のコンピュータは、本体３５１、表示部３５２等を含んでいる。表示部３５２に、実施の形態１等で説明した薄膜トランジスタを適用することで、画質を向上させ、消費電力を低減させることができる。
【０２２６】
図２５（Ｄ）は卓上照明器具であり、照明部３６１、傘３６２、可変アーム３６３、支柱３６４、台３６５、電源３６６を含む。上記実施の形態で説明した発光装置を照明部３６１に用いることにより作製される。照明部３６１に実施の形態１乃至実施の形態６のいずれかで説明した薄膜トランジスタを適用することで、画質を向上させ、消費電力を低減させることができる。
【０２２７】
図２７は携帯電話機の構成の一例を示しており、例えば表示部に、実施の形態１乃至実施の形態６のいずれかで示した薄膜トランジスタを有する素子基板及びそれを有する表示装置が適用される。図２７（Ａ）が正面図、図２７（Ｂ）が背面図、図２７（Ｃ）が展開図である。図２７に示す携帯電話機は、筐体３９４及び筐体３８５の二つの筐体で構成されている。図２７に示す携帯電話機は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能であり、スマートフォンとも呼ばれる。
【０２２８】
携帯電話機は、筐体３９４及び筐体３８５の二つの筐体で構成されている。筐体３９４においては、表示部３８６、スピーカ３８７、マイクロフォン３８８、操作キー３８９、ポインティングディバイス３９０、表面カメラ用レンズ３９１、外部接続端子ジャック３９２、イヤホン端子３９３等を備え、筐体３８５は、キーボード３９５、外部メモリスロット３９６、裏面カメラ３９７、ライト３９８等を備える。また、アンテナは筐体３９４に内蔵されている。
【０２２９】
また、上記の構成に加えて、非接触ＩＣチップまたは小型記録装置等を携帯電話機に内蔵していてもよい。
【０２３０】
図２７（Ａ）では筐体３９４と筐体３８５が重なり合っており、図２７（Ａ）の状態から筐体３９４と筐体３８５がスライドし、図２７（Ｃ）のように展開する。表示部３８６には、実施の形態１乃至実施の形態６のいずれかに示されるトランジスタを有する表示装置を組み込むことが可能であり、使用形態に応じて表示の方向が適宜変化する。表示部３８６と表面カメラ用レンズ３９１を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部３８６をファインダーとして用いることで、裏面カメラ３９７及びライト３９８で静止画及び動画の撮影が可能である。
【０２３１】
スピーカ３８７及びマイクロフォン３８８は音声通話に限らず、テレビ電話、録音及び再生等の用途に使用できる。操作キー３８９により、電話の発着信、電子メール等の簡単な情報入力、表示部３８６に表示される画面のスクロール及びカーソル移動等の操作が可能である。
【０２３２】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード３９５を用いると便利である。重なり合った筐体３９４と筐体３８５（図２７（Ａ））をスライドさせることで、図２７（Ｃ）のように展開して携帯情報端末として使用できる。また、キーボード３９５及びポインティングディバイス３９０を用いることで、カーソルの円滑な操作が可能である。外部接続端子ジャック３９２はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、これを介して充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット３９６に記録媒体を挿入して使用することで、大量のデータの保存及び移動が可能である。
【０２３３】
筐体３８５の裏面（図２７（Ｂ））には、裏面カメラ３９７及びライト３９８を備えており、表示部３８６をファインダーとし静止画及び動画の撮影が可能である。
【０２３４】
また、上記機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ、イヤホンジャック等を備えていてもよい。
【０２３５】
実施の形態１乃至実施の形態６のいずれかで説明した薄膜トランジスタを画素に適用することで、画質を向上させ、消費電力を低減させることができる。
【実施例１】
【０２３６】
本実施例では、実施の形態１で示すシミュレーションにおいて、Ｓｉの結晶粒界をＮＨ基で架橋した際のＬＵＭＯの状態について、以下に示す。
【０２３７】
図４及び図５それぞれに、Ｓｉの結晶粒界がＯ原子で架橋されたモデル（モデル１）と、Ｓｉの結晶粒界がＮＨ基で架橋されたモデル（モデル２）それぞれのＬＵＭＯ（最低非占有軌道）の様子を示す。ここで、ＬＵＭＯは、励起状態の電子が入る最低エネルギーの分子軌道であり、バンド理論における伝導帯（ＣＢ）下端の軌道に相当する。したがって、キャリア伝導に寄与する電子の波動関数であり、キャリアの移動度を決定する軌道と解釈できる。
【０２３８】
次に、モデル１及びモデル２のＬＵＭＯが、どの原子のどの軌道に由来するのか調べた。ＬＵＭＯの波動関数は、膜を構成する原子の原子軌道の線型結合（即ち、スカラー倍の和）で表せる。
【０２３９】
なお、線型結合の係数それぞれの絶対値の２乗から各原子軌道での存在確率がわかり、符号から各原子軌道同士が結合性（同符号）であるのか、もしくは反結合性（異符号）であるのかがわかる。
【０２４０】
次に、モデル１の結晶粒界付近において、ＬＵＭＯを構成する主な原子軌道の概念図を、図２９（Ａ）に示し、モデル２の結晶粒界付近において、ＬＵＭＯを構成する主な原子軌道の概念図を、図２９（Ｂ）に示す。ここで、ハッチングが異なる領域は、波動関数の符号が互いに逆であることを意味する。ここでは、Ｓｉ原子のｓ軌道４５２、４５６、Ｓｉ原子のｐ軌道４５１、４５３、４５５、４５７、Ｏ原子の２ｓ軌道４５４、Ｎ原子の２ｓ軌道４５８、Ｈ原子の１ｓ軌道４５９を示す。
【０２４１】
図２９（Ａ）に示すように、Ｓｉの結晶粒界がＯ原子で架橋される場合、Ｏ原子の２ｓ軌道４５４に注目すると、結晶粒界両側のＳｉ原子のｓｐ３軌道（３ｓ軌道４５２＋３ｐ軌道４５３、３ｓ軌道４５６＋３ｐ軌道４５５）とは位相が異なる。すなわち、Ｏ原子の２ｓ軌道４５４は、原子間の結合には寄与するが、波動関数の広がりが小さいので、電子雲をつなげることはできない。したがって、導電率の向上には寄与しないと考えられる。
【０２４２】
一方、図２９（Ｂ）に示すように、Ｓｉの結晶粒界がＮＨ基で架橋される場合、Ｎ原子の２ｓ軌道４５８に注目すると、結晶粒界両側のＳｉ原子のｓｐ３軌道（３ｓ軌道４５２＋３ｐ軌道４５３、３ｓ軌道４５６＋３ｐ軌道４５５）とは位相が異なる。すなわち、Ｎ原子の２ｓ軌道４５８では、電子雲をつなげることはできない。しかしながら、Ｈ原子の１ｓ軌道４５９が混合する事によって、同一符号の領域であるＳｉ原子のｓｐ３軌道（３ｓ軌道４５２＋３ｐ軌道４５３）、Ｈ原子の１ｓ軌道４５９、及びＳｉ原子のｓｐ３軌道（３ｓ軌道４５６＋３ｐ軌道４５５）が結合性軌道となり、電子雲をつなげることができる。したがって、導電率が向上すると考えられる。
【０２４３】
以上の結果は、次のように解釈することができる。すなわち、ＬＵＭＯは励起状態（エネルギーが高い）のため、一般的に、図３０（Ａ）に示すように、原子軌道の反結合性軌道により構成される。図２９（Ａ）のモデル１に示すＯ原子によるＳｉの結晶粒界の架橋、若しくは図２９（Ｂ）のモデル２に示すＮＨ基によるＳｉの結晶粒界の架橋でも、Ｏ原子及びＮ原子の２ｓ軌道４５４、４５８が、Ｓｉ原子のｓｐ３軌道（３ｓ軌道４５２＋３ｐ軌道４５３、３ｓ軌道４５６＋３ｐ軌道４５５）と反結合（位相が反対）していることがわかる。反結合性軌道の場合、電子雲に節ができることを意味している。したがって、図２９（Ａ）のモデル１に示すＯ原子によるＳｉの結晶粒界の架橋の場合は、電子雲がつながらない。一方、図２９（Ｂ）のモデル２に示すＮＨ基によるＳｉの結晶粒界の架橋の場合、Ｎ原子の２ｓ軌道４５８とＳｉ原子のｓｐ３軌道（３ｓ軌道４５２＋３ｐ軌道４５３、３ｓ軌道４５６＋３ｐ軌道４５５）とが反結合性軌道を形成するものの、Ｈ原子が存在するため、Ｈ原子の１ｓ軌道４５９とＳｉ原子のｓｐ３軌道（３ｓ軌道４５２＋３ｐ軌道４５３、３ｓ軌道４５６＋３ｐ軌道４５５）とが、図３０（Ｂ）に示すように、結合性軌道を形成することができる。つまり、ＮＨ基では、Ｈ原子が存在するために電子雲をつなげることができる。
【０２４４】
なお、ＣＨ２基はＨ原子を有するが、ＣＨ２基中のＣ原子やＨ原子の原子軌道が結合することによって構成される分子軌道は、より高いエネルギーの分子軌道を構成するため、ＬＵＭＯ（最低非占有軌道）を構成する原子軌道には含まれない。このためＣＨ２基によるＳｉの結晶粒界の架橋でも、電子雲がつながらないと考えられる。
【０２４５】
以上により、ＮＨ基で架橋したＳｉの結晶粒界のＬＵＭＯでは、結晶粒界両端のＳｉ原子のｓｐ３軌道は、Ｎ原子の２ｓ軌道とは逆位相であるが、Ｈ原子の１ｓ軌道とは同位相となる。したがって、Ｈ原子の１ｓ軌道が電子雲の橋渡しをする。この結果、電子雲が繋がり、キャリアの経路が形成されることがわかる。また、Ｓｉの結晶粒界において、電子雲がつながるためには、架橋基中において原子軌道がＬＵＭＯを構成する原子（例えば、Ｏ架橋のＯ原子、ＮＨ基中のＮ原子とＨ原子）を有し、且つ、Ｓｉ原子のｓｐ３軌道と同位相となる原子（例えば、ＮＨ基のＨ原子）を有することが必要であると推定される。
【図１】
0005518366.tif 000002
【図２】
0005518366.tif 000003
【図３】
0005518366.tif 000004
【図４】
0005518366.tif 000005
【図５】
0005518366.tif 000006
【図６】
0005518366.tif 000007
【図７】
0005518366.tif 000008
【図８】
0005518366.tif 000009
【図９】
0005518366.tif 000010
【図１０】
0005518366.tif 000011
【図１１】
0005518366.tif 000012
【図１２】
0005518366.tif 000013
【図１３】
0005518366.tif 000014
【図１４】
0005518366.tif 000015
【図１５】
0005518366.tif 000016
【図１６】
0005518366.tif 000017
【図１７】
0005518366.tif 000018
【図１８】
0005518366.tif 000019
【図１９】
0005518366.tif 000020
【図２０】
0005518366.tif 000021
【図２１】
0005518366.tif 000022
【図２２】
0005518366.tif 000023
【図２３】
0005518366.tif 000024
【図２４】
0005518366.tif 000025
【図２５】
0005518366.tif 000026
【図２６】
0005518366.tif 000027
【図２７】
0005518366.tif 000028
【図２８】
0005518366.tif 000029
【図２９】
0005518366.tif 000030
【図３０】
0005518366.tif 000031