(57)【特許請求の範囲】
【請求項１】
分配前入力信号の電力を分配し複数の分配入力信号を出力する電力分配回路と，
前記分配入力信号をそれぞれ増幅する複数の増幅器と，
前記複数の増幅器それぞれの分配出力信号の電力を合成して合成後出力信号を出力する電力合成回路とを有し，
前記電力分配回路は，入力信号の電圧を複数の電圧に分配する電圧分配回路と，入力信号の電流を複数の電流に分配する電流分配回路とを，いずれかを前段にして縦続接続し，前段の電圧または電流分配回路に前記分配前入力信号を入力し，後段の電流または電圧分配回路が前記分配入力信号を出力し，
前記電力合成回路は，複数の入力信号の電圧を合成する電圧合成回路と，複数の入力信号の電流を合成する電流合成回路とをいずれかを前段にして縦続接続し，前段の電流または電圧合成回路に前記分配出力信号を入力し，後段の電圧または電流合成回路が前記合成後出力信号を出力し，
さらに，前記電圧分配回路の電圧分配数Ｍと前記電流分配回路の電流分配数Ｎの比Ｍ／Ｎと，前記電圧合成回路の電圧合成数Ｋと前記電流合成回路の電流合成数Ｌの比Ｋ／Ｌとを一定に維持しながら，前記分配数Ｍ，Ｎと前記合成数Ｋ，Ｌとを変化させると共に，信号が分配される増幅器を動作状態に制御し分配されない増幅器を非動作状態に制御する制御回路を有する増幅回路。
【請求項２】
請求項１において，
前記電圧分配回路は，入力端子と基準電圧との間に複数のトランスの一次側コイルが直列に接続され，複数の出力端子と前記基準電圧との間にそれぞれ前記複数のトランスの二次側コイルが並列に設けられ，前記一次側コイルの接続点と前記基準電圧との間にそれぞれ第１のスイッチが設けられ，
前記電流分配回路は，入力端子と複数の出力端子との間にそれぞれ第２のスイッチが設けられ，
前記電圧合成回路は，複数の入力端子と基準電圧との間にそれぞれ複数のトランスの一次側コイルが並列に設けられ，出力端子と前記基準電圧との間に前記複数のトランスの二次側コイルが直列に接続され，前記二次側コイルの接続点と前記基準電圧との間にそれぞれ第３のスイッチが設けられ，
前記電流合成回路は，複数の入力端子と出力端子との間にそれぞれ第４のスイッチが設けられ，
前記第１，第２，第３，第４のスイッチが前記制御回路からの制御信号に応じてオン，オフ制御される増幅回路。
【請求項３】
請求項１または２において，
前記複数の増幅器は，それぞれ増幅トランジスタを有し，
前記制御回路は，前記増幅器の増幅トランジスタへのバイアスをオンにして前記増幅器を動作状態にし，前記バイアスをオフにして前記増幅器を非動作状態にする増幅回路。
【請求項４】
請求項１乃至３のいずれかにおいて，
前記制御回路は，第１の電力出力時では，前記第１の電力出力時より出力電力が低い第２の電力出力時よりも，前記分配数Ｍ，Ｎと前記合成数Ｋ，Ｌをより大きく制御し，前記動作状態に制御する前記複数の増幅器の数をより多くする増幅回路。
【請求項５】
請求項２において，
前記電圧分配回路の前記複数のトランスの一次側コイルと二次側コイルの巻数比は同じであり，前記電圧合成回路の前記複数のトランスの一次側コイルと二次側コイルの巻数比も同じである増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，増幅回路に関する。
【背景技術】
【０００２】
増幅回路は，入力信号を増幅し増幅された出力信号を出力する。電力増幅を行う増幅回路は，例えば，通信装置の送信回路の最終段に設けられる電力増幅器として知られている。通信装置のうち，例えば携帯電話などの移動通信装置は，待ち受け状態などの出力電力が低い低出力状態の時間が長いので，低出力状態での電力効率が実用上重要になる。すなわち，低出力状態での電流消費をできるだけ抑制することが求められる。
【０００３】
低出力状態での電力効率改善策としては，増幅回路の一部のみに消費電流が発生し残りの部分では消費電流が発生しないようにするのが一般的である。たとえば，複数組の増幅器または増幅トランジスタを設けておき，出力電力が高い高出力状態では全ての増幅器または増幅トランジスタを動作させ，低出力状態ではその一部の増幅器または増幅トランジスタのみを動作させて消費電流を削減する。このような増幅回路については，特許文献１〜６に記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−１２６１６４号公報
【特許文献２】特開２００２−１００９３５号公報
【特許文献３】特開２００２−１３５０６０号公報
【特許文献４】特開２００２−２７１１５２号公報
【特許文献５】特開２００１−２９２０３３号公報
【特許文献６】特開２００６−３３３０６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の増幅回路は，動作させる増幅器または増幅トランジスタをスイッチにより切り替えて低消費電力状態または高消費電力状態に制御している。そのため，切替時に増幅回路の入出力インピーダンスが変化し，増幅回路の利得が変化し，また，増幅回路の通過位相が変化する。従来の増幅回路には，可変整合回路を設けて入出力のインピーダンスマッチングを行うことが提案されている（特許文献２など）。しかし，その場合において，可変整合回路を設けることにより，切替時に増幅回路全体の利得や通過位相が変化し，通信品質の劣化を招来する。特に，増幅器での通過位相の変化は，出力信号の位相に送信情報をのせている通信方式の場合，重大な通信品質の劣化につながる。
【０００６】
そこで，本発明の目的は，低出力時の消費電力を抑制し，且つ高出力時と低出力時の間で利得の変化や通過位相の変化が少ないもしくは抑制された増幅回路を提供することにある。
【課題を解決するための手段】
【０００７】
増幅回路の第１の側面は，分配前入力信号の電力を分配し複数の分配入力信号を出力する電力分配回路と，
前記分配入力信号をそれぞれ増幅する複数の増幅器と，
前記複数の増幅器それぞれの分配出力信号の電力を合成して合成後出力信号を出力する電力合成回路とを有し，
前記電力分配回路は，入力信号の電圧を複数の電圧に分配する電圧分配回路と，入力信号の電流を複数の電流に分配する電流分配回路とを，いずれかを前段にして縦続接続し，前段の電圧または電流分配回路に前記分配前入力信号を入力し，後段の電流または電圧分配回路が前記分配入力信号を出力し，
前記電力合成回路は，複数の入力信号の電圧を合成する電圧合成回路と，複数の入力信号の電流を合成する電流合成回路とをいずれかを前段にして縦続接続し，前段の電流または電圧合成回路に前記分配出力信号を入力し，後段の電圧または電流合成回路が前記合成後出力信号を出力し，
さらに，前記電圧分配回路の電圧分配数Ｍと前記電流分配回路の電流分配数Ｎの比Ｍ／Ｎと，前記電圧合成回路の電圧合成数Ｋと前記電流合成回路の電流合成数Ｌの比Ｋ／Ｌとを一定に維持しながら，前記分配数Ｍ，Ｎと前記合成数Ｋ，Ｌとを変化させると共に，信号が分配される増幅器を動作状態に制御し分配されない増幅器を非動作状態に制御する制御回路を有する。
【発明の効果】
【０００８】
第１の側面によれば，入出力インピーダンス，利得，通過位相を一定に保ちながら、高出力状態と低出力状態に可変制御できるため，通信装置の電力増幅器に使用されたときに通信品質の劣化を抑制しながら、低出力状態での消費電力を低減することができる。
【図面の簡単な説明】
【０００９】
【図１】本実施の形態における増幅回路の全体構成図である。
【図２】本実施の形態における電力分配回路の構成図である。
【図３】本実施の形態における電力合成回路の構成図である。
【図４】本実施の形態における電圧分配回路１０の回路図である。
【図５】本実施の形態における電流分配回路１２の回路図である。
【図６】本実施の形態における電圧合成回路２２の回路図である。
【図７】本実施の形態における電流合成回路２０の回路図である。
【図８】本実施の形態における増幅回路の第１の具体例の回路図である。
【図９】本実施の形態における第１〜第４のスイッチの具体例を示す図である。
【図１０】図８の増幅回路の高出力状態と低出力状態とを示す回路図である。
【図１１】図８の増幅回路の高出力状態と低出力状態とを示す回路図である。
【図１２】式（８）を説明する図である。
【図１３】式（８）を説明する図である。
【図１４】本実施の形態における第１の具体例の構成図である。
【図１５】本実施の形態における第２の具体例の構成図である。
【図１６】本実施の形態における第３の具体例の構成図である。
【図１７】本実施の形態における第４の具体例の構成図である。
【図１８】本実施の形態における第５の具体例の構成図である。
【発明を実施するための形態】
【００１０】
図１は，本実施の形態における増幅回路の全体構成図である。増幅回路は，分配前入力信号INの電力を分配し複数の分配入力信号In_1〜In_nを出力する電力分配回路１と，分配入力信号In_1〜In_nをそれぞれ増幅する複数の増幅器ampと，複数の増幅器ampそれぞれの分配出力信号Out_1〜Out_nの電力を合成して合成後出力信号OUTを出力する電力合成回路２と，電力分配回路１と，複数の増幅器ampと，電力合成回路２とに制御信号CNTを供給して所望の回路構成に制御する制御回路３とを有する。
【００１１】
電力分配回路１は，分配前の入力信号INの電力を制御信号CNTに応じた所望の数に分配して，当該所望数の分配入力信号In_1〜In_nを出力する。増幅器ampは，所望数の分配入力信号In_1〜In_nをそれぞれ増幅して分配出力信号Out_1〜Out_nを出力する。そして，電力合成回路２は，各増幅器ampが増幅した所望数の分配出力信号Out_1〜Out_nの電力を合成して合成後出力信号OUTを出力する。電力分配回路１と電力合成回路２は，制御信号CNTに応じてその分配数と合成数が制御される。同時に，複数の増幅器ampのうち，制御信号CNTに応じて，上記所望数の増幅器ampのみが動作状態に制御され，残りの増幅器ampは非動作状態に制御される。
【００１２】
増幅器が動作状態に制御されると，たとえば増幅トランジスタへのバイアス電圧やバイアス電流が適切に供給され，高周波の入力信号を増幅する。また，増幅器が非動作状態に制御されると，例えば増幅トランジスタへのバイアス電圧やバイアス電流の供給が止まり，増幅動作を行わず，消費電流がゼロにまたは抑制される。
【００１３】
図１の増幅回路は，高出力状態と低出力状態とを有する。すなわち，電力分配数と電力合成数を多くし動作状態の増幅器ampの数もそれに応じて多くするように制御することで高出力状態に制御され，電力分配数と電力合成数を少なくし動作状態の増幅器の数もそれに応じて少なくするように制御することで低出力状態に制御される。
【００１４】
高出力状態では，例えば利得が30dB，分配前入力信号INが0dBm，合成後出力信号OUTが+30dBmであり，多くの増幅器ampがバイアスを供給されて動作状態になる。一方，低出力状態では，例えば利得が30dB，分配前入力信号INが-30dBm，合成後出力信号OUTが0dBmであり，高出力状態よりも少ない増幅器ampがバイアスを供給されて動作状態になる。このように，電力増幅器の出力電力の大小の制御は，主に入力信号INの電力を制御することにより行われる。
【００１５】
ただし，本実施の形態では，低出力状態での動作状態の増幅器ampの数を減らして低消費電流化して当該状態での電力効率を向上させている。そして，高出力状態と低出力状態とで利得が一致するように，さらに増幅回路の通過位相が一致するように制御される。
【００１６】
図２は，本実施の形態における電力分配回路の構成図である。図２には，構成方法（A）と（B）とが示されている。構成方法（A）では，電力分配回路１は，分配前入力信号INの電圧を複数の電圧IN_1〜IN_iに分配する電圧分配回路１０と，電圧分配回路１０からの複数の信号IN_1〜IN_Iそれぞれの入力信号の電流を複数の電流In_1〜In_nに分配する電流分配回路１２とを縦続接続し，前段の電圧分配回路１０に分配前入力信号INを入力し，後段の電流分配回路１２が分配入力信号In_1〜In_nを出力する。
【００１７】
構成方法（B）では，電力分配回路１は，分配前入力信号INの電流を複数の電流IN_1〜IN_iに分配する電流分配回路１２と，電流分配回路１２からの複数の信号IN_1〜IN_Iそれぞれの入力信号の電圧を複数の電圧In_1〜In_nに分配する電圧分配回路１０とを縦続接続し，前段の電流分配回路１２に分配前入力信号INを入力し，後段の電圧分配回路１０が分配入力信号In_1〜In_nを出力する。
【００１８】
つまり，電圧分配回路１０と電流分配回路１２の縦続接続はいずれが前段になってもよい。電圧分配回路と電流分配回路の具体例は後述する。
【００１９】
図３は，本実施の形態における電力合成回路の構成図である。図３にも，構成方法（A）と（B）とが示されている。構成方法（A）では，電力合成回路２は，増幅器が出力する複数の分配出力信号Out_1〜Out_nの電流を合成する電流合成回路２０と，電流合成回路２０からの複数の信号OUT_1〜OUT_jの電圧を合成する電圧合成回路２２とを縦続接続し，前段の電流合成回路２０に分配出力信号Out_1〜Out_nを入力し，後段の電圧合成回路２２が合成後出力信号OUTを出力する。
【００２０】
構成方法（B）では，電力合成回路２は，増幅器が出力する複数の分配出力信号Out_1〜Out_nの電圧を合成する電圧合成回路２２と，電圧合成回路２２からの複数の信号OUT_1〜OUT_jの電流を合成する電流合成回路２０とを縦続接続し，前段の電圧合成回路２２に分配出力信号Out_1〜Out_nを入力し，後段の電流合成回路２０が合成後出力信号OUTを出力する。
【００２１】
電力合成回路２においても，電流合成回路２０と電圧合成回路２２の縦続接続はいずれが前段になってもよい。ただし，図２，３の電力分配回路と電力合成回路とは，構成方法（A）の組み合わせで，または，構成方法（B）の組み合わせで，増幅器ampに接続される。
【００２２】
図４は，本実施の形態における電圧分配回路１０の回路図である。電圧分配回路１０は，入力端子と基準電圧（例えばGND）との間に複数のトランスTS1〜TSiの一次側コイルが直列に接続され，複数の出力端子と基準電圧GNDとの間にそれぞれ複数のトランスTS1〜TSiの二次側コイルが並列に設けられ，一次側コイルの接続点と基準電圧GNDとの間にそれぞれ第１のスイッチSW1，SW2〜が設けられている。
【００２３】
たとえば，全ての第１のスイッチSW1,SW2〜がオフにされると，入力端子と基準電圧GNDとの間には，トランスの一次側コイルがｉ個直列に接続される。したがって，各一次側コイルには入力電圧Vinをｉ個で除した電圧Vin/iが印加され，入力電流Iinがそれぞれ流れる。今仮に簡単のために，各トランスTSの変圧比（巻数比）が１：１とすると，二次側コイルの電圧もVin/i，電流もIinになる。つまり，この電圧分配回路１０により，入力電圧Vinがｉ等分されて出力電圧として出力される。
【００２４】
制御信号CNTにより導通する第１のスイッチSW1,SW2〜を選択することにより，電圧の分配数を選択することができる。なお，上記の各トランスの変圧比（巻数比）が１：ｎ１の場合は，二次側コイルの電圧は巻き数比に比例して(n1)*Vin/i，電流は巻き数比に逆比例してIin/n1になる。
【００２５】
図５は，本実施の形態における電流分配回路１２の回路図である。電流分配回路１２は，入力端子と複数の出力端子との間にそれぞれ第２のスイッチSW11〜SW1iが設けられている。全ての第２のスイッチSW11〜SW1iがオンになると，入力電流Iinがｉ等分されて分配される。そして，電圧には変更はない。したがって，制御信号CNTにより導通する第２のスイッチの数を制御することにより，電流の分配数を可変制御することができる。
【００２６】
図６は，本実施の形態における電圧合成回路２２の回路図である。電圧合成回路２２は，複数の入力端子と基準電圧（例えばグランドGND）との間にそれぞれ複数のトランスTS11〜TS1jの一次側コイルが並列に設けられ，出力端子と基準電圧GNDとの間に複数のトランスTS11〜TS1jの二次側コイルが直列に接続され，二次側コイルの接続点と基準電圧との間にそれぞれ第３のスイッチSW21,SW22〜が設けられている。
【００２７】
複数の入力には同じ入力電圧Vin,入力電流Iinが入力され，各トランスの変圧比（巻数比）を１：１とすると，ｊ個の各二次側コイルには電圧Vin，電流Iinが発生する。その結果，複数の二次側コイルが直列に接続されている出力端子には，電圧j*Vin，電流Iinが出力される。すなわち，ｊ個の入力電圧Vinがj*Vinに合成される。
【００２８】
制御信号CNTによりオンする第３のスイッチSW21,SW22〜を選択することで，電圧合成数を制御することができる。なお，上記のトランスの変圧比（巻数比）が１：ｎ2の場合は，二次側コイルの電圧は巻き数比に比例して(n2)*Vin，電流は巻き数比に逆比例してIin/n2になる。
【００２９】
図７は，本実施の形態における電流合成回路２０の回路図である。電流合成回路２０は，複数の入力端子と出力端子との間にそれぞれ第４のスイッチSW31,SW32〜SW3jが設けられている。全ての第４のスイッチがオンになると，入力電流Iinがｊ倍されて合成される。電圧に変更はない。したがって，制御信号CNTによりオンする第４のスイッチの数を制御することにより，電流合成数を可変制御することができる。
【００３０】
図４，６に示したとおり，本実施の形態では，例えば，電圧分配回路１０，電圧合成回路２２の各トランスの変圧比は全て同じに設定され，均等に電圧が分配され，同じ電圧が合成される。それに伴い，動作状態の増幅器ampは，同じ入力電圧，電流に対して増幅動作を行い，同等の出力電圧，電流を出力する。
【００３１】
図８は，本実施の形態における増幅回路の第１の具体例の回路図である。図８の増幅回路は，４個の増幅器amp1〜amp4を有する。電圧分配回路１０が分配前入力信号INを２つまたは１つに分配し信号IN_1,IN_2を出力し，それらの信号IN_1,IN_2をそれぞれ２組の電流分配回路１２が２つまたは１つに分配し分配入力信号In_1〜In_4を出力する。これらの分配数は，制御回路３からの制御信号CNTにより第１のスイッチsw1，第２のスイッチsw3〜sw9の導通状態を制御することにより制御される。
【００３２】
４個の増幅器amp1〜amp4は，分配数に応じて生成される分配入力信号In_1〜In_4の数だけ動作状態に制御される。残りの増幅器は非動作状態に制御され，省電力化される。
【００３３】
そして，各増幅器amp1〜amp4が増幅した分配出力信号Out_1〜Out_4が，２組の電流合成回路２０が合成して出力信号OUT_1,OUT_2を出力し，それらを電圧合成回路２２が合成して合成後出力信号OUTを出力する。これらの合成数は，制御回路３からの制御信号CNTにより第３のスイッチsw4〜sw10，第４のスイッチsw2の導通状態を制御することにより制御される。
【００３４】
なお，電圧分配回路１０と電圧合成回路２２のトランスの変圧比はそれぞれ，一般化して１：ｎ１，１：ｎ２になっている。
【００３５】
例えば，分配側の分配数を電圧分配２，電流分配２にした場合は，２×２＝４個の増幅器amp1〜amp4が動作状態に制御され，合成側の合成数は電流合成２，電圧合成２に制御される。また，分配側の分配数を電圧分配１，電流分配１にした場合は，１×１＝１個の増幅器amp1のみが動作状態に残りの増幅器amp2〜amp4が非動作状態に制御され，合成側の合成数は電流合成１，電圧合成１に制御される。この例については，後述する。
【００３６】
図９は，本実施の形態における第１〜第４のスイッチの具体例を示す図である。図９には３つのスイッチの具体例が示されている。（A）のパスゲートスイッチは，NチャネルのMOSトランジスタMOSTRのソース，ドレインが入出力端子に，ゲートに制御信号CNTが入力される制御端子にされている。制御信号CNTがHレベルになればトランジスタMOSTRが導通し，LレベルになればトランジスタMOSTRは非導通になる。この構成はトランジスタのみによるものであるので面積を小さくする必要がある場合に有効である。ただし，高周波信号の場合は，トランジスタMOSTRのソースドレイン間の寄生容量C0により高周波成分に対して短絡状態になり完全にオフにすることができない場合がある。
【００３７】
（B）のLC共振を利用したスイッチは，NチャネルMOSトランジスタMOSTRと，キャパシタC1,C12及びインダクタL1を有する。このキャパシタC1、C12とインダクタL1は，高周波信号と共振するようにそのキャパシタンスとインダクタンスが設定されている。
【００３８】
したがって，トランジスタMOSTRがオンのときは，高周波信号はキャパシタC1,C12とインダクタL1とによる共振回路が共振し，高周波信号の通過を阻止し，実質的にスイッチオフ状態になる。
【００３９】
一方，トランジスタMOSTRがオフのときは，インダクタL1を介して高周波信号が伝達し実質的にスイッチオン状態になる。
【００４０】
（C）のMEMS（Micro-Electro-Mechanical-Systems）スイッチは，例えば，入出力端子に接続された２つの電極P1,P2が所定の距離隔てて設けられている。そして，電極P1,P2間に印加する電圧によって，いずれか一方の電極P1が可動し，他方の電極P2との接触状態と非接触状態とを切り替えることができる。したがって,非接触状態では，高周波信号に対してスイッチがオフ状態になる。一方，接触状態では高周波信号に対してスイッチがオン状態になる。MEMSスイッチの場合は，(A)と比較してオフ状態の容量C2は小さい。
【００４１】
図１０，図１１は，図８の増幅回路の高出力状態と低出力状態とを示す回路図である。図１０の高出力状態では，分配側の分配数を電圧分配２，電流分配２にし，２×２＝４個の増幅器amp1〜amp4が動作状態に制御され，合成側の合成数は電流合成２，電圧合成２に制御されている。すなわち，スイッチsw1,sw2はオフに，スイッチsw3〜sw9は全てオンに，スイッチsw4〜sw10も全てオンに制御され，４つの増幅器amp1〜amp4が全て動作状態になるようにバイアスがオンにされている。
【００４２】
一方，図１１の低出力状態では，分配側の分配数を電圧分配１，電流分配１にし，１×１＝１個の増幅器amp1のみが動作状態に制御され，残りの増幅器amp2〜amp4が非動作状態に制御され，合成側の合成数は電流合成１，電圧合成１に制御されている。すなわち，スイッチsw1,sw2はオンに，スイッチsw3のみがオンに，スイッチsw4のみがオンに制御され，１つの増幅器amp1のみが動作状態になるようにバイアスがオンにされ，残りの増幅器は非動作状態になるようにバイアスがオフされている。
【００４３】
図１０の高出力状態の例では，電力分配回路の電圧分配回路１０と電流分配回路１２のそれぞれの分配数の比は２：２，電力合成回路の電圧合成回路２２と電流合成回路２０のそれぞれの合成数の比も２：２である。これに対して，図１１の低出力状態の例では，電力分配回路の電圧分配回路１０と電流分配回路１２のそれぞれの分配数の比は１：１，電力合成回路の電圧合成回路２２と電流合成回路２０のそれぞれの合成数の比も１：１である。つまり，図１０の高出力状態と，図１１の低出力状態とを比べると，分配比が共に１：１であり，合成比も共に１：１に保たれている。このように分配比，合成比をそれぞれ一定に保ちながら，増幅器ampを動作させる数を可変制御することで，高出力状態と低出力状態とで，増幅回路の入力インピーダンスZinと出力インピーダンスZoutを一定に保つことができるとともに，増幅回路の分配前入力信号INから合成後出力信号OUTまでの電圧利得を一定に保ち通過位相を一定に保つことができる。
【００４４】
図１０の高出力状態では，スイッチsw1,sw2を開放とし，スイッチsw3, sw4, sw5, sw6, sw7, sw8, sw9, sw10を導通に制御する。加えて，４つの増幅器amp1，amp2，amp3，amp4を動作状態に制御する。その結果，この状態での電圧分配数，電流分配数，電圧合成数，電流合成数は全て2となる。
【００４５】
図１０の入力端子INの電圧をVin,電流をIinとし，出力端子OUTの電圧をVout，電流をIoutとし，a点,b点,c点,d点での電圧をVa,Vb,Vc,Vd，電流をIa,Ib,Ic,Idとし，各増幅器ampの入力インピーダンスをZain，出力インピーダンスをZaout，各増幅器ampその出力電圧と入力電圧の比をAvとする。ここで，高周波信号に対してAvは複素数であり，Avの絶対値が増幅回路全体の利得となり，Avの偏角が通過位相となる。
【００４６】
そして，入力側トランスの変圧比を1:n1，出力側トランスの変圧比を1:n2とすると，入力側トランスでは，以下のとおりになる。
Vin=1/n1*Va＋1/n1*Vc              （１）
Iin=n1*Ia=n1*Ic                   （２）
ここで，２組の電流分配回路１２ではVa,IaとVc,Icをそれぞれ２つに電流分配して２つの増幅器ampに入力するので，以下のとおりとなる。
Va/Ia=Vc/Ic=Zain/2                （３）
一方，出力側のトランスでは，以下のとおりとなる。
Vout=n2*Vb＋n2*Vd                 （４）
Iout=1/n2*Ib=1/n2*Id              （５）
ここで，２組の電流合成回路２０では２つの増幅器の出力をそれぞれ電流合成してVb,IbとVd,Idが生成されているので，以下のとおりとなる。
Vb/Ib=Vd/Id=Zaout/2               （６）
そして，各増幅器ampの出力電圧と入力電圧の比がAvであるので，以下のとおりとなる。
Vb/Va=Vd/Vc=Av                    （７）
上記から，以下の関係のとおりになる。
増幅回路全体の入力インピーダンス  Zin=Vin/Iin=1/n12*Zain        （８）
増幅回路全体の出力インピーダンス  Zout=Vout/Iout=n22*Zaout      （９）
増幅回路全体の電圧利得  |Vout/Vin|=n1*n2*|Av|                   （１０）
増幅回路全体の通過位相  arg（Vout/Vin）= arg（Av）              （１１）
次に，図１１の低出力状態では，スイッチsw5, sw6, sw7, sw8, sw9, sw10を開放とし，スイッチsw1, sw2, sw3, sw4を導通とする。そして増幅器amp1のみ動作させて残りの増幅器amp2, amp3, amp4を非動作状態にしてその消費電流を低減することで増幅回路全体の消費電力をおよそ4分の1に低減し，高効率動作を実現している。
【００４７】
低出力状態の電圧分配数M，電流分配数N，電圧合成数K，電流合成数Lは全て１となり，高出力状態の電圧分配数2と電流分配数2の比2:2は，低出力状態の電圧分配数1と電流分配数1の比1:1と等しく，また高出力状態の電圧合成数2と電流合成数2の比2:2は，低出力状態の電圧合成数１と電流合成数１の比1:1と等しい。
【００４８】
このとき，図１１の入力端子の電圧をVin2，電流をIin2とし，出力端子の電圧をVout2，電流をIout2とし，e点,f点での電圧をVe,Vf，電流をIe,Ifとすると，入力側については，
Vin2=1/n1*Ve
Iin2=n1*Ie
スイッチsw5がオフでsw3がオンであるので，
Ve/Ie=Zain
出力側については，
Vout2=n2*Vf
Iout2=1/n2*If
スイッチsw6がオフでsw4がオンであるので，
Vf/If=Zaout
となり，これらより，以下の関係が導かれる。
増幅回路全体の入力インピーダンス  Zin=Vin2/Iin2=1/n12*Zain        （８Ａ）
増幅回路全体の出力インピーダンス  Zout=Vout2/Iout2=n22*Zaout      （９Ａ）
増幅回路全体の電圧利得  |Vout2/Vin2|=n1*n2*|Av|                   （１０Ａ）
増幅回路全体の通過位相  arg（Vout2/Vin2）= arg（Av）              （１１Ａ）
図１２，図１３は，上記の式（８）及び（８Ａ）を説明する図である。図１２には電圧分配回路が示され，分配前入力信号Vin,Iin，電圧分配数M，入力端子からみた入力インピーダンスZinとすると，トランスの変圧比１：ｎ１の場合，トランスの二次側コイルの電圧はn1*Vin/M，電流はIin/n1であるので，増幅器ampへの入力インピーダンスをZainとすると，以下のとおりの関係が成り立つ
Zain= n12*Vin/M*Iin
そして，入力端子からの入力インピーダンスZinは，Vin/Iinであるので，
Zin=Vin/Iin= 1/n12*M*Zain             （１２）
となる。
【００４９】
図１３は電流分配回路が示され，電流分配数Nの例である。電流分配により分配後の電流はIin/N，電圧はVinであり，増幅器ampの入力インピーダンスをZainとすると，
Zain=N*Vin/Iin
そして，入力端子からみた入力インピーダンスZinは，Vin/Iinであるので，
Zin=Vin/Iin=Zain/N                    （１３）
したがって，電圧分配回路と電流分配回路とを縦続接続すると，上記式（１２）（１３）から，次の通りである。
Zin=1/n12*(M/N)*Zain                  （８Ｂ）
電流合成回路，電圧合成回路の場合も上記と同様の計算により，
Zout=n22*(K/L)*Zaout                  （９Ｂ）
加えてこれらの回路を用いた増幅器全体の電圧利得、通過位相については、
|Vout/Vin|=n1*n2*M/K*|Av|             （１０Ｂ）
arg(Vout/Vin)=arg(Av)                 （１０Ｂ）
となり，分配された信号が全て合成されるためMN=KLであり，M/Kが一定となり電圧利得、通過位相が一定となる。
【００５０】
上記式（８Ｂ）（９Ｂ）(１０Ｂ)（１１Ｂ）において，図１０の電圧分配数M=2，電流分配数N=2,電圧合成数K=2，電流合成数L=2を代入すると式（８）（９）（１０）（１１）が導かれることが理解できる。
【００５１】
また，図１１の電圧分配数M=1，電流分配数N=1,電圧合成数K=1，電流合成数L=1を代入すると，上記の式（８Ａ）（９Ａ）（１０Ａ）（１１Ａ）が導かれることが理解できる。
【００５２】
よって，入力及び出力から見た入出力インピーダンスZin，Zout，利得，通過位相は，高出力状態と低出力状態で等しく，動作状態の増幅器ampの数だけが異なっている。したがって，電力増幅回路の出力状態を高出力と低出力とに制御信号CNTにより切り替えたとしても，入出力インピーダンスZin，Zout，利得，通過位相は，一定に保たれるので，両状態間で切り替える際の通信品質の低下を防ぐことができる。
【００５３】
図１４は，本実施の形態における第１の具体例の構成図である。第１の具体例は，図８，図１０，図１１と同じであり，入力側に最大分配数２の電圧分配回路１０と最大分配数２の電流分配回路１２とが縦続接続され，４つの増幅器ampが設けられ，出力側に最大合成数２の電流合成回路２０と最大合成数２の電圧合成回路２２とが縦続接続されている。そして，図１４中に状態１，２の場合の，電圧分配数M，電流分配数N，それらの比M/N，電流合成数L，電圧合成数K，それらの比K/Lがそれぞれ示されている。状態１が高出力状態，状態２が低出力状態であり，両状態間でM/N,K/Lに変更はないので，入出力インピーダンスZin，Zout，利得，通過位相は一定に保たれる。
【００５４】
図１５は，本実施の形態における第２の具体例の構成図である。第２の具体例は，図１４とは，入力側で前段に電流分配回路１２，後段に電圧分配回路１０を設け，出力側で前段に電圧合成回路２２，後段に電流合成回路２０を設けたことだけが異なる。それ以外は同じ構成である。この場合も，状態１が高出力状態，状態２が低出力状態であり，両状態間でM/N,K/Lに変更はないので，入出力インピーダンスZin，Zout，利得，通過位相は一定に保たれる。
【００５５】
図１６は，本実施の形態における第３の具体例の構成図である。第３の具体例は，入力側に最大分配数２の電圧分配回路１０と最大分配数４の電流分配回路１２とが縦続接続され，８つの増幅器ampが設けられ，出力側に最大合成数４の電流合成回路２０と最大合成数２の電圧合成回路２２とが縦続接続されている。そして，状態１の高出力状態と状態２の低出力状態間でM/N=1/2,K/L=1/2に変更はないので，入出力インピーダンスZin，Zout，利得，通過位相は一定に保たれる。
【００５６】
第３の具体例において，入力側の電圧分配回路と電流分配回路を逆に接続し，出力側の電流合成回路と電圧合成回路とを逆に接続しても，同様に，状態１の高出力状態と状態２の低出力状態間で，入出力インピーダンスZin，Zout，利得，通過位相は一定に保たれる。
【００５７】
図１７は，本実施の形態における第４の具体例の構成図である。第４の具体例は，入力側に最大分配数３の電圧分配回路１０と最大分配数３の電流分配回路１２とが縦列接続され，９つの増幅器ampが設けられ，出力側に最大合成数３の電流合成回路２０と最大合成数３の電圧合成回路２２とが縦続接続されている。そして，状態１の高出力状態と，状態２の中出力状態と，状態３の低出力状態間でM/N=1,K/L=1に変更はないので，入出力インピーダンスZin，Zout，利得，通過位相は一定に保たれる。そして，状態１，２，３の場合の動作状態の増幅器ampの数は，９個，４個，１個になる。
【００５８】
第４の具体例において，入力側の電圧分配回路と電流分配回路を逆に接続し，出力側の電流合成回路と電圧合成回路とを逆に接続しても，同様に，状態１の高出力状態と，状態２の中出力状態と，状態３の低出力状態間で，M/N=1，K/L=1に保つことで，入出力インピーダンスZin，Zout，利得，通過位相は一定に保たれる。
【００５９】
図１８は，本実施の形態における第５の具体例の構成図である。第５の具体例は，入力側に最大分配数４の電圧分配回路１０と最大分配数４の電流分配回路１２とが縦続接続され，１６つの増幅器ampが設けられ，出力側に最大合成数４の電流合成回路２０と最大合成数４の電圧合成回路２２とが縦続接続されている。そして，状態１，２，３，４の間でM/N=1,K/L=1に変更はないので，入出力インピーダンスZin，Zout，利得，通過位相は一定に保たれる。そして，状態１，２，３，４の場合の動作状態の増幅器ampの数は，１６個，９個，４個，１個になる。
【００６０】
第５の具体例において，入力側の電圧分配回路と電流分配回路を逆に接続し，出力側の電流合成回路と電圧合成回路とを逆に接続しても，同様に，状態１，２，３，４の間で，M/N=1，K/L=1に保つことで，入出力インピーダンスZin，Zout，利得，通過位相は一定に保たれる。
【００６１】
以上の具体例から明らかなとおり，分配比M/Nと合成比K/Lを一定に保つようにそれぞれの分配数，合成数を制御信号CNTにより制御するとともに，それに対応して動作させる増幅器ampの数を制御することで，高出力状態と低出力状態との間で切り替えても，入出力インピーダンス，利得，通過位相は一定に保たれる。よって，通信品質の劣化を抑制しつつ，低出力状態時の電力効率を高くすることができる。
【００６２】
そして，最大出力状態に制御する場合は，分配数と合成数を最大分配数，最大合成数に制御し，全ての増幅器ampを動作状態に制御することが望ましい。
【００６３】
上記の実施の形態では，電圧分配回路および電圧合成回路を複数のトランスにより実現しているが，他の電圧合成回路および電圧分配回路であっても，同様に，高出力状態と低出力状態との間で切り替えても，入出力インピーダンス，利得，通過位相は一定に保たれて，通信品質の劣化を抑制しつつ，低出力状態時の電力効率を高くすることができる。同様の効果を得ることができる。
【００６４】
さらに，電流分配回路および電流合成回路を並列接続により実現しているが，他の電流合成回路および電流分配回路であっても同様の効果を得ることができる。
【００６５】
以上の実施の形態をまとめると，次の付記のとおりである。
【００６６】
（付記１）
分配前入力信号の電力を分配し複数の分配入力信号を出力する電力分配回路と，
前記分配入力信号をそれぞれ増幅する複数の増幅器と，
前記複数の増幅器それぞれの分配出力信号の電力を合成して合成後出力信号を出力する電力合成回路とを有し，
前記電力分配回路は，入力信号の電圧を複数の電圧に分配する電圧分配回路と，入力信号の電流を複数の電流に分配する電流分配回路とを，いずれかを前段にして縦続接続し，前段の電圧または電流分配回路に前記分配前入力信号を入力し，後段の電流または電圧分配回路が前記分配入力信号を出力し，
前記電力合成回路は，複数の入力信号の電圧を合成する電圧合成回路と，複数の入力信号の電流を合成する電流合成回路とをいずれかを前段にして縦続接続し，前段の電流または電圧合成回路に前記分配出力信号を入力し，後段の電圧または電流合成回路が前記合成後出力信号を出力し，
さらに，前記電圧分配回路の電圧分配数Ｍと前記電流分配回路の電流分配数Ｎの比Ｍ／Ｎと，前記電圧合成回路の電圧合成数Ｋと前記電流合成回路の電流合成数Ｌの比Ｋ／Ｌとを一定に維持しながら，前記分配数Ｍ，Ｎと前記合成数Ｋ，Ｌとを変化させると共に，信号が分配される増幅器を動作状態に制御し分配されない増幅器を非動作状態に制御する制御回路を有する増幅回路。
【００６７】
（付記２）
付記１において，
前記電圧分配回路は，入力端子と基準電圧との間に複数のトランスの一次側コイルが直列に接続され，複数の出力端子と前記基準電圧との間にそれぞれ前記複数のトランスの二次側コイルが並列に設けられ，前記一次側コイルの接続点と前記基準電圧との間にそれぞれ第１のスイッチが設けられ，
前記電流分配回路は，入力端子と複数の出力端子との間にそれぞれ第２のスイッチが設けられ，
前記電圧合成回路は，複数の入力端子と基準電圧との間にそれぞれ複数のトランスの一次側コイルが並列に設けられ，出力端子と前記基準電圧との間に前記複数のトランスの二次側コイルが直列に接続され，前記二次側コイルの接続点と前記基準電圧との間にそれぞれ第３のスイッチが設けられ，
前記電流合成回路は，複数の入力端子と出力端子との間にそれぞれ第４のスイッチが設けられ，
前記第１，第２，第３，第４のスイッチが前記制御回路からの制御信号に応じてオン，オフ制御される増幅回路。
【００６８】
（付記３）
付記１または２において，
前記複数の増幅器は，それぞれ増幅トランジスタを有し，
前記制御回路は，前記増幅器の増幅トランジスタへのバイアスをオンにして前記増幅器を動作状態にし，前記バイアスをオフにして前記増幅器を非動作状態にする増幅回路。
【００６９】
（付記４）
付記１乃至３のいずれかにおいて，
前記制御回路は，第１の電力出力時では，前記第１の電力出力時より出力電力が低い第２の電力出力時よりも，前記分配数Ｍ，Ｎと前記合成数Ｋ，Ｌをより大きく制御し，前記動作状態に制御する前記複数の増幅器の数をより多くする増幅回路。
【００７０】
（付記５）
付記４において，
前記制御回路は，最大電力出力時では，前記分配数Ｍ，Ｎと前記合成数Ｋ，Ｌを最大数に制御し，前記動作状態に制御する前記複数の増幅器の数を最大数に制御する増幅回路。
【００７１】
（付記６）
付記２において，
前記電圧分配回路の前記複数のトランスの一次側コイルと二次側コイルの巻数比は同じであり，前記電圧合成回路の前記複数のトランスの一次側コイルと二次側コイルの巻数比も同じである増幅回路。
【００７２】
（付記７）
付記１乃至３のいずれかにおいて，
前記第１乃至第４のスイッチは，入出力端子間にソース，ドレインが接続されたＭＯＳトランジスタを有する増幅回路。
【００７３】
（付記８）
付記１乃至３のいずれかにおいて，
前記第１乃至第４のスイッチは，入出力端子間にＭＯＳトランジスタとキャパシタとを直列に接続するとともに，前記入出力端子間にインダクタンスを前記ＭＯＳトランジスタとキャパシタの直列回路に並列に接続し，前記ＭＯＳトランジスタがオンの時に入力される高周波信号がＬＣ共振する増幅回路。
【００７４】
（付記９）
付記１乃至３のいずれかにおいて，
前記第１乃至第４のスイッチは，オンの時に入出力端子間が接触状態となり，オフの時に前記入出力端子間が非接触状態にされるＭＥＭＳスイッチである増幅回路。
【符号の説明】
【００７５】
１：電力分配回路                    ２：電力合成回路
３：制御回路                        amp：増幅器
【図１】
0005459169.tif 000002
【図２】
0005459169.tif 000003
【図３】
0005459169.tif 000004
【図４】
0005459169.tif 000005
【図５】
0005459169.tif 000006
【図６】
0005459169.tif 000007
【図７】
0005459169.tif 000008
【図８】
0005459169.tif 000009
【図９】
0005459169.tif 000010
【図１０】
0005459169.tif 000011
【図１１】
0005459169.tif 000012
【図１２】
0005459169.tif 000013
【図１３】
0005459169.tif 000014
【図１４】
0005459169.tif 000015
【図１５】
0005459169.tif 000016
【図１６】
0005459169.tif 000017
【図１７】
0005459169.tif 000018
【図１８】
0005459169.tif 000019