(57)【特許請求の範囲】
【請求項１】
半導体素子の製造方法であって、
成長用基板上にIII族窒化物系化合物半導体からなり且つ柱状構造体及び空洞が層内に点在する空洞含有層を気相成長法により形成する工程と、
前記空洞含有層の上にIII族窒化物系化合物半導体エピタキシャル層を気相成長法により形成する工程と、
前記III族窒化物系化合物半導体エピタキシャル層の上に支持基板を形成する工程と、
前記空洞含有層を境界層として前記III族窒化物系化合物半導体エピタキシャル層から前記成長用基板を除去する工程と、を含み、
前記空洞含有層を形成する工程は、
前記成長用基板上にIII族窒化物からなる柱状構造体を表面に有する下地層を形成する工程と、
前記下地層上にIV族元素をドープしつつ互いに異なる成長速度でIII族窒化物の成長を行う第１ステップおよび第２ステップを交互に複数回実施する工程と、を含み、
前記柱状構造体の各々は０．５μｍ以上５μｍ以下の幅で形成され、前記空洞含有層は、前記空洞含有層の膜厚をＴ1μｍ、前記半導体エピタキシャル層の膜厚をＴ2μｍとした場合、Ｔ1×Ｔ2の値が０．６〜２．５となる範囲内で形成されることを特徴とする半導体素子の製造方法。
【請求項２】
前記第１ステップは、前記下地層の成長温度よりも高い成長温度でIV族元素をドープしつつV族原料およびIII族原料を供給して前記III族窒化物を縦方向成長促進モードで成長させる処理を含み、
前記第２ステップは、前記下地層の成長温度よりも高い成長温度でIV族元素をドープしつつ前記第１ステップにおける流量よりも大なる流量でV族原料およびIII族原料を供給して前記III族窒化物を横方向成長促進モードで成長させる処理を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記IV族元素はＳｉであり、前記空洞含有層におけるＳｉ濃度は５×１０17ａｔｏｍ／ｃｍ3以上１×１０19ａｔｏｍ／ｃｍ3以下であることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
【請求項４】
前記III族窒化物系化合物半導体エピタキシャル層は、前記空洞含有層に隣接するｎ型III族窒化物系化合物半導体層を含み、
前記ｎ型III族窒化物系化合物半導体層は、前記空洞含有層を形成する工程における圧力よりも低い圧力で形成されることを特徴とする請求項１乃至３のいずれか１つに記載の半導体素子の製造方法。
【請求項５】
前記III族窒化物系化合物半導体エピタキシャル層は、前記空洞含有層に隣接するｎ型III族窒化物系化合物半導体層を含み、
前記ｎ型III族窒化物系化合物半導体層は、第１層と、前記第１層を形成する際のV／III比よりも高いV／III比で形成される第２層とを含み、前記第２層の厚さが１μｍ以上であることを特徴とする請求項１乃至４のいずれか１つに記載の半導体素子の製造方法。
【請求項６】
前記下地層は、前記III族窒化物系化合物半導体エピタキシャル層の成長温度よりも低い温度でV／III比が３０００以上となるようにV族原料とIII族原料を供給する条件下で形成されることを特徴とする請求項１乃至５のいずれか１つに記載の半導体素子の製造方法。
【請求項７】
前記III族窒化物系化合物半導体エピタキシャル層を形成する工程は、ｎ型ＧａＮ層、発光層、およびｐ型ＧａＮ層を順次形成する工程を含むことを特徴とする請求項１乃至６のいずれか１つに記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子および半導体素子の製造方法に関する。
【従来技術】
【０００２】
発光ダイオード等の半導体発光素子は、サファイア基板等の成長用基板上にｎ層、活性層及びｐ層等で構成される半導体層を形成し、成長用基板及び半導体層表面に電極を形成して製造される。成長用基板が絶縁体の場合には、反応性イオンエッチング等の技術を用いて半導体層の一部の領域をエッチングし、ｎ層を露出させて、ｎ層及びｐ層の各々に電極を形成する。
【０００３】
半導体発光素子は、近年の技術の進歩により高効率、高出力化されている。しかし、高出力化に伴って半導体発光素子から発せられる熱量も増加し、これによる半導体発光素子の効率低下および半導体層の劣化等、信頼性の低下が問題となっている。これを解決するために比較的熱伝導性の低い成長用基板を除去し、これに代えて比較的熱伝導性の高い金属等で半導体膜を支持する構成がとられている。かかる構造とすることにより、半導体発光素子の放熱性が改善される他、成長用基板を除去することにより発光効率、特に光取り出し効率の向上も期待できる。すなわち、成長用基板を光が通過する際に起る光吸収や半導体膜と成長用基板の屈折率差に起因してその界面で全反射される光の成分を減じることが可能となる。成長用基板の剥離は、レーザリフトオフ（ＬＬＯ）法が用いられるのが一般的である。
【０００４】
特許文献１には、成長用基板上にアモルファス状の窒素化合物半導体層を介して半導体エピタキシャル層が形成された発光素子の製造工程において、アモルファス状の窒素化合物半導体層を気相成長させる際の雰囲気温度を６００℃以下とし、且つ、Ｖ族元素に対するIII族元素の供給比率を１０００以下とすることにより、このアモルファス状の窒素化合物半導体層内部に空洞が形成され、場合により、成長用基板と半導体エピタキシャル層の剥離が自然に生じることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２２８５３９号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＬＬＯ法を用いて成長用基板を剥離する場合、レーザ光を吸収した窒化物半導体が分解されてＮ２ガスを発生させ、このガス圧により半導体エピタキシャル層にクラックが生じる場合がある。また、ＬＬＯ法を実施するためには、高価な専用の装置を導入する必要があるため、コストアップを招く。更に、ＬＬＯ法では、レーザ光をウエハ全面に亘って走査させていく処理となるため多数のウエハを一括処理することが困難であり、比較的長い処理時間を要する。ウエハの大口径化が進むと処理時間は更に長くなる。このため、ＬＬＯ法を用いることなく、より簡便な方法で、成長用基板を剥離することができれば、生産効率が向上し、品質面およびコスト面においても有利となる場合が多い。
【０００７】
ここで、成長用基板の剥離に関する必要事項は以下のとおりである。第１に成長用基板剥離後の半導体エピタキシャル層の膜質が良好であることが必要である。すなわち、成長用基板の剥離を行う際に半導体エピタキシャル層にクラック等が発生しないこと、および半導体エピタキシャル層に貫通転位等の結晶欠陥が少ないことが必要である。第２に成長用基板の自然剥離が生じないことが必要である。すなわち、半導体エピタキシャル層単体の膜厚は非常に薄いため、ウエハのハンドリング時や途中工程で成長用基板の自然剥離が生じると、その後の処理が困難となる。例えば、半導体層のエピタキシャル成長工程における熱衝撃等によって成長用基板の剥離が生じると、その後の電極形成や支持基板との接合が極めて困難となる。従って、成長用基板と半導体エピタキシャル層との間で自然剥離が生じない程度の接合強度が確保され、且つ成長用基板の除去工程において容易に剥離できること、すなわち、成長用基板の剥離制御性が確保されていること必要となる。
【０００８】
本発明は、上記した点に鑑みてなされたものであり、ＬＬＯ法によらず、より簡便な方法で成長用基板の剥離を行うことができる半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体素子の製造方法は、成長用基板上にIII族窒化物系化合物半導体からなり且つ柱状構造体及び空洞が層内に点在する柱状構造体と空洞とを含む空洞含有層を気相成長法により形成する工程と、前記空洞含有層の上にIII族窒化物系化合物半導体エピタキシャル層を気相成長法により形成する工程と、前記III族窒化物系化合物半導体エピタキシャル層の上に支持基板を形成する工程と、前記空洞含有層を境界面として前記III族窒化物系化合物半導体エピタキシャル層から前記成長用基板を除去する工程と、を含み、前記空洞含有層を形成する工程は、前記成長用基板上にIII族窒化物からなる柱状構造体を表面に有する下地層を形成する工程と、前記下地層上にIV族元素をドープしつつ互いに異なる成長速度でIII族窒化物の成長を行う第１ステップおよび第２ステップを交互に複数回実施する工程と、を含み、前記柱状構造体の各々は０．５μｍ以上５μｍ以下の幅で形成され、前記空洞含有層は、前記空洞含有層の膜厚をＴ1μｍ、前記半導体エピタキシャル層の膜厚をＴ2μｍとした場合、Ｔ1×Ｔ2の値が０．６〜２．５となる範囲内で形成されることを特徴としている。
【発明の効果】
【００１４】
本発明の半導体素子の製造方法によれば、成長用基板と半導体エピタキシャル層との間には成長用基板の自然剥離が生じない程度の接合強度が確保される一方、成長用基板の除去工程においてはＬＬＯ法を用いることなく容易に成長用基板の剥離を行うことが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例である半導体発光素子の製造工程フロー図である。
【図２】本発明の実施例である成長用基板を剥離する前の段階の半導体発光素子の構造を示す断面図である。
【図３】本発明の実施例に係る柱状構造体の単体のサイズ（幅）とこの柱状構造体の面内占有率との関係を示したグラフである。
【図４】空洞含有層の膜厚と半導体エピタキシャル層の膜厚の実測値および成長用基板の良好な剥離を行うことができる範囲を示したグラフである。
【図５】図５（ａ）〜（ｅ）は、本発明の実施例である光半導体発光素子の各製造工程におけるプロセスステップ毎の断面図である。
【図６】図６（ａ）〜（ｄ）は、本発明の実施例である光半導体発光素子の各製造工程におけるプロセスステップ毎の断面図である。
【図７】成長用基板を剥離することによって表出した半導体エピタキシャル層側の表面の蛍光顕微鏡写真である。
【図８】図８（ａ）は、成長用基板剥離工程で剥離れたサファイア基板の剥離面を撮影したＳＥＭ像であり、図８（ｂ）は、半導体エピタキシャル層の剥離面を撮影したＳＥＭ像である。
【図９】図９（ａ）は、空洞含有層２０にＳｉをドープしない場合（比較例）のウエハ表面の状態を示す写真であり、図９（ｂ）は、空洞含有層にＳｉをドープした場合のウエハ表面の状態を示す写真である。
【図１０】空洞含有層におけるＳｉドープ量とウエハ外縁部に沿って発生する未融合領域の幅の関係をプロットしたグラフである。
【発明を実施するための形態】
【００１６】
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。尚、本発明は半導体素子に関するが、半導体発光素子を例として以下に説明する。図１は本発明の実施例である半導体発光素子の製造工程フロー図である。図２は、成長用基板を剥離する前の段階の半導体発光素子の構造を示す断面図である。
【００１７】
本実施例の半導体発光装置の製造方法は、成長用基板１０上にIII族窒化物からなる内部に多数の空洞を含む空洞含有層２０形成する空洞含有層形成工程（ステップＳ１）、空洞含有層の上にIII族窒化物からなる発光層等を含む半導体エピタキシャル層３０を形成する半導体エピタキシャル層形成工程（ステップＳ２）、半導体エピタキシャル層３０上に支持基板４０を貼り付ける支持基板接着工程（ステップＳ３）、空洞含有層２０を境界面として成長用基板１０を半導体エピタキシャル層３０から剥離する成長用基板除去工程（ステップＳ４）、成長用基板１０を剥離することによって表出した半導体エピタキシャル層３０表面の平坦化を行う表面処理工程（ステップＳ５）、表面処理された半導体エピタキシャル層３０に電極７０を形成する電極形成工程（ステップＳ６）および、支持基板付き半導体エピタキシャル層３０を個別のチップに分離するチップ分離工程（ステップＳ７）を含む。
【００１８】
空洞含有層２０は、半導体エピタキシャル層３０と同じIII族窒化物からなり、成長用基板１０と半導体エピタキシャル層３０との間に介在する。空洞含有層２０は、その延在する面内において多数の空洞（ボイド）２１が概ね均一に分布した多孔質構造を有する。空洞含有層２０内に多数の空洞２１が形成されることにより、互いに隣接する空洞の間には成長用基板１０と半導体エピタキシャル層３０との接続部をなす柱状構造体２２が形成される。柱状構造体２２の単体のサイズ（幅）は、数μｍ程度であり、空洞含有層２０が延在する面内において概ね均一に分布している。かかる構造を有する空洞含有層２０が成長用基板１０と半導体エピタキシャル層３０との間に介在することにより、成長用基板１０の自然剥離が生じない程度の接合強度が確保され、且つ成長用基板除去工程（ステップＳ４）においては外部から小さな力を与えるだけで、ＬＬＯ法を用いることなく空洞含有層２０を起点とした成長用基板１０の剥離を行うことが可能となる。成長用基板１０は、空洞含有層２０との境界面から剥離する場合、空洞含有層２０内で剥離する場合がある。すなわち、空洞含有層２０を境界層として成長用基板が剥離される。
【００１９】
仮に空洞含有層２０内部に形成される空洞２１およびこれに伴う柱状構造体２２が不均一に分布していたり、空洞２１および柱状構造体２２の各々のサイズが適当でないと、意図しないタイミングで成長用基板１０の自然剥離が生じたり、空洞含有層２０を境界層とした成長用基板の剥離を行うことが不可能となり、歩留りが著しく低下してしまうおそれがある。従って、空洞含有層形成工程（ステップＳ１）において、空洞２１および柱状構造体２２を面内において概ね均一に分布させ、且つ空洞２１および柱状構造体２２の各々のサイズが成長用基板の剥離に適するように制御することが重要となる。空洞２１および柱状構造体２２を面内に均一に分布させるべく空洞含有層２０は、濃度５×１０１７〜１×１０１９ａｔｏｍ／ｃｍ３のＳｉを含んでいる。尚、空洞含有層２０に導入されるドーパント材料としては、Ｓｉ以外にＣ、Ｇｅ等の他のＩＶ族元素であってもよい。
【００２０】
図３は、空洞含有層２０内部に形成された柱状構造体２２の単体のサイズ（幅）と、この柱状構造体２２全体の面内占有率を示したグラフである。また、図３には、空洞含有層２０を境界層とした成長用基板１０の剥離を良好に行うことができる範囲が破線により示されている。柱状構造体２２は、空洞含有層２０が延在する面内において概ね均一に分布しており、そのサイズ（幅）が大きくなるに従って、当該面内における占有率が増加する。すなわち、柱状構造体２２のサイズが大きくなると、成長用基板１０と半導体エピタキシャル層３０との接続部面積が拡大し、接合強度が増すことになる。従って、柱状構造体２２のサイズが大きすぎると、空洞含有層２０を境界層とした成長用基板１０の剥離が困難となる。
【００２１】
また、空洞含有層２０を境界層とした良好な成長用基板１０の剥離を行うためには、空洞含有層２０の膜厚は、半導体エピタキシャル層３０の膜厚に応じて定める必要がある。すなわち、半導体エピタキシャル層３０の膜厚が厚くなると膜内に発生する応力が大きくなり、空洞含有層２０がこの応力に耐え得る機械的強度を有していないと成長用基板１０の自然剥離が生じ、また、この応力に対して空洞含有層２０の機械的強度が大きすぎると成長用基板１０の剥離を行うことができなくなる。空洞含有層２０の機械的強度はその膜厚が厚くなる程低下し、成長用基板１０の剥離が生じやすい構造となる。従って、空洞含有層２０の膜厚は積層する半導体エピタキシャル層３０の膜厚に応じて設定する必要がある。
【００２２】
図４は、横軸に空洞含有層２０の膜厚をとり、縦軸に半導体エピタキシャル層３０の膜厚をとり、作製されたサンプルの実測値をこのグラフ上にプロットしたものである。グラフ中の三角形のプロットは成長用基板１０の剥離を行うことができなかった場合を示す。グラフ中の四角形のプロットは空洞含有層２０を境界層とした良好な成長用基板１０の剥離を行うことができた場合を示す。グラフ中の円形のプロットは成長用基板除去工程に至る前に自然剥離が生じた場合を示す。グラフ中の２本の破線で挟まれた領域は、かかるデータに基づいて定められた、空洞含有層２０を境界層とした良好な成長用基板１０の剥離を行うことが可能な範囲を示している。すなわち、この領域よりも右側部分が成長用基板１０の自然剥離が生じる領域であり、左側部分が剥離不可となる領域である。
【００２３】
すなわち、空洞含有層を境界層とした良好な成長用基板の剥離を行うことができる領域は、図３中破線で囲まれた、柱状構造体の単体のサイズ（幅）が０．５μｍ以上５μｍ以下であり、且つ空洞含有層２０の膜厚をＴ１[μｍ]、半導体エピタキシャル層３０の膜厚をＴ２[μｍ]とした場合にＴ１×Ｔ２の値が概ね０．６〜２．５となる範囲である。かかる条件を満たすことにより、自然剥離を生じることなく空洞含有層２０を境界層とした良好な成長用基板１０の剥離を行うことができる。
【実施例１】
【００２４】
次に、本発明の実施例１に係る半導体発光素子の製造方法について図１、図５および図６を参照しつつ説明する。図５（ａ）〜（ｅ）および図６（ａ）〜（ｄ）は、本実施例に係る光半導体発光素子の各製造工程におけるプロセスステップ毎の断面図である。
【００２５】
（空洞含有層形成工程  ステップＳ１）
空洞含有層形成工程は、低温バッファ層を高いＶ／III比で気相成長することにより成長用基板１０上にＧａＮからなる下地層２０ａを形成する工程と、主として縦方向成長が促進される条件（縦方向成長促進モード）でＧａＮ膜の成長を行う処理（第１ステップ）と主として横方向成長が促進される条件（横方向成長促進モード）でＧａＮ膜の成長を行う処理（第２ステップ）とを交互に複数回繰り返すことにより空洞含有層２０を完成させる工程を含む。上記第１および第２ステップにおいてＧａＮ膜内に５×１０１７〜１×１０１９ａｔｏｍ／ｃｍ３のＳｉをドープすることにより、空洞含有層２０を構成する幅０．５〜５μｍ程度の柱状構造体２２がウエハ面内において均一に分散して形成され、成長用基板１０の剥離を良好に行うことが可能となる。Ｖ／III比とは、III族窒化物半導体層を気相成長する際に供給される原料ガスに含まれるＶ族元素のモル数をIII族元素のモル数で割った値であり、Ｖ族元素とIII族元素の供給比率を意味している。以下、空洞含有層２０の形成工程について詳述する。
【００２６】
はじめに、成長用基板１０を用意する。本実施例では、ＭＯＣＶＤ法（有機金属気相成長法）によりＧａＮ系の半導体エピタキシャル層を形成することができるＣ面サファイア基板を成長用基板１０として用いた。
【００２７】
続いて、成長用基板１０上に窒化物半導体からなる低結晶性の下地層２０ａを形成する。具体的には、成長用基板１０をＭＯＣＶＤ装置に搬入し、基板温度（成長温度）を５２５℃、成長圧力を９．３３×１０４Ｐａ（７００Ｔｏｒｒ）とし、窒素１３．５ＬＭ、水素７ＬＭの雰囲気下でトリメチルガリウム（ＴＭＧ）（流量１１μｍｏｌ／ｍｉｎ）およびアンモニア（ＮＨ３）（流量３．３ＬＭ）を供給して（この場合Ｖ／III比は１４０００程度となる）、厚さ２００ｎｍ程度のＧａＮからなる低結晶性の下地層２０ａを形成する（図５（ａ））。下地層２０ａの成膜後ＴＭＧの供給を停止して基板温度を１０００℃まで昇温する。
【００２８】
下地層２０ａは、空洞含有層２０内部の空洞２１および柱状構造体２２の原型となる凹凸面を有している。下地層２０ａは、成長用基板１０とＧａＮ系半導体エピタキシャル層３０との格子不整合を緩和する緩衝層として機能するとともに、空洞２１および柱状構造体２２を形成するための下地を形成する。このように、低温且つ比較的高いＶ／III比（３０００以上）でＧａＮ膜の成長を行うことにより、凹凸の高さおよびピッチが面内に亘ってほぼ揃った凹凸面を有する下地層２０ａが成長基板１０上に形成される。これは、高Ｖ／III比とすることによりアンモニアリッチとなった状態においては、Ｇａのマイグレーションが促進され、成長用基板１０上で偏りなくＧａＮ膜の成長が起るためと考えられる。これにより、空洞含有層２０内部に空洞２１および柱状構造体２２を均一に形成することが可能となり、また、成長用基板１０と半導体エピタキシャル層３０との接続部をなす柱状構造体２２の各々をミクロンサイズで形成することが可能となる。
【００２９】
仮に、Ｖ／III比が比較的低い条件（３０００未満）で成長を行うと、下地層２０ａは、離散的な島状構造となる。これは、低Ｖ／III比の下ではＧａのマイグレーションが促進されず、原料ガスの気流の影響等を受けてＧａＮ膜の成長が起こり易い部分と起こり難い部分の差が顕著に現れるためである。この場合、空洞２１および柱状構造体２２の面内分布が不均一となり、成長用基板１０が自然剥離を起こしたり、或いは空洞含有層１０を境界層とした良好な成長用基板１０の剥離が困難となる。
【００３０】
尚、成長温度は４２５〜６２５℃の範囲で変更することが可能である。また、ＴＭＧの流量は８〜２３μｍｏｌ／ｍｉｎ、より好ましくは９〜１５μｍｏｌ／ｍｉｎの範囲で変更することが可能であり、ＮＨ３の流量は０．５〜５．５ＬＭの範囲で変更することが可能である。この場合、Ｖ／III比は、３０００〜２５０００、より好ましくは９０００〜２５０００の範囲内であることが必要となる。また、下地層の形成工程におけるＶ／III比をＳ１、後述する半導体エピタキシャル層形成工程におけるＶ/III比をＳ２とすると、Ｓ１÷Ｓ２の値が０．５〜１０、より好ましくは１〜５となる条件下で、各層の成長を行うことが好ましい。また、下地層の成長速度は３〜４５ｎｍ／ｍｉｎ、より好ましくは１０〜２３ｎｍの範囲で変更することが可能である。
【００３１】
次に、基板温度を１０００℃、成長圧力を９．３３×１０４Ｐａ（７００Ｔｏｒｒ）を保ったまま、窒素６ＬＭ、水素１３ＬＭの雰囲気下で、主に縦方向成長が助長される条件で成膜を行う処理（第１ステップと称する）と、主に横方向成長が助長される条件で成膜を行う処理（第２ステップと称する）を交互に各４回ずつ行うことにより、厚さ４００ｎｍ程度の空洞含有層２０を完成させる。
【００３２】
第１ステップにおいては、ＴＭＧを流量２３μｍｏｌ／ｍｉｎで供給し、ＮＨ３を流量２．２ＬＭで供給するとともに、空洞含有層２０におけるＳｉ濃度が５×１０１８ａｔｏｍ／ｃｍ３となるようにシランガス（ＳｉＨ４）を供給して厚さ２０ｎｍ程度の第１のＧａＮ層２０ｂ１を下地層２０ａ上に形成する。この第１ステップでは、ＧａＮ膜の構成元素の分解・脱離が生じにくい部分を中心に主にＧａＮ膜の縦方向成長が起る。その結果、下地層２０ａ表面に形成された凹凸が更に激しくなる（図５（ｂ））。
【００３３】
第２ステップにおいては、ＴＭＧを流量４５μｍｏｌ／ｍｉｎで供給し、ＮＨ３を流量４．４ＬＭで供給するとともに、空洞含有層２０におけるＳｉ濃度が５×１０１８ａｔｏｍ／ｃｍ３となるようにシランガス（ＳｉＨ４）を供給して厚さ８０ｎｍ程度の第２のＧａＮ層２０ｂ２を形成する。この第２ステップでは、主に第１ステップを経て縦方向に成長した第１のＧａＮ層２０ｂ１の頂部を境界層としてＧａＮ膜の横方向成長が起る（図５（ｃ））。第１ステップおよび第２ステップを交互に４セット繰り返すことにより、空洞２１の原型となるＧａＮ膜の凹部を挟んで隣接する核同士が融合し、空洞２１および柱状構造体２２を内包する空洞含有層２０が形成される。横方向成長が複数回行われることにより、空洞含有層２０の表面は平坦化され、また、成長用基板とＧａＮ膜との界面に生じた結晶欠陥が屈曲し、これが上層部にまで伝搬しなくなるため、半導体エピタキシャル層３０の欠陥密度が低減される。第１ステップと第２ステップとでは、ＴＭＧおよびＮＨ３の流量が異なるため、ＧａＮ膜の成長速度が異なり、ＧａＮ膜を構成するＧａ原子およびＮ原子の吸着と分解・脱離のバランスが互いに異なることから成長方向に違いが生じるものと考えられる。尚、第１ステップにおけるＧａＮ膜の成長速度は２３ｎｍ／ｍｉｎであり、第２ステップにおけるＧａＮ膜の成長速度は４５ｎｍ／ｍｉｎである。
【００３４】
第１ステップおよび第２ステップを繰り返し実施する過程において、以下のような反応が起る。空洞含有層２０を構成するＧａＮ膜は、供給されるＧａ原子およびＮ原子が基板上に吸着および分解・脱離を繰り返しながら成長していく。第２ステップにおいて横方向成長が進行するに従って、空洞２１の原型が形成されていく。すると、空洞２１上部の開口幅が次第に小さくなり、空洞２１内部にＮＨ３が侵入しにくい状態となる。すると、空洞２１内部ではＧａＮ膜が成長しにくい状態となる。一方、空洞２１内部の結晶性の弱い部分では分解・脱離が進みガス状の窒素は、空洞２１内部から抜けていく。これにより、空洞２１のサイズは次第に大きくなり、これに伴い柱状構造体２２のサイズ（幅）は小さくなる。また、窒素の脱離により生じた金属Ｇａ２３は、窒素ガスのように空洞２１の開口部から抜けることができないため、空洞２１の内壁や成長用基板１０上に付着したまま残る。図７は、成長用基板１０を剥離することによって表出した半導体エピタキシャル層３０側の表面の蛍光顕微鏡写真である。同図よりＧａＮ膜には窒素の脱離によって生じた金属Ｇａ（写真中の暗部）が付着しているのが確認できる。
【００３５】
このように、成長用基板１０上に低結晶性の下地層２０ａを高Ｖ／III比で形成した後、所定ドープ量のＳｉを導入しつつ縦方向成長と横方向成長を交互に繰り返す処理を行うことにより、内部に複数の空洞２１および幅５μｍ以下の柱状構造体２２が均一に分布した空洞含有層２０と、成長用基板１０とからなる積層構造体が形成される。かかる積層構造体は、成長用基板１０の剥離機能が付加された剥離機能付き成長用基板として使用することができる。
【００３６】
尚、第１ステップおよび第２ステップにおけるＧａＮ膜の成長温度は、８００〜１２００℃の範囲で変更することが可能である。また、第１ステップにおいてはＴＭＧの流量を１０〜３０μｍｏｌ／ｍｉｎ、ＮＨ３の流量を１〜３ＬＭの範囲で変更することが可能である。第２ステップにおいてはＴＭＧの流量を３０〜７０μｍｏｌ／ｍｉｎ、ＮＨ３の流量を３〜７ＬＭの範囲で変更することが可能である。空洞含有層２０の膜厚は２００〜１０００ｎｍの範囲で変更することが可能である。この場合、形成する空洞の大きさ等に応じて第１のＧａＮ層２０ｂ１を１０〜６０ｎｍ、第２のＧａＮ層２０ｂ２を３０〜１４０ｎｍの範囲で形成すればよい。
【００３７】
また、空洞含有層２０にドープするＳｉ濃度は５×１０１７〜１×１０１９ａｔｏｍ／ｃｍ３の範囲で変更することが可能である。Ｓｉ濃度をかかる範囲に設定することにより、未融合領域の発生を抑制することができる。未融合領域とは、互いに隣接する柱状構造体２２同士が横方向成長を行っても融合せずに空洞２１上部が開放したままの状態となっている未融合部が密集している領域である。すなわち、未融合領域は複数の貫通穴を有している。未融合領域は、空洞含有層２０におけるＳｉドープ量が適切ではない場合、主にウエハの外縁近傍に発生することが確認されている。未融合領域の面積が大きくなると、成長用基板１０の剥離を促す成長用基板１０と半導体エピタキシャル層３０との間に生じる応力が空洞含有層２０内に蓄積されにくくなり、成長用基板１０の剥離を適正に行うことができない場合がある。また、未融合領域の直上に位置する部分の半導体エピタキシャル層３０は、結晶品質が悪く発光素子として機能しないため、歩留りが悪化する。空洞含有層２０に導入するＳｉのドープ量を上記範囲に設定することにより、未融合領域の発生を抑制し、これらの問題を解消することが可能となる。尚、空洞含有層２０にドープされる材料は、ＧａＮ膜に点欠陥を導入させる材料であればよく、ＣやＧｅなどの他のＩＶ族元素を用いることができる。
【００３８】
（半導体エピタキシャル層形成工程  ステップＳ２）
次に、ＭＯＣＶＤ法により空洞含有層２０の上にＧａＮ系半導体からなるｎ-ＧａＮ層３１、発光層３２およびｐ−ＧａＮ層３３を含む半導体エピタキシャル層３０を形成する（図５（ｄ））。
【００３９】
具体的には、基板温度を１０００℃、成長圧力９．３３×１０４Ｐａ（７００Ｔｏｒｒ）とし、ＴＭＧ（流量４５μｍｏｌ／ｍｉｎ）、ＮＨ３（流量４．４ＬＭ）を供給し（この場合Ｖ／III比は４５００程度となる）、更にＳｉＨ４を供給し、濃度５×１０１８ａｔｏｍ／ｃｍ３のＳｉを含む厚さ３〜１０μｍ程度のｎ−ＧａＮ層３１を形成する。この場合、成長レートは３μｍ／ｈである。尚、ＴＭＧの流量は、１０〜７０μｍｏｌ／ｍｉｎの範囲で変更することが可能である。また、ＮＨ３は３．３〜５．５ＬＭの範囲で変更することが可能である。また、Ｖ／III比は、２０００〜２２５００、より好ましくは３０００〜８０００の範囲に設定することが可能である。また、成長速度は０．５〜５μｍ/ｈの範囲に設定することが可能である。Ｓｉドープ量は、ｎ−ＧａＮ層３１とｎ側電極７０との接触抵抗が１×１０−４Ω／ｃｍ２以下となる範囲で変更することが可能である。
【００４０】
次に、基板温度を７６０℃とし、ＴＭＧ（流量３．６μｍｏｌ／ｍｉｎ）、トリメチルインジウム（ＴＭＩ）（流量３．６μｍｏｌ／ｍｉｎ）およびＮＨ３（流量４．４ＬＭ）を供給し、ＧａＮ／ＩｎｙＧａＮ（各２ｎｍ）のペアを３０ペア形成することにより、歪み緩和層（図示ぜず）を形成する。尚、ＴＭＧおよびＴＭＩの流量は１〜１０μｍｏｌ／ｍｉｎの範囲で変更することが可能である。この場合、Ｉｎ組成が２０％程度となるようにＴＭＩとＴＭＧ流量を同時に変更することが必要となる。またＮＨ３の流量は３．３〜５．５ＬＭの範囲で変更することが可能である。また、ＧａＮに代えてＩｎｘＧａＮを形成することとしてもよい。この場合、ｘ＜ｙを満たすように、流量調整が必要となる。また、歪緩和層の膜厚は、ＧａＮ/ＩｎｙＧａＮの各層の膜厚やペア数を変更することにより５０〜３００ｎｍの範囲で変更することが可能である。また、歪緩和層には、Ｓｉを最大５×１０１７ａｔｏｍ/ｃｍ３ドープしてもよい。
【００４１】
次に、基板温度を７３０℃とし、ＴＭＧ（流量３．６μｍｏｌ／ｍｉｎ）、ＴＭＩ（流量１０μｍｏｌ／ｍｉｎ）およびＮＨ３（流量４．４ＬＭ）を供給し、ＧａＮ障壁層／ＩｎｙＧａＮ井戸層（各１４ｎｍ／２．２ｎｍ）からなるペアを５ペア形成することにより、多重量子井戸構造の発光層３２を形成する。尚、ＴＭＧおよびＴＭＩの流量は１〜１０μｍｏｌ／ｍｉｎの範囲で変更することが可能である。この場合、Ｉｎの組成比を示すｙの値が０．３５程度となるようにＴＭＩとＴＭＧ流量を同時に変更することが必要となる。またＮＨ３の流量は３．３〜５．５ＬＭの範囲で変更することが可能である。また、発光層３２には、Ｓｉを最大５×１０１７ａｔｏｍ/ｃｍ３ドープしてもよい。
【００４２】
次に、基板温度を８７０℃とし、ＴＭＧ（流量8.1μｍｏｌ／ｍｉｎ）、トリメチルアルミニウム（ＴＭＡ）（流量７.6μｍｏｌ／ｍｉｎ）、ＮＨ３（流量４．４ＬＭ）およびドーパントガスとしてＣＰ２Ｍｇ（bis-cyclopentadienyl Mg）を供給することによりＭｇが１×１０２０ａｔｏｍ／ｃｍ３ドープされた膜厚４０ｎｍ程度のｐ-ＡｌＧａＮ層（図示せず）を形成する。尚、ＴＭＧの流量は４〜２０μｍｏｌ／ｍｉｎの範囲で変更することが可能である。この場合、Ａｌの組成が２０％程度となるようにＴＭＧとＴＭＡの流量を同時に変更することが必要となる。またＮＨ３の流量は３．３〜５．５ＬＭの範囲で変更することが可能である。また、ｐ−ＡｌＧａＮ層の膜厚は２０〜６０ｎｍの範囲で変更することが可能である。
【００４３】
次に、基板温度を８７０℃とし、ＴＭＧ（流量１８μｍｏｌ／ｍｉｎ）、ＮＨ３（流量４．４ＬＭ）およびドーパントガスとしてＣＰ２Ｍｇ（bis-cyclopentadienyl Mg）を供給することによりＭｇが１×１０２０ａｔｏｍ／ｃｍ３ドープされた膜厚２００ｎｍ程度のｐ−ＧａＮ層３３を形成する。尚、ＴＭＧの流量は８〜３６μｍｏｌ／ｍｉｎの範囲で変更することが可能である。またＮＨ３の流量は３．３〜５．５ＬＭの範囲で変更することが可能である。また、ｐ−ＧａＮ層３３の膜厚は１００〜３００ｎｍの範囲で変更することが可能である。次に、約９００℃の窒素雰囲気下で約１分間の熱処理を行うことにより、ｐ−ＧａＮ層３３を活性化させる。
【００４４】
（支持基板接着工程  ステップＳ３）
次に、ＥＢ蒸着法等により、ｐ−ＧａＮ層３３上にＰｔ（１ｎｍ）およびＡｇ（３００ｎｍ）をこの順番で堆積し、ｐ側電極層４０を形成する。Ｐｔ層によりｐ−ＧａＮ層３３との間でオーミック接触が形成され（接触抵抗率１×１０−３Ω／ｃｍ２程度）、Ａｇ層により高反射率（反射率８０％程度）が確保される。続いて、ｐ側電極層４０の上にＴｉ（１００ｎｍ）、Ｐｔ（２００ｎｍ）およびＡｕ（２００ｎｍ）をこの順番で堆積し、接着層４１を形成する。接着層４１は後述する支持基板６０との接着部を構成する（図５（ｅ））。尚、ｐ側電極層４０に適宜パターンニングを施してもよい。また、ｐ側電極層４０をＰｔ／Ｒｈ又はＮｉ／Ａｇで構成してもよい。また、接着層４１をＴｉ（１００ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（２００ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（２００ｎｍ）で構成してもよい。この場合、Ａｕ膜厚は、支持基板側のＡｕＳｎの膜厚や組成を考慮して、共晶点に合致する量となるように定めればよい。
【００４５】
次に、成長用基板１０に替えて半導体エピタキシャル層３０を支持するための支持基板６０を用意する。支持基板６０としては、例えばＳｉ単結晶基板を用いることができる。支持基板６０上には、Ｐｔ、Ｔｉ、Ｎｉ、Ａｕ、ＡｕＳｎがこの順番で積層された接着層６１がＥＢ蒸着法等により形成される。Ｐｔ層は、Ｓｉ基板との間でオーミックコンタクトを形成するための層である。Ｔｉ層は密着性を確保するための層である。Ｎｉ層はＡｕＳｎの濡れ性を向上させるための層である。Ａｕ層はＮｉの酸化防止のための層である。ＡｕＳｎ層は共晶合金層である。尚、接着層６１に適宜パターニングを施してもよい。続いて、この接着層６１と半導体エピタキシャル層３０上に形成された接着層４１とを密着させ基板温度３３０℃、真空又はＮ２雰囲気中で熱圧着することにより、半導体エピタキシャル層３０のｐ−ＧａＮ層３３側に支持基板６０を貼り付ける（図６（ａ））。尚、支持基板６０は、接着層４１上にＣｕ等の金属膜をめっき成長させることにより形成されるものであってもよい。
【００４６】
（成長用基板除去工程  ステップＳ４）
次に、成長用基板１０を半導体エピタキシャル層３０から剥離する。成長用基板１０は、空洞含有層２０内部において均一に分布した幅数μｍ程度の柱状構造体２２を介して半導体エピタキシャル層３０に接合しているので、この接続部に対して外部から僅かな力を加えることにより空洞含有層２０を境界層として成長用基板１０を容易に剥離することが可能である。従って、ＬＬＯ法によらず成長用基板１０を剥離することが可能となる。例えば、成長用基板１０に軽い衝撃を与えることにより成長用基板１０を剥離することができる。また、超音波等を用いてウエハに振動を与えることにより成長用基板１０を剥離することもできる。また、空洞含有層２０内部の空洞２１に液体を浸透させ、これを加熱することにより生じる水蒸気圧を利用して成長用基板１０を剥離することもできる。また、ウエハを酸やアルカリ溶液に浸漬して空洞２１内部にエッチャントを浸透させることにより柱状構造体２２をエッチングして成長用基板１０を剥離することもできる。また、ＬＬＯ法を補助的に使用して成長用基板１０を剥離することとしてもよい。この場合、従来と比較して低エネルギー密度でレーザを照射することができ、デバイスに与えるダメージを低減することができる（図６（ｂ））。尚、支持基板接合工程（ステップＳ３）が終了した段階で、支持基板６０と半導体エピタキシャル層３０との間に生じる応力によって成長用基板１０が自然剥離していても実質上問題はない。従って、支持基板接合工程が実施された後、内部応力によって自然剥離が生じるように空洞含有層２０の機械強度を調整しておくことで、本工程は省略することが可能である。
【００４７】
（表面処理工程  ステップＳ５）
次に、成長用基板１０を剥離することによって表出した面を塩酸処理することにより、空洞含有層２０に付着した金属Ｇａ２３を除去するとともに、ｎ−ＧａＮ層３１表面を表出させる（図６（ｃ））。成長用基板除去工程において、ウエハを酸やアルカリに浸漬して空洞２１内部にエッチャントを浸透させた場合、金属Ｇａ２３はそのとき除去されるが、除去しきれずに残った場合はこの段階で改めて除去する。尚、エッチャントとしては、塩酸に限らず、ＧａＮ膜をエッチングすることが可能なものであればよく、例えば、リン酸、硫酸、ＫＯＨ、ＮａＯＨ等を使用することができる。エッチャントとしてＫＯＨ等を用いることにより、ｎ−ＧａＮ層３１表面には、所謂マイクロコーンと呼ばれるＧａＮ結晶構造に由来する六角錐状の突起が多数形成され、これが光取り出し効率の向上に寄与する。また、表面処理はウェットエッチングに限らずＡｒプラズマや塩素系プラズマを用いたドライエッチングによって実施してもよい。
【００４８】
（電極形成工程  ステップＳ６）
次に、表面処理が施されたｎ−ＧａＮ層３１表面に真空蒸着法等によりＴｉおよびＡｌを順次堆積し、更にボンディング性向上のため、最表面にＴｉ／Ａｕを堆積することによりｎ側電極７０を形成する（図６（ｄ））。尚、ｎ側電極７０とｎ−ＧａＮ層３１との間の接触抵抗率は１×１０−４／ｃｍ２とすることが好ましく、電極材料としてはＴｉ／Ａｌ以外に、Ａｌ／Ｒｈ、Ａｌ／Ｉｒ、Ａｌ／Ｐｔ、Ａｌ／Ｐｄ等を用いることができる。
【００４９】
（チップ分離工程  ステップＳ７）
次に、ｎ電極７０が形成された支持基板付き半導体エピタキシャル層３０を個別のチップに分離する。この工程は、まず、半導体エピタキシャル層３０表面に各チップ間に溝を設けるようにしたパターンをレジストによりパターニングする。次に、反応性イオンエッチング（Reactive Ion Etching）を用いて半導体エピタキシャル層３０表面から電極層４０に達する深さまで溝を形成する。その後、支持基板６０等をダイシングし、各チップに分離する。また、レーザスクライブ等の技術を用いてもよい。以上の各工程を経ることにより半導体発光素子が完成する。
【００５０】
以上説明したように、本実施例の半導体発光素子の製造方法によれば、空洞含有層２０内部に多数の空洞２１およびマイクロオーダ（０．５〜５μｍ以下）の柱状構造体２２が均一に分布するように形成される。そして、この柱状構造体２２の各々によって成長用基板１０と半導体エピタキシャル層３０との接続部が構成される。図８（ａ）は、成長用基板除去工程で剥離されたサファイア基板の剥離面を撮影したＳＥＭ像であり、図８（ｂ）は、半導体エピタキシャル層３０の剥離面を撮影したＳＥＭ像である。サファイア基板の剥離面において柱状構造体２２の痕跡を確認することができる。またこれらのＳＥＭ像から、複数の空洞およびマイクロオーダの幅の柱状構造体が面内に均一に分布していたことが確認できる。
【００５１】
かかる構造を有する空洞含有層２０が成長用基板１０と半導体エピタキシャル層３０との間に介在することにより、成長用基板１０と半導体エピタキシャル層との間には成長用基板１０の自然剥離が生じない程度の接合強度が確保される一方、成長用基板の除去工程においてはＬＬＯ法を用いることなく外力の印加等によって容易に成長用基板１０の剥離を行うことが可能となる。従って、高価なレーザリフトオフ装置の導入が不要となり、また、成長用基板の剥離に要する時間を大幅に短縮することが可能となる。また、空洞含有層を形成する過程においてＧａＮ膜の横方向成長が行われるので、発光層を含む半導体エピタキシャル層への結晶欠陥の伝搬が防止され、良質な半導体エピタキシャル層を形成することができる。
【実施例２】
【００５２】
本発明の実施例２に係る半導体発光素子の製造方法について以下に説明する。本実施例に係る製造方法が実施例１と異なる点は、半導体エピタキシャル層形成工程（ステップＳ２）において、ｎ−ＧａＮ層３１を形成する際の成長圧力を空洞含有層２０を形成する際の成長圧力（９．３３×１０４Ｐａ  （７００Ｔｏｒｒ））よりも下げ、８．００×１０４Ｐａ（６００Ｔｏｒｒ）とした点である。すなわち、基板温度を１０００℃、成長圧力８．３３×１０４Ｐａ（６００Ｔｏｒｒ）とし、ＴＭＧ（流量４５μｍｏｌ／ｍｉｎ）、ＮＨ３（流量４．４ＬＭ）を供給し（この場合Ｖ／III比は４５００程度となる）、更にＳｉＨ４を供給し、濃度５×１０１８ａｔｏｍ／ｃｍ３のＳｉを含む厚さ３〜１０μｍ程度のｎ−ＧａＮ層３１を形成する。他のプロセスは、実施例１と同様である。
【００５３】
ｎ−ＧａＮ層３１の成長圧力を下げることにより、ｎ−ＧａＮ層３１の横方向成長が促進されて空洞含有層２０に生じた未融合領域を構成する貫通穴は、ｎ−ＧａＮ層３１によって塞がれる。これにより、未融合領域の発生が更に抑制され、更なる歩留り向上を達成できる。
【実施例３】
【００５４】
本発明の実施例３に係る半導体発光素子の製造方法について以下に説明する。本実施例に係る製造方法が実施例１と異なる点は、半導体エピタキシャル層形成工程（ステップＳ２）において、低Ｖ／III比と高Ｖ／IIIの２つの条件を順次切替えてｎ−ＧａＮ層３１を形成する点である。すなわち、ｎ−ＧａＮ層３１は、比較的高いＶ/III比で形成される層と、比較的低いＶ／III比で形成される層により構成される。具体的には、基板温度を１０００℃、成長圧力９．３３×１０４Ｐａとし、ＴＭＧ（流量３５μｍｏｌ／ｍｉｎ）、ＮＨ３（流量４．４ＬＭ）を供給し（この場合Ｖ／III比は６１００、成長レート２．２μｍ／ｈ程度となる）、更にドーパントとしてＳｉＨ４を供給し、厚さ２μｍ程度の第１のｎ−ＧａＮ層を形成する。続いて、ＴＭＧ（流量４５μｍｏｌ／ｍｉｎ）、ＮＨ３（流量４．４ＬＭ）を供給し（この場合Ｖ／III比は４５００、成長レート３μｍ／ｈ程度となる）、更にドーパントとしてＳｉＨ４を供給し、厚さ４μｍ程度の第２のｎ−ＧａＮ層を形成する。すなわち、ｎ−ＧａＮ層３１は、Ｖ／III比６１００で形成される第１のｎ−ＧａＮ層とＶ／III比４５００で形成される第２のｎ−ＧａＮ層が順次積層されて構成される。実施例１に係る製造方法と異なる点は、Ｖ／III比６１００でｎ−ＧａＮ層を形成するステップを含んでいる点である。このように、ｎ−ＧａＮ層が高Ｖ／III比の条件下で形成される層を含むことにより、ＧａＮ膜の横方向成長が促進され、未融合領域を構成する貫通穴は、ｎ−ＧａＮ層３１によって塞がれる。これにより、未融合領域の発生が更に抑制され、更なる歩留り向上を達成できる。一方、Ｖ/III比を高くすると成長レートが低くなり、結晶成長に多大な時間を要することとなるので、本実施例のようにｎ−ＧａＮ層を形成する工程は、低Ｖ／III比で成膜するステップも含んでいることが好ましい。
【実施例４】
【００５５】
本発明の実施例４に係る半導体発光素子の製造方法について以下に説明する。本実施例に係る製造方法においては、実施例３と同様、ｎ−ＧａＮ層３１を形成する際のＶ／III比を段階的に切り換えている。実施例３においては高Ｖ／III比で第１のｎ−ＧａＮ層を形成した後、低Ｖ／III比で第２のｎ−ＧａＮ層を形成したのに対して、実施例４においては、低Ｖ／III比で第１のｎ−ＧａＮ層を形成した後、高Ｖ／III比で第２のｎ−ＧａＮ層を形成する。具体的には、基板温度を１０００℃、成長圧力９．３３×１０４Ｐａとし、ＴＭＧ（流量４５μｍｏｌ／ｍｉｎ）、ＮＨ３（流量４．４ＬＭ）を供給し（この場合Ｖ／III比は４５００、成長レート３μｍ／ｈ程度となる）、更にドーパントとしてＳｉＨ４を供給し、膜厚４μｍ程度の第１のｎ−ＧａＮ層を形成する。続いて、ＴＭＧ（流量３５μｍｏｌ／ｍｉｎ）、ＮＨ３（流量４．４ＬＭ）を供給し（この場合Ｖ／III比は６１００、成長レート２．２μｍ／ｈ程度となる）、更にドーパントとしてＳｉＨ４を供給し、膜厚２μｍ程度の第２のｎ−ＧａＮ層を形成する。すなわち、本実施例においてｎ−ＧａＮ層３１は、Ｖ／III比４５００で形成される第１のｎ−ＧａＮ層とＶ／III比６１００で形成される第２のｎ−ＧａＮ層が順次積層されて構成される。実施例１に係る製造方法と異なる点は、Ｖ／III比６１００でｎ−ＧａＮ層を形成するステップを含んでいる点である。実施例３の場合と同様、ｎ−ＧａＮ層が高Ｖ／III比の条件下で形成される層を含むことにより、ＧａＮ膜の横方向成長が促進され、未融合領域を構成する貫通穴は、ｎ−ＧａＮ層３１によって塞がれる。これにより、未融合領域の発生が更に抑制され、更なる歩留り向上を達成できる。一方、Ｖ/III比を高くすると成長レートが低くなり、結晶成長に多大な時間を要することとなるので、本実施例のように、低Ｖ／III比で成膜するステップを導入することが好ましい。
【００５６】
尚、上記各実施例に係る製造方法は、適宜組み合わせることが可能である。
【００５７】
上記した本発明の実施例１〜４に係る半導体発光素子によってもたらされる未融合領域の発生の抑制効果について検証を行ったのでその結果について以下に説明する。
【００５８】
（空洞含有層におけるＳｉドープ）
図９（ａ）は、空洞含有層２０にＳｉをドープしない場合（比較例）のウエハ表面の状態を示す写真であり、図９（ｂ）は、空洞含有層２０に濃度１×１０１８ａｔｏｍ／ｃｍ３のＳｉをドープした場合（実施例１に相当）のウエハ表面の状態を示す写真である。未融合領域は、ウエハ表面において変色した部分として観察される。空洞含有層２０にＳｉをドープしない場合（比較例）、ウエハの外縁に沿った広い範囲に未融合領域が発生していることが確認された。図９において未融合領域の幅を２本の破線で示した。ウエハの外縁に沿って未融合領域が発生したのは、使用したＭＯＣＶＤ装置がウエハを回転させながらウエハの主面方向に材料ガスを流す横型成長炉であり、ウエハの外縁部において材料の分解・脱離がより促進され、その結果、ウエハ外縁部において柱状構造体２２が離散的に形成されたためと考えられる。
【００５９】
図９（ｂ）に示すように、空洞含有層２０にＳｉを適量ドープすることにより、未融合領域の面積（幅）が小さくなった。これは、適量のＳｉドープを行うことにより、結晶性が悪化して点欠陥が導入されやすい状態となり、その結果、ウエハの外縁部と中央部とで材料の分解・脱離の状況に差が生じにくくなったためと考えられる。空洞含有層２０に適量のＳｉドープを行うことにより、ノンドープの場合と比較して、柱状構造体のサイズが小さくなり（０．５〜５ｕｍ）、柱状構造体がウエハ面内において偏りなく分布することが確認された。これにより、横方向成長しやすい結晶として安定な｛１１−２２｝面がウエハ面内において均一に分散され、互いに隣接する核同士が融合しやすくなるため未融合領域の発生を抑制することが可能となる。
【００６０】
図１０は、空洞含有層２０におけるＳｉドープ量とウエハ外縁部に沿って発生する未融合領域の幅の関係をプロットしたグラフである。未融合領域は、ウエハ表面において変色部分として表れる。未融合領域の幅は、ウエハ表面を目視観察し、ウエハ外縁に沿って分布している変色部分の幅を測定することにより取得した。尚、図１０における円形のプロット、四角形のプロット、三角形のプロットは、それぞれ、ｎ−ＧａＮ層３１の成長圧力を９．３３×１０４Ｐａ（７００Ｔｏｒｒ）、８．００×１０４Ｐａ（６００Ｔｏｒｒ）、６．６７×１０４Ｐａ（５００Ｔｏｒｒ）とした場合である。図中における破線は、ｎ−ＧａＮ層３１の成長圧力を９．３３×１０４Ｐａ（７００Ｔｏｒｒ）とし、空洞含有層２０にはＳｉドープしない場合を示している。空洞含有層２０にＳｉをドープしない場合、２インチウエハの外縁から約１０ｍｍの幅に亘って未融合領域が発生した。一方、Ｓｉドープ量が５×１０１７〜１×１０１９ａｔｏｍ／ｃｍ３の範囲で、未融合領域の発生が抑制されることが確認できた。特にＳｉドープ量が１×１０１８〜１×１０１９ａｔｏｍ／ｃｍ３の範囲では、未融合領域の幅はＳｉドープしない場合の半分以下となった。Ｓｉドープ量を２．５×１０１９ａｔｏｍ／ｃｍ３まで高くすると、ウエハ全面に亘って未融合領域が確認された。これは、過剰なＳｉドープによりＧａＮ膜の結晶性の低下が顕著となったためと考えられる。以上より、空洞含有層２０に５×１０１７〜１×１０１９ａｔｏｍ／ｃｍ３の範囲でＳｉドープを行うことにより、未融合領域の発生を抑制することができるといえる。
【００６１】
空洞含有層２０にＳｉドープした場合とノンドープとした場合で成長用基板剥離工程（ステップＳ４）における剥離成功率を比較した。ノンドープの場合、ウエハ２９枚中１９枚については、適正に成長用基板１０の剥離を行うことができた。すなわち、剥離成功率は６５．５％であった。残りの１０枚については、支持基板接着工程（ステップＳ３）後の基板冷却時に支持基板６０が割れ、成長用基板を適正に剥離することができなかった。これは、未融合領域の発生により空洞含有層２０に加わるべき応力が支持基板６０側に加わったためと考えられる。一方、空洞含有層２０に５×１０１７〜１×１０１９ａｔｏｍ／ｃｍ３の範囲でＳｉドープした場合、評価した１７枚のウエハの全てについて適正に成長用基板の剥離を行うことができた。すなわち、剥離成功率は１００％であった。このように、空洞含有層２０に所定の濃度でＳｉを導入することにより、成長用基板の剥離制御性が改善されることが確認された。尚、適正に剥離を行うことができた上記１７枚のウエハには、ｎ−ＧａＮ層形成時における成長圧力を６００Ｔｏｒｒとしたもの（実施例２に相当）、ｎ−ＧａＮ層形成時におけるＶ／III比を変化させたもの(実施例３および４に相当)が含まれている。
【００６２】
（ｎ−ＧａＮ層形成時の圧力）
上記した実施例２に係る半導体発光素子に関連してｎ−ＧａＮ層形成時における成長圧力と未融合領域の発生の抑制効果との関連について検証を行った。図１０に示すように、空洞含有層２０におけるＳｉドープ量を５×１０１８ａｔｏｍ／ｃｍ３とした場合において、ｎ−ＧａＮ層３１を形成する際の成長圧力を８．００×１０４Ｐａ（６００Ｔｏｒｒ）とした場合、９．３３×１０４Ｐａ（７００Ｔｏｒｒ）とした場合より未融合領域の面積（幅）が減少した。これは、減圧により基板に到達した材料のマイグレーションが促進され、基板上で熱せられて分解した材料ガスの分布が改善したためと推測される。その結果、ＧａＮの横方向成長が促進され、未融合領域を構成する貫通穴がｎ−ＧａＮ層３１によって塞がれて未融合領域の面積（幅）が減少した。一方、ｎ−ＧａＮ層を形成する際の成長圧力を６．６７×１０４Ｐａ（５００Ｔｏｒｒ）にまで低下させると未融合領域の面積（幅）が増大した。これは、過剰に減圧すると、材料の脱離が起きやすくなるためと考えられる。尚、空洞含有層２０を形成する段階から成長圧力を８．００×１０４Ｐａ（６００Ｔｏｒｒ）とした場合、未融合領域の抑制効果は確認できなかった。以上より、ｎ−ＧａＮ層３１を形成する際の成長圧力を一定の限度で空洞含有層２０を形成する際の成長圧力よりも下げることにより、未融合領域の発生を抑制できることが確認できた。
【００６３】
（ｎ−ＧａＮ層形成時のＶ/III比）
上記した実施例３および４に係る半導体発光素子に関連してｎ−ＧａＮ層形成時におけるＶ／III比と未融合領域の発生の抑制効果との関連について検証を行った。表１は、ｎ−ＧａＮ層形成時のＶ／III比が互いに異なる４種類のサンプルについて、未融合領域を構成する貫通穴の数を調査した結果である。貫通穴の数が多い程、未融合領域の面積が大きいことを意味する。
【００６４】
【表１】
0005620724.tif 000002
サンプル１は、Ｖ／III比を４５００一定として厚さ６μｍのｎ−ＧａＮ層３１を形成したものである。サンプル１において、２インチウエハの面内における貫通穴の数は４５個であった。サンプル２は、Ｖ／III比６１００にて厚さ２μｍの第１のｎ−ＧａＮ層を形成した後、Ｖ／III比４５００にて厚さ４μｍの第２のｎ−ＧａＮ層を形成することによりｎ−ＧａＮ層３１を形成したものであり、本発明の実施例３に係る半導体発光素子に相当する。サンプル２において、２インチのウエハ面内における貫通穴の数は２２個であった。サンプル３は、Ｖ／III比４５００にて厚さ４μｍの第１のｎ−ＧａＮ層を形成した後、Ｖ／III比６１００にて厚さ２μｍの第２のｎ−ＧａＮ層を形成することによりｎ−ＧａＮ層３１を形成したものであり、本発明の実施例４に係る半導体発光素子に相当する。サンプル３において、２インチのウエハ面内における貫通穴の数は８個であった。サンプル４は、Ｖ／III比４５００にて厚さ５μｍの第１のｎ−ＧａＮ層を形成した後、Ｖ／III比６１００にて厚さ１μｍのｎ−ＧａＮ層を形成することによりｎ−ＧａＮ層３１を形成したものである。サンプル４において、２インチのウエハ面内における貫通穴の数は２０個であった。
【００６５】
以上の結果より、ｎ−ＧａＮ層３１の少なくとも一部に比較的高いＶ／III比で形成された層を導入することにより、未融合領域の発生を抑制できることが確認された。これは、Ｖ／III比が高くなる程、ＧａＮ膜の横方向成長が促進され、空洞含有層２０における未融合領域を構成する貫通穴がｎ−ＧａＮ層３１によって塞がれるためである。また、成長後期においてＶ／III比を高くした方が未融合領域の発生の抑制効果はより顕著となることが確認された。
【符号の説明】
【００６６】
１０  成長用基板
２０  空洞含有層
２０ａ  下地層
２０ｂ１  第１のＧａＮ層
２０ｂ２  第２のＧａＮ層
２１  空洞
２２  柱状構造体
２３  金属Ｇａ
３０  半導体エピタキシャル層
４０  電極層
４１  接着層
６０  支持基板
６１  接着層
【図１】
0005620724.tif 000003
【図２】
0005620724.tif 000004
【図３】
0005620724.tif 000005
【図４】
0005620724.tif 000006
【図５】
0005620724.tif 000007
【図６】
0005620724.tif 000008
【図１０】
0005620724.tif 000009
【図７】
0005620724.tif 000010
【図８】
0005620724.tif 000011
【図９】
0005620724.tif 000012