(57)【特許請求の範囲】
【請求項１】
メモリデバイスであって、
メモリセルのアレイであって、
前記アレイは、前記メモリデバイスのブート動作時に実行されるブートコードを含むブートパーティションおよび前記ブートコードの実行後に利用されるデータを含むための複数の追加パーティションを含み、
シーケンシャル論理ユニット識別子は、前記追加パーティションと関連付けられ、０〜Ｎ−１の整数を含み、Ｎは、パーティションの数に等しく、
前記シーケンシャル論理ユニット識別子と連続しておらず、前記シーケンシャル論理ユニット識別子それぞれよりも大きい論理ユニット識別子は、前記ブートパーティションと関連付けられる、
メモリセルのアレイ
を含む、メモリデバイス。
【請求項２】
前記ブートパーティションは、ホストによって実行することが可能なブートコードを含む、請求項１に記載のメモリデバイス。
【請求項３】
前記メモリデバイスは、前記ブートパーティションと関連付けられた前記論理ユニット識別子にアドレス指定された前記ホストからのコマンド受信に応答して、前記ブートコードを前記ホストへと送るように構成される、請求項２に記載のメモリデバイス。
【請求項４】
前記ブートパーティションは論理ユニットである、請求項３に記載のメモリデバイス。
【請求項５】
前記ブートパーティションは、論理ユニットの下位区分である、請求項３に記載のメモリデバイス。
【請求項６】
前記ブートパーティションは、複数の論理ユニットを含む、請求項３に記載のメモリデバイス。
【請求項７】
シーケンシャル論理ユニット番号は、前記追加パーティションと関連付けられ、
前記シーケンシャル論理ユニット番号と連続していない論理ユニット番号は、前記ブートパーティションと関連付けられる、
請求項１〜６のうちいずれか１つに記載のメモリデバイス。
【請求項８】
前記シーケンシャル論理ユニット識別子は、前記メモリデバイスに関連付けられた構成記述子リストにおいて前記ブートコードを実行した後に利用されるデータを含むための前記追加パーティションに割りあてられ、
前記シーケンシャル論理ユニット識別子と連続していない前記論理ユニット識別子が、前記構成記述子リストにおいて前記ブートパーティションに割りあてられる、
請求項４に記載のメモリデバイス。
【請求項９】
メモリデバイスを動作させる方法であって、
シーケンシャル論理ユニット識別子と、前記メモリデバイスのブート動作時に実行されるブートコードの実行後に利用されるデータを含むための複数のパーティションとを関連付けることであって、前記論理ユニット識別子は、０〜Ｎ−１の整数を含み、Ｎは、パーティションの数に等しい論理ユニット識別子の範囲内にあることと、
固有の論理ユニット識別子と、前記メモリデバイスの前記ブートコードを含むブートパーティションとを関連付けることであって、前記ブートパーティションと関連付けられた前記固有の論理ユニット識別子は、前記パーティション数と関連付けられた前記シーケンシャル論理ユニット識別子と連続しておらず、前記シーケンシャル論理ユニット識別子それぞれよりも大きいことと、
を含む方法。
【請求項１０】
前記方法は、前記ブートパーティションと関連付けられた前記固有の論理ユニット識別子にアドレス指定されたコマンドを受信することを含む、請求項９に記載の方法。
【請求項１１】
前記方法は、前記コマンドの受信に応答してブートコードをホストへ送ることを含む、請求項１０に記載の方法。
【請求項１２】
前記方法は、前記ブートパーティションと関連付けられるべきデフォルト論理ユニット識別子として前記固有の論理ユニット識別子を事前に割りあてることを含む、請求項９〜１１のうちいずれか１つに記載の方法。
【請求項１３】
前記ブートパーティションは、物理ブートパーティションである、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体メモリデバイス、方法およびシステムに関し、より詳細には、メモリデバイスおよびシステム中のブートパーティションに関する。
【背景技術】
【０００２】
メモリデバイスは典型的には、内部半導体集積回路および／または外部リムーバブルデバイスとしてコンピュータおよび他の電子デバイスに設けられることが多い。ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、相変化ランダムアクセスメモリ（ＰＣＲＡＭ）、およびフラッシュメモリなどを含む多くの異なる種類のメモリがある。
【０００３】
フラッシュメモリデバイスは、揮発性メモリおよび不揮発性メモリとして広範囲の電子用途において用いることができる。フラッシュメモリデバイスは典型的には、高メモリ密度、高信頼性および低消費電力を可能とする１トランジスタメモリセルを用いる。フラッシュメモリの用途を挙げると、半導体ドライブ（ＳＳＤｓ）、パーソナルコンピュータ、パーソナルデジタルアシスタント（ＰＤＡ）、デジタルカメラ、携帯電話、例えばＭＰ３プレーヤといった携帯音楽プレーヤー、および動画プレーヤなどの向けのメモリがある。プログラムコード、ユーザデータ、および／またはシステムデータデータなどのデータおよび／または基本入出力システム（ＢＩＯＳ）などのシステムデータが、フラッシュメモリデバイス中に格納されることが多い。
【０００４】
フラッシュメモリアレイアーキテクチャの２つの一般的なアーキテクチャは、「ＮＡＮＤ」アーキテクチャおよび「ＮＯＲ」アーキテクチャであり、それぞれのアーキテクチャの基本メモリセル構成が配置される論理的形態によりそのように呼ばれる。ＮＡＮＤアレイアーキテクチャは、メモリセルのアレイをマトリックス状に配置し、前記アレイの「行」中の各メモリセルの制御ゲートが、当該分野において「ワード線」と一般的に呼ばれているアクセス線に接続され（かつ場合によってはアクセス線を形成する）ようにする。しかし、各メモリセルは、そのドレインによってデータ線に直接接続されていない（データ線は、当該分野において一般的に桁線（例えば、ビット線）と呼ばれている）。その代わりに、前記アレイのメモリセルは、共通ソースとデータ線との間において、ソースからドレインへと互いに直列接続され、特定のデータ線に共通接続されたメモリセルは「列（カラム）」と呼ばれる。
【０００５】
ＮＡＮＤアレイアーキテクチャ中のメモリセルは、所望の状態にプログラミングされ得る。例えば、電荷がメモリセルの電荷貯蔵ノード上に配置するかまたはメモリセルの電荷貯蔵ノードから除去して、前記セルを複数のプログラミングされた状態のうちの１つにすることができる。例えば、単一レベルセル（ＳＬＣ）は２つの状態、例えば、１または０を表し得る。フラッシュメモリセルはまた、２つよりも多くの状態、例えば、１１１１、０１１１、００１１、１０１１、１００１、０００１、０１０１、１１０１、１１００、０１００、００００、１０００、１０１０、００１０、０１１０、および１１１０を格納することができる。このようなセルは、マルチレベルセル（ＭＬＣ）と呼ばれ得る。ＭＬＣにより、メモリセル数の増加を招くことなく高密度メモリの製造が可能となるが、それは、各セルは、１つよりも多くの桁、例えば、１ビットよりも大きなビットを表すことができるからである。例えば、４桁を表すことが可能なセルは、１６個のプログラミングされた状態を持つことができる。
【０００６】
メモリシステムは、例えばコンピュータのようなホストと、ホスト用のメモリを提供するために多様な組み合わせで用いられる多様な種類のメモリを含み得る。例えば、メモリシステムは、ホストと、前記ホストに接続された外部メモリデバイスとを含み得る。前記外部メモリデバイスは、例えばフラッシュメモリデバイスであり得る。さらに、前記外部メモリデバイスは、例えば、ＵＳＢ接続のようなインターフェースを介して前記ホストへ接続されたリムーバブルメモリデバイスであり得る。
【０００７】
前記外部メモリデバイスは、前記メモリシステムをブートするためのシステムブートコードを含み得る、例えば、格納し得る。例えば、前記メモリシステムのブーティングイベントに応答して、前記ブートコード、例えば、前記ブートコードを表すデータを前記外部メモリデバイスから前記ホストへとロードすることができ、前記ホストは、前記ブートコードを用いて前記メモリシステムをブートすることができる。しかし、前記メモリデバイス内に格納されたブートコードは、前記ホストのユーザには見えることがある。
【図面の簡単な説明】
【０００８】
【図１】本開示の１つ以上の実施形態による、複数の物理ブロックを有するメモリアレイの一部を示す図である。
【図２】本開示の１つ以上の実施形態．によるメモリデバイスのブロック図である。
【図３】本開示の１つ以上の実施形態．によるメモリデバイスのブロック図である。
【発明を実施するための形態】
【０００９】
本開示は、メモリデバイスおよびシステム内のブートパーティションと、これらと関連付けられた方法とを含む。１つ以上の実施形態は、メモリセルのアレイを含み、前記アレイは、ブートパーティションと、複数の追加パーティションとを含む。シーケンシャル論理ユニット識別子が、前記追加パーティションと関連付けられ、前記シーケンシャル論理ユニット識別子と連続していない論理ユニット識別子は、前記ブートパーティションと関連付けられる。
【００１０】
本開示の実施形態によれば、ユーザは、ブートパーティション、例えば、メモリデバイス内に含まれる、例えば格納されているブートコードを見ることを防ぐことができる。例えば、前記メモリデバイス中のブートパーティションは、前記メモリデバイスに接続されたホストのユーザから見えない。すなわち、前記ブートパーティションを前記ユーザから秘匿することができる。
【００１１】
以下の本開示の詳細な記載において、本開示の一部を形成する添付図面を参照する。図面中、本開示の複数の実施形態を実行する様態を例示的に示す。これらの実施形態において、当業者が本開示の実施形態を実行できるだけの十分な詳細を記載する。他の実施形態が利用可能であり、プロセス変更、電気的変更および／または構造的変更が本開示の範囲から逸脱すること無く可能であることが理解されよう。
【００１２】
本明細書中用いられる「複数の」何かとは、１つ以上のそのような何かを指す。例えば、複数のメモリデバイスとは、１つ以上のメモリデバイスを指す。さらに、本明細書中用いられる「Ｂ」、「Ｐ」、「Ｒ」および「Ｓ」などの指示語は、特に図面中の参照符号について用いられる場合、本開示の複数の実施形態において、そのように指定された複数の特定の特徴が本開示の幾つかの実施形態で用いられ得ることを示す。
【００１３】
本明細書中の図は、第１の桁（単数または複数）は図面番号に対応し、その他の桁は、当該図面中の要素または構成要素を指示するというナンバリング方法に従う。よって、異なる図間の類似の要素または構成要素を類似の桁によって特定することができる。例えば、参照符号「２３２」は、図２中の要素「３２」を指し、類似の要素を図３中において「３３２」として示すことができる。理解されるように、本明細書中の多様な実施形態中に示される要素は、付加、交換および／または除去され、本開示の複数のさらなる実施形態を提供することが可能である。加えて、理解されるだろうように、これらの図中に記載の要素の比率および相対的スケールは、本開示の実施形態を例示することを意図しており、限定的なものとしてとられるべきではない。
【００１４】
図１は、メモリアレイ１００の一部を示す図である。メモリアレイ１００は、本開示の１つ以上の実施形態による複数の物理ブロックを有する。メモリアレイ１００は、例えば、ＮＡＮＤ／またはＮＯＲフラッシュ不揮発性メモリアレイであり得る。しかし、本開示の実施形態は、特定の種類のメモリアレイに限定されない。さらに、図１中図示していないが、当業者であれば、メモリアレイ１００は特定の半導体ダイ上に、前記ダイの動作と関連付けられた多様な周辺回路と共に配置され得ることを理解するだろう。
【００１５】
図１に示すように、メモリアレイ１００は、メモリセルの複数の物理ブロック１１６−０（ブロック０）、１１６−１（ブロック１）、．．．、１１６−Ｂ（ブロックＢ）を有する。これらのメモリセルは、単一レベルセルおよび／またはマルチレベルセルであり得る。一例として、メモリアレイ１００内の物理ブロック数は、１２８ブロック、５１２ブロックまたは１，０２４ブロックであるが、実施形態は、メモリアレイ１００内の特定の数である１２８個の物理ブロックまたは任意の特定数の物理ブロックに限定されない。
【００１６】
図１に示す例において、各物理ブロック１１６−０、１１６−１、．．．、１１６−Ｂは、メモリセルを含む。これらのメモリセルは、ユニットとして消去することができる（例えば、各物理ブロック中のセルを実質的に同時に消去することが可能、例えば、各物理ブロック内のメモリセルを、１回の消去動作で消去することが可能である。
【００１７】
図１に示すように、各物理ブロック１１６−０、１１６−１、．．．、１１６−Ｂは、メモリセルの複数の物理行（例えば、１２０−０、１２０−１、．．．、１２０−Ｒ）を含む。前記メモリセルは、アクセス線（例えば、ワード線）へと接続される。各物理ブロック内の行（例えば、ワード線）の数は３２本であり得るが、実施形態は、物理ブロック毎の特定の数の行１２０−０、１２０−１、．．．、１２０−Ｒに限定されない。
【００１８】
当業者であれば理解するように、各行１２０−０、１２０−１、．．．、１２０−Ｒは、１つ以上の物理的データページを含み得る、例えば、格納し得る。物理的ページとは、プログラミングおよび／またはセンシングの単位、例えば、メモリセルの機能グループとして共にプログミングおよび／またはセンシングされる複数のセルを指す。図１に示す実施形態において、各行１２０−０、１２０−１、．．．、１２０−Ｒは、１ページ分のデータを保存する。しかし、本開示の実施形態はこれに限定されない。例えば、本開示の１つ以上の実施形態において、１つ以上の偶数ページのデータは偶数のビット線と関連付け、１つ以上の奇数ページのデータは、奇数のビット線と関連付けて、各行は、複数ページ分のデータを格納することができる。さらに、マルチレベルセルを含む実施形態において、１行内の各セルは、１つ以上のビットを上側ページデータに提供し、１つ以上のビットを下側ページデータに提供して、物理ページを上側ページデータおよび下側ページデータに論理的に分割することができる。１つ以上の実施形態において、メモリアレイは、メモリセルの複数の物理ブロックを含み得、各物理ブロックを複数のページに編成することができる。
【００１９】
本開示の１つ以上の実施形態において、図１に示すように、１行と関連付けられたページは、データを例えばプログラミング動作後に複数の物理セクター１２２−０、１２２−１、．．．、１２２−Ｓに従って格納することができる。各物理セクター１２２−０、１２２−１、．．．、１２２−Ｓは、データの１つ以上の論理セクターに対応するデータを格納することができる。例えば、特定の物理セクター（例えば、特定の物理セクター中に保存されたデータ）は、特定の論理セクターに対応し得る。さらに、１つ以上の物理セクター中に格納されたデータの一部は、特定の論理セクターに対応し得る。例えば、特定の物理セクターに格納されたデータの第１の部分は第１の論理セクターに対応し得、前記特定の物理セクター内に保存されたデータの第２の部分は第２の論理セクターに対応し得る。各物理セクター１２２−０、１２２−１、．．．、１２２−Ｓはまた、システムおよび／またはユーザデータも格納し得、エラー修正コード（ＥＣＣ）情報および論理ブロックアドレス（ＬＢＡ）情報のようなオーバーヘッド情報を含み得る。
【００２０】
当業者であれば、論理ブロックアドレシングは、データの論理セクターを特定するためにホストが利用することが可能なスキームであることを理解するだろう。例えば、各論理セクターは、固有の論理ブロックアドレス（ＬＢＡ）に対応し得る。さらに、ＬＢＡも、物理アドレスに対応し得る。一例として、データの論理セクターは、複数バイト、例えば、２５６バイト、５１２バイト、または１，０２４バイトのデータであり得る。しかし、実施形態はこれらの例に限定されない。
【００２１】
本開示の１つ以上の実施形態において、複数のＬＢＡは、論理ユニットに対応し得る。すなわち、論理ユニットは、複数のＬＢＡ、例えば、データの複数の論理セクターを含み得る。さらに、１つ以上の実施形態において、論理ユニットは、１つ以上の論理パーティションと関連付けられ得る。例えば、特定の論理ユニットは、特定の論理パーティションに対応し得る。さらに、論理ユニットは、論理パーティションの下位区分であり得る、例えば、論理パーティションは、２つ以上の論理ユニットを含み得る。あるいは、論理パーティションは、論理ユニットの下位区分であり得る、例えば、論理ユニットは、２つ以上の論理パーティションを含み得る。
【００２２】
物理ブロック１１６−０、１１６−１、．．．、１１６−Ｂ、行１２０−０、１２０−１、．．．、１２０−Ｒ、セクター１２２−０、１２２−１、．．．、１２２−Ｓ、およびページの他の構成が可能である点に留意されたい。例えば、物理ブロック１１６−０、１１６−１、．．．、１１６−Ｂの行１２０−０、１２０−１、．．．、１２０−Ｒはそれぞれ、単一論理セクターに対応するデータを保存し得る。前記単一論理セクターは、例えば、５１２バイトを越えるかまたは越えないデータを含み得る。
【００２３】
図２は、本開示の１つ以上の実施形態によるメモリデバイス２３２のブロック図である。メモリデバイス２３２は、例えば、ユニバーサルフラッシュストレージ（ＵＦＳ）デバイスなどのフラッシュメモリデバイスであり得る。しかし、本開示の実施形態は、特定の種類のメモリデバイスに限定されない。
【００２４】
図２に示すように、メモリデバイス２３２は、メモリアレイ２００を含む。メモリアレイ２００は、例えば図１と関連して既述したメモリアレイ１００に類似する。図２中、１つのメモリアレイを図示しているが、本開示の実施形態はこれに限定されず、例えば、メモリデバイス２３２内に１つよりも多くのメモリアレイを設けることが可能である。
【００２５】
図２に示すように、メモリアレイ２００は、ブートパーティション２３６と、複数の追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐとを含む。追加パーティションの数は、例えば、８個または１６個であり得る。しかし、本開示の実施形態は、特定の数の追加パーティションに限定されない。さらに、図２に示すメモリアレイ２００は１つのブートパーティションを含んでいるが、本開示の実施形態はこれに限定されない。例えば、メモリアレイ２００は、１つよりも多くのブートパーティションを含み得る。
【００２６】
ブートパーティション２３６および／または追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐは、物理パーティション、例えば、本明細書中において既述した１つ以上の物理ブロック、行、ページ、またはセクターであり得る。ブートパーティション２３６および／または追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐは、論理パーティションでもある。例えば、ブートパーティション２３６および／または追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐは各特定の論理ユニットに相当し、ブートパーティション２３６および／または追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐは、論理ユニットの下位区分であり得、かつ／または論理ユニットは、本明細書中に既述したようなブートパーティション２３６および／または追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐの下位区分であり得る。
【００２７】
本明細書中用いられるように、ブートパーティションは、メモリアレイ内の物理または論理パーティションであり得、メモリシステム用のブートコードを含む。前記ブートコードは、前記メモリシステム中のホストによって実行され得る。例えば、ブートパーティション２３６は、例えば、図３に関連して説明したメモリシステム３５０のようなメモリシステム用のブートコードを含み得る。前記ブートコードは、メモリシステム内のホスト（例えば、図３に関連して説明したホスト３５２）によって実行することができる。前記ブートコードは、本明細書中においてさらに説明するうように、ブート動作時、例えば、前記メモリシステムのブート動作時において前記メモリシステムをブートする際にホストによって利用、例えば実行され得る。
【００２８】
メモリアレイ２００内に１つよりも多くのブートパーティションを設けた実施形態において、これらのブートパーティションは、メモリシステム用の異なるブートコードを含み得る。例えば、第１のパーティションは、第１のバージョンのブートコードを含み得、第２のパーティションは、前記第１のバージョンと異なる第２のバージョンのブートコードを含み得、第３のパーティションは、前記第１のバージョンおよび第２のバージョンと異なる第３のバージョンのブートコードを含み得、などである。さらに、これらのブートパーティションは、前記メモリシステムのための同一ブートコードを含み得る。例えば、これらのブートパーティションのうち１つは特定のブートコードを含み得、その他のブートパーティションは、特定のブートコードの複数の重複コピーを、例えば、冗長性のために含み得る。
【００２９】
追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐは、非ブートパーティション、例えば、ブートコードを含まないパーティションおよび／またはブート動作時において用いられないパーティションであり得る。すなわち、追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐは、メモリデバイス２３２上において行われるプログラミング動作、センシング動作および／または消去動作時において用いられるパーティションであり得る。すなわち、追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐは、メモリデバイス２３２上において行われるプログラミング動作、センシング動作および／または消去動作と関連付けられたデータを格納することができる。
【００３０】
図２に示すように、メモリデバイス２３２は、メモリアレイ２００に接続される制御回路２３４も含む。制御回路２３４は、論理ユニット識別子と、ブートパーティション２３６および追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐとを関連付けるように構成され得る。これらの論理ユニット識別子は、例えば、論理ユニット番号（ＬＵＮ）であり得る。しかし、本開示の実施形態は、特定の種類の論理ユニット識別子に限定されない。
【００３１】
例えば、制御回路２３４は、構成記述子リストにおいて、固有の論理ユニット識別子、例えば、ある固有の論理ユニット番号（ＬＵＮ）を、ブートパーティション２３６に、ある固有のＬＵＮを、各追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐに割り当てるように構成され得る。これらのＬＵＮは、メモリデバイス２３２の製造および／または動作時において、ブートパーティション２３６および追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐへ関連付けられ得る、例えば割り当てられ得る。
【００３２】
ブートパーティション２３６と関連付けられたＬＵＮは、ブートパーティション２３６に事前に割り当てられたデフォルトＬＵＮであり得る。すなわち、特定のＬＵＮは、ブートパーティション２３６と関連付けられるべき、例えば、ブートパーティション２３６へ割り当てられるべきデフォルトＬＵＮとして事前に割り当てられ得る。制御回路２３４は、特定のＬＵＮをブートパーティション２３６へと割り当てるように構成され得る。
【００３３】
追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐと関連付けられたＬＵＮは、シーケンシャルＬＵＮであり得、かつ／または、ＬＵＮ内のある範囲であり得る。ブートパーティション２３６と関連付けられたＬＵＮは、追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐと関連付けられたシーケンシャルＬＵＮと連続していない場合がある。さらに、ブートパーティション２３６と関連付けられたＬＵＮは、追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐと関連付けられたＬＵＮの範囲外にあり得る。さらに、ブートパーティション２３６と関連付けられたＬＵＮは、追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐと関連付けられたＬＵＰそれぞれよりも大きくてもよい。例えば、追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐと関連付けられたＬＵＮのシーケンスおよび／または範囲は、０〜Ｎ−１の整数全てを含み得る。ここで、Ｎは、追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐの数に等しく、ブートパーティション２３６と関連付けられたＬＵＮは、このシーケンスおよび／または範囲の外であり得て、例えば、ブートパーティション２３６と関連付けられたＬＵＮは、Ｎよりも大きくすることができる。例えば、追加パーティションの数が８個である場合、前記追加パーティションと関連付けられたＬＵＮのシーケンスおよび／または範囲は、ＬＵＮ［０］、ＬＵＮ［１］、．．．、ＬＵＮ［７］であり得、前記ブートパーティションと関連付けられたＬＵＮはＬＵＮ［Ｘ］であり得る。ここで、Ｘは、このシーケンスおよび／または範囲外である（例えば、ＬＵＮ［９９］）。
【００３４】
本開示の１つ以上の実施形態に従う、追加パーティション２３８−０、２３８−１、．．．、２３８−Ｐと関連付けられたＬＵＮのシーケンス内ではないおよび／または範囲外であるＬＵＮをブートパーティション２３６に関連付けることにより、ブートパーティション２３６、例えば、ブートパーティション２３６と関連付けられたブートコードをユーザが見ることを防ぐことができる。例えば、ブートパーティション２３６は、ホストのユーザ、例えば図３に関連して説明したメモリデバイス２３２に接続されたホストのユーザには見えるということはなかろう。すなわち、ブートパーティション２３６を前記ユーザから秘匿することができる。
【００３５】
図２に示す実施形態は、本開示の実施形態を曖昧にしないために図示されていない追加の回路を含み得る。例えば、メモリデバイス２３２は、アドレス回路を含み、前記アドレス回路は、Ｉ／Ｏコネクタを介してＩ／Ｏ回路を通じて提供されたアドレス信号をラッチし得る。アドレス信号は、メモリアレイ２００へアクセスするために、行復号器および列復号器によって受信および復号化され得る。当業者であれば、アドレス入力コネクタの数は、メモリデバイス２３２および／またはメモリアレイ２００の密度およびアーキテクチャに依存し得ることを理解するだろう。
【００３６】
図３は、本開示の１つ以上の実施形態によるメモリシステム３５０のブロック図である。図３に示すように、メモリシステム３５０は、ホスト３５２と、ホスト３５２に接続されたメモリデバイス３３２とを含む。メモリデバイス３３２は、例えば、図２に関連して既述したメモリデバイス２３２に類似し得る。図３中、ホスト３５２に１つのメモリデバイスを接続している様子を図示しているが、本開示の実施形態は、これに限定されない。例えば、メモリシステム３５０は、例えばハブアンドスポーク構成または鎖状構成でホスト３５２に接続された１つよりも多くのメモリデバイスを含み得る。
【００３７】
図３に示すように、ホスト３５２は、ポート３５４と、ホストコントローラ３５６と、ホストプロセッサ３５８と、ホストメモリ３６０と、ホストメモリコントローラ３６２と、直接メモリアクセス（ＤＭＡ）エンジン３６４とを含む。当業者であれば、ホストプロセッサ３５８は、複数のプロセッサ、例えば、並列処理システム、複数のコプロセッサを含み得ることを理解するだろう。ホスト３５２もまた、当業者が理解するように、さらなる要素、例えば、図３に図示しないさらなるコンピューティングデバイス要素を含み得る。
【００３８】
ホスト３５２は、例えば、数あるコンピューティングデバイス種類のうち、パーソナルコンピュータ等のコンピューティングデバイスであり得る。ホスト３５２の例を挙げると、例えば、ラップトップコンピュータ、パーソナルコンピュータ、携帯電話、デジタルカメラ、デジタル記録および再生デバイス、ＰＤＡ、メモリカードリーダー、およびインターフェースハブがある。ホスト３５２は、単一モノリシックチップ、単一パッケージおよび／またはモジュール内の複数のチップ、および／またはプリント回路基板上のパッケージおよび／またはモジュールの組み合わせを含み得る。
【００３９】
図３に示すように、ホストコントローラ３５６は、ポート３５４およびホストプロセッサ３５８へと接続される。ホストコントローラ３５６はまた、ＤＭＡエンジン３６４およびホストメモリコントローラ３６２を介してホストメモリ３６０へと接続される。ホストメモリ３６０がホスト３５２内に配置されている様子を図示しているが、本開示の実施形態はこれに限定されない。例えば、ホストメモリ３６０は、ホスト３５２と別個にすることができ、例えば、ホスト３５２の外部に配置することができ、かつ／または、メモリデバイス３３２内に配置することができる。上記の例双方において、ホストメモリ３６０は、「関連付けられた」ホスト３５２としてみなすことができる。
【００４０】
ポート３５４は、ハードウェアポートであり得る。ハードウェアポートを用いて、ハードウェアデバイスをホスト３５２へ接続することができる。例えば、ハードウェアポートを用いて、例えば、デジタルカメラ、ＭＰ３プレーヤ、ネットワークデバイス、および／またはＵＳＢデバイスなどの周辺デバイスをホスト３５２へと接続することができる。ハードウェアポートを用いて、メディアコーデックをホスト３５２に接続して、音声および／または動画を再生することができる。このようにポート３５４を介してハードウェアデバイスをホスト３５２へ接続することにより、前記ハードウェアデバイスがメモリデバイス３３２、ホストメモリ３６０および／またはホスト３５２中の他のメモリと通信することが可能となる。通信を挙げると、例えば、ハードウェアデバイス、メモリデバイス３３２、ならびに／あるいはホスト３５２上のメモリまたはホスト３５２へ接続されたメモリに対するデータの読み出し、書き込みおよび／または消去がある。
【００４１】
ホストコントローラ３５６を用いて、ホスト３５２とメモリデバイス３３２との間の情報通信、例えば、ホスト３５２からの情報をメモリデバイス３３２へ通信し、メモリデバイス３３２からの情報をホスト３５２へ通信することができる。例えば、ホストコントローラ３５６は、ホスト３５２、例えば、ホストプロセッサ３５８とメモリデバイス３３２との間の制御、アドレス、データ、命令、コマンドおよび他の信号を送るための標準化インターフェース（図示せず）を実装するように、接続され得る。さらに、メモリデバイス３３２をメモリシステム３５０のためのデータストレージに用いる場合、ホストコントローラ３５６は、シリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）、周辺構成要素相互接続エクスプレス（ＰＣＩｅ）、ユニバーサルシリアルバス（ＵＳＢ）、小型コンピュータシステムインターフェース（ＳＣＳＩ）、および／またはユニバーサルフラッシュ保存（ＵＦＳ）などのインターフェースを実装することができる。
【００４２】
メモリデバイス３３２は、ブートパーティションを含み得る。前記ブートパーティションは、メモリシステム３５０用のブートコードと、本明細書中に既述したような複数の追加、例えば非ブート、パーティションとを含む。前記追加パーティションは、連続するおよび／またはある範囲の論理ユニット識別子、例えば、論理ユニット識別子と関連付けられた論理ユニット番号（ＬＵＮ））を持ち得る。前記ブートパーティションは、本明細書中既述したように、追加パーティションと関連付けられた論理ユニット識別子、例えば、前記論理ユニット識別子のシーケンスではないおよび／または前記範囲外であるそれに関連する論理ユニット番号（ＬＵＮ）を持ち得る。
【００４３】
ホスト３５２は、メモリシステム３５０用のブートコードを含むブートパーティションを選択するように構成される。メモリデバイス３３２、例えば、メモリデバイス３３２内の制御回路は、ホスト３５２がブートパーティションを選択するのに応答して、前記ブートパーティションにＬＵＮを関連付ける、例えば、前記ＬＵＮを割り当てるように構成され得る。
【００４４】
ホスト３５２は、ブートパーティションと関連付けられたＬＵＮを認識し得る。例えば、前記ブートパーティションと関連付けられたＬＵＮはホストメモリ３６０内に格納され得、および／または、前記ブートパーティションと関連付けられたＬＵＮはホストプロセッサ３５８に知られる可能性がある。さらに、前記ブートパーティションと関連付けられたＬＵＮは、本明細書中において既述したような前記ブートパーティションに事前に割り当てられたデフォルトＬＵＮであり得る。しかし、前記ブートパーティション、例えば、前記ブートパーティションと関連付けられたブートコードは、本明細書中において既述したように、ホスト３５２のユーザから見えるということはなかろう。
【００４５】
ホスト３５２は、メモリシステム３５０のイベントに応答して、メモリシステム３５０、例えば、ホスト３５２および／またはメモリデバイス３３２をブートするためのブートコードを用い得る。例えば、メモリシステム３５０のイベントに応答して、ホストプロセッサ３５８は、ブートパーティションと関連付けられたＬＵＮを用いて、ホストコントローラ３５６を通じてメモリデバイス３３２からブートコード、例えば、前記ブートコードを示すデータにアクセスする、例えば、ロードすることができる。本明細書中用いられるメモリシステムの「イベント」とは、電源オンおよび／またはメモリシステムのリセットのようなメモリシステムをブートするイベントを含み得る。
【００４６】
例えば、メモリシステム３５０のイベントに応答して、ホストプロセッサ３５８は、ブートコマンド、例えば、ブートコード読み出しコマンドをホストコントローラ３５６を通じてメモリデバイス３３２へと送るための命令、例えば特定のデータシーケンスおよび／または基準クロックを実行し得る。前記ブートコマンドは、ブートパーティションと関連付けられたＬＵＮにアドレス指定され得る、例えば、前記ブートコマンドは、前記ブートパーティションと関連付けられたＬＵＮを含み得る。前記ブートコマンドはまた、コマンドをブートコマンドとして特定するヘッダーも含み得る。前記ブートコマンドの受信に応答して、メモリデバイス３３２は、前記ブートコード、例えば、前記ブートコードを示すデータをホスト３５２へと送ることができる。前記データは、前記データをブートコードデータとして特定するヘッダーを含み得る。前記ブートコードの受信に応答して、ホストプロセッサ３５８は、前記ブートコードを実行して、メモリシステム３５０をブートすることができる。
結論
本開示は、メモリデバイス内のブートパーティションと、システムと、これと関連付けられた方法とを含む。１つ以上の実施形態は、メモリセルのアレイを含む。前記アレイは、ブートパーティションおよび複数の追加パーティションを含む。シーケンシャル論理ユニット識別子は、前記追加パーティションと関連付けられ、前記シーケンシャル論理ユニット識別子と連続していない論理ユニット識別子は、前記ブートパーティションと関連付けられる。
【００４７】
本明細書中、特定の実施形態について例示および記載してきたが、当業者であれば、同じ結果を達成するように計算された配置構成は、図示の特定の実施形態において代替可能であることを理解する。本開示は、複数の本開示の実施形態の適合物または改変物を網羅することを意図する。上記記載は例示的なものであり、制限的なものではないことが理解されるべきである。当業者であれば、上記記載を読めば、上記実施形態と、本明細書中に具体的に記載されていない他の実施形態との組み合わせを想起する。複数の本開示の実施形態の範囲は、上記の構造および方法を用いる他の用途を含む。よって、複数の本開示の実施形態の範囲は、添付の特許請求の範囲および特許請求の範囲によって全体的に網羅される均等物に基づいて決定されるべきである。
【００４８】
以下の詳細な説明において、本開示を合理的に説明するために、いくつかの特徴を単一実施形態においてグループ分けしている。本開示の方法は、本開示の実施形態において各請求項に明示した特徴よりも多くの特徴を用いるべきであるという意図を反映しているものとして解釈されるべきではない。すなわち、以下の請求項が反映するように、本発明は、単一の開示の実施形態の全ての特徴よりも少数の特徴中に存在する。よって、以下の特許請求の範囲はここで詳細な説明において採用されるものであり、各請求項は、別個の実施形態として個々に独立する。
【図１】
0005522499.tif 000002
【図２】
0005522499.tif 000003
【図３】
0005522499.tif 000004