(57)【特許請求の範囲】
【請求項１】
複数のデータラインと複数のゲートラインとが交差し、第１及び第２液晶セル群を有する液晶表示パネルと、
極性制御信号（ＰＯＬ１ａ〜 ＰＯＬｄ）又は基準極性制御信号（ＰＯＬ）に応答して、データ電圧の極性を反転させ前記データラインに供給するデータ駆動回路と、
ゲートハイ電圧とゲートロー電圧との間でスイングするスキャンパルスを前記ゲートラインに供給するゲート駆動回路と、
１垂直期間中でスキャンが開始される 開始水平ラインを指示するゲートスタートパルスと、前記ゲートスタートパルスをシフトさせるためのゲートシフトクロックと、
前記データ駆動回路の出力を指示するソース出力イネーブル信号と、１水平期間または２水平期間周期に論理が反転される基準極性制御信号を発生するタイミングコントローラーと、
前記ゲートスタートパルスと、前記ソース出力イネーブル信号を利用して第１乃至第４フレーム期間の間互いに、位相差を持つ第１乃至第４極性制御信号（ＰＯＬ１ａ〜 ＰＯＬｄ）を順次的に選択して前記極性制御信号（ＰＯＬ１ａ〜 ＰＯＬｄ）を発生する第１ロジック回路と、
前記ゲートシフトクロックを入力受けて前記ゲートシフトクロックの立ち上がりエッジに同期し、前記ゲートシフトクロックより広いパルス幅のスキャンパルス変調制御信号を発生する第２ロジック回路と、
前記ゲート駆動回路に内装されあらかじめ決定された変調時間で設定された前記スキャンパルス変調制御信号のロー論理区間に応答して前記スキャンパルスのゲートハイ電圧を前記ゲートハイ電圧と前記ゲートロー電圧の間の変調電圧まで低めるゲート電圧変調回路を備え、
前記第１ロジック回路は、
前記ゲートスタートパルスに応答して前記液晶表示パネルに表示される画像のフレーム数を指示するフレームカウント情報を出力するフレームカウンターと、前記ソース出力イネーブル信号に応答して前記液晶表示パネルの水平ラインを指示するラインカウント情報を出力するラインカウンターと、前記ラインカウンター情報によって前記第１乃至第４極性制御信号を１フレーム期間周期に順次に出力するＰＯＬ発生回路及び自分の制御端子に供給される電圧の論理値によって前記第１乃至第４極性制御信号を前記データ駆動回路に供給するか前記基準極性制御信号を前記データ駆動回路に供給する第１マルチフレクサーを含み前記基準極性制御信号（ＰＯＬ）または前記発生した極性制御信号（ＰＯＬ１ａ〜 ＰＯＬｄ）を前記データ駆動回路に選択的に供給し、
前記第１及び第２液晶セル群の液晶セルに充電されるデータ電圧の極性は２フレーム期間周期に反転され、前記第１液晶セル群の液晶セルに充電されるデータ電圧の極性は２フレーム期間の間同一である極性で維持され同一である２フレーム期間の間前記第２液晶セル群の液晶セルに充電されるデータ電圧の極性は１回反転され、前記第１液晶セル群の位置と第２液晶セル群の位置は毎フレームことに互いに変わり、
前記ゲートハイ電圧は略２０Ｖであり、前記ゲートロー電圧は略−５Ｖであり、前記変調電圧は略１５Ｖであり、
前記変調時間は、略４．５μｓ〜６．５μｓであることを特徴とする液晶表示装置。
【請求項２】
前記変調時間は、前記スキャンパルスの立ち上がりエッジと前記スキャンパルスの立ち下りエッジとの間の変調開始時点から前記スキャンパルスの立ち下りエッジまでの時間であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記スキャンパルスの立ち上がりエッジから前記変調開始時点まで、前記ゲートラインには前記ゲートハイ電圧が供給され、前記変調時間の間に前記ゲートラインには前記変調電圧が供給された後、前記スキャンパルスの印加時間以外の時間の間に前記ゲートラインに前記ゲートロー電圧が供給されることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
複数のデータラインと複数のゲートラインとが交差し、第１及び第２液晶セル群を有する液晶表示パネル、前記データラインにデータ電圧を供給するデータ駆動回路とゲートハイ電圧とゲートロー電圧との間でスイングするスキャンパルスを前記ゲートラインに供給するゲート駆動回路を備える液晶表示装置の駆動方法であって、
（ａ）１垂直期間の中でスキャンが開始される開始水平ラインを指示するゲートスタートパルスと、前記ゲートスタートパルスをシフトさせる為のゲートシフトクロックと、前記データ駆動回路の出力を指示するソース出力イネーブル信号と、１水平期間または２水平期間周期に論理が反転される基準極性制御信号を発生する段階と、
（ｂ）前記ゲートスタートパルスと前記ソース出力イネーブル信号を利用して第１乃至第４フレーム期間の間互いに位相差を持つ第１乃至第４極性制御信号を順次に選択して極性制御信号を発生して前記データ駆動回路に供給して 前記基準極性制御信号を前記データ駆動回路に選択的に供給する段階と、
（ｃ）前記ゲートシフトクロックを入力受けて前記ゲートシフトクロックの立ち上がりエッジに同期し、前記ゲートシフトクロックより広いパルス幅のスキャンパルス変調制御信号を発生する段階と、
（ｄ）あらかじめ決定された変調時間で設定された前記スキャンパルス変調制御信号のロー論理区間に応答して前記スキャンパルスのゲートハイ電圧を前記ゲートハイ電圧と前記ゲートロー電圧の間の変調電圧まで低める段階を含み、
前記（ｂ）段階は、
前記ゲートスタートパルスに応答して液晶表示パネルに表示される画像のフレーム数を指示するフレームカウント情報を出力する段階と、前記ソース出力イネーブル信号に応答して前記液晶表示パネルの水平ラインを指示するラインカウント情報を出力する段階と、前記ラインカウンター情報によって前記第１乃至第４極性制御信号を１フレーム期間周期に順次に出力する段階及び前記第１乃至第４極性制御信号を前記データ駆動回路に供給するか前記基準極性制御信号を前記データ駆動回路に供給する段階を含み、
前記第１及び第２液晶セル群の液晶セルに充電されるデータ電圧の極性は２フレーム期間周期に反転され、前記第１液晶セル群の液晶セルに充電されるデータ電圧の極性は２フレーム期間の間同一である極性で維持され同一である２フレーム期間の間前記第２液晶セル群の液晶セルに充電されるデータ電圧の極性は１回反転され、前記第１液晶セル群の位置と第２液晶セル群の位置は毎フレームことに互いに変わり、
前記ゲートハイ電圧は略２０Ｖであり、前記ゲートロー電圧は略−５Ｖであり、
前記変調電圧は略１５Ｖであり、前記変調時間は、略４．５μｓ〜６．５μｓであることを特徴とする液晶表示装置の駆動方法。
【請求項５】
前記変調時間は、前記スキャンパルスの立ち上がりエッジと前記スキャンパルスの立ち下りエッジとの間の変調開始時点から前記スキャンパルスの立ち下りエッジまでの時間であることを特徴とする請求項４に記載の液晶表示装置の駆動方法。
【請求項６】
前記スキャンパルスの立ち上がりエッジから前記変調開始時点まで前記ゲートラインには前記ゲートハイ電圧が供給され、前記変調時間の間に前記ゲートラインには前記変調電圧が供給された後、前記スキャンパルスの印加時間以外の時間の間に前記ゲートラインに前記ゲートロー電圧が供給されることを特徴とする請求項５に記載の液晶表示装置の駆動方法。
【請求項７】
前記ＰＯＬ発生回路は、
前記ラインカウンター情報に基礎して２水平期間単位で極性が反転される前記第１極性制御信号を発生する第１ＰＯＬ発生回路と、
前記第１極性制御信号を反転させて第３極性制御信号を発生する第１インバーターと、前記ラインカウンター情報に基礎して前記２水平期間単位に極性が反転されて前記第１極性制御信号に対して１水平期間位の位相差を持つ第２極性制御信号を発生する第２ＰＯＬ発生回路と、前記第２極性制御信号を反転させて前記第４極性制御信号を発生する第２インバーター及び前記フレームカウント情報に応答して第４ｉ（ｉは ０以上の整数）+１フレーム期間の間前記第１極性制御信号を出力して、第４ｉ+２フレーム期間の間前記第２極性制御信号を出力した後、第４ｉ＋３フレーム期間の間前記第３極性制御信号を出力した後、第４ｉ＋４フレーム期間の間前記第４極性制御信号を出力して前記第１乃至第４極性制御信号を前記第１マルチフレクサーに順次に供給する第２マルチフレクサーさらに備え、
前記第１及び第２ＰＯＬ発生回路それぞれは前記フレームカウンター情報に応答して前記フレーム期間周期に前記第１乃至第４極性制御信号を反転させることを特徴とする請求項１に記載の液晶表示装置。
【請求項８】
前記ゲート電圧変調回路は、前記スキャンパルス変調制御信号のロー論理に応答して前記ゲートハイ電圧を前記変調電圧まで低めるトランジスター及び前記ゲートハイ電圧を発生するゲートハイ電圧源と前記トランジスターの間に接続された第１抵抗及び前記トランジスターと基底電圧を発生する基底電圧源の間に接続された第２抵抗を備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項９】
前記（ｂ）段階は、
前記ラインカウンター情報に基礎して２水平期間単位で極性が反転される前記第１極性制御信号を発生する段階と、前記第１極性制御信号を反転させて第３極性制御信号を発生する段階と、前記ラインカウンター情報に基礎して前記２水平期間単位で極性が反転されて前記第１極性制御信号に対して１水平期間位の位相差を持つ第２極性制御信号を発生する段階と、前記第２極性制御信号を反転させて前記第４極性制御信号を発生する段階及び前記フレームカウント情報に応答して第４ｉ（ｉは０以上の整数)＋１フレーム期間の間前記第１極性制御信号を出力して、第４ｉ+２フレーム期間の間前記第２極性制御信号を出力した後、第４ｉ＋３フレーム期間の間前記第３極性制御信号を出力した後、第４ｉ＋４フレーム期間の間前記第４極性制御信号を出力して前記第１乃至第４極性制御信号を順次に出力して前記データ駆動回路から出力される前記データ電圧の極性を制御する段階をさらに含み、
前記第１乃至第４極性制御信号は前記フレームカウンター情報によって前記フレーム期間周期に反転されることを特徴とする請求項４に記載の液晶表示装置の駆動方法。
【請求項１０】
前記（ｄ）段階は、
前記スキャンパルス変調制御信号に応答して前記ゲートハイ電圧を調整するトランジスターを利用して前記変調時間の間前記ゲートハイ電圧を前記変調電圧まで低める段階をさらに含むことを特徴とする請求項４に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、直流化残像とフリッカーを予防して表示品質を高めるようにした液晶表示装置とその駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置は、ビデオ信号に応じて液晶セルの光透過率を調節して画像を表示する。アクティブマトリクス（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ）タイプの液晶表示装置は、図１のように、液晶セルＣｌｃごとに形成された薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；以下、ＴＦＴと略す）を用いて液晶セルに供給されるデータ電圧をスイッチングしてデータを能動的に制御するので、動画の表示品質を高めることができる。図１において、図面符号「Ｃｓｔ」は、液晶セルＣｌｃに充電されたデータ電圧を維持するためのストレージキャパシタ（Ｓｔｏｒａｇｅ  Ｃａｐａｃｉｔｏｒ；Ｃｓｔ）、「ＤＬ」は、データ電圧が供給されるデータライン、そして「ＧＬ」は、スキャン電圧が供給されるゲートラインをそれぞれ意味する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような液晶表示装置は、直流オフセット成分を減少させ、液晶の劣化を減らすために、隣接した液晶セルの間で極性が反転し、フレーム期間の単位で極性が反転するインバージョン（Ｉｎｖｅｒｓｉｏｎ）方式で駆動されている。ところが、データ電圧の二極性の中でいずれかの極性が長時間優勢的（ｄｏｍｉｎａｎｔ）に供給されれば、残像が発生する。このような残像は、液晶セルに同一極性の電圧が繰り返し的に充電されるので、「直流化残像（ＤＣ  Ｉｍａｇｅ  ｓｔｉｃｋｉｎｇ）」という。このような例の１つは、液晶表示装置にインターレース（Ｉｎｔｅｒｌａｃｅ）方式のデータ電圧が供給される場合である。インターレース方式は、奇数フレーム期間に奇数水平ラインの液晶セルに表示される奇数ラインのデータ電圧のみを含み、偶数フレーム期間に偶数水平ラインの液晶セルに表示されるデータ電圧のみを含む。
【０００４】
図２は、液晶セルＣｌｃに供給されるインターレース方式のデータ電圧の一例を示す波形図である。図２のようなデータ電圧が供給される液晶セルＣｌｃは、奇数水平ラインに配置された液晶セルのうちのいずれか一つである。
【０００５】
図２に示しているように、液晶セルＣｌｃには、奇数フレーム期間中に正極性電圧が供給され、偶数フレーム期間中に負極性電圧が供給される。インターレース方式において、奇数水平ラインに配置された液晶セルＣｌｃに奇数フレーム期間中にのみ高い正極性データ電圧が供給されるから、４個のフレーム期間中にボックス内の波形のように正極性データ電圧が負極性データ電圧に比べて優勢になって直流化残像が現れるようになる。図３は、インターレースデータによって現れる直流化残像の実験結果を示すイメージである。図３における左のイメージのような円状画像をインターレース方式で液晶表示パネルに所定の時間の間に供給すれば、極性がフレーム期間単位で変わるデータ電圧の振幅が、奇数フレームと偶数フレームとで変わる。その結果、左のイメージのような円状画像の後に液晶表示パネルのすべての液晶セルＣｌｃに中間階調、例えば１２７階調のデータ電圧を供給すれば、右のイメージのように円状画像のパターンがかすかに見える直流化残像が現れる。
【０００６】
直流化残像の他の例として、同じ画像を一定の速度で移動又はスクロールさせれば、スクロールされる絵の大きさとスクロールの速度（移動速度）との相関関係によって、液晶セルＣｌｃに同一極性の電圧が繰り返し的に蓄積されて直流化残像が現れうる。このような実例は、図４のようになる。図４は、斜線パターンと文字パターンを一定の速度で移動させるときに現れる直流化残像の実験結果を示すイメージである。
【０００７】
液晶表示装置では、直流化残像により動画の表示品質が低下し、かつ肉眼にて輝度差を周期的に感じるフリッカー現象によっても表示品質が低下する。したがって、液晶表示装置の表示品質を高めるためには、直流化残像を解決し、かつフリッカー現象を防止しなければならない。
【０００８】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、直流化残像とフリッカーとを予防して表示品質を高めるようにした液晶表示装置とその駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明の実施の形態に係る液晶表示装置は、複数のデータラインと複数のゲートラインとが交差し、第１及び第２液晶セル群を有する液晶表示パネルと、極性制御信号に応答して、前記データラインにデータ電圧を供給するデータ駆動回路と、ゲートハイ電圧とゲートロー電圧との間でスイングするスキャンパルスを前記ゲートラインに供給するゲート駆動回路と、前記極性制御信号を毎フレーム期間ごとに異なるように発生して、２フレーム期間中に前記第１液晶セル群に充電される前記データ電圧の極性を維持し、前記第２液晶セル群に充電される前記データ電圧の極性を１回反転させる第１ロジック回路と、前記ゲート駆動回路を制御して、予め決定された変調時間の間に前記スキャンパルスのゲートハイ電圧を前記ゲートハイ電圧と前記ゲートロー電圧との間の変調電圧まで下げる第２ロジック回路とを備え、前記変調時間は、略４．５μｓ〜６．５μｓの範囲である。
【００１０】
前記変調時間は、前記スキャンパルスの立ち上がりエッジと前記スキャンパルスの立ち下りエッジとの間の変調開始時点から前記スキャンパルスの立ち下りエッジまでの時間である。
【００１１】
前記スキャンパルスの立ち上がりエッジから前記変調開始時点まで前記ゲートラインには、前記ゲートハイ電圧が供給され、前記変調時間の間に前記ゲートラインには、前記変調電圧が供給された後、前記スキャンパルスの印加時間以外の時間の間に前記ゲートラインには、前記ゲートロー電圧が供給される。
【００１２】
前記ゲートハイ電圧は略２０Ｖであり、前記ゲートロー電圧は略−５Ｖであり、前記変調電圧は略１５Ｖである。
【００１３】
前記第２ロジック回路は、前記スキャンパルスをシフトさせるゲートシフトクロックに同期するスキャンパルス変調制御信号を前記ゲート駆動回路に供給して、前記変調時間を制御する。
【００１４】
前記スキャンパルス変調制御信号の立ち上がりエッジは、前記ゲートシフトクロックの立ち上がりエッジに同期し、前記スキャンパルス変調制御信号のパルス幅は、前記ゲートシフトクロックのパルス幅より広い。
【００１５】
本発明の実施の形態に係る液晶表示装置の駆動方法は、複数のデータラインと複数のゲートラインとが交差し、第１及び第２液晶セル群を有する液晶表示パネルを備える液晶表示装置の駆動方法であって、極性制御信号に応答して、前記データラインにデータ電圧を供給するステップと、ゲートハイ電圧とゲートロー電圧との間でスイングするスキャンパルスを前記ゲートラインに供給するステップと、前記極性制御信号を毎フレーム期間ごとに異なるように発生して、２フレーム期間中に前記第１液晶セル群に充電される前記データ電圧の極性を維持し、前記第２液晶セル群に充電される前記データ電圧の極性を１回反転させるステップと、予め決定された変調時間の間に前記スキャンパルスのゲートハイ電圧を前記ゲートハイ電圧と前記ゲートロー電圧との間の変調電圧まで下げるステップとを含み、前記変調時間は、略４．５μｓ〜６．５μｓの範囲である。
【発明の効果】
【００１６】
本発明の液晶表示装置とその駆動方法によれば、液晶表示パネルの第１液晶セル群に供給されるデータ電圧の駆動周波数を低く制御して直流化残像を予防し、第２液晶セル群に供給されるデータ電圧の駆動周波数を高く制御してフリッカーを予防して表示品質を高めることができる。さらに、本発明の実施の形態に係る液晶表示装置とその駆動方法は、上記の駆動下でスキャンパルスの変調時間を最適化して、画面の中央とエッジでの液晶セルの充電量の不均一及び不安定を補償することによって、揺らぎノイズを防止することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図５〜図１７を参照して、本発明の好ましい実施の形態について説明する。
【００１８】
本発明の実施の形態に係る液晶表示装置の駆動方法は、２フレーム期間中に隣接した第１液晶セル群と第２液晶セル群との駆動周波数を互いに異なるようにする。
【００１９】
第１液晶セル群の液晶セルと第２液晶セル群の液晶セルに充電されるデータ電圧の極性は、２フレーム期間ごとに反転する。本発明の実施の形態に係る液晶表示装置の駆動方法は、第１液晶セル群の液晶セルに充電されるデータ電圧の極性反転周期と第２液晶セル群の液晶セルに充電されるデータ電圧の極性反転周期とを互いに異なるように制御する。その結果、図５のように、２フレーム期間中に第１液晶セル群の液晶セルに充電されるデータ電圧の極性は同一に維持されるのに対し、同じ期間中に第２液晶セル群の液晶セルに充電されるデータ電圧の極性は１回反転する。また、第１液晶セル群の位置と第２液晶セル群の位置とは、毎フレームごとに互いに変わる。第１液晶セル群と第２液晶セル群に充電されるデータ電圧の極性パターンは、４フレームごとに繰り返される。
【００２０】
第１液晶セル群は、２フレーム期間中に同一極性のデータ電圧を充電して直流化残像を予防し、第２液晶セル群は、同じ２フレーム期間中に極性が１回反転して空間周波数を速くすることによって、フリッカー現象を予防する。以下、第１液晶セル群による直流化残像の予防効果を、図６を参照して説明する。
【００２１】
図６に示すように、第１液晶セル群に含まれた任意の液晶セルＣｌｃに奇数フレーム期間中に高いデータ電圧が供給され、偶数フレーム期間中に相対的に低いデータ電圧が供給され、そのデータ電圧が２フレーム期間ごとに極性が変わると仮定する。すると、第１及び第２フレーム期間中に第１液晶セル群の液晶セルＣｌｃに供給される正極性データ電圧と第３及び第４フレーム期間中に第１液晶セル群の液晶セルＣｌｃに供給される負極性データ電圧とが中和されて、液晶セルＣｌｃに偏向した極性の電圧が蓄積されない。したがって、本発明の液晶表示装置は、第１液晶セル群により図７のように奇数フレームと偶数フレームのうちのいずれか一つから優勢な極性の高い電圧が印加されるデータ電圧、例えば、インターレース画像のデータ電圧でも直流化残像が現れない。
【００２２】
第１液晶セル群は、直流化残像を予防することはできるが、同一極性のデータ電圧が２フレーム期間ごとに液晶セルＣｌｃに供給されるので、フリッカーが現れ得る。第２液晶セル群の液晶セルＣｌｃは、第２液晶セル群が同一極性を維持する２フレーム期間中に極性が１回反転するデータ電圧を充電して空間周波数を速くすることによって、フリッカー現象を最小化する。これは、人間の肉眼は変化に敏感なため、肉眼にて第１液晶セル群と第２液晶セル群とが共存する画面を見る場合、駆動周波数の高い第２液晶セル群の駆動周波数で画面の駆動周波数を認識するためである。
【００２３】
図７及び図８は、第１及び第２液晶セル群に供給されるデータ電圧の極性パターンの例を示す図である。
【００２４】
図７に示すように、本発明の実施の形態に係る液晶表示装置の駆動方法は、４フレーム期間ごとにデータ電圧の極性パターンを繰り返し、毎フレームごとに第１及び第２液晶セル群の位置を移動させる。
【００２５】
第４ｉ＋１（ｉは、０以上の整数）フレーム期間において、第１液晶セル群は、偶数水平ラインの液晶セルＣｌｃを含み、第２液晶セル群は、奇数水平ラインの液晶セルＣｌｃを含む。第４ｉ＋１フレーム期間中に第２液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。同様に、第４ｉ＋１フレーム期間中に第１液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。
【００２６】
第４ｉ＋２フレーム期間中に、第１及び第２液晶セル群には、第４ｉ＋１フレーム期間のデータ電圧の極性パターンに対して反転した極性パターンのデータ電圧が供給される。第４ｉ＋１フレーム期間の第１液晶セル群は、第４ｉ＋２フレーム期間において第２液晶セル群に変わり、第４ｉ＋１フレーム期間の第２液晶セル群は、第４ｉ＋２フレーム期間において第１液晶セル群に変わる。したがって、第４ｉ＋２フレーム期間において第１液晶セル群は、奇数水平ラインの液晶セルＣｌｃを含み、第２液晶セル群は、偶数水平ラインの液晶セルＣｌｃを含む。第４ｉ＋２フレーム期間中に、第２液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。同様に、第４ｉ＋２フレーム期間中に第１液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。
【００２７】
第４ｉ＋３フレーム期間中に、第１及び第２液晶セル群には、第４ｉ＋２フレーム期間のデータ電圧の極性パターンに対して反転した極性パターンのデータ電圧が供給される。第４ｉ＋２フレーム期間の第１液晶セル群は、第４ｉ＋３フレーム期間において第２液晶セル群に変わり、第４ｉ＋２フレーム期間の第２液晶セル群は、第４ｉ＋３フレーム期間において第１液晶セル群に変わる。したがって、第４ｉ＋３フレーム期間において第１液晶セル群は、偶数水平ラインの液晶セルＣｌｃを含み、第２液晶セル群は、奇数水平ラインの液晶セルＣｌｃを含む。第４ｉ＋３フレーム期間中に、第２液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。同様に、第４ｉ＋３フレーム期間中に、第１液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。第４ｉ＋３フレーム期間のデータ電圧の極性パターンと第４ｉ＋１フレーム期間のデータ電圧の極性パターンとの比較から分かるように、第４ｉ＋１フレーム期間と第４ｉ＋３フレーム期間とにおいて第１及び第２液晶セル群の位置は同じであるのに対し、データ電圧の極性は相反する。
【００２８】
第４ｉ＋４フレーム期間中に、第１及び第２液晶セル群には、第４ｉ＋３フレーム期間のデータ電圧の極性パターンに対して反転した極性パターンのデータ電圧が供給される。第４ｉ＋３フレーム期間の第１液晶セル群は、第４ｉ＋４フレーム期間において第２液晶セル群に変わり、第４ｉ＋３フレーム期間の第２液晶セル群は、第４ｉ＋４フレーム期間において第１液晶セル群に変わる。したがって、第４ｉ＋４フレーム期間において第１液晶セル群は、奇数水平ラインの液晶セルＣｌｃを含み、第２液晶セル群は、偶数水平ラインの液晶セルＣｌｃを含む。第４ｉ＋４フレーム期間中に、第２液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。同様に、第４ｉ＋４フレーム期間中に第１液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。第４ｉ＋４フレーム期間のデータ電圧の極性パターンと第４ｉ＋２フレーム期間のデータ電圧の極性パターンとの比較から分かるように、第４ｉ＋２フレーム期間と第４ｉ＋４フレーム期間とにおいて第１及び第２液晶セル群の位置は同じであるのに対し、データ電圧の極性は相反する。
【００２９】
第４ｉ＋１フレーム期間において発生する第１極性制御信号ＰＯＬａと第４ｉ＋３フレーム期間中に発生する第３極性制御信号ＰＯＬｃは、互いに逆位相の波形で発生する。第４ｉ＋２フレーム期間において発生する第２極性制御信号ＰＯＬｂと第４ｉ＋４フレーム期間中に発生する第４極性制御信号ＰＯＬｄは、互いに逆位相の波形で発生する。第１極性制御信号ＰＯＬａと第２極性制御信号ＰＯＬｂとは、１水平期間分だけの位相差があり、第３極性制御信号ＰＯＬｃと第４極性制御信号ＰＯＬｄとも、１水平期間分だけの位相差がある。
【００３０】
図８のデータ電圧の極性パターンを制御する極性制御信号ＰＯＬａ〜ＰＯＬｄの中で第２及び第４極性制御信号ＰＯＬｂ、ＰＯＬｄは、図７の第２及び第４極性制御信号ＰＯＬｂ、ＰＯＬｄに比べて逆位相で発生する。
【００３１】
図８に示すように、第４ｉ＋１フレーム期間において、第１液晶セル群は、奇数水平ラインの液晶セルＣｌｃを含み、第２液晶セル群は、偶数水平ラインの液晶セルＣｌｃを含む。第４ｉ＋１フレーム期間中に第２液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。同様に、第４ｉ＋１フレーム期間中に第１液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。
【００３２】
第４ｉ＋２フレーム期間中に、第１及び第２液晶セル群には、第４ｉ＋１フレーム期間のデータ電圧の極性パターンに対して反転した極性パターンのデータ電圧が供給される。第４ｉ＋１フレーム期間の第１液晶セル群は、第４ｉ＋２フレーム期間において第２液晶セル群に変わり、第４ｉ＋１フレーム期間の第２液晶セル群は、第４ｉ＋２フレーム期間において第１液晶セル群に変わる。したがって、第４ｉ＋２フレーム期間において第１液晶セル群は、偶数水平ラインの液晶セルＣｌｃを含み、第２液晶セル群は、奇数水平ラインの液晶セルＣｌｃを含む。第４ｉ＋２フレーム期間中に、第２液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。同様に、第４ｉ＋２フレーム期間中に第１液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。
【００３３】
第４ｉ＋３フレーム期間中に、第１及び第２液晶セル群には、第４ｉ＋２フレーム期間のデータ電圧の極性パターンに対して反転した極性パターンのデータ電圧が供給される。第４ｉ＋２フレーム期間の第１液晶セル群は、第４ｉ＋３フレーム期間において第２液晶セル群に変わり、第４ｉ＋２フレーム期間の第２液晶セル群は、第４ｉ＋３フレーム期間において第１液晶セル群に変わる。したがって、第４ｉ＋３フレーム期間において第１液晶セル群は、奇数水平ラインの液晶セルＣｌｃを含み、第２液晶セル群は、偶数水平ラインの液晶セルＣｌｃを含む。第４ｉ＋３フレーム期間中に、第２液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。同様に、第４ｉ＋３フレーム期間中に、第１液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。第４ｉ＋１フレーム期間と第４ｉ＋３フレーム期間とにおいて、第１及び第２液晶セル群の位置は同じであるのに対し、データ電圧の極性は相反する。
【００３４】
第４ｉ＋４フレーム期間中に、第１及び第２液晶セル群には、第４ｉ＋３フレーム期間のデータ電圧の極性パターンに対して反転した極性パターンのデータ電圧が供給される。第４ｉ＋３フレーム期間の第１液晶セル群は、第４ｉ＋４フレーム期間において第２液晶セル群に変わり、第４ｉ＋３フレーム期間の第２液晶セル群は、第４ｉ＋４フレーム期間において第１液晶セル群に変わる。したがって、第４ｉ＋４フレーム期間において第１液晶セル群は、偶数水平ラインの液晶セルＣｌｃを含み、第２液晶セル群は、奇数水平ラインの液晶セルＣｌｃを含む。第４ｉ＋４フレーム期間中に、第２液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第１液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。同様に、第４ｉ＋４フレーム期間中に第１液晶セル群の液晶セルＣｌｃを隔てて垂直方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反し、水平方向に隣接する第２液晶セル群の液晶セルＣｌｃに充電されるデータ電圧の極性は互いに相反する。第４ｉ＋２フレーム期間と第４ｉ＋４フレーム期間とにおいて、第１及び第２液晶セル群の位置は同じであるのに対し、データ電圧の極性は相反する。
【００３５】
第１液晶セル群の液晶セルＣｌｃは、極性変化の周期が相対的に長いので、空間的に集中配置されれば、フリッカーが見えるようにすることができる。したがって、本発明の実施の形態に係る液晶表示装置の駆動方法は、図７及び図８のように各フレーム期間において第１液晶セル群の液晶セルＣｌｃは、２水平ライン以上連続しないようにデータ電圧の極性を制御する。
【００３６】
第１液晶セル群の液晶セルＣｌｃは、極性変化の周期が相対的に長いので、その位置が３個フレーム期間以上同一であれば、他の水平ラインとの輝度差を引き起こして波状ノイズを引き起こすことができる。したがって、本発明の実施の形態に係る液晶表示装置の駆動方法は、図７及び図８のように、毎フレームごとに第１液晶セル群を第２液晶セル群で、そして第２液晶セル群を第１液晶セル群で制御する。
【００３７】
図９は、図７及び図８のような極性パターンで１２７階調のデータ電圧を液晶表示パネルに供給し、その液晶表示パネルの電圧波形を測定した実験結果を示す。この実験において、液晶表示パネルの第２液晶セル群は、２フレーム期間中に６０Ｈｚ周波数に極性が変化するデータ電圧を受け、第１液晶セル群は、３０Ｈｚの周波数に極性が変化するデータ電圧を受けるが、周波数が速い６０Ｈｚ周波数が優勢なので、液晶表示パネルから測定されるデータ電圧の周波数は６０Ｈｚと測定された。このようなデータ電圧の交流電圧値（ＡＣ）、すなわち、振幅は、３０．３５ｍＶと測定され、交流電圧のセンターと基底電圧（ＧＮＤ）との間の直流オフセット値（ＤＣ）は、１．３８９Ｖと測定された。また、この実験で液晶表示パネル上に光センサーを設置して光波形を測定した結果、第２液晶セル群の優勢な周波数によって、試片液晶表示パネルの光波形も６０Ｈｚと測定された。これは、試片液晶表示パネルから測定される光波形は、周波数の遅い第１液晶セルよりは、周波数の速い第２液晶セル群の光変化周期により決定されるためである。
【００３８】
一方、第１液晶セル群のデータ極性の周期が２フレーム期間と比較的長く、液晶セルで同じ階調のデータを印加しても正極性データ電圧の充電量と負極性データ電圧の充電量とが不均一である。このため、第１液晶セル群の位置が毎フレームごとに移動しつつ第１液晶セル群の液晶セルが明るく見える現象が現れることができる。このような現象を緩和するために、すべての液晶セルの共通電極に供給される共通電圧Ｖｃｏｍを調整する方法がある。ところが、共通電極がすべての液晶セルにわたって共通に接続されているから、共通電極の面抵抗又は線抵抗によって画面の位置に応じて共通電圧の電圧降下が変わる。また、ゲートラインの抵抗によって画面の位置に応じてゲートラインに印加されるスキャンパルスの電圧が変わる。このため、共通電圧Ｖｃｏｍを図１０のように画面の中央位置Ｂを基準に最適化すれば、左右の両エッジＡ、Ｃで明るい点が揺れる現象のように見える揺らぎノイズ（シマーリングノイズ、ｓｈｉｍｍｅｒｉｎｇ  ｎｏｉｓｅ）が現れる。画面のエッジＡ、Ｃを基準に共通電圧Ｖｃｏｍを最適化すれば、画面の中央Ｂから揺らぎノイズが見える。スキャンパルスＳＰも、ゲートラインの抵抗によってゲート駆動回路から遠くの位置Ｃでスキャンパルスの電圧降下が大きくなる。揺らぎノイズを減らすために、本発明の発明者らは、図７及び図８の極性パターンでデータ電圧をデータラインに供給して、液晶表示パネルを第１及び第２液晶セル群によって駆動しつつ共通電圧とスキャンパルスの電圧とを調整する実験を繰り返した。その結果、本発明の発明者らは、スキャンパルスの立ち下りエッジの近辺でスキャンパルスの電圧をダウン変調し、該変調電圧が印加される時間を最適化して画面全体で直流化残像と揺らぎノイズが見えないことを確認した。スキャンパルスの変調方法についての詳細な説明は後述する。
【００３９】
図１１〜図１６は、本発明の実施の形態に係る液晶表示装置を示す。
【００４０】
図１１に示すように、本発明の実施の形態に係る液晶表示装置は、液晶表示パネル１００、タイミングコントローラー１０１、ＰＯＬロジック回路１０２、ＦＬＫロジック回路１０７、データ駆動回路１０３、及びゲート駆動回路１０４を備える。
【００４１】
液晶表示パネル１００は、２枚のガラス基板の間に液晶分子が注入される。この液晶表示パネル１００は、ｍ個のデータラインＤ１〜Ｄｍとｎ個のゲートラインＧ１〜Ｇｎとが交差構造によりマトリクス状に配置されたｍ×ｎ個の液晶セルＣｌｃを含む。液晶セルＣｌｃは、前述のように、互いに異なるデータ電圧の周波数で駆動される第１液晶セル群と第２液晶セル群とを含む。
【００４２】
液晶表示パネル１００の下部ガラス基板には、データラインＤ１〜Ｄｍ、ゲートラインＧ１〜Ｇｎ、ＴＦＴ、ＴＦＴに接続した液晶セルＣｌｃの画素電極１、及びストレージキャパシタＣｓｔなどが形成される。液晶表示パネル１００の上部ガラス基板上には、ブラックマトリクス、カラーフィルター及び共通電極２が形成される。一方、共通電極２は、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モードとＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードのような垂直電界駆動方式で上部ガラス基板上に形成され、ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードとＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードのような水平電界駆動方式で画素電極１と共に下部ガラス基板上に形成される。液晶表示パネル１００の上部ガラス基板と下部ガラス基板上には、光軸が直交する偏光板が付着され、液晶と接する内面に液晶のプレチルト角を設定するための配向膜が形成される。
【００４３】
タイミングコントローラー１０１は、垂直同期信号Ｖｓｙｎｃ／水平同期信号Ｈｓｙｎｃ、データイネーブル（Ｄａｔａ  Ｅｎａｂｌｅ）ＤＥ、クロック信号ＣＬＫなどのタイミング信号を受けて、データ駆動回路１０３、ゲート駆動回路１０４及びＰＯＬロジック回路１０２の動作タイミングを制御する制御信号を発生させる。このような制御信号は、ゲートスタートパルス（Ｇａｔｅ  Ｓｔａｒｔ  Ｐｕｌｓｅ）ＧＳＰ、ゲートシフトクロック信号（Ｇａｔｅ  Ｓｈｉｆｔ  Ｃｌｏｃｋ）ＧＳＣ、ゲート出力イネーブル信号（Ｇａｔｅ  Ｏｕｔｐｕｔ  Ｅｎａｂｌｅ）ＧＯＥ、ソーススタートパルス（Ｓｏｕｒｃｅ  Ｓｔａｒｔ  Ｐｕｌｓｅ）ＳＳＰ、ソースサンプリングクロック（Ｓｏｕｒｃｅ  Ｓａｍｐｌｉｎｇ  Ｃｌｏｃｋ）ＳＳＣ、ソース出力イネーブル信号（Ｓｏｕｒｃｅ  Ｏｕｔｐｕｔ  Ｅｎａｂｌｅ）ＳＯＥ、基準極性制御信号（Ｐｏｌａｒｉｔｙ）ＰＯｌを含む。ゲートスタートパルスＧＳＰは、１つの画面が表示される１垂直期間中にスキャンが始まるスタート水平ラインを指示する。ゲートシフトクロック信号ＧＳＣは、ゲート駆動回路内のシフトレジスタに入力されて、ゲートスタートパルスＧＳＰを順次シフトさせるためのタイミング制御信号であって、ＴＦＴのオン（ＯＮ）期間に対応するパルス幅で発生する。ゲート出力信号ＧＯＥは、ゲート駆動回路１０４の出力を指示する。ソーススタートパルスＳＳＰは、データが表示される１水平ラインでスタート画素を指示する。ソースサンプリングクロックＳＳＣは、立ち上がりエッジ又は立下がりエッジに基づいてデータ駆動回路１０３内でデータのラッチ動作を指示する。ソース出力イネーブル信号ＳＯＥは、データ駆動回路１０３の出力を指示する。基準極性制御信号ＰＯＬは、液晶表示パネル１００の液晶セルＣｌｃに供給されるデータ電圧の極性を指示する。基準極性制御信号ＰＯＬは、１水平期間ごとに論理が反転する１ドットリンバージョンの極性制御信号又は２水平期間ごとに論理が反転する２ドットリンバージョンの極性制御信号のうち、いずれか一形態で発生する。
【００４４】
ＰＯＬロジック回路１０２は、ゲートスタートパルスＧＳＰ、ソース出力イネーブル信号ＳＯＥ、及び基準極性制御信号ＰＯＬを受けて、残像とフリッカーとを予防するための第４ｉ＋１〜第４ｉ＋４フレーム期間の極性制御信号ＰＯＬａ〜ＰＯＬｄを順次出力するか、又は選択的に毎フレームごとに同一の基準極性制御信号ＰＯＬを出力する。
【００４５】
ＦＬＫロジック回路１０７は、ゲートシフトクロックＧＳＣを受けてゲートシフトクロックＧＳＣの立ち上がりエッジに同期し、ゲートシフトクロックＧＳＣより広いパルス幅のスキャンパルス変調制御信号ＦＬＫを発生させる。
【００４６】
データ駆動回路１０３は、タイミングコントローラー１０１の制御下にデジタルビデオデータＲＧＢをラッチし、そのデジタルビデオデータをタイミングコントローラー１０１からの極性制御信号ＰＯＬ／ＰＯＬａ〜ＰＯＬｄに応答してアナログ正極性／負極性のガンマ補償電圧に変換することによって正極性／負極性アナログデータ電圧を発生し、そのデータ電圧をデータラインＤ１〜Ｄｍに供給する。
【００４７】
ゲート駆動回路１０４は、シフトレジスタ、シフトレジスタの出力信号を液晶セルのＴＦＴ駆動に適したスイング幅に変換するためのレベルシフタ、及びレベルシフタとゲートラインＧ１〜Ｇｎとの間に接続する出力バッファをそれぞれ含む複数のゲートドライブ集積回路で構成されて、略１水平期間のパルス幅を有するスキャンパルスを順次出力する。スキャンパルスは、画素アレイのＴＦＴのしきい電圧より高いゲートハイ電圧（Ｇａｔｅ  Ｈｉｇｈ  Ｖｏｌｔａｇｅ）ＶｇｈとＴＦＴのしきい電圧より低いゲートロー電圧（Ｇａｔｅ  Ｌｏｗ  Ｖｏｌｔａｇｅ）Ｖｇｌとの間でスイングする。特に、ゲート駆動回路１０４は、図１６のような変調回路を用いて、ＦＬＫロジック回路１０７からのスキャンパルス変調制御信号ＦＬＫに応答して、スキャンパルスの立下がりエッジの近辺から立下がりエッジまでゲートハイ電圧Ｖｇｈを下げて、揺らぎノイズを防止する。
【００４８】
ＰＯＬロジック回路１０２とＦＬＫロジック回路１０７とは、タイミングコントローラー１０１内に内蔵されることができる。
【００４９】
本発明の実施の形態に係る液晶表示装置は、タイミングコントローラー１０１にデジタルビデオデータＲＧＢとタイミング信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ、ＣＬＫとを供給するシステム１０５をさらに備える。
【００５０】
システム１０５は、放送信号、外部機器インタフェース回路、グラフィック処理回路、ラインメモリ１０６などを含んで、放送信号や外部機器から入力される映像ソースからビデオデータを抽出し、そのビデオデータをデジタルに変換してタイミングコントローラー１０１に供給する。システム１０６で受信されるインターレース放送信号は、ラインメモリに格納された後に出力される。インターレース放送信号のビデオデータは、奇数フレーム期間に奇数ラインにのみ存在し、偶数フレーム期間に偶数ラインにのみ存在する。したがって、システム１０５は、インターレース放送信号を受信すれば、ラインメモリ１０６に格納された有効データの平均値又はブラックデータ値により奇数フレーム期間の偶数ラインデータ、そして偶数フレームの奇数ラインデータを発生させる。このようなシステム１０５は、デジタルビデオデータと共にタイミング信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ、ＣＬＫと電源をタイミングコントローラー１０１に供給する。
【００５１】
図１２及び図１３は、データ駆動回路１０３を詳細に示す回路図である。
【００５２】
図１２及び図１３に示すように、データ駆動回路１０３は、それぞれｋ（ｋは、ｍより小さな整数）個のデータラインＤ１〜Ｄｋを駆動する複数の集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ；ＩＣ）を含み、集積回路それぞれは、シフトレジスタ１１１、データレジスタ１１２、第１ラッチ１１３、第２ラッチ１１４、デジタル／アナログ変換器（以下、ＤＡＣと略す）１１５、チャージシェア回路（Ｃｈａｒｇｅ  Ｓｈａｒｅ  Ｃｉｒｃｕｉｔ）１１６及び出力回路１１７を含む。
【００５３】
シフトレジスタ１１１は、タイミングコントローラー１０１からのソーススタートパルスＳＳＰをソースサンプリングクロックＳＳＣに応じてシフトさせて、サンプリング信号を発生させる。また、シフトレジスタ１１１は、ソーススタートパルスＳＳＰをシフトさせて、次段の集積回路のシフトレジスタ１１１にキャリー信号ＣＡＲを伝達する。データレジスタ１１２は、タイミングコントローラー１０１により分離された奇数デジタルビデオデータＲＧＢｏｄｄと偶数デジタルビデオデータＲＧＢｅｖｅｎとを一時格納し、該格納されたデータＲＧＢｏｄｄ、ＲＧＢｅｖｅｎを第１ラッチ１１３に供給する。第１ラッチ１１３は、シフトレジスタ１１１から順次入力されるサンプリング信号に応答して、データレジスタ１１２からのデジタルビデオデータＲＧＢｅｖｅｎ、ＲＧＢｏｄｄをサンプリングし、そのデータＲＧＢｅｖｅｎ、ＲＧＢｏｄｄをラッチした後、該ラッチされたデータを同時に出力する。第２ラッチ１１４は、第１ラッチ１１３から入力されるデータをラッチした後、ソース出力イネーブル信号ＳＯＥのロー論理期間中に他の集積回路の第２ラッチ１１４と同時にラッチされたデジタルビデオデータを同時に出力する。ＤＡＣ１１５は、図１３のように、正極性のガンマ基準電圧ＧＨが供給されるＰデコーダ（ＰＤＥＣ）１２１、負極性のガンマ基準電圧ＧＬが供給されるＮデコーダ（ＮＤＥＣ）１２２、極性制御信号ＰＯＬ／ＰＯＬａ〜ＰＯＬｄに応答してＰデコーダ１２１の出力とＮデコーダ１２２の出力を選択するマルチプレクサ１２３を含む。Ｐ−デコーダ１２１は、第２ラッチ１１４から入力されるデジタルビデオデータをデコードして、そのデータの階調値に該当する正極性のガンマ補償電圧を出力し、Ｎデコーダ１２２は、第２ラッチ１１４から入力されるデジタルビデオデータをデコードして、そのデータの階調値に該当する負極性のガンマ補償電圧を出力する。マルチプレクサ１２３は、極性制御信号ＰＯＬ／ＰＯＬ１／ＰＯＬ２に応答して、正極性のガンマ補償電圧と負極性のガンマ補償電圧を交互に選択し、該選択された正極性／負極性のガンマ補償電圧をアナログデータ電圧として出力する。チャージシェア回路１１６は、ソース出力イネーブル信号ＳＯＥのハイ論理期間中に、隣接したデータ出力チャネルを短絡（ｓｈｏｒｔ）させて隣接したデータ電圧の平均値を出力するか、又はソース出力イネーブル信号ＳＯＥのハイ論理期間中にデータ出力チャネルに共通電圧Ｖｃｏｍを供給して、正極性データ電圧と負極性データ電圧の急激な変化を減らす。出力回路１１７は、バッファを含んでデータラインＤ１〜Ｄｋに供給されるアナログデータ電圧の信号の減衰を最小化する。
【００５４】
図１４及び図１５は、ＰＯＬロジック回路１０２を詳細に示す回路図である。
【００５５】
図１４及び図１５に示すように、ＰＯＬロジック回路１０２は、フレームカウンタ１３１、ラインカウンタ１３２、ＰＯＬ発生回路１３３、及びマルチプレクサ１３４を備える。
【００５６】
フレームカウンタ１３１は、１フレーム期間中に１回発生し、１フレーム期間の開始と同時に発生するゲートスタートパルスＧＳＰに応答して、液晶表示パネル１００に表示される画像のフレーム数を指示するフレームカウント情報Ｆｃｎｔを出力する。フレームカウント情報Ｆｃｎｔは、図７及び図８のようなデータ電圧の極性パターンが発生すると仮定するとき、４個のフレーム期間それぞれを識別し得るように２ビット情報で発生する。
【００５７】
ラインカウンタ１３２は、毎水平ラインにデータ電圧を供給する時点を指示するソース出力イネーブル信号ＳＯＥに応答して、液晶表示パネル１００に表示される水平ラインを指示するラインカウント情報Ｌｃｎｔを出力する。ラインカウント情報Ｆｃｎｔは、図７及び図８のようなデータ電圧の極性パターンから分かるように、液晶表示パネル１００に表示されるデータ電圧の極性が１又は２水平ラインごとに反転するので、２ビット情報で発生する。
【００５８】
フレームカウンタ１３１とラインカウンタ１３２とに供給されるタイミング信号としてタイミングコントローラー１０１の内部発振器から発生するクロックを用いることができるが、このクロックは周波数が高いため、タイミングコントローラー１０１とＰＯＬロジック回路１０２との間でＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）を増加させることができる。本発明は、タイミングコントローラー１０１の内部発振器から発生するクロックに比べて周波数の小さなゲートスタートパルスＧＳＰとソース出力イネーブル信号ＳＯＥをフレームカウンタ１３１とラインカウンタ１３２の動作タイミング信号として用いて、タイミングコントローラー１０１とＰＯＬロジック回路１０２との間でＥＭＩの増加を減らすことができる。
【００５９】
ＰＯＬ発生回路１３３は、第１ＰＯＬ発生回路１４１、第２ＰＯＬ発生回路１４２、第１及び第２インバータ１４３、１４４、マルチプレクサ１４５を含む。第１ＰＯＬ発生回路１４１は、ラインカウンタ情報Ｌｃｎｔに基づいて２水平期間単位で極性が反転する第１極性制御信号ＰＯＬａを発生させる。第１インバータ１４３は、第１極性制御信号ＰＯＬａを反転させて、第３極性制御信号ＰＯＬｃを発生させる。第２ＰＯＬ発生回路１４２は、ラインカウンタ情報Ｌｃｎｔに基づいて２水平期間ごとに極性が反転し、第１極性制御信号ＰＯＬａに対して略１水平期間分だけの位相差を有する第２極性制御信号ＰＯＬｂを発生させる。第２インバータ１４４は、第２極性制御信号ＰＯＬｂを反転させて、第４極性制御信号ＰＯＬｄを発生させる。第１及び第２ＰＯＬ発生回路１４１、１４２のそれぞれは、フレームカウンタ情報Ｆｃｎｔに応答して、フレーム期間ごとに極性制御信号ＰＯＬｂ、ＰＯＬｃの極性を反転させる。マルチプレクサ１４５は、２ビットのフレームカウント情報Ｆｃｎｔに応答して、第４ｉ＋１フレーム期間中に第１極性制御信号ＰＯＬａを出力した後、第４ｉ＋２フレーム期間中に第２極性制御信号ＰＯＬｂを出力してから、第４ｉ＋３フレーム期間中に第３極性制御信号ＰＯＬｃを出力する。そして、マルチプレクサ１４５は、第４ｉ＋４フレーム期間中に第４極性制御信号ＰＯＬｄを出力する。
【００６０】
マルチプレクサ１３４は、オプションピンに接続した制御端子の論理値に応じて、図７及び図８のように各フレーム期間に対応するＰＯＬ発生回路１３３からの極性制御信号ＰＯＬａ〜ＰＯＬ１ｄを選択する。オプションピンは、マルチプレクサ１３４の制御端子に接続されて、セットメーカーのオペレーターにより基底電圧（ＧＮＤ）又は電源電圧（Ｖｃｃ）に選択的に接続され得る。例えば、オプションピンが基底電圧（ＧＮＤ）とマルチプレクサ１３４の制御端子に接続されれば、マルチプレクサ１３４は、自身の制御端子に「０」の選択制御信号ＳＥＬが供給されて基準極性制御信号を出力し、オプションピンが電源電圧（Ｖｃｃ）とマルチプレクサ１３４の制御端子に接続されれば、マルチプレクサ１３４は、自身の制御端子に「１」の選択制御信号ＳＥＬが供給されて、ＰＯＬ発生回路１３３からの極性制御信号ＰＯＬ１ａ〜ＰＯＬｄを出力する。マルチプレクサ１３４の選択制御信号ＳＥＬは、ユーザーインタフェースを介して入力されるユーザー選択信号、又はデータの分析結果に応じて、システム１０５又はタイミングコントローラー１０１から自動発生する選択制御信号に置き換えられることができる。
【００６１】
図１６は、図１１に示すゲート駆動回路内のゲート電圧変調回路を詳細に示す。
【００６２】
図１６に示すように、ゲート電圧変調回路１０４Ａは、トランジスタＱ１、第１及び第２抵抗Ｒ１、Ｒ２を備える。
【００６３】
トランジスタＱ１は、自身のベース端子に供給されるスキャンパルス変調制御信号ＦＬＫのロー論理電圧に応答してターンオンして、エミッター端子とコレクター端子との間に電流パスを形成する。このとき、第１及び第２抵抗Ｒ１、Ｒ２は分圧抵抗として機能して、出力端子ＯＵＴを介して出力される電圧がゲートハイ電圧Ｖｇｈとゲートロー電圧Ｖｇｌとの間のゲート変調電圧Ｖｇｍに変わる。
【００６４】
これに対し、スキャンパルス変調制御信号ＦＬＫがハイ論理電圧であれば、トランジスタＱ１はターンオフする。このとき、ゲートハイ電圧Ｖｇｈが出力端子ＯＵＴを介して出力される。
【００６５】
出力端子ＯＵＴを介して出力されるゲートハイ電圧Ｖｇｈ又はゲート変調電圧Ｖｇｍは、ゲート駆動回路内のレベルシフタのゲートハイ電圧の入力端子に供給される。レベルシフタは、シフトレジスタからのハイ論理電圧をゲートハイ電圧Ｖｇｈ又はゲート変調電圧Ｖｇｍに変換してゲートラインＧ１〜Ｇｎに供給し、シフトレジスタからのロー論理電圧をゲートロー電圧Ｖｇｌに変換してゲートラインＧ１〜Ｇｎに供給する。
【００６６】
図１７は、タイミングコントローラー１０１とＦＬＫロジック回路１０７とから出力されるゲートタイミング制御信号を示す波形図である。
【００６７】
図１７に示すように、ＦＬＫロジック回路１０７から発生するスキャンパルス変調制御信号ＦＬＫの立ち上がりエッジは、ゲートシフトクロックＧＳＣの立ち上がりエッジに同期し、ゲートシフトクロックＧＳＣのパルス幅より広い。
【００６８】
ゲート駆動回路１０７は、ゲートシフトクロックＧＳＣに応じてゲートスタートパルスＧＳＰをシフトさせ、ゲート出力イネーブル信号ＧＯＥのパルスの間でスキャンパルスＳＰを出力する。また、ゲート駆動回路１０７は、スキャンパルス変調制御信号ＦＬＫの立ち下りエッジに同期して、スキャンパルスＳＰのゲートハイ電圧Ｖｇｈを下げる。
【００６９】
スキャンパルスＳＰにおいて、ゲートハイ電圧Ｖｇｈは略２０Ｖ、ゲートロー電圧Ｖｇｌは略−５Ｖである。そして、スキャンパルスＳＰにおいて、スキャンパルス変調制御信号ＦＬＫに応じてゲートハイ電圧Ｖｇｈから低くなるゲート変調電圧Ｖｇｍは略１５Ｖである。ゲートハイ電圧Ｖｇｈとゲートロー電圧Ｖｇｌとの間でゲートラインＧ１〜Ｇｍにゲートハイ電圧Ｖｇｈから低くなるゲート変調電圧Ｖｇｍが印加される変調時間ｔ１は、略４．５μｓ〜６．５μｓの範囲が好ましい。これは、前述のように、共通電圧Ｖｃｏｍを画面の中央Ｂ又はエッジＡ、Ｃを中心に最適化し、スキャンパルスの変調電圧Ｖｇｍの印加時間を調整しつつ全画面で揺らぎノイズが観察されない条件であるためである。ゲート変調電圧Ｖｇｍが印加される変調時間ｔ１が４．０μｓ以下であれば、画面中央Ｂと画面エッジＡ、Ｃでの液晶セルの充電量の不均一によって画面の中央又はエッジから揺らぎノイズが見える。また、ゲート変調電圧Ｖｇｍが印加される変調時間ｔ１が７．０μｓ以上であれば、画面中央Ｂと画面エッジＡ、Ｃでの液晶セルの充電量の不安定によって画面の中央又はエッジから揺らぎノイズが見える。
【００７０】
一方、第１及び第２液晶セル群の駆動方法は、本願出願人により既出願された韓国特許出願１０−２００７−００４２４６号（２００７．１．１５）、韓国特許出願１０−２００７−０５２６７９号（２００７．５．３０）、韓国特許出願１０−２００７−０４７７８７号（２００７．５．１６）、韓国特許出願１０−２００７−０５３９５９号（２００７．６．１）で提案された駆動方式も適用可能である。
【００７１】
上述のように、本発明の実施の形態に係る液晶表示装置とその駆動方法は、液晶表示パネルの第１液晶セル群に供給されるデータ電圧の駆動周波数を低く制御して直流化残像を予防し、第２液晶セル群に供給されるデータ電圧の駆動周波数を高く制御してフリッカーを予防して表示品質を高めることができる。進んで、本発明の実施の形態に係る液晶表示装置とその駆動方法は、上記の駆動下でスキャンパルスの変調時間を最適化して、画面の中央とエッジでの液晶セルの充電量の不均一及び不安定を補償することによって、揺らぎノイズを防止することができる。
【００７２】
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
【図面の簡単な説明】
【００７３】
【図１】液晶表示装置の液晶セルを示す等価回路図である。
【図２】インターレースデータの一例を示す波形図である。
【図３】インターレースデータによる直流化残像を示す実験結果の画面である。
【図４】スクロールデータによる直流化残像を示す実験結果の画面である。
【図５】本発明の第１の実施の形態に係る液晶表示装置の駆動方法を説明するための図である。
【図６】図５に示す第１液晶セル群による直流化残像効果を示す波形図である。
【図７】第１及び第２液晶セル群に充電されるデータ電圧の第１の実施の形態を示す図である。
【図８】第１及び第２液晶セル群に充電されるデータ電圧の第２の実施の形態を示す図である。
【図９】図７及び図８のようなデータ電圧が供給される液晶表示パネルで測定されるデータ電圧の交流値と直流オフセット値とを示す波形図である。
【図１０】シマーリングノイズの一例を示す図である。
【図１１】本発明の第１の実施の形態に係る液晶表示装置を示すブロック図である。
【図１２】図１１に示すデータ駆動回路を詳細に示すブロック図である。
【図１３】図１２に示すデジタル／アナログ変換器を詳細に示す回路図である。
【図１４】図１１に示すＰＯＬロジック回路を詳細に示すブロック図である。
【図１５】図１２に示すＰＯＬ発生回路を詳細に示すブロック図である。
【図１６】図１１に示すゲート駆動回路内の変調回路を詳細に示す回路図である。
【図１７】図１１に示すＦＬＫロジック回路から出力されるスキャンパルス変調制御信号を示す波形図である。
【図１】
0005583886.tif 000002
【図２】
0005583886.tif 000003
【図５】
0005583886.tif 000004
【図６】
0005583886.tif 000005
【図７】
0005583886.tif 000006
【図８】
0005583886.tif 000007
【図９】
0005583886.tif 000008
【図１０】
0005583886.tif 000009
【図１１】
0005583886.tif 000010
【図１２】
0005583886.tif 000011
【図１３】
0005583886.tif 000012
【図１４】
0005583886.tif 000013
【図１５】
0005583886.tif 000014
【図１６】
0005583886.tif 000015
【図１７】
0005583886.tif 000016
【図３】
0005583886.tif 000017
【図４】
0005583886.tif 000018