(57)【特許請求の範囲】
【請求項１】
ＧａＡｓ基板上にメサにより分離された０．０１０μｍ以上、０．３５０μｍ以下の厚みのｎ−ＧａＡｓからなる感磁部を有するＧａＡｓホール素子において、
前記ＧａＡｓ基板と前記感磁部との間に設けられたＡｌＧａＡｓからなる第１の絶縁層と、前記感磁部上に設けられたＡｌＧａＡｓからなる第２の絶縁層とを設け、前記感磁部の室温での電子濃度が、５×１０16／ｃｍ3以上、１×１０18／ｃｍ3以下であり、
前記第１の絶縁層と前記感磁部との間にＮ型ドーパントをドープしたＡｌＧａＡｓからなる第１の変調ドープ層と、前記第２の絶縁層と前記感磁部との間にＮ型ドーパントをドープしたＡｌＧａＡｓからなる第２の変調ドープ層とを設けたことを特徴とするＧａＡｓホール素子。
【請求項２】
前記第１の絶縁層及び前記第２の絶縁層のバンドギャップが、前記第１の変調ドープ層及び前記第２の変調ドープ層のバンドギャップよりも大きいことを特徴とする請求項１に記載のＧａＡｓホール素子。
【請求項３】
ＧａＡｓ基板上にメサにより分離されたｎ−ＧａＡｓからなる感磁部を有するＧａＡｓホール素子において、
前記ＧａＡｓ基板上及び前記感磁部上を覆うようにＧａＡｓ又はＡｌＧａＡｓからなる第３の絶縁層を設け、
前記ＧａＡｓ基板と前記感磁部との間に設けられたＡｌＧａＡｓからなる第４の絶縁層と、前記感磁部上に設けられたＡｌＧａＡｓからなる第５の絶縁層とを設け、前記感磁部が０．０１０μｍ以上、０．３５０μｍ以下の厚みを有し、前記感磁部の室温での電子濃度が、５×１０16／ｃｍ3以上、１×１０18／ｃｍ3以下であり、
前記第４の絶縁層と前記感磁部との間にＮ型ドーパントをドープしたＡｌＧａＡｓからなる第３の変調ドープ層と、前記第５の絶縁層と前記感磁部との間にＮ型ドーパントをドープしたＡｌＧａＡｓからなる第４の変調ドープ層とを設けたことを特徴とするＧａＡｓホール素子。
【請求項４】
前記第４の絶縁層及び前記第５の絶縁層のバンドギャップが、前記第３の変調ドープ層及び前記第４の変調ドープ層のバンドギャップよりも大きいことを特徴とする請求項３に記載のＧａＡｓホール素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＡｓホール素子に関し、より詳細には、製造工程や温度、外部応力などに起因するオフセット電圧の変動の少ないＧａＡｓホール素子に関する。
【背景技術】
【０００２】
化合物半導体からなるホール素子は、その高い電子移動度により、高い磁気感度を有することから、モーターの回転検出等おける磁気センサとして広く利用されている。更に近年ではホール素子を用い、導体を流れる電流の作る微弱な磁場を、電流導体に非接触で検出することのできる非接触電流センサへの応用も進められている。しかしながら、この電流の作る磁場は微弱であるため、ホール素子の出力電圧が小さく、誤差の大きくなる原因となる。
【０００３】
一般にホール素子の出力電圧は、磁気感度とオフセット電圧の和によりあらわされるが、高い精度での電流検出を行なうためには、電流（磁場）に比例する磁気感度に対して、誤差要因となるオフセット電圧の比率を下げる必要がある。通常、電流センサの構成においてオフセット電圧は外部の信号処理回路により補正されるため、ホール素子に関しては感磁部における電子移動度を高くすることに主眼をおいた技術開発が行なわれてきており、磁気感度を高めることで、相対的にオフセット電圧の影響が抑えられていた。
【０００４】
しかし、ホール素子のオフセット電圧は使用温度や外部応力等の影響により、素子毎に異なる変動を示すため、上述のような補正を行なった後のオフセット電圧の変動が測定誤差となり、高い精度での電流検出において問題となっていた。したがって、ホール素子のオフセット電圧、及びその変動自体を抑制することが非常に重要となる。
【０００５】
従来のＧａＡｓホール素子として、例えば、特許文献１には、製造工程中に特性の劣化が起こりにくく、かつオフセット電圧が小さい構造を有するＧａＡｓホール素子が提案されている。この特許文献１に記載のホール素子は、絶縁性基板上に設けられたｎ−ＧａＡｓからなる感磁部と、この感磁部上に設けられた表面層と、オーミック電極とを備えたものである。
【０００６】
図１（ａ）乃至（ｃ）は、従来のＧａＡｓホール素子を説明するための構成図で、上述した特許文献１に示されているＧａＡｓホール素子の構成図である。ＧａＡｓはバンドギャップが室温で約１．４ｅＶと広く、温度に依存している。通常、外部環境からホール素子のメサを保護するため、製造工程においてスパッタやプラズマＣＶＤを用いてＳｉＯ2やＳｉ3Ｎ4などの絶縁膜が形成される。この絶縁膜形成の際、プラズマダメージ等により、外部に露出しているＧａＡｓ表面に欠陥準位が生成するため、近傍の伝導電子をトラップすることで抵抗、感度、オフセット電圧などの電気特性の変動が生じることとなる。更に外部温度の変化、あるいはパッケージ化した際の応力の影響により、欠陥にトラップされる電子の割合が変化し、それら電気特性の変動をもたらしている。
【０００７】
図１（ａ）に示した構造は、感磁部であるｎ−ＧａＡｓ層２が外部に露出する構造であるため、欠陥準位の影響を直接受けることとなる。図１（ｂ）に示した構造は、ｎ−ＧａＡｓ層２を保護するためにアンドープのＧａＡｓ層又はＡｌＧａＡｓ層３を形成した構造であり、メサ上部における欠陥準位の影響を抑制することが可能となり、表面保護層としては、感磁部であるＧａＡｓ層よりもバンドギャップの広いＡｌＧａＡｓ層を用いることが好ましい。これはバンドギャップの広いＡｌＧａＡｓ層が、ｎ−ＧａＡｓ層２から表面の欠陥準位への電子の移動に対してポテンシャル障壁となり、バリア層として機能するためである。この特許文献１においては、ホール素子を形成する基板として、絶縁性基板と規定されており、実施例としてＧａＡｓ基板１が用いられている。
【０００８】
また、ホール効果磁気センサとして、例えば、特許文献２のものが提案されている。この特許文献２に記載のものは、二次元電子ガスを使ったホール効果磁気センサに関し、超高密度記録を行なう薄膜磁気ヘッド中に組み込めるように、数１０ｎｍ以下の厚さの超薄型のホール効果磁気センサを提供することを目的としており、二次元電子ガスが形成される量子井戸層を挟持するバリア層中に、不純物を高い面密度で含むデルタドープ層を形成し、量子井戸層を表面空乏層から遮蔽するものである。
【０００９】
その他、ＧａＡｓホール素子以外のホール素子として、例えば、特許文献３には、結晶の格子の乱れのない高電子移動度のセンサ薄膜層を製作し、工程による特性変化がなく、温度特性にも優れたＩｎＡｓホール素子が提案されている。この特許文献３に記載のホール素子は、高抵抗の第一化合物半導体層と、この第一化合物半導体層の上に形成されたＩｎＡｓ薄膜層と、このＩｎＡｓ薄膜層の上に形成された電極からなり、第一化合物半導体が、ＩｎＡｓと格子定数が同じか、もしくは近い値をもち、かつ、ＩｎＡｓより大きなバンドギャップエネルギーを有しているものである。
【００１０】
図２は、従来のＩｎＡｓホール素子を説明するための構成図で、上述した特許文献３に示されているホール素子の構成図である。ＧａＡｓ基板１１上に高い電子移動度を有するＩｎＡｓ層１２を感磁部として設け、この感磁部を挟むようにしてＡｌＧａＡｓＳｂ混晶層１３ａ，１３ｂを設け、その上にＧａＡｓＳｂ層１４を設けている。更にバッファ層であるＡｌＧａＡｓＳｂ混晶層１３ａと、感磁部であるＩｎＡｓ層１２を格子整合させることにより高い電子移動度を達成している。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平０３−２４０２８１号公報
【特許文献２】特開平０８−０８８４２５号公報
【特許文献３】特開平０６−０７７５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述した特許文献１に記載のＧａＡｓホール素子は、メサの側面においてＧａＡｓ基板１１を通した電子の側面への移動が生じ、電子濃度の不均衡が生じることにより、オフセット電圧の変動が発生する。
【００１３】
図１（ｃ）は、上述した特許文献２に示されているＧａＡｓホール素子の製造工程において表面に欠陥準位が生成した状況の模式図である。上述したように、表面にＡｌＧａＡｓ層３からなる絶縁層を形成することにより、ｎ−ＧａＡｓ層２から表面へのキャリアの移動を抑制することが可能となるが、メサの側面においては、ｎ−ＧａＡｓ層２がそのまま露出しており、また、ＧａＡｓ基板１を通した電子の側面への移動を抑制できていないという問題がある。
【００１４】
また、上述した特許文献２に記載のものは、アンドープのＧａＡｓ感磁部（量子井戸）に、感磁部を挟むバリア層からデルタドープをするもので、本願発明のように、感磁部がｎ−ＧａＡｓからなる点で相違している。
【００１５】
また、特許文献３に記載のＩｎＡｓホール素子は、ＧａＡｓ基板１１とＡｌＧａＡｓＳｂ混晶層１２との界面における格子ミスマッチに起因する貫通転位を完全に取り除くことは難しく、オフセット電圧の変動を抑える目的には好ましくない。
【００１６】
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、ホール素子製造の過程におけるプロセスダメージ及び外部温度による熱応力や樹脂パッケージなどの外部応力に起因する特性変動、特に、オフセット電圧の変動の小さいＧａＡｓホール素子を提供することにある。
【課題を解決するための手段】
【００１７】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、ＧａＡｓ基板上にメサにより分離された０．０１０μｍ以上、０．３５０μｍ以下の厚みのｎ−ＧａＡｓからなる感磁部を有するＧａＡｓホール素子において、前記ＧａＡｓ基板と前記感磁部との間に設けられたＡｌＧａＡｓからなる第１の絶縁層と、前記感磁部上に設けられたＡｌＧａＡｓからなる第２の絶縁層とを設け、前記感磁部の室温での電子濃度が、５×１０16／ｃｍ3以上、１×１０18／ｃｍ3以下であり、前記第１の絶縁層と前記感磁部との間にＮ型ドーパントをドープしたＡｌＧａＡｓからなる第１の変調ドープ層と、前記第２の絶縁層と前記感磁部との間にＮ型ドーパントをドープしたＡｌＧａＡｓからなる第２の変調ドープ層とを設けたことを特徴とする。
【００１９】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記第１の絶縁層及び前記第２の絶縁層のバンドギャップが、前記第１の変調ドープ層及び前記第２の変調ドープ層のバンドギャップよりも大きいことを特徴とする。
【００２０】
また、請求項３に記載の発明は、ＧａＡｓ基板上にメサにより分離されたｎ−ＧａＡｓからなる感磁部を有するＧａＡｓホール素子において、前記ＧａＡｓ基板上及び前記感磁部上を覆うようにＧａＡｓ又はＡｌＧａＡｓからなる第３の絶縁層を設け、前記ＧａＡｓ基板と前記感磁部との間に設けられたＡｌＧａＡｓからなる第４の絶縁層と、前記感磁部上に設けられたＡｌＧａＡｓからなる第５の絶縁層とを設け、前記感磁部が０．０１０μｍ以上、０．３５０μｍ以下の厚みを有し、前記感磁部の室温での電子濃度が、５×１０16／ｃｍ3以上、１×１０18／ｃｍ3以下であり、前記第４の絶縁層と前記感磁部との間にＮ型ドーパントをドープしたＡｌＧａＡｓからなる第３の変調ドープ層と、前記第５の絶縁層と前記感磁部との間にＮ型ドーパントをドープしたＡｌＧａＡｓからなる第４の変調ドープ層とを設けたことを特徴とする。
【００２３】
また、請求項４に記載の発明は、請求項３に記載の発明において、前記第４の絶縁層及び前記第５の絶縁層のバンドギャップが、前記第３の変調ドープ層及び前記第４の変調ドープ層のバンドギャップよりも大きいことを特徴とする。
【発明の効果】
【００２４】
本発明によれば、感磁部の上部、下部あるいは側面に絶縁層を形成することにより、製造工程において生成する欠陥から感磁部を保護すると共に、感磁部における電子濃度を高めることが可能となる。オフセット電圧は、感磁面の内部及びその側面における抵抗値のバランスのずれを起源としており、ＧａＡｓホール素子においては欠陥準位へのトラップによる電子濃度の変動が抵抗変動の主要因であるが、上述したように、電子濃度の高い感磁部を絶縁層により保護することにより、電子濃度の変動の影響を相対的に抑制することが可能である。
【００２５】
したがって、ホール素子製造の過程におけるプロセスダメージ及び外部温度による熱応力や樹脂パッケージなどの外部応力に起因する、オフセット電圧の変動の小さいＧａＡｓホール素子を作製することが可能となる。
【図面の簡単な説明】
【００２６】
【図１】（ａ）乃至（ｃ）は、従来の他のＧａＡｓホール素子を説明するための構成図である。
【図２】従来のＧａＡｓホール素子を説明するための構成図である。
【図３】本発明に係るＧａＡｓホール素子の実施例１を説明するための構成図である。
【図４】本発明に係るＧａＡｓホール素子の実施例２を説明するための構成図である。
【図５】本発明に係るＧａＡｓホール素子の実施例３を説明するための構成図である。
【図６】本発明に係るＧａＡｓホール素子の実施例４を説明するための構成図である。
【図７】本発明に係るＧａＡｓホール素子の実施例５を説明するための構成図である。
【発明を実施するための形態】
【００２７】
以下、図面を参照して本発明の実施例について説明する。なお、以下の各実施例においては、ＡｌxＧａ1-xＡｓにおけるＡｌの組成比を０＜ｘ≦１とすることにより、ＧａＡｓよりも広いバンドギャップを有する絶縁層、変調ドープ層としている。
【実施例１】
【００２８】
図３は、本発明に係るＧａＡｓホール素子の実施例１を説明するための構成図で、メサにより分離されたＧａＡｓホール素子の縦方向の膜構造を示している。図中符号２１はＧａＡｓ基板、２２はｎ−ＧａＡｓ層からなる感磁部、２３ａはＡｌＧａＡｓからなる第１の絶縁層、２３ｂはＡｌＧａＡｓからなる第２の絶縁層を示している。
【００２９】
本実施例１に係るＧａＡｓホール素子は、ＧａＡｓ基板２１上にｎ−ＧａＡｓ層からなる感磁部２２を有するＧａＡｓホール素子である。このＧａＡｓホール素子は、ＧａＡｓ基板２１と感磁部２２との間に設けられたＡｌＧａＡｓからなる第１の絶縁層２３ａと、感磁部２２上に設けられたＡｌＧａＡｓからなる第２の絶縁層２３ｂとを備えている。また、感磁部２２の室温での電子濃度は、５×１０16／ｃｍ3以上、１×１０18／ｃｍ3以下である。以上の構造は、ＭＢＥあるいはＭＯＣＶＤにより形成される。
【００３０】
また、感磁部２２は、メサにより分離された０．０１０μｍ以上、０．３５０μｍ以下の厚さのｎ−ＧａＡｓ層からなっている。
【００３１】
つまり、ｎ−ＧａＡｓ層からなる感磁部２２を、このｎ−ＧａＡｓ層２２よりもバンドギャップの大きいＡｌＧａＡｓからなる第１及び第２の絶縁層２３ａ，２３ｂで挟み、かつ、ｎ−ＧａＡｓ層２２のキャリア濃度を５×１０16／ｃｍ3以上、１×１０18／ｃｍ3以下とすることにより、ｎ−ＧａＡｓ層２２の下部から側面への電子の移動、及び側面での電子のトラップの影響を抑制することができる。ここでＡｌＧａＡｓ層とＧａＡｓ層の格子定数差は小さく、転位の発生なく格子整合させることができるため、電子を閉じ込めるバリア層としては好適である。
【実施例２】
【００３２】
図４は、本発明に係るＧａＡｓホール素子の実施例２を説明するための構成図で、メサにより分離されたＧａＡｓホール素子の縦方向の膜構造を示しており、ＭＢＥあるいはＭＯＣＶＤにより形成される。図中符号２４ａは第１の変調ドープ層、２４ｂは第２の変調ドープ層、その他、図３と同じ機能を有する構成要素には同一の符号を付してある。
【００３３】
本実施例２に係るＧａＡｓホール素子は、第１の絶縁層２３ａ上にＮ型ドーパントをドープしたＡｌＧａＡｓからなる第１の変調ドープ層２４ａを設けるとともに、第２の絶縁層２３ｂ下にＮ型ドーパントをドープしたＡｌＧａＡｓからなる第２の変調ドープ層２４ｂを設けたものである。
【００３４】
また、第１及び第２の絶縁層２３ａ，２３ｂのバンドギャップは、第１及び第２の変調ドープ層２４ａ，２４ｂよりもＡｌＧａＡｓにおけるＡｌの組成を大きくすることにより、広いバンドギャップとしている。
【００３５】
つまり、ｎ−ＧａＡｓ層からなる感磁部２２の上下にＮ型ドーパントをドープしたＡｌＧａＡｓからなる変調ドープ層２４ａ，２４ｂを設けることにより、変調ドープを行ない、感磁部２２の電子濃度を高めることができる。これによりメサ側面に露出された欠陥準位へのトラップによる、側面での電子濃度の不均衡の影響を緩和し、オフセット電圧の変動を抑制することが可能となる。
【実施例３】
【００３６】
図５は、本発明に係るＧａＡｓホール素子の実施例３を説明するための構成図で、メサにより分離されたＧａＡｓホール素子の縦方向の膜構造を示している。図中符号３１はＧａＡｓ基板、３２はｎ−ＧａＡｓ層からなる感磁部、３３はＧａＡｓ又はＡｌＧａＡｓからなる第３の絶縁層を示している。
【００３７】
本実施例３に係るＧａＡｓホール素子は、ＧａＡｓ基板３１上にメサにより分離されたｎ−ＧａＡｓ層からなる感磁部３２を有するＧａＡｓホール素子である。このＧａＡｓホール素子は、ＧａＡｓ基板３１上及び感磁部３２上を覆うようにＧａＡｓ又はＡｌＧａＡｓからなる第３の絶縁層３３を設けたものである。
【００３８】
つまり、ｎ−ＧａＡｓ層からなる感磁部３２が、製造工程において外部に露出する従来構造のメサを有するＧａＡｓホール素子に対し、感磁部３２を有するメサの上部及び側面にＧａＡｓ又はＡｌＧａＡｓからなる第３の絶縁層３３を設けている。
【００３９】
この従来構造のメサは、イオン注入、ＭＢＥあるいはＭＯＣＶＤ等により形成された従来構造の感磁部に対し、ウエットエッチングあるいはドライエッチング等を用いることにより形成することが出来る。
【００４０】
その後、更にＭＢＥあるいはＭＯＣＶＤによりアンドープのＧａＡｓ又はＡｌＧａＡｓからなる第３の絶縁層３３を成膜することにより、本実施例３に係るＧａＡｓホール素子が形成される。この第３の絶縁層３３と感磁部３２との格子定数差は小さく、転位の発生なく格子整合させることが出来るため、感磁部３２を保護する絶縁層としては好適である。
【００４１】
本実施例３に係るＧａＡｓホール素子により感磁部３２に存在する伝導電子を上下、側面の絶縁層３３により閉じ込めることで、メサ表面に生成する欠陥への電子の流れを防ぎ、それによるオフセット電圧の変動を抑制することが可能となる。
【実施例４】
【００４２】
図６は、本発明に係るＧａＡｓホール素子の実施例４を説明するための構成図で、メサにより分離されたＧａＡｓホール素子の縦方向の膜構造を示しており、ＭＢＥあるいはＭＯＣＶＤにより形成される。図中符号３４ａはＡｌＧａＡｓからなる第４の絶縁層、３４ｂはＡｌＧａＡｓからなる第５の絶縁層、その他、図５と同じ機能を有する構成要素には同一の符号を付してある。
【００４３】
本実施例４に係るＧａＡｓホール素子は、上述した実施例１に第３の絶縁層３３を設けた構成と同じである。ＧａＡｓ基板３１上にｎ−ＧａＡｓ層からなる感磁部３２を有するＧａＡｓホール素子である。このＧａＡｓホール素子は、ＧａＡｓ基板３１と感磁部３２との間に設けられたＡｌＧａＡｓからなる第４の絶縁層３４ａと、感磁部３２上に設けられたＡｌＧａＡｓからなる第５の絶縁層３４ｂとを備え、ＧａＡｓ基板３１上及び感磁部３２上を覆うように、つまり、メサの上部及び側面にＧａＡｓ又はＡｌＧａＡｓからなる第３の絶縁層３３を設けている。また、感磁部３２の室温での電子濃度は、５×１０16／ｃｍ3以上、１×１０18／ｃｍ3以下である。
【００４４】
また、感磁部３２は、メサにより分離された０．０１０μｍ以上、０．３５０μｍ以下の厚さのｎ−ＧａＡｓ層からなっている。
【００４５】
つまり、ｎ−ＧａＡｓ層からなる感磁部３２を、このｎ−ＧａＡｓ層よりもバンドギャップの大きいＡｌＧａＡｓからなる絶縁層３４ａ，３４ｂで挟み、かつ、ｎ−ＧａＡｓ層３２のキャリア濃度を５×１０16／ｃｍ3以上、１×１０18／ｃｍ3以下とすることにより、感磁部３２の下部から側面への電子の移動、及び側面での電子のトラップの影響を抑制することができる。ここでＡｌＧａＡｓ層とＧａＡｓ層の格子定数差は小さく、転位の発生なく格子整合させることができるため、電子を閉じ込めるバリア層としては好適である。また、感磁部を欠陥から保護するとともに、より高い電子濃度を得られるため好ましい。
【実施例５】
【００４６】
図７は、本発明に係るＧａＡｓホール素子の実施例５を説明するための構成図で、メサにより分離されたＧａＡｓホール素子の縦方向の膜構造を示している。図中符号３５ａは第３の変調ドープ層、３５ｂは第４の変調ドープ層、その他、図６と同じ機能を有する構成要素には同一の符号を付してある。
【００４７】
本実施例５に係るＧａＡｓホール素子は、上述した実施例２に第３の絶縁層３３を設けた構成であり、実施例２のように、感磁部を有するメサを形成した後、ＭＢＥあるいはＭＯＣＶＤによりアンドープのＧａＡｓ又はＡｌＧａＡｓからなる第３の絶縁層３３を成膜することにより形成される。第４の絶縁層３４ａと感磁部３２との間にＮ型ドーパントをドープしたＡｌＧａＡｓからなる第３の変調ドープ層３５ａと、第５の絶縁層３４ｂと感磁部３２との間にＮ型ドーパントをドープしたＡｌＧａＡｓからなる第４の変調ドープ層３５ｂとを設けたものである。また、ＧａＡｓ基板３１上及び感磁部３２上を覆うように、つまり、メサの上部及び側面にＧａＡｓ又はＡｌＧａＡｓからなる第３の絶縁層３３を設けている。
【００４８】
また、第４及び第５の絶縁層３４ａ，３４ｂのバンドギャップは、第３及び第４の変調ドープ層３５ａ，３５ｂのバンドギャップよりも大きくなっている。
【００４９】
つまり、ｎ−ＧａＡｓ層からなる感磁部３２の上下にＮ型ドーパントをドープしたＡｌＧａＡｓからなる変調ドープ層３５ａ，３５ｂを設けることにより、変調ドープを行ない、感磁部３２の電子濃度を高めることができる。これによりメサ側面に露出された欠陥準位へのトラップによる、側面での電子濃度の不均衡の影響を緩和し、オフセット電圧の変動を抑制することが可能となる。また、感磁部を欠陥から保護するとともに、より高い電子濃度を得られるため好ましい。
【符号の説明】
【００５０】
１  ＧａＡｓ基板
２  ｎ−ＧａＡｓ層
３  ＧａＡｓ層又はＡｌＧａＡｓ層
１１  ＧａＡｓ基板
１２  ＩｎＡｓ層
１３ａ，１３ｂ  ＡｌＧａＡｓＳｂ混晶層
１４  ＧａＡｓＳｂ層
２１  ＧａＡｓ基板
２２  ｎ−ＧａＡｓ層からなる感磁部
２３ａ  ＡｌＧａＡｓからなる第１の絶縁層
２３ｂ  ＡｌＧａＡｓからなる第２の絶縁層
２４ａ  ＡｌＧａＡｓからなる第１の変調ドープ層
２４ｂ  ＡｌＧａＡｓからなる第２の変調ドープ層
３１  ＧａＡｓ基板
３２  ｎ−ＧａＡｓ層からなる感磁部
３３  ＧａＡｓ又はＡｌＧａＡｓからなる第３の絶縁層
３４ａ  ＡｌＧａＡｓからなる第４の絶縁層
３４ｂ  ＡｌＧａＡｓからなる第５の絶縁層
３５ａ  ＡｌＧａＡｓからなる第３の変調ドープ層
３５ｂ  ＡｌＧａＡｓからなる第４の変調ドープ層
【図１】
0005612316.tif 000002
【図２】
0005612316.tif 000003
【図３】
0005612316.tif 000004
【図４】
0005612316.tif 000005
【図５】
0005612316.tif 000006
【図６】
0005612316.tif 000007
【図７】
0005612316.tif 000008