(57)【特許請求の範囲】
【請求項１】
電力系統から系統電気量を示す情報を収集するための複数の統合ユニットと、
前記複数の統合ユニットからの情報に基づいて、前記電力系統を保護するための演算装置とを備え、
前記複数の統合ユニットは、
系統電気量を示すアナログデータを第１の変成器から受けるとともに、外部から供給される同期信号に同期して、前記入力されたアナログデータをディジタルデータに変換して前記演算装置に出力するように構成された第１の統合ユニットと、
前記系統電気量を示すアナログデータから生成されたディジタルデータを第２の変成器から受けるとともに、前記入力されたディジタルデータを前記演算装置に出力するように構成された第２の統合ユニットとを含み、
前記第２の統合ユニットは、前記同期信号を受けてアナログ／ディジタル変換を要求する要求信号を生成して前記第２の変成器に出力し、
前記第２の変成器は、前記第２の統合ユニットからの前記要求信号に同期してアナログデータをディジタルデータに変換して前記第２の統合ユニットに出力し、
前記第１の統合ユニットと前記第２の変成器との間のアナログ／ディジタル変換タイミングのずれを補償するための補正部をさらに備える、保護リレー装置。
【請求項２】
前記補正部は、前記演算装置に設けられ、前記第１の統合ユニットにおけるアナログ／ディジタル変換タイミングからの前記第２の変成器のアナログ／ディジタル変換タイミングの遅延量に応じて、前記第１の統合ユニットから前記演算装置に入力されるディジタルデータの位相を遅らせる、請求項１に記載の保護リレー装置。
【請求項３】
前記アナログ／ディジタル変換タイミングの遅延量を演算するための演算部をさらに備え、
前記補正部は、前記演算部からの前記アナログ／ディジタル変換タイミングの遅延量に応じて、前記第１の統合ユニットから前記演算装置に入力されるディジタルデータの位相を遅らせる、請求項２に記載の保護リレー装置。
【請求項４】
前記補正部は、前記第１の統合ユニットに設けられ、前記第１の統合ユニットにおけるアナログ／ディジタル変換タイミングからの前記第２の変成器のアナログ／ディジタル変換タイミングの遅延量に応じて、前記第１の統合ユニットにおけるアナログ／ディジタル変換タイミングを遅らせる、請求項１に記載の保護リレー装置。
【請求項５】
前記アナログ／ディジタル変換タイミングの遅延量を演算するための演算部をさらに備え、
前記補正部は、前記演算部からの前記アナログ／ディジタル変換タイミングの遅延量に応じて、前記第１の統合ユニットにおけるアナログ／ディジタル変換タイミングを遅らせる、請求項４に記載の保護リレー装置。
【請求項６】
前記第１の変成器および前記第２の変成器の各々に互いに同位相の疑似アナログデータを入力するための試験装置をさらに備え、
前記演算部は、前記疑似アナログデータに応じて前記第１の統合ユニットから前記演算装置に入力されるディジタルデータと、前記疑似アナログデータ応じて前記第２の統合ユニットから前記演算装置に入力されるディジタルデータとを比較することにより、前記アナログ／ディジタル変換タイミングの遅延量を演算する、請求項３または５に記載の保護リレー装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力系統を保護する目的で設置される保護リレー装置に関するものである。
【背景技術】
【０００２】
電力系統から電流および電圧などの情報（以下「系統電気量」と称す。）を収集するとともに、電力系統または電力設備に事故が発生した場合に、当該事故を検出するとともに、当該事故を電力系統から切り離すために、保護リレー装置が用いられている。【０００３】
電力系統に係る設備においては、近年の情報通信技術およびディジタル制御技術の進歩に伴なって、ネットワーク化が進んでいる。このようなネットワーク化の一つとして、分散型の保護リレー装置が提案され、実用化されている。分散型の保護リレー装置は、従来の保護リレー装置を機能的に分離させたものであり、電力系統から系統電気量を収集する１つまたは複数の統合ユニットと、これらの統合ユニットからの情報に基づいて電力系統を保護、制御、監視するための１つまたは複数の演算装置とからなる。【０００４】
たとえば、特開２００２−３１５２３３号公報（特許文献１）に開示される変電機器保護制御システムにおいては、母線、開閉器および送電線から構成される変電機器本体に流れる交流電流と、変電機器本体に印加されている交流電圧とを計器用変成器により抽出し、この抽出したアナログ電気量をＡ／Ｄ変換（アナログ／ディジタル変換）した後、ディジタルデータとして統合ユニットを介してプロセスバスに送信する。そして、このディジタルデータは、プロセスバスに接続される保護制御ユニットに取り込まれ、変電機器本体の監視、制御および保護の演算に用いられる。保護制御ユニットからの制御指令および変電機器本体からの監視情報等はプロセスバスを介して機器制御ユニットによって授受され、この機器制御ユニットによって開閉器に対する遮断指令等が出力される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３１５２３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のような分散型の保護リレー装置は、保護リレー装置を構成する複数の回路をディジタル化し、かつ当該複数の回路間をプロセスバスにより結合したことによって、装置の小型化を実現する。また、情報の有効活用も可能となるため、保守運用性および経済性を向上できる。【０００７】
その一方で、演算装置は、プロセスバスで結合される複数の統合ユニットの各々から、系統電気量に対応したディジタルデータを取り込むため、複数の統合ユニットの間でディジタルデータの位相を一致させる必要がある。これには、複数の統合ユニットの間でＡ／Ｄ変換のタイミングの同期をとる必要がある。【０００８】
しかしながら、統合ユニットには、計器用変成器から収集したアナログ電気量を、内蔵するＡ／Ｄ変換器を用いてディジタルデータに変換してプロセスバスに出力するように構成されたものと、計器用変成器内部のＡ／Ｄ変換器で生成されたディジタルデータを収集してプロセスバスに出力するように構成されたものとがある。なお、後者の構成においては、統合ユニットが計器用変成器におけるＡ／Ｄ変換のタイミングを制御する。そのため、１つの保護リレー装置に上記２つの構成の統合ユニットを用いた場合には、統合ユニット間でＡ／Ｄ変換タイミングにずれが生じてしまうという問題が生じる。この結果、複数の統合ユニット間でディジタルデータの位相が異なるため、演算装置が正常に機能しなくなる。【０００９】
本発明は、このような問題を解決するためになされたものであり、その目的は、複数の統合ユニット間でディジタルデータの位相を一致させることが可能な分散型の保護リレー装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明のある局面に従えば、保護リレー装置は、電力系統から系統電気量を示す情報を収集するための複数の統合ユニットと、上記複数の統合ユニットからの情報に基づいて、電力系統を保護するための演算装置とを備える。第１の統合ユニットは、系統電気量を示すアナログデータを第１の変成器から受けるとともに、外部から供給される同期信号に同期して、入力されたアナログデータをディジタルデータに変換して演算装置に出力するように構成される。第２の統合ユニットは、系統電気量を示すアナログデータから生成されたディジタルデータを第２の変成器から受けるとともに、入力されたディジタルデータを演算装置に出力するように構成される。第２の統合ユニットは、同期信号を受けてアナログ／ディジタル変換を要求する要求信号を生成して第２の変成器に出力する。第２の変成器は、第２の統合ユニットからの要求信号に同期してアナログデータをディジタルデータに変換して前記第２の統合ユニットに出力する。保護リレー装置は、第１の統合ユニットと第２の変成器との間のアナログ／ディジタル変換タイミングのずれを補償するための補正部を備える。
【発明の効果】
【００１１】
この発明によれば、分散型の保護リレー装置において、複数の統合ユニットの間でディジタルデータの位相を一致させることができる。
【図面の簡単な説明】
【００１２】
【図１】この発明の実施の形態１による保護リレー装置の全体構成図である。
【図２】ＡＭＵでのＡ／Ｄ変換タイミングおよびＮＭＵでのＡ／Ｄ変換タイミングの関係を示す波形図である。
【図３】この実施の形態１による保護リレー装置におけるＩＥＤの機能ブロック図である。
【図４】ＩＥＤの位相補正部におけるＡＩデータの位相補正を説明する図である。
【図５】位相補正後のＡＭＵデータを示すベクトル図である。
【図６】この発明の実施の形態２による保護リレー装置におけるＡＭＵの機能ブロック図である。
【図７】この発明の実施の形態２による保護リレー装置におけるＥＣＴ／ＥＶＴおよびＮＭＵの機能ブロック図である。
【図８】ＡＭＵ、ＮＭＵおよびＥＣＴ／ＥＶＴの各々の処理手順を示すフローチャートである。
【図９】この発明の実施の形態３による保護リレー装置の全体構成図である。
【図１０】この発明の実施の形態４による保護リレー装置におけるＩＥＤの機能ブロック図である。
【図１１】この発明の実施の形態５による保護リレー装置におけるＩＥＤおよびＡＭＵの機能ブロック図である。
【発明を実施するための形態】
【００１３】
本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰り返さない。
実施の形態１．
（保護リレー装置の全体構成）
図１は、この発明の実施の形態１による保護リレー装置の全体構成図である。
【００１４】
図１を参照して、この発明の実施の形態１による保護リレー装置は、電力系統を構成する送電線７の近傍に設置され、電力系統から電流および電圧などの情報（系統電気量）を収集する。保護リレー装置は、収集した系統電気量に基づいて、電力系統の保護、制御および監視等の処理を実行する。
【００１５】
具体的には、保護リレー装置は、電力系統から系統電気量を収集する複数の統合ユニット（Merging  Unit：以下「ＭＵ」とも称す。）２，３と、電力系統の保護、制御および監視するための演算装置（Intelligent  Electric  Device：以下「ＩＥＤ」とも称す。）１とを備える。複数のＭＵ２，３とＩＥＤ１との間は、プロセスバス６を介して互いにデータ通信可能になっている。すなわち、本実施の形態１による保護リレー装置は、プロセスバス６を用いて保護リレー装置の機能を主に２つの機能に分割した、プロセスバス対応保護リレー装置を構成する。
【００１６】
プロセスバス対応保護リレー装置においては、電力系統に事故が発生したときに事故が起きた箇所を即時に遮断するために、複数のＭＵ２，３がタイミングを合わせて系統電気量を収集し、ＩＥＤ１へ送信する必要がある。複数のＭＵ２，３およびＩＥＤ１の間で時刻を同期するために、保護リレー装置は、同期信号出力装置５をさらに備える。同期信号出力装置５は、たとえばＧＰＳ（全地球測位システム）を用いて高精度に時刻を把握し、時刻を示した同期信号をＭＵ２，３およびＩＥＤ１へ出力する。
【００１７】
複数のＭＵ２，３の各々は、収集した系統電気量をＩＥＤ１へ送出する。ＩＥＤ１は、各ＭＵから送信される系統電気量に基づいて、電力系統の保護、制御、監視等の処理を実行する。一般的な保護リレー装置では、用途（たとえば、保護の対象や制御の対象毎）に応じて複数のＩＥＤ１が配置される。このような用途別のＩＥＤとしては、たとえば、保護機能を実現する保護ＩＥＤや、制御機能を実現する制御ＩＥＤが挙げられる。
【００１８】
ＩＥＤ１は、保護機能の一例として、予め定められたリレー演算ロジックが成立するかを所定周期毎に判断する。リレー演算ロジックが成立したとき、ＩＥＤ１は、対応する遮断器に対してトリップ信号を出力する。このトリップ信号は、プロセスバス６を介して伝送されてもよい。ＩＥＤ１は、制御機能の一例として、電力系統における開閉器の投入／開放などの指令を出力することもできる。
【００１９】
さらに、ＩＥＤ１は、監視機能の一例として、電力系統に何らかの故障が発生した場合に、その発生前後における電力系統の情報の波形記録（ロギング）を行なうことができ、また、電力系統の情報をリアルタイムで出力することもできる。たとえば、ＩＥＤ１は、図示は省略するが、ステーションバスを介して、変電所自動化システム（Substation  Automation  System：ＳＡＳ）および遠方監視制御装置と接続される。ＩＥＤ１は、変電所自動化システムおよび遠方監視制御装置へ電力系統の情報を出力することができる。ＩＥＤ１には、上述した処理以外の任意の処理を実装することもできる。たとえば、ＩＥＤ１を用いて、変電所自動化システムに相当する機能を実現してもよい。
【００２０】
図１において、送電線７には、遮断器１０が設けられるとともに、計器用変成器４，８が設けられる。計器用変成器とは、変流器（Current  Transformer：ＣＴ）および計器用変圧器（Voltage  Transformer：ＶＴ）の総称である。計器用変成器４，８は、送電線７を流れる電流の情報（電流波形）と、送電線７に生じる電圧の情報（電圧波形）とを測定する。計器用変成器４，８が測定した電流および電圧の情報（系統電気量）は、対応するＭＵ２，３へ入力される。すなわち、ＭＵ２，３は、送電線７を流れる電流および送電線７に生じる電圧の情報（系統電気量）を収集する。
【００２１】
ここで、計器用変成器には、測定した電流および電圧の情報を示すアナログデータを出力するように構成された計器用変成器と、当該アナログデータを、内蔵するＡ／Ｄ変換器を用いてディジタルデータに変換して出力するように構成された計器用変成器とがある。以下の説明では、それぞれの計器用変成器を区別するために、アナログデータを出力する計器用変成器８を「ＣＴ／ＶＴ」とも表記し、当該アナログデータを、内蔵するＡ／Ｄ変換器４３を用いてディジタルデータに変換して出力する計器用変成器４を「ＥＣＴ／ＥＶＴ」とも表記する。
【００２２】
さらに、ＭＵには、系統電気量を示すアナログデータを収集するものと、系統電気量を示すディジタルデータを収集するものとがある。以下の説明では、アナログデータを収集するＭＵを「ＡＭＵ（Analog  Merging  Unit）」とも表記し、ディジタルデータを収集するＭＵを「ＮＭＵ（Numerical  Merging  Unit）」とも表記する。ＡＭＵおよびＮＭＵは、対応する計器用変成器の構成に応じて使い分けられる。図１では、ＣＴ／ＶＴ８から出力されるアナログデータはＡＭＵ２へ入力される。一方、ＥＣＴ／ＥＶＴ４から出力されるディジタルデータはＮＭＵ３へ入力される。
【００２３】
ＡＭＵ２は、ＣＴ／ＶＴ８の測定値であるアナログデータを収集し、この収集したアナログデータを、内蔵するＡ／Ｄ変換器２３を用いてディジタルデータへ変換する。具体的には、Ａ／Ｄ変換器２３は、予め定められたサンプリング周期毎にアナログデータをサンプリングして量子化する。Ａ／Ｄ変換器２３のサンプリングタイミングは、同期信号出力装置５からの同期信号によって制御される。ＡＭＵ２はさらに、Ａ／Ｄ変換器２３から出力されるディジタルデータに対してゲイン調整および位相補正などの処理を施すことにより、ＡＩ（Analog  Input）データを生成する。ＡＭＵ２は、生成したＡＩデータをプロセスバス６を介してＩＥＤ１へ送信する。ＩＥＤ１へ送信されるＡＩデータとしては、典型的には、測定値をサンプリング周期毎に時系列に並べたシリアルデータが用いられる。すなわち、ＡＭＵ２は、ＣＴ／ＶＴ８からの測定値（アナログデータ）を入力とし、Ａ／Ｄ変換後にシリアルデータであるＡＩデータとしてプロセスバス６を介して出力する。なお、プロセスバス６は、電気信号の形でＡＩデータを伝送する構成であってもよいし、光ファイバを用いて光信号の形でＡＩデータを伝送する構成であってもよい。
【００２４】
ＮＭＵ３は、ＥＣＴ／ＥＶＴ４から出力されるディジタルデータを収集し、収集したディジタルデータに対してゲイン調整および位相補正などの処理を施すことにより、ＡＩデータを生成する。ＮＭＵ３は、生成したＡＩデータをプロセスバス６を介してＩＥＤ１へ送信する。すなわち、ＮＭＵ３は、ＥＣＴ／ＥＶＴ４からの測定値（ディジタルデータ）を入力とし、シリアルデータであるＡＩデータとしてプロセスバス６を介して出力する。
【００２５】
ＩＥＤ１は、プロセスバス６を介してＡＭＵ２から送信されたＡＩデータおよびＮＭＵ３から送信されたＡＩデータを受信する。ＩＥＤ１は、ＡＭＵ２およびＮＭＵ３から送信されたＡＩデータに基づいて、予め定められたリレー演算ロジックが成立するかを所定周期毎に判断する。リレー演算ロジックが成立すると、ＩＥＤ１は、対応する遮断器１０に対してトリップ信号を出力する。
【００２６】
ここで、ＥＣＴ／ＥＶＴ４において、Ａ／Ｄ変換器４３のサンプリングタイミング（Ａ／Ｄ変換タイミング）は、ＮＭＵ３からのＡ／Ｄ変換要求信号によって制御される。具体的には、ＮＭＵ３は、同期信号出力装置５からの同期信号を受信すると、この同期信号を用いて、Ａ／Ｄ変換の開始を指示するＡ／Ｄ変換要求信号を生成する。ＮＭＵ３は、生成したＡ／Ｄ変換要求信号をＡ／Ｄ変換器４３へ送信する。Ａ／Ｄ変換器４３は、ＮＭＵ３からのＡ／Ｄ変換要求信号に同期してＡ／Ｄ変換を行ない、ディジタルデータをＮＭＵ３へ出力する。
【００２７】
すなわち、ＥＣＴ／ＥＶＴ４内部のＡ／Ｄ変換器４３におけるＡ／Ｄ変換タイミングは、同期信号出力装置５からの同期信号に従ってＮＭＵ３が生成するＡ／Ｄ変換要求信号によって制御される。これに対して、ＡＭＵ２内部のＡ／Ｄ変換器２３におけるＡ／Ｄ変換タイミングは、同期信号出力装置５からの同期信号によって制御される。
【００２８】
図２は、ＡＭＵ２でのＡ／Ｄ変換タイミングおよびＮＭＵ３でのＡ／Ｄ変換タイミングの関係を示す波形図である。図２では、各ＭＵにおけるＡ／Ｄ変換タイミング（サンプリングタイミング）を矢印で示している。また、各ＭＵにおけるサンプリング時間をＴ０で示している。
【００２９】
図２を参照して、ＮＭＵ３でのＡ／Ｄ変換タイミングは、実質的には、ＥＣＴ／ＥＶＴ４内部のＡ／Ｄ変換器４３のＡ／Ｄ変換タイミングに相当する。ＮＭＵ３でのＡ／Ｄ変換タイミングは、上述したように、同期信号出力装置５からの同期信号を受けてＮＭＵ３から出力されるＡ／Ｄ変換要求信号によって制御される。これに対して、ＡＭＵ２でのＡ／Ｄ変換タイミングは、同期信号出力装置５からの同期信号によって制御される。そのため、図２に示すように、ＮＭＵ３でのＡ／Ｄ変換タイミングは、ＡＭＵ２でのＡ／Ｄ変換タイミングよりも遅れてしまい、ＡＭＵ２とＮＭＵ３との間で系統電気量を収集するタイミングにずれが生じてしまう。
【００３０】
そこで、本実施の形態１による保護リレー装置では、ＩＥＤ１に、通常の保護機能、制御機能および監視機能に加えて、ＡＭＵ２およびＮＭＵ３の間のＡ／Ｄ変換タイミングのずれを補償するための補正機能を持たせる。
【００３１】
（ＩＥＤの構成）
図３を参照して、ＩＥＤ１についてさらに説明する。図３は、本実施の形態１による保護リレー装置におけるＩＥＤ１の機能ブロック図である。なお、図３に記載された各機能ブロックについては、予め設定されたプログラムに従ってＩＥＤ１がソフトウェア処理を実行することにより実現される。あるいは、ＩＥＤ１の内部に、当該機能ブロックに相当する機能を有する回路（ハードウェア）を構成することも可能である。
【００３２】
図３を参照して、ＩＥＤ１は、入力部１１と、位相補正部１２と、演算部１３と、タイミング同期回路１４とを含む。
【００３３】
入力部１１は、プロセスバス６と接続するためのインターフェイスであり、ＭＵ２，３および他のＩＥＤとの間で、必要なデータをやり取りする。入力部１１は、プロセスバス６を介してＡＩデータを受け付けると、当該ＡＩデータを、ＡＭＵ２からのＡＩデータであるＡＭＵデータと、ＮＭＵ３からのＡＩデータであるＮＭＵデータとに分離する。
【００３４】
位相補正部１２は、保護リレー装置の外部から入力される位相補正データを用いて、ＡＩデータ（ＡＭＵデータおよびＮＭＵデータ）の位相を補正する。具体的には、位相補正部１２は、位相補正回路１２０，１２１と、位相補正設定回路１２２とを含む。
【００３５】
位相補正設定回路１２２は、外部から入力される位相補正データに基づいて、ＡＭＵデータおよびＮＭＵデータの位相が一致するように、ＡＭＵデータおよびＮＭＵデータの位相の補正量を設定する。位相補正データとは、ＡＭＵ２とＮＭＵ３との間のＡ／Ｄ変換タイミングのずれに起因して生じる、ＡＭＵデータとＮＭＵデータとの間の位相のずれ量を示すデータである。この位相補正データは、予め測定されたＡ／Ｄ変換タイミングのずれの大きさ（以下「遅延量」とも称す。）に応じて設定され、ＩＥＤ１に外部入力される。
【００３６】
位相補正回路１２０は、位相補正設定回路１２２により設定された位相補正量に基づいて、ＡＭＵデータ１１０の位相を補正する。位相補正回路１２１は、位相補正設定回路１２２により設定された位相補正量に基づいて、ＮＭＵデータ１１１の位相を補正する。
【００３７】
演算部１３は、補正後のＡＭＵデータおよびＮＭＵデータに対して演算処理を実行する。演算部１３での演算タイミングは、タイミング同期回路１４によって制御される。具体的には、タイミング同期回路１４は、同期信号出力装置５からの同期信号に従って、演算部１３の演算タイミングを制御する。演算部１３は、予め定められたリレー演算ロジックが成立するかを所定周期毎に判断する。そして、リレー演算ロジックが成立する場合、対応する遮断器１０（図１）に対してトリップ信号を出力する。
【００３８】
以下、図４を参照して、位相補正部１２におけるＡＩデータの位相補正を説明する。
上述したように、位相補正部１２には、入力部１１からのＡＩデータ（ＡＭＵデータおよびＮＭＵデータ）が入力される。図４では、入力部１１から入力されるＡＭＵデータを波形ａ（ｔ）（図４において点線の波形）で表わすとともに、入力部１１から入力されるＮＭＵデータを波形ｎ（ｔ）（図４において実線の波形）で表わしている。さらに図４では、演算部１３における演算タイミングを矢印で示している。なお、演算部１３での演算タイミングは、同期信号出力装置５からの同期信号を受けるタイミング同期回路１４によって制御される。
【００３９】
図２に示したように、ＮＭＵ３でのＡ／Ｄ変換タイミングは、ＡＭＵ２でのＡ／Ｄ変換タイミングよりも遅くなる。このＡ／Ｄ変換タイミングの遅れに起因して、ＮＭＵデータを示す波形ｎ（ｔ）は、ＡＭＵデータを示す波形ａ（ｔ）と比較して、位相に遅れが生じている。
【００４０】
このようにＡＭＵ２およびＮＭＵ３の両方を用いて保護リレー装置を構成した場合、ＡＭＵ２から出力されるＡＩデータ（ＡＭＵデータ）の位相と、ＮＭＵ３から出力されるＡＩデータ（ＮＭＵデータ）の位相とが異なる。したがって、各演算タイミングでの演算処理を正確に行なうことができなくなり、系統事故の発生時に即時に遮断器１０を開放し損ねる可能性がある。あるいは、電力系統が正常であるにもかかわらず遮断器１０を誤って開放してしまう可能性がある。
【００４１】
そこで、位相補正部１２は、ＡＭＵデータを示す波形ａ（ｔ）の位相を遅らせることにより、各演算タイミングでのＡＭＵデータおよびＮＭＵデータの位相を揃える。図４では、位相補正後のＡＭＵデータを波形ａ♯（ｔ）（図４において実線の波形）で表わしている。これにより、演算部１３は、各演算タイミングにおいて、同一のタイミングで収集されるＡＩデータを用いることが可能となる。
【００４２】
具体的には、位相補正設定回路１２２は、位相補正データに基づいてＡＭＵデータの位相の補正量Ｔを設定する。一方、位相補正設定回路１２２は、ＮＭＵデータの位相の補正量を零とする。位相補正回路１２０は、位相補正量Ｔに従って、ＡＭＵデータの位相を遅らせる。一方、位相補正回路１２１は、ＮＭＵデータの位相を補正せず、そのままとする。
【００４３】
図５に、あるサンプリングタイミングｔにおけるＡＭＵデータａ（ｔ）と、前回のサンプリングタイミング（ｔ−Ｔ０）におけるＡＭＵデータａ（ｔ−Ｔ０）とをベクトル表示する。位相補正後のＡＭＵデータａ♯（ｔ）は、ＡＭＵデータａ（ｔ）から見て補正量Ｔだけ位相が遅れている。すなわち、位相補正後のＡＭＵデータａ♯（ｔ）は、ａ（ｔ−Ｔ）に相当する。
【００４４】
図５のベクトル図において、位相補正後のＡＭＵデータａ♯（ｔ）を、サンプリングタイミングｔにおけるＡＭＵデータａ（ｔ）を所定の係数倍（係数をＡとする）したものと、前回のサンプリングタイミング（ｔ−Ｔ０）におけるＡＭＵデータａ（ｔ−Ｔ０）を所定の係数倍（係数をＢとする）したものとをベクトル合成したものと考える。位相補正後のＡＭＵデータａ♯（ｔ）は、下記の式（１）のように表わされる。
【００４５】
ａ♯（ｔ）＝ａ（ｔ−Ｔ)＝Ａ・ａ（ｔ）＋Ｂ・ａ（ｔ−Ｔ０）  ・・・（１）
ここで、３つのベクトルＡ・ａ（ｔ），Ｂ・ａ（ｔ−Ｔ０），ａ♯（ｔ）の間には、正弦定理により、下記の式（２）の関係が成立する。
【００４６】
Ａ・ａ（ｔ）／ｓｉｎ（Ｔ０−Ｔ）
＝Ｂ・ａ（ｔ−Ｔ０）／ｓｉｎ（Ｔ）＝ａ♯（ｔ）／ｓｉｎ（１８０°−Ｔ）・・・（２）
上記の式（１），（２）を整理することにより、係数Ａ，Ｂは下記の式（３），（４）となる。
【００４７】
Ａ＝ｓｉｎ（Ｔ０−Ｔ）／ｓｉｎ（１８０°−Ｔ）  ・・・（３）
Ｂ＝ｓｉｎ（Ｔ）／ｓｉｎ（１８０°−Ｔ）  ・・・（４）
すなわち、上記式（３），（４）で表わされる係数Ａ，Ｂを用いてサンプリングタイミングｔにおけるＡＩデータａ（ｔ）と前回のサンプリングタイミング（ｔ−Ｔ０）におけるＡＩデータａ（ｔ−Ｔ０）とを加算することにより、位相補正後のＡＭＵデータａ♯（ｔ）を導出することができる。このようにしてＡＭＵデータの位相を遅らせることにより、ＡＭＵデータおよびＮＭＵデータの位相を一致させる。
【００４８】
以上のように、この発明の実施の形態１による保護リレー装置によれば、ＡＭＵおよびＮＭＵからのＡＩデータを受信するＩＥＤがＡＭＵデータの位相を遅らせることにより、実質的に、ＡＭＵおよびＮＭＵの間のＡ／Ｄ変換タイミングのずれを補償することができる。これにより、ＡＭＵとＮＭＵとの間で系統電気量を収集するタイミングを揃えることができるため、保護リレー装置は、電力系統の保護、制御および監視等の処理を正確に行なうことが可能となる。
実施の形態２．
上記の実施の形態１による保護リレー装置では、ＡＭＵおよびＮＭＵの間のＡ／Ｄ変換タイミングのずれを補償する補正機能をＩＥＤに持たせる構成について説明した。一方、プロセスバス対応保護リレー装置においては、この補正機能を、ＩＥＤに代えて、ＭＵに持たせることも可能である。実施の形態２では、Ａ／Ｄ変換タイミングのずれを補償するための補正機能をＭＵに持たせる構成について説明する。
【００４９】
（ＡＭＵの構成）
図６は、この発明の実施の形態２による保護リレー装置におけるＡＭＵ２の機能ブロック図である。なお、図６に記載された各機能ブロックについては、予め設定されたプログラムに従ってＡＭＵ２がソフトウェア処理を実行することにより実現される。あるいは、ＡＭＵ２の内部に、当該機能ブロックに相当する機能を有する回路（ハードウェア）を構成することも可能である。
【００５０】
図６を参照して、ＡＭＵ２は、アナログ入力部２１と、マルチプレクサ２２と、Ａ／Ｄ変換器２３と、演算部２４と、送受信部２５と、タイミング同期回路２６とを含む。
【００５１】
アナログ入力部２１は、ＣＴ／ＶＴ８からの系統電気量（アナログデータ）を、電子回路に取扱い容易な所定範囲内のレベルに変換して出力する。具体的には、アナログ入力部２１は、ＣＴからの電流信号を所定範囲内の電流信号に変換するとともに、ＶＴからの電圧信号を所定範囲内の電圧信号に変換する。さらに、アナログ入力部２１は、図示しないアナログフィルタを用いて、変換された電流信号および電圧信号から不要な周波数成分（典型的には、高調波成分）を除去する。
【００５２】
マルチプレクサ２２は、上記のアナログフィルタから出力される複数のアナログ信号の中から１つのアナログ信号を所定順序に従って順次選択してＡ／Ｄ変換器２３へ出力する。このような構成とすることで、単一のＡ／Ｄ変換器２３を用いて、複数のアナログ信号にそれぞれ対応する複数のディジタル信号を得ることができる。
【００５３】
演算部２４は、Ａ／Ｄ変換器２３からのディジタル信号を演算処理する。具体的には、演算部２４は、Ａ／Ｄ変換器２３から出力されるディジタル信号に対してゲイン調整および位相補正などの処理を施すことにより、プロセスバス６として規定されるプロトコルに従うディジタルデータ（ＡＩデータ）を生成する。ＡＩデータとしては、上述のように、測定値をサンプリング周期毎に時系列に並べたシリアルデータが用いられる。
【００５４】
タイミング同期回路２６は、同期信号出力装置５（図１）からの同期信号に従って、Ａ／Ｄ変換器２３でのサンプリングタイミング（Ａ／Ｄ変換タイミング）および演算部２４での演算タイミングを制御する。タイミング同期回路２６はさらに、後述する方法によって、保護リレー装置の外部から入力される位相補正データを用いて、Ａ／Ｄ変換器２３におけるＡ／Ｄ変換タイミングを補正する。
【００５５】
送受信部２５は、演算部２４により生成されたＡＩデータをプロセスバス６（図１）を介してＩＥＤ１へ送信する。送受信部２５はさらに、ＩＥＤ１からのトリップ信号をプロセスバス６を介して受信すると、トリップ信号の受信を演算部２４へ通知する。
【００５６】
演算部２４は、ＩＥＤ１からトリップ信号を受信したことが通知されると、その通知タイミングを基準とする所定時間に亘ってディジタルデータをログデータとして格納する。この格納されたログデータは、図示しない変電所自動化システムに接続された解析装置へ送信される。解析装置は、ログデータとともにＩＥＤ１からも記録された情報を収集し、これらの情報に基づいて系統事故が発生した原因を解析する。
【００５７】
（ＥＣＴ／ＥＶＴ４およびＮＭＵ３の構成）
図７は、この発明の実施の形態２による保護リレー装置におけるＥＣＴ／ＥＶＴ４およびＮＭＵ３の機能ブロック図である。なお、図７に記載された各機能ブロックについては、予め設定されたプログラムに従ってＥＣＴ／ＥＶＴ４およびＮＭＵ３がソフトウェア処理を実行することにより実現される。あるいは、ＥＣＴ／ＥＶＴ４およびＮＭＵ３の内部に、当該機能ブロックに相当する機能を有する回路（ハードウェア）を構成することも可能である。
【００５８】
図７を参照して、ＥＣＴ／ＥＶＴ４は、アナログ入力部４１と、マルチプレクサ４２と、Ａ／Ｄ変換器４３と、演算部４４と、送信部４５と、サンプリングタイミング発生部４６とを含む。
【００５９】
アナログ入力部４１は、測定した系統電気量（アナログデータ）を、電子回路に取扱い容易な所定範囲内のレベルに変換して出力する。具体的には、アナログ入力部４１は、電力系統からの電流信号を所定範囲内の電流信号に変換するとともに、電力系統からの電圧信号を所定範囲内の電圧信号に変換する。さらに、アナログ入力部４１は、図示しないアナログフィルタを用いて、変換された電流信号および電圧信号から不要な周波数成分（典型的には、高調波成分）を除去する。
【００６０】
マルチプレクサ４２は、上記のアナログフィルタから出力される複数のアナログ信号の中から１つのアナログ信号を所定順序に従って順次選択してＡ／Ｄ変換器４３へ出力する。
【００６１】
演算部４４は、Ａ／Ｄ変換器４３からのディジタル信号を演算処理する。具体的には、演算部２４は、Ａ／Ｄ変換器２３から出力されるディジタル信号に対してゲイン調整および位相補正などの処理を施すことにより、ディジタルデータを生成する。
【００６２】
サンプリングタイミング発生部４６は、ＮＭＵ３内部のタイミング同期回路３４からのＡ／Ｄ変換要求信号を受ける。サンプリングタイミング発生部４６は、このＡ／Ｄ変換要求信号に応答して、Ａ／Ｄ変換器４３のサンプリングタイミングを示すタイミング信号を発生する。Ａ／Ｄ変換器４３は、サンプリングタイミング発生部４６からのタイミング信号に同期してＡ／Ｄ変換を行なう。このようにして、Ａ／Ｄ変換器４３におけるＡ／Ｄ変換タイミングは、同期信号出力装置５からの同期信号に従ってＮＭＵ３から出力されるＡ／Ｄ変換要求信号に同期させたタイミング信号によって制御される。
【００６３】
送信部４５は、演算部４４により生成されたディジタルデータをＮＭＵ３へ送信する。
ＮＭＵ３は、受信部３１と、演算部３２と、送受信部３３と、タイミング同期回路３４とを含む。
【００６４】
受信部３１は、ＥＣＴ／ＥＶＴ４からのディジタルデータを受信すると、このディジタルデータを演算部３２へ出力する。
【００６５】
演算部３２は、ディジタルデータからプロセスバス６として規定されるプロトコルに従うディジタルデータ（ＡＩデータ）を生成する。ＡＩデータとしては、上述のように、測定値をサンプリング周期毎に時系列に並べたシリアルデータが用いられる。
【００６６】
タイミング同期回路３４は、同期信号出力装置５（図１）からの同期信号に従って、演算部３２での演算タイミングを制御する。タイミング同期回路３４はさらに、同期信号に基づいてＡ／Ｄ変換要求信号を生成し、生成したＡ／Ｄ変換要求信号をＡ／Ｄ変換器４３へ送信する。
【００６７】
以下、図８を参照して、ＡＭＵ２におけるＡ／Ｄ変換タイミングの補正を説明する。
図８は、ＡＭＵ２、ＮＭＵ３およびＥＣＴ／ＥＶＴ４の各々の処理手順を示すフローチャートである。上述したように、ＡＭＵ２およびＮＭＵ３はそれぞれ、同期信号出力装置５（図１）から出力される同期信号を受信する。しかしながら、ＥＣＴ／ＥＶＴ４内部のＡ／Ｄ変換器４３のＡ／Ｄ変換タイミングは、上述したように、同期信号出力装置５からの同期信号を受けてＮＭＵ３から出力されるＡ／Ｄ変換要求信号によって制御される。これに対して、ＡＭＵ２でのＡ／Ｄ変換タイミングは、同期信号出力装置５からの同期信号によって制御される。そのため、ＮＭＵ３でのＡ／Ｄ変換タイミングは、ＡＭＵ２でのＡ／Ｄ変換タイミングよりも遅れてしまう。
【００６８】
そこで、ＡＭＵ２は、Ａ／Ｄ変換タイミングを遅らせることにより、ＡＭＵ２およびＮＭＵ３のＡ／Ｄ変換タイミングを一致させる。具体的には、ＡＭＵ２内部のタイミング同期回路２６は、位相補正データに基づいてＡ／Ｄ変換タイミングの補正量を設定し、その設定した補正量に従ってＡ／Ｄ変換タイミングを遅らせる。
【００６９】
以上のように、この発明の実施の形態２による保護リレー装置によれば、ＡＭＵがＡ／Ｄ変換のタイミングを遅らせることにより、ＡＭＵおよびＮＭＵの間のＡ／Ｄ変換タイミングのずれを補償することができる。これにより、ＡＭＵとＮＭＵとの間で系統電気量を収集するタイミングを揃えることができるため、保護リレー装置は、電力系統の保護、制御および監視等の処理を正確に行なうことが可能となる。
【００７０】
このように、本発明による保護リレー装置は、ＡＭＵおよびＮＭＵの間のＡ／Ｄ変換タイミングのずれ（実際には、ＡＭＵおよびＥＣＴ／ＥＶＴの間のＡ／Ｄ変換タイミングのずれに相当）を補償するための「補正部」を備えている。上述の実施の形態１および２では、ＩＥＤまたはＡＭＵが「補正部」を実現する。
実施の形態３．
上記の実施の形態１，２では、保護リレー装置の外部から入力される位相補正データに基づいて、ＩＥＤまたはＡＭＵがＡ／Ｄ変換タイミングのずれを補償する構成について説明したが、この位相補正データを、保護リレー装置内部で取得するようにしてもよい。実施の形態３では、Ａ／Ｄ変換タイミングのずれの大きさ（遅延量）を自動測定する構成について説明する。
【００７１】
図９は、この発明の実施の形態３による保護リレー装置の全体構成図である。この発明の実施の形態３による保護リレー装置の全体構成は、Ａ／Ｄ変換タイミングの遅延量を自動測定する機能を除いて、図１に示す構成と同様であるので、詳細な説明を繰返さない。
【００７２】
この発明の実施の形態３による保護リレー装置は、図１に示す保護リレー装置において、試験装置９をさらに設けたものである。試験装置９は、系統電気量を模擬したアナログデータを生成し、生成したアナログデータをＡＭＵ２およびＥＣＴ／ＥＶＴ４へ入力する。すなわち、ＡＭＵ２およびＥＣＴ／ＥＶＴ４には、互いに同位相のアナログデータが入力される。
【００７３】
ＡＭＵ２は、試験装置９からのアナログデータをＡ／Ｄ変換器２３を用いてディジタルデータへ変換する。ＡＭＵ２はさらに、Ａ／Ｄ変換器２３から出力されるディジタルデータに対してゲイン調整および位相補正などの処理を施すことにより、ＡＩデータを生成する。ＡＭＵ２は、生成したＡＩデータをプロセスバス６を介してＩＥＤ１へ送信する。
【００７４】
ＥＣＴ／ＥＶＴ４は、ＮＭＵ３からのＡ／Ｄ変換要求信号を受信すると、試験装置９からのアナログデータをＡ／Ｄ変換器４３を用いてディジタルデータへ変換してＮＭＵ３へ出力する。ＮＭＵ３は、ＥＣＴ／ＥＶＴ４から出力されるディジタルデータに対してゲイン調整および位相補正などの処理を施すことにより、ＡＩデータを生成する。ＮＭＵ３は、生成したＡＩデータをプロセスバス６を介してＩＥＤ１へ送信する。
【００７５】
ＩＥＤ１は、プロセスバス６を介してＡＩデータを受け付けると、当該ＡＩデータを、ＡＭＵ２からのＡＩデータであるＡＭＵデータと、ＮＭＵ３からのＡＩデータであるＮＭＵデータとに分離する。そして、ＩＥＤ１は、ＡＭＵデータとＮＭＵデータとを比較することにより、Ａ／Ｄ変換タイミングの遅延量を演算する。
【００７６】
以上のように、この発明の実施の形態３による保護リレー装置によれば、保護リレー装置の内部でＡ／Ｄ変換タイミングの遅延量を自動測定することができるため、装置外部から位相補正データを取り込んで保持しておくための構成が不要となる。したがって、保護リレー装置の構成を簡略化できる。
【００７７】
また、保護リレー装置を変電所等の電気所の所内に設置して実際に使用する際にＡ／Ｄタイミングの遅延量を自動測定することにより、Ａ／Ｄ変換タイミングの遅延量の正確度を高めることができる。さらに、定期的に遅延量を自動測定を行なう構成とすることで、Ａ／Ｄ変換タイミングの遅延量の正確度を保証できる。
実施の形態４．
本実施の形態４では、上記の実施の形態３で述べたＡ／Ｄ変換タイミングの遅延量を自動測定する機能を、実施の形態１による保護リレー装置に適用した構成について説明する。
【００７８】
なお、この発明の実施の形態４による保護リレー装置は、図１に示す保護リレー装置において、ＩＥＤ１に代えてＩＥＤ１Ａを設けたものである。保護リレー装置の全体構成は、ＩＥＤ１Ａでの制御構造を除いて、図１に示す構成と同じであるので、詳細な説明を繰返さない。
【００７９】
図１０は、この発明の実施の形態４による保護リレー装置におけるＩＥＤ１Ａの機能ブロック図である。なお、図１０に記載された各機能ブロックについては、予め設定されたプログラムに従ってＩＥＤ１Ａがソフトウェア処理を実行することにより実現される。あるいは、ＩＥＤ１Ａの内部に、当該機能ブロックに相当する機能を有する回路（ハードウェア）を構成することも可能である。
【００８０】
図１０を参照して、ＩＥＤ１Ａは、入力部１１と、位相補正部１２と、演算部１３と、タイミング同期回路１４と、遅延量演算部１５とを含む。
【００８１】
入力部１１は、プロセスバス６を介してＡＩデータを受け付けると、当該ＡＩデータを、ＡＭＵ２からのＡＩデータであるＡＭＵデータと、ＮＭＵ３からのＡＩデータであるＮＭＵデータとに分離する。
【００８２】
遅延量演算部１５は、ＡＭＵデータの位相とＮＭＵデータの位相とを比較することにより、Ａ／Ｄ変換タイミングの遅延量を演算する。遅延量演算部１５は、算出した遅延量を位相補正部１２内部の位相補正設定回路１２２へ出力する。
【００８３】
位相補正部１２は、遅延量演算部１５から入力される遅延量を用いて、ＡＩデータ（ＡＭＵデータおよびＮＭＵデータ）の位相を補正する。具体的には、位相補正設定回路１２２は、算出された遅延量に基づいてＡＭＵデータの位相の補正量Ｔを設定する。位相補正回路１２０は、位相補正設定回路１２２により設定された位相補正量Ｔに基づいて、ＡＭＵデータの位相を遅らせる。一方、位相補正回路１２１は、ＮＭＵデータの位相を補正せず、そのままとする。このようにして、位相補正部１２は、ＡＭＵデータおよびＮＭＵデータの位相を一致させる。
【００８４】
演算部１３は、補正後のＡＭＵデータおよびＮＭＵデータに対して演算処理を実行する。演算部１３での演算タイミングは、タイミング同期回路１４によって制御される。演算部１３は、予め定められたリレー演算ロジックが成立するかを所定周期毎に判断する。演算部１３は、リレー演算ロジックが成立する場合、対応する遮断器１０（図１）に対してトリップ信号を出力する。
【００８５】
以上のように、この発明の実施の形態４による保護リレー装置によれば、保護リレー装置内部で自動測定したＡ／Ｄ変換タイミングの遅延量に応じてＩＥＤがＡＭＵデータの位相を遅らせる。これにより、簡易な装置構成で、ＡＭＵおよびＮＭＵの間のＡ／Ｄ変換タイミングのずれを確実に補償することができる。
実施の形態５．
本実施の形態５では、上記の実施の形態３で述べたＡ／Ｄ変換タイミングの遅延量を自動測定する機能を、実施の形態２による保護リレー装置に適用した構成について説明する。
【００８６】
なお、この発明の実施の形態５による保護リレー装置は、図１に示す保護リレー装置において、ＩＥＤ１に代えて、ＩＥＤ１Ｂを設けたものである。保護リレー装置の全体構成は、ＩＥＤ１Ｂでの制御構造を除いて、図１に示す構成と同じであるので、詳細な説明を繰返さない。
【００８７】
図１１は、本実施の形態５による保護リレー装置におけるＩＥＤ１ＢおよびＡＭＵ２の機能ブロック図である。なお、図１１に記載された各機能ブロックについては、予め設定されたプログラムに従ってＩＥＤ１ＢおよびＡＭＵ２がソフトウェア処理を実行することにより実現される。あるいは、ＩＥＤ１ＢおよびＡＭＵ２の内部に、当該機能ブロックに相当する機能を有する回路（ハードウェア）を構成することも可能である。
【００８８】
図１１を参照して、ＩＥＤ１Ｂは、入力部１１と、演算部１３と、タイミング同期回路１４と、遅延量演算部１５とを含む。
【００８９】
入力部１１は、プロセスバス６を介してＡＩデータを受け付けると、当該ＡＩデータを、ＡＭＵ２からのＡＩデータであるＡＭＵデータと、ＮＭＵ３からのＡＩデータであるＮＭＵデータとに分離する。
【００９０】
遅延量演算部１５は、ＡＭＵデータの位相とＮＭＵデータの位相とを比較することにより、Ａ／Ｄ変換タイミングの遅延量を演算する。なお、遅延量の演算は、実施の形態３で説明したように、保護リレー装置が設置された際に（もしくは定期的に）試験装置９（図９）から入力される疑似アナログデータを用いて行なわれる。遅延量演算部１５は、算出した遅延量を位相補正データとしてＡＭＵ２内部のタイミング同期回路２６へ出力する。
【００９１】
ＡＭＵ２において、タイミング同期回路２６は、同期信号出力装置５（図１）からの同期信号に従って、Ａ／Ｄ変換器２３でのサンプリングタイミング（Ａ／Ｄ変換タイミング）および演算部２４での演算タイミングを制御する。タイミング同期回路２６はさらに、ＩＥＤ１Ｂから入力される位相補正データを用いて、Ａ／Ｄ変換器２３におけるＡ／Ｄ変換タイミングを補正する。具体的には、タイミング同期回路２６は、位相補正データに基づいてＡ／Ｄ変換タイミングの補正量を設定し、その設定した補正量に従ってＡ／Ｄ変換タイミングを遅らせる。このようにして、ＡＭＵ２のＡ／Ｄ変換タイミングとＮＭＵ３のＡ／Ｄ変換タイミングと一致させることにより、ＩＥＤ１Ｂの入力部１１に入力されるＡＭＵデータおよびＮＭＵデータの位相が一致する。
【００９２】
ＩＥＤ１Ｂにおいて、演算部１３は、入力部１１からのＡＭＵデータおよびＮＭＵデータに対して演算処理を実行することにより、予め定められたリレー演算ロジックが成立するかを所定周期毎に判断する。演算部１３は、リレー演算ロジックが成立する場合、対応する遮断器１０（図１）に対してトリップ信号を出力する。
【００９３】
以上のように、この発明の実施の形態５による保護リレー装置によれば、保護リレー装置内部で自動測定したＡ／Ｄ変換タイミングの遅延量に応じてＡＭＵがＡ／Ｄ変換タイミングを遅らせる。これにより、簡易な装置構成で、ＡＭＵおよびＮＭＵの間のＡ／Ｄ変換タイミングのずれを確実に補償することができる。
【００９４】
なお、実施の形態１〜５では、保護リレー装置の一例として、ＡＭＵおよびＮＭＵを備え、かつＡＭＵおよびＮＭＵの間のＡ／Ｄ変換タイミングのずれを補償することが可能な保護リレー装置の構成について説明した。しかしながら、本発明の適用はこのような保護リレー装置に限られるものではない。具体的には、異なるメーカーのＡＭＵを複数個備える保護リレー装置や、異なるメーカーのＮＭＵを複数個備える保護リレー装置についても、複数のＡＭＵ間のＡ／Ｄ変換タイミングのずれ、または複数のＮＭＵ間のＡ／Ｄ変換タイミングのずれを補償するために、本発明を適用することが可能である。
【００９５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９６】
１，１Ａ，１Ｂ  ＩＥＤ、２  ＡＭＵ、３  ＮＭＵ、４  ＥＣＴ／ＥＶＴ、５  同期信号出力装置、６  プロセスバス、７  送電線、８  ＣＴ／ＶＴ、９  試験装置、１０  遮断器、１１  入力部、１２  位相補正部、１３，２４，３２，４４  演算部、１４，２６，３４  タイミング同期回路、１５  遅延量演算部、２１，４１  アナログ入力部、２２，４２  マルチプレクサ、２３，４３  Ａ／Ｄ変換器、２５，３３  送受信部、３１  受信部、４６  サンプリングタイミング発生部、４５  送信部。
【要約】
ＡＭＵ２は、系統電気量を示すアナログデータをＣＴ／ＶＴ（８）から受けるとともに、外部から供給される同期信号に同期して、入力されたアナログデータをディジタルデータに変換してＩＥＤ（１）に出力する。ＮＭＵ（３）は、同期信号を受けてＡ／Ｄ変換要求信号を生成してＥＣＴ／ＥＶＴ（４）に出力する。ＥＣＴ／ＥＶＴ（４）は、ＮＭＵ（３）からのＡ／Ｄ変換要求信号に同期してアナログデータをディジタルデータに変換してＮＭＵ（３）に出力する。ＮＭＵ（３）は、入力されたディジタルデータをＩＥＤ（１）に出力する。ＩＥＤ（１）は、ＡＭＵ（２）からＩＥＤ（１）に入力されるディジタルデータの位相を遅らせることにより、ＡＭＵ（２）とＮＭＵ（３）（ＥＣＴ／ＥＶＴ４）との間のＡ／Ｄ変換タイミングのずれを補償する。【図１】
0005518274.tif 000002
【図２】
0005518274.tif 000003
【図３】
0005518274.tif 000004
【図４】
0005518274.tif 000005
【図５】
0005518274.tif 000006
【図６】
0005518274.tif 000007
【図７】
0005518274.tif 000008
【図８】
0005518274.tif 000009
【図９】
0005518274.tif 000010
【図１０】
0005518274.tif 000011
【図１１】
0005518274.tif 000012