(57)【特許請求の範囲】
【請求項１】
アノード、グリッド、フィラメントを有する蛍光表示管と、
立ち上がり又は立ち下がりエッジ位置のうち一方のエッジ位置により上記グリッドの順次選択の切り替え周期を表す選択グリッド切替周期信号の上記一方のエッジ位置ごとに反転する信号であって、上記グリッドの各スキャン期間の先頭に位置する先頭アノード点灯期間の開始タイミングに対するそのエッジ位置の差が各スキャン期間において一定である信号をフィラメント駆動信号として生成するフィラメント駆動信号生成手段と、
上記フィラメント駆動信号に基づいて上記フィラメントを駆動するフィラメント駆動手段と、を備え、
上記グリッドの数が偶数とされ、
上記フィラメント駆動信号生成手段は、
上記選択グリッド切替周期信号に対するダミーパルスの挿入により、１スキャン期間につき奇数個のパルスを有する上記フィラメント駆動信号を生成する
蛍光表示管モジュール。
【請求項２】
アノード、グリッド、フィラメントを有する蛍光表示管と、
立ち上がり又は立ち下がりエッジ位置のうち一方のエッジ位置によりアノード点灯期間の調整幅の区切りを表す輝度幅信号と、立ち上がり又は立ち下がりエッジ位置のうち一方のエッジ位置により上記グリッドの順次選択の切り替え周期を表す選択グリッド切替周期信号とを入力し、これら輝度幅信号と選択グリッド切替周期信号との論理和に基づいて、上記グリッドの各スキャン期間の先頭に位置する先頭アノード点灯期間の開始タイミングに対するそのエッジ位置の差が各スキャン期間において一定であるフィラメント駆動信号を生成するフィラメント駆動信号生成手段と、
上記フィラメント駆動信号に基づいて上記フィラメントを駆動するフィラメント駆動手段と、を備える
蛍光表示管モジュール。
【請求項３】
上記フィラメント駆動手段は、上記フィラメントの駆動を交番駆動方式により行う請求項１又は請求項２に記載の蛍光表示管モジュール。
【請求項４】
上記フィラメント駆動信号生成手段は、
上記先頭アノード点灯期間の開始タイミングに対するそのエッジ位置の差が各スキャン期間において一定である信号に従ってその一次側スイッチング回路がスイッチング動作するＤＣ／ＤＣコンバータの二次巻線に生じる交番電圧に基づき、上記フィラメント駆動信号を得る
請求項３に記載の蛍光表示管モジュール。
【請求項５】
アノード、グリッド、フィラメントを有する蛍光表示管の駆動方法であって、
立ち上がり又は立ち下がりエッジ位置のうち一方のエッジ位置により上記グリッドの順次選択の切り替え周期を表す選択グリッド切替周期信号の上記一方のエッジ位置ごとに反転する信号であって、上記グリッドの各スキャン期間の先頭に位置する先頭アノード点灯期間の開始タイミングに対するそのエッジ位置の差が各スキャン期間において一定である信号をフィラメント駆動信号として生成するフィラメント駆動信号生成手順と、
上記フィラメント駆動信号に基づいて上記フィラメントを駆動するフィラメント駆動手順とを有し、
上記グリッドの数が偶数とされ、
上記フィラメント駆動信号生成手順では、
上記選択グリッド切替周期信号に対するダミーパルスの挿入により、１スキャン期間につき奇数個のパルスを有する上記フィラメント駆動信号を生成する
駆動方法。
【請求項６】
アノード、グリッド、フィラメントを有する蛍光表示管の駆動方法であって、
立ち上がり又は立ち下がりエッジ位置のうち一方のエッジ位置によりアノード点灯期間の調整幅の区切りを表す輝度幅信号と、立ち上がり又は立ち下がりエッジ位置のうち一方のエッジ位置により上記グリッドの順次選択の切り替え周期を表す選択グリッド切替周期信号とを入力し、これら輝度幅信号と選択グリッド切替周期信号との論理和に基づいて、上記グリッドの各スキャン期間の先頭に位置する先頭アノード点灯期間の開始タイミングに対するそのエッジ位置の差が各スキャン期間において一定であるフィラメント駆動信号を生成するフィラメント駆動信号生成手順と、
上記フィラメント駆動信号に基づいて上記フィラメントを駆動するフィラメント駆動手順と、を有する
駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、蛍光表示管とその駆動回路部とを備えて構成された蛍光表示管モジュールと蛍光表示管の駆動方法とに関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開平８−２７８７６３号公報
【背景技術】
【０００３】
図１５は、ＶＦＤ（Vacuum Fluorescent Display：蛍光表示管）の概略構造図である。
なお図１５では、ＶＦＤの構造について、１桁分の情報の表示に係る部分の構造のみを抽出して示している。
周知のようにＶＦＤは、真空容器内にフィラメント１００（直熱形カソード）、グリッド１０１、アノード（セグメント）１０２が配置されている。ＶＦＤにおいては、フィラメント１００に交流電圧を印加して加熱させることで熱電子を放出させ、その熱電子をグリッド１０１にて加速させてアノード１０２上の蛍光体に衝突発光させることで、所望のパターン表示が行われる。
【０００４】
上記熱電子の加速は、グリッド１０１に直流電圧を印加することで行われる。グリッド１０１は、実際には表示桁に対応して設けられており、何れのグリッド１０１に直流電圧を印加するかにより表示させるべき桁の選択を行うことができる。
またアノード１０２は、例えば英数字についての表示デバイスとされる場合には、図のように１つのグリッド（桁）につき複数のセグメントが存在するように形成される。この場合、アノード（セグメント）１０２の選択は、該当するアノード１０２に対して直流電圧を印加することで行う。
【０００５】
所定の表示桁に所定の情報を表示させる際には、その表示桁に対応して形成されたグリッド１０１と所定のアノード１０２とに対して直流電圧を印加する。これにより、その表示桁における所定のアノード１０２上の蛍光体のみがフィラメント１００より放出された熱電子によって励起発光され、所定の情報表示が実現される。
【０００６】
図１６は、情報表示時におけるグリッド信号ｇ、アノード信号ａについて説明するための図である。
ここでは説明の便宜上、図１６Ａに示すようにグリッドの数（表示桁の数）はＧ１〜Ｇ４の４つであるものとする。また各表示桁（グリッドＧ）において、アノードＡとしては、図１６Ｂに示すようなＡ１〜Ａ８の８つが形成されているとする。
図１６Ｃ、図１６Ｄは、図１６Ａに例示されるように４桁の数値として「４３２１」を表示する際のグリッド信号ｇ１〜ｇ４、アノード信号ａ１〜ａ８をそれぞれ示している。なお、グリッド信号ｇ１〜ｇ４はグリッドＧ１〜Ｇ４についての駆動信号をそれぞれ表すものであり、アノード信号ａ１〜ａ８はアノードＡ１〜Ａ８についての駆動信号をそれぞれ表すものである。
【０００７】
例えば先頭の表示桁に対応するグリッドＧ１についてのみ説明しておくと、この場合の例では、当該グリッドＧ１の桁にて表示すべき数値は「４」であり、従ってアクティブにすべきアノードＡはアノードＡ２，Ａ３，Ａ６，Ａ７の４つである。このため、グリッドＧ１の選択期間（グリッド信号ｇ１がオンの期間）においては、これらアノードＡ２，Ａ３，Ａ６，Ａ７に対応するアノード信号ａ２，ａ３，ａ６，ａ７をそれぞれオンとする。
これにより、グリッドＧ１の桁における数値「４」の表示が実現される。
【０００８】
なお確認のため述べておくと、グリッドＧ１からグリッドＧ２、Ｇ３、Ｇ４が順にオンとなって、再びグリッドＧ１がオンとなるまでの期間は、１スキャン期間とされる。このように所定の周期でグリッドＧをスキャン（つまり各グリッドＧを順次選択）しつつ、所定のタイミングで所定のアノードＡを適宜オンとすることにより、桁ごとに所定の情報を表示することができる。
【０００９】
ところで、ＶＦＤには、表示輝度の調整が可能とされたものがある。
ＶＦＤにおける輝度調整の手法としては、アノード信号ａのオン／オフのデューティを変更する手法、又はグリッド信号ｇのオン／オフのデューティを変更する手法を挙げることができる。
【００１０】
図１７により、アノード信号ａのオン／オフデューティの変更により輝度調整を行う手法について説明する。
この図１７では、グリッド信号Ｇ１の駆動信号であるグリッド信号ｇ１と、アノードＡ１の駆動信号であるアノード信号ａ１の関係のみを例示している。すなわち、グリッドＧ１におけるアノードＡ１についての輝度調整のみを例示するものである。
【００１１】
図示するようにこの場合の手法では、高輝度時に対応してはアノード信号ａのオン期間を長くし、低輝度時に対応してはアノード信号ａのオン期間を短くすることになる。
アノード信号ａのオン期間が長く設定されれば、アノードＡのアノード点灯期間は長くなる。一方、アノード信号ａのオン期間が短く設定されば、アノードＡのアノード点灯期間は短くなる。
このようにアノード信号ａのオン期間の変更によってアノード点灯期間の長さが調整され、それにより輝度の調整が実現される。
【００１２】
なお、先の図１６の説明からも理解されるように、「アノード点灯期間」とは、そのアノードＡの形成位置に対応するグリッドＧ（この場合はグリッドＧ１）についてのグリッド信号ｇと、そのアノードＡについてのアノード信号ａ（この場合はアノード信号ａ１）とが共にオンとなる期間を指すものである。
このように表示輝度を決定づける「アノード点灯期間」がグリッド信号ｇとアノード信号ａが共にオンとなる期間であることを考慮すれば、アノード信号ａではなく、グリッド信号ｇのオン期間を変更する手法を採った場合にも、同様の輝度調整を実現可能であることは言うまでもない。
【００１３】
ところで、ＶＦＤにおいて、輝度を決定づける要素としては、上記のようなアノード点灯期間の長さがその主たるものとなるが、それ以外の要素として、フィラメント１００の駆動電圧としても輝度を変化させる要因となり得る。具体的には、アノード点灯期間内においてフィラメント駆動電圧がＨレベルとなる期間の長さが、輝度を決定づける要素となり得る。これは、アノード点灯期間内においてフィラメント駆動電圧がＨレベルとなる期間では、フィラメント１００とグリッド１０１及びアノード１０２との電位差が小となり、その分、アノード１０２の輝度が低下するためである。
【００１４】
ここで、従来、フィラメント駆動電圧（フィラメント駆動信号）としては、グリッド信号やアノード信号とは非同期（周波数及び位相）の信号を生成するようにされている。フィラメント１００から熱電子を放出させるにあたっては、単にフィラメント１００を所要周期の交流電圧で駆動すればよいためである。
【００１５】
従来のフィラメント駆動電圧（以下、Ｅｆと符号を付す）の生成系の構成については、例えば上記特許文献１（特に図３）に開示されている。
当該特許文献１の図３を参照して分かるように、従来のフィラメント駆動電圧Ｅｆは、ＤＣ／ＤＣコンバータが有するトランスの二次側にて専用の二次巻線を施し、当該二次巻線の交番電圧として得るようにされており、所定のタイミング信号に基づいて生成されるアノード信号ａやグリッド信号ｇとは非同期の信号とされる。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
ここで、上記のようにグリッド信号ｇやアノード信号ａに対して非同期とされたフィラメント駆動信号を用いる従来のＶＦＤでは、特に低輝度時の輝度調整に応じてアノード点灯期間が短くなるように制御されている状態において、表示のちらつきが知覚されてしまうという問題が生じる。
【００１７】
図１８は、このような表示ちらつきの発生原理について説明するための図である。
この図１８では、ＶＦＤにおいてグリッドＧ１〜Ｇｍによるｍ個のグリッドＧ、及びアノードＡ１〜Ａｎによるｎ個のアノードＡが存在することを前提として、グリッド信号ｇ１〜ｇｍ、アノード信号ａ１〜ａｎの波形を例示している。
また図１８において、輝度制御については、グリッドＧ１におけるアノードＡ１の輝度に着目するものとする。図中、「Ｇ１におけるＡ１の点灯期間」は、比較的高輝度時でのグリッドＧ１におけるアノードＡ１のアノード点灯期間（グリッド信号ｇ１とアノード信号ａ１とが共にオンとなる期間）を表している。また図中では、低輝度時でのグリッドＧ１におけるアノードＡ１のアノード信号ａ１を示すと共に、該低輝度時でのグリッドＧ１におけるアノードＡ１のアノード点灯期間を「低輝度時のＧ１におけるＡ１の点灯期間」と示している。
【００１８】
図１８においては、「従来Ｅｆ」として、従来のフィラメント駆動電圧Ｅｆの波形を示しているが、この「従来Ｅｆ」を参照して分かるように、従来のフィラメント駆動電圧（駆動信号）Ｅｆは、アノード点灯期間を決定づけることとなるグリッド信号ｇやアノード信号ａに対して位相や周波数が非同期の信号とされる。このことから、フィラメント駆動電圧Ｅｆのエッジタイミング（エッジ位置）は、グリッド信号やアノード信号に基づくアノード点灯期間の開始タイミングに対して一致せず、且つ、これらのタイミングの関係はスキャンごとに変化していくことになる。すなわち、これらフィラメント駆動電圧Ｅｆのエッジ位置とアノード点灯期間の開始タイミングとの関係はスキャンごとにばらつくものである。
【００１９】
このようなフィラメント駆動電圧Ｅｆのエッジ位置とアノード点灯期間の開始タイミングのスキャンごとのばらつきが生じると、アノード点灯期間内でフィラメント駆動電圧ＥｆがＨレベルとなる期間（つまりフィラメントとグリッド及びアノードとの電位差が小となって輝度が低下する期間）の長さにもスキャンごとのばらつきが生じることとなる。
図中では、アノード点灯期間内でフィラメント駆動電圧ＥｆがＨレベルとなる期間を斜線により表しているが、この斜線部を参照すると、アノード点灯期間においてフィラメント駆動電圧ＥｆがＨレベルとなる期間の長さがスキャンごとにばらついていることが確認できる。
【００２０】
以上の説明から理解されるように、グリッド信号ｇやアノード信号ａに対して非同期のフィラメント駆動電圧Ｅｆによりフィラメント１００を駆動する従来においては、スキャンごとにそのアノードの輝度にばらつきが生じるものとなる。
このような輝度のばらつきが、表示のちらつきを発生させる原因となる。
【００２１】
但し、このような輝度のばらつき（表示のちらつき）は、高輝度時に対応してアノード点灯期間を長くするように制御されている状態では、知覚され難いものとなる。すなわち、高輝度時に対応してアノード点灯期間が長くされている状態では、当該アノード点灯期間内におけるフィラメント駆動電圧Ｅｆのパルス数が多くなる（アノード点灯期間内にてグリッド−フィラメント間の電位差が小となる期間が占める割合が多くなる）ので、上記のようなアノード点灯期間の開始タイミングに対するフィラメント駆動信号のエッジ位置のばらつきに起因するスキャンごとの輝度のばらつきは、その分少ないものとなる。このため、高輝度時においては、スキャンごとの表示のちらつきが知覚され難い。
【００２２】
これに対し、低輝度時に対応してアノード点灯期間が短くなるように制御される場合は、図のように、当該アノード点灯期間内におけるフィラメント駆動電圧Ｅｆのパルス数が少なくなるため、上記のようなアノード点灯期間の開始タイミングに対するフィラメント駆動電圧Ｅｆのエッジ位置のばらつきに起因するスキャンごとの輝度のばらつき量が、高輝度時の場合と比較して大きくなり、その結果、スキャンごとの表示のちらつきが知覚され易くなってしまう。
実際において、このような表示のちらつきは、アノード点灯期間内におけるフィラメント駆動電圧Ｅｆのパルス数が３個程度以下となる場合において観測されることが確認されている（なお図１８では高輝度時に対応したアノード点灯期間内でのフィラメント駆動信号のパルス数が３以下となっているが、これは図示の都合によるものである）。
【００２３】
本発明はかかる問題点に鑑み為されたものであり、輝度調整が可能とされたＶＦＤについて、特に低輝度時において知覚される表示ちらつきの発生防止を図ることをその課題とする。
【課題を解決するための手段】
【００２４】
上記課題の解決のため、本発明では蛍光表示管モジュールとして以下のように構成することとした。
すなわち、本発明の蛍光表示管モジュールは、アノード、グリッド、フィラメントが形成された蛍光表示管を備える。
また、立ち上がり又は立ち下がりエッジ位置のうち一方のエッジ位置により上記グリッドの順次選択の切り替え周期を表す選択グリッド切替周期信号の上記一方のエッジ位置ごとに反転する信号であって、上記グリッドの各スキャン期間の先頭に位置する先頭アノード点灯期間の開始タイミングに対するそのエッジ位置の差が各スキャン期間において一定である信号をフィラメント駆動信号として生成するフィラメント駆動信号生成手段を備える。
また、上記フィラメント駆動信号によって上記フィラメントを駆動するフィラメント駆動手段を備える。
そして、上記グリッドの数が偶数とされ、上記フィラメント駆動信号生成手段は、上記選択グリッド切替周期信号に対するダミーパルスの挿入により、１スキャン期間につき奇数個のパルスを有する上記フィラメント駆動信号を生成するものである。
或いは、本発明の別の蛍光表示管モジュールは、アノード、グリッド、フィラメントを有する蛍光表示管と、立ち上がり又は立ち下がりエッジ位置のうち一方のエッジ位置によりアノード点灯期間の調整幅の区切りを表す輝度幅信号と、立ち上がり又は立ち下がりエッジ位置のうち一方のエッジ位置により上記グリッドの順次選択の切り替え周期を表す選択グリッド切替周期信号とを入力し、これら輝度幅信号と選択グリッド切替周期信号との論理和に基づいて、上記グリッドの各スキャン期間の先頭に位置する先頭アノード点灯期間の開始タイミングに対するそのエッジ位置の差が各スキャン期間において一定であるフィラメント駆動信号を生成するフィラメント駆動信号生成手段と、上記フィラメント駆動信号に基づいて上記フィラメントを駆動するフィラメント駆動手段とを備えるものである。
【００２５】
また、本発明では駆動方法として以下の方法を提案する。
つまり、本発明の駆動方法は、アノード、グリッド、フィラメントを有する蛍光表示管の駆動方法であって、立ち上がり又は立ち下がりエッジ位置のうち一方のエッジ位置により上記グリッドの順次選択の切り替え周期を表す選択グリッド切替周期信号の上記一方のエッジ位置ごとに反転する信号であって、上記グリッドの各スキャン期間の先頭に位置する先頭アノード点灯期間の開始タイミングに対するそのエッジ位置の差が各スキャン期間において一定である信号をフィラメント駆動信号として生成するフィラメント駆動信号生成手順を有する。
また、上記フィラメント駆動信号に基づいて上記フィラメントを駆動するフィラメント駆動手順を有する。
そして、上記グリッドの数が偶数とされ、上記フィラメント駆動信号生成手順では、上記選択グリッド切替周期信号に対するダミーパルスの挿入により、１スキャン期間につき奇数個のパルスを有する上記フィラメント駆動信号を生成するものである。
或いは、本発明の別の駆動方法は、アノード、グリッド、フィラメントを有する蛍光表示管の駆動方法であって、立ち上がり又は立ち下がりエッジ位置のうち一方のエッジ位置によりアノード点灯期間の調整幅の区切りを表す輝度幅信号と、立ち上がり又は立ち下がりエッジ位置のうち一方のエッジ位置により上記グリッドの順次選択の切り替え周期を表す選択グリッド切替周期信号とを入力し、これら輝度幅信号と選択グリッド切替周期信号との論理和に基づいて、上記グリッドの各スキャン期間の先頭に位置する先頭アノード点灯期間の開始タイミングに対するそのエッジ位置の差が各スキャン期間において一定であるフィラメント駆動信号を生成するフィラメント駆動信号生成手順と、上記フィラメント駆動信号に基づいて上記フィラメントを駆動するフィラメント駆動手順とを有するものである。
【００２６】
上記本発明により、先頭アノード点灯期間の開始タイミングに対するそのエッジ位置の差が各スキャン期間において一定であるフィラメント駆動信号が生成される。このフィラメント駆動信号によれば、アノード点灯期間においてフィラメント駆動信号がＨレベルとなる期間の長さがスキャンごとにばらつくことを防止することができる。或いは、ばらつきが生じたとしてもそのばらつきに規則性をもたせることができる。
アノード点灯期間においてフィラメント駆動信号がＨレベルとなる期間の長さのスキャンごとのばらつきを防止できれば、スキャンごとの輝度の低下を防止でき、表示ちらつきの防止を図ることができる。
或いは、上記のようにスキャンごとのフィラメント駆動信号のＨレベル期間の長さのばらつきに規則性をもたせることができることによっても、表示のちらつきが知覚されてしまうことを防止できる。
ここで、例えば或るアノードについて、１スキャン目のアノード点灯期間内でフィラメント駆動信号がＨレベルとなることによる輝度の低下量を「Ｎ」とおく。このとき、スキャンごとのばらつきに規則性をもたせることができれば、例えば偶数回目のスキャンにおける当該アノードのアノード点灯期間内でフィラメント駆動信号がＨレベルとなることによる輝度の低下量を「０」、奇数回目のスキャンにおける当該アノードの点灯期間内でフィラメント駆動信号がＨレベルとなることによる輝度の低下量を「Ｎ」にするといったことができる。スキャンごとの輝度のばらつきにこのような規則性をもたせることができれば、人間の視覚的に表示のちらつきが知覚されないようにできる。すなわち、グリッドのスキャン周期は例えば１２０Ｈｚなど比較的高速とされるので、例えば上記のように１スキャンごとに輝度の明／暗が生じたとしても、「明」「暗」それぞれの輝度が同じであることから、人間の視覚的には表示のちらつきが知覚されないものである。
【発明の効果】
【００２７】
上記のように本発明によれば、輝度調整が可能とされたＶＦＤ（蛍光表示管）について、特に低輝度時において知覚されていた表示ちらつきの発生を防止できる。
【図面の簡単な説明】
【００２８】
【図１】第１の実施の形態としての駆動手法について説明するための図である。
【図２】第１の実施の形態としてのＶＦＤモジュールの内部構成を示した図である。
【図３】第１の実施の形態のフィラメント駆動クロックの生成に係るタイミングチャートである。
【図４】第２の実施の形態としてのＶＦＤモジュールの内部構成を示した図である。
【図５】第２の実施の形態のフィラメント駆動クロックの生成に係るタイミングチャートである。
【図６】第２の実施の形態のフィラメント駆動信号を用いた場合の作用について説明するための図である。
【図７】第２の実施の形態の変形例としてのＶＦＤモジュールの内部構成を示した図である。
【図８】第３の実施の形態としてのＶＦＤモジュールの内部構成を示した図である。
【図９】第３の実施の形態のフィラメント駆動クロックの生成に係るタイミングチャートである。
【図１０】第３の実施の形態のフィラメント駆動信号を用いた場合の作用について説明するための図である。
【図１１】１グリッド選択期間ごとのパルス数が奇数とされるフィラメント駆動信号を生成する場合に備えるべきフィラメント駆動クロック生成回路の構成例を示した図である。
【図１２】図１１に示すフィラメント駆動クロック生成回路により生成されるフィラメント駆動クロックについて説明するための図である。
【図１３】第３の実施の形態の変形例としてのＶＦＤモジュールの内部構成を示した図である。
【図１４】フィラメントの交番駆動に係る変形例について説明するための図である。
【図１５】ＶＦＤの概略構造図である。
【図１６】情報表示時のグリッド信号（ｇ）、アノード信号（ａ）について説明するための図である。
【図１７】ＶＦＤの輝度調整について説明するための図である。
【図１８】表示ちらつきの発生原理について説明するための図である。
【発明を実施するための形態】
【００２９】
以下、本発明に係る実施の形態について説明する。
なお、説明は以下の順序で行う。
＜１．第１の実施の形態（ＩＮＴ信号に同期のフィラメント駆動信号）＞
＜２．第２の実施の形態（ＢＫ信号に同期のフィラメント駆動信号）＞
＜３．第３の実施の形態（ＧＣＰ信号に同期のフィラメント駆動信号）＞
＜４．変形例＞
【００３０】
＜１．第１の実施の形態（ＩＮＴ信号に同期のフィラメント駆動信号）＞
図１は、第１の実施の形態としての駆動方法について説明するための図である。
ここで、この図１を含め以下の説明では、ＶＦＤ（Vacuum Fluorescent Display：蛍光表示管）に形成されるグリッドＧ、アノードＡとして、グリッドＧ１〜Ｇｍによるｍ個（ｍは２以上の自然数）のグリッドＧ、アノードＡ１〜Ａｎによるｎ個（ｎは２以上の自然数）のアノードＡが存在しているものとする。また、グリッドＧ１〜Ｇｍの駆動信号についてはそれぞれグリッド信号ｇ１〜ｇｍ、アノードＡ１〜Ａｎの駆動信号についてはそれぞれアノード信号ａ１〜ａｎと表記する。
図１においては、これらグリッド信号ｇ１〜ｇｍ及びアノード信号ａ１〜ａｎの波形の例として、先の図１８と同様の波形を例示している。アノード信号ａ１については、低輝度時における信号も併せて示している。
また、図中の「従来Ｅｆ」は、図１８の場合と同様に従来のフィラメント駆動信号（駆動電圧）を表すものである。
【００３１】
この図１においても、先の図１８と同様、輝度制御についてはグリッドＧ１におけるアノードＡ１の輝度に着目するものとする。図中、「Ｇ１におけるＡ１の点灯期間」は、図１８の場合と同様に比較的高輝度時でのグリッドＧ１におけるアノードＡ１のアノード点灯期間（つまりグリッド信号ｇ１とアノード信号ａ１とが共にオンとなる期間）を表している。また、図中「低輝度時のＧ１におけるＡ１の点灯期間」は、低輝度時でのグリッドＧ１におけるアノードＡ１の点灯期間を表すものである。
【００３２】
図１８にて説明したように、グリッド信号ｇやアノード信号ａと非同期の「従来Ｅｆ」を用いると、グリッド信号ｇとアノード信号ａとが共にオンとなる期間としてのアノード点灯期間の開始タイミングと、フィラメント駆動電圧Ｅｆのエッジタイミング（エッジ位置）との関係がスキャンごとにばらつくことで、アノード点灯期間内でフィラメント駆動電圧ＥｆがＨレベルとなる期間（フィラメントとグリッド及びアノードとの電位差が小となって輝度が低下する期間：図中の斜線部）の長さにもスキャンごとのばらつきが生じ、結果、スキャンごとに輝度のばらつきが生じるものとなる。
【００３３】
このようなスキャンごとの輝度のばらつきは、表示ちらつきの要因となり得るが、前述もしたように表示のちらつきは、高輝度時に対応してアノード点灯期間を長くするように制御されている状態では知覚され難く、低輝度時に対応してアノード点灯期間が短くなるように制御されている状態にて特に知覚され易くなるものである。
これは、高輝度時に対応した「Ｇ１におけるＡ１の点灯期間」内において「従来Ｅｆ」がＨレベルとなる期間の長さと、「低輝度時のＧ１におけるＡ１の点灯期間」内において「従来Ｅｆ」がＨレベルとなる期間の長さとを比較して、低輝度時の方が高輝度時よりも当該期間の長さのスキャンごとのばらつき量（スキャンごとの当該期間の長さの変化の割合）が大となっていることも明らかである。
【００３４】
本発明では、このように低輝度時において知覚される表示ちらつきの発生を防止すべく、フィラメント駆動信号として、グリッドの各スキャン期間の先頭に位置する先頭アノード点灯期間の開始タイミングに対するそのエッジ位置の差が各スキャン期間において一定となるようにした信号を用いる。つまり図１の例においては、グリッド信号ｇ１とアノード信号ａ１が共にオンとなる期間としての先頭アノード点灯期間の開始タイミングに対するそのエッジ位置の差が各スキャン期間において一定となるようにフィラメント駆動信号（駆動電圧）Ｅｆを生成するものである。
【００３５】
具体的に、第１の実施の形態では、フィラメント駆動信号Ｅｆとして、グリッドのスキャン周期を表す信号（より具体的には後述するＩＮＴ信号）にそのエッジ位置を一致（同期）させた信号を生成する。
図１では、第１の実施の形態で生成するフィラメント駆動信号Ｅｆを、「本例のＥｆ」として示している。図示するように本例のフィラメント駆動信号Ｅｆは、グリッドの１スキャンごとに反転する信号となる。
【００３６】
このような「本例のＥｆ」としての第１の実施の形態のフィラメント駆動信号Ｅｆによれば、図のように、アノード点灯期間内でフィラメント駆動信号ＥｆがＨレベルとなる期間の長さを、奇数回目のスキャン時には所定長（「Ｎ」とおく）とし、偶数回目のスキャン時には「０」とすることができる。すなわち、アノード点灯期間内でフィラメント駆動信号ＥｆがＨレベルとなる期間の長さにスキャンごとのばらつきは生じるが、そのばらつきに規則性をもたせることができるものである。
【００３７】
ここで、グリッドのスキャン周期は例えば１２０Ｈｚなど比較的高速とされる。従って、上記のように１スキャンごとに輝度の明／暗が生じたとしても、これら「明」「暗」それぞれの輝度が同じ（「Ｎ」又は「０」）であることから、人間の視覚的には表示のちらつきは知覚されないようにできる。
【００３８】
なお、図１ではグリッドＧ１におけるアノードＡ１のみについて、「アノード点灯期間内でフィラメント駆動信号ＥｆがＨレベルとなる期間の長さ」を例示しているが、上記のような第１の実施の形態としてのフィラメント駆動信号Ｅｆによれば、他の全てのアノードＡについても、「アノード点灯期間内でフィラメント駆動信号ＥｆがＨレベルとなる期間の長さが奇数回目のスキャン時に『Ｎ』、偶数回目のスキャン時に『０』となる」ということが成り立つものとなる。すなわち、全てのアノードＡについて、低輝度時の表示ちらつきの発生防止が図られるものである。
【００３９】
図２は、上記により説明した第１の実施の形態としてのフィラメント駆動を実現するための、第１の実施の形態としてのＶＦＤモジュールの内部構成を示している。
なお、ＶＦＤモジュールは、これにデータ通信可能に接続されたホスト機器からの指示に応じて所要の情報表示を行うモジュールとなる。
図示するように第１の実施の形態のＶＦＤモジュールには、ＶＦＤ１、ＣＰＵ（Centeral Processing Unit）２、コントローラ３、ドライバ４、フィラメント駆動クロック生成回路５、及びフィラメント駆動回路６が備えられている。
【００４０】
ＶＦＤ１は、蛍光表示管であり、その真空容器内にグリッドＧ１〜グリッドＧｍによるｍ個のグリッドＧ、アノードＡ１〜アノードＡｎによるｎ個のアノードＡ、及びフィラメント１ａが形成されている。
【００４１】
ＣＰＵ２は、演算部、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）を備えて構成され、上記演算部が上記ＲＯＭに格納されたプログラムに従って演算を行う。上記ＲＡＭは、ＣＰＵ２にて取り扱うデータの一時蓄積に用いられる。
【００４２】
ＣＰＵ２は、ホスト機器からの指示（表示すべき情報についての指示）に応じて、予め定められた手順（プログラム）に従った処理を実行することで、ＶＦＤ１に形成されたｍ個のグリッドＧのそれぞれをどのように駆動するかについての情報であるグリッドデータ、及びｎ個のアノードＡをそれぞれどのように駆動するかについての情報であるアノードデータの生成を行う（図中ではこれらを「データ」と表記している）。
ＣＰＵ２は、これらグリッドデータ、アノードデータの生成や出力処理を、次に説明するコントローラ３から供給されるＩＮＴ信号（グリッドのスキャン周期を表す信号）に基づいて行う。
【００４３】
コントローラ３は、上記ＩＮＴ信号など各種タイミング信号を発生させると共に、ドライバ４に対し、グリッドＧ１〜Ｇｍのそれぞれに対応したｍ系統のグリッドデータ、及びアノードＡ１〜Ａｎのそれぞれに対応したｎ系統のアノードデータを供給する。
ここで、コントローラ３が生成するタイミング信号としては、上記ＩＮＴ信号と共に、ＢＫ信号、及びＧＣＰ信号を挙げることができる。
ＢＫ信号は、グリッドＧ１〜Ｇｍの各グリッドＧを順次選択していくことで行われるスキャン動作において、グリッドＧの選択を切り替える周期を表す信号となる。
またＧＣＰ信号は、アノード点灯期間の長さを調整することで行われる輝度調整について、その調整幅の区切りを表す周期信号となる。
【００４４】
コントローラ３が生成したＩＮＴ信号はＣＰＵ２に対して供給される。また本例の場合、当該ＩＮＴ信号は、図のようにフィラメント駆動クロック生成回路５に対しても供給される。
一方、コントローラ３が生成したＢＫ信号及びＧＣＰ信号は、ドライバ４に対して供給される。
【００４５】
ドライバ４には、図示は省略した電源回路にて生成されるグリッド電圧ＶＨＧ（直流電圧）、及びアノード電圧ＶＨＡ（直流電圧）がそれぞれ入力される。
ドライバ４は、コントローラ３から供給されるグリッドＧ１〜Ｇｍのそれぞれに対応するグリッドデータに従ってグリッド電圧ＶＨＧをオン／オフする（スイッチングする）ことで、グリッド信号ｇ１〜ｇｍをそれぞれ生成・出力する。
またドライバ４は、コントローラ３から供給されるアノードＡ１〜Ａｎのそれぞれに対応するアノードデータに従ってアノード電圧ＶＨＡをスイッチングすることで、アノード信号ａ１〜ａｎをそれぞれ生成・出力する。
確認のため述べておくと、グリッド信号ｇ１〜ｇｍは、ＶＦＤ１に形成されたグリッドＧ１〜Ｇｍをそれぞれ駆動するための信号であり、アノード信号ａ１〜ａｎは、ＶＦＤ１に形成されたアノードＡ１〜Ａｎをそれぞれ駆動するための信号である。
【００４６】
フィラメント駆動クロック生成回路５は、フィラメント１ａの駆動信号を生成するにあたって必要となるフィラメント駆動クロックＦ_CLKを生成するための回路となる。
この場合のフィラメント駆動クロック生成回路５は、Ｄフリップフロップによるフリップフロップ５ａを備えて構成される。このフリップフロップ５ａのデータ端子（Ｄ）には直流電圧Ｖｄが入力され、クロック端子（ＣＫ）に対してコントローラ３からのＩＮＴ信号が入力される。
これにより、フリップフロップ５ａの出力端子（Ｑ）、反転出力端子（Ｑバー）に、ＩＮＴ信号の立ち上がりエッジ位置ごとに反転するフィラメント駆動クロックＦ_CLK1、Ｆ_CLK2がそれぞれ得られることになる。
なお、フィラメント駆動クロックＦ_CLKとしてそれぞれ反転関係にあるＦ_CLK1とＦ_CLK2の２種を生成しているのは、後述するように本例ではフィラメント１ａの駆動をいわゆる交番駆動方式により行うフィラメント駆動回路６を備えることに対応させるためである。
【００４７】
図３に、第１の実施の形態のフィラメント駆動クロックＦ_CLKの生成に係るタイミングチャートを示す。
なおこの図３ではグリッド信号ｇ１〜ｇｍ、ＩＮＴ信号、フィラメント駆動クロックＦ_CLK1、及びフィラメント駆動信号Ｅｆの各波形を示している。
【００４８】
先ず、これまでの説明からも理解されるように、１スキャン期間は、グリッド信号ｇ１〜ｇｍを順次オンとする（つまりグリッドＧ１〜Ｇｍを順次選択する）スキャン動作において、グリッド信号ｇ１がオンとなってから再び当該グリッド信号ｇ１がオンとなるまでの期間を指すものとなる。
【００４９】
本実施の形態で用いるＩＮＴ信号は、図示するようにその立ち上がりエッジ位置が１スキャン期間の開始タイミングを表す信号とされる。
上記により説明したように、第１の実施の形態におけるフィラメント駆動クロックＦ_CLK（図中Ｆ_CLK1を参照）は、当該ＩＮＴ信号の立ち上がりエッジ位置ごとに反転する信号として生成されたものとなる。すなわち、１スキャンごとに反転する信号とされたものである。
これに伴い、当該フィラメント駆動クロックＦ_CLKに基づき生成されるフィラメント駆動信号Ｅｆとしても、先の図１にも示したように、１スキャンごとに反転する信号となる。
【００５０】
説明を図２に戻す。
フィラメント駆動クロック生成回路５により生成されたフィラメント駆動クロックＦ_CLK1、Ｆ_CLK2は、フィラメント駆動回路６に供給される。
フィラメント駆動回路６は、これらフィラメント駆動クロックＦ_CLK1、Ｆ_CLK2に基づきフィラメント１ａを交番駆動方式により駆動するように構成されている。
【００５１】
具体的に、フィラメント駆動回路６は、Ｐｃｈ（ｃｈ：チャンネル）ＭＯＳ−ＦＥＴによるスイッチング素子Ｑ１とＮｃｈＭＯＳ−ＦＥＴによるスイッチング素子Ｑ２とを直列接続した第１の直列接続回路と、ＰｃｈＭＯＳ−ＦＥＴによるスイッチング素子Ｑ３とＮｃｈＭＯＳ−ＦＥＴによるスイッチング素子Ｑ４とを直列接続した第２の直列接続回路と、ツェナーダイオードＺＤとを備えて構成される。
【００５２】
図示するようにスイッチング素子Ｑ１のソース及びスイッチング素子Ｑ３のソースは共にフィラメント電圧Ｅ_ｆの正電位側（Ｅ_ｆ＋）に対して接続され、スイッチング素子Ｑ１のドレインはスイッチング素子Ｑ２のドレインに、またスイッチング素子Ｑ３のドレインはスイッチング素子Ｑ４のドレインにそれぞれ接続されている。
また、スイッチング素子Ｑ２のソース及びスイッチング素子Ｑ４のソースは共にフィラメント電圧Ｅ_ｆの負電位側（Ｅ_ｆ−）に対して接続されている。
さらに、スイッチング素子Ｑ１とスイッチング素子Ｑ２の接続点に対し、フィラメント１ａの一方の端部が接続され、スイッチング素子Ｑ３とスイッチング素子Ｑ４の接続点に対しフィラメント１ａの他方の端部が接続される。
【００５３】
ここで、フィラメント電圧Ｅ_ｆは、フィラメント１ａの駆動のために必要とされる所要レベルによる直流電圧とされればよく、その生成手法については特定に限定されるべきものではない。本例において、フィラメント電圧Ｅ_ｆについては、図示は省略した電源回路において生成されたものをフィラメント駆動回路６に入力しているものとする。
【００５４】
ツェナーダイオードＺＤは、そのアノードが接地された上で、カソードがスイッチング素子Ｑ２のソースとスイッチング素子Ｑ４のソースとの接続点（つまりＥ_ｆ−）に対して接続されている。
なお、ツェナーダイオードＺＤは、いわゆる漏れ発光の防止のためにグリッドＧやアノードＡにカットオフバイアス電圧を印加するために設けられたものである（例えば下記参考文献１，２を参照）。
・参考文献１・・・特開平２−１９０８９３号公報
・参考文献２・・・特開２００７−７２３２３号公報
なお、ツェナーダイオードＺＤに代えて抵抗を設けることによっても、上記カットオフバイアス電圧を印加可能である。
【００５５】
フィラメント駆動回路６に供給されたフィラメント駆動クロックＦ_CLK1は、第１の直列接続回路におけるスイッチング素子Ｑ１とスイッチング素子Ｑ２のゲートに対して与えられる。
またフィラメント駆動クロックＦ_CLK2は、第２の直列接続回路におけるスイッチング素子Ｑ３とスイッチング素子Ｑ４のゲートに対して与えられる。
【００５６】
上記構成によるフィラメント駆動回路６において、フィラメント駆動クロックＦ_CLK1がＨレベルとなる期間、つまりはフィラメント駆動クロックＦ_CLK2がＬレベルとなる期間では、スイッチング素子Ｑ２とスイッチング素子Ｑ３の組がオンとなり、スイッチング素子Ｑ１とスイッチング素子Ｑ４の組はオフとなる。この期間では、フィラメント電流がスイッチング素子Ｑ３→フィラメント１ａ→スイッチング素子Ｑ２を介して流される。このときのフィラメント電流を、順方向フィラメント電流と称する。
一方、フィラメント駆動クロックＦ_CLK1がＬレベルとなる期間（Ｆ_CLK2がＨレベルとなる期間）では、逆にスイッチング素子Ｑ２とスイッチング素子Ｑ３の組がオフ、スイッチング素子Ｑ１とスイッチング素子Ｑ４の組がオンとなることで、フィラメント電流はスイッチング素子Ｑ１→フィラメント１ａ→スイッチング素子Ｑ４を介して流される。すなわち、逆方向のフィラメント電流が流れる。
【００５７】
上記のようにフィラメント駆動回路６においては、交互に異なる方向にフィラメント電流を流すことでフィラメント１ａを駆動する（つまり熱電子を放出させる）、いわゆる交番駆動が行われる。
【００５８】
＜２．第２の実施の形態（ＢＫ信号に同期のフィラメント駆動信号）＞
続いて、第２の実施の形態について説明する。
第２の実施の形態は、スキャン動作に伴うグリッドの順次選択の切り替え周期を表す信号にそのエッジ位置を同期させた信号をフィラメント駆動信号Ｅｆとして生成するものである。
具体的には、前述したＢＫ信号の立ち上がり／立ち下がりの何れか一方のエッジ位置に対してそのエッジ位置を同期させた信号を、フィラメント駆動クロックＦ_CLKとして生成するものである。
【００５９】
図４は、第２の実施の形態としてのＶＦＤモジュールの内部構成を示した図である。
なおこの図４をはじめとした以降の説明において、既に説明済みとなった部分と同様となる部分については同一符号を付して説明を省略する。
【００６０】
図４において、第２の実施の形態のＶＦＤモジュールは、第１の実施の形態のＶＦＤモジュールとの比較で、フィラメント駆動クロック生成回路５（フリップフロップ５ａのクロック端子）にＩＮＴ信号ではなくコントローラ３からのＢＫ信号が入力される点が異なる。
【００６１】
図５は、第２の実施の形態のフィラメント駆動クロックＦ_CLKの生成に係るタイミングチャートを示している。
先ず、本例で用いるＢＫ信号は、図のようにその立ち下がりエッジ位置がグリッドＧの選択切り替えタイミングを表す信号とされる。ＢＫ信号のパルス幅は非常に短いものとされ、図のように立ち上がりと立ち下がりのエッジ位置は非常に近接している。
なお確認のため述べておくと、ＢＫ信号のパルス幅は一定である。
【００６２】
先に説明したように、フィラメント駆動クロック生成回路５（フリップフロップ５ａ）によっては、入力信号の立ち上がりエッジ位置ごとに反転する信号がフィラメント駆動クロックＦ_CLKとして生成される。
従って、この場合のフィラメント駆動クロックＦ_CLK1としては、図５に示されるように、ＢＫ信号の立ち上がりエッジ位置ごとに反転する信号が得られ、またこれに伴いフィラメント駆動信号Ｅｆとしても、図のようにＢＫ信号の立ち上がりエッジ位置ごとに反転する波形を有するものとなる。
【００６３】
図６は、第２の実施の形態のフィラメント駆動信号Ｅｆを用いた場合の作用について説明するための図である。
なお図６では図示の都合上、グリッドＧとしてはＧ１〜Ｇ３の３つのみが形成されている（つまりグリッド信号ｇとしてｇ１〜ｇ３のみが存在している）ものとしている。また図６ではアノードＡ１のみに着目し、当該アノードＡ１の駆動信号であるアノード信号ａ１が、図のようにグリッドＧ１選択時＝オン、グリッドＧ２選択時＝オン、グリッドＧ３選択時＝オフとされる（つまりグリッドＧ１におけるアノードＡ１とグリッドＧ２におけるアノードＡ１のみが点灯とされる）場合を例示している。
【００６４】
ここで、点灯対象とされたグリッドＧ１におけるアノードＡ１（奇数番目のグリッドＧにおける点灯対象アノードＡ）、及びグリッドＧ２におけるアノードＡ１（偶数番目のグリッドＧにおける点灯対象のアノードＡ）にそれぞれ着目すると、１スキャン目においては、グリッドＧ１におけるアノードＡ１についてのアノード点灯期間内にてフィラメント駆動信号ＥｆがＨレベルとなる期間が存在している（図中「有」）のに対し、グリッドＧ２におけるアノードＡ１についてのアノード点灯期間内にはフィラメント駆動信号ＥｆがＨレベルとなる期間が存在していない（図中「無」）ことが分かる。
そして、２スキャン目においては、逆にグリッドＧ１におけるアノードＡ１のアノード点灯期間でフィラメント駆動信号ＥｆがＨレベルとなる期間が「無」、グリッドＧ２におけるアノードＡ１のアノード点灯期間内でフィラメント駆動信号ＥｆがＨレベルとなる期間が「有」となり、３スキャン目では、再度関係が入れ替わり、１スキャン目と同様にグリッドＧ１におけるアノードＡ１のアノード点灯期間でフィラメント駆動信号ＥｆがＨレベルとなる期間が「有」、グリッドＧ２におけるアノードＡ１のアノード点灯期間内でフィラメント駆動信号ＥｆがＨレベルとなる期間が「無」となる。
なお図中では、アノード点灯期間内にてフィラメント駆動信号ＥｆがＨレベルとなる期間の有無に関し、グリッドＧ１におけるアノードＡ１の当該期間の有無を丸印により示し、グリッドＧ２におけるアノードＡ１の当該期間の有無は四角印により示している。
【００６５】
このようにＢＫ信号に基づき生成した第２の実施の形態のフィラメント駆動信号Ｅｆによれば、点灯対象のアノードＡについて、そのアノード点灯期間内でフィラメント駆動信号ＥｆがＨレベルとなる期間をスキャンごとに「有」／「無」とする（つまり輝度の低下量をスキャンごとに「Ｎ」／「０」とする）ことができ、従ってアノード点灯期間内でフィラメント駆動信号ＥｆがＨレベルとなることによる輝度の低下に関して、そのスキャンごとのばらつきに第１の実施の形態と同様の規則性を持たせることができる。
このことから、第２の実施の形態によっても表示のちらつきの発生を防止することができる。
【００６６】
なお、上記説明では、フィラメント駆動信号Ｅｆ（フィラメント駆動クロックＦ_CLK）としてＢＫ信号の立ち上がりエッジ位置ごとに反転させる信号を生成するものとしたので、フィラメント駆動信号Ｅｆのエッジ位置はアノード点灯期間の開始タイミングに一致ないものであったが、フィラメント駆動クロックＦ_CLKとしてＢＫ信号の立ち下がりエッジ位置ごとに反転させる信号を生成し、アノード点灯期間の開始タイミングにそのエッジ位置が一致したフィラメント駆動信号Ｅｆを得るようにしても、同様にスキャンごとの輝度のばらつきに規則性をもたせて、表示ちらつきが知覚されないようにできる。
【００６７】
ここで、図６を参照して分かるように、表示ちらつきの発生防止にあたって重要であるのは、アノード点灯期間の開始タイミングに対するフィラメント駆動信号Ｅｆのエッジ位置の差（時間差）が、各スキャン期間において一定（差＝０で一致している場合も含む）であるということである。すなわち、このようにアノード点灯期間の開始タイミングに対するフィラメント駆動信号Ｅｆのエッジ位置の差が各スキャン期間において一定とされていれば、図６又は図１に示したように、「アノード点灯期間内でフィラメント駆動信号ＥｆがＨレベルとなる期間」のスキャンごとのばらつきに規則性をもたせる（つまりスキャンごとの輝度の低下を「Ｎ」／「０」とする）ことができる。
或いは、後の第３の実施の形態で説明するように「アノード点灯期間内でフィラメント駆動信号ＥｆがＨレベルとなる期間」のスキャンごとのばらつきの発生を防止することも可能となるものである。
【００６８】
上記のように「アノード点灯期間の開始タイミングに対するフィラメント駆動信号Ｅｆのエッジ位置の差が各スキャン期間において一定」となるようにするためには、少なくとも１スキャンごとの先頭のアノード点灯期間において、その開始タイミングと、フィラメント駆動信号Ｅｆのエッジ位置との差が一定であるようにすればよい。
フィラメント駆動信号Ｅｆとしては一定周期の信号を生成するのであるから、このように１スキャンごとの先頭アノード点灯期間の開始タイミングに対するエッジ位置の差が一定であるようにすれば、先頭のグリッドＧ（グリッドＧ１）以降の各グリッドＧのアノードＡについても、そのアノード点灯期間の開始タイミングに対するフィラメント駆動信号Ｅｆのエッジ位置の差がスキャンごとに一定となるようにすることができる。
【００６９】
ところで、先の図６（及び図５）においては、グリッドＧの形成数が奇数とされる場合を例示したので、スキャンごとにフィラメント駆動信号Ｅｆの波形が反転した関係となり、それによって奇数番目のグリッドＧにおけるアノードＡの輝度低下量と偶数番目のグリッドＧにおけるアノードＡの輝度低下量がスキャンごとに交互に「Ｎ」／「０」となるようにでき、結果、全アノードＡについて表示ちらつきの発生を防止することができた。
しかしながら、グリッドＧの形成数が偶数とされる場合には、各スキャン期間においてフィラメント駆動信号Ｅｆの波形が同一となってしまい、これに伴い、各スキャン期間において奇数番目のグリッドＧにおけるアノードＡの輝度低下量が「Ｎ」、偶数番目のグリッドＧにおけるアノードＡの輝度低下量が「０」で固定となってしまい、結果、奇数番目のグリッドＧに形成されるアノードＡと偶数番目のグリッドＧに形成されるアノードＡとの間に輝度ムラを生じさせてしまう。すなわち、適正な輝度調整が実現できないものとなってしまう。
【００７０】
そこで、グリッドＧの形成数が偶数とされる場合には、フィラメント駆動クロック生成回路５に入力されるＢＫ信号に対し、ダミーパルスを挿入することで、スキャンごとにフィラメント駆動信号Ｅｆの波形が反転するものとなるようにすればよい。具体的には、ＢＫ信号に対して１スキャンごとに１つ（奇数個）のダミーパルスを挿入すればよいものである。
【００７１】
また、これまでの説明では、ハードウエアによるコントローラ３が存在し、当該コントローラ３が出力するＢＫ信号をフィラメント駆動クロック生成回路５に対して入力するものとしたが、ＶＦＤモジュールとしてはコントローラ３が省略された構成もあり得る。
【００７２】
図７は、ハードウエアによるコントローラ３が省略された第２の実施の形態の変形例としてのＶＦＤモジュールの内部構成を示している。
この場合、コントローラ３の有する機能は、ＣＰＵ１０に対してソフトウエアにより実装されることとなる。このようにコントローラ３が省略された構成は、ＣＰＵ１０として、演算能力が比較的高いものが用いられる場合に採られるものである。
【００７３】
この図７に示す構成では、先の図４や図２にてコントローラ３から出力されていたＢＫ信号及びＧＣＰ信号が、ＣＰＵ１０からドライバ４に対して出力されることになる。
これに対応し、この場合のフィラメント駆動クロック生成回路５には、このようにＣＰＵ１０から出力されるＢＫ信号が入力されることになり、当該ＢＫ信号に基づき、フィラメント駆動クロックＦ_CLK1、Ｆ_CLK2の生成が行われる。
【００７４】
＜３．第３の実施の形態（ＧＣＰ信号に同期のフィラメント駆動信号）＞
続いて、第３の実施の形態について説明する。
第３の実施の形態は、そのエッジ位置によりアノード点灯期間の調整幅の区切りを表す信号にそのエッジ位置を同期させた信号をフィラメント駆動信号Ｅｆとして生成するものである。具体的には、前述したＧＣＰ信号の立ち上がり／立ち下がりの何れか一方のエッジ位置に対してそのエッジ位置を同期させた信号を、フィラメント駆動クロックＦ_CLKとして生成するものである。
【００７５】
図８は、第３の実施の形態としてのＶＦＤモジュールの内部構成を示した図である。
図８において、第３の実施の形態のＶＦＤモジュールは、図４に示した第２の実施の形態のＶＦＤモジュールとの比較で、フィラメント駆動クロック生成回路５（フリップフロップ５ａのクロック端子）にＢＫ信号ではなくＧＣＰ信号がコントローラ３より入力される点が異なる。
【００７６】
図９は、第３の実施の形態のフィラメント駆動クロックＦ_CLKの生成に係るタイミングチャートを示している。
なおこの図９では、グリッドＧ１についてのグリッド信号ｇ１、ＢＫ信号、フィラメント駆動クロックＦ_CLK1、及びフィラメント駆動信号Ｅｆの波形に関して、グリッドＧ１の選択期間における波形のみを主に抽出して示しているが、これら各信号のグリッドＧ１の選択期間以降の波形は、当該グリッドＧ１の選択期間における波形の繰り返しとなる。
【００７７】
先ず前提として、本例では、輝度調整の階調が１６ｂｉｔとされ、これに対応してＧＣＰ信号としては、図のように１つのグリッド選択期間におけるパルス数が１４個とされているものとする。
このようなＧＣＰ信号によれば、当該ＧＣＰ信号が有するエッジ位置のうちから所定のエッジ位置を選択することにより、輝度調整時におけるアノード信号ａのオン期間の幅（ひいてはアノード点灯期間の幅）を所定の刻み（階調）で設定することができる。
【００７８】
図８を参照して分かるように、この場合のフィラメント駆動クロック生成回路５としても、入力信号の立ち上がりエッジ位置ごとに反転する信号をフィラメント駆動クロックＦ_CLKとして出力するようにされている。従ってこの場合のフィラメント駆動クロックＦ_CLK1としては、図９に示されるように、ＧＣＰ信号の立ち上がりエッジ位置ごとに反転する信号が得られるものである。
またこれに伴い、フィラメント駆動信号Ｅｆとしても、図のようにＧＣＰ信号の立ち上がりエッジ位置ごとに反転する波形を有するものとなる。
【００７９】
図１０は、第３の実施の形態のフィラメント駆動信号Ｅｆを用いた場合の作用について説明するための図である。
なお、この図１０でも図示の都合上、先の図６の場合と同様にグリッドＧとしてはＧ１〜Ｇ３の３つのみが形成されている（つまりグリッド信号ｇとしてｇ１〜ｇ３のみが存在している）ものとしている。またこの場合も先の図６と同様、アノードＡ１のみに着目するものとし、当該アノードＡ１の駆動信号であるアノード信号ａ１が図のようにグリッドＧ１選択時＝オン、グリッドＧ２選択時＝オン、グリッドＧ３選択時＝オフとされる例を示している。
【００８０】
ここで、点灯対象とされたアノードＡ（この図の例ではグリッドＧ１におけるアノードＡ１及びグリッドＧ２におけるアノードＡ１）に着目すると、それらのアノードＡのアノード点灯期間では、その開始タイミングに対してフィラメント駆動信号Ｅｆの立ち上がりエッジ位置が一致し、終了タイミングに対してはフィラメント駆動信号Ｅｆの立ち下がりエッジ位置が一致するものとなることが分かる。これは、フィラメント駆動信号Ｅｆの生成元となるＧＣＰ信号が、前述のようにアノード信号ａのオン期間の幅を設定するための信号であることによる。
【００８１】
このことからも理解されるように、第３の実施の形態によっては、全スキャン期間において、全てのアノードＡに関し、「アノード点灯期間内でフィラメント駆動信号ＥｆがＨレベルとなる期間の長さ」が一定となるようにすることができる。すなわち、全てのアノードＡに関して、「アノード点灯期間内でフィラメント駆動信号ＥｆがＨレベルとなる期間の長さ」のスキャンごとのばらつきの発生を完全に防止（スキャンごとの輝度のばらつきの自体を完全に防止）でき、結果、表示ちらつきの発生を防止できるものである。
なおこのことは、第３の実施の形態によれば、グリッドのスキャン周期が比較的低く設定された場合（例えば６０Ｈｚなど）であっても表示ちらつきが知覚されないようにできるということを意味する。
【００８２】
ここで、上記では、ＧＣＰ信号として１グリッド選択期間ごとのパルス数が偶数個（１４個）とされる信号を用いたので、フィラメント駆動信号Ｅｆの１グリッド選択期間でのパルス数も偶数個となり、これに伴い各グリッド選択期間にてフィラメント駆動信号Ｅｆの波形が同一となって、結果、図１０のように「アノード点灯期間内でフィラメント駆動信号ＥｆがＨレベルとなる期間の長さ」のスキャンごとのばらつきの発生が完全に防止されるようにしたが、第３の実施の形態としても、先の第２の実施の形態の場合と同様の考えに基づき、１グリッド選択期間ごとのフィラメント駆動信号Ｅｆのパルス数を奇数個として１グリッド選択期間ごとにフィラメント駆動信号Ｅｆの波形が反転するようにし、それにより、スキャンごとの輝度のばらつきに規則性をもたせるようにして表示ちらつきが知覚されないようにすることも可能である。
【００８３】
図１１は、１グリッド選択期間ごとのパルス数が奇数となるフィラメント駆動信号Ｅｆを生成する場合に備えるべきフィラメント駆動クロック生成回路１１の構成例を示している。
１グリッド選択期間ごとのパルス数が奇数となるフィラメント駆動信号Ｅｆを生成するための手法としては、ＧＣＰ信号とＢＫ信号との論理和（ＯＲ）をとる手法を挙げることができる。
この手法に対応し、この図に示すフィラメント駆動クロック生成回路１１では、図のようにＧＣＰ信号とＢＫ信号とを入力するＯＲゲート回路１１ａが備えられた上で、当該ＯＲゲート回路１１ａの出力をクロック端子に入力するフリップフロップ５ａが備えられる。
【００８４】
図１２は、図１１に示すフィラメント駆動クロック生成回路１１により生成されるフィラメント駆動クロックＦ_CLKについて説明するための図である。
なおこの図１２においてはグリッド信号ｇ１、ＢＫ信号、ＧＣＰ信号の波形も併せて示している。
ここで本例の場合、ＢＫ信号としては、図のようにその立ち下がりタイミングが１グリッド選択期間の開始タイミングより僅かに前方となる信号を用いる。
【００８５】
この図１２を参照して分かるように、ＧＣＰ信号とＢＫ信号との論理和に基づきフィラメント駆動クロックＦ_CLK1を生成するものとすれば、当該フィラメント駆動クロックＦ_CLK1としては、図のように１グリッド選択期間内でのパルス数が奇数となり且つ、１グリッド選択期間ごとにその波形が反転する信号が得られるものとなる。
【００８６】
このようなフィラメント駆動クロックＦ_CLK1を用いれば、１グリッド選択期間ごとにフィラメント駆動信号Ｅｆの波形が反転することで、先の図６の場合と同様に、奇数番目のグリッドＧにおけるアノードＡのアノード点灯期間でフィラメント駆動信号ＥｆがＨレベルとなる期間が「有」、偶数番目のグリッドＧにおけるアノードＡのアノード点灯期間内でフィラメント駆動信号ＥｆがＨレベルとなる期間が「無」となるようにするなど、奇数番目のグリッドＧにおけるアノードＡの輝度と偶数番目のグリッドＧにおけるアノードＡの輝度とに所定の「明」「暗」を与えることができる。
そして、この場合もグリッドＧの形成数が奇数とされていれば、このような奇数番目のグリッドＧと偶数番目のグリッドＧの輝度の「明」「暗」の関係がスキャンごとに逆転されるようにすることができ、結果、第２の実施の形態の場合と同様に、スキャンごとの輝度のばらつきに規則性をもたせることができる。つまりその結果、表示ちらつきが知覚されてしまうことを防止できる。
なお、この場合もグリッドＧの形成数が偶数とされる場合には、第２の実施の形態の場合と同様、ＢＫ信号に対する１スキャンごとのダミーパルスの挿入によりフィラメント駆動信号Ｅｆの波形が１スキャンごとに反転するように調整すればよい。
【００８７】
ところで、先の図１０等を参照して分かるように、第３の実施の形態で用いるＧＣＰ信号は、グリッド信号ｇやアノード信号ａと比較して周波数の高い信号となる。
このように比較的周波数の高い信号に基づきフィラメント駆動信号Ｅｆを生成する第３の実施の形態では、その分、消費電力のロスが第１、第２の実施の形態との比較で大となる傾向となる。具体的に、消費電力のロスは、第１の実施の形態＜第２の実施の形態＜第３の実施の形態の順で大となる。
このことは、換言すれば、第３、第２、第１の実施の形態の順で消費電力のロスを少なくできるということを意味するものであり、従って消費電力の削減の面では、最も周波数の低いフィラメント駆動信号Ｅｆを生成する第１の実施の形態が最も有利となる。
【００８８】
なお、先の第２の実施の形態の変形例として説明したように、ＢＫ信号やＧＣＰ信号を出力するコントローラ３は省略される場合もある。
図１３は、ハードウエアによるコントローラ３が省略された第３の実施の形態の変形例としてのＶＦＤモジュールの内部構成を示しているが、この場合も、コントローラ３の有する機能はＣＰＵ１０に対してソフトウエアにより実装されることとなり、ＢＫ信号及びＧＣＰ信号は当該ＣＰＵ１０からドライバ４に対して出力される。
これに対応し、この場合のフィラメント駆動クロック生成回路５には、図のようにＣＰＵ１０から出力されるＧＣＰ信号が入力され、当該ＧＣＰ信号に基づきフィラメント駆動クロックＦ_CLK1、Ｆ_CLK2の生成が行われることになる。
【００８９】
＜４．変形例＞
以上、本発明の各実施の形態について説明してきたが、本発明はこれまでで説明した具体例に限定されるべきものではない。
例えばこれまでの説明では、フィラメント１ａを交番駆動するにあたって、スイッチング素子Ｑ１〜Ｑ４によるスイッチング回路を形成するものとしたが、フィラメント１ａの交番駆動は、例えば図１４に示すような構成によっても実現できる。
【００９０】
図１４に示す構成においては、フィラメント駆動信号（駆動電圧）Ｅｆの生成にあたり、フィラメント駆動クロックＦ_CLK1に基づき一次側のスイッチング回路がスイッチング動作を行うＤＣ／ＤＣコンバータが形成される。具体的には、図中の入力側コンデンサＣｉ、スイッチング素子Ｑ５、トランスＴＲ、整流ダイオードＤｏ１、整流ダイオードＤｏ２、出力側コンデンサＣｏ１、出力側コンデンサＣｏ２、及びツェナーダイオードＺＤを有するＤＣ／ＤＣコンバータである。
【００９１】
当該ＤＣ／ＤＣコンバータにおいて、入力側コンデンサＣｉはその正極端子が入力電圧Ｖｃｃと接続され、負極端子は図のように接地されている。そして、当該入力側コンデンサＣｉと入力電圧Ｖｃｃとの接続点とアースとの間に、トランスＴＲが有する一次巻線Ｎ１とスイッチング素子Ｑ５との直列接続回路が挿入されている。
スイッチング素子Ｑ５はＮｃｈＭＯＳ−ＦＥＴとされ、そのドレインが一次巻線Ｎ１と接続され、ソースが接地されている。
図のようにスイッチング素子Ｑ５のゲートにはフィラメント駆動クロックＦ_CLK1が与えられ、これにより一次巻線Ｎ１には、フィラメント駆動クロックＦ_CLK1に従ってスイッチングされた一次側電流が流れる。
【００９２】
トランスＴＲにおいては、一次巻線Ｎ１に上記一次側電流が流れることに応じ、その二次側に巻回された巻線に対し交番電圧が生じる。
この場合、トランスＴＲの二次側に対しては、図のように二次巻線Ｎ２と二次巻線Ｎ２’とが巻回されている。
【００９３】
二次巻線Ｎ２に対しては、整流ダイオードＤｏ１と出力側コンデンサＣｏ１とによる第１の整流平滑回路と、整流ダイオードＤｏ２と出力側コンデンサＣｏ２とによる第２の整流平滑回路とが形成されている。
具体的に、二次巻線Ｎ２は、その一方の端部が整流ダイオードＤｏ１のアノードに接続され、他方の端部が接地されている。整流ダイオードＤｏ１のカソードは出力側コンデンサＣｏ１の正極端子と接続され、当該出力側コンデンサＣｏ１の負極端子は接地されている。
また、二次巻線Ｎ２には中間タップが施され、当該中間タップに対して整流ダイオードＤｏ２のアノードが接続されている。そして、整流ダイオードＤｏ２のカソードは出力側コンデンサＣｏ２の正極端子と接続され、当該出力側コンデンサＣｏ２の負極端子は接地されている。
【００９４】
ここで、二次巻線Ｎ２における上記一方の端部から上記中間タップまでの巻線部を第１巻線部、残りの巻線部を第２巻線部とすると、上記第１の整流平滑回路は、上記第１巻線部に生じる交番電圧に基づく整流平滑動作を行い、それによって平滑コンデンサＣｏ１の両端に第１の直流出力電圧を生成する。この第１の直流出力電圧は、アノード電圧ＶＨＡとしてドライバ４に供給される。
また、上記第２の整流平滑回路は、上記第２巻線部に生じる交番電圧に基づく整流平滑動作を行い、それによって平滑コンデンサＣｏ２の両端に第２の直流出力電圧を生成する。この第２の直流出力電圧はグリッド電圧ＶＨＧとしてドライバ４に供給される。
【００９５】
また、二次巻線Ｎ２’は、その一方の端部がＶＦＤ１内に形成されたフィラメント１ａの一方の端部に接続され、その他方の端部が当該フィラメント１ａの他方の端部に対して接続されている。
この二次巻線Ｎ２’としても中間タップが施され、当該中間タップは、図のようにツェナーダイオードＺＤ（カソード→アノード）を介して接地されている。なお、ツェナーダイオードＺＤによる作用は先の第１の実施の形態で説明したものと同様である。
このような構成により、フィラメント１ａを、フィラメント駆動クロックＦ_CLK1に応じた周期で交番駆動することができる。具体的に、フィラメント駆動クロックＦ_CLK1がＨレベルとなる期間には二次巻線Ｎ２’において上記他方の端部側から上記一方の端部側へと流れる電流（順方向電流：図中「＋Ｅｆ」に対応）をフィラメント１ａに対して流すことができ、一方、フィラメント駆動クロックＦ_CLK1がＬレベルとなる期間には二次巻線Ｎ２’において上記一方の端部側から上記他方の端部側へと流れる電流（逆方向電流：図中「−Ｅｆ」に対応）をフィラメント１ａに対して流すことができるものである。
【００９６】
ここで、上記により説明したＤＣ／ＤＣコンバータは、ＶＦＤモジュールの電源回路部を構成するものとなるが、図１４に示したＤＣ／ＤＣコンバータの構成によれば、フィラメント駆動信号Ｅｆの生成のための電源回路とアノード電圧ＶＨＡとグリッド電圧ＶＨＧの生成のための電源回路とを１つに共通化できるという利点がある。
【符号の説明】
【００９７】
１  ＶＦＤ、１ａ  フィラメント、Ａ１〜Ａｎ  アノード、Ｇ１〜Ｇｍ  グリッド、ａ１〜ａｎ  アノード信号、ｇ１〜ｇｍ  グリッド信号、２,１０  ＣＰＵ、３  コントローラ、４  ドライバ、５,１１  フィラメント駆動クロック生成回路、５ａ  フリップフロップ、６  フィラメント駆動回路、Ｑ１〜Ｑ５  スイッチング素子、１１ａ  ＯＲゲート回路
【図１】
0005515068.tif 000002
【図２】
0005515068.tif 000003
【図３】
0005515068.tif 000004
【図４】
0005515068.tif 000005
【図５】
0005515068.tif 000006
【図６】
0005515068.tif 000007
【図７】
0005515068.tif 000008
【図８】
0005515068.tif 000009
【図９】
0005515068.tif 000010
【図１０】
0005515068.tif 000011
【図１１】
0005515068.tif 000012
【図１２】
0005515068.tif 000013
【図１３】
0005515068.tif 000014
【図１４】
0005515068.tif 000015
【図１５】
0005515068.tif 000016
【図１６】
0005515068.tif 000017
【図１７】
0005515068.tif 000018
【図１８】
0005515068.tif 000019