(57)【特許請求の範囲】
【請求項１】
回路パターンが形成されたコア層にソルダーレジストを積層してソルダーレジスト層を形成する段階と、
ソルダーレジスト層の上面にシード層を形成する段階と、
シード層の上面にドライフィルムを積層してドライフィルム層を形成する段階と、
ソルダーレジスト層、シード層及びドライフィルム層を同時に加工して前記回路パターンまで到達するホールを形成する段階と、
前記ホールに銅充填メッキを行い、シード層及びドライフィルム層を除去して銅ポストバンプを形成する段階と、
を含む微細ピッチバンプを備えた基板製造方法。
【請求項２】
前記ソルダーレジスト層、シード層及びドライフィルム層に形成されたホールの幅が互いに同一であるようにホールを形成することを特徴とする請求項１に記載の微細ピッチバンプを備えた基板製造方法。
【請求項３】
前記回路パターンは、コア層の上面または下面に形成されることを特徴とする請求項２に記載の微細ピッチバンプを備えた基板製造方法。
【請求項４】
前記ソルダーレジストは、コア層の上面または下面に積層されることを特徴とする請求項３に記載の微細ピッチバンプを備えた基板製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細ピッチバンプを備えた基板及びその製造方法に関し、より詳細には、基板の製造時、積層されたソルダーレジスト（ＳＲ）層とドライフィルム（ＤＦ）層に同一のサイズのホールを同時に加工して銅ポストバンプの整合度を向上させ、これにより、バンプの微細ピッチを形成できるようにするための微細ピッチバンプを備えた基板及びその製造方法に関する。
【背景技術】
【０００２】
電子機器の高性能化及び小型化の傾向により、半導体チップの端子数は著しく増加しており、これにより、信号伝達速度を向上させるために、パッケージ（Ｐａｃｋａｇｅ）基板が薄型化されている。
【０００３】
これにより、基板とチップとを連結するバンプピッチ（Ｂｕｍｐ  Ｐｉｔｃｈ）も微細化されており、これに応える技術として、銅ポストバンピング（Ｃｕ  Ｐｏｓｔ  Ｂｕｍｐｉｎｇ）の技術開発が行われている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−１０６３３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従って、本発明は上述の問題点を解決するために導き出されたものであり、基板の製造時、ソルダーレジスト層とドライフィルム層に同時にホールを加工し、バンプのピッチを微細化できる技術である銅ポストバンピング（Ｃｕ  Ｐｏｓｔ  Ｂｕｍｐｉｎｇ）技術を利用して微細ピッチバンプを形成するようにした、微細ピッチバンプを備えた基板及びその製造方法を提供することをその目的とする。
【課題を解決するための手段】
【０００６】
前記目的を果たすための本発明の実施形態による微細ピッチバンプを備えた基板製造方法は、回路パターンが形成されたコア層にソルダーレジストを積層してソルダーレジスト層を形成する段階と、ソルダーレジスト層の上面にシード層（Ｓｅｅｄ  Ｌａｙｅｒ）を形成する段階と、シード層の上面にドライフィルムを積層してドライフィルム層を形成する段階と、ソルダーレジスト層、シード層及びドライフィルム層を同時に加工してホールを形成する段階と、前記ホールに銅充填メッキを行い、シード層及びドライフィルム層を除去して銅ポストバンプを形成する段階と、を含むことができる。
【０００７】
ここで、前記ソルダーレジスト層、シード層及びドライフィルム層に形成されたホールの幅が互いに同一であるようにホールを形成することが好ましい。
【０００８】
また、前記回路パターンは、コア層の上面または下面に形成されることが好ましい。
さらに、前記ソルダーレジストは、コア層の上面または下面に積層されることが好ましい。
【０００９】
本発明の実施形態による微細ピッチバンプを備えた基板は、回路パターンが形成されたコア層と、コア層の上面または下面に積層されたソルダーレジスト層と、前記ソルダーレジスト層の上面に形成されたシード層と、前記シード層の上面に形成されたドライフィルム層と、前記ソルダーレジスト層、シード層及びドライフィルム層を貫通するホールと、前記ホールに銅充填メッキによって形成される銅ポストバンプと、を含むことができる。
【００１０】
ここで、前記ソルダーレジスト層、シード層及びドライフィルム層に形成されたホールの幅が互いに同一であるようにホールを形成することが好ましい。
【００１１】
また、前記回路パターンは、コア層の上面または下面に形成されることが好ましい。
【００１２】
さらに、前記ソルダーレジスト層は、コア層の上面または下面に積層されることが好ましい。
【発明の効果】
【００１３】
本発明の微細ピッチバンプを備えた基板及びその製造方法は、ソルダーレジスト層とドライフィルム層に同一のサイズのホールを同時に加工するため、銅ポストバンプの整合度を向上させることができ、これにより、バンプの微細ピッチの形成を実現できるという効果を期待することができる。
【００１４】
また、本発明は、バンプダイのサイズが従来より小さくなるため、微細ピッチバンプを形成することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明による微細ピッチバンプを備えた基板の製造工程を順次に示す断面図である。
【図２】本発明による微細ピッチバンプを備えた基板の製造工程を順次に示す断面図である。
【図３】本発明による微細ピッチバンプを備えた基板の製造工程を順次に示す断面図である。
【図４】本発明による微細ピッチバンプを備えた基板の製造工程を順次に示す断面図である。
【図５】本発明による微細ピッチバンプを備えた基板の製造工程を順次に示す断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態を微細ピッチバンプを備えた基板の図面を参照して詳細に説明する。以下で紹介される実施形態は、当業者に本発明の思想を十分に伝達するための例として提供するものである。従って、本発明は以下で説明される実施形態に限定されず、他の形態に具体化されることもできる。そして、図面において、装置の大きさ及び厚さなどは便宜のために誇張されて表現されることもできる。明細書の全体における同一の参照番号は同一の構成要素を示す。
【００１７】
図１から図５は本発明による微細ピッチバンプを備えた基板の製造工程を順次に示す図面である。
【００１８】
図示したように、微細ピッチバンプを備えた基板１００は、コア層１１０と、ソルダーレジスト層１５０と、シード層１７０と、ドライフィルム（Ｄｒｙ  Ｆｉｌｍ：ＤＦ）層１９０と、ホール２１０と、銅ポストバンプ２３０と、を含む。
【００１９】
より詳細に説明すると、コア層１１０の上面には回路パターン１３０が形成されることができる。
【００２０】
ここで、回路パターン１３０はコア層１１０の上面または下面に形成されることができる。
【００２１】
ソルダーレジスト層１５０は、コア層１１０の上面または下面に積層されることができる。
【００２２】
シード層１７０はソルダーレジスト層１５０の上面に形成されることができる。
【００２３】
ドライフィルム層１９０は、シード層１７０の上面に形成されることができる。
【００２４】
ホール２１０は、ソルダーレジスト層１５０、シード層１７０及びドライフィルム層１９０を貫通するように形成されることができる。
【００２５】
ここで、ソルダーレジスト層１５０、シード層１７０及びドライフィルム層１９０に形成されたホールの幅は、互いに同一であるように形成されることができる。ソルダーレジスト層とドライフィルム層に形成されたホールのサイズが同一であるため、後で一体形態のポストバンプを形成することができる。
【００２６】
銅ポストバンプ２３０は、ホール２１０に銅充填メッキを行うことにより形成されることができる。
【００２７】
ここで、銅ポストバンプ２３０は、ソルダーレジスト層１５０、シード層１７０及びドライフィルム層１９０に同一の幅を有するように形成された貫通ホールに銅充填メッキを行うことにより形成されるため、一体形態に形成されることができ、これにより、バンプダイのサイズが従来より小さくなるという効果を期待することができる。また、バンプダイのサイズが縮小されることにより、微細ピッチバンプが形成されることができる。
【００２８】
以下、図示していないが、微細ピッチバンプを備えた基板の製造方法を説明する。
【００２９】
微細ピッチバンプを備えた基板１００の製造方法は、まず、回路パターン１３０が形成されたコア層１１０にソルダーレジストを積層して、ソルダーレジスト層１５０を形成することができる。
【００３０】
ここで、回路パターン１３０はコア層１１０の上面または下面に形成されることができる。
【００３１】
次に、ソルダーレジスト層１５０の上面にシード層（Ｓｅｅｄ  Ｌａｙｅｒ）１７０を形成することができる。
【００３２】
その後、シード層１７０の上面にドライフィルムを積層して、ドライフィルム層１９０を形成することができる。
【００３３】
ソルダーレジスト層１５０、シード層１７０及びドライフィルム層１９０を同時に加工して、ホール２１０を形成することができる。
【００３４】
ここで、ソルダーレジスト層１５０は、コア層１１０の上面または下面に積層されることができる。
【００３５】
次に、ホール２１０に銅充填メッキを行い、シード層１７０及びドライフィルム層１９０を除去して、銅ポストバンプ２３０を形成することができる。
【００３６】
ここで、ソルダーレジスト層１５０、シード層１７０及びドライフィルム層１９０に形成されたホール２１０の幅は、互いに同一であるように形成されることができる。
【００３７】
また、ホール２１０の両側面に形成されたシード層１７０とドライフィルム層１９０とを、一般的に公知された技術によって除去することができる。
【００３８】
上述した本発明の技術によると、バンプダイのサイズが従来より小さくなることにより、微細ピッチバンプを形成することができるという効果を期待することができる。
【００３９】
また、本発明は、ソルダーレジスト層とドライフィルム層に形成されたホールのサイズが同一であるため、一体形態のポストバンプを形成することができる。
【００４０】
以上で説明した本発明の好ましい実施形態は例示の目的のために開示されたものであり、本発明が属する技術分野において通常の知識を有するものにおいて、本発明の技術的思想を外れない範囲内で様々な置換、変形及び変更が可能であり、このような置換、変形及び変更などは添付の特許請求範囲に属するとするべきであろう。
【符号の説明】
【００４１】
１００  基板
１１０  コア層
１３０  回路パターン
１５０  ソルダーレジスト層
１７０  シード層
１９０  ドライフィルム層
２１０  ホール
【図１】
0005558432.tif 000002
【図２】
0005558432.tif 000003
【図３】
0005558432.tif 000004
【図４】
0005558432.tif 000005
【図５】
0005558432.tif 000006