(57)【特許請求の範囲】
【請求項１】
一方側の第１面に第１チップ電極を有し、他方側の第２面に第２チップ電極を有するチップと、
前記チップの側周に配される導電性の導電性フレームと、前記チップの前記他方側において前記第２チップ電極と前記導電性フレームとを電気的に接続する再配線と、
前記導電性フレームと前記チップの側周との間に設けられる絶縁側部と、
を備えることを特徴とする半導体装置。
【請求項２】
前記導電性フレーム、及び前記再配線を介して、前記一方側から前記第２チップ電極への電気接続が可能であることを特徴とする請求項１記載の半導体装置。
【請求項３】
半導体パッケージ装置であって、
前記チップに第３チップ電極が形成され、
前記チップの前記他方側において前記第２チップ電極と前記導電性フレームとを電気的に接続する再配線と
前記第２チップ電極の再配線と前記第３チップ電極の再配線との間に設けられる絶縁部と、を備え、
前記第１乃至第３チップ電極はそれぞれソース、ゲート、ドレインのいずれかであり、
前記一方側から、前記第１乃至第３チップ電極への電気接続が可能であることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記チップの前記一方側において前記第１チップ電極と電気的に接続され第１の外部電極を構成する第１再配線電極と、
前記チップの前記一方側において前記導電性フレームと電気的に接続され第２の外部電極を構成する第２再配線電極と、
前記チップの前記一方側において複数の前記再配線電極を互いに絶縁する電極絶縁部と、を備え、
前記第１再配線電極部を介して、前記一方側から前記第１チップ電極への電気接続が可能であるとともに、
前記第２再配線電極部、前記導電性フレーム、及び前記再配線を介して、前記一方側から前記第２チップ電極への電気接続が可能であることを特徴とする請求項１記載の半導体装置。
【請求項５】
半導体パッケージ装置であって、
前記チップの前記第１の面に第３チップ電極が形成され、
前記チップの前記一方側において前記第３チップ電極と電気的に接続され第３の外部電極を構成する第３再配線電極と、を備え、
前記第１乃至第３チップ電極はそれぞれソース、ゲート、ドレインのいずれかであり、
前記一方側から、前記第１乃至第３チップ電極への電気接続が可能であることを特徴とする請求項３記載の半導体装置。
【請求項６】
前記再配線はめっき膜で形成されることを特徴とする請求項１乃至４のいずれか記載の半導体装置。
【請求項７】
前記チップの前記他方側の面に前記第２電極と電気接続される導電部材が設けられ、
前記再配線は前記導電部材の前記他方側の表面に形成され、
前記導電性フレームと前記第２チップ電極とは前記再配線と前記導電部材とを介して電気的に接続されることを特徴とする請求項１乃至５のいずれか記載の半導体装置。
【請求項８】
チップ配置用の開口を有する導電性フレームを基材上に仮固定し、
前記開口に、一方側の第１面に第１チップ電極を有すると共にと他方側の第２面に第２チップ電極を有するチップを配置し、
前記開口と前記チップの側部の間を封止する絶縁側壁を形成し、
前記チップの前記第２の面側にめっき膜を形成して前記チップの他方側の第２面の電極と前記導電性フレームを電気的に接続する再配線を形成し、
前記再配線、前記導電性フレームを介して、前記一方側から前記第２チップ電極に電気接続可能とする、ことを特徴とする半導体装置の製造方法。
【請求項９】
前記再配線を形成した後、前記基材を剥離し、
前記絶縁側壁と前記導電性フレームと前記チップとが一体になった擬似ウェハを反転し、
前記チップの第１面側において、前記チップの第１面側に設けられた前記チップの電極上にめっき膜を形成して前記第１チップ電極と電気接続されて外部電極を構成する第１再配線電極を形成し、
前記導電性フレームの前記一方側の表面にめっき膜を形成して、前記第２チップ電極と電気接続されて外部電極を構成する第２再配線電極を形成し、前記再配線、前記導電性フレーム及び前記第２再配線電極を介して、前記一方側から前記第２チップ電極に電気接続可能とする、ことを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
複数のチップをそれぞれ収容する複数の開口を有する導電性フレームを用い、前記仮固定、前記チップ配置、前記絶縁側部の形成、前記再配線の形成、前記剥離、前記反転、前記再配線電極の形成、を行って複数の半導体装置を形成した後に、個片化することを特徴とする請求項９記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体チップ及びパワーモジュールの分野に関し、半導体チップの表裏にＧ：Ｇａｔｅ、Ｓ：Ｓｏｕｒｃｅ、Ｄ：Ｄｒａｉｎと呼ばれる電極を有する多ピンのＩＧＢＴ(Insulated Gate Bipolar Transistor)や、整流機能を持ち表裏に電極を有する２ピンのダイオード等のパワー半導体が用いられる。
【０００３】
ＩＧＢＴ等のパワー半導体チップをパッケージ化したＴＯ（Transistor Outline）やＳＩＰ（Single Inline Package）及びダイオード、これら半導体チップを封止したパワーモジュールは、民生機器用途のＤＣ−ＤＣコンバータや、車載・エアコン用途等のインバータ向け、電車や新幹線といった乗り物や送配電等多くの製品に適用され、その適用範囲と市場規模は増加している。
【０００４】
一般に製品化されているＴＯやＳＩＰ等の挿入型パワートランジスタは、リードフレームに半導体チップを実装し、ワイヤボンディングにてチップ表面の電極から他のリードフレームへ接続して樹脂封止されたパッケージであり、また、パワーモジュールは、モジュール内部に複数個のＩＧＢＴ及びダイオードがＣＯＢ(Chip On Board)実装され、ワイヤボンディング接続された後に絶縁及び保護用途のゲル封止材で保護されている。このような構成のパワーモジュールは、筐体内に実装基板（セラミック基板上にＣｕ等の金属材料で配線パターンを形成したもの）が設置されている。その実装基板上の所定のパターン箇所に、はんだ等の接続材料を用いてＩＧＢＴチップ及びダイオードチップをダイマウント接続し、Ａｌを代表とするワイヤボンディングにより配線接続を行うことが一般的である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００６−５１４７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ワイヤボンディングにより配線接続を行う上記技術では、接続信頼性や実装性の向上が困難である。
【０００７】
実施形態では、接続信頼性及び実装性の高い半導体装置及び半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００８】
一実施形態にかかる半導体装置は、一方側の第１面に第１チップ電極を有し、他方側の第２面に第２チップ電極を有するチップと、前記チップの側周に配される導電性の導電性フレームと、前記導電性フレームと前記チップの側周との間に設けられる絶縁側部と、前記チップの前記他方側において前記第２チップ電極と前記導電性フレームとを電気的に接続する再配線と、を備えることを特徴とする。
【０００９】
他の実施形態にかかる半導体装置の製造方法は、チップ配置用の開口を有する導電性フレームを基材上に仮固定し、前記開口に、両面に電極を有するチップを配置し、前記開口と前記チップ側部の間を封止する絶縁側壁を形成し、前記チップの前記第２の面側にめっき膜を形成して前記チップの他方側の第２面の電極と前記導電性フレームを電気的に接続する再配線を形成し、前記仮固定された基材を剥離し、前記絶縁側壁と前記導電性フレームと前記チップとが一体になった擬似ウェハを反転し、前記チップの第１面側において、前記第１面に設けられた前記チップの電極上、及び前記導電性フレームの前記一方側表面に、めっき膜を形成して、前記両面の電極にそれぞれ接続される外部電極を構成する第２再配線電極を形成し、前記再配線、前記導電性フレーム及び前記第２再配線電極を介して、前記一方側から前記第２チップ電極に電気接続可能とすることを特徴とする。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態にかかる半導体パッケージの断面図。
【図２】同半導体パッケージの平面図。
【図３】同半導体パッケージの下面図。
【図４】同半導体パッケージにおける半導体チップの断面図。
【図５】同半導体チップの平面図。
【図６】同半導体チップの下面図。
【図７】同半導体パッケージの基板実装状態における電流の流れを示す説明図。
【図８】同半導体パッケージの基板実装状態における放熱経路を示す説明図。
【図９Ａ】同半導体パッケージの組み立てプロセスの説明図。
【図９Ｂ】同半導体パッケージの組み立てプロセスの説明図。
【図１０Ａ】同半導体パッケージの組み立てプロセスの説明図。
【図１０Ｂ】同半導体パッケージの組み立てプロセスの説明図。
【図１１】同半導体パッケージの組み立てプロセスの説明図。
【図１２】同半導体パッケージの導電性フレームの厚さ条件を示す説明図。
【図１３Ａ】同半導体パッケージの組み立てプロセスにおける樹脂封止工程の詳細説明図。
【図１３Ｂ】同半導体パッケージの組み立てプロセスにおける樹脂封止工程の詳細説明図。
【図１３Ｃ】同半導体パッケージの組み立てプロセスにおける樹脂封止工程の詳細説明図。
【図１３Ｄ】同半導体パッケージの組み立てプロセスにおける樹脂封止工程の詳細説明図。
【図１３Ｅ】同半導体パッケージの組み立てプロセスにおける樹脂封止工程の詳細説明図。
【図１４】第２実施形態にかかる半導体パッケージの断面図。
【図１５】同半導体パッケージの平面図。
【図１６】第３実施形態にかかる半導体パッケージの断面図。
【図１７】同半導体パッケージの平面図。
【図１８】第４実施形態にかかる半導体パッケージの側面図。
【図１９】同半導体パッケージの製造工程を示す説明図。
【図２０】他の実施形態にかかる半導体パッケージの側面図。
【図２１】他の実施形態にかかる半導体パッケージの側面図。
【図２２】他の実施形態にかかる半導体パッケージの断面図。
【図２３】第５実施形態にかかる半導体パッケージの基板実装状態を示す断面図。
【図２４】同半導体パッケージの平面図。
【図２５】同半導体パッケージの下面図。
【図２６】同半導体パッケージの製造方法を示す説明図。
【図２７】同半導体パッケージの製造方法を示す説明図。
【図２８】同半導体パッケージの製造方法を示す説明図。
【発明を実施するための形態】
【００１１】
［第１実施形態］
以下、一実施形態にかかる半導体パッケージ（半導体装置）１及びその製造方法について、図１乃至図１３を参照して説明する。なお、各図においては適宜構成を拡大、縮小、または省略して概略的に示す。
【００１２】
図１は本実施形態にかかる半導体パッケージ１の断面図、図２は平面図、図３は下面図をそれぞれ概略的に示す。半導体パッケージ１は、両面にそれぞれ電極を有する半導体チップ１０と、半導体チップ１０を囲む導電性フレーム１６と、半導体チップ１０と導電性フレーム１６との間に設けられる絶縁側部１５と、半導体チップ１０の裏面側にめっきにより形成される再配線１７と、半導体チップ１０の表面側にめっきにより形成され外部電極を構成する複数の再配線電極１８，１９，２０と、半導体チップ１０の表面側において、チップ電極１２，１３、導電性フレーム１６、再配線電極１８，１９，２０の間絶縁する電極絶縁部２１ａ〜２１ｅと、半導体パッケージ１の裏面側を覆う絶縁膜２４と、を備えている。
【００１３】
図４乃至図６に示す半導体チップ１０は例えばＩＧＢＴ半導体チップ１０であり、少なくとも３つの電極１２，１３，１４と、これらを絶縁する絶縁部１１とを有する半導体チップ１０である。ここでは図５に示すように、半導体チップ１０表側にＧ：Ｇａｔｅ、Ｓ：Ｓｏｕｒｃｅが設けられ、図６に示すように半導体チップ１０の裏面にはＤ：Ｄｒａｉｎが設けられている。なおこの実施形態では温度モニタや電圧モニタ機能に必要な電極は省略した単純系として示す。この実施形態では表面のソース電極が第１チップ電極１２、裏面のドレイン電極が第２チップ電極１４、表面のゲート電極が第３チップ電極１３となる。
【００１４】
導電性フレーム１６は例えばＣｕ材等の導電性材料からなり、半導体チップ１０側面を覆う絶縁側部１５の外側に接して、絶縁側部１５の外周を囲んでいる。後述する製造工程において複数の矩形の開口１６ａを有する導電性フレーム１６を用い、複数の開口１６ａにそれぞれ半導体チップ１０が配置され、パッケージ化した後に個片化される。一つの半導体パッケージ１の構造においては、導電性フレーム１６は中央に矩形の開口１６ａが一つ形成された矩形の枠状に構成される。
【００１５】
なお、半導体チップ１０の外形寸法と開口内寸法との差は、加工精度を考慮した公差及び半導体チップ１０のマウント精度等を考慮して設定し、例えばここでは片側約５０μｍに設定した。従って、汎用的な絶縁材料が有する絶縁耐電圧性に対して充分な距離（樹脂厚さ）を必要に応じて設けることが可能である。
【００１６】
ここで、図１２に示すように、半導体チップ１０に将来技術であるＳｉＣの実用化を念頭に入れると、ＳｉＣが難研削材であることから、狙い厚みに対して±５０μｍｔ程度の厚みばらつきが存在することが想定されるので、厚みばらつきに柔軟に対応できる組立プロセスとパッケージ構造となるように厚みを設定する。ここでは、半導体チップ１０厚の想定バラツキ±５０μｍｔを考慮し、少なくともバラツキを含んだ半導体チップ１０厚よりも厚い導電性フレーム１６を用いることとした。例えば図１２の（ａ）に示すように、導電性フレーム１６がチップ１０よりも薄い場合には、後の工程で導電性フレーム１６の上面と同面にスキージ５１で絶縁材を平坦化する際の妨げとなる。一方、図１２の（ｂ）に示すように厚みばらつきを考慮した厚みとすることで、チップ１０の厚みばらつきを吸収でき、柔軟に対応できる。なお、最近のＳｉＣチップ開発で研削技術の向上によりチップ厚みばらつきを低減させられるようになってきてはいるが、導電性フレーム１６の厚み精度の観点からも、チップ厚ばらつきの最大値がフレームの厚みばらつきの最小値よりも小さくなるようにする必要がある。
【００１７】
図１及び図３に示す絶縁側部１５は、導電性フレーム１６と前記半導体チップ１０の側壁との間が絶縁樹脂で封止されて構成され、導電性フレーム１６と半導体チップ１０との電気的絶縁を担っている。すなわち、絶縁側部１５は半導体チップ１０側面の全周囲を絶縁材料で覆っている。
【００１８】
なお、本実施形態の構成では、主に半導体チップ１０のチップ電極１２〜１４から再配線１７、導電性フレーム１６、及び再配線電極１８〜２０の金属材料を導通経路として放熱が可能となるため、半導体チップ１０側面に形成される本絶縁材料が高い熱伝導性を有する必要性は小さい。したがって一般に量産されている絶縁樹脂の中から選定することが可能となる。例えば、東レ（株）製ＰＷ−１５００Ｔ（絶縁破壊電圧４２０ｋＶ／ｍｍ）や住友ベークライト（株）製ＣＲＣ−８３５０（絶縁破壊電圧２５０ｋＶ／ｍｍ）、日立化成工業（株）製ＫＳ６６００−７Ｆ（絶縁破壊電圧４４０ｋＶ／ｍｍ）、東洋紡（株）製パイロマックスＨＲ−１６ＮＮ（絶縁破壊電圧３００ｋＶ／ｍｍ）等の適用が可能である。なお、これらの絶縁樹脂の場合、いずれも約２０μｍｔの厚さがあれば、半導体パッケージ１に求められる絶縁耐電圧を満足する。前述したように本半導体パッケージ１では半導体チップ１０側面に約５０μｍの空間が存在しているため、その空間をこれらの絶縁樹脂で封止すれば、必要な絶縁耐電圧に対して充分な厚みを得ることが可能である。さらに、すでに生産されているパワーパッケージ用エポキシ封止材やＳｉＣ対応として検討されている次世代封止樹脂などの適用も、必要に応じて可能である。特に高い剛性がパッケージに必要とされる場合は、前述した低弾性材よりもエポキシ系の高弾性材が必要な場合もある。
【００１９】
再配線１７は、例えばＣｕめっき膜で構成され、半導体チップ１０の裏面の第２チップ電極１４の裏側（他方側）の表面上と絶縁側部１５の裏側（他方側）の表面上の所定箇所に形成されている。この再配線１７を通じて半導体チップ１０の裏面の第２チップ電極１４と、半導体チップ１０側面に設置された導電性フレーム１６とが機械的及び電気的に接続されている。
【００２０】
第１乃至第３の外部電極を構成する再配線電極１８,１９，２０は半導体パッケージ１の表側において同一面に配置されている。再配線電極１８,１９，２０も、再配線１７と同様に、例えばＣｕめっき膜で形成されている。図１及び図２に示すように、ここでは、第１再配線電極１８は、半導体チップ１０の表側の第１チップ電極１２上、絶縁側部１５上、導電性フレーム１６上の電極絶縁部２１ｅ上を含む所定のエリアに形成されためっき膜で構成される。ただし、電極絶縁部２１ｅが絶縁側部１５上を完全に覆った場合は電極絶縁部２１の上と第１チップ電極１２の上にのみ形成する。第１再配線電極１８は第１チップ電極１２よりも広いエリアに形成されていると共に、第１チップ電極１２に接続されており、ソース電極の外部電極として機能する。
【００２１】
第２再配線電極２０は、半導体チップ１０の側部に配される導電性フレーム１６の一方側の表面上及び半導体チップ１０の表面の絶縁部１１及び電極絶縁部２１ｅ上を含む所定のエリアに形成されためっき膜で構成される。第２再配線電極２０は第１再配線電極１８と同じ面に並んで配置されていると共に、導電性フレーム１６及び再配線１７を介して第２チップ電極１４に接続されており、ドレイン電極の外部電極として機能する。
【００２２】
第３再配線電極１９は、半導体チップ１０の表面の第３チップ電極１３、及び半導体チップ１０の表面の絶縁部１１及び電極絶縁部２１ｅ上を含む所定のエリアに形成されためっき膜で構成され、第１チップ電極１２とは接しておらず絶縁されている。第３再配線電極１９は第３チップ電極１３よりも広いエリアに形成されていると共に、第３チップ電極１３に接続されており、ゲート電極の外部電極として機能する。
【００２３】
なお、再配線１７や再配線電極１８,１９，２０として形成されるＣｕめっき膜は、その密着性を向上するためにＴｉ／Ｃｕを代表とするシード層４０（密着層）を介して形成され、２層構造になっている。
【００２４】
図２に示すように、電極絶縁部２１として、第１面側に形成された複数の再配線電極１８,１９，２０間にそれぞれ形成される絶縁部２１ａ，２１ｂ，２１ｃと、これらの再配線電極１８,１９，２０の周りに形成される絶縁部２１ｄを有している。
【００２５】
電極絶縁部２１ａ〜２１ｄは、例えば絶縁側部１５と同じ絶縁樹脂から構成されている。ただし、絶縁側部１５にフィラー入りエポキシ樹脂を用いた場合は、ソルダレジストなどのフィラーレス絶縁樹脂を適用する。
【００２６】
絶縁部２１ａ，２１ｂ，２１ｃにより、再配線電極１８，１９，２０間を絶縁する。表面の絶縁部２１ａ，２１ｂ，２１ｃ，２１ｄは、基板実装時のはんだの濡れ広がりの調整の役目も担っている。
【００２７】
また、電極絶縁部２１として、導電性フレーム１６、外部電極２０、チップ電極１２、及びチップ電極１３が互いに干渉する箇所を絶縁する電極絶縁部２１ｅが形成されている。絶縁部２１ｅは、チップ１０の表面の電極部１２,１３と導電性フレーム１６のコンタクト部のみを開口した絶縁膜から構成される。
【００２８】
電極絶縁部２１ｅは、半導体チップ１０の第１チップ電極１２及び第３チップ電極１３の部分にめっきで再配線電極１８，１９を形成する際に、導電性フレーム１６との絶縁性を担うと同時に外部電極２０がチップ電極１２と干渉する箇所の絶縁性を担うもので、ＰＥＰや印刷で絶縁樹脂が所定領域に成膜されて構成されている。電極絶縁部２１ｅの材料としては、例えば前述の絶縁側部１５と同様に各種の絶縁樹脂を用いることができ、半導体パッケージのデザインに応じてパターニングされる。
【００２９】
図１及び図３に示す絶縁膜２４は、半導体パッケージ１の裏面（他方側の面）の全面が絶縁樹脂膜で封止されて構成される。絶縁膜２４の材料としては、例えば前述の絶縁側部１５と同様に各種の絶縁樹脂を選択できる。この絶縁膜２４によって、再配線１７の酸化による電気特性の変化防止、外観の向上、再配線上の段差の平坦化、製品番号等のマーキングが可能となる。
【００３０】
半導体チップ１０の表側（図１中上側）においては、チップ電極１２，１３の電極面、絶縁側部１５の表面、及び導電性フレーム１６の表面が同一平面内に存在する構造になる。半導体チップ１０の裏側（図１中下側）においては、半導体チップ１０厚のバラツキを導電性フレーム１６で吸収する構造のため、チップ電極１４の電極面、絶縁側部１５の表面、及び導電性フレーム１６の表面は同一平面内にはない。
【００３１】
このように構成された半導体パッケージ１では、表１ａと裏１ｂにそれぞれ電極を有する半導体チップ１０を対象とし、半導体パッケージ１の外部電極を片面に集約することができる構造となっている。したがって、半導体パッケージ１の片側の表面１ａ側に集約して構成された外部電極で実装基板３１に接続することができ、はんだや導電性ペースト等様々な導電性の接続部材３３を用いて、表面実装部品と同等の接続手法で基板実装することが可能な、表面実装型（片面実装構造）半導体パッケージ１となる。
【００３２】
図７及び図８は、半導体パッケージ１の基板実装後の断面概要図を示す。図７は実装基板３１と半導体パッケージ１間との電流の導通経路を示し、図８は放熱経路に関して示したものである。なお、図７の矢印の方向は電流方向とは無関係である。
【００３３】
図７に示されるように、第２チップ電極１４（ドレイン）はその電極面上に形成された再配線１７で水平方向（Ｘ方向）に、半導体チップ１０の側面に設置された導電性フレーム１６で垂直（Ｚ方向）に導通経路が形成され、はんだ等の接続材料３３を介して基板と電気的に接続されている。
【００３４】
また、第１チップ電極１２（ソース）や第３チップ電極１３（ゲート）は、再配線電極１８，１９を介してはんだ等の接続材料３３を通り、実装基板３１の基板電極３２へと電気的に接続されている。
【００３５】
図８に示すように、半導体チップ１０の発熱を外部へ放熱する放熱経路として、矢印でしめすように、図７における電流の導通経路を利用でき、さらに側面の導電性フレーム１６から半導体パッケージ１の側面方向にも放熱が可能となる。また、半導体パッケージ１の裏面（図中上面）の再配線１７からも放熱が可能である。なお、半導体パッケージ１上の絶縁膜２４を省けば更に放熱性は向上する。この様に、半導体パッケージ１の放熱経路に対して垂直方向に絶縁材料（層）が存在し、放熱を妨げる構造が少ないため、絶縁材料には高い熱伝導率を必要とせず、高絶縁耐電圧性に着目した材料選定が可能である。
【００３６】
次に本実施形態にかかる半導体パッケージ１の製造方法について図９乃至図１３を参照して説明する。図９乃至図１１は組立プロセスを順次示す。この組立プロセスでは、個片化した半導体チップ１０の電極に対し、めっきによる再配線でファンアウトすることで、半導体チップ１０の裏側面の電極から半導体チップ１０の表面側に向けて配線を引き回し、半導体パッケージ１の片面に外部電極を集約する。ここでは一度に複数の半導体パッケージ１を形成した後に個片化する工程を示す。
【００３７】
まず、図９Ａの（ａ）に示すように、基材３６上に再剥離可能な仮固定材３７を配置する。仮固定材３７は、再剥離可能な両面粘着シートや粘着剤を用いる。例えばここでは、再剥離両面粘着シートの場合はラミネートし、接着剤の場合は、スピンコーターによる塗布あるいはスクリーン印刷機等による印刷により形成する。
【００３８】
例えば、加熱発泡剥離、ＵＶ照射発泡剥離、感温性で粘着力が極端に低下するタイプ、溶剤あるいはお湯等に溶解して剥離できるタイプ等の種々の接着材が適用可能である。ここで、加熱発泡剥離タイプや温度感応タイプの場合、先の工程で実施している絶縁材料の形成工程やスパッタ処理時にはシートの耐熱性を考慮する。
【００３９】
必要な粘着力は半導体チップ１０の径等に依存するが、例えば半導体チップ１０が再配置された後のウェハの搬送時や半導体チップ１０の樹脂封止時に位置ズレが生じないように設定される。例えばここでは２Ｎ／２５ｍｍ以上の粘着力を有することが望ましい。ただし、チップ外径によりこの限りではない。
【００４０】
基材３６は、例えばＳＵＳ板やガラスウェハを用い、仮固定材３７の特性に合わせて選択する。例えばＵＶ感応タイプであれば必要なＵＶ光を透過可能なガラスウェハが望ましい。
【００４１】
ついで、図９Ａの（ｂ）に示すように、導電性フレーム１６を、仮固定材３７上に設置して固定する。本工程では、複数のチップマウントエリアを矩形に開口したCu材等の導電性フレーム１６を用いる。
【００４２】
ついで、図９Ａの（ｃ）に示すように、導電性フレーム１６の開口１６ａに半導体チップ１０を配置する。本工程では、半導体チップ１０はウェハ上で個片化された状態から個々の半導体チップ１０を、そのピッチを広げて再配置し、既にラミネートした粘着シート等の仮固定材３７に仮固定する。
【００４３】
半導体チップ１０の電極径が大きいため非常に高いマウント精度は必要ないが、後の工程を考慮して導電性フレーム１６に形成した開口１６ａの中心部に再配置する。このとき、基材３６上の仮固定材３７上に導電性フレーム１６と半導体チップ１０とを搭載するため、両面シートに接している導電性フレーム１６と半導体チップ１０の両部材の表面は半導体パッケージ１作製が完了した際に同一平面内に存在することとなる。
【００４４】
導電性フレーム１６の形状は、後の工程の装置仕様に依存するが、例えば矩形やウェハ形状（円形）のものを用いる。ここでは一度に複数の半導体パッケージ１を製造するため、所定のピッチで複数の開口１６ａが形成された導電性フレーム１６を用いる。なお開口１６ａ間のピッチはパッケージデザインにより変更されるが、後の工程でダイシングするストリート幅も含んだ間隔に設定する。
【００４５】
ついで、図９Ａの（ｄ）に示すように、絶縁材料を充填して半導体チップ１０を封止する。すなわち、再配置した半導体チップ１０の側面及び表面を絶縁樹脂で封止する。封止方法に関しては、スクリーン印刷や真空印刷、スピンコート及びディスペンス後にスピンコートする等の手法で樹脂充填が可能である。本工程により、半導体チップ１０側面の外周部は絶縁樹脂で完全に封止される。この様に、絶縁樹脂を基材３６上に貼り付けた仮固定材３７上に塗布して形成するため、仮固定材３７に接している半導体チップ１０の表面、絶縁側部１５を形成する絶縁樹脂の表面、及び導電性フレーム１６の表面が同一平面内に存在することになる。
【００４６】
次に、図９Ｂの（ｅ）に示すように、絶縁封止材料を開口してチップ電極１４を露出させる。本工程では、感光性絶縁材料に対するＰＥＰ（マスク露光／現像／キュア）によるパターニングや、レーザ加工により絶縁樹脂を除去し、半導体チップ１０の裏面電極（ソース電極）１４を露出させる。また、樹脂印刷時にメタルマスクでパターニング印刷することでも開口が可能である。以上により半導体チップ１０の周を覆うと共に、チップ電極を露出する所定形状の開口１５ａが形成され、絶縁側部１５が形成される。
【００４７】
なお、図９Ｂの（ｅ）に示す開口工程において、レーザ加工や印刷で開口１５ａを形成してチップ電極を露出させる場合には、図９Ａの（ｄ）に示す封止工程において樹脂材料の完全熱硬化を行う。一方、ＰＥＰで開口１５ａを形成する場合には、封止工程ではプリベークと呼ばれる仮硬化工程を施し、完全硬化はしない。その場合は、ＰＥＰで開口した後に完全熱硬化を実施する。
【００４８】
ここで、絶縁側部１５の形成工程の詳細について、図１３Ａ乃至図１３Ｅに手法１乃至手法５を例示する。図１３Ａに示すように、絶縁側部１５の形成工程の手法１としては、メタルマスクを搭載せず、導電性フレーム１６をマスクのように扱う印刷法により絶縁材料を半導体チップ１０の側面及び表面に塗布する手法が上げられる。この様な印刷法の場合は半導体チップ１０側面へのボイド混入を避けるため、必要に応じて真空印刷法を適用する。
【００４９】
図１３Ｂに示すように、手法２として、スクリーン印刷あるいは真空印刷を適用すると共に、印刷時にメタルマスク５２によるパターニングを行う手法が挙げられる。この場合は、絶縁樹脂により生じる段差を低減するためスクリーンマスク５２の厚さを薄くすることが望ましく、ここでは例えば10μmt程度の薄厚メッシュマスクを用いる。
【００５０】
図１３Ｃに示すように、手法３としては、スクリーン印刷により樹脂塗布とパターニングによる開口１５ａの形成を同時に行う手法が挙げられる。この手法３では大気下での印刷で未充填やボイド混入が生じる場合には真空印刷で実施する。ここでは、メタルマスク５２にチップ電極上の開口１５ａ用のマスクを作りこむことで、後の工程で開口するチップ電極位置への樹脂形成を避けることができるため、樹脂封止後のＰＥＰレス、レーザ加工レスを図ることができる。なお、上述した半導体チップ１０厚さのバラツキ±５０μｍｔによる影響で、メタルマスクをサンプル上に搭載した際にメタルマスク表面に表面凹凸が生じる可能性があるが、比較的弾力性の高いスキージ５１（例えば、ウレタン樹脂や低硬度のナイロン樹脂製スキージ）を適用すれば、それらの半導体チップ１０起因のマスク凹凸に追従し、充分な充填力を得る事ができる。
【００５１】
図１３Ｄに示すように、手法４としては、スピンコーターによる樹脂充填手法が挙げられる。この手法ではワーク全体を装置上に吸着設置し、比較的多量の絶縁樹脂を全面に塗布する。その後、一定回転速度で回転させることで表面の余分な絶縁樹脂を遠心力で除去し、一定の膜厚をサンプル表面に形成する。本手法４では、そのくぼみ箇所の外延部に相当する位置にマスク５３ａを形成したガラスウェハ５３を搭載し、露光・現像により絶縁樹脂を図１３Ｄに示す様に開口する。つまり、チップ電極部分上の所定部分のみ開口する。適用する絶縁樹脂に感光性が求められるが、上述した現在主流の絶縁材料(エポキシ系封止材除く)は感光性を有する材料が多く、種々の絶縁樹脂が選択可能である。また、ポジ／ネガタイプに関しては、ガラスマスクの遮光パターンを変更することで対応可能である。また、一部非感光性絶縁材料に対しては、スピンコーターで塗布した場合でも、レーザ加工で孔部を形成することで開口する。
【００５２】
図１３Ｅに示すように、手法５として、手法４の充填性改良の手法を示す。半導体チップ１０と導電性フレーム１６との間の深さが大きい場合にはスピンコートでは絶縁樹脂で完全に充填することが困難である。そこで手法５では初めにディスペンサーで半導体チップ１０の周りに絶縁樹脂を塗布する。絶縁樹脂の低粘度性及び表面張力により半導体チップ１０側面を覆うように絶縁樹脂が充填される。その後、再度表面に絶縁樹脂を塗布し、スピンコートによる遠心力で余分を除去し、表面の平坦性を得る。本手法においても、半導体チップ１０搭載エリアにはスピンコート後に凹型のくぼみが生じる。本手法では、そのくぼみ箇所の外延部に相当する位置にマスク５３ａを形成したガラスウェハ５３を搭載し、露光・現像により絶縁樹脂を図１３Ｅの様に開口する。つまり、チップ電極部分のみ開口する。適用する絶縁樹脂に感光性が求められるが、上述した現在主流の絶縁材料はエポキシ系材料を除き感光性を有するものが多い。また、ポジ／ネガタイプに関してはガラスマスクの遮光パターンを変更することで対応可能である。また、一部非感光性絶縁材料に対しては、スピンコートで塗布した場合でも、レーザ加工で孔部を形成することで開口する。
【００５３】
なお、レーザ加工や印刷でチップ電極部を開口する場合には、本封止工程において樹脂材料の完全熱硬化を行う。一方、ＰＥＰで開口する場合には、本封止工程ではプリベークと呼ばれる仮硬化工程を施し、完全硬化はしない。その場合は、ＰＥＰで開口した後に完全熱硬化を実施する。
【００５４】
以上の方法により絶縁側部１５が形成された後、図９Ｂの（ｆ）に示すように、再配線１７を形成する際の下地となるシード層４０を成膜する。シード層４０はメタル層であり、ここではシード層４０として、Ｔｉ／Ｃｕ層を形成する。そのうちＴｉ層は、Ｃｕによるめっき膜とチップ電極のＡｌとの密着力の向上の為に設けられる層である。したがって、シード層４０の材料はめっきの種類に応じて選択する。本実施形態ではめっきをＣｕとした関係で、密着層であるＴｉ層を含み少なくとも２層以上となる。
【００５５】
シード層４０は例えばスパッタ法で形成する。なお、スパッタ法で形成する際には、Ｔｉの成膜前に逆スパッタと呼ばれる表面洗浄工程を行う。この逆スパッタ工程ではＡｒ等の希ガス雰囲気内でプラズマを生じさせることでサンプル表面を活性化し、特に半導体チップ１０のＡｌ電極表面の酸化膜を除去して新生面をむき出しにする効果がある。チップ電極がＡｌ材でなくても同等の効果を有するが、特にＡｌは非常に酸化し易く、大気下では即座に酸化膜を形成して電気的特性を低下させるために逆スパッタ工程は有効なプロセスとなる。
【００５６】
なお、シード層４０は例えばＴｉ／Ｃｕ＝１５００／２０００Å程度の材料及び厚さで構成される。しかし、本構造の様に成膜面に凹凸が生じている場合は、例えばＴｉ／Ｃｕ＝２０００／６０００Å、３０００／９０００Åに厚さを増加することでシード層４０の成膜不良（段切れ）を回避する。
【００５７】
シード層４０の材料は、基板実装後のはんだによる配線食われを低減する目的でＮｉ層を設け、Ｔｉ／Ｎｉ／Ｃｕ＝１５００／６０００／３０００Å等の構成をとることも可能である。さらに、はんだ量や半導体パッケージ１の使用用途、使用環境に依存してＮｉ厚を増減してもよい。他には例えばＴｉ／Ｎｉ／Ｐｄ／ＣｕやＴｉ／Ｎｉ／Ｐｄ／Ａｕ等の構成や他の材料で密着力が得られるものが使用可能である。他には、ジンケート処理等ＷＥＴ工程でＡｌ表面酸化膜を除去する方法等も適用可能となる。
【００５８】
さらに図９Ｂの（ｇ）に示すように、シード層４０上にレジスト４１を塗布し、パターニングする。本工程で半導体チップ１０の裏面側の再配線１７のパターニングを行う。半導体チップ１０側面に設置した導電性フレーム１６とのコンタクトが必要であるため、大部分が導電性フレーム１６と接するようにレジスト４１（例えばＪＳＲ（株）製ＴＨＢ−１５１Ｎｅｔｃ）をパターニングする。
【００５９】
レジスト４１は、再配線１７の厚さに応じて必要な厚さが形成可能な型番を選定するが、厚さは、めっき時の面内膜厚の均一性を考慮して再配線１７の厚さの狙い値よりも約２０％厚く形成可能なものが好ましい。また、粘度の適正化から表面の凹凸に追従する材料と成膜条件を適正化する。なお、レジスト４１は印刷法で形成してもよいが、フォトリソグラフィに用いる剥離可能なレジスト４１に関して印刷法での適用が困難な場合にはＰＥＰで形成することが望ましい。
【００６０】
次に図９Ｂの（ｈ）に示すように、めっき膜を形成して、ドレイン電極側の再配線１７を形成する。ここでは、パッケージ仕様を満足するために必要なＣｕ厚を算出し、例えば８５μｍｔ程度の厚さで再配線１７を形成する。シード層４０のＣｕと再配線１７のＣｕめっき膜とは金属結合を形成し断面観察でもその境界を見極めることは困難であるため、結果としてシード層４０とめっき膜をあわせてＴｉ／Ｃｕの再配線構造となる。なお、シード層４０形成工程を示す図を除く他の図ではシード層４０を含めて再配線１７として示す。なお、めっき法は一度に多くの半導体パッケージ１に対して一括で再配線を形成することが可能であり、ウェハ取り数にも依るが生産性の向上に適している。
【００６１】
半導体パッケージ１の抵抗や熱抵抗を決定する要因になるため、めっき金属には低抵抗材料かつ高熱伝導材料であることが必要であり、比較的簡易的なめっきであることを考慮して本実施例ではＣｕ材を挙げているが、他の金属も適用可能である。
【００６２】
次に図１０Ａの（ａ）に示すように、めっき膜のマスクに用いたレジスト４１を剥離し、シード層４０をエッチング除去する。ここではＷＥＴ工程により剥離するが、他の方法として、例えば溶剤系剥離液（アセトンｅｔｃ）やアルカリ系剥離液（ＪＳＲ（株）製ＴＨＢ−Ｓ１７やＴＯＫ（株）製剥離液１０６ｅｔｃ）等、レジスト４１の特性に応じて選択可能である。なお、レジスト４１は、めっき液種によるダメージを受けず、剥離性の高いレジスト４１を選定しておくことが望ましく、枚葉処理でもバッチ処理でも適用可能であるが、残渣が残留しないように液種類や装置、液温や攪拌方法等を選定することが好ましい。
【００６３】
次に図１０Ａの（ｂ）に示すように、絶縁膜２４を形成する。本工程では、半導体パッケージ１の背面（外部電極の存在しない面）に相当する面に絶縁樹脂を形成する。絶縁膜２４を形成する場合は、スピンコーター等で均一に形成することが可能であり、印刷法で全面に形成することも可能である。材料は永久レジストと呼ばれる材料やソルダレジストと呼ばれる材料の適用が可能で、必要に応じて緑、青、黒等の選定が可能となる。半導体チップ１０の裏面へのレーザマーキング性の向上及び遮光のために、半透明ではない非透過光性材料を選定することも可能である。また、再配線１７により生じた段差を平坦化するために厚めに樹脂形成することも可能である。ただし、厚くなる程熱抵抗が増加するため放熱性を考慮して設定する。
【００６４】
次に図１０Ａの（ｃ）に示すように、仮固定材３７を剥離する。本工程では最初に基材３６に貼り付けた仮固定材３７の剥離を行い、導電性フレーム１６、半導体チップ１０、絶縁材料１５、及び再配線１７が一体化した状態で剥離する。ここでは、剥離したサンプル、すなわち、導電性フレーム１６、半導体チップ１０、絶縁側部１５、めっき膜等が一体となったものを、擬似ウェハ１ｃと称する。
【００６５】
次に図１０Ａの（ｄ）に示すように、擬似ウェハ１ｃを反転して保護シート４５を貼り付ける。この工程では、剥離した擬似ウェハ１ｃを反転し、再配線１７を形成した面（絶縁樹脂で封止した面）に対して保護シート４５を貼り付ける。これは、絶縁樹脂面の凹凸を吸収する効果を有し、擬似ウェハ１ｃの流品（搬送）時における各装置への吸着を助ける効果を有し、比較的厚めの粘着材層を有する保護シートで表面の凹凸を柔軟に吸収する。なお、保護シート４５は、低コスト化の観点から省略しても可能である。保護シート４５は例えば、ダイシングシート４６に多いＵＶ硬化タイプのシートや、低粘着力のシートを用いる。
【００６６】
次に図１０Ｂの（ｅ）に示すように、ＰＥＰや印刷で絶縁樹脂を形成して電極絶縁部２１ｅを形成する。これは半導体チップ１０の第３チップ電極１３及び第２チップ電極１２の部分にめっきで再配線電極１８，１９を形成する際に、導電性フレーム１６との絶縁性を担うもので、半導体パッケージ１のデザインに応じてパターニングされる。同様に電極絶縁部２１ｅは再配線電極２０を形成する際に外部電極２０とチップ電極１２（ソース）とが干渉する領域にも形成され、ショートを防ぐ。
【００６７】
ここで、半導体チップ１０の側面に設置された導電性フレーム１６は、個々の半導体パッケージ１に個片化した後でも半導体チップ１０外周の四方を囲って存在し、ドレイン電極１４側の再配線により半導体チップ１０のドレイン電極１４との導通が得られている。また、この電極絶縁部２１ｅは、導電性フレーム１６と第１チップ電極１２の再配線電極１８との層間に存在し、その厚み方向に放熱性を低下させるエリアは狭いため、絶縁側部１５や絶縁膜２４の材料選定と同様に、本絶縁樹脂も高絶縁耐電圧性を最重要に材料選定すればよい。
【００６８】
次に図１０Ｂの（ｆ）に示すように、シード層４０を成膜する（Ｔｉ／Ｃｕスパッタ）。この工程では半導体チップ１０、導電性フレーム１６、及び絶縁樹脂の一方側表面の全面にスパッタによりＴｉ／Ｃｕのシード層４０を成膜する。
【００６９】
次に図１０Ｂの（ｇ）に示すように、レジスト４１を塗布しＰＥＰでパターニングする。本工程で半導体チップ１０の表面（ゲート及びソース電極）側再配線のパターニングを行い、ゲート、ソース、ドレインの再配線電極（外部電極）１８〜２０のパターンを形成する。このとき、ゲートとソース、ドレインの再配線電極１８〜２０が、後で形成する電極絶縁部２１で水平方向の絶縁性を充分に得られるよう、再配線間及び外部電極間の間隔を調整する必要がある。レジスト４１は再配線電極１８〜２０の厚さに応じて必要な厚さが形成可能な型番を選定し、めっき時の面内膜厚の均一性を考慮して再配線厚の狙い値よりも約２０％厚く形成可能なものが好ましい。かつ粘度の適正化から表面の凹凸に追従する材料と成膜条件を適正化する。
【００７０】
次に図１０Ｂの（ｈ）に示すように、所定の領域にめっき膜を形成してゲート、ドレイン、ソースの外部電極となる再配線電極１８〜２０を形成する。本工程は上述のめっき工程と同様であり、例えばＣｕめっき膜を形成する。なお、シード層４０のＣｕとＣｕめっき膜とは金属結合を形成し断面観察でもその境界を見極めることは困難であり、結果としてシード層４０とめっき膜を合わせてＴｉ／Ｃｕの再配線構造となる。
【００７１】
図１１の（ａ）に示すように、レジスト４１を剥離し、シード層４０をエッチング除去する。本工程で、めっきのマスクに用いたレジスト４１を剥離する。本工程は上述のレジスト剥離工程と同様である。
【００７２】
図１１の（ｂ）に示すように、絶縁膜（ソルダレジスト相当）を形成して電極絶縁部２１を構成する。本工程では、半導体パッケージ１の表面（外部電極の存在する面）に相当する面に絶縁樹脂（ソルダレジスト相当）を形成する。
【００７３】
絶縁樹脂を形成する場合は、スピンコーター等で均一に形成してＰＥＰで開口することが可能であり、印刷法でメタルマスクによりパターニング形成することも可能である。絶縁材料は、永久レジストと呼ばれる材料やソルダレジストと呼ばれる材料の適用が可能であり、必要に応じて緑、青、黒等を選定することが可能となる。また、遮光・機密のために、半透明ではない非透過光性材料を選定することも可能である。例えばここでは、厚みは外部電極の開口部で３〜５μｍｔ程度必要であり、再配線の厚さに依存して総厚の調整を行う。
【００７４】
図１１の（ｃ）に示すように、保護シート４５を剥離し、ダイシングによる個片化を実施する。この工程では、まず半導体パッケージ１の裏面に貼り付けていた保護シート４５を剥離し、変わりにダイシングシート４６に貼りかえる。保護シート４５の剥離に関しては、ＵＶ照射により粘着力を低減させてピール剥離し、あるいは初期から低粘着力のシートを用いてピール剥離することも可能である。また、保護シート４５にダイシングシート４６を用いれば、本貼り換え工程を省略することも可能である。
【００７５】
ダイシングシート４６は、個片化時に半導体パッケージ１が移動することでブレード４７にダメージを与えたり、個々の半導体パッケージ１外径のバラツキに影響したりしないよう、比較的高い粘着力を有するダイシングシート４６が好ましい。ＵＶ硬化タイプのダイシングシート４６を適用することが多いが、半導体パッケージ１サイズが大きく比較的粘着力を確保し易い構造であれば、非ＵＶ硬化タイプのダイシングシート４６も適用可能である。
【００７６】
ダイシングブレード４７は、そのブレード４７幅の５〜１０倍程度が加工深さの限界とされているため、半導体パッケージ１厚が約３００μｍｔであれば、少なくとも３０μｍ幅以上が好ましく、例えば５０μｍ幅以上のものを用いることが望ましい。
【００７７】
また、ブレード４７にはＮｉ電鋳ブレードやメタルブレード、レジンブレード等様々な特性を有する型番が存在するが、メタル材の加工が比較的難しいことと、絶縁樹脂とメタル等のような異種材料の積層構造のダイシングも安定した加工が難しくなるため、ブレードライフは短くなるが切削力の高いレジンボンドブレードの適用が好ましい。一方で、電鋳ブレードやメタルブレード等でも、ブレード４７のその他の特性（ダイヤモンド粒径やボンド材料の固定力）や加工条件の工夫等から加工が可能であれば適用可能である。個片化後にダイシングシート４６を剥離し、個々の半導体パッケージ１として特性テストや半導体パッケージ１裏面へのマーキング、リール等への梱包を行い、半導体パッケージ１が完成する。
【００７８】
図１１の（ｄ）に示すように、半導体パッケージ１を反転し、実装基板３１へはんだ付けする。個片化後の半導体パッケージ１は、図に示すように表面実装部品と同等の扱いで基板接合が可能である。半導体パッケージ１の片面に集約した外部電極である再配線電極１８−２０により、実装基板３１上に形成したランドパターンとはんだやＡｇペースト、Ｃｕペースト等の接続材料３３を介して機械的及び電気的に接続する。具体的な接続方式も、表面実装部品と同等に、はんだペースト塗布、部品搭載、リフローでの一括接続を経て接続される。
【００７９】
本実施形態にかかる半導体パッケージ１及び半導体パッケージ１の製造方法は、ワイヤボンディングを廃して両面の電極を片面側に集約させて半導体パッケージ化したことにより、パワー半導体の低オン抵抗化、高信頼性化、高動作効率化、汎用性の向上、パワーモジュールの小型化、薄型化、高信頼性化、設計自由度の向上、生産性の向上等の効果が得られる。
【００８０】
すなわち、主にめっき法を用いて電気的接続を行うことで配線厚みの調整が容易となり、ワイヤボンディングや他の接続法に比較して低電気抵抗接続であり、大面積が金属で接続されていることで厚み方向の放熱性の向上も期待できる構造であり、かつ信頼性（電流均一性、熱ダメージの低減、接続強度）が高くなる。
【００８１】
また、ウェハレベルでの一括再配線形成が可能で生産性が高くなる。換言すれば、上記効果を有するために半導体チップ１０特性の向上（高出力化）が可能となり、その結果、パワーモジュールの特性の向上を図ることが可能である。
【００８２】
導電性フレーム１６を採用し、めっき法を用いて電気的接続性を担うことで、半導体パッケージ１の厚み方向への導通経路を構築することが可能となり、半導体チップ１０の表裏に電極を有する半導体チップ１０の表面実装部品化（片面実装部品化）を可能とした。このことにより、従来工程である半導体チップ１０を基板にマウント接続し、ワイヤボンディングで基板電極と接続するといった個々の接続工程を廃することができる。さらに導電性フレーム１６及び絶縁側部１５で封止して平坦化をすることができるので、チップ間のばらつきを吸収できる。
【００８３】
また、めっきがチップ電極に全面接続するため、機械的接続信頼性及び電気的接続信頼性基板との接続信頼性（電気特性及び機械的接続強度、耐熱疲労特性、熱伝導特性）に有意であると共に、熱膨張や収縮による接続部の破断も生じ難く、再配線の断面積や再配線電極接続エリアを大きくとることができ低電気抵抗化（半導体パッケージ１の低オン抵抗化）が可能となる。また、ワイヤ接続時に生じるホットスポットが生じないため、半導体チップ１０に対する熱的ダメージの低減も可能である。低抵抗かつ低熱ダメージであることから、更に大電流を流すことが可能となるため、半導体チップ１０特性の向上や半導体パッケージ１特性及びモジュール特性の向上が可能であると共に、低背化が可能となる。
【００８４】
本実施形態の半導体パッケージ１構造ではウェハレベルで一括作製が可能であり生産性が高い。さらに、上記実施形態にかかる半導体パッケージ１の製造方法においては次期製品と言われるＳｉＣ半導体チップ１０に対しても、主要課題である厚みバラツキの解消が可能となり、ＳｉＣを適用した半導体パッケージ１の実現が可能である。
【００８５】
なお、比較対象構造として、ワイヤボンディング／リボンボンディング手法は、配線抵抗が高く電流密度も不均一であり、接続信頼性や熱的信頼性が低く低背化（薄型化）も困難である。例えばワイヤの接続箇所に高い電流が集中するため、ホットスポットと呼ばれる局所的な高温エリアが存在し、熱的ダメージの不均一性が熱信頼性に悪影響を与えると共に熱抵抗が高くなる。また、Ａｌワイヤが大電流対応のために太く、ボンディングエリア不足によりワイヤ本数の増加が困難であり、モジュールの出力向上が困難で、オン抵抗が高くなる。さらに局部接続方式であるため接続信頼性が低く、モジュールの信頼性の向上が困難となる。基板に半導体チップをマウント接続した後に、個々の半導体チップにワイヤボンディングを施すため、個々の配線工程が多数存在するため、生産性の向上や実装基板のパターンデザインに対する柔軟性が低い。
【００８６】
別の比較対象構造として、例えばコネクタやリード接合技術があるが、配線抵抗の向上はできるが、その他のメリットは小さい。
【００８７】
別の比較対象構造として、例えば再配線で基板側パターンと接続してパワーモジュールを形成する手法があるが、厚み方向に絶縁膜による高絶縁耐電圧性を持たせる必要があり、同時に厚み方向への放熱性の観点から半導体チップ上及び基板上を覆う絶縁膜は、高熱伝導率の絶縁膜が必要となる。したがって特殊材料を用いることになるため材料コストが高くなる。また、実装基板上に半導体チップをマウント接続してから絶縁膜をラミネートで形成・レーザ開口し、その後にめっき用パターニングを実施してめっきするため、パターンデザインの変更に対しては柔軟性が低く、大面積のめっき工程に対して半導体チップ取り分が少ないため生産性が著しく低くなる。このため、コストメリットが低い。同様にめっき配線に必要な距離（配線長）も長く、材料を多く使用するため環境負荷やコスト上のデメリットとなる。
【００８８】
これらの技術に対して、本実施形態にかかる半導体パッケージ１では、めっきでチップ電極１２〜１４の全面に電気接続することが可能であり、厚さ調整も可能なため配線抵抗が低く電流密度の均一化も図れ、接続信頼性や低背化も可能でメリットが大きい。
【００８９】
また、半導体チップ１０上のチップ電極１２〜１４を基板上のパターンと接続する構造ではなく、一つの半導体パッケージ１とする構造であるため、半導体チップ１０上を覆う絶縁膜に比べて、高絶縁耐電圧性かつ高熱伝導率性を必要としない。従って、材料選定の幅が広がり汎用品で賄う事が可能であるため低コスト化が可能である。なお、本半導体パッケージ１では、各外部電極の電気的絶縁性を確保するために絶縁材料（ソルダレジスト相当）を適用する必要があるが半導体パッケージ１の断面図から見て水平方向に絶縁性を担う機能が主目的であり、半導体パッケージ１の厚み方向に絶縁性を必要とする箇所は少なく薄い。また、半導体パッケージ１の放熱経路を遮る様に絶縁樹脂が形成されている箇所が少ないため、絶縁樹脂には特に高い熱伝導特性を必要としない。
【００９０】
更に、外部電極となる再配線電極１８〜２０間の距離は設計により変更が可能で、現在の汎用的な絶縁材料の絶縁耐電圧特性に対して十分な電極間距離及び厚さを設けることが可能である。従って、容易に低コスト絶縁樹脂材料を選定することが可能である。
【００９１】
その他にも、ウェハレベルでめっきを施し半導体パッケージ１を構築することで、一括で配線できることから、基板上にマウント接続した後にめっきパターニングをするのと比べて生産性の向上が図れる。本半導体パッケージ１の基板への接続方法は、はんだや導電性ペーストの様に汎用的な表面実装材料を適用することが可能なため、基板のパターニング自由度が向上し生産性も向上する。
【００９２】
［第２実施形態］
以下、第２実施形態にかかる半導体パッケージ２について、図１４及び図１５を参照して説明する。なお、ここでは、表面及び裏面にそれぞれ１電極を有する半導体チップ１００を対象としたが、その他の特徴については、上記第１実施形態と同様であるため、共通する部分の説明を省略する。
【００９３】
半導体パッケージ２は、半導体チップ１００の表面側に１電極、裏面側に１電極のいわゆるダイオード半導体チップを対象とした構造である。図１４は本実施形態にかかる半導体パッケージ２の断面図、図１５は平面図である。なお、下面図は図３と同様であるため省略する。半導体パッケージ２は、両面にそれぞれ電極を有する半導体チップ１００と、半導体チップ１００を囲む導電性フレーム１６と、半導体チップ１００と導電性フレーム１６との間に設けられる絶縁側部１５と、半導体チップ１００裏面側にめっき膜で形成される再配線１７と、半導体チップ１００表面側にめっき膜で形成され外部電極を構成する複数の再配線１７と、半導体チップ１００表面側において、チップ電極１２，導電性フレーム１６、再配線電極１８，２０の間を絶縁する電極絶縁部２１と、裏面側を覆う絶縁膜２４と、を備えている。
【００９４】
すなわち、本半導体パッケージ２の構造も外部電極となる再配線電極１８、２０を片面に集約した構造であり、半導体チップ１００の裏面側の電極１４を、めっきによる水平方向の再配線１７と導電性フレーム１６による厚み方向の導通経路により、半導体パッケージ２の外部電極を半導体チップ１００の表面側の片面に集約した。
【００９５】
本実施形態にかかる半導体パッケージ２においても上記第１実施形態と同様の効果が得られる。
【００９６】
［第３実施形態］
以下、第３実施形態にかかる半導体パッケージ３について、図１６及び図１７を参照して説明する。なお、ここでは、多電極構造の半導体チップ１１０を対象とし、例えば表面に３電極、裏面に１電極をそれぞれ有する半導体チップ１１０を対象としたが、その他の特徴については、上記第１実施形態と同様であるため、共通する部分の説明を省略する。
【００９７】
ここでは半導体チップ１１０として、例えばＩＧＢＴチップを想定しているが、表面側に３電極、裏面側に１電極がそれぞれ設けられており、ソース、ゲート、ドレインの他に温度モニタあるいは電圧モニタといった複数の電極を付加した多電極構造の例である。
【００９８】
図１６は本実施形態にかかる半導体パッケージ３の断面図、図１７は平面図である。なお、下面図は図３と同様であるため省略する。半導体パッケージ３は、両面にそれぞれ電極を有する半導体チップ１１０と、半導体チップ１１０を囲む導電性フレーム１６と、半導体チップ１１０と導電性フレーム１６との間に設けられる絶縁側部１５と、半導体チップ１１０の裏面側にめっきにより形成される再配線１７と、半導体チップ１１０の表面側にめっきにより形成され外部電極を構成する複数の再配線電極１８，１９，２０、６２と、半導体チップ１１０の表面側において、チップ電極１２，１３、６１、導電性フレーム１６、再配線電極１８，１９，２０,６２の間を絶縁する電極絶縁部２１と裏面側を覆う絶縁膜２４と、を備えている。
【００９９】
すなわち、本半導体パッケージ３は、半導体パッケージ１に、表面側の第４チップ電極６１と、この第４チップ電極６１上に例えばＣｕめっき膜を形成して外部電極となる再配線電極６２と、この間を絶縁する電極絶縁部２１ｆと、を追加した構造である。
【０１００】
この半導体パッケージ３は、外部電極を片面に集約した構造であり、半導体チップ１１０の裏面側の第２チップ電極１４を、めっきによる水平方向の再配線１７と導電性フレーム１６による厚み方向の導通経路により、半導体パッケージ１の外部電極を半導体チップ１１０のゲート及びソース及び追加電極側の片面に集約した。
【０１０１】
本実施形態にかかる半導体パッケージ３においても上記第１実施形態と同様の効果を奏する。ここで、導電性フレーム１６が半導体チップ１１０外周部の全周を覆っているために、複数の電極を導電性フレーム１６に接続して厚み方向の導通経路とすることは、ショートが生じるため望ましくない。従って、導電性フレーム１６により配線を片面に集約する引き回しに関しては、１電極のみとした。このため、ダイオードはその半導体チップ１１０の表裏を選択しないが、ＩＧＢＴ等複数の電極を有する場合には、半導体チップ１１０の裏面の第２チップ電極１４のみを引き回すのが望ましい。
【０１０２】
［第４実施形態］
以下、第４実施形態にかかる半導体パッケージ４について、図１８、及び図１９を参照して説明する。なお、ここでは、第２チップ電極１４と再配線１７との間に導電部材５０が介在するが、その他の特徴については、上記第１実施形態と同様であるため、共通する部分の説明を省略する。また、絶縁側部１５の形成工程以外の工程については上記第１実施形態と同様であるため、共通する部分の説明を省略する。
【０１０３】
図１８は半導体パッケージ４の構成を示す断面図である。この半導体パッケージ４では、半導体パッケージ１の外部電極形成面と反対面のチップ電極１４（ドレイン電極）に導電部材（ＣｕペーストやＡｇペースト等）５０が形成されている。すなわち、半導体チップ１０の第２面上に第２チップ電極１４と電気接続される導電部材５０が設けられ、再配線１７は導電部材５０の他方側の表面に形成されている。導電性フレーム１６と第２電極１４はこの導電部材５０と再配線１７を介して電気的に接続される。
【０１０４】
導電部材５０は半導体チップ１０のドレイン電極の全面を覆うように形成されていてもいいが、一部ドレイン電極の外周部が露出する形状でもよい。電極が露出した外周部は絶縁側部１５によって覆われ、絶縁される。導電部材５０は例えば低抵抗な電気特性と高熱伝導率が求められ、ＣｕあるいはＡｇペースト等を印刷あるいはポッティング形成することを想定するが、めっきやスパッタで形成したメタルであってもよい。
【０１０５】
図１９は、半導体パッケージ４の製造工程の一部として、特徴点である導電部材５０の形成工程と、絶縁側部１５の形成工程を示す説明図である。この半導体パッケージ４の絶縁側部１５は、第２面の第２チップ電極１４上に導電部材５０を形成して硬化した後、開口１６ａに絶縁材料を成膜し、絶縁材料及び導電部材５０を研削して導電部材５０を露出させて絶縁側部１５を構成する工程で形成される。
【０１０６】
まず、図１９の（ａ）に示すように、導電性フレーム１６の開口１６ａに半導体チップ１０を配置し、この状態で半導体チップ１０の裏面側表面に、ＣｕあるいはＡｇペーストあるいはメタル材料からなる導電部材５０を形成する。形成方法は、メタルマスクでパターニングしたパターン印刷やディスペンサーによるポッティング形成により形成可能である。また、めっき法やスパッタ法でも形成可能であるが、この場合はウェハ上でマスキングをして導電部材５０を形成した後に導電性フレーム１６の開口１６ａへマウントする方法が適する。ここで、電極１４の全面が導電部材５０で覆われていても、電極１４の外周部の一部が露出していてもよい。
【０１０７】
その後、図１９（ｂ）に示すように、スクリーン印刷あるいは真空印刷あるいはポッティング後に印刷をする方法などにより、絶縁樹脂を半導体チップ１０側面及び導電性フレーム１６表面及びチップ電極上の導電部材５０上面を含む領域を封止し、樹脂硬化する。
【０１０８】
さらにグラインダー等により研削を行い、図１９（ｃ）に示すように、表面の平坦化及びチップ電極１４上の導電部材５０の頭出しを行う。この際に、研削精度等を考慮して、導電性フレーム１６上に僅かに絶縁樹脂が残る研削量とする。研削精度に依存して調整が必要であるが、１０μｍｔ程度絶縁樹脂が残存する程度が好ましい。
【０１０９】
研削後に、導電部材と導電性フレーム１６間の電気的接続を確保するため、絶縁材料に開口１５ｂを設ける必要がある。レーザ加工であれば樹脂硬化後に加工が可能であるが、ＰＥＰで形成する場合には、硬化前、つまり研削前の段階で開口しておく。
【０１１０】
この実施形態にかかる半導体パッケージ４においても上記第１実施形態と同様の効果が得られる。さらに、絶縁材料の充填性を高めることができる。また研削により凹凸の解消が可能となり、一括配線形成が可能になる。
【０１１１】
なお、上記の複数の実施形態の他、種々の変形が可能である。例えば、上記実施形態においては、半導体チップ１０の裏面側の半導体パッケージ１の片面の全面に絶縁樹脂２４（ソルダレジスト相当）を形成したが、これに限られるものではない。例えば図２０に示すように、さらにパッケージの側面にも絶縁膜２５を形成してもよい。この半導体パッケージ５は、絶縁特性を考慮し、金属の酸化等による外観の劣化に対する対策、更には吸湿等の外部刺激からの保護を目的とした構造であり、外部電極となる再配線電極１８〜２０の開口部以外の半導体パッケージ５全面に絶縁膜２５を形成して樹脂封止したものである。
【０１１２】
この実施形態でも上記第１実施形態と同様の効果を奏する。さらに、例えばウェハレベルで組立てた最終工程であるダイシングによる半導体パッケージ個片化工程の後に、ダイシングにより生じた溝部にスピンコーターやスクリーン印刷、真空印刷により絶縁樹脂２５を塗布し、ベーク後に個片化時に用いたブレード４７よりも幅狭のブレードで再度個片化することで作製可能である。
【０１１３】
また、図２１に示す半導体パッケージ６のように、絶縁膜２４を省略してもよい。この場合にはより高い放熱特性が得られる。特に、パワーモジュール形成時には実装基板３１の表面を半透明の絶縁材料（ゲル材）で全面封止することが多いため、パッケージの背面からの電気的絶縁不良に関しては懸念が低いため、適用可能となる。また、半透明ゲルで封止された後に関しては、当然金属表面の酸化も抑制される。
【０１１４】
また、上記各実施形態においては一つの半導体パッケージに一つのチップを収容した例を示したが、これに限られるものではない。例えば２つ以上のチップをパッケージ化する場合にも本発明を適用でき、例えばＩＧＢＴとダイオードは２チップを一組として用いられる場合が多いが、図２２に示す半導体パッケージ７のように、２チップ構造の場合にも本発明を適用できる。例えばＩＧＢＴとダイオードを用いた２チップ構造の半導体パッケージ７の製造工程としては、ＩＧＢＴとダイオードをフレーム１６の開口内において隣に配置し、例えばＩＧＢＴのドレイン電極とダイオードの片面の接続などの必要な配線をめっき再配線形成時に接続することで接続し、最終工程のダイシング時に２チップを一つのパッケージと見なして個片化することで、一つの機能パッケージとすることができる。これにより基板実装に関する工程削減や生産性の向上に寄与し、両チップ間の電気抵抗の低減や信頼性の向上が期待できる。
【０１１５】
[第５実施形態]
以下、第５実施形態にかかる半導体パッケージ７について、図２３乃至図２５を参照して説明する。なおこの実施形態では第１面側のドレイン電極を第１チップ電極１２、第２面側のソース電極を第２チップ電極１４、第２面側のゲート電極を第３チップ電極１３とした。本実施形態では、ソース電極とゲート電極を再配線１７Ａ，１７Ｂ及び導電性フレーム１６により反対側に引き回し、ドレイン電極側の面を直接実装する構造として、再配線電極１８，１９を省略した点以外については上記第１実施形態と同様であるため、共通する部分の説明を省略する。
【０１１６】
図２３は本実施形態にかかる半導体パッケージ７の断面図、図２４は平面図、図２５は下面図をそれぞれ概略的に示す。半導体パッケージ７は、両面にチップ電極１２，１３，１４を有する半導体チップ１０と、半導体チップ１０を囲む導電性フレーム１６と、半導体チップ１０と導電性フレーム１６との間に設けられる絶縁側部１５と、半導体チップ１０の表面側にめっきにより形成される複数の再配線１７Ａ，１７Ｂと、再配線１７Ａ，１７Ｂの間を絶縁する電極絶縁部２１ｅと、半導体パッケージ１の裏面側を覆う絶縁膜２４と、を備えている。
【０１１７】
導電性フレーム１６は上記第１実施形態と同様にＣｕ材等の導電性材料からなり、半導体チップ１０の側面を覆う絶縁側部１５の外側に接して、絶縁側部１５の外周に配されている。図２４に示されるように、導電性フレーム１６はソース電極に接続されたフレーム部１６Ａと、ゲート電極に接続されたフレーム部１６Ｂと、を備えて構成され、フレーム部１６Ａ，１６Ｂ間は絶縁側部１５によって絶縁されている。
【０１１８】
絶縁側部１５は、導電性フレーム１６と前記半導体チップ１０の側壁との間が絶縁樹脂で封止されて構成され、導電性フレーム１６と半導体チップ１０との間及びフレーム部１６Ａ，１６Ｂ間の電気的絶縁を担っている。絶縁側部１５は半導体チップ１０側面の全周囲を絶縁材料で覆うとともに、フレーム部１６Ａ，１６Ｂ間に延びている。この絶縁側部１５は機械的にチップとフレームを固定（接続）する機能も担っている。
【０１１９】
再配線１７Ａ，１７Ｂは、上記第１実施形態の再配線１７と同様に、例えばＣｕめっき膜で構成されている。再配線１７Ａは、半導体チップ１０の第２チップ電極１４の表面上と絶縁側部１５の表面上の所定箇所に形成されている。この再配線１７Ａを通じて半導体チップ１０の第２チップ電極１４と、半導体チップ１０側面に設置された導電性フレーム１６とが機械的及び電気的に接続されている。
【０１２０】
再配線１７Ｂは、半導体チップ１０の第３チップ電極１３の表面上と絶縁側部１５の表面上の所定箇所に形成されている。この再配線１７Ｂを通じて半導体チップ１０の第３チップ電極１３と、半導体チップ１０側面に設置された導電性フレーム１６とが機械的及び電気的に接続されている。
【０１２１】
電極絶縁部２１ｅは、例えば絶縁側部１５と同じ絶縁樹脂から構成され、再配線１７Ａ，１７Ｂとの間を絶縁する。なお、この電極絶縁部２１ｅは本実施形態において必須ではなく、省略して構成することも可能である。
【０１２２】
このように構成された半導体パッケージ７では、表１ａと裏１ｂにそれぞれ電極を有する半導体チップ１０を対象とし、半導体パッケージ７の外部電極を片面に集約することができる構造となっている。したがって、半導体パッケージ７の片側の表面１ａ側に集約して構成された外部電極で実装基板３１に接続することができ、はんだや導電性ペースト等様々な導電性の接続部材３３を用いて、表面実装部品と同等の接続手法で基板実装することが可能な、表面実装型（片面実装構造）半導体パッケージ７となる。
【０１２３】
第２チップ電極１４（ソース）や第３チップ電極１３（ゲート）はその電極面上に形成された再配線１７Ａ，１７Ｂで水平方向（Ｘ方向）に、半導体チップ１０の側面に設置された導電性フレーム１６Ａ，１６Ｂで垂直（Ｚ方向）に導通経路が形成され、はんだ等の接続材料３３を介して基板と電気的に接続されている。
【０１２４】
また、第１チップ電極１２（ドレイン）は、はんだ等の接続材料３３によって直接、実装基板３１の基板電極３２へと電気的に接続されている。
【０１２５】
次に本実施形態にかかる半導体パッケージ７の製造方法について図２６乃至図２８を参照して説明する。この組立プロセスでは、個片化した半導体チップ１０の電極に対し、めっきによる再配線でファンアウトすることで、半導体チップ１０の他方側の第２面の電極から半導体チップ１０の一方側の第１面に向けて配線を引き回し、半導体パッケージ１の片面に外部電極を集約する。ここでは、反転工程や再配線電極の形成工程を省略しているが、その他の共通する各工程の詳細については上記第１実施形態と同様であるため詳細な説明を省略する。
【０１２６】
まず、図２６の（ａ）に示すように、基材３６上に再剥離可能な仮固定材３７を配置する。
【０１２７】
ついで、図２６の（ｂ）に示すように、導電性フレーム１６を、仮固定材３７上に設置して固定する。導電性フレーム１６は個片化された際に互いに離間するフレーム１６Ａ，１６Ｂを一体に備え、半導体チップ１０が配置される開口１６ａを有している。
【０１２８】
ついで、図２６の（ｃ）に示すように、導電性フレーム１６の開口１６ａに半導体チップ１０を配置する。本工程では、ドレイン電極であるチップ電極１２が下側となるように半導体チップ１０を搭載する。
【０１２９】
ついで、図２６の（ｄ）に示すように、絶縁材料を充填して半導体チップ１０を封止し、半導体チップ１０の側面及び表面を絶縁樹脂で封止する。
【０１３０】
次に、図２７の（ｅ）に示すように、絶縁封止材料を開口してチップ電極１３，１４を露出させる。以上により半導体チップ１０の周りを覆うと共に、チップ電極１３，１４を露出する所定形状の開口１５ａが形成され、絶縁側部１５が形成される。なお、絶縁側部１５の形成工程の詳細については上記第１実施形態と同様に、図１３Ａ乃至図１３Ｅに手法１乃至手法５を用いることができる。なお、この実施形態では図２６の(d)で絶縁材料を充填し、図2７の(e)で開口しているが、充填する際、スクリーンマスク等表面をパターンにングして印刷した場合は図２７の(e)の工程を省略できる。
【０１３１】
絶縁側部１５が形成された後、あるいは絶縁側部１５の形成と同時に、ＰＥＰや印刷で絶縁樹脂（ソルダレジスト相当）を形成して電極絶縁部２１ｅを形成する。これは半導体チップ１０の第３チップ電極１３及び第２チップ電極１２の部分にめっきで再配線１７Ａ，１７Ｂを形成する際に絶縁性を担うもので、半導体パッケージ７のデザインに応じてパターニングされる。
【０１３２】
さらに、図２７の（ｆ）に示すように、再配線１７Ａ，１７Ｂを形成する際の下地となるシード層４０を成膜する（Ｔｉ／Ｃｕスパッタ）。この工程では半導体チップ１０、導電性フレーム１６、電極絶縁部２１ｅ、及び絶縁樹脂の一方側表面の全面にスパッタによりＴｉ／Ｃｕのシード層４０を成膜する。
【０１３３】
さらに図２７の（ｇ）に示すように、シード層４０上にレジスト４１を塗布し、パターニングする。本工程で半導体チップ１０の表面（ゲート及びソース電極）側の再配線１７Ａ，１７Ｂのパターンを形成する。なお、このレジスト４１は本実施形態において必須ではなく、省略することも可能である。
【０１３４】
次に図２７の（ｈ）に示すように、所定の領域にめっき膜を形成して、ソース電極及びゲート電極に接続される再配線１７Ａ，１７Ｂを形成する。本工程は上記第１実施形態のめっき工程と同様であり、例えばＣｕめっき膜を形成する。なお、シード層４０のＣｕとＣｕめっき膜とは金属結合を形成し、結果としてシード層４０とめっき膜を合わせてＴｉ／Ｃｕの再配線構造となる。シード層４０形成工程以外の図面では必要に応じてシード層４０の記載を省略している。
【０１３５】
次に図２８の（ｉ）に示すように、めっき膜のマスクに用いたレジスト４１を剥離し、シード層４０をエッチング除去する。本工程も上記第１実施形態のレジスト剥離工程と同様である。
【０１３６】
次に、図２８の（ｊ）に示すように、導電性フレーム１６、再配線１７Ａ，１７Ｂ、電極絶縁部２１ｅを含む表面に絶縁膜２４を形成する。
【０１３７】
次に、図２８の（ｋ）に示すように、基材３６を剥離し、ダイシングによる個片化を実施する。この工程では、まず半導体パッケージ１の裏面に貼り付けていた基材３６を剥離し、変わりにダイシングシート４６に貼りかえ、ダイシングブレード４７を用いたダイシングを施す。
【０１３８】
個片化後にダイシングシート４６を剥離し、個々の半導体パッケージ７として特性テストや半導体パッケージ７裏面へのマーキング、リール等への梱包を行い、半導体パッケージ７が完成する。
【０１３９】
個片化後の半導体パッケージ７は、図２３に示すように表面実装部品と同等の扱いで基板接合が可能である。半導体パッケージ７の片面に集約した外部電極となるドレイン電極、導電性フレーム１６の各フレーム部１６Ａ，１６Ｂにより、実装基板３１上に形成したランドパターンとはんだやＡｇペースト、Ｃｕペースト等の接続材料３３を介して機械的及び電気的に接続する。具体的な接続方式も、表面実装部品と同等に、はんだペースト塗布、部品搭載、リフローでの一括接続を経て接続される。
【０１４０】
本実施形態にかかる半導体パッケージ７及び半導体パッケージ７の製造方法によれば上記第１実施形態と同様の効果が得られる。さらに、第１面側のチップ電極１４と、各フレーム部１６Ａ，１６Ｂを同じ面側に配置し、そのまま外部電極として用いることができるため、再配線電極１８，１９，２０を省略することができ、構造及び製造工程を単純化できる。
【０１４１】
なお、他の実施形態として、半導体パッケージ７においてチップ１０を反転した場合にも本発明を適用できる。すなわち、第１実施形態に係る半導体パッケージ１のうち再配線電極１８，１９，２０を省略し、ドレイン電極と導電性フレーム１６とを導通する再配線１７を形成し、導電性フレーム１６と、ソース電極１２、ゲート電極１３をそれぞれ外部電極として、実装基板に直接実装することも可能である。あるいは、第２実施形態の半導体パッケージ２において外部電極となる再配線電極１８、２０を省略し、チップ電極１２と導電性フレーム１６をそれぞれ外部電極として実装基板に直接実装する構造としてもよい。さらに、第３実施形態の半導体パッケージ３において外部電極となる再配線電極１８，６２、１９を省略し、チップ電極１２，６１，１３をそれぞれ外部電極として実装基板に直接実装する構造としてもよい。
【０１４２】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１４３】
１〜７…半導体パッケージ、１０…半導体チップ、１２…第１チップ電極、１３…第３チップ電極、１４…第２チップ電極、１５…絶縁側部、１６…導電性フレーム、１６Ａ，１６Ｂ…フレーム部、１７，１７Ａ，１７Ｂ…再配線、１８．１９、２０…再配線電極、２１（２１ａ〜２１ｅ）…電極絶縁部、２４…絶縁層、２５…絶縁膜、３１…実装基板、３３…導電性部材、３６…基材、３７…仮固定材、４０…シード層、４１…レジスト、４５…保護シート、４６…ダイシングシート、４７…ダイシングブレード、５０…導電部材。
【図１】
0005558595.tif 000002
【図２】
0005558595.tif 000003
【図３】
0005558595.tif 000004
【図４】
0005558595.tif 000005
【図５】
0005558595.tif 000006
【図６】
0005558595.tif 000007
【図７】
0005558595.tif 000008
【図８】
0005558595.tif 000009
【図９Ａ】
0005558595.tif 000010
【図９Ｂ】
0005558595.tif 000011
【図１０Ａ】
0005558595.tif 000012
【図１０Ｂ】
0005558595.tif 000013
【図１１】
0005558595.tif 000014
【図１２】
0005558595.tif 000015
【図１３Ａ】
0005558595.tif 000016
【図１３Ｂ】
0005558595.tif 000017
【図１３Ｃ】
0005558595.tif 000018
【図１３Ｄ】
0005558595.tif 000019
【図１３Ｅ】
0005558595.tif 000020
【図１４】
0005558595.tif 000021
【図１５】
0005558595.tif 000022
【図１６】
0005558595.tif 000023
【図１７】
0005558595.tif 000024
【図１８】
0005558595.tif 000025
【図１９】
0005558595.tif 000026
【図２０】
0005558595.tif 000027
【図２１】
0005558595.tif 000028
【図２２】
0005558595.tif 000029
【図２３】
0005558595.tif 000030
【図２４】
0005558595.tif 000031
【図２５】
0005558595.tif 000032
【図２６】
0005558595.tif 000033
【図２７】
0005558595.tif 000034
【図２８】
0005558595.tif 000035