(57)【特許請求の範囲】
【請求項１】
電気光学素子、映像信号を画素内に書き込む書込みトランジスタ、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量、及び、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタを含む画素が複数配置されてなり、
前記駆動トランジスタは、２つのゲート電極でチャネル領域を挟んだサンドイッチゲート構造を有し、
前記電気光学素子は、前記２つのゲート電極の一方のゲート電極の少なくとも一部とアノード電極が対向するように形成される
表示装置。
【請求項２】
前記電気光学素子は、前記一方のゲート電極の上面と対向するようにアノード電極が形成される
請求項１に記載の表示装置。
【請求項３】
前記一方のゲート電極は、断面台形の形状を有し、
前記電気光学素子は、前記一方のゲート電極の底面よりも大きい面積の領域を覆うようにアノード電極が形成される
請求項２に記載の表示装置。
【請求項４】
前記駆動トランジスタは、前記チャネル領域とソース／ドレイン領域との間に、当該ソース／ドレイン領域よりも低濃度の不純物領域を有する
請求項１乃至請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記アノード電極と、前記２つのゲート電極の前記一方のゲート電極との間に寄生容量が存在し、
前記寄生容量の容量値は、前記書込みトランジスタが非導通状態にあるときに、前記駆動トランジスタのソース電位に追従してゲート電位が変動するブートストラップ動作時のゲインを決めるパラメータの１つとなる
請求項１乃至請求項４のいずれか１項に記載の表示装置。
【請求項６】
前記寄生容量は、前記保持容量に対して並列に接続される
請求項５に記載の表示装置。
【請求項７】
前記駆動トランジスタの前記ソース電位は、当該駆動トランジスタに流れる電流に応じて変動する
請求項５に記載の表示装置。
【請求項８】
電気光学素子、映像信号を画素内に書き込む書込みトランジスタ、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量、及び、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタを含む画素が複数配置されてなり、
前記駆動トランジスタは、２つのゲート電極でチャネル領域を挟んだサンドイッチゲート構造を有し、
前記電気光学素子は、前記２つのゲート電極の一方のゲート電極の少なくとも一部とアノード電極が対向するように形成される
表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び電子機器に関し、特に、電気光学素子を含む画素が行列状（マトリクス状）に２次元配置されてなる表示装置、及び、当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素（画素回路）が行列状に配置されてなる平面型（フラットパネル型）の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス(Electroluminescence；ＥＬ）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子が知られている。
【０００３】
画素の発光素子として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子は、応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。但し、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けられる能動素子、例えば、絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が１表示フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
アクティブマトリクス方式により駆動される、電流駆動型の電気光学素子を含む画素回路にあっては、電気光学素子に加えて、当該電気光学素子を駆動するための駆動回路を備えている。この駆動回路として、電流駆動型の電気光学素子である有機ＥＬ素子２１を駆動トランジスタ２２、書込みトランジスタ２３、及び、保持容量２４を有する構成の画素回路が知られている（例えば、特許文献１を参照）。
【０００７】
特許文献１には、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のソース電位Ｖsに連動してゲート電位Ｖgが変動する、所謂ブートストラップ動作が行われることが記載されている（特許文献１の段落番号００７１等を参照）。特許文献１には更に、ブートストラップ動作により、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化しても、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが一定に維持されるため、発光輝度が一定に保たれることが記載されている（特許文献１の段落番号００９３等を参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−３１０１２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したブートストラップ動作において、駆動トランジスタ２２のソース電位Ｖsの変動分ΔＶsに対するゲート電位Ｖgの変動分ΔＶgの比率（＝ΔＶg／ΔＶs）がブートストラップゲインＧbとなる。そして、このブートストラップゲインＧbは、保持容量２４の容量値や駆動トランジスタ２２のゲート電極に付く寄生容量の容量値などによって決まる。
【００１０】
駆動トランジスタ２２のゲート電極に付く寄生容量、特に、駆動トランジスタ２２のゲート−ソース間の寄生容量の容量値が大きいと、ブートストラップゲインＧbが理想状態（Ｇb＝１）から変動する、具体的には、ブートストラップゲインＧbが低下する。すると、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsについて、画素間で閾値電圧Ｖthの差分ΔＶthを維持したまま発光状態を保つことができないため、画素間で輝度にばらつきが生じる（その詳細については後述する）。この画素間での輝度のばらつきは、縦スジや横スジ、輝度ムラとなって視認される。その結果、画面のユニフォーミティが損なわれることとなる。
【００１１】
そこで、本発明は、駆動トランジスタのゲート−ソース間の容量値を低減することでブートストラップゲインを向上し、画面のユニフォーミティを損なうことなく、良質な表示画像を得ることが可能な表示装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明による表示装置は、
電気光学素子、映像信号を画素内に書き込む書込みトランジスタ、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量、及び、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタを含む画素が複数配置されてなり、
前記駆動トランジスタは、２つのゲート電極でチャネル領域を挟んだサンドイッチゲート構造を有し、
前記電気光学素子は、前記２つのゲート電極の一方のゲート電極の少なくとも一部とアノード電極が対向するように形成される。
【００１３】
サンドイッチゲート構造を有する駆動トランジスタにおいて、電気光学素子のアノード電極が２つのゲート電極の一方のゲート電極、所謂バックゲート電極と対向する領域に存在しないと、当該バックゲート電極はカソード電極と対向することになる。これにより、バックゲート電極とカソード電極との間に寄生容量が形成される。この寄生容量は、駆動トランジスタのゲート電極に付く寄生容量の容量値を増やす方向に作用する。これに対して、電気光学素子のアノード電極が、バックゲート電極の少なくとも一部と対向することで、両電極の対向部位間に寄生容量が形成される。この寄生容量は、駆動トランジスタのゲート電極に付く寄生容量、特に、ゲート−ソース間の容量値を減らす方向に作用する。これにより、ブートストラップゲインを向上できる。
【発明の効果】
【００１４】
本発明によれば、駆動トランジスタのゲート−ソース間の容量値を低減することで、ブートストラップゲインを向上できるために、画面のユニフォーミティを損なうことなく、良質な表示画像を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】本発明が適用される有機ＥＬ表示装置の画素の回路構成の一例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。
【図５】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。
【図６】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。
【図７】駆動トランジスタの閾値電圧Ｖthのばらつきに起因する課題の説明に供する特性図である。
【図８】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図９】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖsigと駆動トランジスタのドレイン−ソース間電流Ｉdsとの関係の説明に供する特性図である。
【図１０】ブートストラップ動作についての説明に供するタイミング波形図である。
【図１１】ブートストラップゲインＧbについての説明図である。
【図１２】閾値電圧Ｖthのばらつきの再発についての説明に供するタイミング波形図である。
【図１３】有機ＥＬ素子が劣化した場合に当該有機ＥＬ素子の動作点がシフトする様子を示す図である。
【図１４】有機ＥＬ素子の高電圧化によって駆動トランジスタの電流が減少することについての説明に供するタイミング波形図である。
【図１５】Ｎチャネル型トランジスタのゲート電圧Ｖgとドレイン−ソース電流Ｉdsの関係を示す図である。
【図１６】サンドイッチゲート構造の駆動トランジスタを有する参考例に係る画素構造を示す断面図である。
【図１７】参考例に係る画素構造の等価回路を示す回路図である。
【図１８】サンドイッチゲート構造の駆動トランジスタを有する実施例に係る画素構造を示す断面図である。
【図１９】実施例に係る画素構造の等価回路を示す回路図である。
【図２０】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図２１】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図２２】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図２３】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図２４】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１６】
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．本発明が適用される有機ＥＬ表示装置
１−１．システム構成
１−２．基本的な回路動作
１−３．ブートストラップ動作について
２．実施形態に係る有機ＥＬ装置の説明
３．変形例
４．電子機器
【００１７】
＜１．本発明が適用される有機ＥＬ表示装置＞
［１−１．システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
【００１８】
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタにより制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ（薄膜トランジスタ）が用いられる。
【００１９】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００２０】
図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０と、当該画素２０が行列状に２次元配列されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。駆動部は、書込み走査回路４０、電源供給走査回路５０及び信号出力回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。
【００２１】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、１つの画素は複数の副画素（サブピクセル）から構成され、この副画素の各々が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。
【００２２】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２３】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１-1〜３１-mと電源供給線３２-1〜３２-mとが画素行毎に配線されている。更に、列方向（画素列の画素の配列方向）に沿って信号線３３-1〜３３-nが画素列毎に配線されている。
【００２４】
走査線３１-1〜３１-mは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２-1〜３２-mは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３-1〜３３-nは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００２５】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、図１に示すように、書込み走査回路４０、電源供給走査回路５０及び信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００２６】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際し、走査線３１-1〜３１-mに対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳm）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００２７】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖccpと当該第１電源電位Ｖccpよりも低い第２電源電位Ｖiniとで切り替わることが可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２-1〜３２-mに供給する。後述するように、電源電位ＤＳのＶccp／Ｖiniの切替えにより、画素２０の発光／非発光の制御が行なわれる。
【００２８】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述する閾値補正処理の際に用いられる。
【００２９】
信号出力回路６０から出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３３-1〜３３-nを介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００３０】
（画素回路）
図２は、画素（画素回路）２０の具体的な回路構成を示す回路図である。
【００３１】
図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１と、当該有機ＥＬ素子２１に電流を流すことによって有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（所謂、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００３２】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、及び、保持容量２４を有する構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３３】
尚、駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いて形成することができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２及び書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるために低コスト化に寄与できる。
【００３４】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２-1〜３２-m）に接続されている。
【００３５】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３-1〜３３-n）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１-1〜３１-m）に接続されている。
【００３６】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００３７】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００３８】
尚、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２及び書込みトランジスタ２３の２つのトランジスタと保持容量２４の１つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。
【００３９】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される、輝度情報に応じた映像信号の信号電圧Ｖsigまたは基準電圧Ｖofsをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖsigまたは基準電圧Ｖofsは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００４０】
駆動トランジスタ２２は、電源供給線３２（３２-1〜３２-m）の電位ＤＳが第１電源電位Ｖccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４１】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖccpから第２電源電位Ｖiniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００４２】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００４３】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖccp，Ｖiniのうち、第１電源電位Ｖccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖiniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖiniは、基準電圧Ｖofsよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofs−Ｖthよりも低い電位、好ましくは、Ｖofs−Ｖthよりも十分に低い電位に設定される。
【００４４】
（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、ガラス基板２０１上には、駆動トランジスタ２２等を含む駆動回路が形成されている。そして、画素２０は、ガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３及びウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ２２のみを図示し、他の構成素子については省略している。
【００４５】
有機ＥＬ素子２１は、アノード電極２０５と、有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、カソード電極２０７とから構成されている。アノード電極２０５は、ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなる。有機層２０６は、アノード電極２０５上に形成されている。カソード電極２０７は、有機層２０６上に全画素共通に形成された透明導電膜等からなる。
【００４６】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３及び電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。
【００４７】
駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２の両側に設けられたソース／ドレイン領域２２３，２２４と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。
【００４８】
そして、図３に示すように、ガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３及びウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合される。この封止基板２０９によって有機ＥＬ素子２１が封止されることにより表示パネル７０が形成される。
【００４９】
［１−２．基本的な回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図４のタイミング波形図を基に図５及び図６の動作説明図を用いて説明する。尚、図５及び図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１の等価容量２５についても図示している。
【００５０】
図４のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示している。
【００５１】
（前表示フレームの発光期間）
図４のタイミング波形図において、時刻ｔ11以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖccpにあり、また、書込みトランジスタ２３が非導通状態にある。
【００５２】
このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００５３】
（閾値補正準備期間）
時刻ｔ11になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖccpから、信号線３３の基準電圧Ｖofsに対してＶofs−Ｖthよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖiniに切り替わる。
【００５４】
ここで、有機ＥＬ素子２１の閾値電圧をＶthel、共通電源供給線３４の電位（カソード電位）をＶcathとする。このとき、低電位ＶiniをＶini＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電位Ｖsが低電位Ｖiniにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００５５】
次に、時刻ｔ12で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電圧Ｖofsが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsになる。また、駆動トランジスタ２２のソース電位Ｖsは、基準電圧Ｖofsよりも十分に低い電位Ｖiniにある。
【００５６】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶofs−Ｖiniとなる。ここで、Ｖofs−Ｖiniが駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖofs−Ｖini＞Ｖthなる電位関係に設定する必要がある。
【００５７】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電圧Ｖofsに固定し、ソース電位Ｖsを低電位Ｖiniに固定して（確定させて）初期化する処理が、後述する閾値補正処理（閾値補動作）を行う前の準備（閾値補正準備）の処理である。従って、基準電圧Ｖofs及び低電位Ｖiniが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの各初期化電位となる。
【００５８】
（閾値補正期間）
次に、時刻ｔ13で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖiniから高電位Ｖccpに切り替わると、駆動トランジスタ２２のゲート電位Ｖgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖgから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖsが上昇を開始する。
【００５９】
ここでは、便宜上、駆動トランジスタ２２のゲート電極の初期化電位Ｖofsを基準とし、当該初期化電位Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けてソース電位Ｖsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。
【００６０】
尚、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖcathを設定しておくこととする。
【００６１】
次に、時刻ｔ14で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２にドレイン−ソース間電流Ｉdsは流れない。
【００６２】
（信号書込み＆移動度補正期間）
次に、時刻ｔ15で、図６（Ｂ）に示すように、信号線３３の電位が基準電圧Ｖofsから映像信号の信号電圧Ｖsigに切り替わる。続いて、時刻ｔ16で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖsigをサンプリングして画素２０内に書き込む。
【００６３】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電位Ｖgが信号電圧Ｖsigとなる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
【００６４】
このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖsigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）は有機ＥＬ素子２１の等価容量２５に流れ込み、当該等価容量２５の充電が開始される。
【００６５】
有機ＥＬ素子２１の等価容量２５が充電されることにより、駆動トランジスタ２２のソース電位Ｖsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは当該駆動トランジスタ２２の移動度μに依存したものとなる。駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００６６】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶsがＶofs−Ｖth＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶとなる。
【００６７】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。従って、ソース電位Ｖsの上昇分ΔＶは負帰還の帰還量となる。
【００６８】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。
【００６９】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００７０】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶは、移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。
【００７１】
（発光期間）
次に、時刻ｔ17で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００７２】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖsの変動に連動してゲート電位Ｖgも変動する。このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。
【００７３】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。
【００７４】
そして、有機ＥＬ素子２１のアノード電位がＶthel＋Ｖcathを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖsが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【００７５】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、Ｖsig−Ｖofs＋Ｖth−ΔＶで一定に保持される。そして、時刻ｔ１８で信号線３３の電位が映像信号の信号電圧Ｖsigから基準電圧Ｖofsに切り替わる。
【００７６】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻ｔ6−ｔ7の期間において並行して実行される。
【００７７】
〔分割閾値補正〕
尚、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して複数回閾値補正処理を実行する、所謂分割閾値補正を行う駆動法を採ることも可能である。
【００７８】
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができるために、閾値補正処理を確実に行うことができる。
【００７９】
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉdsが供給される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2           ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【００８０】
図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉds対ゲート−ソース間電圧Ｖgsの特性を示す。
【００８１】
この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきに対するキャンセル処理を行わないと、閾値電圧ＶthがＶth1のとき、ゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds1になる。
【００８２】
これに対して、閾値電圧ＶthがＶth2（Ｖth2＞Ｖth1）のとき、同じゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds2（Ｉds2＜Ｉds1）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖthが変動すると、ゲート−ソース間電圧Ｖgsが一定であってもドレイン−ソース間電流Ｉdsが変動する。
【００８３】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶである。従って、これを式（１）に代入すると、ドレイン−ソース間電流Ｉdsは、次式（２）で表される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖsig−Ｖofs−ΔＶ）2     ……（２）
【００８４】
すなわち、駆動トランジスタ２２の閾値電圧Ｖthの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉdsは、駆動トランジスタ２２の閾値電圧Ｖthに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化等により、駆動トランジスタ２２の閾値電圧Ｖthが画素毎に変動したとしても、ドレイン−ソース間電流Ｉdsが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００８５】
〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００８６】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖin（＝Ｖsig−Ｖofs）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉds1′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉds2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素間で大きな差が生じると、画面のユニフォーミティ（一様性）が損なわれる。
【００８７】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉdsが大きくなる。従って、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ1は、移動度の小さな画素Ｂの帰還量ΔＶ2に比べて大きい。
【００８８】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート−ソース間電圧Ｖgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
【００８９】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ1の補正をかけると、ドレイン−ソース間電流ＩdsはＩds1′からＩds1まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ2は小さいために、ドレイン−ソース間電流ＩdsはＩds2′からＩds2までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉds1と画素Ｂのドレイン−ソース間電流Ｉds2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
【００９０】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉdsの減少量が大きくなる。
【００９１】
従って、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉdsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに負帰還をかける処理が移動度補正処理となる。
【００９２】
ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電圧Ｖsigと駆動トランジスタ２２のドレイン−ソース間電流Ｉdsとの関係について図９を用いて説明する。
【００９３】
図９において、（Ａ）は閾値補正及び移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正及び移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正及び移動度補正を共に行わない場合には、閾値電圧Ｖth及び移動度μの画素Ａ，Ｂ毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素Ａ，Ｂ間で大きな差が生じることになる。
【００９４】
これに対し、閾値補正のみを行った場合は、図９（Ｂ）に示すように、ドレイン−ソース間電流Ｉdsのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂ毎のばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉdsの差は残る。そして、閾値補正及び移動度補正を共に行うことで、図９（Ｃ）に示すように、閾値電圧Ｖth及び移動度μの画素Ａ，Ｂ毎のばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉdsの差をほぼ無くすことができる。従って、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【００９５】
また、図２に示した画素２０は、閾値補正及び移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
【００９６】
すなわち、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴って駆動トランジスタ２２のソース電位Ｖsが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖgsを一定に維持することができる。従って、有機ＥＬ素子２１に流れる電流は変化せず一定となる。その結果、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
【００９７】
［１−３．ブートストラップ動作について］
ここで、先述したブートストラップ動作について、図１０のタイミング波形図を用いて詳細に説明する。
【００９８】
先述した回路動作の説明からも明らかなように、信号書込み＆移動度補正期間が終了した時点で、駆動トランジスタ２２のゲート電極には、映像信号の信号電圧Ｖsigが書き込まれている。このとき、駆動トランジスタ２２のソース電位Ｖsは、閾値補正処理の完了時からそれぞれ移動度μに応じた電位の上昇量ΔＶsだけ上昇した電位Ｖs1（＝Ｖofs−Ｖth＋ΔＶs）にある。
【００９９】
ここで、書込みトランジスタ２３が非導通状態になると、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsは、保持容量２４によって保持されるため、ソース電位Ｖsは、駆動トランジスタ２２に流れる電流Ｉdsに応じた電位Ｖoledまで上昇する。このときの上昇量は、理想的には、ソース電位Ｖｓの上昇量Ｖoled−Ｖs1と同じであるが、駆動トランジスタ２２及び書込みトランジスタ２３に寄生容量が存在する場合、ソース電位Ｖsの上昇量よりも少なくなる。
【０１００】
（ブートストラップゲインＧbについて）
図１１に示すように、駆動トランジスタ２２及び書込みトランジスタ２３には寄生容量Ｃgs，Ｃgd，Ｃwsが存在する。寄生容量Ｃgsは、駆動トランジスタ２２のゲート−ソース間の寄生容量である。寄生容量Ｃgdは、駆動トランジスタ２２のゲート−ドレイン間の寄生容量である。寄生容量Ｃwsは書込みトランジスタ２３のゲート−ドレイン間の寄生容量である。
【０１０１】
ここで、駆動トランジスタ２２のブートストラップ動作前のゲート電位Ｖg、ソース電位ＶsをそれぞれＶg1，Ｖs1とし、ブートストラップ動作後のゲート電位Ｖg、ソース電位ＶsをそれぞれＶg2，Ｖs2とする。
【０１０２】
今、駆動トランジスタ２２のソース電位Ｖsが電位Ｖs1から電位Ｖs2に上昇したとすると、ゲート電位Ｖgは（Ｃs＋Ｃgs）／（Ｃs＋Ｃgs＋Ｃgd＋Ｃws）×（Ｖs2−Ｖs1）しか上昇しない。このときの係数、即ち、（Ｃs＋Ｃgs）／（Ｃs＋Ｃgs＋Ｃgd＋Ｃws）がブートストラップゲインＧbであり、当該ブートストラップゲインＧbは必ず1以下になる。従って、ゲート電位Ｖgの上昇量ΔＶsは、ソース電位Ｖsの上昇量ΔＶgよりも小さくなる。
【０１０３】
このように、駆動トランジスタ２２及び書込みトランジスタ２３に寄生容量が存在した場合に、ゲート電位Ｖgの上昇量ΔＶgがソース電位Ｖsの上昇量ΔＶsよりも少なくなる。その結果、ブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが、移動度補正処理の完了時点のゲート−ソース間電圧Ｖgsよりも小さくなってしまう。従って、駆動トランジスタ２２のゲート電極に付く寄生容量が大きく、ブートストラップゲインＧbが小さい場合は、所望の発光輝度が得られないといった不具合が生じる。
【０１０４】
（閾値電圧Ｖthのばらつきの再発について）
また、図１２に示すように、駆動トランジスタ２２の閾値電圧ＶthがＶtha，Ｖthbで異なる場合を考える。閾値補正動作の完了後には、閾値電圧ＶthがＶthaのトランジスタと、閾値電圧ＶthがＶthbのトランジスタのゲート−ソース間電圧Ｖgsの差はＶthb−Ｖthaとなっている。移動度補正動作でも、ソース電位Ｖsの上昇量ΔＶsは閾値電圧Ｖthに依存しないため、ゲート−ソース間電圧Ｖgsの差はＶthb−Ｖthaを維持している。
【０１０５】
ブートストラップ動作時は、駆動トランジスタ２２の電流Ｉdsで決まる電圧Ｖoledまでソース電位Ｖsが上昇するので、ソース電位Ｖsの上昇量ΔＶsaと上昇量ΔＶsbとは閾値電圧Ｖthの差Ｖthb−Ｖthaだけ異なる。このとき、ゲート電位Ｖgの上昇量ΔＶgは、ソース電位Ｖsの上昇量ΔＶsによって決まる。
【０１０６】
従って、図１２に示すように、ブートストラップ動作後のゲート−ソース間電圧Ｖgsの差分は、（Ｃs＋Ｃgs）／（Ｃs＋Ｃgs＋Ｃgd＋Ｃws）×（Ｖthb−Ｖtha）になり、閾値補正後よりも小さくなってしまう。このため、閾値補正処理を行ったにも拘わらず、閾値電圧Ｖthのばらつきが発生してしまい、寄生容量が大きい場合はこの変化量も大きくなるため、輝度ムラの原因となる。
【０１０７】
（有機ＥＬ素子２１の電圧Ｖoledの高電圧化について）
また、有機ＥＬ素子２１が劣化した場合には、図１３に示すように、有機ＥＬ素子２１の動作点が、電圧Ｖoled1から電圧Ｖoled2にシフトする、即ち、高電圧化する。ここで、有機ＥＬ素子２１の電圧Ｖoledの高電圧化の場合について考える。
【０１０８】
有機ＥＬ素子２１が劣化していない画素では、ブートストラップ動作のときのソース電位Ｖsの上昇量はΔＶsaである。これに対して、有機ＥＬ素子２１が劣化した画素では、ソース電位Ｖsの上昇量ΔＶsbは、ΔＶsa＋Ｖoled2−Ｖoled1になる。従って、ゲート電位Ｖgの上昇量ΔＶgは、図１４に示すようになり、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsも、（Ｃs＋Ｃgs）／（Ｃs＋Ｃgs＋Ｃgd＋Ｃws）×（Ｖoled2−Ｖoled1）だけ小さくなってしまう。この結果、寄生容量が大きいと、ゲート−ソース間電圧Ｖgsの低下量も大きくなる。つまり、駆動トランジスタ２２の電流Ｉdsが低下してしまうため、焼きつきの原因になってしまう。
【０１０９】
（ＭＯＳトランジスタのゲート構造）
ところで、ＭＯＳトランジスタのゲート構造として、トップゲート構造、ボトムゲート構造、サンドイッチゲート構造などが広く知られている。トップゲート構造は、ゲート電極がチャネル領域に対して基板と反対側に配置された構造である。ボトムゲート構造は、ゲート電極がチャネル領域に対して基板側に配置された構造である。サンドイッチゲート構造は、チャネル領域を２つのゲート電極で挟んだ構造である。
【０１１０】
サンドイッチゲート構造において、２つ目のゲート電極はバックゲート電極と呼ばれている。このバックゲート電極は、遮光対策のためのシールド部材としての機能を有する場合もある。このサンドイッチゲート構造のトランジスタは、ボトムゲート構造等のトランジスタに比べて特性を向上できる利点がある。
【０１１１】
図１５に、例えば、Ｎチャネル型トランジスタのゲート電圧Ｖgとドレイン−ソース電流Ｉdsの関係を示す。図１５において、実線がサンドイッチゲート構造の場合の特性を、破線がボトムゲート構造の場合の特性をそれぞれ示している。同図から明らかなように、サンドイッチゲート構造のトランジスタの方がボトムゲート構造のトランジスタよりも特性が優れていることがわかる。
【０１１２】
そして、駆動トランジスタ２２として、サンドイッチゲート構造のＮチャネル型トランジスタを用いることで、駆動トランジスタ２２について、その特性の向上を図ることができる。駆動トランジスタ２２の特性が向上するということは、駆動トランジスタ２２のドライブ能力が上がることを意味する。駆動トランジスタ２２のドライブ能力が上がると、発光輝度を上げることができる。
【０１１３】
（参考例に係る画素構造）
ここで、駆動トランジスタ２２として、サンドイッチゲート構造のトランジスタを用いる場合の一般的な画素構造を参考例として図１６を用いて説明する。図１６は、サンドイッチゲート構造の駆動トランジスタ２２を有する参考例に係る画素構造を示す断面図であり、図中、図３と同等部分には同一符号を付して示している。
【０１１４】
駆動トランジスタ２２は、チャネル領域（チャネル形成領域）２２５に対して基板側に第１のゲート電極２２１が配置され、その反対側に第２のゲート電極２２６がバックゲート電極として配置されたサンドイッチゲート構造となっている。そして、駆動トランジスタ２２は、チャネル領域２２５とソース／ドレイン領域２２３，２２４との間に、低濃度の不純物領域、即ち、ＬＤＤ（Lightly Doped Drain）領域２３７，２２９を有するＬＤＤ構造を採っている。
【０１１５】
一方、有機ＥＬ素子２１については、前にも述べたように、カソード電極２０７は全ての画素２０に対して共通に、所謂ベタ配線されているのに対して、アノード電極２０５は駆動トランジスタ２２のバックゲート電極２２６の上方を避けて配線されている。すなわち、アノード電極２０５は、バックゲート電極２２６と対向する領域に存在しない。この場合、バックゲート電極２２６は、絶縁層を介してカソード電極２０５と対向することになる。
【０１１６】
このように、バックゲート電極２２６がカソード電極２０５と対向すると、両電極２２６，２０５間には絶縁層が誘電体となって寄生容量Ｃgcが形成される。この寄生容量Ｃgcは、図１７の等価回路に示すように、駆動トランジスタ２２のゲート電極と有機ＥＬ素子２１のカソード電極との間に介在する容量成分となる。このときのブートストラップゲインＧbは、次式（３）で与えられることになる。
Ｇb＝（Ｃs＋Ｃgs）／（Ｃs＋Ｃgs＋Ｃgd＋Ｃws＋Ｃgc）      ……（３）
【０１１７】
上記の式（３）から明らかなように、バックゲート電極２２６とカソード電極２０５との間に寄生容量Ｃgcが形成されると、当該寄生容量Ｃgcは駆動トランジスタ２２Aのゲート電極に付く寄生容量を増やす方向に作用するため、ブートストラップゲインＧbが低下する。すると、前にも述べたように、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsについて、画素間で閾値電圧Ｖthの差分ΔＶthを維持したまま発光状態を保つことができないため、画素間で輝度にばらつきが生じる。
【０１１８】
＜２．実施形態に係る有機ＥＬ装置の説明＞
実施形態に係る有機ＥＬ装置は、図１に示すシステム構成を前提とし、当該システム構成における、画素を構成する駆動トランジスタ２２の構造を特徴としている。以下に、特徴とする駆動トランジスタ２２の具体的な構造について説明する。
【０１１９】
実施形態に係る画素構造において、駆動トランジスタ２２は、チャネル領域（チャネル形成領域）を２つのゲート電極で挟んだサンドイッチゲート構造のトランジスタである。好ましくは、駆動トランジスタ２２は、チャネル領域とソース／ドレイン領域との間に、当該ソース／ドレイン領域よりも低濃度の不純物領域、即ち、ＬＤＤ領域を設け、ここに高電界が集中しないようにしたＬＤＤ構造を採る。
【０１２０】
このサンドイッチゲート構造の駆動トランジスタ２２に対して、電気光学素子のアノード電極は、２つのゲート電極の一方のゲート電極、所謂バックゲート電極の少なくとも一部と対向するように形成される。電気光学素子のアノード電極と、バックゲート電極の少なくとも一部とが対向することで、両電極の対向する部位間には絶縁層が誘電体となって寄生容量が形成される。この寄生容量は、駆動トランジスタ２２のゲート電極に付く寄生容量、特に、ゲート−ソース間の容量値を減らす方向に作用する。
【０１２１】
このように、電気光学素子のアノード電極がバックゲート電極の少なくとも一部と対向するように形成することで、駆動トランジスタ２２のゲート−ソース間の容量値を低減できる。これにより、ブートストラップゲインを向上できるために、画面のユニフォーミティを損なうことなく、良質な表示画像を得ることができる。
【０１２２】
［実施例］
サンドイッチゲート構造の駆動トランジスタ２２を有する実施例に係る画素構造について、図１８を用いて説明する。図１８は、サンドイッチゲート構造の駆動トランジスタ２２を有する実施例に係る画素構造を示す断面図であり、図中、図１６と同等部分には同一符号を付して示している。
【０１２３】
駆動トランジスタ２２は、先述した参考例に係る画素構造の場合と同様のサンドイッチゲート構造となっている。すなわち、駆動トランジスタ２２は、チャネル領域２２５に対して基板側に配置された第１のゲート電極２２１と、その反対側にバックゲート電極として配置された第２のゲート電極２２６とによってチャネル領域２２５を挟んだ構造となっている。駆動トランジスタ２２は更に、チャネル領域２２５とソース／ドレイン領域２２３，２２４との間に、当該ソース／ドレイン領域２２３，２２４よりも低濃度の不純物領域、即ち、ＬＤＤ領域２２７，２２８を有するＬＤＤ構造を採っている。
【０１２４】
一方、有機ＥＬ素子２１については、カソード電極２０７は全ての画素２０に対して共通に所謂ベタ配線され、アノード電極２０５はバックゲート電極２２６の少なくとも一部と対向するように、即ち、オーバーラップするように形成されている。
【０１２５】
アノード電極２０５とバックゲート電極２２６の少なくとも一部とが対向することで、両電極２０５，２２６の対向する部位間には絶縁層が誘電体となって寄生容量Ｃgaが形成される。この寄生容量Ｃgaは、図１９の等価回路に示すように、駆動トランジスタ２２のゲート電極と有機ＥＬ素子２１のアノード電極との間に介在する容量成分となる。このときのブートストラップゲインＧbは、次式（４）で与えられることになる。
Ｇb＝（Ｃs＋Ｃgs＋Ｃga）／（Ｃs＋Ｃgs＋Ｃgd＋Ｃws）      ……（４）
【０１２６】
アノード電極２０５とバックゲート電極２２６との間に寄生容量Ｃgaが形成されると、当該寄生容量Ｃgaは駆動トランジスタ２２Aのゲート−ソース間に接続されている保持容量２４（図２を参照）と並列に接続される。これにより、寄生容量Ｃgaは、駆動トランジスタ２２のゲート電極に付く寄生容量、特に、駆動トランジスタ２２のゲート−ソース間の容量値を減らす方向に作用する。
【０１２７】
駆動トランジスタ２２のゲート−ソース間の容量値が減ることで、上記の式（４）から明らかなように、ブートストラップゲインＧbが上昇する。従って、アノード電極２０５とバックゲート電極２２６の少なくとも一部とを対向させ、両電極２０５，２２６の対向部位間に形成される寄生容量Ｃgaの作用によって駆動トランジスタ２２のゲート−ドレイン間の容量値を低減することにより、ブートストラップゲインＧbを向上できる。その結果、画面のユニフォーミティを損なうことなく、良質な表示画像を得ることができる。
【０１２８】
ここで、アノード電極２０５とバックゲート電極２２６との対向部位間に形成される寄生容量Ｃgaの容量値を大きくとる、という観点からすると、アノード電極２０５はバックゲート電極２２６の上面を覆うように形成されるとよい。また、本実施例に係る画素構造においては、バックゲート電極２２６は断面台形の形状を有している。従って、寄生容量Ｃgaの容量値を更に大きくとる、という観点からすると、図１８に示すように、バックゲート電極２２６の底面よりも大きい面積の領域を覆うようにアノード電極２０５を形成するとよい。これにより、バックゲート電極２２６の斜面とアノード電極２０５との間でも僅かながら寄生容量が形成されるため、寄生容量Ｃgaの容量値を更に大きくとることができる。
【０１２９】
＜３．変形例＞
上記実施形態では、有機ＥＬ素子２１の駆動回路が、基本的に、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタからなる画素構成の場合を例に挙げて説明したが、本発明はこの画素構成のものに限られるものではない。すなわち、本発明は、画素が複数のゲートを持つ構造の書込みトランジスタ２３を有する構成の表示装置全般に対して適用可能である。
【０１３０】
また、上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１３１】
＜４．適用例＞
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図２０〜図２４に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
【０１３２】
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、各種の電子機器における表示画像の画質を改善できる。すなわち、先述した実施形態の説明から明らかなように、本発明による表示装置は、ブートストラップゲインＧbを向上し、画面のユニフォーミティを損なうことなく、良質な表示画像を得ることができるため、各種の電子機器において、表示画像の画質を向上できる。
【０１３３】
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１３４】
以下に、本発明が適用される電子機器の具体例について説明する。
【０１３５】
図２０は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作製される。
【０１３６】
図２１は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０１３７】
図２２は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０１３８】
図２３は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０１３９】
図２４は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。
【符号の説明】
【０１４０】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、３０…画素アレイ部、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル、２２１…ゲート電極（第１のゲート電極）、２２３，２２４…ソース／ドレイン領域、２２５…チャネル領域（チャネル形成領域）、２２６…バックゲート電極（第２のゲート電極）、２２７，２２８…ＬＤＤ領域
【図１】
0005459018.tif 000002
【図２】
0005459018.tif 000003
【図３】
0005459018.tif 000004
【図４】
0005459018.tif 000005
【図５】
0005459018.tif 000006
【図６】
0005459018.tif 000007
【図７】
0005459018.tif 000008
【図８】
0005459018.tif 000009
【図９】
0005459018.tif 000010
【図１０】
0005459018.tif 000011
【図１１】
0005459018.tif 000012
【図１２】
0005459018.tif 000013
【図１３】
0005459018.tif 000014
【図１４】
0005459018.tif 000015
【図１５】
0005459018.tif 000016
【図１６】
0005459018.tif 000017
【図１７】
0005459018.tif 000018
【図１８】
0005459018.tif 000019
【図１９】
0005459018.tif 000020
【図２０】
0005459018.tif 000021
【図２１】
0005459018.tif 000022
【図２２】
0005459018.tif 000023
【図２３】
0005459018.tif 000024
【図２４】
0005459018.tif 000025