(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の片側の面にて形成された電極端子と、
前記電極端子と対応する位置にて前記半導体基板を貫通する孔と、
前記孔に埋め込まれるとともに、前記半導体基板の材料よりも熱伝導率が高い材料よりなり、前記電極端子と接する伝熱体と、
前記伝熱体の前記電極端子側の面の反対面の少なくとも一部に形成されるとともに、前記半導体基板の材料よりも赤外線に対して吸収性の高い材料よりなり、前記伝熱体と接するＩＲ吸収膜と、
少なくとも前記ＩＲ吸収膜上に形成されるとともに、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなり、前記ＩＲ吸収膜と接する反射防止膜と、
前記電極端子上に設けられるとともに、前記反射防止膜及び前記ＩＲ吸収膜に対する赤外線照射によって前記反射防止膜及び前記ＩＲ吸収膜で発生した熱が前記伝熱体を通じて前記電極端子に伝わることによって溶融するバンプと、
を備え、
前記ＩＲ吸収膜と前記反射防止膜とは、材料が異なることを特徴とする半導体素子。
【請求項２】
半導体基板と、
前記半導体基板の片側の面にて形成された電極端子と、
前記電極端子と対応する位置にて前記半導体基板を貫通する孔と、
前記孔に埋め込まれるとともに、前記半導体基板の材料よりも熱伝導率が高い材料よりなり、前記電極端子と接する伝熱体と、
前記伝熱体の前記電極端子側の面の反対面の少なくとも一部に形成されるとともに、前記半導体基板の材料よりも赤外線に対して吸収性の高い材料よりなり、前記伝熱体と接するＩＲ吸収膜と、
前記ＩＲ吸収膜を含む前記半導体基板上に形成されるとともに、赤外線を透過することが可能な絶縁材料よりなり、前記半導体基板及び前記ＩＲ吸収膜と接するＩＲ透過絶縁膜と、
前記電極端子上に設けられるとともに、前記ＩＲ吸収膜に対する赤外線照射によって前記ＩＲ吸収膜で発生した熱が前記伝熱体を通じて前記電極端子に伝わることによって溶融するバンプと、
を備え、
前記ＩＲ吸収膜と前記ＩＲ透過絶縁膜とは、材料が異なることを特徴とする半導体素子。
【請求項３】
半導体基板と、
前記半導体基板の片側の面にて形成された電極端子と、
前記電極端子と対応する位置にて前記半導体基板を貫通する孔と、
前記孔に埋め込まれるとともに、前記半導体基板の材料よりも熱伝導率が高い材料よりなり、前記電極端子と接する伝熱体と、
前記伝熱体の前記電極端子側の面の反対面の少なくとも一部に形成されるとともに、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなり、前記伝熱体と接する反射防止膜と、
前記電極端子上に設けられるとともに、前記反射防止膜に対する赤外線照射によって前記反射防止膜で発生した熱が前記伝熱体を通じて前記電極端子に伝わることによって溶融するバンプと、
を備えることを特徴とする半導体素子。
【請求項４】
前記反射防止膜は、前記半導体基板上にも形成されており、
少なくとも前記反射防止膜と前記半導体基板の間に、前記反射防止膜と前記半導体基板の密着性を高める密着層が介在していることを特徴とする請求項３記載の半導体素子。
【請求項５】
前記密着層は、熱伝導率が少なくとも前記半導体基板の材料より低い材料であることを特徴とする請求項４記載の半導体素子。
【請求項６】
前記反射防止膜の面積は、前記孔の密度に応じて変化していることを特徴とする請求項３乃至５のいずれか一に記載の半導体素子。
【請求項７】
前記孔の壁面と前記伝熱体の間の少なくとも一部に介在するとともに、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を備えることを特徴とする請求項１乃至６のいずれか一に記載の半導体素子。
【請求項８】
半導体基板に有底の孔を形成する工程と、
少なくとも前記孔に前記半導体基板の材料よりも熱伝導率が高い材料よりなる伝熱体を埋め込む工程と、
少なくとも前記伝熱体上に前記伝熱体と接する電極端子を形成する工程と、
前記伝熱体の前記電極端子側の面の反対面を露出させる工程と、
少なくとも前記伝熱体の露出面上に、前記半導体基板の材料よりも赤外線に対して吸収性の高い材料よりなり、前記伝熱体と接するＩＲ吸収膜を形成する工程と、
前記電極端子上に、前記ＩＲ吸収膜に対する赤外線照射によって前記ＩＲ吸収膜で発生した熱が前記伝熱体を通じて前記電極端子に伝わることで溶融するバンプを形成する工程と、
を含むことを特徴とする半導体素子の製造方法。
【請求項９】
前記孔を形成する工程の後であって前記伝熱体を埋め込む工程の前に、少なくとも前記孔の表面に、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を形成する工程を含むことを特徴とする請求項８記載の半導体素子の製造方法。
【請求項１０】
前記孔を形成する工程の後であって前記伝熱体を埋め込む工程の前に、少なくとも前記孔の表面に、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を形成する工程と、少なくとも前記孔の底部上の前記低伝熱膜の一部を除去する工程と、を含むことを特徴とする請求項８記載の半導体素子の製造方法。
【請求項１１】
半導体基板に有底の孔を形成する工程と、
少なくとも前記孔に前記半導体基板の材料よりも熱伝導率が高い材料よりなる伝熱体を埋め込む工程と、
少なくとも前記伝熱体上に前記伝熱体と接する電極端子を形成する工程と、
前記伝熱体の前記電極端子側の面の反対面を露出させる工程と、
反射防止膜と前記半導体基板の密着性を高める密着層を形成する工程と、
少なくとも前記伝熱体の露出面上に、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなり、前記伝熱体と接する前記反射防止膜を形成する工程と、
前記電極端子上に、前記反射防止膜に対する赤外線照射によって前記反射防止膜で発生した熱が前記伝熱体を通じて前記電極端子に伝わることで溶融するバンプを形成する工程と、
を含み、
前記反射防止膜を形成する工程では、前記反射防止膜を前記半導体基板上にも形成することを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願の記載］
本発明は、日本国特許出願：特願２００８−１６３４１８号（２００８年６月２３日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。【０００２】
本発明は、半導体素子、及びその製造方法に関し、特に、赤外線照射によるフリップチップ接続に適した半導体素子、及びその製造方法に関する。
【背景技術】
【０００３】
近年、電子機器の高性能化及び小型化への要求を実現するため、電子機器を構成する集積回路の素子や配線は微細化され、多ピン化、狭ピッチ化された電子部品や半導体パッケージ部品などの電子デバイスと基板との電極端子間を接合する技術が発展してきた。接合技術については、具体的には電極端子の配設レイアウトは実装面の外周部のみから実装面全体に電極端子を配設するエリア接続へと発展し、接続形態はワイヤーボンディングやリードによる接続からはんだバンプを介したフリップチップ方式へと発展してきた。【０００４】
フリップチップ方式における電子部品の接続方法は、大きくリフロー方式とローカルリフロー方式に分けられる。【０００５】
リフロー方式によるはんだ接続について説明すると、リフロー炉は各温度制御された数ブロックの部屋で構成され、プリヒートゾーン、リフローゾーン、冷却ゾーンの順に、接合に供する部品が通ることにより、接合部に所定の加熱プロファイルを与えてはんだの溶融（一体化）、凝固により電極同士が電気的に接合される。なお、プリヒートは、フラックスがはんだ表面の酸化膜を除去し、良好なはんだ濡れを発現させるための還元作用を十分に発揮するために行うものである。加熱方式については、ヒータにより加熱された気体（空気または窒素）のファンによる循環が主流であり、場合によっては遠赤外線照射を補助的に用いる場合もある（例えば、特許文献１参照）。つまり、リフロー方式では部品が各ゾーンの雰囲気温度に近づくように熱を吸収（放出）し、部品（被加熱体）の構造の影響で温度分布は出るものの、通常、接続部の温度がはんだ等接続材料の融点以上になるように、部品全体にほぼ一様の温度履歴が付加される。【０００６】
ローカルリフロー方式では、通常、下側（基板側）を一定温度に保ち、加熱機能を持つヘッドに吸着されたチップと基板とを位置決めし、加圧後、ヘッドを通してチップ裏面より加熱してはんだを溶融させ、端子間を接合する。こちらも、少なくともチップの大部分（ヘッドが接触しているエリア）では均一に熱が付加される。【０００７】
ところで、接合に用いられるはんだ材料は、ＳｎＰｂ系のはんだから、地球環境のサステイナビリティ（持続可能性）を考慮した環境負荷軽減を求める世界的な気運の中で、環境負荷が高く生物への毒性が強い鉛（Ｐｂ）を排除したＰｂフリーの材料が主流に変化した。その代表例がＳｎＡｇ系Ｐｂフリーはんだである。それに伴って、はんだ材料の融点は、高温化している。例えば、ＳｎＰｂ共晶はんだの融点１８３℃から、ＳｎＡｇ系で最も多く使用されているＳｎ３．０Ａｇ０．５Ｃｕの融点２２１℃へと約４０℃上昇した。半導体素子とパッケージ基板、もしくは半導体素子同士をはんだで接合する場合には、接合部の温度を少なくともはんだ材料の融点以上まで上げる必要があり、リフロー時の最高到達温度も２５０℃前後へと上昇している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平５−３１５３９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
なお、上記特許文献１の全開示内容はその引用をもって本書に繰込み記載する。以下の分析は、本発明によって与えられたものである。【００１０】
一般的に、素子の寿命は曝される温度レベルに大きく影響され、部品表面の接合部温度（ジャンクション温度Ｔｊ）が１０℃上昇する毎に素子の寿命は約半分になり、故障率は約２倍になると言われている。また、シリコン（Ｓｉ）系半導体ではジャンクション温度Ｔｊが１７５℃を超えると素子が破壊される可能性がある。このため、電子部品の熱設計においては、ジャンクション温度Ｔｊが高くとも１２５℃以下を目標にしている。つまり、前述のリフローもしくはローカルリフローによる接合プロセスにおいては、数分という短時間とは言え、素子が破壊される可能性がある温度（２５０℃レベルの高温）に曝されることを意味しており、歩留まり低下の要因となっている。また、素子破壊までは至らない場合においても、加熱時のダメージにより長期信頼性に影響を与えている。【００１１】
本発明の主な課題は、長期信頼性に優れ、かつ、組立時の熱付加を原因とする半導体素子破壊による歩留まり低下がない半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明の第１の視点においては、半導体素子において、半導体基板と、前記半導体基板の片側の面にて形成された電極端子と、前記電極端子と対応する位置にて前記半導体基板を貫通する孔と、前記孔に埋め込まれるとともに、前記半導体基板の材料よりも熱伝導率が高い材料よりなり、前記電極端子と接する伝熱体と、前記伝熱体の前記電極端子側の面の反対面の少なくとも一部に形成されるとともに、前記半導体基板の材料よりも赤外線に対して吸収性の高い材料よりなり、前記伝熱体と接するＩＲ吸収膜と、少なくとも前記ＩＲ吸収膜上に形成されるとともに、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなり、前記ＩＲ吸収膜と接する反射防止膜と、前記電極端子上に設けられるとともに、前記反射防止膜及び前記ＩＲ吸収膜に対する赤外線照射によって前記反射防止膜及び前記ＩＲ吸収膜で発生した熱が前記伝熱体を通じて前記電極端子に伝わることによって溶融するバンプと、を備え、前記ＩＲ吸収膜と前記反射防止膜とは、材料が異なることを特徴とする。
本発明の第２の視点においては、半導体素子において、半導体基板と、前記半導体基板の片側の面にて形成された電極端子と、前記電極端子と対応する位置にて前記半導体基板を貫通する孔と、前記孔に埋め込まれるとともに、前記半導体基板の材料よりも熱伝導率が高い材料よりなり、前記電極端子と接する伝熱体と、前記伝熱体の前記電極端子側の面の反対面の少なくとも一部に形成されるとともに、前記半導体基板の材料よりも赤外線に対して吸収性の高い材料よりなり、前記伝熱体と接するＩＲ吸収膜と、前記ＩＲ吸収膜を含む前記半導体基板上に形成されるとともに、赤外線を透過することが可能な絶縁材料よりなり、前記半導体基板及び前記ＩＲ吸収膜と接するＩＲ透過絶縁膜と、前記電極端子上に設けられるとともに、前記ＩＲ吸収膜に対する赤外線照射によって前記ＩＲ吸収膜で発生した熱が前記伝熱体を通じて前記電極端子に伝わることによって溶融するバンプと、を備え、前記ＩＲ吸収膜と前記ＩＲ透過絶縁膜とは、材料が異なることを特徴とする。
本発明の第３の視点においては、半導体素子において、半導体基板と、前記半導体基板の片側の面にて形成された電極端子と、前記電極端子と対応する位置にて前記半導体基板を貫通する孔と、前記孔に埋め込まれるとともに、前記半導体基板の材料よりも熱伝導率が高い材料よりなり、前記電極端子と接する伝熱体と、前記伝熱体の前記電極端子側の面の反対面の少なくとも一部に形成されるとともに、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなり、前記伝熱体と接する反射防止膜と、前記電極端子上に設けられるとともに、前記反射防止膜に対する赤外線照射によって前記反射防止膜で発生した熱が前記伝熱体を通じて前記電極端子に伝わることによって溶融するバンプと、を備えることを特徴とする。
【００１３】
本発明の第４の視点においては、半導体素子の製造方法において、半導体基板に有底の孔を形成する工程と、少なくとも前記孔に前記半導体基板の材料よりも熱伝導率が高い材料よりなる伝熱体を埋め込む工程と、少なくとも前記伝熱体上に前記伝熱体と接する電極端子を形成する工程と、前記伝熱体の前記電極端子側の面の反対面を露出させる工程と、少なくとも前記伝熱体の露出面上に、前記半導体基板の材料よりも赤外線に対して吸収性の高い材料よりなり、前記伝熱体と接するＩＲ吸収膜を形成する工程と、前記電極端子上に、前記ＩＲ吸収膜に対する赤外線照射によって前記ＩＲ吸収膜で発生した熱が前記伝熱体を通じて前記電極端子に伝わることで溶融するバンプを形成する工程と、を含むことを特徴とする。
本発明の第５の視点においては、半導体素子の製造方法において、半導体基板に有底の孔を形成する工程と、少なくとも前記孔に前記半導体基板の材料よりも熱伝導率が高い材料よりなる伝熱体を埋め込む工程と、少なくとも前記伝熱体上に前記伝熱体と接する電極端子を形成する工程と、前記伝熱体の前記電極端子側の面の反対面を露出させる工程と、反射防止膜と前記半導体基板の密着性を高める密着層を形成する工程と、少なくとも前記伝熱体の露出面上に、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなり、前記伝熱体と接する前記反射防止膜を形成する工程と、前記電極端子上に、前記反射防止膜に対する赤外線照射によって前記反射防止膜で発生した熱が前記伝熱体を通じて前記電極端子に伝わることで溶融するバンプを形成する工程と、を含み、前記反射防止膜を形成する工程では、前記反射防止膜を前記半導体基板上にも形成することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、半導体装置組み立てのフリップチップ実装工程を低温化し、半導体素子への加熱ダメージ低減を通して、工程の歩留まり向上、および、高い冷却性能の効果も合わせて、半導体装置の長期信頼性の向上が実現できる。特に、組み立て時に赤外線源から供給されたエネルギーを電極端子部にのみ効率的に伝えることで、半導体素子全体としての熱付加は抑制しつつ、良好なフリップチップ接続が実現できる。つまり、半導体素子をパッケージ基板上へ搭載後、赤外線を照射して加熱する際にＩＲ吸収膜に照射された赤外線は、その高い吸収率から効率的に熱エネルギーとして吸収され、その熱エネルギーは伝熱体を通して効率的に電極端子部へ伝えられる。一方で、ＩＲ吸収膜以外の部位へ照射された赤外線は、反射するなどして半導体素子の内部に吸収される確率が低く、従って比較的温度が上がり難い状況が生まれる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例１に係る半導体素子をパッケージ基板に実装した半導体装置の構成を模式的に示した（Ａ）図２のＸ−Ｘ´間の断面図、（Ｂ）外周付近の拡大部分断面図である。
【図２】本発明の実施例１に係る半導体素子の裏面を模式的に示した平面図である。
【図３】本発明の実施例１に係る半導体素子の製造方法を模式的に示した第１の工程断面図である。
【図４】本発明の実施例１に係る半導体素子の製造方法を模式的に示した第２の工程断面図である。
【図５】本発明の実施例２に係る半導体素子を基板に実装した半導体装置の構成を模式的に示した（Ａ）図６のＹ−Ｙ´間の断面図、（Ｂ）外周付近の拡大部分断面図である。
【図６】本発明の実施例２に係る半導体素子の裏面を模式的に示した（Ａ）平面図、（Ｂ）拡大平面図である。
【図７】本発明の実施例２に係る半導体素子の変形例の裏面を模式的に示した拡大平面図である。
【図８】本発明の実施例２に係る半導体素子の製造方法を模式的に示した工程断面図である。
【図９】本発明の実施例３に係る半導体素子を基板に実装した半導体装置の構成を模式的に示した（Ａ）図１０のＺ−Ｚ´間の断面図、（Ｂ）拡大部分断面図である。
【図１０】本発明の実施例３に係る半導体素子の裏面を模式的に示した（Ａ）平面図、（Ｂ）拡大平面図である。
【図１１】本発明の実施例３に係る半導体素子の製造方法を模式的に示した第１の工程断面図である。
【図１２】本発明の実施例３に係る半導体素子の製造方法を模式的に示した第２の工程断面図である。
【発明を実施するための形態】
【００１７】
本発明の実施形態に係る半導体素子において、半導体基板と、前記半導体基板の片側の面にて形成された電極端子と、前記電極端子と対応する位置にて前記半導体基板を貫通する孔と、前記孔に埋め込まれるとともに、前記半導体基板の材料よりも熱伝導率が高い材料よりなり、前記電極端子と接する伝熱体と、前記伝熱体の前記電極端子側の面の反対面の少なくとも一部に形成されるとともに、前記半導体基板の材料よりも赤外線に対して吸収性の高い材料よりなり、前記伝熱体と接するＩＲ吸収膜と、少なくとも前記ＩＲ吸収膜上に形成されるとともに、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなり、前記ＩＲ吸収膜と接する反射防止膜と、前記電極端子上に設けられるとともに、前記反射防止膜及び前記ＩＲ吸収膜に対する赤外線照射によって前記反射防止膜及び前記ＩＲ吸収膜で発生した熱が前記伝熱体を通じて前記電極端子に伝わることによって溶融するバンプと、を備え、前記ＩＲ吸収膜と前記反射防止膜とは、材料が異なる（形態１）。
本発明の実施形態に係る半導体素子において、半導体基板と、前記半導体基板の片側の面にて形成された電極端子と、前記電極端子と対応する位置にて前記半導体基板を貫通する孔と、前記孔に埋め込まれるとともに、前記半導体基板の材料よりも熱伝導率が高い材料よりなり、前記電極端子と接する伝熱体と、前記伝熱体の前記電極端子側の面の反対面の少なくとも一部に形成されるとともに、前記半導体基板の材料よりも赤外線に対して吸収性の高い材料よりなり、前記伝熱体と接するＩＲ吸収膜と、前記ＩＲ吸収膜を含む前記半導体基板上に形成されるとともに、赤外線を透過することが可能な絶縁材料よりなり、前記半導体基板及び前記ＩＲ吸収膜と接するＩＲ透過絶縁膜と、前記電極端子上に設けられるとともに、前記ＩＲ吸収膜に対する赤外線照射によって前記ＩＲ吸収膜で発生した熱が前記伝熱体を通じて前記電極端子に伝わることによって溶融するバンプと、を備え、前記ＩＲ吸収膜と前記ＩＲ透過絶縁膜とは、材料が異なる（形態２）。
本発明の実施形態に係る半導体素子において、半導体基板と、前記半導体基板の片側の面にて形成された電極端子と、前記電極端子と対応する位置にて前記半導体基板を貫通する孔と、前記孔に埋め込まれるとともに、前記半導体基板の材料よりも熱伝導率が高い材料よりなり、前記電極端子と接する伝熱体と、前記伝熱体の前記電極端子側の面の反対面の少なくとも一部に形成されるとともに、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなり、前記伝熱体と接する反射防止膜と、前記電極端子上に設けられるとともに、前記反射防止膜に対する赤外線照射によって前記反射防止膜で発生した熱が前記伝熱体を通じて前記電極端子に伝わることによって溶融するバンプと、を備える（形態３）。
【００１８】
さらに、以下の形態も可能である。
【００２１】
前記孔の壁面と前記伝熱体の間の少なくとも一部に介在するとともに、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を備えることが好ましい（形態１−１、２−１、３−１）。
【００２６】
前記反射防止膜は、前記半導体基板上にも形成されており、少なくとも前記反射防止膜と前記半導体基板の間に、前記反射防止膜と前記半導体基板の密着性を高める密着層が介在していることが好ましい（形態３−２）。
【００２７】
前記密着層は、熱伝導率が少なくとも前記半導体基板の材料より低い材料であることが好ましい（形態３−３）。
【００２８】
前記反射防止膜の面積は、前記孔の密度に応じて変化していることが好ましい（形態３−４）。
【００２９】
本発明の実施形態に係る半導体素子の製造方法において、半導体基板（図３の１２）に有底の孔（図３の１０１）を形成する工程（図３（Ｂ））と、少なくとも前記孔（図３の１０１）に前記半導体基板（図３の１２）の材料よりも熱伝導率が高い材料よりなる伝熱体（図３の１４）を埋め込む工程（図３（Ｄ）、（Ｅ））と、少なくとも前記伝熱体（図４の１４）上に前記伝熱体と接する電極端子（図４の１１）を形成する工程（図４（Ａ））と、前記伝熱体（図４の１４）の前記電極端子（図４の１１）側の面の反対面を露出させる工程（図４（Ｂ）、（Ｃ））と、少なくとも前記伝熱体（図４の１４）の露出面上に、前記半導体基板（図４の１２）の材料よりも赤外線に対して吸収性の高い材料よりなり、前記伝熱体と接するＩＲ吸収膜（図４の１５）を形成する工程と、前記電極端子上に、前記ＩＲ吸収膜に対する赤外線照射によって前記ＩＲ吸収膜で発生した熱が前記伝熱体を通じて前記電極端子に伝わることで溶融するバンプを形成する工程と、を含む（形態４）。
本発明の実施形態に係る半導体素子の製造方法において、半導体基板に有底の孔を形成する工程と、少なくとも前記孔に前記半導体基板の材料よりも熱伝導率が高い材料よりなる伝熱体を埋め込む工程と、少なくとも前記伝熱体上に前記伝熱体と接する電極端子を形成する工程と、前記伝熱体の前記電極端子側の面の反対面を露出させる工程と、反射防止膜と前記半導体基板の密着性を高める密着層を形成する工程と、少なくとも前記伝熱体の露出面上に、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなり、前記伝熱体と接する前記反射防止膜を形成する工程と、前記電極端子上に、前記反射防止膜に対する赤外線照射によって前記反射防止膜で発生した熱が前記伝熱体を通じて前記電極端子に伝わることで溶融するバンプを形成する工程と、を含み、前記反射防止膜を形成する工程では、前記反射防止膜を前記半導体基板上にも形成する。
【００３０】
さらに、以下の形態も可能である。
【００３１】
前記孔を形成する工程の後であって前記伝熱体を埋め込む工程の前に、少なくとも前記孔の表面に、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を形成する工程を含むことが好ましい（形態４−１）。
【００３２】
前記孔を形成する工程の後であって前記伝熱体を埋め込む工程の前に、少なくとも前記孔の表面に、前記半導体基板の材料よりも熱伝導率が低い材料よりなる低伝熱膜を形成する工程と、少なくとも前記孔の底部上の前記低伝熱膜の一部を除去する工程と、を含むことが好ましい（形態４−２）。
【００３３】
前記伝熱体の前記電極端子側の面の反対面を露出させる工程の前であって前記ＩＲ吸収膜を形成する工程の後に、前記ＩＲ吸収膜と前記半導体基板の密着性を高める密着層を形成する工程を含み、前記ＩＲ吸収膜を形成する工程では、前記ＩＲ吸収膜を前記半導体基板上にも形成し、前記ＩＲ吸収膜は、前記半導体基板の材料よりも赤外線の波長領域において反射率が低い材料よりなる反射防止膜であることが好ましい（形態４−３）。
【実施例１】
【００３８】
本発明の実施例１に係る半導体素子について図面を用いて説明する。図１は、本発明の実施例１に係る半導体素子をパッケージ基板に実装した半導体装置の構成を模式的に示した（Ａ）図２のＸ−Ｘ´間の断面図、（Ｂ）外周付近の拡大部分断面図である。図２は、本発明の実施例１に係る半導体素子の裏面を模式的に示した平面図である。なお、図２では、便宜上、図１のＩＲ透過絶縁膜１６を省略している。【００３９】
実施例１に係る半導体素子１０は、パッケージ基板２０にフリップチップ実装されている。つまり、半導体素子１０をパッケージ基板２０上に、素子側電極端子１１と基板側電極端子２１とが対向するように位置合わせされており、バンプ３０を介して対応する電極端子１１、２１同士が電気的、かつ、機械的に接続（接合）されている。フリップチップ実装では、組み立ての際に、所要の荷重をかけながら半導体素子１０をパッケージ基板２０に搭載するとともに、赤外線照射にて加熱することで、バンプ３０を溶融させる手法を用いている。素子側電極端子１１は、半導体素子１０の基板側の面（素子形成面１８）の周縁部にて、２列の千鳥配列で配置されている。基板側電極端子２１は、パッケージ基板２０の素子側の面にて、素子側電極端子１１と対応する位置に配置されている。【００４０】
半導体素子１０は、素子側電極端子１１と対応する位置において半導体基板１２が貫通しており、その貫通穴には所定厚さの低伝熱膜１３を介して伝熱体１４が埋め込まれている。半導体素子１０は、素子側電極端子１１と対応する半導体基板１２の裏面側の位置に、少なくとも伝熱体１４を覆うＩＲ吸収膜１５が形成されている。ＩＲ吸収膜１５は、隣り合う膜同士が接触しないように形成されており、半導体素子１０の基板側の面（素子形成面１８）の周縁部にて、２列の千鳥配列で配置されている（図２参照）。ＩＲ吸収膜１５を含む半導体基板１２の裏面の全体は、ＩＲ透過絶縁膜１６で覆われている。素子側電極端子１１は、熱伝達経路として、伝熱体１４を介してＩＲ吸収膜１５につながっている。【００４１】
低伝熱膜１３は、熱伝導率が少なくとも半導体基板１２（例えば、シリコン）より低い材料の膜であり、貫通孔の側壁の少なくとも一部を覆う。低伝熱膜１３は、絶縁性を有しており、伝熱体１４を半導体基板１２から電気的に絶縁する役割がある。低伝熱膜１３は、例えば、プラズマＣＶＤ法で形成したシリコン酸化膜を用いることができる。【００４２】
伝熱体１４は、熱伝導率が少なくとも半導体基板１２（例えば、シリコン）より高い材料が用いられ、例えば、ビアフィル電解めっきの手法を用いて形成した銅（Ｃｕ）めっきを用いることができ、その他に無電解めっき法、導電インク刷り込みなどにより形成したものを用いることができる。【００４３】
ＩＲ吸収膜１５には、組み立ての際に照射される赤外線のピーク波長付近において、少なくとも半導体素子１０における基板１２のベース材料（例えば、シリコン）よりも高い赤外線吸収率（放射率）の材料、つまり、赤外線エネルギーを吸収する特性を持っている材料が用いられる。そうすることで、ＩＲ吸収膜１５を配しない場合よりも、効率的に照射された赤外線エネルギーを吸収し、そのエネルギーを高熱伝導である伝熱体１４を通して素子側電極端子１１へ伝えることが可能となる。【００４４】
ＩＲ吸収膜１５として、例えば、金を用いることができ、その他にチタン（Ｔｉ）、ニッケル（Ｎｉ）など、光源（ＩＲ源）で用いたハロゲンランプの波長領域の放射率が比較的高い材料を用いることができる。光源にハロゲンランプ以外のものを用いた場合には、その光源の波長領域を考慮したＩＲ吸収膜を用いるのが望ましい。赤外線を効率的に吸収するためには、ＩＲ吸収膜１５の個々が接触しない範囲で大きな面積を占めるのが望ましい。【００４５】
なお、ＩＲ吸収膜１５が伝熱体１４以外の領域の半導体基板１２の表面を覆う場合には、半導体基板１２の表面とＩＲ吸収膜１５の間の少なくとも一部が、熱伝導率が少なくとも半導体基板１２（例えば、シリコン）より低く、半導体基板１２の表面とＩＲ吸収膜１５の間の密着性を確保する密着層（図示せず）で覆うことが好ましい。【００４６】
また、ＩＲ吸収膜１５の上に積層させる形で反射防止膜（図示せず）を形成してもよい。これにより、ＩＲ吸収膜１５と同様、赤外線の吸収を向上させることができる。反射防止膜は、半導体基板１２の材料よりも半導体基板１２の材料よりも赤外線の波長領域において反射率が低い材料よりなる膜であり、具体的には、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、窒化チタン（ＴｉＮ）、酸化チタン（ＴｉＯ２）などの材料を用いることができ、プラズマＣＶＤ法などにより形成できる。また、反射防止膜は、ダイヤモンドライクカーボン（ＤＬＣ）皮膜としてもよい。ＤＬＣ皮膜のように絶縁性をもつ材料を、最上面の反射防止膜として用いる場合には、ＩＲ透過絶縁膜１６は不要となる。反射防止膜がＩＲ吸収膜１５以外の領域の半導体基板１２の表面を覆う場合には、半導体基板１２の表面と反射防止膜の間の少なくとも一部が、熱伝導率が少なくとも半導体基板１２（例えば、シリコン）より低く、半導体基板１２の表面と反射防止膜の間の密着性を確保する密着層（図示せず）で覆うことが好ましい。【００４７】
ＩＲ透過絶縁膜１６は、赤外線を透過することが可能な絶縁膜であり、例えば、市販の赤外線透過用コーティング材を用いることができる。【００４８】
なお、実施例１では、半導体素子１０がパッケージ基板２０にフリップチップ接合している半導体装置を例に説明したが、これに限らず、半導体パッケージと配線基板の接合や、半導体素子同士を接合するチップ・オン・チップ（ＣｏＣ）タイプの接合に用いてもよい。【００４９】
次に、本発明の実施例１に係る半導体素子の製造方法について図面を用いて説明する。図３、図４は、本発明の実施例１に係る半導体素子の製造方法を模式的に示した工程断面図である。【００５０】
まず、素子が形成された半導体基板１２を有するウェハを用意する（ステップＡ１；図３（Ａ）参照）。【００５１】
次に、素子形成面１８の伝熱体（図１の１４）用の孔を形成する部分以外の領域をレジスト（図示せず）で保護し、リアクティブ・イオン・エッチング（ＲＩＥ）によって非貫通孔１０１を形成し、その後、レジストを除去する（ステップＡ２；図３（Ｂ）参照）。【００５２】
ここで、実施例１において、非貫通孔１０１は、半導体素子（図１の１０）の周縁部にて２列で千鳥配列されており、サイズをφ１２０μｍ、深さ３００μｍとした。この非貫通孔１０１は、素子側電極端子（図１の１１）に１対１対応させているため、素子側電極端子と同一レイアウトで配設されている。非貫通孔１０１の位置は、素子側電極端子の位置と同一にするのがリフロー時に熱を効率的に電極端子部に伝えるのに効果的であるが、素子側電極端子の位置に制約されるものではない。【００５３】
次に、非貫通孔１０１の壁面と、半導体基板１２の上面に低伝熱膜１３を形成する（ステップＡ３；図３（Ｃ）参照）。ここで、低伝熱膜１３は、シリコン酸化膜（ＳｉＯ２膜）をプラズマＣＶＤ法で形成した。なお、低伝熱膜１３は、絶縁性を有しており、熱伝導が低いという特徴以外に、後に形成される伝熱体１４を電気的に絶縁する役割もある。【００５４】
次に、メッキの下地Ｃｕ（厚さ０．１μｍ未満）を蒸着（図示せず）した後に、ビアフィル電解めっきの手法を用いて、伝熱体１４となる銅（Ｃｕ）めっきを施す（ステップＡ４；図３（Ｄ）参照）。なお、非貫通孔１０１を高熱伝導材料（伝熱体１４の材料）で埋める手法については、電解めっき法以外に、無電解めっき法、導電インク刷り込みなどを用いることが可能であり、手法の制限を受けない。【００５５】
次に、低伝熱膜１３上に析出している銅めっきを除去すべく、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、低伝熱膜１３が露出するまで研磨することで、伝熱体１４を形成する（ステップＡ５；図３（Ｅ）参照）。【００５６】
次に、素子側電極端子１１を伝熱体１４上に形成する（ステップＡ６；図４（Ａ）参照）。【００５７】
次に、半導体基板１２の裏面（素子側電極端子１１側の面の反対面）からリアクティブ・イオン・エッチング（ＲＩＥ）法を用いて、伝熱体１４を覆う低伝熱膜１３が露出するまで、半導体基板１２を選択的にエッチングする（ステップＡ７；図４（Ｂ）参照）。この際、半導体基板１２（シリコン）と低伝熱膜１３（シリコン酸化膜）のエッチング速度の差から、伝熱体１４を覆う低伝熱膜１３が頭を出した段差ができた状態になる。【００５８】
次に、ＣＭＰ法により、半導体基板１２の裏面側から、少なくとも低伝熱膜１３を研磨除去することにより、伝熱体１４が露出した状態にする（ステップＡ８；図４（Ｃ））。【００５９】
最後に、半導体基板１２の裏面側において、伝熱体１４上にＩＲ吸収膜１５を形成し、その後、ＩＲ吸収膜１５を含む半導体基板１２上にＩＲ透過絶縁膜１６を形成する（ステップＡ９；図４（Ｄ）参照）。ここでは、ＩＲ吸収膜１５は、無電解めっき法による金（Ａｕ）膜（厚さ：０．１μｍ）を用いた。ＩＲ透過絶縁膜１６は、半導体基板１２の裏面の全域もしくは必要箇所に形成する。この後、ウェハから半導体素子１０を切り出すことにより、図１と同様な半導体素子１０が完成する。【００６０】
なお、実施例１においては、Ｃｕよりなる伝熱体１４上に直接、ＡｕめっきよりなるＩＲ吸収膜１５を形成するため、図２に示すように、ＩＲ吸収膜１５の大きさは伝熱体１４の大きさとほぼ同一となる。【００６１】
半導体素子１０をパッケージ基板２０に実装するプロセスは、以下の通りである。【００６２】
ステップＡ１〜ステップＡ９によって製造した半導体素子１０の素子側電極端子１１上に錫／銀／銅合金（以下、ＳｎＡｇＣｕ）はんだペーストをスクリーン印刷法により供給し、加熱リフローおよびフラックス洗浄により部分球状の形状をしたはんだバンプを形成する（ステップＢ１）。【００６３】
次に、パッケージ基板２０（厚さ：１．０ｍｍ）を用意し、バンプ先端にフラックスを供給した半導体素子１０を、電極端子１１、２１同士が同位置になるよう位置決めした後、加圧して、仮位置固定する（ステップＢ２）。【００６４】
最後に、半導体チップ１０の裏面側からハロゲンランプで赤外線を照射・加熱して、はんだバンプ３０を溶融・凝固させ、電極端子１１、２１間の電気的・機械的接続が完了する（ステップＢ３）。この際、ハロゲンランプの加熱プロファイルについては、フラックスの酸化膜還元作用を十分発揮すべく、予備加熱（１５０℃×６０ｓｅｃ．）した後、トップ温度約２４５℃になるよう、はんだ接続部数箇所に熱電対を埋め込んだサンプルを用い、その出力値を制御装置にフィードバックをかけてハロゲンランプのパワー、ＯＮ／ＯＦＦを切り替えることで、加熱制御データを作成した。【００６５】
次に、本発明の実施例１に係る半導体素子における、熱エネルギーの電極端子部分への伝達について説明する。【００６６】
第１に、ＩＲ吸収膜１５を配することで、他の半導体基板１２（例えば、シリコン）の表面と比較し、ハロゲンランプより照射される赤外線のエネルギーをより吸収することができる。具体的には、ハロゲンランプの放射スペクトルでは、放射強度は０．８８μｍ付近にピークを持ち、その１／１０（１割）以上の強度を持つ波長範囲は約０．４〜３μｍの範囲である。この波長０．８８μｍ付近での放射率は、シリコンが０．１を大きく下回るのに対し、ＩＲ吸収膜１５として採用した金は０．６を超え、シリコンの１０倍以上であり、ハロゲンランプで一様に赤外線を照射した際にもＩＲ吸収膜１５は、半導体基板１２に比べて、赤外線エネルギーを吸収することが分かる。【００６７】
第２に、伝熱体１４（例えば、銅）を形成することで、半導体基板１２（例えば、シリコン）と比較して、熱エネルギーのロスが少なく、また赤外線の強度に対して応答良く熱エネルギーを伝達することができる。つまり、熱伝導率では、シリコンが１２９．３Ｗ／ｍＫに対して銅が３８６．４Ｗ／ｍＫと銅がシリコンの約３倍の値を示しており、より熱を伝え易い性質を持っている。【００６８】
第３に、伝熱体１４（例えば、銅）の側壁が低伝熱膜１３（例えば、シリコン酸化膜）で覆われていることが挙げられる。つまり、シリコン酸化膜の熱伝導率は１．２Ｗ／ｍＫと銅、シリコンと比較して２桁小さく断熱層として作用し、ＩＲ吸収膜１５に赤外線照射で与えられた熱エネルギーは、シリコン単一構造の場合の等方位的な伝熱ではなく、厚み方向に非常に偏った熱伝達を実現できる。【００６９】
実施例１によれば、半導体素子１０のパッケージ基板２０へのフリップチップ実装時に、照射された赤外線のエネルギーをＩＲ吸収膜１５でロスを少なくして吸収し、伝熱体１４を介して効率よく電極端子１１、２１に伝えることで、組み立て時の付加熱量の低減が可能となる。その結果、組立時の熱付加を原因とする半導体素子１０のダメージが軽減され、歩留まりの低下がなくなり、長期信頼性が確保される。【００７０】
また、貫通孔において伝熱体１４を低伝熱膜１３で被覆することで、半導体素子１０の裏面に照射された赤外線による熱エネルギーの面内方向への分散が抑えられ、厚み方向に偏重した輸送を行うことが可能となり、電極端子１１への伝熱効率をさらに向上させることができる。つまり、貫通孔の側壁の少なくとも一部が、熱伝導率が少なくとも半導体基板１２（シリコン）より低い、低伝熱膜１３で覆う構成とすることで、伝熱体１４に伝わった熱エネルギーが半導体基板１２の面方向に拡散し難くなり、伝熱体１４を通して電極端子１１へ熱エネルギーを伝える際の熱拡散によるロスを低減することができる。その結果、良好なフリップチップ接続を維持しつつ、半導体素子１０に与える加熱ダメージを低減する、ことにつながる。【００７１】
また、熱付加による半導体素子１０のダメージを軽減するだけでなく、半導体基板１２（シリコン；２．６ｐｐｍ／Ｋ）とプリント配線板（１３−２０ｐｐｍ／Ｋ）の熱膨張率差に起因した内部応力を低減し、引いては接続後のパッケージ反りを低減することができる。つまり、加熱温度の上昇で益々広がるシリコンとパッケージ基板２０の熱膨張による寸法差に起因した接合体の内部応力を、半導体素子１０全体に付与する熱量を低下することで低減することができる。これは、機械的構造の面での長期信頼性向上効果があることを示している。【００７２】
また、この半導体パッケージが機器などに組み込まれて稼動する際には、伝熱体１４が素子などから発生する熱を効率的に外界へ逃がし安定動作を維持する放熱経路として作用することも期待できる。つまり、稼動している半導体素子は発熱し、安定な動作、信頼性の高い動作を保障するには発生した熱を速やかに外界へ逃がす必要があるが、伝熱体１４は、稼動時に発生する素子からの熱を、速やかに半導体素子１０の裏面まで輸送する、放熱経路の役割を果たし、冷却性能を向上させることができる。その結果、半導体素子１０の微細化に伴い増大する素子からの発熱密度によるジャンクション温度Ｔｊ上昇が低減され、熱による素子破壊の回避、または素子動作としての長期信頼性の向上を実現する。【００７３】
また、半導体パッケージの構造に起因して発生する内部応力、稼働環境とその変化に起因した応力による長期信頼性の低下を防止することができる。集積回路の内部では、素子や配線の微細化の進行に伴い、配線間に発生する寄生容量が増大し、そのために生じる配線の遅延が顕在化している。この寄生容量を低減する対策として、層間絶縁膜を従来より用いられている酸化シリコン（以下、ＳｉＯ２）から低誘電率材料（以下、Ｌｏｗ−Ｋ材料）への代替が考えられる。このＬｏｗ−Ｋ材料については、活発に研究開発がなされているが、誘電率を下げるために多孔質化するなど、機械的強度はＳｉＯ２と比較して低く、脆い傾向がある。実施例１では、このような特性をもつＬｏｗ−Ｋを採用したとしても、半導体パッケージの構造に起因して発生する内部応力、稼働環境とその変化に起因した応力が緩和され、長期信頼性を確保することができる。【００７４】
さらに、パッケージ組み立て時の過大な反り発生に起因した組み立て性の低下、および内部応力上昇による長期信頼性の低下を防止することができる。電子機器、特にモバイル製品においては小型・薄型化の要求からそれを構成する半導体パッケージ部品などにおいても小型・薄型化が要求されており、現状ではパッケージ厚さが１．５ｍｍを下回るものや、高機能化に対応してパッケージを数段積層したパッケージ・オン・パッケージ（ＰｏＰ）タイプのものも用いられるようになってきた。これら薄型パッケージのフリップチップ（ＦＣ）タイプのものを１次実装（半導体素子をパッケージ基板に実装）、パッケージ積層実装、もしくは２次実装（パッケージをマザーボードに実装）する場合には、パッケージを構成する半導体基板とパッケージ基板の熱膨張率差に起因して、接合エリアのコーナー部に比較的大きな応力が発生するとともに、薄型であるが故の顕著な反りが発生する。これらが原因となって、接合不良が発生するおそれがあり、より薄型パッケージ実現の要求が強まる中で、その問題は深刻になりつつある。つまり、シリコンなどの半導体素子がパッケージ基板に実装された半導体パッケージは、半導体素子とパッケージ基板の熱膨張率の差からパッケージの反りが発生する。この反りはパッケージの薄型化が進行するとともに顕著になり、パッケージ・オン・パッケージ（ＰｏＰ）タイプ半導体パッケージのパッケージ間接続、もしくはマザーボードへの２次実装の工程において接続不良を起こし、歩留まりを低下させる要因となる。また、大きな反りの発生は内部応力の上昇を示しており、素子、配線、または接続部への応力負荷が長期信頼性を低下させる要因となる。そこで、実施例１では、パッケージ組み立て時の付加熱量が減少するので、半導体素子とパッケージ基板の熱膨張率の差による過大な反りや内部応力上昇が緩和され、組み立て性や長期信頼性を確保することができる。また、パッケージのマザーボードへの実装や、パッケージ・オン・パッケージ（ＰｏＰ）タイプのパッケージにおけるパッケージ間の実装の歩留まり向上効果につながる。
【実施例２】
【００７５】
本発明の実施例２に係る半導体素子について図面を用いて説明する。図５は、本発明の実施例２に係る半導体素子を基板に実装した半導体装置の構成を模式的に示した（Ａ）図６のＹ−Ｙ´間の断面図、（Ｂ）外周付近の拡大部分断面図である。図６は、本発明の実施例２に係る半導体素子の裏面を模式的に示した（Ａ）平面図、（Ｂ）拡大平面図である。図７は、本発明の実施例２に係る半導体素子の変形例の裏面を模式的に示した拡大平面図である。【００７６】
実施例２に係る半導体素子１０は、実施例１と同様に、パッケージ基板２０にフリップチップ実装されている。実施例２に係る半導体素子１０は、ＩＲ吸収膜（図１の１５）の代替として反射防止膜１７を用い、反射防止膜１７が伝熱体１４上の領域だけでなく、その領域の外周の半導体基板１２上にて密着層１９を介して配設されており、より大きなエリアをカバーする大きさになっている点が、実施例１と異なる。その他の構成は実施例１と同様である。【００７７】
反射防止膜１７は、実施例１のＩＲ吸収膜（図１の１５）の代替とするものであり、ＩＲ吸収膜と同様、赤外線の吸収を向上させることができる。反射防止膜１７は、半導体基板１２の材料よりも赤外線の波長領域において反射率が低い材料よりなる膜であり、具体的には、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、窒化チタン（ＴｉＮ）、酸化チタン（ＴｉＯ２）などの材料を用いることができ、プラズマＣＶＤ法などにより形成できる。プラズマＣＶＤ法の他にＰＶＤ（Physical Vapor Deposition）法を用いることもできる。また、反射防止膜１７は、ダイヤモンドライクカーボン（ＤＬＣ）皮膜としてもよい。【００７８】
密着層１９は、反射防止膜１７を半導体基板１２の表面に密着させるための層である。密着層１９は、少なくとも半導体基板１２の表面と反射防止膜１７の間の一部に配される。密着層１９には、例えば、チタン（Ｔｉ）、チタン−タングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、クロム（Ｃｒ）、クロム−ニッケル（ＣｒＮｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）などの貴金属系の材料を用いることができる。【００７９】
密着層１９は、半導体基板１２と反射防止膜１７の接着性を確保するだけでなく、熱伝導率が少なくとも半導体基板１２の材料（例えば、シリコン）より低い材料を用いることができる。このような材料を用いることで、反射防止膜１７が伝熱体１４からはみ出すように配設されている場合に、反射防止膜１７が伝熱体１４を覆う部分以外の領域において、密着層１９が断熱層として作用し、反射防止膜１７に与えられた熱エネルギーは密着層１９がない場合と比較して、半導体基板１２の表面を経由した熱拡散が低減され、より多くの熱エネルギーが伝熱体１４に伝わる。なお、密着層１９は、低伝熱膜１３と同一の材料、異なる材料のどちらでもよい。【００８０】
半導体素子１０の裏面（素子形成面１８の反対面）側から見たイメージ図（電極端子１１が２列の千鳥配置）を図６に示す。また、３列の千鳥配置になったケースにおける反射防止膜１７の形状の一例を図７に示す。反射防止膜１７は、規則性があり、ＩＲを多く吸収するために極力大きい面積にし、五角形の形状とした（図６（Ｂ）参照）。また、３列の場合には、最外側の列と最内側の列に対して、２列目の反射防止膜１７の面積を小さい設計とした（図７参照）。その理由として、２列目の伝熱体１４は、他と比較して周りを囲む他の伝熱体１４が比較的多く、温度が上がり易い状況にあるからである。このことを考慮して、反射防止膜１７のレイアウトを設計している。【００８１】
次に、本発明の実施例２に係る半導体素子の製造方法について図面を用いて説明する。図８は、本発明の実施例２に係る半導体素子の製造方法を模式的に示した工程断面図である。【００８２】
まず、実施例１のステップＡ１〜ステップＡ８と同様なプロセスにより、半導体基板１２の貫通孔に低伝熱膜１３を介して伝熱体１４が埋め込まれ、伝熱体１４と対応する位置に素子側電極端子１１が形成され、半導体基板１２の裏面側（素子側電極端子１１の側の反対面）に伝熱体１４が露出し、表面が平坦化されているものを用意する（ステップＣ１；図８（Ａ）参照）。【００８３】
次に、半導体基板１２の裏面における伝熱体１４が配置された領域に密着層１９を形成する（ステップＣ２；図８（Ｂ）参照）。ここで、密着層１９としてチタン（Ｔｉ）を２０ｎｍの厚さでスパッタリングにより付与した。【００８４】
最後に、反射防止膜１７を形成する（ステップＣ３；図８（Ｃ）参照）。この後、ウェハから半導体素子１０を切り出すことにより、図５と同様な半導体素子１０が完成する。【００８５】
実施例２によれば、実施例１と同様な効果を奏するとともに、赤外線の反射を抑えることで赤外線の吸収を高める作用を持つ反射防止膜１７の、各伝熱体１４あたりの面積を増やすことで、同じ条件でハロゲンランプから赤外線を照射した場合の伝熱体１４当たりに供給される熱量を増加させることができる。つまり、より効率的に電極端子１１を加熱することが可能となる。また、反射防止膜１７と半導体基板１２の接合強度を、密着層１９を介在させることで向上させ、その大きさを伝熱体１４の投影部分を越えて拡大することで、さらにリフロー時の赤外線吸収をより効率的に行うことができる。
【実施例３】
【００８６】
本発明の実施例３に係る半導体素子について図面を用いて説明する。図９は、本発明の実施例３に係る半導体素子を基板に実装した半導体装置の構成を模式的に示した（Ａ）図１０のＺ−Ｚ´間の断面図、（Ｂ）拡大部分断面図である。図１０は、本発明の実施例３に係る半導体素子の裏面を模式的に示した（Ａ）平面図、（Ｂ）拡大平面図である。【００８７】
実施例３に係る半導体素子１０について、実施例１および実施例２との大きな差異は、素子側電極端子１１の配置が半導体素子１０の周辺のみならず、半導体素子１０の多くのエリアを占めている（エリアアレイ配置）。また、実施例３に係る半導体素子１０では、伝熱体１４が半導体素子１０を貫通しておらず、素子側電極端子１１に対応した位置に素子形成面１８の裏面より非貫通孔を設け、当該非貫通孔の内部に低伝熱膜１３を介して伝熱体１４を充填している。また、実施例３に係る半導体素子１０では、半導体素子１０の素子形成面１８の裏面の一部を、伝熱体１４の少なくとも一部を覆うように、かつ、隣り合う膜同士が接触しないよう、反射防止膜１７（ＩＲ吸収膜）で覆われており、半導体素子１０の外周付近、および／または電極端子の配設が部分的に疎な領域の外周付近の反射防止膜１７（ＩＲ吸収膜）の大きさが、その他領域の反射防止膜１７（ＩＲ吸収膜）よりも面積が大きい構成にしている。その他の構成は、実施例１、実施例２と同様である。【００８８】
低伝熱膜１３は、熱伝導率が少なくとも半導体基板１２（例えば、シリコン）より低い材料の膜であり、半導体基板１２における非貫通孔（有底孔）の表面の少なくとも一部を覆う。【００８９】
図１０（Ｂ）を参照すると、最外周の反射防止膜１７は、外側に張り出しており、他の反射防止膜１７と比較して大きな面積となっている。例えば、周辺以外が２２０μｍ×２２０μｍに対して、周辺は２２０μｍ×２８０μｍ、コーナー部は２８０μｍ×２８０μｍとすることができる。このようにすることで、四方すべてを他の伝熱体１４で囲まれておらず、熱が比較的逃げ易く温度が他と比較して低くなり易い、最外周の接続部温度を相対的に上げるよう作用し、全体として均熱化を図ることができる。【００９０】
なお、実施例３では素子側電極端子１１と反射防止膜１７が１対１対応しているが、素子側電極端子１１が全域には配置されていない場合に、素子側電極端子１１が配置されていない領域に伝熱体１４を配置してもよい。【００９１】
次に、本発明の実施例３に係る半導体素子の製造方法について図面を用いて説明する。図１１、図１２は、本発明の実施例３に係る半導体素子の製造方法を模式的に示した工程断面図である。【００９２】
まず、素子側電極端子１１を有する半導体素子１０を、最終的な所要厚さ付近（例えば、２００μｍ）になるまで、裏面（素子側電極端子１１側の面の反対面）側から研削する（ステップＤ１；図１１（Ａ）参照）。【００９３】
次に、半導体素子１０の裏面（素子側電極端子１１側の面の反対面）より、素子側電極端子１１の位置に対応した位置にＲＩＥ法を用いて非貫通孔１０１（例えば、直径１２０μｍ、深さ１８０μｍ）を形成する（ステップＤ２；図１１（Ｂ）参照）。ここで重要なのは、非貫通孔の加工が素子にダメージを与えない範囲で、非貫通孔の底面が極力素子に近づくようにすることである。その観点では、実施例３では非貫通孔の底面と素子面との距離を約２０μｍに設定した。【００９４】
なお、非貫通孔１０１の底面と素子面との距離は、約２０μｍとしているが、好ましくは１０μｍ以下であり、より好ましくは５μｍ以下である。【００９５】
次に、非貫通孔１０１の壁面と、半導体基板１２の裏面に低伝熱膜１３を形成する（ステップＤ３；図１１（Ｃ）参照）。ここで、低伝熱膜１３は、シリコン酸化膜（ＳｉＯ２膜）をプラズマＣＶＤ法で形成した。なお、低伝熱膜１３は、絶縁性を有しており、熱伝導が低いという特徴以外に、後に形成される伝熱体１４を電気的に絶縁する役割もある。【００９６】
ここで、低伝熱膜１３の膜厚は、約１μｍとすることができる。なお、本実施例では、非貫通孔表面に一様に低伝熱膜１３を形成しているが、低伝熱膜１３を非貫通孔表面に一様に形成した後、異方性エッチングにより非貫通孔１０１の底部上の低伝熱膜１３を薄化し、非貫通孔１０１の側壁上の低伝熱膜１３の膜厚と差を持たせることができる。例えば、低伝熱膜１３（シリコン酸化膜）をプラズマＣＶＤ法で約２μｍ形成し、その後ＲＩＥ法で非貫通孔底部のシリコン酸化膜を約１μｍエッチングにより除去する。そうすることで、電気的な絶縁性を維持しつつ、半導体基板１２の厚み方向へより効率的に熱を伝えることが可能になる。【００９７】
次に、メッキの下地Ｃｕ（厚さ０．１μｍ未満）を蒸着（図示せず）した後に、ビアフィル電解めっきの手法を用いて、伝熱体１４となる銅（Ｃｕ）めっきを施す（ステップＤ４；図１１（Ｄ）参照）。なお、非貫通孔１０１を高熱伝導材料（伝熱体１４の材料）で埋める手法については、電解めっき法以外に、無電解めっき法、導電インク刷り込みなどを用いることが可能であり、手法の制限を受けない。【００９８】
次に、低伝熱膜１３上に析出している銅めっきを除去すべく、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、低伝熱膜１３が露出するまで研磨することで、伝熱体１４を形成する（ステップＤ５；図１２（Ａ）参照）。【００９９】
次に、半導体基板１２の裏面における伝熱体１４が配置された領域に密着層１９を形成する（ステップＤ６；図１２（Ｂ）参照）。ここで、密着層１９としてチタン（Ｔｉ）を２０ｎｍの厚さでスパッタリングにより付与した。【０１００】
最後に、反射防止膜１７を形成する（ステップＤ７；図１２（Ｃ）参照）。この後、ウェハから半導体素子１０を切り出すことにより、図９と同様な半導体素子１０が完成する。【０１０１】
実施例３によれば、実施例１、実施例２と同様な効果を奏するとともに、伝熱体１４を非貫通にすることで、素子形成エリアの直上にも伝熱体１４の配置が可能となり、伝熱体１４の配置の制約を緩和することができる。これは、半導体装置の高性能化に伴う接続ピン数増加（多ピン化）、電極端子レイアウトのエリアアレイ化に対応可能となる構造である。また、伝熱体１４を非貫通にすることで、それぞれの伝熱体１４は素子側電極端子１１とは電気的には繋がっていないため、それらに対応した反射防止膜１７（ＩＲ吸収膜）間が何らかの形で短絡することで、誤動作を起こす危険性がなくなる。【０１０２】
また、最外周の反射防止膜１７のみ外側に張り出した、他と比較して大きな面積となるようにすることで（図１０（Ｂ）参照）、四方すべてを他の伝熱体１４で囲まれておらず、熱が比較的逃げ易く温度が他と比較して低くなり易い、最外周の接続部温度を相対的に上げるよう作用し、全体として均熱化を図ることができる。【０１０３】
つまり、半導体チップの外周付近、および／または電極端子の配設が部分的に疎な領域の外周付近の反射防止膜１７（ＩＲ吸収膜）の大きさが、その他領域の反射防止膜１７（ＩＲ吸収膜）よりも面積が大きい構成とすることで、素子側電極端子１１個々へ伝わる熱量、引いては個々のバンプ温度のばらつきを低減することができる。素子側電極端子１１の配設エリアの周辺に注目すると、隣り合う素子側電極端子１１がない部分を有しているため、素子側電極端子１１の配設エリア付近のパッケージ基板２０の部位は、素子側電極端子１１の配設エリア内のパッケージ基板２０の部位と比較して熱が逃げ易く、温度も局部的に低めになる傾向がある。熱伝導（拡散）速度は温度差に比例するため、素子側電極端子１１の配設エリア外周付近の素子側電極端子１１の温度は他の素子側電極端子１１と比較して低めになる。そこで、前記の通り素子側電極端子１１の配設エリアの外周付近の反射防止膜１７（ＩＲ吸収膜）の面積を他よりも大きくすることで、該当部位の赤外線吸収量を他よりも多くし、結果として電極端子部の温度を小さくする効果がある。【０１０４】
また、素子形成エリアに近接した位置に伝熱体１４を配置することで、パッケージ動作時の素子発熱の放熱経路としての伝熱体１４の効果を高めることができる。つまり、伝熱体１４と半導体素子１０の素子部分の距離が近い方がより放熱効果が高いことから、非貫通孔の直下付近に半導体素子の素子部分を配置することで、貫通孔と比較してより高い放熱作用を実現できる。【０１０５】
つまり、半導体装置稼動時における温度上昇に起因した信頼性の低下を防止することができる。半導体技術の発展により、素子の微細化が急速に進行し、素子単位での低消費電力化も進行してきたものの、単位面積あたりの発熱量（発熱密度）は増加し、半導体装置稼動時の温度が上昇する傾向にある。つまり、半導体素子は性能向上及び経済的効果を狙って、技術開発と共に素子の微細化が進行しており、低電圧化などによる消費電力低下分を差し引いても半導体装置稼動時に発生する単位面積あたりの発熱量（発熱密度）は上昇を避けられない状況にある。これは、ジャンクション温度Ｔｊの上昇につながり、ヒートシンクなどにより熱を効率的に大気中へ逃がす工夫がなされる場合もあるが、機器の大型化やコスト上昇につながってしまうことがあり、高性能機器においては冷却能力が素子安定動作、もしくは長期信頼性確保に必要な冷却能力を下回ってしまう場合もある。半導体素子の長期信頼性は稼動時の温度環境に大きく影響され、シリコン系半導体では素子劣化の特性から一般的に動作環境における温度をジャンクション温度Ｔｊが高くとも１２５℃以下になるよう設計されており、１７５℃を超えると素子が破壊される可能性がある。そこで、実施例３では、伝熱体１４により半導体素子１０の素子部分の放熱経路を確保することにより、ジャンクション温度を下げ、安定動作および長期信頼性を確保することができる。【０１０６】
本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施例ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【０１０７】
１０  半導体素子（半導体チップ）
１１  素子側電極端子（電極端子）
１２  半導体基板
１３  低伝熱膜
１４  伝熱体
１５  ＩＲ吸収膜
１６  ＩＲ透過絶縁膜
１７  反射防止膜（ＩＲ吸収膜）
１８  素子形成面
１９  密着層
２０  パッケージ基板
２１  基板側電極端子
３０  バンプ
１０１  非貫通孔
【図１】
0005621593.tif 000002
【図２】
0005621593.tif 000003
【図３】
0005621593.tif 000004
【図４】
0005621593.tif 000005
【図５】
0005621593.tif 000006
【図６】
0005621593.tif 000007
【図７】
0005621593.tif 000008
【図８】
0005621593.tif 000009
【図９】
0005621593.tif 000010
【図１０】
0005621593.tif 000011
【図１１】
0005621593.tif 000012
【図１２】
0005621593.tif 000013