(57)【特許請求の範囲】
【請求項１】
圧電素子を駆動する駆動回路であって、
直流電源の正極に入力端子が接続された第１のスイッチ素子および第３のスイッチ素子と、
前記第１のスイッチ素子の出力端子に入力端子が接続された第２のスイッチ素子と、
前記第３のスイッチ素子の出力端子に入力端子が接続された第４のスイッチ素子と、
前記第２のスイッチ素子の出力端子と前記第４のスイッチ素子の出力端子とを接続する抵抗と、
前記第１のスイッチ素子、前記第２のスイッチ素子、前記第３のスイッチ素子、および前記第４のスイッチ素子のそれぞれの制御端子に制御信号を供給する制御部と、を備え、
前記第１のスイッチ素子と前記第２のスイッチ素子との接続点には、前記圧電素子の一端が接続され、前記第３のスイッチ素子と前記第４のスイッチ素子との接続点には、前記圧電素子の他端が接続され、
前記制御部は、
前記第１のスイッチ素子および前記第４のスイッチ素子をオン状態にするとともに、前記第２のスイッチ素子および前記第３のスイッチ素子をオフ状態にする第１手順と、
前記第１のスイッチ素子および前記第４のスイッチ素子をオフ状態にするとともに、前記第２のスイッチ素子および前記第３のスイッチ素子をオン状態にする第２手順と、
前記第１のスイッチ素子および前記第３のスイッチ素子をオフ状態にするとともに、前記第２のスイッチ素子および前記第４のスイッチ素子をオン状態にする第３手順と、を行うことを特徴とする駆動回路。
【請求項２】
圧電素子を駆動する駆動回路であって、
第１の直流電源の正極に入力端子が接続された第１のスイッチ素子と、
第２の直流電源の正極に入力端子が接続された第３のスイッチ素子と、
前記第１のスイッチ素子の出力端子に入力端子が接続された第２のスイッチ素子と、
前記第３のスイッチ素子の出力端子に入力端子が接続された第４のスイッチ素子と、
前記第２のスイッチ素子の出力端子と前記第４のスイッチ素子の出力端子とを接続する抵抗と、
前記第１のスイッチ素子、前記第２のスイッチ素子、前記第３のスイッチ素子、および前記第４のスイッチ素子のそれぞれの制御端子に制御信号を供給する制御部と、を備え、
前記第１のスイッチ素子と前記第２のスイッチ素子との接続点には、前記圧電素子の一端が接続され、前記第３のスイッチ素子と前記第４のスイッチ素子との接続点には、前記圧電素子の他端が接続され、
前記制御部は、
前記第１のスイッチ素子および前記第４のスイッチ素子をオン状態にするとともに、前記第２のスイッチ素子および前記第３のスイッチ素子をオフ状態にする第１手順と、
前記第１のスイッチ素子および前記第４のスイッチ素子をオフ状態にするとともに、前記第２のスイッチ素子および前記第３のスイッチ素子をオン状態にする第２手順と、
前記第１のスイッチ素子および前記第３のスイッチ素子をオフ状態にするとともに、前記第２のスイッチ素子および前記第４のスイッチ素子をオン状態にする第３手順と、を行うことを特徴とする駆動回路。
【請求項３】
圧電素子を駆動する駆動回路であって、
第１の直流電源の正極に入力端子が接続された第１のスイッチ素子および第３のスイッチ素子と、
前記第１のスイッチ素子の出力端子に入力端子が接続され、基準電位源に出力端子が接続され、第２の直流電源の正極に制御端子が接続された第２のスイッチ素子と、
前記第３のスイッチ素子の出力端子に入力端子が接続され、前記基準電位源に出力端子が接続され、前記第２の直流電源の正極に制御端子が接続された第４のスイッチ素子と、
前記第２のスイッチ素子の制御端子に入力端子が接続された第１の整流素子と、
前記第４のスイッチ素子の制御端子に入力端子が接続された第２の整流素子と、
前記第１のスイッチ素子の制御端子に入力端子が接続され、前記基準電位源に出力端子が接続され、前記第１の整流素子の出力端子に制御端子が接続された第５のスイッチ素子と、
前記第３のスイッチ素子の制御端子に入力端子が接続され、前記基準電位源に出力端子が接続され、前記第２の整流素子の出力端子に制御端子が接続された第６のスイッチ素子と、
前記第１のスイッチ素子、前記第２のスイッチ素子、前記第３のスイッチ素子、前記第４のスイッチ素子、前記第５のスイッチ素子、および前記第６のスイッチ素子のそれぞれの制御端子に制御信号を供給する制御部と、を備え、
前記第１のスイッチ素子と前記第２のスイッチ素子との接続点には、前記圧電素子の一端が接続され、前記第３のスイッチ素子と前記第４のスイッチ素子との接続点には、前記圧電素子の他端が接続されることを特徴とする駆動回路。
【請求項４】
前記圧電素子の一端に入力端子が接続され、前記第５のスイッチ素子の入力端子に出力端子が接続された第３の整流素子と、
前記圧電素子の他端に入力端子が接続され、前記第６のスイッチ素子の入力端子に出力端子が接続された第４の整流素子と、を備えることを特徴とする請求項３に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電素子を駆動する駆動回路に関する。
【背景技術】
【０００２】
従来より、圧電素子を駆動する駆動回路が提案されている（例えば、特許文献１参照）。
【０００３】
図１３は、従来例に係る駆動回路１００の回路図である。駆動回路１００は、直流電源ＶＤＤ１００に接続され、圧電素子ＰＴＺを駆動する。この駆動回路１００は、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１、Ｑ２、Ｑ３、Ｑ４と、これらスイッチ素子Ｑ１〜Ｑ４を制御する制御部（図示省略）と、を備え、いわゆるフルブリッジ回路を形成する。
【０００４】
直流電源ＶＤＤ１００の正極には、スイッチ素子Ｑ１のドレインと、スイッチ素子Ｑ３のドレインと、が接続される。直流電源ＶＤＤ１００の負極には、基準電位源ＧＮＤが接続されるとともに、スイッチ素子Ｑ２のソースと、スイッチ素子Ｑ４のソースと、が接続される。スイッチ素子Ｑ１のソースと、スイッチ素子Ｑ２のドレインとには、圧電素子ＰＴＺの一端が接続される。スイッチ素子Ｑ３のソースと、スイッチ素子Ｑ４のドレインとには、圧電素子ＰＴＺの他端が接続される。スイッチ素子Ｑ１〜Ｑ４のそれぞれのゲートには、制御部が接続され、この制御部から制御信号が供給される。
【０００５】
図１４は、駆動回路１００のタイミングチャートである。ＶＰＴＺは、圧電素子ＰＴＺの他端を基準とした一端の電圧（以降、「圧電素子ＰＴＺの電圧」と呼ぶ）を示す。ＳＴＱ１、ＳＴＱ２、ＳＴＱ３、ＳＴＱ４のそれぞれは、スイッチ素子Ｑ１〜Ｑ４のそれぞれの状態を示す。また、Ｖ１００は、直流電源ＶＤＤ１００の出力電圧を示す。
【０００６】
ここで、時刻ｔ５１より前の期間では、制御部によりスイッチ素子Ｑ１〜Ｑ４をオフ状態としており、圧電素子ＰＴＺの電圧ＶＰＴＺがゼロであるものとする。
【０００７】
時刻ｔ５１において、制御部により、スイッチ素子Ｑ１、Ｑ４をオン状態にするとともに、スイッチ素子Ｑ２、Ｑ３をオフ状態にする。すると、圧電素子ＰＴＺの一端には、直流電源ＶＤＤ１００の正極が接続され、圧電素子ＰＴＺの他端には、直流電源ＶＤＤ１００の負極が接続されることとなる。このため、圧電素子ＰＴＺの電圧ＶＰＴＺは、Ｖ１００となる。
【０００８】
時刻ｔ５２において、制御部により、スイッチ素子Ｑ１、Ｑ４をオフ状態にするとともに、スイッチ素子Ｑ２、Ｑ３をオン状態にする。すると、圧電素子ＰＴＺの一端には、直流電源ＶＤＤ１００の負極が接続され、圧電素子ＰＴＺの他端には、直流電源ＶＤＤ１００の正極が接続されることとなる。このため、圧電素子ＰＴＺの電圧ＶＰＴＺは、−Ｖ１００となる。
【０００９】
時刻ｔ５３において、制御部により、スイッチ素子Ｑ１〜Ｑ４をオフ状態にする。すると、圧電素子ＰＴＺの電圧ＶＰＴＺは、圧電素子ＰＴＺの特性により振動した後、ゼロで安定する。
【００１０】
時刻ｔ５４において、制御部により、時刻ｔ５１と同様に、スイッチ素子Ｑ１、Ｑ４をオン状態にするとともに、スイッチ素子Ｑ２、Ｑ３をオフ状態にする。すると、時刻ｔ５１と同様に、圧電素子ＰＴＺの電圧ＶＰＴＺは、Ｖ１００となる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−２５４１５２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述の時刻ｔ５３において説明したように、従来例に係る駆動回路１００では、圧電素子ＰＴＺの電圧ＶＰＴＺを変化させる際に、圧電素子ＰＴＺの電圧ＶＰＴＺが圧電素子ＰＴＺの特性により振動してしまう場合があった。
【００１３】
上述の課題を鑑み、本発明は、圧電素子の他端を基準とした一端の電圧の振動を抑制できる駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、上述の課題を解決するために、以下の事項を提案している。
【００１５】
（１）  本発明は、圧電素子（例えば、図１の圧電素子ＰＴＺに相当）を駆動する駆動回路（例えば、図１の駆動回路１に相当）であって、直流電源（例えば、図１の直流電源ＶＤＤ１に相当）の正極に入力端子が接続された第１のスイッチ素子（例えば、図１のスイッチ素子Ｑ１に相当）および第３のスイッチ素子（例えば、図１のスイッチ素子Ｑ３に相当）と、前記第１のスイッチ素子の出力端子に入力端子が接続された第２のスイッチ素子（例えば、図１のスイッチ素子Ｑ２に相当）と、前記第３のスイッチ素子の出力端子に入力端子が接続された第４のスイッチ素子（例えば、図１のスイッチ素子Ｑ４に相当）と、前記第２のスイッチ素子の出力端子と前記第４のスイッチ素子の出力端子とを接続する抵抗（例えば、図１の抵抗Ｒ１、Ｒ２に相当）と、前記第１のスイッチ素子、前記第２のスイッチ素子、前記第３のスイッチ素子、および前記第４のスイッチ素子のそれぞれの制御端子に制御信号を供給する制御部（例えば、後述の制御部に相当）と、を備え、前記第１のスイッチ素子と前記第２のスイッチ素子との接続点には、前記圧電素子の一端が接続され、前記第３のスイッチ素子と前記第４のスイッチ素子との接続点には、前記圧電素子の他端が接続されることを特徴とする駆動回路を提案している。
【００１６】
この発明によれば、圧電素子を駆動する駆動回路において、第１のスイッチ素子、第２のスイッチ素子、第３のスイッチ素子、および第４のスイッチ素子により、いわゆるフルブリッジ回路を形成した。そして、第２のスイッチ素子の出力端子と第４のスイッチ素子の出力端子とを、抵抗により接続することとした。このため、第２のスイッチ素子および第４のスイッチ素子をオン状態にすることで、圧電素子の一端と他端とを、抵抗を介して接続することができる。したがって、圧電素子の他端を基準とした一端の電圧について、変化させる際に発生する場合のあった振動を抑制できる。
【００１７】
（２）  本発明は、圧電素子（例えば、図３や図５の圧電素子ＰＴＺに相当）を駆動する駆動回路（例えば、図３の駆動回路１Ａや、図５の駆動回路１Ｂに相当）であって、第１の直流電源（例えば、図３や図５の直流電源ＶＤＤ２に相当）の正極に入力端子が接続された第１のスイッチ素子（例えば、図３や図５のスイッチ素子Ｑ１に相当）と、第２の直流電源（例えば、図３や図５の直流電源ＶＤＤ３に相当）の正極に入力端子が接続された第３のスイッチ素子（例えば、図３や図５のスイッチ素子Ｑ３に相当）と、前記第１のスイッチ素子の出力端子に入力端子が接続された第２のスイッチ素子（例えば、図３や図５のスイッチ素子Ｑ２に相当）と、前記第３のスイッチ素子の出力端子に入力端子が接続された第４のスイッチ素子（例えば、図３や図５のスイッチ素子Ｑ４に相当）と、前記第２のスイッチ素子の出力端子と前記第４のスイッチ素子の出力端子とを接続する抵抗（例えば、図３の抵抗Ｒ１、Ｒ２や、図５の抵抗Ｒ３に相当）と、前記第１のスイッチ素子、前記第２のスイッチ素子、前記第３のスイッチ素子、および前記第４のスイッチ素子のそれぞれの制御端子に制御信号を供給する制御部（例えば、後述の制御部に相当）と、を備え、前記第１のスイッチ素子と前記第２のスイッチ素子との接続点には、前記圧電素子の一端が接続され、前記第３のスイッチ素子と前記第４のスイッチ素子との接続点には、前記圧電素子の他端が接続されることを特徴とする駆動回路を提案している。
【００１８】
この発明によれば、圧電素子を駆動する駆動回路において、第１のスイッチ素子、第２のスイッチ素子、第３のスイッチ素子、および第４のスイッチ素子により、いわゆるフルブリッジ回路を形成した。そして、第２のスイッチ素子の出力端子と第４のスイッチ素子の出力端子とを、抵抗により接続することとした。このため、第２のスイッチ素子および第４のスイッチ素子をオン状態にすることで、圧電素子の一端と他端とを、抵抗を介して接続することができる。したがって、圧力端子の他端を基準とした一端の電圧について、変化させる際に発生する場合のあった振動を抑制できる。
【００１９】
（３）  本発明は、（１）または（２）の駆動回路について、前記制御部は、前記第１のスイッチ素子および前記第４のスイッチ素子をオン状態にするとともに、前記第２のスイッチ素子および前記第３のスイッチ素子をオフ状態にする第１手順（例えば、図２の時刻ｔ１〜ｔ２の期間における制御に相当）と、前記第１のスイッチ素子および前記第４のスイッチ素子をオフ状態にするとともに、前記第２のスイッチ素子および前記第３のスイッチ素子をオン状態にする第２手順（例えば、図２の時刻ｔ２〜ｔ３の期間における制御に相当）と、前記第１のスイッチ素子および前記第３のスイッチ素子をオフ状態にするとともに、前記第２のスイッチ素子および前記第４のスイッチ素子をオン状態にする第３手順（例えば、図２の時刻ｔ３〜ｔ４の期間における制御に相当）と、を行うことを特徴とする駆動回路を提案している。
【００２０】
この発明によれば、制御部により、第１手順、第２手順、および第３手順を行うこととした。第１手順では、第１のスイッチ素子および第４のスイッチ素子をオン状態にするとともに、第２のスイッチ素子および第３のスイッチ素子をオフ状態にすることとした。第２手順では、第２のスイッチ素子および第４のスイッチ素子をオフ状態にするとともに、第２のスイッチ素子および第３のスイッチ素子をオン状態にすることとした。第３手順では、第１のスイッチ素子および第３のスイッチ素子をオフ状態にするとともに、第２のスイッチ素子および第４のスイッチ素子をオン状態にすることとした。このため、第３の手順を行った際に、圧電素子の一端と他端とを、抵抗を介して接続することができるので、圧電素子の他端を基準とした一端の電圧について、変化させる際に発生する場合のあった振動を抑制できる。
【００２１】
（４）  本発明は、圧電素子（例えば、図６の圧電素子ＰＴＺに相当）を駆動する駆動回路（例えば、図６の駆動回路１Ｃに相当）であって、直流電源（例えば、図６の直流電源ＶＤＤ４に相当）の正極に入力端子が接続された第１のスイッチ素子（例えば、図６のスイッチ素子Ｑ１に相当）および第３のスイッチ素子（例えば、図６のスイッチ素子Ｑ３に相当）と、前記第１のスイッチ素子の出力端子に入力端子が接続された第２のスイッチ素子（例えば、図６のスイッチ素子Ｑ２に相当）と、前記第３のスイッチ素子の出力端子に入力端子が接続された第４のスイッチ素子（例えば、図６のスイッチ素子Ｑ４に相当）と、前記第２のスイッチ素子の出力端子と基準電位源（例えば、図６の基準電位源ＧＮＤに相当）とを接続する第１の抵抗（例えば、図６の抵抗Ｒ６に相当）と、前記第４のスイッチ素子の出力端子と前記基準電位源とを接続する第２の抵抗（例えば、図６の抵抗Ｒ７に相当）と、前記第１のスイッチ素子の制御端子に入力端子が接続され、前記基準電位源に出力端子が接続され、前記第２のスイッチ素子の制御端子に制御端子が接続された第５のスイッチ素子（例えば、図６のスイッチ素子Ｑ５に相当）と、前記第３のスイッチ素子の制御端子に入力端子が接続され、前記基準電位源に出力端子が接続され、前記第４のスイッチ素子の制御端子に制御端子が接続された第６のスイッチ素子（例えば、図６のスイッチ素子Ｑ６に相当）と、前記第１のスイッチ素子、前記第２のスイッチ素子、前記第３のスイッチ素子、前記第４のスイッチ素子、前記第５のスイッチ素子、および前記第６のスイッチ素子のそれぞれの制御端子に制御信号を供給する制御部（例えば、後述の制御部に相当）と、を備え、前記第１のスイッチ素子と前記第２のスイッチ素子との接続点には、前記圧電素子の一端が接続され、前記第３のスイッチ素子と前記第４のスイッチ素子との接続点には、前記圧電素子の他端が接続されることを特徴とする駆動回路を提案している。
【００２２】
この発明によれば、圧電素子を駆動する駆動回路において、第１のスイッチ素子、第２のスイッチ素子、第３のスイッチ素子、および第４のスイッチ素子により、いわゆるフルブリッジ回路を形成した。そして、第２のスイッチ素子の出力端子と基準電位源とを、第１の抵抗により接続し、第４のスイッチ素子の出力端子と基準電位源とを、第２の抵抗により接続することとした。このため、第２のスイッチ素子をオン状態にすることで、圧電素子の一端と基準電位源とを、第１の抵抗を介して接続することができ、第４のスイッチ素子をオン状態にすることで、圧電素子の他端と基準電位源とを、第２の抵抗を介して接続することができる。したがって、圧力端子の他端を基準とした一端の電圧について、変化させる際に発生する場合のあった振動を抑制できる。
【００２３】
（５）  本発明は、圧電素子（例えば、図８の圧電素子ＰＴＺに相当）を駆動する駆動回路（例えば、図８の駆動回路１Ｄに相当）であって、第１の直流電源（例えば、図８の直流電源ＶＤＤ４に相当）の正極に入力端子が接続された第１のスイッチ素子（例えば、図８のスイッチ素子Ｑ１に相当）および第３のスイッチ素子（例えば、図８のスイッチ素子Ｑ３に相当）と、前記第１のスイッチ素子の出力端子に入力端子が接続され、基準電位源（例えば、図８の基準電位源ＧＮＤに相当）に出力端子が接続され、第２の直流電源（例えば、図８の直流電源ＶＤＤ６に相当）の正極に制御端子が接続された第２のスイッチ素子（例えば、図８のスイッチ素子Ｑ２に相当）と、前記第３のスイッチ素子の出力端子に入力端子が接続され、前記基準電位源に出力端子が接続され、前記第２の直流電源の正極に制御端子が接続された第４のスイッチ素子（例えば、図８のスイッチ素子Ｑ４に相当）と、前記第２のスイッチ素子の制御端子に入力端子が接続された第１の整流素子（例えば、図８のダイオードＤ３に相当）と、前記第４のスイッチ素子の制御端子に入力端子が接続された第２の整流素子（例えば、図８のダイオードＤ４に相当）と、前記第１のスイッチ素子の制御端子に入力端子が接続され、前記基準電位源に出力端子が接続され、前記第１の整流素子の出力端子に制御端子が接続された第５のスイッチ素子（例えば、図８のスイッチ素子Ｑ５に相当）と、前記第３のスイッチ素子の制御端子に入力端子が接続され、前記基準電位源に出力端子が接続され、前記第２の整流素子の出力端子に制御端子が接続された第６のスイッチ素子（例えば、図８のスイッチ素子Ｑ６に相当）と、前記第１のスイッチ素子、前記第２のスイッチ素子、前記第３のスイッチ素子、前記第４のスイッチ素子、前記第５のスイッチ素子、および前記第６のスイッチ素子のそれぞれの制御端子に制御信号を供給する制御部（例えば、後述の制御部に相当）と、を備え、前記第１のスイッチ素子と前記第２のスイッチ素子との接続点には、前記圧電素子の一端が接続され、前記第３のスイッチ素子と前記第４のスイッチ素子との接続点には、前記圧電素子の他端が接続されることを特徴とする駆動回路を提案している。
【００２４】
この発明によれば、圧電素子を駆動する駆動回路において、第１のスイッチ素子、第２のスイッチ素子、第３のスイッチ素子、および第４のスイッチ素子により、いわゆるフルブリッジ回路を形成した。そして、第２のスイッチ素子の制御端子と、第４のスイッチ素子の制御端子とに、第２の直流電源の正極を接続した。このため、第２の直流電源の正極の電圧を調節することで、第２のスイッチ素子のオン抵抗と、第４のスイッチ素子のオン抵抗と、を調節することができる。したがって、圧電素子の一端と基準電位源とを、第２のスイッチ素子で形成される抵抗を介して接続することができ、圧電素子の他端と基準電位源とを、第４のスイッチ素子で形成される抵抗を介して接続することができる。したがって、圧力端子の他端を基準とした一端の電圧について、変化させる際に発生する場合のあった振動を抑制できる。
【００２５】
（６）  本発明は、（５）の駆動回路について、前記圧電素子の一端に入力端子が接続され、前記第５のスイッチ素子の入力端子に出力端子が接続された第３の整流素子（例えば、図１１のダイオードＤ５に相当）と、前記圧電素子の他端に入力端子が接続され、前記第６のスイッチ素子の入力端子に出力端子が接続された第４の整流素子（例えば、図１１のダイオードＤ６に相当）と、を備えることを特徴とする駆動回路を提案している。
【００２６】
この発明によれば、（５）の駆動回路において、第３の整流素子および第４の整流素子を設けた。そして、第３の整流素子の入力端子に、圧電素子の一端を接続し、第３の整流素子の出力端子に、第５のスイッチ素子の入力端子を接続した。また、第４の整流素子の入力端子に、圧電素子の他端を接続し、第４の整流素子の出力端子に、第６のスイッチ素子の入力端子を接続した。このため、圧電素子の他端を基準とした一端の電圧にオーバーシュートが発生してしまうタイミングで、第５のスイッチ素子をオン状態にすることで、オーバーシュートの発生を抑制できる。また、圧電素子の他端を基準とした一端の電圧にアンダーシュートが発生してしまうタイミングで、第６のスイッチ素子をオン状態にすることで、アンダーシュートの発生を抑制できる。したがって、変化させる際に発生する場合のあった振動をさらに抑制できる。
【発明の効果】
【００２７】
本発明によれば、圧電素子の他端を基準とした一端の電圧について、変化させる際に発生する場合のあった振動を抑制できる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１実施形態に係る駆動回路の回路図である。
【図２】前記駆動回路のタイミングチャートである。
【図３】本発明の第２実施形態に係る駆動回路の回路図である。
【図４】前記駆動回路のタイミングチャートである。
【図５】本発明の第３実施形態に係る駆動回路の回路図である。
【図６】本発明の第４実施形態に係る駆動回路の回路図である。
【図７】前記駆動回路のタイミングチャートである。
【図８】本発明の第５実施形態に係る駆動回路の回路図である。
【図９】前記駆動回路のタイミングチャートである。
【図１０】前記駆動回路が備えるスイッチ素子のゲートソース間電圧と、ドレイン−ソース間のオン抵抗と、の関係を示す図である。
【図１１】本発明の第６実施形態に係る駆動回路の回路図である。
【図１２】前記駆動回路のタイミングチャートである。
【図１３】従来例に係る駆動回路の回路図である。
【図１４】前記駆動回路のタイミングチャートである。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００３０】
＜第１実施形態＞
図１は、本発明の第１実施形態に係る駆動回路１の回路図である。駆動回路１は、図１３に示した従来例に係る駆動回路１００とは、直流電源ＶＤＤ１００の代わりに直流電源ＶＤＤ１に接続される点と、抵抗Ｒ１、Ｒ２を備える点と、が異なる。なお、駆動回路１において、駆動回路１００と同一構成要件については、同一符号を付し、その説明を省略する。
【００３１】
直流電源ＶＤＤ１は、出力電圧を任意に変更することのできる直流電源である。また、抵抗Ｒ１、Ｒ２は、抵抗値を任意に変更することのできる抵抗である。
【００３２】
抵抗Ｒ１、Ｒ２は、スイッチ素子Ｑ２のソースと、スイッチ素子Ｑ４のソースと、を接続する。具体的には、スイッチ素子Ｑ２のソースには、抵抗Ｒ１の一端が接続され、スイッチ素子Ｑ４のソースには、抵抗Ｒ２の一端が接続される。抵抗Ｒ１の他端と、抵抗Ｒ２の他端とには、直流電源ＶＤＤ１の負極と、基準電位源ＧＮＤと、が接続される。
【００３３】
図２は、駆動回路１のタイミングチャートである。Ｖ１は、直流電源ＶＤＤ１の出力電圧を示す。
【００３４】
ここで、時刻ｔ１より前の期間では、制御部によりスイッチ素子Ｑ１〜Ｑ４をオフ状態としており、圧電素子ＰＴＺの電圧ＶＰＴＺがゼロであるものとする。
【００３５】
時刻ｔ１において、制御部により、スイッチ素子Ｑ１、Ｑ４をオン状態にするとともに、スイッチ素子Ｑ２、Ｑ３をオフ状態にする。すると、圧電素子ＰＴＺの一端には、直流電源ＶＤＤ１の正極が接続され、圧電素子ＰＴＺの他端には、直流電源ＶＤＤ１の負極が接続されることとなる。このため、圧電素子ＰＴＺの電圧ＶＰＴＺは、Ｖ１となる。
【００３６】
時刻ｔ２において、制御部により、スイッチ素子Ｑ１、Ｑ４をオフ状態にするとともに、スイッチ素子Ｑ２、Ｑ３をオン状態にする。すると、圧電素子ＰＴＺの一端には、直流電源ＶＤＤ１の負極が接続され、圧電素子ＰＴＺの他端には、直流電源ＶＤＤ１の正極が接続されることとなる。このため、圧電素子ＰＴＺの電圧ＶＰＴＺは、−Ｖ１となる。
【００３７】
時刻ｔ３において、制御部により、スイッチ素子Ｑ１、Ｑ３をオフ状態にするとともに、スイッチ素子Ｑ２、Ｑ４をオン状態にする。すると、圧電素子ＰＴＺの一端と他端とは、抵抗Ｒ１、Ｒ２を介して接続されることとなる。
【００３８】
時刻ｔ４において、制御部により、時刻ｔ１と同様に、スイッチ素子Ｑ１、Ｑ４をオン状態にするとともに、スイッチ素子Ｑ２、Ｑ３をオフ状態にする。すると、時刻ｔ１と同様に、圧電素子ＰＴＺの電圧ＶＰＴＺは、Ｖ１となる。
【００３９】
以上の駆動回路１によれば、以下の効果を奏することができる。
【００４０】
駆動回路１は、時刻ｔ３において、スイッチ素子Ｑ１、Ｑ３をオフ状態にするとともに、スイッチ素子Ｑ２、Ｑ４をオン状態にする。これによれば、圧電素子ＰＴＺの一端と他端とが、抵抗Ｒ１、Ｒ２を介して接続されることとなる。このため、圧電素子ＰＴＺの他端を基準とした一端の電圧である電圧ＶＰＴＺについて、変化させる際に発生する場合のあった振動を抑制できる。
【００４１】
また、駆動回路１では、直流電源ＶＤＤ１の出力電圧を任意に変更することができるとともに、抵抗Ｒ１、Ｒ２のそれぞれの抵抗値を任意に変更することができる。このため、直流電源ＶＤＤ１の出力電圧と、抵抗Ｒ１、Ｒ２のそれぞれの抵抗値と、を調節することで、圧電素子ＰＴＺの他端を基準とした一端の電圧である電圧ＶＰＴＺについて、変化させる際に発生する場合のあった振動をさらに抑制できる場合がある。
【００４２】
＜第２実施形態＞
図３は、本発明の第２実施形態に係る駆動回路１Ａの回路図である。駆動回路１Ａは、図１に示した本発明の第１実施形態に係る駆動回路１とは、直流電源ＶＤＤ１の代わりに直流電源ＶＤＤ２および直流電源ＶＤＤ３に接続される点が異なる。なお、駆動回路１Ａにおいて、駆動回路１と同一構成要件については、同一符号を付し、その説明を省略する。
【００４３】
直流電源ＶＤＤ２および直流電源ＶＤＤ３は、出力電圧を任意に変更することのできる直流電源である。直流電源ＶＤＤ２の正極には、スイッチ素子Ｑ１のドレインが接続され、直流電源ＶＤＤ３の正極には、スイッチ素子Ｑ３のドレインが接続される。直流電源ＶＤＤ２および直流電源ＶＤＤ３のそれぞれの負極には、基準電位源ＧＮＤが接続されるとともに、抵抗Ｒ１を介してスイッチ素子Ｑ２のソースが接続され、抵抗Ｒ２を介してスイッチ素子Ｑ４のソースが接続される。
【００４４】
図４は、駆動回路１Ａのタイミングチャートである。Ｖ２は、直流電源ＶＤＤ２の出力電圧を示し、Ｖ３は、直流電源ＶＤＤ３の出力電圧を示す。
【００４５】
図４に示す駆動回路１Ａのタイミングチャートは、図２に示した駆動回路１のタイミングチャートとは、圧電素子ＰＴＺの電圧ＶＰＴＺの取り得る値が異なる。
【００４６】
具体的には、駆動回路１Ａにおいては、制御部により、スイッチ素子Ｑ１、Ｑ４をオン状態にするとともに、スイッチ素子Ｑ２、Ｑ３をオフ状態にする期間では、時刻ｔ１１〜ｔ１２の期間や時刻ｔ１４以降の期間のように、圧電素子ＰＴＺの電圧ＶＰＴＺは、Ｖ１ではなくＶ２となる。また、スイッチ素子Ｑ１、Ｑ４をオフ状態にするとともに、スイッチ素子Ｑ２、Ｑ３をオン状態にする期間では、時刻ｔ１２〜ｔ１３の期間のように、−Ｖ１ではなく−Ｖ３となる。
【００４７】
以上の駆動回路１Ａによれば、以下の効果を奏することができる。
【００４８】
駆動回路１Ａは、時刻ｔ１３において、スイッチ素子Ｑ１、Ｑ３をオフ状態にするとともに、スイッチ素子Ｑ２、Ｑ４をオン状態にする。これによれば、圧電素子ＰＴＺの一端と他端とが、抵抗Ｒ１、Ｒ２を介して接続されることとなる。このため、圧電素子ＰＴＺの他端を基準とした一端の電圧である電圧ＶＰＴＺについて、変化させる際に発生する場合のあった振動を抑制できる。
【００４９】
また、駆動回路１Ａでは、直流電源ＶＤＤ２および直流電源ＶＤＤ３のそれぞれの出力電圧を任意に変更することができるとともに、抵抗Ｒ１、Ｒ２のそれぞれの抵抗値を任意に変更することができる。このため、直流電源ＶＤＤ２および直流電源ＶＤＤ３のそれぞれの出力電圧と、抵抗Ｒ１、Ｒ２のそれぞれの抵抗値と、を調節することで、圧電素子ＰＴＺの他端を基準とした一端の電圧である電圧ＶＰＴＺについて、変化させる際に発生する場合のあった振動をさらに抑制できる場合がある。
【００５０】
＜第３実施形態＞
図５は、本発明の第３実施形態に係る駆動回路１Ｂの回路図である。駆動回路１Ｂは、図３に示した本発明の第２実施形態に係る駆動回路１Ａとは、抵抗Ｒ１、Ｒ２の代わりに抵抗Ｒ３を備える点が異なる。なお、駆動回路１Ｂにおいて、駆動回路１Ａと同一構成要件については、同一符号を付し、その説明を省略する。
【００５１】
抵抗Ｒ３は、抵抗値を任意に変更することのできる抵抗である。
【００５２】
抵抗Ｒ３は、スイッチ素子Ｑ２のソースと、スイッチ素子Ｑ４のソースと、を接続する。具体的には、スイッチ素子Ｑ２のソースには、直流電源ＶＤＤ２の負極と、基準電位源ＧＮＤと、抵抗Ｒ３の一端と、が接続され、スイッチ素子Ｑ４のソースには、直流電源ＶＤＤ３の負極と、抵抗Ｒ３の他端と、が接続される。
【００５３】
駆動回路１Ｂの制御部は、駆動回路１Ａの制御部と同様に動作する。
【００５４】
以上の駆動回路１Ｂによれば、以下の効果を奏することができる。
【００５５】
駆動回路１Ｂは、スイッチ素子Ｑ１、Ｑ３をオフ状態にするとともに、スイッチ素子Ｑ２、Ｑ４をオン状態にする。これによれば、圧電素子ＰＴＺの一端と他端とが、抵抗Ｒ３を介して接続されることとなる。このため、圧電素子ＰＴＺの他端を基準とした一端の電圧である電圧ＶＰＴＺについて、変化させる際に発生する場合のあった振動を抑制できる。
【００５６】
また、駆動回路１Ｂでは、直流電源ＶＤＤ２および直流電源ＶＤＤ３のそれぞれの出力電圧を任意に変更することができるとともに、抵抗Ｒ３の抵抗値を任意に変更することができる。このため、直流電源ＶＤＤ２および直流電源ＶＤＤ３のそれぞれの出力電圧と、抵抗Ｒ３の抵抗値と、を調節することで、圧電素子ＰＴＺの他端を基準とした一端の電圧である電圧ＶＰＴＺについて、変化させる際に発生する場合のあった振動をさらに抑制できる場合がある。
【００５７】
＜第４実施形態＞
図６は、本発明の第４実施形態に係る駆動回路１Ｃの回路図である。駆動回路１Ｃは、図１に示した本発明の第１実施形態に係る駆動回路１とは、直流電源ＶＤＤ１の代わりに直流電源ＶＤＤ４、ＶＤＤ５に接続される点と、抵抗Ｒ１、Ｒ２の代わりに、抵抗Ｒ４、Ｒ５、Ｒ６、Ｒ７と、キャパシタＣ１、Ｃ２と、ダイオードＤ１、Ｄ２と、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ５、Ｑ６と、を備える点と、が異なる。なお、駆動回路１Ｃにおいて、駆動回路１と同一構成要件については、同一符号を付し、その説明を省略する。
【００５８】
直流電源ＶＤＤ４は、出力電圧を任意に変更することのできる直流電源である。この直流電源ＶＤＤ４の負極には、基準電位源ＧＮＤが接続され、直流電源ＶＤＤ４の正極には、スイッチ素子Ｑ１のドレインと、スイッチ素子Ｑ３のドレインと、が接続される。
【００５９】
直流電源ＶＤＤ５の負極には、基準電位源ＧＮＤが接続され、直流電源ＶＤＤ５の正極には、ダイオードＤ１のアノードと、ダイオードＤ２のアノードと、が接続される。ダイオードＤ１のカソードには、キャパシタＣ１を介して圧電素子ＰＴＺの一端が接続されるとともに、抵抗Ｒ４を介してスイッチ素子Ｑ１のゲートとスイッチ素子Ｑ５のドレインとが接続される。ダイオードＤ２のカソードには、キャパシタＣ２を介して圧電素子ＰＴＺの他端が接続されるとともに、抵抗Ｒ５を介してスイッチ素子Ｑ３のゲートとスイッチ素子Ｑ６のドレインとが接続される。
【００６０】
スイッチ素子Ｑ２のゲートと、スイッチ素子Ｑ５のゲートとには、入力端子ＩＮ１が接続される。スイッチ素子Ｑ２のソースには、抵抗Ｒ６を介して基準電位源ＧＮＤが接続され、スイッチ素子Ｑ５のソースには、基準電位源ＧＮＤが接続される。
【００６１】
スイッチ素子Ｑ４のゲートと、スイッチ素子Ｑ６のゲートとには、入力端子ＩＮ２が接続される。スイッチ素子Ｑ４のソースには、抵抗Ｒ７を介して基準電位源ＧＮＤが接続され、スイッチ素子Ｑ６のソースには、基準電位源ＧＮＤが接続される。
【００６２】
図７は、駆動回路１Ｃのタイミングチャートである。ＶＩＮ１は、図示しない制御部から入力端子ＩＮ１に印加される電圧を示し、ＶＩＮ２は、上述の制御部から入力端子ＩＮ２に印加される電圧を示す。なお、スイッチ素子Ｑ１〜Ｑ６のそれぞれは、電圧ＶＨがゲートに印加されるとオン状態になり、電圧ＶＬがゲートに印加されるとオフ状態になるものとする。また、ＳＴＱ５、ＳＴＱ６のそれぞれは、スイッチ素子Ｑ５、Ｑ６のそれぞれの状態を示し、Ｖ４は、直流電源ＶＤＤ４の出力電圧を示す。
【００６３】
ここで、時刻ｔ２１より前の期間では、入力端子ＩＮ１から電圧ＶＬが印加されるとともに、入力端子ＩＮ２から電圧ＶＨが印加される。このため、スイッチ素子Ｑ２、Ｑ５がオフ状態となるとともに、スイッチ素子Ｑ４、Ｑ６がオン状態となる。
【００６４】
スイッチ素子Ｑ５がオフ状態になると、スイッチ素子Ｑ１のゲートと基準電位源ＧＮＤとが絶縁されるため、ダイオードＤ１および抵抗Ｒ４を介してスイッチ素子Ｑ１のゲートに印加される直流電源ＶＤＤ５の出力電圧により、スイッチ素子Ｑ１がオン状態となる。一方、スイッチ素子Ｑ６がオン状態になると、スイッチ素子Ｑ３のゲートが基準電位源ＧＮＤと導通し、スイッチ素子Ｑ３のゲート電圧が引き抜かれ、スイッチ素子Ｑ３がオフ状態となる。
【００６５】
以上によれば、時刻ｔ２１より前の期間では、スイッチ素子Ｑ１がオン状態で、かつ、スイッチ素子Ｑ２がオフ状態であるため、圧電素子ＰＴＺの一端には、直流電源ＶＤＤ４の正極が接続される。また、スイッチ素子Ｑ３がオフ状態で、かつ、スイッチ素子Ｑ４がオン状態であるため、圧電素子ＰＴＺの他端には、抵抗Ｒ７を介して基準電位源ＧＮＤが接続される。このため、圧電素子ＰＴＺの電圧ＶＰＴＺは、Ｖ４となる。
【００６６】
時刻ｔ２１において、入力端子ＩＮ１に電圧ＶＨを印加するとともに、入力端子ＩＮ２に電圧ＶＬを印加する。すると、スイッチ素子Ｑ２、Ｑ５がオン状態となるとともに、スイッチ素子Ｑ４、Ｑ６がオフ状態となる。
【００６７】
スイッチ素子Ｑ５がオン状態になると、スイッチ素子Ｑ１のゲートが基準電位源ＧＮＤと導通し、スイッチ素子Ｑ１のゲート電圧が引き抜かれ、スイッチ素子Ｑ１がオフ状態となる。一方、スイッチ素子Ｑ６がオフ状態になると、スイッチ素子Ｑ３のゲートと基準電位源ＧＮＤとが絶縁されるため、ダイオードＤ２および抵抗Ｒ５を介してスイッチ素子Ｑ３のゲートに印加される直流電源ＶＤＤ５の出力電圧により、スイッチ素子Ｑ３がオン状態となる。
【００６８】
以上によれば、時刻ｔ２１において、スイッチ素子Ｑ１がオフ状態となり、かつ、スイッチ素子Ｑ２がオン状態となるため、圧電素子ＰＴＺの一端には、抵抗Ｒ６を介して基準電位源ＧＮＤが接続される。また、スイッチ素子Ｑ３がオン状態となり、かつ、スイッチ素子Ｑ４がオフ状態となるため、圧電素子ＰＴＺの他端には、直流電源ＶＤＤ４の正極が接続される。このため、圧電素子ＰＴＺの電圧ＶＰＴＺは、−Ｖ４となる。
【００６９】
時刻ｔ２２において、入力端子ＩＮ１に電圧ＶＬを印加するとともに、入力端子ＩＮ２に電圧ＶＨを印加する。すると、スイッチ素子Ｑ２、Ｑ５がオフ状態となるとともに、スイッチ素子Ｑ４、Ｑ６がオン状態となる。
【００７０】
このため、時刻ｔ２２において、時刻ｔ２１より前の期間と同様に、圧電素子ＰＴＺの電圧ＶＰＴＺは、Ｖ４となる。
【００７１】
以降、時刻ｔ２３〜ｔ２４の期間では、時刻ｔ２１〜ｔ２２の期間と同様に、圧電素子ＰＴＺの電圧ＶＰＴＺは、−Ｖ４となる。一方、時刻ｔ２４以降の期間では、時刻ｔ２２〜ｔ２３の期間と同様に、圧電素子ＰＴＺの電圧ＶＰＴＺは、Ｖ４となる。
【００７２】
以上の駆動回路１Ｃによれば、以下の効果を奏することができる。
【００７３】
駆動回路１Ｃでは、例えば時刻ｔ２１のように、スイッチ素子Ｑ２をオン状態にすると、圧電素子ＰＴＺの一端と基準電位源ＧＮＤとが、抵抗Ｒ６を介して接続されることとなる。また、例えば時刻ｔ２２のように、スイッチ素子Ｑ４をオン状態にすると、圧電素子ＰＴＺの他端と基準電位源ＧＮＤとが、抵抗Ｒ７を介して接続されることとなる。以上によれば、圧電素子ＰＴＺの他端を基準とした一端の電圧である電圧ＶＰＴＺについて、変化させる際に発生する場合のあった振動を抑制できる。
【００７４】
また、駆動回路１Ｃでは、直流電源ＶＤＤ４の出力電圧を任意に変更することができる。このため、直流電源ＶＤＤ４の出力電圧を調節することで、圧電素子ＰＴＺの他端を基準とした一端の電圧である電圧ＶＰＴＺについて、変化させる際に発生する場合のあった振動をさらに抑制できる場合がある。
【００７５】
＜第５実施形態＞
図８は、本発明の第５実施形態に係る駆動回路１Ｄの回路図である。駆動回路１Ｄは、図６に示した本発明の第４実施形態に係る駆動回路１Ｃとは、抵抗Ｒ６、Ｒ７の代わりに、抵抗Ｒ８、Ｒ９と、ダイオードＤ３、Ｄ４と、直流電源ＶＤＤ６と、を備える点が異なる。なお、駆動回路１Ｄにおいて、駆動回路１Ｃと同一構成要件については、同一符号を付し、その説明を省略する。
【００７６】
直流電源ＶＤＤ６は、出力電圧を任意に変更することのできる直流電源である。この直流電源ＶＤＤ６の負極には、基準電位源ＧＮＤが接続され、直流電源ＶＤＤ６の正極には、抵抗Ｒ８を介してスイッチ素子Ｑ２のゲートとダイオードＤ３のアノードとが接続されるとともに、抵抗Ｒ９を介してスイッチ素子Ｑ４のゲートとダイオードＤ４のアノードとが接続される。ダイオードＤ３のカソードには、入力端子ＩＮ１が接続され、ダイオードＤ４のカソードには、入力端子ＩＮ２が接続される。
【００７７】
図９は、駆動回路１Ｄのタイミングチャートである。
【００７８】
ここで、時刻ｔ３１より前の期間では、入力端子ＩＮ１から電圧ＶＬが印加されるとともに、入力端子ＩＮ２から電圧ＶＨが印加される。このため、スイッチ素子Ｑ５がオフ状態となるとともに、スイッチ素子Ｑ６がオン状態となる。
【００７９】
スイッチ素子Ｑ５がオフ状態になると、スイッチ素子Ｑ１のゲートと基準電位源ＧＮＤとが絶縁されるため、ダイオードＤ１および抵抗Ｒ４を介してスイッチ素子Ｑ１のゲートに印加される直流電源ＶＤＤ５の出力電圧により、スイッチ素子Ｑ１がオン状態となる。一方、スイッチ素子Ｑ６がオン状態になると、スイッチ素子Ｑ３のゲートが基準電位源ＧＮＤと導通し、スイッチ素子Ｑ３のゲート電圧が引き抜かれ、スイッチ素子Ｑ３がオフ状態となる。
【００８０】
また、入力端子ＩＮ１に電圧ＶＬが印加されると、ダイオードＤ３を介してスイッチ素子Ｑ２のゲート電圧が引き抜かれ、スイッチ素子Ｑ２がオフ状態となる。一方、入力端子ＩＮ２に電圧ＶＨが印加されると、抵抗Ｒ９を介してスイッチ素子Ｑ４のゲートに印加される直流電源ＶＤＤ６の出力電圧により、スイッチ素子Ｑ４のドレイン−ソース間のオン抵抗値が変化する。
【００８１】
図１０は、スイッチ素子Ｑ２、Ｑ４のそれぞれについて、ゲート−ソース間電圧と、ドレイン−ソース間のオン抵抗値と、の関係を示す図である。図１０に示すように、ゲート−ソース間電圧がＶＧＳ２からＶＧＳ３までの間で変化する場合には、ドレイン−ソース間のオン抵抗値は、ＲＤＳ１からあまり変化しない。これに対して、ゲート−ソース間電圧がＶＧＳ１からＶＧＳ２までの間で変化する場合には、ドレイン−ソース間のオン抵抗値は、ＲＤＳ２からＲＤＳ１までの間で急激に変化する。このため、ゲート−ソース間電圧をＶＧＳ１からＶＧＳ２の間で調節することで、すなわち直流電源ＶＤＤ６の出力電圧を調節することで、スイッチ素子Ｑ２やスイッチ素子Ｑ４のドレイン−ソース間のオン抵抗値を多様に設定することができ、スイッチ素子Ｑ２やスイッチ素子Ｑ４をいわゆる抵抗とみなすことができるようになる。
【００８２】
以上によれば、時刻ｔ３１より前の期間では、スイッチ素子Ｑ１がオン状態で、かつ、スイッチ素子Ｑ２がオフ状態であるため、圧電素子ＰＴＺの一端には、直流電源ＶＤＤ４の正極が接続される。また、スイッチ素子Ｑ３がオフ状態で、かつ、スイッチ素子Ｑ４が直流電源ＶＤＤ６の出力電圧により抵抗値の定まる抵抗とみなされるため、圧電素子ＰＴＺの他端には、スイッチ素子Ｑ４で形成される抵抗を介して基準電位源ＧＮＤが接続される。このため、圧電素子ＰＴＺの電圧ＶＰＴＺは、Ｖ４となる。
【００８３】
時刻ｔ３１において、入力端子ＩＮ１に電圧ＶＨを印加するとともに、入力端子ＩＮ２に電圧ＶＬを印加する。すると、スイッチ素子Ｑ５がオン状態となるとともに、スイッチ素子Ｑ６がオフ状態となる。
【００８４】
スイッチ素子Ｑ５がオン状態になると、スイッチ素子Ｑ１のゲートが基準電位源ＧＮＤと導通し、スイッチ素子Ｑ１のゲート電圧が引き抜かれ、スイッチ素子Ｑ１がオフ状態となる。一方、スイッチ素子Ｑ６がオフ状態になると、スイッチ素子Ｑ３のゲートと基準電位源ＧＮＤとが絶縁されるため、ダイオードＤ２および抵抗Ｒ５を介してスイッチ素子Ｑ３のゲートに印加される直流電源ＶＤＤ５の出力電圧により、スイッチ素子Ｑ３がオン状態となる。
【００８５】
また、入力端子ＩＮ１に電圧ＶＨが印加されると、抵抗Ｒ８を介してスイッチ素子Ｑ２のゲートに印加される直流電源ＶＤＤ６の出力電圧により、スイッチ素子Ｑ２のドレイン−ソース間のオン抵抗値が変化し、スイッチ素子Ｑ２をいわゆる抵抗とみなすことができるようになる。一方、入力端子ＩＮ２に電圧ＶＬが印加されると、ダイオードＤ４を介してスイッチ素子Ｑ４のゲート電圧が引き抜かれ、スイッチ素子Ｑ４がオフ状態となる。
【００８６】
以上によれば、時刻ｔ３１において、スイッチ素子Ｑ１がオフ状態となり、かつ、スイッチ素子Ｑ２が直流電源ＶＤＤ６の出力電圧により抵抗値の定まる抵抗とみなされるようになるため、圧電素子ＰＴＺの一端には、スイッチ素子Ｑ２で形成される抵抗を介して基準電位源ＧＮＤが接続される。また、スイッチ素子Ｑ３がオン状態となり、かつ、スイッチ素子Ｑ４がオフ状態となるため、圧電素子ＰＴＺの他端には、直流電源ＶＤＤ４の正極が接続される。このため、圧電素子ＰＴＺの電圧ＶＰＴＺは、−Ｖ４となる。
【００８７】
なお、上述のように、スイッチ素子Ｑ２のドレイン−ソース間のオン抵抗値は、直流電源ＶＤＤ６の出力電圧に応じて変化する。具体的には、図１０に示したように、スイッチ素子Ｑ２のゲート−ソース間電圧が高くなるに従って、すなわち直流電源ＶＤＤ６の出力電圧が高くなるに従って、スイッチ素子Ｑ２のドレイン−ソース間のオン抵抗値が小さくなる。そして、図９に示すように、直流電源ＶＤＤ６の出力電圧Ｖ６がＶＡの場合には、圧電素子ＰＴＺの電圧ＶＰＴＺにアンダーシュートが発生する。これに対して、直流電源ＶＤＤ６の出力電圧Ｖ６がＶＡより低いＶＢの場合、すなわち直流電源ＶＤＤ６の出力電圧Ｖ６がＶＡの場合よりもスイッチ素子Ｑ２のドレイン−ソース間のオン抵抗値が大きい場合には、圧電素子ＰＴＺの電圧ＶＰＴＺの波形が鈍り、圧電素子ＰＴＺの電圧ＶＰＴＺにおけるアンダーシュートの発生が抑制される。
【００８８】
時刻ｔ３２において、入力端子ＩＮ１に電圧ＶＬを印加するとともに、入力端子ＩＮ２に電圧ＶＨを印加する。すると、スイッチ素子Ｑ５がオフ状態となるとともに、スイッチ素子Ｑ６がオン状態となる。
【００８９】
このため、時刻ｔ３２において、時刻ｔ３１より前の期間と同様に、圧電素子ＰＴＺの電圧ＶＰＴＺは、Ｖ４となる。
【００９０】
なお、直流電源ＶＤＤ６の出力電圧Ｖ６がＶＡの場合には、圧電素子ＰＴＺの電圧ＶＰＴＺにオーバーシュートが発生する。これに対して、直流電源ＶＤＤ６の出力電圧Ｖ６がＶＡより低いＶＢの場合、すなわち直流電源ＶＤＤ６の出力電圧Ｖ６がＶＡの場合よりもスイッチ素子Ｑ４のドレイン−ソース間のオン抵抗値が大きい場合には、圧電素子ＰＴＺの電圧ＶＰＴＺの波形が鈍り、圧電素子ＰＴＺの電圧ＶＰＴＺにおけるオーバーシュートの発生が抑制される。
【００９１】
以降、時刻ｔ３３〜ｔ３４の期間では、時刻ｔ３１〜ｔ３２の期間と同様に、圧電素子ＰＴＺの電圧ＶＰＴＺは、−Ｖ４となる。一方、時刻ｔ３４以降の期間では、時刻ｔ３２〜ｔ３３の期間と同様に、圧電素子ＰＴＺの電圧ＶＰＴＺは、Ｖ４となる。
【００９２】
以上の駆動回路１Ｄによれば、以下の効果を奏することができる。
【００９３】
駆動回路１Ｄでは、直流電源ＶＤＤ６の出力電圧を調節することで、スイッチ素子Ｑ２やスイッチ素子Ｑ４のドレイン−ソース間のオン抵抗値を多様に設定することができ、スイッチ素子Ｑ２やスイッチ素子Ｑ４をいわゆる抵抗とみなすことができる。このため、例えば時刻ｔ３１のように、圧電素子ＰＴＺの一端と基準電位源ＧＮＤとを、スイッチ素子Ｑ２で形成される抵抗を介して接続したり、例えば時刻ｔ３２のように、圧電素子ＰＴＺの他端と基準電位源ＧＮＤとを、スイッチ素子Ｑ４で形成される抵抗を介して接続したりすることができる。以上によれば、圧電素子ＰＴＺの他端を基準とした一端の電圧である電圧ＶＰＴＺについて、変化させる際に発生する場合のあった振動を抑制できる。
【００９４】
また、駆動回路１Ｄでは、直流電源ＶＤＤ４の出力電圧を任意に変更することができる。このため、直流電源ＶＤＤ４の出力電圧を調節することで、圧電素子ＰＴＺの他端を基準とした一端の電圧である電圧ＶＰＴＺについて、変化させる際に発生する場合のあった振動をさらに抑制できる場合がある。
【００９５】
また、駆動回路１Ｄでは、直流電源ＶＤＤ６の出力電圧を任意に変更して、スイッチ素子Ｑ２やスイッチ素子Ｑ４のドレイン−ソース間のオン抵抗値を多様に設定することができる。このため、直流電源ＶＤＤ６の出力電圧を調節することで、圧電素子ＰＴＺの他端を基準とした一端の電圧である電圧ＶＰＴＺについて、波形の鈍りを抑制しつつ、変化させる際に発生する場合のあった振動をさらに抑制できる場合がある。
【００９６】
＜第６実施形態＞
図１１は、本発明の第６実施形態に係る駆動回路１Ｅの回路図である。駆動回路１Ｅは、図８に示した本発明の第５実施形態に係る駆動回路１Ｄとは、ダイオードＤ５、Ｄ６を備える点が異なる。なお、駆動回路１Ｅにおいて、駆動回路１Ｄと同一構成要件については、同一符号を付し、その説明を省略する。
【００９７】
ダイオードＤ５のアノードには、圧電素子ＰＴＺの一端が接続され、ダイオードＤ５のカソードには、スイッチ素子Ｑ５のドレインが接続される。ダイオードＤ６のアノードには、圧電素子ＰＴＺの他端が接続され、ダイオードＤ６のカソードには、スイッチ素子Ｑ６のドレインが接続される。
【００９８】
図１２は、駆動回路１Ｅのタイミングチャートである。駆動回路１Ｅは、駆動回路１Ｄと同様に動作する。ただし、上述のように、駆動回路１Ｅは、駆動回路１Ｄには設けられていないダイオードＤ５、Ｄ６を備える。このため、駆動回路１Ｄと比べて、圧電素子ＰＴＺの電圧ＶＰＴＺについて、波形の鈍りが抑制される。
【００９９】
以上の駆動回路１Ｅによれば、駆動回路１Ｄが奏することのできる上述の効果に加えて、以下の効果を奏することができる。
【０１００】
駆動回路１Ｅでは、圧電素子ＰＴＺの一端にダイオードＤ５のアノードが接続され、スイッチ素子Ｑ５のドレインにダイオードＤ５のカソードが接続される。また、圧電素子ＰＴＺの他端にダイオードＤ６のアノードが接続され、スイッチ素子Ｑ６のドレインにダイオードＤ６のカソードが接続される。このため、スイッチ素子Ｑ２が抵抗として作用する状態では、圧電素子ＰＴＺの一端と基準電位源ＧＮＤとの間にダイオードＤ５が存在し、スイッチ素子Ｑ４が抵抗として作用する状態では、圧電素子ＰＴＺの他端と基準電位源ＧＮＤとの間にダイオードＤ６が存在することとなる。したがって、圧電素子ＰＴＺの他端を基準とした一端の電圧である電圧ＶＰＴＺについて、波形の鈍りをさらに抑制しつつ、変化させる際に発生する場合のあった振動をさらに抑制できる場合がある。
【０１０１】
本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【０１０２】
例えば、上述の第１実施形態では直流電源ＶＤＤ１について、上述の第２実施形態および第３実施形態では直流電源ＶＤＤ２、ＶＤＤ３について、上述の第４実施形態では直流電源ＶＤＤ４について、上述の第５実施形態および第６実施形態では直流電源ＶＤＤ４、ＶＤＤ６について、出力電圧を任意に変更することのできる直流電源で構成した。しかし、これに限らず、例えば、上述の各直流電源について、出力電圧が固定である直流電源で構成してもよい。なお、最適な出力電圧が既知である場合には、上述の出力電圧が固定である直流電源を、既知の最適な出力電圧を出力する直流電源で構成することで、駆動回路１〜１Ｅと同様に、圧電素子ＰＴＺの他端を基準とした一端の電圧である電圧ＶＰＴＺについて、変化させる際に発生する場合のあった振動を抑制できる場合がある。
【０１０３】
また、上述の第１実施形態および第２実施形態では抵抗Ｒ１、Ｒ２について、上述の第３実施形態では抵抗Ｒ３について、抵抗値を任意に変更することのできる抵抗で構成した。しかし、これに限らず、例えば、上述の各抵抗について、抵抗値が固定である抵抗で構成してもよい。なお、最適な抵抗値が既知である場合には、上述の抵抗値が固定である抵抗を、既知の最適な抵抗値の抵抗で構成することで、駆動回路１〜１Ｂと同様に、圧電素子ＰＴＺの他端を基準とした一端の電圧である電圧ＶＰＴＺについて、変化させる際に発生する場合のあった振動を抑制できる場合がある。
【０１０４】
また、上述の第１〜第３実施形態では、スイッチ素子Ｑ１、Ｑ４をオン状態にするとともに、スイッチ素子Ｑ２、Ｑ３をオフ状態にした後に、スイッチ素子Ｑ１、Ｑ４をオフ状態にするとともに、スイッチ素子Ｑ２、Ｑ３をオン状態にすることとした。しかし、これに限らず、例えば、スイッチ素子Ｑ１、Ｑ４をオフ状態にするとともに、スイッチ素子Ｑ２、Ｑ３をオン状態にした後に、スイッチ素子Ｑ１、Ｑ４をオン状態にするとともに、スイッチ素子Ｑ２、Ｑ３をオフ状態にしてもよい。
【符号の説明】
【０１０５】
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１００；駆動回路
Ｄ１〜Ｄ６；ダイオード
ＰＴＺ；圧電素子
Ｑ１〜Ｑ６；スイッチ素子
Ｒ１〜Ｒ９；抵抗
ＶＤＤ１〜ＶＤＤ６、ＶＤＤ１００；直流電源
【図１】
0005612446.tif 000002
【図２】
0005612446.tif 000003
【図３】
0005612446.tif 000004
【図４】
0005612446.tif 000005
【図５】
0005612446.tif 000006
【図６】
0005612446.tif 000007
【図７】
0005612446.tif 000008
【図８】
0005612446.tif 000009
【図９】
0005612446.tif 000010
【図１０】
0005612446.tif 000011
【図１１】
0005612446.tif 000012
【図１２】
0005612446.tif 000013
【図１３】
0005612446.tif 000014
【図１４】
0005612446.tif 000015