(57)【特許請求の範囲】
【請求項１】
互いに交差して延在するデータ線及び走査線と、
前記データ線及び前記走査線に電気的に接続されたトランジスタと、
前記トランジスタに対応して設けられた画素電極と、
前記トランジスタにおける所定領域を覆うように設けられた遮光膜と、
前記遮光膜の上に設けられた少なくとも１つの段差部と、
前記段差部に形成された蓄積容量と、
を備え、
前記遮光膜は、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と前記トランジスタにおけるチャネル領域との間に配置された画素電極側ＬＤＤ領域に沿って前記画素電極側ＬＤＤ領域の第１の側及び第２の側に延在する延在部を有し、前記走査線と電気的に接続された前記トランジスタにおけるゲート電極と同一の層に配置され、前記データ線及び前記走査線に交差する方向から見て前記データ線及び前記走査線の交差する交差領域の内側に少なくとも部分的に配置され、
前記段差部は、前記画素電極側ＬＤＤ領域と前記延在部とで高さが異なるように設けられ、絶縁膜を前記画素電極側ＬＤＤ領域に重なるように局所的に積層することにより形成されることを特徴とする電気光学装置。
【請求項２】
前記段差部は、平坦化処理が施された遮光膜の上の層に設けられることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
請求項１または２に記載の電気光学装置を具備したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置は、基板上に、画素電極、該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用素子としてのＴＦＴ（Thin Film Transistor）を備え、アクティブマトリクス駆動可能に構成される。このような電気光学装置では、高コントラスト化等を目的として、ＴＦＴと画素電極との間に蓄積容量が設けられることが一般的である。
【０００３】
他方で、上述した電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段（ライトバルブ）としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）がリーク電流の増大や誤動作等を生じないよう、リーク電流の発生し易い箇所を重点的に遮光する遮光膜（以下単に“ピンポイント遮光部”と呼ぶ）が設けられる場合がある。
【０００４】
例えば特許文献１は、ＴＦＴのチャネル領域において、ゲート電極として機能する走査線によって遮光する技術を開示している。特許文献２によれば、チャネル領域上に形成された複数の遮光膜と、内面反射光を吸収する層とを設けることによってＴＦＴのチャネル領域に到達する光を低減するとされている。特許文献３は、ＴＦＴの好適な動作の確保及び走査線の狭小化を可能としつつ、ＴＦＴのチャネル領域に入射する入射光を極力低減する技術を開示している。
【０００５】
【特許文献１】特開２００４−４７２２号公報
【特許文献２】特許３７３１４４７号公報
【特許文献３】特開２００３−２６２８８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した技術においては、蓄積容量をピンポイント遮光部において平面的に形成しているため、遮光のために比較的面積が大きくとられたピンポイント遮光部を有効に活用できていない。即ち、平面的に見た場合の面積でしか蓄積容量を形成できていないため、表示領域における開口率を高めるという観点から見ると、配置効率が悪いという技術的問題点がある。
【０００７】
本発明は、例えば上述した問題点に鑑みなされたものであり、例えばアクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、蓄積容量を増加させることで、より高品位な画像表示を可能とする電気光学装置、及び該電気光学装置を備えた電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の一態様の電気光学装置は、互いに交差して延在するデータ線及び走査線と、前記データ線及び前記走査線に電気的に接続されたトランジスタと、前記トランジスタに対応して設けられた画素電極と、前記トランジスタにおける所定領域を覆うように設けられた遮光膜と、前記遮光膜の上に設けられた少なくとも１つの段差部と、前記段差部に形成された蓄積容量と、を備え、前記遮光膜は、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と前記トランジスタにおけるチャネル領域との間に配置された画素電極側ＬＤＤ領域に沿って前記画素電極側ＬＤＤ領域の第１の側及び第２の側に延在する延在部を有し、前記走査線と電気的に接続された前記トランジスタにおけるゲート電極と同一の層に配置され、前記データ線及び前記走査線に交差する方向から見て前記データ線及び前記走査線の交差する交差領域の内側に少なくとも部分的に配置され、  前記段差部は、前記画素電極側ＬＤＤ領域と前記延在部とで高さが異なるように設けられ、絶縁膜を前記画素電極側ＬＤＤ領域に重なるように局所的に積層することにより形成されることを特徴とする。
上記の本発明に係る電気光学装置は、基板と、該基板上で互いに交差して延在するデータ線及び走査線と、前記データ線及び前記走査線に電気的に接続されたトランジスタと、前記トランジスタに対応して設けられた画素電極と、前記トランジスタにおける所定領域を覆うように設けられた遮光膜と、該遮光膜上に設けられた少なくとも１つの段差部と、該段差部に形成された蓄積容量とを備える。
【０００９】
本発明に係る電気光学装置によれば、その動作時に、例えばデータ線から画素電極への画像信号の供給が制御されつつ走査線から走査信号が供給され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが走査線から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して、トランジスタに対応して設けられた画素電極に供給される。画素電極は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。
【００１０】
上述したトランジスタは、例えばチャネル領域、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域を有する半導体層と、チャネル領域に重なるゲート電極と、半導体層及びゲート電極間に配置されたゲート絶縁膜とによって構築されている。尚、トランジスタは、半導体層を上下から二つのゲート電極が挟持する若しくは二つの直列に接続されたチャネル領域に対して二つのゲート電極が夫々存在するダブルゲート型の薄膜トランジスタが構築されてもよい。更に、三つ以上のゲート電極があってもよい。
【００１１】
ここで本発明では特に、遮光膜が上述したトランジスタにおける所定領域を覆うように設けられている。尚、ここでの「所定領域」とは、遮光膜を設けることによって遮光能力が高められる領域であり、典型的にはＬＤＤ（Lightly Doped Drain）領域等の比較的光リーク電流が発生し易い領域である。遮光膜は、例えば平面的に見て所定領域に重なるように配置される。また、所定領域に重ならないように配置されて、斜めから入射しようとする光を遮光するようにしてもよい。即ち、「所定領域を覆うように」とは、所定領域に入射しようとする光を遮光するように配置されることを意味している。このように配置されることで、遮光膜は、基板上で平面的に見て、所定領域に対応する面積を有することとなる。
【００１２】
上述した遮光膜上（即ち、遮光膜の表面或いは遮光膜の上層側に配置された層の表面）には、少なくとも１つの段差部が設けられている。この段差部は、凸部であってもよいし、凹部であってもよい。また、ここでの「段差部」は、凸部及び凹部の全体を指すものとする。即ち、段差部は、基板に対して垂直又は斜めに形成された側壁に加えて、基板に対して平行な面を有していてもよい。言い換えれば、段差部として、階段状部分における角度の異なる連続した二以上の面を有していてもよい。尚、段差部は、遮光膜の下地となる表面の凹凸に起因するものでもよく、例えば凹凸の下地面上に膜厚が均一な遮光膜が形成されることで段差部が設けられてもよい。或いは、これに代えて又は加えて、段差部は、遮光膜自体の膜厚の変化に起因するものでもよく、例えば平坦な下地面上に膜厚が変化する遮光膜が形成されることで段差部が設けられてもよい。
【００１３】
本発明では上述したように、遮光性能を効果的に発揮させるため、遮光膜が、基板上で平面的に見て、比較的大きな面積を有するように形成されている。このため、上述したような段差部を、遮光膜の上に容易に、且つより多く形成することが可能となる。
【００１４】
本発明では更に、上述した段差部に蓄積容量が形成されている。蓄積容量は、例えば上部電極、下部電極、及び上部電極と下部電極との間に形成された容量絶縁膜からなる。ここで特に、蓄積容量は段差部に形成されているため、少なくとも高さが相異なる二つの部分を有することとなる。即ち、蓄積容量は、典型的には、基板に平行に積層された３層構造部分と、基板に対して斜め又は急傾斜に若しくは垂直に切り立つように積層された３層構造部分とを一体的に有することになる。
【００１５】
このように蓄積容量が形成されることにより、蓄積容量の容量面積は、例えば平坦な面に形成される場合と比較して大きくなる。即ち、段差部における側壁に形成される分、容量面積が増大する。また、段差部を利用して三次元的に蓄積容量を形成することで、基板に対して平面的に見た場合の面積は増加させずに、容量を増大させることが可能となる。これは、例えば装置の小型化や開口率の向上のために、蓄積容量を配置することができる面積が小さくなってしまう場合等に、極めて有効である。
【００１６】
尚、上述したような効果は、典型的には段差部の数が多ければ多い程、顕著に発揮されるが、例えば製造工程の高度複雑化を防止するという観点から、段差部を１つしか設けない場合であっても、十分に発揮され得る。
【００１７】
以上説明したように、本発明に係る電気光学装置によれば、比較的面積の大きくとられた遮光膜を利用することで、蓄積容量を効果的に配置し、容量を増大させることが可能である。従って、高品質な画像を表示することが可能となる。
【００１８】
本発明の電気光学装置の一態様では、前記トランジスタにおける所定領域は、該トランジスタのチャネル領域及び前記画素電極に電気的に接続された画素電極側ソースドレイン領域間に配置された、画素電極側ＬＤＤ領域である。
【００１９】
この態様によれば、トランジスタはチャネル領域と、画素電極に電気的に接続された画素電極側ソースドレイン領域と、チャネル領域及び画素電極側ソースドレイン領域間に配置された画素電極側ＬＤＤ領域とを含んでなる。即ち、トランジスタはＬＤＤ構造を有する。
【００２０】
ここで本態様では特に、遮光膜は、上述した画素電極側ＬＤＤ領域を所定領域として遮光する。画素電極側ＬＤＤ領域は、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域であり、比較的、光リーク電流が発生し易いとされている。仮に、画素電極側ＬＤＤ領域に光リーク電流が発生すると、ＬＤＤ構造を有するトランジスタの特性上、トランジスタがオフとされている際に、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れる電流（即ち、オフ電流）が増加する。
【００２１】
しかるに本態様では特に、画素電極側ＬＤＤ領域に入射する光を、遮光膜によって効果的に遮光することができる。従って、上述したような、オフ電流の増加を効果的に防止することができ、高品質な画像を表示することが可能となる。
【００２２】
また、遮光膜は画素電極側ＬＤＤ領域に対応した面積をもつことになるため、上述したような段差部を、より容易且つ複数形成することが可能となる。従って、蓄積容量を効果的に増大させることができ、より高品質な画像を表示することができる。
【００２３】
本発明の電気光学装置の他の態様では、前記遮光膜は、前記走査線と電気的に接続された、前記トランジスタにおけるゲート電極と同一層に形成される。
【００２４】
この態様によれば、トランジスタはゲート電極を含んで構成されている。ゲート電極は、走査線と電気的に接続、又は一体的に形成されており、トランジスタに走査信号を供給する。
【００２５】
本態様では特に、遮光膜及び上述したゲート電極が同一層に形成されている。尚、ここでの「同一層」とは、同一の成膜工程によって形成される層を意味しており、例えば層の厚さ等は互いに異なっていてもよい。遮光膜及びゲート電極を同一層に形成することで、遮光膜を形成するために、製造工程における工程数が増加してしまうことを防止することができる。即ち、製造工程の高度複雑化及び長期化を防止することが可能である。
【００２６】
上述した遮光膜及びゲート電極が同一層に形成される態様では、前記遮光膜は、前記ゲート電極と一体的に形成されるように構成してもよい。
【００２７】
このように構成すれば、遮光膜及びゲート電極が一体的に形成される。ここで、ゲート電極は、典型的には、トランジスタにおける半導体層に対向するように形成される。このため、遮光膜及びゲート電極を一体的に形成することで、遮光膜を半導体層に対してより近い位置に配置できる。よって、遮光膜により、半導体層に入射しようとする光を効果的に遮光することが可能となる。従って、より効果的に光リークの電流の発生を防止することができ、高品質な画像を表示することが可能となる。
【００２８】
本発明の電気光学装置の他の態様では、前記遮光膜は、前記基板上で平面的に見て、前記データ線及び前記走査線の交差する交差領域内に少なくとも部分的に配置されている。
【００２９】
この態様によれば、遮光膜は、基板上で平面的に見て、走査線及びデータ線の交差する交差領域内に少なくとも部分的に配置されている。このため、遮光膜によって遮光される所定領域は、遮光膜に加えて、交差領域によって遮光されることになる。交差領域は、走査線及びデータ線が交差することによって遮光性能が高められている。よって、所定領域に入射しようとする光を、より効果的に遮光することが可能となる。従って、より効果的に光リークの電流の発生を防止することができ、高品質な画像を表示することが可能となる。
【００３０】
本発明の電気光学装置の他の態様では、前記段差部は、絶縁膜を局所的に積層することで形成される。
【００３１】
この態様によれば、段差部が、絶縁膜を局所的に積層することで形成される。尚、「局所的に積層」とは、島状の絶縁膜を形成する場合及び穴が掘られた絶縁膜を形成する場合の両者を含む意味である。また、絶縁膜が単一層であるか多層であるかを問わない。絶縁膜は、例えば積層された後に、エッチング等によってパターニングされることで段差部を形成する。このように段差部を形成することで、より容易に段差部の形成が行える。従って、製造工程の高度複雑化及び長期化を防止することが可能である。
【００３２】
本発明の電気光学装置の他の態様では、前記段差部は、平坦化処理が施された遮光膜の上層に設けられる。
【００３３】
この態様によれば、先ず遮光膜に平坦化処理が施される。平坦化処理は、例えばＣＭＰ（化学的機械研磨）等によって、遮光膜自体が成形されることで行われもよいし、遮光膜の上層に平坦化用の絶縁膜等を積層することで行われてもよい。
【００３４】
仮に、このような平坦化処理を行わないとすると、遮光膜の表面は、遮光膜より下層側に配置された配線や電極等の存在等によって生ずる凹凸が存在したままとなる。よって、段差部はこのような凹凸の上に形成されることになる。
【００３５】
しかるに本態様では上述したような凹凸が平坦化されるため、段差部は平坦化した面上に形成される。よって、段差部の高さにバラツキが生じることを防止し、所望の高さの段差部を形成することが可能である。従って、安定的に容量を増大させることが可能となる。
【００３６】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。
【００３７】
本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。
【００３８】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００３９】
以下では、本発明の各実施形態について図を参照しつつ説明する。以下の実施形態では、それぞれ、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００４０】
＜第一実施形態＞
先ず、第一実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の概略的な平面図であり、図２は、図１のＨ−Ｈ’断面図である。
【００４１】
図１及び図２において、本実施形態に係る液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とから構成されている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板２０も例えばＴＦＴアレイ基板１０と同様の材料からなる透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４２】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００４３】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００４４】
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１及びサンプリング回路７、走査線駆動回路１０４、外部回路接続端子１０２がそれぞれ形成される。
【００４５】
ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。また、ＴＦＴアレイ基板１０上の周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置される。
【００４６】
走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００４７】
また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられる。
【００４８】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜１６が形成されている。尚、本実施形態では、画素スイッチング素子はＴＦＴのほか、各種トランジスタ或いはＴＦＤ等により構成されてもよい。
【００４９】
他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。
【００５０】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。
【００５１】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
【００５２】
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【００５３】
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及び本発明に係る「トランジスタ」の一例としてのＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００５４】
ＴＦＴ３０のゲートに走査線１１ａが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００５５】
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００５６】
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。蓄積容量７０は、画像信号の供給に応じて各画素電極９ａの電位を一時的に保持する保持容量として機能する容量素子である。尚、この蓄積容量７０については以下で詳述する。
【００５７】
次に、本実施形態に係る液晶装置の蓄積容量について、図４から図７を参照して説明する。ここに図４は、第１実施形態に係る液晶装置の蓄積容量の構成を示す平面図である。また図５は、図４のＡ−Ａ’線断面図であり、図６は、図４のＣ−Ｃ’線断面図である。図６は、第１実施形態に係る液晶装置の変形例を示す平面図である。
【００５８】
尚、図４から図７では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述の該当する各図について同様である。図４から図７では、図１又は図２を参照して説明した構成中、ＴＦＴアレイ基板側の構成のみについて説明するが、説明の便宜上、これらの図では画素電極９ａより上側に位置する部分の図示を省略している。また、以下では蓄積容量７０の構成について、ＴＦＴ３０の構成と共に詳細に説明するものとし、その他の構成については適宜説明を省略する。
【００５９】
図４において、ＴＦＴアレイ基板１０上には、データ線６ａ及び走査線１１ａが互いに交差するように設けられている。走査線１１ａは、図４中Ｘ方向に沿って延びており、データ線６ａは、図４中Ｙ方向に沿って延びている。走査線１１ａ及びデータ線６ａが互いに交差する個所の各々には、画素スイッチング用のＴＦＴ３０が設けられている。
【００６０】
上述した走査線１１ａ、データ線６ａ及びＴＦＴ３０、並びに後述する蓄積容量７０及び下側遮光膜１１０は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａ（図３参照）に対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域内に配置されている。即ち、これらの走査線１１ａ、データ線６ａ、ＴＦＴ３０、蓄積容量７０及び下側遮光膜１１０は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。
【００６１】
非開口領域は、例えば、ＴＦＴアレイ基板１０側のデータ線６ａや走査線１１ａ、或いは蓄積容量７０を構成する導電膜の少なくとも一部が遮光性を有する遮光膜により規定され、このような遮光膜により各画素に入射される光を遮光可能な領域として、ＴＦＴアレイ基板１０側において規定される。より具体的には、非開口領域は、Ｙ方向に沿う第１領域９９ｂａ及びＸ方向に沿う第２領域９９ｂｂを含む。また、好ましくは、図２を参照して説明したように、対向基板２０側において形成された遮光膜２３によっても、ＴＦＴアレイ基板１０側の遮光膜と共に非開口領域が規定される。
【００６２】
以下では、図５に示されている画素部の構成要素を、下層側から順に説明する。
【００６３】
図５において、下側遮光膜１１０は、ＴＦＴアレイ基板１０上に配置され、例えばタングステン（Ｗ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等の高融点金属材料等の遮光性の導電材料からなる。また下側遮光膜１１０は、図４に示すように、例えば走査線１１ａの延在方向（即ち、Ｘ方向）に沿って形成されている、即ち、各走査線１１ａに対応して画像表示領域１０ａにストライプ状に形成されている。このような下側遮光膜１１０によれば、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちＴＦＴ３０に進行する光を遮光することができる。更に、下側遮光膜１１０は、走査線１１ａとコンタクトホール等によって電気的に接続されることにより、冗長的に走査線１１ａとして機能させることも可能である。
【００６４】
下地絶縁膜１２は、例えばシリコン酸化膜等からなる。下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００６５】
図４において、ＴＦＴ３０は、半導体層１ａ、ゲート電極３ａを含んで構成されている。
【００６６】
半導体層１ａは、例えばポリシリコンからなり、図４中Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。
【００６７】
データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。即ち、データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃは夫々、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【００６８】
走査線１１ａは、半導体層１ａよりも上層側に、例えばシリコン酸化膜等からなる絶縁膜２０２を介して配置される。走査線１１ａは、例えば導電性ポリシリコンからなり、Ｘ方向に延在するように形成される。走査線１１ａには、その一部として遮光性を有するゲート電極３ａが形成されている。
【００６９】
図６において、ゲート電極３ａは、ゲート絶縁膜２を介して、平面的に見てチャネル領域１ａ’に重なるように設けられている。更に、ゲート電極３ａは、チャネル領域１ａ’に加えて、データ線側ＬＤＤ領域１ｂ及びデータ線側ソースドレイン領域１ｄ、並びに画素電極側ＬＤＤ領域１ｃ及び画素電極側ソースドレイン領域１ｅに重なるように設けられてもよい。
【００７０】
また、本実施形態では特に、ゲート電極３ａは遮光性を有している。即ち、ゲート電極３ａは、本発明の「遮光膜」の一例である。ゲート電極３ａは、例えば画素電極側ＬＤＤ領域１ｃに対して上層側から入射しようとする光を遮光する。このため、ゲート電極３ａは、ゲート本来の機能を果たすことを条件として、例えば反射率が高い又は光吸収率が高いなど、遮光性に優れた不透明のポリシリコン膜、金属膜、金属シリサイド膜等の単一層又は多層から構成されているのが好ましい。但し、ゲート電極３ａの材料に若干なりとも遮光能力（即ち、光反射能力又は光吸収能力）が備わっていれば、上述の如き独自の形状及び配置を有する限りにおいて、画素電極側ＬＤＤ領域１ｃに対して入射しようとする光を遮光する機能は相応に得られる。
【００７１】
図４に戻り、画素電極側ＬＤＤ領域１ｃは、非開口領域において第１領域９９ｂａ及び第２領域９９ｂｂが互いに交差する交差領域９９ｃｒに配置されている。交差領域９９ｃｒにおいては、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光のうち、図４において矢印Ｐｙで示す進行方向に沿って進行する光は第１領域９９ｂａによって遮光することが可能であり、図４において矢印Ｐｘで示す進行方向に沿って進行する光は第２領域９９ｂｂによって遮光することが可能である。尚、図４において、矢印Ｐｙは、Ｙ方向に沿って進行する成分を有する光の進行方向の一例を示し、矢印Ｐｘは、Ｘ方向に沿って進行する成分を有する光の進行方向の一例を示したものである。
【００７２】
以上説明したように、本実施形態では、ゲート電極３ａに加えて、交差領域９９ｃｒを利用することで、ピンポイント遮光領域５００として、画素電極側ＬＤＤ領域１ｃに対して進行する光を効果的に遮光している。ここに「ピンポイント遮光領域」とは、リーク電流の発生し易い箇所を重点的に遮光する遮光領域を意味し、前述のピンポイント遮光部と同義である。尚、ピンポイント遮光領域５００では、遮光性能をより高めるために、比較的面積が大きくとられている。即ち、図４に示すように、走査線１１ａの幅が局所的に大きくされることで、より効果的な遮光を可能としている。
【００７３】
ここに、その詳細については後述するが、特に画素電極側ＬＤＤ領域１ｃに光が照射された場合には、データ線側ＬＤＤ領域１ｂに光が照射された場合と比較して、ＴＦＴ３０における光リーク電流が生じやすいと本願発明者は推察している。本実施形態では、半導体層１ａに形成される各種領域のうち画素電極側ＬＤＤ領域１ｃに対する遮光性をいわばピンポイントで高めることができる。従って、各画素のＴＦＴ３０の光リーク電流を効果的に低減できる。
【００７４】
また、本実施形態では、画素電極側ＬＤＤ領域１ｃに対して交差領域９９ｃｒとは別に遮光領域を設けなくても、ピンポイントで画素電極側ＬＤＤ領域１ｃに対する遮光性を高めることができる。よって、このようなピンポイントに遮光性を高めるための領域を設けることで、各画素の非開口領域９９ｂの配置面積が広くなり、開口領域９９ａがより小さくなるのを防止することが可能となる。その結果、各画素を微細化しても、ピンポイントに遮光性を向上させ且つ開口率もより向上させることができる。
【００７５】
図５において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも上層側では、層間絶縁膜４１が形成されることで層の表面が平坦化されている。尚、平坦化処理は、例えばＣＭＰ等によって施されるが、このような平坦化処理が施されない場合であっても、後述する容量増大の効果は得られる。逆に言えば、平坦化処理を施さないことにより残存する凹凸部を利用して、後述する段差部を形成してもよい。
【００７６】
平坦化された層間絶縁膜４１の上層には、段差形成用膜２００が形成されている。段差形成用膜２００は、例えば非開口領域全面を覆うように形成された後に、エッチング等によりパターニングされて、段差部を形成する。段差部は、典型的には後述する蓄積容量７０が形成される位置に形成されるが、ここでは特に、面積が大きくとられたピンポイント遮光領域５００を利用して、画素電極側ＬＤＤ領域１ｃに重なるような位置に形成されている。即ち、ピンポイント遮光領域５００が存在することによって、上述したような段差部を形成することが可能となっている。
【００７７】
段差形成用膜２００の上層には、形成された段差部に跨るように、蓄積容量７０が形成されている。蓄積容量７０は、下部電極７１と上部電極３００が容量絶縁膜７５を介して対向配置されることにより形成されている。また、上部電極３００及び容量絶縁膜７５間にはスペーサ絶縁膜２１０が形成されている。スペーサ絶縁膜２１０は、上部電極３００をエッチング等によってパターニングする際に、下部電極７１が傷ついてしまうのを防止する。
【００７８】
上部電極３００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続される。これにより、上部電極３００は、固定電位に維持され、固定電位側容量電極として機能し得る。上部電極３００は、例えばＡｌ（アルミニウム）、Ａｇ（銀）等の金属又は合金を含んだ非透明な金属膜から形成されており、ＴＦＴ３０を遮光する上側遮光膜（内蔵遮光膜）としても機能する。尚、上部電極３００は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。
【００７９】
下部電極７１は、ＴＦＴ３０の画素電極側ソースドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極である。より具体的には、下部電極７１は、コンタクトホール８３（図４参照）を介して画素電極側ソースドレイン領域１ｅと電気的に接続されると共に、コンタクトホール８４（図４参照）を介して中継層に電気的に接続されている。尚、ここでは省略して図示しているが、中継層は、例えばコンタクトホールを介して画素電極９ａに電気的に接続される。即ち、下部電極７１は、中継層と共に画素電極側ソースドレイン領域１ｅ及び画素電極９ａ間の電気的な接続を中継する。下部電極７１は、例えば導電性のポリシリコン、或いは例えばＡｌ（アルミニウム）等の金属又は合金を含んだ非透明な金属膜から形成されている。
【００８０】
ここに、下部電極７１は、好ましくは画素電位側容量電極としての機能の他、上側遮光膜としての上部電極３００とＴＦＴ３０との間に配置される、光吸収層或いは遮光膜としての機能も有する。従って、交差領域９９ｃｒにおいて、画素電極側ＬＤＤ領域１ｃに対してそれよりも上層側から入射する光について、上部電極３００及び下部電極７１の各々によっても、遮光することが可能である。
【００８１】
誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
【００８２】
ここで特に、蓄積容量７０は段差部に形成されているため、少なくとも高さが相異なる二つの部分を有することとなる。このため、蓄積容量７０の容量面積は、例えば平坦な面に形成される場合と比較して大きくなる。即ち、段差部における側壁にも蓄積容量７０が形成される分、容量面積が増大する。また、段差部を利用して三次元的に蓄積容量７０を形成することで、基板１０に対して平面的に見た場合の面積は増加させずに、容量を増大させることが可能となる。これは、例えば装置の小型化や開口率の向上のために、蓄積容量を配置することができる面積が小さくなってしまう場合等に、極めて有効である。このように、ピンポイント遮光領域５００の面積を利用して段差部を形成しておくことで、効果的に蓄積容量７０の容量増大を実現することが可能である。
【００８３】
図７において、ピンポイント遮光領域５００に形成される段差部は、複数形成されてもよい。例えば、図７に示すように、４つの段差部が形成されることにより、図４に示すような場合と比較して、より効果的に容量を増大させることが可能である。即ち、本実施形態のように、面積が大きくとられたピンポイント領域５００が備えられている場合には、段差部をより多く形成して、より効果的に容量を増大させることが可能である。
【００８４】
図５に戻り、蓄積容量７０の上層には、層間絶縁膜４２を介して、データ線６ａが形成されている。データ線６ａは、半導体層１ａのデータ線側ソースドレイン領域１ｄに、絶縁膜２０２、層間絶縁膜４１、容量絶縁膜７５及び層間絶縁膜４２を貫通するコンタクトホール８１（図４参照）を介して電気的に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する機能も有している。
【００８５】
画素電極９ａは、データ線６ａよりも層間絶縁膜４３を介して上層側に形成されている。画素電極９ａは、下部電極７１を介して半導体層１ａの画素電極側ソースドレイン領域１ｅに電気的に接続されている。
【００８６】
以上に説明した画素部の構成は、各画素部に共通である。画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されている。
【００８７】
ここで、上述したＴＦＴ３０の動作時に、画素電極側ＬＤＤ領域１ｃにおいて、データ線側ＬＤＤ領域１ｂに比べて光リーク電流が相対的に発生しやすい理由について、図８から図１３を参照して、詳細に説明する。
【００８８】
先ず、テスト用のＴＦＴに光を照射した場合における、ドレイン電流の大きさを測定した測定結果について、図８を参照して説明する。ここに図８は、テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【００８９】
図８において、データＥ１は、テスト用の単体のＴＦＴ、即ちＴＥＧ（Test Element Group）に対して、光スポット（約２．４ｕｍの可視光レーザ）をドレイン領域側からソース領域側へ順に走査しつつ照射した場合におけるドレイン電流の大きさを測定した結果を示している。ＴＥＧは、チャネル領域、ソース領域及びドレイン領域に加え、チャネル領域とソース領域との接合部に形成されたソース側接合領域、及びチャネル領域とドレイン領域との接合部に形成されたドレイン側接合領域を有している。
【００９０】
尚、図８の横軸は、光スポットが照射された光照射位置を示しており、チャネル領域とドレイン側接合領域との境界及びチャネル領域とソース側接合領域との境界、更にチャネル領域をゼロとしている。図８の縦軸は、ドレイン電流の大きさ（但し、所定の値で規格化された相対値）を示しており、ドレイン電流がドレイン領域からソース領域へ向かって流れている場合には、正の値（即ち、プラスの値）を示し、ドレイン電流がソース領域からドレイン領域へ向かって流れている場合には、負の値（即ち、マイナスの値）を示す。
【００９１】
図８において、データＥ１は、いずれの光照射位置でもプラスの値を示している。即ち、ドレイン電流が、ドレイン領域からソース領域へ向かって流れていることを示している。また、データＥ１は、ドレイン側接合領域内において、ソース側接合領域内におけるよりも大きな値を示している。即ち、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなることを示している。つまり、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなることを示している。尚、ドレイン電流は、暗電流（或いはサブスレッショルドリーク、即ち、光を照射しない状態でも、ＴＥＧのオフ状態においてソース領域及びドレイン領域間に流れる漏れ電流）と光リーク電流（或いは光励起電流、即ち、光が照射されることによる電子の励起に起因して生じる電流、）とから構成されている。
【００９２】
次に、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図９及び図１０を参照して説明する。ここに図９は、ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。図１０は、ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。尚、図９及び図１０では、上述したＴＦＴ３０が電気的に接続された画素電極９ａにおける中間階調の表示を想定して、ソース電位（即ち、ソース領域の電位）を４．５Ｖ、ゲート電位（即ち、チャネル領域の電位）を０Ｖ、ドレイン電位（即ち、ドレイン領域の電位）を９．５Ｖとしている。図９及び図１０の横軸は、ＴＥＧを構成する半導体層における各領域を示している。図９及び図１０の縦軸は、電子のポテンシャル（フェルミレベル）を示している。電子は負の電荷を有するため、各領域における電位が高いほど、電子のポテンシャルは低くなり、各領域における電位が低いほど、電子のポテンシャルは高くなる。
【００９３】
図９は、チャネル領域及びドレイン領域間に形成されたドレイン側接合領域に光スポットが照射され、ドレイン側接合領域において光励起が生じる場合におけるキャリアの振舞いを示している。
【００９４】
図９において、光リーク電流は、２つの電流成分からなると推定できる。
【００９５】
即ち、第１の電流成分として、光励起によって生じた電子の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ドレイン側接合領域からポテンシャルのより低いドレイン領域へ移動することにより生じる電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。
【００９６】
第２の電流成分として、光励起によって生じたホール（即ち、正孔、図中、「ｈ」参照）の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じたホールが、ドレイン側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動することによって発生するバイポーラ効果に起因する電流成分である。つまり、チャネル領域へ移動したホールの正電荷によって、チャネル領域のポテンシャル(即ち、いわゆるベースポテンシャル)がポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）である。よって、ドレイン側接合領域において光励起が生じる場合において、第１及び第２の電流成分はいずれもドレイン電流（言い換えれば、コレクタ電流）を増大させる方向（即ち、ドレイン領域からソース領域へ流れる方向）に発生する。
【００９７】
図１０は、チャネル領域及びソース領域間に形成されたソース側接合領域に光スポットが照射され、ソース側接合領域において光励起が生じる場合にキャリアの振舞いを示している。
【００９８】
図１０において、光リーク電流は、図９を参照して上述したドレイン側接合領域において光励起が生じる場合とは異なり、ホールがソース側接合領域からポテンシャルのより低い（即ち、電子のポテンシャルとしてはより高い）チャネル領域へ移動するバイポーラ効果に起因した第２の電流成分が支配的であると推定できる。即ち、ソース側接合領域における光励起によって生じた電子（図中、「ｅ」参照）が、ソース側接合領域からポテンシャルのより低いソース領域へ移動することにより生じる第１の電流成分（この電流成分は、ソース領域からドレイン領域へ流れる）は、バイポーラ効果に起因した第２の電流成分（この電流成分は、ドレイン領域からソース領域へ流れる）よりも少ないと推定できる。
【００９９】
図１０において、バイポーラ効果に起因した第２の電流成分（即ち、チャネル領域へ移動したホールの正電荷によって、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ３へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分）は、ドレイン領域からソース領域へと流れる。一方、上述した第１の電流成分は、ソース領域からドレイン領域へと流れる。即ち、第１の電流成分と第２の電流成分とは互いに反対方向に流れる。ここで、再び図８において、ソース側接合領域に光スポットを照射した場合には、ドレイン電流（データＥ１参照）は正の値を示している。即ち、この場合には、ドレイン電流はドレイン領域からソース領域へ向かって流れている。よって、第１の電流成分は、暗電流や第２の電流成分であるバイポーラ効果による電流成分を抑制するのみで、ドレイン電流の流れをソース領域からドレイン領域へ向かわせる程度までは大きくないといえる。
【０１００】
更に、チャネル領域及びソース領域間の電位差は、チャネル領域及びドレイン領域間の電位差よりも小さいため、ソース領域側の空乏化領域（即ち、ソース側接合領域）は、ドレイン領域側の空乏化領域（即ち、ドレイン側接合領域）よりも狭い。このため、ソース側接合領域に光スポットを照射した場合には、ドレイン側接合領域に光スポットを照射した場合と比較して、光励起の絶対量が少ない。
【０１０１】
以上、図９及び図１０を参照して説明したように、ドレイン側接合領域において光励起が生じる場合、第１及び第２の電流成分はいずれもドレイン電流を増大させる方向に発生する。一方、ソース側接合領域において光励起が生じる場合、第１の電流成分が第２の電流成分を抑制する。よって、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなる（即ち、光リーク電流が大きくなる）。
【０１０２】
次に、画素電極側ソースドレイン領域がドレイン電位とされると共に画素電極側接合領域内に光スポットが照射された場合の方が、データ線側ソースドレイン領域がドレイン電位とされると共にデータ線側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図１１及び図１２を参照して説明する。ここに図１１は、データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。図１２は、画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【０１０３】
以下では、画素スイッチング用のＴＦＴを含む画素部に電荷が保持され、光励起が生じた場合を考える。上述したようなＴＥＧを想定した場合と異なる点は、画素スイッチング用のＴＦＴの画素電極側は、フローティング状態になり得る点である。画素スイッチング用のＴＦＴの画素電極側には、蓄積容量７０の如き保持容量が接続される場合もあり、容量値が十分に大きければ、上述したＴＥＧを用いた場合と同様に固定電極に近い状態となるが、容量が十分に大きくなければ、フローティング状態或いはこれに近い状態になる。尚、ここでは、容量値は十分には大きくないものと仮定する。
【０１０４】
図１１及び図１２において、液晶装置では、いわゆる焼き付きを防止するために交流駆動が採用される。ここでは、中間階調の表示を想定して、画素電極に、７Ｖを基準電位として、４．５Ｖのマイナスフィールドの電荷と９．５Ｖのプラスフィールドの電荷とが交互に保持される場合を想定する。このため画素スイッチング用のＴＦＴのソース及びドレインは、画素電極側ソースドレイン領域とデータ線側ソースドレイン領域との間で、固定ではなく変化する。即ち、図１１に示すように、画素電極にマイナスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも低くなる場合）には、画素電極側ソースドレイン領域は、ソースとなるのに対し、図１２に示すように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも高くなる場合）には、画素電極側ソースドレイン領域は、ドレインとなる。
【０１０５】
図１１において、画素電極にマイナスフィールドの電荷が保持される場合には、画素電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、データ線側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースである画素電極側ソースドレイン領域からドレインであるデータ線側ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域から電子が抜き取られることになり、エミッタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｓ１からポテンシャルＬｓ２へと低下する（電位は、上昇する）。即ち、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベースポテンシャルが低下すると共にエミッタとしての画素電極側ソースドレイン領域のポテンシャルも低下する。言い換えれば、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベース電位の上昇に伴ってエミッタ電位も上昇する。このため、ドレイン電流（即ち、コレクタ電流）が、抑制されることになる。
【０１０６】
一方、図１２において、画素電極にプラスフィールドの電荷が保持される場合には、データ電極側ソースドレイン領域が、ソース（或いはエミッタ）となり、画素電極側ソースドレイン領域が、ドレイン（或いはコレクタ）となる。ドレイン側接合領域である画素電極側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第１の電流成分とバイポーラ効果に起因する第２の電流成分が発生する。ここで、ソースとなるデータ線側ソースドレイン領域は、データ線と接続されているため、画素電極とは異なりフローティング状態ではなく、電位に変化は生じない。バイポーラ効果に起因する第２の電流成分が生じると（即ち、ベースポテンシャルがポテンシャルＬｃ１からポテンシャルＬｃ２へと引き下げられ、ソースであるデータ線側ソースドレイン領域からドレインである画素電極ソースドレイン領域へ電子が移動すると）、フローティング状態である画素電極側ソースドレイン領域へ電子が流れ込むことになり、コレクタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルＬｄ１からポテンシャルＬｄ２へと上昇する（電位は、低下する）。しかし、コレクタとしての画素電極側ソースドレイン領域のポテンシャルの上昇は、上述したソースとしての画素電極側ソースドレイン領域のポテンシャルの低下とは異なり、ドレイン電流を抑制する働きは殆どない。ドレイン電流（即ち、コレクタ電流）は、エミッタ電位に対するベース電位の大きさよって殆ど決まるため、コレクタ電位が低下してもドレイン電流を抑制する働きは殆ど生じない、言い換えれば、バイポーラトランジスタの飽和領域に入った状態である。
【０１０７】
以上、図１１及び図１２を参照して説明したように、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は殆ど抑制されないのに対し、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ側ソースドレイン領域が、ドレインとなる場合）には、バイポーラ効果に起因した第２の電流成分は、フローティング状態である画素電極側ソースドレイン領域の電位の上昇に起因して抑制される。つまり、画素電極側ソースドレイン領域がドレインとなる場合の方が、データ側ソースドレイン領域がドレインとなる場合よりも、光リーク電流に起因してドレイン電流が増加する。
【０１０８】
ここで、図１３は、画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【０１０９】
図１３において、データＥ２は、画素電極にプラスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ１とされる場合）における画素電極電位の変動Δ１は、画素電極にマイナスフィールドの電荷が保持される場合（画素電極電位が電位Ｖ２とされる場合）における画素電極電位の変動Δ２よりも大きいことを示している。即ち、画素電極において、プラスフィールドの電荷は、マイナスフィールドの電荷よりも保持されにくい（つまり、光リークが発生しやすい）ことを示している。これは、画素電極にプラスフィールドの電荷が保持される場合（即ち、画素電極側ソースドレイン領域が、ドレインとなる場合）の方が、画素電極にマイナスフィールドの電荷が保持される場合（即ち、データ線側ソースドレイン領域が、ドレインとなる場合）よりも光リーク電流が生じやすいという上述したメカニズムと一致している。
【０１１０】
以上、図８から図１３を参照して詳細に説明したように、画素スイッチング用のＴＦＴにおけるドレイン側接合領域において光励起が生じる場合にドレイン電流が増加しやすい。更に、画素電極側ソースドレイン領域がドレインとなる場合においてドレイン電流が増加しやすい（逆に言えば、データ線側ソースドレイン領域がドレインとなる場合には、バイポーラ効果に起因した電流成分が抑制されている）。
【０１１１】
上述したような理由から、本実施形態では、画素電極側ＬＤＤ領域１ｃに対してピンポイント遮光領域５００（図４参照）が設けられる。よって、ピンポイント領域５００の面積を利用して、より多くの段差部を形成することが可能となる。従って、より効果的に容量を増大させることが可能である。容量を増大させることで、蓄積容量７０によれば、画素電極９ａにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。即ち、本実施形態に係る液晶装置によれば、より高品質な画像を表示することが可能である。
【０１１２】
＜第２実施形態＞
次に、第２実施形態に係る液晶装置について、図１４及び図１５を参照して説明する。ここに図１４は、第２実施形態に係る液晶装置の蓄積容量の構成を示す平面図であり、図１５は、図１４のＢ−Ｂ’線断面図である。尚、第２実施形態では、上述した第１実施形態と比較して、ＴＦＴ３０が横型のトランジスタである点で大きく異なっており、他の構成については概ね同様である。よって以下では、第１実施形態と異なる部分について詳細に説明し、重複する部分については適宜説明を省略するものとする。
【０１１３】
図１４において、第２実施形態に係る液晶装置では、ＴＦＴ３０が横型のトランジスタによって構成されている。即ち、半導体層１ａが、図中のＸ方向に延在するように形成されている。また、中継層９３が信号線６ａと同層に形成されており、半導体層１ａがコンタクトホール８３を介して中継層９３と電気的に接続され、コンタクトホール８５を介して下部電極７１と電気的に接続されている。
【０１１４】
図１５において、走査線１１ａは、ＴＦＴアレイ基板１０上に形成されており、上述した第１実施形態における下側遮光膜１１０としても機能している。ゲート電極３ａは、走査線１１ａより上層に、下地絶縁膜１２及び絶縁膜２０２を介して形成される。即ち、ゲート電極３ａは、走査線１１ａと別層に形成される。このため、半導体層１ａの両脇にコンタクトホール８１０を形成することで、走査線１１ａ及びゲート電極３ａを電気的に接続している。尚、このようなコンタクトホール８１０を形成するためにも、ゲート電極３ａの面積は比較的大きなものとなる。即ち、ピンポイント遮光領域５００の面積は大きくとられることになる。従って、上述した第１実施形態のように、段差部をより多く形成することが可能となる。
【０１１５】
ＴＦＴ３０の上層には、層間絶縁膜４１を介して、段差形成用膜２００及び蓄積容量７０が形成される。蓄積容量７０は、段差形成用膜２００によって形成される段差部に跨るように形成される。従って、段差部における側壁にも蓄積容量７０が形成されることとなり、容量が増大される。
【０１１６】
以上説明したように、横型のトランジスタを用いる場合であっても、上述した第１実施形態と同様に、段差部を利用した容量の増大が可能である。従って、高品質な画像を表示させることが可能となる。
【０１１７】
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図１６は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１１８】
図１６に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１１９】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１２０】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１２１】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１２２】
尚、図１６を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１２３】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１２４】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及びこれを備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１２５】
【図１】第１実施形態に係る液晶装置の概略的な構成を示す平面図である。
【図２】図１のＨ−Ｈ´線断面図である。
【図３】第１実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。である。
【図４】第１実施形態に係る液晶装置の蓄積容量の構成を示す平面図である。
【図５】図４のＡ−Ａ´線断面図である。
【図６】図４のＣ−Ｃ´線断面図である。
【図７】第１実施形態に係る液晶装置の変形例を示す平面図である。
【図８】テスト用のＴＦＴにおける光照射位置とドレイン電流との関係を示すグラフである。
【図９】ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図１０】ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である
【図１１】データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１２】画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域（言い換えれば、ドレイン側接合領域）において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図１３】画素スイッチング用のＴＦＴ全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【図１４】第２実施形態に係る液晶装置の蓄積容量の構成を示す平面図である。
【図１５】図１４のＢ−Ｂ´線断面図である。
【図１６】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１２６】
１ａ…半導体層、１ａ’…チャネル領域、１ｂ…データ線側ＬＤＤ領域、１ｃ…画素電極側ＬＤＤ領域、１ｄ…データ線側ソースドレイン領域、１ｅ…画素電極側ソースドレイン領域、２…ゲート絶縁膜、３ａ…ゲート電極、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線、３０…ＴＦＴ、７０…蓄積容量、７１…下部電極、７５…容量絶縁膜、８３…コンタクトホール、９９ｃｒ…交差領域、２００…段差形成用膜、２１０…スペーサ絶縁膜、３００…上部電極、５００…ピンポイント遮光領域
【図１】
0005428141.tif 000002
【図２】
0005428141.tif 000003
【図３】
0005428141.tif 000004
【図４】
0005428141.tif 000005
【図５】
0005428141.tif 000006
【図６】
0005428141.tif 000007
【図７】
0005428141.tif 000008
【図８】
0005428141.tif 000009
【図９】
0005428141.tif 000010
【図１０】
0005428141.tif 000011
【図１１】
0005428141.tif 000012
【図１２】
0005428141.tif 000013
【図１３】
0005428141.tif 000014
【図１４】
0005428141.tif 000015
【図１５】
0005428141.tif 000016
【図１６】
0005428141.tif 000017