(57)【特許請求の範囲】
【請求項１】
少なくとも第１の凹部と、前記第１の凹部よりもアスペクト比の低い第２の凹部とが形成された絶縁膜上にシード膜を形成し、ボトムアップ成長を促進する添加剤を含むめっき液を用いた電解めっき法により、前記第１の凹部および前記第２の凹部をめっき膜で埋設する工程を含む半導体装置の製造方法であって、
前記めっき膜で埋設する工程は、
めっき膜を成長させる方向に電流を流して、少なくとも前記第１の凹部および前記第２の凹部が形成された領域を含む前記シード膜上にめっき膜を成長させて前記第１の凹部を前記めっき膜で埋設する第１のめっき膜成長ステップと、
前記第１のめっき膜成長ステップと同じ方向に電流を流して、少なくとも前記第１の凹部および前記第２の凹部が形成された領域を含む前記シード膜上にめっき膜を成長させて前記第２の凹部を前記めっき膜で埋設する第２のめっき膜成長ステップと、
前記第１のめっき膜成長ステップと前記第２のめっき膜成長ステップとの間に、前記めっき膜を成長させる方向とは逆の方向に電流を流す逆バイアスステップと、
前記逆バイアスステップの後、前記第２のめっき膜成長ステップの前に、前記第１のめっき膜成長ステップと同じ方向に、前記第２のめっき膜成長ステップよりも低い電流量で電流を流して、少なくとも前記第１の凹部および前記第２の凹部が形成された領域を含む前記シード膜上にめっき膜を成長させるスローステップと、
を含み、
前記第１の凹部および前記第２の凹部はそれぞれ配線溝である半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記添加剤は、Ｃ、Ｏ、Ｃｌ、Ｓ、およびＮから選択される少なくとも一の元素を含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記スローステップにおける電流密度は、１５ｍＡ／ｃｍ２以下であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１から３いずれかに記載の半導体装置の製造方法において、
前記スローステップにおける電流密度は、０．１５ｍＡ／ｃｍ２以上であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１から４いずれかに記載の半導体装置の製造方法において、
前記第２のめっき膜成長ステップにおける電流密度は、２０ｍＡ／ｃｍ２以上であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１から５いずれかに記載の半導体装置の製造方法において、
前記第２のめっき膜成長ステップにおいて、前記第１のめっき膜成長ステップよりも高い電流量で前記電流を流すことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１から６いずれかに記載の半導体装置の製造方法において、
前記スローステップの電流量が前記第１のめっき膜成長ステップの電流量よりも低い半導体装置の製造方法。
【請求項８】
半導体基板上に形成された絶縁膜と、
前記絶縁膜中に埋め込まれた第１のめっき配線と、
前記絶縁膜中に埋め込まれるとともに、断面形状において前記第１のめっき配線よりもアスペクト比が小さい第２のめっき配線と、
を少なくとも含む半導体装置であって、
前記第１のめっき配線および前記第２のめっき配線は、ボトムアップ成長を促進する添加剤を含有し、
前記第２のめっき配線において、前記添加剤は、前記絶縁膜側から前記第２のめっき配線の表面に向かう積層方向において、他の領域よりも濃度が高い少なくとも一つのピークを含む山形の濃度分布を有し、当該山形の濃度分布は、前記表面に向かう傾きの方が前記絶縁膜側に向かう傾きよりも小さい非対称形状を有することを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記第１のめっき配線において、前記添加剤の濃度分布は、前記絶縁膜側から前記第１のめっき配線の表面に向かう積層方向において、ピークを有しない半導体装置。
【請求項１０】
請求項８または９に記載の半導体装置において、
前記添加剤は、Ｃ、Ｏ、Ｃｌ、Ｓ、およびＮから選択される少なくとも一の元素を含むことを特徴とする半導体装置。
【請求項１１】
請求項８から１０いずれかに記載の半導体装置において、
前記第１のめっき配線および前記第２のめっき配線は、電解めっき法により形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
近年の半導体装置においては、配線での信号伝搬の遅延が素子動作速度を律速している。配線での遅延定数は配線抵抗と配線間容量の積で表される。そのため、配線抵抗を下げて素子動作を高速化するために、比抵抗値の小さい銅を配線材料とする銅配線が用いられるようになっている。
【０００３】
銅配線は、ダマシン（damascene）法で形成される。ダマシン法は、以下の手順で行われる。まず、層間絶縁膜等に凹部を形成しておき、凹部内にバリアメタル膜、シード膜を形成する。次いで、シード膜を電解めっきのカソード電極としてめっき処理を行い凹部をめっき膜で埋設する。その後、凹部外に堆積されたバリアメタル膜、シード膜、およびめっき膜を化学機械研磨法（Chemical Mechanical Polishing：ＣＭＰ）で除去する。
【０００４】
ところで、このようなめっき処理を行う際には、凹部がめっき膜で埋設されるように、めっき液に、凹部底部からめっき膜を成長させるボトムアップ成長を促進する添加剤を導入することが行われている。しかし、このような添加剤を加えた場合、先にめっき膜が埋設される微細な凹部上でのめっき膜の膜厚が厚くなり、膜厚差が生じるという問題があった。このような膜厚差が生じるのを防ぐために、微細な凹部がめっき膜で埋設された後に、めっき膜表面の添加剤を除去する技術が開発されている。
【０００５】
特許文献１（特開２００３−２６８５９０号公報）には、凹部が設けられた被処理体の被成膜面上に金属膜を形成せしめるめっき方法であって、被処理体を金属イオンおよび所定の添加剤が含有されてなるめっき液中に浸漬し、電解めっき法により凹部の内部を金属で埋設するボトムアップフィル工程と、凹部の埋め込みが終了した後に、凹部の近傍に存在する所定の添加剤の少なくとも一部を被成膜面上から除去する添加剤除去工程と、所定の添加剤の少なくとも一部が除去された被成膜面上に、電解めっき法により金属を堆積せしめるフィールド成膜工程と、を含むめっき方法が記載されている。これにより、オーバープレーティングの発生を防止できるとされている。
【０００６】
特許文献２（特開２００４−２７００２８号公報）には、銅めっきの電流ステップを、めっきを成長させる方向とは逆の方向にのみ電流を流すステップを１ステップのみ有するように銅めっきを実施する技術が記載されている。これにより、配線の密な所にめっきの盛り上がりが生じて、ＣＭＰ研磨時間の増大によるコストアップ、ディシング、エロージョン等が起こるのを防止することができるとされている。
【０００７】
特許文献３（特開２００４−１５８８９７号公報）には、収容箇所（凹部）内に銅組成を付着してから銅の導電体内に耐エレクトロマイグレーション特性を改善する、たとえばＣ、Ｏ、Ｃｌ、Ｓ、Ｎ等の不純物を添加する技術が記載されている。
特許文献４（特開平１１−４５８８７号公報）には、シード層をＣＶＤまたはＰＶＤで付着し、電気めっきする技術が記載されている。
【特許文献１】特開２００３−２６８５９０号公報
【特許文献２】特開２００４−２７００２８号公報
【特許文献３】特開２００４−１５８８９７号公報
【特許文献４】特開平１１−４５８８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、本発明者らは、特許文献１や特許文献２に記載されたように、添加剤を除去する処理を行った場合に、幅の広い低アスペクトパターンにおいて、ＣＭＰ後にめっき膜中に欠陥が発生しやすいということを見出した。
【課題を解決するための手段】
【０００９】
本発明によれば、
少なくとも第１の凹部と、前記第１の凹部よりもアスペクト比の低い第２の凹部とが形成された絶縁膜上にシード膜を形成し、ボトムアップ成長を促進する添加剤を含むめっき液を用いた電解めっき法により、前記第１の凹部および前記第２の凹部をめっき膜で埋設する工程を含む半導体装置の製造方法であって、
前記めっき膜で埋設する工程は、
めっき膜を成長させる方向に電流を流して、少なくとも前記第１の凹部および前記第２の凹部が形成された領域を含む前記シード膜上にめっき膜を成長させて前記第１の凹部を前記めっき膜で埋設する第１のめっき膜成長ステップと、
前記第１のめっき膜成長ステップと同じ方向に電流を流して、少なくとも前記第１の凹部および前記第２の凹部が形成された領域を含む前記シード膜上にめっき膜を成長させて前記第２の凹部を前記めっき膜で埋設する第２のめっき膜成長ステップと、
前記第１のめっき膜成長ステップと前記第２のめっき膜成長ステップとの間に、前記めっき膜を成長させる方向とは逆の方向に電流を流す逆バイアスステップと、
前記逆バイアスステップの後、前記第２のめっき膜成長ステップの前に、前記第１のめっき膜成長ステップと同じ方向に、前記第２のめっき膜成長ステップよりも低い電流量で電流を流して、少なくとも前記第１の凹部および前記第２の凹部が形成された領域を含む前記シード膜上にめっき膜を成長させるスローステップと、
を含むことを特徴とする半導体装置の製造方法が提供される。
【００１０】
本発明によれば、
半導体基板上に形成された絶縁膜と、
前記絶縁膜中に埋め込まれた第１のめっき配線と、
前記絶縁膜中に埋め込まれるとともに、断面形状において前記第１のめっき配線よりもアスペクト比が小さい第２のめっき配線と、
を少なくとも含む半導体装置であって、
前記第１のめっき配線および前記第２のめっき配線は、ボトムアップ成長を促進する添加剤を含有し、
前記第２のめっき配線において、前記添加剤は、前記絶縁膜側から前記第２のめっき配線の表面に向かう積層方向において、他の領域よりも濃度が高い少なくとも一つのピークを含む山形の濃度分布を有し、当該山形の濃度分布は、前記表面に向かう傾きの方が前記絶縁膜側に向かう傾きよりも小さい非対称形状を有することを特徴とする半導体装置が提供される。
【００１１】
本発明者らは、上記のような、添加剤を除去する処理を行った場合に、幅の広い低アスペクトパターン、すなわち第２の凹部において、ＣＭＰ後にめっき膜中に欠陥が発生しやすいという課題が生じるのは、以下のようなメカニズムによるものではないかと考えた。
【００１２】
めっき膜成膜速度が速いと、めっき液中の添加剤は、被めっき面へあまり吸着しない。めっき膜成膜速度は電流量に比例するため、電流量が高いほど添加剤が被めっき面に吸着しなくなる。特許文献１や特許文献２に記載されたように、逆バイアスを印加する等して添加剤を除去した後に、すぐに高い電流量でのめっき処理を行うと、めっき膜表面にほとんど添加剤が吸着しないままめっき膜が形成される。そのため、最初のめっき膜成長ステップで埋め込まれなかった低アスペクトパターンにおいて、ボトムアップ成長が阻害されてめっき膜が埋め込まれず、めっき膜中に欠陥が発生すると考えられる。
【００１３】
本発明の半導体装置の製造方法によれば、逆バイアスステップの後、電流量の高い第２のめっき膜成長ステップの前に、電流量の低いスローステップを行うため、被めっき面に添加剤が均等に多量に吸着する。これにより、逆バイアスステップを行うことによりめっき膜の平坦性を良好にすることができるとともに、第２の凹部内でめっき膜がボトムアップ成長するようにできるので、第２の凹部内のめっき膜の欠陥の配線を防ぐこともできる。
【００１４】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１５】
本発明によれば、めっき膜の平坦性を保ちつつ、太幅配線におけるめっき膜の膜質を良好に保つことができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１７】
図１は、本実施の形態における半導体装置の製造手順を示すフローチャートである。
本実施の形態における半導体装置の製造方法は、少なくとも第１の凹部と、第１の凹部よりもアスペクト比の低い第２の凹部とが形成された絶縁膜上にシード膜を形成し、ボトムアップ成長を促進する添加剤を含むめっき液を用いた電解めっき法により、第１の凹部および第２の凹部をめっき膜で埋設する工程を含む。ここで、絶縁膜は、基板上に形成される。
【００１８】
めっき膜で埋設する工程は、シード膜形成ステップ（Ｓ１００）と、めっき膜を成長させる方向（以下、正方向という。）に電流を流して、層間絶縁膜上全面にめっき膜を成長させて細幅凹部（第１の凹部）をめっき膜で埋設する第１のめっき膜成長ステップ（Ｓ１０２）と、正方向に電流を流して、層間絶縁膜上全面にめっき膜を成長させて太幅凹部（第２の凹部）をめっき膜で埋設する第２のめっき膜成長ステップ（Ｓ１０８）と、第１のめっき膜成長ステップと第２のめっき膜成長ステップとの間に、めっき膜を成長させる方向とは逆の方向（以下、逆方向という。）に電流を流す逆バイアスステップ（Ｓ１０４）と、逆バイアスステップの後、第２のめっき膜成長ステップの前に、正方向に、第２のめっき膜成長ステップよりも低い電流量で電流を流して、層間絶縁膜上全面にめっき膜を成長させるスローステップ（Ｓ１０６）とを含む。
【００１９】
ここで、第２のめっき膜成長ステップは、フィールド成膜工程とも言われ、第２のめっき膜成長ステップにおいて、太幅凹部内がめっき膜で埋め込まれた後、層間絶縁膜上全面にめっき膜が略平坦に堆積される。逆バイアスステップは、めっき膜表面に吸着した添加剤を除去するために行われる。これにより、めっき膜を平坦にすることができる。一方、逆バイアスステップを行った後、すぐに第２のめっき膜成長ステップを行うと、太幅凹部におけるめっき膜の膜質が悪化する。スローステップは、めっき膜表面に均等に添加剤を吸着させるために行う。本実施の形態において、逆バイアスステップとスローステップとを併用することにより、めっき膜の平坦性を保ちつつ、太幅配線におけるめっき膜の膜質を良好に保つことができる。
【００２０】
図２および図３は、本実施の形態における半導体装置１００の製造手順を示す工程断面図である。本実施の形態において、層間絶縁膜１０２に配線を形成する工程を説明する。
【００２１】
図示していないが、半導体装置１００は、半導体基板等の基板を含む。半導体基板は、たとえばシリコン基板とすることができる。シリコン基板上には、トランジスタ等の素子（不図示）が形成された構成とすることができる。半導体装置１００は、基板上に形成された層間絶縁膜１０２を含む。ここで、層間絶縁膜１０２には、細幅配線溝１０４ａ（第１の凹部）や太幅配線溝１０４ｂ（第２の凹部）等の凹部が形成されている（図２（ａ））。ここで、凹部の中で、アスペクト比が高い凹部を細幅配線溝１０４ａとし、それ以外の凹部を太幅配線溝１０４ｂとする。ここでは凹部として配線溝を例として示すが、凹部はこれに限られず、コンタクトホール、ビアホール等とすることもできる。
【００２２】
次に、このような細幅配線溝１０４ａおよび太幅配線溝１０４ｂを導電性材料で埋設する手順を説明する。本実施の形態において、導電性材料は、主として電解めっき法で形成されるめっき膜により構成することができる。
【００２３】
まず、層間絶縁膜１０２上に、バリアメタル膜１０５を形成する。バリアメタル膜は、たとえば、ＴａＮ膜上にＴａ膜が形成された積層膜等とすることができる。つづいて、バリアメタル膜１０５上に、めっき処理時のシードとなるシード膜１０６を形成する（図２（ｂ））。
【００２４】
シード膜１０６は、たとえば化学気相成長法（Chemical Vapor Deposition：ＣＶＤ）等により形成された銅（Ｃｕ）膜等とすることができる。また、シード膜１０６は、銅を主成分とするとともに、Ｒｕ、Ｐｔ、Ｐｄ、Ｒｈ、Ｉｒ、Ａｇ、Ｔｅ、またはＴｃ等の銅以外の材料を含む構成とすることができる。また、本記実施の形態では、バリアメタル膜１０５を形成し、つづいてバリアメタル膜１０５上にシード膜１０６を形成する例を示しているが、バリアメタル膜１０５をめっきのシードとなるように構成することもできる。この場合、バリアメタル膜１０５は、Ｒｕ、Ｐｔ、Ｐｄ、Ｒｈ、Ｉｒ、Ａｇ、Ｔｅ、またはＴｃ等の材料を主成分として構成することができる。
【００２５】
次いで、シード膜１０６をカソードとして、当該カソードとめっき液中に設けられたアノードとの間にバイアス電圧を印加することにより、凹部をめっき膜で埋設する工程を行う。本実施の形態において、めっき液は、通常の銅配線形成時のめっき膜を形成するのに用いるものと同様とすることができる。めっき液は、たとえば硫酸銅めっき液とすることができる。また、めっき液は、添加剤として、めっき膜のボトムアップ成長を促進する促進剤を含むことができる。促進剤は、Ｃ、Ｏ、Ｃｌ、Ｓ、Ｎ等の不純物を含むことができる。本実施の形態で用いられる促進剤としては、とくに限定されないが、たとえば、有機スルフォン酸ナトリウム等の有機スルフォン酸塩等が挙げられる。これ以外にも、めっき液の添加剤として、他の促進剤（アクセラレータ）、レベラ、およびサプレッサ（抑制剤）が導入されてもよい。
【００２６】
本実施の形態において、凹部をめっき膜で埋設する工程は、図１のステップＳ１０２からステップＳ１０８に示したように、正方向に電流を流す第１のめっき膜成長ステップ（ステップＳ１０２）と、逆方向に電流を流す逆バイアスステップ（ステップＳ１０４）と、正方向に電流を流すスローステップ（ステップＳ１０６）と、正方向に、スローステップよりも高い電流量で電流を流す第２のめっき膜成長ステップ（ステップＳ１０８）と、を含む。ここで、電流量の具体例は、たとえば、アノードからカソードへ流れる電流値（Ａ）を被めっき面の表面積で除して規格化した電流密度（Ａ／ｃｍ２）とすることができる。以下、電流量として、電流密度を用いて説明する。
【００２７】
まず、第１の電流密度で、細幅配線溝１０４ａを埋設する第１のめっき膜成長ステップを行う（図２(ｃ)、図２（ｄ））。第１のめっき膜成長ステップは、細幅配線溝１０４ａがめっき膜１０８で埋設されるまで行うことができる。なお、第１のめっき膜成長ステップにおいて、電流密度を連続的または段階的に変化させることができる。たとえば、低い電流密度である程度の膜厚のめっき膜を成長させた後、高い電流密度でめっき膜を成長させることができる。
【００２８】
次に、第２の電流密度で、逆方向に電流を流す逆バイアスステップを行う。第１のめっき膜成長ステップで細幅配線溝１０４ａをめっき膜１０８で埋設した後には、図２（ｄ）に示すように、細幅配線溝１０４ａ上表面に添加剤１１０が集中的に凝集している。そのため、このままめっき処理を続けると、細幅配線溝１０４ａ上にめっき膜１０８が厚く形成されてしまい、膜厚が不均等になる。本実施の形態において、逆バイアスをかけて、めっき膜１０８表面に吸着した添加剤１１０を除去する。この処理により、めっき膜１０８表面に吸着した添加剤１１０が除去される（図２（ｅ））。これにより、めっき膜１０８の平坦化効果を得ることができる。
【００２９】
その後、第３の電流密度で、正方向に電流を流すスローステップを行う。スローステップでは、この後に行う第２のめっき膜成長ステップよりも低い電流密度で電流を流す。このようなスローステップを設けることにより、添加剤１１０を再びめっき膜１０８表面に吸着させることができる（図３(ａ)）。このとき、添加剤１１０をめっき膜１０８表面に均等に吸着させることができる。なお、このスローステップにより、スローステップを行わない場合と比較し、より多くの添加剤１１０がめっき膜１０８に取り込まれることになる。
【００３０】
つづいて、第４の電流密度で、正方向に電流を流す第２のめっき膜成長ステップを行う。第２のめっき膜成長ステップでは、スローステップよりも高い電流密度で電流を流す。また、一般的に、第２のめっき膜成長ステップでは、第１のめっき膜成長ステップよりも高い電流密度で電流を流すことができる。第２のめっき膜成長ステップにおいて、電流密度を高くすることにより、めっき時間の短縮を図ることができる。このとき、スローステップにおいて、めっき膜１０８表面に添加剤１１０が均等に吸着されているので、めっき膜１０８はボトムアップ成長し、太幅配線溝１０４ｂも完全に埋め込まれる（図３(ｂ)、図３(ｃ)）。図３（ｂ）および図３（ｃ）に示すように、スローステップおよびそれに引き続いて行われる第２のめっき膜成長ステップの初期において、めっき膜１０８表面に多量に吸着している添加剤１１０の一部が、めっき膜１０８中に取り込まれる。その結果、太幅配線溝１０４ｂ中のめっき膜１０８中には、添加剤１１０（以下、スローステップに起因してめっき膜１０８中に取り込まれた添加剤１１０を添加剤１１６と言う。）が多く取り込まれる。
【００３１】
本実施の形態において、スローステップを行う前までは、逆バイアスステップは、複数回行ってもよい。一方、本実施の形態において、スローステップと第２のめっき膜成長ステップとの間で、逆バイアスをかける処理は行わない。
【００３２】
図８は、スローステップを行わなかった場合に、第２のめっき膜成長ステップでめっき膜が成長する様子を示す工程断面図である。
ここで、半導体装置２００の層間絶縁膜２０２、バリアメタル膜２０５、シード膜２０６、めっき膜２０８、および添加剤２１０は、図２および図３に示した半導体装置１００の層間絶縁膜１０２、バリアメタル膜１０５、シード膜１０６、めっき膜１０８、および添加剤１１０と同様の材料により構成することができる。また、太幅配線溝２０４ｂは、太幅配線溝１０４ｂと同様の構成を有する。
【００３３】
スローステップを行わなかった場合、図８（ａ）に示すように、太幅配線溝２０４ｂ内のめっき膜２０８表面に添加剤２１０が充分吸着しないまま、第２のめっき膜成長ステップにおける太幅配線溝２０４ｂの埋め込みが行われる。そのため、太幅配線溝２０４ｂ内で、めっき膜２０８のボトムアップ成長が充分に起こらないという問題が生じる。めっき膜２０８のボトムアップ成長が起こらないと、図８（ｂ）に示したように、太幅配線溝２０４ｂ内がめっき膜２０８で埋め込まれず、凹部２１２が形成されてしまう。
【００３４】
一方、本実施の形態において、スローステップを行うことによって、図３（ａ）に示したように、太幅配線溝１０４ｂ内のめっき膜１０８表面にも添加剤１１０が均等に吸着するので、太幅配線溝１０４ｂ内でのめっき膜１０８の成長をボトムアップ成長とすることができ、太幅配線溝１０４ｂ内をめっき膜１０８で埋設することができる。
【００３５】
電解めっき工程の終了後、アニール処理し、ＣＭＰにより、配線溝外部に露出しためっき膜１０８、シード膜１０６、およびバリアメタル膜１０５を除去して平坦化する。これにより、細幅配線溝１０４ａ中に細幅配線１１２（第１のめっき配線）、太幅配線溝１０４ｂ中に太幅配線１１４（第２のめっき配線）をそれぞれ形成することができる（図３（ｄ））。太幅配線１１４は、断面形状において細幅配線１１２よりもアスペクト比が小さい。なお、ここでは、シード膜１０６とめっき膜１０８とを区別して記載しているが、実際は、シード膜１０６とめっき膜１０８とはめっき処理の過程で一体に形成される。図３（ｄ）に示すように、太幅配線１１４のめっき膜中には、スローステップに起因してめっき膜１０８に取り込まれた添加剤１１６が多く存在する領域が形成される。一方、細幅配線１１２は、スローステップの前に既にめっき膜１０８で埋め込まれているので、細幅配線１１２中のめっき膜１０８中にはスローステップに起因する添加剤１１６は取り込まれない。本実施の形態において、細幅配線１１２および太幅配線１１４は、ボトムアップ成長を促進する添加剤１１０を含有し、太幅配線１１４においては、スローステップに起因して取り込まれる添加剤１１６を含むため、細幅配線１１２よりも添加剤１１０（添加剤１１６）の含有量が多い。このような構成とすることにより、太幅配線１１４のエレクトロマイグレーション耐性を高めることができるとともに、太幅配線１１４の表面ではなく、内部に添加剤１１６を導入することにより、太幅配線１１４とその上層の膜等との密着性の低下も防ぐことができる。
【００３６】
本実施の形態において、太幅配線１１４において、第１のめっき膜成膜ステップおよび逆バイアスステップに起因する添加剤取り込みピークとスローステップに起因する添加剤取り込みピークが存在するようになる。そのため、添加剤は、層間絶縁膜１０２側から太幅配線１１４の表面に向かう積層方向において、他の領域よりも濃度が高い少なくとも一つのピークを含む山形の濃度分布を有し、当該山形の濃度分布は、表面に向かう傾きの方が絶縁膜側に向かう傾きよりも小さい非対称形状を有することができる。一方、細幅配線１１２においては、逆バイアスステップの前に細幅配線溝１０４ａが埋め込まれてしまうため、このような添加剤のピークは存在しない。つまり、細幅配線１１２において、添加剤の濃度分布は、層間絶縁膜１０２側から細幅配線１１２の表面に向かう積層方向において、ピークを有しない。
【００３７】
この後、さらに層間絶縁膜形成、凹部形成、および導電性材料による凹部の埋設を繰り返すことにより、多層配線構造が得られる。
【００３８】
図４は、本実施の形態における、各ステップを行うタイミングおよび電流密度を模式的に示す図である。
【００３９】
ここで、まず、時間ｔ１まで第１のめっき膜成長ステップを行う。第１のめっき膜成長ステップにおける電流密度Ｉ１は、たとえば、０．１５ｍＡ／ｃｍ２以上１５ｍＡ／ｃｍ２以下とすることができる。また、電流密度Ｉ１は、０．１５ｍＡ／ｃｍ２以上１５ｍＡ／ｃｍ２以下の１段階目と１０〜３０ｍＡ／ｃｍ２の２段階目との２段階とすることもできる。時間ｔ１は、細幅配線溝１０４ａがめっき膜１０８で埋設されるまでの時間とすることができる。
【００４０】
つづいて、時間ｔ２まで逆バイアスステップを行う。逆バイアスステップにおける電流密度Ｉ２は、たとえば、−３０ｍＡ／ｃｍ２以上−７ｍＡ／ｃｍ２以下とすることができる。つづいて、時間ｔ３までスローステップを行う。スローステップにおける電流密度Ｉ３は、たとえば、０．１５ｍＡ／ｃｍ２以上１５ｍＡ／ｃｍ２以下とすることができる。
【００４１】
本実施の形態において、とくに制限されないが、逆バイアスステップにおける電流密度（絶対値）は、スローステップにおける電流密度（絶対値）よりも高くすることができる。逆バイアスステップでは、めっき膜１０８表面に吸着した添加剤１１０を除去する必要があるので、ある程度高い電流密度とする必要がある。また、とくに制限されないが、逆バイアスステップを行う時間（時間ｔ１から時間ｔ２まで）は、スローステップを行う時間（時間ｔ２から時間ｔ３まで）と略等しくすることができる。これにより、逆ステップにおいて、添加剤１１０を除去することができるとともに、スローステップにおいて、添加剤１１０をめっき膜１０８表面に均等に吸着させることができる。
【００４２】
つづいて、さらに所定の時間まで第２のめっき膜成長ステップを行う。第２のめっき膜成長ステップにおける電流密度Ｉ４は、たとえば、２０ｍＡ／ｃｍ２以上８０ｍＡ／ｃｍ２以下とすることができる。スローステップにおける電流密度Ｉ３は、第２のめっき膜成長ステップにおける電流密度Ｉ４の１／１０倍以上１倍未満とすることができる。
【実施例１】
【００４３】
（実施例１）
以下の条件で、めっき膜１０８を形成した。
第１のめっき膜成長ステップ：電流密度０．１５〜１５ｍＡ／ｃｍ２、時間２０〜１００秒
逆バイアスステップ：電流密度−７〜−３０ｍＡ／ｃｍ２、時間０．５〜５秒
スローステップ：電流密度０．１５〜１５ｍＡ／ｃｍ２、時間０．５〜５秒
第２のめっき膜成長ステップ：電流密度２０〜８０ｍＡ／ｃｍ２、時間５〜１００秒
【００４４】
（比較例）
逆バイアスステップの後、スローステップを行わず、逆バイアスステップにつづいて第２のめっき膜成長ステップを行った点を除いて、実施例１と同様にした。
【００４５】
表１に、実施例１で形成しためっき膜１０８と、比較例で形成しためっき膜における欠陥数の評価を行った結果を示す。欠陥数の評価は、光学顕微鏡により観察した外観データを電子的に解析してパターン欠陥を認識するパターン欠陥評価装置を用いて行った。
【００４６】
【表１】
0005484691.tif 000002
【００４７】
また、図５から図７に、実施例１で形成しためっき膜１０８と、比較例で形成しためっき膜中の不純物の濃度分布の測定結果を示す。ここで、横軸は、めっき膜表面からの深さを示し、図中左側が表面で右に行くほど深さが深くなっている。また、バリアメタル膜とめっき膜（シード膜）との界面を「界面」として示す。
【００４８】
図５は、実施例１で形成しためっき膜１０８中の不純物の濃度分布、図６は、比較例で形成しためっき膜中の不純物の濃度分布をそれぞれ示す。ここでは、Ｃ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓｉ（ケイ素）、Ｓ（硫黄）、Ｃｌ（塩素）、Ｃｕ（銅）、Ｔａ（タンタル）の濃度分布を示す。これらの中で、Ｃ、Ｏ、Ｃｌ、Ｓ、Ｎ等が添加剤に含まれる不純物である。Ｃ、Ｃｌ、Ｓ等のピークの形状から明らかなように、実施例１で形成しためっき膜１０８においては、比較列で形成した膜に比べて表面側でのＣ、Ｃｌ、Ｓ等の濃度が高くなっている。
【００４９】
違いを分かりやすくするために、図７に、実施例１と比較列のＣ、Ｃｌ、Ｓのピークを抽出して重ね合わせた図を示す。実施例１（「スローステップあり」と記載）の場合、Ｃ、Ｃｌ、Ｓのピークが、比較例に比べて表面側にふくらんでいる。すなわち、比較例では、Ｃ、Ｃｌ、Ｓのピークが、表面側とバリアメタル膜との界面側で略対称となっているが、実施例１では、Ｃ、Ｃｌ、Ｓのピークの裾部分が、表面側においてバリアメタル膜との界面側よりも上に凸のカーブとなっている。具体的には、実施例１において、めっき膜中の不純物Ｃ、Ｓ、Ｃｌのいずれか少なくとも一つの深さ方向分布が、バリアメタル膜との界面から約２００ｎｍの箇所（表面から約５００ｎｍの箇所）にピークを持ち、そのピーク位置から表面側の裾部分がバリアメタル膜との界面側よりも表面側で上に凸となっている。たとえば、Ｃｌの場合、ピークを含む山形の濃度分布の形状が、ピークの位置を中心線とすると、表面側では、界面側よりも約３０％程度幅が広くなっている。
【００５０】
これは、比較例においては、第１のめっき膜成膜ステップおよび逆バイアスステップに起因する不純物取り込みピークのみが存在するが、実施例１においては、第１のめっき膜成膜ステップおよび逆バイアスステップに起因する不純物取り込みピークとスローステップに起因する不純物取り込みピークとが重畳した形になっているためと考えられる。従って、スローステップにより、めっき膜への添加剤の取り込み量が増加することが示されている。これは、スローステップにより、成長中のめっき膜表面に添加剤が多量に吸着され、それが取り込まれたことを示唆している。
【００５１】
このように、スローステップで取り込まれた不純物により、太幅配線溝１０４ｂを埋設する際にもボトムアップ成長が生じ、膜質を改善することができ、表１に示したように欠陥数を低減することができたと考えられる。
【００５２】
（実施例２）
以下の条件で、めっき膜１０８を形成した。ここでは、第１のめっき膜成長ステップを２段階で行った。
第１のめっき膜成長ステップ（１段階目）：電流密度０．１５〜１５ｍＡ／ｃｍ２、時間５〜３０秒
第１のめっき膜成長ステップ（２段階目）：電流密度１０〜３０ｍＡ／ｃｍ２、時間５０〜２００秒
逆バイアスステップ：電流密度−７〜−３０ｍＡ／ｃｍ２、時間０．５〜５秒
スローステップ：電流密度０．１５〜１５ｍＡ／ｃｍ２、時間０．５〜５秒
第２のめっき膜成長ステップ：電流密度２０〜８０ｍＡ／ｃｍ２、時間５〜１００秒
【００５３】
実施例２においても、実施例１と同様の結果となった。
【００５４】
本実施の形態における半導体装置１００の製造手順によれば、逆バイアスステップを行った後、太幅配線溝１０４ｂを埋め込むための第２のめっき膜成膜ステップの前にスローステップを挿入する。これにより、逆バイアスステップ後の被めっき面に添加剤を充分に均等に吸着させることができる。そのため、太幅配線溝１０４ｂを埋め込む際に、ボトムアップ成長を生じさせることができ、太幅配線溝１０４ｂ内の膜質を良好にすることができる。電解めっきで形成するめっき膜の形状や膜質はめっき処理時の電流プロファイルに依存する。本実施の形態において、電流プロファイルを上記のように制御することにより、めっき膜の平坦性を保ちつつ、太幅配線におけるめっき膜の膜質を良好に保つことができる。
【００５５】
さらに、スローステップだけで太幅配線溝１０４ｂを埋め込むのではなく、スローステップで被めっき面に添加剤を均等に吸着させた後は、第２のめっき膜成長ステップで太幅配線溝１０４ｂを埋め込むので、成膜速度を速くすることができる。これにより、生産性を落とさずにめっき膜中の不純物濃度を制御させることができる。
【００５６】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００５７】
以上の実施の形態においては、半導体装置１００上に、細幅配線溝１０４ａと太幅配線溝１０４ｂのそれぞれアスペクト比が異なる２種類の凹部が形成された例示したが、それぞれアスペクト比が異なる３種類以上の凹部が形成された場合にも、本発明を適用することができる。このような場合、まず、最もアスペクト比の高い凹部と、それ以外の凹部とに分けて、最もアスペクト比の高い凹部を、以上の実施の形態で説明した細幅配線溝１０４ａと同様の取り扱いとして、その他の凹部を太幅配線溝１０４ｂと同様の取り扱いとする。すなわち、最もアスペクト比の高い凹部がめっき膜で埋設されると、逆バイアスステップおよびスローステップを行う。つづいて、第２のめっき膜成長ステップにおいて、２番目にアスペクト比の高い凹部がめっき膜で埋設さると、逆バイアスステップおよびスローステップを行う。次に、第２のめっき膜成長ステップにおいて、３番目にアスペクト比の高い凹部がめっき膜で埋設されると、また、逆バイアスステップおよびスローステップを行う。このような処理を繰り返すことにより、それぞれアスペクト比が異なる３種類以上の凹部が形成された場合でも、めっき膜の膜質を良好にすることができる。
【００５８】
図２および図３においては、シングルダマシン法を例にとって銅配線を形成する手順を説明したが、デュアルダマシン法においても同様に適用することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態における半導体装置の製造手順を示すフローチャートである。
【図２】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図３】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図４】本実施の形態における、第１から第２のめっき膜成長ステップを行うタイミングおよび電流密度を模式的に示す図である。
【図５】めっき膜中の不純物の濃度分布の測定結果を示す図である。
【図６】めっき膜中の不純物の濃度分布の測定結果を示す図である。
【図７】めっき膜中の不純物の濃度分布の測定結果を示す図である。
【図８】スローステップを行わなかった場合に、第２のめっき膜成長ステップでめっき膜が成長する様子を示す工程断面図である。
【符号の説明】
【００６０】
１００ 半導体装置
１０２ 層間絶縁膜
１０４ａ 細幅配線溝
１０４ｂ 太幅配線溝
１０５ バリアメタル膜
１０６ シード膜
１０８ めっき膜
１１０ 添加剤
１１２ 細幅配線
１１４ 太幅配線
１１６ スローステップに起因してめっき膜中に取り込まれた添加剤
【図１】
0005484691.tif 000003
【図２】
0005484691.tif 000004
【図３】
0005484691.tif 000005
【図４】
0005484691.tif 000006
【図５】
0005484691.tif 000007
【図６】
0005484691.tif 000008
【図７】
0005484691.tif 000009
【図８】
0005484691.tif 000010