(57)【特許請求の範囲】
【請求項１】
電圧が入力されるｎ個（ｎは２以上の偶数）の第１の入力端子と１個の第１の出力端子とを有し前記ｎ個の第１の入力端子のうちの１つを選択信号に基づき選択して前記第１の出力端子と接続する第１の選択部と、
前記第１の出力端子から出力される電圧に基づく駆動信号の電圧に基づいて電流を生成する第１の電流生成部を備えた電圧電流変換部と、
前記駆動信号が入力される１個の第２の入力端子とｎ個の第２の出力端子とを有し前記ｎ個の第２の出力端子のうちの１つを前記選択信号に基づき選択して前記第２の入力端子と接続する第２の選択部と、
前記ｎ個の第２の出力端子の各々と電源電圧との間に接続されたｎ個の容量素子と、
前記ｎ個の第２の出力端子の各々及び前記ｎ個の容量素子の各々と接続されたｎ個の第２の電流生成部と、
を含み、
前記ｎ個の第２の電流生成部は各々、前記第２の選択部の前記第２の出力端子から出力される前記駆動信号が入力し前記容量素子に接続されたゲート端子と、前記駆動信号に基づく電流を出力するドレイン端子とを有する第２のトランジスタを含むことを特徴とする電圧電流変換回路。
【請求項２】
請求項１に記載の電圧電流変換回路において、前記電圧電流変換部は、一方の入力端子が前記第１の出力端子と接続され前記駆動信号を出力する演算増幅器と、ゲート端子が前記演算増幅器の出力端子に接続されドレイン端子が前記演算増幅器の他方の入力端子に接続されて前記第１の電流生成部に含まれる第１のトランジスタと、一端が前記第１のトランジスタのドレイン端子と接続された抵抗素子と、を含むことを特徴とする電圧電流変換回路。
【請求項３】
請求項１または２に記載の電圧電流変換回路において、ｎ＝２であることを特徴とする電圧電流変換回路。
【請求項４】
請求項１から３のいずれか一項に記載の電圧電流変換回路と、
前記選択信号を発生する信号発生回路と、
前記ｎ個の第１の入力端子に各々接続されたｎ個の磁気センサと、
前記ｎ個の磁気センサに対して移動自在又は傾斜自在に配設される磁石と、
前記電圧電流変換回路の前記ｎ個の第２の電流生成部から各々出力される電流のうちの一対の電流の差電流を生成する電流減算回路と、
前記電圧電流変換回路の前記ｎ個の第２の電流生成部から各々出力される電流のうちの一対の電流の和電流を生成する電流加算回路と、
前記差電流を前記和電流で除算した除算電流を生成する電流除算回路と、
前記除算電流から出力信号を生成する出力回路と、
を備え、
前記信号発生回路は、前記ｎ個の容量素子の蓄電に必要な時間に基づく時間間隔で前記選択信号を発生する、
ことを特徴とする位置検出装置。
【請求項５】
請求項１から３のいずれか一項に記載の電圧電流変換回路と、
前記選択信号を発生する信号発生回路と、
前記ｎ個の第１の入力端子に各々接続されたｎ個の磁気センサと、
前記ｎ個の磁気センサに対して移動自在又は傾斜自在に配設される磁石と、
前記電圧電流変換回路の前記ｎ個の第２の電流生成部のうちの（ｎ／２）個の電流生成部から各々出力される電流の第１の和電流を生成する第１の電流加算回路と、
前記電圧電流変換回路の前記ｎ個の第２の電流生成部のうちの残りの電流生成部から各々出力される電流の第２の和電流を生成する第２の電流加算回路と、
前記第１の和電流と前記第２の和電流との差電流を生成する電流減算回路と、
前記第１の和電流と前記第２の和電流との第３の和電流を生成する第３の電流加算回路と、
前記差電流を前記第３の和電流で除算した除算電流を生成する電流除算回路と、
前記除算電流から出力信号を生成する出力回路と、
を備え、
前記信号発生回路は、前記ｎ個の容量素子の蓄電に必要な時間に基づく時間間隔で前記選択信号を発生する、
ことを特徴とする位置検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の入力端子から入力される磁気センサからの電圧に対し変換誤差が小さい電流を各々生成できる電圧電流変換回路及び電圧電流変換回路を備えた位置検出装置に関する。
【背景技術】
【０００２】
座標検知を行う位置検出装置としては、各種の方式が存在する。小型化、低コスト、低消費電流化などの要請がある場合には、各種方式のうち、磁石と磁気センサとを用いた磁気検出方式の位置検出装置を用いることが好適である。ただし、磁石及び磁気センサは、温度による特性変化が大きく、環境温度に影響を受けやすい。また、磁石及び磁気センサを用いた位置検出装置の位置精度は、磁石及び磁気センサの特性のバラツキや組立精度の影響を受けやすい。
【０００３】
この問題を解決するために、例えば特許文献１には、２つの磁気センサの差出力電圧を和出力電圧で除算して出力信号とすることで、環境温度による影響を抑え、磁石および磁気センサの特性のバラツキや組立精度による影響も抑える方法が記載されている。
ここで、従来の位置検出装置で２つの磁気センサの出力電圧を電流に変換し出力する電圧電流変換回路３００について図６を参照して説明する。
【０００４】
図６は、従来の電圧電流変換回路３００の構成を示す回路図である。図６に示すように、従来の電圧電流変換回路３００は、１対の磁気センサからの出力電圧ＶＨＥ１、ＶＨＥ２の各々に演算増幅器３１１，３２１があり、トランジスタ３１２と抵抗素子３１３で出力電圧ＶＨＥ１から生成した電流ＩＨＥ１をトランジスタ３１４で出力している。また、トランジスタ３２２と抵抗素子３２３で出力電圧ＶＨＥ２から生成した電流ＩＨＥ２をトランジスタ３２４で出力している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−３８９１９号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の方法では、１対の磁気センサの各々に１対の演算増幅器、トランジスタ、抵抗素子があるため、各々の製造ばらつきを均一にしないと電流変換精度がばらついてしまうため、製造ばらつきを抑えるための製造コストが割高になってしまうという課題がある。例えば、１対の磁気センサの中心に磁石がある場合には、２つの磁気センサからの出力電圧ＶＨＥ１とＶＨＥ２とが等しくなるにもかかわらず、製造ばらつきがあると変換された電流ＩＨＥ１とＩＨＥ２とが等しくならないため中心位置にあることを判断できなくなってしまう。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
上述した課題を解決するために、本発明のある態様による電圧電流変換回路は、電圧が入力されるｎ個（ｎは２以上の偶数）の第１の入力端子と１個の第１の出力端子とを有し前記ｎ個の第１の入力端子のうちの１つを選択信号に基づき選択して前記第１の出力端子と接続する第１の選択部と、前記第１の出力端子から出力される電圧に基づく駆動信号の電圧に基づいて電流を生成する第１の電流生成部を備えた電圧電流変換部と、前記駆動信号が入力される１個の第２の入力端子とｎ個の第２の出力端子とを有し前記ｎ個の第２の出力端子のうちの１つを前記選択信号に基づき選択して前記第２の入力端子と接続する第２の選択部と、前記ｎ個の第２の出力端子の各々と電源電圧との間に接続されたｎ個の容量素子と、前記ｎ個の第２の出力端子の各々及び前記ｎ個の容量素子の各々と接続されたｎ個の第２の電流生成部と、を含み、前記ｎ個の第２の電流生成部は各々、前記第２の選択部の前記第２の出力端子から出力される前記駆動信号が入力し前記容量素子に接続されたゲート端子と、前記駆動信号に基づく電流を出力するドレイン端子とを有する第２のトランジスタを含むことを特徴とする。
【０００８】
この構成によれば、ｎ個の入力端子から入力される各々の電圧を共通の電圧電流変換部で対応する電流に変換することができるので、各々の電圧に対応する電流を同じ条件で生成することができる。
また、この構成によれば、ｎ個の入力端子から入力される各々の電圧を共通の電圧電流変換部に含まれるトランジスタとカレントミラーを構成するｎ個のトランジスタで対応する電流に変換することができるので、各々の電圧に対応する電流を同じ条件で生成することができる。
上述した課題を解決するために、本発明の他の態様による電圧電流変換回路は、上記電圧電流変換回路において、前記電圧電流変換部は、一方の入力端子が前記第１の出力端子と接続され前記駆動信号を出力する演算増幅器と、ゲート端子が前記演算増幅器の出力端子に接続されドレイン端子が前記演算増幅器の他方の入力端子に接続されて前記第１の電流生成部に含まれる第１のトランジスタと、一端が前記第１のトランジスタのドレイン端子と接続された抵抗素子と、を含むことを特徴とする。
【０００９】
この構成によれば、ｎ個の入力端子から入力される各々の電圧を共通の電圧電流変換部に含まれる演算増幅器とトランジスタと抵抗素子とで対応する電流に変換することができるので、各々の電圧に対応する電流を同じ条件で生成することができる。
【００１０】
上述した課題を解決するために、本発明の他の態様による電圧電流変換回路は、ｎ＝２であることを特徴とする。
【００１１】
この構成によれば、２個の入力端子から入力される各々の電圧を共通の電圧電流変換部で対応する電流に変換することができるので、各々の電圧に対応する電流を同じ条件で生成することができる。
上述した課題を解決するために、本発明のある態様による位置検出装置は、上記電圧電流変換回路と、前記選択信号を発生する信号発生回路と、前記ｎ個の第１の入力端子に各々接続されたｎ個の磁気センサと、前記ｎ個の磁気センサに対して移動自在又は傾斜自在に配設される磁石と、前記電圧電流変換回路の前記ｎ個の第２の電流生成部から各々出力される電流のうちの一対の電流の差電流を生成する電流減算回路と、前記電圧電流変換回路の前記ｎ個の第２の電流生成部から各々出力される電流のうちの一対の電流の和電流を生成する電流加算回路と、前記差電流を前記和電流で除算した除算電流を生成する電流除算回路と、前記除算電流から出力信号を生成する出力回路と、を備え、前記信号発生回路は、前記ｎ個の容量素子の蓄電に必要な時間に基づく時間間隔で前記選択信号を発生する、ことを特徴とする。
【００１２】
この構成によれば、ｎ個の磁気センサの出力電圧を同じ条件で電流に変換できる電圧電流変換回路を備えているので、本発明の電圧電流変換回路を備えた位置検出装置はｎ個の磁気センサによる位置検出精度を向上させることができる。
上述した課題を解決するために、本発明のある態様による位置検出装置は、上記電圧電流変換回路と、前記選択信号を発生する信号発生回路と、前記ｎ個の第１の入力端子に各 々接続されたｎ個の磁気センサと、前記ｎ個の磁気センサに対して移動自在又は傾斜自在に配設される磁石と、前記電圧電流変換回路の前記ｎ個の第２の電流生成部のうちの（ｎ／２）個の電流生成部から各々出力される電流の第１の和電流を生成する第１の電流加算回路と、前記電圧電流変換回路の前記ｎ個の第２の電流生成部のうちの残りの電流生成部から各々出力される電流の第２の和電流を生成する第２の電流加算回路と、前記第１の和電流と前記第２の和電流との差電流を生成する電流減算回路と、前記第１の和電流と前記第２の和電流との第３の和電流を生成する第３の電流加算回路と、前記差電流を前記第３の和電流で除算した除算電流を生成する電流除算回路と、前記除算電流から出力信号を生成する出力回路と、を備え、前記信号発生回路は、前記ｎ個の容量素子の蓄電に必要な時間に基づく時間間隔で前記選択信号を発生する、ことを特徴とする。
【００１３】
この構成によれば、ｎ個の磁気センサの出力電圧を同じ条件で電流に変換できる電圧電流変換回路を備えているので、本発明の電圧電流変換回路を備えた位置検出装置はｎ個の磁気センサによる位置検出精度を向上させることができる。
【発明の効果】
【００１４】
本発明によれば、ｎ個の磁気センサの出力電圧を同じ条件で電流に変換できる電圧電流変換回路を備えているので、本発明の電圧電流変換回路を備えた位置検出装置はｎ個の磁気センサによる位置検出精度を向上させることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態に係る電圧電流変換回路の構成を示す回路図である。
【図２】選択信号がＬレベルの場合の電圧電流変換回路の構成を示す回路図である。
【図３】本発明の第１の実施形態に係る電圧電流変換回路の動作を示すタイミング図である。
【図４】本発明の第１の実施形態に係る電圧電流変換回路を備えた位置検出装置の構成を示すブロック図である。
【図５】本発明の第２の実施形態に係る電圧電流変換回路の構成を示す回路図である。
【図６】従来の電圧電流変換回路の構成を示す回路図である。
【発明を実施するための形態】
【００１６】
以下、電圧電流変換回路を備えた位置検出装置の実施形態について図面に従って説明する。以下に参照する各図において、他の図と同等部分は同一符号を付して説明する。
（第１の実施形態）
先ず、第１の実施形態の電圧電流変換回路を備えた位置検出装置について説明する。図４は、本発明の第１の実施形態に係る電圧電流変換回路を備えた位置検出装置の構成を示すブロック図である。なお、第１の実施形態では、ｎ＝２個の場合について説明する。
図４に示すように、位置検出装置１は、電圧電流変換回路１００と、信号発生回路１０と、２個の磁気センサ２０，３０と、磁石４０と、電流減算回路５０と、電流加算回路６０と、電流除算回路７０と、出力回路８０と、から構成されている。
【００１７】
信号発生回路１０は、内部発振器などを備え、ＨレベルとＬレベルの選択信号ＳＥＬを電圧電流変換回路１００に等間隔で出力する。
２個の磁気センサ２０，３０は、ホール素子などで構成され、磁石４０の発生する磁界を電気信号に変換し、各々の出力電圧ＶＨＥ１，ＶＨＥ２を電圧電流変換回路１００に入力する。磁石４０は、２個の磁気センサ２０，３０に対して移動自在または傾斜自在に配設されている。
【００１８】
電流減算回路５０は、電圧電流変換回路１００が２個の磁気センサ２０，３０から出力された出力電圧ＶＨＥ１，ＶＨＥ２を電流に変換した電流ＩＨＥ１，ＩＨＥ２の差電流ＩＳＵＢを生成する。電流加算回路６０は、電圧電流変換回路１００が２個の磁気センサ２０，３０から出力された出力電圧ＶＨＥ１，ＶＨＥ２を電流に変換した電流ＩＨＥ１，ＩＨＥ２の和電流ＩＡＤＤを生成する。電流除算回路７０は、電流減算回路５０が生成した差電流ＩＳＵＢと電流加算回路６０が生成した和電流ＩＡＤＤとを入力し、差電流ＩＳＵＢを和電流ＩＡＤＤで除算した除算電流ＩＤＩＶを生成する。出力回路８０は、電流除算回路７０が生成した除算電流ＩＤＩＶを入力し、出力信号ＶＯＵＴを生成する。
【００１９】
次に、第１の実施形態に係る電圧電流変換回路の構成について、図１を参照して説明する。図１は、第１の実施形態に係る電圧電流変換回路の構成を示す回路図である。なお、以下の説明では説明の簡略化のためにｎ＝２の場合について説明する。
図１に示すように、電圧電流変換回路１００は、第１の選択部１１０と、電圧電流変換部１２０と、第２の選択部１３０と、２個の容量素子１４１，１４２と、２個の電流生成部であるトランジスタ１５１，１５２と、から構成されている。
【００２０】
第１の選択部１１０は、２個の磁気センサ２０，３０から出力された出力電圧ＶＨＥ１，ＶＨＥ２が各々入力される２個の第１の入力端子１１１，１１２と、第１の出力端子１１３とを備え、信号発生回路１０が接続された選択信号線１１４から選択信号ＳＥＬを受けて第１の入力端子１１１または１１２のうちの１つを第１の出力端子１１３と接続するように動作する。第１の選択部１１０は、例えば、選択信号ＳＥＬがＨレベルの場合は第１の入力端子１１１と第１の出力端子１１３とを接続し、選択信号ＳＥＬがＬレベルの場合は第１の入力端子１１２と第１の出力端子１１３とを接続するように動作する。
【００２１】
電圧電流変換部１２０は、演算増幅器１２１と、トランジスタ１２２と、抵抗素子１２３と、から構成されている。本実施形態では、トランジスタ１２２はＰｃｈＭＯＳＦＥＴで説明するが、ＮｃｈＭＯＳＦＥＴで構成しても構わない。
演算増幅器１２１は、第１の選択部１１０の第１の出力端子１１３と一方の入力端子１２５（図１では−端子）とが接続され、出力端子１２７とトランジスタ１２２のゲート端子とが出力端子線１２４を介して接続され、他方の入力端子１２６（図１では＋端子）とトランジスタ１２２のドレイン端子とが接続されている。トランジスタ１２２は、ソース端子が電源電圧ＶＤＤに接続され、ドレイン端子が抵抗素子１２３の一端と接続されている。抵抗素子１２３の他端は、接地されている。
【００２２】
第２の選択部１３０は、第２の入力端子１３３と、２個の第２の出力端子１３１，１３２とを備え、信号発生回路１０が接続された選択信号線１１４から選択信号ＳＥＬを受けて第２の出力端子１３１または１３２のうちの１つを第２の入力端子１３３と接続するように動作する。第２の選択部１３０は、例えば、選択信号ＳＥＬがＨレベルの場合は第２の出力端子１３１と第２の入力端子１３３とを接続し、選択信号ＳＥＬがＬレベルの場合は第２の出力端子１３２と第２の入力端子１３３とを接続するように動作する。
【００２３】
容量素子１４１は、一端が第２の選択部１３０の第２の出力端子１３１と接続され、他端が電源電圧ＶＤＤに接続されている。容量素子１４２は、一端が第２の選択部１３０の第２の出力端子１３２と接続され、他端が電源電圧ＶＤＤに接続されている。
２個の電流生成部は、トランジスタ１５１，１５２（本実施形態ではＰｃｈＭＯＳＦＥＴ）で構成されている。トランジスタ１５１は、ゲート端子が第２の選択部１３０の第２の出力端子１３１と接続され、ソース端子が電源電圧ＶＤＤに接続され、ドレイン端子が出力線１６１に接続されている。トランジスタ１５２は、ゲート端子が第２の選択部１３０の第２の出力端子１３２と接続され、ソース端子が電源電圧ＶＤＤに接続され、ドレイン端子が出力線１６２に接続されている。なお、トランジスタ１５１，１５２は、トランジスタ１２２とほぼ同等の性能を有している。
【００２４】
図１は、選択信号ＳＥＬがＨレベルの場合の第１の選択部１１０及び第２の選択部１３０の状態を示している。すなわち、第１の選択部１１０の第１の入力端子１１１と第１の出力端子１１３とが接続され、第２の選択部１３０の第２の入力端子１３３と第２の出力端子１３１とが接続された状態である。選択信号ＳＥＬがＨレベルの場合、演算増幅器１２１の入力端子１２５には出力電圧ＶＨＥ１が印加され、出力端子１２７から出力電圧ＶＨＥ１とトランジスタ１２２のドレイン端子の電圧とに応じた駆動信号ＶＣ１が出力され、トランジスタ１２２を介して抵抗素子１２３に出力電圧ＶＨＥ１から変換された電流ＩＨＥ１が流れる。また、容量素子１４１の一端には駆動信号ＶＣ１が印加されているので容量素子１４１には駆動信号ＶＣ１が蓄電される。トランジスタ１５１のゲート端子には駆動信号ＶＣ１が印加されているので、トランジスタ１２２と同等の性能を持つトランジスタ１５１のドレイン端子からは電流ＩＨＥ１が出力線１６１に流れる。
【００２５】
次に、選択信号ＳＥＬがＬレベルの場合の電圧電流変換回路の構成について図２を参照して説明する。図２は、選択信号ＳＥＬがＬレベルの場合の電圧電流変換回路の構成を示す回路図である。
選択信号ＳＥＬがＬレベルの場合、第１の選択部１１０の第１の入力端子１１２と第１の出力端子１１３とが接続され、第２の選択部１３０の第２の入力端子１３３と第２の出力端子１３２とが接続された状態である。選択信号ＳＥＬがＬレベルの場合、演算増幅器１２１の入力端子１２５には出力電圧ＶＨＥ２が印加され、出力端子１２７から出力電圧ＶＨＥ２とトランジスタ１２２のドレイン端子の電圧とに応じた駆動信号ＶＣ２が出力され、トランジスタ１２２を介して抵抗素子１２３に出力電圧ＶＨＥ２から変換された電流ＩＨＥ２が流れる。また、容量素子１４２の一端には駆動信号ＶＣ２が印加されているので容量素子１４２には駆動信号ＶＣ２が蓄電される。トランジスタ１５２のゲート端子には駆動信号ＶＣ２が印加されているので、トランジスタ１２２と同等の性能を持つトランジスタ１５２のドレイン端子からは電流ＩＨＥ２が出力線１６２に流れる。
選択信号ＳＥＬがＬレベルになる前にＨレベルであった場合、第２の選択部１３０の出力端子１３１が非接続状態でも容量素子１４１には駆動信号ＶＣ１が蓄電されているので、出力線１６１から電流ＩＨＥ１が流れている。
【００２６】
次に、電圧電流変換回路の動作について図３を参照して説明する。図３は、本発明の第１の実施形態に係る電圧電流変換回路の動作を示すタイミング図である。図３に示す期間ｔ１〜ｔ６は等間隔であり、その時間間隔は容量素子１４１，１４２の蓄電に必要な時間に基づいて決められているものとする。
【００２７】
まず、図３に示す第１の期間ｔ１において、選択信号ＳＥＬがＨレベルなので演算増幅器１２１の入力端子１２５には出力電圧ＶＨＥ１が印加され、出力端子１２７から駆動信号ＶＣ１が出力され、抵抗素子１２３に電流ＩＨＥ１が流れ、容量素子１４１に駆動信号ＶＣ１が蓄電され、出力線１６１から電流ＩＨＥ１が出力される。
【００２８】
次に、第２の期間ｔ２において、選択信号ＳＥＬがＬレベルなので演算増幅器１２１の入力端子１２５には出力電圧ＶＨＥ２が印加され、出力端子１２７から駆動信号ＶＣ２が出力され、抵抗素子１２３に電流ＩＨＥ２が流れ、容量素子１４２に駆動信号ＶＣ２が蓄電され、出力線１６２から電流ＩＨＥ２が出力される。第２の期間ｔ２においても容量素子１４１に駆動信号ＶＣ１が蓄電されているので、出力線１６１から電流ＩＨＥ１が出力されている。
【００２９】
次に、第３の期間ｔ３において、選択信号ＳＥＬがＨレベルなので演算増幅器１２１の入力端子１２５には出力電圧ＶＨＥ１が印加され、出力端子１２７から駆動信号ＶＣ１が出力され、抵抗素子１２３に電流ＩＨＥ１が流れ、容量素子１４１に駆動信号ＶＣ１が蓄電され、出力線１６１から電流ＩＨＥ１が出力される。第３の期間ｔ３においても容量素子１４２に駆動信号ＶＣ２が蓄電されているので、出力線１６２から電流ＩＨＥ２が出力されている。
【００３０】
以下、第４の期間ｔ４においても第２の期間ｔ２と同様の動作が行われ、第５の期間ｔ５においても第３の期間ｔ３と同様の動作が行われ、第６の期間ｔ６においても第２の期間ｔ２と同様の動作が行われ、これらの動作が繰り返される。
このように、選択信号ＳＥＬが所定の間隔でＨレベルとＬレベルとを交互に繰り返すことにより、出力線１６１からは電流ＩＨＥ１が出力され続け、出力線１６２からは電流ＩＨＥ２が出力され続ける。
【００３１】
以上に述べた本実施形態によれば、以下の効果が得られる。
本実施形態では、２個の入力端子１１１，１１２から入力される各々の出力電圧ＶＨＥ１，ＶＨＥ２を共通の電圧電流変換部１２０で対応する電流ＩＨＥ１，ＩＨＥ２に同じ条件で変換することができる電圧電流変換回路１００を備えているので、電圧電流変換回路１００を備えた位置検出装置１は２個の磁気センサによる位置検出精度を向上させることができる。
【００３２】
（第２の実施形態）
次に、電圧電流変換回路の第２の実施形態について説明する。第１の実施形態においては、ｎ＝２個の場合の電圧電流変換回路について説明したが、ｎ＝４個の場合の電圧電流変換回路について説明する。図５は、本発明の第２の実施形態に係る電圧電流変換回路の構成を示す回路図である。
【００３３】
図５に示すように、電圧電流変換回路２００は、第１の選択部２１０と、電圧電流変換部１２０と、第２の選択部２３０と、４個の容量素子１４１，１４２，１４３，１４４と、４個の電流生成部であるトランジスタ１５１，１５２，１５３，１５４と、から構成されている。
第１の選択部２１０は、４個の出力電圧ＶＨＥ１，ＶＨＥ２，ＶＨＥ３，ＶＨＥ４が各々入力される４個の第１の入力端子２１１，２１２，２１３，２１４と、第１の出力端子２１５とを備え、選択信号線１１４から２ビットの選択信号ＳＥＬを受けて第１の入力端子２１１，２１２，２１３，２１４のうちの１つを第１の出力端子２１４と接続するように動作する。第１の選択部２１０は、例えば、２ビットの選択信号ＳＥＬがＨＨレベルの場合は第１の入力端子２１１と第１の出力端子２１５とを接続し、選択信号ＳＥＬがＨＬレベルの場合は第１の入力端子２１２と第１の出力端子２１５とを接続し、選択信号ＳＥＬがＬＨレベルの場合は第１の入力端子２１３と第１の出力端子２１５とを接続し、選択信号ＳＥＬがＬＬレベルの場合は第１の入力端子２１４と第１の出力端子２１５とを接続するように動作する。
【００３４】
電圧電流変換部１２０は、演算増幅器１２１と、トランジスタ１２２と、抵抗素子１２３と、から構成されている。本実施形態では、トランジスタ１２２はＰｃｈＭＯＳＦＥＴで説明するが、ＮｃｈＭＯＳＦＥＴでも構わない。
演算増幅器１２１は、第１の選択部２１０の第１の出力端子２１４と一方の入力端子１２５（図５では−端子）とが接続され、出力端子１２７とトランジスタ１２２のゲート端子とが出力端子線１２４を介して接続され、他方の入力端子１２６（図５では＋端子）とトランジスタ１２２のドレイン端子とが接続されている。トランジスタ１２２は、ソース端子が電源電圧ＶＤＤに接続され、ドレイン端子が抵抗素子１２３の一端と接続されている。抵抗素子１２３の他端は、接地されている。
【００３５】
第２の選択部２３０は、第２の入力端子２３５と、４個の第２の出力端子２３１，２３２，２３３，２３４とを備え、選択信号線１１４から選択信号ＳＥＬを受けて第２の出力端子２３１，２３２，２３３，２３４のうちの１つを第２の入力端子２３５と接続するように動作する。第２の選択部２３０は、例えば、２ビットの選択信号ＳＥＬがＨＨレベルの場合は第２の出力端子２３１と第２の入力端子２３５とを接続し、選択信号ＳＥＬがＨＬレベルの場合は第２の出力端子２３２と第２の入力端子２３５とを接続し、選択信号ＳＥＬがＬＨレベルの場合は第２の出力端子２３３と第２の入力端子２３５とを接続し、選択信号ＳＥＬがＬＬレベルの場合は第２の出力端子２３４と第２の入力端子２３５とを接続するように動作する。
【００３６】
容量素子１４１は、一端が第２の選択部２３０の第２の出力端子２３１と接続され、他端が電源電圧ＶＤＤに接続されている。容量素子１４２は、一端が第２の選択部２３０の第２の出力端子２３２と接続され、他端が電源電圧ＶＤＤに接続されている。容量素子１４３は、一端が第２の選択部２３０の第２の出力端子２３３と接続され、他端が電源電圧ＶＤＤに接続されている。容量素子１４４は、一端が第２の選択部２３０の第２の出力端子２３４と接続され、他端が電源電圧ＶＤＤに接続されている。
【００３７】
４個の電流生成部は、トランジスタ１５１，１５２，１５３，１５４（本実施形態ではＰｃｈＭＯＳＦＥＴ）で構成されている。トランジスタ１５１は、ゲート端子が第２の選択部２３０の第２の出力端子２３１と接続され、ソース端子が電源電圧ＶＤＤに接続され、ドレイン端子が出力線１６１に接続されている。トランジスタ１５２は、ゲート端子が第２の選択部２３０の第２の出力端子２３２と接続され、ソース端子が電源電圧ＶＤＤに接続され、ドレイン端子が出力線１６２に接続されている。トランジスタ１５３は、ゲート端子が第２の選択部２３０の第２の出力端子２３３と接続され、ソース端子が電源電圧ＶＤＤに接続され、ドレイン端子が出力線１６３に接続されている。トランジスタ１５４は、ゲート端子が第２の選択部２３０の第２の出力端子２３４と接続され、ソース端子が電源電圧ＶＤＤに接続され、ドレイン端子が出力線１６４に接続されている。なお、トランジスタ１５１，１５２，１５３，１５４は、トランジスタ１２２とほぼ同等の性能を有している。
【００３８】
第１の実施形態の電圧電流変換回路１００と同様に、電圧電流変換回路２００は、選択信号ＳＥＬに基づき、４つの出力電圧ＶＨＥ１，ＶＨＥ２，ＶＨＥ３，ＶＨＥ４を各々電流ＩＨＥ１，ＩＨＥ２，ＩＨＥ３，ＩＨＥ４に変換し出力する。
第２の実施形態の電圧電流変換回路２００を位置検出装置で使う場合、４つの出力電圧ＶＨＥ１，ＶＨＥ２，ＶＨＥ３，ＶＨＥ４のうち例えば２個の出力電圧ＶＨＥ１，ＶＨＥ２を第１の電流加算回路で第１の和電流として加算し、残りの２個の出力電圧ＶＨＥ３，ＶＨＥ４を第２の電流加算回路で第２の和電流として加算する。第１の和電流と第２の和電流との差電流を電流減算回路で生成し、第１の和電流と第２の和電流との第３の和電流を第３の電流加算回路で生成する。さらに、差電流を第３の和電流で除算した除算電流を電流除算回路で生成し、除算電流から出力回路により出力信号として生成する。
【００３９】
以上に述べた本実施形態によれば、以下の効果が得られる。
本実施形態では、４個の入力端子２１１，２１２，２１３，２１４から入力される各々の出力電圧ＶＨＥ１，ＶＨＥ２，ＶＨＥ３，ＶＨＥ４を共通の電圧電流変換部１２０で対応する電流ＩＨＥ１，ＩＨＥ２，ＩＨＥ３，ＩＨＥ４に変換することができる電圧電流変換回路２００を備えているので、電圧電流変換回路２００を備えた位置検出装置は４個の磁気センサによる位置検出精度を向上させることができる。
【００４０】
なお、ｎが６個以上の場合も同様である。
【符号の説明】
【００４１】
１  位置検出装置
１０  信号発生回路
２０，３０  磁気センサ
４０  磁石
５０  電流減算回路
６０  電流加算回路
７０  電流除算回路
８０  出力回路
１００  電圧電流変換回路
１１０  第１の選択部
１１１，１１２  第１の入力端子
１１３  第１の出力端子
１１４  選択信号線
１２０  電圧電流変換部
１２１  演算増幅器
１２２  トランジスタ
１２３  抵抗素子
１２４  出力端子線
１２５，１２６  入力端子
１２７  出力端子
１３０  第２の選択部
１３１，１３２  第２の出力端子
１３３  第２の入力端子
１４１，１４２，１４３，１４４  容量素子
１５１，１５２，１５３，１５４  トランジスタ
１６１，１６２，１６３，１６４  出力線
２００  電圧電流変換回路
２１０  第１の選択部
２１１，２１２，２１３，２１４  第１の入力端子
２１５  第１の出力端子
２３０  第２の選択部
２３１，２３２，２３３，２３４  第２の出力端子
２３５  第２の入力端子
３００  電圧電流変換回路
３１１，３２１  演算増幅器
３１２，３１４，３２２，３２４  トランジスタ
３１３，３２３  抵抗素子
【図１】
0005643786.tif 000002
【図２】
0005643786.tif 000003
【図３】
0005643786.tif 000004
【図４】
0005643786.tif 000005
【図５】
0005643786.tif 000006
【図６】
0005643786.tif 000007