(57)【特許請求の範囲】
【請求項１】
無線アプリケーション用の５Ｗを超える電力で動作する高出力半導体素子（４００）であって、
前記高出力半導体素子の活性領域（４０４）を含む半導体基板（４０２）と、
前記高出力半導体素子の活性領域にコンタクトを提供する、前記半導体基板上に形成された接触領域（４０８）と、
前記半導体基板の一部を覆うように形成された誘電体層（４１２）と、
前記高出力半導体素子（４００）に外部接続部を提供するリード線（５００、５０２）と、
前記高出力半導体素子の活性領域（４０４）と前記リード線（５００、５０２）との間の前記半導体基板（４０２）上に形成されたインピーダンス整合回路網（５１０、５１２）であって、前記インピーダンス整合回路網は、前記誘電体層上に形成された複数の導体線（４１４）であって、前記活性領域の接触領域に高出力接続部を提供する、前記接触領域に結合された前記複数の導体線（４１４）を含み、該複数の導体線はインピーダンス整合のための所定のインダクタンスを有する、前記インピーダンス整合回路網（５１０、５１２）と
を備え、
前記複数の導体線の各々は、前記誘電体層（４１２）を覆うように延在する所定の形状を有するように構成され、前記所定の形状は、前記複数の導体線のインダクタンスを制御し、前記所定のインダクタンスを提供するために、複数の隣接する導体線間の結合を最適化するように選択される、高出力半導体素子。
【請求項２】
前記複数の導体線（４１４）は、５Ｗを超える素子動作電力および２ＧＨｚで４０を超えるＱ値を有し、前記複数の導体線の少なくとも１本の所定のインダクタンスは、１ナノヘンリーよりも小さい、請求項１に記載の高出力半導体素子。
【請求項３】
前記複数の導体線は、前記活性領域の前記接触領域（４０８）と前記リード線との間に延在している、請求項１乃至２のいずれか一項に記載の高出力半導体素子。
【請求項４】
前記インピーダンス整合回路網（５１０、５１２）は、前記リード線と前記接触領域（４０８）との間の前記半導体基板（４０２）上に形成された別のインピーダンス整合部品（４２２）をさらに備え、前記複数の導体線（４１４）は、少なくとも前記接触領域（４０８）と前記インピーダンス整合部品（４２２）との間に延在している、請求項１または２に記載の高出力半導体素子。
【請求項５】
前記インピーダンス整合部品は、前記半導体基板上に形成されたキャパシタ（４２２）を含む、請求項４に記載の高出力半導体素子。
【請求項６】
すくなくとも２本の隣接する導体線（６０２）が、導体線（６０２）間の結合を増加させるために前記誘電体層全域でＳ字形蛇行路において共に延在している、請求項１乃至５のいずれか一項に記載の高出力半導体素子。
【請求項７】
無線アプリケーション用の５Ｗを超える電力で動作する高出力半導体素子の製造方法であって、
前記高出力半導体素子の活性領域（４０４）を含む半導体基板（４０２）と、前記高出力半導体素子の活性領域にコンタクトを提供する、前記半導体基板上に形成された接触領域（４０８）とを提供すること、
前記半導体基板および接触領域の一部を覆うように誘電体層（４１２）を形成すること、
前記半導体基板（４０２）上にインピーダンス整合回路網（５１０、５１２）を形成すること、
前記高出力半導体素子（４００）に外部接続部を提供するリード線（５００、５０２）を形成することであって、前記インピーダンス整合回路網は、前記高出力半導体素子の活性領域（４０４）と前記リード線（５００、５０２）との間に形成され、前記インピーダンス整合回路網を形成することは、前記活性領域の接触領域に高出力接続部を提供する、前記接触領域に結合された、前記誘電体層を覆うように延在する所定の形状を有する複数の導体線（４１４）を形成することを含み、前記複数の導体線はインピーダンス整合のための所定のインダクタンスを有する、前記リード線（５００、５１２）を形成すること、
前記複数の導体線のインダクタンスを制御し、前記所定のインダクタンスを提供するために、複数の隣接する導体線間の結合を最適化するように前記所定の形状を選択すること
を備える方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線アプリケーション用高出力半導体素子と無線アプリケーション用高出力半導体素子の製造方法とに関する。
【背景技術】
【０００２】
高出力トランジスタ素子および高出力集積回路（ＩＣ）などの高出力半導体素子は、高出力で動作することが必要とされる無線装置およびシステムにおいて使用される。たとえば、高出力ＲＦトランジスタ素子は、セルラーネットワークの基地局のパワーアンプ素子に使用され、５Ｗ〜数百Ｗを超える動作範囲と数ＭＨｚ〜数ＧＨｚの周波数を有することが必要とされる。
【０００３】
伝統的に、高出力ＲＦトランジスタ素子の活性領域は、半導体基板上に形成され、素子の活性領域を素子の外部接続部を形成する入力および出力リード線と出力および入力インピーダンス整合回路網のインピーダンス整合部品とに接続するためにワイヤーおよびワイヤーボンドが使用される。インピーダンス整合回路網は、電力ＲＦトランジスタ素子の入力および出力インピーダンスを高め、動作出力および周波数範囲にわたって所要インピーダンス（５０Ω）に可能な限り近づけるために使用される。インピーダンス整合回路網は、典型的に、半導体または絶縁基板に一般にプリントされるキャパシタと、さらに、接続部としてのみならず出力および入力インピーダンス整合回路網におけるインダクタとしての機能も果たすワイヤーボンド自体とを含む。ワイヤーボンドのインダクタンスは、ワイヤーボンドの長さ、高さ、および形状と、隣接するワイヤーボンド間の結合とによって決定される。それゆえ、ワイヤーボンドの構成は、電力ＲＦトランジスタ素子の入力および出力において適正なインピーダンス整合を確保するために他のインピーダンス整合部品の構成とともに選択される。例として、２ＧＨｚにおける１２０／１５０Ｗ電力トランジスタ素子は、現在のところ、所定の高さ、長さ、および形状の１００箇所より多いワイヤーボンドを必要とする。
【０００４】
高出力および高周波において、ワイヤーボンドの各々のよって形成される各インダクタの実際の値のばらつきは、隣接するワイヤーボンドとの結合とともに、インピーダンス整合回路網によって与えられるインピーダンス整合、したがって、電力素子の性能に影響を及ぼす可能性がある。それゆえ、電力素子の性能を最適化するために、ワイヤーボンドの構成（たとえば、高さ、長さ、および形状）は製造中に十分に管理される必要がある。
【０００５】
新しい無線通信システムは直線性のよい高効率アンプアーキテクチャに対処するためにより厳格でより再現性の性能を必要としているので、このようなシステムの要求を満たすために、製造上の公差によるワイヤーボンドの実際のインダクタンスのばらつきが許容される量は減少されることになる。たとえば、±５０μｍの公差（現在の工具の非典型的な公差レベルではない）を有するワイヤーボンディングによって形成されるワイヤーボンドのインダクタンスのばらつきは、新しいシステムの要求を満たさない素子を生産しかねない。
【０００６】
「無線アプリケーションにおけるＲＦ回路のためのシリコン上の受動集積回路（Ｐａｓｓｉｖｅ  ｉｎｔｅｇｒａｔｉｏｎ  ｏｎ  Ｓｉ  ｆｏｒ  ＲＦ  Ｃｉｒｃｕｉｔ  ｉｎ  ｗｉｒｅｌｅｓｓ  Ａｐｐｌｉｃａｔｉｏｎｓ）」と題される文献（ＮＪ．Ｐｕｌｓｆｏｒｄ，ＪＴＭ．ｖａｎ  Ｂｅｅｋ，ＭＨＷＭ．ｖａｎ  Ｄｅｌｄｅｎ，Ａ．Ｂｏｏｇａａｒｄ，ａｎｄ  ＲＦ．Ｍｉｌｓｏｍｉｎ  Ｍｉｃｒｏｗａｖｅ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ，１９９９  ＩＥＥＥ  ＭＴＴ−Ｓ  Ｉｎｔｅｒｎａｔｉｏｎａｌ，Ｖｏｌｕｍｅ  ４，Ｉｓｓｕｅ  １９９９，Ｐａｇｅ（ｓ）：１８９７−１９００）には、ＲＦ無線アプリケーションにおける集積化低損失共振器および整合回路の可能性を与えるように受動集積ダイを形成するための高抵抗シリコン基板上に高品質係数のインダクタおよびコンデンサを集積化することが記載されている。このような構成は、高抵抗シリコン基板上に形成された最下金属層（２００ｎｍ）と、薄い誘電体層（２００ｎｍ）と、誘電体層を覆うように形成された最上金属層（７μｍ）とを含む。高抵抗シリコン基板内には能動素子が集積化されない。受動集積ダイは、標準マルチダイパッケージング技術を用いて能動シリコンダイと結合される。
【０００７】
個別の高抵抗ダイ上でインダクタおよびキャパシタを活性領域に集積することによって、素子性能を向上させる比較的高いＱ値が実現されうる。しかし、このような構成は、一方のダイが高抵抗シリコンで作られている２つの独立したダイを必要とする。このため、このような素子では製造コストと複雑さが増す。さらに、記載される集積化構成は、動作電力が低いとき（＜３Ｗ）、高抵抗基板であるがゆえに十分に低い損失性能を提供するが、このような構成の誘電損失および抵抗損失は、２００ｎｍの誘電体層および７μｍの金属線における損失によって比較的大きい電力（＞５Ｗ）で非常に大きくなるので、インダクタをダイに集積するこの構成は５Ｗを超える電力で動作する高出力素子には使えない。
【０００８】
「集積された厚ＢＣＢ誘電体膜を用いた小型インジウムリンＨＢＴパワー増幅器（Ｃｏｍｐａｃｔ  ＩｎＰ  ＨＢＴ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒｓ  ＵｓｉｎｇＩｎｔｅｇｒａｔｅｄ  Ｔｈｉｃｋ  ＢＣＢ  Ｄｉｅｌｅｃｔｒｉｃｓ）」と題される文献（Ｊ．Ｈａｃｋｅｒ，Ｗ．ＨＡ，Ｃ．Ｈｉｌｌｍａｎ，Ｍ．Ｕｒｔｅａｇａ，Ｒ．Ｐｉｅｒｓｏｎ  ａｎｄ  Ｂ．Ｂｒａｒ）には、半導体基板上に直接設置される従来のマイクロストリップに比べてはるかに小さい寸法を有する低損失ミリメートル波伝送線を提供するために１５μｍの厚みの層のベンゾシクロブタン（ＢＣＢ）誘電体を採用することが記載されている。記載される技術は、低出力（１．１Ｗ）集積回路に応用され、金属層が薄い（μｍ範囲以下）ために抵抗損失が高くなりすぎる高出力素子（＞５Ｗ）には使えない。それゆえ、このような構成は、５Ｗを超える電力で動作する高出力素子では使えない。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、添付の特許請求の範囲に記載されるような無線アプリケーション用高出力半導体素子および無線アプリケーション用高出力半導体素子の製造方法を提供する。
【課題を解決するための手段】
【００１０】
本発明の具体的な実施形態は従属請求項に記述される。
本開示の上記およびその他の態様は、以下で説明される実施形態を参照して解明され明らかになるであろう。
【図面の簡単な説明】
【００１１】
【図１】周知の高出力半導体素子の一部の上面図の簡略図である。
【図２】図１に示された高出力半導体素子の簡略化された等価電気回路図である。
【図３】図１に示された高出力半導体素子の一部の簡略化された断面図である。
【図４】本開示の実施形態による高出力半導体素子例の一部の簡略化された断面図である。
【図５】本開示の実施形態による高出力半導体素子例の一部の上面図の簡略図であり、その一部は図４に示される。
【図６】種々の形状を有する複数の導体線を示す図４に示された高出力半導体素子例の一部の例の簡略化された上面図である。
【図７】本開示の実施形態に従った方法例による種々の製造段階における図４の高出力半導体素子の部分の概略断面図である。
【図８】本開示の実施形態に従った方法例による種々の製造段階における図４の高出力半導体素子の部分の概略断面図である。
【図９】本開示の実施形態に従った方法例による種々の製造段階における図４の高出力半導体素子の部分の概略断面図である。
【図１０】本開示の実施形態に従った方法例による種々の製造段階における図４の高出力半導体素子の部分の概略断面図である。
【図１１】本開示の実施形態に従った方法例による種々の製造段階における図４の高出力半導体素子の部分の概略断面図である。
【図１２】図７〜１１に示された方法に従って形成された導体線の周波数によるＱ値のばらつきを示すグラフである。
【発明を実施するための形態】
【００１２】
本開示のさらなる詳細、態様、および実施形態を、ほんの一例として図面を参照して説明する。図中の要素は、説明を簡単かつ明確にするために必ずしも一定の縮尺で描かれていない。
【００１３】
以下の説明および図において、一定の領域は具体的な材料、伝導率、および型の少なくとも一つで識別される。しかし、これは、単なる説明の便宜のためであって限定を意図するものではない。本明細書に記載された説明に基づいて、種々の素子機能を得るために様々な半導体材料を採用することができるだけでなく素子の様々な領域のドーピングが変更されてもよいことを当業者は理解するであろう。
【００１４】
本開示を、高出力ＲＦトランジスタ素子を参照して説明する。本開示はトランジスタ素子にもＲＦ素子にも限定されるものではなく、同一基板上のたとえば２つまたはそれ以上の高出力トランジスタ素子を含む、高出力ＲＦまたはマイクロ波集積回路など、他の高出力半導体素子にも同様に適用されることは理解されよう。
【００１５】
まず、図１を参照すると、従来の高出力トランジスタ素子１００は、活性領域またはダイ１０２と、素子を外部部品に結合できるようにする入力リード線１０４および出力リード線１０６と、入力および出力インピーダンス整合回路網と活性領域１０２をキャパシタ素子１０８、１０９に結合するワイヤーボンド１１０、１１１の一部としてのキャパシタ素子１０８、１０９と、活性領域１０２を出力リード線１０６に結合するワイヤーボンド１１２と、キャパシタ素子１０８を入力リード線１０４に結合するワイヤーボンド１１４とを含む。活性領域またはダイ１０２、キャパシタ１０８、１０９は、金属および導電面１０３に取り付けられる。場合によっては、キャパシタ１０８、１０９は、活性領域１０２と同じ半導体基板上に形成されてもよい。
【００１６】
図２は、図１に示された高出力トランジスタ素子１００の一部の簡略化された等価電気回路図を示す。ワイヤーボンド１１４、１１０は、キャパシタ１０８も含む入力インピーダンス整合回路網２００においてインダクタ２１４、２１０としての機能を果たす。ワイヤーボンド１１１および１１２は、キャパシタ１０９も含む出力インピーダンス整合回路網２０２においてインダクタ２１１、２１２としての機能を果たす。
【００１７】
図３は、図１の高出力トランジスタ素子１００の一部の概略断面図である。活性領域またはダイ１０２およびキャパシタ１０９は、いずれも金属および導電面１０３に取り付けられる（たとえば、はんだ付けされる）。活性領域またはダイ１０２は、電力トランジスタ素子１００の図２におけるトランジスタ２２０によって表わされるトランジスタ機能を提供する様々な材料の領域および層の少なくとも一方を含む。ワイヤーボンド１１１は、活性領域またはダイ（たとえば、トランジスタ素子２２０のドレイン領域）とキャパシタ１０９の間の接続部を提供する。ワイヤーボンド１１１は、素子１００の出力インピーダンス整合の誘導部分（ｉｎｄｕｃｔｉｖｅ  ｐａｒｔ）を提供する。
【００１８】
トランジスタ素子１００を動作させる電力が増加すると、電力素子のインピーダンスは減少し、それゆえ、高出力素子では、素子１００の活性領域１０２の近くでインピーダンス整合を開始するように構成することによって性能の改善が実現されうる。つまり、ワイヤーボンド１１０、１１１、および１１２のインダクタンスのばらつきは、ワイヤーボンド１１４のばらつきよりもインピーダンス整合に大きい影響をもたらす。さらに、ワイヤー１１４のようなリード線への接続は、インダクタンスのばらつきが無視できるように実際には非常に短くされうる。
【００１９】
導入部で議論されたように、ワイヤーボンドのインダクタンスはワイヤーボンドの構成、すなわち、ワイヤーボンドの高さ、長さ、形状と、近接または隣接するワイヤーボンド間の結合とに依存する。製造された素子のワイヤーボンドのインダクタンスの実際の値は、たとえば、製造上のばらつきによって変化する場合があり、これが素子１００のインピーダンス整合に影響をもたらす可能性がある。信頼性の高い素子性能を確保するために、ワイヤーボンド、特にインピーダンス整合部品として使用されるワイヤーボンドの実施は正しく管理されるべきである。
【００２０】
ここで、本開示の実施形態による無線アプリケーション用の高出力半導体素子４００の例の一部を示す図４を参照する。図４に示される高出力半導体素子は、高出力半導体素子の活性領域４０４を含む半導体基板４０２を備える。図４に示される例において、高出力半導体素子４００はＲＦ電力トランジスタ素子であり、活性領域４０４は、電力トランジスタ素子４００の図４におけるトランジスタ記号４０６で表わされるトランジスタ機能を提供する半導体基板４０２で形成された様々な材料の領域および層の少なくとも一方を含む。
【００２１】
ある例において、金属層などの導電層４２５が半導体基板４０２の底面に提供され、金属層４２５ははんだ付けされるか、あるいは別の方法で導電層４０３に結合される。導電層４０３は、高出力トランジスタ素子の金属フランジであってもよい。金属層４２５はグラウンド面であってもよい。
【００２２】
本明細書に記載されるように、高出力素子は、５Ｗを超える電力レベルで動作しうるうえに数ＭＨｚ〜数ＧＨｚの周波数で動作する無線アプリケーション用の素子を含む。
高出力半導体素子４００は、半導体基板上に形成された接触領域４０８、４０９をさらに備え、高出力半導体素子の活性領域にコンタクトを提供する。図４に示された接触領域４０８は、たとえば、ドレイン接触領域であってもよく、接触領域４０９はゲート接触領域であってもよい。接触領域４０８、４０９の各々は、半導体基板４０２の上面４１０に形成された金属接触パッドを備えていてもよい。高出力半導体素子４００は、改良されたオーミック接触を提供するために上面４１０において接触領域４０８、４０９から延在する、半導体基板４０２に形成されたドープ領域（図示せず）をさらに備えていてもよい。高出力半導体素子４００は、半導体基板の一部を覆うように形成された誘電体層４１２、または高出力半導体４００への外部接続を提供する少なくとも１本のリード線（たとえば、図５に示されたリード線５００、およびリード線５０２の少なくとも一方）、および高出力半導体素子の活性領域４０４とリード線５００、５０２との間の半導体基板４０２上に形成されたインピーダンス整合回路網５１０、５１２をさらに備える。インピーダンス整合回路網５１０、５１２は、複数の導体線４１４を含み、その１本のみが図４に示されており、誘電体層４１２上に形成されて活性領域４０４の接触領域４０８に高出力接続部を提供するために接触領域４０８に結合されており、インピーダンス整合のための所定のインダクタンスを有する。
【００２３】
図４に示される例において、導体線４１４は、接触領域４０８まで延在する誘電体層４１２を貫いて形成された開口またはビア４１８によって接触領域４０８に電気的に接続される。開口４１８に形成された金属などの導電体は、接触領域４０８に導体線４１４を結合する導電性領域を提供する。
【００２４】
高出力半導体素子４００は、半導体基板４０２を介したＥＭ損傷を減少させるために半導体基板４０２と誘電体層４１２との間に形成された遮蔽層４１６をさらに備えていてもよい。ある例において、遮蔽層４１６は、約１μｍの厚さを有するアルミニウム層などの金属層である。遮蔽層４１６は、高出力半導体素子４００のトップメタライゼーションに使用されるプロセスステップと同じプロセスステップ（たとえば、接触領域を形成するために使用される金属２プロセス）、または導体線４１４形成するために使用されるプロセスステップと同じプロセスステップを用いて半導体基板４０２の上面４１０に形成されてもよい。遮蔽層４１６は、最下導電層４２５に接続されてもよく接続されなくてもよい。場合によっては、グラウンド面としての機能を果たす最下導電層４２５に遮蔽層４１６を接続することによって、半導体基板４０２の導体線からの絶縁を改善することができてＥＭ損傷を減少させることに役立つ。
【００２５】
図４に示される例において、インピーダンス整合回路網は、リード線５００、５０２と接触領域４０８との間で半導体基板４０２上に形成された別のインピーダンス整合部品をさらに備える。導体線４１４は、少なくとも接触領域４０８とインピーダンス整合部品との間に延在している。ある例において、インピーダンス整合部品は、半導体基板４０２の一部の上に、あるいは一部として形成され、キャパシタ記号４２２で表わされたキャパシタを含む。導体線４１４は、活性領域４０４の接触領域４０８とキャパシタ４２２の接触領域４２０との間の接続部を提供する。導体線４１４は、活性領域４０４の接触領域４０８、およびインピーダンス整合回路網の少なくとも別の部品、および／または高出力半導体素子を外部部品に結合できるようにするために高出力半導体素子に外部接続部を提供するリード線５００、５０２の間に高出力接続部を提供してもよいことは理解されよう。それゆえ、導体線４１４は、半導体基板４０２の上面４１０の一部分に延在し、半導体基板の上面を超えてあるいは上面の外には延在しない。一部分の範囲は、導体線４１４がまさに接触領域４０８とインピーダンス整合回路網の他の部品との間に形成されるか、それとも接触領域４０８とリード線５００、５０２との間に形成されるか、それとも接触領域４０８とインピーダンス整合回路網の他の部品との間ならびにインピーダンス整合回路網の他の部品とリード線５００、５０２との間に形成されるかに依存する。図４には示されていないが、導体線４１４と同様に誘電体層上に形成され、活性領域４０４の接触領域４０９に結合されている複数の導体線は、接触領域４０９、およびインピーダンス整合回路網の部品、および／または高出力半導体素子に外部接続部を提供するリード線の間に高出力接続部を提供してもよい。誘電体層４１２は、素子４００の活性領域４０４を覆っていてもよく、覆っていなくてもよい。
【００２６】
誘電体層４１２および半導体基板４０２を介した損失と、高出力における複数の導体線４１４を介した損失とを減少させるために、５Ｗを超える電力および２ＧＨｚで、たとえば、少なくとも１本の導体線が１ｎＨ（ナノヘンリー）より小さいインダクタンスを有する場合に、誘電体層４１２および複数の導体線４１４の各々の設定パラメータは導体線４１４のＱ値が４０を超えるように選定される。Ｑ値に影響を及ぼす誘電体層４１２の設定パラメータは、たとえば、誘電体層４１２の厚さ４１３と、誘電体層を形成する材料の誘電率と、誘電体層４１２の損失正接（ｌｏｓｓ  ｔａｎｇｅｎｔ）とを含む。厚さは、たとえば、シミュレーションによって決定される。Ｑ値に影響を及ぼす複数の導体線４１４の設定パラメータは、たとえば、複数の導体線４１４の面積（たとえば、厚さ４１５）、および複数の導体線を形成する材料の抵抗率を含む。例として、複数の導体線４１４の材料は、抵抗率が可能な限り低くなるように選定される。厚さは、たとえば、シミュレーションによって決定される。誘電体層４１２および複数の導体線４１４の設定パラメータの要求は、半導体基板４０２の抵抗率の関数として変化する可能性がある。
【００２７】
以下でさらに詳しく説明する例において、誘電体層４１２は、シリコン基板上に形成されてもよく、６０μｍよりも大きい厚さを有するＳＵ−８誘電材料（ＭｉｃｒｏＣｈｅｍ社によって供給されるＥＰＯＮ  ＳＵ−８エポキシ樹脂をベースとするネガ型エポキシ系近紫外線フォトレジスト）の層を備えていてもよく、複数の導体線４１４は銅から形成され、少なくとも１本の導体線は３０μｍを超える厚さを有する。このような場合、２ＧＨｚにおける４０のＱ値は、きわめて低い抵抗率（０．０５Ω・ｃｍより小さい）の半導体基板で１００Ｗを超える電力レベルの場合でも達成される可能性がある。
【００２８】
図５は、本開示の実施形態によるカプセル化およびパッケージングを含みうる場合の最終処理ステップ前の高出力半導体素子４００の例の簡略化された斜視図であり、その一部は図４に示されている。図５に示される例において、高出力半導体素子は、素子４００に外部接続部を提供する入力リード線５００および出力リード線５０２と、入力リード線５００と素子４００の活性領域４０４との間に形成されたインピーダンス整合回路網５１２と、素子の活性領域４０４と出力リード線５０２との間に形成されたインピーダンス整合回路網５１０とを備える。ある例において、インピーダンス整合回路網５１０および５１２は、図４の線４１４などの複数の導体線によって活性領域４０４の接触領域４０８、４０９（図４に示される）に接続される。複数の導体線４１４にはインダクタンスがあるが故に、複数の導体線４１４はインピーダンス整合回路網５１０、５１２の部品である。インピーダンス整合回路網５１０、５１２は、各々が、図４に示されるキャパシタ４２２および導体線４１４のようなさらなる導体線の少なくとも一方などの少なくとも１つの他のインピーダンス整合部品をさらに含んでいてもよい。インピーダンス整合部品は、基板４０２上に形成されたキャパシタ４２２に加えて、あるいはキャパシタ４２２の代わりに、基板４０２上に形成されたさらなるキャパシタなど、図５に示されない他の部品を含んでいてもよい。図５に示される例において、インピーダンス整合回路網５１０、５１２は、それぞれ、ワイヤーボンド５０４および５０６を介して入力リード線５００および出力リード線５０２に接続される。しかし、前述のように、複数の導体線４１４は、活性領域４０４の接触領域と、回路網５１０、５１２の他のインピーダンス整合部品、入力リード線５００、および出力リード線５０２の少なくとも一つとの間に高出力接続部を提供してもよい。
【００２９】
インピーダンス整合回路網５１０および５１２と入力リード線５００および出力リード線５０２との間の接続部は、素子の活性領域４０４からさらに離れて位置しており、それゆえ、インピーダンス整合に全くまたは殆ど影響を及ぼさない。さらに、これらのワイヤーは非常に短くすることが可能であり、これによってその影響がさらに減少する。それゆえ、ワイヤーボンドはこれらの接続部に使用することが可能であり、あるいは、前述のように、これらの接続部は複数の導体線などの他の手段によって形成されてもよい。しかし、複数の導体線４１４は、半導体基板４０２の上面４１０を超えて、あるいは上面４１０の外には延在しない。
【００３０】
ワイヤーボンドの代替的な配置として、配置例（図示せず）は高出力半導体素子の半導体基板の上面の一部を覆うように延在し、外部接続部を提供するために上面を超えて、あるいは上面の外に延在するリード線を有していてもよい。このとき、半導体基板に重なるリード線の部分は、半導体基板、たとえば、回路網が接触領域に結合されるインピーダンス整合回路網（たとえば、複数の導体線、またはインピーダンス整合回路網の他の部品）に結合されてもよい。リード線と半導体基板（たとえば、インピーダンス整合回路網）との間の結合は、リボン、バンプ（たとえば、フリップチップ配置の場合のような）によって、あるいはインピーダンス整合回路網の部品と接触するリード線を保持する力（たとえば、圧力）によって、あるいはその他の適切な結合手段によってもよい。
【００３１】
図５のインピーダンス整合回路網５１０および５１２で使用される導体線４１４などの各導体線は、図４で使用されるインダクタ記号で示されるように、一定のインダクタンスを有する。それゆえ、複数の導体線は、素子の活性領域４０４への接続部として使用され、さらに、他のインピーダンス整合部品（キャパシタ４２２など）が使用される場合はそのインピーダンス整合部品とともにインピーダンス整合を提供するインダクタンスインピーダンス整合部品としても使用される。それゆえ、複数の導体線は、インピーダンス整合のための所定のインダクタンスを有するように構成される。複数の導体線４１４によって提供される所定のインダクタンスは、使用される導体線の数と、誘電体層４１２を覆うように延在する各導体線の形状と、各導体線のサイズ（たとえば、各導体線の幅および長さ）と、誘電体層４１２の特性および厚さとに依存する可能性がある。例として、導体線４１４の少なくとも１本は、１ナノヘンリーより小さい所定のインダクタンスを有していてもよい。少なくとも１本の導体線４１４の所定のインダクタンスは、１００ｐＨ（ピコヘンリー）の範囲にあってもよい。
【００３２】
図６は、誘電体層４１２を覆うように延在する図４の導体線４１４に使用される可能性のある種々の形状の例を示す。複数の導体線６０２は、半導体素子６００の活性領域６０４に接続される。採用される形状は、所定のインダクタンスを提供するために複数の隣接する導体線の間の結合を最適化するように選択されてもよい。周知のように、ワイヤーと線の間の結合は素子性能に影響を及ぼしうる。典型的に、素子の性能を最適化するために、隣接するワイヤーまたは線の構成は、隣接する種々のワイヤーまたは線間の結合が要求に応じて増減されるように構成される。同様に、種々の機能のワイヤー間の結合と流れる種々の電流または信号とは、素子性能を向上させるために必要に応じて調整されうる。たとえば、図６の参照符号６０６で指定される電力半導体素子では、少なくとも２本の隣接する導体線６０２がごく接近して位置し、複数の導体線６０２が誘電体層全域でＳ字形蛇行路を共に延在するように実質的に同じ形状を有する。複数の導体線６０２の近接近とＳ字形蛇行路とは、この例では、複数の導体線６０２間の結合を増加させるために採用される。
【００３３】
本開示の実施形態による無線アプリケーション用高出力半導体素子の製造方法の例を、ここで図７〜１１をさらに参照して説明する。簡単にするために、素子の活性領域の接触領域に結合する誘電体層の複数の導体線の形成のみを説明する。素子の活性領域の形成など、電力半導体素子の製造で使用される他のステップは、周知であるので、本明細書ではさらに説明されないことは理解されよう。
【００３４】
図７に示されるように、高出力半導体素子の活性領域を含む半導体基板７００が提供される。活性領域は、図７において参照符号７０２で示される。高出力半導体素子がＲＦ電力トランジスタ素子である場合の例において、活性領域７０２は、トランジスタ機能を提供する半導体基板７００において形成される様々な材料の領域および層の少なくとも一方を含む。本明細書に記載される半導体基板は、窒化ガリウム、炭化ケイ素、ガリウムヒ素、シリコン・オン・インシュレータ（ＳＯＩ）、シリコン、単結晶シリコン、またはその他のタイプの半導体材料、およびこれらの組合せなど、任意の半導体材料または材料の組合せでありうる。半導体基板７００の表面７０６から延在する半導体基板７００にはドープ領域７０４が形成されてもよい。例において図７に示されるように、窒化ケイ素などの層であってもよい不活性層７０８は、絶縁体としての機能を果たすために半導体基板７００の表面７０６を覆うように形成され、パターン化され、エッチングされてドープ領域７０４まで延在する開口７１０を提供する。この後、活性領域７０２にコンタクトを提供する接触領域７１２を提供するために、金属が開口７１０の中に成膜される。図７には１つの接触領域だけが示されているが、半導体基板７００の表面７０６を覆うように、複数のこのような接触領域７１２が形成されてもよいことは理解されよう。
【００３５】
この後、誘電体層７１４は、図８において半導体基板７００および接触領域７１２を覆うように形成される。誘電体層７１４は、ＭｉｃｒｏＣｈｅｍ社によって供給されるＥＰＯＮ  ＳＵ−８エポキシ樹脂をベースとするネガ型エポキシ系近紫外線フォトレジストであるＳＵ−８などの誘電体材料の層から形成されてもよく、半導体基板７００上でスピンコーティングされてもよくあるいは成長されてもよい。ポジ型フォトレジスト材料などの他の誘電体材料が使用されてもよい。
【００３６】
半導体基板の近くに複数の導体線が形成されるとき、半導体基板による誘電損失および複数の導体線の抵抗損に起因するＥＭ損傷は素子性能に著しく影響を及ぼす可能性がある。半導体基板７００を介したＥＭ損傷を減少させるために、誘電体層７１４は厚い層となるように構成される。１０ｍΩ・ｃｍの比較的低い抵抗率を有するシリコン基板を使用する例において、誘電体層７１４は、６０μｍよりも大きい厚さ７１５を有していてもよい。素子がＥＭ損傷に基づく性能要件（たとえば、複数の導体線によって形成されるインダクタのＱ値が十分に高いこと）を確実に満たすようにするために必要とされる誘電体層７１４の最小厚さは、半導体基板７００の材料に依存する可能性がある。半導体基板７００の抵抗率を増加することができれば、誘電体層の厚さを減少させることができる。それゆえ、種々の基板に対して誘電体層７１４は６０μｍもの厚さである必要がないかもしれない。厚い誘電体層を提供しうるＳＵ−８以外の誘電体材料が代わりに使用されてもよい。たとえば、材料内に形成された空隙または複数の空隙を備える誘電体層が使用されてもよい。
【００３７】
図９に示されるように、誘電体層７１４は、この後、パターン化されエッチングされて誘電体層７１４を通って接触領域７１２まで延在する開口またはビア７１６を提供する。活性領域７０２に接続を行なう半導体基板７００各所に複数の開口７１６が形成される。導電体７２０が、この後、図１０のように開口７１６に形成される。導電体は、銅、金、アルミニウム、または金属合金などの金属を含んでいてもよく、成膜、蒸着、スパッタリング、電解処理もしくは無電解処理または他の類似の技術によるめっきによって形成されてもよい。導電体７２０が開口７１６に形成された時点で誘電体層７１４の上面７１８と同じ高さになるようにするために、導電体７２０は誘電体層７１４を通って延在するクリーンな導電性領域を備えるように研磨されうる。同じ結果をもたらすために他のプロセスが採用されうる。
【００３８】
この後、フォトレジストマスクなどのマスク（図示せず）が半導体基板７００を覆うように形成される。このマスクは、半導体基板７００上の複数の導体線の位置を定めるために使用され、その複数の導体線は導電性領域７２０によって活性領域７０２の接触領域７１２に対して高出力接続部を提供することができる。この後、複数の導体線７２２を形成するためにマスクによって定められた位置で誘電体層７１４上に導電体が形成される。導電体は、銅、金、アルミニウム、または金属合金などの金属を含んでいてもよく、成膜、蒸着、スパッタリング、電解処理もしくは無電解処理または他の類似の技術によるめっきによって形成されてもよい。ある例において、複数の導体線７２２は、誘電体層７１４上にプリントされ、銅からなり、複数の導体線の少なくとも１本は３０μｍを超える厚さ７２４を有する。さらに厚い導体線は、抵抗損に起因するＥＭ損傷を減少させる低い抵抗率を有しており、それゆえ、素子性能を向上させる（たとえば、複数の導体線によって形成されるインダクタのＱ値を増加することによって）。
【００３９】
それゆえ、複数の導体線７２２は、誘電体層７１４上に形成され、導電性領域７２０によって活性領域７０２の接触領域７１２に結合されて接触領域に高出力接続部を提供する。
【００４０】
空隙または複数の空隙を備える誘電体層４１２を有する例において、ＳＵ−８誘電体層４１２の一部または全部を除去して誘電体層に複数の空隙または「空気」誘電体層を提供するためにさらなるステップが実施されてもよい。
【００４１】
図１２は、６０μｍのＳＵ−８誘電体層上に形成され、誘電体層全域である距離を置いて蛇行形状で延在する３５μｍの導体線（図６の素子６０６に示される導体線など）の２．５ＧＨｚにおけるＱ値の変動を示すグラフである。曲線１４０はシミュレーションされたＱ値を表わし、曲線１４２は測定されたＱ値を表わす。図１２から、２ＧＨｚにおける４０の範囲のＱ値が得られ、このことは５Ｗよりも大きい電力における高出力ＲＦトランジスタ素子に関する要求に一致していることが分かる。
【００４２】
それゆえ、前述の高出力半導体素子では、半導体基板上に形成された集積化導体線が使用されて素子の活性領域に接続部を提供し、インピーダンス整合用のインピーダンス整合部品として機能するので素子の活性領域への少なくとも接続部用のワイヤーボンドを使用する必要性が回避される。半導体基板上に導体線を集積化またはプリントすると、導体線の製造がワイヤーボンド接続部の形成に比べてより簡単になり、より容易に管理可能になる（たとえば、公差がはるかに小さくなり、線の厚さなどのパラメータがより容易に管理されうる）。たとえば、図６に示されるように、ワイヤーボンドに比べてプリントされた導体線では隣接する導体線間の結合を最適化するために種々の形状がより容易に実現されうる。導体線の製造はワイヤーボンドの製造に比べてより容易に管理可能であるので、活性領域にワイヤーボンド接続部を採用する素子に比べて素子性能のより厳密な仕様を満たし、かつ素子間の性能のばらつきを少なくすることがより容易である。さらに、半導体基板上に形成された複数の導体線を使用することによって、より複雑なワイヤリングが必要な場合にワイヤーボンドを使用する素子に比べて、高出力半導体素子を他の部品（たとえば、スイッチング部品、ディジタル部品）と結合することがより容易になる。
【００４３】
ある例において、複数の導体線は、厚い（５０μｍを超える）誘電体層上に形成され、少なくとも１本は厚く、３０μｍを超える厚さを有し、これによって、ＥＭ損傷を少なくし、高出力において数ＭＨｚ〜数ＧＨｚの周波数にわたって高いＱ値を有する複数の導体線が得られる。
【００４４】
本発明はＲＦまたはマイクロ波などの任意の無線アプリケーション、遠隔通信アプリケーション、レーダーアプリケーション、加熱アプリケーション、医学的アプリケーションなどに応用される可能性があり、低い損失を有し、インピーダンス整合の要求を満たす高出力半導体素子が必要であることが理解されよう。
【００４５】
前述の明細において、本発明の実施形態の具体例を参照し本発明を説明してきた。しかし、添付の特許請求の範囲に記述されるような本発明のより広範に及ぶ範囲から逸脱することなく様々な修正および変更が本明細書においてなされてもよいことは明らかであろう。
【００４６】
本明細書で議論されるような導体は、同様の電流や信号あるいは異なる電流や信号が流れる単一導体、または複数の導体であることに関連して図示または説明されてもよい。しかし、実施形態によって、導体の実施が異なる場合がある。アプリケーションの電流処理能力要求、利用可能空間、および結合法に応じて、複数の導体が単一の幅広い導体で置き換えられてもよい。同様に、単一導体は、信号の一部が流れる様々な複数の導体に分離されてもよい。
【００４７】
しかし、他の修正形態、変更形態、および代替形態も考えられる。したがって、本明細書および図面は、限定的な意味ではなく例示的な意味であると見なされるべきである。
特許請求の範囲において、括弧内に入れられた参照符号は特許請求の範囲を制限するものであると解釈されてはならない。「備える」という語は、特許請求の範囲に列挙された要素またはステップ以外の要素またはステップの存在を除外するものではない。特に明記しない限り、「第１の」および「第２の」などの語は、このような語が表わす要素を適宜区別するために使用される。それゆえ、これらの語はこのような要素の一時的またはその他の優先順位を必ずしも示そうとするものではない。一定の手段が互いに異なる請求項において列挙されているだけで、これらの手段の組合せが都合よく使えないことを示すわけではない。
【図１】
0005522858.tif 000002
【図２】
0005522858.tif 000003
【図３】
0005522858.tif 000004
【図４】
0005522858.tif 000005
【図５】
0005522858.tif 000006
【図６】
0005522858.tif 000007
【図７】
0005522858.tif 000008
【図８】
0005522858.tif 000009
【図９】
0005522858.tif 000010
【図１０】
0005522858.tif 000011
【図１１】
0005522858.tif 000012
【図１２】
0005522858.tif 000013