(57)【特許請求の範囲】
【請求項１】
導電性材料よりなるナノ粒子が溶媒に分散された組成物を吐出し、
前記組成物を乾燥し、
前記乾燥により溶媒を気化させた組成物にオゾン雰囲気下で紫外線を照射した後、１５０℃未満の温度にて焼成して配線を形成することを特徴とする配線の作製方法。
【請求項２】
請求項１において、
前記紫外線の波長は１７５ｎｍ以下であることを特徴とする配線の作製方法。
【請求項３】
請求項１または請求項２において、
前記組成物を、配線形成領域以外に形成された隔壁の内側に吐出することを特徴とする配線の作製方法。
【請求項４】
請求項１または請求項３において、
前記紫外線を、低圧水銀ランプを用いて照射することを特徴とする配線の作製方法。
【請求項５】
請求項１乃至請求項３のいずれか一項において、
前記紫外線を、エキシマランプを用いて照射することを特徴とする配線の作製方法。
【請求項６】
第１の導電層を形成し、
前記第１の導電層上にメモリ層を形成し、
前記メモリ層上に、導電性材料よりなるナノ粒子が溶媒に分散された組成物を吐出し、
前記組成物を乾燥し、
前記乾燥により溶媒を気化させた組成物にオゾン雰囲気下で紫外線を照射した後、１５０℃未満の温度にて焼成して第２の導電層を形成することを特徴とする記憶素子の作製方法。
【請求項７】
請求項６において、
前記紫外線の波長は１７５ｎｍ以下であることを特徴とする記憶素子の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線をはじめとする導電膜の作製方法に関する。
【背景技術】
【０００２】
近年、インクジェット法に代表される液滴吐出法を用いたパターン形成は、フラットパネルディスプレイの分野に応用され、開発が活発に進められている。液滴吐出法は、直接描画するため、マスクが不要であり、大型基板への適用が容易、材料の利用効率が高い等の多くの利点を有するため、カラーフィルタやプラズマディスプレイの電極等の作製に応用されている（例えば、非特許文献１参照）。
【０００３】
例えば、液滴吐出法を用いた導電膜は、溶媒に分散された導電性粒子を含む組成物を塗布し、乾燥・焼成することで形成される。この組成物には、溶媒の他、導電性粒子を溶媒に分散させる分散剤等の有機化合物が含まれている。そのため、これら有機化合物を分解除去すると共に、導電性微粒子を焼結させるために高温で焼成される。
【０００４】
ところで、特許文献１には焼成温度を低く抑えるために焼成する際に紫外線照射を併用する技術が開示されている。なお、用いる紫外線の波長は分散剤に用いた物質に依存した値が開示されている。
【非特許文献１】Ｔ．Ｓｈｉｍｏｄａ，Ｉｎｋ−ｊｅｔ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  Ｆａｂｒｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｅｓ  ｏｆ  Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙｓ，ＳＩＤ  ０３  ＤＩＧＥＳＴ，ｐ１１７８−ｐ１１８１
【特許文献１】特開２００６−２９１３４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、その温度は１５０℃と高く、例えば導電膜を有機膜やプラスチック基板等の上に形成する場合においては、より低い温度での焼成が要求される。
【０００６】
そこで、本発明では焼成を必要とする液滴吐出法をはじめとする塗布法において、配線や導電膜の作製時における焼成温度を低減することを課題とする。また、本発明により、簡便かつ安価に配線または導電膜を作製し、信頼性に優れた半導体装置を簡便かつ安価に提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明では、液滴吐出法等の塗布法を用いて導電性材料よりなるナノ粒子が分散された組成物を吐出し、その後乾燥することで該溶媒を気化させる。そして、活性酸素による前処理を行った後、焼成を行うことで、配線もしくは導電膜を作製する。このように、焼成前に活性酸素による前処理を行うことで、作製時における焼成温度を低減することが可能となる。さらに、材料の利用効率が高いため、簡便かつ安価に所望の形状の配線や導電膜を作製することができる。また、高い焼成温度を要さないため、他の層の損傷を抑制することができる。よって、配線や導電膜の作製方法として液滴吐出法をはじめとする塗布法の適用範囲を拡張することが可能となる。
【０００８】
活性酸素は、例えばオゾン雰囲気下で紫外線を照射することで生成することができる。なお、オゾンは直接供給しても良いし、例えば酸素に波長２４０ｎｍ以下の紫外線を照射することで生成することができる。
【０００９】
なお、酸素に波長１７５ｎｍ以下の紫外線を照射した際には、オゾンの他に酸素からも活性酸素を生成することができる。そのため、波長１７５ｎｍ以下の紫外線を用いた際には、より効率的に活性酸素を得ることができるため、短時間の前処理で焼成温度を低減することが可能となる。
【００１０】
本発明の一は、溶媒に導電性材料よりなるナノ粒子が分散された組成物を吐出し、組成物を乾燥し、溶媒を気化させた組成物に活性酸素を用いて前処理を施した後、焼成することを特徴とする配線の作製方法である。
【００１１】
本発明の一は、溶媒に導電性材料よりなるナノ粒子が分散された組成物を吐出し、組成物を乾燥し、溶媒を気化させた組成物にオゾン雰囲気下で紫外線を照射した後、焼成することを特徴とする配線の作製方法である。
【００１２】
本発明の一は、溶媒に導電性材料よりなるナノ粒子が分散された組成物を吐出し、組成物を乾燥し、溶媒を気化させた組成物に空気中で波長２４０ｎｍ以下の紫外線を照射した後、焼成することを特徴とする配線の作製方法である。
【００１３】
本発明の一は、溶媒に導電性材料よりなるナノ粒子が分散された組成物を吐出し、組成物を乾燥し、溶媒を気化させた組成物に空気中で波長１７５ｎｍ以下の紫外線を照射した後、焼成することを特徴とする配線の作製方法である。
【００１４】
また、本発明の一は、第１の導電層を形成し、第１の導電層上にメモリ層を形成し、メモリ層上に、導電性材料よりなるナノ粒子が溶媒に分散された組成物を吐出し、組成物を乾燥し、溶媒を乾燥により気化させた組成物に活性酸素を用いて前処理を施した後、焼成して第２の導電層を形成することを特徴とする記憶素子の作製方法である。
【００１５】
本発明の一は、第１の導電層を形成し、第１の導電層上にメモリ層を形成し、メモリ層上に、導電性材料よりなるナノ粒子が溶媒に分散された組成物を吐出し、組成物を乾燥し、溶媒を乾燥により気化させた組成物にオゾン雰囲気下で紫外線を照射した後、焼成して第２の導電層を形成することを特徴とする記憶素子の作製方法である。
【００１６】
本発明の一は、第１の導電層を形成し、第１の導電層上にメモリ層を形成し、メモリ層上に、導電性材料よりなるナノ粒子が溶媒に分散された組成物を吐出し、組成物を乾燥し、溶媒を乾燥により気化させた組成物に空気中で波長２４０ｎｍ以下の紫外線を照射した後、焼成して第２の導電層を形成することを特徴とする記憶素子の作製方法である。
【００１７】
本発明の一は、第１の導電層を形成し、第１の導電層上にメモリ層を形成し、メモリ層上に、導電性材料よりなるナノ粒子が溶媒に分散された組成物を吐出し、組成物を乾燥し、溶媒を乾燥により気化させた組成物に空気中で波長１７５ｎｍ以下の紫外線を照射した後、焼成して第２の導電層を形成することを特徴とする記憶素子の作製方法である。
【００１８】
このような記憶素子に対し電圧を印加することで、メモリ層の電気的特性を変化させ、データの書き込みを行う。電気的特性には例えば抵抗値があり、書き込んだ際には対となる第１の導電層及び第２の導電層の一部が接続、つまり短絡（ショートともいう）することにより生じる抵抗値の変化を利用して書き込みを行う。
【００１９】
このように記憶素子は、メモリ層の電気的特性の変化を利用しているため、電圧印加前のメモリ層の初期特性が記憶素子の特性に及ぼす影響は大きい。そのため、第２の導電層の作製時に高い焼成温度を要さず、他の層の損傷を抑制することができる本発明を用いて記憶素子を形成することは、特に有効である。
【００２０】
また、本明細書において、第１の導電層及び第２の導電層を電極と記載することもある。
【００２１】
本発明において組成物に含まれる導電性材料として用いる物質は必ずしもナノ粒子である必要はなく、焼成する前に導電性材料と有機物とが混在する場合において本発明は有効である。ただし、ナノ粒子を用いた方が金属本来の融点より低い温度で導電性材料が焼結するため焼成温度をより低いものとすることができ、本発明は特に有効なものとなりえる。よって、本明細書では、組成物に含まれる導電性材料にナノ粒子を用いた場合について述べる。
【発明の効果】
【００２２】
本発明により、簡便かつ安価に所望の形状の配線及び導電膜を作製することができる。また、配線もしくは導電膜の作製時に高い焼成温度を要さないため、他の層の損傷を抑制することができる。よって、配線や導電膜等の作製方法として焼成工程を要する塗布法の適用範囲を拡張することが可能となる。さらに、本発明により、信頼性に優れた記憶素子や半導体装置を簡便かつ安価に提供することができる。
【発明を実施するための最良の形態】
【００２３】
本発明の実施の形態について、図面を用いて以下に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間においても共通して用いる場合がある。
【００２４】
（実施の形態１）
本発明の配線の作製方法について、図１を用いて説明する。
【００２５】
基板１０１には、ガラス基板、石英基板、ステンレス等の金属基板の一表面に絶縁膜を形成したものや本工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。
【００２６】
まず、図１（Ａ）に示すように基板１０１上の所望の位置に液滴吐出法を用いて導電性材料を含む組成物を吐出する。液滴吐出法とは所定の物質を含む液滴を細孔から吐出してパターンを形成する方法であり、ここでは溶媒に分散された導電性材料よりなるナノ粒子が分散された組成物を液滴１０２として吐出（噴出）する。
【００２７】
ナノ粒子を形成する導電性材料には、配線材料として用いることが可能な材料を用いることができ、例えば金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、チタン（Ｔｉ）、インジウム（Ｉｎ）等から選択された金属元素又はこれらの元素を主成分とする合金材料が用いられる。また、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）の金属硫化物、ゲルマニウム（Ｇｅ）、ケイ素（Ｓｉ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）や上述の金属元素などの酸化物、ハロゲン化物の一種又は複数種が混合されていてもよい。その他、導電性材料に透明導電膜として用いられるインジウム錫酸化物（以下、ＩＴＯと表記する）、珪素を含有したインジウム錫酸化物、２〜２０［ｗｔ％］の酸化亜鉛（ＺｎＯ）を含む酸化インジウム（略称：ＩＺＯ）等を用いることもできる。
【００２８】
なお、導電性材料に２種以上の元素もしくは化合物が用いられる場合、その混合状態については特に限定されず、例えばこれらの各々が均一に存在しても、コア部にいずれか一が偏在していても良い。
【００２９】
ナノ粒子の粒径は、１ｎｍ以上２００ｎｍ以下、好ましくは１ｎｍ以上１００ｎｍ以下が良い。
【００３０】
なお、ナノ粒子は、気相法、液相法、固相法のいずれを用いて形成されたものであっても良く、その作製方法は特に限定されない。
【００３１】
また、溶媒には水または有機溶媒を用いることができ、有機溶媒は水溶性有機溶媒であっても、非水溶性有機溶媒であっても良い。例えば、水溶性有機溶媒にはメタノール、エタノール、プロパノール、ブチルアルコール、グリセリン、ジプロピレングリコール、エチレングレコール等のアルコール、アセトン、メチルエチルケトン等のケトン、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテル等のグリコールエーテル、２−ピロリドン、Ｎ−メチルピロリドン等の水溶性含窒素有機化合物や酢酸エチル等が挙げられる。また、非水溶性有機溶媒には、オクタン、ノナン、デカン等のアルカン、シクロアルカン、トルエン、キシレン、ベンゼン、ジクロロベンゼン等の芳香族等が挙げられる。もちろん、これら溶媒は必ずしも一種で使用する必要はなく、溶媒同士において相分離が生じなければ複数種を混合して用いることも可能である。
【００３２】
なお、ナノ粒子は、溶媒中においてナノ粒子の凝集を防ぐために有機物で被覆された状態で存在している。この有機物は、粒子を安定に分散させる機能を有する分散剤に相当し、例えば導電性材料が有する金属元素と配位結合を形成することが可能な物質や界面活性剤等により構成されている。ここで、金属元素と配位結合を形成する物質としては、アミノ基、チオール基（−ＳＨ）、スルファンジイル基（−Ｓ−）、ヒドロキシ基（−ＯＨ）、オキシ基（−Ｏ−）、カルボキシル基（−ＣＯＯＨ）、シアノ基（−ＣＮ）等の窒素、硫黄、酸素原子などが有する孤立電子対を有する物質が挙げられる。例えば、エタノールアミン等のヒドロキシアミン類、オレイルアミン、ポリエチレンイミンやポリビニルピロリドン等のアミン系化合物、ポリビニルアルコール等のアルコール類、アルカンチオール類、ジチオール類、エチレングリコール、ジエチレングリコールやポリエチレングリコール等のグリコール類、ポリアクリル酸やカルボキシメチルセルロース等を用いることができる。また、界面活性剤としては、例えば、ビス（２−エチルヘキシル）スルホコハク酸やドデシルベンゼンスルホン酸ナトリウム等のアニオン性界面活性剤、ポリアルキルグリコールのアルキルエステルやアルキルフェニルエーテル等の非イオン性界面活性剤、フッ素系界面活性剤、ポリエチレンイミンとポリエチレンオキサイドとを有する共重合体等を用いることができる。
【００３３】
よって、有機物で被覆された導電性材料よりなるナノ粒子が溶媒中に分散されて吐出される。なお、吐出される組成物（吐出材料とも言う）には、導電性材料、分散剤、溶媒の他にナノ粒子の作製時に用いられる物質、バインダー、可塑剤、シランカップリング剤等が含まれる場合もある。バインダーには、熱硬化性樹脂が用いられ、例えば、ポリイミド、アクリル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、フラン樹脂、ジアリルフタレート樹脂等の有機樹脂が挙げられる。なお、バインダーは熱硬化性樹脂の収縮力により後の焼成工程においてナノ粒子同士の不均一な焼結箇所の発生を抑制することができる。また、このような樹脂により、吐出材料の粘度を調節することも可能である。
【００３４】
次に液滴吐出法に用いる液滴吐出装置の一態様を図２に示す。液滴吐出手段２０３の個々のヘッド２０５、ヘッド２１２は制御手段２０７に接続され、それをコンピュータ２１０で制御することにより予めプログラミングされたパターンに描画することができる。描画するタイミングは、例えば、記憶素子が設けられる基板２００上に形成されたマーカー２１１を基準に行えば良い。あるいは、基板２００の縁を基準としても良い。この基準を撮像手段２０４により検出し、画像処理手段２０９にてデジタル信号に変換したものをコンピュータ２１０で認識して制御信号を発生させて制御手段２０７に送る。撮像手段２０４としては、電荷結合素子（ＣＣＤ）や相補型金属酸化物半導体を利用したイメージセンサなどを用いることができる。基板２００上に形成されるべきパターンの情報は記憶媒体２０８に格納されたものであり、この情報をもとにして制御手段２０７に制御信号を送り、液滴吐出手段２０３の個々のヘッド２０５、ヘッド２１２を個別に制御する。吐出する材料は、材料供給源２１３、材料供給源２１４より配管を通してヘッド２０５、ヘッド２１２にそれぞれ供給される。
【００３５】
ヘッド２０５内部は、点線２０６が示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。ここでは図示していないが、ヘッド２１２もヘッド２０５と同様の内部構造を有する。例えば、ヘッド２０５とヘッド２１２におけるノズルのサイズを異ならせると、異なる材料を異なる幅で同時に描画することができる。もちろん、同じ材料を異なる幅で同時に描画することも可能である。
【００３６】
また、大型基板を用いる場合、ヘッド２０５、ヘッド２１２を図中の矢印の方向に自在に走査し、描画する領域を自由に設定することができる。そのため、同じパターンを一枚の基板に複数描画することもできる。また、ステージを動かし、描画する領域を自由に設定しても良い。もちろん、ヘッド及びステージを同時に動かしても良い。
【００３７】
なお、吐出する材料の粘度は２０ｍＰａ・ｓ以下が好適であり、これはノズルから材料を円滑に吐出できるようにするためである。また、吐出する材料の表面張力は、４０ｍＮ／ｍ以下が好ましい。ただし、用いる溶媒や用途等に合わせて、吐出材料の粘度等は適宜調整するとよい。例えば、金や銀のナノ粒子が溶媒に分散された吐出材料の粘度は５ｍＰａ・ｓ以上２０ｍＰａ・ｓ以下に設定するとよい。
【００３８】
上記のような液滴吐出装置を用いて導電性材料よりなるナノ粒子が分散された吐出材料を所望の位置に吐出し、その後乾燥することで該溶媒を気化させる。なお、所望の位置に吐出することが可能であるため、材料の利用効率を高いものとすることができる。図１（Ｂ）は吐出材料を乾燥させた後の模式図であり、図１（Ｂ）に示すように溶媒以外の物質、即ち導電性材料よりなるナノ粒子１０３と前記ナノ粒子１０３を被覆する有機物１０４とが基板１０１上に残った状態となる。これら基板１０１上に残った物質、即ち乾燥後の吐出材料を、吐出物とも言う。乾燥条件は用いた溶媒によって異なるが、例えば、溶媒にプロパノールを用いた場合には１００度で５分間ほど行えば良い。なお、吐出時に基板１０１を加熱することで、乾燥に要する時間を短縮もしくは省略することも可能である。また、有機物１０４には溶媒が残留している場合もある。さらに、上述したように吐出材料にはナノ粒子の作製時に用いられる物質（例えば、還元剤）、バインダー、可塑剤、シランカップリング剤等が含まれている場合もある。そのため、吐出材料によっては、有機物１０４にこれらの物質が含まれる場合もある。
【００３９】
なお、ここでは吐出材料を液滴吐出法を用いて基板１１０上に吐出したが、これに限定されることはなく、例えば吐出材料を高粘度化することによりスクリーン印刷をはじめとする印刷法を用いることも可能である。
【００４０】
次に、後の焼成工程における前処理として吐出物を活性酸素に晒し、有機物１０４を分解する。ただし、ナノ粒子１０３の全てに対する有機物１０４が分解されるわけではなく、前処理を施す時間、有機物と活性酸素との接触状態及び有機物１０４の結合の種類等によって異なる。少なくとも、この活性酸素による前処理を行うことで、後工程における焼成温度を低減することが可能となる。
【００４１】
活性酸素の発生方法について例を挙げる。活性酸素Ｏ（１Ｄ）は、式（１）に示すようにオゾンに紫外線を照射することにより生成させることができる。なお、式（１）においてｈはプランク定数、νは紫外線の振動数を表し、紫外線照射には、紫外線ランプ、レーザ等の紫外線照射装置を用いれば良い。オゾンは２００ｎｍ以上３００ｎｍ以下に強い紫外線吸収帯を有するため、この波長を効率良く発するランプもしくはレーザ等を紫外線照射装置に用いることが好ましい。
Ｏ３＋ｈν→Ｏ２＋Ｏ（１Ｄ）    ・・・（１）
【００４２】
この活性酸素による前処理は別途生成した活性酸素を供給することで行っても良いし、例えばオゾン雰囲気下で吐出物の上から紫外線を照射することで行っても良い。これらは、吐出物に紫外線が照射されるか否かで異なっている。前者は、配線の下層に紫外光を照射したくない素子等を設けた場合に特に有効である。一方、後者を用いた場合、紫外線は高いエネルギーを有するため有機物１０４の結合を切断することができる。そのため、活性酸素による酸化が促進され、前処理における有機物１０４の分解が進行しやすくなるため、より短時間の前処理で焼成温度を低減することが可能となる。この場合、紫外線照射装置には、低圧水銀ランプもしくはエキシマランプを用いることが好ましい。低圧水銀ランプからは、波長１８５ｎｍ及び２５４ｎｍの光が発せられる。一方、エキシマランプとはエキシマの発光を利用したランプであり、用いる放電用ガスによって中心波長を異ならせることが可能である。主に、放電用ガスとして希ガスあるいは希ガスとハロゲンガスとの混合ガスを用いることができ、なかでも放電用ガスにキセノンを用いた波長１７２ｎｍに発光中心を有するエキシマランプが好ましい。低圧水銀ランプより照射される波長１８５ｎｍの光、キセノンを用いたエキシマランプより照射される波長１７２ｎｍの光が有するエネルギーが有機物を構成する多種の結合エネルギーより大きい場合が多いため、これらを紫外線照射装置として用いることが好ましい。
【００４３】
なお、オゾンはコロナ放電等を利用したオゾン発生装置を用いて生成しても良いし、酸素より生成しても良い。その方法について、以下で説明する。酸素は空気中に含まれる酸素であっても良いし、酸素を供給しても良い。
【００４４】
酸素存在下で波長２４０ｎｍ以下の紫外線（例えば、低圧水銀ランプによる波長１８５ｎｍの紫外線、放電ガスにキセノンを用いたエキシマランプによる波長１７２ｎｍの紫外線）を照射すると、式（２）及び式（３）に示すように酸素よりオゾンを得ることができる。なお、Ｏ（３Ｐ）は基底状態における原子状酸素を示す。
Ｏ２＋ｈν→Ｏ（３Ｐ）＋Ｏ（３Ｐ）    ・・・（２）
Ｏ２＋Ｏ（３Ｐ）→Ｏ３                ・・・（３）
【００４５】
また、酸素存在下で波長１７５ｎｍ以下の紫外線（例えば、放電ガスにキセノンを用いたエキシマランプによる波長１７２ｎｍの紫外線）を照射すると、式（４）に示すように酸素よりオゾン及び活性酸素を得ることができる。よって、このような波長の発光を有する紫外線照射装置を用いた場合には活性酸素を高効率に得ることができるため、より短時間の前処理で焼成温度を低減することが可能となる。もちろん、ここで得られる原子状酸素Ｏ（３Ｐ）は、オゾンを生成するために用いられる（式（３）参照）。
Ｏ２＋ｈν→Ｏ（１Ｄ）＋Ｏ（３Ｐ）    ・・・（４）
【００４６】
例えば、紫外線照射装置に低圧水銀ランプを用いた場合には、式（２）、式（３）及び式（１）に示したように波長１８５ｎｍの発光により得られたオゾンから、波長２５４ｎｍの発光を用いて活性酸素が生成される。このようにして得られた活性酸素を用いて有機物１０４を分解する。もちろん、上述したように吐出物に低圧水銀ランプより得られる紫外線を照射する場合には特に波長１８５ｎｍの発光により有機物１０４の結合が切断されやすいため、活性酸素による酸化がより促進され、前処理における有機物１０４の分解が進行しやすくなる。
【００４７】
また、紫外線照射装置に発光中心波長が１７２ｎｍである放電ガスにキセノンを用いたエキシマランプを用いた場合には、式（４）、式（３）及び式（１）に示したように波長１７２ｎｍの発光より直接酸素から得られる活性酸素及びオゾンより得られる活性酸素を用いて有機物１０４を分解する。もちろん、吐出物に上記ランプより得られる発光を照射した場合には有機物１０４における結合の切断が容易となり、活性酸素による酸化がより促進される。よって、前処理における有機物１０４の分解が進行しやすくなる。
【００４８】
また、活性酸素を別途生成しない場合、必ずしも吐出物の上から紫外線を照射する必要はない。例えば、横から紫外線を照射しても良い。もちろん、一カ所からの照射に限られるものでもない。
【００４９】
以上のような活性酸素による前処理を施した後、図１（Ｃ）に示すように吐出物を焼成することで配線１０５を得ることができる。なお、図１（Ｃ）に示す配線１０５の断面形状は、吐出材料における溶媒の気化及び有機物１０４の分解時に吐出物が外側に向かうことにより形成されるリングステインを現しているが、乾燥、前処理及び焼成を施す条件によって得られる配線の断面形状は異なるためこの限りでない。
【００５０】
また、ナノ粒子を構成する導電性材料によっては、形成された粒子間にボイドが発生することがある。これは、導電性材料の結晶成長が非常に速く進行したためであり、ナノ粒子に合金材料を用いることでこのようなボイドの発生を抑制することができる。
【００５１】
以上のようにして、簡便かつ安価に配線を形成することができる。
【００５２】
また、基板１０１上に配線を設けた場合について述べたが、配線の下層は特に限定されるものではない。
【００５３】
なお、本実施の形態では配線を例に挙げ、その作製方法について述べたが、導電膜においても同様のように作製することが可能である。さらに、得られた導電膜を所望の形状にエッチングすることで配線を形成しても良い。
【００５４】
また、本発明はスピンコートなど焼成工程を要する塗布法を用いて導電層を形成する場合においても有効である。このようにして形成された導電層を所望の形状にエッチングすることで、配線や導電膜を作製することも可能である。
【００５５】
以上のように、焼成前に活性酸素による前処理を行うことで配線や導電膜の作製時における焼成温度を低減することが可能となる。また、焼成時間を短時間とすることも可能である。さらに、塗布法の種類によっては材料の利用効率が高いため、簡便かつ安価に所望の形状の配線や導電膜を作製することができる。また、高い焼成温度を要さないため、他の層の損傷を抑制することができる。よって、配線や導電膜等の作製方法として焼成工程を要する塗布法の適用範囲を拡張することが可能となる。
【００５６】
本実施の形態は、他の実施形態及び実施例に記載した内容と適宜組み合わせることが可能である。
【００５７】
（実施の形態２）
本実施の形態では、実施の形態１と異なる配線の作製方法について図３を用いて説明する。
【００５８】
まず、本発明の配線の形成領域（以下、単に配線形成領域という）３０１以外の基板１０１上に隔壁（絶縁層）３００をスパッタ法、ＣＶＤ法、印刷法、液滴吐出法、スピンコート法、蒸着法等を用いて形成する。この隔壁（絶縁層）３００には、酸化珪素、窒化珪素、酸化窒化珪素等の無機絶縁性材料、アクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド、芳香族ポリアミド、ポリベンゾイミダゾールなどの耐熱性高分子、又はシロキサン樹脂を用いることができる。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いても良いし、またベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、ポリイミドなどの有機材料、水溶性ホモポリマーと水溶性共重合体を含む組成物等を用いてもよい。
【００５９】
隔壁（絶縁層）３００を設けることにより液滴吐出法を用いて配線３０２を形成する際、吐出材料が所望の位置、ここでは配線形成領域３０１より不要に広がることを防ぐことができる。
【００６０】
次に、配線形成領域３０１に液滴吐出法を用いて導電性材料よりなるナノ粒子が分散された吐出材料を吐出し、その後乾燥することで該溶媒を気化させる。そして、実施の形態１と同様にして活性酸素による前処理を行った後、焼成を行うことで、配線３０２を得ることができる。この前処理を施すことにより、焼成温度を低減することが可能となる。
【００６１】
なお、前処理時間は、隔壁（絶縁層）３００が耐えうる時間であれば特に限定されないが、３０秒以上かつ２時間以下とすることが好ましい。
【００６２】
以上のようにして、簡便に微細な配線を形成することができる。また、材料の利用効率も向上することができる。
【００６３】
ところで、配線を形成するための吐出材料は、液状であるため被形成領域の表面状態に大きく影響を受ける。そのため、隔壁（絶縁層）３００にぬれ性を制御する処理を施しても良い。固体表面のぬれ性は、表面の化学的性質及び物理的な表面形状（表面粗さ）に影響をうける。本発明において表面のぬれ性を制御する処理とは、液状の吐出材料の付着領域に該吐出材料に対してぬれ性の異なる領域を形成することである。なお、ぬれ性の異なる領域とは、吐出材料に対しぬれ性に差を有する、即ち吐出材料の接触角が異なる領域である。吐出材料の接触角が大きい領域は、吐出材料に対しよりぬれ性が低い領域（以下、低ぬれ性領域ともいう）であり、接触角が小さい領域は吐出材料に対しぬれ性の高い領域（以下、高ぬれ性領域ともいう）である。接触角が大きいと液状の吐出材料は領域表面上で広がらず、接触角が小さいと吐出材料は広がる。このように、ぬれ性が異なる領域では表面エネルギーも異なり、ぬれ性が低い領域における表面エネルギーは小さく、ぬれ性の高い領域表面における表面エネルギーは大きい。
【００６４】
なお、ぬれ性の違いは両領域の相対的な関係であり、ここでは配線３０２の被形成領域である隔壁（絶縁層）３００上に低ぬれ性領域を形成することで、吐出材料の付着領域にぬれ性の異なる２種類の領域を形成することができる。選択的に低ぬれ性領域を形成する方法としては、マスク層を形成し、そのマスク層を用いて選択的に低ぬれ性物質からなる層を形成する方法、選択的にぬれ性を低める表面処理方法などを用いて形成することができる。
【００６５】
例えば、表面のぬれ性を変化させ制御する方法としては、光照射のエネルギーによって表面の物質を分解し、領域表面を改質し、ぬれ性を変化させる方法がある。また、低ぬれ性物質としてはフッ化炭素基（フッ化炭素鎖）を含む物質、あるいはシランカップリング剤を含む物質等を用いることができる。例えば、シランカップリング剤は単分子膜を形成することができるため、表面改質を効率よく行え、短時間でぬれ性を変化させることができる。また、シランカップリング剤は、フッ化炭素鎖を有するもののみでなく、アルキル基を有するものも基板に配列させることで低ぬれ性を示すことができる。また、低ぬれ性物質としてチタネートカップリング剤、アルミネートカップリング剤を用いてもよい。
【００６６】
液状の吐出材料はぬれ性の高い方へ移動するため、ぬれ性を制御する処理を行うことでより正確な位置へのパターン形成、即ち配線形成が可能となる。また、吐出材料の利用効率を向上させることができる。
【００６７】
なお、本実施形態では隔壁（絶縁層）３００を設け、ぬれ性を制御する処理を行う場合について示したが、実施の形態１に示したように基板上等に配線を設ける場合においてもぬれ性を制御する処理を行っても良い。また、配線の下層は基板に限定されるものではない。
【００６８】
以上のようにして、簡便かつ安価に配線を形成することができる。
【００６９】
なお、本実施の形態では配線を例に挙げ、その作製方法について述べたが、導電膜においても同様のように作製することが可能である。さらに、得られた導電膜を所望の形状にエッチングすることで配線を形成しても良い。
【００７０】
また、本発明はスピンコートなど焼成工程を要する塗布法を用いて導電層を形成する場合においても有効である。このようにして形成された導電層を所望の形状にエッチングすることで配線や導電膜を作製することも可能である。
【００７１】
以上のように、焼成前に活性酸素による前処理を行うことで配線や導電膜の作製時における焼成温度を低減することが可能となる。また、焼成時間を短時間とすることも可能である。さらに、塗布法の種類によっては材料の利用効率が高いため、簡便かつ安価に所望の形状の配線や導電膜を作製することができる。また、高い焼成温度を要さないため、他の層の損傷を抑制することができる。よって、配線や導電膜等の作製方法として焼成工程を要する塗布法の適用範囲を拡張することが可能となる。
【００７２】
また、本実施の形態は、他の実施形態及び実施例に記載した内容と適宜組み合わせることが可能である。
【００７３】
（実施の形態３）
本実施形態では、本発明を用いて作製した記憶素子の一構成例について図４を用いて説明する。
【００７４】
図４（Ａ）に示す記憶素子は、第１の導電層４０１と、第２の導電層４０２と、第１の導電層４０１と第２の導電層４０２とに挟持されたメモリ層４０３とを有する。ここではメモリ層４０３として有機化合物層を用いた場合について述べる。
【００７５】
まず、このような記憶素子の動作機構について説明する。記憶素子の第１の導電層４０１と第２の導電層４０２との間に電圧を印加すると、メモリ層４０３に微電流が流れ、ジュール熱が発生する。これにより、メモリ層４０３を構成する有機化合物が変形し、第１の導電層４０１及び第２の導電層４０２の一部が接続、つまり短絡した状態となる。よって、所定の電圧を印加することで高抵抗状態から低抵抗状態へ移行し、書き込む動作を行うことができる。
【００７６】
次に、各層に用いることが可能な材料について説明する。
【００７７】
第１の導電層４０１は、単層または積層構造からなる導電性の高い金属、合金、化合物等を用いることができる。例えば、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の金属、または金属材料の窒化物（例えば、窒化チタン、窒化タングステン、窒化モリブデン）の他、周期表の１族または２族に属する金属、即ちリチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、及びこれらのいずれかを含む合金（たとえば、Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）等が挙げられる。また、ユーロピウム（Ｅｒ）、イッテルビウム（Ｙｂ）等の希土類金属及びこれらを含む合金等を用いてもよい。また、透明導電膜として用いられるインジウム錫酸化物（以下、ＩＴＯと表記する）、珪素を含有したインジウム錫酸化物、２〜２０［ｗｔ％］の酸化亜鉛（ＺｎＯ）を含む酸化インジウム（略称：ＩＺＯ）等を用いることもできる。
【００７８】
なお、第１の導電層４０１は、蒸着法、スパッタ法、ＣＶＤ法、印刷法、電解メッキ法、無電解メッキ法、液滴吐出法等を用いて形成される。もちろん、本発明を用いることも可能である。
【００７９】
メモリ層４０３に用いられる有機化合物層は、外部からの電圧の印加により、結晶状態、導電性や形状が変化する有機化合物で形成する。この有機化合物層は、単層で設けてもよいし、異なる有機化合物で形成された層を積層させて複数層としても良い。
【００８０】
なお、有機化合物層は、外部からの電圧の印加により記憶素子の電気抵抗が変化する膜厚で形成する。有機化合物層の代表的な膜厚は、５ｎｍから１００ｎｍ、好ましくは１０ｎｍから６０ｎｍである。
【００８１】
有機化合物層は、正孔輸送性もしくは電子輸送性を有する有機化合物を用いて形成することができる。
【００８２】
例えば、正孔輸送性を有する有機化合物としては、２，７−ジ（Ｎ−カルバゾリル）−スピロ−９，９’−ビフルオレン（略称：ＳＦＤＣｚ）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）のようなフタロシアニン化合物等が挙げられる。
【００８３】
電子輸送性の高い有機化合物としては、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等が挙げられる。
【００８４】
上記の他、例えば２，３−ビス（４−ジフェニルアミノフェニル）キノキサリン（略称：ＴＰＡＱｎ）、１，３，５−トリ（Ｎ−カルバゾリル）ベンゼン（略称：ＴＣｚＢ）、９−［４−（Ｎ−カルバゾリル）］フェニル−１０−フェニルアントラセン（略称：ＣｚＰＡ）、３，６−ジフェニル−９−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール（略称：ＤＰＣｚＰＡ）、２−ｔ−ブチル−９，１０−ビス（４−（Ｎ−カルバゾリル）フェニル）アントラセン（略称：ＣｚＢＰＡ）、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、Ｎ−（２−ナフチル）カルバゾール（略称：ＮＣｚ）等を用いて形成してもよい。
【００８５】
有機化合物層は、蒸着法、電子ビーム蒸着法、スパッタリング法、ＣＶＤ法等を用いて形成することができる。また、他の形成方法として、スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法等を用いてもよいし、上記方法とこれらを組み合わせてもよい。
【００８６】
また、有機化合物層は、正孔輸送性もしくは電子輸送性を有する有機化合物に絶縁物が混合されていても良い。なお、絶縁物は、均一に分散されている必要はない。絶縁物を混合することにより、有機化合物層のモルフォロジーを向上することができる。よって、有機化合物層の部分的な結晶化等を抑制することができるため、記憶素子毎の挙動のばらつきを抑制することができる。
【００８７】
絶縁物としては、絶縁性を有する無機化合物または有機化合物を用いることができる。例えば無機化合物としては、酸化リチウム（Ｌｉ２Ｏ）、酸化ナトリウム（Ｎａ２Ｏ）、酸化カリウム（Ｋ２Ｏ）、酸化ルビジウム（Ｒｂ２Ｏ）、酸化ベリリウム（ＢｅＯ）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）、酸化ストロンチウム（ＳｒＯ）、酸化バリウム（ＢａＯ）等の酸化物、フッ化リチウム（ＬｉＦ）、フッ化ナトリウム（ＮａＦ）、フッ化カリウム（ＫＦ）、フッ化ルビジウム（ＲｂＦ）、フッ化ベリリウム（ＢｅＦ２）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）等のフッ化物や、その他絶縁性を有する窒化物、塩化物、臭化物、ヨウ化物、炭酸塩、硫酸塩若しくは硝酸塩等が挙げられる。また、絶縁性を有する有機化合物としては、ポリイミド、アクリルポリマー、ポリアミド、ベンゾシクロブテン系樹脂、ポリエステル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、フラン樹脂、ジアリルフタレート樹脂等を用いることができる。また、ケイ素と酸素との結合で主鎖が構成される、いわゆるシロキサン系の材料を用いてもよい。
【００８８】
なお、このような混合層は、各々の材料を同時に成膜することにより形成することができ、たとえば抵抗加熱による共蒸着法、電子ビーム蒸着同士による共蒸着法、抵抗加熱蒸着と電子ビーム蒸着による共蒸着法、抵抗加熱蒸着とスパッタリング法による成膜、電子ビーム蒸着とスパッタリング法による成膜など、同種もしくは異種の方法を組み合わせて形成することができる。また、他の形成方法として、スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法等を用いてもよいし、これらにおいても上記方法と組み合わせてもよい。また、有機化合物層を形成した後に、イオン注入法やドーピング法などによって絶縁物を導入し、有機化合物と絶縁物との混合層を形成してもよい。
【００８９】
第２の導電層４０２には、第１の導電層４０１と同様、単層または積層構造からなる導電性の高い金属、合金、化合物等を用いることができる。第２の導電層４０２は、蒸着法、スパッタ法、ＣＶＤ法、印刷法または液滴吐出法等を用いて形成することができるが、メモリ層４０３を構成する有機化合物層の上に第２の導電層４０２が設けられるため本発明を用いて形成することが好ましい。
【００９０】
まず、実施の形態１に示したように液滴吐出法等を用いて導電性材料よりなるナノ粒子が分散された吐出材料を吐出し、その後乾燥することで該溶媒を気化させる。そして、活性酸素による前処理を行った後、焼成を行うことで、第２の導電層４０２を得ることができる。この前処理を施すことにより、焼成温度を低減することが可能となる。よって、このように導電層を形成する下層に高温処理を施すことができない場合に本発明は特に有効である。
【００９１】
なお、記憶素子はメモリ層４０３の特性の変化を利用しているため、電圧印加前のメモリ層４０３の初期特性が記憶素子の特性に及ぼす影響は大きい。そのため、導電層の形成時に高い焼成温度を要さず、他の層の損傷を抑制することができる本発明を用いて記憶素子を形成することは、特に有効であると言える。以上のようにして、簡便に第２の導電層４０２を形成することができる。
【００９２】
また、記憶素子の構成は図４（Ａ）に限らず、図４（Ｂ）に示す構成であっても良い。図４（Ｂ）に示す記憶素子は、第１の導電層４０１と、層４５０と、メモリ層４０３と、第２の導電層４０２とを有し、層４５０及びメモリ層４０３は第１の導電層４０１と第２の導電層４０２に挟持された構成であり、メモリ層４０３は、層４５０上に接して形成されている。なお、層４５０の膜厚は特に限定されないが、０．１ｎｍ以上５０ｎｍ以下が好ましい。
【００９３】
図４（Ｂ）に示すように絶縁層を設けることで、読み取り電圧を印加した際に未書き込み素子に流れてしまうリーク電流をより小さくすることができる。よって、読み取り時における消費電力を低減することが可能となる。
【００９４】
なお、本実施形態における記憶素子の書き込み電圧は、メモリ層４０３を薄くすることで低減することができる。しかしながら、薄膜化すると書き込み電圧を低減することは可能なものの、薄膜化しすぎると読み取り時におけるリーク電流が増えてしまう。このような場合に、絶縁層を設けることは特に効果的である。
【００９５】
この絶縁層には、絶縁性を有する無機化合物または有機化合物を用いることができ、上述の有機化合物層に混合しても良い絶縁物と同様の材料を用いることができる。なお、層４５０に用いる絶縁層は、蒸着法、スパッタ法、ＣＶＤ法、印刷法、スピンコート法、ゾルゲル法または液滴吐出法等を用いて形成することができる。
【００９６】
また、層４５０は半導体層であっても良く、酸化モリブデン、酸化スズ、酸化ビスマス、シリコン、酸化バナジウム、酸化ニッケル、酸化亜鉛、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、酸化インジウム、リン化インジウム、窒化インジウム、硫化カドミウム、テルル化カドミウム、チタン酸ストロンチウムなどの無機半導体を用いて形成することができる。
【００９７】
半導体層においても、蒸着法、スパッタ法、ＣＶＤ法、印刷法、スピンコート法、ゾルゲル法または液滴吐出法等を用いても良い。
【００９８】
また、図４（Ｂ）の構成に限らず、図４（Ｃ）のように層４５０は第２の導電層４０２に接して設けられていても良い。また、図４（Ｄ）に示すように、層４５０を第１の導電層４０１及び第２の導電層４０２に接するように２層設けても良い。
【００９９】
なお、本実施形態ではメモリ層４０３に有機化合物層を用いた場合について述べたが、電圧の印加によって電気的特性が変化するものであれば特にこれに限定されるものではない。メモリ層４０３の初期特性が記憶素子の特性に及ぼす影響が大きいため、メモリ層４０３が有機化合物層から形成されていない場合であっても本発明は有効である。
【０１００】
以上のように、本発明を用いて信頼性に優れた記憶素子を簡便かつ安価に作製することができる。
【０１０１】
なお、本実施の形態は、他の実施形態及び実施例に記載した内容と適宜組み合わせることが可能である。
【０１０２】
（実施の形態４）
本実施形態では、本発明を用いて形成した不揮発性メモリ及び前記不揮発性メモリを有する半導体装置の一構成例について説明する。
【０１０３】
まず、本発明を用いて作製した不揮発性メモリの一構成例と図５に示す。なお、ここでは実施の形態３に示した記憶素子を有する不揮発性メモリについて述べる。
【０１０４】
図５に示す不揮発性メモリは、書き込み回路５０１、ワード線駆動回路５０２、ビット線駆動回路５０３、読み出し回路５０４、およびｍ行ｎ列に配置されたメモリセルを含むメモリセルアレイ５０５を有する。
【０１０５】
ビット線駆動回路５０３は、コラムデコーダ５３０とスイッチ５３１（１）〜５３１（ｎ）を有し、コラムアドレスが入力される。また、ビット線駆動回路５０３はメモリセルアレイ５０５とｎ本のビット線Ｂ（１）〜Ｂ（ｎ）で接続されている。ビット線駆動回路５０３はコラムアドレスが指定する列（第ｋ列とする）のスイッチ５３１（ｋ）をオンにして、ビット線Ｂ（ｋ）を書き込み回路５０１もしくは読み出し回路５０４に接続する。
【０１０６】
ワード線駆動回路５０２は、ローデコーダ５２０とスイッチ５２１（１）〜５２１（ｍ）を有し、ローアドレスが入力される。また、ワード線駆動回路５０２はメモリセルアレイ５０５とｍ本のワード線Ｗ（１）〜Ｗ（ｍ）で接続されている。ワード線駆動回路５０２は、スイッチ５２１（１）〜５２１（ｍ）を制御して、ローアドレスが指定する行（第ｊ行とする）のワード線Ｗ（ｊ）を書き込み回路５０１に接続し、他の行のワード線を接地電源線に接続する。
【０１０７】
なお、図５に示す不揮発性メモリは、メモリセル（１，１）を選択した状態を表している。
【０１０８】
メモリセルアレイ５０５が有する各々のメモリセル（ｊ、ｋ）（ｊは１〜ｍの整数、ｋは１〜ｎの整数）は、トランジスタ５５０と本発明を用いて形成した記憶素子５５１とを有し、トランジスタ５５０のゲート電極はワード線Ｗ（ｊ）と接続され、トランジスタ５５０のソース電極もしくはドレイン電極の一方はビット線Ｂ（ｋ）と接続され、他方は記憶素子５５１の第１の電極と接続される。また、記憶素子の第１の電極と第２の電極との間にはメモリ層が挟持されており、第２の電極には共通電位ＶＣＯＭが供給される。
【０１０９】
記憶素子５５１には、実施の形態３に示した記憶素子を用いることができる。よって、本発明により記憶素子を簡便に作製できる。また、本発明では高温で焼成することを要さないため、他の層への損傷を抑制することができる。
【０１１０】
書き込み回路５０１は、スイッチ５１０、スイッチ５１１を有し、書き込み用電源電位ＶＨＨ、電源電位ＶＤＤ、および書き込み制御信号ＷＥが入力される。信号ＷＥがアサートされた場合、スイッチ５１０がオンとなり、ビット線駆動回路５０３へ電位ＶＨＨが供給される。また、スイッチ５１１により、ワード線駆動回路５０２へ電位ＶＨＨが供給される。一方、信号ＷＥがデアサートされた場合、スイッチ５１０がオフとなり、ビット線駆動回路５０３に電位ＶＨＨは供給されない。また、スイッチ５１１により、ワード線駆動回路５０２へは電位ＶＤＤが供給される。
【０１１１】
そのため、書き込み時には信号ＷＥがアサートされ、信号ＲＥはデアサートされる。ビット線駆動回路５０３はコラムアドレスに基づいて列（第ｋ列とする）を選択し、書き込み回路５０１から供給される電位ＶＨＨをビット線Ｂ（ｋ）に供給する。ワード線駆動回路５０２はローアドレスに基づいて行（第ｊ行とする）を選択し、書き込み回路５０１から供給される電位ＶＨＨをワード線Ｗ（ｊ）に供給する。そして、選択したメモリセルへの書き込みを行う。
【０１１２】
読み出し回路５０４は、スイッチ５４１、トランジスタ５４０、インバータ５４２を有し、読み出し制御信号ＲＥが入力され、信号ＤＡＴＡ  ＯＵＴを出力する。信号ＲＥがアサートされた場合、スイッチ５４１はオンとなり、トランジスタ５４０はビット線駆動回路５０３と電気的に接続される。その結果、選択されたメモリセル内の記憶素子の状態に応じた電流が読み出し回路５０４に入力され、信号ＤＡＴＡ  ＯＵＴの電位が決まる。
【０１１３】
具体的には、読み出し時には信号ＲＥがアサートされ、信号ＷＥがデアサートされる。ビット線駆動回路５０３はコラムアドレスに基づいて列（第ｋ列とする）を選択し、読み出し回路５０４とビット線Ｂ（ｋ）を接続する。ワード線駆動回路５０２はローアドレスに基づいて行（第ｊ行とする）を選択し、書き込み回路５０１から供給される電位ＶＤＤをワード線Ｗ（ｊ）に供給する。そして、選択したメモリセルの読み出しを行う。
【０１１４】
選択されたメモリセル内の記憶素子が低抵抗状態であれば、記憶素子に流れる電流は大きくなり、トランジスタ５４０による電圧降下も大きくなる。よって、インバータ５４２への入力電位はインバータのしきい値電位よりも低くなる。その結果、信号ＤＡＴＡ  ＯＵＴの電位はＶＤＤとなる。逆に、選択されたメモリセル内の記憶素子が高抵抗状態であれば、記憶素子に流れる電流は小さくなり、トランジスタ５４０による電圧降下も小さくなる。よって、インバータ５４２への入力電位はインバータのしきい値電位よりも高くなる。その結果、信号ＤＡＴＡ  ＯＵＴの電位はＧＮＤとなる。このようにして、記憶素子の状態に基づいてデータ信号ＤＡＴＡ  ＯＵＴが生成されることにより、記憶素子が低抵抗状態もしくは高抵抗状態であることを読み取ることができる。
【０１１５】
なお、信号ＲＥがデアサートされた場合、スイッチ５４１はオフとなり、メモリセルの読み出しは行わない。
【０１１６】
以上より、本発明により信頼性に優れた不揮発性メモリを簡便かつ安価に提供することが可能となる。記憶素子はメモリ層の特性の変化を利用しているため、メモリ層の電圧印加前の初期特性が記憶素子の特性に及ぼす影響は大きい。そのため、電極の形成時に高い焼成温度を要さず、他の層の損傷を抑制することができる本発明を用いて記憶素子を形成することは、特に有効であると言える。しかし、本発明の適用箇所は記憶素子に限られるものではなく、実施の形態１に示したように配線や電極等をはじめとする導電膜であっても良い。
【０１１７】
次に、上述の不揮発性メモリを有する半導体装置についての一構成例を図６にブロック図として示す。
【０１１８】
図６に示す半導体装置は、アンテナ６０１とＩＣチップ６０２からなる無線タグである。ＩＣチップ６０２は電源回路６０３、復調回路６０４、変調回路６０５、ロジック回路６０６、電源回路６０７、不揮発性メモリ６０８を有する。また、不揮発性メモリ６０８は、複数の記憶素子を有する。
【０１１９】
電源回路６０３はアンテナ６０１から入力される交流信号を整流し、所定の電源電圧ＶＤＤを生成する。得られた電源電圧ＶＤＤはＩＣチップ６０２が有する回路に供給される。復調回路６０４はアンテナ６０１から入力される交流信号から情報を抽出し、復調信号を出力する。例えば、振幅変調（ＡＳＫ）の場合は、整流及び濾波により復調信号を生成する。変調回路６０５は、ロジック回路６０６より得られる変調信号を入力し、負荷変調などによりＩＣチップ６０２のインピーダンスを変化させる。これにより、無線タグは応答信号を送信する。なお、ロジック回路６０６はクロック信号と復調信号を入力し、変調信号を出力する。また、ロジック回路６０６は復号回路、命令解析部、受信データの整合性をチェックするチェック回路、メモリ制御回路、変調信号を生成する出力回路などを有し、受信した命令に従った処理を行う。特に、ロジック回路６０６が有するメモリ制御回路は、不揮発性メモリ６０８からの読み出しや書き込みの制御、あるいは不揮発性メモリ６０８への電源供給の制御を行う。また、電源回路６０７は、電位ＶＤＤより不揮発性メモリ６０８へ供給する電源を生成する。具体的には、電源回路６０７は昇圧回路を有し、書き込み時に供給する電位ＶＨＨを生成する。この電位ＶＨＨを用いて、不揮発性メモリ６０８が有する記憶素子のいずれかまたは複数に書き込みを行う。
【０１２０】
なお、アンテナ６０１は、コイルアンテナ、ループアンテナ等の電磁誘導方式のアンテナや、ダイポールアンテナ、スリットアンテナ、逆Ｌ型アンテナ、パッチアンテナなどの電波方式のアンテナ等を用いることが出来る。
【０１２１】
また、ＩＣチップとは集積回路が形成されたチップの総称であり、集積回路の基体にはシリコン、ガラス、プラスチック、紙などを用いることができる。また、図６に示したＩＣチップ６０２を、複数のＩＣチップによって構成しても構わない。
【０１２２】
図６において、アンテナ６０１はＩＣチップ６０２に外付けとする構成について示したが、ＩＣチップ６０２がアンテナ６０１を内蔵した構成でも構わない。また、通信方式は、電波方式、電磁誘導方式のいずれでも構わない。
【０１２３】
以上のようにして、本発明を用いて信頼性に優れた半導体装置を簡便かつ安価に提供することができる。なお、本発明の適用箇所は不揮発性メモリに限られるものではなく、他の回路の配線や電極、導電膜であっても良い。
【０１２４】
また、本実施形態では、メモリセルの各々にトランジスタを有するアクティブマトリクス型の不揮発性メモリについて述べたが、メモリセルの各々にトランジスタを必要としないパッシブマトリクス型の不揮発性メモリであっても良い。
【０１２５】
また、本実施の形態は、他の実施形態及び実施例に記載した内容と適宜組み合わせることが可能である。
【０１２６】
（実施の形態５）
本実施形態では、実施の形態４で示した本発明の半導体装置の作製方法の一例に関して、部分断面図を用いて説明する。
【０１２７】
まず、図７（Ａ）に示すように、基板７０１の一表面に絶縁膜７０２を介して剥離層７０３を形成し、続けて下地膜として機能する絶縁膜７０４と半導体膜７０５（例えば、非晶質珪素を含む膜）を積層して形成する。なお、絶縁膜７０２、剥離層７０３、絶縁膜７０４および半導体膜７０５は、連続して形成することができる。
【０１２８】
なお、基板７０１は、ガラス基板、石英基板、金属基板（例えばステンレス基板など）、セラミック基板、Ｓｉ基板等の半導体基板から選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもできる。なお、本工程では、剥離層７０３は、絶縁膜７０２を介して基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層を設けた後に、フォトリソグラフィ法により選択的に設けてもよい。
【０１２９】
また、絶縁膜７０２、絶縁膜７０４は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、絶縁膜７０２、７０４を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。絶縁膜７０２は、基板７０１から剥離層７０３又はその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能し、絶縁膜７０４は基板７０１、剥離層７０３からその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜７０２、７０４を形成することによって、基板７０１からＮａなどのアルカリ金属やアルカリ土類金属が、剥離層７０３から剥離層に含まれる不純物元素がこの上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板７０１として石英を用いるような場合には絶縁膜７０２、７０４を省略してもよい。
【０１３０】
また、剥離層７０３は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または当該元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気下またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気下またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。例えば、金属膜としてスパッタ法やＣＶＤ法等によりタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。また、この場合、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ２）、Ｘが２．５の場合（Ｗ２Ｏ５）、Ｘが２．７５の場合（Ｗ４Ｏ１１）、Ｘが３の場合（ＷＯ３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。他にも、例えば、金属膜（例えば、タングステン）を形成した後に、当該金属膜上にスパッタ法で酸化珪素（ＳｉＯ２）等の絶縁膜を設けると共に、金属膜上に金属酸化物（例えば、タングステン上にタングステン酸化物）を形成してもよい。また、プラズマ処理として、例えば高密度プラズマ処理を行ってもよい。また、金属酸化膜の他にも、金属窒化物や金属酸化窒化物を用いてもよい。この場合、金属膜に窒素雰囲気下または窒素と酸素雰囲気下でプラズマ処理や加熱処理を行えばよい。
【０１３１】
また、半導体膜７０５は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。
【０１３２】
次に、図７（Ｂ）に示すように、半導体膜７０５にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により半導体膜７０５の結晶化を行ってもよい。その後、得られた半導体膜を所望の形状にエッチングして、結晶化した半導体膜７０５ａ〜７０５ｆを形成し、当該半導体膜７０５ａ〜７０５ｆを覆うようにゲート絶縁膜７０６を形成する。
【０１３３】
なお、ゲート絶縁膜７０６は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、ゲート絶縁膜７０６を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよい。
【０１３４】
半導体膜７０５ａ〜７０５ｆの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォトリソグラフィ法を用いることよって結晶化された半導体膜７０５ａ〜７０５ｆを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
【０１３５】
なお、結晶化に用いるレーザー発振器としては、連続発振型のレーザービーム（ＣＷレーザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【０１３６】
また、ゲート絶縁膜７０６は、半導体膜７０５ａ〜７０５ｆに対し高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【０１３７】
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【０１３８】
なお、ゲート絶縁膜７０６は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。もちろん、ＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、この膜に対し高密後プラズマ処理を施しても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
【０１３９】
また、半導体膜に対し、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレーザービームを照射しながら一方向に走査して結晶化させて得られた半導体膜７０５ａ〜７０５ｆは、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を得ることができる。
【０１４０】
次に、ゲート絶縁膜７０６上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成しても良い。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１４１】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、半導体膜７０５ａ〜７０５ｆの上方にゲート電極７０７を形成する。ここでは、ゲート電極７０７として、第１の導電膜７０７ａと第２の導電膜７０７ｂの積層構造で設けた例を示しているが、積層数には特に限定はない。
【０１４２】
次に、図７（Ｃ）に示すように、ゲート電極７０７をマスクとして半導体膜７０５ａ〜７０５ｆに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加し、その後、フォトリソグラフィ法によりレジストからなるマスクを選択的に形成して、ｐ型を付与する不純物元素を高濃度に添加する。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように半導体膜７０５ａ〜７０５ｆに選択的に導入し、ｎ型を示す不純物領域７０８を形成する。また、ｐ型を付与する不純物元素としてボロン（Ｂ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように選択的に半導体膜７０５ｃ、７０５ｅに導入し、ｐ型を示す不純物領域７０９を形成する。
【０１４３】
続いて、ゲート絶縁膜７０６とゲート電極７０７を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物等の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極７０７の側面に接する絶縁膜７１０（サイドウォールともよばれる）を形成する。絶縁膜７１０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
【０１４４】
続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極７０７および絶縁膜７１０をマスクとして用いて、半導体膜７０５ａ、７０５ｂ、７０５ｄ、７０５ｆにｎ型を付与する不純物元素を高濃度に添加して、ｎ型を示す不純物領域７１１を形成する。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように半導体膜７０５ａ、７０５ｂ、７０５ｄ、７０５ｆに選択的に導入し、不純物領域７０８より高濃度のｎ型を示す不純物領域７１１を形成する。
【０１４５】
以上の工程により、図７（Ｄ）に示すように、ｎチャネル型薄膜トランジスタ７００ａ、７００ｂ、７００ｄ、７００ｆとｐチャネル型薄膜トランジスタ７００ｃ、７００ｅが形成される。なお、ここでは薄膜トランジスタ７００ａ、７００ｂは本発明の不揮発性メモリのメモリセルアレイ部に用いられる薄膜トランジスタであり、薄膜トランジスタ７００ｃ〜７００ｅは半導体装置が有するその他の薄膜トランジスタを示している。なお、不揮発性メモリのメモリセルアレイ部に用いられる薄膜トランジスタ７００ａ、７００ｂ及び書き込み時に用いられる一部のトランジスタは他のトランジスタに比べ、高い電位が印加される。そのため、高耐圧なトランジスタであることが好ましい。よって、少なくとも薄膜トランジスタ７００ａ、７００ｂのチャネル長Ｌは他のトランジスタのチャネル長より長い方が良い。もちろん、薄膜トランジスタ７００ｃ〜７００ｅも、不揮発性メモリを構成する薄膜トランジスタとして用いることも可能である。
【０１４６】
なお、ｎチャネル型薄膜トランジスタ７００ａは、ゲート電極７０７と重なる半導体膜７０５ａの領域にチャネル形成領域が形成され、ゲート電極７０７及び絶縁膜７１０と重ならない領域にソース領域又はドレイン領域を形成する不純物領域７１１が形成され、絶縁膜７１０と重なる領域であってチャネル形成領域と不純物領域７１１の間に低濃度不純物領域（ＬＤＤ領域）が形成されている。また、ｎチャネル型薄膜トランジスタ７００ｂ、７００ｄ、７００ｆも同様にチャネル形成領域、低濃度不純物領域及び不純物領域７１１が形成されている。
【０１４７】
また、ｐチャネル型薄膜トランジスタ７００ｃは、ゲート電極７０７と重なる半導体膜７０５ｃの領域にチャネル形成領域が形成され、ゲート電極７０７と重ならない領域にソース領域又はドレイン領域を形成する不純物領域７０９が形成されている。また、ｐチャネル型薄膜トランジスタ７００ｅも同様にチャネル形成領域及び不純物領域７０９が形成されている。なお、ここでは、ｐチャネル型薄膜トランジスタ７００ｃ、７００ｅには、ＬＤＤ領域を設けていないが、ｐチャネル型薄膜トランジスタにＬＤＤ領域を設けてもよいし、ｎチャネル型薄膜トランジスタにＬＤＤ領域を設けない構成としてもよい。
【０１４８】
次に、図８（Ａ）に示すように、半導体膜７０５ａ〜７０５ｆ、ゲート電極７０７等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタ７００ａ〜７００ｆのソース領域又はドレイン領域を形成する不純物領域７０９、７１１と電気的に接続する導電膜７１３を形成する。絶縁膜は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、当該絶縁膜を２層で設け、１層目の絶縁膜７１２ａとして窒化酸化珪素膜で形成し、２層目の絶縁膜７１２ｂとして酸化窒化珪素膜で形成する。また、導電膜７１３は、薄膜トランジスタ７００ａ〜７００ｆのソース電極又はドレイン電極を形成する。
【０１４９】
なお、絶縁膜７１２ａ、７１２ｂを形成する前、または絶縁膜７１２ａ、７１２ｂのうちの１つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。
【０１５０】
また、導電膜７１３は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜７１３は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜７１３を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、半導体膜と良好なコンタクトをとることができる。
【０１５１】
次に、導電膜７１３を覆うように絶縁膜７１４を形成し、当該絶縁膜７１４上に、薄膜トランジスタのソース電極又はドレイン電極を形成する導電膜７１３と電気的に接続する導電膜７１５ａ、７１５ｂを形成する。図８（Ｂ）では、不揮発性メモリのメモリセルアレイ部を構成する薄膜トランジスタ７００ａ及び薄膜トランジスタ７００ｂのソース電極又はドレイン電極を形成する導電膜７１３と電気的に接続された導電膜として導電膜７１５ａが、薄膜トランジスタ７００ｆのソース電極又はドレイン電極を形成する導電膜７１３と電気的に接続された導電膜として導電膜７１５ｂが図示されている。なお、導電膜７１５ａは後に形成される記憶素子の第１の電極として機能する。また、導電膜７１５ｂは後に形成されるアンテナの下地膜として機能する。この導電膜７１５ｂにより、薄膜トランジスタ７００ｆとアンテナとの接続をより確実に行うことや絶縁膜７１４とアンテナとの密着性を向上させることができる。導電膜７１５ａ及び導電膜７１５ｂは、上述した導電膜７１３で示したいずれかの材料を用いて形成することができる。
【０１５２】
なお、絶縁膜７１４は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１５３】
次に、不揮発性メモリ部分を構成する各々の記憶素子を分離するため、各記憶素子の第１の電極の間に隔壁（絶縁層）７１６を形成する。なお、隔壁（絶縁層）７１６の断面において、隔壁（絶縁層）７１６の側面は、第１の電極の表面に対して１０度以上６０度未満、好ましくは２５度以上４５度以下の傾斜角度を有することが好ましい。さらには、湾曲していることが好ましい。
【０１５４】
なお、隔壁（絶縁層）７１６には、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド、芳香族ポリアミド、ポリベンゾイミダゾールなどの耐熱性高分子、又はシロキサン材料を用いることができる。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いることもできる。ベンゾシクロブテン、パリレン、ポリイミドなどの有機材料、重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。なお、作製法としては、ＣＶＤ法、スパッタリング法、液滴吐出法、ディスペンサ法、印刷法等を用いることができる。また、スピンコート法で得られる薄膜なども用いることができる。
【０１５５】
次に、導電膜７１５ｂと電気的に接続されるアンテナとして機能する導電膜７２１を形成する。
【０１５６】
導電膜７２１は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１５７】
次に、メモリセルアレイ部を構成する記憶素子を形成する。まず、隔壁（絶縁層）７１６及び記憶素子の第１の電極、即ち導電膜７１５ａ上にメモリ層７１７を形成する。ここでは、メモリ層７１７として有機化合物層を用いた例について説明する。このような素子は、実施の形態３でも示したように、電圧を印加することで第１の電極及び第２の電極の一部が接続、つまり短絡する性質を有する。よって、記憶素子に所定の電圧を印加することで高抵抗状態から低抵抗状態へ移行し、書き込み動作を行うことができる。なお、記憶素子を構成する各々の材料については、実施の形態３と同様の物質を用いることができる。
【０１５８】
また、メモリ層７１７に用いられる有機化合物層は、蒸着法、電子ビーム蒸着法、スパッタ法、ＣＶＤ法等を用いて形成することができる。
【０１５９】
次に、メモリ層７１７上に第２の電極として機能する導電膜７１８を形成する。この導電膜７１８の下層には、メモリ層７１７をはじめとする高温処理を懸念する層がある。そのため、導電膜７１８は本発明を用いて形成することが好ましい。具体的には、液滴吐出法等を用いて導電性材料よりなるナノ粒子が分散された吐出材料を吐出し、その後乾燥することで該溶媒を気化させる。そして、活性酸素による前処理を行った後、焼成を行うことで、記憶素子の第２の電極を得ることができる。この前処理を施すことにより、焼成温度を低減することが可能となり、導電膜７１８を形成する際にメモリ層７１７をはじめとする他の層に与える損傷を抑制することができる。
【０１６０】
なお、活性酸素の生成方法等は実施の形態１に記載した方法を用いることができるが、活性酸素を前処理と同時に生成する際には紫外線を横から照射する方が好ましい。横から照射することで、薄膜トランジスタ７００ａ〜７００ｆの半導体膜に紫外線が照射されることを防ぐことができる。よって、作製時における紫外線によるトランジスタの劣化を防ぐことができる。
【０１６１】
以上のようにして、第１の電極として機能する導電膜７１５ａと、メモリ層７１７と、第２の電極として機能する導電膜７１８とを有する記憶素子７１９ａ、７１９ｂを簡便に形成することができる。なお、これらの記憶素子は、隔壁（絶縁層）７１６によって分離されており、隣接する記憶素子間への電界の影響を防止するだけではなく、メモリ層７１７を設ける際に導電膜７１５ａの段差により生じるメモリ層７１７の段切れを隔壁（絶縁層）７１６を用いて防止することができる。なお、隔壁（絶縁層）７１６を設けずにメモリ層７１７が隣接する記憶素子間で分離できる構成としている場合には特に設ける必要はない。
【０１６２】
次に、図８（Ｃ）に示すように、導電膜７２１や記憶素子７１９ａ、７１９ｂを覆うように絶縁膜７２２を形成した後、薄膜トランジスタ７００ａ〜７００ｆ、導電膜７２１、記憶素子７１９ａ、７１９ｂ等を含む層（以下、「素子形成層１０」と記す）を基板７０１から剥離する。ここでは、レーザー光（例えば紫外光）を照射することによって、薄膜トランジスタ７００ａ〜７００ｆを避けた領域に開口部を形成後、物理的な力を用いて基板７０１から素子形成層１０を剥離することができる。また、基板７０１から素子形成層１０を剥離する前に、形成した開口部にエッチング剤を導入して、剥離層７０３を選択的に除去してもよい。エッチング剤は、フッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を使用する。そうすると、素子形成層１０は、基板７０１から剥離された状態となる。なお、剥離層７０３は、全て除去せず一部分を残存させてもよい。こうすることによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。また、剥離層７０３の除去を行った後にも、基板７０１上に素子形成層１０を保持しておくことが可能となる。また、素子形成層１０が剥離された基板７０１を再利用することによって、コストの削減をすることができる。
【０１６３】
絶縁膜７２２は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
【０１６４】
本実施形態では、図９（Ａ）に示すように、レーザー光の照射により素子形成層１０に開口部を形成した後に、当該素子形成層１０の一方の面（絶縁膜７２２の露出した面）に第１のシート材７２３を貼り合わせた後、基板７０１から素子形成層１０を剥離する。
【０１６５】
次に、図９（Ｂ）に示すように、素子形成層１０の他方の面（剥離により露出した面）に、加熱処理と加圧処理の一方又は両方を行って第２のシート材７２４を貼り合わせる。なお、第１のシート材７２３、第２のシート材７２４として、ホットメルトフィルム等を用いることができる。
【０１６６】
また、第１のシート材７２３、第２のシート材７２４として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
【０１６７】
以上の工程により、本発明を用いることにより信頼性に優れた半導体装置を簡便かつ安価に提供することが可能となる。なお、本実施形態では、アンテナを薄膜トランジスタと同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。薄膜トランジスタを有する層が形成される第１の基板と、アンテナとして機能する導電層が形成される第２の基板とを導電性粒子を含む樹脂により貼り合わせることで、薄膜トランジスタとアンテナとを電気的に接続してもよい。
【０１６８】
また、上記では基板上に薄膜トランジスタ等の素子を形成した後に剥離する工程を示したが、剥離を行わずそのまま製品としてもよい。また、ガラス基板上に薄膜トランジスタ等の素子を設けた後に、当該ガラス基板を素子が設けられた面と反対側から研磨することにより半導体装置の薄膜化、小型化を行うことができる。
【０１６９】
また、本実施形態では、不揮発性メモリを構成する記憶素子の第２の電極を本発明を用いて作製した例について説明したが、本発明はこれに限られることなく、配線や電極、アンテナ等をはじめとする導電膜などに適用することができる。
【０１７０】
本実施の形態は、他の実施形態及び実施例に記載した内容と適宜組み合わせることが可能である。
【０１７１】
（実施の形態６）
本実施形態では、上記実施形態とは異なる不揮発性メモリもしくは半導体装置が有するトランジスタの作製方法について図１０乃至図１２に示す部分断面図を用いて説明する。不揮発性メモリもしくは半導体装置が有するトランジスタは、上記実施形態で説明した絶縁基板上の薄膜トランジスタの他、単結晶基板上のＭＯＳトランジスタで構成することもできる。
【０１７２】
まず、半導体基板１０００に素子を分離した領域１００２、１００３（以下、領域１００２、１００３とも記す）を形成する（図１０（Ａ）参照）。半導体基板１０００に設けられた領域１００２、１００３は、それぞれ絶縁膜１００１（フィールド酸化膜ともいう）によって分離されている。なお、ここでは、半導体基板１０００としてｎ型の導電型を有する単結晶Ｓｉ基板を用い、半導体基板１０００の領域１００３にｐウェル１００４を設けた例を示している。
【０１７３】
基板１０００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１７４】
素子分離領域１００２、１００３は、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法等を適宜用いることができる。
【０１７５】
また、半導体基板１０００の領域１００３に形成されたｐウェルは、半導体基板１０００にｐ型の導電型を有する不純物元素を選択的に導入することによって形成することができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０１７６】
なお、本実施形態では、半導体基板１０００としてｎ型の導電型を有する半導体基板を用いているため、領域１００２には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入することにより領域１００２にｎウェルを形成してもよい。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域１００２にｎ型を示す不純物元素を導入してｎウェルを形成し、領域１００３には不純物元素の導入を行わない構成としてもよい。
【０１７７】
次に、図１０（Ｂ）に示すように領域１００２、１００３を覆うように絶縁膜１００５、１００６をそれぞれ形成する。
【０１７８】
絶縁膜１００５、１００６は、例えば、熱処理を行い半導体基板１０００に設けられた領域１００２、１００３の表面を酸化させることにより酸化珪素膜で形成することができる。また、熱酸化法により酸化珪素膜を形成した後に、窒化処理を行うことによって酸化珪素膜の表面を窒化させることにより、酸化珪素膜と酸素と窒素を有する膜（酸窒化珪素膜）との積層構造で形成してもよい。
【０１７９】
他にも、上述したように、プラズマ処理を用いて絶縁膜１００５、１００６を形成してもよい。例えば、半導体基板１０００に設けられた領域１００２、１００３の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜１００５、１００６として酸化珪素（ＳｉＯｘ）膜又は窒化珪素（ＳｉＮｘ）膜で形成することができる。また、高密度プラズマ処理により領域１００２、１００３の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域１００２、１００３の表面に接して酸化珪素膜が形成され、当該酸化珪素膜上に酸窒化珪素膜が形成され、絶縁膜１００５、１００６は酸化珪素膜と酸窒化珪素膜とが積層された膜となる。また、熱酸化法により領域１００２、１００３の表面に酸化珪素膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
【０１８０】
なお、絶縁膜１００５、１００６は、後に完成されるトランジスタにおいてゲート絶縁膜として機能する。
【０１８１】
次に、図１０（Ｃ）に示すように領域１００２、１００３の上方に形成された絶縁膜１００５、１００６を覆うように導電膜を形成する。ここでは、導電膜として、導電膜１００７と導電膜１００８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【０１８２】
導電膜１００７、１００８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。
【０１８３】
ここでは、導電膜１００７として窒化タンタルを用いて形成し、その上に導電膜１００８としてタングステンを用いて積層構造で設ける。また、他にも、導電膜１００７として、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜１００８として、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
【０１８４】
次に、積層して設けられた導電膜１００７、１００８を選択的にエッチングして除去することによって、領域１００２、１００３の上方の一部に導電膜１００７、１００８を残存させ、図１１（Ａ）に示すようにそれぞれゲート電極１００９、１０１０を形成する。
【０１８５】
次に、領域１００２を覆うようにレジストマスク１０１１を選択的に形成し、当該レジストマスク１０１１、ゲート電極１０１０をマスクとして領域１００３に不純物元素を導入することによって不純物領域を形成する（図１１（Ｂ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用いる。
【０１８６】
不純物元素を導入することによって、図１１（Ｂ）に示すように領域１００３にソース領域又はドレイン領域を形成する不純物領域１０１２とチャネル形成領域１０１３が形成される。
【０１８７】
次に、図１１（Ｃ）に示すように領域１００３を覆うようにレジストマスク１０１４を選択的に形成し、当該レジストマスク１０１４、ゲート電極１００９をマスクとして領域１００２に不純物元素を導入することによって不純物領域を形成する。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、図１１（Ｃ）で領域１００３に導入した不純物元素と異なる導電型を有する不純物元素（例えば、ボロン（Ｂ））を導入する。その結果、領域１００２にソース領域又はドレイン領域を形成する不純物領域１０１５とチャネル形成領域１０１６が形成される。
【０１８８】
次に、図１２に示すように絶縁膜１００５、１００６、ゲート電極１００９、１０１０を覆うように第２の絶縁膜１０１７を形成し、当該第２の絶縁膜１０１７上に領域１００２、１００３にそれぞれ形成された不純物領域１０１２、１０１５と電気的に接続する配線１０１８を形成する。
【０１８９】
第２の絶縁膜１０１７は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１９０】
配線１０１８は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。配線１０１８は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、配線１０１８を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
【０１９１】
以上のようにして、単結晶基板を用いてＭＯＳトランジスタを作製することができる。なお、トランジスタの構造は上記の構造に限定されるものではく、例えば、逆スタガ構造、フィンＦＥＴ構造等でも良い。なお、フィンＦＥＴ構造では、トランジスタサイズの微細化に伴う短チャネル効果を抑制することができる。
【０１９２】
また、本実施の形態は、他の実施形態及び実施例に記載した内容と適宜組み合わせることが可能である。
【０１９３】
（実施の形態７）
本実施形態では、上記実施形態とは異なる不揮発性メモリもしくは半導体装置が有するトランジスタの作製方法について図１３乃至図１６に示す部分断面図を用いて説明する。不揮発性メモリもしくは半導体装置におけるトランジスタは、上記実施形態で説明した単結晶基板上のＭＯＳトランジスタとは異なる作製方法で設けられたＭＯＳトランジスタで構成することもできる。
【０１９４】
まず、図１３（Ａ）に示すように基板１３００上に絶縁膜を形成する。ここでは、ｎ型の導電型を有する単結晶Ｓｉを基板１３００として用い、当該基板１３００上に絶縁膜１３０１と絶縁膜１３０２を形成する。例えば、基板１３００に熱処理を行うことにより絶縁膜１３０１として酸化珪素（ＳｉＯｘ）を形成し、当該絶縁膜１３０１上にＣＶＤ法を用いて窒化珪素（ＳｉＮｘ）を成膜する。
【０１９５】
また、基板１３００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１９６】
また、絶縁膜１３０２は、絶縁膜１３０１を形成した後に高密度プラズマ処理により当該絶縁膜１３０１を窒化することにより設けてもよい。なお、基板１３００上に設ける絶縁膜は単層又は３層以上の積層構造で設けてもよい。
【０１９７】
次に、図１３（Ｂ）に示すように絶縁膜１３０２上に選択的にレジストマスク１３０３のパターンを形成し、当該レジストマスク１３０３をマスクとして選択的にエッチングを行うことによって、基板１３００に選択的に凹部１３０４を形成する。基板１３００、絶縁膜１３０１、１３０２のエッチングとしては、プラズマを利用したドライエッチングにより行うことができる。
【０１９８】
次に、図１３（Ｃ）に示すようにレジストマスク１３０３のパターンを除去した後、基板１３００に形成された凹部１３０４を充填するように絶縁膜１３０５を形成する。
【０１９９】
絶縁膜１３０５は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。ここでは、絶縁膜１３０５として、常圧ＣＶＤ法または減圧ＣＶＤ法によりＴＥＯＳ（テトラエトキシシラン）ガスを用いて酸化珪素膜を形成する。
【０２００】
次に、図１４（Ａ）に示すように研削処理、研磨処理又はＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行うことによって、基板１３００の表面を露出させる。ここでは、基板１３００の表面を露出させることにより、基板１３００の凹部１３０４に形成された絶縁膜１３０６間に領域１３０７、１３０８が設けられる。なお、絶縁膜１３０６は、基板１３００の表面に形成された絶縁膜１３０５が研削処理、研磨処理又はＣＭＰ処理により除去されることにより得られたものである。続いて、ｐ型の導電型を有する不純物元素を選択的に導入することによって、領域１３０８にｐウェル１３０９を形成する。
【０２０１】
ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を領域１３０８に導入する。
【０２０２】
なお、本実施形態では、基板１３００としてｎ型の導電型を有する半導体基板を用いているため、領域１３０７には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入することにより領域１３０７にｎウェルを形成してもよい。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。
【０２０３】
一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域１３０７にｎ型を示す不純物元素を導入してｎウェルを形成し、領域１３０８には不純物元素の導入を行わない構成としてもよい。
【０２０４】
次に、図１４（Ｂ）に示すように基板１３００の領域１３０７、１３０８の表面上に絶縁膜１３１０、１３１１をそれぞれ形成する。
【０２０５】
絶縁膜１３１０、１３１１は、例えば、熱処理を行い基板１３００に設けられた領域１３０７、１３０８の表面を酸化させることにより酸化珪素膜で絶縁膜１３１０、１３１１を形成することができる。また、熱酸化法により酸化珪素膜を形成した後に、窒化処理を行うことによって酸化珪素膜の表面を窒化させることにより、酸化珪素膜と酸素と窒素を有する膜（酸窒化珪素膜）との積層構造で形成してもよい。
【０２０６】
他にも、上述したように、プラズマ処理を用いて絶縁膜１３１０、１３１１を形成してもよい。例えば、基板１３００に設けられた領域１３０７、１３０８の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜１３１０、１３１１として酸化珪素（ＳｉＯｘ）膜又は窒化珪素（ＳｉＮｘ）膜で形成することができる。また、高密度プラズマ処理により領域１３０７、１３０８の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域１３０７、１３０８の表面に接して酸化珪素膜が形成され、当該酸化珪素膜上に酸窒化珪素膜が形成され、絶縁膜１３１０、１３１１は酸化珪素膜と酸窒化珪素膜とが積層された膜となる。また、熱酸化法により領域１３０７、１３０８の表面に酸化珪素膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
【０２０７】
なお、基板１３００の領域１３０７、１３０８に形成された絶縁膜１３１０、１３１１は、後に完成されるトランジスタにおいてゲート絶縁膜として機能する。
【０２０８】
次に、図１４（Ｃ）に示すように基板１３００に設けられた領域１３０７、１３０８の上方に形成された絶縁膜１３１０、１３１１を覆うように導電膜を形成する。ここでは、導電膜として、導電膜１３１２と導電膜１３１３を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【０２０９】
導電膜１３１２、１３１３としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。
【０２１０】
ここでは、導電膜１３１２として窒化タンタルを用いて形成し、その上に導電膜１３１３としてタングステンを用いて積層構造で設ける。また、他にも、導電膜１３１２として、窒化タンタル、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜１３１３として、タングステン、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
【０２１１】
次に、図１５（Ａ）に示すように積層して設けられた導電膜１３１２、１３１３を選択的にエッチングして除去することによって、基板１３００の領域１３０７、１３０８の上方の一部に導電膜１３１２、１３１３を残存させ、それぞれゲート電極として機能する導電膜１３１４、１３１５を形成する。また、ここでは、基板１３００において、導電膜１３１４、１３１５と重ならない領域１３０７、１３０８の表面が露出するようにする。
【０２１２】
具体的には、基板１３００の領域１３０７において、導電膜１３１４の下方に形成された絶縁膜１３１０のうち当該導電膜１３１４と重ならない部分を選択的に除去し、導電膜１３１４と絶縁膜１３１０の端部が概略一致するように形成する。また、領域１３０８において、導電膜１３１５の下方に形成された絶縁膜１３１１のうち当該導電膜１３１５と重ならない部分を選択的に除去し、導電膜１３１５と絶縁膜１３１１の端部が概略一致するように形成する。
【０２１３】
この場合、導電膜１３１４、１３１５の形成と同時に重ならない部分の絶縁膜等を除去してもよいし、導電膜１３１４、１３１５を形成後残存したレジストマスク又は当該導電膜１３１４、１３１５をマスクとして重ならない部分の絶縁膜等を除去してもよい。
【０２１４】
次に、図１５（Ｂ）に示すように基板１３００の領域１３０７、１３０８に不純物元素を選択的に導入する。ここでは、領域１３０８に導電膜１３１５をマスクとしてｎ型を付与する低濃度の不純物元素を選択的に導入し、不純物領域１３１７を形成する。一方、領域１３０７には導電膜１３１４をマスクとしてｐ型を付与する低濃度の不純物元素を選択的に導入し、不純物領域１３１６を形成する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０２１５】
次に、導電膜１３１４、１３１５の側面に接するサイドウォール１３１８を形成する。具体的には、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。そして、当該絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電膜１３１４、１３１５の側面に接するように形成することができる。なお、サイドウォール１３１８は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。また、ここでは、サイドウォール１３１８は、導電膜１３１４、１３１５の下方に形成された絶縁膜や浮遊ゲート電極の側面にも接するように形成されている。
【０２１６】
続いて、当該サイドウォール１３１８、導電膜１３１４、１３１５をマスクとして基板１３００の領域１３０７、１３０８に不純物元素を導入することによって、ソース領域又はドレイン領域として機能する不純物領域を形成する（図１５（Ｃ）参照）。ここでは、基板１３００の領域１３０８にサイドウォール１３１８と導電膜１３１５をマスクとして高濃度のｎ型を付与する不純物元素を導入し、領域１３０７にサイドウォール１３１８と導電膜１３１４をマスクとして高濃度のｐ型を付与する不純物元素を導入する。
【０２１７】
その結果、基板１３００の領域１３０７には、ソース領域又はドレイン領域を形成する不純物領域１３２０と、ＬＤＤ領域を形成する低濃度不純物領域１３２１と、チャネル形成領域１３２２が形成される。また、基板１３００の領域１３０８には、ソース領域又はドレイン領域を形成する不純物領域１３２３と、ＬＤＤ領域を形成する低濃度不純物領域１３２４と、チャネル形成領域１３２５が形成される。
【０２１８】
なお、本実施形態では、導電膜１３１４、１３１５と重ならない基板１３００の領域１３０７、１３０８を露出させた状態で不純物元素の導入を行っている。従って、基板１３００の領域１３０７、１３０８にそれぞれ形成されるチャネル形成領域１３２２、１３２５は導電膜１３１４、１３１５と自己整合的に形成することができる。
【０２１９】
次に、図１６（Ａ）に示すように基板１３００の領域１３０７、１３０８上に設けられた絶縁膜や導電膜等を覆うように第２の絶縁膜１３２６を形成し、当該絶縁膜１３２６に開口部１３２７を形成する。
【０２２０】
第２の絶縁膜１３２６は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２２１】
次に、図１６（Ｂ）に示すようにＣＶＤ法を用いて開口部１３２７に導電膜１３２８を形成し、当該導電膜１３２８と電気的に接続するように絶縁膜１３２６上に導電膜１３２９ａ〜１３２９ｄを選択的に形成する。
【０２２２】
導電膜１３２８、１３２９ａ〜１３２９ｄは、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜１３２８、１３２９ａ〜１３２９ｄは、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１３２８を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。ここでは、導電膜１３２８はＣＶＤ法によりタングステン（Ｗ）を選択成長することにより形成することができる。
【０２２３】
以上の工程により、基板１３００の領域１３０７に形成されたｐ型のトランジスタと、領域１３０８に形成されたｎ型のトランジスタとを作製することができる。
【０２２４】
なお、トランジスタの構造は上記の構造に限定されるものではく、例えば、逆スタガ構造、フィンＦＥＴ構造等でも良い。なお、フィンＦＥＴ構造では、トランジスタサイズの微細化に伴う短チャネル効果を抑制することができる。
【０２２５】
また、不揮発性メモリもしくは半導体装置が有するトランジスタは上述したトランジスタに限定されるものではなく、チャネル形成領域が有機物から形成される有機トランジスタであっても良い。
【０２２６】
また、本実施の形態は、他の実施形態及び実施例に記載した内容と適宜組み合わせることが可能である。
【実施例１】
【０２２７】
本実施例では、本発明を用いて作製した配線の抵抗を示す。
【０２２８】
まず、ガラス基板上に液滴吐出法を用いて銀のナノ粒子が分散された組成物を吐出した。吐出した組成物、即ち吐出材料には、有機物で被覆された状態で銀のナノ粒子が水及び水溶性有機溶媒中に分散された溶液を用いた。なお、溶液中の銀濃度は約２２．５ｗｔ％（±２．５ｗｔ％）であり、用いたナノ粒子の粒径は２０ｎｍ以上３０ｎｍ以下である。また、粘度が２５℃で約１５Ｐａ・ｓ、表面張力が約３５ｍＮ／ｍの吐出材料を用いた。
【０２２９】
次に、基板を８０℃のホットプレートを用いて１５分間加熱し、溶媒を気化させた。そのため、基板上には銀のナノ粒子と前記ナノ粒子を被覆する有機物とが残った状態となっている。
【０２３０】
その後、基板上に残った上記の物質、即ち吐出物に対し、低圧水銀ランプを用いて空気中で活性酸素による前処理を行った。低圧水銀ランプには、測定波長２５４ｎｍとした場合に７ｍＷ／ｃｍ２であるランプを用いた。実施の形態１でも示したように低圧水銀ランプの発光は波長２５４ｎｍに限られず、波長１８５ｎｍの発光も存在する。よって、低圧水銀ランプの波長１８５ｎｍの発光によりオゾンが得られ、そのオゾン存在下で紫外線を照射することで前処理を行っているとも言える。なお、前処理時間は、１０分もしくは２０分とした。
【０２３１】
次に、基板を１００℃のホットプレートを用いて６０分間加熱することで前処理後の吐出物に対し焼成を行った。
【０２３２】
以上のように作製した配線の抵抗を２探針法を用いて調べた。なお、比較のために前処理をせずに作製した配線の抵抗も調べた。結果を表１に示す。なお、これら配線の各々は線幅が約１３４μｍ、膜厚が約３１６ｎｍであった。ここでいう配線の膜厚とは、配線の幅方向における断面積を線幅で割った平均膜厚を言い、以下平均膜厚と表記する。
【表１】
0005459896.tif 000002
【０２３３】
表１より前処理時間の増加に伴い配線の抵抗率は減少しており、配線作製時に活性酸素による前処理を行うことで配線抵抗を下げることが可能であることがわかる。また、低い焼成温度にもかかわらず、抵抗の低い配線が得られた。よって、前処理を行うことで焼成による焼結が進行しやすいことがわかる。以上より、前処置を行うことで焼成温度を低減することが可能であると言える。
【０２３４】
また、上記とは平均膜厚の異なる配線についても作製し、その抵抗も調べた。表２に、前処理時間に対する平均膜厚約５８０ｎｍの配線抵抗を示す。なお、各々の配線の線幅は約１３６μｍであった。
【表２】
0005459896.tif 000003
【０２３５】
表２より、たとえ配線の膜厚を厚くしても、配線作製時に活性酸素による前処理を行うことで配線抵抗を下げることが可能であることがわかった。また、低い焼成温度にもかかわらず、抵抗の低い配線が得られた。
【０２３６】
上記では前処理後の吐出物に対し１００℃のホットプレートを用いて６０分間加熱することにより焼成を行ったが、３０分間の場合についても同様の実験を行った。得られた配線の抵抗を表３に示す。なお、６０分間の場合と同様、平均膜厚の異なる２種類の配線を作製した。なお、平均膜厚約３１２ｎｍの配線における線幅は約１３７μｍであり、平均膜厚約５７６ｎｍの配線における線幅は約１４２μｍであった。
【表３】
0005459896.tif 000004
【０２３７】
表３より、たとえ３０分の焼成であっても配線作製時に活性酸素による前処理を行うことで配線抵抗を下げることが可能であることがわかった。
【０２３８】
以上のように、活性酸素による前処理を行うことで配線作製時における焼成温度を低減することが可能となる。また、焼成時間を短時間とすることも可能である。
【実施例２】
【０２３９】
本実施例では、本発明を用いて作製した配線の抵抗を示す。なお、本実施例で作製した配線は、前処理後の吐出物に対し１５０℃のホットプレートを用いて加熱することにより焼成を行った以外は実施例１と同様の物質及び手法を用いて作製した。
【０２４０】
まず、ガラス基板上に液滴吐出法を用いて銀のナノ粒子が分散された組成物を吐出した。吐出した組成物、即ち吐出材料には、実施例１と同様のものを用いた。
【０２４１】
次に、基板を８０℃のホットプレートを用いて１５分間加熱し、溶媒を気化させた。そのため、基板上には銀のナノ粒子と前記ナノ粒子を被覆する有機物とが残った状態となっている。
【０２４２】
その後、基板上に残った上記の物質、即ち吐出物に対し、低圧水銀ランプを用いて空気中で活性酸素による前処理を行った。低圧水銀ランプには、測定波長２５４ｎｍとした場合に７ｍＷ／ｃｍ２であるランプを用いた。実施の形態１でも示したように低圧水銀ランプの発光は波長２５４ｎｍに限られず、波長１８５ｎｍの発光も存在する。よって、低圧水銀ランプの波長１８５ｎｍの発光によりオゾンが得られ、そのオゾン存在下で紫外線を照射することで前処理を行っているとも言える。なお、前処理時間は、１０分もしくは２０分とし、比較のために前処理を行わないものも作製した。
【０２４３】
次に、基板を１５０℃のホットプレートを用いて６０分間加熱することで前処理後の吐出物に対し焼成を行った。
【０２４４】
以上のように作製した配線の抵抗を２探針法を用いて調べた。なお、平均膜厚の異なる配線についても作製し、その抵抗も調べた。これらの結果を表４に示す。作製した配線の平均膜厚は約２５８ｎｍと約４６３ｎｍの２種であり、これらの配線幅は共に約１３６μｍであった。
【表４】
0005459896.tif 000005
【０２４５】
表４より、前処理時間の増加に伴い配線の抵抗率は減少しており、配線作製時に活性酸素による前処理を行うことで配線抵抗を下げることが可能であることがわかる。また、低い焼成温度にもかかわらず、抵抗の低い配線が得られた。よって、前処理を行うことで焼成による焼結が進行しやすいことがわかる。
【０２４６】
以上より、活性酸素による前処置を行うことで配線作製時における焼成温度を低減することが可能であると言える。
【図面の簡単な説明】
【０２４７】
【図１】本発明の配線の作製方法について説明する図。
【図２】液滴吐出装置の一態様を示す図。
【図３】本発明の配線の作製方法について説明する図。
【図４】本発明の記憶素子の一構成例について説明する図。
【図５】本発明の不揮発性メモリの一構成例について説明する図。
【図６】本発明の半導体装置の一構成例について説明する図。
【図７】本発明の半導体装置の部分断面図。
【図８】本発明の半導体装置の部分断面図。
【図９】本発明の半導体装置の部分断面図。
【図１０】本発明の半導体装置が有するトランジスタの部分断面図。
【図１１】本発明の半導体装置が有するトランジスタの部分断面図。
【図１２】本発明の半導体装置が有するトランジスタの部分断面図。
【図１３】本発明の半導体装置が有するトランジスタの部分断面図。
【図１４】本発明の半導体装置が有するトランジスタの部分断面図。
【図１５】本発明の半導体装置が有するトランジスタの部分断面図。
【図１６】本発明の半導体装置が有するトランジスタの部分断面図。
【符号の説明】
【０２４８】
１０    素子形成層
１０１    基板
１０２    液滴
１０３    ナノ粒子
１０４    有機物
１０５    配線
１１０    基板
２００    基板
２０３    液滴吐出手段
２０４    撮像手段
２０５    ヘッド
２０５      ヘッド
２０６    点線
２０７    制御手段
２０８    記憶媒体
２０９    画像処理手段
２１０    コンピュータ
２１１    マーカー
２１２    ヘッド
２１３    材料供給源
２１４    材料供給源
３００    隔壁（絶縁層）
３０１    配線形成領域
３０２    配線
４０１    導電層
４０２    導電層
４０３    メモリ層
４５０    層
５０１    回路
５０２    ワード線駆動回路
５０３    ビット線駆動回路
５０４    読み出し回路
５０５    メモリセルアレイ
５１０    スイッチ
５１１    スイッチ
５２０    ローデコーダ
５２１    スイッチ
５３０    コラムデコーダ
５３１    スイッチ
５４０    トランジスタ
５４１    スイッチ
５４２    インバータ
５５０    トランジスタ
５５１    記憶素子
６０１    アンテナ
６０２    ＩＣチップ
６０３    電源回路
６０４    復調回路
６０５    変調回路
６０６    ロジック回路
６０７    電源回路
６０８    不揮発性メモリ
７０１    基板
７０２    絶縁膜
７０３    剥離層
７０４    絶縁膜
７０５    半導体膜
７０６    ゲート絶縁膜
７０７    ゲート電極
７０８    不純物領域
７０９    不純物領域
７１０    絶縁膜
７１１    不純物領域
７１２ａ    絶縁膜
７１２ｂ    絶縁膜
７１３    導電膜
７１４    絶縁膜
７１６    隔壁（絶縁層）
７１７    メモリ層
７１８    導電膜
７２１    導電膜
７２２    絶縁膜
７２３    シート材
７２４    シート材
１０００    基板
１００１    絶縁膜
１００２    領域
１００３    領域
１００４    ｐウェル
１００５    絶縁膜
１００７    導電膜
１００８    導電膜
１００９    ゲート電極
１０１０    ゲート電極
１０１１    レジストマスク
１０１２    不純物領域
１０１３    チャネル形成領域
１０１４    レジストマスク
１０１５    不純物領域
１０１６    チャネル形成領域
１０１７    絶縁膜
１０１８    配線
１０２４    シート材
１３００    基板
１３０１    絶縁膜
１３０２    絶縁膜
１３０３    レジストマスク
１３０４    凹部
１３０５    絶縁膜
１３０６    絶縁膜
１３０７    領域
１３０８    領域
１３０９    ｐウェル
１３１０    絶縁膜
１３１１    絶縁膜
１３１２    導電膜
１３１３    導電膜
１３１４    導電膜
１３１５    導電膜
１３１６    不純物領域
１３１７    不純物領域
１３１８    サイドウォール
１３２０    不純物領域
１３２１    低濃度不純物領域
１３２２    チャネル形成領域
１３２３    不純物領域
１３２４    低濃度不純物領域
１３２５    チャネル形成領域
１３２６    絶縁膜
１３２７    開口部
１３２８    導電膜
１３２８      導電膜
７００ａ〜ｆ    薄膜トランジスタ
７０５ａ〜ｆ    半導体膜
７０７ａ    導電膜
７０７ｂ    導電膜
７１２ａ    絶縁膜
７１２ｂ    絶縁膜
７１５ａ    導電膜
７１５ｂ    導電膜
７１９ａ    記憶素子
７１９ｂ    記憶素子
１３２９ａ〜１３２９ｄ    導電膜
【図１】
0005459896.tif 000006
【図２】
0005459896.tif 000007
【図３】
0005459896.tif 000008
【図４】
0005459896.tif 000009
【図５】
0005459896.tif 000010
【図６】
0005459896.tif 000011
【図７】
0005459896.tif 000012
【図８】
0005459896.tif 000013
【図９】
0005459896.tif 000014
【図１０】
0005459896.tif 000015
【図１１】
0005459896.tif 000016
【図１２】
0005459896.tif 000017
【図１３】
0005459896.tif 000018
【図１４】
0005459896.tif 000019
【図１５】
0005459896.tif 000020
【図１６】
0005459896.tif 000021