(57)【特許請求の範囲】
【請求項１】
直流電源のプラス側またはマイナス側に接続された複数のスイッチング素子とダイオードで構成され、前記スイッチング素子のオン・オフ動作によって、複数相のコイルを持つモータに駆動電流を供給するブリッジ回路と；
所定のタイミングで値が更新される複数相の電圧指令信号をキャリア信号によりパルス幅変調して、複数相のＰＷＭ信号を生成するＰＷＭ手段と；
前記ＰＷＭ信号に基づいて、前記ブリッジ回路のスイッチング素子を駆動するゲート信号を生成するゲート駆動手段と；
前記直流電源とブリッジ回路間を流れるＤＣリンク電流値を検出するＤＣ電流検出手段と；
前記電圧指令信号の値更新タイミングの前および後において前記ＤＣ電流検出手段が検出する前記ＤＣリンク電流値と、前記ＰＷＭ信号またはゲート信号とに基づいて、前記モータの複数相のコイルを流れる相電流値を検出する相電流検出手段と；
を備え、前記ＰＷＭ手段は、
少なくとも１相のＰＷＭ信号のパルス幅が、前記電圧指令信号の値の増加に応じて、前記電圧指令信号の値更新周期の前端を基準として後端方向へ増加し、この後端方向にパルス幅の増加したＰＷＭ信号とは別の少なくとも１相のＰＷＭ信号のパルス幅が、前記電圧指令信号の値の増加に応じて、前記電圧指令信号の値更新周期の後端を基準として前端方向へ増加するよう、
前記ＰＷＭ信号を生成する、
ことを特徴とするモータ駆動制御装置。
【請求項２】
前記モータは３相モータであり、前記電圧指令信号は２相変調された信号であることを特徴とする請求項１に記載のモータ駆動制御装置。
【請求項３】
前記ＰＷＭ手段は、前記電圧指令信号をパルス幅変調して得られる信号のパルス幅を拡大して、少なくとも２相のパルス幅を所定の最低値以上に制限するパルス幅制限手段を備えることを特徴とする請求項１か請求項２に記載のモータ駆動制御装置。
【請求項４】
前記ＰＷＭ手段は、前記パルス幅制限手段によるパルス幅の拡大に対して、拡大分の電圧ベクトルが零もしくは略零となるように、他相のパルス幅を補正する電圧補正手段を備えることを特徴とする請求項３に記載のモータ駆動制御装置。
【請求項５】
前記ＤＣ電流検出手段は、高域遮断フィルタおよび高域遮断フィルタの出力値を検出するデータ取得部を備えることを特徴とする請求項１から請求項４までのいずれか一項に記載のモータ駆動制御装置。
【請求項６】
前記データ取得部は、前記高域遮断フィルタの出力信号をＡ／Ｄ変換するＡ／Ｄ変換手段であることを特徴とする請求項５に記載のモータ駆動制御装置。
【請求項７】
前記ＤＣ電流検出手段が前記電圧指令信号の値更新タイミングの前および後に実行するＤＣリンク電流の検出において、２回の電流検出間の間隔は、前記データ取得部が値の取得開始から検出した結果を出力するまでに要する時間以上であることを特徴とする請求項５または請求項６に記載のモータ駆動制御装置。
【請求項８】
前記検出した相電流値に基づいて前記モータを駆動するための電圧指令値を算出し、算出した前記電圧指令値を前記所定の値更新タイミングにおいて前記電圧指令信号に反映して出力する制御演算手段を備えることを特徴とする請求項１から請求項７のいずれか一項に記載のモータ駆動制御装置。
【請求項９】
前記制御演算手段は、前記相電流値に基づいて電流ベクトル演算を実行して、前記モータをベクトル制御駆動するための前記電圧指令値を算出することを特徴とする請求項８に記載のモータ駆動制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数相のコイルを有したモータを回転駆動するための駆動電流を供給するブリッジ回路中、ブリッジ回路から接地ＧＮＤへ流れるＤＣリンク電流を検出する電流検出回路のみを用いて、複数相コイルを流れる交流の相電流を検出するモータ駆動制御装置に関する。
【背景技術】
【０００２】
複数のトランジスタとダイオードにより構成されるブリッジ回路は、直流電圧をパルス幅変調により交流電圧に変換する回路であり、同期モータや誘導モータの無整流子型モータを駆動するためのインバータとして、ＯＡ機器、家電機器、車両走行用電動機の分野において広く利用されている。
【０００３】
このようなブリッジ回路を用いてモータを駆動する場合、モータの発生トルクを精度よく制御するためには、各相のコイルを流れる相電流の交流基本波成分を検出してフィードバック制御する必要があり、相電流の検出には、検出モータの各相毎に電流検出手段を設けて、それぞれが各相の相電流を検出する手法が最も容易である。
【０００４】
しかしながら、複数の電流検出手段を設けることはコストアップ要因になるため、電流検出手段をブリッジ回路のＤＣリンク部にのみ備え、ＤＣリンク電流の検出値から複数相の相電流の値を検出する方法が提案されている。
【０００５】
この手法について、以下、図１４から図１６を用いて説明する。
まず、図１４は装置の全体構成を示す図である。モータ１は無整流子型の３相モータであり、互いに１２０度の位相差をもつ、Ｕ相、Ｖ相、Ｗ相の３相で構成され、３相のコイルはＹ字結線され、Ｕ相、Ｖ相、Ｗ相の各コイル端子でブリッジ回路２に接続されている。
【０００６】
ブリッジ回路２は、図１５に示すように、スイッチング素子２５とダイオード２６が並列に接続された上側アーム２１と、同様に構成された下側アーム２２とを、３相接続して構成されている。上側アーム２１は直流電源３１に、下側アーム２２は接地であるＧＮＤ３２に接続され、上側アーム２１と下側アーム２２の接続点でモータ１の各相のコイルに接続されている。それぞれのスイッチング素子２５は、ゲート信号（ＵＨ、ＶＨ、ＷＨ、ＵＬ、ＶＬ、ＷＬ）によりＯＮ／ＯＦＦ駆動され、モータ１のコイルにパルス幅変調された電圧を印加して、コイルへ駆動電流を供給し、モータ１を回転駆動する。このとき、３相のコイルを流れる相電流を、それぞれｉｕ、ｉｖ、ｉｗとする。相電流ｉｕ、ｉｖ、ｉｗは、ブリッジ回路２からモータ１のコイルへ流れるときを正として、コイルはＹ結線のため、キルヒホッフの第一法則により相電流ｉｕ、ｉｖ、ｉｗの合計は零になる。
【数１】
0005428796.tif 000002
【０００７】
上側アーム２１のゲート信号ＵＨ、ＶＨ、ＷＨと、下側アーム２２のゲート信号ＵＬ、ＶＬ、ＷＬは、図１６に示すように、各相毎に相補的にＯＮ／ＯＦＦする信号であり、ＯＮ／ＯＦＦの切り替え時には、貫通電流によるスイッチング素子破壊を防止するため、長さｔｄのデッドタイムが設けられている。ＤＣリンク電流ｉｇは、ブリッジ回路２とＧＮＤ３２の間を流れる電流を示し、ブリッジ回路２からＧＮＤ３２へ向かう方向を正とする。
【０００８】
ブリッジ回路２において、上側アームのゲート信号ＵＨ、ＶＨ、ＷＨがハイ（上側アームのスイッチング素子がＯＮ状態）である相の相電流は、相電流が正ならば直流電源３１から供給されてＧＮＤ３２へ流れ、相電流が負ならばＧＮＤ３２から供給されて直流電源３１へ流れる。つまり、ＤＣリンク電流ｉｇは、相電流ｉｕ、ｉｖ、ｉｗの組み合わせである。
【０００９】
ここで、図１６のゲート信号を例として、ＤＣリンク電流ｉｇと相電流の関係について説明する。上側アーム２１のスイッチング素子２５のＯＮ／ＯＦＦによって、区間（ａ）から区間（ｄ）に分けると、それぞれの区間における上側アームのスイッチング素子の状態は以下の通りである：
区間（ａ）：上側アームのスイッチング素子がＯＮ状態の相はない
区間（ｂ）：Ｕ相の上側アームのスイッチング素子がＯＮ状態である
区間（ｃ）：Ｕ相およびＶ相の上側アームのスイッチング素子がＯＮ状態である
区間（ｄ）：３相全ての上側アームがＯＮ状態である
【００１０】
このとき、区間（ａ）から区間（ｄ）のそれぞれにおける、ＤＣリンク電流ｉｇは以下の通りであり、図１６に示すように各区間毎にパルス状の電流となる：
区間（ａ）：ＤＣリンク電流ｉｇは零である
区間（ｂ）：ＤＣリンク電流ｉｇはｉｕである
区間（ｃ）：ＤＣリンク電流ｉｇはｉｕとｉｖの合計である
区間（ｄ）：ＤＣリンク電流ｉｇは、零である
なお、区間（ｄ）の場合は、上側アームのスイッチング素子は全てＯＮ状態であり、電流はブリッジ回路とコイル内で還流するため、ＤＣリンク電流は零になるのである。
【００１１】
ＤＣ電流検出手段４は、上側アーム２１のゲート信号ＵＨ、ＶＨ、ＷＨに基づいて、上側アーム２１のスイッチング素子２５の１相または２相がＯＮ状態であり、かつ上側アーム２１の他のスイッチング素子２５のＯＮ／ＯＦＦ状態が異なる２つの検出タイミングにおいて、ＤＣリンク電流ｉｇの値を検出し、これら２回のＤＣリンク電流の検出値ｉａ、ｉｂを出力する。
【００１２】
相電流検出手段５は、ゲート信号ＵＨ、ＶＨ、ＷＨのハイ／ローと、ＤＣリンク電流検出値ｉａ、ｉｂから、相電流ｉｕ、ｉｖ、ｉｗを検出する。具体的には、ＤＣリンク電流検出値ｉａ、ｉｂと、その検出タイミングにおける上側アーム２１のスイッチング素子２５のＯＮ／ＯＦＦ状態から、２相分の相電流値を検出し、残りの１相分の相電流値をキルヒホッフの第一法則に基づいて算出することにより、３相の相電流の値を検出することができる。例えば、図１６を例にすると、区間（ｂ）および区間（ｃ）において検出したＤＣリンク電流ｉｇの検出値ｉａ、ｉｂから、数２に示す処理によって相電流ｉｕ、ｉｖ、ｉｗを検出することができる。以上のようにして、ＤＣリンク部のみの電流検出により、相電流を検出することができる。
【数２】
0005428796.tif 000003
【００１３】
上記のように、１つの電流検出手段による複数相の相電流検出手法においては、異なるタイミングで検出したＤＣリンク電流の値に基づいて２相の相電流値を検出し、検出した２相の相電流値およびキルヒホッフの第一法則に基づいて残りの相の電流値を算出する。しかしながら、ブリッジ回路が出力する交流電流は、交流の基本波成分に、パルス幅変調のキャリア周波数に由来する高周波の脈動成分が重畳した波形であり、異なるタイミングで２相の電流検出を実行する場合は、同じタイミングで電流検出をした場合と比較して、高周波の脈動成分の大きさの範囲内で誤差が生じる。
【００１４】
このように、電流検出手段をブリッジ回路のＤＣリンク部にのみ備え、ＤＣリンク電流の検出値から複数相の相電流の値を検出する方法では、正確な相電流の値を知ることができないという問題があり、特に、パルス幅変調のキャリア周期が長い場合やコイルの時定数が小さい場合は、高周波の脈動成分は大きくなるため、相電流の検出誤差も大きくなる可能性がある。
【００１５】
このような問題に対して、特許文献１に記載のインバータ装置では、ＤＣリンク部にのみ電流検出手段を備えた従来技術と同様に、直流電源に接続されたブリッジ回路と、直流電源とブリッジ回路間のＤＣリンク電流を検出する電流センサと、ブリッジ回路のスイッチング素子をパルス幅変調された電圧信号によりＯＮ／ＯＦＦして、モータのコイルに交流電流を出力させるとともに、適切なタイミングで前記電流センサによりＤＣリンク電流を検出して、コイルを流れる相電流を検出する制御回路とを備え、前記制御回路は、ＯＮ時間の長さが２番目となる相の上側アームのスイッチング素子へのＯＮ信号もしくはＯＦＦ信号を基準とし、その基準前後のタイミングで前記電流検出手段により２相分の相電流を検出する。このとき、前記制御回路は精度のよい電流検出が可能となるように、２回のＤＣリンク電流検出タイミング間を必要最小限に設定するため、高周波の脈動成分の影響を低減して、相電流位置を正確に検出できるように構成している。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、特許文献１に記載の手法は、スイッチング素子を駆動するゲート信号のパルス幅、つまりパルス幅変調された電圧指令値の値に応じて、ＤＣリンク電流の検出タイミングが１キャリア周期内で大きく変動することになり、結果として、３相の相電流の値が検出完了するタイミングも１キャリア周期内で大きく変動する。
【００１７】
このとき、ゲート信号のパルス幅に応じてＤＣリンク電流検出タイミングを制御する回路や処理が複雑になるという問題がある。
また、検出したＤＣリンク電流に含まれる相電流成分は１相または２相であり、スイッチング素子のＯＮ／ＯＦＦ状態（ゲート信号の状態）に応じて、ＤＣリンク電流の値から相電流を算出する処理を選択する必要があるため、回路や処理が複雑になるという問題がある。
【００１８】
更に、検出した相電流の値は制御演算に利用され、演算結果はコイルへ印加する電圧指令信号に反映してフィードバックされる。このとき、前記制御演算は一般的にマイクロプロセッサ上で周期処理として実行され、次の電圧指令信号の値更新タイミングまでに前記制御演算を完了する必要があるが、３相の相電流の検出が完了するまで前記演算処理を開始することができない。そのため、相電流検出の完了が最も遅い場合、つまり制御演算の実行に許容される時間が最も短い場合に合わせて周期処理スケジュールを組むこととなり、プロセッサの高性能化が必要となり、装置のコストアップになるという問題もある。
【００１９】
本発明は、上述の問題に鑑みてなされたものであり、相電流検出のためのＤＣリンク電流検出タイミングを電圧指令信号の値に応じて変化させずに所定タイミングに固定して相電流検出を可能とし、電流検出タイミングを制御する回路や処理を低減することを課題とする。
【課題を解決するための手段】
【００２０】
上記課題は、直流電源のプラス側またはマイナス側に接続された複数のスイッチング素子とダイオードで構成され、前記スイッチング素子のオン・オフ動作によって、複数相のコイルを持つモータに駆動電流を供給するブリッジ回路と；所定のタイミングで値が更新される複数相の電圧指令信号をキャリア信号によりパルス幅変調して、複数相のＰＷＭ（pulse width modulation）信号を生成するＰＷＭ手段と；前記ＰＷＭ信号に基づいて、前記ブリッジ回路のスイッチング素子を駆動するゲート信号を生成するゲート駆動手段と；前記直流電源とブリッジ回路間を流れるＤＣリンク電流値を検出するＤＣ電流検出手段と；前記電圧指令信号の値更新タイミングの前および後において前記ＤＣ電流検出手段が検出する前記ＤＣリンク電流値と、前記ＰＷＭ信号またはゲート信号とに基づいて、前記モータの複数相のコイルを流れる相電流値を検出する相電流検出手段と；をモータ駆動制御装置が備え、少なくとも１相のＰＷＭ信号のパルス幅が、前記電圧指令信号の値の増加に応じて、前記電圧指令信号の値更新周期の前端を基準として後端方向へ増加し、この後端方向にパルス幅の増加したＰＷＭ信号とは別の少なくとも１相のＰＷＭ信号のパルス幅が、前記電圧指令信号の値の増加に応じて、前記電圧指令信号の値更新周期の後端を基準として前端方向へ増加するよう、前記ＰＷＭ手段が前記ＰＷＭ信号を生成する、ことによって解決される。
【００２１】
前記モータが３相モータであり、前記電圧指令信号が２相変調された信号であることが想定される。前記ＰＷＭ手段は、前記電圧指令信号をパルス幅変調して得られる信号のパルス幅を拡大して、少なくとも２相のパルス幅を所定の最低値以上に制限するパルス幅制限手段を備えていれば、好適である。その際、前記ＰＷＭ手段は、前記パルス幅制限手段によるパルス幅の拡大に対して、拡大分の電圧ベクトルが零もしくは略零となるように、他相のパルス幅を補正する電圧補正手段を備えていれば、一層効果的である。
【００２２】
前記ＤＣ電流検出手段は、高域遮断フィルタおよび高域遮断フィルタの出力値を検出するデータ取得部を備えていても、好ましい。その際、前記データ取得部は、前記高域遮断フィルタの出力信号をＡ／Ｄ変換するＡ／Ｄ変換手段であるのがよい。また、前記ＤＣ電流検出手段が前記電圧指令信号の値更新タイミングの前および後に実行するＤＣリンク電流の検出において、２回の電流検出間の間隔は、前記データ取得部が値の取得開始から検出した結果を出力するまでに要する時間以上であるのも好ましい。
【００２３】
前記検出した相電流値に基づいて前記モータを駆動するための電圧指令値を算出し、算出した前記電圧指令値を前記所定の値更新タイミングにおいて前記電圧指令信号に反映して出力する制御演算手段を備えることが想定される。その際、前記制御演算手段は、前記相電流値に基づいて電流ベクトル演算を実行して、前記モータをベクトル制御駆動するための前記電圧指令値を算出するのが好都合である。
【発明の効果】
【００２４】
請求項１に係る発明では、直流電源のプラス側またはマイナス側に接続された複数のスイッチング素子とダイオードで構成され、前記スイッチング素子のオン・オフ動作によって、複数相のコイルを持つモータに駆動電流を供給するブリッジ回路と；所定のタイミングで値が更新される複数相の電圧指令信号をキャリア信号によりパルス幅変調して、複数相のＰＷＭ信号を生成するＰＷＭ手段と；前記ＰＷＭ信号に基づいて、前記ブリッジ回路のスイッチング素子を駆動するゲート信号を生成するゲート駆動手段と；前記直流電源とブリッジ回路の間を流れるＤＣリンク電流値を検出するＤＣ電流検出手段と；前記電圧指令信号の値更新タイミングの前および後において前記ＤＣ電流検出手段が検出する前記ＤＣリンク電流値と、前記ＰＷＭ信号またはゲート信号とに基づいて、前記モータの複数相のコイルを流れる相電流値を検出する相電流検出手段と；を備え、少なくとも１相のＰＷＭ信号のパルス幅が、前記電圧指令信号の値の増加に応じて、前記電圧指令信号の値更新周期の前端を基準として後端方向へ増加し、この後端方向にパルス幅の増加したＰＷＭ信号とは別の少なくとも１相のＰＷＭ信号のパルス幅が、前記電圧指令信号の値の増加に応じて、前記電圧指令信号の値更新周期の後端を基準として前端方向へ増加するよう、前記ＰＷＭ手段が前記ＰＷＭ信号を生成するので、本モータ駆動制御装置は、相電流検出のためのＤＣリンク電流検出タイミングを、前記値更新タイミングの前および後の所定タイミングに固定しても相電流の検出が可能となるため、電圧指令信号の値に応じて電流検出タイミングを変化させる必要がなく、電流検出タイミングを制御する回路や処理を低減することができる。
【００２５】
前記モータが３相モータであり、前記電圧指令信号が２相変調された信号であれば、前記複数回検出するＤＣリンク電流値は、それぞれいずれか１相の相電流値のみを示しているため、ＤＣリンク電流値およびゲート信号に基づいて相電流を検出する処理を低減することができる。
【００２６】
前記ＰＷＭ手段が、前記電圧指令信号をパルス幅変調して得られる信号のパルス幅を拡大して、少なくとも２相のパルス幅を所定の最低値以上に制限するパルス幅制限手段を備えていれば、電圧小出力時においても、ＤＣリンク電流検出による相電流の検出において安定した検出を維持することができる。その際、前記ＰＷＭ手段が、前記パルス幅制限手段によるパルス幅の拡大に対して、拡大分の電圧ベクトルが零もしくは略零となるように、他相のパルス幅を補正する電圧補正手段を備えていれば、電圧小出力時において、前記効果に加えて、電圧指令信号に応じたコイルへの電圧印加を精密に保ち、前記モータを精密に駆動することができる。
【００２７】
前記ＤＣ電流検出手段が、高域遮断フィルタおよび高域遮断フィルタの出力値を検出するデータ取得部を備えていれば、リンギング等のノイズの影響を低減して、精密に電流を検出することができる。その際、前記データ取得部が、前記高域遮断フィルタの出力信号をＡ／Ｄ変換するＡ／Ｄ変換手段であれば、相電流値をデジタルデータとして検出するため、マイクロプロセッサを用いた制御演算に容易に利用することができる。また、前記ＤＣ電流検出手段が前記電圧指令信号の値更新タイミングの前および後に実行するＤＣリンク電流の検出において、２回の電流検出間の間隔は、前記データ取得部が値の取得開始から検出した結果を出力するまでに要する時間以上であれば、１つの電流検出手段による相電流の検出を可能にして、かつＰＷＭ駆動するモータの相電流に含まれる、高周波の脈動成分の影響を低減して、精度よい相電流の検出をすることができる。
【００２８】
前記検出した相電流値に基づいて前記モータを駆動するための電圧指令値を算出し、算出した前記電圧指令値を前記所定の値更新タイミングにおいて前記電圧指令信号に反映して出力する制御演算手段を備えていれば、前記キャリア信号周期内において、ＤＣリンク電流検出に基づく相電流検出が完了するタイミングがほぼ固定となるため、前記検出した相電流値に基づく制御演算のスケジュールを可変とせず、ほぼ固定とすることができる。その際、前記制御演算手段が、前記相電流値に基づいて電流ベクトル演算を実行して、前記モータをベクトル制御駆動するための前記電圧指令値を算出すれば、前記キャリア信号周期内において、ＤＣリンク電流検出による相電流検出が完了するタイミングがほぼ固定となり、前記検出した相電流値に基づく電流ベクトル演算の処理スケジュールをほぼ固定することができるため、処理スケジュールにおける演算時間のマージンを低減することが可能となり、性能の低いプロセッサでもモータをベクトル制御駆動することができる。
【図面の簡単な説明】
【００２９】
【図１】例１における装置の全体構成を示す図である。
【図２】例１における電圧指令信号の２相変調の波形を示す図である。
【図３】例１におけるＰＷＭ手段の構成を示す図である。
【図４】例１における電圧指令制限手段の動作を示すフローチャートである。
【図５】例１における電圧補正手段の動作を示すフローチャートである。
【図６】例１における前寄せ相の信号を示す図である。
【図７】例１における後寄せ相の信号を示す図である。
【図８】例１における最小電圧制限時のＰＷＭ信号の波形を示す図である。
【図９】例１におけるＤＣ電流検出手段の構成を示す図である。
【図１０】例１における電流検出回路の構成を示す図である。
【図１１】例１におけるＤＣリンク電流サンプリングのタイミングを示す図である。
【図１２】例２における装置の全体構成を示す図である。
【図１３】例２における処理スケジュールを示す図である。
【図１４】従来技術における装置の全体構成を示す図である。
【図１５】ブリッジ回路を構成する上側アームの構成を示す図である。
【図１６】従来技術におけるゲート信号とＤＣリンク電流の波形例を示す図である。
【発明を実施するための形態】
【００３０】
（例１）
以下、本例におけるモータ駆動制御装置について、図１を用いて説明する。ただし、従来技術の説明と重複する部分は、共通の符号を付すにとどめ、その説明は、上記背景技術の項での説明に譲り、省略する。モータ１、ブリッジ回路２、直流電源３１、接地ＧＮＤ３２などは、図１４から図１６に関連して説明した通りである。なお、この例１は、請求項１から請求項７に係る構成に対応するものである。
【００３１】
電圧指令信号Ｖｍ（Ｖｍｕ、Ｖｍｖ、Ｖｍｗ）は、モータ１の３相のコイルに印加する電圧値を示す信号であり、３相全てが非負、かつ少なくとも１相は必ず零となるよう２相変調された信号とする。例えば、図２に、振幅が規格化された互いに１２０度の位相差を持つ正弦波形（上図）とそれを２相変調した波形（下図）を示す。これは、コイル端子間の電圧差を同等に保つ変調処理であり、電圧指令ベクトルは等価である。なお、前記電圧指令信号Ｖｍおよび後述する後段の電圧指令信号において、信号の値が零の相を零相、値が零でない相を非零相とよぶ。
【００３２】
駆動検出手段１０のＰＷＭ手段６は、図３に示すように、電圧指令信号Ｖｍ（Ｖｍｕ、Ｖｍｖ、Ｖｍｗ）に対して、非零相の電圧指令信号Ｖｍの最低値を制限する電圧指令制限手段６１と、この電圧指令制限手段６１の制限処理により生じる電圧ベクトルのずれを補正する電圧補正手段６２と、この電圧補正手段６２の出力する補正済電圧指令信号Ｖｒをキャリア信号に基づいてパルス幅変調してＰＷＭ信号Ｕｏｎ、Ｖｏｎ、Ｗｏｎを出力する変調手段６３とを備えている。
【００３３】
以下、ＰＷＭ手段６を構成する各部について、詳細を説明して動作説明とする。電圧指令制限手段６１は、２相変調されている電圧指令信号Ｖｍに対して、非零相の電圧指令信号の値を、所定の最小値である最小電圧Ｖｔｈ以上に制限して、制限済電圧指令信号Ｖｌ（Ｖｌｕ、Ｖｌｖ、Ｖｌｗ）として出力する。
【００３４】
以下、電圧指令制限手段６１の実行する制限処理について、図４を用いて説明する。まず、３相の電圧指令信号Ｖｍの値から、値が零である相を零相、値が正の相を非零相と判別する。ただし、電圧指令信号Ｖｍに値が零の相が複数ある場合は、どれか１相を零相として、残りは全て非零相とみなす（Ｓ１１）。次に、非零相の２相に対して、電圧指令信号の値が小さい方の相を電圧最小相と判定する（Ｓ１２）。値が同じ場合は、どちらか一方を電圧最小相と判定する。次に、電圧最小相の電圧指令信号の値が所定の最小電圧Ｖｔｈ未満ならば制限処理「要」と判定して、制限処理（Ｓ１４）へ分岐する。電圧最小相が所定の最小電圧Ｖｔｈ以上ならば「否」と判定して、電圧指令信号Ｖｍ（Ｖｍｕ、Ｖｍｖ、Ｖｍｗ）をそのまま制限済電圧指令信号Ｖｌ（Ｖｌｕ、Ｖｌｖ、Ｖｌｗ）として出力して処理を完了する（Ｓ１３）。制限処理は、電圧最小相の制限済電圧指令値Ｖｌ（Ｖｌｕ、Ｖｌｖ、Ｖｌｗの対応するいずれか１つ）を最小電圧Ｖｔｈにして出力する。また、零相および非零相の他方の相においては、電圧指令信号Ｖｍ（Ｖｍｕ、Ｖｍｖ、Ｖｍｗの対応する２つ）を、そのまま制限済電圧指令信号Ｖｌ（Ｖｌｕ、Ｖｌｖ、Ｖｌｗの対応する２つ）として出力するものである（Ｓ１４）。
【００３５】
以上が、電圧指令制限手段６１における制限処理であり、上記の処理を電圧指令信号Ｖｍの値更新タイミング毎に実行する。また、例えばＵ相とＶ相が非零相であり、Ｗ相が零相であり、Ｕ相が電圧最小相かつ電圧指令信号Ｖｍｕの値が最小電圧Ｖｔｈ未満のとき、制限処理は数３に示す通りである。なお、電圧指令制限手段６１が直接制限する対象は電圧指令信号の値であるが、これは後述するパルス幅変調された電圧のパルス幅を制限することに相当する。
【数３】
0005428796.tif 000004
【００３６】
電圧補正手段６２は、前記制限処理により生じる電圧指令信号の電圧ベクトルのずれを補正して、補正済電圧指令信号Ｖｒ（Ｖｒｕ、Ｖｒｖ、Ｖｒｗ）を出力する。ただし、零相については、補正済電圧指令信号Ｖｒにおいて補正せず、補正量のみ出力して、後述するＰＷＭ手段において補正する。
【００３７】
以下、電圧補正手段６２の実行する補正処理について、図５を用いて説明する。まず、３相の電圧指令信号Ｖｍと制限済電圧指令信号Ｖｌの値を比較して、補正処理の要否判定を行う。３相の値が全て同じならば補正処理要否は「否」であり、制限済電圧指令信号Ｖｌを補正済電圧指令信号Ｖｒとして出力して、補正分の電圧値を示す補正量ｄＶは零として出力して、処理を完了する（Ｓ２１）。また、前記比較において値が異なる相がある場合は、補正処理要否は「要」であり、次の処理へ進む（Ｓ２１）。次に、電圧補正処理を実行すべき相を判定する（Ｓ２２）。電圧指令信号Ｖｍおよび制限済電圧指令信号Ｖｌの比較において信号の値が異なる相、および信号の値が零の零相を除いた、残りの１相を補正相と判定する。次に、補正すべき電圧値を算出する（Ｓ２３）。前記信号の値が異なる相（制限処理を実行した相）における、制限済電圧指令信号Ｖｌ（Ｖｌｕ、Ｖｌｖ、Ｖｌｗの対応するいずれか１つ）から電圧指令信号Ｖｍ（Ｖｍｕ、Ｖｍｖ、Ｖｍｗの対応するいずれか１つ）の値を減じた値を補正量ｄＶとして、次の処理へ進む。次に、前記補正相の制限済電圧指令信号Ｖｌ（Ｖｌｕ、Ｖｌｖ、Ｖｌｗの対応するいずれか１つ）に、前記補正量ｄＶを加算して補正済電圧指令信号Ｖｒ（Ｖｒｕ、Ｖｒｖ、Ｖｒｗの対応するいずれか１つ）として出力して、残りの相については、制限済電圧指令信号Ｖｌ（Ｖｌｕ、Ｖｌｖ、Ｖｌｗの対応する２つ）をそのまま補正済電圧指令信号Ｖｒ（Ｖｒｕ、Ｖｒｖ、Ｖｒｗの対応する２つ）として出力する（Ｓ２４）。
【００３８】
以上が、電圧補正手段６２における補正処理であり、上記の処理を制限済電圧指令信号Ｖｌの値更新タイミング毎に実行する。例えば、Ｕ相とＶ相が非零相であり、Ｗ相が零相であり、かつ電圧指令制限手段６１がＵ相に対して制限処理を実行したとき、上記補正処理は数４で示す通りである。なお、電圧ベクトルを補正するためには、前記零相の電圧指令信号も補正しなくてはならないが、これは後述するＰＷＭ手段６３において補正量ｄＶに基づいて補正される。
【数４】
0005428796.tif 000005
【００３９】
変調手段６３は、前記補正済電圧指令信号Ｖｒをキャリア信号に基づいてパルス幅変調して、ＰＷＭ信号Ｕｏｎ、Ｖｏｎ、Ｗｏｎを出力する。以下、変調手段６３の動作詳細を図を用いて説明する。まず、３相の補正済電圧指令信号Ｖｒは、電圧指令制限手段６１の制限処理により、２相が最小電圧Ｖｔｈ以上の非零相であり、残り１相は値が零の零相である。非零相の２相については、いずれか一方を、パルス幅変調された電圧指令信号のパルスが１キャリア周期内で前側に寄せられている前寄せ相として、他方を同様にパルスが後側に寄せられている後寄せ相とする。
【００４０】
以下、Ｕ相が前寄せ相の場合を例に、前寄せ相のパルス幅変調の説明をする。図６に示すように、周期的な補正済電圧指令信号Ｖｒの値更新タイミング（ｖ）から次の値更新タイミング（ｖ）の間に、値が０から電源電圧Ｖｃｃまで増加する、周期ｔｐｗｍのノコギリ波形状のキャリア信号Ｖｃｆと、補正済電圧指令信号Ｖｒｕを比較することにより、ＰＷＭ信号Ｕｏｎを生成する。
【００４１】
同様に、Ｖ相前が後せ相の場合を例にして、後寄せ相のパルス幅変調の説明をする。図７に示すように、周期的な補正済電圧指令信号Ｖｒの値更新タイミング（ｖ）から次の値更新タイミング（ｖ）の間に、値が電源電圧Ｖｃｃから０まで減少する、周期ｔｐｗｍのノコギリ波形状のキャリア信号Ｖｃｂと、補正済電圧指令信号Ｖｒｖを比較することにより、ＰＷＭ信号Ｖｏｎを生成する。このとき、非零相である２相の制限済電圧指令信号Ｖｒの値は必ず最小電圧Ｖｔｈ以上であることから、非零相のＰＷＭ信号の最小パルス幅は、数５に示す最小パルス幅ｔｈ以上である。なお、図６および図７における値更新タイミング（ｖ）は同じタイミングを示すとする。
【数５】
0005428796.tif 000006
【００４２】
また、図示しないが、更新タイミング（ｖ）を示す更新信号ｖｔｒｉｇを出力する。
以下、零相に対する変調手段６３の処理について、Ｗ相が零相の場合を例として説明する。前記補正量ｄＶが０のときは、ＰＷＭ信号Ｗｏｎはパルスを一切出力しない。一方で、前記補正量ｄＶが非零のときは、補正量ｄＶをパルス幅変調した信号をＰＷＭ信号Ｗｏｎとして出力する。このとき、ＰＷＭ信号Ｗｏｎのパルス幅ｔｚと補正量ｄＶの関係は数６で示される。ただし、１キャリア周期内におけるパルス発生タイミングは、後述するＤＣリンク電流検出における電流サンプリングのタイミングに重複しないよう設定する。
【数６】
0005428796.tif 000007
【００４３】
例として、Ｕ相およびＶ相が非零相であり、Ｖ相に対して制限処理が実行された場合のＰＷＭ信号の波形例を図８に示す。図８において、ＰＷＭ信号Ｖｏｎの斜め掛け部分が制限処理によって電圧指令値の最小値が制限され、結果としてパルス幅が増加した分であり、ＰＷＭ信号Ｕｏｎ、Ｗｏｎの網掛け部分が、補正処理により、結果としてパルス幅が増加した分を示している。なお、零相のＰＷＭ信号Ｗｏｎの最大パルス幅は、数５に示す非零相の最小パルス幅に等しい。前記補正処理および上記の零相の処理により、前記制限処理において発生する電圧ベクトルのずれは補正される。
【００４４】
以上が、変調手段６３の動作説明である。
再び、図１を用いた本例の装置の説明に戻る。
ゲート駆動手段７は、ＰＷＭ信号Ｕｏｎ、Ｖｏｎ、Ｗｏｎに対して、各相毎にブリッジ回路２の上側アーム２１と下側アーム２２のスイッチング素子を駆動するゲート信号を生成する。
【００４５】
Ｕ相を例として詳細に説明すると、図６に示すように、上側アーム２１のスイッチング素子のゲート信号ＵＨは、ＰＷＭ信号Ｕｏｎの立ち上がりからデッドタイムの長さｔｄだけ遅れて立ち上がり、同様に、ＰＷＭ信号Ｕｏｎの立ち下がりからデッドタイムの長さｔｄだけ遅れて立ち下がるように生成される。また、下側アーム２２のスイッチング素子のゲート信号ＵＬは、ＰＷＭ信号Ｕｏｎの立ち上がりに同期して立ち下がり、ＰＷＭ信号Ｕｏｎの立ち下がりからデッドタイムの長さｔｄの２倍だけ遅れて立ち上がるように生成させる。なお、デッドタイムは、貫通電流によるスイッチング素子の破壊を防止するために設けられた区間であり、長さｔｄは固定値である。以上の動作を、前記した前寄せ相・後寄せ相・零相の違いにかかわらず、他相についても同様に実行する。
【００４６】
このとき、或るキャリア周期における後寄せ相の上側アームのゲート信号のパルスと、電圧指令信号の値が更新された次のキャリア周期における前寄せ相の上側アームのゲート信号のパルスは、常に隣接するようになっている。これは、図８に示すように、非零相のＰＷＭ信号ＵｏｎおよびＶｏｎのパルスが、値更新タイミング（ｖ）を境にして常に隣接するよう変調手段６３が構成されており、上側アームのゲート信号は、ＰＷＭ信号からデッドタイムの長さｔｄだけ遅れた信号であるため、上側アームのゲート信号においても同様に両信号のパルスが隣接することになる。
【００４７】
ＤＣ電流検出手段４は、図９に示すように、ブリッジ回路２のＤＣリンク電流ｉｇを検出する電流検出回路４１と、所定のタイミングで電流検出回路４１の出力をサンプリングして、ＤＣリンク電流データの取得および出力するデータ取得部４２とを備える。
【００４８】
以下、ＤＣ電流検出手段４を構成する各部について詳細を説明する。電流検出回路４１は、図１０に示すように、ブリッジ回路２とＧＮＤ３２の間に設けられ、電流が抵抗を流れることによる電圧降下を利用して電流値を検出するシャント抵抗４５と、抵抗とコンデンサで構成され、前記シャント抵抗４５により検出した信号の高域成分を除去するＬＰＦ４６と、ＬＰＦ４６の出力を増幅およびレベルシフトするアンプ４７とを備え、電流検出信号ｉｄｅｔを出力する。なお、本例におけるＬＰＦ４６は、アンプ４７の前段に配置しているが、後段に配置する構成としてもよい。
【００４９】
データ取得部４２は、Ａ／Ｄ変換器を備え、更新タイミング（ｖ）を示す更新信号ｖｔｒｉｇに基づいた所定のタイミングで２回連続して電流検出信号ｉｄｅｔをサンプリングおよびＡ／Ｄ変換して、検出したＤＣリンク電流データｄｉａ、ｄｉｂを出力する。
【００５０】
以下、サンプリングのタイミングについて、図１１を用いて説明する。ただし、図１１に示すように、Ｕ相が前寄せ相、Ｖ相が後寄せ相、Ｗ相が零相の場合に対応する信号名を用いて説明する。まず、更新信号ｖｔｒｉｇが示す値更新タイミング（ｖ）からデッドタイムの長さｔｄだけ遅れたタイミングをゲート更新タイミング（ｐ）とする。ゲート更新タイミング（ｐ）は、後寄せ相のゲート信号ＶＨと前寄せ相のゲート信号ＵＨのパルスが隣接する点であり、電圧指令信号の値が更新された場合、更新された値は前記ゲート更新タイミング（ｐ）からゲート信号に反映されることを意味する。また、ゲート信号ＶＨがハイのときはＤＣリンク電流ｉｇに相電流ｉｖのみが流れ、前記ゲート更新タイミング（ｐ）を境に、ゲート信号ＵＨがハイのときはＤＣリンク電流ｉｇに相電流ｉｕのみが流れる。
【００５１】
データ取得部４２は、更新信号ｖｔｒｉｇに基づいた所定のタイミングで連続２回のサンプリングを行う。このとき、前記所定のタイミングは、以下の５つの条件を満たすよう設定される。
【００５２】
１つ目の条件は、ゲート信号ＶＨがハイの区間で１回目のサンプリング（ｓａ）を実行して、前記ゲート更新タイミング（ｐ）の後に発生する前記ゲート信号ＵＨがハイの区間で２回目のサンプリング（ｓｂ）を実行する。これにより、２回のサンプリング（ｓａ）、（ｓｂ）時における前記ＤＣリンク電流ｉｇは必ずいずれか１相の相電流になるため、後述する相電流値検出の処理を簡素化することができる。
【００５３】
２つ目の条件は、２回のサンプリング（ｓａ）および（ｓｂ）間の長さであるサンプリング間隔ｔｓを、データ取得部４２が電流検出信号ｉｄｅｔをサンプリングしてＡ／Ｄ変換結果を出力するまでに要する時間より長く設定する。これにより、１つの検出手段で２回のサンプリングを可能とする。
【００５４】
３つ目の条件は、１回目のサンプリング（ｓａ）を、上側アームのゲート信号ＶＨの立ち上がりから前記ＬＰＦの立ち上がり時間以上遅れたタイミングに設定し、２回目のサンプリング（ｓｂ）を、前記ゲート更新タイミング（ｐ）から同様の時間以上遅れたタイミングに設定する。これにより、ＬＰＦ４６を通過している電流検出信号ｉｄｅｔの信号が立ち上がるまで待ってから、前記サンプリングを実行するため、精度良い電流検出が可能となる。
【００５５】
４つ目の条件は、前記サンプリング（ｓａ）、（ｓｂ）を、それぞれ前記ゲート更新タイミング（ｐ）から、前記最小パルス幅ｔｈ以下の範囲に設定する。これにより、前記サンプリング時のＤＣリンク電流は必ずいずれか１相のみの相電流が流れており、電圧指令信号の値に応じてサンプリングのタイミングを変化させる必要がなくなる。
【００５６】
５つ目の条件は、前記サンプリング間隔ｔｓを、上記４つの条件を満たしつつ可能な限り短く設定する。これにより、ＰＷＭ駆動時の相電流波形に重畳される高周波成分の脈動の影響を低減する電流検出が可能となる。
【００５７】
以上が、データ取得部４２が前記電流検出信号ｉｄｅｔをサンプリングするタイミングについての説明である。なお、本例における電流検出タイミングは、１キャリア周期内で固定することを想定しているが、これに限るものではなく、上記５つの条件を満たす範囲においては可変でもよく、その場合も検出タイミングは電圧指令信号の値に応じて変化させる必要はなく、前記条件の範囲内で自由にタイミングを変化させてよい。
【００５８】
最後に、データ取得部４２は前記２回のサンプリング（ｓａ）、（ｓｂ）におけるＡ／Ｄ変換結果を、それぞれＤＣリンク電流データｄｉａ、ｄｉｂとして出力する。以上が、ＤＣ電流検出手段４の構成である。
【００５９】
相電流検出手段５は、ＤＣリンク電流データｄｉａ、ｄｉｂ、上側アームのゲート信号ＵＨ、ＶＨ、ＷＨ、および更新信号ｖｔｒｉｇに基づいて、３相の相電流値を検出して相電流データｄｉｕ、ｄｉｖ、ｄｉｗを出力する。
【００６０】
以下、相電流検出手段５の動作詳細を説明する。まず、ＤＣ電流検出手段４の説明で述べたように、ＤＣリンク電流データｄｉａおよびｄｉｂは、必ずＵ相、Ｖ相、Ｗ相のいずれか１相のみの相電流の検出値であり、前記サンプリング（ｓａ）、（ｓｂ）のタイミングにおいて上側アームのゲート信号の信号レベルがハイである相の相電流値を示している。
【００６１】
上記の関係を利用して、相電流検出手段５は、更新信号ｖｔｒｉｇに基づいて、前記サンプリング（ｓａ）、（ｓｂ）のタイミングで上側アームのゲート信号ＵＨ、ＶＨ、ＷＨを監視して、ＤＣリンク電流データｄｉａ、ｄｉｂが、それぞれどの相の相電流を示すのか判定して、次に、確定した２相の相電流値と数１に示したキルヒホッフの第一法則に基づいて、残りの１相の相電流値を算出して、最後に、検出した３相の相電流値を相電流データｄｉｕ、ｄｉｖ、ｄｉｗとして出力する。
【００６２】
以上が、本例における装置の構成である。なお、本例において、本発明の電圧指令信号の値更新タイミングとは、前寄せ相と後寄せ相の上側アームのゲート信号においてパルスが隣接する境である、ゲート更新タイミング（ｐ）に相当するが、これに限るものではなく、コイル端子に印加すべき電圧指令値を示す信号であれば、電圧指令信号Ｖｍ、制限済電圧指令信号Ｖｌ、補正済み電圧指令信号Ｖｒ、ＰＷＭ信号Ｕｏｎ、Ｖｏｎ、Ｗｏｎのいずれでもよい。
【００６３】
以上により、本例によれば、ＤＣリンク電流の複数回検出することにより３相の相電流を検出する手法において、検出タイミング間を最小限に設定することによる、相電流波形に重畳される高周波の脈動の影響を低減する従来の効果に加えて、１キャリア周期内におけるＤＣリンク電流検出タイミングを固定できるよう構成したため、検出タイミング制御する複雑な回路が不要とすることができ、また、２回のＤＣリンク電流サンプリング時に検出する電流値には、常に１相分の相電流のみ含まれるようにパルス幅変調方式とＤＣリンク電流検出のタイミングを設定したため、検出した複数のＤＣリンク電流から相電流値を検出する処理を低減することができる。
【００６４】
（例２）
次に別の例に係るモータ駆動制御装置について、図１２を用いて説明する。ただし、従来技術および例１と共通する説明は省略する。この例２は、請求項８，９に係る構成に対応するものである。
【００６５】
モータ１は、上記背景技術の項で説明した通りである。駆動検出手段１０は、図１に示すように、ブリッジ回路２、直流電源３１、接地ＧＮＤ３２、ＤＣ電流検出手段４、相電流検出手段５、ＰＷＭ手段６、ゲート駆動手段７により構成され、各要素は上記例１と同様とする。つまり、２相変調器９から入力される２相変調された電圧指令信号Ｖｍの値に応じてパルス幅変調された電圧を、モータ１のコイル端子に印加し、モータを回転駆動するための相電流ｉｕ、ｉｖ、ｉｗを供給する。また、ＤＣリンク電流の検出に基づいて検出した３相の相電流データｄｉｕ、ｄｉｖ、ｄｉｗを出力する。
【００６６】
ホールＩＣ１５はモータ１の回転子角度に同期して周期的にハイ／ローの２値を繰り返し、信号のエッジが回転子角度の絶対値を示すホール信号ｈｇを出力する。
エンコーダ１６は、モータ１の回転軸に接続されたロータリーエンコーダであり、回転子角度の変化に応じてパルス状のエンコーダ信号Ｅｎｃを出力する。また、回転子１周当たりに出力する信号周期数は、ホールＩＣ１５のホール信号ｈｇより多いとする。
【００６７】
角度検出器１７は、回転子位置を示す前記ホール信号ｈｇのエッジを基準に、エンコーダ信号Ｅｎｃのパルス数をカウントして、高分解能に回転子角度の絶対値を示す角度データθを出力する。
【００６８】
制御演算手段８は、目標周波数発生器８１、周波数比較器８２、目標電流生成器８３、３軸２軸座標変換器８５、ｑ軸電流制御器８６、ｄ軸電流制御器８７、２軸３軸座標変換器８８により構成され、前記相電流データｄｉｕ、ｄｉｖ、ｄｉｗ、前記角度データθおよび前記エンコーダ信号Ｅｎｃに基づいて、電流ベクトル制御演算を実行し、モータを目標速度で回転するためにコイル端子へ印加すべき電圧を示す制御出力信号Ｖ（Ｖｕ、Ｖｖ、Ｖｗ）を出力する。
【００６９】
以下、制御演算手段８の詳細な構成について説明する。目標周波数発生器８１は、モータ１の目標回転数に対応する目標周波数のパルス信号を発生する。なお、目標周波数のパルス信号を装置外部から入力される構成として、目標周波数発生器８１を備えない構成や、目標周波数発生器８１の出力と外部から入力されるパルス信号とから、目標周波数のパルス信号を選択可能とする構成としてもよい。
【００７０】
周波数比較器８２は、前記エンコーダ信号Ｅｎｃの周波数と、目標周波数発生器８１が出力するパルス信号の周波数を比較し、両者の周波数の差に応じた誤差信号を出力するようになっている。なお、前記エンコーダ信号Ｅｎｃの代わりに、エンコーダ信号Ｅｎｃを分周した信号を用いる構成としてもよい。
【００７１】
目標電流生成器８３は、周波数比較器８２の出力する誤差信号の値に基づいて、目標周波数に対応するモータの回転速度とモータの実際の回転速度がほぼ等しくなるように、流すべき電流の目標値であるｑ軸目標電流データおよびｄ軸目標電流データを出力する。
【００７２】
３軸２軸座標変換器８５は、前記相電流データｄｉｕ、ｄｉｖ、ｄｉｗを、互いに１２０度の位相差をもつ３軸固定座標系であるＵＶＷ軸座標系から、回転子角度に応じて回転する回転直交２軸座標系であるｄｑ軸座標系へ座標変換（以下、３軸２軸座標変換と称する）して、ｄｑ軸座標系上のｄ軸電流データｄｉｄおよびｑ軸電流データｄｉｑを算出して出力する。このとき、３軸２軸座標変換に必要となる回転子角度情報として、前記角度データθを用いる。
【００７３】
ｑ軸電流制御器８６は、前記ｑ軸目標電流データとｑ軸電流データｉｑの誤差であるｑ軸電流誤差を算出し、ｑ軸電流誤差を増幅した値とｑ軸電流誤差を積分した値を加算して、ｑ軸制御データとして出力する。
【００７４】
ｄ軸電流制御器８７は、前記ｄ軸目標電流データとｄ軸電流データｉｄの誤差であるｄ軸電流誤差を算出し、ｄ軸電流誤差を増幅した値とｄ軸電流誤差を積分した値を加算して、ｄ軸制御データとして出力する。
【００７５】
２軸３軸座標変換器８８は、ｑ軸制御データおよびｄ軸制御データを、回転子角度に応じて回転する回転直交２軸座標系であるｄｑ軸座標系から、互いに１２０度の位相差をもつ３軸固定座標系であるＵＶＷ軸座標系へ座標変換（以下、２軸３軸座標変換と称する）して、ＵＶＷ軸座標系上の３相のコイル端子に印加すべき電圧を示す値を算出して、制御出力信号Ｖ（Ｖｕ、Ｖｖ、Ｖｗ）として出力する。このとき、２軸３軸座標変換に必要となる回転子角度情報として前記角度データθを用いる。
【００７６】
以下、図１２を用いた装置構成の説明に戻る。２相変調器９は、前記制御出力信号Ｖ（Ｖｕ、Ｖｖ、Ｖｗ）を２相変調して、前記電圧指令信号Ｖｍ（Ｖｍｕ、Ｖｍｖ、Ｖｍｗ）として出力する。２相変調の処理を説明すると、まず、３相の制御出力信号Ｖ（Ｖｕ、Ｖｖ、Ｖｗ）を大小比較して、最も値が小さい相である出力最小相を決定する。同値のものが複数ある場合は、いずれか１相を出力最小相とする。
【００７７】
次に、出力最小相の電圧指令信号Ｖｍ（Ｖｕ、Ｖｖ、Ｖｗの対応する１つ）を零として出力し、他の２相については、それぞれの相の制御出力信号Ｖ（Ｖｕ、Ｖｖ、Ｖｗの対応する２つ）の値から、前記出力最小相の制御出力信号の値Ｖｍ（Ｖｕ、Ｖｖ、Ｖｗの対応する１つ）の値を減じて、それぞれ電圧指令信号Ｖｍ（Ｖｍｕ、Ｖｍｖ、Ｖｍｗの対応する２つ）として出力する。例えば、Ｕ相の制御出力信号Ｖｕの値が３相の中で最も小さい場合の処理を数７に示す。
【数７】
0005428796.tif 000008
【００７８】
ここで、１キャリア周期内における各処理のスケジュール例を、図１３を用いて説明する。まず、タイミング（ｓａ）および（ｓｂ）で検出したＤＣリンク電流データｄｉａ、ｄｉｂに基づいて、相電流検出手段５により相電流データｄｉｕ、ｄｉｖ、ｄｉｗを検出して、次に、制御演算手段８が、相電流データｄｉｕ、ｄｉｖ、ｄｉｗに基づいて制御演算を実行して、演算結果を前記制御出力信号Ｖ（Ｖｕ、Ｖｖ、Ｖｗ）として出力して、２相変調器９が、制御出力信号Ｖを２相変調して、最後に、２相変調器９の処理結果は、図１３に示すタイミング（ｍ）において電圧指令信号Ｖｍに反映される。このとき、前記補正済電圧指令信号Ｖｒの値更新タイミング（ｐ）までに、例１において説明した、電圧指令信号Ｖｍから補正済電圧指令信号Ｖｒの処理が完了するものとする。
【００７９】
以上が、１キャリア周期内の処理の概要であり、キャリア周期毎に実行される。このような条件分岐による処理量の差が少ない制御演算や検出処理に要する時間はほぼ一定であり、本例の構成により、１キャリア周期内において相電流データがほぼ固定のタイミングで検出が完了するため、制御演算の開始タイミングを固定することが可能となり、１キャリア周期内の上記処理のスケジュールを固定することができる。
【００８０】
以上が、本例におけるモータ駆動制御装置の構成であり、ＤＣリンク電流を複数回検出することによって相電流を検出する手法において、１キャリア周期内で電流検出するタイミングを固定しても電流検出が可能となるよう構成して、かつ検出した相電流値に基づいてベクトル制御演算を実行するよう構成したことにより、１キャリア周期内で電流検出が完了するタイミングがほぼ固定となり、ベクトル制御演算の処理スケジュールを変動させる要素が少ないため、例えば、制御演算をマイクロプロセッサ上で実行するソフトウェアで実現する場合は、コストの安い、より性能の低いプロセッサでもモータのベクトル制御駆動を実現することができる。
【符号の説明】
【００８１】
１  モータ
２  ブリッジ回路
４  ＤＣ電流検出手段
５  相電流検出手段
６  ＰＷＭ手段
７  ゲート駆動手段
８  制御演算手段
９  ２相変調器
１０  駆動検出手段
１５  ホールＩＣ
１６  エンコーダ
１７  角度検出器
２１  上側アーム
２２  下側アーム
２５  スイッチング素子
２６  ダイオード
３１  直流電源
３２  ＧＮＤ
４１  電流検出回路
４２  データ取得部
４５  シャント抵抗
４６  ＬＰＦ
４７  アンプ
６１  電圧指令制限手段
６２  電圧補正手段
６３  変調手段
８１  目標周波数発生器
８２  周波数比較器
８３  目標電流生成器
８５  ３軸２軸座標変換器
８６  ｑ軸電流制御器
８７  ｄ軸電流制御器
８８  ２軸３軸座標変換器
【先行技術文献】
【特許文献】
【００８２】
【特許文献１】特開２００７−２２８７８８号公報
【図１】
0005428796.tif 000009
【図２】
0005428796.tif 000010
【図３】
0005428796.tif 000011
【図４】
0005428796.tif 000012
【図５】
0005428796.tif 000013
【図６】
0005428796.tif 000014
【図７】
0005428796.tif 000015
【図８】
0005428796.tif 000016
【図９】
0005428796.tif 000017
【図１０】
0005428796.tif 000018
【図１１】
0005428796.tif 000019
【図１２】
0005428796.tif 000020
【図１３】
0005428796.tif 000021
【図１４】
0005428796.tif 000022
【図１５】
0005428796.tif 000023
【図１６】
0005428796.tif 000024