(57)【特許請求の範囲】
【請求項１】
交流電源を全波整流して脈流出力を得る整流回路と、この整流回路に接続されたインダクタに流れる電流をオン・オフするスイッチング素子と、前記インダクタから供給される電流を平滑して直流出力を得るコンデンサからなるチョッパ回路と、このチョッパ回路の入力電圧と同位相で、波形が相似形でかつ前記チョッパ回路の出力電圧の誤差分に比例する振幅をもつ第１のしきい値信号を生成する第１の信号生成回路と、前記第１のしきい値信号に基づいて第２のしきい値信号を生成する第２の信号生成回路と、前記インダクタを流れる電流を検出する電流検出回路と、この電流検出回路により検出された電流信号を前記第１のしきい値信号および第２のしきい値信号と比較して電流が上限または下限となったことを検出する電流範囲検出回路と、この電流範囲検出回路により検出された電流範囲信号に基づいてスイッチング素子のオン・オフを設定するとともに、スイッチング素子のオン・オフのタイミングを調整するスイッチング制御回路とを設け、該スイッチング制御回路により、前記電流範囲検出回路により検出された電流範囲信号に基づいて設定されたスイッチング素子のオンのタイミングを、前記電流範囲検出回路が電流が下限になったことを検出してから所定時間遅延させることを特徴とするスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、交流電源から安定な直流電源をつくり、チョッパ回路の入力電圧と入力電流とがほぼ同位相で相似形となるように動作させる力率改善方式のスイッチング電源に関する。
【背景技術】
【０００２】
この種のスイッチング電源の制御方式には、コイル電流が０になったときにスイッチ素子をオンさせるように制御する臨界モード制御方式とコイル電流が０にならないように制御する電流連続モード制御方式とがある。
一般に、臨界モード制御方式は、コイル電流が０の時にスイッチングするため、スイッチングノイズが低く、低ノイズ化には有利である。しかしながら、電流リップルが大きくなるため、コイルやダイオードにかかるストレスが大きく、負荷が大きい用途には適用が困難である。
【０００３】
一方、後者の電流連続モード制御方式は、臨界モード制御方式に比べてスイッチングノイズが大きいが、電流リップルが小さく、コイルやダイオードにかかるストレスが小さいため、負荷が大きい用途でも使用可能である。そこで、１００ワット程度までの負荷であれば臨界モード制御方式を使用し、負荷が１００ワット程度以上の場合は電流連続モード制御方式を使用するのが一般的である。
【０００４】
図６に、例えば特許文献１に開示された、電流連続モード制御方式のスイッチング電源の従来例を示す。同図において、１は交流電源、２は整流回路、３，６はコンデンサ、４はインダクタ、５はダイオード、７はＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）などのスイッチング素子、８は電圧誤差増幅器、９は乗算器、１０は比較器、１１は単安定マルチバイブレータ、１２は電流検出用抵抗、１３は駆動回路をそれぞれ示す。
【０００５】
交流電源１は、ダイオードブリッジからなる整流回路２で全波整流され、コンデンサ３により高周波ノイズを除去され、インダクタ４とダイオード５を介して、コンデンサ６に電流が供給されて、平滑化された直流電圧Ｖｏｕｔが出力される。ＭＯＳＦＥＴなどのスイッチング素子７はインダクタ４とダイオード５の間に接続され、インダクタ４からダイオード５に流れる電流をオン・オフする。
電圧誤差増幅器８は出力電圧Ｖｏｕｔと出力基準電圧Ｖｒｅｆとの誤差を増幅し、乗算器９に出力し、乗算器９は増幅された誤差電圧Ｖｅｒｒと入力電圧Ｖｉｎとを乗算して、入力電圧Ｖｉｎと同位相かつ相似形で、誤差電圧Ｖｅｒｒに比例する振幅を持つしきい値信号Ｖｔｈを生成する。
【０００６】
インダクタ４を流れる電流は電流検出用抵抗１２で電流検出信号Ｖｉに変換され、比較器１０でしきい値信号Ｖｔｈと比較される。比較器１０の出力は単安定マルチバイブレータ１１のトリガ入力に入力されるので、単安定マルチバイブレータ１１はトリガ信号を入力されてから一定期間だけ出力をローレベルに保ち、その後出力をハイレベルに変化させる。単安定マルチバイブレータ１１の出力は駆動回路１３に入力され、駆動回路１３は入力がハイレベルのときにスイッチング素子７をオンさせ、ローレベルのときにオフさせる。
【０００７】
このような構成でスイッチング素子７がオンすると、インダクタ４からの電流が増加し、電流検出信号Ｖｉが上昇する。電流検出信号Ｖｉがしきい値信号Ｖｔｈを超えると、比較器１０の出力がハイレベルとなり、単安定マルチバイブレータ１１にトリガ信号が入力されて、単安定マルチバイブレータ１１の出力がローレベルとなり、駆動回路１３を介してスイッチング素子７がオフされる。これにより、インダクタ４からの電流は徐々に減少する。電流が０にならないように、単安定マルチバイブレータ１１のローレベルの期間が設定されているため、電流がある程度減少した時点で単安定マルチバイブレータ１１の出力はハイレベルに変化し、駆動回路１３を介してスイッチング素子７がオンされる。
【０００８】
図７は上記の動作を示すもので、インダクタ４に流れる電流のピークが、入力電圧Ｖｉｎと同位相かつ相似形のしきい値信号Ｖｔｈと一致するように制御される。オン時間が変化し、オフ時間が固定であることから、スイッチング周波数は変化し発生するノイズの周波数も変化する。このためノイズのスペクトルは分散し、電流連続モードでも低ノイズ化が可能となる。なお、図７（ａ）はしきい値信号Ｖｔｈと電流検出信号Ｖｉとの関係説明図、図７（ｂ）はスイッチング素子７のオン・オフ波形をそれぞれ示す。
【０００９】
力率を改善するためには、入力電流が入力電圧と同位相で相似形とする必要があり、そのためには、オン・オフのデューティ比を０％近くから１００％近くまで幅広く変化させる必要がある。インダクタの両端電圧は、入力電圧が１００Ｖ系の場合と２００Ｖ系の場合とでは異なり、しかも交流入力電圧の１サイクル中でも常に変化するため、インダクタに流れる電流の時定数（ｄｉ／ｄｔ）は大きく変化する。このため一定時間での電流変化は入力電圧の値、位相および負荷の状態によって大きく変化する。したがって、従来例のようにオフ時間が固定されていると、必要な電流変化に過不足が生じ、力率改善には限界があるという問題がある。
また、臨界モード制御方式の場合は、電流が０となるタイミングでオンさせる必要があり、従来例のようにオフ時間が固定されている場合は、臨界モード制御が困難となる。
【００１０】
これに対して、例えば特許文献２では、しきい値信号Ｖｔｈ１に比例した第２のしきい値信号Ｖｔｈ２を設け、インダクタを流れる電流がしきい値信号Ｖｔｈ１に達したときスイッチング素子をオフにし、インダクタを流れる電流が第２のしきい値信号Ｖｔｈ２より低下したときスイッチング素子をオンにするように制御する力率改善方法が提案されている。これによれば、オン時間，オフ時間は固定されず、入力電圧の状態や負荷の状態によって自動的に最適な時間でオン・オフを行なうようになり、力率の向上が可能となる。
【００１１】
しかし、上記のように第２のしきい値信号Ｖｔｈ２を、第１のしきい値信号Ｖｔｈ１に対して一定の比率とした場合、入力電圧が高く負荷が軽い場合などのように、インダクタを流れる平均電流が小さい時には図８（ａ）のように、第１のしきい値信号Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２との幅は小さくなる。このため、スイッチング周波数が図８（ｂ）のように高くなり、ノイズおよびスイッチング損失が増加するという問題がある。
また、入力電圧が低く、負荷が重い場合などのように、インダクタを流れる平均電流が大きい時には第１のしきい値信号Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２との幅は大きくなるため、スイッチング周波数が低くなり、低周波のノイズが増加するという問題がある（図８（ａ），（ｂ）参照）。
【００１２】
また、特許文献３，４のようにするものもあるが、ともに電流指令値そのものを遅延させるもので、この発明とは実現手段を異にしている。
【特許文献１】特開平０４−１６８９７５号公報
【特許文献２】特開２００７−１４３３８３号公報
【特許文献３】特開２００１−１９００７３号公報
【特許文献４】特開２００１−１７８１３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
したがって本発明の課題は、スイッチング周波数を制限することによってノイズを低減し、損失を低減して力率向上を図ることにある。
【課題を解決するための手段】
【００１４】
このような課題を解決するために、請求項１の発明では、交流電源を全波整流して脈流出力を得る整流回路と、この整流回路に接続されたインダクタに流れる電流をオン・オフするスイッチング素子と、前記インダクタから供給される電流を平滑して直流出力を得るコンデンサからなるチョッパ回路と、このチョッパ回路の入力電圧と同位相で、波形が相似形でかつ前記チョッパ回路の出力電圧の誤差分に比例する振幅をもつ第１のしきい値信号を生成する第１の信号生成回路と、前記第１のしきい値信号に基づいて第２のしきい値信号を生成する第２の信号生成回路と、前記インダクタを流れる電流を検出する電流検出回路と、この電流検出回路により検出された電流信号を前記第１のしきい値信号および第２のしきい値信号と比較して電流が上限または下限となったことを検出する電流範囲検出回路と、この電流範囲検出回路により検出された電流範囲信号に基づいてスイッチング素子のオン・オフを設定するとともに、スイッチング素子のオン・オフのタイミングを調整するスイッチング制御回路とを設け、該スイッチング制御回路により、前記電流範囲検出回路により検出された電流範囲信号に基づいて設定されたスイッチング素子のオンのタイミングを、前記電流範囲検出回路が電流が下限になったことを検出してから所定時間遅延させることを特徴とする。
【発明の効果】
【００１６】
この発明によれば、インダクタに流れる電流が、入力電圧と同位相で相似形であり、電圧誤差信号と比例した振幅の第１のしきい値と、それに比例した第２のしきい値の間になるようにスイッチング素子のオン・オフを行なうようにし、オン時間、オフ時間は固定されず、入力電圧の状態、負荷の状態によって自動的に最適な時間でオン・オフを行なうようになり、力率の向上が可能となる。
またオン時間、オフ時間の変化によりスイッチング周波数が変化し、発生するノイズスペクトルが分散されるため、ノイズ低減が可能である。さらに、オン時間、オフ時間を制限してスイッチング周波数を制限することにより、高周波ノイズおよびスイッチング損失の低減が可能となる。
【発明を実施するための最良の形態】
【００１７】
図１はこの発明の実施形態を示す構成図で、図６に示す従来例と同一のものについては同一の符号を付して、説明を省略する。
交流電源１は、ダイオードブリッジからなる整流回路２で全波整流され、コンデンサ３により高周波ノイズを除去され、インダクタ４とダイオード５を介して、コンデンサ６に電流が供給されて、平滑化された直流電圧Ｖｏｕｔが出力される。ＭＯＳＦＥＴなどのスイッチング素子７はインダクタ４とダイオード５の間に接続され、インダクタ４からダイオード５に流れる電流をオン・オフする。
【００１８】
電圧誤差増幅器８は出力電圧Ｖｏｕｔと出力基準電圧Ｖｒｅｆとの誤差を増幅し、乗算器９に出力する。乗算器９は増幅された誤差電圧Ｖｅｒｒと入力電圧Ｖｉｎを乗算する。そして、乗算器９は、入力電圧Ｖｉｎと同位相で相似形であり、誤差電圧Ｖｅｒｒに比例した振幅を持つ第１のしきい値信号Ｖｔｈ１を生成する。また第１のしきい値信号Ｖｔｈ１は第１のしきい値信号Ｖｔｈ１と基準電位１４Ｃ間に直列に接続された抵抗１４Ａおよび可変抵抗１４Ｂにより分圧され、第１のしきい値信号Ｖｔｈ１に基づく第２のしきい値信号Ｖｔｈ２が生成される。
【００１９】
インダクタ４を流れる電流は電流検出用抵抗１２により電流検出信号Ｖｉに変換され、電流範囲検出回路１４において第１のしきい値信号Ｖｔｈ１と第２のしきい値信号Ｖｔｈ２と比較される。そして、電流検出信号Ｖｉが第１のしきい値信号Ｖｔｈ１より大きい場合には上限信号ＵＰを出力し、第２のしきい値信号Ｖｔｈ２より小さい場合は下限信号ＬＯを出力する。電流範囲検出回路１４の上限信号ＵＰおよび下限信号ＬＯはスイッチング制御回路１５に入力され、スイッチング制御回路１５は上限信号ＵＰおよび下限信号ＬＯに基づいてゲート信号Ｇを駆動回路１３に出力する。駆動回路１３は、ゲート信号Ｇがハイレベルの時にスイッチング素子７をオンさせ、ローレベルの時にオフさせる。
【００２０】
図２はスイッチング制御回路の具体的を示す構成図であり、図３はそのタイミングチャートである。
電流範囲検出回路１４では、電流検出信号Ｖｉを比較器１４Ａによりしきい値信号Ｖｔｈ１と比較し、電流検出信号Ｖｉがしきい値信号Ｖｔｈ１より大きい場合には、上限信号ＵＰを出力する。また、電流検出信号Ｖｉを比較器１４Ｂによりしきい値信号Ｖｔｈ２と比較し、電流検出信号Ｖｉがしきい値信号Ｖｔｈ２より小さい場合には、下限信号ＬＯを出力する。
スイッチング制御回路１５は、遅延回路１５Ａとフリップフロップ１５Ｆからなり、下限信号ＬＯを一定時間ｔｄだけ遅延させ、フリップフロップ１５Ｆにセット信号ＯＮとして出力する。
【００２１】
このような構成でスイッチング素子７がオンすると、インダクタ４からの電流が増加し、電流検出信号Ｖｉが上昇する。電流検出信号Ｖｉが第１のしきい値信号Ｖｔｈ１を超えると、電流範囲検出回路１４の上限信号ＵＰがハイレベルとなる。その結果、フリップフロップ１５Ｆがリセットされ、フリップフロップ１５Ｆの出力Ｑ、つまりゲート信号Ｇがローレベルとなり、駆動回路１３を介してスイッチング素子７がオフされる。これにより、インダクタ４からの電流は徐々に減少し、電流検出信号Ｖｉが第２のしきい値信号Ｖｔｈ２を下回ると、電流範囲検出回路１４の下限信号ＬＯがハイレベルとなり、遅延回路１５Ａにより一定の遅延時間ｔｄだけ遅れた遅延信号ＯＮが出力される。その結果、フリップフロップ１５Ｆがセットされ、フリップフロップ１５Ｆの出力Ｑ、つまりゲート信号Ｇがハイレベルとなり、駆動回路１３を介してスイッチング素子７がオンされる。
【００２２】
以上のような動作をさせることで、スイッチング素子の設定されたオン・オフのタイミングのうち少なくとも一方を調整している。つまり、スイッチング素子７のオンのタイミングを遅らせるように調整している。そして、スイッチング素子７のオン時間（期間）は、電流範囲検出回路の出力で設定されたまま、オンのタイミングを遅らせることでスイッチング周期をのばし、スイッチング周波数の上昇を低減するようにしている。
【００２３】
図４にスイッチング制御部の別の具体例を示し、図５Ａ〜５Ｄにそのタイミングチャートを示す。なお、電流範囲検出回路１４は前述と同様なので、説明は省略する。
図４に示すように、スイッチング制御回路１５はタイマ回路Ｔ１〜Ｔ３と、論理回路１５Ｂ〜１５Ｄおよびフリップフロップ１５Ｆから構成される。ＯＲ回路１５Ｂは、ゲート信号Ｇの立ち上がりから一定期間後にハイレベルとなるタイマ回路Ｔ１からの最大オン時間制限信号ＯＮmaxと、上限信号ＵＰとの論理和信号であるＯＦＦ信号を、フリップフロップ１５ＦのＲ端子に出力する。
【００２４】
また、ＯＲ回路１５Ｃは、ゲート信号Ｇの立ち下がりから一定期間後にハイレベルとなるタイマ回路Ｔ３からの最大オフ時間制限信号ＯＦＦmaxと、下限信号ＬＯとの論理和信号であるＯＦＦｘ信号を出力する。ＡＮＤ回路１５Ｄは、ゲート信号Ｇの立ち下がりから一定期間後にハイレベルとなるタイマ回路Ｔ２からの最小オフ時間制限信号ＯＦＦminと、論理和信号ＯＦＦｘとの論理積信号であるＯＮ信号を、フリップフロップ１５ＦのＳ端子に出力する。
【００２５】
図５Ａは図４の通常の状態を説明するもので、ゲート信号Ｇの立ち上がりから上限信号ＵＰがハイレベルとなるまでの時間ｔＵは最大オン時間よりも短いため、フリップフロップ１５Ｆは上限信号ＵＰによってリセットされ、ゲート信号Ｇがローレベルとなり、スイッチング素子７がオフされる。
ゲート信号Ｇの立ち下がりから下限信号ＬＯがハイレベルとなるまでの時間ｔＬは、最小オフ時間ｔｏｆｆminよりも長く、最大オフ時間ｔｏｆｆmaxよりも短いため、フリップフロップ１５Ｆは下限信号ＬＯによってセットされる。その結果、ゲート信号Ｇがハイレベルとなり、スイッチング素子７がオンされる。
【００２６】
図５Ｂは下限信号ＬＯがハイレベルになる時間ｔＬが図５Ａの場合よりも短くなり、スイッチング周波数が高くなる場合を示すもので、フリップフロップ１５Ｆは最小オフ時間制限信号ＯＦＦminによりセットされる。その結果、ゲート信号Ｇがハイレベルとなり、スイッチング素子７がオンされる。
図５Ｃは下限信号ＬＯがハイレベルになる時間ｔＬが図５Ａ，５Ｂの場合よりも長くなり、スイッチング周波数が低くなる場合を示すもので、フリップフロップ１５Ｆは最大オフ時間制限信号ＯＦＦmaxによりセットされる。その結果、ゲート信号Ｇがハイレベルとなり、スイッチング素子７がオンされる。
【００２７】
また、図５Ｄは上限信号ＵＰがハイレベルになる時間ｔＵが図５Ａの場合よりも長くなり、スイッチング周波数が低くなる場合を示すもので、フリップフロップ１５Ｆは最大オン時間制限信号ＯＮmaxによってリセットされる。その結果、ゲート信号Ｇがローレベルとなり、スイッチング素子７がオフされる。
ここで、タイマ回路Ｔ２は、出力電圧誤差信号Ｖｅｒｒにより変化され、出力電圧が低下する場合には、最小オフ時間を短くし、出力電圧が高くなる場合には、最小オフ時間を長くすることにより、出力電圧を所望の値としつつ、スイッチング周波数を制限することが可能となる。
以上のような動作により、スイッチング素子のオン・オフのタイミングを調整し、スイッチング素子のオン時間・オフ時間を調整する。スイッチング素子のオン時間・オフ時間を調整することにより、スイッチング周波数を一定範囲内に制限することができる。
【００２８】
以上では、オン時間とオフ時間の双方を制限する例について説明したが、オン時間のみまたはオフ時間のみを制限することにより、スイッチング周波数を制限することも可能である。
すなわち、図４に示すスイッチング制御回路１５において、少なくとも、タイマ回路Ｔ１、ＯＲ回路１５Ｂおよびフリップフロップ１５Ｆを備えることにより、最大オン時間制限信号ＯＮmaxに基づいてオン時間を制限することができる。
同様に、図４のスイッチング制御回路１５において、少なくとも、タイマ回路Ｔ２とフリップフロップ１５Ｆを備えることにより、最小オフ時間制限信号ＯＦＦminに基づいてオフ時間を制限することができる。
【００２９】
同様に、図４のスイッチング制御回路１５において、少なくとも、タイマ回路Ｔ３、ＯＲ回路１５Ｃおよびフリップフロップ１５Ｆを備えることにより、最大オフ時間制限信号ＯＦＦmaxに基づいてオフ時間を制限することができる。
ここで、ＡＮＤ回路１５Ｄを設けて、最小オフ時間制限信号ＯＦＦminと、論理和信号ＯＦＦｘとの論理積信号であるＯＮ信号との論理積を求めてフリップフロップ１５ＦのＳ端子に出力するように構成すると、オフ時間の最小と最大を制限することができる。
また、以上では、出力電圧誤差Ｖｅｒｒに基づいて、制限時間を変化させる例について説明したが、インダクタに流れる電流のピーク値、またはその指令値である第１のしきい値信号Ｖｔｈ１のピーク値、または入力電圧などにより、制限時間を変化させることも可能である。
【図面の簡単な説明】
【００３０】
【図１】この発明の実施形態を示す全体構成図
【図２】図１で用いられるスイッチング制御回路を示す回路構成図
【図３】図２の動作を説明するタイムチャート
【図４】スイッチング制御回路の別の例を示す回路構成図
【図５Ａ】図４の通常動作を説明するタイムチャート
【図５Ｂ】図４でスイッチング周波数が高くなる場合の動作を説明するタイムチャート
【図５Ｃ】図４でスイッチング周波数が低くなる場合の動作を説明するタイムチャート
【図５Ｄ】図４でスイッチング周波数が低くなる場合の動作を説明するタイムチャート
【図６】従来例の構成図
【図７】従来例の各部波形図
【図８】別の従来例の動作波形図
【符号の説明】
【００３１】
１…交流電源、２…整流回路、４…インダクタ、５…ダイオード、６…コンデンサ、７…スイッチング素子、８…電圧誤差増幅器、９…乗算器、１０，１４Ａ，１４Ｂ…比較器、１１…単安定マルチバイブレータ、１２…電流検出回路、１３…駆動回路、１４…電流範囲検出回路、１５…スイッチング制御回路、１５Ａ…遅延回路、１５Ｂ，１５Ｃ…ＯＲ回路、１５Ｄ…ＡＮＤ回路、１５Ｆ…フリップフロップ回路、Ｔ１〜Ｔ３…タイマ回路。
【図１】
0005446137.tif 000002
【図２】
0005446137.tif 000003
【図３】
0005446137.tif 000004
【図４】
0005446137.tif 000005
【図５Ａ】
0005446137.tif 000006
【図５Ｂ】
0005446137.tif 000007
【図５Ｃ】
0005446137.tif 000008
【図５Ｄ】
0005446137.tif 000009
【図６】
0005446137.tif 000010
【図７】
0005446137.tif 000011
【図８】
0005446137.tif 000012