(57)【特許請求の範囲】
【請求項１】
薄膜電子デバイスを製造する方法であって：
硬いキャリア基板に直接的に第１のプラスチックコーティングを設ける工程；
前記第１のプラスチックコーティング上に複数の薄膜電子素子を形成する工程；
前記薄膜電子素子を覆う第２のプラスチックコーティングを設ける工程；
前記第２のプラスチックコーティング上に複数の電極を形成する工程であり、各電極が、少なくとも１つの付随の電子素子とともに回路を形成し、該電極は、前記第２のプラスチックコーティングによって離間されて該付随の電子素子の真上に位置する部分を含む、複数の電極を形成する工程；及び
レーザー解放プロセスによって前記第１のプラスチックコーティングから前記硬いキャリア基板を解き放つ工程；
を有し、
前記第１のプラスチックコーティングを設ける工程は、
第１のプラスチック層を設ける工程と、
前記第１のプラスチック層上に、前記薄膜電子素子がその後形成される部分とアライメントされたパターン部分を有する金属パターンを形成する工程と、
前記金属パターン上に第２のプラスチック層を設ける工程と
を有する、
方法。
【請求項２】
前記金属パターンをマスクとして用いて前記第２のプラスチック層をエッチングし、それにより、前記複数の薄膜電子素子とアライメントされた複数の第１のプラスチック層部分を形成する工程、を更に有する請求項１に記載の方法。
【請求項３】
前記複数の第１のプラスチック層部分の間の空間にカラーフィルタ部を設ける工程、を更に有する請求項２に記載の方法。
【請求項４】
前記カラーフィルタ部上に封止層を設ける工程、を更に有する請求項３に記載の方法。
【請求項５】
前記薄膜電子素子を形成する工程の前に、前記第１のプラスチックコーティング上にパッシベーション層を形成する工程、を更に有する請求項１乃至４の何れかに記載の方法。
【請求項６】
前記パッシベーション層は窒化シリコンを有する、請求項５に記載の方法。
【請求項７】
前記第２のプラスチックコーティングは、複屈折性を有しない透明プラスチックであり、且つ１μｍ−１０μｍの厚さを有する、請求項１乃至６の何れかに記載の方法。
【請求項８】
前記薄膜電子素子はフィールド・シールデッド・ピクセル型薄膜トランジスタを有する、請求項１乃至７の何れかに記載の方法。
【請求項９】
当該方法は、アクティブマトリクス型表示装置を製造する方法であり、前記薄膜電子素子を形成する工程は、前記第１のプラスチックコーティング上に画素回路のアレイを形成することを有し、当該方法は更に、前記第１のプラスチックコーティングから前記硬いキャリア基板を解き放つ工程の前に、前記画素回路のアレイ上に表示層を形成する工程を有する、請求項１乃至８の何れかに記載の方法。
【請求項１０】
当該方法は、第２の基板構成を製造する工程を更に有し、前記画素回路のアレイ上に前記表示層を形成する工程は、電気光学材料を間に挟んで第１及び第２の基板構成を取り付ける工程を有し、前記アクティブマトリクス型表示装置はそれにより、前記電気光学材料を間に挟んだ第１及び第２の基板を有する、請求項９に記載の方法。
【請求項１１】
前記第２の基板構成を製造する工程は、硬いキャリア基板にプラスチックコーティングを設ける工程と、前記第１及び第２の基板構成を取り付ける工程の後に、レーザー解放プロセスによって該プラスチックコーティングから該硬いキャリア基板を解き放つ工程と、を有する、請求項１０に記載の方法。
【請求項１２】
パターニングされたプラスチック層を有する支持構造であり、前記パターニングされたプラスチック層はその下に同じパターンの金属層を備える、支持構造；
前記支持構造上のパッシベーション層；
前記パターニングされたプラスチック層とアライメントされた、前記パッシベーション層上の複数の薄膜電子素子；
前記複数の薄膜電子素子を覆うプラスチックコーティング；及び
前記プラスチックコーティング上の複数の電極であり、各電極が、少なくとも１つの付随の薄膜電子素子とともに回路を形成し、該電極は、前記プラスチックコーティングによって離間されて該付随の電子素子の真上に位置する部分を含む、複数の電極；
を有する薄膜電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラスチック基板上での例えばアクティブマトリクス型表示装置などの電子デバイスの製造に関する。
【背景技術】
【０００２】
アクティブマトリクス型ディスプレーの最も一般的な形態は、アクティブマトリクス型液晶ディスプレー（ＡＭＬＣＤ）である。ＡＭＬＣＤデバイスは通常、０．７ｍｍ厚の大判のガラス基板上に製造される。２枚の板がセルに必要であるため、完成したデバイスは１．４ｍｍ厚よりやや厚くなる。携帯電話の製造業者及び一部のラップトップ型コンピュータの製造業者は、より薄くて軽いディスプレーを必要としており、完成したセルは、典型的に約０．８ｍｍ厚まで、ＨＦ（フッ酸）溶液内で薄化され得る。携帯電話の製造業者は理想的には、ディスプレーを更に薄くすることを望んでいるが、この方法によって製造される０．８ｍｍ厚より薄いセルは過度に壊れやすいことがわかっている。
【０００３】
ＨＦによる薄化は、安全且つ経済的に処分することが困難な有害化学物質を使用する無駄の多いプロセスであるため魅力的なものではない。また、エッチング処理中に、ガラスの孔食（ピッティング）のために、幾らかの歩留まり損失が存在する。多くのモバイル用途には、可能な限り薄くて軽いガラスベースあるいはプラスチックベースのディスプレーの使用が望まれる。
【０００４】
代替策として、軽くて頑丈で薄いプラスチックＡＭＬＣＤは魅力的であることが以前から認識されてきた。最近、携帯電話及びＰＤＡにカラーＡＭＬＣＤを使用することが増えていることに部分的に起因して、プラスチックディスプレーへの関心がますます増している。最近、プラスチック基板上のＡＭＬＣＤ及び有機発光ダイオード（ＯＬＥＤ）ディスプレーの研究が数多くなされている。このような関心にもかかわらず、プラスチックディスプレーの大量生産のための妥当な製造手段が依然として望まれる。
【０００５】
プラスチック基板上での薄膜トランジスタ（ＴＦＴ）又はディスプレーの製造に関して数多くの異なる手法が報告されている。
【０００６】
１つの技術は特許文献１に記載されたものであり、該技術においては、硬い（剛体）キャリア基板と該硬いキャリア基板上のプラスチック基板とを有する基板構成が製造される。硬いキャリア基板は、プラスチック基板上に画素回路及び表示セルを形成した後に、プラスチック基板から解き放たれる。これは、実質的に従前の基板ハンドリング、処理及びセル製造を用いることを可能にする。
【０００７】
プラスチック基板をガラスキャリアから解き放つことには、しばしば、加熱法が用いられる。ガラス及びプラスチック基板を加熱することにより、プラスチック基板及び該基板上に形成された電子部品がガラスキャリアから解放される。
【０００８】
プラスチック基板をガラスキャリアから分離することが可能な様々な方法が存在する。特許文献１で提案されている解放プロセスは、レーザーリフトオフプロセスである。下地のキャリアからのプラスチック基板のリフトオフを生じさせるために、紫外波長のレーザー光が用いられる。この解放プロセスは、局所加熱を含む多光子過程による光切断プロセスであると示唆されている。このプロセスのために提案されている材料はポリイミドであり、これは、高温での安定性及びＵＶエネルギーの高い吸収の理由で選択されている。
【０００９】
プラスチック基板をガラスからリフトオフするために加熱効果を使用することには、潜在的な問題が存在する。熱膨張効果に由来し得るプラスチック基板及びその上に形成された部品の損傷を生じさせずに、十分なエネルギーでリフトオフを起こすことが必要である。
【００１０】
レーザーリフトオフプロセスを用いるとき、ＵＶスペクトル内のより長い波長が好ましい。短い波長ほど、ガラス基板によって多く吸収され、レーザー解放を非効率にするからである。例えば、３０８ｎｍ又は３５１ｎｍで動作する市販のレーザーが好ましい。
【００１１】
これらの長めの波長において、プラスチック層で吸収されるエネルギーは、プラスチック高分子内で完全に熱化されることなく、統計的に分布される。これは、局所化された加熱効果を生じさせ、それがプラスチック基板又はその上に搭載された部品にダメージをもたらし得る。これはまた、キャリアからの部分的あるいは乏しいリフトオフをも生じさせ得る。
【００１２】
ＥＰＬａＲ（Electronics  on  Plastic  by  Laser  Release）プロセスは、原理的に多様な異なる材料とともに使用されることが可能であるが、ＥＰＬａＲプロセスに理想的な基板はポリイミドであると考えられる。しかしながら、これは大抵のＬＣＤディスプレー効果とともに使用することに適していない。ＥＰＬａＲプロセスの一例は以下の工程を用いる：
−  ガラス基板上にポリイミドをスピンコーティングすることで開始する。低い熱膨張係数を有する適正なポリイミドを用いることが重要である。典型的に１０μｍのポリイミドが塗布されるが、３−２５μｍの範囲内又はこれを超える層も使用され得る。このポリイミドは最終的に、フレキシブルなディスプレー又は電子装置のプラスチック基板を形成する。
−  ポリイミド上に窒化シリコンのパッシベーション層を堆積する。
−  標準的なａ−Ｓｉ  ＴＦＴを製造する。
−  ＴＦＴアレイ上に電気泳動箔（フォイル）をラミネートし、相互接続を形成する。この段階にて、ガラス基板とＴＦＴアレイとの間に薄いポリイミド層を備えた、完全に作動する電気泳動ディスプレーが、ガラス上に得られる。
−  ガラスを通過することが可能であるがポリイミド内で強く吸収されるレーザーに、ポリイミドの背面を晒す。これが事実上意味することは、レーザーは３００−４１０ｎｍのスペクトル範囲内で放射を行わなければならないということである。３５１ｎｍの波長を有するエキシマレーザーを使用することができるが、例えば３０２ｎｍなどのその他の波長も使用され得る。レーザーはポリイミドの薄層（恐らくは数オングストローム）内で強く吸収され、該層が切除される。これにより、非常に薄いポリイミド層（典型的に、＜１５ｎｍ）がガラス上に残され、殆どのポリイミド層が解放される。レーザー解放されたポリイミド層は実効的に、完全な１０μｍ厚さになる。
【００１３】
ＥＰＬａＲプロセスに使用されるポリイミドは、機械的強度、最高プロセス温度、安定性、及び処理化学物質に対する耐性の点で優れた特性を有する。このデバイスは反射型及び放射型のディスプレーに使用され得るが、黄色がかった着色を有する。これは、光が基板を通過する透過型ディスプレーにとって理想的でない。さらに批判的に言えば、ポリイミドは、スピンコーティングプロセスにより誘起された無秩序な複屈折を有する。これが意味することは、偏光を用いるディスプレー効果（大抵のＬＣＤ効果を含む）とともに使用することにポリイミド基板は適さないということである。
【００１４】
本願の出願人は、基板としての透明なプラスチック層（シリコーン、ＢＣＢ及びパリレン）と例えばａ−Ｓｉなどの下地吸収層とを用いた実験を行った。これらの透明プラスチックは低い強度を有し、レーザー解放で崩壊することが見出された。また、ａ−Ｓｉ又はＬＴＰＳ（低温ポリシリコン）ＴＦＴの標準的な処理温度、及び恐らくは一部の処理化学物質に、依然として問題が伴う。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】国際公開第０５／０５０７５４号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明は、薄膜電子デバイス及びその製造方法を提供する。
【課題を解決するための手段】
【００１７】
本発明によれば、薄膜電子デバイスを製造する方法が提供される。当該方法は：
硬いキャリア基板に直接的に第１のプラスチックコーティングを設ける工程；
第１のプラスチックコーティング上に複数の薄膜電子素子を形成する工程；
薄膜電子素子を覆う第２のプラスチックコーティングを設ける工程；
第２のプラスチックコーティング上に複数の電極を形成する工程であり、各電極が、少なくとも１つの付随の電子素子とともに回路を形成し、該電極は、第２のプラスチックコーティングによって離間されて該付随の電子素子の真上に位置する部分を含む、複数の電極を形成する工程；及び
レーザー解放プロセスによって第１のプラスチックコーティングから硬いキャリア基板を解き放つ工程；
を有する。
【００１８】
この方法は、例えば薄膜トランジスタといった電子素子の製造用の基盤として、伝統的な材料を使用することを可能にする。第２のプラスチックコーティングは、既知のフィールド・シールデッド・ピクセル（field  shielded  pixel；ＦＳＰ）技術の部分を形成することができる。
【００１９】
電子素子製造の高温処理工程が第１のプラスチックコーティング上で行われ、第１のプラスチックコーティングはまた、解放プロセスにおいて強度を提供する。本発明は、プラスチック基板のみを有するデバイスを形成するために使用されることができ、あるいは、デバイスは１つのガラス面と１つのプラスチック面とを有することができる。
【００２０】
第１のプラスチックコーティングを設ける工程は：
第１のプラスチック層を設ける工程；
第１のプラスチック層上に、薄膜電子素子がその後形成される部分とアライメントされたパターン部分を有する金属パターンを形成する工程；及び
金属パターン上に第２のプラスチック層を設ける工程；
を有し得る。
【００２１】
これは、プラスチック層同士の間に埋め込まれた金属構造を提供する。金属部分を電子素子とアライメント（位置整合）することにより、金属部分は、電子素子にアライメントされたマスク機能を提供することができる。例えば、第１のプラスチック層は、金属パターンをマスクとして用いて（例えば、プラズマエッチングプロセスによって）エッチングされることができ、それにより、薄膜電子素子とアライメントされた第１のプラスチック層部分が形成される。
【００２２】
本発明がＬＣＤディスプレーを形成するために使用される場合、プラスチックは斯くして画素領域から除去される。このことは、例えばポリイミドなどの複屈折性のプラスチックを使用し得ることを意味する。ポリイミドは、ディスプレー領域の下に格子（グリッド）として残されるが、機械的な支持を提供するため、端部相互接続領域の下に連続的な層として残されることも可能である。プラズマエッチング中には機械的な力は印加されず、故に、第２のプラスチックコーティングの強度で十分である。
【００２３】
第１のプラスチックコーティングをエッチングした後、アレイ上にポラライザがラミネートされて、セル製造が完了され得る。
【００２４】
この方法は、第１のプラスチック層部分同士の間の空間にカラーフィルタ部を設ける工程を有し得る。これは、単一のアクティブプレート上でのカラーフィルタアライメントを提供する。
【００２５】
プラスチック部分を形成することに代えて、第１のプラスチックコーティングは、硬いキャリア基板を解き放った後に完全に除去されることができる。
【００２６】
第１のプラスチックコーティングはポリイミドを有し得る。薄膜電子素子を形成する前に、第１のプラスチックコーティング上にパッシベーション層が形成され得る。これは、電子素子製造工程に適した表面をもたらす。パッシベーション層は窒化シリコンを有し得る。
【００２７】
第２のプラスチックコーティングは好ましくは、複屈折性を有しない透明プラスチックであり、１μｍ−１０μｍの厚さを有する。これは、ＦＳＰ画素内のフィールドシールド層として機能することができ、その場合、薄膜電子素子はフィールド・シールデッド・ピクセル型薄膜トランジスタを有する。
【００２８】
当該方法は、アクティブマトリクス型表示装置を製造する方法であってもよく、そのとき：
薄膜電子素子を形成する工程は、プラスチック基板上に画素回路のアレイを形成することを有し、
当該方法は更に、第１のプラスチックコーティングから硬いキャリア基板を解き放つ前に、画素回路のアレイ上に表示層を形成する工程を有する。
【００２９】
この方法は更に、第２の基板構成を製造する工程を有することができ、画素回路のアレイ上に表示層を形成する工程は、電気光学材料を間に挟んで第１及び第２の基板構成を取り付ける工程を有し、アクティブマトリクス型表示装置はそれにより、電気光学材料を間に挟んだ第１及び第２の基板を有する。
【００３０】
これは、ディスプレーの製造方法を提供する。第２の基板を製造する工程は、硬いキャリア基板にプラスチックコーティングを設ける工程と、第１及び第２の基板構成を取り付けた後に、レーザー解放プロセスによって該プラスチックコーティングから該硬いキャリア基板を解き放つ工程と、を有し得る。
【００３１】
本発明はまた、薄膜電子デバイスを提供する。当該薄膜電子デバイスは：
複数のプラスチック部を有する支持構造であり、各プラスチック部がその下に金属コーティング部を備え、且つプラスチック部同士の間の空間が充填された、支持構造；
支持構造上のパッシベーション層；
プラスチック部とアライメントされた、パッシベーション層上の薄膜電子素子；
薄膜電子素子を覆うプラスチックコーティング；及び
プラスチックコーティング上の電極であり、各電極が、少なくとも１つの付随の薄膜電子素子とともに回路を形成し、該電極は、プラスチックコーティングによって離間されて該付随の電子素子の真上に位置する部分を含む、電極；
を有する。
【図面の簡単な説明】
【００３２】
続いて、以下の図を含む図面を参照しながら、本発明の例を詳細に説明する。
【図１Ａ】標準的なＴＦＴ構造を示す断面図である。
【図１Ｂ】フィールド・シールデッド・ピクセルＴＦＴ構造を示す断面図である。
【図２Ａ】標準的なＴＦＴ構造のレイアウトを示す平面図である。
【図２Ｂ】フィールド・シールデッド・ピクセルＴＦＴ構造のレイアウトを示す平面図である。
【図３Ａ】従来のＡＭＬＣＤ構造を示す図である。
【図３Ｂ】“高開口”ＦＳＰ  ＡＭＬＣＤ構造を示す図である。
【図４Ａ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｂ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｃ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｄ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｅ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｆ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｇ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｈ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｉ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｊ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｋ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｌ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｍ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｎ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｏ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｐ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図４Ｑ】本発明に係る第１の方法のプロセスシーケンスを示す図である。
【図５】ディスプレー製造及び相互接続プロセスを巨視的に示す図である。
【図６Ａ】大判ガラス基板上に製造された多数の小型ディスプレーに対するガラススクライビング及びセル充填シーケンスを示す図である。
【図６Ｂ】大判ガラス基板上に製造された多数の小型ディスプレーに対するガラススクライビング及びセル充填シーケンスを示す図である。
【図６Ｃ】大判ガラス基板上に製造された多数の小型ディスプレーに対するガラススクライビング及びセル充填シーケンスを示す図である。
【図６Ｄ】大判ガラス基板上に製造された多数の小型ディスプレーに対するガラススクライビング及びセル充填シーケンスを示す図である。
【図７Ａ】基板サイズと、ＴＣＰドライバ及びＣＯＧドライバの位置とを示す図である。
【図７Ｂ】基板サイズと、ＴＣＰドライバ及びＣＯＧドライバの位置とを示す図である。
【図８】相互接続領域及びドライバフォイルを保護しながらディスプレー領域を露出されるために、どのように反応性イオンエッチングが用いられ得るかを示す図である。
【図９】本発明の第２の実施形態に係る装置を示す図である。
【図１０Ａ】本発明に係る第２の方法のプロセスシーケンスを示す図である。
【図１０Ｂ】本発明に係る第２の方法のプロセスシーケンスを示す図である。
【図１０Ｃ】本発明に係る第２の方法のプロセスシーケンスを示す図である。
【図１０Ｄ】本発明に係る第２の方法のプロセスシーケンスを示す図である。
【図１０Ｅ】本発明に係る第２の方法のプロセスシーケンスを示す図である。
【図１０Ｆ】本発明に係る第２の方法のプロセスシーケンスを示す図である。
【図１０Ｇ】本発明に係る第２の方法のプロセスシーケンスを示す図である。
【図１０Ｈ】本発明に係る第２の方法のプロセスシーケンスを示す図である。
【図１０Ｉ】本発明に係る第２の方法のプロセスシーケンスを示す図である。
【図１０Ｊ】本発明に係る第２の方法のプロセスシーケンスを示す図である。
【図１０Ｋ】本発明に係る第２の方法のプロセスシーケンスを示す図である。
【図１０Ｌ】本発明に係る第２の方法のプロセスシーケンスを示す図である。
【図１０Ｍ】本発明に係る第２の方法のプロセスシーケンスを示す図である。
【図１０Ｎ】本発明に係る第２の方法のプロセスシーケンスを示す図である。
【図１０Ｏ】本発明に係る第２の方法のプロセスシーケンスを示す図である。
【図１０Ｐ】本発明に係る第２の方法のプロセスシーケンスを示す図である。  請求項内で参照符号が用いられる場合、それらの参照符号は、単に本発明の理解を支援するためのものであり、限定的なものではない。プロセスシーケンス図において、プロセスフローのその部分に関連する構造部分についてのみ参照符号を付する。直ちに明らかになるように、その他の部分は先行するプロセスフロー図においてと同じままである。
【発明を実施するための形態】
【００３３】
本発明は、標準的なＴＦＴ工場でフレキシブルカラーＬＣＤディスプレーを製造することを可能にするフィールド・シールデッド・ピクセルＡＭＬＣＤプロセスに基づくレーザー解放（ＥＰＬａＲ）プロセスの使用を可能にする製造方法を提供する。本発明を詳細に説明する前に、先ず、フィールド・シールデッド・ピクセル技術を説明する。
【００３４】
恐らく現行のＴＦＴ  ＬＣＤディスプレーモジュール（ラップトップ、ＬＣ−ＴＶ、携帯電話など）の９０％以上で使用されている標準的なＴＦＴ構造は、図１Ａの断面図内でＳｉＮ２として示すように、比較的薄い窒化シリコンのパッシベーション層をＴＦＴ上に有している。
【００３５】
図１Ａは、ＳｉＮパッシベーション層を備えた標準的なＴＦＴ構造の断面図を示している。図１Ｂは、厚いポリマーパッシベーション層を備えたフィールド・シールデッド・ピクセルＴＦＴ構造の断面図を示している。
【００３６】
図１Ａにおいて、ガラス基板は１０として示されており、該基板上に第１のゲート誘電体窒化シリコン層１２が設けられている。第２の窒化シリコン層１４がパッシベーション層として機能する。ＩＴＯ画素電極が１６として示されており、画素ＴＦＴが１８として示されている。
【００３７】
図１Ｂは、第２の窒化シリコン層１４がポリマー誘電体層２０で置き換えられている点で異なっている。
【００３８】
窒化シリコン（ＳｉＮ）は良好な誘電体特性及びパッシベーション特性を有するが、０．５μｍより厚いＳｉＮ層を堆積することは実用的でなく、通常は０．１−０．４μｍが用いられる。ＳｉＮは６．４という誘電率を有する。適度に高い誘電率を有する薄層の組み合わせは、ＳｉＮを誘電体として使用する導電層が比較的高いキャパシタンスを有することを意味する。これの影響は、ＩＴＯ画素が金属カラム又はＴＦＴに重なることが許されないということである。カラムに印加される電圧はラインアドレス時間ごとに変化し、ＩＴＯ画素電極がカラム上にある場合には容量結合が画素の電圧を変化させて、バーティカルクロストークを生じさせ得る。
【００３９】
画素電極がＴＦＴ上にある場合、それは、ＯＦＦ状態にあることが意図されるときにＴＦＴを部分的にターンオンさせる頂部ゲートとして作用することができ、やはりバーティカルクロストークを生じさせ得る。ＩＴＯはロウ（行）の上にあってもよい。ロウは、フレーム時間ごとに一度、ラインが再びアドレス指定される直前に電圧を変化させるのみであるためである。これは画質に対して知覚可能な影響を及ぼさない。
【００４０】
ディスプレー内のＬＣＤ材料は、画素の電圧によって誘起される電界に応答するのみであり、ＩＴＯ画素が存在しない領域では切り替わらない。標準的なＴＦＴ構造内で画素が位置することができる場所についての制約は、図２Ａに示すように、ＬＣＤディスプレーの実効的な光学的開口（オプティカル・アパーチャ）を制限してしまう。
【００４１】
図２Ａは、標準的なＴＦＴ構造のレイアウトを示しており、何れのＩＴＯ画素１６もカラム又はＴＦＴに重なっていない。ＬＣＤは、ＩＴＯ画素１６上の領域内でのみ切り替えられる。ロウ配線は２２として示され、カラム配線は２４として示され、画素電極１６とＴＦＴとの間のコンタクトはコンタクトホール２６によって示されている。
【００４２】
図２Ｂは、カラム及びＴＦＴの上にＩＴＯ画素電極を備えたフィールド・シールデッド・ピクセルＴＦＴ構造のレイアウトを示している。ＩＴＯ画素は、図２Ａに示した標準的な構造においてより大きい領域を覆っている。特に、ＴＦＴとともに回路を形成するＩＴＯ画素電極が、関連するＴＦＴの真上、具体的にはそのゲート及びチャネルの真上にある。
【００４３】
図１Ｂの断面図に示したフィールド・シールデッド・ピクセル（ＦＳＰ）構造を用いることは、画素の実効的な光学的開口を増大させる。この場合、より厚いポリマー層が、標準的なＴＦＴ構造の薄い窒化シリコンパッシベーション層を置き換えている。ポリマー層は通常２又は３μｍであり、典型的に３という誘電率を有する。これは、（０．３μｍから３μｍへ）１０倍の厚さの増大と、１／２倍への誘電率の低減とを意味する。これにより、キャパシタンスが１／２０に低減される。これは、カラムからの容量結合によって、あるいはＴＦＴのバックチャネルをオンにスイッチングすることによって、の何れかでバーティカルクロストークを生じさせることなくＩＴＯ画素１６がカラム及びＴＦＴに重なることを可能にするのに十分な低さである。
【００４４】
明らかなように、パッシベーション層のポリマーは、ＬＣＤを通り抜ける光の光路内にあるので、高度に透過性でなければならず、また、複屈折を有していてはならない。ＦＳＰ構造内のポリマーとしては通常、ＢＣＢ（ベンゾシクロブタン）が使用されるが、これは非常に高価であり、原理的には、液状でキャスティングされることが可能なその他の透明プラスチックも同様に使用され得る。
【００４５】
携帯用途では薄いディスプレーが要求される。ＴＦＴは通常、０．７ｍｍ厚のガラス基板上に製造され、標準的なＬＣＤを製造するために２枚のガラス基板が必要とされる。これはＡＭＬＣＤを、少なくとも１．４ｍｍに、偏光膜及び光学的な改善のための膜を加えた厚さにする。これでは携帯電話用途には厚過ぎるため、ディスプレーは通常、偏光膜の取り付け前で双方の基板が０．３ｍｍになるまで、ＨＦエッチングによって薄化される。これは非常に無駄が多く且つ汚染的なプロセスであるとともに、ディスプレーはなおも０．６ｍｍの厚さである。製造業者に認識されているように、これを更に薄くしようとする場合、ディスプレーは壊れやすくなる。
【００４６】
また、高い光学的開口のＡＭＬＣＤを達成することは困難である。２つの異なる形態のパターンアライメントがＡＭＬＣＤの製造に使用されている。第１のものは、基板上に様々な金属、誘電体及び半導体のレイヤ群のパターンを築き上げるために使用されるフォトリソグラフィアライメントである。この技術は高度に正確であり、ＡＭＬＣＤの製造の場合、通常、サイズ的に２×２ｍもの大きさになり得る基板上でおよそ２μｍのアライメント精度を有すると見積もられている。実際、アライメント精度は１μｍより良好であるのが通常である。第２の種類のアライメントは、プレート−プレート結合である。これはＬＣセルの２つの側を互いに整列させるものである。ＡＭＬＣＤでは典型的に、図３Ａに示すように、一方のプレート上にアクティブマトリクスアレイが存在し、他方のプレート上にカラーフィルタ、ブラックマスク及びＩＴＯが存在することになる。
【００４７】
この図は、画素の中央を通る断面を示しており、アクティブプレート３０及びパッシブプレート３２を示している。図３Ａにおいて、Ｌ１はカラムと画素との間の間隙であり、これは、過度な容量性クロスカップリングを防止するために約１μｍより大きくなければならない。Ｌ２はブラックマスク３４とＩＴＯ画素との間の重なりである。Ｌ１は、最小間隙サイズに、最大のフォトリソグラフィミスアライメント量を足し合わせたものに等しい。Ｌ２は２つのプレート間の最大のミスアライメント量である。
【００４８】
プレート−プレートアライメントの公差は、フォトリソグラフィアライメントより遙かに大きい。また、接触させる間、及びシール（封止）ラインがキュアされる間に、幾らかの移動が存在し得るため、プレート−プレート結合の精度は１０μｍに近いものとなる。高品質ディスプレーでは、所望の光透過レベルを与えるように変調された場合にのみ、光が画素ＩＴＯを通過可能であることが極めて重要である。画素の周りを通って見る者に達する如何なる光も、コントラスト比を低下させることになり、黒状態があるべき黒とならないことを意味する。これはディスプレー性能を低下させる。ブラックマスクは、故に、プレート間のアライメントのバラつきを収容するように十分に大きくなければならず、それにより光学的開口が縮小される。ブラックマスクが大きいほど光学的開口は小さくなる。これは、光が必要な輝度を得るために一層大きいパワー（電力）が用いられなければならないことを意味する。
【００４９】
図３Ｂは、“高開口”のＦＳＰ  ＡＭＬＣＤについて、アクティブプレートとパッシブプレートとのアライメントを示している。ＬはブラックマスクとＩＴＯ画素との間の重なりである。これは２つのプレート間の最大ミスアライメント量に等しい。
【００５０】
故に、ＦＳＰ構造は、特に小さい画素に関して、その光学的開口を増大させる。光学的開口を最大化することは、ディスプレーの明るさを最大化し且つ電力消費を抑制することにとって重要であり、プレート−プレート結合の精度は事実上これらのパラメータを制限する要因となり得る。光学的開口を改善する自明な手法は、カラーフィルタをアクティブプレートに移動させることである。これは、ガラス基板では２つの手法にて行われ得る。何れも研究所で実証されているが、大量生産では使用されていない。第１の手法は、カラーフィルタをＴＦＴアレイの下方に置くものである。これは１５”ＸＧＡモニタの光学的開口を約６０％から８０％に増大させ得ることが報告されている。カラーフィルタは通常、１−２μｍ厚の染色ポリマーで製造され、非常に起伏のあるプロファイルを与える。そのような平坦でない表面上でＴＦＴを処理することには深刻な実用上の困難が伴うが、このプロセスの真の問題は処理温度である。カラーフィルタは約１５０℃を超えて加熱されてはならず、あるいは劣化して彩度を失い始める。ＴＦＴは通常３００℃より高い温度で堆積される。この温度は２００℃近くまで低下され得るが、２００℃を下回ると、ＴＦＴは電気的に不安定になり、許容可能なディスプレー寿命を得ることができない。乏しい彩度又は不安定なＴＦＴを有することは許容できることではない。
【００５１】
第２の技術は、カラーフィルタをＴＦＴアレイの上方に設けるものである。これを行う最も単純な手法は、単純に標準ＴＦＴアレイの頂部にカラーフィルタを置くことである。厚いポリマー層を画素電極上に配置することは駆動電圧を有意に増大させ、ポリマー内での電荷運動に起因する画像記憶をもたらすので、これは実用的でない。ＴＦＴアレイを製造し、カラーフィルタを堆積し、その後、カラーフィルタ層を貫通する電気接続を用いてカラーフィルタ上にＩＴＯを置くことが可能である。これは、全てのカラーフィルタ層における良好なテーパー傾斜、限られた堆積温度での高品質ＩＴＯ、及び凹凸を有するポリマー層の頂部でのＩＴＯの正確且つ信頼性の高いパターニングを必要とし、制御が難しいプロセスである。このプロセスは、製造ステージに持って行けるものとは思われない。
【００５２】
本発明は、改善されたプロセスを提供する。以下では、変更されたＥＰＬａＲプロセスを用いてプラスチックＬＣＤを製造する３つの例と、単一のガラス基板を用いて高解像度の薄型セルを製造する１つの例とが与えられる。最初の２つの実施形態においては、標準的なカラーフィルタ技術が用いられる。これらは、標準的なＴＦＴ工場で実現するのに最も単純なものであるが、標準的なガラスベースのＬＣＤと比較して幾つかの追加の処理工程を有する。第３の実施形態においては、ＴＦＴ側のガラス基板が除去されてポリイミドがプラズマエッチングされた後に、プラスチックＬＣＤのＴＦＴ側にカラーフィルタがインクジェット印刷される。インクジェット印刷されたカラーフィルタを備えたプラスチックディスプレーは、最大の開口と最小数の処理工程とをもたらす。それらはまた、セルの製造中にプレート−プレートアライメントを必要としないことの恩恵を受ける。
【００５３】
処理中のＴＦＴアレイの中心におけるプロセスシーケンスを示す一連の図である図４Ａ−４Ｑを参照して、第１の実施形態を示す。具体的には、図４は、ＦＳＰ画素及び支持用のポリイミド格子（グリッド）を備えたＥＰＬａＲ  ＬＣＤを示している。この実施形態は、ポリイミドの支持層及びＦＳＰ構造を用いた標準的なＬＣＤセル製造を使用する。これは、強固なポリイミド支持格子を提供するという利点を有する。
【００５４】
図４Ａ−４Ｄは、ＬＣＤのアクティブプレートを形成する処理工程群を示している。図４Ａは、薄い（５０−５００ｎｍ）ポリイミド層（ＰＩ−１）を備えたガラス基板４０と、それに続く、例えばスパッタリングされたＭｏなどの金属格子４２の堆積及びパターニングとを示している。この格子は、ＴＦＴアレイが完成したときにロウ及びカラムの下方に位置することになる。
【００５５】
図４Ｂは、上記プレートの表面にスピン塗布された、第２の、より厚い（２−１０μｍ）ポリイミド層（ＰＩ−２）と、それに続く第１のＳｉＮパッシベーション層ＳｉＮ１及びＴＦＴのアレイ４４とを示している。ＴＦＴを形成するために使用される工程群は、既存のＥＰＬａＲプロセスで使用される工程群と同じである。ポリイミドは、標準的な処理温度及び化学物質に容易に耐えることができる。
【００５６】
図４Ｃは、ＴＦＴを覆うポリマーパッシベーション層４６と各ＴＦＴに付随する画素電極４７とを与えるフィールド・シールデッド・ピクセルプロセスが完了されたＴＦＴアレイを示している。レイヤ４６は、上述のように透明な非複屈折性のプラスチックであり、例えばＢＣＢである。これは、好ましくは１−１０μｍ、より好ましくは１−５μｍの厚さを有し、誘電率は１−５である。画素電極は、上述のようにＴＦＴの上に位置し、ＦＳＰ構造を形成している。
【００５７】
図４Ｄは、ＴＦＴアレイの表面にスピン塗布されたポリイミドのＬＣＤ配向層４８を示している。ＬＣ材料を配向するためにラビング処理が用いられる。その後、スペーサ５０が付加される。スペーサは、ＬＣセルの間隔を一定に保持し、基板を分離させないように設計される。粘着性の球体、及びフォトリソグラフィにより画成されるアクティブセルスペーサの双方が、この目的で報告されている。
【００５８】
図４Ｅ−４Ｈは、パッシブプレートを製造する工程群を示している。
【００５９】
図４Ｅにおいて、カラーフィルタガラス基板６０にも、薄いポリイミド層ＰＩ−１、及び画素を取り囲むことになる金属格子６２がコーティングされる。
【００６０】
図４Ｆは、カラーフィルタ基板に設けられた、より厚いポリイミド層（ＰＩ−２）とパッシベーション層ＳｉＮ１とを示している。ここまでの処理は、ＴＦＴプレートの処理の最初の数工程と同じである。
【００６１】
図４Ｇは、標準的なカラーフィルタプロセスを用いてパッシベーション層ＳｉＮ１上に設けられたカラーフィルタ材料６３を示している。これは典型的に、画素形状にパターニングされた、２−３μｍ厚の着色ポリマーで形成される。通常、標準的なガラスＡＭＬＣＤでは着色画素の下にブラックマスク層が存在するが、これは機能的に金属格子６２で置き置換されることができる。故に、このプロセスはカラーフィルタプレートのマスク数を増加させない。
【００６２】
図４Ｈは、標準的なＡＭＬＣＤプロセスを用いて実現され得る、カラーフィルタ頂部の平坦化層６４、ＩＴＯ共通電極層６６及びＬＣＤ配向層６８を示している。
【００６３】
図４Ｉ−４Ｑは、ディスプレーを製造する工程群を示している。
【００６４】
図４Ｉは、やはり標準的なＡＭＬＣＤプロセスである頂部プレート及び底部プレート（アクティブプレート４０及びパッシブプレート６０）のアライメントを伴うセル製造を示している。スペーサがセルの間隙を画成する。小型セルの場合、この段階でガラスプレートが複数のストリップに切断される。
【００６５】
図４Ｊは、標準的なＡＭＬＣＤプロセスを用いるＬＣＤ７０によるセル充填を示している。典型的に、この工程後にストリップが個々のセルに分離される。
【００６６】
図４Ｋは、ＥＰＬａＲプロセスで使用されるようなレーザープロセスによる、カラーフィルタ側のガラス基板６０の除去を示している。レーザー光はカラーフィルタ基板のポリイミド層ＰＩ−１内で吸収される。残存する主な構造層はポリイミドであり、これは良好な強度を有し、レーザー解放とともに使用することに適していることが示されている。
【００６７】
図４Ｌにおいて、頂部のポリイミド層は、反応性イオンエッチング（ＲＩＥ）システム内で酸素プラズマによってエッチングされたものとして示されている。金属格子がマスクとして機能する。ＲＩＥは高度に異方性であり、仮に存在しても、金属格子の下のアンダーエッチはほとんどない。ＰＩ−１は完全に除去され、ＰＩ−２は、金属格子によって覆われていない全ての場所で除去される。ＲＩＥエッチングは、カラーフィルタ基板の窒化シリコン層ＳｉＮ１と金属格子とで停止する。酸素プラズマはこれらの材料をエッチングしないからである。
【００６８】
図４Ｍは、ＴＦＴアレイの頂部にラミネートされた偏光シート７０を示している。これはアレイに一層高い機械的強度を与える。その他の光学的エンハンスメントシート及び保護シートもこの段階でラミネートされ得る。
【００６９】
偏光シートのラミネート後、好ましくはチップ・オン・ガラスプロセスを用いて、ロウ及びカラムの相互接続が製造される。
【００７０】
図４Ｎは、アクティブプレートガラス基板４０のレーザー解放を示している。図４Ｏに示すように、セルは処理のためにひっくり返される。
【００７１】
図４Ｐにおいて、ＴＦＴアクティブプレート上の２つのポリイミド層ＰＩ−１及びＰＩ−２が、金属格子及び層ＳｉＮ１までＯ２プラズマによってＲＩＥエッチングされる。
【００７２】
図４Ｑは、プロセスを完了させるために、セルに要求される性能に必要なその他の光学的エンハンスメント膜又は保護膜とともにラミネートされる、アクティブプレート偏向膜７２を示している。
【００７３】
ＴＦＴプレート上のポリイミド格子は、ＴＦＴアレイのロウ及びカラムの下にあり、故に、光学的な性能に影響を及ぼさない。ポリイミド層はまた、相互接続領域に更なる機械的強度を提供するよう、相互接続領域内にも残され得る。
【００７４】
図５は、ディスプレー製造及び相互接続プロセスを巨視的に示すとともに、相互接続領域の下に残されたポリイミド（及び金属格子材料）８０を示している。領域８１は、画素間にポリイミド格子を有するセルの光活性領域である。
【００７５】
外部の金属格子は、必要に応じて、浸漬エッチングによって除去されてもよい。
【００７６】
以上にて与えられた本発明の説明は、ディスプレー領域の中心部で何が行われるかを例証するものであり、ドライバ電子装置への相互接続や、マザーガラスから複数のディスプレーに分離するスクライブ・分割プロセスを説明していない。実際には、ＥＰＬａＲプロセスの最大の強みの１つは、フレキシブルディスプレーの相互接続がガラスディスプレーの場合と厳密に同じようにして為されることを可能にすることである。
【００７７】
図６は、大判ガラス基板上に製造された多数の小型ディスプレーに対するガラススクライビング及びセル充填のシーケンスを示している。
【００７８】
図６Ａにて、先ず、アクティブプレート及びパッシブプレートをアライメントすることによってディスプレーが製造される。液晶材料を収容することになるディスプレー領域８２が、画素アレイの周りの印刷シールラインによって画成されている。ディスプレー領域内には、セルスペーサが存在する。これらのガラスプレートは、先ず、スクライブライン８４に沿って横方向にスクライブされる。パッシブプレートは、ＬＣセルとほぼ同じサイズになるようにスクライブされる。アクティブプレートは、ＬＣセルの外側まで延在する突出部が存在するようにスクライブされる（図７参照）。突出部は、カラムＴＣＰ（テープ・チップ・パッケージ）又はＣＯＧ（チップ・オン・ガラス）接続のための領域を含む。
【００７９】
そして、ディスプレーは、スクライブラインに沿った複数のストリップに分割される。これは図４Ｉの工程に相当する。
【００８０】
図６Ｂに示すようにストリップ内の複数のセル上で、セル充填が実行される。充填は、セル充填後に封止されるシールライン内の小さい隙間を介して行われる。これは工程４Ｊに相当する。
【００８１】
図６Ｃは、ガラスのストリップが縦方向にスクライブされることを示している。ここでも、ＴＦＴガラスは、パッシブプレートのスクライブラインをディスプレーのエッジ近くにしながら、ロウの相互接続のための突出部を残すようにスクライブされる。
【００８２】
図６Ｄは、セルの個片化を示している。通常のガラス上ディスプレーではこの段階で相互接続が行われる。電気相互接続はセルの個片化後に行われる。
【００８３】
２つの基板のスクライブラインは同じではない。図７は、セル製造後の基板の相対的なサイズと、ＴＣＰ（テープ・チップ・パッケージ）又はＣＯＧ（チップ・オン・ガラス）がＴＦＴ基板に接続される箇所とを示している。
【００８４】
図７Ａには、基板サイズとＴＣＰドライバの位置とが示されている。ロウのＴＣＰドライバは８６として示され、カラムのＴＣＰドライバは８７として示されている。ＴＦＴ基板８８は、カラーフィルタ基板８９より大きく、ロウ及びカラムの引込領域のために２つの辺に沿って突出部をもたらすように延在している。
【００８５】
図７Ｂは、基板サイズとＣＯＧドライバの位置とを示している。カラムのチップ・オン・ガラスは９０として示され、ロウのチップ・オン・ガラスは９２として示されている。ドライバ信号フォイルが９４として示されている。図４ＰのＲＩＥプロセスにおいて、ドライバフォイルは既にＴＦＴ基板に設けられている。これらのフォイルは、図８に示すように、ＲＩＥプロセス中にディスプレー上を通る遮蔽物内に切り欠き部を設け、相互接続領域及びドライバフォイルを保護しながらディスプレー領域を露出させることによって、簡単に保護され得る。
【００８６】
図８は、Ｏ２プラズマ９６を用いたＴＦＴ基板のポリイミド層ＰＩ−１及びＰＩ−２のＲＩＥを示している。相互接続フォイル１００はプラズマ遮蔽物１０２によって保護されている。エッチング中、支持盤（プラテン）１０４が使用される。領域１０６は、ＰＩ−２ポリイミド層がエッチングされる領域である。複数のディスプレーを同時にエッチングすることが可能であり、相互接続フォイルは生産性を向上させるために凹所（リセス）内に下方に曲げられる。
【００８７】
外側のポリイミドの全てが除去される第２の実施形態を図９に示す。図９は、図４Ｑに対応する完成後の表示装置を示している。
【００８８】
ＬＣＤセルの外側にポリイミドを残存させないことにより、とりわけ図４Ａ及び４ＥのＰＩ−１層及び金属格子といった一部の処理工程を省略することができる。カラーフィルタ基板から金属格子を取り除くことにより、図示のように、光リークを防止するブラックマスク層１１０をカラーフィルタ内に再導入する必要が生じる。
【００８９】
外側のポリイミドを完全に除去することの短所は、ディスプレー領域内の格子及び相互接続領域内の連続したポリイミド層からのポリイミド補強が除去されることである。具体的な設計及びこれを設計する対象の用途が、これが可能か否かを決定する。異方性エッチングは必要ないため、ポリイミドを除去するために、ＲＩＥシステムではなく、より低コストのバレルエッチャーを使用することができる。
【００９０】
外付けカラーフィルタを使用する第３の実施形態を図１０に示す。これは、全てのパターニングがアクティブプレート上で実行され、高精度なプレート−プレート結合が必要なく、そして、これまでに製造された如何なるその他のディスプレーよりも高い光学的開口を有し得るので、有意な利点を有する。
【００９１】
図１０Ａ−１０Ｄは図４Ａ−４Ｄに一致する。
【００９２】
パッシブプレートの処理は異なる。図１０Ｅは、パッシブ基板に設けられたポリイミド層１２０及びＳｉＮパッシベーション層ＳｉＮ１を示している。
【００９３】
図１０Ｆにおいて、例えばＢＣＢ又はシリコーンなどの透明ポリマー１２２がＳｉＮ１に塗布され、それに続いて、ＩＴＯ１２３及びポリイミド配向層１２４が設けられる。ＩＴＯ及びポリイミド配向層は標準的なＬＣＤプロセスである。
【００９４】
図１０Ｇ及び１０Ｈには、セルの製造及び充填が示されている。これは、パッシブプレート上にパターンが存在しないため、標準的なカラーＬＣＤの組み立てより単純である。このことは、２枚のプレートを正確に位置合わせする必要がないことを意味する。小型ディスプレーの場合、セルはこの段階でストリップに切断される。
【００９５】
図１０Ｉにおいて、レーザー解放を用いて、ディスプレーのパッシブプレート側のガラス基板が除去される。
【００９６】
図１０Ｊは、ディスプレーのパッシブプレート側からポリイミドを除去するプラズマエッチングを示している。
【００９７】
図１０Ｋは、ディスプレーのパッシブプレート側に設けられた偏光シート１２６を示している。その後、更なる処理のためにひっくり返される。
【００９８】
図１０Ｌにおいて、エッチングストッパとして作用するＳｉＮ１まで、ポリイミド層のＲＩＥエッチングが実行される。これにより、ＴＦＴプレートの画素上に井戸（ウェル）１２８が残存される。ウェル内へのカラーフィルタインクの首尾良いインクジェット印刷のため、ウェル底面のＳｉＮ１は親水性であり、ポリイミドカラムの頂部の金属格子は疎水性である。この目的のため、酸素及びフッ素化ガスが使用され得る。
【００９９】
図１０Ｍは、３つおきのポリイミドウェル内に発射された第１のインク１３０（例えば、青色）を示している。パッシブプレートへのインクジェット印刷は、カラーフィルタの大量生産で既に使用されている。ＲＧＢカラーフィルタ１３２を形成するように赤色インク及び緑色インクでカラーフィルタインクジェット印刷を完了したものを図１０Ｎに示す。図１０Ｏにおいて、カラーフィルタを封じ込めるために保護膜（オーバーコート）１３４が塗布される。これは、インクジェット印刷又はスピンコーティングによって行われ得る。
【０１００】
図１０Ｐは、アレイのアクティブプレート側のＳｉＮ１上にラミネートされた偏光シート１３６を示している。
【０１０１】
この実施形態においては、補強のためのパッシブプレート側のポリイミドは残存されない。パッシブプレート側にはドライバ接続が存在しないため、該ポリイミドは恐らく必要とされないが、必要に応じて基板上に残されてもよい。
【０１０２】
上述のプロセスは、工程１０Ｉでパッシブプレートガラス基板を除去しないことにより、一方のガラスプレートを残存させるように変更されてもよい。これは、高い光学的開口、複雑な処理が一方のプレートに制限される、及び正確なプレート結合が必要とされないという付加的な利点の全てを有する薄いガラスディスプレーを作り出す。その後、ガラス基板に偏光フォイルが設けられる。高温処理、エッチング又はスピン塗布を経る必要がないので、ガラス基板は、通常のＴＦＴ処理で用いられるものより薄くされ得る。エッチングはまた、必要に応じて、通常よりもそれらを薄くしてもよい。
【０１０３】
当業者には、様々なその他の変更が明らかになるであろう。
【図１Ａ】
0005620921.tif 000002
【図１Ｂ】
0005620921.tif 000003
【図２Ａ】
0005620921.tif 000004
【図２Ｂ】
0005620921.tif 000005
【図３Ａ】
0005620921.tif 000006
【図３Ｂ】
0005620921.tif 000007
【図４Ａ】
0005620921.tif 000008
【図４Ｂ】
0005620921.tif 000009
【図４Ｃ】
0005620921.tif 000010
【図４Ｄ】
0005620921.tif 000011
【図４Ｅ】
0005620921.tif 000012
【図４Ｆ】
0005620921.tif 000013
【図４Ｇ】
0005620921.tif 000014
【図４Ｈ】
0005620921.tif 000015
【図４Ｉ】
0005620921.tif 000016
【図４Ｊ】
0005620921.tif 000017
【図４Ｋ】
0005620921.tif 000018
【図４Ｌ】
0005620921.tif 000019
【図４Ｍ】
0005620921.tif 000020
【図４Ｎ】
0005620921.tif 000021
【図４Ｏ】
0005620921.tif 000022
【図４Ｐ】
0005620921.tif 000023
【図４Ｑ】
0005620921.tif 000024
【図５】
0005620921.tif 000025
【図６Ａ】
0005620921.tif 000026
【図６Ｂ】
0005620921.tif 000027
【図６Ｃ】
0005620921.tif 000028
【図６Ｄ】
0005620921.tif 000029
【図７Ａ】
0005620921.tif 000030
【図７Ｂ】
0005620921.tif 000031
【図８】
0005620921.tif 000032
【図９】
0005620921.tif 000033
【図１０Ａ】
0005620921.tif 000034
【図１０Ｂ】
0005620921.tif 000035
【図１０Ｃ】
0005620921.tif 000036
【図１０Ｄ】
0005620921.tif 000037
【図１０Ｅ】
0005620921.tif 000038
【図１０Ｆ】
0005620921.tif 000039
【図１０Ｇ】
0005620921.tif 000040
【図１０Ｈ】
0005620921.tif 000041
【図１０Ｉ】
0005620921.tif 000042
【図１０Ｊ】
0005620921.tif 000043
【図１０Ｋ】
0005620921.tif 000044
【図１０Ｌ】
0005620921.tif 000045
【図１０Ｍ】
0005620921.tif 000046
【図１０Ｎ】
0005620921.tif 000047
【図１０Ｏ】
0005620921.tif 000048
【図１０Ｐ】
0005620921.tif 000049