(57)【特許請求の範囲】
【請求項１】
少なくとも２つのクロック発生回路の設定を行うクロック設定回路において、
第１のタイミングおよび第２のタイミングを指定するトリガー信号を生成するトリガー回路と、
所定の第１の数の入力端子に対する設定入力値を、前記トリガー信号に基づいて前記第１のタイミングおよび前記第２のタイミングで読み取り、前記第１のタイミングで読み取った前記第１の数の設定入力値を第１のクロック発生回路に供給し、前記第２のタイミングで読み取った前記第１の数の設定入力値を第２のクロック発生回路に供給するキャプチャー回路と、
前記第１のタイミングと前記第２のタイミングとの間において前記設定入力値の取り得る値から前記設定入力値の取り得る別の値へ値が変化する１または複数の１ビットの設定信号を生成し１または複数の出力端子にそれぞれ出力する設定信号生成回路と、
を備え、
前記設定信号生成回路は、前記第１のタイミングから、前記第２のタイミングと前記第１のタイミングとの差より短い所定時間の経過後に、前記設定信号の値を変化させること、
を特徴とするクロック設定回路。
【請求項２】
前記複数の設定信号は、値を反転させる同一になる２つの前記設定信号の両方を含むことを特徴とする請求項１記載のクロック設定回路。
【請求項３】
前記１または複数の設定信号は、値を反転させる同一になる２つの前記設定信号のうちの一方を含み、他方を含まないことを特徴とする請求項１記載のクロック設定回路。
【請求項４】
前記入力端子の数および前記出力端子の数の和は、前記クロック発生回路の数と前記入力端子の数との積より少ないことを特徴とする請求項１から請求項３のうちのいずれか１項記載のクロック設定回路。
【請求項５】
前記クロック設定回路は、スペクトラム拡散クロックジェネレーターであり、
前記設定入力値は、スペクトラム拡散パラメーターの値であること、
を特徴とする請求項１から請求項４のうちのいずれか１項記載のクロック設定回路。
【請求項６】
請求項１から請求項５のうちのいずれか１項記載のクロック設定回路、および前記クロック発生回路を内蔵し、前記入力端子および前記出力端子を備えることを特徴とする集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック設定回路および集積回路に関するものである。
【背景技術】
【０００２】
近年、ＡＳＩＣ（Application Specific Integrated Circuit）などの集積回路に、ＥＭＩ（Electro Magnetic Interference）の低減を目的として、スペクトル拡散クロックジェネレーター（ＳＳＣＧ：Spread Spectrum Clock Generator）が使用されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１４８８４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数のＳＳＣＧを内蔵する集積回路では、各ＳＳＣＧの動作モード（拡散方向、変調周波数など）を異ならせることで、ＥＭＩを低減させている。
【０００５】
ＳＳＣＧはＥＭＩ低減に大きな効果があるため、設計上、ＥＭＩを規制する規格（ＶＣＣＩ、ＦＣＣ、ＥＮ５５０２２など）による上限値以下となっていても、動作モードを誤って設定してしまうと、上限値を超えてしまう可能性がある。動作モードの設定をＡＳＩＣなどの内部で実行されるプログラム上で行うと誤った設定値が与えられる可能性があり、また誤った設定値が与えられているか否かを集積回路の外部から発見しにくいため、集積回路の端子を介して外部から集積回路へ設定値を入力することが好ましい。
【０００６】
しかしながら、集積回路内の複数のＳＳＣＧのそれぞれに対して所定数の設定値を入力する場合、ＳＳＣＧの数と設定値の数との積と同数の端子を動作モードの設定のために集積回路に設ける必要があり、集積回路のコストが高くなってしまう。
【０００７】
本発明は、上記の問題に鑑みてなされたもので、端子数を低減して集積回路のコストを低減可能とするクロック設定回路、およびそのクロック設定回路を内蔵する集積回路を得ることを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明では以下のようにした。
【０００９】
本発明に係るクロック設定回路は、第１のタイミングおよび第２のタイミングを指定するトリガー信号を生成するトリガー回路と、所定の第１の数の入力端子に対する設定入力値を、トリガー信号に基づいて第１のタイミングおよび第２のタイミングで読み取り、第１のタイミングで読み取った第１の数の設定入力値を第１のクロック発生回路に供給し、第２のタイミングで読み取った第１の数の設定入力値を第２のクロック発生回路に供給するキャプチャー回路と、第１のタイミングと第２のタイミングとの間において設定入力値の取り得る値から設定入力値の取り得る別の値へ値が変化する１または複数の１ビットの設定信号を生成し１または複数の出力端子にそれぞれ出力する設定信号生成回路とを備える。そして、設定信号生成回路は、第１のタイミングから、第２のタイミングと第１のタイミングとの差より短い所定時間の経過後に、設定信号の値を変化させる。
【００１０】
これにより、外部の配線などで出力端子を入力端子に接続することで複数のクロック発生回路の設定が行える。同一の入力端子から異なるタイミングで複数のクロック発生回路の設定入力値が得られるため、端子数が少なくなり、集積回路のコストが低減可能となる。
【００１１】
また、本発明に係るクロック設定回路は、上記のクロック設定回路に加え、次のようにしてもよい。この場合、上述の複数の設定信号は、値を反転させる同一になる２つの設定信号の両方を含む。
【００１２】
また、本発明に係るクロック設定回路は、上記のクロック設定回路のいずれかに加え、次のようにしてもよい。この場合、上述の１または複数の設定信号は、値を反転させる同一になる２つの設定信号のうちの一方を含み、他方を含まない。
【００１３】
これにより、端子数をより少なくすることができる。なお、反転回路を外部で接続することで上述の他方の設定信号を生成できる。
【００１４】
また、本発明に係るクロック設定回路は、上記のクロック設定回路のいずれかに加え、次のようにしてもよい。この場合、上述の入力端子の数および上述の出力端子の数の和は、クロック発生回路の数と入力端子の数との積より少ない。
【００１６】
また、本発明に係るクロック設定回路は、上記のクロック設定回路のいずれかに加え、次のようにしてもよい。この場合、クロック設定回路は、スペクトラム拡散クロックジェネレーターであり、上述の設定入力値は、スペクトラム拡散パラメーターの値である。
【００１７】
これにより、複数のＳＳＣＧの設定に使用する端子数を少なくすることができる。
【００１８】
本発明に係る集積回路は、上述のクロック設定回路のいずれか、および上述のクロック発生回路を内蔵し、上述の入力端子および上述の出力端子を備える。
【００１９】
これにより、外部の配線などで出力端子を入力端子に接続することで複数のクロック発生回路の設定ができる。同一の入力端子から異なるタイミングで複数のクロック発生回路の設定入力値が得られるため、端子数が少なくなり、集積回路のコストが低減される。
【発明の効果】
【００２０】
本発明によれば、端子数を低減して集積回路のコストを低減可能とする。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の実施の形態１に係る集積回路の構成を示すブロック図である。
【図２】図２は、図１における設定入力値および設定信号の一例を示すタイミングチャートである。
【図３】図３は、図１に示す集積回路における出力端子と入力端子との接続例を示すブロック図である。
【図４】図４は、図３に示す接続状態での、設定入力値および設定信号の一例を示すタイミングチャートである。
【図５】図５は、本発明の実施の形態２に係る集積回路の構成を示すブロック図である。
【図６】図６は、図５における設定入力値および設定信号の一例を示すタイミングチャートである。
【発明を実施するための形態】
【００２２】
以下、図に基づいて本発明の実施の形態を説明する。
【００２３】
実施の形態１．
【００２４】
図１は、本発明の実施の形態１に係る集積回路の構成を示すブロック図である。図１に示す集積回路（ＩＣ）１は、２つのクロック発生回路１１，１２、クロック設定回路１３、入力端子１４−１〜１４−４、および出力端子１５−１，１５−２を有する。
【００２５】
クロック発生回路１１，１２は、それぞれ、ＳＳＣＧであって、ＰＬＬ（Phase Locked Loop）でクロック信号を生成して出力する。クロック発生回路１１，１２は、クロック設定回路１３から供給されるスペクトラム拡散パラメーターの値により指定される動作モードで動作する。このスペクトラム拡散パラメーターおよびその取り得る値（１または０）の意味は、例えば、スペクトル拡散機能（オン＝１、オフ＝０）、拡散方向（センタースプレッド＝１、ダウンスプレッド＝０）、拡散幅（±０．５％＝１、±１．０％＝０）、変調周波数（３０ｋＨｚ＝１、５０ｋＨｚ＝０）である。
【００２６】
クロック設定回路１３は、クロック発生回路１１，１２にスペクトラム拡散パラメーターの値を供給し動作モードを指定する。クロック設定回路１３は、トリガー回路２１、設定信号生成回路２２、およびキャプチャー回路２３を有する。
【００２７】
トリガー回路２１は、第１のタイミングＴ１および第２のタイミングＴ２を指定するトリガー信号を生成する。
【００２８】
設定信号生成回路２２は、２つの設定信号を生成し２つの設定信号を出力端子１５−１，１５−２にそれぞれ出力する。各設定信号は、第１のタイミングＴ１と第２のタイミングＴ２との間において設定入力値の取り得る値から設定入力値の取り得る別の値へ値が変化する信号である。実施の形態１では、これらの２つの設定信号は、一方の値を反転させると他方と同一になる。また、実施の形態１では、設定信号生成回路２２は、トリガー信号に基づいて設定信号の値を変化させる。
【００２９】
キャプチャー回路２３は、入力端子１４−１〜１４−４に対する設定入力値を第１のタイミングＴ１および第２のタイミングＴ２で読み取り、第１のタイミングＴ１で読み取った設定入力値をクロック発生回路１１に供給し、第２のタイミングＴ２で読み取った設定入力値をクロック発生回路１２に供給する。
【００３０】
なお、トリガー回路２１は、クロック設定回路１３の外部にあってもよい。
【００３１】
入力端子１４−１〜１４−４は、スペクトラム拡散パラメーターと同数（つまり設定入力値と同数）の端子である。出力端子１５−１，１５−２は、設定信号の数と同数の端子である。入力端子１４−１〜１４−４の数（＝４）および出力端子１５−１，１５−２の数（＝２）の和（＝６）は、クロック発生回路１１，１２の数（＝２）と入力端子１４−１〜１４−４の数（＝４）との積（＝８）より少ない。
【００３２】
次に、実施の形態１に係る集積回路１におけるクロック設定回路１３の動作について説明する。
【００３３】
図１に示す集積回路１の入力端子１４−１〜１４−４には、それぞれ、設定入力値として１が固定的に入力されるか、設定入力値として０が固定的に入力されるか、出力端子１５−１の設定信号ＳＥＴ０ｔｏ１または出力端子１５−２の設定信号ＳＥＴ１ｔｏ０が入力される。
【００３４】
例えば、入力端子１４−ｉへの設定入力値を１に固定する場合、入力端子１４−ｉを電源に接続し、入力端子１４−ｉへの設定入力値を０に固定する場合、入力端子１４−ｉをグランドに接続する。入力端子１４−ｉへ設定信号ＳＥＴ０ｔｏ１を入力する場合には、出力端子１５−１が入力端子１４−ｉに接続され、入力端子１４−ｉへ設定信号ＳＥＴ１ｔｏ０を入力する場合には、出力端子１５−２が入力端子１４−ｉに接続される。
【００３５】
入力端子１４−１〜１４−４に対する配線が完了された状態で、クロック設定回路１３は、次のように動作する。図２は、図１における設定入力値ＳＥＬ１〜ＳＥＬ４および設定信号ＳＥＴ０ｔｏ１，ＳＥＴ１ｔｏ０の一例を示すタイミングチャートである。
【００３６】
まず、トリガー回路２１が、タイミングＴ１，Ｔ２でトリガーパルスを生成し、設定信号回路２２およびキャプチャー回路２３に供給する。
【００３７】
キャプチャー回路２３は、最初のトリガーパルスを検出すると、そのときの入力端子１４−１〜１４−４の設定入力値ＳＥＬ１〜ＳＥＬ４を読み取り、クロック発生回路１１に供給する。各設定入力値ＳＥＬｉ（ｉ＝１，・・・，４）は、１ビットの論理値（実際には論理値０，１に対応する電圧）を有し、４つの設定入力値ＳＥＬ１〜ＳＥＬ４は、４つのスペクトル拡散パラメーターに対応する。
【００３８】
一方、設定信号生成回路２２は、初期値として、出力端子１５−１への設定信号ＳＥＴ０ｔｏ１の値を０にしており、出力端子１５−２への設定信号ＳＥＴ１ｔｏ０の値を１にしている。そして、設定信号生成回路２２は、最初のトリガーパルスを検出すると、所定の時間（タイミングＴ２とタイミングＴ１との差より短い時間）経過後に（タイミングＴ３で）、出力端子１５−１への設定信号ＳＥＴ０ｔｏ１の値を０から１へ変化させ、出力端子１５−２への設定信号ＳＥＴ１ｔｏ０の値を１から０へ変化させる。
【００３９】
そして、キャプチャー回路２３は、２番目のトリガーパルスを検出すると、そのときの入力端子１４−１〜１４−４の設定入力値ＳＥＬ１〜ＳＥＬ４を読み取り、クロック発生回路１２に供給する。
【００４０】
このようにして、異なるタイミングで入力端子１４−１〜１４−４から読み取られた２組の設定入力値ＳＥＬ１〜ＳＥＬ４が、クロック発生回路１１，１２にそれぞれ供給される。
【００４１】
ここで、出力端子１５−１，１５−２と入力端子１４−１〜１４−４の接続例を示す。図３は、図１に示す集積回路１における出力端子１５−１，１５−２と入力端子１４−１〜１４−４との接続例を示すブロック図である。図４は、図３に示す接続状態での、設定入力値ＳＥＬ１〜ＳＥＬ４および設定信号ＳＥＴ０ｔｏ１，ＳＥＴ１ｔｏ０の一例を示すタイミングチャートである。
【００４２】
図３に示すように接続を行った場合、図４に示すように、クロック発生回路１１には、設定入力値ＳＥＬ１〜ＳＥＬ４として（１，０，１，０）が供給され、クロック発生回路１２には、設定入力値ＳＥＬ１〜ＳＥＬ４として（１，０，０，１）が供給される。例えば、設定入力値ＳＥＬ１がスペクトル拡散機能（オン＝１、オフ＝０）に対応し、設定入力値ＳＥＬ２が拡散方向（センタースプレッド＝１、ダウンスプレッド＝０）に対応し、設定入力値ＳＥＬ３が拡散幅（±０．５％＝１、±１．０％＝０）に対応し、設定入力値ＳＥＬ４が変調周波数（３０ｋＨｚ＝１、５０ｋＨｚ＝０）に対応する場合、クロック発生回路１１とクロック発生回路１２は、互いに異なる動作モードでクロック信号を生成する。
【００４３】
以上のように、上記実施の形態１によれば、キャプチャー回路２３は、入力端子１４−１〜１４−４に対する設定入力値ＳＥＬ１〜ＳＥＬ４をタイミングＴ１およびタイミングＴ２で読み取り、タイミングＴ１で読み取った設定入力値ＳＥＬ１〜ＳＥＬ４をクロック発生回路１１に供給し、タイミングＴ２で読み取った設定入力値ＳＥＬ１〜ＳＥＬ４をクロック発生回路１２に供給する。また、設定信号生成回路２２は、タイミングＴ１とタイミングＴ２との間において設定入力値の取り得る値から設定入力値の取り得る別の値へ値が変化する設定信号ＳＥＴ０ｔｏ１，ＳＥＴ１ｔｏ０を生成し出力端子１５−１，１５−２にそれぞれ出力する。
【００４４】
これにより、出力端子１５−ｊ（ｊ＝１，２）を入力端子１４−ｋ（ｋ＝１，・・・，４）に接続することで複数のクロック発生回路１１，１２の設定が行える。同一の入力端子から異なるタイミングで複数のクロック発生回路１１，１２の設定入力値が得られるため、端子数が少なくなり、集積回路１のコストが低減可能となる。
【００４５】
実施の形態２．
【００４６】
図５は、本発明の実施の形態２に係る集積回路の構成を示すブロック図である。図５に示す集積回路３１は、３つのクロック発生回路４１，４２，４３、クロック設定回路４４、入力端子４５−１〜４５−４、および出力端子４６−１〜４６−６を有する。
【００４７】
クロック発生回路４１，４２，４３は、クロック発生回路１１，１２と同様の回路である。
【００４８】
クロック設定回路４４は、クロック発生回路４１，４２，４３にスペクトラム拡散パラメーターの値を供給し動作モードを指定する。クロック設定回路４４は、トリガー回路５１、設定信号生成回路５２、およびキャプチャー回路５３を有する。
【００４９】
トリガー回路５１は、第１のタイミングＴ１１、第２のタイミングＴ１２、および第３のタイミングＴ１３を指定するトリガー信号を生成する。
【００５０】
設定信号生成回路５２は、６つの設定信号を生成し６つの設定信号を出力端子４６−１〜４６−６にそれぞれ出力する。各設定信号は、タイミングＴ１１とタイミングＴ１２との間、および／またはタイミングＴ１２とタイミングＴ１３との間において、設定入力値の取り得る値から設定入力値の取り得る別の値へ値が変化する信号である。実施の形態２では、これらの６つの設定信号は、それぞれ、値を反転させると別の設定信号と同一になる。また、実施の形態２では、設定信号生成回路５２は、トリガー信号に基づいて設定信号の値を変化させる。
【００５１】
キャプチャー回路５３は、入力端子４５−１〜４５−４に対する設定入力値をタイミングＴ１１，Ｔ１２，Ｔ１３で読み取り、タイミングＴ１１で読み取った設定入力値をクロック発生回路４１に供給し、タイミングＴ１２で読み取った設定入力値をクロック発生回路４２に供給し、タイミングＴ１３で読み取った設定入力値をクロック発生回路４３に供給する。
【００５２】
なお、トリガー回路５１は、クロック設定回路４４の外部にあってもよい。
【００５３】
入力端子４５−１〜４５−４は、スペクトラム拡散パラメーターと同数（つまり設定入力値と同数）の端子である。出力端子４６−１〜４６−６は、設定信号の数と同数の端子である。入力端子４５−１〜４５−４の数（＝４）および出力端子４６−１〜４６−６の数（＝６）の和（＝１０）は、クロック発生回路４１，４２，４３の数（＝３）と入力端子４５−１〜４５−４の数（＝４）との積（＝１２）より少ない。
【００５４】
次に、実施の形態２に係る集積回路３１におけるクロック設定回路４４の動作について説明する。
【００５５】
図５に示す集積回路３１の入力端子４５−１〜４５−４には、それぞれ、設定入力値として１が固定的に入力されるか、設定入力値として０が固定的に入力されるか、出力端子４６−１〜４６−６の設定信号ＳＥＴ０−０−１〜ＳＥＴ１−１−０のいずれかが入力される。
【００５６】
実施の形態１と同様にして入力端子４５−１〜４５−４に対する配線が完了された状態で、クロック設定回路４４は、次のように動作する。図６は、図５における設定入力値ＳＥＬ１〜ＳＥＬ４および設定信号の一例を示すタイミングチャートである。
【００５７】
まず、トリガー回路５１が、タイミングＴ１１，Ｔ１２，Ｔ１３でトリガーパルスを生成し、設定信号回路２２およびキャプチャー回路２３に供給する。
【００５８】
キャプチャー回路５３は、最初のトリガーパルスを検出すると、そのときの入力端子４５−１〜４５−４の設定入力値ＳＥＬ１〜ＳＥＬ４を読み取り、クロック発生回路４１に供給する。なお、各設定入力値ＳＥＬｉは、実施の形態１と同様である。
【００５９】
一方、設定信号生成回路５２は、初期値として、出力端子４６−１，４６−２，４６−３への設定信号ＳＥＴ０−０−１，ＳＥＴ０−１−０，ＳＥＴ０−１−１の値を０にしており、出力端子４６−４，４６−５，４６−６への設定信号ＳＥＴ１−０−０，ＳＥＴ１−０−１，ＳＥＴ１−１−０の値を１にしている。設定信号生成回路５２は、最初のトリガーパルスを検出すると、所定の時間（タイミングＴ１２とタイミングＴ１１との差より短い時間）経過後に（タイミングＴ１４で）、出力端子４６−２，４６−３への設定信号ＳＥＴ０−１−０，ＳＥＴ０−１−１の値を０から１へ変化させ、出力端子４６−４，４６−５への設定信号ＳＥＴ１−０−０，ＳＥＴ１−０−１の値を１から０へ変化させる。
【００６０】
次に、キャプチャー回路５３は、２番目のトリガーパルスを検出すると、そのときの入力端子４５−１〜４５−４の設定入力値ＳＥＬ１〜ＳＥＬ４を読み取り、クロック発生回路４２に供給する。
【００６１】
設定信号生成回路５２は、２番目のトリガーパルスを検出すると、所定の時間（タイミングＴ１３とタイミングＴ１２との差より短い時間）経過後に（タイミングＴ１５で）、出力端子４６−１，４６−５への設定信号ＳＥＴ０−０−１，ＳＥＴ１−０−１の値を０から１へ変化させ、出力端子４６−２，４６−６への設定信号ＳＥＴ０−１−０，ＳＥＴ１−１−０の値を１から０へ変化させる。
【００６２】
次に、キャプチャー回路５３は、３番目のトリガーパルスを検出すると、そのときの入力端子４５−１〜４５−４の設定入力値ＳＥＬ１〜ＳＥＬ４を読み取り、クロック発生回路４３に供給する。
【００６３】
このようにして、異なるタイミングで入力端子４５−１〜４５−４から読み取られた３組の設定入力値ＳＥＬ１〜ＳＥＬ４が、クロック発生回路４１，４２，４３にそれぞれ供給される。
【００６４】
実施の形態３．
【００６５】
本発明の実施の形態３に係る集積回路は、実施の形態１の集積回路１から、出力端子１５−１，１５−２の一方の出力端子１５−ｊを省略し、設定信号生成回路２２は、設定信号ＳＥＴ０ｔｏ１，ＳＥＴ１ｔｏ０の一方のみを生成し、出力端子１５−ｋ（ｋ≠ｊ）に出力する。
【００６６】
なお、実施の形態３に係る集積回路のその他の構成および動作は、実施の形態１の集積回路１と同様であるので、その説明を省略する。
【００６７】
実施の形態３に係る集積回路に対して、設定信号ＳＥＴ０ｔｏ１，ＳＥＴ１ｔｏ０のうち、出力端子１５−ｋから得られない設定信号を入力する場合には、設定信号ＳＥＴ０ｔｏ１，ＳＥＴ１ｔｏ０のうち、出力端子１５−ｋから得られる設定信号の値を、集積回路の外部の反転回路で反転させて、入力端子１４−ｉ（ｉ＝１，・・・，４）に入力すればよい。
【００６８】
これにより、集積回路の端子数をより少なくすることができる。
【００６９】
実施の形態４．
【００７０】
本発明の実施の形態４に係る集積回路は、実施の形態２の集積回路３１から、出力端子４６−１，４６−６の一方、出力端子４６−２，４６−５の一方、および出力端子４６−３，４６−４の一方を省略し、設定信号生成回路５２は、設定信号ＳＥＴ０−０−１，ＳＥＴＳＥＴ１−１−０の一方のみ、設定信号ＳＥＴ０−１−０，ＳＥＴＳＥＴ１−０−１の一方のみ、および設定信号ＳＥＴ０−１−１，ＳＥＴＳＥＴ１−０−０の一方のみを生成し、３つの出力端子に出力する。
【００７１】
なお、実施の形態４に係る集積回路のその他の構成および動作は、実施の形態２の集積回路１と同様であるので、その説明を省略する。
【００７２】
実施の形態４に係る集積回路に対して、実施の形態２における６つの設定信号のうち、３つの出力端子から得られない設定信号を入力する場合には、３つの出力端子のいずれかから得られる設定信号の値を、集積回路の外部の反転回路で反転させて、入力端子４５−ｉに入力すればよい。
【００７３】
これにより、集積回路の端子数をより少なくすることができる。
【００７４】
なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
【００７５】
例えば、上記実施の形態１，２では、クロック発生回路の数は２または３であるが、４つ以上でもよい。
【００７６】
また、上記実施の形態１，２では、クロック発生回路についての設定入力値の数が４であるが、４以外でもよい。
【００７７】
また、上記実施の形態１，２では、すべてのクロック発生回路についての設定入力値の数が同一であるが、設定入力値の数は異なっていてもよい。
【産業上の利用可能性】
【００７８】
本発明は、例えば、プリンターなどの画像形成装置内のＡＳＩＣに適用可能である。
【符号の説明】
【００７９】
１  集積回路
１１，１２，４１〜４３  クロック発生回路
１３，４４  クロック設定回路
１４−１〜１４−４，４５−１〜４５−４  入力端子
１５−１，１５−２，４６−１〜４６−６  出力端子
２１，５１  トリガー回路
２２，５２  設定信号生成回路
２３，５３  キャプチャー回路
【図１】
0005583090.tif 000002
【図２】
0005583090.tif 000003
【図３】
0005583090.tif 000004
【図４】
0005583090.tif 000005
【図５】
0005583090.tif 000006
【図６】
0005583090.tif 000007