(57)【特許請求の範囲】
【請求項１】
一導電型ドリフト領域と、該ドリフト領域の表面層に形成される他導電型ボディ領域と、該ボディ領域の表面層に形成される一導電型ソース領域と、前記ソース領域と前記ドリフト領域とにより挟まれる前記ボディ領域の表面にゲート絶縁膜を介して設けられるゲート電極を有し、前記ボディ領域から離間して前記ドリフト領域表面にショットキー接合を形成する電極が設けられ、前記ショットキー接合を形成する電極が前記ソース領域表面と同電位に接続され、かつ前記ショットキー接合を形成する電極の端部が、前記他導電型ボディ領域より浅く且つ前記ボディ領域とは離間して形成される他導電型ショットキー保護領域の一方の端部に接しており、前記ボディ領域と前記ショットキー保護領域の他方の端部とを隔てているドリフト領域の表面が、少なくとも一部の前記ドリフト領域においてゲート絶縁膜を介して載置されるゲート電極により形成されるチャネルにより導電接続されることを特徴とする半導体装置。
【請求項２】
主たる電流を流す活性領域において、ソース電極は前記他導電型ボディ領域の表面層に形成されるソース領域の表面にのみ接触することを特徴とする請求項１記載の半導体装置。
【請求項３】
バンドギャップが２．１ｅＶ以上の半導体結晶を半導体基板材料として用い、該半導体基板の一方の主面に形成される前記ドリフト領域の表面にエピタキシャル成長により形成される前記他導電型ボディ領域を備えていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
バンドギャップが２．１ｅＶ以上の半導体結晶として、ＧａＮ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣの中から選ばれる、いずれかの半導体基板を用いることを特徴とする請求項３記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高耐圧を有し、大きな電流を制御するために用いられるパワーＭＯＳＦＥＴの構造を有する半導体装置に関する。
【背景技術】
【０００２】
従来から、シリコン半導体基板を用いて、大きな電力を扱ういわゆるパワーデバイスが製造されている。その中で縦型パワーＭＯＳＦＥＴは高速でスイッチングできることから、電源やモーター駆動用に広く使用されている。このような用途においては、スイッチングデバイスであるトランジスタが単体で使用されることはなく、同じ程度の耐圧を維持する高耐圧ダイオードと並列に接続して使用される。この並列接続はスイッチング時に大きな負荷のインダクタンスによって電流が還流する経路を確保するためであるので、このダイオードの特性もトランジスタの特性と同様に非常に重要であり、フリーホイーリングダイオード（以降ＦＷＤと略）と呼ばれている。通常では、ＦＷＤとしてはｐｎ接合ダイオードが多く使用されているが、１００Ｖ程度の低い耐圧領域においては、ショットキーバリアダイオード（以降ＳＢＤと略）が、ビルトイン電圧が低く、かつ高速に動作できることから使用されることがある。一般的には、ＦＷＤとＭＯＳＦＥＴとは別々の半導体デバイスとして、パッケージされて使われている。しかしながら、近年のコンパクト化、低コスト化を進めていく中で、この両者を同一半導体基板の中に集積することで、低コスト、コンパクト化しようとするものが出てきている。図７はその一例である。この例では、従来のＭＯＳＦＥＴのｐボディ領域６の近傍に、ショットキー接合を形成することで、ＭＯＳＦＥＴとＳＢＤを同一半導体基板に内蔵しようとするものである。また、図８のケースでは、ＭＯＳゲート領域の一部にショットキー接合を形成したもので、図７と比較すると、ショットキー接合の有効幅について、ｐボディ領域の接合深さ以上の距離が必要ないことから幅を狭くできるので、デバイスサイズの面で利点がある。
【０００３】
従来から、デバイスの半導体材料としてはシリコン半導体（以降シリコンと略）が主流であるが、近年、バンドギャップの大きい材料であるＧａＮ半導体（以降ＧａＮと略）やＳｉＣ半導体（以降ＳｉＣと略）が高耐圧半導体に最適として、多くの開発が行われるようになっている。ＳｉＣは多くの結晶多形を有し、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、またシリコンの上に成長させて用いる３Ｃ−ＳｉＣなどがある。これらのワイドバンドギャップ半導体をデバイス材料として使用する場合においても、ＭＯＳＦＥＴが有力な適用デバイスとして開発されている。ＳｉＣやＧａＮを半導体基板に用いる場合においても、前述のＦＷＤが必要なことはシリコンと同様である。一方で、シリコンでは高耐圧のＳＢＤが不可能であったが、これらのＳｉＣやＧａＮ材料ではＳＢＤでも大きな耐圧を維持することが可能であり、ｐｎ接合ダイオードよりも、むしろＳＢＤの方が応用に適している。その理由は、これらの材料ではバンドギャップが広いために、ｐｎ接合ダイオードの基板として用いた場合はビルトイン電圧が高くなってしまうからである。しかし、ＳｉＣやＧａＮを用いたＭＯＳＦＥＴを使用する場合、ＦＷＤに異なる半導体材料であるシリコンを用いたのでは特性差が大きく、これらのＳｉＣやＧａＮ材料の利点を十分に引き出せないばかりでなく、シリコンより高温における半導体特性がよいというこれらの材料の特徴を活かすことができない。そこで、ＦＷＤも、やはりワイドバンドギャップ材料を使用することが最善の方法となる。そこで、前述のように、図７や図８に示されているＭＯＳＦＥＴとＳＢＤをモノリシックに同一半導体基板内に形成するハイブリッド型デバイスとすることで、コンパクトで優れた半導体特性を活かすワイドバンドギャップデバイスが既に提案されている。しかし、ＧａＮやＳｉＣなどは、特に、その半導体結晶がシリコンと比較して非常に高価であるという問題点も、コンパクトなハイブリッド型デバイス構造をとることによってデバイスサイズをさらに小さくできれば、価格面でも不利にならず、解消される。
【特許文献１】特許第３２７２２４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記図７や図８に示される従来のハイブリッド型ＭＯＳ型ＦＥＴにはそれぞれ、いくつかの問題点が存在する。それらの問題点について、以下説明する。
問題点、その１として、図７のようにＭＯＳＦＥＴの表面のｐボディ領域６間にショットキー接合を形成する場合には、前述でも少し触れたように、ＳＢＤの領域を確保するためにｐボディ領域６間に所定の間隔を設ける必要がある。一方、ｐボディ領域６の接合深さはＭＯＳＦＥＴのチャネル長を決めるために一定の深さ（図７中ｐボディ領域の横拡散幅、符号ｘｊ）が必要である。このｐボディ領域６の接合深さｘｊの２倍までの長さの間隔がＪＦＥＴ効果によりショットキーダイオードとしての無効領域となるので、ｐボディ領域６間の間隔（ショットキーダイオードの有効幅）は前記ｘｊの２倍以上の長さが必要になる。そのために、ＳＢＤ構造を有効に内蔵しようとすると、どうしてもデバイスサイズが大きくなってしまう。その結果、もともと複雑なＭＯＳＦＥＴの製造プロセスによって工程数が多くてコストアップになり易いことに加えて、さらにコストアップ要因となるサイズの大きいＳＢＤの構造を追加して作ることになってしまい、サイズを小さくすることを目的とするコンパクトなハイブリッド型ＭＯＳＦＥＴを作製するメリットが減少してしまう。
【０００５】
問題点、その２として、また、図８の構造においては、前述のようなデバイスサイズが大きくなるという問題は発生しにくいものの、ショットキー接合部分の電極膜端部４２において、電界集中が発生しやすく、高い電圧が印加された場合、ショットキー接合の端部４２に電界集中が発生して容易に破壊してしまうという問題がある。
問題点、その３として、さらに、通常のＭＯＳＦＥＴの場合、ｐボディ領域６をソース領域７と同電位にする必要があるため、ｐボディ領域の表面層に高濃度ｐ+コンタクト領域８が必ず必要になる。そのため、このｐ+コンタクト領域８を確保する必要がある。
本発明は、以上説明した点に鑑みてなされたものであり、本発明の目的は、同一半導体基板に集積したＭＯＳＦＥＴとショットキーダイオードからなるハイブリッド型ＭＯＳＦＥＴのチップサイズを従来のものより大きくすることなく、高耐圧でしかも安価に作製できる半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
特許請求の範囲の請求項１記載の発明によれば、一導電型ドリフト領域と、該ドリフト領域の表面層に形成される他導電型ボディ領域と、該ボディ領域の表面層に形成される一導電型ソース領域と、前記ソース領域と前記ドリフト領域とにより挟まれる前記ボディ領域の表面にゲート絶縁膜を介して設けられるゲート電極を有し、前記ボディ領域から離間して前記ドリフト領域表面にショットキー接合を形成する電極が設けられ、前記ショットキー接合を形成する電極が前記ソース領域表面と同電位に接続され、かつ前記ショットキー接合を形成する電極の端部が、前記他導電型ボディ領域より浅く且つ前記ボディ領域とは離間して形成される他導電型ショットキー保護領域の一方の端部に接しており、前記ボディ領域と前記ショットキー保護領域の他方の端部とを隔てているドリフト領域の表面が、少なくとも一部の前記ドリフト領域においてゲート絶縁膜を介して載置されるゲート電極により形成されるチャネルにより導電接続される半導体装置とすることにより、前記本発明の目的は達成される。
特許請求の範囲の請求項２記載の発明によれば、主たる電流を流す活性領域において、ソース電極は前記他導電型ボディ領域の表面層に形成されるソース領域の表面にのみ接触する特許請求の範囲の請求項１記載の半導体装置とする。
【０００７】
特許請求の範囲の請求項３記載の発明によれば、バンドギャップが２．１ｅＶ以上の半導体結晶を半導体基板材料として用い、該半導体基板の一方の主面に形成される前記ドリフト領域の表面にエピタキシャル成長により形成される前記他導電型ボディ領域を備えている特許請求の範囲の請求項１または２記載の半導体装置とする。
特許請求の範囲の請求項４記載の発明によれば、バンドギャップが２．１ｅＶ以上の半導体結晶として、ＧａＮ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣの中から選ばれる、いずれかの半導体基板を用いる特許請求の範囲の請求項３記載の半導体装置とする。
本発明は要するに、ＭＯＳＦＥＴとモノリシックにショットキー接合を形成するときに、ショットキー接合部分はＭＯＳＦＥＴの表面のｐボディ領域とゲート電極とから離間した場所に配置され、ショットキー接合の電極端部を前記ｐボディ領域より浅いｐ型ショットキー保護領域によって囲まれるようにし、さらに、ショットキー接合の電極端部にあるｐ型ショットキー保護領域と、ＭＯＳＦＥＴの表面のｐボディ領域との間にＭＯＳゲートが設けられ、ゲートに負のバイアスが印加されると、ＭＯＳＦＥＴの表面のｐボディ領域とショットキー接合の電極端部のｐ型ショットキー保護領域とが電気的に接続されるようにする。また、ソース電極はＭＯＳＦＥＴのｐボディ領域表面ではソース領域のみと接触し、ｐボディ領域は前記ショットキー接合の電極端部のｐ型ショットキー保護領域にドリフト領域表面に設けられるＭＯＳゲートを介して電気的に接続されるようにする等の構成を有する半導体装置を特徴とする。
【発明の効果】
【０００８】
本発明によれば、同一半導体基板に集積したＭＯＳＦＥＴとショットキーダイオードからなるハイブリッド型ＭＯＳＦＥＴのチップサイズを従来のものより大きくすることなく、高耐圧でしかも安価に作製する半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
[実施例１]
【００１０】
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。
図１は、本発明にかかる実施例１のＳＢＤ付き高耐圧ＭＯＳＦＥＴ（ハイブリッド型ＭＯＳＦＥＴ）の要部断面図である。この図１は図８を基にして改良したものである。図８のショットキー接合部１２の電極両端に接する半導体表面に新たにｐ型領域２０を追加している。以下、このｐ型領域２０をＳＢＤ保護領域２０と呼ぶ。追加されたＳＢＤ保護領域２０はＳＢＤの電極端部で電界集中によって接合が破壊するのを防止することができる。大きな電界は追加されたＳＢＤ保護領域２０のｐｎ接合に生じる。このＳＢＤ保護領域２０の接合深さは、ＭＯＳＦＥＴの表面のｐボディ領域６よりも浅い方が、ＭＯＳＦＥＴのＪＦＥＴ抵抗の増加を抑えることができるため、ＭＯＳＦＥＴのオン抵抗の上昇を最小限に抑えることが可能であり好ましい。このことによって、従来の図８に示すＳＢＤ付き高耐圧ＭＯＳＦＥＴの耐圧特性を向上することができる。
[実施例２]
【００１１】
図２は、本発明にかかる実施例２のＳＢＤ付き高耐圧ＭＯＳＦＥＴ（ハイブリッド型ＭＯＳＦＥＴ）の要部断面図である。この実施例２でＭＯＳＦＥＴの表面のｐボディ領域６とＳＢＤ保護領域２０との間がＭＯＳゲート９、１０の直下に形成されるｐ型ＭＯＳチャネル２３によって接続されるように構成したものである。すなわち、ｐボディ領域６およびＳＢＤ保護領域２０を、それぞれｐチャネルＭＯＳＦＥＴのソースおよびドレインとなるようにゲート絶縁膜９とゲート電極１０とを構成することにより、ゲート端子２に負バイアスを印加することで、前記ｐチャネルＭＯＳＦＥＴをスイッチオンすることができる。この効用としては、このｐチャネルＭＯＳＦＥＴにはｎ+ソース領域７とｐボディ領域６および基板のｎ型ドリフト領域５によって、ＮＰＮトランジスタが寄生構造として存在する。この寄生ＮＰＮトランジスタ７、６、５が、高速のスイッチング時に、ｐボディ領域６の接合に高い電圧が印加された際に、その充電電流によって動作すると、ＳＢＤ付き高耐圧ＭＯＳＦＥＴの素子全体が耐圧を維持することができずに、破壊してしまう、いわゆるＬ負荷耐量というモードが存在する。これを軽減するには、前記寄生ＮＰＮトランジスタ７、６、５の電流増幅率を小さくすることが必要であり、そのためには、ｐボディ領域６とｎ+ソース領域７の間をできる限り低い抵抗で接続することが有効である。前述のようにＭＯＳゲート９、１０によって形成されるｐチャネルによってＳＢＤ保護領域２０とｐボディ領域６を接続することで、ソース電極１４への短絡抵抗をさらに下げることができ、Ｌ負荷耐量を増加させることが可能となる。
[実施例３]
【００１２】
図３は、本発明にかかる実施例３のＳＢＤ付き高耐圧ＭＯＳＦＥＴ（ハイブリッド型ＭＯＳＦＥＴ）の要部断面図である。この実施例３では、ＭＯＳＦＥＴの表面のｐボディ領域６の表面とソース電極１４との直接のコンタクトを排除し、ｐボディ領域６とＭＯＳゲート９、１０からなるＭＯＳＦＥＴの表面領域を最小限の面積となるように構成したものである。ｐボディ領域６とソース電極１４との電気的な接続は前記実施例２と同様に、ＳＢＤ保護領域２０とのＭＯＳゲート９、１０により形成されるｐチャネル２３の接続によって実質的に実現させる。この実施例３によれば、従来の図８に示すハイブリッド型ＭＯＳＦＥＴよりも、本発明にかかるＳＢＤ保護領域２０自体は追加領域となってチップ面積の増大につながるものの、ｐボディ領域６からｐ+ボディコンタクト領域８を削減することができるため、全体のチップ面積増大にならない。また、図３では、発明の説明のために参照させる必要から、主たる電流を流す活性領域の典型的な要部領域の断面構造を示しており、ｐボディ領域６の表面とソース電極１４は直接接続されていないが、このｐボディ領域６は図示の切断面以外のどこか一部でソース電極１４とコンタクトする構造にしていてもかまわない。また、別途のｐ型領域によって、ｐボディ領域６の一部でＳＢＤ保護領域２０と接続されていてもかまわない。
[実施例４、５、６]
【００１３】
これまでに説明してきた実施例１、２、３で用いられるハイブリッド型ＭＯＳＦＥＴの半導体材料としては、前述のように、シリコンでもＧａＮやＳｉＣでもかまわないが、ＳｉＣやＧａＮの場合には、特にシリコンよりも高耐圧のデバイスに適用可能という利点がある。ただし、ＧａＮやＳｉＣの場合には、同じ耐圧を得るために必要な基板の抵抗については、著しくシリコンよりも低くすることができるからオン抵抗を小さくすることは容易であるが、デバイス全体の特性改善という観点からみると、ＭＯＳＦＥＴ表面のチャネル抵抗をいかに下げるかが重要となる。
そこで、以下、説明する図４、５、６の実施例４、５、６は、半導体基板としてＧａＮやＳｉＣを用いた場合に、前述の実施例１、２、３のハイブリッド型ＭＯＳＦＥＴの構造をベースに、特性をさらに改善するための構造をそれぞれに順に施したものに相当する。このように、それぞれ順に施した構造部分、すなわち、実施例４、５、６と実施例１、２、３との構造の違う部分は、実施例４、５、６では、基板の表面側に形成されるチャネル領域１１を含むＭＯＳＦＥＴ表面領域が、ｎ型ドリフト領域５の上に堆積されたｐ型エピタキシャル領域２１に形成されている点である。
【００１４】
一方、前記実施例１、２、３では、ｎ型ドリフト領域５の表面からのイオン注入と熱処理によって形成されたｐ型ボディ領域６の表面層にＭＯＳＦＥＴのチャネル領域１１が形成されている点が異なる。
なぜ、基板の表面側に形成されるチャネル領域１１を含むＭＯＳＦＥＴ表面領域を、新たに堆積したｐ型エピタキシャル領域２１に形成するかについて説明する。ＧａＮやＳｉＣではイオン注入およびその後の活性化熱処理温度が１５００℃以上と非常に高温であってイオン注入時の結晶欠陥、イオン注入後の高温熱処理などにより表面ダメージを受けるので、イオン注入とその後の活性化処理温度が高温で形成されたＭＯＳＦＥＴ領域の表面は、エピタキシャル成長により形成されたＭＯＳＦＥＴ領域表面と比較すると、組成がずれていたり、表面荒れが大きかったり、また多数の結晶欠陥が入っていたりしている。このため、ＭＯＳＦＥＴ表面領域のチャネル領域１１の電気伝導特性に大きな影響が現れ、表面での電子の移動度が著しく低下して、ＭＯＳＦＥＴの抵抗が下がらないという不具合につながるからである。その一方で、ｎ型領域５（ドリフト領域）の形成の際には、前記ｐボディ領域などのｐ型層の形成の場合と比較して、低い温度（＜１５００℃）での活性化が可能であり、前記のような不具合を低減することが可能であり、問題は少ない。
【００１５】
そこで、問題のあるイオン注入によるｐ型層の形成に代えて、エピタキシャル成長により表面にｐ型領域２１を堆積した後に、ＭＯＳＦＥＴの表面のｐボディ領域となる領域以外のところには、問題の少ないｎ型の不純物をイオン注入してｎ型領域２２を形成する。このようにすることによって、ＭＯＳＦＥＴのチャネル領域１１へのイオン注入や熱的なダメージを最小限に抑えることが可能となる。このことによって、実施例４、５、６ではＭＯＳＦＥＴの表面領域の抵抗を低く抑えられ、素子全体としてもオン抵抗を低く抑えることができる。
以上説明した実施例１〜６において、ｐ型、ｎ型のエピタキシャル領域にはＧａＮの場合にはそれぞれ、マグネシウムおよびシリコンが不純物として導入される。一方のＳｉＣにおいては、ｐ型、ｎ型にはそれぞれアルミニウムまたはボロン、および窒素またはリンが導入される。イオン注入の不純物についても同様である。ｐボディ領域の濃度は表面濃度で１×１０17ｃｍ-3程度、ｎ領域２２もそれとほぼ同程度の濃度であることが望ましい。
【産業上の利用可能性】
【００１６】
以上のように、本発明にかかる半導体装置は、インバータや電力変換装置に利用されており、近年では自動車などのモーター駆動へも利用される。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例１にかかるハイブリッド型ＭＯＳＦＥＴの要部断面図である。
【図２】本発明の実施例２にかかるハイブリッド型ＭＯＳＦＥＴの要部断面図である。
【図３】本発明の実施例３にかかるハイブリッド型ＭＯＳＦＥＴの要部断面図である。
【図４】本発明の実施例４にかかるハイブリッド型ＭＯＳＦＥＴの要部断面図である。
【図５】本発明の実施例５にかかるハイブリッド型ＭＯＳＦＥＴの要部断面図である。
【図６】本発明の実施例６にかかるハイブリッド型ＭＯＳＦＥＴの要部断面図である。
【図７】従来のハイブリッド型ＭＯＳＦＥＴの要部断面図である。
【図８】従来のハイブリッド型ＭＯＳＦＥＴの異なる要部断面図である。
【符号の説明】
【００１８】
１    ソース端子
２    ゲート端子
５    ドリフト領域
６    ｐボディ領域
７    ｎ+ソース領域
８    ｐ+ボディコンタクト領域
９    ゲート絶縁膜
１０  ゲート電極
１１  ｎ型ＭＯＳチャネル
１２  ショットキー電極
１４  ソース電極
２０  ＳＢＤ保護領域
２１  エピタキシャル成長により形成されたｐボディ領域
２２  イオン注入により形成されたｎ型領域
２３  ｐ型ＭＯＳチャネル
４２  ショットキー接合端部。
【図１】
0005428144.tif 000002
【図２】
0005428144.tif 000003
【図３】
0005428144.tif 000004
【図４】
0005428144.tif 000005
【図５】
0005428144.tif 000006
【図６】
0005428144.tif 000007
【図７】
0005428144.tif 000008
【図８】
0005428144.tif 000009