(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上の触媒層と、
前記触媒層上の第１のグラフェンシート層と、
前記第１のグラフェン層上の第２のグラフェンシート層とを備え、
前記第２のグラフェン層は多層のグラフェンシートで構成され、
前記多層のグラフェンシートの層間には、原子又は分子が存在し、
前記原子又は分子は、Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＩＢｒ、ＩＣｌ、ＦｅＣｌ３、ＣｕＣｌ２、ＢＦ４、ＡｓＦ４、硫酸、硝酸、リン酸、Ｌｉ、Ｎａ、Ｋ、ＭｇとＣａの中から選ばれる１種類以上であることを特徴とするグラフェン配線。
【請求項２】
前記第１と第２のグラフェン層の幅は、３ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１に記載のグラフェン配線。
【請求項３】
前記第１と第２のグラフェン層の幅は、３ｎｍ以上３０ｎｍ以下であることを特徴とする請求項１又は２に記載のグラフェン配線。
【請求項４】
基板上に触媒層を形成する第１の工程と、
前記触媒層上に多層グラフェンシートで構成されたグラフェン層を形成する第２の工程と、
前記グラフェン層の一部を除去する第３の工程と、
前記第３の工程の部材に原子又は分子のガス雰囲気で処理する第４の工程と、
前記第３の工程において加工されなかったグラフェン層の一部及び触媒層の一部を除去する第５の工程と、
を有し、
前記原子又は分子は、Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＩＢｒ、ＩＣｌ、ＦｅＣｌ３、ＣｕＣｌ２、ＢＦ４、ＡｓＦ４、硫酸、硝酸、リン酸、Ｌｉ、Ｎａ、Ｋ、ＭｇとＣａの中から選ばれる１種類以上であるすることを特徴とするグラフェン配線の製造方法。
【請求項５】
前記第１と第２のグラフェン層の幅は、３ｎｍ以上１００ｎｍ以下であることを特徴とする請求項４に記載のグラフェン配線の製造方法。
【請求項６】
前記第１と第２のグラフェン層の幅は、３ｎｍ以上３０ｎｍ以下であることを特徴とする請求項４又は５に記載のグラフェン配線の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、グラフェン配線とその製造方法に関する。
【背景技術】
【０００２】
ＬＳＩや３Ｄメモリの微細化および多層化に伴い、金属配線において配線遅延の増大が大きな問題となっている。配線遅延の低減には、配線抵抗や配線間容量の低減が重要である。配線の低抵抗化には、例えばＣｕなどの低抵抗材料の適用が実用化されている。しかし、Ｃｕ配線においても、ストレスマイグレーションやエレクトロマイグレーションによる信頼性劣化、サイズ効果に起因する電気抵抗率の上昇、微細ビアホールへの埋め込みなどが問題となっており、低抵抗かつ電流密度耐性に優れた配線材料が求められている。
【０００３】
低抵抗・高信頼性が期待できる次世代配線材料として、高い電流密度耐性、電気伝導特性、熱伝導率、機械的強度など優れた物性を有するカーボンナノチューブやグラフェン等の炭素系材料の応用が注目されている。特に、横方向層間配線にグラフェンを用いる配線構造が検討されている。
グラフェン配線を形成するためには、基板上に一様に成膜したグラフェンを配線形状に加工、または、配線形状に形成した触媒層上へのグラフェンの成長を行う。
しかし、グラフェン配線を１０ｎｍ程度まで細くした場合は、電子の量子閉じ込め効果による半導体化、もしくは、端部による散乱効果によって、抵抗が増大する懸念がある。
【０００４】
抵抗を低減させる方法としての有望な手段が、グラフェンシート間に分子を挿入し、グラフェン層間化合物に変化させるインターカレーション法である。
挿入された分子は、グラフェンに電子または正孔を供与し、抵抗を低下させる。しかしながら、インターカレーション処理時には酸やハロゲン等の反応性の高い物質を用いることが多く、触媒層等の配線下部の構造物を腐食してしまう恐れがある。従って、触媒層から成長させたグラフェン配線の処理方法としては適切ではなかった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−２３４２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施形態は、低抵抗なグラフェン配線に関するものである。
【課題を解決するための手段】
【０００７】
実施形態にかかるグラフェン配線は、基板と、基板上の触媒層と、触媒層上の第１のグラフェンシート層と、第１のグラフェン層上の第２のグラフェンシート層とを備え、第２のグラフェン層は多層のグラフェンシートで構成され、多層のグラフェンシートの層間には、原子又は分子が存在し、原子又は分子は、Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＩＢｒ、ＩＣｌ、ＦｅＣｌ３、ＣｕＣｌ２、ＢＦ４、ＡｓＦ４、硫酸、硝酸、リン酸、Ｌｉ、Ｎａ、Ｋ、ＭｇとＣａの中から選ばれる１種類以上であることを特徴とする。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態のグラフェン配線を有する半導体装置の斜視概念図である。
【図２】図２は、実施形態のグラフェン配線の製造方法にかかる工程斜視概念図である。
【図３】図３は、実施形態のグラフェン配線の製造方法にかかる工程斜視概念図である。
【図４】図４は、実施形態のグラフェン配線の製造方法にかかる工程斜視概念図である。
【発明を実施するための形態】
【０００９】
以下、必要に応じて、図面を参照しに実施形態にかかる半導体装置、配線とその製造方法について説明する。
図１は、本発明の第１の実施の形態に係る半導体装置１００の斜視図である。
半導体装置１００は、半導体基板の絶縁膜３上のグラフェン配線１０と、グラフェン配線１０の下面および上面にそれぞれ接続されたコンタクトプラグ２と、コンタクトプラグ２を介してグラフェン配線１０に接続される導電膜１とを有する。コンタクトプラグ２はコンタクト層絶縁膜３内に形成される。
【００１０】
グラフェン配線１０は、触媒下地層１１と、触媒下地層１１の上に形成される触媒層１２と、触媒層１２の上に形成される第１のグラフェン層１３と、第１のグラフェン層の上に形成される第２のグラフェン層１４とを含む。グラフェン配線１０中の電流は、例えば、第２のグラフェン層１４中を配線１０の長さ方向Ｌに沿って流れる。
【００１１】
触媒下地層１１は、第１のグラフェン層１３、第２のグラフェン層１４を構成するグラフェンの成長のための助触媒としての機能を有する。
触媒下地層１１は、例えば、Ｔｉ、Ｔａ、Ｒｕ、Ｗ等の金属の窒化物または酸化物からなる。また、触媒下地層１１は、異なる複数の層からなる積層構造を有してもよい。触媒下地層１１の厚さは、例えば、０．５ｎｍ以上１０ｎｍ以下である。
【００１２】
触媒層１２は、第１のグラフェン層１３、第２のグラフェン層を構成するグラフェンシートの成長のための触媒として機能する触媒材料からなる。触媒層１２は、絶縁膜３又は触媒下地層１１上に形成される。触媒層１２の触媒材料としては、Ｃｏ、Ｎｉ、Ｆｅ、Ｒｕ、Ｃｕ等を１種類以上含む金属単体又は合金、又は、これらの金属又は合金の炭化物等を用いることができる。触媒層１２の厚さは、例えば、５ｎｍ以上２０ｎｍ以下である。
【００１３】
第１のグラフェン層１３は、触媒層１２上に形成された配線である。第１のグラフェン層１３は、単層又は２０層以下多層のグラフェンシートで構成される。第１のグラフェン層１３の層数は、製造工程によって調整することができる。グラフェンシートは、グラファイトの単層膜であり、炭素が六角形格子状に配列した構造を有する。第１のグラフェン層１３のグラフェンシートの層間には、不可避的なものを除き第２のグラフェン層１４に含まれる原子や分子が挿入されていない。第１のグラフェン層１３から絶縁膜３には、第２のグラフェン層１４に含まれる原子や分子が挿入されていない。これは、原子や分子の挿入工程において、第１のグラフェン層１３から絶縁膜３は、原子や分子の処理ガスに暴露されていないためである。従って、触媒下地層１１や触媒層１２は、腐食されておらず、グラフェン層だけでなくグラフェン配線１０全体が低抵抗である。グラフェン層下の金属膜が腐食されていないため、グラフェン配線１０の信頼性が高いという利点も有する。
【００１４】
第２のグラフェン層１４は、第１のグラフェン層１３上に形成された配線である。第２のグラフェン層１４は、例えば１０層以上２００層以下のグラフェンシートで構成される。第２のグラフェン層は、グラフェンシートの層間に挿入した原子と分子のいずれか又はその両方を含む。これら原子又は分子は、グラフェンの導電性を向上させる材料である。グラフェンシートの層間に挿入する原子または分子としては、Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２等のハロゲン、または、ＩＢｒ、ＩＣｌ等のハロゲン間化合物、または、ＦｅＣｌ３、ＣｕＣｌ２、ＢＦ４、ＡｓＦ４等の金属ハロゲン化物、または、硫酸、硝酸、リン酸等の酸、または、Ｌｉ、Ｎａ、Ｋ、Ｍｇ、Ｃａ等のアルカリ金属またはアルカリ希土類等が好ましい。
【００１５】
第２のグラフェン層１４は、グラフェンシートの層間に原子又は分子が挿入されたことで、グラフェンシートに電子又は正孔を供与し、抵抗を低下させる。配線幅が狭くなると、グラフェンシートは、電子の閉じ込め効果による半導体化や端部の散乱効果によって抵抗が増大するが、グラフェンに電子又は正孔を供与することで、これらの影響を緩和することができる。従来のＣｕと比べて微細幅で低抵抗な配線を実現するためには、グラフェン配線１０の配線幅Ｗは３ｎｍ以上３０ｎｍ以下が好ましい。グラフェンの配線幅はＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）で確認することができる。
【００１６】
なお、第２のグラフェン層１４は、層間に挿入する原子や分子によっては、グラフェン層の厚さ方向の抵抗が高くなる場合がある。この場合は、導電性の高いコンタクトプラグ等と第２のグラフェン層１４を接続する導電膜などを別途設けることが好ましい。
【００１７】
グラフェン配線１０の配線幅を狭くすると前述の悪因子の影響が顕著になるが、実施形態では、これを緩和することができる。従って、例えば配線幅が１０ｎｍ程度であっても、体積抵抗率は、原子や分子が挿入されていないグラフェンよりも１桁乃至２桁程度に抵抗値を低くすることができる。実施形態のグラフェン配線は、例えば、体積抵抗率を１０μｍ・ｃｍ以上１００μｍ・ｃｍ以下とすることができる。
【００１８】
多層グラフェンシートの層間にＢｒ２を挿入した例により、多層グラフェンシートへの原子又は分子の挿入について、以下具体的に説明する。
厚さ約４００ｎｍの多層グラフェンを用意し、飽和蒸気圧のＢｒ２ガスに９０分暴露させたグラフェン配線を用意する。
【００１９】
用意したグラフェンに４つのプローブを正方形状に配置し、４端子法で抵抗測定を行った。Ｂｒ２を挿入したグラフェンの体積抵抗率は、４μΩ・ｃｍから８μΩ・ｃｍであり、未挿入グラフェンの体積抵抗率は、３６μΩ・ｃｍから６０μΩ・ｃｍであった。従って、原子又は分子をグラフェンの層間に挿入することによって、グラフェン配線の抵抗（体積抵抗率）を下げることができる。
【００２０】
グラフェンの層間への原子又は分子が挿入されていることの確認方法としては、ラマンスペクトルの変化を観察することが挙げられる。具体的には、原子又は分子の挿入前には確認されなかった原子又は分子由来のピークと、かつ、グラフェンのＧピークの分裂ないし波数シフトを確認する。両現象が確認されれば、グラフェン以外の原子又は分子がグラフェンに含まれ、グラフェンに正孔や電子が供給されたことが確認される。
【００２１】
実施形態の半導体装置は、ＬＳＩ等の半導体装置であって、グラフェン配線１０を用いることができるものであれば、特に限定されない。
導電膜１は、例えば、ＬＳＩ等の半導体基板の一部に含まれる導電部材である。
コンタクトプラグ２，５は、例えば、層間配線である。
コンタクト層絶縁膜３は、例えば、層間配線の絶縁膜である。
【００２２】
次に、図１の斜視概念図に示す実施形態のグラフェン配線を有する半導体装置の製造方法について説明する。なお、半導体装置としては、特に限定されないため、実施形態では、導電膜１、コンタクトプラグ２と絶縁膜３が形成された半導体装置にグラフェン配線１０を製造する方法について説明する。
【００２３】
図２〜４は、図１の実施形態にかかる半導体装置１００の製造工程を示す斜視概念図である。
（第１の工程）
まず、図２に示すように、コンタクトプラグ２及びコンタクト層絶縁膜３上に、触媒下地層１１１を形成する。
触媒下地層１１１は、それぞれ好適な材料をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などで膜厚調整をして成膜することができる。触媒層１１２も触媒下地層１１１と同様に成膜することができる。
【００２４】
（第２の工程）
次に、グラフェン層１１３を製膜する。成膜前に、良質なグラフェン成長のために、触媒金属層１１２の微粒子化工程であるプラズマ前処理を行うことが好ましい。Ｈ２、ＡｒやＮ２等のガスを用い、処理時間３０秒以上３００秒以内、処理温度２５℃以上３００℃以下の範囲で微粒子化工程としてのプラズマ前処理を行う。上記ガスを用いた１回の処理、あるいは異なるガスを用いて２回以上に分けて処理を行ってもよい。
【００２５】
次に、必要に応じて、微粒子化処理した部材に、プラズマＣＶＤ法等を用いて、低温極薄カーボン膜成長とカーボン成長を行い、図２の部材を作製する。なお、低温極薄カーボン膜成長とカーボン成長の両方を必ず行う必要はなく、どちらか一方のみでもよい。低温極薄カーボン膜成長は、２００以上４００℃以下の温度でメタン等の炭素系ガスを含むプラズマで３０秒程度の短時間の処理を行う。また、カーボン成長は、３００℃以上７００℃以下でメタン等の炭素系ガスを含むプラズマで成長を行う。高品質なグラフェン膜を得るためにリモートプラズマを用いるのが好ましい。
【００２６】
（第３の工程）
次に、図３に示すように、例えば、リソグラフィー法とＲＩＥ法の組み合わせによりグラフェン層１１３の一部を加工する。加工されたグラフェン層２１４は配線の形状を有する。配線の形状は、目的の形状にすることができる。また、加工されなかった部位は、触媒層全体を覆うグラフェン層２１３となる。
【００２７】
（第４の工程）
次に、図４に示すように、グラフェン層２１４に原子や分子の挿入処理を行なって、グラフェン層間化合物層である第２のグラフェン層１４に変化させる。挿入処理は、非処理部材を原子又は分子の原料ガス雰囲気で行う。原子や分子の物性や挿入量によっては、本処理を加熱処理とすることが好ましい。この際、触媒層１１２や触媒下地層１１１はグラフェン層２１３に覆われているため、挿入処理に用いる反応性の高い物質から保護される。原子や分子は、第２のグラフェン層１４のグラフェンシートの層間に挿入される。なお、挿入する原子や分子によっては、その一部が、物理的又は化学的にグラフェンシートと結合又は接している場合がある。なお、基板の端部等でグラフェン層２１３が途切れる箇所を、触媒層１２や触媒下地層１１の保護のために、樹脂等で封止してもよい。
【００２８】
（第５の工程）
次に、例えば、リソグラフィー法とＲＩＥ法の組み合わせにより、第２のグラフェン層１４と同一又は略同一形状に、グラフェン層２１３、触媒層１１２、触媒下地層１１１を加工し、第１のグラフェン層１３、触媒層１２、触媒下地層１１となる。図１に示したグラフェン配線１０を有する半導体装置１００を得る。
【００２９】
実施形態にかかるグラフェン配線によれば、グラフェンと比べて電子または正孔の密度が高いグラフェン層間化合物を配線として用いることで、低抵抗な配線を提供することができる。また、インターカレーション処理時には、グラフェン層を触媒層等の配線下部の構造物の保護層として用い、腐食を防ぐことができる。
【００３０】
上記に、グラフェン配線を有する半導体装置の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３１】
１：導電膜
２：コンタクトプラグ
３：コンタクト層絶縁膜
１０：配線
１１：触媒下地層
１２：触媒層
１３、１４、１１３、２１３、２１４：グラフェン層
【要約】
【課題】  実施形態は、最表面からのＣＮＴ成長抑制に関するものである。
【解決手段】  実施形態にかかるグラフェン配線は、基板と、基板上の触媒層と、触媒層上の第１のグラフェンシート層と、第１のグラフェン層上の第２のグラフェンシート層とを備え、第２のグラフェン層は多層のグラフェンシートで構成され、多層のグラフェンシートの層間には、原子又は分子が存在することを特徴とする。
【選択図】  図１【図１】
0005583237.tif 000002
【図２】
0005583237.tif 000003
【図３】
0005583237.tif 000004
【図４】
0005583237.tif 000005