(57)【特許請求の範囲】
【請求項１】
光電変換素子と、前記光電変換素子にて生じた電荷を転送する転送ゲート電極と、前記転送ゲート電極によって転送される電荷を保持する浮遊拡散部と、前記浮遊拡散部と接続されたゲート電極を有する増幅用トランジスタと、を有する複数の画素セルと、素子分離領域とが第１の半導体領域の上部に配された固体撮像装置において、
前記光電変換素子は、受光面からこの順に配された、前記電荷を蓄積する第２導電型の第３の半導体領域と、第３の半導体領域よりも不純物濃度の低い第２導電型の第４の半導体領域と、第１導電型の第２の半導体領域と、によって構成され、
前記第２の半導体領域は、前記光電変換素子を構成する部分と、前記素子分離領域および前記浮遊拡散部の下部に配された部分とを有し、
前記第１の半導体領域は、前記第２の半導体領域との界面を有し、
前記第１の半導体領域と第２の半導体領域との界面は、前記第２の半導体領域の前記光電変換素子に対応する部分においては第１の深さにあり、前記第２の半導体領域の前記素子分離領域および前記浮遊拡散部の下部に配された部分においては前記第１の深さよりも浅い第２の深さにあることを特徴とする固体撮像装置。
【請求項２】
前記第１の半導体領域は前記第２導電型であることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記素子分離領域の下部に配された前記第２の半導体領域の上部に、
前記第２導電型の第５の半導体領域からなるポテンシャルバリアが配されていることを特徴とする請求項１乃至２のいずれか１項に記載の固体撮像装置。
【請求項４】
前記ポテンシャルバリアは、異なる深さで配された複数の半導体領域によって構成されていることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記固体撮像装置は、更に、カラーフィルタ層を有し、
前記カラーフィルタ層は各光電変換素子に対応して配されたカラーフィルタを有し、
前記第２の半導体領域の前記光電変換素子に対応する部分における前記第１の半導体領域と第２の半導体領域との界面の深さは、各カラーフィルタを透過する波長が長くなることに対応して深くなることを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記カラーフィルタ層は、赤、青、および緑のカラーフィルタを有し、
前記第２の半導体領域の前記光電変換素子に対応する部分における前記第１の半導体領域と第２の半導体領域との界面の深さは、青のカラーフィルタに対応した光電変換素子、緑のカラーフィルタに対応した光電変換素子、および赤のカラーフィルタに対応した光電変換素子の順に深くなることを特徴とする請求項５に記載の固体撮像装置。
【請求項７】
前記固体撮像装置は、更に、各光電変換素子に対応して配され、赤、青、および緑のカラーフィルタを含むカラーフィルタ層を有し、
前記第２の半導体領域の前記光電変換素子に対応する部分における前記第１の半導体領域と第２の半導体領域との界面の深さは、青のカラーフィルタに対応した光電変換素子よりも、緑のカラーフィルタに対応した光電変換素子、および赤のカラーフィルタに対応した光電変換素子の方が深いことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【請求項８】
請求項１乃至７のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置からの信号を処理する信号処理回路と、を有することを特徴とする撮像システム。
【請求項９】
光電変換素子と、前記光電変換素子にて生じた電荷を転送する転送ゲート電極と、前記転送ゲート電極によって前記電荷が転送される浮遊拡散部と、前記浮遊拡散部と接続されたゲート電極を有する増幅用のトランジスタと、を有する複数の画素セルと、素子分離領域と、前記画素セルと前記素子分離領域との下部に配された第１の半導体領域を有する固体撮像装置の製造方法において、
前記素子分離領域を形成した後に、前記素子分離領域の上部に第１の厚さのフォトレジストパターンを形成する工程と、
前記第１の厚さのフォトレジストパターンを通して前記第１の半導体領域に第１導電型の不純物の注入を行い、前記第１の半導体領域との界面が前記素子分離領域に対応する部分においては第１の深さにあるとともに前記光電変換素子に対応する部分においては前記第１の深さよりも深い第２の深さにある第１導電型の第２の半導体領域を形成する工程と、
前記光電変換素子が形成されるべき領域の上部に、前記第１の厚さよりも薄い第２の厚さのフォトレジストパターンを形成する工程を有し、
前記第２の半導体領域を形成する工程において、前記第１の厚さのフォトレジストパターンと共に前記第２の厚さのフォトレジストパターンを通して第１導電型の不純物の注入を行うことを特徴とする固体撮像装置の製造方法。
【請求項１０】
光電変換素子と、前記光電変換素子にて生じた電荷を転送する転送ゲート電極と、前記転送ゲート電極によって前記電荷が転送される浮遊拡散部と、前記浮遊拡散部と接続されたゲート電極を有する増幅用のトランジスタと、を有する複数の画素セルと、素子分離領域と、前記画素セルと前記素子分離領域との下部に配された第１の半導体領域と、複数の色に対応したカラーフィルタを有するカラーフィルタ層を有する固体撮像装置の製造方法において、
前記素子分離領域を形成した後に、前記素子分離領域の上部に第１の厚さのフォトレジストパターンを形成する工程と、
前記第１の厚さのフォトレジストパターンを通して前記第１の半導体領域に第１導電型の不純物の注入を行い、前記第１の半導体領域との界面が前記素子分離領域に対応する部分においては第１の深さにあるとともに前記光電変換素子に対応する部分においては前記第１の深さよりも深い第２の深さにある第１導電型の第２の半導体領域を形成する工程と、
前記複数の光電変換素子の各々は、平面視において異なる領域に形成され、前記複数の光電変換素子が形成されるべき複数の領域のうち、いくつかの前記光電変換素子が形成されるべき領域の上部に、前記第１の厚さのフォトレジストパターンを形成する工程と、
前記第１の厚さのフォトレジストパターンが配された光電変換素子が形成されるべき領域の上部に第１の色のカラーフィルタを形成する工程と、を有することを特徴とする固体撮像装置の製造方法。
【請求項１１】
光電変換素子と、前記光電変換素子にて生じた電荷を転送する転送ゲート電極と、前記転送ゲート電極によって前記電荷が転送される浮遊拡散部と、前記浮遊拡散部と接続されたゲート電極を有する増幅用のトランジスタと、を有する複数の画素セルと、素子分離領域と、前記画素セルと前記素子分離領域との下部に配された第１の半導体領域を有する固体撮像装置の製造方法において、
前記素子分離領域を形成した後に、前記素子分離領域の上部に第１の厚さのフォトレジストパターンを形成する工程と、
前記第１の厚さのフォトレジストパターンを通して前記第１の半導体領域に第１導電型の不純物の注入を行い、前記第１の半導体領域との界面が前記素子分離領域に対応する部分においては第１の深さにあるとともに前記光電変換素子に対応する部分においては前記第１の深さよりも深い第２の深さにある第１導電型の第２の半導体領域を形成する工程と、
前記複数の光電変換素子の各々は、平面視において異なる領域に形成され、前記複数の光電変換素子が形成されるべき複数の領域のうち、前記第１の厚さのフォトレジストパターンが配されない前記光電変換素子が形成されるべき領域の上部に前記第１の厚さよりも薄い第２の厚さのフォトレジストパターンを形成する工程と、
前記第２の厚さのフォトレジストパターンが配された光電変換素子が形成されるべき領域の上部に前記第１の色の波長よりも長い波長の第２の色のカラーフィルタを形成する工程と、を有し、
前記第１導電型の半導体領域を形成する工程において、前記第１の厚さのフォトレジストパターンと共に前記第２の厚さのフォトレジストパターンを通して第１導電型の不純物の注入を行うことを特徴とする固体撮像装置の製造方法。
【請求項１２】
光電変換素子と、前記光電変換素子にて生じた電荷を転送する転送ゲート電極と、前記転送ゲート電極によって前記電荷が転送される浮遊拡散部と、前記浮遊拡散部と接続されたゲート電極を有する増幅用のトランジスタと、を有する複数の画素セルと、素子分離領域と、前記画素セルと前記素子分離領域との下部に配された第１の半導体領域と、複数の色に対応したカラーフィルタを有するカラーフィルタ層と、を有する固体撮像装置の製造方法において、
前記素子分離領域を形成した後に、前記素子分離領域の上部に第１の厚さのフォトレジストパターンを形成する工程と、
前記第１の厚さのフォトレジストパターンを通して前記第１の半導体領域に第１導電型の不純物の注入を行い、前記第１の半導体領域との界面が前記素子分離領域に対応する部分においては第１の深さにあるとともに前記光電変換素子に対応する部分においては前記第１の深さよりも深い第２の深さにある第１導電型の第２の半導体領域を形成する工程と、
前記複数の光電変換素子の各々は、平面視において異なる領域に形成され、前記複数の光電変換素子が形成されるべき複数の領域のうち、いくつかの前記光電変換素子が形成されるべき領域の上部に、前記第１の厚さよりも薄い第２の厚さのフォトレジストパターンを形成する工程と、
前記第２の厚さのフォトレジストパターンが配された光電変換素子が形成されるべき領域の上部に第１の色のカラーフィルタを形成する工程と、
前記第２の厚さのフォトレジストパターンが配されない光電変換素子が形成されるべき領域の上部に前記第１の色の波長よりも長い波長の第２の色のカラーフィルタを形成する工程と、を有することを特徴とする固体撮像装置の製造方法。
【請求項１３】
光電変換素子と、前記光電変換素子にて生じた電荷を転送する転送ゲート電極と、前記転送ゲート電極によって前記電荷が転送される浮遊拡散部と、前記浮遊拡散部と接続されたゲート電極を有する増幅用のトランジスタと、を有する複数の画素セルと、素子分離領域と、前記画素セルと前記素子分離領域との下部に配された第１の半導体領域を有する固体撮像装置の製造方法において、
前記素子分離領域を形成した後に、前記素子分離領域の上部に第１の厚さのフォトレジストパターンを形成する工程と、
前記第１の厚さのフォトレジストパターンを通して前記第１の半導体領域に第１導電型の不純物の注入を行い、前記第１の半導体領域との界面が前記素子分離領域に対応する部分においては第１の深さにあるとともに前記光電変換素子に対応する部分においては前記第１の深さよりも深い第２の深さにある第１導電型の第２の半導体領域を形成する工程と、
前記複数の光電変換素子の各々は、平面視において異なる領域に形成され、前記複数の光電変換素子が形成されるべき複数の領域のうち、前記第２の厚さのフォトレジストパターンが配されない前記光電変換素子が形成されるべき領域の上部に、前記第２の厚さよりも薄い第３の厚さのフォトレジストパターンを形成する工程と、
前記第３の厚さのフォトレジストパターンが配された光電変換素子が形成されるべき領域の上部に前記第２の色の波長よりも長い波長の第３の色のカラーフィルタを形成する工程と、を有することを特徴とする固体撮像装置の製造方法。
【請求項１４】
前記浮遊拡散部と前記増幅用のトランジスタとが形成されるべき領域の上部に、前記第１の厚さのフォトレジストパターンが形成されることを特徴とする請求項９乃至１３のいずれか１項に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本件は、固体撮像装置の光電変換素子の分離構造に関する。
【背景技術】
【０００２】
デジタルスチルカメラやカムコーダーには、２次元のＣＣＤ型固体撮像装置や増幅型のＭＯＳ型固体撮像装置が用いられている。増幅型のＭＯＳ型固体撮像装置において感度を向上させる構成として、特許文献１に示されている。
【０００３】
特許文献１には、感度向上のためにＰ型半導体ウエル領域上に設けられたＮ型半導体領域に光電変換素子としてフォトダイオード（以下、ＰＤ）や画素トランジスタを設けた固体撮像装置が開示されている。更に、特許文献１では、ＬＯＣＯＳ層の下に設けられた第１のＰ型半導体ウエル領域と、その下部に設けられた第２のＰ型半導体ウエル領域を有する構成が開示されている。
【０００４】
この第１および第２のＰ型半導体ウエル領域では、ＰＤの空乏層を狭めないように、第２のＰ型半導体ウエル領域のパターンを、第１のＰ型半導体ウエル領域のパターンよりもＰＤから退いた狭い領域に形成している。これにより、深い位置に形成された第２のＰ型半導体ウエル領域によって、ＰＤの空乏層が阻害されることをなくし、ＰＤの感度を向上させている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２５８２３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１に記載の構成において、感度を維持しつつ画素の微細化を行う場合には、第２のＰ型半導体ウエル領域の形成が困難となる。また、第２のＰ型半導体ウエル領域とＮ型半導体領域の下部のＰ型半導体ウエル領域との接続が困難となり隣接画素への電荷の混入が生じてしまう。
【０００７】
第２のＰ型半導体ウエル領域のように半導体基板の深い部分に半導体領域を形成する場合には、高いイオン注入エネルギーが必要となるため、フォトレジストパターンの膜厚も厚くする必要があるためである。画素が微細化された場合には、素子分離に設けられる第２の半導体ウエル領域の幅も微細なものとなる。よって、フォトレジストパターンの開口幅に対するフォトレジストパターンの厚みの比率、即ちフォトレジストパターンの開口のアスペクト比が高くなってしまう。このようなアスペクト比が高いフォトレジストパターンの形成は困難である。
【０００８】
更に、画素が微細化された場合に、ＰＤの感度を維持するために、Ｎ型半導体領域の下部のＰ型半導体ウエル領域を深く形成することが望まれる。ここで、フォトレジストパターンの形成が困難で高いイオン注入エネルギーでのイオン注入が行えないため、深い第２のＰ型半導体ウエル領域を形成することが出来ない。しかし、Ｎ型半導体領域の下部のＰ型半導体ウエル領域を深く形成すると、第２のＰ型半導体ウエル領域との接続が出来ず、ＰＤにて生じた電荷が隣接画素へ混入してしまう可能性が生じる。
【０００９】
また、Ｐ型半導体ウエル領域と第２のＰ型半導体ウエル領域との接続が出来たとしても、素子分離領域の下部の半導体基板の深くにおいて生じた電荷が隣接画素へ混入してしまう可能性が生じる。
【００１０】
そこで、本発明においては、画素を微細化した場合にも光電変換素子の感度を維持し、隣接画素あるいは他の素子への電荷の混入（クロストーク）を抑制することが可能な固体撮像装置を提供することを目的としている。また、このような固体撮像装置を容易に製造可能な方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
本発明の固体撮像装置は、光電変換素子と、前記光電変換素子にて生じた電荷を転送する転送ゲート電極と、前記転送ゲート電極によって転送される電荷を保持する浮遊拡散部と、前記浮遊拡散部と接続されたゲート電極を有する増幅用トランジスタと、を有する複数の画素セルと、素子分離領域とが第１の半導体領域の上部に配された固体撮像装置において、前記光電変換素子は、受光面からこの順に配された、前記電荷を蓄積する第２導電型の第３の半導体領域と、第３の半導体領域よりも不純物濃度の低い第２導電型の第４の半導体領域と、前記第２の半導体領域と、によって構成され、前記第２の半導体領域は、前記光電変換素子に対応する部分と、前記素子分離領域および前記浮遊拡散部の下部に配された部分とを有し、前記第１の半導体領域は前記第２の半導体領域の下部に配され、前記第２の半導体領域との界面を有し、前記第１の半導体領域と第２の半導体領域との界面は、前記第２の半導体領域の前記光電変換素子に対応する部分においては第１の深さにあり、前記第２の半導体領域の前記素子分離領域および前記浮遊拡散部の下部に配された部分においては前記第１の深さよりも浅い第２の深さにあることを特徴とする。
【００１２】
本発明の固体撮像装置の製造方法は、光電変換素子と、前記光電変換素子にて生じた電荷を転送する転送ゲート電極と、前記転送ゲート電極によって前記電荷が転送される浮遊拡散部と、前記浮遊拡散部と接続されたゲート電極を有する増幅用のトランジスタと、を有する複数の画素セルと、素子分離領域と、前記画素セルと前記素子分離領域との下部に配された第１の半導体領域を有する固体撮像装置の製造方法において、前記素子分離領域を形成した後に、前記素子分離領域の上部に第１の厚さのフォトレジストパターンを形成する工程と、前記第１の厚さのフォトレジストパターンを通して前記第１の半導体領域に第１導電型の不純物の注入を行い、前記第１の半導体領域との界面が前記素子分離領域に対応する部分においては第１の深さにあるとともに前記光電変換素子に対応する部分においては前記第１の深さよりも深い第２の深さにある第１導電型の半導体領域を形成する工程と、を有することを特徴とする。
【発明の効果】
【００１３】
本発明の固体撮像装置によって、画素を微細化した場合にも光電変換素子の感度を維持し、隣接画素あるいは他の素子への電荷の混入を抑制することが可能となる。また、本発明の固体撮像装置の製造方法によれば、光電変換素子の感度を維持し、隣接画素あるいは他の素子への電荷の混入を抑制することが可能な固体撮像装置を容易に製造することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係る固体撮像装置を説明する断面模式図である。
【図２】第１の実施形態に係る固体撮像装置の製造方法を説明するフロー図である。
【図３】第２の実施形態に係る固体撮像装置を説明する断面模式図である。
【図４】第３の実施形態に係る固体撮像装置を説明する断面模式図である。
【図５】第４の実施形態に係る固体撮像装置を説明する断面模式図である。
【図６】一般的な固体撮像装置を説明する平面模式図である。
【図７】第１の実施形態に係る固体撮像装置を説明する平面模式図である。
【図８】撮像システムを説明するブロック図である。
【発明を実施するための形態】
【００１５】
本発明の固体撮像装置は、光電変換素子と光電変換素子にて生じた電荷が転送される浮遊拡散部と、光電変換素子と他の素子とを電気的に分離するための素子分離領域とが第１の半導体領域に配されている。そして、固体撮像装置は、第１の半導体領域の上部に第１導電型の第２の半導体領域を有している。ここで、第２の半導体領域と第１の半導体領域との界面は、光電変換素子が形成される領域においては第１の深さにあり、素子分離領域および浮遊拡散部の下部では前記第１の深さよりも浅い第２の深さにある。このような構成によって、画素を微細化した場合にも光電変換素子の感度を維持し、隣接画素あるいは他の素子への電荷の混入を抑制することが可能となる。以下、本発明の固体撮像装置について図面を用いて詳細に説明する。
【００１６】
（第１の実施形態）
本実施形態の固体撮像装置を図１、図６および図７を用いて説明する。図６は固体撮像装置の平面模式図である。図１は図６のＡＢＣ線の断面を模式的に示した図面である。本実施形態では、第１導電型をＰ型、第２導電型をＮ型として説明する。また、本実施形態では、ＰＤにて生じた電子を信号電荷（以下、電荷とも称する）とし、電子に対する障壁として機能するものをポテンシャルバリアとする。
【００１７】
まず、図６を用いて固体撮像装置の構成について説明を行う。本実施形態の固体撮像装置は、増幅型のＭＯＳ型固体撮像装置である。増幅型のＭＯＳ型固体撮像装置は、少なくとも光電変換素子と、転送用トランジスタと、増幅用トランジスタと、リセット用トランジスタとを有する固体撮像装置である。図６には、４つの光電変換素子（フォトダイオード、以下ＰＤ）と、転送用トランジスタの転送ゲート電極ＴＸとが示されている。光電変換素子ＰＤは入射した光を電荷に変換し、蓄積する。４つの転送ゲート電極ＴＸはそれぞれ光電変換素子ＰＤにて生じ蓄積された電荷を転送する。更に、図６には、光電変換素子ＰＤの他の素子として、転送用トランジスタによって電荷が転送され、電荷を保持する浮遊拡散部（フローティングディフュージョン、以下ＦＤ）と、浮遊拡散部と接続された増幅用トランジスタのゲート電極ＳＦとが示されている。ここで、少なくとも１つの光電変換素子ＰＤと１つの増幅用トランジスタを有する構成を画素セルとする。つまり、図６では、画素セルには、２つの光電変換素子ＰＤと１つの増幅用トランジスタが設けられている。なお、図６の画素セルには２つの画素（１つのＰＤを含む構成）が含まれていることになる。なお、図６において素子の拡散領域以外の部分は素子分離領域が配されている。素子分離領域では、素子と素子との間で信号電荷の移動や電位変動の伝播を抑制するための構造を含む。
【００１８】
次に、図１は、図６のＰＤと増幅用トランジスタを通るＡＢＣ線での断面模式図である。図１において、図６と同じ機能を有する構成については同じ符号を付し、図６に示している配線やコンタクトは省略する。図１において、１０１はＮ型の第１の半導体領域、１０２は第１の半導体領域の上部に設けられたＰ型の第２の半導体領域である。１０５は素子分離領域に配された絶縁体からなる素子分離である。素子分離１０５は、ＬＯＣＯＳ構造やＳＴＩ構造など任意の構造を取ることが可能であり、Ｐ型半導体領域による分離構造、いわゆる拡散分離の構造であってもよい。１０３は素子分離１０５の下部に設けられたＰ型の第５の半導体領域からなるポテンシャルバリア、１０４は素子分離１０５の下部に設けられたＰ型のチャネルストップ領域である。素子分離領域は素子分離１０５、ポテンシャルバリア１０３、チャネルストップ領域１０４などを含む。１０６はＰ型の表面保護層、１０７はＮ型の第３の半導体領域、１０８は第３の半導体領域よりも不純物濃度の低いＮ型の第４の半導体領域である。表面保護層１０６と、第３の半導体領域と、第４の半導体領域と、第２の半導体領域とは、受光面１０９からこの順に配され、ＰＤを構成する。１１０、１１１は増幅用トランジスタのソースおよびドレインである。ここで、１０３は増幅用トランジスタの下部にまで設けられており、トランジスタが動作するためのＰ型のポテンシャルバリアを兼ねている。増幅用トランジスタの下部に配されたポテンシャルバリア１０３は、更に、素子分離１０５およびＦＤの下部まで設けられており、素子分離の機能およびＦＤへの信号電荷の混入を低減する機能を有する。なお、１１２はＮ型の半導体領域である。
【００１９】
第２の半導体領域１０２は、第１の半導体領域１０１とのＰＮ接合界面を形成し、ＰＮ接合界面の深さが第１の深さＤ１の第２の半導体領域１０２ａと第１の深さよりも深い第２の深さＤ２の第２の半導体領域１０２ｂとを含む。第２の半導体領域１０２ａと第２の半導体領域１０２ｂとは連続して形成されており、その深さの差は１μｍ〜２μｍ程度である。このように、ＰＤに対応して深く第２の半導体領域１０２ｂを配置しつつ、素子分離領域に第２の半Ｄの半導体領域１０２ｂと電気的に連続した第２の半導体領域１０２ａを配置することが出来る。よって、ＰＤの感度を向上しつつ、隣接画素への信号電荷の混入を低減することが可能である。なお、以下、第２の半導体領域１０２の深さは、第２の半導体領域１０２の底面、即ち第２の半導体領域１０２および第１の半導体領域１０１との界面（導電型が異なる場合にはＰＮ接合界面とも言える）とする。
【００２０】
第２の半導体領域１０２ｂはＰＤに対応した領域に配され、第２の半導体領域１０２ａは、第２の半導体領域１０２ｂが配された領域以外の、素子分離１０５の下部とＦＤと増幅用トランジスタの下部に配されている。つまり、半導体領域１０２ａは図７に示すように配置される。図７は図６と同じ平面図に第２の半導体領域１０２ａが配置される部分を示した物である。第２の半導体領域１０２ａは、ＰＤで蓄積する信号電荷が漏れないようにＰＤの周囲を囲み、ＦＤの下部を覆って配置される。また、第２の半導体領域１０２ａは増幅用トランジスタなど、他のトランジスタの下部を覆って配されている。このような配置によって、ＰＤの感度を維持、向上しつつ、ＦＤを含む他の素子への信号電荷の混入を低減することが可能となる。また、第２の半導体領域１０２ａはポテンシャルバリアとして機能し素子分離領域の一部を構成する。更に、第２の半導体領域１０２ａは増幅用トランジスタの下部においてはトランジスタが動作するためのポテンシャルバリアの一部としても機能する。
【００２１】
第２の半導体領域１０２ｂは、ＰＤの一部を構成し、また第３および第４の半導体領域と第１の半導体領域と電気的に分離するためのポテンシャルバリアとして機能する。また、第２の半導体領域１０２ｂはＰＤの一部として機能するため、基板深部に設けられていることでＰＤの感度が向上する。
【００２２】
更に、第２の半導体領域１０２ａによって、素子分離領域の半導体基板の深くに光が入射し第１の半導体領域１０１にて信号電荷が生じた場合においても、信号電荷を蓄積する第３の半導体領域１０７へと混入することを低減することが出来る。仮に、第２の半導体領域１０２が同一深さに形成できた場合においても、隣接画素のＰＤに混入してしまう場合があるためクロストークが生じてしまう。しかるに、本実施形態の固体撮像装置によれば、素子分離領域の深い部分で発生する電荷を基板側へ排出することが容易となるため、クロストークを抑制しつつ、光電変換素子の感度を維持、向上することが可能となる。ここで、素子分離領域の半導体基板の深くとは、素子分離１０５およびポテンシャルバリア１０３の下部である。また、第２の半導体領域１０２ａがＦＤや他のトランジスタの下部を覆って配されていることで、ＦＤを含む他の素子の半導体基板深部において生じる電荷がＦＤを含む他の素子へ混入することを低減することが可能となる。
【００２３】
また、第２の半導体領域は、第２の半導体領域１０２ａから第２の半導体領域１０２ｂへ連続して底面（深さ）が変化する領域（図１の領域Ａ）を有する。領域Ａの構成によって、第２の半導体領域１０２ａと第２の半導体領域１０２ｂとの底面が同一深さにある場合に比べて、ＰＤから溢れる電荷を容易に基板に排出することが可能となる。ＰＤから電荷が溢れる場合とは、強い光が照射される場合や長秒露光時にＰＤに飽和電荷以上の信号電荷が発生する場合などである。従って、本実施形態の固体撮像装置によれば、素子分離領域において電荷を基板側へ排出することが容易となるためＰＤから電荷が溢れることによって生じるブルーミング、クロストーク（混色）などを低減することが可能となる。なお、領域Ａは転送ゲートＴＸの下部に配されている。
【００２４】
次に、図２を用いて本実施形態の固体撮像装置の製造方法を説明する。図２（Ａ）に示すように基板に第１の半導体領域１０１が形成され、素子分離１０５、チャネルストップ領域１０４、ゲート電極（ＴＸ、ＳＦ以外は不図示）、ＰＤのための半導体領域、ＦＤ、トランジスタのソースおよびドレインを形成する。
【００２５】
次に、図２（Ｂ）に示すような、ＰＤに対応する部分以外の素子分離１０５などの上部にフォトレジストパターン２０１を形成する。フォトレジストパターン２０１の形成方法は、一般的なフォトリソグラフィ技術を用いて形成することが可能であるため、説明を省略する。そして、矢印にて示すように、基板全面に対してＰ型の半導体領域を形成するため、例えばＢのイオン注入を行う。第２の半導体領域１０２ａの不純物濃度ピークを２〜３μｍの深さに、第２の半導体領域１０２ｂの不純物濃度ピークを３〜４μｍの深さに位置するように形成する場合には、１〜２μｍの厚みのフォトレジストパターンを形成する。ここで、フォトレジストパターンと半導体基板とのイオン注入時のイオンの阻止能がほぼ等しいとする。このフォトレジストパターンはフォトレジスト以外の物質、例えばポリシリコンなどをパターニングして構成してもよい。そして、フォトレジストパターン２０１を通して不純物が注入され、第２の半導体領域１０２が形成される。その後、フォトレジストパターン２０１を除去する（図２（Ｃ））。なお、更に、変形例として図２（Ｂ）のフォトレジストパターン２０１に比べて薄いフォトレジストパターン２０２を形成してもよい。
【００２６】
次に、ＰＤに対応したフォトレジストパターン２０３を形成し、Ｐ型の半導体領域１０３を形成するため、例えばＢのイオン注入を異なるパワーで複数回行う（図２（Ｄ））。このとき、フォトレジストパターンはイオンを通さない厚みで形成される。この工程によって、複数の半導体領域からなるポテンシャルバリア１０３が形成される。フォトレジストパターン２０３を除去し、図１の構成を形成することが出来る。
【００２７】
ここで、比較として、素子分離領域の幅が０．５μｍの場合に、上記の不純物濃度ピークの条件を満たすような同一深さの第２の半導体領域を形成する場合を考える。ポテンシャルバリア１０３を形成するためには厚み４〜５μｍのフォトレジストを、素子分離領域のみに開口が出来るように形成する必要がある。この時、フォトレジストの開口部のアスペクト比は１／８以上となってしまう。しかし、本実施形態の固体撮像装置の製造方法によれば、フォトレジストパターンの膜厚を低減できるため、フォトレジストのアスペクト比の増大を低減することが可能である。
【００２８】
なお、本実施形態において、基板、第１の半導体領域１０１、半導体領域１１３はＮ型としたがＰ型でもよい。また、第４の半導体領域も不純物濃度の低いＰ型の半導体領域でもよい。さらには、本実施形態の半導体領域の導電型を全て反転させてもよい。画素セルの構成は、図６の構成に限定されるものではなく、任意の構成を適用することが可能である。
【００２９】
（第２の実施形態）
図３は本実施形態に係る固体撮像装置の断面模式図であり、図６のＡＤ線の断面に対応する。図３において、図１と同様の構成については同一の符号を付し、第１の実施形態と同様の構成については説明を省略する。本実施形態では、第１の実施形態のチャネルストップ領域１０４とポテンシャルバリア１０３の一部とを同一の半導体領域３０１によって構成している。このような形態によって、イオン注入回数を削減することが可能である。
【００３０】
また、転送ゲートＴＸの下部であってゲート絶縁膜近傍にＮ型の半導体領域３０２を設けている。半導体領域３０２によって、電荷を転送する際の転送効率を向上することが出来る。また、本実施形態では、第１の実施形態と異なり第２の半導体領域１０２ａがＦＤの下部に形成されていない。しかし、ＦＤへの信号電荷の混入を低減するためにも、ＦＤの下部に第２の半導体領域１０２ｂでなく第２の半導体領域１０２ａが設けられることが好ましい。
【００３１】
（第３の実施形態）
図４（Ａ）は本実施形態に係る固体撮像装置の断面模式図であり、図６のＥＦ線の断面に対応する。図４（Ａ）において、図１と同様の構成については同一の符号を付し、第１の実施形態と同様の構成については説明を省略する。本実施形態は、各ＰＤに原色のカラーフィルタ層が配置された場合の第１の実施形態の変形例である。カラーフィルタ層は、第１の色、第２の色、第３の色のカラーフィルタを有する。具体的には、カラーフィルタ層は赤（Ｒ）、青（Ｂ）、緑（Ｇ）に対応したカラーフィルタを有し、ベイヤー配列をとっているものとする。図６では、緑（Ｇ）と赤（Ｒ）のカラーフィルタに対応するＰＤを示している。本実施形態では、第１の実施形態の第２の半導体領域１０２の配置が異なり、カラーフィルタを透過しＰＤに入射する光の波長の長さに応じて、第２の半導体領域と第１の半導体領域との界面の位置をＰＤごとに変える。以下、具体的に説明する。
【００３２】
本実施形態において、第１の実施形態の第２の半導体領域１０２に対応する構成はＰ型の半導体領域４０１である。Ｐ型の半導体領域４０１は半導体領域４０１ａ〜４０１ｃの領域を有する。半導体領域４０１ａは素子分離領域に対応して配され、基板の深さＤ３の位置に配されている。半導体領域４０１ｂはＧに対応するＰＤ（Ｇ）に対応して配され、半導体領域４０１ａと同一の深さＤ３に配されている。半導体領域４０１ｃはＲに対応するＰＤ（Ｒ）に対応して配され、深さＤ３よりも深い位置の深さＤ４に配されている。つまり、ＰＤに入射する光の波長に対応して半導体領域４０１ｂ、４０１ｃを配置する深さを変えている。このような構成によって、入射する光の波長にとって光電変換効率の高い基板深さをＰＤとして利用することが出来るため、ＰＤの感度を向上させることが可能となる。なお、この深さは入射光の波長と光電変換を行う基板の吸収係数とによって定めることが出来る。
【００３３】
図４（Ａ）の構成は、第１の実施形態にて説明したような製造方法によって形成することが可能である。図１（Ｂ）の工程に相当する工程を示した図４（Ｂ）を用いて説明する。つまり、Ｐ型の半導体領域４０１をイオン注入によって形成する際に、深さに応じてフォトレジストパターンの膜厚を変更する。例えば、図４（Ｂ）においては、第１の厚さのフォトレジストパターン４０２を素子分離１０５およびＰＤ（Ｇ）が形成されるべき領域の上部に配置する。そして、第１の厚さよりも薄い第２の厚さのフォトレジストパターン４０３をＰＤ（Ｒ）が形成されるべき領域に配置する。第１の厚さ、第２の厚さは、イオン注入後に所望の深さに不純物濃度ピークが出来るように設定される。この後、Ｂのイオン注入を行うことで、フォトレジストパターン４０２、４０３を除去し、図４（Ａ）に示す半導体領域４０１が形成される。なお、フォトレジストパターン４０３は設けなくても良い。フォトレジストパターン４０３を設けない場合には、工程を削減することが可能となる。
【００３４】
更に、本実施形態の変形例を図４（Ｃ）、図４（Ｄ）を用いて説明する。半導体領域４０１ａと半導体領域４０１ｂとを同じ深さＤ３としている図４（Ａ）と異なり、図４（Ｃ）では深さＤ３の半導体領域４０１ａと、深さＤ５に配置された半導体領域４０１ｃと、深さＤ６に配置された半導体領域４０１ｄとを有する。深さＤ３、Ｄ５、Ｄ６とはそれぞれ異なる深さである。このような構成によって、ＰＤの感度をカラーフィルタ層の各色に最適化しつつ、素子分離領域での電荷の排出を容易にすることが可能となる。
【００３５】
図４（Ｃ）の製造方法を図４（Ｄ）を用いて説明する。第１の実施形態における方法と同様な工程については説明を省略する。図４（Ｄ）は図２（Ｂ）に対応する製造工程の工程における固体撮像装置の断面模式図を示している。素子分離１０５、ＦＤ（不図示）の上部にはフォトレジストパターン４０２を、ＰＤ（Ｇ）が形成されるべき領域の上部にはフォトレジストパターン４０４を、ＰＤ（Ｒ）が形成されるべき領域の上部にはフォトレジストパターン４０５を設けている。フォトレジストパターン４０２の膜厚を第１の厚さとすると、フォトレジストパターン４０４は第１の厚さよりも薄い第２の厚さを、フォトレジストパターン４０５は第２の厚さよりも薄い第３の厚さを有する。このようなフォトレジストパターンを設け、Ｐ型の半導体領域を形成するためのイオン注入を行うことで、図４（Ｃ）に示すＰ型の半導体領域４０１を得ることが出来る。その後は、任意の箇所にフォトレジストパターンを形成し、ポテンシャルバリア１０３を形成するなど、第１の実施形態と同様であるため説明を省略する。なお、図４（Ｄ）において、フォトレジストパターン４０５は設けなくても同様の構成は形成可能である。フォトレジストパターン４０５を設けない場合には、工程を削減することが可能となる。
【００３６】
（第４の実施形態）
本実施形態においては、第１の実施形態の第２の半導体領域１０２の周辺回路領域における形態を説明する。図５は本実施形態に係る固体撮像装置の断面模式図であり、図６のＥＦ線の断面および周辺回路領域の断面を示している。周辺回路領域とは、ＰＤから信号電荷を読み出すための制御信号を発生させる回路や電荷に対して信号処理を行う回路が配置される領域である。例えば、周辺回路領域に配置される回路として、走査回路、タイミング発生器、増幅器、およびＡＤ変換器などがあげられる。図５においては、周辺回路領域に配置される回路は省略されている。以下、図５において、図１と同様の構成については同一の符号を付し、第１の実施形態と同様の構成については説明を省略する。
【００３７】
図５（Ａ）において、５０１はＰ型の半導体領域であり、周辺回路領域に配置された第２の半導体領域１０２である。Ｐ型の半導体領域５０１は、半導体領域５０１ａ〜５０１ｃから構成される。半導体領域５０１ａおよび５０１ｃは深さＤ１に配置され、半導体領域５０１ｂは深さＤ１よりも浅い深さＤ７に配置される。深さＤ７と深さＤ１との差をここでは約３μｍ以上にすることで半導体領域５０１ａと５０１ｂとの電気的な接続を断つことが出来る。更に、周辺回路領域には周辺回路を設けるウエル５０３やＮ型の半導体領域５０４とが設けられている。ここで、半導体領域５０１ｂを深さＤ７に設けることによって第１の半導体領域１０１とＮ型の半導体領域５０４とが電気的に接続される。このような構成によって、周辺回路領域に第１の半導体領域１０１から電圧を供給することが可能となるため、周辺回路領域の回路の動作を安定させることが可能となる。また、Ｐ型のポテンシャルバリア１０３は第１の実施形態に比べて多くの、具体的には３つの半導体領域から構成される。
【００３８】
図５（Ａ）に記載の構成は、第１の実施形態と同様の製造方法によって形成することが可能である。具体的には、第２の半導体領域１０２およびＰ型の半導体領域５０１とをイオン注入において形成する工程において、図５（Ｂ）に示すフォトレジストパターン５０５を用いればよい。このような膜厚のことなるフォトレジストパターン５０５は、異なるフォトレジストを用いて形成する方法や、フォトレジストの感度と露光強度を調整する方法や、フォトレジストの塗布とパターニングを繰り返す方法などで形成が可能である。なお、Ｐ型のポテンシャルバリア１０３は、第１の実施形態よりも多くイオン注入をおこなうことによって、形成している。なお、半導体領域５０１ｂを形成すべき領域に設けるフォトレジストパターンの膜厚をイオン注入の際にイオンが貫通（透過）しない厚さにすることで、半導体領域５０１ｂを設けない構成を形成することが出来る。この構成の場合にも、周辺寒露領域において、第１の半導体領域１０１から電圧を供給することが可能となる。
【００３９】
本実施形態の半導体領域５０１の構成を他の実施形態に適用することも可能である。周辺回路領域に半導体領域５０１を形成しない場合には、半導体領域５０１を形成するためのイオン注入の前に、周辺回路領域に厚いフォトレジストパターンを形成すればよい。
【００４０】
（撮像システムへの応用）
本実施形態では、第１の実施形態から第４の実施形態までで説明してきた光電変換装置を撮像システムに適用した場合について、図８を用いて説明する。撮像システムとは、デジタルスチルカメラやデジタルビデオカメラや携帯電話用デジタルカメラである。
【００４１】
図８はデジタルスチルカメラ９０の構成図である。被写体の光学像は、レンズ９２等を含む光学系によって撮像装置８６の撮像面に結像される。撮像装置８６とは、第１〜第４の実施形態にて説明した固体撮像装置である。レンズ９２の外側には、レンズ９２のプロテクト機能とメインスイッチを兼ねるバリア９１が設けられうる。レンズ９２には、それから出射される光の光量を調節するための絞り９３が設けられうる。撮像装置８６から出力される撮像信号は、撮像信号処理回路９５によって、各種の補正、クランプ等の処理が施される。撮像信号処理回路９５から出力される撮像信号は、Ａ／Ｄ変換器９６でアナログ−ディジタル変換される。Ａ／Ｄ変換器９６から出力される画像データは、信号処理部（画像処理部）９７によって各種の補正、データ圧縮などがなされる。撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６および信号処理部９７は、タイミング発生部９８が発生するタイミング信号にしたがって動作する。各ブロックは、全体制御・演算部９９によって制御される。その他、画像データを一時的に記憶するためのメモリ部８７、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部９４を備える。記録媒体８８は、半導体メモリ等を含んで構成され、着脱が可能である。さらに、外部コンピュータ等と通信するための外部インターフェース部（Ｉ／Ｆ）８９を備えてもよい。ここで、９５、９６、９７などは、撮像装置８６と同一チップ上に形成されてもよい。
【００４２】
次に、図８の動作について説明する。バリア９１のオープンに応じて、メイン電源、コントロール系の電源、Ａ／Ｄ変換器９６等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御・演算部９９が絞り９３を開放にする。撮像装置８６から出力された信号は、撮像信号処理回路９５をスルーしてＡ／Ｄ変換器９６へ提供される。Ａ／Ｄ変換器９６は、その信号をＡ／Ｄ変換して信号処理部９７に出力する。信号処理部９７は、そのデータを処理して全体制御・演算部９９に提供し、全体制御・演算部９９において露出量を決定する演算を行う。全体制御・演算部９９は、決定した露出量に基づいて絞りを制御する。次に、全体制御・演算部９９は、撮像装置８６から出力され信号処理部９７で処理された信号にから高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ９２を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ９２を駆動し、距離を演算する。そして、合焦が確認された後に本露光が始まる。露光が終了すると、撮像装置８６から出力された撮像信号は、撮像信号処理回路９５において補正等がされ、Ａ／Ｄ変換器９６でＡ／Ｄ変換され、信号処理部９７で処理される。信号処理部９７で処理された画像データは、全体制御・演算部９９によりメモリ部８７に蓄積される。その後、メモリ部８７に蓄積された画像データは、全体制御・演算部９９の制御により記録媒体制御Ｉ／Ｆ部を介して記録媒体８８に記録される。また、画像データは、外部インターフェース部８９を通してコンピュータ等に提供されて処理される。このようにして、本発明の光電変換装置は撮像システムに適用される。
【００４３】
以上述べて来たように、本発明の固体撮像装置によって、画素を微細化した場合にも光電変換素子の感度を維持し隣接画素への電荷の混入を抑制することが可能となる。
【００４４】
なお、本発明は、実施形態の構成に限定されることなく、半導体領域の導電型を全て反転させてもよく、画素セルの構成を変えてもよい。また、各実施形態を適宜組み合わせることも可能である。
【符号の説明】
【００４５】
ＰＤ  フォトダイオード
ＴＸ  転送ゲート電極
ＦＤ  浮遊拡散部
１０１  第１の半導体領域
１０２  第２の半導体領域
１０３  ポテンシャルバリア
１０４  チャネルストップ領域
１０５  素子分離
【図１】
0005522980.tif 000002
【図２】
0005522980.tif 000003
【図３】
0005522980.tif 000004
【図４】
0005522980.tif 000005
【図５】
0005522980.tif 000006
【図６】
0005522980.tif 000007
【図７】
0005522980.tif 000008
【図８】
0005522980.tif 000009