(57)【特許請求の範囲】
【請求項１】
非反転入力端子が基準電位に規定された演算増幅器と、
前記演算増幅器の反転入力端子に接続された入力抵抗と、
前記演算増幅器の反転入力端子に一端が接続されると共に当該演算増幅器の出力端子に他端が接続されたコンデンサと、
前記演算増幅器の反転入力端子に一端が接続されると共に当該演算増幅器の出力端子に他端が接続され、かつ中間点が交流的に前記基準電位に短絡可能に構成された帰還抵抗回路とを備えた積分回路であって、
前記中間点と前記基準電位との間に接続されて、当該中間点の当該基準電位への交流的な短絡をオン・オフさせるスイッチを備えている積分回路。
【請求項２】
前記演算増幅器に供給される電源電圧の立ち上がりに遅延して前記スイッチを作動させて、前記短絡をオフからオンに移行させるスイッチ制御回路を備えている請求項１記載の積分回路。
【請求項３】
検出対象体に生じている検出対象交流電圧を検出するために、当該検出対象体に対向して配設されて当該検出対象体と容量結合する検出電極と、
参照信号を出力する参照信号出力部と、
前記検出電極に接続されると共に前記参照信号を入力して、前記検出対象交流電圧に起因して流れる電流と前記参照信号の電圧に起因して流れる電流とで構成される検出電流を電圧に変換して検出信号として出力する電流電圧変換回路、および当該検出信号を積分することにより前記検出対象交流電圧および前記参照信号の電圧に応じて振幅が変化する積分信号を生成する請求項１または２記載の積分回路を有する検出部と、
前記積分信号を制御に応じた利得で増幅して増幅信号を生成しつつ、前記参照信号出力部から出力される前記参照信号と当該増幅信号との加算によって当該参照信号と当該増幅信号に含まれている前記参照信号の信号成分とを相殺可能に前記利得を制御すると共に、前記検出対象交流電圧の信号成分を当該増幅信号から抽出して出力信号として出力する信号抽出部とを備えている電圧検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低周波数帯域まで入力信号を積分可能としつつ、電源の供給開始時（投入時）などにおける積分信号の振動を回避し得る積分回路、およびこの積分回路を備えた電圧検出装置に関するものである。
【背景技術】
【０００２】
低周波数帯域まで入力信号を積分可能な積分回路として、下記の特許文献１に開示されたマイクロフォンの指向特性を制御する装置に使用されている積分回路が知られている。この積分回路６１は、図４に示すように、演算増幅器６２、入力抵抗６３（抵抗値：Ｒ１）、帰還コンデンサ６４（容量値：Ｃ１）、帰還抵抗６５，６６（抵抗値Ｒ２，Ｒ３）および短絡用コンデンサ６７（容量値：Ｃ２）を備え、入力信号Ｖｉｎを積分して出力信号（積分信号）Ｖｏｕｔとして出力するように構成されている。
【０００３】
この積分回路６１では、帰還コンデンサ６４に帰還抵抗６５，６６からなる直列回路を並列接続して直流の増幅率を制限することで、直流の増幅率が無限大になる事態を防止している。また、この積分回路６１では、この帰還抵抗６５，６６の接続によってカットオフ周波数が高周波数側にシフトする事態を回避すべく、帰還抵抗６５，６６の接続点とグランド電位Ｖｇとの間に短絡用コンデンサ６７を接続して交流的に短絡させる構成を採用し、かつ下記式（１）を満たすように各パラメータ値（Ｃ１，Ｃ２，Ｒ２，Ｒ３）を規定することで実現している。
【０００４】
次に、カットオフ周波数の高周波数側へのシフトの回避について具体的に説明する。帰還抵抗６５，６６の接続点（帰還抵抗６５，６６で構成される帰還抵抗回路の中間点）を短絡用コンデンサ６７を介して交流的にグランド電位Ｖｇに短絡する構成を採用し、その上で、下記式（１）を満たすように各パラメータ値（Ｃ１，Ｃ２，Ｒ２，Ｒ３）を規定する。これにより、図５に示すように、積分特性にピークを生じさせて、この積分特性を下記式（２）で示される理想的な目標とする積分特性（カットオフ周波数ｆｃが入力抵抗６３の抵抗値Ｒ１と帰還コンデンサ６４の容量値Ｃ１とで規定される積分特性）となる。なお、式（１）中のωは、入力信号Ｖｉｎの周波数をｆとしたときに、２πｆを表し、式（２）中の記号ｓはラプラス演算子を示し、ている。
Ｃ２≫１／（ω２×Ｃ１×Ｒ２×Ｒ３）  ・・・・・・（１）
Ｖｏｕｔ／Ｖｉｎ＝−１／（ｓ×Ｃ１×Ｒ１）  ・・・（２）
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２９８９８８号公報（第８−１２頁、第２５図）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、上記の積分回路には、以下のような問題点がある。すなわち、この積分回路６１では、演算増幅器６２の帰還回路内に、帰還抵抗６５，６６の接続点を交流的にグランド電位Ｖｇに短絡する短絡用コンデンサ６７を含む構成を採用したことにより、上記したように、積分特性にピークが存在している。このため、この積分回路６１では、例えば、積分回路６１への電源の供給開始時に、入力信号Ｖｉｎが演算増幅器６２の入力定格範囲を超えて振れる場合があり、このような場合には、積分信号Ｖｏｕｔに振動が発生し、かつこの振動が長い時間継続するという現象が発生する。したがって、この積分回路６１には、電源の供給開始から短時間で正常な積分動作に移行することが困難であるという解決すべき課題が存在している。
【０００７】
本発明は、上記の問題点を解決すべくなされたものであり、カットオフ周波数が入力抵抗と帰還コンデンサとで規定される目標とする積分特性を確保しつつ、積分信号の振動を防止し得る積分回路を提供することを主目的とする。また、この積分回路を備えた電圧検出装置を提供することを他の主目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成すべく請求項１記載の積分回路は、非反転入力端子が基準電位に規定された演算増幅器と、前記演算増幅器の反転入力端子に接続された入力抵抗と、前記演算増幅器の反転入力端子に一端が接続されると共に当該演算増幅器の出力端子に他端が接続されたコンデンサと、前記演算増幅器の反転入力端子に一端が接続されると共に当該演算増幅器の出力端子に他端が接続され、かつ中間点が交流的に前記基準電位に短絡可能に構成された帰還抵抗回路とを備えた積分回路であって、前記中間点と前記基準電位との間に接続されて、当該中間点の当該基準電位への交流的な短絡をオン・オフさせるスイッチを備えている。
【０００９】
また、請求項２記載の積分回路は、請求項１記載の積分回路において、前記演算増幅器に供給される電源電圧の立ち上がりに遅延して前記スイッチを作動させて、前記短絡をオフからオンに移行させるスイッチ制御回路を備えている。
【００１０】
また、請求項３記載の電圧検出装置は、検出対象体に生じている検出対象交流電圧を検出するために、当該検出対象体に対向して配設されて当該検出対象体と容量結合する検出電極と、参照信号を出力する参照信号出力部と、前記検出電極に接続されると共に前記参照信号を入力して、前記検出対象交流電圧に起因して流れる電流と前記参照信号の電圧に起因して流れる電流とで構成される検出電流を電圧に変換して検出信号として出力する電流電圧変換回路、および当該検出信号を積分することにより前記検出対象交流電圧および前記参照信号の電圧に応じて振幅が変化する積分信号を生成する請求項１または２記載の積分回路を有する検出部と、前記積分信号を制御に応じた利得で増幅して増幅信号を生成しつつ、前記参照信号出力部から出力される前記参照信号と当該増幅信号との加算によって当該参照信号と当該増幅信号に含まれている前記参照信号の信号成分とを相殺可能に前記利得を制御すると共に、前記検出対象交流電圧の信号成分を当該増幅信号から抽出して出力信号として出力する信号抽出部とを備えている。
【発明の効果】
【００１１】
請求項１記載の積分回路によれば、例えば、積分回路に対する電源の供給開始からの所定期間のように、帰還抵抗回路の中間点を基準電位に交流的に短絡させたままの状態では、積分回路の出力信号（積分信号）に発生する虞れのある振動を、スイッチを制御して帰還抵抗回路の中間点を基準電位に交流的に短絡させない状態に移行させておくことにより、確実に抑制することができる（積分信号の振動を回避することができる）。また、例えば、積分回路に対する電源の供給開始から所定期間が経過した後のように、積分回路の積分信号に振動が発生する虞のないときには、スイッチを制御して帰還抵抗回路の中間点を基準電位に交流的に短絡させる状態に移行させることにより、目標とする積分特性（カットオフ周波数が入力抵抗の抵抗値と帰還用のコンデンサの容量値とで規定される積分特性）で電圧を積分して出力することができる。このため、より周波数の低い交流電圧についても正確に積分して積分信号として出力することができる。
【００１２】
請求項２記載の積分回路によれば、演算増幅器に供給される電源電圧の立ち上がりに遅延してスイッチをオフ状態からオン状態に移行させるスイッチ制御回路を備えたことにより、帰還抵抗回路の中間点を基準電位に交流的に短絡させたままの状態では、積分回路に対する電源の供給開始からの所定期間において積分回路の積分信号に発生する虞れのある振動を自動的に抑制することができる。
【００１３】
請求項３記載の電圧検出装置によれば、例えば、電源の供給開始からの所定期間のように積分回路の積分信号に発生する虞れのある振動について、その発生を確実に回避することができるため、発生した振動の減衰を待つ必要がなくなる結果、より短時間で検出対象体に生じている検出対象交流電圧を測定することができる。
【図面の簡単な説明】
【００１４】
【図１】電圧検出装置１の構成図である。
【図２】検出部１２の回路図である。
【図３】スイッチ制御回路３５の回路図である。
【図４】従来の積分回路６１の回路図である。
【図５】積分回路６１の積分特性図である。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照して、積分回路、およびこの積分回路を備えた電圧検出装置の実施の形態について説明する。
【００１６】
最初に、電圧検出装置１について、図面を参照して説明する。
【００１７】
電圧検出装置１は、非接触型の電圧検出装置であって、図１に示すように、検出電極１１、検出部１２、参照信号出力部１３、振幅変更部１４、増幅部１５、加算部１６、同期検波部１７、制御部１８、処理部１９、記憶部２０および出力部２１を備え、基準電位（本例ではグランド電位Ｖｇ）を基準として検出対象体２に生じている交流電圧Ｖ１（検出対象交流電圧）を非接触で検出可能に構成されている。この場合、増幅部１５、加算部１６、同期検波部１７および制御部１８は、信号抽出部ＥＸを構成する。
【００１８】
検出電極１１は、一例として平板状に形成されて、検出対象体２に生じている交流電圧Ｖ１の検出に際しては、図１に示すように検出対象体２と容量結合（静電容量Ｃ０を介して結合）させられる。
【００１９】
検出部１２は、一例として図２に示すように、電流電圧変換回路３１、バッファ回路３２、差動増幅回路３３、積分回路３４およびスイッチ制御回路３５を含んで構成されている。
【００２０】
電流電圧変換回路３１は、図２に示すように、一例として演算増幅器３１ａおよび帰還抵抗３１ｂを備えている。また、演算増幅器３１ａは、反転入力端子が検出電極１１に接続され、非反転入力端子に参照信号Ｓｓ（電圧Ｖｓ）が入力される。このため、演算増幅器３１ａの反転入力端子に接続されている検出電極１１の電圧は、演算増幅器３１ａの反転入力端子と非反転入力端子とがバーチャルショートとなることから、参照信号Ｓｓの電圧Ｖｓと一致した状態となる。
【００２１】
この構成により、静電容量Ｃ０の両端間電圧は、図１に示すように、交流電圧Ｖ１と電圧Ｖｓとの間の電位差Ｖｄｉ（＝Ｖ１−Ｖｓ）に等しくなり、静電容量Ｃ０には、この電位差Ｖｄｉの微分成分（交流電圧Ｖ１の微分成分から電圧Ｖｓの微分成分を減算した値）に比例した電流値Ｉａの検出電流Ｉが流れる。したがって、電流電圧変換回路３１は、この検出電流Ｉを帰還抵抗３１ｂ（抵抗値Ｒ１）において電圧（検出信号）Ｖ２ａに変換して出力する。この場合、演算増幅器３１ａの反転入力端子の電圧が電圧Ｖｓであるため、電圧Ｖ２ａは、帰還抵抗３１ｂでの検出電流Ｉに基づく電圧降下（Ｒ１×Ｉａ）をこの電圧Ｖｓから減算した電圧（Ｖｓ−Ｒ１×Ｉａ）となる。
【００２２】
バッファ回路３２は、一例として、演算増幅器３２ａおよび帰還抵抗３２ｂを備え、ボルテージフォロワ回路として構成されている。この構成により、バッファ回路３２は、非反転入力端子に入力されている参照信号Ｓｓを振幅および位相は変えずに、低インピーダンスで電圧Ｖ２ｂとして出力する。
【００２３】
差動増幅回路３３は、一例として、演算増幅器３３ａ、帰還抵抗３３ｂ、入力抵抗３３ｃ，３３ｄおよび接地抵抗３３ｅを備えている。演算増幅器３３ａの非反転入力端子には、入力抵抗３３ｃを介して電圧Ｖ２ａが入力され、その反転入力端子には、入力抵抗３３ｄを介して電圧Ｖ２ｂが入力される。この場合、入力抵抗３３ｃ，３３ｄの各抵抗値は同一に規定されると共に、帰還抵抗３３ｂおよび接地抵抗３３ｅの各抵抗値についても同一に規定されている。この構成により、差動増幅回路３３は、電圧Ｖ２ａと電圧Ｖ２ｂの差分電圧（Ｖ２ａ−Ｖ２ｂ）に比例した電圧Ｖ３（＝α×（Ｖ２ａ−Ｖ２ｂ））を出力する。この電圧Ｖ３は、−α×Ｒ１×Ｉａ（＝α×（Ｖ２ａ−Ｖ２ｂ）＝α×（Ｖｓ−Ｒ１×Ｉａ−Ｖｓ））で表される。ここで、αは比例定数である。すなわち、差動増幅回路３３は、電流電圧変換回路３１から出力される電圧Ｖ２ａに含まれている参照信号Ｓｓの電圧Ｖｓそのものを除去する機能を有している。
【００２４】
積分回路３４は、一例として、演算増幅器３４ａ、入力抵抗３４ｂ、帰還コンデンサ３４ｃ、帰還抵抗３４ｄ，３４ｅ、短絡用コンデンサ３４ｆおよび短絡用スイッチ（スイッチ回路）３４ｇを備えている。具体的には、この積分回路３４は、帰還抵抗３４ｄ，３４ｅの直列回路が帰還コンデンサ３４ｃに並列に接続され、かつ短絡用コンデンサ３４ｆおよび短絡用スイッチ３４ｇの直列回路が帰還抵抗３４ｄ，３４ｅの接続点（帰還抵抗３４ｄ，３４ｅで構成される帰還抵抗回路の中間点）Ｂとグランド電位Ｖｇとの間に接続されて構成されている。短絡用スイッチ３４ｇは、リレーや半導体スイッチ素子（トランジスタ、ＦＥＴ、アナログスイッチなど）で構成されて、制御信号Ｓｃ１の入力時にはオン状態に移行され、制御信号Ｓｃ１の非入力時にはオフ状態に移行される。なお、一例として、各帰還抵抗３４ｄ，３４ｅをそれぞれ１個の抵抗で構成しているが、各帰還抵抗３４ｄ，３４ｅの少なくとも１つを複数の抵抗で構成することもできる。
【００２５】
この構成により、積分回路３４は、短絡用スイッチ３４ｇのオン状態のときには、帰還抵抗３４ｄ，３４ｅの接続点が交流的に短絡（グランド電位Ｖｇに接続）された状態となり、背景技術で説明した積分回路６１と同様の構成となって、上記した式（２）で示される理想的な目標とする積分特性（カットオフ周波数ｆｃが入力抵抗３４ｂの抵抗値と帰還コンデンサ３４ｃの容量値とで規定される積分特性）を有する構成となる。一方、積分回路３４は、短絡用スイッチ３４ｇのオフ状態のときには、カットオフ周波数ｆｃが帰還抵抗３４ｄ，３４ｅの直列合成抵抗と帰還コンデンサ３４ｃの容量値とで規定される積分特性を有する構成となる。
【００２６】
また、積分回路３４における演算増幅器３４ａの反転入力端子には、入力抵抗３４ｂを介して電圧Ｖ３が入力される。この構成により、積分回路３４は、この電圧Ｖ３を積分して、つまり、検出電流Ｉの電流値Ｉａに比例する電圧（−α×Ｒ１×Ｉａ）を積分して、積分信号Ｓ１として出力する。この場合、検出電流Ｉは、上記したように、交流電圧Ｖ１の微分成分と電圧Ｖｓの微分成分とで構成され、検出電流Ｉの電流値Ｉａは、交流電圧Ｖ１の微分成分から電圧Ｖｓの微分成分を減算した値に比例する。このため、積分回路３４がこの電圧（−α×Ｒ１×Ｉａ）を積分することにより、積分信号Ｓ１は、交流電圧Ｖ１および電圧Ｖｓの電圧に応じた振幅の電圧信号、具体的には交流電圧Ｖ１から電圧Ｖｓを減算した値に比例する電圧信号（β×（Ｖ１−Ｖｓ））として生成される。ここで、βは比例定数である。
【００２７】
スイッチ制御回路３５は、予め決められたタイミングで制御信号Ｓｃ１を生成して短絡用スイッチ３４ｇに出力することにより、短絡用スイッチ３４ｇをオフ状態からオン状態に、またオン状態からオフ状態に移行させて、帰還抵抗３４ｄ，３４ｅの接続点（中間点）のグランド電位Ｖｇへの交流的な短絡をオン・オフ制御する。本例では、スイッチ制御回路３５は、一例として図３に示すように、抵抗３５ａ、コンデンサ３５ｂ、ダイオード３５ｃおよびシュミットトリガ３５ｄを備えている。
【００２８】
具体的には、スイッチ制御回路３５では、抵抗３５ａおよびコンデンサ３５ｂの直列回路が、電圧検出装置１における検出部１２や処理部１９などの各構成要素の作動用電源電圧（正電源電圧および負電源電圧。例えば、±１５Ｖ）のうちの正電源電圧とグランド電位Ｖｇとの間に、抵抗３５ａが正電源電圧側に位置した状態で接続されている。また、ダイオード３５ｃが、正電源電圧側にカソード端子が位置するように、抵抗３５ａに並列に接続されている。このダイオード３５ｃは、正電源電圧がゼロボルトに移行したときに、コンデンサ３５ｂに充電されている電荷を急速に放電する機能を備えている。また、シュミットトリガ３５ｄは、その入力端子が抵抗３５ａとコンデンサ３５ｂとの接続点に接続されている。
【００２９】
この構成により、スイッチ制御回路３５は、電圧検出装置１における電源供給開始（電源電圧の立ち上がり）のタイミング（正電源の演算増幅器３４ａを含む各構成要素への供給開始のタイミング）から予め規定された時間（例えば、数秒）の経過後に、つまり、上記のタイミングに遅延して、制御信号Ｓｃ１を短絡用スイッチ３４ｇに出力することにより、短絡用スイッチ３４ｇをオフ状態からオン状態に移行させる。また、スイッチ制御回路３５は、電圧検出装置１における電源電圧の停止時には、制御信号Ｓｃ１の短絡用スイッチ３４ｇへの出力を停止することにより、短絡用スイッチ３４ｇをオン状態からオフ状態に移行させる。
【００３０】
参照信号出力部１３は、グランド電位Ｖｇを基準として電圧Ｖｓが所定の周期で変化し振幅が一定の参照信号Ｓｓ（周波数および振幅が一定の交流信号。一例として正弦波信号）を生成して、検出部１２および振幅変更部１４に出力する。また、本例では、一例として、参照信号Ｓｓは、その周波数が検出対象体２の交流電圧Ｖ１の周波数よりも高い周波数に規定されている。この場合、参照信号Ｓｓの周波数を検出対象体２の交流電圧Ｖ１の周波数よりも低い周波数に規定することもできる。振幅変更部１４は、アッテネータや増幅器で構成されて、参照信号Ｓｓ（電圧Ｖｓ）を入力すると共に、その振幅のみを変更して（γ倍して）、基準信号Ｓｒ（電圧Ｖｒ＝γ×Ｖｓ）として出力する。本例では、振幅変更部１４は、発明の理解を容易にするため、参照信号Ｓｓに対して遅延のない状態で基準信号Ｓｒを出力するものとする。なお、γ＝１のときには、基準信号Ｓｒは参照信号Ｓｓそのものとなる。この場合には、振幅変更部１４を省略することができ、参照信号Ｓｓを基準信号Ｓｒとして使用することもできる。
【００３１】
増幅部１５は、検出部１２から出力される積分信号Ｓ１を入力すると共に、制御部１８から出力される制御信号（具体的には制御電圧）Ｓｃ２のレベル（直流電圧レベル）によって規定される増幅率（利得）δ（δは１以上でも１未満でもよい）で積分信号Ｓ１を増幅して、増幅信号Ｓ２（＝δ×β×（Ｖ１−Ｖｓ））を生成して出力する。本例では一例として、増幅部１５は、入力される制御信号Ｓｃ２のレベルが増加したときにはその増幅率δが増加し、制御信号Ｓｃ２のレベルが減少したときには増幅率δが減少する。
【００３２】
加算部１６は、増幅信号Ｓ２および基準信号Ｓｒを入力して、両信号Ｓ２，Ｓｒを加算し、加算によって得られた加算信号を出力信号Ｓｏとして出力する。この場合、上記したように、増幅信号Ｓ２は、その電圧が（δ×β×（Ｖ１−Ｖｓ））で表される信号であり、また基準信号Ｓｒは、その電圧Ｖｒが（γ×Ｖｓ）で表される信号である。したがって、加算部１６は、両信号Ｓ２，Ｓｒの加算処理を実行することにより、増幅信号Ｓ２を構成する参照信号Ｓｓについての電圧成分を、参照信号Ｓｓの電圧成分で構成される基準信号Ｓｒで相殺（キャンセル）する処理を実行する。つまり、加算部１６は、相殺回路として機能する。
【００３３】
同期検波部１７は、出力信号Ｓｏおよび基準信号Ｓｒを入力すると共に、基準信号Ｓｒで出力信号Ｓｏを同期検波することにより、検波信号Ｖｄを生成して出力する。具体的には、同期検波部１７は、同期検波により、出力信号Ｓｏに含まれる参照信号Ｓｓの信号成分（具体的には、参照信号Ｓｓと同一周波数の信号成分。電圧Ｖｓの成分）の振幅の増減に応じて電圧の絶対値が増減し、かつ出力信号Ｓｏに含まれる参照信号Ｓｓの信号成分の位相が参照信号Ｓｓの位相と一致しているとき（同位相のとき）と１８０°ずれているとき（逆位相のとき）とで極性の異なる検波信号Ｖｄを生成して出力する。本例では、一例として、同期検波部１７は、出力信号Ｓｏに含まれている参照信号Ｓｓの信号成分と基準信号Ｓｒとが同位相のときには正極性（正電圧）となり、逆位相のときには負極性（負電圧）となる検波信号Ｖｄを生成して出力する。
【００３４】
制御部１８は、入力した検波信号Ｖｄの極性に基づいて電圧が増減する制御信号Ｓｃ２を生成して、増幅部１５に出力する。本例では、一例として、制御部１８は、入力した検波信号Ｖｄが正極性のときには、制御信号Ｓｃ２の電圧レベルを増加させ、一方、入力した検波信号Ｖｄが負極性のときには、制御信号Ｓｃ２の電圧レベルを減少させる。以上の構成により、増幅部１５の増幅率δに対するフィードバック制御が同期検波部１７および制御部１８によって行われて、制御部１８が、増幅信号Ｓ２を構成する参照信号Ｓｓと同一周波数の信号成分の振幅が一定となるように（本例では加算部１６に入力される基準信号Ｓｒの振幅（γ×Ｖｓ）と同じ振幅で、かつ逆位相となるように）、増幅部１５の増幅率δを検波信号Ｖｄに基づいて制御する。したがって、加算部１６は、増幅信号Ｓ２および基準信号Ｓｒの加算処理を実行して、増幅信号Ｓ２を構成する参照信号Ｓｓの信号成分を基準信号Ｓｒで相殺（キャンセル）させて、検出対象体２の交流電圧Ｖ１と同一周波数の信号成分で構成される出力信号Ｓｏを生成して出力する。
【００３５】
この場合、検出対象体２と検出電極１１との間に形成される静電容量Ｃ０の大きさに応じて、静電容量Ｃ０に流れる検出電流Ｉを構成する各成分（交流電圧Ｖ１の微分成分（微分成分）および電圧Ｖｓの微分成分（微分成分））が同じ割合で変動し、これに伴い、積分信号Ｓ１を構成する各成分（交流電圧Ｖ１の成分および電圧Ｖｓの成分）も同じ割合で変動する。これに対して、電圧検出装置１の信号抽出部ＥＸでは、増幅部１５が積分信号Ｓ１（積分回路３４の出力信号）を増幅率δ（所定の利得）で増幅して増幅信号Ｓ２を生成している状態において、加算部１６での基準信号Ｓｒおよび増幅信号Ｓ２に対する加算処理によって、基準信号Ｓｒと増幅信号Ｓ２に含まれている参照信号Ｓｓの電圧成分とが相殺されるように、つまり、増幅信号Ｓ２を構成する参照信号Ｓｓと同一周波数の信号成分の振幅が基準信号Ｓｒの振幅（既知）と一致するように、同期検波部１７および制御部１８が、増幅部１５の増幅率δをフィードバック制御する。このため、電圧検出装置１では、出力信号Ｓｏに含まれている交流電圧Ｖ１と同一周波数の信号成分（電圧成分）は、静電容量Ｃ０の大きさに拘わらず、その振幅が検出対象体２に発生している交流電圧Ｖ１の振幅に対応した大きさに、理論的には、その振幅が検出対象体２に発生している交流電圧Ｖ１の振幅と一致した状態となる。
【００３６】
処理部１９は、Ａ／Ｄ変換器およびＣＰＵ（いずれも図示せず）を備えて構成されて、出力信号Ｓｏの電圧波形（レベル）を予め規定された周波数（交流電圧Ｖ１の周波数よりも十分に早い周波数）のサンプリングクロックでサンプリングしてデジタルデータＤ１に変換して記憶部２０に記憶させる記憶処理、このデジタルデータＤ１に基づいて交流電圧Ｖ１を算出する電圧算出処理、および算出した交流電圧Ｖ１を出力する出力処理を実行する。記憶部２０は、ＲＯＭやＲＡＭなどで構成されて、処理部１９での電圧算出処理において使用される電圧算出用テーブルＴＢが予め記憶されている。
【００３７】
この電圧算出用テーブルＴＢの作成手順についてのその概要を説明する。一例として、既知の電圧Ｖｓ（一定）の参照信号Ｓｓを検出部１２および振幅変更部１４に出力して、同期検波部１７および制御部１８によるフィードバック制御を行っている状態において、検出対象体２に発生させる交流電圧Ｖ１の振幅を所定の電圧ステップで変化させつつデジタルデータＤ１を取得して、その電圧ステップで変化させた交流電圧Ｖ１に対応付けてデジタルデータＤ１を交流電圧Ｖ１の電圧値と共に記憶させることで、電圧算出用テーブルＴＢを作成する。この構成により、処理部１９は、取得したデジタルデータＤ１に対応する交流電圧Ｖ１の電圧値を電圧算出用テーブルＴＢを参照して取得することにより、検出対象体２の交流電圧Ｖ１を算出することが可能となっている。出力部２１は、本例では、一例としてディスプレイ装置で構成されて、処理部１９での出力処理において、交流電圧Ｖ１の波形や算出した電圧パラメータ（振幅や実効値）を表示させる。
【００３８】
次いで、電圧検出装置１による検出対象体２の交流電圧Ｖ１に対する検出動作について説明する。
【００３９】
まず、非接触の状態で検出対象体２に対向するように検出電極１１を検出対象体２の近傍に位置させる。これにより、図１に示すように、検出電極１１と検出対象体２との間に静電容量Ｃ０が形成された状態となる。この場合、静電容量Ｃ０の容量値は、検出電極１１と検出対象体２の距離に反比例して変化するが、検出電極１１を一旦配設した後は、温度などの環境が一定の条件下においては一定の（変動しない）値となる。
【００４０】
また、検出電極１１と検出対象体２とが静電容量Ｃ０を介して交流的に接続されることにより、グランド電位Ｖｇから、検出対象体２、検出電極１１、検出部１２および参照信号出力部１３を介してグランド電位Ｖｇに至る電流経路Ａ（図１中において一点鎖線で示す経路）が形成される。このため、この電流経路Ａには、参照信号Ｓｓの電圧Ｖｓに起因した電流（電圧Ｖｓの微分成分に比例した電流）と、検出対象体２の交流電圧Ｖ１に起因した電流（交流電圧Ｖ１の微分成分に比例した電流）とで構成される検出電流Ｉが流れている。
【００４１】
検出部１２では、図２に示すように、電流電圧変換回路３１が、検出電流Ｉを入力して電圧Ｖ２ａに変換して出力し、バッファ回路３２が参照信号Ｓｓを入力して低インピーダンスで電圧Ｖ２ｂとして出力する。次いで、差動増幅回路３３が、両電圧Ｖ２ａ，Ｖ２ｂ間の電位差を演算して出力することにより、電流電圧変換回路３１から出力される電圧Ｖ２ａに含まれている参照信号Ｓｓの電圧Ｖｓを除去して、電圧Ｖ３（＝α×（Ｖ２ａ−Ｖ２ｂ）として出力する。
【００４２】
続いて、積分回路３４が、この電圧Ｖ３を積分することにより、積分信号Ｓ１を生成して出力する。この場合、スイッチ制御回路３５は、電圧検出装置１における電源供給開始のタイミングから予め規定された時間が経過するまで（所定期間が経過するまで）、制御信号Ｓｃ１の出力を停止している。このため、この積分回路３４では、この所定期間中は、短絡用スイッチ３４ｇがオフ状態にあることから、帰還抵抗３４ｄ，３４ｅの接続点は、交流的にグランド電位Ｖｇに短絡されていない状態となっている。したがって、積分回路３４は、この所定期間において、図５において実線で示すような一部にピークを有する積分特性ではなく、一点鎖線で示すようなピークのない目標とする一般的な積分特性で電圧Ｖ３を積分する。これにより、積分回路３４の入力信号である電圧Ｖ３が電源の供給開始の直後に演算増幅器３４ａの入力定格範囲を超えて振れ、これに伴い積分信号Ｓ１が大きく振れたとしても、積分回路３４は、積分信号Ｓ１に振動を発生させることなく、積分信号Ｓ１を速やかに安定させる。したがって、積分回路３４から出力される積分信号Ｓ１が振動し続けるという事態の発生が回避されている。
【００４３】
一方、スイッチ制御回路３５は、電圧検出装置１における電源供給開始のタイミングから予め規定された時間が経過した時点（上記の所定期間が終了した時点）で、制御信号Ｓｃ１の出力を開始する。このため、この積分回路３４では、所定期間が経過した以降は、短絡用スイッチ３４ｇがオン状態にあることから、帰還抵抗３４ｄ，３４ｅの接続点は、交流的にグランド電位Ｖｇに短絡された状態となっている。したがって、積分回路３４は、この所定期間の終了以降は、図５において実線で示すような一部にピークを有する積分特性で、すなわち、帰還抵抗３４ｄ，３４ｅの接続点が交流的にグランド電位Ｖｇに短絡されていない状態と比較して、より低い周波数の信号に対しても積分器として機能し得る積分特性で、電圧Ｖ３を積分して積分信号Ｓ１を出力する。
【００４４】
次いで、同期検波部１７および制御部１８が、上記したように作動して、加算部１６での増幅信号Ｓ２および基準信号Ｓｒについての加算処理において、増幅信号Ｓ２を構成する参照信号Ｓｓについての電圧成分が基準信号Ｓｒで相殺されるように、増幅部１５における積分信号Ｓ１に対する増幅率δを制御する。これにより、加算部１６は、検出対象体２の交流電圧Ｖ１と同一周波数の信号成分で構成される出力信号Ｓｏを生成して出力する。
【００４５】
次いで、処理部１９が、記憶処理を実行して、出力信号Ｓｏを入力すると共にデジタルデータＤ１に変換して記憶部２０に記憶させる。続いて、処理部１９は、電圧算出処理を実行する。この電圧算出処理では、処理部１９は、記憶部２０に記憶されているデジタルデータＤ１を読み出すと共に、電圧算出用テーブルＴＢを参照して、読み出したデジタルデータＤ１に対応する交流電圧Ｖ１を取得する。また、処理部１９は、この取得した交流電圧Ｖ１に基づいて、例えば交流電圧Ｖ１の実効値や振幅などを算出して記憶部２０に記憶させる。最後に、処理部１９は、出力処理を実行して、記憶部２０に記憶されている交流電圧Ｖ１の実効値や振幅などを、ディスプレイ装置で構成された出力部２１に表示させる。これにより、電圧検出装置１による検出対象体２の交流電圧Ｖ１についての検出が完了する。なお、出力処理において、処理部１９が、取得した交流電圧Ｖ１に基づいて、交流電圧Ｖ１の電圧波形を出力部２１に表示させる構成を採用することもできる。
【００４６】
この電圧検出装置１では、検出部１２を構成する積分回路３４が、演算増幅器３４ａ、その反転入力端子に接続された入力抵抗３４ｂ、演算増幅器３４ａの反転入力端子と出力端子との間に接続された帰還コンデンサ３４ｃ、帰還コンデンサ３４ｃに並列に接続された帰還抵抗３４ｄ，３４ｅで構成される直列回路、並びに帰還抵抗３４ｄ，３４ｅの接続点（中間点）とグランド電位Ｖｇとの間に接続された短絡用コンデンサ３４ｆおよび短絡用スイッチ３４ｇで構成される直列回路を備えて構成されている。
【００４７】
したがって、この電圧検出装置１の積分回路３４によれば、積分回路３４に対する電源の供給開始からの所定期間のように、帰還抵抗３４ｄ，３４ｅの接続点をグランド電位Ｖｇに交流的に短絡させたままの状態では、積分回路３４からの積分信号Ｓ１に発生する虞れのある振動を、短絡用スイッチ３４ｇをオフ状態に移行させておくことで確実に抑制することができる（発生を回避することができる）と共に、この所定期間の経過後においては、短絡用スイッチ３４ｇをオン状態に移行することにより、目標とする積分特性（カットオフ周波数ｆｃが入力抵抗３４ｂの抵抗値と帰還コンデンサ３４ｃの容量値とで規定される積分特性）で電圧Ｖ３を積分して、積分信号Ｓ１を生成することができるため、より周波数の低い交流電圧Ｖ１についても正確に積分して積分信号Ｓ１を生成することができる。
【００４８】
また、この積分回路３４によれば、演算増幅器３４ａに供給される電源電圧の立ち上がりに遅延して短絡用スイッチ３４ｇをオフ状態からオン状態に移行させるスイッチ制御回路３５を備えたことにより、帰還抵抗３４ｄ，３４ｅの接続点をグランド電位Ｖｇに交流的に短絡させたままの状態では、積分回路３４に対する電源の供給開始からの所定期間において積分回路３４で発生する虞れのある積分信号Ｓ１の振動を、自動的に抑制することができる。
【００４９】
また、この積分回路３４を備えた電圧検出装置１によれば、電源の供給開始からの所定期間に積分回路３４において発生する虞れのある積分信号Ｓ１の振動の発生を確実に回避することができるため、発生した振動の減衰を待つ必要がなくなる結果、より短時間で検出対象体２の交流電圧Ｖ１を測定することができる。
【００５０】
なお、上記の積分回路３４では、スイッチ制御回路３５として、抵抗３５ａおよびコンデンサ３５ｂの時定数を利用して、制御信号Ｓｃ１の生成を遅延させる構成を採用しているが、ＣＰＵやカウンタなどを使用して、所定期間を計測して、この所定期間の経過後に短絡用スイッチ３４ｇをオフ状態からオン状態に移行させる構成を採用することもできる。また、演算増幅器３４ａに供給される電源電圧の立ち上がりに遅延して短絡用スイッチ３４ｇをオフ状態からオン状態に移行させるスイッチ制御回路３５を備え、積分信号Ｓ１の振動の発生を自動的に回避する好ましい構成を採用しているが、電源電圧の立ち上がりに遅延して短絡用スイッチ３４ｇをオフ状態からオン状態にマニュアルで移行させる構成を採用することもできる。
【００５１】
また、スイッチ制御回路３５による短絡用スイッチ３４ｇのオフ状態からオン状態への移行を、電源電圧の供給開始のタイミングから遅延させて実行する構成について上記したが、さらに遅いタイミングで実行することもできる。例えば、電圧検出装置１の動作中であっても、検出電極１１が検出対象体２と静電容量Ｃ０を介して結合していない状態から、静電容量Ｃ０を介して結合している状態に移行したときには、検査電流Ｉが急激に増加するため、これに起因して、積分回路３４の入力信号である電圧Ｖ３が演算増幅器３４ａの入力定格範囲を超えて振れる場合がある。一方、検出部１２が、検査電流Ｉを検出して積分信号Ｓ１を出力しているときには、同期検波部１７および制御部１８が上記したように、増幅部１５の増幅率δに対するフィードバック制御を実行しているため、増幅信号Ｓ２の振幅、出力信号Ｓｏの振幅および検波信号Ｖｄの振幅が、検出部１２が検査電流Ｉを検出していないときの振幅と相違したものとなる。このため、これらの信号のいずれかと、それに対して予め規定した基準値とを比較する回路構成をスイッチ制御回路として採用して構成することで、スイッチ制御回路が、検出電極１１が検出対象体２と静電容量Ｃ０を介して結合した状態を検出したときに制御信号Ｓｃ１を出力して、短絡用スイッチ３４ｇをオフ状態からオン状態へ移行させる構成を採用することもできる。
【００５２】
この構成によれば、検出電極１１が検出対象体２と静電容量Ｃ０を介して結合し終えた後に、積分回路３４を低周波数まで正確に積分可能な構成とすることができるため、検出電極１１が検出対象体２と静電容量Ｃ０を介して結合する時点で、積分回路３４の入力信号である電圧Ｖ３が演算増幅器３４ａの入力定格範囲を超えて振れるという状態が発生したとしても、これに起因して積分信号Ｓ１が振動する事態を回避することができる。
【００５３】
また、積分回路３４を電圧検出装置１に適用した例を挙げて説明したが、電圧検出装置１以外の電流測定装置や電力測定装置などの各種測定装置に適用することができるのは勿論である。
【符号の説明】
【００５４】
１  電圧検出装置
１１  検出電極
１２  検出部
３４  積分回路
３４ａ  演算増幅器
３４ｂ  入力抵抗
３４ｃ  帰還コンデンサ
３４ｄ，３４ｅ  帰還抵抗
３４ｆ  短絡用コンデンサ
３５  スイッチ制御回路
ＥＸ  信号抽出部
【図１】
0005558251.tif 000002
【図２】
0005558251.tif 000003
【図３】
0005558251.tif 000004
【図４】
0005558251.tif 000005
【図５】
0005558251.tif 000006