(57)【特許請求の範囲】
【請求項１】
半導体装置であって、
第１および第２の電源入力ノードを有し、入力信号を、前記第１および第２の電源入力ノード間に印加される駆動電圧に応じた振幅の信号に増幅して外部に出力する増幅部と、
第１および第２の外部電源電位、ならびに前記入力信号を前記増幅部によって線形増幅する通常モードまたは非通常モードを表わす制御信号を受ける電源部とを備え、
前記電源部は、
前記第１および第２の外部電源電位の間の第１の中間電位を生成する中間電位生成部と、
前記第１の外部電源電位および前記第１の中間電位を受け、前記通常モードを表わす制御信号を受けたときに前記第１の中間電位を前記第１の電源入力ノードに出力し、前記非通常モードを表わす制御信号を受けたときに前記第１の外部電源電位を前記第１の電源入力ノードに出力する切替部とを含み、
前記第２の電源入力ノードには前記第２の外部電源電位が入力され、
前記半導体装置は、前記制御信号を前記電源部に出力する制御部をさらに備え、
前記制御部は、前記通常モードを表わす制御信号を前記電源部に出力しているときには、さらに、前記入力信号が前記増幅部に入力されているか否かを検出し、
前記制御部は、前記入力信号が前記増幅部に入力されていない異常状態を検出した場合には、前記電源部に出力する信号を前記非通常モードを表わす制御信号に切替えるとともに、前記入力信号に代えて前記第１の外部電源電位を前記増幅部に入力することによって、前記通常モードにおける出力電圧範囲から外れた信号を、前記異常状態を表わす信号として前記増幅部に出力させる、半導体装置。
【請求項２】
前記中間電位生成部は、前記第１および第２の外部電源電位を受けて前記第１の中間電位を生成する分圧回路であり、
前記電源部は、前記第１の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記切替部に低出力インピーダンスで出力するインピーダンス変換回路をさらに含む、請求項１に記載の半導体装置。
【請求項３】
半導体装置であって、
第１および第２の電源入力ノードを有し、入力信号を、前記第１および第２の電源入力ノード間に印加される駆動電圧に応じた振幅の信号に増幅して外部に出力する増幅部と、
第１および第２の外部電源電位、ならびに前記入力信号を前記増幅部によって線形増幅する通常モードまたは非通常モードを表わす制御信号を受ける電源部とを備え、
前記電源部は、
前記第１および第２の外部電源電位の間の第１の中間電位、および前記第１の中間電位と前記第２の外部電源電位との間の第２の中間電位を生成する中間電位生成部と、
前記第１の外部電源電位および前記第１の中間電位を受け、前記通常モードを表わす制御信号を受けたときに前記第１の中間電位を前記第１の電源入力ノードに出力し、前記非通常モードを表わす制御信号を受けたときに前記第１の外部電源電位を前記第１の電源入力ノードに出力する第１の切替部と、
前記第２の外部電源電位および前記第２の中間電位を受け、前記通常モードを表わす制御信号を受けたときに前記第２の中間電位を前記第１の電源入力ノードに出力し、前記非通常モードを表わす制御信号を受けたときに前記第２の外部電源電位を前記第２の電源入力ノードに出力する第２の切替部とを含み、
前記半導体装置は、前記制御信号を前記電源部に出力する制御部をさらに備え、
前記制御部は、前記通常モードを表わす制御信号を前記電源部に出力しているときには、さらに、前記入力信号が前記増幅部に入力されているか否かを検出し、
前記制御部は、前記入力信号が前記増幅部に入力されていない異常状態を検出した場合には、前記電源部に出力する信号を前記非通常モードを表わす制御信号に切替えるとともに、前記入力信号に代えて前記第１または第２の外部電源電位を前記増幅部に入力することによって、前記通常モードにおける出力電圧範囲から外れた信号を、前記異常状態を表わす信号として前記増幅部に出力させる、半導体装置。
【請求項４】
前記中間電位生成部は、前記第１および第２の外部電源電位を受けて前記第１および第２の中間電位を生成する分圧回路であり、
前記電源部は、
前記第１の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記第１の切替部に低出力インピーダンスで出力する第１のインピーダンス変換回路と、
前記第２の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記第２の切替部に低出力インピーダンスで出力する第２のインピーダンス変換回路とをさらに含む、請求項３に記載の半導体装置。
【請求項５】
半導体装置であって、
第１および第２の電源入力ノードを有し、入力信号を、前記第１および第２の電源入力ノード間に印加される駆動電圧に応じた振幅の信号に増幅して外部に出力する増幅部と、
第１および第２の外部電源電位、ならびに前記入力信号を前記増幅部によって線形増幅する通常モードまたは非通常モードを表わす制御信号を受ける電源部とを備え、
前記電源部は、
前記第１および第２の外部電源電位の間の第１の中間電位、および前記第１の外部電源電位と前記第１の中間電位との間の第２の中間電位を生成する中間電位生成部と、
前記第１および第２の中間電位を受け、前記通常モードを表わす制御信号を受けたときに前記第１の中間電位を前記第１の電源入力ノードに出力し、前記非通常モードを表わす制御信号を受けたときに前記第２の中間電位を前記第１の電源入力ノードに出力する切替部とを含み、
前記第２の電源入力ノードには前記第２の外部電源電位が入力され、
前記半導体装置は、前記制御信号を前記電源部に出力する制御部をさらに備え、
前記制御部は、前記通常モードを表わす制御信号を前記電源部に出力しているときには、さらに、前記入力信号が前記増幅部に入力されているか否かを検出し、
前記制御部は、前記入力信号が前記増幅部に入力されていない異常状態を検出した場合には、前記電源部に出力する信号を前記非通常モードを表わす制御信号に切替えるとともに、前記入力信号に代えて前記第１の外部電源電位を前記増幅部に入力することによって、前記通常モードにおける出力電圧範囲から外れた信号を、前記異常状態を表わす信号として前記増幅部に出力させる、半導体装置。
【請求項６】
前記中間電位生成部は、前記第１および第２の外部電源電位を受けて前記第１および第２の中間電位を生成する分圧回路であり、
前記電源部は、
前記第１の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記切替部に低出力インピーダンスで出力する第１のインピーダンス変換回路と、
前記第２の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記切替部に低出力インピーダンスで出力する第２のインピーダンス変換回路とをさらに含む、請求項５に記載の半導体装置。
【請求項７】
前記中間電位生成部は、前記第１および第２の外部電源電位を受けて前記第１および第２の中間電位を生成する分圧回路であり、
前記電源部は、前記切替部から出力された前記第１または第２の中間電位を高入力インピーダンスで受けて、前記第１の電源入力ノードに低入力インピーダンスで出力するインピーダンス変換回路をさらに含む、請求項５に記載の半導体装置。
【請求項８】
半導体装置であって、
第１および第２の電源入力ノードを有し、入力信号を、前記第１および第２の電源入力ノード間に印加される駆動電圧に応じた振幅の信号に増幅して外部に出力する増幅部と、
第１および第２の外部電源電位、ならびに前記入力信号を前記増幅部によって線形増幅する通常モードまたは非通常モードを表わす制御信号を受ける電源部とを備え、
前記電源部は、
前記第１および第２の外部電源電位の間の第１の中間電位、前記第１の外部電源電位と前記第１の中間電位との間の第２の中間電位、前記第１の中間電位と前記第２の外部電源電位との間の第３の中間電位、および前記第３の中間電位と前記第２の外部電源電位との間の第４の中間電位を生成する中間電位生成部と、
前記第１および第２の中間電位を受け、前記通常モードを表わす制御信号を受けたときに前記第１の中間電位を前記第１の電源入力ノードに出力し、前記非通常モードを表わす制御信号を受けたときに前記第２の中間電位を前記第１の電源入力ノードに出力する第１の切替部と、
前記第３および第４の中間電位を受け、前記通常モードを表わす制御信号を受けたときに前記第３の中間電位を前記第２の電源入力ノードに出力し、前記非通常モードを表わす制御信号を受けたときに前記第４の中間電位を前記第２の電源入力ノードに出力する第２の切替部とを含み、
前記半導体装置は、前記制御信号を前記電源部に出力する制御部をさらに備え、
前記制御部は、前記通常モードを表わす制御信号を前記電源部に出力しているときには、さらに、前記入力信号が前記増幅部に入力されているか否かを検出し、
前記制御部は、前記入力信号が前記増幅部に入力されていない異常状態を検出した場合には、前記電源部に出力する信号を前記非通常モードを表わす制御信号に切替えるとともに、前記入力信号に代えて前記第１または第２の外部電源電位を前記増幅部に入力することによって、前記通常モードにおける出力電圧範囲から外れた信号を、前記異常状態を表わす信号として前記増幅部に出力させる、半導体装置。
【請求項９】
前記中間電位生成部は、前記第１および第２の外部電源電位を受けて前記第１〜第４の中間電位を生成する分圧回路であり、
前記電源部は、
前記第１の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記第１の切替部に低出力インピーダンスで出力する第１のインピーダンス変換回路と、
前記第２の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記第１の切替部に低出力インピーダンスで出力する第２のインピーダンス変換回路と、
前記第３の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記第２の切替部に低出力インピーダンスで出力する第３のインピーダンス変換回路と、
前記第４の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記第２の切替部に低出力インピーダンスで出力する第４のインピーダンス変換回路とをさらに含む、請求項８に記載の半導体装置。
【請求項１０】
前記中間電位生成部は、前記第１および第２の外部電源電位を受けて前記第１〜第４の中間電位を生成する分圧回路であり、
前記電源部は、
前記第１の切替部から出力された前記第１または第２の中間電位を高入力インピーダンスで受けて、前記第１の電源入力ノードに低入力インピーダンスで出力する第１のインピーダンス変換回路と、
前記第２の切替部から出力された前記第３または第４の中間電位を高入力インピーダンスで受けて、前記第２の電源入力ノードに低入力インピーダンスで出力する第２のインピーダンス変換回路とをさらに含む、請求項８に記載の半導体装置。
【請求項１１】
前記増幅部は、
前記入力信号が入力され、前記第１および第２の外部電源電位を受けて動作する前段部と、
前記前段部の出力信号が入力され、前記第１および第２の電源入力ノードを介して受けた前記駆動電圧によって動作する出力段とを含む、請求項１〜１０のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、演算増幅器や差動増幅器などの増幅器を含む半導体装置に関する。
【背景技術】
【０００２】
出力の飽和を防止したり消費電力を低減させたりするために、増幅器に供給される電源電圧を切替えることがある。たとえば、特開２００８−４１１７６号公報（特許文献１）に記載される光ディスク装置では、装着する光ディスクの種類が判別され、光ディスクの種類に応じてフォトディテクタＩＣ（Integrated  Circuit）の電流／電圧変換アンプに供給される電源電圧が切替えられる。これによって、電流／電圧変換アンプの出力電圧の飽和を防止する。
【０００３】
特開２００９−７０２１１号公報（特許文献２）は、液晶表示ドライバで用いられる電圧発生回路に関する。この文献に記載の電圧発生回路は、基準の電圧を入力して電圧変換する電圧変換部（差動増幅部）と、電圧変換部の出力電圧をインピーダンス変換して出力する出力部とを含む。電圧変換部と出力部とには、それぞれ別々の電源電圧が与えられる。電圧変換部に与えれる電源電圧は、電圧発生回路の電源電圧に等しい。出力部には、出力トランジスタが飽和領域で安定動作するような電源電圧が与えられる。
【０００４】
特開２００６−２８７７７０号公報（特許文献３）に記載された演算増幅器では、信号源から入力される信号振幅情報に従って、演算増幅器の出力段に設けられた電力増幅回路に供給する電源電圧が切替えられる。これにより、出力すべき電圧振幅に対して線形増幅に必要な必要最小限の直流電力が与えられる。
【０００５】
電源電圧の切替を行なうためには、複数の電源電位を出力する電源回路が必要になる。たとえば、特開２００３−３３７３１８号公報（特許文献４）に記載された電源回路は、電源電位を分圧抵抗により分圧することによって複数の中間電位を生成する。生成された複数の中間電位は、ボルテッジフォロアを構成する演算増幅器を経て出力される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−４１１７６号公報
【特許文献２】特開２００９−７０２１１号公報
【特許文献３】特開２００６−２８７７７０号公報
【特許文献４】特開２００３−３３７３１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、演算増幅器（ＯＰアンプ：operational  amplifier）には、正負の電源電位ぎりぎりまで出力できるレール・ツー・レール（rail  to  rail)型のものがある。特に、近年進展している低電源電圧動作の半導体回路の場合には、より広いダイナミック・レンジがとれるレール・ツー・レール型のほうが有利である。ただし、レール・ツー・レール型の場合に注意すべき点として、出力電圧の最大振幅が後段に接続される回路の入力電圧範囲を超えないようにする必要がある。
【０００８】
この発明の目的は、出力電圧の最大振幅を制限することができる増幅器を備えた半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
この発明は要約すれば半導体装置であって、増幅部と電源部とを備える。増幅部は、第１および第２の電源入力ノードを有し、入力信号を、第１および第２の電源入力ノード間に印加される駆動電圧に応じた振幅の信号に増幅して外部に出力する。電源部は、入力信号を増幅部によって線形増幅する通常モードまたは非通常モードを表わす制御信号を受け、第１および第２の電源入力ノードの少なくとも一方に上記の制御信号に応じた電源電位を供給する。この場合、電源部は、通常モードを表わす制御信号を受けた場合には非通常モードを表わす制御信号を受けた場合よりも上記の駆動電圧が小さくなるように、出力する電源電位の大きさを変更する。
【発明の効果】
【００１０】
この発明によれば、電源部から出力される１または複数の電源電位の大きさを制御信号に応じて変更することによって、増幅部の出力電圧の最大振幅を制限することができる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１による半導体装置１の構成を示す回路図である。
【図２】図１の半導体装置１の変形例としての半導体装置１Ａの構成を示す回路図である。
【図３】図１の半導体装置１の他の変形例としての半導体装置１Ｂの構成を示す回路図である。
【図４】この発明の実施の形態２による半導体装置２の構成を示す回路図である。
【図５】図４の半導体装置２の変形例としての半導体装置２Ａの構成を示す回路図である。
【図６】図４の半導体装置２の他の変形例としての半導体装置２Ｂの構成を示す回路図である。
【図７】この発明の実施の形態３による半導体装置３の構成を示す回路図である。
【図８】図７の半導体装置３の変形例としての半導体装置３Ａの構成を示す回路図である。
【図９】図７の半導体装置３の他の変形例としての半導体装置３Ｂの構成を示す回路図である。
【図１０】この発明の実施の形態４による半導体装置４の構成を示す回路図である。
【図１１】図１０の半導体装置４の変形例としての半導体装置４Ａの構成を示す回路図である。
【図１２】図１０の半導体装置４の他の変形例としての半導体装置４Ｂの構成を示す回路図である。
【図１３】この発明の実施の形態５による半導体装置５の構成を示す回路図である。
【図１４】この発明の実施の形態６によるセンサシステム５０の構成を示すブロック図である。
【図１５】図１４の制御部３０Ｂの動作を示すフローチャートである。
【図１６】図１４のセンサ部５１の出力信号について説明するための図である。
【発明を実施するための形態】
【００１２】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
【００１３】
以下の説明では、増幅器として演算増幅器を用いた回路を例に挙げて説明するが、入力信号を線形に増幅できるものであればどのような構成の増幅器であっても構わない。さらに以下では、反転増幅器について説明するが、非反転増幅器または差動増幅器などについてもこの発明を適用できる。
【００１４】
［実施の形態１］
図１は、この発明の実施の形態１による半導体装置１の構成を示す回路図である。図１を参照して、半導体装置１は、信号入力ノードＮｉｎに入力される電圧信号Ｖｉｎを増幅して、増幅された電圧信号Ｖｏｕｔを信号出力ノードＮｏｕｔから出力する集積回路（ＩＣ：Integrated  Circuit)である。半導体装置１は、内部電源部１０と、増幅部２０と、制御部３０とを含む。半導体装置１を駆動するために、高電位側の外部電源電位ＶＣＣと低電位側の外部電源電位ＶＥＥとが半導体装置１の外部から供給される。
【００１５】
内部電源部１０は、増幅部２０の高電位側の電源入力ノードＮ３に電源電位を供給する。内部電源部１０は、中間電位生成部１１と、インピーダンス変換回路１２と、切替スイッチ１３とを含む。
【００１６】
中間電位生成部１１は、高電位側の外部電源電位ＶＣＣと低電位側の外部電源電位ＶＥＥとを受けてこれらの外部電源電位ＶＣＣ，ＶＥＥの間の中間電位ＶＨ１を生成する。図１の場合、中間電位生成部１１は抵抗素子Ｒ１〜Ｒ４を含む分圧回路である。抵抗素子Ｒ１〜Ｒ４は、外部電源電位ＶＣＣを受ける電源ノードＮ１と、外部電源電位ＶＥＥを受ける電源ノードＮ２との間に直列に接続される。図１の構成は例示であり、抵抗素子の個数は４個に限らないし、抵抗素子に限らずたとえばコンデンサによって分圧回路を構成してもよい。
【００１７】
インピーダンス変換回路１２は、中間電位生成部１１から出力された中間電位ＶＨ１を高入力インピーダンスで受けて、低出力インピーダンスで出力する。図１の場合、インピーダンス変換回路１２は、演算増幅器によって構成される電圧フォロアである。
【００１８】
切替スイッチ１３は、インピーダンス変換回路１２から出力された中間電位ＶＨ１と高電位側の外部電源電位ＶＣＣとを受け、制御部３０から出力された制御信号ＣＴＬに応じていずれか一方を増幅部２０に出力する。
【００１９】
増幅部２０は、演算増幅器９０と抵抗素子Ｒ１，Ｒ２とによって構成される反転増幅回路である。抵抗素子Ｒ１は、信号入力ノードＮｉｎと演算増幅器９０の反転入力端子との間に接続され、抵抗素子Ｒ２は演算増幅器９０の反転入力端子と出力端子との間に接続される。演算増幅器９０の非反転入力端子には基準電位Ｖ０が与えられる。演算増幅器９０の高電位側の電源入力ノードＮ３には切替スイッチ１３から出力された中間電位ＶＨ１または外部電源電位ＶＣＣが入力され、低電位側の電源入力ノードＮ４には外部電源電位ＶＥＥが入力される。
【００２０】
演算増幅器９０が正負の両電源用の場合には、外部電源電位ＶＣＣおよび中間電位ＶＨ１は正に設定され、外部電源電位ＶＥＥは負に設定され、基準電位Ｖ０は接地電位（０Ｖ）に設定される。演算増幅器９０が単電源用の場合には、外部電源電位ＶＣＣおよび中間電位ＶＨ１は正に設定され、外部電源電位ＶＥＥは接地電位（０Ｖ）に設定され、基準電位Ｖ０はたとえば中間電位ＶＨ１の１／２に設定される。この場合、電圧信号Ｖｉｎも中間電位ＶＨ１の１／２だけ正側にシフトさせる必要がある。
【００２１】
制御部３０は、通常モードまたは非通常モードを表わす制御信号ＣＴＬを切替スイッチ１３に出力する。通常モードは、電圧信号Ｖｉｎを線形増幅する場合である。非通常モードは、電圧信号Ｖｉｎを線形増幅しない場合であり、たとえば、入力されたデジタルの電圧信号Ｖｉｎを電源電圧レベルまで増幅して出力したり、入力信号とは別に内部で生成した信号を出力したりする場合である。切替スイッチ１３は、通常モードを表わす制御信号を受けたときには中間電位ＶＨ１を出力し、非通常モードを表わす制御信号を受けたときには外部電源電位ＶＣＣを出力する。
【００２２】
上記の構成の半導体装置１によれば、入力電圧信号Ｖｉｎを線形増幅する通常モードの場合には、外部電源電位ＶＣＣよりも低い中間電位ＶＨ１が演算増幅器９０の高電位側の電源入力ノードＮ３に供給される。一方、非通常モードの場合には、中間電位ＶＨ１よりも高い外部電源電位ＶＣＣが高電位側の電源入力ノードＮ３に供給される。演算増幅器９０の低電位側の電源入力ノードＮ４には、通常モードの場合も非通常モードの場合も外部電源電位ＶＥＥが供給される。したがって、通常モードの場合に演算増幅器９０の電源入力ノードＮ３，Ｎ４間に印加される駆動電圧（ＶＨ１−ＶＥＥ）は、非通常モードの場合の駆動電圧（ＶＣＣ−ＶＥＥ）に比べて制限される。これによって、入力電圧信号Ｖｉｎを線形増幅するときに、出力電圧信号Ｖｏｕｔの最大振幅を後段の入力電圧範囲を超えないように制限することができ、後段の回路によって信号波形が歪んだりすることを回避できる。具体的な出力信号の最大振幅の値は、中間電位生成部１１（分圧回路）の各抵抗値によって調整できる。
【００２３】
また、中間電位ＶＨ１を電源ノードＮ１，Ｎ２間の電圧を分圧することによって生成しているので、外部電源電位ＶＣＣ，ＶＥＥが変動したときに中間電位ＶＨ１をその変動に追随させることができる。
【００２４】
図２は、図１の半導体装置１の変形例としての半導体装置１Ａの構成を示す回路図である。図２の半導体装置１Ａは、演算増幅器９０の高電位側の電源入力ノードＮ３に電源電位を供給する内部電源部１０に代えて、低電位側の電源入力ノードＮ４に電源電位を供給する内部電源部１０Ａが設けられている点で、図１の半導体装置１と異なる。図２の場合、演算増幅器９０の高電位側の電源入力ノードＮ３には外部電源電位ＶＣＣが供給される。
【００２５】
内部電源部１０Ａは、中間電位生成部１１Ａと、インピーダンス変換回路１４と、切替スイッチ１５とを含む。
【００２６】
中間電位生成部１１Ａは、電源ノードＮ１，Ｎ２間の電圧を分圧する分圧回路である。分圧回路の分圧ノードＮ１２から、外部電源電位ＶＣＣと外部電源電位ＶＥＥとの間の中間電位ＶＬ１が出力される。
【００２７】
インピーダンス変換回路１４は、中間電位ＶＬ１を高入力インピーダンスで受けて低出力インピーダンスで出力する電圧フォロアである。
【００２８】
切替スイッチ１５は、インピーダンス変換回路１４から出力された中間電位ＶＬ１と、低電位側の外部電源電位ＶＥＥとを受け、制御部３０から出力された制御信号ＣＴＬに応じて、いずれか一方を演算増幅器９０の低電位側の電源入力ノードＮ４に出力する。すなわち、切替スイッチ１５は、通常モードを表わす制御信号ＣＴＬを受けた場合には、外部電源電位ＶＥＥよりも高い中間電位ＶＬ１を低電位側の電源入力ノードＮ４に出力し、非通常モードを表わす制御信号ＣＴＬを受けた場合には、外部電源電位ＶＥＥを電源入力ノードＮ４に出力する。
【００２９】
上記の構成の半導体装置１Ａによれば、通常モードの場合に演算増幅器９０の電源入力ノードＮ３，Ｎ４間に印加される駆動電圧（ＶＣＣ−ＶＬ１）は、非通常モードの場合に印加される駆動電圧（ＶＣＣ−ＶＥＥ）に比べて制限される。これによって、入力電圧信号Ｖｉｎを線形増幅するときに、出力電圧信号Ｖｏｕｔの最大振幅を後段の入力電圧範囲を超えないように制限することができ、後段の回路によって信号波形が歪んだりすることを回避できる。
【００３０】
また、中間電位ＶＬ１を電源ノードＮ１，Ｎ２間の電圧を分圧することによって生成しているので、外部電源電位ＶＣＣ，ＶＥＥが変動したときに中間電位ＶＬ１をその変動に追随させることができる。
【００３１】
図２の半導体装置１Ａのその他の点は図１の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００３２】
図３は、図１の半導体装置１の他の変形例としての半導体装置１Ｂの構成を示す回路図である。図３の半導体装置１Ｂは、図１の内部電源部１０に代えて、演算増幅器９０の高電位側の電源入力ノードＮ３および低電位側の電源入力ノードＮ４の両方に電源電位を供給する内部電源部１０Ｂが設けられている点で、図１の半導体装置１と異なる。
【００３３】
内部電源部１０Ｂは、中間電位生成部１１Ｂと、インピーダンス変換回路１２，１４と、切替スイッチ１３，１５とを含む。
【００３４】
中間電位生成部１１Ｂは、電源ノードＮ１，Ｎ２間の電圧を分圧する分圧回路である。分圧回路の分圧ノードＮ１１，Ｎ１２から、外部電源電位ＶＣＣ，ＶＥＥの間の中間電位ＶＨ１，ＶＬ１（ただし、ＶＨ１＞ＶＬ１）がそれぞれ出力される。
【００３５】
インピーダンス変換回路１２，１４は、それぞれ中間電位ＶＨ１，ＶＬ１を高入力インピーダンスで受けて低出力インピーダンスで出力する電圧フォロアである。
【００３６】
切替スイッチ１３は、インピーダンス変換回路１２から出力された中間電位ＶＨ１と、高電位側の外部電源電位ＶＣＣとを受け、制御部３０から出力された制御信号ＣＴＬに応じて、いずれか一方を演算増幅器９０の高電位側の電源入力ノードＮ３に出力する。切替スイッチ１５は、インピーダンス変換回路１４から出力された中間電位ＶＬ１と、低電位側の外部電源電位ＶＥＥとを受け、制御部３０から出力された制御信号ＣＴＬに応じて、いずれか一方を演算増幅器９０の低電位側の電源入力ノードＮ４に出力する。具体的に、切替スイッチ１３は、電圧信号Ｖｉｎを線形増幅する通常モードを表わす制御信号ＣＴＬを受けた場合には、中間電位ＶＨ１を電源入力ノードＮ３に出力し、非通常モードを表わす制御信号ＣＴＬを受けた場合には、外部電源電位ＶＣＣを電源入力ノードＮ３に出力する。切替スイッチ１５は、通常モードを表わす制御信号ＣＴＬを受けた場合には、中間電位ＶＬ１を電源入力ノードＮ４に出力し、非通常モードを表わす制御信号ＣＴＬを受けた場合には、外部電源電位ＶＥＥを電源入力ノードＮ４に出力する。
【００３７】
上記の構成の半導体装置１Ｂによれば、通常モードの場合に演算増幅器９０の電源入力ノードＮ３，Ｎ４間に印加される駆動電圧（ＶＨ１−ＶＬ１）は、非通常モードの場合の駆動電圧（ＶＣＣ−ＶＥＥ）に比べて制限することができる。これによって、入力電圧信号Ｖｉｎを線形増幅するときに、出力電圧信号Ｖｏｕｔの最大振幅を後段の入力電圧範囲を超えないように制限することができ、後段の回路によって信号波形が歪んだりすることを回避できる。
【００３８】
また、中間電位ＶＨ１，ＶＬ１を電源ノードＮ１，Ｎ２間の電圧を分圧することによって生成しているので、外部電源電位ＶＣＣ，ＶＥＥが変動したときに中間電位ＶＨ１，ＶＬ１をその変動に追随させることができる。
【００３９】
図３の半導体装置１Ｂのその他の点は図１の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００４０】
［実施の形態２］
図４は、この発明の実施の形態２による半導体装置２の構成を示す回路図である。図４の半導体装置２は、内部電源部１０と、増幅部２０Ａと、制御部３０とを含む。内部電源部１０および制御部３０の構成は図１の場合と同じであるので同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００４１】
増幅部２０Ａは、演算増幅器９０Ａと抵抗素子Ｒ１，Ｒ２とによって構成される反転増幅回路である。演算増幅器９０Ａは、信号入力ノードＮｉｎを介して電圧信号Ｖｉｎを受ける前段部２１と、前段部２１の出力信号を受ける出力段２２とを含む。
【００４２】
前段部２１は、外部電源電位ＶＣＣ，ＶＥＥによって動作する差動増幅器である。前段部２１の反転入力端子は、抵抗素子Ｒ１を介して信号入力ノードＮｉｎに接続されるとともに抵抗素子Ｒ２を介して信号出力ノードＮｏｕｔ（出力段２２の出力ノード）に接続される。非反転入力端子には基準電位Ｖ０が与えられる。
【００４３】
出力段２２は、電源入力ノードＮ３，Ｎ４間に印加された駆動電圧によって動作する。出力段２２の高電位側の電源入力ノードＮ３は切替スイッチ１３に接続され、低電位側の電源入力ノードＮ４は外部電源電位ＶＥＥを受ける電源ノードＮ２に接続される。
【００４４】
上記の構成の半導体装置２によれば、通常モードの場合に出力段２２の電源入力ノードＮ３，Ｎ４間に印加される駆動電圧（ＶＨ１−ＶＥＥ）は、非通常モードの場合の駆動電圧（ＶＣＣ−ＶＥＥ）に比べて制限される。これによって、入力電圧信号Ｖｉｎを線形増幅するときに、出力電圧信号Ｖｏｕｔの最大振幅を後段の入力電圧範囲を超えないように制限することができ、後段の回路によって信号波形が歪んだりすることを回避できる。
【００４５】
図５は、図４の半導体装置２の変形例としての半導体装置２Ａの構成を示す回路図である。図５の半導体装置２Ａは、図２の増幅部２０に代えて図４に示す増幅部２０Ａが設けられている点で図２の半導体装置１Ａと異なる。図５において、演算増幅器９０Ａは、外部電源電位ＶＣＣ，ＶＥＥによって動作する前段部２１と、電源入力ノードＮ３，Ｎ４間に印加される駆動電圧によって動作する出力段２２とを含む。出力段２２の高電位側の電源入力ノードＮ３は外部電源電位ＶＣＣを受ける電源ノードＮ１に接続され、低電位側の電源入力ノードＮ４は切替スイッチ１５に接続される。
【００４６】
上記の構成の半導体装置２Ａによれば、通常モードの場合に出力段２２の電源入力ノードＮ３，Ｎ４間に印加される駆動電圧（ＶＣＣ−ＶＬ１）は、非通常モードの場合の駆動電圧（ＶＣＣ−ＶＥＥ）に比べて制限される。これによって、入力電圧信号Ｖｉｎを線形増幅するときに、出力電圧信号Ｖｏｕｔの最大振幅を後段の入力電圧範囲を超えないように制限することができ、後段の回路によって信号波形が歪んだりすることを回避できる。
【００４７】
図５のその他の点は、図２、図４の場合と共通するので同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００４８】
図６は、図４の半導体装置２の他の変形例としての半導体装置２Ｂの構成を示す回路図である。図６の半導体装置２Ｂは、図３の増幅部２０に代えて図４に示す増幅部２０Ａが設けられている点で図３の半導体装置１Ｂと異なる。図６において、演算増幅器９０Ａは、外部電源電位ＶＣＣ，ＶＥＥによって動作する前段部２１と、電源入力ノードＮ３，Ｎ４間に印加される駆動電圧によって動作する出力段２２とを含む。出力段２２の高電位側の電源入力ノードＮ３は切替スイッチ１３に接続され、低電位側の電源入力ノードＮ４は切替スイッチ１５に接続される。
【００４９】
上記の構成の半導体装置２Ｂによれば、通常モードの場合に出力段２２の電源入力ノードＮ３，Ｎ４間に印加される駆動電圧（ＶＨ１−ＶＬ１）は、非通常モードの場合の駆動電圧（ＶＣＣ−ＶＥＥ）に比べて制限される。これによって、入力電圧信号Ｖｉｎを線形増幅するときに、出力電圧信号Ｖｏｕｔの最大振幅を後段の入力電圧範囲を超えないように制限することができ、後段の回路によって信号波形が歪んだりすることを回避できる。
【００５０】
［実施の形態３］
図７は、この発明の実施の形態３による半導体装置３の構成を示す回路図である。図７の半導体装置３は、内部電源部１０Ｃと、増幅部２０と、制御部３０とを含む。増幅部２０および制御部３０の構成は図１の場合と同じであるので同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００５１】
内部電源部１０Ｃは、演算増幅器９０の高電位側の電源入力ノードＮ３に電源電位を供給する。内部電源部１０Ｃは、中間電位生成部１１Ｃと、インピーダンス変換回路１６，１７と、切替スイッチ１３とを含む。
【００５２】
中間電位生成部１１Ｃは、高電位側の外部電源電位ＶＣＣと低電位側の外部電源電位ＶＥＥとを受けてこれらの外部電源電位ＶＣＣ，ＶＥＥの間の中間電位ＶＨ１，ＶＨ２（ただし、ＶＨ１＜ＶＨ２）を生成する。図７の場合、中間電位生成部１１Ｃは、抵抗素子ＤＲ１〜ＤＲ６を含む分圧回路である。抵抗素子ＤＲ１〜ＤＲ６は、電源ノードＮ１（外部電源電位ＶＣＣ）と電源ノードＮ２（外部電源電位ＶＥＥ）との間に直列接続される。分圧ノードＮ１３（抵抗素子ＤＲ２，ＤＲ３の接続ノード）から中間電位ＶＨ１が出力され、分圧ノードＮ１４（抵抗素子ＤＲ１，ＤＲ２の接続ノード）から中間電位ＶＨ２が出力される。
【００５３】
インピーダンス変換回路１６，１７は、中間電位生成部１１Ｃから出力された中間電位ＶＨ１，ＶＨ２を高入力インピーダンスでそれぞれ受けて低出力インピーダンスで出力する。図７の場合、インピーダンス変換回路１６，１７は、演算増幅器によって構成される電圧フォロアである。
【００５４】
切替スイッチ１３は、インピーダンス変換回路１６，１７からそれぞれ出力された中間電位ＶＨ１，ＶＨ２を受け、制御部３０から出力された制御信号ＣＴＬに応じていずれか一方を演算増幅器９０の高電位側の電源入力ノードＮ３に出力する。すなわち、切替スイッチ１３は、電圧信号Ｖｉｎを線形増幅する通常モードを表わす制御信号ＣＴＬを受けた場合には中間電位ＶＨ１を出力し、非通常モードを表わす制御信号ＣＴＬを受けた場合には中間電位ＶＨ１よりも高電位の中間電位ＶＨ２を出力する。演算増幅器９０の低電位側の電源入力ノードＮ４には外部電源電位ＶＥＥが与えられる。
【００５５】
上記の構成の半導体装置３によれば、通常モードの場合に演算増幅器９０の電源入力ノードＮ３，Ｎ４間に印加される駆動電圧（ＶＨ１−ＶＥＥ）は、非通常モードの場合の駆動電圧（ＶＨ２−ＶＥＥ）に比べて制限される。これによって、入力電圧信号Ｖｉｎを線形増幅するときに、出力電圧信号Ｖｏｕｔの最大振幅を後段の入力電圧範囲を超えないように制限することができ、後段の回路によって信号波形が歪んだりすることを回避できる。
【００５６】
また、中間電位ＶＨ１，ＶＨ２を電源ノードＮ１，Ｎ２間の電圧を分圧することによって生成しているので、外部電源電位ＶＣＣ，ＶＥＥが変動したときに中間電位ＶＨ１，ＶＨ２をその変動に追随させることができる。
【００５７】
図８は、図７の半導体装置３の変形例としての半導体装置３Ａの構成を示す回路図である。図８の半導体装置３Ａは、演算増幅器９０の高電位側の電源入力ノードＮ３に電源電位を供給する内部電源部１０Ｃに代えて、低電位側の電源入力ノードＮ４に電源電位を供給する内部電源部１０Ｄが設けられている点で、図７の半導体装置３と異なる。図８の場合、演算増幅器９０の高電位側の電源入力ノードＮ３には外部電源電位ＶＣＣが供給される。
【００５８】
内部電源部１０Ｄは、中間電位生成部１１Ｄと、インピーダンス変換回路１８，１９と、切替スイッチ１５とを含む。
【００５９】
中間電位生成部１１Ｄは、電源ノードＮ１，Ｎ２間の電圧を分圧する分圧回路である。分圧回路の分圧ノードＮ１５，Ｎ１６から、外部電源電位ＶＣＣと外部電源電位ＶＥＥとの間の中間電位ＶＬ１，ＶＬ２（ただし、ＶＬ１＞ＶＬ２）が出力される。
【００６０】
インピーダンス変換回路１８，１９は、中間電位ＶＬ１，ＶＬ２をそれぞれ高入力インピーダンスで受けて低出力インピーダンスで出力する電圧フォロアである。
【００６１】
切替スイッチ１５は、インピーダンス変換回路１８，１９からそれぞれ出力された中間電位ＶＬ１，ＶＬ２を受け、制御部３０から出力された制御信号ＣＴＬに応じて、いずれか一方を演算増幅器９０の低電位側の電源入力ノードＮ４に出力する。すなわち、切替スイッチ１５は、電圧信号Ｖｉｎを線形増幅する通常モードを表わす制御信号ＣＴＬを受けた場合には、中間電位ＶＬ１を低電位側の電源入力ノードＮ４に出力し、非通常モードを表わす制御信号ＣＴＬを受けた場合には、中間電位ＶＬ１よりも低い中間電位ＶＬ２を電源入力ノードＮ４に出力する。
【００６２】
上記の構成の半導体装置３Ａによれば、通常モードの場合に演算増幅器９０の電源入力ノードＮ３，Ｎ４間に印加される駆動電圧（ＶＣＣ−ＶＬ１）は、非通常モードの場合の駆動電圧（ＶＣＣ−ＶＬ２）に比べて制限することができる。これによって、入力電圧信号Ｖｉｎを線形増幅するときに、出力電圧信号Ｖｏｕｔの最大振幅を後段の入力電圧範囲を超えないように制限することができ、後段の回路によって信号波形が歪んだりすることを回避できる。
【００６３】
また、中間電位ＶＬ１，ＶＬ２を電源ノードＮ１，Ｎ２間の電圧を分圧することによって生成しているので、外部電源電位ＶＣＣ，ＶＥＥが変動したときに中間電位ＶＬ１，ＶＬ２をその変動に追随させることができる。
【００６４】
図８の半導体装置３Ａのその他の点は図７の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００６５】
図９は、図７の半導体装置３の他の変形例としての半導体装置３Ｂの構成を示す回路図である。図９の半導体装置３Ｂは、図７の内部電源部１０Ｃに代えて、演算増幅器９０の高電位側の電源入力ノードＮ３および低電位側の電源入力ノードＮ４の両方に電源電位を供給する内部電源部１０Ｅが設けられている点で、図７の半導体装置３と異なる。
【００６６】
内部電源部１０Ｅは、中間電位生成部１１Ｅと、インピーダンス変換回路１６〜１９と、切替スイッチ１３，１５とを含む。
【００６７】
中間電位生成部１１Ｅは、電源ノードＮ１，Ｎ２間の電圧を分圧する分圧回路である。分圧回路の分圧ノードＮ１３，Ｎ１４，Ｎ１５，Ｎ１６から、外部電源電位ＶＣＣと外部電源電位ＶＥＥとの間の中間電位ＶＨ１，ＶＨ２，ＶＬ１，ＶＬ２（ただし、ＶＨ２＞ＶＨ１＞ＶＬ１＞ＶＬ２）がそれぞれ出力される。
【００６８】
インピーダンス変換回路１６〜１９は、それぞれ中間電位ＶＨ１，ＶＨ２，ＶＬ１，ＶＬ２を高入力インピーダンスで受けて低出力インピーダンスで出力する電圧フォロアである。
【００６９】
切替スイッチ１３は、インピーダンス変換回路１６，１７からそれぞれ出力された中間電位ＶＨ１，ＶＨ２を受け、制御部３０から出力された制御信号ＣＴＬに応じて、いずれか一方を演算増幅器９０の高電位側の電源入力ノードＮ３に出力する。切替スイッチ１５は、インピーダンス変換回路１８，１９からそれぞれ出力された中間電位ＶＬ１，ＶＬ２を受け、制御部３０から出力された制御信号ＣＴＬに応じて、いずれか一方を演算増幅器９０の低電位側の電源入力ノードＮ４に出力する。具体的に、切替スイッチ１３は、電圧信号Ｖｉｎを線形増幅する通常モードを表わす制御信号ＣＴＬを受けた場合には、中間電位ＶＨ１を電源入力ノードＮ３に出力し、非通常モードを表わす制御信号ＣＴＬを受けた場合には、中間電位ＶＨ１より高い中間電位ＶＨ２を電源入力ノードＮ３に出力する。切替スイッチ１５は、通常モードを表わす制御信号ＣＴＬを受けた場合には、中間電位ＶＬ１を電源入力ノードＮ４に出力し、非通常モードを表わす制御信号ＣＴＬを受けた場合には、中間電位ＶＬ１より低い中間電位ＶＬ２を電源入力ノードＮ４に出力する。
【００７０】
上記の構成の半導体装置３Ｂによれば、通常モードの場合に演算増幅器９０の電源入力ノードＮ３，Ｎ４間に印加される駆動電圧（ＶＨ１−ＶＬ１）は、非通常モードの場合の駆動電圧（ＶＨ２−ＶＬ２）に比べて制限される。これによって、入力電圧信号Ｖｉｎを線形増幅するときに、出力電圧信号Ｖｏｕｔの最大振幅を後段の入力電圧範囲を超えないように制限することができ、後段の回路によって信号波形が歪んだりすることを回避できる。
【００７１】
また、中間電位ＶＨ１，ＶＨ２，ＶＬ１，ＶＬ２を電源ノードＮ１，Ｎ２間の電圧を分圧することによって生成しているので、外部電源電位ＶＣＣ，ＶＥＥが変動したときに中間電位ＶＨ１，ＶＨ２，ＶＬ１，ＶＬ２をその変動に追随させることができる。
【００７２】
図９の半導体装置３Ｂのその他の点は図７の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００７３】
［実施の形態４］
実施の形態３の半導体装置３，３Ａ，３Ｂでは、インピーダンス変換回路の後段に切替スイッチが設けられていたのに対し、実施の形態４の半導体装置４，４Ａ，４Ｂでは、切替スイッチとインピーダンス変換回路との配置が逆になり、切替スイッチの後段にインピーダンス変換回路が設けられる。以下、具体的に説明する。
【００７４】
図１０は、この発明の実施の形態４による半導体装置４の構成を示す回路図である。図１０を参照して、半導体装置４は、内部電源部１０Ｆと、増幅部２０と、制御部３０とを含む。増幅部２０および制御部３０の構成は図７の場合と同じであるので同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００７５】
内部電源部１０Ｆは、演算増幅器９０の高電位側の電源入力ノードＮ３に電源電位を供給する。内部電源部１０Ｆは、中間電位生成部１１Ｃと、切替スイッチ４１と、インピーダンス変換回路４２とを含む。中間電位生成部１１Ｃの構成は図７の場合と同じであるので説明を繰返さない。
【００７６】
切替スイッチ４１は、中間電位生成部１１Ｃ（分圧回路）の分圧ノードＮ１３，Ｎ１４からそれぞれ出力された中間電位ＶＨ１，ＶＨ２（ただし、ＶＨ１＜ＶＨ２）を受け、制御部３０から出力された制御信号ＣＴＬに応じていずれか一方をインピーダンス変換回路４２に出力する。すなわち、切替スイッチ４１は、電圧信号Ｖｉｎを線形増幅する通常モードを表わす制御信号ＣＴＬを受けた場合には中間電位ＶＨ１をインピーダンス変換回路４２に出力し、非通常モードを表わす制御信号ＣＴＬを受けた場合には中間電位ＶＨ１よりも高電位の中間電位ＶＨ２をインピーダンス変換回路４２に出力する。
。
【００７７】
インピーダンス変換回路４２は、切替スイッチ４１から出力された中間電位ＶＨ１またはＶＨ２を高入力インピーダンスでそれぞれ受けて低出力インピーダンスで出力する。図１０の場合、インピーダンス変換回路４２は、演算増幅器によって構成される電圧フォロアである。インピーダンス変換回路４２の出力は、演算増幅器９０の高電位側の電源入力ノードＮ３に与えられる。演算増幅器９０の低電位側の電源入力ノードＮ４には外部電源電位ＶＥＥが与えられる。
【００７８】
上記の構成の半導体装置４によれば、通常モードの場合に演算増幅器９０の電源入力ノードＮ３，Ｎ４間に印加される駆動電圧（ＶＨ１−ＶＥＥ）は、非通常モードの場合の駆動電圧（ＶＨ２−ＶＥＥ）に比べて制限される。これによって、入力電圧信号Ｖｉｎを線形増幅するときに、出力電圧信号Ｖｏｕｔの最大振幅を後段の入力電圧範囲を超えないように制限することができ、後段の回路によって信号波形が歪んだりすることを回避できる。
【００７９】
図１１は、図１０の半導体装置４の変形例としての半導体装置４Ａの構成を示す回路図である。図１１の半導体装置４Ａは、演算増幅器９０の高電位側の電源入力ノードＮ３に電源電位を供給する内部電源部１０Ｆに代えて、低電位側の電源入力ノードＮ４に電源電位を供給する内部電源部１０Ｇが設けられている点で、図１０の半導体装置４と異なる。図１１の場合、演算増幅器９０の高電位側の電源入力ノードＮ３には外部電源電位ＶＣＣが供給される。
【００８０】
内部電源部１０Ｇは、中間電位生成部１１Ｄと、切替スイッチ４３と、インピーダンス変換回路４４とを含む。中間電位生成部１１Ｄの構成は、図８の場合と同じであるので説明を繰返さない。
【００８１】
切替スイッチ４３は、中間電位生成部１１Ｄ（分圧回路）の分圧ノードＮ１５，Ｎ１６からそれぞれ出力された中間電位ＶＬ１，ＶＬ２（ただし、ＶＬ１＞ＶＬ２）を受け、制御部３０から出力された制御信号ＣＴＬに応じて、いずれか一方をインピーダンス変換回路４４に出力する。すなわち、切替スイッチ４３は、電圧信号Ｖｉｎを線形増幅する通常モードを表わす制御信号ＣＴＬを受けた場合には、中間電位ＶＬ１をインピーダンス変換回路４４に出力し、非通常モードを表わす制御信号ＣＴＬを受けた場合には、中間電位ＶＬ１よりも低い中間電位ＶＬ２をインピーダンス変換回路４４に出力する。
【００８２】
インピーダンス変換回路４４は、中間電位ＶＬ１またはＶＬ２をそれぞれ高入力インピーダンスで受けて低出力インピーダンスで出力する電圧フォロアである。インピーダンス変換回路４４から出力された中間電位ＶＬ１またはＶＬ２は、演算増幅器９０の低電位側の電源入力ノードＮ４に与えられる。
【００８３】
上記の構成の半導体装置４Ａによれば、通常モードの場合に演算増幅器９０の電源入力ノードＮ３，Ｎ４間に印加される駆動電圧（ＶＣＣ−ＶＬ１）は、非通常モードの場合の駆動電圧（ＶＣＣ−ＶＬ２）に比べて制限される。これによって、入力電圧信号Ｖｉｎを線形増幅するときに、出力電圧信号Ｖｏｕｔの最大振幅を後段の入力電圧範囲を超えないように制限することができ、後段の回路によって信号波形が歪んだりすることを回避できる。
【００８４】
図１１の半導体装置４Ａのその他の点は図１０の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００８５】
図１２は、図１０の半導体装置４の他の変形例としての半導体装置４Ｂの構成を示す回路図である。図１２の半導体装置４Ｂは、図１０の内部電源部１０Ｆに代えて、演算増幅器９０の高電位側の電源入力ノードＮ３および低電位側の電源入力ノードＮ４の両方に電源電位を供給する内部電源部１０Ｈが設けられている点で、図１０の半導体装置４と異なる。
【００８６】
内部電源部１０Ｈは、中間電位生成部１１Ｅと、切替スイッチ４１，４３と、インピーダンス変換回路４２，４４とを含む。中間電位生成部１１Ｅの構成は、図９の場合と同じであるので説明を繰返さない。
【００８７】
切替スイッチ４１は、中間電位生成部１１Ｅ（分圧回路）の分圧ノードＮ１３，Ｎ１４からそれぞれ出力された中間電位ＶＨ１，ＶＨ２（ただし、ＶＨ２＞ＶＨ１）を受け、制御部３０から出力された制御信号ＣＴＬに応じて、いずれか一方をインピーダンス変換回路４２に出力する。切替スイッチ４３は、中間電位生成部１１Ｅ（分圧回路）の分圧ノードＮ１５，Ｎ１６からそれぞれ出力された中間電位ＶＬ１，ＶＬ２（ただし、ＶＨ２＞ＶＨ１＞ＶＬ１＞ＶＬ２）を受け、制御部３０から出力された制御信号ＣＴＬに応じて、いずれか一方をインピーダンス変換回路４４に出力する。具体的に、切替スイッチ４１は、電圧信号Ｖｉｎを線形増幅する通常モードを表わす制御信号ＣＴＬを受けた場合には、中間電位ＶＨ１をインピーダンス変換回路４２に出力し、非通常モードを表わす制御信号ＣＴＬを受けた場合には、中間電位ＶＨ１より高い中間電位ＶＨ２をインピーダンス変換回路４２に出力する。切替スイッチ４３は、通常モードを表わす制御信号ＣＴＬを受けた場合には、中間電位ＶＬ１をインピーダンス変換回路４４に出力し、非通常モードを表わす制御信号ＣＴＬを受けた場合には、中間電位ＶＬ１より低い中間電位ＶＬ２をインピーダンス変換回路４４に出力する。
【００８８】
インピーダンス変換回路４２は、切替スイッチ４１から出力された中間電位ＶＨ１またはＶＨ２を高入力インピーダンスで受けて低出力インピーダンスで出力する電圧フォロアである。インピーダンス変換回路４２の出力は演算増幅器９０の高電位側の電源入力ノードＮ３に与えられる。インピーダンス変換回路４４は、切替スイッチ４３から出力された中間電位ＶＬ１またはＶＬ２を高入力インピーダンスで受けて低出力インピーダンスで出力する電圧フォロアである。インピーダンス変換回路４２の出力は演算増幅器９０の低電位側の電源入力ノードＮ４に与えられる。
【００８９】
上記の構成の半導体装置４Ｂによれば、通常モードの場合に演算増幅器９０の電源入力ノードＮ３，Ｎ４間に印加される駆動電圧（ＶＨ１−ＶＬ１）は、非通常モードの場合の駆動電圧（ＶＨ２−ＶＬ２）に比べて制限することができる。これによって、入力電圧信号Ｖｉｎを線形増幅するときに、出力電圧信号Ｖｏｕｔの最大振幅を後段の入力電圧範囲を超えないように制限することができ、後段の回路によって信号波形が歪んだりすることを回避できる。
【００９０】
図１２の半導体装置４Ｂのその他の点は図１０の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００９１】
［実施の形態５］
図１３は、この発明の実施の形態５による半導体装置５の構成を示す回路図である。図１３を参照して、半導体装置５は、内部電源部１０Ｉと、増幅部２０と、制御部３０Ａとを含む。増幅部２０の構成は、実施の形態１，３，４の場合と同じであるので同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００９２】
内部電源部１０Ｉは、外部電源電位ＶＣＣ，ＶＥＥを受けて動作するデジタル・アナログ変換器４５，４６を含む。デジタル・アナログ変換器４５は、制御部３０Ａから受けた電源電位の設定データをアナログ変換することによって電源電位ＶＨを生成する。生成された電源電位ＶＨは、演算増幅器９０の高電位側の電源入力ノードＮ３に供給される。デジタル・アナログ変換器４６は、制御部３０Ａから受けた電源電位の設定データをアナログ変換することによって電源電位ＶＬを生成する。生成された電源電位ＶＬは、演算増幅器９０の低電位側の電源入力ノードＮ４に供給される。
【００９３】
制御部３０Ａは、電圧信号Ｖｉｎを線形増幅する通常モードの場合のほうが非通常モードの場合に比べて、高電位側の電源電位ＶＨが低くなり低電位側の電源電位ＶＬが高くなるように設定データを生成し、生成したデジタルの設定データをデジタル・アナログ変換器４５，４６に出力する。この結果、通常モードの場合に演算増幅器９０の電源入力ノードＮ３，Ｎ４間に印加される駆動電圧は、非通常モードの場合の駆動電圧に比べて制限される。これによって、入力電圧信号Ｖｉｎを線形増幅するときに、出力電圧信号Ｖｏｕｔの最大振幅を後段の入力電圧範囲を超えないように制限することができ、後段の回路によって信号波形が歪んだりすることを回避できる。
【００９４】
［実施の形態６］
図１４は、この発明の実施の形態６によるセンサシステム５０の構成を示すブロック図である。
【００９５】
図１４を参照して、センサシステム５０は、センサ部５１と信号処理システム５２とを含む。さらに、センサ部５１は、センサ本体５３とドライバＩＣ５４とを含む。ドライバＩＣ５４は、通常モード時にセンサ本体５３から出力されたアナログのセンサ信号（電圧信号Ｖｉｎ）を線形増幅して信号処理システム５２に出力する。ドライバＩＣ５４は、さらに、センサ本体５３からセンサ信号が正常入力されているか否かを検出し、断線などによってセンサ信号が入力されない異常状態を検出した場合には、異常状態を表わす信号を信号処理システム５２に出力する。このとき、異常状態を表わす信号は、センサ信号と同様に信号出力ノードＮｏｕｔから出力される。
【００９６】
ドライバＩＣ５４は、内部電源部１０と、増幅部２０Ｂと、制御部３０Ｂとを含む。内部電源部１０の構成は図１の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００９７】
増幅部２０Ｂは、演算増幅器９０と、抵抗素子Ｒ１〜Ｒ３と、開閉スイッチ５５とを含む。抵抗素子Ｒ１は、信号入力ノードＮｉｎと演算増幅器９０の反転入力端子との間に接続される。抵抗素子Ｒ２は、演算増幅器９０の反転入力端子と出力端子との間に接続される。開閉スイッチ５５および抵抗素子Ｒ３は、この順で電源ノードＮ２（外部電源電位ＶＥＥ）と演算増幅器９０の反転入力端子との間に直列に接続される。演算増幅器９０の非反転入力端子には基準電位Ｖ０が与えられる。開閉スイッチ５５がオフ状態の場合、増幅部２０Ｂは信号入力ノードＮｉｎに入力された電圧信号Ｖｉｎを反転増幅する。
【００９８】
制御部３０Ｂは、切替スイッチ１３および開閉スイッチ５５をそれぞれ制御する制御信号ＣＴＬ１，ＣＴＬ２を出力する。切替スイッチ１３は、通常モードを表わす制御信号ＣＴＬ１を受けたときには、中間電位ＶＨ１を演算増幅器９０の高電位側の電源入力ノードＮ３に出力し、非通常モードを表わす制御信号ＣＴＬ１を受けたときには外部電源電位ＶＣＣを電源入力ノードＮ３に出力する。開閉スイッチ５５は、通常モードを表わす制御信号ＣＴＬ２を受けたときにはオフ状態になり、非通常モードを表わす制御信号ＣＴＬ２を受けたときにはオン状態になる。
【００９９】
さらに、制御部３０Ｂは、断線などによってセンサ本体５３からセンサ信号が入力されない異常状態であるか否かを検出する。この実施の形態の場合には、制御部３０Ｂは、信号入力ノードＮｉｎの電圧を検出することによって異常状態であるか否かを検出する。たとえば、信号入力ノードＮｉｎの電圧が基準電位Ｖ０に等しくほとんど変化しない場合には異常状態と判定される。制御部３０Ｂは、異常状態を検出したときには、制御信号ＣＴＬ１，ＣＴＬ２を通常モードを表わす状態から非通常モードを表わす状態に切替える。
【０１００】
図１５は、図１４の制御部３０Ｂの動作を示すフローチャートである。図１４、図１５を参照して、ステップＳ１で、制御部３０Ｂは、制御信号ＣＴＬ１，ＣＴＬ２を通常モードを表わす状態に初期設定する。このとき、演算増幅器９０の高電位側の電源入力ノードＮ３には中間電位ＶＨ１が供給され、開閉スイッチ５５はオフ状態になる。
【０１０１】
次のステップＳ２で、制御部３０Ｂは、信号入力ノードＮｉｎの電圧を検出し、センサ信号が入力されていない異常状態にあるか否かを検出する（ステップＳ３）。異常状態でない場合には（ステップＳ３でＮＯ）、終了処理の場合（ステップＳ４でＹＥＳ）を除いてステップＳ２，Ｓ３が繰返される。
【０１０２】
異常状態を検出した場合には（ステップＳ３でＹＥＳ）、制御部３０Ｂは、制御信号ＣＴＬ１，ＣＴＬ２を通常モードを表わす状態から非通常モードを表わす状態に変更する。この結果、切替スイッチ１３の接続が切替えられることによって、演算増幅器９０の高電位側の電源入力ノードＮ３に電源電位ＶＣＣが供給される（ステップＳ５）。さらに、開閉スイッチ５５がオン状態になることによって、増幅部２０Ｂには入力信号として低電位側の外部電源電位ＶＥＥが与えられる（ステップＳ６）。演算増幅器９０がレール・ツー・レール型の場合には、センサ部５１から出力される電圧信号Ｖｏｕｔは、外部電源電位ＶＣＣに等しくなる。
【０１０３】
図１６は、図１４のセンサ部５１の出力信号について説明するための図である。ただし、図１６の場合には、演算増幅器９０の低電位側の電源入力ノードＮ４に供給される電源電位も通常モードと非通常モードで切替えられる（通常モードのときＶＬ１とし、非通常モードのときＶＥＥとする）。
【０１０４】
図１６を参照して、センサ信号を線形増幅する通常モードの場合には、図１４の演算増幅器９０の電源入力ノードＮ３，Ｎ４には中間電位ＶＨ１，ＶＬ１がそれぞれ供給される。この結果、図１４のセンサ部５１から出力される信号は、上限ＵＬと下限ＬＬの間（正常出力範囲）に制限される。演算増幅器９０がレール・ツー・レール型の場合は、正常出力範囲の上限ＵＬは中間電位ＶＨ１に等しく、正常出力範囲の下限ＬＬは中間電位ＶＬ１に等しい。一方、非通常モードの場合には、演算増幅器９０の電源入力ノードＮ３，Ｎ４には外部電源電位ＶＣＣ，ＶＥＥがそれぞれ供給されるとともに、増幅部２０Ｂには入力信号として外部電源電位ＶＣＣまたはＶＥＥが入力される。この結果、センサ部５１から出力される信号は、通常モード時の出力電圧の範囲外（異常出力）になる。このように、出力信号の信号レベルによって正常出力か異常出力かを区別することができる。
【０１０５】
［変形例］
実施の形態１〜４では、半導体装置に設けられた制御部３０から制御信号ＣＴＬが供給されていたが、制御信号ＣＴＬを半導体装置の外部から供給するようにしてもよい。
【０１０６】
実施の形態１〜４では、半導体装置に設けられた内部電源部で中間電位が生成されていたが、外部電源電位ＶＣＣ，ＶＥＥとともに中間電位も半導体装置の外部から供給するようにしてもよい。
【０１０７】
実施の形態２の場合と同様に実施の形態３〜６の半導体装置においても、演算増幅器の出力段のみに中間電位が供給され、前段部は外部電源電位ＶＣＣ，ＶＥＥで動作するようにしてもよい。
【０１０８】
今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０９】
１，１Ａ，１Ｂ，２，２Ａ，２Ｂ，３，３Ａ，３Ｂ，４，４Ａ，４Ｂ，５  半導体装置、１０，１０Ａ〜１０Ｉ  内部電源部、１１，１１Ａ〜１１Ｅ  中間電位生成部、１２，１４，１６〜１９，４２，４４  インピーダンス変換回路、１３，１５，４１，４３  切替スイッチ、２０，２０Ａ，２０Ｂ  増幅部、２１  前段部、２２  出力段、３０，３０Ａ，３０Ｂ  制御部、４５，４６  デジタル・アナログ変換器、５０  センサシステム、５１  センサ部、５２  信号処理システム、５３  センサ本体、５４  ドライバＩＣ、９０，９０Ａ  演算増幅器、ＣＴＬ，ＣＴＬ１，ＣＴＬ２  制御信号、Ｎ１，Ｎ２  電源ノード、Ｎ３，Ｎ４  電源入力ノード、ＶＣＣ，ＶＥＥ  外部電源電位、ＶＨ１，ＶＨ２，ＶＬ１，ＶＬ２  中間電位。
【図１】
0005466598.tif 000002
【図２】
0005466598.tif 000003
【図３】
0005466598.tif 000004
【図４】
0005466598.tif 000005
【図５】
0005466598.tif 000006
【図６】
0005466598.tif 000007
【図７】
0005466598.tif 000008
【図８】
0005466598.tif 000009
【図９】
0005466598.tif 000010
【図１０】
0005466598.tif 000011
【図１１】
0005466598.tif 000012
【図１２】
0005466598.tif 000013
【図１３】
0005466598.tif 000014
【図１４】
0005466598.tif 000015
【図１５】
0005466598.tif 000016
【図１６】
0005466598.tif 000017