(57)【特許請求の範囲】
【請求項１】
互いに異電位の２つの電源ノード間に直列接続された一方および他方の半導体スイッチング素子について前記２つの電源ノード間に流れる貫通電流を防止する貫通電流防止回路において、
前記一方の半導体スイッチング素子に流れる電流を検出する直列接続された複数の電流検出抵抗と、
前記複数の電流検出抵抗間の共通接続ノードの電圧に応じてオンオフする第１トランジスタと、
前記複数の電流検出抵抗の直列抵抗値に比例した電圧に応じてオンオフする第２トランジスタと、を備え、
前記第１トランジスタ及び前記第２トランジスタが共にオンオフの何れかの第１状態となるときには前記一方の半導体スイッチング素子に流れる通電電流が第１所定レベル未満と検出し、前記一方および他方の半導体スイッチング素子をオンオフ強制制御することなく通常駆動可能とし、
前記第１トランジスタが前記第１状態で且つ前記第２トランジスタが前記第１状態とは逆の第２状態となるときには前記一方の半導体スイッチング素子に流れる通電電流が第１所定レベル以上で且つ当該第１所定レベルを超えて設定される第２所定レベル以下と検出し、前記一方の半導体スイッチング素子をオンオフ強制制御することなく通常駆動可能とし、前記他方の半導体スイッチング素子を強制的にオフ制御し、
前記第１トランジスタ及び前記第２トランジスタが共に前記第２状態となるときには前記一方の半導体スイッチング素子に流れる通電電流が第２所定レベルを超えると検出し、前記一方および他方の半導体スイッチング素子を共に強制的にオフ制御するように構成されていることを特徴とする貫通電流防止回路。
【請求項２】
前記第２トランジスタの出力信号をレベルシフトするレベルシフトトランジスタと、
前記レベルシフトトランジスタの出力信号により前記半導体スイッチング素子をオフ制御するオフ制御トランジスタと、を備えたことを特徴とする請求項１記載の貫通電流防止回路。
【請求項３】
前記一方および他方の半導体スイッチング素子はＩＣチップの中央領域に配置され、
前記オフ制御トランジスタは前記半導体スイッチング素子の配置領域に近接設置されていることを特徴とする請求項２記載の貫通電流防止回路。
【請求項４】
前記レベルシフトトランジスタの出力信号により前記オフ制御トランジスタが前記半導体スイッチング素子をオフ制御するときに、前記オフ制御トランジスタよりも低駆動能力で前記オフ制御トランジスタの動作を制御する動作制御トランジスタを設け、
前記オフ制御トランジスタは少なくとも前記一方および他方の何れかの半導体スイッチング素子の１つに対応して１つのトランジスタにより構成されていることを特徴とする請求項２または３記載の貫通電流防止回路。
【請求項５】
電気自動車又はハイブリッド自動車などの車両用モータの制御を半導体スイッチング素子にて行なう車両用モータ駆動回路において、前記半導体スイッチング素子を駆動するときの貫通電流防止回路として、請求項１ないし４の何れか一項に記載の貫通電流防止回路が適用されていることを特徴とする車両用モータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに異電位の２つの電源ノード間に直列接続された一方および他方の半導体スイッチング素子について貫通電流を防止する貫通電流防止回路およびこの貫通電流防止回路を適用した車両用モータ駆動回路に関する。
【背景技術】
【０００２】
この種の貫通電流防止回路が例えば特許文献１に開示されている。この特許文献１記載の例えば図１に示される技術思想によれば、正側半導体素子および負側半導体素子（本発明の一方および他方の半導体スイッチング素子）が、正側ゲート駆動回路および負側ゲート駆動回路により駆動されている。
【０００３】
ＡＮＤ回路の出力が正側半導体素子、負側半導体素子をオン駆動する駆動信号となり、正側ゲート駆動回路、負側ゲート駆動回路に入力されるようになっている。負側ゲートフィードバック信号が負側ゲート駆動回路からＮＯＴ回路およびＯＲ回路を介してＡＮＤ回路に与えられている。正側ゲートフィードバック信号が正側ゲート駆動回路からＮＯＲ回路およびＯＲ回路を介してＡＮＤ回路に与えられている。特許文献１の他の形態においても、フィードバック制御はロジック回路を適用して行われている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１６５４６２号公報（図１、図３〜図６、図８）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１記載の技術思想では、半導体素子をロジック回路（例えばＡＮＤ回路、ＮＯＴ回路、ＯＲ回路などの組み合わせ回路）のロジック変化に基づいてスイッチングしているため、半導体素子が実際にどのような動作をしていたとしても、半導体素子の入力信号のみに基づいてしか通電電流を遮断することができず信頼性に劣るものとなっている。
【０００６】
本発明は、上記事情に鑑みてなされたもので、その目的は、半導体スイッチング素子の実動作に応じて貫通電流を防止することで動作信頼性を向上した貫通電流防止回路およびこの貫通電流防止回路を適用した車両用モータ駆動回路を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１記載の発明によれば、第１及び第２トランジスタが共に第１状態となるときには、一方の半導体スイッチング素子に流れる通電電流が第１所定レベル未満と検出でき、一方および他方の半導体スイッチング素子をオンオフ強制制御することなく通常駆動する。このため、半導体スイッチング素子に流れる電流がノイズ程度の微小電流のときには通常駆動動作を継続することができる。
【０００８】
また、第１トランジスタが第１状態で且つ第２トランジスタが第２状態となるときには、一方の半導体スイッチング素子に流れる通電電流が第１所定レベル以上で且つ第２所定レベル以下と検出でき、一方の半導体スイッチング素子をオンオフ強制制御することなく通常駆動する。また他方の半導体スイッチング素子を強制的にオフ制御する。このため、他方の半導体スイッチング素子の通電電流を遮断することができ半導体スイッチング素子の実動作に応じて貫通電流を防止することができる。
【０００９】
また、第１及び第２トランジスタが共に第２状態となるときには、一方の半導体スイッチング素子に流れる通電電流が第２所定レベルを超えると検出でき、一方および他方の半導体スイッチング素子を強制的にオフ制御する。このため、特に一方の半導体スイッチング素子に大電流が流れようとしても、一方および他方の半導体スイッチング素子に流れる通電電流を共に遮断することができ、半導体スイッチング素子の実動作に応じて強制遮断することができ貫通電流を防止できる。これにより、動作信頼性を向上できる。
【００１０】
また、特許文献１記載の構成では、ロジック回路を複数介在してフィードバック処理しているため、遅延時間が大きくなってしまうが、請求項２記載の発明によれば、センシングトランジスタは半導体スイッチング素子の通電電流をセンシングし、レベルシフトトランジスタはセンシングトランジスタの出力信号をレベルシフトし、オフ制御トランジスタは、レベルシフトトランジスタの出力信号により半導体スイッチング素子を強制的にオフ制御しているため、主として３つのトランジスタの動作のみで半導体スイッチング素子を強制的にオフ制御することができる。これにより、動作遅延時間を少なくすることができ、貫通電流の流れる時間を短縮できる。
【００１１】
請求項３記載の発明によれば、一方および他方の半導体スイッチング素子はＩＣチップの中央領域に配置されているため、当該半導体スイッチング素子が発生する熱を効率よく分散させることができる。しかも、オフ制御トランジスタはスイッチング素子の配置領域に近接設置されているため、当該オフ制御トランジスタおよび半導体スイッチング素子間の接続配線による遅延時間を極力抑制できる。
【００１２】
請求項４記載の発明によれば、オフ制御トランジスタの動作を制御する動作制御トランジスタを当該オフ制御トランジスタよりも低駆動能力のもので構成しているため、ＩＣチップ内に占める占有領域を極力抑制できる。オフ制御トランジスタは少なくとも一方および他方の何れかの半導体スイッチング素子の１つに対応して１つのトランジスタにより構成されているため、ＩＣチップ内に占める占有領域を抑制できる。
【００１３】
請求項５記載の発明に示すように、電気自動車又はハイブリッド自動車などの車両用モータ駆動回路において、半導体スイッチング素子を駆動するときの貫通電流防止回路として適用すると良い。すると、２つの電源ノード間に高電圧が印加されたとしても貫通電流を極力防止することができ動作信頼性を向上できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態について駆動回路の詳細構成例を概略的に示す電気的構成図
【図２】モータ駆動回路を概略的に示す電気的構成図
【図３】（ａ）はＩＣチップ内の各素子の相対的な配置関係を示す配置図、（ｂ）は各相の半導体スイッチング素子に係る電気的接続関係の説明図
【図４】（ａ）は通電電流に基いて強制制御するか否かの関係を示す説明図、（ｂ）は駆動電流対時間の関係を表す関係図
【図５】本発明の第２実施形態について示す図１（ｂ）相当図
【発明を実施するための形態】
【００１５】
（第１実施形態）
以下、本発明の車両用モータ駆動回路を、ハイブリッド自動車の車輪駆動用モータの駆動回路に適用した場合の第１実施形態について図１ないし図４を参照しながら説明する。
【００１６】
図２は、モータ駆動回路の主構成を示している。尚、図２にはモータ駆動回路の詳細回路の記載は省略しており当該詳細構成は後述する。この図２に示すように、ハイブリッド自動車のモータ駆動回路１は制御回路２に接続されている。この制御回路２は、ＰＷＭ信号などの入力信号が入力される回路であり当該入力信号に応じてモータ駆動回路１を制御する。
【００１７】
駆動回路１は、例えばＵ相、Ｖ相、Ｗ相の３相モータ３を駆動するように構成されている。Ｕ相、Ｖ相、Ｗ相の各相にそれぞれ対応して電源電圧ノードＮ１−Ｎ２間に２つの半導体スイッチング素子（ＢＴＵ１、ＢＴＵ２）、（ＢＴＶ１、ＢＴＶ２）、（ＢＴＷ１、ＢＴＷ２）がそれぞれ直列接続され、これらの２つの半導体スイッチング素子が並列接続されている。
【００１８】
具体的には、Ｕ相においては、電源電圧ノードＮ１−Ｎ２間に上アーム側のＩＧＢＴ（ＢＴＵ１）および下アーム側のＩＧＢＴ（ＢＴＵ２）が直列接続されている。Ｖ相においては、電源電圧ノードＮ１−Ｎ２間に上アーム側のＩＧＢＴ（ＢＴＶ１）および下アーム側のＩＧＢＴ（ＢＴＶ２）が直列接続されている。Ｗ相においては、電源電圧ノードＮ１−Ｎ２間に上アーム側のＩＧＢＴ（ＢＴＷ１）および下アーム側のＩＧＢＴ（ＢＴＷ２）が直列接続されている。これらのＩＧＢＴ（ＢＴＵ１、ＢＴＵ２、ＢＴＶ１、ＢＴＶ２、ＢＴＷ１、ＢＴＷ２）には、それぞれ、フリーホイールダイオード（ＤＵ１、ＤＵ２、ＤＶ１、ＤＶ２、ＤＷ１、ＤＷ２）が逆並列接続されている。
【００１９】
図１（ａ）および図１（ｂ）は、各相のＩＧＢＴを駆動制御する駆動制御回路のうち強制的にオフ制御する回路構成を中心として示している。尚、この駆動制御回路は、Ｕ相、Ｖ相、Ｗ相の各相に設けられるが、図１（ａ）および図１（ｂ）ではＵ相のみを図示している。これは、他のＶ相、Ｗ相の駆動制御回路は、Ｕ相の駆動制御回路と同一であり、その記述を省略している。
【００２０】
図１（ａ）は、主に下アーム側のＩＧＢＴの通電電流に応じて下アーム側のＩＧＢＴを強制的にオフ制御する駆動制御回路を主として示しており、図１（ｂ）は、主に上アーム側のＩＧＢＴの通電電流に応じて上アーム側のＩＧＢＴをオンオフ制御する駆動制御回路を主として示している。回路上では、これらの図１（ａ）および図１（ｂ）の回路構成が組み合わされてＵ相の駆動制御回路を構成するが、図示が煩雑となるため別図に記している。
【００２１】
図１（ａ）および図１（ｂ）に示すように、上アームおよび下アーム側のＩＧＢＴ（ＢＴＵ１、ＢＴＵ２）を共にマルチエミッタタイプのトランジスタで構成した場合について説明する。
【００２２】
各ＩＧＢＴ（ＢＴＵ１）のゲートには、制御回路２の制御出力端子ＯＵＴU1から抵抗ＲU1を介して制御信号が与えられており、当該制御信号に応じてＩＧＢＴ（ＢＴＵ１）がオンオフする。各ＩＧＢＴ（ＢＴＵ２）のゲートには、制御回路２の制御出力端子ＯＵＴU2から抵抗ＲU2を介して制御信号が与えられており、当該制御信号に応じてＩＧＢＴ（ＢＴＵ２）がオンオフする。
【００２３】
ＩＧＢＴ（ＢＴＵ１）のコレクタは電源ノードＮ１に接続されており、この電源ノードＮ１には電位Ｖｃｃが与えられている。電圧Ｖｃｃは自動車の車輪モータ駆動用の電圧であるため、数百Ｖ（例えば６００Ｖまたは１２００Ｖなど）に設定されている。ＩＧＢＴ（ＢＴＵ１）の第１エミッタはＩＧＢＴ（ＢＴＵ２）のコレクタに共通接続されており、この共通接続ノードＮ２はＵ相出力となっている。
【００２４】
ＩＧＢＴ（ＢＴＵ２）の第１エミッタはグランドノードＮ３に接続されている。また、ＩＧＢＴ（ＢＴＵ２）の第２エミッタとグランドノードＮ３との間には抵抗Ｒ１および抵抗Ｒ２が直列接続されている。尚、第１エミッタ電流と第２エミッタ電流との比は約１００００：１となるように調整されている。
【００２５】
ＩＧＢＴ（ＢＴＵ２）のゲートとグランドとの間には、ＮＰＮ形のトランジスタＱ１のコレクターエミッタ間が接続されている。トランジスタＱ１のベースと抵抗Ｒ１およびＲ２の共通接続ノードＮ４との間には、抵抗Ｒ３が接続されており、抵抗Ｒ１およびＲ２の分圧電圧に応じた電流が抵抗Ｒ３を通じてトランジスタＱ１のベース−エミッタ間に与えられる。トランジスタＱ１は、ＩＧＢＴ（ＢＴＵ２）のゲートを駆動制御する。
【００２６】
ＩＧＢＴ（ＢＴＵ２）の第２エミッタと抵抗Ｒ１との共通接続ノードＮ５は、抵抗Ｒ４を通じてＮＰＮ形のトランジスタＱ２のベースに接続されている。このトランジスタＱ２のエミッタはグランドに接続されている。トランジスタＱ２のコレクタにはツェナーダイオードＤ１のアノードが接続されており、当該ダイオードＤ１のカソードは抵抗Ｒ５を介して制御回路２の制御出力端子ＯＵＴU1に接続されている。
【００２７】
ダイオードＤ１のカソードと抵抗Ｒ５との間の共通接続ノードＮ６は、ＰＮＰ形のトランジスタＱ３のベースに接続されている。このトランジスタＱ３のエミッタは抵抗Ｒ６を介して制御回路２の制御出力端子ＯＵＴU1に接続されている。トランジスタＱ３のコレクタは抵抗Ｒ７を通じてグランドに接続されている。トランジスタＱ３のエミッタＱ３と抵抗Ｒ６との共通接続ノードＮ７は、ＮＯＴゲートＡ１の入力に接続されている。
【００２８】
ＩＧＢＴ（ＢＴＵ１）のゲート（制御端子）とノードＮ２との間には、ＮＰＮ形のトランジスタＱ４、Ｑ５のコレクタ−エミッタ間が並列接続されている。トランジスタＱ４のベースにはＮＯＴゲートＡ１の出力が与えられている。
【００２９】
ＩＧＢＴ（ＢＴＵ１）の第１エミッタとは別に設けられた第２エミッタは分圧抵抗Ｒ８およびＲ９を介してノードＮ２に接続されている。抵抗Ｒ１０がトランジスタＱ５のベースと抵抗Ｒ８およびＲ９の共通接続ノードＮ８との間に接続されており、抵抗Ｒ１及び抵抗Ｒ２の分圧電圧に応じて電流がトランジスタＱ２のベース−エミッタ間に与えられる。このような構成により、トランジスタＱ４、Ｑ５は、ＩＧＢＴ（ＢＴＵ１）のゲートを駆動制御する。
【００３０】
このような回路を主として、ＩＧＢＴ（ＢＴＵ２）のコレクタ−エミッタ間の通電電流に応じてＩＧＢＴ（ＢＴＵ１）の強制的なオフ制御を行っているが、この動作の詳細は後述する。なお、トランジスタＱ２はセンシングトランジスタとして機能し、トランジスタＱ３はレベルシフトトランジスタとして機能し、トランジスタＱ４は、オフ制御トランジスタとして機能する。
【００３１】
図１（ｂ）は、ＩＧＢＴ（ＢＴＵ１）の通電電流に応じてＩＧＢＴ（ＢＴＵ２）を強制的にオフ制御する駆動制御回路を主として示している。
図１（ｂ）に示すように、ＩＧＢＴ（ＢＴＵ１）と抵抗Ｒ８との間の共通接続ノードＮ９は、抵抗Ｒ１１を通じてＮＰＮ形のトランジスタＱ６のベースに接続されている。このトランジスタＱ６のエミッタはノードＮ２に接続されており、トランジスタＱ６のコレクタはツェナーダイオードＤ２のアノードに接続されている。
【００３２】
ツェナーダイオードＤ２のカソードは、抵抗Ｒ１２を通じて制御回路２の制御出力端子ＯＵＴU1に接続されている。また、ツェナーダイオードＤ２のカソードは、ＰＮＰ形のトランジスタＱ７のベースに接続されている。トランジスタＱ７のエミッタは、抵抗Ｒ１３を通じて制御回路２の制御出力端子ＯＵＴU1に接続されている。
【００３３】
トランジスタＱ７のコレクタは抵抗Ｒ１４を通じてツェナーダイオードＤ３のカソードに接続されている。ツェナーダイオードＤ３のアノードは、ＮＰＮ形のトランジスタＱ８のベースに接続されている。前述したＮＰＮ形のトランジスタＱ１とトランジスタＱ８のコレクタおよびエミッタはそれぞれ互いに共通接続されており、ＩＧＢＴ（ＢＴＵ２）のゲートおよびグランドノード間に接続されている。
【００３４】
このような回路を主として、ＩＧＢＴ（ＢＴＵ１）のコレクタ−エミッタ間の通電電流に応じてＩＧＢＴ（ＢＴＵ２）の強制的なオフ制御を行っているが、この動作の詳細は後述する。なお、トランジスタＱ６はセンシングトランジスタとして機能し、トランジスタＱ７はレベルシフトトランジスタとして機能し、トランジスタＱ８は、オフ制御トランジスタとして機能する。本実施形態において、Ｕ相の貫通電流防止回路Ｚは、トランジスタＱ１〜Ｑ８を主として抵抗ＲU1、ＲU2、抵抗Ｒ１〜Ｒ１４などを組み合わせて構成されている。
【００３５】
図３には、上記回路構成のうち特にＩＧＢＴおよびそのゲート駆動用トランジスタ（Ｑ１、Ｑ８、Ｑ４、Ｑ５）のＩＣチップ内における配置を模式的に示している。
ＩＧＢＴ（ＢＴＵ１、ＢＴＵ２）には大電流を流す必要があり、ＩＧＢＴ（ＢＴＵ１、ＢＴＵ２）のゲート容量も大きくなる。図１（ａ）および図１（ｂ）に示すように、トランジスタＱ４、Ｑ５はＩＧＢＴ（ＢＴＵ１）のゲートを駆動し、トランジスタＱ１、Ｑ８はＩＧＢＴ（ＢＴＵ２）のゲートを駆動するため、一般のトランジスタよりも電流駆動能力の高いトランジスタが要求される。
【００３６】
なお、トランジスタＱ１、Ｑ４、Ｑ５、Ｑ８としては、ＩＧＢＴ（ＢＴＵ１、ＢＴＵ２）をそれぞれ瞬時にオフ制御する必要があるため、スイッチング速度が高速でしかも電流駆動能力の高いバイポーラトランジスタを適用すると良い。
【００３７】
トランジスタ（Ｑ４、Ｑ５、Ｑ１、Ｑ８）はＩＣチップ４内でも他のトランジスタ（例えば、Ｑ２、Ｑ３、Ｑ６、Ｑ７）よりも大きなスペースが必要とされる。
本実施形態では、前述の駆動回路１の構成要件のうち、大電流の流れるＩＧＢＴ（ＢＴＵ１、ＢＴＵ２）がＩＣチップ４の例えば縦方向に対して中央領域に配置されている。これらのＩＧＢＴ（ＢＴＵ１、ＢＴＵ２）は、縦方向に長く横方向に短い半導体領域ＳＵ１、ＳＵ２にそれぞれ設けられており、これらの半導体領域ＳＵ１、ＳＵ２内では図示しないがほぼ横方向にコレクタ領域−エミッタ領域が設けられている。
【００３８】
半導体領域ＳＵ１、ＳＵ２は平面的にＶ字形状に構成されている。半導体領域ＳＵ１の上方にはフリーホイールダイオードＤＵ１が形成される半導体領域ＳＵ３が設けられており、半導体領域ＳＵ２の上方にはフリーホイールダイオードＤＵ２が形成される半導体領域ＳＵ４が設けられている。
【００３９】
図３（ａ）に示すように、ＩＣチップ４の横方向左端に位置すると共に半導体領域ＳＵ１の横方向左脇にノードＮ１の端子が設けられており、半導体領域ＳＵ３およびＳＵ４（又はＳＵ１およびＳＵ２）間にはＩＣチップ４の縦上側の端部にノードＮ２の端子が設けられている。したがって、ノードＮ１およびＮ２の端子間には半導体領域ＳＵ１が形成されている。
【００４０】
また、半導体領域ＳＵ２の横方向右脇にはグランドノードＮ３となる端子が設けられている。したがって、ノードＮ２およびＮ３の端子間には半導体領域ＳＵ２が形成されている。また、トランジスタ（Ｑ４、Ｑ５）を使用したＩＧＢＴ（ＢＴＵ１）のゲート駆動回路とトランジスタ（Ｑ１、Ｑ８）を使用したＩＧＢＴ（ＢＴＵ２）のゲート駆動回路との形成領域ＳＵ５が半導体領域ＳＵ１およびＳＵ２の縦下方に位置して当該領域ＳＵ１およびＳＵ２の脇に近接配置されている。
【００４１】
この場合、トランジスタ（Ｑ４、Ｑ５）をＩＧＢＴ（ＢＴＵ１）の脇に近接配置し、トランジスタ（Ｑ１、Ｑ８）をＩＧＢＴ（ＢＴＵ２）の脇に近接配置すると良い。すると、トランジスタ（Ｑ４、Ｑ５）とＩＧＢＴ（ＢＴＵ１）との間の結線やトランジスタ（Ｑ１、Ｑ８）とＩＧＢＴ（ＢＴＵ２）との間の結線を短く構成することができ、駆動制御信号の遅延時間を短縮できる。
【００４２】
図３（ｂ）は、配置関係を考慮したＩＧＢＴおよびフリーホイールダイオードの電気的結線関係図を示している。この図３（ｂ）に示すように、Ｕ相、Ｖ相、Ｗ相のＩＧＢＴおよびフリーホイールダイオードは同一形となっており、対称形に接続することができるため、この電気的結線関係を考慮して図３（ａ）のように配置すると良い。
【００４３】
すなわち、Ｕ相の半導体領域ＳＵ１およびＳＵ２と同様に、縦方向のほぼ中央領域に位置してＶ相の半導体領域ＳＶ１およびＳＶ２、Ｗ相の半導体領域ＳＷ１およびＳＷ２を並設すると良い。
【００４４】
図３（ａ）に示すように、Ｖ相の半導体領域ＳＶ１およびＳＶ２、並びに、Ｗ相の半導体領域ＳＷ１およびＳＷ２は、それぞれ、Ｖ字形状に設けられている。半導体領域ＳＵ２およびＳＶ２はグランドノードＮ３の端子を挟んで構成されている。また、半導体領域ＳＶ１およびＳＷ１は電源ノードＮ１の端子を挟んで構成されている。ＩＣチップ４の他端部において半導体領域ＳＷ２の横方向脇にはグランドノードＮ３の端子が設けられている。
【００４５】
半導体領域ＳＶ１の縦上方向にはフリーホイールダイオードＤＶ１の形成領域として半導体領域ＳＶ３が設けられており、半導体領域ＳＶ２の縦上方向にはフリーホイールダイオードＤＶ２の形成領域として半導体領域ＳＵ４が設けられている。また、半導体領域ＳＶ２の縦下方向にはＶ相のＩＧＢＴ（ＢＴＶ２）やその周辺のゲート駆動回路が形成されている。また、半導体領域ＳＶ１の縦下方向にはＶ相のＩＧＢＴ（ＢＴＶ１）やその周辺のゲート駆動回路が形成されている。
【００４６】
同様に、半導体領域ＳＷ１の縦上方向にはフリーホイールダイオードＤＷ１の形成領域として半導体領域ＳＷ３が設けられており、半導体領域ＳＷ２の縦上方向にはフリーホイールダイオードＤＷ２の形成領域として半導体領域ＳＷ４が設けられている。また、半導体領域ＳＷ２の縦下方向にはＶ相のＩＧＢＴ（ＢＴＷ２）やその周辺のゲート駆動回路が形成されている。また、半導体領域ＳＷ１の縦下方向にはＶ相のＩＧＢＴ（ＢＴＷ１）やその周辺のゲート駆動回路が形成されている。
【００４７】
上記構成の基本的動作について図４を参照しながら説明する。本実施形態では、電源ノードＮ１およびグランドノードＮ３間の印加電圧Ｖｃｃが約６００Ｖ、１２００Ｖと高電圧であるため、特に上アーム側のＩＧＢＴおよび下アーム側のＩＧＢＴ間に通電する貫通電流が大きくなると動作信頼性を損なう虞がある。そこで、一のアーム側のＩＧＢＴの実動作電流量に応じて他のアーム側（又は両アーム）のＩＧＢＴに流れる電流を強制制御／非強制制御し、また、当該ＩＧＢＴに流れる電流を素早く遮断する回路構成としている。
【００４８】
図４（ａ）および図４（ｂ）は、一のアーム側のＩＧＢＴに流れる電流に基づく他のアーム側（一および他アーム）のＩＧＢＴのゲート強制制御／非強制制御動作について概略的に示している。
【００４９】
これらの図４（ａ）および図４（ｂ）に示すように、一のアーム側のＩＧＢＴの通電電流が第１所定レベルＩ１未満のときに両アームのＩＧＢＴの通電電流を非強制制御状態とし、制御回路２の制御信号に基づく制御が行われる。これは、ＩＧＢＴの通電電流がノイズ程度の微小電流の場合を想定しており、当該微小電流のときには通常動作を継続することを表している。
【００５０】
また、一のアーム側のＩＧＢＴの通電電流が第１所定レベルＩ１以上で且つ第２所定レベルＩ２以下であるときには、当該一のアーム側のＩＧＢＴには通常駆動時の電流が流れているものと見做し、同相の他のアームのＩＧＢＴを強制オフ制御する。これは、一のアーム側のＩＧＢＴがオンしているため、同相の他のアーム側のＩＧＢＴを強制的にオフ制御することで貫通電流を防止するためである。
【００５１】
また、一のアーム側のＩＧＢＴの通電電流が第２所定レベルＩ２を超えるときには、両アームのＩＧＢＴに大電流が流れるものであると見做し、両アームのＩＧＢＴを強制オフ制御する。すると、ＩＧＢＴの実動作電流に応じて強制遮断することができ貫通電流を極力防止することができる。
【００５２】
具体的な回路構成の動作について図１（ａ）および図１（ｂ）を参照して説明する。
まず、図１（ａ）を参照して、下アーム側のＩＧＢＴ（ＢＴＵ２）の通電電流に基いて上アーム側のＩＧＢＴ（ＢＴＵ１）、下アーム側のＩＧＢＴ（ＢＴＵ２）を強制的にオフ制御する場合の動作を説明する。
【００５３】
制御回路２の出力端子ＯＵＴU2の出力レベルが「Ｌ」でありＩＧＢＴ（ＢＴＵ２）のコレクタ−エミッタ間に電流がほとんど流れない場合など、ＩＧＢＴ（ＢＴＵ２）の第１エミッタ電流が流れない場合を考慮する。
【００５４】
ＩＧＢＴ（ＢＴＵ２）のコレクタ−第１エミッタ間の電流がある所定レベル未満のときには、ＩＧＢＴ（ＢＴＵ２）の第２エミッタ電流が所定レベルＩ１（第１所定レベルに相当）未満となる。このときには、抵抗Ｒ１およびＲ２には電流はほとんど流れることはなく、トランジスタＱ１およびＱ２はオフする。トランジスタＱ２がオフすることで、ノードＮ６およびＮ７の電圧がほぼ同一となり、トランジスタＱ３にベース電流が流れることがなくなり、トランジスタＱ３がオフする。したがって、制御回路２の出力端子ＯＵＴU1の出力レベル「Ｈ」「Ｌ」がそのままＩＧＢＴ（ＢＴＵ１）のゲートに印加されることになりＩＧＢＴ（ＢＴＵ１）は通常動作する。
【００５５】
制御回路２の出力端子ＯＵＴU2の出力レベルが「Ｈ」でありＩＧＢＴ（ＢＴＵ２）がオンし通常の動作電流が流れた場合を考慮する。ＩＧＢＴ（ＢＴＵ２）にモータ３の駆動電流が流れたときには、ＩＧＢＴ（ＢＴＵ２）のコレクタ−エミッタ間には通常駆動時の電流が流れる。図４（ａ）および図４（ｂ）に示すように、ＩＧＢＴ（ＢＴＵ２）の第２エミッタ電流が所定レベルＩ１（第１所定レベル）以上で所定レベルＩ２（第２所定レベルに相当）以下となる。
【００５６】
トランジスタＱ１が抵抗Ｒ１およびＲ２の分圧電圧に応じてオンオフし、トランジスタＱ２が抵抗Ｒ１およびＲ２の直列抵抗値に比例した電圧に応じてオンオフする。このため、抵抗Ｒ１およびＲ２の抵抗値が適切に設定されることで、モータ３の通常駆動電流がＩＧＢＴ（ＢＴＵ２）に流れるとトランジスタＱ１がオフしトランジスタＱ２がオンするようになる。トランジスタＱ１がオフするため、制御回路２の出力端子ＯＵＴU2から出力される制御信号はＩＧＢＴ（ＢＴＵ２）のゲートに与えられることになりＩＧＢＴ（ＢＴＵ２）は通常動作し続ける。
【００５７】
トランジスタＱ２がオンすると、抵抗Ｒ５およびツェナーダイオードＤ１に電流が流れることになり、ノードＮ６の電圧が下がる。ノードＮ７およびＮ６間の電圧がトランジスタＱ３のエミッタ−ベース間電圧ＶｆとなるとトランジスタＱ３がオンし、電流が抵抗Ｒ６およびＲ７を通じて流れる。
【００５８】
ノードＮ７の電圧が低下し、ＮＯＴゲートＡ１の入力が「Ｌ」レベルとなると、ＮＯＴゲートＡ１は「Ｈ」レベルを出力し、トランジスタＱ４はオンする。すると、ＩＧＢＴ（ＢＴＵ１）のゲート電圧をノードＮ２の電圧とほぼ一致させることができ、ＩＧＢＴ（ＢＴＵ１）を強制的にオフ制御できる。
【００５９】
回路上では、抵抗Ｒ４の抵抗値が抵抗Ｒ１やＲ２の抵抗値に比較して低く設定されている場合には、直列抵抗Ｒ１およびＲ２に印加される電圧がトランジスタＱ２のベース−エミッタ間電圧Ｖｆとほぼ等しくなるときにトランジスタＱ２がオンする。このため、ＩＧＢＴ（ＢＴＵ２）の第２エミッタ電流の所定レベルＩ１（図４（ａ）および図４（ｂ）参照）は、（トランジスタＱ２のベース−エミッタ間電圧Ｖｆ）／（抵抗Ｒ１およびＲ２の抵抗値の合計値）にほぼ一致する。
【００６０】
次に、ＩＧＢＴ（ＢＴＵ２）がオンした状態で何らかの異常に伴う大電流がＩＧＢＴ（ＢＴＵ２）に流れた場合について考慮する。ＩＧＢＴ（ＢＴＵ２）のコレクタ−エミッタ間に大電流が流れると、ＩＧＢＴ（ＢＴＵ２）の第２エミッタ電流も増加し所定レベルＩ２を超える電流値となる。すると、抵抗Ｒ１およびＲ２にも大電流が流れるようになり、トランジスタＱ１およびＱ２が共にオンするようになる。トランジスタＱ２がオンすると、前述と同様の作用に伴いＩＧＢＴ（ＢＴＵ１）がオフする。また、トランジスタＱ１がオンすると、ＩＧＢＴ（ＢＴＵ２）のゲート電圧を強制的にグランド電位にするため、ＩＧＢＴ（ＢＴＵ２）を強制的にオフ制御できる。
【００６１】
回路上では、抵抗Ｒ３の抵抗値が低く設定されている場合には、抵抗Ｒ２の印加電圧がトランジスタＱ１のベース−エミッタ間電圧Ｖｆとほぼ等しくなるときにトランジスタＱ１がオンする。このため、図４（ａ）および図４（ｂ）に示される第２所定レベルＩ２は、（トランジスタＱ１のベース−エミッタ間電圧Ｖｆ）／（抵抗Ｒ２の抵抗値）にほぼ一致する。
【００６２】
次に、図１（ｂ）を参照して、上アーム側のＩＧＢＴ（ＢＴＵ１）の通電電流に基いて下アーム側のＩＧＢＴ（ＢＴＵ２）、上アーム側のＩＧＢＴ（ＢＴＵ１）を強制的にオフ制御する場合の動作を説明する。
【００６３】
制御回路２の出力端子ＯＵＴU1の出力レベルが「Ｌ」でありＩＧＢＴ（ＢＴＵ１）のコレクタ−エミッタ間に電流がほとんど流れない場合など、ＩＧＢＴ（ＢＴＵ１）の第１エミッタ電流が流れない場合を考慮する。
【００６４】
ＩＧＢＴ（ＢＴＵ１）のコレクタ−第１エミッタ間の電流がある所定レベル未満のときには、ＩＧＢＴ（ＢＴＵ１）の第２エミッタ電流が所定レベルＩ３（第１所定レベルに相当）未満となる。このときには、電流が抵抗Ｒ８およびＲ９にはほとんど流れることはなく、トランジスタＱ５およびＱ６は共にオフする。トランジスタＱ６がオフすることで、トランジスタＱ７のエミッタ−ベース間の電圧がほぼ同一電圧となり、トランジスタＱ７はオフする。したがって、トランジスタＱ８にはベース電流がほとんど流れることはなく、トランジスタＱ８はオフする。したがって、制御回路２の出力端子ＯＵＴU2の出力レベル「Ｈ」「Ｌ」がそのままＩＧＢＴ（ＢＴＵ２）のゲートに印加されることになりＩＧＢＴ（ＢＴＵ２）は通常動作する。
【００６５】
制御回路２の出力端子ＯＵＴU1の出力レベルが「Ｈ」でありＩＧＢＴ（ＢＴＵ１）がオンし通常の動作電流が流れた場合を考慮する。ＩＧＢＴ（ＢＴＵ１）にモータ３の駆動電流が流れたときには、ＩＧＢＴ（ＢＴＵ１）のコレクタ−エミッタ間には通常駆動時の電流が流れる。ＩＧＢＴ（ＢＴＵ１）の第２エミッタ電流が所定レベルＩ３（第１所定レベル）以上で所定レベルＩ４（第２所定レベルに相当）以下となる場合を考慮する。
【００６６】
抵抗Ｒ８およびＲ９の分圧電圧に応じてトランジスタＱ５がオンオフし、抵抗Ｒ８よびＲ９の直列抵抗値に比例した電圧に応じてトランジスタＱ６がオンオフする。このため、抵抗Ｒ５およびＲ６の抵抗値が適切に設定されることで、モータ３の通常駆動電流がＩＧＢＴ（ＢＴＵ１）に流れるとトランジスタＱ５がオフしトランジスタＱ６がオンするようになる。トランジスタＱ５がオフするため、制御回路２の出力端子ＯＵＴU1から出力される制御信号はＩＧＢＴ（ＢＴＵ１）のゲートに与えられることになりＩＧＢＴ（ＢＴＵ１）は通常動作し続ける。
【００６７】
トランジスタＱ６がオンすると、抵抗Ｒ１２およびツェナーダイオードＤ２に電流が流れることになり、トランジスタＱ７のベース電流が流れ、トランジスタＱ７のエミッタ−ベース間電圧がほぼＶｆとなりトランジスタＱ７がオンする。トランジスタＱ７がオンすると、抵抗Ｒ１３およびＲ１４を通じてトランジスタＱ８にベース電流が流れるようになり、トランジスタＱ８がオンする。トランジスタＱ８がオンすると、ＩＧＢＴ（ＢＴＵ２）のゲート電圧をグランド電圧とほぼ一致させることができ、ＩＧＢＴ（ＢＴＵ２）を強制的にオフ制御することができる。
【００６８】
回路上では、抵抗Ｒ１１の抵抗値が抵抗Ｒ８およびＲ９に比較して低く設定されている場合には、直列抵抗Ｒ８およびＲ９に印加される電圧がトランジスタＱ６のベース−エミッタ間電圧Ｖｆとほぼ等しくなるときにトランジスタＱ６がオンする。このため、ＩＧＢＴ（ＢＴＵ１）の第２エミッタ電流の所定レベルＩ３は、（トランジスタＱ６のベース−エミッタ間電圧Ｖｆ）／（抵抗Ｒ８およびＲ９の抵抗値の合計値）にほぼ一致する。
【００６９】
また、ＩＧＢＴ（ＢＴＵ１）がオンした状態で何らかの異常に伴う大電流がＩＧＢＴ（ＢＴＵ１）に流れた場合について考慮する。ＩＧＢＴ（ＢＴＵ１）のコレクタ−エミッタ間に大電流が流れると、ＩＧＢＴ（ＢＴＵ１）の第２エミッタ電流も増加し、所定レベルＩ４を超える電流値となる。すると、抵抗Ｒ８およびＲ９にも大電流が流れるようになり、トランジスタＱ５およびＱ６が共にオンするようになる。トランジスタＱ６がオンすると、前述と同様の作用に伴いＩＧＢＴ（ＢＴＵ２）がオフする。また、トランジスタＱ５がオンすると、ＩＧＢＴ（ＢＴＵ１）のゲート電圧を強制的にノードＮ２の電圧と一致させるため、ＩＧＢＴ（ＢＴＵ１）を強制的にオフ制御できる。
【００７０】
回路上では、抵抗Ｒ１０の抵抗値が低く設定されている場合には、抵抗Ｒ９の印加電圧がトランジスタＱ５のベース−エミッタ間電圧Ｖｆとほぼ等しくなるときにトランジスタＱ５がオンする。このため、図４（ａ）および図４（ｂ）に示される第２所定レベルに相当するＩＧＢＴ（ＢＴＵ１）の第２エミッタ電流の所定レベルＩ４は、（トランジスタＱ５のベース−エミッタ間電圧Ｖｆ）／（抵抗Ｒ９の抵抗値）にほぼ一致する。
【００７１】
このようにして、上アーム側のＩＧＢＴ（ＢＴＵ１）のエミッタ電流に応じて下アーム側のＩＧＢＴ（ＢＴＵ２）（両アームのＩＧＢＴ）を強制制御可能としていると共に、下アーム側のＩＧＢＴ（ＢＴＵ２）の電流に応じて上アーム側のＩＧＢＴ（ＢＴＵ１）（両アームのＩＧＢＴ）を強制制御可能としている。
【００７２】
本実施形態によれば、例えば下アーム側のＩＧＢＴ（ＢＴＵ２）に流れる通電電流が所定レベルＩ１未満のときには、下アーム側および上アーム側のＩＧＢＴ（ＢＴＵ２、ＢＴＵ１）をオンオフ強制制御することなく通常駆動しているため、ＩＧＢＴ（ＢＴＵ２）に流れる通電電流がノイズ程度の微小電流のときには通常駆動動作を継続できる。
【００７３】
また、例えば下アーム側のＩＧＢＴ（ＢＴＵ２）に流れる通電電流が所定レベルＩ１以上で且つ所定レベルＩ２以下のときには、ＩＧＢＴ（ＢＴＵ２）をオンオフ強制制御することなく通常駆動し、上アーム側のＩＧＢＴ（ＢＴＵ１）を強制的にオフ制御しているため、ＩＧＢＴ（ＢＴＵ１）の通電電流を遮断することができ半導体スイッチング素子の実動作に応じて貫通電流を防止することができる。
【００７４】
また、例えば下アーム側のＩＧＢＴ（ＢＴＵ２）に流れる通電電流が所定レベルＩ２を超えるときには、ＩＧＢＴ（ＢＴＵ１、ＢＴＵ２）を強制的にオフ制御するため、特にＩＧＢＴ（ＢＴＵ２）に何らかの異常で大電流が流れようとしても、ＩＧＢＴ（ＢＴＵ１、ＢＴＵ２）の通電電流を共に遮断することができ、半導体スイッチング素子の実動作に応じて強制遮断することができ貫通電流を防止できる。これにより、動作信頼性を向上できる。
【００７５】
また、例えば下アーム側のＩＧＢＴ（ＢＴＵ２）に流れる通電電流を測定するときに、トランジスタＱ２がＩＧＢＴ（ＢＴＵ２）の通電電流をセンシングし、トランジスタＱ３がトランジスタＱ２の出力信号をレベルシフトし、トランジスタＱ４がトランジスタＱ３の出力信号に応じてＩＧＢＴ（ＢＴＵ１）を強制的にオフ制御しているため、主として３つのトランジスタの動作のみでＩＧＢＴ（ＢＴＵ１）を強制的にオフ制御することができる。これにより、動作遅延時間を少なくすることができ、貫通電流が流れないようにすることができる。
【００７６】
ＩＧＢＴ（ＢＴＵ１、ＢＴＵ２、ＢＴＶ１、ＢＴＶ２、ＢＴＷ１、ＢＴＷ２）はＩＣチップ４の中央領域に配置されているため、当該ＩＧＢＴが発生する熱を効率よく分散させることができる。しかも、トランジスタＱ４およびＱ５はＩＧＢＴ（ＢＴＵ１）に近接配置されており、トランジスタＱ１およびＱ８はＩＧＢＴ（ＢＴＵ２）に近接配置されているため、当該トランジスタおよびＩＧＢＴ間の接続配線による遅延時間を極力抑制できる。
【００７７】
また、本実施形態では、ハイブリッド自動車の車輪駆動モータ３の駆動回路１の貫通電流防止回路Ｚとして適用しているため、特に２つの電源ノードＮ１−Ｎ３間に高電圧が印加されたとしても、貫通電流を極力防止することができ動作信頼性を向上できる。
【００７８】
（第２実施形態）
図５は、本発明の第２実施形態を示すもので、前述実施形態と異なるところは、レベルシフトトランジスタの出力信号によりオフ制御トランジスタが半導体スイッチング素子をオフ制御するときに、オフ制御トランジスタよりも低駆動能力でオフ制御トランジスタの動作を制御する動作制御トランジスタを設け、オフ制御トランジスタは少なくとも一方および他方の何れかの半導体スイッチング素子の１つに対応して１つのトランジスタにより構成されているところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分について説明する。
【００７９】
図５は、図１（ｂ）に代わる貫通電流防止回路の一部を概略的に示している。この図５に示すように、図１（ｂ）に示されるトランジスタＱ８に代えて、抵抗Ｒ１５、トランジスタＱ９（動作制御トランジスタに相当）、電流源Ｉａ、ダイオードＤ４を組み合わせた駆動回路を設けている。
【００８０】
この駆動回路では、ツェナーダイオードＤ３のアノードとグランドとの間に抵抗Ｒ１５が接続されており、この共通接続ノードＮ１０がＰＮＰ形のバイポーラトランジスタＱ９のベースに接続されている。トランジスタＱ９のコレクタはグランドに接続されており、トランジスタＱ９のエミッタはダイオードＤ４のアノードに接続されると共に電流源Ｉａの供給端子に接続されている。そして、ダイオードＤ４のカソードはノードＮ４、抵抗Ｒ３を通じてトランジスタＱ１のベース（制御端子）に接続されている。この構成により、電流源ＩａからトランジスタＱ１のベースに電流が印加されるようになっている。
【００８１】
図１（ａ）や図１（ｂ）に示すトランジスタ（Ｑ１、Ｑ４、Ｑ５、Ｑ８）は、ＩＧＢＴ（ＢＴＵ１、ＢＴＵ２）をそれぞれ瞬時にオフ制御する必要があるため、スイッチング速度が高速でしかも電流駆動能力の高いバイポーラトランジスタを適用すると良い。
【００８２】
すると、ＩＧＢＴ（ＢＴＵ１、ＢＴＵ２）のオン時に蓄積されたゲート電荷を瞬時に放出でき、ＩＧＢＴ（ＢＴＵ１、ＢＴＵ２）を瞬時にオフ制御できるため望ましい。しかし、このような電流駆動能力の高いトランジスタを半導体集積回路としてＩＣチップ４内に構成すると、図３（ａ）に示したようにＩＣチップ４内に占める占有領域が拡大してしまう。
【００８３】
そこで本実施形態では、トランジスタＱ８を削減し、代わりに、トランジスタＱ８よりも電流駆動能力の低いトランジスタＱ９を別途設け、トランジスタＱ１のベース（制御端子）を駆動している。トランジスタＱ９は、低電流駆動能力のもので構成しているため、たとえ電流源ＩａやダイオードＤ４、抵抗Ｒ１５を別途設けたとしても、前述実施形態に示した構成と比較してＩＣチップ４内の占有領域を抑制できる。
【００８４】
本実施形態によれば、トランジスタＱ１の動作を制御する動作制御トランジスタＱ９をトランジスタＱ１よりも低電流駆動能力のもので構成しているため、ＩＣチップ４内の占有領域を極力抑制できる。ＩＧＢＴ（ＢＴＵ２）に対応して１つのトランジスタＱ１により駆動するように構成されているため、オフ制御トランジスタを１つで構成することができ、ＩＣチップ４内に占められる占有領域を抑制できる。
【００８５】
尚、本実施形態に示された構成を上アーム側のＩＧＢＴ（ＢＴＵ１）の駆動回路に適用できることは言うまでもない。すなわち、トランジスタＱ４、Ｑ５のうちトランジスタＱ４を削減することができ、ＩＣチップ４内の占有領域をさらに抑制できる。
【００８６】
（他の実施形態）
本発明は、前記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で、例えば、以下に示す変形又は拡張が可能である。
【００８７】
ハイブリッド自動車の車輪駆動モータ３の駆動回路１に適用したが、電気自動車用などに適用しても良い。特に数百Ｖ以上の電源電圧で駆動する大電力用の自動車用モータの駆動回路に適用すると好適である。
【００８８】
半導体スイッチング素子として、ＩＧＢＴ（ＢＴＵ１、ＢＴＵ２、ＢＴＶ１、ＢＴＶ２、ＢＴＷ１、ＢＴＷ２）によるバイポーラトランジスタを適用した実施形態を示したが、他の半導体スイッチング素子（例えば、ＭＯＳＦＥＴなどのＭＯＳトランジスタ）を適用しても良い。
【００８９】
オフ制御トランジスタとしてＮＰＮ形のバイポーラトランジスタ（Ｑ４、Ｑ８）を適用した実施形態を示したが、前述同様にこれに代えてＭＯＳトランジスタを適用しても良い。センシングトランジスタとしてＮＰＮ形のバイポーラトランジスタ（Ｑ２、Ｑ６）を適用した実施形態を示したが、前述同様にこれに代えてＭＯＳトランジスタを適用しても良い。レベルシフトトランジスタとしてＮＰＮ形のバイポーラトランジスタ（Ｑ３、Ｑ７）を適用した実施形態を示したが、前述同様にこれに代えてＭＯＳトランジスタを適用しても良い。他のトランジスタ（Ｑ１、Ｑ５）も同様である。貫通電流防止回路Ｚの回路構成要素は、本発明の要旨を変更しない程度で必要に応じて回路構成を変更しても良いし、他の回路構成を付加しても良いし、必要に応じて回路構成要素を削除して構成しても良い。
【符号の説明】
【００９０】
図面中、１は駆動回路、２は制御回路、ＯＵＴU1、ＯＵＴU2は制御出力端子、ＢＴＵ１、ＢＴＵ２、ＢＴＶ１、ＢＴＶ２、ＢＴＷ１、ＢＴＷ２はＩＧＢＴ（半導体スイッチング素子）、Ｑ１、Ｑ５はＮＰＮ形のバイポーラトランジスタ（第１トランジスタ）、Ｑ２、Ｑ６はＮＰＮ形のバイポーラトランジスタ（第２トランジスタ、センシングトランジスタ）、Ｑ３、Ｑ７はＰＮＰ形のバイポーラトランジスタ（レベルシフトトランジスタ）、Ｑ４、Ｑ８はＮＰＮ形のバイポーラトランジスタ（オフ制御トランジスタ）、Ｑ９はＰＮＰ形のバイポーラトランジスタ（動作制御トランジスタ）、Ｚは貫通電流防止回路を示す。
【図１】
0005428919.tif 000002
【図２】
0005428919.tif 000003
【図３】
0005428919.tif 000004
【図４】
0005428919.tif 000005
【図５】
0005428919.tif 000006