(57)【特許請求の範囲】
【請求項１】
分波器及び該分波器が実装される回路基板を備えている複合部品であって、
前記分波器は、
第１の外部電極ないし第３の外部電極と、
前記第１の外部電極から入力してくる信号を前記第２の外部電極に出力する第１のフィルタと、
前記第３の外部電極から入力してくる信号を前記第１の外部電極に出力する第２のフィルタと、
を含んでおり、
前記回路基板は、
第１の主面及び第２の主面を有し、かつ、該第１の主面上に前記分波器が実装されている基板本体と、
前記第１の主面に設けられ、かつ、前記第１の外部電極ないし前記第３の外部電極のそれぞれが接続される第４の外部電極ないし第６の外部電極と、
前記第２の主面に設けられている第７の外部電極ないし第９の外部電極と、
前記第４の外部電極と前記第７の外部電極とを接続する第１の信号経路、前記第５の外部電極と前記第８の外部電極とを接続する第２の信号経路、及び、前記第６の外部電極と前記第９の外部電極とを接続する第３の信号経路と、
前記基板本体に内蔵され、前記第１の主面の法線方向から平面視したときに、前記分波器が実装される実装領域を包含するように該実装領域と重なっている第１のグランド導体と、
を含んでおり、
前記第１の信号経路が、前記第１の主面の法線方向から平面視したときに、該第１の主面と前記第１のグランド導体との間において前記実装領域内から該実装領域外まで延在し、かつ、該実装領域外を通過して前記第７の外部電極に接続されていること、前記第２の信号経路が、前記第１の主面の法線方向から平面視したときに、該第１の主面と前記第１のグランド導体との間において前記実装領域内から該実装領域外まで延在し、かつ、該実装領域外を通過して前記第８の外部電極に接続されていること、又は、前記第３の信号経路が、前記第１の主面の法線方向から平面視したときに、該第１の主面と前記第１のグランド導体との間において前記実装領域内から該実装領域外まで延在し、かつ、該実装領域外を通過して前記第９の外部電極に接続されていることの少なくともいずれか一つが成立していること、
を特徴とする複合部品。
【請求項２】
前記第１の信号経路は、
前記第１の主面の法線方向から平面視したときに、該第１の主面と前記第１のグランド導体との間において前記実装領域内から該実装領域外まで延在している第１の配線導体と、
前記第１の主面の法線方向から平面視したときに、前記実装領域外において前記第１の配線導体と前記第７の外部電極とを接続している第１のビアホール導体と、
を有していること、
を特徴とする請求項１に記載の複合部品。
【請求項３】
前記第１のビアホール導体は、前記第１のグランド導体に設けられている孔を通過していること、
を特徴とする請求項２に記載の複合部品。
【請求項４】
前記第１のビアホール導体は、前記第１のグランド導体の外縁に設けられた窪みを通過していること、
を特徴とする請求項２に記載の複合部品。
【請求項５】
前記第２の信号経路は、
前記第１の主面の法線方向から平面視したときに、該第１の主面と前記第１のグランド導体との間において前記実装領域内から該実装領域外まで延在している第２の配線導体と、
前記第１の主面の法線方向から平面視したときに、前記実装領域外において前記第２の配線導体と前記第８の外部電極とを接続している第２のビアホール導体と、
を有していること、
を特徴とする請求項２ないし請求項４のいずれかに記載の複合部品。
【請求項６】
前記第３の信号経路は、
前記第１の主面の法線方向から平面視したときに、該第１の主面と前記第１のグランド導体との間において前記実装領域内から該実装領域外まで延在している第３の配線導体と、
前記第１の主面の法線方向から平面視したときに、前記実装領域外において前記第３の配線導体と前記第９の外部電極とを接続している第３のビアホール導体と、
を含んでいること、
を特徴とする請求項５に記載の複合部品。
【請求項７】
前記第１の主面は、該第１の主面の法線方向から平面視したときに、第１の辺ないし第４の辺からなる矩形状をなしており、
前記第１の主面の法線方向から平面視したときに、前記第１のビアホール導体は前記第１の辺ないし前記第４の辺の内の該第１の辺に最も近い位置に設けられ、前記第２のビアホール導体は該第１の辺ないし該第４の辺の内の該第２の辺に最も近い位置に設けられ、前記第３のビアホール導体は該第１の辺ないし該第４の辺の内の該第３の辺に最も近い位置に設けられていること、
を特徴とする請求項６に記載の複合部品。
【請求項８】
前記回路基板は、
前記第４の外部電極ないし前記第６の外部電極と前記第１の配線導体ないし前記第３の配線導体とを接続する第４のビアホール導体ないし第６のビアホール導体と、
前記第１の主面に設けられている第１０の外部電極と、
前記第１０の外部電極と前記第１のグランド導体とを接続している第７のビアホール導体と、
を更に含んでおり、
前記第１の主面の法線方向から平面視したときに、前記実装領域内には、前記第４のビアホール導体ないし前記第７のビアホール導体以外のビアホール導体が設けられていないこと、
を特徴とする請求項７に記載の複合部品。
【請求項９】
前記回路基板は、
前記第１の主面の法線から平面視したときに、前記実装領域と重なっていると共に、前記第２の主面と前記第１のグランド導体との間に設けられている第２のグランド導体と、
前記第１のグランド導体と前記第２のグランド導体とを接続している第８のビアホール導体と、
を更に含んでいること、
を特徴とする請求項１ないし請求項８のいずれかに記載の複合部品。
【請求項１０】
前記回路基板は、
前記基板本体に内蔵され、前記第１の主面と前記第１のグランド導体との間に設けられている第３のグランド導体を、
更に含んでいること、
を特徴とする請求項１ないし請求項９のいずれかに記載の複合部品。
【請求項１１】
前記第１の主面の法線方向から平面視したときに、前記第２のグランド導体の少なくとも一部は、前記回路基板の前記第１の辺ないし前記第４の辺と共に前記第１のビアホール導体ないし前記第３のビアホール導体の周囲を囲んでいること、
を特徴とする請求項９に記載の複合部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合部品に関し、より特定的には、分波器が実装される複合部品に関する。
【背景技術】
【０００２】
従来の複合部品としては、例えば、特許文献１に記載のアンテナスイッチモジュールが知られている。該アンテナスイッチモジュールでは、アンテナを介して受信される複数の通信方式において送信信号及び受信信号が分離される。そして、分離された送信信号及び受信信号は積層誘電体内を伝送される。このようなアンテナスイッチモジュールでは、送信信号と受信信号との間に発生する不要な干渉を低減する必要がある。【０００３】
しかしながら、特許文献１に記載のアンテナスイッチモジュールは、送信信号と受信信号との間に発生する不要な干渉を十分に低減できないという問題を有している。より詳細には、送信信号が伝送される伝送経路と受信信号が伝送される伝送経路との間には、グランド導体が設けられている。これにより、アンテナスイッチモジュールでは、送信信号と受信信号との間に発生する不要な干渉の低減が図られている。ところが、アンテナスイッチモジュールでは、グランド導体の面積が小さいために、送信信号と受信信号との間に発生する不要な干渉を十分に低減できない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２９５５３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の目的は、送受信信号等の複数種類の信号を分離する分波器が実装される複合部品において、複数種類の信号間に発生する不要な干渉を低減することである。
【課題を解決するための手段】
【０００６】
本発明の一形態に係る複合部品は、分波器及び該分波器が実装される回路基板を備えている複合部品であって、前記分波器は、第１の外部電極ないし第３の外部電極と、前記第１の外部電極から入力してくる信号を前記第２の外部電極に出力する第１のフィルタと、前記第３の外部電極から入力してくる信号を前記第１の外部電極に出力する第２のフィルタと、を含んでおり、前記回路基板は、第１の主面及び第２の主面を有し、かつ、該第１の主面上に前記分波器が実装されている基板本体と、前記第１の主面に設けられ、かつ、前記第１の外部電極ないし前記第３の外部電極のそれぞれが接続される第４の外部電極ないし第６の外部電極と、前記第２の主面に設けられている第７の外部電極ないし第９の外部電極と、前記第４の外部電極と前記第７の外部電極とを接続する第１の信号経路、前記第５の外部電極と前記第８の外部電極とを接続する第２の信号経路、及び、前記第６の外部電極と前記第９の外部電極とを接続する第３の信号経路と、前記基板本体に内蔵され、前記第１の主面の法線方向から平面視したときに、前記分波器が実装される実装領域を包含するように該実装領域と重なっている第１のグランド導体と、を含んでおり、前記第１の信号経路が、前記第１の主面の法線方向から平面視したときに、該第１の主面と前記第１のグランド導体との間において前記実装領域内から該実装領域外まで延在し、かつ、該実装領域外を通過して前記第７の外部電極に接続されていること、前記第２の信号経路が、前記第１の主面の法線方向から平面視したときに、該第１の主面と前記第１のグランド導体との間において前記実装領域内から該実装領域外まで延在し、かつ、該実装領域外を通過して前記第８の外部電極に接続されていること、又は、前記第３の信号経路が、前記第１の主面の法線方向から平面視したときに、該第１の主面と前記第１のグランド導体との間において前記実装領域内から該実装領域外まで延在し、かつ、該実装領域外を通過して前記第９の外部電極に接続されていることの少なくともいずれか一つが成立していること、を特徴とする。
【発明の効果】
【０００７】
本発明によれば、複数種類の信号を分離する分波器が実装される複合部品において、複数種類の信号間に発生する不要な干渉を低減できる。
【図面の簡単な説明】
【０００８】
【図１】回路モジュールの外観斜視図である。
【図２】回路モジュールの回路図である。
【図３】回路モジュールの回路基板の分解図である。
【図４】第１の変形例に係る回路モジュールの回路基板の分解図である。
【図５】第２の変形例に係る回路モジュールの回路基板の分解図である。
【発明を実施するための形態】
【０００９】
以下に、本発明の実施形態に係る回路モジュールについて図面を参照しながら説明する。
【００１０】
（回路モジュールの構成）
まず、回路モジュールの構成について図面を参照しながら説明する。図１は、回路モジュール１の外観斜視図である。図１（ａ）は、回路モジュール１を上方から見た図であり、図１（ｂ）は、回路モジュール１を下方から見た図である。図２は、回路モジュール１の回路図である。図３は、回路モジュール１の回路基板１０の分解図である。
【００１１】
以下では、回路基板１０の積層方向をｚ軸方向と定義する。回路基板１０をｚ軸方向から平面視したときの回路基板１０の各辺が延在している方向をx軸方向及びｙ軸方向と定義する。図１では、紙面左右方向をｘ軸方向とし、紙面奥行き方向をｙ軸方向とする。ｘ軸方向、ｙ軸方向及びｚ軸方向は互いに直交している。
【００１２】
回路モジュール１は、携帯電話等の通信機器のマザーボードに実装され、携帯電話の送受信回路の一部として用いられる。回路モジュール１は、図１に示すように、回路基板１０及び分波器１１０を備えている。
【００１３】
まず、分波器１１０の構成について説明する。分波器１１０は、図１及び図２に示すように、本体１１２、外部電極１１４（１１４ａ〜１１４ｄ）及びＳＡＷフィルタ１２０ａ，１２０ｂ（図１には図示せず）を含んでいる。
【００１４】
本体１１２は、直方体状の積層体であり、例えば、セラミックからなる絶縁体層が積層されることにより構成されている。外部電極１１４は、図１に示すように、本体１１２のｚ軸方向の負方向側の主面上に設けられており、３行３列に並ぶように設けられている。外部電極１１４ａ（第１の外部電極）は、２行目及び１列目に設けられている。外部電極１１４ｂ（第２の外部電極）は、１行目及び３列目に設けられている。外部電極１１４ｃ（第３の外部電極）は、３行目及び３列目に設けられている。外部電極１１４ｄは、外部電極１１４ａ〜１１４ｃを除く他の６つの外部電極１１４である。
【００１５】
外部電極１１４ａと外部電極１１４ｂ，１１４ｃとは、図２に示すように、信号経路ＳＬ１１〜ＳＬ１３により接続されている。より詳細には、外部電極１１４ａには、信号経路ＳＬ１１が接続されている。信号経路ＳＬ１２，ＳＬ１３は、信号経路ＳＬ１１から２つに枝分かれしている。そして、外部電極１１４ｂ，１１４ｃはそれぞれ、信号経路ＳＬ１２，ＳＬ１３に接続されている。
【００１６】
ＳＡＷフィルタ１２０ａ，１２０ｂは、異なる周波数帯域を通過帯域とするフィルタであり、本体１１２に実装されている。ＳＡＷフィルタ１２０ａ，１２０ｂは、樹脂や金属ケース等により被覆されている。より詳細には、ＳＡＷフィルタ１２０ａは、図２に示すように、信号経路ＳＬ１２上に設けられ、送信信号の周波数帯域（例えば、１．９５ＧＨｚ）を通過帯域とするフィルタである。そして、ＳＡＷフィルタ１２０ａは、外部電極１１４ｂから入力してくる高周波信号の内の送信信号の周波数帯域の高周波信号のみを外部電極１１４ａに出力する。ＳＡＷフィルタ１２０ｂは、図２に示すように、信号経路ＳＬ１３上に設けられ、受信信号の周波数帯域（例えば、２．１４ＧＨｚ）を通過帯域とするフィルタである。そして、ＳＡＷフィルタ１２０ｂは、外部電極１１４ａから入力してくる高周波信号の内の受信信号の周波数帯域の高周波信号を外部電極１１４ｃに出力する。なお、ＳＡＷフィルタ１２０ａ，１２０ｂは、水晶などの圧電基板上にくし形電極を形成し、その圧電基板をアルミナ等のベース基板上に実装することにより作製される。このとき、ＳＡＷフィルタ１２０ａ，１２０ｂを形成する圧電基板を同一のベース基板上に実装して一体型の分波器を形成してもよい。また、ＳＡＷフィルタ１２０ａ，１２０ｂ毎に別のベース基板上に実装し、これらを回路基板１０上に実装することにより分波器を形成してもよい。
【００１７】
次に、回路基板１０の構成について説明する。回路基板１０は、図１及び図３に示すように、基板本体１２及び外部電極１４（１４ａ〜１４ｄ），１６（１６ａ〜１６ｆ）を含んでいる。
【００１８】
基板本体１２は、直方体状の積層体であり、図３に示すように、絶縁体層１８（１８ａ〜１８ｅ）が積層されることにより構成されている。以下では、基板本体１２のｚ軸方向の正方向側の主面を主面Ｓ１と定義し、基板本体１２のｚ軸方向の負方向側の主面を主面Ｓ２と定義する。更に、主面Ｓ１のｙ軸方向の負方向側の辺を辺Ｌ１とし、主面Ｓ１のｘ軸方向の負方向側の辺を辺Ｌ２とし、主面Ｓ１のｘ軸方向の正方向側の辺を辺Ｌ３とし、主面Ｓ１のｙ軸方向の正方向側の辺を辺Ｌ４とする。主面Ｓ２のｙ軸方向の負方向側の辺を辺Ｌ５とし、主面Ｓ２のｘ軸方向の負方向側の辺を辺Ｌ６とし、主面Ｓ２のｘ軸方向の正方向側の辺を辺Ｌ７とし、主面Ｓ２のｙ軸方向の正方向側の辺を辺Ｌ８とする。また、基板本体１２において、ｚ軸方向（主面Ｓ１の法線方向）から平面視したときに、分波器１１０が実装される領域を実装領域Ｒと定義する。
【００１９】
絶縁体層１８は、例えばセラミックにより構成され、図３に示すように矩形状をなしている。絶縁体層１８ａ〜１８ｅは、ｚ軸方向の負方向側から正方向側に向かってこの順に並ぶように積層されている。以下では、絶縁体層１８のｚ軸方向の正方向側の面を表面と呼び、絶縁体層１８のｚ軸方向の負方向側の面を裏面と呼ぶ。基板本体１２の主面Ｓ１は、絶縁体層１８ｅの表面により構成され、基板本体１２の主面Ｓ２は、絶縁体層１８ａの裏面により構成されている。
【００２０】
外部電極１４は、図１及び図３に示すように、基板本体１２の主面Ｓ１（すなわち、絶縁体層１８ｅの表面）上に設けられており、外部電極１１４と対応するように３行３列に並ぶように設けられている。外部電極１４ａ（第４の外部電極）は、２行目及び１列目に設けられている。外部電極１４ｂ（第５の外部電極）は、１行目及び３列目に設けられている。外部電極１４ｃ（第６の外部電極）は、３行目及び３列目に設けられている。外部電極１４ｄ（第１０の外部電極）は、外部電極１４ａ〜１４ｃを除く他の６つの外部電極１４である。これにより、分波器１１０が回路基板１０に実装されると、外部電極１４ａ〜１４ｄはそれぞれ、外部電極１１４ａ〜１１４ｄと接続される。よって、外部電極１４ａ〜１４ｄは、図１及び図３に示すように、ｚ軸方向から平面視したときに、実装領域Ｒ内に位置している。
【００２１】
外部電極１６は、図１に示すように、基板本体１２の主面Ｓ２（すなわち、絶縁体層１８ａの裏面）上に設けられ、主面Ｓ２の中心、及び、主面Ｓ２の外縁に沿って並ぶように設けられている。より詳細には、外部電極１６ａは、図３に示すように、辺Ｌ５〜Ｌ８の内の辺Ｌ５に最も接近するように設けられている。本実施形態では、外部電極１６ａ（第７の外部電極）は、辺Ｌ５の中点近傍に設けられている。外部電極１６ｂ（第８の外部電極）は、図３に示すように、辺Ｌ５〜Ｌ８の内の辺Ｌ６に最も接近するように設けられている。本実施形態では、外部電極１６ｂは、辺Ｌ６のｙ軸方向の正方向側の端部近傍に設けられている。外部電極１６ｃ（第９の外部電極）は、図３に示すように、辺Ｌ５〜Ｌ８の内の辺Ｌ７に最も接近するように設けられている。本実施形態では、外部電極１６ｃは、辺Ｌ７のｙ軸方向の正方向側の端部近傍に設けられている。
【００２２】
外部電極１６ｆ（第１１の外部電極）は、図３に示すように、主面Ｓ２の中心に設けられており、外部電極１６ａ〜１６ｅよりも大きな面積を有している。外部電極１６ｄ，１６ｅは、図３に示すように、外部電極１６ａ〜１６ｃと共に主面Ｓ２の外縁に沿って並ぶように設けられている。よって、外部電極１６ａ〜１６ｅは、ｚ軸方向から平面視したときに、実装領域Ｒとは重なっていない。なお、図１及び図３では、図面が煩雑になることを避けるために、外部電極１６ｄについては、代表的なものにのみ参照符号を付してある。
【００２３】
次に、回路基板１０の内部構成について説明する。回路基板１０は、配線導体２０（２０ａ〜２０ｃ）、グランド導体２２（２２ａ，２２ｂ）及びビアホール導体ｖ（ｖ１〜ｖ２０）を備えている。
【００２４】
グランド導体２２ａ，２２ｂはそれぞれ、図３に示すように、絶縁体層１８ｂ，１８ｃの裏面上に設けられることにより、基板本体１２に内蔵されている。よって、グランド導体２２ａ（第２のグランド電極）は、グランド導体２２ｂ（第１のグランド電極）よりも、ｚ軸方向の負方向側に位置している。これにより、グランド導体２２ａは、主面Ｓ２とグランド導体２２ｂとの間に設けられている。グランド導体２２ａ，２２ｂは、絶縁体層１８ｂ，１８ｃの裏面の略全面を覆うことにより、ｚ軸方向から平面視したときに、実装領域Ｒを包含するように該実装領域Ｒと重なっている。ただし、グランド導体２２ａ，２２ｂの外縁はそれぞれ、絶縁体層１８ｂ，１８ｃの外縁よりもわずかに内側に位置しており、該絶縁体層１８ｂ，１８ｃの外縁には接していない。更に、グランド導体２２ａ，２２ｂの外縁には、窪みｇ１〜ｇ６が設けられている。
【００２５】
ビアホール導体ｖ１〜ｖ５及び配線導体２０ａは、外部電極１４ａと外部電極１６ａとを接続する信号経路ＳＬ１（図２参照）を構成している。ビアホール導体ｖ５は、図３に示すように、絶縁体層１８ｅをｚ軸方向に貫通しており、外部電極１４ａに接続されている。よって、ビアホール導体ｖ５は、ｚ軸方向から平面視したときに、実装領域Ｒ内に位置している。
【００２６】
配線導体２０ａは、図３に示すように、絶縁体層１８ｄの裏面上に設けられている線状導体である。配線導体２０ａの一端は、ｚ軸方向から平面視したときに、ビアホール導体ｖ５と接続されている。したがって、配線導体２０ａの一端は、ｚ軸方向から平面視したときに、実装領域Ｒ内に位置している。配線導体２０ａの他端は、ｚ軸方向から平面視したときに、外部電極１６ａと重なっている。したがって、配線導体２０ａの他端は、ｚ軸方向から平面視したときに、実装領域Ｒ外に位置している。また、配線導体２０ａの他端は、ｚ軸方向から平面視したときに、辺Ｌ１〜Ｌ４の内の辺Ｌ１の最も近くに位置している。このように、配線導体２０ａは、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在している。
【００２７】
ビアホール導体ｖ１は、図３に示すように、絶縁体層１８ａをｚ軸方向に貫通しており、外部電極１６ａに接続されている。ビアホール導体ｖ２，ｖ３はそれぞれ、絶縁体層１８ｂ，１８ｃをｚ軸方向に貫通しており、ｚ軸方向から平面視したときに、ビアホール導体ｖ１と重なっている。よって、ビアホール導体ｖ１〜ｖ３（第１のビアホール導体）は、ｚ軸方向から平面視したときに、実装領域Ｒ外に位置している。更に、ビアホール導体ｖ３は、配線導体２０ａの他端に接続されている。よって、ビアホール導体ｖ１〜ｖ３は、ｚ軸方向から平面視したときに、辺Ｌ１〜Ｌ４の内の辺Ｌ１の最も近くに設けられている。これにより、ビアホール導体ｖ１〜ｖ３は、ｚ軸方向から平面視したときに、実装領域Ｒ外において配線導体２０ａと外部電極１６ａとを接続している。
【００２８】
更に、ビアホール導体ｖ２，ｖ３はそれぞれ、グランド導体２２ａ，２２ｂに設けられている窪みｇ１，ｇ４を通過している。これにより、ビアホール導体ｖ１〜ｖ３は、グランド導体２２ａ，２２ｂには接続されていない。
【００２９】
以上のように構成された信号経路ＳＬ１は、図２及び図３に示すように、外部電極１４ａと外部電極１６ａとを接続している。更に、信号経路ＳＬ１は、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在し、かつ、実装領域Ｒ外を通過して外部電極１６ａに接続されている。
【００３０】
ビアホール導体ｖ６〜ｖ１０及び配線導体２０ｂは、外部電極１４ｂと外部電極１６ｂとを接続する信号経路ＳＬ２（図２参照）を構成している。ビアホール導体ｖ１０は、図３に示すように、絶縁体層１８ｅをｚ軸方向に貫通しており、外部電極１４ｂに接続されている。よって、ビアホール導体ｖ１０は、ｚ軸方向から平面視したときに、実装領域Ｒ内に位置している。
【００３１】
配線導体２０ｂは、図３に示すように、絶縁体層１８ｄの裏面上に設けられている線状導体である。配線導体２０ｂの一端は、ｚ軸方向から平面視したときに、ビアホール導体ｖ１０と接続されている。したがって、配線導体２０ｂの一端は、ｚ軸方向から平面視したときに、実装領域Ｒ内に位置している。配線導体２０ｂの他端は、ｚ軸方向から平面視したときに、外部電極１６ｂと重なっている。したがって、配線導体２０ｂの他端は、ｚ軸方向から平面視したときに、実装領域Ｒ外に位置している。また、配線導体２０ｂの他端は、ｚ軸方向から平面視したときに、辺Ｌ１〜Ｌ４の内の辺Ｌ２の最も近くに位置している。このように、配線導体２０ｂは、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在している。
【００３２】
ビアホール導体ｖ６は、図３に示すように、絶縁体層１８ａをｚ軸方向に貫通しており、外部電極１６ｂに接続されている。ビアホール導体ｖ７，ｖ８はそれぞれ、絶縁体層１８ｂ，１８ｃをｚ軸方向に貫通しており、ｚ軸方向から平面視したときに、ビアホール導体ｖ６と重なっている。よって、ビアホール導体ｖ６〜ｖ８（第２のビアホール導体）は、ｚ軸方向から平面視したときに、実装領域Ｒ外に位置している。更に、ビアホール導体ｖ８は、配線導体２０ｂの他端に接続されている。よって、ビアホール導体ｖ６〜ｖ８は、ｚ軸方向から平面視したときに、辺Ｌ１〜Ｌ４の内の辺Ｌ２の最も近くに設けられている。これにより、ビアホール導体ｖ６〜ｖ８は、ｚ軸方向から平面視したときに、実装領域Ｒ外において配線導体２０ｂと外部電極１６ｂとを接続している。
【００３３】
更に、ビアホール導体ｖ７，ｖ８はそれぞれ、グランド導体２２ａ，２２ｂに設けられている窪みｇ２，ｇ５を通過している。これにより、ビアホール導体ｖ６〜ｖ８は、グランド導体２２ａ，２２ｂには接続されていない。
【００３４】
以上のように構成された信号経路ＳＬ２は、図２及び図３に示すように、外部電極１４ｂと外部電極１６ｂとを接続している。更に、信号経路ＳＬ２は、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在し、かつ、実装領域Ｒ外を通過して外部電極１６ｂに接続されている。
【００３５】
ビアホール導体ｖ１１〜ｖ１５及び配線導体２０ｃは、外部電極１４ｃと外部電極１６ｃとを接続する信号経路ＳＬ３（図２参照）を構成している。ビアホール導体ｖ１５は、図３に示すように、絶縁体層１８ｅをｚ軸方向に貫通しており、外部電極１４ｃに接続されている。よって、ビアホール導体ｖ１５は、ｚ軸方向から平面視したときに、実装領域Ｒ内に位置している。
【００３６】
配線導体２０ｃは、図３に示すように、絶縁体層１８ｄの裏面上に設けられている線状導体である。配線導体２０ｃの一端は、ｚ軸方向から平面視したときに、ビアホール導体ｖ１５と接続されている。したがって、配線導体２０ｃの一端は、ｚ軸方向から平面視したときに、実装領域Ｒ内に位置している。配線導体２０ｃの他端は、ｚ軸方向から平面視したときに、外部電極１６ｃと重なっている。したがって、配線導体２０ｃの他端は、ｚ軸方向から平面視したときに、実装領域Ｒ外に位置している。また、配線導体２０ｃの他端は、ｚ軸方向から平面視したときに、辺Ｌ１〜Ｌ４の内の辺Ｌ３の最も近くに位置している。このように、配線導体２０ｃは、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在している。
【００３７】
ビアホール導体ｖ１１は、図３に示すように、絶縁体層１８ａをｚ軸方向に貫通しており、外部電極１６ｃに接続されている。ビアホール導体ｖ１２，ｖ１３はそれぞれ、絶縁体層１８ｂ，１８ｃをｚ軸方向に貫通しており、ｚ軸方向から平面視したときに、ビアホール導体ｖ１１と重なっている。よって、ビアホール導体ｖ１１〜ｖ１３（第３のビアホール導体）は、ｚ軸方向から平面視したときに、実装領域Ｒ外に位置している。更に、ビアホール導体ｖ１３は、配線導体２０ｃの他端に接続されている。よって、ビアホール導体ｖ１１〜ｖ１３は、ｚ軸方向から平面視したときに、辺Ｌ１〜Ｌ４の内の辺Ｌ３の最も近くに設けられている。これにより、ビアホール導体ｖ１１〜ｖ１３は、ｚ軸方向から平面視したときに、実装領域Ｒ外において配線導体２０ｃと外部電極１６ｃとを接続している。
【００３８】
更に、ビアホール導体ｖ１２，ｖ１３はそれぞれ、グランド導体２２ａ，２２ｂに設けられている窪みｇ３，ｇ６を通過している。これにより、ビアホール導体ｖ１１〜ｖ１３は、グランド導体２２ａ，２２ｂには接続されていない。
【００３９】
以上のように構成された信号経路ＳＬ３は、図２及び図３に示すように、外部電極１４ｃと外部電極１６ｃとを接続している。更に、信号経路ＳＬ３は、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在し、かつ、実装領域Ｒ外を通過して外部電極１６ｃに接続されている。
【００４０】
ビアホール導体ｖ１６は、図３に示すように、絶縁体層１８ａをｚ軸方向に貫通しており、外部電極１６ｄとグランド導体２２ａとを接続している。更に、ビアホール導体ｖ１６は、ｚ軸方向から平面視したときに、実装領域Ｒ外に設けられている。なお、図３では、図面が煩雑になることを避けるために、代表的なビアホール導体ｖ１６にのみ参照符号を付してある。
【００４１】
ビアホール導体ｖ１７（第８のビアホール導体）は、図３に示すように、絶縁体層１８ｂをｚ軸方向に貫通しており、グランド導体２２ａとグランド導体２２ｂとを接続している。更に、ビアホール導体ｖ１７は、ｚ軸方向から平面視したときに、実装領域Ｒ外に設けられている。なお、図３では、図面が煩雑になることを避けるために、代表的なビアホール導体ｖ１７にのみ参照符号を付してある。
【００４２】
ビアホール導体ｖ１８(第７のビアホール導体)は、図３に示すように、絶縁体層１８ｃをｚ軸方向に貫通しており、グランド導体２２ｂに接続されている。更に、ビアホール導体ｖ１８は、ｚ軸方向から平面視したときに、実装領域Ｒ内に設けられている。なお、図３では、図面が煩雑になることを避けるために、代表的なビアホール導体ｖ１８にのみ参照符号を付してある。
【００４３】
ビアホール導体ｖ１９(第７のビアホール導体)は、図３に示すように、絶縁体層１８ｄをｚ軸方向に貫通しており、ビアホール導体ｖ１８に接続されている。更に、ビアホール導体ｖ１９は、ｚ軸方向から平面視したときに、実装領域Ｒ内に設けられている。なお、図３では、図面が煩雑になることを避けるために、代表的なビアホール導体ｖ１９にのみ参照符号を付してある。
【００４４】
ビアホール導体ｖ２０(第７のビアホール導体)は、図３に示すように、絶縁体層１８ｅをｚ軸方向に貫通しており、ビアホール導体ｖ１９と外部電極１４ｄとを接続している。更に、ビアホール導体ｖ１９は、ｚ軸方向から平面視したときに、実装領域Ｒ内に設けられている。なお、図３では、図面が煩雑になることを避けるために、代表的なビアホール導体ｖ１９にのみ参照符号を付してある。以上のようなビアホール導体ｖ１６〜ｖ２０及びグランド導体２２ａ，２２ｂは、外部電極１４ｄと外部電極１６ｄとを接続している。
【００４５】
また、図３に示すように、ｚ軸方向から平面視したときに、実装領域Ｒ内には、外部電極１４ａ〜１４ｃと配線導体２０ａ〜２０ｃとを接続しているビアホール導体ｖ４（第４のビアホール導体），ｖ５（第４のビアホール導体），ｖ９（第５のビアホール導体），ｖ１０（第５のビアホール導体），ｖ１４（第６のビアホール導体），ｖ１５（第６のビアホール導体）、及び、外部電極１４ｄとグランド導体２２ｂとを接続しているビアホール導体ｖ１８〜ｖ２０以外のビアホール導体が設けられていない。
【００４６】
また、図３に示すように、ビアホール導体ｖ１７は、グランド導体２２ａと共にビアホール導体ｖ２，ｖ７，ｖ１２の周囲を囲むように設けられている。ビアホール導体ｖ２，ｖ７，ｖ１２を囲んでいるビアホール導体ｖ１７は、ビアホール導体ｖ２，ｖ７，ｖ１２から配線導体２０ａ〜２０ｃの線幅の３倍〜５倍の距離の範囲内に設けられている。
【００４７】
以上のように構成された回路モジュール１では、外部電極１６ｂから送信信号が入力する。送信信号は、ＳＡＷフィルタ１２０ａを通過し、外部電極１６ａを介して回路モジュール１外へと出力される。ここで、ＳＡＷフィルタ１２０ｂは、受信信号の周波数帯域を通過帯域とし、送信信号の周波数帯域を通過帯域としていない。よって、ＳＡＷフィルタ１２０ａを通過した送信信号は、ＳＡＷフィルタ１２０ｂを通過することができないため、外部電極１６ｃから出力されない。
【００４８】
また、回路モジュール１では、外部電極１６ａから受信信号が入力する。受信信号は、ＳＡＷフィルタ１２０ｂを通過し、外部電極１６ｃを介して回路モジュール１外へと出力される。ここで、ＳＡＷフィルタ１２０ａは、送信信号の周波数帯域を通過帯域とし、受信信号の周波数帯域を通過帯域としていない。よって、外部電極１６ａから入力してきた受信信号は、ＳＡＷフィルタ１２０ａを通過することができないため、外部電極１６ｂから出力されない。
【００４９】
（効果）
以上の回路モジュール１は、送信信号と受信信号との間に発生する不要な干渉を低減できる。より詳細には、図３に示すように、回路基板１０では、グランド電極２２ａ，２２ｂは、ｚ軸方向から平面視したときに、実装領域Ｒを包含するように該実装領域Ｒと重なっている。更に、信号経路ＳＬ１〜ＳＬ３は、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において実装領域Ｒ外まで延在し、かつ、実装領域Ｒ外を通過して外部電極１６ａ〜１６ｃに接続されている。よって、ｚ軸方向から平面視したときに、信号経路ＳＬ１と信号経路ＳＬ２と信号経路ＳＬ３との間には、グランド電極２２ａ，２２ｂが存在するようになる。グランド導体２２ａ，２２ｂは接地電位に保たれる。その結果、信号経路ＳＬ１〜ＳＬ３において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。
【００５０】
更に、回路モジュール１では、以下の理由によっても、送信信号と受信信号との間で不要な干渉を低減できる。より詳細には、回路基板１０では、ｚ軸方向から平面視したときに、信号経路ＳＬ１のビアホール導体ｖ１〜ｖ３は、辺Ｌ１〜辺Ｌ４の内の辺Ｌ１の最も近くに位置しており、信号経路ＳＬ２のビアホール導体ｖ６〜ｖ８は、辺Ｌ１〜辺Ｌ４の内の辺Ｌ２の最も近くに位置しており、信号経路ＳＬ３のビアホール導体ｖ１１〜ｖ１３は、辺Ｌ１〜辺Ｌ４の内の辺Ｌ３の最も近くに位置している。よって、ビアホール導体ｖ１〜ｖ３とビアホール導体ｖ６〜ｖ８とビアホール導体ｖ１１〜ｖ１３とは、異なる辺に近接している。すなわち、ビアホール導体ｖ１〜ｖ３とビアホール導体ｖ６〜ｖ８とビアホール導体ｖ１１〜ｖ１３とは、離されて配置されている。これにより、信号経路ＳＬ１〜ＳＬ３において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。
【００５１】
また、図３に示すように、ビアホール導体ｖ２，ｖ７，ｖ１２はそれぞれ、グランド導体２２ａの窪みｇ１〜ｇ３内を通過しているので、グランド導体２２ａに囲まれている。グランド導体２２ａは接地電位に保たれている。よって、信号経路ＳＬ１〜ＳＬ３において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。更に、グランド導体２２ａと外部電極１６ｄとは、ビアホール導体ｖ１６により接続されており、そのビアホール導体ｖ１６がビアホール導体ｖ２，ｖ７，ｖ１２に隣接するように設けられている。これにより、絶縁体層１８ａ，１８ｂの内部における送信信号と受信信号との間に発生する不要な干渉を低減できる。
【００５２】
また、図３に示すように、ビアホール導体ｖ１７は、ビアホール導体ｖ２，ｖ７，ｖ１２を囲むように設けられている。ビアホール導体ｖ１７は、接地電位に保たれる。よって、信号経路ＳＬ１〜ＳＬ３において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。
【００５３】
また、ビアホール導体ｖ１７は、ｚ軸方向から平面視したときに、回路基板１０の主面Ｓ１，Ｓ２の中央付近には設けられていない。そのため、回路基板１０において、ｚ軸方向から平面視したときに、主面Ｓ１，Ｓ２の中央付近と重なる領域にインダクタやキャパシタ等を設けることができる。
【００５４】
また、回路基板１０では、図３に示すように、ｚ軸方向から平面視したときに、外部電極１４ａ〜１４ｃと配線導体２０ａ〜２０ｃとを接続しているビアホール導体ｖ４，ｖ５，ｖ９，ｖ１０，ｖ１４，ｖ１５、及び、実装領域Ｒ内には、外部電極１４ｄとグランド導体２２ｂとを接続しているビアホール導体ｖ１８〜ｖ１９以外のビアホール導体が設けられていない。これにより、絶縁体層１８同士の密着度を向上させることができる。更に、回路基板１０において、グランド導体２２ａと主面Ｓ２との間の領域に回路素子や配線等を設けることが可能となる。
【００５５】
また、回路モジュール１では、分波器１１０の最も近くに設けられているグランド導体２２ｂは、ｚ軸方向から平面視したときに、実装領域Ｒを包含している。これにより、分波器１１０内の回路と回路基板１０内の回路とが電磁気的に結合することが抑制される。
【００５６】
回路基板１０では、信号経路ＳＬ１〜ＳＬ３の近傍に外部電極１６ｄとグランド導体２２ａとを接続するビアホール導体が設けられている。これにより、信号経路ＳＬ１〜ＳＬ３から回路基板１０内部方向へ電流が広がることを防止できる。その結果、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。
【００５７】
（変形例）
以下に、第１の変形例に係る回路基板１０ａの構成について図面を参照しながら説明する。図４は、第１の変形例に係る回路モジュール１の回路基板１０ａの分解図である。
【００５８】
回路基板１０と回路基板１０ａとの相違点は、回路基板１０ａにはビアホール導体ｖ２１，ｖ２２が設けられている点である。ビアホール導体ｖ２１，ｖ２２はそれぞれ、絶縁体層１８ａ，１８ｂをｚ軸方向に貫通しており、ｚ軸方向から平面視したときに、実装領域Ｒ内に設けられている。ビアホール導体ｖ２１は、外部電極１６ｆとグランド導体２２ａとを接続している。ビアホール導体ｖ２２は、グランド導体２２ａとグランド導体２２ｂとを接続している。このように、実装領域Ｒ内に、外部電極１４ｄとグランド導体２２ｂとを接続しているビアホール導体ｖ１８，ｖ１９以外のビアホール導体ｖ２１，ｖ２２が設けられていてもよい。なお、図４では、図面が煩雑になることを避けるために、代表的なビアホール導体ｖ２１，ｖ２２にのみ参照符号を付してある。
【００５９】
以下に、第２の変形例に係る回路基板１０ｂの構成について図面を参照しながら説明する。図５は、第２の変形例に係る回路モジュール１の回路基板１０ｂの分解図である。
【００６０】
回路基板１０と回路基板１０ｂとの相違点は、回路基板１０ｂにはグランド導体２２ｃ（第３のグランド電極）が設けられている点である。グランド導体２２ｃは、絶縁体層１８ｄの裏面に設けられており、ｚ軸方向から平面視したときに、実装領域Ｒと重なっている。ただし、グランド導体２２ｃの面積は、実装領域Ｒの面積よりも小さい。グランド導体２２ｃは、ビアホール導体ｖ１９，ｖ２０に接続されている。すなわち、ビアホール導体ｖ２０は、外部電極１４ｄとグランド導体２２ｃとを接続している。また、ビアホール導体ｖ１８，ｖ１９は、グランド導体２２ｂとグランド導体２２ｃとを接続している。これにより、グランド導体２２ｃは接地電位に保たれている。グランド導体２２ｃは、図５に示すように、配線導体２０ａ〜２０ｃの間に設けられている。そのため、信号経路ＳＬ１〜ＳＬ３において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。
【００６１】
更に、グランド導体２２ｃが設けられることにより、分波器１１０のグランドで発生する寄生インダクタンスを低減でき、分波器１１０の特性を改善できる。
【００６２】
更に、グランド導体２２ｃの面積は、実装領域Ｒの面積よりも小さい。よって、グランド導体２２ｃの面積を調整することにより、グランド導体２２ｃと分波器１１０とが対向する面積を調整することが可能となる。その結果、分波器１１０の減衰特性を調整することが可能となる。
【００６３】
更に、グランド導体２２ｃは、ＳＡＷフィルタ１２０ａ，１２０ｂの全てのグランド端子と接続されているが、特にアイソレーション特性に影響を与える特定のグランド端子のみがグランド導体２２ｃに接続されていてもよい。
【００６４】
なお、回路基板１０，１０ａ，１０ｂにおいて、グランド導体２２ａ，２２ｂは、同じ形状をなしているが、これらは異なる形状をなしていてもよい。これにより、信号経路ＳＬ１〜ＳＬ３の配置の自由度を高くすることが可能となる。
【００６５】
なお、回路基板１０，１０ａ，１０ｂにおいて、ビアホール導体ｖ２，ｖ７，ｖ１２を囲んでいるビアホール導体ｖ１７は、その他のビアホール導体ｖ１７よりも大きな径を有していてもよい。これにより、ビアホール導体ｖ２，ｖ７，ｖ１２を囲んでいるビアホール導体ｖ１７に発生するインピーダンスを低減できる。よって、ビアホール導体ｖ１７が接地電位に保たれやすくなる。その結果、信号経路ＳＬ１〜ＳＬ３において、送信信号と受信信号との間に発生する不要な干渉を低減することが可能となる。
【００６６】
なお、回路基板１０，１０ａ，１０ｂにおいて、ビアホール導体ｖ２，ｖ７，ｖ１２は、グランド導体２２ａに設けられている窪みｇ１〜ｇ３内を通過するものとしているが、例えば、グランド導体２２ａに設けられている孔を通過してもよい。
【００６７】
なお、回路基板１０，１０ａ，１０ｂでは、信号経路ＳＬ１〜ＳＬ３はそれぞれ、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在し、かつ、実装領域Ｒ外を通過して外部電極１６ａ〜１６ｃに接続されている。しかしながら、信号経路ＳＬ１〜ＳＬ３の内の少なくともいずれか一つが、ｚ軸方向から平面視したときに、主面Ｓ１とグランド導体２２ｂとの間において、実装領域Ｒ内から実装領域Ｒ外まで延在し、かつ、実装領域Ｒ外を通過して外部電極１６ａ〜１６ｃに接続されていればよい。
【００６８】
更に、回路モジュール１では、回路基板１０，１０ａ，１０ｂ上に分波器１１０のみが実装されているが、スイッチやコイルやキャパシタ等の受動素子が実装されていてもよい。また、回路基板１０，１０ａ，１０ｂの各絶縁体層１８には、導体が設けられているが、導体が設けられていない絶縁体層１８が設けられていてもよい。
【産業上の利用可能性】
【００６９】
以上のように、本発明は、複合部品に有用であり、特に、複数種類の信号間に発生する不要な干渉を低減できる点において優れている。
【符号の説明】
【００７０】
Ｌ１〜Ｌ８  辺
Ｒ 実装領域
Ｓ１，Ｓ２  主面
ＳＬ１〜ＳＬ３，ＳＬ１１〜ＳＬ１３  信号経路
ｇ１〜ｇ６  窪み
ｖ１〜ｖ２２  ビアホール導体
１  回路モジュール
１０，１０ａ，１０ｂ  回路基板
１２  基板本体
１４ａ〜１４ｄ，１６ａ〜１６ｆ，１１４ａ〜１１４ｄ  外部電極
１８ａ〜１８ｅ  絶縁体層
２０ａ〜２０ｃ  配線導体
２２ａ〜２２ｃ  グランド導体
１１０  分波器
１１２  本体
１２０ａ，１２０ｂ  ＳＡＷフィルタ
【図１】
0005545363.tif 000002
【図２】
0005545363.tif 000003
【図３】
0005545363.tif 000004
【図４】
0005545363.tif 000005
【図５】
0005545363.tif 000006