(57)【特許請求の範囲】
【請求項１】
パッド電極を備え、ダイシングラインによって区分された半導体基板の表面全面に接着層を介して支持体を貼り合せる工程と、
前記支持体のうち、前記ダイシングラインを隔てて向き合う複数の外部接続用電極形成領域及びその間の連続した領域を被覆する部分をエッチングにより選択的に除去することで、前記半導体基板を前記ダイシングラインを隔てて相対峙する個々の外部接続用電極対ごとに一部露出させる孤立した複数の開口部を形成する工程と、
前記ダイシングラインに沿ったダイシングにより、前記半導体基板を個々の半導体チップに分割する工程と、
前記半導体基板の表面には、電子デバイスが形成され、前記開口部を形成する工程の前に、前記支持体のうち前記電子デバイスの形成領域と重畳しない領域の厚みを段差状にエッチングして薄くする工程と、を備え、
ダイシング後の前記支持体の外周と前記半導体基板の外周が同じ大きさであることを特徴とする半導体装置の製造方法。
【請求項２】
前記開口部を形成する工程の後に、前記開口部内に前記パッド電極と電気的に接続した金属層を形成する工程と、
前記金属層上に、電解メッキ法、スクリーン印刷法、ディスペンス法のいずれかの方法により導電端子を形成する工程とを有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記電子デバイスは受光素子であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
電子デバイス及び前記電子デバイスと電気的に接続された外部接続用電極を備えた半導体チップと、
前記電子デバイスの上方であって、前記半導体チップの表面と貼り合わされた支持体とを備え、
前記支持体が前記半導体チップの表面に貼り合わされた後に前記支持体の外周に、外側から内側の方向に開口部が設けられ、前記開口部において前記外部接続用電極が形成されており、
前記開口部が形成される前に、前記支持体のうち前記電子デバイスの形成領域と重畳する領域の厚みが、前記電子デバイスの形成領域と重畳しない領域の一部の厚みより段差状に厚く形成され、前記支持体の外周と前記半導体基板の外周が同じ大きさであることを特徴とする半導体装置。
【請求項５】
前記電子デバイスは受光素子であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
撮像装置と、
外部電極を有し、前記撮像装置が実装された回路基板と、
前記撮像装置の受光領域に光を導くレンズと、を備えたカメラモジュールであって、
前記撮像装置は、受光素子及び前記受光素子と電気的に接続された外部接続用電極とを備えた半導体チップと、
前記受光素子の上方であって、前記半導体基板チップの表面と貼り合わされた支持体と、
前記支持体が前記半導体チップの表面に貼り合わされた後に前記支持体の外周に、外側から内側の方向に開口部が設けられ、前記開口部において前記外部接続用電極が形成され、
前記開口部が形成される前に、前記支持体のうち前記電子デバイスの形成領域と重畳する領域の厚みが、前記電子デバイスの形成領域と重畳しない領域の一部の厚みよりも厚く形成されており、前記半導体チップの表面は前記回路基板と対向して配置され、前記開口部を介して前記回路基板の裏面の前記外部電極と前記半導体チップの表面の前記外部接続用電極とが電気的に接続されており、前記支持体の外周と前記半導体基板の外周が同じ大きさであることを特徴とするカメラモジュール。
【請求項７】
前記支持体のうち厚く形成された領域が前記回路基板に開口された受光窓に嵌め合わされ、当該厚く形成された領域が前記回路基板の受光窓から露出されていることを特徴とする請求項６に記載のカメラモジュール。
【請求項８】
所定の波長領域の光をカットするためのフィルタが前記回路基板の受光窓に蓋をすするように、前記撮像装置と前記レンズとの間に配置され、前記フィルタが前記撮像装置の表面を密閉する蓋を兼ねていることを特徴とする請求項６又は７に記載のカメラモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、パッケージ型の半導体装置及びその製造方法に関するものである。また、パッケージ型の半導体装置を備えたカメラモジュールに関するものである。
【背景技術】
【０００２】
近年、新たなパッケージ技術として、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
【０００３】
従来より、ＣＳＰの一種として、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材から成るボール状の導電端子をパッケージの一主面上に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
【０００４】
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに実装することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【０００５】
このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有するため、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップ等として幅広く用いられている。
【０００６】
図１５は、従来のＢＧＡ型の半導体装置の概略構成を示すものであり、図１５（ａ）は、このＢＧＡ型の半導体装置の表面側の斜視図である。また、図１５（ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。
【０００７】
このＢＧＡ型の半導体装置１０１は、第１及び第２のガラス基板１０２,１０３の間に半導体基板１０４がエポキシ樹脂等の樹脂層１０５ａ,１０５ｂを介して封止されている。第２のガラス基板１０３の一主面上、すなわちＢＧＡ型の半導体装置１０１の裏面上には、導電端子１０６が格子上に複数配置されている。この導電端子１０６は、第２の配線１０９を介して半導体基板１０４へと接続される。複数の第２の配線１０９には、それぞれ半導体基板１０４の内部から引き出されたアルミニウム配線が接続されており、各導電端子１０６と半導体基板１０４との電気的接続が成されている。
【０００８】
このＢＧＡ型の半導体装置１０１の断面構造について図１６を参照してさらに詳しく説明する。図１６はダイシングラインＤＬに沿って、個々のチップに分割されたＢＧＡ型の半導体装置１０１の断面図を示している。
【０００９】
半導体基板１０４の表面に形成された絶縁膜１０８上に第１の配線１０７が設けられている。この半導体基板１０４の表面は樹脂層１０５ａによって第１のガラス基板１０２と接着されている。また、この半導体基板１０４の裏面は、エポキシ樹脂などの樹脂層１０５ｂによって第２のガラス基板１０３と接着されている。
【００１０】
また、第１の配線１０７の一端は第２の配線１０９と接続されている。この第２の配線１０９は、第１の配線１０７の一端から第２のガラス基板１０３の表面に延在している。そして、第２のガラス基板１０３上に延在した第２の配線１０９上には、ボール状の導電端子１０６が形成されている。また、第２の配線１０９の表面にはソルダーレジスト等から成る保護膜１１０が形成されている。
【００１１】
上述した技術は、以下の特許文献１に記載されている。
【特許文献１】特許公表２００２−５１２４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述した従来の半導体装置１０１では、その製造工程が複雑になるという問題があった。
【００１３】
また、上記半導体装置１０１は、その構造が複雑であるために十分な信頼性が得られていなかった。例えば、半導体装置１０１の第１の配線１０７と第２の配線１０９との接触面積が非常に小さいため、第２の配線１０９はこの接触部分で断線するおそれがあった。また、第２の配線１０９のステップカバレージ（ｓｔｅｐ  ｃｏｖｅｒａｇｅ）が悪いという問題もあった。
【００１４】
このような問題を解消する観点から、半導体装置を以下に説明するように構成することができる。図１（ａ）は当該半導体装置２００を上方から見た平面図であり、図１（ｂ）は図１（ａ）のＸ−Ｘ線に沿った断面図である。
【００１５】
当該半導体装置２００では、電子デバイス２０１及びパッド電極２０２がその表面に形成された半導体基板２０３上にガラスから成る支持体２０４が樹脂層２０５を介して貼り合わされている。なお、２０６はＢＰＳＧやシリコン酸化膜から成る絶縁膜であり、２０７はシリコン窒化膜などから成り、パッド電極２０２の一部上を被覆するパッシベーション膜である。
【００１６】
支持体２０４の所定領域はその表面から裏面にかけて開口（貫通）し、当該開口部２０８のそれぞれにハンダ等から成る複数の導電端子２０９が形成されている。なお、導電端子２０９はニッケルや金から成る金属層２１０を介してパッド電極２０２と電気的に接続されている。
【００１７】
かかる構成によれば、支持体２０４に設けられた複数の開口部２０８内にそれぞれ直接導電端子２０９を形成するため、従来例で示したような配線が不要であり、製造工程を簡素化できるという利点がある。また、半導体基板２０３の表面が支持体２０４によって保護されるため、表面の電子デバイス２０１やその周辺素子の劣化を防止し、半導体装置の信頼性及び歩留まりを高くすることができる。
【００１８】
しかしながら、当該半導体装置２００における個々の開口部２０８は微細（例えば、一辺が１００μｍ程度の略正方形）であることから、支持体２０４の目的の位置に目的の大きさの開口部２０８を精度良く形成することが困難であるという問題もあった。
【００１９】
そこで、本発明は製造工程を簡素化し、半導体装置の信頼性及び歩留まりを向上させることを目的とする。また、撮像装置として半導体装置が搭載されたカメラモジュールの小型化，信頼性及び歩留まりの向上を図ることを目的とする。
【課題を解決するための手段】
【００２０】
本発明の主な特徴は以下のとおりである。すなわち、本発明の半導体装置の製造方法は、パッド電極を備え、ダイシングラインによって区分された半導体基板の表面に接着層を介して支持体を貼り合せる工程と、前記支持体のうち、前記ダイシングラインを隔てて向き合う複数の外部接続用電極形成領域及びその間の連続した領域を被覆する部分をエッチングにより選択的に除去することで、前記半導体基板を一部露出させる孤立した複数の開口部を形成する工程と、前記ダイシングラインに沿ったダイシングにより、前記半導体基板を個々の半導体チップに分割する工程と、を備えることを特徴とする。
【００２１】
また、本発明の半導体装置の製造方法は、前記半導体基板の表面には、電子デバイスが形成され、前記開口部を形成する工程の前に、前記支持体のうち前記電子デバイスの形成領域と重畳しない領域の厚みをエッチングして薄くする工程を有することを特徴とする。
【００２２】
また、本発明の半導体装置は、電子デバイス及び前記電子デバイスと電気的に接続された外部接続用電極を備えた半導体基板と、前記電子デバイスの上方であって、前記半導体基板と貼り合わされた支持体とを備え、前記支持体の外周に、外側から内側の方向に開口部が設けられ、前記開口部において前記外部接続用電極が形成されていることを特徴とする。
【００２３】
また、本発明の半導体装置は、前記支持体のうち前記電子デバイスの形成領域と重畳する領域の厚みが、前記電子デバイスの形成領域と重畳しない領域の一部の厚みよりも厚く形成されていることを特徴とする。
【００２４】
また、本発明のカメラモジュールは、撮像装置と、外部電極を有し、前記撮像装置が実装された回路基板と、前記撮像装置の受光領域に光を導くレンズと、を備えたカメラモジュールであって、前記撮像装置は、受光素子及び前記受光素子と電気的に接続された外部接続用電極とを備えた半導体基板と、前記受光素子の上方であって、前記半導体基板と貼り合わされた支持体と、前記支持体を貫通する開口部とを備え、前記開口部を介して、前記回路基板の外部電極と前記外部接続用電極とが電気的に接続されたことを特徴とする。
【００２５】
また、本発明のカメラモジュールは、前記開口部が、前記支持体の外周に配置され、外側から内側の方向に開口していることを特徴とする。
【００２６】
また、本発明のカメラモジュールは、前記支持体のうち前記受光素子の形成領域と重畳する領域の厚みが、前記受光素子の形成領域と重畳しない領域の一部の厚みよりも厚く形成されていることを特徴とする。
【発明の効果】
【００２７】
本発明によれば、半導体基板の表面が支持体によって保護されるため、表面の電子デバイスやその周辺素子の劣化を防止し、半導体装置の信頼性及び歩留まりを高くすることができる。
【００２８】
また、支持体に対する開口部の形成が容易になるため、製造コストを抑え、半導体装置の信頼性及び歩留まりを向上させることができる。
【００２９】
また、本発明のカメラモジュールによれば、カメラモジュールの小型化，信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【００３０】
次に、本発明の半導体装置及びその製造方法の第１の実施形態について図面を参照しながら説明する。図２は、本発明の半導体装置を上方から見た概略平面図である。また、図３〜５は図２のＹ−Ｙ線に沿った断面図であり、その製造工程順に示したものである。
【００３１】
まず、本発明の第１の実施形態に係る半導体装置の特徴の一つは、図２に示すように、支持体７の外周に沿って、外側から内側の方向に開口部１０が複数設けられ、この開口部１０内に他の回路基板と電気的に接続される導電端子１２や金属層１１が形成されていることである。以下、その製造方法を具体的に説明する。
【００３２】
まず、図３（ａ）に示すように、その表面に電子デバイス１が形成されたシリコン（Ｓｉ）等から成る半導体基板２を準備する。そして、半導体基板２の表面に第１の絶縁膜３（例えば、熱酸化法やＣＶＤ法等によって形成されたシリコン酸化膜やＢＰＳＧ膜）を例えば２μｍの膜厚に形成する。
【００３３】
次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を形成し、その後不図示のホトレジスト層をマスクとして当該金属層をエッチングし、第１の絶縁膜３上にパッド電極４を例えば１μｍの膜厚に形成する。パッド電極４は電子デバイス１やその周辺素子と電気的に接続されている。
【００３４】
次に、半導体基板２の表面にパッド電極４の一部上を被覆するパッシベーション膜５（例えば、ＣＶＤ法によって形成されたシリコン窒化膜）を形成する。
【００３５】
次に、パッド電極４を含む半導体基板２の表面上に、エポキシ樹脂等の樹脂層６を介して支持体７を貼りあわせる。支持体７は、例えばガラスや石英，プラスチック等から成り、半導体基板２を支持すると共に、その表面を保護する機能を有するものである。なお、電子デバイス１が、ＣＣＤ等の受光素子である場合には、支持体７は透明もしくは半透明の材料から成り、光を透過させる性質を有するものである。なお、必要に応じてこの後、半導体基板２の裏面のバックグラインドを行い、半導体基板２の厚さを薄くする。
【００３６】
次に、図３（ｂ）に示すように、支持体７の表面にホトレジスト層８を選択的に形成する。ここで、ホトレジスト層８は、ダイシングラインＤＬを隔てて隣り合う２つの導電端子形成領域９と、その間に対応した位置が開口して形成される。
【００３７】
次に、図３（ｃ）に示すように、ホトレジスト層８をマスクとして支持体７の選択的なエッチングを行う。このエッチングにより、ダイシングラインＤＬを隔てて向き合う２つの導電端子形成領域９とその間の連続した領域が一つの単位として除去され、支持体７を貫通する開口部１０が形成される。なお、当該開口部１０を上方から見た場合、開口部１０は図２に示すように支持体７の外周に沿って均等に形成されている。
【００３８】
この選択的なエッチングは、例えばドライエッチングやフッ酸（ＨＦ）をエッチング溶液としたディップエッチングで行うことができる。エッチングする領域の一単位が一つの導電端子形成領域ごとであった半導体装置２００（図１（ａ）参照）と比較すると、支持体のエッチングする領域の一単位が２つの導電端子形成領域に跨り、２倍以上の面積に拡がっているため、開口部を所望の位置に精度良く、かつ、容易に形成することができる。
【００３９】
次に、図４（ａ）に示すように、開口部１０の底部で露出する樹脂層６を選択的にエッチングすることで、パッド電極４の一部上が露出される。なお、支持体７のエッチングと樹脂層６のエッチングは１度のエッチングにより行われてもよい。
【００４０】
次に、図４（ｂ）に示すように、開口部１０の底部で露出されたパッド電極４上に、ニッケル（Ｎｉ）及び金（Ａｕ）等から成る金属層１１を形成する。
【００４１】
次に、図４（ｃ）に示すように金属層１１の所定領域上に、金属層１１をメッキ電極として用いた電解メッキ法により、ハンダボールを固着し導電端子１２を形成する。なお、ハンダをスクリーン印刷し、このハンダを熱処理でリフローさせることで、同様の導電端子１２を形成することもできる。また、導電端子１２の形成方法はこれらに限定されることはなく、ディスペンサを用いてハンダ等を塗布するいわゆるディスペンス法（塗布法）等で形成することもできる。なお、導電端子１２は金を材料としたものでもよく、その材料は特に限定されない。また、以下に説明するように導電端子１２を形成させない場合もある。この場合には、金属層１１あるいはパッド電極４が露出された状態となる。
【００４２】
最後に、図５に示すように、ダイシングラインＤＬに沿って半導体基板２を個々の半導体チップ１５に分割する。こうして、本実施形態に係る半導体装置が完成する。完成した半導体装置は、外部電極がパターン形成された回路基板等に実装される。この実装の際に、導電端子１２は外部接続用電極として回路基板上の外部電極と電気的に接続される。なお、導電端子１２が形成されていない場合は、金属層１１あるいはパッド電極４が外部接続用電極として回路基板上の外部電極とボンディングワイヤ等で電気的に接続される。
【００４３】
第１の実施形態では、従来のような複雑な配線が不要であり、製造工程を簡素化できるという利点がある。また、半導体基板２の表面が支持体７によって保護されるため、表面に形成された電子デバイス１やその周辺素子の劣化を防止し、半導体装置の信頼性を高くすることができる。また、既述のとおり支持体７への開口部１０の形成が容易であるため、製造コストを低く抑え、結果として半導体装置の信頼性及び歩留まりが向上する。
【００４４】
次に、本実施形態に係る半導体装置が回路基板（モジュール基板）に実装された場合について図面を参照して説明する。なお、以下の説明では、電子デバイス１がＣＣＤ型イメージセンサやＣＭＯＳ型イメージセンサ等の受光素子であり、半導体チップ１５がカメラモジュールの撮像装置として用いられた場合として説明する。図６（ａ）は、本実施形態に係る半導体装置が実装されたカメラモジュールを上方から見た平面図であり、図６（ｂ）は図６（ａ）のＺ−Ｚ線に沿った断面図である。
【００４５】
図６（ａ）に示すように、例えばプリント基板のような回路基板１Ａ上に半導体チップ１５が載置されている。半導体チップ１５は、その裏面側（支持体７が形成されていない側）が回路基板１Ａに対向するように形成されている。回路基板１Ａには、外部電極２０がパターン形成されている。
【００４６】
そして、半導体チップ１５のパッド電極４と外部電極２０とは、例えばボンディングワイヤ２１を介して電気的に接続されている。また、ボンディングワイヤ２１の代わりに、導電パターンが形成されて成るフレキシブルシートやテープを用いることもできる。なお、図示はしないがパッド電極４上に金属層１１が形成され、当該金属層１１と外部電極２０とがボンディングワイヤ２１等を介して電気的に接続されてもよい。
【００４７】
さらに、図６（ｂ）に示すように、回路基板１Ａの表面には半導体チップ１５を覆うようにして鏡筒部３０が設けられている。鏡筒部３０のうち、半導体チップ１５の受光領域１６に対応する位置には、特定の波長をカットするフィルター３１及び外光を集約させるレンズ３２が設けられている。ここで、従来の半導体装置１０１（図１５参照）と異なり、半導体チップ１５の裏面は導電端子が形成されておらず平坦化されているため、半導体チップ１５を実装する際の傾きやズレを極力なくすことができる。そして、当該カメラモジュールによる撮像時の像への悪影響を回避することができる。
【００４８】
また、回路基板１Ａの裏面には、受光素子からの画像信号を処理するＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）チップ４０が配置されてもよい。このように半導体チップ１５とＤＳＰチップ４０とを回路基板１Ａの表面と裏面とで重畳させて構成することで、回路基板１Ａの面積を小さく抑えることができる。
【００４９】
また、本実施形態に係る半導体装置の回路基板への実装は図７に示すように行うこともできる。図７（ａ）は、本実施形態に係る半導体装置がカメラモジュールの撮像装置として実装された状態を上方から見た平面図であり、図７（ｂ）は図７（ａ）のＯ−Ｏ線に沿った断面図である。なお、図６で既に示されたものと同一の構成要素は同一符号を用いてその説明を省略する。
【００５０】
図７（ａ）に示すように、例えば、プリント基板のような回路基板１Ｂの裏面と半導体チップ１５の表面が対向するようにして、半導体チップ１５が載置されている。ここで、導電端子１２は、回路基板１Ｂの裏面にパターン形成された外部電極２０と直接接続されている。
【００５１】
また、回路基板１Ｂには受光領域１６と重畳する領域が開口し、受光窓１Ｗが設けられている。そのため、半導体チップ１５が回路基板１Ｂの裏面に載置されていたとしても受光できるようになっている。
【００５２】
また、本構成では回路基板１Ｂの裏面に半導体チップ１５が載置されているため、回路基板１Ｂの厚さも焦点距離の一部となる。そのため、図６に示したような回路基板の上方に半導体チップ１５を配置した構成に比して、少なくとも回路基板１Ｂの厚さＨの分、鏡筒部３０の高さを低くすることが可能となり、カメラモジュールの小型化を図ることができる。
【００５３】
ところで、カメラモジュールにおいて、撮像装置の受光面に細かい塵やほこりが付着してしまうと、受光量が減少したり、像がぼやけるなど品質が劣化してしまうことがある。そのため、図７（ｂ）の点線で示したように、フィルタ３１を回路基板１Ｂ上に専用の治具を用いて固定することができる。このように、フィルタ３１をフィルタ本来の役割（特定の波長の光のカット）としてだけでなく、半導体チップ１５の表面を密閉する蓋として用いることで、受光面（支持体７の表面）への塵やほこりの付着を効果的に防止し、カメラモジュールの信頼性を向上させることができる。
【００５４】
また、本実施形態に係る半導体装置の回路基板への実装は図８に示すように行うこともできる。図８（ａ）は、本実施形態に係る半導体装置が実装されたカメラモジュールを上方から見た平面図であり、図８（ｂ）は図８（ａ）のＰ−Ｐ線に沿った断面図である。なお、図６や図７で既に示されたものと同一の構成要素は同一符号を用いてその説明を省略する。
【００５５】
図８（ｂ）に示すように、例えばプリント基板のような回路基板１Ｃには凹部Ｈ１が形成されており、当該凹部Ｈ１内に埋め込まれるように半導体チップ１５が載置されている。凹部Ｈ１の形成は、例えばレーザー照射によるエッチングやドリルによる切削等により行われる。
【００５６】
なお、凹部１の底部には放熱層として例えば熱伝導性の高い銅から成るＣｕ層２０ｍが形成されており、半導体チップ１５の裏面と接している。このように構成することで、半導体チップ１５の動作時に生じる熱を、半導体チップ１５の底部からＣｕ層２０ｍに伝え、外部に逃がすことができる。
【００５７】
そのため、熱による電子デバイス１の性能の劣化を効果的に防止することができる。従って、電子デバイス１が熱によって電気的特性が劣化しやすいＣＣＤ等の受光素子であれば性能の劣化が防止され動作品質が向上する。
【００５８】
なお、図８（ｂ）ではＣｕ層２０ｍの表面と半導体チップ１５の裏面が接しているが、必ずしも直接的に接している必要はなく、シリコン酸化膜やシリコン窒化膜や樹脂膜などの絶縁膜が間に形成されていてもよい。
【００５９】
また、半導体チップ１５を載置する際に、凹部Ｈ１の側壁と半導体チップ１５との間に空間が存在する場合には、アンダーフィル２２（例えば、エポキシ樹脂等の有機材料）を充填させることで当該空間を埋める。
【００６０】
そして、パッド電極４と回路基板１Ｃの外部電極２０とがボンディングワイヤ２１を介して接続されている。なお、図示はしないがパッド電極４上に金属層１１が形成され、当該金属層１１と外部電極２０とがボンディングワイヤ２１等を介して電気的に接続されてもよい。さらにまた、ワイヤボンディング２１の代わりとして、図９に示すように、例えば銀（Ａｇ）粒子を含む導電性ペースト２１ｐから成る配線を用いてもよい。導電性ペースト２１ｐはパッド電極４上の開口部から外部電極２０上に延在して形成される。
【００６１】
また、本実施形態に係る半導体装置の回路基板への実装は図１０に示すように行うこともできる。図１０（ａ）は、本実施形態に係る半導体装置が実装されたカメラモジュールを上方から見た平面図であり、図１０（ｂ）は図１０（ａ）のＱ−Ｑ線に沿った断面図である。なお、既に示されたものと同一の構成要素は同一符号を用いてその説明を省略する。
【００６２】
図１０（ｂ）に示すように、プリント基板のような回路基板１Ｄの裏面側に凹部Ｈ２が形成されており、当該凹部Ｈ２内に半導体チップ１５が埋め込まれるように載置されている。凹部Ｈ２の形成は、例えばレーザー照射によるエッチングやドリルによる切削等により行われる。
【００６３】
回路基板１Ｄの内部には外部電極用の配線層として、例えばＣｕ層２０ｎが形成され、外部接続用電極である導電端子１２と電気的に接続されている。また、回路基板１Ｄには受光領域１６と重畳する領域に受光窓１Ｗが設けられている。そのため、半導体チップ１５が回路基板１Ｄの裏面に載置されていたとしても受光ができるようになっている。
【００６４】
また、本構成では回路基板１Ｄの裏面に半導体チップ１５が載置されているため、回路基板１Ｄの厚さの一部が焦点距離の一部となる。そのため、図８に示したような回路基板の上方に半導体チップ１５を配置した構成に比して、鏡筒部３０の高さを低くすることが可能となり、カメラモジュールの小型化を図ることができる。
【００６５】
また、半導体チップ１５を載置する際に、凹部Ｈ２の側壁と半導体チップ１５との間に空間が存在する場合には、アンダーフィル２２を充填させることで当該空間を埋める。
【００６６】
次に、本発明の第２の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。以下、その製造方法について説明する。図１１〜図１３は製造工程順に示したものである。既に説明したものと同一の構成要素は同一符号を用いてその説明を省略するか簡略する。
【００６７】
まず、図１１（ａ）に示すように、その表面に電子デバイス１が形成されたシリコン（Ｓｉ）等から成る半導体基板２を準備する。そして、半導体基板２の表面に第１の絶縁膜３を形成する。
【００６８】
次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を形成し、その後不図示のホトレジスト層をマスクとして当該金属層をエッチングし、第１の絶縁膜３上にパッド電極４を形成する。
【００６９】
次に、半導体基板２の表面にパッド電極４の一部上を被覆するパッシベーション膜５を形成する。次に、パッド電極４を含む半導体基板２の表面上に、エポキシ樹脂等の樹脂層６を介して支持体７を貼りあわせる。なお、必要に応じてこの後、半導体基板２の裏面のバックグラインドを行い、半導体基板２の厚さを薄くする。
【００７０】
次に、図１１（ｂ）に示すように、支持体７の表面にホトレジスト層５０を選択的に形成する。ここで、ホトレジスト層５０は、少なくとも電子デバイス１の形成領域と重畳した領域、より好ましくは電子デバイス１の形成領域と重畳した領域のみに形成される。そして、ホトレジスト層５０をマスクとして支持体７の選択的なエッチングを行う。このエッチングにより、支持体７のうち所定領域（電子デバイスの形成領域と重畳しない領域の一部）をエッチングし、その厚さを所定量薄くする。例えば、約１００μｍの厚さを約３０μｍに薄くする。
【００７１】
次に、図１１（ｃ）に示すように、支持体７の表面にホトレジスト層５５を選択的に形成する。そして、ホトレジスト層５５をマスクとして支持体７の選択的なエッチングを行う。このエッチングにより、ダイシングラインＤＬを隔てて向き合う２つの導電端子形成領域９とその間の連続した領域に係る支持体７が同時に除去され、支持体７を貫通する開口部１０が形成される。そして、支持体７が凸形状に形成され、支持体７のうち電子デバイス１の形成領域と重畳する領域の厚みが、他の領域よりも厚くなっている。
【００７２】
次に、図１２（ａ）に示すように、開口部１０の底部で露出する樹脂層６を選択的にエッチングすることで、パッド電極４の一部上が露出される。次に、図１２（ｂ）に示すように、開口部１０の底部で露出されたパッド電極４上に、ニッケル（Ｎｉ）及び金（Ｃｕ）等から成る金属層１１を形成する。
【００７３】
次に、図１２（ｃ）に示すように金属層１１の所定領域上に導電端子１２を形成する。なお、図示はしないが第１の実施形態と同様に導電端子１２を形成しない場合もある。最後に、図１３に示すように、ダイシングラインＤＬに沿って半導体基板２を個々の半導体チップ６０に分割する。こうして、第２の実施形態に係る半導体装置が完成する。
【００７４】
第２の実施形態においても、従来のような複雑な配線が不要であり、製造工程を簡素化できるという利点がある。また、半導体基板２の表面が支持体７によって保護されるため、表面に形成された電子デバイス１やその周辺素子の劣化を防止し、半導体装置の信頼性を高くすることができる。また、第１の実施形態と同様に支持体７への開口部１０の形成が容易であるため、製造コストを低く抑え、半導体装置の信頼性及び歩留まりが向上する。
【００７５】
次に、第２の実施形態に係る半導体装置が回路基板上に実装された場合について図面を参照して説明する。なお、以下の説明では、電子デバイス１がＣＣＤ型イメージセンサやＣＭＯＳ型イメージセンサ等の受光素子であるとして説明する。図１４（ａ）は、第２の実施形態に係る半導体装置が実装されたカメラモジュールを上方から見た平面図であり、図１４（ｂ）は図１４（ａ）のＲ−Ｒ線に沿った断面図である。
【００７６】
図１４（ａ）に示すように、例えば、プリント基板のような回路基板１Ｅの裏面と半導体チップ６０の表面が対向するようにして、半導体チップ６０が載置されている。ここで、導電端子１２は、回路基板１Ｅの裏面にパターン形成された外部電極２０と直接接続されている。
【００７７】
また、回路基板１Ｅには受光領域１６と重畳する領域が開口し、受光窓１Ｗが設けられている。そのため、半導体チップ６０が回路基板１Ｅの裏面に載置されていたとしても、受光できるようになっている。ここで、本実施形態では、支持体７のうち厚い部分（凸形状部分）を回路基板１Ｅの受光窓１Ｗに不図示の接着剤を用いて嵌め合わせている。そのため、支持体７の表面のうち厚い部分の領域のみが受光窓１Ｗで露出されている。
【００７８】
このように半導体チップの支持体７のうち所定領域の表面を厚く加工した構成によれば、上記第１の実施形態に係る半導体装置で得られる効果に加えて、カメラモジュールに実装後の支持体７のうち受光領域１６に係る表面のクリーニングが容易となる。なお、支持体７の表面と回路基板１Ｅの表面の高さ位置が略同等となるように構成することで、更にクリーニングの作業性が向上する。また、半導体チップを実装する際に用いる接着剤が受光領域１６に係る支持体７の表面にまわり込むことが防止される。従って、カメラモジュールの保守性及び信頼性が向上するという利点がある。具体的なクリーニングの仕方の一例としては、鏡筒部３０を取り外した後に、綿棒などの所定の掃除具で支持体７の表面をクリーニングする。
【００７９】
また、本構成では、回路基板１Ｅの裏面に半導体チップ６０が載置されているため、回路基板１Ｅの厚さも焦点距離の一部となる。そのため、図６に示したような回路基板の上方に半導体チップ１５を配置した構成に比して、少なくとも回路基板１Ｅの高さＨ３の分、鏡筒部３０の高さを低くすることが可能となり、カメラモジュールの小型化を図ることができる。また、フィルタ３１を図１４（ｂ）の点線に示すように配置し、半導体チップ６０の表面を密閉する蓋として用いることで、受光面（支持体７の表面）への塵やほこりの付着を効果的に防止し、カメラモジュールの信頼性を向上させることができる点は第１の実施形態と同様である。さらにまた、当該半導体チップ６０を様々な形式で回路基板に実装できることについても第１の実施形態と同様である。
【図面の簡単な説明】
【００８０】
【図１】本発明に係る半導体装置及びその製造方法を説明する平面図及び断面図である。
【図２】本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する平面図である。
【図３】本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図である。
【図４】本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図である。
【図５】本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図である。
【図６】本発明の第１の実施形態に係る半導体装置が実装された状態を説明する平面図及び断面図である。
【図７】本発明の第１の実施形態に係る半導体装置が実装された状態を説明する平面図及び断面図である。
【図８】本発明の第１の実施形態に係る半導体装置が実装された状態を説明する平面図及び断面図である。
【図９】本発明の第１の実施形態に係る半導体装置が実装された状態を説明する断面図である。
【図１０】本発明の第１の実施形態に係る半導体装置が実装された状態を説明する平面図及び断面図である。
【図１１】本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図である。
【図１２】本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図である。
【図１３】本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図である。
【図１４】本発明の第２の実施形態に係る半導体装置が実装された状態を説明する平面図及び断面図である。
【図１５】従来の半導体装置を説明する斜視図である。
【図１６】従来の半導体装置を説明する断面図である。
【符号の説明】
【００８１】
１  電子デバイス    １Ａ〜１Ｅ  回路基板    ２  半導体基板    
３  第１の絶縁膜    ４  パッド電極    ５  パッシベーション膜    ６  樹脂層
７  支持体    ８  ホトレジスト層    ９  導電端子形成領域    １０  開口部
１１  金属層    １２  導電端子    １５  半導体チップ    １６受光領域
２０  外部電極    ２０ｍ  Ｃｕ層    ２０ｎ  Ｃｕ層    
２１  ボンディングワイヤ    ２１ｐ  導電性ペースト    ２２  アンダーフィル
３０  鏡筒部    ３１  フィルター    ３２  レンズ    ４０  ＤＳＰチップ
５０  ホトレジスト層    ５５  ホトレジスト層    ６０  半導体チップ
Ｈ  回路基板１Ｂの高さ    Ｈ１  凹部    Ｈ２  凹部
Ｈ３  回路基板１Ｅの高さ    １０１  半導体装置    １０２  第１のガラス基板
１０３  第２のガラス基板    １０４  半導体基板    １０５ａ，１０５ｂ  樹脂層
１０６  導電端子    １０７  第１の配線    １０８  絶縁膜
１０９  第２の配線    １１０  保護膜    ２００  半導体装置
２０１  電子デバイス    ２０２  パッド電極    ２０３  半導体チップ
２０４  支持体    ２０５  樹脂層    ２０６  絶縁膜
２０７  パッシベーション膜    ２０８  開口部    ２０９  導電端子
２１０  金属層    ＤＬ  ダイシングライン
【図１】
0005427337.tif 000002
【図２】
0005427337.tif 000003
【図３】
0005427337.tif 000004
【図４】
0005427337.tif 000005
【図５】
0005427337.tif 000006
【図６】
0005427337.tif 000007
【図７】
0005427337.tif 000008
【図８】
0005427337.tif 000009
【図９】
0005427337.tif 000010
【図１０】
0005427337.tif 000011
【図１１】
0005427337.tif 000012
【図１２】
0005427337.tif 000013
【図１３】
0005427337.tif 000014
【図１４】
0005427337.tif 000015
【図１５】
0005427337.tif 000016
【図１６】
0005427337.tif 000017