(57)【特許請求の範囲】
【請求項１】
電気素子を着脱自在に接続可能なコネクタであって、複数の前記コネクタが電気的に導通した状態で配設されている複数のコネクタユニットと、
前記コネクタユニットに配設される前記コネクタに接続すると共に、半導体チップのパッドに接触して前記コネクタと前記半導体チップとを電気的に接続するプローブ針と、
前記半導体チップから入力された信号を、前記コネクタユニットのコネクタを経由して、前記半導体チップの電気特性を測定するテスタに出力する出力部とを備え、
前記電気素子が、異なる前記コネクタユニットにおけるそれぞれのコネクタを橋絡して、前記コネクタユニットの間を前記電気素子を介して電気的に接続すると共に、前記半導体チップのパッドと前記出力部との間を複数の前記電気素子を介して電気的に接続し、
複数の前記コネクタユニットが、隣接して配設される当該コネクタユニットにおけるそれぞれの前記コネクタ間が、少なくとも一の共通する共通距離を有するように配設されると共に、前記電気素子が、前記コネクタに係合する嵌合部を有し、当該嵌合部間の距離が、異なる前記コネクタユニット間で隣接して配設される前記コネクタ間の前記共通距離の整数倍の距離であることを特徴とする半導体特性測定装置。
【請求項２】
請求項１に記載の半導体特性測定装置において、
前記コネクタ及び電気素子からなる補助回路が接地されていないことを特徴とする半導体特性測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップの電気的特性を測定する際に用いる半導体特性測定装置に関する。
【背景技術】
【０００２】
半導体チップの電気的特性を測定する際に、例えばプローブカードが用いられている。プローブカードは、半導体チップの特性をテストするテスタからの測定信号を受けて探針から半導体チップ上のパッドを介して半導体チップに送信する。また、半導体チップからの出力信号を探針から受けてテスタに出力するものである。
【０００３】
プローブカードに関する技術として、例えば、特許文献１、２に示す技術が開示されている。特許文献１に示す技術は、カードコネクタ接続用の端子部および被測定ＩＣの接続用端子とを接触する探針部を有し、さらにコネクタが取付けられて所定の配線が行われたプローブカード本体と、所定の試験回路を形成するための周辺部品を搭載し、かつこれに接続されるコネクタが取付けられ、このコネクタを前記プローブカード本体のコネクタに嵌合することによりプローブカード本体に機械的に固定され、かつ電気的に接続される周辺部品搭載用基板とを具備するものである。
【０００４】
特許文献２に示す技術は、ウエハを搭載するためのウエハステージと、下面に、複数のパッドにそれぞれ接触する複数のプローブ針が固定され、上面に、内部に複数の導電性弾性部材が延在する溝と、検査装置に接続されるランドとが形成されたプローブカードと、プローブカードの溝に挿入される凸部を有するソケットとを具備し、ソケットがプローブカードに装着されたときに、プローブ針とランドとの間に電子部品が接続されるか、又は、複数のプローブ針の内の２つ以上が短絡され、ソケットがプローブカードから脱離されたときに、複数の導電性弾性部材によってプローブ針とランドとが短絡されるものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭６１−１８２２３７号公報
【特許文献２】特開２００８−２０３１６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年のクロック信号の高速化に伴い、同期設計がシビアになっており、クリティカルパスの発見や最適化が重要な課題となっている。半導体チップの諸特性を測定する場合に、測定目的や測定種別（例えば、周波数解析、過渡解析等）によって、半導体チップの外部に種々の補助回路が必要となる場合が多い。そのとき、半導体チップと補助回路間の配線長に起因する浮遊効果の影響を受けてしまう。さらに、近年のクロック信号の高速化に伴い、同期設計がシビアになっており、クリティカルパスの発見や最適化も重要な課題となっている。そのため、測定目的や測定種別に応じて柔軟に対応できる補助回路や、配線長による測定精度の低下を防止する技術が望まれている。さらにまた、テスタと半導体チップ間の長い配線引き回しが雑音混入の原因となり問題となっている。
【０００７】
特許文献１に示す技術は、汎用のベース基板上に新たに周辺部品を搭載するための基板を汎用コネクタで接続する必要があり、回路構成を変更しようとした場合に、新たな回路を作成して付加する必要があり、柔軟に対応することができないという課題を有する。
【０００８】
特許文献２に示す技術は、抵抗、コンデンサ等の個別部品をプローブカード上で着脱して利用することができるが、一つのプローブ又は複数のプローブに対して一つの個別部品しか着脱することができない。また、特許文献２の図５には抵抗とコンデンサが並列に接続されたソケットが示されているが、変更可能な並列接続１箇所だけでは柔軟性に欠ける。以上のことから、様々な測定項目に即座に柔軟に対応することができないという課題を有する。
【０００９】
本発明は、半導体チップの電気的特性を測定する際に柔軟且つ即時に、様々な測定項目に対応できるように、回路構成を自在に変更して最適化することができる半導体特性測定装置を提供する。
【課題を解決するための手段】
【００１０】
本願に係る半導体特性測定装置は、電気素子を着脱自在に接続可能なコネクタ群を有する。複数のコネクタを電気的に導通した複数のコネクタユニットと、それらの複数のコネクタユニットに電気素子を接続して補助回路を構成する。半導体特性を測定するテスタから測定信号を補助回路が受信し、半導体チップのパッドに接触しているプローブ針を介してして半導体チップに信号を伝える。半導体チップから返された信号は逆の経路でテスタに送られて所望の電気特性を測定するものである。
【００１１】
このように、本発明に係る半導体特性測定装置においては、予め準備したコネクタに接続された複数の電気素子を用いて、コネクタユニットを接続することにより任意の補助回路を構成できる。電気素子の着脱の構成を変更すると様々な回路を自由に構成することができ、様々な測定項目に即座に柔軟に対応することができるという効果を奏する。
【００１２】
また、複数のコネクタユニットが電気素子を介して接続するため、クリティカルパスを容易に検出することができるという効果を奏する。
【００１３】
本願に係る半導体特性測定装置は、コネクタ及び電気素子からなる補助回路が接地されていないものである。そのため、テスタと半導体チップ間の長い配線引き回しによる雑音混入の原因を解決することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係る半導体特性測定装置の概要を示す図である。
【図２】第１の実施形態に係る半導体特性測定装置の上面図である。
【図３】図２における矢印ａの矢視図である。
【図４】第１の実施形態に係る半導体特性測定装置に装着される素子の一例を示す図である。
【図５】演算増幅器を用いた反転増幅回路を示す図である。
【図６】図５の回路を本実施形態に係る半導体特性測定装置で実現した場合の構成を示す図である。
【図７】ウィーンブリッジ発振回路を示す図である。
【図８】図７の回路を本実施形態に係る半導体特性測定装置で実現した場合の構成を示す図である。
【図９】第１の実施形態に係る半導体特性測定装置の構造を示す第１の図である。
【図１０】第１の実施形態に係る半導体特性測定装置の構造を示す第２の図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を説明する。また、本実施形態の全体を通して同じ要素には同じ符号を付けている。
【００１６】
（本発明の第１の実施形態）
本実施形態に係る半導体特性測定装置について、図１ないし図１０を用いて説明する。図１は、本実施形態に係る半導体特性測定装置の概要を示す図、図２は、本実施形態に係る半導体特性測定装置の上面図、図３は、図２における矢印ａの矢視図、図４は、本実施形態に係る半導体特性測定装置に装着される素子の一例を示す図、図５は、演算増幅器を用いた反転増幅回路を示す図、図６は、図５の回路を本実施形態に係る半導体特性測定装置で実現した場合の構成を示す図、図７は、ウィーンブリッジ発振回路を示す図、図８は、図７の回路を本実施形態に係る半導体特性測定装置で実現した場合の構成を示す図、図９は、本実施形態に係る半導体特性測定装置の構造を示す第１の図、図１０は、本実施形態に係る半導体特性測定装置の構造を示す第２の図である。
【００１７】
図１において、本実施形態に係る半導体特性測定装置１は、電気素子１０を着脱自在に接続可能なコネクタ２を有し、複数の前記コネクタ２が電気的に導通した状態で配設されている複数のコネクタユニット３と、前記コネクタユニット３に配設される前記コネクタ２に接続すると共に、半導体チップ２０のパッド２１に接触して前記コネクタ２と前記半導体チップ２０とを電気的に接続するプローブ針４と、半導体チップ２０の特性をテストするテスタ３０からの測定信号を入力すると共に、半導体チップ２０からの出力信号をテスタ３０に出力する第１入出力部６とを備え、前記電気素子１０が、異なる前記コネクタユニット３におけるそれぞれのコネクタ２を橋絡して、前記コネクタユニット３の間を前記電気素子１０を介して電気的に接続すると共に、前記半導体チップ２０のパッド２１と前記第１入出力部６との間を複数の前記電気素子１０を介して電気的に接続するものである。
【００１８】
すなわち、コネクタユニットと、それらの複数のコネクタユニットに電気素子が接続された補助回路を形成され、補助回路の第１入出力部６が、半導体チップ２０の特性をテストするテスタ３０からの測定信号を受け、補助回路を通して第２入出力部７、プローブ針４から半導体チップ２０上のパッドを介して半導体チップ２０に送信し、その信号に対して半導体チップ２０から出力された信号が、プローブ針４、補助回路を介して第１入出力部６からテスタ３０に出力されて測定が行われる。したがって、電気素子１０を着脱して様々な回路を自由に構成することができると共に、回路構成を柔軟且つ即時に変更することができ、様々な測定項目に即座に柔軟に対応することができる。このとき、補助回路は接地されないように構成する。
【００１９】
図２及び図３を用いて、半導体特性測定装置１の構成を詳細に説明する。図２は、半導体特性測定装置１の上面図、図３は、図２における矢印ａの矢視図である。コネクタ２は、電気素子１０が有する嵌合部１１と嵌合可能な状態で形成されている。すなわち、利用者が、電気素子１０を手動で容易に着脱可能に配設されている。コネクタユニット３には、コネクタ２が複数（図２、３においては４本）配設されており、各コネクタ２は互いに導通状態となっている。なお、コネクタ２間の導通は、導電体であるそれぞれのコネクタ２を一体的に形成するようにしてもよいし、それぞれのコネクタ２間を導電線で接続するようにしてもよい。
【００２０】
コネクタユニット３は、基部５上に複数（図２、３においては４８ユニット）形成されており、それぞれのコネクタユニット３間は非導通状態となっている。つまり、コネクタユニット３は、コネクタユニット３間でそれぞれのコネクタ２を電気素子１０で橋絡して初めて導通状態となる。電気素子１０については、一例を後述するが、例えば受動素子、能動素子、導通素子等を用いることができる。コネクタユニット３の配列は任意に行うことができるが、回路の形成作業を考慮すると、図２及び図３に示すように、マトリックス状に整然と配列するのが望ましい。
【００２１】
基部５上に配列して形成されたコネクタユニット３のうち、測定対象となる半導体チップ２０に近い側のコネクタユニット３（図２においては、第１行目の１２ユニット）における半導体チップ２０に近い側のコネクタ２は、プローブ針４に接続されており、プローブ針４の先端を半導体チップ２０のパッド２１に接触させることで、半導体チップ２０からの信号を入力する入力部として機能すると共に、テスタ３０からの測定信号を半導体チップ２０に出力する出力部として機能する（第２入出力部７）。なお、半導体チップ２０に近い側に配設されている全てのコネクタ２がプローブ針４に接続される必要はなく、入力信号を受信する一部のコネクタユニット３における任意の一のコネクタ２が接続されればよい。
【００２２】
また、基部５上に配列して形成されたコネクタユニット３のうち、半導体チップ２０の電気特性を測定するテスタ３０に近い側のコネクタユニット３（図２においては、第４行目の１２ユニット）におけるテスタ３０に近い側のコネクタ２は、テスタ３０と電気的に接続して、半導体チップ２０からの出力信号をテスタ３０に出力する出力部として機能すると共に、テスタ３０からの測定信号を入力する入力部として機能する（第１入出力部６）。なお、テスタ３０に近い側に配設されている全てのコネクタ２がテスタ３０に接続される必要はなく、出力信号を出力する一部のコネクタユニット３における任意の一のコネクタ２が接続されればよい。
【００２３】
利用者は、プローブ針４に接続されているコネクタ２を有するコネクタユニット３と、テスタ３０に接続されているコネクタ２を有するコネクタユニット３との間で、電気素子１０を用いて半導体チップ２０からの入力信号をテスタ３０用の信号に変換する回路を構成し、各コネクタ２間を電気的に接続をする。このとき、一つのプローブ針４に対して一つのコネクタユニット３の列を用いるようにしてもよいし、複数のコネクタユニット３の列を用いるようにしてもよい。特に並列回路を構成する場合には、複数のコネクタユニット３の列を用いて回路を構成する。例えば、図２の場合は、６つのプローブ針４を有すると共に、対応する出力部が６つ用意されている。そして、一つのプローブ針４を介して入力された信号は、２列（合計８個）のコネクタユニット３を用いて構成される回路により変換されて、テスタ３０に出力されている。より具体的な回路構成が形成された半導体特性測定装置の例は、図５ないし図８を用いて後述する。
【００２４】
なお、コネクタユニット３の数、配列の方法、プローブ針の数、配置位置等は、半導体チップ２０に応じて任意に設定して構成することができるものとする。
また、半導体特性測定装置１又は半導体チップ２０の動作をトリガとして測定を行うことができる場合は、第１入出力部６を、テスタ３０から測定用の信号を入力する入力部として機能させる構成でなくてもよい。
【００２５】
図４に、電気素子の一例を示す。図４（Ａ）は、隣接するコネクタユニット３間で隣接するコネクタ２を橋絡する抵抗素子、図４（Ｂ）は、間に一つのコネクタユニット３を挟んだ場合にコネクタ２を橋絡する抵抗素子、図４（Ｃ）は、隣接するコネクタユニット３間で隣接するコネクタ２を橋絡して導通する導通素子、図４（Ｄ）は、隣接するコネクタユニット３間で隣接するコネクタ２を橋絡するコンデンサ素子である。
【００２６】
各電気素子１０は、コネクタユニット３を接続するために、コネクタ２と嵌合する２つの嵌合部１１と、回路を構成するための素子部１２とを有する。２つの嵌合部１１は、異なるコネクタユニット３のそれぞれが有するコネクタ２間の距離に対応させて離隔配設されている。すなわち、図２に示すように、異なるコネクタユニット３におけるコネクタ２間で、等間隔にコネクタユニット３及びコネクタ２が配列されて形成されている場合には、共通の電気素子１０を様々な箇所に自由に着脱することができると共に、配置場所に関わらず２つの嵌合部１１の離隔距離が共通の距離となるような電気素子１０を用意すればよい。
【００２７】
また、図２に示すように、コネクタ２が等間隔（行方向及び列方向に等間隔）に配設されている場合は、２つの嵌合部１１の離隔距離を前記共通の距離の整数倍にしたものを用意することで、図４（Ｂ）に示すように１又は複数のコネクタユニット３を飛び越えて橋絡することが可能となる。
【００２８】
図５ないし図８に具体例を示す。ここでは、例として反転増幅回路（図５及び図６）とウィーンブリッジ発振回路（図７及び図８）を測定する場合の具体例を示す。図５は、反転増幅回路を示し、図６は、図５の回路を半導体特性測定装置１に実装した場合の電気素子１０の配置構成を示す。また、図７は、ウィーンブリッジ発振回路を示し、図８は、図７の回路を半導体特性測定装置１に実装した場合の電気素子１０の配置構成を示す。図６及び図８からわかる通り、半導体特性測定装置１上で複数の電気素子１０を着脱して組み合わせることで、図５及び図７に示すような同一の半導体特性測定装置１を用いて異なる補助回路を実現することが可能となる。ただし、図６及び図８の構成はあくまで一例であり、回路構成としては同じであっても電気素子１０の配設構成は多岐に亘るものとなる。また、実現する回路に応じてコネクタユニット３の数や配置位置を変更できるようにしてもよい。例えば、図８の場合、奇数番目の列の４個のコネクタユニット３（合計２４個のコネクタユニット３）と４行目の１２個のコネクタユニット３は必ずしも必要ないため、図７の回路を測定する場合には備えなくてもよい。
【００２９】
上記図５ないし図８から明らかなように、反転増幅回路とウィーンブリッジ回路という異なる回路の特性測定を、半導体特性測定装置上の電気素子の簡単な配置変更だけで容易に切り替えることができ、作業効率を格段向上させることができる。
【００３０】
なお、上記説明において、コネクタ２及びコネクタユニット３の配置構成を図２に示す配置構成で説明したが、コネクタ２及びコネクタユニット３の配置はこれに限らず他の配置構成であってもよい。他の配置構成例を図９及び図１０に示す。
【００３１】
図９（Ａ）は、コネクタ２の配置構成は図２の場合と同じであるが、コネクタユニット３の配置構成が異なる。図９（Ａ）に示されるように、コネクタユニット３をマトリックス状に配置するのではなく、列ごとにずらした配置となっている。この場合、コネクタ２は、行方向及び列方向に等間隔に並んでおり、異なるコネクタユニット３間におけるコネクタ２が共通の距離を有しているため、回路の形成作業や測定時の作業を簡素化することができる。その他図９（Ｂ）、（Ｃ）、（Ｄ）のような構成も可能である。
【００３２】
なお、図９の各図において、電気素子１０の嵌合部１１間の距離がｄ、ｄ１、ｄ２であるものを少なくとも用意しておけば、自在に補助回路を構成することが可能となる。また、例えば図１０に示すような構成も可能である。
【符号の説明】
【００３３】
１  半導体特性測定装置
２  コネクタ
３  コネクタユニット
４  プローブ針
５  基部
６  第１入出力部
７  第２入出力部
１０  電気素子
１１  嵌合部
１２  素子部
２０  半導体チップ
２１  パッド
３０  テスタ
【図１】
0005618158.tif 000002
【図２】
0005618158.tif 000003
【図３】
0005618158.tif 000004
【図４】
0005618158.tif 000005
【図５】
0005618158.tif 000006
【図６】
0005618158.tif 000007
【図７】
0005618158.tif 000008
【図８】
0005618158.tif 000009
【図９】
0005618158.tif 000010
【図１０】
0005618158.tif 000011