(57)【特許請求の範囲】
【請求項１】
電圧電流変換回路、充電回路、放電回路、複数の静電容量を有するデジタル容量、上記デジタル容量に入力される電圧と基準電圧との対比を行う比較器及び上記デジタル容量を制御する容量制御回路を含み、
上記デジタル容量はスイッチによって上記充電回路及び上記放電回路に接続され、
上記スイッチ及び上記容量制御回路にはリセット信号が入力され、
上記デジタル容量は上記複数の静電容量の全部又は一部がスイッチングにより並列的に接続され、
上記リセット信号が第１レベルのとき、上記デジタル容量が上記放電回路に接続され、
上記リセット信号が第２レベルのとき、上記デジタル容量が上記充電回路に接続され、
上記容量制御回路は、上記リセット信号が第２レベルになったときから、上記比較器によって上記デジタル容量に入力される電圧が上記基準電圧より高くなったことが検知されるまでの時間を計測し、その計測結果と、上記デジタル容量の目標値と、上記デジタル容量の現在の値とに基づいて上記デジタル容量の次の設定値を求める処理を、所定の条件下で繰り返すことによって、上記デジタル容量を制御することを特徴とするカットオフ周波数自動調整回路。
【請求項２】
上記容量制御回路は、第１カウンタと、第２カウンタと、第１レジスタと、第２レジスタとを含み、
上記第２カウンタを用いて、上記リセット信号が第２レベルになったときから、上記比較器によって上記デジタル容量に入力される電圧が上記基準電圧より高くなったことが検知されるまでの時間が計測され、
上記第１レジスタには、上記デジタル容量の目標値が設定され、
上記第２レジスタには、上記デジタル容量の次の設定値が保持され、
上記第１カウンタを用いて、上記デジタル容量の次の設定値を求める処理が繰り返される請求項１記載のカットオフ周波数自動調整回路。
【請求項３】
上記容量制御回路は、上記比較器での比較結果に基づいて、上記デジタル容量の電位と上記基準電圧との差分が所定の電位差以内になるように上記デジタル容量を制御する請求項２記載のカットオフ周波数自動調整回路。
【請求項４】
上記容量制御回路は、上記デジタル容量の設定条件で、チャネルフィルタ回路内のデジタル容量を設定する請求項３記載のカットオフ周波数自動調整回路。
【請求項５】
上記デジタル容量の最小容量ステップ幅をΔＣとし、上記電圧電流変換回路で直流電圧を電流に変換するための抵抗をＲ１としたとき、上記容量制御回路は、クロック信号に同期してチャネルフィルタ回路内のデジタル容量を設定し、上記クロック信号の周波数は、１／（ΔＣ・Ｒ１）よりも大きく設定される請求項４記載のカットオフ周波数自動調整回路。
【請求項６】
上記チャネルフィルタ回路の複数のカットオフ周波数に対応した上記容量制御回路はターゲットとする複数の目標値を持ち、第１のカットオフ周波数に対応する第１の目標値で上記処理を繰り返すことで得られた第１のデジタル容量設定値を記憶し、第２のカットオフ周波数に対応する第２の目標値で上記処理を繰り返すことで得られた第２のデジタル容量設定値を記憶し、
第１のカットオフ周波数に設定する際は、上記容量制御回路により上記第１のデジタル容量設定値が用いられ、第２のカットオフ周波数に設定する際は、上記容量制御回路により上記第２のデジタル容量設定値が用いられる請求項４記載のカットオフ周波数自動調整回路。
【請求項７】
請求項１記載のカットオフ周波数自動調整回路を備える携帯情報端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタのカットオフ周波数自動調整技術にかかり、例えば携帯情報端末に搭載されるフィルタのカットオフ周波数自動調整回路に適用して有効な技術に関する。
【背景技術】
【０００２】
従来、無線信号処理回路は、各機能ブロック(信号を増幅する増幅器、信号の周波数を変換するミキサ、信号の所望の帯域のみ通過させるフィルタなど)ごとに個別部品を用いて構成していた。これが近年の半導体技術の向上により、無線信号処理回路を構成する機能ブロックを複数、１つの半導体チップへ内蔵することが可能となってきた。半導体チップに内蔵された無線信号処理回路は、アンテナから受信した高周波信号を、高い品質(低雑音、所望信号帯域以外の帯域の信号を抑圧など)でより低い周波数帯の信号に変換する。
【０００３】
無線信号処理回路を低コストで実現するためには、より多くの無線信号処理回路を構成する機能ブロックを１つの半導体チップへ内蔵する必要がある。この目的に対する障害の一つが所望ではない帯域の信号を抑圧するフィルタ回路の半導体チップへの内蔵である。このフィルタ回路は、ＳＡＷ(Surface Acoustic Wave)フィルタ、誘電体フィルタなどが用いられる。これにより所望以外の帯域に存在する信号を抑圧するのであるが、ＳＡＷフィルタや誘電体フィルタは半導体チップへ内蔵できない。
【０００４】
一般に、個別部品での無線信号処理回路はスーパーヘテロダイン方式と呼ばれる構成で、ＳＡＷフィルタや誘電体フィルタを必要とする(スーパーヘテロダイン方式に関しては、例えば、非特許文献１参照)が、ＳＡＷフィルタや誘電体フィルタは半導体チップへ内蔵することはできない。そこで、半導体で製造する無線信号処理回路をスーパーヘテロダイン方式で構成する場合、半導体チップ外部にＳＡＷフィルタや誘電体フィルタを外付けすることになる。そのため部品点数、実装面積が増大することになる。
【０００５】
そこで、半導体回路の特徴(半導体チップ間の部品定数の絶対値はばらつくが、１つの半導体チップ内での部品定数の相対値は高精度で一致する)を利用して、ＳＡＷフィルタや誘電体フィルタが不要な無線信号処理回路方式が提案されている。これは、ゼロIF方式、低IF方式などである。いずれも外付けのＳＡＷフィルタや誘電体フィルタを必要とせず、所望の帯域以外の帯域に存在する信号の抑圧は半導体へ内蔵可能なフィルタで行なう(無線方式、或いはシステム的な要求より一部のフィルタを外付けする必用が生ずることもある)。
【０００６】
ゼロIF方式、低IF方式では、所望のチャネル以外の信号を除去するチャネルフィルタをミキサ回路で周波数変換した後の低周波数帯の信号を扱うステージに配置する。低周波数帯の信号を扱うステージにフィルタを配置することにより、ＳＡＷフィルタや誘電体フィルタの代わりにフィルタ処理を半導体回路、具体的には能動RCフィルタなどで実現することが可能となる。
【０００７】
チャネルフィルタは、所望チャネルの隣接チャネル、隣々接チャネル等所望チャネル以外に存在する信号を抑圧するものである。しかし、チャネルフィルタの直流利得−３ｄＢの利得を有する周波数であるカットオフ周波数が、半導体の製造バラツキ、素子の温度、電源電圧特性等でずれこむと受信する信号品質が劣化する。
【０００８】
例えば、カットオフ周波数が高いほうにずれると、隣接チャネル、隣々接チャネル等に存在する信号の抑圧度が劣化するし、カットオフ周波数が低いほうにずれると、所望チャネルの信号電力が下がるので、信号対雑音比が劣化し、受信感度が落ちる。また、デジタル変調された信号を受信する場合、シンボル間干渉特性が劣化するので、受信するデータ誤り率に影響が及ぶ。
【０００９】
そこで、例えば特許文献１に記載されているように、チャネルフィルタのカットオフ周波数を自動調整する回路が必要となる。特許文献１によれば、チャネルフィルタ回路の帰還容量及び負帰還容量（接地容量）ごとにフィルタカットオフ周波数自動調整回路及び誤差修正用のレジスタを設け、これにより、帰還容量及び負帰還容量の容量差による誤差の拡大を招くことなく、フィルタカットオフ周波数の調整を可能にしている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−９４７３４号公報
【非特許文献】
【００１１】
【非特許文献１】Thomas H.Lee著、The Design of CMOS Radio-Frequency Integrated Circuits，CAMBRIDGE
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記のように特許文献１によれば、チャネルフィルタ回路の帰還容量及び負帰還容量（接地容量）ごとにフィルタカットオフ周波数自動調整回路及び誤差修正用のレジスタを設け、これにより、帰還容量及び負帰還容量の容量差による誤差の拡大を招くことなく、フィルタカットオフ周波数の調整を可能にしている。それにより、使用する容量比の大きなフィルタカットオフ周波数を自動調整すること、並びにその自動調整にかかる時間を短縮することができる。
【００１３】
様々なカットオフ周波数に対応するフィルタを形成する場合には、より広大な範囲で調整可能なデジタル容量が必要になる。そのようなデジタル容量を有するフィルタのカットオフ周波数自動調整技術について本願発明者が検討したところ、カットオフ周波数補正精度を更に向上させることによって、フィルタのカットオフ周波数を、その調整範囲内の任意の設定値に自動調整可能にする必要性が見いだされた。
【００１４】
本発明の目的は、フィルタのカットオフ周波数を、その調整範囲内の任意の設定値に自動調整可能なカットオフ周波数自動調整回路、及びそのようなカットオフ周波数自動調整回路を備えた携帯情報端末を提供することにある。
【００１５】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１７】
すなわち、電圧電流変換回路、充電回路、放電回路、複数の静電容量を有するデジタル容量、上記デジタル容量に入力される電圧と基準電圧との対比を行う比較器及び上記デジタル容量を制御する容量制御回路を含んでカットオフ周波数自動調整回路を構成する。このとき、上記デジタル容量はスイッチによって上記充電回路及び上記放電回路に接続され、上記スイッチ及び上記容量制御回路にはリセット信号が入力され、上記デジタル容量は上記複数の静電容量の全部又は一部がスイッチングにより並列的に接続され、上記リセット信号が第１レベルのとき、上記デジタル容量が上記放電回路に接続され、上記リセット信号が第２レベルのとき、上記デジタル容量が上記充電回路に接続される。上記容量制御回路は、上記リセット信号が第２レベルになったときから、上記比較器によって上記デジタル容量に入力される電圧が上記基準電圧より高くなったことが検知されるまでの時間を計測し、その計測結果と、上記デジタル容量の目標値と、上記デジタル容量の現在の値とに基づいて上記デジタル容量の次の設定値を求める処理を、所定の条件下で繰り返すことによって、上記デジタル容量を制御する。
【発明の効果】
【００１８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１９】
すなわち、フィルタのカットオフ周波数を、その調整範囲内の任意の設定値に自動調整可能なカットオフ周波数自動調整回路、及びそのようなカットオフ周波数自動調整回路を備えた携帯情報端末を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態１にかかるカットオフ周波数自動調整回路の構成例ブロック図である。
【図２】図１に示されるカットオフ周波数自動調整回路における主要処理のフローチャートである。
【図３】図１におけるカットオフ周波数自動調整回路に含まれるデジタル容量の構成例回路図である。
【図４】デジタル容量に入力されるデジタル値と、デジタル容量の入力端子と出力端子との間における容量値との関係説明図である。
【図５】図１におけるカットオフ周波数自動調整回路に含まれるチャネルフィルタ回路の構成例回路図である。
【図６】デジタル容量におけるデジタル値とデジタル容量値とカットオフ周波数との関係説明図である。
【図７】本発明の実施の形態２にかかるカットオフ周波数自動調整回路における主要処理のフローチャートである。
【図８】本発明にかかるカットオフ周波数自動調整回路を搭載する携帯情報端末の構成例ブロック図である。
【発明を実施するための形態】
【００２１】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２２】
〔１〕本発明の代表的な実施の形態に係るカットオフ周波数自動調整回路（４１２）は、電圧電流変換回路（３０）、充電回路（５０）、放電回路（４０）、複数の静電容量を有するデジタル容量（７０）、上記デジタル容量に入力される電圧と基準電圧との対比を行う比較器（８０）及び上記デジタル容量を制御する容量制御回路（６００）を含む。上記デジタル容量はスイッチによって上記充電回路及び上記放電回路に接続され、上記スイッチ及び上記容量制御回路にはリセット信号が入力され、上記デジタル容量は上記複数の静電容量の全部又は一部がスイッチングにより並列的に接続され、上記リセット信号が第１レベルのとき、上記デジタル容量が上記放電回路に接続され、上記リセット信号が第２レベルのとき、上記デジタル容量が上記充電回路に接続される。上記容量制御回路は、上記リセット信号が第２レベルになったときから、上記比較器によって上記デジタル容量に入力される電圧が上記基準電圧より高くなったことが検知されるまでの時間を計測し、その計測結果と、上記デジタル容量の目標値と、上記デジタル容量の現在の値とに基づいて上記デジタル容量の次の設定値を求める処理を、所定の条件下で繰り返すことによって、上記デジタル容量を制御する。
【００２３】
上記の構成によれば、上記リセット信号が第２レベルになったときから、上記比較器によって上記デジタル容量に入力される電圧が上記基準電圧より高くなったことが検知されるまでの時間が計測され、その計測結果と、上記デジタル容量の目標値と、上記デジタル容量の現在の値とに基づいて上記デジタル容量の次の設定値を求める処理が、所定の条件下で繰り返されることによって、上記デジタル容量が制御される。このようにしてカットオフ周波数の自動調整が行われ、上記デジタル容量が上記目標値に調整される。上記目標値は、調整範囲内の任意の設定値とすることができる。
【００２４】
〔２〕上記〔１〕において、上記容量制御回路は、第１カウンタ（ｃａｌｃｏｕｎｔｅｒ；６０１）と、第２カウンタ（ｃｏｕｎｔｅｒ；６０２）と、第１レジスタ（ｔａｒｇｅｔ００；６０３）と、第２レジスタ（ｔａｒｇｅｔ０；６０４）とを含んで構成することができる。上記第２カウンタを用いて、上記リセット信号が第２レベルになったときから、上記比較器によって上記デジタル容量に入力される電圧が上記基準電圧より高くなったことが検知されるまでの時間が計測され、上記第１レジスタには、上記デジタル容量の目標値が設定され、上記第２レジスタには、上記デジタル容量の次の設定値が保持され、上記第１カウンタを用いて、上記デジタル容量の次の設定値を求める処理が繰り返される。これにより、上記〔１〕における容量制御回路の機能を容易に実現することができる。
【００２５】
〔３〕上記〔２〕において、上記比較器での比較結果に基づいて、上記デジタル容量の電位と上記基準電圧との差分が所定の電位差以内になるように上記デジタル容量を制御するように上記容量制御回路を構成することができる。
【００２６】
〔４〕上記〔３〕において、チャネルフィルタ回路のカットオフ周波数を自動調整する場合、上記容量制御回路は、上記デジタル容量の設定条件で、チャネルフィルタ回路内のデジタル容量を設定する。これにより、チャネルフィルタ回路のカットオフ周波数が自動調整される。
【００２７】
〔５〕上記〔４〕において、カットオフ周波数の補正精度を向上させるには、上記デジタル容量の最小容量ステップ幅をΔＣとし、上記電圧電流変換回路で直流電圧を電流に変換するための抵抗をＲ１としたとき、上記容量制御回路は、クロック信号に同期してチャネルフィルタ回路内のデジタル容量を設定し、上記クロック信号の周波数は、１／（ΔＣ・Ｒ１）よりも大きく設定する。
【００２８】
〔６〕上記〔４〕において、上記チャネルフィルタ回路の複数のカットオフ周波数に対応した上記容量制御回路はターゲットとする複数の目標値を持ち、第１のカットオフ周波数に対応する第１の目標値で上記処理を繰り返すことで得られた第１のデジタル容量設定値を記憶し、第２のカットオフ周波数に対応する第２の目標値で上記処理を繰り返すことで得られた第２のデジタル容量設定値を記憶しておく。そして、第１のカットオフ周波数に設定する際は、上記容量制御回路により上記第１のデジタル容量設定値を使用し、第２のカットオフ周波数に設定する際は、上記容量制御回路により上記第２のデジタル容量設定値を使用する。このようにすることで、カットオフ周波数の切り替えを高速に行うことができる。
【００２９】
〔７〕上記〔１〕のカットオフ周波数自動調整回路は、携帯情報端末に搭載することができる。携帯情報端末（８０１）には、チャネルフィルタ回路（４０７）が搭載され、このチャネルフィルタ回路のカットオフ周波数を、上記カットオフ周波数自動調整回路によって自動調整するように構成することができる。
【００３０】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００３１】
《実施の形態１》
図８には、本発明にかかる携帯情報端末の構成例が示される。
【００３２】
この携帯情報端末８０１は、アンテナ４００、デュプレクサ４０１、低ノイズアンプ（ＬＮＡ）４０２、ミキサ４０３Ａ，４０３Ｂ、局部発振回路４０４、９０度移相回路４０５、第１の増幅回路４０６Ａ，４０６Ｂ、チャネルフィルタ回路４０７、第２の増幅回路４０８Ａ、４０８Ｂ、ＡＤ（アナログ・デジタル）変換回路４０９Ａ，４０９Ｂ、ベースバンドＬＳＩ４１０、送信回路４１１、カットオフ周波数自動調整回路４１２を含む。
【００３３】
デュプレクサ４０１は、アンテナ４００からの信号から所望帯域のみ通過させる。ＬＮＡ４０２は、デュプレクサ４０１の出力信号を低雑音で増幅する。局部発振回路４０４は、デュプレクサ４０１の出力信号のうち、所望のキャリア周波数の整数倍で発振する。９０度移相回路４０５は、局部発振回路４０４の出力信号Ｉと、その位相を９０度ずらした信号Ｑとを出力する。ミキサ４０３Ａ，４０３Ｂは、ＬＮＡ４０２の出力信号と９０度移相回路４０５の出力信号とを混合する。第１の増幅回路４０６Ａ，４０６Ｂは、ミキサ４０３Ａ，４０３Ｂの出力信号を増幅する。チャネルフィルタ回路４０７は、第１の増幅回路４０６Ａ，４０６Ｂの出力信号から所望のチャネル周波数帯域のみ通過させる。第２の増幅回路４０８Ａ，４０８Ｂは、チャネルフィルタ回路４０７の出力信号を増幅する。ＡＤ変換回路４０９Ａ，４０９Ｂは、第２の増幅回路４０８Ａ，４０８Ｂの出力信号をデジタル信号に変換する。ベースバンドＬＳＩは、ＡＤ変換回路４０９Ａ，４０９Ｂの出力信号を復調することで、信号の受信を行う。信号の送信は送信回路４１１により行われる。すなわち送信回路４１１は、ベースバンドＬＳＩ４１０からの変調出力を増幅し、フィルタ処理し、周波数変換してデュプレクサ４０１に出力する。デュプレクサ４０１では、送信回路４１１から伝達された信号中の所望の送信帯域のみ通過させる。デュプレクサ４０１を通過した信号はアンテナ４００から送信される。チャネルフィルタ回路４０７のカットオフ周波数は、カットオフ周波数自動調整回路４１２により自動調整される。
【００３４】
図１には、上記カットオフ周波数自動調整回路４１２の構成例が示される。
【００３５】
カットオフ周波数自動調整回路４１２は、特に制限されないが、抵抗２０、電圧電流変換回路（Ｖ／Ｉ）３０、放電回路（ｄｉｓｃｈａｒｇｅ）４０、充電回路（ｃｈａｒｇｅ）５０、スイッチ６１、デジタル容量７０、コンパレータ８０、ラッチ回路（Ｌａｔｃｈ）９０、チャネルフィルタ回路４０７、演算回路６００を含む。
【００３６】
基準電圧源によって基準電圧（ｒｅｆｅｒｅｎｃｅ  ｖｏｌｔａｇｅ）１０が形成される。この基準電圧１０は、温度や電源電圧に依存しない直流電圧ＶＢＧとされる。抵抗２０の値はＲ１とされる。ＶＢＧは電圧電流変換回路３０と抵抗２０により直流電流Ｉに変換される。直流電流Ｉは次式によって示される。
【００３７】
【数１】
0005479249.tif 000002
【００３８】
この直流電流Ｉは充電回路５０に伝達される。充電回路５０と放電回路４０とはスイッチ６１により選択的にデジタル容量７０に結合される。スイッチ６１は、リセット信号１１０によって動作制御される。６０はスイッチ６１の極性図である。これに従えば、リセット信号１１０がＨレベル（論理値“１”に対応する）の場合に、放電回路４０が選択的にデジタル容量７０に結合され、リセット信号１１０がＬレベル（論理値“０”に対応する）の場合に、充電回路５０が選択的にデジタル容量７０に結合される。デジタル容量７０は、演算回路６００によって設定される。このような意味で演算回路６００は、本発明における容量制御回路の一例とされる。チャネルフィルタ回路４０７は、デジタル容量１５１を含み、このデジタル容量１５１は、上記演算回路６００によって、上記デジタル容量７０の値に等しくなるように設定される。コンパレータ８０は、デジタル容量７０の入力端子のレベルと基準電圧１０とを比較する。すなわち、デジタル容量７０の端子間電圧（ＶＢＧ／Ｒ１／Ｃ１×Δｔ）と、基準電圧１０（ＶＢＧ）を対比する。この比較結果はラッチ回路９０に保持される。ラッチ回路９０の出力は演算回路６００に供給される。ラッチ回路９０は、リセット信号１１０によって初期化される。演算回路６００は、第１カウンタ（ｃａｌｃｏｕｎｔｅｒ）６０１、第２カウンタ（ｃｏｕｎｔｅｒ）６０２、第１レジスタ（ｔａｒｇｅｔ００）６０３、第２レジスタ（ｔａｒｇｅｔ０）６０４を含む。
【００３９】
デジタル容量７０は、図３に示されるように構成される。
【００４０】
図３に示されるデジタル容量７０は、複数の静電容量（単に「容量」という）ＣＤｃｏｍ、ＣＤ０〜ＣＤ４、スイッチＳＷ０〜ＳＷ４を含む。容量ＣＤ０〜ＣＤ４は、対応するスイッチＳＷ０〜ＳＷ４に直列接続されている。スイッチＳＷ０〜ＳＷ４は、デジタル値入力端子３２０を介して伝達されたデジタル値によって動作制御される。３００は入力端子、３１０は出力端子とされる。尚、３３０はスイッチＳＷ０〜ＳＷ４の極性図である。本例では、デジタル値入力端子３２０を介して伝達されたデジタル値が論理値“１”の場合に対応するスイッチＳＷ０〜ＳＷ４がオン（導通）されるようになっている。スイッチＳＷ０〜ＳＷ４のスイッチングにより、複数の容量ＣＤｃｏｍ、ＣＤ０〜ＣＤ４の全部又は一部が並列的に接続されるようになっている。
【００４１】
図３における太線は、5ビット分の5本の信号線をまとめて表現したものである。このデジタル容量は、デジタル値入力端子３２０から入力される５ビットのデジタル値に応じて、−３２％〜＋３０％の範囲で容量値を可変できるものとする。
【００４２】
−３２％〜＋３０％の可変範囲を実現するため、容量ＣＤｃｏｍは、スイッチＳＷ０〜ＳＷ４が全てオフの時(スイッチ極性図３３０に従えば、デジタル値入力端子３２０からスイッチＳＷ０〜ＳＷ４へ全てLレベルの信号が入力された時)の容量値となるので、容量ＣＤｃｏｍの値は、０．６８Ｃとなる。ここで、「Ｃ」はデジタル容量で実現したい容量の大きさの中心値を意味する。５ビットで、−３２％〜＋３０％の可変範囲を実現するためには、２％刻みとなるので、容量ＣＤ４の値は０．３２Ｃ、容量ＣＤ３の値は０．１６Ｃ、容量ＣＤ２の値は０．０８Ｃ、容量ＣＤ１の値は、０．０４Ｃとなる。
【００４３】
図４には、デジタル値入力端子３２０から入力される５ビットのデジタル値によってスイッチＳＷ０〜ＳＷ４へ与えられる値と、入力端子３００と出力端子３２０との間における容量値との関係が示される。図４に示されるように、デジタル値入力端子３２０から入力される５ビットのデジタル値に応じてスイッチＳＷ０〜ＳＷ４の状態が制御されることにより、−３２％〜＋３０％の可変範囲でデジタル容量７０の値が変更される。
【００４４】
図５には、図１におけるチャネルフィルタ回路４０７の構成例が示される。
【００４５】
図５に示されるチャネルフィルタ回路４０７は、８次のバタワース低域通過フィルタを正帰還型低域通過回路を用いて構成したものであり、容量Ｃ１１〜Ｃ４２、抵抗Ｒ１１〜Ｒ４２、アンプＡＭＰ１〜ＡＭＰ４を含む。２００は入力端子、２１０は出力端子である。アンプＡＭＰ１〜ＡＭＰ４は、それぞれ演算増幅器がボルテージホロワとして用いられる。入力端子は、抵抗Ｒ１１，Ｒ１２を介してアンプＡＭＰ１の非反転入力端子（＋）に結合される。アンプＡＭＰ１の出力端子は、抵抗Ｒ２１，Ｒ２２を介してアンプＡＭＰ２の非反転入力端子（＋）に結合される。アンプＡＭＰ２の出力端子は、抵抗Ｒ２１，Ｒ２２を介してアンプＡＭＰ３の非反転入力端子（＋）に結合される。アンプＡＭＰ３の出力端子は、抵抗Ｒ４１，Ｒ４２を介してアンプＡＭＰ４の非反転入力端子（＋）に結合される。アンプＡＭＰ４から出力端子２１０が引き出される。容量Ｃ１１は、抵抗Ｒ１２とアンプＡＭＰ１に並列接続される。容量Ｃ２１は、抵抗Ｒ２２とアンプＡＭＰ２に並列接続される。容量Ｃ３１は、抵抗Ｒ３２とアンプＡＭＰ３に並列接続される。容量Ｃ４１は、抵抗Ｒ４２とアンプＡＭＰ４に並列接続される。容量Ｃ１２は、アンプＡＭＰ１の非反転入力端子（＋）とグランドとの間に接続される。容量Ｃ２２は、アンプＡＭＰ２の非反転入力端子（＋）とグランドとの間に接続される。容量Ｃ３２は、アンプＡＭＰ３の非反転入力端子（＋）とグランドとの間に接続される。容量Ｃ４２は、アンプＡＭＰ４の非反転入力端子（＋）とグランドとの間に接続される。
【００４６】
入力端子２００を介して入力された信号は、アンプＡＭＰ１〜ＡＭＰ４、容量Ｃ１１〜Ｃ４２、抵抗Ｒ１１〜Ｒ４２を含んで成る低域通過フィルタにより、所望のカットオフ周波数より高い周波数帯の信号が抑圧されてから、出力端子２１０を介して出力される。このチャネルフィルタ回路４０７のカットオフ周波数は、１／（２π抵抗変化量×容量変化量）に比例して変化する。
【００４７】
図５の容量Ｃ１１〜Ｃ４２は、それぞれデジタル容量１５１となっており、演算回路６００から与えられたデジタル値により容量値が変えられることで、フィルタのカットオフ周波数の調整が可能とされる。
【００４８】
次に、図２に示されるフローチャートに従って上記構成の動作について説明する。
【００４９】
まず、リセット信号１１０がＨレベルとなり、ラッチ回路９０と演算回路６００とがリセットされる（Ｓ２０１）。そして演算回路６００内の第１レジスタ（ｔａｒｇｅｔ００）６０３が初期値（目標値）「ｔａｒｇｅｔ  ｖａｌｕｅ」に設定され、演算回路６００内の第２レジスタ（ｔａｒｇｅｔ０）６０４が第１レジスタ（ｔａｒｇｅｔ００）６０３と等しく設定され、第１カウンタ（ｃａｌｃｏｕｎｔｅｒ）６０１がＮ（Ｎは１以上の整数）に設定される（Ｓ２０２）。
【００５０】
第２レジスタ（ｔａｒｇｅｔ０）６０４の値は、デジタル容量７０のスイッチＳＷ０〜ＳＷ４へ設定される（Ｓ２０３）。
【００５１】
ステップＳ２０１でリセット信号１１０がHレベルとされているので、スイッチ６１を介して、放電回路４０とデジタル容量７０とが接続され、それにより、デジタル容量７０の蓄積電荷が放電回路４０によって放電され、デジタル容量７０の端子間は０Ｖになる。これにより、コンパレータ８０の出力はLレベルとなる。
【００５２】
次に第２カウンタ（ｃｏｕｎｔｅｒ）６０２の値が０にされ（Ｓ２０４）、デジタル容量７０の放電時間に十分な時間待った後（Ｓ２０５）、リセット信号１１０がＬレベルにされる（Ｓ２０６）。
【００５３】
リセット信号１１０がLレベルとなると、スイッチ６１を介して、充電回路５０とデジタル容量７０とが接続され、デジタル容量７０には、電圧電流変換回路３０の出力である直流電流（Ｉ＝ＶＢＧ／Ｒ１）が供給される。デジタル容量70の端子間には、次式で示されるように、リセット信号１１０がLレベルになってからの時間Δtに比例した電圧Ｖが現れる。
【００５４】
【数２】
0005479249.tif 000003
【００５５】
ここで、Ｃ１はデジタル容量７０の端子間の容量値である。
【００５６】
上記電圧ＶがＶＢＧより大きければ、コンパレータ８０の出力はHレベルとなる。上記電圧ＶがＶＢＧより小さければ、コンパレータ８０の出力はLレベルとなる。
【００５７】
リセット信号１１０がLレベルになってからコンパレータ８０の出力がHレベルとなるまでのクロック信号１００の立ち上がりエッジ、または立ち下がりエッジが一つ観測されるたびに、演算回路６００内の第２カウンタ（ｃｏｕｎｔｅｒ）６０２の値が１だけ増加する（Ｓ２０７，Ｓ２０８）。従って、コンパレータ８０の出力がHレベルとなったときの演算回路６００内の第２カウンタ（ｃｏｕｎｔｅｒ）６００の値は、リセット信号１１０がLレベルになってからコンパレータ８０の出力がHレベルとなるまでのクロック信号１００の立ち上がりエッジ、または立ち下がりエッジの合計数に等しくなる。
【００５８】
ここで、デジタル容量７０の最小容量ステップ幅をΔＣとすると、クロック周波数Ｆｃは次式で示され、十分な精度を得ることができる。
【００５９】
【数３】
0005479249.tif 000004
【００６０】
コンパレータ８０の出力によってラッチ回路９０の出力がＨレベルになるまで、演算回路６００内の第２カウンタ（ｃｏｕｎｔｅｒ）６０２がインクリメントされる（Ｓ２０８，Ｓ２０９）。コンパレータ８０の出力によってラッチ回路９０の出力がＨレベルになった場合、演算回路６００内の第２レジスタ（ｔａｒｇｅｔ０）６０４が次式で示される値に更新される。
【００６１】
【数４】
0005479249.tif 000005
【００６２】
そしてこの新たなｔａｒｇｅｔ０の値が、デジタル容量７０のスイッチＳＷ０〜ＳＷ４へ設定される（Ｓ２１０）。これは、抵抗２０の抵抗値Ｒ１とデジタル容量７０の端子間の容量値Ｃ１の製造ばらつきを補正したもので、スイッチＳＷ０〜ＳＷ４へ上記のデジタル値を与えれば、Ｒ１とＣ１との積は一定となる。
【００６３】
次に演算回路６００内の第１カウンタ（ｃａｌｃｏｕｎｔｅｒ）６０１の値が１だけ減算され（Ｓ２１１）、第１カウンタ（ｃａｌｃｏｕｎｔｅｒ）６０１の値が０になったか否かの判別が行われる（Ｓ２１２）。第１カウンタ（ｃａｌｃｏｕｎｔｅｒ）６０１の値が０でなければ、上記ステップＳ２０３の処理に戻され、上記ステップＳ２０３以降の処理が繰り返される。上記ステップＳ２０３以降の処理は、第１カウンタ（ｃａｌｃｏｕｎｔｅｒ）６０１の値が０となるまで繰り返される。第１カウンタ（ｃａｌｃｏｕｎｔｅｒ）６０１の値が０になったら、キャリブレーション完了信号１６０がアサートされる。これにより、チャネルフィルタ回路４０７に上記デジタル値が供給され、デジタル容量１５１を含むフィルタ回路のカットオフ周波数を決定する抵抗と容量の積が補正されるように設定される。
【００６４】
このように実施の形態１によれば、演算回路６００でＲ１とＣ１との積が一定に補正されるためのデジタル値が定まり、同じデジタル値が図５の容量Ｃ１１〜Ｃ４２に与えられることにより、チャネルフィルタ回路４０７のカットオフ周波数は目標値に設定される。
【００６５】
図６には、容量や抵抗の製造ばらつきが無い状態における、図６のデジタル容量のデジタル値と容量値を図５に適用した場合のカットオフ周波数の一例が示される。
【００６６】
例えば、カットオフ周波数を５ＭＨｚに設定したい場合、図２のステップＳ２０２における初期値「ｔａｒｇｅｔ  ｖａｌｕｅ」をデジタル値１６に設定し、演算回路６００でＲ１とＣ１との積が一定に補正されるためのデジタル値が定まり、同じデジタル値が図５の容量Ｃ１１〜Ｃ４２に与えられると、カットオフ周波数は目標の５ＭＨｚに自動調整されることになる。
【００６７】
同様に、カットオフ周波数を５．９５ＭＨｚに設定したい場合、図２のステップＳ２０２における初期値「ｔａｒｇｅｔ  ｖａｌｕｅ」をデジタル値８に設定し、演算回路６００でＲ１とＣ１との積が一定に補正されるためのデジタル値が定まり、同じデジタル値が図５の容量Ｃ１１〜Ｃ４２に与えられると、カットオフ周波数は目標の５．９５ＭＨｚに自動調整されることになる。
【００６８】
複数のカットオフ周波数を切り替えたい場合、初期値「ｔａｒｇｅｔ  ｖａｌｕｅ」をデジタル値１６に設定したときの、演算回路６００によって求められたデジタル値をＣＡとし、図２のステップＳ２０２における初期値「ｔａｒｇｅｔ  ｖａｌｕｅ」をデジタル値１６に設定したときの、演算回路６００によって求められたデジタル値をＣＢとしてレジスタなどに予め記憶しておけば良い。図５に示される回路のカットオフ周波数を５ＭＨｚに設定したい場合は、図５の容量Ｃ１１〜Ｃ４２に与えるデジタル値にＣＡを与えれば良く、図５の回路のカットオフ周波数を５．９５ＭＨｚに切り替えたい場合は、図５の容量Ｃ１１〜Ｃ４２に与えられるデジタル値をＣＢに切り替えることにより、高速にカットオフ周波数を切り替えることが可能となる。
【００６９】
《実施の形態２》
実施の形態２にかかるカットオフ周波数自動調整回路について説明する。
【００７０】
実施の形態２にかかるカットオフ周波数自動調整回路が図１に示されるのと大きく相違するのはキャリブレーション完了信号１６０の発生の仕方にある。
【００７１】
図７には、実施の形態２にかかるカットオフ周波数自動調整回路における主要処理のフローチャートが示される。図７に示さされるフローチャートが図２に示されるのと大きく相違するのは、ステップ７１３の判別が追加された点である。図７に示さされるフローチャートにおけるステップＳ７０１〜Ｓ７１２は、図２に示されるフローチャートにおけるステップＳ２０１〜Ｓ２１２に対応しており、それについての詳細な説明を省略する。
【００７２】
ステップＳ７１０において、新たなｔａｒｇｅｔ０の値が、デジタル容量７０のスイッチＳＷ０〜ＳＷ４へ設定された後に、予め設定した＋／−のｃａｌ（キャリブレーション）閾値と、ｔａｒｇｅｔ０、ｔａｒｇｅｔ００を用いて、次式が成立するか否かの判別が行われる。
【００７３】
【数５】
0005479249.tif 000006
【００７４】
ｃａｌ閾値はキャリブレーションの精度と速度に関係し、＋／−のｃａｌ閾値の範囲が狭いほど精度は上がるが処理に時間がかかる。数５の式が成立する場合、本フローチャートによる処理が終了され、キャリブレーション完了信号１６０がアサートされて、チャネルフィルタ回路４０７へデジタル値が与えられる。また、数５の式が成立しない場合には、ステップＳ７１１での処理により、演算回路６００内の第１カウンタ（ｃａｌｃｏｕｎｔｅｒ）６０１の値が１だけ減算される（Ｓ７１１）。
【００７５】
このように、ｃａｌ閾値を設け、ステップ７１３での判別により、数５の式が成立する場合には、本フローチャートによる処理が終了され、キャリブレーション完了信号１６０がアサートされて、チャネルフィルタ回路４０７へデジタル値が与えられるため、キャリブレーションの高速化が可能となる。例えば、製造ばらつきが無い場合は、数６に示される式が成立するので、コンパレータ８０の出力がHレベルになったときの演算回路６００の演算結果は、数７のようになる。
【００７６】
【数６】
0005479249.tif 000007
【００７７】
【数７】
0005479249.tif 000008
【００７８】
ここで、＋／−のｃａｌ閾値を、それぞれ＋ｃａｌ閾値＝＋１、−ｃａｌ閾値＝−１と設定した場合、＋／−のｃａｌ閾値との比較は、「ｔａｒｇｅｔ０−ｔａｒｇｅｔ００＝０」より、数５の条件を満たすため、実施の形態２では、１回の容量設定でキャリブレーションを完了することができる。実施の形態１ではN回の容量設定が必要であるため、それに比べて実施の形態２では１回の容量設定でキャリブレーションを完了することができるため、高速なキャリブレーションが可能となる。
【００７９】
また、ｔａｒｇｅｔ０−ｔａｒｇｅｔ００が数５の条件を満たさない場合でも、第１カウンタ（ｃａｌｃｏｕｎｔｅｒ）６０１を持つため、実施の形態１の場合と同様に、N回の容量設定を行えば必ずキャリブレーションを完了することができる。
【００８０】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００８１】
例えば、図５のチャネルフィルタ回路４０７は、バタワースに限らず、チェビシェフフィルタなど任意の特性を持つフィルタでも図１のフィルタカットオフ周波数自動調整回路４１２でカットオフ周波数を自動調整可能である。また、図５のチャネルフィルタ回路４０７は、正帰還型低域通過回路に限らず、バイカッドフィルタなど他の校正においても図１のフィルタカットオフ周波数自動調整回路でカットオフ周波数を自動調整可能である。
【００８２】
さらに基準電圧源によって形成される基準電圧１０は、温度や電源電圧に依存しない直流電圧ＶＢＧとしたが、これに限定されない。例えば、電源電圧を抵抗により分圧して基準電圧１０を形成しても良く、電源電圧が殆ど変わらない環境下では、温度や電源電圧に依存しない基準電圧１０を形成できる。
【符号の説明】
【００８３】
１０  基準電圧
２０  抵抗
３０  電圧電流変換回路
４０  放電回路
５０  充電回路
６１  スイッチ
７０  デジタル容量
８０  コンパレータ
９０  ラッチ回路
１５１  デジタル容量
４００  アンテナ
４０１  デュプレクサ
４０２  低ノイズアンプ
４０３Ａ，４０３Ｂ  ミキサ
４０４  局部発振回路
４０５  ９０度移相回路
４０６Ａ，４０６Ｂ  第１の増幅回路
４０７  チャネルフィルタ回路
４０８Ａ、４０８Ｂ  第２の増幅回路
４０９Ａ，４０９Ｂ  ＡＤ変換回路
４１０  ベースバンドＬＳＩ
４１１  送信回路
４１２  カットオフ周波数自動調整回路
６００  演算回路
８０１  携帯情報端末
【図１】
0005479249.tif 000009
【図２】
0005479249.tif 000010
【図３】
0005479249.tif 000011
【図４】
0005479249.tif 000012
【図５】
0005479249.tif 000013
【図６】
0005479249.tif 000014
【図７】
0005479249.tif 000015
【図８】
0005479249.tif 000016