(57)【特許請求の範囲】
【請求項１】
半導体結晶基板上に高誘電率非晶質薄膜を低温で堆積する工程、
該高誘電率非晶質薄膜の結晶化開始温度よりも低いプレアニール温度で該高誘電率非晶質薄膜をプレアニールする工程、
及び該半導体結晶基板を選択的に急速加熱することにより該高誘電率非晶質薄膜内部に基板界面から薄膜表面方向に向けて温度が低くなる急峻な温度勾配を形成して該高誘電率非晶質薄膜を結晶化する工程を含み、
上記半導体結晶基板の選択的な急速加熱は、光エネルギーが上記半導体結晶基板のバンドギャップと同等あるいはそれよりも大きくて、かつ上記高誘電率非晶質薄膜のバンドギャップよりも小さい光源を用いることを特徴とする半導体装置の製造方法。
【請求項２】
結晶化した前記高誘電率非晶質薄膜は、上記半導体結晶基板と格子整合したエピタキシャル薄膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
上記半導体結晶基板の材料は、２ｅＶ（エレクトロンボルト）以下のバンドギャップを有する半導体材料であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
上記光源は半導体結晶基板の裏面側に配置されていることを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
上記高誘電率非晶質薄膜の材料は、ハフニウム酸化物、ジルコニウム酸化物、タンタル酸化物、アルミニウム酸化物、チタン酸化物のいずれかであることを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
上記高誘電率非晶質薄膜を結晶化する工程において、窒素ガス、アルゴンガス、ヘリウムガスないしは水素ガスを流すことを特徴とする請求項１ないし５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
上記高誘電率非晶質薄膜の堆積温度並びにプレアニール温度をいずれも２００℃以下に抑えたことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
上記高誘電率非晶質薄膜を結晶化する工程において、プレアニール温度から昇温を開始して高誘電率非晶質薄膜の結晶化温度を通過する際に、薄膜表面からの結晶化を抑制し、かつ基板界面からの結晶化を促進するに十分な温度勾配を高誘電率非晶質薄膜内部に作り出すことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項９】
上記温度勾配は、５０℃／ｓ以上であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
上記半導体結晶基板はシリコン結晶基板であり、上記高誘電率非晶質薄膜はハフニウム酸化物非晶質薄膜であることを特徴とする請求項１ないし９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
上記請求項１ないし１０のいずれか１項に記載の製造方法により製造された絶縁ゲート型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタのゲート絶縁膜等に用いられる高誘電率非晶質薄膜の結晶化工程を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
情報化社会を支えている半導体集積回路技術は、素子の微細化と回路の高密度化を推進することで性能向上が図られている。微細化の中でも特に重要なのはトランジスタのゲート絶縁膜の薄膜化であり、半導体技術ロードマップによると２０２０年ごろには、シリコン酸化膜の膜厚に換算した等価酸化膜厚で０．６ｎｍレベルの膜厚にまで薄くすることが要求されている。
【０００３】
トランジスタのゲート絶縁膜には従来、シリコン酸化膜が用いられているが、絶縁膜厚さが１ナノメートルのレベルになると、この絶縁膜を介して直接トンネル機構による漏れ電流が流れ、消費電力を著しく増大することが大きな問題となる。これを解決する手段として高誘電率絶縁膜材料を用いたゲート絶縁膜が注目を集めている。高誘電率絶縁膜はシリコン酸化膜に比べて比誘電率が大きいので、物理膜厚が厚い薄膜でもシリコン酸化膜に換算した等価酸化膜厚が非常に薄いゲート絶縁膜として機能することが可能であり、さらにシリコン酸化膜で問題となる漏れ電流を数桁小さくすることが可能になる。高誘電率絶縁膜に対する期待は大いに高まっている。
【０００４】
これまでに開発されている高誘電率ゲート絶縁膜は多くの場合、シリコン基板界面にシリコン酸化膜が存在し、その上に複数金属の混合酸化物からなる非晶質状態を保った高誘電率材料薄膜が形成されている。シリコン酸化膜の存在は実効酸化膜厚を小さくすることの大きな妨げとなっている。さらに非晶質状態の高誘電率材料は結晶膜に比べると誘電率が小さい。このような現状の構造でも１．０ナノメートルの等価酸化膜厚が実現されている。しかし、この構造を維持する限り、ゲート絶縁膜の実効酸化膜厚をさらに薄くして０．６ナノメートルを達成することは著しく困難である。
【０００５】
高誘電率材料の誘電率を上げるために結晶膜を合成する試みもなされている。しかし半導体素子の生産に用いる製造装置で結晶薄膜を作成した場合、薄膜堆積中に基板界面のシリコン酸化膜が増膜する問題や、結晶粒界における漏れ電流増大といった問題が発生しており、成功には至っていない。（非特許文献１参照）
【０００６】
従来の結晶薄膜の製造技術の問題点は次のとおりである。
（１）高温で薄膜を堆積した場合に、酸化性ガスが、基板の酸化も行ってしまい、酸化膜が界面で増加する点。
（２）結晶膜を成長する際の成長方向を制御するという概念が実践されていない点。
【０００７】
一般に非晶質薄膜は表面が活性状態にあるため、温度を上げていくと表面から結晶化が始まる。表面から結晶化が始まると膜の内部へと結晶成長が進行し、最後は基板界面に到達する。このような成長では結晶成長に伴って発生した組成ずれや余剰原子などが基板界面に吐き出されて凝集するために、界面層の増加や、漏れ電流増大を引き起こす。
【０００８】
以上のとおり、半導体装置に関し、高品質な高誘電率結晶薄膜をシリコン基板上に直接に合成する製造方法を開発し、高誘電率ゲート絶縁膜に要求される等価酸化膜厚で０．６ナノメートルを達成することが、最大の課題といえる。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】2008 Symposiumon  VLSI Technology Digest ofTechnical Papers pp152-153
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、半導体結晶基板界面の酸化膜成長を抑制するとともに、高品質な高誘電率結晶薄膜、高誘電率エピタキシャル薄膜を有する半導体装置の製造方法並びに半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１１】
上記の課題は、以下の半導体装置の製造方法並びに半導体装置によって解決される。
（１）半導体結晶基板上に高誘電率非晶質薄膜を低温で堆積する工程、該高誘電率非晶質薄膜の結晶化開始温度よりも低いプレアニール温度で該高誘電率非晶質薄膜をプレアニールする工程及び該半導体結晶基板を選択的に急速加熱することにより該高誘電率非晶質薄膜内部に基板界面から薄膜表面方向に向けて温度が低くなる急峻な温度勾配を形成して該高誘電率非晶質薄膜を結晶化する工程を含む半導体装置の製造方法。
（２）結晶化した前記高誘電率非晶質薄膜は、上記半導体結晶基板と格子整合したエピタキシャル薄膜であることを特徴とする（１）に記載の半導体装置の製造方法。
（３）上記の半導体結晶基板の選択的な急速加熱は、光エネルギーが半導体結晶基板のバンドギャップと同等あるいはそれよりも大きくて、かつ高誘電率非晶質薄膜のバンドギャップよりも小さい光源を用いることを特徴とする（１）又は（２）に記載の半導体装置の製造方法。
（４）上記の半導体結晶基板の材料は、２eV（エレクトロンボルト）以下のバンドギャップを有する半導体材料であることを特徴とする（３）に記載の半導体装置の製造方法。
（５）上記光源は半導体結晶基板の裏面側に配置されていることを特徴とする（３）又は（４）に記載の半導体装置の製造方法。
（６）上記の高誘電率非晶質薄膜の材料は、ハフニウム酸化物、ジルコニウム酸化物、タンタル酸化物、アルミニウム酸化物、チタン酸化物のいずれかであることを特徴とする（１）ないし（５）のいずれかに記載の半導体装置の製造方法。
（７）上記高誘電率非晶質薄膜を結晶化する工程において、窒素ガス、アルゴンガス、ヘリウムガスないしは水素ガスを流すことを特徴とする（１）ないし（６）のいずれかに記載の半導体装置の製造方法。
（８）上記高誘電率非晶質薄膜の堆積温度並びにプレアニール温度をいずれも２００℃以下に抑えたことを特徴とする（１）に記載の半導体装置の製造方法。
（９）上記高誘電率非晶質薄膜を結晶化する工程において、プレアニール温度から昇温を開始して高誘電率非晶質薄膜の結晶化温度を通過する際に、薄膜表面からの結晶化を抑制し、かつ基板界面からの結晶化を促進するに十分な温度勾配を高誘電率非晶質薄膜内部に作り出すことを特徴とする（１）に記載の半導体装置の製造方法。
（１０）上記温度勾配は、５０℃/ｓ以上であることを特徴とする（９）に記載の半導体装置の製造方法。
（１１）上記半導体結晶基板はシリコン結晶基板であり、上記高誘電率非晶質薄膜はハフニウム酸化物非晶質薄膜であることを特徴とする（１）ないし（１０）のいずれかに記載の半導体装置の製造方法。
（１２）上記（１）ないし（１１）のいずれかに記載の製造方法により製造された絶縁ゲート型半導体装置。
【発明の効果】
【００１２】
本発明によれば、高誘電率非晶質薄膜を低温で堆積することで半導体結晶基板界面の酸化膜成長を抑制するとともに、急速熱処理によって形成される薄膜内部に急峻な温度勾配を作り出すことで半導体結晶基板界面から結晶成長を開始し進行させることで、半導体結晶基板に直接接合した高品質な高誘電率結晶薄膜、高誘電率エピタキシャル薄膜を有する半導体装置が得られる。
【図面の簡単な説明】
【００１３】
【図１】本発明の原理を示す断面図。
【図２】本発明をリプレースメントゲートプロセスに適用した場合の効果を示す断面図。
【図３】本発明で用いる急速加熱用光源の選択指針を示す模式図。
【図４】基板の選択的な急速加熱によって高誘電率薄膜の内部に作り出される急峻な温度勾配を示す模式図。
【図５】本発明の特徴である急速熱処理と従来の急速熱処理の温度プログラムの違いを示す実測データを元に作成したグラフ。
【図６】シリコン（１１１）結晶面上に形成したＨｆＯ２結晶膜の面内Ｘ線回折図。
【図７】シリコン（１１１）結晶面上に形成したＨｆＯ２結晶膜の極点回折図。
【図８】シリコン（１１１）結晶面上及びシリコン（１００）結晶面上に形成したＨｆＯ２結晶膜の断面透過電子顕微鏡像。
【図９】シリコン（１００）結晶面上に形成したＨｆＯ２結晶膜とシリコン界面のＸ線光電子分光の分析結果並びに参照用の０．５ナノメートルのシリコン酸化膜の信号。
【図１０】シリコン（１００）結晶面上に形成した２．３ナノメートルＨｆＯ２結晶膜で試作したＭＩＳ構造のＣ−Ｖ測定結果並びに０．５０ナノメートルの等価酸化膜厚をシミュレーションした結果を示すグラフ。
【図１１】シリコン（１００）結晶面上に形成したＨｆＯ２結晶膜で試作したＭＩＳ構造を含むトランジスタの電気特性を示すグラフ。
【発明を実施するための形態】
【００１４】
（本発明の要点）
高誘電率非晶質薄膜を低温で堆積することで半導体結晶基板界面の酸化膜成長を抑制することが本発明の第１の要点である。
次に非晶質薄膜には、結晶薄膜に変化する結晶化温度がある。材料の種類や状態にも依存するが、高誘電率ゲート絶縁膜に使用される材料では一般に４００℃から５００℃で結晶化が発生する。従来の急速熱処理では、最高温度に最大の注意が払われているが、熱処理装置内のプレアニール（予備加熱）温度にはあまり注意が払われておらず、結晶化温度に近いプレアニール温度が設定されている。そのために従来の急速熱処理の場合には、プレアニールの間に意図しない結晶化が表面から始まっており、結晶成長の制御が行われていない。本発明はプレアニールを結晶化温度よりも十分に低く設定することが、急速熱処理による結晶成長の制御の第２の要点である。
次に本発明では、急速熱処理によって結晶化温度を通過する際の昇温速度が第３の要点となる。熱処理の際には、基板が加熱されると同時に熱伝導によって薄膜も加熱され、さらに熱輻射や対流によって表面から熱が放射される。急速熱処理を行うことで、薄膜内部に基板界面から薄膜表面に向けて温度が低下する温度勾配が作り出される。非晶質薄膜の結晶化は結晶化温度に到達した場所から開始するので、上記の温度勾配が形成されることで基板界面からの結晶化を促すことが可能になる。昇温速度を増加して温度勾配を急峻にするほど、表面からの結晶化過程を排除することが容易になり、結晶膜の高品質化が図られることになる。
【００１５】
また、本発明では、急速熱処理に用いる光源のエネルギーを結晶基板材料のバンドギャップと同程度かそれ以上に、かつ薄膜材料のバンドギャップよりも十分に小さく設定することが重要である。このことで光のエネルギーは薄膜材料を透過して熱として基板に吸収され、基板の選択加熱が行われる。その結果、薄膜は基板界面からの熱伝導で加熱され、薄膜内部に急峻な温度勾配が作り出される。
【００１６】
さらに、本発明では、急速熱処理室に結晶基板を選択的に加熱する際に、窒素ガス、アルゴンガス、ヘリウムガスないしは水素ガス等の非酸化性ガスを流すことで、薄膜表面から熱輻射に加えて対流による熱放出を行い、表面の冷却効率を上げ、急峻な温度勾配を形成することも有効となる。
【００１７】
（本発明の原理）
図１は、本発明の原理を示す断面図である。最初に、半導体結晶基板であるシリコン結晶基板（１ａ）上に、高誘電率の非晶質薄膜（１ｂ）が低温で堆積される。この非晶質薄膜を低温で堆積することにより、非晶質薄膜堆積に伴う半導体結晶基板界面における不所望なシリコン酸化膜等の酸化物の生成が回避される。
シリコン結晶基板を選択的に急速加熱することで、基板からの熱伝導（２ａ）によって薄膜が加熱され、基板界面（１ｃ）から結晶成長が開始する。薄膜の表面方向（３ａ）並びに横方向（３ｂ）に結晶成長が進行し、結晶膜が完成する。高誘電率の結晶薄膜が基板のシリコン結晶の格子と整合してエピタキシャル成長している場合もある。
【００１８】
図２は、本発明をリプレースメントゲートプロセスに適用した場合に期待される効果を示す断面図である。シリコン表面の一部はシリコン酸化膜（１ｄ）等で覆われている。図２に示すように、基板からの熱伝導（２ａ）で非晶質の薄膜が結晶化する場合、シリコン直上部分（１ｅ）が結晶化温度に到達して結晶化が開始しても、シリコン酸化膜（１ｄ）の熱伝導率が小さいために、シリコン酸化膜上（１ｆ）では温度の上昇が遅れ、結晶化が始まらない。その結果、シリコン直上部分（１ｅ）の結晶成長が横方向に拡大（３ｂ）し、結晶粒界（１ｇ）はシリコン酸化膜上（１ｆ）に形成される。シリコン直上部分（１ｅ）のサイズが大きい場合には結晶粒界の減少した結晶薄膜が、シリコン直上部分（１ｅ）のサイズが小さい場合には結晶粒界が存在しない単結晶薄膜が、トランジスタのチャネルに対応するシリコン直上部分（１ｅ）に形成される。
【００１９】
図３に、本発明で行っている急速加熱に用いる光源の選択指針の模式図を示す。図３はシリコン基板（４ａ）と高誘電率絶縁材料（４ｂ）からなる積層構造のバンド構造と、加熱用光源の光エネルギーとの大小関係を示す。高誘電率絶縁材料（４ｂ）のバンドギャップが大きいので、光源の光はこの部分で吸収されずに透過し、シリコン基板（４ａ）で吸収され、熱に変わる。この原理によってシリコン基板の選択加熱が行われる。
なお、図３は、発明者が実際に使用した急速熱処理装置において、ハロゲンランプが基板表面側に配置されていたことを基にして作成したものであり、そのために光が高誘電率絶縁材料を透過する形式で描かれているが、本発明を実施する上では、光源の配置には制約が無いことを記しておく。基板の裏面側から光照射を行っても、結晶基板が選択的に加熱される。むしろ、基板裏面からの光照射の方が、薄膜表面を冷却する目的にかなうので、好ましいといえる。
選択加熱のための光源としては、ハロゲンランプ、フラッシュランプ、レーザー等が挙げられる。
【００２０】
図４には、シリコン結晶基板を選択的に加熱する急速な熱処理によって、高誘電率絶縁材料の薄膜内部に形成される、急峻な温度勾配（２ｂ）の、模式図を示す。シリコン結晶基板からの熱伝導（２ａ）によって高誘電率絶縁材料の薄膜が加熱され、さらにその表面から外部へ熱が放出（２ｃ）される。熱が放出される形態としては熱輻射や対流がある。急速に加熱されている基板からの熱伝導(２ａ)と外部への熱放出（２ｃ）によって、非定常な熱伝導状態が薄膜内部に発生し、その結果として急峻な温度勾配（２ｂ）が作り出される。
薄膜の結晶化温度（２ｄ）を、基板界面が最初に通過することで、基板界面からの結晶成長が起こる。薄膜表面は一般に結晶化が始まりやすい場所とされており、薄膜内部よりも結晶化温度が少し低いと解釈できる。薄膜中の温度勾配を表面の結晶化温度の低下よりも十分に急峻に保つことで、界面からの結晶成長を実現できる。
【００２１】
（実施例）
本発明の実施例においては、原子層堆積装置（ＡＬＤ）と急速熱処理装置（ＲＴＰ）が真空搬送室で連結された複合装置を使用した。高誘電率非晶質薄膜として、ＨｆＯ２膜をシリコン結晶基板上に結晶化温度より低い低温で堆積した。
【００２２】
実施例において使用した急速熱処理の温度プログラム（５ａ）と、従来の急速熱処理の温度プログラム（５ｂ）を、図５に比較して示す。従来の急速熱処理法では、ＨｆＯ２膜の結晶化温度付近でプレアニールが行われている。
本発明の急速熱処理では、プレアニール温度を２００℃以下の十分に低い温度に設定し、ＨｆＯ２の結晶化温度を大きな昇温速度で通過できるようにした。
【００２３】
実施例において、シリコンの（１１１）結晶面の上に形成したＨｆＯ２結晶膜の面内Ｘ線回折図と極点測定図を、図６と図７に示す。斜方晶構造を有するＨｆＯ２結晶膜が、シリコン基板上にエピタキシャル成長していることが確認できた。
【００２４】
実施例において、シリコンの（１１１）結晶面及び（１００）結晶面の上に形成したＨｆＯ２結晶膜の断面の透過電子線顕微鏡像を図８に示す。
格子像のコントラストから、いずれの結晶方位の基板の場合にもエピタキシャル成長していることが確認できた。シリコン結晶基板との界面にシリコン酸化膜が発生していないことも分かる。
【００２５】
実施例において、シリコンの（１００）結晶面の上にＨｆＯ２結晶膜を堆積した後の、シリコン界面の化学結合状態をＸ線光電子分光で分析した結果を、０．５ナノメートルのシリコン酸化膜の参照スペクトル共に、図９に示す。
シリコン結晶基板から出てくる主信号よりも高エネルギー側に界面の化学結合状態を反映した信号が現れているが、シリコン酸化膜の場合と比較するとエネルギーシフトが小さく、信号強度も弱い。シリコン酸化膜が界面に存在しないことが、化学分析からも確認できた。
【００２６】
実施例において、シリコンの（１００）結晶面の上に、２．３ナノメートル厚さのＨｆＯ２膜を堆積し急速熱処理によって基板界面からの結晶化を行って作製した、ＭＩＳ構造の電気容量と電圧の関係を図１０に示す。
シミュレーションの結果から、０．５０ナノメートルの等価酸化膜厚が実現できていることが分かった。漏れ電流を測定した結果、フラットバンド電圧よりもさらに絶対値で１ボルトの電圧を加えた状態で、１．０３アンペア／ｃｍ２という小さな漏れ電流値を得た。
【００２７】
本発明の実施例において、シリコンの（１００）結晶面の上にＨｆＯ２結晶膜を堆積して、ＭＩＳ構造を有するトランジスタを試作した。ゲート構造を形成後にイオン注入と１０００℃の活性化アニールを行って作製した。
ゲート電圧とドレイン電流の関係を、図１１に示す。このときの等価酸化膜厚は０．９ナノメートルである。Ｎタイプ、Ｐタイプ共にゲートの漏れ電流が小さく、良好なトランジスタ特性が得られている。
【００２８】
本発明をシリコン表面が露出した領域以外をシリコン酸化膜などで被覆した構造に適用した場合、熱伝導率の違いによって結晶化の開始時間に違いが生じることで、シリコン表面が露出した領域から成長した結晶が、シリコン酸化膜の領域にまで拡大することが期待できる。その結果、漏れ電流増大の原因と懸念される結晶粒界をシリコン表面領域から排除することが可能になる。ＳＴＩ形成によって素子分離を行った基板や、リプレースメントゲートプロセスで作成したトランジスタにおいて、結晶粒界が少ないゲート絶縁膜や、結晶粒界を完全に排除した単結晶状のゲート絶縁膜が提供される。
【００２９】
以上、半導体結晶基板としてシリコン結晶基板、高誘電率非晶質薄膜としてＨｆＯ２結晶膜を例示して本発明を説明したが、本発明はこれに限られないことはいうまでもない。
例えば半導体結晶基板の材料として、ゲルマニウム結晶、シリコン―ゲルマニウム混晶、ガリウム砒素結晶、インジウムガリウム砒素結晶といった半導体材料の結晶でもよい。すなわち２eV（エレクトロンボルト）以下のバンドギャップを有する半導体材料の結晶であればよい。
また高誘電率非晶質薄膜として、ジルコニウム酸化物、タンタル酸化物、アルミニウム酸化物、チタン酸化物のいずれかであってもよい。
【図４】
0005618063.tif 000002
【図５】
0005618063.tif 000003
【図６】
0005618063.tif 000004
【図７】
0005618063.tif 000005
【図９】
0005618063.tif 000006
【図１０】
0005618063.tif 000007
【図１１】
0005618063.tif 000008
【図１】
0005618063.tif 000009
【図２】
0005618063.tif 000010
【図３】
0005618063.tif 000011
【図８】
0005618063.tif 000012