(57)【特許請求の範囲】
【請求項１】
表示領域に配置された各画素の液晶組成物の配向を電界の形成により制御する画素トランジスタを有する薄膜トランジスタ基板を備える液晶表示装置であって、
前記薄膜トランジスタ基板は、
前記表示領域を覆うように配置され、前記電界が生じていないときの前記液晶組成物の配向を決定する配向膜と、
前記配向膜の外縁に前記配向膜を堰き止めるように配置された透明導電膜である配向膜堰止め導電膜と、
前記画素トランジスタのゲート電極に電圧を印加する出力配線を有するシフトレジスタ回路と、を備え、
前記シフトレジスタ回路は、
前記出力配線がソースドレイン電極のうちの一方の電極に接続された出力トランジスタと、
前記出力トランジスタのゲート電極が前記出力トランジスタを導通させるアクティブ電位のときに、非アクティブ電位となり、前記出力トランジスタのゲート電極が非アクティブ電位のときに、アクティブ電位となる出力制御配線と、を有し、
前記配向膜堰止め導電膜は、絶縁膜を介して、前記薄膜トランジスタ基板の面に垂直方向に投影した場合に、前記出力制御配線と重なるように形成されることにより、前記出力制御配線と容量を形成している、ことを特徴とする液晶表示装置。
【請求項２】
前記配向膜堰止め導電膜は、前記出力トランジスタのゲート電極と電気的に接続されると共に、前記出力配線と絶縁膜を介して、前記薄膜トランジスタ基板の面に垂直方向に投影した場合に、前記出力配線と重なるように形成されることにより、前記出力配線と協働して容量を形成している、ことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記薄膜トランジスタ基板は、
前記画素トランジスタのソースドレイン電極のうちの一方の電極に接続された画素電極と、
前記画素電極と共に、前記液晶組成物を配向させるための電界を形成する共通電極と、を更に有し、
前記配向膜堰止め導電膜は、前記共通電極と電気的に接続されている、ことを特徴とする請求項１又は２に記載の液晶表示装置。
【請求項４】
前記出力トランジスタのソースドレイン電極の配線のうちの一方であり、前記出力配線に接続されている出力電極配線は、前記薄膜トランジスタ基板の面に対し垂直方向の視野において、前記ソースドレイン電極の配線うちの他方である入力電極配線の外側に配線され、前記出力トランジスタのゲート電極膜と前記入力電極配線の重なり合う面積が、前記ゲート電極膜と前記出力電極配線の重なり合う面積より小さい、ことを特徴とする請求項１乃至３のいずれか一項に記載の液晶表示装置。
【請求項５】
前記薄膜トランジスタ基板の面に対し垂直方向の視野において、前記出力トランジスタのゲート電極膜は、前記出力トランジスタの半導体膜を覆っている、ことを特徴とする請求項１乃至４のいずれか一項に記載の液晶表示装置。
【請求項６】
前記薄膜トランジスタ基板の面に対し垂直方向の視野において、前記シフトレジスタ回路内のトランジスタのゲート電極膜は、前記トランジスタの半導体膜を覆っている、ことを特徴とする請求項１乃至５のいずれか一項に記載の液晶表示装置。
【請求項７】
前記薄膜トランジスタ基板の面に対し垂直方向の視野において、前記シフトレジスタ回路内のすべてのトランジスタの各々のゲート電極膜は、前記トランジスタの各々の半導体膜を覆っている、ことを特徴とする請求項１乃至６のいずれか一項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報通信端末やテレビ受像機の表示デバイスとして、液晶表示装置が広く用いられている。液晶表示装置は、２つの基板の間に封じ込められた液晶組成物の配向を、電界を変化させることにより変え、２つの基板と液晶組成物を通過する光の透過度合いを制御することにより画像を表示させる装置である。
【０００３】
液晶表示装置のように、所定の階調値に対応する電圧を画面の各画素に印加する表示装置では、各画素に階調値に対応する電圧を印加するための画素トランジスタが配置されている。一般に、画面の１ライン分の画素トランジスタのゲート電極は一つの信号線（「走査線」という。）に接続され、この走査線は、シフトレジスタ回路と呼ばれる駆動回路により、各ライン毎に順にトランジスタを導通させるアクティブ電圧を出力するように制御されている。
【０００４】
特許文献１には、このようなシフトレジスタのうち、各ラインのアクティブ／非アクティブを安定して制御するシフトレジスタ回路の一例が示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−９５１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年の携帯情報端末やデジタルカメラ等における小型化／低消費電力化の要請により、上述のようなシフトレジスタ回路においても性能を維持しつつ、回路規模を小さくすることが求められている。
【０００７】
本発明は、上述の事情を鑑みてされたものであり、シフトレジスタ回路の性能を維持しつつ、回路規模を小さくした液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の液晶表示装置は、表示領域に配置された各画素の液晶組成物の配向を電界の形成により制御する画素トランジスタを有する薄膜トランジスタ基板を備える液晶表示装置であって、前記薄膜トランジスタ基板は、前記表示領域を覆うように配置され、前記電界が生じていないときの前記液晶組成物の配向を決定する配向膜と、前記配向膜の外縁に前記配向膜を堰き止めるように配置された透明導電膜である配向膜堰止め導電膜と、前記画素トランジスタのゲート電極に電圧を印加する出力配線を有するシフトレジスタ回路と、を備え、前記シフトレジスタ回路は、前記出力配線がソースドレイン電極のうちの一方の電極に接続された出力トランジスタを有し、前記配向膜堰止め導電膜は、前記シフトレジスタ回路の一部を形成している、ことを特徴とする液晶表示装置である。
【０００９】
また、本発明の液晶表示装置は、前記配向膜堰止め導電膜は、前記出力トランジスタのゲート電極と電気的に接続されると共に、前記出力配線と絶縁膜を介して、前記薄膜トランジスタ基板の面に垂直方向に投影した場合に、前記出力配線と重なるように形成されることにより、前記出力配線と協働して容量を形成していてもよい。
【００１０】
また、本発明の液晶表示装置は、前記シフトレジスタ回路は、前記出力トランジスタのゲート電極が前記出力トランジスタを導通させるアクティブ電位のときに、非アクティブ電位となり、前記出力トランジスタのゲート電極が非アクティブ電位のときに、アクティブ電位となる出力制御配線を更に有し、前記配向膜堰止め導電膜は、前記出力制御配線と絶縁膜を介して、前記薄膜トランジスタ基板の面に垂直方向に投影した場合に、前記出力制御配線と重なるように形成されることにより、前記出力制御配線と容量を形成してもよい。
【００１１】
また、本発明の液晶表示装置は、前記薄膜トランジスタ基板は、前記画素トランジスタのソースドレイン電極のうちの一方の電極に接続された画素電極と、前記画素電極と共に、前記液晶組成物を配向させるための電界を形成する共通電極と、を更に有し、前記配向膜堰止め導電膜は、前記共通電極と電気的に接続されていてもよい。
【００１２】
また、本発明の液晶表示装置は、前記出力トランジスタのソースドレイン電極の配線のうちの一方であり、前記出力配線に接続されている出力電極配線は、前記薄膜トランジスタ基板の面に対し垂直方向の視野において、前記ソースドレイン電極の配線うちの他方である入力電極配線の外側に配線され、前記出力トランジスタのゲート電極膜と前記入力電極配線の重なり合う面積が、前記ゲート電極膜と前記出力電極配線の重なり合う面積より小さくてもよい。
【００１３】
また、本発明の液晶表示装置は、前記薄膜トランジスタ基板の面に対し垂直方向の視野において、前記出力トランジスタのゲート電極膜は、前記出力トランジスタの半導体膜を覆っている、とすることができる。
【００１４】
また、本発明の液晶表示装置は、前記薄膜トランジスタ基板の面に対し垂直方向の視野において、前記シフトレジスタ回路内のトランジスタのゲート電極膜は、前記トランジスタの半導体膜を覆っている、とすることができる。
【００１５】
また、本発明の液晶表示装置は、前記薄膜トランジスタ基板の面に対し垂直方向の視野において、前記シフトレジスタ回路内のすべてのトランジスタの各々のゲート電極膜は、前記トランジスタの各々の半導体膜を覆っている、とすることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の液晶表示装置の一実施形態に係る携帯端末装置を概略的に示す図である。
【図２】図１の携帯端末装置の表示部をII−II線で切断した場合の一部断面を示す図である。
【図３】配向膜堰止め導電膜の配置の様子について示す薄膜トランジスタ基板の平面図である。
【図４】シフトレジスタ回路の回路構成について示す図である。
【図５】図４のシフトレジスタ回路の動作のタイミングチャートである。
【図６】薄膜トランジスタ基板の配向膜堰止め導電膜が形成されている付近の一部断面について示す図である。
【図７】薄膜トランジスタ基板の配向膜堰止め導電膜が形成されている付近の別の一部断面について示す図である。
【図８】シフトレジスタ回路に含まれる、あるトランジスタのゲート電極、アモルファスシリコン層、ソース電極及びドレイン電極について、薄膜トランジスタ基板の面に垂直方向に投影した場合の配置の様子を示す図である。
【図９】シフトレジスタ回路に含まれる表示領域に近い側のトランジスタのゲート電極、アモルファスシリコン層、ソース電極及びドレイン電極について、薄膜トランジスタ基板の面に垂直方向に投影した場合の配置の様子を示す図である。
【図１０】図４のトランジスタＴ５のゲート電極、アモルファスシリコン層、ソース電極及びドレイン電極について、薄膜トランジスタ基板の面に垂直方向に投影した場合の配置の様子を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００１８】
図１には、本発明の液晶表示装置の一実施形態に係る携帯端末装置１００が概略的に示されている。この図１に示されるように、携帯端末装置１００は、使用者が携帯端末装置１００の機能を使用するためにキー入力による指示を行う操作部１０４と、使用者の指示に対する応答や無線通信の状況を出力するための表示部１０６と、操作部１０４及び表示部１０６を固定させるための筐体１０２と、各機能の演算処理を行う不図示の中央処理部等とを備えている。
【００１９】
図２は、図１の携帯端末装置１００の表示部１０６をII−II線で切断した場合の、一部断面を示す図である。図２に示されるように、表示部１０６は、筐体１０２の内側で、液晶表示モジュール２００を支える第１フレーム１０８及び第２フレーム１１０と、液晶表示モジュール２００とを備え、液晶表示モジュール２００は、表示領域において、表示面と反対側に配置され、表示面に向けて光を照射する光源であるバックライト装置２０１と、バックライト装置２０１からの光を画面全体に均一な光に変える光学シート２０３と、電界を発生させることにより液晶組成物の配向を制御する薄膜トランジスタ基板２０７と、薄膜トランジスタ基板２０７のバックライト装置２０１側に設置され、ある偏光成分のみを通過させる第１偏光板２０５と、薄膜トランジスタ基板２０７の液晶層側に設置され、電界が発生していない時の液晶組成物の配向を決定するための配向膜２０９と、液晶組成物が充填された液晶層２１１と、液晶層２１１を通過した光を赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の色の光に変えるカラーフィルタ基板２１５と、カラーフィルタ基板２１５の液晶層側に設置され、電界が発生していない時の液晶組成物の配向を決定するための配向膜２１３と、ある偏光成分のみを通過させる第２偏光板２１７と、を備えている。
【００２０】
また、液晶表示モジュール２００は、更に、図に示される表示領域の外側のいわゆる額縁領域において、薄膜トランジスタ基板２０７とカラーフィルタ基板２１５との間で、液晶組成物を封止するためのシール２２３と、シール２２３の表示面側において、額縁領域を定義するブラックマトリクス２２５と、シール２２３のバックライト側において、薄膜トランジスタ基板２０７に成膜されたシフトレジスタ回路２１９と、シフトレジスタ回路２１９へバックライト装置２０１からの光が照射されるのを防ぐ遮光テープ２２７と、薄膜トランジスタ基板２０７上の薄膜パタンの１つであり、透明導電膜であるＩＴＯ（Indium Tin Oxide）で形成された配向膜２０９を堰止めるための配向膜堰止め導電膜２２１と、を備えている。
【００２１】
図３は、配向膜堰止め導電膜２２１の配置の様子について示す薄膜トランジスタ基板２０７の平面図である。この図３に示されるように、シフトレジスタ回路２１９は、表示領域２３０の両側に形成され、配向膜堰止め導電膜２２１は、表示領域２３０を囲むように形成される。配向膜２０９は、表示領域を覆うように印刷されるが、配向膜２０９の流動性により広がっていく。配向膜堰止め導電膜２２１は、配向膜２０９の広がりを堰止め、配向膜２０９が、額縁領域を浸食し、シール２２３が配向膜堰止め導電膜２２１上に形成されてシーリング不備となるのを防いでいる。
【００２２】
図４は、出力Ｇｉを出力するシフトレジスタ回路２１９の回路構成について示す図であり、図５は、図４のシフトレジスタ回路２１９の動作のタイミングチャートである。図４に示されるように、シフトレジスタ回路２１９は、主駆動回路部２１９ＡとＬｏｗ固定回路部２１９Ｂとに分けられる。
【００２３】
最初に、主駆動回路部２１９Ａの動作について説明する。ここで、Ｖｉはクロック信号、ＶＳＴはスタート信号を表し、図中期間において、ＶＧＰＬの電位はＬｏｗに固定され、ＶＧＰＨはＨｉｇｈに固定されている。これらの信号はいずれも外部から入力される。また、図５の時刻ｔは２Ｈ（２水平同期期間）ごとに記されている。
【００２４】
主駆動回路部２１９Ａは、まず、図５の時刻ｔ２のタイミングにおいて、ノードＮ１ｉの２水平駆動期間前の信号であるノードＮ１ｉ−２がＨｉｇｈになると、このノードＮ１ｉ−２はトランジスタＴ７Ａのゲートに入力されているため、トランジスタＴ７Ａが導通することによりノードＮ２はＶＧＰＬに接続されＬｏｗとなる。また、出力Ｇｉ−２は、ダイオード接続されたトランジスタＴ１に入力されているため、これに接続されたノードＮ１はＨｉｇｈとなり、容量Ｃ１に電位差を生じさせると共に、トランジスタＴ５を導通させる。ノードＮ１はトランジスタＴ４のゲート信号にもなっているため、ノードＮ２はトランジスタＴ４によってもＶＧＰＬと接続され、Ｌｏｗとなる。
【００２５】
次に、時刻ｔ３において、クロック信号ＶｉがＨｉｇｈになると、トランジスタＴ５が導通していることから容量Ｃ１の一方の電極の電位がＨｉｇｈとなり、いわゆるブートストラップにより他方の電極側であるトランジスタＴ５のゲート電位はより押し上げられる。これにより、出力ＧｉのＨｉｇｈは確定され、後述する時刻ｔ４の出力Ｇｉの立ち下がりの際に、印加された階調値に基づく電圧が画素に保持される。
【００２６】
時刻ｔ４において、クロック信号ＶｉがＬｏｗとなると、出力ＧｉもＬｏｗとなるが、これを確定させるため、同じ時刻ｔ４においてＨｉｇｈになった出力Ｇｉ＋２をトランジスタＴＧ及びトランジスタＴ９のゲートに入力して、トランジスタＴＧ及びトランジスタＴ９を導通させ、出力Ｇｉ及びノードＮ１をそれぞれＶＧＰＬに接続し、出力Ｇｉ及びノードＮ１を共にＬｏｗとする。
【００２７】
一方、同じ時刻ｔ４のタイミングでＨｉｇｈになるクロック信号Ｖｉ＋２をトランジスタＴ３のゲートに入力し、トランジスタＴ３を導通させることにより、ノードＮ２をＶＧＰＨに接続させ、ノードＮ２をＨｉｇｈとする。このノードＮ２のＨｉｇｈは後述するＬｏｗ固定回路部２１９Ｂに入力される。
【００２８】
Ｌｏｗ固定回路部２１９Ｂには、それぞれ２Ｖ（２垂直同期期間）で反転する交流信号ＶＧＬ＿ＡＣ１、ＶＧＬ＿ＡＣ１Ｂ、ＶＧＬ＿ＡＣ２及びＶＧＬ＿ＡＣ２Ｂが入力されているが、図５のタイミングチャートでは、ＶＧＬ＿ＡＣ１がＨｉｇｈであり、ＶＧＬ＿ＡＣ２がＬｏｗである２Ｖ（２垂直同期期間）中の一部期間について示されている。この図５において、Ｈｉｇｈのゲート信号を入力しているトランジスタＴＡ１及びトランジスタＴＡ４は導通し、Ｌｏｗのゲート信号を入力しているトランジスタＴＡ３及びトランジスタＴＡ２は非導通である。ここで、時刻ｔ４においてＨｉｇｈになっているノードＮ２の信号は導通しているトランジスタＴＡ１を通り、トランジスタＴ２及びトランジスタＴ６のゲートに入力され、これらのトランジスタを導通させる。このトランジスタＴ２及びトランジスタＴ６は、Ｌｏｗ信号であるＶＧＬ＿ＡＣ２と、ノードＮ１及び出力Ｇｉをそれぞれ接続する。
【００２９】
図６は、薄膜トランジスタ基板２０７の配向膜堰止め導電膜２２１が形成されている付近の一部断面について示す図である。この図６に示されるように、この断面では、図４の回路図における出力ＧｉとノードＮ１の配線が現われており、容量Ｃ１付近の断面となっている。この図においては配向膜堰止め導電膜２２１は２箇所で分断されることにより、３つの独立した配向膜堰止め導電膜２２１ａ、２２１ｂ及び２２１ｃとなっている。ここで、配向膜堰止め導電膜２２１ａ及び２２１ｃは、画素電極と協働して電界を形成する共通電極Ｖｃｏｍに電気的に接続されており、共通電極Ｖｃｏｍの電位を有する。一方、配向膜堰止め導電膜２２１ｂは、ノードＮ１に電気的に接続され、薄膜トランジスタ基板２０７の面に垂直な方向に投影した場合に出力Ｇｉの配線と重なるように形成されることにより、電気的な容量を形成している。これにより、配向膜堰止め導電膜２２１ｂと出力Ｇｉの配線との重なり部分の面積分だけ、容量Ｃ１の電気的容量を大きくしているため、ノードＮ１の配線と出力Ｇｉの配線との重なり部分の面積を小さくしたとしても、容量を確保できる。したがって、結果として、容量Ｃ１の回路の占める面積を小さくすることができるため、シフトレジスタ回路２１９の占める面積を小さくすることができ、結果として額縁領域を小さくすることができる。
【００３０】
図７には、薄膜トランジスタ基板２０７の配向膜堰止め導電膜２２１が形成されている付近の図６とは異なる部分における、一部断面が示されている。この図７に示されるように、この断面では、図４の回路図における入力ＶＧＰＬとノードＮ２の配線が現われており、容量Ｃ３付近の断面となっている。ここで、配向膜堰止め導電膜２２１ｄは、図６の配向膜堰止め導電膜２２１ａと２２１ｃと同様に、共通電極Ｖｃｏｍに電気的に接続されて、共通電極Ｖｃｏｍの電位を有している。配向膜堰止め導電膜２２１ｄは、ノードＮ２の配線の上層に絶縁膜を隔てて、表示面に垂直な方向に投影した場合に重なるように形成されることにより、ノードＮ２との間に電気的な容量を形成している。これにより、動作時の多くの時間をＬｏｗに保たれるノードＮ２の信号が、配向膜堰止め導電膜２２１ｄとの電気容量で固定されることにより浮き上がらないようにしている。
【００３１】
図８は、シフトレジスタ回路２１９に含まれる、１つのトランジスタのゲート電極１０ｇ、アモルファスシリコン層１０ａ、ソース電極１０ｓ及びドレイン電極１０ｄについて、薄膜トランジスタ基板２０７の面に垂直方向に投影した場合の配置の様子を示す図であり、図９は、シフトレジスタ回路２１９に含まれる他のトランジスタのゲート電極２０ｇ、アモルファスシリコン層２０ａ、ソース電極２０ｓ及びドレイン電極２０ｄについて、図８と同様の視野で示す図である。
【００３２】
ここで、図２に示されるように、シフトレジスタ回路２１９の位置では、バックライト装置２０１からの光は、遮光テープ２２７により遮光されてシフトレジスタ回路２１９に極力照射されないようになっている。これは、トランジスタのアモルファスシリコン層に、光が照射された場合に、フォトコンダクタと同様に、トランジスタのソース・ドレイン間が導通してしまうからである。しかし、額縁領域を小さくする関係上、シフトレジスタ回路２１９は、表示領域の近くに配置されるため、表示領域に近い側の回路には光が照射される恐れがある。
【００３３】
そこで、シフトレジスタ回路２１９の一部には、この図９に示されるように、ゲート電極２０ｇが、アモルファスシリコン層２０ａを完全に覆うように形成され、アモルファスシリコン層２０ａに光があたるのを防ぐトランジスタが使用されている。
【００３４】
一方、図９のような構成をすべてのトランジスタに適用するとシフトレジスタ回路２１９自体の面積が大きくなってしまい、結果として額縁領域を大きくしてしまう。したがって、図９のような構成のトランジスタは、表示領域に近い側のトランジスタにのみに適用し、表示領域から遠い、光のあたりにくい領域では、図８に示したトランジスタを使用することにより、シフトレジスタ回路２１９の規模をより小さくすることができる。また、本実施形態においては、図４において、通電時間が長くなると閾値ＶｔｈがディプリートするトランジスタＴ３及びＴ１０と、トランジスタがオフの際に通電しても実質的に影響のないトランジスタＴＡ２及びＴＡ４とには、図８の回路面積の小さなトランジスタを用いている。
【００３５】
図１０は、図４のトランジスタＴ５のゲート電極３０ｇ、アモルファスシリコン層３０ａ、ソース電極３０ｓ及びドレイン電極３０ｄについて、薄膜トランジスタ基板２０７の面に垂直方向に投影した場合の配置の様子を示す図である。図１０に示されるように、トランジスタＴ５は、図９と比較すると、ドレイン電極３０ｄとソース電極３０ｓとの間の容量は保ったまま、ソース電極３０ｓをドレイン電極３０ｄの外側に配置し、ドレイン電極３０ｄとゲート電極３０ｇとの間の重なり合う面積をより小さくすることにより、ドレイン電極３０ｄとゲート電極３０ｇとの間の容量を小さくしている。
【００３６】
トランジスタＴ５のドレイン電極３０ｄは、トランジスタＴ５が導通していなくても絶えずクロック信号Ｖｉが入力されるため、ドレイン電極３０ｄとゲート電極３０ｇとの間で充放電を繰り返す。したがって、このドレイン電極３０ｄとゲート電極３０ｇとの間の容量を小さくすることによりこの負荷を減らすことができ、消費電力を小さくすることができると共に、クロック信号Ｖｉの波形鈍りを抑えることができる。なお、ソース電極３０ｓは、出力Ｇｉに接続されており、容量が大きいため、トランジスタＴ５における容量が増加しても、影響が小さい。
【００３７】
したがって、本実施形態によれば、シフトレジスタ回路２１９の性能を損なうことなく、回路規模を小さくすることができるため、表示装置の小型化及び低消費電力化を実現することができる。
【００３８】
なお、本実施形態では、配向膜堰止め導電膜２２１ａ、２２１ｃ及び２２１ｄは共通電極Ｖｃｏｍに接続されていることとしたが、他の配線と接続されていてもよいし、独立してフローティングとなっていてもよい。
【００３９】
また、本実施形態では、液晶表示装置を携帯端末装置としたが、テレビやデジタルカメラ等その他の液晶表示装置であってもよい。
【００４０】
また、上述の実施形態の液晶表示装置は、特に方式を指定していないが、ＩＰＳ（In-Plane Switching）方式、ＶＡ（Vertically Aligned）方式及びＴＮ（Twisted Nematic）方式のいずれの方式の液晶表示装置であっても適用することができる。
【符号の説明】
【００４１】
１００  携帯端末装置、１０２  筐体、１０４  操作部、１０６  表示部、１０８，１１０  フレーム、２００  液晶表示モジュール、２０１  バックライト装置、２０３  光学シート、２０５  偏光板、２０７  薄膜トランジスタ基板、２０９  配向膜、２１１  液晶層、２１３  配向膜、２１５  カラーフィルタ基板、２１７  偏光板、２１９  シフトレジスタ回路、２１９Ａ  主駆動回路部、２１９Ｂ  固定回路部、２２１  配向膜堰止め導電膜、２２３  シール、２２５  ブラックマトリクス、２２７  遮光テープ、２３０  表示領域、１０ｓ，２０ｓ，３０ｓ  ソース電極、１０ｄ，２０ｄ，３０ｄ  ドレイン電極、１０ａ，２０ａ，３０ａ  アモルファスシリコン層。
【図１】
0005517726.tif 000002
【図２】
0005517726.tif 000003
【図３】
0005517726.tif 000004
【図４】
0005517726.tif 000005
【図５】
0005517726.tif 000006
【図６】
0005517726.tif 000007
【図７】
0005517726.tif 000008
【図８】
0005517726.tif 000009
【図９】
0005517726.tif 000010
【図１０】
0005517726.tif 000011