(57)【特許請求の範囲】
【請求項１】
複数のセラミック層が積層されてなる積層体と、この積層体の積層方向の両主面のうち少なくとも一方の主面に形成された表面電極を備えたセラミック多層基板であって、
前記表面電極に対して、前記積層体の積層方向から見て重なるように前記積層体内部に拘束層が形成されており、
前記拘束層の主面の面積は、前記表面電極の主面の面積の２倍以下であり、
前記積層体内部に内部電極をさらに備え、
前記拘束層は、前記表面電極と前記内部電極との間に形成されている、セラミック多層基板。
【請求項２】
前記表面電極に接するようにして、前記積層体内部に前記拘束層が形成されている、請求項１に記載のセラミック多層基板。
【請求項３】
前記積層体の積層方向において、複数の前記拘束層が形成されている、請求項１または請求項２に記載のセラミック多層基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面に電極が形成されたセラミック多層基板に関するものである。
【背景技術】
【０００２】
セラミック多層基板には、通常、表面に表面電極が形成されており、このようなセラミック多層基板が特許文献１に開示されている。特許文献１に開示のセラミック多層基板は次のように構成されている。まずセラミック材料からなるセラミックグリーンシートを用意する。次に所定のセラミックグリーンシートに導電ペーストが充填されたビアホールを形成し、さらにセラミックグリーンシート上に導電ペーストを印刷によって塗布し、所定の内部配線または表面電極を形成する。導電ペーストはＡｇ、Ｃｕ等からなる金属粒子と樹脂等の有機物を混合したものである。表面電極を有するセラミックグリーンシートと、内部配線を有するセラミックグリーンシートと、内部配線や表面電極を有さないセラミックグリーンシートを複数の層にわたって積み重ねて圧着し、焼成することで、表面に表面電極を有するセラミック多層基板が形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開ＷＯ２００６／０４６４６１
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし導電ペーストとセラミックを同時焼成する場合、両者の収縮の挙動が異なる。導電ペーストは焼成開始後３００〜４００℃で樹脂等の有機物が熱分解しＡｇ、Ｃｕ等が焼結して収縮を始め７００℃〜８００℃で焼結収縮が終了するのが一般的である。一方、セラミックグリーンシートはガラスやセラミックを主成分とするため、それよりも１００℃以上高温の５００℃以上で焼結収縮を開始し９００〜１１００℃で焼結収縮が終了するのが一般的である。
【０００５】
そのため焼成工程において、先に焼結収縮した表面電極はその後も収縮するセラミックに引っ張られてさらに収縮しようとする応力が働く。このため表面電極がセラミック多層基板の表面から外側に向かって盛り上がり、コプラナリティ（Ｃｏｐｌａｎａｒｉｔｙ）が悪化するという問題があった。また、表面電極自体の厚みによってもコプラナリティは悪化するという問題があった。
【０００６】
本発明は上述した問題点を鑑みてなされたものであり、表面電極が形成された積層体主面のコプラナリティを改善したセラミック多層基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記問題点を解決するために、本発明のセラミック多層基板は、複数のセラミック層が積層されてなる積層体と、この積層体の積層方向の両主面のうち少なくとも一方の主面に形成された表面電極を備えたセラミック多層基板であって、前記表面電極に対して、前記積層体の積層方向から見て重なるように前記積層体内部に拘束層が形成されており、前記拘束層の主面の面積は、前記表面電極の主面の面積の２倍以下であり、前記積層体内部に内部電極をさらに備え、前記拘束層は、前記表面電極と前記内部電極との間に形成されている。
【０００８】
このセラミック多層基板では、焼成時において、積層体主面と平行な方向へのセラミックの収縮が抑えられるため、表面電極がセラミックに引っ張られて表面から外側に向かって盛り上がることを抑えることができ、コプラナリティを改善できる。また拘束層近傍のセラミックの、積層方向への収縮が大きくなり、表面電極の厚みによるコプラナリティの悪化を改善でき、内部電極に影響されることなくコプラナリティを改善することができる。
【０００９】
また本発明では、前記表面電極に接するようにして、前記積層体内部に前記拘束層が形成されていることが好ましい。
【００１０】
この場合には、表面電極の収縮をより抑えることができる。
【００１１】
また本発明では、前記積層体の積層方向において、複数の前記拘束層が形成されていることが好ましい。
【００１２】
この場合には、複数の拘束層によって、表面電極によるコプラナリティの悪化をより大きく改善することができる。
【発明の効果】
【００１５】
本発明によれば、表面電極および内部電極を備えたセラミック多層基板において、表面電極および内部電極によるコプラナリティの悪化を改善することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係るセラミック多層基板の断面図である。
【図２】図１のセラミック多層基板の製造工程を示す断面図である。
【図３】図２に続く製造工程を示す断面図である。
【図４】図１のセラミック多層基板の表面電極及び拘束層部分の拡大図である。
【図５】本発明の変形例のセラミック多層基板の表面電極及び拘束層部分の拡大図である。
【図６】本発明の変形例のセラミック多層基板の表面電極及び拘束層部分の拡大図である。
【図７】本発明の変形例のセラミック多層基板の表面電極及び拘束層部分の拡大図である。
【図８】本発明の変形例のセラミック多層基板の表面電極及び拘束層部分の拡大図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態に係るセラミック多層基板を、図面を参照して説明する。
（実施形態）
図１は本発明の実施形態であるセラミック多層基板の断面図である。図１に示すように、直方体の積層体３３は、積層体３３の下面に形成された矩形状の表面電極６ａ〜６ｄと、積層体３３の上面に形成された矩形状の表面電極３０ａ〜３０ｄと、を備えている。
【００１８】
積層体３３は、複数のセラミックグリーンシートを積層し、焼成することで構成されている。積層体３３は、ビアホール２〜５、矩形状の内部電極８ａ〜８ｄ、ビアホール１０、コイル３２、ビアホール１７、矩形状の内部電極１９ａ〜１９ｄ、ビアホール２１〜２４を備えている。
【００１９】
内部電極８ａ〜８ｄは、積層体３３の底面に近い側に配置されている。内部電極８ａ〜８ｄはそれぞれ、ビアホール２〜５によって、表面電極６ａ〜６ｄと電気的に接続されている。
【００２０】
コイル３２は、例えばＵ字状のコイル導体１２、１４がビアホール１５によって接続されることで螺旋状に構成されている。コイル３２は、積層体３３の中央部分で内部電極８ａ〜８ｄと内部電極１９ａ〜１９ｄとの間に配置されている。コイル３２は、ビアホール１０によって、内部電極８ａと電気的に接続されている。
【００２１】
内部電極１９ａ〜１９ｄは、前記コイル３２より積層体３３の上面に近い側に配置されている。内部電極１９ａは、ビアホール１７によって、前記コイル３２と電気的に接続されている。また、内部電極１９ａ〜１９ｄは、ビアホール２１〜２４によって、表面電極３０ａ〜３０ｄと電気的に接続されている。
【００２２】
表面電極３０ａ〜３０ｄと内部電極１９ａ〜１９ｄとの間には、複数の拘束層２６が形成されている。複数の拘束層２６は、それぞれ表面電極１９ａ〜１９ｄよりも大きい。また複数の拘束層２６は、それぞれ表面電極１９ａ〜１９ｄに対して積層方向から見て重なるように形成されている。ビアホール２１〜２４は、複数の拘束層２６を貫通している。
【００２３】
図２、図３は、本実施形態に係るセラミック多層基板の製造工程を示す断面図である。図２、図３を参照して、本セラミック多層基板の製造方法について詳細に説明する。まず、セラミック材料からなるセラミックグリーンシート１を用意する。ここでは、低温焼成セラミック（ＬＴＣＣ：Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）材料からなるセラミックグリーンシートを用いる。
【００２４】
このセラミックグリーンシート１にビアホール用の穴を形成し、この穴に導電ペーストを充填して、ビアホール２ａ〜５ａを形成する。その後、セラミックグリーンシート１の上にスクリーン印刷で導電ペーストを印刷し、表面電極６ａ〜６ｄを形成する。表面電極６ａはビアホール２ａ、表面電極６ｂはビアホール３ａ、表面電極６ｃはビアホール４ａ、表面電極６ｄはビアホール５ａとそれぞれ接続するように形成する。なお、このセラミックグリーンシート１は、後の工程で形成される他のシートと積層する際、表面電極の形成された面を底面として積層する。もしくは、表面電極６ａ〜６ｄは転写で形成してもよい。
【００２５】
次に、セラミックグリーンシート１と同様に形成されたセラミックグリーンシート７を用意する。このセラミックグリーンシート７は、上記と同様のビアホール２ｂ〜５ｂと所定のパターンで印刷された内部電極８ａ〜８ｄを備えている。また、同様のビアホール１０ａが形成されたセラミックグリーンシート９も用意する。（図２（ｃ））。
【００２６】
次にセラミックグリーンシート１１を用意し、同様のビアホール１０ｂを形成して、さらにスクリーン印刷で導電ペーストを印刷し、Ｕ字状のコイル導体１２を形成する。ビアホール１０ｂとビアホール１０ａは、後の工程で各シートを積層するときに接続される。次にセラミックグリーンシート１３を用意し、同様のビアホール１５とコイル導体１４を形成する。ビアホール１５は、後の積層によってコイル導体１２とコイル導体１４を接続する。
【００２７】
さらにセラミックグリーンシート１６とセラミックグリーンシート１８を用意する。セラミックグリーンシート１６には同様のビアホール１７ａを形成する。セラミックグリーンシート１８には同様のビアホール１７ｂを形成して、さらに内部電極１９ａ〜１９ｄをスクリーン印刷で形成する。（図２（ｂ））。
【００２８】
次にセラミックグリーンシート２０を用意する。このセラミックグリーンシート２０の上に、融点が１５００℃以上のアルミナを主成分とする材料からなる拘束層２６を印刷する。この拘束層２６は、後述する表面電極３０ａ〜３０ｄに対して積層方向から見て重なる位置に印刷する。ここではさらに広めに印刷するが、拘束層２６の面積が表面電極３０ａ〜３０ｄの面積の２倍以下となるように印刷する。
【００２９】
ここで、アルミナを主成分とする材料からなる拘束層２６は、セラミックグリーンシートの材料である低温焼成セラミックよりも融点が高く、後の焼成工程においても実質的には焼結しないため、焼結による収縮もしない。そのためセラミックグリーンシートが焼結によって収縮しようとしても、このシート主面と平行な方向への収縮は、拘束層２６により抑制される。シート主面と平行な方向への収縮が抑制されることで、拘束層２６が形成された近傍のセラミックグリーンシートは、積層方向により大きく収縮する。つまり拘束層２６近傍のセラミックグリーンシートは、拘束層２６近傍ではないセラミックグリーンシートよりも積層方向により大きく収縮する。
【００３０】
次にこのセラミックグリーンシート２０および拘束層２６を貫通するビアホール２１ａ〜２４ａを形成する。ビアホール２１ａは内部電極１９ａと、ビアホール２２ａは内部電極１９ｂと、ビアホール２３ａは内部電極１９ｃと、ビアホール２４ａは内部電極１９ｄとそれぞれ接続するように形成する。
【００３１】
次にセラミックグリーンシート２５、セラミックグリーンシート２７、セラミックグリーンシート２８を用意する。セラミックグリーンシート２５には上記と同様にして、拘束層２６を印刷し、ビアホール２１ｂ〜２４ｂを形成する。セラミックグリーンシート２７にも上記と同様にして、拘束層２６を印刷し、ビアホール２１ｃ〜２４ｃを形成する。さらにセラミックグリーンシート２８にも上記と同様にして、拘束層２６を印刷し、ビアホール２１ｄ〜２４ｄを形成する。
【００３２】
次にセラミックグリーンシート２９を用意する。このセラミックグリーンシート２９に上記と同様にして、拘束層２６を印刷し、ビアホール２１ｅ〜２４ｅを形成する。さらにセラミックグリーンシート２９の上に、スクリーン印刷で導電ペーストを印刷し表面電極３０ａ〜３０ｄを形成する。（図２（ａ））。
【００３３】
次に、セラミックグリーンシート１、７、９、セラミックグリーンシート１１、１３、１６、１８、セラミックグリーンシート２０、２５、２７、２８、２９を積層し圧着する。（図３）。その後、焼成し、表面電極６ａ〜６ｄ、３０ａ〜３０ｄを備えた積層体３３が形成される。
【００３４】
図４は、図１のセラミック多層基板の表面電極３０ａ及びその近傍に形成された拘束層２６の拡大図である。表面電極３０ａと内部電極１９ａの間に５層の拘束層２６が形成されており、そのうちの１層は表面電極３０ａに接するようにして形成されている。
【００３５】
表面電極３０ａ〜３０ｄの近傍に拘束層２６が形成されていないとき、表面電極３０ａ〜３０ｄは、焼成時にシート主面と平行な方向へ収縮するセラミックに引っ張られて表面から外側に向かって盛り上がるため、積層体３３主面のコプラナリティを悪化させる。また表面電極３０ａ〜３０ｄ自体の厚みによっても、積層体３３主面のコプラナリティを悪化させる。主面のコプラナリティとは、主面全面の積層方向への変位を測定し、その最小変位と最大変位の差から求めたものである。
【００３６】
本実施形態においては、表面電極３０ａ〜３０ｄに対して積層方向から見て重なるように拘束層２６が形成されており、前述のとおり、焼成時において拘束層２６近傍のセラミックグリーンシートは、シート主面と平行な方向への収縮が抑制される。そのため、表面電極３０ａ〜３０ｄがセラミックに引っ張られて外側に向かって盛り上がることを抑えることができる。また拘束層２６近傍のセラミックグリーンシートは、積層方向により大きく収縮する。そのため、表面電極３０ａ〜３０ｄ自体の厚みによるコプラナリティ悪化を改善することができる。
【００３７】
焼成前の厚みが約３０μｍで焼成後の厚みが約２５μｍとなるセラミックグリーンシートに接するようにして、焼成前の厚みが約３μｍで焼成後の厚みが約２μｍの拘束層２６を形成して、セラミックグリーンシートを積層方向により大きく収縮させることで、焼成後のセラミックグリーンシートの厚みを約１８μｍとすることができる。この積層方向への収縮によって、表面電極３０ａ〜３０ｄ自体の厚みによるコプラナリティ悪化を改善することができる。
【００３８】
ここで表面電極３０ａ〜３０ｄに対して、それぞれ２倍以下の面積の拘束層２６を形成することで、積層体３３主面において、積層方向へ収縮する範囲が大きくなりすぎることがない。２倍を超えると、積層体３３主面における表面電極３０ａ〜３０ｄの周囲には、積層方向への収縮による凹みができるため、コプラナリティが悪化する。
【００３９】
図４に示すように、積層方向から見て、表面電極３０ａ全体と重なるように拘束層２６が形成されると、表面電極３０ａ全体のコプラナリティを改善することができるため効果は大きい。なお全体ではなく、少なくとも表面電極３０ａの一部と重なるように拘束層２６が形成されていれば、コプラナリティを改善することができる。
【００４０】
本発明の実施形態の変形例を図５、図６、図７、図８を参照して説明する。これらの変形例において、表面電極３０ａが形成されたセラミックグリーンシートの層を１層目、それ以降のセラミックグリーンシートの層を２層目、３層目、・・・とする。
【００４１】
図５では、拘束層２６は１層目には形成されず、２〜５層目に形成されている。
【００４２】
図６では、拘束層２６は１層目と２層目には形成されず、３〜５層目に形成されている。
【００４３】
図７では、６層目に内部電極１９ａが形成されており、拘束層２６は９〜１３層目に形成されている。そのため実施形態とは、ビアホール１７を有していない点も異なっている。
【００４４】
図８では、拘束層２６は１層目のみに形成されており、表面電極３０ａ上に形成されている。
【００４５】
図４〜図８の実施形態に対応するように、セラミック多層基板の試料を作製し、実験を行った。ここではセラミックグリーンシートを２０層にわたって積層し、表面電極と拘束層のみを図４〜図８の実施形態と同様の位置に、積層方向から見て重なるように形成して、表面電極が形成されている積層体主面のコプラナリティを測定した。低温焼成セラミック（ＬＴＣＣ）材料としては、ＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系を用いた。表面電極は導電ペーストで形成し、拘束層はアルミナを主成分とする材料で形成した。セラミックグリーンシートの焼成前の厚みは約３０μｍとし、焼成後は約２５μｍとなった。拘束層が接するように形成された部分のセラミックグリーンシートは、焼成後は約１８μｍとなった。拘束層の焼成前の厚みは約３μｍとし、焼成後は約２μｍとなった。表面電極と拘束層は４ｍｍ2で印刷した。セラミックグリーンシートの焼成前の主面寸法は縦６ｍｍ×横６ｍｍとし、焼成後は約縦５ｍｍ×横５ｍｍとなった。また焼成後のセラミック多層基板の試料の厚みは約０．５ｍｍとなった。
【００４６】
試料１は、拘束層の位置を図４の実施形態に対応させており、１〜５層目に形成している。試料２は、拘束層の位置を図５の実施形態に対応させており、２〜５層目に形成している。試料３は、拘束層の位置を図６の実施形態に対応させており、３〜５層目に形成している。試料４は、拘束層の位置を図７の実施形態に対応させており、９〜１３層目に形成している。試料５は、拘束層の位置を図８の実施形態に対応させており、１層目のみに形成している。比較例としては、拘束層を形成していない試料を作製した。これらの実験結果を、表１に示す。
【００４７】
【表１】
0005527048.tif 000002
【００４８】
コプラナリティは、前述のとおり、セラミック多層基板における表面電極が形成された主面を測定した値である。主面全面の積層方向への変位を、レーザー変位計にて測定し、その最小変位と最大変位からコプラナリティを測定している。
【００４９】
表１から明らかなように、実施例１〜５のいずれにおいても、拘束層を形成していない比較例よりもコプラナリティが改善されている。表面電極の近くに拘束層を形成すること、また、複数の拘束層を形成することが、コプラナリティの改善効果を大きくしている。
【符号の説明】
【００５０】
１、７、９：セラミックグリーンシート
２、３、４、５：ビアホール
６ａ、６ｂ、６ｃ、６ｄ：表面電極
８ａ、８ｂ、８ｃ、８ｄ：内部電極
１０、１５、１７：ビアホール
１１、１３、１６、１８：セラミックグリーンシート
１２、１４：コイル導体
１９ａ、１９ｂ、１９ｃ、１９ｄ：内部電極
２０、２５、２７、２８、２９：セラミックグリーンシート
２１、２２、２３、２４：ビアホール
２６：拘束層
３０ａ、３０ｂ、３０ｃ、３０ｄ：表面電極
３２：コイル
３３：積層体
【図１】
0005527048.tif 000003
【図２】
0005527048.tif 000004
【図３】
0005527048.tif 000005
【図４】
0005527048.tif 000006
【図５】
0005527048.tif 000007
【図６】
0005527048.tif 000008
【図７】
0005527048.tif 000009
【図８】
0005527048.tif 000010