(57)【特許請求の範囲】
【請求項１】
入力無線周波数（ＲＦin）信号を受け取り、出力ＲＦ（ＲＦout ）信号を供給する電力増幅器（ＰＡ）モジュールと、
前記ＰＡモジュールに結合され、前記ＲＦout 信号の高ピーク電圧に対して前記ＰＡモジュールを保護するために送信機ゲインをコントロールする保護回路とを具備し、
前記保護回路は、
前記ＲＦout 信号に基づいて得られたピーク検出器入力信号を受け取り、前記ピーク検出器入力信号に基づいて前記ＲＦout 信号のピーク電圧を検出し、前記複数のコンパレータに前記アナログ入力信号を供給するピーク検出器と、
前記ＲＦout 信号に基づいて得られたアナログ入力信号を受け取り、前記アナログ入力信号を量子化し、送信機ゲインを調整するために用いられる複数のデジタルコンパレータ出力信号を供給する複数のコンパレータ、この複数のコンパレータは少なくとも第１、第２、第３のコンパレータおよび少なくとも第１、第２、第３のリファレンス電圧を発生するリファレンス電圧発生回路とを含み、第１のコンパレータは前記アナログ入力信号が第１のリファレンス電圧を超えたときに第１の比較信号を出力するように構成され、第２のコンパレータは前記アナログ入力信号が前記第１のリファレンス電圧より高い第２のリファレンス電圧を超えたときに第２の比較信号を出力するように構成され、第３のコンパレータは前記アナログ入力信号が前記第２のリファレンス電圧より高い第３のリファレンス電圧を超えたときに第３の比較信号を出力するように構成される、と、
少なくとも第１、第２のロジック回路を含むアンチトグリングコントロール回路、前記第１のロジック回路は前記第１、第２のコンパレータから第１、第２の比較信号が受信されたときに第１のコントロール信号を出力し、第２のロジック回路は前記第１、第３のコンパレータから第１、第３の比較信号が受信されたときに第２のコントロール信号を出力するように構成され、前記第１、第２のコントロール信号は前記ＰＡモジュールの出力での負荷のミスマッチに起因する２つのゲイン値間の送信機ゲインのトグリングを回避するヒステリシスを持つ、と、
を備えた装置。
【請求項２】
前記複数のコンパレータのそれぞれは、第１の入力でアナログ入力信号を受け取り、第２の入力で複数のリファレンス電圧の１つを受け取り、前記複数のコンパレータ出力信号の１つを供給する
請求項１の装置。
【請求項３】
前記保護回路は、前記複数のコンパレータ出力信号に基づいてヒステリシスを有する少なくとも１つのコントロール信号を発生するコントロール回路をさらに備え、前記少なくとも１つのコントロール信号は、前記送信機ゲインを調整するために用いられる
請求項１の装置。
【請求項４】
前記複数のコンパレータ出力信号は、少なくとも１つのコンパレータ出力信号と指定されたコンパレータ出力信号とを備え、前記少なくとも１つのコントロール信号は、前記少なくとも１つのコンパレータ出力信号によって決定される立ち上がりエッジと、前記指定されたコンパレータ出力信号によって決定される立ち下がりエッジとを有する
請求項３の装置。
【請求項５】
前記保護回路は、前記複数のコンパレータ出力信号に基づいて、前記送信機ゲインを調整するために用いられる、少なくとも１つのゲインコントロール信号を発生するサーマルトゥバイナリエンコーダをさらに備える
請求項１の装置。
【請求項６】
前記少なくとも１つのゲインコントロール信号は、前記送信機ゲインに対する少なくとも１つのディスクリートゲイン値に関連付けられ、前記少なくとも１つのゲインコントロール信号の多くても１つは、前記少なくとも１つのディスクリートゲイン値の多くても１つを選択するためにアサートにされる
請求項５の装置。
【請求項７】
前記アナログ入力信号は、前記ＲＦout 信号の立ち上がり振幅をトラックし、前記ＲＦout 信号の立ち下がり振幅をラグする（lag）
請求項１の装置。
【請求項８】
前記ＰＡモジュールは、電力増幅器に直列に結合されたドライバ増幅器を備え、前記送信機ゲインは前記ドライバ増幅器のゲインを備え、前記保護回路は、前記ＲＦout 信号の高ピーク電圧に対して前記電力増幅器を保護するために前記ドライバ増幅器のゲインを制御する
請求項１の装置。
【請求項９】
入力無線周波数（ＲＦin）信号を受け取り、出力ＲＦ（ＲＦout ）信号を供給する電力増幅器（ＰＡ）モジュールと、
前記ＰＡモジュールに結合され、前記ＲＦout 信号の高ピーク電圧に対して前記ＰＡモジュールを保護するために送信機ゲインをコントロールする保護回路とを具備し、
前記保護回路は、
前記ＲＦout 信号に基づいて得られたピーク検出器入力信号を受け取り、前記ピーク検出器入力信号に基づいて前記ＲＦout 信号のピーク電圧を検出し、前記複数のコンパレータに前記アナログ入力信号を供給するピーク検出器と、
前記ＲＦout 信号に基づいて得られたアナログ入力信号を受け取り、前記アナログ入力信号を量子化し、送信機ゲインを調整するために用いられる複数のデジタルコンパレータ出力信号を供給する複数のコンパレータ、この複数のコンパレータは少なくとも第１、第２、第３のコンパレータおよび少なくとも第１、第２、第３のリファレンス電圧を発生するリファレンス電圧発生回路とを含み、第１のコンパレータは前記アナログ入力信号が第１のリファレンス電圧を超えたときに第１の比較信号を出力するように構成され、第２のコンパレータは前記アナログ入力信号が前記第１のリファレンス電圧より高い第２のリファレンス電圧を超えたときに第２の比較信号を出力するように構成され、第３のコンパレータは前記アナログ入力信号が前記第２のリファレンス電圧より高い第３のリファレンス電圧を超えたときに第３の比較信号を出力するように構成される、と、
少なくとも第１、第２のロジック回路を含むアンチトグリングコントロール回路、前記第１のロジック回路は前記第１、第２のコンパレータから第１、第２の比較信号が受信されたときに第１のコントロール信号を出力し、第２のロジック回路は前記第１、第３のコンパレータから第１、第３の比較信号が受信されたときに第２のコントロール信号を出力するように構成され、前記第１、第２のコントロール信号は前記ＰＡモジュールの出力での負荷のミスマッチに起因する２つのゲイン値間の送信機ゲインのトグリングを回避するヒステリシスを持つ、とを具備し、
前記保護回路は第１、第２コントロール信号により、前記ＲＦout 信号の振幅が高閾値を上回るときに前記送信機ゲインを減少させ、前記ＲＦout 信号の振幅が低閾値を下回るときに前記送信機ゲインを増加させ、前記低閾値を前記高閾値よりも低くして前記ヒステリシスを与える、
装置。
【請求項１０】
前記保護回路は、前記ＲＦout 信号の前記振幅が前記高閾値を上回るときに、前記送信機ゲインを第１のゲイン値から第２のゲイン値に減少させ、前記ＲＦout 信号の前記振幅が前記高閾値よりもより高い閾値を越えるときに、前記送信機ゲインを第３のゲイン値に減少させる
請求項９の装置。
【請求項１１】
前記保護回路は、前記ＲＦout 信号の前記振幅が前記低閾値を下回るときに、前記送信機ゲインを前記第２のゲイン値又は前記第３のゲイン値から前記第１のゲイン値に増加させる
請求項１０の装置。
【請求項１２】
前記保護回路のピーク検出器は前記ＲＦout 信号の立ち上がり振幅をトラックし、前記ＲＦout 信号の立ち下がり振幅をラグする（lag）出力信号を供給するように構成される、請求項９の装置。
【請求項１３】
前記保護回路の複数のコンパレータは前記第１乃至第３の比較信号を含む複数の比較信号を出力し、ここで、前記第１乃至第３のリファレンス電圧を含む複数のリファレンス電圧は前記高及び低閾値を含む複数の閾値に対応しており、
前記コントロール回路は、前記複数のコンパレータ出力信号に基づいてヒステリシスを有する少なくとも他の１つのコントロール信号を更に発生するように構成され、前記少なくとも他の１つのコントロール信号が前記送信機ゲインを調整するために用いられる、
請求項９の装置。
【請求項１４】
前記複数のコンパレータ出力信号は、前記低閾値に基づいて発生する指定されたコンパレータ出力信号と前記少なくとも他の１つのコンパレータ出力信号とを備え、前記少なくとも他の１つのコントロール信号は、前記少なくとも他の１つのコンパレータ出力信号によって決定される立ち上がりエッジと、前記指定されたコンパレータ出力信号によって決定される立ち下がりエッジとを有する
請求項１３の装置。
【請求項１５】
前記ＲＦout 信号は、振幅変調され、時間変動するエンベロープを有する
請求項９の装置。
【請求項１６】
入力無線周波数（ＲＦin）信号を受け取り、出力ＲＦ（ＲＦout ）信号を供給する電力増幅器（ＰＡ）モジュールと、
前記ＰＡモジュールに結合され、前記ＲＦout 信号の高ピーク電圧に対して前記ＰＡモジュールを保護するために送信機ゲインをコントロールする保護回路とを具備し、
前記保護回路は、
前記ＲＦout 信号に基づいて得られたピーク検出器入力信号を受け取り、前記ピーク検出器入力信号に基づいて前記ＲＦout 信号のピーク電圧を検出し、前記複数のコンパレータに前記アナログ入力信号を供給するピーク検出器と、
前記ＲＦout 信号に基づいて得られたアナログ入力信号を受け取り、前記アナログ入力信号を量子化し、送信機ゲインを調整するために用いられる複数のデジタルコンパレータ出力信号を供給する複数のコンパレータ、この複数のコンパレータは少なくとも第１、第２、第３のコンパレータおよび少なくとも第１、第２、第３のリファレンス電圧を発生するリファレンス電圧発生回路とを含み、第１のコンパレータは前記アナログ入力信号が第１のリファレンス電圧を超えたときに第１の比較信号を出力するように構成され、第２のコンパレータは前記アナログ入力信号が前記第１のリファレンス電圧より高い第２のリファレンス電圧を超えたときに第２の比較信号を出力するように構成され、第３のコンパレータは前記アナログ入力信号が前記第２のリファレンス電圧より高い第３のリファレンス電圧を超えたときに第３の比較信号を出力するように構成される、と、
少なくとも第１、第２のロジック回路を含むアンチトグリングコントロール回路、前記第１のロジック回路は前記第１、第２のコンパレータから第１、第２の比較信号が受信されたときに第１のコントロール信号を出力し、第２のロジック回路は前記第１、第３のコンパレータから第１、第３の比較信号が受信されたときに第２のコントロール信号を出力するように構成され、前記第１、第２のコントロール信号は前記ＰＡモジュールの出力での負荷のミスマッチに起因する２つのゲイン値間の送信機ゲインのトグリングを回避するヒステリシスを持つ、とを具備し、
前記保護回路は、前記ＲＦout 信号の立ち上がり振幅に対する応答が立ち下がり振幅に対する応答よりも早い、
装置。
【請求項１７】
前記ピーク検出器は、前記ＲＦout 信号の立ち上がり振幅をトラックし、前記ＲＦout 信号の立ち下がり振幅をラグする（lag）出力信号を供給する、
請求項１６の装置。
【請求項１８】
前記ピーク検出器は、
前記入力信号を受け取り、前記ＲＦout 信号の立ち上がり及び立ち下がり振幅をトラックする中間信号を供給する第１のピーク検出器と、
前記第１のピーク検出器に結合され、前記中間信号を受け取り、前記出力信号を供給する第２のピーク検出器と、
を備える請求項１７の装置。
【請求項１９】
前記第２のピーク検出器は、前記ＲＦout 信号の立ち上がり振幅を検出するためのチャージング電流と、前記ＲＦout 信号の立ち下がり振幅を検出するためのディスチャージング電流とを有し、前記ディスチャージング電流は前記チャージング電流よりも大きさが少なくとも１桁小さい
請求項１８の装置。
【請求項２０】
前記ＲＦout 信号は振幅変調され、前記保護回路は、振幅変調に起因する前記ＲＦout 信号の立ち上がり振幅をトラックし、振幅変調に起因する前記ＲＦout 信号の立ち下がり振幅をラグする
請求項１６の装置。
【請求項２１】
電力増幅器（ＰＡ）モジュールを保護する方法であって、
前記ＰＡモジュールによって入力無線周波数（ＲＦin）信号を増幅して出力ＲＦ（ＲＦout ）信号を得ることと、
前記ＲＦout 信号の高ピーク電圧に対して前記ＰＡモジュールを保護するために送信機ゲインをコントロールすることであって、前記送信機ゲインが、複数のコンパレータからの複数のコンパレータ出力信号に基づいて調整されること、又は、ヒステリシスを伴って減少及び増加すること、又は、前記ＲＦout 信号の立ち上がり振幅に対する応答が立ち下がり振幅に対する応答よりもより速く応答することに基づいて送信機ゲインが調整されること、又はそれらの組み合わせであることと、を備え、
前記複数のコンパレータ出力信号は、前記ＲＦout 信号に基づいて得られたアナログ入力信号を受け取り、前記アナログ入力信号を量子化し、送信機ゲインを調整するために用いられる複数のデジタルコンパレータ出力信号を供給する複数のコンパレータによって生成され、この複数のコンパレータは少なくとも第１、第２、第３のコンパレータおよび少なくとも第１、第２、第３のリファレンス電圧を発生するリファレンス電圧発生回路とを含み、第１のコンパレータは前記アナログ入力信号が第１のリファレンス電圧を超えたときに第１の比較信号を出力するように構成され、第２のコンパレータは前記アナログ入力信号が前記第１のリファレンス電圧より高い第２のリファレンス電圧を超えたときに第２の比較信号を出力するように構成され、第３のコンパレータは前記アナログ入力信号が前記第２のリファレンス電圧より高い第３のリファレンス電圧を超えたときに第３の比較信号を出力するように構成され、
前記第１乃至第３の比較信号は、前記第１、第２のコンパレータから第１、第２の比較信号が受信されたときに第１のコントロール信号を出力し、前記第１、第３のコンパレータから第１、第３の比較信号が受信されたときに第２のコントロール信号を出力するように用いられ、前記第１、第２のコントロール信号は前記ＰＡモジュールの出力での負荷のミスマッチに起因する２つのゲイン値間の送信機ゲインのトグリングを回避するためのヒステリシスを持ち、
前記ＲＦout 信号の立ち上がり振幅に対する前記送信機ゲインの調整の応答が、立ち下がり振幅に対する応答よりも速い、
方法。
【請求項２２】
前記送信機ゲインをコントロールすることは、前記ＲＦout 信号のピーク電圧を検出することと、前記ＲＦout 信号の立ち上がり振幅をトラックし、前記ＲＦout 信号の立ち下がり振幅をラグする（lag）ピーク検出器出力信号を供給することと、を備える
請求項２１の方法。
【請求項２３】
前記ＲＦout 信号のピーク電圧を検出することは、
第１のピーク検出器によって前記ＲＦout 信号の前記ピーク電圧を検出して、前記ＲＦout 信号の立ち上がり及び立ち下がり振幅をトラックする中間信号を得ることと、
第２のピーク検出器によって前記中間信号のピーク電圧を検出して、前記ピーク検出器出力信号を得ることと、
を備える請求項２２の方法。
【請求項２４】
前記送信機ゲインをコントロールすることは、
前記ＲＦout 信号の振幅が高閾値を上回るときに前記送信機ゲインを減少させることと、
前記ＲＦout 信号の振幅が低閾値を下回るときに前記送信機ゲインを増加させ、前記低閾値を高閾値よりも低くしてヒステリシスを与えることと、
を備える請求項２１の方法。
【請求項２５】
前記送信機ゲインをコントロールすることは、
前記複数のコンパレータ出力信号に基づいて前記送信機ゲインを調整するために用いられる更に少なくとも１つのコントロール信号を発生することを備え、前記複数のコンパレータ出力信号は、少なくとも１つのコンパレータ出力信号と指定されたコンパレータ出力信号とを備え、前記更に少なくとも１つのコントロール信号は、前記少なくとも１つのコンパレータ出力信号によって決定される立ち上がりエッジと、前記指定されたコンパレータ出力信号によって決定される立ち下がりエッジとを有する
請求項２１の方法。
【請求項２６】
入力無線周波数（ＲＦin）信号を増幅して出力ＲＦ（ＲＦout ）信号を得る手段と、
前記ＲＦout 信号の高ピーク電圧に対して前記増幅する手段を保護するために送信機ゲインをコントロールする手段であって、前記送信機ゲインが、複数のコンパレータからの複数のコンパレータ出力信号に基づいて調整されること、又は、ヒステリシスを伴って減少及び増加すること、又は、前記ＲＦout 信号の立ち上がり振幅に対する応答が立ち下がり振幅に対する応答よりもより速く応答することに基づいて調整されること、又はそれらの組み合わせである手段と、を具備し、
前記複数のコンパレータ出力信号は、前記ＲＦout 信号に基づいて得られたアナログ入力信号を受け取り、前記アナログ入力信号を量子化し、送信機ゲインを調整するために用いられる複数のデジタルコンパレータ出力信号を供給する複数のコンパレータによって生成され、この複数のコンパレータは少なくとも第１、第２、第３のコンパレータおよび少なくとも第１、第２、第３のリファレンス電圧を発生するリファレンス電圧発生回路とを含み、第１のコンパレータは前記アナログ入力信号が第１のリファレンス電圧を超えたときに第１の比較信号を出力するように構成され、第２のコンパレータは前記アナログ入力信号が前記第１のリファレンス電圧より高い第２のリファレンス電圧を超えたときに第２の比較信号を出力するように構成され、第３のコンパレータは前記アナログ入力信号が前記第２のリファレンス電圧より高い第３のリファレンス電圧を超えたときに第３の比較信号を出力するように構成され、
前記第１乃至第３の比較信号は、前記第１、第２のコンパレータから第１、第２の比較信号が受信されたときに第１のコントロール信号を出力し、前記第１、第３のコンパレータから第１、第３の比較信号が受信されたときに第２のコントロール信号を出力するように用いられ、前記第１、第２のコントロール信号は前記ＰＡモジュールの出力での負荷のミスマッチに起因する２つのゲイン値間の送信機ゲインのトグリングを回避するためのヒステリシスを持ち、
送信機ゲインをコントロールする手段は、前記ＲＦout 信号の立ち上がり振幅に対する応答が、立ち下がり振幅に対する応答よりも速い、
装置。
【発明の詳細な説明】
【関連出願の表示】
【０００１】
［米国連邦法規集第３５編第１１９条による利益の主張］
特許のための本出願は、"VSWR Protection for Power Amplifiers" とタイトルされた、２００９年８月１９日に出願された、出願番号６１／２３５３１３の米国仮出願の優先権を主張し、それは譲受人に譲渡され、ここにリファレンスとして組み入れられる。
【技術分野】
【０００２】
本開示は、一般にエレクトロニクスに関し、より具体的には、電力増幅器の保護回路に関する。
【背景技術】
【０００３】
無線通信デバイスは典型的には、データ送信をサポートするための送信機を含んでいる。送信機は典型的には、無線周波数（ＲＦ）信号を増幅し、高出力電力を供給する電力増幅器を含んでいる。電力増幅器は、特定の負荷インピーダンス（例えば、５０オーム）をドライブするように設計されているかもしれない。負荷インピーダンスは、種々の妨害によって変動するかもしれず、高ピーク電圧を観測する電力増幅器に帰結するかもしれない。高ピーク電圧は、電力増幅器の信頼性の高い動作を保証するレベルを超えるかもしれない。高ピーク電圧を検出し、補正行為を実行して、電力増幅器を高ピーク電圧から保護できるようにすることが望まれているかもしれない。
【図面の簡単な説明】
【０００４】
【図１】図１は、無線通信デバイスのブロック図を示している。
【図２】図２は、電力増幅器（ＰＡ）モジュール及び保護回路を示している。
【図３】図３は、ＰＡモジュール及び改善された保護回路を示している。
【図４】図４は、図４の改善された保護回路内の種々の回路を示している。
【図５】図５は、図４の回路からの種々の信号に対するタイミング図を示している。
【図６】図６は、改善された保護回路の例示的な設計を示している。
【図７】図７は、改善された保護回路の例示的な設計を示している。
【図８】図８は、改善された保護回路のピーク検出器を示している。
【図９】図９は、改善された保護回路のピーク検出器を示している。
【図１０】図１０は、高ピーク電圧から電力増幅器を保護するためのプロセスを示している。
【発明を実施するための形態】
【０００５】
以下に明らかにされる詳細な説明は、本開示の例示的な設計の説明として意図され、本開示が実行されることができる唯一の設計を表すことは意図されていない。“例示的（exemplary）”なる語句は、“例（example）、例示（instance）、或いは例証（illustration）として提供すること”を意味するために、ここでは用いられる。“例示的（exemplary）”としてここで説明されるいかなる設計も、他の設計にわたって好ましい或いは効果的であるとして、必ずしも解釈されない。詳細な説明は、本開示の例示的な設計の全体的な理解を与える目的のために特別な詳細を含んでいる。当業者にとって、ここで説明される例示的な設計が、これらの特別な詳細なしに実行されるかもしれないことは明白であろう。いくつかの例において、よく知られた構造及びデバイスは、ここで示された例示的な設計の新規性を不明瞭にすることを避けるために、ブロック図の形式で示される。
【０００６】
電力増幅器を高ピーク電圧から保護するための技術が、ここで説明される。該技術は、無線通信デバイス、セルラー電話、パーソナルデジタルアシスタント（ＰＤＡ）、ハンドへルドデバイス、無線モデム、ラップトップコンピュータ、コードレス電話、ブルートゥースデバイス、コンシューマ電子デバイスといった、種々の電子デバイスに用いられるかもしれない。明確化のため、無線通信デバイスに対する技術の使用について、以下に説明される。
【０００７】
図１は、無線通信デバイス１００の例示的な設計のブロック図を示している。この例示的な設計において、無線デバイス１００は、データプロセッサ１１０及びトランシーバ１２０を含んでいる。トランシーバ１２０は、双方向無線通信をサポートする送信機１３０及び受信機１５０を含んでいる。一般に、無線デバイス１００は、任意の数の通信システム及び任意の数の周波数帯に対する、任意の数の送信機及び任意の数の受信機を含んでいるかもしれない。
【０００８】
送信機パスにおいて、データプロセッサ１１０は、送信されるデータを処理し、アナログ出力ベースバンド信号を送信機１３０に供給する。送信機１３０内では、アナログ出力ベースバンド信号が、増幅器（Ａｍｐ）１３２によって増幅され、デジタルアナログコンバータによって生じるイメージを除去するためにロウパスフィルタ１３４によってフィルタされ、可変ゲイン増幅器（ＶＧＡ）１３６によって増幅され、ミキサ１３８によってベースバンドからＲＦにアップコンバートされる。アップコンバートされた信号は、フィルタ１４０によってフィルタされ、ドライバ増幅器１４２及び電力増幅器１４４によってさらに増幅され、スイッチ／デュプレクサ１４６に送られ、アンテナ１４８を介して送信される。
【０００９】
受信機パスにおいて、アンテナ１４８は、ベースバンドステーション及び／又は他の送信機ステーションから信号を受信し、受信された信号をスイッチ／デュプレクサ１４６に送って受信機１５０に供給する。受信機１５０内では、受信された信号は、ロウノイズ増幅器（ＬＮＡ）１５２によって増幅され、バンドパスフィルタ１５４によってフィルタされ、ミキサ１５６によってＲＦからベースバンドにダウンコンバートされる。ダウンコンバートされた信号は、ＶＧＡ１５８によって増幅され、ロウパスフィルタ１６０によってフィルタされ、増幅器１６２によって増幅されて、アナログ入力ベースバンド信号を取得し、それはデータプロセッサ１１０に供給される。
【００１０】
図１は、ＲＦとベースバンドとの間において１段で周波数変換を行うダイレクトコンバージョン構造をインプリメントする送信機１３０及び受信機１５０を示している。送信機１３０及び／又は受信機１５０は、ＲＦとベースバンドとの間において複数段で周波数変換を行うスーパーヘテロダイン構造をインプリメントするかもしれない。ローカルオシレータ（ＬＯ）発生器１７０は、送信及び受信ＬＯ信号を発生し、それぞれミキサ１３８及び１５６に供給する。フェイズロックループ（ＰＬＬ）１７２は、データプロセッサ１１０からコントロール情報を受け取り、コントロール信号をＬＯ発生器１７０に供給し、適切な周波数で送信及び受信ＬＯ信号を発生させる。
【００１１】
図１は、例示的なトランシーバ設計を示している。一般に、送信機１３０及び受信機１５０内の信号のコンディショニングは、１段以上の増幅器、フィルタ、ミキサ等によって行われるかもしれない。これらの回路は、図１に示された構成とは異なってアレンジされるかもしれない。さらに、図１に示されていない他の回路が、送信機及び受信機で使用されるかもしれない。例えば、図１の種々のアクティブ回路をマッチさせるために、マッチング回路が使用されるかもしれない。図１のいくつかの回路は、除去されるかもしれない。トランシーバ１２０の全部又は一部は、１以上のアナログ集積回路（ＩＣ）、ＲＦＩＣ（ＲＦＩＣ）、ミックス信号ＩＣ等にインプリメントされるかもしれない。例えば、送信機１３０内の増幅器１３２から電力増幅器１４４は、ＲＦＩＣ上にインプリメントされるかもしれない。ドライバ増幅器１４２及び電力増幅器１４４はまた、ＲＦＩＣ外の他のＩＣ上にインプリメントされるかもしれない。
【００１２】
データプロセッサ１１０は、送信及び受信データを処理する無線デバイス１００等に対する種々のファンクションを実行するかもしれない。メモリ１１２は、データプロセッサ１１０のためのプログラムコード及びデータを記憶するかもしれない。データプロセッサ１１０は、１以上の特定用途向け集積回路（ＡＳＩＣ）及び／又は他のＩＣ上にインプリメントされるかもしれない。
【００１３】
無線デバイスに用いられる電力増幅器に対し、高出力電力とともに高電力付加効率（high power-added efficiency）（ＰＡＥ）が重要である。電力増幅器は、小さいサイズ、低コスト、及び他の効果を得るために、ＩＣ上に製造されるかもしれない。高出力電力及び高ＰＡＥを得るために、シリコンベースの電力増幅器は、高電力サプライ電圧或いはバッテリに直接、接続されるかもしれない。さらに、コストとともに挿入損失を低減するために、負荷のミスマッチに起因する反射信号を減衰させるために典型的に用いられるアイソレータを通過させることなしに、電力増幅器がアンテナに結合されるかもしれない。その結果、電力増幅器内のトランジスタのゲート及びドレインは、高ピーク電圧を観測するかもしれない。高ピーク電圧は、電力増幅器の出力でシビアなインピーダンスミスマッチがあるときに、電力サプライ電圧の３から４倍であるかもしれない。シビアな負荷ミスマッチは、例えば１０：１以上のＶＳＷＲといった高電圧定在波比（voltage standing wave ratio）（ＶＳＷＲ）に対応するかもしれない。保護回路が、ピーク電圧を制限し、電力増幅器内のトランジスタをブレークダウンから保護するために用いられるかもしれない。保護回路は、ＶＳＷＲ保護回路、ＰＡ保護回路等とも呼ばれるかもしれない。
【００１４】
図２は、ＰＡモジュール２１０及びピーク電圧を制限する保護回路２２０のブロック図を示している。ＰＡモジュール２１０は、ドライバ増幅器（ＤＡ）２４２及び電力増幅器２４４を含んでいる。ドライバ増幅器２４２は、入力ＲＦ信号（ＲＦin）を受け取って構成可能なゲインで増幅し、中間ＲＦ信号を供給する。電力増幅器２４４は、中間ＲＦ信号をさらに増幅し、出力ＲＦ信号（ＲＦout ）を供給する。マッチング回路２４６は、電力増幅器２４４に対する出力インピーダンスマッチングを行い、電力増幅器２４４とアンテナ２４８との間に結合される。マッチング回路２４６は、電力増幅器２４４の低出力インピーダンス（例えば、２から４オーム）を、アンテナ２４８の適度なインピーダンス（例えば、５０オーム）にマッチさせる。
【００１５】
保護回路２２０内において、減衰器２５０は、電力増幅器２４４からＲＦout 信号を受け取り、ピーク検出器入力信号（Ｖin）を供給し、それはＲＦout 信号の減衰されたものであるかもしれない。ピーク検出器２６０は、Ｖin信号のピーク電圧を検出し、検出されたピーク電圧を表すピーク検出器出力信号（Ｖpeak）を供給する。エラー増幅器２７０は、反転入力でピーク検出器２６０からＶpeak信号を受け取り、非反転入力でリファレンス電圧（Ｖref ）を受け取る。エラー検出器２７０は、Ｖpeak信号とＶref 電圧との誤差（error）を決定し、比較結果に基づいてゲインコントロール信号を供給する。ドライバ増幅器２４２のゲインは、ゲインコントロール信号に基づいて調整される。
【００１６】
図２に示されるように、ＰＡモジュール２１０及び保護回路２２０は、負帰還ループで結合されている。保護回路２２０は、ＲＦout 信号のピーク電圧をセンスし、ピーク電圧がＶref 電圧によって設定された予め決められたレベルを越えた時に、ドライバ増幅器２４２のゲインを減少させる。ドライバ増幅器２４２の減少したゲインは、ＲＦout 信号レベルを減少させ、それはピーク電圧を減少させる。保護回路２２０は、ドライバ増幅器２４２のゲインを下げることによって、ＲＦout 信号のピーク電圧を減少及び制限することができる。
【００１７】
保護回路２２０は、電力増幅器２２４内のトランジスタをブレークダウンから保護することができるが、不利な点も有している。第１に、保護回路２２０は、ＲＦout 信号が２つの出力電力レベル間でトグル（toggle）することを生じさせる。Ｖref を越える高ピーク電圧が検出される（例えば、シビアな負荷のミスマッチに起因して）とき、エラー増幅器２７０はドライバ増幅器２４２のゲインを下げるためにゲインコントロールを与え、それはＲＦout 信号レベルを下げる。保護回路２２０は、制限された帯域幅を有し、直ちに小さなＲＦout 信号に対して検出及び行動に移すことができないかもしれない。ＲＦout 信号は、より低いレベルに減少することを続けるかもしれない。保護回路２２０は、ある遅延の後に、ＲＦout 信号のより低いレベルを検出し、ドライバ増幅器２４２のゲインをオリジナルレベルへと増加させるかもしれない。ＲＦout 信号は、オリジナル高レベルへと増加するかもしれず、それは、保護回路２２０がドライバ増幅器２４２のゲインを減少させることを生じさせるかもしれない。このシーケンスは、負荷のミスマッチが変化するまで、周期的に繰り返されるかもしれない。ＲＦout 信号レベルのトグリング（toggling）は、シビアな負荷のミスマッチの状況下において、ＲＦout 信号のエンベロープを確実に維持することが難しいことに起因するかもしれない。ＲＦout 信号レベルのトグリングは、望ましくないドロップコール（dropped call）となるかもしれない。
【００１８】
第２に、保護回路２２０は、ＲＦout 信号に対する振幅変調を行うことができないかもしれない。フィードバックループの帯域幅は、高ピーク電圧に素早く反応するために、できるだけ高く設定されるかもしれない。ＲＦout 信号が振幅変調を有しているとすると、フィードバックループはＲＦout 信号の時間変動するエンベロープに追随し、エラー増幅器２７０からのゲインコントロール信号は連続的に変化するかもしれない。その結果、ＲＦout 信号は、フィードバックループによって変調されるかもしれない。
【００１９】
第３に、保護回路２２０は、ＩＣプロセス、電圧及び温度（ＰＶＴ）変動に敏感であるかもしれない種々のアナログ回路を含んでいるかもしれない。フィードバックループのループゲイン及び位相は、エラー増幅器２７０のようなアナログ回路のゲイン及び遅延に依存しているかもしれない。このフィードバックループ特性のアナログ回路特性に対する依存は、フィードバックループの安定性を維持することをより難しくしているかもしれない。電力増幅器２４４は、ループの不安定性に起因して発振するかもしれない。
【００２０】
図３は、ＰＡモジュール３１０及びピーク電圧を制限する保護回路３２０の例示的な設計のブロック図を示している。ＰＡモジュール３１０は、ドライバ増幅器３４２及び電力増幅器３４４を含み、それらは図１のドライバ増幅器１４２及び電力増幅器１４４に対応するかもしれない。ドライバ増幅器３４２は、ＲＦin信号を受け取って構成可能なゲインで増幅し、中間ＲＦ信号を供給する。電力増幅器３４４は、中間ＲＦ信号をさらに増幅し、ＲＦout を供給する。マッチング回路３４６は、電力増幅器３４４に対する出力インピーダンスマッチングを行い、電力増幅器３４４とアンテナ３４８との間に結合される。
【００２１】
保護回路３２０内において、減衰器３５０は、電力増幅器３４４からＲＦout 信号を受け取り、ピーク検出器入力信号（Ｖin）を供給し、それはＲＦout 信号の減衰されたものであるかもしれない。ピーク検出器３６０は、Ｖin信号のピーク電圧を検出し、検出されたピーク電圧を表すピーク検出器出力信号（Ｖpeak）を供給する。図３に示された例示的な設計において、ピーク検出器３６０は、第２のピーク検出器３６４に直列に結合された第１のピーク検出器３６２を含んでいる。第１のピーク検出器３６２は、Ｖin信号のピーク電圧を検出し、検出されたピーク電圧を表す中間信号（Ｖint ）を供給する。第２のピーク検出器３６４は、Ｖint 信号のピーク電圧を検出し、検出されたピーク電圧を表すＶpeak信号を供給する。ピーク検出器３６２及び３６４は、ＲＦout 信号の立ち上がり振幅（rising amplitude）に素早く応答し、ＲＦout 信号の立ち下がり振幅（falling amplitude）にゆっくり応答する。Ｖpeak信号は、ＲＦout 信号の立ち上がり振幅をトラック（track）するかもしれないが、ＲＦout 信号の立ち下がり振幅にはラグ（lag）するかもしれない。コンパレータ３７０のセットは、ピーク検出器３６０からのＶpeak信号をリファレンス電圧のセットと比較し、コンパレータ出力信号のセットを供給する。アンチトグリング（anti-toggling）コントロール回路３８０は、コンパレータ出力信号を受け取り、２つの出力電力レベル間でのトグリングを回避するためにヒステリシスを有する少なくとも１つのコントロール信号を発生する。サーマルトゥバイナリエンコーダ（thermal-to-binary encoder）３９０は、コントロール回路３８０から少なくとも１つのコントロール信号を受け取り、少なくとも１つのゲインコントロール信号を発生し、それはドライバ増幅器３４２に対するゲインコントロールを形成する。
【００２２】
図３に示されるように、ＰＡモジュール３１０及び保護回路３２０は、負帰還ループで結合されている。保護回路３２０は、ＲＦout 信号のピーク電圧をセンスし、高ピーク電圧が検出されたときに、ドライバ増幅器３４２のゲインを下げる。ドライバ増幅器３４２の減少したゲインは、ＲＦout 信号の振幅を下げ、それはピーク電圧を下げる。フィードバックループ内の保護回路３２０は、ドライバ増幅器３４２のゲインを下げることによって、ＲＦout 信号のピーク電圧を減少及び制限することができる。
【００２３】
図３の保護回路３２０は、図２の保護回路２２０に存在しないいくつかの特徴を含んでいる。第１に、図２のエラー増幅器２７０（それはアナログ回路である）が、コンパレータ３７０、アンチトグリングコントロール回路３８０及びサーマルトゥバイナリエンコーダ３９０（それらはデジタル回路である）に置き換わっている。保護回路３２０内のデジタル回路は、ＰＡモジュール３１０に対する他のデジタルゲインコントロール機能に容易に組み合わされるかもしれない。さらに、デジタル回路は、図３のフィードバックループに対するより決定論的な（deterministic）ループゲイン変動及びループ安定性に帰結するかもしれない。これは、図２の保護回路２２０の欠点の１つである、ＰＶＴ変動に関連する不安定性の発生を回避するかもしれない。
【００２４】
第２に、ピーク検出器３６２及び３６４は、ＲＦout 信号の立ち上がり振幅に素早く追随し、ＲＦout 信号の立ち下がり振幅にゆっくり追随することができる。これは、高ピーク電圧が検出されたときに、保護回路３２０がドライバ増幅器３４２のゲインを素早く下げることを許容する。これはまた、ＲＦout 信号の振幅が下がるときにゲインが素早く変化しないために、保護回路３２０がＲＦout 信号に対する振幅変調を処理することを許容するかもしれない。保護回路３２０は、それ故、コンスタントな振幅のＲＦ信号、及び振幅変調されたＲＦ信号の両者を処理することができる。ピーク検出器３６４は、コンスタントな振幅のＲＦ信号を有するアプリケーションに対して、含まれてもよいしバイパスされてもよい。
【００２５】
第３に、アンチトグリングコントロール回路３８０が、高ピーク電圧が検出されたときに、２つの出力電力レベル間でトグル（toggle）することを避けるために、ヒステリシスを与えることができる。ドライバ増幅器３４２のゲインは、ＲＦout 信号が高閾値を越える（例えば、シビアな負荷のミスマッチに起因して）ときに、下がるかもしれない。これは、ＲＦout 信号が増幅率を減少させることを生じさせる。しかしながら、ドライバ増幅器３４２のゲインは、高閾値よりもヒステリシス量だけ低く設定されるかもしれない低閾値よりも低くＲＦout 信号が立ち下がったときにのみ、増加するかもしれない。ヒステリシスは、高ピーク電圧が検出され、トグリングに起因するドロップコール（dropped call）を回避するかもしれないときに、ドライバ増幅器３４２のゲインのトグリングを回避するかもしれない。ヒステリシスはまた、ゲインが変化したときに、ＲＦout 信号エンベロープの立ち上がりに起因するゲインのトグリングを回避するかもしれない。ヒステリシスはさらに、保護回路３２０がＲＦout 信号に対して振幅変調を扱うことを許容するかもしれない。
【００２６】
図３の保護回路３２０は、図２の保護回路２２０の欠点を回避しながら、電力増幅器３４４内のトランジスタをブレークダウンから保護することができる。さらに、保護回路３２０は、以下に述べるように、フィードバックループ特性をプログラムするフレキシビリティを与えることができるプログラマブル或いはアジャスタブルなコンポーネントによってインプリメントされるかもしれない。
【００２７】
図４は、図３の減衰器３５０、コンパレータ３７０、アンチトグリングコントロール回路３８０、及びサーマルトゥバイナリエンコーダ３９０の例示的な設計の模式的な図である。ピーク検出器３６０は、以下に説明される。
【００２８】
図４に示された例示的な設計において、減衰器３５０は、キャパシタ４５２及び４５４並びに抵抗４５６及び４５８を含んでいる。キャパシタ４５２及び抵抗４５６は、並列に結合され、ＲＦout 信号を受け取るトップエンドと、ノードＡに結合されたボトムエンドとを有している。キャパシタ４５４及び抵抗４５８は、並列に結合され、ノードＡに結合されたトップエンドと、回路グラウンドに結合されたボトムエンドとを有している。キャパシタ４５２及び４５４は、電力カプラとして、及びＲＦout 信号のダイナミックコンポーネントに対する電圧ドライバとして機能する。抵抗４５６及び４５８は、ＲＦout 信号の直流（ＤＣ）コンポーネントに対する電圧ドライバとして機能する。ノードＡでのＶin信号は、ＲＦout 信号の減衰したものであり、シビアな負荷のミスマッチの最中に大きくなるかもしれない。電圧ドライバは、シビアな負荷のミスマッチの最中に、ピーク検出器３６０を高電圧から保護する。一般に、任意の数のキャパシタが、電圧ドライバを形成するために用いられるかもしれない。プログラマブル電圧ドライバが、構成可能なキャパシタンス値を有する１以上のキャパシタ（例えば、キャパシタ４５４）によって形成されるかもしれない。キャパシティブな分割比（divider ratio）は、最悪の負荷のミスマッチの場合（例えば、１０：１、或いはより高いＶＳＷＲについて）に、ピーク検出器３６０の適切な動作を確保するためにＶin信号が電圧制限されるように選択されるかもしれない。減衰器３５０は、キャパシタ４５２及び４５４のみによって、或いは抵抗４５６及び４５８のみによってインプリメントされるかもしれない。
【００２９】
図４に示されるように、ピーク検出器３６０は、Ｖin信号のピーク電圧を検出し、Ｖpeak信号を供給する。ピーク検出器３６０は、ＲＦout 信号の立ち上がり振幅に素早く追随するが、ＲＦout 信号の立ち下がり振幅にはゆっくり応答する。
【００３０】
図４に示された例示的な設計において、コンパレータ３７０は、Ｍ個のコンパレータ４７０ａから４７０ｍを含んでおり、Ｍは２以上であるかもしれず、一設計ではＭ＝３であるかもしれない。Ｍ個の抵抗４７２ａから４７２ｍは、直列に結合され、抵抗４７２ｍのトップエンドはＶref 電圧に結合されている。電流源４７４は、抵抗４７２ａのボトムエンドに結合された一端と、回路グラウンドに結合された他端とを有している。抵抗４７２ａから４７２ｍのボトムエンドは、それぞれ、Ｍ個のリファレンス電圧Ｖref1からＶresMを供給し、Ｖref1＜Ｖref2＜…＜ＶrefM、である。コンパレータ４７０ａから４７０ｍは、一方の入力で同一のＶpeak信号を受け取り、さらに他方の入力でＶref1からＶresM電圧を受け取る。各コンパレータ４７０は、ｍ∈｛１，…，Ｍ｝について、Ｖpeak信号をリファレンス電圧（Ｖrefm）と比較し、その比較結果に基づいて、対応するコンパレータ出力信号（Ｂｍ）を供給する。Ｂｍコンパレータ出力信号は、Ｖpeak信号がＶrefmを越えているとロジックハイであるかもしれず、そうでない場合にはロジックロウであるかもしれない。
【００３１】
ドライバ増幅器３４２は、保護回路３２０からのゲインコントロールに基づいて、Ｍ個のディスクリートゲインＧ１からＧＭの１つに設定されるかもしれず、Ｇ１＞Ｇ２，…＞ＧＭ、である。ゲインＧ２からＧＭは、Ｖpeak信号がそれぞれＶref2からＶrefMを越えているときに、選択されるかもしれない。ゲインＧ１は、Ｖpeak信号がＶref2よりも下にあるときに選択されるかもしれない。より多くのコンパレータ４７０及びより多くのリファレンス電圧が、より精密な分解能を有するディスクリートゲインをサポートするために用いられるかもしれない。
【００３２】
図４に示された例示的な設計において、アンチトグリング（anti-toggling）コントロール回路３８０は、（Ｍ−１）個のＤタイプラッチ４８０ｂから４８０ｍ、（Ｍ−１）個のＯＲゲート４８２ｂから４８２ｍ、インバータ４８４、及び遅延回路４８６を含んでいる。インバータ４８４は、コンパレータ４７０ａからのＢ１信号を受けて反転させる。遅延回路４８６は、Ｂ１信号を受けて遅延させ、遅延されたＢ１信号（Ｂ１ｄ）を供給する。遅延回路４８６は、直列に結合された偶数個のインバータによってインプリメントされるかもしれない。ＯＲゲート４８２ｂから４８２ｍは、一方の入力にインバータ４８４から同一の出力信号を受け、他方の入力にそれぞれコンパレータ４７０ｂから４７０ｍからのＢ２からＢＭ信号を受ける。ラッチ４８０ｂから４８０ｍは、データ（Ｄ）入力に遅延回路４８６からの同一の遅延されたＢ１信号を受け、クロック入力にそれぞれＯＲゲート４８２ｂから４８２ｍからのＸ２からＸＭ信号を受ける。ラッチ４８０ｂから４８０ｍは、それぞれ（Ｍ−１）個のコントロール信号Ｃ２からＣＭを供給する。
【００３３】
図５は、Ｍ＝３の場合について、図４のコンパレータ４７０及びアンチトグリングコントロール回路３８０の動作を示したタイミング図である。ピーク検出器３６０からのＶpeak信号は、３つのリファレンス電圧Ｖref1、Ｖref2及びＶref3とともに、図５の上部に示されている。Ｖref1及びＶref2間の差は、ヒステリシスの量である。
【００３４】
時間Ｔ１において、Ｖpeak信号はＶref1を越え、コンパレータ４７０ａからのＢ１信号はロジックハイに遷移する。時間Ｔ２において、Ｖpeak信号はＶref2を越え、コンパレータ４７０ｂからのＢ２信号はロジックハイに遷移する。時間Ｔ３において、Ｖpeak信号はＶref3を越え、コンパレータ４７０ｍからのＢ３信号はロジックハイに遷移する。時間Ｔ４において、Ｖpeak信号はＶref3を下回り、Ｂ３信号はロジックロウに遷移する。時間Ｔ５において、Ｖpeak信号はＶref2を下回り、Ｂ２信号はロジックロウに遷移する。時間Ｔ６において、Ｖpeak信号はＶref1を下回り、Ｂ１信号はロジックロウに遷移する。各コンパレータ出力信号は、そのコンパレータ出力信号に用いられるリファレンス電圧をＶpeak信号が上回るか下回るかに依存して、ロジックハイ又はロジックロウに設定される。
【００３５】
ＯＲゲート４８２ｂからのＸ２信号は、（ｉ）Ｂ２信号がロジックハイのときであるＴ２からＴ５、（ｉｉ）Ｂ１信号がロジックロウのときであるＴ６からＴ７で、ロジックハイである。同様に、ＯＲゲート４８２ｍからのＸ３信号は、（ｉ）Ｂ３信号がロジックハイのときであるＴ３からＴ４、（ｉｉ）Ｂ１信号がロジックロウのときであるＴ６からＴ７で、ロジックハイである。
【００３６】
ラッチ４７０ｂからのＣ２信号は、Ｂ２信号の立ち上がりエッジに起因して時間Ｔ２でロジックハイに遷移し、Ｂ１信号の立ち下がりエッジに起因して時間Ｔ６でロジックロウに遷移する。同様に、ラッチ４７０ｍからのＣ３信号は、Ｂ３信号の立ち上がりエッジに起因して時間Ｔ３でロジックハイに遷移し、Ｂ１信号の立ち下がりエッジに起因して時間Ｔ６でロジックロウに遷移する。それ故、各ラッチからのＣｍデジタルコントロール信号は、（ｉ）対応するＢｍコンパレータ出力信号がロジックハイに遷移するときにロジックハイに遷移し、（ｉｉ）Ｂ１コンパレータ出力信号がロジックロウに遷移するときにロジックロウに遷移する。
【００３７】
図４及び５に示されるように、Ｂ１信号は、ファンクショナルコントロールビットとして用いられる。Ｃ２からＣＭ信号は、それぞれＢ２からＢＭ信号と同じ立ち上がりエッジを有し、Ｂ１信号と同じ立ち下がりエッジを有する。特に、Ｂ２からＢＭ信号がロジックロウに遷移するとき、Ｃ２からＣＭ信号はＢ１信号がロジックロウに遷移するまでロジックハイを維持する。このファンクションは、図４のラッチ４８０ｂから４８０ｍ及びＯＲゲート４８２ｂから４８２ｍによって実現される。各ラッチ４８０の入力は、対応するＯＲゲート４８２からのトリガ信号がロジックハイに遷移するときにのみ、その出力へと通過する。
【００３８】
よく制御された及び調整可能なヒステリシスは、コンパレータ４７０からのＢ２からＢＭ信号と、ラッチ４８０からのＣ２からＣＭ信号との間で得られるかもしれない。ヒステリシスは、２つの出力電力レベル間でのＲＦout 信号のトグリング（toggling）を避けるために用いられるかもしれない。
【００３９】
Ｃ２からＣＭ信号は、ドライバ増幅器３４２に対する所望のゲインを表し、第１のデジタルフォーマットにおいて与えられる。サーマルトゥバイナリ（thermal-to-binary）エンコーダ３９０は、Ｃ２からＣＭ信号を受け取り、所望のゲインを表し、ドライバ増幅器３４２のために用いられる第２のデジタルフォーマットにおいて与えられるＤ２からＤＭ信号を発生する。Ｄ２からＤＭ信号は、それぞれゲインＧ２からＧＭに対応するかもしれない。Ｄ２からＤＭ信号の多くても１つは、対応するゲインを選択するためにロジックハイに設定されるかもしれない。ゲインＧ１は、Ｄ２からＤＭ信号の全てがロジックロウである場合に対応しているかもしれない。
【００４０】
図４は、Ｍ＝３の場合について、サーマルトゥバイナリエンコーダ３９０の例示的な設計を示している。この例示的な設計において、サーマルトゥバイナリエンコーダ３９０は、エクスクルーシブＯＲ（ＸＯＲ）ゲート４９０及びＡＮＤゲート４９２を含んでいる。ＸＯＲゲート４９０は、Ｃ２及びＣＭ信号を受け取り、Ｄ２信号を供給する。ＡＮＤゲート４９２は、Ｃ２及びＣＭ信号を受け取り、ＤＭ信号を供給する。一般に、（Ｍ−２）個のＸＯＲゲートが、Ｄ２からＤ（Ｍ−１）信号を発生するために用いられるかもしれない。各ＸＯＲゲートは、Ｃｍ及びＣ（ｍ＋１）信号を受け取り、対応するＤｍ信号を供給するかもしれず、ｍ∈｛２，…，Ｍ−１｝、である。ＡＮＤゲート４９２は、Ｃ２及びＣＭ信号に基づいてＤＭ信号を発生するかもしれない。簡単のために図４では示されていないが、追加のロジック回路が、ドライバ増幅器３４２に対する最終的なゲインコントロール信号を発生するために、存在するゲインコントロールファンクションに対して用いられる他のゲインコントロール信号に、Ｄ２からＤＭ信号を結合するかもしれない。
【００４１】
図５は、Ｍ＝３の場合について、サーマルトゥバイナリエンコーダ３９０からのＤ２及びＤ３信号を示している。Ｄ２信号は、Ｃ２信号がロジックハイで、Ｃ３信号がロジックハイでないときに、ロジックハイである。Ｄ３信号は、Ｃ３信号がロジックハイであるときに、ロジックハイである。Ｄ２及びＤ３信号の多くても１つが、任意の与えられた瞬間でロジックハイである。最も低いゲインＧ３は、Ｄ３信号がロジックハイのときに選択されるかもしれない。中間のゲインＧ２は、Ｄ２信号がロジックハイのときに選択されるかもしれない。最も高いゲインＧ１は、Ｄ２及びＤ３信号が両方ともロジックロウのときに選択されるかもしれない。
【００４２】
図４は、保護回路３２０の例示的な設計を示しており、それは、電力増幅器３４４内のトランジスタをブレークダウンから保護し、２つの出力電力レベル間のＲＦout 信号のトグリングを回避し、及び他の効果を提供することができる。保護回路は、他の方法でインプリメントされるかもしれない。
【００４３】
図６は、保護回路３２２の例示的な設計のブロック図を示し、第２のピーク検出器３６４を除いて図３の保護回路３２０内の全ての回路を含んでいる。この例示的な設計において、ピーク検出器３６２は、その出力をＶpeak信号としてダイレクトにコンパレータ３７０に供給している。保護回路３２２は、アンチトグリングコントロール回路３８０によって与えられるヒステリシスに基づいて、ＲＦout 信号のトグリング避けることができるかもしれない。
【００４４】
図７は、保護回路３２４の例示的な設計のブロック図を示し、アンチトグリングコントロール回路３８０を除いて図３の保護回路３２０内の全ての回路を含んでいる。この例示的な設計において、コンパレータ３７０からのコンパレータ出力信号は、サーマルトゥバイナリエンコーダ３９０にダイレクトに供給される。保護回路３２４は、ＲＦout 信号の立ち下がり振幅にゆっくり応答することに基づいて、ＲＦout 信号のトグリングを避けることができるかもしれない。
【００４５】
一般に、ドライバ増幅器３４２のゲイン（ＲＦout 信号の振幅）のトグリングは、アンチトグリングコントロール回路３８０のみによって（図６に示されるように）、或いはピーク検出器３６４のみによって（図７に示されるように）、或いはアンチトグリングコントロール回路３８０及びピーク検出器３６４の両者によって（図３に示されるように）、避けられるかもしれない。アンチトグリングコントロール回路３８０及びピーク検出器３６４の両者を用いることは、アンチトグリングコントロール回路３８０又はピーク検出器３６４のいずれかのみよりも、より大きなＲＦout 信号レンジにわたって、ドライバ増幅器３４２のゲインのトグリングを避けることができるかもしれない。
【００４６】
図３、６及び７は、ドライバ増幅器３４２のゲインがＲＦout 信号レベルを変化させるように調整されることができる、例示的な設計を示している。一般に、送信機ゲインは、ＲＦout 信号レベルを変化させるように調整されるかもしれない。送信機ゲインは、ドライバ増幅器のゲイン（もしそれが構成可能であれば）、及び／又は送信パス内の１以上の他の回路のゲインを備えているかもしれない。例えば、保護回路は、ＲＦout 信号レベルを変化させるために、ＶＧＡ１３６のゲイン、データプロセッサ１１０内のデジタルマルチプライヤのゲイン、及び／又は送信パス内の他の回路のゲインを変化させるかもしれない。
【００４７】
図８は、図３、６及び７のピーク検出器３６２の例示的な設計の模式的な図を示している。ピーク検出器３６２内において、Ｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ８１２は、Ｖin信号を受け取るゲートと、ノードＵに結合されたソースと、電源（Ｖｄｄ）に結合されたドレインとを有している。電流源８１４及びキャパシタ８１６は、並列に結合され、ノードＵ及び回路グラウンド間に結合されている。ＮＭＯＳトランジスタ８２２は、ピーク検出器３６２の出力に結合されたゲートと、ノードＶに結合されたソースと、Ｖｄｄ電源に結合されたドレインとを有している。電流源８２４は、ノードＶ及び回路グラウンド間に結合されている。演算増幅器（ｏｐ−ａｍｐ）８２６は、ノードＵに結合された非反転入力と、ノードＶに結合された反転入力と、ＮＭＯＳトランジスタ８２２のゲートに結合された出力とを有している。電流源８１４及び８２４はそれぞれ、Ｉｂｉａｓの電流を供給する。
【００４８】
ピーク検出器３６２は、以下のように動作する。ＮＭＯＳトランジスタ８１２は、Ｖin信号の存在下において、整流用のフォワードバイアスされたダイオードとして振る舞い、正の整流電圧を得るためにキャパシタ８１６上に電荷を整流する（commutate）。キャパシタ８１６に対して双方向に電荷転送をするために、電流源８１４は、ピーク検出器３６２が時間変動する波形（time-varying waveform）に応答することができるように、定電流シンク（constant current sink）として振る舞う。Ｖin信号は、システム帯域幅内に変調周波数の連続（continuum）を含んでいるかもしれない。キャパシタ８１６のＣ１キャパシタンス及び電流源８１４のＩｂｉａｓ電流は、Ｖin信号上のエンベロープの電圧の変化の最も速いレート（ｄｖ／ｄｔ）及び最も高い振幅が追随され及びトラックされることができるように、選択されるかもしれない。キャパシタ８１６上の結果的に整流された電圧が、キャパシタ８１６からの電荷リークを防止するために、高入力インピーダンスｏｐ−ａｍｐ８２６に供給される。
【００４９】
ノードＵでの整流された電圧は、ＮＭＯＳトランジスタ８１２のゲートの電圧からＮＭＯＳトランジスタ８１２のゲート−ソース電圧（Ｖｇｓ）を引いたものに等しい。ｏｐ−ａｍｐ８２６は、負帰還ループ内に接続され、ノードＶの電圧がノードＵの電圧にマッチするようにＮＭＯＳトランジスタ８２２のゲート電圧が設定される。ＮＭＯＳトランジスタ８２２のゲート電圧は、ＮＭＯＳトランジスタ８２２及び電流源８２４がＮＭＯＳトランジスタ８１２及び電流源８１４のレプリカであるため、ＮＭＯＳトランジスタ８１２のゲート電圧にマッチするべきである。ＮＭＯＳトランジスタ８２２はそれ故、ＮＭＯＳトランジスタ８１２のＶｇｓ電圧を補償する。
【００５０】
図９は、図３及び７のピーク検出器３６４の例示的な設計の模式的な図を示している。ピーク検出器３６４内において、ｏｐ−ａｍｐ９１０は、ピーク検出器３６２からＶint 信号を受け取る反転入力と、ノードＹに結合された非反転入力とを有し、ノードＹはピーク検出器３６４の出力でもある。Ｐチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタ９１２及び９２２は、カレントミラーとして結合され、互いに結合されたゲートと、Ｖｄｄ電源に結合されたソースとを有している。ＰＭＯＳトランジスタ９１２のゲート及びドレインは互いに結合され、ｏｐ−ａｍｐ９１０の出力に結合されている。ＰＭＯＳトランジスタ９２２のドレインは、ノードＹに結合されている。電流源９２４及びキャパシタ９２６は、並列に結合され、ノードＹ及び回路グラウンド間に結合されている。電流源９２４は、Ｉｄｉｓの電流を供給する。
【００５１】
ピーク検出器３６４は、以下のように動作する。Ｖint 信号がハイになるとき、ｏｐ−ａｍｐ９１０の出力はロウになり、ＰＭＯＳトランジスタ９１２及び９２２は両者ともにオンする。ＰＭＯＳトランジスタ９２２は、相対的に大きな量の電流によってキャパシタ９２６を充電する。逆に、Ｖint 信号がロウになるとき、ｏｐ−ａｍｐ９１０の出力はハイになり、ＰＭＯＳトランジスタ９１２及び９２２は両者ともにオフする。電流源９２４は、キャパシタ９２６から電荷を除去する定電流シンクとして振る舞う。しかしながら、ＰＭＯＳトランジスタ９２２からの充電電流は、電流源９２４からの放電電流よりもはるかに大きいかもしれない。例えば、充電電流はマイクロアンペア（μＡ）のオーダーであるのに対して、放電電流はナノアンペア（ｎＡ）のオーダーであるかもしれない。この場合、ピーク検出器３６４は、Ｖint 信号の立ち上がり振幅には素早く反応するが、Ｖint 信号の立ち下がり振幅にはゆっくり反応するかもしれない。Ｉｄｉｓ電流は、Ｖint 信号の立ち下がり振幅に対して、所望の遅い応答を得るように選択されるかもしれない。ピーク検出器３６４からのＶpeak信号は、Ｖint 信号の速い立ち上がり振幅をトラックするかもしれず、Ｖint 信号の立ち下がり振幅をラグする（lag）かもしれず、それはＲＦout 信号が振幅変調される場合に特に望ましいかもしれない。
【００５２】
図８及び９は、ピーク検出器３６２及び３６４の例示的な設計を示している。図８に示されるように、ピーク検出器３６２は、ＮＭＯＳトランジスタ８１２の高速性のために、ＲＦ信号上で動作することができる。図９に示されるように、ピーク検出器３６４は、ｏｐ−ａｍｐ９１０の相対的に遅い速度に起因して、エンベロープ信号上で動作することができる。ピーク検出器３６２及び３６４は、他の方法でインプリメントされるかもしれない。
【００５３】
電力増幅器の保護回路に対し、適切なピーク検出器は、立ち上がり振幅に対する速い応答を有し（電力増幅器内のトランジスタを保護するのに十分な速さ）、立ち下がり振幅に対する遅い応答（安定なフィードバックループを確保するために）を有するべきである。これらの特徴は、（ｉ）立ち上がり及び立ち下がり振幅の両者に対する速い応答を有するピーク検出器３６２、及び（ｉｉ）立ち上がり振幅に対する速い応答と立ち下がり振幅に対する遅い応答とを有するピーク検出器３６４、のカスケードによって得られるかもしれない。ピーク検出器３６２及び３６４は、単一の回路内に結合されるかもしれない。
【００５４】
図４に戻ると、Ｖref2からＶrefMは、ドライバ増幅器３４２に対する異なったディスクリートゲインに関連付けられるかもしれず、Ｖref1及びＶref2は、ヒステリシスの量を決めるかもしれない。望ましいＶref1からＶrefMは、（ｉ）抵抗４７２ａから４７２ｍに対する適切な値、及び（ｉｉ）電流源４７４からの与えられたＩref 電流によるＶref に対する適切な値、によって得られるかもしれない。例示的な設計において、適切なＶref 値を決めるために、キャリブレーションが行われるかもしれない。キャリブレーションに対し、ＲＦin信号はノミナルな（nominal）信号レベルに設定されるかもしれず、ノミナルなゲインがドライバ増幅器３４２に対して選択されるかもしれない。ワーストケースのＶＳＷＲ（例えば、２０：１或いは１０：１）が、電力増幅器３４４に与えられるかもしれない。Ｖref は、保護回路がドライバ増幅器３４２のゲインをキックイン（kick in）及び下げるように、調整されるかもしれない。Ｖref は、保護回路がキックインする電圧に設定されるかもしれない。望ましいＶref1からＶrefMは、（ｉ）キャリブレーションから決められる適切なＶref 、及び（ｉｉ）設計から正確に得られるかもしれない抵抗値の適切な比率、によって得られるかもしれない。
【００５５】
例示的な設計において、装置（例えば、無線デバイス、集積回路等）は、例えば図３及び４に示されるように、ＰＡモジュール及び保護回路を含むかもしれない。ＰＡモジュールは、入力ＲＦ（ＲＦin）信号を受け取り、出力ＲＦ（ＲＦout ）信号を出力するかもしれない。保護回路は、ＰＡモジュールに結合され、ＲＦout 信号の高ピーク電圧に対してＰＡモジュールを保護するために送信機ゲインをコントロールするかもしれない。保護回路は、複数のコンパレータを含むかもしれず、それは、ＲＦout 信号に基づいて得られるアナログ入力信号を受け取り、アナログ入力信号を量子化し、送信機ゲインを調整するために用いられる複数のデジタルコンパレータ出力信号を供給するかもしれない。
【００５６】
例示的な設計において、ＰＡモジュールは、図３及び４に示されるように、電力増幅器に直列に結合されたドライバ増幅器を含むかもしれない。送信機ゲインは、ドライバ増幅器のゲインを含むかもしれない。保護回路は、ＲＦout 信号の高ピーク電圧に対して電力増幅器を保護するために、ドライバ増幅器のゲインをコントロールするかもしれない。他の例示的な設計において、ＰＡモジュールは、電力増幅器のみを含んでいるかもしれない。保護回路は、電力増幅器のゲイン及び／又は送信パス内の他のゲインをコントロールするかもしれない。
【００５７】
例示的な設計において、保護回路は、さらにピーク検出器を含むかもしれない。ピーク検出器は、ＲＦout 信号に基づいて得られたピーク検出器入力信号（Ｖin）を受け取り、ピーク検出器入力信号に基づいてＲＦout 信号のピーク電圧を検出し、アナログ入力信号（例えば、Ｖpeak）を複数のコンパレータに供給するかもしれない。例示的な設計において、アナログ入力信号は、ＲＦout 信号の立ち上がり振幅をトラックするかもしれないが、ＲＦout 信号の立ち下がり振幅をラグする（lag）かもしれない、
【００５８】
例示的な設計において、保護回路は、コンパレータ出力信号に基づいて、ヒステリシスを有する少なくとも１つのコントロール信号を発生するために、アンチトグリングコントロール回路をさらに含んでいるかもしれない。コンパレータ出力信号は、少なくとも１つのコンパレータ出力信号（例えば、Ｂ２からＢＭ信号）と、指定された（designated）コンパレータ出力信号（例えば、Ｂ１信号）とを含むかもしれない。少なくとも１つのコントロール信号（例えば、Ｃ２からＣＭ信号）は、少なくとも１つのコンパレータ出力信号によって決定される立ち上がりエッジと、指定されたコンパレータ出力信号によって決定される立ち下がりエッジとを有するかもしれない。
【００５９】
例示的な設計において、保護回路は、（ｉ）アンチトグリングコントロール回路からの少なくとも１つのコントロール信号、或いは（ｉｉ）コンパレータからのコンパレータ出力信号に基づいて、少なくとも１つのゲインコントロール信号（例えば、Ｄ２からＤＭ信号）を発生するために、サーマルトゥバイナリエンコーダをさらに含むかもしれない。少なくとも１つのゲインコントロール信号は、送信機ゲインに対する少なくとも１つのディスクリートゲイン値に関連付けられるかもしれない。多くても１つのゲインコントロール信号は、送信機ゲインに対する多くても１つのディスクリートゲイン値を選択するために、任意の与えられた瞬間にアサートにされる（asserted）かもしれない。
【００６０】
他の例示的な設計において、装置は、ＰＡモジュール及び保護回路を含むかもしれない。ＰＡモジュールは、ＲＦin信号を受け取り、ＲＦout 信号を供給するかもしれない。保護回路は、ＲＦout 信号の高ピーク電圧に対してＰＡモジュールを保護するために、送信機ゲインをコントロールするかもしれない。保護回路は、ＲＦout 信号の振幅が高閾値を上回るときにトランジスタゲインを下げ、ＲＦout 信号の振幅が低閾値を下回るときにトランジスタゲインを上げるかもしれない。低閾値は、ヒステリシスを与えるために、高閾値よりも低いかもしれない。
【００６１】
例示的な設計において、保護回路は、ＲＦout 信号の振幅が高閾値を上回ったときに、送信機ゲインを第１のゲイン値（例えば、Ｇ１）から第２のゲイン値（例えば、Ｇ２）に下げるかもしれない。保護回路は、ＲＦout 信号の振幅がより高い閾値を上回ったときに、送信機ゲインを第３のゲイン値（例えば、Ｇ３）にさらに下げるかもしれない。より高い閾値は、高閾値よりも上にあるかもしれない。保護回路は、ＲＦout 信号の振幅が低閾値を下回ったときに、送信機ゲインを第２のゲイン値又は第３のゲイン値から第１のゲイン値に上げるかもしれない。
【００６２】
例示的な設計において、保護回路は、複数のコンパレータと、アンチトグリングコントロール回路とを含むかもしれない。コンパレータは、ＲＦout 信号に基づいて得られたアナログ入力信号を受け取り、複数のリファレンス電圧（例えば、Ｖref1からＶrefM）に基づいてアナログ入力信号を量子化し、複数のコンパレータ出力信号を供給するかもしれない。複数のリファレンス電圧は、複数の閾値に対応するかもしれず、それは、上述したように、高、より高い、及び低閾値を含むかもしれない。コントロール回路は、コンパレータ出力信号に基づいて、ヒステリシスを有する少なくとも１つのコントロール信号を発生するかもしれない。コンパレータ出力信号は、少なくとも１つのコンパレータ出力信号と、指定されたコンパレータ出力信号とを含むかもしれず、それは低閾値に基づいて発生するかもしれない。少なくとも１つのコントロール信号は、少なくとも１つのコンパレータ出力信号によって決定される立ち上がりエッジと、指定されたコンパレータ出力信号によって決定される立ち下がりエッジとを有するかもしれない。少なくとも１つのコントロール信号は、送信機ゲインを調整するために用いられるかもしれない。
【００６３】
例示的な設計において、ＲＦout 信号は、振幅変調されているかもしれず、時間変動するエンベロープ（time-varying envelope）を有するかもしれない。他の例示的な設計において、ＲＦ信号は、一定の振幅を有するかもしれない。いずれの場合にも、ヒステリシスが、ＰＡモジュールの出力での負荷のミスマッチに起因する２つのゲイン値間の送信機ゲインのトグリングを回避するかもしれない。
【００６４】
さらに他の例示的なデザインにおいて、装置は、ＰＡモジュール及び保護回路を含むかもしれない。ＰＡモジュールは、ＲＦin信号を受けて、ＲＦout 信号を供給するかもしれない。保護回路は、ＲＦout 信号の高ピーク電圧に対してＰＡモジュールを保護するために、送信機ゲインをコントロールするかもしれない。保護回路は、ＲＦout 信号の立ち下がり振幅よりも立ち上がり振幅により速く応答するかもしれない。
【００６５】
例示的な設計において、保護回路は、ＲＦout 信号のピーク電圧を検出するピーク検出器を含むかもしれない。ピーク検出器は、ＲＦout 信号に基づいて得られる入力信号を受け取り、入力信号に基づいてＲＦout 信号のピーク電圧を検出し、ＲＦout 信号の立ち上がり振幅をトラックし、ＲＦout 信号の立ち下がり振幅をラグする出力信号を供給するかもしれない。例示的な設計において、図３に示されるように、ピーク検出器は、第１及び第２のピーク検出器を含むかもしれない。第１のピーク検出器は、入力信号を受け取り、ＲＦout 信号の立ち上がり及び立ち下がり振幅をトラックする中間（intermediate）信号を供給するかもしれない。第２のピーク検出器は、第１のピーク検出器に結合され、中間信号を受け取り、出力信号を供給するかもしれない。第２のピーク検出器は、（ｉ）ＲＦout 信号の立ち上がり振幅を検出するための充電電流、及び（ｉｉ）ＲＦout 信号の立ち下がり振幅を検出するための放電電流を有するかもしれない。放電電流は、ＲＦout 信号の立ち下がり振幅に対するゆっくりした応答を得るために、大きさが充電電流よりも少なくとも１桁小さい。
【００６６】
例示的な設計において、ＲＦout 信号は振幅変調されているかもしれない。保護回路は、振幅変調に起因するＲＦout 信号の立ち上がり振幅をトラックし、振幅変調に起因するＲＦout 信号の立ち下がり振幅をラグするかもしれない。他の例示的な設計において、ＲＦout 信号は、一定の振幅を有しているかもしれない。いずれの例示的な設計でも、保護回路は、負荷のミスマッチに起因するＲＦout 信号の立ち上がり振幅をトラックするかもしれない。
【００６７】
図１０は、ＰＡモジュールを保護するプロセスの例示的な設計を示している。ＲＦin信号がＰＡモジュールによって増幅され、ＲＦout 信号が得られるかもしれない（ブロック９１２）。送信機ゲインが、ＲＦout 信号の高ピーク電圧に対してＰＡモジュールを保護するためにコントロールされるかもしれない（ブロック９１４）。送信機ゲインは、（ｉ）複数のコンパレータからの複数のコンパレータ出力信号に基づいて調整される、又は、（ｉｉ）ヒステリシスを伴って減少又は増加する、又は、（ｉｉｉ）ＲＦout 信号の立ち下がり振幅よりも立ち上がり振幅に対してより速く応答することに基づいて調整される、又は、（ｉｖ）それらの組み合わせ、である。
【００６８】
例示的な設計において、ＲＦout 信号のピーク電圧が検出されるかもしれず、ＲＦout 信号の立ち上がり振幅をトラックし、ＲＦout 信号の立ち下がり振幅をラグするピーク検出器出力信号が、供給されるかもしれない。例示的な設計において、ピーク検出は２ステップで行われるかもしれない。第１のステップでは、ＲＦout 信号のピーク電圧が第１のピーク検出器によって検出され、ＲＦout 信号の立ち上がり及び立ち下がり振幅をトラックする中間信号（intermediate）が得られるかもしれない。第２のステップでは、中間信号のピーク電圧が第２のピーク検出器によって検出され、ＲＦout 信号の立ち上がり振幅をトラックし、立ち下がり振幅をラグするピーク検出器出力信号が得られるかもしれない。ピーク検出は、他の方法で実行されるかもしれない。
【００６９】
例示的な設計において、送信機ゲインは、ＲＦout 信号の振幅が高閾値を上回るときに減少する。送信機ゲインは、ＲＦout 信号の振幅が低閾値を下回るときに増加する。低閾値は、ヒステリシスを与えるために、高閾値よりも低い。
【００７０】
例示的な設計において、送信機ゲインを調整するために用いられる少なくとも１つのコントロール信号は、複数のコンパレータ出力信号に基づいて発生するかもしれない。コンパレータ出力信号は、少なくとも１つのコンパレータ出力信号と、指定された（designated）コンパレータ出力信号とを含むかもしれない。少なくとも１つのコントロール信号は、少なくとも１つのコンパレータ出力信号によって決定される立ち上がりエッジと、指定されたコンパレータ出力信号によって決定される立ち下がりエッジとを有するかもしれない。
【００７１】
ここで説明されたＰＡモジュール及び保護回路は、ＩＣ、アナログＩＣ、ＲＦＩＣ、ミックス信号ＩＣ、ＡＳＩＣ、プリント回路基板（ＰＣＢ）、電子デバイス等にインプリメントされるかもしれない。ＰＡモジュール及び保護回路は、相補的金属酸化物半導体（ＣＭＯＳ）、ＮＭＯＳ、ＰＭＯＳ、バイポーラジャンクショントランジスタ（ＢＪＴ）、バイポーラ−ＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）等の、種々のＩＣプロセス技術によって製造されるかもしれない。
【００７２】
ここで説明されるＰＡモジュール及び保護回路をインプリメントする装置は、スタンドアロンデバイスであるかもしれないし、或いはより大きなデバイスの一部であるかもしれない。デバイスは、（ｉ）スタンドアロンＩＣ、（ｉｉ）データ及び／又はインストラクションを記憶するメモリＩＣを含むかもしれない１以上のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）又はＲＦ送受信機（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）ＡＳＩＣ、（ｖ）他のデバイスにエンベッドされるかもしれないモジュール、（ｖｉ）受信機、セルラーフォン、無線デバイス、ハンドセット、モバイルユニット、（ｖｉｉ）等々、であるかもしれない。
【００７３】
１以上の例示的な設計において、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、或いはそれらの任意の組合せでインプリメントされるかもしれない。ソフトウェアでインプリメントされる場合、機能は、１以上の命令又はコードとしてコンピュータ可読媒体上に記憶されるか、或いはコンピュータ可読媒体を介して伝達されるかもしれない。コンピュータ可読媒体は、コンピュータ記憶媒体と、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、コンピュータによってアクセスできる任意の利用可能な媒体であるかもしれない。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、もしくは他の光学ディスク記憶、磁気ディスク記憶、もしくは他の磁気記憶デバイス、又は、命令もしくはデータ構造の形態の所望のプログラムコードを運搬または記憶するために使用でき、コンピュータによってアクセスできる他の任意の媒体を備えることができる。また、任意の接続は、コンピュータ可読媒体と適切に呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、又は赤外線、無線、及びマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、又は他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、又は赤外線、無線、及びマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。ここで使用されるディスク（disk）及びディスク（disc）は、コンパクトディスク（ＣＤ）、レーザディスク、光学ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク及びブルーレイディスクを含み、ディスク（disk）は通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。上記の組合せもまた、コンピュータ可読媒体の範囲内に含めるべきである。
【００７４】
開示の前述の説明は、当業者が本開示を実施または使用できるようにするために提供される。開示に対する種々の変更は、当業者に容易に明らかになり、ここで定義された包括的な原理は、本開示の範囲から逸脱することなく、他の変更に適用できるかもしれない。それ故、本開示は、ここで説明された例及び設計に限定されることは意図されておらず、ここで開示された原理および新規な特徴に一致する最も広い範囲を与えられるべきものである。
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
[１]  入力無線周波数（ＲＦin）信号を受け取り、出力ＲＦ（ＲＦout ）信号を供給する電力増幅器（ＰＡ）モジュールと、
前記ＰＡモジュールに結合され、前記ＲＦout 信号の高ピーク電圧に対して前記ＰＡモジュールを保護するために送信機ゲインをコントロールする保護回路であって、前記ＲＦout 信号に基づいて得られたアナログ入力信号を受け取り、前記アナログ入力信号を量子化し、送信機ゲインを調整するために用いられる複数のデジタルコンパレータ出力信号を供給する複数のコンパレータを備えた保護回路と、
を備えた装置。
[２]  前記複数のコンパレータのそれぞれは、第１の入力でアナログ入力信号を受け取り、第２の入力で複数のリファレンス電圧の１つを受け取り、前記複数のコンパレータ出力信号の１つを供給する
[１]の装置。
[３]  前記保護回路は、前記複数のコンパレータ出力信号に基づいてヒステリシスを有する少なくとも１つのコントロール信号を発生するコントロール回路をさらに備え、前記少なくとも１つのコントロール信号は、前記送信機ゲインを調整するために用いられる
[１]の装置。
[４]  前記複数のコンパレータ出力信号は、少なくとも１つのコンパレータ出力信号と指定されたコンパレータ出力信号とを備え、前記少なくとも１つのコントロール信号は、前記少なくとも１つのコンパレータ出力信号によって決定される立ち上がりエッジと、前記指定されたコンパレータ出力信号によって決定される立ち下がりエッジとを有する
[３]の装置。
[５]  前記保護回路は、前記複数のコンパレータ出力信号に基づいて、前記送信機ゲインを調整するために用いられる、少なくとも１つのゲインコントロール信号を発生するサーマルトゥバイナリエンコーダをさらに備える
[１]の装置。
[６]  前記少なくとも１つのゲインコントロール信号は、前記送信機ゲインに対する少なくとも１つのディスクリートゲイン値に関連付けられ、前記少なくとも１つのゲインコントロール信号の多くても１つは、前記少なくとも１つのディスクリートゲイン値の多くても１つを選択するためにアサートにされる
[５]の装置。
[７]  前記保護回路は、前記ＲＦout 信号に基づいて得られたピーク検出器入力信号を受け取り、前記ピーク検出器入力信号に基づいて前記ＲＦout 信号のピーク電圧を検出し、前記複数のコンパレータに前記アナログ入力信号を供給するピーク検出器をさらに備える
[１]の装置。
[８]  前記アナログ入力信号は、前記ＲＦout 信号の立ち上がり振幅をトラックし、前記ＲＦout 信号の立ち下がり振幅をラグする（lag）
[７]の装置。
[９]  前記ＰＡモジュールは、電力増幅器に直列に結合ざれたドライバ増幅器を備え、前記送信機ゲインは前記ドライバ増幅器のゲインを備え、前記保護回路は、前記ＲＦout 信号の高ピーク電圧に対して前記電力増幅器を保護するために前記ドライバ増幅器のゲインを制御する
[１]の装置。
[１０]  入力無線周波数（ＲＦin）信号を受け取り、出力ＲＦ（ＲＦout ）信号を供給する電力増幅器（ＰＡ）モジュールと、
前記ＰＡモジュールに結合され、前記ＲＦout 信号の高ピーク電圧に対して前記ＰＡモジュールを保護するために送信機ゲインをコントロールする保護回路であって、前記ＲＦout 信号の振幅が高閾値を上回るときに前記送信機ゲインを減少させ、前記ＲＦout 信号の振幅が低閾値を下回るときに前記送信機ゲインを増加させ、前記低閾値を前記高閾値よりも低くしてヒステリシスを与える保護回路と、
を備えた装置。
[１１]  前記保護回路は、前記ＲＦout 信号の前記振幅が前記高閾値を上回るときに、前記送信機ゲインを第１のゲイン値から第２のゲイン値に減少させ、前記ＲＦout 信号の前記振幅が前記高閾値よりもより高い閾値を越えるときに、前記送信機ゲインを第３のゲイン値に減少させる
[１０]の装置。
[１２]  前記保護回路は、前記ＲＦout 信号の前記振幅が前記低閾値を下回るときに、前記送信機ゲインを前記第２のゲイン値又は前記第３のゲイン値から前記第１のゲイン値に増加させる
[１１]の装置。
[１３]  前記保護回路は、前記ＲＦout 信号のピーク電圧を検出し、前記ＲＦout 信号の立ち上がり振幅をトラックし、前記ＲＦout 信号の立ち下がり振幅をラグする（lag）出力信号を供給するピーク検出器を備え、前記送信機ゲインは、前記ピーク検出器からの前記出力信号に基づいて増加又は減少する
[１０]の装置。
[１４]  前記保護回路は、
前記ＲＦout 信号に基づいて得られるアナログ入力信号を受け取り、複数のリファレンス電圧に基づいて前記アナログ入力信号を量子化し、複数のコンパレータ出力信号を供給する複数のコンパレータであって、前記複数のリファレンス電圧が、前記高及び低閾値を含む複数の閾値に対応する複数のコンパレータと、
前記複数のコンパレータ出力信号に基づいてヒステリシスを有する少なくとも１つのコントロール信号を発生するコントロール回路であって、前記少なくとも１つのコントロール信号が前記送信機ゲインを調整するために用いられるコントロール回路と、
を備える[１０]の装置。
[１５]  前記複数のコンパレータ出力信号は、前記低閾値に基づいて発生する指定されたコンパレータ出力信号と少なくとも１つのコンパレータ出力信号とを備え、前記少なくとも１つのコントロール信号は、前記少なくとも１つのコンパレータ出力信号によって決定される立ち上がりエッジと、前記指定されたコンパレータ出力信号によって決定される立ち下がりエッジとを有する
[１４]の装置。
[１６]  前記ＲＦout 信号は、振幅変調され、時間変動するエンベロープを有する
[１０]の装置。
[１７]  前記ヒステリシスは、前記ＰＡモジュールの出力での負荷のミスマッチに起因する２つのゲイン値間の前記送信機ゲインのトグリング（toggling）を回避する
[１０]の装置。
[１８]  入力無線周波数（ＲＦin）信号を受け取り、出力ＲＦ（ＲＦout ）信号を供給する電力増幅器（ＰＡ）モジュールと、
前記ＰＡモジュールに結合され、前記ＲＦout 信号の高ピーク電圧に対して前記ＰＡモジュールを保護するために送信機ゲインをコントロールする保護回路であって、前記ＲＦout 信号の立ち上がり振幅が立ち下がり振幅よりもより速く応答する保護回路と、
を備えた装置。
[１９]  前記保護回路は、前記ＲＦout 信号に基づいて得られた入力信号を受け取り、前記入力信号に基づいて前記ＲＦout 信号のピーク電圧を検出し、前記ＲＦout 信号の立ち上がり振幅をトラックし、前記ＲＦout 信号の立ち下がり振幅をラグする（lag）出力信号を供給するピーク検出器を備える
[１８]の装置。
[２０]  前記ピーク検出器は、
前記入力信号を受け取り、前記ＲＦout 信号の立ち上がり及び立ち下がり振幅をトラックする中間信号を供給する第１のピーク検出器と、
前記第１のピーク検出器に結合され、前記中間信号を受け取り、前記出力信号を供給する第２のピーク検出器と、
を備える[１９]の装置。
[２１]  前記第２のピーク検出器は、前記ＲＦout 信号の立ち上がり振幅を検出するためのチャージング電流と、前記ＲＦout 信号の立ち下がり振幅を検出するためのディスチャージング電流とを有し、前記ディスチャージング電流は前記チャージング電流よりも大きさが少なくとも１桁小さい
[２０]の装置。
[２２]  前記ＲＦout 信号は振幅変調され、前記保護回路は、振幅変調に起因する前記ＲＦout 信号の立ち上がり振幅をトラックし、振幅変調に起因する前記ＲＦout 信号の立ち下がり振幅をラグする
[１８]の装置。
[２３]  電力増幅器（ＰＡ）モジュールを保護する方法であって、
前記ＰＡモジュールによって入力無線周波数（ＲＦin）信号を増幅して出力ＲＦ（ＲＦout ）信号を得ることと、
前記ＲＦout 信号の高ピーク電圧に対して前記ＰＡモジュールを保護するために送信機ゲインをコントロールすることであって、前記送信機ゲインが、複数のコンパレータからの複数のコンパレータ出力信号に基づいて調整されること、又は、ヒステリシスを伴って減少及び増加すること、又は、前記ＲＦout 信号の立ち上がり振幅が立ち下がり振幅よりもより速く応答することに基づいて調整されること、又はそれらの組み合わせであることと、
を備えた方法。
[２４]  前記送信機ゲインをコントロールすることは、前記ＲＦout 信号のピーク電圧を検出することと、前記ＲＦout 信号の立ち上がり振幅をトラックし、前記ＲＦout 信号の立ち下がり振幅をラグする（lag）ピーク検出器出力信号を供給することと、を備える
[２３]の方法。
[２５]  前記ＲＦout 信号のピーク電圧を検出することは、
第１のピーク検出器によって前記ＲＦout 信号の前記ピーク電圧を検出して、前記ＲＦout 信号の立ち上がり及び立ち下がり振幅をトラックする中間信号を得ることと、
第２のピーク検出器によって前記中間信号のピーク電圧を検出して、前記ピーク検出器出力信号を得ることと、
を備える[２４]の方法。
[２６]
前記送信機ゲインをコントロールすることは、
前記ＲＦout 信号の振幅が高閾値を上回るときに前記送信機ゲインを減少させることと、
前記ＲＦout 信号の振幅が低閾値を下回るときに前記送信機ゲインを増加させ、前記低閾値を高閾値よりも低くしてヒステリシスを与えることと、
を備える[２３]の方法。
[２７]
前記送信機ゲインをコントロールすることは、
前記複数のコンパレータ出力信号に基づいて前記送信機ゲインを調整するために用いられる少なくとも１つのコントロール信号を発生することを備え、前記複数のコンパレータ出力信号は、少なくとも１つのコンパレータ出力信号と指定されたコンパレータ出力信号とを備え、前記少なくとも１つのコントロール信号は、前記少なくとも１つのコンパレータ出力信号によって決定される立ち上がりエッジと、前記指定されたコンパレータ出力信号によって決定される立ち下がりエッジとを有する
[２３]の方法。
[２８]  入力無線周波数（ＲＦin）信号を増幅して出力ＲＦ（ＲＦout ）信号を得る手段と、
前記ＲＦout 信号の高ピーク電圧に対して前記増幅する手段を保護するために送信機ゲインをコントロールする手段であって、前記送信機ゲインが、複数のコンパレータからの複数のコンパレータ出力信号に基づいて調整されること、又は、ヒステリシスを伴って減少及び増加すること、又は、前記ＲＦout 信号の立ち上がり振幅が立ち下がり振幅よりもより速く応答することに基づいて調整されること、又はそれらの組み合わせである手段と、を備えた装置。
【図１】
0005479594.tif 000002
【図２】
0005479594.tif 000003
【図３】
0005479594.tif 000004
【図４】
0005479594.tif 000005
【図５】
0005479594.tif 000006
【図６】
0005479594.tif 000007
【図７】
0005479594.tif 000008
【図８】
0005479594.tif 000009
【図９】
0005479594.tif 000010
【図１０】
0005479594.tif 000011