(57)【特許請求の範囲】
【請求項１】
（ａ）同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程と、
（ｂ）前記同一のマスクにより、前記不純物注入領域になるべき領域と前記マーク領域になるべき領域の凹部に、前記ＳｉＣ半導体層の表面に対して少なくとも斜め方向からイオン注入を行う工程と、
（ｃ）前記不純物注入領域になるべき領域又は前記マーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、前記不純物注入領域を包含する領域にウェル注入を行う工程と、を備えるＳｉＣ半導体装置の製造方法。
【請求項２】
（ａ）同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域に、前記ＳｉＣ半導体層の表面に対して少なくとも斜め方向からイオン注入を行う工程と、
（ｂ）前記同一のマスクにより、前記不純物注入領域になるべき領域と前記マーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、
（ｃ）前記不純物注入領域になるべき領域又は前記マーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、前記不純物注入領域を包含する領域にウェル注入を行う工程と、を備えるＳｉＣ半導体装置の製造方法。
【請求項３】
（ａ）ＳｉＣ半導体層に対して選択比が小さい同一のマスクにより、前記ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程を備え、前記ＳｉＣ半導体層に対して選択比が小さいとは、前記エッチングにおける前記マスクの前記ＳｉＣ半導体層に対するエッチングレート比が１以上で、かつ前記エッチングにより前記マスクの開口部がテーパー形状となることを意味し、
（ｂ）前記同一のマスクにより、前記不純物注入領域になるべき領域と前記マーク領域になるべき領域の凹部にイオン注入を行う工程と、
（ｃ）前記不純物注入領域になるべき領域又は前記マーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、前記不純物注入領域を包含する領域にウェル注入を行う工程と、をさらに備えるＳｉＣ半導体装置の製造方法。
【請求項４】
前記工程（ｂ）は、前記ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程である、請求項３に記載のＳｉＣ半導体装置の製造方法。
【請求項５】
（ａ）開口部がテーパー形状である同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域にイオン注入を行う工程と、
（ｂ）前記同一のマスクにより、前記不純物注入領域になるべき領域と前記マーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、
（ｃ）前記不純物注入領域になるべき領域又は前記マーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、前記不純物注入領域を包含する領域にウェル注入を行う工程と、を備えるＳｉＣ半導体装置の製造方法。
【請求項６】
前記工程（ａ）は、前記ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程である、請求項５に記載のＳｉＣ半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マーク領域とソース領域を有する構造の半導体装置、特に炭化珪素を用いたＳｉＣ半導体装置とその製造方法に関する。
【背景技術】
【０００２】
炭化珪素は珪素に比べて絶縁破壊電界が約１０倍、バンドギャップは約３倍である。このため炭化珪素を用いたパワーデバイスは、現在使われている珪素を用いたパワーデバイスに比べて低抵抗で高温動作可能であるという特徴を持つ。特に炭化珪素を用いたＭＯＳＦＥＴやＩＧＢＴは、珪素を用いたＭＯＳＦＥＴやＩＧＢＴと同じ耐圧で比べた場合に通常時およびスイッチング時の損失が小さく非常に期待されており、様々な製造方法が提案されている（例えば特許文献１参照）。
【０００３】
その炭化珪素を使用したＭＯＳＦＥＴにおいて、通電時の損失に関与するオン抵抗のうちの半分はチャネル抵抗が占めている。チャネル抵抗は図１に示すようなＰウェル領域とソース領域の位置関係で決まるチャネル長Ｌｃｈで決まり、Ｐウェル領域やソース領域を形成する工程でマスクずれが生じることによってＬｃｈがばらつくと、チップ面内での局所的な電流集中によりチップが破壊する恐れがある。したがって、チャネル長Ｌｃｈをいかに精度良く制御出来るかが重要な課題である。
【０００４】
炭化珪素を使用したＭＯＳＦＥＴの従来の製造プロセスでは、ウェハプロセスの初めに写真製版でのマスク合わせの基準となるマーク領域を形成する。その後、マーク領域を基準としてマスク合わせを行い、ｐウェル領域を形成する。さらに、マーク領域を基準としてマスク合わせを行ってｎ型のソース領域を形成し、さらにはウェルコンタクト領域をソース領域の中央に形成する。その後も同様に、マーク領域を基準としてマスク合わせを行って、電極構造を形成する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１６４５２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の炭化珪素を使用したＭＯＳＦＥＴの製造プロセスでは、最初にマーク領域をエッチングにより形成し、マーク領域を基準としてｐウェル領域やソース領域のマスク合わせを行っていた。そのため、各工程でマスク合わせのずれが繰り返されることにより、チャネル長Ｌｃｈのばらつきが大きくなるという問題点があった。
【０００７】
そこで、本発明は上述の問題点に鑑み、チャネル長のばらつきを抑制するＳｉＣ半導体装置の構造及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１のＳｉＣ半導体装置の製造方法は、（ａ）同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程と、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域とマーク領域になるべき領域の凹部に、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程とを備える。
【００１０】
本発明の第２のＳｉＣ半導体装置の製造方法は、（ａ）同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域に、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程と、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域と前記マーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程と、を備える。
【００１１】
本発明の第３のＳｉＣ半導体装置の製造方法は、（ａ）ＳｉＣ半導体層に対して選択比が小さい同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程を備え、前記ＳｉＣ半導体層に対して選択比が小さいとは、前記エッチングにおける前記マスクの前記ＳｉＣ半導体層に対するエッチングレート比が１以上で、かつ前記エッチングにより前記マスクの開口部がテーパー形状となることを意味し、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域とマーク領域になるべき領域の凹部にイオン注入を行う工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程と、をさらに備える。
【００１２】
本発明の第４のＳｉＣ半導体装置の製造方法は、（ａ）開口部がテーパー形状である同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域にイオン注入を行う工程と、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域とマーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程と、を備える。
【発明の効果】
【００１４】
本発明の第１のＳｉＣ半導体装置の製造方法は、（ａ）同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程と、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域とマーク領域になるべき領域の凹部に、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程とを備える。同一のマスクで不純物注入領域とマーク領域をエッチングすることにより、不純物注入領域をマーク領域に対して位置ずれなく形成することができ、チャネル長のばらつきを抑制することが出来る。また、斜め方向からイオン注入を行うことによって凹部の側面にまでソース領域を形成することができ、ウェル領域の表面に反転層を均一に形成することが出来る。
【００１５】
本発明の第２のＳｉＣ半導体装置の製造方法は、（ａ）同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域に、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程と、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域と前記マーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程と、を備える。同一のマスクで不純物注入領域とマーク領域をエッチングすることにより、不純物注入領域をマーク領域に対して位置ずれなく形成することができ、チャネル長のばらつきを抑制することが出来る。また、斜め方向からイオン注入を行うことによって凹部の側面にまで不純物注入領域を形成することができ、ウェル領域の表面に反転層を均一に形成することが出来る。さらに、不純物注入領域の形成においてイオン注入してからエッチングを行うため、不純物注入領域はエッチングの影響を受けず、ばらつきなく形成することが出来る。
【００１６】
本発明の第３のＳｉＣ半導体装置の製造方法は、（ａ）ＳｉＣ半導体層に対して選択比が小さい同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程を備え、前記ＳｉＣ半導体層に対して選択比が小さいとは、前記エッチングにおける前記マスクの前記ＳｉＣ半導体層に対するエッチングレート比が１以上で、かつ前記エッチングにより前記マスクの開口部がテーパー形状となることを意味し、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域とマーク領域になるべき領域の凹部にイオン注入を行う工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程と、をさらに備える。ＳｉＣ半導体層に対し選択比の小さいマスクを用いてエッチングすることによりマスクの開口がテーパー形状となるため、開口部の境界付近ではマスクの厚みが薄くなり、この領域の直下のＳｉＣ半導体層にもマスクを通過してイオンが注入される。よって、凹部の側面付近に安定して不純物注入領域を形成することができ、ウェル領域の表面に反転層を均一に形成することが出来る。また、不純物注入領域の端部がテーパー状に形成され、極端な角の形状部分がなくなることから、電界集中による破壊を防ぐことが出来る。
【００１７】
本発明の第４のＳｉＣ半導体装置の製造方法は、（ａ）開口部がテーパー形状である同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域にイオン注入を行う工程と、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域とマーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程と、を備える。マスクの開口がテーパー形状であるため、開口部の境界付近ではマスクの厚みが薄くなり、この領域の直下のＳｉＣ半導体層にもマスクを通過してイオンが注入される。よって、凹部の側面付近に安定して不純物注入領域を形成することができ、ウェル領域の表面に反転層を均一に形成することが出来る。また、不純物注入領域の端部がテーパー状に形成され、極端な角の形状部分がなくなることから、電界集中による破壊を防ぐことが出来る。さらに、不純物注入領域の形成においてイオン注入してからエッチングを行うため、不純物注入領域はエッチングの影響を受けず、ばらつきなく形成することが出来る。
【図面の簡単な説明】
【００１８】
【図１】ＳｉＣ半導体装置の構造を示す断面図である。
【図２】前提技術に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図３】前提技術に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図４】前提技術に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図５】前提技術に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図６】前提技術に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図７】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図８】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図９】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図１０】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図１１】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図１２】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図１３】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図１４】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図１５】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図１６】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図１７】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図１８】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図１９】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図２０】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図２１】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図２２】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図２３】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図２４】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図２５】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図２６】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図２７】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図２８】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図２９】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図３０】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図３１】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図３２】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図３３】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図３４】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図３５】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図３６】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図３７】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図３８】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図３９】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【図４０】本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【００１９】
＜前提技術＞
本発明の前提技術として、図１に示したＭＯＳＦＥＴの製造工程を図２〜図６に沿って説明する。
【００２０】
ｎ＋ＳｉＣ基板１上にｎ−ＳｉＣエピ（エピタキシャル）層２が形成されたウェハに対し、まずマスク２０を用いてマーク領域をエッチングする（図２）。その後、マーク領域を基準としてマスク２１を形成し、Ａｌを注入してｐウェル領域４を形成する（図３）。さらに、マーク領域を基準としてマスク２２を形成し、Ｎを注入してｎ型のソース領域３を形成する（図４）。また、同様にマーク領域を基準としてマスク２３を形成し、Ａｌを注入してウェルコンタクト領域５をソース領域３の中央に形成する（図５）。その後も同様に、マーク領域を基準としてマスク合わせを行って、電極構造を形成する（図６）。なお、電極構造において６はＮｉ膜、７はゲート酸化膜、８はポリＳｉ，９は層間絶縁膜、１０はＡｌ膜、１１はドレイン電極である。
【００２１】
このように、ソース領域３やｐウェル領域４を形成する際にマーク領域のエッチング部分を基準にしてマスク合わせを行うと、各工程でのマスク合わせのずれが繰り返されてチャネル長Ｌｃｈ（図１参照）のばらつきが大きくなってしまう。
【００２２】
そこで、本発明のＳｉＣ半導体装置であるＭＯＳＦＥＴの製造工程では、マーク領域とソース領域３を同一のマスクでエッチングし、その後のマスク合わせはマーク領域あるいはソース領域のエッチング部分を基準とする（すなわちマーク領域とソース領域３のマスク合わせのずれはゼロであるため、どちらも基準となり得る）ことによって、チャネル長Ｌｃｈのばらつきを抑えることとした。
【００２３】
（実施の形態１）
マーク領域とソース領域３を同一のマスクで同時にエッチング及びイオン注入して形成すれば、ソース領域３のエッチング部分は、基準となるマーク領域からずれることなく形成される。マーク領域あるいはソース領域３のエッチング部分を用いてその後のソース工程のマスク合わせを行えば、ソース領域３がマーク領域に対して位置ずれなく形成されている分、チャネル長Ｌｃｈのばらつきを抑制することが可能である。
【００２４】
図７〜図１１に沿って、マーク領域とソース領域３を同時にエッチング及びイオン注入するＭＯＳＦＥＴの製造工程の一例を説明する。まず、ｎ＋ＳｉＣ基板１とその上に形成されたｎ−ＳｉＣエピ層２からなるＳｉＣ半導体層に対し、同一のマスク３０を用いてソース領域３とマーク領域のエッチングを行い、凹部（深さ０．２μｍ）を形成する（図７）。マスク３０及び後述のマスク３１，３２はレジストマスクあるいは酸化膜や窒化膜のハードマスクからなる。
【００２５】
次に、先程と同じマスク３０を用いて、Ｎ（窒素）又はＰ（燐）を注入量３×１０19ｃｍ-3で垂直にイオン注入し、ｎ型のソース領域３（深さ０．４μｍ）を形成する（図８）。
【００２６】
その後、マーク領域又はソース領域３の凹部を基準としてマスク合わせしたｐウェル注入マスク３１を用いてＡｌ（アルミ）又はＢ（ボロン）をイオン注入し、ｐウェル領域４（深さ１．０μｍ）を形成する（図９）。このとき、ソース領域３では凹部が形成されているため、ソース領域３直下には凹部の段差分だけｐウェル領域４が形成される。このようにｐウェル領域４がヘソ出し構造になることにより、破壊耐量の向上が図れる。
【００２７】
続いて、マーク領域又はソース領域３の凹部を基準としてマスク合わせしたウェルコンタクト注入マスク３２を用いて、ｐウェル注入量又はソース注入量よりも高濃度にＡｌ又はＢをイオン注入し、ウェルコンタクト領域５をソース領域３の中央に形成する（図１０）。ここで、初めて本来のソース領域３が形成されることになる。
【００２８】
以降、詳細は省略するが、高温活性化アニールを行い、さらにゲート酸化膜７、ポリＳｉのゲート電極８、層間絶縁膜９、ソース電極６，１０、ドレイン電極１１などを順次形成して、図１１に示すＭＯＳＦＥＴが完成する。なお、ここでドレイン電極１１は例えばＮｉ、あるいは多層の金属から形成されていても良い。
【００２９】
このように、マーク領域及びソース領域３が形成する領域を同時にエッチングすることによって、これらを別々に形成する場合に比べて工程を省略でき、製造工程の簡略化が図れる結果、工期短縮やコスト低減が図れる。さらに、同時にマーク領域とソース領域３を形成することにより、ソース領域３のマーク基準に対するマスクずれが無視でき、ソース領域３のウェル領域４に対する位置精度が大幅に向上する。その結果、チャネル長Ｌｃｈのばらつきを最小限に抑えることができ、オン抵抗ばらつきによる電流集中破壊の防止など、チップの品質向上が図れる。
【００３０】
図７〜図１１に示した製造工程では、まずマーク領域とソース領域３のエッチングを行ってから（図７）イオン注入を行った（図８）が、エッチングによるレジストパターンの形状変化によりその後のイオン注入工程でソース領域３がばらつく可能性がある。この問題を防ぐためには、図１２〜図１６に示すようにイオン注入を行ってからエッチングすることが望ましい。
【００３１】
まず、ｎ＋ＳｉＣ基板１とその上に形成されたｎ−ＳｉＣエピ層２からなる半導体層において、ソース領域３とマーク領域を形成する領域に対し同一のマスク３０を用いてＮ又はＰを垂直にイオン注入する（図１２）。さらに、先程と同一のマスク３０によりエッチングを行い、凹部を形成する（図１３）。
【００３２】
その後は、図７〜図１１で説明した工程と同様に、マーク領域又はソース領域３の凹部を基準としてｐウェル領域４の形成（図１４）、ウェルコンタクト領域５の形成（図１５）を行う。また高温活性化アニールを行い、さらにゲート酸化膜７、ポリＳｉのゲート電極８、層間絶縁膜９、ソース電極６、ドレイン電極１１などを順次形成して、図１６に示すＭＯＳＦＥＴが完成する。
【００３３】
この製造工程によれば、イオン注入後にソース領域３のエッチングを行うことにより、ソース領域３がエッチングによるレジストパターンの形状変化でばらつくことを防ぐことが出来る。但し、イオン注入工程ではエッチング深さを考慮し、予め深く注入する必要がある。
【００３４】
＜斜め注入＞
ただし、図７〜図１１や図１２〜図１６に示す方法でＳｉＣを材料としたＭＯＳＦＥＴを形成した場合、以下のような問題が生じる。すなわち、ＳｉＣではＳｉと異なり注入元素が横方向に殆ど拡散しないため、図８や図１２のイオン注入工程においてソース領域３はマスクの開口３０から横方向に広がらず直下に形成される。一方、ソース領域３はマーク領域と同時に形成するため、その上面はウェハ表面からエッチングされて凹部を形成する。そのため、図１１や図１６に示すようにその後の工程でゲート酸化膜がウェハの表面だけでなく、この凹部の側面（すなわちウェハの断面方向）にも形成されることになる。
【００３５】
ＳｉＣの結晶構造は六方晶であり、ウェハの表面（（０００１）面）方向と断面方向では酸化速度が異なる。例えば、ウェハの断面方向を（１１−２０）面とすれば、断面方向のゲート酸化膜７は表面方向に比べて数倍厚く（図１１，１６では２倍弱に示しているが実際はもっと厚い）形成される。チャネルは鉤状のゲート酸化膜７に沿って形成されるが、このようなゲート酸化膜厚の違いにより、チャネル抵抗が不安定になるという問題がある。
【００３６】
さらに、断面方向のゲート酸化膜７は凹部エッチング工程の精度に左右され、その精度によって膜厚がばらついてしまう。ゲート酸化膜７が厚くなると反転層は形成されにくく、その結果、ウェハ表面（ウェル領域４表面）と凹部の側面（ウェハの断面方向）とで反転層形成具合に差やばらつきが生じてしまう。
【００３７】
これらの問題を解決するには、凹部側面のＳｉＣエピ層２にもソース領域３を形成することにより、反転層をウェハ表面にのみ安定的に形成する必要がある。そのような製造工程の一例を図１７〜図２２に示す。図１７〜図２２は、図７〜図１１に示した製造工程において、イオン注入工程で斜め注入を行う場合の製造工程を示している。
【００３８】
まず、図７〜図１１の工程と同様、ｎ＋ＳｉＣ基板１とその上に形成されたｎ−ＳｉＣエピ層２からなる半導体層に対し、マーク部開口とソース部開口が形成された同一のマスク３０を用いてエッチングを行い、マーク領域とソース領域３の凹部（深さ０．２μｍ）を形成する（図１７）。ここでは、本来のソース領域３とその間に形成されるウェルコンタクト領域５を合わせた領域が凹部状に形成される。マスク３０及び後述のマスク３１，３２はレジストマスクあるいは酸化膜や窒化膜のハードマスクからなる。
【００３９】
次に、先程と同じマスク３０を用いて、Ｎ又はＰを注入量３×１０19ｃｍ-3で垂直にイオン注入し、ｎ型のソース領域３（深さ０．４μｍ）を形成する（図１８）。さらに、ウェハに垂直な方向に対して５〜３０°程度の傾斜をつけて、斜めにあるいはウェハを回転させながら同様のイオン注入を行う（図１９）。これにより、凹部の側面付近のｎ−ＳｉＣエピ層２にもソース領域３を形成することが出来る。なお、図１８の工程は省略して、初めから斜めあるいはウェハを回転させながらイオン注入を行っても良い。
【００４０】
さらに、マーク領域又はソース領域３の凹部を基準としてマスク合わせを行ったｐウェル注入マスク３１を用いて、Ａｌ又はＢをイオン注入し、ｐウェル領域４（深さ１．０μｍ）を形成する（図２０）。この後の工程は図１０の工程と同様に、マーク領域又はソース領域３の凹部を基準としてマスク合わせしたウェルコンタクト注入マスク３２を用いて、ウェルコンタクト領域５を形成する（図２１）。さらに高温活性化アニールを行い、ゲート酸化膜７、ポリＳｉのゲート電極８、層間絶縁膜９、ソース電極６、ドレイン電極１１などを順次形成して、図２２に示すＭＯＳＦＥＴが完成する。ソース領域３は、その表面の端部近傍領域を除く領域に凹部が形成され、前記端部近傍領域がＳｉＣ半導体層の上面方向に曲がった鉤形形状であるため、ウェハ表面に安定して反転層を形成することが出来る。
【００４１】
このように、本実施の形態の半導体装置の製造方法は、（ａ）同一のマスクにより、ＳｉＣ半導体層のソース領域３（不純物注入領域）になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程と、（ｂ）工程（ａ）と同一のマスクにより、ソース領域３になるべき領域とマーク領域になるべき領域の凹部に、ＳｉＣ半導体層の表面に対して少なくとも斜め方向からイオン注入を行う工程と、（ｃ）少なくとも不純物注入領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程と、を備える。同一のマスクでソース領域３とマーク領域をエッチングすることにより、ソース領域３をマーク領域に対して位置ずれなく形成することができ、チャネル長のばらつきを抑制することが出来る。また、斜め方向からイオン注入を行うことにより、凹部の側面付近にまでソース領域３を形成し凹部の側面に酸化膜が形成しないため、ウェハの表面に反転層を均一に形成することが出来る。
【００４２】
こうして形成された本実施の形態の半導体装置は、ｎ＋ＳｉＣ基板１及びｎ−ＳｉＣエピ層２（ＳｉＣ半導体層）と、ＳｉＣ半導体層の表面に選択的に形成されたウェル領域４と、ウェル領域４の表面に選択的に形成されたソース領域３（不純物注入領域）とを備え、ソース領域３は、その表面の端部近傍領域を除く領域に凹部が形成され、端部近傍領域が半導体層の上面方向に曲がった鉤形形状となる。これにより、ウェハの表面に反転層が均一に形成される。
【００４３】
また、図１２〜図１６に示した製造工程においても、イオン注入工程で斜め注入を行う事で同様の効果を得る事が出来る。図２３〜図２８は、図１２〜図１６に示した製造工程において、イオン注入工程で斜め注入を行う場合の製造工程を示している。
【００４４】
まず、図１２〜図１６の工程と同様、ｎ＋ＳｉＣ基板１とその上に形成されたｎ−ＳｉＣエピ層２からなる半導体層において、ソース領域とマーク領域を形成する領域に対し同一のマスク３０を用いてＮ又はＰを垂直にイオン注入する（図２３）。さらに、ウェハに垂直な方向に対して５〜３０°程度の傾斜をつけて、斜めにあるいはウェハを回転させながら同様のイオン注入を行う（図２４）。
【００４５】
さらに、先程と同一のマスク３０によりエッチングを行い、凹部を形成する（図２５）。その後は、図１４，１５で説明した工程と同様に、マーク領域又はソース領域３の凹部を基準としてｐウェル領域４の形成（図２６）、ウェルコンタクト領域５の形成（図２７）を行う。また高温活性化アニールを行い、さらにゲート酸化膜７、ポリＳｉのゲート電極８、層間絶縁膜９、ソース電極６、ドレイン電極１１などを順次形成して、図２８に示すＭＯＳＦＥＴが完成する。
【００４６】
すなわち、本実施の形態の半導体装置の製造工程は、（ａ）同一のマスクにより、ＳｉＣ半導体層のソース領域３（不純物注入領域）になるべき領域とマーク領域になるべき領域に、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程と、（ｂ）工程（ａ）と同一のマスクにより、ソース領域３になるべき領域とマーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、（ｃ）ソース領域３になるべき領域又はマーク領域に成るべき領域の凹部を基準に別のマスクの位置決めを行い、ソース領域３を包含する領域にウェル注入を行う工程とを備える。同一のマスクでソース領域３とマーク領域をエッチングすることにより、ソース領域３をマーク領域に対して位置ずれなく形成することができ、チャネル長のばらつきを抑制することが出来る。また、斜め方向からイオン注入を行うことにより、マスクの開口部を超えてソース領域３が形成され、エッチング工程で凹部を形成した際に、凹部の側面付近にまでソース領域３が形成される。その結果、ウェハの表面に反転層を均一に形成することが出来る。さらに、ソース領域３においてイオン注入してからエッチングを行うため、ソース領域３はエッチングの影響を受けず、ばらつきなく形成される。
【００４７】
＜テーパー形状＞
図１７のエッチング工程において、ＳｉＣ半導体層（エピ層２）に対して選択比の小さいマスクを用いる場合のＭＯＳＦＥＴの製造工程を図２９〜図３４に示す。図２９に示すように、ＳｉＣ半導体層に対して選択比の小さいマスク７０を用いてマーク領域とソース領域３をエッチングすると、マスク７０の開口部はテーパー形状になる。エッチングレート比は、（マスク／ＳｉＣ半導体層）≧１とする。
【００４８】
その後、同じマスク７０を用いてウェハに垂直な方向に（図３０）イオン注入を行う。前工程でマスク７０がテーパー形状になっているため、マスク７０と開口部の境界付近ではマスクの厚みが薄く、この領域の直下のエピ層２にもマスクを通過してイオンが注入される。その結果、斜め注入を行わなくとも凹部の側面付近に安定してソース領域３が形成され、ソース領域３の端部はテーパー形状となる。これにより、ウェハ表面に安定して反転層が形成される。
【００４９】
但し、斜め注入を行うことにより、さらに凹部の側面付近にソース領域３を形成しても良い。この場合は、ウェハに垂直な方向に対して５〜３０°程度の傾斜をつけて、斜めにあるいはウェハを回転させながらイオン注入を行う（図３１）。
【００５０】
この後の工程は図７〜図１１で示したものと同様であり、ｐウェル領域４とウェルコンタクト領域５を形成する（図３２，３３）。さらに高温活性化アニールを行い、ゲート酸化膜７、ポリＳｉのゲート電極８、層間絶縁膜９、ソース電極６、ドレイン電極１１などを順次形成して、図３４に示すＭＯＳＦＥＴが完成する。
【００５１】
次に、図２３〜図２８に示したソース注入後にエッチングを行うＭＯＳＦＥＴの製造工程において、図２３のイオン注入工程に用いるマスクをテーパー形状とした場合の製造工程を図３５〜図４０に示す。図３５では、ポストベークによって開口部をテーパー形状としたマスク７０を用いてイオン注入を行う工程を示している。Ｎイオンをウェハに垂直な方向に注入すると、マスク７０の開口部周辺の薄くなった部分の直下にもマスクを通り抜けてイオン注入がなされる。よって、斜め注入を行わなくともソース領域３の端部はマスク７０の開口領域を超えて形成され、その端部はテーパー形状となる。
【００５２】
但し、斜め注入を行うことにより、さらにマスク７０の開口部を超えてソース領域３を形成しても良い。この場合は、ウェハに垂直な方向に対して５〜３０°程度の傾斜をつけて、斜めにあるいはウェハを回転させながらもイオン注入を行う（図３６）。
【００５３】
また、先程と同一のマスク７０によりソース領域３のエッチングを行う（図３７）。こうしてソース領域３には凹部が形成されるが、ソース領域３はマスク７０の開口領域を超えて形成されているため、ソース領域３は凹部の側面付近にも形成されている。
【００５４】
この後の工程は図２６〜図２８で示したものと同様であり、ｐウェル領域４とウェルコンタクト領域５を形成する（図３８，３９）。さらに高温活性化アニールを行い、ゲート酸化膜７、ポリＳｉのゲート電極８、層間絶縁膜９、ソース電極６、ドレイン電極１１などを順次形成して、図４０に示すＭＯＳＦＥＴが完成する。ソース領域３は、その表面の端部を除く領域に凹部が形成され、前記端部近傍領域がＳｉＣ半導体層の上面方向に曲がった鉤形形状であるため、ウェハ表面に安定して反転層を形成することが出来る。
【００５５】
以上、ＭＯＳＦＥＴについて説明したが、ＩＧＢＴは基板の裏面側（ＭＯＳＦＥＴの場合のドレイン側）の構造が異なるだけであり、表面側についてはＭＯＳＦＥＴと同様の構造を持つため、ＩＧＢＴについても上述の製造方法は適用可能であり、チャネル長の制御性を向上させる効果がある。
【００５６】
＜効果＞
本実施の形態の半導体装置によれば、以下の効果を奏する。すなわち、本実施の形態の半導体装置は、ｎ＋ＳｉＣ基板１及びｎ−ＳｉＣエピ層２（ＳｉＣ半導体層）と、ＳｉＣ半導体層の表面に選択的に形成されたｐウェル領域４（ウェル領域）と、ｐウェル領域４の表面に選択的に形成されたソース領域３（不純物注入領域）と、を備える半導体装置であって、不純物注入領域は、その表面の端部近傍領域を除く領域に凹部が形成され、端部近傍領域が半導体層の上面方向に曲がった鉤形形状となる。これにより、ウェハの表面に反転層が均一に形成される。
【００５７】
また、不純物注入領域の端部はテーパー形状である。このような構成によっても、ウェハの表面に反転層が均一に形成される。
【００５８】
また、本実施の形態の第１の半導体装置の製造方法によれば、以下の効果を奏する。すなわち、本実施の形態の第１の半導体装置の製造方法は、（ａ）同一のマスクにより、ＳｉＣ半導体層のソース領域３（不純物注入領域）になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程と、（ｂ）工程（ａ）と同一のマスクにより、ソース領域３になるべき領域とマーク領域になるべき領域の凹部に、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程と、（ｃ）ソース領域３になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、ソース領域３を包含する領域にウェル注入を行う工程とを備える。同一のマスクでソース領域３とマーク領域をエッチングすることにより、ソース領域３をマーク領域に対して位置ずれなく形成することができ、チャネル長のばらつきを抑制することが出来る。また、斜め方向からイオン注入を行うことによって凹部の側面にまでソース領域３を形成することができ、ウェハの表面に反転層を均一に形成することが出来る。
【００５９】
また、本実施の形態の第２の半導体装置の製造方法は、（ａ）同一のマスクにより、ＳｉＣ半導体層のソース領域３（不純物注入領域）になるべき領域とマーク領域になるべき領域に、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程と、（ｂ）工程（ａ）と同一のマスクにより、ソース領域３になるべき領域と前記マーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、（ｃ）ソース領域３になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、ソース領域３を包含する領域にウェル注入を行う工程と、を備える。同一のマスクでソース領域３とマーク領域をエッチングすることにより、ソース領域３をマーク領域に対して位置ずれなく形成することができ、チャネル長のばらつきを抑制することが出来る。また、斜め方向からイオン注入を行うことによって凹部の側面にまでソース領域３を形成することができ、ウェハの表面に反転層を均一に形成することが出来る。さらに、ソース領域３の形成においてイオン注入してからエッチングを行うため、ソース領域３はエッチングの影響を受けず、ばらつきなく形成することが出来る。
【００６０】
また、本実施の形態の第３の半導体装置の製造方法は、（ａ）ＳｉＣ半導体層に対して選択比が小さい同一のマスクにより、ＳｉＣ半導体層の不純物注入領域（ソース領域３）になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程と、（ｂ）工程（ａ）と同一のマスクにより、ソース領域３になるべき領域とマーク領域になるべき領域の凹部にイオン注入を行う工程と、（ｃ）ソース領域３になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、ソース領域３を包含する領域にウェル注入を行う工程と、を備える。ＳｉＣ半導体層に対し選択比の小さいマスクを用いてエッチングすることによりマスク７０の開口がテーパー形状となるため、開口部の境界付近ではマスク７０の厚みが薄くなり、この領域の直下のＳｉＣ半導体層にもマスクを通過してイオンが注入される。よって、凹部の側面付近に安定してソース領域３を形成することができ、ウェハの表面に反転層を均一に形成することが出来る。また、ソース領域３の端部がテーパー状に形成され、極端な角の形状部分がなくなることから、電界集中による破壊を防ぐことが出来る。
【００６１】
さらに、前記工程（ｂ）では、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行うものとする。これにより、凹部の側面付近に安定してソース領域３を形成することができ、ウェハの表面に反転層を均一に形成することが出来る。
【００６２】
また、本実施の形態の第４の半導体装置の製造方法は、（ａ）開口部がテーパー形状である同一のマスクにより、ＳｉＣ半導体層の不純物注入領域（ソース領域３）になるべき領域とマーク領域になるべき領域にイオン注入を行う工程と、（ｂ）工程（ａ）と同一のマスクにより、ソース領域３になるべき領域とマーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、（ｃ）ソース領域３になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、ソース領域３を包含する領域にウェル注入を行う工程と、を備える。マスク７０の開口がテーパー形状であるため、開口部の境界付近ではマスク７０の厚みが薄くなり、この領域の直下のＳｉＣ半導体層にもマスクを通過してイオンが注入される。よって、凹部の側面付近に安定してソース領域３を形成することができ、ウェハの表面に反転層を均一に形成することが出来る。また、ソース領域３の端部がテーパー状に形成され、極端な角の形状部分がなくなることから、電界集中による破壊を防ぐことが出来る。さらに、ソース領域３の形成においてイオン注入してからエッチングを行うため、ソース領域３はエッチングの影響を受けず、ばらつきなく形成することが出来る。
【００６３】
さらに、前記工程（ａ）では、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行うものとする。これにより、凹部の側面付近に安定してソース領域３を形成することができ、ウェハの表面に反転層を均一に形成することが出来る。
【符号の説明】
【００６４】
１  ＳｉＣ基板、２  ＳｉＣエピ層、３  ソース領域、４  ｐ型ウェル領域  ５  ウェルコンタクト領域、６  Ｎｉ層、７  ゲート酸化膜、８  ポリＳｉ層、９  層間絶縁膜、１０  Ａｌ膜、１１  ドレイン電極。
【図１】
0005601848.tif 000002
【図２】
0005601848.tif 000003
【図３】
0005601848.tif 000004
【図４】
0005601848.tif 000005
【図５】
0005601848.tif 000006
【図６】
0005601848.tif 000007
【図７】
0005601848.tif 000008
【図８】
0005601848.tif 000009
【図９】
0005601848.tif 000010
【図１０】
0005601848.tif 000011
【図１１】
0005601848.tif 000012
【図１２】
0005601848.tif 000013
【図１３】
0005601848.tif 000014
【図１４】
0005601848.tif 000015
【図１５】
0005601848.tif 000016
【図１６】
0005601848.tif 000017
【図１７】
0005601848.tif 000018
【図１８】
0005601848.tif 000019
【図１９】
0005601848.tif 000020
【図２０】
0005601848.tif 000021
【図２１】
0005601848.tif 000022
【図２２】
0005601848.tif 000023
【図２３】
0005601848.tif 000024
【図２４】
0005601848.tif 000025
【図２５】
0005601848.tif 000026
【図２６】
0005601848.tif 000027
【図２７】
0005601848.tif 000028
【図２８】
0005601848.tif 000029
【図２９】
0005601848.tif 000030
【図３０】
0005601848.tif 000031
【図３１】
0005601848.tif 000032
【図３２】
0005601848.tif 000033
【図３３】
0005601848.tif 000034
【図３４】
0005601848.tif 000035
【図３５】
0005601848.tif 000036
【図３６】
0005601848.tif 000037
【図３７】
0005601848.tif 000038
【図３８】
0005601848.tif 000039
【図３９】
0005601848.tif 000040
【図４０】
0005601848.tif 000041