(57)【特許請求の範囲】
【請求項１】
入射した光を光電変換する光電変換部と、前記光電変換部とは別に、前記光電変換部で生成した信号電荷の少なくとも一部を蓄積する第１導電型の半導体領域を有する電荷蓄積領域と、前記電荷蓄積領域の信号電荷をフローティングディフュージョン領域へ転送する第１の転送部と、前記光電変換部から前記電荷蓄積領域へ信号電荷を転送する第２の転送部と、前記フローティングディフュージョン領域に転送された信号電荷に基づく信号を増幅する増幅部と、を含む画素を複数含む撮像領域を有する撮像装置であって、
前記光電変換部は、第１導電型の第１の半導体領域と、前記第１の半導体領域とＰＮ接合を構成する第２導電型の第２の半導体領域と、を有し、
前記撮像装置は、前記電荷蓄積領域の下方に配され、前記第１導電型の半導体領域とＰＮ接合を構成する、第２導電型の第４の半導体領域を有し、
前記第３の半導体領域の不純物濃度は、前記第１の半導体領域の不純物濃度よりも高く、
前記第２の半導体領域の不純物濃度は、前記第４の半導体領域の不純物濃度よりも低く、
前記撮像領域に含まれる複数の画素の動作は、撮像面内において露光時間が同時となるように電子シャッタ動作にて制御されることを特徴とする撮像装置。
【請求項２】
前記第２の転送部は埋め込みチャネル型のＭＯＳトランジスタであることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記光電変換部で生成した電荷の一部を排出するオーバーフロードレイン部を有し、前記光電変換部と前記オーバーフロードレイン部との間のポテンシャル障壁を、電気的に制御する第３の転送部を有することを特徴とする請求項１または２のいずれかに記載の撮像装置。
【請求項４】
前記信号電荷の前記電荷蓄積領域への転送が完了した後に発生した電荷を、前記第３の転送部により前記光電変換部から前記オーバーフロードレイン部へ転送することを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記電荷蓄積領域上に、前記電荷蓄積領域のポテンシャル分布を制御する手段を有することを特徴とする請求項１から４のいずれか１項に記載の撮像装置。
【請求項６】
前記電荷蓄積領域は複数の電荷蓄積部を有しており、前記光電変換期間内の一期間に、前記複数の電荷蓄積部の少なくとも一部の電荷蓄積部へ前記信号電荷を分けて蓄積することを特徴とする請求項１から５のいずれか１項に記載の撮像装置。
【請求項７】
前記光電変換部は、埋め込み型フォトダイオードであることを特徴とする請求項１〜６のいずれか１項に記載の撮像装置。
【請求項８】
請求項１から７のいずれか１項に記載の撮像装置と、前記撮像装置へ光を結像する光学系と、前記撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイナミックレンジが拡大された撮像装置に関するものであり、特にダイナミックレンジが拡大されたアクティブピクセルセンサに、更に異なる機能が付加可能な画素構造に関するものである。
【背景技術】
【０００２】
デジタルカメラの入力デバイスに用いられるイメージセンサには、大きく分けてＣＣＤと画素に増幅素子が設けられたアクティブピクセルセンサ（以下ＡＰＳ）がある。特にＡＰＳの内でも、現在、ＣＭＯＳイメージセンサと呼ばれるセンサが広く利用されている。
【０００３】
両者を大まかに比較すると、ＣＣＤは、微細化が比較的容易なこと、駆動が単純でシステムがシンプルであることなどが利点として挙げられ、ＣＭＯＳイメージセンサは、比較的省電力であること、および高速化が可能なことが利点として挙げられる。ゆえにＣＭＯＳセンサは、省電力で高速性が必要とされるようなデジタルカメラなどの用途に適している。
【０００４】
ＣＭＯＳセンサに要求される大きな課題として、面内同期型電子シャッターの実現および入力ダイナミックレンジ拡大が挙げられる。面内同期型電子シャッターとは、ＣＣＤが有する機能であり、面内すべての画素の蓄積の開始時刻と終了時刻をそろえることが可能な技術である。
【０００５】
入力ダイナミックレンジ拡大とは、センサの暗時の検知限界を維持しつつ、最大入射光量を増大させる技術であり、面内のより大きい輝度差に対応できるようにするための機能である。
【０００６】
ＣＭＯＳセンサを用いた面内同期型電子シャッターに関する技術は、たとえば特許文献１で述べられている。図１を用いてその構成を説明する。
【０００７】
図１に１画素の断面の概略図を示す。このような画素が行列状に並べられたイメージセンサにおいて、各画素は同時にフォトダイオード領域１７において光電変換された電荷の蓄積を開始する。その後、あるタイミングで同時にフォトダイオードの電荷を電荷保持領域２１に転送し、保持する。その後、各行が走査され、電荷保持領域の電荷が電圧に変換されて読み出される。
【０００８】
つぎに、入力ダイナミックレンジ拡大に関する技術は、たとえば特許文献２で述べられている。図２を用いてその構成を説明する。
【０００９】
図２に１画素のポテンシャル分布の概念図を示す。この様な画素が行列状に配されたイメージセンサにおいて、各画素のフローティングディフュージョンはそれぞれ追加の容量ＭＯＳ１部、ＭＯＳ２部を有しており、フォトダイオードの電荷の量に応じて電荷変換係数が切り替わるように設計されている。これによって、入射光量が従来のＣＭＯＳセンサでは飽和してしまうようなレベルであっても飽和しないように電圧変換が可能となる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００２−３６８２０１号公報
【特許文献２】特開２０００−１６５７５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記のような例においては、画素内の素子数が必ず増えてしまうという点が課題として挙げられる。ダイナミックレンジを拡大するために、フォトダイオードとは別に付加容量を設けた場合には、画素面積の増加は免れない。フォトダイオードは光電変換、電荷蓄積両者の機能を有している必要があり、面積を大きくすればこれら両性能を向上させることが可能となる。
【００１２】
しかしながら、これら両者の性能を維持しつつ、ダイナミックレンジを拡大するために、フォトダイオードの面積を大きくし、且つ、付加容量を設けた場合には画素面積の増加は更にすすんでしまう。
【００１３】
光電変換効率に関してはレンズ等の光学系を工夫することにより集光効率を向上させて、フォトダイオード面積を小さくすることは可能であるが、電荷蓄積量に関してはフォトダイオード面積を小さくすると飽和電荷量は小さくなる。飽和電荷量を低減させるために不純物濃度を高くすることも考えられるが、その場合は空乏化電圧が上昇し、消費電力が大きくなってしまう恐れがある。
【００１４】
たとえば図１の例においては、フォトダイオードとフローティングディフュージョンの間に電荷保持領域を設けることで、必ずその分の面積が必要となる。従来のＣＭＯＳセンサに対して、飽和電荷量、感度などの点で同等にしながら設計する場合には画素の面積は電荷保持領域の面積分だけ増加し、画素面積を一定にして設計しようとすれば従来と比べ飽和電荷量が減少することは免れない。
【００１５】
また、図２の例においても、新たな容量部を追加することで、その分の面積増加は必至であり、前述と同じような問題が発生する。加えて、従来のダイナミックレンジ拡大技術は、フォトダイオードの飽和電荷量以上のダイナミックレンジ拡大は不可能であり、この点に関して更なる検討が求められている。
【００１６】
本発明においては、画素面積の増加を抑えながらダイナミックレンジ拡大することを目的とし、また別の目的としては、フォトダイオードの飽和電荷量で制限されないダイナミックレンジ拡大技術を提供することを目的とする。
【課題を解決するための手段】
【００１７】
以上の課題に鑑み、本発明に係る撮像装置は、入射した光を光電変換する光電変換部と、前記光電変換部とは別に、前記光電変換部で生成した信号電荷の少なくとも一部を蓄積する電荷蓄積領域と、前記電荷蓄積領域の電荷をフローティングディフュージョン領域へ転送するための第１の転送部と、前記光電変換部から前記電荷蓄積領域へ信号電荷を転送する第２の転送部と、該フローティングディフュージョン領域に転送された信号電荷に基づく信号を増幅する増幅部と、を含む画素を複数含む撮像領域を有する撮像装置であって、前記光電変換部へ光を集光するための光導波路と、前記光導波路に光を集光するためのマイクロレンズと、前記電荷蓄積領域、前記第１の転送部、前記第２の転送部、及び前記増幅部の上部に配された遮光部と、を有し、前記遮光部の開口部に前記光導波路の一部が配されており、前記撮像領域に含まれる複数の画素は、撮像面内において露光時間が同時となるように制御されることを特徴とする。
【発明の効果】
【００１８】
本発明の撮像装置によれば、画素面積の増加を抑えながらダイナミックレンジ拡大することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】従来の例を説明する図面である。
【図２】従来の例を説明する図面である。
【図３】第一の実施例を説明する図面である。
【図４】第二の実施例を説明する図面である。
【図５】本発明の撮像装置をカメラへ応用したシステム図である。
【図６】第１の実施例の変形例を説明する図面である。
【発明を実施するための形態】
【００２０】
本発明の撮像装置は、フォトダイオード、フローティングディフュージョン領域とは別に、信号電荷を蓄積するための電荷蓄積領域を設けて、フォトダイオードで光電変換すると同時に、信号電荷をこの電荷蓄積領域へ転送する構成である。このような構成により、フォトダイオードの面積を縮小可能となり、電荷蓄積領域を別途設けても画素面積が増大せず、且つダイナミックレンジが拡大された撮像装置を提供することが可能となる。以下、実施例を挙げて本発明の特徴を詳細に説明する。
【００２１】
（第一の実施例）
第一の実施例を図３を用いて説明する。図３（ａ）は本実施例による画素構成の一例である。ここで導電型はこれに限られるものはなく、Ｐ型とＮ型が逆になってもよい。
【００２２】
３１１はＰ型半導体基板、もしくは半導体基板上に設けられたＰ型不純物領域（第２の半導体領域）である。３１０は３１１に設けられたＰ型不純物領域である。Ｐ型不純物領域３１０と３１１とは異なる不純物濃度に設計されている。たとえば、Ｐ型不純物領域３１１はＰ型不純物領域３１０よりも不純物濃度が低く設計されている。３０１はＮ型不純物領域（第１の半導体領域）であり、Ｐ型不純物領域３１１とＰＮ接合を構成して光電変換素子（フォトダイオードＰＤ）として機能する。３０２は３０１に集光するための光導波路である。さらに、３０３は光導波路に光を導くためのマイクロレンズである。
【００２３】
信号電荷は、ＰＤから転送部として機能する第１のＭＯＳトランジスタ３０４（ＭＯＳ１）を介して、電荷蓄積領域となる電荷蓄積部３０５（ＳＴ）へ転送される。そして、電荷蓄積部上にはそのチャネルポテンシャルを制御するためのＭＯＳ構造によるコントロールゲート３０６が設けられている。
【００２４】
更に信号電荷は、電荷蓄積部３０５から転送部として機能する第２のＭＯＳトランジスタ３０７を介してフローティングディフュージョン（ＦＤ）３０８に転送される構造となっている。ここで、ＦＤにおいて電荷電圧変換された後に、増幅された信号が画素出力となる。それらは通常のＣＭＯＳセンサと同じ原理であるため、ここでの説明は割愛する。３０９はフォトダイオード以外の素子を遮光する遮光膜である。
【００２５】
３１２はＮ型不純物領域である。３１２とＰＤの間には、Ｎ型不純物領域３１２よりも濃度の低いＮ型不純物領域３１３が配置され、過剰電荷を排出するためのオーバーフロードレイン（ＯＦＤ）の役割を果たす。
【００２６】
次に、本画素の動作を図３（ｂ）から（ｆ）を用いて説明する。これらの図は、図３（ａ）の各部位のチャネルポテンシャルを、動作別に示した図である。
【００２７】
図３（ｂ）は蓄積を行わず、かつ各部の電圧がリセットレベルにある、標準状態のチャネルポテンシャルである。
【００２８】
図３（ｃ）は、蓄積中の各部のポテンシャル分布である。ＭＯＳ１のゲートにバイアスを印加することによりポテンシャルを引きあげ、ＰＤ＜ＭＯＳ１＜ＳＴというポテンシャルの大小関係を作り出す。このようなポテンシャル分布を実現することにより、ＰＤで生成された電荷は、ＰＤに蓄積されることなく、速やかに電荷蓄積部に送られる。ここで、入射光はその波長や入射角により、異なった位置、深さで光電変換が起こる。本実施例では、少なくとも、生成した電荷が移動可能な経路のうち、ＰＤ下のチャネルポテンシャルが一番高くなるように構成している。そのためにたとえＰＤから離れたところで電荷が発生してもＰＤに効率良く集まり、ただちに、電荷蓄積部へ転送される構成になっている。
【００２９】
図３（ｄ）は蓄積が終了し、自画素が選択されてよみだされるまで待機している信号電荷保持期間のチャネルポテンシャルである。カメラがメカシャッターを有していない場合、この期間でも光は入射しており、その光によって生ずる電子の信号電子への混入は防がなくてはならない。このとき、光電荷はチャネルポテンシャルが比較的高いＯＦＤを介して捨てられるので信号電子への漏れ込みは防がれる。つまりＯＦＤの制御により蓄積時間を制御しているともいえる。
【００３０】
図３（ｅ）は、第２のＭＯＳトランジスタ３０７のチャネル部のポテンシャルを制御し、ＦＤへ電荷を転送している時のポテンシャル分布である。電子がすべてＦＤに送られる。その際に、蓄積部の上部のコントロールゲートを調節し、ＦＤにすべて電子が送られるようになるポテンシャル分布を構成している。
【００３１】
図３（ｆ）は、転送終了後のポテンシャル分布である。ここで信号電子はＦＤで電圧に変換され、信号電圧として画素から増幅されて読み出される。
【００３２】
ここで、図３（ｃ）の蓄積の開始動作、および図３（ｄ）の蓄積の終了動作をＭＯＳ１で全画素同時におこなうことで、面内の画素がすべて同期した電子シャッターを実現することが可能になる。なおここで、図３（ｄ）で示したとおり、ＰＤに電荷を蓄積する能力は劣るため、電荷の保持と同時に電荷の蓄積を行うことは困難であるが、電荷蓄積領域を別途設けることにより、飽和電荷蓄積量を所望の値としている。
【００３３】
本実施例によれば、従来ＰＤでは電荷を蓄積するという役目があったため、その面積をむやみに小さくできなかったが、ＰＤの面積を受光に必要な最低限の大きさにとどめることが可能となる。それにより、電子シャッターのような機能を付加しても面積の増加を最低限に抑える画素設計が可能となる。
【００３４】
更に、光導波路によってＰＤへ光を導いているために、ＰＤの面積が小さい場合でも充分な感度を得ることが出来たまま面内同期式電子シャッターが実現できる。
【００３５】
また、電荷蓄積部のポテンシャル分布をゲートで動的にコントロール可能なことにより、蓄積時にはポテンシャルを高く、ＦＤへの転送時にはポテンシャルを低くし、それぞれに適した状態を作りながら面内同期式電子シャッターが実現できる。
【００３６】
さらに、ＰＤの下の部分に電荷が集まるような不純物領域中のポテンシャルが形成されている。そのため、たとえ電荷蓄積領域やＦＤに近いところで電荷が発生したとしても、ＰＤに電荷が集められる確率を高めることが可能となり、スミアの影響を抑えながら面内同期式電子シャッターが実現できる。
【００３７】
また、ＰＤには隣接してＯＦＤが設けられているため、信号電荷保持期間において入射する光は余剰電子として直ちに排出される。したがって、蓄積終了後の光量が比較的大きい場合においてもスミアなどの問題がなく面内同期式電子シャッターを実現可能となる。
【００３８】
ここで、本例では、電子をキャリアとして説明したが、ホールをキャリアとしてもよい。その場合はポテンシャルの関係を適宜逆転させればよい。
【００３９】
また、本例では、光導波路を持たせた構造を説明した。しかし、本発明の最低限の効果を得るためには必須ではない。集光能力が劣るために感度は落ちるが、飽和電荷量、および面内同期式電子シャッターという機能の点で、効果を得ることが可能となる。
【００４０】
また、本例では、第１のＭＯＳトランジスタを含めた構造を説明した。しかし、本発明の最低限の効果を得るためには必須ではない。第１のＭＯＳトランジスタがない場合は、面内同期式電子シャッターという付加機能は実現されないが、電位をコントロールできる蓄積部をフォトダイオードと別に持たせることが可能となる。これにより、読み出しと蓄積に適したポテンシャルの関係を構成するという効果は得られる。
【００４１】
また、本例ではＯＦＤを含めた構造を説明した。しかし、本実施例の効果を得るためには必須ではない。ＯＦＤがない場合は、スミアが発生する恐れがあるが、画素面積の増加を抑えたまま面内同期式電子シャッターは実現できる。
【００４２】
また、本例では二種類のＰ型不純物領域３１０、３１１を有する構造を説明した。しかし、本実施例の効果を得るためには必須ではない。Ｐ型不純物領域が一種類の場合は、スミアや電荷の隣接画素からの漏れ込みが発生する恐れがあるが、画素面積の増加を抑えたまま面内同期式電子シャッターは実現できる。また、スミアや漏れ込みを防ぐための構造はこれには限定されず、たとえばＰＤのＮ型不純物領域が半導体基体中に深く形成された構造となっていてもよい。
【００４３】
また、本例では、電荷蓄積部の上部にコントロールゲートを持たせた構造を説明した。しかし、本発明の効果を得るために必須ではない。信号電子の飽和電荷量、および、電荷蓄積部からＦＤへの転送などを最適化することで、コントロールゲートなしでも画素面積の増加を抑えたまま面内同期式電子シャッターは実現可能である。
【００４４】
また、本例では、フォトダイオードや電荷蓄積部をどのように構成するかについての説明は一切行っていない。たとえば埋め込みフォトダイオードなどや埋め込みチャネルなどの構成は、リーク電流や固定パターンノイズを小さくできるため、採用することが好ましい。また電荷蓄積領域の不純物濃度を、ＰＤを構成する電荷蓄積領域と同導電型の半導体領域よりも高く設定することによって、飽和電荷蓄積量を大きくすることが可能となる。また、電荷蓄積領域の深さを、ＰＤを構成する電荷蓄積領域と同導電型の半導体領域よりも深くすることによっても、飽和電荷蓄積量を大きくすることが可能となる。
【００４５】
（第二の実施例）
第二の実施例を図４を用いて説明する。図３と同様の部位には同じ信号を付加している。図４（ａ）は第二の実施例の画素の断面の一例である。
【００４６】
図３の例と異なる点は、電荷蓄積領域、ＦＤで構成される一連の構造を、一つのＰＤに対して、更に一組配置した点である。付加部分は、第３のＭＯＳトランジスタ（ＭＯＳ３）４０１、第二電荷蓄積部（ＳＴ２）４０２、第４のＭＯＳトランジスタ（ＭＯＳ４）４０３を中心に構成される。電荷蓄積領域が複数の電荷蓄積部により形成された構成となっている。
【００４７】
次に、本画素の動作を図４（ｂ）〜（ｄ）を用いて説明する。図４（ｂ）は、光が照射されていないとき、各部をリセットレベルにした際のポテンシャル分布である。図４（ｃ）の状態で蓄積を開始する。このとき、第１のＭＯＳトランジスタのβ（電流駆動力、電荷移動度）を第３のＭＯＳトランジスタのβと異ならせておく。たとえばここでは第１のＭＯＳトランジスタのβ１は第３のＭＯＳトランジスタのβ３の１０倍である。こうすることで、ＰＤで生成された電荷は、１０対１の割合で第一の電荷蓄積部（ＳＴ）と第二の電荷蓄積部（ＳＴ２）に分配される。このとき、第２のＭＯＳトランジスタのチャネルポテンシャルをＰＤのチャネルポテンシャルよりも高くすることで、第一の電荷蓄積部（ＳＴ）が飽和した際の余剰電子のＰＤを介した第二の電荷蓄積部への再流入を防ぐ。
【００４８】
図４（ｃ）は、蓄積終了状態である。第１のＭＯＳトランジスタおよび第３のＭＯＳトランジスタのチャネルポテンシャルを下げ、信号電荷が、電荷蓄積領域へ流入するのを防ぐ。以降説明は第一の実施例と同様なので省くが、ここで蓄積された二種類の信号電荷は、ＦＤに送られて電圧に変換され、画素外の信号処理回路に読み出される。
【００４９】
本実施例によれば、光をＰＤに蓄積することなく、異なるインピーダンスで直ちに二つの電荷蓄積部に蓄積させることで、同一のＰＤによって観測された二つの異なる感度の信号電荷を得ることが可能となる。本例では、１０対１の割合で集めているので、第二の電荷蓄積部に蓄積された信号電荷は感度１０分の１で測定した画像と同等となり、高輝度側に２０ｄＢダイナミックレンジを拡大することが可能となる。
【００５０】
また、従来、このような機能を実現する際には、ＰＤやＦＤに加えて第二の電荷蓄積部などを追加する必要があった。本実施例においてはＰＤの面積を大幅に減らすことが可能なため、たとえ第二の電荷蓄積部などを新たに設けても面積の増加は最小ですむ。
【００５１】
また、入射光量の減少による感度の低下が問題になる場合には、光導波路をあわせて設けてもよい。
【００５２】
また、第一の実施例で示したように、ＯＦＤを別途設けても良い。そうすることで、蓄積終了後にフォトダイオードが飽和した場合に、第一の電荷蓄積部および第二の電荷蓄積部への余剰電荷の流入を低減することが可能となる。
【００５３】
また、基板内で生まれた電荷の電荷蓄積部への漏れ込みが問題になる場合には、不純物濃度が異なる２種のＰ型不純物領域を設けることで電荷をＰＤに選択的に集め、漏れ込みを防ぎながらダイナミックレンジの拡大が可能となる。
【００５４】
また、特に第１のＭＯＳトランジスタと第３のＭＯＳトランジスタを設けることで、蓄積の終了をメカシャッターではなく、電気的なシャッターで制御することが可能となっている。これにより面内同期式電子シャッターの実現が可能となっている。
【００５５】
また、電荷蓄積部のＯＦＤは、第２のＭＯＳトランジスタを用いて説明したが、たとえば別途、上記のフォトダイオードに付加しているのと同様の構成にしても良い。その際、ＯＦＤのチャネルポテンシャルは、ＰＤのチャネルポテンシャルよりも高く設計すればよい。
【００５６】
また、ここでは第一の電荷蓄積部と第二の電荷蓄積部から電荷が転送されるＦＤを同一としているが、別なＦＤに接続し、別のアンプで読み出しても良い。第一の電荷蓄積部のデータと第二の電荷保持部のデータを同時に読み出すことが可能となり、高速化があわせて可能となる。
【００５７】
また、更に複数の電荷蓄積部を設けてもよいことは言うまでもない。
【００５８】
また、本実施例におけるＰＤや電荷蓄積部の構造について、詳細は省いた、リーク電流などの影響を防ぐために、埋め込みフォトダイオード構造や、埋め込みＭＯＳトランジスタ構造などを採用しても良い。
【００５９】
（第１の実施例の変形例）
実施例１では、蓄積開始時から、常にフォトダイオードから電荷蓄積部へすべての電子が流れ込むような制御を行っている。しかし、すべての電子を蓄積部に集めることができればよく、その際には上記駆動以外の方法も考えられる。
【００６０】
上記のような、すべての電子が流れ込むような制御をおこなう際、ＭＯＳ１のチャネルポテンシャルを蓄積期間中長期にわたって引き上げ続けなければならない。その際にＭＯＳ１の界面はつねに空乏化されるため、界面準位を介した電子の生成・再結合に起因する、暗電流が発生する。暗電流は、ショットノイズというランダムノイズの原因となり、暗部の画質を劣化させる。ゆえに、センサの要求スペック、もしくは使用動作温度に応じて、暗電流に対する対策が必要となる。
【００６１】
これに対して図６のような工夫によって上記問題を解決できる。図６（ａ）は図３（ａ）に対して、１１０１のＭＯＳ１が埋め込みチャネル構造のＭＯＳトランジスタであるという点が異なる。および、余剰電子掃きだし用のオーバーフロードレインが明示的にＭＯＳトランジスタ１１０２の様に設けられている点が異なる。図６（ｂ）は、リセット後の状態を示すチャネルポテンシャルである。ここでは、ＭＯＳ１のチャネルポテンシャルが異なる。本例の構成によれば、図３（ｂ）のようにＭＯＳ１を十分オフさせるような電圧を印加しても、埋め込みチャネル構造になっているため、表面からある程度の深さのところにチャネルポテンシャルの高いところが現れる。
【００６２】
図６（ｃ）は、蓄積中のチャネルポテンシャルおよび信号電子の状態を示した図面である。図３（ｃ）との差異は、わずかではあるが、ある程度の電荷は、ＭＯＳ１によって作られる電位障壁に遮られフォトダイオードに蓄積され、そこからあふれた分の電荷が信号電子として蓄積部に送られるという点である。
【００６３】
図６（ｄ）は、蓄積終了直前の動作を示す。図６（ｃ）の状態では、光電荷の一部がフォトダイオードに残ってしまい、その残る量が常にあるていどばらつきをもつため画質に影響を及ぼす。蓄積終了直前にＭＯＳ１をいわゆるＯＮ動作させ、チャネルポテンシャルを上げ、フォトダイオードに残った信号電子をすべて蓄積部に掃きだすことで、すべての信号電荷を蓄積部に送り出す。このときにＭＯＳ１の表面が空乏状態になり、暗電流が発生する懸念があるが、掃きだし動作は一瞬のためにその値は無視できる。
【００６４】
図６（ｅ）、図６（ｆ）、図６（ｇ）は、それぞれ、読みだし待機時のポテンシャルおよび電子の状態、当該画素読みだし状態、および、読みだし終了状態を示している。それぞれ図３（ｄ）、図３（ｅ）、図３（ｆ）と等価な状態を表す。ここでは、ＯＦＤ−ＭＯＳ１１０２をゲート電極で制御して、そのチャネルポテンシャルを引き上げ、余剰電子を逃がしている点、および、ＭＯＳ１のチャネルポテンシャルが違うという差異がある。しかし、余剰電子が蓄積部に混入しないように電荷を捨てているという点で違いはない。
【００６５】
（本発明の撮像装置をデジタルカメラへ応用した例）
図８は、本発明による撮像装置をカメラに応用する場合の回路ブロックの例を示したものである。撮影レンズ１００２の手前にはシャッター１００１があり、露出を制御する。本発明の撮像装置によれば、このメカシャッタを設けずに、電子シャッタにより電荷の蓄積時間を制御することも可能である。絞り１００３により必要に応じ光量を制御し、撮像装置１００４に結像させる。撮像装置１００４から出力された信号は信号処理回路１００５で処理され、Ａ／Ｄ変換器１００６によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部１００７で演算処理される。処理されたディジタル信号はメモリ１０１０に蓄えられたり、外部Ｉ／Ｆ１０１３を通して外部の機器に送られる。撮像装置１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６、信号処理部１００７はタイミング発生部１００８により制御される他、システム全体は全体制御部・演算部１００９で制御される。また、本発明のフォトダイオードから電荷蓄積部への電荷の転送を制御するのも、タイミング発生部により行なうことができる。記録媒体１０１２に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御Ｉ／Ｆ部１０１１を通して、記録される。
【符号の説明】
【００６６】
３０１  フォトダイオード
３０５  電荷蓄積領域
３０７  転送ＭＯＳトランジスタ
３０８  フローティングディフュージョン
【図１】
0005595555.tif 000002
【図２】
0005595555.tif 000003
【図３】
0005595555.tif 000004
【図４】
0005595555.tif 000005
【図５】
0005595555.tif 000006
【図６】
0005595555.tif 000007