(57)【特許請求の範囲】
【請求項１】
スイッチング手段と、
前記スイッチング手段に接続され、前記スイッチング手段が駆動することにより電圧が印加されるインダクタと、
前記インダクタに接続され、前記インダクタに発生する電圧を整流する整流素子と前記整流素子で整流した電圧を保持するコンデンサを夫々複数備えた整流手段と、
前記インダクタと前記整流手段の間に接続され、前記インダクタに流れる交流電流と前記整流手段の複数の前記整流素子に流れる直流電流を分離し、前記整流手段の複数の前記整流素子に流れる直流電流を検出するための分離用コンデンサを備えたことを特徴とする電源。
【請求項２】
前記分離用コンデンサで分離された前記直流電流を検出する検出手段を有することを特徴とする請求項１に記載の電源。
【請求項３】
前記検出手段は、前記直流電流を電圧に変換するためのオペアンプを含むことを特徴とする請求項２に記載の電源。
【請求項４】
前記整流手段は、前記インダクタに一端が接続された第一のコンデンサと、前記第一のコンデンサの他端とカソード端子が接続された第一のダイオードと、前記第一のダイオードのアノード端子と一端が接続された第二のコンデンサと、前記第二のコンデンサの他端とカソード端子が接続された第二のダイオードと、前記第二のダイオードのアノード端子と接続された第二のコンデンサを含み、前記整流手段から出力される電圧は正極性の電圧であることを特徴とする請求項１乃至３のいずれか１項に記載の電源。
【請求項５】
前記整流手段は、前記インダクタに一端が接続された第一のコンデンサと、前記第一のコンデンサの他端とアノード端子が接続された第一のダイオードと、前記第一のダイオードのカソード端子と一端が接続された第二のコンデンサと、前記第二のコンデンサの他端とアノード端子が接続された第二のダイオードと、前記第二のダイオードのカソード端子と接続された第二のコンデンサを含み、前記整流手段から出力される電圧は正極性の電圧であることを特徴とする請求項１乃至３のいずれか１項に記載の電源。
【請求項６】
前記整流手段は、前記インダクタに発生した電圧を前記整流素子と前記コンデンサの数に応じた電圧に昇圧して出力することを特徴とする請求項１乃至５のいずれか１項に記載の電源。
【請求項７】
更に、前記インダクタに入力される電圧を可変する電圧可変手段を備えたことを特徴とする請求項１乃至６のいずれか１項に記載の電源。
【請求項８】
更に、前記整流手段から出力される電圧を検出するための電圧検出手段を備えたことを特徴とする請求項１乃至７のいずれか１項に記載の電源。
【請求項９】
前記スイッチング手段を所定の周波数で駆動するための駆動信号を前記スイッチング手段に供給する信号供給手段を有し、
前記信号供給手段は、前記駆動信号の周波数を変更可能であることを特徴とする請求項１乃至８のいずれかに記載の電源。
【請求項１０】
記録材に画像を形成するための画像形成手段と、
前記画像形成手段に電圧を印加する電源と、を備え
前記電源は、
スイッチング手段と、
前記スイッチング手段に接続され、前記スイッチング手段が駆動することにより電圧が印加されるインダクタと、
前記インダクタに接続され、前記インダクタに発生する電圧を整流する整流素子と前記整流素子で整流した電圧を保持するコンデンサを夫々複数備えた整流手段と、
前記インダクタと前記整流手段の間に接続され、前記インダクタに流れる交流電流と前記整流手段の複数の前記整流素子に流れる直流電流を分離し、前記整流手段の複数の前記整流素子に流れる直流電流を検出するための分離用コンデンサを備えたことを特徴とする画像形成装置。
【請求項１１】
前記分離用コンデンサで分離された前記直流電流を検出する検出手段を有することを特徴とする請求項１０に記載の画像形成装置。
【請求項１２】
前記検出手段は、前記直流電流を電圧に変換するためのオペアンプを含むことを特徴とする請求項１１に記載の画像形成装置。
【請求項１３】
前記整流手段は、前記インダクタに一端が接続された第一のコンデンサと、前記第一のコンデンサの他端とカソード端子が接続された第一のダイオードと、前記第一のダイオードのアノード端子と一端が接続された第二のコンデンサと、前記第二のコンデンサの他端とカソード端子が接続された第二のダイオードと、前記第二のダイオードのアノード端子と接続された第二のコンデンサを含み、前記整流手段から出力される電圧は正極性の電圧であることを特徴とする請求項１０乃至１２のいずれか１項に記載の画像形成装置。
【請求項１４】
前記整流手段は、前記インダクタに一端が接続された第一のコンデンサと、前記第一のコンデンサの他端とアノード端子が接続された第一のダイオードと、前記第一のダイオードのカソード端子と一端が接続された第二のコンデンサと、前記第二のコンデンサの他端とアノード端子が接続された第二のダイオードと、前記第二のダイオードのカソード端子と接続された第二のコンデンサを含み、前記整流手段から出力される電圧は正極性の電圧であることを特徴とする請求項１０乃至１２のいずれか１項に記載の画像形成装置。
【請求項１５】
前記整流手段は、前記インダクタに発生した電圧を前記整流素子と前記コンデンサの数に応じた電圧に昇圧して出力することを特徴とする請求項１０乃至１４のいずれか１項に記載の画像形成装置。
【請求項１６】
更に、前記インダクタに入力される電圧を可変する電圧可変手段を備えたことを特徴とする請求項１０乃至１５のいずれか１項に記載の画像形成装置。
【請求項１７】
更に、前記整流手段から出力される電圧を検出する電圧検出手段を備えたことを特徴とする請求項１０乃至１６のいずれか１項に記載の画像形成装置。
【請求項１８】
前記画像形成手段は、像担持体を帯電するための帯電手段であって、
前記検出手段は、前記帯電手段に流れる前記直流電流を検出することを特徴とする請求項１０乃至１７のいずれか１項に記載の画像形成装置。
【請求項１９】
前記画像形成手段は、像担持体に形成されたトナー像を転写体に転写するための転写手段であって、前記検出手段は、前記転写手段に流れる前記直流電流を検出することを特徴とする請求項１０乃至１７のいずれか１項に記載の画像形成装置。
【請求項２０】
前記画像形成手段は、像担持体に形成された潜像を現像する現像手段であって、前記電圧検出手段によって検出した電圧に基づき前記現像手段に出力する電圧を制御することを特徴とする請求項１７に記載の画像形成装置。
【請求項２１】
前記スイッチング手段を前記所定の周波数で駆動するための駆動信号を前記スイッチング手段に供給する信号供給手段を有し、
前記信号供給手段は、前記駆動信号の周波数を変更可能であることを特徴とする請求項１０乃至２０のいずれか１項に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧を発生する高圧電源に関する。
【背景技術】
【０００２】
従来、複写機、プリンタ、ファクシミリ等の画像形成装置として電子写真方式を用いた装置が知られている。この電子写真方式の画像形成装置では、現像剤としてのトナーを用いて像担持体に形成された潜像を現像する現像部材、像担持体を一様に帯電する帯電部材、像担持体に形成されたトナー像を記録材に転写する転写部材に高電圧を印加して画像形成を行う構成となっている。このような画像形成のための複数の部材に対して、高電圧を出力する高圧電源として巻線式の電磁トランスを用いた高圧電源が知られている。例えば、特許文献１に、電磁トランスを用いた高圧電源の一例が記載されている。
【０００３】
図７に電磁トランスを二つ用いて、正負両極性の高電圧を出力する高圧電源の一例を示す。図７の７１３は負電圧を出力する高圧電源であり、電磁トランス７０１を有している。電磁トランス７０１はスイッチング素子を含む電磁トランス７０１の一次側の駆動回路７０５によりトランス一次巻線に交流電力を供給することにより二次巻線に交流高圧を発生させる。そして、二次巻線に発生した交流高圧はダイオード７０２とコンデンサ７０３によって整流及び平滑されて負の直流電圧として出力される。７０４は負電圧の高圧電源のブリーダ抵抗である。一方、図中の７１２は正電圧の高圧電源であり、負電圧の高圧電源７１３と同様に電磁トランス７０６を有しており、一次側の駆動回路７１０により電磁トランス７０６の一次巻線に交流電力を供給することにより二次巻線に交流高圧を発生させる。そして、発生した交流高圧はダイオード７０７と高圧コンデンサ７０８によって整流及び平滑されて正の直流高圧として出力される。７０９は正電圧の高圧電源のブリーダ抵抗である。なお、負電圧高圧電源７１３と正電圧高圧電源７１２は直列に接続されており、夫々の高圧電源で発生した直流高圧は、ブリーダ抵抗７０４、７０９を介して、負荷７１１に印加される。また、７１４は電流検知回路である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３０９０４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、画像形成装置をより小型化、軽量化、低コスト化することが求められており、そのためには、装置に搭載される高圧電源を更に小型化、軽量化、低コスト化することが必要になっている。
【０００６】
図７に示すような電磁トランスを用いた高圧電源を小型化、軽量化、低コスト化するに際し、以下のような課題がある。一般的に電磁トランスは他の電子部品に比べて、高さや体積が大きい。そのため、高圧電源を更に小型化しようとする場合、電磁トランスのサイズが小型化に影響してくる。電磁トランスは上記したように必要な高電圧を出力するため所定数以上の巻線数が必要になる。従って高電圧を出力するための電磁トランスそのものを小型化するには限界がある。また、電磁トランスはフェライトや銅線を用いる構成が一般的であり、他の電子部品と比べて重いため高圧電源の軽量化にも限界がある。また、フェライトや銅線を用いるため他の電子部品に比べるとコスト高となるため、高圧電源の低コスト化にも影響を及ぼす。このように電磁トランスを用いた高圧電源の更なる小型化、軽量化、低コスト化には限界がある。つまり、複数の高圧電源を搭載する画像形成装置の更なる小型化、軽量化、低コスト化を妨げる要因になる可能性がある。
【０００７】
本発明は上記課題を鑑み、高圧電源の小型化、軽量化、低コスト化を実現することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するための本発明の電源は、スイッチング手段と、前記スイッチング手段に接続され、前記スイッチング手段が駆動することにより電圧が印加されるインダクタと、
前記インダクタに接続され、前記インダクタに発生する電圧を整流する整流素子と前記整流素子で整流した電圧を保持するコンデンサを夫々複数備えた整流手段と、前記インダクタと前記整流手段の間に接続され、前記インダクタに流れる交流電流と前記整流手段の複数の前記整流素子に流れる直流電流を分離し、前記整流手段の複数の前記整流素子に流れる直流電流を検出するための分離用コンデンサを備えたことを特徴とする。
また、本発明の画像形成装置は、記録材に画像を形成するための画像形成手段と、前記画像形成手段に電圧を印加する電源と、を備え、前記電源は、スイッチング手段と、前記スイッチング手段に接続され、前記スイッチング手段が駆動することにより電圧が印加されるインダクタと、前記インダクタに接続され、前記インダクタに発生する電圧を整流する整流素子と前記整流素子で整流した電圧を保持するコンデンサを夫々複数備えた整流手段と、前記インダクタと前記整流手段の間に接続され、前記インダクタに流れる交流電流と前記整流手段の複数の前記整流素子に流れる直流電流を分離し、前記整流手段の複数の前記整流素子に流れる直流電流を検出するための分離用コンデンサを備えたことを特徴とする。
【発明の効果】
【０００９】
以上説明したように、高圧電源の小型化、軽量化、低コスト化を実現することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】実施例１の高圧電源の回路構成を示す図。
【図２】実施例１の高圧電源の回路が動作した際の電流及び電圧波形を示す図。
【図３】実施例２の高圧電源の回路構成を示す図。
【図４】実施例２の高圧電源の回路が動作した際の電流及び電圧波形を示す図。
【図５】実施例３の高圧電源の回路構成を示す図。
【図６】実施例４の高圧電源の回路構成を示す図。
【図７】従来の電磁トランスを用いた高圧電源の概略構成を示す図。
【図８】本発明の高圧電源を適用例を示す図。
【発明を実施するための形態】
【００１１】
次に、上述した課題を解決するための本発明の具体的な構成について、以下に実施例に基づき説明する。なお、以下に示す実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。
【実施例１】
【００１２】
以下、実施例１の構成及び動作について図面を用いて詳細に説明する。本実施例は、電磁トランスを用いずに高電圧を出力する回路構成を特徴としている。図１に実施例１の高電圧を出力する高圧電源の回路構成を示す。
【００１３】
図１おいて、インダクタＬ１００とコンデンサＣ１００で電圧共振部である電圧共振回路を構成している。この電圧共振回路から発生した電圧は、以降、フライバック電圧という。インダクタＬ１００は、電圧共振回路を駆動するスイッチング部としてのスイッチング素子Ｑ１０１と電源電圧Ｖｃｃ（本例では＋２４Ｖとする）との間に接続される。そして、インダクタＬ１００は、スイッチング素子Ｑ１０１が駆動（オンオフ）することにより断続的に電圧が印加されるインダクタンス成分を有する素子の一例である。なお、本実施例では、一例として、スイッチング素子Ｑ１０１を電解効果トランジスタＱ１０１（以下、ＭＯＳＦＥＴ  Ｑ１０１という）として説明する。また、コンデンサＣ１００は接地されている。この電圧共振回路からの出力されるフライバック電圧は、そのフライバック電圧を整流する整流部として機能する整流回路１０７によって正電圧に整流される。本実施例では、一例として、５つのダイオードと５つのコンデンサで整流回路を形成する構成（５段構成ともいう）として説明する。
【００１４】
整流回路１０７は、順方向に電流を流すダイオードＤ１０１と、ダイオードＤ１０１のカソード端子と電源電圧Ｖｃｃ間に接続されて電荷を充電するコンデンサＣ１０１によって、正極性のフライバック電圧が取り出される。具体的な回路の接続は、インダクタＬの電源電圧側の接続部（接続点）にコンデンサＣ１０１が接続され、さらにコンデンサＣ１０１の他端にダイオードＤ１０１が接続される構成である。続いて、ダイオードＤ１０２、Ｄ１０３、Ｄ１０４、Ｄ１０５及びコンデンサＣ１０２、Ｃ１０３、Ｃ１０４、Ｃ１０５を夫々複数備えた（複数段）の整流回路１０７が形成される。そして、整流回路１０７からの出力は平滑用コンデンサＣ１０６を介して接地されて出力電圧波形が平滑される。
【００１５】
なお、整流回路１０７はコンデンサＣ１０９を介して接続される。具体的には、電流共振回路のインダクタＬ１００とＭＯＳＦＥＴ  Ｑ１との接続部（接続点）にコンデンサＣ１０９が接続される。このコンデンサＣ１０９はコンデンサＣ１００に比べて静電容量が十分に大きいコンデンサである。従って、このコンデンサＣ１０９が電圧共振回路に与える影響は殆ど無いと考えてよい。整流回路１０７の出力は、出力端子１０４に接続されて直流電圧が取り出される。この直流電圧は、高電圧が必要な負荷１１０に印加される。負荷１１０の一例としては、画像形成装置の画像形成のための現像部や転写部等の負荷である。
【００１６】
このように、インダクタＬ１００とコンデンサＣ１００により構成される電圧共振回路によって昇圧されたフライバック電圧を多段構成の整流回路１０７によって昇圧及び整流して出力することができる。出力する高電圧の値をどの程度昇圧するかについては、出力対象の負荷が必要とする高電圧の値に応じて整流回路１０７の段数を変更して調整することができる。
【００１７】
次に、上記の電圧共振回路及び整流回路を駆動する方法について説明する。本実施例では、コントローラ１０１とクロック発振器１０２を用いて、ＭＯＳＦＥＴ  Ｑ１の駆動周波数信号の周波数を可変に制御することによって出力される高電圧の値を可変制御することを特徴としている。以下、駆動周波数信号による制御動作について説明する。なお、本実施例では、駆動周波数信号のデューティー比（信号のオン時間とオフ時間の比）は固定としている。
【００１８】
コントローラ１０１は制御信号をクロック発振器１０２（以下、ＶＣＯ１０２という）に出力する。ＶＣＯ１０２は、入力される制御信号に応じた駆動周波数信号をＭＯＳＦＥＴ  Ｑ１０１のゲート端子に出力する。ここで、駆動周波数信号によって出力電圧Ｖｏｕｔを制御する場合、出力電圧Ｖｏｕｔを高くしたいときは駆動周波数信号の周波数を低くし、出力電圧Ｖｏｕｔを低くしたい場合は駆動周波数信号の周波数を高くする。さらに詳細に説明すれば、駆動周波数信号の周波数を低くすると、ＭＯＳＦＥＴ  Ｑ１０１のオン時間が長くなり、オン時間に応じて、インダクタＬ１００により多くのエネルギーが蓄えられ、電圧共振回路のフライバック電圧の最大値も高くなる。すなわち、出力端子１０４から出力される電圧が高くなる。逆に、周波数を高くすると、ＭＯＳＦＥＴ  Ｑ１０１のオン時間が短くなり、短くなったオン時間に応じて、インダクタＬ１００に蓄えられるエネルギーが低下し、電圧共振回路のフライバック電圧の最大値も低くなる。すなわち、出力端子１０４から出力される電圧が低くなる。このように、駆動周波数信号の周波数を可変に制御することにより出力電圧Ｖｏｕｔを制御することができる。この周波数の可変制御のために、出力電圧Ｖｏｕｔをフィードバックしてコントローラ１０１からの制御信号と比較して、比較結果に応じて周波数を可変に制御する動作を実行する。
【００１９】
次に、負荷に流れる電流を検出する構成及び動作について説明する。図１において、電圧共振回路は、コンデンサ１０９を介して多段の整流回路１０７に接続される。このコンデンサＣ１０９を設けるのは、電圧共振回路を構成するインダクタＬ１００とコンデンサＣ１００間の交流電流の流れを妨げることなく、電圧共振回路の交流電流の流れと整流回路１０７の直流電流の流れを分離することができる。図１において、この交流電流の流れを矢印点線で示す（ＡＣ）。また、直流電流の流れを矢印点線で示す（ＤＣ）。このコンデンサ９を設けることによるＡＣとＤＣの夫々の電流の流れを分離するための構成と動作が本実施例において特徴的な点である。これにより、後述する電流検出部１０６に流れる電流ｉ２は、分離したＤＣの電流の流れになり、負荷に流れる電流ｉ１と等しくなるため、電流検出部１０６で検知して負荷に流れる電流を正確に検出することができる。
【００２０】
次に、電流検出部１０６の構成と動作について説明する。電流検出部１０６は、オペアンプＱ１０２、抵抗Ｒ１０２、Ｒ１０３、Ｒ１０１、コンデンサＣ１０７からなるオフセット電位設定のための回路構成であり、電圧共振回路と整流回路１０７の入力側に接続されている。具体的には図１において、電圧共振回路のインダクタＬ１００とＣ１００とが接続されるラインに抵抗Ｒ１００を介して接続される。オペアンプＱ１０２は、非反転入力端子にオフセット電位を設定するための抵抗Ｒ１０２とＲ１０３が接続されており、所定の電圧が入力されて、反転入力端子と同一電位になるように制御動作する。なお、所定の電圧は、Ｖｒｅｆ×Ｒ１０３／（Ｒ１０２＋Ｒ１０３）と定義される。抵抗Ｒ１００及びコンデンサＣ１０７はオペアンプＱ１０２の反転入力端子へのＡＣの重畳を防ぐ役割を果たす。また、コンデンサＣ１０８は、オペアンプＱ１０２のＡＣのゲインを下げる機能をする。負荷に流れる電流ｉ１は電流検出部１０６に流れる電流ｉ２と等しいので、電流値の検出信号Ａは負荷に流れる電流ｉ１に応じた電圧値ＶＡを出力する。電圧値ＶＡは、以下の式で示すことができる。
ＶＡ＝Ｒ１０１×ｉ１＋｛Ｖｒｅｆ×Ｒ１０３／（Ｒ１０２＋Ｒ１０３）｝・・・式（１−１）
また、負荷に流れている電流ｉ１は、以下の式で示すことができる。
ｉ１＝〔ＶＡ−｛Ｖｒｅｆ×Ｒ１０３／（Ｒ１０２＋Ｒ１０３）｝〕／Ｒ１０１・・・式（１−２）
したがって、電流値の検出信号Ａをモニタすることで、負荷に流れる電流を検出することができる。
【００２１】
次に、本実施例の回路が動作した際の電流及び電圧波形の一例を図２に基づき説明する。図２に示す波形は、電流検出部１０６で検出される電流が一定の値になるように制御する（定電流制御する）際の波形の一例である。
【００２２】
図２の電流値検出信号Ａは、負荷に流れる電流ｉ１を電圧値ＶＡに変換した波形を示している。図２のＱ１０１ゲート電圧は、クロック発振器１０２からＭＯＳＦＥＴＱ１０１のゲートに印加される電圧波形を示している。図２のＱ１０１ドレイン電流は、ＭＯＳＦＥＴＱ１０１のドレイン・ソース間に流れる電流波形を示している。このＱ１０１ドレイン電流は、ＭＯＳＦＥＴＱ１０１がオンすると電源電圧ＶｃｃからインダクタＬ１０１に電流が流れ始める。インダクタＬ１００はＱ１０１ドレイン電流の流れる時間に応じてエネルギーが蓄積される。図２のＱ１０１ドレイン電圧は、ＭＯＳＦＥＴＱ１０１がオフしたときに電圧共振回路から発生するフライバック電圧波形を示している。フライバック電圧の最大値ｖｄ１は、電源電圧Ｖｃｃの数倍の電圧値になる。図２においては、ドレイン電圧が零の時点でスイッチング（一般に、「ゼロボルトスイッチング：ＺＶＳ」）を行っている。ゼロボルトスイッチングを行うことで、ターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。図２の出力電圧Ｖｏｕｔは、出力端子１０４に生じる電圧波形を示している。
【００２３】
本実施例では、負荷電流を増加させたときの回路動作波形について説明する。図２のＷ１の時点は負荷の抵抗値が高くなったときを示している。出力電圧Ｖｏｕｔが一定とすると、負荷電流は減少し電流値検出信号Ａはｖｉ１からｖｉ２（ｖｉ１＞ｖｉ２）へ変化する。負荷電流を増加するには、出力電圧ｖｏｕｔを高くすればよい。そこで、図２のＸ１の地点ではＭＯＳＦＥＴＱ１０１の駆動（オンオフ）周期を長くし、インダクタＬ１００に蓄えられるエネルギーを増加することで、フライバック電圧の最大値を高くしている。
【００２４】
図２のＹ１の地点でフライバック電圧の最大値がｖｄ１からｖｄ２（ｖｄ２＞ｖｄ１）へ変化したとすると、それに応じて出力電圧Ｖｏｕｔもｖｏ１からｖｏ２（ｖｏ２＞ｖｏ１）へ変化する。出力電圧Ｖｏｕｔの変化に応じて電流値検出信号Ａもｖｉ２からｖｉ１へ変化する。このように、ＭＯＳＦＥＴＱ１０１の駆動（オンオフ）周期を長くすることで、負荷電流を増加させることができる。
【００２５】
以上のように、複数の容量素子としてのコンデンサと複数のダイオードで多段の整流回路を構成し、電磁トランスを設けずに、高電圧を出力する回路構成にすることで、小型且つ軽量且つ安価な高圧電源を提供することができる。そして、電圧共振回路と多段の整流回路を容量素子を介して接続して、電圧共振回路の交流電流の流れと整流回路１０７の直流電流の流れを分離することができるので、電流検出回路によって負荷に流れる電流を正確に検出することができる。
【００２６】
なお、本実施例に拠れば、コントローラ１０１で電流値の検出信号Ａをモニタして、負荷に流れる電流が一定になるように周波数信号の周波数を可変制御して定電流制御を実行することも容易になるという効果もある。
【００２７】
また、本実施例では正電圧を出力する回路構成を示したが、本実施例において整流回路１０７のダイオードの極性を反転するように接続すれば負電圧を出力する回路を構成すことができる。負電圧を出力する回路のとしては、図１の回路とは異なり、整流回路１０７を構成しているダイオードの極性が反転して接続している。なお、整流回路１０７の動作に関しては上記と同様、コンデンサによる電圧ホールドとフライバック電圧分の電圧加算を整流段の段数分、繰り返して電圧が増幅される動作になる。
【実施例２】
【００２８】
本実施例は、実施例１の構成に対して、更に負荷に印加される電圧を検出する電圧検出部を追加した点が異なる。本実施例では、実施例１と共通する構成については説明を省略し、追加した電圧検知部について詳細に説明する。
【００２９】
本実施例の電源回路を図３に示す。図３において電圧共振回路と多段の整流回路は実施例１と同様の構成であり同様に動作する。なお、図３の回路は実施例１で説明した図１の回路と基本的な構成は同様であり、以下のとおり対応する。図１におけるコントローラ１０１、クロック発振器１０２は、図３において２０１、２０２と記載している。また、インダクタＬ１００をＬ２００、コンデンサＣ１００をＣ２００、スイッチング素子Ｑ１０１をＱ２０１と記載している。また、図１の多段の整流回路１０７のコンデンサＣ１０１〜Ｃ１０５、ダイオードＤ１０１〜Ｄ１０５は、図３における多段の整流回路２０７として、Ｃ２０１〜Ｃ２０５、Ｄ２０１〜Ｄ２０５と記載している。また、図１の電流検出回路１０６のＲ１０１〜Ｒ１０３、Ｃ１０８、Ｑ１０２は、図３の電流検出回路２０６としてＲ２０１〜Ｒ２０３、Ｃ２０８、Ｑ２０２と記載している。また、図１のコンデンサＣ１０６、Ｃ１０７は、図３としてＣ２０６、Ｃ２０７と記載している。
【００３０】
本実施例では、上記したとおり実施例１の回路構成に対して、更に電圧検出部２０８が追加されている点が特徴である。そして、電圧検出部２０８は直接接地せずに、電流検出部２０６を介して接地する回路構成となっている。このような回路構成によって負荷に流れる電流ｉ３（図１のｉ１と同じ）と電流検出部２０６に流れる電流ｉ４（図１のｉ２と同じ）が等しい関係になる。したがって、電流値検知信号Ｃを検知すれば負荷に流れる電流を検出することができる。
【００３１】
次に、電圧検出部２０８の構成及び動作について説明する。電圧検出部２０８は、抵抗Ｒ２０４、Ｒ２０５で構成された回路であり、コントローラ２０１と電流検出部２０６と出力端子に接続される。出力電圧Ｖｏｕｔは抵抗Ｒ２０４、Ｒ２０５によって分圧されるので、電圧値検知信号Ｄは出力電圧Ｖｏｕｔに応じた電圧値ＶＤを出力する。この電圧値ＶＤは、以下の式で示される。
ＶＤ＝
［Ｖｏｕｔ−｛Ｖｒｅｆ×Ｒ２０３／（Ｒ２０２＋Ｒ２０３）｝］×
｛Ｒ２０４／（Ｒ２０４＋Ｒ２０５）｝＋
｛Ｖｒｅｆ×Ｒ２０３／（Ｒ２０２＋Ｒ２０３）｝
・・・  式（２−１）
また、負荷に印加される出力電圧Ｖｏｕｔは、以下の式で示される。
Ｖｏｕｔ＝
［ＶＤ−｛Ｖｒｅｆ×Ｒ２０３／（Ｒ２０２＋Ｒ２０３）｝］／
｛Ｒ２０４／（Ｒ２０４＋Ｒ２０５）｝＋
｛Ｖｒｅｆ×Ｒ２０３／（Ｒ２０２＋Ｒ２０３）｝
・・・  式（２−２）
上記の式で示されるように、電圧値検知信号Ｄをコントローラ２０１によって検知することで、負荷に印加される電圧を検知することができる。
【００３２】
次に、本実施例の回路が動作した際の電流及び電圧波形の一例を図４に基づき説明する。図４に示す波形は、電圧検出部２０８で検出される電圧が一定の値になるように制御する（定電圧制御する）際の波形の一例である。
【００３３】
図４において電流値検出信号ＣとＱ２０１ゲート電圧とＱ２０１ドレイン電流とＱ２０１ドレイン電圧は実施例１と同様な回路動作波形である。図４の電圧値検出信号Ｄは、出力電圧Ｖｏｕｔを電圧値ＶＤに変換した波形を示している。図４の出力電圧Ｖｏｕｔは、出力端子１０４に生じる電圧波形を示している。
【００３４】
本実施例では、出力電圧を高くしたときの回路動作波形について説明する。図４のＷ２の時点は負荷の抵抗値が低くなったときを示している。負荷電流が一定（電流値検出信号Ｃはｖｉ３で一定）とすると、出力電圧Ｖｏｕｔは低くなり電圧値検出信号Ｄはｖ３からｖ４（ｖ３＞ｖ４）へ変化する。そこで、図４のＸ２の地点ではＭＯＳＦＥＴＱ１０１の駆動（オンオフ）周期を長くし、インダクタＬ１００に蓄えられるエネルギーを増加することで、フライバック電圧の最大値を高くしている。図４のＹ２の地点でフライバック電圧の最大値がｖｄ３からｖｄ４（ｖｄ４＞ｖｄ３）変化したとすると、それに応じて電流値検出信号ＣはＶｉ３からｖｉ４に、出力電圧Ｖｏｕｔはｖｏ４からｖｏ３（ｖｏ４＞ｖｏ３）にそれぞれ変化している。出力電圧Ｖｏｕｔの変化に応じて電圧値検出信号Ｄもｖ４からｖ３へ変化している。このように、ＭＯＳＦＥＴＱ１０１の駆動（オンオフ）周期を長くすることで、出力電圧を高くすることができる。
【００３５】
以上のように、複数の容量素子と複数のダイオードで多段の整流回路を構成し、高電圧の出力を可能とすることで、小型且つ軽量且つ安価な高圧電源を提供することができる。そして、コントローラ２０１で電流値検知信号Ｃを検知し、負荷に流れる電流が一定になるように制御周波数を可変制御することで、負荷に印加される電圧を検知しながら定電流制御することが可能になる。
【００３６】
また、コントローラ２０１で電圧値検知信号Ｄを検知し、負荷に印加される電圧が一定になるように制御周波数を可変制御して、負荷に流れる電流をモニタしながら定電圧制御することも可能になる。
【００３７】
以上、本実施例によれば、小型且つ軽量且つ安価な高圧電源を提供すると共に、電圧検知回路を追加して、高圧電源から負荷に対して出力する際に、定電流制御や定電圧制御を行うことが可能となる。
【実施例３】
【００３８】
本実施例は、実施例２の構成に対して、さらに、負電圧と正電圧を出力可能とし、夫々の電圧を重畳することにより正負どちらの電圧でも出力できるようにした点が異なる。図５に本実施例の回路構成を示す。
【００３９】
図５において、電圧共振回路と多段の整流回路による出力電圧制御については実施例１と同様に動作する。本実施例の電源回路を図５に示す。なお、実施例１で説明した図１の回路と基本的な構成は同様である。図１におけるコントローラ１０１、クロック発振器１０２は、図５において３０１、３０２と記載している。また、インダクタＬ１００をＬ３００、コンデンサＣ１００をＣ３００、スイッチング素子Ｑ１０１をＱ３０１と記載している。また、図１の多段の整流回路１０７のコンデンサＣ１０１〜Ｃ１０５は、ダイオードＤ１０１〜Ｄ１０５は、図５における多段の整流回路３０７として、Ｃ３０１〜Ｃ３０５、Ｄ３０１〜Ｄ３０５と記載している。また、図１の電流検出回路１０６のＲ１０１〜Ｒ１０３、Ｃ１０８、Ｑ１０２は、図５の電流検出回路３０６としてＲ３０１〜Ｒ３０３、Ｃ３０８、Ｑ３０２と記載している。なお、図１における負荷に流れる電流ｉ１、検出される電流ｉ２は、夫々ｉ５，ｉ６と記載している。また、図１のコンデンサＣ１０６、Ｃ１０７は、図５としてＣ３０６、Ｃ３０７と記載している。
【００４０】
なお、本実施例では、多段の整流回路３０７からの正電圧が出力される構成である。そして、この整流回路３０７とは別に、もう１つ負電圧を出力するための回路が設けられている。負電圧を出力する回路は、スイッチング素子Ｑ３５１、電圧共振回路としてのインダクタＬ３５０とコンデンサＣ３５０、コンデンサＣ３５１〜Ｃ３５５及びダイオードＤ３５１〜Ｄ３５５からなる多段の整流回路３５７から構成される。多段の整流回路３５７のダイオードの接続が整流回路３０７とは逆向きに接続して負電圧を出力するように構成されている。
【００４１】
本実施例では、正電圧出力部として、第１のスイッチング素子Ｑ３０１と第１の電圧共振回路と正電圧を昇圧する多段構成の第１の整流回路３０７で構成される正電圧生成回路を有する。そして、負電圧出力部として、第２のスイッチング素子Ｑ３５１と第２の電圧共振回路と負電圧を昇圧する多段構成の第２の整流回路３５７で構成される負電圧生成回路を有する。多段の整流回路３０７は、コンデンサＣ３０９を介して電圧共振回路に接続され、多段の整流回路３５７は、コンデンサＣ３５９を介して電圧共振回路に接続される。コントローラ３０１とクロック発振器３０２は、正電圧生成回路と負電圧生成回路に接続され、夫々、実施例１で説明したのと同様に駆動周波数信号による制御を実行する。多段の整流回路３０７の出力側と多段の整流回路３５７の出力側は互いに接続される。図に示されるように互いにブリーダ抵抗Ｒ３０７、Ｒ３０８で接続される。Ｒ３０８は正電圧生成回路用のブリーダ抵抗、Ｒ３０６は負電圧生成回路用のブリーダ抵抗である。
【００４２】
次に、電流検出部３０６の動作について説明する。本実施例では、電流検出部３０６は、コントローラ１０１には多段の整流回路３０７の入力側と多段の整流回路３５７の入力側に接続される。また、電圧検出部３０８は直接接地することなく、電流検出部３０６を介して接地される。実施例１と同様に、電圧共振回路と多段の整流回路３０７及び電圧共振回路と多段の整流回路３５７は、コンデンサＣ３０９、Ｃ３５９によって、電圧共振回路を構成するインダクタＬ１００とコンデンサＣ１００間の交流電流の流れを妨げることなく、電圧共振回路の交流電流の流れ（ＡＣ）と多段の整流回路３０７、３５７の直流電流の流れ（ＤＣ）を分離することができる。つまり、電流検出部３０６に流れる電流ｉ６は、分離したＤＣの電流であり、負荷に流れる電流ｉ５と等しくなる。したがって、電流値検知信号Ｅをモニタすることで、負荷に流れる電流を検出することができる。なお、実施例１と同様、電流検出部３０６で検出された電流が一定の値になるように制御することができる。
【００４３】
次に、電圧検出部３０８の動作について説明する。電圧検出部３０８は、抵抗Ｒ３０４、Ｒ３０５で構成され、コントローラ３０１と電流検出部３０６と出力端子に接続されている。出力電圧Ｖｏｕｔは抵抗Ｒ３０４、Ｒ３０５によって分圧されるので、電圧値検知信号Ｆは出力電圧Ｖｏｕｔに応じた電圧値ＶＦを出力する。なお、実施例２と同様、電圧検出部３０８で検出された電圧が一定の値になるように制御することができる。この電圧値ＶＦは、以下の式で示される。
ＶＦ
＝［Ｖｏｕｔ−｛Ｖｒｅｆ×Ｒ３０３／（Ｒ３０２＋Ｒ３０３）｝］
×｛Ｒ３０４／（Ｒ３０４＋Ｒ３０５）｝
＋｛Ｖｒｅｆ×Ｒ３０３／（Ｒ３０２＋Ｒ３０３）｝・・・式（３−１）
したがって、負荷に印加される出力電圧Ｖｏｕｔは、以下の式で示される。
Ｖｏｕｔ
＝［ＶＦ−｛Ｖｒｅｆ×Ｒ３０３／（Ｒ３０２＋Ｒ３０３）｝］
／｛Ｒ３０４／（Ｒ３０４＋Ｒ３０５）｝
＋｛Ｖｒｅｆ×Ｒ３０３／（Ｒ３０２＋Ｒ３０３）｝・・・式（３−２）
従って、電圧値検知信号Ｆをモニタすることで、負荷に印加される電圧を検出することができる。なお、負電圧の出力時において、電圧検出部３０８は出力電圧を分圧した値を検出するため、電圧値ＶＦがマイナス電位にならないように抵抗Ｒ３０４、Ｒ３０５の値を調整している。
【００４４】
以上のように、本実施例によれば、小型且つ軽量且つ安価であり正電圧と負電圧を出力可能であって、負荷に流れる電流と負荷に印加される電圧を検出することができる高圧電源を提供することができる。
【実施例４】
【００４５】
本実施例は、実施例１乃至実施例３の構成に、さらに出力電圧を制御するために供給電圧可変部４０９を追加したことを特徴とする。なお、実施例１乃至実施例３と共通する構成については説明を省略する。
【００４６】
図６に本実施例の回路構成を示す。なお、電圧共振回路と整流回路４０７、電流検出部４０６と電圧検出部４０８は実施例１と同様に動作する。本実施例の電源回路を図６に示す。なお、実施例１で説明した図１の回路と基本的な構成は同様である。図１におけるコントローラ１０１、クロック発振器１０２は、図６において４０１、４０２と記載している。また、インダクタＬ１００をＬ４００、コンデンサＣ１００をＣ４００、スイッチング素子Ｑ１０１をＱ４０１と記載している。また、図１の多段の整流回路１０７のコンデンサＣ１０１〜Ｃ１０５、ダイオードＤ１０１〜Ｄ１０５は、図５における多段の整流回路４０７として、Ｃ４０１〜Ｃ４０５、Ｄ４０１〜Ｄ４０５と記載している。また、図１の電流検出回路１０６のＲ１０１〜Ｒ１０３、Ｃ１０８、Ｑ１０２は、図６の電流検出回路４０６としてＲ４０１〜Ｒ４０３、Ｃ４０８、Ｑ４０２と記載している。なお、図１における負荷に流れる電流ｉ１、検出される電流ｉ２は、夫々ｉ７，ｉ８と記載している。
また、図１のコンデンサＣ１０６、Ｃ１０７は、図６としてＣ４０６、Ｃ４０７と記載している。
【００４７】
次に、本実施例の特徴である供給電圧可変部４０９の動作について説明する。コントローラ４０１はスイッチング素子Ｑ４０４に接続される。ここでは、一例として、スイッチング素子Ｑ４０４を電解効果トランジスタＱ４０４（以下、ＭＯＳＦＥＴ  Ｑ４０４という）として説明する。ＭＯＳＦＥＴ  Ｑ４０４と抵抗Ｒ４０９によって、コントローラ４０１からのＰＷＭ信号を基準電圧Ｖｒｅｆのクロック信号に変換する。この変換されたクロック信号は、抵抗Ｒ４１０及びコンデンサＣ４１０で構成されるローパスフィルタ回路によってアナログのＤＣ信号に変換され、トランジスタＱ４０３のベース電位を変化させる。したがって、トランジスタＱ４０３のベース−エミッタ間の電圧分低下した電圧がインダクタＬ４００に供給される。このように、供給電圧可変部４０９によりインダクタＬ４００に供給する電圧を可変制御することが可能になる。
【００４８】
次に、インダクタＬ４００に供給する電圧を可変制御するによる出力電圧制御について説明する。ＭＯＳＦＥＴ  Ｑ４０１のゲート端子には、クロック発振器４０２から駆動周波数信号が入力される。この駆動周波数信号は、本実施例においては、一例として予めＭＯＳＦＥＴ  Ｑ４０１がハードスイッチングしないように予め定められた周波数の信号として、コントローラ４０１からクロック発振器４０２を介してＭＯＳＦＥＴ  Ｑ４０１に入力する。なお、駆動周波数信号の周波数を固定値ではなく可変に設定可能とする構成でも良い。出力電圧を高くしたい場合は、インダクタＬ４００に供給する電圧を高くし、出力電圧を低くしたい場合は、インダクタＬ４００に供給する電圧を低くすることにより出力電圧を制御することができる。
【００４９】
出力電圧の制御について詳細に説明すると、インダクタＬ４００に供給する電圧を高くすると、電圧共振回路のフライバック電圧の最大値も高くなる。すなわち、出力端子４０４から出力される電圧が高くなる。逆に、インダクタＬ４００に供給する電圧を低くすると、電圧共振回路のフライバック電圧波形の最大値も低くなる。すなわち、出力端子４０４から出力される電圧は低くなる。このように、インダクタＬ４００に供給する電圧を変化させて、出力電圧を制御することが可能である。
【００５０】
なお、本実施例においても、上記の実施例と同様、電流検出部４０６で検出される電流が一定の値になるように制御可能であり、また、電圧検出部４０８で検出される電圧が一定の値にあるように制御可能である。
【００５１】
以上、説明したように、本実施例によれば、小型且つ軽量且つ安価であり正電圧と負電圧を出力可能であって、負荷に流れる電流と負荷に印加される電圧を検出することができる高圧電源を提供することができる。さらに、インダクタへの供給電圧を可変制御することで出力電圧が制御可能となりより幅広い範囲の電圧を容易に出力可能となる。
【００５２】
なお、上記で説明した実施例１乃至４では、５つのダイオードと５つのコンデンサで整流回路を構成しており、例えばフライバック電圧が２００（Ｖ）とすれば、約６００Ｖに昇圧することができる。なお、ダイオードとコンデンサの個数を必要とする出力電圧に応じて追加すればよく、本実施例で説明した個数に限定されるものではない。
【００５３】
（本発明の高圧電源の適用例）
例えばプリンタ、複写機、ファクシミリ等の画像形成装置における高電圧電源として適用することができる。画像形成装置の一例である電子写真方式のプリンタに適用する場合について以下に説明する。
【００５４】
上記の実施例で説明した高圧電源は、電子写真方式のプリンタの画像形成部に対して高電圧を印加するための高圧電源として適用可能である。図８（ａ）に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ２００は、潜像が形成される像担持体としての感光ドラム２１１、感光ドラム２１１を一様に帯電する帯電部２１７、感光ドラム２１１に形成された潜像をトナーで現像する現像部２１２を備えている。そして、感光ドラム２１１に現像されたトナー像をカセット２１６から供給された記録材としてのシート（不図示）に転写部２１８によって転写して、シートに転写したトナー像を定着器２１４で定着してトレイ２１５に排出する。この感光ドラム２１１、帯電部２１７、現像部２１２、転写部２１８が画像形成部である。
【００５５】
図８（ｂ）はレーザビームプリンタ２００に設けられる複数の高圧電源（上記実施例１乃至４に記載の電源回路）から出力された高電圧を帯電部、現像部、転写部の夫々に出力する構成を示している。高圧電源１（図の５０１）は帯電部２１７に高電圧を出力し、高圧電源２（図の５０２）は現像部２１２に高電圧を出力し、高圧電源３（図の５０３）は転写部２１８に高電圧を出力する。夫々の高圧電源１乃至３から出力される高電圧の値は、制御部としてのコントローラへ５００から出力される制御信号に応じて必要な電圧値に制御される。そして、例えば、帯電部２１７に高電圧を出力した際に、帯電部２１７に流れる電流を上記の電流検出回路で検出して、検出した電流値が所定値になるように出力を調整する。また、転写部２１８に高電圧を出力した際に、転写部２１８に流れる電流を上記の電流検出回路で検出して、検出した電流値が所定値になるように出力を調整する。また、現像部２１２に高電圧を出力した際に、上記の電圧検出回路で電圧を検出して、検出した電圧が所定値になるように出力を調整する。このように、画像形成のための高電圧の印加のために適用可能である。
【００５６】
以上説明したように、上記実施例１乃至４で説明した高圧電源を電子写真方式のプリンタの高圧電源として適用すれば、画像形成装置の小型化、低コスト化、軽量化に貢献することができる。
【符号の説明】
【００５７】
１０１、２０１、３０１、４０１  コントローラ
１０２、２０２、３０２、４０２  クロック発振器
１０４、２０４、３０４、４０４  出力端子
１０７、２０７、３０７、３５７、４０７  整流回路
１０８、２０８、３０８、４０８  電圧検出部
４０９  供給電圧可変部
１１０、２１０、３１０、４１０  負荷
【図１】
0005595427.tif 000002
【図２】
0005595427.tif 000003
【図３】
0005595427.tif 000004
【図４】
0005595427.tif 000005
【図５】
0005595427.tif 000006
【図６】
0005595427.tif 000007
【図７】
0005595427.tif 000008
【図８】
0005595427.tif 000009