(57)【特許請求の範囲】
【請求項１】
直列に接続した駆動用トランジスタからなる２つのアームを並列に接続した駆動回路を備え、前記駆動回路の出力端子に接続される一対の信号線に対して供給する電流の方向を切り替えることで差動信号を送信する信号送信回路において、
電源と前記駆動回路との間に接続される電源側電流制御トランジスタと、
この電源側電流制御トランジスタの導通制御端子に付与する電圧を、当該トランジスタを飽和状態にする飽和電圧と、前記差動信号を送信するため当該トランジスタを非飽和状態にする非飽和電圧とに切替える電源側電圧切替え手段とを備え、
前記電源側電圧切り替え手段は、前記非飽和電圧を複数レベルに切り替え可能に構成されており、
前記飽和電圧は、前記駆動回路を介して出力される信号が、ＬＶＴＴＬ（Low Voltage Transistor-Transistor Logic）インターフェイスに相当する信号となるように設定され、
前記非飽和電圧は、前記駆動回路を介して出力される信号が、ＬＶＤＳ（Low Voltage Differential Signal）及びＭ（Multi-level）−ＬＶＤＳインターフェイスに相当する信号となるように設定されていることを特徴とする信号送信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一対の信号線に対して供給する電流の方向を切り替えることで差動信号を送信する信号送信回路に関する。
【背景技術】
【０００２】
信号伝送を高速に行うインターフェイス規格として、例えばＬＶＤＳ（Low Voltage Differential Signal）などの電流駆動により差動信号を伝送する方式がある。このような伝送方式は、伝送速度が高速であると共に外乱耐性が高いというメリットがある。しかしながら、信号の伝送レートが低速になると、ドライバにおけるスイッチング（バスに流す電流方向の切り替え）の頻度が低下するので直流による消費電力が支配的となる。このため、ＬＶＴＴＬ（Low Voltage Transistor-Transistor Logic）のように駆動電圧と同じレベルで信号振幅をフルに変化させるインターフェイス規格に比較すると消費電力が増大することがデメリットとなる。
【０００３】
したがって、信号の伝送レートが低速であるアプリケーションについては、ＬＶＤＳよりもＬＶＴＴＬを採用する方が好ましいことがある。また、ＬＶＤＳ対応のドライバについては回路構成が若干複雑となるため、試作段階において基本的な信号伝送機能についてテストをする際には、より簡単なインターフェイス規格でテストができれば望ましい。
このような事情から、特許文献１には、複数の異なるＩ／Ｏ規格に対応してＩ／Ｏ回路を個別に設ける構成が開示されている。また、特許文献２には、ＬＶＤＳ対応ドライバとＬＶＴＴＬ対応ドライバとを並列に配置して、選択的にいずれか一方を使用する校正が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３１５７３１号公報
【特許文献２】特開２００５−１２７１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１，２のような構成を採用すると、回路面積が増大することが避けられない。
本発明は上記事情に鑑みてなされたものであり、その目的は、回路面積を極力増大させることなく、電流駆動型の信号伝送方式と電圧駆動型の信号伝送方式とを簡単に切り換え可能な信号送信回路を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の信号送信回路によれば、駆動回路を、駆動用トランジスタからなる２つのアームを並列に接続し、出力端子に接続される一対の信号線に供給する電流の方向を切り替えて差動信号を送信する構成とする。そして、電源側電圧切替え手段は、電源と駆動回路との間に接続される電源側電流制御トランジスタの導通制御端子に付与する電圧を、当該トランジスタを飽和状態にする飽和電圧と、非飽和状態にする非飽和電圧とに切替える。
【０００７】
すなわち、電源側電圧切替え手段が電源側電流制御トランジスタを飽和状態にして、駆動回路を構成する駆動用トランジスタのオンオフを、差動信号を送信する場合と同様に切り替えれば、一対の信号線を介して電圧駆動型の信号を送信することができる。また、電源側電圧切替え手段が電源側電流制御トランジスタを非飽和状態にして駆動回路を制御すれば、一対の信号線を介して流れる駆動電流を制御して差動信号（電流駆動型の信号）を送信することができる。したがって、駆動回路の基本的な構成を共用した上で異なる形式の信号を送信することが可能となり、信号送信回路を小型に構成できる。そして、試作段階で信号送信回路の基本的な信号伝送機能をテストする際には、電圧駆動型の信号を送信することで簡単にテストできる。
【０００９】
加えて、電源電圧切り替え手段を、非飽和電圧を複数レベルに切り替え可能に構成する。これにより、電流駆動型の信号を送信する際に供給される電流量を複数段階に切り替えることができるので、より多様な通信規格に対応できる。
【００１１】
具体的には、飽和電圧を、駆動回路を介して出力される信号がＬＶＴＴＬインターフェイスに相当する信号となるように設定し、非飽和電圧を、駆動回路を介して出力される信号がＬＶＤＳ及びＭ−ＬＶＤＳインターフェイスに相当する信号となるように設定する。したがって、電圧駆動型，電流駆動型としてそれぞれ標準的に用いられるＬＶＴＴＬインターフェイス，ＬＶＤＳ及びＭ−ＬＶＤＳインターフェイスに相当する信号を切り替えて出力することができる。尚、ＬＶＴＴＬ，ＬＶＤＳ及びＭ−ＬＶＤＳインターフェイスに相当する信号とは、それぞれのインターフェイスについて規定されているハイレベル，ローレベルの閾値を満たす信号である。
【図面の簡単な説明】
【００１２】
【図１】第１実施例であり、信号送信回路の構成を示す図
【図２】第２実施例を示す図１相当図
【図３】第３実施例を示す図１相当図
【図４】第４実施例を示す図１相当図
【図５】第５実施例を示す図１相当図
【図６】第６実施例を示す図１相当図
【図７】第７実施例を示す図１相当図
【図８】第８実施例を示す図１相当図
【図９】第９実施例を示す図１相当図
【図１０】第１０実施例を示す図１相当図
【発明を実施するための形態】
【００１３】
（第１実施例）
以下、第１実施例について図１を参照して説明する。図１は、信号送信回路の構成を示す。信号送信回路１は、４つのＮチャネルＭＯＳＦＥＴ２〜５（駆動用トランジスタ）により構成される駆動回路６を備えている。すなわち、ＮチャネルＭＯＳＦＥＴ２及び４と、ＮチャネルＭＯＳＦＥＴ３及び５とはそれぞれ直列に接続されてアームを構成しており、これら２つのアームが並列に接続されて駆動回路６が構成されている。
【００１４】
そして、電源ＶＤＤとＮチャネルＭＯＳＦＥＴ２及び３のドレインとの間には、ＰチャネルＭＯＳＦＥＴ７（電源側電流制御トランジスタ）が接続されている。ＮチャネルＭＯＳＦＥＴ４のゲートには駆動制御信号ｉｎが直接与えられ、ＮチャネルＭＯＳＦＥＴ２のゲートには、駆動制御信号ｉｎがＮＯＴゲート８を介して与えられている。また、ＮチャネルＭＯＳＦＥＴ５のゲートには駆動制御信号ｉｎ＿ｂ（駆動制御信号ｉｎの反転信号）が直接与えられ、ＮチャネルＭＯＳＦＥＴ３のゲートには、駆動制御信号ｉｎ＿ｂがＮＯＴゲート９を介して与えられている。
【００１５】
ＰチャネルＭＯＳＦＥＴ７のゲート（導通制御端子）は、マルチプレクサ１０（電源側電圧切替え手段）の出力端子に接続されており、マルチプレクサ１０の入力端子の一方にはバイアス電位Ｖｂｉａｓ＿ｐ１が与えられ、入力端子の他方はグランドに接続されている。尚、バイアス電位Ｖｂｉａｓ＿ｐ１は、電源電圧ＶＤＤとグランドレベルとの中間にある電位であり、駆動回路６を介してドライブされる駆動電流量がＬＶＤＳ規格を満たすと共に、信号のハイレベルがＬＶＤＳ規格を満たす電位，例えばＶOH＝１．３２Ｖ以上となるように設定されている。
【００１６】
マルチプレクサ１０の入力選択は、信号の出力形態を切り替えるため、例えば上位の制御回路等により出力される制御信号Ｃｔｒlによって行われる。そして、ＮチャネルＭＯＳＦＥＴ２，３のソース（駆動回路の出力端子に相当）はそれぞれ出力端子ｏｕｔ，ｏｕｔ＿ｂとなっている。そして、出力端子ｏｕｔ，ｏｕｔ＿ｂには、図示しない一対の信号線が接続される。
【００１７】
上記のように構成される信号送信回路１によれば、ＰチャネルＭＯＳＦＥＴ７のゲートにマルチプレクサ１０を介してバイアス電位Ｖｂｉａｓ＿ｐ１（非飽和電圧）を与えれば、ＰチャネルＭＯＳＦＥＴ７は非飽和状態となり、駆動制御信号ｉｎ及びｉｎ＿ｂにより制御され、ＮチャネルＭＯＳＦＥＴ２及び５，又はＮチャネルＭＯＳＦＥＴ３及び４がオンすることで駆動回路６より出力される信号は、一対の信号線を介して流れる駆動電流が制御され、ＬＶＤＳ規格に従う電流駆動型の差動信号となる。
【００１８】
一方、ＰチャネルＭＯＳＦＥＴ７のゲートにマルチプレクサ１０を介してグランド電位（飽和電圧）を与えれば、ＰチャネルＭＯＳＦＥＴ７は飽和状態となり、駆動回路６を介して出力される信号はＬＶＴＴＬ規格に従う電圧駆動型の信号となる。したがって、信号送信回路１を適用する通信の規格がＬＶＤＳ，ＬＶＴＴＬの何れであるのかに応じて、制御信号Ｃｔｒlのレベルを変化させれば、何れの規格にも対応することが可能となる。
【００１９】
以上のように本実施例によれば、駆動回路６を、ＮチャネルＭＯＳＦＥＴ２〜５を接続し、出力端子に接続される一対の信号線に供給する電流の方向を切り替えて差動信号を送信する構成とする。そして、マルチプレクサ１０により、電源と駆動回路６との間に接続されるＰチャネルＭＯＳＦＥＴ７のゲートに付与する電圧を、バイアス電位Ｖｂｉａｓ＿ｐ１とグランド電位とに切替えるようにした。
【００２０】
したがって、駆動回路６の基本的な構成を共用した上で、ＬＶＴＴＬインターフェイス，ＬＶＤＳインターフェイスのそれぞれに相当する異なる形式の信号を送信することが可能となり、信号送信回路１を小型に構成できる。また、試作段階で信号送信回路１の基本的な信号伝送機能をテストする際には、ＬＶＴＴＬインターフェイス規格の信号を送信することで簡単にテストできる。
【００２１】
（第２実施例）
図２は第２実施例であり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例の信号送信回路１１は、第１実施例の駆動回路６を構成するＮチャネルＭＯＳＦＥＴ２，３を、ＰチャネルＭＯＳＦＥＴ１２，１３（駆動用トランジスタ）に置き換えている。これにより駆動回路１４が構成されている。そして、ＮＯＴゲート８，９が削除されており、ＮチャネルＭＯＳＦＥＴ４，５とグランドとの間には、ＮチャネルＭＯＳＦＥＴ１５（グランド側電流制御トランジスタ）が挿入されている。
【００２２】
ＮチャネルＭＯＳＦＥＴ１５のゲートは、ＰチャネルＭＯＳＦＥＴ７と同様に、マルチプレクサ１６（グランド側電圧切替え手段）の出力端子に接続されており、マルチプレクサ１６の入力端子の一方には電源電圧ＶＤＤ（飽和電圧）が与えられ、入力端子の他方にはバイアス電位Ｖｂｉａｓ＿ｎ１（非飽和電圧）が与えられている。
【００２３】
尚、バイアス電位Ｖｂｉａｓ＿ｎ１は、バイアス電位Ｖｂｉａｓ＿ｐ１と同様に電源電圧ＶＤＤとグランドレベルとの中間の電位であり、駆動回路１４を介してドライブされる駆動電流量がＬＶＤＳ規格を満たすと共に、信号のローレベルが、ＬＶＤＳ規格を満たす電位，例えばＶOL＝１．０７Ｖ以下となるように設定されている。そして、マルチプレクサ１６の入力選択も、制御信号Ｃｔｒlによりマルチプレクサ１０と連動して行われる。
【００２４】
以上のように第２実施例によれば、マルチプレクサ１６により、マルチプレクサ１０と連動して、駆動回路１４とグランドとの間に接続されるＮチャネルＭＯＳＦＥＴ１５のゲートに付与する電圧を、ＮチャネルＭＯＳＦＥＴ１５を飽和状態にする飽和電圧と、非飽和状態にする非飽和電圧とに切替えるようにした。したがって、ＬＶＴＴＬ，ＬＶＤＳの各規格に相当する信号を送信する場合に、信号のローレベルについても対応して調整できる。
【００２５】
（第３実施例）
図３は第３実施例であり、第２実施例と異なる部分について説明する。図３は、一般的なＬＶＤＳドライバの構成に本発明を適用したもので、信号送信回路２１は、基本的には駆動回路１４にコモンモード・フィードバック回路２２を追加して構成されている。コモンモード・フィードバック回路２２は、電源にソースが接続される２つのＰチャネルＭＯＳＦＥＴ２３及び２４，これらのドレインに、ドレインがそれぞれ接続されるＮチャネルＭＯＳＦＥＴ２５及び２６，これらのソースとグランドとの間に接続されるＮチャネルＭＯＳＦＥＴ２７を備えている。
【００２６】
ＰチャネルＭＯＳＦＥＴ２３のゲートは、自身のドレインに接続されていると共に、スイッチ回路２８を介してＰチャネルＭＯＳＦＥＴ２９のゲートに接続されている。ＰチャネルＭＯＳＦＥＴ２９は、ＰチャネルＭＯＳＦＥＴ７と並列に接続されており、そのゲートとドレインとの間には、抵抗素子３０及びコンデンサ３１の直列回路が接続されている。ＰチャネルＭＯＳＦＥＴ２４のゲートは、自身のドレインに接続されている。
【００２７】
ＮチャネルＭＯＳＦＥＴ２５のゲートには、参照電圧ＶCMREFが与えられており、ＮチャネルＭＯＳＦＥＴ２６のゲートは、それぞれ抵抗素子３２，３３及びスイッチ回路３４，３５を介してＰチャネルＭＯＳＦＥＴ１２，１３のドレインに接続されている。ＮチャネルＭＯＳＦＥＴ２７のゲートには、バイアス電位Ｖｂｉａｓ＿ｎ１に相当するバイアス電位ＶBNが与えられている。また、前記ゲートは、スイッチ回路３６を介してＮチャネルＭＯＳＦＥＴ１５のゲートに接続されている。
【００２８】
ＰチャネルＭＯＳＦＥＴ２９のゲートとグランドとの間には、ＮチャネルＭＯＳＦＥＴ３７が接続されており、電源とＮチャネルＭＯＳＦＥＴ１５のゲートとの間には、ＰチャネルＭＯＳＦＥＴ３８が接続されている。また、ＰチャネルＭＯＳＦＥＴ７のゲートとグランドとの間には、ＮチャネルＭＯＳＦＥＴ３９が接続されており、前記ゲートには、スイッチ回路４０を介してバイアス電位Ｖｂｉａｓ＿ｐ１に相当するバイアス電位ＶBpが与えられている。
【００２９】
ＰチャネルＭＯＳＦＥＴ３８，ＮチャネルＭＯＳＦＥＴ３９は、第２実施例におけるマルチプレクサ１６，１０の代わりに設けられている。そして、スイッチ回路２８，３４〜３６，４０の開閉制御は制御信号Ｃｔｒl.によって行われ、ＮチャネルＭＯＳＦＥＴ３７及び３９のゲートにも制御信号Ｃｔｒl.が与えられている。また、ＰチャネルＭＯＳＦＥＴ３８のゲートには、制御信号Ｃｔｒl.の反転である制御信号Ｃｔｒl.ｂが与えられている。
【００３０】
次に、第３実施例の作用について説明する。駆動回路１４は、第２実施例と同様に駆動制御信号ｉｎ，ｉｎ＿ｂにより制御される。信号送信回路２１をＬＶＤＳドライバとして機能させる場合には、スイッチ回路２８，３４〜３６，４０を全て閉じると共に、ＮチャネルＭＯＳＦＥＴ３７及び３９，ＰチャネルＭＯＳＦＥＴ３８は全てオフにする。コモンモード・フィードバック回路２２は周知の構成である。ＮチャネルＭＯＳＦＥＴ２６のゲートには、駆動回路１４の出力端子ｏｕｔ，ｏｕｔ＿ｂの中点電位が付与されるが、この中点電位が参照電圧ＶCMREFに対して上下に変動すると、それに応じてコモンモード・フィードバック回路２２の作用により、ＰチャネルＭＯＳＦＥＴ２９のドレイン電位が逆方向に変動するようにフィードバックされる。
【００３１】
一方、信号送信回路２１をＬＶＴＴＬドライバとして機能させる場合には、スイッチ回路２８，３４〜３６，４０を全て開くと共に、ＮチャネルＭＯＳＦＥＴ３７及び３９，ＰチャネルＭＯＳＦＥＴ３８は全てオンにする。これにより、ＰチャネルＭＯＳＦＥＴ７，２９のゲートはグランド電位となり、ＮチャネルＭＯＳＦＥＴ１５のゲートは電源電位となっていずれもフルオン状態となる。これにより、信号のハイレベルが上昇すると共にローレベルが低下して、駆動回路１４を介して出力される信号はＬＶＴＴＬインターフェイスの規格を満たすようになる。
以上のように第３実施例によれば、コモンモード・フィードバック機能を備えた信号送信回路２１に対して、本発明を適用できる。
【００３２】
（第４実施例）
図４は第４実施例であり、第３実施例と異なる部分について説明する。図４に示す信号送信回路４１は、第３実施例の信号送信回路２１にハイインピーダンス制御回路４２を追加したものである。ハイインピーダンス制御回路４２は、ＮＡＮＤゲート４３及び４４，ＮＯＲゲート４５及び４６，ＮＯＴゲート４７及び４８で構成されている。駆動制御信号ｉｎは、ＮＡＮＤゲート４３，ＮＯＲゲート４５の一方の入力端子にそれぞれ与えられており、駆動制御信号ｉｎ＿ｂは、ＮＡＮＤゲート４４，ＮＯＲゲート４６の一方の入力端子にそれぞれ与えられている。
【００３３】
また、ハイインピーダンス出力を制御するイネーブル信号Ｅｎは、ＮＡＮＤゲート４３及び４４の他方の入力端子に与えられていると共に、ＮＯＴゲート４７，４８を介してＮＯＲゲート４５，４６の他方の入力端子に与えられている。ＮＡＮＤゲート４３，４４の出力端子は、ＰチャネルＭＯＳＦＥＴ１２，１３のゲートに接続されている。また、ＮＯＲゲート４５，４６の出力端子は、ＮチャネルＭＯＳＦＥＴ４，５のゲートに接続されている。
【００３４】
次に、第４実施例の作用について説明する。イネーブル信号Ｅｎがハイレベルを示す場合、駆動回路１４のスイッチング動作は駆動制御信号ｉｎ，ｉｎ＿ｂにより制御される。すなわち、駆動制御信号ｉｎがハイレベル，駆動制御信号ｉｎ＿ｂがローレベルであればＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ５がオンし、駆動制御信号ｉｎがローレベル，駆動制御信号ｉｎ＿ｂがハイレベルであればＰチャネルＭＯＳＦＥＴ１３及びＮチャネルＭＯＳＦＥＴ４がオンする。
【００３５】
一方、イネーブル信号Ｅｎがローレベルを示すと、駆動制御信号ｉｎ，ｉｎ＿ｂのレベルに拘わらずＮＡＮＤゲート４３及び４４の出力端子はハイレベル，ＮＯＲゲート４５及び４６の出力信号はローレベルとなる。その結果、ＮチャネルＭＯＳＦＥＴ４及び５，ＰチャネルＭＯＳＦＥＴ１２及び１３は何れもオフとなるので、駆動回路１４の一対の出力端子はハイインピーダンスとなる。
以上のように第４実施例によれば、ハイインピーダンス状態も含むトライステート出力についても、本発明を適用できる。
【００３６】
（第５実施例）
図５は第５実施例であり、第４実施例と異なる部分について説明する。第５実施例は、第４実施例の信号送信回路４１について、イネーブル信号Ｅｎを、ＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ４側に与える信号Ｅｎ＿Ｌと、ＰチャネルＭＯＳＦＥＴ１３及びＮチャネルＭＯＳＦＥＴ５側に与える信号Ｅｎ＿Ｒとに分けたものである。このように構成すれば、一対の出力端子の何れか一方側だけをハイインピーダンス状態とするように個別に制御できる。
【００３７】
（第６実施例）
図６は第６実施例であり、第３実施例と異なる部分について説明する。図６に示す回路は“A Slew Controlled LVDS Output Driver Circuit in 0.18μmCMOS Technology”IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.44,NO.2,FEBRUARY 2009に発表されたＬＶＤＳドライバに本発明を適用したものである。この信号送信回路５１は、第３実施例と同様のコモンモード・フィードバック回路２２を備えると共に、駆動回路１４にスルーレートを制御するための回路部分；スルーレート制御回路５２を追加して駆動回路５３が構成されている。
【００３８】
駆動回路５３には、ＰチャネルＭＯＳＦＥＴ５４及びＮチャネルＭＯＳＦＥＴ５６の直列回路と、ＰチャネルＭＯＳＦＥＴ５５及びＮチャネルＭＯＳＦＥＴ５７の直列回路とが追加されており、各直列回路の共通接続点はそれぞれ出力端子ｏｕｔ，ｏｕｔ＿ｂに接続されている。また、ＰチャネルＭＯＳＦＥＴ５４及びＮチャネルＭＯＳＦＥＴ５６のゲートは、抵抗素子５８を介してＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ４の共通接続点に接続され、ＰチャネルＭＯＳＦＥＴ５５及びＮチャネルＭＯＳＦＥＴ５７のゲートは、抵抗素子５９を介してＰチャネルＭＯＳＦＥＴ１３及びＮチャネルＭＯＳＦＥＴ５の共通接続点に接続されている。
【００３９】
スルーレート制御回路５２は、例えばＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ５がターンオンする際には、抵抗素子５８とＰチャネルＭＯＳＦＥＴ５４及びＮチャネルＭＯＳＦＥＴ５６のゲート容量との時定数分だけ遅れてＰチャネルＭＯＳＦＥＴ５４がターンオフし、ＮチャネルＭＯＳＦＥＴ５６がターンオンする。この作用により、出力端子ｏｕｔ，ｏｕｔ＿ｂを介して出力される信号のスルーレートが調整される。
【００４０】
（第７実施例）
図７は第７実施例であり、第１実施例と異なる部分について説明する。第７実施例の信号送信回路６１は、信号送信回路１のマルチプレクサ１０を、３入力切り替えタイプのマルチプレクサ６２（電源側電圧切り替え手段）に置き換えたものである。そして、マルチプレクサ６２の１つ増えた入力端子には、バイアス電位Ｖｂｉａｓ＿ｐ２（非飽和電圧）が与えられている。このバイアス電位Ｖｂｉａｓ＿ｐ２は、電源電圧ＶＤＤとグランドレベルとの中間の電位であり、且つバイアス電位Ｖｂｉａｓ＿ｐ１よりも低い電位に設定されている。
【００４１】
次に、第７実施例の作用について説明する。ＬＶＤＳインターフェイスは、１対１のノード間で通信を行うものであるが、Ｍ（Multi point）−ＬＶＤＳインターフェイスは複数のノードを対象として通信を行うことを想定している。したがって、Ｍ−ＬＶＤＳインターフェイスに対応するには、ドライバの電流供給能力を向上させる必要がある。そこで、第７実施例では、マルチプレクサ６２を介してＰチャネルＭＯＳＦＥＴ７のゲートにより低いバイアス電位Ｖｂｉａｓ＿ｐ２を付与することで、信号送信回路６１の電流供給能力を向上させてＭ−ＬＶＤＳインターフェイスへの対応を可能としている。
【００４２】
以上のように第７実施例によれば、マルチプレクサ６２を介してＰチャネルＭＯＳＦＥＴ７のゲートに複数レベルのバイアス電位を与えるようにしたので、電流供給能力を向上させて複数のノードを通信対象とするＭ−ＬＶＤＳインターフェイスにも対応することができる。
【００４３】
（第８実施例）
図８は第８実施例であり、第２，第７実施例と異なる部分について説明する。第８実施例の信号送信回路７１は、第２実施例の信号送信回路１１のマルチプレクサ１０を、第７実施例と同様にマルチプレクサ６２に置き換え、グランド側のマルチプレクサ１６についても３入力切り替えタイプのマルチプレクサ６３（グランド側電圧切り替え手段）に置き換えたものである。そして、マルチプレクサ６３の１つ増えた入力端子には、バイアス電位Ｖｂｉａｓ＿ｎ２（非飽和電圧）が与えられている。このバイアス電位Ｖｂｉａｓ＿ｎ２は、電源電圧ＶＤＤとグランドレベルとの中間の電位であり、且つバイアス電位Ｖｂｉａｓ＿ｎ１よりも高い電位に設定されている。
【００４４】
次に、第８実施例の作用について説明する。信号送信回路７１は、第７実施例と同様にＭ−ＬＶＤＳインターフェイスに対応する構成であり、マルチプレクサ６３を介してＮチャネルＭＯＳＦＥＴ１５のゲートにより高いバイアス電位Ｖｂｉａｓ＿ｎ２を付与することで、ＮチャネルＭＯＳＦＥＴ１５を介したグランド側の電流供給能力を向上させている。
以上のように第８実施例によれば、マルチプレクサ６３を介してＮチャネルＭＯＳＦＥＴ１５のゲートに複数レベルのバイアス電位を与えるようにしたので、グランド側についても電流供給能力を向上させてＭ−ＬＶＤＳインターフェイスにも対応することができる。
【００４５】
（第９実施例）
図９は第９実施例であり、第７実施例と異なる部分について説明する。第９実施例の信号送信回路８１は、ＰチャネルＭＯＳＦＥＴ７と並列にＰチャネルＭＯＳＦＥＴ６４（電源側電流制御トランジスタ）を接続している。また、第７実施例ではバイアス電位Ｖｂｉａｓ＿ｐ２を与えていたマルチプレクサ６２の入力端子には、電源電圧ＶＤＤが与えられている。そして、ＰチャネルＭＯＳＦＥＴ６４のゲートには、マルチプレクサ６２と同様に３入力切り替えタイプのマルチプレクサ６５（電源側電圧切り替え手段）を介して、グランド電位，バイアス電位Ｖｂｉａｓ＿ｐ２，電源電圧ＶＤＤを切り替えて与えるようにしている。マルチプレクサ６２の切り替え制御は制御信号Ｃｔｒl.１により行い、マルチプレクサ６５の切り替え制御は、独立した制御信号Ｃｔｒl.２により行う。
【００４６】
次に、第９実施例の作用について説明する。Ｍ−ＬＶＤＳ規格では、ＬＶＤＳ規格に比較してより多くの電流を供給する必要があるので、駆動用トランジスタの電流供給能力を大きくする必要がある。例えば信号送信回路８１において、各通信インターフェイスに対応してマルチプレクサ６２，６５を切り替え制御することで、Ｍ−ＬＶＤＳで動作させる場合にＰチャネルＭＯＳＦＥＴ７又は６４，或いはそれらを同時に使用する。そして、ＬＶＤＳで動作させる場合は、上記の状態における電流供給能力よりも、当該能力を低下させた状態で駆動する。
【００４７】
この場合、各トランジスタのサイズや実際の駆動能力、或いは用いるプロセス等により動作させるトランジスタの形態や、ゲート（導通制御端子）に付与するバイアスの電位は様々に考えられるが、上述した原則に従い制御を行えば良い。一例として、ＰチャネルＭＯＳＦＥＴ７，６４のゲートに付与する電位を以下のように設定する。尚、ＧＮＤはグランド電位とする。
【００４８】
ＰチャネルＭＯＳＦＥＴ  →        ７                      ６４
ＬＶＴＴＬ              ＧＮＤ                    ＧＮＤ
ＬＶＤＳ                Ｖｂｉａｓ＿ｐ１          ＶＤＤ
Ｍ−ＬＶＤＳ            ＶＤＤ                    Ｖｂｉａｓ＿ｐ２
すなわち、このように切り換えることで、第７実施例と同様に電流供給能力を向上させてＭ−ＬＶＤＳインターフェイスに対応することができる。また、Ｍ−ＬＶＤＳインターフェイスに対応する際には、ＰチャネルＭＯＳＦＥＴ７のゲートにバイアス電位Ｖｂｉａｓ＿ｐ１を付与してＰチャネルＭＯＳＦＥＴ１５と同時に動作させても良い。
【００４９】
（第１０実施例）
図１０は第１０実施例であり、第９実施例と異なる部分について説明する。第１０実施例の信号送信回路９１の構成は、信号送信回路８１のマルチプレクサ６３を、第１実施例のマルチプレクサ１０に置き換えたもので、また、マルチプレクサ６５の入力端子に与えるバイアス電位を、電位Ｖｂｉａｓ＿ｐ２に替えて電位Ｖｂｉａｓ＿ｐ１を与えている。
【００５０】
次に、第１０実施例の作用について説明する。信号送信回路９１において、各通信インターフェイスに対応してマルチプレクサ１０，６５を切り替え制御することで、ＰチャネルＭＯＳＦＥＴ７，６４のゲートに付与する電位を以下のように設定する。尚、下記はあくまでも一例であり、トランジスタのサイズやバイアス電位の付与形態については、第９実施例で述べた原則と同様である。
【００５１】
ＰチャネルＭＯＳＦＥＴ  →    ７                  ６４
ＬＶＴＴＬ          ＧＮＤ                ＧＮＤ
ＬＶＤＳ            Ｖｂｉａｓ＿ｐ１      ＶＤＤ
Ｍ−ＬＶＤＳ        Ｖｂｉａｓ＿ｐ１      Ｖｂｉａｓ＿ｐ１
すなわち、Ｍ−ＬＶＤＳインターフェイスに対応する際には、ＰチャネルＭＯＳＦＥＴ７，６４のゲートに何れもバイアス電位Ｖｂｉａｓ＿ｐ１を与えることで、両者を介して駆動電流を供給する。尚、この場合、ＰチャネルＭＯＳＦＥＴ７，６４のサイズは必ずしも同じである必要はなく、要求される駆動能力に応じてＰチャネルＭＯＳＦＥＴ６４のサイズをＰチャネルＭＯＳＦＥＴ７よりも大きく設定しても良い。
【００５２】
また、ＬＶＴＴＬインターフェイスに対応する場合、ＰチャネルＭＯＳＦＥＴ６４のゲートに電源電圧ＶＤＤを付与するようにして、ＰチャネルＭＯＳＦＥＴ７のみをオンさせても良い。この場合、マルチプレクサ６５に替えて、マルチプレクサ１０と同様に２入力切り替えのマルチプレクサを用いることができる。以上のように構成される第１０実施例によれば、第９実施例と同様の効果が得られる。
【００５３】
本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
第４〜第６実施例に、第８〜第１０実施例の何れかを組み合わせても良い。
また、第８実施例と第９実施例とを組み合わせたり、第８実施例と第１０実施例とを組み合わせて、グランド側で飽和電圧，非飽和電圧を付与する構成について、電源側と対称に構成しても良い。
【００５４】
第９実施例において、駆動回路の電源側に接続するＰチャネルＭＯＳＦＥＴを３つ以上並列に接続しても良い。
各トランジスタ（スイッチング素子）に、ＰチャネルＭＯＳＦＥＴのみを用いても良い。また、ＮチャネルＭＯＳＦＥＴとＰチャネルＭＯＳＦＥＴとを並列に接続したトランスミッションゲートを用いても良い。
【符号の説明】
【００５５】
図面中、１は信号送信回路、２〜５はＮチャネルＭＯＳＦＥＴ（駆動用トランジスタ）、６は駆動回路、７はＰチャネルＭＯＳＦＥＴ（電源側電流制御トランジスタ）、１０はマルチプレクサ（電源側電圧切替え手段）、１１は信号送信回路、１２，１３はＰチャネルＭＯＳＦＥＴ（駆動用トランジスタ）、１４は駆動回路、１５はＮチャネルＭＯＳＦＥＴ（グランド側電流制御トランジスタ）、１６はマルチプレクサ（グランド側電圧切替え手段）、２１，４１，５１は信号送信回路、５３は駆動回路、６１は信号送信回路、６２はマルチプレクサ（電源側電圧切り替え手段）、６３はマルチプレクサ（グランド側電圧切り替え手段）、６４はＰチャネルＭＯＳＦＥＴ（電源側電流制御トランジスタ）、６５はマルチプレクサ（電源側電圧切り替え手段）、７１，８１，９１は信号送信回路を示す。
【図１】
0005598462.tif 000002
【図２】
0005598462.tif 000003
【図３】
0005598462.tif 000004
【図４】
0005598462.tif 000005
【図５】
0005598462.tif 000006
【図６】
0005598462.tif 000007
【図７】
0005598462.tif 000008
【図８】
0005598462.tif 000009
【図９】
0005598462.tif 000010
【図１０】
0005598462.tif 000011