(57)【特許請求の範囲】
【請求項１】
センサ出力を供給するためのセンサと、
前記センサ出力を受け、ＩＣ出力信号を供給するように基板上に少なくとも部分的に形成された集積回路モジュールと、
スイッチ素子を介して電圧供給信号を受けるための電圧入力、および前記ＩＣ出力信号を受けるための信号入力、および電圧出力信号を供給するための出力を有する出力回路と、
前記電圧供給信号の遮断の間に電力を供給するために前記出力回路の前記電圧入力に結合された集積電力貯蔵素子と、を備え、
前記電力貯蔵素子は、前記基板に概して平行な少なくとも１つの層を含む、
集積回路。
【請求項２】
前記少なくとも１つの層は、
前記基板に概して平行な第１および第２の導電層と、
前記第１および前記第２の導電層ならびに誘電体層がコンデンサを形成するように、前記第１および前記第２の導電層の間に配置された誘電体層と
を含み、前記集積電力貯蔵素子は前記コンデンサを備える、請求項１に記載の集積回路。
【請求項３】
前記コンデンサは互いにかみ合わせた構造を含む、請求項２に記載の集積回路。
【請求項４】
前記集積電力貯蔵素子は、インダクタを形成するために少なくとも１つの層内に形成されたコイルを含む、請求項１に記載の集積回路。
【請求項５】
供給電圧を受け、安定化された出力電圧を前記出力回路に供給するための電圧安定器をさらに含む、請求項１に記載の集積回路。
【請求項６】
前記第１および前記第２の導電層内の渦電流を低減するために、磁界センサに隣接した前記第１および前記第２の導電層のうちの少なくとも一方の中にスロットが形成される、請求項２に記載の集積回路。
【請求項７】
前記スロットは、前記第１の導電層内に第１のスロットを、かつ前記第２の導電層内に第２のスロットを含み、前記第１および前記第２のスロットが異なる形状を有する、請求項６に記載の集積回路。
【請求項８】
前記スロットは、前記第１の導電層内に第１のスロットを、かつ前記第２の導電層内に第２のスロットを含み、前記第１および前記第２のスロットが実質的に類似した形状を有する、請求項６に記載の集積回路。
【請求項９】
前記センサはホール素子を含む、請求項１に記載の集積回路。
【請求項１０】
前記センサは磁気抵抗素子を含む、請求項１に記載の集積回路。
【請求項１１】
前記コンデンサは、前記基板の少なくとも３０パーセントの領域と重なり合う、請求項２に記載の集積回路。
【請求項１２】
前記コンデンサは、約１．０ｍｍ２の中に約５０ｐＦから約５００ｐＦまでの静電容量をもたらす、請求項２に記載の集積回路。
【請求項１３】
前記コンデンサは、約１５０ｐＦから約４００ｐＦまでの静電容量をもたらす、請求項２に記載の集積回路。
【請求項１４】
センサ出力を供給するセンサを設けるステップと、
前記センサ出力を受け、ＩＣ出力信号を供給するように基板上に少なくとも部分的に形成された集積回路モジュールを設けるステップと
スイッチ素子を介して電圧供給信号を受けるための電圧入力、および前記ＩＣ出力信号を受けるための信号入力、および電圧出力信号を供給するための出力を有する出力回路を設けるステップと、
前記電圧供給信号の遮断の間に電力を供給するために前記出力回路の前記電圧入力に結合された集積電力貯蔵素子を設けるステップと、
を含み、前記電力貯蔵素子が、前記基板に概して平行な少なくとも１つの層を含む、方法。
【請求項１５】
前記少なくとも１つの層は、
前記基板に概して平行な第１および第２の導電層と、
前記第１および前記第２の導電層ならびに誘電体層がコンデンサを形成するように、前記第１および前記第２の導電層の間に配置された誘電体層と
を含み、前記集積電力貯蔵素子が前記コンデンサを備える、請求項１４に記載の方法。
【請求項１６】
前記コンデンサは少なくとも部分的に互いにかみ合わされる、請求項１５に記載の方法。
【請求項１７】
前記集積電力貯蔵素子は、インダクタを形成するために少なくとも１つの層内に形成されたコイルを含む、請求項１４に記載の方法。
【請求項１８】
供給電圧を受け、安定化された出力電圧を前記出力回路に供給するための電圧安定器をさらに含む、請求項１４に記載の方法。
【請求項１９】
前記第１および前記第２の導電層内の渦電流を低減するために、磁界センサに隣接した前記第１および前記第２の導電層のうちの少なくとも一方の中にスロットが形成される、請求項１５に記載の方法。
【請求項２０】
前記スロットは、前記第１の導電層内に第１のスロットを、かつ前記第２の導電層内に第２のスロットを含み、前記第１および前記第２のスロットが異なる形状を有する、請求項１９に記載の方法。
【請求項２１】
前記スロットは、前記第１の導電層内に第１のスロットを、かつ前記第２の導電層内に第２のスロットを含み、前記第１および前記第２のスロットが実質的に類似した形状を有する、請求項１９に記載の方法。
【請求項２２】
前記センサはホール素子を含む、請求項１４に記載の方法。
【請求項２３】
前記センサは磁気抵抗素子を含む、請求項１４に記載の方法。
【請求項２４】
前記コンデンサは、前記基板の少なくとも３０パーセントの領域と重なり合う、請求項１５に記載の方法。
【請求項２５】
前記コンデンサは、約１．０ｍｍ２の中に約１５０ｐＦから約４００ｐＦまでの静電容量をもたらす、請求項１５に記載の方法。
【請求項２６】
センサ出力を供給するセンサと、
前記センサ出力を受け、ＩＣ出力信号を供給するように基板上に少なくとも部分的に形成された集積回路モジュールと、
スイッチ素子を介して電圧供給信号を受けるための電圧入力、および前記ＩＣ出力信号を受けるための信号入力、および電圧出力信号を供給するための出力を有する出力回路と、
前記電圧供給信号の遮断の間に電力を供給するための前記出力回路の前記電圧入力に結合された集積電力貯蔵素子と、を備え、
前記電力貯蔵素子は、前記基板に概して平行な少なくとも１つの層を含む、
車両。
【請求項２７】
前記少なくとも１つの層は、
前記基板に概して平行な第１および第２の導電層と、
前記第１および前記第２の導電層ならびに誘電体層がコンデンサを形成するように、前記第１および前記第２の導電層の間に配置された誘電体層と、を含み、
前記集積電力貯蔵素子が前記コンデンサを備える、請求項２６に記載の車両。
【請求項２８】
前記集積電力貯蔵素子は、インダクタを形成するために少なくとも１つの層内に形成されたコイルを含む、請求項２６に記載の車両。
【発明の詳細な説明】
【背景技術】
【０００１】
[0001]当技術分野で知られているように、特定の用途に有用な種々のセンサがある。例えば磁気センサは、対象となっている物体の回転などの運動を検出するのに有用である。センサデバイスは、デバイス上の回路に給電するための安定器に供給される供給電圧を含むことができる。電圧供給の小規模な停電は、デバイスの不安定な出力状態をもたらす可能性がある。
【発明の概要】
【課題を解決するための手段】
【０００２】
[0002]本発明の例示的実施形態は、比較的小さな停電の間に集積回路の出力を維持するための集積電力貯蔵素子を有する集積回路のための方法および装置を提供する。この配置によって、緩んだ線、緩んだ接続、ユーザの操作、振動などによる停電が存在する中でセンサ／デバイスの出力状態が維持されうる。本発明の例示的実施形態は、特定の回路、センサ、および構成と関連して示され説明されているが、本発明の実施形態は、供給電圧遮断の間に電力を維持するのに望ましい集積回路一般に適用できることを理解されたい。
【０００３】
[0003]本発明の一態様では、集積回路が、センサ出力を供給するセンサと、センサ出力を受け、ＩＣ出力信号を供給するように基板上に少なくとも部分的に形成された集積回路モジュールと、スイッチ素子を介して電圧供給信号を受けるための電圧入力、およびＩＣ出力信号を受けるための信号入力、および電圧出力信号を供給するための出力を有する出力回路と、電圧供給信号の遮断の間に電力を供給するための出力回路の電圧入力に結合された集積電力貯蔵素子とを備え、電力貯蔵素子が、基板に概して平行な少なくとも１つの層を含む。
【０００４】
[0004]集積回路は、以下の特徴、すなわち、少なくとも１つの層が、基板に概して平行な第１および第２の導電層と、第１および第２の導電層ならびに誘電体層がコンデンサを形成するように第１および第２の導電層の間に配置された誘電体層とを含み、集積電力貯蔵素子がコンデンサを備えることと、集積電力貯蔵素子が、インダクタを形成するために少なくとも１つの層内に形成されたコイルと、供給電圧を受け、安定化された出力電圧を出力回路に供給するための電圧安定器と、第１および第２の導電層内の渦電流を低減するために磁界センサに隣接した第１および第２の導電層のうちの少なくとも一方に形成されたスロットとを含むことと、スロットが、第１の導電層内に第１のスロットを、かつ第２の導電層内に第２のスロットを含み、第１および第２のスロットが異なる形状を有することと、スロットが、第１の導電層内に第１のスロットを、かつ第２の導電層内に第２のスロットを含み、第１および第２のスロットが実質的に類似の形状を有することと、センサがホール素子を含むことと、センサが磁気抵抗素子を含むことと、コンデンサが、基板の少なくとも３０パーセントの領域と重なり合うことと、コンデンサが、約１．０ｍｍ２の中に約１５０ｐＦから約４００ｐＦまでの静電容量をもたらすことと、のうちの１つまたは複数の特徴をさらに含むことができる。
【０００５】
[0005]本発明の他の態様では、方法は、センサ出力を供給するセンサを設けるステップと、センサ出力を受け、ＩＣ出力信号を供給するために基板上に少なくとも部分的に形成された集積回路モジュールを設けるステップと、スイッチ素子を介して電圧供給信号を受けるための電圧入力、およびＩＣ出力信号を受けるための信号入力、および電圧出力信号を供給するための出力を有する出力回路を設けるステップと、電圧供給信号の遮断の間に電力を供給するために出力回路の電圧入力に結合された集積電力貯蔵素子を設けるステップとを含み、電力貯蔵素子が、基板に概して平行な少なくとも１つの層を含む。
【０００６】
[0006]方法は、以下の特徴、すなわち、少なくとも１つの層が、基板に概して平行な第１および第２の導電層と、第１および第２の導電層ならびに誘電体層がコンデンサを形成するように第１および第２の導電層の間に配置された誘電体層とを含み、集積電力貯蔵素子がコンデンサを備えることと、集積電力貯蔵素子が、インダクタを形成するために少なくとも１つの層内に形成されたコイルと、供給電圧を受け、安定化された出力電圧を出力回路に供給するための電圧安定器と、第１および第２の導電層内の渦電流を低減するために磁界センサに隣接した第１および第２の導電層のうちの少なくとも一方の中に形成されたスロットとを含むことと、スロットが、第１の導電層内に第１のスロットを、かつ第２の導電層内に第２のスロットを含み、第１および第２のスロットが異なる形状を有することと、スロットが、第１の導電層内に第１のスロットを、かつ第２の導電層内に第２のスロットを含み、第１および第２のスロットが実質的に類似の形状を有することと、センサがホール素子を含むことと、センサが磁気抵抗素子を含むことと、コンデンサが、基板の少なくとも３０％の領域と重なり合うことと、コンデンサが、約１．０ｍｍ２の中に約１５０ｐＦから約４００ｐＦまでの静電容量をもたらすことと、のうちの１つまたは複数の特徴をさらに含むことができる。
【０００７】
[0007]本発明の他の態様では、車両が、センサ出力を供給するセンサと、センサ出力を受け、ＩＣ出力信号を供給するように基板上に少なくとも部分的に形成された集積回路モジュールと、スイッチ素子を介して電圧供給信号を受けるための電圧入力、および前記ＩＣ出力信号を受けるための信号入力、および電圧出力信号を供給するための出力を有する出力回路と、電圧供給信号の遮断の間に電力を供給するための出力回路の電圧入力に結合された集積電力貯蔵素子とを備え、電力貯蔵素子が、基板に概して平行な少なくとも１つの層を含む。
【０００８】
[0008]本発明の前述の特徴、ならびに本発明自体は、図面についての以下の説明からより完全に理解されうる。
【図面の簡単な説明】
【０００９】
【図１】停電のための集積化エネルギー貯蔵を有するデバイスの概略図である。
【図１Ａ】停電のための集積化エネルギー貯蔵を有するデバイスの他の概略図である。
【図２】ダイの上に配置された電力コンデンサの概略図である。
【図２Ａ】ダイの上に配置された電力インダクタの概略図である。
【図３Ａ】本発明の例示的実施形態によるオンチップ電力コンデンサを有するデバイスの上面図である。
【図３Ｂ】線Ａ−Ａに沿って取られた図３Ａのデバイスの断面図である。
【図４】複数のオンチップ電力コンデンサを有するデバイスの概略図である。
【図５】オンチップ電力コンデンサを有するデバイスを製造するためのステップの例示的順序を示す流れ図である。
【図６Ａ】少なくとも１つのそれぞれのオンチップ電力コンデンサを有する複数のチップを有する集積回路の概略図である。
【図６Ｂ】図６Ａの集積回路の側面図である。
【図６Ｃ】互いにかみ合わせたオンチップ電力コンデンサの図的表現である。
【図７】第１のオンチップ電力コンデンサを有する第１の基板と、第２のオンチップ電力コンデンサを有する第２の基板とを有する集積回路の図的表現である。
【図８Ａ】フリップチップ構成での複数チップ、複数オンチップ電力コンデンサ集積回路の側面図である。
【図８Ｂ】図８Ａの集積回路の上面図である。
【図９】渦電流低減用スロットを有するオンチップ電力コンデンサを有するデバイスの概略図である。
【図９Ａ】渦電流低減用スロットを有するオンチップ電力コンデンサを有するデバイスの側面図である。
【図１０】デバイスに渦電流低減を有するオンチップ電力コンデンサを設けるための例示的なステップの順序を示す流れ図である。
【発明を実施するための形態】
【００１０】
[0026]一般に、本発明の例示的実施形態は、比較的小さな停電の間にセンサ／デバイスの出力状態を維持するための局所電力用集積化エネルギー貯蔵を含む、センサなどの集積回路を提供する。例えば鉄を含む物体の磁界の感知など、ある用途では、短時間の停電の間にセンサデバイスの出力状態を維持することが望ましい。コンデンサの下に回路を有する比較的大きな集積化コンデンサを使用することによって、より広いダイ面積が利用可能であると同時に、コンデンサまたは他のエネルギー貯蔵素子の中に蓄えられたエネルギーが、短い停電を通して出力状態を維持することができる。例示的な停電は、例えば動きによる振動、またはユーザによる手持ち式消費者向け電子機器の操作、または例えば隆起もしくは悪路に遭遇したときの車両の運動を受けるときに断続的接続を引き起こす、緩んだ線またはコネクタを含む。
【００１１】
[0027]本発明の例示的実施形態は、多種多様な集積回路、磁界センサおよび加速度計などのセンサ、ならびに車両用センサおよび消費者向けデバイスなどの製品に適用可能であることを理解されたい。多種多様な用途は、停電の間に使用可能な局所エネルギー源に対する必要がある当業者には、容易に明らかとなろう。
【００１２】
[0028]図１は、供給電圧の遮断の間に電力を供給するための集積化局所エネルギー貯蔵を有するセンサに対する例示的な回路デバイス１０を示す。デバイスは、供給電圧信号Ｖｓｕｐｐｌｙを受け、安定化電圧Ｖｒｅｇを出力するための電圧安定器２を含む。安定化電圧信号Ｖｒｅｇで給電されるセンサ４は、センサ出力信号を集積回路モジュール６に供給し、集積回路モジュール６もまた、安定化電圧信号を受ける。デバイスに対して出力信号Ｖｏｕｔを供給する出力回路８は、ダイオードＤ１を介して安定化電圧信号Ｖｒｅｇを受ける。集積電力コンデンサＣｐは、ダイオードＤ１のカソードと出力回路８の入力との間の１点に結合される。
【００１３】
[0029]図１Ａは、図１の実施形態１０に類似し、電力損失管理モジュール１２、発振器１４、および論理回路１６が付加された他の実施形態１０’を示す。論理回路１６は、電力損失の間に論理の状態を保持し、電力が復帰したときに回路が元の所から再開することを可能にする。発振器１４は電力損失の間に停止されて、論理回路１６内で電力が温存されうる。電力管理回路１２は、電力損失の間に活性化されるホールド信号を出力する。ホールド信号は、発振器１４および論理回路１６に対して供給される。他の実施形態では、論理の状態は、知られている位置において集積回路６を再開するために使用されうる。
【００１４】
[0030]ダイオードの代わりに任意の適切なスイッチ素子が、出力回路を分離するために使用されうることを理解されたい。スイッチ素子が、ダイオード、トランジスタ、および電力中断の間にエネルギーを電力貯蔵素子から所望の回路素子に選択的に方向づけるのに適した任意の種類のスイッチを含むように、幅広く解釈されるべきことも理解されたい。図１は、当業者には容易に理解されるやり方で、素子を追加および／または削除すること、接続を変えること、およびさもなければ、特定の用途の必要性に適合させるように変更することによって容易に修正されうる例示的回路構成を示す。例えば安定化電圧は、ＩＣ回路に間接的に供給されてよい。
【００１５】
[0031]供給電圧Ｖｓｕｐｐｌｙの電力中断の持続期間は比較的短く、例えば数百ミリ秒未満、通常は数十から数百マイクロ秒程度未満であることを理解されたい。一般に、供給電圧Ｖｓｕｐｐｌｙが存在するとき、安定器２は、全回路を給電するために一定電圧Ｖｒｅｇを供給する。供給電圧Ｖｓｕｐｐｌｙが切られると、安定化電圧信号Ｖｒｅｇは、所望のレベルの下のなんらかの値に降下する。そのような場合では、集積電力コンデンサＣｐが、一定電圧Ｖｃａｐ＝Ｖｒｅｇ−〜０．７Ｖを出力回路に供給する。
【００１６】
[0032]ダイオード以外の多様な他の構成が、ダイオードの０．７Ｖの降下より小さい電圧降下で同様の機能を実現するために使用されうることを理解されたい。集積回路モジュール４から出力回路８までの接続が、データ信号を出力ブロックに伝えるための入力である。
【００１７】
[0033]給電中断の間に局所電力のために必要なコンデンサＣｐのサイズは、安定化電圧Ｖｒｅｇが切られたときに給電される回路によって決まることを理解されたい。一般に、コンデンサのサイズは、集積回路における従来のコンデンサと比べて比較的大きい。例示的実施形態では、電力コンデンサＣｐは、数百ｐＦ程度、例えば１００ｐＦ〜２０００ｐＦである。静電容量は、使用されるコンデンサ層の数に応じてより大きくなりうる。通常静電容量は、１．０ｍｍ２の面積のコンデンサにおいて２００ｎｍ（２ｋＡ）〜４００ｎｍ（４ｋＡ）の誘電体厚さに対して約５０ｐＦ〜約５００ｐＦ程度である。他の実施形態では、静電容量は、約１５０から約４００ｐｆまでの範囲にある。例示的な面積の範囲は、約０．５ｍｍ２〜約１．５ｍｍ２である。面積は、これらの面積より小さくも大きくもありうることを理解されたい。
【００１８】
[0034]図２は、ダイの上に集積電力コンデンサ５４を有するダイ５２の例示的実施形態５０を示す。一実施形態では、集積電力コンデンサ５４は、ダイ面積の３０％超を覆う。
[0035]一般に、集積電力コンデンサＣｐは、付加的な金属層および誘電体層を回路製造プロセスに追加することによって実現されうる。集積電力コンデンサは、ある用途ではその静電容量値に大きな精度を必要としないので、低コストのリソグラフィプロセスが、付加的な層のコストを低減するために使用されうる。いくつかの場合では、集積電力コンデンサの電極を回路上に設置する前に、集積回路の表面を平坦化するためにＣＭＰ（化学機械研磨）などのプロセスを使用することが望ましいであろう。ＣＭＰステップは、より薄い誘電体厚さの層を可能にし、そのことが結果としてデバイスの静電容量の増加またはより小さい面積における同じ静電容量を可能にする。
【００１９】
[0036]より小さいダイ面積においてより大きな静電容量値を実現するために、複数層コンデンサのプロセスが実施されうることにも留意されたい。例えば、３層メタルＢｉＣＭＯＳプロセスに対して、このデバイスは、金属４、誘電体、および金属５、次いで最終ダイパッシベーションの層を追加する。他の実施形態では、コンデンサは、金属４、誘電体、金属５、誘電体、金属６、次いで最終パッシベーションから作られうる。一般に、プロセスの正規の金属層に最も近い金属層が、下にある回路における望ましくない影響、例えばゲート漏れの影響を予防するためにグランドされる。
【００２０】
[0037]本発明の例示的実施形態は、回路が、電力を温存するためにスリープ状態にされるが、出力段は、最後に知られている状態に留まることができる回路全般に適用される。このことはまた、例えば緩んだ線または緩んだコネクタによって断続的な電力接続を有する可能性のある電気コネクタを使用する、ある種の自動車用途または消費者向け電子デバイスにおいて要望されうる。図１は、電力を出力段に対してだけ供給するコンデンサを示すが、他のある種の用途においては、メモリ回路またはダイ上の他の副回路にも給電することが望ましいことは、当業者には容易に明らかになろうことに留意されたい。
【００２１】
[0038]再び図１を参照すると、集積電力コンデンサＣｐは安定化電圧の内部にあり、それにより任意のＥＳＤまたはコンデンサの誘電体を損なう可能性のある他の電圧事象からコンデンサＣｐを保護する。他の実施形態では、集積電力インダクタが、電力グリッチまたは電力離脱事象の間に副回路を給電することができる。
【００２２】
[0039]図２Ａに示されるように、他の実施形態では、集積化エネルギー貯蔵素子が、図２の電力コンデンサ５４に代わって電力インダクタ５４’として提供されうる。集積化インダクタ５４’の製造は、インダクタを生成するための線の形状が、全体的にコンデンサより小さいフィーチャサイズを有することができることを除いて、コンデンサの製造に類似することができる。強磁性材料を集積化インダクタに適用することが、インダクタンス値を改善できることを理解されたい。強磁性材料を磁界センサと一緒に使用することを実施する場合は、強磁性材料が、感知されるべき磁界に与える影響、またはセンサ自体、が設計の中で考慮されるべきであることも理解されたい。このデバイスはまた、それらだけには限らないが、ホール効果、ＧＭＲ、ＡＭＲ、ＭＴＪ、加速度計、圧力、化学的、生物的、または温度を含む１つまたは複数の変換素子が、集積回路とは別個の基板の上で、変換器信号を調整し集積回路の出力を供給するために使用される場合に適用可能でありうる。インダクタまたは互いにかみ合わせたコンデンサ（以下の図６Ｃ参照）の利点には、下にある回路の上面に、ただ１つの付加的な金属層で実施することが含まれる。
【００２３】
[0040]図３Ａおよび図３Ｂは、本発明による停電用のオンチップ電力コンデンサ１０２を有する磁気センサ１００の実施形態の例示的実施形態を示す。図示の実施形態で、センサ１００は、ＶＣＣ端子１０４およびグランド端子１０６を有する２線ホール効果型センサである。コンデンサ１０２は、電圧源の停電の間に出力回路８（図１）または他の回路に電力を供給するためのエネルギーを蓄えることができる。
【００２４】
[0041]本発明の実施形態が、停電に対処することが望ましい加速度計、圧力センサ、磁界センサなど、広範な集積回路およびセンサに適用可能であることを理解されたい。
[0042]第１の金属層１１６が基板１１６の上に配置され、第１の絶縁層１２０と第２の絶縁層１２２との間に挟まれた任意選択の第２の層１１８が、第１の金属層１１６を覆って配置される。第１の金属層１１６および第２の金属層１１８により、例えば、デバイス層１１２のための相互接続および配線を行う。第１の絶縁層１２０および第２の絶縁層１２２は、例えば、層間誘電体および／またはパッシベーション層として設けることができる。
【００２５】
[0043]オンチップコンデンサ１０２を基板の上に形成するために、第１の導電層１２４と第２の導電層１２６とが誘電材料１２８によって分離される。コンデンサ１０２は、別の絶縁層１３０によって覆われる。例示的実施形態では、コンデンサ１０２は、第２の絶縁層１２２によって第２の金属層１１８から隔てられ、電気的に分離される。
【００２６】
[0044]例示的実施形態では、例えばシリコンである基板またはダイ１１０が層１１２、１１６、１２０、１１８および／または１２２内に、当業者によく知られている方法で回路が形成される集積回路（ＩＣ）を含む。デバイス層１１２は、磁気センサ１００の一部を形成するホール素子１１４を含むことができる。デバイス層は、集積回路を形成するために必要な種々の層を含むことができ、これらは、それらだけには限らないが、注入またはドープ層、ポリシリコン層、エピタキシャル層、酸化物層、または窒化物層を含む。
【００２７】
[0045]特定の層スタックアップを示し説明するが、他の実施形態であって積層順序が異なるもの、金属がより多い、またはより少ないもの、および他の層を有するものも本発明の範囲内にあることを理解されたい。さらに、特定の用途での必要に応じるために、付加的な導電層を追加して、追加コンデンサを形成することもできる。
【００２８】
[0046]電力コンデンサＣｐには種々の誘電材料を使用することができ、これらは、それらだけには限らないが、窒化シリコン、例えばシリコンダイオードである酸化シリコン、酸化タンタル、酸化アルミニウム、セラミックス、ガラス、マイカ、ポリエステル（例えばマイラ）、ＫＡＰＴＯＮ、ポリイミド（例えばＨＤ  ＭｉｃｒｏｓｙｓｔｅｍｓのＰｙｒａｌｉｎ）、ベンゾシクロブテン（ＢＣＢ、例えばＤｏｗ  ＣｈｅｍｉｃａｌのＣｙｃｌｏｔｅｎｅ）、およびポリノルボルネン（例えばＰｒｏｍｅｒｕｓのＡｖａｔｒｅｌ）を含む。一部の用途では無機誘電体が、その高い誘電率と、厚さが例えば３００ｎｍ〜５００ｎｍ（３０００〜５０００オングストローム）であるサブミクロン範囲の均一な薄膜を生成する能力とに基づき好ましいことがある。
【００２９】
[0047]これらの同じ誘電体を、適切な場合には層間誘電体または最終パッシベーション材料として使用することもできる。層間誘電体の場合には、第２の金属層１１８と導電層１２４との間で使用するのに、十分に平坦化し、低い誘電率を有する材料を選択することが有利である。こうすると、金属層１１８上の線から、例えばグランド面である導電層１２４に至るどんな望ましくない信号結合も低減するはずである。
【００３０】
[0048]センサのデバイス層を設けるためには、シリコン、ヒ化ガリウム、シリコン・オン・インシュレータ（ＳＯＩ）などを含め、種々の適切な材料を使用することができる。さらに、金属層、およびコンデンサを形成する導電層を設けるためにも、種々の材料を使用することができる。例示的な金属層および導電層の材料は、銅、アルミニウム、諸合金、および／または他の適切な金属を含む。
【００３１】
[0049]本発明の実施形態が、磁気抵抗素子の使用を含むことができることも理解されたい。磁気抵抗デバイスに対して、センサ材料を、基板の上面に追加することができる。
[0050]本明細書で使用されるように、ダイという用語は基板を指し、これは、絶縁体上の半導体もしくは半導体層でよく、例えばＳＯＩ基板であり、その関連する回路または電子デバイス素子を備える。ダイ上の回路は、例えばダイオードおよびトランジスタである半導体デバイスと、例えば抵抗器、インダクタまたはコンデンサである受動デバイスを含むことができる。
【００３２】
[0051]図４に示されるように、第２の導電層３０４を分離して、第１のコンデンサ３０６および第２のコンデンサ３０８として示される複数のコンデンサを、第１の導電層３０２が、両方のコンデンサに対して同じ電位にあるならば形成することができる。用途に応じてボンディングパッドの追加が必要になることがあるが、第１の導電層３０２もまた分割して別々のコンデンサを形成できることも明らかであろう。
【００３３】
[0052]第１の導電層３０２および第２の導電層３０４の配分は、特定の用途の静電容量要件を達成するように行えることを理解されたい。さらに、第１と第２の導電層は、ダイの上に実用的な任意の数のコンデンサを形成するように分割することができる。
【００３４】
[0053]図５は、集積電力コンデンサを有するデバイスを製造するステップの例示的順序を示す。一般に、集積化コンデンサの製造は、基本プロセスとも呼ばれる集積回路プロセスが実施された後で実施される。
【００３５】
[0054]ステップ４００で、第１および第２の金属層が基板の上に形成される。特定の一実施形態では、基本プロセスは、相互接続および配線用の２つの金属層、ならびに最終パッシベーションを含む。通常では酸化および窒化層を含む、基本プロセスによる最終のパッシベーションを変更するのが望ましいことがある。第２の金属層の後に、ステップ４０２で層間誘電体が堆積される。これはやはり、基本プロセスで最終パッシベーションが実施される場所である。層間誘電体は、酸化物、窒化物、あるいはポリイミドまたはＢＣＢなどの有機誘電体とすることができる。ＢＣＢなどの材料は、下にある基板をそれが十分に平坦化し、後続のコンデンサ堆積のための平坦面が得られるという利点を有する。ステップ４０４で次に、層間誘電体がパターニングされて、下にある集積回路内のボンドパッドへの接続部を開口する。
【００３６】
[0055]ステップ４０６で次に、導電層がウェハ上に堆積されパターニングされて、コンデンサ電極の１つが形成される。図示の実施形態では、下方のコンデンサ電極がボンディングパッドに接続されるが、下にある回路の他の部分には接続されない。場合により、下方のコンデンサ層を集積回路の他のボンディングパッド上に有することが望ましいが、これらのパッドはコンデンサ電極に接続されない。ステップ４０８で、コンデンサ誘電体が堆積されパターニングされる。誘電材料は、窒化シリコンまたは他の適切な材料でよい。ステップ４１０で、コンデンサの第２の導電層がウェハ上に堆積されパターニングされて、コンデンサの上部電極が形成される。コンデンサの上部層が独立パッドとしてあると、オンチップコンデンサを有する集積回路の最終試験時に絶縁破壊の試験をすることが可能になる。ステップ４１２で、最終パッシベーション層が、コンデンサと、ボンディングパッドのパターン開口とを備える集積回路に付着される。
【００３７】
[0056]図６Ａおよび図６Ｂは、例示的な集積回路５００を示し、この集積回路は、第１のオンチップ電力コンデンサ５０４を有する第１のダイ５０２と、第２のオンチップ電力コンデンサ５０８を有する第２のダイ５０６とを有する。デバイス層５０７の上に配置できる第１のコンデンサ５０４は、第１の導電層５１０および第２の導電層５１２を含むことができ、それらの間に誘電材料５１４を備える。第１のダイ５０２内に任意選択のセンサ素子５１６を形成することができる。
【００３８】
[0057]第２のコンデンサ５０８は同様に、第３の導電層５１８、第４の導電層５２０、および絶縁層５２２を含むことができる。第３の導電層５１８は、第２のダイ５０６のデバイス層５２４の上に配置することができる。
【００３９】
[0058]第１のコンデンサ５０４および第２のコンデンサ５０８は、それぞれの任意選択の絶縁層（図示せず）によって覆うことができる。
[0059]第１および第２のオンチップ電力コンデンサがそれぞれの基板の上に示されているが、他の実施形態では、１つまたは複数のオンチップコンデンサがそれぞれの基板の下にあることを理解されたい。一般に、オンチップコンデンサを形成する導電層は、それぞれの基板と概して平行である。コンデンサの形状は変わりうることを理解されたい。例えば、図６Ｃに示された別の実施形態では、１つの導電層、または複数の導電層を加工して、オンチップの互いにかみ合わせた電力コンデンサを形成することができる。一実施形態では、単一の導電層をパターニングして、オンチップの互いにかみ合わせたコンデンサを形成する。別の実施形態では、複数の導電層をパターニングして、１つまたは複数のオンチップの互いにかみ合わせたコンデンサを形成することができる。コンデンサを形成するために使用される誘電材料の特性は、コンデンサのインピーダンスを考慮したものであることを理解されたい。
【００４０】
[0060]他の実施形態では、第１のダイ５０２が複数のオンチップ電力コンデンサを有することができることを理解されたい。すなわち、第１の金属層５１０および第２の金属層５１２は、エッチングなどによって分割して、第１のダイに２つのオンチップコンデンサを形成することができる。同様に、第３および第４の導電層を分割して、第２のダイに複数のオンチップコンデンサを得ることができる。加えて、ダイの一方または両方が複数のオンチップ電力コンデンサを有することができる。さらに、３つ以上のダイを備え、そのダイのうちの少なくとも１つがオンチップ電力コンデンサを有する実施形態が企図される。種々の構成を有し種々の応用例を有する他の実施形態が企図されている。例えば、磁気センサ素子などのセンサを一方のダイ、両方のダイ、および／または複数のダイに設けることができる。オンチップ電力コンデンサを有する集積回路は、センサ、システム・オン・チップ、プロセッサなどを含む多種多様な回路形式として実現することができる。
【００４１】
[0061]一実施形態では、第１のダイ５０２および第２のダイ５０６は、シリコンなどと同じ材料から形成される。別の実施形態では、第１および第２のダイは、異なる材料から形成される。例示的な材料は、Ｓｉ、ＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＧａＡｓＰ、ＳｉＧｅ、セラミック、およびガラスを含む。
【００４２】
[0062]図７は、電圧供給の遮断中に電力を供給するための、オンチップ電力コンデンサ６０８、６１０をそれぞれ有する第１のダイ６０４および第２のダイ６０６を備える例示的集積回路６００を示す。第１のダイ６０４は、センサ素子６１２を含む。特定の一実施形態では、センサ素子はホール素子である。第２のダイ６０６は、センサ素子６１２を支援しセンサの位置出力情報などの出力情報を与えるための回路を含む。
【００４３】
[0063]集積回路６００は、センサの入力／出力接続を行うためのリードフィンガ６１４ａ〜６１４ｄを含む。上述のように、リードフィンガ６１４と第２のダイ６０６上の入力／出力パッド６１５との間にワイヤボンドなどの接続部を作製することができる。グランド、ＶＣＣ、および／または信号用の接続／パッドを設けることができる。図示されていないが、パッドはまた、第１のダイ６０４とリードフィンガとの間の接続用に設けることもできることを理解されたい。
【００４４】
[0064]他の実施形態では、ダイのうちの１つだけがオンチップコンデンサを有する。例えば、ダイ６０６だけがオンチップコンデンサ６１０を有し、ダイ６０４はオンチップコンデンサを持たない。
【００４５】
[0065]さらに、第１のダイパッド６１６および第２のダイパッド６１８のそれぞれは、第１のダイ６０４と第２のダイ６０６との間の電気的接続を可能にする。実用的な任意の数のダイパッドを、望ましいダイ間の接続用に設けることができることを理解されたい。
【００４６】
[0066]本発明の複数ダイ実施形態は、フリップチップ実施形態など、種々の構成を有することができることを理解されたい。
[0067]例えば、図８Ａおよび図８Ｂは、オンチップ電力コンデンサを備えた複数のダイを有するフリップチップ構成を示す。集積回路７００は、リードフレーム７０４上に配置された第１のダイすなわち基板７０２を含む。第１のオンチップ電力コンデンサ７０６は、第１のダイ７０２の一部分の上に形成される。第１のダイ内に、任意選択のセンサ素子７０７を形成することができる。
【００４７】
[0068]第２の基板すなわちダイ７０８は、ハンダボール７１０などによって第１のダイ７０２の上部に結合される。第２のダイ７０８は、センサ素子７１２を含むことができる。第２のオンチップ電力コンデンサ７１４は、第２のダイ７０８上に配置される。
【００４８】
[0069]ボンディングワイヤにより、ボンディングパッド７１６をリードフィンガ（図示せず）にリードフレームの上で結合することができる。
[0070]上記のように、第１のダイ７０２および第２のダイ７０８は、同じ材料として、または異なる材料として提供することができる。例示的な材料は、Ｓｉ、ＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＧａＡｓＰ、ＳｉＧｅ、セラミック、およびガラスを含む。さらに、第１および第２のダイ内の感知素子は同じ種類のデバイス、または異なる種類のデバイスとすることができる。例示的なセンサ素子は、ホール効果、磁気抵抗、巨大磁気抵抗（ＧＭＲ）、異方性磁気抵抗（ＡＭＲ）、およびトンネル磁気抵抗（ＴＭＲ）を含む。それぞれのオンチップコンデンサ７０６、７１４は、上記で論じたように、所望のインピーダンスを実現するようにサイズ変更することができる。
【００４９】
[0071]図９は、本発明の例示的実施形態による例示的なコンデンサ・オン・チップコンデンサ電源９００を示し、これは、ダイ９０８を覆ってコンデンサ９０６を形成する上層９０２および下層９０４を有し、ホール素子９１２付近に発生する渦電流を低減するためにコンデンサ層内に形成された第１のスロット９１０を備える。図示の実施形態では、第２のスロット９１４は、第２のホール素子９１６付近のコンデンサ層内に形成される。
【００５０】
[0072]当業界でよく知られているように、変化する磁界（例えば電流を伝える導電体を取り巻く磁界）が存在する中で、渦電流が導電層内に誘起されうる。渦電流は、より小さい磁界をもたらしやすい閉ループを形成し、それによりホール効果素子は、そうでなければ遭遇する磁界より小さい磁界に遭遇し、結果として感度が低くなる。さらに、渦電流に関連する磁界が均一でなく、またはホール効果素子の回りで対称でないと、ホール効果素子はやはり、望ましくないオフセット電圧を発生する可能性がある。
【００５１】
[0073]スロット（複数）９１０は、センサ付近の総経路（例えば直径または経路長さ）を短縮する傾向があり、そのことが、渦電流が磁界センサ付近のコンデンサの導電層内を移動する閉ループの渦電流効果を低減する。渦電流が移動する閉ループのサイズが縮小されると、渦電流を誘起した交流磁界に、より小さな局部的影響を与える、より小さな渦電流がもたらされることが理解されよう。それゆえ、ホール効果素子を有する電流センサまたは他のデバイスの感度は、スロット（複数）の働きで、渦電流によって受ける影響がより小さい。
【００５２】
[0074]ホール効果素子回りを回転する渦電流の代わりに、スロット９１０は、ホール素子の各側部に対する渦電流をもたらす。渦電流に起因する磁界は加算的であるが、複数の渦電流がより接近するため、スロットのない単一の渦電流と比べて総合的な磁界の強さはより小さくなる。
【００５３】
[0075]図９Ａは、ホール素子に関して位置決めされたスロット９５２を有するオンチップ電力コンデンサを含むデバイス９５０の側面破断図を示す。デバイス９５０は、図３Ｂのセンサといくらか類似しており、同じ参照番号は同じ要素を示す。スロット９５２は、コンデンサを形成する導電層１２４、１２６および誘電体層１２８の中に形成される。
【００５４】
[0076]任意の数のスロットが、特定の用途の必要性を満たすために多種多様な構成で形成されうることを理解されたい。図示の実施形態では、スロットは、ダイ内に位置付けられたホール効果素子に関連してコンデンサ層内に形成され、例えば、ホール素子に隣接する位置からコンデンサの縁部まで延びる。スロットは、ホール素子回りの渦電流の流れを低減し、センサ／デバイスの総合的性能を高める。
【００５５】
[0077]スロットという用語は、コンデンサ層の一方および／または両方の導電性の遮断を包含するものとして広く解釈されるべきであることを理解されたい。例えば、スロットは、少数の比較的大きい穴と同時に比較的高密度の小さい穴を含むことができる。加えて、スロットという用語は、特定の形状に言及することを意図されない。例えば、スロットは、テーパ、楕円など多種多様な規則的形状および不規則な形状を含む。さらに、スロット（複数）の方向／角度が変わってよいことを理解されたい。また、センサの種類に基づいてスロット（複数）を位置決めすることが望ましいことは明らかであろう。スロットは、コンデンサの上層および下層の中で異なる形状を有することができることを理解されたい。例えば、図９Ｂは、オンチップコンデンサの下層内にだけ形成されたスロット９１０’を示す。この実施形態は、例えば、センサ近傍の別の電線によって引き起こされた外部ノイズからセンサをシールドすることができる。
【００５６】
[0078]一般に、オンチップコンデンサの上方のプレート層および下方のプレート層の中にスロットを有することが好ましいであろう。しかし、上方のプレートは（同じような金属厚さを仮定すると）下方のプレートより遠くにあるので、下方のプレートすなわち磁気センサにより近いプレートだけのスロットは、コンデンサの上方のプレート内だけのスロットよりも渦電流を低減し、それにより磁気センサの感度に与える影響が少ないことを理解されたい。一般に、ホールプレートを覆う導電体すなわちコンデンサのプレートを除去することが望ましい。ホールプレートの真上またはプレート付近の電流は、その形状によって、たとえ数十ミクロンであっても離れている電流より大きな影響を与えるであろう。
【００５７】
[0079]スロットは、特定の用途の必要性を満たすために、磁気センサおよび／またはダイに関連して、任意の実用的な形状および方向を有することができる。コンデンサの縁部に関して傾けられたスロットの構成の一例を有するスロット１０１６が示される。
【００５８】
[0080]図１０は、図５といくらか類似する、オンチップコンデンサに対して渦電流低減をもたらすためのステップの例示的順序を示し、同じ参照番号は同じ要素を示す。例示的一実施形態では、ステップ４０６’は、渦電流を低減するためのスロットを含むために第１の導電層をパターニングするステップを含む。同様に、ステップ４１０’は、スロットのために第２の導電層をパターニングするステップを含む。
【００５９】
[0081]図１０のステップは、特定の用途の必要性を満たすために容易に修正、並べ替えなどが可能であることを理解されたい。例えば、スロットを含むために導電層および誘電体をパターニングするステップは、各層に対する単一のマスクを使用して提供されてよく、またはスロットは、コンデンサが完了した後に形成されてもよい。他のそのような変形は、当業者には、容易に明らかとなろう。
【００６０】
[0082]本明細書に含まれる例示的実施形態は、停電のための集積電力貯蔵を有するセンサなどのデバイスを使用することを論じているが、種々の磁界センサを有する他の種類のデバイスが、ホール素子に変わってまたはホール素子との組合せで同様に使用されてよいことは、当業者には明らかとなろう。例えばデバイスは、異方性磁気抵抗（ＡＭＲ）センサおよび／または巨大磁気抵抗（ＧＭＲ）センサを使用することができる。ＧＭＲセンサの場合では、ＧＭＲ素子は、複数材料スタックからなるセンサ、例えば、リニアスピンバルブセンサ、トンネル磁気抵抗（ＴＭＲ）センサ、磁気トンネル接合（ＭＴＪ）センサまたはコロッサル磁気抵抗（ＣＭＲ）センサの範囲を包含することが企図される。他の実施形態では、センサはバックバイアス磁石を含む。ダイおよび基板という用語は、互いに置き換え可能に使用されることを理解されたい。
【００６１】
[0083]本発明は主として、集積回路センサ、特に磁気センサに関して示し説明しているが、本発明は、比較的短い供給電圧遮断の間に電力を供給するための集積化エネルギー貯蔵を設けることが望ましい集積回路一般に適用可能であることを理解されたい。さらに、オンチップ電力コンデンサがダイの上に示されているが、オンチップコンデンサがダイの下にある実施形態が企図されていることも理解されたい。すなわち、オンチップコンデンサを形成する導電層は、ダイがある面と概して平行である。一実施形態では、互いにかみ合わせた電極を使用して、単一の金属層内にオンチップコンデンサを形成することもできる。
【００６２】
[0084]オンチップコンデンサを有するセンサを形成するのに、それらだけには限らないが、バイポーラ、ＤＭＯＳ、バイポーラＣＭＯＳ、およびＣＭＯＳのプロセス、ならびにこれらのプロセスと他のプロセスとの組合せを含め、種々の適切な製造プロセスを使用できることを理解されたい。
【００６３】
[0085]本明細書に含まれる例示的実施形態では、ホール効果センサの使用を論じているが、他の種類の磁界センサもまたホール素子の代わりに、またはホール素子との組合せで使用できることが当業者には明らかであろう。例えばデバイスは、異方性磁気抵抗（ＡＭＲ）センサ、および／または巨大磁気抵抗（ＧＭＲ）センサを使用することができる。ＧＭＲセンサの場合では、ＧＭＲ素子は、複数材料スタックからなるセンサ、例えば、リニアスピンバルブセンサ、トンネル磁気抵抗（ＴＭＲ）センサ、またはコロッサル時期抵抗（ＣＭＲ）センサの範囲を包含することが企図される。他の実施形態では、センサはバックバイアス磁石を含む。
【００６４】
[0086]本発明の例示的実施形態を説明したが、当業者には、その発想を組み込んだ他の実施形態もまた使用できることが明らかになるであろう。本明細書に包含される実施形態は、開示された実施形態に限定されるべきではなく、添付の特許請求の範囲および精神によってのみ限定されるべきである。本明細書で引用したすべての出版物および参考文献は、参照によりその全体を本明細書に明白に組み込む。
【図１】
0005497763.tif 000002
【図１Ａ】
0005497763.tif 000003
【図２】
0005497763.tif 000004
【図２Ａ】
0005497763.tif 000005
【図３Ａ】
0005497763.tif 000006
【図３Ｂ】
0005497763.tif 000007
【図４】
0005497763.tif 000008
【図５】
0005497763.tif 000009
【図６Ａ】
0005497763.tif 000010
【図６Ｂ】
0005497763.tif 000011
【図６Ｃ】
0005497763.tif 000012
【図７】
0005497763.tif 000013
【図８Ａ】
0005497763.tif 000014
【図８Ｂ】
0005497763.tif 000015
【図９】
0005497763.tif 000016
【図９Ａ】
0005497763.tif 000017
【図１０】
0005497763.tif 000018