(57)【特許請求の範囲】
【請求項１】
直流電源から直流電圧を入力する降圧スイッチと前記降圧スイッチに接続されたチョークコイルとを有し入力電圧より低い出力電圧を出力する降圧部と、
前記チョークコイルを介して前記降圧スイッチに接続された昇圧スイッチを有し入力電圧より高い出力電圧を出力する昇圧部と、
前記降圧スイッチと前記昇圧スイッチをオンオフするように制御する制御部とを備え、
前記制御部は、
前記降圧部又は前記昇圧部からの出力値と予め設定された目標値とを比較して比較結果を出力する比較部と、前記比較結果の電圧値と予め設定された第１の電圧値との差分を前記第１の電圧値に加算又は該第１の電圧値から減算したものと同じ特性を示す電圧値を演算出力電圧として出力する演算回路とを有する誤差部と、
三角波を生成する三角波生成部と、
前記演算出力電圧と前記三角波を比較した結果に応じて前記降圧スイッチと前記昇圧スイッチをオンオフする駆動パルスを生成する駆動パルス生成部とを備え、
前記駆動パルス生成部は、前記演算出力電圧の電圧値が前記第１の電圧値と予め設定された第２の電圧値との間にない場合に、前記昇圧スイッチをオフに維持し前記降圧スイッチをオンオフする降圧モード又は前記降圧スイッチをオンに維持し前記昇圧スイッチをオンオフする昇圧モードにするように制御し、前記演算出力電圧の電圧値が前記第１の電圧値と前記第２の電圧値との間にある場合に、前記降圧スイッチのオンオフ動作と前記昇圧スイッチのオンオフ動作を選択的に切り替える昇降圧混在モードにするように制御する
ことを特徴とする昇降圧ＤＣ−ＤＣコンバータ。
【請求項２】
前記昇降圧混在モードにおいて、前記演算出力電圧の電圧値が前記第１の電圧値に近づくにしたがって前記降圧スイッチのオンオフ動作又は前記昇圧スイッチのオンオフ動作を選択する割合が２分の１に近づくように制御される
ことを特徴とする請求項１に記載の昇降圧ＤＣ−ＤＣコンバータ。
【請求項３】
前記駆動パルス生成部は、前記第１の電圧値を初期電圧値として予め設定し、設定された前記初期電圧値と前記第２の電圧値との間に複数の変換出力電圧値を設定し、前記変換出力電圧値が前記演算出力電圧の電圧値に達するまで前記複数の変換出力電圧値の前記初期電圧値に近い電圧値から順に選択して前記初期電圧値をその選択された変換出力電圧値まで推移させる電圧推移回路を有し、
前記昇降圧混在モードにおいて、前記変換出力電圧値が前記演算出力電圧の電圧値に達したときに、前記降圧スイッチのオンオフ動作が選択されている場合には前記昇圧スイッチのオンオフ動作に切り替えるとともに前記変換出力電圧値を前記初期電圧値にリセットし、前記昇圧スイッチのオンオフ動作が選択されている場合には前記降圧スイッチのオンオフ動作に切り替えるとともに前記変換出力電圧値を前記初期電圧値にリセットする
ことを特徴とする請求項２に記載の昇降圧ＤＣ−ＤＣコンバータ。
【請求項４】
前記変換出力電圧値が低下して前記降圧スイッチのオンオフ動作又は前記昇圧スイッチのオンオフ動作の切り替えが行われてから前記変換出力電圧値が前記初期電圧値にリセットされるまでの動作を１ルーチンとした場合に、前記変換出力電圧値を1ルーチンごとに異ならせる
ことを特徴とする請求項３に記載の昇降圧ＤＣ−ＤＣコンバータ。
【請求項５】
請求項１、請求項２、請求項３又は請求項４に記載の昇降圧ＤＣ−ＤＣコンバータを備える
ことを特徴とする車両用灯具。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された直流電圧を昇圧または降圧し、入力された直流電圧を所定の出力電圧に変換する昇降圧ＤＣ−ＤＣコンバータ及び該昇降圧ＤＣ−ＤＣコンバータを備えた車両用灯具に関する。
【背景技術】
【０００２】
従来、電子機器等のＤＣ−ＤＣコンバータとして、入力電圧が変動しても出力電圧を一定の範囲に保持することができるチョッパ方式のＤＣ−ＤＣコンバータが用いられている。
【０００３】
この種のＤＣ−ＤＣコンバータとしては、例えば、降圧用チョッパトランジスタと昇圧用チョッパトランジスタを共通のチョークコイルを介して接続し、入力電圧が出力電圧よりも高いときには、昇圧用チョッパトランジスタをオフとし、降圧用チョッパトランジスタをオンオフ制御して入力電圧を降圧し、入力電圧が出力電圧よりも低いときには、降圧用チョッパトランジスタをオンとし、昇圧用チョッパトランジスタをオンオフ制御して入力電圧を昇圧するようにしたものが提案されている（特許文献１参照）。
【０００４】
このＤＣ−ＤＣコンバータにおいては、降圧型チョッパ方式のＤＣ−ＤＣコンバータと昇圧型チョッパ方式のＤＣ−ＤＣコンバータとが同一の回路によって構成されている。
【０００５】
【特許文献１】特開昭６２−１８９７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記した従来技術では、入力電圧に応じて降圧用チョッパトランジスタと昇圧用チョッパトランジスタを選択的に動作させるようにしているが、降圧と昇圧の切替時に降圧用チョッパトランジスタと昇圧用チョッパトランジスタの動作が円滑に切り替わらないので出力電圧を一定に保持することが困難である。
【０００７】
即ち、降圧用チョッパトランジスタや昇圧用チョッパトランジスタに用いるトランジスタには、上記した切替時にディレイタイムが存在する。従って、降圧と昇圧の切替時に、入力電圧に応じて降圧用チョッパトランジスタと昇圧用チョッパトランジスタを選択的に動作させたときに、降圧用チョッパトランジスタがオンを維持し、昇圧用チョッパトランジスタがオフを維持することがある。このため降圧と昇圧の切替時における入力電圧の変動に対する出力電圧を一定に保持して出力することが困難である。
【０００８】
そこで、本発明は、入力電圧の変動に対して出力電圧を一定に保持するように制御することを課題とする。
【課題を解決するための手段】
【０００９】
昇降圧ＤＣ−ＤＣコンバータは、直流電源から直流電圧を入力する降圧スイッチと前記降圧スイッチに接続されたチョークコイルとを有し入力電圧より低い出力電圧を出力する降圧部と、前記チョークコイルを介して前記降圧スイッチに接続された昇圧スイッチを有し入力電圧より高い出力電圧を出力する昇圧部と、前記降圧スイッチと前記昇圧スイッチをオンオフするように制御する制御部とを備え、前記制御部は、前記降圧部又は前記昇圧部からの出力値と予め設定された目標値とを比較して比較結果を出力する比較部と、前記比較結果の電圧値と予め設定された第１の電圧値との差分を前記第１の電圧値に加算又は該第１の電圧値から減算したものと同じ特性を示す電圧値を演算出力電圧として出力する演算回路とを有する誤差部と、三角波を生成する三角波生成部と、前記演算出力電圧と前記三角波を比較した結果に応じて前記降圧スイッチと前記昇圧スイッチをオンオフする駆動パルスを生成する駆動パルス生成部とを備え、前記駆動パルス生成部は、前記演算出力電圧の電圧値が前記第１の電圧値と予め設定された第２の電圧値との間にない場合に、前記昇圧スイッチをオフに維持し前記降圧スイッチをオンオフする降圧モード又は前記降圧スイッチをオンに維持し前記昇圧スイッチをオンオフする昇圧モードにするように制御し、前記演算出力電圧の電圧値が前記第１の電圧値と前記第２の電圧値との間にある場合に、前記降圧スイッチのオンオフ動作と前記昇圧スイッチのオンオフ動作を選択的に切り替える昇降圧混在モードにするように制御するようにしたものである。
【００１０】
従って、比較結果と第１の電圧値の差分を前記第１の電圧値に加算又は該第１の電圧値から減算して得られた演算出力電圧の電圧値が前記第１の電圧値と前記第２の電圧値の間にある場合に、降圧スイッチのオンオフ動作と昇圧スイッチのオンオフ動作を選択的に切り替えて昇降圧混在モードへの切替制御が行われる。
【発明の効果】
【００１１】
本発明昇降圧ＤＣ−ＤＣコンバータは、直流電源から直流電圧を入力する降圧スイッチと前記降圧スイッチに接続されたチョークコイルとを有し入力電圧より低い出力電圧を出力する降圧部と、前記チョークコイルを介して前記降圧スイッチに接続された昇圧スイッチを有し入力電圧より高い出力電圧を出力する昇圧部と、前記降圧スイッチと前記昇圧スイッチをオンオフするように制御する制御部とを備え、前記制御部は、前記降圧部又は前記昇圧部からの出力値と予め設定された目標値とを比較して比較結果を出力する比較部と、前記比較結果の電圧値と予め設定された第１の電圧値との差分を前記第１の電圧値に加算又は該第１の電圧値から減算したものと同じ特性を示す電圧値を演算出力電圧として出力する演算回路とを有する誤差部と、三角波を生成する三角波生成部と、前記演算出力電圧と前記三角波を比較した結果に応じて前記降圧スイッチと前記昇圧スイッチをオンオフする駆動パルスを生成する駆動パルス生成部とを備え、前記駆動パルス生成部は、前記演算出力電圧の電圧値が前記第１の電圧値と予め設定された第２の電圧値との間にない場合に、前記昇圧スイッチをオフに維持し前記降圧スイッチをオンオフする降圧モード又は前記降圧スイッチをオンに維持し前記昇圧スイッチをオンオフする昇圧モードにするように制御し、前記演算出力電圧の電圧値が前記第１の電圧値と前記第２の電圧値との間にある場合に、前記降圧スイッチのオンオフ動作と前記昇圧スイッチのオンオフ動作を選択的に切り替える昇降圧混在モードにするように制御することを特徴とする。
【００１２】
上記した構成により、入力電圧と出力電圧が近い場合に降圧モードと昇圧モードが頻繁に切り替わるので、降圧モードと昇圧モードの切替時においても出力電圧を平均化して出力することができる。従って、入力電圧の変動に対して確実に出力電圧を一定に保持するように制御することができる。
【００１３】
請求項２に記載した発明にあっては、前記昇降圧混在モードにおいて、前記演算出力電圧の電圧値が前記第１の電圧値に近づくにしたがって前記降圧スイッチのオンオフ動作又は前記昇圧スイッチのオンオフ動作を選択する割合が２分の１に近づくように制御されるので、目標値に近づくように比較結果の電圧値を変化させてスムーズなフィードバック制御が可能となる。
【００１４】
請求項３に記載した発明にあっては、前記駆動パルス生成部は、前記第１の電圧値を初期電圧値として予め設定し、設定された前記初期電圧値と前記第２の電圧値との間に複数の変換出力電圧値を設定し、前記変換出力電圧値が前記演算出力電圧の電圧値に達するまで前記複数の変換出力電圧値の前記初期電圧値に近い電圧値から順に選択して前記初期電圧値をその選択された変換出力電圧値まで推移させる電圧推移回路を有し、前記昇降圧混在モードにおいて、前記変換出力電圧値が前記演算出力電圧の電圧値に達したときに、前記降圧スイッチのオンオフ動作が選択されている場合には前記昇圧スイッチのオンオフ動作に切り替えるとともに前記変換出力電圧値を前記初期電圧値にリセットし、前記昇圧スイッチのオンオフ動作が選択されている場合には前記降圧スイッチのオンオフ動作に切り替えるとともに前記変換出力電圧値を前記初期電圧値にリセットする。
【００１５】
従って、降圧モードと昇圧モードの切替時における制御の不連続点の発生を抑制することができ、回路素子の特性のばらつきの影響を抑制することができる。
【００１６】
請求項４に記載した発明にあっては、前記変換出力電圧値が低下して前記降圧スイッチのオンオフ動作又は前記昇圧スイッチのオンオフ動作の切り替えが行われてから前記変換出力電圧値が前記初期電圧値にリセットされるまでの動作を１ルーチンとした場合に、前記変換出力電圧値を1ルーチンごとに異ならせる。
【００１７】
従って、降圧スイッチをオンオフする降圧用駆動パルスと昇圧スイッチをオンオフする昇圧用駆動パルスとの発生割合の変化を短い周期で行うことができるため、ＤＣ−ＤＣコンバータの共振による出力のリプル・振動を抑制することができる。
【００１８】
本発明車両用灯具は、上記した請求項１、請求項２、請求項３又は請求項４に記載の昇降圧ＤＣ−ＤＣコンバータを備えている。
【００１９】
従って、光源に供給する駆動電流を一定に保持することができ、光源のちらつきを防止することができる。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明昇降圧ＤＣ−ＤＣコンバータの実施の形態について図面を参照して説明する。昇降圧ＤＣ−ＤＣコンバータは、例えば、車両用灯具を構成する半導体光源を駆動させるための駆動回路等に用いられる。
【００２１】
昇降圧ＤＣ−ＤＣコンバータ１は、図１に示すように、入力電圧Ｖｉｎより低い出力電圧Ｖｏｕｔを出力する降圧部２と、入力電圧Ｖｉｎより高い出力電圧Ｖｏｕｔを出力する昇圧部３と、降圧部２と昇圧部３を制御する制御部４とを備えて構成されている。昇降圧ＤＣ−ＤＣコンバータ１は、例えば、半導体光源としてのＬＥＤ（Light Emitting Diode）４０、４０に駆動電流Ｉｏｕｔを供給するための電流供給手段として機能している。
【００２２】
降圧部２は降圧スイッチＳＷ１とコンデンサＣ１とダイオードＤ１とチョークコイル（インダクタ）Ｌを備えて構成されている。降圧スイッチＳＷ１は、スイッチング素子、例えば、ＮＭＯＳトランジスタ（図示せず）によって構成されている。
【００２３】
降圧スイッチＳＷ１（ＮＭＯＳトランジスタ）は、ドレインが入力端子８に接続され、ソースがダイオードＤ１を介して接地されているとともにチョークコイルＬの一端に接続され、ゲートが制御部４に接続されている。降圧スイッチＳＷ１は制御部４からの降圧スイッチ駆動信号（オンオフ信号）を受けてオンオフする。
【００２４】
コンデンサＣ１は、一端が入力端子８に接続され、他端が接地されるとともに入力端子９に接続されている。
【００２５】
入力端子８は、電源スイッチＳＷ３を介して直流電源である車載バッテリ（＋Ｂ）のプラス端子に接続され、入力端子９は、車載バッテリのマイナス端子に接続されている。
【００２６】
昇圧部３は降圧部２と共通のチョークコイルＬと昇圧スイッチＳＷ２とコンデンサＣ２とダイオードＤ２を備えている。昇圧スイッチＳＷ２は、スッチング素子、例えば、ＮＭＯＳトランジスタ（図示せず）によって構成されている。
【００２７】
昇圧スイッチＳＷ２（ＮＭＯＳトランジスタ）は、ドレインがチョークコイルＬの他端に接続されているとともにダイオードＤ２及びシャント抵抗ＲＳＨを介して出力端子２７に接続され、ソースが接地され、ゲートが制御部４に接続されている。昇圧スイッチＳＷ２は制御部４からの昇圧用駆動パルス（オンオフ信号）を受けてオンオフする。
【００２８】
コンデンサＣ２は、一端がダイオードＤ２に接続され、他端が接地されるとともに出力端子２８に接続されている。
【００２９】
出力端子２７、２８にはＬＥＤ４０、４０が接続されている。
【００３０】
シャント抵抗ＲＳＨはＬＥＤ４０、４０に流れる駆動電流Ｉｏｕｔを検出する。シャント抵抗ＲＳＨには検出された駆動電流Ｉｏｕｔを増幅して電流検出電圧として出力する電流検出アンプ１０が接続されている。
【００３１】
制御部４は誤差部５と三角波生成部としてのノコギリ波生成部６と駆動パルス生成部７を備えて構成されている。
【００３２】
誤差部５は、比較部１１と演算回路１２と昇降圧判断部１３とを備えて構成されている。誤差部５の具体的な回路構成を図２に示す。
【００３３】
比較部１１はエラーアンプ（誤差増幅器）３０と抵抗Ｒｅ、Ｒ１とコンデンサＣ３を備えて構成されている。演算回路１２はオペアンプ（演算増幅器）３１とダイオードＤ３と抵抗Ｒ２〜Ｒ４を備えて構成されている。昇降圧判断部１３はコンパレータ３２によって構成されている。
【００３４】
エラーアンプ３０のマイナス入力と出力間にはコンデンサＣ３と抵抗Ｒ１が接続される。エラーアンプ３０の誤差増幅率は抵抗Ｒ１と抵抗Ｒｅの比で決定される。
【００３５】
エラーアンプ３０のマイナス入力には電流検出アンプ１０で増幅された電流検出電圧が抵抗Ｒｅを介して入力され、プラス入力には予め設定された目標出力電圧（以下、「目標値」と呼ぶ。）が入力される。
【００３６】
前記検出電圧は降圧部２又は昇圧部３からの出力値としての値を持つ。また、前記目標値はＬＥＤ４０、４０に供給する所望の出力電流Ｉｏｕｔ又は出力電圧Ｖｏｕｔを得るために予め設定された値である。
【００３７】
エラーアンプ３０は前記電流検出電圧と前記目標値を比較して誤差増幅した比較結果（比較信号）を送出する。
【００３８】
オペアンプ３１のマイナス入力には前記比較結果が入力されプラス入力には予め設定された第１の電圧が入力される。オペアンプ３１は前記比較結果の電圧値と前記第１の電圧の電圧値（以下、「第１の電圧値」と呼ぶ。）との差分を前記第１の電圧値から減算した電圧値を演算出力電圧として出力する。前記第１の電圧は降圧駆動又は昇圧駆動のいずれかに切り替えるために必要な基準電圧である。
【００３９】
コンパレータ３２のプラス入力には前記比較結果が入力されマイナス入力には前記第１の電圧値が入力される。前記比較結果の電圧値が前記第１の電圧値以上の場合にハイレベル信号が出力され、前記比較結果の電圧値が前記第１の電圧値未満である場合にはローレベル信号が出力される。
【００４０】
ノコギリ波生成部６はコンパレータと抵抗とコンデンサ（何れも図示せず）を備えて構成され、ノコギリ波と最低駆動パルスを生成する（図３参照）。
【００４１】
図３に示すように、コンパレータが、例えば、２．０Ｖ（ボルト）と０．５Ｖのヒステリシスを持つ場合にはノコギリ波のピーク電圧（第２の電圧）の電圧値（第２の電圧値）は２．０Ｖとなる。ノコギリ波は、電圧値が２．０Ｖから０．５Ｖまで減少する放電と、その後、２．０Ｖになるまで増加する充電を繰り返して生成される。また、最低駆動パルスはノコギリ波が減少している期間をオンとするパルスである（図３参照）。最低駆動パルスの詳細については後述する。
【００４２】
駆動パルス生成部７は、切換部１４と駆動パルス生成回路１５と電圧推移回路としての電圧低下回路１６を備えて構成されている。
【００４３】
切換部１４は、図４に示すように、ＥＸＯＲゲート３５とＤフリップフロップ３６を備えて構成されている。
【００４４】
ＥＸＯＲゲート３５の一方の入力には昇降圧判断部１３から出力される昇降圧判断信号が入力され、他方の入力には電圧低下回路１６から出力される電圧低下回路出力が入力される。
【００４５】
Ｄフリップフロップ３６のＤ端子にはＥＸＯＲゲート３５の出力信号が入力される。
【００４６】
駆動パルス生成回路１５は、図４に示すように、コンパレータ（比較器）４１、ＮＯＴゲート４２、Ｄフリップフロップ４３、ＮＯＲゲート４４、４６及びＯＲゲート４５を備えて構成されている。
【００４７】
コンパレータ４１のマイナス入力には前記演算出力電圧が入力され、プラス入力にはノコギリ波が入力される。前記演算出力電圧の電圧値が前記ノコギリ波の電圧値以上の場合にはローレベル信号が出力され、前記演算出力電圧の電圧値が前記ノコギリ波の電圧値未満である場合にはハイレベル信号が出力される（図５参照）。
【００４８】
コンパレータ４１の出力信号は駆動パルス（図５参照）としてＤフリップフロップ４３のクロック端子に入力されるとともに電圧低下回路１６に出力される。
【００４９】
ＮＯＲゲート４４の一方の入力にはＤフリップフロップ４３のＱ出力が入力され、他方の入力にはノコギリ波生成部６によって入力された最低駆動パルスが入力される。
【００５０】
ＯＲゲート４５の一方の入力にはＮＯＲゲート４４の出力信号（ＮＯＲ信号）が入力され、他方の入力にはＤフリップフロップ３６のＱ出力が入力される。
【００５１】
ＮＯＲゲート４６の一方の入力にはＮＯＲゲート４４のＮＯＲ信号が入力され、他方の入力にはＤフリップフロップ３６のＱバー出力が入力される。
【００５２】
電圧低下回路１６は、図６に示すように、コンパレータ５０、Ｄフリップフロップ５１〜６０、カウンタ６１、６２、抵抗Ｒ５〜Ｒ１７、ＡＮＤゲート７０〜７４、ロジックスイッチ８０〜９１、ＮＯＴゲート９２、９３を備えて構成されている。
【００５３】
Ｄフリップフロップ５２〜５５は４ビットシフトレジスタとして機能し、Ｄフリップフロップ５６〜５９は４ビットカウンタとして機能する。カウンタ６２は３ビットカウンタとして機能する。
【００５４】
抵抗Ｒ８〜Ｒ１５及びロジックスイッチ８３〜９０はＤ／Ａ（デジタル／アナログ）変換器として機能する。Ｄ／Ａ変換器では、前記第１の電圧値を初期電圧値とするように該初期電圧値が予め設定され、ロジックスイッチ８３〜９０がオンすることにより前記初期電圧値より低い複数の変換出力電圧値が設定される。
【００５５】
Ｄフリップフロップ５１のＤ端子にはコンパレータ４１からの駆動パルスが入力され、クロック入力にはノコギリ波生成部６からの最低駆動パルスが入力される。最低駆動パルスはＮＯＴゲート９２を介してＤフリップフロップ５２〜５５のクロック入力にも入力される。
【００５６】
コンパレータ５０のプラス入力には前記演算出力電圧が入力され、マイナス入力には前記Ｄ／Ａ変換器の出力電圧（以下、「Ｄ／Ａ変換出力電圧」と呼ぶ。）が入力される。前記演算出力電圧の電圧値が前記Ｄ／Ａ変換出力電圧の電圧値以上の場合にはハイレベル信号が出力され、前記演算出力電圧の電圧値が前記Ｄ／Ａ変換出力電圧の電圧値未満である場合にはローレベル信号が出力される。
【００５７】
Ｄフリップフロップ６０のＤ端子にはコンパレータ５０の出力信号が入力され、クロック入力には前記最低駆動パルスが入力され、Ｑ出力から電圧低下回路出力が出力され、Ｑバー出力からはリセット信号がＤフリップフロップ５１〜５５のリセット端子に出力されるとともに前記リセット信号がＡＮＤゲート７４を介してＤフリップフロップ５６〜５９のリセット端子に出力される。
【００５８】
以下に、昇降圧ＤＣ−ＤＣコンバータ１の動作について、降圧モードにおける制御（以下、「降圧モード制御」と呼ぶ。）、降圧モードと昇圧モードの昇降圧混在モードにおける制御（以下、「混在モード制御」と呼ぶ。）、昇圧モードにおける制御（以下、「昇圧モード制御」と呼ぶ。）に分けて説明する。図７は降圧モード制御、混在モード制御及び昇圧モード制御における演算出力電圧の変化を示したグラフである。図８は混在モード制御における降圧スイッチＳＷ１又は昇圧スイッチＳＷ２を選択する割合を示した図である。尚、以下の説明では、降圧モード制御における「降圧モード」を「単一降圧モード」と呼び、昇降圧混在モードにおける「降圧モード」を「混在降圧モード」と呼び、昇圧モード制御における「昇圧モード」を「単一昇圧モード」と呼び、昇降圧混在モードにおける「昇圧モード」を「混在昇圧モード」と呼ぶ。
【００５９】
最初に、降圧モード制御について説明する。
【００６０】
電源スイッチＳＷ３がオンすると、比較部１１のエラーアンプ３０のマイナス入力に抵抗Ｒｅを介して電流検出アンプ１０からの検出電流に対応する電流検出電圧が入力される。エラーアンプ３０は前記電流検出電圧と前記目標値を比較して比較結果を出力する。本実施の形態では前記目標値をオペアンプ３２のプラス入力に入力される第１の電圧（２．５Ｖ）と同じ値としているが異なった値にしてもよい。
【００６１】
エラーアンプ３０は、検出電圧と目標値の差分値を増幅した比較結果を出力する。
【００６２】
演算回路１２のオペアンプ３１は前記比較結果の電圧値と前記第１の電圧値（２．５Ｖ）との差分を前記第１の電圧値から減算した電圧値を演算出力電圧として出力する。従って、単一降圧モード〜混在降圧モードでは演算出力電圧は右肩上がりに増加し、混在昇圧モード〜単一昇圧モードでは演算出力電圧は右肩下がりに減少する（図７参照）。
【００６３】
尚、比較結果の電圧値と第１の電圧値との差分を第１の電圧値に加算した電圧値を演算出力電圧として出力するような演算回路形態でもよい。この場合には、単一降圧モード〜混在降圧モードでは演算出力電圧は右肩下がりに減少し、混在昇圧モード〜単一昇圧モードでは演算出力電圧は右肩上がりに増加する。
【００６４】
また、演算回路１２は、前記比較結果の電圧値と予め設定された第１の電圧値との差分を前記第１の電圧値に加算又は該第１の電圧値から減算したものと同じ特性を示す電圧値を演算出力電圧として出力するような回路形態でもよい。
【００６５】
コンパレータ３２は、前記比較結果の電圧値が２．５Ｖ未満であるので昇降圧判断信号としてローレベル信号を出力する。従って、電圧低下回路出力がハイレベル信号として出力されない限りＤフリップフロップ３６のＱ出力からはローレベル信号が出力され続ける。後述するように駆動パルスが電圧低下回路１６に入力され続ける限り電圧低下回路出力はローレベル信号として出力されるのでＤフリップフロップ３６のＱ出力からはローレベル信号が出力される。
【００６６】
駆動パルス生成部７のコンパレータ４１のマイナス入力に入力される演算出力電圧の電圧値は第２の電圧（２．０Ｖ）未満である。従って、ノコギリ波の電圧値が演算出力電圧の電圧値以上のときにハイレベルとなる駆動パルス（図５参照）がＤフリップフロップ４３のクロック入力及び電圧低下回路１６のＤフリップフロップ５１のＤ端子に入力され、前記駆動パルスがＱ出力から出力される。
【００６７】
ＮＯＲゲート４４からのＮＯＲ信号は降圧用駆動パルスとして降圧スイッチＳＷ１に出力される。
【００６８】
降圧スイッチＳＷ１は降圧用駆動パルスを受けてオンオフし、昇圧スイッチＳＷ２はオフに維持される。
【００６９】
即ち、駆動パルス生成部７は、演算出力電圧の電圧値が第１の電圧値（２．５Ｖ）と第２の電圧値（２．０Ｖ）との間にない場合に、昇圧スイッチＳＷ２をオフに維持し降圧スイッチＳＷ１をオンオフする降圧モードにするように制御する。
【００７０】
次に、混在モード制御について説明する。
【００７１】
演算出力電圧の電圧値が増加して前記第２の電圧値（２．０Ｖ）以上になると、コンパレータ４１から駆動パルスが出力されなくなるので、電圧低下回路１６は所定のタイミングでハイレベル信号を出力し、混在降圧モード時には昇圧用駆動パルスを出力して混在昇圧モードに切り替え、混在昇圧モード時には降圧用駆動パルスを出力して混在降圧モードに切り替える。
【００７２】
即ち、駆動パルス生成部７は、演算出力電圧の電圧値が第１の電圧値（２．５Ｖ）と第２の電圧値（２．０Ｖ）との間にある場合に、降圧スイッチＳＷ１のオンオフ動作と昇圧スイッチＳＷ２のオンオフ動作を選択的に切り替えて昇降圧混在モードにするように制御する。
【００７３】
以下に、電圧低下回路１６の動作について具体的に説明する。
【００７４】
単一降圧モード時にはＤフリップフロップ５１のＤ端子に駆動パルスが入力されているので、カウンタ６１のＱ８出力はハイレベルとなり電圧低下回路出力がローレベルとなりＥＸＯＲゲート３５の出力が変化せず昇圧用駆動パルスが出力されることはない。
【００７５】
演算出力電圧の電圧値が２．０Ｖ以上になりコンパレータ４１から駆動パルスが出力されなくなると、最低駆動パルスがＤフリップフロップ５２のクロック入力に入力され、Ｄフリップフロップ５２〜５５によって構成される４ビットシフトレジスタが動作する。図６の４ビットシフトレジスタの例では、コンパレータ５０のマイナス入力に入力されるＤ／Ａ変換出力電圧の電圧値は２．５００Ｖ、２．４５０Ｖ、２．３３３Ｖ、２．２５０Ｖ、２．２００Ｖの順に低下する。さらにＤフリップフロップ５６〜５９によって構成される４ビットカウンタが動作しＤ／Ａ変換出力電圧の電圧値が２．０００Ｖまで低下する（図８参照）。Ｄ／Ａ変換出力電圧の電圧値が演算出力電圧の電圧値未満になった場合には前記４ビットシフトレジスタ及び前記４ビットカウンタはリセットされＤ／Ａ変換出力電圧の電圧値が初期電圧値である２．５００Ｖに戻る。
【００７６】
演算出力電圧の電圧値が、例えば、２．４８０Ｖである場合には、最初の最低駆動パルスのＤフリップフロップ５２へのクロック入力によってＤ／Ａ変換出力電圧の電圧値が２．４５０Ｖとなり演算出力電圧の電圧値未満となるため、１クロックごとに降圧用駆動パルスと昇圧用駆動パルスが交互に出力される。
【００７７】
また、混在昇圧モードにおいて、演算出力電圧の電圧値が、例えば、２．４００Ｖである場合には、２回目の最低駆動パルスのＤフリップフロップ５２へのクロック入力によってＤ／Ａ変換出力電圧の電圧値が演算出力電圧の電圧値未満となるため、昇圧用駆動パルスが２回出力された後に降圧用駆動パルスが１回出力される。すなわち、３クロックに１回の割合で降圧用駆動パルスが出力される。
【００７８】
以下に、図８を参照して昇降圧混在モードにおけるＤ／Ａ変換出力電圧の低下に伴う降圧用駆動パルスと昇圧用駆動パルスの発生割合の変化について説明する。尚、図８の演算出力電圧のグラフは図７の昇降圧混在モードにおける演算出力電圧のグラフと同一のものであり、降圧用駆動パルスと昇圧用駆動パルスの発生割合はＤ／Ａ変換出力電圧の電圧値が２．５００Ｖ、２．４５０Ｖ、２．３３３Ｖ、２．２５０Ｖ、２．２００Ｖの順に低下するように設定されている場合の割合である。
【００７９】
まず、演算出力電圧の電圧値が２．０００Ｖから２．５００Ｖまで増加していく過程（図８の混在降圧モード）における降圧用駆動パルスと昇圧用駆動パルスの発生割合の変化について説明する。
【００８０】
演算出力電圧の電圧値が２．０００Ｖ〜２．２００Ｖの間にあり、２．２００Ｖに近づくにしたがって降圧用駆動パルスと昇圧用駆動パルスの発生割合が１９／２０、１８／１９、１７／１８、・・・、１２／１３、１１／１２、・・・、４／５の順に変化する。
【００８１】
尚、混在降圧モードにおける前記発生割合が、例えば、１９／２０とは、降圧用駆動パルスが２０クロックの内１９回発生することを意味する。従って、混在降圧モードにおける前記発生割合において、Ｘ（１以上の整数）／Ｙ（１以上の整数）とされた以下の記載については降圧用駆動パルスがＹクロックの内Ｘ回発生することを意味する。
【００８２】
演算出力電圧の電圧値が２．２００Ｖ〜２．２５０Ｖの間にある時には、降圧用駆動パルスと昇圧用駆動パルスの発生割合が３／４又は４／５となる。
【００８３】
演算出力電圧の電圧値が２．２５０Ｖから２．３３３Ｖの間にある時には、降圧用駆動パルスと昇圧用駆動パルスの発生割合が２／３又は３／４となる。
【００８４】
演算出力電圧の電圧値が２．３３３Ｖから２．４５０Ｖの間にある時には、降圧用駆動パルスと昇圧用駆動パルスの発生割合が１／２（降圧用駆動パルスと昇圧用駆動パルスが交互に発生）又は２／３となる。
【００８５】
演算出力電圧の電圧値が２．４５０Ｖから２．５００Ｖの間にある時には、降圧用駆動パルスと昇圧用駆動パルスの発生割合が１／２となる。
【００８６】
次に、演算出力電圧の電圧値が２．５００Ｖから２．０００Ｖまで減少していく過程（図８の混在昇圧モード）における昇圧用駆動パルスと降圧用駆動パルスの発生割合の変化について説明する。
【００８７】
尚、混在昇圧モードにおける前記発生割合が、例えば、２／３とは、昇圧用駆動パルスが３クロックの内２回発生することを意味する。従って、混在昇圧モードにおける前記発生割合において、例えば、Ｘ（１以上の整数）／Ｙ（１以上の整数）とされた以下の記載については昇圧用駆動パルスがＹクロックの内Ｘ回発生することを意味する。
【００８８】
演算出力電圧の電圧値が２．５００Ｖから２．４５０Ｖの間にある時には、昇圧用駆動パルスと降圧用駆動パルスの発生割合が１／２となる。
【００８９】
演算出力電圧の電圧値が２．４５０Ｖから２．３３３Ｖの間にある時には、昇圧用駆動パルスと降圧用駆動パルスの発生割合が１／２又は２／３となる。
【００９０】
演算出力電圧の電圧値が２．３３３Ｖから２．２５０Ｖの間にある時には、昇圧用駆動パルスと降圧用駆動パルスの発生割合が２／３又は３／４となる。
【００９１】
演算出力電圧の電圧値が２．２５０Ｖから２．２００Ｖの間にある時には、昇圧用駆動パルスと降圧用駆動パルスの発生割合が３／４又は４／５となる。
【００９２】
演算出力電圧の電圧値が２．２００Ｖ〜２．０００Ｖの間にあり、２．０００Ｖに近づくにしたがって昇圧用駆動パルスと降圧用駆動パルスの発生割合が４／５、５／６、６／７、・・・、１２／１３、１３／１４、・・・、１９／２０の順に変化する。
【００９３】
上記したように降圧スイッチＳＷ１と昇圧スイッチＳＷ２のスイッチ駆動を制御することにより、前記目標値に近づくように前記比較結果の電圧値を変化させてスムーズなフィードバック制御が可能となる。
【００９４】
ところで、上記した例では、Ｄ／Ａ変換出力電圧の電圧値を２．５００Ｖ、２．４５０Ｖ、２．３３３Ｖ、２．２５０Ｖ、２．２００Ｖの順に低下させているが、Ｄ／Ａ変換出力電圧の電圧値が低下して演算出力電圧の電圧値未満になりリセットされてＤ／Ａ変換出力電圧の電圧値が初期値に戻るまでを１ルーチンとした場合に、前記４ビットシフトレジスタ、４ビットカウンタを構成する各Ｄフリップフロップで設定されるＤ／Ａ変換出力電圧の電圧値を１ルーチンごとに変化させてもよい。
【００９５】
カウンタ６２（３ビットカウンタ）と、その出力先の抵抗Ｒ５〜Ｒ７及びオペアンプ８０〜８２によって構成されたＤ／Ａ変換器を動作させ、１ルーチンごとにＱ１出力〜Ｑ３出力のいずれかを選択することによりＤ／Ａ変換出力電圧の電圧値を変化させる。
【００９６】
上記した２．４５０Ｖについては、１ルーチンごとに、例えば、２．４５０Ｖ→２．３９２Ｖ→２．４２１Ｖ→２．３６４Ｖ→２．４３６Ｖ→２．３７８Ｖ→２．４０７Ｖ→２．３５０Ｖ→２．４５０Ｖのように変化させる。上記した２．３３３Ｖについては、１ルーチンごとに、例えば、２．３３３Ｖ→２．２８３Ｖ→２．３０９Ｖ→２．２５７Ｖ→２．３３３Ｖのように変化させる。上記した２．２５０Ｖについては、１ルーチンごとに、例えば、２．２５０Ｖ→２．２２４Ｖ→２．２５０Ｖのように変化させる。
【００９７】
上記した混在昇圧モードにおける演算出力電圧の電圧値が、例えば、２．４００Ｖである時には、最初のルーチンではＤ／Ａ変換出力電圧の電圧値が２．４５０Ｖであるので昇圧用駆動パルスが３クロックの内の２回発生する。次のルーチンではＤ／Ａ変換出力電圧の電圧値が２．３９２Ｖであるので降圧用駆動パルスと昇圧用駆動パルスが交互に発生する。次のルーチンではＤ／Ａ変換出力電圧の電圧値が２．４２１Ｖであるので昇圧用駆動パルスが３クロックの内の２回発生する。次のルーチンではＤ／Ａ変換出力電圧の電圧値が２．３６４Ｖであるので降圧用駆動パルスと昇圧用駆動パルスが交互に発生する。このようにしてＤ／Ａ変換出力電圧の電圧値が８回変化して元に戻り、これらの動作が繰り返される。この場合、降圧用駆動パルスと昇圧用駆動パルスの発生割合が１／２になる確率は５０％になる。
【００９８】
演算出力電圧の電圧値が２．５００Ｖに近づくにしたがって降圧用駆動パルスと昇圧用駆動パルスの発生割合が１／２になる確率がさらに上昇する。演算出力電圧の電圧値が２．３３３Ｖに近づくにしたがって降圧用駆動パルスと昇圧用駆動パルスの発生割合が１／２になる確率が低下し発生割合は２／３に近づく。
【００９９】
前記発生割合が１／２〜２／３の間はいわゆる８分解能が与えられ、前記発生割合が２／３〜３／４の間はいわゆる４分解能が与えられ、前記発生割合が３／４〜４／５の間はいわゆる２分解能が与えられる。尚、分解能の数値が大きいほど細かい制御が可能となる。
【０１００】
上記したように各Ｄフリップフロップで設定されるＤ／Ａ変換出力電圧の電圧値を１ルーチンごとに変化させることによって、降圧用駆動パルスと昇圧用駆動パルスの発生割合の変化を短い周期で行うことができるためＤＣ−ＤＣコンバータ１の共振による出力のリプル・振動を抑制することができる。
【０１０１】
次に、昇圧モード制御について説明する。
【０１０２】
前記比較結果の電圧値が２．５００Ｖ以上であるのでコンパレータ３２は昇降圧判断信号としてハイレベル信号を出力する。
【０１０３】
駆動パルス生成部７のコンパレータ４１のマイナス入力に入力される演算出力電圧の電圧値は第２の電圧値（２．０Ｖ）未満であるので、ノコギリ波の電圧値が演算出力電圧の電圧値以上のときにハイレベルとなる駆動パルスがＤフリップフロップ４３のクロック入力及び電圧低下回路１６のＤフリップフロップ５１のＤ端子に入力される。
【０１０４】
電圧低下回路１６に駆動パルスが入力され続ける限り電圧低下回路出力としてローレベル信号が出力されるので降圧用駆動パルスはハイレベルとなる。ＮＯＲゲート４４の出力信号（ＮＯＲ信号）は反転されて昇圧用駆動パルスとして昇圧スイッチＳＷ２に出力される。
【０１０５】
昇圧スイッチＳＷ２は昇圧用駆動パルスを受けてオンオフし、降圧スイッチＳＷ１はオンに維持される。
【０１０６】
即ち、駆動パルス生成部７は、演算出力電圧の電圧値が第１の電圧値（２．５Ｖ）と第２の電圧値（２．０Ｖ）との間にない場合に、降圧スイッチＳＷ１をオンに維持し昇圧スイッチＳＷ２をオンオフする昇圧モードにするように制御する。
【０１０７】
以上に説明したように、本実施の形態に係る昇降圧ＤＣ−ＤＣコンバータ１によれば、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔが近い場合に降圧モードと昇圧モードが頻繁に切り替わるので、降圧モードと昇圧モードの切替時においても、出力電圧Ｖｏｕｔを平均化して出力することができる。
【０１０８】
このように昇降圧ＤＣ−ＤＣコンバータ１から出力電圧Ｖｏｕｔを平均化して出力することができるため、降圧モードと昇圧モードの切替時における入力電圧Ｖｉｎの変動に対して出力電圧Ｖｏｕｔを一定に保持するように制御することができる。
【０１０９】
また、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔが近い場合における上記した制御を実行するための制御部４が半導体チップ面積に影響の少ないロジック回路によって構成されているため回路の規模を小さくすることができる。
【０１１０】
また、ＰＷＭ（パルス幅変調）の駆動周期で降圧スイッチＳＷ１又は昇圧スイッチＳＷ２のいずれかが選択されるので電気的効率が向上し回路損失を少なくすることができる。
【０１１１】
また、設定した第１の電圧値及び第２の電圧値の絶対精度が不要であるので回路素子のバラツキの影響を抑制することができる。
【０１１２】
また、車両用灯具のＬＥＤ４０、４０に供給する出力電圧Ｖｏｕｔ（または駆動電流Ｉｏｕｔ）を一定に保持することができるので、ＬＥＤ４０、４０のちらつきを防止することができる。
【０１１３】
尚、上記した実施の形態では、出力電流をフィードバックする方式を採用した例を示したが、出力電圧または出力電力をフィードバックする方式を採用することもできる。
【０１１４】
以下に、本発明昇降圧ＤＣ−ＤＣコンバータ１の他の実施の形態について図９を参照して説明する。
【０１１５】
この他の実施の形態は、図１に示した構成にさらに非駆動回路１００を追加した形態である。
【０１１６】
非駆動回路１００は、上記混在モード時であって、降圧用駆動パルス（又は昇圧用駆動パルス）の発生回数が昇圧用駆動パルス（又は降圧用駆動パルス）の発生回数に比較してかなり多い場合に、降圧用駆動パルスと昇圧用駆動パルスを全く発生させない状態（非駆動状態）にするための回路である。図８の例では、降圧用駆動パルスと昇圧用駆動パルスの発生割合が、例えば、１２／１３、１９／２０であるような場合である。
【０１１７】
非駆動回路１００は、図９に示すように、Ｄフリップフロップ１０３、１０６、ＡＮＤゲート１０４、１０５、ＯＲゲート１０７、１０８によって構成され、駆動パルス生成部７に追加される。
【０１１８】
電圧低下回路１６のカウンタ６１のＱ８出力反転信号はハイレベルのときに混在モードを示す信号であるとともに非駆動状態を許可する信号でありＡＮＤゲート１０４に入力される。
【０１１９】
Ｄフリップフロップ１０３のＤ端子に入力される４ビットカウンタの４ビット出力は、ハイレベルの時に降圧用駆動パルスと昇圧用駆動パルスの発生割合を１２／１３〜１９／２０にするための信号である。
【０１２０】
降圧用駆動パルスと昇圧用駆動パルスの発生割合が、例えば、１２／１３〜１９／２０である時には、４ビット出力及びＱ８出力反転信号はハイレベルとなり電圧低下出力がハイレベルの場合にはＯＲゲート１０７、１０８の一方の入力にハイレベル信号が入力されるのでＮＯＲ信号の反転信号は出力されず非駆動状態となる。
【０１２１】
上記した構成によれば、コンバータの共振による出力のリプル・振動を抑制することができる。
【０１２２】
尚、ＰＷＭの駆動周波数が、例えば、２Ｍ（Ｈｚ）であって、降圧用駆動パルスと昇圧用駆動パルスの発生割合が、例えば、１２／１３〜１９／２０である時に非駆動状態にした場合には、非駆動の周波数は１００Ｋ（Ｈｚ）〜２００Ｋ（Ｈｚ）となり、ラジオ等の電波使用の周波数を下回るので、非駆動状態における周期（周波数）はラジオノイズとして回路に悪影響を及ぼすことはない。
【０１２３】
上記した実施の形態は、本発明を好適に実施した形態の一例に過ぎず、本発明は、その主旨を逸脱しない限り、種々変形して実施することが可能なものである。
【図面の簡単な説明】
【０１２４】
【図１】本発明の実施の形態に係る昇降圧ＤＣ−ＤＣコンバータの構成を示した図である。
【図２】誤差部の構成を示した図である。
【図３】ノコギリ波と最低駆動パルスの関係を示した図である。
【図４】駆動パルス生成部の構成を示した図である。
【図５】駆動パルスの生成について説明するための図である。
【図６】電圧低下回路の構成を示した図である。
【図７】降圧モード制御、混在モード制御及び昇圧モード制御における演算出力電圧の変化を示したグラフである。
【図８】混在モード制御における降圧スイッチ又は昇圧スイッチを選択する割合を示した図である。
【図９】本発明の他の実施の形態に係る昇降圧ＤＣ−ＤＣコンバータの構成を示した図である。
【符号の説明】
【０１２５】
１…昇降圧ＤＣ−ＤＣコンバータ、２…降圧部、３…昇圧部、４…制御部、５…誤差部、６…ノコギリ波生成部、７…駆動パルス生成部、１１…比較部、１２…演算回路
【図１】
0005479940.tif 000002
【図２】
0005479940.tif 000003
【図３】
0005479940.tif 000004
【図４】
0005479940.tif 000005
【図５】
0005479940.tif 000006
【図６】
0005479940.tif 000007
【図７】
0005479940.tif 000008
【図８】
0005479940.tif 000009
【図９】
0005479940.tif 000010