(57)【特許請求の範囲】
【請求項１】
ソース電極およびドレイン電極を覆うように有機半導体層を形成する有機半導体層形成工程と、
前記有機半導体層上の少なくとも前記ソース電極および前記ドレイン電極間のチャネル領域上に、第一誘電体層を形成する第一誘電体層形成工程と、
前記第一誘電体層を覆うように前記有機半導体層上に、第二誘電体層を形成する第二誘電体層形成工程と、
を有し、
前記第二誘電体層は、前記第一誘電体層の周囲で前記有機半導体層と接触する接触部を有し、前記接触部における前記有機半導体層および前記第二誘電体層の界面から前記有機半導体層内に、前記有機半導体層と前記第二誘電体層とが混ざり合った混合層を形成するものであり、
前記第一誘電体層で保護された前記有機半導体層の部分では、前記有機半導体層および前記第一誘電体層の界面に前記混合層が形成されていないことを特徴とする有機半導体素子の製造方法。
【請求項２】
前記第二誘電体層形成工程において、第二誘電体層形成用塗工液を塗布することにより、前記第二誘電体層を形成することを特徴とする請求項１に記載の有機半導体素子の製造方法。
【請求項３】
前記第二誘電体層形成工程において、第二誘電体層形成用樹脂を圧着させることにより、前記第二誘電体層を形成することを特徴とする請求項１に記載の有機半導体素子の製造方法。
【請求項４】
ソース電極およびドレイン電極を覆うように有機半導体層を形成する有機半導体層形成工程と、
第二誘電体層形成用樹脂上に第一誘電体層を形成してなる誘電体層積層体を用い、前記第一誘電体層が前記有機半導体層上の少なくとも前記ソース電極および前記ドレイン電極間のチャネル領域上に配置されるように前記誘電体層積層体を圧着させることにより、前記第一誘電体層を覆うように前記有機半導体層上に、第二誘電体層を形成する第一誘電体層および第二誘電体層形成工程と、
を有し、
前記第二誘電体層は、前記第一誘電体層の周囲で前記有機半導体層と接触する接触部を有し、前記接触部における前記有機半導体層および前記第二誘電体層の界面から前記有機半導体層内に、前記有機半導体層と前記第二誘電体層とが混ざり合った混合層を形成するものであり、
前記第一誘電体層で保護された前記有機半導体層の部分では、前記有機半導体層および前記第一誘電体層の界面に前記混合層が形成されていないことを特徴とする有機半導体素子の製造方法。
【請求項５】
前記有機半導体層形成工程の前に、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、前記電極積層体の前記ゲート絶縁層上に前記ソース電極および前記ドレイン電極を形成するソース電極およびドレイン電極形成工程を有することを特徴とする請求項１から請求項４までのいずれかの請求項に記載の有機半導体素子の製造方法。
【請求項６】
ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極を覆うように形成された有機半導体層と、
前記有機半導体層上の少なくとも前記ソース電極および前記ドレイン電極間のチャネル領域上に形成された第一誘電体層と、
前記第一誘電体層を覆うように前記有機半導体層上に形成された第二誘電体層と、
を有し、
前記第二誘電体層は、前記第一誘電体層の周囲で前記有機半導体層と接触する接触部を有し、前記接触部における前記有機半導体層および前記第二誘電体層の界面から前記有機半導体層内に、前記有機半導体層と前記第二誘電体層とが混ざり合った混合層が形成されており、
前記第一誘電体層で保護された前記有機半導体層の部分では、前記有機半導体層および前記第一誘電体層の界面に前記混合層が形成されていないことを特徴とする有機半導体素子。
【請求項７】
前記ソース電極および前記ドレイン電極が、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁層とを有する電極積層体の前記ゲート絶縁層上に形成されていることを特徴とする請求項６に記載の有機半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に有機トランジスタが形成された有機半導体素子およびその製造方法に関するものである。
【背景技術】
【０００２】
ＴＦＴに代表される半導体トランジスタは、近年、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。このような半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。
【０００３】
従来、上記半導体トランジスタに用いられる半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）やインジウムガリウム砒素（ＩｎＧａＡｓ）などの無機半導体材料が用いられてきた。近年、普及が拡大している液晶表示装置のディスプレイ用ＴＦＴアレイ基板にもこのような無機半導体材料を用いた半導体トランジスタが用いられている。
【０００４】
一方、上記半導体材料としては、有機化合物からなる有機半導体材料も知られている。有機半導体材料は、プロセス温度が低いため、フレキシブルなプラスチック基板上に形成できる。このため、機械的衝撃に対して安定であり、軽くできるという利点を有している。また、印刷法等の塗布プロセスで作製できることから、上記無機半導体材料に比べて低コストで大面積かつ大量生産の可能性がある。したがって、このような有機半導体材料を対象として、電子ペーパーに代表されるフレキシブルディスプレイ等の次世代ディスプレイ装置への応用や、印刷ＲＦＩＤタグなどを想定した研究が活発に行われている。
【０００５】
有機半導体材料が用いられた有機トランジスタを製造する際には、通常、有機半導体層をパターニングする必要がある。有機半導体層のパターニング手法として、インクジェット法等が報告されているが、基板に親疎水パターンを形成する、または隔壁を形成する等の工程が必要である。しかし、特に低分子系有機半導体材料ではこれらの工程を経ることで、有機半導体層の移動度が低下するという問題がある。
【０００６】
一方で、全面に有機半導体層を形成した後、保護層を形成し、保護層をマスクとして保護されていない部分を非活性化する試みや、有機半導体層の一部を除去する試みもなされている（例えば、特許文献１〜４参照）。非活性化する手法としては、プラズマ処理、酸化剤の使用等が検討されており、除去する手法としては、レーザー照射等が検討されている。
【０００７】
しかしながら、これらの方法においては、有機半導体素子を製造する際に、有機半導体層の非活性化または除去により有機半導体層をパターニングする工程に加えて、通常、別途パッシベーション層を形成する工程が必要であり、工程が煩雑でコストが高くなってしまう。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２００６／０４８０９２号パンフレット
【特許文献２】国際公開第２００８／１３１８３６号パンフレット
【特許文献３】特開２００８−２７７３８１号公報
【特許文献４】特開２００８−２７０４９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記実情に鑑みてなされたものであり、簡便な工程で、有機半導体層の移動度を低下させることなく有機半導体層をパターニングした有機半導体素子を得ることができる有機半導体素子の製造方法を提供することを主目的とするものである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、ソース電極およびドレイン電極を覆うように有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、第一誘電体層を形成する第一誘電体層形成工程と、上記第一誘電体層を覆うように上記有機半導体層上に、第二誘電体層を形成する第二誘電体層形成工程と、を有し、上記第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有し、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合った混合層を形成することを特徴とする有機半導体素子の製造方法を提供する。
【００１１】
本発明によれば、有機半導体層および第二誘電体層の界面に混合層を形成することで、混合層が形成された部分の有機半導体層では導電性が低下し、第一誘電体層に保護され、混合層が形成されていない部分の有機半導体層では導電性が維持されるため、有機半導体層の移動度を低下させることなく有機半導体層をパターニングすることができる。また、パッシベーション層に相当する第二誘電体層の形成と、有機半導体層のパターニングとを同時に行うことが可能であり、有機半導体素子の製造工程を簡便なものにすることができる。
【００１２】
上記発明においては、上記第二誘電体層形成工程において、第二誘電体層形成用塗工液を塗布することにより、上記第二誘電体層を形成してもよい。
【００１３】
上記発明においては、上記第二誘電体層形成工程において、第二誘電体層形成用樹脂を圧着させることにより、上記第二誘電体層を形成してもよい。
【００１４】
また、本発明は、ソース電極およびドレイン電極を覆うように有機半導体層を形成する有機半導体層形成工程と、第二誘電体層形成用樹脂上に第一誘電体層を形成してなる誘電体層積層体を用い、上記第一誘電体層が上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に配置されるように上記誘電体層積層体を圧着させることにより、上記第一誘電体層を覆うように上記有機半導体層上に、第二誘電体層を形成する第一誘電体層および第二誘電体層形成工程と、を有し、上記第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有し、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合った混合層を形成することを特徴とする有機半導体素子の製造方法を提供する。
【００１５】
本発明によれば、有機半導体層および第二誘電体層の界面に混合層を形成することで、混合層が形成された部分の有機半導体層では導電性が低下し、第一誘電体層に保護され、混合層が形成されていない部分の有機半導体層では導電性が維持されるため、有機半導体層の移動度を低下させることなく有機半導体層をパターニングすることができる。また、パッシベーション層に相当する第二誘電体層の形成と、有機半導体層のパターニングとを同時に行うことが可能であり、有機半導体素子の製造工程を簡便なものにすることができる。
【００１６】
上記発明においては、上記有機半導体層形成工程の前に、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、上記電極積層体の上記ゲート絶縁層上に上記ソース電極および上記ドレイン電極を形成するソース電極およびドレイン電極形成工程を有していてもよい。このようなソース電極およびドレイン電極形成工程を有することにより、ボトムゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
【００１７】
また、本発明は、ソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極を覆うように形成された有機半導体層と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に形成された第一誘電体層と、上記第一誘電体層を覆うように上記有機半導体層上に形成された第二誘電体層と、を有し、上記第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有し、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合った混合層が形成されていることを特徴とする有機半導体素子を提供する。
【００１８】
本発明によれば、有機半導体層および第二誘電体層の界面に混合層が形成されていることにより、混合層が形成された部分の有機半導体層では導電性が低下し、第一誘電体層に保護され、混合層が形成されていない部分の有機半導体層では導電性が維持されるため、有機半導体層の移動度が低下することなく有機半導体層がパターニングされた有機半導体素子とすることができる。
【００１９】
上記発明においては、上記ソース電極および上記ドレイン電極が、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体の上記ゲート絶縁層上に形成されていてもよい。本発明の有機半導体素子がこのような構成を有することで、ボトムゲート・ボトムコンタクト型の有機半導体素子とすることができる。
【発明の効果】
【００２０】
本発明は、簡便な工程で、有機半導体層の移動度を低下させることなく有機半導体層をパターニングした有機半導体素子を得ることができるという効果を奏する。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１態様の有機半導体素子の製造方法の一例を示す工程図である。
【図２】本発明の有機半導体素子の製造方法における接触部を説明する説明図である。
【図３】本発明の第１態様の有機半導体素子の製造方法の他の例を示す工程図である。
【図４】本発明の第１態様の有機半導体素子の製造方法の他の例を示す工程図である。
【図５】本発明の第１態様の有機半導体素子の製造方法における第二誘電体層形成工程の一例を示す工程図である。
【図６】本発明の第１態様の有機半導体素子の製造方法における第二誘電体層形成工程の一例を示す工程図である。
【図７】本発明の第２態様の有機半導体素子の製造方法の一例を示す工程図である。
【図８】本発明の第２態様の有機半導体素子の製造方法の他の例を示す工程図である。
【図９】本発明の第２態様の有機半導体素子の製造方法における第一誘電体層および第二誘電体層形成工程の一例を示す工程図である。
【図１０】本発明の第２態様の有機半導体素子の製造方法における第一誘電体層および第二誘電体層形成工程の他の例を示す工程図である。
【図１１】本発明の有機半導体素子の一例を示す概略断面図である。
【図１２】本発明の有機半導体素子の他の例を示す概略断面図である。
【図１３】本発明の有機半導体素子の他の例を示す概略断面図である。
【図１４】実施例１において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。
【図１５】比較例１において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。
【図１６】実施例２において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。
【図１７】比較例２において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。
【図１８】実施例３において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。
【図１９】比較例３において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。
【発明を実施するための形態】
【００２２】
以下、本発明の有機半導体素子の製造方法および有機半導体素子について詳細に説明する。
【００２３】
Ａ．有機半導体素子の製造方法
まず、本発明の有機半導体素子の製造方法について説明する。本発明の有機半導体素子の製造方法は、２つの態様に大別することができる。以下、各態様に分けて、本発明の有機半導体素子の製造方法について説明する。
【００２４】
１．第１態様
まず、本発明の第１態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、ソース電極およびドレイン電極を覆うように有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、第一誘電体層を形成する第一誘電体層形成工程と、上記第一誘電体層を覆うように上記有機半導体層上に、第二誘電体層を形成する第二誘電体層形成工程と、を有し、上記第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有し、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合った混合層を形成することを特徴とするものである。
【００２５】
このような本態様の有機半導体素子の製造方法について、図面を参照しながら説明する。図１は、本発明の第１態様の有機半導体素子の製造方法の一例を示す工程図である。図１に例示するように、本態様の有機半導体素子の製造方法は、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４を用い（図１（ａ））、電極積層体１４のゲート絶縁層１３上にソース電極１およびドレイン電極２を形成するソース電極およびドレイン電極形成工程（図１（ｂ））と、ソース電極１およびドレイン電極２を覆うように有機半導体層３を形成する有機半導体層形成工程（図１（ｃ））と、有機半導体層３上の少なくともソース電極１およびドレイン電極２間のチャネル領域Ｃ上に、第一誘電体層４を形成する第一誘電体層形成工程（図１（ｄ））と、第一誘電体層４を覆うように有機半導体層３上に、第二誘電体層５を形成する第二誘電体層形成工程（図１（ｅ））と、を有することにより、有機半導体素子１０を製造するものである（図１（ｅ））。また、本態様の有機半導体素子の製造方法は、図１（ｅ）に例示するように、第二誘電体層５は、第一誘電体層４の周囲で有機半導体層３と接触する接触部Ｘを有し、接触部Ｘにおける有機半導体層３および第二誘電体層５の界面に、有機半導体層３と第二誘電体層５とが混ざり合った混合層６を形成することを特徴とするものである。
【００２６】
本態様によれば、有機半導体層および第二誘電体層の界面に混合層を形成することで、混合層が形成された部分の有機半導体層では導電性が低下し、第一誘電体層に保護され、混合層が形成されていない部分の有機半導体層では導電性が維持されるため、有機半導体層の移動度を低下させることなく有機半導体層をパターニングすることができる。また、パッシベーション層に相当する第二誘電体層の形成と、有機半導体層のパターニングとを同時に行うことが可能であり、有機半導体素子の製造工程を簡便なものにすることができる。
【００２７】
本態様の有機半導体素子の製造方法は、少なくとも有機半導体層形成工程と、第一誘電体層形成工程と、第二誘電体層形成工程とを有するものであり、必要に応じて他の任意の工程を有していてもよいものである。
以下、本態様の有機半導体素子の製造方法における各工程について説明する。
【００２８】
（１）有機半導体層形成工程
まず、本態様における有機半導体層形成工程について説明する。本工程は、ソース電極およびドレイン電極を覆うように有機半導体層を形成する工程である。
【００２９】
本工程により形成される有機半導体層は、通常、有機半導体材料からなるものである。本工程に用いられる有機半導体材料としては、本態様の有機半導体素子の製造方法により製造される有機半導体素子の用途等に応じて、所望の半導体特性を備える有機半導体層を形成できる材料であれば特に限定されるものではなく、一般的に有機半導体トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン、シリルエチン置換ペンタセンに代表されるペンタセン誘導体、アントラジチオフェン誘導体、ベンゾチエノベンゾチオフェン誘導体、ジナフトチエノチオフェン誘導体等の低分子系有機半導体材料、およびポリピロール、ポリ（Ｎ−置換ピロール）、ポリ（３−置換ピロール）、ポリ（３，４−二置換ピロール）等のポリピロール類、ポリチオフェン、ポリ（３−置換チオフェン）、ポリ（３，４−二置換チオフェン）、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチエニレンビニレン等のポリチエニレンビニレン類、ポリ（ｐ−フェニレンビニレン）等のポリ（ｐ−フェニレンビニレン）類、ポリアニリン、ポリ（Ｎ−置換アニリン）等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。中でも、本態様においては、低分子系有機半導体材料を用いることが好ましい。有機半導体層と第二誘電体層とが混ざり合った混合層を形成しやすいからである。
【００３０】
また、本工程に用いられる有機半導体材料は、液晶性有機半導体材料であってもよい。本工程に用いられる液晶性有機半導体材料としては、半導体特性を備え、所定の温度で液晶相を示す材料であれば特に限定されるものではなく、高分子系液晶性有機半導体材料と、低分子系液晶性有機半導体材料とを挙げることができる。
【００３１】
上記高分子系液晶性有機半導体材料としては、例えば、ポリチオフェン誘導体、ポリフェニレン誘導体、ポリアニリン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアセチレン誘導体、ポリジアセチレン誘導体、ポリトリフェニルアミン誘導体、トリフェニルアミンとフェニレンビニレンとの共重合誘導体、チオフェンとフェニレンとの共重合誘導体、チオフェンとチエノチオフェンとの共重合誘導体、およびチオフェンとフルオレンとの共重合誘導体等を挙げることができる。
【００３２】
一方、上記低分子系液晶性有機半導体材料としては、例えば、オリゴカルコゲノフェン誘導体、オリゴフェニレン誘導体、カルコゲノフェンとフェニレンのコオリゴマー誘導体、テトラチエノアセン等のカルコゲノフェンの縮環化合物誘導体、カルコゲノフェンとフェニレンの縮環化合物誘導体、アントラセン、テトラセン、ペンタセン、ピレン、トリフェニレン、コロネン等の縮合多環炭化水素誘導体、カルコゲノフェンと縮合多環炭化水素とのコオリゴマー誘導体、フタロシアニン誘導体、ポルフィリン誘導体、テトラチオフルバレン誘導体、トリフェニルアミン誘導体、テトラシアノキノジメタン誘導体、ベンゾキノン誘導体、チアゾロチアゾール誘導体、およびフラーレン誘導体等を挙げることができる。
【００３３】
なお、本工程に用いられる有機半導体材料は、１種類のみであってもよく、２種類以上であってもよい。また、上記有機半導体材料には有機ポリマーを混合させてもよい。混合させる有機ポリマーとしては、例えば、ポリスチレン、ポリスチレン誘導体、ポリメタクリル酸メチル樹脂類、ポリビニルカルバゾール類、ポリトリアリルアミン類が挙げられる。また、ここに挙げた有機ポリマー以外にも一般的な有機ポリマーを用いることができる。
【００３４】
本工程において有機半導体層を形成する方法としては、少なくともソース電極およびドレイン電極が形成された領域上に、ソース電極およびドレイン電極を覆うように有機半導体層を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、有機半導体材料を含有する有機半導体層形成用塗工液を用い、当該有機半導体層形成用塗工液をソース電極およびドレイン電極が形成された基板上の全面に塗布するスピンコート法、ブレードコート法、インクジェット法、フレキソ印刷法、マイクロコンタクトプリント法、スクリーン印刷法等を挙げることができる。
【００３５】
本工程により形成される有機半導体層の厚みとしては、上記有機半導体材料の種類等に応じて、所望の半導体特性を備える有機半導体層を形成できる範囲であれば特に限定されないが、通常、１ｎｍ〜１μｍの範囲内であることが好ましく、５ｎｍ〜５００ｎｍの範囲内であることがより好ましく、１０ｎｍ〜３００ｎｍの範囲内であることがさらに好ましい。
【００３６】
本工程に用いられるソース電極およびドレイン電極は、互いに一定の間隔をもって対向するように形成されたものである。また、ソース電極およびドレイン電極間に設けられた間隔は、チャネル領域となるものである。上記ソース電極および上記ドレイン電極の構成材料としては、所望の導電性を有する導電性材料であれば特に限定されるものではない。このような導電性材料としては、例えば、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、Ａｕ、Ａｇ、Ｐｔ、Ｃｕ、Ｍｏ−Ｔａ合金、ＩＴＯ（酸化インジウムスズ）、ＩＺＯ（酸化インジウム亜鉛）等の無機材料、および、ＰＥＤＯＴ／ＰＳＳ（ポリエチレンジオキシチオフェン／ポリスチレンスルホン酸）等の導電性を有する有機材料を挙げることができる。なお、ソース電極およびドレイン電極は、１種類の導電性材料からなるものであってもよく、２種類以上の導電性材料からなるものであってもよい。また、ソース電極およびドレイン電極において、同一の導電性材料が用いられていてもよく、互いに異なる導電性材料が用いられていてもよい。
【００３７】
また、本工程に用いられるソース電極およびドレイン電極間にはチャネル領域が形成されることになるが、上記ソース電極および上記ドレイン電極間の距離は、通常、０．１μｍ〜１ｍｍの範囲内であることが好ましく、０．５μｍ〜２００μｍの範囲内であることがより好ましく、１μｍ〜１００μｍの範囲内であることがさらに好ましい。
【００３８】
また、本工程に用いられるソース電極およびドレイン電極の厚みは、使用される導電性材料の種類に応じて、所望の電気抵抗を達成できる範囲内であれば特に限定されるものではないが、通常、１ｎｍ〜１μｍの範囲内であることが好ましく、１０ｎｍ〜２００ｎｍの範囲内であることがより好ましく、２０ｎｍ〜１００ｎｍの範囲内であることがさらに好ましい。
【００３９】
（２）第一誘電体層形成工程
次に、本態様における第一誘電体層形成工程について説明する。本工程は、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、第一誘電体層を形成する工程である。
【００４０】
本工程により形成される第一誘電体層は、所望の絶縁性を有し、有機半導体層を侵さず、かつ、第二誘電体層形成工程において第二誘電体層が形成される際に、第二誘電体層の材料が有機半導体層に浸透することを防ぐ保護層としての機能を有するものである。したがって、本工程において第一誘電体層を形成する方法としては、上記機能を有する第一誘電体層を、有機半導体層上の少なくともソース電極およびドレイン電極間のチャネル領域上に形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、第一誘電体層の材料と、有機半導体層に影響を与えない溶媒とを含有する第一誘電体層形成用塗工液を用い、当該第一誘電体層形成用塗工液を有機半導体層上の所定の領域上に塗布する方法、第一誘電体層の材料のターゲットを用い、当該第一誘電体層の材料を有機半導体層上の所定の領域上に蒸着する方法等を挙げることができる。
【００４１】
本工程における第一誘電体層の形成方法が、第一誘電体層形成用塗工液を塗布する方法である場合、本工程に用いられる第一誘電体層の材料としては、例えば、ＰＴＦＥ、ＣＹＴＯＰ（旭硝子株式会社製）等のフッ素系樹脂、アクリル系樹脂、フェノール系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができ、中でも、フッ素系樹脂が好ましい。有機半導体層を侵しにくいからである。なお、本工程に用いられる第一誘電体層の材料は、１種類のみであってもよく、２種類以上であってもよい。
【００４２】
また、上記第一誘電体層形成用塗工液に用いられる溶媒としては、有機半導体層に影響を与えないものであれば特に限定されるものではなく、例えば、フロリナート（住友スリーエム株式会社製）等のフッ素系溶媒、水、トルエン、ベンゼン、クロロベンゼン、ジクロロベンゼン、クロロホルム、テトラリン、キシレン、アニソール、ジクロロメタン、γブチロラクトン、ブチルセルソルブ、シクロヘキサン、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、ジメチルスルホキシド、シクロヘキサノン、ジオキサンまたは、ＴＨＦ（テトラヒドロフラン）、ＰＧＭＥ（ｐｒｏｐｙｌｅｎｅｇｌｙｃｏｌ  ｍｏｎｏｍｅｔｈｙｌ  ｅｔｈｅｒ）、ＰＧＭＥＡ（ｐｒｏｐｙｌｅｎｅｇｌｙｃｏｌ  ｍｏｎｏｍｅｔｈｙｌ  ｅｔｈｅｒ  ａｃｅｔａｔｅ）、乳酸エチル、ＤＭＡｃ（Ｎ，Ｎ−ｄｉｍｅｔｈｙｌａｃｅｔａｍｉｄｅ）、ＭＥＫ（ｍｅｔｈｙｌ  ｅｔｈｙｌ  ｋｅｔｏｎｅ）、ＭＩＢＫ（ｍｅｔｈｙｌ  ｉｓｏｂｕｔｙｌ  ｋｅｔｏｎｅ）、ＩＰＡ（ｉｓｏ  ｐｒｏｐｙｌ  ａｌｃｏｈｏｌ）、エタノール等を挙げることができ、中でも、フッ素系溶媒が好ましい。
【００４３】
本工程において上記第一誘電体層形成用塗工液を塗布する方法としては、所望の第一誘電体層を形成することができる方法であれば特に限定されるものではなく、例えば、マイクロコンタクトプリント法、インクジェット法、スクリーン印刷法、フレキソ印刷法等を挙げることができる。
【００４４】
一方、本工程における第一誘電体層の形成方法が、第一誘電体層の材料を蒸着する方法である場合、本工程に用いられる第一誘電体層の材料としては、例えば、フッ素系樹脂、ポリパラキシレン等の有機材料や、ＳｉＯ２（二酸化ケイ素）、ＳｉＮｘ（窒化ケイ素）、Ａｌ２Ｏ３（酸化アルミニウム）等の無機材料等を挙げることができ、中でも、フッ素系樹脂が好ましい。これは、製膜時に有機半導体層にダメージを与えにくいからである。なお、本工程に用いられる第一誘電体層の材料は、１種類のみであってもよく、２種類以上であってもよい。
【００４５】
本工程において上記第一誘電体層の材料を蒸着する方法としては、所望の第一誘電体層を形成することができる方法であれば特に限定されるものではなく、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等を挙げることができる。
【００４６】
なお、後述する第二誘電体層形成工程において、第二誘電体層形成用塗工液を塗布することにより、第二誘電体層を形成する場合、第一誘電体層の材料は、上述した第一誘電体層の形成方法に関係なく、さらに上記第二誘電体層形成用塗工液に用いられる溶媒をも浸透させないものである。
一方、後述する第二誘電体層形成工程において、第二誘電体層形成用樹脂を圧着させることにより、第二誘電体層を形成する場合であって、上記第二誘電体層形成用樹脂が熱可塑性樹脂である場合、第一誘電体層の材料は、上述した第一誘電体層の形成方法に関係なく、上記第二誘電体層形成用樹脂の圧着温度に耐えられるものである。通常、上記圧着温度は、上記第二誘電体層形成用樹脂のガラス転移点（Ｔｇ）よりも高い温度であり、上記第二誘電体層形成用樹脂の軟化点（Ｔｓ）よりも高いことが好ましいことから、上記第一誘電体層の材料のＴｇは、少なくとも第二誘電体層形成用樹脂のＴｇよりも高いものであり、第二誘電体層形成用樹脂のＴｓよりも高い温度であることが好ましい。
【００４７】
本工程により形成される第一誘電体層の厚みとしては、所望の絶縁性を有し、第二誘電体層の材料が有機半導体層に浸透することを防ぐことができる範囲内であれば特に限定されるものではないが、通常、１０ｎｍ〜１００μｍの範囲内であることが好ましく、５０ｎｍ〜１０μｍの範囲内であることがより好ましく、１００ｎｍ〜１μｍの範囲内であることがさらに好ましい。
【００４８】
（３）第二誘電体層形成工程
次に、本態様における第二誘電体層形成工程について説明する。本工程は、上記第一誘電体層を覆うように上記有機半導体層上に、第二誘電体層を形成する工程である。本工程により形成される第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有する。また、本工程により第二誘電体層を形成することで、上記接触部における有機半導体層および第二誘電体層の界面に、有機半導体層と第二誘電体層とが混ざり合った混合層を形成する。
【００４９】
本工程において第二誘電体層を形成する方法としては、第一誘電体層を覆うように有機半導体層上に第二誘電体層を形成でき、かつ、有機半導体層および第二誘電体層の界面に、有機半導体層と第二誘電体層とが混ざり合った混合層を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、第二誘電体層の材料と、有機半導体層に浸透する溶媒とを含有する第二誘電体層形成用塗工液を用い、第一誘電体層が形成された有機半導体層上の全面に当該第二誘電体層形成用塗工液を塗布する方法、第二誘電体層の材料として第二誘電体層形成用樹脂を用い、第一誘電体層が形成された有機半導体層上の全面に当該第二誘電体層形成用樹脂を圧着させる方法等を挙げることができる。
【００５０】
本工程において、第二誘電体層の材料と、有機半導体層に浸透する溶媒とを含有する第二誘電体層形成用塗工液を塗布することにより、第二誘電体層を形成する場合、当該第二誘電体層形成用塗工液を有機半導体層上に塗布した際に、上記溶媒が有機半導体層に浸透することによって第二誘電体層の材料が有機半導体層中に分散し、上記混合層を形成することができる。
【００５１】
上記第二誘電体層形成用塗工液に用いられる第二誘電体層の材料は、有機半導体層と混ざり合うことで有機半導体層の導電性を低下させ、有機半導体層をパターニングするという観点、および本工程により形成される第二誘電体層がパッシベーション層として機能する観点から、通常高い抵抗率を有するものであり、例えば、体積抵抗率が１×１０９Ω・ｍ以上であることが好ましい。なお、上記第二誘電体層の材料の体積抵抗率は、例えば、ＪＩＳ  Ｋ６９１１、ＪＩＳ  Ｃ２３１８、ＡＳＴＭ  Ｄ２５７などの規格に準拠する方法で測定することができる。
また、上記第二誘電体層の材料としては、有機材料であってもよく、無機材料であってもよく、有機・無機ハイブリッド材料であってもよいが、中でも、有機高分子材料であることが好ましい。有機高分子材料はプロセス温度が低く、一般的に高温プロセスに弱い有機半導体材料にダメージを与えにくいからである。また、上記第二誘電体層形成用塗工液に用いられる有機高分子材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができ、中でも、エポキシ系樹脂、フッ素系樹脂が好ましい。これらの材料は、プロセス温度が低く、一般的に高温プロセスに弱い有機半導体材料にダメージを与えにくいからである。
【００５２】
また、上記第二誘電体層形成用塗工液に用いられる溶媒としては、有機半導体層に浸透するものであれば特に限定されるものではなく、例えば、トルエン、ベンゼン、クロロベンゼン、ジクロロベンゼン、クロロホルム、テトラリン、キシレン、アニソール、ジクロロメタン、γブチロラクトン、ブチルセルソルブ、シクロヘキサン、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、ジメチルスルホキシド、シクロヘキサノン、ジオキサンまたは、ＴＨＦ（テトラヒドロフラン）、ＰＧＭＥ（ｐｒｏｐｙｌｅｎｅｇｌｙｃｏｌ  ｍｏｎｏｍｅｔｈｙｌ  ｅｔｈｅｒ）、ＰＧＭＥＡ（ｐｒｏｐｙｌｅｎｅｇｌｙｃｏｌ  ｍｏｎｏｍｅｔｈｙｌ  ｅｔｈｅｒ  ａｃｅｔａｔｅ）、乳酸エチル、ＤＭＡｃ（Ｎ，Ｎ−ｄｉｍｅｔｈｙｌａｃｅｔａｍｉｄｅ）、ＭＥＫ（ｍｅｔｈｙｌ  ｅｔｈｙｌ  ｋｅｔｏｎｅ）、ＭＩＢＫ（ｍｅｔｈｙｌ  ｉｓｏｂｕｔｙｌ  ｋｅｔｏｎｅ）、ＩＰＡ（ｉｓｏ  ｐｒｏｐｙｌ  ａｌｃｏｈｏｌ）、エタノール等を挙げることができ、中でも、アルコール系、フッ素系溶媒が好ましい。これは、第一誘電体層で保護された有機半導体層側面を侵しにくいからである。
【００５３】
本工程において上記第二誘電体層形成用塗工液を塗布する方法としては、例えば、スピンコート法、ブレードコート法、ディップ法、スプレー法、スクリーン印刷法、フレキソ印刷法等を挙げることができる。
【００５４】
一方、本工程において、第二誘電体層の材料として第二誘電体層形成用樹脂を圧着することにより、第二誘電体層を形成する場合、当該第二誘電体層形成用樹脂が軟らかい状態である際に、有機半導体層と接することによって有機半導体層中に分散し、上記混合層を形成することができると考えられる。
【００５５】
上記第二誘電体層形成用樹脂は、有機半導体層と混ざり合うことで有機半導体層の導電性を低下させ、有機半導体層をパターニングするという観点、および本工程により形成される第二誘電体層がパッシベーション層として機能する観点から、通常高い抵抗率を有するものであり、例えば、体積抵抗率が１×１０９Ω・ｍ以上であることが好ましい。なお、上記第二誘電体層形成用樹脂の体積抵抗率は、上記と同様の方法で測定することができる。また、上記第二誘電体層形成用樹脂は、加熱圧着するものであってもよく、常温圧着するものであってもよい。
加熱圧着する第二誘電体層形成用樹脂としては、例えば、加熱により粘着性を有する熱可塑性樹脂を挙げることができ、具体的には、ポリスチレンなどの芳香族ビニル系樹脂、ポリアクリロニトリルなどのシアン化ビニル系樹脂、ポリ塩化ビニルなどの塩素系樹脂、ポリメチルメタクリレート等のポリメタアクリル酸エステル系樹脂やポリアクリル酸エステル系樹脂、ポリエチレンやポリプロピレンや環状ポリオレフィン樹脂等のポリオレフィン系樹脂、ポリ酢酸ビニルなどのポリビニルエステル系樹脂、ポリビニルアルコール系樹脂及びこれらの誘導体樹脂、ポリメタクリル酸系樹脂やポリアクリル酸系樹脂及びこれらの金属塩系樹脂、ポリ共役ジエン系樹脂、マレイン酸やフマル酸及びこれらの誘導体を重合して得られるポリマー、マレイミド系化合物を重合して得られるポリマー、非晶性半芳香族ポリエステルや非晶性全芳香族ポリエステルなどの非晶性ポリエステル系樹脂、結晶性半芳香族ポリエステルや結晶性全芳香族ポリエステルなどの結晶性ポリエステル系樹脂、脂肪族ポリアミドや脂肪族−芳香族ポリアミドや全芳香族ポリアミドなどのポリアミド系樹脂、ポリカーボネート系樹脂、ポリウレタン系樹脂、ポリスルホン系樹脂、ポリアルキレンオキシド系樹脂、セルロース系樹脂、ポリフェニレンエーテル系樹脂、ポリフェニレンスルフィド系樹脂、ポリケトン系樹脂、ポリイミド系樹脂、ポリアミドイミド系樹脂、ポリエーテルイミド系樹脂、ポリエーテルケトン系樹脂、ポリエーテルエーテルケトン系樹脂、ポリビニルエーテル系樹脂、フェノキシ系樹脂、フッ素系樹脂、シリコーン系樹脂、液晶ポリマー、及びこれら例示されたポリマーのランダム・ブロック・グラフト共重合体、等を挙げることができ、中でも、ポリエチレンテレフタレート、ポリメタクリル酸メチル、ポリプロピレン等が好ましい。これらはガラス転移温度がおおよそ６０℃〜１２０℃であるため、有機半導体素子作製後に室温で軟化することなく、また一般的に高温プロセスに弱い有機半導体材料にダメージを与えにくいからである。
加熱圧着する際の圧着温度は、通常、第二誘電体層形成用樹脂のガラス転移点（Ｔｇ）よりも高い温度であり、第二誘電体層形成用樹脂の軟化点（Ｔｓ）よりも高い温度であることが好ましい。上記圧着温度は、本工程において使用する第二誘電体層形成用樹脂に応じて適宜設定されるものであるが、通常、５０℃〜２００℃の範囲内とされる。
また、常温圧着する第二誘電体層形成用樹脂としては、例えば、常温で粘着性を有する粘着性樹脂を挙げることができ、具体的には、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系、等の光硬化性樹脂、ＰＵ（ポリウレタン）、フェノール樹脂、ユリア樹脂、メラミン系樹脂、グアナミン樹脂、ビニルエステル樹脂、不飽和ポリエステル、オリゴエステルアクリレート、ジアリルフタレート、ＤＫＦ樹脂（レゾルシノール系樹脂の一種）、キシレン樹脂、エポキシ樹脂、フラン樹脂、ＰＩ（ポリイミド系）樹脂、ＰＥＩ（ポリエーテルイミド）樹脂、ＰＡＩ（ポリアミドイミド）等の熱硬化性樹脂等を挙げることができる。
【００５６】
なお、本工程においては、上記第二誘電体層形成用樹脂を単独で圧着してもよく、上記第二誘電体層形成用樹脂を任意の基材上に形成した積層体として圧着してもよい。後者の場合、上記基材は圧着後に剥離してもよく、剥離しなくてもよい。また、本工程において上記第二誘電体層形成用樹脂を圧着する方法としては、例えば、ローラーを加熱しながら第二誘電体層形成用樹脂と基板を貼り合わせる熱圧着法等を挙げることができる。
【００５７】
本工程により形成される第二誘電体層の厚みとしては、有機半導体層をパターニングすることが可能な厚さの混合層を形成することができ、パッシベーション層として機能することができる程度に十分な機械的強度を有することができる範囲内であれば特に限定されるものではないが、通常、０．１μｍ〜１０００μｍの範囲内であることが好ましく、０．５μｍ〜２００μｍの範囲内であることがより好ましく、１μｍ〜５０μｍの範囲内であることがさらに好ましい。
【００５８】
また、本工程により形成される第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有する。ここで、上記接触部は、第二誘電体層側から平面視した場合、図２（ａ）に例示するように、第二誘電体層５が第一誘電体層４の周囲全体で有機半導体層３と接触する接触部Ｘであってもよく、図２（ｂ）に例示するように、第二誘電体層５が第一誘電体層４の周囲の一部で有機半導体層３と接触する接触部Ｘであってもよい。なお、図２は、本態様の有機半導体素子の製造方法における接触部を説明する説明図である。図２において、有機半導体層３を点線で、第一誘電体層４を一点鎖線で、ソース電極１およびドレイン電極２を二点鎖線でそれぞれ示している。
【００５９】
本態様においては、本工程により第二誘電体層を形成することで、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合った混合層を形成する。上記混合層を形成することにより、混合層が形成された部分の有機半導体層では導電性が低下し、第一誘電体層に保護され、混合層が形成されていない部分の有機半導体層では導電性が維持されるため、有機半導体層の移動度を低下させることなく有機半導体層をパターニングすることができる。混合層が形成されていることは、例えば、本態様により製造された有機半導体素子を第二誘電体層側から顕微鏡で観察したときに、有機半導体層を確認できるかどうかにより、判断することができる。すなわち、混合層が形成されている領域では、第二誘電体層との混合により有機半導体層が溶けているため、透明に見えるのに対して、混合層が形成されていない領域では、有機半導体層が残っているため、色が見える。また、例えば、混合層が形成されている領域では、有機半導体層と混ざり合った第二誘電体層を構成する材料（例えば、有機高分子材料）の結晶片がまばらに分散していることが確認できる。さらに、角度分解型微小領域Ｘ線光電子分光装置（Ｔｈｅｔａ  Ｐｒｏｂｅ：Ｔｈｅｒｍｏｆｉｓｈｅｒ  ｓｃｉｅｎｔｉｆｉｃ社製）を用い、第二誘電体層と有機半導体層との混合領域にて化学状態測定を行うことで、有機半導体層および第二誘電体層に由来するピークを観測することにより、第二誘電体層と有機半導体層との混合層の形成を確認することができる。
【００６０】
混合層における有機半導体層および第二誘電体層の混合濃度は、傾斜を有するものであってもよく、均一なものであってもよい。また、混合層は、有機半導体層をパターニングする観点から、厚いほど好ましく、混合層が有機半導体層および第二誘電体層の界面から有機半導体層の第二誘電体層が形成されていない側の底面まで形成されていることが特に好ましい。混合層の厚みは、本態様により製造される有機半導体素子の構成等により異なるものであるが、通常、１ｎｍ〜１μｍの範囲内とされる。
【００６１】
（４）その他の工程
本態様の有機半導体素子の製造方法は、少なくとも、有機半導体層形成工程と、第一誘電体層形成工程と、第二誘電体層形成工程とを有するものであるが、必要に応じて他の工程を有していてもよいものである。本態様に用いられる他の工程は、特に限定されるものではなく、本態様において製造される有機半導体素子の用途等に応じて、任意の工程を用いることができる。本態様においては、上記他の工程として、上記有機半導体層形成工程の前に、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、上記電極積層体の上記ゲート絶縁層上に上記ソース電極および上記ドレイン電極を形成するソース電極およびドレイン電極形成工程を有していてもよい。上記ソース電極およびドレイン電極形成工程を有することにより、ボトムゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
【００６２】
本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程を有する場合、上述した図１に例示するように、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４を用い（図１（ａ））、電極積層体１４のゲート絶縁層１３上にソース電極１およびドレイン電極２を形成し（図１（ｂ）、ソース電極およびドレイン電極形成工程）、ソース電極１およびドレイン電極２を覆うように有機半導体層３を形成し（図１（ｃ）、有機半導体層形成工程）、有機半導体層３上の少なくともソース電極１およびドレイン電極２間のチャネル領域Ｃ上に、第一誘電体層４を形成し（図１（ｄ）、第一誘電体層形成工程）、第一誘電体層４を覆うように有機半導体層３上に、第二誘電体層５を形成し（図１（ｅ）、第二誘電体層形成工程）、有機半導体素子１０を製造する（図１（ｅ））。ここで、図１（ｅ）に例示するように、第二誘電体層５は、第一誘電体層４の周囲で有機半導体層３と接触する接触部Ｘを有し、接触部Ｘにおける有機半導体層３および第二誘電体層５の界面に、有機半導体層３と第二誘電体層５とが混ざり合った混合層６を形成する。
【００６３】
電極積層体に用いられる基板は、本態様により製造される有機半導体素子の用途等に応じて適宜決定することができるものであり、特に限定されるものではない。したがって、上記基板は、可撓性を有するフレキシブル基板であってもよく、可撓性を有しないリジット基板であってもよい。上記基板の具体例としては、例えば、ポリイミド、ポリエチレンナフタレート、ポリエチレンテレフタラート、ポリエーテルスルホン、ポリカーボネート、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルケトン、ポリフェニレンスルフィド、液晶ポリマー、エポキシ樹脂、シリコーン樹脂、フェノール樹脂等からなるものや、ガラス基板、ＳＵＳ基板等を挙げることができる。
また、上記基板の厚みは、上記基板の種類等に応じて適宜決定されるものであるが、通常、１ｍｍ以下であることが好ましく、中でも、１μｍ〜７００μｍの範囲内であることが好ましい。
【００６４】
電極積層体に用いられるゲート電極は、上述した基板上に形成されるものである。上記ゲート電極は、上記基板上に所定のパターン状に形成されるのが通常である。上記ゲート電極としては、所望の導電性を備える導電性材料からなるものであれば特に限定されるものではなく、一般的に有機トランジスタのゲート電極に用いられる導電性材料を用いることができる。このような導電性材料としては、例えば、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、Ａｕ、Ａｇ、Ｐｔ、Ｍｏ−Ｔａ合金、ＩＴＯ、ＩＺＯ等の無機材料、および、ＰＥＤＯＴ／ＰＳＳ等の導電性を有する有機材料を挙げることができる。
また、上記ゲート電極の厚みは、当該ゲート電極を形成するために用いられる導電性材料の種類等に応じて、所望の導電性を達成できる範囲内で適宜決定されるものであるが、通常、１０ｎｍ〜１μｍの範囲内であることが好ましい。
【００６５】
電極積層体に用いられるゲート絶縁層は、上述したゲート電極を覆うように基板上に形成されるものである。また、本態様により製造される有機半導体素子において、ソース電極およびドレイン電極と、ゲート電極とを絶縁する機能を有するものである。上記ゲート絶縁層を構成する材料としては、所望の絶縁性を有する絶縁性材料であれば特に限定されるものではない。このような絶縁性材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂、ポリパラキシレン等の有機材料や、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３等の無機材料を挙げることができる。なお、上記ゲート絶縁層に用いられる絶縁性材料は、１種類のみであってもよく、２種類以上であってもよい。
また、上記ゲート絶縁層の厚みは、当該ゲート絶縁層を形成するために用いられる絶縁性材料の種類等に応じて、所望の絶縁性を達成できる範囲内で適宜決定されるものであるが、通常、１０ｎｍ〜５μｍの範囲内であることが好ましい。
【００６６】
上記ソース電極およびドレイン電極形成工程において、ソース電極およびドレイン電極を形成する方法としては、所望の導電性材料を用いて予め定められた形状のソース電極およびドレイン電極を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法、電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、有機金属分解（ＭＯＤ）法等を挙げることができる。なお、上記ソース電極およびドレイン電極形成工程において、ソース電極およびドレイン電極を形成するために用いられる構成材料については、上記「（１）有機半導体層形成工程」の項において説明したものと同様である。
【００６７】
また、本態様においては、上記他の工程として、上記有機半導体層形成工程の前に、基板を用い、上記基板上に上記ソース電極および上記ドレイン電極を形成するソース電極およびドレイン電極形成工程と、上記第一誘電体層形成工程および上記第二誘電体層形成工程の間に、上記第一誘電体層上にゲート電極を形成するゲート電極形成工程、または、上記第二誘電体層形成工程の後に、上記第二誘電体層上にゲート電極を形成するゲート電極形成工程とを有していてもよい。上記ソース電極およびドレイン電極形成工程と、いずれかのゲート電極形成工程とを有することにより、トップゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
【００６８】
本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程と、前者のゲート電極形成工程とを有する場合、図３に例示するように、基板１１を用い（図３（ａ））、基板１１上にソース電極１およびドレイン電極２を形成し（図３（ｂ）、ソース電極およびドレイン電極形成工程）、ソース電極１およびドレイン電極２を覆うように有機半導体層３を形成し（図３（ｃ）、有機半導体層形成工程）、有機半導体層３上の少なくともソース電極１およびドレイン電極２間のチャネル領域Ｃ上に、第一誘電体層４を形成し（図３（ｄ）、第一誘電体層形成工程）、第一誘電体層４上にゲート電極１２を形成し（図３（ｅ）、ゲート電極形成工程）、ゲート電極１２および第一誘電体層４を覆うように有機半導体層３上に、第二誘電体層５を形成し（図３（ｆ）、第二誘電体層形成工程）、有機半導体素子１０を製造する（図３（ｆ））。ここで、図３（ｆ）に例示するように、第二誘電体層５は、第一誘電体層４の周囲で有機半導体層３と接触する接触部Ｘを有し、接触部Ｘにおける有機半導体層３および第二誘電体層５の界面に、有機半導体層３と第二誘電体層５とが混ざり合った混合層６を形成する。なお、図３は、本態様の有機半導体素子の製造方法の他の例を示す工程図である。
【００６９】
上記ゲート電極形成工程において、ゲート電極を形成する方法としては、所望の導電性材料を用いて予め定められた形状のゲート電極を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等のドライプロセス、電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、有機金属分解（ＭＯＤ）法、スピンコート法、ダイコート法等のウェットプロセスを挙げることができる。
なお、上記ゲート電極形成工程において、ゲート電極を形成するために用いられる構成材料、および形成されるゲート電極の厚みについては、上述した内容と同様である。
また、上記ソース電極およびドレイン電極形成工程に用いられる基板、ソース電極およびドレイン電極の厚みおよび形成方法については、上述した内容と同様である。
【００７０】
一方、本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程と、後者のゲート電極形成工程とを有する場合、図４に例示するように、基板１１を用い（図４（ａ））、基板１１上にソース電極１およびドレイン電極２を形成し（図４（ｂ）、ソース電極およびドレイン電極形成工程）、ソース電極１およびドレイン電極２を覆うように有機半導体層３を形成し（図４（ｃ）、有機半導体層形成工程）、有機半導体層３上の少なくともソース電極１およびドレイン電極２間のチャネル領域Ｃ上に、第一誘電体層４を形成し（図４（ｄ）、第一誘電体層形成工程）、第一誘電体層４を覆うように有機半導体層３上に、第二誘電体層５を形成し（図４（ｅ）、第二誘電体層形成工程）、第二誘電体層５上にゲート電極１２を形成し（図４（ｆ）、ゲート電極形成工程）、有機半導体素子１０を製造する（図４（ｆ））。ここで、図４（ｆ）に例示するように、第二誘電体層５は、第一誘電体層４の周囲で有機半導体層３と接触する接触部Ｘを有し、接触部Ｘにおける有機半導体層３および第二誘電体層５の界面に、有機半導体層３と第二誘電体層５とが混ざり合った混合層６を形成する。なお、図４は、本態様の有機半導体素子の製造方法の他の例を示す工程図である。
【００７１】
上記ゲート電極工程において、ゲート電極を形成する方法としては、所望の導電性材料を用いて予め定められた形状のゲート電極を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等のドライプロセス、電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、有機金属分解（ＭＯＤ）法、スピンコート法、ダイコート法等のウェットプロセスを挙げることができる。
なお、上記ゲート電極形成工程において、ゲート電極を形成するために用いられる構成材料、および形成されるゲート電極の厚みについては、上述した内容と同様である。
また、上記ソース電極およびドレイン電極形成工程については、上述した内容と同様である。
【００７２】
また、本態様の有機半導体素子の製造方法によりトップゲート・ボトムコンタクト型の有機半導体素子を製造する場合、上述したゲート電極形成工程を有する代わりに、本態様における第二誘電体層形成工程が、図５に例示するように、任意の基材２１と、基材２１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基材２１上に積層された第二誘電体層形成用樹脂５’とを有する積層体２２を用い（図５（ａ））、ゲート電極１２が第一誘電体層４上に配置されるように積層体２２を圧着させることにより、第一誘電体層４を覆うように有機半導体層３上に、第二誘電体層５を形成する工程（図５（ｂ））、または、図６に例示するように、任意の基材２１と、基材２１上に積層された第二誘電体層形成用樹脂５’と、第二誘電体層形成用樹脂５’上に形成されたゲート電極１２とを有する積層体２３を用い（図６（ａ））、ゲート電極１２が第一誘電体層４上に配置されるように積層体２３を圧着させることにより、第一誘電体層４を覆うように有機半導体層３上に、第二誘電体層５を形成する工程（図６（ｂ））であってもよい。この場合、第二誘電体層形成工程後に、基材２１を剥離してもよく、剥離しなくてもよい。なお、図５および図６は、本態様の有機半導体素子の製造方法における第二誘電体層形成工程の一例を示す工程図であり、説明していない符号については図１と同様であるので、ここでの説明は省略する。
【００７３】
２．第２態様
次に、本発明の第２態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、ソース電極およびドレイン電極を覆うように有機半導体層を形成する有機半導体層形成工程と、第二誘電体層形成用樹脂上に第一誘電体層を形成してなる誘電体層積層体を用い、上記第一誘電体層が上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に配置されるように上記誘電体層積層体を圧着させることにより、上記第一誘電体層を覆うように上記有機半導体層上に、第二誘電体層を形成する第一誘電体層および第二誘電体層形成工程と、を有し、上記第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有し、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合った混合層を形成することを特徴とするものである。
【００７４】
このような本態様の有機半導体素子の製造方法について、図面を参照しながら説明する。図７は、本発明の第２態様の有機半導体素子の製造方法の一例を示す工程図である。図７に例示するように、本態様の有機半導体素子の製造方法は、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４を用い（図７（ａ））、電極積層体１４のゲート絶縁層１３上にソース電極１およびドレイン電極２を形成するソース電極およびドレイン電極形成工程（図７（ｂ））と、ソース電極１およびドレイン電極２を覆うように有機半導体層３を形成する有機半導体層形成工程（図７（ｃ））と、第二誘電体層形成用樹脂５’上に第一誘電体層４を形成してなる誘電体層積層体７を用い（図７（ｄ））、第一誘電体層４が有機半導体層３上の少なくともソース電極１およびドレイン電極２間のチャネル領域Ｃ上に配置されるように誘電体層積層体７を圧着させることにより、第一誘電体層４を覆うように有機半導体層３上に、第二誘電体層５を形成する第一誘電体層および第二誘電体層形成工程（図７（ｅ））と、を有することにより、有機半導体素子１０を製造するものである（図７（ｅ））。また、本態様の有機半導体素子の製造方法は、図７（ｅ）に例示するように、第二誘電体層５は、第一誘電体層４の周囲で有機半導体層３と接触する接触部Ｘを有し、接触部Ｘにおける有機半導体層３および第二誘電体層５の界面に、有機半導体層３と第二誘電体層５とが混ざり合った混合層６を形成することを特徴とするものである。
【００７５】
本態様によれば、有機半導体層および第二誘電体層の界面に混合層を形成することで、混合層が形成された部分の有機半導体層では導電性が低下し、第一誘電体層に保護され、混合層が形成されていない部分の有機半導体層では導電性が維持されるため、有機半導体層の移動度を低下させることなく有機半導体層をパターニングすることができる。また、パッシベーション層に相当する第二誘電体層の形成と、有機半導体層のパターニングとを同時に行うことが可能であり、有機半導体素子の製造工程を簡便なものにすることができる。
【００７６】
本態様の有機半導体素子の製造方法は、少なくとも有機半導体層形成工程と、第一誘電体層および第二誘電体層形成工程とを有するものであり、必要に応じて他の任意の工程を有していてもよいものである。
以下、本態様の有機半導体素子の製造方法における各工程について説明する。
なお、本態様における有機半導体層形成工程については、上記「１．第１態様」の「（１）有機半導体層形成工程」の項において説明した工程と同様であるので、ここでの説明は省略する。
【００７７】
（１）第一誘電体層および第二誘電体層形成工程
まず、本態様における第一誘電体層および第二誘電体層形成工程について説明する。本工程は、第二誘電体層形成用樹脂上に第一誘電体層を形成してなる誘電体層積層体を用い、上記第一誘電体層が上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に配置されるように上記誘電体層積層体を圧着させることにより、上記第一誘電体層を覆うように上記有機半導体層上に、第二誘電体層を形成する工程である。本工程により形成される第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有する。また、本工程により第二誘電体層を形成することで、上記接触部における有機半導体層および第二誘電体層の界面に、有機半導体層と第二誘電体層とが混ざり合った混合層を形成する。
【００７８】
本工程においては、誘電体層積層体の第二誘電体層形成用樹脂が軟らかい状態である際に、有機半導体層と接することによって有機半導体層中に分散し、上記混合層を形成することができると考えられる。
【００７９】
本工程に用いられる誘電体層積層体は、第二誘電体層形成用樹脂上に第一誘電体層を形成してなるものである。上記誘電体層積層体を形成するために用いられる第一誘電体層の材料、および第二誘電体層形成用樹脂上に形成される第一誘電体層の厚みについては、上記「１．第１態様」の「（２）第一誘電体層形成工程」の項において説明したものと同様である。一方、上記誘電体層積層体を形成するために用いられる第二誘電体層形成用樹脂については、上記「１．第１態様」の「（３）第二誘電体層形成工程」の項において説明したものと同様のものが挙げられ、本工程において上記誘電体層積層体を圧着する方法に応じて、適宜選択して用いることができる。また、第二誘電体層形成用樹脂は、任意の基材上に積層されたものであってもよく、上記基材は圧着後に剥離してもよく、剥離しなくてもよい。第二誘電体層形成用樹脂上に第一誘電体層を形成する方法としては、例えば、フォトリソグラフィー法、インクジェット法、マイクロコンタクトプリント法、フレキソ印刷法、スクリーン印刷法等を挙げることができる。
【００８０】
本工程において、上記誘電体層積層体を圧着させる方法としては、第一誘電体層を有機半導体層上の少なくともソース電極およびドレイン電極間のチャネル領域上に配置することができるものであれば特に限定されるものではなく、加熱圧着であってもよく、常温圧着であってもよい。なお、加熱圧着または常温圧着にそれぞれ用いられる第二誘電体層形成用樹脂、加熱圧着の圧着温度、および具体的な圧着方法については、上記「１．第１態様」の「（３）第二誘電体層形成工程」の項において説明したものと同様であるので、ここでの説明は省略する。
【００８１】
本工程により形成される第二誘電体層の厚み、接触部および混合層の詳細についても、上記「１．第１態様」の「（３）第二誘電体層形成工程」の項において説明したものと同様であるので、ここでの説明は省略する。
【００８２】
（２）その他の工程
本態様の有機半導体素子の製造方法は、少なくとも、有機半導体層形成工程と、第一誘電体層および第二誘電体層形成工程とを有するものであるが、必要に応じて他の工程を有していてもよいものである。本態様に用いられる他の工程は、特に限定されるものではなく、本態様において製造される有機半導体素子の用途等に応じて、任意の工程を用いることができる。本態様においては、上記他の工程として、上記有機半導体層形成工程の前に、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、上記電極積層体の上記ゲート絶縁層上に上記ソース電極および上記ドレイン電極を形成するソース電極およびドレイン電極形成工程を有していてもよい。上記ソース電極およびドレイン電極形成工程を有することにより、ボトムゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
【００８３】
本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程を有する場合、上述した図７に例示するように、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４を用い（図７（ａ））、電極積層体１４のゲート絶縁層１３上にソース電極１およびドレイン電極２を形成し（図７（ｂ）、ソース電極およびドレイン電極形成工程）、ソース電極１およびドレイン電極２を覆うように有機半導体層３を形成し（図７（ｃ）、有機半導体層形成工程）、第二誘電体層形成用樹脂５’上に第一誘電体層４を形成してなる誘電体層積層体７を用い（図７（ｄ））、第一誘電体層４が有機半導体層３上の少なくともソース電極１およびドレイン電極２間のチャネル領域Ｃ上に配置されるように誘電体層積層体７を圧着させることにより、第一誘電体層４を覆うように有機半導体層３上に、第二誘電体層５を形成し（図７（ｅ）、第一誘電体層および第二誘電体層形成工程）、有機半導体素子１０を製造する（図７（ｅ））。ここで、図７（ｅ）に例示するように、第二誘電体層５は、第一誘電体層４の周囲で有機半導体層３と接触する接触部Ｘを有し、接触部Ｘにおける有機半導体層３および第二誘電体層５の界面に、有機半導体層３と第二誘電体層５とが混ざり合った混合層６を形成する。
【００８４】
なお、上記ソース電極およびドレイン電極形成工程については、上記「１．第１態様」の「（４）その他の工程」の項において説明したものと同様であるので、ここでの説明は省略する。
【００８５】
また、本態様においては、上記他の工程として、上記有機半導体層形成工程の前に、基板を用い、上記基板上に上記ソース電極および上記ドレイン電極を形成するソース電極およびドレイン電極形成工程と、上記第一誘電体層および第二誘電体層形成工程の後に、上記第二誘電体層上にゲート電極を形成するゲート電極形成工程とを有していてもよい。上記ソース電極およびドレイン電極形成工程、ならびにゲート電極形成工程を有することにより、トップゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
【００８６】
本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程とゲート電極形成工程とを有する場合、図８に例示するように、基板１１を用い（図８（ａ））、基板１１上にソース電極１およびドレイン電極２を形成し（図８（ｂ）、ソース電極およびドレイン電極形成工程）、ソース電極１およびドレイン電極２を覆うように有機半導体層３を形成し（図８（ｃ）、有機半導体層形成工程）、第二誘電体層形成用樹脂５’上に第一誘電体層４を形成してなる誘電体層積層体７を用い（図８（ｄ））、第一誘電体層４が有機半導体層３上の少なくともソース電極１およびドレイン電極２間のチャネル領域Ｃ上に配置されるように誘電体層積層体７を圧着させることにより、第一誘電体層４を覆うように有機半導体層３上に、第二誘電体層５を形成し（図８（ｅ）、第一誘電体層および第二誘電体層形成工程）、第二誘電体層５上にゲート電極１２を形成し（図８（ｆ）、ゲート電極形成工程）、有機半導体素子１０を製造する（図８（ｆ））。ここで、図８（ｅ）に例示するように、第二誘電体層５は、第一誘電体層４の周囲で有機半導体層３と接触する接触部Ｘを有し、接触部Ｘにおける有機半導体層３および第二誘電体層５の界面に、有機半導体層３と第二誘電体層５とが混ざり合った混合層６を形成する。なお、図８は、本態様の有機半導体素子の製造方法の他の例を示す工程図である。
【００８７】
なお、上記ソース電極およびドレイン電極形成工程、ならびに上記ゲート電極形成工程については、上記「１．第１態様」の「（４）その他の工程」の項において説明したものと同様であるので、ここでの説明は省略する。
【００８８】
また、本態様の有機半導体素子の製造方法によりトップゲート・ボトムコンタクト型の有機半導体素子を製造する場合、上述したゲート電極形成工程を有する代わりに、本態様における第一誘電体層および第二誘電体層形成工程が、図９に例示するように、任意の基材２１と、基材２１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基材２１上に積層された第二誘電体層形成用樹脂５’と、第二誘電体層形成用樹脂５’上に形成された第一誘電体層４とを有する積層体２４を用い（図９（ａ））、第一誘電体層４が有機半導体層３上の少なくともソース電極１およびドレイン電極２間のチャネル領域Ｃ上に配置されるように積層体２４を圧着させることにより、第一誘電体層４を覆うように有機半導体層３上に、第二誘電体層５を形成する工程（図９（ｂ））、または、図１０に例示するように、任意の基材２１と、基材２１上に積層された第二誘電体層形成用樹脂５’と、第二誘電体層形成用樹脂５’上に形成されたゲート電極１２と、ゲート電極１２上に形成された第一誘電体層４とを有する積層体２５を用い（図１０（ａ））、第一誘電体層４が有機半導体層３上の少なくともソース電極１およびドレイン電極２間のチャネル領域Ｃ上に配置されるように積層体２５を圧着させることにより、第一誘電体層４を覆うように有機半導体層３上に、第二誘電体層５を形成する工程（図１０（ｂ））であってもよい。この場合、第一誘電体層および第二誘電体層形成工程後に、基材２１を剥離してもよく、剥離しなくてもよい。なお、図９および図１０は、本態様の有機半導体素子の製造方法における第一誘電体層および第二誘電体層形成工程の一例を示す工程図であり、説明していない符号については図７と同様であるので、ここでの説明は省略する。
【００８９】
Ｂ．有機半導体素子
次に、本発明の有機半導体素子について説明する。本発明の有機半導体素子は、ソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極を覆うように形成された有機半導体層と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に形成された第一誘電体層と、上記第一誘電体層を覆うように上記有機半導体層上に形成された第二誘電体層と、を有し、上記第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有し、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合った混合層が形成されていることを特徴とするものである。
【００９０】
このような本発明の有機半導体素子について、図面を参照しながら説明する。図１１は、本発明の有機半導体素子の一例を示す概略断面図である。図１１に例示するように、本発明の有機半導体素子１０は、基板１１、基板１１上に形成されたゲート電極１２、およびゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３を有する電極積層体１４と、電極積層体１４のゲート絶縁層１３上に形成されたソース電極１およびドレイン電極２と、ソース電極１およびドレイン電極２を覆うように形成された有機半導体層３と、有機半導体層３上の少なくともソース電極１およびドレイン電極２間のチャネル領域Ｃ上に形成された第一誘電体層４と、第一誘電体層４を覆うように有機半導体層３上に形成された第二誘電体層５とを有するものである。また、図１１に例示される本発明の有機半導体素子１０においては、第二誘電体層５は、第一誘電体層４の周囲で有機半導体層３と接触する接触部Ｘを有し、接触部Ｘにおける有機半導体層３および第二誘電体層５の界面に、有機半導体層３と第二誘電体層が混ざり合った混合層６が形成されていることを特徴とするものである。
【００９１】
本発明によれば、有機半導体層および第二誘電体層の界面に混合層が形成されていることにより、混合層が形成された部分の有機半導体層では導電性が低下し、第一誘電体層に保護され、混合層が形成されていない部分の有機半導体層では導電性が維持されるため、有機半導体層の移動度が低下することなく有機半導体層がパターニングされた有機半導体素子とすることができる。
【００９２】
本発明の有機半導体素子は、少なくとも、ソース電極およびドレイン電極と、有機半導体層と、第一誘電体層と、第二誘電体層と、混合層とを有するものであり、必要に応じて他の構成を有していてもよいものである。
以下、本発明の有機半導体素子における各構成について説明する。
【００９３】
１．有機半導体層
まず、本発明における有機半導体層について説明する。本発明における有機半導体層は、ソース電極およびドレイン電極を覆うように形成されるものである。上記有機半導体層は、通常、有機半導体材料からなるものである。なお、本発明に用いられる有機半導体材料については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。また、上記有機半導体層の厚み等についても、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様である。
【００９４】
２．第二誘電体層
次に、本発明における第二誘電体層について説明する。本発明における第二誘電体層は、第一誘電体層を覆うように上記有機半導体層上に形成されるものである。また、上記第二誘電体層は、上記第一誘電体層の周囲で上記有機半導体層と接触する接触部を有するものである。上記第二誘電体層の材料および厚み等、ならびに上記接触部については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
【００９５】
３．混合層
次に、本発明における混合層について説明する。本発明における混合層は、上記接触部における上記有機半導体層および上記第二誘電体層の界面に、上記有機半導体層と上記第二誘電体層とが混ざり合ったものである。上記混合層が形成されていることを判断する方法、および上記混合層の詳細については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
【００９６】
４．第一誘電体層
次に、本発明における第一誘電体層について説明する。本発明における第一誘電体層は、上記有機半導体層上の少なくともソース電極およびドレイン電極間のチャネル領域上に形成されるものである。上記第一誘電体層の材料および厚み等については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの記載は省略する。
【００９７】
なお、本発明における第一誘電体層は、有機半導体層を侵さないものである。ここで、「第一誘電体層が有機半導体層を侵さない」とは、有機半導体層および第一誘電体層の界面に、有機半導体層と第一誘電体層とが混ざり合った混合層を有さないことをいう。第一誘電体層が有機半導体層との界面に上記混合層を有さないことは、有機半導体層と第二誘電体層とが混ざり合った混合層の判断方法と同様の方法によって判断することができる。
【００９８】
５．ソース電極およびドレイン電極
次に、本発明におけるソース電極およびドレイン電極について説明する。本発明におけるソース電極およびドレイン電極は、互いに一定の間隔をもって対向するように形成されるものである。また、ソース電極およびドレイン電極間に設けられた間隔は、チャネル領域となるものである。上記ソース電極および上記ドレイン電極については、上記「Ａ．有機半導体素子の製造方法」の項において記載したものと同様であるので、ここでの説明は省略する。
【００９９】
６．有機半導体素子
本発明の有機半導体素子は、少なくとも、上記ソース電極および上記ドレイン電極、上記有機半導体層、上記第一誘電体層、上記第二誘電体層、および混合層を有するものであり、必要に応じて他の構成を有していてもよいものである。本発明に用いられる他の構成としては、特に限定されるものではなく、本発明の有機半導体素子の用途や、本発明の有機半導体素子の製造方法等に応じて、所望の機能を有するものを適宜選択して用いることができる。本発明においては、上記他の構成として、通常、基板、ゲート電極、およびゲート絶縁層が用いられる。なお、基板、ゲート電極、およびゲート絶縁層については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
【０１００】
本発明においては、上記ソース電極および上記ドレイン電極が、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体の上記ゲート絶縁層上に形成されていてもよい。本発明の有機半導体素子がこのような構成を有することで、ボトムゲート・ボトムコンタクト型の有機半導体素子とすることができる。上述した図１１に例示するように、本発明の有機半導体素子１０においては、ソース電極１およびドレイン電極２が、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４のゲート絶縁層１３上に形成されていてもよい。
【０１０１】
また、本発明においては、上記ソース電極および上記ドレイン電極が基板上に形成され、ゲート電極が第一誘電体層上または第二誘電体層上に形成されていてもよい。本発明の有機半導体素子がこのような構成を有することで、トップゲート・ボトムコンタクト型の有機半導体素子とすることができる。図１２に例示するように、本発明の有機半導体素子１０においては、ソース電極１およびドレイン電極２が基板１１上に形成され、ゲート電極１２が第一誘電体層４上に形成されていてもよく、図１３に例示するように、本発明の有機半導体素子１０においては、ソース電極１およびドレイン電極２が基板１１上に形成され、ゲート電極１２が第二誘電体層５上に形成されていてもよい。なお、図１２および図１３は、本発明の有機半導体素子の他の例を示す概略断面図であり、説明していない符号については図１１と同様であるので、ここでの説明は省略する。
【０１０２】
本発明の有機半導体素子は、例えば、上記「Ａ．有機半導体素子の製造方法」の項において説明した方法により製造することができる。
【０１０３】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【実施例】
【０１０４】
以下、実施例を挙げることにより、本発明について具体的に説明する。
【０１０５】
［実施例１］
（電極積層体の作製）
＜基板、ゲート電極およびゲート絶縁層＞
基板としては、厚さ約３０００Å（３００ｎｍ）の酸化ケイ素層が付した厚さ０．６ｍｍのｎ−ヘビードープシリコンウエハを用いた。これは、ｎ−ヘビードープシリコン部がゲート電極として機能する一方、酸化ケイ素層はゲート絶縁層として働くものであり、その静電容量は約１１ｎＦ／ｃｍ２（ナノファラッド／平方センチメートル）であった。
【０１０６】
（ソース電極およびドレイン電極形成工程）
上記電極積層体の上記ゲート絶縁層上に、厚さ３０ｎｍのＡｕを、Ｗ（幅）＝１０００μｍ、Ｌ（長さ）＝５０μｍにてシャドウマスクを通して真空蒸着し、ソース電極およびドレイン電極とした。
【０１０７】
（有機半導体層形成工程）
上記ソース電極および上記ドレイン電極を覆うように上記ゲート絶縁層上に、有機半導体材料である６，１３‐ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳペンタセン）を１ｗｔ％でキシレンに溶解させた有機半導体層形成用塗工液を厚さ４０ｎｍとなるように、スピンコート（１０００ｒｐｍ、３０秒）し、１００℃で１分間乾燥することにより、有機半導体層を形成した。
【０１０８】
（第一誘電体層形成工程）
上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、Ｔｅｆｌｏｎ  ＡＦ（三井・デュポンフルオロケミカル株式会社製）を６ｗｔ％でフロリナートＦＣ−４０（住友スリーエム株式会社製）に溶解させた第一誘電体層形成用塗工液をスクリーン印刷法にて塗布し、１００℃で２０分間乾燥することにより、厚さ１μｍの第一誘電体層を形成した。
【０１０９】
（第二誘電体層形成工程）
上記第一誘電体層を覆うように上記有機半導体層上に、ポリメタクリル酸メチル（ＰＭＭＡ）を５ｗｔ％でＰＥＧＭＥＡに溶解させた第二誘電体層形成用塗工液をスピンコート法にて塗布し、１００℃で１０分間乾燥することにより、厚さ０．５μｍの第二誘電体層を形成することで、有機半導体素子を作製した。
【０１１０】
［比較例１］
上記第二誘電体層形成工程を行わなかったこと以外は、実施例１と同様の方法により、有機半導体素子を作製した。
【０１１１】
［実施例２］
上記第一誘電体層形成工程および上記第二誘電体層形成工程の代わりに、下記の第一誘電体層および第二誘電体層形成工程を行ったこと以外は、実施例１と同様の方法により、有機半導体素子を作製した。
【０１１２】
（第一誘電体層および第二誘電体層形成工程）
第二誘電体層形成用樹脂である厚さ１００μｍのパウチフィルム（株式会社明光商会製）上に、Ｔｅｆｌｏｎ  ＡＦ（三井・デュポンフルオロケミカル株式会社製）を６ｗｔ％でフロリナートＦＣ−４０（住友スリーエム株式会社製）に溶解させた第一誘電体層形成用塗工液をスクリーン印刷法にて塗布し、１００℃で１０分間乾燥することにより、厚さ１μｍの第一誘電体層を形成することで、誘電体層積層体を形成した。上記誘電体層積層体を用い、上記第一誘電体層が上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に配置されるように上記誘電体層積層体をラミネータ（ＧＬＭ３５０Ｒ６：日本ＧＢＣ株式会社製）にて１００℃で加熱圧着させることにより、上記第一誘電体層を覆うように上記有機半導体層上に第二誘電体層を形成することで、有機半導体素子を作製した。
【０１１３】
［比較例２］
上記第一誘電体層および第二誘電体層形成工程を行わなかったこと以外は、実施例２と同様の方法により、有機半導体素子を作製した。
【０１１４】
［実施例３］
上記第二誘電体層形成工程の代わりに、下記の第二誘電体層形成工程を行ったこと以外は、実施例１と同様の方法により、有機半導体素子を作製した。
【０１１５】
（第二誘電体層形成工程）
上記第一誘電体層を覆うように上記有機半導体層上に、第二誘電体層形成用樹脂である厚さ１００μｍのパウチフィルム（株式会社明光商会製）をラミネータ（ＧＬＭ３５０Ｒ６：日本ＧＢＣ株式会社製）にて１００℃で加熱圧着させることにより、第二誘電体層を形成することで、有機半導体素子を作製した。
【０１１６】
［比較例３］
上記第二誘電体層形成工程を行わなかったこと以外は、実施例３と同様の方法により、有機半導体素子を作製した。
【０１１７】
［評価］
（有機半導体素子の観察）
上記実施例および比較例において作製した有機半導体素子について、角度分解型微小領域Ｘ線光電子分光装置（Ｔｈｅｔａ  Ｐｒｏｂｅ：Ｔｈｅｒｍｏｆｉｓｈｅｒｓｃｉｅｎｔｉｆｉｃ社製）を用いて測定した。測定は、実施例１においては有機半導体素子上面から、実施例２、実施例３においてはパウチフィルムを剥がした後、上面から行った。その結果、実施例１〜３において、第一誘電体層が形成されていない部分で、有機半導体層および第二誘電体層に由来するピークが観測されており、第一誘電体層が形成されていない部分で、有機半導体層と第二誘電体層との混合層が形成されていることが確認された。
【０１１８】
（トランジスタ特性評価）
上記実施例および比較例において作製した有機半導体素子について、トランジスタ特性評価した。トランジスタ特性評価は、ＫＥＩＴＨＬＥＹ製  ２３７ＨＩＧＨ  ＶＯＬＴＡＧＥ  ＳＯＵＲＣＥ  ＭＥＡＳＵＲＥＭＥＮＴ  ＵＮＩＴで行った。キャリヤ移動度（μ）は、飽和領域（ゲート電圧ＶＧ＜ソース・ドレイン電圧ＶＳＤ）におけるデータより、下記式に従って計算した。式中、ＩＤは飽和領域におけるドレイン電流であり、ＷとＬはそれぞれ半導体チャネルの幅と長さであり、Ｃｉはゲート電極の単位面積当たりの静電容量であり、ＶＧおよびＶＴはそれぞれ、ゲート電圧および閾電圧である。この装置のＶＴは、飽和領域におけるＩＤの平方根と、測定データからＩＤ＝０を外挿して求めた装置のＶＧとの関係から求めた。
ＩＤ＝Ｃｉμ（Ｗ／２Ｌ）（ＶＧ−ＶＴ）２
【０１１９】
評価結果を以下の表１に示す。また、実施例１、比較例１、実施例２、比較例２、実施例３および比較例３で作製された有機半導体素子のトランジスタ特性評価の結果をそれぞれ図１４〜図１９に示す。なお、下記表１における移動度は５個以上のトランジスタから得られた有機半導体層の移動度の平均値であり、測定条件は大気下、ゲート電圧ＶＧを＋３０Ｖ〜−５０Ｖ、ソース・ドレイン電圧ＶＳＤを−５０Ｖ印加した。また、図１４〜図１９におけるＦＥＭは、有機半導体層の移動度を表す。
【０１２０】
【表１】
0005598410.tif 000002
【０１２１】
図１４および図１５、ならびに表１に示されるように、実施例１では比較例１に比べて、有機半導体層の移動度は同程度であり、ＯＦＦ電流値が大幅に低下していることが確認された。また、図１６および図１７、ならびに表１から同様に、実施例２では比較例２に比べて、有機半導体層の移動度が向上するとともにＯＦＦ電流値が低下していることが確認された。さらに、図１８および図１９、ならびに表１から同様に、実施例３では比較例３に比べて、有機半導体層の移動度は変わらず、ＯＦＦ電流値が低下していることが確認された。以上の結果から、本発明の有機半導体素子の製造方法においては、簡便な工程で、従来のパッシベーション層に相当する第二誘電体層の形成と同時に、有機半導体層の移動度を低下させることなく有機半導体層をパターニングすることができたと考えられる。
【符号の説明】
【０１２２】
１  …  ソース電極
２  …  ドレイン電極
３  …  有機半導体層
４  …  第一誘電体層
５  …  第二誘電体層
５’  …  第二誘電体層形成用樹脂
６  …  混合層
７  …  誘電体層積層体
１０  …  有機半導体素子
１１  …  基板
１２  …  ゲート電極
１３  …  ゲート絶縁層
１４  …  電極積層体
Ｃ  …  チャネル領域
Ｘ  …  接触部
【図１】
0005598410.tif 000003
【図２】
0005598410.tif 000004
【図３】
0005598410.tif 000005
【図４】
0005598410.tif 000006
【図５】
0005598410.tif 000007
【図６】
0005598410.tif 000008
【図７】
0005598410.tif 000009
【図８】
0005598410.tif 000010
【図９】
0005598410.tif 000011
【図１０】
0005598410.tif 000012
【図１１】
0005598410.tif 000013
【図１２】
0005598410.tif 000014
【図１３】
0005598410.tif 000015
【図１４】
0005598410.tif 000016
【図１５】
0005598410.tif 000017
【図１６】
0005598410.tif 000018
【図１７】
0005598410.tif 000019
【図１８】
0005598410.tif 000020
【図１９】
0005598410.tif 000021