(57)【特許請求の範囲】
【請求項１】
基準信号に基づいて、受信信号を中間周波数に周波数変換する周波数変換器と、
前記周波数変換された信号である中間周波数信号に対しチャネル選択するためのＮパスフィルタで構成された帯域制限フィルタと、
前記Ｎパスフィルタに供給される動作クロックを生成する分周器と、
前記動作クロックに基づいて、前記Ｎパスフィルタに供給される多相クロックを生成する多相クロック生成部と、
を有する受信システムであって、
前記分周器は、前記周波数変換器に入力される前記基準信号と同一の周波数の信号の入力を受け付け、この入力された信号に基づいて前記動作クロックを生成し、
前記受信信号と前記基準信号と前記中間周波数信号と前記動作クロックは、以下の（式１）〜（式３）
ｆ３＝ｆ２−ｆ１又はｆ３＝ｆ１−ｆ２  ・・・（式１）
ｆ２＝ｍ・ｆ３（ｍ：整数）            ・・（式２）
ｆ４＝ｎ・ｆ３（ｎ：ｍ以下の整数）    ・・（式３）
（（式１）〜（式３）において、ｆ１は受信信号の周波数、ｆ２は基準信号の周波数、ｆ３は中間周波数信号の周波数、ｆ４は動作クロックの周波数）
の条件を満たすことを特徴とする受信システム。
【請求項２】
前記周波数変換器と前記分周器は、単一の発振器から出力される同一周波数の信号の入力を受け付けることを特徴とする請求項１に記載の受信システム。
【請求項３】
前記周波数変換器と、前記帯域制限フィルタと、前記分周器と、前記多相クロック生成部とは、同じＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップ上に形成され、
前記基準信号は前記ＩＣチップの外部から供給されることを特徴とする請求項１又は２に記載の受信システム。
【請求項４】
前記帯域制限フィルタは多段に設けられていることを特徴とする請求項１から３のいずれか一項に記載の受信システム。
【請求項５】
前記帯域制限フィルタの前段にプレフィルタを有することを特徴とする請求項１から４のいずれか一項に記載の受信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信信号を周波数変換器で中間周波数に変換し、帯域制限フィルタを用いてチャネル選択を行う受信システムに関する。
【背景技術】
【０００２】
図５に、セラミックフィルタを使用した従来のアナログ無線機における受信システムの主な構成を示す。
図５に示される従来の受信システムはスーパーへテロダイン構成がとられている。受信システムに入力される受信信号は、周波数変換器２１において、発振器２５からの基準信号によりＩＦ（Intermediate Frequency）周波数の信号に周波数変換される。周波数変換器２１の出力信号は、帯域制限フィルタ２２において不要な信号が除去され、所望の周波数の信号のみが通過する。この帯域制限フィルタ２２には、主として外部受動素子のセラミックフィルタが用いられる。帯域制限フィルタ２２を通過した信号はＩＦアンプ２３で増幅され、検波回路２４でベースバンド信号として出力される。
【０００３】
ここで、従来は帯域制限フィルタ２２として、セラミックフィルタが使用されていたため、ＩＣ（Integrated Circuit）化は破線２６で囲まれる構成に留まっていた。このため、実装面積の削減が困難であり、セラミックフィルタは実装後も物理的な衝撃により剥がれるリスクが大きく、その予防措置のために樹脂でさらに固める等の措置が必須となっており、余分な工数が発生している。
【０００４】
一方、外部受動素子のセラミックフィルタに代わる別のフィルタを用いて全体をＩＣ化する試みもなされている（例えば、特許文献１）。
図６に、Ｎパスフィルタを使用した従来のアナログ無線機における受信システムの主な構成を示す。図６に示される構成においては、帯域制限フィルタ３７は、外部受動素子であるセラミックフィルタに代えてＮパスフィルタで構成されている。
【０００５】
入力される受信信号（ＲＦ（Radio Frequency）信号）は、ＲＦフィルタ３１により不要な信号が除去され、所望の信号が取り出される。このＲＦフィルタ３１を通過した信号は、ＲＦアンプ３２により増幅された後、イメージリジェクションミキサ３３において発振器３４１からの信号とミキシングされることにより、ＩＦ周波数に周波数変換される。
周波数変換された信号は、ポリフェーズフィルタ３５および折り返し防止フィルタ３６を通った後、帯域制限フィルタ３７により不要な信号が除去され、かつ所望の信号のみが出力される。
【０００６】
帯域制限フィルタ３７は、Ｎパスフィルタが使用されている。また、帯域制限フィルタ３７は、発振器３４２からの信号が分周器３８１で分周された信号およびＮパスフィルタ用多相クロック生成部３８２で生成されたＮ相の信号とで動作する。ここで、発振器３４１、３４２は、それぞれ異なる周波数の信号を生成できる２つの信号源としているが、ひとつの発振器の内部に２つの信号源を含む場合もある。
帯域制限フィルタ３７の出力は、高調波を除去するためにスムージングフィルタ３９に入力され、スムージングフィルタ３９の出力はＩＦアンプ４０を通った後、検波回路４１によりベースバンド信号に変換される。
【０００７】
帯域制限フィルタ３７を構成するＮパスフィルタは、スイッチトキャパシタフィルタ（ＳＣＦ）を用いた構成とすることができる。一般的に、ＬＰＦ（Low Pass Filter）を周波数変換してＢＰＦ（Band Pass Filter）が構成されるが、これよりも、Ｎパスフィルタを用いてＢＰＦが構成される方が、同じＢＰＦ特性をより低いＱ値で実現することができる。その結果、スイッチトキャパシタの容量比が小さくなり、素子のばらつき、オペアンプの利得、寄生容量の影響等に対し、より鈍感になるため、狭帯域フィルタを高精度にＩＣ内部で実現することが可能となる。
【０００８】
図７に、スイッチトキャパシタフィルタ（ＳＣＦ）を用いたＮパスフィルタ（Ｎ＝４の場合）の基本構成の一例を示す。
本例においては、ＳＣＦ５６〜５９がそれぞれ切り換えスイッチ５２〜５５、６０〜６３を介して並列に接続されている。また、切り換えスイッチ５１を介して折り返し防止フィルタ３６からの入力信号Ｖｉｎが入力され、切り換えスイッチ６４を介して出力信号Ｖｏｕｔがスムージングフィルタ３９に出力される。
【０００９】
ここで、この入力信号Ｖｉｎの周波数および出力信号Ｖｏｕｔの周波数をｆ３とする。また、分周器３８１から各切り換えスイッチにはクロック信号が供給されるが、切り換えスイッチ５１、６４に供給されるクロック信号をφ、切り換えスイッチ５２、６０に供給されるクロック信号をφ１、切り換えスイッチ５３、６１に供給されるクロック信号をφ２、切り換えスイッチ５４、６２に供給されるクロック信号をφ３、切り換えスイッチ５５、６３に供給されるクロック信号をφ４とする。
【００１０】
図８は、各クロック信号φ、φ１〜φ４のタイミングを示す図である。ここで、クロックφの周波数をｆｓ（＝ｆ４）とする。
一方、図７の回路をＮパスフィルタとして機能させる場合は、クロックφ１〜φ４の周波数を、入力信号Ｖｉｎの周波数および出力信号Ｖｏｕｔの周波数と同じ周波数であるｆ３とする必要がある。
【００１１】
ここで、Ｎパスフィルタの原理について、以下説明する。Ｎ個の各パスのＳＣＦの伝達関数Ｈ（ｚ）が等しいとすると、Ｎ個の各パスのＳＣＦの入力電圧および出力電圧を、それぞれＶＸｉｎ（ｚ）、ＶＸｏｕｔ（ｚ）（Ｘ＝１、２、・・・、Ｎ）として、以下の式が成り立つ。
Ｈ（ｚ）＝Ｖ１ｏｕｔ（ｚ）／Ｖ１ｉｎ（ｚ）
＝Ｖ２ｏｕｔ（ｚ）／Ｖ２ｉｎ（ｚ）
＝・・・
＝ＶＮｏｕｔ（ｚ）／ＶＮｉｎ（ｚ）
【００１２】
したがって、全体の伝達関数Ｈｔｏｔａｌ（ｚ）は、Ｎパスフィルタ全体の入力電圧および出力電圧をＶｉｎ（ｚ）、Ｖｏｕｔ（ｚ）とすると、以下の式が成り立つ。
Ｈｔｏｔａｌ（ｚ）＝Ｖｏｕｔ（ｚ）／Ｖｉｎ（ｚ）
＝｛Ｖ１ｏｕｔ（ｚ）＋Ｖ２ｏｕｔ（ｚ）＋・・・＋ＶＮｏｕｔ（ｚ）｝／｛Ｖ１ｉｎ（ｚ）＋Ｖ２ｉｎ（ｚ）＋・・・＋ＶＮｉｎ（ｚ）｝
＝｛Ｈ（ｚ）・Ｖ１ｉｎ（ｚ）＋Ｈ（ｚ）・Ｖ２ｉｎ（ｚ）＋・・・＋Ｈ（ｚ）・ＶＮｉｎ（ｚ）｝／｛Ｖ１ｉｎ（ｚ）＋Ｖ２ｉｎ（ｚ）＋・・・＋ＶＮｉｎ（ｚ）｝
＝Ｈ（ｚ）
ここで、各パスのサンプリングレートは、図８に示されるクロックφの周期Ｔ（＝１／ｆｓ）を用いて、１／ＮＴ＝ｆｓ／Ｎと表される。また、この各パスのサンプリングレートｆｓ／Ｎは、ｆ３と同じである。
【００１３】
次に、ＳＣＦがＬＰＦである場合を想定する。
各パスのサンプリングレートはｆｓ／Ｎであるので、図９に示されるように、周波数がｆｓ／Ｎ、２ｆｓ／Ｎ、３ｆｓ／Ｎ、・・・の各点において周波数“０”（ｆ＝０）におけるＬＰＦのレプリカができ、各点でＲｅｐｌｉｃａｔｅｄ  Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ（Ｒ−ＢＰＦ）が形成される。
【００１４】
ここで、一つのパスのみ用いた場合を考えると、パスのナイキスト周波数ｆｓ／（２Ｎ）以上の入力周波数は折り返しになるために、周波数ｆｓ／ＮにおけるＢＰＦはナイキストレンジ外になり、ＢＰＦとして使うことができないことがわかる。
一方、Ｎ個のパスを用いた場合を考えると、Ｎパス全体としてのナイキスト周波数はｆｓ／２となるので、周波数ｆｓ／ＮにおけるＢＰＦはナイキストレンジに入っており、ＢＰＦとして使用することが可能である。
【００１５】
さらに、周波数が、０、２・ｆｓ／Ｎ、３・ｆｓ／Ｎ、・・・におけるＲ−ＢＰＦが残っているので、図１０に示されるように、別のＢＰＦ（例えばプレフィルタ）を用いて所望外の入力周波数を除去することによって、所望のＢＰＦ特性を得ることができる（非特許文献１）。
このように、受動部品の帯域制限フィルタをＩＣ化する試みも行われ、特許文献１では帯域制限フィルタ３７としてＮパスフィルタを用いている。これにより、同じ離散系フィルタのスイッチド・キャパシタ・フィルタに比べ、面積および消費電力を削減可能としている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００６−３２４７９５号公報
【非特許文献】
【００１７】
【非特許文献１】Ｒｏｕｂｉｋ  Ｇｒｅｇｏｒｉａｎ  他１名  “ＡＮＡＬＯＧ  ＭＯＳ  ＩＮＴＥＧＲＡＴＥＤ  ＣＩＲＣＵＩＴＳ  ＦＯＲ  ＳＩＧＮＡＬ  ＰＲＯＣＥＳＳＩＮＧ”、Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ、Ｉｎｃ．
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、従来の受信システムでは、イメージリジェクションミキサ３３と分周器３８１へ基準信号を供給するために、複数の信号源として発振器３４１、３４２をそれぞれ用意する必要があり、そのために回路内に別々の発振器やＰＬＬ（位相同期ループ）回路を備える必要がある等、部品コストや消費電力の面で課題があった。
図１１は、従来の受信システムを構成するブロックのうち信号周波数が変化するブロックのみを抜き出したものである。なお、信号周波数に変化のないブロックに関しては、図１１では表記を省略している。また、検波回路４１に関しては信号を復調するためのブロックであるため、図１１では表記を省略している。
【００１９】
入力される受信信号（周波数ｆ１´）は、イメージリジェクションミキサ３３において、発振器３４１から出力される基準信号（周波数ｆ２´）とミキシングされて、帯域通過ＩＦ信号（周波数ｆ３´）に変換される。
また、発振器３４１とは別の信号源である発振器３４２から出力された基準信号（周波数ｆ６´）は、分周器３８１により分周器出力信号（周波数ｆ４´）に変換され、帯域制限フィルタ３７に供給される。
【００２０】
これと同時に、分周器出力信号（周波数ｆ４´）はＮパスフィルタ用多相クロック生成部３８２にも供給され、Ｎ相クロックが生成されて帯域制限フィルタ３７に供給される。この時、このＮ相クロックの周波数はイメージリジェクションミキサ３３からの帯域通過ＩＦ信号の周波数ｆ３´と同じでなければならない。
帯域制限フィルタ３７に入力された信号（周波数ｆ３´）は、帯域制限がなされて出力される。当然のことながら、この帯域制限されて出力された信号の周波数はｆ３´である。
【００２１】
ここで、上述したように、Ｎパスフィルタを機能させるためには、イメージリジェクションミキサ３３からの帯域通過ＩＦ信号の周波数と、Ｎパスフィルタ用多相クロック生成部３８２からのクロックφ１〜φ４の周波数とを、同じ周波数ｆ３´とする必要がある。
したがって、帯域通過ＩＦ信号のもととなる発振器３４１から出力される基準信号と、クロックφ１〜φ４のもととなる発振器３４２から出力されるもう一つの基準信号との両方の周波数が同じになるような基準信号を生成する発振器を、それぞれ用意する必要がある。発振器３４１や発振器３４２をＩＣ内部に備える場合は、部品コストや消費電力の面で問題がある。
【００２２】
また、発振器３４１や発振器３４２がＩＣ内部に存在せず、外部から各基準信号を供給しなければならない場合、所望の各基準信号を確保できない可能性もある。特に、入力される受信信号の周波数ｆ１´は、その受信システムの仕様により決まるものであるため、所望の各基準信号の選択の自由度は必ずしも高くはない。
これらの課題に鑑みて、本発明は、従来よりも小面積、低消費電力、かつ低コストの受信システムを提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記問題を解決するために、本発明は、基準信号に基づいて、受信信号を中間周波数に周波数変換する周波数変換器と、前記周波数変換された信号である中間周波数信号に対しチャネル選択するためのＮパスフィルタで構成された帯域制限フィルタと、前記Ｎパスフィルタに供給される動作クロックを生成する分周器と、前記動作クロックに基づいて、前記Ｎパスフィルタに供給される多相クロックを生成する多相クロック生成部と、を有する受信システムであって、前記分周器は、前記周波数変換器に入力される前記基準信号と同一の周波数の信号の入力を受け付け、この入力された信号に基づいて前記動作クロックを生成し、前記受信信号と前記基準信号と前記中間周波数信号と前記動作クロックは、以下の（式１）〜（式３）
ｆ３＝ｆ２−ｆ１又はｆ３＝ｆ１−ｆ２  ・・・（式１）
ｆ２＝ｍ・ｆ３（ｍ：整数）            ・・（式２）
ｆ４＝ｎ・ｆ３（ｎ：ｍ以下の整数）    ・・（式３）
（（式１）〜（式３）において、ｆ１は受信信号の周波数、ｆ２は基準信号の周波数、ｆ３は中間周波数信号の周波数、ｆ４は動作クロックの周波数）
の条件を満たすことを特徴とする。
【００２４】
すなわち、帯域制限フィルタをＮパスフィルタで実現する際に、複数の基準信号を不要とし、一つの基準信号で帯域制限フィルタを実現する。
これにより、従来の受信システムに比べて、小面積、低消費電力、かつ低コストである受信システムが提供できる。
また、前記周波数変換器と前記分周器は、単一の発振器から出力される同一周波数の信号の入力を受け付けるようになっていてもよい。
この構成によれば、従来の受信システムに比べて、小面積、低消費電力、かつ低コストである受信システムが提供できる。
【００２６】
また、前記周波数変換器と、前記帯域制限フィルタと、前記分周器と、前記多相クロック生成部とは、同じＩＣ（Integrated Circuit）チップ上に形成され、前記基準信号は前記ＩＣチップの外部から供給されるようになっていてもよい。
この構成によれば、より小面積、低消費電力、かつ低コストである受信システムが提供できる。
【００２７】
また、前記帯域制限フィルタは多段に設けられていてもよい。
この構成によれば、帯域制限フィルタが多段に設けられている場合であっても、従来の受信システムに比べて、小面積、低消費電力、かつ低コストである受信システムが提供できる。
また、受信システムは、前記帯域制限フィルタの前段にプレフィルタを有していてもよい。
この構成によれば、レプリカＢＰＦを抑圧することが可能である。
【発明の効果】
【００２８】
本発明によれば、帯域制限フィルタをＮパスフィルタで実現する際に、複数の基準信号を不要とし、一つの基準信号で帯域制限フィルタを実現する。
これにより、従来の受信システムに比べて、小面積、低消費電力、かつ低コストである受信システムが提供できる。
【図面の簡単な説明】
【００２９】
【図１】第１の実施形態に係る受信システムの構成例を示すブロック図である。
【図２】第１の実施形態に係る受信システムを構成するブロックのうち信号周波数が変化するブロックのみを抜き出して示した図である。
【図３】第２の実施形態に係る受信システムの構成例を示すブロック図である。
【図４】第３の実施形態に係る受信システムの構成例を示すブロック図である。
【図５】従来の受信システムの構成を示すブロック図である。
【図６】従来の受信システムの構成を示すブロック図である。
【図７】従来の受信システムに用いられるＮパスフィルタの構成の一例を示す図である。
【図８】従来のＮパスフィルタのクロックタイミングの一例を示す図である。
【図９】従来のＮパスフィルタの周波数特性を示す図である。
【図１０】従来のＮパスフィルタの周波数特性を示す図である。
【図１１】従来の受信システムを構成するブロックのうち信号周波数が変化するブロックのみを抜き出して示した図である。
【発明を実施するための形態】
【００３０】
以下、本発明に係る実施の形態について、図面を参照しながら説明する。以下の説明において参照する各図では、他の図と同等部分は同一符号によって示す。
（第１の実施形態）
図１は、本実施形態に係る受信システムの構成例を示すブロック図である。
図１に示される受信システムへ入力される受信信号は、ＲＦフィルタ１３で帯域制限された後、周波数変換器１に入力される。そして、周波数変換器１にて基準信号とミキシングされ、ＩＦ信号に変換される。
【００３１】
変換されたＩＦ信号は可変利得アンプおよび折り返し防止フィルタ２を通り、帯域制限フィルタ３に入力される。この帯域制限フィルタ３の出力は、不要な信号が抑圧されて所望のチャネルのＩＦ信号のみが選択されたものとなる。
帯域制限フィルタ３はＮパスフィルタで構成されており、離散系である。これを動作させるためのクロック信号およびその高調波を除去するため、帯域制限フィルタ３から出力される信号は、スムージングフィルタ６を経由する。そして、ＩＦアンプ（リミッティングアンプ）７で増幅され、最後に検波回路８でベースバンド信号に変換される。
【００３２】
ここで、受信システムに入力される基準信号は周波数変換器１に入力され、これと同じ基準信号が分周器４にも同時に入力される点が、本実施形態に係る受信システムの特徴である。そして、このような構成は、後述するように、各信号の周波数の関係を所定の関係となるように選択することで実現されるものである。
分周器４で分周された信号は、帯域制限フィルタ３と、Ｎパスフィルタ用多相クロック生成部５との双方に供給される。また、Ｎパスフィルタ用多相クロック生成部５で生成された多相クロックは、帯域制限フィルタ３に供給される。なお、帯域制限フィルタ３およびＮパスフィルタ用多相クロック生成部５は、図７〜図１０に示される従来の構成と同様であるので、ここでは説明を省略する。
【００３３】
ここで、破線９で囲まれた各構成はセラミックフィルタを用いていないので、集積化することができる。図２は、図１の受信システムを構成するブロックのうち信号周波数が変化するブロックのみを抜き出したものである。なお、図２においては、周波数に変化のないブロックに関しては表記を省略している。また、検波回路８は信号を復調するブロックであるため、図２では表記を省略している。
【００３４】
受信信号（周波数ｆ１）は、周波数変換器１において基準信号（周波数ｆ２）とミキシングされて帯域通過ＩＦ信号（周波数ｆ３）に変換される。また、基準信号（周波数ｆ２）は分周器４により分周器出力信号（周波数ｆ４）となり、帯域制限フィルタ３に供給される。
また、これと同時に、分周器出力信号（周波数ｆ４）はＮパスフィルタ用多相クロック生成部５にも供給される。Ｎパスフィルタ用多相クロック生成部５ではＮ相クロックが生成され、生成されたＮ相クロックは帯域制限フィルタ３に供給される。なお、このＮ相クロックの周波数もｆ３と同じ周波数になる。
【００３５】
帯域制限フィルタ３に入力された信号（周波数ｆ３）は、帯域制限された信号として出力される。当然のことながら、この帯域制限された信号の周波数はｆ３である。
この時、下記の式１、式２、式３が成り立つように、基準信号の周波数ｆ２、帯域通過ＩＦ信号の周波数ｆ３、分周器出力信号の周波数ｆ４を選択する。
【００３６】
【数２】
0005545875.tif 000002
【００３７】
具体的には、例えば、周波数変換器１の入出力信号の周波数ｆ１、ｆ２との関係から、式１によって周波数ｆ３が決まる。また、周波数ｆ３と式３とによって、帯域制限フィルタ３（Ｎパスフィルタ）のサンプリングクロックの周波数ｆ４が決まる。さらに、周波数ｆ２とｆ３とが式２を満たすように設定されることで、一つのみの基準信号を用いた本実施形態の受信システムが実現可能である。
【００３８】
このように、上記式１〜式３に示される所定の関係となるように各信号の周波数を選択することで、周波数変換器１に入力される基準信号と分周器４に入力される基準信号とが一つになり、基準信号を共通化できるようになる。よって、基準信号を生成する発振器をそれぞれ別々に用意する必要がない。
なお、本実施形態においては、基準信号はＩＣの外部より供給されるようになっているが、ＩＣ内部に単一の発振器が設けられ、この発振器において基準信号が生成されるようになっていてもよい。この場合、複数の発振器をＩＣ内部で用意することもないので、部品コストや消費電力が少なくて済む。
【００３９】
より具体的には、例えば、本実施形態の受信システムの仕様としては、受信信号の周波数ｆ１＝５０．８５ＭＨｚ、基準信号の周波数ｆ２＝５０．４ＭＨｚ、帯域通過ＩＦ信号の周波数ｆ３＝４５０ｋＨｚ、分周器出力信号の周波数ｆ４＝３．６ＭＨｚ、と選択することができる。
また、図１に示されるように、周波数変換器１の前段であってＩＣ（破線９で囲まれる部分）の外部にＲＦフィルタ１３が使用される場合には、所望する通過帯域外の不要な信号はＲＦフィルタ１３で抑圧される。よって、Ｎパスフィルタが帯域制限フィルタ３として使用される場合でも、さらなるＩＣのチップ面積低減や低消費電力化が可能となる。
【００４０】
（第２の実施形態）
図３は、本実施形態に係る受信システムの構成例を示すブロック図である。
基本的な構成は図１に示される構成と同様であるが、帯域制限フィルタを、帯域制限フィルタ３´と帯域制限フィルタ１１の２段に分け、これらの間にもう１段の可変利得アンプ１０を入れている。また、第１の実施形態と同様に、本実施形態においても、式１、式２、式３の条件を満たすように、各信号の周波数を設定する。
このように可変利得アンプと帯域制限フィルタを多段に組むことで、所望する信号周波数以外の不要な信号を抑圧しながら、所望する信号周波数を増幅させることに、より適した受信ＩＦシステムが構築可能となる。
【００４１】
なお、図３においては可変利得アンプが２段であり、帯域制限フィルタが２段となっているが、それぞれの段数はこれだけに限られない。式１〜式３の条件を充足すれば、可変利得アンプと帯域制限フィルタの段数は他の段数であってもよい。
本実施形態に係る受信システムによれば、帯域制限フィルタが多段に設けられている場合であっても、従来の受信システムに比べて、小面積、低消費電力、かつ低コストである受信システムが提供できる。
【００４２】
（第３の実施形態）
図４は、本実施形態に係る受信システムの構成例を示すブロック図である。
図１に示される第１の実施形態に係る受信システムのように、周波数変換器１の前段にＲＦフィルタ１３を使用する場合には、所望する通過帯域外の不要な信号はＲＦフィルタ１３で抑圧される。しかし、本実施形態においては、Ｎパスフィルタ３の前段にプレフィルタ１２が設けられている。これにより、レプリカＢＰＦ（Ｒ−ＢＰＦ）を抑圧することができる。
【符号の説明】
【００４３】
１  周波数変換器
２  可変利得アンプおよび折り返し防止フィルタ
３  帯域制限フィルタ（Ｎパスフィルタ）
４  分周器
５  Ｎパスフィルタ用多相クロック生成部
６  スムージングフィルタ
７  ＩＦアンプ
８  検波回路
１０  可変利得アンプ
１１  帯域制限フィルタ（Ｎパスフィルタ）
１２  プレフィルタ
１３  ＲＦフィルタ
２１  周波数変換器
２２  帯域制限フィルタ
２３  ＩＦアンプ
２４  検波回路
２５  発振器
３１  ＲＦフィルタ
３２  ＲＦアンプ
３３  イメージリジェクションミキサ
３４１  発振器
３４２  発振器
３５  ポリフェーズフィルタ
３６  折り返し防止フィルタ
３７  帯域制限フィルタ（Ｎパスフィルタ）
３８１  分周器
３８２  Ｎパスフィルタ用多層クロック生成部
３９  スムージングフィルタ
４０  ＩＦアンプ
４１  検波回路
５１〜５５、６０〜６４  スイッチ
【図１】
0005545875.tif 000003
【図２】
0005545875.tif 000004
【図３】
0005545875.tif 000005
【図４】
0005545875.tif 000006
【図５】
0005545875.tif 000007
【図６】
0005545875.tif 000008
【図７】
0005545875.tif 000009
【図８】
0005545875.tif 000010
【図９】
0005545875.tif 000011
【図１０】
0005545875.tif 000012
【図１１】
0005545875.tif 000013