(57)【特許請求の範囲】
【請求項１】
半導体装置であって、
第１導電型の半導体基板と、
前記半導体基板表面に選択的に形成された、前記半導体装置の活性領域である第２導電型の第１不純物層と、
前記第１不純物層と隣接して、前記半導体基板表面に選択的に形成され、前記第１不純物層よりも低不純物濃度の、第２導電型の第２不純物領域と、
前記第２不純物領域と隣接して、前記半導体基板表面に選択的に形成され、前記第２不純物領域よりも低不純物濃度の、第２導電型の第３不純物領域と、
前記第２不純物領域と前記第３不純物領域との境界部分の前記半導体基板上に絶縁層を介して形成された、第１フローティングフィールドプレートとを備える、
半導体装置。
【請求項２】
前記第１不純物層に接続され、前記第１不純物層と前記第２不純物領域との境界部分の前記半導体基板上に形成された、フィールドプレートをさらに備え、
前記第１フローティングフィールドプレートは、前記フィールドプレートと平面上離間して形成される、
請求項１に記載の半導体装置。
【請求項３】
前記第２不純物領域は、前記第３不純物領域に包含される、
請求項１または２に記載の半導体装置。
【請求項４】
前記第３不純物領域と隣接して、前記半導体基板表面に選択的に形成され、前記第３不純物領域よりも低不純物濃度の、第２導電型の第４不純物層と、
前記第３不純物領域と前記第４不純物層との境界部分の前記半導体基板上に前記絶縁層を介して形成された、第２フローティングフィールドプレートとをさらに備える、
請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記フィールドプレートと接続され、前記第１フローティングフィールドプレート上に絶縁層を介して／介さずに形成された、半絶縁性のシールド層をさらに備える、
請求項２に記載の半導体装置。
【請求項６】
前記フィールドプレートおよび前記第１フローティングフィールドプレート上に、前記半導体基板・前記第１フローティングフィールドプレート間の前記絶縁層よりも厚い絶縁層を介して形成されたシールド層をさらに備える、
請求項２に記載の半導体装置。
【請求項７】
前記第１フローティングフィールドプレートの端部上に絶縁層を介して形成された、第３フローティングフィールドプレートをさらに備える、
請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記第２不純物領域の表面不純物濃度が３〜６×１０１５ｃｍ−３であり、
前記第３不純物領域の表面不純物濃度が２〜４×１０１５ｃｍ−３である、
請求項１〜７のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に高耐圧性を有する半導体装置に関する。
【背景技術】
【０００２】
半導体装置において、ｐｎ接合の耐圧は、電界集中が生じる注入層周縁部のいずれかにおいて、電界強度が半導体基板の物性で決まる降伏電界強度に達する（すなわち、降伏する）ときの逆方向電圧の絶対値で定義される。
【０００３】
従来の高耐圧半導体装置において、ｎ型半導体基板と高濃度ｐ型注入層（活性領域）から成るｐｎ接合の逆方向耐圧（以後、耐圧と記す）は、高濃度ｐ型注入層の周縁部の円柱型接合に電界が集中することにより制限されていた。そこで、半導体装置の終端部において、高濃度ｐ型注入層の周縁部に隣接して、低濃度ｐ型注入層を形成することにより、高濃度ｐ型注入層の周縁部における電界集中を緩和し、ｐｎ接合の逆耐圧を高めることができる（例えば、特許文献１）。この低濃度ｐ型注入層は一般に、リサーフ（ＲＥＳＵＲＦ：Ｒｅｄｕｃｅｄ  Ｓｕｒｆａｃｅ  Ｆｉｅｌｄ）層、もしくは、ＪＴＥ（Ｊｕｎｃｔｉｏｎ  Ｔｅｒｍｉｎａｔｉｏｎ  Ｅｘｔｅｎｓｉｏｎ）と呼ばれる。
【０００４】
上記の構造においても、電界集中は高濃度ｐ型注入層と低濃度ｐ型注入層の周縁部に発生する。低濃度ｐ型注入層の周縁部に隣接して、さらに低濃度ｐ型注入層（低々濃度ｐ型注入層）を形成することにより、さらにｐｎ接合の耐圧を高めることができる（例えば、特許文献２）。
【０００５】
特許文献１に示される半導体装置では、低濃度ｐ型注入層の注入量を上げることにより、低濃度ｐ型注入層周縁部の電界強度が増加し、高濃度ｐ型注入層周縁部の電界強度が低下する。そして、高濃度ｐ型注入層周縁部と低濃度ｐ型注入層周縁部が同時に降伏するときに、最大の耐圧が得られる。
【０００６】
特許文献２では、低々濃度ｐ型注入層により、低濃度ｐ型注入層周縁部の電界強度が低下する。そのため、特許文献１よりもさらに低濃度ｐ型注入層の注入量を上げて、高濃度ｐ注入層周縁部の電界強度を低下できる。その結果、特許文献２の半導体装置において、高濃度ｐ型注入層周縁部と低濃度ｐ型注入層周縁部が同時に降伏する条件の耐圧は、特許文献１のそれよりも高くなる。そして、特許文献２の半導体装置にあっては、高濃度ｐ型注入層周縁部と低濃度ｐ型注入層周縁部と低々濃度ｐ型注入層周縁部が同時に降伏するときに、最大の耐圧が得られる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−６３２１３号公報
【特許文献２】特許第３９９７５５１号公報
【特許文献３】特開２００８−１８１２５号公報
【非特許文献】
【０００８】
【非特許文献１】Ｒ．  Ｓｔｅｎｇｌ  ａｎｄ  Ｕ．  Ｇｏｓｅｌｅ，“ＶＡＲＩＡＴＩＯＮ  ＯＦ  ＬＡＴＥＲＡＬ  ＤＯＰＩＮＧ  −  Ａ  ＮＥＷ  ＣＯＮＣＥＰＴ  ＴＯ  ＡＶＯＩＤ  ＨＩＧＨ  ＶＯＬＴＡＧＥ  ＢＲＥＡＫＤＯＷＮ  ＯＦ  ＰＬＡＮＡＲ  ＪＵＮＣＴＩＯＮＳ，”  ＩＥＤＭ  ８５，  ｐ．  １５４，  １９８５．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このようなｎ型半導体基板と基板表面に形成された高濃度ｐ型注入層から成るｐｎ接合に、高濃度ｐ型注入層周縁部に隣接する低濃度ｐ型注入層と低々濃度ｐ型注入層を設けた半導体装置では、低濃度ｐ型注入層の注入量を上げることにより、耐圧を高めることができるが、低濃度ｐ型注入層の注入量は、低濃度ｐ型注入層周縁部の降伏により制限されるという問題があった。このため、所望の耐圧を得るために終端部の面積を大きくせざるを得なかった。
【００１０】
この問題を解決するものとして、特許文献３に示すようなフローティングフィールドプレート（ＦＦＰ（Ｆｌｏａｔｉｎｇ  Ｆｉｅｌｄ  Ｐｌａｔｅ））を設ける構造があげられるが、当該文献のフローティングフィールドプレートは、ソース電極側のフィールドプレートとオーバーラップする位置に配置されているため、フローティングフィールドプレートを配置できる箇所はソース電極近傍だけである。したがって、当該文献のフローティングフィールドプレートが基板表面の電界強度に影響を及ぼす範囲はソース電極近傍に限られ、特にｋＶ（キロボルト）オーダの高耐圧性を有する半導体装置のように終端部の幅が広い場合は効果が小さかった。
【００１１】
本発明は、上記のことを鑑み、終端部の面積を変えることなくさらに高い耐圧をもつ、換言すれば耐圧を低下させずに終端部の面積を縮小することが可能である半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様は、半導体装置であって、第１導電型の半導体基板と、前記半導体基板表面に選択的に形成された、前記半導体装置の活性領域である第２導電型の第１不純物層と、前記第１不純物層と隣接して、前記半導体基板表面に選択的に形成され、前記第１不純物層よりも低不純物濃度の、第２導電型の第２不純物領域と、前記第２不純物領域と隣接して、前記半導体基板表面に選択的に形成され、前記第１不純物層よりも低不純物濃度の、第２導電型の第３不純物領域と、前記第２不純物領域と前記第３不純物領域との境界部分の前記半導体基板上に絶縁層を介して形成された、第１フローティングフィールドプレートとを備える。
【発明の効果】
【００１４】
本発明の一態様によれば、半導体装置であって、第１導電型の半導体基板と、前記半導体基板表面に選択的に形成された、前記半導体装置の活性領域である第２導電型の第１不純物層と、前記第１不純物層と隣接して、前記半導体基板表面に選択的に形成され、前記第１不純物層よりも低不純物濃度の、第２導電型の第２不純物領域と、前記第２不純物領域と隣接して、前記半導体基板表面に選択的に形成され、前記第１不純物層よりも低不純物濃度の、第２導電型の第３不純物領域と、前記第２不純物領域と前記第３不純物領域との境界部分の前記半導体基板上に絶縁層を介して形成された、第１フローティングフィールドプレートとを備えることにより、適切に中間電位となった第１フローティングフィールドプレートによって電圧が分担されるので、終端部の面積を変えることなくさらに高い耐圧を実現し、換言すれば耐圧を低下させずに終端部の面積を縮小することが可能となる。また、１ウエハから作製可能なチップ数も増大し、コスト低減が期待できる。
【００１６】
ここで、フィールドプレートと第１フローティングフィールドプレートとが平面上離間する場合の効果を述べる。フィールドプレートと第１フローティングフィールドプレートとが平面上離間しない、すなわち、オーバーラップする構造である場合、通常、フィールドプレートと第１フローティングフィールドプレートとの間の容量結合は、第１フローティングフィールドプレートと基板表面間との容量結合よりも強くなる。そのため、第１フローティングフィールドプレートの電位はフィールドプレートの電位に近くなり、第１フローティングフィールドプレートはフィールドプレートに近い効果を奏することになる。
【００１７】
この場合、第１フローティングフィールドプレートを延伸しすぎると、第１フローティングフィールドプレート先端の下に位置する基板表面において、初めに降伏が生じることになる。つまり、どれだけ第２不純物領域と第３不純物領域の幅が広くても、第１フローティングフィールドプレートを配置できる位置は第１不純物層近傍に限られることになる。つまり、第１フローティングフィールドプレートが基板表面の電界強度に影響を及ぼす範囲は、第１不純物層近傍に限られてしまう。それに対し、フィールドプレートと第１フローティングフィールドプレートが平面上離間する場合、第１フローティングフィールドプレートを配置する位置に制限はない。したがって、第１フローティングフィールドプレートを用いて第１不純物層から離れた箇所の電界強度に影響を及ぼすことができる。そして、第１フローティングフィールドプレートが第２不純物領域と第３不純物領域にオーバーラップするとき、実施の形態で述べるメカニズムにより、耐圧を高める効果を奏する。
【００１８】
ここで最も重要なことは、フィールドプレートと第１フローティングフィールドプレートがオーバーラップする構造である場合、効果が第１不純物層近傍に限られるのに対し、フィールドプレートと第１フローティングフィールドプレートが平面上離間し、第１フローティングフィールドプレートが第２不純物領域と第３不純物領域にオーバーラップする場合は、第１不純物層から離れた第２不純物領域および第３不純物領域に効果を及ぼすことができる点である。
【００１９】
上記の述べた特徴は、ｋＶ（キロボルト）オーダ以上の高耐圧性を有する半導体装置において、幅広の第２不純物領域および第３不純物領域を必要とする場合に、特に顕著に現れる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態１による半導体装置を示す断面図である。
【図２】本発明の効果を説明する模式図である。
【図３】本発明の効果を説明する模式図である。
【図４】本発明の効果を説明する模式図である。
【図５】本発明の実施の形態１のＦＦＰの効果を示す模式図である。
【図６】本発明の実施の形態１の変形例による半導体装置を示す断面図である。
【図７】本発明の実施の形態１に対してデバイスシミュレーションを行った結果を示す図である。
【図８】本発明の実施の形態１の変形例による半導体装置を示す断面図である。
【図９】本発明の実施の形態１の変形例による半導体装置を示す断面図である。
【図１０】本発明の実施の形態２のＦＦＰ周辺の断面を示す模式図である。
【図１１】本発明の実施の形態３による半導体装置を示す断面図である。
【図１２】本発明の実施の形態３による半導体装置を示す断面図である。
【発明を実施するための形態】
【００２１】
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、本発明の実施の形態１による半導体装置の終端部（半導体チップの外周部）を示す断面図である。主接合側が図の左方向、ダイシングライン側が図の右方向である。この終端部は平面図で見ると、主接合とダイシングラインとの間にリング状に配置されるものである。
【００２２】
図１（ａ）に示すように、本発明にかかる半導体装置は、不純物濃度が１０14ｃｍ-3以下のｎ型シリコン半導体基板であるドリフト層１と、ドリフト層１表面に選択的に形成された高濃度ｐ型注入層であり、ドリフト層１とｐｎ接合を形成する半導体装置の活性領域であるベース２（第１不純物層）と、ベース２の周縁部に隣接した低濃度ｐ型注入層で、ドリフト層１表面に選択的に形成された、ベース２よりも低不純物濃度のリサーフ層３（第２不純物領域）と、リサーフ層３の周縁部に隣接したさらなる低濃度のｐ型注入層で、ドリフト層１表面に選択的に形成された、ベース２よりも低不純物濃度のリサーフ層４（第３不純物領域）と、ドリフト層１の下方に形成されたカソード電極７とを備える。
【００２３】
さらに半導体装置は、リサーフ層４とは離間してドリフト層１表面に形成されたチャネルストッパ５と、ベース２上に形成されたアノード電極６と、ベース２に接続され、ベース２とリサーフ層３との境界部分のドリフト層１上に形成されたフィールドプレート９と、チャネルストッパ５上に形成されたフィールドプレート１０と、ドリフト層１上に形成された絶縁層８と、フィールドプレート９と平面上離間し、絶縁層８を介してリサーフ層３とリサーフ層４との境界部分のドリフト層１上に、両者をオーバーラップして形成されたＦＦＰ１１（第１フローティングフィールドプレート）とを備える。
【００２４】
リサーフ層３とリサーフ層４とは、それぞれ別の注入プロセスで形成しても良いし、リサーフ層４を形成する際に、リサーフ層３となる領域にも注入し、後から差分の注入量を注入することにより、リサーフ層３を形成しても良い。そのため、実施の形態１による半導体装置の終端部の断面図は、図１（ｂ）のようにリサーフ層１３がリサーフ層１２を囲む（包含する）形状となっても良い。
【００２５】
電圧は、ベース２上のアノード電極６と、基板裏面のカソード電極７とに印加される。図１に示すように、ベース２と、アノード電極６と、カソード電極７とは、主接合の全面に形成されている。アノード電極６を接地したとき、カソード電極７を正の電圧とすることで、ｐｎ接合に逆方向電圧が印加され、ｐ型注入層であるベース２、リサーフ層３、リサーフ層４と、ｎ型半導体基板であるドリフト層１とのｐｎ接合境界から空乏層が広がる。
【００２６】
ベース２には、絶縁層８を介してリサーフ層３に被さるフィールドプレート９が接続されている。リサーフ層４より外側（図右側のダイシングライン側）には、高濃度ｎ型注入層であるチャネルストッパ５が設けられ、チャネルストッパ５には絶縁層８を介してリサーフ層４に僅かに被さるフィールドプレート１０が接続されている。
【００２７】
ここで、フィールドプレート９はアノード電極６と同電位であり、ｐｎ接合に逆電圧が印加されたときに、基板表面上に正孔を集めて等価的にベース２の曲部の曲率を緩和して電界強度を低減し、また、半導体−絶縁体界面付近の絶縁層８に存在する正の固定電荷により引き寄せられた、基板表面上の電子を打ち消す効果がある。
【００２８】
どちらの効果も、直感的には、基板表面における空乏層の境界を、フィールドプレート９の先端に向けて伸ばすイメージである。チャネルストッパ５とフィールドプレート１０とは、空乏層がダイシングラインにまで到達していないときにカソード電極７とほぼ同電位となり、空乏層の余分な伸びを抑え、チャネルストッパ５へのリーチスルーを防ぐ役割がある。
【００２９】
＜Ａ−２．動作＞
この実施の形態１の動作について、図２、３、４で順を追って説明する。図２、３、４には、半導体装置の終端部の断面図（各図（ａ））と、それぞれに対応する基板表面近傍における電界強度のイメージ図（各図（ｂ））とを示している。実際に電界が集中する箇所（インパクトポイント）は、基板最表面から注入層の深さ付近までのどこかにあるが、ここでは簡単のため、インパクトポイントが基板表面近傍のある深さに並んでいると仮定している。
【００３０】
図２（ａ）は、ベース２に単一濃度のｐ型注入層であるリサーフ層１０４を隣接させた構造である。ここで、インパクトポイントは、ベース２（Ｐ＋）曲部ａ点、リサーフ層１０４（Ｐ−−）端（もしくは、チャネルストッパ５に接続されたフィールドプレート１０の先端の下部）ｂ点、ベース２に接続されたフィールドプレート９の先端の下部ｃ点である。ここで、簡単のために、ｃ点の電界強度は常にａ点のそれよりも低いものとする（このバランスはフィールドプレートの幅を変更することにより調節できるが、ここでは考えない）。
【００３１】
ａ点とｂ点の電界強度のバランスは、リサーフ層１０４の注入量により調節でき、リサーフ層１０４の注入量を上げることでａ点の電界強度は下がり、ｂ点の電界強度は上がる。ここで、降伏時におけるａ点の電界強度とｂ点の電界強度とが、ほぼ等しくなるようにリサーフ層１０４の注入量を調節する（図２（ｂ）の実線グラフ）と、最大の耐圧が得られる。この時のリサーフ層１０４の注入量は、およそ１×１０12ｃｍ-2となる。この最適条件よりもリサーフ層１０４の注入量を上げることで、ａ点の電界強度をさらに下げることができるが、ａ点よりも先にｂ点で降伏が生じ、結果として耐圧は低下する（図２（ｂ）の点線グラフ）。
【００３２】
図３（ａ）のように、図２（ａ）のリサーフ層１０４に対応するリサーフ層４（Ｐ−−）のベース２側に、少しだけ注入量を上げた注入層であるリサーフ層３（Ｐ−）を設ける。この構造では、図２におけるａ点、ｂ点、ｃ点に加えて、リサーフ層３の曲部ｄ点にも電界が集中する。ここで、リサーフ層３の注入量を上げると、ｄ点の電界強度は上がり、ａ点の電界強度は下がるが、ｂ点の電界強度は僅かに上がるだけである。図２（ｂ）で最適条件であったリサーフ層１０４の注入量に対して、リサーフ層３の注入量をやや上げて、リサーフ層４の注入量を僅かに下げれば、図２（ｂ）よりも基板表面の電界の線積分値（近似的には、グラフの囲む面積）を大きくすることができ、より高い耐圧を得ることができる（図３（ｂ）の実線グラフ）。
【００３３】
図３（ａ）の構造によって耐圧を上げられる最も大きな要因は、直感的に言えば、リサーフ層３の注入量を上げることにより、リサーフ層３のフィールドプレート９に覆われていない部分（ｃ点からｄ点の間）の電界強度が底上げされることにある。図３（ａ）の構造では、リサーフ層の注入量の上限は、ｄ点における電界強度により制限される（図３（ｂ）の点線グラフ）。
【００３４】
そこで、図４（ａ）のように、リサーフ層３とリサーフ層４とにオーバーラップするＦＦＰ１１を設けることにより、ｄ点の電界強度ピークを、ＦＦＰ１１の先端の下部であるｅ点およびｆ点に分担させることができる（図４（ｂ））。ここで、ＦＦＰ１１を設置することにより、基板表面の電界の線積分値（基板表面に沿った線積分なので、ＦＦＰ１１により生じる基板表面に対して鉛直方向の電界成分は影響しない）は変化しないが、一点に集中した電界を二点で分担することで、電界強度ピークの高さを下げることができる。
【００３５】
すなわち、ＦＦＰを備えることにより、各リサーフ層にかかる電圧を調節して、リサーフ層３の周縁部の電界を低下させることができる。その結果、さらにリサーフ層３の注入量を上げることができ、さらに耐圧を向上できるといった効果を奏する。
【００３６】
つまり、図３で、印加電圧Ｖｂにおいてｄ点が降伏する注入条件（図３（ｂ）の点線グラフ）において、図４（ａ）のようにＦＦＰ１１を設けることで、印加電圧Ｖｂでの降伏がなくなり、さらに高い電圧まで降伏なしに印加することができる（図４（ｂ）の実線グラフ）。言い換えれば、図４の最適条件におけるリサーフ層３の注入量は図３のそれよりも高く、図４の最適条件における耐圧は図３のそれよりも高い。
【００３７】
ここで、ＦＦＰ１１をｅ点の基板最表面で接続する（つまり、フローティングではなくなる）と、ｆ点の基板最表面で鉛直方向の電界成分が大きくなりすぎて、耐圧は劇的に低下する。つまり、耐圧を上げる効果は、このフィールドプレートがフローティングであるときだけ得られる。
【００３８】
図５は、ＦＦＰ１１の効果を示す模式図である。この図は、リサーフ層３とリサーフ層４の境界近傍において、ＦＦＰ１１を設けない場合（図５（ａ））と、設けた場合（図５（ｂ））とについて、それぞれの場合の電位（図５（ｃ）（ｄ））、電界強度（図５（ｅ）（ｆ））を示している。
【００３９】
ＦＦＰ１１を設けると、ＦＦＰ１１の電位はＦＦＰ１１が覆う基板表面の電位分布で決まるある中間電位となる。ここで図５では、簡単のため、リサーフ層３とリサーフ層４との境界部分で中間電位を取るとしているが、実際には必ずしもそうなるとは限らない。また、電界強度も実際は左右対称形ではない。
【００４０】
よって、ＦＦＰ１１と基板表面との間に電位差が生じ、基板表面にキャリア分布の変調が生じる（図５（ｂ））。ＦＦＰ１１先端の下部に当たる基板表面のうち、リサーフ層３側には固定された電子（反転層）が、リサーフ層４側には固定されたホールが生じる。また、電気的中性を保つために、それらの固定されたキャリアの分だけ、リサーフ層３、リサーフ層４それぞれに、逆符号の電荷が溜まる（図５（ｂ））。
【００４１】
その結果、図５（ｄ）（ｆ）の実線グラフに示すように、リサーフ層３とリサーフ層４との境界の電界強度ピークが消失し、代わりにＦＦＰ１１の先端の下部に電界強度ピークが発生する。当然、ＦＦＰ１１を設けない場合には、依然として電界強度ピークが存在する（図５（ｃ）（ｅ））。
【００４２】
ＦＦＰ１１のリサーフ層３およびリサーフ層４に対するオーバーラップ量を適切に設定することにより、ＦＦＰ１１の両先端の下部の電界強度を、ＦＦＰ１１を設けないときの電界強度よりも低くすることができる。ただし、基板表面の電界は、ＦＦＰ１１と基板表面との間の電界成分（主に、基板表面に対して鉛直方向の電界成分）を少なからず持つため、ＦＦＰ１１の幅を大きくしすぎる（ＦＦＰ１１と対向する基板表面との電位差が大きくなりすぎる）と、ＦＦＰ１１の先端の下部における降伏のため、耐圧が低下する。
【００４３】
ところで、終端部にリサーフ層をもつ半導体装置において、耐圧を上げる最も簡単な方法は、リサーフ層の幅を大きくすることである。しかし、それでは、終端部の面積が大きくなり、半導体装置の面積も大きくなってしまう。リサーフ層の幅（ひいては、終端部および半導体装置の面積）を変えずに、耐圧を向上できることは、本発明の大きな特徴の一つである。また、逆に言えば、本発明を用いれば、ある耐圧を満たすために必要なリサーフ層の幅を小さくすることができ、半導体装置の面積を縮小することができるので、１ウエハから製造できるチップの数を増大させることができる。
【００４４】
本発明では、ソース電極側の電位の強く影響を受けることなく、ＦＦＰが適切な中間電位を有し、半導体装置の耐圧を向上させることができる。
【００４５】
なお、実施の形態１の半導体装置を構成する全ての要素のキャリアの符号を逆にしても、同様の効果が得られる。
【００４６】
また、実施の形態１では、複数のリサーフ層の幅が近しく描かれているが、リサーフ層の幅はそれぞれ異なっていても良い。また、複数のリサーフ層の深さは同一である必要はないし、ベース２に隣接するリサーフ層の深さはベース２に対して浅くても良い。
【００４７】
また、半導体基板は、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）など、どのような半導体材料で製造されても良い。
【００４８】
また、実施の形態１では半導体装置としてダイオードを例にしているが、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、サイリスタなど、終端部に円柱接合型のｐｎ接合をもつものであれば、どのような半導体装置に適用されても良い。
【００４９】
なお、実施の形態１において、フィールドプレート９がなくてもベース２の周縁部の電界強度を十分に抑制できる場合は、フィールドプレート９を省略できる場合がある。
【００５０】
例えば、図４において、降伏時のｂ点、ｅ点、ｆ点の電界強度がａ点、ｃ点の電界強度に比べて十分に高い場合は、フィールドプレート９を省略しても耐圧は大きく変化しない。
【００５１】
また、ベース２の円柱接合の曲率を緩和するような非特許文献１の注入方法（ＶＬＤ（Ｖａｒｉａｔｉｏｎ  ｏｆ  Ｌａｔｅｒａｌ  Ｄｏｐｉｎｇ））を使用しても、ベース２の周縁部の電界強度を抑制することができ、フィールドプレート９を省略できる場合がある。
【００５２】
＜Ａ−３．変形例１＞
図６は、本発明の変形例１を示す断面図である。図６では、図１と同一の部分には同一の参照符号を付し、その詳細な説明は省略する。図１に示した構造ではリサーフ層３とリサーフ層４、リサーフ層１２とリサーフ層１３はそれぞれ隣接して形成されていたが、図６に示すように、リサーフ層１００（第２不純物領域）とリサーフ層１０１（第３不純物領域）とが離間しつつ隣り合っていても良い。なお、フィールドプレート９と平面上離間し、リサーフ層１００とリサーフ層１０１との隙間部分のドリフト層１上に絶縁層８を介して形成されたＦＦＰ１１（第１フローティングフィールドプレート）の、リサーフ層１００に対するオーバーラップ量は、リサーフ層１０１に対するそれよりも大きくなっている。
【００５３】
図７は、不純物濃度１０14ｃｍ-3以下のｎ型シリコン半導体基板に対してデバイスシミュレーションを行った結果である。ここで、リサーフ層およびリサーフ層の幅はそれぞれ２９０μｍ、注入深さ（接合深さ）は６μｍである。
【００５４】
図７に示すように、隣接したリサーフ層の表面濃度を様々に変更した、ＦＦＰを設けない場合に比べて、ＦＦＰ１１を設けた場合（表面濃度６×１０15ｃｍ-3、２×１０15ｃｍ-3）には、静耐圧が向上している（３９０１Ｖ）ことがわかる。また、離間しつつ隣り合ったリサーフ層（離間距離３０μｍ）の、ＦＦＰを設けない場合に比べて、ＦＦＰ１１を設けた場合には、静耐圧が向上している（３７６３Ｖ）ことがわかる。
【００５５】
＜Ａ−４．変形例２＞
図１、図６に示した半導体装置の構造では、注入量の異なるリサーフ層は２つであったが、注入量の異なるリサーフ層をさらに増やしても良い。図８は、本発明の変形例２を示す断面図であり、注入量の異なるリサーフ層が３つある。
【００５６】
図８（ａ）においては、リサーフ層４と隣接して、ドリフト層１表面に選択的に形成され、ベース２よりも低不純物濃度の、リサーフ層１６（第４不純物層）と、リサーフ層４とリサーフ層１６との境界部分のドリフト層１上に絶縁層８を介して形成された、ＦＦＰ１８（第２フローティングフィールドプレート）をさらに備える。
【００５７】
図８（ｂ）においては、リサーフ層１０１と離間しつつ隣り合って、ドリフト層１表面に選択的に形成され、ベース２よりも低不純物濃度の、リサーフ層２１（第４不純物層）と、リサーフ層１０１とリサーフ層２１との隙間部分のドリフト層１上に絶縁層８を介して形成された、ＦＦＰ１８（第２フローティングフィールドプレート）をさらに備える。なお、図８では、図１と同一の部分には同一の参照符号を付して、その詳細な説明を省略する。
【００５８】
図８（ａ）において、隣接するリサーフ層３、４、１６は、ベース２から遠ざかる順に注入量が少なくなり、ＦＦＰ１７、１８が注入量の異なるリサーフ層に絶縁層８を介してオーバーラップする。
【００５９】
また、図８（ｂ）において、離間しつつ隣り合ったリサーフ層１００、１０１、２１は、ベース２から遠ざかる順に注入量が少なくなり、ＦＦＰ１７、１８が注入量の異なるリサーフ層に絶縁層８を介してオーバーラップする。
【００６０】
このように注入量を段階的に低減する方が、最適条件においては実施の形態１よりも高い耐圧が得られる。また、リサーフ層の周縁部のうち、電界強度が比較的低い箇所があれば、その部分にはＦＦＰ１７、１８を設けなくても良い。例えば、図８（ａ）のリサーフ層４の周縁部の電界強度が比較的弱ければ、ＦＦＰ１８は設けなくても良い。
【００６１】
＜Ａ−５．変形例３＞
ＦＦＰ１１はフローティングなので、図９に示すように、外部電荷により素子表面が帯電しないようにしておいた方が、信頼性が向上する。ドリフト層１とＦＦＰ１１の間隔（ｄ１）より十分大きな間隔をＦＦＰ１１上部（ｄ２）に隔ててシールド層１０３を設ける。
【００６２】
シールド層１０３は、モジュールのパッケージ、ＭＯＳＦＥＴのアルミ配線等の金属配線、半絶縁性窒化珪素膜およびＳＩＰＯＳ（Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ  Ｐｏｌｙ−ｃｒｙｓｔａｌｌｉｎｅ  Ｓｉｌｉｃｏｎ）等の半絶縁性膜のいずれであってもよい。
【００６３】
なお、リサーフ層が離間しつつ隣り合って形成されている場合でも、同様の効果がある。
【００６４】
＜Ａ−６．効果＞
本発明にかかる実施の形態１によれば、半導体装置であって、第１導電型の半導体基板としてのドリフト層１と、ドリフト層１表面に選択的に形成された、半導体装置の活性領域である第２導電型の第１不純物層としてのベース２と、ベース２と隣接して、ドリフト層１表面に選択的に形成され、ベース２よりも低不純物濃度の、第２導電型の第２不純物領域であるリサーフ層３、１２と、リサーフ層３、１２と隣接して、ドリフト層１表面に選択的に形成され、リサーフ層３、１２よりも低不純物濃度の、第２導電型の第３不純物領域であるリサーフ層４、１３と、ベース２に接続され、ベース２とリサーフ層３、１２との境界部分のドリフト層１上に形成された、フィールドプレート９と、フィールドプレート９と平面上離間し、リサーフ層３、１２とリサーフ層４、１３との境界部分のドリフト層１上に絶縁層８を介して形成された、第１フローティングフィールドプレートであるＦＦＰ１１とを備えることで、適切に中間電位となったＦＦＰ１１によって電圧が分担されるので、終端部の面積を変えることなくさらに高い耐圧を実現し、換言すれば耐圧を低下させずに終端部の面積を縮小することが可能となる。また、１ウエハから作製可能なチップ数も増大し、コスト低減が期待できる。
【００６５】
また、本発明にかかる実施の形態１によれば、半導体装置において、第２不純物領域としてのリサーフ層１２は、第３不純物領域としてのリサーフ層１３に包含されることで、適切に中間電位となったＦＦＰ１１によって電圧が分担され、高耐圧の半導体装置を得ることができる。
【００６６】
また、本発明にかかる実施の形態１によれば、半導体装置において、第３不純物領域としてのリサーフ層４と隣接して、ドリフト層１表面に選択的に形成され、第３不純物領域としてのリサーフ層４よりも低不純物濃度の、第２導電型の第４不純物層としてのリサーフ層１６と、リサーフ層４とリサーフ層１６との境界部分のドリフト層１上に絶縁層８を介して形成された、第２フローティングフィールドプレートとしてのＦＦＰ１８とをさらに備えることで、さらに高耐圧の半導体装置を得ることができる。
【００６７】
また、本発明にかかる実施の形態１によれば、半導体装置であって、第１導電型の半導体基板としてのドリフト層１と、ドリフト層１表面に選択的に形成された、半導体装置の活性領域である第２導電型の第１不純物層としてのベース２と、ベース２と隣接して、ドリフト層１表面に選択的に形成され、ベース２よりも低不純物濃度の、第２導電型の第２不純物領域であるリサーフ層１００と、リサーフ層１００と離間しつつ隣り合って、ドリフト層１表面に選択的に形成され、リサーフ層１００よりも低不純物濃度の、第２導電型の第３不純物領域としてのリサーフ層１０１と、ベース２に接続され、ベース２とリサーフ層１００との境界部分のドリフト層１上に形成された、フィールドプレート９と、フィールドプレート９と平面上離間し、リサーフ層１００とリサーフ層１０１との隙間部分のドリフト層１上に絶縁層８を介して形成された、第１フローティングフィールドプレートとしてのＦＦＰ１１とを備えることで、適切に中間電位となったＦＦＰ１１によって電圧が分担されるので、終端部の面積を変えることなくさらに高い耐圧を実現し、換言すれば耐圧を低下させずに終端部の面積を縮小することが可能となる。また、１ウエハから作製可能なチップ数も増大し、コスト低減が期待できる。
【００６８】
また、本発明にかかる実施の形態１によれば、半導体装置において、第３不純物領域としてのリサーフ層１０１と離間しつつ隣り合って、ドリフト層１表面に選択的に形成され、第３不純物領域であるリサーフ層１０１よりも低不純物濃度の、第２導電型の第４不純物層であるリサーフ層２１と、第３不純物領域であるリサーフ層１０１とリサーフ層２１との隙間部分のドリフト層１上に絶縁層８を介して形成された、第２フローティングフィールドプレートとしてのＦＦＰ１８とをさらに備えることで、さらに高耐圧の半導体装置を得ることができる。
【００６９】
また、本発明にかかる実施の形態１によれば、半導体装置において、フィールドプレート９およびフローティングフィールドプレート１１上に、ドリフト層１・フローティングフィールドプレート間の絶縁層８よりも厚い絶縁層８を介して形成されたシールド層１０３をさらに備えることで、シールド層１０３によって外部電荷により素子表面が帯電せず、信頼性が向上する。
【００７０】
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
図１０は、本発明の半導体装置の、ＦＦＰ１１が備えられる周辺の断面図である。図１０（ａ）では、ＦＦＰ１１よりも上層のメタル配線を用いて、リサーフ層３（Ｐ−）とＦＦＰ１１端部との両方に、絶縁層８（図示せず）を介してオーバーラップするＦＦＰ３２（第３フローティングフィールドプレート）を設けている。
【００７１】
ＦＦＰ３２の役割は、リサーフ層３側のＦＦＰ１１先端の下部（ｅ点）における電界強度を、ＦＦＰ３２の先端の下部（ｇ点）に分担させることである。このようにＦＦＰ３２を備えることで、さらに耐圧を向上させることができる。ＦＦＰ３２は、ＦＦＰ１１と絶縁層８を介して容量結合しており、ＦＦＰ１１とＦＦＰ３２とのオーバーラップ量を調節することで、電位および電界強度の調節が可能である。なお、最終的なＦＦＰ１１とＦＦＰ３２の電位は、ＦＦＰ１１、ＦＦＰ３２および基板表面の三者間の容量結合により決定される。
【００７２】
また、図１０（ｂ）のように、さらに、リサーフ層４（Ｐ−−）とＦＦＰ１１端部との両方に、絶縁層８を介してオーバーラップするＦＦＰ３３を設けても良い。この場合、リサーフ層４側のＦＦＰ１１の先端の下部（ｆ点）における電界強度が、ＦＦＰ３３の先端の下部（ｈ点）に分担される。このようにＦＦＰ３３を備えることで、さらに耐圧を向上させることができる。
【００７３】
また、図１０（ｃ）のように、配線３４、３５をビアホール３６で接続し、ＦＦＰ４５としても良い。ここで、ＦＦＰ１１とＦＦＰ４５との間の容量値は、ＦＦＰ１１と配線３４のオーバーラップ量で調節できる。この形状の利点は、２層のメタル配線層を用いて（配線３７、３８をビアホール３９で接続した）ＦＦＰ４６を形成するように、ＦＦＰの数を増やせることである。つまり、ＦＦＰの数に制限がなくなる。
【００７４】
また、ＦＦＰ１１のリサーフ４側にＦＦＰ４７、ＦＦＰ４８を設けても良い。ここで、ＦＦＰ４７は、配線４０と配線４１とをビアホール４２で接続して形成しているが、ＦＦＰ４８のように、配線４３と配線４４とをビアホールで接続しないことで、ＦＦＰ４７と配線４４との間の容量結合を弱めることもできる。
【００７５】
なお、図１０の形状は一例であって、図１０（ａ）（ｂ）（ｃ）に示した形状を組み合わせても良い。また、図１０では２つのメタル配線層を用いているが、３つ以上の配線層を用いて、相互に容量結合する複数のＦＦＰを有する形状にしても良い。
【００７６】
ここで、図１０のように、ＦＦＰ１１に対しさらに複数のＦＦＰを設ける場合、ＦＦＰの先端の下部の電界強度だけでなく、他のインパクトポイントの電界強度も影響を受ける。そのため、実施の形態２を用いることで、必ずしも、実施の形態１より高い耐圧が得られるというわけではない。実施の形態１よりも高い耐圧が得るには、全てのリサーフ層の注入量と、ＦＦＰとリサーフ層とのオーバーラップ量、ＦＦＰ間のオーバーラップ量を最適化する必要がある。
【００７７】
なお、リサーフ層が離間しつつ隣り合って形成されている場合でも、同様の効果がある。
【００７８】
＜Ｂ−２．効果＞
本発明にかかる実施の形態２によれば、半導体装置において、第１フローティングフィールドプレートとしてのＦＦＰ１１の端部上に絶縁層８を介して形成された、第３フローティングフィールドプレートとしてのＦＦＰ３２、３３をさらに備えることで、電界強度を分担させ、さらに耐圧を向上させることができる。
【００７９】
＜Ｃ．実施の形態３＞
＜Ｃ−１．構成＞
図１１は、本発明の実施の形態３による半導体装置の終端部を示す断面図である。フィールドプレート９、１０、およびＦＦＰ１１は、半絶縁性膜であるシールド層５１によって接続される。シールド層５１は、ＦＦＰ１１上に絶縁層８を介さずに形成される。ここでシールド層５１は、半導体基板であるドリフト層１よりも遥かに高い抵抗率を有し（半絶縁性膜であるシールド層５１のシート抵抗は、例えば１０18Ω／□オーダーである。）、外部電荷に対するシールドとして働く。ＦＦＰ１１は、シールド層５１の有限抵抗を介してフィールドプレート９、１０に接続されるため、正確にはフローティング電位ではなくなる。しかし、シールド層５１の抵抗と、ＦＦＰ１１と基板表面との間の容量で決まる時定数が電圧変化の周期に対して十分大きい場合、ＦＦＰ１１の電位は固定されず、フローティングとみなすことができる。
【００８０】
また、図１２（ａ）のＦＦＰ１１、図１２（ｂ）のＦＦＰ５４のように、半絶縁性膜であるシールド層５２、５３に接続しないように備えても良い。すなわち、シールド層５２、５３は、フィールドプレート９、１０に接続され、ＦＦＰ１１、５４上に絶縁層８を介して形成され、この場合、ＦＦＰ１１、５４は完全にフローティングである。図１２（ａ）はフィールドプレート９、１０とＦＦＰ１１が同一配線層で形成される場合を示しており、図１２（ｂ）はＦＦＰ５４がフィールドプレート９、１０を形成する配線層と基板の間に存在する配線層で形成される場合を示している。
【００８１】
なお、リサーフ層が離間しつつ隣り合って形成されている場合でも、同様の効果がある。
【００８２】
＜Ｃ−２．効果＞
本発明にかかる実施の形態３によれば、半導体装置において、フィールドプレート９、１０と接続され、第１フローティングフィールドプレートであるＦＦＰ１１、５４上に絶縁層８を介して／介さずに形成された、半絶縁性のシールド層５１、５２、５３をさらに備えることで、シールド層５１、５２、５３が外部電荷に対するシールドとして働き、信頼性が向上する。
【符号の説明】
【００８３】
１  ドリフト層、２  ベース、３，４，１２，１３，１６，２１，１００，１０１，１０４  リサーフ層、５  チャネルストッパ、６  アノード電極、７  カソード電極、８  絶縁層、９，１０  フィールドプレート、１１，１７，１８，３２，３３，４５，４６，４７，４８，５４  ＦＦＰ、３４，３５，３７，３８，４０，４１，４３，４４  配線、３６，３９，４２  ビアホール、５１，５２，５３，１０３  シールド層。
【図１】
0005517688.tif 000002
【図２】
0005517688.tif 000003
【図３】
0005517688.tif 000004
【図４】
0005517688.tif 000005
【図５】
0005517688.tif 000006
【図６】
0005517688.tif 000007
【図７】
0005517688.tif 000008
【図８】
0005517688.tif 000009
【図９】
0005517688.tif 000010
【図１０】
0005517688.tif 000011
【図１１】
0005517688.tif 000012
【図１２】
0005517688.tif 000013