(57)【特許請求の範囲】
【請求項１】
第１の画素と、第２の画素と、配線と、を有し、
前記第１の画素は、第１の発光素子と、第１のトランジスタと、第１の容量素子と、を有し、
前記第２の画素は、第２の発光素子、第２のトランジスタと、第２の容量素子と、を有し、
前記配線は、前記第１の発光素子に電流を供給する機能と、前記第２の発光素子に電流を供給する機能と、を有し、
前記第１のトランジスタは、前記配線と前記第１の発光素子との間に電気的に接続され、
前記第１の容量素子は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタは、前記配線と前記第２の発光素子との間に電気的に接続され、
前記第２の容量素子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１の容量素子は、前記配線と重なる領域を有するように設けられ、
前記第２の容量素子は、前記配線と重なる領域を有するように設けられ、
前記第１の発光素子の発光面積は、前記第２の発光素子の発光面積よりも小さく、
前記第１の容量素子が前記配線と重なる領域の面積は、前記第２の容量素子が前記配線と重なる領域の面積よりも小さい表示装置であって、
第１の半導体層と、第２の半導体層と、第１の導電層と、第２の導電層と、を有し、
前記第１の半導体層は、前記第１のトランジスタのチャネルが形成される領域と、前記第１の容量素子の一対の電極のうちの一方として機能することができる領域と、を有し、
前記第２の半導体層は、前記第２のトランジスタのチャネルが形成される領域と、前記第２の容量素子の一対の電極のうちの一方として機能することができる領域と、を有し、
前記第１の導電層は、前記第１のトランジスタのゲートとして機能することができる領域と、前記第１の容量素子の一対の電極のうちの他方として機能することができる領域と、を有し、
前記第２の導電層は、前記第２のトランジスタのゲートとして機能することができる領域と、前記第２の容量素子の一対の電極のうちの他方として機能することができる領域と、を有し、
前記第１の半導体層、前記第２の半導体層、前記第１の導電層、及び前記第２の導電層は、前記配線の下方に設けられ、
前記第１の半導体層は、金属酸化物半導体を含み、
前記第２の半導体層は、前記金属酸化物半導体を含み、
前記第１の容量素子の一対の電極のうちの一方として機能することができる領域の幅は、前記前記第１の容量素子の一対の電極のうちの他方として機能することができる領域の幅よりも広く、
前記第２の容量素子の一対の電極のうちの一方として機能することができる領域の幅は、前記前記第２の容量素子の一対の電極のうちの他方として機能することができる領域の幅よりも広いことを特徴とする表示装置。
【請求項２】
請求項１において、
前記配線が延びた方向における前記第１の発光素子の幅は、前記配線が延びた方向における前記第２の発光素子の幅よりも小さいことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置及びその駆動方法に関し、特に面積階調方式を適用した表示装置及びそ
の駆動方法に関する。
【背景技術】
【０００２】
近年、画素を発光ダイオード（ＬＥＤ）などの発光素子で形成した、いわゆる自発光型の
表示装置が注目を浴びている。このような自発光型の表示装置に用いられる発光素子とし
ては、有機発光ダイオード（ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ
Ｄｉｏｄｅ）、有機ＥＬ素子、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍｉ
ｎｅｓｃｅｎｃｅ：ＥＬ）素子などとも言う）が注目を集めており、ＥＬディスプレイな
どに用いられるようになってきている。ＯＬＥＤなどの発光素子は自発光型であるため、
液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い等
の利点がある。また発光素子の輝度は、発光素子を流れる電流値によって制御される。
【０００３】
このような表示装置の発光階調を制御する駆動方式として、デジタル階調方式とアナログ
階調方式とがある。デジタル階調方式はデジタル制御で発光素子をオンオフさせ、階調を
表現している。一方、アナログ階調方式には、発光素子の発光強度をアナログ制御する方
式と発光素子の発光時間をアナログ制御する方式がある。
【０００４】
デジタル階調方式の場合、発光・非発光の２状態しかないため、このままでは、２階調し
か表現できない。そこで、別の手法を組み合わせて、多階調化を図ることが行われている
。多階調化のための手法としては、面積階調方式や時間階調方式を用いられることが多い
。
【０００５】
面積階調方式とは、点灯している部分の面積を制御して、階調を表現する方法である。つ
まり、１つの画素を複数のサブ画素に分割し、点灯しているサブ画素の数や面積を制御し
て、階調を表現している（例えば、特許文献１、特許文献２参照）。面積階調方式の欠点
としては、サブ画素の数を多くすることができないため、高解像度化や多階調化が難しい
ことが挙げられる。
【０００６】
また、時間階調方式とは、発光している期間の長さや、発光した回数を制御して、階調を
表現する方法である。つまり、１フレームを複数のサブフレームに分割し、各サブフレー
ムに、発光回数や発光時間などの重み付けを行い、重み付けの総量（発光回数の総和や、
発光時間の総和）を階調ごとに差を付けることによって、階調を表現している。このよう
な時間階調方式を用いると、擬似輪郭（または偽輪郭）などと呼ばれる表示不良を起こす
ことが知られており、その対策が検討されている（例えば、特許文献３乃至特許文献９参
照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−７３１５８号公報
【特許文献２】特開２００１−１２５５２６号公報
【特許文献３】特許第２９０３９８４号公報
【特許文献４】特許第３０７５３３５号公報
【特許文献５】特許第２６３９３１１号公報
【特許文献６】特許番号３３２２８０９号公報
【特許文献７】特開平１０−３０７５６１号公報
【特許文献８】特許第３５８５３６９号公報
【特許文献９】特許第３４８９８８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来より、さまざまな擬似輪郭を低減する方法が提案されているが、擬似輪郭低減の効果
はまだ十分ではなく、さらに改善することが要求されていた。
【０００９】
例えば、特許文献４における中間調表示方法に従い、ある二つの画素に着目すると、疑似
輪郭を必ずしも防止できないことがわかる。具体的な一例として、画素Ａでは階調数１２
７を表現し、その隣の画素Ｂでは階調数１２８を表現するとする。その場合の、各サブフ
レームにおける点灯・非点灯の状態を、図６４に示す。例えば、視線が動かずに、ずっと
画素Ａのみ、若しくは画素Ｂのみを見ていた場合を図６４（Ａ）に示す。この場合は擬似
輪郭が生じない。なぜなら、視線が通っていった場所の明るさについて和を取ったもので
、目が明るさを感じる。よって、画素Ａでは、階調数が１２７（＝１＋２＋４＋８＋１６
＋３２＋３２＋３２）であると感じ、画素Ｂでは、階調数が１２８（＝３２＋３２＋３２
＋３２）であると感じる。すなわち、正しい階調を目が感じていることになる。
【００１０】
一方、視線が、画素Ａから画素Ｂへ、もしくは、画素Ｂから画素Ａに移った場合を図６４
（Ｂ）に示す。この場合、視線の動き方によって、あるときは階調数が９６（＝３２＋３
２＋３２）と感じ、あるときは、階調数が１５９（＝１＋２＋４＋８＋１６＋３２＋３２
＋３２＋３２）と感じてしまう。本来は、階調数が１２７と１２８に見えるべきであるの
に、階調数が９６や１５９に見えてしまい、擬似輪郭が発生してしまう。
【００１１】
図６４では、８ビット階調（２５６階調）の場合について示した。次に、図６５では、４
ビット階調（１６階調）の場合を示す。ここでも同様に、視線の動き方によって、あると
きは、階調数が４（＝４）と感じ、あるときは、階調数が１１（＝１＋２＋４＋４）と感
じてしまう。本来は、階調数が７と８に見えるべきであるのに、階調数が４や１１に見え
てしまい、擬似輪郭が発生してしまう。
【００１２】
本発明はこのような問題点に鑑み、多階調表示が可能であると同時に、少ないサブフレー
ム数で構成され、擬似輪郭を低減できる表示装置、およびそれを用いた駆動方法を提供す
ることを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一は、発光素子が設けられたｍ個（ｍはｍ≧２の整数）のサブ画素を含む複数の
画素を有し、前記ｍ個のサブ画素の面積比を２０：２１：２２：・・・・：２ｍ−３：２
ｍ−２：２ｍ−１とし、前記ｍ個のサブ画素のそれぞれにおいて、１フレームをｎ個（ｎ
はｎ≧２の整数）のサブフレームに分割し、前記ｎ個のサブフレームの点灯期間の長さの
比を２０：２ｍ：２２ｍ：・・・・：２（ｎ−３）ｍ：２（ｎ−２）ｍ：２（ｎ−１）ｍ
とし、前記ｎ個のサブフレームのそれぞれにおいて、前記ｍ個のサブ画素が点灯状態にあ
るサブフレームの点灯期間の総和を制御することにより、前記画素の階調を表現すること
を特徴とする表示装置の駆動方法及び表示装置である。
【００１４】
ここで、ｎ個のサブフレームのうち少なくとも１個のサブフレームを、そのサブフレーム
が有する点灯期間の半分の長さの点灯期間を有する２個のサブフレームにさらに分割する
ことも選択できる。また、点灯期間をさらに分割するサブフレームが、ｎ個のサブフレー
ムのうち最長の点灯期間を有するサブフレームであっても良い。ｎ個のサブフレームが、
点灯期間の昇順もしくは降順に配置されていても良い。
【００１５】
本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶
シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基
板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポ
ーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、ＺｎＯ、
ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓなどの化合物半導体を有するトランジスタ、そ
の他のトランジスタを適用することができる。また、トランジスタが配置されている基板
の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板などに配
置することが出来る。
【００１６】
本明細書において、接続されているとは、電気的に接続されていることと同義である。し
たがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接
続を可能とする他の素子（例えば、別の素子やスイッチなど）が配置されていてもよい。
【００１７】
なお、本発明に示すスイッチは、様々な形態のものを用いることができ、一例として、電
気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであ
ればよく、特定のものに限定されず、様々なものを用いることができる。例えば、トラン
ジスタでもよいし、ダイオード（ＰＮダイオード、ＰＩＮダイオード、ショットキーダイ
オード、ダイオード接続のトランジスタなど）でもよいし、それらを組み合わせた論理回
路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、
単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない
。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジス
タを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設け
ているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させ
るトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近
い状態で動作する場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側電源（
Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型を用いることが望ましい。なぜな
ら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいか
らである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチに
してもよい。ＣＭＯＳ型のスイッチにすると、スイッチを介して出力する電圧（つまりス
イッチへの入力電圧）が、出力電圧に対して、高かったり、低かったりして、状況が変化
する場合においても、スイッチを適切に動作させることが出来る。
【００１８】
なお、本発明において、半導体装置とは半導体素子（トランジスタやダイオードなど）を
含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般で
もよい。また、表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のこと
を言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの
画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フ
レキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられ
たものも含んでもよい。
【００１９】
なお、本明細書中において、ゲートとは、ゲート電極とゲート配線（ゲート線またはゲー
ト信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電
極とは、チャネル領域やＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域などを
形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを
言う。ゲート配線とは、各画素のゲート電極の間を接続したり、ゲート電極と別の配線と
を接続したりするための配線のことを言う。
【００２０】
ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分も存在する
。そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり
、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延
伸して配置されているゲート配線とオーバーラップしてチャネル領域がある場合、その領
域はゲート配線として機能しているが、ゲート電極としても機能していることになる。よ
って、そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
【００２１】
また、ゲート電極と同じ材料で形成され、ゲート電極とつながっている領域も、ゲート電
極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線とつながって
いる領域も、ゲート配線と呼んでも良い。このような領域は、厳密な意味では、チャネル
領域とオーバーラップしていなかったり、別のゲート電極と接続させる機能を有してなか
ったりする場合がある。しかし、製造マージンなどの関係で、ゲート電極やゲート配線と
同じ材料で形成され、ゲート電極やゲート配線とつながっている領域がある。よって、そ
のような領域もゲート電極やゲート配線と呼んでも良い。
【００２２】
また、例えば、マルチゲートのトランジスタにおいて、１つのトランジスタのゲート電極
と、別のトランジスタのゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接
続される場合が多い。そのような領域は、ゲート電極とゲート電極とを接続させるための
領域であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを１つのト
ランジスタであると見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲー
ト電極やゲート配線と同じ材料で形成され、それらとつながって配置されているものは、
ゲート電極やゲート配線と呼んでも良い。また、例えば、ゲート電極とゲート配線とを接
続してさせている部分の導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも
良い。
【００２３】
なお、ゲート端子とは、ゲート電極の領域や、ゲート電極と電気的に接続されている領域
について、その一部分のことを言う。
【００２４】
なお、ソースとは、ソース領域とソース電極とソース配線（ソース線またはソース信号線
等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、
Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）が多く含まれる半
導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純物が含まれる領域、いわ
ゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域は、ソース領域には含ま
れない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接
続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域
も含んでソース電極と呼ぶこともある。ソース配線とは、各画素のソース電極の間を接続
したり、ソース電極と別の配線とを接続したりするための配線のことを言う。
【００２５】
しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分も存
在する。そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。
つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例え
ば、延伸して配置されているソース配線とオーバーラップしてソース領域がある場合、そ
の領域はソース配線として機能しているが、ソース電極としても機能していることになる
。よって、そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い
。
【００２６】
また、ソース電極と同じ材料で形成され、ソース電極とつながっている領域や、ソース電
極とソース電極とを接続する部分も、ソース電極と呼んでも良い。また、ソース領域とオ
ーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材
料で形成され、ソース配線とつながっている領域も、ソース配線と呼んでも良い。このよ
うな領域は、厳密な意味では、別のソース電極と接続させる機能を有していたりすること
がない場合がある。しかし、製造マージンなどの関係で、ソース電極やソース配線と同じ
材料で形成され、ソース電極やソース配線とつながっている領域がある。よって、そのよ
うな領域もソース電極やソース配線と呼んでも良い。
【００２７】
また、例えば、ソース電極とソース配線とを接続してさせている部分の導電膜も、ソース
電極と呼んでも良いし、ソース配線と呼んでも良い。
【００２８】
なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続
されている領域について、その一部分のことを言う。
【００２９】
なお、ドレインについては、ソースと同様である。
【００３０】
なお、トランジスタはその構造上、ソースとドレインの区別が困難である。さらに、回路
の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中では、
ソースとドレインは特に特定せず、第１の電極、第２の電極と記述する。例えば、第１の
電極がソースである場合には、第２の電極とはドレインを指し、逆に第１の電極がドレイ
ンである場合には、第２の電極とはソースを指すものとする。
【００３１】
なお、本発明において、ある物の上に形成されている、あるいは、〜上に形成されている
、というように、〜の上に、あるいは、〜上に、という記載については、ある物の上に直
接接していることに限定されない。直接接してはいない場合、つまり、間に別のものが挟
まっている場合も含むものとする。従って例えば、層Ａの上に（もしくは層Ａ上に）、層
Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と
、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直
接接して層Ｂが形成されている場合とを含むものとする。また、〜の上方に、という記載
についても同様であり、ある物の上に直接接していることに限定されず、間に別のものが
挟まっている場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されてい
る、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接
接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形
成されている場合とを含むものとする。なお、〜の下に、あるいは、〜の下方に、の場合
についても、同様であり、直接接している場合と、接していない場合とを含むこととする
。
【００３２】
なお、本発明においては、１画素とは、１つの色要素を示すものとする。従って、Ｒ（赤
）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒ
の画素とＧの画素とＢの画素との３画素から構成されるものとする。なお、色要素は、３
色に限定されず、それ以上の数を用いてもよいし、ＲＧＢ以外の色を用いてもよい。例え
ば、白色（Ｗ）を加えてＲＧＢＷとしてもよい。また、ＲＧＢに、例えば、イエロー、シ
アン、マゼンダなど１色以上を追加したものでもよい。また、例えば、ＲＧＢの中の少な
くとも１色について、類似した色を追加してもよい。例えば、Ｒ、Ｇ、Ｂ１、Ｂ２として
もよい。Ｂ１とＢ２とは、どちらも青色であるが、波長が異なっている。このような色要
素を用いることにより、より実物に近い表示を行うことができたり、消費電力を低減した
りすることが出来る。
【００３３】
なお、本発明において、画素は、マトリクス状に配置（配列）されている場合を含んでい
る。ここで、画素がマトリクスに配置（配列）されているとは、縦縞と横縞を組み合わせ
たいわゆる格子状にストライプ配置されている場合を含んでいる。そして、３色の色要素
（例えばＲＧＢ）でフルカラー表示を行う場合に、３つの色要素のドットがいわゆるデル
タ配置されている場合も含むものとする。さらに、ベイヤー配置されている場合も含んで
いる。
【００３４】
なお、本明細書中では、発光素子として、有機ＥＬ素子を例に挙げて説明するが、本発明
の内容は、有機ＥＬ素子を用いた表示装置以外にも適用することが可能である。例えば、
ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放
出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディ
スプレイ（ＰＤＰ）、デジタル・マイクロミラー・デバイス（ＤＭＤ）、圧電セラミック
ディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化
する表示媒体を用いた表示装置に適用することができる。なお、ＥＬ素子を用いた表示装
置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッ
ションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃ
ｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌｙ）など、
液晶素子を用いた表示装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過
型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた表示装置としては電
子ペーパーがある。
【発明の効果】
【００３５】
本発明では、面積階調方式と時間階調方式を組み合わせることにより、多階調表示が可能
となるとともに、擬似輪郭を低減することが可能となる。したがって、表示品位が向上し
、綺麗な画像をみることが出来るようになる。また、従来の時間階調方式よりもデューテ
ィー比（１フレームにおける点灯期間の割合）を向上させることができ、発光素子にかか
る電圧が小さくなる。したがって、消費電力を低減でき、発光素子の劣化も少なくなる。
【図面の簡単な説明】
【００３６】
【図１】本発明の駆動方式によるサブフレーム及びサブ画素の選択方法の一例を示す図。
【図２】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図３】本発明の駆動方式によるサブフレーム及びサブ画素の選択方法の一例を示す図。
【図４】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図５】本発明の駆動方式によるサブフレーム及びサブ画素の選択方法の一例を示す図。
【図６】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図７】本発明の駆動方式によるサブフレーム及びサブ画素の選択方法の一例を示す図。
【図８】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図９】本発明の駆動方式によるサブフレーム及びサブ画素の選択方法の一例を示す図。
【図１０】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図１１】本発明の駆動方式によるサブフレーム及びサブ画素の選択方法の一例を示す図。
【図１２】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図１３】本発明の駆動方式によるサブフレーム及びサブ画素の選択方法の一例を示す図。
【図１４】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図１５】本発明の駆動方式によるサブフレーム及びサブ画素の選択方法の一例を示す図。
【図１６】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図１７】本発明の駆動方式によるサブフレーム及びサブ画素の選択方法の一例を示す図。
【図１８】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図１９】本発明の駆動方式によるサブフレーム及びサブ画素の選択方法の一例を示す図。
【図２０】本発明の駆動方式でガンマ補正を行った場合のサブフレーム及びサブ画素の選択方法の一例を示す図。
【図２１】本発明の駆動方式でガンマ補正を行った場合の階調数と輝度の関係を示す図。
【図２２】本発明の駆動方式でガンマ補正を行った場合のサブフレーム及びサブ画素の選択方法の一例を示す図。
【図２３】本発明の駆動方式でガンマ補正を行った場合の階調数と輝度の関係を示す図。
【図２４】画素の信号を書き込む期間と点灯期間が分離されている場合のタイミングチャートの一例を示す図。
【図２５】画素の信号を書き込む期間と点灯期間が分離されている場合の画素構成の一例を示す図。
【図２６】画素の信号を書き込む期間と点灯期間が分離されている場合の画素構成の一例を示す図。
【図２７】画素の信号を書き込む期間と点灯期間が分離されている場合の画素構成の一例を示す図。
【図２８】画素の信号を書き込む期間と点灯期間が分離されていない場合のタイミングチャートの一例を示す図。
【図２９】画素の信号を書き込む期間と点灯期間が分離されていない場合の画素構成の一例を示す図。
【図３０】１ゲート選択期間中に２行分選択するためのタイミングチャートの一例を示す図。
【図３１】画素の信号を消去する動作を行う場合のタイミングチャートの一例を示す図。
【図３２】画素の信号を消去する動作を行う場合の画素構成の一例を示す図。
【図３３】画素の信号を消去する動作を行う場合の画素構成の一例を示す図。
【図３４】画素の信号を消去する動作を行う場合の画素構成の一例を示す図。
【図３５】本発明の駆動方式を用いた表示装置の画素部レイアウトの一例を示す図。
【図３６】本発明の駆動方式を用いた表示装置の画素部レイアウトの一例を示す図。
【図３７】本発明の駆動方式を用いた表示装置の画素部レイアウトの一例を示す図。
【図３８】本発明の駆動方式を用いた表示装置の画素部レイアウトの一例を示す図。
【図３９】本発明の駆動方式を用いた表示装置の画素部レイアウトの一例を示す図。
【図４０】本発明の駆動方式を用いた表示装置の一例を示す図。
【図４１】本発明の駆動方式を用いた表示装置の一例を示す図。
【図４２】本発明の駆動方式を用いた表示装置の一例を示す図。
【図４３】本発明の表示装置に用いるトランジスタの断面構造を示す図。
【図４４】本発明の表示装置に用いるトランジスタの断面構造を示す図。
【図４５】本発明の表示装置に用いるトランジスタの断面構造を示す図。
【図４６】本発明の表示装置に用いるトランジスタの構造を示す図。
【図４７】本発明の表示装置に用いるトランジスタの製造方法を説明する図。
【図４８】本発明の表示装置に用いるトランジスタの製造方法を説明する図。
【図４９】本発明の表示装置に用いるトランジスタの製造方法を説明する図。
【図５０】本発明の表示装置に用いるトランジスタの製造方法を説明する図。
【図５１】本発明の表示装置に用いるトランジスタの製造方法を説明する図。
【図５２】本発明の表示装置に用いるトランジスタの製造方法を説明する図。
【図５３】本発明の表示装置に用いるトランジスタの製造方法を説明する図。
【図５４】本発明の表示装置に用いるトランジスタの断面構造を示す図。
【図５５】本発明の表示装置に用いるトランジスタの上面図。
【図５６】本発明の表示装置に用いるトランジスタのマスクパターンの一例を示す図。
【図５７】本発明の表示装置に用いるトランジスタのマスクパターンの一例を示す図。
【図５８】本発明の表示装置に用いるトランジスタのマスクパターンの一例を示す図。
【図５９】本発明の駆動方式を制御するハードウェアの一例を示す図。
【図６０】本発明の駆動方式を用いたＥＬモジュールの一例を示す図。
【図６１】本発明の駆動方式を用いた表示パネルの構成例を示す図。
【図６２】本発明の駆動方式を用いたＥＬテレビ受像機の一例を示す図。
【図６３】本発明の駆動方式が適用される電子機器の一例を示す図。
【図６４】従来の駆動方式において、擬似輪郭が発生する原因を示す図。
【図６５】従来の駆動方式において、擬似輪郭が発生する原因を示す図。
【図６６】本発明の駆動方式によるサブフレーム及びサブ画素の選択方法の一例を示す図。
【図６７】本発明の駆動方式によるサブフレーム及びサブ画素の選択方法の一例を示す図。
【図６８】本発明の駆動方式によるサブフレーム及びサブ画素の選択方法の一例を示す図。
【図６９】ＥＬ層を形成するための蒸着装置の構成を示す図。
【図７０】ＥＬ層を形成するための蒸着装置の構成を示す図。
【図７１】本発明の駆動方式を用いた表示パネルの構成例を示す図。
【発明を実施するための形態】
【００３７】
以下に、本発明の実施の形態を図面に基づいて説明する。ただし、本発明は多くの異なる
態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその
形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実
施の形態の記載内容に限定して解釈されるものではない。
【００３８】
（実施の形態１）
本実施形態では、本発明の駆動方式を４ビット表示（１６階調）の場合、及び６ビット表
示（６４階調）の場合に適用した例について述べる。
【００３９】
本実施形態の駆動方式は、１つの画素を複数のサブ画素に分割し、点灯しているサブ画素
の数や面積を制御して階調を表現する面積階調方式と、１フレームを複数のサブフレーム
に分割し、各サブフレームに、発光回数や発光時間などの重み付けを行い、重み付けの総
量を階調ごとに差を付けることによって階調を表現する時間階調方式を組み合わせるもの
である。つまり、１つの画素を、ｍ個（ｍはｍ≧２の整数）のサブ画素に分割し、ｍ個の
サブ画素の面積比を２０：２１：２２：・・・・：２ｍ−３：２ｍ−２：２ｍ−１とする
。また、１フレームをｎ個（ｎはｎ≧２の整数）のサブフレームに分割し、ｎ個のサブフ
レームの点灯期間の長さの比を２０：２ｍ：２２ｍ：・・・・：２（ｎ−３）ｍ：２（ｎ
−２）ｍ：２（ｎ−１）ｍとする。そして、ｎ個の各サブフレームにおいてｍ個の各サブ
画素の点灯のさせ方を制御することにより、階調を表現する。
【００４０】
まず、４ビット階調（１６階調）の場合について考える。始めに、各階調の表現方法、つ
まり、各階調において、各サブフレームで各サブ画素をどのように点灯させるのかについ
て説明する。本実施形態では、１つの画素を、各サブ画素の面積比が１：２となるように
、２個のサブ画素（ＳＰ１、ＳＰ２）に分割し、１フレームを、各サブフレームの点灯期
間の比率が１：４となるように、２個のサブフレーム（ＳＦ１、ＳＦ２）に分割した場合
を例に挙げて説明する。なお、この例は、ｍ＝２、ｎ＝２に対応する。
【００４１】
ここで、各サブ画素の面積を、ＳＰ１＝１、ＳＰ２＝２、各サブフレームの点灯期間をＳ
Ｆ１＝１、ＳＦ２＝４とした場合の各階調の表現方法を図１に示す。なお、図１の見方と
して、各サブフレームにおいて○印がついているサブ画素は点灯し、×印がついているサ
ブ画素は非点灯であることを示している。
【００４２】
本実施の形態では、各サブ画素の面積と各サブフレームの点灯期間の積を、実質的な発光
強度と考える。例えば、サブフレーム１（ＳＦ１）では、サブ画素１（ＳＰ１）のみが点
灯した場合、サブ画素１の面積が１であるため、発光強度は１となる。また、サブ画素２
（ＳＰ２）のみが点灯した場合、サブ画素２の面積が２であるため、発光強度は２となる
。一方、サブフレーム２（ＳＦ２）では、サブ画素１のみが点灯した場合、サブ画素１の
面積は１であるが、サブフレーム２の点灯期間がサブフレーム１の点灯期間の４倍となっ
ているため、発光強度は４となる。また、サブ画素２のみが点灯した場合、サブ画素２の
面積は２であるが、サブフレーム２の点灯期間がサブフレーム１の点灯期間の４倍となっ
ているため、発光強度は８となる。このように、サブ画素の面積とサブフレームの点灯期
間の組合せによって、異なる発光強度を作り出すことができ、この発光強度でもって階調
を表現する。
【００４３】
例えば、階調数１を表現する場合は、サブフレーム１でサブ画素１を点灯させる。階調数
２を表現する場合は、サブフレーム１でサブ画素２を点灯させる。階調数３を表現する場
合は、サブフレーム１でサブ画素１とサブ画素２を点灯させる。階調数６を表現する場合
は、サブフレーム１でサブ画素２を点灯させ、サブフレーム２でサブ画素１を点灯させる
。その他の階調数についても同様に、各サブフレームで点灯させる各サブ画素を選択する
。
【００４４】
以上のように、各サブフレームで点灯させるサブ画素を選択することにより、４ビット階
調（１６階調）を表現することができる。
【００４５】
本実施の形態の駆動方式を用いると、擬似輪郭を低減させることができる。例えば、図１
において、画素Ａでは、階調数７を表示し、画素Ｂでは、階調数８で表示しているとする
。その場合の、各サブフレームにおける各サブ画素の点灯・非点灯の状態を、図２に示す
。例えば、視線が動いたとすると、視線の追い方によって、あるときは階調数が８（＝８
）と感じ、あるときは、階調数が１０（＝２＋８）と感じる。本来は、階調数が７と８に
見えるべきであるのに、階調数が８や１０に見えてしまい、擬似輪郭が発生してしまう。
しかし、階調のずれが従来の駆動方式よりも小さくなるため、擬似輪郭が低減される。
【００４６】
なお、各サブフレームにおける点灯期間の長さは１、４であるとしたが、これに限定され
ない。また、サブフレームの分割数は２個としたが、これに限定されない。
【００４７】
例えば、一般にｎ個のサブフレームのうち少なくとも１個のサブフレームを、そのサブフ
レームが有する点灯期間の半分の点灯期間を有する２個のサブフレームにさらに分割して
もよい。特に、点灯期間をさらに分割するサブフレームとして、前記ｎ個のサブフレーム
のうち最長の点灯期間を有するサブフレームを選択してもよい。
【００４８】
つまり、４ビット階調（１６階調）の場合、図１において最長の点灯期間４を有するサブ
フレーム２を、その半分の点灯期間２を有する２個のサブフレームにさらに分割してもよ
い。そこで、１つの画素を、各サブ画素の面積比が１：２となるように、２個のサブ画素
（ＳＰ１、ＳＰ２）に分割し、１フレームを、各サブフレームの点灯期間の比率が１：２
：２となるように、３個のサブフレーム（ＳＦ１、ＳＦ２、ＳＦ３）に分割した例を、図
３に示す。ここで、各サブ画素の面積を、ＳＰ１＝１、ＳＰ２＝２、各サブフレームの点
灯期間をＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝２とする。
【００４９】
図３において、サブフレーム１（ＳＦ１）では、サブ画素１（ＳＰ１）のみが点灯した場
合、サブ画素１の面積が１であるため、発光強度は１となる。また、サブ画素２（ＳＰ２
）のみが点灯した場合、サブ画素２の面積が２であるため、発光強度は２となる。一方、
サブフレーム２（ＳＦ２）及びサブフレーム３（ＳＦ３）では、サブ画素１のみが点灯し
た場合、サブ画素１の面積は１であるが、サブフレーム２及びサブフレーム３の点灯期間
がサブフレーム１の点灯期間の２倍となっているため、発光強度は２となる。また、サブ
画素２のみが点灯した場合、サブ画素２の面積は２であるが、サブフレーム２及びサブフ
レーム３の点灯期間がサブフレーム１の点灯期間の２倍となっているため、発光強度は４
となる。このように、サブ画素の面積とサブフレームの点灯期間の組合せによって、異な
る発光強度を作り出すことができ、この発光強度でもって４ビット階調（１６階調）を表
現する。
【００５０】
図３のような駆動方式を用いて、擬似輪郭を低減させることができる。例えば、図３にお
いて、画素Ａでは、階調数７を表示し、画素Ｂでは、階調数８で表示しているとする。そ
の場合の、各サブフレームにおける各サブ画素の点灯・非点灯の状態を、図４に示す。例
えば、視線が動いたとすると、視線の追い方によって、あるときは階調数が６（＝４＋２
）と感じ、あるときは、階調数が７（＝１＋２＋４）と感じる。本来は、階調数が７と８
に見えるべきであるのに、階調数が６や７に見えてしまい、擬似輪郭が発生してしまう。
しかし、階調のずれが従来の駆動方式よりも小さくなるため、擬似輪郭が低減される。
【００５１】
このように、各サブフレームの点灯期間をより短くしたり、サブフレームの分割数を増や
すことにより、目が誤魔化され、視線が動いた場合の階調のずれがより小さくなる。した
がって、擬似輪郭を低減させる効果が大きくなる。なお、点灯期間をさらに分割するサブ
フレームは、最長の点灯期間を有するサブフレームに限定されないが、特に、最長の点灯
期間を有するサブフレームをその半分の点灯期間を有する２個のサブフレームにさらに分
割した方が、擬似輪郭を低減させる効果がより大きくなるため、より望ましい。
【００５２】
なお、各サブフレームの点灯期間をより短くしたり、分割数を増やすことにより、同じ階
調数を表現するための各サブフレームにおけるサブ画素の選択方法が増える。したがって
、各サブフレームにおける各サブ画素の選択方法は、これに限定されない。例えば、階調
数８を表現する場合、図３では、サブフレーム２及びサブフレーム３でサブ画素２を点灯
させていたが、サブフレーム２でサブ画素１及びサブ画素２を点灯させ、サブフレーム３
でサブ画素１を点灯させてもよい。この場合を図５に示す。
【００５３】
なお、図５のような駆動方式を用いて、擬似輪郭を低減させることができる。例えば、図
５において、画素Ａでは、階調数７を表示し、画素Ｂでは、階調数８で表示しているとす
る。その場合の、各サブフレームにおける各サブ画素の点灯・非点灯の状態を、図６に示
す。例えば、視線が動いたとすると、視線の追い方によって、あるときは階調数が７（＝
１＋２＋２＋２）と感じ、あるときは、階調数が８（＝４＋２＋２）と感じる。本来は、
階調数が７と８に見えるべきであり、正しく見えている。よって、従来の駆動方式よりも
擬似輪郭が低減される。
【００５４】
このように、擬似輪郭が特に出やすい階調数に対して、選択的に各サブフレームにおける
サブ画素の選択方法を変えることにより、擬似輪郭を低減させる効果を大きくすることが
できる。
【００５５】
なお、各サブフレームの点灯期間の順序は、これに限定されない。例えば、図５において
、各サブフレームの点灯期間をＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝２としたが、ＳＦ１＝
２、ＳＦ２＝１、ＳＦ３＝２としてもよいし、ＳＦ１＝２、ＳＦ２＝２、ＳＦ３＝１とし
てもよい。なお、各サブフレームの点灯期間の順序は、点灯期間の昇順もしくは降順とな
るのが望ましい。なぜならば、各サブフレームの点灯期間の順序を点灯期間の昇順もしく
は降順とすることにより、視線が動いたときの階調のずれを、従来の駆動方式よりもより
小さくすることができるため、従来の駆動方式よりも擬似輪郭をより低減できるからであ
る。
【００５６】
なお、点灯期間の長さは、全体の階調数（ビット数）や全体のサブフレーム数などにより
、適宜変わるものである。よって、点灯期間の長さが同じであっても、全体の階調数（ビ
ット数）や全体のサブフレーム数が変われば、実際に点灯している期間の長さ（例えば、
何μｓであるか）については、変わる可能性がある。
【００５７】
なお、点灯期間は、ずっと点灯し続ける場合に用いるものであり、点灯回数は、ある時間
内において、点滅し続ける場合に用いるものである。点灯回数を用いる代表的なディスプ
レイは、プラズマディスプレイである。点灯期間を用いる代表的なディスプレイは、有機
ＥＬディスプレイである。
【００５８】
なお、本実施形態では、サブ画素の数は２個としていたが、これに限定されない。例えば
、１つの画素を３個のサブ画素に分割してもよい。また、各サブ画素の面積比は１：２と
していたが、これに限定されない。例えば、１：４に分割してもよいし、１：８に分割し
てもよい。また、１：２：４に分割してもよい。
【００５９】
例えば、各サブ画素の面積比を１：１とすると、同じサブフレームでどちらのサブ画素を
発光させても発光強度は等しくなる。したがって、同じ階調数を表現する際に、どちらの
サブ画素を発光させるかを切り換えてもよい。これにより、特定のサブ画素のみ集中して
発光することを防ぐことができ、画素の焼き付きを防止できる。
【００６０】
なお、ｍ個（ｍはｍ≧２の整数）のサブ画素のうち、ｍ個のサブ画素の面積比を２０：２
１：２２：・・・・：２ｍ−３：２ｍ−２：２ｍ−１とし、ｎ個（ｎはｎ≧２の整数）の
サブフレームのうち、ｎ個のサブフレームの点灯期間の長さの比を２０：２ｍ：２２ｍ：
・・・・：２（ｎ−３）ｍ：２（ｎ−２）ｍ：２（ｎ−１）ｍとすることにより、少ない
サブ画素数及び少ないサブフレーム数で、より多くの階調を表現することが可能となる。
また、この方法で表現できる階調は、階調の変化率が一定となるため、よりなめらかな階
調表示が可能となり、画質を向上させることができる。
【００６１】
次に、６ビット階調（６４階調）の場合について考える。本実施形態では、１つの画素を
、各サブ画素の面積比が１：２となるように、２個のサブ画素（ＳＰ１、ＳＰ２）に分割
し、１フレームを、各サブフレームの点灯期間の比率が１：４：１６となるように、３個
のサブフレーム（ＳＦ１、ＳＦ２、ＳＦ３）に分割した場合を例に挙げて説明する。なお
、この例は、ｍ＝２、ｎ＝３に対応する。
【００６２】
ここで、各サブ画素の面積を、ＳＰ１＝１、ＳＰ２＝２、各サブフレームの点灯期間をＳ
Ｆ１＝１、ＳＦ２＝４、ＳＦ３＝１６とした場合の各階調の表現方法を図７に示す。
【００６３】
サブフレーム１（ＳＦ１）では、サブ画素１（ＳＰ１）のみが点灯した場合、サブ画素１
の面積が１であるため、発光強度は１となる。また、サブ画素２（ＳＰ２）のみが点灯し
た場合、サブ画素２の面積が２であるため、発光強度は２となる。一方、サブフレーム２
（ＳＦ２）では、サブ画素１のみが点灯した場合、サブ画素１の面積は１であるが、サブ
フレーム２の点灯期間がサブフレーム１の点灯期間の４倍となっているため、発光強度は
４となる。また、サブ画素２のみが点灯した場合、サブ画素２の面積は２であるが、サブ
フレーム２の点灯期間がサブフレーム１の点灯期間の４倍となっているため、発光強度は
８となる。同様に、サブフレーム３（ＳＦ３）では、サブ画素１のみが点灯した場合、サ
ブ画素１の面積は１であるが、サブフレーム３の点灯期間がサブフレーム１の点灯期間の
１６倍あるため、発光強度は１６となる。また、サブ画素２のみが点灯した場合、サブ画
素２の面積は２であるが、サブフレーム３の点灯期間がサブフレーム１の点灯期間の１６
倍となっているため、発光強度は３２となる。このように、サブ画素の面積とサブフレー
ムの点灯期間の組合せによって、異なる発光強度を作り出すことができ、この発光強度で
もって６ビット階調（６４階調）を表現する。
【００６４】
本発明の駆動方式を用いると、擬似輪郭を低減させることができる。例えば、図７におい
て、画素Ａでは、階調数３１を表示し、画素Ｂでは、階調数３２で表示しているとする。
その場合の、各サブフレームにおける各サブ画素の点灯・非点灯の状態を、図８に示す。
例えば、視線が動いたとすると、視線の追い方によって、あるときは階調数が１６（＝１
６）と感じ、あるときは、階調数が４５（＝１＋４＋８＋３２）と感じる。本来は、階調
数が３１と３２に見えるべきであるのに、階調数が１６や４５に見えてしまい、擬似輪郭
が発生してしまう。しかし、階調のずれが従来の駆動方式よりも小さくなるため、擬似輪
郭が低減される。
【００６５】
なお、各サブフレームにおける点灯期間の長さは１、４、１６であるとしたが、これに限
定されない。また、サブフレームの分割数は３個としたが、これに限定されない。
【００６６】
例えば、図７において最長の点灯期間１６を有するサブフレーム３を、その半分の点灯期
間８を有する２個のサブフレームにさらに分割してもよい。そこで、１つの画素を、各サ
ブ画素の面積比が１：２となるように、２個のサブ画素（ＳＰ１、ＳＰ２）に分割し、１
フレームを、各サブフレームの点灯期間の比率が１：４：８：８となるように、４個のサ
ブフレーム（ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４）に分割した例を、図９に示す。ここで、
各サブ画素の面積を、ＳＰ１＝１、ＳＰ２＝２、各サブフレームの点灯期間をＳＦ１＝１
、ＳＦ２＝４、ＳＦ３＝８、ＳＦ４＝８とする。
【００６７】
図９において、サブフレーム１（ＳＦ１）では、サブ画素１（ＳＰ１）のみが点灯した場
合、サブ画素１の面積が１であるため、発光強度は１となる。また、サブ画素２（ＳＰ２
）のみが点灯した場合、サブ画素２の面積が２であるため、発光強度は２となる。一方、
サブフレーム２（ＳＦ２）では、サブ画素１のみが点灯した場合、サブ画素１の面積は１
であるが、サブフレーム２の点灯期間がサブフレーム１の点灯期間の４倍となっているた
め、発光強度は４となる。また、サブ画素２のみが点灯した場合、サブ画素２の面積は２
であるが、サブフレーム２の点灯期間がサブフレーム１の点灯期間の４倍となっているた
め、発光強度は８となる。同様に、サブフレーム３（ＳＦ３）及びサブフレーム４（ＳＦ
４）では、サブ画素１のみが点灯した場合、サブ画素１の面積は１であるが、サブフレー
ム３及びサブフレーム４の点灯期間がサブフレーム１の点灯期間の８倍となっているため
、発光強度は８となる。また、サブ画素２のみが点灯した場合、サブ画素２の面積は２で
あるが、サブフレーム３及びサブフレーム４の点灯期間がサブフレーム１の点灯期間の８
倍となっているため、発光強度は１６となる。このように、サブ画素の面積とサブフレー
ムの点灯期間の組合せによって、異なる発光強度を作り出すことができ、この発光強度で
もって６ビット階調（６４階調）を表現する。
【００６８】
図９のような駆動方式を用いて、擬似輪郭を低減させることができる。例えば、図９にお
いて、画素Ａでは、階調数３１を表示し、画素Ｂでは、階調数３２で表示しているとする
。その場合の、各サブフレームにおける各サブ画素の点灯・非点灯の状態を、図１０に示
す。例えば、視線が動いたとすると、視線の追い方によって、あるときは階調数が２４（
＝１６＋８）と感じ、あるときは、階調数が２９（＝１＋４＋８＋１６）と感じる。本来
は、階調数が３１と３２に見えるべきであるのに、階調数が２４や２９に見えてしまい、
擬似輪郭が発生してしまう。しかし、階調のずれが従来の駆動方式よりも小さくなるため
、擬似輪郭が低減される。
【００６９】
このように、各サブフレームの点灯期間をより短くしたり、サブフレームの分割数を増や
すことにより、目が誤魔化され、視線が動いた場合の階調のずれがより小さくなる。した
がって、擬似輪郭を低減させる効果が大きくなる。なお、点灯期間をさらに分割するサブ
フレームは、最長の点灯期間を有するサブフレームに限定されないが、特に、最長の点灯
期間を有するサブフレームをその半分の点灯期間を有する２個のサブフレームにさらに分
割した方が、擬似輪郭を低減させる効果がより大きくなるため、より望ましい。
【００７０】
なお、各サブフレームの点灯期間をより短くしたり、分割数を増やすことにより、同じ階
調数を表現するための各サブフレームにおけるサブ画素の選択方法が増える。したがって
、各サブフレームにおける各サブ画素の選択方法は、これに限定されない。例えば、階調
数３２を表現する場合、図９では、サブフレーム３及びサブフレーム４でサブ画素２を点
灯させていたが、サブフレーム３でサブ画素１及びサブ画素２を点灯させ、サブフレーム
４でサブ画素１を点灯させてもよい。この場合を図１１に示す。
【００７１】
なお、図１１のような駆動方式を用いて、擬似輪郭を低減させることができる。例えば、
図１１において、画素Ａでは、階調数３１を表示し、画素Ｂでは、階調数３２で表示して
いるとする。その場合の、各サブフレームにおける各サブ画素の点灯・非点灯の状態を、
図１２に示す。例えば、視線が動いたとすると、視線の追い方によって、あるときは階調
数が２９（＝１＋４＋８＋８＋８）と感じ、あるときは、階調数が３２（＝１６＋８＋８
）と感じる。本来は、階調数が３１と３２に見えるべきであるのに、階調数が２９や３２
に見えてしまい、擬似輪郭が発生してしまう。しかし、階調のずれが従来の駆動方式より
も小さくなるため、擬似輪郭が低減される。
【００７２】
このように、擬似輪郭が特に出やすい階調数に対して、選択的に各サブフレームにおける
サブ画素の選択方法を変えることにより、擬似輪郭を低減させる効果を大きくすることが
できる。
【００７３】
なお、本実施形態では、サブ画素の数は２個としていたが、これに限定されない。また、
各サブ画素の面積比は１：２としていたが、これに限定されない。
【００７４】
例えば、１つの画素を、各サブ画素の面積比が１：２：４となるように、３個のサブ画素
（ＳＰ１、ＳＰ２、ＳＰ３）に分割し、１フレームを、各サブフレームの点灯期間の比率
が１：８となるように、２個のサブフレーム（ＳＦ１、ＳＦ２）に分割した例を、図１３
に示す。ここで、各サブ画素の面積を、ＳＰ１＝１、ＳＰ２＝２、ＳＰ３＝４、各サブフ
レームの点灯期間をＳＦ１＝１、ＳＦ２＝８とする。なお、この例は、ｍ＝３、ｎ＝２に
対応する。
【００７５】
図１３において、サブフレーム１（ＳＦ１）では、サブ画素１（ＳＰ１）のみが点灯した
場合、サブ画素１の面積が１であるため、発光強度は１となる。また、サブ画素２（ＳＰ
２）のみが点灯した場合、サブ画素２の面積が２であるため、発光強度は２となる。また
、サブ画素３（ＳＰ３）のみが点灯した場合、サブ画素３の面積が４であるため、発光強
度は４となる。一方、サブフレーム２（ＳＦ２）では、サブ画素１のみが点灯した場合、
サブ画素１の面積は１であるが、サブフレーム２の点灯期間がサブフレーム１の点灯期間
の８倍となっているため、発光強度は８となる。また、サブ画素２のみが点灯した場合、
サブ画素２の面積は２であるが、サブフレーム２の点灯期間がサブフレーム１の点灯期間
の８倍となっているため、発光強度は１６となる。また、サブ画素３のみが点灯した場合
、サブ画素３の面積は４であるが、サブフレーム２の点灯期間がサブフレーム１の点灯期
間の８倍となっているため、発光強度は３２となる。このように、サブ画素の面積とサブ
フレームの点灯期間の組合せによって、異なる発光強度を作り出すことができ、この発光
強度でもって６ビット階調（６４階調）を表現する。
【００７６】
図１３のような駆動方式を用いて、擬似輪郭を低減させることができる。例えば、図１３
において、画素Ａでは、階調数３１を表示し、画素Ｂでは、階調数３２で表示していると
する。その場合の、各サブフレームにおける各サブ画素の点灯・非点灯の状態を、図１４
に示す。例えば、視線が動いたとすると、視線の追い方によって、あるときは階調数が１
６（＝１６）と感じ、あるときは、階調数が３６（＝４＋３２）と感じる。本来は、階調
数が３１と３２に見えるべきであるのに、階調数が１６や３６に見えてしまい、擬似輪郭
が発生してしまう。しかし、階調のずれが従来の駆動方式よりも小さくなるため、擬似輪
郭が低減される。
【００７７】
また、図１３において最長の点灯期間８を有するサブフレーム２を、その半分の点灯期間
４を有する２個のサブフレームにさらに分割してもよい。そこで、１つの画素を、各サブ
画素の面積比が１：２：４となるように、３個のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３）に
分割し、１フレームを、各サブフレームの点灯期間の比率が１：４：４となるように、３
個のサブフレーム（ＳＦ１、ＳＦ２、ＳＦ３）に分割した例を、図１５に示す。ここで、
各サブ画素の面積を、ＳＰ１＝１、ＳＰ２＝２、ＳＰ３＝４、各サブフレームの点灯期間
をＳＦ１＝１、ＳＦ２＝４、ＳＦ３＝４とする。
【００７８】
図１５において、サブフレーム１（ＳＦ１）では、サブ画素１（ＳＰ１）のみが点灯した
場合、サブ画素１の面積が１であるため、発光強度は１となる。また、サブ画素２（ＳＰ
２）のみが点灯した場合、サブ画素２の面積が２であるため、発光強度は２となる。また
、サブ画素３（ＳＰ３）のみが点灯した場合、サブ画素３の面積が４であるため、発光強
度は４となる。一方、サブフレーム２（ＳＦ２）及びサブフレーム３（ＳＦ３）では、サ
ブ画素１のみが点灯した場合、サブ画素１の面積は１であるが、サブフレーム２の点灯期
間がサブフレーム１の点灯期間の４倍となっているため、発光強度は４となる。また、サ
ブ画素２のみが点灯した場合、サブ画素２の面積は２であるが、サブフレーム２の点灯期
間がサブフレーム１の点灯期間の４倍となっているため、発光強度は８となる。また、サ
ブ画素３のみが点灯した場合、サブ画素３の面積は４であるが、サブフレーム２の点灯期
間がサブフレーム１の点灯期間の４倍となっているため、発光強度は１６となる。このよ
うに、サブ画素の面積とサブフレームの点灯期間の組合せによって、異なる発光強度を作
り出すことができ、この発光強度でもって６ビット階調（６４階調）を表現する。
【００７９】
図１５のような駆動方式を用いて、擬似輪郭を低減させることができる。例えば、図１５
において、画素Ａでは、階調数３１を表示し、画素Ｂでは、階調数３２で表示していると
する。その場合の、各サブフレームにおける各サブ画素の点灯・非点灯の状態を、図１６
に示す。例えば、視線が動いたとすると、視線の追い方によって、あるときは階調数が２
７（＝１＋２＋８＋１６）と感じ、あるときは、階調数が２８（＝１６＋８＋４）と感じ
る。本来は、階調数が３１と３２に見えるべきであるのに、階調数が２７や２８に見えて
しまい、擬似輪郭が発生してしまう。しかし、階調のずれが従来の駆動方式よりも小さく
なるため、擬似輪郭が低減される。
【００８０】
このように、各サブフレームの点灯期間をより短くしたり、サブフレームの分割数を増や
すことにより、目が誤魔化され、視線が動いた場合の階調のずれがより小さくなる。した
がって、擬似輪郭を低減させる効果が大きくなる。なお、点灯期間をさらに分割するサブ
フレームは、最長の点灯期間を有するサブフレームに限定されないが、特に、最長の点灯
期間を有するサブフレームをその半分の点灯期間を有する２個のサブフレームにさらに分
割した方が、擬似輪郭を低減させる効果がより大きくなるため、より望ましい。
【００８１】
なお、各サブフレームの点灯期間をより短くしたり、分割数を増やすことにより、同じ階
調数を表現するための各サブフレームにおけるサブ画素の選択方法が増える。したがって
、各サブフレームにおける各サブ画素の選択方法は、これに限定されない。例えば、階調
数３２を表現する場合、図１５では、サブフレーム２及びサブフレーム３でサブ画素３を
点灯させていたが、サブフレーム２でサブ画素１及びサブ画素３を点灯させ、サブフレー
ム３でサブ画素１及びサブ画素２を点灯させてもよい。この場合を図１７に示す。
【００８２】
なお、図１７のような駆動方式を用いて、擬似輪郭を低減させることができる。例えば、
図１７において、画素Ａでは、階調数３１を表示し、画素Ｂでは、階調数３２で表示して
いるとする。その場合の、各サブフレームにおける各サブ画素の点灯・非点灯の状態を、
図１８に示す。例えば、視線が動いたとすると、視線の追い方によって、あるときは階調
数が２７（＝１＋２＋８＋４＋４＋８）と感じ、あるときは、階調数が３２（＝１６＋４
＋８＋４）と感じる。本来は、階調数が３１と３２に見えるべきであるのに、階調数が２
７や３２に見えてしまい、擬似輪郭が発生してしまう。しかし、階調のずれが従来の駆動
方式よりも小さくなるため、擬似輪郭が低減される。
【００８３】
このように、擬似輪郭が特に出やすい階調数に対して、選択的に各サブフレームにおける
サブ画素の選択方法を変えることにより、擬似輪郭を低減させる効果を大きくすることが
できる。
【００８４】
なお、サブ画素の番号と面積の対応は、これに限定されない。例えば、図１５において、
各サブ画素の面積をＳＰ１＝１、ＳＰ２＝２、ＳＰ３＝４としたが、ＳＰ１＝１、ＳＰ２
＝４、ＳＰ３＝２としてもよいし、ＳＰ１＝２、ＳＰ２＝１、ＳＰ３＝４としてもよいし
、ＳＰ１＝４、ＳＰ２＝２、ＳＰ３＝１としてもよい。
【００８５】
このように、本発明の駆動方式を用いることにより、サブフレーム数を多くせずに、擬似
輪郭を低減したり、階調数を大きくして表示させることが可能となる。また、従来の時間
階調方式に比べて、サブフレームの個数を少なくすることができるため、各サブフレーム
点灯期間を長く設けることができる。これにより、デューティー比を向上させることがで
き、発光素子にかかる電圧が小さくなる。したがって、消費電力を低減でき、発光素子の
劣化も少なくなる。
【００８６】
なお、ある階調において、各サブフレームにおけるサブ画素の選択方法を時間的に、また
は、場所的に変更してもよい。つまり、時刻によって、各サブフレームにおけるサブ画素
の選択方法を変えてもよいし、画素によって、各サブフレームにおけるサブ画素の選択方
法を変えてもよい。さらに、時刻によって変えて、かつ、画素によっても変えてもよい。
【００８７】
例えば、ある階調を表現するとき、フレーム数が奇数番目のときと、偶数番目のときとで
、各サブフレームにおけるサブ画素の選択方法を変えてもよい。例えば、６ビット階調（
６４階調）の場合、フレーム数が奇数番目のときは、図１５に示したサブ画素の選択方法
で階調を表現し、偶数番目のときは、図１７に示したサブ画素の選択方法で階調を表現し
てもよい。このように、擬似輪郭が特に出やすい階調数に対するサブ画素の選択方法を、
フレーム数が奇数番目のときと、偶数番目のときとで変えることにより、擬似輪郭を低減
することができる。
【００８８】
なお、ここでは、擬似輪郭が特に出やすい階調数に対するサブフレームの選択方法を変え
たが、任意の階調数に対して、サブ画素の選択方法を変えてもよい。
【００８９】
また、ある階調を表現するとき、奇数行目の画素を表示するときと、偶数行目の画素を表
示するときとで、各サブフレームにおけるサブ画素の選択の仕方を変えてもよい。また、
ある階調を表現するとき、奇数列目の画素を表示するときと、偶数列目の画素を表示する
ときとで、各サブフレームにおけるサブ画素の選択の仕方を変えてもよい。
【００９０】
また、ある階調を表現するとき、フレーム数が奇数番目のときと、偶数番目のときとで、
サブフレームの分割数や点灯期間の比率を変えてもよい。例えば、６ビット階調（６４階
調）の場合、フレーム数が奇数番目のときは、サブフレームの点灯期間の比率を１：８と
した図１３のようなサブ画素の選択方法で階調を表現し、フレーム数が偶数番目のときは
、サブフレームの点灯期間の比率を１：４：４とした図１５のようなサブ画素の選択方法
で階調を表現してもよい。
【００９１】
なお、各サブフレームの点灯期間の順序は、時刻によって変化してもよい。例えば、１フ
レーム目と２フレーム目とで、サブフレームの点灯期間の順序が変わってもよい。また、
サブフレームの点灯期間の順序は、場所によって変わってもよい。例えば、画素Ａと画素
Ｂとで、サブフレームの点灯期間の順序が変わってもよい。また、それらを組み合わせて
、サブフレームの点灯期間の順序が、時刻によって変化して、かつ、場所によって変化し
てもよい。例えば、図１５において、フレーム数が奇数番目のときは、各サブフレームの
点灯期間をＳＦ１＝１、ＳＦ２＝４、ＳＦ３＝４とし、フレーム数が偶数番目のときは、
ＳＦ１＝４、ＳＦ２＝１、ＳＦ３＝４としてもよい。
【００９２】
なお、本実施形態では、４ビット階調（１６階調）や６ビット階調（６４階調）の場合を
例に挙げたが、表示する階調数はこれに限定されない。例えば、１つの画素を、各サブ画
素の面積比が１：２となるように、２個のサブ画素（ＳＰ１、ＳＰ２）に分割し、１フレ
ームを、各サブフレームの点灯期間の比率が１：４：１６：３２：３２となるように、５
個のサブフレーム（ＳＦ１〜ＳＦ５）に分割すると、８ビット階調（２５６階調）を表現
することができる。この場合の各サブフレームにおけるサブ画素の選択方法を図１９、図
６６、図６７、図６８に示す。図１９は階調数０〜６３、図６６は階調数６４〜１２７、
図６７は階調数１２８〜１９１、図６８は階調数１９２〜２５５におけるサブ画素の選択
方法を示す。
【００９３】
これまでは、階調数が増えると、それに線形に比例して点灯期間が増えている場合につい
て述べた。そこで本実施形態では、ガンマ補正を行った場合について述べる。ガンマ補正
とは、階調数が増えると、非線形で点灯期間が増えていくようにしたものを指す。人間の
目は、輝度が線形に比例して大きくなっても、比例して明るくなっているとは感じない。
輝度が高くなるほど、明るさの差を感じにくくなっている。よって、人間の目で、明るさ
の差を感じるようにするためには、階調数が増えていくにしたがって、点灯期間をより長
くとる、つまり、ガンマ補正を行う必要がある。なお、階調数をｘ、輝度をｙとすると、
輝度と階調数の関係は、以下の（１）式で表される。
【００９４】
ｙ  ＝  Ａ×ｘγ  ・・・・  （１）
【００９５】
ただし、（１）式において、Ａは、輝度ｙを０≦ｙ≦１に規格化するための定数である。
ここで、階調数ｘの指数であるγがガンマ補正の程度を示すパラメータとなっている。
【００９６】
最も単純な方法は、実際に表示するビット数（階調数）よりも、多くのビット数（階調数
）で表示できるようにしておく、というものである。例えば、６ビット階調（６４階調）
で表示を行うとき、実際には、８ビット階調（２５６階調）を表示できるようにしておく
。そして、実際に表示するときには、階調数の輝度が非線形になるようにして、６ビット
階調（６４階調）で表示する。これにより、ガンマ補正を実現出来る。
【００９７】
一例として、６ビット階調（６４階調）を表示できるようにしておいて、ガンマ補正を行
って５ビット階調（３２階調）を表示する場合の各サブフレームにおけるサブ画素の選択
方法を図２０に示す。図２０は、全階調にわたってγ＝２．２となるようなガンマ補正を
行って５ビット階調（３２階調）を表示する場合の各サブフレームにおけるサブ画素の選
択方法を示している。なお、γ＝２．２という値は人間の視覚特性を最もよく補うような
値となっており、輝度が高くなっても、最も適切な明るさの差を感じることができるよう
になる。図２０では、ガンマ補正済みの５ビットでの階調数が３までは、実際には６ビッ
トの階調数０のサブフレームの選択方法で点灯させる。同様に、ガンマ補正済みの５ビッ
トでの階調数が４のときは、実際には６ビットの階調数１で表示させ、ガンマ補正済みの
５ビットでの階調数が６のときは、実際には６ビットの階調数２で表示させる。また、階
調数ｘと輝度ｙのグラフを図２１に示す。図２１（Ａ）は、全階調での階調数ｘと輝度ｙ
の関係を示し、図２１（Ｂ）は、低階調側での階調数ｘと輝度ｙのグラフを示す。このよ
うに、ガンマ補正済みの５ビットでの階調数と、６ビットでの階調数との対応表を作成し
、それに応じて、表示させればよい。これにより、γ＝２．２となるようなガンマ補正を
実現出来る。
【００９８】
ただし、図２１（Ｂ）から分かるように、図２０の場合、階調数０〜階調数３や、階調数
４〜階調数５、階調数６〜階調数７までは、同じ輝度で表示させることになる。なぜなら
、６ビット表示では階調数が十分でないため、輝度の違いを表現できないからである。こ
れを対策する方法として、次の２つが考えられる。
【００９９】
１つ目の方法は、表示できるビット数をさらに増やすことである。６ビットではなく、７
ビット以上、好ましくは８ビット以上で表示できるようにする。その結果、低階調領域に
おいてもなめらかな表示を行うことができる。
【０１００】
２つ目の方法は、低階調領域ではγ＝２．２の関係を満足しないが、輝度が線形で変化す
るようにして、なめらかに表示させる方法である。この場合のサブフレームの選択方法を
図２２に示す。図２２では、５ビットでの階調数が１７までは、６ビットでの階調数と同
じである。しかし、ガンマ補正済みの５ビットでの階調数が１８のときは、実際には６ビ
ットの階調数１９のサブフレームの選択方法で点灯させる。同様に、ガンマ補正済みの５
ビットでの階調数が１９のときは、実際には６ビットの階調数２１で表示させ、ガンマ補
正済みの５ビットでの階調数が２０のときは、実際には６ビットの階調数２４で表示させ
る。また、階調数ｘと輝度ｙのグラフを図２３に示す。図２３（Ａ）は、全階調での階調
数ｘと輝度ｙの関係を示し、図２３（Ｂ）は、低階調側での階調数ｘと輝度ｙのグラフを
示す。低階調領域では、輝度が線形に変化している。このようなガンマ補正を行うことに
より、低階調側がよりなめらかに表示できるようになる。
【０１０１】
つまり、低階調領域については、輝度を線形に比例するように変化させ、それ以外の階調
領域（高階調領域）については、輝度を非線形に変化させることにより、低階調領域がよ
りなめらかに表示できるようになる。
【０１０２】
なお、ガンマ補正済みの５ビットでの階調数と、６ビットでの階調数との対応表は、適宜
変更することが可能である。よって、対応表を変更することにより、ガンマ補正の程度（
すなわち、γの値）を容易に変更することが可能である。よって、γ＝２．２に限定され
ない。
【０１０３】
また、何ビット（例えばｐビット、ここでｐは整数）を表示できるようにしておいて、ガ
ンマ補正済みで何ビット（例えばｑビット、ここでｑは整数）で表示するのかについても
、これに限定されない。ガンマ補正済みで表示する場合、階調をなめらかに表現するため
には、ビット数ｐを出来るだけ大きくしておくことが望ましい。ただし、あまり大きくし
すぎると、サブフレーム数が多くなってしまうなど、弊害も出てきてしまう。よって、ビ
ット数ｑとビット数ｐとの関係は、ｑ＋２≦ｐ≦ｑ＋５、とすることが望ましい。これに
より、階調をなめらかに表現しつつ、サブフレーム数も増えすぎない、ということを実現
できる。
【０１０４】
（実施の形態２）
本実施形態では、タイミングチャートの例について述べる。本実施形態では、１つの画素
を、各サブ画素の面積比が１：２となるように、２個のサブ画素（ＳＰ１、ＳＰ２）に分
割し、１フレームを、各サブフレームの点灯期間の比率が１：４：１６となるように、３
個のサブフレーム（ＳＦ１、ＳＦ２、ＳＦ３）に分割した場合（図７）を例に挙げて説明
する。
【０１０５】
ここで、各サブ画素の面積を、ＳＰ１＝１、ＳＰ２＝２、各サブフレームの点灯期間をＳ
Ｆ１＝１、ＳＦ２＝４、ＳＦ３＝１６とする。
【０１０６】
まず、画素に信号を書き込む期間と点灯する期間とが分離されている場合のタイミングチ
ャートを図２４に示す。
【０１０７】
なお、タイミングチャートとは、１フレームでの画素の発光のタイミングを示す図であり
、横方向は時間、縦方向は画素が配置されている行を示している。
【０１０８】
まず、信号書き込み期間において、１画面分の信号を全画素に入力する。この間は、画素
は点灯しない。信号書き込み期間が終了したのち、点灯期間が始まり、画素が点灯する。
そのときの点灯期間の長さは、１である。次に、次のサブフレームが始まり、信号書き込
み期間において、１画面分の信号を全画素に入力する。この間は、画素は点灯しない。信
号書き込み期間が終了したのち、点灯期間が始まり、画素が点灯する。そのときの点灯期
間の長さは、４である。
【０１０９】
同様のことを繰り返すことにより、点灯期間の長さが、１、４、１６という順序で配置さ
れる。
【０１１０】
このように、画素に信号を書き込む期間と点灯する期間とが分離されている駆動方法は、
プラズマディスプレイに適用することが好適である。なお、プラズマディスプレイに用い
る場合は、初期化の動作などが必要になる。しかしながら、図２４では、簡単のため、省
略している。
【０１１１】
また、この駆動方法は、ＥＬディスプレイ（有機ＥＬディスプレイ、無機ＥＬディスプレ
イ又は無機と有機とを含む素子からなるディスプレイなど）やフィールドエミッションデ
ィスプレイやデジタル・マイクロミラー・デバイス（ＤＭＤ）を用いたディスプレイなど
に適用することも好適である。
【０１１２】
その場合の画素構成を図２５に示す。図２５は、走査線を複数設け、どの走査線を選択す
るかを制御して、発光させる発光素子の数を変えることにより、階調を表現する場合の構
成例である。なお、図２５では、各サブ画素の面積を発光素子の数で表現している。した
がって、サブ画素１には発光素子を１個、サブ画素２には発光素子を２個記載している。
【０１１３】
まず、図２５に示した画素の構成について説明する。サブ画素１は、第１の選択トランジ
スタ２５１１、第１の駆動トランジスタ２５１３、第１の保持容量２５１２、信号線２５
１５、第１の電源線２５１６、第１の走査線２５１７、第１の発光素子２５１４、第２の
電源線２５１８から構成される。
【０１１４】
第１の選択トランジスタ２５１１は、ゲート電極が、第１の走査線２５１７に接続され、
第１の電極が、信号線２５１５に接続され、第２の電極が、第１の保持容量２５１２の第
２の電極、及び第１の駆動トランジスタ２５１３のゲート電極と接続される。第１の保持
容量２５１２は、第１の電極が、第１の電源線２５１６に接続される。第１の駆動トラン
ジスタ２５１３は、第１の電極が、第１の電源線２５１６に接続され、第２の電極が、第
１の発光素子２５１４の第１の電極に接続される。第１の発光素子２５１４は、第２の電
極が、第２の電源線２５１８に接続される。
【０１１５】
サブ画素２は、第２の選択トランジスタ２５２１、第２の駆動トランジスタ２５２３、第
２の保持容量２５２２、信号線２５１５、第１の電源線２５１６、第２の走査線２５２７
、第２の発光素子２５２４、第３の電源線２５２８から構成される。なお、サブ画素２の
各素子及び配線の接続は、サブ画素１と同様であるため、説明を割愛する。
【０１１６】
次に、図２５に示した画素の動作について説明する。ここでは、サブ画素１の動作につい
て説明する。第１の走査線２５１７の電位を高くすることにより、第１の走査線２５１７
を選択し、第１の選択トランジスタ２５１１をオン状態にして、信号線２５１５から信号
を第１の保持容量２５１２に入力する。すると、その信号に応じて、第１の駆動トランジ
スタ２５１３の電流が制御され、第１の電源線２５１６から、第１の発光素子２５１４に
電流が流れる。なお、サブ画素２の動作については、サブ画素１の動作と同様であるため
、説明を割愛する。
【０１１７】
このとき、第１及び第２の走査線のうち、どの走査線を選択するかによって、発光する発
光素子の数が変化する。例えば、第１の走査線２５１７のみを選択した場合は、第１の選
択トランジスタ２５１１のみがオン状態となり、第１の駆動トランジスタ２５１３のみの
電流が制御されるため、第１の発光素子２５１４のみが発光する。つまり、サブ画素１の
み発光する。一方、第２の走査線２５２７のみを選択した場合は、第２の選択トランジス
タ２５２１のみがオン状態となり、第２の駆動トランジスタ２５２３のみの電流が制御さ
れるため、第２の発光素子２５２４のみが発光する。つまり、サブ画素２のみ発光する。
また、第１及び第２の走査線２５１７、２５２７の両方を選択すると、第１及び第２の選
択トランジスタ２５１１、２５２１がオン状態となり、第１及び第２の駆動トランジスタ
２５１３、２５２３の電流が制御されるため、第１及び第２の発光素子２５１４、２５２
４の両方が発光する。つまり、サブ画素１とサブ画素２の両方が発光する。
【０１１８】
なお、信号書き込み期間においては、第２及び第３の電源線２５１８、２５２８の電位を
制御することにより、発光素子２５１４、２５２４に電圧が加わらないようにしておく。
例えば、ＳＰ１の場合、第２の電源線２５１８をフローティングにすればよい。もしくは
、第２の電源線２５１８の電位を信号線２５１５の電位よりも、第１の駆動トランジスタ
２５１３の閾値電圧分だけ低くすればよい。また、第２の電源線２５１８の電位を信号線
２５１５の電位と同程度、もしくはそれよりも高くしてもよい。その結果、信号書き込み
期間において、発光素子２５１４が点灯することを避けることが出来る。なお、ＳＰ２に
ついても同様である。
【０１１９】
なお、第２の電源線２５１８と第３の電源線２５２８は、それぞれ別の配線でもよいし、
共通の配線でもよい。
【０１２０】
なお、１つの画素をｍ個（ｍはｍ≧２の整数）のサブ画素に分割する場合、図２５に示し
た画素構成を実現するためには、１つの画素が有する走査線の本数を２本以上ｍ本以下と
し、ｍ個のサブ画素のうち少なくとも１個のサブ画素が有する選択トランジスタを、他の
サブ画素が有する選択トランジスタと異なる走査線と接続すればよい。
【０１２１】
なお、図２５は、走査線を複数設け、どの走査線を選択するかを制御して、発光させる発
光素子の数を変えることにより、階調を表現する場合の構成例であったが、信号線を複数
設け、どの信号線にどのような信号を入力するかを制御して、発光させる発光素子の数を
変えることにより、階調を表現ことも可能である。この場合の構成例を図２６に示す。
【０１２２】
まず、図２６に示した画素の構成について説明する。サブ画素１は、第１の選択トランジ
スタ２６１１、第１の駆動トランジスタ２６１３、第１の保持容量２６１２、第１の信号
線２６１５、第１の電源線２６１６、走査線２６１７、第１の発光素子２６１４、第２の
電源線２６１８から構成される。
【０１２３】
第１の選択トランジスタ２６１１は、ゲート電極が、走査線２６１７に接続され、第１の
電極が、第１の信号線２６１５に接続され、第２の電極が、第１の保持容量２６１２の第
２の電極、及び第１の駆動トランジスタ２６１３のゲート電極と接続される。第１の保持
容量２６１２は、第１の電極が、第１の電源線２６１６に接続される。第１の駆動トラン
ジスタ２６１３は、第１の電極が、第１の電源線２６１６に接続され、第２の電極が、第
１の発光素子２６１４の第１の電極に接続される。第１の発光素子２６１４は、第２の電
極が、第２の電源線２６１８に接続される。
【０１２４】
サブ画素２は、第２の選択トランジスタ２６２１、第２の駆動トランジスタ２６２３、第
２の保持容量２６２２、第２の信号線２６２５、第１の電源線２６１６、走査線２６２７
、第２の発光素子２６２４、第３の電源線２６２８から構成される。サブ画素２の各素子
及び配線の接続は、サブ画素１と同様であるため、説明を割愛する。
【０１２５】
次に、図２６に示した画素の動作について説明する。ここでは、サブ画素１の動作につい
て説明する。走査線２６１７の電位を高くすることにより、走査線２６１７を選択し、第
１の選択トランジスタ２６１１をオン状態にして、第１の信号線２６１５から信号を第１
の保持容量２６１２に入力する。すると、その信号に応じて、第１の駆動トランジスタ２
６１３の電流が制御され、第１の電源線２６１６から第１の発光素子２６１４に電流が流
れる。なお、サブ画素２の動作については、サブ画素１の動作と同様であるため、説明を
割愛する。
【０１２６】
このとき、第１及び第２の信号線２６１５、２６２５に入力する信号によって、発光する
発光素子の数が変化する。例えば、第１の信号線２６１５にＬｏの信号を入力し、第２の
信号線２６２５にＨｉの信号を入力すると、第１の駆動トランジスタ２６１３のみがオン
状態となるため、第１の発光素子２６１４のみが発光する。つまり、サブ画素１のみが発
光する。一方、第１の信号線２６１５にＨｉの信号を入力し、第２の信号線２６２５にＬ
ｏの信号を入力すると、第２の駆動トランジスタ２６２３のみがオン状態となるため、第
２の発光素子２６２４のみが発光する。つまり、サブ画素２のみが発光する。また、第１
及び第２の信号線２６１５、２６２５にＬｏの信号を入力すると、第１及び第２の駆動ト
ランジスタ２６１３、２６２３が共にオン状態となるため、第１及び第２の発光素子２６
１４、２６２４が発光する。つまり、サブ画素１とサブ画素２の両方が発光する。
【０１２７】
なお、１つの画素をｍ個（ｍはｍ≧２の整数）のサブ画素に分割する場合、図２６に示し
た画素構成を実現するためには、１つの画素が有する信号線の本数を２本以上ｍ本以下と
し、ｍ個のサブ画素のうち少なくとも１個のサブ画素が有する選択トランジスタを、他の
サブ画素が有する選択トランジスタと異なる信号線と接続すればよい。
【０１２８】
なお、図２５、図２６では、各サブ画素には共通の電源線（第１の電源線２５１８、２６
１８）が接続されていたが、図２５、図２６における第１の電源線に相当する電源線を複
数設け、サブ画素に加える電源電圧を変えてもよい。例えば、図２５において、第１の電
源線に相当する電源線を２本にした場合の構成例を図２７に示す。
【０１２９】
まず、図２７に示した画素の構成について説明する。サブ画素１は、第１の選択トランジ
スタ２７１１、第１の駆動トランジスタ２７１３、第１の保持容量２７１２、信号線２７
１５、第１の電源線２７１６、第１の走査線２７１７、第１の発光素子２７１４、第２の
電源線２７１８から構成される。
【０１３０】
第１の選択トランジスタ２７１１は、ゲート電極が、第１の走査線２７１７に接続され、
第１の電極が、信号線２７１５に接続され、第２の電極が、第１の保持容量２７１２の第
２の電極、及び第１の駆動トランジスタ２７１３のゲート電極と接続される。第１の保持
容量２７１２は、第１の電極が、第１の電源線２７１６に接続される。第１の駆動トラン
ジスタ２７１３は、第１の電極が、第１の電源線２７１６に接続され、第２の電極が、第
１の発光素子２７１４の第１の電極に接続される。第１の発光素子２７１４は、第２の電
極が、第２の電源線２７１８に接続される。
【０１３１】
サブ画素２は、第２の選択トランジスタ２７２１、第２の駆動トランジスタ２７２３、第
２の保持容量２７２２、信号線２７１５、第４の電源線２７３６、第２の走査線２７２７
、第２の発光素子２７２４、第３の電源線２７２８から構成される。なお、サブ画素２の
各素子及び配線の接続は、サブ画素１と同様であるため、説明を割愛する。
【０１３２】
ここで、第１及び第４の電源線２７１６、２７３６に印加する電圧を制御することにより
、第１及び第２の発光素子２７１４、２７２４に流れる電流を制御することができる。そ
の結果、各サブ画素の発光強度を変えることができ、これにより階調を表現することがで
きる。
【０１３３】
なお、１つの画素をｍ個（ｍはｍ≧２の整数）のサブ画素に分割する場合、図２７に示し
た画素構成を実現するためには、１つの画素が有する図２５、図２６における第１の電源
線に相当する電源線の本数を２本以上ｍ本以下とし、ｍ個のサブ画素のうち少なくとも１
個のサブ画素が有する駆動トランジスタを、他のサブ画素が有する駆動トランジスタと異
なる前記電源線と接続すればよい。
【０１３４】
次に、画素に信号を書き込む期間と点灯する期間とが分離されていない場合のタイミング
チャートを図２８に示す。各行において、信号書き込み動作を行うと、すぐに点灯期間が
開始する。
【０１３５】
ある行において、信号を書き込み、所定の点灯期間が終了したのち、次のサブフレームに
おける信号の書き込み動作を開始する。これを繰り返すことにより、点灯期間の長さが、
１、４、１６という順序で配置される。
【０１３６】
このようにすることにより、信号の書き込み動作が遅くても、１フレーム内にたくさんの
サブフレームを配置することが可能となる。
【０１３７】
このような駆動方法は、プラズマディスプレイに適用することが好適である。なお、プラ
ズマディスプレイに用いる場合は、初期化の動作などが必要になるが、図２８では、簡単
のため、省略している。
【０１３８】
また、この駆動方法は、ＥＬディスプレイやフィールドエミッションディスプレイやデジ
タル・マイクロミラー・デバイス（ＤＭＤ）を用いたディスプレイなどに適用することも
好適である。
【０１３９】
ここで、画素に信号を書き込む期間と点灯する期間とが分離されていない駆動方法を実現
するための画素構成を図２９に示す。なお、このような駆動方法を実現するためには、同
時に複数の行を選択することが可能でなければならない。
【０１４０】
まず、図２９に示した画素の構成について説明する。サブ画素１は、第１の選択トランジ
スタ２９１１、第２の選択トランジスタ２９２１、第１の駆動トランジスタ２９１３、第
１の保持容量２９１２、第１の信号線２９１５、第２の信号線２９２５、第１の電源線２
９１６、第１の走査線２９１７、第２の走査線２９２７、第１の発光素子２９１４、第２
の電源線２９１８から構成される。
【０１４１】
第１の選択トランジスタ２９１１は、ゲート電極が、第１の走査線２９１７に接続され、
第１の電極が、第１の信号線２９１５に接続され、第２の電極が、第２の選択トランジス
タ２９２１の第２の電極、及び第１の保持容量２９１２の第２の電極、及び第１の駆動ト
ランジスタ２９１３のゲート電極と接続される。第２の選択トランジスタ２９２１は、ゲ
ート電極が、第２の走査線２９２７に接続され、第１の電極が、第２の信号線２９２５に
接続される。第１の保持容量２９１２は、第１の電極が、第１の電源線２９１６に接続さ
れる。第１の駆動トランジスタ２９１３は、第１の電極が、第１の電源線２９１６に接続
され、第２の電極が、第１の発光素子２９１４の第１の電極に接続される。第１の発光素
子２９１４は、第２の電極が、第２の電源線２９１８に接続される。
【０１４２】
サブ画素２は、第３の選択トランジスタ２９３１、第４の選択トランジスタ２９４１、第
２の駆動トランジスタ２９２３、第２の保持容量２９２２、第１の信号線２９１５、第２
の信号線２９２５、第１の電源線２９１６、第３の走査線２９３７、第４の走査線２９４
７、第２の発光素子２９２４、第３の電源線２９２８から構成される。サブ画素２の各素
子及び配線の接続は、サブ画素１と同様であるため、説明を割愛する。
【０１４３】
次に、図２９に示した画素の動作について説明する。ここでは、サブ画素１の動作につい
て説明する。第１の走査線２９１７の電位を高くすることにより、第１の走査線２９１７
を選択し、第１の選択トランジスタ２９１１をオン状態にして、第１の信号線２９１５か
ら信号を第１の保持容量２９１２に入力する。すると、その信号に応じて、第１の駆動ト
ランジスタ２９１３の電流が制御され、第１の電源線２９１６から、第１の発光素子２９
１４に電流が流れる。同様に、第２の走査線２９２７の電位を高くすることにより、第２
の走査線２９２７を選択し、第２の選択トランジスタ２９２１をオン状態にして、第２の
信号線２９２５から信号を第１の保持容量２９１２に入力する。すると、その信号に応じ
て、第１の駆動トランジスタ２９１３の電流が制御され、第１の電源線２９１６から、第
１の発光素子２９１４に電流が流れる。なお、サブ画素２の動作については、サブ画素１
の動作と同様であるため、説明を割愛する。
【０１４４】
第１の走査線２９１７と第２の走査線２９２７とは、別々に制御出来る。同様に、第３の
走査線２９３７と第４の走査線２９４７とは、別々に制御出来る。また、第１の信号線２
９１５と第２の信号線２９２５とは、別々に制御出来る。よって、同時に２行分の画素に
信号を入力することが可能であるため、図２８のような駆動法が実現出来る。
【０１４５】
なお、図２５の回路を用いて、図２８のような駆動法を実現することも可能である。その
場合のタイミングチャートを図３０に示す。図３０に示すように、１ゲート選択期間を複
数（図３０では２つ）のサブゲート選択期間に分割する。そして、各サブゲート選択期間
内で、各々の走査線の電位を高くすることにより、各々の走査線を選択し、その時に対応
する信号を信号線２５１５に入力する。例えば、ある１ゲート選択期間において、前半は
ｉ行目を選択し、後半はｊ行目を選択する。すると、１ゲート選択期間において、あたか
も同時に２行分を選択したかのように動作させることが可能となる。
【０１４６】
なお、このような駆動方法の詳細については、例えば、特開２００１−３２４９５８号公
報等に記載されており、その内容を本願と組み合わせて適用することが出来る。
【０１４７】
なお、図２９では、走査線と信号線を複数設けた例を示したが、信号線を１本にし、第１
〜第４の選択トランジスタの第１の電極を信号線に接続してもよい。また、図２９におけ
る第１の電源線に相当する電源線を複数設けてもよい。
【０１４８】
次に、画素の信号を消去する動作を行う場合のタイミングチャートを図３１に示す。各行
において、信号書き込み動作を行い、次の信号書き込み動作が来る前に、画素の信号を消
去する。このようにすることにより、点灯期間の長さを容易に制御できるようになる。
【０１４９】
ある行において、信号を書き込み、所定の点灯期間が終了したのち、次のサブフレームに
おける信号の書き込み動作を開始する。もし、点灯期間が短い場合は、信号消去動作を行
い、強制的に非点灯状態にする。このようなことを繰り返すことにより、点灯期間の長さ
が、１、４、１６という順序で配置される。
【０１５０】
なお、図３１では、点灯期間が１と４の場合において、信号消去動作を行っているが、こ
れに限定されない。他の点灯期間においても、消去動作を行ってもよい。
【０１５１】
このようにすることにより、信号の書き込み動作が遅くても、１フレーム内にたくさんの
サブフレームを配置することが可能となる。また、消去動作を行う場合は、消去用のデー
タをビデオ信号と同様に取得する必要がないため、ソースドライバの駆動周波数も低減出
来る。
【０１５２】
このような駆動方法は、プラズマディスプレイに適用することが好適である。なお、プラ
ズマディスプレイに用いる場合は、初期化の動作などが必要になるが、図３１では、簡単
のため、省略している。
【０１５３】
また、この駆動方法は、ＥＬディスプレイやフィールドエミッションディスプレイやデジ
タル・マイクロミラー・デバイス（ＤＭＤ）を用いたディスプレイなどに適用することも
好適である。
【０１５４】
ここで、消去動作を行う場合の画素構成を図３２に示す。図３２に示す画素は、消去トラ
ンジスタを用いて消去動作を行う場合の構成例である。
【０１５５】
まず、図３２に示した画素の構成について説明する。サブ画素１は、第１の選択トランジ
スタ３２１１、第１の駆動トランジスタ３２１３、第１の消去トランジスタ３２１９、第
１の保持容量３２１２、信号線３２１５、第１の電源線３２１６、第１の走査線３２１７
、第２の走査線３２２７、第１の発光素子３２１４、第２の電源線３２１８から構成され
る。
【０１５６】
第１の選択トランジスタ３２１１は、ゲート電極が、第１の走査線３２１７に接続され、
第１の電極が、信号線３２１５に接続され、第２の電極が、第１の消去トランジスタ３２
１９の第２の電極、及び第１の保持容量３２１２の第２の電極、及び第１の駆動トランジ
スタ３２１３のゲート電極と接続される。第１の消去トランジスタ３２１９は、ゲート電
極が、第２の走査線３２２７に接続され、第１の電極が、第１の電源線３２１６に接続さ
れる。第１の保持容量３２１２は、第１の電極が、第１の電源線３２１６に接続される。
第１の駆動トランジスタ３２１３は、第１の電極が、第１の電源線３２１６に接続され、
第２の電極が、第１の発光素子３２１４の第１の電極に接続される。第１の発光素子３２
１４は、第２の電極が、第２の電源線３２１８に接続される。
【０１５７】
サブ画素２は、第２の選択トランジスタ３２２１、第２の駆動トランジスタ３２２３、第
２の消去トランジスタ３２２９、第２の保持容量３２２２、信号線３２１５、第１の電源
線３２１６、第３の走査線３２３７、第４の走査線３２４７、第２の発光素子３２２４、
第３の電源線３２２８から構成される。サブ画素２の各素子及び配線の接続は、サブ画素
１と同様であるため、説明を割愛する。
【０１５８】
次に、図３２に示した画素の動作について説明する。ここでは、サブ画素１の動作につい
て説明する。第１の走査線３２１７の電位を高くすることにより、第１の走査線３２１７
を選択し、第１の選択トランジスタ３２１１をオン状態にして、信号線３２１５から信号
を第１の保持容量３２１２に入力する。すると、その信号に応じて、第１の駆動トランジ
スタ３２１３、の電流が制御され、第１の電源線３２１６から第１の発光素子３２１４に
電流が流れる。
【０１５９】
信号を消去したい場合は、第２の走査線３２２７の電位を高くすることにより、第２の走
査線３２２７を選択し、第１の消去トランジスタ３２１９をオン状態にして、第１の駆動
トランジスタ３２１３がオフ状態になるようにする。すると、第１の発光素子３２１４に
は、電流が流れないようになる。その結果、非点灯期間を作ることができ、点灯期間の長
さを自由に制御できるようになる。
【０１６０】
なお、サブ画素２の動作は、サブ画素１の動作と同様であるため、説明を割愛する。
【０１６１】
図３２では、消去トランジスタ３２１９、３２２９を用いていたが、別の方法を用いるこ
とも出来る。なぜなら、強制的に非点灯期間をつくればよいので、発光素子３２１４、３
２２４に電流が供給されないようにすればよいからである。よって、第１の電源線３２１
６から、発光素子３２１４、３２２４を通って、第２及び第３の電源線３２１８、３２２
８に電流が流れる経路のどこかに、スイッチを配置して、そのスイッチのオンオフを制御
して、非点灯期間を作ればよい。あるいは、駆動トランジスタ３２１３、３２２３のゲー
ト・ソース間電圧を制御して、駆動トランジスタが強制的にオフになるようにすればよい
。
【０１６２】
ここで、駆動トランジスタを強制的にオフにする場合の画素構成の例を図３３に示す。図
３３に示した画素は、消去ダイオードを用いて駆動トランジスタを強制的にオフにする場
合の構成例である。
【０１６３】
まず、図３３に示した画素の構成について説明する。サブ画素１は、第１の選択トランジ
スタ３３１１、第１の駆動トランジスタ３３１３、第１の保持容量３３１２、信号線３３
１５、第１の電源線３３１６、第１の走査線３３１７、第２の走査線３３２７、第１の発
光素子３３１４、第２の電源線３３１８、第１の消去ダイオード３３１９から構成される
。
【０１６４】
第１の選択トランジスタ３３１１は、ゲート電極が、第１の走査線３３１７に接続され、
第１の電極が、信号線３３１５に接続され、第２の電極が、第１の消去ダイオード３３１
９の第２の電極、及び第１の保持容量３３１２の第２の電極、及び第１の駆動トランジス
タ３３１３のゲート電極と接続される。第１の消去ダイオード３３１９は、第１の電極が
、第２の走査線３３２７に接続される。第１の保持容量３３１２は、第１の電極が、第１
の電源線３３１６に接続される。第１の駆動トランジスタ３３１３は、第１の電極が、第
１の電源線３３１６に接続され、第２の電極が、第１の発光素子３３１４の第１の電極に
接続される。第１の発光素子３３１４は、第２の電極が、第２の電源線３３１８に接続さ
れる。
【０１６５】
サブ画素２は、第２の選択トランジスタ３３２１、第２の駆動トランジスタ３３２３、第
２の保持容量３３２２、信号線３３１５、第１の電源線３３１６、第３の走査線３３３７
、第４の走査線３３４７、第２の発光素子３３２４、第３の電源線３３２８、第２の消去
ダイオード３３２９から構成される。サブ画素２の各素子及び配線の接続は、サブ画素１
と同様であるため、説明を割愛する。
【０１６６】
次に、図３３に示した画素の動作について説明する。ここでは、サブ画素１の動作につい
て説明する。第１の走査線３３１７の電位を高くすることにより、第１の走査線３３１７
を選択し、第１の選択トランジスタ３３１１をオン状態にして、信号線３３１５から信号
を第１の保持容量３３１２に入力する。すると、その信号に応じて、第１の駆動トランジ
スタ３３１３の電流が制御され、第１の電源線３３１６から第１の発光素子３３１４に電
流が流れる。
【０１６７】
信号を消去したい場合は、第２の走査線３３２７の電位を高くすることにより、第２の走
査線３３２７を選択し、第１の消去ダイオード３３１９がオンして、第２の走査線３３２
７から第１の駆動トランジスタ３３１３のゲート電極へ電流が流れるようにする。その結
果、第１の駆動トランジスタ３３１３がオフ状態になる。すると、第１の電源線３３１６
から第１の発光素子３３１４に電流が流れないようになる。その結果、非点灯期間を作る
ことができ、点灯期間の長さを自由に制御できるようになる。
【０１６８】
信号を保持しておきたい場合は、第２の走査線３３２７の電位を低くすることにより、第
２の走査線３３２７を非選択しておく。すると、第１の消去ダイオード３３１９がオフす
るので、第１の駆動トランジスタ３３１３のゲート電位は保持される。
【０１６９】
なお、サブ画素２の動作は、サブ画素１の動作と同様であるため、説明を割愛する。
【０１７０】
なお、消去ダイオード３３１９、３３２９は、整流性がある素子であれば、なんでもよい
。ＰＮ型ダイオードでもよいし、ＰＩＮ型ダイオードでもよいし、ショットキー型ダイオ
ードでもよいし、ツェナー型ダイオードでもよい。
【０１７１】
また、ダイオード接続（ゲートとドレインを接続）されたトランジスタを用いてもよい。
その場合の回路図を図３４に示す。第１及び第２の消去ダイオード３３１９、３３２９と
して、ダイオード接続されたトランジスタ３４１９、３４２９を用いている。なお、図３
４では、ダイオード接続されたトランジスタとしてＮチャネル型を用いているが、これに
限定されない。Ｐチャネル型を用いてもよい。
【０１７２】
なお、さらに別の回路として、図２５の回路を用いて、図３１のような駆動法を実現する
ことも可能である。その場合のタイミングチャートを図３０に示す。図３０に示すように
、１ゲート選択期間を複数（図３０では２つ）のサブゲート選択期間に分割する。そして
、各サブゲート選択期間内で、各々の走査線の電位を高くすることにより、各々の走査線
を選択し、その時に対応する信号（ビデオ信号と消去するための信号）を信号線２５１５
に入力する。例えば、ｉ行目の画素には信号を書き込み、ｊ行目の画素では信号を消去す
る場合、ある１ゲート選択期間において、前半のサブゲート選択期間ではｉ行目を選択し
、後半のサブゲート選択期間ではｊ行目を選択する。そして、ｉ行目が選択されていると
きは、ｉ行目の画素に入力すべきビデオ信号を信号線２５１５に入力する。一方、ｊ行目
が選択されているときは、ｊ行目の画素の駆動トランジスタがオフするような信号を信号
線２５１５に入力する。すると、１ゲート選択期間において、あたかも同時に２行分を選
択したかのように動作させることが可能となる。
【０１７３】
なお、このような駆動方法の詳細については、例えば、特開２００１−３２４９５８号公
報等に記載されており、その内容を本願と組み合わせて適用することが出来る。
【０１７４】
なお、図３２〜図３４では、走査線を複数設けた例を示したが、信号線を複数設けてもよ
いし、図３２〜図３４における第１の電源線に相当する電源線を複数設けてもよい。
【０１７５】
なお、本実施の形態において示したタイミングチャートや画素構成や駆動方法は、一例で
あり、これに限定されない。様々なタイミングチャートや画素構成や駆動方法に適用する
ことが可能である。また、本実施形態で示した画素構成において、トランジスタの極性は
、これに限定されない。
【０１７６】
なお、本実施の形態において、１フレーム内に、点灯期間や信号書き込み期間や非点灯期
間が配置されていたが、これに限定されない。それ以外の動作期間が配置されていてもよ
い。例えば、発光素子に加える電圧を、通常とは逆の極性のものにするような期間、いわ
ゆる、逆バイアス期間を設けてもよい。逆バイアス期間を設けることにより、発光素子の
信頼性が向上する場合がある。
【０１７７】
なお、本実施の形態で述べた内容は、実施の形態１で述べた内容と自由に組み合わせて実
施することができる。
【０１７８】
（実施の形態３）
本実施形態では、本発明の表示装置における画素のレイアウトについて述べる。例として
、図２５に示した回路図について、そのレイアウト図を図３５に示す。なお、回路図やレ
イアウト図は、図２５や図３５に限定されない。
【０１７９】
図３５では、第１及び第２の選択トランジスタ３５１１、３５２１、第１及び第２の駆動
トランジスタ３５１３、３５２３、第１及び第２の保持容量３５１２、３５２２、第１及
び第２の発光素子の電極３５１４、３５２４、信号線３５１５、電源線３５１６、第１及
び第２の走査線３５１７、３５２７が配置されている。サブ画素１（ＳＰ１）について、
第１の選択トランジスタ３５１１のソース電極とドレイン電極は各々、信号線３５１５と
第１の駆動トランジスタ３５１３のゲート電極に接続されている。第１の選択トランジス
タ３５１１のゲート電極は、第１の走査線３５１７に接続されている。第１の駆動トラン
ジスタ３５１３のソース電極とドレイン電極は各々、電源線３５１６と第１の発光素子の
電極３５１４に接続されている。第１の保持容量３５１２は、第１の駆動トランジスタ３
５１３のゲート電極と電源線３５１６の間に接続されている。サブ画素２（ＳＰ２）につ
いても、同様の接続関係がなされている。そして、第１及び第２の発光素子の電極３５１
４、３５２４の面積比が１：２となっている。
【０１８０】
信号線３５１５、電源線３５１６は、第２配線によって形成され、第１及び第２の走査線
３５１７、３５２７は、第１配線によって形成されている。
【０１８１】
図３６には、サブ画素の面積比を１：２：４にした場合の画素のレイアウト図を示す。図
３６では、第１、第２及び第３の選択トランジスタ３６１１、３６２１、３６３１、第１
、第２及び第３の駆動トランジスタ３６１３、３６２３、３６３３、第１、第２及び第３
の保持容量３６１２、３６２２、３６３２、第１、第２及び第３の発光素子の電極３６１
４、３６２４、３６３４、信号線３６１５、電源線３６１６、第１、第２及び第３の走査
線３６１７、３６２７、３６３７が配置されている。そして、第１、第２及び第３の発光
素子の電極３６１４、３６２４、３６３４の面積比が１：２：４となっている。
【０１８２】
トップゲート構造の場合は、基板、半導体層、ゲート絶縁膜、第１配線、層間絶縁膜、第
２配線、の順で膜が構成される。ボトムゲート構造の場合は、基板、第１配線、ゲート絶
縁膜、半導体層、層間絶縁膜、第２配線、の順で膜が構成される。
【０１８３】
なお、本実施形態では、駆動トランジスタをシングルゲート構造で記載したが、マルチゲ
ート構造でもよい。図３５で、駆動トランジスタ３５１３、３５２３をダブルゲート構造
にしたレイアウト図を図３７に示す。また、チャネル領域に関しては、シングルチャネル
構造でもよいし、マルチチャネル構造でもよい。
【０１８４】
なお、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各画素において、画素の総発光面積を変えてもよ
い。この場合の実施の形態を図３８に示す。図３８では、画素の総発光面積が大きい順に
Ｇ、Ｒ、Ｂとなっている。これにより、Ｒ、Ｇ、Ｂの適切な色バランスを実現でき、より
高精細なカラー表示が可能となる。
【０１８５】
また、Ｒ、Ｇ、Ｂ、Ｗ（白）構成において、ＲＧＢ部のサブ画素の数とＷ部のサブ画素の
数とが異なってもよい。この場合の実施の形態を図３９に示す。図３９では、ＲＧＢ部は
２個のサブ画素に分割されており、Ｗ部は３個のサブ画素に分割されている。これにより
、より高精細な白表示が可能となる。
【０１８６】
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態２で述べた内容と自由に
組み合わせて実施することができる。
【０１８７】
（実施の形態４）
本実施形態では、表示装置、および、信号線駆動回路や走査線駆動回路などの構成とその
動作について説明する。本実施形態では、１つの画素を２個のサブ画素（ＳＰ１、ＳＰ２
）に分割した場合を例に説明する。
【０１８８】
例えば、画素構成として、複数の走査線を設けるタイプを採用した場合を考える。まず、
画素に信号を書き込む期間と点灯する期間とが分離されている場合、表示装置は、図４０
（Ａ）に示すように、画素部４００１、第１及び第２の走査線駆動回路４００２、４００
３、信号線駆動回路４００４を有している。この場合の画素構成は、一例として、図２５
のようになっている。
【０１８９】
まずは、走査線駆動回路について説明する。第１及び第２の走査線駆動回路４００２、４
００３は、画素部４００１に選択信号を順次出力する。第１及び第２の走査線駆動回路４
００２、４００３の構成の一例を図４０（Ｂ）に示す。走査線駆動回路は、シフトレジス
タ４００５やバッファ回路４００６などから構成されている。
【０１９０】
次に、図４０（Ｂ）に示した第１及び第２の走査線駆動回路４００２、４００３の動作を
簡単に説明する。シフトレジスタ４００５には、クロック信号（Ｇ−ＣＬＫ）、スタート
パルス（Ｇ−ＳＰ）、クロック反転信号（Ｇ−ＣＬＫＢ）が入力され、これらの信号のタ
イミングに従って、順次サンプリングパルスが出力される。出力されたサンプリングパル
スは、バッファ回路４００６で増幅され、各走査線から画素部４００１へ入力される。
【０１９１】
なお、バッファ回路４００６の構成として、レベルシフタ回路を有してもよい。また、走
査線駆動回路４００２は、シフトレジスタ４００５やバッファ回路４００６の他に、パル
ス幅制御回路などが配置されてもよい。
【０１９２】
ここで、第１の走査線駆動回路４００２は、サブ画素１（ＳＰ１）に接続された走査線に
順次選択信号を出力するための駆動回路であり、第２の走査線駆動回路４００３は、サブ
画素２（ＳＰ２）に接続された走査線に順次選択信号を出力するための駆動回路である。
なお、一般に、１つの画素をｍ個（ｍはｍ≧２の整数）のサブ画素に分割した場合、ｍ個
の走査線駆動回路を設ければよい。
【０１９３】
次に、信号線駆動回路について説明する。信号線駆動回路４００４は、画素部４００１に
ビデオ信号を順次出力する。画素部４００１では、ビデオ信号に従って、光の状態を制御
することにより、画像を表示する。信号線駆動回路４００４から画素部４００１へ入力す
るビデオ信号は、電圧である場合が多い。つまり、各画素に配置された発光素子や発光素
子を制御する素子は、信号線駆動回路４００４から入力されるビデオ信号（電圧）によっ
て、状態を変化させる。画素に配置する発光素子の例としては、ＥＬ素子やＦＥＤ（フィ
ールドエミッションディスプレイ）で用いる素子や液晶やＤＭＤ（デジタル・マイクロミ
ラー・デバイス）などがあげられる。
【０１９４】
信号線駆動回路４００４の構成の一例を図４０（Ｃ）に示す。信号線駆動回路４００４は
、シフトレジスタ４００７、第１ラッチ回路（ＬＡＴ１）４００８、第２ラッチ回路（Ｌ
ＡＴ２）４００９、増幅回路４０１０などから構成されている。なお、増幅回路４０１０
の構成として、バッファ回路を有してもよいし、レベルシフタ回路を有してもよいし、デ
ジタル信号をアナログに変換する機能を有する回路を有してもよいし、ガンマ補正を行う
機能を有する回路を有してもよい。
【０１９５】
また、画素は、ＥＬ素子などの発光素子を有している。その発光素子に電流（ビデオ信号
）を出力する回路、すなわち、電流源回路を有していることもある。
【０１９６】
ここで、信号線駆動回路４００４の動作を簡単に説明する。シフトレジスタ４００７は、
クロック信号（Ｓ−ＣＬＫ）、スタートパルス（ＳＰ）、クロック反転信号（Ｓ−ＣＬＫ
Ｂ）が入力され、これらの信号のタイミングに従って、順次サンプリングパルスが出力さ
れる。
【０１９７】
シフトレジスタ４００７より出力されたサンプリングパルスは、第１ラッチ回路（ＬＡＴ
１）４００８に入力される。第１ラッチ回路（ＬＡＴ１）４００８には、ビデオ信号線４
０１１より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミング
に従って、各列でビデオ信号を保持していく。
【０１９８】
第１ラッチ回路（ＬＡＴ１）４００８において、最終列までビデオ信号の保持が完了する
と、水平帰線期間中に、ラッチ制御線４０１２よりラッチパルス（Ｌａｔｃｈ  Ｐｕｌｓ
ｅ）が入力され、第１ラッチ回路（ＬＡＴ１）４００８に保持されていたビデオ信号は、
一斉に第２ラッチ回路（ＬＡＴ２）４００９に転送される。その後、第２ラッチ回路（Ｌ
ＡＴ２）４００９に保持されたビデオ信号は、１行分が同時に、増幅回路４０１０へと入
力される。そして、増幅回路４０１０から出力される信号は、画素部４００１へ入力され
る。
【０１９９】
第２ラッチ回路（ＬＡＴ２）４００９に保持されたビデオ信号が増幅回路４０１０に入力
され、そして、画素部４００１に入力されている間、シフトレジスタ４００７においては
再びサンプリングパルスが出力される。つまり、同時に２つの動作が行われる。これによ
り、線順次駆動が可能となる。以後、この動作を繰り返す。
【０２００】
なお、信号線駆動回路やその一部（電流源回路や増幅回路など）は、画素部４００１と同
一基板上に存在せず、例えば、外付けのＩＣチップを用いて構成されることもある。
【０２０１】
以上のような走査線駆動回路及び信号線駆動回路を用いることにより、画素に信号を書き
込む期間と点灯する期間とが分離されている場合の駆動を実現できる。
【０２０２】
次に、画素の信号を消去する動作を行う場合、表示装置は、図４１に示すように、画素部
４１０１、第１、第２、第３及び第４の走査線駆動回路４１０２、４１０３、４１０４、
４１０５、信号線駆動回路４１０６を有している。この場合の画素構成は、一例として、
図３２のようになっている。なお、走査線駆動回路及び信号線駆動回路の構成は、図４０
で説明したものと同様であるため、ここでは説明を割愛する。
【０２０３】
ここで、第１及び第３の走査線駆動回路４１０２、４１０４は、サブ画素１に接続された
走査線を駆動させるための回路である。ここで、第１の走査線駆動回路４１０２は、サブ
画素１に接続された第１の走査線（選択トランジスタが接続されている走査線）に順次選
択信号を出力する。一方、第３の走査線駆動回路４１０４は、サブ画素１に接続された第
２の走査線（消去トランジスタが接続されている走査線）に順次消去信号を出力する。こ
れにより、サブ画素１に選択信号や消去信号が書き込まれる。
【０２０４】
同様に、第２及び第４の走査線駆動回路４１０３、４１０５は、サブ画素２に接続された
走査線を駆動させるための回路である。ここで、第２の走査線駆動回路４１０３は、サブ
画素２に接続された第３の走査線に順次選択信号を出力する。一方、第４の走査線駆動回
路４１０５は、サブ画素２に接続された第４の走査線に順次消去信号を出力する。これに
より、サブ画素２に選択信号や消去信号が書き込まれる。
【０２０５】
以上のような走査線駆動回路及び信号線駆動回路を用いることにより、画素の信号を消去
する動作を行う場合の駆動を実現できる。
【０２０６】
なお、本実施形態では、画素構成として複数の走査線を設けるタイプを採用した場合につ
いて説明したが、画素構成として複数の信号線を設けるタイプを採用した場合は、各サブ
画素に対応した信号線駆動回路を設ければよい。
【０２０７】
例えば、画素の信号を消去する動作を行う場合、表示装置は、図４２に示すように、画素
部４２０１、第１及び第２の走査線駆動回路４２０２、４２０３、第１及び第２の信号線
駆動回路４２０４、４２０５を有している。なお、走査線駆動回路及び信号線駆動回路の
構成は、図４０で説明したものと同様であるため、ここでは説明を割愛する。
【０２０８】
ここで、第１の走査線駆動回路４２０２は、第１の走査線（選択トランジスタが接続され
ている走査線）に順次選択信号を出力するための駆動回路であり、第２の走査線駆動回路
４２０３は、第２の走査線（消去トランジスタが接続されている走査線）に順次消去信号
を出力するための駆動回路である。
【０２０９】
また、第１の信号線駆動回路４２０４は、サブ画素１（ＳＰ１）に接続された信号線に順
次ビデオ信号を出力するための駆動回路であり、第２の信号線駆動回路４２０５は、サブ
画素２（ＳＰ２）に接続された信号線に順次ビデオ信号を出力するための駆動回路である
。なお、一般に、１つの画素をｍ個（ｍはｍ≧２の整数）のサブ画素に分割した場合、ｍ
個の信号線駆動回路を設ければよい。
【０２１０】
以上のような走査線駆動回路及び信号線駆動回路を用いることにより、画素の信号を消去
する動作を行う場合の駆動を実現できる。
【０２１１】
なお、信号線駆動回路や走査線駆動回路などの構成は、図４０〜図４２に限定されない。
【０２１２】
なお、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、ど
のような基板上に形成されていてもよい。したがって、図４０〜図４２で示したような回
路が、全てガラス基板上に形成されていてもよいし、プラスチック基板に形成されていて
もよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよい
し、どのような基板上に形成されていてもよい。あるいは、図４０〜図４２における回路
の一部が、ある基板に形成されており、図４０〜図４２における回路の別の一部が、別の
基板に形成されていてもよい。つまり、図４０〜図４２における回路の全てが同じ基板上
に形成されていなくてもよい。例えば、図４０〜図４２において、画素部と走査線駆動回
路とは、ガラス基板上にトランジスタを用いて形成し、信号線駆動回路（もしくはその一
部）は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ
）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａ
ｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続
してもよい。
【０２１３】
なお、本実施の形態で説明した内容は、実施の形態１〜実施の形態３で説明した内容を利
用したものに相当する。したがって、実施の形態１〜実施の形態３で説明した内容は、本
実施の形態にも適用できる。
【０２１４】
（実施の形態５）
本実施形態では、本発明の表示装置を構成するトランジスタの構造について説明する。本
実施形態では、トランジスタの半導体層にアモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を用
いた場合について説明する。図４３にはトップゲートのトランジスタ、図４４及び図４５
にはボトムゲートのトランジスタの場合について示す。
【０２１５】
アモルファスシリコンを半導体層に用いたトップゲート構造のトランジスタの断面を図４
３（Ａ）に示す。図４３（Ａ）に示すように、基板４３０１上に下地膜４３０２が形成さ
れている。さらに下地膜４３０２上に画素電極４３０３が形成されている。また、画素電
極４３０３と同層に同じ材料からなる第１の電極４３０４が形成されている。
【０２１６】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜
４３０２としては、窒化アルミ（ＡｌＮ）や酸化シリコン（ＳｉＯ２）、酸化窒化シリコ
ン（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０２１７】
また、下地膜４３０２上に配線４３０５及び配線４３０６が形成され、画素電極４３０３
の端部が配線４３０５で覆われている。配線４３０５及び配線４３０６の上部にＮ型の導
電型を有するＮ型半導体層４３０７及びＮ型半導体層４３０８が形成されている。また、
配線４３０５と配線４３０６の間であって、下地膜４３０２上に半導体層４３０９が形成
されている。そして、半導体層４３０９の一部はＮ型半導体層４３０７及びＮ型半導体層
４３０８上にまで延長されている。なお、この半導体層はアモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）、微結晶半導体（μ−Ｓｉ：Ｈ）等の非結晶性を有する半導体膜で形成されてい
る。また、半導体層４３０９上にゲート絶縁膜４３１０が形成されている。また、ゲート
絶縁膜４３１０と同層の同じ材料からなる絶縁膜４３１１が第１の電極４３０４上にも形
成されている。なお、ゲート絶縁膜４３１０としては酸化シリコン膜や窒化シリコン膜な
どが用いられる。
【０２１８】
また、ゲート絶縁膜４３１０上に、ゲート電極４３１２が形成されている。また、ゲート
電極と同層に同じ材料でなる第２の電極４３１３が第１の電極４３０４上に絶縁膜４３１
１を介して形成されている。第１の電極４３０４及び第２の電極４３１３で絶縁膜４３１
１を挟まれた容量素子４３１９が形成されている。また、画素電極４３０３の端部、駆動
トランジスタ４３１８及び容量素子４３１９を覆い、層間絶縁膜４３１４が形成されてい
る。
【０２１９】
層間絶縁膜４３１４及びその開口部に位置する画素電極４３０３上に有機化合物を含む層
４３１５及び対向電極４３１６が形成され、画素電極４３０３と対向電極４３１６とで有
機化合物を含む層４３１５が挟まれた領域では発光素子４３１７が形成されている。
【０２２０】
また、図４３（Ａ）に示す第１の電極４３０４を図４３（Ｂ）に示すように第１の電極４
３２０で形成してもよい。第１の電極４３２０は配線４３０５及び４３０６と同層の同一
材料で形成されている。
【０２２１】
また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用い
た表示装置のパネルの部分断面を図４４に示す。
【０２２２】
基板４４０１上にゲート電極４４０３が形成されている。また、ゲート電極と同層に同じ
材料からなる第１の電極４４０４が形成されている。ゲート電極４４０３の材料にはリン
が添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリ
コンの化合物であるシリサイドでもよい。
【０２２３】
また、ゲート電極４４０３及び第１の電極４４０４を覆うようにゲート絶縁膜４４０５が
形成されている。ゲート絶縁膜４４０５としては酸化シリコン膜や窒化シリコン膜などが
用いられる。
【０２２４】
また、ゲート絶縁膜４４０５上に、半導体層４４０６が形成されている。また、半導体層
４４０６と同層に同じ材料からなる半導体層４４０７が形成されている。
【０２２５】
半導体層４４０６上にはＮ型の導電性を有するＮ型半導体層４４０８、４４０９が形成さ
れ、半導体層４４０７上にはＮ型半導体層４４１０が形成されている。
【０２２６】
Ｎ型半導体層４４０８、４４０９、４４１０上にはそれぞれ配線４４１１、４４１２が形
成され、Ｎ型半導体層４４１０上には配線４４１１及び４４１２と同層の同一材料からな
る導電層４４１３が形成されている。
【０２２７】
半導体層４４０７、Ｎ型半導体層４４１０及び導電層４４１３からなる第２の電極が構成
される。なお、この第２の電極と第１の電極４４０４でゲート絶縁膜４４０５を挟み込ん
だ構造の容量素子４４２０が形成されている。
【０２２８】
また、配線４４１１の一方の端部は延在し、その延在した配線４４１１上部に接して画素
電極４４１４が形成されている。
【０２２９】
また、画素電極４４１４の端部、駆動トランジスタ４４１９及び容量素子４４２０を覆う
ように絶縁物４４１５が形成されている。
【０２３０】
画素電極４４１４及び絶縁物４４１５上には有機化合物を含む層４４１６及び対向電極４
４１７が形成され、画素電極４４１４と対向電極４４１７とで有機化合物を含む層４４１
６が挟まれた領域では発光素子４４１８が形成されている。
【０２３１】
容量素子の第２の電極の一部となる半導体層４４０７及びＮ型半導体層４４１０は設けな
くてもよい。つまり第２の電極は導電層４４１３とし、第１の電極４４０４と導電層４４
１３でゲート絶縁膜が挟まれた構造の容量素子としてもよい。
【０２３２】
なお、図４４（Ａ）において、配線４４１１を形成する前に画素電極４４１４を形成する
ことで、図４４（Ｂ）に示すような、画素電極４４１４からなる第２の電極４４２１と第
１の電極４４０４でゲート絶縁膜４４０５が挟まれた構造の容量素子４４２２を形成する
ことができる。
【０２３３】
なお、図４４では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが、
もちろんチャネル保護構造のトランジスタでもよい。チャネル保護構造のトランジスタの
場合について、図４５（Ａ）、（Ｂ）を用いて説明する。
【０２３４】
図４５（Ａ）に示すチャネル保護型構造のトランジスタは図４４（Ａ）に示したチャネル
エッチ構造の駆動トランジスタ４４１９の半導体層４４０６のチャネルが形成される領域
上にエッチングのマスクとなる絶縁物４５０１が設けられている点が異なり、他の共通し
ているところは共通の符号を用いている。
【０２３５】
また、同様に、図４５（Ｂ）に示すチャネル保護型構造のトランジスタは図４４（Ｂ）に
示したチャネルエッチ構造の駆動トランジスタ４４１９の半導体層４４０６のチャネルが
形成される領域上にエッチングのマスクとなる絶縁物４５０１が設けられている点が異な
り、他の共通しているところは共通の符号を用いている。
【０２３６】
本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やドレ
イン領域など）に非晶質半導体膜を用いることで、製造コストを削減することができる。
【０２３７】
なお、本発明の画素構成の適用することができるトランジスタの構造や、容量素子の構造
は上述した構成に限られず、さまざまな構成のトランジスタの構造や、容量素子の構造の
ものを用いることができる。
【０２３８】
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態４で述べた内容と自由に
組み合わせて実施することができる。
【０２３９】
（実施の形態６）
本実施形態では、トランジスタを始めとする表示装置を作製する方法として、プラズマ処
理を用いて表示装置を作製する方法について説明する。
【０２４０】
図４６は、トランジスタを含む表示装置の構造例を示した図である。なお、図４６におい
て、図４６（Ｂ）は図４６（Ａ）のａ−ｂ間の断面図に相当し、図４６（Ｃ）は図４６（
Ａ）のｃ−ｄ間の断面図に相当する。
【０２４１】
図４６に示す表示装置は、基板４６０１上に絶縁膜４６０２を介して設けられた半導体膜
４６０３ａ、４６０３ｂと、当該半導体膜４６０３ａ、４６０３ｂ上にゲート絶縁膜４６
０４を介して設けられたゲート電極４６０５と、ゲート電極を覆って設けられた絶縁膜４
６０６、４６０７と、半導体膜４６０３ａ、４６０３ｂのソース領域またはドレイン領域
と電気的に接続し且つ絶縁膜４６０７上に設けられた導電膜４６０８とを有している。な
お、図４６においては、半導体膜４６０３ａの一部をチャネル領域として用いたＮチャネ
ル型トランジスタ４６１０ａと半導体膜４６０３ｂの一部をチャネル領域として用いたＰ
チャネル型トランジスタ４６１０ｂとを設けた場合を示しているが、この構成に限られな
い。例えば、図４６では、Ｎチャネル型トランジスタ４６１０ａにＬＤＤ領域を設け、Ｐ
チャネル型トランジスタ４６１０ｂにはＬＤＤ領域を設けていないが、両方に設けた構成
としてもよいし両方に設けない構成とすることも可能である。
【０２４２】
なお、本実施形態では、上記基板４６０１、絶縁膜４６０２、半導体膜４６０３ａおよび
４６０３ｂ、ゲート絶縁膜４６０４、絶縁膜４６０６または絶縁膜４６０７のうち少なく
ともいずれか一層に、プラズマ処理を用いて酸化または窒化を行うことにより半導体膜ま
たは絶縁膜を酸化または窒化することによって、図４６に示した表示装置を作製する。こ
のように、プラズマ処理を用いて半導体膜または絶縁膜を酸化または窒化することによっ
て、当該半導体膜または絶縁膜の表面を改質し、ＣＶＤ法やスパッタ法により形成した絶
縁膜と比較してより緻密な絶縁膜を形成することができるため、ピンホール等の欠陥を抑
制し表示装置の特性等を向上させることが可能となる。
【０２４３】
なお、本実施形態では、上記図４６における半導体膜４６０３ａ、４６０３ｂまたはゲー
ト絶縁膜４６０４にプラズマ処理を行い、当該半導体膜４６０３ａ、４６０３ｂまたはゲ
ート絶縁膜４６０４を酸化または窒化することによって表示装置を作製する方法について
図面を参照して説明する。
【０２４４】
はじめに、基板上に設けられた島状の半導体膜において、当該島状の半導体膜の端部を直
角に近い形状で設ける場合について示す。
【０２４５】
まず、基板４６０１上に島状の半導体膜４６０３ａ、４６０３ｂを形成する（図４７（Ａ
））。島状の半導体膜４６０３ａ、４６０３ｂは、基板４６０１上にあらかじめ形成され
た絶縁膜４６０２上にスパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いてシリコン
（Ｓｉ）を主成分とする材料を用いて非晶質半導体膜を形成し、当該非晶質半導体膜を結
晶化させ、半導体膜を選択的にエッチングすることにより設けることができる。なお、非
晶質半導体膜の結晶化は、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱
結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合わせ
た方法等の結晶化法により行うことができる。なお、図４７では、島状の半導体膜４６０
３ａ、４６０３ｂの端部を直角に近い形状（θ＝８５〜１００°）で設ける。
【０２４６】
次に、プラズマ処理を行い半導体膜４６０３ａ、４６０３ｂを酸化または窒化することに
よって、当該半導体膜４６０３ａ、４６０３ｂの表面にそれぞれ酸化膜または窒化膜４６
２１ａ、４６２１ｂ（以下、絶縁膜４６２１ａ、絶縁膜４６２１ｂとも記す）を形成する
（図４７（Ｂ））。例えば、半導体膜４６０３ａ、４６０３ｂとしてＳｉを用いた場合、
絶縁膜４６２１ａおよび絶縁膜４６２１ｂとして、酸化シリコン（ＳｉＯｘ）または窒化
シリコン（ＳｉＮｘ）が形成される。また、プラズマ処理により半導体膜４６０３ａ、４
６０３ｂを酸化させた後に、再度プラズマ処理を行うことによって窒化させてもよい。こ
の場合、半導体膜４６０３ａ、４６０３ｂに接して酸化シリコン（ＳｉＯｘ）が形成され
、当該酸化シリコンの表面に窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）が形成される
。なお、プラズマ処理により半導体膜を酸化する場合には、酸素雰囲気下（例えば、酸素
（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下ま
たは酸素と水素（Ｈ２）と希ガス雰囲気下または一酸化二窒素と希ガス雰囲気下）でプラ
ズマ処理を行う。一方、プラズマ処理により半導体膜を窒化する場合には、窒素雰囲気下
（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含
む）雰囲気下または窒素と水素と希ガス雰囲気下またはＮＨ３と希ガス雰囲気下）でプラ
ズマ処理を行う。希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒ
を混合したガスを用いてもよい。そのため、絶縁膜４６２１ａ、４６２１ｂは、プラズマ
処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んで
おり、Ａｒを用いた場合には絶縁膜４６２１ａ、４６２１ｂにＡｒが含まれている。
【０２４７】
また、プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０１１ｃｍ−３
以上１×１０１３ｃｍ−３以下であり、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ
以下で行う。プラズマの電子密度が高密度であり、基板４６０１上に形成された被処理物
（ここでは、半導体膜４６０３ａ、４６０３ｂ）付近での電子温度が低いため、被処理物
に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１×
１０１１ｃｍ−３以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化また
は窒化することよって形成される酸化物または窒化膜は、ＣＶＤ法やスパッタ法等により
形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。
また、プラズマの電子温度が１ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比
較して低温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点温
度よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行
うことができる。なお、プラズマを形成するための周波数としては、マイクロ波（２．４
５ＧＨｚ）等の高周波を用いることができる。なお、以下に特に断らない場合は、プラズ
マ処理として上記条件を用いて行うものとする。
【０２４８】
次に、絶縁膜４６２１ａ、４６２１ｂを覆うようにゲート絶縁膜４６０４を形成する（図
４７（Ｃ））。ゲート絶縁膜４６０４は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法
等を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン
（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素ま
たは窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。例
えば、半導体膜４６０３ａ、４６０３ｂとしてＳｉを用い、プラズマ処理により当該Ｓｉ
を酸化させることによって当該半導体膜４６０３ａ、４６０３ｂ表面に絶縁膜４６２１ａ
、４６２１ｂとして酸化シリコンを形成した場合、当該絶縁膜４６２１ａ、４６２１ｂ上
にゲート絶縁膜として酸化シリコン（ＳｉＯｘ）を形成する。また、上記図４７（Ｂ）に
おいて、プラズマ処理により半導体膜４６０３ａ、４６０３ｂを酸化または窒化すること
によって形成された絶縁膜４６２１ａ、４６２１ｂの膜厚が十分である場合には、当該絶
縁膜４６２１ａ、４６２１ｂをゲート絶縁膜として用いることも可能である。
【０２４９】
次に、ゲート絶縁膜４６０４上にゲート電極４６０５等を形成することによって、島状の
半導体膜４６０３ａ、４６０３ｂをチャネル領域として用いたＮチャネル型トランジスタ
４６１０ａ、Ｐチャネル型トランジスタ４６１０ｂを有する表示装置を作製することがで
きる（図４７（Ｄ））。
【０２５０】
このように、半導体膜４６０３ａ、４６０３ｂ上にゲート絶縁膜４６０４を設ける前に、
プラズマ処理により半導体膜４６０３ａ、４６０３ｂの表面を酸化または窒化することに
よって、チャネル領域の端部４６５１ａ、４６５１ｂ等におけるゲート絶縁膜４６０４の
被覆不良に起因するゲート電極と半導体膜のショート等を防止することができる。つまり
、島状の半導体膜の端部が直角に近い形状（θ＝８５〜１００°）を有する場合には、Ｃ
ＶＤ法やスパッタ法等により半導体膜を覆うようにゲート絶縁膜を形成した際に、半導体
膜の端部においてゲート絶縁膜の段切れ等による被覆不良の問題が生じる恐れがあるが、
あらかじめ半導体膜の表面にプラズマ処理を用いて酸化または窒化しておくことによって
、半導体膜の端部におけるゲート絶縁膜の被覆不良等を防止することが可能となる。
【０２５１】
また、上記図４７において、ゲート絶縁膜４６０４を形成した後にプラズマ処理を行うこ
とによって、ゲート絶縁膜４６０４を酸化または窒化させてもよい。この場合、半導体膜
４６０３ａ、４６０３ｂを覆うように形成されたゲート絶縁膜４６０４（図４８（Ａ））
にプラズマ処理を行い、ゲート絶縁膜４６０４を酸化または窒化することによって、ゲー
ト絶縁膜４６０４の表面に酸化膜または窒化膜４６２３（以下、絶縁膜４６２３とも記す
）を形成する（図４８（Ｂ））。プラズマ処理の条件は、上記図４７（Ｂ）と同様に行う
ことができる。また、絶縁膜４６２３は、プラズマ処理に用いた希ガスを含んでおり、例
えばＡｒを用いた場合には絶縁膜４６２３にＡｒが含まれている。
【０２５２】
また、図４８（Ｂ）において、一旦酸素雰囲気下でプラズマ処理を行うことによりゲート
絶縁膜４６０４を酸化させた後に、再度窒素雰囲気下でプラズマ処理を行うことにより窒
化させてもよい。この場合、半導体膜４６０３ａ、４６０３ｂ型に酸化シリコン（ＳｉＯ
ｘ）または酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）が形成され、ゲート電極４６０
５に接して窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）が形成される。その後、絶縁膜
４６２３上にゲート電極４６０５等を形成することによって、島状の半導体膜４６０３ａ
、４６０３ｂをチャネル領域として用いたＮチャネル型トランジスタ４６１０ａ、Ｐチャ
ネル型トランジスタ４６１０ｂを有する表示装置を作製することができる（図４８（Ｃ）
）。このように、ゲート絶縁膜にプラズマ処理を行うことにより、当該ゲート絶縁膜の表
面を酸化または窒化することによって、ゲート絶縁膜の表面を改質し緻密な膜を形成する
ことができる。プラズマ処理を行うことによって得られた絶縁膜は、ＣＶＤ法やスパッタ
法で形成された絶縁膜と比較して緻密でピンホール等の欠陥も少ないため、トランジスタ
の特性を向上させることができる。
【０２５３】
なお、図４８においては、あらかじめ半導体膜４６０３ａ、４６０３ｂにプラズマ処理を
行うことによって、当該半導体膜４６０３ａ、４６０３ｂの表面を酸化または窒化させた
場合を示したが、半導体膜４６０３ａ、４６０３ｂにプラズマ処理を行わずにゲート絶縁
膜４６０４を形成した後にプラズマ処理を行う方法を用いてもよい。このように、ゲート
電極を形成する前にプラズマ処理を行うことによって、半導体膜の端部においてゲート絶
縁膜の段切れ等による被覆不良が生じた場合であっても、被覆不良により露出した半導体
膜を酸化または窒化することができるため、半導体膜の端部におけるゲート絶縁膜の被覆
不良に起因するゲート電極と半導体膜のショート等を防止することができる。
【０２５４】
このように、島状の半導体膜の端部を直角に近い形状で設けた場合であっても、半導体膜
またはゲート絶縁膜にプラズマ処理を行い、当該半導体膜またはゲート絶縁膜を酸化また
は窒化することによって、半導体膜の端部におけるゲート絶縁膜の被覆不良に起因するゲ
ート電極と半導体膜のショート等を防止することができる。
【０２５５】
次に、基板上に設けられた島状の半導体膜において、当該島状の半導体膜の端部をテーパ
ー形状（θ＝３０〜８５°）で設ける場合について示す。
【０２５６】
まず、基板４６０１上に島状の半導体膜４６０３ａ、４６０３ｂを形成する（図４９（Ａ
））。島状の半導体膜４６０３ａ、４６０３ｂは、基板４６０１上にあらかじめ形成され
た絶縁膜４６０２上にスパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いてシリコン
（Ｓｉ）を主成分とする材料（例えばＳｉｘＧｅ１−ｘ等）等を用いて非晶質半導体膜を
形成し、当該非晶質半導体膜をレーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用い
る熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法などの結晶化法により結晶
化させ、選択的に半導体膜をエッチングして除去することにより設けることができる。な
お、図４９では、島状の半導体膜の端部をテーパー形状（θ＝３０〜８５°）で設ける。
【０２５７】
次に、半導体膜４６０３ａ、４６０３ｂを覆うようにゲート絶縁膜４６０４を形成する（
図４９（Ｂ））。ゲート絶縁膜４６０４は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ
法等を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコ
ン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素
または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。
【０２５８】
次に、プラズマ処理を行い、ゲート絶縁膜４６０４を酸化または窒化することによって、
当該ゲート絶縁膜４６０４の表面にそれぞれ酸化膜または窒化膜４６２４（以下、絶縁膜
４６２４とも記す）を形成する（図４９（Ｃ））。なお、プラズマ処理の条件は上記と同
様に行うことができる。例えば、ゲート絶縁膜４６０４として酸化シリコン（ＳｉＯｘ）
または酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）を用いた場合、酸素雰囲気下でプラ
ズマ処理を行いゲート絶縁膜４６０４を酸化することによって、ゲート絶縁膜の表面には
ＣＶＤ法やスパッタ法等により形成されたゲート絶縁膜と比較してピンホール等の欠陥の
少ない緻密な膜を形成することができる。一方、窒素雰囲気下でプラズマ処理を行いゲー
ト絶縁膜４６０４を窒化することによって、ゲート絶縁膜４６０４の表面に絶縁膜４６２
４として窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）を設けることができる。また、一
旦酸素雰囲気下でプラズマ処理を行うことによりゲート絶縁膜４６０４を酸化させた後に
、再度窒素雰囲気下でプラズマ処理を行うことにより窒化させてもよい。また、絶縁膜４
６２４は、プラズマ処理に用いた希ガスを含んでおり、例えばＡｒを用いた場合には絶縁
膜４６２４中にＡｒが含まれている。
【０２５９】
次に、ゲート絶縁膜４６０４上にゲート電極４６０５等を形成することによって、島状の
半導体膜４６０３ａ、４６０３ｂをチャネル領域として用いたＮチャネル型トランジスタ
４６１０ａ、Ｐチャネル型トランジスタ４６１０ｂを有する表示装置を作製することがで
きる（図４９（Ｄ））。
【０２６０】
このように、ゲート絶縁膜にプラズマ処理を行うことにより、ゲート絶縁膜の表面に酸化
膜または窒化膜からなる絶縁膜を設け、ゲート絶縁膜の表面の改質をすることができる。
プラズマ処理を行うことによって酸化または窒化された絶縁膜は、ＣＶＤ方やスパッタ法
で形成されたゲート絶縁膜と比較して緻密でピンホール等の欠陥も少ないため、トランジ
スタの特性を向上させることができる。また、半導体膜の端部をテーパー形状とすること
によって、半導体膜の端部におけるゲート絶縁膜の被覆不良に起因するゲート電極と半導
体膜のショート等を抑制することができるが、ゲート絶縁膜を形成した後にプラズマ処理
を行うことによって、より一層ゲート電極と半導体膜のショート等を防止することができ
る。
【０２６１】
次に、図４９とは、異なる表示装置の作製方法に関して図面を参照して説明する。具体的
には、テーパー形状を有する半導体膜の端部に選択的にプラズマ処理を行う場合に関して
示す。
【０２６２】
まず、基板４６０１上に島状の半導体膜４６０３ａ、４６０３ｂを形成する（図５０（Ａ
））。島状の半導体膜４６０３ａ、４６０３ｂは、基板４６０１上にあらかじめ形成され
た絶縁膜４６０２上にスパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いてシリコン
（Ｓｉ）を主成分とする材料（例えばＳｉｘＧｅ１−ｘ等）等を用いて非晶質半導体膜を
形成し、当該非晶質半導体膜を結晶化させ、レジスト４６２５ａ、４６２５ｂをマスクと
して半導体膜を選択的にエッチングすることにより設けることができる。なお、非晶質半
導体膜の結晶化は、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化
法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合わせた方法
等の結晶化法により行うことができる。
【０２６３】
次に、半導体膜のエッチングのために使用したレジスト４６２５ａ、４６２５ｂを除去す
る前に、プラズマ処理を行い島状の半導体膜４６０３ａ、４６０３ｂの端部を選択的に酸
化または窒化することによって、当該半導体膜４６０３ａ、４６０３ｂの端部にそれぞれ
酸化膜または窒化膜４６２６（以下、絶縁膜４６２６とも記す）を形成する（図５０（Ｂ
））。プラズマ処理は、上述した条件下で行う。また、絶縁膜４６２６は、プラズマ処理
に用いた希ガスを含んでいる。
【０２６４】
次に、半導体膜４６０３ａ、４６０３ｂを覆うようにゲート絶縁膜４６０４を形成する（
図５０（Ｃ））。ゲート絶縁膜４６０４は、上記と同様に設けることができる。
【０２６５】
次に、ゲート絶縁膜４６０４上にゲート電極４６０５等を形成することによって、島状の
半導体膜４６０３ａ、４６０３ｂをチャネル領域として用いたＮチャネル型トランジスタ
４６１０ａ、Ｐチャネル型トランジスタ４６１０ｂを有する表示装置を作製することがで
きる（図５０（Ｄ））。
【０２６６】
半導体膜４６０３ａ、４６０３ｂの端部をテーパー形状に設けた場合、半導体膜４６０３
ａ、４６０３ｂの一部に形成されるチャネル領域の端部４６５２ａ、４６５２ｂもテーパ
ー形状となり半導体膜の膜厚やゲート絶縁膜の膜厚が中央部分と比較して変化するため、
トランジスタの特性に影響を及ぼす場合がある。そのため、ここではプラズマ処理により
チャネル領域の端部を選択的に酸化または窒化して、当該チャネル領域の端部となる半導
体膜に絶縁膜を形成することによって、チャネル領域の端部に起因するトランジスタへの
影響を低減することができる。
【０２６７】
なお、図５０では、半導体膜４６０３ａ、４６０３ｂの端部に限ってプラズマ処理により
酸化または窒化を行った例を示したが、もちろん上記図４９で示したようにゲート絶縁膜
４６０４にもプラズマ処理を行って酸化または窒化させることも可能である（図５２（Ａ
））。
【０２６８】
次に、上記とは異なる表示装置の作製方法に関して図面を参照して説明する。具体的には
、テーパー形状を有する半導体膜にプラズマ処理を行う場合に関して示す。
【０２６９】
まず、基板４６０１上に上記と同様に島状の半導体膜４６０３ａ、４６０３ｂを形成する
（図５１（Ａ））。
【０２７０】
次に、プラズマ処理を行い半導体膜４６０３ａ、４６０３ｂを酸化または窒化することに
よって、当該半導体膜４６０３ａ、４６０３ｂの表面にそれぞれ酸化膜または窒化膜４６
２７ａ、４６２７ｂ（以下、絶縁膜４６２７ａ、絶縁膜４６２７ｂとも記す）を形成する
（図５１（Ｂ））。プラズマ処理は上述した条件下で同様に行うことができる。例えば、
半導体膜４６０３ａ、４６０３ｂとしてＳｉを用いた場合、絶縁膜４６２７ａおよび絶縁
膜４６２７ｂとして、酸化シリコン（ＳｉＯｘ）または窒化シリコン（ＳｉＮｘ）が形成
される。また、プラズマ処理により半導体膜４６０３ａ、４６０３ｂを酸化させた後に、
再度プラズマ処理を行うことによって窒化させてもよい。この場合、半導体膜４６０３ａ
、４６０３ｂに接して酸化シリコン（ＳｉＯｘ）または酸化窒化シリコン（ＳｉＯｘＮｙ
）（ｘ＞ｙ）が形成され、当該酸化シリコンの表面に窒化酸化シリコン（ＳｉＮｘＯｙ）
（ｘ＞ｙ）が形成される。そのため、絶縁膜４６２７ａ、４６２７ｂは、プラズマ処理に
用いた希ガスを含んでいる。なお、プラズマ処理を行うことにより半導体膜４６０３ａ、
４６０３ｂの端部も同時に酸化または窒化される。
【０２７１】
次に、絶縁膜４６２７ａ、４６２７ｂを覆うようにゲート絶縁膜４６０４を形成する（図
５１（Ｃ））。ゲート絶縁膜４６０４は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法
等を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン
（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素ま
たは窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。例
えば、半導体膜４６０３ａ、４６０３ｂとしてＳｉを用いてプラズマ処理により酸化させ
ることによって、当該半導体膜４６０３ａ、４６０３ｂ表面に絶縁膜４６２７ａ、４６２
７ｂとして酸化シリコンを形成した場合、当該絶縁膜４６２７ａ、４６２７ｂ上にゲート
絶縁膜として酸化シリコン（ＳｉＯｘ）を形成する。
【０２７２】
次に、ゲート絶縁膜４６０４上にゲート電極４６０５等を形成することによって、島状の
半導体膜４６０３ａ、４６０３ｂをチャネル領域として用いたＮチャネル型トランジスタ
４６１０ａ、Ｐチャネル型トランジスタ４６１０ｂを有する表示装置を作製することがで
きる（図５１（Ｄ））。
【０２７３】
半導体膜の端部をテーパー形状に設けた場合、半導体膜の一部に形成されるチャネル領域
の端部４６５３ａ、４６５３ｂもテーパー形状となるため、半導体素子の特性に影響を及
ぼす場合がある。そのため、プラズマ処理により半導体膜を酸化または窒化することによ
って、結果的にチャネル領域の端部も酸化または窒化されるため半導体素子への影響を低
減することができる。
【０２７４】
なお、図５１では、半導体膜４６０３ａ、４６０３ｂに限ってプラズマ処理により酸化ま
たは窒化を行った例を示したが、もちろん上記図４９で示したようにゲート絶縁膜４６０
４にプラズマ処理を行って酸化または窒化させることも可能である（図５２（Ｂ））。こ
の場合、一旦酸素雰囲気下でプラズマ処理を行うことによりゲート絶縁膜４６０４を酸化
させた後に、再度窒素雰囲気下でプラズマ処理を行うことにより窒化させてもよい。この
場合、半導体膜４６０３ａ、４６０３ｂ型に酸化シリコン（ＳｉＯｘ）または酸化窒化シ
リコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）が形成され、ゲート電極４６０５に接して窒化酸化シ
リコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）が形成される。
【０２７５】
また、上述したようにプラズマ処理を行うことによって、半導体膜や絶縁膜に付着したゴ
ミ等の不純物の除去を容易に行うことができる。一般的に、ＣＶＤ法やスパッタ法等によ
り形成された膜にはゴミ（パーティクルともいう）が付着していることがある。例えば、
図５３（Ａ）に示すように、絶縁膜または導電膜または半導体膜等の膜４６７１上にＣＶ
Ｄ法やスパッタ法等により形成された絶縁膜４６７２上にゴミ４６７３が形成される場合
がある。このような場合であっても、プラズマ処理を行い絶縁膜４６７２を酸化または窒
化することによって、絶縁膜４６７２の表面に酸化膜または窒化膜４６７４（以下、絶縁
膜４６７４ともいう）が形成される。絶縁膜４６７４は、ゴミ４６７３が存在しない部分
のみならず、ゴミ４６７３の下側の部分にも回り込むように酸化または窒化されることに
よって、絶縁膜４６７４の体積が増加する。一方、ゴミ４６７３の表面もプラズマ処理に
よって酸化または窒化され絶縁膜４６７５が形成され、その結果ゴミ４６７３の体積も増
加する（図５３（Ｂ））。
【０２７６】
このとき、ゴミ４６７３は、ブラシ洗浄等の簡単な洗浄により、絶縁膜４６７４の表面か
ら容易に除去される状態になる。このように、プラズマ処理を行うことによって、当該絶
縁膜または半導体膜に付着した微細なゴミであっても当該ゴミの除去が容易になる。なお
、これはプラズマ処理を行うことによって得られる効果であり、本実施の形態のみならず
、他の実施の形態においても同様のことがいえる。
【０２７７】
このように、プラズマ処理を行い半導体膜またはゲート絶縁膜を酸化または窒化して表面
を改質することにより、緻密で膜質のよい絶縁膜を形成することができる。また、絶縁膜
の表面に付着したゴミ等を洗浄によって、容易に除去することが可能となる。その結果、
絶縁膜を薄く形成する場合であってもピンホール等の欠陥を防止し、トランジスタ等の半
導体素子の微細化および高性能化を実現することが達成できる。
【０２７８】
なお、本実施形態では、上記図４６における半導体膜４６０３ａおよび４６０３ｂまたは
ゲート絶縁膜４６０４にプラズマ処理を行い、当該半導体膜４６０３ａおよび４６０３ｂ
またはゲート絶縁膜４６０４を酸化または窒化を行ったが、プラズマ処理を用いて酸化ま
たは窒化を行う層は、これに限定されない。例えば、基板４６０１または絶縁膜４６０２
にプラズマ処理を行ってもよいし、絶縁膜４６０６または絶縁膜４６０７にプラズマ処理
を行ってもよい。
【０２７９】
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態５で述べた内容と自由に
組み合わせて実施することができる。
【０２８０】
（実施の形態７）
本実施形態では、トランジスタを始めとする表示装置を作製するプロセスとして、ハーフ
トーン方式について説明する。
【０２８１】
図５４はトランジスタ、容量素子、抵抗素子を含む表示装置の断面構造を示す図である。
図５４は、Ｎチャネル型トランジスタ５４０１、Ｎチャネル型トランジスタ５４０２、容
量素子５４０４、抵抗素子５４０５、Ｐチャネル型トランジスタ５４０３が示されている
。各トランジスタは半導体層５５０５、絶縁膜５５０８、ゲート電極５５０９を備えてい
る。ゲート電極５５０９は、第１導電層５５０３と第２導電層５５０２の積層構造で形成
されている。また、図５５（Ａ）〜（Ｅ）は、図５４で示すトランジスタ、容量素子、抵
抗素子に対応する上面図であり、合わせて参照することができる。
【０２８２】
図５４において、Ｎチャネル型トランジスタ５４０１は、チャネル長方向（キャリアの流
れる方向）において、ゲート電極の両側に低濃度ドレイン（ＬＤＤ）とも呼ばれ、配線５
５０４とコンタクトを形成するソース及びドレイン領域を形成する不純物領域５５０６の
不純物濃度よりも低濃度にドープされた不純物領域５５０７が半導体層５５０５に形成さ
れている。不純物領域５５０６と不純物領域５５０７には、Ｎチャネル型トランジスタ５
４０１を構成する場合、Ｎ型を付与する不純物としてリンなどが添加されている。ＬＤＤ
はホットエレクトロン劣化や短チャネル効果を抑制する手段として形成される。
【０２８３】
図５５（Ａ）で示すように、Ｎチャネル型トランジスタ５４０１のゲート電極５５０９に
おいて、第１導電層５５０３は、第２導電層５５０２の両側に広がって形成されている。
この場合において、第１導電層５５０３の膜厚は、第２導電層の膜厚よりも薄く形成され
ている。第１導電層５５０３の厚さは、１０〜１００ｋＶの電界で加速されたイオン種を
通過させることが可能な厚さに形成されている。不純物領域５５０７はゲート電極５５０
９の第１導電層５５０３と重なるように形成されている。すなわち、ゲート電極５５０９
とオーバーラップするＬＤＤ領域を形成している。この構造は、ゲート電極５５０９にお
いて、第２導電層５５０２をマスクとして、第１導電層５５０３を通して一導電型の不純
物を添加することにより、自己整合的に不純物領域５５０７を形成している。すなわち、
ゲート電極とオーバーラップするＬＤＤを自己整合的に形成している。
【０２８４】
図５４において、Ｎチャネル型トランジスタ５４０２は、ゲート電極の片側に不純物領域
５５０６の不純物濃度よりも低濃度にドープされた不純物領域５５０７が半導体層５５０
５に形成されている。図５５（Ｂ）で示すように、Ｎチャネル型トランジスタ５４０２の
ゲート電極５５０９において、第１導電層５５０３は、第２導電層５５０２の片側に広が
って形成されている。この場合も同様に、第２導電層５５０２をマスクとして、第１導電
層５５０３を通して一導電型の不純物を添加することにより、自己整合的にＬＤＤを形成
することができる。
【０２８５】
片側にＬＤＤを有するトランジスタは、ソース及びドレイン電極間に正電圧のみ、もしく
は負電圧のみが印加されるトランジスタに適用すればよい。具体的には、インバータ回路
、ＮＡＮＤ回路、ＮＯＲ回路、ラッチ回路といった論理ゲートを構成するトランジスタや
、センスアンプ、定電圧発生回路、ＶＣＯといったアナログ回路を構成するトランジスタ
に適用すればよい。
【０２８６】
図５４において、容量素子５４０４は、第１導電層５５０３と半導体層５５０５とで絶縁
膜５５０８を挟んで形成されている。容量素子５４０４を形成する半導体層５５０５には
、不純物領域５５１０と不純物領域５５１１を備えている。不純物領域５５１１は、半導
体層５５０５において第１導電層５５０３と重なる位置に形成される。また、不純物領域
５５１０は配線５５０４とコンタクトを形成する。不純物領域５５１１は、第１導電層５
５０３を通して一導電型の不純物を添加することができるので、不純物領域５５１０と不
純物領域５５１１に含まれる不純物濃度は同じにすることもできるし、異ならせることも
可能である。いずれにしても、容量素子５４０４において、半導体層５５０５は電極とし
て機能させるので、一導電型の不純物を添加して低抵抗化しておくことが好ましい。また
、第１導電層５５０３は、図５５（Ｃ）に示すように、第２導電層５５０２を補助的な電
極として利用することにより、電極として十分に機能させることができる。このように、
第１導電層５５０３と第２導電層５５０２を組み合わせた複合的な電極構造とすることに
より、容量素子５４０４を自己整合的に形成することができる。
【０２８７】
図５４において、抵抗素子５４０５は、第１導電層５５０３によって形成されている。第
１導電層５５０３は３０〜１５０ｎｍ程度の厚さに形成されるので、その幅や長さを適宜
設定して抵抗素子を構成することができる。
【０２８８】
抵抗素子は、高濃度に不純物元素を含む半導体層や、膜厚の薄い金属層によって構成すれ
ばよい。抵抗値が膜厚、膜質、不純物濃度、活性化率などに依存する半導体層に対して、
金属層は、膜厚、膜質で抵抗値が決定するため、ばらつきが小さく好ましい。抵抗素子５
４０５の上面図を図５５（Ｅ）に示す。
【０２８９】
図５４において、Ｐチャネル型トランジスタ５４０３は、半導体層５５０５に不純物領域
５５１２を備えている。この不純物領域５５１２は、配線５５０４とコンタクトを形成す
るソース及びドレイン領域を形成する。ゲート電極５５０９の構成は第１導電層５５０３
と第２導電層５５０２が重畳した構成となっている。Ｐチャネル型トランジスタ５４０３
はＬＤＤを設けないシングルドレイン構造のトランジスタである。Ｐチャネル型トランジ
スタ５４０３を形成する場合、不純物領域５５１２にはＰ型を付与する不純物として硼素
などが添加される。一方、不純物領域５５１２にリンを添加すればシングルドレイン構造
のＮチャネル型トランジスタとすることもできる。Ｐチャネル型トランジスタ５４０３の
上面図を図５５（Ｅ）に示す。
【０２９０】
半導体層５５０５及びゲート絶縁膜５５０８の一方若しくは双方に対してマイクロ波で励
起され、電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下、電子密度が１０１１〜
１０１３／ｃｍ３程度である高密度プラズマ処理によって酸化又は窒化処理してもよい。
このとき、基板温度を３００〜４５０℃とし、酸化雰囲気（Ｏ２、Ｎ２Ｏなど）又は窒化
雰囲気（Ｎ２、ＮＨ３など）で処理することにより、半導体層５５０５とゲート絶縁膜５
５０８の界面の欠陥準位を低減することができる。ゲート絶縁膜５５０８対してこの処理
を行うことにより、この絶縁膜の緻密化を図ることができる。すなわち、荷電欠陥の生成
を抑えトランジスタのしきい値電圧の変動を抑えることができる。また、トランジスタを
３Ｖ以下の電圧で駆動させる場合には、このプラズマ処理により酸化若しくは窒化された
絶縁膜をゲート絶縁膜５５０８として適用することができる。また、トランジスタの駆動
電圧が３Ｖ以上の場合には、このプラズマ処理で半導体層５５０５の表面に形成した絶縁
膜とＣＶＤ法（プラズマＣＶＤ法若しくは熱ＣＶＤ法）で堆積した絶縁膜とを組み合わせ
てゲート絶縁膜５５０８を形成することができる。また、同様にこの絶縁膜は、容量素子
５４０４の誘電体層としても利用することができる。この場合、このプラズマ処理で形成
された絶縁層は、１〜１０ｎｍの厚さで形成され、緻密な膜であるので、大きな電荷容量
を持つ容量素子を形成することができる。
【０２９１】
図５４及び図５５を参照して説明したように、膜厚の異なる導電層を組み合わせることに
より、さまざまな構成の素子を形成することができる。第１導電層のみが形成される領域
と、第１導電層と第２導電層が積層されている領域は、回折格子パターン或いは半透膜か
らなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用
いて形成することができる。すなわち、フォトリソグラフィー工程において、フォトレジ
ストを露光する際に、フォトマスクの透過光量を調節して、現像されるレジストマスクの
厚さを異ならせる。この場合、フォトマスクまたはレチクルに解像度限界以下のスリット
を設けて上記複雑な形状を有するレジストを形成してもよい。また、現像後に約２００℃
のベークを行ってフォトレジスト材料で形成されるマスクパターンを変形させてもよい。
【０２９２】
また、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設
置したフォトマスクまたはレチクルを用いることにより、第１導電層のみが形成される領
域と、第１導電層と第２導電層が積層されている領域を連続して形成することができる。
図５５（Ａ）に示すように、第１導電層のみが形成される領域を半導体層上に選択的に形
成することができる。このような領域は、半導体層上において有効であるが、それ以外の
領域（ゲート電極と連続する配線領域）では必要がない。このフォトマスク若しくはレチ
クルを用いることにより、配線部分は、第１導電層のみの領域を作らないで済むので、配
線密度を実質的に高めることができる。
【０２９３】
図５４及び図５５の場合には、第１導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タン
タル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又
は高融点金属を主成分とする合金もしくは化合物を３０〜５０ｎｍの厚さで形成する。ま
た、第２導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタ
ル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とす
る合金もしくは化合物で３００〜６００ｎｍの厚さに形成する。例えば、第１導電層と第
２導電層をそれぞれ異なる導電材料を用い、後に行うエッチング工程でエッチングレート
の差が生じるようにする。一例として、第１導電層をＴａＮを用い、第２導電層としてタ
ングステン膜を用いることができる。
【０２９４】
本実施形態では、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パ
ターンを設置したフォトマスクまたはレチクルを用いて、電極構造の異なるトランジスタ
、容量素子、抵抗素子を、同じパターニング工程によって作り分けることができることを
示している。これにより、回路の特性に応じて、形態の異なる素子を、工程を増やすこと
なく作り込み、集積化することができる。
【０２９５】
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態６で述べた内容と自由に
組み合わせて実施することができる。
【０２９６】
（実施の形態８）
本実施形態では、トランジスタを始めとする表示装置を作製する際のマスクパターンの例
について、図５６〜図５８を参照して説明する。
【０２９７】
図５６（Ａ）で示す半導体層５６１０、５６１１はシリコン若しくはシリコンを成分とす
る結晶性の半導体で形成することが好ましい。例えば、シリコン膜をレーザアニールなど
によって結晶化された多結晶シリコン、単結晶シリコンなどが適用される。その他にも半
導体特性を示す、金属酸化物半導体、アモルファスシリコン、有機半導体を適用すること
も可能である。
【０２９８】
いずれにしても、最初に形成する半導体層は絶縁表面を有する基板の全面若しくは一部（
トランジスタの半導体領域として確定されるよりも広い面積を有する領域）に形成する。
そして、フォトリソグラフィー技術によって、半導体層上にマスクパターンを形成する。
そのマスクパターンを利用して半導体層をエッチング処理することにより、トランジスタ
のソース及びドレイン領域及びチャネル形成領域を含む特定形状の島状の半導体層５６１
０、５６１１を形成する。その半導体層５６１０、５６１１はレイアウトの適切さを考慮
して決められる。
【０２９９】
図５６（Ａ）で示す半導体層５６１０、５６１１を形成するためのフォトマスクは、図５
６（Ｂ）に示すマスクパターン５６３０を備えている。このマスクパターン５６３０は、
フォトリソグラフィー工程で用いるレジストがポジ型かネガ型かで異なる。ポジ型レジス
トを用いる場合には、図５６（Ｂ）で示すマスクパターン５６３０は、遮光部として作製
される。マスクパターン５６３０は、多角形の頂部Ａを削除した形状となっている。この
フォトマスクのパターンは、例えば、角部において一辺が１０μｍ以下の直角三角形を切
り取るように面取りされている。また、屈曲部Ｂにおいては、その角部が直角とならない
ように屈曲する形状となっている。屈曲Ｂを拡大すると、複数段に渡って屈曲する形状と
なっている。
【０３００】
図５６（Ｂ）で示すマスクパターン５６３０は、その形状が、図５６（Ａ）で示す半導体
層５６１０、５６１１に反映される。その場合、マスクパターン５６３０と相似の形状が
転写されてもよいが、マスクパターン５６３０の角部がさらに丸みを帯びるように転写さ
れていてもよい。すなわち、マスクパターン５６３０よりもさらにパターン形状をなめら
かにした、丸め部を設けてもよい。
【０３０１】
半導体層５６１０、５６１１の上には、酸化シリコン若しくは窒化シリコンを少なくとも
一部に含む絶縁層が形成される。この絶縁層を形成する目的の一つはゲート絶縁層である
。そして、図５７（Ａ）で示すように、半導体層と一部が重なるようにゲート配線５７１
２、５７１３、５７１４を形成する。ゲート配線５７１２は半導体層５６１０に対応して
形成される。ゲート配線５７１３は半導体層５６１０、５６１１に対応して形成される。
また、ゲート配線５７１４は半導体層５６１０、５６１１に対応して形成される。ゲート
配線は、金属層又は導電性の高い半導体層を成膜し、フォトリソグラフィー技術によって
その形状を絶縁層上に作り込む。
【０３０２】
このゲート配線を形成するためのフォトマスクは、図５７（Ｂ）に示すマスクパターン５
７３１を備えている。このマスクパターン５７３１は、Ｌ字形に折れ曲がった各コーナー
部であって、直角三角形の一辺が１０μｍ以下、または、配線の線幅の１／２以下で、線
幅の１／５以上の大きさに角部を削除し、コーナー部を丸みをおびるパターンを有せしめ
る。即ち、上面からみたコーナー部におけるマスクパターン５７３１の外周は曲線を形成
するようにする。具体的には、コーナー部の外周縁に丸みを帯びさせるため、コーナー部
を挟む互いに垂直  な２つの第１直線と、これら２つの第１直線と約４５度の角度をなす
一つの第２直線と、で形成される直角  ２等辺三角形の部分に相当するマスクパターン５
７３１の一部を除去する。除去すると新たに２つの鈍  角の部分がマスクパターン５７３
１に形成されるが、マスク設計や、エッチング条件を適宜設定することにより、各鈍角部
分に第１直線と第２直線との両方に接する曲線が形成されるようにマスクパターン５７３
１をエッチングすることが好ましい。なお、前記直角２等辺三角形の互いに等しい２辺の
長さは、配線幅の１／５以上１／２以下とする。またコーナー部の内周についても、コー
ナー部の外周に沿って内周が丸みを帯びるよう形成する。図５７（Ｂ）で示すマスクパタ
ーン５７３１は、その形状が、図５７（Ａ）で示すゲート配線５７１２、５７１３、５７
１４に反映される。その場合、マスクパターン５７３１と相似の形状が転写されてもよい
が、マスクパターン５７３１の角部がさらに丸みを帯びるように転写されていてもよい。
すなわち、マスクパターン５７３１よりもさらにパターン形状をなめらかにした、丸め部
を設けてもよい。すなわち、ゲート配線５７１２、５７１３、５７１４の角部は、線幅の
１／２以下であって１／５以上にコーナー部に丸みをおびさせる。凸部はプラズマによる
ドライエッチの際、異常放電による微粉の発生を抑え、凹部では、洗浄のときに、たとえ
できた微粉であっても、それが角に集まりやすいのを洗い流す結果として歩留まり向上が
甚だしく期待できるという効果を有する。
【０３０３】
層間絶縁層はゲート配線５７１２、５７１３、５７１４の次に形成される層である。層間
絶縁層は酸化シリコンなどの無機絶縁材料若しくポリイミドやアクリル樹脂などを使った
有機絶材料を使って形成する。この層間絶縁層とゲート配線５７１２、５７１３、５７１
４の間には窒化シリコン若しくは窒化酸化シリコンなどの絶縁層を介在させてもよい。ま
た、層間絶縁層上にも窒化シリコン若しくは窒化酸化シリコンなどの絶縁層を設けてもよ
い。この絶縁層は、外因性の金属イオンや水分などトランジスタにとっては良くない不純
物により半導体層やゲート絶縁層を汚染するのを防ぐことができる。
【０３０４】
層間絶縁層には所定の位置に開孔が形成されている。例えば、下層にあるゲート配線や半
導体層に対応して設けられる。金属若しくは金属化合物の一層若しくは複数層で形成され
る配線層は、フォトリソグラフィー技術によってマスクパターンが形成され、エッチング
加工により所定のパターンに形成される。そして、図５８（Ａ）で示すように、半導体層
と一部が重なるように配線５８１５〜５８２０を形成する。配線はある特定の素子間を連
結する。配線は特定の素子と素子の間を直線で結ぶのではなく、レイアウトの制約上屈曲
部が含まれる。また、コンタクト部やその他の領域において配線幅が変化する。コンタク
ト部では、コンタクトホールが配線幅と同等若しくは大きい場合には、その部分で配線幅
が広がるように変化する。
【０３０５】
この配線５８１５〜５８２０を形成するためのフォトマスクは、図５８（Ｂ）に示すマス
クパターン５８３２を備えている。この場合においても、配線は、Ｌ字形に折れ曲がった
各コーナー部であって直角三角形の一辺が１０μｍ以下、または、配線の線幅の１／２以
下で、線幅の１／５以上の大きさに角部を削除し、コーナー部を丸みをおびるパターンを
有せしめる。即ち、上面からみたコーナー部における配線の外周は曲線を形成するように
する。具体的には、コーナー部の外周縁に丸みを帯びさせるため、コーナー部を挟む互い
に垂直  な２つの第１直線と、これら２つの第１直線と約４５度の角度をなす一つの第２
直線と、で形成される直角  ２等辺三角形の部分に相当する配線の一部を除去する。除去
すると新たに２つの鈍  角の部分が配線に形成されるが、マスク設計や、エッチング条件
を適宜設定することにより、各鈍角部分に第１直線と第２直線との両方に接する曲線が形
成されるように配線をエッチングすることが好ましい。なお、前記直角２等辺三角形の互
いに等しい２辺の長さは、配線幅の１／５以上１／２以下とする。またコーナー部の内周
についても、コーナー部の外周に沿って内周が丸みを帯びるよう形成する。このような配
線は、凸部はプラズマによるドライエッチの際、異常放電による微粉の発生を抑え、凹部
では、洗浄のときに、たとえできた微粉であっても、それが角に集まりやすいのを洗い流
す結果として歩留まり向上が甚だしく期待できるという効果を有する。配線の角部がラウ
ンドをとることにより、電気的にも伝導させることが期待できる。また、多数の平行配線
では、ゴミを洗い流すのにはきわめて好都合である。
【０３０６】
図５８（Ａ）には、Ｎチャネル型トランジスタ５８２１〜５８２４、Ｐチャネル型トラン
ジスタ５８２５、５８２６が形成されている。Ｎチャネル型トランジスタ５８２３とＰチ
ャネル型トランジスタ５８２５及びＮチャネル型トランジスタ５８２４とＰチャネル型ト
ランジスタ５８２６はインバータ５８２７、５８２８を構成している。なお、この６つの
トランジスタを含む回路はＳＲＡＭを形成している。これらのトランジスタの上層には、
窒化シリコンや酸化シリコンなどの絶縁層が形成されていてもよい。
【０３０７】
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態７で述べた内容と自由に
組み合わせて実施することができる。
【０３０８】
（実施の形態９）
本実施の形態は、エレクトロルミネセンス素子（ＥＬ素子）を画素に用いた表示装置を製
造するときに用いる蒸着装置について図面を参照して説明する。
【０３０９】
表示パネルは、トランジスタによって画素回路及び／又は駆動回路が形成された素子基板
に、ＥＬ層を形成して製造される。ＥＬ層はエレクトロルミネセンスを発現する材料を少
なくとも一部に含んで形成される。ＥＬ層は機能の異なる複数の層で構成されても良い。
その場合、ＥＬ層は、正孔注入輸送層、発光層、電子注入輸送層などとも呼ばれる機能の
異なる層を組み合わせて構成する場合がある。
【０３１０】
トランジスタが形成された素子基板に、ＥＬ層を形成するための蒸着装置の構成を図６９
に示す。この蒸着装置は、搬送室６０、６１に複数の処理室を連結している。処理室には
、基板を供給するロード室６２、基板を回収するアンロード室６３、その他、加熱処理室
６８、ＥＬ材料を蒸着する成膜処理室６９〜７５、ＥＬ素子の一方の電極として、アルミ
ニウム若しくはアルミニウムを主成分とする導電膜を形成する成膜処理室７６を含んでい
る。また、搬送室と各処理室の間にはゲートバルブ７７ａ〜７７ｌが設けられていて、各
処理室の圧力は独立して制御可能とされており、処理室間の相互汚染を防いでいる。
【０３１１】
ロード室６２から搬送室６０に導入された基板は、回転自在に設けられたアーム方式の搬
送手段６６により、所定の処理室へ搬入される。また、基板は搬送手段６６により、ある
処理室から他の処理室へ搬送される。搬送室６０と搬送室６１とは成膜処理室７０で連結
され、ここで搬送手段６６と搬送手段６７により基板の受け渡しが行う。
【０３１２】
搬送室６０及び搬送室６１に連結する各処理室は減圧状態に保持されている。従って、こ
の蒸着装置では、基板は大気に触れることなく連続してＥＬ層の成膜処理が行われる。Ｅ
Ｌ層の成膜処理が終わった表示パネルは、水蒸気などにより劣化する場合があるので、こ
の蒸着装置では、品質を保持するために大気に触れさせる前に封止処理を行うための封止
処理室６５が搬送室６１に連結されている。封止処理室６５は大気圧若しくはそれに近い
減圧下におかれているので、搬送室６１と封止処理室６５の間にも中間処理室６４が備え
られている。中間処理室６４は基板の受け渡しと、室間の圧力を緩衝するために設けられ
ている。
【０３１３】
ロード室、アンロード室、搬送室及び成膜処理室には室内を減圧に保持するための排気手
段が備えられている。排気手段としては、ドライポンプ、ターボ分子ポンプ、拡散ポンプ
など各種の真空ポンプを用いることができる。
【０３１４】
図６９の蒸着装置において、搬送室６０及び搬送室６１に連結される処理室の数やその構
成は、ＥＬ素子の積層構造に応じて適宜組み合わせることができる。以下に、その組み合
わせの一例を示す。
【０３１５】
加熱処理室６８は、最初に下部電極や絶縁隔壁等が形成された基板を加熱して脱ガス処理
を行う。成膜処理室７２は、下地電極表面を希ガスや酸素プラズマ処理を行う。このプラ
ズマ処理は、表面を清浄化、表面状態の安定化、表面の物理的若しくは化学的状態（例え
ば、仕事関数など）を安定化させるために行う。
【０３１６】
成膜処理室６９は、ＥＬ素子の一方の電極と接触する電極バッファ層を形成する処理室で
ある。電極バッファ層はキャリア注入性（正孔注入若しくは電子注入）があり、ＥＬ素子
の短絡や暗点欠陥の発生を抑制する層である。代表的には、電極バッファ層は、有機無機
混合材料であって、抵抗率が５×１０４〜１×１０６Ωｃｍであり、３０〜３００ｎｍの
厚さに形成される。また、成膜室７１は正孔輸送層を成膜する処理室である。
【０３１７】
ＥＬ素子における発光層は、単色発光をする場合と白色発光をする場合とで、その構成が
異なる。蒸着装置において成膜処理室もそれに応じて配置することが好ましい。例えば、
表示パネルに発光色が異なる三種類のＥＬ素子を形成する場合には、各発光色に対応した
発光層を成膜する必要がある。この場合、成膜処理室７０を第１の発光層の成膜用として
、成膜処理室７３を第２の発光層の成膜用として、成膜処理室７４を第３の発光層の成膜
用として用いることができる。発光層ごとに成膜処理室を分けることで、異なる発光材料
による相互汚染を防止することが出来、成膜処理のスループットを向上させることが出来
る。
【０３１８】
また、成膜処理室７０、成膜処理室７３、成膜処理室７４のそれそれで、発光色が異なる
三種類のＥＬ材料を順次蒸着しても良い。この場合、シャドーマスクを使い、蒸着する領
域に応じて当該マスクをずらして蒸着を行うことになる。
【０３１９】
白色発光するＥＬ素子を形成する場合には、異なる発光色の発光層を縦積みにして形成す
る。その場合にも、素子基板が成膜処理室を順次移動して、発光層ごとに成膜することが
できる。また、同じ成膜処理室で異なる発光層を連続して成膜することもできる。
【０３２０】
成膜処理室７６では、ＥＬ層の上に電極を成膜する。電極の形成は、電子ビーム蒸着法や
スパッタリング法を適用することもできるが、好ましくは抵抗加熱蒸着法を用いることが
好ましい。
【０３２１】
電極の形成まで終了した素子基板は、中間処理室６４を経て封止処理室６５に搬入される
。封止処理室６５は、ヘリウム、アルゴン、ネオン、若しくは窒素などの不活性な気体が
充填されており、その雰囲気下で素子基板のＥＬ層が形成された側に封止板を貼り付けて
封止する。封止された状態において、素子基板と封止板との間には、不活性気体が充填さ
れていても良いし、樹脂材料を充填しておいても良い。封止処理室６５には、シール材を
描画するディスペンサーや、素子基板に対向して封止板を固定する固定ステージやアーム
などの機械的要素、樹脂材料を充填するディスペンサー若しくはスピンコーターなどが備
えられている。
【０３２２】
図７０は、成膜処理室の内部構成を示す。成膜処理室は減圧下に保たれていて、図７０で
は天板９１と底板９２で挟まれる内側が室内であり、減圧状態に保たれる室内を示してい
る。
【０３２３】
処理室内には、一つ又は複数個の蒸発源が備えられている。組成の異なる複数の層を成膜
する場合や、異なる材料を共蒸着する場合は、複数個の蒸発源を設けることが好ましいか
らである。図７０では、蒸発源８１ａ、８１ｂ、８１ｃが蒸発源ホルダ８０に装着されて
いる。蒸発源ホルダ８０は多関節アーム８３によって保持されている。多関節アーム８３
は関節の伸縮によって、蒸発源ホルダ８０の位置をその可動範囲内で自在に移動可能とし
ている。また、蒸発源ホルダ８０に距離センサー８２を設け、蒸発源８１ａ〜１０１ｃと
基板８９との間隔をモニターして、蒸着時における最適な間隔を制御しても良い。その場
合には、多関節アームに上下方向（Ｚ方向）にも変位する多関節アームとしても良い。
【０３２４】
基板ステージ８６と基板チャック８７は一対となって基板８９を固定する。基板ステージ
８６はヒータを内蔵させて基板８９を加熱できるように構成しても良い。基板８９は、基
板チャック８７の禁緩により、基板ステージ８６に固定されまた搬出入される。蒸着に際
しては、必要に応じて蒸着するパターンに対応して開口部を備えたシャドーマスク９０を
用いることもできる。その場合、シャドーマスク９０は、基板８９と蒸発源８１ａ〜８１
ｃの間に配置されるようにする。シャドーマスク９０はマスクチャック８８により、基板
８９と密着若しくは一定の間隔を持って固定される。シャドーマスク９０のアライメント
が必要な場合には、処理室内にカメラを配置し、マスクチャック８８にＸ−Ｙ−θ方向に
微動する位置決め手段を備えることで、その位置合わせを行う。
【０３２５】
蒸発源８１には、蒸着材料を蒸発源に連続して供給する蒸着材料供給手段が付加されてい
る。蒸着材料供給手段は、蒸発源８１と離れた位置に配置される蒸着材料供給源８５ａ、
８５ｂ、８５ｃと、その両者の間を繋ぐ材料供給管８４を有している。典型的には、蒸着
材料供給源８５ａ、８５ｂ、８５ｃは蒸発源８１に対応して設けられている。図７０の場
合は、蒸着材料供給源８５ａと蒸発源８１ａが対応している。蒸着材料供給源８５ｂと蒸
発源８１ｂ、蒸着材料供給源８５ｃと蒸発源８１ｃについても同様である。
【０３２６】
蒸着材料の供給方式には、気流搬送方式、エアロゾル方式などが適用できる。気流搬送方
式は、蒸着材料の微粉末を気流に乗せて搬送するもので、不活性ガスなどを用いて蒸発源
８１に搬送する。エアロゾル方式は、蒸着材料を溶剤中に溶解または分散させた原料液を
搬送し、噴霧器によりエアロゾル化し、エアロゾル中の溶媒を気化させながら行う蒸着で
ある。いずれの場合にも、蒸発源８１には加熱手段が設けられ、搬送された蒸着材料を蒸
発させて基板８９に成膜する。図７０の場合、材料供給管８４は柔軟に曲げることができ
、減圧状態下においても変形しない程度の剛性を持った細管で構成されている。
【０３２７】
気流搬送方式やエアロゾル方式を適用する場合には、成膜処理室内を大気圧若しくはそれ
以下であって、好ましくは１３３Ｐａ〜１３３００Ｐａの減圧下で成膜を行えば良い。成
膜処理室内にはヘリウム、アルゴン、ネオン、クリプトン、キセノン、若しくは窒素など
の不活性気体を充填し、または当該気体を供給しながら（同時に排気しながら）、圧力の
調節を行うことができる。また、酸化膜を形成する成膜処理室では、酸素、亜酸化窒素な
どの気体を導入して酸化雰囲気としておいても良い。また、有機材料を蒸着する成膜処理
室内には水素などの気体を導入して還元雰囲気にしておいても良い。
【０３２８】
その他の蒸着材料の供給方法として、材料供給管８４の中にスクリューを設け蒸着材料を
蒸発源に向けて連続的に押し出す構成としても良い。
【０３２９】
本実施の形態の蒸着装置によれば、大画面の表示パネルであっても、均一性良く、連続し
て成膜することができる。また、蒸発源に蒸着材料が無くなる度に、その都度蒸着材料を
補給する必要がないので、スループットを向上することができる。
【０３３０】
（実施の形態１０）
本実施形態では、実施の形態１から実施の形態４までで述べた駆動方法を制御するハード
ウェアについて述べる。
【０３３１】
大まかな構成図を図５９に示す。基板５９０１の上に、画素部５９０４、信号線駆動回路
５９０６や走査線駆動回路５９０５が配置されている。それ以外にも、電源回路やプリチ
ャージ回路やタイミング生成回路などが配置されてもよい。なお、信号線駆動回路５９０
６や走査線駆動回路５９０５が配置されていなくてもよい。その場合、基板５９０１に配
置されていないものを、ＩＣに形成してもよい。そのＩＣは、基板５９０１の上に、ＣＯ
Ｇ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）によって配置されてもよい。あるいは、周辺回路基板
５９０２と基板５９０１とを接続する接続基板５９０７の上に、ＩＣが配置されてもよい
。
【０３３２】
周辺回路基板５９０２には、信号５９０３が入力される。そして、コントローラ５９０８
が制御して、メモリ５９０９、５９１０などに信号が保存される。信号５９０３がアナロ
グ信号の場合は、アナログ・デジタル変換を行った後、そして、メモリ５９０９、５９１
０などに保存されることが多い。そして、コントローラ５９０８がメモリ５９０９、５９
１０などに保存された信号を用いて、基板５９０１に信号を出力する。
【０３３３】
実施の形態１〜実施の形態４で述べた駆動方法を実現するために、コントローラ５９０８
が、サブフレームの出現順序などを制御して、基板５９０１に信号を出力する。
【０３３４】
なお、本実施形態で述べた内容は、実施の形態１〜実施の形態９で述べた内容と自由に組
み合わせて実施することができる。
【０３３５】
（実施の形態１１）
本実施形態では、本発明の表示装置を用いたＥＬモジュール及びＥＬテレビ受像機の構成
例について説明する。
【０３３６】
図６０は表示パネル６００１と、回路基板６００２を組み合わせたＥＬモジュールを示し
ている。表示パネル６００１は画素部６００３、走査線駆動回路６００４及び信号線駆動
回路６００５を有している。回路基板６００２には、例えば、コントロール回路６００６
や信号分割回路６００７などが形成されている。表示パネル６００１と回路基板６００２
は接続配線６００８によって接続されている。接続配線にはＦＰＣ等を用いることができ
る。
【０３３７】
コントロール回路６００６が、実施の形態９における、コントローラ５９０８やメモリ５
９０９、５９１０などに相当する。主に、コントロール回路６００６において、サブフレ
ームの出現順序などを制御している。
【０３３８】
表示パネル６００１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数
の低い駆動回路）を基板上にトランジスタを用いて一体形成し、一部の周辺駆動回路（複
数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチッ
プをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）などで表示パネル６００１に実装するとよい
。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリン
ト基板を用いて表示パネル６００１に実装してもよい。
【０３３９】
また、走査線や信号線に設定する信号をバッファによりインピーダンス変換することで、
１行毎の画素の書き込み時間を短くすることができる。よって高精細な表示装置を提供す
ることができる。
【０３４０】
また、さらに消費電力の低減を図るため、ガラス基板上にトランジスタを用いて画素部を
形成し、全ての信号線駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈ
ｉｐ  Ｏｎ  Ｇｌａｓｓ）表示パネルに実装してもよい。
【０３４１】
例えば、表示パネルの画面全体をいくつかの領域に分割し、各々の領域に一部もしくは全
ての周辺駆動回路（信号線駆動回路、走査線駆動回路など）を形成したＩＣチップを配置
し、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）などで表示パネルに実装してもよい。この場
合の表示パネルの構成を図６１に示す。
【０３４２】
図６１では、画面全体を４つの領域に分割し、８個のＩＣチップを用いて駆動させる例で
ある。表示パネルの構成は、基板６１１０、画素部６１１１、ＦＰＣ６１１２、ＩＣチッ
プ６１１３〜６１２０を有する。８個のＩＣチップのうち、６１１３、６１１４、６１１
５、６１１６には信号線駆動回路を形成しており、６１１７、６１１８、６１１９、６１
２０には走査線駆動回路を形成している。そして、任意のＩＣチップを駆動させることに
より、４つの画面領域のうち任意の画面領域のみを駆動させることが可能となる。例えば
、ＩＣチップ６１１３と６１１７のみを駆動させると、４つの画面領域のうち、左上の領
域のみを駆動させることができる。このようにすることにより、消費電力を低減させるこ
とが可能となる。
【０３４３】
図７１の表示パネルは基板２０上に、サブ画素３０が複数配列された画素部２１、走査線
３３の信号を制御する走査線駆動回路２２、データ線３１の信号を制御するデータ線駆動
回路２３を有している。また、サブ画素３０に含まれる発光素子３７の輝度変化を補正す
るためのモニタ回路２４が設けられていても良い。発光素子３７とモニタ回路２４に含ま
れる発光素子は同じ構造を有している。発光素子３７の構造は一対の電極間にエレクトロ
ルミネセンスを発現する材料を含む層を挟んだ形となっている。
【０３４４】
基板２０の周辺部には、走査線駆動回路２２に外部回路から信号を入力する入力端子２５
、データ線駆動回路２３に外部回路から信号を入力する入力端子２６、モニタ回路２４に
信号を入力する入力端子２９を有している。
【０３４５】
サブ画素３０には、データ線３１に接続するトランジスタ３４と、電源線３２と発光素子
３７との間に直列に挿入されて接続するトランジスタ３５を含んでいる。トランジスタ３
４のゲートは走査線３３の接続し、走査信号で選択されたとき、データ線３１の信号をサ
ブ画素３０に入力する。入力された信号はトランジスタ３５のゲートに与えられ、また、
保持容量部３６を充電する。この信号に応じて、電源線３２と発光素子３７は導通状態と
なり、発光素子３７が発光する。
【０３４６】
サブ画素３０に設けた発光素子３７を発光させるためには外部回路から電力を供給する必
要がある。画素部２１に設けられる電源線３２は、入力端子２７で外部回路と接続される
。電源線３２は引き回す配線の長さにより抵抗損失が生じるので、入力端子２７は基板２
０の周辺部に複数箇所設けることが好ましい。入力端子２７は基板２０の両端部に設け、
画素部２１の面内で輝度ムラが目立たないように配置されている。すなわち、画面の中で
片側が明るく、反対側が暗くなってしまうことを防いでいる。また、一対の電極を備えた
発光素子３７であって、電源線３２と接続する電極とは反対側の電極は、複数のサブ画素
３０で共有する共通電極として形成されるが、この電極の抵抗損失も低くするために、端
子２８を複数個備えている。
【０３４７】
このような表示パネルは、電源線がＣｕなどの低抵抗材料で形成されているので、特に画
面サイズが大型化したときに有効である。例えば、画面サイズが１３インチクラスの場合
対角線の長さは３４０ｍｍであるが、６０インチクラスの場合には１５００ｍｍ以上とな
る。このような場合には、配線抵抗を無視することが出来ないので、Ｃｕなどの低抵抗材
料を配線に用いることが好ましい。また、配線遅延を考慮すると、同様にしてデータ線や
走査線を形成しても良い。
【０３４８】
上記のようなパネル構成を備えたＥＬモジュールにより、ＥＬテレビ受像機を完成させる
ことができる。図６２は、ＥＬテレビ受像機の主要な構成を示すブロック図である。チュ
ーナ６２０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路６２０２
と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処
理回路６２０３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回
路６００６により処理される。コントロール回路６００６は、走査線側と信号線側にそれ
ぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路６００７を設
け、入力デジタル信号をＭ個に分割して供給する構成としてもよい。
【０３４９】
チューナ６２０１で受信した信号のうち、音声信号は音声信号増幅回路６２０４に送られ
、その出力は音声信号処理回路６２０５を経てスピーカー６２０６に供給される。制御回
路６２０７は受信局（受信周波数）や音量の制御情報を入力部６２０８から受け、チュー
ナ６２０１や音声信号処理回路６２０５に信号を送出する。
【０３５０】
ＥＬモジュールを筐体に組みこんで、テレビ受像機を完成させることができる。ＥＬモジ
ュールにより、表示部が形成される。また、スピーカー、ビデオ入力端子などが適宜備え
られている。
【０３５１】
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、
鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表
示媒体として様々な用途に適用することができる。
【０３５２】
このように、本発明の表示装置、およびその駆動法を用いることにより、擬似輪郭の低減
された、綺麗な画像で見ることが出来る。よって、人間の肌のように、階調が微妙に変化
するような画像であっても、綺麗に表示出来るようになる。
【０３５３】
なお、本実施形態で述べた内容は、実施の形態１〜実施の形態１０で述べた内容と自由に
組み合わせて実施することができる。
【０３５４】
（実施の形態１２）
本発明の表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、
ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音
響再生装置（カーオーディオ、オーディオコンポ等）、パーソナルコンピュータ、ゲーム
機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機、電子書籍等）
、記憶媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄ
ｉｓｃ（ＤＶＤ）等の記憶媒体を再生し、その画像を表示しうるディスプレイを備えた装
置）等が挙げられる。それらの電子機器の具体例を図６３に示す。
【０３５５】
図６３（Ａ）は発光装置であり、筐体６３０１、支持台６３０２、表示部６３０３、スピ
ーカー部６３０４、ビデオ入力端子６３０５等を含む。本発明は、表示部６３０３を構成
する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な
画像で見ることができるようになり、図６３（Ａ）に示す発光装置が完成される。発光装
置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部と
することができる。なお、発光装置は、パーソナルコンピュータ用、ＴＶ放送受信用、広
告表示用などの全ての情報表示用表示装置が含まれる。
【０３５６】
図６３（Ｂ）はデジタルスチルカメラであり、本体６３０６、表示部６３０７、受像部６
３０８、操作キー６３０９、外部接続ポート６３１０、シャッター６３１１等を含む。本
発明は、表示部６３０７を構成する表示装置に用いることができる。また本発明により、
擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図６３（Ｂ）に示す
デジタルスチルカメラが完成される。
【０３５７】
図６３（Ｃ）はノート型パーソナルコンピュータであり、本体６３１２、筐体６３１３、
表示部６３１４、キーボード６３１５、外部接続ポート６３１６、ポインティングマウス
６３１７等を含む。本発明は、表示部６３１４を構成する表示装置に用いることができる
。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり
、図６３（Ｃ）に示すノート型パーソナルコンピュータが完成される。
【０３５８】
図６３（Ｄ）はモバイルコンピュータであり、本体６３１８、表示部６３１９、スイッチ
６３２０、操作キー６３２１、赤外線ポート６３２２等を含む。本発明は、表示部６３１
９を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された
、綺麗な画像で見ることができるようになり、図６３（Ｄ）に示すモバイルコンピュータ
が完成される。
【０３５９】
図６３（Ｅ）は記憶媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）で
あり、本体６３２３、筐体６３２４、表示部Ａ６３２５、表示部Ｂ６３２６、記憶媒体（
ＤＶＤ等）読み込み部６３２７、操作キー６３２８、スピーカー部６３２９等を含む。表
示部Ａ６３２５は主に画像情報を表示し、表示部Ｂ６３２６は主に文字情報を表示するが
、本発明は、表示部Ａ６３２５、表示部Ｂ６３２６を構成する表示装置に用いることがで
きる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また
本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図６
３（Ｅ）に示すＤＶＤ再生装置が完成される。
【０３６０】
図６３（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体６
３３０、表示部６３３１、アーム部６３３２等を含む。本発明は、表示部６３３１を構成
する表示装置に用いることができる。また本発明により、また本発明により、擬似輪郭の
低減された、綺麗な画像で見ることができるようになり、図６３（Ｆ）に示すゴーグル型
ディスプレイが完成される。
【０３６１】
図６３（Ｇ）はビデオカメラであり、本体６３３３、表示部６３３４、筐体６３３５、外
部接続ポート６３３６、リモコン受信部６３３７、受像部６３３８、バッテリー６３３９
、音声入力部６３４０、操作キー６３４１等を含む。本発明は、表示部６３３４を構成す
る表示装置に用いることができる。また本発明により、また本発明により、擬似輪郭の低
減された、綺麗な画像で見ることができるようになり、図６３（Ｇ）に示すビデオカメラ
が完成される。
【０３６２】
図６３（Ｈ）は携帯電話であり、本体６３４２、筐体６３４３、表示部６３４４、音声入
力部６３４５、音声出力部６３４６、操作キー６３４７、外部接続ポート６３４８、アン
テナ６３４９等を含む。本発明は、表示部６３４４を構成する表示装置に用いることがで
きる。なお、表示部６３４４は黒色の背景に白色の文字を表示することで携帯電話の消費
電流を抑えることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見
ることができるようになり、図６３（Ｈ）に示す携帯電話が完成される。
【０３６３】
なお、発光輝度が高い発光材料を用いれば、出力した画像情報を含む光をレンズ等で拡大
投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０３６４】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線
を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増し
てきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０３６５】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるよ
うに情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装
置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景と
して文字情報を発光部分で形成するように駆動することが望ましい。
【０３６６】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可
能である。また、本実施の形態の電子機器は、実施の形態１〜実施の形態１１に示したい
ずれの構成の表示装置を用いてもよい。
【符号の説明】
【０３６７】
２０    基板
２１    画素部
２２    走査線駆動回路
２３    データ線駆動回路
２４    モニタ回路
２５    入力端子
２６    入力端子
２７    入力端子
２８    端子
２９    入力端子
３０    サブ画素
３１    データ線
３２    電源線
３３    走査線
３４    トランジスタ
３５    トランジスタ
３６    保持容量部
３７    発光素子
６０    搬送室
６１    搬送室
６２    ロード室
６３    アンロード室
６４    中間処理室
６５    封止処理室
６６    搬送手段
６７    搬送手段
６８    加熱処理室
６９    成膜処理室
７０    成膜処理室
７１    成膜室
７２    成膜処理室
７３    成膜処理室
７４    成膜処理室
７６    成膜処理室
８０    蒸発源ホルダ
８１    蒸発源
８２    距離センサー
８３    多関節アーム
８４    材料供給管
８５ａ    蒸着材料供給源
８５ｂ    蒸着材料供給源
８５ｃ    蒸着材料供給源
８６    基板ステージ
８７    基板チャック
８８    マスクチャック
８９    基板
９０    シャドーマスク
９１    天板
９２    底板
２１０    画素
７７ａ    ゲートバルブ
８１ａ    蒸発源
８５ａ    蒸着材料供給源
８１ａ    蒸発源
８１ｂ    蒸発源
８１ｃ    蒸発源
１０５ａ    蒸着材料供給源
１０５ｂ    蒸着材料供給源
１０５ｃ    蒸着材料供給源
２５１１    選択トランジスタ
２５１２    保持容量
２５１３    駆動トランジスタ
２５１４    発光素子
２５１５    信号線
２５１６    電源線
２５１７    走査線
２５１８    電源線
２５２１    選択トランジスタ
２５２２    保持容量
２５２３    駆動トランジスタ
２５２４    発光素子
２５２７    走査線
２５２８    電源線
２６１１    選択トランジスタ
２６１２    保持容量
２６１３    駆動トランジスタ
２６１４    発光素子
２６１５    信号線
２６１６    電源線
２６１７    走査線
２６１８    電源線
２６２１    選択トランジスタ
２６２２    保持容量
２６２３    駆動トランジスタ
２６２４    発光素子
２６２５    信号線
２６２７    走査線
２６２８    電源線
２７１１    選択トランジスタ
２７１２    保持容量
２７１３    駆動トランジスタ
２７１４    発光素子
２７１５    信号線
２７１６    電源線
２７１７    走査線
２７１８    電源線
２７２１    選択トランジスタ
２７２２    保持容量
２７２３    駆動トランジスタ
２７２４    発光素子
２７２７    走査線
２７２８    電源線
２７３１    トランジスタ
２７３６    電源線
２７４１    トランジスタ
２９１１    選択トランジスタ
２９１２    保持容量
２９１３    駆動トランジスタ
２９１４    発光素子
２９１５    信号線
２９１６    電源線
２９１７    走査線
２９１８    電源線
２９２１    選択トランジスタ
２９２２    保持容量
２９２３    駆動トランジスタ
２９２４    発光素子
２９２５    信号線
２９２７    走査線
２９２８    電源線
２９３１    選択トランジスタ
２９３７    走査線
２９４１    選択トランジスタ
２９４７    走査線
３２１１    選択トランジスタ
３２１２    保持容量
３２１３    駆動トランジスタ
３２１４    発光素子
３２１５    信号線
３２１６    電源線
３２１７    走査線
３２１８    電源線
３２１９    消去トランジスタ
３２２１    選択トランジスタ
３２２２    保持容量
３２２３    駆動トランジスタ
３２２４    発光素子
３２２７    走査線
３２２８    電源線
３２２９    消去トランジスタ
３２３７    走査線
３２４７    走査線
３３１１    選択トランジスタ
３３１２    保持容量
３３１３    駆動トランジスタ
３３１４    発光素子
３３１５    信号線
３３１６    電源線
３３１７    走査線
３３１８    電源線
３３１９    消去ダイオード
３３２１    選択トランジスタ
３３２２    保持容量
３３２３    駆動トランジスタ
３３２４    発光素子
３３２７    走査線
３３２８    電源線
３３２９    消去ダイオード
３３３７    走査線
３３４７    走査線
３４１９    トランジスタ
３５０５    信号線
３５０６    電源線
３５０７    走査線
３５１１    選択トランジスタ
３５１２    保持容量
３５１３    駆動トランジスタ
３５１４    電極
３５１５    信号線
３５１６    電源線
３５１７    走査線
３６１１    選択トランジスタ
３６１２    保持容量
３６１３    駆動トランジスタ
３６１４    電極
３６１５    信号線
３６１６    電源線
３６１７    走査線
４００１    画素部
４００２    走査線駆動回路
４００３    走査線駆動回路
４００４    信号線駆動回路
４００５    シフトレジスタ
４００６    バッファ回路
４００７    シフトレジスタ
４０１０    増幅回路
４０１１    ビデオ信号線
４０１２    ラッチ制御線
４１０１    画素部
４１０２    走査線駆動回路
４１０３    走査線駆動回路
４１０４    走査線駆動回路
４１０５    走査線駆動回路
４１０６    信号線駆動回路
４２０１    画素部
４２０２    走査線駆動回路
４２０３    走査線駆動回路
４２０４    信号線駆動回路
４２０５    信号線駆動回路
４３０１    基板
４３０２    下地膜
４３０３    画素電極
４３０４    第１の電極
４３０５    配線
４３０６    配線
４３０７    Ｎ型半導体層
４３０８    Ｎ型半導体層
４３０９    半導体層
４３１０    ゲート絶縁膜
４３１１    絶縁膜
４３１２    ゲート電極
４３１３    第２の電極
４３１４    層間絶縁膜
４３１５    有機化合物を含む層
４３１６    対向電極
４３１７    発光素子
４３１８    駆動トランジスタ
４３１９    容量素子
４３２０    第１の電極
４４０１    基板
４４０２    ゲート絶縁膜
４４０３    ゲート電極
４４０４    第１の電極
４４０５    ゲート絶縁膜
４４０６    半導体層
４４０７    半導体層
４４０８    Ｎ型半導体層
４４１０    Ｎ型半導体層
４４１１    配線
４４１３    導電層
４４１４    画素電極
４４１５    絶縁物
４４１６    有機化合物を含む層
４４１７    対向電極
４４１８    発光素子
４４１９    駆動トランジスタ
４４２０    容量素子
４４２１    第２の電極
４４２２    容量素子
４５０１    絶縁物
４６０１    基板
４６０２    絶縁膜
４６０４    ゲート絶縁膜
４６０５    ゲート電極
４６０６    絶縁膜
４６０７    絶縁膜
４６０８    導電膜
４６２３    絶縁膜
４６２４    絶縁膜
４６２６    絶縁膜
４６７１    膜
４６７２    絶縁膜
４６７３    ゴミ
４６７４    絶縁膜
４６７５    絶縁膜
５４０１    Ｎチャネル型トランジスタ
５４０２    Ｎチャネル型トランジスタ
５４０３    Ｐチャネル型トランジスタ
５４０４    容量素子
５４０５    抵抗素子
５５０２    導電層
５５０３    導電層
５５０４    配線
５５０５    半導体層
５５０６    不純物領域
５５０７    不純物領域
５５０８    ゲート絶縁膜
５５０９    ゲート電極
５５１０    不純物領域
５５１１    不純物領域
５５１２    不純物領域
５６１０    半導体層
５６３０    マスクパターン
５７１２    ゲート配線
５７１３    ゲート配線
５７１４    ゲート配線
５７３１    マスクパターン
５８１５    配線
５８２１    Ｎチャネル型トランジスタ
５８２３    Ｎチャネル型トランジスタ
５８２４    Ｎチャネル型トランジスタ
５８２５    Ｐチャネル型トランジスタ
５８２６    Ｐチャネル型トランジスタ
５８２７    インバータ
５８３２    マスクパターン
５９０１    基板
５９０２    周辺回路基板
５９０３    信号
５９０４    画素部
５９０５    走査線駆動回路
５９０６    信号線駆動回路
５９０７    接続基板
５９０８    コントローラ
５９０９    メモリ
６００１    表示パネル
６００２    回路基板
６００３    画素部
６００４    走査線駆動回路
６００５    信号線駆動回路
６００６    コントロール回路
６００７    信号分割回路
６００８    接続配線
６１１０    基板
６１１１    画素部
６１１２    ＦＰＣ
６１１３    ＩＣチップ
６２０１    チューナ
６２０２    映像信号増幅回路
６２０３    映像信号処理回路
６２０４    音声信号増幅回路
６２０５    音声信号処理回路
６２０６    スピーカー
６２０７    制御回路
６２０８    入力部
６３０１    筐体
６３０２    支持台
６３０３    表示部
６３０４    スピーカー部
６３０５    ビデオ入力端子
６３０６    本体
６３０７    表示部
６３０８    受像部
６３０９    操作キー
６３１０    外部接続ポート
６３１１    シャッター
６３１２    本体
６３１３    筐体
６３１４    表示部
６３１５    キーボード
６３１６    外部接続ポート
６３１７    ポインティングマウス
６３１８    本体
６３１９    表示部
６３２０    スイッチ
６３２１    操作キー
６３２２    赤外線ポート
６３２３    本体
６３２４    筐体
６３２５    表示部Ａ
６３２６    表示部Ｂ
６３２７    部
６３２８    操作キー
６３２９    スピーカー部
６３３０    本体
６３３１    表示部
６３３２    アーム部
６３３３    本体
６３３４    表示部
６３３５    筐体
６３３６    外部接続ポート
６３３７    リモコン受信部
６３３８    受像部
６３３９    バッテリー
６３４０    音声入力部
６３４１    操作キー
６３４２    本体
６３４３    筐体
６３４４    表示部
６３４５    音声入力部
６３４６    音声出力部
６３４７    操作キー
６３４８    外部接続ポート
６３４９    アンテナ
４６０３ａ    半導体膜
４６０３ｂ    半導体膜
４６１０ａ    Ｎチャネル型トランジスタ
４６１０ｂ    Ｐチャネル型トランジスタ
４６２１ａ    絶縁膜
４６２１ｂ    絶縁膜
４６２５ａ    レジスト
４６２７ａ    絶縁膜
４６２７ｂ    絶縁膜
４６５１ａ    端部
４６５２ａ    端部
４６５３ａ    端部
【図１】
0005487269.tif 000002
【図２】
0005487269.tif 000003
【図３】
0005487269.tif 000004
【図４】
0005487269.tif 000005
【図５】
0005487269.tif 000006
【図６】
0005487269.tif 000007
【図７】
0005487269.tif 000008
【図８】
0005487269.tif 000009
【図９】
0005487269.tif 000010
【図１０】
0005487269.tif 000011
【図１１】
0005487269.tif 000012
【図１２】
0005487269.tif 000013
【図１３】
0005487269.tif 000014
【図１４】
0005487269.tif 000015
【図１５】
0005487269.tif 000016
【図１６】
0005487269.tif 000017
【図１７】
0005487269.tif 000018
【図１８】
0005487269.tif 000019
【図１９】
0005487269.tif 000020
【図２０】
0005487269.tif 000021
【図２１】
0005487269.tif 000022
【図２２】
0005487269.tif 000023
【図２３】
0005487269.tif 000024
【図２４】
0005487269.tif 000025
【図２５】
0005487269.tif 000026
【図２６】
0005487269.tif 000027
【図２７】
0005487269.tif 000028
【図２８】
0005487269.tif 000029
【図２９】
0005487269.tif 000030
【図３０】
0005487269.tif 000031
【図３１】
0005487269.tif 000032
【図３２】
0005487269.tif 000033
【図３３】
0005487269.tif 000034
【図３４】
0005487269.tif 000035
【図３５】
0005487269.tif 000036
【図３６】
0005487269.tif 000037
【図３７】
0005487269.tif 000038
【図３８】
0005487269.tif 000039
【図３９】
0005487269.tif 000040
【図４０】
0005487269.tif 000041
【図４１】
0005487269.tif 000042
【図４２】
0005487269.tif 000043
【図４３】
0005487269.tif 000044
【図４４】
0005487269.tif 000045
【図４５】
0005487269.tif 000046
【図４６】
0005487269.tif 000047
【図４７】
0005487269.tif 000048
【図４８】
0005487269.tif 000049
【図４９】
0005487269.tif 000050
【図５０】
0005487269.tif 000051
【図５１】
0005487269.tif 000052
【図５２】
0005487269.tif 000053
【図５３】
0005487269.tif 000054
【図５４】
0005487269.tif 000055
【図５５】
0005487269.tif 000056
【図５６】
0005487269.tif 000057
【図５７】
0005487269.tif 000058
【図５８】
0005487269.tif 000059
【図５９】
0005487269.tif 000060
【図６０】
0005487269.tif 000061
【図６１】
0005487269.tif 000062
【図６２】
0005487269.tif 000063
【図６３】
0005487269.tif 000064
【図６４】
0005487269.tif 000065
【図６５】
0005487269.tif 000066
【図６６】
0005487269.tif 000067
【図６７】
0005487269.tif 000068
【図６８】
0005487269.tif 000069
【図６９】
0005487269.tif 000070
【図７０】
0005487269.tif 000071
【図７１】
0005487269.tif 000072