(57)【特許請求の範囲】
【請求項１】
第１のサイズのインク液滴を吐出するために、第１の密度で複数の第１の数の記録素子を備える第１の記録素子列と、
前記第１のサイズよりも小さい第２のサイズの、前記第１の記録素子列の記録素子より吐出されるインクと同じ色のインク液滴を吐出するために、前記第１の記録素子列の配列方向に並行に、前記第１の記録素子列とは同じ長さをもち、前記第１の密度より高い第２の密度で前記第１の数より多い第２の数の記録素子を備える第２の記録素子列と、
前記第１の記録素子列に含まれる複数の記録素子を予め定められた数のグループに分け、各グループに属する記録素子に対して時分割駆動を行う第１の駆動回路と、
前記第２の記録素子列に含まれる複数の記録素子を前記予め定められた数より多い数のグループに分け、各グループに属する記録素子に対して時分割駆動を行う第２の駆動回路とを備えた記録素子基板において、
前記第１の記録素子列に属する記録素子を駆動するためのデータを保持する第１のシフトレジスタ回路と、
前記第２の記録素子列を構成する複数のグループを少なくとも第１のグループ群と第２のグループ群に分け、前記各グループ群に属する記録素子を駆動するためのデータをそれぞれ保持する第２のシフトレジスタ回路及び第３のシフトレジスタ回路と、
前記第１のシフトレジスタ回路に外部からデータ信号を入力する第１の端子と、
前記第２のシフトレジスタ回路に外部からデータ信号を入力する第２の端子と、
前記第３のシフトレジスタ回路に外部からデータ信号を入力する第３の端子とを有し、
前記第１のシフトレジスタ回路のビット数は、前記第２のシフトレジスタ回路のビット数と前記第３のシフトレジスタ回路のビット数との合計数より、前記第２のシフトレジスタ回路のビット数及び前記第３のシフトレジスタ回路のビット数に近いことを特徴とする記録素子基板。
【請求項２】
前記第１のシフトレジスタ回路と、前記第２のシフトレジスタ回路と、前記第３のシフトレジスタ回路とは、共通のクロック信号を用いることを特徴とする請求項１に記載の記録素子基板。
【請求項３】
請求項１又は２に記載の記録素子基板を有し、インクを吐出することにより記録を行なうことを特徴とするインクジェット記録ヘッド。
【請求項４】
請求項３に記載のインクジェット記録ヘッドを装着することが可能なキャリッジを有することを特徴とする記録装置。
【請求項５】
前記第２の記録素子列を駆動するためのデータの一部を、前記第２のシフトレジスタ回路に入力する部分と前記第３のシフトレジスタ回路に入力する部分とに分けて出力する回路をさらに有することを特徴とする請求項４に記載の記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配列された記録素子の数が異なる複数の記録素子列を備えた記録素子基板、インクジェット記録ヘッド、及び記録装置に関する。
【背景技術】
【０００２】
サーマルインクジェット方式に従ってインクを吐出して記録媒体に記録を行う記録ヘッドは、発熱抵抗素子からなるヒータを記録ヘッドにおける記録素子の構成要素として備えている。さらに、ヒータを駆動するためのドライバ及びそのドライバを記録データに応じて選択的に駆動するためのロジック回路が、その記録ヘッドの同一素子基板上に形成されている。
【０００３】
サーマルインクジェット方式のカラーインクジェット記録装置は年々高解像度化している。これに伴い、記録ヘッドの吐出口の配置密度は、６００ｄｐｉから９００ｄｐｉ、さらには１２００ｄｐｉでインクを吐出させることができるようになっており、このような高密度の吐出口を備えた記録ヘッドが知られている。
【０００４】
また、グレー画像及びカラーフォト画像におけるハーフトーン部及びハイライト部での粒状性を軽減することが要求されている。このため、画像を形成するために吐出されるインク滴（液滴）の大きさは、例えばカラーインクを吐出させる記録ヘッドにおいては、数年前までは１５ｐｌ程度であったが、近年、５ｐｌさらには２ｐｌと年々小さくなる傾向にある。
【０００５】
このような小液滴のインクを吐出する吐出口が高密度に配置された高解像度の記録ヘッドは、高品位なカラーグラフィック画像やフォト画像を記録する際の、高画質な記録を行うというユーザのニーズを満たしている。しかし、帳票におけるカラーグラフを記録する際など、高解像度で記録することが要求されない代わりに高速で記録することが要求される場合、小液滴のインクにより記録するために記録走査数が増大して高速で記録するという要求に応えられない場合があった。
【０００６】
そこで、このような高速記録の要求にも応えるため、高画質な記録を行うための小液滴のインクと高速で記録するための大液滴のインクを吐出する記録ヘッドが提案されている。また、１つの吐出口に対して複数のヒータを配置しこの複数のヒータにより吐出量を変調するものや、１つの素子基板内に吐出量の異なる複数の吐出口を配置する記録ヘッドも知られている。
【０００７】
また、異なる吐出量のインクを吐出する複数の吐出口を備える素子基板において、小液滴のインクを吐出する吐出口からなる吐出口列（小液滴吐出口列）と大液滴のインクを吐出する吐出口からなる吐出口列（大液滴吐出口列）とを並列に備えた素子基板がある。このような素子基板において、高速で高画質な記録を可能にするために、小液滴吐出口列における吐出口の配置密度が大液滴吐出口列における吐出口の配置密度よりも高い素子基板がある。このような素子基板として、例えば１インチあたり６００個の吐出口を配置した（配置密度６００ｄｐｉ）大液滴の吐出口列と、その２倍の１インチあたり１２００個の吐出口を配置した（配置密度１２００ｄｐｉ）小液滴の吐出口列とを備える素子基板がある。
【０００８】
また、安定したインクの吐出を行うためには、ヒータに安定した電圧を印加しなければならない。全てのヒータを同時に駆動すると一度に大きな電流が流れ、配線抵抗により大きく電圧が降下する。そのため、素子基板が備える複数のヒータを複数のブロックに分割し、時間を分けて順次ブロックごとにヒータを駆動することで安定したインクの吐出を行う時分割駆動方式が開示されている。このような例として、特許文献１、特許文献２、特許文献３、特許文献４、特許文献５、特許文献６の構成が知られている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−３７４１６３号公報
【特許文献２】特開平１０−４４４１６号公報
【特許文献３】特開２００２−０７９６７２号公報
【特許文献４】特開平８−１６９１１６号公報
【特許文献５】特表２００３−５０８２５７号公報
【特許文献６】特開２００４−１２２７５７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
近年のインクジェット記録装置は、高画質の画像を記録するために、小液滴のインクを吐出するようになっている。一方で、記録速度の高速化も求められているが、単純に同じ画像を形成するためには同じインク量が必要になるため、吐出するインクの小液滴化を行い吐出するインクのサイズが１／２になれば単純には記録速度が１／２になる。
【００１１】
記録速度の低下を防ぐために同じ時間で同じインクの量を吐出するためには、ヒータ数を２倍にする必要がある。ヒータの配置密度を変えずにヒータ数を２倍にするとヒータが配置される素子基板のサイズが２倍以上に大きくなってしまう。さらに、素子基板を大きくしてしまうだけでなく、記録装置内を高速で移動する記録ヘッドの大型化、記録装置の大型化、振動及び騒音の増加を招いてしまう。このため、ヒータの配置密度を高くする必要がある。
【００１２】
高速で記録を行うためには、小液滴のインクを吐出する吐出口のみを備えた記録ヘッドを用いるよりも、大液滴のインクを吐出する吐出口をさらに備えた記録ヘッドを用いる方が有利である。近年のインクジェット記録装置は、小液滴吐出口列と大液滴吐出口列を並行に配列した素子基板を備えた記録ヘッドを用い、小液滴のインクを吐出する吐出口と大液滴のインクを吐出する吐出口とを選択的に駆動させて高速記録と高画質記録の両立を図っている。しかしながら、高速記録と高画質記録とを両立させるためには、素子基板に実装する吐出口及びヒータの数を増加させる必要がある。
【００１３】
小液滴吐出口列の吐出口の配置密度が大液滴吐出口列の吐出口の配置密度よりも高い素子基板について述べる。この素子基板として、配置密度６００ｄｐｉの大液滴吐出口列と、吐出口数がその２倍で配置密度もその２倍の配置密度１２００ｄｐｉの小液滴吐出口列とを同一基板上に備えた素子基板を例に挙げて述べる。この素子基板では、１画素１ビットで記録するなら、ヒータ数がそのまま記録データのビット数となるため、配置密度６００ｄｐｉの吐出口列に必要なデータ数に対して、配置密度１２００ｄｐｉの吐出口列に必要なデータ量は２倍になる。
【００１４】
時分割駆動方式の一例として、素子基板の吐出口列それぞれに関して時分割数が同じとする場合がある。また、同一のクロックが素子基板内で共通に使用されるためクロックの周波数は同じである。このため、データの転送速度はデータの転送の際に使用されるシフトレジスタのビット数に比例する。データ転送はそれぞれの吐出口列を単位として行われるため、高密度配列の吐出口列と低密度配列の吐出口列とでは、データ転送にかかる時間は異なることとなる。例えば、相対的に少数の吐出口からなる吐出口列に対応するシフトレジスタのビット数が６ビット（記録データ４ビット、ブロック制御データ２ビット）とする。また、相対的に多数の吐出口からなる吐出口列に対応するシフトレジスタのビット数が１０ビット（記録データ８ビット、ブロック制御データ２ビット）とする。このような場合、６ビットシフトレジスタにおけるデータ転送においても、１０ビットシフトレジスタのデータの転送速度によりその速度が制限されるため、本来のデータ転送速度の６／１０のデータ転送速度でデータの転送を行うことになるという問題があった。
【００１５】
また、高速で記録を行うために記録データを転送するクロックの周波数を高くする方法がある。通常、そのクロックは記録装置本体から記録ヘッドに供給されるため、記録中に移動する記録ヘッドと記録装置本体とはフレキシブルケーブル等の比較的長いケーブルで接続される。このケーブルには高電流が近接して流れることになり、複数の信号線と電力供給線を含むケーブルによって伝送される信号にはノイズが重畳しやすくなる。そして、ケーブルのインダクタンス成分によってパルス波形の立ち上がりや立下りが長くなる（波形がなまる）。このことは、クロックの周期が短くなる程、相対的に変動の割合が大きくなるために無視できないものとなり、記録ヘッド側で信号を正確に受信できなくなり、誤動作を引き起こす恐れがある。また、高い周波数のクロックを用いて信号を伝送した場合、ケーブルがアンテナとして作用して放射ノイズが発生する恐れもある。この放射ノイズは周囲の機器に誤動作を発生させるおそれもある。
【００１６】
本発明の目的は、配列密度が異なる記録素子が配置された複数の記録素子列を備えた記録素子基板において、高密度配列の記録素子列側の駆動速度の低下を抑制し、各記録素子へ効率良くデータ転送することが可能な記録素子基板を提供することである。
【課題を解決するための手段】
【００１７】
上記課題を解決するための本発明は、第１のサイズのインク液滴を吐出するために、第１の密度で複数の第１の数の記録素子を備える第１の記録素子列と、前記第１のサイズよりも小さい第２のサイズの、前記第１の記録素子列の記録素子より吐出されるインクと同じ色のインク液滴を吐出するために、前記第１の記録素子列の配列方向に並行に、前記第１の記録素子列とは同じ長さをもち、前記第１の密度より高い第２の密度で前記第１の数より多い第２の数の記録素子を備える第２の記録素子列と、前記第１の記録素子列に含まれる複数の記録素子を予め定められた数のグループに分け、各グループに属する記録素子に対して時分割駆動を行う第１の駆動回路と、前記第２の記録素子列に含まれる複数の記録素子を前記予め定められた数より多い数のグループに分け、各グループに属する記録素子に対して時分割駆動を行う第２の駆動回路とを備えた記録素子基板において、前記第１の記録素子列に属する記録素子を駆動するためのデータを保持する第１のシフトレジスタ回路と、前記第２の記録素子列を構成する複数のグループを少なくとも第１のグループ群と第２のグループ群に分け、前記各グループ群に属する記録素子を駆動するためのデータをそれぞれ保持する第２のシフトレジスタ回路及び第３のシフトレジスタ回路と、前記第１のシフトレジスタ回路に外部からデータ信号を入力する第１の端子と、前記第２のシフトレジスタ回路に外部からデータ信号を入力する第２の端子と、前記第３のシフトレジスタ回路に外部からデータ信号を入力する第３の端子とを有し、前記第１のシフトレジスタ回路のビット数は、前記第２のシフトレジスタ回路のビット数と前記第３のシフトレジスタ回路のビット数との合計数より、前記第２のシフトレジスタ回路のビット数及び前記第３のシフトレジスタ回路のビット数に近いことを特徴とする記録素子基板である。
【００１８】
また、上記課題を解決するための別の本発明は、前記記録素子基板を有することを特徴とするインクジェット記録ヘッド、及び、そのインクジェット記録ヘッドを装着することが可能なキャリッジを備えた記録装置である。
【発明の効果】
【００１９】
本発明によれば、異なる配列密度で記録素子が配置された複数の記録素子列を備えた素子基板において、各記録素子へ効率良くデータ転送することが可能になる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例１に従う素子基板の概略図である。
【図２】図１に示す素子基板のヒータが高密度に配列されたヒータ列とこれに対応するシフトレジスタのブロック図である。
【図３】本発明の実施例２に従う素子基板の概略図である。
【図４】図３に示す素子基板のヒータが高密度に配列されたヒータ列とこれに対応するシフトレジスタのブロック図である。
【図５】実施例１の素子基板と比較するための素子基板の概略図である。
【図６】ヒータが低密度に配列されたヒータ列とこれに対応するシフトレジスタのブロック図である。
【図７】図５に示す素子基板のヒータが高密度に配列されたヒータ列とこれに対応するシフトレジスタのブロック図である。
【図８】素子基板の回路構成の一例を示す図である。
【図９】素子基板に入力される各種信号のタイミングチャートの一例である。
【図１０】時分割駆動方式を採用した記録ヘッド用素子基板のブロック図の一例である。
【図１１】素子基板の一例を示す斜視図である。
【図１２】本発明の代表的な実施例であるインクジェット記録装置を示す模式図。
【図１３】図１２に示すインクジェット記録装置の制御構成を示す図である。
【図１４】インクタンクと記録ヘッドとが一体的に形成されたヘッドカートリッジの構成を示す外観斜視図である。
【図１５】インクジェット記録装置の制御回路を説明する図である。
【発明を実施するための形態】
【００２１】
次に、本発明の実施形態について図面を参照して説明する。
【００２２】
なお、この明細書において、「記録」とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。
【００２３】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００２４】
さらに、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固または不溶化させることが挙げられる。
【００２５】
なお、説明に用いる「素子基板」或は「記録素子基板」とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた基体を示すものである。
【００２６】
「素子基板上」とは、単に素子基板の表面上を指し示すだけでなく、素子基板の表面上、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作り込み」とは、別体の各素子を単に基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子基板上に一体的に形成、製造することを示すものである。
【００２７】
＜インクジェット記録装置＞
本発明の素子基板を備えた記録ヘッドを搭載可能な記録装置について説明する。図１２は、本発明の記録ヘッドを搭載可能なインクジェット記録装置の一例を示す説明図である。
【００２８】
図１２に示すインクジェット記録装置（以下、単に記録装置ともいう）は、本発明の素子基板を備えた記録ヘッドに、インクを収容する容器と組み合せて、ヘッドカートリッジＨ１０００を構成している。ヘッドカートリッジＨ１０００はキャリッジ１０２に位置決めされて交換可能に装着されている。キャリッジ１０２には、ヘッドカートリッジＨ１０００上の外部信号入力端子を介して各吐出部に駆動信号等を伝達するための電気接続部が設けられている。
【００２９】
キャリッジ１０２は、主走査方向に延在して記録装置本体に設置されたガイドシャフト１０３に沿って往復移動可能に案内支持されている。そして、キャリッジ１０２はキャリッジモータ１０４によりモータプーリ１０５、従動プーリ１０６及びタイミングベルト１０７等の駆動機構を介して駆動されるとともにその位置及び移動が制御される。また、ホームポジションセンサ１３０がキャリッジ１０２に設けられている。これにより遮蔽板１３６の位置をキャリッジ１０２上のホームポジションセンサ１３０が通過した際に位置を知ることが可能となる。
【００３０】
記録用紙やプラスチック薄板等の記録媒体１０８は、給紙モータ１３５からギアを介してピックアップローラ１３１を回転させることにより、オートシートフィーダ（ＡＳＦ）１３２から一枚ずつ分離して給紙される。更に搬送ローラ１０９の回転により、ヘッドカートリッジＨ１０００の吐出口面と対向する位置（プリント部）を通って搬送（副走査）される。搬送ローラ１０９は搬送モータ１３４の回転によりギアを介して行われる。その際、給紙されたかどうかの判定と給紙時の頭出し位置の確定は、ペーパエンドセンサ１３３を記録媒体１０８が通過した時点で行われる。ペーパエンドセンサ１３３は、記録媒体１０８の後端が実際にどこに有り、実際の後端から現在の記録位置を最終的に割り出すためにも使用される。
【００３１】
なお、記録媒体１０８は、プリント部において平坦なプリント面を形成するように、その裏面をプラテン（不図示）により支持されている。この場合、キャリッジ１０２に搭載されたヘッドカートリッジＨ１０００は、それらの吐出口面がキャリッジ１０２から下方へ突出して前記２組の搬送ローラ対の間で記録媒体１０８と平行になるように保持されている。
【００３２】
ヘッドカートリッジＨ１０００は、記録ヘッド部における吐出口の並び方向がキャリッジ１０２の走査方向に対して交差する方向になるようにキャリッジ１０２に搭載され、これらの吐出口列から液体を吐出して記録を行う。
【００３３】
＜制御構成＞
次に、上述したインクジェット記録装置の記録制御を実行するための制御構成について説明する。
【００３４】
図１３はインクジェット記録装置の制御回路の構成を示すブロック図である。
【００３５】
図１３において、１７００は記録信号を入力するインタフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭである。また、１７０３は各種データ（ヘッドカートリッジＨ１０００の記録ヘッド３に供給される記録データ等）を保存しておくＤＲＡＭである。１７０４は記録ヘッド３に対する記録データの供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インタフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。１７１０は記録ヘッド３を備えたヘッドカートリッジＨ１０００を搬送するためのキャリッジモータ、１３４は記録媒体搬送のための搬送モータである。１７０５は記録ヘッド３を駆動するヘッドドライバ、１７０６は搬送モータ１３４を駆動するためのモータドライバ、１７０７はキャリッジモータ１７１０を駆動するためのモータドライバである。また、１７０８は、電気的接続が正常でない場合にこれを通知するために点灯する等の目的で備えられるＬＥＤである。
【００３６】
上記制御構成の動作を説明すると、インタフェース１７００に記録信号が入力されるとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、モータドライバ１７０７が駆動されると共に、ヘッドドライバ１７０５に送られた記録データに従って記録ヘッド３が駆動され、記録が行われる。
【００３７】
＜ヘッドカートリッジ＞
図１４は、インクタンク６と記録ヘッド３とが一体的に形成されたヘッドカートリッジＨ１０００の構成を示す外観斜視図である。同図において、点線Ｋはインクタンク６と記録ヘッド３の境界線を示すものである。また、５００は吐出口が複数配列してなるインク吐出口列である。インクタンク６に収容されるインクは、不図示のインク供給路を介して記録ヘッド３に供給される。ヘッドカートリッジＨ１０００には、キャリッジ１０２に搭載されたときに、キャリッジ１０２側から供給される電気信号を受け取るための電極（不図示）が設けられている。そして、この電気信号によって記録ヘッド３が駆動されて、吐出口列５００の各吐出口から選択的にインクが吐出される。
【００３８】
＜素子基板＞
次に、本発明の素子基板について説明する。図８は、素子基板の回路構成の一例である。このように、記録ヘッドにおける記録素子としてのヒータとその駆動回路は、半導体プロセス技術を用いて同一基板上に形成されている。
【００３９】
図８において、１１０１は熱エネルギーを発生する為のヒータを示し、１１０２はヒータ１１０１に所望の電流を供給する為のトランジスタ（トランジスタ部）を示す。１１０４は各ヒータ１１０１に電流を供給して記録ヘッドの吐出口からインクを吐出するか否かを指定する記録データを一時的に格納するシフトレジスタを示す。１１０７はシフトレジスタ１１０４に設けられたクロック（ＣＬＫ）入力端子を示し、１１０６はヒータ１１０１をＯＮまたはＯＦＦさせる記録データ（ＤＡＴＡ）をシリアルに入力する記録データ入力端子を示す。１１０３は各ヒータに対する記録データをヒータ毎に保持する為のラッチ回路を示し、１１０８はラッチ回路１１０３にラッチのタイミングを指定するラッチ信号（ＬＴ）を入力するラッチ信号入力端子を示す。１１０９はヒータ１１０１に電流を流すタイミングを決定するスイッチを示し、１１０５はヒータに所定の電圧を印加して電流を供給する為の電源配線を示し、１１１０はトランジスタ１１０２を介してヒータ１１０１の接地を行う接地配線を示す。
【００４０】
図９は、図８に示した素子基板に入力される各種信号のタイミングチャートである。図９を用いて図８に示した素子基板におけるヒータの駆動等について説明する。
【００４１】
クロック入力端子１１０７にはシフトレジスタ１１０４に格納される記録データのビット数分のクロック（ＣＬＫ）が入力される。シフトレジスタ１１０４へのデータ転送は、クロック（ＣＬＫ）の立ち上がりのタイミングに同期して行われるものとする。各ヒータ１１０１をＯＮまたはＯＦＦさせるための記録データ（ＤＡＴＡ）は、記録データ入力端子１１０６から入力される。
【００４２】
ここで簡易的に、シフトレジスタ１１０４に格納される記録データのビット数とヒータ及びヒータを駆動するパワートランジスタ数とが同じであるとした素子基板について説明する。ヒータ１１０１の数の分だけクロック（ＣＬＫ）のパルスを入力し記録データ（ＤＡＴＡ）をシフトレジスタ１１０４に転送した後、ラッチ信号入力端子１１０８からラッチ信号（ＬＴ）を入力し各ヒータに対応した記録データをラッチ回路１１０３に保持する。この後、スイッチ１１０９を適当な時間ＯＮにすれば、スイッチ１１０９がＯＮ状態となっている時間に応じてトランジスタ１１０２及びヒータ１１０１に電源ライン１１０５を通って電流が流れ、その電流はＧＮＤライン１１１０ヘ流れ込む。この時ヒータ１１０１はインクを吐出するために必要な熱を発生し、記録データに対応してインクが記録ヘッドの吐出口から吐出される。
【００４３】
次に、ビット数がヒータ数より少ないシフトレジスタを用いてヒータを駆動する素子基板における時分割駆動方式について図１０を用いて説明する。時分割駆動方式とは、同じヒータ列の全てのヒータを同時に駆動するのではなく、ヒータを複数のブロックに分割し、ブロックごとに時間を異ならせてヒータを駆動する駆動方式である。時分割駆動方式によって同時に駆動するヒータ数を減らすことができる。
【００４４】
例えば、同じヒータ列の全てのヒータをＮ個（Ｎ＝２n  ただしｎは正の整数とする）のブロックに分割して（Ｎ時分割で）時分割駆動する場合、同じヒータ列の隣接するＮ個のヒータずつ１つのグループとする。また、このヒータ列は、ｍ個のグループから構成されているとする（このヒータ列の合計のヒータ数はＮ×ｍ個）。シフトレジスタ１１０４に入力されるデータは、どのブロックを選択するかのブロック制御データとそのブロックにおける記録データである。図１０では、Ｎ＝４であり、４つおきに配置されているヒータが同時駆動される。
【００４５】
ブロック制御データはデコーダ１２０３に入力され、このブロック制御データに基づいてデコーダ１２０３で生成されたブロック選択信号がＡＮＤ回路１２０１に入力される。ＡＮＤ回路１２０１は、ヒータ１１０１の駆動回路を構成する。ＡＮＤ回路１２０１はヒータ１１０１に対応して設けられている。Ｎ時分割で時分割駆動するために必要なブロック制御データのビット数はｎビットである。したがって、記録データ入力端子１１０６からは、ｍビットの記録データとｎビットのブロック制御データが入力される。このため、シフトレジスタ１１０４及びラッチ回路１１０３のビット数は、ｎ＋ｍビットである。従って、この素子基板は、ノズル列が備えるすべてのヒータを一通り駆動するためには、記録データとブロック制御データとからなるｎ＋ｍビットのデータを、ゲートアレイ１７０４からＮ回入力する。そして、記録データに基づく記録データ信号とブロック制御データに基づくブロック選択信号とヒート許可信号入力端子１２０２から入力されたヒート許可信号とに基づいてヒータと１対１に対応するヒータ駆動信号を生成し、それぞれのヒータを駆動する。
【００４６】
＜素子基板及び記録ヘッドの製造方法＞
本発明の素子基板及びその素子基板を備える記録ヘッドの製造方法に関して本発明に関連する部分の説明を行う。
【００４７】
図１１は、本発明の素子基板の一例を示す斜視図である。素子基板１０００はヒータ１１０１とその駆動回路とを、厚さ０．５〜１ｍｍのＳｉウエハを用い半導体プロセスによりその表面に形成する。インクを吐出する吐出口１１３２は、素子基板１０００のヒータ１１０１に対応したインク流路を形成するためのインク流路壁とともに、樹脂材料である吐出口形成部材１１３１を用いてフォトリソグラフィ技術により形成される。
【００４８】
インクを各吐出口１１３２まで供給するため、Ｓｉウエハの結晶方位を利用した異方性エッチングにより、素子基板の裏面から表面に向かって斜面を持った長溝状の貫通口からなるインク供給口１１２１が形成される。
【００４９】
上記のように構成される素子基板は、インク供給口１１２１にインクを導く流路部材をインク供給口１１２１に接続し、それとインクを収容する容器と組み合せて、ヘッドカートリッジを構成することができる。特に、複数の色のインクをそれぞれ収容する容器と、各色毎の素子基板とを組み合せてヘッドカートリッジを構成することにより、このヘッドカートリッジを用いてカラー記録を行うことができる。
【００５０】
＜素子基板内の駆動回路＞
本発明の素子基板におけるヒータの配列とシフトレジスタについて、以下に複数の実施例を用いて具体的に説明する。
【００５１】
なお、以下の各実施例の素子基板はインクジェット記録ヘッド用の素子基板であり、これらの素子基板においては、インク供給口１１２１に沿って配置される複数のヒータからなるヒータ列は複数ある。具体的には、相対的に多数の記録素子としてのヒータから構成されるヒータ列（第１の記録素子列）と相対的に少数のヒータから構成されるヒータ列（第２の記録素子列）とが混在している。以下の実施例では、本発明の特徴を分かりやすくするために、各ヒータ列におけるヒータ数（記録素子数）だけではなくヒータの配列密度も異なる場合について述べる。しかし、ヒータの配列密度は等しくヒータ数のみがヒータ列ごとに異なる場合にも適用できる。
【実施例１】
【００５２】
図１は、実施例１に従う素子基板（記録素子基板）を示す図であり、素子基板内のヒータ列とシフトレジスタの配置を示している。素子基板は、ヒータ列を６つ（Ｌ１〜Ｌ６）備えている。ヒータ列（第２の記録素子列）Ｌ１，Ｌ６は、ヒータが配列方向に高密度に配列されており、ヒータ列（第１の記録素子列）Ｌ２，Ｌ３，Ｌ４，Ｌ５は、ヒータが配列方向に低密度に配列されている。例えば、ヒータ列Ｌ１にはシフトレジスタ１１０４ａと１１０４ｂ（第２のシフトレジスタ回路と第３のシフトレジスタ回路）が対応する。ヒータ列Ｌ２にはシフトレジスタ１１０４ｃ（第１のシフトレジスタ回路）が対応する。同様に、他のヒータ列と他のシフトレジスタの対応関係も図１に示したとおりである。また、図２は、図１に示した素子基板のヒータ１１０１が高密度に配列されたヒータ列Ｌ１とこれに対応するシフトレジスタ１１０４ａ、１１０４ｂのブロック図である。また、図６は、図１に示した素子基板のヒータ１１０１が低密度に配列されたヒータ列Ｌ２とこれに対応するシフトレジスタ１１０４ｃのブロック図である。
【００５３】
図５は、実施例１の素子基板と比較するための素子基板を示す図であり、素子基板内のヒータ列とシフトレジスタ（Ｓ／Ｒ）の配置を示している。素子基板は、ヒータ列を６つ（Ｌ１〜Ｌ６）備えている。この点は図１と同様である。一方、すべてのヒータ列について１つのシフトレジスタが対応する。例えば、シフトレジスタ１１０４ａはヒータ列Ｌ１に対応し、シフトレジスタ１１０４ｆはヒータ列Ｌ６に対応する。図７は、図５の素子基板のヒータが高密度に配列されたヒータ列とこれに対応するシフトレジスタのブロック図である。なお、図５の素子基板のヒータが低密度に配列されたヒータ列とこれに対応するシフトレジスタのブロック図は図６と共通である。
【００５４】
図１及び図５に示す素子基板は多層配線技術が用いられ、各構成要素を接続する配線（アルミニウム、銅または金、あるいは、アルミニウム、銅または金を含む合金による配線）は、絶縁層によって挟まれ、素子基板上において複数の配線層を構成している。そして、それぞれの配線層の配線は、素子基板上の任意な箇所でスルーホール（絶縁層の開口部）によって上下の配線層の配線と接続されている。また、図１及び図５の素子基板において、並行に備えられたそれぞれのヒータ列の長さは全て等しい。
【００５５】
図１及び図５に示す素子基板において、１１２１は素子基板の裏面から吐出口にインクを供給するインク供給口であり、インク供給口１１２１に沿って複数のヒータ１１０１が高密度に配置されている。
【００５６】
図１及び図５の素子基板のヒータ列は隣接するＮ（２n）個のヒータずつ構成されるｍ個のグループから構成される。それぞれのヒータ列において、ヒータ列から電源ライン及びＧＮＤラインの端子までグループ数分の電源ライン及びＧＮＤラインが構成されている。したがって、同じグループ内のヒータはそれぞれ１本ずつの電源ライン及びＧＮＤラインで並列接続されていることになる。同じグループ内のヒータは時分割駆動により順次駆動され同時には駆動されないため、単位時間あたりに駆動する最大のヒータの数と電源ライン及びＧＮＤラインの数とは等しくなる。
【００５７】
図１に示す実施例１に従う素子基板は、複数のヒータ列を有しており、相対的に多数のヒータを高密度に配置したヒータ列と相対的に少数のヒータを低密度に配置したヒータ列を有している。以下、実施例１の特徴を明確に説明するために、実施例１の素子基板を単純な形態として説明を行う。具体的には、例えば、ヒータ列Ｌ２、Ｌ３のように、低密度（６００ｄｐｉ）でヒータを配置したヒータ列のヒータ数を１６個とし、ヒータ列Ｌ１、Ｌ６のように、高密度（１２００ｄｐｉ）でヒータを配置したヒータ列のヒータ数を３２個とする。なお、時分割駆動は、素子基板内で共通のクロック（ＣＬＫ）と、ラッチ信号とを用いて行われる。
【００５８】
実施例１の素子基板において、低密度でヒータを配置したヒータ列は、図６に示されるように、隣接する４つのヒータで構成されるグループを４つ（Ｇ０、Ｇ１、Ｇ２、Ｇ３）備えている。また、このヒータ列は、各グループから１つずつ選択され、同時駆動する合計４つのヒータからなるブロックを４つ備えている。また、高密度でヒータを配置したヒータ列は、図２に示されるように、隣接する４つのヒータで構成されるグループを８つ（Ｇ０、Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇ７）備えている。また、このヒータ列は、各グループから１つずつ選択され、同時駆動するブロックを４つ備えている。言い換えると、１つのブロックが８つのノズルで構成されている。なお、高密度でヒータを配置したヒータ列に対応して２つのシフトレジスタ（第２のシフトレジスタ回路、第３のシフトレジスタ回路）が設けられている。一方、低密度でヒータを配置したヒータ列に対応して１つのシフトレジスタ（第１のシフトレジスタ回路）が設けられている。記録ヘッドには、データを入力する端子１１０６を備えている信号線が備えられており、クロック信号線１１０７は共通となっている。シフトレジスタは同じ構成の回路素子群を、格納する必要があるデータのビット数分連続して配列した構成となっている。ここでは、１本のデータ信号に対応し、同じ構成の回路素子群が連続して配列された回路のことをシフトレジスタ回路と定義する。
【００５９】
次に、図６に示されたラッチ回路１１０３ｃについて説明する。ラッチ回路１１０３ｃは、６ビットのパラレルバスでシフトレジスタ１１０４ｃが保持しているデータをラッチする。ラッチ回路１１０３ｃは、データＤ０をグループＧ０、データＤ１をグループＧ１、データＤ２をグループＧ２、データＤ３をグループＧ３へ夫々出力する。デコーダ１２０３ｃは、ラッチ回路１１０３ｃでラッチした２ビットのブロック制御データＢ０、Ｂ１を入力して、４ビットの制御データを生成し、各グループへ出力する。これにより、各グループの中で駆動されるヒータが１つ選択される。
【００６０】
この素子基板では、ヒータ列ごとに、記録データに基づく記録データ信号及びブロック制御データに基づくブロック選択信号が不図示の駆動回路に入力される。このため、低密度でヒータを配置したヒータ列に対応するシフトレジスタは、図６に示されるように６ビットである。具体的には、４グループ分の４ビットの記録データ（Ｄ０〜Ｄ３）及び４つのブロックから駆動するブロックを選択するための２ビットのブロック制御データ（Ｂ０、Ｂ１）を保持する。便宜的に、低密度でヒータを配置したヒータ列のヒータを駆動する回路を第１の駆動回路といい、高密度でヒータを配置したヒータ列のヒータを駆動する回路を第２の駆動回路という。
【００６１】
また、高密度でヒータを配置したヒータ列に対応する２個のシフトレジスタ１１０４ａ、１１０４ｂは、図２に示されるようにそれぞれ５ビットである。シフトレジスタ１１０４ａにおいて、第１の領域であるビット０（ｂ0）からビット２（ｂ2）は、ヒータ列Ｌ１で使用される記録データである。第２の領域であるビット３（ｂ3）とビット４（ｂ4）は、ヒータ列Ｌ１のブロック駆動の制御データに割当てられる。各シフトレジスタはこれらのデータを入力するために、それぞれ独立したデータ信号端子１１０６ａ、１１０６ｂを備えている。一方、クロック信号ＣＬＫは、共通の信号端子１１０７から入力される。そして、８グループ分の８ビットの記録データ（Ｄ０〜Ｄ７）及び４つのブロックから駆動するブロックを選択するための２ビットのブロック制御データ（Ｂ０、Ｂ１）の合計１０ビット分のデータを２個のシフトレジスタに分割して保持する。具体的には、一方のシフトレジスタはＤ０〜Ｄ４の５ビット分の記録データを保持し、他方のシフトレジスタはＤ５〜Ｄ７の３ビット分の記録データとＢ０及びＢ１の２ビット分のブロック制御データを保持する。ここで、データＤ０〜Ｄ４が出力される５つのグループを第１のグループ群といい、データＤ５〜Ｄ７が出力される３つのグループを第２のグループ群という。
【００６２】
デコーダ１２０３ｂは、ブロック制御データ（Ｂ０、Ｂ１）を入力して４ビットの制御データを生成し、各グループへ出力する。これによりグループが備える４つのヒータのうち、１つのヒータを選択する。
【００６３】
つまり、高密度側のシフトレジスタ回路を２つに分け、それぞれが独立したデータ信号線を備えた構成になっている。
【００６４】
図１５（ａ）は、実施例１におけるインクジェット記録装置の制御回路の説明図である。この図では、記録データ及びブロック制御データの処理について説明する。記録バッファ１６００に保持された記録データは、データ生成部１８００に入力され、ここで記録ヘッドへ転送するデータが生成される。データ生成部１８００で生成されたデータは転送部１９００から記録ヘッドに転送される。データ生成部１８００と転送部１９００は、ゲートアレイ１７０４に設けられている。また、記録バッファはＤＲＡＭ１７０３に設けられている。
【００６５】
データ生成部１８００は、ヒータ列で使用する８ビットの記録データ（Ｄ０〜Ｄ７）を生成する。ここでは、詳細な説明は省くが、例えば、記録バッファに保持されているデータがラスタ形式で多値データであれば、カラム形式の２値データを生成する。データ生成部１８００は、生成したデータ（記録データ（Ｄ０〜Ｄ７）とブロック制御データ（Ｂ０、Ｂ１））をバッファ１８００Ａに保持する。保持されたデータの内、ブロック制御データ（Ｂ０、Ｂ１）はラッチ回路１８０２でラッチされる。一方、ラッチ回路１８０３、１８０４は記録データ（Ｄ０〜Ｄ７）をラッチする。特に、ラッチ回路１８０３は記録データ（Ｄ５〜Ｄ７）をラッチし、ラッチ回路１８０４は記録データ（Ｄ０〜Ｄ４）をラッチする。ラッチ回路１８０２とラッチ回路１８０３からの出力はデータ結合部１８０１で結合される。従って、データ結合部１８０１は、記録データ（Ｄ５〜Ｄ７）とブロック制御データ（Ｂ０、Ｂ１）の合計５ビットを保持する。
【００６６】
転送部１９００は、シフトレジスタ１１０４ａへ転送するデータを保持する転送バッファ１９００Ａとシフトレジスタ１１０４ｂへ転送するデータを保持する転送バッファ１９００Ｂとを備える。転送バッファ１９００Ａと１９００Ｂからそれぞれ５ビット単位でデータが転送される。以上のような構成により記録ヘッドへ転送されるデータの生成が行われる。
【００６７】
このような構成により、低密度でヒータを配置したヒータ列に対応するシフトレジスタ回路１つが保持するデータのビット数と高密度でヒータを配置したヒータ列に対応するシフトレジスタ回路２つのそれぞれの保持するデータのビット数との差を減らす。ここで、高密度にヒータを配置したヒータ列の側のシフトレジスタ回路２つが保持するデータのビット数と、低密度にヒータを配置したヒータ列の側のシフトレジスタ回路が保持するデータのビット数をほぼ等しくしても良い。全てのシフトレジスタ回路が保持するデータのビット数が近いほど、データ転送速度差が少なくなってくる。こうして、高密度でヒータを配置したヒータ列へのデータ転送速度が低密度でヒータを配置したヒータ列へのデータ転送速度に比べて極端に遅くなるということを防止している。この実施例では、高密度にヒータを配置したヒータ列の側の２つのシフトレジスタ回路のうち、一方のシフトレジスタ回路がブロック制御データを保持するようになっている。他方のシフトレジスタ回路が保持するデータは、ブロック制御データがなく記録データのみとなっている。
【００６８】
一方、実施例１の素子基板と比較するための図５の素子基板は、ヒータ列の構成は図１の素子基板と同様である。図５の素子基板において図１の素子基板との構成の違いは以下のとおりである。この素子基板は、高密度でヒータを配置したヒータ列に対応するシフトレジスタが１つである。このため、図７に示されるように、８グループ分の８ビットの記録データ（Ｄ０〜Ｄ７）及び４つのブロックから駆動するブロックを選択するための２ビットのブロック制御データ（Ｂ０、Ｂ１）の合計１０ビット分のデータを１つのシフトレジスタが保持する。高密度でヒータを配置したヒータ列に対応するシフトレジスタのビット数（１０ビット）と低密度でヒータを配置したヒータ列に対応するシフトレジスタのビット数（６ビット）の差は４ビットである。高密度でヒータを配置したヒータ列へのデータ転送速度は低密度でヒータを配置したヒータ列へのデータ転送速度に比べて６／１０となり極端に遅くなる。従って、図１に示した実施例１に従う素子基板のデータ転送速度は、図５の素子基板のデータ転送速度に比べて速いということが分かる。
【実施例２】
【００６９】
図３は、実施例２に従う素子基板を示す図であり、素子基板内のヒータ列とシフトレジスタの配置を示している。また、図４は、図３の素子基板のヒータが高密度に配列されたヒータ列とこれに対応するシフトレジスタのブロック図である。また、ヒータが低密度に配列されたヒータ列とこれに対応するシフトレジスタのブロック図は図６と共通である。以下に、実施例２の素子基板について図１で示した実施例１の素子基板と異なる点について説明する。
【００７０】
実施例２の素子基板は、ヒータが高密度に配列されたヒータ列に関して、記録データ及びブロック制御データを入力する端子とシフトレジスタのヒータ列に対する素子基板内での配置位置が実施例１の素子基板と異なっている。実施例１の素子基板は、素子基板の長手方向（記録素子列における記録素子の配列方向）の一方の端部に記録データ及びブロック制御データを入力する端子とシフトレジスタを設けている。これに対し、実施例２の素子基板は、記録素子列の両端の部分に記録データ及びブロック制御データを入力する端子とシフトレジスタを設けている。例えば、ヒータ列Ｌ１の両端にシフトレジスタ１１０４ａと１１０４ｂを備えている。それぞれのシフトレジスタが各々独立したデータ入力線を備える構成であることは実施例１と同じ構成である。
【００７１】
また、実施例２の素子基板では、ヒータが高密度に配列されたヒータ列に対応する２つのシフトレジスタは、５ビットずつのシフトレジスタではない。一方のシフトレジスタを８ビットの記録データのうちの４ビットを保持する４ビットのシフトレジスタとし、他方のシフトレジスタを４ビットの記録データと２ビットのブロック制御データを保持する６ビットのシフトレジスタとしている。
【００７２】
図１５（ｂ）は、実施例２におけるインクジェット記録装置の制御回路の説明図である。ここでは、実施例１と相違点についてのみ説明し、同様の内容は説明を省く。実施例１と相違する点は、データ結合部１８０１がブロック制御データと結合する対象の記録データが異なることである。また、転送バッファ１９００Ａが保持するデータは６ビットであるのに対し、転送バッファ１９００Ｂが保持するでデータは４ビットである。
【００７３】
実施例２の素子基板は、高密度でヒータを配置したヒータ列へのデータ転送速度が低下することを防止するだけではなく、素子基板のレイアウトを効率化して素子基板を小型化している。時分割駆動方式を採用する素子基板では、グループ数分の記録データ信号の配線がシフトレジスタからヒータ列まで配置される。したがって実施例２の素子基板では、高密度でヒータを配置したヒータ列に関して、８本分の記録データ信号の配線のための配線領域が必要となる。実施例２の素子基板は、８本分の記録データ信号の配線を隣接する４グループずつ２組に分割し、この４本ずつの２組の配線を素子基板の長手方向の両方の端部に設けられたシフトレジスタにそれぞれ接続している。こうして、実質的に４本分の配線領域に８本分の記録データ信号の配線が収まる構成としている。また、一方のシフトレジスタは２ビット分のブロック制御データをさらに保持する構成となっている。このように、ヒータ列とシフトレジスタを接続する記録データ信号の配線における配線領域を小さくすることでインク供給口１１２１の間隔を狭くすることができるようになり、特にインク供給口を多く備える素子基板において面積を小さくすることができる。
【図１】
0005411564.tif 000002
【図２】
0005411564.tif 000003
【図３】
0005411564.tif 000004
【図４】
0005411564.tif 000005
【図５】
0005411564.tif 000006
【図６】
0005411564.tif 000007
【図７】
0005411564.tif 000008
【図８】
0005411564.tif 000009
【図９】
0005411564.tif 000010
【図１０】
0005411564.tif 000011
【図１１】
0005411564.tif 000012
【図１２】
0005411564.tif 000013
【図１３】
0005411564.tif 000014
【図１４】
0005411564.tif 000015
【図１５】
0005411564.tif 000016