(57)【特許請求の範囲】
【請求項１】
第１方向に沿ってそれぞれ延出し隣接する第１ソース配線及び第２ソース配線と、前記第１ソース配線と前記第２ソース配線との間に位置し第１方向に沿ってそれぞれ延出するとともに第１方向に直交する第２方向に並び互いに電気に接続されたｎ本（但し、ｎは２以上の整数である）の主画素電極を備えた画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、
第１方向に沿ってそれぞれ延出するとともに第２方向に並び互いに電気に接続された（ｎ＋１）本の主共通電極を備えた共通電極と、前記共通電極を覆う第２配向膜と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備え、
画素の一端部に位置する第１主共通電極が前記第１ソース配線と対向し、画素の他端部に位置する第２主共通電極が前記第２ソース配線と対向し、前記主画素電極と前記主共通電極とがそれらの間に開口部を形成するように第２方向に沿って交互に配置され、
一画素において、（ｎ＊２）個の前記開口部が第２方向に並び、前記開口部のうち、第２方向に沿って画素の両端に位置する第１開口部及び第２開口部は前記主画素電極と前記主共通電極との間に同等の第１電極間距離を有し、その他の（ｎ＊２−２）個の前記開口部は前記主画素電極と前記主共通電極との間に同等の第２電極間距離を有し、前記第２電極間距離は前記第１電極間距離よりも大きく、
前記第１配向膜が前記液晶分子を初期配向させる第１配向処理方向及び前記第２配向膜が前記液晶分子を初期配向させる第２配向処理方向は、第１方向に略平行な方向であり、且つ、同じ向きであることを特徴とする液晶表示装置。
【請求項２】
ｎ本の前記主画素電極のそれぞれの幅は、（ｎ＋１）本の前記主共通電極のそれぞれの幅とは異なることを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１９２８２２号公報
【特許文献２】特開平９−１６００４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、表示品位の良好な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
第１方向に沿ってそれぞれ延出するとともに互いに電気に接続された第１主画素電極及び第２主画素電極を備えた第１基板と、第１方向に沿ってそれぞれ延出するとともに互いに電気に接続された第１主共通電極、第２主共通電極、及び、第３主共通電極を備え、前記第１主共通電極と前記第２主共通電極との間に前記第１主画素電極が対向するとともに前記第２主共通電極と前記第３主共通電極との間に前記第２主画素電極が対向するように配置された第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備え、第１方向に直交する第２方向に沿った前記第１主共通電極と前記第１主画素電極との間の第１電極間距離、前記第２主共通電極と前記第１主画素電極との間の第２電極間距離、前記第２主共通電極と前記第２主画素電極との間の第３電極間距離、及び、前記第３主共通電極と前記第２主画素電極との間の第４電極間距離のうち、１つ乃至３つの電極間距離は、他の電極間距離とは異なることを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】図１は、本実施形態における液晶表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図３】図３は、本実施形態の液晶表示パネルにおける一画素の基本構成を概略的に示す平面図である。
【図４】図４は、スイッチング素子を含む液晶表示パネルの断面を概略的に示す断面図である。
【図５】図５は、液晶表示装置の透過率特性の一例を示す図である。
【図６】図６は、画素電極と共通電極との間の電界による液晶分子のダイレクタと透過率との関係を説明するための図である。
【図７】図７は、電極間距離と液晶印加電圧及び透過率との関係を説明するための図である。
【図８】図８は、本実施形態の第１構成例における液晶表示パネルについて一画素の構造を液晶表示パネルの法線方向から見た概略平面図である。
【図９】図９は、図８に示した第１構成例における液晶表示パネルの概略断面図であり、組ズレの一例を説明するための図である。
【図１０】図１０は、本実施形態の第２構成例における液晶表示パネルについて一画素の構造を液晶表示パネルの法線方向から見た概略平面図である。
【図１１】図１１は、本実施形態の第３構成例における液晶表示パネルについて一画素の構造を液晶表示パネルの法線方向から見た概略平面図である。
【図１２】図１２は、本実施形態の第４構成例における液晶表示パネルについて一画素の構造を液晶表示パネルの法線方向から見た概略平面図である。
【図１３】図１３は、本実施形態の第４構成例における液晶表示パネルについて一画素の他の構造を液晶表示パネルの法線方向から見た概略平面図である。
【発明を実施するための形態】
【０００８】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【０００９】
図１は、本実施形態における液晶表示装置１の構成を概略的に示す図である。
【００１０】
すなわち、液晶表示装置１は、アクティブマトリクスタイプの液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮに接続された駆動ＩＣチップ２及びフレキシブル配線基板３、液晶表示パネルＬＰＮを照明するバックライト４などを備えている。
【００１１】
液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された図示しない液晶層と、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１２】
バックライト４は、図示した例では、アレイ基板ＡＲの背面側に配置されている。このようなバックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００１３】
図２は、図１に示した液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１４】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向であるＹ方向に沿って交互に並列配置されている。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｙに交差する第２方向であるＸ方向に沿ってそれぞれ延出しているが、必ずしも直線的に延出していなくても良い。ここでは、第１方向Ｙと第２方向Ｘとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差する。ソース配線Ｓは、第１方向Ｙに沿ってそれぞれ延出しているが、必ずしも直線的に延出していなくても良い。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、それらの一部が屈曲していてもよい。
【００１５】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１６】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。
【００１７】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥが対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、アレイ基板ＡＲの主面あるいは対向基板ＣＴの主面にほぼ平行な横電界（あるいは、基板主面に対してわずかに傾いた斜め電界）である。
【００１８】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。アクティブエリアＡＣＴには、ｍ×ｎ個のスイッチング素子ＳＷが形成されている。
【００１９】
画素電極ＰＥは、スイッチング素子ＳＷに電気的に接続されている。アクティブエリアＡＣＴには、ｍ×ｎ個の画素電極ＰＥが形成されている。共通電極ＣＥは、例えばコモン電位であり、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００２０】
アレイ基板ＡＲは、アクティブエリアＡＣＴの外側に形成された給電部ＶＳを備えている。共通電極ＣＥは、図示しない導電部材を介して、アレイ基板ＡＲに形成された給電部ＶＳと電気的に接続されている。
【００２１】
以下に、本実施形態の基本構成について説明する。
【００２２】
図３は、一画素ＰＸの基本構成を概略的に示す平面図である。
【００２３】
アレイ基板ＡＲは、画素電極ＰＥを備えている。この画素電極ＰＥは、アレイ基板ＡＲに備えられたソース配線Ｓ１及びソース配線Ｓ２の間に配置されている。このような画素電極ＰＥは、複数の主画素電極ＰＡを有している。図示した例では、画素電極ＰＥは、主画素電極ＰＡとして、第１主画素電極ＰＡ１及び第２主画素電極ＰＡ２を有している。これらの第１主画素電極ＰＡ１及び第２主画素電極ＰＡ２は、詳述しないが、第２方向Ｘに沿って延出した容量部あるいは副画素電極などを介して互いに電気的に接続されている。本実施形態において、画素電極ＰＥは、その全体がアレイ基板ＡＲに備えられており、例えば、図示しない補助容量線と対向する容量部においてスイッチング素子（図示せず）と電気的に接続されている。このような容量部は、画素ＰＸの上側端部あるいは略画素中央部に配置される。
【００２４】
第１主画素電極ＰＡ１及び第２主画素電極ＰＡ２は、それぞれ第１方向Ｙに沿って延出し、第２方向Ｘに沿って間隔をおいて配置されている。図示した例では、第１主画素電極ＰＡ１は、略画素中央部よりも図中の左側寄りに配置されている。第２主画素電極ＰＡ２は、略画素中央部よりも図中の右側寄りに配置されている。これらの第１主画素電極ＰＡ１及び第２主画素電極ＰＡ２は、それぞれ第１方向Ｙに沿って画素ＰＸの上側端部から下側端部にわたって直線的に延出した帯状に形成され、互いに略平行である。
【００２５】
対向基板ＣＴは、共通電極ＣＥを備えている。この共通電極ＣＥは、複数の主共通電極ＣＡを有している。図示した例では、共通電極ＣＥは、主共通電極ＣＡとして、第１主共通電極ＣＡ１、第２主共通電極ＣＡ２、及び、第３主共通電極ＣＡ３を有している。これらの第１主共通電極ＣＡ１、第２主共通電極ＣＡ２、及び、第３主共通電極ＣＡ３は、詳述しないが、互いに電気的に接続されている。例えば、これらの主共通電極ＣＡは、アクティブエリアの外側に引き出され、導電部材を介して、アレイ基板に形成された給電部と電気的に接続され、コモン電位が給電される。このような共通電極ＣＥは、画素電極ＰＥとは電気的に絶縁されている。本実施形態においては、共通電極ＣＥは、対向基板ＣＴに備えられている。なお、共通電極ＣＥの一部がアレイ基板ＡＲに備えられていても良い。
【００２６】
第１主共通電極ＣＡ１、第２主共通電極ＣＡ２、及び、第３主共通電極ＣＡ３は、それぞれ第１方向Ｙに沿って延出し、第２方向Ｘに沿って互いに間隔をおいて配置されている。図示した例では、第２主共通電極ＣＡ２は略画素中央部に配置され、第１主共通電極ＣＡ１及び第３主共通電極ＣＡ３は左右画素間に配置されている。すなわち、第１主共通電極ＣＡ１は、画素ＰＸの左側端部に配置され、しかも、図示した当該画素ＰＸとその左側の画素（図示せず）との境界に跨って配置されている。この第１主共通電極ＣＡ１は、当該画素ＰＸとその左側に隣接する画素との境界に跨って配置されたソース配線Ｓ１と対向している。第３主共通電極ＣＡ３は、画素ＰＸの右側端部に配置され、しかも、図示した当該画素ＰＸとその右側の画素（図示せず）との境界に跨って配置されている。この第３主共通電極ＣＡ３は、当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されたソース配線Ｓ２と対向している。これらの第１主共通電極ＣＡ１、第２主共通電極ＣＡ２、及び、第３主共通電極ＣＡ３は、それぞれ第１方向Ｙに沿って直線的に延出した帯状に形成され、互いに平行である。
【００２７】
このような主画素電極ＰＡと主共通電極ＣＡとは、第２方向Ｘに沿って交互に配置され、互いに略平行である。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡのいずれも主画素電極ＰＡとは重ならず、主共通電極ＣＡのそれぞれと主画素電極ＰＡとの間には主として表示に寄与する開口部が形成されている。つまり、主画素電極ＰＡと主共通電極ＣＡとの間の電極間距離は、ゼロではない有限の値である。
【００２８】
すなわち、隣接する第１主共通電極ＣＡ１及び第２主共通電極ＣＡ２の間には、１本の第１主画素電極ＰＡ１が配置されている。換言すると、第１主共通電極ＣＡ１及び第２主共通電極ＣＡ２は、第１主画素電極ＰＡ１を挟んだ両側に配置されている。つまり、第１主画素電極ＰＡ１は、第１主共通電極ＣＡ１と第２主共通電極ＣＡ２との間に対向するように配置されている。
【００２９】
また、隣接する第２主共通電極ＣＡ２及び第３主共通電極ＣＡ３の間には、１本の第２主画素電極ＰＡ２が配置されている。換言すると、第２主共通電極ＣＡ２及び第３主共通電極ＣＡ３は、第２主画素電極ＰＡ２を挟んだ両側に配置されている。つまり、第２主画素電極ＰＡ２は、第２主共通電極ＣＡ２と第３主共通電極ＣＡ３との間に対向するように配置されている。
【００３０】
また、隣接する第１主画素電極ＰＡ１及び第２主画素電極ＰＡ２の間には、１本の第２主共通電極ＣＡ２が配置されている。換言すると、第１主画素電極ＰＡ１及び第２主画素電極ＰＡ２は、第２主共通電極ＣＡ２を挟んだ両側に配置されている。つまり、第２主共通電極ＣＡ２は、第１主画素電極ＰＡ１と第２主画素電極ＰＡ２との間に対向するように配置されている。
【００３１】
このため、第１主共通電極ＣＡ１、第１主画素電極ＰＡ１、第２主共通電極ＣＡ２、第２主画素電極ＰＡ２、及び、第３主共通電極ＣＡ３は、第２方向Ｘに沿ってこの順に配置されている。
【００３２】
第１主共通電極ＣＡ１と第１主画素電極ＰＡ１との間、第１主画素電極ＰＡ１と第２主共通電極ＣＡ２との間、第２主共通電極ＣＡ２と第２主画素電極ＰＡ２との間、及び、第２主画素電極ＰＡ２と第３主共通電極ＣＡ３との間には、それぞれ開口部が形成される。つまり、ここに示した例では、一画素ＰＸにおいて、４つの開口部が形成される。
【００３３】
第１主共通電極ＣＡ１と第１主画素電極ＰＡ１との間の第１電極間距離をＬ１とし、第１主画素電極ＰＡ１と第２主共通電極ＣＡ２との間の第２電極間距離をＬ２とし、第２主共通電極ＣＡ２と第２主画素電極ＰＡ２との間の第３電極間距離をＬ３とし、第２主画素電極ＰＡ２と第３主共通電極ＣＡ３との間の第４電極間距離をＬ４とする。ここで、第１電極間距離Ｌ１、第２電極間距離Ｌ２、第３電極間距離Ｌ３、及び、第４電極間距離Ｌ４は、ともに第２方向Ｘに沿った長さである。
【００３４】
ここに示した例では、液晶分子ＬＭの初期配向方向は、例えば、第１方向Ｙと略平行な方向であるが、第１方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第１方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜２５°程度、より望ましくは１０°前後とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。ここでは、なす角度θ１は、第１方向Ｙに対して数°程度わずかに傾いた方向であり、例えば、７°である。
【００３５】
なお、共通電極ＣＥは、さらに、第２方向Ｘに沿って延出した副共通電極を備えていても良い。
【００３６】
図４は、スイッチング素子ＳＷを含む液晶表示パネルＬＰＮの断面を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
【００３７】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。
【００３８】
アレイ基板ＡＲは、例えば、ガラス基板やプラスチック基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、スイッチング素子ＳＷ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。
【００３９】
図示した例では、スイッチング素子ＳＷは、トップゲート型の薄膜トランジスタであるが、ボトムゲート型の薄膜トランジスタであっても良い。また、スイッチング素子ＳＷの半導体層ＳＣは、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００４０】
半導体層ＳＣは、チャネル領域ＳＣＣを挟んだ両側にそれぞれソース領域ＳＣＳ及びドレイン領域ＳＣＤを有している。なお、第１絶縁基板１０と半導体層ＳＣとの間には、絶縁膜であるアンダーコート層が介在していても良い。半導体層ＳＣは、ゲート絶縁膜１１によって覆われている。また、ゲート絶縁膜１１は、第１絶縁基板１０の上にも配置されている。
【００４１】
スイッチング素子ＳＷのゲート電極ＷＧは、ゲート絶縁膜１１の上に形成され、半導体層ＳＣのチャネル領域ＳＣＣの直上に位置している。また、図示しないゲート配線及び補助容量線も、ゲート絶縁膜１１の上に形成されている。これらのゲート電極ＷＧ、ゲート配線及び補助容量線は、同一材料を用いて同一工程で形成可能である。ゲート電極ＷＧは、ゲート配線と電気的に接続されている。
【００４２】
ゲート電極ＷＧ、ゲート配線及び補助容量線は、第１層間絶縁膜１２によって覆われている。また、この第１層間絶縁膜１２は、ゲート絶縁膜１１の上にも配置されている。これらのゲート絶縁膜１１及び第１層間絶縁膜１２は、例えば、酸化シリコン及び窒化シリコンなどの無機系材料によって形成されている。
【００４３】
スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第１層間絶縁膜１２の上に形成されている。また、図示しないソース配線も、第１層間絶縁膜１２の上に形成されている。これらのソース電極ＷＳ、ドレイン電極ＷＤ、及び、ソース配線は、同一材料を用いて同一工程で形成可能である。ソース電極ＷＳは、ソース配線と電気的に接続されている。
【００４４】
ソース電極ＷＳは、ゲート絶縁膜１１及び第１層間絶縁膜１２を貫通するコンタクトホールを通して半導体層ＳＣのソース領域ＳＣＳにコンタクトしている。ドレイン電極ＷＤは、ゲート絶縁膜１１及び第１層間絶縁膜１２を貫通するコンタクトホールを通して半導体層ＳＣのドレイン領域ＳＣＤにコンタクトしている。これらのゲート電極ＷＧ、ゲート配線、補助容量線、ソース電極ＷＳ、ドレイン電極ＷＤ、及び、ソース配線は、例えば、モリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。
【００４５】
このような構成のスイッチング素子ＳＷは、第２層間絶縁膜１３によって覆われている。つまり、ソース電極ＷＳ、ドレイン電極ＷＤ、及び、ソース配線は、第２層間絶縁膜１３によって覆われている。また、この第２層間絶縁膜１３は、第１層間絶縁膜１２の上にも配置されている。この第２層間絶縁膜１３は、例えば、紫外線硬化型樹脂や熱硬化型樹脂などの各種有機材料によって形成されている。
【００４６】
画素電極ＰＥは、第２層間絶縁膜１３の上に形成さている。詳述しないが、画素電極ＰＥを構成する第１主画素電極ＰＡ１及び第２主画素電極ＰＡ２は、第２層間絶縁膜１３の上に形成されている。この画素電極ＰＥは、第２層間絶縁膜１３を貫通するコンタクトホールを介してドレイン電極ＷＤに接続されている。このような画素電極ＰＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００４７】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥを覆っており、第２層間絶縁膜１３の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００４８】
一方、対向基板ＣＴは、例えば、ガラス基板やプラスチック基板などの光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板２０のアレイ基板ＡＲに対向する側に、共通電極ＣＥや、第２配向膜ＡＬ２などを備えている。また、この対向基板ＣＴは、図示を省略するが、各画素ＰＸを区画する（あるいは、ソース配線Ｓ、ゲート配線Ｇ、補助容量線Ｃ、スイッチング素子ＳＷなどの配線部に対向するように配置された）ブラックマトリクスや各画素ＰＸに対応して配置されたカラーフィルタ層、ブラックマトリクス及びカラーフィルタ層の表面の凹凸の影響を緩和するオーバーコート層などが配置されても良い。
【００４９】
共通電極ＣＥは、詳述しないが、第１主共通電極ＣＡ１、第２主共通電極ＣＡ２、及び、第３主共通電極ＣＡ３を有し、第２絶縁基板２０の上に形成されている。この共通電極ＣＥは、例えば、ＩＴＯやＩＺＯなどの光透過性を有する導電材料によって形成されている。
【００５０】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００５１】
これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向は、上記の通り、第１方向Ｙと略平行な方向、あるいは、第１方向Ｙを斜めに交差する斜め方向Ｄである。これらの第１配向処理方向及び第２配向処理方向は、ともに平行であって、互いに逆向きの方向あるいは同じ向きの方向である。
【００５２】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で図示しないシール材によって貼り合わせられている。
【００５３】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。液晶層ＬＱは、図示しない液晶分子を含んでいる。このような液晶層ＬＱは、ポジ型の液晶材料によって構成されている。
【００５４】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面には、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、第１偏光軸を有する第１偏光板ＰＬ１を含んでいる。また、対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面には、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、第２偏光軸を有する第２偏光板ＰＬ２を含んでいる。第１偏光板ＰＬ１の第１偏光軸と、第２偏光板ＰＬ２の第２偏光軸とは、例えば、直交する位置関係にある。一方の偏光板は、例えば、その偏光軸が液晶分子の長軸方向つまり第１配向処理方向あるいは第２配向処理方向と平行（あるいは、第１方向Ｙと平行）または直交（あるいは、第２方向Ｘと平行）するように配置されている。これにより、ノーマリーブラックモードを実現している。
【００５５】
すなわち、液晶層ＬＱに電圧が印加されていない状態つまり画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成されていない無電界時（ＯＦＦ時）には、図３において破線で示したように、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向及び第２配向膜ＡＬ２の第２配向処理方向を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００５６】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、液晶分子ＬＭの厳密な初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの配向方向をＸ−Ｙ平面に正射影した方向である。しかしながら、説明を簡略にするために、以下では、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。
【００５７】
ここでは、第１配向膜ＡＬ１の第１配向処理方向及び第２配向膜ＡＬ２の第２配向処理方向は、ともに第１方向Ｙと略平行な方向、あるいは、ともに斜め方向Ｄと略平行な方向である。このようなＯＦＦ時においては、液晶分子ＬＭは、その長軸が第１方向Ｙと略平行な方向、あるいは、斜め方向Ｄと略平行な方向に配向する。つまり、液晶分子ＬＭの初期配向方向は、第１方向Ｙあるいは斜め方向Ｄと平行である。図３に示した例では、液晶分子ＬＭの初期配向方向は第１方向Ｙと平行である。
【００５８】
第１配向膜ＡＬ１の第１配向処理方向及び第２配向膜ＡＬ２の第２配向処理方向が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向している（ホモジニアス配向）。また、第１配向膜ＡＬ１の第１配向処理方向及び第２配向膜ＡＬ２の第２配向処理方向が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部において略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。
【００５９】
バックライト４からのバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって異なる。ＯＦＦ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２によって吸収される（黒表示）。
【００６０】
一方、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。これにより、図３において実線で示したように、液晶分子ＬＭは、その長軸が電界の向きと略平行となるように基板主面と略平行な平面内で回転する。
【００６１】
図３に示した例では、第１主画素電極ＰＡ１と第１主共通電極ＣＡ１との間に形成される電界により、この領域内の液晶分子ＬＭは、第１方向Ｙに対して反時計回りに回転し、電界に沿って図中の左上を向くように配向する。第１主画素電極ＰＡ１と第２主共通電極ＣＡ２との間に形成される電界により、この領域内の液晶分子ＬＭは、第１方向Ｙに対して時計回りに回転し、電界に沿って図中の右上を向くように配向する。第２主画素電極ＰＡ２と第２主共通電極ＣＡ２との間に形成される電界により、この領域内の液晶分子ＬＭは、第１方向Ｙに対して反時計回りに回転し、電界に沿って図中の左上を向くように配向する。第２主画素電極ＰＡ２と第３主共通電極ＣＡ３との間に形成される電界により、この領域内の液晶分子ＬＭは、第１方向Ｙに対して時計回りに回転し、電界に沿って図中の右上を向くように配向する。
【００６２】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に横電界（あるいは斜め電界）が形成された状態では、液晶分子ＬＭの配向方向が少なくとも２方向に分かれ、それぞれの配向方向でドメインが形成される。つまり、一画素ＰＸには、少なくとも２つのドメインが形成される。
【００６３】
このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶層ＬＱに入射したバックライト光は、画素電極ＰＥと共通電極ＣＥとで区画された４つの領域（開口部）をそれぞれ通過した際に、その偏光状態が変化する。このようなＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００６４】
このような本実施形態によれば、一画素内に少なくとも２つのドメインを形成することが可能となるため、少なくとも２方向での視野角を光学的に補償することができ、広視野角化が可能となる。したがって、高い透過率の表示を実現することができ、表示品位の良好な液晶表示装置を提供することが可能となる。
【００６５】
また、第１主共通電極ＣＡ１及び第３主共通電極ＣＡ３がそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、第１主共通電極ＣＡ１及び第３主共通電極ＣＡ３がソース配線よりも主画素電極ＰＡ側に配置された場合と比較して、開口部を拡大することができ、画素ＰＸの透過率を向上することが可能となる。
【００６６】
なお、ＯＮ時には、画素電極ＰＥの主画素電極ＰＡ上付近、あるいは、共通電極ＣＥの主共通電極ＣＡ上付近では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、上記のように、画素電極ＰＥ及び共通電極ＣＥが光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀などの導電材料を用いて形成しても良い。
【００６７】
ところで、アレイ基板ＡＲが主画素電極ＰＡを備え、対向基板ＣＴが主共通電極ＣＡを備えた構成では、主画素電極ＰＡと主共通電極ＣＡとが交互に略平行に配置されているため、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせる工程において組ズレが生じた場合、主画素電極ＰＡと主共通電極ＣＡとの電極間距離が設定値とは異なってしまう。主画素電極ＰＡと主共通電極ＣＡとの間の電界強度は電極間距離に応じて異なるため、同一の電圧を液晶層ＬＱに印加したとしても、電極間距離の異なるパネル間で輝度にバラツキが生ずる。
【００６８】
組ズレによる電極間距離の変化量に対して電極間距離（さらには電極幅）を十分に大きく設定すれば、輝度バラツキを低減することが可能である。そこで、組ズレ許容限界を設定し、電極間距離の最適値を設定した。以下に、電極間距離の最適値を確定する一つの考え方について説明する。
【００６９】
透過型の液晶表示パネルＬＰＮを適用した液晶表示装置において、輝度に寄与する透過率は、液晶印加電圧によって変化する。上記したようなノーマリーブラックモードでは、図５に示したように、液晶印加電圧が低い場合に透過率が低く、液晶印加電圧が高い場合に透過率が高くなる傾向がある。しかしながら、液晶印加電圧として、ある電圧以上を印加すると逆に透過率が低下するという傾向を有する。つまり、光透過特性には、ピーク透過率が存在する。このようなピーク透過率が得られる液晶印加電圧を白表示電圧と称し、透過率が最低となる液晶印加電圧を黒表示電圧と称する。
【００７０】
白表示電圧を印加した状態では、液晶分子ＬＭのダイレクタ（あるいはその長軸方向）が、第１偏光板ＰＬ１の第１偏光軸（あるいは吸収軸）及び第２偏光板ＰＬ２の第２偏光軸（あるいは吸収軸）に対して概ね４５°ずれた状態となり、液晶の光学的な変調率が最も高くなる。
【００７１】
例えば、図６に示した例において、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行であり、第１偏光軸ＡＸ１が第２方向Ｘと平行であり、第２偏光軸ＡＸ２が第１方向Ｙと平行である場合について述べる。黒表示電圧が印加された状態では、液晶分子ＬＭのダイレクタは、Ｘ−Ｙ平面内で第１方向Ｙと平行であり、９０°−２７０°方位と平行である。白表示電圧が印加された状態では、液晶分子ＬＭのダイレクタは、Ｘ−Ｙ平面内で４５°−２２５°の方位と平行、もしくは、１３５°−３１５°の方位と平行となり、ピーク透過率が得られる。しかしながら、液晶印加電圧として、白表示電圧より高い電圧あるいは白表示電圧より低い電圧を印加したとしても、液晶分子ＬＭのダイレクタと第１偏光軸ＡＸ１及び第２偏光軸ＡＸ２とのなす角度が４５°以下となるため、白表示電圧を印加した場合よりも変調率が低下し、透過率も低下する。
【００７２】
また、図７に示したように、ピーク透過率が得られる白表示電圧の値は、電極間距離Ｌの大小によっても異なる。すなわち、電極間距離Ｌが大きい場合には白表示電圧の値が高くなり、電極間距離Ｌが小さい場合には白表示電圧の値が低くなる。また、言い方を変えると、電極間距離Ｌを大きくするほど透過率を高くできるが、白表示電圧の値も高くなる傾向があるとも言える。
【００７３】
このように、電極間距離Ｌが長いほど、組ズレによる輝度バラツキに対して有利になるが、白表示電圧が大きくなってしまう。液晶表示装置では、使用する液晶材料の物性（誘電率異方性Δεや、弾性定数ｋなど）や、使用できる電圧値の上限に制限が加わることがあるため、使用可能な電圧範囲においてピーク透過率が得られるような電極間距離Ｌをその液晶表示パネルＬＰＮにおける最適電極間距離Ｌｏｐとして設定することが好ましい。
【００７４】
しかし、最適電極間距離Ｌｏｐ（さらには電極幅）を固定してしまうと、液晶表示パネルＬＰＮの用途や製品からの要求により第２方向Ｘに沿った画素長（あるいは画素ピッチ）が変更となった場合に、それに対応できないことがある。特に、画素長が比較的小さい高精細の画素については、主画素電極ＰＡと主共通電極ＣＡとを最適電極間距離Ｌｏｐで配置できない場合に、画素長に合わせて電極間距離Ｌや電極幅を縮小すると、透過率の低下を招くだけでなく、電極間距離Ｌに対して組ズレによる電極間距離Ｌの変化量の割合が大きくなってしまい、輝度バラツキにも不利となってしまう。
【００７５】
そこで、本実施形態においては、第１電極間距離Ｌ１、第２電極間距離Ｌ２、第３電極間距離Ｌ３、及び、第４電極間距離Ｌ４のうち、１つ乃至３つの電極間距離は、他の電極間距離とは異なる。
【００７６】
より具体的には、画素長にかかわらず、主画素電極ＰＡと主共通電極ＣＡとの電極間距離は、極力最適電極間距離Ｌｏｐで割り当て、もし、割り当てきれずに余った領域が生じた場合に、その領域のみ最適電極間距離Ｌｏｐよりも小さい電極間距離Ｌに設定するものである。このとき、一画素内において最適電極間距離Ｌｏｐで設定された領域の面積は、最適電極間距離Ｌｏｐより小さい電極間距離Ｌに設定された領域の面積よりも十分に大きく設定する。
【００７７】
これにより、最適電極間距離Ｌｏｐで設定された領域では、組ズレに対するマージンが大きく、輝度バラツキを抑制することが可能である。一方、最適電極間距離Ｌｏｐよりも小さい電極間距離Ｌに設定された領域では、組ズレに対するマージンが小さいため、組ズレが生じた場合には、輝度バラツキを生ずるが、一画素全体に占める領域の面積比が小さいため、全体としては輝度に対する影響度が小さくなり、組ズレによる輝度バラツキを最小限に抑制することが可能となる。
【００７８】
次に、本実施形態の構成例について説明する。
【００７９】
図８は、本実施形態の第１構成例における液晶表示パネルＬＰＮについて一画素ＰＸの構造を液晶表示パネルＬＰＮの法線方向から見た概略平面図である。
【００８０】
一画素ＰＸにおいて、第２方向Ｘに沿って、第１主共通電極ＣＡ１、第１主画素電極ＰＡ１、第２主共通電極ＣＡ２、第２主画素電極ＰＡ２、及び、第３主共通電極ＣＡ３がこの順に並んで配置されている。この第１構成例は、第１電極間距離Ｌ１、第２電極間距離Ｌ２、第３電極間距離Ｌ３、及び、第４電極間距離Ｌ４のうち、２つの電極間距離が略同等であり、且つ、他の２つの電極間距離より大きい例に相当する。
【００８１】
図示した例では、第２電極間距離Ｌ２及び第３電極間距離Ｌ３は略同等であり、且つ、第１電極間距離Ｌ１及び第４電極間距離Ｌ４より大きい。また、第１電極間距離Ｌ１及び第４電極間距離Ｌ４は略同等である。このとき、第２電極間距離Ｌ２及び第３電極間距離Ｌ３は最適電極間距離Ｌｏｐに設定され、第１電極間距離Ｌ１及び第４電極間距離Ｌ４は最適電極間距離Ｌｏｐよりも小さく設定されている。つまり、一画素ＰＸにおいて、画素中央寄りの２箇所の領域で最適電極間距離Ｌｏｐに設定され、画素両端のそれぞれの領域で最適電極間距離よりも小さい電極間距離に設定されている。一例として、最適電極間距離Ｌｏｐである第２電極間距離Ｌ２及び第３電極間距離Ｌ３は７．０μｍであり、第１電極間距離Ｌ１及び第４電極間距離Ｌ４は４．０μｍである。
【００８２】
なお、ここに示した第１構成例では、これらの主画素電極ＰＡ及び主共通電極ＣＡの第２方向Ｘに沿った幅については略同一であるが、異なっていても良い。また、画素中央よりの領域で最適電極間距離よりも小さい電極間距離に設定され、且つ、画素両端のそれぞれの領域で最適電極間距離Ｌｏｐに設定されても良い。また、最適電極間距離Ｌｏｐに設定された領域と最適電極間距離よりも小さい電極間距離に設定された領域とが第２方向Ｘに沿って交互に並んでいても良い。
【００８３】
図９は、図８に示した第１構成例における液晶表示パネルＬＰＮの概略断面図であり、組ズレの一例を説明するための図である。
【００８４】
図中の上側は、アレイ基板ＡＲと対向基板ＣＴとが組ズレを生じることなく貼り合わせられた状態を示している。第１主画素電極ＰＡ１と第２主共通電極ＣＡ２との第２電極間距離Ｌ２及び第２主画素電極ＰＡ２と第２主共通電極ＣＡ２との第３電極間距離Ｌ３は、ともに最適電極間距離Ｌｏｐに設定されている。第１主画素電極ＰＡ１と第１主共通電極ＣＡ１との第１電極間距離Ｌ１及び第２主画素電極ＰＡ２と第３主共通電極ＣＡ３との第４電極間距離Ｌ４は、略同等であり、最適電極間距離よりも小さく設定されている。
【００８５】
図中の下側は、アレイ基板ＡＲと対向基板ＣＴとが組ズレした状態を示している。ここに示した例では、アレイ基板ＡＲが図中の右側にずれている。このとき、図中の左側の例と比較して、第１電極間距離Ｌ１及び第３電極間距離Ｌ３は拡大し、第２電極間距離Ｌ２及び第４電極間距離Ｌ４は縮小する。
【００８６】
第１主画素電極ＰＡ１と第２主共通電極ＣＡ２との間の領域及び第２主画素電極ＰＡ２と第２主共通電極ＣＡ２との間の領域では、図５を参照して説明した通り、組ズレにより最適電極間距離Ｌｏｐから拡大したり縮小したりしたとしても、この変化量に応じた透過率の変化は極めて小さい。第１主画素電極ＰＡ１と第１主共通電極ＣＡ１との間の領域及び第２主画素電極ＰＡ２と第３主共通電極ＣＡ３との間の領域では、それぞれの電極間距離が最適電極間距離よりも小さく設定されているため、組ズレにより電極間距離が変化したときにその変化量に応じた透過率の変化は大きい。
【００８７】
一画素ＰＸにおいては、第１主画素電極ＰＡ１と第２主共通電極ＣＡ２との間の領域及び第２主画素電極ＰＡ２と第２主共通電極ＣＡ２との間の領域が主として表示に寄与する一方で、第１主画素電極ＰＡ１と第１主共通電極ＣＡ１との間の領域及び第２主画素電極ＰＡ２と第３主共通電極ＣＡ３との間の領域が表示に寄与する割合は極めて小さい。したがって、画素長にかかわらず、組ズレによる一画素あたりの透過率の変化、つまり、輝度バラツキを抑制することが可能となる。これにより、液晶表示パネルＬＰＮに要求される仕様などに基づいて、表示品位を劣化させることなく適宜画素長の変更に対応することが可能となる。
【００８８】
図１０は、本実施形態の第２構成例における液晶表示パネルＬＰＮについて一画素ＰＸの構造を液晶表示パネルＬＰＮの法線方向から見た概略平面図である。
【００８９】
この第２構成例は、第１電極間距離Ｌ１、第２電極間距離Ｌ２、第３電極間距離Ｌ３、及び、第４電極間距離Ｌ４のうち、３つの電極間距離が略同等であり、且つ、他の１つの電極間距離より大きい例に相当する。
【００９０】
図示した例では、第２電極間距離Ｌ２、第３電極間距離Ｌ３、及び、第４電極間距離Ｌ４は略同等であり、且つ、第１電極間距離Ｌ１より大きい。このとき、第２電極間距離Ｌ２、第３電極間距離Ｌ３、及び、第４電極間距離Ｌ４は最適電極間距離Ｌｏｐに設定され、第１電極間距離Ｌ１は最適電極間距離Ｌｏｐよりも小さく設定されている。つまり、一画素ＰＸにおいて、画素左端の領域で最適電極間距離よりも小さい電極間距離に設定され、他の３箇所の領域で最適電極間距離Ｌｏｐに設定されている。一例として、最適電極間距離Ｌｏｐである第２電極間距離Ｌ２、第３電極間距離Ｌ３、及び、第４電極間距離Ｌ４は７．０μｍであり、第１電極間距離Ｌ１は２．０μｍである。
【００９１】
なお、ここに示した第２構成例では、これらの主画素電極ＰＡ及び主共通電極ＣＡの第２方向Ｘに沿った幅については略同一であるが、異なっていても良い。
【００９２】
このような第２構成例においても、第１構成例と同様の効果が得られる。
【００９３】
図１１は、本実施形態の第３構成例における液晶表示パネルＬＰＮについて一画素ＰＸの構造を液晶表示パネルＬＰＮの法線方向から見た概略平面図である。
【００９４】
この第３構成例は、第２構成例と同様に、第１電極間距離Ｌ１、第２電極間距離Ｌ２、第３電極間距離Ｌ３、及び、第４電極間距離Ｌ４のうち、３つの電極間距離が略同等であり、且つ、他の１つの電極間距離より大きい例に相当する。
【００９５】
図示した例では、第１電極間距離Ｌ１、第３電極間距離Ｌ３、及び、第４電極間距離Ｌ４は略同等であり、且つ、第２電極間距離Ｌ２より大きい。このとき、第１電極間距離Ｌ１、第３電極間距離Ｌ３、及び、第４電極間距離Ｌ４は最適電極間距離Ｌｏｐに設定され、第２電極間距離Ｌ２は最適電極間距離Ｌｏｐよりも小さく設定されている。つまり、一画素ＰＸにおいて、画素中央寄りの１箇所の領域で最適電極間距離よりも小さい電極間距離に設定され、他の３箇所の領域で最適電極間距離Ｌｏｐに設定されている。
【００９６】
なお、ここに示した第３構成例では、これらの主画素電極ＰＡ及び主共通電極ＣＡの第２方向Ｘに沿った幅については略同一であるが、異なっていても良い。
【００９７】
このような第３構成例においても、第１構成例と同様の効果が得られる。
【００９８】
図１２は、本実施形態の第４構成例における液晶表示パネルＬＰＮについて一画素ＰＸの構造を液晶表示パネルＬＰＮの法線方向から見た概略平面図である。
【００９９】
この第４構成例は、第１主画素電極ＰＡ１及び第２主画素電極ＰＡ２のそれぞれの幅Ｗ１が第１主共通電極ＣＡ１、第２主共通電極ＣＡ２、及び、第３主共通電極ＣＡ３のそれぞれの幅Ｗ２とは異なる例に相当する。なお、図示した例では、第１電極間距離Ｌ１、第２電極間距離Ｌ２、第３電極間距離Ｌ３、及び、第４電極間距離Ｌ４については、第１構成例と同様に設定したが、第２構成例や第３構成例と同様に設定しても良い。
【０１００】
図示した例では、第１主画素電極ＰＡ１及び第２主画素電極ＰＡ２の幅Ｗ１が第１主共通電極ＣＡ１、第２主共通電極ＣＡ２、及び、第３主共通電極ＣＡ３の幅Ｗ２よりも大きい。一例として、第１主画素電極ＰＡ１及び第２主画素電極ＰＡ２の幅Ｗ１は５μｍであり、第１主共通電極ＣＡ１、第２主共通電極ＣＡ２、及び、第３主共通電極ＣＡ３の幅Ｗ２は２μｍである。
【０１０１】
なお、第１主共通電極ＣＡ１、第２主共通電極ＣＡ２、及び、第３主共通電極ＣＡ３の幅Ｗ２が第１主画素電極ＰＡ１及び第２主画素電極ＰＡ２の幅Ｗ１より大きくても良い。
【０１０２】
図１３は、本実施形態の第４構成例における液晶表示パネルＬＰＮについて一画素ＰＸの他の構造を液晶表示パネルＬＰＮの法線方向から見た概略平面図である。
【０１０３】
図示した例では、第１主画素電極ＰＡ１及び第２主画素電極ＰＡ２の幅Ｗ１は２μｍであり、第１主共通電極ＣＡ１、第２主共通電極ＣＡ２、及び、第３主共通電極ＣＡ３の幅Ｗ２は５μｍである。
【０１０４】
このような図１２及び図１３に示した第４構成例においても、第１構成例と同様の効果が得られる。
【０１０５】
次に、本実施形態の効果について検証した。
【０１０６】
ここでは、比較例として、第１電極間距離Ｌ１、第２電極間距離Ｌ２、第３電極間距離Ｌ３、及び、第４電極間距離Ｌ４が略同等であり且つ最適電極間距離Ｌｏｐよりも小さく設定した構成について、組ズレが生じたときの輝度バラツキをシミュレーションした。  これに対して、本実施形態の第１構成例について、同一条件の組ズレが生じたときの輝度バラツキをシミュレーションしたところ、比較例に対して輝度バラツキが３０％低減することが確認された。また、本実施形態の第２構成例について、同一条件の組ズレが生じたときの輝度バラツキをシミュレーションしたところ、比較例に対して輝度バラツキが１５％低減することが確認された。
【０１０７】
以上説明したように、本実施形態によれば、表示品位の良好な液晶表示装置を提供することが可能となる。
【０１０８】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０９】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＰＥ…画素電極
ＰＡ…主画素電極（ＰＡ１…第１主画素電極  ＰＡ２…第２主画素電極）
ＣＥ…共通電極
ＣＡ…主共通電極（ＣＡ１…第１主共通電極  ＣＡ２…第２主共通電極  ＣＡ３…第３主共通電極）
【図１】
0005616841.tif 000002
【図２】
0005616841.tif 000003
【図３】
0005616841.tif 000004
【図４】
0005616841.tif 000005
【図５】
0005616841.tif 000006
【図６】
0005616841.tif 000007
【図７】
0005616841.tif 000008
【図８】
0005616841.tif 000009
【図９】
0005616841.tif 000010
【図１０】
0005616841.tif 000011
【図１１】
0005616841.tif 000012
【図１２】
0005616841.tif 000013
【図１３】
0005616841.tif 000014