(57)【特許請求の範囲】
【請求項１】
入力端子と、
出力端子と、
前記入力端子に一端が接続されたインダクタと、
前記インダクタの他端と接地端間に接続されたスイッチング素子と、
前記インダクタとスイッチング素子の接続端と前記出力端子間に接続されたダイオードと、
前記出力端子の電圧である出力電圧を検出する出力電圧検出回路と、
前記スイッチング素子の制御電極と前記出力検出回路との間に接続され、前記出力電圧検出回路によって検出された前記出力電圧に基づいて前記スイッチング素子の駆動を制御する制御回路と、
前記スイッチング素子の制御電極に接続されるスイッチと、
前記スイッチと前記制御回路との間に接続され抵抗とキャパシタを含む位相補償回路とを備えるスイッチングレギュレータ。
【請求項２】
請求項１において、前記スイッチは、前記スイッチングレギュレータが適用される電子機器に応じてオンまたはオフされ、前記スイッチがオンされたときに前記位相補償回路が前記スイッチング素子の制御電極と前記制御回路との間に接続されるスイッチングレギュレータ。
【請求項３】
請求項２において、前記電子機器は、携帯電話、ディジタルカメラ、ビデオカメラ、ディジタルビデオ、ゲーム機器、電子書籍、インクジェット記録装置のいずれか１つであるスイッチングレギュレータ。
【請求項４】
請求項１において、前記スイッチングレギュレータはＰＷＭ処理部とＰＦＭ処理部とを含むスイッチングレギュレータ。
【請求項５】
請求項４において、前記ＰＷＭ処理部は帰還電圧と第１基準信号の差に基づいて誤差信号を出力する誤差増幅器と、前記誤差信号と三角波信号の比較結果に基づいたパルス幅変調信号を出力する比較器１２４と、前記パルス幅変調信号とパルス信号の論理積演算結果を出力する論理積回路１２６を有するスイッチングレギュレータ。
【請求項６】
請求項４において、前記ＰＦＭ処理部は帰還電圧と第２基準信号の比較結果に基づいてＰＦＭ出力信号を出力する比幅器を有するスイッチングレギュレータ。
【請求項７】
請求項４において、前記ＰＷＭ処理部と前記ＰＦＭ処理部のいずれか一方を動作させるためのプリドライバ回路を有するスイッチングレギュレータ。
【請求項８】
請求項７において、前記ＰＦＭ処理部が選択されたとき前記スイッチがオンされ、前記位相補償回路が前記スイッチング素子の制御電極と前記制御回路との間に接続されるスイッチングレギュレータ。
【請求項９】
請求項４において、前記プリドライバ回路はＰＷＭ出力信号のパルスをカウントし所定カウント終了後に第１制御信号を出力するカウンタ部と、前記第１制御信号と第２制御信号に応じて第１選択信号もしくは第２選択信号のいずれかを出力するロジック部と、前記第１選択信号もしくは前記第２選択信号に応じてＰＷＭ出力信号もしくはＰＦＭ出力信号いずれかを出力するセレクタ部を有するスイッチングレギュレータ。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチングレギュレータに関する。
【背景技術】
【０００２】
スイッチングレギュレータは、携帯電話、ディジタルカメラなどの携帯用電子機器、ゲーム機器、電子書籍、インクジェット記録装置など幅広い分野で多く使用されている。こうした多種多様の用途に適合させるために、スイッチングレギュレータには軽負荷から重負荷に亘り広い範囲で安定して動作できることに加え迅速な応答特性を満たすことが要求される。
【０００３】
この種のスイッチングレギュレータでは、駆動される負荷が所定以上のときはＰＷＭ（Pulse Width Modulation）モードで動作させ、負荷が所定未満の軽負荷のときにはＰＦＭ（Pulse Frequency Modulation）モードで動作させるものが知られている。
【０００４】
特許文献１（特開２０１０−５１１２７号公報）は、ＰＷＭモード及びＰＦＭモードで動作させるものを開示しており、軽負荷における制御の応答性を向上させると同時に重負荷時における制御の安定性を実現し得るスイッチング電源回路の制御回路を提供するとしている。特許文献１によれば、軽負荷及び重負荷とは、相対的な概念で、ＰＦＭモード及びＰＷＭモードでいえばＰＦＭモードが軽負荷に対応し、ＰＷＭモードが重負荷に対応するとしている。したがって、軽負荷から重負荷への過渡応答とは、たとえば、ＰＦＭモードからＰＷＭモードへ移行する際の過渡応答を意味するとしている。
【０００５】
また、特許文献１は、エラーアンプ側に設けた位相補償回路のゲインを制御し、軽負荷時には高周波数域までエラーアンプのゲインを所定の大きさまで確保し、重負荷時ではより低周波数域でエラーアンプのゲインが低減されるようにして、重負荷時に特に生じ易い異常発振、動作の不安定を未然に防止するとしている。
【０００６】
特許文献２（特開２００５−２８７１６５号公報）は、通常動作時に、低消費電流かつ高速応答を実現するスイッチングレギュレータ制御回路、スイッチングレギュレータ、及びスイッチングレギュレータ制御方法を提供するとしている。そのために、位相補償を設けない誤差増幅器のゲインを利用する高速応答性と位相補償を備えることによる制御系の安定性とを両立するために、位相補償を開閉する切替スイッチを備える。
【０００７】
特許文献３（特開２００５−１１０４６８号公報）は、昇圧から降圧までの幅広い出力電圧範囲で安定な誤差増幅回路を実現した昇降圧スイッチングレギュレータを提供する。そのために、誤差増幅（エラーアンプ）回路に設けられている位相補償回路を複数とし、入出力条件を検出して最適な位相補償回路に切り替えるための選択回路を設ける構成とする。また、複数の位相補償回路を昇降圧スイッチングレギュレータ制御回路の外部で構成し、用途に応じて適当な位相補償回路定数を設定できる構成としている。
【０００８】
特許文献４（特開２００９−１００５５２号公報）は、直流電源装置としての使用範囲が広く、特に入力電圧や負荷電流が変化しても最適な位相補償が可能なＤＣ−ＤＣコンバータを提供するとしている。そのためにエラーアンプに対して帰還される出力電圧Ｖｏｕｔの位相をそれぞれ異なる特性で補償する複数の位相補償回路を備え、入力電圧あるいは負荷Ｒｏに流れる負荷電流Ｉｏのいずれかの変化を検出して、複数の位相補償回路を切り替えるというものである。
【０００９】
特許文献５（特開２００６−２３０１８６号公報）は、スイッチング電源回路全体でのオープンループの位相余裕を向上させ、出力電圧を安定化し得るとともに、出力電圧の応答の高速化し得るスイッチング電源回路を提供するとしている。
【００１０】
図３は、特許文献５、図８に示された昇圧ダイオード整流方式のスイッチング電源回路の構成を示す回路図である。スイッチング電源回路は、入力端子１、出力端子２、ＰＭＯＳトランジスタ３ｂ、ダイオード４ｂ、インダクタ５ｂ、キャパシタ６，１６，１７、抵抗７，８，１８、エラーアンプ９、電源１０、ＰＷＭコンパレータ１１、三角波発振器１２、及びドライバ１３ａを備える。
【００１１】
図３には３つの位相補償回路が示されている。１つ目は位相補償回路１４であり、キャパシタ１６で構成される。２つ目は位相補償回路１５であり、キャパシタ１７及び抵抗１８で構成されている。３つ目は位相補償回路１９である。位相補償回路１９は後述する本発明に極めて類似しているものであり特に着目すべきである。
【００１２】
位相補償回路１９は、抵抗２０（抵抗値Ｒ４）及びキャパシタ２１（キャパシタンスＣ４）を備えている。抵抗２０は、ノードＮ１ａとキャパシタ２１の一端に接続され、その他端は位相補償回路１４と１５との共通接続点に接続されている。位相補償回路１９を追加することにより位相が進み、インダクタ５ｂ及びキャパシタ６による位相の変化が軽減されるとしている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０１０−５１１２７号公報
【特許文献２】特開２００５−２８７１６５号公報
【特許文献３】特開２００５−１１０４６８号公報
【特許文献４】特開２００９−１００５５２号公報
【特許文献５】特開２００６−２３０１８６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
特許文献１〜５にはスイッチングレギュレータにおいて、エラーアンプ側に位相補償回路を設けること、又は軽負荷時と重負荷時それぞれに応じて位相補償回路を切り替えるという技術的思想が開示される。しかし、スイッチングレギュレータの用途、たとえば携帯用電子機器、ゲーム機器に応じて位相補償回路を切り替えるという技術的思想は示唆していない。そこで、本発明のスイッチングレギュレータは、軽負荷や重負荷での切り替えや、ＰＷＭとＰＦＭモードでの切り替えはもちろんのこと、電子機器の用途に応じて位相補償回路の回路動作を切り替えることができるスイッチングレギュレータを提供するものである。
【課題を解決するための手段】
【００１５】
本発明の第１の態様は、入力端子と、出力端子と、前記入力端子と前記出力端子との間に接続されたスイッチング素子と、前記出力端子の電圧である出力電圧を検出する出力電圧検出回路と、前記スイッチング素子の制御電極と前記出力検出回路との間に接続され、前記出力電圧検出回路によって検出された前記出力電圧に基づいて前記スイッチング素子の駆動を制御する制御回路と、前記スイッチング素子の制御電極に接続されるとスイッチと、前記スイッチと前記制御回路との間に接続され抵抗とキャパシタを含む位相補償回路とを備える。
【００１６】
こうした構成によれば、位相補償回路の接続をスイッチにより比較的容易に選択することができる。
【００１７】
本発明の第２の態様は、上記第１の態様において、前記スイッチと位相補償回路は直列に接続され、前記スイッチング素子の制御電極と前記制御回路との間に接続されている。こうした構成によれば、位相補償回路の接続を望むか否かを、スイッチをオンオフさせることで比較的容易に選択することができる。
【００１８】
本発明の第３の態様は、上記第１の態様において、前記電子機器は、携帯電話、ディジタルスチルカメラ、ビデオカメラ、ディジタルビデオ、ゲーム機器、電子書籍、インクジェット記録装置のいずれか１つである。こうした構成によればスイッチングレギュレータが適用される各種各様の電子機器に応じて位相補償回路の接続をオンオフさせることができるので高速な応答性を望む場合にはそれを簡単に選択することができる。
【００１９】
本発明の第４の態様は、上記第１の態様において、前記スイッチングレギュレータはＰＷＭ処理部とＰＦＭ処理部とを含む。これによれば、ＰＷＭモードとＰＦＭモードに応じて位相補償回路の接続を切り替えることができる。
【発明の効果】
【００２０】
本発明のスイッチングレギュレータはスイッチング素子の制御電極と制御回路との間に位相補償回路をスイッチを介して接続するようにしたのでスイッチングレギュレータの安定動作と応答性の迅速化を得ることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明にかかるスイッチングレギュレータを示す回路図。
【図２】本発明にかかるスイッチングレギュレータの駆動方式切替動作を説明するためのタイミングチャート。
【図３】従来のスイッチングレギュレータにかかる回路図。
【発明を実施するための形態】
【００２２】
図１は本発明にかかるスイッチングレギュレータ１００を示す。図１に示すスイッチングレギュレータ１００は説明の便宜上、非同期方式の昇圧型スイッチングレギュレータを示す。すなわち、入力ＩＮに入力される入力電圧Ｖｉｎよりも高い出力電圧Ｖｏｕｔを出力ＯＵＴに出力するが、これに限定されない。たとえば降圧型、昇降圧型、反転型いずれの形式のスイッチングレギュレータにも適用することができる。
【００２３】
スイッチングレギュレータ１００は、制御回路１５０を備える。制御回路１５０はＰＷＭ信号を処理するＰＷＭ処理部１１０、ＰＦＭ信号を処理するＰＦＭ処理部１２０、内部電源回路１４０、電圧監視回路１９０及びＰＷＭ信号又はＰＦＭ信号の１つを選択するプリドライバ回路１３０を備える。
【００２４】
スイッチングレギュレータ１００は、さらに出力電圧検出回路１６０、スイッチ１７０、及び位相補償回路１８０を備える。
【００２５】
スイッチングレギュレータ１００は、さらに加えて、スイッチング素子ＴＲ１、ダイオードＤ１、インダクタＬ１、キャパシタＣ１１、キャパシタＣ１２を備える。スイッチング素子ＴＲ１はたとえばｎチャネルＭＯＳトランジスタからなり、ダイオードＤ１はショットキバリアダイオードからなる。キャパシタＣ１１は入力端子ＩＮにキャパシタＣ１２は出力端子ＯＵＴにそれぞれ接続される。
【００２６】
入力端子ＩＮに所定の直流電圧Ｖｉｎが供給されると、出力端子ＯＵＴにはそれよりも高い出力電圧Ｖｏｕｔが取り出される。
【００２７】
なお、図１では明示されていないが、入力端子ＩＮには所定の直流電圧Ｖｉｎを供給する電池（例えばリチウムイオン電池）が接続され、出力端子ＯＵＴには出力電圧Ｖｏｕｔの供給を受ける負荷（例えばマイコンやレンズ駆動部）が接続される。
【００２８】
ここで再度、制御回路１５０の説明に戻る。制御回路１５０に内蔵されるＰＷＭ処理部１１０は、誤差増幅器１１２、比較器１１４、及び論理積回路１１６を有する。誤差増幅器１１２の反転入力端子（−）及び非反転入力端子（＋）には、それぞれ出力電圧検出回路１６０で分圧された帰還電圧Ｖｆｂ及び直流電圧源１１１から出力される第１基準電圧Ｖｒ１が印加される。帰還電圧Ｖｆｂは第１基準電圧Ｖｒ１の大きさに一致するように制御される。
【００２９】
帰還電圧Ｖｆｂが第１基準電圧Ｖｒ１よりも低いほど、誤差信号Ｖｅｒｒの電圧レベルは高くなり、帰還電圧Ｖｆｂが第１基準電圧Ｖｒ１に近付くにつれて、誤差信号Ｖｅｒｒの電圧レベルは低くなる。そして、帰還電圧Ｖｆｂが第１基準電圧Ｖｒ１よりも高ければ、誤差信号Ｖｅｒｒの電圧レベルは、帰還電圧Ｖｆｂと第１基準電圧Ｖｒ１の差電圧に応じた値となる。
【００３０】
誤差増幅器１１２の出力側に誤差信号Ｖｅｒｒが出力されると、誤差信号Ｖｅｒｒは抵抗Ｒ４とキャパシタＣ４の直列接続からなる位相補償回路で位相の補償処理がなされる。位相の補償処理とはゼロクロス点を作るためであり、ゼロクロス点の周波数は位相が４５度戻る周波数である。ゼロクロス周波数はＰＷＭ駆動信号の周波数のたとえば１／５〜１／２０に設定される。スイッチング周波数が１ＭＨｚとするとゼロクロス周波数は２００ＫＨｚ〜５０ＫＨｚとなる。なお、ゼロクロス周波数ｆｏはｆｏ＝１／（２π・ｃ４・ｒ４）で表される。ここで、キャパシタＣ４及び抵抗Ｒ４の大きさをそれぞれｃ４及びｒ４で示している。
【００３１】
比較器１１４の非反転入力端子（＋）には誤差信号Ｖｅｒｒが、反転入力端子（−）には三角波信号Ｓｔがそれぞれ供給される。三角波信号Ｓｔは誤差信号Ｖｅｒｒをパルス幅変調（ＰＷＭ）するためのいわゆるキャリア信号としての働きを有する。三角波信号Ｓｔの周波数はたとえば２００ＫＨｚ〜１ＭＨｚの範囲とすることができる。比較器１１４の出力には誤差信号ｖｅｒｒと三角波信号Ｓｔが比較された後のパルス幅変調された信号であるパルス幅変調信号Ｖｃｍｐが表れる。
【００３２】
誤差信号Ｖｅｒｒのレベルが三角波信号Ｓｔのそれよりも高ければ、パルス幅変調信号Ｖｃｍｐはハイレベルとなり、誤差信号Ｖｅｒｒのレベルが三角波信号Ｓｔのそれよりも低ければ、パルス幅変調信号Ｖｃｍｐはローレベルとなる。
【００３３】
なお、三角波信号Ｓｔの信号波形は、三角波形状のほか、鋸波形状であってもよい。
【００３４】
論理積回路１１６の第１入力端にはパルス幅変調信号Ｖｃｍｐが、第２入力端には最大デューティー比設定部１１８において生成されるパルス信号Ｓｍａｘがそれぞれ入力される。
【００３５】
論理積回路１１６は、比較器１１４から第１入力端に入力されるパルス幅変調信号Ｖｃｍｐと、最大デューティー比設定部１１８から第２入力端に入力されるパルス電圧Ｓｍａｘとの論理積演算を行う。そして演算結果をＰＷＭ出力信号Ｇ１としてプリドライバ回路１３０に出力する。すなわち、パルス幅変調信号Ｖｃｍｐとパルス信号Ｓｍａｘが共にハイレベルであるときにのみ、ＰＷＭ出力信号Ｇ１はハイレベルとなる。パルス幅変調信号Ｖｃｍｐとパルス信号Ｓｍａｘのいずれか一方でもローレベルであれば、ＰＷＭ出力信号Ｇ１はローレベルとなる。このような構成とすることにより、パルス幅変調信号Ｖｃｍｐが常にハイレベルに維持された場合（すなわち、デューティー比１００％）であっても、ＰＷＭ出力信号Ｇ１のデューティー比は、パルス信号Ｓｍａｘのパルス幅によって定められる最大デューティー比（例えば９５％）に制限される。つまりスイッチング素子ＴＲ１が常にオンし続けることでスイッチング素子ＴＲ１の耐圧以上に昇圧される場合を未然に防ぐことが可能となる。
【００３６】
最大デューティー比設定部１１８は、ＰＷＭ出力信号Ｇ１の最大デューティー比を設定するためのパルス信号Ｓｍａｘを生成し、これを論理積回路１１６の第２入力端に出力する。
【００３７】
ＰＦＭ処理部１２０は、比較器１２２と、直流電圧源１２４を有し、帰還電圧Ｖｆｂと所定の第２基準電圧Ｖｒ２とが一致するように、パルス周波数変調方式のＰＦＭ出力信号Ｇ２を生成する。なお、ＰＦＭ処理部１２０は、入力電圧Ｖｉｎまたは出力電圧Ｖｏｕｔを受けて駆動する。
【００３８】
比較器１２２は、反転入力端（−）に入力される帰還電圧Ｖｆｂと、直流電圧源１２４から非反転入力端（＋）に入力される第２基準電圧Ｖｒ２とを比較し、その比較結果をＰＦＭ出力信号Ｇ２としてプリドライバ回路１３０に出力する。すなわち、帰還電圧Ｖｆｂと第２基準電圧Ｖｒ２の値に応じて、ＰＦＭ出力信号Ｇ２のレベルが決定される。
【００３９】
直流電圧源１２４は、第２基準電圧Ｖｒ２を生成し、これを比較器１２２の非反転入力端（＋）に入力する。
【００４０】
比較器１２２はヒステリシスコンパレータで構成される。すなわちヒステリシス制御が可能となるために負荷が軽負荷から重負荷に急変してもＰＦＭ出力信号Ｇ２のオン時間が瞬時に応答する。つまり応答速度が高いなどの利点を持つ。
【００４１】
プリドライバ回路１３０は、ＰＷＭ出力信号Ｇ１とＰＦＭ駆動信号Ｇ２のいずれか一を任意に選択出力する機能を備えており、当該機能を実現するための回路構成要素として、カウンタ部１３２と、ロジック部１３４と、セレクタ部１３６と、を有して成る。なお、プリドライバ回路１３０は、基本的に入力電圧Ｖｉｎまたは出力電圧Ｖｏｕｔを受けて駆動する。
【００４２】
プリドライバ回路１３０に含まれるカウンタ部１３２については、内部電源電圧ＶＲＥＦを受けて駆動する。つまり駆動方式切替信号ＳａによってＰＷＭ出力信号Ｇ１の選択出力が指示されている間、例えば駆動方式切替信号Ｓａのハイレベル期間において、内部電源電圧ＶＲＥＦを生成する内部電源回路１４０から、内部電源電圧ＶＲＥＦを受ける。
【００４３】
カウンタ部１３２は、内部電源回路の起動完了時に、ＰＷＭ出力信号Ｇ１のパルスカウントを開始する。すなわち、電圧監視回路１９０により、内部電源電圧ＶＲＥＦを監視することで、その電圧レベルが所定値を上回ったときに、電圧監視信号Ｓｂをローレベルからハイレベルに立ち上げる。そして電圧監視信号Ｓｂがハイレベルに立ち上がっていれば、内部電源回路１４０の起動が完了されており、ＰＷＭ信号生成回路１１０が動作可能状態となっていることが分かる。
【００４４】
カウンタ部１３２は、電圧監視信号Ｓｂの立上がりエッジを各々トリガとして、ＰＷＭ出力信号Ｇ１のパルスカウントを開始する。なお、カウンタ部１３２は、そのカウント値に基づいてＰＷＭ起動信号Ｓｃを生成し、これをロジック部５２に出力する。
【００４５】
ロジック部１３４は、駆動方式切替信号Ｓａの入力を受けてセレクタ部１３６を制御する機能を備えている。
【００４６】
ロジック部１３４は、駆動方式切替信号ＳａによってＰＷＭ出力信号Ｇ１の選択出力が指示されたときには、内部電源回路１４０の起動時から所定の移行期間Ｔ１（後述図２、ＰＷＭ起動信号Ｓｃを参照）だけＰＦＭ信号Ｇ２の選択出力を行い、その後、ＰＷＭ出力信号Ｇ１の選択出力を行うようにセレクタ部１３６を制御する機能を備えている。
【００４７】
ロジック部１３４は、カウンタ部１３２から入力されるＰＷＭ起動信号Ｓｃを監視することにより、カウンタ部１３２のカウント値に基づいて、上記移行期間Ｔ１の経過判定を行う機能を備えている。
【００４８】
なお、上記では、ロジック部１３４の諸機能に関して、その概要だけを羅列的に説明したが、これらの機能については、後述の図２を参照して、より詳細な説明を行う。
【００４９】
セレクタ部１３６は、ロジック部１３４から入力されるＰＷＭ選択信号Ｓｘ、ＰＦＭ選択信号Ｓｙに基づいて、ＰＷＭ出力信号Ｇ１、ＰＦＭ出力信号Ｇ２のいずれか一を選択し、これをＭＯＳトランジスタからなるスイッチング素子ＴＲ１のゲート信号Ｇ０として出力する。セレクタ部１３６は、ＰＷＭ選択信号Ｓｘがハイレベルとされ、ＰＦＭ選択信号Ｓｙがローレベルとされているときに、ＰＷＭ出力信号Ｇ１を選択出力する。また、セレクタ部１３６は、ＰＦＭ選択信号Ｓｙがハイレベルとされ、ＰＷＭ選択信号Ｓｘがローレベルとされているときに、ＰＦＭ出力信号Ｇ２を選択出力する。
【００５０】
次に、上記構成から成るスイッチングレギュレータの回路動作について、詳細な説明を行う。
【００５１】
スイッチング素子ＴＲ１は、スイッチングレギュレータ１００のスイッチング駆動端子Ｇｄから出力されるスイッチング駆動信号に相当するゲート信号Ｇ０に応じてスイッチング駆動される出力パワートランジスタである。
【００５２】
スイッチング素子ＴＲ１がオン状態にされると、インダクタＬ１にはスイッチング素子ＴＲ１を介して接地端に向けたスイッチ電流が流れ、その電気エネルギが蓄えられる。なお、スイッチング素子ＴＲ１のオン期間において、すでにキャパシタＣ１２に電荷が蓄積されていた場合、負荷（図示せず）にはキャパシタＣ１２からの電流が流れることになる。また、このとき、ダイオードＤ１のアノード電位は、スイッチング素子ＴＲ１を介して、ほぼ接地電位まで低下するため、ダイオードＤ１は逆バイアス状態となり、キャパシタＣ１２からスイッチング素子ＴＲ１に向けて電流が流れ込むことはない。
【００５３】
一方、スイッチング素子ＴＲ１がオフ状態にされると、インダクタＬ１に発生した逆起電圧によって、そこに蓄積されていた電気エネルギーが放出される。このとき、ダイオードＤ１は順バイアス状態となるため、ダイオードＤ１を介して流れる電流は、出力電流Ｉｏｕｔとして負荷に流れ込むとともに、キャパシタＣ１２を介して接地端にも流れ込み、キャパシタＣ１２を充電することになる。上記した動作が繰り返されることによって、負荷には、キャパシタＣ１２によって昇圧され、かつ、平滑された出力電圧Ｖｏｕｔが供給される。
【００５４】
このように、本実施形態のスイッチングレギュレータは、スイッチング素子ＴＲ１のオン／オフ制御によってエネルギー貯蔵素子であるインダクタＬ１を駆動することにより、入力電圧Ｖｉｎを昇圧して所望の出力電圧Ｖｏｕｔを生成するチョッパ型の昇圧回路として機能する。
【００５５】
図２は、駆動方式切替動作を説明するためのタイミングチャートである。なお、図２では、上から順に、駆動方式切替信号Ｓａ、電圧監視信号Ｓｂ、ＰＷＭ起動信号Ｓｃ、ＰＷＭ出力信号Ｇ１、ＰＦＭ出力信号Ｇ２、帰還電圧Ｖｆｂ、出力電圧Ｖｏｕｔ、ＰＷＭ選択信号Ｓｘ、ＰＦＭ選択信号Ｓｙ、スイッチングレギュレータ１００の動作状態がそれぞれ示されている。
【００５６】
駆動方式切替信号Ｓａは、外部からの制御信号に基づいて時刻ｔ１１まではローレベル（図２ではＬと標記）とされており、ＰＦＭ出力信号Ｇ２の選択出力が指示される。そして時刻ｔ１１において、駆動方式切替信号Ｓａがローレベルからハイレベル（図２ではＨと標記）に立ち上がる。次に時刻ｔ１４において、駆動方式切替信号Ｓａがハイレベルからローレベルに立ち下がる。
【００５７】
電圧監視信号Ｓｂは、時刻ｔ１２において、内部電源電圧ＶＲＥＦが所定値を上回ると、ローレベルからハイレベルに立ち上げられる。そして時刻ｔ１４において、駆動方式切替信号Ｓａがローレベルに立ち下がるので、内部電源回路１４０は、その内部電源電圧ＶＲＥＦの生成動作を停止し、ＰＷＭ信号生成回路１１０への電力供給が遮断される。よって内部電源電圧ＶＲＥＦが所定値を下回り、電圧監視信号Ｓｂはハイレベルからローレベルに立ち上げられる。
【００５８】
ＰＷＭ起動信号Ｓｃは、カウンタ部１３２がＰＷＭ出力信号Ｇ１のパルス数が所定値Ａに達した時点でローレベルからハイレベルに立ち上がる。つまり時刻ｔ１２において、電圧監視信号Ｓｂがローレベルからハイレベルに立ち上がり、この立上がりエッジをトリガとして、カウンタ部１３２では、そのカウント値がリセットするとともに、ＰＷＭ出力信号Ｇ１のパルスカウントを開始し、ＰＷＭ出力信号Ｇ１のパルス数が所定値Ａに達した時刻ｔ１３でローレベルからハイレベルに立ち上がる。なお時刻ｔ１２から時刻ｔ１３は移行期間Ｔ１に相当する
【００５９】
ＰＷＭ出力信号Ｇ１は、時刻ｔ１１までは、内部電源回路１４０による内部電源電圧ＶＲＥＦの生成動作が停止されており、ＰＷＭ信号生成回路１１０への電力供給が行われないので、パルスが立ち上げられることはない。このように、ＰＷＭ信号生成回路１１０の動作を停止させることにより、スイッチングレギュレータ１００の消費電力を最小限に抑えることが可能となる。
【００６０】
ＰＷＭ出力信号Ｇ１は、時刻ｔ１２において、内部電源回路１４０の起動が完了されると、ＰＷＭ信号生成回路１１０において、生成動作が開始される。なおフィードバックループが安定となる誤差電圧Ｖｅｒｒが初期電位から三角波信号Ｓｔの最低電位に達するまでの間、ＰＷＭ信号Ｇ１はパルスが立たない状態となり、フィードバックループが安定した後にパルスが立つ状態となる。つまりＰＷＭ信号Ｇ１は時刻ｔ１２が経過し時刻ｔ１３に至るまでの間で立ち上がることになる。
【００６１】
時刻ｔ１３が経過し、時刻ｔ１４において、駆動方式切替信号Ｓａがローレベルに立ち下げられた時点で、内部電源回路１４０は、その内部電源電圧ＶＲＥＦの生成動作を停止し、ＰＷＭ信号生成回路１１０への電力供給が遮断される。これにより、ＰＷＭ出力信号Ｇ１の生成は停止する。
【００６２】
ＰＦＭ出力信号Ｇ２は、時刻ｔ１１〜時刻ｔ１４に関係なくパルスが出力されている。
【００６３】
帰還電圧Ｖｆｂ及び出力電圧Ｖｏｕｔは時刻ｔ１１〜時刻ｔ１４に関係なく常に所定電圧を保つように制御される。なお図２に記載の帰還電圧Ｖｆｂｘ及び出力電圧Ｖｏｕｔｘは本発明を用いない場合、すなわち不具合が生じる状態を模式的に示している。
【００６４】
ＰＷＭ選択信号Ｓｘは、時刻ｔ１１までは、駆動方式切替信号Ｓａがローレベルとされており、ＰＦＭ出力信号Ｇ２の選択出力が指示されていることから、ロジック部１３４により上記の駆動方式切替信号Ｓａに基づいてローレベルとしている。次に時刻ｔ１２において、内部電源回路１４０の起動が完了されると、ＰＷＭ信号生成回路１１０では、ＰＷＭ出力信号Ｇ１の生成動作が開始されるものの、そのフィードバックループが安定となる誤差電圧Ｖｅｒｒが初期電位から三角波信号Ｓｔの最低電位に達するまでの間、ＰＷＭ信号Ｇ１にはパルスが立たない状態であるのでローレベルのままとしている。すなわち、駆動方式切替信号Ｓａがハイレベルに立ち上げられた時刻ｔ１１や、電圧監視信号Ｓｂがハイレベルに立ち上げられた時刻ｔ１２において、ＰＷＭ信号Ｇ１を選択出力してしまうと、スイッチング素子ＴＲ１を十分にスイッチング駆動することができず、出力電圧Ｖｏｕｔが図中の出力電圧Ｖｏｕｔｘのように目標値から低下してしまうおそれがある。
【００６５】
ロジック部１３４は、駆動方式切替信号ＳａによってＰＷＭ出力信号Ｇ１の選択出力が指示されたときには、内部電源回路１４０の起動完了時（時刻ｔ１２）から所定の移行期間Ｔ１が経過するまでの間、ＰＷＭ選択信号Ｓｘはローレベルとする。その後、移行期間Ｔ１が経過して、カウンタ部１３２から入力されるＰＷＭ起動信号Ｓｃがローレベルからハイレベルに立ち上げられた時点（時刻ｔ１３）で、ＰＷＭ出力信号Ｇ１の選択出力を開始するように、セレクタ部１３６を制御する。
【００６６】
すなわち、ロジック部１３４は、時刻ｔ１１や時刻ｔ１２ではなく、時刻ｔ１３において初めてＰＷＭ選択信号Ｓｘをハイレベルとする。なおセレクタ部１３６は、ＰＷＭ選択信号Ｓｘがハイレベルであることを受けて、ＰＷＭ出力信号Ｇ１をスイッチング素子ＴＲ１のゲート信号Ｇ０として出力する。
【００６７】
時刻ｔ１４において、駆動方式切替信号Ｓａがハイレベルからローレベルに立ち下げられると、ロジック部１３４は、ＰＷＭ選択信号Ｓｘをローレベルとする。
【００６８】
ＰＷＭ選択信号Ｓｙは、時刻ｔ１１までは、駆動方式切替信号Ｓａがローレベルとされており、ＰＦＭ出力信号Ｇ２の選択出力が指示されていることから、ロジック部１３４によって、駆動方式切替信号Ｓａに基づいて、ハイレベルとなる。なおセレクタ部１３６は、ＰＦＭ選択信号Ｓｙがハイレベルであることを受けて、ＰＦＭ信号Ｇ２を出力トランジスタＭ１のゲート信号Ｇ０として出力している。次に時刻ｔ１２において、内部電源回路１４０の起動が完了されると、ＰＷＭ信号生成回路１１０では、ＰＷＭ出力信号Ｇ１の生成動作が開始されるものの、そのフィードバックループが安定となる誤差電圧Ｖｅｒｒが初期電位から三角波信号Ｓｔの最低電位に達するまでの間、ＰＷＭ信号Ｇ１にはパルスが立たない状態となる。
【００６９】
ロジック部１３４は、駆動方式切替信号ＳａによってＰＷＭ出力信号Ｇ１の選択出力が指示されたときには、内部電源回路１４０の起動完了時（時刻ｔ１２）から所定の移行期間Ｔ１が経過するまでの間、ＰＦＭ選択信号Ｓｙをハイレベルとする。その後、移行期間Ｔ１が経過して、カウンタ部１３２から入力されるＰＷＭ起動信号Ｓｃがローレベルからハイレベルに立ち上がる時刻ｔ１３で、ＰＦＭ選択信号Ｓｙをローレベルとする。
【００７０】
このような構成とすることにより、ＰＷＭ信号生成回路１１０がＰＷＭ出力信号Ｇ１を安定して出力できるようになるまでは、ＰＦＭ出力信号Ｇ２の選択出力が継続されるので、出力電圧Ｖｏｕｔが低下するという不具合を解消することが可能となり、ＰＦＭ方式からＰＷＭ方式への移行をスムーズに実施することができる。
【００７１】
時刻ｔ１４において、駆動方式切替信号Ｓａがハイレベルからローレベルに立ち下げられると、ロジック部１３４は、ＰＦＭ選択信号Ｓｙをハイレベルとする。セレクタ部１３６は、ＰＦＭ選択信号Ｓｙがハイレベルであることを受けて、ＰＦＭ出力信号Ｇ２をスイッチング素子ＴＲ１のゲート信号Ｇ０として出力する。このように、ＰＷＭ方式からＰＦＭ方式への移行については、時刻ｔ１４において、駆動方式切替信号Ｓａがハイレベルからローレベルに立ち下げられた時点で速やかに実施される。
【００７２】
なお、本実施形態のスイッチングレギュレータにおいて、第１基準電圧Ｖｒ１と第２基準電圧Ｖｒ２の通常値は、いずれも同値（例えば０．４Ｖ）に設定されている。このような設定により、ＰＦＭ駆動時の出力目標値とＰＷＭ駆動時の出力目標値を互いに一致させることが可能となる。
【００７３】
なお、ロジック部１３４は、カウンタ部１３２から入力されるＰＷＭ起動信号Ｓｃを監視することにより、カウンタ部１３２のカウント値に基づいて、上記した移行期間Ｔ１の経過判定を行う機能を備えている。例えば、電圧監視信号Ｓｂの立上がりエッジをトリガとしてリセットされたカウンタ部１３２では、ＰＷＭ出力信号Ｇ１のパルス数が所定値Ａ（例えば８パルス）に達した時点で、ＰＷＭ起動信号Ｓｃがローレベルからハイレベルに立ち上げられる。従って、ロジック部１３２は、ＰＷＭ起動信号Ｓｃの立上がりエッジをトリガとして、上記の移行期間Ｔ１が経過したことを認識し、ＰＷＭ出力信号Ｇ１の選択出力を開始する。
【００７４】
このような構成とすることにより、極めて簡易な回路を用いて、上記の移行期間Ｔ１の経過判定を行うことが可能となる。
【００７５】
上記構成であれば、誤差増幅器１１２の出力端に接続された位相補償回路の時定数が任意に調整可能な場合であっても、ＰＷＭ信号生成回路１１０のフィードバックループが安定となったか否かについては、上記時定数の変動に依ることなく、ＰＷＭ出力信号Ｇ１のパルス数に基づいて、これを確実に判定することが可能となる。
【００７６】
上記構成であれば、高次数のローパスフィルタを要することなく、ＰＷＭ信号生成回路１１０のフィードバックループが安定となったか否かを判定することができるので、回路規模の不要な増大を招かずに済む。
【００７７】
また、上記構成であれば、ＰＦＭ駆動時の出力目標値とＰＷＭ駆動時の出力目標値を互いに一致させたまま、ＰＦＭ方式からＰＷＭ方式への移行をスムーズに行うことが可能となる。
【００７８】
ここで再び、図１に戻り出力電圧検出回路１６０について説明する。抵抗Ｒ１の一端は、出力電圧Ｖｏｕｔの出力端に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２の一端とスイッチングレギュレータ１００の誤差増幅器１１２と比較器１２２の各々に接続されている。抵抗Ｒ２の他端は接地されている。コンデンサＣ１は、抵抗Ｒ１の両端間に接続されている。
【００７９】
位相補償回路１８０は、抵抗Ｒ３とキャパシタＣ３で構成される。そして抵抗Ｒ３の一端とキャパシタＣ３の一端が接続され、対抗Ｒ３の多端がスイッチ１７０に接続され、キャパシタＣ３がスイッチングレギュレータ１００の誤差増幅器１１２の反転入力端子（−）と比較器１２２の反転入力端子（−）各々に接続されている。つまりスイッチング駆動端子Ｇｄから出力されるゲート信号Ｇ０を帰還電圧Ｖｆｂに印加することが可能となるフィードバックループを形成することで、スイッチングレギュレータ１００の位相余裕度を向上させることが可能となる。
【００８０】
スイッチ１７０は、スイッチング駆動端子Ｇｄと位相補償回路１８０の抵抗Ｒ３の一端の間に設けられている。すなわちスイッチ１７０はスイッチング駆動端子Ｇｄから出力されるゲート信号Ｇ０を、位相補償回路１８０を介して帰還電圧Ｖｆｂに印加するためのフィードバックループの経路をオン／オフ制御することが可能となる。
【００８１】
スイッチ１７０のオン／オフ制御は、例えば電池を電源とする携帯電話、ディジタルカメラ、ビデオカメラ、ディジタルビデオ、ゲーム機器、電子書籍、インクジェット記録装置などの電子機器が有するマイコンから制御信号を制御端子１７０ｃに供給することで行う。例えばスイッチングレギュレータ１００を使用する電子機器がスイッチングレギュレータ１００におけるＰＦＭ制御中において、高速な応答性を必要とする場合には制御端子１７０ｃを介して外部からスイッチ１７０をオンする信号が供給される。さらにＰＦＭ処理部１２０が軽負荷を駆動するように設計されている場合においても、スイッチ１７０をオンさせることで重負荷を駆動かつ高速応答が可能となる。なお、スイッチ１７０及びその制御端子１７０ｃは、制御回路１５０に内蔵させても良いし、外付けの構成にしても良い。しかし、制御端子１７０ｃの設置箇所は、出力端子Ｇａ、スイッチング駆動端子Ｇｄ、及び接地端子Ｇｎと同じように、制御回路１５０の外付け端子の１つとして用意するのが好ましい。なぜならば、制御端子１７０ｃを外付け端子とすることにより、電子機器の用途に応じて位相補償回路１８０を作動させるか否かの選択、及びＰＦＭモードとＰＷＭモードの切り替えに対しても臨機応変に対応することができるからである。
【００８２】
なお上記ではＰＦＭ制御及びＰＷＭ制御切換え制御とスイッチ１７０の制御を併用する場合を説明しているが、ＰＷＭ制御またはＰＦＭ制御どちらか一方の制御のみを動作する構成としても構わない。その場合はロジック部１３４において、ＰＷＭ選択信号ＳｘもしくはＰＦＭ選択信号Ｓｙのどちらか一方を常に選択するようにすればよい。そして電子機器の仕様に応じて、スイッチ１７０をオンするかオフするかを決定すればスイッチングレギュレータ１００が適用される各種各様の電子機器に応じて位相補償回路の接続をオンオフさせることができるので高速な応答性を望む場合にはそれを簡単に選択することができる。
【産業上の利用可能性】
【００８３】
本発明は、例えば、携帯電話端末やディジタルスチルカメラなどの電池を電源とする携帯型の電子機器に搭載されるスイッチングレギュレータに好適な技術である。
【符号の説明】
【００８４】
１００  スイッチングレギュレータ
１１０  ＰＷＭ処理部
１１１  第１直流電圧電源
１１２  誤差増幅器
１１４  比較器
１１６  論理積回路
１１８  最大ディーティ設定部
１２０  ＰＦＭ処理部
１２２  比較器
１２４  第２直流電源電圧
１３０  プリドライバ回路
１３２  カウンタ部
１３４  ロジック部
１３６  セレクタ部
１４０  内部電源回路
１５０  制御回路
１６０  出力電圧検出回路
１７０  スイッチ
１７０ｃ  制御端子
１８０  位相補償回路
１９０  電圧監視回路
Ｃ１、Ｃ３、Ｃ４、Ｃ１１、Ｃ１２  キャパシタ
Ｄ１  ダイオード
Ｇ１  ＰＷＭ出力信号
Ｇ２  ＰＦＭ出力信号
Ｇａ  出力端子
Ｇｄ  スイッチング駆動端子
Ｇｎ  接地端子
Ｌ１  インダクタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４  抵抗
Ｓａ  駆動方式切替信号
Ｓｂ  電圧監視信号
Ｓｃ  ＰＷＭ起動信号
Ｓｘ  ＰＷＭ選択信号
Ｓｙ  ＰＦＭ選択信号
ＴＲ１  スイッチング素子
【図１】
0005595123.tif 000002
【図２】
0005595123.tif 000003
【図３】
0005595123.tif 000004