(57)【特許請求の範囲】
【請求項１】
基板上に複数の酸化物薄膜トランジスタを形成する薄膜トランジスタ形成工程と、
該各酸化物薄膜トランジスタのゲート電極にゲート電圧を印加することによって該各酸化物薄膜トランジスタの閾値電圧のシフトを発生させる閾値電圧シフト工程および前記ゲート電圧の印加を停止した後、前記発生した閾値電圧のシフトを元の閾値電圧に向かって回復させる回復工程を行うことによって、前記各酸化物薄膜トランジスタの前記閾値電圧シフト工程を行う前のトラップ密度よりも前記回復工程を行った後のトラップ密度を小さくする工程を含むこと特徴とする酸化物薄膜トランジスタアレイ基板の製造方法。
【請求項２】
前記閾値電圧シフト工程と前記回復工程とを交互に複数回繰り返して行うことによって、最初の前記閾値電圧シフト工程を行う前の前記各酸化物薄膜トランジスタのトラップ密度よりも最後の前記回復工程を行った後のトラップ密度を小さくすることを特徴とする請求項１記載の酸化物薄膜トランジスタアレイ基板の製造方法。
【請求項３】
前記閾値電圧シフト工程において、前記各酸化物薄膜トランジスタのソース−ドレイン間に電流を流すことを特徴とする請求項１または２記載の酸化物薄膜トランジスタアレイ基板の製造方法。
【請求項４】
前記閾値電圧シフト工程を行うときの前記ソース−ドレイン間の電流の大きさが、３μＡ以上であることを特徴とする請求項３記載の酸化物薄膜トランジスタアレイ基板の製造方法。
【請求項５】
前記閾値電圧シフト工程において前記ゲート電圧の印加を行う際、前記各酸化物薄膜トランジスタのソース−ドレイン間に電流を流さないことを特徴とする請求項１または２記載の酸化物薄膜トランジスタアレイ基板の製造方法。
【請求項６】
前記閾値電圧シフト工程を行うときの環境温度が、６０℃〜７０℃であることを特徴とする請求項１から５いずれか１項記載の酸化物薄膜トランジスタアレイ基板の製造方法。
【請求項７】
前記閾値電圧シフト工程によって前記各酸化物薄膜トランジスタのトラップ密度を増加させることを特徴とする請求項１から６いずれか１項記載の酸化物薄膜トランジスタアレイ基板の製造方法。
【請求項８】
前記ゲート電圧が正の電圧であることを特徴とする請求項１から７いずれか１項記載の酸化物薄膜トランジスタアレイ基板の製造方法。
【請求項９】
前記閾値電圧シフト工程において、０．５Ｖ以上の前記閾値電圧のシフトを発生させることを特徴とする請求項１から８いずれか１項記載の酸化物薄膜トランジスタアレイの製造方法。
【請求項１０】
前記酸化物薄膜トランジスタがＩＧＺＯを含むものであることを特徴とする請求項１から９いずれか１項記載の酸化物薄膜トランジスタアレイの製造方法。
【請求項１１】
請求項１から１０いずれか１項記載の製造方法によって作製された酸化物薄膜トランジスタアレイ基板上に有機ＥＬ発光素子を形成したことを特徴とする有機ＥＬ表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ表示装置や放射線画像撮像装置などにおいて用いられる酸化物薄膜トランジスタアレイ基板の製造方法に関するものである。
【背景技術】
【０００２】
従来、有機ＥＬ表示装置や放射線画像撮像装置などにおいて、薄膜トランジスタ（ＴＦＴ）を２次元状に配列したアクティブマトリクス基板が用いられている。
【０００３】
そして、従来、たとえば有機ＥＬ表示装置のアクティブマトリクス基板としては、低温ポリシリコンまたはアモルファスシリコンからなる薄膜トランジスタが用いられていた。
【０００４】
しかしながら、低温ポリシリコンの薄膜トランジスタは高移動度と閾値電圧安定性を得ることができるが、移動度の均一性に問題がある。また、アモルファスシリコンの薄膜トランジスタは移動度均一性を得ることができるが、移動度の低さと閾値電圧の経時変動の問題がある。
【０００５】
そこで、近年、酸化物薄膜トランジスタの研究が盛んに行われているが、この酸化物薄膜トランジスタにおいても閾値電圧の経時シフトの問題がある。
【０００６】
ここで、たとえば、非特許文献１においては、ＩＧＺＯからなる酸化物薄膜トランジスタは、ゲートバイアスストレスや電流ストレスによって閾値電圧がシフトすることが述べられており、また、この閾値電圧のシフトは時間の経過とともに元に戻ることが述べられている。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Japanese Journal of Applied Physics Vol.47, No.8, 2008, pp.6236- 6240, Mami Fujii et al
【特許文献】
【０００８】
【特許文献１】特開２００７−１７８６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、非特許文献１においては、時間の経過によって閾値電圧が元に戻った後の酸化物薄膜トランジスタの閾値電圧の特性の変化については特に何も述べられていない。また、非特許文献１は、時間の経過によって閾値電圧のシフトが元に戻るという現象を開示しているだけであって、この現象を酸化物薄膜トランジスタの製法として利用することは何も開示していない。また、非特許文献１においては、３５０℃以上のアニールを加えているが、これは一般的には閾値電圧の安定化に効果があるとされている。
【００１０】
一方、特許文献１には、平面表示装置の組み立てが完了した後、「バーンイン」と呼ばれる高温動作テストを行うことによって、初期故障があるデバイスやパラメータが過度に偏移したデバイスを取り除く処理を行うことが提案されているが、上述したような薄膜トランジスタの閾値電圧のシフトを減少させて安定性を向上させるための処理については何も開示されていない。
【００１１】
本発明は、上記の事情に鑑み、高温処理を行うことなく、閾値電圧の安定性を向上させることができる酸化物薄膜トランジスタアレイ基板およびその酸化物薄膜トランジスタを用いた有機ＥＬ表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の酸化物薄膜トランジスタアレイ基板の製造方法は、基板上に複数の酸化物薄膜トランジスタを形成する薄膜トランジスタ形成工程と、各酸化物薄膜トランジスタのゲート電極にゲート電圧を印加することによって各酸化物薄膜トランジスタの閾値電圧のシフトを発生させる閾値電圧シフト工程と、ゲート電圧の印加を停止した後、その発生した閾値電圧のシフトを元の閾値電圧に向かって回復させる回復工程とを含むこと特徴とする。
【００１３】
また、上記本発明の酸化物薄膜トランジスタアレイ基板の製造方法においては、閾値電圧シフト工程と回復工程とを交互に複数回繰り返して行うようすることができる
また、閾値電圧シフト工程において、各酸化物薄膜トランジスタのソース−ドレイン間に電流を流すようにすることができる。
【００１４】
また、閾値電圧シフト工程を行うときのソース−ドレイン間の電流の大きさを、３μＡ以上とすることができる。
【００１５】
また、閾値電圧シフト工程においてゲート電圧の印加を行う際、各酸化物薄膜トランジスタのソース−ドレイン間に電流を流さないようにすることができる。
【００１６】
また、閾値電圧シフト工程を行うときの環境温度を、６０℃〜７０℃とすることができる。
【００１７】
また、閾値電圧シフト工程によって各酸化物薄膜トランジスタのトラップ密度を増加させることができる。
【００１８】
また、上記ゲート電圧を正の電圧とすることができる。
【００１９】
また、閾値電圧シフト工程において、０．５Ｖ以上の閾値電圧のシフトを発生させることができる。
【００２０】
また、酸化物薄膜トランジスタをＩＧＺＯを含むものとすることができる。
【００２１】
本発明の有機ＥＬ表示装置の製造方法は、上記本発明の製造方法によって作製された酸化物薄膜トランジスタアレイ基板上に有機ＥＬ発光素子を形成したことを特徴とする。
【発明の効果】
【００２２】
本発明の酸化物薄膜トランジスタアレイ基板および有機ＥＬ表示装置の製造方法によれば、各酸化物薄膜トランジスタのゲート電極にゲート電圧を印加することによって各酸化物薄膜トランジスタの閾値電圧のシフトを発生させる閾値電圧シフト工程と、ゲート電圧の印加を停止した後、その発生した閾値電圧のシフトを元の閾値電圧に向かって回復させる回復工程とを行うようにしたので、その後の酸化物薄膜トランジスタの閾値電圧のシフトを減少させることができ、より安定性の向上した酸化物薄膜トランジスタアレイ基板を作製することができる。
【００２３】
また、非特許文献１のように高温処理を行わなくてよいので、基板として熱に弱い樹脂などからなる可とう性基板を用いることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の製造方法によって作製されたアクティブマトリクス基板を用いた有機ＥＬ表示装置の概略構成図
【図２】図１に示す有機ＥＬ表示装置の画素回路の概略構成を表す回路図
【図３】図１に示す有機ＥＬ表示装置の画素回路の概略構成を表す層断面図
【図４】本発明の酸化物薄膜トランジスタアレイ基板の製造方法の一実施形態を示すフローチャート
【図５】駆動用トランジスタに電流負荷をかけて閾値電圧をシフトさせる方法を説明するための図
【図６】図５を回路図として表した図
【図７】駆動用トランジスタに電圧負荷をかけて閾値電圧をシフトさせる方法を説明するための回路図
【図８】駆動用トランジスタに電圧負荷をかけたときの閾値電圧のシフトを示す図
【図９】駆動用トランジスタに電圧負荷をかける前後の低周波ＣＶ測定の結果を示す図
【図１０】図９に示す低周波ＣＶ測定の結果に基づいて算出されたトラップ密度を示す図
【図１１】駆動用トランジスタに電流負荷をかけたときの閾値電圧のシフトを示す図
【図１２】駆動用トランジスタに電圧負荷をかける前後の低周波ＣＶ測定の結果を示す図
【図１３】図１２に示す低周波ＣＶ測定の結果に基づいて算出されたトラップ密度を示す図
【図１４】閾値電圧シフト工程と回復工程とを繰り返したときのトラップ密度の減少を示す図
【図１５】１回目から５回目までの各閾値電圧シフト工程における駆動用トランジスタの閾値電圧のシフト量を示す図
【図１６】１回目から５回目までの各閾値電圧シフト工程を行う前のＶｇｓ−Ｉｄｓ特性およびＶｇｓ−ａｂｓＩｇ特性の測定結果を示す図
【発明を実施するための形態】
【００２５】
以下、図面を参照して本発明の酸化物薄膜トランジスタアレイ基板の製造方法の一実施形態について説明する。本発明は、酸化物薄膜トランジスタアレイ基板の製造方法に特徴を有するものであるが、まずは、その酸化物薄膜トランジスタアレイ基板の一実施形態であるアクティブマトリクス基板とそのアクティブマトリクス基板を用いた有機ＥＬ表示装置の概略構成について説明する。図１は、本実施形態の製造方法によって作製されたアクティブマトリクス基板を用いた有機ＥＬ表示装置の概略構成図である。
【００２６】
有機ＥＬ表示装置は、図１に示すように、有機ＥＬ発光素子を有する画素回路１１が２次元状に多数配列されたアクティブマトリクス基板１０と、各画素回路１１にゲートスキャン信号を出力する走査駆動回路１２と、表示画像を表す表示データに基づいて各画素回路１１の駆動用トランジスタにプログラム電圧を出力するゲート駆動回路１３とを備えている。
【００２７】
そして、アクティブマトリクス基板１０は、ゲート駆動回路１３から出力されたプログラム電圧を各画素回路列に供給する多数のデータ線１４と、走査駆動回路１２から出力されたゲートスキャン信号を各画素回路行に供給する多数のゲート走査線１５とを備えている。そして、データ線１４とゲート走査線１５とは直交して格子状に設けられており、これらの交差点近傍に画素回路１１が設けられている。
【００２８】
図２に、１つの画素回路１１の概略構成を表す回路図を示す。画素回路１１は、図２に示すように、有機ＥＬ発光素子１１ａと、有機ＥＬ発光素子１１ａのカソード端子にドレイン端子Ｄが接続され、有機ＥＬ発光素子１１ａに駆動電流を流す駆動用トランジスタ１１ｂと、駆動用トランジスタ１１ｂのゲート端子Ｇとソース端子Ｓとの間に接続された容量素子１１ｃと、容量素子１１ｃの一端および駆動用トランジスタ１１ｂのゲート端子Ｇとデータ線１４との間に接続されたゲート選択用トランジスタ１１ｄとを備えている。なお、有機ＥＬ発光素子１１ａのアノード端子には、電源電圧Ｖｄｄが供給される電源電圧線が接続されている。
【００２９】
駆動用トランジスタ１１ｂおよびゲート選択用トランジスタ１１ｄは、Ｎ型の酸化物薄膜トランジスタから構成されている。具体的には、酸化物薄膜トランジスタの種類としては、たとえば、ＩＧＺＯ（ＩｎＧａＺｎＯ）を材料とする無機酸化物からなる薄膜トランジスタを利用することができるが、ＩＧＺＯに限らず、その他ＩＺＯ（ＩｎＺｎＯ）なども用いることができる。
【００３０】
図３に、１つの画素回路１１の層断面図を示す。画素回路１１は、図３に示すように、基板２０上に形成されるものであり、基板２０の材料としては、ガラス、セラミックス、Ｆｅ，Ａｌ，Ｎｉ，Ｃｕ，Ｃｏやこれらの合金等の金属、Ｓｉなどの半導体基板のほか、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリイミド等の可とう性基板を用いることができる。そのうち、柔軟性を持ち合わせており、応用性の高い可とう性基板を用いることが望ましい。
【００３１】
そして、まず、基板２０上に、駆動用トランジスタ１１ｂのゲート電極２１と、ゲート選択用トランジスタ１１ｄのゲート電極２２と、容量素子１１ｃを構成する下部電極２３とが形成され、その後、ゲート電極２１，２２および下部電極２３の上にゲート絶縁層２４が形成され、そのゲート絶縁層２４の上に駆動用トランジスタ１１ｂの活性層２７とゲート選択用トランジスタ１１ｄの活性層３０とが形成される。
【００３２】
そして、次に、駆動用トランジスタ１１ｂのソース電極２５およびドレイン電極２６とゲート選択用トランジスタ１１ｄのソース電極２８およびドレイン電極２９とが形成された後、層間絶縁膜３１が形成され、その層間絶縁膜３１上に画素電極３２が形成される。なお、層間絶縁膜３１には、画素電極３２と駆動用トランジスタ１１ｂのドレイン電極２６とが電気的に接続されるようにホールが形成されている。また、本実施形態においては、ゲート選択用トランジスタ１１ｄのドレイン電極２９と下部電極２３とによって容量素子１１ｃが構成される。
【００３３】
そして、画素電極３２の上に有機ＥＬ発光層３３が形成された後、その上に上部電極３４が形成される。
【００３４】
なお、上記説明は、アクティブマトリクス基板１０の製造方法の概略であり、詳細な製造方法については後で詳述する。
【００３５】
ゲート電極２１，２２、ソース電極２５，２８、ドレイン電極２６，２９および下部電極２３に用いる電極材としては、公知の導電性材料を用いることができる。例えば、Ａｌ，Ｃｒ，Ｔａ，Ｔｉ，Ａｕ，Ａｇ等の金属およびこれらの合金、ＳｎＯ２，ＺｎＯ，Ｉｎ２Ｏ３，酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、またはこれらの混合物が挙げられるが、低抵抗であることおよびコストが安いという安定性の面からＭｏが望ましい。
【００３６】
活性層２７，３０の材料としては、公知の酸化物半導体材料を用いることができる。例えば、アモルファス酸化物半導体として、Ｉｎ、Ｇａ及びＺｎの少なくとも一種を含む酸化物、例えば、Ｉｎを含む酸化物、ＩｎとＺｎを含む酸化物、及びＩｎ、Ｇａ及びＺｎを含む酸化物（ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数））があげられる。そのうち大面積における安定性が見込めるＩｎ，Ｇａ，Ｚｎのうち少なくとも１種の元素を含むアモルファス酸化物半導体が望ましい。
【００３７】
ゲート絶縁層２４および層間絶縁膜３１の材料としては、たとえば、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体が用いられ、それらの化合物を２種以上含むようにしてもよい。また、透明ポリイミドのような高分子絶縁体を用いてもよい。
【００３８】
以上が、有機ＥＬ表示装置の概略構成の説明である。
【００３９】
次に、本発明における酸化物薄膜トランジスタアレイ基板の一実施形態であるアクティブマトリクス基板の製造方法について、図４のフローチャートと、図５および図６を参照しながらより詳細に説明する。
【００４０】
図４のフローチャートに示すように、まず、基板２０上に上述したようにして駆動用トランジスタ１１ｂとゲート選択用トランジスタ１１ｄとが形成される（Ｓ１０）。そして、その後、層間絶縁膜３１と画素電極３２とが形成され、図５に示すような構成となるが、ここで、画素電極３２を画素毎に分離する前に、以下に説明するような駆動用トランジスタ１１ｂの閾値電圧シフト工程が行われる。なお、画素電極３２は、画素毎に分割する前は、全画素回路１１にわたって一様な平面電極として形成されている。
【００４１】
具体的には、図５に示すように、ゲート選択用トランジスタ１１ｄのゲート電極２２に対して所定の電圧ＣＯＭ１が印加されるとともに、ゲート選択用トランジスタ１１ｄのソース電極２８に対して所定の電圧ＣＯＭ２が印加される。なお、ＣＯＭ１については、たとえば、ゲート走査線１５を形成した後に、そのゲート走査線を介して各ゲート電極２２に供給するようにすればよい。また、ＣＯＭ２については、データ線１４を形成した後に、そのデータ線１４を介して各ソース電極２８に供給するようにすればよい。
【００４２】
そして、さらに、画素分割前の画素電極３２に対して所定の電圧ＣＯＭ３を印加することによって、画素電極３２を介して駆動用トランジスタ１１ｂのドレイン電極２６に所定電圧ＣＯＭ３を供給する。
【００４３】
図６は、図５の層断面図の状態を回路図として表した図である。本実施形態においては、ＣＯＭ１＝１０Ｖ、ＣＯＭ２＝５Ｖ、ＣＯＭ３＝５Ｖとし、これによりゲート選択用トランジスタ１１ｄと駆動用トランジスタ１１ｂとがオン状態となり、さらに駆動用トランジスタ１１ｂのドレイン電極２６へのＣＯＭ３の電圧印加によって駆動用トランジスタ１１ｂのソース電極２５とドレイン電極２６との間にソース−ドレイン間電流Ｉｄｓが流れることになる。
【００４４】
そして、本実施形態においては、上述したようなＣＯＭ１、ＣＯＭ２およびＣＯＭ３の電圧を設定することによって、Ｉｄｓが３μＡ以上流れるようにしている。この３μＡの電流は、画素回路１１の有機ＥＬ発光素子１１ａを通常の使用動作、すなわち通常の表示動作において発光させるときの電流よりも大きい電流である。
【００４５】
そして、このような電流負荷を駆動用トランジスタ１１ｂのソース−ドレイン間に一定時間かけることによって、駆動用トランジスタ１１ｂの閾値電圧をシフトさせる（Ｓ１２）。なお、本実施形態においては、上述したように３μＡ以上の大きさの電流を流すことによって駆動用トランジスタ１１ｂの閾値電圧のシフトの速度を早くすることができ、製造時間を短縮することができる。また、このときＣＯＭ２の電圧印加によって容量素子１１ｃに保持される電圧は、時間の経過によって放電するので、ＣＯＭ２の電圧印加としては、たとえば５Ｖの矩形波電圧を、表示フレームレートと同等の１/３０ｓの周期で印加するようにすることが望ましい。
【００４６】
次に、上述したようなＣＯＭ１、ＣＯＭ２およびＣＯＭ３の電圧印加を停止し、電流負荷によって駆動用トランジスタ１１ｂに生じた閾値電圧のシフトを回復させて、駆動用トランジスタ１１ｂの閾値電圧を初期状態に戻す。すなわち、駆動用トランジスタ１１ｂの電流負荷をかける前の元の閾値電圧に向かって戻す（Ｓ１４）。
【００４７】
そして、上述した駆動用トランジスタ１１ｂの閾値電圧のシフトと回復とを交互にｎ回繰り返して行う（Ｓ１６）。なお、駆動用トランジスタ１１ｂの閾値電圧のシフトと回復の回数については、少なくとも１回は行うが２回以上行うことが望ましい。さらに好ましくは５回以上である。また、駆動用トランジスタ１１ｂの閾値電圧の一回のシフト量としては、０．５Ｖ以上であることが望ましく、より好ましくは１Ｖ以上である。
【００４８】
次いで、上述した駆動用トランジスタ１１ｂの閾値電圧のシフトと回復の動作が行われた後、平面電極の状態の画素電極３２が画素毎に分割され（Ｓ１８）、その後、上述したように有機ＥＬ発光層３３および上部電極３４が形成されてアクティブマトリクス基板１０が完成する（Ｓ２０）。
【００４９】
また、上記実施形態の説明においては、駆動用トランジスタ１１ｂのソース−ドレイン間に電流負荷をかけることによって駆動用トランジスタ１１ｂの閾値電圧をシフトさせるようにしたが、これに限らず、駆動用トランジスタ１１ｂに電圧負荷のみをかけることによって閾値電圧をシフトさせるようにしてもよい。具体的には、たとえば、図７に示すように、アクティブマトリクス基板１０の画素回路１１を形成した後に、ゲート走査線１５を介してゲート選択用トランジスタ１１ｄのゲート電極に１０Ｖのゲート電圧を印加してゲート選択用トランジスタ１１ｄをオンさせるとともに、データ線１４を介してゲート選択用トランジスタ１１ｄのソース電極に１０Ｖのソース電圧を印加して容量素子１１ｃに１０Ｖの電圧を保持させる。そして、さらに有機ＥＬ発光素子１１ａのアノード端子に電源電圧Ｖｄｄとして０Ｖを印加することによって、駆動用トランジスタ１１ｂのソース−ドレイン間に電流が流れないようにする。すなわち、有機ＥＬ発光素子１１ａに駆動電流が流れないようにする。
【００５０】
これにより駆動用トランジスタ１１ｂに電圧負荷のみをかけることができるとともに、有機ＥＬ発光素子１１ａに駆動電流が流れることによる有機ＥＬ発光素子１１ａの劣化を防止することができる。
【００５１】
そして、上述したような駆動用トランジスタ１１ｂのゲート電極への電圧負荷によって、駆動用トランジスタ１１ｂの閾値電圧をシフトさせることができる。なお、このときデータ線１４へのソース電圧の供給によって容量素子１１ｃに保持される電圧は、時間の経過によって放電するので、たとえば、５Ｖの矩形波電圧のソース電圧を、表示フレームレートと同等の１/３０ｓの周期で印加することが望ましい。
【００５２】
そして、次に、ゲート走査線１５およびデータ線１４への電圧供給を停止し、電圧負荷によって駆動用トランジスタ１１ｂに生じた閾値電圧のシフトを回復させ、駆動用トランジスタ１１ｂの閾値電圧を初期状態に戻す。すなわち、駆動用トランジスタ１１ｂの電圧負荷をかける前の元の閾値電圧に向かって戻す。
【００５３】
そして、上述した駆動用トランジスタ１１ｂの閾値電圧のシフトと回復の動作を繰り返し行うことによってアクティブマトリクス基板１０が完成する。なお、駆動用トランジスタ１１ｂの閾値電圧のシフトと回復の回数については、電流負荷の場合と同様に、少なくとも１回は行うが２回以上行うことが望ましい。さらに好ましくは５回以上である。また、駆動用トランジスタ１１ｂの閾値電圧の一回のシフト量も、電流負荷の場合と同様に、０．５Ｖ以上であることが望ましく、より好ましくは１Ｖ以上である。
【００５４】
ここで、上述したように駆動用トランジスタ１１ｂの閾値電圧をシフトさせるためには駆動用トランジスタ１１ｂに電流負荷をかけてもよいし電圧負荷をかけてもよいが、完成後の駆動用トランジスタ１１ｂの閾値電圧の高い安定性を確保するという観点では、電流負荷によって駆動用トランジスタ１１ｂの閾値電圧をシフトさせることが望ましい。以下、その理由について説明する。
【００５５】
まず、図８に、駆動用トランジスタ１１ｂに電圧負荷をかけたときのＶｇｓ−Ｉｄｓ特性の変化を表したグラフを示す。また、図９に、図８に示すＶｇｓ−Ｉｄｓ特性を測定する際に、低周波ＣＶ測定を行った結果を示し、図１０に、図９に示す低周波ＣＶ測定の測定結果に基づいて求められたトラップ密度の変化を表すグラフを示す。なお、低周波ＣＶ測定の測定周波数は１０Ｈｚである。また、低周波ＣＶ測定の測定結果からトラップ密度を抽出する方法については、たとえば、“M. Kimura, T. Nakanishi, K. Nomura, T. Kamiya and H. Hosono : Appl. Phys. Lett. 92(2008)133512”に示されているのでここでは説明を省略する。
【００５６】
そして、図８〜図１０は、Ｖｇｓ＝２５Ｖ、Ｖｄｓ＝０Ｖとして５００ｓの間、電圧負荷をかけた結果である。図８に示すように、電圧負荷の前後によって閾値電圧は平行シフトしていることがわかる。なお、図８中に示すＶｄｓ＝５Ｖと０．１Ｖは、Ｖｇｓ−Ｉｄｓ特性を測定する際のＶｄｓの条件である。そして、図９に示すように低周波ＣＶ特性もほぼ平行シフトするが、図１０に示すように、トラップ密度がわずかであるが増加することがわかった。
【００５７】
一方、図１１に、駆動用トランジスタ１１ｂに電流負荷をかけたときのＶｇｓ−Ｉｄｓ特性の変化を表したグラフを示す。また、図１２に、図１１に示すＶｇｓ−Ｉｄｓ特性を測定する際に、低周波ＣＶ測定を行った結果を示し、図１３に、図１２に示す低周波ＣＶ測定の測定結果に基づいて求められたトラップ密度の変化を表すグラフを示す。なお、低周波ＣＶ測定の測定周波数は、上記と同様に１０Ｈｚである。
【００５８】
そして、図１１〜図１３は、Ｖｇ＝Ｖｄｓ、Ｉｄｓ＝３μＡとして２０時間の間、電流負荷をかけた結果である。なお、Ｖｇｓ−Ｉｄｓ特性については、Ｖｄｓ＝５Ｖの場合の測定結果と、Ｖｄｓ＝０．１Ｖの場合の測定結果とを示している。図１１に示すように、電流負荷の前後によって閾値電圧は平行シフトしていることがわかる。そして、図１２に示すように低周波ＣＶ特性は、図９に示すような電圧負荷の場合の平行シフトとは異なり、傾きが緩くなる方向に変化することがわかった。そして、図１３に示すように、トラップ密度の増加の割合が、図１０に示した電圧負荷の場合よりも大きくなることがわかった。
【００５９】
ここで、図１４に、電流負荷をかける前のトラップ密度の測定結果と、電流負荷による閾値電圧シフトと回復とを５回繰り返した後のトラップ密度の測定結果を示す。図１４に示す結果より、駆動用トランジスタ１１ｂにおいて閾値電圧のシフトと回復とを繰り返すことによって、トラップ密度は初期値よりも減少することがわかった。すなわち、駆動用トランジスタ１１ｂのトラップ密度は、閾値電圧をシフトさせると一旦増加するが、その後、閾値電圧を回復させることによって初期値よりも減少することがわかった。
【００６０】
この結果より、駆動用トランジスタ１１ｂの閾値電圧をシフトさせたときのトラップ密度の増加の割合が大きいほど、その後、閾値電圧を初期値に回復させたときのトラップ密度がより減少することがわかる。
【００６１】
したがって、上述したように、駆動用トランジスタ１１ｂの閾値電圧をシフトさせたときのトラップ密度の増加の割合が、電圧負荷の場合よりも電流負荷の場合の方が大きいことから、閾値電圧を回復させたときのトラップ密度は、電圧負荷の場合よりも電流負荷の場合の方がより減少し、これにより閾値電圧のシフト量が減少して安定性がより高くなることがわかる。
【００６２】
ただし、駆動用トランジスタ１１ｂの閾値電圧の安定性という観点では電流負荷の方がより好ましいが、上述したように電流負荷によって駆動用トランジスタ１１ｂの閾値電圧をシフトさせるためには、有機ＥＬ発光素子１１ａの劣化を回避するため、有機ＥＬ発光素子１１ａの形成前に電流負荷をかけることが望ましい。したがって、アクティブマトリクス基板１０の製造途中において閾値電圧シフト工程と回復工程とを行う必要があるため、埃などの混入や製造効率の観点からは電圧負荷と比較すると不利になる。逆にいうと、歩留まりや製造効率の観点からは、電圧負荷によって閾値電圧シフト工程を行う方がより好ましい。
【００６３】
以下、上述したアクティブマトリクス基板１０の製造方法の一実施形態の具体的な実施例を説明する。
【実施例１】
【００６４】
まず、基板２０を用意する。本実施例では、基板２０としてガラス基板（厚さ０．７ｍｍ、コーニング社イーグル２０００（登録商標））を用いた。
【００６５】
そして、基板２０上に、室温のもとＤＣマグネトロンスパッタ成膜によってＭｏ膜を形成しエッチングによって、駆動用トランジスタ１１ｂのゲート電極２１と、ゲート選択用トランジスタ１１ｄのゲート電極２２と、容量素子１１ｃを構成する下部電極２３とを形成した。このときの膜厚は４０ｎｍであった。
【００６６】
次に、ゲート電極２１，２２および下部電極２３の上に、室温のもとＲＦマグネトロンスパッタ成膜によってＳｉＯ２のゲート絶縁層２４を形成した。このときの膜厚は２００ｎｍであった。そして、その後、室温のもとＲＦマグネトロンスパッタ成膜とシャドウマスクパターニングとによって、ゲート絶縁層２４の上に駆動用トランジスタ１１ｂの活性層２７とゲート選択用トランジスタ１１ｄの活性層３０とを形成した。活性層２７，３０の材料としてはａ−ＩＧＺＯを用い、スパッタ中のＡｒの圧力を０．４Ｐａ、酸素分圧を１．６５％とした。
【００６７】
そして、次に、室温のもと抵抗加熱蒸着によってＡｌ膜を２００ｎｍの厚さで形成し、これをエッチングすることによって駆動用トランジスタ１１ｂのソース電極２５およびドレイン電極２６とゲート選択用トランジスタ１１ｄのソース電極２８およびドレイン電極２９とを形成した。その後、Ｎ２雰囲気下において１８０℃で１時間のポストアニールを行った。
【００６８】
なお、上述したようにして酸化物トランジスタを形成した結果、チャネル幅Ｗ/チャネル長Ｌ＝１０００μｍ/２００μｍであり、ａ−ＩＧＺＯのキャリア濃度は約１０１６ｃｍ−３であった。
【００６９】
そして、層間絶縁膜３１および画素電極３２を形成した後、上述した電流負荷による閾値電圧シフト工程を行った。具体的には、Ｖｇｓ＝Ｖｄｓ、Ｉｄｓ＝３μＡとして１４時間〜５０時間の電流負荷をかけた。そして、Ｖｇｓの印加を停止し、室温で駆動用トランジスタ１１ｂの閾値電圧を初期値まで回復させた。そして、閾値電圧シフト工程と回復工程とを５回繰り返して行った。
【００７０】
図１５に、１回目から５回目までの各閾値電圧シフト工程における駆動用トランジスタ１１ｂの閾値電圧のシフト量を示す。図１５に示すように１回目の閾値電圧シフト工程においては、駆動用トランジスタ１１ｂの閾値電圧が大きくシフトしたが、その後、２回目以降の閾値電圧シフト工程においては、回数が増すほど閾値電圧のシフト量が小さくなっていた。すなわち、閾値電圧シフト工程と回復工程とを経験することによって、これらの工程を行っていない駆動用トランジスタ１１ｂと比較すると閾値電圧の安定性が向上した。
【００７１】
また、図１６には、各閾値電圧シフト工程を行う前に、Ｖｇｓ−Ｉｄｓ特性およびＶｇｓ−ａｂｓＩｇ特性を測定した結果を示している。なお、ａｂｓＩｇは、ゲートリーク電流のことである。図１６に示す結果より、閾値電圧シフト工程および回復工程を繰り返して行ったとしても、駆動用トランジスタ１１ｂの電流特性およびゲートリーク電流特性は変化しないことがわかった。すなわち、これらの特性を変化させることなく、閾値電圧の安定性のみを向上させることができることがわかった。
【００７２】
また、上記実施形態のアクティブマトリクス基板の製造方法においては、閾値電圧シフト工程における環境温度を、通常の表示動作における動作温度よりも高くすることが望ましい。たとえば、通常の表示動作における動作保証温度が常温以上５０℃以下である場合には、閾値電圧シフト工程における環境温度を６０℃以上７０℃以下とすることが望ましい。６０℃以上とすることによって、閾値電圧のシフトの速度を早めることができるので製造時間を短縮することができる。また、７０℃以下にすることによって、たとえば、基板として熱に弱い樹脂などからなる可とう性基板を用いることができる。
【００７３】
なお、上記実施形態の説明は、本発明の酸化物薄膜トランジスタアレイ基板の製造方法を有機ＥＬ表示装置のアクティブマトリクス基板の製造方法に適用したものであるが、本発明の製造方法はこれに限らず、たとえば、放射線画像撮像装置などに用いられる酸化物薄膜トランジスタアレイ基板の製造方法にも適用可能である。
【符号の説明】
【００７４】
１０   アクティブマトリクス基板
１１   画素回路
１１ａ 有機ＥＬ発光素子
１１ｂ 駆動用トランジスタ
１１ｃ 容量素子
１１ｄ ゲート選択用トランジスタ
１２   走査駆動回路
１３   ゲート駆動回路
１４   データ線
１５   ゲート走査線
２１，２２     ゲート電極
２３   下部電極
２４   ゲート絶縁層
２５，２８     ソース電極
２６，２９     ドレイン電極
２７，３０     活性層
３１   層間絶縁膜
３２   画素電極
３３   有機ＥＬ発光層
３４   上部電極
【図１】
0005601889.tif 000002
【図３】
0005601889.tif 000003
【図４】
0005601889.tif 000004
【図５】
0005601889.tif 000005
【図７】
0005601889.tif 000006
【図８】
0005601889.tif 000007
【図９】
0005601889.tif 000008
【図１０】
0005601889.tif 000009
【図１１】
0005601889.tif 000010
【図１２】
0005601889.tif 000011
【図１３】
0005601889.tif 000012
【図１４】
0005601889.tif 000013
【図１５】
0005601889.tif 000014
【図１６】
0005601889.tif 000015
【図２】
0005601889.tif 000016
【図６】
0005601889.tif 000017