(57)【特許請求の範囲】
【請求項１】
調整用信号をそれぞれ異なるｎ個の帯域に振分ける信号振分手段と、
前記ｎ個の帯域とそれぞれ対応付けられ、印加された制御電圧に基づいて前記振分けられた調整用信号を増幅して電圧信号を出力するｎ個のアナログアンプと、
基準電圧値を保持し、前記出力された電圧信号を前記基準電圧値に一致させるための電圧値を生成し、前記制御電圧として前記アナログアンプに印加する電圧印加手段と、
前記ｎ個のアナログアンプから出力された電圧信号を合成して出力する出力手段と、
前記信号振分手段の前段に配置され、周波数が前記ｎ個の帯域内の値に順次変化し、所定の出力パワーを有する信号を生成し、前記調整用信号として出力する信号生成手段と、
を備える広帯域アンプ。
【請求項２】
前記信号振分手段の前段に配置され、外部から信号を受け付けて被増幅信号として出力する入力手段と、
前記出力された電圧信号と前記基準電圧値とが一致していない時、前記信号生成手段と前記信号振分手段とを接続し、前記出力された電圧信号と前記基準電圧値とが一致した時、前記入力手段と前記信号振分手段とを接続する切替手段と、
をさらに備え、
前記信号振分手段は、前記入力手段と接続されている時、前記出力された被増幅信号をそれぞれ異なるｎ個の帯域に振分ける、請求項１記載の広帯域アンプ。
【請求項３】
前記電圧印加手段は、前記出力された電圧信号が前記基準電圧値と一致した時、前記印加した制御電圧を記憶し、該記憶した制御電圧を前記アナログアンプに印加する、請求項２記載の広帯域アンプ。
【請求項４】
前記ｎ個のアナログアンプの後段にそれぞれ配置され、前記出力された電圧信号を電流信号に変換してそれぞれ出力するｎ個の変換手段をさらに備え、
前記出力手段は、前記ｎ個の変換手段から出力された電流信号を電圧信号に一括変換する抵抗素子を備える、請求項１乃至３のいずれか１項記載の広帯域アンプ。
【請求項５】
前記アナログアンプは、対応付けられた帯域内の利得が平坦である、請求項１乃至４のいずれか１項記載の広帯域アンプ。
【請求項６】
請求項１乃至５のいずれか１項記載の広帯域アンプと、
前記電圧印加手段へ前記基準電圧値を出力する制御手段と、
を備え、
前記電圧印加手段は、前記出力された電圧信号を前記制御手段から出力された基準電圧値に一致させるための前記制御電圧を生成する、広帯域信号通信回路。
【請求項７】
該広帯域信号通信回路はフィルタ回路またはイコライザーである、請求項６記載の広帯域信号通信回路。
【請求項８】
それぞれ異なるｎ個の帯域内の値に周波数が順次変化すると共に所定の出力パワーを有する信号を生成して調整用信号として出力し、
前記出力された調整用信号を前記ｎ個の帯域に振分け、
前記ｎ個の帯域ごとに、印加された制御電圧に基づいて前記振分けられた調整用信号を増幅して電圧信号として出力し、
前記出力された電圧信号を基準電圧値に一致させるための前記制御電圧を生成して印加し、
前記ｎ個の帯域ごとに出力された電圧信号を合成して出力する、
増幅方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力レベルが小さい広周波数帯域の信号に対応可能な、広帯域アンプ、広帯域信号通信回路および増幅方法に関する。
【背景技術】
【０００２】
広周波数帯域信号を扱う通信回路は、アナログアンプまたはデジタルアンプを配置し、入力した信号を増幅した後、増幅した信号に対して各種の処理を施すことが望ましい。しかし、広周波数帯域信号を扱う通信回路にＬＮＡ (Low Noise Amplifier)等のアナログアンプを配置する場合、アナログアンプは入力レベルが小さい信号にも対応できるものの、利得の周波数変動やピーキングに起因する共振等により、広帯域にわたって利得を一定に保つことは困難である。一方、広周波数帯域信号を扱う通信回路にデジタルアンプを配置する場合、広帯域にわたって利得を一定に保てるものの、クロックパルスによるデジタルノイズやＤ／Ａ (digital to analog converter) 、Ａ／Ｄによる量子化ノイズ等により、入力レベルが小さい信号に対応することは困難である。
【０００３】
そこで、広周波数帯域信号を扱う通信回路に、複数のアンプを直列または並列に配置し、扱う信号を帯域ごとに分担して増幅することが提案されている。例えば、特許文献１には、帯域分割された音声信号を複数の利得制御アンプで増幅する音声処理装置が開示されている。また、特許文献２には、ＩＦ（中間周波数：intermediate frequency）帯域を３分割して、３つのＡＧＣアンプでそれぞれ増幅した後で合成するデジタルＣＡＴＶ（ケーブルテレビ：Cable television）用のＱＡＭ（直角位相振幅変調: quadrature amplitude modulation?）受信機が開示されている。
【０００４】
特許文献１の音声処理装置は、隣接する帯域の信号を減算処理することにより、対象帯域内の信号を適切に処理する。一方、特許文献２のＱＡＭ受信機は、一つのＡＧＣアンプを基準にして、残りの２つのＡＧＣアンプの利得を調整することにより、３つのＡＧＣアンプから出力された信号の出力パワーを等しくする。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００‐０２２４７３号公報
【特許文献２】特開２００３‐１９８９８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１の音声処理装置および特許文献２のＱＡＭ受信機はいずれも、入力した被増幅信号を用いて減算処理または利得調整する。この場合、入力した被増幅信号の入力パワーの変化等に応じて逐次調整を行う必要があり、調整処理の負荷が高い。
【０００７】
本発明は上記の点に鑑みなされたもので、アンプ部の利得を容易に調整することができ、入力レベルが小さい信号にも対応可能な広帯域アンプ、広帯域信号通信回路および増幅方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために本発明に係る広帯域アンプは、調整用信号をそれぞれ異なるｎ個の帯域に振分ける信号振分手段と、ｎ個の帯域とそれぞれ対応付けられ、印加された制御電圧に基づいて振分けられた調整用信号を増幅して電圧信号を出力するｎ個のアナログアンプと、基準電圧値を保持し、出力された電圧信号を基準電圧値に一致させるための電圧値を生成し、制御電圧としてアナログアンプに印加する電圧印加手段と、ｎ個のアナログアンプから出力された電圧信号を合成して出力する出力手段と、信号振分手段の前段に配置され、周波数がｎ個の帯域内の値に順次変化し、所定の出力パワーを有する信号を生成し、調整用信号として出力する信号生成手段と、を備える。
【０００９】
上記目的を達成するために本発明に係る広帯域信号通信回路は、上記の広帯域アンプと、電圧印加手段へ基準電圧値を出力する制御手段と、を備え、電圧印加手段は出力された電圧信号を制御手段から出力された基準電圧値に一致させるための制御電圧を生成する。
【００１０】
上記目的を達成するために本発明に係る増幅方法は、それぞれ異なるｎ個の帯域内の値に周波数が順次変化すると共に所定の出力パワーを有する信号を生成して調整用信号として出力し、出力された調整用信号をｎ個の帯域に振分け、ｎ個の帯域ごとに、印加された制御電圧に基づいて振分けられた調整用信号を増幅して電圧信号として出力し、出力された電圧信号を基準電圧値に一致させるための制御電圧を生成して印加し、ｎ個の帯域ごとに出力された電圧信号を合成して出力する。
【発明の効果】
【００１１】
本発明によれば、アンプ部の利得を容易に調整することができ、入力レベルが小さい信号にも対応できる、広帯域アンプ、広帯域信号通信回路および増幅方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係る広帯域アンプ１０のブロック図である。
【図２】本発明の第１の実施形態に係る別の広帯域アンプ１０Ｂのブロック図である。
【図３】本発明の第１の実施形態に係る広帯域信号通信回路９０のブロック図である。
【図４】一般的なアナログアンプの周波数特性である。
【図５】本発明の第２の実施形態に係る広帯域信号通信回路１００の構成図である。
【図６】本発明の第２の実施形態において、ＶＣＯ４００が接続されている時に入力端子２００からアンプ部５０１〜５０ｎへ出力される信号の出力特性である。
【図７】本発明の第２の実施形態に係る広帯域信号通信回路１００の動作を説明するための図である。
【図８】本発明の第２の実施形態に係る別の広帯域信号通信回路１００Ｂの構成図である。
【図９】本発明の第３の実施形態に係る広帯域信号通信回路１００Ｃの構成図である。
【図１０】本発明の第３の実施形態に係る広帯域信号通信回路１００Ｃの、（ａ）入力した信号の周波数特性、（ｂ）出力した信号の周波数特性である。
【図１１】本発明の第３の実施形態に係る別の広帯域信号通信回路１００Ｄの構成図である。
【図１２】本発明の第３の実施形態に係る別の広帯域信号通信回路１００Ｄの、（ａ）入力した信号の周波数特性、（ｂ）出力した信号の周波数特性である。
【発明を実施するための形態】
【００１３】
（第１の実施形態）
第１の実施形態について説明する。本実施形態に係る広帯域アンプのブロック図を図１に示す。図１において、本実施形態に係る広帯域アンプ１０は、信号振分手段２０、ｎ個のアナログアンプ３１〜３ｎ、電圧印加手段４０および出力手段５０を備える。
【００１４】
信号振分手段２０は、調整用信号をそれぞれ異なるｎ個の帯域に振分ける。本実施形態において、調整用信号は、所定の出力パワーを有し、中心周波数がｎ個の帯域内の値に順次変化する信号である。
【００１５】
ｎ個のアナログアンプ３１〜３ｎは、上述のｎ個の帯域にそれぞれ対応し、対応する帯域内において平坦な利得を有するアンプである。ｎ個のアナログアンプ３１〜３ｎはそれぞれ、信号振分手段２０によって振り分けられた調整用信号を、後述する電圧印加手段４０から印加された制御電圧に基づいて増幅し、電圧信号として出力手段５０へ出力する。
【００１６】
例えば、アナログアンプ３２は帯域２に対応し、帯域２内において平坦な利得を有する。そして、アナログアンプ３２は、中心周波数が帯域２に含まれる調整用信号が入力した場合、入力した調整用信号を電圧印加手段４０から印加された制御電圧に基づいて増幅し、電圧信号を出力手段５０へ出力する。
【００１７】
電圧印加手段４０は、基準電圧値を保持している。電圧印加手段４０は、ｎ個のアナログアンプ３１〜３ｎから出力された電圧信号を順次監視し、監視しているアナログアンプから出力された電圧信号を保持している基準電圧値と一致させるための制御電圧を生成し、生成した制御電圧を監視しているアナログアンプに印加する。なお、電圧印加手段４０は１つに限らず、２〜ｎの電圧印加手段を配置することもできる。
【００１８】
出力手段５０は、ｎ個のアナログアンプ３１〜３ｎから出力されたｎ個の電圧信号を合成し、広帯域アンプ１０からの出力電圧として外部へ出力する。
【００１９】
本実施形態に係る広帯域アンプ１０は、アナログアンプを用いているため、入力レベルが小さい信号にも対応することができる。また、広帯域アンプ１０は、予め基準電圧値を保持した電圧印加手段４０を備え、電圧印加手段４０が保持している基準電圧値を用いてアナログアンプ３１〜３ｎをフィードバック制御するため、アナログアンプ３１〜３ｎの利得を容易に調整することができる。以上のように、本実施形態に係る広帯域アンプ１０は、アナログアンプ３１〜３ｎの利得を容易に調整することができ、入力レベルが小さい信号にも対応できる。
【００２０】
なお、上述の広帯域アンプ１０に、調整用信号を生成して信号振分手段２０に出力する信号生成手段と、外部から信号を受け付けて被増幅信号として信号振分手段２０へ出力する入力手段を備えることもできる。この場合、信号生成手段と入力手段とを切り替える切替手段をさらに配置することが望ましい。信号生成手段、入力手段および切替手段を備える広帯域アンプの構成図を図２に示す。
【００２１】
図２に示した広帯域アンプ１０Ｂにおいて、信号生成手段６０Ｂは、調整用信号（所定の出力パワーを有し、中心周波数がｎ個の帯域内の値に順次変化する信号）を生成して信号振分手段２０Ｂに出力する。入力手段７０Ｂは、外部から信号を受け付けて被増幅信号として信号振分手段２０Ｂへ出力する。切替手段８０Ｂは、信号生成手段６０Ｂおよび入力手段７０Ｂのどちらか一方を選択して信号振分手段２０Ｂと接続する。電圧印加手段４０Ｂは、信号生成手段６０Ｂから入力手段７０Ｂへ切り替わったとき、その時、出力した制御電圧を固定値として記憶し、記憶した制御電圧をアナログアンプ３１〜３ｎに印加する。なお、ｎ個のアナログアンプ３１Ｂ〜３ｎＢおよび出力手段５０Ｂは、図１に示した広帯域アンプ１０のそれらと同様に機能する。
【００２２】
図２に示した広帯域アンプ１０Ｂは、ｎ個のアナログアンプ３１Ｂ〜３ｎＢから出力された電圧信号が、電圧印加手段４０Ｂが保持している基準電圧値と一致していない時、切替手段８０Ｂを用いて信号生成手段６０Ｂと信号振分手段２０Ｂとを接続する。この場合、信号生成手段６０Ｂによって生成された調整用信号が信号振分手段２０に入力し、電圧印加手段４０Ｂが入力した電圧信号と保持している基準電圧値とを用いてアナログアンプ３１Ｂ〜３ｎＢをフィードバック制御する。
【００２３】
一方、広帯域アンプ１０Ｂは、ｎ個のアナログアンプ３１Ｂ〜３ｎＢから出力された電圧信号が電圧印加手段４０Ｂが保持している基準電圧値と一致した場合、切替手段８０Ｂを用いて入力手段７０Ｂと信号振分手段２０Ｂとを接続すると共に、電圧印加手段４０Ｂに制御電圧を固定値として記憶させる。そして、入力手段７０Ｂが受け付けた被増幅信号を信号振分手段２０Ｂが中心周波数に応じてアナログアンプ３１Ｂ〜３ｎＢへ振分け、アナログアンプ３１Ｂ〜３ｎＢは電圧印加手段４０Ｂから印加される固定値としての制御電圧に基づいて被増幅信号を増幅し、出力手段５０Ｂへ出力する。そして、出力手段５０Ｂは、ｎ個のアナログアンプ３１Ｂ〜３ｎＢから出力されたｎ個の電圧信号を合成し、広帯域アンプ１０Ｂからの出力電圧として外部へ出力する。
【００２４】
上述の広帯域アンプ１０Ｂは、被増幅信号が入力する前に、電圧印加手段４０Ｂが保持している基準電圧値を用いてアナログアンプ３１Ｂ〜３ｎＢをフィードバック制御することから、入力した被増幅信号を初期段階から最適に増幅することができる。
【００２５】
なお、上述の広帯域アンプ１０、１０Ｂと制御手段とを組み合わせることにより、様々な広帯域信号通信回路を構成することができる。広帯域信号通信回路のブロック図を図３に示す。図３において、広帯域信号通信回路９０は、広帯域アンプ９１および制御手段９２を備える。制御手段９２が広帯域アンプ９１の図示しないｎ個のアナログアンプの基準電圧値をそれぞれ最適な値に設定することにより、広帯域信号通信回路９０をＥＱＬ(equalizer)として機能させることができる。一方、制御手段９２が広帯域アンプ９１のｎ個のアナログアンプを個別にＯＮ／ＯＦＦすることにより、広帯域信号通信回路９０をＬＰＦ(Low-pass-filter)、ＢＰＦ(Band-pass-filter)、ＨＰＦ(High-pass-filter)または複数のアンプとして機能させることができる。
【００２６】
（第２の実施形態）
第２の実施形態について説明する。広帯域な周波数帯を使用するＵＷＢ通信等のシングルパルス方式やＯＦＤＭ方式を適用する場合、通信装置の送受信部の増幅部やフィルタ部に、入力レベルが小さい信号にも対応できるＬＮＡ(Low Noise Amplifier)等のアナログアンプが配置される。図４に、一般的なアナログアンプの周波数特性の一例を示す。
【００２７】
図４に示すように、一般的なアナログアンプの周波数特性は、高周波数側で利得が少しずつ落ちるため、広帯域の信号が入力した場合、低周波数側の信号の出力パワーと比較して、高周波数側の信号の出力パワーが小さくなる。高周波数側での利得減少の他、共振等による利得の変動やアナログアンプの個体バラツキによる周波数特性の違い等により、信号の品質が劣化する。
【００２８】
そこで、本実施形態においては、ターゲットとする周波数帯域をｎ個に分割し、分割したｎ個の周波数帯域ごとにアンプ部を配置し、ｎ個のアンプ部の利得をそれぞれ所望のレベルに調整することにより、信号の品質が劣化することを抑制する。
【００２９】
図５に、本実施形態に係る広帯域信号通信回路１００の構成図を示す。図５において、本実施形態に係る広帯域信号通信回路１００は、入力端子２００、スイッチ３００、ＶＣＯ(電圧制御発信器：Voltage Control Oscillator)４００、ｎ個のアンプ部５０１〜５０ｎ、制御回路６００、抵抗７００および出力端子８００を備える。
【００３０】
入力端子２００は、外部から入力した信号をｎ個のアンプ部５０１〜５０ｎへ出力する。
【００３１】
スイッチ３００は、広帯域信号通信回路１００のキャリブレーション開始時にＯＮになり、キャリブレーション終了時にＯＮからＯＦＦへ切り替わる。スイッチ３００の一方の端子は入力端子２００の出力に、他方の端子はＶＣＯ４００に接続されている。スイッチ３００がＯＮになることにより、ＶＣＯ４００からの出力がｎ個のアンプ部５０１〜５０ｎへ入力する。一方、スイッチ３００がＯＦＦになることにより、ＶＣＯ４００との接続が切断され、入力端子２００からの出力がｎ個のアンプ部５０１〜５０ｎへ入力する。
【００３２】
ＶＣＯ４００は、後述する制御回路６００から制御電圧値６１１〜６１ｎが印加されることにより、一定の出力パワーを有し、中心周波数が周波数帯域１〜ｎ内に含まれる信号を順次生成し、アンプ部５０１〜５０ｎへ出力する。ＶＣＯ４００から出力される信号の出力特性を図６に示す。図６に示すように、ＶＣＯ４００は、一定の出力パワーを有し、中心周波数が周波数帯域１〜ｎ内に含まれる信号を順次生成して出力する。
【００３３】
ｎ個のアンプ部５０１〜５０ｎは、それぞれ異なる周波数帯域１〜ｎの信号を増幅し、電流信号として出力する。例えば、アンプ部５０ｋ（ｋ＝１、２、…、ｎ）は、入力端子２００から入力した信号のうち、中心周波数が周波数帯域ｋに含まれる信号ｋを増幅する。図５に示すように、ｎ個のアンプ部５０１〜５０ｎはそれぞれ、ＢＰＦ（Band Pass Filter）５１１〜５１ｎ、負帰還回路５２１〜５２ｎおよびＶ／Ｉ(Voltage to Current Converter)５３１〜５３ｎを備える。以下、アンプ部５０ｋの各構成要素について詳細に説明する。なお、その他のアンプ部も同様に構成されている。
【００３４】
ＢＰＦ５１ｋは、入力端子２００から入力した信号から中心周波数が周波数帯域ｋに含まれる信号のみを取り出して負帰還回路５２ｋへ出力する。
【００３５】
負帰還回路５２ｋは、広帯域信号通信回路１００のキャリブレーション実施時に、ＢＰＦ５１ｋから入力した信号と、後述する制御回路６００から入力した基準電圧値６２ｋと、を用いてＶＧＡ５４ｋのコントロール端子に印加する電圧値を調整する。さらに、負帰還回路５２ｋは、キャリブレーション終了後に、入力した信号を増幅し、電圧信号をＶ／Ｉ５３ｋへ出力する。図５に示すように、負帰還回路５２ｋは、ＶＧＡ(Voltage Control Gain Amplifier)５４ｋ、平滑化回路５５ｋ、負帰還アンプ５６ｋおよび電圧記憶回路５７ｋを備える。
【００３６】
ＶＧＡ５４ｋは、周波数帯域ｋにおける利得が平坦なアンプである。ＶＧＡ５４ｋは、コントロール端子に印加された電圧値によって駆動され、ＢＰＦ５１ｋから入力した中心周波数が周波数帯域ｋの信号を増幅し、電圧値を出力する。ＶＧＡ５４ｋから出力した電圧値は、負帰還回路５２ｋからの電圧信号としてＶ／Ｉ５３ｋへ出力される。
【００３７】
平滑化回路５５ｋは、ＶＧＡ５４ｋの出力端に接続され、ＶＧＡ５４ｋから出力された電圧値を監視する。そして、平滑化回路５５ｋは、ＶＧＡ５４ｋから出力された電圧値を平滑化し、平均電圧値（ＤＣ電圧）として負帰還アンプ５６ｋへ出力する。平滑化回路５５ｋは、コンデンサ等によって構成することができる。
【００３８】
負帰還アンプ５６ｋは、一方の入力端子に平滑化回路５５ｋから出力された平均電圧値が、他方の入力端子に制御回路６００から入力した基準電圧値６２ｋが入力する。負帰還アンプ５６ｋは、基準電圧値６２ｋが入力している時、平滑化回路５５ｋから入力した平均電圧値を、制御回路６００から入力した基準電圧値６２ｋに調整する（負帰還をかける）ための調整電圧値を生成し、電圧記憶回路５７ｋへ出力する。一方、負帰還アンプ５６ｋは、基準電圧値６２ｋが入力していない場合、平滑化回路５５ｋから入力した平均電圧値をそのまま電圧記憶回路５７ｋへ出力する。
【００３９】
電圧記憶回路５７ｋは、負帰還アンプ５６ｋへ入力した基準電圧値６２ｋおよび平均電圧値を監視し、負帰還アンプ５６ｋに基準電圧値６２ｋが入力している時、負帰還アンプ５６ｋから入力した調整電圧値をそのままＶＧＡ５４ｋのコントロール端子へ印加する。さらに、電圧記憶回路５７ｋは、負帰還アンプ５６ｋに入力した基準電圧値６２ｋと平均電圧値とが一致した場合、負帰還アンプ５６ｋから入力した調整電圧値を調整済電圧値として記憶すると共に、制御回路６００へ基準電圧値６２ｋと平均電圧値とが一致したことを示す報知信号を出力する。電圧記憶回路５７ｋは、報知信号を出力した後、記憶した調整済電圧値をＶＧＡ５４ｋのコントロール端子へ印加する。電圧記憶回路５７ｋは、調整済電圧値を保持できる電圧印加回路であれば良く、例えば、ＣＰＵを用いたＡ／Ｄ回路またはＤ／Ａ回路によって構成することができる。
【００４０】
Ｖ／Ｉ５３ｋは、ＶＧＡ５４ｋの出力端に接続され、ＶＧＡ５４ｋから出力された電圧値、すなわち、負帰還回路５２ｋからの電圧信号を電流に変換し、アンプ部５０ｋからの電流信号として出力する。
【００４１】
制御回路６００は、広帯域信号通信回路１００のキャリブレーション開始時に、スイッチ３００をＯＮする。そして、制御回路６００は、ＶＣＯ４００から出力される信号の発振周波数をｎ個の周波数帯域１〜ｎの各中心周波数に変化させるための制御電圧値６１１〜６１ｎを生成してＶＣＯ４００へ順次印加する。また、制御回路６００は、印加した制御電圧値６１１〜６１ｎによって指定される周波数帯域１〜ｎに対応する負帰還回路５２１〜５２ｎへ、所定の基準電圧値６２１〜６２ｎを出力する。
【００４２】
制御回路６００は、基準電圧値を出力している負帰還回路から報知信号が入力した時、この周波数帯域のキャリブレーションが終了したと判断し、キャリブレーションを行っていた負帰還回路への基準電圧値の出力を停止し、次の周波数帯域のキャリブレーションを開始する。すなわち、制御回路６００は、中心周波数が次の周波数帯域に含まれる信号を生成させるための制御電圧値を生成してＶＣＯ４００へ印加すると共に、対応する負帰還回路へ所定の基準電圧値の出力を開始する。そして、制御回路６００は、全ての負帰還回路５２１〜５２ｎから報知信号が入力した時、広帯域信号通信回路１００のキャリブレーションが終了したと判断し、スイッチ３００をＯＮからＯＦＦに切り替える。
【００４３】
抵抗７００は、図５に示すように、一端がｎ個のアンプ部５０１〜５０ｎの出力端に接続され、他端が接地されている。抵抗７００は、ｎ個のアンプ部５０１〜５０ｎからの電流信号を電圧信号に一括変換し、出力端子８００へ出力する。アンプ部５０１〜５０ｎの出力端を抵抗７００にまとめて接続し、アンプ部５０１〜５０ｎから出力された電流信号を抵抗７００において電圧信号に一括変換することにより、アンプ部５０１〜５０ｎから出力した電流信号を無駄なく電圧信号に変換することができる。
【００４４】
出力端子８００は、抵抗７００によって一括変換された電圧信号を、広帯域信号通信回路１００からの出力信号として外部へ出力する。
【００４５】
次に、広帯域信号通信回路１００が３つのアンプ部５０１、５０２、５０３を備え、ターゲットとする周波数帯域を３個の周波数帯域１〜３に分割する場合の、広帯域信号通信回路１００の動作について説明する。３つのアンプ部５０１、５０２、５０３を備えた広帯域信号通信回路１００を図７に示す。
【００４６】
３つのアンプ部５０１、５０２、５０３を備えた広帯域信号通信回路１００をキャリブレーションする場合、まず、制御回路６００はスイッチ３００をＯＮする。そして、制御回路６００は、中心周波数が周波数帯域１内に含まれる信号を出力させるための制御電圧値６１１を生成してＶＣＯ４００へ印加すると共に、周波数帯域１に対応付けられた基準電圧値６２１をアンプ部５０１の負帰還アンプ５６１へ出力する。
【００４７】
ＶＣＯ４００は、制御回路６００から制御電圧値６１１が印加されることにより、中心周波数が周波数帯域１内に含まれ、出力パワーが所定の大きさに調整された信号を、アンプ部５０１〜５０３へ出力する。
【００４８】
アンプ部５０１〜５０３へ入力した中心周波数が周波数帯域１内に含まれる信号は、各アンプ部５０１〜５０３のＢＰＦ５１１〜５１３へ入力する。そして、中心周波数が周波数帯域１内に含まれる信号は、ＢＰＦ５１１のみ通過し、負帰還回路５２１へ入力する。
【００４９】
負帰還回路５２１は、制御回路６００から基準電圧値６２１が入力している場合、入力端子２００から入力した信号と、制御回路６００から入力した基準電圧値６２１とを用いて、図示しないＶＧＡ５４１へ印加する電圧値を調整する。具体的には、ＶＧＡ５４１が、負帰還回路５２１に入力した中心周波数が周波数帯域１内に含まれる信号を増幅し、電圧値を出力する。平滑化回路５５１は、ＶＧＡ５４１から出力された電圧値を平滑化し、平均電圧値（ＤＣ電圧）として負帰還アンプ５６１へ出力する。負帰還アンプ５６１は、平滑化回路５５１から入力した平均電圧値を、制御回路６００から入力した基準電圧値６２１に調整するための調整電圧値を生成し、電圧記憶回路５７１へ出力する。そして、電圧記憶回路５７１は、負帰還アンプ５６１から入力した調整電圧値をそのままＶＧＡ５４１のコントロール端子に印加する。
【００５０】
そして、負帰還アンプ５６１へ入力した基準電圧値６２１と平均電圧値とが一致した時、電圧記憶回路５７１は、負帰還アンプ５６１から入力した調整電圧値を調整済電圧値として記憶すると共に、制御回路６００へ一致したことを示す報知信号を出力する。その後、電圧記憶回路５７１は、記憶した調整済電圧値をＶＧＡ５４１へ印加する。
【００５１】
一方、制御回路６００は、アンプ部５０１の電圧記憶回路５７１から報知信号が入力した場合、周波数帯域１のキャリブレーションを終了し、その次の周波数帯域２のキャリブレーションを開始する。すなわち、制御回路６００は、中心周波数が周波数帯域２に含まれる信号を出力するための制御電圧値６１２を生成してＶＣＯ４００へ印加し、周波数帯域２に対応付けられた基準電圧値６２２をアンプ部５０２の負帰還アンプ５６２へ出力する。
【００５２】
ＶＣＯ４００は、制御回路６００から制御電圧値６１２が印加されることにより、中心周波数が周波数帯域２内に含まれ、出力パワーが所定の大きさに調整された出力信号を、アンプ部５０１〜５０３へ出力させる。そして、中心周波数が周波数帯域２内に含まれる信号は、ＢＰＦ５１２のみ通過し、負帰還回路５２２へ入力する。
【００５３】
負帰還回路５２２は、ＢＰＦ５１２から入力した信号と、制御回路６００から入力した基準電圧値６２２とを用いて、ＶＧＡ５４２へ印加する電圧値を調整し、調整終了後、制御回路６００へ一致したことを示す報知信号を出力する。
【００５４】
制御回路６００は、アンプ部５０２の負帰還回路５２２（電圧記憶回路５７２）から報知信号が入力した場合、周波数帯域２のキャリブレーションを終了し、周波数帯域３のキャリブレーションを開始する。そして、制御回路６００は、全ての負帰還回路５２１〜５２３から報知信号が入力した場合、広帯域信号通信回路１００のキャリブレーションが終了したと判断し、スイッチ３００をＯＮからＯＦＦに切り替える。
【００５５】
次に、キャリブレーションが終了した広帯域信号通信回路１００の動作について図７を用いて説明する。図７において、入力端子２００から入力した信号は、アンプ部５０１〜５０３に入力する。入力した信号は、アンプ部５０１〜５０３のＢＰＦ５１１〜５１３により、中心周波数に応じてアンプ部５０１〜５０３のいずれかに振り分けられる。振り分けられた信号は、負帰還回路５２１〜５２３に入力し、負帰還回路５２１〜５２３において調整済電圧値に基づいて増幅され、電圧信号としてＶ／Ｉ５３１〜５３３へ出力される。Ｖ／Ｉ５３１〜５３３は、負帰還回路５２１〜５２３からの電圧信号を電流に変換し、アンプ部５０１〜５０３からの電流信号として出力する。
【００５６】
アンプ部５０１〜５０３からの電流信号は、抵抗７００において電圧信号に一括変換され、広帯域信号通信回路１００からの出力信号として出力端子８００から外部へ出力される。
【００５７】
以上のように、本実施形態に係る広帯域信号通信回路１００は、制御電圧値６１１〜６１ｎを用いてＶＣＯ４００の出力周波数をｎ個のアンプ部５０１〜５０ｎの対応帯域となるように順次調整すると共に、基準電圧値６２１〜６２ｎを用いてｎ個のアンプ部５０１〜５０ｎのＶＧＡ５４１〜５４ｎの利得を所望のレベルに調整する。これにより、広帯域信号通信回路１００は、全体として必要な周波数帯域内で一定の利得を保つことができる一つの広帯域アンプとして動作することができる。
【００５８】
ここで、ｎ個のアンプ部５０１〜５０ｎの出力端子を全て抵抗７００に接続することにより、ｎ個のアンプ部５０１〜５０ｎからの電流信号は、抵抗７００において電圧信号に一括変換される。これにより、各周波数帯域間の境界部分の電流信号も喪失されることなく、出力端子８００から出力させることができる。さらに、ｎ個のアンプ部５０１〜５０ｎからの出力を全て合成することにより、ｎ個のアンプ部５０１〜５０ｎの個体ばらつき等による影響を最低限にすることができる。
【００５９】
また、上述の利得調整は、例えば、電源が投入された直後の、信号入力前のキャリブレーション動作として実施されるため、初期段階から広帯域に出力パワーが一定の広帯域アンプとして動作する。従って、パケット通信等による間欠的な送受信信号を扱う通信に適用することができる。
【００６０】
なお、通信周波数帯域内の信号が広帯域信号通信回路１００に間欠的に入力する場合、上述の広帯域信号通信回路１００からスイッチ３００およびＶＣＯ４００を削除することもできる。スイッチおよびＶＣＯを削除した広帯域信号通信回路の構成図を図８に示す。
【００６１】
図８に示した広帯域信号通信回路１００Ｂにおいて、各周波数帯域内のアンプ部５０１Ｂ〜５０ｎＢは所定の基準電圧値６２１Ｂ〜６２ｎＢに基づいて断続的に調整される。基準電圧値６２１Ｂ〜６２ｎＢを全て同じにすることにより、必要な周波数帯域内において出力パワーが一定となる。アンプ部５０１Ｂ〜５０ｎＢの調整を被増幅信号の信号レベルではなく、所定の基準電圧値６２１Ｂ〜６２ｎＢを用いて行うことから、この場合も、容易にアンプ部５０１Ｂ〜５０ｎＢの調整を実施することができる。
【００６２】
（第３の実施形態）
第３の実施形態について説明する。本実施形態では、図５に示した第２の実施形態の広帯域信号通信回路１００を様々に機能させる。本実施形態に係る広帯域信号通信回路は、入力した信号の周波数特性を補正し、必要な周波数帯域において出力パワーが平坦な信号を出力する。本実施形態に係る広帯域信号通信回路の構成図を図９に示す。図９において、本実施形態に係る広帯域信号通信回路１００Ｃは、入力端子２００Ｃ、スイッチ３００Ｃ、ＶＣＯ４００Ｃ、５個のアンプ部５０３Ｃ、５０４Ｃ、５０５Ｃ、５０６Ｃ、５０７Ｃ、制御回路６００Ｃ、抵抗７００Ｃおよび出力端子８００Ｃを備え、必要な周波数帯域を周波数帯域３Ｃ〜７Ｃに５分割する。
【００６３】
広帯域信号通信回路１００Ｃにおいて、図１０（ａ）に示すような、周波数帯域１Ｃ〜８Ｃの広がりを持ち、高周波数帯側（周波数帯域５Ｃ〜８Ｃ）の入力パワーが低周波数帯側（周波数帯域１Ｃ〜４Ｃ）の入力パワーと比較して小さくなっている信号を、周波数帯域３Ｃ〜７Ｃの出力パワーが平坦な信号として出力する場合について説明する。
【００６４】
まず、広帯域信号通信回路１００Ｃは、周波数帯域３Ｃ〜７Ｃの出力パワーを平坦にする制御電圧値６１３Ｃ〜６１７Ｃを設定する。そして、広帯域信号通信回路１００Ｃは、スイッチ３００ＣをＯＮし、アンプ部５０３Ｃ〜５０７Ｃへ入力させる信号の中心周波数を順次変化させるための制御電圧値６１３Ｃ〜６１７ＣをＶＣＯ４００Ｃへ印加すると共に、対応するアンプ部５０３Ｃ〜５０７Ｃへ制御電圧値６１３Ｃ〜６１７Ｃを出力する。
【００６５】
ＶＣＯ４００Ｃは、制御電圧値６１３Ｃ〜６１７Ｃに基づいて入力信号の中心周波数を周波数帯域３Ｃ〜７Ｃの中心周波数へ変化させ、アンプ部５０３Ｃ〜５０７Ｃは、負帰還回路５２３Ｃ〜５２７Ｃの利得を制御電圧値６１３Ｃ〜６１７Ｃを用いて調整する。
【００６６】
これにより、広帯域信号通信回路１００Ｃに入力した信号は、図１０（ｂ）に示すように、高周波数帯側の周波数帯域５Ｃ〜７Ｃの出力パワーが低周波数帯側の周波数帯域３Ｃ、４Ｃの出力パワーまで増幅される。一方、広帯域信号通信回路１００Ｃに入力した周波数帯域１Ｃ、２Ｃ、８Ｃの信号は、ＢＰＦ５１３Ｃ〜５１７Ｃを通過できないことから、図１０（ｂ）に示すように、シャットダウンされる。そして、Ｖ／Ｉ５４３Ｃ〜５４７Ｃにおいて電流に変換されたアンプ部５０３Ｃ〜５０７Ｃからの電流信号が、抵抗７００Ｃにおいて電圧に一括変換されることにより、出力端子８００Ｃから図１０（ｂ）に示す周波数帯域３Ｃ〜７Ｃの出力パワーが平坦な信号が出力される。
【００６７】
一方、広帯域信号通信回路に、例えば、８個のアンプ部を配置し、必要な周波数帯域に合わせて、不要なアンプ部を停止させることもできる。この時の広帯域信号通信回路の構成図を図１１に示す。
【００６８】
図１１において、本実施形態に係る広帯域信号通信回路１００Ｄは、入力端子２００Ｄ、スイッチ３００Ｄ、ＶＣＯ４００Ｄ、８個のアンプ部５０１Ｄ〜５０８Ｄ、制御回路６００Ｄ、抵抗７００Ｄおよび出力端子８００Ｄを備え、必要な周波数帯域を周波数帯域１Ｄ〜８Ｄに８分割する。
【００６９】
そして、８個のアンプ部５０１Ｄ〜５０８Ｄから連続する周波数帯域に対応するアンプ部を選択することにより、広帯域信号通信回路１００ＤをＬＰＦ(Low-pass-filter)、ＢＰＦ(Band-pass-filter)またはＨＰＦ(High-pass-filter)として機能させることができる。さらに、８個のアンプ部５０１Ｄ〜５０８Ｄから離れた周波数帯域に対応する複数のアンプ部を選択することにより、広帯域信号通信回路１００Ｄを複数のアンプとして機能させることもできる。
【００７０】
例えば、周波数帯域３Ｄと周波数帯域６Ｄのみにトーン信号がある場合、広帯域信号通信回路１００Ｄは、周波数帯域３Ｄに対応するアンプ部５０３Ｄと、周波数帯域６Ｄに対応するアンプ部５０６Ｄのみを稼働させ、周波数帯域６Ｄの信号の出力パワーを周波数帯域３Ｄの信号の出力パワーと同レベルまで増幅する。そして、周波数帯域３Ｄ、６Ｄ以外の周波数帯域の信号をシャットダウンする。
【００７１】
上述の広帯域信号通信回路１００Ｄに、図１２（ａ）に示した信号が入力した時に、広帯域信号通信回路１００Ｄから出力される信号を図１２（ｂ）に示す。広帯域信号通信回路１００Ｄは、アンプ部５０３Ｄと、アンプ部５０６Ｄとを稼働させることにより、２つのアンプとして機能する。
【００７２】
本実施形態に係る広帯域信号通信回路１００Ｄは、不要なアンプ部を停止させることにより省電力化ができると共に、トーン信号の周波数帯域が変更された場合に、容易に対応することができる。
【００７３】
なお、本実施形態に係る広帯域信号通信回路１００Ｄは、８個のアンプ部５０１Ｄ〜５０８Ｄを個々に利得調整することにより、周波数帯域内において出力パワーを変えることができ、ＥＱＬ(equalizer)として機能することもできる。
【００７４】
以上のように、上述の実施形態に係る広帯域信号通信回路は、周波数帯域内の利得を一定に保つことにより、広帯域な周波数特性を有するアンプとして機能する。また、該広帯域信号通信回路は、任意に帯域内の周波数特性を変更することにより、ＬＰＦ、ＢＰＦまたはＨＰＦや、通信経路の周波数による減衰量の違いを補正するＥＱＬとして機能する。
【００７５】
本願発明の広帯域信号通信回路は、無線通信におけるデータ信号および有線によるデータ通信に用いる広帯域信号通信回路に適用することができる。また、本願発明の広帯域信号通信回路は、広帯域な周波数帯を使用するシングルパルス方式やＯＦＤＭ方式、ＵＷＢ、パケット通信等に適用することができる。さらに、本願発明の広帯域信号通信回路は、アナログ増幅器を使用しているため量子化ノイズがなく、従って、ＬＮＡとしても使用することも出来る。
【００７６】
なお、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
【符号の説明】
【００７７】
１０、１０Ｂ    広帯域アンプ
２０、２０Ｂ    信号振分手段
３１〜３ｎ、３１Ｂ〜３ｎＢ    アナログアンプ
４０、４０Ｂ    電圧印加手段
５０、５０Ｂ    出力手段
６０Ｂ    信号生成手段
７０Ｂ    入力手段
８０Ｂ    切替手段
９０    広帯域信号通信回路
９１    広帯域アンプ
９２    制御手段
１００    広帯域信号通信回路
２００    入力端子
３００    スイッチ
４００    ＶＣＯ
５０１〜５０ｎ    アンプ部
５１１〜５１ｎ    ＢＰＦ
５２１〜５２ｎ    負帰還回路
５３１〜５３ｎ    Ｖ／Ｉ
５４１〜５４ｎ    ＶＧＡ
５５１〜５５ｎ    平滑化回路
５６１〜５６ｎ    負帰還アンプ
５７１〜５７ｎ    電圧記憶回路
６００    制御回路
７００    抵抗
８００    出力端子
【図１】
0005497726.tif 000002
【図２】
0005497726.tif 000003
【図３】
0005497726.tif 000004
【図４】
0005497726.tif 000005
【図５】
0005497726.tif 000006
【図６】
0005497726.tif 000007
【図７】
0005497726.tif 000008
【図８】
0005497726.tif 000009
【図９】
0005497726.tif 000010
【図１０】
0005497726.tif 000011
【図１１】
0005497726.tif 000012
【図１２】
0005497726.tif 000013