(57)【特許請求の範囲】
【請求項１】
基板上方に、画素部と、ＦＰＣと電気的に接続された第１の配線と、を有し、
前記画素部は、ゲート配線としての機能を有する第２の配線と、トランジスタと、前記トランジスタ上方の絶縁膜と、前記絶縁膜上方のスペーサと、を有し、
前記第１の配線は、第１の導電膜と、前記第１の導電膜上方の第２の導電膜とを有し、
前記第１の導電膜は、前記第２の配線と同層に設けられた領域を有し、
前記第２の導電膜は、透光性を有し、
前記第１の導電膜の側面は、前記絶縁膜と接する領域を有し、
前記第１の導電膜及び前記第２の導電膜は、テーパー部を有し、
前記スペーサは、前記トランジスタと重なる領域を有し、
前記スペーサは、端部に曲率を有する断面形状を有することを特徴とする半導体装置。
【請求項２】
基板上方に、画素部と、ＦＰＣと電気的に接続された第１の配線と、を有し、
前記画素部は、ゲート配線としての機能を有する第２の配線と、ソース配線又はドレイン配線としての機能を有する第３の配線と、前記第３の配線と電気的に接続されたトランジスタと、前記トランジスタ上方の絶縁膜と、前記絶縁膜上方のスペーサと、を有し、
前記第１の配線は、第１の導電膜と、前記第１の導電膜上方の第２の導電膜とを有し、
前記第１の導電膜は、前記第２の配線と同層に設けられた領域を有し、
前記第２の導電膜は、透光性を有し、
前記第１の導電膜の側面は、前記絶縁膜と接する領域を有し、
前記第１の導電膜及び前記第２の導電膜は、テーパー部を有し、
前記スペーサは、前記トランジスタ及び前記第３の配線と重なる領域を有し、
前記スペーサは、端部に曲率を有する断面形状を有することを特徴とする半導体装置。
【請求項３】
基板上方に、画素部と、ＦＰＣと電気的に接続された第１の配線と、を有し、
前記画素部は、ゲート配線としての機能を有する第２の配線と、トランジスタと、前記トランジスタ上方の絶縁膜と、前記絶縁膜上方のスペーサと、を有し、
前記第１の配線は、第１の導電膜と、前記第１の導電膜上方の第２の導電膜とを有し、
前記第１の導電膜は、前記第２の配線と同層に設けられた領域を有し、
前記第２の導電膜は、透光性を有し、
前記第１の導電膜の側面は、前記絶縁膜と接する領域を有し、
前記第１の導電膜及び前記第２の導電膜は、テーパー部を有し、
前記第２の配線は、前記トランジスタの第１のゲート電極として機能する第１の領域と、前記トランジスタの第２のゲート電極として機能する第２の領域とを有し、
前記スペーサは、前記トランジスタと重なる領域を有し、
前記スペーサは、端部に曲率を有する断面形状を有することを特徴とする半導体装置。
【請求項４】
基板上方に、画素部と、ＦＰＣと電気的に接続された第１の配線と、を有し、
前記画素部は、ゲート配線としての機能を有する第２の配線と、容量配線としての機能を有する第３の配線と、ソース配線又はドレイン配線としての機能を有する第４の配線と、容量と、前記第４の配線と電気的に接続されたトランジスタと、前記トランジスタ上方の絶縁膜と、前記絶縁膜上方のスペーサと、を有し、
前記第２の配線は、第１の方向に延在しており、
前記第３の配線は、前記第１の方向に沿うように延在しており、
前記第４配線は、前記第１の方向と交差する第２の方向に延在しており、
前記第３の配線は、前記第２の配線と同層に設けられており、
前記第１の配線は、第１の導電膜と、前記第１の導電膜上方の第２の導電膜とを有し、
前記第１の導電膜は、前記第２の配線と同層に設けられた領域を有し、
前記第２の導電膜は、透光性を有し、
前記第１の導電膜の側面は、前記絶縁膜と接する領域を有し、
前記第１の導電膜及び前記第２の導電膜は、テーパー部を有し、
前記トランジスタが有する半導体層は、前記第１の方向に延在する第１の領域と、前記第２の方向に延在する第２の領域とを有し、
前記第２の領域は、前記第４の配線と重なる部分を有し、
前記第２の領域において、前記トランジスタは前記第４の配線と電気的に接続されており、
前記容量は、前記半導体層の前記第１の領域の一部と、前記第３の配線の一部の領域とを有し、
前記第３の配線の前記一部の領域は、前記第２の方向に突出した部分を有し、
前記スペーサは、前記トランジスタと重なる領域を有し、
前記スペーサは、端部に曲率を有する断面形状を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、
前記絶縁膜は、第１の膜と、前記第１の膜上方の第２の膜とを有し、
前記第１の膜は、シリコンと窒素とを有し、
前記第２の膜は、シリコンを有することを特徴とする半導体装置。
【請求項６】
基板上方に、画素部と、ＦＰＣと電気的に接続された第１の配線と、を有し、
前記画素部は、ゲート配線としての機能を有する第２の配線と、容量配線としての機能を有する第３の配線と、容量と、トランジスタと、前記トランジスタ上方の第１の絶縁膜と、前記第１の絶縁膜上方のスペーサと、を有し、
前記第１の配線は、第１の導電膜と、前記第１の導電膜上方の第２の導電膜とを有し、
前記第１の導電膜は、前記第２の配線と同層に設けられた領域を有し、
前記第２の導電膜は、透光性を有し、
前記第１の導電膜の側面は、前記絶縁膜と接する領域を有し、
前記第１の導電膜及び前記第２の導電膜は、テーパー部を有し、
前記トランジスタが有する半導体層は、第２の絶縁膜を介して前記第２の配線と重なる第１の領域と、前記第２の絶縁膜を介して前記第３の配線と重なる第２の領域とを有し、
前記第３の配線は、前記第２の配線と同層に設けられており、
前記容量は、前記半導体層の一部と、前記第２の絶縁膜の一部と、前記第３の配線の一部とを有し、
前記スペーサは、前記トランジスタと重なる領域を有し、
前記スペーサは、端部に曲率を有する断面形状を有することを特徴とする半導体装置。
【請求項７】
基板上方に、画素部と、ＦＰＣと電気的に接続された第１の配線と、を有し、
前記画素部は、ゲート配線としての機能を有する第２の配線と、容量配線としての機能を有する第３の配線と、ソース配線又はドレイン配線としての機能を有する第４の配線と、前記第４の配線と電気的に接続されたトランジスタと、前記トランジスタ上方の第１の絶縁膜と、前記第１の絶縁膜上方のスペーサと、を有し、
前記第１の配線は、第１の導電膜と、前記第１の導電膜上方の第２の導電膜とを有し、
前記第１の導電膜は、前記第２の配線と同層に設けられた領域を有し、
前記第２の導電膜は、透光性を有し、
前記第１の導電膜の側面は、前記絶縁膜と接する領域を有し、
前記第１の導電膜及び前記第２の導電膜は、テーパー部を有し、
前記トランジスタが有する半導体層は、第２の絶縁膜を介して前記第２の配線と重なる第１の領域と、前記第２の絶縁膜を介して前記第３の配線と重なる第２の領域とを有し、
前記第３の配線は、前記第２の配線と同層に設けられており、
前記第３の配線は、第３の絶縁膜を介して、前記第４の配線と同層に設けられた導電層と重なる領域を有し、
前記スペーサは、前記トランジスタと重なる領域を有し、
前記スペーサは、端部に曲率を有する断面形状を有することを特徴とする半導体装置。
【請求項８】
請求項６又は７において、
前記第１の絶縁膜は、第１の膜と、前記第１の膜上方の第２の膜とを有し、
前記第１の膜は、シリコンと窒素とを有し、
前記第２の膜は、シリコンを有することを特徴とする半導体装置。
【請求項９】
請求項１乃至８のいずれか一に記載の半導体装置を有する電子機器。
【請求項１０】
請求項１乃至８のいずれか一に記載の半導体装置と、タッチパネルと、ＬＥＤバックライトとを有する携帯型情報端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴと記す）
で構成された回路を有する半導体装置に関する。ＴＦＴで構成された回路を他の基板上の
回路と接続するための端子の構造に関する。特に本発明は、画素部とその周辺に設けられ
る駆動回路を同一基板上に設けた液晶表示装置やエレクトロルミネッセンス（ＥＬ）表示
装置や、これら表示装置を搭載した電気光学装置を搭載した電子機器に好適に利用できる
技術を提供する。尚、本明細書において半導体装置とは、半導体の特性を利用することで
機能する装置全般を指し、上記液晶表示装置だけでなく、表示装置を搭載した電子機器を
その範疇に含んでいる。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示装置に代表される電気光学装置において、スイッチ
ング素子や能動回路を構成するためにＴＦＴを用いる技術が開発されている。ＴＦＴはガ
ラスなどの基板上に気相成長法により半導体膜を形成し、その半導体膜を活性層として形
成する。半導体膜にはシリコン又はシリコン・ゲルマニウムなどシリコンを主成分とする
材料が好適に用いられている。さらに、シリコン半導体膜はその作製法により、非晶質シ
リコン膜や多結晶シリコンに代表される結晶質シリコン膜などを得ることができる。
【０００３】
非晶質シリコン膜を活性層としたＴＦＴは、非晶質構造などに起因する電子物性的要因
から、本質的に数cm2/Vsec以上の電界効果移動度を得ることができない。従って、アクテ
ィブマトリクス型の液晶表示装置において、画素部の各画素に設けられる液晶を駆動する
ためのスイッチング素子（画素ＴＦＴ）として使用することはできても、画像表示を行う
ための駆動回路まで形成することは不可能であった。そのために、ＴＡＢ（Tape Automat
ed Bonding）方式やＣＯＧ（Chip on Glass）方式を使ってドライバＩＣなどを実装する
技術が用いられていた。
【０００４】
一方、結晶質シリコン膜を活性層としたＴＦＴでは、高い電界効果移動度が得られるこ
とから各種の機能回路を同一のガラス基板上に形成することが可能となり、画素ＴＦＴの
他に駆動回路においてｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとから成るＣＭＯＳ回路
を基本として形成されるシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプ
リング回路など同一基板上に作製することができる。低コスト化及び高品位化のため、ア
クティブマトリクス型液晶表示装置では、画素と画素を駆動するための駆動回路を同一基
板上に作製したアクティブマトリクス基板が用いられるようになった。
【０００５】
上記のようなアクティブマトリクス基板では、駆動回路に電源や入力信号を供給するた
めに、アクティブマトリクス基板上に、駆動回路と接続した接続配線を作製し、接続配線
とＦＰＣ(Flexible Print Circuit)を実装する構造が採用されている。基板上の接続配線
とＦＰＣの接続には異方性導電膜が用いられている。
図３０に異方性導電膜によってＦＰＣに接続された接続配線の断面構造を示す。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図３０に示すように、アクティブマトリクス基板において、ガラス基板１の表面の絶縁
膜２上に接続配線３が形成されている。ＦＰＣ４はポリイミドなどでなる可撓性の基板５
上に銅などからなる多数の配線６が形成されている。異方性導電膜７には、導電性スペー
サ８が、熱や光により硬化する接着剤９（樹脂）内に分散されている。接続配線３とＦＰ
Ｃ４の上の配線６は導電性スペーサ８によって電気的に接続されている。
【０００７】
接続配線３は、アルミニウムやチタンなどの金属膜３ａとＩＴＯ膜等の透明導電膜３ｂ
の２多層構造となっている。透明導電膜３ｂとしてアルミニウムなどの金属膜を用いるこ
とで配線抵抗を低くできるが、金属膜３ａが導電性スペーサ８に押されて変形するおそれ
がある。透明導電膜３ｂはインジウムやスズなどの金属の酸化物でなるため、金属膜３ａ
よりも硬度が高い。そこで、透明導電膜３ｂを表面に形成することで、金属膜３ａの破損
や変形を防止している。
【０００８】
しかしながら、金属膜３ａの側面は異方性導電膜７が形成されるまでは剥き出しの状態
で、外気に曝されているため、腐食や酸化されやすい状態となっており、接続配線３とＦ
ＰＣ４との接続の信頼性を下げる原因となる。また、ＦＰＣ４が実装された状態では、金
属膜３ａの側面は樹脂と接しているため、水分に対する保護に問題がある。
【０００９】
本発明は上述した問題点を解消して、ＦＰＣと配線の信頼性の高い接続を実現し、かつ
量産に適した接続配線を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述の課題を課題を解決するために、本発明は基板上の接続配線を異方性導電膜によっ
て他の基板上の配線と電気的に接続するコンタクト構造であって、  前記引き出し配線は
金属膜と透明導電膜の積層膜でなり、前記異方性導電膜との接続部分において、前記金属
膜の側面は保護膜に覆われていることを特徴とする。
【００１１】
また、他の構成は、基板上に、薄膜トランジスタが配置された回路と、前記薄膜トラン
ジスタでなる回路を他の回路と接続するための接続配線と、を有する半導体装置であって
、  前記接続配線金属膜と透明導電膜の積層膜でなり、前記他の回路との接続部分におい
て前記金属膜側面は保護膜に覆われていることを特徴とする。
【００１２】
また、他の構成は薄膜トランジスタが配置された回路を有する第１の基板と、前記第１
の基板に対向する第２の基板とを有する半導体装置であって、  前記第１の基板上には、
前記薄膜トランジスタが配置された回路を他の回路と接続するための、金属膜と、該金属
膜表面に接する透明導電膜とでなる接続配線と、前記金属膜の側面に接する保護膜が形成
されていることを特徴とする。
【００１３】
また、他の構成は薄膜トランジスタが配置された回路を有する第１の基板と、前記第１
の基板に対向する第２の基板とを有する半導体装置であって、  前記第１の基板上には、
前記薄膜トランジスタが配置された回路を他の回路と接続するための、金属膜と、該金属
膜表面に接する透明導電膜とでなる接続配線と、前記薄膜トランジスタ上に形成され、前
記第１の基板と前記第２の基板間隔を維持するための柱状スペーサと、前記金属膜の側面
に接する前記柱状スペーサと同じ材料でなる保護膜が形成されていることを特徴とする。
【発明の効果】
【００１４】
本発明を用いることで、異方性導電膜によって他の回路と接続される接続配線において
、金属膜を保護膜及び透明導電膜で覆う構造となるため、製造過程や、異方性導電膜の接
着剤との接触によって生ずる金属膜の腐食、変質を防ぐことができるため、信頼性の高い
コンタクト構造とすることが可能になる。
【図面の簡単な説明】
【００１５】
【図１】アクティブマトリクス基板の構成を説明する上面図。
【図２】液晶表示装置の回路構成を説明するブロック図。
【図３】アクティブマトリクス基板の作製工程を示す断面図。
【図４】アクティブマトリクス基板の作製工程を示す断面図。
【図５】アクティブマトリクス基板の作製工程を示す断面図。
【図６】アクティブマトリクス基板の作製工程を示す断面図。
【図７】アクティブマトリクス基板の作製工程を示す断面図。
【図８】液晶パネルの断面図。
【図９】接続配線の端子部の作製工程を示す断面図。
【図１０】接続配線の端子部の作製工程を示す断面図。
【図１１】接続配線の端子部の作製工程を示す断面図。
【図１２】接続配線の端子部と異方性導電膜のコンタクト構造を示す断面図。
【図１３】画素部の１画素の上面図。
【図１４】柱状スペーサの形状を説明する図
【図１５】接続配線の端子部の作製工程を示す断面図。
【図１６】接続配線の端子部と異方性導電膜のコンタクト構造を示す断面図。
【図１７】アクティブマトリクス基板の作製工程を示す断面図。
【図１８】アクティブマトリクス基板の作製工程を示す断面図。
【図１９】アクティブマトリクス基板の作製工程を示す断面図。
【図２０】液晶パネルの断面図。
【図２１】接続配線の端子部の作製工程を示す断面図。
【図２２】半導体装置の一例を示す図。
【図２３】半導体装置の一例を示す図。
【図２４】投影型液晶表示装置の構成を示す図。
【図２５】ＩＣＰエッチング装置のプラズマ生成機構を示す図。
【図２６】マルチスパイラルコイル方式のＩＣＰエッチング装置を示す図。
【図２７】テーパー角θのバイアスパワー依存性を示す図。
【図２８】テーパー角θのＣＦ4の流量比依存性を示す図。
【図２９】テーパー角θの（Ｗ／レジスト）選択比依存性を示す図。
【図３０】従来のアクティブマトリクス基板の端子部と異方性導電膜のコンタクト構造を示す図。
【発明を実施するための形態】
【００１６】
［実施形態１］
本発明のコンタクト構造は、異方性導電膜によって回路を接続する実装方法を用いる半
導体装置、例えば、アクティブマトリクス型液晶表示装置や、ＥＬ表示装置に好適である
。本実施形態では、図１２を用いて、本発明をアクティブマトリクス型の液晶表示装置に
適用した場合のコンタクト構造を説明する。
【００１７】
アクティブマトリクス基板上の接続配線１８３は端子部１８２において異方性導電膜１
９５によって、ＦＰＣ１９１に電気的に接続される。接続配線１８３はアクティブマトリ
クス基板上のＴＦＴのソース／ドレイン配線と同じ工程で作製される。即ち、ソース／ド
レイン配線と同じ材料で、同じ層に形成されている。
金属膜１４０と透明導電膜１４１の積層膜でなる。異方性導電膜１９５との接続部分にお
いて、接続配線１８３の側面は絶縁材料でなる保護膜１７３に覆われている。
【００１８】
この構造により、接続配線１８３の金属膜１４０の側面は保護膜１７４で覆われる。従
って、接続部分において、金属膜１４０は透明導電膜１４１、絶縁膜１０９、保護膜１７
４に接して囲まれ、外気に触れることがない。よって金属膜１４０の腐食を防止すること
ができる。
【００１９】
保護膜１７４はソース／ドレイン配線の上層に形成される絶縁膜を用いて作製すること
ができる。本実施形態では、保護膜１７４はアクティブマトリクス基板と対向基板の間隔
を保持するために作製された柱状スペーサ１７２と同じ工程で作製されている。
【００２０】
また、図１６に示すように接続配線３０４をＴＦＴのゲート配線配線と同じ工程で作製
することもできる。この場合には、接続配線３０４はゲート配線と同じ材料で同じ層に形
成されることになる。また、この場合には、保護膜３０３はゲート配線とソース／ドレイ
ン配線の間に形成された絶縁膜１３８、１３９で作製される。
【００２１】
本発明において、接続配線は金属膜の表面を透明導電膜で覆った積層膜で形成される。
金属膜は単層膜に限定されない。金属膜の厚さは１００nm〜１μｍとする。金属膜として
は、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、
タングステン（Ｗ）から選ばれた元素を主成分とする金属膜や、金属元素を含む合金膜を
少なくとも１層含むが、これら金属層、合金層の単層膜または多層膜であってももちろん
よい。合金としては、Ｍｏ−Ｗ合金、Ｍｏ−Ｔａ合金や、列記した元素と窒素の化合物で
ある窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒
化モリブデン（ＭｏＮ）が挙げられる。またタングステンシリサイド、チタンシリサイド
、モリブデンシリサイドなどシリサイドを用いることもできる。
【００２２】
透明導電膜の厚さは５０nm〜０．５μmとする。透明導電膜の材料は、酸化インジウム
（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパ
ッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチ
ング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しや
すいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―
ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対
して熱安定性にも優れているので、ドレイン配線１６９の端面で接触するＡｌとの腐蝕反
応を防止できる。
同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高め
るためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができ
る。
【００２３】
［実施形態２］
また、ゲート配線と同じ工程で接続配線を作製した場合、ゲート配線、接続配線の断面
形状をテーパー形状としてもよい。ゲート配線をテーパ状にすることにより、膜厚が中央
から側面に向かって減少することとなるので、後述する実施例で示すように、ゲート配線
をマスクにした半導体膜のドーピングにおいて、膜厚の変化を利用して半導体膜に添加さ
れる不純物濃度を変化させることができる。
【００２４】
テーパ形状にするためには、高密度プラズマを用いたドライエッチング法を適用する。
高密度プラズマを得る手法にはマイクロ波や誘導結合プラズマ（Inductively Coupled Pl
asma：ＩＣＰ）を用いたエッチング装置が適している。特に、ＩＣＰエッチング装置はプ
ラズマの制御が容易であり、処理基板の大面積化にも対応できる。
【００２５】
ＩＣＰを用いたプラズマ処理装置では、プラズマ処理を高精度に行うための手段として
、高周波電力をインピーダンス整合器を介して４本の渦巻き状コイル部分が並列に接続さ
れてなるマルチスパイラルコイルに印加してプラズマを形成する方法を用いている。ここ
で、各コイル部分の１本当たりの長さは、高周波の波長の１／４倍としている。さらに、
被処理物を保持する下部電極にも、別途高周波電力を印加してバイアス電圧を付加する構
成としている。ＩＣＰを用いたプラズマ処理方法やプラズマ処理装置に関しては特開平９
−２９３６００号公報等で開示されている。
【００２６】
このようなＩＣＰを用いたプラズマ処理装置（例えば、エッチング装置）の構造概略図
を図２５に示す。チャンバー上部の石英板１１上にアンテナコイル１２を配置し、マッチ
ングボックス１３を介してＲＦ電源１４に接続されている。また、アンテナコイルに対向
して下部電極１５が設けられ、下部電極１５にプラズマ処理する基板１０が配置される。
また下部電極１５にもマッチングボックス１６を介してＲＦ電源１７が接続されており、
基板上方のアンテナコイル１２にＲＦ電流が印加されると、アンテナコイル１２にＲＦ電
流Ｊがα方向に流れ、式１に従ってＺ方向に磁界Ｂが発生する。
【００２７】
ｓ  μ0 Ｊ＝rotＢ（μ0 は透磁率）              （式１）
【００２８】
そして、ファラデーの電磁誘導の法則に従い、θ方向に誘導電界Ｅが生じる（式２）。
【００２９】
−∂Ｂ／∂ｔ＝rotＥ                        （式２）
【００３０】
誘導電界Ｅで電子がα方向に加速されてガス分子と衝突し、プラズマが生成される。誘
導電界の方向がα方向なので、荷電粒子がエッチングチャンバー壁や、基板に衝突して電
荷を消失する確率が低くなる。従って、１Ｐａ程度の低圧力でも高密度のプラズマを発生
させることができる。また、下流へは、磁界Ｂがほとんどないので、シート状に広がった
高密度プラズマ領域となる。
ＩＣＰで高密度プラズマを得る為にはアンテナコイルに流れる高周波電流Ｊを低損失で
流す必要があり、そのインダクタンスを低下させなければならない。そのために、アンテ
ナコイルを分割した方式とすることが有効となる。
【００３１】
アンテナコイル１２（ＩＣＰパワーが印加される）と基板側の下部電極１５（バイアス
パワーが印加される）のそれぞれに印加するＲＦパワーを調節することによってプラズマ
密度と自己バイアス電圧を独立に制御することが可能である。
また、被エッチング膜に応じて異なる周波数のＲＦパワーを印加できる。
【００３２】
ＩＣＰエッチング装置で高密度プラズマを得るためには、アンテナコイル１２に流れる
ＲＦ電流Ｊを低損失で流す必要があり、大面積化するためには、アンテナコイル１２のイ
ンダクタンスを低下させなければならない。そのために図２６に示したようにアンテナを
分割したマルチスパイラルコイル２２のＩＣＰエッチング装置が開発された。図２６中の
２１は石英板、２３、２６はマッチングボックス、２４、２７はＲＦ電源である。また、
チャンバーの底部には、基板２８を保持する下部電極２５が絶縁体２９を介して設けられ
ている。
【００３３】
このようなマルチスパイラルコイルを適用したＩＣＰを用いたエッチング装置を用いる
と、前記耐熱性導電性材料のエッチングを良好に行うことができまた所望のテーパー角θ
を有する配線を形成することができる。
【００３４】
所望のテーパー角θを得るには、ＩＣＰエッチング装置のバイアスパワー密度を調節す
る。図２７は、テーパー角θのバイアスパワー依存性を示した図である。図２７に示した
ように、バイアスパワー密度に応じてテーパー角θを制御することができる。図２７は、
ガラス基板上に所定のパターンに形成されたＷ（タングステン）膜について、そのパター
ン端部のテーパー形状（テーパー角）について調べた結果を示す。図２７はテーパー角の
基板側にかけるバイアス電力（１３．５６MHz）依存性を示す。共通条件として放電電力
（コイルに印加する高周波電力、１３．５６MHz）を３．２W/cm2、圧力１．０Ｐａとして
エッチングガスにＣＦ4とＣｌ2を用いた。エッチングガスの流量はＣＦ4、Ｃｌ2共に３０
SCCMとした。
【００３５】
図２７に示すようにテーパー角はバイアス電力が１２８〜３８４mW/cm2の範囲で７０〜
２０°まで変化させることが可能であることが明らかとなった。なお、ＣＦ4、Ｃｌ2の流
量は共に３０SCCMとした。
【００３６】
また、図２８の実験からはテーパー角は６０〜８０°まで変化させることが可能であ流
ことが分かる。なお、図２８の実験条件では、テーパー角のエッチングガス流量比依存性
について調べた結果を示す。なお、ＣＦ4とＣｌ2の合計の流量を６０SCCMとして、ＣＦ4
のみを２０〜４０SCCMの範囲で変化させた。このときバイアス電力は１２８mW/cm2とした
。
【００３７】
更にテーパー角θはタングステンとレジストのエッチングの選択比に依存していると考
えられる。図２９にタングステンとレジストの選択比とテーパー角θとの依存性を示した
。このようにＩＣＰエッチング装置を用いて、バイアスパワー密度や反応ガス流量比を適
宜決定することで、極めて容易に所望のテーパー角θが３°〜６０°の配線を形成するこ
とが可能である。
【００３８】
また、耐熱性導電性材料のＩＣＰエッチング装置における加工特性を考える。
ここでは、Ｗ（タングステン）膜とＴａ（タンタル）膜の他に、ゲート電極用の材料とし
てしばしば用いられるモリブデンータングステン（Ｍｏ−Ｗ）合金（組成比はＭｏ：Ｗ＝
４８：５０wt%）について、エッチング速度、適用するエッチングガス、およびゲート電
極の下地となるゲート絶縁膜との選択比の代表的な値を示す。ゲート絶縁膜はプラズマＣ
ＶＤ法で作製する酸化シリコン膜または酸化窒化シリコン膜であり、ここで選択比はゲー
ト絶縁膜のエッチング速度に対するそれぞれの材料のエッチング速度の割合として定義す
る。
【００３９】
【表１】
0005487352.tif 000002
【００４０】
Ｔａ膜はエッチング速度が１４０〜１６０nm/minであり、ゲート絶縁膜とのエッチング
の選択比が６〜８である。この値はＷ膜のエッチング速度が７０〜９０nm/minの範囲でゲ
ート絶縁膜との選択比が２〜４というよりも優れた値となっている。従って、被加工性と
いう観点からはＴａ膜も適しているが、表中に示さない値として、Ｔａ膜は抵抗率が２０
〜３０μΩｃｍであり、Ｗ膜の１０〜１６μΩｃｍに比べて若干高い点が難点となる。
一方、Ｍｏ−Ｗ合金はエッチング速度が４０〜６０nm/minと遅く、またゲート絶縁膜に
対するエッチングの選択比は０．１〜２となり、この材料は被加工性という観点から必ず
しも適していないことが覗われる。このように、表１からはＴａ膜が最も良い結果を示し
ていることがわかるが、前述のように抵抗率を考慮するとＷ膜が総合的には適していると
考えられる。
【００４１】
また、ドライエッチングに用いるエッチングガスとしてフッ素を含むガスと、塩素を含
むガスの混合ガスを用いることができる。フッ素を含むガスとしてはＣＦ4、Ｃ2Ｆ6、ま
たはＣ4Ｆ8から選ばれたガスを用いることができる。また塩素を含むガスとしてはＣｌ2
Ｃｌ2、ＳｉＣｌ4ガス、ＢＣｌ4から選ばれたガスを用いることができる。
【実施例１】
【００４２】
本実施例は、アクティブマトリクス型液晶パネルに関するものである。図１（Ａ）は本
実施例のアクティブマトリクス基板の上面図であり、画素部、画素部の薄膜トランジスタ
を駆動するための駆動回路部とが形成されている。アクティブマトリクス基板上に作製さ
れた柱状スペーサおよびシール剤の位置関係を示す上面図である。
【００４３】
図１（Ａ）に示すように、ガラス基板１０１上には、薄膜トランジスタが配置された画
素部１８８と、画素部１８８に配置された薄膜トランジスタを駆動するための駆動回路と
して、走査信号駆動回路１８５と映像信号制御回路１８４が設けられている。さらに、そ
の他ＣＰＵやメモリなどの信号処理回路１８７が設けられている。
【００４４】
画素部１８８では走査信号駆動回路１８５から延在するゲート配線１８９と映像信号制
御回路１８４から延在するソース配線１９０がマトリクス状に交差して画素を形成し、各
画素にはそれぞれ画素ＴＦＴ２０４と保持容量２０５が設けられている。
【００４５】
柱状スペーサ１７２はアクティブマトリクス基板と、対向基板の間隔を保持するもので
あって、樹脂でなる円柱状の構造物である。画素部１８８において設けられる柱状スペー
サ１７２は、すべての画素に対して設けても良いが、マトリクス状に配列した画素の数個
から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの
数の割合は２０〜１００％とすると良い。また、各回路１８４、１８５、１８７には柱状
スペーサ１７２の代わりに、樹脂を回路全面を覆うように設けても良い。本実施例では、
ＴＦＴのソースおよびドレイン配線の位置にあわせて、円柱状のスペーサを設けている。
【００４６】
シール剤１８６は、基板１０１上の画素部１８８および走査信号制御回路１８５、映像
信号制御回路１８４、その他の信号処理回路１８７の外側であって、外部入出力端子１８
２よりも内側に形成されている。
【００４７】
また、アクティブマトリクス基板１００上の回路１８４、１８５、１８７は接続配線１
８３によって、外部の電源や回路に電気的に接続されている。また接続配線１８３は回路
１８４、１８５、１８７のＴＦＴのソース（ドレイン）配線と同時に形成されている。端
子部１８２は接続配線１８３と一体的に形成され、他の基板上の配線との接続部になる。
図１（Ｂ）に端子部１８２の部分拡大図を示す。
【００４８】
図１（Ｂ）に示すように、端子部１８２の側面は保護膜１７４によって覆われており、
接続配線１８３は端子部１８２において、異方性導電膜によってＦＰＣ１９１の配線１９
１ｂと電気的に接続されている。１９１ａはＦＰＣ１９１が設けられている基板を指す。
【００４９】
図２はアクティブマトリクス基板１００の回路のブロック図である。映像信号制御回路
１８４は、シフトレジスタ回路５０１ａ、レベルシフタ回路５０２ａ、バッファ回路５０
３ａ、サンプリング回路５０４を備えている。また、走査信号駆動回路１８５は、シフト
レジスタ回路５０１ｂ、レベルシフタ回路５０２ｂ、バッファ回路５０３ｂを備えている
。
【００５０】
シフトレジスタ回路５０１ａ、５０１ｂは駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）
であり、この回路を形成するＣＭＯＳ回路はＴＦＴは、図６に示すの第１のｐチャネル型
ＴＦＴ２００と第１のｎチャネル型ＴＦＴ２０１で形成する。
また、レベルシフタ回路５０２ａ、５０２ｂやバッファ回路５０３ａ、５０３ｂは駆動電
圧が１４〜１６Ｖと高くなるがシフトレジスタ回路と同様なＴＦＴを用いれば良い。また
、これらの回路において、ゲートをマルチゲート構造で形成すると耐圧が高まり、回路の
信頼性を向上させる上で有効である。
【００５１】
サンプリング回路５０４はアナログスイッチから成り、駆動電圧が１４〜１６Ｖである
が、極性が交互に反転して駆動される上、オフ電流値を低減させる必要があるため、図６
で示す第２のｐチャネル型ＴＦＴ２０２と第２のｎチャネル型ＴＦＴ２０３で形成するこ
とが望ましい。この回路において、ｐチャネル型ＴＦＴ２０２のオフ電流値が問題となる
ときは、実施例２で示す工程で作製した、オフセット領域を設けたシングルドレイン構造
のＴＦＴで作製すると良い。
【００５２】
また、画素部は駆動電圧が１４〜１６Ｖであり、低消費電力化の観点からサンプリング
回路よりもさらにオフ電流値を低減することが要求され、図６で示す画素ＴＦＴ２０４の
ようにマルチゲート構造とし、さらにＬＤＤ領域を設けた構造とするのが望ましい。
【００５３】
なお、画素部１８８と駆動回路１８５、１８６のブロック構成のみを示したが、後述す
るＴＦＴの工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ、γ
補正回路、オペアンプ回路、さらにメモリ回路や演算処理回路などの信号処理回路１８７
、さらに論理回路を同一基板上に形成することが可能である。このように、本発明は同一
基板上に画素部とその駆動回路とを含む半導体装置、例えば信号制御回路および画素部を
具備した液晶表示装置を実現することができる。
【００５４】
以下、アクティブマトリクス基板の作製工程を説明する。図３〜図７は画素部１８８、
駆動回路の作製工程を示す断面図であり、図９〜図１１は接続配線１８３の端子部１８２
の作製工程を示す図である。これら図面において同じ符号は同じ構成要素を示している。
【００５５】
基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表される
バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、ポリエ
チレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテル
サルフォン（ＰＥＳ）など光学的異方性を有しないプラスチック基板を用いることができ
る。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であら
かじめ熱処理しておいても良い。そして、基板１０１のＴＦＴを形成する表面に、基板１
０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シ
リコン膜などの下地膜１０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、
Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜２００nm（好ましくは５０〜
１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜１０２ｂを
５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する（図３（Ａ））
。
【００５６】
酸化窒化シリコン膜は従来の平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒
化シリコン膜１０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMと
して反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2
、放電周波数６０MHzとした。一方、酸化窒化水素化シリコン膜１０２ｂは、ＳｉＨ4を５
SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温度４００℃、
反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。これらの膜は
、基板温度を変化させ、反応ガスの切替えのみで連続して形成することもできる。
【００５７】
このようにして作製した酸化窒化シリコン膜１０２ａは、密度が９．２８×１０22/cm3
であり、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（Ｎ
Ｈ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）の２０
℃におけるエッチング速度が約６３nm/minと遅く、緻密で硬い膜である。このような膜を
下地膜に用いると、この上に形成する半導体膜にガラス基板からのアルカリ金属元素が拡
散するのを防ぐのに有効である。
【００５８】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質構造を有する半導
体膜１０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。例えば、
プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成する。非晶質構造を有する
半導体膜には、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜
などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜１０２と非晶
質半導体膜１０３ａとは両者を連続形成することも可能である。例えば、前述のように酸
化窒化シリコン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂをプラズマＣＶＤ法で連
続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切
り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化
シリコン膜１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツ
キやしきい値電圧の変動を低減させることができる。
【００５９】
そして、結晶化の工程を行い非晶質半導体膜１０３ａから結晶質半導体膜１０３ｂを作
製する。その方法としてレーザーアニール法や熱アニール法（固相成長法）、またはラピ
ットサーマルアニール法（ＲＴＡ法）を適用することができる。前述のようなガラス基板
や耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用する
ことが好ましい。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ
、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示され
た技術に従って、触媒元素を用いる結晶化法で結晶質半導体膜１０３ｂを形成することも
できる。結晶化の工程ではまず、非晶質半導体膜が含有する水素を放出させておくことが
好ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atom％以下
にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。
【００６０】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキ
シマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを
用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈ
ｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/
cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合
わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして図３（Ｂ）に示
すように結晶質半導体膜１０３ｂを得ることができる。
【００６１】
そして、結晶質半導体膜１０３ｂ上にフォトリソグラフィーの技術によって、フォトマ
スクＰＭ１を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体
膜を島状に分割し、島状半導体膜１０４〜１０８を形成しする。ドライエッチングにはＣ
Ｆ4とＯ2の混合ガスを用いる。
【００６２】
島状半導体膜に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する
不純物元素を１×１０16〜５×１０17atoms／cm3程度の濃度で島状半導体膜の全面に添加
しても良い。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウ
ム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。その方法と
して、イオン注入法やイオンドープ法を用いることができるが、大面積基板を処理するに
はイオンドープ法が適している。イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスと
して用いホウ素（Ｂ）を添加する。このような不純物元素の注入は必ずしも必要でなく省
略しても差し支えないが、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収め
るために好適に用いる手法である。
【００６３】
ゲート絶縁膜１０９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０
ｎｍとしてシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリ
コン膜から形成すると良い。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒
化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材
料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく
、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い（図３（Ｃ））。
【００６４】
図３（Ｄ）に示すように、ゲート絶縁膜１０９上にゲート配線を形成するための導電膜
を形成する。導電膜は単層で形成しても良いが、必要に応じて二層あるいは三層といった
複数の層から成る積層構造としても良い。例えば、２層の場合には、上層に、タンタル（
Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等の元素を主成分と
する金属膜やこれら元素の合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形
成し、下層は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ
）膜、窒化モリブデン（ＭｏＮ）などで形成する。例えば、２層の場合、上層に下層の導
電膜の窒化物で形成すればよく、下層／上層としてＷＮ膜／Ｗ膜や、ＴａＮ膜／Ｔａ膜膜
等とすればよい。また、３層の場合は、ＴａＮ膜／Ｔａ膜／ＴａＮ膜とすればよい。２層
目の（上層の）導電膜は抵抗率を１０〜５０μΩcmの範囲ですることが好ましい。低抵抗
化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関して
は３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐ
ｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
【００６５】
また、配線抵抗の低抵抗化には、アルミニウムを主成分とする膜を用いるのが好ましい
。この場合、アルミニウムにＳｉやＳｃ等を微量添加して耐熱性を高めるとよい。例えば
、ゲート配線を構成する導電膜として、Ｔｉ膜／Ｓｃを添加したＡｌ膜や、Ｔｉ膜／Ｔｉ
Ｎ膜／Ｓｃを添加したＡｌ膜を形成すればよい。
【００６６】
Ｗ膜を成膜する場合には、Ｗをターゲットとしたスパッタ法で、アルゴン（Ａｒ）ガス
と窒素（Ｎ2）ガスを導入して導電膜１１１を窒化タングステン（ＷＮ）で５０nmの厚さ
に形成し、導電膜１１０をＷで２５０nmの厚さに形成する。その他の方法として、Ｗ膜は
６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれに
してもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２
０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図
ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵
抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲット
を用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成
することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００６７】
ＴａＮ膜、Ｔａ膜は同様にスパッタ法で形成することが可能である。ＴａＮ膜はＴａを
ターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて形成し、Ｔａ膜はスパ
ッタガスにＡｒを用いる。また、これらのスパッタガス中に適量のＸｅやＫｒを加えてお
くと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜
の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の
抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相
に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得られた
。本実施例では、ゲート配線を構成する導電膜として、下層の導電膜１１０としてＴａＮ
膜を上層の導電膜１１１としてＴａ膜を成膜する。
【００６８】
またゲート配線を構成する導電膜とゲート絶縁膜１０９の間に２〜２０ｎｍ程度の厚さ
でリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、そ
の上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電膜が微量に含有す
るアルカリ金属元素がゲート絶縁膜１０９に拡散するのを防ぐことができる。
【００６９】
次に、フォトリソグラフィーの技術によって、フォトマスクＰＭ２を用いてレジストマ
スクRM1 〜RM6 を形成し、導電膜１１０と導電膜１１１とを一括でエッチングしてゲート
配線１１８〜１２２と容量配線１２３を形成する。ゲート配線１１８〜１２２と容量配線
１２３は導電膜から成る１１８ａ〜１２２ａと、導電膜から成る１１８ｂ〜１２２ｂとが
一体として形成されている（図４（Ａ））。
【００７０】
そして、ｎチャネル型ＴＦＴにＬＤＤ領域を形成するために、ｎ型を付与する不純物元
素添加の工程（ｎ-ドープ工程）を行った。ここではゲート配線１１８〜１２２をマスク
として自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。ｎ型を付与
する不純物元素として添加するリン（Ｐ）を１×１０16〜５×１０19atoms／cm3の濃度範
囲で添加する。このようにして、図４（Ｂ）
に示すように島状半導体膜に低濃度ｎ型不純物領域１２４〜１２９を形成する。
【００７１】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する高
濃度ｎ型不純物領域の形成を行った（ｎ+ドープ工程）。まず、フォトマスクＰＭ３を用
い、レジストのマスクRM8 〜RM12を形成し、ｎ型を付与する不純物元素を添加して高濃度
ｎ型不純物領域１３０〜１３５を形成した。ｎ型を付与する不純物元素にはリン（Ｐ）を
用い、その濃度が１×１０20〜１×１０21atoms／cm3の濃度範囲となるようにフォスフィ
ン（ＰＨ3）を用いたイオンドープ法で行った（図４（Ｃ））。
【００７２】
そして、ｐチャネル型ＴＦＴを形成する島状半導体膜１０４、１０６にソース領域およ
びドレイン領域とする高濃度ｐ型不純物領域１３６、１３７を形成する。ここでは、ゲー
ト配線１１８、１２０をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に
高濃度ｐ型不純物領域を形成する。
【００７３】
この工程では、ｎチャネル型ＴＦＴを形成する島状半導体膜１０５、１０７、１０８は
、フォトマスクＰＭ４を用いてレジストマスクRM13〜RM15を形成し全面を被覆しておく。
高濃度ｐ型不純物領域１３６、１３７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形
成する。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるように
する（図４（Ｄ））。
【００７４】
高濃度ｐ型不純物領域１３６、１３７には、前工程においてリン（Ｐ）が添加されてい
て、高濃度ｐ型不純物領域１３６ａ、１３７ａには１×１０20〜１×１０21atoms／cm3の
濃度で、高濃度ｐ型不純物領域１３６ｂ、１３７ｂには１×１０16〜５×１０19atoms／c
m3の濃度で含有しているが、この工程で添加するボロン（Ｂ）の濃度を１．５から３倍と
なるようにすることにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として
機能する上で何ら問題はなかった。
【００７５】
その後、図５（Ａ）に示すように、ゲート配線およびゲート絶縁膜１０９上から保護絶
縁膜１３８を形成する。保護絶縁膜１３８は酸化シリコン膜、酸化窒化シリコン膜、窒化
シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても保護
絶縁膜１３８は無機絶縁物材料から形成する。保護絶縁膜１３８の膜厚は１００〜２００
ｎｍとする。ここで、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケ
イ酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2 とを混合し、反応圧力
４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０
．８W/cm2で放電させて形成することができる。
【００７６】
酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2 Ｏ、ＮＨ3 
から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2 Ｏから作製される酸化窒化シ
リコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３
００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することが
できる。また、ＳｉＨ4 、Ｎ2 Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用
しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製するこ
とが可能である。
【００７７】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化す
る工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に
、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒
素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施
例では５５０℃で４時間の熱処理を行った。また、基板１０１に耐熱温度が低いプラスチ
ック基板を用いる場合にはレーザーアニール法を適用することが好ましい（図５（Ｂ））
。
【００７８】
活性化の工程の後、さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃
で１〜１２時間の熱処理を行い、島状半導体膜を水素化する工程を行った。この工程は熱
的に励起された水素により島状半導体膜にある１０16〜１０18/cm3のダングリングボンド
を終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起
された水素を用いる）を行っても良い。
【００７９】
活性化および水素化の工程が終了したら、有機絶縁物材料からなる層間絶縁膜１３９を
１．０〜２．０μｍの平均厚を有して形成する。有機樹脂材料としては、ポリイミド、ア
クリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用するこ
とができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、
クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２
液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後
、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０
℃で６０分焼成して形成することができる。（図５（Ｃ））
【００８０】
このように、層間絶縁膜１３９を有機絶縁物材料で形成することにより、表面を良好に
平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を
低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように
、保護絶縁膜１３８として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン
膜などと組み合わせて用いる必要がある。
【００８１】
その後、フォトマスクＰＭ５を用い、所定のパターンのレジストマスクを形成し、それ
ぞれの島状半導体膜に形成されたソース領域またはドレイン領域に達するコンタクトホー
ルを絶縁膜１３８、１３９に形成する。更に、端子部１８２の絶縁膜１３８、１３９を除
去する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチン
グガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る層間絶縁膜１３９をま
ずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として保護絶縁膜１３８を
エッチングする。さらに、島状半導体膜との選択比を高めるために、エッチングガスをＣ
ＨＦ3に切り替えてゲート絶縁膜をエッチングすることにより、良好にコンタクトホール
を形成することができる。
【００８２】
そして、ソース／ドレイン配線及び接続配線１８３を形成する金属膜１４０と透明導電
膜１４１の積層膜を形成する。ここでは、金属膜１４０としてＴｉ膜を５０〜１５０nmの
厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜とコンタク
トを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さでス
パッタ法で形成する。また、金属膜１４０として、Ｔｉ膜／ＴｉＮ膜／Ａｌ膜でなる積層
膜を成膜してもよい。
【００８３】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉ
ｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成して用いる
ことができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特
にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸
化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜
鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安定性にも優れているので、ドレイン配線
１６９の端面で接触するＡｌとの腐蝕反応を防止できる。同様に、酸化亜鉛（ＺｎＯ）も
適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添
加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。本実施例では透明導電膜１
４１として酸化インジウム酸化亜鉛合金を形成する。（図６（Ａ））
【００８４】
図９に図６（Ａ）に対応する接続配線１８３の端子部１８２部分の構造を示す。（Ａ）
は配線の長尺方向に垂直な断面に対応し、（Ｂ）は長尺方向に沿った断面図に対応し、Ｔ
ＦＴとの構造と積層関係が明らかになるようにした。（Ｃ）は上面図である。図１０、図
１１も同様である。
【００８５】
フォトマスクＰＭ６によりレジストマスクパターンを形成し、エッチングによってソー
ス配線１４８〜１５２とドレイン配線１５３〜１５８を形成する。及び、図１０に示すよ
うに接続配線１８３を形成する。ここで、ドレイン配線１５７は画素電極として機能する
ものである。（図６（Ｂ）、図１０）。
【００８６】
この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例
えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理
を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。また、この
ような熱処理により保護絶縁膜１３８や、下地膜１０２にに存在する水素を島状半導体膜
１０４〜１０８に拡散させ水素化をすることもできる。いずれにしても、島状半導体膜１
０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０
．０１〜０．１atomic％程度付与すれば良かった。
【００８７】
こうして６枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画
素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型Ｔ
ＦＴ２００、第１のｎチャネル型ＴＦＴ２０１、第２のｐチャネル型ＴＦＴ２０２、第２
のｎチャネル型ＴＦＴ２０３、画素部には画素ＴＦＴ２０４、保持容量２０５が形成され
ている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００８８】
駆動回路の第１のｐチャネル型ＴＦＴ２００には、島状半導体膜１０４にチャネル形成
領域２０６、高濃度ｐ型不純物領域から成るソース領域２０７ａ、２０７ｂ、ドレイン領
域２０８ａ，２０８ｂを有したシングルドレインの構造を有している。
【００８９】
第１のｎチャネル型ＴＦＴ２０１の島状半導体膜１０５には、チャネル形成領域２０９
、ゲート電極１１９と重ならないＬＤＤ領域２１０、ソース領域２１２、ドレイン領域２
１１が形成されている。ＬＤＤ領域２１０のチャネル長方向の長さは１．０〜４．０μｍ
、好ましくは２．０〜３．０μｍとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の長さ
をこのようにすることにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキ
ャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。
【００９０】
サンプリング回路の第２のｐチャネル型ＴＦＴ２０２の島状半導体膜１０６には、チャ
ネル形成領域２１３、高濃度ｐ型不純物領域から成るソース領域２１４ａ、２１４ｂ、ド
レイン領域２１５ａ、２１５ｂが形成され、シングルドレインの構造となっている。
【００９１】
第２のｎチャネル型ＴＦＴ２０３には、島状半導体膜１０７にチャネル形成領域２１６
、ＬＤＤ領域２１７、２１８、ソース領域２２０、ドレイン領域２１９が形成されている
。ＬＤＤ領域２１７、２１８の長さは１．０〜４．０μｍとする。
【００９２】
画素ＴＦＴ２０４には、島状半導体膜１０８にチャネル形成領域２２１、２２２、ＬＤ
Ｄ領域２２３〜２２５、ソースまたはドレイン領域２２６〜２２８を有している。ＬＤＤ
領域のチャネル長方向の長さは０．５〜４．０μｍ、好ましくは１．５〜２．５μｍであ
る。更に画素ＴＦＴ２０４には保持容量が接続されている。保持容量２０５は、ゲート絶
縁膜２０９を誘電体にし、容量配線１２３と画素ＴＦＴ２０４のドレイン領域２２８に接
続する半導体膜２２９を電極にするコンデンサーである。図６（Ｂ）では画素ＴＦＴ２０
４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設
けたマルチゲート構造としても差し支えない。
【００９３】
図１３は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図６（
Ｂ）に示す画素部の断面図に対応している。画素ＴＦＴ２０４は、ゲート配線を兼ねるゲ
ート電極１２２は、図示されていないゲート絶縁膜を介してその下の島状半導体膜１０８
と交差している。図示はしていないが、島状半導体膜１０８には、ソース領域、ドレイン
領域、ＬＤＤ領域が形成されている。また、２５６はソース配線１５２とソース領域２２
６とのコンタクト部、２５７はドレイン配線１５７とドレイン領域２２８とのコンタクト
部である。保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２２８から延在する半導
体膜２２９とゲート絶縁膜を介して容量配線１２３が重なる領域で形成されている。この
構成において半導体膜２２９には、価電子制御を目的とした不純物元素は添加されていな
い。
【００９４】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成す
るＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とし
ている。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域
やソース領域およびドレイン領域の活性化を容易としている。
【００９５】
更に本実施例では、図７に示すように、上述した工程を経たアクティブマトリクス基板
からに柱状スペーサ１７２を形成する。同時に、柱状スペーサ１７２を作製すると共に、
接続配線１８３の端子部１８２の側面を保護する保護膜１７４を形成する。柱状スペーサ
１７２の材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布
した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンな
どで１５０〜２００℃で加熱して硬化させる。
【００９６】
このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせる
ことができるが、好ましくは、図１４で示すように、柱状スペーサ１７２の形状は柱状で
頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルと
しての機械的な強度を確保することができる。形状は円錐状、角錐状など特別の限定はな
いが、例えば円錐状としたときに具体的には、高さＨを１．２〜５μｍとし、平均半径Ｌ
１を５〜７μｍ、平均半径Ｌ１と底部の半径Ｌ２との比を１対１．５とする。このとき側
面のテーパー角は±１５°以下とする。
【００９７】
スペーサの配置は任意に決定すれば良いが、好ましくは、図７に示すように、画素部１
８８においてはドレイン配線１５７（画素電極）のコンタクト部２５１と重ねてその部分
を覆うように柱状スペーサ１７２を形成すると良い。コンタクト部２５１は平坦性が損な
われこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部２５１
にスペーサ用の樹脂を充填する形で柱状スペーサ１７２を形成することで、ディスクリネ
ーションなどを防止することができる。
【００９８】
図１１に示すように、柱状スペーサ１７２の作製過程で、接続配線１８３の側面を保護
する保護膜１７４が形成される。保護膜１７４は端子部１８２において、透明導電膜１４
１の表面だけを露出するように形成される。保護膜１７４の形状は露光と現像処理の条件
によって決定できる。この構成により、接続配線１８３の端子部１８２において、金属膜
１４０は保護膜１７４、ゲート絶縁膜１０９、及び透明導電膜１４１接して、覆われるた
め、外気に曝されることがない。
【００９９】
その後、基板１０１の表面に配向膜１７３を形成する。端子部１８２には配向膜１７３
は形成されない。通常液晶表示素子の配向膜にはポリイミド樹脂が用いられる。配向膜１
７３を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配
向するようにした。画素部に設けた柱状スペーサ１７２の端部からラビング方向に対して
ラビングされない領域が２μｍ以下となるようにした。また、ラビング処理では静電気の
発生がしばしば問題となるが、駆動回路のＴＦＴ上にもスペーサ１７２を形成しておくと
、スペーサとしての本来の役割と、静電気からＴＦＴを保護する効果を得ることができる
。
【０１００】
以上により、基板間隔を保持する柱状スペーサ１７２が基板１０１と一体化したアクテ
ィブマトリクス基板が完成する。なお、配向膜１７３を形成した後、柱状スペーサ１７２
を形成した構成とすることもできる。（図７、図１１）
【０１０１】
アクティブマトリクス基板と対になる対向基板には、図８に示すように、基板２５１上
に遮光膜２５２、図示しないカラーフィルター、透明導電膜２５３および配向膜２５４が
形成されている。遮光膜２５２はＴｉ、Ｃｒ、Ａｌなどを１５０〜３００nmの厚さで形成
する。
【０１０２】
そして、図８に示すように画素部と駆動回路が形成されたアクティブマトリクス基板と
対向基板とをシール剤１７９で貼り合わせる。シール剤１７９にはフィラーが混入されて
いて、このフィラーと柱状スペーサ１７２によって均一な間隔を持って２枚の基板が貼り
合わせられる。そして、基板の隙間に液晶材料２６０を注入し、封止剤（図示せず）によ
って完全に封止して、液晶パネルが完成する。
【０１０３】
更に、アクティブマトリクス基板１００上の回路を映像信号を入力するための回路や、
電力を供給するための電源等に接続するため、図１２に示すように、端子部１８２におい
て、接続配線１８３とＦＰＣ１９１を異方性導電膜１９５によって電気的に接続する。図
１２（Ａ）は端子部１８２の配線の長尺方向と垂直な面の断面図であり、図１２（Ｂ）は
長尺方向に沿った断面である。
【０１０４】
図１２に示すように異方性導電膜１９５は接着剤１９５ａ内に金やクロムなどでメッキ
された数十〜数百μｍ粒子１９５ｂにより構成され、この粒子１９５ｂが接続配線１８３
とＦＰＣの配線１９１ｂとに接触することにより、アクティブマトリクス基板１００とＦ
ＰＣ１９１電気的に接続することができる。ＦＰＣ１９１は基板１０１との接着強度を高
めるために、外端子部１８２の外側にはみだしており、端部には樹脂層１９２が設けられ
、機械的強度を高めている。
【実施例２】
【０１０５】
実施例１では、接続配線１８３をＴＦＴのソース／ドレイン配線と同じ作製工程で作製
したが、本実施例では、ゲート配線と同じ工程で接続配線１８３を作製するとする。図１
５を用いて、本実施例を説明する。ＴＦＴの作製工程は実施例１を用いる。図１５におい
て、図３〜図８と同じ符号は同じ構成要素をさす。
【０１０６】
まず、実施例１の作製工程に従って、図９（Ｃ）の工程までを行う。次に、ゲート配線
を構成する導電膜３０１と透明導電膜３０２の積層膜を成膜する。導電膜３０１は実施例
１述べたゲート配線を構成する導電膜１１０や１１１の材料を用いればよい。また透明導
電膜３０２としては、ＴＦＴのソース／ドレイン配線の表面に形成された透明導電膜１４
１と同じ材料を用いることができる。ここでは、導電膜３０１として、ＷＮ膜／Ｗ膜の積
層膜をスパッタ法で成膜し、透明導電膜としてＩＴＯ膜を成膜する（図１５（Ａ））。
【０１０７】
そして、図４（Ａ）に示すようにレジストマスクを形成し、導電膜３０１と透明導電膜
３０２をエッチングして、ＴＦＴのゲート配線及び図１５（Ｂ）に示すように接続配線３
０４を形成する。Ｗを主成分とする材料で形成されている場合には、高速でかつ精度良く
エッチングを実施するために高密度プラズマを用いたドライエッチング法を適用すること
が望ましい。
【０１０８】
高密度プラズマを得る手法の一つとして、誘導結合プラズマ（Inductively Coupled Pl
asma：ＩＣＰ）エッチング装置を用いると良い。ＩＣＰエッチング装置を用いたＷのエッ
チング法は、エッチングガスにＣＦ4とＣｌ2の２種のガスを反応室に導入し、圧力０．５
〜１．５Ｐａ（好ましくは１Ｐａ）とし、誘導結合部に２００〜１０００Ｗの高周波（１
３．５６ＭＨｚ）電力を印加する。この時、基板が置かれたステージには２０Ｗの高周波
電力が印加され、自己バイアスで負電位に帯電することにより、正イオンが加速されて異
方性のエッチングを行うことができる。ＩＣＰエッチング装置を使用することにより、Ｗ
などの硬い金属膜も２〜５nm／秒のエッチング速度を得ることができる。また、残渣を残
すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増しオ
ーバーエッチングをすると良い。
【０１０９】
しかし、この時に下地とのエッチングの選択比に注意する必要がある。例えば、Ｗ膜に
対する酸化窒化シリコン膜（ゲート絶縁膜１０９）の選択比は２．５〜３であるので、こ
のようなオーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０
nm程度エッチングされて実質的に薄くなる。
【０１１０】
そして、実施例１で説明したようにＴＦＴの半導体膜にリン、ボロンを添加し、図５（
Ａ）に示すように保護絶縁膜１３８を形成し、半導体膜に添加したリン、ボロンを活性化
する（図１５（Ｃ））。
【０１１１】
そして、図５（Ｃ）に示すように層間絶縁膜１３９を形成する。層間絶縁膜１３９の材
料は実施例１で説明したた材料を選択すればよく、シリコン系の無機絶縁膜でもよいし、
アクリル等の有機樹脂膜でもよい（図１５（Ｄ））。
【０１１２】
次に、図６に示すように、保護絶縁膜１３８に層間絶縁膜１３９に島状半導体膜に形成
されたソース領域またはドレイン領域に達するコンタクトホールを形成すると同時に、接
続配線３０４の端子部において、端子部の側面を覆う保護膜３０４を形成する（図１５（
Ｅ））。
【０１１３】
以降の工程は実施例１と同様に実施して、アクティブマトリクス基板１００を完成する
。そして、アクティブマトリクス基板１００と対向基板２５０をシール剤１７９によって
貼り合わせ液晶材料２６０を封入し、接続配線３０４とＦＰＣ１９１を異方性導電膜１９
５によって電気的に接続する（図１５（Ｆ））。
【０１１４】
本実施例では、保護膜３０４によって、接続配線３０４の導電膜３０１の側面を覆って
いるため、導電膜３０１は保護膜３０４、ゲート絶縁膜１０９、透明導電膜３０２でくる
まれた構造となり、外気に曝されることがない。
【実施例３】
【０１１５】
本実施例は実施例１の変形例であり、ゲート配線の断面形状がテーパ状になるようにし
たものであり、また、接続配線をゲート配線と同じ作製工程で作製するようにした例であ
る。図１７〜図１９を用いて本実施例のアクティブマトリクス基板の作製工程を説明する
。ここでは、画素部の画素ＴＦＴおよび保持容量と、画素部の周辺に設けられる駆動回路
のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。図２１に接続配線
の作製工程を示す。
【０１１６】
図１７（Ａ）において、ガラス基板６０１表面に、酸化シリコン膜、窒化シリコン膜ま
たは酸化窒化シリコン膜などの絶縁膜から成る下地膜６０２を形成する。本実施例では、
プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから成膜される酸化窒化シリコン膜を１０〜
２００nmし、酸化窒化シリコン膜表面にＳｉＨ4、Ｎ2Ｏから成膜される酸化窒化水素化シ
リコン膜６０２を５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成す
る。
【０１１７】
次に、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成し、実施例１と同
様に結晶化して、結晶質シリコン膜を形成する。そしてフォトマスクＰＭ１１を用いて、
フォトリソグラフィーの技術により、結晶質シリコン膜上にレジストパターンを形成し、
ドライエッチングによって結晶質半導体膜を島状に分割し、島状半導体膜６０４〜６０８
を形成する。結晶質シリコン膜のドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
次に、ゲート絶縁膜６０９はプラズマＣＶＤ法で１２０ｎｍの厚さで酸化窒化シリコン膜
から形成する。
【０１１８】
そして、ゲート絶縁膜６０９上にゲート配線を形成するために金属膜６１１、６１２と
透明導電膜６１３の積層膜を耐熱性導電膜を形成する。金属膜６１１をＷＮ膜で、金属膜
膜６１２をＷ膜で形成し、透明導電膜６１３に酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―
ＺｎＯ）を成膜する（図１７（Ａ）、図２１（Ａ））
。
【０１１９】
第２のフォトマスクＰＭ１２を用い、フォトリソグラフィーの技術を使用してレジスト
マスクRM21〜RM27を形成し、透明導電膜６１３をエッチングして、ゲート配線６１８〜６
２２と容量配線６２３、接続配線６８３の最上層６１８ａ〜６２３ａ、６８３ａを形成す
る。（図１７（Ｂ）、図２１（Ｂ））
【０１２０】
透明導電膜でなる最上層６１８ａ〜６２３ａ、６８３ａの側面は図１８（Ｂ）
、図２１（Ｂ）に示すように、レジストマスクRM21〜RM27よりも後退するようにエッチン
グされる。次に、  金属膜６１１、６１３を一括でエッチングして、テーパー状の断面を
有するゲート配線６１８〜６、２２、容量配線６２３及び接続配線６８３が完成する。（
図１７（Ｃ）、図２１（Ｃ））
【０１２１】
配線６１８〜６２３、６８３は、透明導電膜６１３でなる層６１８ａ〜６２３ａ、６８
３ａと、金属膜６１２でなる層６１８ｂ〜６２３ｂ、６８３ｂと、金属膜６１１でなる層
６１８ｃ〜６２３ｃ、６８３ｃが積層された構造となる。
【０１２２】
このとき少なくともゲート配線６１８〜６２２の端部にテーパー部が形成されるように
エッチングする。このエッチング加工はＩＣＰエッチング装置により行う。エッチングガ
スにＣＦ4とＣｌ2の混合ガスを用いその流量をそれぞれ３０SCCMとして、放電電力３．２
mW/cm2(13.56MHz)、バイアス電力２２４mW/cm2(13.56MHz)、圧力１．０Ｐａでエッチング
を行った。このようなエッチング条件によって、ゲート配線６１８〜６２２の端部におい
て、該端部から内側にむかって徐々に厚さが増加するテーパー部が形成され、その角度は
２５〜３５°、好ましくは３０°となる。テーパー部の角度は、後にＬＤＤ領域を形成す
る低濃度ｎ型不純物領域の濃度勾配に大きく影響する。尚、テーパー部の角度θ１は、テ
ーパー部の長さ（ＷＧ）とテーパー部の厚さ（ＨＧ）を用いてＴａｎ（θ１）＝ＨＧ／Ｗ
Ｇで表される。
【０１２３】
また、残渣を残すことなくエッチングするためには、絶縁膜６０９の厚さの１０〜２０
％程度の割合でオーバーエッチングする。しかし、この時に下地とのエッチングの選択比
に注意する必要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜６０９
）の選択比は表１で示したように２〜４（代表的には３）であるので、このようなオーバ
ーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチン
グされて実質的に薄くなり、新たな形状のゲート絶縁膜６１０が形成された。
【０１２４】
そして、画素ＴＦＴおよび駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するため
に、ｎ型を付与する不純物元素添加の工程（ｎ-ドープ工程）を行う。
ゲート電極の形成に用いたレジストマスク１１２〜１１７をそのまま残し、端部にテーパ
ー部を有するゲート配線６１８〜６２２をマスクとして自己整合的にｎ型を付与する不純
物元素としてリンをイオンドープ法で添加する（図１８（Ａ）
）。
【０１２５】
ここでは、ｎ型を付与する不純物元素を配線６１８〜６２３のテーパー部とゲート絶縁
膜６１０とを通して、その下に位置する半導体膜に達するように添加するために、加速電
圧を高く８０〜１６０ｋｅＶとし、ＬＤＤ領域を形成するためにドーズ量を低く、１×１
０13〜５×１０14atoms／cm2とする。半導体膜に添加される不純物の濃度は１×１０16〜
１×１０19atoms／cm3の濃度範囲で添加する。このようにして、図１８（Ａ）に示すよう
に島状半導体膜に低濃度ｎ型不純物領域６２４〜６２９を形成する。
【０１２６】
この工程において、低濃度ｎ型不純物領域６２４〜６２８において、少なくともゲート
配線６１８〜６２２に重なった部分に含まれるリン（Ｐ）の濃度勾配は、ゲート配線６１
８〜６２２のテーパー部の膜厚変化を反映する。即ち、低濃度ｎ型不純物領域６２４〜６
２８へ添加されるリン（Ｐ）の濃度は、ゲート配線に重なる領域において、ゲート配線の
側面に向かって徐々に濃度が高くなる。これはテーパー部の膜厚の差によって、半導体膜
に達するリン（Ｐ）の濃度が変化するためである。尚、図１８（Ａ）では低濃度ｎ型不純
物領域６２４〜６２８を斜めに図示しているが、これはリン（Ｐ）が添加された領域を直
接的に示しているのではなく、上述のようにリンの濃度変化がゲート配線６１８〜６２２
のテーパー部の形状に沿って変化していることを表している。
【０１２７】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する高
濃度ｎ型不純物領域の形成を行った（ｎ+ドープ工程）。レジストマスクRM21〜RM26を残
し、今度はゲート配線６１８〜６２２がリン（Ｐ）を遮蔽するマスクとなるように、イオ
ンドープ法において１０〜３０ｋｅＶの低加速電圧の条件で添加する。このようにして高
濃度ｎ型不純物領域６３０〜６３５を形成する。これら領域６３０〜６３５を覆うゲート
絶縁膜６１０は、ゲート配線の形成工程においてオーバーエッチングされたため、当初の
膜厚である１２０nmから薄くなり、７０〜１００nmとなっている。そのためこのような低
加速電圧の条件でも良好にリン（P）を添加することができる。そして、これら領域６３
０〜６３５のリン（Ｐ）の濃度は１×１０20〜１×１０21atoms／cm3の範囲となるように
する（図１８（Ｂ））。
【０１２８】
そして、ｐチャネル型ＴＦＴを形成する島状半導体膜６０４、６０６にソース領域およ
びドレイン領域とする高濃度ｐ型不純物領域６３６、６３７を形成する。ここでは、ゲー
ト配線６１８、１２０をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に
高濃度ｐ型不純物領域６３６、６３７を形成する。このとき、ｎチャネル型ＴＦＴを形成
する島状半導体膜６０５、１０７、１０８は、第３のフォトマスクPM23を用いてレジスト
マスクRM29〜RM31を形成し全面を被覆しておく（図１８（Ｃ））。
【０１２９】
ここで形成される不純物領域６３６、６３７はジボラン（Ｂ2Ｈ6）を用いたイオンドー
プ法で形成する。そして、ゲート配線と重ならない高濃度ｐ型不純物領域のボロン（Ｂ）
濃度が３×１０20〜３×１０21atoms／cm3となるようにする。
また、ゲート配線と重なる不純物領域にもゲート絶縁膜とゲート電極のテーパー部を介し
て不純物元素が添加されるので、実質的に低濃度ｐ型不純物領域として形成され、少なく
とも１．５×１０19atoms／cm3以上の濃度とし、ボロン（Ｂ）
の濃度を図１８（Ａ）の工程で添加されたリン（Ｐ）濃度の１．５から３倍となるように
することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するた
めに何ら問題は生じない。
【０１３０】
その後、図１９（Ａ）、図２１（Ｄ）に示すように、酸化窒化シリコンでなる保護絶縁
膜６３８を形成する。酸化窒化シリコン膜はプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3
から成膜する。その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元
素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行
う。
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で
、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体膜を水素化する工程を行
う。この工程は熱的に励起された水素により島状半導体膜にある１０16〜１０18/cm3のダ
ングリングボンドを終端する工程である。
【０１３１】
活性化および水素化の工程が終了したら、有機絶縁物材料からなる層間絶縁膜６３９を
平均の厚さが１．０〜２．０μｍとなるように形成する（図１９（Ｂ）
、図２１（Ｅ））。
【０１３２】
その後、第４のフォトマスクPM24を用い、所定のパターンのレジストマスクを形成し、
それぞれの島状半導体膜に形成されたソース領域またはドレイン領域に達するコンタクト
ホール及び、図２１（Ｅ）に示すように接続配線６８３の側面を覆う保護膜６７３を形成
する。
【０１３３】
この工程はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、
Ｈｅの混合ガスを用い有機樹脂材料から成る層間絶縁膜６３９をまずエッチングし、その
後、続いてエッチングガスをＣＦ4、Ｏ2として保護絶縁膜６３８をエッチングする。さら
に、島状半導体膜との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えてゲ
ート絶縁膜６１０をエッチングすることにより、良好にコンタクトホールを形成すること
ができる。
【０１３４】
図２１（Ｅ）に示すように、保護膜６７３によって接続配線６８３の側面を覆うことに
より、接続配線６８３の金属膜でなる層６８３ｃ、６８３ｂの表面は透明導電膜でなる層
６８３ａとゲート絶縁膜６１０と保護膜６７３に接した状態で囲まれるため、外気に曝さ
れることがない。
【０１３５】
そして、Ｔｉ膜（５０〜１５０nm）／Ａｌ膜（３００〜４００nm）を積層した金属膜と
、金属膜表面に透明導電膜を８０〜１２０nmの厚さで形成し、形成図１９（Ｃ）に示すよ
うに、金属膜をスパッタ法や真空蒸着法で形成し、第５のフォトマスクPM25によりレジス
トマスクパターンを形成し、金属膜と透明導電膜をエッチングして、ソース配線６４８〜
６５２とドレイン配線６５３〜６５７を形成する。ここで、ドレイン配線６５７は画素電
極として機能するものである。ドレイン配線６５８は隣の画素に属する画素電極を表して
いる。
【０１３６】
駆動回路の第１のｐチャネル型ＴＦＴ７００には、島状半導体膜６０４にチャネル形成
領域７０６、高濃度ｐ型不純物領域から成るソース領域７０７、ドレイン領域７０８が形
成されている。領域７０７、７０８において、ゲート電極と重なる領域はボロン濃度が低
いＬＤＤ領域となっている。
【０１３７】
第１のｎチャネル型ＴＦＴ７０１には、島状半導体膜６０５にチャネル形成領域７０９
、低濃度ｎ型不純物領域で形成されゲート配線と重なるＬＤＤ領域、７１０、７１１、高
濃度ｎ型不純物領域で形成するソース領域７１３、ドレイン領域７１２を有している。
【０１３８】
このＬＤＤ領域におけるリン（Ｐ）の濃度分布はチャネル形成領域７０９から遠ざかる
につれて増加する。この増加の割合は、イオンドープにおける加速電圧やドーズ量などの
条件、テーパーの角度θ１やゲート配線６１９の厚さによって異なってくる。このように
、ゲート電極の端部をテーパー形状として、そのテーパー部を通して不純物元素を添加す
ることにより、テーパー部の下に存在する半導体膜中に、徐々に前記不純物元素の濃度が
変化するような不純物領域を形成することができる。本発明はこのような不純物領域を積
極的に活用する。ｎチャネル型ＴＦＴにおいてこのようなＬＤＤ領域を形成することによ
り、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦ
Ｔの劣化を防止することができる。
【０１３９】
駆動回路の第２のｐチャネル型ＴＦＴ７０２はＴＦＴ７００と同様に、島状半導体膜６
０６にチャネル形成領域７１４、高濃度ｐ型不純物領域で形成されるソース領域７１５、
ドレイン領域７１６を有する。領域７１５、７１６においてゲート配線と重なった領域は
ボロン濃度が低いｐ型のＬＤＤ領域となっている。
【０１４０】
第２のｎチャネル型ＴＦＴ７０３には、島状半導体膜６０７にチャネル形成領域７１７
、ゲート電極６２１と重なるＬＤＤ領域７１８、７１９、高濃度ｎ型不純物領域で形成す
るソース領域７２０、ドレイン領域７２１を有している。ＬＤＤ領域７１８、７１９は、
ＬＤＤ領域７１１、７１２と同じ構成とする。
【０１４１】
画素ＴＦＴ７０４には、島状半導体膜６０８にチャネル形成領域７２３、７２４、低濃
度ｎ型不純物領域で形成するＬＤＤ領域７２５〜７２８、高濃度ｎ型不純物領域で形成す
るソースまたはドレイン領域７２９〜７３１を有している。ＬＤＤ領域７２５〜７２８は
、ＬＤＤ領域７１１、７１２と同じ構成とする。
【０１４２】
さらに、保持容量７０５においては、半導体膜６０８にチャネル形成領域７３２と、Ｌ
ＤＤ領域７３３、７３４、ｎ型の高濃度不純物領域７３５が改正され、ゲート絶縁膜６１
０を誘電体に、容量配線６２３と、半導体膜６０８を電極にする。
【０１４３】
そして、実施例１と同様に、第６のフォトマスクを用いて、基板間隔を保持する柱状ス
ペーサ６７２を形成し、配向膜６７４を形成しラビングする。そして、実施例１と同様に
、対向基板２５０とアクティブマトリクス基板７００をシール剤６８６と貼り合わせ、基
板の隙間に液晶材料２６０を封入する。対向基板２５０の構成は図８と同様である。
【０１４４】
更に、図２１（Ｆ）に示すように、接続配線６８３の端子部において、接着剤１９５ａ
に導電粒１９５ｂが分散された異方性導電膜１９５によって、ＦＰＣ１９１を電気的に接
続する。ＦＰＣ１９１において、１９１ａはポリイミド等でなる基板であり、１９１ｂは
銅等でなる配線である。
【０１４５】
実施例１〜３ではトップゲート型ＴＦＴを示したが、ボトムゲート型ＴＦＴに置き換え
ることは当業者であれば容易である。また、これた実施例では、アクティブマトリクス基
板について説明したが、これら実施例の接続配線の構造は他の半導体装置にも適用できる
ことはいうまでもない。実施例２、３のように接続配線の保護膜をＴＦＴの層間絶縁膜で
形成する場合には、アクティブマトリクス型のＥＬ装置などＴＦＴでなる回路を有する半
導体装置に適用可能である。
【実施例４】
【０１４６】
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置並びにＥＬ
型表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装
置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機
器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末（
モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステムなどが上げ
られる。それらの一例を図２３に示す。
【０１４７】
図２３（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを
備えた本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構
成される。本発明は表示装置２００３やその他の信号処理回路を形成することができる。
【０１４８】
図２３（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２
１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本
発明は表示装置２１０２やその他の信号制御回路に適用することができる。
【０１４９】
図２３（Ｃ）は携帯情報端末であり、本体２２０１、画像入力部２２０２、受像部２２
０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は表示装置２２０
５やその他の信号制御回路に適用することができる。
【０１５０】
このような携帯型情報端末は、屋内はもとより屋外で使用されることも多い。
長時間の使用を可能とするためにはバックライト使用せず、外光を利用する反射型の液晶
表示装置が低消費電力型として適しているが、周囲が暗い場合にはバックライトを設けた
透過型の液晶表示装置が適している。このような背景から反射型と透過型の両方の特徴を
兼ね備えたハイブリット型の液晶表示装置が開発されているが、本発明はこのようなハイ
ブリット型の液晶表示装置にも適用できる。
【０１５１】
図２２に実施例１の液晶パネルを携帯型情報端末に適用した例を示す。表示装置２２０
５はタッチパネル３００２、液晶表示装置３００３、ＬＥＤバックライト３００４により
構成されている。タッチパネル３００２は携帯型情報端末の操作を簡便にするために設け
ている。タッチパネル３００２の構成は、一端にＬＥＤなどの発光素子３１００を、他の
一端にフォトダイオードなどの受光素子３２００が設けられ、その両者の間に光路が形成
されている。このタッチパネル３００２を押して光路を遮ると受光素子３２００の出力が
変化するので、この原理を用いて発光素子と受光素子を液晶表示装置上でマトリクス状に
配置させることにより、入力媒体として機能させることができる。
【０１５２】
図２３（Ｄ）はテレビゲームまたはビデオゲームなどの電子遊技機器であり、ＣＰＵ等
の電子回路２３０８、記録媒体２３０４などが搭載された本体２３０１、コントローラ２
３０５、表示装置２３０３、本体２３０１に組み込まれた表示装置２３０２で構成される
。表示装置２３０３と本体２３０１に組み込まれた表示装置２３０２とは、同じ情報を表
示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体２３０４の情
報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して
操作盤とすることもできる。また、本体２３０１とコントローラ２３０５と表示装置２３
０３とは、相互に信号を伝達するために有線通信としても良いし、センサ部２３０６、２
３０７を設けて無線通信または光通信としても良い。本発明は、表示装置２３０２、２３
０３に適用することができる。表示装置２３０３は従来のＣＲＴを用いることもできる。
【０１５３】
図２３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレ
ーヤーであり、本体２４０１、表示装置２４０２、スピーカー部２４０３、記録媒体２４
０４、操作スイッチ２４０５で構成される。尚、記録媒体にはＤＶＤ（Digital  Versati
le  Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示
、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うこ
とができる。本発明は表示装置２４０２やその他の信号制御回路に好適に利用することが
できる。
【０１５４】
図２３（Ｆ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５
０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明は表示装置２
５０２やその他の信号制御回路に適用することができる。
【０１５５】
図２４（Ａ）はフロント型プロジェクターであり、光源光学系および表示装置２６０１
、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用す
ることができる。図２４（Ｂ）はリア型プロジェクターであり、本体２７０１、光源光学
系および表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明
は表示装置やその他の信号制御回路に適用することができる。
【０１５６】
なお、図２４（Ｃ）に、図２４（Ａ）および図２４（Ｂ）における光源光学系および表
示装置２６０１、２７０２の構造の一例を示す。光源光学系および表示装置２６０１、２
７０２は光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミ
ラー２８０３、ビームスプリッター２８０７、液晶表示装置２８０８、位相差板２８０９
、投射光学系２８１０で構成される。投射光学系２８１０は複数の光学レンズで構成され
る。
【０１５７】
図２４（Ｃ）では液晶表示装置２８０８を三つ使用する三板式の例を示したが、このよ
うな方式に限定されず、単板式の光学系で構成しても良い。また、図２４（Ｃ）中で矢印
で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフ
ィルムや、ＩＲフィルムなどを設けても良い。また、図２４（Ｄ）は図２４（Ｃ）におけ
る光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０
１はリフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換
素子２８１５、集光レンズ２８１６で構成される。尚、図２４（Ｄ）に示した光源光学系
は一例であって図示した構成に限定されるものではない。
【０１５８】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイ
メージセンサの読み取り回路などに適用することも可能である。このように本願発明の適
用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。
【符号の説明】
【０１５９】
１０１  基板
１７２  柱状スペーサ
１７３  保護膜
１８２  端子部
１８３  接続配線
１８６  シール剤
１９１  ＦＰＣ
【図１】
0005487352.tif 000003
【図２】
0005487352.tif 000004
【図３】
0005487352.tif 000005
【図４】
0005487352.tif 000006
【図５】
0005487352.tif 000007
【図６】
0005487352.tif 000008
【図７】
0005487352.tif 000009
【図８】
0005487352.tif 000010
【図９】
0005487352.tif 000011
【図１０】
0005487352.tif 000012
【図１１】
0005487352.tif 000013
【図１２】
0005487352.tif 000014
【図１３】
0005487352.tif 000015
【図１４】
0005487352.tif 000016
【図１５】
0005487352.tif 000017
【図１６】
0005487352.tif 000018
【図１７】
0005487352.tif 000019
【図１８】
0005487352.tif 000020
【図１９】
0005487352.tif 000021
【図２０】
0005487352.tif 000022
【図２１】
0005487352.tif 000023
【図２２】
0005487352.tif 000024
【図２３】
0005487352.tif 000025
【図２４】
0005487352.tif 000026
【図２５】
0005487352.tif 000027
【図２６】
0005487352.tif 000028
【図２７】
0005487352.tif 000029
【図２８】
0005487352.tif 000030
【図２９】
0005487352.tif 000031
【図３０】
0005487352.tif 000032