(57)【特許請求の範囲】
【請求項１】
入力端子と出力端子とグラウンドとのいずれかの間に、
インダクタおよび該インダクタに接続されるスイッチングトランジスタを備えるＤＣ−ＤＣコンバータ部を制御するＤＣ−ＤＣコンバータの制御回路であって、
前記制御回路は、
前記スイッチングトランジスタに流れる電流に対応した検出信号を出力する電流検出手段と、
第１のランプ信号を生成する第１のランプ信号生成手段と、
該第１のランプ信号を上にシフトさせた第２のランプ信号を生成する第２のランプ信号生成手段と、
前記スイッチングトランジスタに流れる電流に対応した検出信号と、前記第１のランプ信号との合成信号を生成する合成信号生成手段と、
前記出力端子の電圧に基づくフィードバック電圧信号が反転入力端子に入力され、所定の基準信号が非反転入力端子に入力され、制御信号を生成する誤差増幅器と、
前記合成信号が非反転入力端子に入力され、前記制御信号が第１の反転入力端子に入力され、前記第２のランプ信号が第２の反転入力端子に入力されるコンパレータと、
前記コンパレータの出力信号に基づいたデューティー比の駆動信号を生成し、前記スイッチングトランジスタを駆動する駆動回路と、
を備えることを特徴とするＤＣ−ＤＣコンバータの制御回路。
【請求項２】
前記所定の基準信号が所定の基準電圧である請求項１に記載のＤＣ−ＤＣコンバータの制御回路。
【請求項３】
前記駆動回路が、
所定の周期でパルス信号がセットに入力され、前記コンパレータの出力がリセットに接続されるフリップフロップ回路を有する請求項１または２に記載のＤＣ−ＤＣコンバータの制御回路。
【請求項４】
入力端子と出力端子とグラウンドとのいずれかの間に存在するインダクタおよび該インダクタに接続されるスイッチングトランジスタと、
請求項１乃至３のいずれか１項に記載の制御回路と、
を備えるＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータの制御回路およびＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータの制御回路としては、図１に示すような電流モード制御の制御回路が知られている（非特許文献１参照）。
【０００３】
図１に示す制御回路は、インダクタＬの一端が入力端子に接続され、インダクタＬの他端と出力端子との間に、ダイオードＤが接続され、インダクタＬとダイオードＤとの間のノードとグラウンドの間にスイッチングトランジスタＭ１が接続された昇圧型のＤＣ−ＤＣコンバータ部に接続された制御回路である。
【０００４】
図１に示す制御回路の制御動作を以下に説明する。
合成信号生成回路９３０は、スイッチングトランジスタＭ１に流れる電流ＩＭに基づいた検出信号Ｓ９１０と、ランプ信号生成手段９２０から出力されるランプ信号Ｓ９２０との合成信号Ｓ９３０をコンパレータ９５０の非反転入力端子に出力する。ここで、ランプ信号Ｓ９２０は、オンデューティーが５０％以上のとき、インダクタ電流ＩＬが基本波の１／ｎの周波数で発振するサブハーモニック発振を防ぐためのスロープ補償の役割を担っている。
【０００５】
一方、出力端子の電圧を抵抗Ｒ１とＲ２で分圧した電圧信号を入力端子と出力端子との間のノードの信号に基づく信号Ｓ９１１として誤差増幅器９４０の反転入力端子に入力し、所定の基準信号Ｓ９１２を誤差増幅器９４０の非反転入力端子に入力することにより、その差分を増幅し、コンパレータ９５０の反転入力端子に制御信号Ｓ９４０を出力している。この制御信号Ｓ９４０よりも合成信号Ｓ９３０の方が大きくなった時、コンパレータ９５０はＨＩＧＨの出力信号をフリップフロップ９６１のリセットに出力し、フリップフロップはＬＯＷの駆動信号Ｓ９６０が出力し、スイッチングトランジスタＭ１はＯＦＦとなる。そして、一定のクロックでＨＩＧＨのパルスをフリップフロップ９６１のセットに出力するオシレータ９６２によってフリップフロップはＨＩＧＨの駆動信号Ｓ９６０が出力し、再びスイッチングトランジスタＭ１はＯＮとなる。これらの動作を繰り返すことによりＤＣ−ＤＣコンバータとして動作するように制御している。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】「トランジスタ技術」、ＣＱ出版株式会社、２００４年４月号、Ｐ２１３〜２２２
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述の通り、図１に示すような電流モード制御の制御回路において駆動信号Ｓ９６０のデューティー比は、制御信号Ｓ９４０と合成信号Ｓ９３０を比較した結果によって決定される。スイッチングトランジスタＭ１がいったんＯＮすると、検出信号Ｓ９１０が増加し、合成信号Ｓ９３０も増加する。そして制御信号Ｓ９４０と等しくなるとＯＦＦし、次のスイッチングサイクルが始まるまでＯＦＦ状態となる。制御信号自体がスイッチングトランジスタＭ１に流れる電流ＩＭを制限するので、別途電流制限回路を設けなくてもインダクタＬに流れる電流ＩＬを間接的に制限することが可能になり、出力端子に接続される負荷への電流を制御することが可能になる。
【０００８】
しかし、該制御信号Ｓ９４０は入力端子と出力端子との間のノードの信号に基づく信号Ｓ９１１に応じて変化するものであり、入出力の状態によっては出力端子に接続される負荷に影響を与えうる大きな電流がインダクタＬに流れることがある。このような大きな電流がインダクタＬに流れることを防止する手段としては、図２に示すような多入力の反転入力端子が複数あるコンパレータ９５１を使用する方法が考えられる。
【０００９】
図２の制御回路は、多入力コンパレータ９５１の１つの反転入力端子に従来どおり制限信号Ｓ９４０を入力し、もう１つの反転入力端子に一定の制限信号Ｓ９２１を入力している。
【００１０】
図３に、制限信号Ｓ９４０が一定の制限信号Ｓ９２１よりも大きくなった場合の動作を示す。スイッチングトランジスタＭ１に流れる電流ＩＭに基づいた検出信号Ｓ９１０とランプ信号Ｓ９２０を合成して得られる合成信号Ｓ９３０が一定の制限信号Ｓ９２１と一致したとき、多入力コンパレータ９５１はＨＩＧＨの信号をフリップフロップ９６１のリセットに出力し、駆動信号Ｓ９６０がＬＯＷになり、スイッチングトランジスタＭ１はＯＦＦとなる。
【００１１】
図２の回路によれば、一見すると所望の電流制限が可能であるように思えるが、入出力電圧が変化し、スイッチングトランジスタＭ１のデューティー比が変化する場合等において、制限したいインダクタ電流ＩＬとは異なるインダクタ電流でスイッチングトランジスタＭ１をオフしてしまうという問題が生じる。
【００１２】
図４は、上記問題が生じる場合の波形図である。図４（ａ１）〜図４（ａ３）は、一定の制限信号Ｓ９２１によってオンデューティーが２０％となった場合を示し、図４（ｂ１）〜図４（ｂ３）は、一定の制限信号Ｓ９２１によってオンデューティーが６０％となった場合を示す図である。なお、オンデューティーの比率は入出力条件に基づいて変化するものであり、昇圧型ＤＣ−ＤＣコンバータにおいては、例えば入力電圧と出力電圧が近い場合には、オンデューティーが低くなる。
【００１３】
図４（ａ１）は、合成信号Ｓ９３０（ａ）が一定の制限信号Ｓ９２１によって制限されていることを示す図である。図４（ａ２）は、図４（ａ１）の合成信号Ｓ９３０（ａ）を合成前の検出信号Ｓ９１０（ａ）とランプ信号Ｓ９２０に分解した信号を示す図である。図４（ａ３）は、検出信号Ｓ９１０（ａ）から求まるインダクタ電流ＩＬ（ａ）およびそのピーク電流ＩＬｐｋ（ａ）を示す図である。
【００１４】
図４（ｂ１）は、合成信号Ｓ９３０（ｂ）が一定の制限信号Ｓ９２１によって制限されていることを示す図である。図４（ｂ２）は、図４（ｂ１）の合成信号Ｓ９３０（ｂ）を合成前の検出信号Ｓ９１０（ｂ）とランプ信号Ｓ９２０に分解した信号を示す図である。図４（ｂ３）は、検出信号Ｓ９１０（ｂ）から求まるインダクタ電流ＩＬ（ｂ）およびそのピーク電流ＩＬｐｋ（ｂ）を示す図である。
【００１５】
図４（ａ３）および（ｂ３）の比較から明確なように、ＩＬｐｋ（ａ）＞ＩＬｐｋ（ｂ）となっており、それぞれ異なるインダクタ電流のピーク値で制限していることがわかる。
【００１６】
すなわち、本発明は、入出力条件に寄らずインダクタ電流ＩＬを所望の値で制限することが可能なＤＣ−ＤＣコンバータの制御回路およびＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明者らは上記課題を解決するために鋭意検討した結果、本発明の請求項１に記載のＤＣ−ＤＣコンバータの制御回路は、入力端子と出力端子とグラウンドとのいずれかの間に、インダクタおよび該インダクタに接続されるスイッチングトランジスタを備えるＤＣ−ＤＣコンバータ部を制御するＤＣ−ＤＣコンバータの制御回路であって、上記制御回路は、上記スイッチングトランジスタに流れる電流に対応した検出信号を出力する電流検出手段と、第１のランプ信号を生成する第１のランプ信号生成手段と、該第１のランプ信号を上にシフトさせた第２のランプ信号を生成する第２のランプ信号生成手段と、上記スイッチングトランジスタに流れる電流に対応した検出信号と、上記第１のランプ信号との合成信号を生成する合成信号生成手段と、前記出力端子の電圧に基づくフィードバック電圧信号が反転入力端子に入力され、所定の基準信号が非反転入力端子に入力され、制御信号を生成する誤差増幅器と、上記合成信号が非反転入力端子に入力され、上記制御信号が第１の反転入力端子に入力され、上記第２のランプ信号が第２の反転入力端子に入力されるコンパレータと、上記コンパレータの出力信号に基づいたデューティー比の駆動信号を生成し、上記スイッチングトランジスタを駆動する駆動回路とを備えることにより上記課題を解決できることを見出し、本発明を完成させた。
【００１８】
また、請求項２に記載のＤＣ−ＤＣコンバータの制御回路は、上記所定の基準信号が所定の基準電圧であることを特徴とする。
【００１９】
また、請求項３に記載の上記駆動回路が、所定の周期でパルス信号がセットに入力され、上記コンパレータの出力がリセットに接続されるフリップフロップ回路を有することを特徴とする。
【００２０】
また、上記課題を解決するために、本発明の請求項４に記載のＤＣ−ＤＣコンバータは、入力端子と出力端子とグラウンドとのいずれかの間に存在するインダクタおよび該インダクタに接続されるスイッチングトランジスタと、請求項１乃至３のいずれか１項に記載の制御回路とを備えることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、インダクタ電流を所望の値で制限することが可能なＤＣ−ＤＣコンバータの制御回路およびＤＣ−ＤＣコンバータを提供することが可能になる。
【図面の簡単な説明】
【００２２】
【図１】従来の電流モード制限型の昇圧型ＤＣ−ＤＣコンバータの制御回路を示す回路図である。
【図２】一定の制限信号で合成信号を制御した電流モード制限型の昇圧型ＤＣ−ＤＣコンバータの制御回路を示す回路図である。
【図３】図２の制御回路の動作例を示す図である。
【図４】図２の制御回路の異なるオンデューティーでの電流制限の例を示す図である。
【図５】本発明の第１の実施形態によるＤＣ−ＤＣコンバータの制御回路を示す図である。
【図６】本発明の第２の実施形態によるＤＣ−ＤＣコンバータの制御回路の回路図であり、第１および第２のランプ信号生成手段と合成手段の具体的な回路構成の例を示す図である。
【図７】本発明の第３の実施形態による昇圧型ＤＣ−ＤＣコンバータの制御回路を示す図である。
【図８】図７の制御回路による電流制限の例を示す図である。
【図９】コンバータ部の例を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態について、図面を参照して詳細に説明する。
【００２４】
図５は、本発明の第１の実施形態によるＤＣ−ＤＣコンバータの制御回路の回路図である。
【００２５】
図５において、本発明の第１の実施形態による制御回路１は、入力端子３と出力端子４とグラウンド５のいずれかの間にインダクタＬと、該インダクタＬに接続されるスイッチングトランジスタＭ１を有するＤＣ−ＤＣコンバータ部２を制御するものである。
【００２６】
該制御回路１は、スイッチングトランジスタＭ１に流れる電流に対応した検出信号Ｓ１０を出力する電流検出手段１０と、第１のランプ信号Ｓ２０を生成する第１のランプ信号生成手段２０と、該第１のランプ信号と周期および傾きが同じである第２のランプ信号Ｓ２１を生成する第２のランプ信号生成手段２１と、上記検出信号Ｓ１０と、上記第１のランプ信号Ｓ２０との合成信号Ｓ３０を生成する合成信号生成手段３０と、入力端子３と出力端子４との間のノードの信号に基づく信号Ｓ１１が反転入力端子に入力され、所定の基準信号Ｓ１２が非反転入力端子に入力され、制御信号Ｓ４０を生成する誤差増幅器４０と、上記合成信号Ｓ３０が非反転入力端子に入力され、上記制御信号Ｓ４０が第１の反転入力端子に入力され、上記第２のランプ信号Ｓ２１が第２の反転入力端子に入力されるコンパレータ５１と、上記コンパレータ５１の出力信号Ｓ５０に基づいたデューティー比の駆動信号Ｓ６０を生成し、上記スイッチングトランジスタＭ１を駆動する駆動回路６０と、を備える。
【００２７】
ここで、上記ＤＣ−ＤＣコンバータ部２は、入力電圧を所望の出力電圧に変換するものであれば特に制限されず、例えば、図９（ａ）に示す非絶縁型チョッパー方式の昇圧型ＤＣ−ＤＣコンバータや、図９（ｂ）に示す非絶縁型チョッパー方式の降圧型ＤＣ−ＤＣコンバータや、図９（ｃ）に示す非絶縁型チョッパー方式の昇降圧型ＤＣ−ＤＣコンバータや、図９（ｄ）に示す絶縁昇降圧型のＤＣ−ＤＣコンバータなどが挙げられる。図９（ｃ）に示した非絶縁型チョッパー方式の昇降圧型ＤＣ−ＤＣコンバータの場合には、トランジスタＭおよびＭ’に流れる電流に対応した検出信号の両方を合成信号生成手段でランプ信号Ｓ２０と合成することにより後述の電流制限動作が可能である。
【００２８】
また、図９（ａ）〜（ｃ）の非絶縁のＤＣ−ＤＣコンバータは、ダイオードＤをスイッチングトランジスタＭと相補的に制御される素子（例えばトランジスタＭがｎ型ＭＯＳＦＥＴであればｐ型ＭＯＳＦＥＴ）を使用した同期整流ＤＣ−ＤＣコンバータとしても良い。
【００２９】
上記駆動回路６０は、コンパレータ５１からの出力信号に基づいたデューティー比の駆動信号Ｓ６０を生成するものであれば特に制限されず、制御されるＤＣ−ＤＣコンバータ部２の様態に応じて適宜適切なものを採用することができる。一例としては、一定の周期でセット又はリセットされるフリップフロップや、該フリップフロップからの信号を増幅および／または位相シフトさせることが可能なドライバを有する回路が挙げられる。
【００３０】
図６は、本発明の第２の実施形態によるＤＣ−ＤＣコンバータの制御回路の回路図であり、本発明で使用する第１のランプ信号生成手段２０、第２のランプ信号生成手段２１、および合成手段３０の具体的な回路構成の一例である。なお、トランジスタＭ３〜Ｍ５はいずれも同じサイズのトランジスタである。
【００３１】
第１のランプ信号生成手段２０は、オシレータ２０１と演算増幅器２０２とトランジスタＭ３、Ｍ４と抵抗Ｒ１で構成されており、オシレータ２０１から出力されるランプ信号に応じた電流信号を第１のランプ信号Ｓ２０として生成する。
【００３２】
第２のランプ信号生成手段２１は、トランジスタＭ５と定電流源２１１と抵抗Ｒ４とから構成されている。トランジスタＭ５には、上記第１のランプ信号Ｓ２０の電流信号をミラーした電流が発生し、この電流と、定電流源２１１から出力される電流信号Ｓ２１１とがノードＮ１で合成され、抵抗Ｒ４に流れる。よって、ノードＮ２は第１のランプ信号Ｓ２０が電流信号Ｓ２１１分だけ上にシフトした第２のランプ信号Ｓ２１を出力する。
【００３３】
合成手段３０は、抵抗Ｒ２とＲ３で構成されている。ノードＮ４には上記第１のランプ信号Ｓ２０が流れ、ノードＮ３には検出信号Ｓ１０が入力される。よって、ノードＮ４は上記第１のランプ信号Ｓ２０と検出信号Ｓ１０の合成信号Ｓ３０を出力する。
【００３４】
図７は、本発明の第３の実施形態によるＤＣ−ＤＣコンバータの制御回路の回路図である。
【００３５】
図７に示す制御回路１は、インダクタＬの一端が入力端子３に接続され、インダクタＬの他端と出力端子４の間にスイッチングトランジスタＭ２としてｐ型ＭＯＳＦＥＴが接続され、インダクタＬとｐ型ＭＯＳＦＥＴとの間のノードとグラウンド５との間にスイッチングトランジスタＭ１としてｎ型ＭＯＳＦＥＴが接続された非絶縁型チョッパー方式の昇圧型の同期整流ＤＣ−ＤＣコンバータ部２の制御回路である。図示はしないが、スイッチングトランジスタＭ１，Ｍ２の閾値電圧等の特性に応じてフリップフロップ６１からの出力信号を位相シフトした２つの駆動信号をスイッチングトランジスタＭ１，Ｍ２の各々に出力するドライバをフリップフロップ６１とスイッチングトランジスタの間に設けてもよい。
【００３６】
オシレータ６２から出力される一定周期のクロック信号がフリップフロップ６１のセットに入力され、駆動信号Ｓ６０はＨＩＧＨの信号となり、スイッチングトランジスタＭ１がオンし、ｐ型ＭＯＳＦＥＴがオフし、スイッチングトランジスタＭ１に電流ＩＭが流れる。
【００３７】
合成手段３０は、スイッチングトランジスタＭ１に流れる電流ＩＭに対応した信号Ｓ１０と第１のランプ信号Ｓ２０の合成信号Ｓ３０を多入力コンパレータ５１の非反転入力端子に出力する。
【００３８】
誤差増幅器４０は、反転入力端子に出力端子４の電圧を抵抗Ｒ１とＲ２で分圧した電圧信号Ｓ１１が入力され、非反転入力端子に所定の基準電圧Ｓ１２として基準電圧ＶＲＥＦが入力され、２つの入力の差を増幅した制御信号Ｓ４０を生成し、上記多入力コンパレータ５１の反転入力端子の１つに出力する。
【００３９】
第２のランプ信号生成手段２１は、上記第１のランプ信号を上にシフトさせた第２のランプ信号Ｓ２１を生成し、上記多入力コンパレータ５１のもう１つの反転入力端子に出力する。
【００４０】
多入力コンパレータ５１は、非反転入力端子に入力された合成信号Ｓ３０が反転入力端子に入力された制御信号Ｓ４０と第２のランプ信号Ｓ２１のいずれかと一致したとき出力信号Ｓ５０をフリップフロップ６１のリセットに出力し、駆動信号Ｓ６０はＬＯＷとなりスイッチングトランジスタＭ１をオフにし、ｐ型ＭＯＳＦＥＴをオンする。
【００４１】
図８は、図７の制御回路による電流制限の例を示す図である。
【００４２】
図８は、図７の回路において、制御信号Ｓ４０が第２のランプ信号Ｓ２１よりも十分に高くなった場合の動作波形である。
【００４３】
図８（ａ１）〜図８（ａ３）は、第２のランプ信号Ｓ２１によってオンデューティーが２０％となった場合を示し、図８（ｂ１）〜図８（ｂ３）は、第２のランプ信号Ｓ２１によってオンデューティーが６０％となった場合を示す図である。
【００４４】
図８（ａ１）は、合成信号Ｓ３０（ａ）が第２のランプ信号Ｓ２１によって制限されていることを示す図である。図８（ａ２）は、図８（ａ１）の合成信号Ｓ３０（ａ）を合成前の検出信号１０（ａ）と、第１のランプ信号Ｓ２０に分解した信号を示す図である。図８（ａ３）は、検出信号Ｓ１０（ａ）から求まるインダクタ電流ＩＬ（ａ）およびそのピーク電流ＩＬｐｋ（ａ）を示す図である。
【００４５】
図８（ｂ１）は、合成信号Ｓ３０（ｂ）が第２のランプ信号Ｓ２１によって制限されていることを示す図である。図８（ｂ２）は、図８（ｂ１）の合成信号Ｓ３０（ｂ）を合成前の検出信号Ｓ１０（ｂ）と第１のランプ信号Ｓ２０に分解した信号を示す図である。図８（ｂ３）は、検出信号Ｓ１０（ｂ）から求まるインダクタ電流ＩＬ（ｂ）およびそのピーク電流ＩＬｐｋ（ｂ）を示す図である。
【００４６】
図８（ａ３）および（ｂ３）を比較することから明確なように、ＩＬｐｋ（ａ）＝ＩＬｐｋ（ｂ）となっており、それぞれ同じインダクタ電流のピーク値で制御されていることがわかる。
【産業上の利用可能性】
【００４７】
本発明は、ＤＣ−ＤＣコンバータの制御回路として好適である。
【符号の説明】
【００４８】
１      制御回路
２      ＤＣ−ＤＣコンバータ部
３      入力端子
４      出力端子
５      グラウンド
２０    第１のランプ信号生成手段
２１    第２のランプ信号生成手段
９２０  ランプ信号生成手段
３０，９３０  合成信号生成手段
４０，９４０  誤差増幅器
９５０  コンパレータ
５１，９５１  多入力コンパレータ
６０    駆動回路
６１，９６１  フリップフロップ
６２，９６２  オシレータ
Ｓ１０，Ｓ９１０  検出信号
Ｓ１１，Ｓ９１１  入力端子と出力端子との間のノードの信号に基づく信号
Ｓ１２，Ｓ９１２  所定の基準信号
Ｓ２０  第１のランプ信号
Ｓ２１  第２のランプ信号
Ｓ９２０  ランプ信号
Ｓ３０，Ｓ９３０  合成信号
Ｓ４０，Ｓ９４０  誤差増幅器の出力信号
Ｓ５０，Ｓ９５０  コンパレータの出力信号
Ｓ６０，Ｓ９６０  駆動信号
【図１】
0005545857.tif 000002
【図２】
0005545857.tif 000003
【図３】
0005545857.tif 000004
【図４】
0005545857.tif 000005
【図５】
0005545857.tif 000006
【図６】
0005545857.tif 000007
【図７】
0005545857.tif 000008
【図８】
0005545857.tif 000009
【図９】
0005545857.tif 000010