(57)【特許請求の範囲】
【請求項１】
複数のＯＬＥＤ画素の列を載せるガラスパネルを備え、各画素はＯＬＥＤおよび関連付けられたアクティブマトリクスドライバ回路を備え、前記各アクティブマトリクスドライバ回路が、関連付けられたＯＬＥＤの輝度をプログラムするためのプログラミング接続部を含み、前記ＯＬＥＤ画素の列のプログラミング接続部が前記表示装置のプログラミングラインに接続され、前記アクティブマトリクスＯＬＥＤ表示装置はさらに、前記それぞれのプログラミングラインの端部に接続された第１の極板と、前記プログラミングラインの静電容量を補償する負性キャパシタ回路に接続するための第２の極板とをそれぞれが有する複数のキャパシタを前記ガラスパネル上に備え、
前記プログラミングラインが、前記表示装置にプログラミング接続部を設けるための外側接続部を有し、前記キャパシタが、前記外側接続部と反対側の前記プログラミングラインの端部に接続される、アクティブマトリクスＯＬＥＤ表示装置。
【請求項２】
前記キャパシタが前記プログラミングラインの各端部に接続されて、前記プログラミングラインの各端部でそれぞれの前記負性静電容量回路に接続する、請求項１に記載のアクティブマトリクスＯＬＥＤ表示装置。
【請求項３】
複数の前記負性キャパシタ回路をさらに備え、前記キャパシタ回路の各々は前記プログラミングラインに接続された前記キャパシタの前記第２の極板に結合され、前記負性キャパシタ回路が前記ガラスパネル上に製造される、請求項１または２に記載のアクティブマトリクスＯＬＥＤ表示装置。
【請求項４】
複数の前記負性キャパシタ回路をさらに備え、前記キャパシタ回路の各々は前記プログラミングラインに接続された前記キャパシタの前記第２の極板に結合され、前記負性キャパシタ回路は前記ガラスパネルに取り付けられたチップレット上に製造される、請求項１または２に記載のアクティブマトリクスＯＬＥＤ表示装置。
【請求項５】
前記負性キャパシタ回路は増幅器を備え、前記キャパシタの前記第１の極板が前記増幅器の入力部に結合され、前記キャパシタの前記第２の極板が前記増幅器の出力部に結合される、請求項１〜４のいずれか記載のアクティブマトリクスＯＬＥＤ表示装置。
【請求項６】
前記負性キャパシタ回路は複数のトランジスタを備え、前記トランジスタがＮＭＯＳデバイスだけを含む結果、前記負性キャパシタ回路はＰＭＯＳトランジスタを備えない、請求項１〜５のいずれか記載のアクティブマトリクスＯＬＥＤ表示装置。
【請求項７】
前記負性キャパシタ回路は複数のトランジスタを備え、１つまたは複数の前記トランジスタの劣化による閾電圧変化を補償する回路を含む、請求項１〜６のいずれかに記載のアクティブマトリクスＯＬＥＤ表示装置。
【請求項８】
前記キャパシタが、前記プログラミングラインの前記静電容量の０．０５倍から２倍の値を有する、請求項１〜７のいずれかに記載のアクティブマトリクスＯＬＥＤ表示装置。
【請求項９】
ＯＬＥＤ表示装置を駆動しているときに前記ＯＬＥＤ表示装置のプログラミングラインの静電容量を補償する方法であって、
前記プログラミングラインの前記静電容量を模する参照静電容量を使用するステップと、
前記プログラミングライン上の電圧と前記参照キャパシタ上の電圧との比較に応じて、前記プログラミングラインおよび前記参照キャパシタの両方を並行して駆動するステップと、
前記プログラミングラインに対する駆動を低減させるために、前記参照キャパシタを前記プログラミングライン上の電圧付近になるよう放電するステップと、を含む方法。
【請求項１０】
前記プログラミングラインの前記静電容量と前記参照静電容量の間の正帰還による不安定な状態を緩和するために前記駆動を制御するステップをさらに含む、請求項９に記載の方法。
【請求項１１】
前記参照キャパシタが、前記プログラミングラインの前記静電容量の１／１０未満の静電容量を有し、好ましくは前記プログラミングラインの前記静電容量の１／２０、１／５０または１／１００未満の静電容量を有する、請求項９または１０に記載の方法。
【請求項１２】
前記駆動ステップが、前記参照静電容量および前記プログラミングラインに対するそれぞれの電流駆動を制御するステップを含む、請求項９〜１１のいずれか記載の方法。
【請求項１３】
前記参照静電容量に対する前記電流駆動を制御する前記制御ステップが、前記参照静電容量に１００％未満のデューティサイクルで電流駆動を加えるステップを含む、請求項１２に記載の方法。
【請求項１４】
前記それぞれの電流駆動を制御する前記ステップが、前記参照静電容量と前記プログラミングラインの前記静電容量との静電容量比で、前記参照静電容量に対する電流駆動を前記プログラミングラインの前記静電容量に対する電流駆動と一致させるステップを含む、請求項１２または１３に記載の方法。
【請求項１５】
前記ＯＬＥＤ表示装置がパッシブマトリクス表示装置を含む、請求項９から１４のいずれか記載の方法。
【請求項１６】
前記駆動ステップが、比較器を使用して前記比較を実施するステップと、前記比較器を使用して、前記参照静電容量および前記プログラミングラインに供給する電流発生器を切り替えるそれぞれのスイッチングデバイスを制御するステップとを含む、請求項１〜１５のいずれか記載の方法。
【請求項１７】
ＯＬＥＤ表示装置を駆動しているときに前記ＯＬＥＤ表示装置のプログラミングラインの静電容量を補償するシステムであって、
前記プログラミングラインの前記静電容量を模する参照静電容量を使用する手段と、
前記プログラミングライン上の電圧と前記参照キャパシタ上の電圧との比較に応じて、前記プログラミングラインおよび前記参照キャパシタの両方を並行して駆動する手段と、
前記プログラミングラインに対する駆動を低減させるために、前記参照キャパシタを前記プログラミングライン上の電圧付近になるよう放電する手段と、を含むシステム。
【請求項１８】
ＯＬＥＤ表示装置のプログラミングラインの静電容量を補償するＯＬＥＤ表示ドライバであって、静電容量補償回路を含み、前記静電容量補償回路が、参照静電容量と、前記参照静電容量に結合された第１の入力部、および前記プログラミングラインの接続部に結合された第２の入力部、および出力部を有する比較器と、前記プログラミングラインに対し第１の電流駆動を行う第１の電流ドライバ、および前記参照静電容量に対し第２の電流駆動を行う第２の電流ドライバと、前記比較器の前記出力部で両方が駆動される第１および第２のデバイスとを備え、その結果、使用時に、前記第１の電流駆動により前記プログラミングラインに注入される電荷が、前記プログラミングラインの前記静電容量を補償するようになる、ＯＬＥＤ表示ドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクスＯＬＥＤ（有機発光ダイオード）表示装置に関し、具体的には、集積化された負性静電容量回路を有する表示パネルに関する。本発明の諸態様はまた、ＯＬＥＤ表示装置におけるアクティブ静電容量補償の方法および装置にも関し、パッシブマトリクス表示装置に対する特有の（しかし専用ではない）適用可能性を備える。
【背景技術】
【０００２】
有機発光ダイオード（ＯＬＥＤ）は、電子−光表示における特に有利な形態を備える。これらは明るく、色が鮮やかで、高速スイッチングし、広い視野角が得られ、様々な基板上に製作するのが容易で安価である。有機（ここでは有機金属を含む）ＬＥＤは、ポリマー、小分子およびデンドリマーを含む材料を使用して、その使用材料によって決まる色の範囲で製作することができる。ポリマーをベースとするＯＬＥＤの例は、国際公開９０／１３１４８号、国際公開９５／０６４００号、および国際公開９９／４８１６０号に記載されている。デンドリマーをベースとする材料の例は、国際公開９９／２１９３５号および国際公開０２／０６７３４３号に記載され、いわゆる小分子をベースとするデバイスは、米国特許第４，５３９，５０７号に記載されている。
【０００３】
有機ＬＥＤは、基板上に画素のマトリクスとして堆積させて、単色または多色の画素化表示装置を形成することができる。多色表示装置は、赤、緑および青色を発するサブ画素の群を使用して構築することができる。いわゆるアクティブマトリクス（ＡＭ）表示装置は、通常は蓄積キャパシタであるメモリ要素、および各画素と関連付けられたトランジスタを有する（それに対してパッシブマトリクス表示装置は、そのようなメモリ要素を有さず、代わりに、繰返し走査されるために静止画像の印象を与える）。ポリマー、および小分子のアクティブマトリクス表示ドライバの例は、それぞれ国際公開９９／４２９８３号、および欧州特許出願公開第０，７１７，４４６号に見出すことができる。
【０００４】
アクティブマトリクス表示装置は、発光レベルを設定するのが画素にデータを（列またはデータラインを介して）電流信号として供給することにより、あるいは、電圧信号として供給することにより、それぞれ電流プログラムされるもの、または電圧プログラムされるものに分類することができる。
【０００５】
電圧プログラムされるアクティブマトリクスドライバ回路に関連する背景の従来技術は、”The impact of the transient response of organic light emitting diodes on the design of active matrix OLED display” (Dawson et al, IEEE International Electron Device Meeting, San Francisco, Ca, 875-875, 1998)に見出すことができる。電流プログラムされるアクティブマトリクス画素ドライバ回路に関連する背景の従来技術は、”Solution for Large-Area Full-Color OLED Television - Light Emitting Polymer and a-Si TFT Technologies” (Shirasaki et al, of Casio Computer Co Ltd and Kyushu University, Invited paper AMD3/OLED5 -1, 11thInternational Display Workshops, 8-10 December 2004, IDW ’04 Conferrence Proceedings pp. 275-278, 2004)に見出すことができる。
【０００６】
図１ａおよび図１ｂは、IDW ’04論文から引用されており、例示的な電流プログラムされるアクティブマトリクス画素回路、および対応するタイミング図を示す。動作の際、第１の段階で、データラインは短期間接地されてＣｓ、およびＯＬＥＤの接合静電容量が放電される（Ｖｓｅｌｅｃｔ、Ｖｒｅｓｅｔ  High；  Ｖｓｏｕｒｃｅ  low）。次に、データシンクＩｄａｔａが加えられ、その結果、対応する電流がＴ３を通って流れるようになり、Ｃｓは、この電流に必要なゲート電圧を蓄積する（Ｖｓｏｕｒｃｅはlowであり、そのため電流はＯＬＥＤを通って流れず、Ｔ１はオンであり、したがってＴ３はダイオード接続される）。最後に、選択ラインがディアサートされ、ＶｓｏｕｒｃｅがHighにされ、その結果、プログラムされた電流（Ｃｓに蓄積されたゲート電圧によって決まる）がＯＬＥＤを通って流れるようになる（ＩＯＬＥＤ）。
【０００７】
ＯＬＥＤの輝度は、デバイスを通って流れる電流によって決まり、この電流により、デバイスで発生する光子の数が決まる。したがって、アクティブマトリクス画素回路は、ＯＬＥＤデバイスを通って流れるこのような電流を制御する手段を用意しなければならない。この電流を設定することは、電流または電圧プログラミング信号によって可能である。電圧プログラミングは、簡単さおよび速度という利点を有するが、時間と共に変化することが多い設定電圧と供給電流の関係の再現可能性が要求される。電流プログラムされる回路は、ＯＬＥＤへの電流をコピーし、したがってどんな間接的関係にも依拠せず、したがってパネル老朽化による変化を起こしにくいが、電流プログラミング法は、データラインの寄生静電容量が比較的大きいことにより、より長い設定時間（充電時間）を呈する。
【０００８】
“Acceleration of Current Programming Speed for AMOLED using Active Negative-Capacitance Circuit” (C.-H. Shim and R. Hattori, 14thInternational Display Workshops, December 2007, IDW ’07 Conference Proceedings pp. 1985-1986, 2007)では、寄生静電容量と符号が反対であるが同じ値を有する等価回路を実施することによってパネルの寄生静電容量の影響を除去する「負性静電容量」の概念を提案している。図２ａおよび図２ｂは、ＳｈｉｍおよびＨａｔｔｏｒｉの論文から引用されており、ＡＭＯＬＥＤの画素駆動トランジスタ、寄生静電容量、および負性キャパシタからなる簡略化等価回路、ならびに実施されたアクティブ負帰還回路の概念図を示す。これはまた、表示列を事前充電することで知られている。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、改善された技法が必要とされている。
【課題を解決するための手段】
【００１０】
アクティブマトリクス表示装置
本発明の第１の態様によれば、アクティブマトリクスＯＬＥＤ表示装置が提供され、この表示装置は、複数のＯＬＥＤ画素列を載せるガラスパネルを備え、個々の画素がＯＬＥＤおよび関連付けられたアクティブマトリクスドライバ回路を備え、前記各アクティブマトリクスドライバ回路が、関連付けられたＯＬＥＤの輝度をプログラムするためのプログラミング接続部を含み、前記ＯＬＥＤ画素の列のプログラミング接続部が前記表示装置のプログラミングラインに接続され、前記アクティブマトリクスＯＬＥＤ表示装置はさらに、前記それぞれのプログラミングラインの端部に接続された第１の極板と、前記プログラミングラインの静電容量を補償する負性キャパシタ回路に接続するための第２の極板とをそれぞれが有する複数のキャパシタを前記ガラスパネル上に備える。
【００１１】
いくつかの好ましい実施形態では、キャパシタは、プログラミングラインへの外側接続部と反対側のプログラミング（列）ラインの端部に接続される。この外側接続部はキャパシタを通してルーティングする必要がないので、これにより外側プログラミング接続のルーティングが容易になる。しかし、別の実施形態では、キャパシタがプログラミングラインの両端に設けられる。これは、キャパシタによって供給される電流（電荷）が半分になるだけでなく、各キャパシタが電流を列ラインの半分にしか供給しないために実効抵抗も半分となり、それによって４倍の性能改善がもたらされるので有利である。
【００１２】
いくつかの好ましい実施形態では、負性キャパシタ回路はまた、表示装置のガラスパネル上にも製造される。しかし、代替形態の構成では、前記負性キャパシタ回路は、ガラスパネル上に、例えば印刷されて取り付けられるチップレットとして製造することもできる。印刷技法の例は、www.semiprius.comで見出すことができる。
【００１３】
大まかに言えば、負性キャパシタ回路のキャパシタは、プログラミングラインの静電容量に蓄積されたものと等しい電荷を供給することを目的とする。プログラミングライン静電容量Ｃｌｉｎｅでは、電流の流れはＣｌｉｎｅ（ｄＶ／ｄｔ）になる。プログラミングラインの静電容量は、各画素ドライバ回路の選択トランジスタのソース／ドレイン接続部の入力静電容量からプログラミングラインまでの幹線路内にある。いくつかの好ましい実施形態では、負性キャパシタ回路は、前記キャパシタの一方の極板に結合された入力部と、前記キャパシタの他方の極板に結合された出力部とを有する増幅器を備える。しかし、当業者であれば、より複雑な回路、例えばｄＶ／ｄｔ項が明示的に生成されて増幅器に渡され、増幅器の出力を用いてプログラミングラインに電流を注入する電流発生器を制御する回路が使用されてよいことを理解されよう。
【００１４】
いくつかの好ましい実施形態では、負性キャパシタ回路はＮＭＯＳ形のトランジスタだけを使用する。いくつかの好ましい実施形態では、ＬＴＰＳ（低温ポリシリコン）プロセスを使用し、これにより、アクティブマトリクス画素ドライバ回路に自己整合ゲートを使用することが可能になり、入力静電容量が低減される（アモルファスシリコン中のパターニングされたゲート金属は一般に、許容誤差を見越すためにいくらかの部分的重なりを必要とし、したがって入力静電容量がより大きい）。
【００１５】
いくつかの特に好ましい実施形態では、負性キャパシタ回路は、その回路の１つまたは複数のトランジスタの老朽化による閾電圧変化を補償する回路を含む。いくつかの実施形態では、負性キャパシタ回路は、ロングテールトランジスタ対（long-tailied transistor pair）に電流源またはシンクを提供するカレントミラーも備え、ダイオード接続されたトランジスタがトランジスタ対の出力トランジスタにある。このような構成では、主にロングテール対のトランジスタにおける閾電圧変化（ＶＴ）が補償される。いくつかの異なる回路構成を、例えば使用可能な回路面積、加えられる補償の複雑さと程度のトレードオフに応じて、使用することができる。
【００１６】
いくつかの好ましい実施形態では、負性キャパシタ回路のキャパシタは、プログラミングラインの静電容量の１／２０から２倍の値を有する。これにより、正の実際の静電容量を補償するために必要な電流を負性キャパシタ回路が供給できないリスクが減るので、プログラミングライン静電容量の正確な補償が容易になる。供給される電流が、例えば電源電圧制約により不十分である場合には、補償は、それがｄＶ／ｄｔ項に依拠するので、そのような制約から回復しない。
【００１７】
関連する一態様では、本発明は、アクティブマトリクスＯＬＥＤ表示装置のプログラミングラインの静電容量を補償する方法を提供し、この表示装置は複数のＯＬＥＤ画素の列を載せるガラスパネルを備え、個々の画素はＯＬＥＤおよび関連付けられたアクティブマトリクスドライバ回路を備え、前記各アクティブマトリクスドライバ回路が、関連付けられたＯＬＥＤの輝度をプログラムするためのプログラミング接続部を含み、前記ＯＬＥＤ画素の列のプログラミング接続部が前記表示装置のプログラミングラインに接続されており、この方法は、前記プログラミングラインの前記静電容量を補償するための電荷を供給するそれぞれのキャパシタを含む負性キャパシタ回路を使用して前記各プログラミングラインを駆動するステップと、前記キャパシタを前記表示装置の前記ガラスパネルの境界部分に設置するステップとを含む。
【００１８】
別の関連する一態様では、本発明は、ＡＭＯＬＥＤ表示装置に使用するための回路を提供し、この表示装置がガラスパネル、およびこのパネル上の複数のプログラミングラインを備え、回路は、静電容量手段と、この静電容量手段に結合された増幅手段とを、動作の際に前記静電容量手段および前記増幅手段が前記プログラミングラインに負性静電容量を与えるように備え、少なくとも前記静電容量手段がガラスパネルの境界内に配置される。
【００１９】
アクティブ静電容量補償
次に、アクティブマトリクス表示装置とパッシブマトリクス表示装置の両方で使用できる別の技法を説明するが、これらの技法では、表示部静電容量を補償するために加えられるべき電荷の度合いを追跡する参照キャパシタを使用する。これらの技法は、１列当たり１〜２ｎＦの静電容量で数百列を有しうるパッシブマトリクス表示装置に特に適している。このような場合では、上述の負性静電容量回路の静電容量の物理的サイズが問題になりうる。したがって、駆動電流源から失われた電荷を補償するために、小さな内部参照キャパシタを使用して、行われているプログラミングラインの静電容量のアクティブ充電の量を追跡する技法を説明する。
【００２０】
本発明の別の一態様によれば、ＯＬＥＤ表示装置を駆動しているときにＯＬＥＤ表示装置のプログラミングラインの静電容量を補償する方法が提供され、この方法は、前記プログラミングラインの前記静電容量を模する参照静電容量を使用するステップと、前記プログラミングライン上の電圧と前記参照キャパシタ上の電圧との比較に応じて、前記プログラミングラインおよび前記参照キャパシタの両方を並行して駆動するステップとを含む。
【００２１】
この技法の実施形態では、表示部静電容量のより正確で適応できる補償が容易になる。より具体的には、諸実施形態で、補償回路からの必要なピーク電流出力がより小さくなり、より小さな蓄積キャパシタを使用することができる。
【００２２】
この方法の諸実施形態では、プログラミングラインの静電容量の影響は、ラインの最初および最後の電圧を追跡し、これを用いて実際にラインの電荷を（静電容量×電圧差から）決定することによって補償できることが認められる。参照キャパシタを使用することで、電圧差を記憶しておくための機構、したがって、以前に電荷がどれだけプログラミングラインに加えられたかを決定するための機構が得られ、その結果、必要な追加電荷（電流）を決定することができるようになる。
【００２３】
この技法により、参照キャパシタの静電容量を、プログラミングラインの静電容量の何分の１か、例えば１／１０、１／２０、１／５０または１／１００未満にするとともに、参照キャパシタの物理的サイズも同様に低減することが可能となる。
【００２４】
諸実施形態では、この方法は、比較器を備える回路を使用して実施され、この比較器は、第１の入力部がプログラミングラインに結合され、第２の入力部が参照キャパシタに結合されると共に、電流発生器を制御する出力部を有し、この電流発生器は、参照キャパシタおよびプログラミングラインそれぞれに対し、好ましくは一致した、好ましくは参照キャパシタとプログラミングラインの比で電流を発生する。参照キャパシタとプログラミングライン静電容量の両方を並行して駆動することによって、参照キャパシタ上の電圧が実質的に追跡し、したがって、プログラミングライン静電容量を補償するために必要な電荷が決定する。このような構成により、プログラミングライン（静電容量）上の電圧が参照キャパシタ上の電圧より小さい場合に、比較器の反転入力から非反転入力へのダイオード順方向導通などの機構を用いて、参照キャパシタ上の電圧を、この電圧がプログラミングライン静電容量と同時に放電するようにプルダウンすることができる（ダイオード導通）。
【００２５】
このような構成では、特定の状況のもとで、プログラミングライン上の電圧の増加が参照キャパシタ上の電圧を増加させることで、また、これとは逆の動作によって、正帰還を引き起こす可能性がある。したがって、回路／方法の諸実施形態は、このような正帰還による不安定な状態を緩和するシステムを含むことが、例えば、プログラミングライン静電容量上の電圧を常に参照静電容量上の電圧よりもわずかに小さく設定する、かつ／またはプログラミングライン静電容量に対する駆動が参照キャパシタに対する駆動よりわずかに遅れるように設定することによって可能である。当業者であれば、他の技法、例えばプログラミングラインと参照静電容量に対する各電流駆動のわずかな不一致を意図的に導入する技法もまた用いることができることを理解されよう。
【００２６】
諸実施形態では、参照静電容量に対する電流駆動は、プログラミングラインに対する電流駆動よりもずっと小さい（参照静電容量がずっと小さい静電容量値を有するため）。したがって、参照静電容量に対する電流駆動は、１００％未満のデューティサイクルを有しうる（ここで１００％は常にオンを意味する）。プログラミングラインおよび参照静電容量に対するそれぞれの電流駆動は、それぞれの静電容量値の比に一致することが好ましい。当業者であれば、これを実現する方法が多くあることを理解されようが、いくつかの例を後で説明する。
【００２７】
関連する一態様では、本発明は、ＯＬＥＤ表示装置を駆動しているときにＯＬＥＤ表示装置のプログラミングラインの静電容量を補償するシステムを提供し、このシステムは、前記プログラミングラインの前記静電容量を模する参照静電容量を使用する手段と、前記プログラミングライン上の電圧と前記参照キャパシタ上の電圧との比較に応じて、前記プログラミングラインおよび前記参照キャパシタの両方を並行して駆動する手段とを含む。
【００２８】
別の一態様では、本発明は、ＯＬＥＤ表示装置のプログラミングラインの静電容量を補償するＯＬＥＤ表示ドライバを提供し、このＯＬＥＤ表示ドライバは、静電容量補償回路を含み、前記静電容量補償回路が、参照静電容量と、前記参照静電容量に結合された第１の入力部、および前記プログラミングラインの接続部に結合された第２の入力部、および出力部を有する比較器と、前記プログラミングラインに対し第１の電流駆動を行う第１の電流ドライバ、および前記参照静電容量に対し第２の電流駆動を行う第２の電流ドライバと、前記比較器の前記出力部で両方が駆動される第１および第２のデバイスとを備え、その結果、使用時に、前記第１の電流駆動により前記プログラミングラインに注入される電荷が、前記プログラミングラインの前記静電容量を補償するようになる。
【００２９】
これらの技法の好ましい実施形態では、ＯＬＥＤ表示装置はパッシブマトリクス表示装置である。
【００３０】
次に、上記およびその他の本発明の態様を例示的にのみ、添付の図を参照してさらに説明する。
【図面の簡単な説明】
【００３１】
【図１ａ】従来技術による画素回路の例を示す図である。
【図１ｂ】図１ａの画素回路に対応するタイミング図である。
【図２ａ】ＡＭＯＬＥＤの画素駆動トランジスタ、寄生静電容量、および負性キャパシタからなる等価回路を示す図である。
【図２ｂ】従来技術によるアクティブ負性静電容量帰還の実施回路を示す図である。
【図３】本発明の一態様の一実施形態による負性静電容量回路の一例を示す図である。
【図４】本発明の一態様の一実施形態による負性静電容量回路の一例を示す図である。
【図５ａ】本発明の諸実施形態によるアクティブマトリクスＯＬＥＤ表示回路の概略図である。
【図５ｂ】本発明の諸実施形態によるアクティブマトリクスＯＬＥＤ表示回路の概略図である。
【図５ｃ】本発明の諸実施形態によるアクティブマトリクスＯＬＥＤ表示回路の概略図である。
【図６】本発明の一態様の一実施形態によるアクティブ充電補償回路の一例を示す図である。
【発明を実施するための形態】
【００３２】
プログラミング時間に及ぼす列静電容量の影響を克服するために、負性キャパシタ回路の導入箇所を、実用的でない場合があるドライバチップから、アクティブマトリクス表示パネルへと移動させる技法について説明する。
【００３３】
現在のプログラミング方式と比較して、説明する技法ではプログラミング時間の大幅な低減が実現し、それによってこの方式が、より大型のパネルサイズに対してより実用的なものになる。ＯＬＥＤ表示パネルに関する他の負性静電容量の実証と比較して、典型的な負性静電容量の実施では、大きく寸法設定されたキャパシタ、および／または大きな電圧範囲を必要とする。そのような大型のキャパシタをドライバチップ上に経済的に集積することは不可能であり、シリコンプロセスに用いられる以上の電圧を許容することは、コストの劇的な増加につながる。
【００３４】
関連する展開では、表示部静電容量を補償するのに必要な電荷量を追跡するために参照キャパシタを使用する技法についても説明する。
【００３５】
標準的な事前充電方式と比較して、説明する技法では、より正確で適応性のある表示部静電容量の補償を実現し、一方、負性静電容量と比較して、回路からのピーク電流出力がより小さくなり、蓄積キャパシタがより小さくなることが実現する。
【００３６】
アクティブマトリクス表示装置
まず、アクティブマトリクス表示装置においてプログラミング時間に及ぼす列静電容量の影響を軽減する態様に注目すると、負性静電容量回路は、キャパシタと反対の電流−電圧（Ｉ−Ｖ）応答を示すアクティブ回路である。キャパシタでは、Ｉ＝Ｃ（ｄＶ／ｄｔ）である。負性キャパシタを作るには、この関係が、Ｉ＝−Ｃ（ｄＶ／ｄｔ）となるように反転される。データライン上の静電容量は、電流または電圧駆動である所与の駆動に対してライン上の電圧が安定する速さを低減させる。相等しい反対の負性静電容量を追加すると、それが完全である場合、ライン静電容量の充電状態を適切に変更するために必要なすべての電流を自動的に供給する負性静電容量になりうる。言い換えると、これにより、存在する静電容量を相殺して安定時間を激減させ、したがってプログラミング時間を激減させることができる。この方式が成功することに対する制限要因は、トラック抵抗である。しかし、この制限要因を考慮しても、負性静電容量により、プログラミング中の安定時間を大幅に低減させることができる。
【００３７】
基本的な負性静電容量回路３００が図３に示されており、これは、非反転演算増幅器３０２を含み、キャパシタ３０４が演算増幅器３０２の入力部と出力部の間にある。この回路の静電容量応答はＣｐ（１−Ａ）になり、ここでＡは演算増幅器の利得である。したがって、Ａ＞１であれば静電容量は負になる。原則として小信号ではＡの値を高くすることが可能であり、したがって、小さなキャパシタを使用して大きな負性静電容量を実現することが可能である。より大きな信号では、高い利得の影響により、演算増幅器の出力が電圧レールに当たり、正常に動作しない可能性がある。より一般的には、この回路の利得が約２となるように設計することが好ましい。
【００３８】
図４は、例示的な負性静電容量回路を示す。回路４００は、トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４を備える演算増幅器を含み、ここで負荷トランジスタＭ３は、Ｖｄｄライン４０２に結合されている。トランジスタＭ３は、利用可能な領域が限られている場合は、設けなくても良い。トランジスタＭ１およびＭ２は、バイアス電圧（ＶＤＣ＿ｂｉａｓ）４０６を用いて単一電源供給Ｖｉｎに結び付けられた差動入力対を形成する。入力Ｖｉｎは、キャパシタ４０８の一方の極板に結合され、出力４０４がキャパシタ４０８の他方の極板に結合される。図示の回路はまた、ロングテールトランジスタ対Ｍ４、Ｍ５に電流源またはシンク（ＶＳＳ）４１０を提供するカレントミラーも含み、ダイオード接続されたトランジスタＭ５がトランジスタ対の出力トランジスタとして設けられる。
【００３９】
図４に示された回路では、すべてのトランジスタがｎチャネルＴＦＴであり、したがって、この回路はアモルファスシリコンで実施するのに適している。しかし、当業者は、ｐチャネルだけを使用する代替設計もまた可能でありうることを理解されよう。
【００４０】
さらに、ｓ−Ｓｉ上での実施において、この回路を設置するには、デバイス上に現れる可能性がある閾電圧ドリフトを補償するために、追加回路が必要になることもある。低温ポリシリコン（ＬＴＰＳ）上での実施では、ＴＦＴ不均一性の影響により回路動作が過度に妨げられないことを確実にするように注意を払う必要があり、これらの影響を補償するための追加回路が組み込まれることがある。
【００４１】
トランジスタ構成要素をパネル上に印刷されたチップレット（ｃｈｉｐｌｅｔ）の形で実施することもまた可能であり、この場合キャパシタはパネル上にとどまることになる。この場合、回路はＣＭＯＳ（ｎおよびｐチャネルデバイス）で実施されることが好ましい。
【００４２】
図３および図４に示された負性静電容量回路は、ＡＭＯＬＥＤ表示装置において多くの方法で実施することができ、その例が図５ａ〜５ｃに提示されている。
【００４３】
図５ａに、Ｍ行Ｎ列の電流プログラムされるアクティブマトリクス画素回路５０４をガラスパネル５０２上に有する、アクティブマトリクスＯＬＥＤ表示装置５００を示す。分かりやすくするために９つの画素回路だけが示されているが、表示装置５００の構造および動作原理は容易に確認することができる。各アクティブマトリクス画素回路５０４は、例えば図１ａを参照して説明したものと類似の回路を備えるが、任意の適切なアクティブマトリクス画素回路を別方法として実施することもできる。各アクティブマトリクス画素は、列ドライバ５０８によって駆動される列（データ）ライン５０６と、行ドライバ５１２によって駆動される行（選択）ライン５１０とに接続される。ここで、列ドライバ５０８は、列ごとの電流源５１６を含む列制御回路５１４を含む。
【００４４】
図５ａに示された具体的実施形態では、各負性静電容量回路５１８（列ライン５０６ごとに１つ）の演算増幅器Ａおよび対応するキャパシタＣｐの両方が、列ドライバ５０８に隣接するガラスパネル５０２の縁部５２０とアレイの第１の行（Ｒｏｗ１）のアクティブマトリクス画素回路との間のガラスパネル５０２上で、列ライン５０６と接続される。
【００４５】
図５ｂに示された別の具体的実施形態では、同じ参照番号が図５ａのものと同じ部分または相当する部分を示すが、各負性静電容量回路５１８’（列ライン５０６’ごとに１つ）の演算増幅器Ａおよび対応するキャパシタＣｐの両方が、列ライン５０６’と列ドライバ５０８’の間の接続部と反対側のガラスパネル５０２’上で、列ライン５０６の端部と結合される。
【００４６】
図５ａおよび図５ｂは、ＡＭＯＬＥＤの簡略化図を表し、各列間の空間は、ミクロンで測定できる例えば１５０μｍとすることができ、一方、アクティブ領域とガラスパネルの縁部の間の空間は、ミリメートルで測定可能とすることができる。しかし、負性静電容量回路の実施は、とりわけ、サイズ、複雑さ（レイアウト）、および表示パネルに対し行われる材料選択によって決まることを理解されたい。例えば、少しずつずらした負性静電容量回路の幾何学的配置を実施することができる。
【００４７】
ある列の組み合わされた静電容量は一般に、その列に接続された要素の全寄生静電容量の合計、例えば約１００ｐＦの組合せ静電容量値を約１μＡの電流源と共に含むので、負性静電容量回路を使用することは、表示パネルサイズ（したがって画素回路の数および静電容量）が増加するにつれてより魅力的になる。いくつかの映像フォーマットの空間解像度を下表に示す。
【００４８】
【表１】
0005517364.tif 000002
【００４９】
前述の負性静電容量方式を実施することに対する制限要因がトラック抵抗であるということを考慮して、本発明によるアクティブマトリクス表示装置の別の具体的実施形態では、負性静電容量回路が列ラインの片側端に設けられる。このような構成では、各キャパシタによって供給される電流（電荷）が半分になるだけでなく、各キャパシタが電流を列ラインの半分にしか供給しないので、実効抵抗もまた低減する。
【００５０】
ソース／ドレイン−ゲートの重なりが付随する入力静電容量の増加と共に起こるパターニング技術を採用したＡＭＯＬＥＤ表示装置で、負性静電容量回路を実施することが望ましいこともある。これは、自己整合プロセスを用いるＡＭＯＬＥＤ表示装置ではそれほど問題にならないことがある。
【００５１】
図５ｃには、本発明によるアクティブマトリクス表示装置５００”の別の具体的実施形態が示されており、各負性静電容量回路５１８”のキャパシタＣｐがガラスパネル５０２”上に与えられ、対応する演算増幅器Ａは、列ドライバ５０８”内に、例えばそれぞれの列制御回路５１４”内に組み込まれている。このような実施では、ドライバからパネルまでの接続部数を２倍にする必要があり、そのためコストが大幅に増加する可能性がある。それでもなお、この構成により、キャパシタサイズを列ライン静電容量に正しく適合するように設計することができ、ガラス上のひとまとまりの構成要素（キャパシタ）が半分になるという利点と、高品質という利点とを得ることができる。
【００５２】
本発明によるアクティブマトリクス表示装置の別の具体的実施形態では、負性静電容量回路を表示パネル全体に分散させることができる。
【００５３】
さらに別の具体的実施形態では、負性キャパシタ回路は、ガラスパネル上に、例えば印刷されて取り付けられるチップレットとして製造することもできる。より複雑な負性静電容量回路もまた実現可能であり、例えば、微分器が電圧の変化に基づいて必要な信号を算出し、この信号が次に、電流源を駆動するために使用される。このような回路もまた、場合によってはガラス上で実施することができる。
【００５４】
アクティブ静電容量補償
次に、アクティブ充電補償について説明する。以下の説明は、パッシブマトリクス表示装置に関して提示するが、根底にある概念は、アクティブマトリクス表示装置にも等しく適用できることを理解されたい。
【００５５】
大型のＯＬＥＤパッシブマトリクス表示装置は、（他のＯＬＥＤよりも）大きな静電容量を有し、所与の列で活性状態にある１つまたは複数のＯＬＥＤデバイスとともに駆動する必要がある。Ｖ０がある列の初期電圧状態、Ｖ１が安定状態駆動中の電圧状態、Ｃｃｏｌがその列の静電容量であるとすれば、あるアドレス指定段階の開始時に、Ｃｃｏｌ（Ｖ１−Ｖ０）に等しい電荷量を用いて列ラインを、ＯＬＥＤ自体が駆動される前に充電することができる。これは信号の損失であり、補償する必要がある。そうする方法の１つは、電圧事前充電をすることであり、それによって電圧源が、ある設定された時間、列ラインに接続される。
【００５６】
このような手法は許容できるが、特にＯＬＥＤが老朽化し駆動電圧が増加するにつれ、名目上の事前充電電圧から駆動電圧に充電が必要とされることに対応できない。負性静電容量法では、大きな度合いで適応的に補償するが、初期に非常に高い電流出力が必要とされ、そのため、大型の出力デバイスが必要になることがある。あるいは、デバイスが限定される場合には、必要な電流と充電のために供給される実際の電流との間に不適合がある可能性があり、そのためやはり充電エラーが残ることになる。
【００５７】
図６の回路は、列充電の影響を補償する別の手法を示している。回路６００は、列ドライバＡ、列充電源Ｂ、および充電源Ｂよりも小さいが尺度を合わせた参照源Ｃを備える。比較器６０２は、プログラミングライン６０４に接続された第１の入力部と、参照キャパシタ６０６に接続された第２の入力部とを有する演算増幅器を備え、出力６１０をカレントミラー構成のトランジスタ６１２、６１４に供給する。ＩＢを充電源電流、ＩＣを参照源電流、Ｃｃｏｌを列静電容量、Ｃｒｅｆを参照静電容量とすると、電流および参照静電容量は、ＩＢ／ＩＣ＝Ｃｃｏｌ／Ｃｒｅｆとなるように選ぶことができる。
【００５８】
その場合、回路の動作は以下のようになる。
列（Ｃｏｌ＿ｎ）は電圧Ｖ０で起動し、参照キャパシタ６０６は同じ電圧まで充電される。
列ドライバＡは、ＯＬＥＤ用の表示部に電流を供給し、この電流は最初、列静電容量充電に当てられる。
列静電容量は充電されて、列電圧がＶ０よりも高くなる。
列電圧とＣｒｅｆ上の電圧の差により比較器が切り替わり、電流源Ｂ，Ｃが接続される。
電流源Ｂは電流を列に供給して、ＯＬＥＤを駆動するのではなく列の充電に当てられたＡからの電流を補償する。Ｂが列を駆動するように、Ｃは参照キャパシタ６０６を駆動する。
列電圧がＣｒｅｆの電圧よりも高い間、ＢおよびＣは電流を供給し続ける。
列電圧とＣｒｅｆの電圧が一致したとき、ＢおよびＣは切り離される。
駆動電圧Ｖ１に達すると、そのとき列静電容量に入っている電荷はＣｃｏｌ（Ｖ１−Ｖ０）に等しい。
参照キャパシタ中に供給された電荷はＣｒｅｆ（Ｖ１−Ｖ０）になる。
Ｂによって列中に供給された電荷は、（ＩＢ／ＩＣ）×Ｃｒｅｆ（Ｖ１−Ｖ０）になる。
これを、ＩＢ／ＩＣ＝Ｃｃｏｌ／Ｃｒｅｆに代入することにより、Ｂによって供給される電荷はＣｃｏｌ（Ｖ１−Ｖ０）として得られる。すなわち、Ｂは、列を充電するのに必要なすべての電荷を供給しており、したがって、Ａによって供給されるすべての電荷がＯＬＥＤの駆動に当てられることになる。
【００５９】
この方法では、列充電の影響が正確に補償され、個別の事前充電段階が不要になり、したがって、ＯＬＥＤ画素を駆動するための時間がより多く得られる。
【００６０】
次に、放電の問題について説明する。特に、列が放電されるとき、参照キャパシタを同様に放電させるための手段が設けられることが好ましい。これは、参照キャパシタと列ラインの間のダイオードによって、あるいは、放電ラインへのスイッチを、列ラインに設けているものと同じように、参照キャパシタにも設けることによって、簡単に実現することができる。
【００６１】
ダイオード法が用いられる場合、比較器でダイオード固有電圧を考慮する必要がある。すなわちキャパシタが（例えば）Ｖ０＋０．６Ｖまで放電することを考慮していることが確実である必要があり、したがって、この具体的な場合の比較器が、参照キャパシタが列ラインよりも０．６Ｖ高くなった後にＢがスイッチオフするように設計される必要がある。
【００６２】
この回路の背後の原理が他の方法でも実現できることは明らかであろう。主な目的は、生じた電圧差にかかわらず、Ｃｃｏｌ（Ｖ１−Ｖ０）に等しい電荷を供給することである。したがって、一つの代替形態では、電圧を測定し（例えばデジタル式で）、次に適切な追加電流を供給することが可能である。別の、演算増幅器を要するより複雑な実施もまた可能である。しかし、根底にある設計考慮事項は同じであり、電圧変化の速度に依存する電流を供給する負性静電容量回路とは対照的に、電圧差に比例した電荷を列ラインに供給する回路を実現することができる。
【００６３】
この回路の別の改変形態では、非常に小さな電流源（Ｃ電流源）の問題のいくつかを、例えば、より高い電流出力源を使用し、その出力のデューティサイクルを調整して時間平均電流を低減させて、解決することができる。別の例は、ＢとＣの代わりに単一の電流源を使用し、それを参照キャパシタと列ラインの間で時分割するものである。
【００６４】
ＩＢ／ＩＣ＝Ｃｃｏｌ／Ｃｒｅｆに一致させるためのいくつかの手段もまた、ドライバが様々な表示デバイスに対処する必要があるので、実施できることが好ましい。１つの可能性は、外部抵抗を使用してこれらのデバイスの一方または両方のレベルを設定することでありうる。別のものは、これらのデバイスの一方または両方のデューティサイクルを調整して、正しい時間平均比を得ることでありうる。最後に、別の手法は、単一の電流源の２つの出力間での時分割の比を調整するものでありうる。
【００６５】
多くの効果的な代替形態が当業者には想起されよう。本発明は、説明した諸実施形態に限定されることはなく、当業者にとって明らかな変形例も、特許請求の範囲に含まれるものである。
【図１ａ】
0005517364.tif 000003
【図１ｂ】
0005517364.tif 000004
【図２ａ】
0005517364.tif 000005
【図２ｂ】
0005517364.tif 000006
【図３】
0005517364.tif 000007
【図４】
0005517364.tif 000008
【図５ａ】
0005517364.tif 000009
【図５ｂ】
0005517364.tif 000010
【図５ｃ】
0005517364.tif 000011
【図６】
0005517364.tif 000012