(57)【特許請求の範囲】
【請求項１】
ＣＭＯＳ回路を用いて構成した複数かつ奇数個の論理ゲートを用いてリング発振器を構成した第１リング発振器と、
前記論理ゲートと同じ構成の論理ゲートを複数かつ奇数個用いてリング発振器を構成した第２リング発振器と、
前記第１リング発振器または前記第２リング発振器に対して負荷信号を入力する負荷部と、
前記第１リング発振器および前記第２リング発振器の発振開始を指示する制御信号を、前記第１リング発振器および前記第２リング発振器に対して同時に入力する制御部と、
同一時間内における、前記第１リング発振器および前記第２リング発振器それぞれ内のパルスの移動量の差を比較するための比較部と、
を有する経年劣化診断装置。
【請求項２】
請求項１に記載の経年劣化診断装置において、
前記第２リング発振器は、第１リング発振器と同数の前記論理ゲートを用いてリング発振器を構成している経年劣化診断装置。
【請求項３】
請求項２に記載の経年劣化診断装置において、
前記第１リング発振器および前記第２リング発振器それぞれの、前記制御部から前記制御信号を直接入力される論理ゲートを第１論理ゲートとし、第Ｎ論理ゲートの出力信号を入力される論理ゲートを第Ｎ＋１論理ゲートとした場合、
前記比較部は、
前記第１リング発振器の第Ｍ論理ゲートの出力信号のパルス数をカウントする第１カウンタと、
前記第２リング発振器の第Ｍ論理ゲートの出力信号のパルス数をカウントする第２カウンタと、
前記第１リング発振器を構成する前記複数の論理ゲートのうち少なくとも２つがその時に出力している信号をそれぞれ記憶する少なくとも２つの第１記憶部と、
前記第１カウンタのカウント値が入力される第２記憶部と、
を有し、
前記第２カウンタは、あらかじめ定められた所定数をカウントすると、それをトリガに、前記第１記憶部および前記第２記憶部に対してデータ保存のための信号を出力する経年劣化診断装置。
【請求項４】
請求項３に記載の経年劣化診断装置において、
前記比較部は、
前記第１リング発振器を構成するすべての前記論理ゲートがその時に出力している信号をそれぞれ記憶する複数の第１記憶部を有する経年劣化診断装置。
【請求項５】
ＣＭＯＳ回路を用いて構成した複数かつ奇数個の論理ゲートを用いてリング発振器を構成した第１リング発振器、または、前記論理ゲートと同じ構成の論理ゲートを複数かつ奇数個用いてリング発振器を構成した第２リング発振器に対して負荷信号を入力するステップと、
前記第１リング発振器および前記第２リング発振器の発振開始を指示する制御信号を、前記第１リング発振器および前記第２リング発振器に対して同時に入力するステップと、
同一時間内における、前記第１リング発振器および前記第２リング発振器それぞれ内のパルスの移動量の差を比較するステップと、
を有する経年劣化診断方法。
【請求項６】
請求項５に記載の経年劣化診断方法において、
前記第２リング発振器は、前記第１リング発振器と同数の前記論理ゲートを用いてリング発振器を構成している経年劣化診断方法。
【請求項７】
請求項６に記載の経年劣化診断方法において、
前記第１リング発振器および前記第２リング発振器それぞれの、前記制御信号を直接入力される論理ゲートを第１論理ゲートとし、第Ｎ論理ゲートの出力信号を入力される論理ゲートを第Ｎ＋１論理ゲートとした場合、
前記パルスの移動量の差を比較するステップは、
前記第１リング発振器の第Ｍ論理ゲートの出力信号のパルス数のカウント値があらかじめ定められた所定数になると、それをトリガに、前記第２リング発振器の第Ｍ論理ゲートの出力信号のパルス数のカウント値、および、前記第２リング発振器を構成する前記複数の論理ゲートそれぞれの出力信号の値、を検知することで、前記第２リング発振器内のパルスの移動量を検知する経年劣化診断方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の経年劣化診断装置および経年劣化診断方法に関する。特に、小面積で環境の影響に強く半導体回路への導入および使用が容易なことを特徴とする半導体集積回路の経年劣化診断装置および経年劣化診断方法に関する。
【背景技術】
【０００２】
半導体チップは、出荷後の使用によって性能の劣化が一定以上進行すると不良品となる。使用による性能の劣化は、寿命（経年劣化による妥当な性能低下）に起因するものや、偶発的な故障等に起因するものなどが考えられる。しかし、メンテナンス等において不良品と判定した場合には、その不良が寿命（経年劣化による妥当な性能低下）に起因するものなのか、それとも偶発的な故障等に起因するものなのかを見極めることが困難な場合がある。【０００３】
一方、性能劣化の原因が寿命によるものなのかそれとも偶発的な故障等によるものかを見極めることは、設計へのフィードバックの観点から重要である。この見極めは、出荷後の半導体集積回路の寿命による性能の劣化進行度をあらかじめ把握しておけば、比較的容易に実現することができる。また、寿命による性能劣化進行度のログ情報を取得しておけば、半導体集積回路の適切な交換時期をあらかじめ予想することも可能であり、最適なメンテナンス時期の設定にも役立てることができる。【０００４】
ここで、半導体集積回路の寿命による性能劣化進行度を把握するため一般的に利用されている方法としては、非特許文献１に記載されているように、ＣＭＯＳ回路を用いてリング発振器を構成し、その発振周波数の変化を検知することで劣化度を算出する方法がある。発振周波数はカウンタを用いることによってデジタルコード化が可能であり、外部測定器を用いることなく、かつ簡易な回路構成で劣化度の診断を行うことができる。また、非特許文献１に記載されている技術では、試験用と参照用のリング発振器を二つ用いることによって、実用域における劣化度の分解能を向上させることで、測定時間の短縮を図っている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｔａｅ−Ｈｙｏｕｎｇ Ｋｉｍ, Ｒａｎｄｙ Ｐｅｒｓａｕｄ, ａｎｄ Ｃｈｒｉｓ Ｈ. Ｋｉｍ, "Ｓｉｌｉｃｏｎ Ｏｄｏｍｅｔｅｒ： Ａｎ Ｏｎ−Ｃｈｉｐ Ｒｅｌｉａｂｉｌｉｔｙ Ｍｏｎｉｔｏｒ ｆｏｒ Ｍｅａｓｕｒｉｎｇ Ｆｒｅｑｕｅｎｃｙ Ｄｅｇｒａｄａｔｉｏｎ ｏｆ Ｄｉｇｉｔａｌ Ｃｉｒｃｕｉｔｓ", ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ, ＶＯＬ.４３, ＮＯ.４, ｐｐ.８７４−８８０, ＡＰＲＩＬ, ２００８
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、リング発振器の発振周波数の変化を検知することで劣化度を判定する方法においては、測定するべき発振周波数が環境の影響（例えばチップ温度や電源電圧の変動）を受けて大きく変動してしまうという問題を抱えている。この問題は、非特許文献１の技術において、二つのリング発振器を用いてその発振周波数の比率を測定することで、ある程度改善している。しかし、この手段の場合、二つのリング発振器の差周波の信号を生成し、この差周波の信号と二つのリング発振器のうちの一方とにより劣化度を検知するので、この差周波の信号と二つのリング発振器のうちの一方との間に環境の変動の影響が加わる恐れを回避できず、依然、環境変動の影響をある程度は受けてしまうこととなる。【０００７】
また、経年劣化のなかでもＮＢＴＩによる性能の劣化は、ストレスが除去されると劣化が回復（リカバリ）することが知られている。しかし、その劣化・回復のメカニズムは詳しく解明されておらず、劣化度の診断においてはこの回復の影響をできる限り除去した状態で行うことが望ましい。このため、測定時間は早ければ早いほどよい。【０００８】
本発明は、簡易な構成で、半導体集積回路の性能劣化の進行具合の測定時における環境の影響をキャンセルでき、かつ、測定は短時間に行うことが可能な半導体集積回路の経年劣化診断装置および経年劣化診断方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明によれば、ＣＭＯＳ回路を用いて構成した複数かつ奇数個の論理ゲートを用いてリング発振器を構成した第１リング発振器と、前記論理ゲートと同じ構成の論理ゲートを複数かつ奇数個用いてリング発振器を構成した第２リング発振器と、前記第１リング発振器または前記第２リング発振器に対して負荷信号を入力する負荷部と、前記第１リング発振器および前記第２リング発振器の発振開始を指示する制御信号を、前記第１リング発振器および前記第２リング発振器に対して同時に入力する制御部と、同一時間内における、前記第１リング発振器および前記第２リング発振器それぞれ内のパルスの移動量の差を比較するための比較部と、を有する経年劣化診断装置が提供される。【００１０】
本発明の経年劣化診断装置において、前記第２リング発振器は、第１リング発振器と同数の前記論理ゲートを用いてリング発振器を構成することができる。【００１１】
本発明の経年劣化診断装置において、前記第１リング発振器および前記第２リング発振器それぞれの前記制御部から前記制御信号を直接入力される論理ゲートを第１論理ゲートとし、第Ｎ論理ゲートの出力信号を入力される論理ゲートを第Ｎ＋１論理ゲートとした場合、前記比較部は、前記第１リング発振器の第Ｍ論理ゲートの出力信号のパルス数をカウントする第１カウンタと、前記第２リング発振器の第Ｍ論理ゲートの出力信号のパルス数をカウントする第２カウンタと、前記第１リング発振器を構成する前記複数の論理ゲートのうち少なくとも２つがその時に出力している信号をそれぞれ記憶する少なくとも２つの第１記憶部と、前記第１カウンタのカウント値が入力される第２記憶部と、を有し、前記第２カウンタは、あらかじめ定められた所定数をカウントすると、それをトリガに、前記第１記憶部および前記第２記憶部に対してデータ保存のための信号を出力することができる。【００１２】
本発明の経年劣化診断装置において、前記比較部は、前記第１リング発振器を構成するすべての前記論理ゲートがその時に出力している信号をそれぞれ記憶する複数の第１記憶部を有することができる。【００１３】
本発明によれば、ＣＭＯＳ回路を用いて構成した複数かつ奇数個の論理ゲートを用いてリング発振器を構成した第１リング発振器、または、前記論理ゲートと同じ構成の論理ゲートを複数かつ奇数個用いてリング発振器を構成した第２リング発振器に対して負荷信号を入力するステップと、前記第１リング発振器および前記第２リング発振器の発振開始を指示する制御信号を、前記第１リング発振器および前記第２リング発振器に対して同時に入力するステップと、同一時間内における、前記第１リング発振器および前記第２リング発振器それぞれ内のパルスの移動量の差を比較するステップと、を有する経年劣化診断方法が提供される。【００１４】
本発明の経年劣化診断方法において、前記第２リング発振器は、前記第１リング発振器と同数の前記論理ゲートを用いてリング発振器を構成することができる。【００１５】
本発明の経年劣化診断方法において、前記第１リング発振器および前記第２リング発振器それぞれの前記制御信号を直接入力される論理ゲートを第１論理ゲートとし、第Ｎ論理ゲートの出力信号を入力される論理ゲートを第Ｎ＋１論理ゲートとした場合、前記パルスの移動量の差を比較するステップは、前記第１リング発振器の第Ｍ論理ゲートの出力信号のパルス数のカウント値があらかじめ定められた所定数になると、それをトリガに、前記第２リング発振器の第Ｍ論理ゲートの出力信号のパルス数のカウント値、および、前記第２リング発振器を構成する前記複数の論理ゲートそれぞれの出力信号の値、を検知することで、前記第２リング発振器内のパルスの移動量を検知することができる。【００１６】
本発明の経年劣化診断装置および経年劣化診断方法は、負荷信号を一定時間入力された試験用のリング発振器と、負荷信号を入力されていない参照用のリング発振器と、を用い、ある一定時間内におけるそれぞれのリング発振器を構成する複数の論理ゲートの信号伝播段数の差を比較することで、試験用のリング発振器の劣化度、すなわち試験用のリング発振器を構成する論理ゲートの劣化度の診断を行う。【００１７】
本発明によれば、例えば試験用リング発振器内の論理ゲートをある一定段数信号が通過したことを検知し、このタイミングでの参照用リング発振器内の論理ゲートの信号通過段数を検知することで、試験用のリング発振器の劣化度、すなわち試験用のリング発振器を構成する論理ゲートの劣化度の診断を行うことができるので、本発明の経年劣化診断装置は簡易な構成とすることができる。
【発明の効果】
【００１８】
本発明によれば、半導体集積回路の性能劣化の進行具合の測定時における環境の影響をほとんど受けることなく、短時間での測定を、簡易な構成で実現できる。
【図面の簡単な説明】
【００１９】
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。【００２０】
【図１】実施形態１の経年劣化診断装置の構成を表すブロック図である。
【図２】実施形態１の経年劣化診断装置の構成の具体例を表すブロック図である。
【図３】実施形態２の経年劣化診断装置の構成を表すブロック図である。
【図４】実施形態３の経年劣化診断装置の構成を表すブロック図である。
【図５】実施形態３の経年劣化診断装置の構成の具体例を表すブロック図である。
【図６】実施形態４の経年劣化診断装置の構成を表すブロック図である。
【図７】実施形態５の経年劣化診断装置の構成を表すブロック図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について、図面を用いて説明する。すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
＜実施形態１＞
【００２２】
図１は、本発明の実施形態１による経年劣化診断装置の構成を示すブロック図である。図１に示すように、本実施形態の経年劣化診断装置は、参照用リング発振器１０１、試験用リング発振器１０２、比較部１０３、負荷部１０４、制御部１０５を有する構成である。なお、本実施形態の経年劣化診断装置は、第１リング発振器として試験用リング発振器１０２を、第２リング発振器として参照用リング発振器１０１を有している。
【００２３】
本実施形態の経年劣化診断装置は、経年劣化診断回路として構成することができる。この前提は、以下のすべての実施形態において同様である。
【００２４】
試験用リング発振器１０２は、ＣＭＯＳ回路を用いて構成した複数かつ奇数個（任意の設計事項）の論理ゲートを複数段に接続してリング発振器を構成する。すなわち、複数かつ奇数個の論理ゲートの入出力を順次接続することで信号が内部で循環するようにし、あるノードに着目すれば、定期的に信号の遷移を繰り返す構成となっている。この時、複数の論理ゲートは同一種類であることが望ましい。
【００２５】
参照用リング発振器１０１は、試験用リング発振器を構成する論理ゲートと同じ構成の論理ゲートを複数かつ奇数個用いてリング発振器を構成する。同じ構成の論理ゲートとは、同じ設計のＣＭＯＳ回路で構成された論理ゲートという意味である。なお、リング発振器を構成するために用いる論理ゲートの数は特段制限されないが、試験用リング発振器１０２と同数にするのが望ましい。このようにすれば、試験用リング発振器１０２と参照用リング発振器１０１との構成を可能な限り同等なものとすることができ、劣化度測定の精度を向上させることができる。
【００２６】
負荷部１０４は、試験用リング発振器１０２に対して負荷信号を入力するよう構成される。この負荷信号の入力により、試験用リング発振器１０２を構成する複数の論理ゲートの劣化を進行させることができる。負荷信号としては特段制限されないが、例えば、診断回路を搭載し診断対象としている半導体チップ内の機能回路の実動作による劣化進行を模擬するため、幹線クロック信号などを用いて劣化を進行させるようにすることができる。
【００２７】
なお、負荷部１０４が試験用リング発振器１０２に対して負荷信号を入力している間は、参照用リング発振器１０１はストレスのかからない状態、例えば、電源端子をＧＮＤに接続した状態となる。この状態においては、参照用リング発振器１０１を構成する論理ゲートはほとんど劣化が進行しない。
【００２８】
制御部１０５は、参照用リング発振器１０１および試験用リング発振器１０２の発振開始を指示する制御信号を、参照用リング発振器１０１および試験用リング発振器１０２に対して同時に入力するよう構成されている。
【００２９】
比較部１０３は、同一時間内における、参照用リング発振器１０１および試験用リング発振器１０２それぞれ内のパルスの移動量の差を比較するよう構成されている。パルスの移動量の差を比較する手段としては特段制限されないが、以下のような手段であってもよい。
【００３０】
例えば、制御部１０５が発振開始を指示する制御信号を参照用リング発振器１０１および試験用リング発振器１０２に対して同時に入力すると、比較部１０３は、パルスが参照用リング発振器１０１を構成している論理ゲートをあらかじめ定められた規定の段数（規定数の論理ゲート）通過したことを検知する。そして、この検知をトリガに、試験用リング発振器１０２内の状態、すなわち、パルスが試験用リング発振器１０２内の論理ゲートを何段通過したかを検知する。そして、比較部１０３は、上述の検知した結果（パルスが試験用リング発振器１０２内の論理ゲートを通過した段数）と、上述のあらかじめ定められた規定の段数（パルスが参照用リング発振器１０１内の論理ゲートを通過した段数）とを利用して、同一時間内における、参照用リング発振器１０１および試験用リング発振器１０２それぞれのパルスの移動量の差を比較する。なお、上述の手段において、参照用リング発振器１０１と試験用リング発振器１０２とを入れ替えても、すなわち、パルスが試験用リング発振器１０２を構成している論理ゲートをあらかじめ定められた規定の段数（規定数の論理ゲート）通過したことを検知し、この検知をトリガに、参照用リング発振器１０１内の状態、すなわち、パルスが参照用リング発振器１０１内の論理ゲートを何段通過したかを検知するように構成しても、同様に、参照用リング発振器１０１および試験用リング発振器１０２それぞれのパルスの移動量の差を比較することができる。
【００３１】
このように、同一時間内での参照用リング発振器１０１および試験用リング発振器１０２それぞれの論理ゲートの通過段数を知ることができれば、その比率は各々の論理ゲート１段あたりの遅延時間の比率の逆数となる。この論理ゲートの遅延時間の差は劣化の有無により発生するものであるため、経年劣化の状態は遅延時間の増加の比率として得ることができる。
【００３２】
なお、上述したパルスの移動量の差を比較する手段は、例えば、上述した本実施形態の経年劣化診断装置の構成に、以下のような構成を加えることで実現することができる。
すなわち、参照用リング発振器１０１および試験用リング発振器１０２それぞれの、制御部１０５から制御信号を直接入力される論理ゲートを第１論理ゲートとし、第Ｎ論理ゲートの出力信号を入力される論理ゲートを第Ｎ＋１論理ゲートとした場合、
比較部１０３は、
試験用リング発振器１０２の第Ｍ論理ゲートの出力信号のパルス数をカウントする第１カウンタと、
参照用リング発振器１０１の第Ｍ論理ゲートの出力信号のパルス数をカウントする第２カウンタと、
試験用リング発振器１０２を構成する複数の論理ゲートのうち少なくとも２つがその時に出力している信号をそれぞれ記憶する少なくとも２つの第１記憶部と、
第１カウンタのカウント値が入力される第２記憶部と、を有し、
第２カウンタは、あらかじめ定められた所定数をカウントすると、それをトリガに、第１記憶部および第２記憶部に対してデータ保存のための信号を出力する構成を加えることで実現することができる。
なお、比較部１０３は、上述の第１記憶部のかわりに、試験用リング発振器１０２を構成するすべての論理ゲートがその時に出力している信号をそれぞれ記憶する複数の第１記憶部を有するように構成してもよい。このような構成において、参照用リング発振器１０１および試験用リング発振器１０２それぞれを構成する論理ゲートの段数を把握しておけば、比較部１０３は、パルスがそれぞれのリング発振器内の論理ゲートを何段通過したかを算出することができる。
【００３３】
本実施形態の経年劣化診断装置は、リング発振器の発振周波数を測定対象とせず、パルスがリング発振器内をどれだけ移動したか、すなわちリング発振器を構成する論理ゲートを何段通過したかを測定対象とする。かかる点で、従来の手法とは異なる。
【００３４】
また、本実施形態の経年劣化診断装置は、参照用リング発振器１０１、試験用リング発振器１０２と二つのリング発振器を用い、それらの発振開始から終了までのタイミングを一致させた状態でパルスの移動量の差を比較するので、たとえ環境変動（電源電圧や温度）を受けたとしても、参照用リング発振器１０１、試験用リング発振器１０２いずれも同様に影響を受ける。よって、参照用リング発振器１０１および試験用リング発振器１０２それぞれのパルスの移動量の差を比較する段階で、ノイズの影響はほとんどキャンセルされることとなる。その結果、試験用リング発振器１０２を構成する論理ゲートの劣化度の診断において、環境変動の影響をほとんど受けない測定が可能となる。また、特殊なアナログ回路等も不要であり、簡易な回路構成で実現が可能である。
【００３５】
次に、本実施形態の経年劣化診断装置の具体例を、図２を用いて説明する。図２では、図１に示した参照用リング発振器１０１、試験用リング発振器１０２、比較部１０３、負荷部１０４、制御部１０５の具体的な構成例と、その接続方法について例示している。なお、説明に不要な要素や説明等は適宜省略されており、また、本発明の目的を達成しうる唯一の構成として限定されることがないのは明らかである。当該前提は、他の実施形態についても同様である。
【００３６】
図２に示すとおり、参照用リング発振器２０１、および、試験用リング発振器２０２を構成する論理ゲートとしては、例えばＮＡＮＤゲートを使用することができる。参照用リング発振器２０１、および、試験用リング発振器２０２は、同一構成のＮＡＮＤゲートを複数かつ奇数個用いて同一段数に接続した構成である。また、参照用リング発振器２０１、および、試験用リング発振器２０２は、制御部２０５からの同一の制御信号によって発振の制御が可能な構成である。この構成により、参照用リング発振器２０１、および、試験用リング発振器２０２は、同時に発振開始を行うことができる。試験用リング発振器２０２にはさらに、負荷部２０４からの負荷信号入力を備え、任意の劣化環境を作成することが可能な構成となっている。
【００３７】
比較部２０３は、例えばカウンタ回路とフリップフロップ回路の組み合わせにより実現できる。
【００３８】
カウンタ回路２０８は、参照用リング発振器２０１を構成する複数の論理ゲートの中のある論理ゲートの出力信号を入力するように接続され、任意の設定値をカウントとすると、それをトリガに、ＨｉｇｈまたはＬｏｗの信号を出力するよう構成されている。この出力信号は、以下で説明するフリップフロップ回路２０６、２０７に入力され、フリップフロップ回路２０６、２０７はこの入力信号を用いて、その時点で記憶しているデータを保存することとなる。
【００３９】
次に、参照用リング発振器２０１および試験用リング発振器２０２それぞれを構成する複数の論理ゲートの中の、制御部２０５から制御信号を直接入力される論理ゲートを第１論理ゲート２０１Ａ、２０２Ａとし、第Ｎ論理ゲートの出力信号を入力される論理ゲートを第Ｎ＋１論理ゲートとした場合、カウンタ回路２０８が参照用リング発振器２０１の第Ｍ論理ゲートの出力信号を入力されるように接続されると、カウンタ回路２０９は、試験用リング発振器２０２を構成する複数の論理ゲートの中の第Ｍ論理ゲートの出力信号を入力されるように接続される。また、カウンタ回路２０９は、カウント値をフリップフロップ回路２０６に対して出力するよう構成される。なお、カウンタ回路２０９のビット数は任意の設計事項であり、フリップフロップ回路２０６はカウンタ回路２０９のビット数と同じ数だけ設けられる。このフリップフロップ回路２０６は、カウンタ回路２０８からの出力信号を用いて値を保存する。
【００４０】
フリップフロップ回路２０７は、試験用リング発振器２０２の全論理ゲート段間に接続され、すべての論理ゲートがその時に出力している信号それぞれを記憶するように複数設けられている。なお、フリップフロップ回路２０７は必ずしもすべての論理ゲートがその時に出力している信号を記憶する必要はなく、少なくとも２つの論理ゲートがその時に出力している信号を記憶するよう設けられれば、試験用リング発振器２０２の劣化度を検知することができる。しかし、試験用リング発振器２０２の経年劣化の進行をより精度高く測定するためには、図２に示すように、すべての論理ゲートがその時に出力している信号それぞれを記憶するように複数のフリップフロップ回路２０７を設けるのが望ましい。このフリップフロップ回路２０７は、カウンタ回路２０８からの出力信号を用いて値を保存する。なお、図示したフリップフロップ回路２０７は、本構成例の一部のフリップフロップ回路を示したものである。
【００４１】
次に、この構成例の具体的な処理の流れを説明する。
【００４２】
まず、負荷部２０４は、負荷信号（幹線クロック信号など）を所定時間試験用リング発振器２０２に加え、試験用リング発振器２０２を構成している論理ゲートの劣化を進行させる。この時、参照用リング発振器２０１は、例えば電源端子をＧＮＤに接続した状態となる。この状態においては、参照用リング発振器２０１を構成する論理ゲートはほとんど劣化が進行しない。
【００４３】
上述の試験用リング発振器２０２に対する所定時間の負荷信号を加える処理が終了すると、参照用リング発振器２０１の電源端子をＧＮＤに接続した状態としている場合には、当該電源端子を通常の電源へと接続する。その後、制御部２０５は、発振開始を指示する制御信号を、参照用リング発振器２０１および試験用リング発振器２０２に対して同時に入力する。
【００４４】
すると、カウンタ回路２０８は、参照用リング発振器２０１の第１論理ゲート２０１Ａに入力される信号のパルス数をカウントする。また、カウンタ回路２０９は、試験用リング発振器２０２の第１論理ゲート２０２Ａに入力される信号のパルス数をカウントし、カウント値をフリップフロップ回路２０６に出力する。各フリップフロップ回路２０６は、「Ｈｉｇｈ」ｏｒ「Ｌｏｗ」の値を記憶し、すべてのフリップフロップ回路２０６が記憶した値により、その時におけるカウンタ回路２０９のカウント値が特定される。また、フリップフロップ回路２０７は、試験用リング発振器２０２の各論理ゲートのその時における出力信号（Ｈｉｇｈ  ｏｒ  Ｌｏｗ）を記憶する。
【００４５】
その後、カウンタ回路２０８は、あらかじめ定められた所定数をカウントすると、それをトリガに、フリップフロップ回路２０６、２０７に対してデータ保存のための信号（Ｈｉｇｈ  ｏｒ  Ｌｏｗ）を出力する。フリップフロップ回路２０６、２０７は、この信号を用いて、その時に記憶している値（Ｈｉｇｈ  ｏｒ  Ｌｏｗ）を保存する。
【００４６】
その後、比較部２０３の演算部（図示せず）は、フリップフロップ回路２０６に保存されている値（カウント数）を収集し、カウント数を識別する。また、フリップフロップ回路２０７それぞれに保存されている値（Ｈｉｇｈ  ｏｒ  Ｌｏｗ）を第Ｍ論理ゲートの出力信号であることを識別可能に収集する。そして、複数のフリップフロップ回路２０７それぞれに保存されている値（Ｈｉｇｈ  ｏｒ  Ｌｏｗ）の「Ｈｉｇｈ」と「Ｌｏｗ」の境目（例：第５論理ゲートと第６論理ゲートの間）を識別することで、カウンタ回路２０８からデータ保存の信号が出力された時点における、試験用リング発振器２０２内のパルスの移動量を算出する。その後、この算出した移動量と、カウンタ回路２０８がカウントしたあらかじめ定められた所定数とを用いて、同一時間内における、参照用リング発振器２０１および試験用リング発振器２０２それぞれのパルスの移動量の差を比較する。この比較は、カウント数を論理ゲートの段数に変換し、参照用リング発振器２０１および試験用リング発振器２０２それぞれ内をパルスが通過した論理ゲートの段数で比較してもよい。
【００４７】
このような方法の場合、参照用リング発振器２０１を構成する論理ゲートの構成段数、カウンタ回路２０８がカウントするあらかじめ定められた所定数、カウンタ回路２０８を接続する位置を制御することで、測定時間および分解能を制御することができる。
【００４８】
ここで、図２に示した参照用リング発振器２０１および試験用リング発振器２０２がＸ段の論理ゲートで構成されているとする。また、カウンタ回路２０８が、第Ｍ論理ゲートが出力する信号を用いてカウントするあらかじめ定められた所定数をＣとし、参照用リング発振器２０１内の論理ゲート１段当たりの遅延時間をＴｒｅｆ、試験用リング発振器２０２内の論理ゲート１段当たりの遅延時間をＴｄｅｇ、とする。なお、Ｔｒｅｆは、劣化がほとんど進行していない状態での論理ゲート１段あたりの遅延時間であり、Ｔｄｅｇは、負荷部２０４の負荷信号により劣化が進行した状態での論理ゲート１段あたりの遅延時間である。
【００４９】
そして、カウンタ回路２０８が所定数Ｃをカウントした時点における、試験用リング発振器２０２の第Ｍ論理ゲートが出力する信号を用いてカウンタ回路２０９がカウントとしたパルス数をＣ'、カウンタ回路２０９によるカウントでは得られない端数のゲート通過段数（フリップフロップ回路２０７により得られる）をＮとする。なお、カウンタ回路２０８、２０９はパルス信号が「Ｈｉｇｈ」から「Ｌｏｗ」になり再び「Ｈｉｇｈ」になった時点で「１」をカウントする場合、「Ｎ＜２Ｘ」となる。
【００５０】
この時、次の式（１）の関係が成り立つ。
【００５１】
Ｔｒｅｆ・２Ｘ・Ｃ＝Ｔｄｅｇ・（２Ｘ・Ｃ'＋Ｎ）      ・・（１）
【００５２】
従って、劣化の進行度は、次の式（２）で表現される。
【００５３】
Ｔｄｅｇ／Ｔｒｅｆ−１＝（２Ｘ・Ｃ）／（２Ｘ・Ｃ'＋Ｎ）−１    ・・（２）
【００５４】
すなわち、劣化が進行するに従いＮが減少し、Ｎが０になると、Ｃ'が１減少してＮは２Ｘとなり、Ｎはそこから再び減少していく。
【００５５】
なお、上述した説明は、参照用リング発振器２０１および試験用リング発振器２０２がＸ段の同数の論理ゲートで構成されている場合を例に説明したが、参照用リング発振器２０１および試験用リング発振器２０２を構成する論理ゲートの数が異なる場合であっても、上述の式に基づき、パルスの移動量の差、すなわち論理ゲートの通過段数の差を比較することが可能である。当該前提は、以下のすべての実施形態において同様である。
＜実施形態２＞
【００５６】
実施形態２の経年劣化診断装置は実施形態１を基本とする。以下、実施形態１との相違点を説明する。なお、共通する点については説明を省略する。
【００５７】
図３は、本発明の実施形態２による経年劣化診断装置の構成を示すブロック図である。図３に示すように、本実施形態の経年劣化診断装置は、参照用リング発振器３０１、試験用リング発振器３０２、比較部３０３、負荷部３０４、制御部３０５を有する構成である。
【００５８】
本実施形態の経年劣化診断装置は、第１リング発振器として参照用リング発振器３０１を、第２リング発振器として試験用リング発振器３０２を有している点で、実施形態１とは異なる。すなわち、本実施形態の経年劣化診断装置は、試験用リング発振器３０２内をパルスが所定量移動した時点（例えば、試験用リング発振器３０２に接続されたカウンタがあらかじめ定められた所定数をカウントした時点）における、参照用リング発振器３０１内を移動しているパルスの移動量を検知し、それらを比較する。なお、その他の構成については実施形態１と同様であり、また、上述の処理は実施形態１に準じて実現できる。よって、ここでの詳細な説明は省略する。
【００５９】
本実施形態の経年劣化診断装置および経年劣化診断方法によれば、試験用リング発振器３０２のノード選択によって測定時間・分解能を規定するため、実施形態１に対して測定分解能が線形になるという効果が得られる。
【００６０】
次に、本実施形態の経年劣化診断装置の具体例を、説明する。本構成例は、実施形態１の具体例を示した図２の構成例において、比較部２０３と参照用リング発振器２０１間の接続関係と、比較部２０３と試験用リング発振器２０２間の接続関係と、を逆にすることで実現することができる。
【００６１】
ここで、実施形態１と同様の符号を用いて劣化の進行度を評価すると、まず測定結果から、次の式（３）が成り立つ。
【００６２】
Ｔｒｅｆ・（２Ｘ・Ｃ'＋Ｎ）＝Ｔｄｅｇ・２Ｘ・Ｃ      ・・（３）
【００６３】
従って、劣化の進行度は、次の式（４）で表現される。
【００６４】
Ｔｄｅｇ／Ｔｒｅｆ−１＝（２Ｘ・Ｃ'＋Ｎ）／（２Ｘ・Ｃ）−１    ・・（４）
【００６５】
すなわち、劣化が進行するに従いＮが増加し、Ｎが２Ｘになると、Ｃ'が１増加してＮは０となり、Ｎはそこから再び増加していく。
＜実施形態３＞
【００６６】
実施形態３の経年劣化診断装置は実施形態１を基本とする。以下、実施形態１との相違点を説明する。なお、共通する点については説明を省略する。
【００６７】
図４は、本発明の実施形態３による経年劣化診断装置の構成を示すブロック図である。図４に示すように、本実施形態の経年劣化診断装置は、参照用リング発振器４０１、試験用リング発振器４０２、比較部４０３、負荷部４０４、制御部４０５、試験用最終ゲート検出部４１０を有する構成である。なお、本実施形態の経年劣化診断装置は、第１リング発振器として試験用リング発振器４０２を、第２リング発振器として参照用リング発振器４０１を有している。
【００６８】
試験用最終ゲート検出部４１０は、参照用リング発振器４０１、および、試験用リング発振器４０２を構成する論理ゲートと同じ構成の論理ゲートを、参照用リング発振器４０１、および、試験用リング発振器４０２と同数またはそれ以上用い、それらを直列に接続した構成である。
【００６９】
そして、試験用最終ゲート検出部４１０には、試験用リング発振器４０２と同じ条件（同じ負荷信号、同じ時間）で、負荷部４０４から負荷信号が入力される。
【００７０】
また、試験用リング発振器４０２の例えば第Ｍ論理ゲートの出力信号のパルス数がカウントされるごとに、複数の論理ゲートを直列に接続した試験用最終ゲート検出部４１０の中の最初の論理ゲートに信号（Ｈｉｇｈ  ｏｒ  Ｌｏｗ）が入力される。そして、この信号は直列に接続された複数の論理ゲート内を伝搬していく。本実施形態では、この試験用最終ゲート検出部４１０内を伝搬していく信号の移動量をも用いて、制御信号が、負荷信号を加えられた論理ゲートを通過する段数を検知する。
【００７１】
本構成とすることにより、実施形態１に対して、制御信号入力後の測定中における、参照用リング発振器４０１と試験用リング発振器４０２の駆動負荷をそろえやすくなるという効果が得られる。その結果、より精度の高い測定結果を得ることができる。
【００７２】
次に、本実施形態の経年劣化診断装置の具体例を、図５を用いて説明する。図５は、図２を用いて説明した実施形態１の具体例を基本とし、試験用最終ゲート検出部５１０を有する点で異なる。以下、実施形態１の具体例と相違する点を説明する。なお、共通する点についての説明は省略する。
【００７３】
試験用最終ゲート検出部５１０は、試験用リング発振器５０２と同数の同じ構成の論理ゲートを直列に接続して構成されている。負荷部５０４は、試験用リング発振器５０２および試験用最終ゲート検出部５１０に対して同じ条件で負荷信号を入力する。
【００７４】
試験用リング発振器５０２の第Ｍ論理ゲートの出力信号は、フリップフロップ回路５０７に入力されるとともに、複数の論理ゲートを直列に接続した試験用最終ゲート検出部５１０の中の最初の論理ゲート５１０Ａに入力される。複数のフリップフロップ回路５０７は、試験用最終ゲート検出部５１０を構成する複数の論理ゲートの中の少なくとも２つ、好ましくはすべての論理ゲートに入力される信号それぞれを入力され、その時の入力値を記憶する。
【００７５】
この構成例に基づく処理の流れは、実施形態１に準じて実現される。よって、ここでの詳細な説明は省略する。
【００７６】
本構成例では、比較部５０３が試験用リング発振器５０２から取得する情報は、参照用リング発振器５０１から取得する情報と同じである。よって、参照用リング発振器５０１と試験用リング発振器５０２の駆動負荷をそろえやすくなり、精度高い測定が実現される。
＜実施形態４＞
【００７７】
実施形態４の経年劣化診断装置は実施形態２、３を基本とする。以下、実施形態２、３との相違点を説明する。なお、共通する点については説明を省略する。
【００７８】
図６は、本発明の実施形態４による経年劣化診断装置の構成を示すブロック図である。図６に示すように、本実施形態の経年劣化診断装置は、参照用リング発振器６０１、試験用リング発振器６０２、比較部６０３、負荷部６０４、制御部６０５、参照用最終ゲート検出部６１１を有する構成である。
【００７９】
本実施形態の経年劣化診断装置は、参照用最終ゲート検出部６１１を有する点で、実施形態２と異なる。また、本実施形態の経年劣化診断装置は、第１リング発振器として参照用リング発振器６０１を、第２リング発振器として試験用リング発振器６０２を有している点で、実施形態３と異なる。
【００８０】
参照用最終ゲート検出部６１１は、実施形態３で説明した試験用最終ゲート検出部４１０（図４参照）と同じ構成とすることができる。また、試験用最終ゲート検出部４１０と比較部４０３との関係、および、試験用最終ゲート検出部４１０と試験用リング発振器４０２との関係をそれぞれ、図６に示す参照用最終ゲート検出部６１１と比較部６０３との関係、および、参照用最終ゲート検出部６１１と参照用リング発振器６０１との関係に適用することで、実現することができる。よって、ここでの詳細な説明は省略する。
【００８１】
本構成とすることにより、実施形態２に対して参照用リング発振器６０１と試験用リング発振器６０２の駆動負荷をそろえやすくなるという効果が得られ、精度高い測定が実現される。
＜実施形態５＞
【００８２】
実施形態５の経年劣化診断装置は実施形態３、４を基本とする。図７は、本発明の実施形態５による経年劣化診断装置の構成を示すブロック図である。図７に示すように、本実施形態の経年劣化診断装置は、参照用リング発振器７０１、試験用リング発振器７０２、比較部７０３、負荷部７０４、制御部７０５、試験用最終ゲート検出部７１０、参照用最終ゲート検出部７１１を有する構成である。すなわち、実施形態３、４いずれの構成をも実現可能な構成となっている。
【００８３】
本実施形態の経年劣化診断装置によれば、実施形態３、４と同様の効果を実現することができる。
【００８４】
この出願は、２００９年９月７日に出願された日本特許出願特願２００９−２０５７７４号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【図１】
0005382126.tif 000002
【図２】
0005382126.tif 000003
【図３】
0005382126.tif 000004
【図４】
0005382126.tif 000005
【図５】
0005382126.tif 000006
【図６】
0005382126.tif 000007
【図７】
0005382126.tif 000008