(57)【特許請求の範囲】
【請求項１】
電子整流モータ（１）であって、
ステータ（１０）と、ロータ（１１）と、制御ユニット（３０）とを有しており、
前記制御ユニット（３０）は、前記ステータと作用結合しており、前記ステータ（１０、１２、１４、１６）が前記ロータ（１１）を回転させる回転磁界を発生させることができるように、前記ステータ（１０、１２、１４、１６）を整流する制御信号を生成するように構成されており、
前記電気モータ（１）は少なくとも１つのロータ位置センサ（１８）を有しており、
前記ロータ位置センサ（１８）は前記ロータ（１１）のロータ位置を検出し、当該ロータ位置を表すロータ位置信号を生成するように構成されており、
前記制御ユニット（３０）は、前記ロータ位置信号に依存して前記制御信号を生成するように構成されている、
電子整流モータ（１）において、
前記制御ユニット（３０）は、前記ロータ位置信号をサンプリングおよび量子化し（２７）、当該サンプリングされ量子化されたロータ位置信号に対応する時間的なデータストリームを形成するデジタルロータ位置信号（９５、１００、１０２、１０４、１０６、１０８、１１０、１１２）を生成するように構成されており、
前記制御ユニットは、時間的に連続する２つのロータ位置値の間にある少なくとも１つの中間値（１１８、１１９、１２０）を前記デジタルロータ位置信号内に形成するように構成された補間器を有しており、
前記制御ユニットは、前記デジタルロータ位置信号を、前記ロータ位置信号よりも後の少なくとも１つまたは複数の将来ロータ位置値（１０８、１１０、１１２）を含む予測ロータ位置信号として生成するように構成されており、
前記補間器（３４）は、前記中間値（１１８，１１９、１２０）を前記２つの将来ロータ位置値（１０８、１１０、１１２）の間に形成するように構成されており、
前記制御ユニット（３０）は、前記デジタル予測ロータ位置信号（９５、１００、１０２、１０４、１０６、１０８、１１０、１１２）を前記ロータ位置センサ（１８）によって検出された別のロータ位置値に依存して補正するように構成されている、
ことを特徴とする電子整流モータ（１）。
【請求項２】
前記制御ユニット（３０）は、前記デジタル予測ロータ位置信号（９５、１００、１０２、１０４、１０６、１０８、１１０、１１２）を、出発関数としての前記ロータ位置信号（１００、１０２、１０４、１０６）に依存して近似関数により生成するように構成されている、
請求項１記載の電気モータ（１）。
【請求項３】
前記近似関数は少なくとも２次の多項式である、
請求項２記載の電気モータ（１）。
【請求項４】
前記制御ユニット（３０）はクロック（１３４）を有しており、当該クロック（１３４）により生成された時間信号に依存して前記予測ロータ位置信号（９５）を生成するように構成されており、
前記クロックのクロック周波数は前記デジタルロータ位置信号の連続するロータ位置値の繰り返し周波数よりも高く、前記ステータは前記予測ロータ位置信号（９５）に依存して整流される（１１５、１１７）、
請求項１から３のいずれか１項記載の電気モータ（１）。
【請求項５】
少なくとも、ステータ（１０）と、ロータ（１１）と、ロータ位置センサ（１８）とを備えた電子整流モータを動作させる方法において、
前記ロータ位置センサ（１８）によってロータ（１１）のロータ位置を検出し、
当該ロータ位置に相応するロータ位置信号を生成し、
当該ロータ位置信号をサンプリングおよび量子化し、
前記サンプリングされ量子化されたロータ位置信号を表す時間的なデータストリームを形成するデジタルロータ位置信号（９５、１００、１０２、１０４、１０６、１０８、１１０、１１２）を生成し、
補間器により時間的に連続する２つのロータ位置値の間にある少なくとも１つの中間値（１１８、１１９、１２０）を前記デジタルロータ位置信号内に形成する方法において、
前記デジタルロータ位置信号を、時間的に前記ロータ位置信号よりも後の少なくとも１つまたは複数の将来ロータ位置値（１０８、１１０、１１２）を含むデジタル予測ロータ位置信号（９５、１００、１０２、１０４、１０６、１０８、１１０、１１２）として生成する、
ただし前記補間器は２つの将来ロータ位置値の間の中間値を形成するように構成されている、
前記デジタル予測ロータ位置信号（９５、１００、１０２、１０４、１０６、１０８、１１０、１１２）を、前記ロータ位置センサによって検出された別のロータ位置値に依存して補正する、
ことを特徴とする電子整流モータを動作させる方法。
【請求項６】
前記デジタル予測ロータ位置信号を、出発関数としての前記ロータ位置信号に依存して近似関数を形成することにより生成する、
請求項５記載の方法。
【請求項７】
前記近似関数は少なくとも２次の多項式である、請求項６記載の方法。
【請求項８】
前記近似関数はスプライン関数である、請求項６記載の方法。
【請求項９】
前記予測ロータ位置信号（９５、１００、１０２、１０４、１０６、１０８、１１０、１１２）に依存して前記ステータの整流（１１５、１１７）を行う、
請求項５から８のいずれか１項記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子整流モータに関する。本発明の電子整流モータは、ステータと、特に永久磁石式のロータとを有する。またこの電子整流モータは制御ユニットも有している。制御ユニットは、ステータと作用結合しており、ステータがロータを回転させるための回転磁界を発生させることができるように、ステータを整流する制御信号を生成する。上記モータはまたロータ位置を、特にロータの角度位置を検出し、ロータ位置を表すロータ位置信号を生成するように構成された少なくとも１つのロータ位置センサを有している。制御ユニットは、このロータ位置信号に依存して制御信号を生成するように構成されている。
【０００２】
DE 103 32 381 A1から公知の電気モータでは、ロータ位置はセンサなしで検出され、ロータを回転させる巻線電流の電流波形は急激な飛躍なしに連続的にロータ回転につれて変化し、センサレスロータ位置検出のための電力が不足することがない。高速回転する電子整流モータでは、ロータ回転中に整流パターンを頻繁に変更すべき場合には、電気モータの動作中にロータ位置検出を高い検出頻度で行わなければならないという問題が存在する。そのために、電気モータの制御ユニットは相応して高い計算能力を有していなければならない。
【０００３】
本発明によれば、冒頭で述べたような電子整流モータの制御ユニットは、ロータ位置信号をサンプリングおよび量子化し、デジタルロータ位置信号を生成するように構成されている。デジタルロータ位置信号は、サンプリングされ量子化されたロータ位置信号に対応する時間的なデータストリームを形成する。なお、制御ユニットは、時間的に連続する２つのロータ位置値の間にある少なくとも１つの中間値をデジタルロータ位置信号内に形成するように構成された補間器を有している。この補間器のおかげで、特にアナログのロータ位置信号をサンプリングおよび量子化するアナログデジタル変換器のサンプリング周波数は、有利なことに、補間器なしの場合に比べて低くすることができる。それゆえ、例えばＦＰＧＡまたはＡＳＩＣとして形成された制御ユニットの計算能力は、有利なことに、補間器なしの場合に比べて低くてよい。さらに有利には、制御ユニットはデジタルロータ位置信号をデジタル予測ロータ位置信号として形成するように構成されている。ここで、デジタル予測ロータ位置信号、特に時間的なデータストリームは、時間的に前記ロータ位置信号より後の将来のロータ位置値を少なくとも１つまたは複数含んでいる。好ましくは、補間器は２つの将来のロータ位置値の間の中間値を形成するように構成されている。有利には、このように構成された予測ロータ位置信号により、現在ロータ位置または将来ロータ位置を電気モータの整流に使用することが可能である。さらに有利には、例えばアナログロータ位置信号をデジタルロータ位置信号に変換した後にロータ位置センサが、特に角度センサがこのように変換されたロータ位置信号を別の信号処理に使用できるようになる前に、上記のように予測されたロータ位置を電気モータの整流に使用することができる。
【０００４】
ロータ位置センサは好ましくは角度センサである。この角度センサは例えば巨大磁気抵抗効果センサ（ＧＭＲセンサ）または異方性磁気抵抗センサ（ＡＭＲセンサ）である。別の実施形態では、電気モータは例えば、特にアナログロータ位置信号を生成するように構成された複数のホールセンサを有する。好ましくは、角度センサ、特にＧＭＲセンサまたはＡＭＲセンサは、時間的に連続なロータ位置信号を生成するように構成されている。このロータ位置信号は好ましくは時間的に連続して絶対ロータ位置を表す特にアナログのロータ位置信号である。角度センサの角度分解能は、アナログロータ位置信号をアナログからデジタルへ変換するアナログデジタル変換器のサンプリングレートによって決まる。
【０００５】
有利な１つの実施形態では、制御ユニットは、特にデジタル予測ロータ位置信号をロータ位置センサによって検出された別のロータ位置に依存して特にＦＩＦＯ原理（ＦＩＦＯ＝Ｆｉｒｓｔ−Ｉｎ−Ｆｉｒｓｔ−Ｏｕｔ）に従って補正するように構成されている。また、予測ロータ位置信号は例えば所定数のロータ位置値によって形成されていているものとしてよい。その場合、これらロータ位置値は、ＦＩＦＯ原理に従い、角度センサによって検出された（さらに好ましくはアナログデジタル変換器によって変換された）新しいロータ位置値によって更新される。それゆえ、有利なことに、電気モータの整流は定常的ではない運動パターンによっても行うことができる。例えば、制御ユニットはロータ回転中に互いに異なる複数の整流パターンをステータに与えることができる。
【０００６】
有利な１つの実施形態では、制御ユニットは近似されるべき出発関数としてのロータ位置信号に依存してデジタル予測ロータ位置信号を近似関数によって生成するように構成されている。それゆえ、有利には、ロータ位置センサにより生成されたロータ位置信号は将来ロータ位置を得るために評価される。
【０００７】
好ましくは、近似関数は多項式、特に少なくとも２次の多項式、または２次もしくは３次の多項式である。近似関数の他の有利な実施例としては、スプライン関数または指数関数が挙げられる。
【０００８】
有利な１つの実施形態では、制御ユニットはクロックを有しており、このクロックが発する時間信号に依存して予測ロータ位置信号を生成し、予測ロータ位置信号に依存してステータを整流するように構成されている。なお、上記クロックのクロック周波数はデジタルロータ位置信号の連続するロータ位置値の繰り返し周波数よりも高い。そのため、有利には、予測ロータ位置信号の補間値に依存してステータを整流することができる。有利には、制御ユニットは、好ましくは予測ロータ位置信号の将来のロータ位置値において整流時点を求めるように、さらに好ましくは将来のロータ位置値においてステータを整流するように構成されていてもよい。
【０００９】
本発明はまた電子整流モータを、特に上に述べた形式の電気モータを動作させる方法にも関している。本発明の方法では、ロータ位置センサによりロータ位置が検出され、ロータ位置に対応するロータ位置信号が生成される。さらに、上記の方法では、好ましくはロータ位置信号がサンプリングおよび量子化され、時間的なデータストリームを形成する特にデジタルの予測ロータ位置信号が生成される。予測ロータ位置信号はサンプリングされ量子化されたロータ位置信号を表しており、ロータ位置信号よりも時間的に後の将来のロータ位置値を少なくとも１つまたは複数含んでいる。
【００１０】
本方法の１つの有利な実施形態では、デジタル予測ロータ位置信号はロータ位置センサによって検出された別のロータ位置に依存して補正される。
【００１１】
本方法の別の有利な実施形態では、デジタル予測ロータ位置信号は、出発関数であるロータ位置信号に依存して近似関数を形成することにより形成される。ここで、出発関数は近似されるべき関数であり、近似関数を形成するためのデータ点を構成することができるものである。これにより、データ点によって形成された（例えばロータ位置信号によって形成された、またはロータ位置信号から形成された）範囲を超えて予測ロータ位置信号を外挿することができる。近似関数は好ましくは２次または３次の多項式関数である。
【００１２】
本方法の１つの有利な実施形態では、ある時間間隔が経過した後、予測ロータ位置信号に依存してステータの整流が行われる。ここで、前記時間間隔の経過は所定の整流時点に対応している。有利には、整流は好ましくは予め決められた少なくとも１つの整流パターンで行われる。それゆえ、有利にはロータ位置センサにより生成されるロータ位置値が得られる前に既に整流を行うことができる。
【００１３】
本方法では、将来のロータ位置値は近似関数に依存して、例えば多項式、スプライン関数または他の適切な近似関数に依存して求められる。そのために必要な乗算は有利には相応の高速計算ユニットによって行われる。
【００１４】
制御ユニットは例えばマイクロプロセッサ、マイクロコントローラもしくはＦＰＧＡ（ＦＰＧＡ＝Field-Programmable-Gate-Array）、またはＡＳＩＣ（ＡＳＩＣ＝Application-Specific-Integrated-Circuit）としてよい。制御ユニットは例えば、データ担体に記憶されデータ担体とともにコンピュータプログラム製品を構成する制御プログラムによって制御される。
【００１５】
本発明はさらに前記した形式の電気モータのための前記した形式の制御ユニットにも関している。この制御ユニットはロータもステータも有しておらず、電気モータのステータと接続されるように形成されている。
【図面の簡単な説明】
【００１６】
【図１】本発明による制御ユニットを有する電子整流モータの実施例を示す。
【図２】図１に示されている電気モータを動作させる方法を示す。
【図３】図１に示されている電気モータの動作と図２に示されている方法を図解するグラフを示す。
【００１７】
以下に、本発明を図面と実施例とに基づいて説明する。他の有利な実施形態は、既に述べた特徴と図面に示されている特徴と従属請求項に示されている特徴とから得られる。
【００１８】
図１には、電子整流モータ１の実施例が示されている。電子整流モータ１は３つのステータコイル、すなわちステータコイル１２、ステータコイル１４およびステータコイル１６を備えたステータ１０を有している。ステータ１０はまた角度センサも有している。この角度センサは例えばアナログのロータ位置信号を生成することができる。角度センサ１８は、電子整流モータ１のロータ１１のロータ位置を検出するように構成されている。角度センサ１８は接続部５０によって電子整流モータ１の制御ユニット３０に接続されている。制御ユニット３０は、入力側で接続部５０に、したがってまた角度センサ１８に接続されているアナログデジタル変換器２７を有している。角度センサの角度分解能は、アナログの、特に時間的に連続して生成されたロータ位置信号の場合、アナログデジタル変換器のサンプリングレートによって決まる。アナログデジタル変換器２７の出力側は接続ケーブル５４を介して多項式生成器２９に接続されている。
【００１９】
アナログデジタル変換器２７は入力側で接続部５０を介して受信したロータ位置信号をサンプリングし、それぞれロータ位置信号の振幅値を表すサンプリング値の時間的シーケンスを生成するように構成されている。アナログデジタル変換器２７の出力側は接続ケーブル５４を介して多項式生成器２９に接続されている。多項式生成器２９は、接続ケーブル５４を介して受信した（ロータ１１のロータ位置を表す）サンプリング値に依存して近似関数を形成するように構成されている。なお、この近似関数は、サンプリング値によって疎らに表された曲線の連なりを少なくとも近似的に表すものである。
【００２０】
多項式生成器は、有利には最小二乗法を用いて近似関数を形成するように構成されている。
【００２１】
近似関数は好ましくは多項式、特に２次または３次の多項式である。しかし、特に多項式生成器の所要計算時間に依存して、４次以上の多項式を用いることも考えられる。
【００２２】
多項式生成器２９は、既に求められた近似関数、特に多項式の係数を求め、出力側においてこれら多項式係数を接続ケーブル５６を介して係数メモリ３２に出力するように構成されている。このために、多項式生成器２９は例えば各多項式係数用にＦＩＲフィルタを、この実施例では、例として示されている３つのＦＩＲフィルタ３６、３８および３９を有している。係数メモリ３２の出力側は接続ケーブル５８を介して予測器３４に接続されている。予測器３４は、係数メモリ３２に記憶されている係数を接続ケーブル５８を介して読み出し、時間的に連続するロータ位置値を表すデータストリームを生成し、出力側でこのデータストリームを接続ケーブル６０を介して制御ユニット４２へ出力するように構成されている。このデータストリームは（この実施例では点線で示されている）時間的に連続する将来のロータ位置値を含んでおり、これらのロータ位置値はそれぞれ、角度センサ１８によってまだ検出されていない将来のロータ位置（特にアナログデジタル変換器によって生成されたデジタルロータ位置信号よりも高い分解能を有する）を表している。この実施例では、このデータストリームが既に述べた予測ロータ位置信号を生成する。
【００２３】
近似関数、特に多項式は、例えば次のように生成されたものであってよい。
【００２４】
【数１】
0005479593.tif 000002
ここで、ｙe,n（Δｎ）＝近似関数としての予測多項式
ｎ＝サンプリング値、整数または１未満の数
Ｔa＝サンプリング周期
ｇ＝多項式の次数
ａ＝多項式係数
制御ユニット４２はクロック４０と接続されており、少なくとも接続ケーブル６０を介して受信した予測ロータ位置信号に依存してステータ１０を整流するように構成されている。
【００２５】
制御ユニット４２の出力側は接続部５３を介して電気モータ１の出力段２５に接続されている。制御ユニット４２は、ステータコイル１２、１４および１６によって回転磁界を発生させるために出力段２５を駆動制御するように構成されている。出力段２５の出力側は接続部５２を介してステータ１０に接続されており、そこでステータコイル１２、１４および１６と接続されている。制御ユニット４２は、クロック４０から受信した、とりわけ高分解能の時間信号に依存して、ステータ１０を整流する整流時点を正確に求めるように構成されている。制御ユニット４２は入力側で双方向接続部６１を介してメモリ６２に接続されている。メモリ６２には、互いに異なる複数の通電パターンが記憶されている。これら通電パターンのうち１つの通電パターン６２が例として示されている。例えば、制御ユニット４２は、予測ロータ位置信号に依存してメモリ内に記憶されている通電パターンを選択し、回転磁界を発生させるために選択した通電パターンに従ってステータ１０に通電することができる。
【００２６】
多項式生成器２９は有利には係数メモリ３２内に記憶されている多項式係数の各々についてＦＩＲフィルタ（ＦＩＲ＝Finite-Impluse-Response）を有している。
【００２７】
制御ユニット４２はまた入力側において接続ケーブル５４を介してアナログデジタル変換器２７とも接続されており、アナログデジタル変換器からデジタル化されたロータ位置信号を受信することができる。
【００２８】
制御ユニット４２は、ステータコイルを予測器３４によって計算されたロータ位置値に依存して相応に整流するために出力段３５を駆動制御するように構成されている。予測器によって生成されたロータ位置信号のロータ位置値の時間的な繰り返し周波数は、アナログデジタル変換器によって生成されたデジタルロータ位置信号の繰り返し周波数よりも高い。
【００２９】
図２には、電子整流モータを整流する方法の実施例が示されている。この方法では、ステップ７０において、電子整流モータのロータのロータ位置がとりわけ角度センサによって検出され、ロータの少なくとも１つのロータ位置を表すロータ位置信号が生成される。ステップ７２では、ロータ位置信号がアナログデジタル変換器によってデジタル化され、デジタル化されたロータ位置信号が生成される。ステップ７４では、デジタル化されたロータ位置信号に依存して、デジタル化されたロータ位置値を少なくとも近似的に近似する多項式が生成される。ステップ７６では、以前に形成された多項式を表す多項式係数がバッファ記憶される。ステップ７８では、以前に生成された多項式係数に依存して予測器によって多項式が生成され、この多項式に依存してデータストリームが生成される。このデータストリームには、角度センサによって検出されたロータ位置値が含まれている時間範囲内のロータ位置値と、さらにそれに加えて将来のロータ位置値とが含まれている。なお、この将来のロータ位置値とは、角度センサによってまだ検出されていないロータ位置値、および／またはアナログデジタル変換器２４によって生成された信号によってまだ表されていないロータ位置値である。この実施例では、データストリームにはさらに補間によって生成されたロータ位置値が含まれているため、データストリームの連続するロータ位置値の時間的なクロックレートはアナログデジタル変換器のサンプリングレートよりも高い。ステップ８０では、データストリームに依存して整流パターンが選択され、ステップ８２においてこの整流パターンでステータに通電する。
【００３０】
図３にはグラフ９０が示されている。グラフ９０は時間軸９１と振幅軸９２を有している。
【００３１】
グラフ９０には、サンプリング値１０１、１０２、１０４、１０６、１０８、１１０および１１２を相互につなぐ曲線９５が示されている。曲線９５は、例えば図１に示されている多項式生成器２９によって生成された多項式に対応しており、ロータ位置の推移を表している。この実施例では、多項式９５は３次多項式である。ロータ位置値１０１、１０３、１０５、１０７、１０９、１１１および１１３も図示されている。
【００３２】
ロータ位置値１０１は角度センサによって、例えば図１に示されている角度センサ１８によって検出されたものである。
【００３３】
また、時間間隔９６と時間間隔９８も図示されている。時間間隔９６はアナログデジタル変換器の、例えば図１に示されているアナログデジタル変換器２７のサンプリング周期を表している。ロータ位置値１００、１０２、１０４、１０６、１０８、１１０および１１２は時間間隔９６によって先行するロータ位置値と後続するロータ位置値とからそれぞれ離隔されている。
【００３４】
ロータ位置値１０１は時間間隔９８の後にロータ位置値１００に後続して生じている。ロータ位置値１０３は時間間隔９８の後にロータ位置値１０２に後続して生じている。なお、時間間隔９８は、アナログデジタル変換器が角度センサから送られてきたロータ位置信号をデジタル化するのに要する計算時間を表している。
【００３５】
それゆえに、制御ユニット（例えば図１の制御ユニット３０）は、さらなる信号処理と整流時点の制御のために、角度センサによって検出されたロータ位置信号をこれらロータ位置信号が角度センサによって検出された時点よりも後に（この実施例では時間間隔９８の分だけ遅れて）デジタル形式で利用することができる。さらに整流時点１１５および１１７が図示されている。整流時点１１５はロータ位置値１０２から時間間隔９９の分だけ離れている。時間間隔９９は時間間隔９８よりも短いので、整流時点１１５はロータ位置値１０２に対応するデジタルロータ位置値１０３が生じた後に生じる。さらに、それぞれ１つのロータ位置を表す中間値１１８、１１９および１２０も図示されている。これら中間値は補間器によって生成されたものである。
【００３６】
予測多項式の生成と、角度センサによってまだ検出されていない将来のロータ位置値の予測とによって、有利には、ロータのロータ位置を検出するためのサンプリング周波数は、予測多項式による予測を行わない場合に比べて低くすることができる。さらに、有利には、ロータ位置信号のサンプリングの低いサンプリング周波数が補間による中間値の生成によって補償または改善される。
【００３７】
例えばロータ位置値１００、１０２、１０４および１０６が角度センサによって検出されたものであるならば、ロータ位置値１０８、ロータ位置値１１０およびロータ位置値１１２ならびに中間値１１８、１１９、１２０は予測多項式によって生成されたものとしてよい。電気モータ整流方法の別の流れでは、制御ユニット、例えば図１の制御ユニット４２は、予測器によって生成されたロータ位置値１０８、１１０および１１２を角度センサによって検出されたロータ位置値１０９、１１１または１１３と比較し、別の曲線形状の予測多項式を形成するために参照するようにしてもよい。
【００３８】
図４には、予測器１２０の実施例が示されている。予測器１２０は例えば図１に示されている予測器３４の代わりに電気モータ１の構成要素とすることができる。予測器１２０は入力側１２４と出力側１２９を有している。入力側１２４は図１に既に示されているクロック４０と接続されている。入力側１２４は接続ケーブル１２１を介して乗算器１２６と乗算器１２８とに接続されている。乗算器１２６の入力側は加算器１２３とも接続されている。加算器１２３の入力側は接続部１３１と接続されており、接続部１３１を介して入力側１３２と接続されている。加算器１２３は入力側１３２を介して多項式係数を、この実施例では２次多項式の多項式係数ａ2を受け取ることができる。
【００３９】
乗算器１４６の出力側は加算器１２５と接続されている。加算器１２５の入力側は乗算器１２６と接続されており、また多チャネルに形成された接続部１３１とも接続されている。加算器１２５は多チャネル接続部１３１と入力側１３２を介して多項式係数を、この実施例では２次多項式の多項式係数ａ1を受け取ることができる。加算器１２５の出力側は乗算器１２８と接続されている。乗算器１２８の出力側は加算器１２７に接続されている。加算器１４７の入力側は乗算器１２８と、また接続部１３１を介して入力側１３２とも接続されており、加算器１４７は接続部１３１を介して多項式係数を、この実施例では２次多項式の多項式係数ａ0を受け取ることができる。加算器１２７の出力側は出力側１２９に接続されている。予測器１２０は例えばクロック４１の動作中に入力側１２４を介して特にランプ状のクロック信号４３を受信することができる。クロックパルス信号４３のクロック周波数は、アナログデジタル変換の際にアナログデジタル変換器によって使用されるサンプリング周波数の倍数である。クロックパルス信号は例えばランプ状に形成されており、アナログデジタル変換のサンプリング周期の各サイクルに所定数の傾斜段を有している。乗算器１２６は、加算器１２３から受信した出力信号を、入力側１２４において受信されたクロック信号４３の各クロック周期ごとに、特に各傾斜段ごとにクロックパルス信号と掛け合わせ、出力側で乗算結果を加算器１２５へと出力する。加算器１２１は乗算器１２６から受信した乗算結果に入力側１３２から受信した多項式係数ａ1を加算し、出力側で加算結果を乗算器１２８へ出力する。乗算器１２８は加算器１２５から受信した加算結果に入力側１２４から受信したクロック信号を掛け合わせる。乗算器１２８は相応する乗算結果を生成し、この乗算結果を出力側で加算器１２７へ出力する。加算器１２７は、乗算器１２８から受信によって生成された乗算結果に、入力側１３２から接続部１３１を介して受信した多項式係数ａ0を加算する。加算器１２７は加算結果を予測ロータ位置信号として出力側１２９へ出力する。３次以上の多項式の場合には、加算器１２３の入力側は（点線で示されているように）少なくとも１つの別の乗算器と接続されていてよい。入力側１３２は例えば図１に示されている接続ケーブル５８と、したがってまた係数メモリ３２と接続されている。
【００４０】
図５には、予測器１３０の実施例が示されている。予測器１３０は例えば図１の予測器３４の代わりに使用できる。予測器１３０は、図４の予測器１２０とは異なり、乗算器を有していないため、例えばＡＳＩＣを用いて低コストで製造することができる。
【００４１】
予測器１３０は入力側１３５と出力側１６５を有しており、クロック１３４と接続されている。予測器１３０は特に共に１つのカスケードを形成する複数の積分器を有している。これら積分器はそれぞれ加算器とメモリを有している。加算器１３２の出力側は接続ケーブル１５２を介してメモリ１３３に接続されている。メモリ１３３の出力側は接続ケーブル１５４を介して別の加算器１３６に接続されている。メモリ１３３の出力側はまたフィードバック接続ケーブル１５０を介して加算器１３２にも接続されている。加算器１３２はメモリ１３３と共に１つの積分器を形成している。
【００４２】
メモリ１３３の出力側は接続ケーブル１５４を介して加算器１３６に接続されている。加算器１３６の出力側は接続ケーブル１５６を介してメモリ１３７に接続されている。メモリ１３７の出力側は接続ケーブル１５８を介して加算器１３６にフィードバック接続されている。メモリ１４７の出力側はまた接続ケーブル１６０を介して加算器１３８にも接続されている。加算器１３８の出力側は接続ケーブル１６２を介して出力側１６５に接続されている。
【００４３】
加算器１３８、加算器１３６および加算器１３２はそれぞれの入力側において入力側１３５とも接続されており、入力側１３５を介して多項式係数を受け取ることができる。予測器１３０は入力側１３５を介して例えば図１に示されている係数メモリ３２と接続されていてよく、係数メモリ３２から多項式係数を受け取る。
【００４４】
多項式係数は多項式生成器２９によって例えば以下のように、特に、図１に示されているアナログデジタル変換器２７のサンプリングレートに依存して生成することができる。
【００４５】
【数２】
0005479593.tif 000003
ここで、
ｂ0、ｂ1、ｂ2はクロックに依存する多項式係数であり、
Ｌ＝図１のアナログデジタル変換器２７のサンプリング周波数Ｔaの倍数
【００４６】
予測器１３０により形成される計算ユニットは、例えばマイクロプロセッサ、マイクロコントローラもしくはＦＰＧＡ（ＦＰＧＡ＝Field-Programmable-Gate-Array）、またはＡＳＩＣ（ＡＳＩＣ＝Application-Specific-Integrated-Circuit）としてよい。入力側１３４と加算器１３２との間の接続は部分的に点線で図示されている。これは、予測器１３０が、例えば高次多項式を計算するために、加算器１３２に接続された別の積分器を有していてもよいことを意味している。予測器１３０の入力側はクロック１３４とも接続されている。クロック１３４は例えば、アナログデジタル変換器２７によって使用されるサンプリングレートよりも特にＬ倍高いクロックレートを有する時間信号を生成するように構成されている。
【００４７】
予測器１３０の積分器はそれぞれクロック１３４と接続されており、クロック１３４によって設定されたクロックパルスに従って計算演算を実行する。多項式係数ｂ0、ｂ1、ｂ2は入力側１３５からサンプリング周波数のクロックに従って供給される。クロック１３４は例えば、積分器を同期させるために以下の規定に従ってクロックパルスを生成するように構成されている。
【００４８】
【数３】
0005479593.tif 000004
ここで、
ｆTakt＝積分器を同期させるクロックパルスのクロック周波数
Ｔa＝例えば図１のアナログデジタル変換器２７のサンプリング周期
Ｌ＝乗数、有利にはベキ乗数Ｌ＝２n
【００４９】
有利には、乗数Ｌとして２を底とするベキ乗数が選択される。したがって、多項式係数ｂ0、ｂ1、ｂ2、さらに好ましくはｂnを生成するための除算演算は有利には加算演算によって行われる。予測器１３０は、入力側１３５で受信した多項式係数を用いて生成された多項式を予測ロータ位置信号として出力側１６５において出力することができる。出力側１６５は例えば図１に示されている接続ケーブル６０に接続されている。したがって、予測器１３０の出力側は制御ユニット４２と接続されている。制御ユニット４２は、例えば予測器１３０から受信した予測ロータ位置信号としての多項式に依存して、メモリ６５から通電パターン６２を選び出し、出力段２５によりこの通電パターンに従って電気モータ１のステータ１０に通電することができる
【図１】
0005479593.tif 000005
【図２】
0005479593.tif 000006
【図３】
0005479593.tif 000007
【図４】
0005479593.tif 000008
【図５】
0005479593.tif 000009