(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成され、レーザを照射されることにより切断されるレーザヒューズと、
前記レーザヒューズを覆うように形成された層間絶縁膜と、
前記層間絶縁膜の上面に形成されたプラズマＳｉＯＮ膜と、
前記プラズマＳｉＯＮ膜の上面に設けられた複数の配線と、
複数の前記配線を覆うように、前記プラズマＳｉＯＮ膜の上面に形成されたＨＤＰ酸化膜と、
前記ＨＤＰ酸化膜を覆うように形成されたプラズマＳｉＮ膜と、
前記半導体基板上における回路形成領域を取り囲み、前記層間絶縁膜および前記プラズマＳｉＯＮ膜を貫くように設けられ、上面および側面の一部が前記ＨＤＰ酸化膜に覆われたシールリングと
を備え、
前記レーザヒューズの上方において、前記プラズマＳｉＯＮ膜、前記ＨＤＰ酸化膜および前記プラズマＳｉＮ膜に亘って、前記層間絶縁膜を露出させる第１開口部が形成され、
前記プラズマＳｉＮ膜の一部が、前記第１開口部の側面と前記プラズマＳｉＯＮ膜の側面との間を遮断するように配置され、
前記シールリングの外周側の前記プラズマＳｉＯＮ膜の側面が露出し、
前記第１開口部において、前記層間絶縁膜が底面のみにて露出している、半導体装置。
【請求項２】
前記プラズマＳｉＯＮ膜の上面に設けられたパッド金属部を備え、
前記パッド金属部の上面にＴｉＮ膜が形成され、
前記ＴｉＮ膜の上面に前記ＨＤＰ酸化膜が形成され、
前記ＴｉＮ膜、前記ＨＤＰ酸化膜および前記プラズマＳｉＮ膜に亘って、前記パッド金属部を露出させる第２開口部が形成され、
前記プラズマＳｉＮ膜の一部が、前記第２開口部の側面と前記ＴｉＮ膜の側面との間を遮断するように配置された、請求項１に記載の半導体装置。
【請求項３】
前記シールリングが接地電位に固定された、請求項１または２に記載の半導体装置。
【請求項４】
前記ＨＤＰ酸化膜の膜厚が前記配線より厚い、請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記回路形成領域には、ＣＰＵ、ＲＡＭ、論理回路およびアナログ回路が形成されている、請求項１から４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ヒューズが設けられた半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置の高度集積化に伴い、冗長回路を設けることにより、製品の歩留まりの向上が図られている。冗長回路を備えた半導体装置には、ヒューズが形成されている。冗長回路との接続が必要な場合には、ヒューズにレーザを照射して切断し、不良箇所と置き換えを行なうためのプログラミングを行なう。
【０００３】
一般に、ヒューズの上方には、絶縁膜が形成されている。絶縁膜は、照射されたレーザのエネルギを吸収してしまうため、絶縁膜の膜厚が厚い場合には、高エネルギのレーザが必要になる。そのため、ヒューズの上方に位置する絶縁膜には、エッチング処理が施されて膜厚が調整される。
【０００４】
ヒューズ上の絶縁膜の残膜厚を調整することができる半導体装置を開示した先行文献として、特許文献１(特開２００８−７１９９１号公報)がある。特許文献１に記載された半導体装置においては、エッチングストップ層には抵抗素子と同じ導電性材料を用い、ヒューズ上の絶縁膜にはサイドウォール用絶縁膜を用いている。エッチングストップ層を構成する導電性材料は、絶縁膜に対してエッチング選択比を大きくすることができる。そのため、ヒューズ上の絶縁膜の残膜厚を安定して調整することができる。
【０００５】
図１５は、従来の半導体装置におけるヒューズ部の近傍を示す一部断面図である。図１５に示すように、従来の半導体装置においては、シリコン基板７の上部に分離酸化膜１２が形成されている。また、シリコン基板７の上部の一部に、不純物が拡散された拡散領域８が形成されている。
【０００６】
シリコン基板７の上面に、層間絶縁膜１３が形成されている。層間絶縁膜１３の下部において、シリコン基板７のドレイン／ソース領域またはその他の活性領域が形成される拡散領域８に対応する位置にゲート酸化膜９が形成されている。ゲート酸化膜９の上面に、ゲート電極１０が形成され、ゲート電極１０の両端に絶縁膜サイドウォール１１が形成されている。層間絶縁膜１３には、複数のコンタクト１４ａ，１４ｂが形成されている。
【０００７】
層間絶縁膜１３の上面には、複数の配線１６ａ，１６ｂが形成されている。配線１６ａは、コンタクト１４ａに接続され、配線１６ｂは、コンタクト１４ｂに接続されている。配線１６ａ，１６ｂは、絶縁膜１５に覆われている。
【０００８】
絶縁膜１５の上面に、層間絶縁膜１７が形成されている。層間絶縁膜１７には、ヒューズ部を形成するためのプラグ１８が形成されている。層間絶縁膜１７の上面にヒューズとなるアルミ配線２０が形成されている。アルミ配線２０を覆うようにプラズマＴＥＯＳ膜１９が形成されている。
【０００９】
プラズマＴＥＯＳ膜の上面に、複数のアルミ配線２３，２４が形成されている。アルミ配線２３，２４を覆うように、プラズマＳｉＮ膜２５が形成されている。プラズマＳｉＮ膜２５の上面にポリイミド膜２６が形成されている。ポリイミド膜２６およびプラズマＳｉＮ膜２５に亘って、プラズマＴＥＯＳ膜を露出させる開口部２７が形成されている。
【００１０】
以下、従来の半導体装置における表層部の形成方法について説明する。
図１６は、従来の半導体装置におけるプラズマＴＥＯＳ膜の上面にアルミ配線を形成した状態を示す一部断面図である。図１６に示すように、一般に、ヒューズ部を構成するアルミ配線２０は、最上層のアルミ配線２３，２４の１つ下の配線層に形成される。
【００１１】
図１７は、従来の半導体装置におけるプラズマＳｉＮ膜を形成した状態を示す一部断面図である。図１７に示すように、プラズマＣＶＤによりプラズマＳｉＮ膜２５を形成するが、このプラズマＳｉＮ膜２５は、埋め込み性が悪い。そのため、近接して配置されたアルミ配線２３とアルミ配線２４との間に、プラズマＳｉＮ膜２５を十分に埋め込むことができない。よって、図１５，１７に示すように、プラズマＳｉＮ膜２５のアルミ配線２３とアルミ配線２４との間に、巣３６が形成されてしまう。
【００１２】
図１８は、従来の半導体装置におけるプラズマＳｉＮ膜の上面にポリイミド膜を形成した後、エッチングを行なって開口部を形成した状態を示す一部断面図である。図１８に示すように、巣３６が形成されたプラズマＳｉＮ膜２５の上面に、ポリイミド膜２６を形成する。ポリイミド膜２６は、開口部２７に対応する箇所に設けられないようにパターニングされる。
【００１３】
その後、ポリイミド膜２６をマスクにして、プラズマＳｉＮ膜２５およびプラズマＴＥＯＳ膜１９をエッチングして、ヒューズ部の上方に位置するプラズマＴＥＯＳ膜１９の膜厚を調整する。
【００１４】
プラズマＳｉＮ膜２５は、水分の浸入を防止してアルミ配線２３，２４の腐食を防止する機能を有している。プラズマＳｉＮ膜２５の上面に形成されているポリイミド膜２６は、水分の浸入を防止する性質をほとんど有していない。
【００１５】
そのため、プラズマＳｉＮ膜２５に巣３６が形成されている場合、アルミ配線２３，２４の上面のプラズマＳｉＮ膜２５の膜厚が薄くなってカバレッジが不足してしまうため、ポリイミド膜２６を通過した水分が、アルミ配線２３，２４に到達してしまう。その結果、アルミ配線２３，２４に腐食が発生する問題があった。このことが、ＨＡＳＴ(Highly Accelerated Steam and Temperature)およびＰＣＴ(Pressure Cooker Test)において、耐湿性が劣る原因となっていた。
【００１６】
上記の問題を解決するために、以下の構造を有する半導体装置が用いられている。
図１９は、従来の他の半導体装置におけるヒューズ部の近傍を示す一部断面図である。ヒューズ部を構成するアルミ配線２０より下方の層については、図１５に示す従来の半導体装置の構造と同一のため説明を繰り返さない。
【００１７】
図１９に示すように、アルミ配線２０を覆うように、プラズマＴＥＯＳ膜１９が形成されている。プラズマＴＥＯＳ膜１９の上面に、プラズマＳｉＯＮ膜２１が形成されている。プラズマＳｉＯＮ膜２１の上面に、アルミ配線２３，２４が形成されている。アルミ配線２３，２４を覆うように、二酸化シリコンからなるＨＤＰ(High Density Plasma)膜２２が形成されている。
【００１８】
ＨＤＰ酸化膜２２の上面にプラズマＳｉＮ膜２５が形成されている。プラズマＳｉＮ膜２５の上面にポリイミド膜２６が形成されている。プラズマＳｉＮ膜２５、ＨＤＰ酸化膜２２およびプラズマＳｉＯＮ膜２１に亘って、プラズマＴＥＯＳ膜１９を露出させる開口部２７が形成されている。
【００１９】
以下、従来の他の半導体装置の表層部の形成方法について説明する。
図２０は、従来の他の半導体装置におけるプラズマＴＥＯＳ膜の上面にアルミ配線を形成した状態を示す一部断面図である。図２０に示すように、プラズマＴＥＯＳ膜１９の上面に、プラズマＣＶＤによりプラズマＳｉＯＮ膜２１を形成する。
【００２０】
プラズマＳｉＯＮ膜２１は、このプラズマＳｉＯＮ膜２１の上面に形成される二酸化シリコンからなるＨＤＰ酸化膜とのエッチング選択比の違いから、エッチングストッパの機能を有している。また、プラズマＳｉＯＮ膜２１は、二酸化シリコン膜よりもシリコンリッチな組成になっている。ただし、プラズマＳｉＯＮ膜２１の耐湿性は、二酸化シリコンに略等しく、水分の浸入を防止する性質をほとんど有していない。プラズマＳｉＯＮ膜２１の上面に、アルミ配線２３，２４を形成する。
【００２１】
図２１は、従来の他の半導体装置におけるプラズマＳｉＮ膜を形成した状態を示す一部断面図である。図２１に示すように、アルミ配線２３，２４を覆うように、二酸化シリコンからなるＨＤＰ酸化膜２２を形成する。ＨＤＰ酸化膜２２は、埋め込み性が良いため、近接して配置されたアルミ配線２３とアルミ配線２４との間に、隙間なく埋め込まれ、巣が発生しない。ＨＤＰ酸化膜２２の上面に、プラズマＳｉＮ膜２５が形成する。
【００２２】
図２２は、従来の他の半導体装置におけるレジストパターンを形成した状態を示す一部断面図である。図２２に示すように、プラズマＳｉＮ膜２５の上面に、ヒューズ部の上方に開口部を形成するためのレジストパターン３５を形成する。
【００２３】
図２３は、従来の他の半導体装置において、エッチングによりヒューズ部の上方に開口部を形成した状態を示す一部断面図である。図２３に示すように、レジストパターン３５をマスクにエッチングを施すことにより、プラズマＳｉＮ膜２５、ＨＤＰ酸化膜２２およびプラズマＳｉＯＮ膜２１に亘る、開口部２７を形成する。開口部２７を形成する際、プラズマＳｉＯＮ膜２１を露出した際にエッチングを一旦とめ、その後エッチング条件を変更してプラズマＴＥＯＳ膜１９を露出させて、レーザヒューズの上方に位置するプラズマＴＥＯＳ膜１９の膜厚を調整する。
【００２４】
図２４は、従来の他の半導体装置におけるポリイミド膜を形成した状態を示す一部断面図である。図２４に示すように、プラズマＳｉＮ膜２５の上面に、ポリイミド膜２６を形成する。
【００２５】
上記の方法により半導体装置を形成することにより、表層部に形成されたアルミ配線２３，２４の上面にプラズマＳｉＮ膜２５を均一な膜厚で形成することができる。そのため、ポリイミド膜２６を通過した水分が、アルミ配線２３，２４に浸入することを防止することができる。
【００２６】
ヒューズ部の上方の開口部からの水分の浸入を防止するヒューズ回路を開示した先行文献として、特許文献２(特開平５−２９１４０６号公報)がある。特許文献２に記載されたヒューズ回路においては、開口部を保護層に設け、開口部の側壁に近い保護層の表面部分から内部に向けて溝を設けている。このようにして、浸入する水分が通過する、開口部の側壁から配線までのパスを長くすることにより、配線に水分が到達することを防止している。
【００２７】
ヒューズ部のパターン倒れまたはパターン飛びを防止することができる半導体装置を開示した先行文献として、特許文献３(特開２００５−２０９９０３号公報)がある。特許文献３に記載された半導体装置においては、ヒューズ部の上方の開口部の側壁に層間絶縁膜が形成されている。ヒューズ部を層間絶縁膜に支持させることにより、開口部を形成するエッチング工程の洗浄において、ヒューズのパターン倒れまたはパターン飛びを防止している。
【００２８】
ヒューズ部への汚染物質の浸入を防止する半導体装置を開示した先行文献として、特許文献４(特開２００３−２０９１７３号公報)がある。特許文献４に記載された半導体装置においては、ヒューズを構成する配線の上面および側面を酸化シリコンなどから形成される層間絶縁膜で覆っている。
【００２９】
シールリングを備えた半導体装置を開示した先行文献として、特許文献５(特開２００６−１５６９６０号公報)がある。特許文献５に記載された半導体装置には、上部絶縁膜にヒューズを囲むようにシールリングが埋設されている。そのようにして、上部絶縁膜を通して、水分、金属イオン、有機物などがヒューズの周囲に設けられている回路素子領域に浸出することを抑制している。
【００３０】
ヒューズの外周部を取囲むようにガードリングを設けた半導体装置を開示した先行文献として、特許文献６(特開２００５−２０３６８８号公報)がある。特許文献６に記載された半導体装置には、ヒューズの平面パターン領域を囲むガードリングが、Ｃｕ配線で形成されている。ガードリングにより、水分の横方向への拡散を防止している。
【先行技術文献】
【特許文献】
【００３１】
【特許文献１】特開２００８−７１９９１号公報
【特許文献２】特開平５−２９１４０６号公報
【特許文献３】特開２００５−２０９９０３号公報
【特許文献４】特開２００３−２０９１７３号公報
【特許文献５】特開２００６−１５６９６０号公報
【特許文献６】特開２００５−２０３６８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００３２】
図１９に示すように、開口部２７の側面２７ａには、プラズマＳｉＯＮ膜２１が露出している。また、プラズマＴＥＯＳ膜１９とプラズマＳｉＯＮ膜２１との界面、および、プラズマＳｉＯＮ膜２１とＨＤＰ酸化膜２２との界面が、開口部２７の側面２７ａに露出している。
【００３３】
本願発明者は、以下のことを初めて見出した。プラズマＳｉＯＮ膜２１は、ダングリングボンドが多く存在する膜であるため、プラズマＳｉＯＮ膜２１自体またはプラズマＳｉＯＮ膜２１との界面を通じて、イオンが浸入しやすい。そのため、塩素イオンなどの腐食を促進するイオンが、開口部２７の側面２７ａから、プラズマＳｉＯＮ膜２１自体またはその界面を通過して、アルミ配線２３に到達してしまう。このように、従来の他の半導体装置の構造においては、塩素イオンなどの腐食を促進するイオンにより、ヒューズ部の上方の開口部２７の近傍に配置されたアルミ配線２３が腐食される問題が発生していた。
【００３４】
特許文献１に記載された半導体装置においては、ヒューズ部の上方の開口部の側面に、パッシベーション膜の側面が露出している。パッシベーション膜は、下層側はシリコン酸化膜で形成され、上層側はシリコン窒化膜で形成されている。シリコン酸化膜は耐湿性が低く、水分の浸入を防止する性質がほとんどない。よって、開口部の側面からシリコン酸化膜を通過して開口部の近傍に配置された配線に水分が浸入して、その配線が腐食する問題がある。
【００３５】
特許文献２に記載されたヒューズ回路においては、開口部の側壁に露出する保護層に溝を形成することにより耐湿性を向上させているが、溝を形成することにより、浸入した水分が配線に到達するまでの時間を長くすることはできても、配線に水分が浸入することを防止することはできない。
【００３６】
特許文献３に記載された半導体装置においては、ヒューズ保護膜により、ヒューズ部の上方の開口部を覆っているが、ヒューズ保護膜を形成する工程の前において(図４(ａ)参照)、ヒューズが露出するまでエッチングを行なっている。よって、このエッチングの際に、ヒューズはエッチング液に曝されるため腐食されてしまう。
【００３７】
特許文献４に記載された半導体装置においては、ヒューズを含む配線層を保護層で覆うことにより配線層の腐食を防止している。しかし、ヒューズを形成している層より上の層に配線を形成した場合には、保護層と層間絶縁膜との界面が、開口部に露出してしまう。その界面を通じて、開口部から開口部の近傍に配置された配線に水分が浸入し、配線が腐食してしまう。ヒューズを形成している層より上の層に配線を形成しないと限定した場合には、配線のレイアウトの自由度が制限されてしまい、半導体装置の高集積化の妨げとなる。
【００３８】
特許文献５，６に記載された半導体装置においては、ヒューズの周囲をシールリングまたはガードリングにより取囲んでいる。半導体装置の微細化および高集積化が進むにつれてヒューズの数が増加して、ヒューズ領域がチップ面積中に占める割合が大きくなってきている。よって、ヒューズの周囲をシールリングまたはガードリングにより取囲むことは、さらにヒューズ領域の面積を大きくすることになり、半導体装置の小型化を妨げ、またレイアウト設計の自由度を減らす要因となる。
【００３９】
本発明は上記の問題に鑑みてなされたものであり、ヒューズ部の上方の開口部から侵入する水分により配線の腐食を防止しつつ、半導体装置の小型化および高集積化を図ることができる、半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００４０】
本発明に基づく半導体装置は、半導体基板上に形成され、レーザを照射されることにより切断されるレーザヒューズと、レーザヒューズを覆うように形成された層間絶縁膜とを備えている。また、半導体装置は、層間絶縁膜の上面に形成されたプラズマＳｉＯＮ膜と、プラズマＳｉＯＮ膜の上面に設けられた複数の配線とを備えている。さらに、半導体装置は、複数の配線を覆うように、プラズマＳｉＯＮ膜の上面に形成されたＨＤＰ酸化膜と、ＨＤＰ酸化膜を覆うように形成されたプラズマＳｉＮ膜とを備えている。半導体装置は、半導体基板上における回路形成領域を取り囲み、層間絶縁膜およびプラズマＳｉＯＮ膜を貫くように設けられ、上面および側面の一部がＨＤＰ酸化膜に覆われたシールリングを備えている。レーザヒューズの上方において、プラズマＳｉＯＮ膜、ＨＤＰ酸化膜およびプラズマＳｉＮ膜に亘って、層間絶縁膜を露出させる第１開口部が形成されている。プラズマＳｉＮ膜の一部が、第１開口部の側面とプラズマＳｉＯＮ膜の側面との間を遮断するように配置されている。シールリングの外周側のプラズマＳｉＯＮ膜の側面が露出されている。
【００４１】
上記の半導体装置においては、プラズマＳｉＯＮ膜の上面および第１開口部側の側面を耐湿性の優れたプラズマＳｉＮ膜で覆うことにより、第１開口部の側面とプラズマＳｉＯＮ膜との間に耐湿性のよいプラズマＳｉＮ膜を配置することができる。
【００４２】
その結果、第１開口部の側面から腐食性を有するイオンなどを含んだ水分が、プラズマＳｉＯＮ膜に浸入することを防止することができる。よって、第１開口部の近傍に配置された配線に、プラズマＳｉＯＮ膜を通して、腐食性を有するイオンなどを含んだ水分が浸入することを阻害して、第１開口部の近傍に配置された配線が腐食することを防止することができる。
【００４３】
また、回路形成領域を取囲むようにシールリングを設け、シールリングの外周側のプラズマＳｉＯＮ膜の側面を露出することにより、露出したプラズマＳｉＯＮ膜から水分が浸入するが、シールリングにより回路形成領域に水分が浸入することを防止することができる。仮に、シールリングの外周側のプラズマＳｉＯＮ膜の側面をプラズマＳｉＮ膜で覆った場合には、半導体チップの大きさがその分大きくなってしまう。よって、シールリングの外周側のプラズマＳｉＯＮ膜の側面を露出させつつ、シールリングにより回路形成領域内への水分の浸入を防止することにより、半導体装置の小型化を図りつつ、半導体装置の信頼性を向上することができる。
【００４４】
さらに、上記の半導体装置においては、レーザヒューズの周囲を取囲むようにシールリングを形成することは特に行なわなくてもよく、また、配線の配置などに特別な制限が課せられないため、レイアウトの自由度を確保して、半導体装置の高集積化を図ることができる。
【００４５】
本発明に基づく半導体装置においては、プラズマＳｉＯＮ膜の上面に設けられたパッド金属部を備えるようにしてもよい。この場合、パッド金属部の上面にＴｉＮ膜が形成され、ＴｉＮ膜の上面にＨＤＰ酸化膜が形成されている。また、半導体装置には、ＴｉＮ膜、ＨＤＰ酸化膜およびプラズマＳｉＮ膜に亘って、パッド金属部を露出させる第２開口部が形成されている。さらに、半導体装置には、プラズマＳｉＮ膜の一部が、第２開口部の側面とＴｉＮ膜の側面との間を遮断するように配置されている。
【００４６】
上記の半導体装置においては、ＴｉＮ膜の上面および第２開口部側の側面をプラズマＳｉＮ膜で覆うことにより、ＴｉＮ膜と第２開口部の側面との間に耐湿性のよいプラズマＳｉＮ膜を配置することができる。
【００４７】
ＴｉＮ膜は、酸化されるとＴｉＯ2になり膨張するため、上層のプラズマＳｉＮ膜などのパッシベーション膜にクラックが発生し、クラック部から水分が浸入することにより、アルミの腐食が発生する。
【００４８】
よって、ＴｉＮ膜と第２開口部の側面との間にプラズマＳｉＮ膜を配置することにより、ＴｉＮ膜を酸化させるイオンを含んだ水分がＴｉＮ膜に浸入することを阻害して、ＴｉＮ膜の剥がれを防止することができる。その結果、半導体装置の信頼性の向上を図ることができる。
【００４９】
好ましくは、シールリングが接地電位に固定されている。
上記の半導体装置によると、シールリングの外周側のプラズマＳｉＯＮ膜の側面が露出していることにより、その露出した側面から浸入した腐食性を有する水分がプラズマＳｉＯＮ膜を通過してシールリングに到達した場合に、シールリングにおいて、バイアス印加型の腐食が起こることを防止することができる。
【００５０】
好ましくは、ＨＤＰ酸化膜の膜厚が配線より厚い。
上記の半導体装置においては、ＨＤＰ酸化膜が配線の上面および側面を覆うように形成できるため、配線の上方の角部がＨＤＰ酸化膜に覆われない状態となることを避けることができる。仮に、配線の上方の角部がＨＤＰ酸化膜に覆われていない状態において、ＨＤＰ酸化膜の外表面に沿ってプラズマＳｉＮ膜を形成した場合には、その配線の上方の角部において、プラズマＳｉＮ膜のつきが悪く膜質の良くないプラズマＳｉＮ膜がけいせいされてしまう。よって、ＨＤＰ酸化膜の膜厚を配線より厚くすることにより、プラズマＳｉＮ膜を安定して形成することができ、半導体装置の信頼性を向上することができる。
【００５１】
本発明に基づく半導体装置においては、回路形成領域には、ＣＰＵ、ＲＡＭ、論理回路およびアナログ回路が形成されている。
【発明の効果】
【００５２】
本発明によると、プラズマＳｉＯＮ膜の上面および第１開口部側の側面を耐湿性の優れたプラズマＳｉＮ膜で覆うことにより、第１開口部の側面とプラズマＳｉＯＮ膜との間に耐湿性のよいプラズマＳｉＮ膜を配置することができる。
【００５３】
その結果、第１開口部の側面から腐食性を有するイオンなどを含んだ水分が、プラズマＳｉＯＮ膜に浸入することを防止することができる。よって、第１開口部の近傍に配置された配線に、プラズマＳｉＯＮ膜を通して、腐食性を有するイオンなどを含んだ水分が浸入することを阻害して、第１開口部の近傍に配置された配線が腐食することを防止することができる。
【００５４】
また、回路形成領域を取囲むようにシールリングを設け、シールリングの外周側のプラズマＳｉＯＮ膜の側面を露出することにより、露出したプラズマＳｉＯＮ膜から水分が浸入するが、シールリングにより回路形成領域に水分が浸入することを防止することができる。仮に、シールリングの外周側のプラズマＳｉＯＮ膜の側面をプラズマＳｉＮ膜で覆った場合には、半導体チップの大きさがその分大きくなってしまう。よって、シールリングの外周側のプラズマＳｉＯＮ膜の側面を露出させつつ、シールリングにより回路形成領域内への水分の浸入を防止することにより、半導体装置の小型化を図りつつ、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施の形態に係る半導体装置の外観を示す模式平面図である。
【図２】図１のＩＩ−ＩＩ線矢印方向から見た一部断面図である。
【図３】図１のＩＩＩ−ＩＩＩ線矢印方向から見た一部断面図である。
【図４】比較例としてスクライブ領域に位置するプラズマＳｉＯＮ膜の側面をプラズマＳｉＮ膜で覆った状態を示す一部断面図である。
【図５】図１のＶ−Ｖ線矢印方向から見た一部断面図である。
【図６】比較例として、パッド金属部の上面のＴｉＮ膜の側面が露出している状態を示す一部断面図である。
【図７】同実施の形態に係る半導体装置におけるプラズマＴＥＯＳ膜の上面にアルミ配線を形成した状態を示す一部断面図である。
【図８】同実施の形態に係る半導体装置におけるＨＤＰ酸化膜を形成した状態を示す一部断面図である。
【図９】同実施の形態に係る半導体装置におけるレジストパターンを形成した状態を示す一部断面図である。
【図１０】同実施の形態に係る半導体装置において、エッチングによりヒューズ部の上方に開口部を形成した状態を示す一部断面図である。
【図１１】同実施の形態に係る半導体装置におけるポリイミド膜を形成した状態を示す一部断面図である。
【図１２】同実施の形態に係る半導体装置において、エッチングによりヒューズ部の上方に開口部を形成した状態を示す一部断面図である。
【図１３】同実施の形態に係る半導体装置におけるＨＤＰ酸化膜の形成状態を示す一部断面図である。
【図１４】比較例として、ＨＤＰ酸化膜の膜厚が、配線より薄い場合の状態を示す一部断面図である。
【図１５】従来の半導体装置におけるヒューズ部の近傍を示す一部断面図である。
【図１６】従来の半導体装置におけるプラズマＴＥＯＳ膜の上面にアルミ配線を形成した状態を示す一部断面図である。
【図１７】従来の半導体装置におけるプラズマＳｉＮ膜を形成した状態を示す一部断面図である。
【図１８】従来の半導体装置におけるプラズマＳｉＮ膜の上面にポリイミド膜を形成した後、エッチングを行なって開口部を形成した状態を示す一部断面図である。
【図１９】従来の他の半導体装置におけるヒューズ部の近傍を示す一部断面図である。
【図２０】従来の他の半導体装置におけるプラズマＴＥＯＳ膜の上面にアルミ配線を形成した状態を示す一部断面図である。
【図２１】従来の他の半導体装置におけるプラズマＳｉＮ膜を形成した状態を示す一部断面図である。
【図２２】従来の他の半導体装置におけるレジストパターンを形成した状態を示す一部断面図である。
【図２３】従来の他の半導体装置において、エッチングによりヒューズ部の上方に開口部を形成した状態を示す一部断面図である。
【図２４】従来の他の半導体装置におけるポリイミド膜を形成した状態を示す一部断面図である。
【発明を実施するための形態】
【００５６】
以下、この発明に基づいた一実施の形態における半導体装置について、図を参照しながら説明する。
【００５７】
図１は、本発明の一実施の形態に係る半導体装置の外観を示す模式平面図である。図１に示すように、本発明の一実施の形態に係る半導体装置１は、矩形状の形状を有している。半導体装置１には、ＣＰＵ(セントラルプロセッシングユニット)、ＲＡＭ(ランダムアクセスメモリ)、ＬＯＧＩＣ回路およびアナログ回路が形成された回路形成領域２が形成されている。回路形成領域２には、ヒューズ部５およびパッド金属部６が形成されている。回路形成領域２を取囲むように、シールリング３が形成されている。シールリング３の外周側に、スクライブ領域４が形成されている。
【００５８】
図２は、図１のＩＩ−ＩＩ線矢印方向から見た一部断面図である。図２に示すように、本実施形態に係る半導体装置のヒューズ部５の近傍においては、半導体基板であるシリコン基板７の上部に分離酸化膜１２が形成されている。また、シリコン基板７の上部の一部に、不純物が拡散された、ドレイン／ソース領域またはその他の活性領域が形成される拡散領域８が形成されている。
【００５９】
シリコン基板７の上面に、層間絶縁膜１３が形成されている。層間絶縁膜１３の下部において、シリコン基板７の拡散領域８に対応する位置にゲート酸化膜９が形成されている。ゲート酸化膜９の上面に、ゲート電極１０が形成され、ゲート電極１０の両端に絶縁膜サイドウォールが形成されている。層間絶縁膜１３には、複数のコンタクト１４ａ，１４ｂが形成されている。
【００６０】
層間絶縁膜１３の上面には、複数の配線１６ａ，１６ｂが形成されている。配線１６ａは、コンタクト１４ａに接続され、配線１６ｂは、コンタクト１４ｂに接続されている。配線１６ａ，１６ｂは、絶縁膜１５に覆われている。
【００６１】
絶縁膜１５の上面に、層間絶縁膜１７が形成されている。層間絶縁膜１７には、ヒューズ部に接続されるプラグ１８が形成されている。層間絶縁膜１７の上面にレーザヒューズとなるアルミ配線２０が形成されている。アルミ配線２０を覆うように、層間絶縁膜であるプラズマＴＥＯＳ膜１９が形成されている。レーザヒューズは、レーザを照射されることにより切断されるが、このとき、アルミ配線２０が切断される。
【００６２】
プラズマＴＥＯＳ膜１９の上面に、プラズマＳｉＯＮ膜２１が形成されている。プラズマＳｉＯＮ膜２１は、二酸化シリコンよりシリコン含有量が多い。プラズマＳｉＯＮ膜２１の上面に、アルミ配線２３，２４が形成されている。アルミ配線２３，２４を覆うように、二酸化シリコンからなるＨＤＰ酸化膜２２が形成されている。本実施形態においては、配線として、アルミ製の配線を使用したが、電気伝導性を有する配線であればよく、配線の材質はアルミに限られない。
【００６３】
ＨＤＰ酸化膜２２の外表面に沿ってプラズマＳｉＮ膜２５が形成されている。プラズマＳｉＮ膜２５の上面にポリイミド膜２６が形成されている。プラズマＳｉＮ膜２５、ＨＤＰ酸化膜２２およびプラズマＳｉＯＮ膜２１に亘って、プラズマＴＥＯＳ膜１９を露出させる第１開口部である開口部２７が形成されている。
【００６４】
プラズマＳｉＯＮ膜２１の開口部２７側の側面、および、ＨＤＰ酸化膜２２の開口部２７側の側面は、プラズマＳｉＮ膜２５に覆われている。言い換えると、開口部２７の側面２７ａとプラズマＳｉＯＮ膜２１の側面との間を遮断するようにプラズマＳｉＮ膜２５の一部が配置されている。
【００６５】
ダングリングボンドが多く存在してイオンをトラップしやすいプラズマＳｉＯＮ膜２１と、開口部２７の側面２７ａとの間に、耐湿性のよいプラズマＳｉＮ膜２５を配置することにより、側面２７ａから腐食性を有するイオンを含んだ水分が、プラズマＳｉＯＮ膜２１自体、プラズマＳｉＯＮ膜２１とプラズマＴＥＯＳ膜１９との界面、または、プラズマＳｉＯＮ膜２１とＨＤＰ酸化膜２２との界面を通過して、側面２７ａの近傍に配置されたアルミ配線２３に浸入することを防止することができる。
【００６６】
本実施形態では、開口部２７の側面２７ａにおいて、プラズマＳｉＯＮ膜２１より下方までプラズマＳｉＮ膜２５が延在するようにした。このようにすることにより、プラズマＳｉＯＮ膜２１とプラズマＴＥＯＳ膜１９との界面と、プラズマＳｉＮ膜２５とプラズマＴＥＯＳ膜１９との界面を介した側面２７ａとの距離を延ばすことができるために、プラズマＳｉＯＮ膜２１に水分が浸入することをより確実にすることができる。
【００６７】
ただし、開口部２７の側面２７ａにおいて、プラズマＳｉＮ膜２５の下端は、プラズマＳｉＯＮ膜２１とプラズマＴＥＯＳ膜１９との界面と同じ高さとしてもよい。このようにした場合にも、プラズマＳｉＯＮ膜２１とプラズマＴＥＯＳ膜１９との界面が、開口部２７の側面２７ａに現われないようにすることができるため、プラズマＳｉＯＮ膜２１に水分が浸入することを防止することができる。
【００６８】
図３は、図１のＩＩＩ−ＩＩＩ線矢印方向から見た一部断面図である。図３に示すように、本実施の形態の半導体装置に係るシールリング３は、アルミ配線３１、コンタクト３０、アルミ配線２９、コンタクト２８、アルミ配線３７およびコンタクト３８が接続されることにより形成されている。アルミ配線３１は、プラズマＳｉＯＮ膜２１の上面に形成され、上面および側面をＨＤＰ酸化膜２２に覆われている。
【００６９】
コンタクト３０は、プラズマＳｉＯＮ膜２１を貫くように形成され、層間絶縁膜であるプラズマＴＥＯＳ膜１９の上部まで形成されている。アルミ配線２９は、層間絶縁膜１７の上面に形成されている。アルミ配線２９の上面とコンタクト３０が接続されている。コンタクト２８は、層間絶縁膜１７を貫くように形成され、アルミ配線２９の下面に接続されている。アルミ配線３７は、層間絶縁膜１５内に形成され、アルミ配線３７の上面とコンタクト２８が接続されている。コンタクト３８は層間絶縁膜１３内に形成され、コンタクト３８の上面とアルミ配線３７とが、コンタクト３８の下面と拡散領域８とがそれぞれ接続されている。
【００７０】
上記のように、複数のアルミ配線２９，３１，３７およびコンタクト２８，３０，３８を接続してシールリング３を構成することにより、シールリング３の電位を接地電位に固定することができる。また、スクライブ領域４の側面３２から侵入した水分が、シールリング３の内周側である回路形成領域２に及ぶことを防止することができる。
【００７１】
本実施の形態では、シールリング３の外周側のスクライブ領域４に位置するプラズマＳｉＯＮ膜２１の側面が、スクライブ領域４の側面３２に露出されている。そのため、スクライブ領域４に腐食性を有するイオンなどを含んだ水分が存在する場合、プラズマＳｉＯＮ膜２１自体、または、プラズマＳｉＯＮ膜２１とＨＤＰ酸化膜２２との界面を通過して、アルミ配線３１に水分が浸入する。
【００７２】
アルミ配線３１にバイアス印加型の腐食が起きた場合、陽極側では、Ａｌ表面の水酸化物が樹脂材料から拡散してきたＣｌ-イオンと反応して、可溶性の塩を生成する。このときの反応は、Ａｌ(ＯＨ)3＋Ｃｌ-→Ａｌ(ＯＨ)2Ｃｌ＋ＯＨ-となる。このため露出した下地のＡｌはＣＬ-イオンと反応して、Ａｌ＋４Ｃｌ-→ＡｌＣｌ4＋３ｅ-となる。さらに、樹脂の吸湿にともなう吸湿水との反応が起こり、ＡｌＣｌ4-＋３Ｈ2Ｏ→Ａｌ(ＯＨ)3＋３Ｈ+＋４Ｃｌ-となる。このＡｌ(ＯＨ)3の生成により体積膨張し、かつ、再び生じたＣｌ-イオンが再度反応を繰り返すので少量のＣｌ-イオンで大量の腐食が発生する。
【００７３】
シールリング３を接地電位に固定することにより、上記のバイアス印加型の腐食が起きることを防止することができる。そのため、スクライブ領域４に位置するプラズマＳｉＯＮ膜２１の側面が露出された状態においても、アルミ配線３１およびコンタクト３０が腐食することを抑制することができる。シールリング３は回路として用いず、このように接地電位に固定を行っても問題ないが、ヒューズ２０の周りにあるアルミ配線２３、２４は種々の回路に用いられる。アルミ配線２３、２４は、たとえば、ＶＤＤなどの接地以外の電源ラインや信号ラインとして用いられるものであり、接地電位に固定できないため、図２に示すようにプラズマＳｉＮ２５の配置を工夫する必要がある。
【００７４】
図４は、比較例としてスクライブ領域に位置するプラズマＳｉＯＮ膜の側面をプラズマＳｉＮ膜で覆った状態を示す一部断面図である。図４に示すように、比較例として、スクライブ領域４に位置するプラズマＳｉＯＮ膜２１の側面が、スクライブ領域４の側面３２に露出しないように、プラズマＳｉＮ膜２５で覆う構造も考えられる。
【００７５】
このようにした場合、スクライブ領域４に腐食性を有する水分が存在した場合に、スクライブ領域４の側面３２から、プラズマＳｉＯＮ膜２１に水分が浸入することを防止することができる。
【００７６】
ただし、上記のようにした場合、図４に示すように、スクライブ領域４において、プラズマＳｉＮ膜２５が長さＸだけ延長して設けられることになる。シールリング３は、半導体チップの外周全周に配置されているため、スクライブ領域４に形成されるプラズマＳｉＮ膜２５の増加により半導体チップの大きさがその分大きくなってしまう。
【００７７】
半導体チップが大きくなることは、半導体装置の小型化の妨げとなるため、好ましくない。そのため、図３に示すように、シールリング３の外周側のプラズマＳｉＯＮ膜２１の側面を露出させつつ、シールリング３により回路形成領域２内への水分の浸入を防止することにより、半導体装置の小型化を図りつつ、半導体装置の信頼性を向上することができる。
【００７８】
図５は、図１のＶ−Ｖ線矢印方向から見た一部断面図である。図５に示すように、本実施の形態に係る半導体装置のパッド金属部６は、プラズマＳｉＯＮ膜２１の上面に形成されている。パッド金属部６の上面に、ＴｉＮ膜３３が形成されている。ＴｉＮ膜３３の上面に、ＨＤＰ酸化膜２２が形成されている。パッド金属部６の側面は、ＨＤＰ酸化膜２２に覆われている。また、このパッド金属部６には外部から信号または電源電圧が入力される。さらに、図示しない他のパッド金属部６から外部に信号が出力される。
【００７９】
ＨＤＰ酸化膜２２の外表面に沿ってプラズマＳｉＮ膜２５が形成されている。ＴｉＮ膜３３、ＨＤＰ酸化膜２２およびプラズマＳｉＮ膜２５に亘って、パッド金属部６を露出させる第２開口部が形成されている。プラズマＳｉＮ膜２５の上面に、ポリイミド膜２６が形成されている。
【００８０】
パッド金属部６の上部においては、プラズマＳｉＮ膜２５の一部が、第２開口部の側面３４とＴｉＮ膜３３の側面との間を遮断するように配置されている。このように、ＴｉＮ膜３３の上面および第２開口部側の側面をプラズマＳｉＮ膜２５で覆うことにより、ＴｉＮ膜３３と第２開口部の側面３４との間に耐湿性のよいプラズマＳｉＮ膜を配置することができる。
【００８１】
ＴｉＮ膜３３は、酸化されるとＴｉＯ2になり膨張するため、パッド金属部６上のプラズマＳｉＮ膜２５にクラックが発生し、クラック部より水分が浸入するため、耐湿性が劣化する。
【００８２】
よって、ＴｉＮ膜３３と第２開口部の側面３４との間にプラズマＳｉＮ膜２５を配置することにより、ＴｉＮ膜３３を酸化させるイオンを含んだ水分がＴｉＮ膜３３に浸入することを阻害して、ＴｉＮ膜３３の剥がれを防止することができる。その結果、半導体装置の信頼性の向上を図ることができる。
【００８３】
図６は、比較例として、パッド金属部の上面のＴｉＮ膜の側面が露出している状態を示す一部断面図である。図６に示すように、比較例の半導体装置においては、プラズマＳｉＮ膜２５は、ＨＤＰ酸化膜２２の上面を覆うように形成されているが、第２開口部の側面３４に位置するＴｉＮ膜３３の側面は覆われていない。
【００８４】
そのため、第２開口部に酸化作用を有する物質が存在する場合には、ＴｉＮ膜３３が酸化されて膨張することにより、パッド金属部６上のプラズマＳｉＮ膜２５にクラックが発生し、クラック部より水分が浸入するため、耐湿性が劣化する。
【００８５】
そのため、図５に示すように、ＴｉＮ膜３３の側面が第２開口部の側面３４に露出しないように、プラズマＳｉＮ膜２５により、側面３４側のＴｉＮ膜３３の側面を覆うことにより、パッド金属部６の支持を安定させることができるため、半導体装置の信頼性を向上することができる。
【００８６】
以下、本実施の形態に係る半導体装置のヒューズ部の上方の開口部を形成する方法をについて説明する。
【００８７】
図７は、本実施の形態に係る半導体装置におけるプラズマＴＥＯＳ膜の上面にアルミ配線を形成した状態を示す一部断面図である。図７に示すように、プラズマＴＥＯＳ膜１９の上面に、プラズマＳｉＯＮ膜２１を形成する。
【００８８】
プラズマＳｉＯＮ膜２１は、このプラズマＳｉＯＮ膜２１の上面に形成される二酸化シリコンからなるＨＤＰ酸化膜２２とのエッチング比の違いから、エッチングストッパの機能を有している。ただし、プラズマＳｉＯＮ膜２１の耐湿性は、二酸化シリコンに略等しく、水分の浸入を防止する性質をほとんど有していない。プラズマＳｉＯＮ膜２１の上面に、アルミ配線２３，２４を形成する。
【００８９】
図８は、本実施の形態に係る半導体装置におけるＨＤＰ酸化膜を形成した状態を示す一部断面図である。図８に示すように、アルミ配線２３，２４を覆うように、二酸化シリコンからなるＨＤＰ酸化膜２２を形成する。ＨＤＰ酸化膜２２は、埋め込み性が良いため、近接して配置されたアルミ配線２３とアルミ配線２４との間に、隙間なく埋め込まれ、巣が発生しない。
【００９０】
図９は、本実施の形態に係る半導体装置におけるレジストパターンを形成した状態を示す一部断面図である。図９に示すように、ＨＤＰ酸化膜２２の上面に、ヒューズ部の上方に開口部を形成するためのレジストパターン３５を形成する。
【００９１】
図１０は、本実施の形態に係る半導体装置において、エッチングによりヒューズ部の上方に開口部を形成した状態を示す一部断面図である。図１０に示すように、レジストパターン３５をマスクにエッチングを施すことにより、ＨＤＰ酸化膜２２およびプラズマＳｉＯＮ膜２１に亘る、開口部２７を形成する。その際、プラズマＳｉＯＮ膜２１を露出したときにエッチングを一旦とめ、その後エッチング条件を変更して、開口部２７を形成することにより、プラズマＴＥＯＳ膜１９を露出させる。このように開口部２７を形成することによりヒューズ２０上にもうけられるプラズマＴＥＯＳ膜１９の膜厚の制御性を上げることができ、ヒューズブローの安定を図ることができる。
【００９２】
図１１は、本実施の形態に係る半導体装置におけるポリイミド膜を形成した状態を示す一部断面図である。図１１に示すように、プラズマＳｉＮ膜２５の上面に、ポリイミド膜２６を形成する。このとき、開口部２７に、開口が形成されるように、ポリイミド膜２６を形成する。
【００９３】
図１２は、本実施の形態に係る半導体装置において、エッチングによりヒューズ部の上方に開口部を形成した状態を示す一部断面図である。図１２に示すように、ポリイミド膜２６をマスクにエッチングを施すことにより、プラズマＳｉＮ膜２５、ＨＤＰ酸化膜２２およびプラズマＳｉＯＮ膜２１に亘る、開口部２７を形成する。開口部２７を形成することにより、プラズマＴＥＯＳ膜１９を露出させる。
【００９４】
上記の方法により開口部２７を形成することによって、プラズマＳｉＯＮ膜２１の開口部２７側の側面、および、ＨＤＰ酸化膜２２の開口部２７側の側面を、プラズマＳｉＮ膜２５により覆うことができる。言い換えると、開口部２７の側面２７ａとプラズマＳｉＯＮ膜２１の側面との間を遮断するようにプラズマＳｉＮ膜２５を配置することができる。
【００９５】
図１３は、本実施の形態に係る半導体装置におけるＨＤＰ酸化膜の形成状態を示す一部断面図である。図１３に示すように、本実施の形態に係る半導体装置においては、ＨＤＰ酸化膜２２の膜厚が、アルミ配線２３，２４の厚さより厚くなるように形成した。このようにすることにより、アルミ配線２３，２４の側面および上面をＨＤＰ酸化膜２２により区切れなく覆うことができる。そのため、ＨＤＰ酸化膜２２の外表面に沿うように形成されるプラズマＳｉＮ膜２５の膜質が安定して、半導体装置の信頼性を向上することができる。
【００９６】
図１４は、比較例として、ＨＤＰ酸化膜の膜厚が、配線より薄い場合の状態を示す一部断面図である。図１４に示すように、比較例のＨＤＰ酸化膜２２の膜厚は、アルミ配線２３，２４の厚さより薄い。そのため、図１４の破線で囲んだ位置のアルミ配線２３，２４の上部の角部において、ＨＤＰ酸化膜２２に覆われない場所が発生してしまう。
【００９７】
この場合、プラズマＳｉＮ膜２５は、アルミ配線２３，２４の角部の上面に付着されることになるが、エッジの上面においては、プラズマＳｉＮ膜２５の付着状態が安定しない。そのため、プラズマＳｉＮ膜２５の膜質が悪くなり、半導体装置の信頼性が損なわれてしまう。
【００９８】
よって、図１３に示すように、ＨＤＰ酸化膜２２の厚さをアルミ配線２３，２４より厚くすることにより、半導体装置の信頼性を向上することができる。
【００９９】
本実施の形態に係る半導体装置においては、レーザヒューズの周囲を取囲むようにシールリング３を形成することは特に行なわなくてもよく、また、配線の配置などに特別な制限が課せられないため、レイアウトの自由度を確保して、半導体装置１の高集積化を図ることができる。
【０１００】
なお、本実施の形態においては、二酸化シリコン膜よりもシリコンリッチであり、窒素をドープした酸化膜であるＳｉＯＮ膜２１の場合に関し、例示したが、ダングリングボンドが多く存在するような膜であれば同じ課題を有し、窒素以外の物質をドープした酸化膜に関しても同様である。例としては、ＳｉＯＣ膜、ＳｉＣＮ膜、ＳｉＣＯ膜がある。さらに、二酸化シリコン酸化膜よりもシリコンリッチなシリコン酸化膜もダングリングボンドが多く存在するために同様であり、これらの膜を有する半導体装置に本発明を適用することができる。
【０１０１】
なお、今回開示した上記実施の形態はすべての点で例示であって、限定的な解釈の根拠となるものではない。したがって、本発明の技術的範囲は、上記した実施の形態のみによって解釈されるものではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【符号の説明】
【０１０２】
１  半導体装置、２  回路形成領域、３  シールリング、４  スクライブ領域、５  ヒューズ部、６  パッド金属部、７  シリコン基板、８  拡散領域、９  ゲート酸化膜、１０  ゲート電極、１１  絶縁膜サイドウォール、１２  分離酸化膜、１３  層間絶縁膜、１４ａ，１４ｂ，３８  コンタクト、１５  絶縁膜、１６ａ，１６ｂ  配線、１７  層間絶縁膜、１８  プラグ、１９  プラズマＴＥＯＳ膜、２０，２３，２４，２９，３１，３７  アルミ配線、２１  プラズマＳｉＯＮ膜、２２  ＨＤＰ酸化膜、２５  プラズマＳｉＮ膜、２６  ポリイミド膜、２７  開口部、２７ａ，３２，３４  側面、２８，３０  コンタクト、３３  ＴｉＮ膜、３５  レジストパターン、３６  巣。
【図１】
0005527648.tif 000002
【図２】
0005527648.tif 000003
【図３】
0005527648.tif 000004
【図４】
0005527648.tif 000005
【図５】
0005527648.tif 000006
【図６】
0005527648.tif 000007
【図７】
0005527648.tif 000008
【図８】
0005527648.tif 000009
【図９】
0005527648.tif 000010
【図１０】
0005527648.tif 000011
【図１１】
0005527648.tif 000012
【図１２】
0005527648.tif 000013
【図１３】
0005527648.tif 000014
【図１４】
0005527648.tif 000015
【図１５】
0005527648.tif 000016
【図１６】
0005527648.tif 000017
【図１７】
0005527648.tif 000018
【図１８】
0005527648.tif 000019
【図１９】
0005527648.tif 000020
【図２０】
0005527648.tif 000021
【図２１】
0005527648.tif 000022
【図２２】
0005527648.tif 000023
【図２３】
0005527648.tif 000024
【図２４】
0005527648.tif 000025