(57)【特許請求の範囲】
【請求項１】
半導体基板の表面部に二次元アレイ状に配列形成された複数のフォトダイオードと、前記表面部を覆う反射防止膜と、前記表面部の前記フォトダイオードが形成された領域を中央部分の有効画素領域と該有効画素領域の周囲のオプティカルブラック部とに分け該有効画素領域の前記フォトダイオードの個々の受光面以外を覆う遮光膜とを備える固体撮像素子であって、
前記有効画素領域の前記反射防止膜のうち該有効画素領域内の前記フォトダイオードの受光面以外の箇所が削除されると共に前記オプティカルブラック部の前記フォトダイオードの受光面に相当する領域上の前記反射防止膜が削除されて形成され、該オプティカルブラック部の前記受光面に相当する領域を覆う前記遮光膜と該受光面に相当する領域との間に形成される第１絶縁層（ｘ）が、前記有効画素領域の前記フォトダイオードの受光面と該受光面に対面する前記遮光膜の開口端部との間の前記反射防止膜を除いた第２絶縁層（ｙ）より厚く形成され、
前記第１絶縁層が複数の絶縁層の積層構造を有し、
前記第１絶縁層の積層構造のうち中間の層がポリシリコン膜で形成される固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子であって、
前記オプティカルブラック部の前記フォトダイオードを構成するｎ領域が非形成である固体撮像素子。
【請求項３】
請求項１又は請求項２に記載の固体撮像素子であって、
前記第１絶縁層，前記第２絶縁層の層厚が、酸化膜容量換算の層厚である固体撮像素子。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の固体撮像素子であって、
前記固体撮像素子がＣＣＤ型であり前記ポリシリコン膜が読出電極非兼用の転送電極膜である固体撮像素子。
【請求項５】
請求項１乃至請求項３のいずれか一項に記載の固体撮像素子であって、
前記ポリシリコン膜がフローティング電極膜である固体撮像素子。
【請求項６】
請求項１乃至請求項５のいずれか一項に記載の固体撮像素子であって、
前記第１絶縁層の前記フォトダイオードの受光面面積に対する平均的な厚さが前記第２絶縁層より厚い固体撮像素子。
【請求項７】
半導体基板の表面部に二次元アレイ状に配列形成された複数のフォトダイオードと、前記表面部を覆う反射防止膜と、前記表面部の前記フォトダイオードが形成された領域を中央部分の有効画素領域と該有効画素領域の周囲のオプティカルブラック部とに分け該有効画素領域の前記フォトダイオードの個々の受光面以外を覆う遮光膜とを備える固体撮像素子の製造方法であって、
前記有効画素領域の前記反射防止膜のうち該有効画素領域内の前記フォトダイオードの受光面以外の箇所が削除されると共に前記オプティカルブラック部の前記フォトダイオードの受光面に相当する領域上の前記反射防止膜が削除されて形成され、該オプティカルブラック部の前記受光面に相当する領域を覆う前記遮光膜と該受光面に相当する領域との間に形成される第１絶縁層（ｘ）が、前記有効画素領域の前記フォトダイオードの受光面と該受光面に対面する前記遮光膜の開口端部との間の前記反射防止膜を除いた第２絶縁層（ｙ）より厚く形成され、
前記第１絶縁層が複数の絶縁層の積層構造を有し、
前記第１絶縁層の積層構造のうち中間の層がポリシリコン膜で形成される固体撮像素子の製造方法。
【請求項８】
請求項７に記載の固体撮像素子の製造方法であって、
前記オプティカルブラック部の前記フォトダイオードを構成するｎ領域が非形成である固体撮像素子の製造方法。
【請求項９】
請求項７又は請求項８に記載の固体撮像素子の製造方法であって、
前記第１絶縁層，前記第２絶縁層の層厚が、酸化膜容量換算の層厚である固体撮像素子の製造方法。
【請求項１０】
請求項７乃至請求項９のいずれか一項に記載の固体撮像素子の製造方法であって、
前記固体撮像素子がＣＣＤ型であり前記ポリシリコン膜が読出電極非兼用の転送電極膜である固体撮像素子の製造方法。
【請求項１１】
請求項７乃至請求項９のいずれか一項に記載の固体撮像素子の製造方法であって、
前記ポリシリコン膜がフローティング電極膜である固体撮像素子の製造方法。
【請求項１２】
請求項７乃至請求項１１のいずれか一項に記載の固体撮像素子の製造方法であって、
前記第１絶縁層の前記フォトダイオードの受光面面積に対する平均的な厚さが前記第２絶縁層より厚い固体撮像素子の製造方法。
【請求項１３】
請求項１乃至請求項６のいずれか一項に記載の固体撮像素子を搭載した撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、暗電流ノイズが低くしかも暗電流ノイズが安定した固体撮像素子、及びその製造方法、並びにこの固体撮像素子を搭載した撮像装置に関する。
【背景技術】
【０００２】
固体撮像素子、例えばＣＣＤ型の固体撮像素子は、フォトダイオード（ＰＤ：以下、画素ともいう。）と、垂直電荷転送路（ＶＣＣＤ）と、水平電荷転送路（ＨＣＣＤ）と、出力アンプ（ＦＤＡ：フローティングディフユージョン・アンプ，ＳＦＡ：ソースフォロア・アンプ）という構成素子からなる。
【０００３】
図１５は、このＣＣＤ型固体撮像素子の全体の表面模式図であり、ＶＣＣＤ，ＨＣＣＤ，出力アンプについての図示は省略している。この固体撮像素子１は、中央に矩形の有効画素領域２が設けられており、この有効画素領域２に、二次元アレイ状（図示する例では正方格子状）に多数の画素３が配列形成されている。
【０００４】
また、有効画素領域２の周囲にはオプティカルブラック（ＯＢ）部４が設けられており、このＯＢ部４にも、有効画素領域２と同様の配列で画素５（図１６参照）が配列形成されている。
【０００５】
図１６は図１５のＢ―Ｂ線断面模式図であり、有効画素領域２とＯＢ部４との境界部分の画素の断面模式図である。有効画素領域２の個々の画素（ＰＤ）３が、タングステン膜等の遮光膜６の各開口６ａ下に形成されているのに対し、ＯＢ部４の個々の画素（ＰＤ）５は、遮光膜６に覆われた構成となっており、光が当たらない黒レベルの信号を検出する様になっている。
【０００６】
固体撮像素子１では、各画素の受光感度を高感度にするため、遮光膜開口６ａと半導体基板７の表面に形成した酸化膜（ゲート絶縁膜）８との間に、反射防止膜９を形成するのが一般的である。遮光膜６の下に形成する反射防止膜９は、減圧ＣＶＤ法（ＬＰ―ＣＶＤ法）によるシリコン窒化膜（ＳｉＮ）が一般的に使用される。
【０００７】
ところが、ＬＰ―ＣＶＤ法によるシリコン窒化膜で撮像素子のデバイス全面が覆われると、ＭＯＳ界面で発生する暗電流抑制のための低温熱処理（窒素希釈水素アニール，シンタリング）効果がなくなってしまうことが知られている。そのメカニズムは、ＭＯＳ界面の未結合手（ダングリングボンド）を終端させる水素がシリコン窒化膜を通過することができないためであると考えられている。
【０００８】
このため、各画素の一部のシリコン窒化膜を、パターニング・エッチングにより除去することで、水素がＭＯＳ界面に到達しうるパスを設ける構造を採用するのが一般的である。そして、その反射防止膜を除去する箇所は、通常、遮光膜開口６ａでない箇所としている。図１６の例では、垂直転送電極膜（ポリシリコン膜）１０の上面部１１（ここは絶縁酸化膜）としている。
【０００９】
固体撮像素子１には、光電変換させた信号値を正確に読み取るための黒レベルを検出するＯＢ部４が設けられ、ＯＢ部４の画素５と有効画素領域２の画素３との違いは、遮光膜開口６ａの有無だけである。ＣＣＤ型固体撮像素子のフォトダイオード（ＰＤ）と垂直電荷転送路（ＶＣＣＤ）の暗電流を比較した場合、埋め込み型ＰＤは、埋め込み型ＶＣＣＤと比較して非常に暗電流が少ない。このため、ＯＢ部４の信号値（暗電流ノイズ）を決めるものは、おおかたＶＣＣＤのみと考えてよい。そこで、ＯＢ部４の画素５として、フォトダイオードＰＤを設けない構造をとるものもある。
【００１０】
ＣＣＤ型固体撮像素子の遮光膜６は、耐熱性が良く、カバレッジが良いタングステン膜（Ｗ，Ｗ／ＴｉＮ，Ｗ／ＴｉＮ／Ｔｉ等）が使用されることが多い。タングステンＷも水素を比較的通し難く、チタン（Ｔｉ）は水素を吸着することが知られている。
【００１１】
つまり、ＯＢ部の画素５は、遮光膜６で覆われる割合が画素３より大きく、窒化膜被覆割合が画素３と同等となるため、ＯＢ部４では、水素がＭＯＳ界面に到達しうるパスが狭くなり、ＭＯＳ界面の未結合手終端が弱くなり、この結果、暗電流が大きくなってしまう。つまり、有効画素領域とＯＢ部とで暗電流に差が生じてしまう場合が生じるという問題がある。
【００１２】
この問題は、ＯＢ部４の水素を通すパスを広く（多く）確保する構造をとればよいことになる。
【００１３】
具体的には、ＯＢ部４のシリコン窒化膜を除去する箇所を、有効画素領域２の画素３よりも大きく（広く）すれば良いことになる。しかし、シリコン窒化膜は、遮光膜６とポリシリコン電極１０との間の絶縁耐圧を確保させる効果も担っており、ＯＢ部のシリコン窒化膜を大きく除去してしまうと、遮光膜６とポリシリコン電極１０間のリークによって、固体撮像素子の製造歩留まりが低下してしまうという別の問題が発生してしまう場合がある。
【００１４】
ところで、ＣＣＤ型固体撮像素子には、スミアという特有のノイズがある。このスミアを低減するには、遮光膜６とシリコン基板７との間の距離（絶縁膜厚）を、できる限り小さくすることが有効である。
【００１５】
現在の、例えば、だいたい２μｍ□画素程度のＣＣＤ型固体撮像素子では、遮光膜６とシリコン基板７との間の絶縁膜厚は、電気的絶縁膜厚（酸化膜容量換算膜厚）で１００ｎｍ程度と薄くなっており、画素の微細化に伴い、更に簿くなる傾向にある。ＣＣＤ型固体撮像素子のゲート絶縁膜厚が５０ｎｍ程度であるので、ゲート絶縁膜厚と同等か、その数倍程度の薄さとなる。
【００１６】
遮光膜６の材料であるタングステンは導体である。遮光膜６の電位がフローティング状態になることを避けるため、一般的に、ＧＮＤ電位や、その他のＤＣ電位に固定されるのが普通である。
【００１７】
このように、遮光膜６とシリコン基板７との間の絶縁膜厚が薄くなり、かつ、遮光膜電位が固定されると、遮光膜６をゲートとした寄生ＭＯＳ効果が無視できなくなってくる。
【００１８】
この寄生ＭＯＳ効果が大きくなる箇所は、寄生ゲート絶縁膜が薄く、寄生ゲートが広く敷かれているＯＢ部４である。特に、水素を通すパスを広くとるという問題を解決するには、ＯＢ部４において、画素５の遮光膜開口部に相当する領域のシリコン窒化膜を除去する構造が有効になると考えられるが、その場合、遮光膜６がシリコン窒化膜より下部のゲート酸化膜８に近づくため、この遮光膜６をゲートとした寄生ＭＯＳ効果がより大きくなってしまう。
【００１９】
つまり、ＯＢ部４の水素経路を拡げて暗電流を低下させる効果よりも、寄生ＭＯＳ効果の方が大きく効いてしまい、暗電流を増加させてしまう場合があるという新たな問題が生じる。
【００２０】
また、現在の微細化セル、及び、今後の更に微細化されたセルにおいては、上記のようにＯＢ部４の画素５の開口部に相当する領域の絶縁膜薄膜化をしない状態でも、寄生ＭＯＳ効果が大きく効いて、暗電流を増加させてしまう場合がある。これは、ＣＭＯＳ型固体撮像素子でも同様である。
【００２１】
なお、シリコン窒化膜に設ける水素経路用のパスをフォトダイオードの上部以外に設ける公知例として、下記の特許文献１があり、ＯＢ部下の反射防止膜を有効画素領域の反射防止膜より狭くする公知例として、下記の特許文献２がある。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開平１０―２８４７０９号公報
【特許文献２】特開２００７―３５９９３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
本発明の目的は、ＯＢ部の水素経路パスを確保すると同時に、寄生ＭＯＳ効果を低減し、有効画素領域とＯＢ部の暗電流差が小さくしかも暗電流ノイズが安定している構造を持つ固体撮像素子及びその製造方法並びにこの固体撮像素子を搭載した撮像装置を提供することにある。
【課題を解決するための手段】
【００２４】
本発明の固体撮像素子及びその製造方法は、半導体基板の表面部に二次元アレイ状に配列形成された複数のフォトダイオードと、前記表面部を覆う反射防止膜と、前記表面部の前記フォトダイオードが形成された領域を中央部分の有効画素領域と該有効画素領域の周囲のオプティカルブラック部とに分け該有効画素領域の前記フォトダイオードの個々の受光面以外を覆う遮光膜とを備える固体撮像素子であって、
前記有効画素領域の前記反射防止膜のうち該有効画素領域内の前記フォトダイオードの受光面以外の箇所が削除されると共に前記オプティカルブラック部の前記フォトダイオードの受光面に相当する領域上の前記反射防止膜が削除されて形成され、該オプティカルブラック部の前記受光面に相当する領域を覆う前記遮光膜と該受光面に相当する領域との間に形成される第１絶縁層（ｘ）が、前記有効画素領域の前記フォトダイオードの受光面と該受光面に対面する前記遮光膜の開口端部との間の前記反射防止膜を除いた第２絶縁層（ｙ）より厚く形成され、
前記第１絶縁層が複数の絶縁層の積層構造を有し、
前記第１絶縁層の積層構造のうち中間の層がポリシリコン膜で形成されることを特徴とする。
【００２５】
また、本発明の撮像装置は、上記記載の固体撮像素子を搭載したことを特徴とする。
【発明の効果】
【００２６】
本発明によれば、ＯＢ部もシンタリング効果を得ることができると共に寄生ＭＯＳ効果を削減できるため、ＯＢ部の暗電流と有効画素領域の暗電流との差を抑制することができ、また、暗電流ノイズの安定化を図ることが可能となる。このため、この固体撮像素子を搭載した撮像装置では、高品質な被写体画像を撮像することが可能となる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態に係る撮像装置の機能ブロック構成図である。
【図２】図１に示すＣＣＤ型固体撮像素子の表面模式図である。
【図３】図２のIII―III線断面模式図である。
【図４】図２に示す実施形態の固体撮像素子製造方法を説明する工程図である。
【図５】図４に続く工程図である。
【図６】本発明の別実施形態の固体撮像素子の断面模式図である。
【図７】図６に示す固体撮像素子の製造方法を説明する工程図である。
【図８】図７に続く工程図である。
【図９】本発明の更に別実施形態の固体撮像素子の断面模式図である。
【図１０】図９に示す固体撮像素子の要部拡大表面模式図である。
【図１１】図９に示す固体撮像素子の製造方法を説明する工程図である。
【図１２】本発明の更に別実施形態の固体撮像素子の断面模式図である。
【図１３】図１に示す固体撮像素子の要部拡大表面模式図である。
【図１４】図１２に示す固体撮像素子の製造方法を説明する工程図である。
【図１５】従来の固体撮像素子の表面模式図である。
【図１６】図１５のＢ―Ｂ線断面模式図である。
【発明を実施するための形態】
【００２８】
以下、本発明の一実施形態について、図面を参照して説明する。なお、本発明の固体撮像素子の断面構成は、図９及び図１２に示されており、図３，図６に示される固体撮像素子の断面構成は、本発明の前提となる参考例である。
【００２９】
図１は、本発明の一実施形態に係る撮像装置（この例ではデジタルスチルカメラ）２０の機能構成図である。この撮像装置２０は、撮像部２１と、撮像部２１から出力されるアナログの画像データを自動利得調整（ＡＧＣ）や相関二重サンプリング処理等のアナログ処理するアナログ信号処理部２２と、アナログ信号処理部２２から出力されるアナログ画像データをデジタル画像データに変換するアナログデジタル変換部（Ａ／Ｄ）２３と、後述のシステム制御部（ＣＰＵ）２９からの指示によってＡ／Ｄ２３，アナログ信号処理部２２，撮像部２１の駆動制御を行う駆動部（タイミングジェネレータＴＧを含む）２４と、ＣＰＵ２９からの指示によって発光するフラッシュライト２５とを備える。
【００３０】
撮像部２１は、被写体からの光を集光する光学レンズ系２１ａと、該光学レンズ系２１ａを通った光を絞る絞りやメカニカルシャッタ２１ｂと、光学レンズ系２１ａによって集光され絞りによって絞られた光を受光し撮像画像データ（アナログ画像データ）を出力するＣＣＤ型固体撮像素子３５とを備える。
【００３１】
本実施形態の撮像装置２０は更に、Ａ／Ｄ２３から出力されるデジタル画像データを取り込み補間処理やホワイトバランス補正，ＲＧＢ／ＹＣ変換処理等を行うデジタル信号処理部２６と、画像データをＪＰＥＧ形式などの画像データに圧縮したり逆に伸長したりする圧縮／伸長処理部２７と、カメラ背面等に設けられメニュー画面やスルー画像，撮像画像を表示する液晶表示部２８と、撮像装置全体を統括制御するシステム制御部（ＣＰＵ）２９と、フレームメモリ等の内部メモリ３０と、ＪＰＥＧ画像データ等を格納する記録メディア３２との間のインタフェース処理を行うメディアインタフェース（Ｉ／Ｆ）部３１と、これらを相互に接続するバス３４とを備え、また、システム制御部２９には、ユーザからの指示入力を行う操作部３３が接続されている。
【００３２】
図２は、図１に示すＣＣＤ型固体撮像素子３５の表面模式図である。半導体基板４１の表面部には、二次元アレイ状に、図示する例では正方格子状に、複数の画素（フォトダイオード：ＰＤ）４２が配列形成されている。
【００３３】
画素列毎に垂直電荷転送路（ＶＣＣＤ）４３が形成され、各垂直電荷転送路４３の転送方向端部に沿って水平電荷転送路（ＨＣＣＤ）４４が形成され、水平電荷転送路４４の出力端部にアンプ４５が形成される。各画素４２と垂直電荷転送路４３とは、読出ゲート部４３’で接続されている。
【００３４】
フォトダイオード４２が形成された領域は、有効画素領域４７と、この有効画素領域４７の四周を囲むように設けられたオプティカルブラック（ＯＢ）部４８に分けられる。有効画素領域４７とＯＢ部４８との違いは、ＯＢ部４８の各画素４２は遮光膜によって覆われているのに対し、有効画素領域４７の各画素４２の受光面上の遮光膜には開口が設けられている点である。以下、有効画素領域４７内の画素の符号を「４２ａ」とし、ＯＢ部４８内の画素の符号を「４２ｂ」とする。
【００３５】
図３は、図２のIII―III線断面模式図であり、有効画素領域４７とＯＢ部４８との境界線を跨いだ画素４２ａ，画素４２ｂの断面模式図である。
【００３６】
ｎ型半導体基板４１の表面部にはｐウェル層５１が形成され、その中に、画素（フォトダイオード）を形成するｎ領域４２ａ，４２ｂが形成される。また、各画素間にも垂直電荷転送路４３を構成するｎ領域の埋め込みチャネル４３ａが形成される。
【００３７】
半導体基板４１の最表面（＝ｐウェル層５１の最表面）にはゲート酸化膜５２が形成され、このゲート酸化膜５２を間に挟んだ埋め込みチャネル４３ａ上に、ポリシリコン膜でなる垂直転送電極膜４３ｂが形成される。垂直電荷転送路４３は、埋め込みチャネル４３ａ，ゲート酸化膜５２，垂直転送電極膜４３ｂ（及び後述の４３ｃ）で構成される。
【００３８】
ゲート酸化膜５２及びポリシリコン膜４３ｂの上には反射防止膜としてのシリコン窒化膜５４が積層されている。このシリコン窒化膜５４は、シンタリング効果を得るために、有効画素領域の画素４２ａであれば、隣接する垂直電荷転送路４３の転送電極膜４３ｂ上が削除されて水素通路が形成される。また、ＯＢ部の画素４２ｂであれば、フォトダイオード４２ｂ上のシリコン窒化膜５４が削成されて水素通路が形成される。これにより、有効画素領域とＯＢ部との間のシンタリング効果による暗電流差が抑制される。
【００３９】
このシリコン窒化膜５４の上に、層間絶縁膜５３及びタングステンＷによる遮光膜５５が積層され、有効画素領域の画素４２ａであれば、その上に遮光膜開口５５ａが設けられる。ＯＢ部の画素４２ｂであれば、遮光膜開口は設けられず、受光面は遮光膜５５ｂの部分によって覆われた状態となる。
【００４０】
本実施形態の固体撮像素子３５では、この画素４２ｂの受光面を覆う遮光膜５５ｂの部分の下部に設ける絶縁層５６の厚さｘを、ゲート酸化膜５２と層間絶縁膜５３の合計の厚さｙより厚くする。これにより、寄生ＭＯＳ効果が低減され、暗電流の増大が抑制される。なお、ここでいう膜厚とは、物理的な膜厚というより、電気的な膜厚（酸化膜容量換算膜厚）を意味し、ｚをゲート酸化膜５２と層間絶縁膜５３と窒化膜５４の合計の電気的膜厚としたとき、ｘは少なくともｙより厚く、望ましくは、ｚより厚くするのがよい。
【００４１】
もし、シリコン窒化膜５４をエッチングで削除した後に直ぐに遮光膜５５を積層すると、遮光膜５５ｂと半導体基板４１との間の距離はゲート酸化膜５２と層間絶縁膜５３の合計の厚さとなって近接することになり、遮光膜５５ｂの寄生ゲートによる寄生ＭＯＳ効果が大きくなってしまう。しかしながら、本実施形態では、この絶縁層５６の厚さを厚く形成しているため、寄生ＭＯＳ効果を抑制することが可能となる。
【００４２】
これにより、本実施形態では、有効画素領域とＯＢ部との間の暗電流差が小さくなり、しかも、シンタリング効果を得ることもでき、暗電流ノイズも安定することになる。以下、図３の実施形態の構造を実現する固体撮像素子の製造方法について述べる。
【００４３】
図４，図５は、図３の実施形態の構造を有する固体撮像素子の製造工程図である。工程（ａ）で、ゲート酸化膜５２，垂直転送電極４３ｂ，層間絶縁膜５８を形成した後、例えば、ＬＰ―ＣＶＤ法により、シリコン窒化膜（ＳｉＮ）５４を３０ｎｍ堆積する。
【００４４】
次の工程（ｂ）では、フォトマスクを用いてレジスト５９のパターニングを行い、シンタリング効果のためにＯＢ部のシリコン窒化膜５４を除去する箇所（図３の画素４２ｂの上方位置）からレジストを除く。
【００４５】
そして、工程（ｃ）で、例えば、ケミカルドライエッチング（ＣＤＥ）法にて、画素４２ｂ上方位置のシリコン窒化膜５４をエッチング除去して孔５４ａを形成し、更に残ったレジストも除去する。
【００４６】
次の工程（ｄ）では、例えば、ＬＰ―ＣＶＤ法により、ＳｉＯ６０を１００ｎｍ堆積する。そして、次の図５の工程（ｅ）で、フォトマスクを用いてレジスト６１のパターニングを行い、シリコン窒化膜５４の孔５４ａの上方位置に、レジスト６１を堆積する。
【００４７】
次の工程（ｆ）で、例えば、反応性イオンエッチング（ＲＩＥ）法により、ＳｉＯ６０をエッチング除去すると、レジスト６１下すなわち孔５４ａの上方位置のＳｉＯ６０が残る。
【００４８】
次の工程（ｇ）では、フォトマスクを用いてレジスト６２のパターニングを行い、シンタリング効果のために有効画素領域のシリコン窒化膜５４を除去する箇所（垂直転送電極４３ｂの上方位置）からレジストを除く。
【００４９】
そして、次の工程（ｈ）で、ＣＤＥ法によりシリコン窒化膜５４をエッチング除去して孔５４ｂを形成し、残留したレジストも除去し、最後の工程（ｉ）で、遮光膜５５を形成する。例えば、ＬＰ―ＣＶＤ法によりＳｉＯ６３を５０ｎｍ堆積し、物理的気相成長法（ＰＶＤ）によりタングステン膜を２００ｎｍ堆積し、フォトマスクを用いてレジストパターニングを行い、更に、例えばＲＩＥ法で、開口部５５ａのタングステン膜を除去し、残留レジストを除去すればよい。これにより、孔５４ｂ箇所の酸化膜厚がゲート酸化膜５２と層間絶縁膜５３との合計の膜厚より厚くなる。
【００５０】
本実施形態では、反射防止膜として用いるシリコン窒化膜５４に２種類の孔５４ａ，５４ｂを形成するが、これらを別の工程で形成している。勿論、一度の工程で孔５４ａ，５４ｂを開けることは可能である。しかし、ＯＢ部の構造を変化させることによって、光学特性に影響を大きく与え画素部の形状が変化してしまうと、有効画像領域とＯＢ部との間の暗電流差の原因となるため、本実施形態では別々の工程として、ＯＢ部の画素構造が有効画素領域の画素構造から変化しない工程を用いている。
【００５１】
図６は、図３に代わる実施形態の断面模式図である。本実施形態では、ＯＢ部の画素４２ｂ上方位置のシリコン窒化膜５４を除去して孔５４ａを形成した箇所に、酸化膜６５を介して別のシリコン窒化膜６６を形成し、その上の遮光膜５５ｂと半導体基板４１との間の距離を離間して、寄生ＭＯＳ効果を低減した点が図３の実施形態と異なる。シリコン窒化膜６６は水素を通さないが、シリコン窒化膜５４との間の酸化膜６５が水素通路のパスとなるため、シンタリング効果を得ることができる。
【００５２】
図７，図８は、図６の固体撮像素子の製造方法の工程説明図である。図７の工程（ａ）は、図４の工程（ａ）と同じである。次の工程（ｂ）では、フォトマスクを用いてレジスト６７のパターニングを行い、シリコン窒化膜５４に孔５４ａ，５４ｂを開ける箇所を定める。そして、次の工程（ｃ）で、例えばＣＤＥ法によりシリコン窒化膜５４をエッチング除去し、残留レジストも除去すると、水素パスとなる孔５４ａ，５４ｂが一度に形成される。
【００５３】
次の工程（ｄ）では、例えば、ＬＰ―ＣＶＤ法により、ＳｉＯ６５を５０ｎｍ堆積し、更に、ＬＰ―ＣＶＤ法によりシリコン窒化膜６６を３０ｎｍ堆積する。
【００５４】
次の図８に示す工程（ｅ）では、フォトマスクを用い、画素４２ｂ上方位置すなわち孔５４ａの上方位置にレジスト６８をパターニングして形成し、次の工程（ｆ）では、例えばＣＤＥ法により孔５４ａ上方位置のシリコン窒化膜６６を残し他の部分のシリコン窒化膜６６をエッチング除去し、残留レジストも除去する。
【００５５】
最後の工程（ｇ）では、図５の工程（ｉ）と同様にして遮光膜５５をＳｉＯ６９の上に形成する。
【００５６】
本実施形態によれば、撮像素子製造途中に形成される表面凹凸部での徽細寸法制御（例えば、図５のレジスタ６１の寸法制御）が不要となるため、孔５４ａ，５４ｂを一度に形成することができ、固体撮像素子をより安定して製造することが可能となる。
【００５７】
図９は、図３に代わる更に別実施形態の固体撮像素子の断面模式図である。本実施形態の固体撮像素子では、有効画素領域の反射防止膜（シリコン窒化膜）５４を残し、ＯＢ部のシリコン窒化膜は全て削除してしまう。そして、ＯＢ部の画素４２ｂの上方位置におけるポリシリコン膜４３ｂ間の空間に、同じくポリシリコン膜４３ｃ’を形成し、その上を全て遮光膜５５で覆ってしまう。
【００５８】
図１０は、図９に断面を示す位置の４画素分の上面図である。垂直方向に延びる埋め込みチャネル４３ａ上には、単層膜構造の垂直転送電極４３ｂ，４３ｃが交互に敷設されるが、図示する例では、垂直転送電極４３ｂが隣接のフォトダイオード（ＰＤ）近傍まで延設されて読出ゲート部４３’が形成され、読出電極兼用となっている。
【００５９】
読出電極には高電圧の読出パルスが印加されるため、本実施形態では、他方の垂直転送電極４３ｃから一体に、ＯＢ部の画素４２ｂの上方位置を覆うポリシリコン膜４３ｃ’を張り出して設け、このポリシリコン膜４３ｃ’により、半導体基板４１と遮光膜５５との間を離間させ、寄生ＭＯＳ効果の低減を図っている。しかし、ポリシリコン膜４３ｃ’を、転送電極膜とは独立した孤立電極膜として、その電位をフローティング電位としてもよい。
【００６０】
図１１は、図１０に示す実施形態の固体撮像素子の製造工程図である。通常のＣＣＤ型固体撮像素子の周知の製造方法と同様に、半導体基板内にフォトダイオード（ＰＤ）４２ａ，４２ｂやＶＣＣＤのｎ領域４３ａを形成した後、ゲート絶縁膜５２や転送電極膜４３ｂ，４３ｃ’、転送電極間絶縁膜７１を形成し、次の工程（ａ）で、例えばＬＰ―ＣＶＤ法によりシリコン窒化膜５４を３０ｎｍ堆積する。
【００６１】
次の工程（ｂ）では、フォトマスクを用いてレジスト７２をパターニングし、ポリシリコン膜４３ｂ，４３ｃ’上のシリコン窒化膜５４を除去する準備を行う。
【００６２】
次の工程（ｃ）で、例えばＣＤＥ法によりシリコン窒化膜５４をエッチング除去して、更に残留レジストを除去する。そして、工程（ｄ）で、ＬＰ―ＣＶＤ法によりＳｉＯ７３を５０ｎｍ堆積し、ＰＶＤ法によりタングステン膜５５を２００ｎｍ堆積し、フォトマスクを用いてレジスト７４のパターニングを行い、画素４２ａ上の遮光膜開口を開ける準備を行う。
【００６３】
次の工程（ｅ）では、例えばＲＩＥ法により遮光膜（タングステン膜）５５の画素４２ａ上の部分をエッチング除去し、残留レジストを除去する。
【００６４】
図１２は、図９に代わる実施形態の断面模式図である。図９の実施形態では、ＯＢ部の画素４２ｂ上を該画素４２ｂと同程度の面積のポリシリコン膜４３ｃ’で覆ったが、本実施形態では、図１３に示す様に、このポリシリコン膜４３ｃ’の中央に矩形の孔４３ｄを設けている点が異なる。
【００６５】
図１４は、図１２の固体撮像素子の製造工程図であるが、工程の内容は図１１と殆ど同じであり、レジストパターニングのパターンを変えることで実現できる。
【００６６】
半導体基板内にフォトダイオード（ＰＤ）４２ａ，４２ｂやＶＣＣＤのｎ領域４３ａを形成した後、ゲート絶縁膜５２や転送電極膜４３ｂや孔４３ｄが開けられた転送電極膜４３ｃ’、転送電極間絶縁膜７１を形成する。
【００６７】
そして、次の工程（ａ）で、例えばＬＰ―ＣＶＤ法によりシリコン窒化膜５４を３０ｎｍ堆積し、次工程（ｂ）で、フォトマスクを用いてレジスト７２をパターニングし、ポリシリコン膜４３ｂ上のシリコン窒化膜５４を除去する準備を行う。
【００６８】
次の工程（ｃ）で、例えばＣＤＥ法によりシリコン窒化膜５４をエッチング除去して、更に残留レジストを除去する。そして、工程（ｄ）で、ＬＰ―ＣＶＤ法によりＳｉＯ７３を５０ｎｍ堆積し、ＰＶＤ法によりタングステン膜５５を２００ｎｍ堆積し、フォトマスクを用いてレジスト７４のパターニングを行い、画素４２ａ上の遮光膜開口を開ける準備を行う。
【００６９】
次の工程（ｅ）では、例えばＲＩＥ法により遮光膜（タングステン膜）５５の画素４２ａ上の部分をエッチング除去し、残留レジストを除去する。
【００７０】
本実施形態では、図９に示す実施形態と比較して、ポリシリコン膜４３ｃ’に孔４３ｄが開けられている関係により、この孔４３ｄ部分で、遮光膜５５と半導体基板４１表面との距離が近くなるが、画素４２ｄの面積における平均的な距離としてみれば、十分距離をとることが可能となり、寄生ＭＯＳ効果を低減することができる。
【００７１】
孔４３ｄ内に残るシリコン窒化膜５４はこれは無くても良く、エッチンジ時に除去しても良い。この場合、孔４３ｄ内では遮光膜５５―半導体基板表面間の距離は更に近くなるが、それでも上記の画素面積当たりの平均的な距離は離れるため、寄生ＭＯＳ効果は低減される。
【００７２】
なお、上述した各実施形態は、ＣＣＤ型固体撮像素子を例に説明したが、本発明はＣＣＤ型に限るものではない。ＣＭＯＳ型固体撮像素子でも、画素の微細化に伴って半導体基板表面とその上方の遮光膜（電極配線兼用の場合もある。）との間の距離が短くなっているため、寄生ＭＯＳ効果による暗電流増加の影響が顕著になってくると考えられる。そこで、シリコン窒化膜除去によるシンタリング効果と、遮光膜の半導体基板表面への接近に基づく寄生ＭＯＳ効果との兼ね合いを図った本発明は有効となる。
【００７３】
また、ＯＢ部にフォトダイオード（ｎ領域）４２ｂを設けた実施形態について説明したが、ＯＢ部にフォトダイオード４２ｂを設けない場合にも上述した実施形態をそのまま適用可能である。フォトダイオード４２ｂを設けない場合の方が、フォトダイオード４２ｂを設けた場合に比べて寄生ＭＯＳによる影響が大きいと考えられるため、上述した実施形態をＯＢ部にフォトダイオード４２ｂを設けない場合に適用することにより、寄生ＭＯＳ効果を低減することができる。
【００７４】
以上述べた様に、実施形態による固体撮像素子及びその製造方法は、半導体基板の表面部に二次元アレイ状に配列形成された複数のフォトダイオードと、前記表面部を覆う反射防止膜と、前記表面部の前記フォトダイオードが形成された領域を中央部分の有効画素領域と該有効画素領域の周囲のオプティカルブラック部とに分け該有効画素領域の前記フォトダイオードの個々の受光面以外を覆う遮光膜とを備える固体撮像素子において、前記有効画素領域の前記反射防止膜のうち該有効画素領域内の前記フォトダイオードの受光面以外の箇所が削除されると共に前記オプティカルブラック部の前記フォトダイオードの受光面に相当する領域上の前記反射防止膜が削除されて形成され、該オプティカルブラック部の前記受光面に相当する領域を覆う前記遮光膜と該受光面に相当する領域との間に形成される第１絶縁層（ｘ）が、前記有効画素領域の前記フォトダイオードの受光面と該受光面に対面する前記遮光膜の開口端部との間の前記反射防止膜を除いた第２絶縁層（ｙ）より厚く形成されることを特徴とする。
【００７５】
また、実施形態の固体撮像素子及びその製造方法は、前記オプティカルブラック部の前記フォトダイオードを構成するｎ領域が非形成であることを特徴とする。
【００７６】
また、実施形態の固体撮像素子及びその製造方法は、前記第１絶縁層，前記第２絶縁層の層厚が、酸化膜容量換算の層厚であることを特徴とする。
【００７７】
また、実施形態の固体撮像素子及びその製造方法は、前記第１絶縁層が複数の絶縁層の積層構造でなることを特徴とする。
【００７８】
また、実施形態の固体撮像素子及びその製造方法は、前記第１絶縁層の積層構造のうち中間の層がポリシリコン膜で形成されることを特徴とする。
【００７９】
また、実施形態の固体撮像素子及びその製造方法は、前記固体撮像素子がＣＣＤ型であり前記ポリシリコン膜が読出電極非兼用の転送電極膜であることを特徴とする。
【００８０】
また、実施形態の固体撮像素子及びその製造方法は、前記ポリシリコン膜がフローティング電極膜であることを特徴とする。
【００８１】
また、実施形態の固体撮像素子及びその製造方法は、前記第１絶縁層の前記フォトダイオードの受光面面積に対する平均的な厚さが前記第２絶縁層より厚いことを特徴とする。
【００８２】
また、実施形態の撮像装置は、上記のいずれかに記載の固体撮像素子を搭載したことを特徴とする。
【００８３】
上記実施形態によれば、ＯＢ部もシンタリング効果を得ることができると共に寄生ＭＯＳ効果を削減できるため、ＯＢ部の暗電流と有効画素領域の暗電流との差を抑制することができ、また、暗電流ノイズの安定化を図ることが可能となる。このため、この固体撮像素子を搭載した撮像装置では、高品質な画質の被写体画像を撮像することが可能となる。
【産業上の利用可能性】
【００８４】
本発明に係る固体撮像素子は、有効画素領域とＯＢ部との暗電流差がなくなり、しかも、寄生ＭＯＳ効果が低減されて暗電流が小さくなるため、高品質な被写体画像を撮像するデジタルスチルカメラやデジタルビデオカメラ、カメラ付携帯電話機、ＰＤＡやノートパソコン等のカメラ付電子装置、内視鏡等の撮像装置一般に適用すると有用である。
【符号の説明】
【００８５】
３５  固体撮像素子
４１  半導体基板
４２  画素（フォトダイオード：ＰＤ）
４２ａ  有効画素領域の画素（フォトダイオード：ＰＤ）
４２ｂ  オプティカルブラック（ＯＢ）部の画素（フォトダイオード：ＰＤ）
４３  垂直電荷転送路（ＶＣＣＤ）
４３’  読出ゲート部
４３ａ  埋め込みチャネル
４３ｂ  ポリシリコン膜（読出電極兼用の垂直転送電極）
４３ｃ  ポリシリコン膜（読出電極と異なる垂直転送路電極）
４３ｃ’  ＯＢ部の画素上方を覆うポリシリコン膜
４３ｄ  ポリシリコン膜の孔
４４  水平電荷転送路（ＨＣＣＤ）
４７  有効画素領域
４８  ＯＢ部
５１  半導体基板表面部のｐウェル層
５２  ゲート絶縁膜
５４  シリコン窒化膜（反射防止膜）
５５  遮光膜（タングステン膜）
５５ａ  遮光膜開口
５６  絶縁層
【図１】
0005427541.tif 000002
【図２】
0005427541.tif 000003
【図３】
0005427541.tif 000004
【図４】
0005427541.tif 000005
【図５】
0005427541.tif 000006
【図６】
0005427541.tif 000007
【図７】
0005427541.tif 000008
【図８】
0005427541.tif 000009
【図９】
0005427541.tif 000010
【図１０】
0005427541.tif 000011
【図１１】
0005427541.tif 000012
【図１２】
0005427541.tif 000013
【図１３】
0005427541.tif 000014
【図１４】
0005427541.tif 000015
【図１５】
0005427541.tif 000016
【図１６】
0005427541.tif 000017