(57)【特許請求の範囲】
【請求項１】
ベースバンド信号と高周波信号との間の変復調を行うＲＦＩＣ、通信データを含むデータを入出力して前記ＲＦＩＣを制御する制御ＩＣ、アンテナコイル、および前記アンテナコイルを含むアンテナ回路の共振周波数を変化させる可変容量素子を備え、
前記ＲＦＩＣのＩＯ端子、前記制御ＩＣのＩＯ端子および前記可変容量素子の制御端子は信号ラインで接続されていることを特徴とする通信回路。
【請求項２】
前記可変容量素子は制御電圧に応じて容量値が定まる容量素子と、前記制御端子に入力される電圧を分圧して前記制御電圧を発生する抵抗分圧回路とを備えた、請求項１に記載の通信回路。
【請求項３】
前記抵抗分圧回路は前記制御端子のそれぞれに第１端が接続された複数の抵抗を備え、且つこれらの抵抗の第２端が共通接続されて前記制御電圧を出力する共通ラインを備え、前記複数の抵抗の抵抗値は、それらの抵抗値のうち最も低いものを基準として２の累乗の比率で定められている、請求項２に記載の通信回路。
【請求項４】
前記信号ラインに接続され、且つ外部回路との間で信号の入出力を行う外部ＩＯ端子を備えた、請求項１〜３のいずれかに記載の通信回路。
【請求項５】
前記可変容量素子および前記ＲＦＩＣは単一のモノリシックＩＣで構成された、請求項１〜４のいずれかに記載の通信回路。
【請求項６】
前記ＲＦＩＣは、当該ＲＦＩＣの電源がオンした時に前記制御ＩＣのＩＯ端子から出力される信号を基に前記ＲＦＩＣの動作モードを切り替える動作モード切替手段を備えた、請求項１〜５のいずれかに記載の通信回路。
【請求項７】
前記ＲＦＩＣまたは前記制御ＩＣは電源オン時に前記可変容量素子の容量設定モードを判定する手段を備え、前記ＲＦＩＣおよび前記制御ＩＣのいずれも、前記信号ラインへ前記可変容量素子に対する制御データを出力する手段を備えた、請求項１〜６のいずれかに記載の通信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相手側機器と電磁界信号を介して通信するＲＦＩＤ（Radio Frequency Identification）システムや近距離無線通信（NFC：Near Field Communication）システムに用いられる通信回路に関するものである。
【背景技術】
【０００２】
ＮＦＣは１３ＭＨｚ帯を利用した近距離無線通信規格の一つであり、携帯通信端末をはじめ、さまざまな端末への搭載が期待されている。一般的に、ＮＦＣを利用した携帯通信端末では、ＮＦＣ用のＲＦＩＣが端末本体に内蔵され、このＮＦＣ用のＲＦＩＣは同じく端末本体に内蔵されたＮＦＣ用のアンテナコイルに接続される。また、前記アンテナコイルは通信周波数で共振するように容量素子が接続されていて、この容量素子とアンテナコイルとでアンテナ回路が構成されている。そして、このアンテナ回路とＮＦＣ用ＲＦＩＣ等とで無線通信モジュール（以下、「ＮＦＣモジュール」）が構成されている。【０００３】
ＮＦＣモジュールの通信周波数は予め決められているが、その使用条件や製造ばらつきによって、合わせるべきアンテナ回路の共振周波数は少しずつ異なる。例えばリーダライタモードとカードモードとではアンテナ回路の共振回路としての回路構成が変わる。そのため、どちらのモードでも所定の共振周波数を維持するために、モードに応じて前記共振回路を調整する必要が生じる。また、ＮＦＣモジュールの搭載環境によっても使用条件が変化する。例えばＮＦＣモジュールの近くに金属が存在するか否かなどによってアンテナ回路の共振周波数は変化する。【０００４】
ＮＦＣモジュールのアンテナの周波数帯域が十分に広い場合は、上記の使用条件の違いによる微調整は不要であるが、最近の端末の小型化にともない十分なアンテナサイズを確保することが難しく、アンテナサイズが小さくなるとアンテナ帯域幅を得ることができない。そのため、共振周波数を最適値となるように調整することが必要になる。【０００５】
共振周波数の調整方法としては、印加電圧により容量値を変化させることのできる可変容量素子でアンテナ回路のキャパシタを構成することが知られている（特許文献１参照）。また、複数のキャパシタを選択的に接続することで全体の容量値を切り替えるようにした回路が特許文献２に示されている。【０００６】
図１０は特許文献２に示されている通信回路の例である。ここで、非接触ＩＣ部４７は、非接触ＩＣチップ、コンデンサＣinと並列コンデンサＣ１〜Ｃ３、スイッチＳＷ１〜ＳＷ３を有するアンテナ並列コンデンサ部、およびアンテナＬ１で構成されている。コンデンサＣinと並列コンデンサＣ１〜Ｃ３が有する電気容量は固定値である。ＳＷ１〜ＳＷ３は並列コンデンサＣ１〜Ｃ３の接続のＯＮ／ＯＦＦを切り換える回路である。非接触ＩＣ部４７が携帯電話機１に組み込まれた後に、不揮発メモリ搭載のコントロールＩＣ６２が非接触ＩＣ部４７に対して接続される。コントロールＩＣ６２は、非接触ＩＣ部４７のスイッチＳＷ１〜ＳＷ３を制御し、スイッチＳＷ１〜ＳＷ３のＯＮ／ＯＦＦを切り替える。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２９０６４４号公報
【特許文献２】特開２０１０−１４７７４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、可変容量ダイオードや切り替え回路を備える場合、これらのアクティブ素子を別途搭載するためのスペースが必要となるほか、アクティブ素子であるため歪みが発生しやすく、共振周波数が変化してしまうことがある。また、アンテナ回路の共振周波数を調整するための信号やデータを入出力する端子およびそれらを伝送するラインが必要となる。また、複数のコンデンサを切り替えて容量値を微小ステップで調整するためには、多数のコンデンサおよび切替用のスイッチが必要となる。そのため、回路構成が複雑化し、ＩＣのサイズも大きくなるという問題があった。【０００９】
本発明の目的は、信号やデータを入出力する端子およびそれらを伝送するラインを増やすことなく、また容量素子の素子数を増やすことなく、アンテナ回路の容量値を調整できるようにして、回路構成の複雑化を解消した通信回路を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の通信回路は次のように構成される。【００１１】
（１）ベースバンド信号と高周波信号との間の変復調を行うＲＦＩＣ、通信データを含むデータを入出力して前記ＲＦＩＣを制御する制御ＩＣ、アンテナコイル、および前記アンテナコイルを含むアンテナ回路の共振周波数を変化させる可変容量素子を備え、
前記ＲＦＩＣのＩＯ端子、前記制御ＩＣのＩＯ端子および前記可変容量素子の制御端子は信号ラインで接続されていることを特徴とする。
【００１２】
この構成により、信号やデータを入出力する端子およびそれらを伝送するラインを増やすことなく、また容量素子の素子数を増やすことなく、可変容量素子の容量値を調整できるので、回路構成の複雑化が解消できる。【００１３】
（２）前記可変容量素子は制御電圧に応じて容量値が定まる容量素子と、前記制御端子に入力される電圧を分圧して前記制御電圧を発生する抵抗分圧回路とを備えることが好ましい。【００１４】
この構成により、容量素子の素子数を増やすことなく、アンテナ回路の容量値を調整できるようになり、回路構成の複雑化が解消できる。【００１５】
（３）前記抵抗分圧回路は前記制御端子のそれぞれに第１端が接続された複数の抵抗を備え、且つこれらの抵抗の第２端が共通接続されて前記制御電圧を出力する共通ラインを備え、前記複数の抵抗の抵抗値は、それらの抵抗値のうち最も低いものを基準として２の累乗の比率で定められていることが好ましい。【００１６】
この構成により、相対的に少ないライン数（ビット数）のデータ伝送ラインで、制御データの値と可変容量素子に対する制御電圧とを線形関係にでき、分解能一定で多段階の設定が容易となる。【００１７】
（４）前記信号ラインに接続され、且つ外部回路との間で信号の入出力を行う外部ＩＯ端子を備えていることが好ましい。【００１８】
この構成により、外部の回路からも可変容量素子の制御が可能となる。【００１９】
（５）前記可変容量素子および前記ＲＦＩＣは単一のモノリシックＩＣで一体に構成されたものであることが好ましい。【００２０】
この構成により、部品点数が削減され、データ伝送ラインの引き回しも非常に簡素になり、通信回路の小型軽量化が図れる。【００２１】
（６）前記ＲＦＩＣは、当該ＲＦＩＣの電源がオンした時に前記制御ＩＣのＩＯ端子から出力される信号を基に前記ＲＦＩＣの動作モードを切り替える動作モード切替手段を備えていることが好ましい。【００２２】
この構成により、制御ＩＣがＲＦＩＣを制御するために使用するＩＯポートと可変容量素子の容量値制御のための制御データの出力ポートとを兼用することになり、少ないＩＯポートを有効に利用できる。【００２３】
（７）前記ＲＦＩＣまたは前記制御ＩＣは電源オン時に前記可変容量素子の容量設定モードを判定する手段を備え、前記ＲＦＩＣおよび前記制御ＩＣのいずれも、前記信号ラインへ前記可変容量素子に対する制御データを出力する手段を備えていることが好ましい。
【００２４】
この構成により、ＲＦＩＣまたは制御ＩＣのどちらからでも可変容量素子へ制御データを与えることができ、高機能な通信回路となる。
【発明の効果】
【００２５】
本発明によれば、信号やデータを入出力する端子およびそれらを伝送するラインを増やすことなく、また容量素子の素子数を増やすことなく、アンテナ回路の容量値を調整できるようにして、回路構成の複雑化を解消した通信回路を構成できる。
【図面の簡単な説明】
【００２６】
【図１】図１は第１の実施形態の通信回路１０１の回路図である。
【図２】図２は、ＲＦＩＣ１１とアンテナコイル１３との間に構成される回路の詳細図である。
【図３】図３は、可変容量素子１４の概略構成を、それに接続される回路とともに表した図である。
【図４】図４は可変容量素子１４の内部の全体の回路図である。
【図５】図５は、図４に示したポートＰ２１〜Ｐ２５による５ビットの値と抵抗分圧比との関係を示す図である。
【図６】図６は第２の実施形態の通信回路１０２の回路図である。
【図７】図７は第２の実施形態の別の通信回路１０３の回路図である。
【図８】図８は第３の実施形態の通信回路が備えるＲＦＩＣの処理内容のフローチャートである。
【図９】図９（Ａ）はＲＦＩＣの処理内容を示すフローチャートである。図９（Ｂ）は制御ＩＣの処理内容を示すフローチャートである。
【図１０】図１０は特許文献２に示されている通信回路の回路図である。
【発明を実施するための形態】
【００２７】
《第１の実施形態》
図１は第１の実施形態の通信回路１０１の回路図である。この通信回路１０１は前記ＮＦＣモジュールの一例である。通信回路１０１は、ＲＦＩＣ１１、制御ＩＣ１２、アンテナコイル１３、および可変容量素子１４を備えている。ＲＦＩＣ１１はＧＰＩＯ（General Purpose Input/Output）のＩＯ端子１１Ｐを備えている。同様に、制御ＩＣ１２はＧＰＩＯのＩＯ端子１２Ｐを備えている。
【００２８】
ＲＦＩＣ１１はベースバンド信号と高周波信号との間の変復調を行う。制御ＩＣ１２はホストＩＣと言うことができる。この制御ＩＣは、ＲＦＩＣ１１を制御し、通信データを含むデータを入出力する。
【００２９】
可変容量素子１４は制御端子１４Ｐを備えている。この可変容量素子１４は制御電圧（バイアス電圧）に応じて容量値が定まる容量素子と、制御端子に入力される電圧を分圧して前記制御電圧を発生する抵抗分圧回路とを備えている。
【００３０】
ＲＦＩＣ１１の二つのＲＸ端子（受信信号端子）に可変容量素子１４およびアンテナコイル１３の並列回路が接続されている。
【００３１】
ＲＦＩＣ１１のＩＯ端子１１Ｐおよび制御ＩＣ１２のＩＯ端子１２Ｐは信号ライン１５Ａで接続され、可変容量素子１４の制御端子１４ＰおよびＲＦＩＣ１１のＩＯ端子１１Ｐは信号ライン１５Ｂで接続され、可変容量素子１４の制御端子１４Ｐおよび制御ＩＣ１２のＩＯ端子１２Ｐは信号ライン１５Ａ，１５Ｂで接続されている。図１に示す例では、制御端子１４Ｐは信号ライン１５Ａ，１５Ｂの５本ある信号ラインのすべてに接続されている。
【００３２】
また、ＲＦＩＣ１１と制御ＩＣ１２とはデータ伝送ライン１６を介して接続されている。制御ＩＣ１２およびＲＦＩＣ１１のデータ伝送ライン１６のポートには例えばUART（汎用非同期送受信回路）が構成されていて、データ伝送ライン１６を介してシリアル転送方式またはパラレル転送方式でデータを送受信する。
【００３３】
後に示すように、ＲＦＩＣ１１と制御ＩＣ１２とはデータ伝送ライン１６を介して通信信号の入出力を行い。制御ＩＣ１２は信号ライン１５Ａを介してＲＦＩＣ１１の各種設定などの制御を行う。また、ＲＦＩＣ１１または制御ＩＣ１２は信号ライン１５Ａ，１５Ｂを介して可変容量素子１４に対して制御データを与える。
【００３４】
可変容量素子１４はアンテナコイル１３とともにＬＣ並列共振回路であるアンテナ回路を構成し、アンテナ回路の共振周波数を所定周波数に定める。アンテナコイル１３は通信相手のアンテナと電磁界結合して近距離通信のための送受信を行う。
【００３５】
図２は、前記ＲＦＩＣ１１とアンテナコイル１３との間に構成される回路の詳細図である。この図２では、ＲＦＩＣ１１の二つのＴＸ端子（送信信号端子）に接続される回路も表している。図２においてキャパシタＣ２１，Ｃ２２はＲＦＩＣ１１とアンテナコイル１３との結合度調整用の素子である。また、インダクタＬ１１，Ｌ１２およびキャパシタＣ１１，Ｃ１２，Ｃ２０は送信フィルタを構成している。例えば通信回路がカードモードで動作する場合、ＲＦＩＣ１１はパッシブ動作するので、ＲＸ端子への入力信号から電源電圧を生成するとともに受信信号を読み取り、送信時にはＴＸ端子に接続されている回路（負荷）を負荷変調する。また、例えば通信回路がリーダライタモードで動作する場合には、ＲＦＩＣ１１はアクティブ動作するので、送信時にＲＸ端子を開放してＴＸ端子から送信信号を送信し、受信時にはＴＸ端子を開放してＲＸ端子から受信信号を入力する。このように、通信回路は動作モードに応じて、ＲＦＩＣ１１からアンテナコイル１３側を見たインピーダンスが変化する。後に示すように、動作モードに応じてアンテナ回路の共振周波数が最適となるように、（ＲＦＩＣ１１からアンテナコイル側を見たインピーダンスが整合するように、）可変容量素子１４が制御される。
【００３６】
なお、アンテナコイル１３の両端には、グランドとの間にそれぞれＥＳＤ保護素子１７Ａ，１７Ｂが接続されている。これらのＥＳＤ保護素子１７Ａ，１７Ｂはアンテナコイル１３から入る静電気放電サージをグランドへ逃がしてＲＦＩＣ１１へ過電圧が印加されるのを防止する。
【００３７】
図３は、前記可変容量素子１４の概略構成を、それに接続される回路とともに表した図である。図３に示すように、可変容量素子１４は制御電圧印加回路１４Ｒおよび可変容量部１４Ｃを備えている。可変容量部１４ＣはポートＰ１３−Ｐ１４間への印加電圧に応じてポートＰ１１−Ｐ１２間の容量値が定まる。制御電圧印加回路１４Ｒは、ＲＦＩＣ１１のＧＰＩＯポート（GPIO0〜GPIO4）に第１端が接続され、第２端が共通接続された抵抗素子Ｒ２１〜Ｒ２５で構成されている。この共通接続されたラインが可変容量部１４ＣのポートＰ１３に接続されている。
【００３８】
図４は前記可変容量素子１４の内部の全体の回路図である。制御電圧印加回路１４Ｒの構成は図３で既に示したとおりである。可変容量部１４Ｃは容量素子Ｃ１〜Ｃ６および抵抗素子Ｒ１１〜Ｒ１７で構成されている。制御電圧印加回路１４ＲのポートＰ２１〜Ｐ２５は、図３に示したとおりＲＦＩＣ１１のＩＯ端子１１Ｐに接続されている。ＲＦＩＣ１１はＧＰＩＯポートであるＩＯ端子１１Ｐを選択的にハイレベル（電源電圧）またはローレベル（グランド電圧）に設定する。したがって、ＲＦＩＣ１１の各ＩＯ端子のレベルに応じて、抵抗素子Ｒ２１〜Ｒ２５は抵抗分圧回路として作用し、その分圧比と電源電圧とに応じた制御電圧が可変容量部１４ＣのポートＰ１３に印加される。可変容量部１４ＣのポートＰ１４はグランドに接続されているので、可変容量部１４ＣのポートＰ１３−Ｐ１４間に前記制御電圧が印加されることになる。この分圧の作用については後に詳述する。
【００３９】
可変容量部１４Ｃにおいて、容量素子Ｃ１〜Ｃ６の両端には抵抗素子Ｒ１１〜Ｒ１７を介して制御電圧が印加される。抵抗素子Ｒ１１〜Ｒ１７の抵抗値は等しい。これらのＲＦ抵抗素子Ｒ１１〜Ｒ１７は、容量素子Ｃ１〜Ｃ６に制御電圧を印加するとともに、ポートＰ１１−Ｐ１２間に印加されるＲＦ信号がポートＰ１３，Ｐ１４へ漏れるのを抑制する。容量素子Ｃ１〜Ｃ６は対向する電極間に強誘電体膜が挟み込まれた強誘電体キャパシタである。強誘電体膜は印加される電界の強度に応じて分極量が変化して、見かけ上の誘電率が変化するので、制御電圧によって容量値を定められる。
【００４０】
図５は、図４に示したポートＰ２１〜Ｐ２５による５ビットの値と抵抗分圧比との関係を示す図である。図４に示した抵抗素子Ｒ２１〜Ｒ２５の抵抗値は、それらの抵抗値のうち最も低いものを基準として２の累乗の比率で定められている。例えば、抵抗素子Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４，Ｒ２５の抵抗値の比率は１：２：４：８：１６に定められている。例えばＲ２１が１０ｋΩであれば、Ｒ２２は２０ｋΩであり、Ｒ２５は１６０ｋΩである。
【００４１】
例えばポートＰ２１がハイレベルでポートＰ２２〜Ｐ２５すべてローレベルであれば、抵抗素子Ｒ２１が抵抗分圧回路の上アームを構成し、抵抗素子Ｒ２２〜Ｒ２５の並列回路が下アームを構成する。また、例えばポートＰ２１，Ｐ２２がハイレベルでポートＰ２３，Ｐ２４，Ｐ２５がローレベルであれば、抵抗素子Ｒ２１とＲ２２の並列回路が抵抗分圧回路の上アームを構成し、抵抗素子Ｒ２３〜Ｒ２５の並列回路が下アームを構成する。そして、抵抗素子Ｒ２１〜Ｒ２５の抵抗値は、それらの抵抗値のうち最も低いものを基準として２の累乗の比率で定められているので、前記抵抗分圧比は、ポートＰ２１〜Ｐ２５のハイレベルおよびローレベルの組み合わせに応じて２の５乗（＝３２）通りの値をとり得る。
【００４２】
図５の横軸はポートＰ２１〜Ｐ２５による５ビットの値と言い換えることができる。また、縦軸は電源電圧に対する電圧比と言い換えることができる。
【００４３】
《第２の実施形態》
図６は第２の実施形態の通信回路１０２の回路図である。この通信回路１０２は前記ＮＦＣモジュールの一例である。通信回路１０２は、ＲＦＩＣ１１１、制御ＩＣ１２、アンテナコイル１３、および可変容量素子１１４を備えている。この例では、ＲＦＩＣ１１１と可変容量素子１１４は単一のＲＦＩＣ（可変容量素子内蔵ＲＦＩＣ）１１０内に構成されている。この可変容量素子内蔵ＲＦＩＣ１１０はＳｉ基板上にＲＦＩＣ１１１の回路部および可変容量素子１１４の回路部が一連の半導体プロセスで形成されたモノリシックＩＣである。この構成により、部品点数が削減され、データ伝送ラインの引き回しも非常に簡素になり、通信回路の小型軽量化が図れる。
【００４４】
また、通信回路１０２は第１の実施形態で図１に示したものと異なり、ＧＰＩＯ端子１８を備えている。このＧＰＩＯ端子１８には信号ライン１５Ａ，１５Ｂが接続されている。したがって、外部の回路からも可変容量素子の制御が可能となる。このＧＰＩＯ端子１８には例えば制御ＩＣ１２またはＲＦＩＣ１１１との間でデータ入出力を行うＲＦＩＤ用のセキュアＩＣが接続される。また、制御ＩＣ１２が制御するＬＥＤなどのデバイスが接続される。
【００４５】
図７は第２の実施形態の別の通信回路１０３の回路図である。この例では、ＲＦＩＣ１１１と可変容量素子１１４が単一の可変容量素子内蔵ＲＦＩＣ１１０内に構成されていて、且つ可変容量素子１１４に対して直列に固定容量素子Ｃｐが接続されている。この固定容量素子Ｃｐは可変容量素子内蔵ＲＦＩＣ１１０の外部に接続されている。
【００４６】
このようにアンテナコイル１３に対して並列接続される容量の全体ではなく一部を可変容量素子としてもよい。また、このようにアンテナコイル１３に対して並列接続される容量の一部をＲＦＩＣ内に設け、その他をＩＣ外部に接続してもよい。なお、可変容量素子と固定容量素子は並列接続してもよい。複数の容量素子の合成容量がアンテナコイル１３に並列接続されるようにすることによって、制御電圧変化に対するアンテナ回路の共振周波数（ＲＦＩＣからみたインピーダンス）変化の特性を最適化できる。
【００４７】
《第３の実施形態》
第３の実施形態では、第１、第２の実施形態で示した通信回路において、ＲＦＩＣ（１１または１１１）の処理内容について示す。図８はその処理内容のフローチャートである。ＲＦＩＣは電源がオンされると、ＧＰＩＯポートの一つGPIO0の状態を読み取り、そのレベルに応じて処理内容を分ける。GPIO0がハイレベルであれば、制御ＩＣからデータ伝送ライン（図１中のデータ伝送ライン１６参照。）を介して通信プロトコルの設定のためのデータを受けて、その設定を行う（Ｓ１→Ｓ２）。その後、ＧＰＩＯポートを「出力ポート」に設定し、信号ラインを介して可変容量素子に対する制御データを出力する（Ｓ３）。これにより、可変容量素子の容量値はこの制御データに対応する値となる。例えば通信回路がカードモードで動作するのかリーダライタモードで動作するのかに応じて、可変容量素子の容量値が調整される。そして、高周波回路部の電源をオンし、一連の通信を行い、その後、高周波回路部の電源をオフする（Ｓ４→Ｓ５→Ｓ６）。
【００４８】
また、電源がオン時に読み取ったGPIO0の状態がローレベルであれば、制御ＩＣからデータ伝送ラインを介してファームウエアの書き込み用データを受け取って、自身（ＲＦＩＣ）のファームウエアを書き換える（Ｓ１→Ｓ７）。
【００４９】
この例のように、制御ＩＣがＲＦＩＣを制御するために使用するＩＯポートと可変容量素子の容量値制御のための制御データの出力ポートとを兼用することができ、少ないＩＯポートを有効に利用できる。
【００５０】
《第４の実施形態》
第４の実施形態では、第１、第２の実施形態で示した通信回路において、可変容量素子の制御について示す。
【００５１】
図９（Ａ）はＲＦＩＣの処理内容を示すフローチャートである。ＲＦＩＣは電源がオンされると、可変容量素子の制御を自身（ＲＦＩＣ）が行うのか否かを判定し、自身（ＲＦＩＣ）が行うように設定されていれば、ＧＰＩＯポートを「出力ポート」に設定し、信号ラインを介して可変容量素子に対する制御データを出力する（Ｓ１１→Ｓ１２）。そして、高周波回路部の電源をオンし、一連の通信を行い、その後、高周波回路部の電源をオフする（Ｓ１３→Ｓ１４→Ｓ１５）。可変容量素子の制御を自身（ＲＦＩＣ）が行う設定でなければ、そのまま通信を行う（Ｓ１１→Ｓ１３→Ｓ１４→Ｓ１５）。
【００５２】
図９（Ｂ）は制御ＩＣの処理内容を示すフローチャートである。制御ＩＣは電源がオンされると、可変容量素子の制御を自身（制御ＩＣ）が行うのか否かを判定し、自身（制御ＩＣ）が行うように設定されていれば、ＧＰＩＯポートを「出力ポート」に設定し、信号ラインを介して可変容量素子に対する制御データを出力する（Ｓ２１→Ｓ２２）。
【００５３】
ＲＦＩＣまたは制御ＩＣのいずれが可変容量素子の制御を行うのかは、ＲＦＩＣまたは制御ＩＣのファームウエアによって予め定められていてもよいし、モードに応じて適宜設定されるように構成してもよい。例えば、製造段階で制御ＩＣが可変容量素子の容量値のチューニング（製造ばらつきの吸収）を行い、アセンブリメーカーサイドでＲＦＩＣが使用状況に応じて可変容量素子の容量値の最適化を行うようにしてもよい。
【００５４】
このようにして、ＲＦＩＣまたは制御ＩＣのどちらからでも可変容量素子へ制御データを与えることができる。
【００５５】
《他の実施形態》
以上に示した実施形態では、ＲＦＩＣまたは制御ＩＣのいずれか一方が可変容量素子へ制御データを与える例を示したが、ＲＦＩＣおよび制御ＩＣの両方で可変容量素子へ制御データを与えるようにしてもよい。例えば、図１に示した制御ＩＣ１２のＧＰＩＯポートのうちGPIO3，GPIO4をハイインピーダンスにし、GPIO0〜GPIO2で可変容量素子１４に対する５ビットの制御データの下位３ビットを指定し、ＲＦＩＣ１１のＧＰＩＯポートのうちGPIO0〜GPIO2をハイインピーダンスにし、GPIO3，GPIO4で前記５ビットの制御データの上位２ビットを指定するようにしてもよい。このことで、ＲＦＩＣ１１が可変容量素子１４の容量値を粗調整し、制御ＩＣ１２が可変容量素子１４の容量値を微調整する、といった制御も可能となる。この上位下位の関係は逆であってもよい。
【００５６】
また、以上に示した実施形態では、可変容量素子の容量値を或る設定値にすることについて示したが、アンテナ回路の共振周波数を掃引するとともに、通信データの誤り率等を検知し、それを基に可変容量素子の容量値を自動的に最適化するように構成してもよい。
【符号の説明】
【００５７】
Ｃ１１，Ｃ１２，Ｃ２０…キャパシタ
Ｃ２１，Ｃ２２…キャパシタ
Ｃｐ…固定容量素子
Ｌ１１，Ｌ１２…インダクタ
Ｐ１１〜Ｐ１４…ポート
Ｐ２１〜Ｐ２５…ポート
Ｒ１１〜Ｒ１７…抵抗
Ｒ２１〜Ｒ２５…抵抗
１１…ＲＦＩＣ
１１Ｐ…ＩＯ端子
１２…制御ＩＣ
１２Ｐ…ＩＯ端子
１３…アンテナコイル
１４…可変容量素子
１４Ｃ…可変容量部
１４Ｐ…制御端子
１４Ｒ…制御電圧印加回路
１５Ａ，１５Ｂ…信号ライン
１６…データ伝送ライン
１７Ａ，１７Ｂ…ＥＳＤ保護素子
１８…ＧＰＩＯ端子
１０１〜１０３…通信回路
１１０…可変容量素子内蔵ＲＦＩＣ
１１１…ＲＦＩＣ
１１４…可変容量素子
【図１】
0005598612.tif 000002
【図２】
0005598612.tif 000003
【図３】
0005598612.tif 000004
【図４】
0005598612.tif 000005
【図５】
0005598612.tif 000006
【図６】
0005598612.tif 000007
【図７】
0005598612.tif 000008
【図８】
0005598612.tif 000009
【図９】
0005598612.tif 000010
【図１０】
0005598612.tif 000011