(57)【特許請求の範囲】
【請求項１】
所定のスイッチ信号に基づいて遊技者に有利な遊技状態を発生させるか否かを抽選決定して遊技動作を中心的に制御する主制御手段と、主制御手段が出力する制御コマンドに基づいて、表示装置における画像演出を実行する画像制御手段と、を有して構成された遊技機であって、
前記画像制御手段は、表示装置における画像演出を総括的に管理する汎用プロセッサと、汎用プロセッサからの指令に基づいて表示装置の描画動作を制御する表示制御プロセッサと、所定レベルの電源電圧を各々のタイミングで出力する複数の電源回路と、各電源回路の動作を制御する電源シーケンス回路と、を有して構成され、
表示制御プロセッサは、画像演出を構成する基本情報を不揮発的に記憶するＲＯＭをアクセスして、表示装置に表示すべき静止画と動画を含んだ描画情報をリアルタイムに構築し、静止画の画像情報や動画の画像情報をＲＡＭに一時的に記憶するよう構成され、
前記各電源回路は、他の回路基板から供給される複数レベルの直流電圧を全て受けることを条件に動作する電源シーケンス回路から出力される制御信号に基づいて、汎用プロセッサや表示制御プロセッサに対する電源電圧の給電を開始し、前記制御信号が途絶えると給電を停止するよう構成されていることを特徴とする遊技機。
【請求項２】
電源シーケンス回路は、設計値５Ｖの第１レベルの直流電圧と、第１レベルより高い第２レベルの直流電圧を受けるＡＮＤ回路の出力に基づいて動作を開始している請求項１に記載の遊技機。
【請求項３】
複数の電源回路が給電する電源電圧は、１．１Ｖ以上３．５Ｖ以下の電圧レベルである請求項１又は２に記載の遊技機。
【請求項４】
表示制御プロセッサは、汎用プロセッサと同期してリセット信号を受けるよう構成されている請求項１〜３の何れかに記載の遊技機。
【請求項５】
表示制御プロセッサとは別の回路素子として、外付けＲＡＭと外付けＲＯＭを設け、
電源シーケンス回路は、外付けＲＯＭへの給電が開始されている状態で、外付けＲＡＭへの給電を開始するよう構成されている請求項１〜４の何れかに記載の遊技機。
【請求項６】
汎用プロセッサと表示制御プロセッサとは、何れも、３．５以下の複数の電源電圧を受けて動作している請求項１〜５の何れかに記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技動作に起因する抽選処理によって大当り状態を発生させる遊技機に関し、特に、迫力ある各種の演出を安定して実行できる遊技機に関する。
【背景技術】
【０００２】
パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数の表示図柄による一連の図柄変動態様を表示する図柄表示部と、開閉板が開閉される大入賞口などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると入賞状態となり、遊技球が賞球として払出された後、図柄表示部では表示図柄が所定時間変動される。その後、７・７・７などの所定の態様で図柄が停止すると大当り状態となり、大入賞口が繰返し開放されて、遊技者に有利な遊技状態を発生させている。
【０００３】
このような遊技状態を発生させるか否かは、図柄始動口に遊技球が入賞したことを条件に実行される大当り抽選で決定されており、上記の図柄変動動作は、この抽選結果を踏まえたものとなっている。例えば、抽選結果が当選状態である場合には、リーチアクションなどと称される演出動作を２０秒前後実行し、その後、特別図柄を整列させている。一方、ハズレ状態の場合にも、同様のリーチアクションが実行されることがあり、この場合には、遊技者は、大当り状態になることを強く念じつつ演出動作の推移を注視することになる。そして、図柄変動動作の終了時に、停止ラインに所定図柄が揃えば、大当り状態であることが遊技者に保証されたことになる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記した演出動作は、液晶表示装置での画像演出が中心となるが、この画像演出に連動して、各種のランプを点滅させるランプ演出や、遊技者を盛り上げる音声を出力する音声演出や、可動物が移動する可動演出などが実行される。そして、これらの遊技演出を豊富化すればするほど、消費電力が増加傾向となるので、各演出動作について、可能な限り消費電力を抑制できる回路構成が必要となる。
【０００５】
特に、画像演出は、最も遊技者に着目されるので、画像の高画質化や、円滑かつ高速に移動可能な動画演出が望まれるが、適切な構成を採らないと、いたずらに消費電力が増加するだけでなく、円滑に制御動作を開始することもできない。
【０００６】
本発明は、上記の問題点に鑑みてなされたものであって、円滑かつ高速に移動可能な動画演出を含んだ画像演出を適切に実行できる遊技機を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するため、本発明は、所定のスイッチ信号に基づいて遊技者に有利な遊技状態を発生させるか否かを抽選決定して遊技動作を中心的に制御する主制御手段と、主制御手段が出力する制御コマンドに基づいて、表示装置における画像演出を実行する画像制御手段と、を有して構成された遊技機であって、前記画像制御手段は、表示装置における画像演出を総括的に管理する汎用プロセッサと、汎用プロセッサからの指令に基づいて表示装置の描画動作を制御する表示制御プロセッサと、所定レベルの電源電圧を各々のタイミングで出力する複数の電源回路と、各電源回路の動作を制御する電源シーケンス回路と、を有して構成され、表示制御プロセッサは、画像演出を構成する基本情報を不揮発的に記憶するＲＯＭをアクセスして、表示装置に表示すべき静止画と動画を含んだ描画情報をリアルタイムに構築し、静止画の画像情報や動画の画像情報をＲＡＭに一時的に記憶するよう構成され、前記各電源回路は、他の回路基板から供給される複数レベルの直流電圧を全て受けることを条件に動作する電源シーケンス回路から出力される制御信号に基づいて、汎用プロセッサや表示制御プロセッサに対する電源電圧の給電を開始し、前記制御信号が途絶えると給電を停止するよう構成されている。
【０００８】
本発明は、電源投入時の給電動作を制御する電源シーケンス回路を有して構成されているので、各部の電源電圧を限界まで抑制して低電力化を図っても、各電子素子の動作を正常に開始させることができ、円滑かつ高速に移動可能な動画演出を含んだ画像演出を適切に実行することができる。
【０００９】
本発明の表示制御プロセッサは、前記ＣＰＵと同期してリセット信号を受けるよう構成され、リセット信号に対応して、内蔵回路のリセット動作を開始するよう構成されているのが好ましい。このような構成を採ると、電源投入時に、表示制御プロセッサの初期処理を円滑化できるだけでなく、ＣＰＵの異常リセット時にも、画像制御動作を素早く初期化することができる。
【００１０】
電源シーケンス回路は、好ましくは、内蔵ＲＡＭへの給電を、内蔵されたデジタル回路への給電と共に、最初に開始するよう構成されている。これらの素子の電源電圧は、好ましくは、１．５Ｖ以下とされる。このような構成を採ると、電源電圧が低いことと相まって、表示制御プロセッサの初期動作を素早く完了させることができる。
【００１１】
電源シーケンス回路は、外付けＲＯＭへの給電が開始されている状態で、外付けＲＡＭへの給電を開始するよう構成されるのが好適であり、外付けＲＡＭは、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）で構成されるのが更に好ましい。このような構成を採ると、低い電源電圧で高速処理が可能となり、しかも、内蔵ＲＡＭではなく、外付けＲＡＭであるので、必要に応じてメモリ空間を広げることができ、画質を極限的に精密化することができる。
【００１２】
ＣＰＵを構成する汎用プロセッサ（実施例ではワンチップマイコン）の第１電源の電源電圧は、前記外付けＲＯＭの電源電圧と同一値であって、３．５Ｖ以下に設定されているのが好ましく、前記汎用プロセッサの第２電源の電源電圧は、画像演出を総括的に管理する制御プログラムを記憶するフラッシュメモリの電源電圧と同一値であって、１．５Ｖ以下に設定されているのが低電力化と、迅速円滑な初期動作の観点から好適である。
【００１３】
同様の意味において、汎用プロセッサの第１電源と、汎用プロセッサの第２電源と、フラッシュメモリの電源とは、電源シーケンス回路によってほぼ同一タイミングで機能を開始するよう構成されているのが好適であり、前記表示制御プロセッサの第１電源の電源電圧は、汎用プロセッサの第１電源の電源電圧と同一値であって、３．５Ｖ以下に設定されているのが好適である。また、前記表示制御プロセッサの第２電源の電源電圧は、外付けＲＡＭの第１電源の電源電圧と同一値であって、２Ｖ以下に設定されているのが好適である。
【発明の効果】
【００１４】
上記した通り、本発明の遊技機によれば、円滑かつ高速に移動可能な動画演出を含んだ画像演出を適切に実行できる遊技機を実現することができる。
【図面の簡単な説明】
【００１５】
【図１】実施例に示すパチンコ機の斜視図である。
【図２】図１のパチンコ機の遊技盤を図示した正面図である。
【図３】図１のパチンコ機の全体構成を示すブロック図である。
【図４】演出制御部の回路構成を例示するブロック図である。
【図５】デジタルアンプの内部構成を例示するブロック図である。
【図６】モータ／ランプ駆動基板の内部構成を例示するブロック図である。
【図７】画像制御部の回路構成を例示するブロック図である。
【図８】電源シーケンス回路の内部構成と動作を説明する図面である。
【図９】ＶＤＰの内部構成を例示するブロック図である。
【図１０】ＶＤＰとメイン表示装置との接続関係を説明する図面である。
【図１１】ＶＤＰとサブ表示装置との接続関係を説明する図面である。
【図１２】本発明の変形例を説明する図面である。
【図１３】本発明の別の変形例を説明する図面である。
【発明を実施するための形態】
【００１６】
以下、実施例に基づいて本発明を詳細に説明する。図１は、本実施例のパチンコ機ＧＭを示す斜視図である。このパチンコ機ＧＭは、島構造体に着脱可能に装着される矩形枠状の木製外枠１と、外枠１に固着されたヒンジ２を介して開閉可能に枢着される前枠３とで構成されている。この前枠３には、遊技盤５が、裏側からではなく、表側から着脱自在に装着され、その前側には、ガラス扉６と前面板７とが夫々開閉自在に枢着されている。
【００１７】
ガラス扉６の外周には、ＬＥＤランプなどによる電飾ランプが、略Ｃ字状に配置されている。一方、ガラス扉６の上部左右位置と下側には、全３個のスピーカが配置されている。上部に配置された２個のスピーカは、各々、左右チャネルＲ，Ｌの音声を出力し、下側のスピーカは重低音を出力するよう構成されている。
【００１８】
前面板７には、発射用の遊技球を貯留する上皿８が装着され、前枠３の下部には、上皿８から溢れ出し又は抜き取った遊技球を貯留する下皿９と、発射ハンドル１０とが設けられている。発射ハンドル１０は発射モータと連動しており、発射ハンドル１０の回動角度に応じて動作する打撃槌によって遊技球が発射される。
【００１９】
上皿８の外周面には、チャンスボタン１１が設けられている。このチャンスボタン１１は、遊技者の左手で操作できる位置に設けられており、遊技者は、発射ハンドル１０から右手を離すことなくチャンスボタン１１を操作できる。このチャンスボタン１１は、通常時には機能していないが、ゲーム状態がボタンチャンス状態となると内蔵ランプが点灯されて操作可能となる。なお、ボタンチャンス状態は、必要に応じて設けられるゲーム状態である。
【００２０】
上皿８の右部には、カード式球貸し機に対する球貸し操作用の操作パネル１２が設けられ、カード残額を３桁の数字で表示する度数表示部と、所定金額分の遊技球の球貸しを指示する球貸しスイッチと、ゲーム終了時にカードの返却を指令する返却スイッチとが設けられている。
【００２１】
図２に示すように、遊技盤５の表面には、金属製の外レールと内レールとからなるガイドレール１３が環状に設けられ、その略中央には、中央開口ＨＯが設けられている。そして、中央開口ＨＯの下方には、不図示の可動演出体が隠蔽状態で収納されており、可動予告演出時には、その可動演出体が上昇して露出状態となることで、所定の信頼度の予告演出を実現している。ここで、予告演出とは、遊技者に有利な大当り状態が招来することを不確定に報知する演出であり、予告演出の信頼度とは、大当り状態が招来する確率を意味している。
【００２２】
中央開口ＨＯには、大型の液晶カラーディスプレイ（ＬＣＤ）で構成されたメイン表示装置ＤＳ１が配置され、メイン表示装置ＤＳ１の右側には、小型の液晶カラーディスプレイで構成された可動式のサブ表示装置ＤＳ２が配置されている。
【００２３】
メイン表示装置ＤＳ１は、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この表示装置ＤＳ１は、中央部に特別図柄表示部Ｄａ〜Ｄｃと右上部に普通図柄表示部１９とを有している。そして、特別図柄表示部Ｄａ〜Ｄｃでは、大当り状態の招来を期待させるリーチ演出が実行されることがあり、特別図柄表示部Ｄａ〜Ｄｃ及びその周りでは、適宜な予告演出などが実行される。
【００２４】
サブ表示装置ＤＳ２は、通常時には、その表示画面が遊技者に見やすい角度に傾斜した静止状態で画像情報を表示している。但し、所定の予告演出時には、遊技者に見やすい角度に傾斜角度を変えながら、図示の左側に移動する共に、所定の予告画像を表示するようになっている。
【００２５】
すなわち、実施例のサブ表示装置ＤＳ２は、単なる表示装置ではなく、予告演出を実行する可動演出体としても機能している。ここで、サブ表示装置ＤＳ２による予告演出は、その信頼度が高く設定されており、遊技者は、大きな期待感をもってサブ表示装置ＤＳ２の移動動作に注目することになる。
【００２６】
遊技球が落下移動する遊技領域には、第１図柄始動口１５ａ、第２図柄始動口１５ｂ、第１大入賞口１６ａ、第２大入賞口１６ｂ、普通入賞口１７、及び、ゲート１８が配設されている。これらの入賞口１５〜１８は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。
【００２７】
第１図柄始動口１５ａの上部には、導入口ＩＮから進入した遊技球がシーソー状又はルーレット状に移動した後に、第１図柄始動口１５に入賞可能に構成された演出ステージ１４が配置されている。そして、第１図柄始動口１５に遊技球が入賞すると、特別図柄表示部Ｄａ〜Ｄｃの変動動作が開始されるよう構成されている。
【００２８】
第２図柄始動口１５ｂは、左右一対の開閉爪を備えた電動式チューリップで開閉されるように構成され、普通図柄表示部１９の変動後の停止図柄が当り図柄を表示した場合には、所定時間だけ、若しくは、所定個数の遊技球を検出するまで、開閉爪が開放されるようになっている。
【００２９】
なお、普通図柄表示部１９は、普通図柄を表示するものであり、ゲート１８を通過した遊技球が検出されると、普通図柄が所定時間だけ変動し、遊技球のゲート１８の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止する。
【００３０】
第１大入賞口１６ａは、前後方向に進退するスライド盤を有して構成され、第２大入賞口１６ｂは、下端が軸支されて前方に開放する開閉板を有して構成されている。第１大入賞口１６ａや第２大入賞口１６ｂの動作は、特に限定されないが、この実施例では、第１大入賞口１６ａは、第１図柄始動口１５ａに対応し、第２大入賞口１６ｂは、第１図柄始動口１５ｂに対応するよう構成されている。
【００３１】
すなわち、第１図柄始動口１５ａに遊技球が入賞すると、特別図柄表示部Ｄａ〜Ｄｃの変動動作が開始され、その後、所定の大当り図柄が特別図柄表示部Ｄａ〜Ｄｃに整列すると、第１大当りたる特別遊技が開始され、第１大入賞口１６ａのスライド盤が、前方に開放されて遊技球の入賞が容易化される。
【００３２】
一方、第２図柄始動口１５ｂへの遊技球の入賞によって開始された変動動作の結果、所定の大当り図柄が特別図柄表示部Ｄａ〜Ｄｃに整列すると、第２大当りたる特別遊技が開始され、第２大入賞口１６ｂの開閉板が開放されて遊技球の入賞が容易化される。なお、特別遊技（大当り状態）の遊技価値は、整列する大当り図柄などに対応して種々相違するが、何れの遊技価値が付与されるかは、遊技球の入賞タイミングに応じた抽選結果に基づいて予め決定される。
【００３３】
典型的な大当り状態では、大入賞口１６の開閉板が開放された後、所定時間が経過し、又は所定数（例えば１０個）の遊技球が入賞すると開閉板が閉じる。このような動作は、最大で例えば１５回まで継続され、遊技者に有利な状態に制御される。なお、特別図柄表示部Ｄａ〜Ｄｃの変動後の停止図柄が特別図柄のうちの特定図柄であった場合には、特別遊技の終了後のゲームが高確率状態（確変状態）となるという特典が付与される。
【００３４】
図３は、上記した各動作を実現するパチンコ機ＧＭの全体回路構成を示すブロック図であり、図４はその一部を詳細に図示したものである。図３に示す通り、このパチンコ機ＧＭは、ＡＣ２４Ｖを受けて各種の直流電圧や、電源異常信号ＡＢＮ１、ＡＢＮ２やシステムリセット信号（電源リセット信号）ＳＹＳなどを出力する電源基板２０と、遊技制御動作を中心統括的に担う主制御基板２１と、主制御基板２１から受けた制御コマンドＣＭＤに基づいてランプ演出及び音声演出を実行する演出制御基板２２と、演出制御基板２２から受けた制御コマンドＣＭＤ’に基づいて表示装置ＤＳ１，ＤＳ２を駆動する画像制御基板２３と、主制御基板２１から受けた制御コマンドＣＭＤ”に基づいて払出モータＭを制御して遊技球を払い出す払出制御基板２４と、遊技者の操作に応答して遊技球を発射させる発射制御基板２５と、を中心に構成されている。
【００３５】
但し、この実施例では、主制御基板２１が出力する制御コマンドＣＭＤは、コマンド中継基板２６と演出インタフェイス基板２７を経由して、演出制御基板２２に伝送される。また、演出制御基板２２が出力する制御コマンドＣＭＤ’は、演出インタフェイス基板２７と画像インタフェイス基板２８を経由して、画像制御基板２３に伝送され、主制御基板２１が出力する制御コマンドＣＭＤ”は、主基板中継基板３２を経由して、払出制御基板２４に伝送される。制御コマンドＣＭＤ，ＣＭＤ’，ＣＭＤ”は、何れも１６ビット長であるが、主制御基板２１や払出制御基板２４が関係する制御コマンドは、８ビット長毎に２回に分けてパラレル送信されている。一方、演出制御基板２２から画像制御基板２３に伝送される制御コマンドＣＭＤ’は、１６ビット長をまとめてパラレル伝送されている。そのため、可動予告演出を含む予告演出を、多様化して多数の制御コマンドを連続的に送受信するような場合でも、迅速にその処理を終えることができ、他の制御動作に支障を与えない。
【００３６】
ところで、本実施例では、演出インタフェイス基板２７と演出制御基板２２とは、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されて二枚の回路基板が積層されている。同様に、画像インタフェイス基板２８と画像制御基板２３についても、配線ケーブルを経由することなく、雄型コネクタと雌型コネクタとを直結されて二枚の回路基板が積層されている。そのため、各電子回路の回路構成を複雑高度化しても基板全体の収納空間を最小化できると共に、接続ラインを最短化することで耐ノイズ性を高めることができる。
【００３７】
これら主制御基板２１、演出制御基板２２、画像制御基板２３、及び払出制御基板２４には、ワンチップマイコンを備えるコンピュータ回路がそれぞれ搭載されている。そこで、これらの制御基板２１〜２４とインタフェイス基板２７〜２８に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部２１、演出制御部２２’、画像制御部２３’、及び払出制御部２４と言うことがある。すなわち、この実施例では、演出制御基板２２と演出インタフェイス基板２７とで演出制御部２２’を構成し、画像制御基板２３と画像インタフェイス基板２８とで画像制御部２３’を構成している。なお、演出制御部２２’、画像制御部２３’、及び払出制御部２４の全部又は一部がサブ制御部である。
【００３８】
また、このパチンコ機ＧＭは、図３の破線で囲む枠側部材ＧＭ１と、遊技盤５の背面に固定された盤側部材ＧＭ２とに大別されている。枠側部材ＧＭ１には、ガラス扉６や前面板７が枢着された前枠３と、その外側の木製外枠１とが含まれており、機種の変更に拘わらず、長期間にわたって遊技ホールに固定的に設置される。一方、盤側部材ＧＭ２は、機種変更に対応して交換され、新たな盤側部材ＧＭ２が、元の盤側部材の代わりに枠側部材ＧＭ１に取り付けられる。なお、枠側部材１を除く全てが、盤側部材ＧＭ２である。
【００３９】
図３の破線枠に示す通り、枠側部材ＧＭ１には、電源基板２０と、払出制御基板２４と、発射制御基板２５と、枠中継基板３５とが含まれており、これらの回路基板が、前枠３の適所に各々固定されている。一方、遊技盤５の背面には、主制御基板２１、演出制御基板２２、画像制御基板２３が、表示装置ＤＳ１，ＤＳ２やその他の回路基板と共に固定されている。そして、枠側部材ＧＭ１と盤側部材ＧＭ２とは、一箇所に集中配置された接続コネクタＣ１〜Ｃ４によって電気的に接続されている。
【００４０】
電源基板２０は、接続コネクタＣ２を通して、主基板中継基板３２に接続され、接続コネクタＣ３を通して、電源中継基板３３に接続されている。電源基板２０には、交流電源の投入と遮断とを監視する電源監視部ＭＮＴが設けられている。電源監視部ＭＮＴは、交流電源が投入されたことを検知すると、所定時間だけシステムリセット信号ＳＹＳをＬレベルに維持した後に、これをＨレベルに遷移させる。
【００４１】
また、電源監視部ＭＮＴは、交流電源の遮断を検知すると、電源異常信号ＡＢＮ１，ＡＢＮ２を、直ちにＬレベルに遷移させる。なお、電源異常信号ＡＢＮ１，ＡＢＮ２は、電源投入後に速やかにＨレベルとなる。
【００４２】
ところで、本実施例のシステムリセット信号は、交流電源に基づく直流電源によって生成されている。そのため、交流電源の投入（通常は電源スイッチのＯＮ）を検知してＨレベルに増加した後は、直流電源電圧が異常レベルまで低下しない限り、Ｈレベルを維持する。したがって、直流電源電圧が維持された状態で、交流電源が瞬停状態となっても、システムリセット信号ＳＹＳがＣＰＵをリセットすることはない。なお、電源異常信号ＡＢＮ１，ＡＢＮ２は、交流電源の瞬停状態でも出力される。
【００４３】
主基板中継基板３２は、電源基板２０から出力される電源異常信号ＡＢＮ１、バックアップ電源ＢＡＫ、及びＤＣ５Ｖ，ＤＣ１２Ｖ，ＤＣ３２Ｖを、そのまま主制御部２１に出力している。一方、電源中継基板３３は、電源基板２０から受けたシステムリセット信号ＳＹＳや、交流及び直流の電源電圧を、そのまま演出インタフェイス基板２７に出力している。演出インタフェイス基板２７は、受けたシステムリセット信号ＳＹＳを、そのまま演出制御部２２’と画像制御部２３’に出力している。
【００４４】
一方、払出制御基板２４は、中継基板を介することなく、電源基板２０に直結されており、主制御部２１が受けると同様の電源異常信号ＡＢＮ２や、バックアップ電源ＢＡＫを、その他の電源電圧と共に直接的に受けている。
【００４５】
電源基板２０が出力するシステムリセット信号ＳＹＳは、電源基板２０に交流電源２４Ｖが投入されたことを示す電源リセット信号であり、この電源リセット信号によって演出制御部２２’と画像制御部２３’のワンチップマイコンは、その他のＩＣ素子と共に電源リセットされるようになっている。
【００４６】
但し、このシステムリセット信号ＳＹＳは、主制御部２１と払出制御部２４には、供給されておらず、各々の回路基板２１，２４のリセット回路ＲＳＴにおいて電源リセット信号（ＣＰＵリセット信号）が生成されている。そのため、例えば、接続コネクタＣ２がガタついたり、或いは、配線ケーブルにノイズが重畳しても、主制御部２１や払出制御部２４のＣＰＵが異常リセットされるおそれはない。演出制御部２２’と画像制御部２３’は、主制御部２１からの制御コマンドに基づいて、従属的に演出動作を実行することから、回路構成の複雑化を回避するために、電源基板２０から出力されるシステムリセット信号ＳＹＳを利用している。
【００４７】
ところで、主制御部２１や払出制御部２４に設けられたリセット回路ＲＳＴは、各々ウォッチドッグタイマを内蔵しており、各制御部２１，２４のＣＰＵから、定時的なクリアパルスを受けない限り、各ＣＰＵは強制的にリセットされる。
【００４８】
また、この実施例では、ＲＡＭクリア信号ＣＬＲは、主制御部２１で生成されて主制御部２１と払出制御部２４のワンチップマイコンに伝送されている。ここで、ＲＡＭクリア信号ＣＬＲは、各制御部２１，２４のワンチップマイコンの内蔵ＲＡＭの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチＳＷのＯＮ／ＯＦＦ状態に対応した値を有している。
【００４９】
主制御部２１及び払出制御部２４は、電源基板２０から電源異常信号ＡＢＮ１，ＡＢＮ２を受けることによって、停電や営業終了に先立って、必要な終了処理を開始するようになっている。また、バックアップ電源ＢＡＫは、営業終了や停電により交流電源２４Ｖが遮断された後も、主制御部２１と払出制御部２４のワンチップマイコンの内蔵ＲＡＭのデータを保持するＤＣ５Ｖの直流電源である。したがって、主制御部２１と払出制御部２４は、電源遮断前の遊技動作を電源投入後に再開できることになる（電源バックアップ機能）。このパチンコ機では少なくとも数日は、各ワンチップマイコンのＲＡＭの記憶内容が保持されるよう設計されている。
【００５０】
図３に示す通り、主制御部２１は、主基板中継基板３２を経由して、払出制御部２４に制御コマンドＣＭＤ”を送信する一方、払出制御部２４からは、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステイタス信号ＣＯＮや、動作開始信号ＢＧＮを受信している。ステイタス信号ＣＯＮには、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。動作開始信号ＢＧＮは、電源投入後、払出制御部２４の初期動作が完了したことを主制御部２１に通知する信号である。
【００５１】
また、主制御部２１は、遊技盤中継基板３１を経由して、遊技盤５の各遊技部品に接続されている。そして、遊技盤上の各入賞口１６〜１８に内蔵された検出スイッチのスイッチ信号を受ける一方、電動式チューリップなどのソレノイド類を駆動している。ソレノイド類や検出スイッチは、主制御部２１から配電された電源電圧ＶＢ（１２Ｖ）で動作するよう構成されている。また、図柄始動口１５への入賞状態などを示す各スイッチ信号は、電源電圧ＶＢ（１２Ｖ）と電源電圧Ｖｃｃ（５Ｖ）とで動作するインタフェイスＩＣで、ＴＴＬレベル又はＣＭＯＳレベルのスイッチ信号に変換された上で、主制御部２１に伝送される。
【００５２】
先に説明した通り、演出制御基板２２と演出インタフェイス基板２７とはコネクタ連結によって一体化されており、演出制御部２２’は、電源中継基板３３を経由して、電源基板２０から各レベルの直流電圧（５Ｖ，１２Ｖ，３２Ｖ）と、システムリセット信号ＳＹＳを受けている（図３及び図４参照）。また、演出制御部２２’は、コマンド中継基板２６を経由して、主制御部２１から制御コマンドＣＭＤとストローブ信号ＳＴＢとを受けている（図３及び図４参照）。
【００５３】
そして、演出制御部２２’は、ランプ駆動基板２９にランプ駆動信号を出力することで多数のＬＥＤランプや電飾ランプで構成されたランプ群を駆動している。また、モータ／ランプ駆動基板３０に、ランプ駆動信号及びモータ駆動信号を出力することで、ランプ群を駆動すると共に、複数のステッピングモータで構成された演出モータ群Ｍ１〜Ｍｎを駆動している。なお、ランプ駆動信号とモータ駆動信号は、何れもシリアル信号であり、演出内容を豊富化するべくランプ個数や演出モータ個数を如何に増やしても、配線ケーブルが増加することがなく、機器構成が簡素化される。
【００５４】
ランプ群は、ほぼ定常的にランプ演出を実現する一方、演出モータ群は、突然動作を開始して、可動演出体による可動予告演出を実現している。前記した通り、可動演出体には、サブ表示装置ＤＳ２が含まれる。
【００５５】
また、演出制御部２２’は、画像制御部２３’に対して、制御コマンドＣＭＤ’及びストローブ信号ＳＴＢ’と、電源基板２０から受けたシステムリセット信号ＳＹＳと、２種類の直流電圧（１２Ｖ，５Ｖ）とを出力している（図３及び図４参照）。
【００５６】
そして、画像制御部２３’では、制御コマンドＣＭＤ’に基づいてメイン表示装置ＤＳ１を駆動して各種の画像演出を実行している。図４に示す通り、メイン表示装置ＤＳ１は、ＬＥＤバックライトによって発光しており、画像インタフェイス基板２８から５対のＬＶＤＳ（低電圧差動伝送Low voltage differential signaling）信号と、バックライト電源電圧（１２Ｖ）とを受けて駆動されている。メイン表示装置ＤＳ１のバックライト光は、ＰＷＭ制御による輝度が制御可能に構成されている。
【００５７】
また、画像制御部２３’は、制御コマンドＣＭＤ’に基づく予告演出として、サブ表示装置ＤＳ２において適宜な予告演出を実行している。サブ表示装置ＤＳ２も、バックライト光によって発光しており、そのＯＮ／ＯＦＦ状態が制御可能に構成されている。
【００５８】
サブ表示装置ＤＳ２は、画像インタフェイス基板２８からバックライト電源電圧（５Ｖ）と、Ｖ−ｂｙ−Ｏｎｅ（登録商標）信号とを受ける中継基板３６によって駆動されており、予告演出時には、演出制御部２２’に制御される演出モータＭｉが同期して駆動されて可動演出が実行される。なお、ＬＶＤＳ信号とＶ−ｂｙ−Ｏｎｅ信号については図７〜図１１に関して後で詳述する。
【００５９】
続いて、図４に基づいて、上記した演出制御部２２’と画像制御部２３’の構成を更に詳細に説明する。図４に示す通り、演出インタフェイス基板２７は、電源中継基板３３を経由して、電源基板２０から３種類の直流電圧（５Ｖ，１２Ｖ，３２Ｖ）を受けている。ここで、直流電圧５Ｖは、デジタル論理回路の電源電圧として、演出インタフェイス基板２７、ランプ駆動基板２９、モータ／ランプ駆動基板３０、画像インタフェイス基板２８、及び画像制御基板２３に配電されて各デジタル回路を動作させている。
【００６０】
但し、演出制御基板２２には、直流電圧５Ｖが配電されておらず、１２ＶからＤＣ／ＤＣコンバータで降圧された直流電圧３．３Ｖと、３．３ＶからＤＣ／ＤＣコンバータで更に降圧された直流電圧１．８Ｖだけが、演出インタフェイス基板２７から演出制御基板２２に配電されている。
【００６１】
このように、本実施例の演出制御基板２２は、全ての回路が、電源電圧３．３Ｖ又はそれ以下の電源電圧で駆動されているので、電源電圧を５Ｖで動作する場合と比較して大幅に低電力化することができ、仮に、演出制御基板２２の直上に演出インタフェイス基板２７を配置して積層しても放熱上の問題が生じない。但し、実施例では、演出  また、演出インタフェイス基板２７が、電源基板２０から受けた直流電圧１２Ｖは、そのままデジタルアンプ４６の電源電圧として使用されると共に、モータ／ランプ駆動基板３０とランプ駆動基板２９に配電されて各ランプ群の電源電圧となる。一方、電源基板２０から受けた直流電圧３２Ｖは、演出インタフェイス基板のＤＣ／ＤＣコンバータにおいて直流電圧１３Ｖに降圧されて、モータ／ランプ駆動基板３０に配電されている。
【００６２】
図４に示すように、演出制御部２２’は、音声演出・ランプ演出・演出可動体による予告演出・データ転送などの処理を実行するワンチップマイコン４０と、ワンチップマイコン４０の制御プログラムなどを記憶するフラッシュメモリ（flash memory）４１と、ワンチップマイコン４０からの指示に基づいて音声信号を再生して出力する音声合成回路４２と、再生される音声信号の元データである圧縮音声データを記憶する音声用メモリ４３とを備えて構成されている。
【００６３】
ここで、ワンチップマイコン４０、フラッシュメモリ４１、及び音声用メモリ４３は、電源電圧３．３Ｖで動作しており、また、音声合成回路４２は、電源電圧３．３Ｖ及び電源電圧１．８Ｖで動作しており大幅な省電力化が実現されている。ここで、１．８Ｖは、音声合成回路のコンピュータ・コア部の電源電圧であり、３．３Ｖは、Ｉ／Ｏ部の電源電圧である。
【００６４】
ワンチップマイコン４０には、複数のパラレル入出力ポートＰＩＯが内蔵されている。そして、第１入力ポートＰＯ１には、主制御部２１からの制御コマンドＣＭＤ及びストローブ信号ＳＴＢが入力され、第２入力ポートＰＯ２からは、制御コマンドＣＭＤ’及びストローブ信号ＳＴＢ’が出力されるよう構成されている。
【００６５】
具体的には、第１入力ポートＰＯ１には、主制御基板２１から出力された制御コマンドＣＭＤとストローブ信号（割込み信号）ＳＴＢとが、演出インタフェイス基板２７のバッファ４４において、電源電圧３．３Ｖに対応する論理レベルに変換されて８ビット単位で供給される。割込み信号ＳＴＢは、ワンチップマイコンの割込み端子に供給され、受信割込み処理によって、演出制御部２２’は、制御コマンドＣＭＤを取得するよう構成されている。
【００６６】
演出制御部２２’が取得する制御コマンドＣＭＤには、（１）異常報知その他の報知用制御コマンドなどの他に、（２）図柄始動口への入賞に起因する各種演出動作の概要特定する制御コマンド（変動パターンコマンド）や、図柄種別を指定する制御コマンド（図柄指定コマンド）が含まれている。ここで、変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当たり抽選における当否結果とが含まれている。
【００６７】
また、図柄指定コマンドには、大当たり抽選の結果に応じて、大当たりの場合には、大当たり種別に関する情報（１５Ｒ確変、２Ｒ確変、１５Ｒ通常、２Ｒ通常など）を特定する情報が含まれ、ハズレの場合には、ハズレを特定する情報が含まれている。変動パターンコマンドで特定される演出動作の概要には、演出開始から演出終了までの演出総時間と、大当り抽選における当否結果とが含まれている。なお、これらに加えて、リーチ演出や予告演出の有無などを含めて変動パターンコマンドで特定しても良いが、この場合でも、演出内容の具体的な内容は特定されていない。
【００６８】
そのため、演出制御部２２’では、変動パターンコマンドを取得すると、これに続いて演出抽選を行い、取得した変動パターンコマンドで特定される演出概要を更に具体化している。例えば、リーチ演出や予告演出について、その具体的な内容が決定される。そして、決定された具体的な遊技内容にしたがい、ＬＥＤ群などの点滅によるランプ演出や、スピーカによる音声演出の準備動作を行うと共に、画像制御部２３’に対して、ランプやスピーカによる演出動作に同期した画像演出に関する制御コマンドＣＭＤ’を出力する。
【００６９】
このような演出動作に同期した画像演出を実現するため、演出制御部２２’は、第２入力ポートＰＯ２を通して、画像制御部２３’に対するストローブ信号（割込み信号）ＳＴＢ’と共に、１６ビット長の制御コマンドＣＭＤ’を演出インタフェイス基板２７に向けて出力している。なお、演出制御部２２’は、図柄指定コマンドや、表示装置ＤＳ１に関連する報知用制御コマンドや、その他の制御コマンドを受信した場合は、その制御コマンドを、１６ビット長に纏めた状態で、割込み信号ＳＴＢ’と共に演出インタフェイス基板２７に向けて出力している。
【００７０】
上記した演出制御基板２２の構成に対応して、演出インタフェイス基板２７には出力バッファ４５が設けられており、１６ビット長の制御コマンドＣＭＤ’と１ビット長の割込み信号ＳＴＢ’を画像インタフェイス基板２８に出力している。そして、これらのデータＣＭＤ’，ＳＴＢ’は、画像インタフェイス基板２８を経由して、画像制御基板２３に伝送される。
【００７１】
また、演出インタフェイス基板２７には、音声合成回路４２から出力される音声信号を受けるデジタルアンプ４６が配置されている。先に説明した通り、音声合成回路４２は、３．３Ｖと１．８Ｖの電源電圧で動作しており、また、デジタルアンプ４６は、電源電圧１２ＶでＤ級増幅動作しており、消費電力を抑制しつつ大音量の音声演出を可能にしている。
【００７２】
そして、デジタルアンプ４６の出力によって、遊技機上部の左右スピーカと、遊技機下部のスピーカとを駆動している。そのため、音声合成回路４２は、３チャネルの音声信号を生成する必要があり、これをパラレル伝送すると、音声合成回路４２とデジタルアンプ４６との配線が複雑化する。
【００７３】
そこで、本実施例では、音質の劣化を防止すると共に、配線の複雑化を回避するため、音声合成回路４２とデジタルアンプ４６との間は、４本の信号線で接続されており、具体的には、転送クロック信号ＳＣＬＫと、チャネル制御信号ＬＲＣＬＫと、２ビット長のシリアル信号ＳＤＡＴＡ１，ＳＤＡＴＡ２との合計４ビットの信号線に抑制されている。なお、何れの信号も、その振幅レベルは３．３Ｖである。
【００７４】
ここで、ＳＤＡＴＡ１は、遊技機上部に配置された左右スピーカのステレオ信号Ｒ，Ｌを特定するＰＣＭデータについてのシリアル信号であり、ＳＤＡＴＡ２は、遊技機下部に配置された重低音スピーカのモノラル信号を特定するＰＣＭデータについてのシリアル信号である。そして、音声合成回路３４２は、チャネル制御信号ＬＲＣＬＫをＬレベルに維持した状態で、左チャネルの音声信号Ｌを伝送し、チャネル制御信号ＬＲＣＬＫをＨレベルに維持した状態で、右チャネルの音声信号Ｒを伝送する。なお、重低音スピーカは本実施例では１個であるので、モノラル音声信号が伝送されているが、ステレオ音声信号として伝送できるのは勿論である。
【００７５】
何れにしても本実施例では、４種類の音声信号を４本のケーブルで伝送可能であるので、最小のケーブル本数によってノイズによる音声劣化のない信号伝達が可能となる。すなわち、シリアル伝送であるのでパラレル伝送より圧倒的にケーブル本数が少な。なお、アナログ伝送を採る場合には、ケーブル本数は同数であるが、３．３Ｖ振幅のアナログ信号に、少なからずノイズが重畳して、音質が大幅に劣化する。一方、振幅レベルを上げると、電源配線が複雑化する上に消費電力が増加する。
【００７６】
このようなシリアル信号ＳＤＡＴＡ１，ＳＤＡＴＡ２は、クロック信号ＳＣＬＫの立上りエッジに同期して、デジタルアンプ４６に取得される。そして、デジタルアンプ４６内部で、所定ビット長毎にパラレル変換され、ＤＡ変換後にＤ級増幅されて各スピーカに供給されている。
【００７７】
デジタルアンプ４６の内部構成は適宜であるが、図５は、デジタルアンプとしてＹＤＡ１７１（ＹＡＭＡＨＡ）を使用した場合の内部構成図を示している。このような内部構成に限定されないが、何れにしても、本実施例では、音声合成回路４２とデジタルアンプ４６とをシリアル回線で接続するので、ＰＣＭデータ（音声データ）のビット長を如何に増やして高音質化を実現しても配線ケーブルその他を変更する必要がなく、回路構成の簡素化を維持することができる。
【００７８】
また、演出インタフェイス基板２７には、ワンチップマイコン４０から出力されるシリアルデータを出力するバッファ回路４７，４８が設けられている。ここで、出力バッファ４７は、ワンチップマイコン４０から伝送されたランプ駆動信号（シリアル信号）を、ランプ駆動基板２９に配置されたシフトレジスタ回路に転送している。そして、ランプ駆動基板２９のシフトレジスタ回路（不図示）では、ランプ駆動信号をパラレル信号に変換してＬＥＤランプ群を駆動している。
【００７９】
もう一方のバッファ回路４８は、入出力バッファとして機能しており、ワンチップマイコン４０から伝送されたシリアル信号をモータ／ランプ駆動基板３０に、そのまま転送する一方、一群の演出モータＭ１〜Ｍｎの原点位置を示す原点センサ信号（シリアル信号）をワンチップマイコン４０に転送している。
【００８０】
本実施例の場合、ワンチップマイコン４０からバッファ回路４８に伝送されたシリアル信号は、ランプ群を点灯させるためのランプ駆動信号（シリアル信号）と、演出モータを回転させるためのモータ駆動信号（シリアル信号）とが連続するよう構成されている。そして、モータ／ランプ駆動基板３０では、これら一連のシリアル信号を１６ビット長毎に分断すると共に、各１６ビット長をパラレル信号に変換して、ランプ演出と可動予告演出を実行している。具体的には、制御コマンドＣＭＤに対応して抽選決定された演出動作として、一連のランプ演出を実行すると共に、モータ駆動信号を受信した場合には、演出モータＭ１〜Ｍｎを回転させて適宜な可動予告演出を実行している。
【００８１】
図６（ａ）は、モータ／ランプ駆動基板３０の回路構成を、具体的に示すブロック図である。図示の通り、モータ／ランプ駆動基板３０は、演出モータＭ１〜Ｍｎの原点センサ信号をシリアル変換するＰＳ変換部５０と、ＰＳ変換部５１への制御信号をワンチップマイコン４０から受ける入力バッファ５１と、直流電圧１３Ｖを１２Ｖに降圧する降圧部５２と、ランプ駆動信号やモータ駆動信号をワンチップマイコン４０から受ける入力バッファ５３と、ランプ群や演出モータ群を駆動制御する駆動制御部５４，５５と、各演出モータの駆動電流を受けるシンクドライバ５６とを有して構成されている。
【００８２】
なお、ＰＳ変換部５０、入力バッファ５１，５３、駆動制御部５４、及び、シンクドライバ５６は、直流電圧５Ｖを電源電圧として動作している。
【００８３】
原点センサ信号は、演出モータＭ１〜Ｍｎが原点に位置するか否かを検出する原点センサの出力であり、各原点センサは、直流電圧１２Ｖ又は５Ｖを電源電圧としている。これら各１ビットで全ｎビットの原点センサ信号は、ワンチップマイコン４０が出力する保持信号ＬＯＡＤに同期して、ＰＳ変換部５１に取得され、ＰＳ変換部５１は、ワンチップマイコン４０から受ける転送クロックＣＫに同期して、原点センサ信号をシリアル信号に変換してワンチップマイコン４０に伝送している。
【００８４】
このように、本実施例では、各演出モータＭ１〜Ｍｎが原点に位置しているか否かを、ワンチップマイコン４０が適宜に把握できるよう構成されている。なお、各原点センサの電源電圧として、電磁ノイズが重畳する可能性のある電源ライン（１３Ｖ）とは別系統の直流電圧（１２Ｖ，５Ｖ）を使用することで誤判定の可能性を大幅に低減させている。
【００８５】
次に、降圧部５２は、その入力側１３Ｖが各ランプの駆動電源として使用され、出力側１２Ｖが演出モータＭ１〜Ｍｎの駆動電源として使用され、電源ラインが互いに分離されている。また、先に説明した通り、入力バッファ５３や、駆動制御部５４，５５は、直流電圧１３Ｖとは全く別系統に生成された直流電圧５Ｖを電源電圧としている。
【００８６】
そのため、大型の演出モータ群Ｍ１〜Ｍｎが突発的に動作を開始しても、各ランプのランプ駆動信号に電源ノイズなどの影響が及ぶ可能性が極めて低い。同様に、各ランプを高輝度で激しく点滅させても、各演出モータＭ１〜Ｍｎのモータ駆動信号に電源ノイズなどの影響が及ぶ可能性の極めて低い。
【００８７】
ところで、演出モータ用の駆動制御部５４と、ランプ用の駆動制御部５５は、何れも同一構成であり、ワンチップマイコン４０から、動作制御信号ＥＮと、シリアル信号ＤＡＴＡと、転送クロック信号ＣＫとを共通に受けて動作している。なお、シリアル信号ＤＡＴＡには、ランプ駆動信号とモータ駆動信号とが含まれている。
【００８８】
この駆動制御部５４，５５は、例えば、５ビット長のアドレス端子（Ａ０−Ａ４）を有して、適宜にアドレスが付番可能に構成されている。この実施例では、５ビット長のアドレス端子（Ａ０−Ａ４）は、ハードウェア構成として、予めＨレベル又はＬレベルに固定的に付番されている。
【００８９】
また駆動制御部５４，５５は、内部の多数の制御レジスタＲ１〜Ｒｍを有して構成され、各制御レジスタＲ１〜Ｒｍに制御データＤｉ（８ビット長）を設定する（書込む）ことで、１６ビット長の出力端子の各出力が適宜に制御されるようになっている。
【００９０】
制御レジスタＲ１〜Ｒｍのレジスタ番号は８ビット長である。また、５ビット長のアドレス端子（Ａ０−Ａ４）は、この実施例では、予め、Ｈ／Ｌレベルに設定されており、各素子５４，５５のアドレスＡＤＲｉは固定値となる。
【００９１】
各制御レジスタＲ１〜Ｒｍに制御データＤｉを設定することで実現される動作内容としては、各出力端子のＯＮ／ＯＦＦ状態だけでなく、ＯＮ／ＯＦＦ状態に至るまでのフェード動作（fade in/out）の有無、ＯＮ状態の出力端子のＰＷＭ制御におけるｄｕｔｙ比（０〜９９．６％）などが可能である。そのため、輝度制御時やfade in/out演出時に、ワンチップマイコン４０は、ランプ駆動信号（シリアルデータ）を、わざわざＰＷＭ制御用に変更する必要がなく、単に、該当レジスタＲｉの制御データを設定変更するだけでよいので、制御負担が大幅に軽減される。
【００９２】
もっとも、ランプ駆動信号をＰＷＭ制御することで、固定的なフェード動作とは異なるfade in/out演出時を実施できるのは勿論であり、要するに、本実施例によれば、多様なランプ演出が可能となる。このような多様なランプ演出を実行すると、駆動制御部５５の出力信号に、かなりの高周波ノイズが重畳することが懸念されるが、その影響が演出モータＭ１〜Ｍｎに及びにくいことは前記した通りである。
【００９３】
ところで、図６（ｂ）は、ワンチップマイコン４０と、複数の駆動制御部５４，５５・・・５５との間の通信プロトコルを示すタイムチャートである。図示の通り、ワンチップマイコン４０は、先ず、動作制御信号ＥＮをＯＮ状態（Ｈレベル）に設定した状態で、（１）制御データＤｉを書込むべき駆動制御部５４〜５５のアドレス番号ＡＤＲｉ（８ビット長）、（２）その駆動制御部における制御データＤｉを書込むべき制御レジスタＲ１〜Ｒｍの番号（８ビット長）、（３）その制御レジスタＲｉに書込むべき制御データＤｉ（８ビット長の設定値）を、転送クロック信号ＣＫに同期させてシリアル信号として出力する。
【００９４】
なお、一連の制御レジスタＲ１〜Ｒｍについて、その先頭レジスタ番号Ｒｉを指定すれば、その後に連続する制御データ（設定値）Ｄ１，Ｄ２，Ｒ３・・・は、Ｒｉ，Ｒｉ＋１，Ｒｉ＋２・・・の制御データであると駆動制御部５４，５５に認識されて自動的に取得される。したがって、必ずしも、全ての制御レジスタＲｉに設定値を設定する必要は無く、例えば、一連Ｍ個の制御レジスタＲｉ〜Ｒｉ＋Ｍ−１への書込み処理であれば、制御データＭ個と、アドレスデータ２個とで、合計８×（Ｍ＋２）ビット長の出力処理で足りる。
【００９５】
そして、全てのデータの出力を終えると、ワンチップマイコン４０は、動作制御信号ＥＮをＯＮ状態からＯＦＦ状態に戻せばよく、この動作に対応して、アドレス番号ＡＤＲｉで特定された駆動制御部では、一連の制御レジスタＲｉ・・・Ｒｉ＋Ｍ−１に取得した制御データＤ１・・・に対応する動作を開始する。
【００９６】
演出モータＭ１〜Ｍｎは、可動予告演出として稼働されるので、通常は隠蔽状態で原点位置に待機している。したがって、駆動制御部５４は、ＯＦＦ状態の制御データを保持したままであり、通常は、ワンチップマイコン４０から、制御データの転送を受ける必要がない。しかし、この本実施例の制御駆動部は、アドレス番号ＡＤＲｉを特定して制御データＤｉを受けるので、繰り返しシリアル信号が転送されても、アドレス番号で指定されない駆動制御部５４には何の影響も与えない。
【００９７】
したがって、本発明の構成によれば、動的なランプ演出を継続的に繰り返すランプ制御用の駆動制御部５５・・５５と、稀にしか予告動作を開始しない可動予告演出用の駆動制御部５４とを同一構成とすることができる。しかも、ワンチップマイコン４０は、モータ駆動信号をランプ駆動信号に付加するか否かを判定する以外は、モータ駆動信号とランプ駆動信号とを同列に扱うことができるので、ワンチップマイコン４０の制御負担を軽減することができる。
【００９８】
また、ランプ制御用の駆動制御部５５・・５５の全部又は一部を、同一アドレス値に設定することで、多数のランプに関する点灯データ（制御データ）の転送処理を纏めることができ、演出制御部２２の制御負担が軽減される。例えば、遊技機の右側と左側のランプ群を、常に、同一態様で発光させる場合には、右側のランプ群を駆動する駆動制御部５５Ｒと、左側のランプ群を駆動する駆動制御部５５Ｌとを、同一アドレス値に設定するだけで、点灯データの転送処理を一回で終えることができる。
【００９９】
図７は、画像制御部２３’（画像インタフェイス基板２８と画像制御基板２３）について、その周りの基板も含めて詳細に図示した回路ブロック図である。先に説明した通り、画像制御部２３’は、演出制御部２２’から制御コマンドＣＭＤ’とストローブ信号ＳＴＢ’とシステムリセット信号ＳＹＳとを受けて動作している。また、演出制御部を経由して２種類の直流電圧５Ｖ，１２Ｖを受けている。
【０１００】
図示の通り、画像制御部２３’は、演出インタフェイス基板２７を経由して制御コマンドを受信して画像制御動作を実行するワンチップマイコン６０と、ワンチップマイコン６０の制御プログラムなどを記憶するフラッシュメモリ６１と、ワンチップマイコン６０の指示に基づき表示装置ＤＳ１，ＤＳ２を駆動するＶＤＰ（Video Display Processor）６２と、画像演出用の画像圧縮データを記憶するグラフィックＲＯＭ（ＣＧＲＯＭ）６３と、ＶＤＰ６２の作業領域（Video RAM）として機能するＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）６４と、ワンチップマイコン６０を強制リセットさせるウォッチドッグタイマＷＤＴなどを有して構成されている。
【０１０１】
図示の通り、ウォッチドッグタイマＷＤＴの出力は、システムリセット信号ＳＹＳと共にＯＲ回路の供給されており、ＯＲ回路への入力信号の何れかがアクティブレベルになると、ワンチップマイコン６０とＶＤＰ６２とが同期してリセットされるようになっている。したがって、ワンチップマイコン６０のプログラム暴走などに起因して制御動作が初期化されると、これに対応して、ＶＤＰ６２の動作を初期化されることになり、矛盾した不自然な画像演出が実行されることがない。
【０１０２】
また、本実施例では、消費電力を可能な限り抑制するべく、各素子の電源電圧を最小化しており、各素子の電源電圧は、（１）ワンチップマイコン６０が３．３Ｖと１．２５Ｖ、（２）フラッシュメモリ６１が１．２５Ｖ、（３）ＶＤＰ６２が３．３Ｖと１．８Ｖと１．１Ｖ、（４）ＣＧＲＯＭ６３が３．３Ｖ、（５）ＳＤＲＡＭ６４が１．８Ｖとなっている。
【０１０３】
このように本実施例では、省電力化のために多数の直流電圧が必要となり、しかも、複数の電源電圧を有する回路素子については、その供給タイミングを最適化する必要がある。一方、演出制御部２２’と画像制御部２３’との間の配線ケーブル数を抑制する趣旨から２種類の直流電圧しか配電されていない。
【０１０４】
そこで、制御端子を有する複数のＤＣ／ＤＣコンバータを配置すると共に、電源シーケンサ６５を設けることで、多数の直流電圧を最適なタイミングで各素子に供給している。図８は、電源シーケンサ６５の一例としてＬＭ３８８１（national semiconductor）の内部構成（ａ）と、電源シーケンサ６５を使用した場合にも実行される動作タイムチャート（ｂ）を図示したものである。
【０１０５】
図８（ａ）の電源シーケンサ６５の場合には、ＩＮＶ端子がＬレベルであると、Ｈレベルの動作開始指令ＥＮを受けて動作を開始し、ＴＡＤＪ端子に接続されるキャパシタンスで規定されるクロック信号Ｃｌｏｃｋの９周期後に第一制御信号ＰＣＮＴ１が立上り、クロック信号の８周期後に第二制御信号ＰＣＮＴ２が立上り、クロック信号の更に８周期後に第三制御信号ＰＣＮＴ３が立上がる。
【０１０６】
一方、動作開始指令ＥＮがＬレベルに遷移すると、クロック信号の９周期後に第三制御信号ＰＣＮＴ３が立下り、クロック信号の８周期後に第二制御信号ＰＣＮＴ２が立下り、クロック信号の更に８周期後に第三制御信号ＰＣＮＴ３が立下がる。
【０１０７】
本実施例では、図７に示す通り、動作開始指令ＥＮは、演出制御部２２’（演出インタフェイス基板２７）から供給される２種類の直流電圧のＡＮＤ論理出力となっている。そして、第一制御信号ＰＣＮＴ１は、１．１Ｖ生成用のＤＣ／ＤＣコンバータＶ１の動作イネーブル端子ＥＮに供給され、第二制御信号ＰＣＮＴ２は、３．３Ｖ生成用のＤＣ／ＤＣコンバータＶ２の動作イネーブル端子ＥＮに供給されている。
【０１０８】
また、第三制御信号ＰＣＮＴ３は、３．３ＶとのＡＮＤ論理出力に変換されて、１．８Ｖ生成用のＤＣ／ＤＣコンバータＶ３の動作イネーブル端子ＥＮに供給されている。上記した各ＤＣ／ＤＣコンバータは、動作イネーブル端子ＥＮがＨレベルとなることを条件に電圧変換動作を開始する。
【０１０９】
そのため、図８（ｂ）に示す通り、演出制御部２２’から配電される５Ｖに基づいてＤＣ／ＤＣコンバータＶ１が最初に機能して、直流電圧１．１Ｖが生成される。この直流電圧１．１Ｖは、ＶＤＰ６２に内蔵されたデジタル回路及び内蔵ＶＲＡＭ用の電源電圧であり、他の内蔵回路より先に動作を開始することで、電源投入後のＶＤＰ６２の正常な動作開始シーケンスが担保される。
【０１１０】
上記の動作の後に、第二制御信号ＰＣＮＴ２がＨレベルになるので、演出制御部２２’から配電される１２Ｖを受けるＤＣ／ＤＣコンバータＶ２が機能して直流電圧３．３Ｖが生成される。直流電圧３．３Ｖは、１．２５Ｖ用のＤＣ／ＤＣコンバータＶ４に供給されているが、このコンバータＶ４には、動作イネーブル端子が存在しないので、直ちに、動作を開始して、直流電圧１．２５Ｖが生成される。
【０１１１】
これら第二制御信号ＰＣＮＴ２に制御されて生成される２種類の直流電圧３．３Ｖ，１．２５Ｖは、ワンチップマイコン６０、フラッシュメモリ６１、及びＣＧＲＯＭ６３に、ほぼ同タイミングで供給されるので、前記の各回路素子は、電源投入後に遅滞なく動作開始の準備が完了することになる。なお、このタイミングでは、システムリセット信号ＳＹＳがＬレベルであり、このレベルがしばらく維持された後に、Ｈレベルに変化するよう電源基板の電源回路が動作しているので、ワンチップマイコン６０は、正しく電源リセットされることになる。
【０１１２】
最後に第三制御信号ＰＣＮＴ３がＨレベルに変化すると、第三制御信号ＰＣＮＴ３と３．３ＶのＡＮＤ論理出力が、ＤＣ／ＤＣコンバータＶ３に供給されて直流電圧１．８Ｖが生成される。この直流電圧１．８Ｖは、ＶＤＰ６２と、ＤＤＲＳＲＡＭ６４と、ＤＤＲＳＲＡＭ用の電源回路６８とに、ほぼ同タイミングで供給されるので、ＤＤＲＳＲＡＭ６４と、ＶＤＰ６２内部のＤＤＲＳＲＡＭインタフェイス回路が同期して動作可能状態となる。したがって、システムリセット信号ＳＹＳがＨレベルに変化すると、ＶＤＰ６２は、円滑に初期設定動作を開始することができる。
【０１１３】
図９は、ＶＤＰ６２の内部構成と、ＳＤＲＡ６４、ＣＧＲＯＭ６３、及びワンチップマイコンとの接続関係を示すブロック図である。ＶＤＰ６２は、ワンチップマイコン６０からの指示に基づき、メイン表示装置ＤＳ１で実行される一連の変動演出用の画像データ群と、サブ表示装置ＤＳ２で実行される予告演出用の画像データ群とを別々に生成して出力する。変動演出用の画像データ群は、ディスプレイコントローラ７８ａによって最終生成されてＬＶＤＳ_Ｉ／Ｆ部７５に出力され、予告演出用の画像データ群は、ディスプレイコントローラ７８ｂによって最終生成されてＤＲＧＢ_Ｉ／Ｆ部７６に出力されるよう構成されている。
【０１１４】
ここで、変動演出用の画像データ群と予告演出用の画像データ群は、何れも、連続的に変化する動画データと、連続的には移動しない静止画データとを組合せて構成している。また、変動演出用の画像データ群を構成するＲＧＢ画素は、各々８ビット長（２５６階調）であって、メイン表示装置ＤＳ１での高画質の画像演出を実現している。一方、サブ表示装置ＤＳ２では専ら予告演出が実行されるので、通信データ量を抑制して制御負担やケーブル配線などの省スペース化を図るべく、ＲＧＢ画素を各々６ビット長（６４階調）としている。
【０１１５】
図示の通り、ワンチップマイコン６０とＶＤＰ６２は、ＣＰＵ_Ｉ／Ｆ部を経由して接続されており、コマンドメモリ７０には、一連の画像演出を特定する多数のコマンドリストが予め格納されている。コマンドリストは、変動演出用と予告演出用に区別されると共に、各々、多種類のリストが用意して演出バリエーションの豊富化を図っている。
【０１１６】
そして、ワンチップマイコン６０は、必要時にシステム制御レジスタ７１をアクセスして、実行を開始すべき一連の画像演出を特定する所定のコマンドリストの開始アドレスを設定する。すると、コマンドパーサ（構文解析器）７２は、システム制御レジスタ７１で指定されるコマンドリストを解析して、解析結果に対応する内部コードを、動画デコーダ７３や静止画デコーダ７４などの内部モジュールに渡す。すると、各内部モジュールが動作を開始して、ＶＲＡＭ（Video RAM）エリアに必要な画像データを確保すると共に、フレーム画像データを、所定時間毎にＬＶＤＳ_ＩＦ部（ＬＶＤＳ送信部）７５やＤＲＧＢ_ＩＦ部７６に出力する。ＬＶＤＳ_ＩＦ部７５は、フレーム画像データをＬＶＤＳ信号に変換して出力する部分であり、ＤＲＧＢ_ＩＦ部７６は、デジタルＲＧＢ信号を水平／垂直同期信号などの制御信号と共に出力する部分である。なお、ＤＲＧＢ_ＩＦ部７６は、デジタルＲＧＢ信号を各８ビット長で出力するが、本実施例では、通信データ量を抑制するべく、下位２ビットを除いた６ビット長のデジタルＲＧＢ信号だけを伝送している。したがって、ＶＤＰ６２の内部動作としては、敢えて６ビット長のデジタルＲＧＢ信号を生成する必要なく、制御負担が増加することはない。
【０１１７】
ところで、本実施例では、ＶＤＰ６２による一連の描画動作を高速且つ円滑化するため、ＣＧＲＯＭ６３には、高速に変化する一連の動画を特定する動画圧縮データと、静止画像を特定する静止圧縮データと、が区別して記憶している。そして、ＣＧＲＯＭ６３から、ＲＯＭ_Ｉ／Ｆ部やＣＧメモリコントローラを経由して読み出された静止圧縮データは、静止画デコーダ７４において伸張されて内蔵ＶＲＡＭ７７に一時記憶されるようになっている。一方、ＣＧＲＯＭ６３から読み出された動画圧縮データは、動画デコーダ７３において伸張されてＳＤＲＡＭ６４に一時記憶されるよう構成されている。
【０１１８】
すなわち、本実施例では、外付けのＳＤＲＡＭ６４をＶＲＡＭとして使用するので、内蔵ＲＡＭを使用する場合のようにメモリ容量に制限がなく、したがって、例えば、変動演出と予告演出の２系統について、一連の動画圧縮データを連続的にデコードして、ＳＤＲＡＭに先行して確保することもでき、画像処理を高速に実現することができる。また、本実施例のＲＡＭ６３は、特に、ＤＤＲＳ２ＤＲＡＭ（Double-Data-Rate2 SDRAM)で構成されており、ＳＤＲＡＭより高速のデータ転送を実現しており、共通しない２系統の画像データを高速に生成することができる。
【０１１９】
このようにしてＶＲＡＭエリア６４，７７に確保された画像データは、ディスプレイコントローラ７８ａ，７８ｂに読み出されて、ガンマ補正などの後にＬＶＤＳ／ＩＦ部７５やＤＲＧＢ／ＩＦ部７６から出力される。
【０１２０】
図１０は、上記した内部構成のＶＤＰ６２と、メイン表示装置ＤＳ１との接続関係について、図７や図９の該当部分（ＬＶＤＳ送信部７５）をより詳細に図示したものである。図示の通り、本実施例のメイン表示装置ＤＳ１は、ＶＤＰ６２のＬＶＤＳ送信部（ＬＶＤＳ_Ｉ／Ｆ）７５に対応するＬＶＤＳ受信部（ＬＶＤＳ_Ｉ／Ｆ）８１を内蔵して構成されている。
【０１２１】
図１０（ａ）に示す通り、ＬＶＤＳ_Ｉ／Ｆ部（ＬＶＤＳ送信部）７５は、ＲＧＢデータ２４ビットを含んだパラレルデータを、ＬＶＤＳ（low voltage differential signaling）信号に変換する部分である。ＬＶＤＳとは、ＲＧＢデータなどを低ノイズ、低電力で高速伝送するための低電圧差動伝送方式を意味し、本実施例では、一対の信号伝送ライン（１本のツイストペア線）に数ｍＡの程度の低レベルの信号電流を送信側から供給する一方、この信号電流を受信側に設けた１００Ω程度の終端抵抗で受ける構成を採っている。したがって、電圧振幅は、数１００ｍＶ程度の低レベルであるが、論理レベル（Ｈ／Ｌ）に対応して電流方向を代えることで確実な信号伝送を実現している。
【０１２２】
そして、この実施例では、図１０（ａ）に示す通り、全２４ビット長のＲＧＢ信号（各８ビット長）と、水平／垂直同期信号とを含んだ合計２８ビット長のパラレルデータ（ＴＡ０〜ＴＡ６，ＴＢ０〜ＴＢ６，ＴＣ０〜ＴＣ６，ＴＤ０〜ＴＤ６）を、ＬＶＤＳ送信部７５において、４対の差動信号に変換している。そして、これに、一対の転送クロックの差動信号を加えて、５本のツイストペア線でメイン表示装置ＤＳ１に伝送している。
【０１２３】
なお、図７や図１０（ａ）では、これら４対の差動信号を、メイン表示装置ＤＳ１の立場から評価して、（ＲＸＩＮ０＋，ＲＸＩＮ０−）、（ＲＸＩＮ１＋，ＲＸＩＮ１−）、（ＲＸＩＮ２＋，ＲＸＩＮ２−）、（ＲＸＩＮ３＋，ＲＸＩＮ３＋）、（ＲＸＣＬＫ＋，ＲＸＣＬＫ−）と記載している。
【０１２４】
図１０（ｂ）に示すように、転送クロックＲＸＣＬＫの一周期の間に、ツイストペア線（ＲＸＩＮ０＋，ＲＸＩＮ０−）では、Ｇ０→Ｒ５→Ｒ４→Ｒ３→Ｒ２→Ｒ１→Ｒ０をシリアル転送し、ツイストペア線（ＲＸＩＮ１＋，ＲＸＩＮ１−）では、Ｂ１→Ｂ０→Ｇ５→Ｇ４→Ｇ３→Ｇ２→Ｇ１をシリアル転送し、ツイストペア線（ＲＸＩＮ２＋，ＲＸＩＮ２−）では、ＤＥ→（ＶＳ）→（ＨＳ）→Ｂ５→Ｂ４→Ｂ３→Ｂ２をシリアル転送し、ツイストペア線（ＲＸＩＮ３＋，ＲＸＩＮ３−）では、ＮＡ→Ｂ７→Ｂ６→Ｇ７→Ｇ６→Ｒ７→Ｒ６をシリアル転送している。
【０１２５】
ここで、Ｒ０〜Ｒ７は、赤色画素の輝度を示す８ビット長データ、Ｇ０〜Ｇ７は、緑色画素の輝度を示す８ビット長データ、Ｂ０〜Ｂ７は、青色画素の輝度を示す８ビット長データである。また、（ＶＳ）や（ＨＳ）は、垂直同期タイミング、水平同期タイミングであることを示し、ＤＥは、DATA ENABLEを意味している。なお、ＮＡは未使用である。
【０１２６】
上記した４対の差動信号を受けるメイン表示装置ＤＳ１には、ＶＤＰ６２のＬＶＤＳ送信部７５に対応するＬＶＤＳ受信部８１が設けられている。そして、一連のシリアルデータがパラレル変換されて、４組のパラレルデータＲＡ０〜ＲＡ６，ＲＢ０〜ＲＢ６，ＲＣ０〜ＲＣ６，ＲＤ０〜ＲＤ６となる。図１０（ｂ）に示すシリアルデータ列から明らか通り、パラレルデータＲＡ０〜ＲＡ６は、具体的には、Ｒ０〜Ｒ５と、Ｇ０の７ビットであり、その他のパラレルデータも、図１０（ｂ）に示すシリアルデータに対応したものである。
【０１２７】
そして、メイン表示装置は、これらから抽出されるＲＧＢ階調データに基づいて画面表示を実現する。このように本実施例では、画素データが、ＲＧＢ各８ビット（２５６階調）であってフルカラーの画像演出を実現することができる。
【０１２８】
しかも、ＶＤＰ６２とメイン表示装置ＤＳ１との信号伝送にＬＶＤＳ信号を使用するので、電圧振幅が低レベルで足り（数１００ｍＶ）、その分だけデジタル信号の立上り時間や立下り時間が短いので、高速通信を実現することができ、高速度に推移する画像演出を滑らかに実現することができる。しかも、コモンモードノイズの影響を受けないので、不自然な画素が生じることもない。
【０１２９】
また、ケーブル本数が少ないので、省スペース化や低コスト化が実現され、低レベルの電圧によって信号伝送ができるので省電力化を図ることができる。そのため、これらの利点を活用して、より多くの可動演出体を配置して遊技演出を豊富化することができる。因みに、本実施例では、余裕のできたスペースとコストと電力消費を活用して、サブ表示装置を含む多数の可動演出体を搭載し、ＬＥＤランプの個数も大幅に増加させている。
【０１３０】
なお、ツイストペア線（ＲＸＩＮ３＋，ＲＸＩＮ３−）では、ＮＡ→Ｂ７→Ｂ６→Ｇ７→Ｇ６→Ｒ７→Ｒ６をシリアル転送する構成を採っているので、ツイストペア線（ＲＸＩＮ３＋，ＲＸＩＮ３−）を使用しないか、或いは、ツイストペア線（ＲＸＩＮ３＋，ＲＸＩＮ３−）でＮＵＬＬデータをシリアル転送することで、ＲＧＢ各々６ビットの６４階調に抑制することも容易である。
【０１３１】
ところで、図７に示す通り、メイン表示装置ＤＳ１には、上記したＬＶＤＳ信号とは別に、画像インタフェイス基板２８から、２種類の直流電圧（１２Ｖ，３．３Ｖ）とＰＷＭ制御信号ＶＢＲとが伝送されている。
【０１３２】
ここで、直流電圧３．３Ｖは、ＬＶＤＳ受信部８１を含む表示装置ＤＳ１の電子回路の電源電圧であり、低い電源電圧によって低電力化を図っている。一方、直流電圧１２Ｖは、ＬＥＤランプで構成された液晶バックライト部ＢＬの電源電圧である。本実施例では、複数個が直列接続されたＬＥＤランプによってバックライト部ＢＬを構成し、冷陰極管を使用しないので、回路構成の簡素化と低電力化と高性能化を実現することができる。
【０１３３】
すなわち、冷陰極管を使用するには、直流３２Ｖ程度の高電圧を、周波数３０ｋＨｚ〜４５ｋＨｚ程度で１０００Ｖ程度の交流電圧に変換するインバータ回路が必要であり、設置スペースが大きく、消費電力が高い上に（数Ｗ程度）、ノイズ源となっていたが、本実施例では、これらの問題が全て解消される。
【０１３４】
すなわち、本実施例のバックライト部ＢＬは、１２Ｖの直流駆動であるのでノイズ源とならず、また、インバータ回路も不要であり、消費電力も半分以下に低減される。
【０１３５】
また、本実施例の表示装置ＤＳ１には、１２Ｖの直流電圧を受けて複数のＬＥＤランプに４０〜６５ｍＡ程度の駆動電流を供給する駆動回路が内蔵されている。この駆動回路は、ＰＷＭ制御信号ＶＢＲによって、ＬＥＤランプの調光を制御可能に構成されており、例えば、遊技客が着席していない遊技機については、バックライトを消灯させることもでき、この意味でも省電力化が実現される。
【０１３６】
なお、実施例のＰＷＭ制御信号ＶＢＲは、３．３Ｖレベルの電圧振幅を有し、デューティ比を０〜１００％の範囲で任意に設定できるよう構成されている。そして、通電状態のＬＥＤに、規定電流（４０〜６５ｍＡ）を流した状態で、デューティ比を適宜に変化させることで、バックライトの輝度を所望レベルに変更することができる。
【０１３７】
図１１は、ＶＤＰ６２と、サブ表示装置ＤＳ２との接続関係について、図７や図９の該当部分（７６，６６、８０）をより詳細に図示したものである。具体的には、ＶＤＰ６２のＤＲＧＢ_Ｉ／Ｆ部７６の他に、画像インタフェイス基板２８に配置されたＶ−ｂｙ−Ｏｎｅ方式の送信部６６と、中継基板３６に配置されたＶ−ｂｙ−Ｏｎｅ方式の受信部８０とが記載されている。特に限定されるものではないが、この実施例では、送信部６６として、ＴＨＣＶ２１３を使用し、受信部８０としてＴＨＣＶ２１４を使用している。
【０１３８】
図１１に示す通り、ＶＤＰ６２のＤＲＧＢ_Ｉ／Ｆ部７６は、１８ビット長のデジタルＲＧＢデータＤ１７〜Ｄ０と、水平／垂直同期信号などの３ビット長の制御信号ＳＹＣと、イネーブル信号ＤＥとを出力するよう構成されている。ここで、イネーブル信号ＤＥは、これがＨレベルであると、デジタルＲＧＢデータＤ１７〜Ｄ０が出力中であることを示し、イネーブル信号ＤＥがＬレベルであると、制御信号ＳＹＣが出力中であることを示している。
【０１３９】
ところで、本実施例では、ＲＧＢデータを、各８ビット構成とするのではなく、敢えて、各６ビット長（６４階調）とするのは、伝送データ量を抑制して伝送速度を高めると共に、ＶＤＰ６２と送信部６６との配線などの機器構成や、制御動作の簡易化を図ったためである。本実施例では、サブ表示装置ＤＳ２を使用して可動演出や予告演出を実行するので、階調レベルを落としても問題がなく、上記の構成を採ることで、他の遊技部材を豊富化することができる。
【０１４０】
図１１には、送信部６６（ＴＨＣＶ２１３）と、受信部８０（ＴＨＣＶ２１４）の内部構成と、両素子の接続関係が示されている。図示の通り、送信部６６と受信部８０とは、１対のツイストペア線（ＴＸＯＵＴ＋，ＴＸＯＵＴ−）だけ画素データの伝送を実現しており、転送クロックを伝送していない。そのため、ケーブル配線数やコネクタ端子数を低減化することができ、コスト低減と省スペース化を実現できる。また、転送クロックの伝送に伴う高周波ノイズが発生しない利点もある。
【０１４１】
また、この実施例では、受信部８０のＬＯＣＫＮ出力を、送信部６６のＩＮＩＴ端子に入力を採ることでハンドシェイク（handshake）機能を自動的に実現している。すなわち、データ伝送中で無い状態では、ＬＯＣＫＮ出力がＬレベルとなって、送信部６６に所定個数のシリアルデータを送信すべきことを通知し、これに対応して、送信部６６は伝送処理を実行する。
【０１４２】
伝送処理は、ＶＤＰ６２から受けたＲＧＢデータＤ１７〜Ｄ０や制御信号ＳＹＣをシリアル変換し、これにイネーブル信号ＤＥを付加してツイストペア線（ＴＸＯＵＴ＋，ＴＸＯＵＴ−）にシリアル出力することで実現される。そして、このシリアル信号を受けた受信部８０では、ＲＧＢデータＤ１７〜Ｄ０や制御信号ＳＹＣをパラレル変換し、イネーブル信号ＤＥと共に、サブ表示装置ＤＳ２に出力して適宜な画像演出を実行する。
【０１４３】
本実施例では、６４階調のＲＧＢデータ（各８ビット）を伝送すれば足りるので、それほどの高速伝送が必要でなく、上記したハンドシェイク動作によって安定したシリアル通信を実現することができる。したがって、予告演出において、キャラクタが不自然に変形したり、サブ表示装置ＤＳ２の表示画面にノイズが表示されるなどのおそれがない。また、受信部８０は、クロック・データ・リカバリ（ＣＤＲ）機能を有しており、具体的には、転送されるシリアルデータのエッジを検出することで、転送クロックを使用することなく、各シリアルデータを正確に取得しているので、この意味でも安定したシリアル通信が実現される。
【０１４４】
ところで、図１１に示すとおり、画像インタフェイス基板２８は中継基板３６に対して二種類の直流電圧５Ｖ，３．３Ｖを出力している。そして、直流電圧３．３Ｖは、受信部８０やサブ表示装置ＤＳ２の論理回路の電源電圧として使用される。一方、直流電圧５Ｖは、中継基板３６に配置されたＬＥＤドライバを経由して、サブ表示装置ＤＳ２のＬＥＤバックライトＢＬを発光させている。
【０１４５】
ＬＥＤドライバは、直流電圧５Ｖを２５〜３５Ｖ程度に昇圧して、ＬＥＤランプ群に供給している。そして、バックライトＢＬは、直列接続された１０個程度のＬＥＤランプによって構成されており、各ＬＥＤランプは、１５〜２５ｍＡ程度の駆動電流によって発光している。但し、必ずしも、ＬＥＤランプを直列接続する必要はなく、全てのＬＥＤランプを並列接続する構成、或いは、ＬＥＤランプの直列接続と並列接続とを組み合わせる構成を採ることもできる。このような場合には、必ずしも、直流電圧５Ｖを昇圧する必要がなく、ＬＥＤドライバを省略又は簡素化することができる。
【０１４６】
このように本実施例では、サブ表示装置ＤＳ２のバックライトＢＬについても冷陰極管を使用せず、ＬＥＤバックライトＢＬを使用するので、回路構成の簡素化と低電力化を実現することができる。なお、ＬＥＤドライバを制御することで、バックライト光をＰＷＭ制御することもできる。
【０１４７】
以上本発明の実施例について詳細に説明したが、具体的な記載内容は、特に本発明を限定するものではない。例えば、実施例では、ＶＤＰと６２と、メイン表示装置ＤＳ１に、ＬＶＤＳ送信部７５とＬＶＤＳ受信部８１とを各々内蔵させたが（図１２（ａ）参照）、これに代えて、図１２（ｂ）〜図１２（ｄ）の構成を採ることもできる。すなわち、ＬＶＤＳ送信部７５とＬＶＤＳ受信部８１の全部又は一部を外付け回路とするのも好ましい。何れの場合も伝送路は、ＬＶＤＳ信号路で構成されるので、回路構成の簡素化は維持される。但し、特に、図１２（ａ）と、図１２（ｃ）の構成が望ましい。
【０１４８】
また、例えば、実施例では、Ｖ−ｂｙ−Ｏｎｅ用の送信部６６と受信部８０を外付け回路としたが（図１３（ａ）参照）、これに代えて、図１３（ｂ）〜図１３（ｄ）の構成を採ることもできる。すなわち、送信部６６と受信部８０の全部又は一部をＶＤＰ６２やサブ表示装置ＤＳ２に内蔵させるのも好ましい。何れの場合も伝送路は、Ｖ−ｂｙ−Ｏｎｅ信号路で構成されるので、回路構成の極限的な簡素化が達成される。
【０１４９】
また、本実施例のサブ表示装置ＤＳ２は、遊技盤に設けられるものに限定されず、枠側部材の所定箇所、例えば、上皿８の所定箇所やガラス扉６の所定箇所等に設けるようにしてもよい。この場合、遊技盤裏側の制御基板上に設けられたＶＤＰ６２からの信号伝送経路がメイン表示装置ＤＳ１への伝送経路よりも長くなり、伝送経路が長くなるとノイズの影響を受ける可能性も高まるが、本件のＶ−ｂｙ−Ｏｎｅ方式を採用することで回路構成の簡素化のみならず、耐ノイズ性能を高めることができ、ノイズに起因した誤動作を抑制し安定した描画を行なうことができる。
【０１５０】
なお、本発明の適用は、必ずしも、弾球遊技機に限定されないのは勿論である。
【符号の説明】
【０１５１】
ＧＭ            遊技機
２３’          画像制御部
６０            ワンチップマイコン
６２            表示制御プロセッサ
６３            外付けＲＯＭ
６４            外付けＲＡＭ
７７            内蔵ＲＡＭ
【図１】
0005624016.tif 000002
【図２】
0005624016.tif 000003
【図３】
0005624016.tif 000004
【図４】
0005624016.tif 000005
【図５】
0005624016.tif 000006
【図６】
0005624016.tif 000007
【図７】
0005624016.tif 000008
【図８】
0005624016.tif 000009
【図９】
0005624016.tif 000010
【図１０】
0005624016.tif 000011
【図１１】
0005624016.tif 000012
【図１２】
0005624016.tif 000013
【図１３】
0005624016.tif 000014