(57)【特許請求の範囲】
【請求項１】
所定の形状にパターニングされた低電気抵抗の導電膜を形成する方法であって、
電気絶縁性を有する被成膜体の表面上に、金属微粒子を含む導電膜用の塗布液を塗布して導電膜用の膜を形成する工程と、
前記導電膜用の膜の表面が平坦に形成されるように、被成膜体に塗布された前記導電膜用の膜を第１の温度で加熱し、前記低電気抵抗の導電膜よりも電気抵抗が高い高電気抵抗の導電膜を形成する工程と、
前記高電気抵抗の導電膜の一部を除去し、高電気抵抗の導電膜を所定の形状にパターニングする工程と、
パターニングされた高電気抵抗の導電膜を第２の温度で加熱して電気抵抗を低下させ、低電気抵抗の導電膜を形成する工程とを含むことを特徴とする導電膜の形成方法。
【請求項２】
所定の形状にパターニングされた低電気抵抗の導電膜を形成する方法であって、
電気絶縁性を有する被成膜体の表面上に、金属微粒子を含む導電膜用の塗布液を塗布して導電膜用の膜を形成する工程と、
前記導電膜用の塗布液の分散媒の一部を除去するとともに、金属微粒子の一部が互いに融着するように、被成膜体に塗布された前記導電膜用の膜を第１の温度で加熱し、前記低電気抵抗の導電膜よりも電気抵抗が高い高電気抵抗の導電膜を形成する工程と、
前記高電気抵抗の導電膜の一部を除去し、高電気抵抗の導電膜を所定の形状にパターニングする工程と、
パターニングされた高電気抵抗の導電膜を第２の温度で加熱して電気抵抗を低下させ、低電気抵抗の導電膜を形成する工程とを含むことを特徴とする導電膜の形成方法。
【請求項３】
前記第２の温度が、前記第１の温度よりも高いことを特徴とする請求項１または２記載の導電膜の形成方法。
【請求項４】
前記導電膜用の膜を形成する工程の前に、被成膜体を形成する工程をさらに含み、
該被成膜体を形成する工程では、
被成膜体となる材料を含む被成膜体用の塗布液を塗布して被成膜体用の膜を形成し、    前記被成膜体用の塗布液の溶媒のうちで、沸点が最も高い溶媒の沸点よりも低い第３の温度で前記被成膜体用の膜を加熱して、被成膜体を形成することを特徴とする請求項１〜３のいずれか１つに記載の導電膜の形成方法。
【請求項５】
前記第２の温度が、前記被成膜体用の塗布液の溶媒のうちで、沸点が最も高い溶媒の沸点よりも高いことを特徴とする請求項４記載の導電膜の形成方法。
【請求項６】
前記高電気抵抗の導電膜の比抵抗が、１０００μΩ・ｃｍ以上であり、
前記低電気抵抗の導電膜の比抵抗が、１００μΩ・ｃｍ以下であることを特徴とする請求項１〜５のいずれか１つに記載の導電膜の形成方法。
【請求項７】
前記低電気抵抗の導電膜の比抵抗が、２０μΩ・ｃｍ以下であることを特徴とする請求項６記載の導電膜の形成方法。
【請求項８】
前記金属微粒子は、銀、金、銅、白金、アルミニウム、ニッケル、インジウム、ガリウム、亜鉛および透明導電性酸化物からなる群から選ばれる少なくとも１種以上からなることを特徴とする請求項１〜７のいずれか１つに記載の導電膜の形成方法。
【請求項９】
前記金属微粒子の平均粒子径は、１ｎｍ〜１００ｎｍであることを特徴とする請求項１〜８のいずれか１つに記載の導電膜の形成方法。
【請求項１０】
第１の電極と、第２の電極と、第１の電極および第２の電極の間に配置されるゲート絶縁膜とを含むトランジスタであって、
ゲート絶縁膜は、第１の電極を覆い、請求項４記載の導電膜の形成方法によって形成される被成膜体から成り、
第２の電極は、第１の電極とは反対側のゲート絶縁膜の表面上に設けられ、請求項４記載の導電膜の形成方法によって形成される低電気抵抗の導電膜から成ることを特徴とするトランジスタ。
【請求項１１】
搭載される素子に流れる電流を制御する請求項１０記載のトランジスタを備える制御基板。
【請求項１２】
下地層と、
下地層の表面上に設けられる一方の電極と、
一方の電極を基準にして下地層とは反対側に離間して配置される他方の電極と、
一方の電極および他方の電極の間に配置され、有機物を含む発光層と、
下地層の表面のうち、一方の電極が設けられる側の表面上に配置される配線とを含み、  下地層は、請求項４記載の導電膜の形成方法によって形成される被成膜体から成り、
一方の電極、及び/又は配線は、請求項４記載の導電膜の形成方法によって形成される低電気抵抗の導電膜から成ることを特徴とする有機エレクトロルミネッセンス素子。
【請求項１３】
請求項１２記載の有機エレクトロルミネッセンス素子と、
前記有機エレクトロルミネッセンス素子が搭載され、該有機エレクトロルミネッセンス素子に流れる電流を制御する請求項１１記載の制御基板とを含むことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電膜の形成方法、トランジスタ、および有機エレクトロルミネッセンス素子に関する。
【背景技術】
【０００２】
導電膜を所定のパターン形状に形成する方法として、蒸着法およびスパッタリング法などがある。蒸着法およびスパッタリング法で導電膜を形成するためには、真空装置を用いて真空雰囲気を作り出す必要があり、装置および工程が複雑になるのでコストが高くなる。そこで導電膜をより簡易に形成する方法の一つとして、塗布法が考えられている。具体的には、金属微粒子を含む塗布液を例えば絶縁膜に塗布し、さらに焼成して導電膜を形成した後に、例えばフォトリソグラフィによって導電膜をパターニングして、所定のパターン形状の導電膜を形成している（例えば特許文献１参照）。
【０００３】
【特許文献１】特開２００７−７３８５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら従来の技術では、導電膜をパターニングする工程において、導電膜の除去すべき部位が絶縁膜上に残留したり、除去せずに絶縁膜に残すべき部位が剥離したりして、導電膜を意図した形状に精度よくパターニングすることができないという問題がある。
【０００５】
従って本発明の目的は、所定の形状に精度よくパターニングすることができる導電膜の形成方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明者は上記問題に鑑み鋭意検討した結果、導電膜をパターニングする前の工程で行われる熱処理の条件に応じてパターニングの精度が変わることを見出し、本発明を完成させるに至った。
【０００７】
本発明は、所定の形状にパターニングされた低電気抵抗の導電膜を形成する方法であって、
電気絶縁性を有する被成膜体の表面上に、金属微粒子を含む導電膜用の塗布液を塗布して導電膜用の膜を形成する工程と、
被成膜体に塗布された前記導電膜用の膜を第１の温度で加熱し、前記低電気抵抗の導電膜よりも電気抵抗が高い高電気抵抗の導電膜を形成する工程と、
前記高電気抵抗の導電膜の一部を除去し、高電気抵抗の導電膜を所定の形状にパターニングする工程と、
パターニングされた高電気抵抗の導電膜を第２の温度で加熱して電気抵抗を低下させ、低電気抵抗の導電膜を形成する工程とを含むことを特徴とする導電膜の形成方法である。
【０００８】
また本発明は、前記第２の温度が、前記第１の温度よりも高いことを特徴とする導電膜の形成方法である。
【０００９】
また本発明は、前記導電膜用の膜を形成する工程の前に、被成膜体を形成する工程をさらに含み、
該被成膜体を形成する工程では、
被成膜体となる材料を含む被成膜体用の塗布液を塗布して被成膜体用の膜を形成し、
前記被成膜体用の塗布液の溶媒のうちで、沸点が最も高い溶媒の沸点よりも低い第３の温度で前記被成膜体用の膜を加熱して、被成膜体を形成することを特徴とする導電膜の形成方法である。
【００１０】
また本発明は、前記第２の温度が、前記被成膜体用の塗布液の溶媒のうちで、沸点が最も高い溶媒の沸点よりも高いことを特徴とする導電膜の形成方法である。
【００１１】
また本発明は、前記高電気抵抗の導電膜の比抵抗が、１０００μΩ・ｃｍ以上であり、
前記低電気抵抗の導電膜の比抵抗が、１００μΩ・ｃｍ以下であることを特徴とする導電膜の形成方法である。
【００１２】
また本発明は、前記低電気抵抗の導電膜の比抵抗が、２０μΩ・ｃｍ以下であることを特徴とする導電膜の形成方法である。
【００１３】
また本発明は、前記金属微粒子は、銀、金、銅、白金、アルミニウム、ニッケル、インジウム、ガリウム、亜鉛および透明導電性酸化物からなる群から選ばれる少なくとも１種以上からなることを特徴とする導電膜の形成方法である。
【００１４】
また本発明は、前記金属微粒子の平均粒子径は、１ｎｍ〜１００ｎｍであることを特徴とする導電膜の形成方法である。
【００１５】
また本発明は、第１の電極と、第２の電極と、第１の電極および第２の電極の間に配置されるゲート絶縁膜とを含むトランジスタであって、
ゲート絶縁膜は、第１の電極を覆い、前記導電膜の形成方法によって形成される被成膜体から成り、
第２の電極は、第１の電極とは反対側のゲート絶縁膜の表面上に設けられ、前記導電膜の形成方法によって形成される低電気抵抗の導電膜から成ることを特徴とするトランジスタである。
【００１６】
また本発明は、搭載される素子に流れる電流を制御する前記トランジスタを備える制御基板である。
【００１７】
また本発明は、下地層と、
下地層の表面上に設けられる一方の電極と、
一方の電極を基準にして下地層とは反対側に離間して配置される他方の電極と、
一方の電極および他方の電極の間に配置され、有機物を含む発光層と、
下地層の表面のうち、一方の電極が設けられる側の表面上に配置される配線とを含み、
下地層は、前記導電膜の形成方法によって形成される被成膜体から成り、
一方の電極、及び/又は配線は、前記導電膜の形成方法によって形成される低電気抵抗の導電膜から成ることを特徴とする有機エレクトロルミネッセンス素子である。
【００１８】
また本発明は、前記有機エレクトロルミネッセンス素子と、
前記有機エレクトロルミネッセンス素子が搭載され、該有機エレクトロルミネッセンス素子に流れる電流を制御する前記制御基板とを含むことを特徴とする表示装置。
【発明の効果】
【００１９】
本発明によれば、導電膜を所定の形状に精度よくパターニングすることができ、意図したパターン形状の導電膜を塗布法によって形成することができる。
【発明を実施するための最良の形態】
【００２０】
図１は、本発明の実施の一形態の導電膜の形成方法によって導電膜を形成するときの工程断面図である。本発明の導電膜の形成方法を用いることによって、図１（７）に示すように、所定の形状にパターニングされた低電気抵抗の導電膜１を、被成膜体に相当する絶縁膜２の表面上に形成することができる。
【００２１】
まず図１（１）に示すように、基板３を用意する。基板３としては、低電気抵抗の導電膜１を形成する工程において変化せず、さらに基板３の表面に形成される膜（本実施の形態では絶縁膜２）に対して密着性のよい部材が好適に用いられ、リジッド基板でも、フレキシブル基板でもよく、例えばガラス板、プラスチック板、高分子フィルム、シリコン板、およびステンレス板、並びにこれらのうちの２種以上を積層した積層板などが好適に用いられる。プラスチック板としては、例えばポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、トリアセチルセルロース（ＴＡＣ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）などの公知の材料からなるものが使用できる。本実施の形態では、基板３は、ガラス板によって実現される。
【００２２】
次に図１（２）に示すように、基板３の厚み方向（以下、厚み方向という場合がある）Ｚの一方の表面上に、被成膜体（本実施の形態では絶縁膜２）となる材料が溶解した被成膜体用（本実施の形態では絶縁膜用）の塗布液を塗布して絶縁膜用の膜４を形成する。
【００２３】
絶縁膜２は、好ましくは塗布法を用いて形成され、例えばポリイミド（ＰＩ）、ＰＶＰ(ｐｏｌｙ−４−ｖｉｎｙｌｐｈｅｎｏｌ)、ポリビニルアルコール（ＰＶＡ）、ポリメチルメタクリレート（ＰＭＭＡ）、ベンゾシクロブテン（ＢＣＢ）、ＳＯＧ（Ｓｐｉｎ−Ｏｎ  Ｇｌａｓｓ）、および非晶質フッ素樹脂などから成る。絶縁膜２となる材料を溶解する溶媒としては、例えば酢酸ブチル（沸点１２５℃）、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）、およびエタノールなど、並びにこれらを混合した液体を挙げることができる。
【００２４】
基板３の表面上に絶縁膜用の塗布液を塗布する方法としては、スピンコート法、スリットコート法、キャップコート法、ディップコート法、インクジェット法、およびノズルコート法などの公知の塗布法を挙げることができる。これらの中でも、基板３表面の全面または広範囲に塗布液を塗布する場合には、スピンコート法およびスリットコート法などが好適に用いられ、また基板３の表面の所定の領域にのみ選択的に塗布液を塗布する場合には、インクジェット法、およびノズルコート法が好適に用いられる。絶縁膜２の厚さは求められる特性に応じて適宜設定され、例えば電気絶縁性を確保する必要があれば、求められる電気絶縁性を示す厚さに設定され、例えば加熱処理を施した後の厚さが、１００ｎｍ〜１０μｍに設定される。
【００２５】
次に、絶縁膜用の膜４を加熱して、絶縁膜用の塗布液の溶媒の一部を除去する加熱処理Ａを行う。具体的には絶縁膜用の塗布液の溶媒のうちで、沸点が最も高い溶媒の沸点よりも低い第３の温度Ｔ３で絶縁膜用の膜４を加熱して、絶縁膜２を形成する。例えば、絶縁膜用の塗布液の溶媒に酢酸ブチル（沸点１２５℃）が含まれ、この酢酸ブチルの沸点が絶縁膜用の塗布液の溶媒のうちで最も高い場合、酢酸ブチルの沸点（１２５℃）よりも低い第３の温度Ｔ３で加熱処理を行う。なお絶縁膜用の塗布液の溶媒が１種類であれば、第３の温度Ｔ３は、該溶媒の沸点よりも低い温度に設定される。この加熱処理Ａでは、溶媒の一部が絶縁膜２に残留する程度に溶媒の一部を除去して、いわゆる生乾き状態の絶縁膜２を形成するので、加熱処理を行う時間は、加熱温度、塗布液における溶媒の割合、膜厚、および乾燥程度に応じて適宜設定される。絶縁膜用の塗布液の溶媒のうちで酢酸ブチルの沸点が最も高く、酢酸ブチルを３０〜４０重量％含む塗布液の場合、例えば９０℃で１２０秒間加熱処理したり、１２０℃で６０秒間加熱処理したり、加熱温度に応じて加熱時間が適宜設定される。加熱処理を行う装置としては、オーブン、ホットプレートおよびＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）などの公知のものを用いることができる。
【００２６】
次に、図１（３）に示すように、導電膜用の膜５を形成する。この導電膜用の膜５は、金属微粒子を含む導電膜用の塗布液を塗布することによって形成される。金属微粒子は、例えば銀、金、銅、白金、アルミニウム、ニッケル、インジウム、ガリウム、および亜鉛、並びにこれらのいずれか２つ以上の化合物や、インジウムスズ酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：略称ＩＴＯ）およびインジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：略称ＩＺＯ）などの透明導電性酸化物から成る。金属微粒子は、平均粒子径が１ｎｍ〜１００ｎｍのナノサイズのものが好ましく、平均粒子径が３ｎｍ〜７ｎｍのものがさらに好ましい。このように平均粒子径が小さい金属微粒子を用いることによって、電気抵抗の低い導電膜を形成することができる。
【００２７】
金属微粒子を分散させる分散媒としては、例えばトルエンおよびキシレンなどを挙げることができる。導電膜用の塗布液としては、上述したもののうちでも、ナノ銀インクまたはナノ銀ペーストが好ましい。なお、平均粒径が数１００ｎｍ〜数１０μｍの金属微粒子を含む塗布液を、導電膜用の塗布液として用いてもよく、平均粒径が数１００ｎｍ〜数１０μｍの銀の微粒子が分散された銀ペーストを塗布液として用いてもよい。
【００２８】
導電膜用の塗布液の塗布方法としては、スピンコート法、スリットコート法、キャップコート法およびディップコート法などの公知の塗布法を挙げることができる。
【００２９】
次に、導電膜用の膜５を加熱して、導電膜用の塗布液の分散媒の一部を除去するとともに、金属微粒子の一部を互いに融着する加熱処理Ｂを行う。具体的には、絶縁膜２の表面上に形成された膜を第１の温度Ｔ１で加熱し、低電気抵抗の導電膜１よりも電気抵抗が高い高電気抵抗の導電膜６を形成する。この加熱処理Ｂでは、導電膜用の塗布液の分散媒の大部分が揮発するが、熱処理後の金属微粒子間の融着は不十分であって、金属微粒子間の界面での電気抵抗が高いと考えられる状態であり、低電気抵抗の導電膜１よりも電気抵抗が高い高電気抵抗の導電膜６が形成される。この加熱処理Ｂを行うことによって形成される高電気抵抗の導電膜６の比抵抗は、１０００μΩ・ｃｍ以上が好ましい。
【００３０】
加熱処理Ｂでの加熱温度（第１の温度Ｔ１）および加熱時間などの熱処理条件は、絶縁膜用の塗布液の種類に応じて異なるが、絶縁膜用の塗布液の分散媒の大部分を除去するとともに、加熱処理Ｂ後の高電気抵抗の導電膜６の比抵抗を１０００μΩ・ｃｍ以上に保つように設定することが好ましい。加熱処理を行う装置としては、オーブン、ホットプレートおよびＲＴＡなどの公知のものを用いることができる。
【００３１】
加熱処理Ｂを行うと、個々の金属微粒子同士の融着が進むことによって導電膜の電気抵抗が低下するが、仮に第１の温度Ｔ１を高温、及び／又は加熱時間を長時間にしすぎると、金属微粒子同士の融着がさらに進んで、融着した金属微粒子の塊がさらに他の金属微粒子の塊と融着することによって、金属微粒子の塊がさらに大きくなり、導電膜の電気抵抗がさらに低下するとともに膜の表面粗さが大きくなる傾向にある。このように表面粗さが大きな状態で後述するフォトリソグラフィープロセスを行うと、高電気抵抗の導電膜６の表面上に形成されるフォトレジストの硬化した保護膜８と導電膜６との密着性が悪くなり、エッチャントが保護膜８と導電膜６との間に入り込むなどして、導電膜を高精度にパターニングすることができないので好ましくない。
【００３２】
次に高電気抵抗の導電膜６の一部を除去し、高電気抵抗の導電膜６を所定の形状にパターニングする。パターニングする方法としては、たとえばフォトリソグラフィを挙げることができる。具体的には、図１（４）に示すように、高電気抵抗の導電膜６の厚み方向Ｚの一方の表面上にフォトレジストを塗布して、保護膜用の膜７を成膜する。次に、図１（５）に示すようにマスクコンタクト露光法やステッパー露光法などで保護膜用の膜７の所定の領域を露光し、さらに現像することで、露光領域に応じて所定の形状にパターニングされた保護膜８が形成される。
【００３３】
次に図１（６）に示すように、エッチング処理を行って、高電気抵抗の導電膜６のうちの表面が保護膜８で覆われていない部分を除去する。次に図１（７）に示すように、保護膜８を除去する。これによって、所定の形状にパターニングされた高電気抵抗の導電膜６が得られる。前述したように、フォトリソグラフィを行う前の高電気抵抗の導電膜６の比抵抗を１０００μΩ・ｃｍ以上に保つ程度に加熱処理Ｂを行うので、高電気抵抗の導電膜６の表面が平坦に形成され、接着性のよい保護膜８を形成することができるので、エッチャントが導電膜６と保護膜８との間に入り込むことを防いで、導電膜６を高精度にパターニングすることができる。
【００３４】
次に、導電膜の電気抵抗をさらに低下させる加熱処理Ｃを行う。具体的には第２の温度Ｔ２で加熱して、高電気抵抗の導電膜６の電気抵抗を低下させ、低電気抵抗の導電膜１を形成する。このように加熱処理Ｃを行うことによって、加熱処理Ｂ後の導電膜６の電気抵抗が高かったとしても、低電気抵抗の導電膜１を形成することができる。
【００３５】
加熱処理Ｃでの加熱温度および加熱時間などの熱処理条件は、導電膜用の塗布液の種類、および低電気抵抗の導電膜１に求められる特性に応じて適宜設定され、少なくとも加熱処理Ｂ後の導電膜の電気抵抗よりも加熱処理Ｃ後の導電膜の電気抵抗が低くなるように設定される。加熱処理Ｃでの加熱温度（第２の温度Ｔ２）は、好ましくは加熱処理Ｂでの加熱温度（第１の温度Ｔ１）よりも高い。また加熱処理Ｃ後の低電気抵抗の導電膜１の比抵抗は、１００μΩ・ｃｍ以下が好ましく、さらに好ましくは２０μΩ・ｃｍ以下である。なお例えば基板３の耐熱温度などの制限によって、加熱処理Ｃでの加熱温度（第２の温度Ｔ２）を高温にすることができない場合には、加熱時間を長くして、低電気抵抗の導電膜１の電気抵抗を低くするようにすればよい。例えば、熱処理Ｂを１５０℃１０分間でおこなったならば、熱処理Ｃは２００℃３０分間または１５０℃１２０分間といった条件を選択することができる。また第２の温度Ｔ２は、絶縁膜用の塗布液の溶媒のうちで、沸点が最も高い溶媒の沸点よりも高いことが好ましい。このような第２の温度Ｔ２で加熱処理することによって、絶縁膜２に残留する溶媒を除去して、漏洩電流の少なく、電気的信頼性の高い絶縁膜２を形成することができる。
【００３６】
加熱処理を行う装置としては、オーブン、ホットプレートおよびＲＴＡなどの公知のものを用いることができる。
【００３７】
以上説明した本実施の形態の導電膜の形成方法では、パターニングする工程の前後に分けて、加熱処理Ｂと加熱処理Ｃとの２回の加熱処理を行い、低電気抵抗の導電膜を形成している。このように導電膜をパターニングする工程の前において、導電膜を十分に加熱していない。このような状態でパターニングを行うことによって、導電膜を所定の形状に高精度にパターニングすることができる。特に、パターニングする前に行う加熱処理Ｂの加熱温度（第１の加熱温度Ｔ１）が、パターニングする後に行う加熱処理Ｃの加熱温度（第２の加熱温度Ｔ２）よりも低いので、より高精度に導電膜のパターニングを行うことができる。
【００３８】
また、加熱処理Ｂでは、加熱処理Ｂ後の高電気抵抗の導電膜６の電気抵抗が１０００μΩ・ｃｍ以上となる程度に加熱処理を軽く行うので、導電膜をパターニングする工程において、より高精度に導電膜のパターニングを行うことができる。このようにパターニングを行う前の熱処理が十分でなかったとしても、パターニングした後に加熱処理Ｃを施すことによって、１００μΩ・ｃｍ以下の低電気抵抗の導電膜１を得ることができる。
【００３９】
また、絶縁膜用の塗布液が塗布された絶縁膜用の膜を加熱する加熱処理Ａでは、加熱温度（第３の温度Ｔ３）を絶縁膜用の塗布液の溶媒のうちで、沸点が最も高い溶媒の沸点よりも低い温度に設定するので、加熱処理Ａ後の絶縁膜２には溶媒の一部が残留し、いわゆる生乾き状態の絶縁膜２が形成される。このような生乾き状態の絶縁膜２に高電気抵抗の導電膜６を形成するので、絶縁膜２と導電膜との接着性が高くなり、導電膜の剥離を抑制することができる。
【００４０】
上記本実施の形態の導電膜の形成方法では、絶縁膜２上に導電膜を形成する方法について説明したが、被成膜体として電気絶縁性を有する基板３を用い、この基板３の表面上に導電膜を直接形成してもよい。
【００４１】
次に、本発明の導電膜の形成方法を用いて作製される表示装置２１について説明する。図２は、表示装置２１を模式的に示す断面図であり、図３は、表示装置２１の平面図であり、図４は、表示装置２１の等価回路図である。表示装置２１は、複数の画素を含んで構成されるが、図２〜図４では、理解の容易のために、複数の画素のうちの１つの画素を構成する要素のみを示している。以下において、特に断らない場合には、１つの画素を構成する要素について説明する。
【００４２】
表示装置２１は、発光素子２４と、この発光素子２４が搭載され、発光素子２４に流れる電流を制御するＴＦＴ（Thin Film Transistor）基板などの制御基板２２とを含んで構成される。
【００４３】
制御基板２２は、主に基板本体２５、第１の下地層２６、および中間層２７がこの順に厚み方向Ｚに積層されて構成され、１または複数の素子をさらに備える。本実施の形態の制御基板２２は、前記素子として本発明の導電膜の形成方法を用いて作製される切替用トランジスタ３１、駆動用トランジスタ３２、およびキャパシタンス３３を備える。
【００４４】
本実施の形態における切替用トランジスタ３１は、いわゆるボトムゲート型の電界効果型トランジスタ（ＦＥＴ）によって実現され、第１の電極に相当する第１ゲート電極３４と、第２の電極に相当する第１ソース電極３５と、第２の電極に相当する第１ドレイン電極３６と、第１半導体層３７と、第１ゲート絶縁膜３８とを含んで構成される。切替用トランジスタ３１は、ｎチャンネル型のＦＥＴでもｐチャンネル型のＦＥＴでもよく、本実施の形態ではｐチャンネル型のＦＥＴによって実現される。
【００４５】
第１ゲート電極３４は、導電性を有し、第１の下地層２６の厚み方向Ｚの一方の表面（以下、「一方の表面」を「一表面」という場合がある）上に形成される。第１ゲート電極３４は、本実施の形態では板状の略直方体形状に形成される。また第１の下地層２６の厚み方向Ｚの一表面上には、たとえば第１ゲート電極３４に接続される配線が形成される。
【００４６】
第１ソース電極３５および第１ドレイン電極３６は、導電性を有し、それぞれ中間層２７の厚み方向Ｚの一表面上において互いに第１方向Ｘに間隔をあけて配置され、それぞれ板状の略直方体形状に形成される。第１ソース電極３５と第１ドレイン電極３６との間隙は、厚み方向Ｚの一方から見て第１ゲート電極３４に重なる位置に設定され、本実施の形態では第１ゲート電極３４の第１方向Ｘの中央部に設けられる。第１ソース電極３５と第１ドレイン電極３６との間の間隔は、チャンネル長に相当し、所望するＦＥＴの電気特性に応じて設定され、たとえば１μｍ〜２０μｍに設定される。また第１ソース電極３５および第１ドレイン電極３６の第１方向Ｘおよび厚み方向Ｚにそれぞれ垂直な第２方向Ｙの幅は、チャンネル幅に相当し、所望するＦＥＴの電気特性に応じて設定される。チャンネル幅は、たとえば１０μｍ〜８００μｍに設定される。
【００４７】
第１半導体層３７は、第１ソース電極３５と第１ドレイン電極３６との間の間隙に充填され、さらに前記間隙に臨む第１ソース電極３５と第１ドレイン電極３６との端部を覆って形成される。第１半導体層３７は、無機半導体または有機半導体から成り、本実施の形態では有機化合物を含む有機半導体によって実現される。
【００４８】
第１ゲート絶縁膜３８は、中間層２７の一部分であって、少なくとも第１ゲート電極３４を覆って形成される。第１ゲート絶縁膜３８は、中間層２７のうちの第１ソース電極３５、第１ドレイン電極３６および第１半導体層３７と、第１ゲート電極３４とに挟まれる部分が、ＦＥＴのゲート絶縁膜として機能することによって実現される。
【００４９】
駆動用トランジスタ３２は、いわゆるボトムゲート型のＦＥＴによって実現され、第１の電極に相当する第２ゲート電極４１と、第２の電極に相当する第２ソース電極４２と、第２の電極に相当する第２ドレイン電極４３と、第２半導体層４４と、第２ゲート絶縁膜４５とを含んで構成される。駆動用トランジスタ３２は、切替用トランジスタ３１に対して第１方向Ｘの一方に所定の間隔をあけて設けられる。駆動用トランジスタ３２は、ｎチャンネル型のＦＥＴでもｐチャンネル型のＦＥＴでもよく、本実施の形態ではｐチャンネル型のＦＥＴによって実現される。
【００５０】
第２ゲート電極４１は、第１の下地層２６の厚み方向Ｚの一表面上において、第１ゲート電極３４とは第１方向Ｘの一方に間隔をあけて配置される。本実施の形態では、第１の下地層２６の厚み方向Ｚの一表面上において、第１ゲート電極３４とは第１方向Ｘの一方に間隔をあけて配置される板状の下方導体板４６の一部が第２ゲート電極４１として機能する。具体的には、下方導体板４６の第１方向Ｘの一方の端部、かつ第２方向Ｙの中央部が、第２ゲート電極４１として機能する。
【００５１】
第２ソース電極４２および第２ドレイン電極４３は、導電性を有し、それぞれ中間層２７の厚み方向Ｚの一表面上において互いに第１方向Ｘに間隔をあけて配置され、それぞれ板状の略直方体形状に形成される。第２ソース電極４２は、第２ドレイン電極４３に対して第１方向Ｘの他方側に配置される。第２ソース電極４２と第２ドレイン電極４３との間隙は、厚み方向Ｚの一方から見て第２ゲート電極４１に重なる位置に設定され、本実施の形態では第２ゲート電極４１の第１方向Ｘの中央部に設けられる。本実施の形態では、中間層２７の厚み方向Ｚの一表面上において、切替用トランジスタ３１の第１ドレイン電極３６とは第１方向Ｘの一方に間隔をあけて配置される板状の上方導体板４７の一部が、第２ソース電極４２として機能する。具体的には、上方導体板４７の第１方向Ｘの一方の端部、かつ第２方向Ｙの中央部が、第２ソース電極４２として機能する。
【００５２】
第２ソース電極４２と第２ドレイン電極４３との間の間隔は、チャンネル長に相当し、また第２ソース電極４２と第２ドレイン電極４３とが第１方向Ｘに対向する部分の第２方向Ｙの幅は、チャンネル幅に相当する。チャンネル長およびチャンネル幅は、それぞれ所望するＦＥＴの電気特性に応じて設定され、たとえば前述の切替用トランジスタ３１のチャンネル長およびチャンネル幅とそれぞれ同様に設定される。
【００５３】
第２半導体層４４は、第２ソース電極４２と第２ドレイン電極４３との間の間隙に充填され、されに前記間隙に臨む第２ソース電極４２と第２ドレイン電極４３との端部を覆って形成される。第１半導体層３７は、無機半導体または有機半導体から成り、本実施の形態では有機化合物を含む有機半導体によって実現される。
【００５４】
第２ゲート絶縁膜４５は、中間層２７の一部分であって、少なくとも第２ゲート電極４１を覆って形成される。第２ゲート絶縁膜４５は、中間層２７のうちの、第２ソース電極４２、第２ドレイン電極４３および第２半導体層４４と、第２ゲート電極４１とに挟まれる部分が、ＦＥＴのゲート絶縁膜として機能することによって実現される。
【００５５】
キャパシタンス３３は、一方の導体板５１と、他方の導体板５２と、誘電体部５３とを含んで構成され、切替用トランジスタ３１と駆動用トランジスタ３２との間に設けられる。一方の導体板５１は、第１の下地層２６の厚み方向Ｚの一表面上に設けられ、前述した下方導体板４６の一部分によって構成される。具体的には、下方導体板４６うちの、第２ゲート電極４１として機能する部分の第１方向Ｘの他方側の領域が、一方の導体板５１として機能する。他方の導体板５２は、中間層２７の厚み方向Ｚの一表面上に設けられ、前述した上方導体板４７の一部分によって構成される。具体的には、上方導体板４７のうちの、第２ソース電極４２として機能する部分の第１方向Ｘの他方側の領域が、他方の導体板５１として機能する。上方導体板４７と、下方導体板４６とは、少なくとも一部が厚み方向Ｚに対向して設けられ、下方導体板４６のうちの、上方導体板４７と対向する部分が一方の導体板５１として機能し、上方導体板４７のうちの、下方導体板４６と対向する部分が他方の導体板５２として機能する。誘電体部５３は、中間層２７の一部分によって構成され、中間層２７のうちの下方導体板４６と上方導体板４７とに挟まれる部分によって構成される。
【００５６】
中間層２７の厚み方向Ｚの一表面上には、切替用トランジスタ３１の第１ドレイン電極３６から上方導体板４７に向けて延びる配線５４がさらに形成される。なお第１ドレイン電極３６と配線５４とは一体に形成される。この配線５４は、上方導体板４７側の端部が、厚み方向Ｚの一方から見て下方導体板４６の端部に重なる位置まで延びる。中間層２７には、厚み方向Ｚに貫通する貫通配線５５が設けれ、この貫通配線５５によって前記配線５４の端部と、下方導体板４６とが電気的に接続される。
【００５７】
発光素子２４は、制御基板２２の厚み方向Ｚの一表面上を覆って形成される第２の下地層２３の厚み方向Ｚの一表面上に形成され、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という場合がある）によって実現される。本実施の形態における発光素子２４は、第２の下地層２３と、第２の下地層２３の表面上に設けられる一方の電極５６と、一方の電極５６を基準にして第２の下地層２３とは反対側に離間して配置される他方の電極５７と、一方の電極５６および他方の電極５７の間に配置され、有機物を含む発光層５８と、第２の下地層２３の表面のうちで、一方の電極５６側の表面上に設けられる配線６０とを含んで構成される。制御基板２２には、さらに絶縁性を有するバンク５９がさらに設けられる。バンク５９は、一方の電極５６の一表面上の少なくとも周縁部を覆って形成される。すなわちバンク５９は、厚み方向Ｚの一方から見て一方の電極５６の中央部に貫通する貫通孔が形成され、本実施の形態では一方の電極５６の周縁部からさらに第２の下地層２３の一表面上にわたって形成される。発光素子２４は、いわゆるボトムエミッション型の有機ＥＬ素子でも、いわゆるトップエミッション型の有機ＥＬ素子でもよく、本実施の形態ではボトムエミッション型の有機ＥＬ素子によって実現される。
【００５８】
一方の電極５６は、陽極に相当し、第２の下地層２３の厚み方向Ｚの一表面上に形成される。発光層５８は、一方の電極５６の厚み方向Ｚの一表面上に形成される。他方の電極５７は、陰極に相当し、発光層５８の厚み方向Ｚの一表面上に形成される。表示装置２１には、発光素子２４を厚み方向Ｚの一方から覆う保護膜がさらに形成される。第２の下地層２３の厚み方向Ｚの一表面上に形成される配線６０は、一方の電極５６から第１方向Ｘの他方に延びて形成される。
【００５９】
発光素子２４は、厚み方向Ｚの一方から見て、切替用トランジスタ３１、駆動用トランジスタ３２およびキャパシタンス３３とは発光層５８が可能な限り重ならない位置に配置される。本実施の形態における発光素子２４は、厚み方向Ｚの一方から見て、駆動用トランジスタ３２の第２ドレイン電極４３から第１方向Ｘの一方に延びる配線６１の端部と、前述した一方の電極５６から第１方向Ｘの他方に延びて形成される配線６０とが重なるように配置される。この第２ドレイン電極４３から延びる配線６１と、一方の電極５６から第１方向Ｘの他方に延びる配線６０とは、第２の下地層２３を貫通して形成される貫通配線６２によって電気的に接続される。このように発光素子２４と、制御基板２２に形成される素子とが厚み方向Ｚに極力重ならないように配置されるので、発光素子２１から制御基板２２に入射される光が、制御基板２２で減衰することを抑制できる。
【００６０】
なお、有機ＥＬ素子は、一方の電極５６と他方の電極５７との間に発光層５８を備えていればよく、発光層５８と一方の電極５６との間、及び／又は発光層５８と他方の電極５７との間に発光層とは異なる１または複数の層が設けられてもよい。また一方の電極５６と他方の電極５７との間には、複数の発光層が設けられてもよい。
【００６１】
陰極と発光層との間に設けられる層としては、電子注入層、電子輸送層、正孔ブロック層などが挙げられる。陰極と発光層との間に、電子注入層と電子輸送層との両方の層が設けられる場合、陰極に近い側に位置する層を電子注入層といい、発光層に近い側に位置する層を電子輸送層という。
【００６２】
電子注入層は、陰極からの電子注入効率を改善する機能を有する層である。電子輸送層は、陰極、または電子注入層、若しくは陰極により近い電子輸送層からの電子注入を改善する機能を有する層である。正孔ブロック層は、正孔の輸送を堰き止める機能を有する層である。なお、電子注入層または電子輸送層が、正孔ブロック層を兼ねる場合がある。
【００６３】
陽極と発光層との間に設ける層としては、正孔注入層、正孔輸送層、電子ブロック層等が挙げられる。陽極と発光層との間に、正孔注入層と正孔輸送層との両方が設けられる場合、陽極に近い側に位置する層を正孔注入層といい、発光層に近い側に位置する層を正孔輸送層という。
【００６４】
正孔注入層は、陽極からの正孔注入効率を改善する機能を有する層である。正孔輸送層は、陽極または正孔注入層、若しくは陽極により近い正孔輸送層からの正孔注入を改善する機能を有する層である。電子ブロック層は、電子の輸送を堰き止める機能を有する層である。正孔注入層または正孔輸送層が、電子ブロック層を兼ねることがある。
【００６５】
なお、電子注入層および正孔注入層を総称して電荷注入層ということがあり、電子輸送層および正孔輸送層を総称して電荷輸送層ということがある。
【００６６】
以下、図４を参照して表示装置２１の動作について説明する。制御基板２２には、表示装置２１に備えられる信号生成部から走査信号（図４では、記号「Ｖｓｃａｎ」で示す）と、データ信号（図４では、記号「Ｖｓｉｇ」で示す）とが入力される。切替用トランジスタ３１の第１ドレイン電極３６と、駆動用トランジスタ３２の第２ゲート電極４１とは、電気的に接続される。また駆動用トランジスタ３２の第２ゲート電極４１と、第２ソース電極４２との間には、キャパシタンス３３が挿入される。また駆動用トランジスタ３２の第２ドレイン電極４３と、発光素子２４の一方の電極５６とは、電気的に接続される。信号生成部からの走査信号は、切替用トランジスタ３１の第１ゲート電極３４に入力され、信号生成部からのデータ信号は、切替用トランジスタ３１の第１ソース電極３５に入力される。また、駆動用トランジスタ３２の第２ソース電極４２には、駆動電源からの駆動電圧（図４では、記号「Ｖｃｃ」で示す）が印加されている。
【００６７】
走査信号として高電圧が切替用トランジスタ３１の第１ゲート電極３４に印加されると、第１ソース電極３５と第１ドレイン電極３６とが導通状態（以下、オン状態という場合がある）になる。切替用トランジスタ３１がオン状態のときに、切替用トランジスタ３１の第１ソース電極３５にデータ信号として高電圧が印加されると、高電圧のデータ信号が駆動用トランジスタ３２の第２ゲート電極４１に与えられ、第２ソース電極４２と第２ドレイン電極４３とが導通状態（オン状態）になる。駆動用トランジスタ３２がオン状態になると、駆動電圧（Ｖｃｃ）が発光素子２４の一方の電極５６（陽極）に印加されて、発光素子２４が発光する。すなわち走査信号とデータ信号との両信号が入力されていると、駆動用トランジスタ３２がオン状態になり、発光素子２４が発光する。
【００６８】
走査信号が入力されていない場合、すなわち切替用トランジスタ３１の第１ゲート電極３４に低電圧が印加されている場合、切替用トランジスタ３１の第１ソース電極３５と第１ドレイン電極３６とは非導通状態（以下、オフ状態という場合がある）となる。切替用トランジスタ３１がオフ状態のときに、データ信号として高電圧が切替用トランジスタ３１の第１ソース電極３５に印加されたとしても、高電圧のデータ信号が、駆動用トランジスタ３２の第２ゲート電極４１に与えられないので、第２ソース電極４２と第２ドレイン電極４３とが非導通状態（オフ状態）になる。また、走査信号として高電圧が入力され、切替用トランジスタ３１がオン状態であったとしても、データ信号が入力されていない場合、駆動用トランジスタ４１の第２ゲート電極４１には、切替用トランジスタ３１の第１ソース電極３５と同様に低電圧が印加され、駆動用トランジスタ４１は、オフ状態となる。したがって、走査信号およびデータ信号のうちの少なくともいずれか一方が入力されていない場合には、駆動用トランジスタ４１がオフ状態となり、発光素子２４は、発光しない。以上説明したように、走査信号とデータ信号との両信号が入力されているときにのみ発光素子２４が発光するので、走査信号とデータ信号とを選択的に入力することによって、発光素子を選択的に発光させることができる。
【００６９】
前述したように、本実施の形態の表示装置２１は、複数の画素を備える。本実施の形態における各画素は、厚み方向Ｚに垂直な仮想一平面上において、それぞれ行方向、および行方向に垂直な列方向に、マトリクス状に配置される。すなわち図２および図３に示す各画素を構成する要素が、マトリクス状に配置される。各行に配置される各要素の切替用トランジスタ３１の第１ゲート電極３４は、各行毎に互いに走査信号用の配線によって電気的に接続される。また各列に配置される切替用トランジスタ３１の第１ソース電極３５は、各列毎に互いにデータ信号用の配線によって電気的に接続される。したがって、同じ行に配置される切替用トランジスタ３１の第１ゲート電極３４には、共通の走査信号が入力される。また同じ列に配置される切替用トランジスタ３１の第１ソース電極３５には、共通のデータ信号が入力される。このようなアクティブマトリクス型の表示装置２１では、走査信号を入力することによって特定の行に配置された複数の発光素子２４を選択し、さらにデータ信号を入力することによって選択された特定の行のうちの、特定の列に配置された発光素子２４を選択的に発光させることができる。
【００７０】
図５〜図１０は、表示装置２１の製造工程を模式的に示す断面図である。以下、図面を参照して本実施の形態の表示装置２１の製造方法について説明する。まず図５に示すように、基板本体２５を用意する。この基板本体２５は、前述した図１に示す基板３と同様のものによって実現される。本実施の形態の表示装置２１は、ボトムエミッション型の発光素子２４を備えるので、発光素子２４からの光を基板本体２５側から取り出せるように、基板本体２５としては、透明のものが用いられる。なおトップエミッション型の発光素子２４を備える表示装置２１の場合には、基板本体２５としては不透光性のものを用いてもよく、たとえばステンレス基板または単結晶性半導体基板等を用いてもよい。
【００７１】
次に、図６に示すように、前述した図１に示す低電気抵抗の導電膜を形成する方法を用いて、図１の絶縁膜２に相当する第１の下地層２６と、図１の低電気抵抗の導電膜１に相当する第１ゲート電極３４、下方導体板４６および所定の配線を形成する。
【００７２】
次に、図７に示すように、前述した図１に示す低電気抵抗の導電膜を形成する方法を用いて、図１の絶縁膜２に相当する中間層２７、図１の低電気抵抗の導電膜１に相当する第１ソース電極３５、第１ドレイン電極３６、第２ソース電極４２、第２ドレイン電極４３、他方の導体板５２、および所定の配線などを形成する。なお中間層２７に形成される貫通配線５５は、例えばフォトリソグラフィによって中間層２７に貫通孔を形成すれば、導電膜用の塗布液を塗布する工程において塗布液が貫通孔に充填され、さらに加熱処理が施されることによって形成される。
【００７３】
次に図８に示すように、第１及び第２半導体層３７，４４を形成する。第１及び第２半導体層３７，４４は、たとえばインクジェット法および印刷法などの塗布法、並びに蒸着法などによって形成することができる。第１及び第２半導体層３７，４４を構成する材料としては、フタロシアニン系、ペンタセン、ポリチオフェン誘導体、ポリアニリンなどが挙げられる。塗布法では、まず例えば第１及び第２半導体層３７，４４となる材料を溶かした塗布液をスピンコート法などで全面に塗布し、さらに溶媒を除去することによって半導体層用の層を形成する。次にフォトリソグラフィによって所定の部位を除去することによって第１及び第２半導体層３７，４４を形成することができる。また蒸着法では、ペンタセンなどが収容された坩堝を加熱することによって、坩堝に収容される材料を基板に蒸着させて、第１及び第２半導体層３７，４４を形成することができる。なお、坩堝と基板との間に所定の形状にパターニングされたマスクを配置することによって、所定の位置に第１及び第２半導体層３７，４４を形成することができる。これによって、制御基板２２を得ることができる。なお第１及び第２半導体層３７，４４が無機化合物から成る場合には、第１及び第２半導体層３７，４４は、例えばアモルファスシリコン、ポリシリコン、透明酸化物などの半導体によって実現される。
【００７４】
次に図９に示すように、前述した図１に示す低電気抵抗の導電膜を形成する方法を用いて、図１の絶縁膜２に相当する第２の下地層２３と、図１の低電気抵抗の導電膜１に相当する配線６０を形成する。なお、第２の下地層２３に形成される貫通配線６２は、前述した中間層２７に形成される貫通配線５５と同様の方法で形成することができる。
【００７５】
次に一方の電極５６を例えばＣＶＤ、スパッタ法および蒸着法などによって所定の位置に形成する。一方の電極５６は、たとえばＩＴＯおよびＩＺＯなどの透明導電膜によって実現される。
【００７６】
次に図１０に示すようにバンク５９を形成する。バンク５９は、例えば感光性樹脂を含む塗布液を厚み方向Ｚの一方から全面に塗布し、次に所定の領域に光を照射してバンク５９が形成される部分を硬化し、次に貫通孔５９となる領域を除去して形成される。バンク５９は、例えばポリイミドを含んで構成される形成される。
【００７７】
次に塗布法または蒸着法などによってバンク５９の貫通孔６５内に発光層５８を形成する。具体的には、発光層５８となる材料が溶解した塗布液を、インクジェット法および印刷法などによってバンク５９の貫通孔６５内に塗布し、さらに加熱処理によって溶媒を蒸発させることで発光層５８を形成することができる。
【００７８】
発光層５８は、通常、主として蛍光及び／又はりん光を発光する有機物、または該有機物とこれを補助するドーパントとから形成される。ドーパントは、発光効率の向上や発光波長を変化させるなどの目的で加えられる。なお、有機物は、低分子化合物でも高分子化合物でもよい。発光層５８を形成する発光材料としては、例えば以下の色素系材料、金属錯体系材料、高分子系材料、ドーパント材料を挙げることができる。
（色素系材料）
色素系材料としては、例えば、シクロペンダミン誘導体、テトラフェニルブタジエン誘導体化合物、トリフェニルアミン誘導体、オキサジアゾール誘導体、ピラゾロキノリン誘導体、ジスチリルベンゼン誘導体、ジスチリルアリーレン誘導体、ピロール誘導体、チオフェン環化合物、ピリジン環化合物、ペリノン誘導体、ペリレン誘導体、オリゴチオフェン誘導体、トリフマニルアミン誘導体、オキサジアゾールダイマー、ピラゾリンダイマーなどを挙げることができる。
（金属錯体系材料）
金属錯体系材料としては、例えば中心金属に、Al、Zn、BeなどまたはTb、Eu、Dyなどの希土類金属を有し、配位子にオキサジアゾール、チアジアゾール、フェニルピリジン、フェニルベンゾイミダゾール、キノリン構造などを有する金属錯体などを挙げることができ、例えばイリジウム錯体、白金錯体等の三重項励起状態からの発光を有する金属錯体、アルミキノリノール錯体、ベンゾキノリノールベリリウム錯体、ベンゾオキサゾリル亜鉛錯体、ベンゾチアゾール亜鉛錯体、アゾメチル亜鉛錯体、ポルフィリン亜鉛錯体、ユーロピウム錯体などを挙げることができる。
（高分子系材料）
高分子系材料としては、ポリパラフェニレンビニレン誘導体、ポリチオフェン誘導体、ポリパラフェニレン誘導体、ポリシラン誘導体、ポリアセチレン誘導体、ポリフルオレン誘導体、ポリビニルカルバゾール誘導体、上記色素体や金属錯体系発光材料を高分子化したものなどを挙げることができる。
（ドーパント材料）
ドーパント材料としては、例えば、ペリレン誘導体、クマリン誘導体、ルブレン誘導体、キナクリドン誘導体、スクアリウム誘導体、ポルフィリン誘導体、スチリル系色素、テトラセン誘導体、ピラゾロン誘導体、デカシクレン、フェノキサゾンなどを挙げることができる。なお、このような発光層の厚さは、通常約２ｎｍ〜２００ｎｍである。
【００７９】
次にスパッタリング法、蒸着法および金属薄膜を熱圧着するラミネート法などによって発光層５８の一表面上に他方の電極５７を形成する。他方の電極５７は、バンク５９の貫通孔６５内に充填されるとともに、さらにバンク５９の一表面上に連なって形成され、図示しない電源に電気的に接続される。他方の電極５７を形成するときに、発光層５８に損傷を与えるおそれがあるので、スパッタリング法で他方の電極５７を形成する場合には、ダメージを抑制したスパッタリング法を用いることが好ましい。他方の電極５７として、例えばアルカリ金属、アルカリ土類金属、遷移金属およびＩＩＩ−Ｂ族金属から成る薄膜を用いることができる。例えば、リチウム、ナトリウム、カリウム、ルビジウム、セシウム、ベリリウム、マグネシウム、カルシウム、ストロンチウム、バリウム、アルミニウム、スカンジウム、バナジウム、亜鉛、イットリウム、インジウム、セリウム、サマリウム、ユーロピウム、テルビウム、イッテルビウムなどの金属、前記金属のうち２種以上の合金、前記金属のうちの１種以上と、金、銀、白金、銅、マンガン、チタン、コバルト、ニッケル、タングステン、錫のうちの１種以上との合金、またはグラファイト若しくはグラファイト層間化合物等などから成る薄膜が用いられる。合金の例としては、マグネシウム−銀合金、マグネシウム−インジウム合金、マグネシウム−アルミニウム合金、インジウム−銀合金、リチウム−アルミニウム合金、リチウム−マグネシウム合金、リチウム−インジウム合金、カルシウム−アルミニウム合金などが挙げられる。
【００８０】
図示しない保護膜は、たとえば蒸着法およびＣＶＤによって形成することができる。たとえばＣＶＤによって窒化シリコン膜を発光素子２４の厚み方向Ｚの一方側から堆積させることによって、発光素子２４を覆う保護膜を形成することができる。なお、保護膜の替えて、板状の封止基板を制御基板２２に貼り付けて、発光素子２４を封止してもよい。
【００８１】
以上説明した本実施の形態の発光装置２２によれば、前述の実施の形態の低電気抵抗の導電膜を形成する方法を用いて各電極、キャパシタンスおよび配線を形成するので、これらを意図する形状に高精度にパターニングすることができる。これによって塗布法を用いたとしても所期の性能を示すトランジスタ、キャパシタンスおよび配線を得ることができる。また、各電極、キャパシタンスの導体板および配線と、これらが設けられる絶縁膜（第１の下地層２６、中間層２７、および第２の下地層２３）との接着性が高いので、塗布法を用いたとしても信頼性の高いトランジスタ、キャパシタンスおよび配線を得ることができる。
【００８２】
本実施の形態における切替用トランジスタ３１および駆動用トランジスタ３２は、ボトムゲート型のＦＥＴであるが、トップゲート型のＦＥＴであってもよい。また本実施の形態における発光素子２４はボトムエミッション型の有機ＥＬ素子としたけれども、トップエミッション型の有機ＥＬ素子であってもよい。なお、発光素子２４にトップエミッション型の有機ＥＬ素子を用いた場合には、制御基板２２に形成されるトランジスタなどの素子によって光が減衰しないので、厚み方向Ｚの一方から見て発光素子２４と、トランジスタなどの素子とが重なる部分にも発光素子２４を形成した方が、発光領域を大きくすることができるので好ましい。この場合、一方の電極５６を図１に示す低電気抵抗の導電膜を形成する方法を用いて形成し、さらに一方の電極５６上に前述したＩＴＯおよびＩＺＯなどを積層して積層体を形成し、陽極として機能させてもよい。
【実施例１】
【００８３】
実施例１として５μｍの線幅で延びる低電気抵抗の導電膜１を複数本形成した。基板３としては、ガラス基板（コーニング（株）製、「＃１７３７」）を用いた。次にスピンコーターを用いて、５００ｒｐｍで５秒間回転させ、さらに２０００ｒｐｍで２０秒間回転させる条件で基板１の表面上にスピンオングラス（住友化学（株）製、「ＳＵＭＩＫＡ  ＦＩＬＭ  ＳＦ−１０１４」）を塗布した。このスピンオングラスは、溶媒として酢酸ブチル（沸点１２５℃）を３６質量％含有し、酢酸ブチルの沸点が、複数の溶媒の沸点の中で最も高い。次に加熱処理Ａとして、ホットプレートを用いてスピンオングラスが塗布された基板を９０℃（第３の温度Ｔ３）で１２０秒間加熱して、膜厚が約４００ｎｍの絶縁膜２を形成した。
【００８４】
次に導電膜用の塗布液としてナノＡｇインク（アルバックマテリア（株）製、「Ｌ−Ａｇ１Ｔ」）を用い、スピンコーターを用いて７００ｒｐｍで２０ｓ秒間回転させる条件で絶縁膜２上に塗布液を塗布した。次に加熱処理Ｂとして、オーブンを用いてナノＡｇインクが塗布された基板を１５０℃（第１の温度Ｔ１）で１０分間加熱して高電気抵抗の導電膜６を形成した。加熱処理Ｂ後の高電気抵抗の導電膜６の比抵抗は、約１０Ω・ｃｍであった。
【００８５】
次にポジ型のフォトレジスト（東京応化工業（株）製、「ＯＦＰＲ−ＰＲ１３  ＰＭ」）を高電気抵抗の導電膜６上の表面上にスピンコーターを用いて１０００ｒｐｍで７秒間回転させる条件で塗布し、オーブンにおいて１２０℃で１２０秒間加熱してプリベーク処理を行った。次に露光を行い、さらに２５℃の現像液（ナガセケムテックス（株）「ＮＰＤ-１８」）を用いて現像した。具体的には現像液に３０秒間浸漬し、次に流水でリンス処理を行い、さらにスピン乾燥した。次にオーブンを用いて１３０℃で１０分間加熱してポストベーク処理を行い、保護膜８を形成した。
【００８６】
次にリン酸、酢酸、水からなる２５℃のエッチャントを用いてエッチングを行い、高電気抵抗の導電膜６をパターニングした。具体的にはエッチャントに２００秒間浸漬し、次に流水でリンス処理を行い、さらにスピン乾燥させた。次にレジスト剥離装置において、２５℃のレジスト剥離液（３質量％のＫＯＨ水溶液）を用いて保護膜８を剥離した。
【００８７】
次に加熱処理Ｃとして、オーブンを用いて基板を２００℃（第２の温度Ｔ２）で３０分間加熱して低電気抵抗の導電膜１を形成した。加熱処理Ｃ後の低電気抵抗の導電膜１の比抵抗は９μΩ・ｃｍであり、膜厚は７００ｎｍであった。
【００８８】
（比較例１）
比較例１として加熱処理Ａおよび加熱処理Ｂの加熱条件のみを前述の実施例の製法と異ならせて導電膜を形成した。具体的には、加熱処理Ａでは、２００℃で３０分間加熱し、加熱処理Ｂでは、２００℃で１０分間加熱した。加熱処理Ｂ後の導電膜の比抵抗は、９μΩ・ｃｍであった。
【００８９】
実施例１では、５μｍの線幅で延びる導電膜を形成することができた。しかしながら比較例１では、エッチングの工程およびレジストを剥離する工程において、導電膜が途中で切れたり、導電膜の線幅が５μｍよりも広く不均一となったりして、意図する線幅の導電膜を形成することができなかった。
【００９０】
次に、導電膜と絶縁膜との接着性を確認する剥離試験を行うために、絶縁膜上に導電膜を形成した。この導電膜には、加熱処理Ｂ以後のパターニングなどの処理を行っていない。
【実施例２】
【００９１】
実施例２として実施例１と同じ条件で加熱処理Ｂまでの処理を施し、絶縁膜の全表面に導電膜を形成した。
【００９２】
（比較例２）
比較例２として、比較例１の加熱処理Ｂまでの処理を施し、絶縁膜の全表面に導電膜を形成した。加熱処理Ｂ後の導電膜の比抵抗は、９μΩ・ｃｍであった。
【００９３】
（比較例３）
比較例３として、比較例２の加熱処理Ｂの加熱温度のみを異ならせて、絶縁膜上に導電膜を形成した。加熱処理Ｂの加熱温度を１５０℃とした。加熱処理Ｂ後の導電膜の比抵抗は、１０Ω・ｃｍであった。
【００９４】
実施例２、比較例２、比較例３の導電膜に対して行った剥離試験の結果を表１に示す。剥離試験では、導電膜側からガラス基板に向けて碁盤状に切れ目を入れ（クロスカット）、クロスカットが施された導電膜の表面にテープを貼り付けて、さらにこのテープを剥がした。実施例２、比較例２、比較例３に係る導電膜に対する剥離試験は、それぞれ同一の条件で行った。
【００９５】
【表１】
0005463619.tif 000002
【００９６】
実施例２では、導電膜が剥離しなかったが、比較例２および比較例３では導電膜がテープを剥がすときに剥離した。このように、いわゆる生乾き状態の絶縁膜に導電膜を形成することによって、絶縁膜と導電膜との接着性が向上することを確認した。
【図面の簡単な説明】
【００９７】
【図１】本発明の実施の一形態の導電膜の形成方法によって導電膜を形成するときの工程断面図である。
【図２】表示装置２１を模式的に示す断面図である。
【図３】表示装置２１を模式的に示す平面図である。
【図４】表示装置２１の等価回路図である。
【図５】表示装置２１の製造工程を模式的に示す断面図である。
【図６】表示装置２１の製造工程を模式的に示す断面図である。
【図７】表示装置２１の製造工程を模式的に示す断面図である。
【図８】表示装置２１の製造工程を模式的に示す断面図である。
【図９】表示装置２１の製造工程を模式的に示す断面図である。
【図１０】表示装置２１の製造工程を模式的に示す断面図である。
【符号の説明】
【００９８】
１  低電気抵抗の導電膜
２  絶縁膜
３  基板
４  絶縁膜用の膜
５  導電膜用の膜
６  高電気抵抗の導電膜
７  保護膜用の膜
８  保護膜
２１  表示装置
２２  制御基板
２３  第２の下地層
２４  発光素子
２５  基板本体
２６  第１の下地層
２７  中間層
３１  切替用トランジスタ
３２  駆動用トランジスタ
３３  キャパシタンス
３４  第１ゲート電極
３５  第１ソース電極
３６  第１ドレイン電極
３７  第１半導体層
３８  第１ゲート絶縁膜
４１  第２ゲート電極
４２  第２ソース電極
４３  第２ドレイン電極
４４  第２半導体層
４５  第２ゲート絶縁膜
５３  誘電体部
５６  一方の電極
５７  他方の電極
５８  有機層
５９  バンク
【図１】
0005463619.tif 000003
【図２】
0005463619.tif 000004
【図３】
0005463619.tif 000005
【図４】
0005463619.tif 000006
【図５】
0005463619.tif 000007
【図６】
0005463619.tif 000008
【図７】
0005463619.tif 000009
【図８】
0005463619.tif 000010
【図９】
0005463619.tif 000011
【図１０】
0005463619.tif 000012