(57)【特許請求の範囲】
【請求項１】
クロック信号に基づいて昇圧を行うチャージポンプ回路と、
前記チャージポンプ回路の出力電圧に比例する電圧と基準電圧とが初段の非反転入力信号と反転入力信号として入力され、前段の差動出力信号と基準電圧とが後段の非反転入力信号と反転入力信号として入力され、最終段の差動出力信号が前記チャージポンプ回路の動作制御電圧信号として前記チャージポンプ回路の動作を制御する縦続接続された複数の差動増幅回路と、
を備え、
前記縦続接続された複数の差動増幅回路は、各段の差動出力信号が当該段の反転入力信号として帰還されるようにそれぞれ負帰還接続されていることを特徴とする昇圧回路。
【請求項２】
発振回路を更に備え、
前記チャージポンプ回路は、前記発振回路の発振周波数に基づいて振幅が前記最終段の差動出力信号により制御される前記クロック信号を生成するクロックバッファを備え、前記クロックバッファが出力するクロック信号の電圧振幅に基づいて前記チャージポンプ回路の昇圧能力が制御されることを特徴とする請求項１記載の昇圧回路。
【請求項３】
前記基準電圧を第１の基準電圧としたときに、前記第１の基準電圧と第２の基準電圧とを出力する基準電圧生成回路を更に備え、
前記第２の基準電圧と前記チャージポンプ回路の出力電圧とを抵抗分圧した電圧が前記チャージポンプ回路の出力電圧に比例する電圧として前記初段に入力されることを特徴とする請求項１または２記載の昇圧回路。
【請求項４】
前記初段の前段にさらにユニティゲインアンプを備え、前記チャージポンプ回路の出力電圧に比例する電圧が前記ユニティゲインアンプを介してインピーダンス変換されて前記初段に入力されることを特徴とする請求項１乃至３いずれか１項記載の昇圧回路。
【請求項５】
前記チャージポンプ回路が負電圧の絶対値が大きくなるように昇圧して出力するチャージポンプ回路であって、
前記縦続接続された複数の差動増幅回路は全体として、前記チャージポンプ回路の出力電圧に比例する電圧が、下降すれば前記チャージポンプ回路の昇圧能力を減少させ、上昇すれば前記チャージポンプ回路の昇圧能力を増加させるように接続されていることを特徴とする請求項１乃至４いずれか１項記載の昇圧回路。
【請求項６】
前記チャージポンプ回路が正電圧を昇圧して出力するチャージポンプ回路であって、
前記縦続接続された複数の差動増幅回路は全体として、前記チャージポンプ回路の出力電圧に比例する電圧が、上昇すれば前記チャージポンプ回路の昇圧能力を減少させ、下降すれば前記チャージポンプ回路の昇圧能力を増加させるように接続されていることを特徴とする請求項１乃至４いずれか１項記載の昇圧回路。
【請求項７】
前記チャージポンプ回路の電圧出力端子と、第１のノードと、の間に接続された第１の抵抗と、
前記基準電圧生成回路の前記第２の基準電圧を出力する第２基準電圧出力端子と、前記第１のノードと、の間に接続された第２の抵抗と、
をさらに備え、
前記複数縦続接続された差動増幅回路は、
第１の差動増幅回路と、
前記第１の差動増幅回路の差動出力端子が第３の抵抗を介して反転入力端子に接続され、差動出力端子と前記反転入力端子が第４の抵抗を介して接続され、前記第１の基準電圧を出力する前記基準電圧生成回路の第１基準電圧出力端子が非反転入力端子に接続され、前記差動出力端子が前記クロックバッファの電源端子に接続された第２の差動増幅回路と、
を備え、
前記第１の差動増幅回路は、
反転入力端子が第５の抵抗を介して前記第１のノードに接続されるとともに、第６の抵抗を介して当該差動増幅回路の差動出力端子に接続され、
非反転入力端子が前記第１基準電圧出力端子に接続されていることを特徴とする請求項３記載の昇圧回路。
【請求項８】
前記チャージポンプ回路の電圧出力端子と、第１のノードと、の間に接続された第１の抵抗と、
前記第２の基準電圧を出力する前記基準電圧生成回路の第２基準電圧出力端子と、前記第１のノードと、の間に接続された第２の抵抗と、
非反転入力端子が前記第１のノードに接続され、反転入力端子が差動出力端子に接続されたユニティゲインアンプと、
をさらに備え、
前記複数縦続接続された差動増幅回路は、
第１の差動増幅回路と、
前記第１の差動増幅回路の差動出力端子が第３の抵抗を介して反転入力端子に接続され、差動出力端子と前記反転入力端子が第４の抵抗を介して接続され、前記第１の基準電圧を出力する前記基準電圧生成回路の第１基準電圧出力端子が非反転入力端子に接続され、前記差動出力端子が前記クロックバッファの電源端子に接続された第２の差動増幅回路と、
を備え、
前記第１の差動増幅回路は、
反転入力端子が第５の抵抗を介して前記ユニティゲインアンプの差動出力端子に接続されるとともに、第６の抵抗を介して当該差動増幅回路の差動出力端子に接続され、
非反転入力端子が前記第１基準電圧出力端子に接続されていることを特徴とする請求項３記載の昇圧回路。
【請求項９】
前記請求項１乃至８いずれか１項記載の昇圧回路が単一の半導体基板の上に形成されていることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧回路に関する。特に、出力電圧にリップルが生じることを防ぐ昇圧回路及び昇圧回路を内蔵する半導体集積回路に関する。
【背景技術】
【０００２】
近年の携帯電話等のモバイル機器の普及には目覚ましいものがある。特に携帯電話の普及率は、日本では９割を超え、世界全体で見るとおよそ５割となる。それら通信機器は年々、高機能化・高集積化・省電力化の一途を辿っており、搭載される部品１点１点に対しても上記高機能化・高集積化・省電力化が求められている。携帯電話等のモバイル機器には、省電力化や小型・軽量化の恩恵を受ける為に、電源電圧を昇圧して回路に供給することが出来るＤＣ−ＤＣコンバータの技術が広く使われている。一定の性能を満たす為には、ＤＣ−ＤＣコンバータ回路が安定して動作して、一定の出力を得るのが望ましい。
【０００３】
特許文献１には、スイッチング時のノイズ発生を抑制することができるＤＣ／ＤＣコンバータが記載されている。図５は、特許文献１に記載されている昇圧回路の技術を説明するために、特許文献１に記載されている内容に発明者が手を加えて作成した参考例１による昇圧回路の回路ブロック図である。
【０００４】
図５を引用して参考例１による昇圧回路の構成と動作について説明する。図５に記載の昇圧回路は、グランド電位ＧＮＤに対して正の電圧ＶＤＤを出力する電源３０１を用いてグランド電位ＧＮＤより低い負の電圧を昇圧する昇圧回路である。この参考例１の昇圧回路では、電源３０１から電源電圧ＶＤＤが発振回路３０２と電圧比較用アンプ１０６に供給される。チャージポンプ回路３０３は発振回路３０２の出力するクロック信号と電圧比較用アンプ１０６の出力する制御電圧Ｖｎ２とに基づいて昇圧動作を行い、出力端子１０７から負に（電圧の絶対値が）昇圧された電圧ＶＣＰＬを出力する。図５の昇圧回路では、出力電圧ＶＣＰＬを安定化させるために、第１の基準電圧Ｖｒ１と第２の基準電圧Ｖｒ２を用いて電圧比較用アンプ１０６の出力する制御電圧Ｖｎ２を制御し、制御電圧Ｖｎ２の電圧値によってチャージポンプ回路３０３の動作をさらに制御している。
【０００５】
具体的には、出力端子１０７と第１の基準電圧Ｖｒ１を出力する基準電圧源１０４との間に直列に接続された抵抗Ｒ２、Ｒ１を設け、そのＲ２、Ｒ１の接続点の第１ノードＶｎ１を電圧比較用アンプ１０６の非反転入力端子へ接続している。電圧比較用アンプ１０６の反転入力端子には、別の基準電圧源１０５が出力する第２の基準電圧Ｖｒ２が接続される。この構成により、電圧比較用アンプ１０６及びチャージポンプ回路３０３全体で負帰還がかかっており、第１ノードの電圧Ｖｎ１と第２の基準電圧Ｖｒ２の電圧値が等しくなるようにチャージポンプ回路３０３の昇圧電圧を制御している。
【０００６】
この動作についてさらに詳しく説明する。発振回路３０２から出力された一定のパルス波はチャージポンプ回路（昇圧回路）３０３へと入力されて、昇圧動作により昇圧された電圧が電圧出力端子１０７から出力される。電圧出力端子１０７と基準電圧源１０４との間に接続されたＲ１、Ｒ２からなる電圧検出回路には、以下の式（１）で示す電流Ｉｎ１が流れる。
【０００７】
Ｉｎ１＝（Ｖｒ１−ＶＣＰＬ）／（Ｒ１＋Ｒ２）      式（１）
【０００８】
よって、Ｒ１とＲ２の接続点の電位Ｖｎ１は、式（２）式で表される。
【０００９】
Ｖｎ１＝Ｖｒ１−Ｒ２×Ｉｎ１＝Ｖｒ１−（Ｒ２／（Ｒ１＋Ｒ２））×（Ｖｒ１−ＶＣＰＬ）      式（２）
【００１０】
ここで、電圧比較用アンプ１０６に入力されるＶｎ１、Ｖｒ２は、Ｖｎ１＝Ｖｒ２となるような動作をするので、式（３）が成立する。
【００１１】
Ｖｎ１＝Ｖｒ１−（Ｒ２／（Ｒ１＋Ｒ２））×（Ｖｒ１−ＶＣＰＬ）＝Ｖｒ２      式（３）
【００１２】
式（３）を整理すると式（４）が得られる。
【００１３】
ＶＣＰＬ＝Ｖｒ１−（（Ｒ１＋Ｒ２）／Ｒ２）×（Ｖｒ１−Ｖｒ２）      式（４）
【００１４】
式（４）によれば、昇圧回路の出力電圧ＶＣＰＬは、第１、第２の基準電圧Ｖｒ１、Ｖｒ２の電圧値と抵抗Ｒ１、Ｒ２の抵抗値によって決定され、その値は常に一定となることが分かる。
【００１５】
特許文献２には、別の昇圧回路が記載されている。図７は、特許文献２に記載されている技術内容を発明者がさらに補って作成した参考例２による昇圧回路の回路ブロック図である。図７を用いてこの参考例２による昇圧回路の構成と動作について説明する。電源３０１からは電源電圧ＶＤＤが、発振回路３０２と電圧電流変換回路（ＯＴＡ）２０５、バッファ回路２０７に供給される。電圧電流変換回路（ＯＴＡ）２０５は、第１のノードＶｎ１の電圧と基準電圧ＶＳＳとを入力し、第１のノードＶｎ１の電圧と基準電圧ＶＳＳとの電位差を電流に変換し、出力電流Ｉｏとして出力する。第１のノードＶｎ１は、電圧出力端子２０７から出力される出力電圧ＶＣＰＬと基準電圧生成回路２０４が出力する基準電圧Ｖｒ／ｎとを抵抗Ｒと抵抗ｎＲとで抵抗分割したノードである。さらに、電圧電流変換回路２０５の出力電流Ｉｏをチャージする入力容量Ｃｉｎを備え、入力容量Ｃｉｎにチャージされた出力電流Ｉｏは、電圧Ｖｎ２ｉを発生させて、バッファ回路２１２へと入力される。バッファ回路２１２は入力電圧信号Ｖｎ２ｉと電圧値が同一で出力インピーダンスが低い制御電圧信号Ｖｎ２として出力する。この制御電圧信号Ｖｎ２は、チャージポンプ回路３０３に供給され、チャージポンプ回路３０３の昇圧動作を制御する。また、チャージポンプ回路３０３には、発振回路３０２の出力信号が入力し、この発振回路の出力信号に基づくチャージポンプ回路３０３の昇圧動作を制御電圧信号Ｖｎ２の電圧値で制御することによりチャージポンプ回路３０３の出力電圧ＶＣＰＬの安定化を図っている。図８に電圧電流変換回路（ＯＴＡ）２０５の内部回路図、図９にバッファ回路２１２の内部回路図を示す。
【００１６】
図７に示す参考例２において、第１のノードの電圧値Ｖｎ１は、以下に示す式（５）で表される。
【００１７】
Ｖｎ１＝（ＶＣＰＬ−（ＶＣＰＬ−（Ｖｒ／ｎ））／（Ｒ＋ｎＲ））×ｎＲ
＝ＶＣＰＬ−（（ＶＣＰＬ×ｎＲ−Ｖｒ×Ｒ）／（Ｒ＋ｎＲ））      式（５）
【００１８】
式（５）をさらに変形すると、式（６）を経由して、式（７）が得られる。
【００１９】
Ｖｎ１×（Ｒ＋ｎＲ）＝ＶＣＰＬ×（Ｒ＋ｎＲ）−（ＶＣＰＬ×ｎＲ−Ｖｒ×Ｒ）
＝ＶＣＰＬ×Ｒ＋Ｖｒ×Ｒ      式（６）
【００２０】
Ｖｎ１＝（（ＶＣＰＬ＋Ｖｒ）×Ｒ）／（（１＋ｎ）×Ｒ）
＝（ＶＣＰＬ＋Ｖｒ）／（１＋ｎ）      式（７）
【００２１】
次に、図７に示す参考例２の動作について説明する。電圧電流変換回路２０５は、入力端子に入力される電位差Ｖｄ（＝Ｖｎ１−ＶＳＳ）によってその出力電流Ｉｏのレベルが変わる特性を有するが、電位差Ｖｄが一定電圧範囲内にあれば、出力電流Ｉｏは電位差Ｖｄに比例して発生する線形的な特性を有し、電位差Ｖｄが一定範囲を逸脱すれば、電位差Ｖｄに関係なく最大出力電流Ｉｏ＿ｍａｘとして発生する飽和特性を有する。この電圧電流変換回路２０５の出力電流特性を図１０の電圧電流特性図に示す。図１０は横軸に第１のノードＶｎ１と基準電圧ＶＳＳとの電位差Ｖｄ＝Ｖｎ１−Ｖｓｓをプロットし、縦軸に出力電流Ｉｏをプロットしている。電位差Ｖｄが正の場合（図１０中のＡ及びＢの電圧範囲）は出力電圧ＶＣＰＬが目標電圧Ｖｒよりも高い（絶対値が低い）場合の出力電流Ｉｏを示し、電位差Ｖｄが負の場合（図１０中のＣ及びＤの電圧範囲）は出力電圧ＶＣＰＬが目標電圧Ｖｒよりも低い（絶対値が高い）場合の出力電流Ｉｏを示している。
【００２２】
また、電圧電流変換回路２０５に入力される電位差Ｖｄにより出力電流Ｉｏの値は決定されるが、電圧範囲Ｂ、Ｃを例に取ると、出力電圧ＶＣＰＬが目標電圧Ｖｒに近くなるにつれて、電位差Ｖｄが小さくなる為、Ｖｎ２ｉ、Ｖｎ２および出力電圧ＶＣＰＬの上昇量も減少する。従って、図１０のＡ〜Ｄの電圧範囲それぞれの時間ｔに対する出力電圧ＶＣＰＬの特性は、図１１のようになる。例えば、出力電圧ＶＣＰＬが目標電圧Ｖｒより僅かに電位が低くなった場合、電位差が小さい為Ｖｎ２ｉ、Ｖｎ２の上昇速度を低下させて、それに応じて出力電圧ＶＣＰＬの上昇速度も低下するので、目標電圧Ｖｒ付近のリップルを最小化させることが可能となる。なお、図７において、基準電圧ＶＳＳ、Ｖｒ／ｎの電圧値、抵抗Ｒ、ｎＲの比率、電圧電流変換回路２０５への非反転入力端子と反転入力端子との接続を買えることにより、図７の昇圧回路の昇圧電圧は正電圧出力、負電圧出力のどちらに用いることもできる。
【００２３】
また、特許文献３には、特許文献３の図１を参照すると、昇圧電圧の大きさを検知して発振器の動作状態を制御する電圧検知回路１５に加えて昇圧回路の出力と昇圧回路の負荷回路１０との間に負荷回路の動作状態を検出する機能を有する回路１６を接続することにより、その検出結果により昇圧回路の電流供給能力を能動的に調整する機能を有する半導体集積回路が記載されている。
【００２４】
さらに、特許文献４には、特許文献４の図１を参照すると、入力端子７と出力端子９の間に第１と第２の整流素子１０、１１が直列に接続され、電荷がそれらの整流素子１０、１１を順に移動して出力コンデンサ１２に蓄積されることにより出力端子９から所定の電圧を出力するものにおいて、出力端子９からの帰還電圧と基準電圧の差を積分する積分器１５と、第１と第２の整流素子１０、１１の接続点に一端が接続されたブースト用コンデンサ１７と、クロック信号ＣＬＫが入力される電源側及び接地側のトランジスタ３０、３１とそのいずれかに積分器１５の出力電圧に応じた電流を流す可変電流源３２とを有してブースト用コンデンサ１７の他端に出力が接続されるクロック反転器１６と、を備え、
負荷が軽い場合でも出力電圧のリップルの周期が短くリップル電圧が小さいチャージポンプ回路１が記載されている。
【００２５】
特許文献５には、特許文献５の図１を参照すると、昇圧回路の出力を基準電圧と比較し、その誤差信号で充電回路を形成するスイッチングトランジスタの少なくとも一方の導通時の抵抗値を変えて第１コンデンサの充電を制御するようにしたチャージポンプ式昇圧回路が記載されている。
【先行技術文献】
【特許文献】
【００２６】
【特許文献１】特開２００２−１７１７４８号公報
【特許文献２】特開２００６−２６２６９０号公報
【特許文献３】特開２００３−１９９３２９号公報
【特許文献４】特開２００６−１３６１３４号公報
【特許文献５】特開平６−３５１２２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２７】
以下の分析は本発明により与えられる。参考例１では、図６に参考例１の電圧比較用アンプ１０６の出力する制御電圧Ｖｎ２と出力端子１０７から出力される出力電圧ＶＣＰＬの出力波形を示すとおり、電圧比較用アンプ１０６の応答速度に比べて、チャージポンプ回路３０３の充放電時間が非常にゆっくりとしたものであるために、応答遅れ（Ｄｅｌａｙ）が生じ、結果として電圧比較用アンプ１０６の出力する制御電圧Ｖｎ２及び出力端子１０７から出力される出力電圧ＶＣＰＬに大きなリップル電圧が現れることである。この応答遅れの為に、余計に昇圧してしまい、結果としてリップル電圧が大きくなる。このリップル電圧が大きいと他の回路の安定した動作が阻害される。
【００２８】
一方、参考例２では、チャージポンプ回路の出力電圧ＶＣＰＬが目標電圧に近づくにつれてチャージポンプ回路の昇圧能力が一定になるように制御するので、比較例１に比べるとリップル電圧を小さくすることができる。しかし、参考例２では、電圧電流変換回路の出力電流を積分して電圧に変換するために容量Ｃｉｎが必要であり、チャージポンプ回路全体の応答速度を考えると容量Ｃｉｎの容量値をある程度大きくする必要がある。昇圧回路全体の半導体集積回路化を考える場合には、一般的に大きな容量値を少ない面積で集積化することが困難である。また、特許文献１乃至５には、全体を半導体集積回路化したときに、少ない面積で安定した出力電圧を得ることができる昇圧回路は記載されていない。
【課題を解決するための手段】
【００２９】
本発明の１つの側面による昇圧回路は、クロック信号に基づいて昇圧を行うチャージポンプ回路と、前記チャージポンプ回路の出力電圧に比例する電圧と基準電圧とが初段の非反転入力信号と反転入力信号として入力され、前段の差動出力信号と基準電圧とが後段の非反転入力信号と反転入力信号として入力され、最終段の差動出力信号が前記チャージポンプ回路の動作制御電圧信号として前記チャージポンプ回路の動作を制御する縦続接続された複数の差動増幅回路と、を備え、前記縦続接続された複数の差動増幅回路は、各段の差動出力信号が当該段の反転入力信号として帰還されるようにそれぞれ負帰還接続されている。
【００３０】
また、本発明の他の側面による半導体集積回路は、上記昇圧回路が単一の半導体基板の上に形成されている。
【発明の効果】
【００３１】
本発明によれば、縦続接続された複数の差動増幅回路は、全体としてチャージポンプ回路の出力電圧が一定になるようにチャージポンプ回路を制御するとともに、縦続接続された複数の差動増幅回路は、各段の差動出力信号が当該段の反転入力信号として帰還されるようにそれぞれ負帰還接続されているので、出力電圧の変化を緩和させ、安定化させることができる。また、出力電圧の安定化のために大きな容量を必要としないので、半導体集積回路化した場合に面積を小さくすることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施例１による昇圧回路全体の回路ブロック図である。
【図２】本発明に用いることのできるクロックバッファの内部回路図の一例である。
【図３】実施例１による昇圧回路のタイミングチャートの一例である。
【図４】実施例２による昇圧回路の回路ブロック図である。
【図５】特許文献１の記載に基づく参考例１による昇圧回路の回路ブロック図である。
【図６】参考例１のタイミングチャートである。
【図７】特許文献２の記載に基づく参考例２による昇圧回路の回路ブロック図である。
【図８】参考例２における電圧電流変換回路の一例を示す回路図である。
【図９】参考例２におけるバッファ回路の一例を示す回路図である。
【図１０】参考例２における電圧電流変換回路の電圧電流特性図である。
【図１１】参考例２における昇圧回路の出力電圧を示す図である。
【図１２】実施例３による昇圧回路の回路ブロック図である。
【発明を実施するための形態】
【００３３】
本発明の実施形態の概要について、必要に応じて図面を参照して説明する。なお、概要の説明において引用する図面及び図面の符号は実施形態の一例として示すものであり、それにより本発明による実施形態のバリエーションを制限するものではない。
【００３４】
一実施形態の昇圧回路３００、３００Ａ、３００Ｂは、一例を図１、図４、図１２に示すように、クロック信号に基づいて昇圧を行うチャージポンプ回路３０３、３０３Ａと、チャージポンプ回路３０３、３０３Ａの出力電圧ＶＣＰＬ、ＶＣＰＬＡに比例する電圧Ｖｎ１、Ｖｎ１Ａと基準電圧Ｖｒ１、Ｖｒ１Ａとが初段の非反転入力信号と反転入力信号として入力され、前段の差動出力信号Ｖｎ３と基準電圧Ｖｒ１、Ｖｒ１Ａとが後段の非反転入力信号と反転入力信号として入力され、最終段の差動出力信号（制御電圧Ｖｎ２）がチャージポンプ回路３０３、３０３Ａの動作制御電圧信号としてチャージポンプ回路３０３、３０３Ａの動作を制御する縦続接続された複数の差動増幅回路（３０９または３０９Ａと、３１１）と、を備え、縦続接続された複数の差動増幅回路（３０９または３０９Ａと、３１１）は、各段の差動出力信号が当該段の反転入力信号として帰還されるようにそれぞれ負帰還接続されている（３０９、３０９Ａ、３１１の差動出力端子は、それぞれ抵抗Ｒ６、Ｒ６Ａ、Ｒ４を介してそれぞれの反転入力端子に接続）。
【００３５】
また、一実施形態の昇圧回路３００、３００Ａ、３００Ｂは、発振回路３０２を更に備え、チャージポンプ回路３０３、３０３Ａは、発振回路３０２の発振周波数に基づいて振幅が最終段の差動出力信号（制御電圧Ｖｎ２）により制御されるクロック信号を生成するクロックバッファ３１３（図２参照）を備え、クロックバッファ３１３が出力するクロック信号の電圧振幅に基づいてチャージポンプ回路３０３、３０３Ａの昇圧能力が制御されることが好ましい。
【００３６】
また、基準電圧Ｖｒ１、Ｖｒ１Ａを第１の基準電圧としたときに、第１の基準電圧Ｖｒ１、Ｖｒ１Ａと第２の基準電圧Ｖｒ２、Ｖｒ２Ａとを出力する基準電圧生成回路３０４、３０４Ａを更に備え、第２の基準電圧Ｖｒ２、Ｖｒ２Ａとチャージポンプ回路３０３、３０３Ａの出力電圧とを抵抗分圧した電圧Ｖｎ１、Ｖｎ１Ａがチャージポンプ回路３０３、３０３Ａの出力電圧に比例する電圧として初段３０９、３０９Ａに入力されることが好ましい。
【００３７】
また、図１に一例を示すように、初段３０９の前段にさらにユニティゲインアンプ３０６を備え、チャージポンプ回路３０３の出力電圧ＶＣＰＬに比例する電圧Ｖｎ１がユニティゲインアンプ３０６を介してインピーダンス変換されて初段３０９に入力されることが好ましい。
【００３８】
また、図１、図４に一例を示すように、チャージポンプ回路３０３が負電圧の絶対値が大きくなるように昇圧して出力するチャージポンプ回路３０３であって、縦続接続された複数の差動増幅回路３０９、３１１は全体として、チャージポンプ回路３０３の出力電圧ＶＣＰＬに比例する電圧Ｖｎ１が、下降すればチャージポンプ回路３０３の昇圧能力を減少させ、上昇すればチャージポンプ回路３０３の昇圧能力を増加させるように接続されていることが好ましい。
【００３９】
また、図１２に一例を示すように、チャージポンプ回路が正電圧を昇圧して出力するチャージポンプ回路３０３Ａであって、縦続接続された複数の差動増幅回路３０９Ａ、３１１は全体として、前記チャージポンプ回路の出力電圧ＶＣＰＬに比例する電圧Ｖｎ１Ａが、上昇すればチャージポンプ回路３０３Ａの昇圧能力を減少させ、下降すればチャージポンプ回路３０３Ａの昇圧能力を増加させるように接続されていることが好ましい。
【００４０】
また、図４に一例を示すように、昇圧回路３００Ａは、チャージポンプ回路３０３の電圧出力端子ＶＣＰＬと、第１のノードＶｎ１と、の間に接続された第１の抵抗Ｒ１と、基準電圧生成回路３０４の第２の基準電圧Ｖｒ２を出力する第２基準電圧出力端子３１５と、第１のノードＶｎ１と、の間に接続された第２の抵抗Ｒ２と、をさらに備え、複数縦続接続された差動増幅回路３０９、３１１は、第１の差動増幅回路３０９と、第１の差動増幅回路３０９の差動出力端子Ｖｎ３が第３の抵抗Ｒ３を介して反転入力端子に接続され、差動出力端子と反転入力端子が第４の抵抗Ｒ４を介して接続され、第１の基準電圧Ｖｒ１を出力する基準電圧生成回路３０４の第１基準電圧出力端子３０５が非反転入力端子３１０に接続され、差動出力端子がクロックバッファ３１３の電源端子Ｖｎ２ＩＮ（図２参照）に接続された第２の差動増幅回路３１１と、を備え、第１の差動増幅回路３０９は、反転入力端子が第５の抵抗Ｒ５を介して第１のノードＶｎ１に接続されるとともに、第６の抵抗Ｒ６を介して当該差動増幅回路３０９の差動出力端子Ｖｎ３に接続され、非反転入力端子３０８が第１基準電圧出力端子３０５に接続されていることが好ましい。
【００４１】
また、図１に一例を示すように、チャージポンプ回路３０３の電圧出力端子ＶＣＰＬと、第１のノードＶｎ１と、の間に接続された第１の抵抗Ｒ１と、第２の基準電圧Ｖｒ２を出力する基準電圧生成回路３０４の第２基準電圧出力端子３１５と、第１のノードＶｎ１と、の間に接続された第２の抵抗Ｒ２と、非反転入力端子が第１のノードＶｎ１に接続され、反転入力端子が差動出力端子に接続されたユニティゲインアンプ３０６と、をさらに備え、複数縦続接続された差動増幅回路（３０９と３１１）は、第１の差動増幅回路３０９と、第１の差動増幅回路３０９の差動出力端子Ｖｎ３が第３の抵抗Ｒ３を介して反転入力端子に接続され、差動出力端子と反転入力端子が第４の抵抗Ｒ４を介して接続され、第１の基準電圧Ｖｒ１を出力する基準電圧生成回路３０４の第１基準電圧出力端子３０５が非反転入力端子３１０に接続され、差動出力端子がクロックバッファ３１３の電源端子（図２のＶｎ２ＩＮ）に接続された第２の差動増幅回路３１１と、を備え、第１の差動増幅回路３０９は、反転入力端子が第５の抵抗Ｒ５を介してユニティゲインアンプ３０６の差動出力端子に接続されるとともに、第６の抵抗Ｒ６を介して当該差動増幅回路３０９の差動出力端子に接続され、非反転入力端子３０８が第１基準電圧出力端子３０５に接続されていることが好ましい。
【００４２】
また、上記昇圧回路３００、３００Ａ、３００Ｂが単一の半導体基板の上に形成されていることが好ましい。
【００４３】
以上で概要の説明を終了し、より具体的な実施例について、図面を参照して詳しく説明する。
【実施例１】
【００４４】
図１は、実施例１による昇圧回路全体の回路ブロック図である。図１における昇圧回路３００の構成について説明する。電源３０１は、発振回路３０２、基準電圧生成回路３０４、ユニィティゲインアンプ３０６、差動増幅回路３０９、３１１に電源電圧ＶＤＤを供給する。発振回路３０２は、クロック信号を生成し、チャージポンプ回路３０３に供給する。チャージポンプ回路３０３はそのクロック信号を受けて昇圧動作を行う。昇圧回路３０３の出力電圧信号ＶＣＰＬは、昇圧回路３００全体の出力端子である電圧出力端子３０７から出力される。また、基準電圧生成回路３０４は、昇圧回路３００の昇圧動作の基準電圧となる第１の基準電圧Ｖｒ１と第２の基準電圧Ｖｒ２とをそれぞれ第１基準電圧出力端子３０５と第２基準電圧出力端子３１５から出力する。第２基準電圧出力端子３１５と電圧出力端子３０７とは、直列に接続された抵抗Ｒ２とＲ１を介して接続されている。第２基準電圧出力端子３１５から出力される電圧Ｖｒ２と電圧出力端子３０７の出力電圧ＶＣＰＬとを抵抗Ｒ２と抵抗Ｒ１で抵抗分割することにより、抵抗Ｒ２と抵抗Ｒ１の接続点（中間点）である第１のノードＶｎ１に出力電圧ＶＣＰＬに比例する電圧（または、第２基準電圧出力端子３１５から出力される基準電圧と出力電圧ＶＣＰＬとの電位差に比例する電圧）が得られる。
【００４５】
ユニティゲインアンプ３０６は、非反転入力端子が第１のノードＶｎ１に接続され、反転入力端子と差動出力端子が直接接続された差動増幅回路により構成される。このユニティゲインアンプ３０６により第１のノードＶｎ１と同一電圧であって低インピーダンスである出力信号がユニティゲインアンプ３０６の出力端子（差動増幅回路の差動出力端子）から出力される。ユニティゲインアンプ３０６の出力信号は、直列に縦続接続された複数の差動増幅回路３０９、３１１に入力される。縦続接続された複数の差動増幅回路３０９、３１１には、第１の基準電圧Ｖｒ１が入力されており、ユニティゲインアンプ３０６によって低インピーダンスにインピーダンス変換された第１のノードＶｎ１の電位が第１の基準電圧Ｖｒ１と比較され、その比較結果に基づいて制御電圧Ｖｎ２が縦続接続された差動増幅回路３０９、３１１の最終段３１１の差動出力端子から出力される。この制御電圧Ｖｎ２は、昇圧回路３０３のクロックバッファ３１３に電源として供給される。制御電圧Ｖｎ２の電圧値は、クロックバッファ３１３から出力されるクロック信号の振幅値を制御する。
【００４６】
図２は、このクロックバッファ３１３の内部回路図である。図２のＶｎ２ＩＮは制御電圧Ｖｎ２を出力する差動増幅回路３１１の非反転出力端子に接続される。また、ＯＣＮＩＮ端子は、発振回路３０２の出力信号に接続され、ＧＮＤはグランド端子に接続される。図２に示すクロックバッファ３１３によって発振回路３０２の出力するクロック信号は振幅のロウレベルがグランドＧＮＤレベル、振幅のハイレベルがＶｎ２であるクロック信号ＣＬＫ、及びＣＬＫと位相が反転して振幅が同一である信号ＣＬＫＢ、に変換されて出力する。
【００４７】
図１に戻って、昇圧回路３０３は、このクロックバッファ３１３が出力するクロック信号ＣＬＫ、ＣＬＫＢにそれぞれ一端が接続された容量Ｃ１、Ｃ２と、電圧出力端子３０７と接地ＧＮＤとの間に接続された容量Ｃ３と、電圧出力端子３０７と接地ＧＮＤとの間に直列に接続されたダイオードＤｉ３、Ｄｉ２、Ｄｉ３によって構成されている。ダイオードＤｉ３のアノードは電圧出力端子３０７に接続され、ダイオードＤｉ３のカソードとダイオードＤｉ２のアノードは容量Ｃ２の他端に接続され、ダイオードＤｉ２のカソードとダイオードＤｉ１のアノードは容量Ｃ１の他端に接続され、タイオードＤｉ１のカソードはグランド端子ＧＮＤに接続されている。
【００４８】
次に、縦続接続された複数の差動増幅回路３０９、３１１について、内部の接続について説明する。初段（前段）の差動増幅回路３０９の反転入力端子はユニティゲインアンプ３０６の出力端子と抵抗Ｒ５を介して接続されている。また、初段の差動増幅回路３０９の反転入力端子と差動出力端子は抵抗Ｒ６を介して接続され、非反転入力端子３０８は基準電圧生成回路３０４の第１基準電圧出力端子３０５に接続されている。出力端子と反転入力端子とを接続する抵抗Ｒ６はこの演算増幅回路３０９の負帰還回路として機能する。この構成により、初段の差動増幅回路３０９は、ユニティゲインアンプ３０６の出力信号（第１のノードＶｎ１と同電位の信号）と第１の基準電圧Ｖｒ１との電位差を抵抗Ｒ５と抵抗Ｒ６との抵抗値の比によって反転して出力する反転増幅回路として機能する。
【００４９】
後段（最終段）の差動増幅回路３１１は、反転入力端子が前段の差動増幅回路３０９の差動出力端子と抵抗Ｒ３を介して接続され、反転入力端子と差動出力端子は抵抗Ｒ４を介して接続され、非反転入力端子３１０には基準電圧生成回路３１１の第１基準電圧出力端子３０５が接続されている。差動出力端子と反転入力端子とを接続する抵抗Ｒ４はこの演算増幅回路３１１の負帰還回路として機能する。この構成により、最終段の差動増幅回路３１１は、前段の差動増幅回路３０９から出力される信号Ｖｎ３と第１の基準電圧Ｖｒ１との電位差を抵抗Ｒ３と抵抗Ｒ４との抵抗値の比によって反転して出力する反転増幅回路として機能する。
【００５０】
すなわち、縦続接続された差動増幅回路３０９、３１１全体では、初段３０９で反転した信号を最終段３１１でさらに反転しているので、全体としては、ユニティゲインアンプ３０６の出力信号（Ｖｎ１と同一電位）と第１の基準電位Ｖｒ１との電位差を増幅率（Ｒ６／Ｒ５）＊（Ｒ４／Ｒ３）で増幅して出力する非反転増幅回路として機能する。
【００５１】
次に、この昇圧回路の動作について説明する。図１において、抵抗Ｒ１、Ｒ２に流れる電流Ｉｎ１は以下の式（１１）により求められる。
【００５２】
Ｉｎ１＝（Ｖｒ２−ＶＣＰＬ）／（Ｒ１＋Ｒ２）      式（１１）
【００５３】
Ｒ１とＲ２の間の電位Ｖｎ１は、式（１２）により求められる。
【００５４】
Ｖｎ１＝Ｖｒ２−（Ｒ２／（Ｒ１＋Ｒ２））×（Ｖｒ２−ＶＣＰＬ）
＝（１／（Ｒ１＋Ｒ２））×（Ｒ１×Ｖｒ２＋Ｒ２×ＶＣＰＬ）      式（１２）
【００５５】
ユニティゲインアンプ（電圧比較用アンプ）３０６の動作により、第１のノードＶｎ１とユニティゲインアンプ３０６の出力は同一電位となり、差動増幅回路３０９の出力電圧をＶｎ３とすると、以下の式（１３）が成立する。
【００５６】
（Ｖｒ１−Ｖｎ１）／Ｒ５＝（Ｖｎ３−Ｖｒ１）／Ｒ６      式（１３）
【００５７】
式（１３）において、Ｒ５＝Ｒ６とすると式（１４）が得られる。
【００５８】
Ｖｎ３＝−Ｖｎ１＋２Ｖｒ１      式（１４）
【００５９】
また、差動増幅回路３０９と同様に、差動増幅回路３１１の出力電圧（制御電圧）をＶｎ２とすると以下の式（１５）が成立する。
【００６０】
（（Ｖｒ１−Ｖｎ３）／Ｒ３）＝（（Ｖｎ２−Ｖｒ１）／Ｒ４）      式（１５）
【００６１】
式（１５）を、Ｖｎ２について解くと、式（１６）が得られる。
【００６２】
Ｖｎ２＝（Ｒ４／Ｒ３）×（Ｖｒ１−Ｖｎ３）＋Ｖｒ１
＝（（Ｒ３＋Ｒ４）／Ｒ３）×Ｖｒ１−（Ｒ４／Ｒ３）×Ｖｎ３      式（１６）
【００６３】
上記式（１６）に式（１４）を代入すると以下の式（１７）が得られる。
【００６４】
Ｖｎ２＝（（Ｒ３＋Ｒ４）／Ｒ３）×Ｖｒ１−（Ｒ４／Ｒ３）×（−Ｖｎ１＋２Ｖｒ１）
＝（（Ｒ３＋Ｒ４）／Ｒ３）×Ｖｒ１＋（Ｒ４／Ｒ３）×Ｖｎ１−（２Ｒ４／Ｒ３）×Ｖｒ１
＝（（Ｒ３−Ｒ４）／Ｒ３）×Ｖｒ１＋（Ｒ４／Ｒ３）×Ｖｎ１      式（１７）
【００６５】
上記式（１７）に式（１２）を代入すると以下の式（１８）が得られる。
【００６６】
Ｖｎ２＝（（Ｒ３−Ｒ４）／Ｒ３）×Ｖｒ１＋（Ｒ４／Ｒ３）×（（１／（Ｒ１＋Ｒ２））×（Ｒ１×Ｖｒ２＋Ｒ２×ＶＣＰＬ））      式（１８）
【００６７】
上記式（１８）において、Ａ＝Ｖｒ２／Ｖｒ１とおくと、式（１９）が得られる。
【００６８】
Ｖｎ２＝Ｖｒ１×（（（Ｒ３‐Ｒ４）／Ｒ３）＋（（Ａ×Ｒ１）／（Ｒ１＋Ｒ２））×（Ｒ４／Ｒ３））＋（Ｒ４／Ｒ３）×（Ｒ２／（Ｒ１＋Ｒ２））×ＶＣＰＬ      式（１９）
【００６９】
上記式（１９）に示すとおり、Ｖｎ２を求める式の成分の中に、ＶＣＰＬと一定の係数を含ませることによって、ＶＣＰＬに対するＶｎ２の傾きを緩やかにすることが出来る。
よって、図１の回路構成を採ることにより、ＶＣＰＬの安定化とリップル電圧を抑える効果が得られる。
【００７０】
次に、図３に図１の昇圧回路における縦続接続された差動増幅回路の最終段３１１が出力する制御電圧（クロックバッファの電源電圧）Ｖｎ２と昇圧回路全体の出力電圧ＶＣＰＬとの波形図の一例を示す。横軸は時間ｔである。図１の昇圧回路３００は負電圧を出力する昇圧回路であるので、出力電圧ＶＣＰＬがＶＣＰＬの目標電圧ＶＣＰＬｔａｒｇｅｔより高い高電圧（絶対値が低い電圧）である場合は、チャージポンプ回路３０３の昇圧能力が不足しているので、制御電圧Ｖｎ２の電圧を高くしてチャージポンプ回路３０３の昇圧能力を高めるように制御する。一方、チャージポンプ回路３０３の昇圧した電圧ＶＣＰＬが目標電圧ＶＣＰＬｔａｒｇｅｔを超えた場合（ＶＣＰＬがＶＣＰＬｔａｒｇｅｔより低い電圧になった場合）は、制御電圧Ｖｎ２の電圧を低くしてチャージポンプ回路３０３の昇圧能力を緩めるように制御する。ただし、チャージポンプ回路３０３はその回路の特性として、制御電圧Ｖｎ２を変化させても、すぐには出力電圧ＶＣＰＬには反映されず、一定時間（ＣＰｄｅｌａｙ）遅れてから始めて出力電圧ＶＣＰＬに反映される。
【００７１】
しかし、実施例１によれば、縦続接続された差動増幅回路３０９、３１１には、それぞれ差動増幅回路毎に差動出力端子から出力される信号が反転入力信号に帰還されるように負帰還接続されている。具体的には、差動増幅回路３０９の差動出力端子は抵抗Ｒ６を介して反転入力端子に負帰還接続され、差動増幅回路３１１の差動出力端子は抵抗Ｒ４を介して反転入力端子に負帰還接続されている。したがって、制御電圧Ｖｎ２の急激な変化が抑制される。特に、出力電圧ＶＣＰＬと目標電圧ＶＣＰＬｔａｒｇｅｔとの電位差が小さくなればなるほど、制御電圧Ｖｎ２の変化は緩慢になる。したがって、制御電圧Ｖｎ２の変化に対して、出力電圧ＶＣＰＬの変化が一定時間（ＣＰｄｅｌａｙ）遅れたとしても、出力電圧ＶＣＰＬに大きなリップルが乗ることはない。
【００７２】
比較のため、図６に示す参考例１（図５）の昇圧回路の制御電圧Ｖｎ２と出力電圧ＶＣＰＬの波形図を再度参照する。参考例１では、出力電圧ＶＣＰＬの電圧値に比例する電圧Ｖｎ１が電圧比較用アンプ１０６の非反転入力端子に接続され、全体として負帰還が係っているが、電圧比較用アンプ１０６固有の帰還系は設けていない。したがって、出力電圧ＶＣＰＬが目標電圧ＶＣＰＬｔａｒｇｅｔより高いか低いかによって、制御電圧Ｖｎ２の電圧値は大きく変化し、出力電圧ＶＣＰＬの変化が一定時間（ＣＰｄｅｌａｙ）遅れるとその間に出力電圧ＶＣＰＬが目標電圧ＶＣＰＬｔａｒｇｅｔから大きくずれてしまうので、出力電圧ＶＣＰＬにリップルが乗ることは避けられない。
【００７３】
また、実施例１では、出力電圧ＶＣＰＬを検出し、制御電圧Ｖｎ２を出力する経路に大きな容量は必要としない。ユニティゲインアンプ３０６、差動増幅回路３０９、３１１内部の容量Ｃ４、Ｃ５、Ｃ６は発振防止用であり、容量値は小さなものでよい。また、チャージポンプ回路３０３内部の容量Ｃ１、Ｃ２、Ｃ３は昇圧回路として不可欠のものであり、発振回路３０２の発振周波数と昇圧回路の負荷にもよるが、小さな容量とすることも可能である。したがって、昇圧回路全体や他の機能回路を単一半導体基板の上に集積して半導体集積回路とする場合には、大きな容量を用いないので、昇圧回路自体のレイアウト面積を小さくすることができる。
【実施例２】
【００７４】
図４は、実施例２による昇圧回路３００Ａの全体の回路ブロック図である。実施例１の昇圧回路３００（図１）と比べるとユニティゲインアンプ３０６を省略し、第１のノードＶｎ１が抵抗Ｒ５を介して直接初段の差動増幅回路３０９の反転入力端子に接続されている。実施例２は実施例１と同様に負電圧を昇圧する昇圧回路である。その他の構成は、実施例１と同一であるので、詳しい回路の構成の説明は省略する。実施例２によれば、第１のノードＶｎ１の電位は、抵抗Ｒ５に流れる電流によって影響を受けるが、昇圧回路の出力電圧ＶＣＰＬが目標電圧ＶＣＰＬｔａｒｇｅｔに近い電圧まで昇圧した後は、抵抗Ｒ５、抵抗Ｒ６には大きな電流が流れなくなるので、第１のノードＶｎ１の電位が抵抗Ｒ５に流れる電流によって大きな影響を受けることはない。実施例２によれば、ユニティゲインアンプ３０６を設ける必要がないので、ユニティゲインアンプ３０６に流れる電流を削減し、より低消費電流で昇圧回路を動作させることができる。
【実施例３】
【００７５】
図１２は、実施例３による昇圧回路３００Ｂ全体の回路ブロック図である。実施例３は、図４に示す実施例２の負電圧を出力する昇圧回路３００Ａを、正電圧を出力する昇圧回路３００Ｂに変更した昇圧回路である。チャージポンプ回路３０３Ａは、ダイオードＤｉ１Ａ〜Ｄｉ３Ａの向きを実施例１、２のタイオードＤｉ１〜Ｄｉ３とは逆にしてダイオードＤｉ１Ａのアノードを電源電圧ＶＤＤに接続している。また、昇圧回路３００Ｂの出力端子３０７Ａから第２基準電圧出力端子３１５Ａに流れる電流の向きは実施例１、実施例２とは逆である。また、第１のノードＶｎ１Ａは、初段の差動増幅回路３０９Ａの非反転入力端子に接続され、反転入力端子は抵抗Ｒ５Ａを介して基準電圧生成回路３０４Ａの第１基準電圧出力端子３０５Ａに接続されている。すなわち、初段の差動増幅回路３０９Ａは、増幅率がＲ６Ａ／Ｒ５Ａである非反転増幅回路として機能する。実施例３の初段の差動増幅回路３０９Ａの接続も差動出力端子が抵抗Ｒ６Ａを介して反転入力端子に負帰還接続されている。その他の構成は、実施例１、実施例２と同一であり、実施例１、実施例２と同一の効果が正電圧を出力する昇圧回路においても得られる。
【００７６】
以上、説明した各実施例において、昇圧回路の目標電圧は、基準電圧生成回路３０４、３０４Ａが出力する第１の基準電圧Ｖｒ１、Ｖｒ１Ａ、第２の基準電圧Ｖｒ２、Ｖｒ２Ａの電圧値、昇圧回路の出力電圧ＶＣＰＬ、ＶＣＰＬＡと第２の基準電圧Ｖｒ２、Ｖｒ２Ａとを分圧する抵抗の抵抗値の比率により自在に設定することができる。
【００７７】
また、昇圧する電圧を正電圧とするか負電圧とするかについても、チャージポンプ回路の構成と、各段の増幅回路の接続を反転増幅回路として用いるか、非反転増幅回路として用いるかその接続を変える事により、自在に設定することができる。
【００７８】
また、各実施例のチャージポンプ回路は、整流素子と容量を用いるチャージポンプ回路を例示したが、整流素子をＭＯＳトランジスタ等によるスイッチに代えて、スイッチの導通、非導通をクロックに同期して制御することにより、スイッチを整流素子として使用するチャージポンプ回路を用いてもよいことは言うまでもない。
【００７９】
また、各実施例では、２段に縦続接続された増幅回路を用いたが、縦続接続する増幅回路の段数は必要に応じて任意の数に変えることができる。
【００８０】
なお、本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００８１】
１０４、１０５、２０４：基準電圧源
１０６：電圧比較用アンプ
１０７、２０７、３０７：電圧出力端子
２０５：電圧電流変換回路（ＯＴＡ）
２１２：バッファ
３００、３００Ａ、３００Ｂ：昇圧回路
３０１：電源
３０２：発振回路
３０３、３０３Ａ：チャージポンプ回路
３０４、３０４Ａ：基準電圧生成回路
３０５、３０５Ａ：第１基準電圧出力端子
３０６：ユニティゲインアンプ
３０８、３１０：第１基準電圧入力端子（非反転入力端子）
３０９、３０９Ａ、３１１：差動増幅回路
３１３：クロックバッファ
３１５、３１５Ａ：第２基準電圧出力端子
３２１、３２２：インバータ
Ｃ１〜Ｃ６、Ｃ１１、Ｃｉｎ：容量
Ｄｉ１〜Ｄｉ３、Ｄｉ１Ａ〜Ｄｉ３Ａ：ダイオード
Ｒ、Ｒ１〜Ｒ６、Ｒ１Ａ、Ｒ２Ａ、Ｒ５Ａ、Ｒ６Ａ、Ｒ１１〜Ｒ１６、Ｒ２１、Ｒ２２、ｎＲ：抵抗
Ｔｒ１〜Ｔｒ１５、Ｔｒ２１〜Ｔｒ３６、Ｔｒ４１〜Ｔｒ４５：トランジスタ
ＶＣＰＬ、ＶＣＰＬＡ：（昇圧回路の）出力電圧
Ｖｎ１、Ｖｎ１Ａ：第１のノード
Ｖｒ１、Ｖｒ１Ａ：第１の基準電圧
Ｖｒ２、Ｖｒ２Ａ：第２の基準電圧
【図１】
0005479218.tif 000002
【図２】
0005479218.tif 000003
【図３】
0005479218.tif 000004
【図４】
0005479218.tif 000005
【図５】
0005479218.tif 000006
【図６】
0005479218.tif 000007
【図７】
0005479218.tif 000008
【図８】
0005479218.tif 000009
【図９】
0005479218.tif 000010
【図１０】
0005479218.tif 000011
【図１１】
0005479218.tif 000012
【図１２】
0005479218.tif 000013