(57)【特許請求の範囲】
【請求項１】
スイッチング素子を駆動する駆動回路であって、
正極端子と、負極端子と、制御部と、キャパシタを有するチャージポンプ部と、を備えており、
前記正極端子は、直流電源の正極に接続するように構成されており、
前記負極端子は、前記直流電源の負極に接続するように構成されており、
前記制御部は、オン期間において前記スイッチング素子のゲートを前記正極端子に接続させ、オフ期間において前記スイッチング素子の前記ゲートを前記負極端子に接続させるように構成されており、
前記チャージポンプ部の前記キャパシタは、前記オン期間において第１端子が第２端子よりも高電位となるように充電され、前記オフ期間において前記第１端子を前記負極端子に接続するとともに前記第２端子を前記スイッチング素子の前記ゲートに接続するように構成されており、
前記チャージポンプ部は、指示信号に基づいて前記キャパシタに充電される充電電圧値を調整可能に構成されている駆動回路。
【請求項２】
前記チャージポンプ部の前記キャパシタでは、前記オン期間において充電された電荷が前記オフ期間において放電されるように構成されている請求項１に記載の駆動回路。
【請求項３】
前記チャージポンプ部の前記キャパシタでは、ミラー期間が終了する前に、前記オン期間において充電された電荷が放電されるように構成されている請求項２に記載の駆動回路。
【請求項４】
前記チャージポンプ部の前記キャパシタが前記スイッチング素子のゲートに接続されるタイミングは、前記スイッチング素子の前記ゲートを前記負極端子に接続させるタイミングと同期する請求項１〜３のいずれか一項に記載の駆動回路。
【請求項５】
前記オフ期間において、前記スイッチング素子の前記ゲートに印加される駆動電圧を検出する検出部をさらに備えており、
前記駆動電圧が所定値となるように、前記指示信号が調整される請求項１〜４のいずれか一項に記載の駆動回路。
【請求項６】
スイッチング素子を駆動する駆動回路であって、
第１極端子と、第２極端子と、制御部と、キャパシタを有するチャージポンプ部と、を備えており、
前記第１極端子は、直流電源の一方の極性に接続するように構成されており、
前記第２極端子は、前記直流電源の他方の極性に接続するように構成されており、
前記制御部は、第１期間において前記スイッチング素子のゲートを前記第１極端子に接続させ、第２期間において前記スイッチング素子の前記ゲートを前記第２極端子に接続させるように構成されており、
前記チャージポンプ部のキャパシタは、前記第１期間において充電し、前記第２期間において前記スイッチング素子の前記ゲートに接続するように構成されており、
前記チャージポンプ部は、指示信号に基づいて前記キャパシタに充電される充電電圧値を調整可能に構成されている駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示される技術は、スイッチング素子を駆動する駆動回路に関する。
【背景技術】
【０００２】
スイッチング素子は、様々な用途で必要とされており、例えば、直流電圧を変圧するコンバータ装置、直流電圧と交流電圧の間で変換するインバータ装置に用いられる。スイッチング素子の一例には、絶縁ゲートを備えるスイッチング素子が知れられている。この種のスイッチング素子では、絶縁ゲートに電荷が充放電されることによって、オンとオフが切換わるように構成されている。この種のスイッチング素子の一例には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含むパワー半導体素子が挙げられる。
【０００３】
このようなスイッチング素子を駆動するために、ＰＷＭ信号に基づいて動作する制御部を備えた駆動回路が用いられる。駆動回路の制御部は、オン期間においてスイッチング素子のゲートを直流電源の正極に接続させ、オフ期間においてスイッチング素子のゲートを直流電源の負極に接続させるように構成されている。これにより、スイッチング素子は、オン期間においてゲート電圧が上昇してターンオンし、オフ期間においてゲート電圧が降下してターンオフする。
【０００４】
この種の駆動回路では、スイッチング素子のターンオフを高速化し、スイッチング損失を低減することが望まれている。特許文献１には、スイッチング素子のターンオフを高速化するために、キャパシタを有するチャージポンプ部を備えた駆動回路が開示されている。チャージポンプ部は、オン期間において、キャパシタに電荷を充電するように構成されている。さらに、チャージポンプ部は、オフ期間において、そのキャパシタの充電電圧を利用して直流電源の負極よりも低い駆動電圧を生成するように構成されている。これにより、オフ期間において、スイッチング素子のゲートから急速に電荷が放電され、スイッチング素子が高速でターンオフすることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２００５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の技術では、チャージポンプ部のキャパシタの充電電圧値が固定値である。本明細書で開示される技術は、チャージポンプ部を備えた駆動回路において、自由度の高い駆動回路を実現することを目的としている。
【課題を解決するための手段】
【０００７】
本明細書で開示される技術は、スイッチング素子を駆動する駆動回路に具現化される。駆動回路は、正極端子と、負極端子と、制御部と、キャパシタを有するチャージポンプ部を備えている。正極端子は、直流電源の正極に接続するように構成されている。負極端子は、直流電源の負極に接続するように構成されている。制御部は、オン期間においてスイッチング素子のゲートを正極端子に接続させ、オフ期間においてスイッチング素子のゲートを負極端子に接続させるように構成されている。チャージポンプ部のキャパシタは、オン期間において第１端子が第２端子よりも高電位となるように充電され、オフ期間において第１端子を負極端子に接続するとともに第２端子をスイッチング素子のゲートに接続するように構成されている。チャージポンプ部は、指示信号に基づいてキャパシタに充電される充電電圧値を調整可能に構成されている。
【０００８】
本明細書で開示される駆動回路では、チャージポンプ回路のキャパシタが、オン期間において充電され、オフ期間においてスイッチング素子のゲートに接続される。これにより、オフ期間では、キャパシタの充電電圧を利用して直流電源の負極よりも低い駆動電圧を生成することができる。さらに、本明細書で開示される駆動回路では、指示信号を利用してチャージポンプ部のキャパシタに充電される充電電圧値を独立して調整可能である。これにより、オフ期間に生成される駆動電圧の大きさも独立して調整可能である。本明細書で開示される駆動回路は、指示信号を利用して、オフ期間においてスイッチング素子を柔軟に制御することができる。
【図面の簡単な説明】
【０００９】
【図１】実施例の駆動回路の構成を示す。
【図２Ａ】可変電源の入力と出力の関係の一例を示す。
【図２Ｂ】可変電源の入力と出力の関係の他の一例を示す。
【図２Ｃ】可変電源の入力と出力の関係の他の一例を示す。
【図３】実施例の駆動回路において、各構成要素及び電圧のタイミングチャートを示す。
【図４】実施例の駆動回路において、オン期間の初期段階の導通状態を示す。
【図５】実施例の駆動回路において、オフ期間の初期段階の導通状態を示す。
【図６】実施例の駆動回路において、オフ期間の初期段階終了後の導通状態を示す。
【図７】実施例の駆動回路に設けられている検出部の構成の概要を示す。
【発明を実施するための形態】
【００１０】
本明細書で開示される技術の特徴を整理しておく。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（第１特徴）スイッチング素子を駆動する駆動回路の一例は、正極端子と、負極端子と、制御部と、キャパシタを有するチャージポンプ部を備えていてもよい。正極端子は、直流電源の正極に接続するように構成されていてもよい。負極端子は、直流電源の負極に接続するように構成されていてもよい。制御部は、オン期間においてスイッチング素子のゲートを正極端子に接続させ、オフ期間においてスイッチング素子のゲートを負極端子に接続させるように構成されていてもよい。チャージポンプ部のキャパシタは、オン期間において第１端子が第２端子よりも高電位となるように充電され、オフ期間において第１端子を負極端子に接続するとともに第２端子をスイッチング素子のゲートに接続するように構成されていてもよい。チャージポンプ部は、指示信号に基づいてキャパシタに充電される充電電圧を調整可能に構成されていてもよい。
（第２特徴）第１特徴の駆動回路において、チャージポンプ部のキャパシタでは、オン期間において充電された電荷がオフ期間において放電されるように構成されていてもよい。この態様の駆動回路では、オフ期間の初期段階においてスイッチング素子が高速にターンオフされ、キャパシタから電荷が放電されるのに伴ってスイッチング素子が低速でターンオフされる。このため、この駆動回路では、高速のターンオフによるスイッチング損失の低下と低速のターンオフによるサージ電圧の低下を両立させることができる。
（第３特徴）第２特徴の駆動回路において、チャージポンプ部のキャパシタでは、ミラー期間が終了する前に、オン期間において充電された電荷が放電されるように構成されていてもよい。スイッチング素子の主電極間に発生するサージ電圧は、ミラー期間の終了時に発生することが多い。この態様の駆動回路では、スイッチング素子の主電極間にサージ電圧が発生する前に、キャパシタから完全に電荷を放電することができるので、ターンオフが低速化され、サージ電圧を確実に抑制することができる。
（第４特徴）第１〜３特徴のいずれかの駆動回路では、チャージポンプ部のキャパシタがスイッチング素子のゲートに接続されるタイミングは、スイッチング素子のゲートを負極端子に接続させるタイミングと同期してもよい。この態様の駆動回路によると、スイッチング素子がターンオフする時に直流電源の負極よりも低い駆動電圧を生成することができる。
（第５特徴）第１〜４特徴のいずれかの駆動回路は、オフ期間においてスイッチング素子のゲートに印加される駆動電圧を検出する検出部をさらに備えていてもよい。この場合、駆動電圧が所定値となるように、指示信号が調整されてもよい。この態様の駆動回路では、指示信号を利用してチャージポンプ部のキャパシタに充電される充電電圧値をフィードバック制御することで、駆動電圧が所定値に制御される。
（第６特徴）スイッチング素子を駆動する駆動回路の他の一例は、第１極端子と、第２極端子と、制御部と、キャパシタを有するチャージポンプ部を備えていてもよい。第１極端子は、直流電源の一方の極性に接続するように構成されていてもよい。第２極端子は、直流電源の他方の極性に接続するように構成されていてもよい。制御部は、第１期間においてスイッチング素子のゲートを第１極端子に接続させ、第２期間においてスイッチング素子のゲートを第２極端子に接続させるように構成されていてもよい。チャージポンプ部のキャパシタは、第１期間において充電され、第２期間においてスイッチング素子のゲートに接続するように構成されていてもよい。チャージポンプ部は、指示信号に基づいてキャパシタに充電される充電電圧値を調整可能に構成されていてもよい。この駆動回路は、スイッチング素子がターンオフする場合、ターンオンする場合のいずれにも有用である。
（第７特徴）第６特徴の駆動回路において、チャージポンプ部のキャパシタでは、第１期間において充電された電荷が第２期間において放電されるように構成されていてもよい。
（第８特徴）第７特徴の駆動回路において、チャージポンプ部のキャパシタでは、ミラー期間が終了する前に、第１期間において充電された電荷が放電されるように構成されていてもよい。
（第９特徴）第６〜８特徴のいずれかの駆動回路は、第１期間においてスイッチング素子のゲートに印加される駆動電圧を検出する検出部をさらに備えていてもよい。この場合、駆動電圧が所定値となるように、指示信号が調整されてもよい。
（第１０特徴）第６〜９特徴の駆動回路は、スイッチング素子がターンオフする場合に有用な効果を提供することができる。この場合、第１極端子が直流電源の正極に接続するとともに、第２極端子が直流電源の負極に接続するように構成されてもよい。さらに、チャージポンプ部のキャパシタが、第１期間（オン期間）において第１端子が第２端子よりも高電位となるように充電され、第２期間（オフ期間）において第１端子を負極端子に接続するとともに第２端子をスイッチング素子のゲートに接続するように構成されてもよい。
（第１１特徴）第６〜９特徴の駆動回路は、スイッチング素子がターンオンする場合に有用な効果を提供することができる。この場合、第１極端子が直流電源の負極に接続するとともに、第２極端子が直流電源の正極に接続するように構成されてもよい。さらに、チャージポンプ部のキャパシタが、第１期間（オフ期間）において第１端子が第２端子よりも低電位となるように充電され、第２期間（オン期間）において第１端子を正極端子に接続するとともに第２端子をスイッチング素子のゲートに接続するように構成されてもよい。
【実施例】
【００１１】
図１に、車両用のインバータ装置に搭載されるメインスイッチング素子Ｍ１（請求項に記載のスイッチング素子の一例）を駆動する駆動回路１の回路図を示す。一例では、メインスイッチング素子Ｍ１には、ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられており、その半導体材料には炭化珪素又は窒化ガリウム系のワイドバンドギャップの化合物半導体が用いられている。駆動回路１は、メインスイッチング素子Ｍ１の絶縁ゲートに対して電荷を充電又は絶縁ゲートから電荷を放電させることで、ゲート電圧Ｖｇを上昇又は降下させ、メインスイッチング素子Ｍ１を流れるドレイン電流Ｉｄを制御する。
【００１２】
駆動回路１は、正側端子ＩＮＰと、負側端子ＩＮＮと、制御部２と、チャージポンプ部３を備えている。正側端子ＩＮＰは直流電源Ｖｃｃの正極に接続して用いられ、負側端子ＩＮＮは直流電源Ｖｃｃの負極に接続して用いられる。この例では、負側端子ＩＮＮは接地電圧ＧＮＤに固定されている。制御部２は、メインスイッチング素子Ｍ１のゲートに印加される駆動電圧Ｖｇｐｒをオン駆動電圧とオフ駆動電圧のいずれかに切換えるように構成されている。この例では、オン駆動電圧が直流電圧Ｖｃｃであり、オフ駆動電圧が接地電圧ＧＮＤである。チャージポンプ部３は、メインスイッチング素子Ｍ１がターンオフする遷移期間の初期段階において、メインスイッチング素子Ｍ１のゲートに印加される駆動電圧Ｖｇｐｒをオフ駆動電圧ＧＮＤよりも低い電圧となるように調整する。
【００１３】
制御部２は、第１スイッチング素子ＳＷ１と、第２スイッチング素子ＳＷ２と、第１インバータＩＮＶ１と、を有している。チャージポンプ部３は、可変電源Ｖｂと、第３スイッチング素子ＳＷ３と、第４スイッチング素子ＳＷ４と、第２インバータＩＮＶ２と、キャパシタＣｘと、第１ダイオードＤ１と、第２ダイオードＤ２と、を有している。
【００１４】
制御部２では、第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２が正側端子ＩＮＰと負側端子ＩＮＮの間において直列に接続されている。第１スイッチング素子ＳＷ１は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが正側端子ＩＮＰに接続されており、ソースが第２スイッチング素子ＳＷ２に接続されている。第１スイッチング素子ＳＷ１のゲートには、ＰＷＭ信号が入力している。第２スイッチング素子ＳＷ２は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが第１スイッチング素子ＳＷ１に接続されており、ソースが第１ダイオードＤ１のアノードに接続されている。第２スイッチング素子ＳＷ２のゲートには、第１インバータＩＮＶ１で反転したＰＷＭ信号が入力している。第１スイッチング素子ＳＷ１のソースと第２スイッチング素子ＳＷ２のドレインの接続点が、メインスイッチング素子Ｍ１のゲート抵抗Ｒｇに接続されている。
【００１５】
チャージポンプ部３では、第３スイッチング素子ＳＷ３と第４スイッチング素子ＳＷ４が可変電源Ｖｂと負側端子ＩＮＮの間において直列に接続されている。第３スイッチング素子ＳＷ３は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが可変電源Ｖｂの正極に接続されており、ソースが第４スイッチング素子ＳＷ４に接続されている。第３スイッチング素子ＳＷ３のゲートには、ＰＷＭ信号が入力している。第４スイッチング素子ＳＷ４は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが第３スイッチング素子ＳＷ３に接続されており、ソースが負側端子ＩＮＮに接続されている。第４スイッチング素子ＳＷ４のゲートには、第２インバータＩＮＶ２で反転したＰＷＭ信号が入力している。第３スイッチング素子ＳＷ３のソースと第４スイッチング素子ＳＷ４のドレインの接続点が、キャパシタの第１端子ＩＮ１に接続されている。
【００１６】
また、チャージポンプ部３では、第１ダイオードＤ１と第２ダイオードＤ２が正側端子ＩＮＰと負側端子ＩＮＮの間において直列に接続されている。第１ダイオードＤ１では、アノードが第２スイッチング素子ＳＷ２のソースに接続されており、カソードが第２ダイオードＤ２に接続されている。第２ダイオードでは、アノードが第１ダイオードＤ１に接続されており、カソードが負側端子ＩＮＮに接続されている。第１ダイオードＤ１のカソードと第２ダイオードＤ２のアノードの接続点がキャパシタＣｘの第２端子ＩＮ２に接続されている。
【００１７】
可変電源Ｖｂは、外部からの指示信号Ｓ１が入力可能に構成されている。可変電源Ｖｂは、指示信号Ｓ１に基づいて変圧された制御電圧Ｖｂを出力する。可変電源Ｖｂに入力する指示信号Ｓ１と出力される制御電圧Ｖｂの関係は、図２Ａ〜Ｃに例示される。図２Ａ及び図２Ｂに示されるように、可変電源Ｖｂに入力する指示信号Ｓ１は、メインスイッチング素子Ｍ１の素子温度Ｔｊ又はドレイン電流Ｉｄであってもよい。図２Ａの例では、可変電源Ｖｂは、メインスイッチング素子Ｍ１の素子温度Ｔｊ又はドレイン電流Ｉｄの変動に応じて、単調に追随する制御電圧Ｖｂを出力する。具体的には、可変電源Ｖｂは、メインスイッチング素子Ｍ１の素子温度Ｔｊ又はドレイン電流Ｉｄが上昇すると、単調に増加する制御電圧Ｖｂを出力する。図２Ｂの例では、可変電源Ｖｂは、メインスイッチング素子Ｍ１の素子温度Ｔｊ又はドレイン電流Ｉｄが予め決められた複数の範囲に応じて、複数の離散した制御電圧Ｖｂを出力する。具体的には、可変電源Ｖｂは、メインスイッチング素子Ｍ１の素子温度Ｔｊが相対的に高いときに又はドレイン電流Ｉｄが相対的に大きいときに、相対的に低い制御電圧Ｖｂを出力する。あるいは、図２Ｃに示されるように、可変電源Ｖｂに入力する指示信号Ｓ１は、メインスイッチング素子Ｍ１の素子温度Ｔｊ、ドレイン電流Ｉｄ及びドレイン・ソース間電圧Ｖｄｓであってもよい。図２Ｃの例では、可変電源Ｖｂは、メインスイッチング素子Ｍ１の素子温度Ｔｊ、ドレイン電流Ｉｄ及びドレイン・ソース間電圧Ｖｄｓに応じて、テーブル制御された制御電圧Ｖｂを出力する。
【００１８】
次に、図３のタイミングチャート及び図４〜図６の各モードを参照し、駆動回路１の動作を説明する。
【００１９】
図３に示されるように、ＰＷＭ信号がハイになると、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３がオンし、第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４がオフする。図４に示されるように、第１スイッチング素子ＳＷ１がオンすることにより、正側端子ＩＮＰとメインスイッチング素子Ｍ１の絶縁ゲートが接続される。これにより、メインスイッチング素子Ｍ１のゲート抵抗Ｒｇに印加される駆動電圧Ｖｇｐｒが、概ねオン駆動電圧Ｖｃｃとなる。このため、図３の期間Ｔ１に示されるように、メインスイッチング素子Ｍ１のゲート電圧Ｖｇが上昇し、メインスイッチング素子Ｍ１がターンオンする。
【００２０】
また、チャージポンプ部３の可変電源Ｖｂが、指示信号Ｓ１に基づいて制御電圧Ｖｂを出力する。図４に示されるように、第３スイッチング素子ＳＷ３がオンすることにより、キャパシタＣｘが、可変電源Ｖｂと負側端子ＩＮＮの間に接続される。キャパシタＣｘでは、第１端子ＩＮ１が第２端子ＩＮ２よりも高電位に充電される。これにより、キャパシタＣｘの充電電圧Ｖｃｘは、概ね制御電圧Ｖｂに充電される。このため、図３の期間Ｔ１に示されるように、キャパシタＣｘの充電電圧Ｖｃｘに関しては、第２端子ＩＮ２の電圧が第１端子ＩＮ１の電圧に対して降下する。ターンオンの遷移期間が終了すると、図３の期間Ｔ２に示されるように、ＰＷＭ信号が立ち下がるまで、通常のオン駆動が行われる。
【００２１】
図３に示されるように、ＰＷＭ信号がローになると、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３がオフし、第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４がオンする。図５に示されるように、第２スイッチング素子ＳＷ２と第４スイッチング素子ＳＷ４がオンすることにより、キャパシタＣｘが、メインスイッチング素子Ｍ１の絶縁ゲートと負側端子ＩＮＮの間に接続される。具体的には、キャパシタＣｘの第１端子ＩＮ１が負側端子ＩＮＮに接続され、第２端子ＩＮ２がメインスイッチング素子Ｍ１の絶縁ゲートに接続される。これにより、図３の期間Ｔ３に示されるように、メインスイッチング素子Ｍ１のゲート抵抗Ｒｇに印加される駆動電圧Ｖｇｐｒは、オフ駆動電圧ＧＮＤにキャパシタＣｘの充電電圧Ｖｃｘが加わることから、概ね−Ｖｃｘとなる。このため、メインスイッチング素子Ｍ１は、あたかも負バイアスが印加されている状態となることから、メインスイッチング素子Ｍ１の絶縁ゲートから放電される電荷の放電速度は速くなり、メインスイッチング素子Ｍ１は高速でターンオフされる。
【００２２】
駆動回路１では、オフ期間においてキャパシタＣｘに蓄積される電荷量が、メインスイッチング素子Ｍ１がターンオンするときにそのゲート入力容量に蓄積される電荷量よりも小さくなるように、キャパシタＣｘの容量が設定されている。具体的には、キャパシタＣｘの容量がメインスイッチング素子Ｍ１のゲート入力容量よりも小さく設定されている。このため、駆動回路１では、ミラー期間が終了する前に、キャパシタＣｘに蓄積していた全ての電荷が放電される。図６に示されるように、キャパシタＣｘの電荷が全て放電されると、メインスイッチング素子Ｍ１の絶縁ゲートと負側端子ＩＮＮがダイオードＤ１，Ｄ２を介して接続される。このため、キャパシタＣｘの電荷が全て放電された後は、メインスイッチング素子Ｍ１の絶縁ゲートには概ねオフ駆動電圧ＧＮＤが印加される。図３の期間Ｔ４に示されるように、メインスイッチング素子Ｍ１の絶縁ゲートに印加される電圧がオフ駆動電圧ＧＮＤになると、メインスイッチング素子Ｍ１の絶縁ゲートから放電される電荷の放電速度は遅くなり、メインスイッチング素子Ｍ１は低速でターンオフされる。ターンオフの遷移期間が終了すると、図３の期間Ｔ５に示されるように、ＰＷＭ信号が立ち上がるまで、通常のオフ駆動が行われる。
【００２３】
以下、駆動回路１の特徴を整理する。
（１）駆動回路１では、可変電源Ｖｂが、指示信号Ｓ１に基づいてキャパシタＣｘに充電される充電電圧値を独立して調整可能に構成されていることを特徴としている。このため、メインスイッチング素子Ｍ１がターンオフする遷移期間の初期段階の駆動電圧Ｖｇｐｒも独立して調整可能である。駆動回路１は、指示信号Ｓ１を利用して、メインスイッチング素子Ｍ１がターンオフする遷移期間の初期段階の駆動電圧Ｖｇｐｒを柔軟に制御することができる。
【００２４】
（２）駆動回路１で駆動されるメインスイッチング素子Ｍ１では、ターンオフの遷移期間の前半段階において相対的に低い駆動電圧Ｖｇｐｒ（実質的な負バイアスである）を用いてゲート電圧Ｖｇの立ち下がり速度が相対的に高速化されており、ターンオフの遷移期間の後半段階において相対的に高い駆動電圧Ｖｇｐｒ（接地電圧である）を用いてゲート電圧Ｖｇの立ち下がり速度が相対的に低速化されている。ターンオフの遷移期間の後半段階におけるゲート電圧Ｖｇの立ち下がり速度は、メインスイッチング素子Ｍ１のドレイン・ソース間電圧のサージに強く影響する。駆動回路１を用いると、ターンオフの遷移期間の後半段階におけるゲート電圧Ｖｇの立ち下がり速度が低速化されているので、メインスイッチング素子Ｍ１がターンオフするときのドレイン・ソース間電圧のサージが抑えられる。一方で、ターンオフの遷移期間の前半段階におけるゲート電圧Ｖｇの立ち下がり速度が高速化されており、スイッチング損失の増大が抑えられている。
【００２５】
（３）通常、メインスイッチング素子Ｍ１の特性は均一ではなく、様々なバラツキが存在している。例えば、メインスイッチング素子Ｍ１には、絶縁ゲートの入力容量のバラツキ、温度特性上のバラツキが存在する。また、チャージポンプ部３の特性も均一ではなく、様々なバラツキが存在している。例えば、チャージポンプ部３には、キャパシタＣｘの容量のバラツキ、温度特性上のバラツキが存在する。駆動回路１では、図２Ａ〜Ｃに例示されるように、指示信号Ｓ１にメインスイッチング素子Ｍ１の素子温度Ｔｊ、ドレイン電流Ｉｄ及びドレイン・ソース間電圧Ｖｄｓを利用することができる。これらの情報には、メインスイッチング素子Ｍ１のバラツキが反映している。このため、可変電源Ｖｂが指示信号Ｓ１に基づいて制御電圧Ｖｂを制御することで、メインスイッチング素子Ｍ１のバラツキに基づいて適宜に調整された駆動電圧Ｖｇｐｒを生成することができる。例えば、メインスイッチング素子Ｍ１の素子温度Ｔｊの上昇に伴ってメインスイッチング素子Ｍ１のゲートの閾値電圧が低下してスイッチング速度が異常に低速化されるのを抑えるために、可変電源Ｖｂが出力する制御電圧Ｖｂを高くし、駆動電圧Ｖｇｐｒを低くしてメインスイッチング素子Ｍ１のスイッチング速度を高速化することができる。また、メインスイッチング素子Ｍ１のドレイン電流Ｉｄの増加に伴ってリカバリ電流の増加に伴うスイッチング損失の増加を抑えるために、可変電源Ｖｂが出力する制御電圧Ｖｂを高くし、駆動電圧Ｖｇｐｒを低くしてメインスイッチング素子Ｍ１のスイッチング損失を小さく抑えることができる。このように、駆動回路１０は、指示信号Ｓ１を利用して駆動電圧Ｖｇｐｒを制御することにより、メインスイッチング素子Ｍ１等のバラツキを補償することができる。
【００２６】
（４）メインスイッチング素子Ｍ１の半導体材料には、炭化珪素又は窒化ガリウム系のワイドバンドギャップの化合物半導体が用いられている。このようなワイドバンドギャップの化合物半導体で形成されるメインスイッチング素子Ｍ１は、高速スイッチングが可能である一方で、アクティブゲート駆動をする際のタイミング制御が難しいことが問題となる。本実施例の駆動回路１では、キャパシタＣｘの電荷放電によって駆動電圧Ｖｇｐｒが切換わるので、特別なタイミング制御回路が不要である。したがって、駆動回路１は、ワイドバンドギャップの化合物半導体で形成されるメインスイッチング素子Ｍ１を駆動する場合に特に有用である。
【００２７】
（５）図２では、可変電源Ｖｂの制御電圧Ｖｂが、素子温度Ｔｊ、ドレイン電流Ｉｄ、ドレイン・ソース間電圧Ｖｄｓを指標にして制御される例を示した。この例に代えて、オン駆動電圧を指標にしてもよい。図７に示されるように、検出部４は、サンプルホールド部４ａとエラーアンプ部４ｂとＰＩ制御部４ｃを有する。サンプルホールド部４ａは、ＰＷＭ信号の立ち下がりから一定の期間が経過後に、オフ駆動電圧Ｖｇｐｒをサンプルホールドする。例えば、図３の例では、期間Ｔ５のオフ駆動電圧Ｖｇｐｒをサンプルホールドする。エラーアンプ部４ｂは、サンプルホールドされたオフ駆動電圧Ｖｇｐｒを目標電圧（一例では、接地電圧ＧＮＤ）と比較し、目標電圧からのズレを増幅して出力する。ＰＩ制御部４ｃは、エラーアンプ部４ｂの出力に応じて可変電源Ｖｂでの増減幅を決定するための指示信号Ｓ１を生成する。
【００２８】
例えば、素子バラツキによってメインスイッチング素子Ｍ１のゲート入力容量及び／又はキャパシタＣｘの容量が所望値から外れ、メインスイッチング素子Ｍ１の入力電荷量がキャパシタＣｘの充電電荷量よりも小さくなると、オフ期間においてキャパシタＣｘの充電電荷が完全に放電されず、メインスイッチング素子Ｍ１のオフ駆動電圧Ｖｇｐｒに残存電荷に応じた負バイアス電圧が現れる。このような場合、メインスイッチング素子Ｍ１がターンオンするときに、負バイアスから立ち上がることになるので、ターンオンに要する時間が長くなり、スイッチング損失が増大する。
【００２９】
図７に示されるように、検出部４を利用すると、チャージポンプ部３のキャパシタＣｘに充電される充電電圧がフィードバック制御され、オフ駆動電圧Ｖｇｐｒを目標値に制御することができる。これにより、素子バラツキが存在するような場合でも、上記のような事態が回避される。
【００３０】
（６）上記実施例では、メインスイッチング素子Ｍ１がターンオフする場合に有用な駆動回路１を例示した。同様の技術思想を利用すると、メインスイッチング素子Ｍ１がターンオンする場合にも有用な駆動回路を提供することができる。この場合、キャパシタは、メインスイッチング素子Ｍ１がオフしているときに電荷を蓄積し、メインスイッチング素子Ｍ１がオンするときにメインスイッチング素子の絶縁ゲートに接続されるように構成される。より具体的には、キャパシタでは、メインスイッチング素子Ｍ１がオフしているときに、一方の端子が他方の端子よりも低電位に充電される。さらに、キャパシタは、メインスイッチング素子Ｍ１がオンするときに、前記一方の端子が正側端子ＩＮＰに接続し、前記他方の端子がメインスイッチング素子Ｍ１の絶縁ゲートに接続されるように構成される。これにより、メインスイッチング素子Ｍ１がターンオンする遷移期間の初期段階において、直流電圧Ｖｃｃにキャパシタの充電電圧が重畳した駆動電圧が印加され、ターンオンが高速化される。
【００３１】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、上記実施例では、メインスイッチング素子の一例としてＭＯＳＦＥＴを例示した。本明細書で開示される技術は、ＩＧＢＴ、ＪＦＥＴ等にも有用である。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３２】
１：駆動回路
２：制御部
３：チャージポンプ部
ＩＮＰ：正極端子
ＩＮＮ：負極端子
Ｃｘ：キャパシタ
Ｍ１：メインスイッチング素子
Ｓ１：指示信号
Ｖｂ：可変電源
【図１】
0005545308.tif 000002
【図２Ａ】
0005545308.tif 000003
【図２Ｂ】
0005545308.tif 000004
【図２Ｃ】
0005545308.tif 000005
【図３】
0005545308.tif 000006
【図４】
0005545308.tif 000007
【図５】
0005545308.tif 000008
【図６】
0005545308.tif 000009
【図７】
0005545308.tif 000010