(57)【特許請求の範囲】
【請求項１】
セラミック層によって分離された構造化メタライゼーションレベルを含む、セラミック多層構造体を有し、
集積回路構成要素を含むフィルタ回路が前記構造化メタライゼーションレベルに実装され、
前記フィルタ回路が導電体セグメント、接地面、それぞれ少なくとも１つのセラミック層を通すビア、および容量的結合部を有し、
ストリップラインとして設計された３つの共振器がパスバンドを範囲に含めるように、前記多層構造体に互いに並列に配置され、互いに容量的におよび／または磁気的に結合され、
各前記共振器が少なくとも２つの並列なメタライゼーションストリップに分けられ、前記メタライゼーションストリップが両方の端部で互いに接続され、同じメタライゼーションレベルに配置され、各前記共振器が隣接するメタライゼーションレベルの前記２つの分けられたメタライゼーションストリップの上または下に配置されたさらなるメタライゼーションストリップを有し、前記さらなるメタライゼーションストリップおよび前記２つの分けられたメタライゼーションストリップが少なくとも１つの端部で互いに接続される、
回路構成。
【請求項２】
少なくとも２つの前記共振器が容量的に結合される、請求項１に記載の回路構成。
【請求項３】
３つの共振器接続部を有する信号経路を含み、
共振器の第１の端部が各共振器接続部に接続され、
直列結合キャパシタが前記信号経路において前記各共振器接続部の前および後に配置され、
各共振器の第２の端部が接地に接続される、
請求項１または２に記載の回路構成。
【請求項４】
少なくとも２つの共振器の第１の端部が前記信号経路の各共振器接続部に接続され、
各共振器の第２の端部が接地に接続され、
各共振器接続部が、接地キャパシタが配置される分路枝を介して、接地に接続され、
直列結合キャパシタが信号経路において２つの共振器接続部ごとの間に配置される、
請求項１から３のいずれか一項に記載の回路構成。
【請求項５】
第１の共振器および第２の共振器が前記信号経路に接続され、
第３の共振器が前記２つの共振器の間に配置され、前記第３の共振器の第１の端部は接地に直接接続され、前記第３の共振器の他方の端部は接地キャパシタを介して接地に接続され、
前記第３の共振器は前記第１の共振器および前記第２の共振器と磁気的に結合する、
請求項４に記載の回路構成。
【請求項６】
前記信号経路がそれぞれ１つの共振器に接続された３つの共振器接続部を有し、
それぞれ１つの直列接続キャパシタが第１の共振器接続部の前および第３の共振器接続部の後に配置され、
直列結合キャパシタが２つの共振器接続部ごとの間に配置され、
中に直列結合キャパシタを配置された並列経路が、２つの接続部を介して前記信号経路に接続され、前記２つの接続部が、各接続キャパシタと、前記信号経路によって隣接する前記共振器接続部との間に配置される、
請求項１から５のいずれか一項に記載の回路構成。
【請求項７】
基板材料が２０未満の、好ましくは１０未満の誘電率εを有し、
少なくとも１つの活性半導体素子が前記多層構造体に載置され、前記フィルタ回路に電気的に接続され、少なくとも１つの増幅器を有する、
請求項１から６のいずれか一項に記載の回路構成。
【請求項８】
前記共振器がマイクロストリップラインとして設計され、
前記マイクロストリップラインの長さがλ／４よりも小さく、ここでλは共振の電気的波長である、
請求項１から７のいずれか一項に記載の回路構成。
【請求項９】
前記ストリップラインがトリプレートラインとして設計され、ストリップ形状の導電体が２つの接地レベルの間に配置される、
請求項１から７のいずれか一項に記載の回路構成。
【請求項１０】
メタライゼーション面の形態の結合キャパシタと接地キャパシタが隣接するメタライゼーションレベルに配置され、該結合キャパシタと接地キャパシタは多層構造体において前記メタライゼーションストリップを有する前記メタライゼーションレベルに隣接する、
請求項１から９のいずれか一項に記載の回路構成。
【請求項１１】
少なくとも１つの結合キャパシタまたは接地キャパシタが前記メタライゼーションストリップと直近の接地レベルとの間に配置される、請求項１から１０のいずれか一項に記載の回路構成。
【請求項１２】
メタライゼーションストリップとして設計された前記共振器のすべての第２の端部が、同じメタライゼーションレベルで互いに電気的に接続される、
請求項１から１１のいずれか一項に記載の回路構成。
【請求項１３】
前記第１の共振器および前記第３の共振器のメタライゼーションストリップの第２の端部がブリッジラインを介して互いに電気的に接続され、前記ブリッジラインが前記第１の共振器および前記第３の共振器のメタライゼーションストリップのメタライゼーションレベルに隣接したメタライゼーションレベルに配置される、
請求項１から１２のいずれか一項に記載の回路構成。
【請求項１４】
活性半導体構成要素として設計された増幅器が、基板としての前記セラミック多層構造体に載置され、
前記基板が１５より小さい、好ましくは１０より小さい誘電率を有し、
前記フィルタ回路が、前記信号経路が接続されるアンテナ接続部を有し、
フロントエンドモジュールが、送信入力部を有する送信経路と受信出力部を有する受信経路とを含み、
増幅器が前記送信経路に配置される、
請求項１から１３のいずれか一項に記載の回路構成。
【請求項１５】
個別の半導体構成要素として設計されたスイッチが前記基板に載置され、前記フィルタ回路を前記送信経路または前記受信経路に選択的に接続する、
請求項１４に記載の回路構成。
【請求項１６】
前記多層構造体および前記基板がＬＴＣＣセラミックである、
請求項１４または１５に記載の回路構成。
【請求項１７】
前記２つの分けられたメタライゼーションストリップの上方または下方に、前記２つの分けられたメタライゼーションストリップに隣接したメタライゼーションレベルのさらなるメタライゼーションストリップが配置され、前記２つの分けられたメタライゼーションストリップが両方の端部で互いに接続される、
請求項１から１６のいずれか一項に記載の回路構成。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２ギガヘルツを超えるＨＦ信号を処理するために特に適しておりＷＬＡＮモジュールに特に利用可能なフィルタ回路を有する、回路構成に関する。
【背景技術】
【０００２】
例えば８０２．１１ａ／ｂ／ｇ規格を満たすものなどのＷＬＡＮシステムは、主にＰＣの用途に用いられる。所望の周波数域を通しストップバンドにおいて十分な抑制を行うＨＦフィルタが、前記システムにおける受信器と送信器の両方に必要である。ＰＣの用途においては、しかしながら、ストップバンドでの高いレベルの抑制を達成することは一般に必要ではない。
【０００３】
しかしながら、例えばＶＯＩＰ（ボイスオーバーＩＰ）および携帯電話を介したその他のデータ転送機能を用いるために、システム間で共通の技術を形成する際、特にＷＬＡＮ技術とモバイル無線を組み合わせる際には関心事が増加する。携帯電話のためのセルラー無線環境においてＷＬＡＮ機能を集積する場合には、ＷＬＡＮおよびモバイル無線システムの安定した共存を可能にするために、モバイル無線周波数を高いレベルで抑制することが必要である。
【０００４】
モバイル無線システムにおいて集積されたＷＬＡＮモジュールを生成するための初期の試みにおいては、個別の構成要素から形成され、したがってモジュールの表面積が比較的大きくなる必要があった。
【０００５】
ＬＴＣＣ多層化技術を用いて形成されたＨＦフィルタを用いる試みにおいて、前記フィルタを小さいセラミックのフロントエンドモジュールに集積することには問題があった。対照的に、ＬＴＣＣ技術に基づいて形成された個別のフィルタは、一般的にはＬＴＣＣモジュールのための製造過程と両立しない。フロントエンドモジュールのためのＬＴＣＣ基板におけるＨＦフィルタの集積もまた問題を引き起こす。というのは、モジュールのＬＴＣＣ材料と電力増幅器との間の高いレベルの結合のために、基板に集積されたＨＦフィルタは不安定になるからである。
【０００６】
積層体またはＬＴＣＣ技術に基づいて、ＷＬＡＮおよびモバイル無線に適したそのようなモジュールを開発すること、および、対応するフィルタのためのＬＴＣＣ、ＳＡＷ、またはＦＢＡＲ技術に基づく個別の構成要素を用いることがさらに可能である。前記構成要素を用いて、良好なモジュール特性および信頼できる製造が期待できる。しかしながら、不利な点は、モジュールの表面積が比較的大きくなる必要がある、そのようなモジュールのサイズである。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、生産が簡単で、構成要素の体積を小さくして実装可能なフィルタ回路を有する回路構成を明記することである。
【課題を解決するための手段】
【０００８】
この目的は、請求項１に記載の特徴を有する回路構成によって達成される。本発明の有利な実施形態はそれに続く請求項に記される。
【０００９】
回路構成はセラミック多層構造体に実装されることが提案される。前記構造体はセラミック層によって互いに分離された、構造化メタライゼーションレベルを有する。フィルタ回路を一緒に実装する回路構成要素は互いに結合され、メタライゼーションレベルにおいて集積される。
【００１０】
フィルタ回路は導電体セグメント、接地面、および異なるメタライゼーションレベルに配置された回路構成要素の間に電気的接続を可能にするビアを有する。回路構成要素の少なくともいくつかの部分は、互いに容量的に結合される。
【００１１】
フィルタ回路は多層構造体に、ストリップラインとして設計された３つの共振器を有する。前記共振器は互いに並列に配置され、互いに容量的に、および／または磁気的に結合され、共にパスバンドを範囲に含む。ストリップラインは好ましくは同一のメタライゼーションレベルに配置される。共振器は、しかしながら、異なるメタライゼーションレベルに配置されてもよい。同一のまたは異なるメタライゼーションレベルに配置され、互いに電気的に接続された、互いに並列な複数のストリップの形態に、単一のストリップラインを設計することもさらに可能である。
【００１２】
機能的なフィルタ回路においては、ストリップラインとして設計された共振器に加えて、少なくとも２つの共振器が互いの所望の結合を可能にする追加の手段のみが存在する。磁気的結合のためには、互いに近いストリップラインを配置すれば十分である。少なくとも２つの共振器は好ましくは互いに容量的に結合される。この目的のために、ストリップラインは、異なるメタライゼーションレベルに上下に配置されたメタライゼーション面の形態で設計されたキャパシタによって、互いに接続される。前記メタライゼーションレベルは好ましくは、多層構造体においてすぐ上下に位置する。
【００１３】
１つのストリップラインはマイクロストリップラインとして設計されてもよい。前記ラインは、少なくとも１つの信号搬送ストリップ型導電体に加えて、導電体と距離を置いて配置された接地レベルを有する。しかしながら、ストリップラインをトリプレートライン（独語でＴｒｉｐｌａｔｅ−Ｌｅｉｔｕｎｇ）として設計することもまた可能であり、ストリップ型導電体は２つの接地レベルの間に配置される。
【００１４】
本発明の一実施形態では、セラミック多層構造体はしたがって、好ましくは多層構造体の最上部および最下部のメタライゼーションレベルに実装された、第１の、および第２の接地面を有する。フィルタ回路のすべてのさらなる回路構成要素は、したがって、前記２つの接地レベルの間に配置されることができる。回路構成要素をセラミック多層構造体において上下に配置することによって、回路配置に必要な底面積を最小化することに成功することができる。
【００１５】
回路配置は、３つの共振器接続部を有することができる信号経路を含む。共振器の第１の端部は各共振器接続部に接続される。１つの直列結合キャパシタが、信号経路において各共振器接続部の前および後に配置される。各共振器の第２の端部は接地に接続される。
【００１６】
さらなる実施形態において、少なくとも２つの共振器が、第１の端部で信号経路の１つの共振器接続部に、第２の端部で接地に、それぞれ接続される。さらに、各共振器接続部において、分路枝が接地に接続され、そこに配置される接地キャパシタは接地に接続される。直列結合キャパシタが、信号経路において２つの共振器接続部ごとの間に配置される。
【００１７】
前記分路枝によって、ストリップラインの電気的長さを縮小することができる。そのような設計において、ストリップライン共振器の長さはλ／４未満にまで短くすることができ、ここでλは共振器の共振周波数での波長である。分路枝に配置された追加の回路構成要素が、共振器とは異なるメタライゼーションレベルに配置されうる。このようにして、回路配置の横方向の寸法はさらに縮小される。その配置は要求される領域、および、特にストリップラインの長さによって排他的に決定される。
【００１８】
フィルタ回路に要求されるすべての回路構成要素、および特にキャパシタとそのメタライゼーション面とが、多層構造体に任意に配置されうる。キャパシタを、ストリップラインまたはその信号搬送ラインのメタライゼーションレベルに直近のメタライゼーションレベルに配置することが特に可能である。各メタライゼーションレベルが、異なるキャパシタに配置された複数のメタライゼーション面を有することができる。そのような近接して配置されたメタライゼーション面の容量的結合はごく小さいため無視できる。このようにして、フィルタ回路のキャパシタに要求されるメタライゼーション面が最小限の数のメタライゼーションレベルに配置されることができ、対応するビアによって互いに接続されることができる。
【００１９】
本発明の一実施形態では、共振器のうち２つは信号経路に接続される。第３の共振器が前記２つの共振器の間に配置され、その第１の端部は直接接地に接続される。前記第３の共振器の他方の端部は接地キャパシタを介して接地に接続される。第３の共振器は第１の共振器および第２の共振器と磁気的に結合される。第１の共振器および第２の共振器は互いに容量的に結合され、結合の値は結合キャパシタを対応するように選択することによって決定されうる。そのような共振器の配置は、インターデジタル配置と呼ばれる。
【００２０】
本発明の一実施形態では、信号経路は前後に配置された３つの共振器接続部を有し、該接続部はそれぞれ１つの共振器に接続される。それぞれ１つの直列接続キャパシタが、信号経路の第１の共振器接続部の前と第３の共振器接続部の後に配置される。直列結合キャパシタは２つの連続する共振器接続部ごとの間の信号経路に配置される。第１の共振器接続部の前および第３の共振器接続部の後に、並列な経路が信号経路に接続され、さらなる直列結合キャパシタが配置され、したがって第１のおよび第３の共振器は互いに容量的に結合される。したがって、容量的な結合は共振器のすべての考えられる対の間に形成されうる。各結合キャパシタの寸法決めを用いて結合の角度を設定することができる。このようにして、対応する数の極がフィルタ特性において提供されうる。前記位置は、周波数依存の転送特性が所望の極で十分な減衰を有するように選択され、寸法決めされうる。また、パスバンドの縁の急峻さは結合によって調整することができる。
【００２１】
ストリップライン共振器の質は導電体の断面積に依存する。より良い質はより大きい断面積によって得られる。
【００２２】
ストリップラインまたは信号を搬送するメタライゼーションストリップは、典型的には、セラミックの未加工のシート上にメタライゼーションペーストを押しつけることによって生産される。メタライゼーションストリップの高さおよび幅には技術的に限りがあり、個々のストリップの断面積は任意に増加させることができない。したがって、個々のストリップを、並列に接続された少なくとも２つのストリップに置き換えることが提案される。前記ストリップは１つ以上の点で、例えばビアによって、互いに電気的に接続されることができる。このようにして、多層構造体の底面積をこの目的のために増加させる必要なしに、ストリップラインの断面積は増加しうる。同一のメタライゼーションレベル内でさえも、ストリップラインが分割されて、例えば、少なくとも一方の端部で互いに接続される２つの並列なストリップとされれば、さらなる利点が得られる。通常の幅のストリップラインを、より狭い幅に分割された２つの金属ストリップに置き換えることにもまた、ストリップの使用をより少なくすることによって製造時の絶対的な誤差を減らすという利点がある。さらに、そのような導電体は増加した表面積を有し、その表面積に依存する表面効果のために、そのような導電体の許容電流は増加する。
【００２３】
上下に配置される同一の導電体の線区間において、横方向に隣接する共振器の間の間隔が、隣接するメタライゼーションレベル、すなわち、上下に配置されたメタライゼーションレベルの横方向移動の場合でさえも等しいままであることが保証されうる。第１のメタライゼーションレベルの共振器の縁が隣接するメタライゼーションレベルの縁に対してすべての側で遠ざかるように、構造体が設計されているので、横方向に隣接する共振器の間隔は常に、第２のメタライゼーションレベルの対応する共振器構造体（共振器の縁）の横方向の間隔によって決定される。生産の間、それは第１のメタライゼーションレベルの対応する共振器構造体の横方向の間隔より小さいままである。
【００２４】
この目的のために、示された第２のメタライゼーションレベルに上下に配置されたメタライゼーションストリップの１つが、第１のメタライゼーションレベルのメタライゼーションストリップよりも広くてもよく、より狭いストリップがより広いメタライゼーションストリップの上の中央に置かれてもよい。より広いストリップに長手方向のスリットが入れられ、より狭いストリップが前記スリットを覆って中央に配置される場合にも、同様の効果を達成することができる。
【００２５】
さらなる実施形態では、２０未満の誘電率εを有するセラミック材料が、セラミック多層構造体に挿入される。誘電率は、しかしながら、さらに少ないほうが有利であり、例えば１５未満、あるいは１０未満でさえもある。誘電率がより小さいと、結合度がより小さくなる。このようにして、さらなる機能を有する回路配置からなるさらなる構成要素のための基板材料として、多層構造体を用いることが可能である。例えば、個別の半導体要素として多層構造体の表面に載置され、フィルタ回路に電気的に接続された、電力増幅器を加えることによってフィルタ回路を拡張することが特に可能である。
【００２６】
回路構成はさらに、個別の半導体要素として設計された回路要素、多層構造体上に載置された回路要素、フィルタ回路または回路構成に電気的に接続された回路要素を有することができる。このようにして、多層構造体は完全なフロントエンドモジュールの基板として実装されることができる。
【００２７】
セラミック多層構造体、そして、拡張された回路構成の基板は、好ましくはＬＴＣＣセラミック（低温同時焼成セラミック）である。そのような材料はモノリシックであり、焼結の間の横方向の収縮が非常にわずかである。よって、未加工のシートステージ上に生成された構造体、例えばメタライゼーションおよびビアなどが、横方向の寸法に大きな変化を与えずに、焼結された、そして最終的な多層構造体の構造へと確実に転化されることができる。
【００２８】
回路構成は、信号経路が接続されるアンテナ接続部を有してもよい。フィルタ回路は、共通の信号経路が送信経路と受信経路に分かれることができる信号経路に、例えばアンテナ接続部と半導体スイッチング素子の間に、配置される。それによって、送信および受信経路はＷＬＡＮシステムに割り振られることができる。スイッチング素子によってさらなる信号経路に接続することも可能であり、前記経路は同一の周波数帯で信号を送信するために適している。したがって、例えば、約２．４ギガヘルツの同一の周波数帯を使用するＷＬＡＮおよびＢｌｕｅｔｏｏｔｈのための回路構成において信号経路を提供することが可能である。
【００２９】
ＷＬＡＮ周波数は、好ましくはアンテナ側の信号経路に設置された本発明の回路構成またはそれに含まれるフィルタ回路を用いることによって、隣接するモバイル無線周波数帯から確実に分離されることができる。それによって、例えば８００〜１９００メガヘルツである前記周波数帯の抑制が、４０ｄＢを上回ることができる。さらに、フィルタ回路は、モバイル無線周波数帯がＷＬＡＮシステムの送信操作によって悪影響をうけないことを保証する。それによって、ＷＬＡＮシステムの増幅器によって生成される熱雑音の量を抑制することも可能である。それによって、ＷＬＡＮ周波数に最も近い２１００〜２１７０メガヘルツのＷＣＤＭＡ受信周波数帯を、ＷＬＡＮ周波数からのクロストークに対して保護することも可能である。
【００３０】
以下において、本発明は実施形態および関連する図面を用いてより詳細に説明される。
【図面の簡単な説明】
【００３１】
【図１】櫛形配置を有するフィルタ回路のブロック図である。
【図２】インターデジタル配置を有するフィルタ回路のブロック図である。
【図３】共振器が接地側にブリッジされた、櫛形配置を有するさらなるフィルタ回路のブロック図である。
【図４】図３に記載のフィルタ回路のためのメタライゼーションの例を示す図である。
【図５】ストリップラインの実施形態の例を示す断面図である。
【図６Ａ】ストリップラインの実施形態の例を示す断面図である。
【図６Ｂ】ストリップラインの実施形態の例を示す平面図である。
【図７】本発明によるフィルタ回路の転送曲線の図である。
【図８】ストリップラインの接地側端部における追加のブリッジの効果を示す、２つの転送曲線を用いた図である。
【図９】図２に記載のフィルタ回路のためのメタライゼーションの例を示す図である。
【図１０】フィルタ回路を有するフロントエンドモジュールのためのブロック図である。
【図１１】２つのＷＬＡＮ周波数帯において作動するフロントエンドモジュールのためのブロック図である。
【図１２】ＷＬＡＮシステムのフロントエンドモジュールの簡単な実施形態のためのブロック図である。
【発明を実施するための形態】
【００３２】
図１は、本発明によるフィルタ回路の第１の実施形態の例を示す。前記回路は多層ＬＴＣＣ技術において実装される。それは本質的に３つの、ストリップラインとして設計される共振器ＴＬ１、ＴＬ２、ＴＬ３を有し、それらは送信線とも呼ばれる。ストリップラインは空間的に近接して並列に配置され、磁気的結合Ｍ１、Ｍ２およびＭ３が個々の共振器の間に発生する。示された実施形態において、共振器は櫛形配置で設計される。それによって、ストリップラインは信号経路の一端に接続され、それは第１の接続部Ｔ１を第２の接続部Ｔ２に接続する。ストリップラインの信号経路への接続点はここでは共振器接続部と呼ばれる。
【００３３】
結合キャパシタが、２つの共振器接続部ごとの間に設けられる。第１の共振器ＴＬ１のための第１の共振器接続部と第２の共振器ＴＬ２のための第２の共振器接続部の間のキャパシタＣ４、および、前記第２の共振器接続部と第３の共振器ＴＬ３のための第３の共振器接続部との間のキャパシタＣ５などである。分路枝が各共振器接続部から接地へと導かれ、接地キャパシタが各分路枝に配置される。第１の共振器接続部に接続された第１の分路枝は第１の接地キャパシタＣ１を有する。第２の共振器接続部に接続された第２の分路枝は接地キャパシタＣ３を有する。第３の接地キャパシタＣ２を有する分路枝は第３の共振器接続部に接続される。第１の共振器ＴＬ１および第３の共振器ＴＬ３の間にさらなる容量結合が達成され、第１の共振器接続部の前と第３の共振器接続部の後で並列な分岐が信号経路に接続される。結合キャパシタＣ６は並列な分岐に配置される。
【００３４】
３つの共振器のためのストリップラインは、接地への分路枝の接地キャパシタを用いることによって、知られているストリップライン共振器よりも実質的に短くすることができる。フィルタ回路は、相対的に低い誘電率のセラミック材料内に容認できる寸法で実装されることもできる。それによって、結合キャパシタおよび接地キャパシタは多層構造体の共振器の上および下に配置され、図示された回路構成の横方向の寸法はストリップラインの長さによって実質的に決定される。容量的結合と磁気的結合との組み合わせは複数の極を生成し、臨界周波数のエッジの形状および抑制に関して、送信曲線を意図して調整することを可能にする。
【００３５】
多層構造体は、送信ラインまたはストリップラインの一部である２つの接地レベルによって完成される。該２つの接地レベルの間にすべての回路構成要素、特に、接地のためのメタライゼーション面と結合キャパシタと前記回路構成要素を接続するためのビアとが配置される。複数のセラミック層を通して回路構成要素を接続するためにビアが必要な場合は、前記接続部は好ましくはすぐ上下に配置される。横方向の寸法の適切な利用のために、ビアは回路構成要素の近くに実装される。
【００３６】
ストリップラインまたは送信ラインは、所与の電気的長さの少なくとも１つの信号搬送ラインからなり、それに並列に接地線、特に接地レベルが導かれる。信号搬送ラインは、同様に、その断面積を増加させるように水平に分割されてもよく、異なるがすぐ隣にあるメタライゼーションレベルに配置された追加のセグメントを有してもよい。図５は２つのメタライゼーションレベルに延びるそのようなストリップライン、例えばその信号搬送セグメントの簡単な実施形態を示す。前記セグメントは幅ＷＯを有する上側ストリップと、幅ＷＵを有する下側ストリップからなり、ＷＯはＷＵよりも小さい。より狭い上側導電体セグメントが、より広い下側ラインセグメントの上に好ましくはセンタリング配置される。２つの導電体セグメントの横方向相対変位は、共振器の特性にとって重要ではない。なぜなら、センタリング配置および異なる幅のために、下側ストリップセグメントの縁を越えて上側ストリップセグメントが変位するまで、重なった面は変化しないままであるからである。
【００３７】
図６Ａは、下側ストリップセグメントが中央でスリットを入れられ、同一のメタライゼーションレベル内で延びる２つの並列な部分ストリップを構成する、さらなる実施形態を示す。互いから離れて面する２つの部分ストリップの２つの外側の縁の距離はＷＵであり、上側ストリップの幅はＷＯであり、ＷＯはＷＵよりも小さい。ここで再び、２つの下側部分ストリップの上にセンタリングされた上側ストリップのセンタリング配置のために、横方向の変位の場合に、重なった面の面積が、横方向の変位が特定の程度になるまで一定のままであることが保証される。図６Ｂは、図６Ａに示された、スリットを入れられたマルチストリップ導電体の平面図を示す。共通のメタライゼーションレベルに配置された２つの部分ストリップは長さＬを有し、分路を介して両端で互いに電気的に接続される。上側および下側部分ストリップもまた、少なくとも一端で、好ましくは両端で、互いに電気的に接続される。
【００３８】
図７は、図１に基づいて設計されたフィルタ回路の転送曲線を示す。ストリップライン共振器の共振周波数およびその電気的長さＬによって決定されるパスバンドは、ここでは約２．４〜２．５ギガヘルツであり、第１のＷＬＡＮシステムの帯域幅に対応する。特に、様々なモバイル無線システムの送信帯域が配置されている、より低い周波数に向けて、４５ｄＢ以上の高い減衰が達成されることがわかる。前記フィルタ回路はそれゆえ、好ましくは同一のハウジング内に設置されたモバイル無線システムからＷＬＡＮシステムを分離するために、格別によく適し、ＷＬＡＮとモバイル無線のパラレルな動作がモバイル無線装置において可能である。
【００３９】
図２は、本発明に記載のフィルタ回路のさらなる実施形態を示し、ストリップラインとして設計された３つの共振器が互いに並列に配置される。しかしながら、図１に記載の実施形態とは対照的に、接続部Ｔ１とＴ２との間に延びる信号線に共振器接続部によって接続される共振器はここでは２つのみである。第３のストリップライン共振器ＴＬ２は第１および第２の共振器の間の中央に配置されるが、それらにも信号線にも電気的に接続されない。共振器は信号線から遠いほうの端部において接地に接続される。接地キャパシタＣ１、Ｃ２が配置された、接地への１つの分路枝が、共振器接続部のそれぞれに接続される。
【００４０】
第１のストリップライン共振器ＴＬ１と第２のストリップライン共振器ＴＬ３との間に配置された、第３の共振器ＴＬ２は、一方の端部で接地に直接接続され、他方の端部でキャパシタＣ３を介して接地に接続される。第１の共振器および第２の共振器への空間的な近さのために、第３の共振器は第１の共振器および第２の共振器と磁気的に結合しうる。結合Ｍは両矢印によって示される。
【００４１】
前記装置をさらに詳細に述べると、第１の共振器ＴＬ１と第２の共振器ＴＬ３の接地側端部を選択的に互いに接続することができるブリッジラインＢがある。前記接続部Ｂは導電体の形態で、ストリップラインの上に配置されたメタライゼーションレベルで実装されることができる。前記ブリッジラインによって、転送機能の特定の位置における分離をさらに向上させることが可能である。ブリッジラインＢは１つだけではなく、すべてが互いに並列に接続されたさらなるブリッジラインが提供されることもできる。このようにして、共振器の短絡端部における接地接続が向上する。接続キャパシタＣ５は、信号線Ｔ１の端部と第１の共振器接続部の間の信号経路に配置されることができ、第２の接続キャパシタＣ６は、第２の共振器接続部と信号線Ｔ２の第２の端部の間の信号経路に配置されることができる。
【００４２】
図８は、図２に基づいて設計されたフィルタ回路のための転送曲線Ｋ１を、対照的にブリッジラインＢを含まない第２の転送曲線Ｋ２と比較して示す。ブリッジラインＢがない場合よりも顕著に良好な分離が、前記ブリッジラインＢによってストップバンドの近くで達成されるのは明らかである。ブリッジラインＢによって、極がパスバンドのすぐ下に形成され、それはより急峻な側面をもたらし、したがって前記範囲、例えばＷＣＤＭＡ周波数帯にあるモバイル無線周波数帯に対してよりよい分離をもたらす。他のバンド範囲においては、転送曲線は前記追加のブリッジラインによってはほとんど変化しないままである。
【００４３】
図９は、多層構成における図２に基づいたフィルタ回路の、可能性のある実施形態のレイアウト図を示す。互いに間隔をおいて配置された個々のセラミック層が示され、メタライゼーションが図２のフィルタ回路の回路構成要素を実装するセラミック層の間に配置される。多層構造体の最上部セラミック層上のメタライゼーション１と最下部セラミック層上のメタライゼーション２０が接地レベルを示す。構成体化されたメタライゼーションの形態で実装されたすべての他の回路構成要素は、前記２つのメタライゼーションレベルの間に配置される。
【００４４】
キャパシタまたはキャパシタンスは、上下に敷かれ、互いに少なくとも部分的に重なりあうメタライゼーション面によって実装される。例えば、接地キャパシタＣ３（図２より）は２つのメタライゼーション面１９および接地レベル２０によって形成される。接地キャパシタＣ１およびＣ２はそれぞれ、接地レベル１と、２つのメタライゼーション面２および３の一方とによって形成される。ストリップラインとして実装された３つの共振器ＴＬ１、ＴＬ２およびＴＬ３は、互いに２つの電気的ビアで接続され、異なったメタライゼーションレベルに配置されたメタルストリップとして図に実装される。共振器ＴＬ１は、例えば、ストリップ１３および１６を含み、共振器ＴＬ２はストリップ１４および１７を含み、共振器ＴＬ３はストリップ１５および１８を含む。結合キャパシタＣ４による容量的結合はメタライゼーション面４によって形成され、メタライゼーション面２と９の間およびメタライゼーション面３と１０の間の両方に配置される。接続キャパシタＣ５はメタライゼーション面５および２の間のキャパシタンスによって形成され、接続キャパシタＣ６はメタライゼーション面５、２、９の間のキャパシタンスによって形成され、接続キャパシタＣ６はメタライゼーション面６、３、１０の間のキャパシタンスによって形成される。接地キャパシタＣ１はメタライゼーション面１および２によって形成され、接地キャパシタＣ２はメタライゼーション面１および３によって形成される。共振器ＴＬ１からＴＬ３まではそれぞれ、例えば図５に示されるように設計される。前記構成のさらなる重要な詳細はブリッジラインＢであり、これは図９のメタルストリップ１１および１２の形態で実装され、共振器ＴＬ１およびＴＬ３の接地側端部を互いに接続する。２つのストリップ１１および１２は並列に電気的に接続され、ビアによってストリップラインまたは共振器に接続される。
【００４５】
実施例はさらに、共振器と、その結合回路と結合している共振器またはメタライゼーション面との間に追加のセラミック層を配置する必要がないことを示す。メタライゼーションの形態の回路構成要素が、フィルタ回路の機能を損なうことなく、共振器の信号搬送線と、マイクロストリップラインのために必要な接地面（ここでは接地面２０）の間に提供されうることもまた明らかである。接地面２０と共振器ストリップの間の追加のメタライゼーションレベル１９は、上記メタライゼーションレベルにおいてインピーダンスレベルが定まらないようにするだけである。
【００４６】
図９に記載のフィルタ回路の電気的接続部は図２の接続部Ｔ１およびＴ２に対応し、メタライゼーションストリップ７および８によって形成されうる。図９から明らかであるように、１つのメタライゼーションレベルにおいて互いに隣り合う異なるキャパシタと関連する複数のメタライゼーション面を、前記面が互いに悪い影響を及ぼすことなく配置することもまた、本発明によって可能である。このようにして、多層構造体のコンパクトな設計が成され、したがってフィルタ回路を実装する構成要素が最小の寸法で形成される。
【００４７】
本発明による概念は多層構造体においてさらなるセラミック層を集積することを妨げない。それはメタライゼーションがなくてもよく、追加のメタライゼーションを含んでもよく、そしてフィルタ回路に接続されうる、または回路構成の他の機能に関連しうる追加の回路構成要素を含んでもよい。特に、基板としての多層構造体に載置され、多層構造体においてフィルタ回路に接続された個別の構成要素が回路構成に加えられうる。
【００４８】
回路構成に用いられる前記個別の構成要素の横方向寸法の合計が、図９に示された多層構造体の底面積を超える程度には、コンパクトな構成をいくぶんか調整することができ、異なるメタライゼーションレベルに配置された、または互いに上下に配置されたメタライゼーション面が、全メタライゼーションレベルの数をより少なくするように互いに隣接して配置されうる。しかしながら、回路構成要素に接続されたメタライゼーションが、水平に延びる導電体端子の必要なしに、多層構造体を垂直に貫いて通るビアによって互いに接続されることが可能ならば、有利である。
【００４９】
分離のために、１つ以上の追加のセラミック層が、多層構造体の最上部層として配置されうる。しかしながら、接地面１に覆われていない最上部セラミック層の表面が個別の構成要素を載置するための基板として利用できるように、接地レベル１を有する最上部セラミック層の底面積を拡大することも原則的として可能である。
【００５０】
図３は、ストリップラインの形態で実装された３つの並列な共振器ＴＬ１、ＴＬ２およびＴＬ３の櫛形配置を有するフィルタ回路のブロック回路図を示す。その構造は、図１で示したものとはブリッジラインＢ１において異なる。該ブリッジラインＢ１は、同一のメタライゼーションレベルにおいて３つの共振器の接地側端部を互いに接続する。任意には、さらなるブリッジラインＢ２が設けられ、それは外側の２つの共振器ＴＬ１とＴＬ３の接地側端部を互いに接続する。しかしながら、ブリッジラインＢ２は、上部または下部に配置されたメタライゼーションレベルに設計される。パスバンドを下回る分離に関して図８を用いて説明される改良点は、前記実施形態においてもまた達成される。
【００５１】
図４は、可能な多層構造体の構造を示し、その構造体によって、図３のブロック図において概略的に示されたフィルタ回路が、完全なメタライゼーションおよびセラミック層の形態で実装されうる。図示の形態は、上述した図９の形態に対応する。図４の構造体の、図９の構造体との実質的な違いはブリッジラインＢ１であり、該ブリッジラインＢ１は、ストリップラインとしての同じメタライゼーションレベルにおいて、３つのストリップ型の共振器を接地側で互いに接続する。３つの共振器ＴＬ１〜ＴＬ３のそれぞれは、図５に記載されたように上下に配置され、ここでは両方の端部で互いに接続された２つのメタライゼーションストリップによって再度実装される。したがって、３つの共振器はストリップの組１７と２１、１８と２２、１９と２３からなる。結合キャパシタＣ１およびＣ２はそれぞれ接地レベル１と２、３と１によって形成される。接地キャパシタＣ３は接地面２４と２５によって形成される。結合キャパシタＣ４およびＣ５は接地面９と８によって形成され、それぞれ接地レベル２と１１、３と１２の間に配置される。接地面２と１１、３と１２はそれぞれビアによって互いに結合され、したがって結合キャパシタＣ４およびＣ５はそれぞれ並列に接続された２つのキャパシタからなる。２つの隣接するメタライゼーション面に重なるさらなるより大きなメタライゼーション面による、該２つの隣接するメタライゼーション面の容量的結合は、所与のキャパシタンスのために、多層構造体に必要な底面積を小さくすることができるという利点がある。代替として、もちろん、各２つの重なり合うメタライゼーション面のみでキャパシタを実装することも可能であるが、それらは当然、必要な底面積がより大きくなる。結合キャパシタＣ６はメタライゼーション面１１、１３および１２からなり、カスケード状に容量的に結合される。接続キャパシタＣ７およびＣ８はそれぞれメタライゼーション面５と２、４と３を有する。
【００５２】
ここで再び、ブリッジラインＢ２が並列に接続されたメタライゼーションストリップ１４および１５によって実装され、それらはビアによって共振器ＴＬ１およびＴＬ３の接地側端部に接続される。
【００５３】
図７は、図４に示したフィルタ回路の送信曲線を示し、それは図３のブロック回路図に対応する。送信曲線Ｓ２１はパスバンドの下、２ギガヘルツ近くに２つの極を有する。前記極は共振器の間の磁気的結合と容量的結合の組み合わせからもたらされる。容量的結合が対応するメタライゼーション面の重なり合う面積、その間隔、および介在するセラミック層の誘電率によって決定される一方で、磁気的結合はストリップラインの間隔の関数である。２つの外側ストリップライン共振器と中間ストリップライン共振器との結合Ｍ１およびＭ３は、結合キャパシタＣ４およびＣ５と共に、パスバンドの近くに極を定める。２つの外側ストリップライン共振器の間の磁気的結合Ｍ２は、図のはるか左に示されるさらなる極を定め、それもまたパスバンドの下にある。共振器の間の距離の増加は磁気的結合Ｍ１〜Ｍ３を変化させ、したがって極の位置を変化させる。この関係において、ブリッジラインＢ２と、図４の第１および第３の共振器ＴＬ１およびＴＬ３の接地側端部の間のメタライゼーションストリップ１４および１５とは、磁気的結合Ｍ１およびＭ３と独立して磁気的結合Ｍ２を調整する役割をする。結合の変化は、ブリッジストリップのストリップ幅および個数を変化させることにより達成されうる。ブリッジストリップはストリップラインの下方に配置されてもよく、ストリップラインの上方と下方の両方に配置されてもよい。図４のストリップ型メタライゼーション１６および２０に対応する接続線Ｂ１は、共振器ＴＬ１とＴＬ２の間、ＴＬ２とＴＬ３の間、ＴＬ１とＴＬ３の間に追加の磁気的結合を生成する。所望のフィルタの性質に応じて、前記メタライゼーションストリップ１６および２０は省かれてもよい。
【００５４】
図１０は本発明の回路構成のさらなる実施形態を示し、多層構造体に集積された回路構成要素と、多層構造体に載置された個別の構成要素を含む。破線内に配置されたすべての回路構成要素は回路構成の部分と考えられる。図１０による回路構成は、本発明によって設計された、第１のフィルタ回路ＦＳ１に直接接続されたアンテナ接続部を有する。フィルタ回路はさらにスイッチング素子ＳＥに接続され、それはここまで１つだった信号経路を、３つの部分信号経路に選択的に接続することができる。図の下に示される信号経路はＢｌｕｅｔｏｏｔｈシステムの送信／受信経路であり、出力側の対応する送受信器ＩＣ２（図の左に示される）に接続される。図の中央の信号経路はＷＬＡＮシステムの受信経路に対応し、スイッチから送受信器ＩＣ１に直接つながる。第２のフィルタ回路ＦＳ２は最上部の部分経路に配置され、該経路は送受信器ＩＣ１とスイッチング素子ＳＥの間のＷＬＡＮシステムの送信経路に対応し、前記フィルタ回路とスイッチング素子ＳＥの間に電力増幅器ＰＡが配置される。
【００５５】
図１２による、前記回路構成のさらなる変形例では、本発明によって設計されるさらなるフィルタ回路が、電力増幅器ＰＡとスイッチング素子ＳＥの間の上方部分経路に配置される。上方部分経路の２つのフィルタ回路が図１２で破線で記載されているのは、前記回路がどちらも任意によるものであり、フロントエンドモジュールＦＥＭとして設計された全体の回路構成の機能のために絶対的に必要なものではないことを意味する。なぜなら、パスバンドフィルタとしてのそれのフィルタ機能は、すでに第１のフィルタ回路ＦＳ１によって実行されているからである。
【００５６】
さらなる実施形態において、図１１によるフロントエンドモジュールＦＥＭとして設計された回路構成は、アンテナ接続部を２つの信号経路に分けるアンテナ側のダイプレクサＤＰを含む。スイッチング素子ＳＥに接続された第１のフィルタ回路ＦＳ１はまず上方信号回路に配置される。前記スイッチング素子は選択的に第１のフィルタ回路ＦＳ１を送信経路ＴＸまたは受信経路ＲＸに接続する。１つの増幅器ＰＡまたはＬＮＡがスイッチ側の２つの経路上のそれぞれに配置される。第３のフィルタ回路ＦＳ３が送受信器ＩＣ１と増幅器ＰＡの間の送信経路に配置されうる。ダイプレクサＤＰにおいて分けられる第２の信号経路は、図１１の下部に示されるように、図１０を用いて前に説明された回路構成に対応する。入力側のパスバンドフィルタとして作用するフィルタ回路ＦＳ２の下流の第２のスイッチング素子ＳＥ２によって、信号経路は３つの部分経路に分けられ、１つは送受信器ＩＣ２に導かれるＢｌｕｅｔｏｏｔｈのための送信／受信経路であり、あとは第２のＷＬＡＮ周波数帯域のための送信経路ＴＸおよび受信経路ＲＸである。ＷＬＡＮのために許された２つの周波数帯域が２．４〜２．５ＧＨｚおよび４．９〜５．８５ＧＨｚと互Ｈいに十分離れているため、１つのダイプレクサＤＰは異なるＷＬＡＮ周波数帯に信号を分離するのに十分なハイパスフィルタとローパスフィルタとを有する。ここで再び、第３および第４のフィルタ回路ＦＳ３、ＦＳ４が、２つのＷＬＡＮシステムの各送信経路に配置されるが、これらは任意に省かれてもよい。
【００５７】
本発明は図に示された実施形態に限定されない。メタライゼーションとして実装される回路構成要素の形態である可能な実装は、必要に応じて変更されることができ、同様に、さらなる数の回路構成要素を含むことができる。回路構成はＷＬＡＮシステムおよび他の無線通信およびデータ転送システムを特に意図しているが、前記システムに限定されるものではない。本発明の回路構成要素は他の周波数範囲およびパスバンドにおいても実装されることができ、２つの異なる周波数帯の間で相応に区別をつけるために用いられることができる。本発明による回路構成およびその中に存在するフィルタ回路は、しかしながら、パスバンドの低いほうの側面の傾きが急峻であるため、より低い周波数の隣接する周波数帯に対して高周波の周波数帯を選ぶために用いられるのが有利である。特に、パスバンドの右側面は図において右では急峻ではなくなり、より高い周波数に対する選択性はしたがってより低くなるためである。
【図１】
0005624978.tif 000002
【図２】
0005624978.tif 000003
【図３】
0005624978.tif 000004
【図４】
0005624978.tif 000005
【図５】
0005624978.tif 000006
【図６Ａ】
0005624978.tif 000007
【図６Ｂ】
0005624978.tif 000008
【図７】
0005624978.tif 000009
【図８】
0005624978.tif 000010
【図９】
0005624978.tif 000011
【図１０】
0005624978.tif 000012
【図１１】
0005624978.tif 000013
【図１２】
0005624978.tif 000014