(57)【特許請求の範囲】
【請求項１】
少なくとも、成長用基板上に、発光層及び第１電流拡散層をエピタキシャル成長させた後、前記成長用基板を除去し、その後該成長用基板の除去によって露出した主表面側にｎ型ＧａＰ基板を貼り合わせてＧａＰからなる第２電流拡散層を形成する工程を有する発光素子の製造方法であって、
前記ｎ型ＧａＰ基板の貼り合わせ工程前に、素子形成領域内の前記発光層と前記第２電流拡散層との間に空隙を形成するための処理として、前記露出した主表面に対して熱処理を行って表面に凹凸を形成し、その後、ＨＶＰＥ法によりＧａＰ層を成長させ、その後該ＧａＰ層表面を研磨する処理を前記露出した主表面に対して行うことを特徴とする発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、照明や表示機の光源となる有色の発光ダイオードにおいて、エポキシの応力による劣化が改善された発光素子とその製造方法に関するものである。
【背景技術】
【０００２】
ＡｌＧａＩｎＰを発光層に持つ発光素子は従来の有色の発光素子に比べて１桁以上明るいため、車載照明やＬＣＤバックライトなど従来の発光ダイオードとは異なる用途で需要が拡大している。
これはＡｌＧａＩｎＰが直接遷移型であるということも寄与しているが、透明かつ厚い窓層（以下、電流拡散層とも言う）を設けることで外部量子効率を高めていることも明るくなっている要因にある。
【０００３】
一方、内部量子効率を高めるため、厚い透明導電層を基板及び窓層に設けるとともに、多重量子井戸（ＭＱＷ）を設けることで発光効率を高めることができることが、例えば非特許文献１などに示されている。
ここで、ＡｌＧａＩｎＰ系発光素子ではＡｌＧａＡｓ若しくはＧａＰが窓層として用いられる。ＡｌＧａＡｓ層は水分に対して劣化する特性上の問題があり、一般的にはＧａＰが用いられている。
【０００４】
しかしながら、厚いＧａＰ層を設けるためにはＡｌＧａＩｎＰ発光層部に直接ＧａＰ基板を接合するか、ＧａＰの厚膜を結晶成長しなければならないが、ＧａＰ基板を直接接合する方法では、例えば特許文献１に示されているようにＧａＰとの接合界面で障壁層が生じる問題があり、これを回避するために、長時間かつ高温の熱処理が必要となる。
【０００５】
また、窓層は一方の面に設けても発光効率の向上には有効だが、他方の面にも、すなわち発光層の上下に設けた方が、より外部量子効率が高まることが知られている。
この場合、他方の窓層は、貼り合わせ、若しくは結晶成長によって形成されるが、ＧａＡｓ基板は光吸収層として機能するため、他方の窓層形成前に基板を除去する必要がある。
【０００６】
ところで、発光素子に必要なＡｌＧａＩｎＰ系材料からなる層構造は、一般にはＧａＡｓ基板上にＭＯＶＰＥ法で形成する。その総膜厚はせいぜい１０μｍ前後である。
ＡｌＧａＩｎＰ系とＧａＡｓ系は格子整合系ながら、選択エッチング法の利用が可能であり、そのため、選択エッチングに要する層を適切にＧａＡｓ基板とＡｌＧａＩｎＰ層との間に挿入することでＧａＡｓ基板を除去することができる。
【０００７】
ただし、発光に必要な機能層を作るために必要なＡｌＧａＩｎＰ系材料の総膜厚はせいぜい１０μｍ程度であり、ＡｌＧａＩｎＰ層のみでＧａＡｓ基板を除去すると残存ウエハの膜厚は１０μｍ前後になってしまう。１０μｍ前後の膜厚のウエハは実験的にはハンドリングは可能だが、割れやすく、工業的な工程を通すために必要な機械的強度を有しない。
そこで、ＧａＡｓ基板除去前に機械的強度を保つための強度保持板（あるいはウエハ）を、ＡｌＧａＩｎＰ成長面側に貼り付けてから除去する方法も考えられる。この場合、除去されたＧａＡｓ基板面側にＧａＰ基板を貼り付けるわけだが、ＧａＰ基板を貼り付けた後、強度保持板（あるいはウエハ）は剥離（除去）しなければならず、剥離に伴って洗浄が必要であったり、汚染などの懸念もあり、工業的にはコストが上がるばかりであまりメリットがない。
【０００８】
従って、省コストで工業的な工程を通すためには、ＧａＡｓ基板除去前に、厚膜ＧａＰ層を結晶成長することでウエハに機械的強度を持たせる方法を選択する方が、ＧａＰ層部で光取出し層と強度保持板を兼ねることができるため合理的である。
【０００９】
このようにＧａＡｓ部分を除去したウエハにＧａＰを貼り合わせ、若しくはＨＶＰＥ成長によってＧａＰを形成するが、二種類の工程による製品特徴は大きく異なる。
ＡｌＧａＩｎＰとＧａＰは格子定数が大きく異なるため、ＧａＰは多数の転位と欠陥を有し、転位や欠陥で緩和しきれない格子不整によってＧａＡｓ除去後のウエハは５０〜５００μｍと大きく反る事になる。
【００１０】
ＧａＰ基板に直接接合する場合、接合によって反りが矯正され、１００μｍ以下で安定した反りが得られる。
一方、ＧａＡｓ除去後のウエハにＨＶＰＥ法でＧａＰを成長する場合、成長に伴って反りの方向が逆になるが、ＨＶＰＥ法における膜厚分布によって、反りは面内で０〜１０００μｍの分布を持つ。
【００１１】
ＧａＰ基板接合後、もしくはＨＶＰＥ法によるＧａＰ成長後、チップ高さをそろえるためにラップ及びポリッシュ加工を行うが、ＨＶＰＥ法によるＧａＰ層成長の場合、反りが大きいため、ラップまたはポリッシュの過程でウエハ割れが発生する。
この加工工程の割れの抑制のためには、ウエハ反りの抑制と機械強度を決めるウエハ厚さの増加だが、ウエハ厚さの増加によって反りも増加するため、ＨＶＰＥ成長ＧａＰの厚さを厚くするのは制限がある（２００μｍ以上の厚さに成長してしまうと以後の加工工程が極めて困難になる。）。反対に、ＨＶＰＥ成長ＧａＰ層を薄くすれば、反りは緩和する方向になるが、ウエハ総厚が不足するため、チップ高さが足りず、製品を作れないという問題がある。
【００１２】
これに対し、ＧａＰ基板を貼り合わせて製造した場合、ＨＶＰＥ成長ＧａＰで生じるような反りの問題はほとんど存在しない。しかしながら、エポキシでモールドした場合、エポキシから受ける応力の影響を受けやすい問題がある。
エポキシは通常、加熱して硬化し、室温付近に冷まして製品とするが、熱膨張係数が一般にＧａＰやＡｌＧａＩｎＰより１桁から２桁以上大きく、温度降下に伴って発光素子より大きく収縮し、発光素子は強い応力を受ける。
この応力はエポキシの軟化点である６０〜１５０℃程度の温度環境になるまで、発光素子に応力をかけ続けることになる。
【００１３】
ところで、通電によって発光素子は加熱するが、発光素子の活性層付近の温度が軟化点以下の温度条件の通電条件で通電した場合、ＧａＰ基板を接合したウエハは強い応力により素子劣化が生じる。
一方、ＧａＡｓ除去面にＨＶＰＥ法でＧａＰ層を成長したウエハでは応力による劣化は生じにくい。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００６−３２８３７号公報
【非特許文献】
【００１５】
【非特許文献１】Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  Ｖｏ．７４  Ｎｏ．１５  ｐｐ．２２３０−２２３２
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明はこのような上記の課題を解決するためになされたものであり、ＧａＰ基板を接合した場合のように反りが少ないために加工が容易であり、また同時にＨＶＰＥ法で成長したＧａＰ層を有する場合のようにエポキシ等の封止剤の応力による劣化が抑制された化合物半導体基板を利用した発光素子とその製造方法を実現することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、本発明では、少なくとも、発光層と、該発光層の片方の主表面側に形成された第１電流拡散層と、前記発光層のもう一方の主表面側に形成された第２電流拡散層とを有する化合物半導体基板を用いて製造された発光素子であって、前記発光層と前記第２電流拡散層との間に、空隙を有するものであることを特徴とする発光素子を提供する。
【００１８】
このように発光層と第２電流拡散層の間に空隙を有する構造とすることで、当該空隙が応力緩和点として作用するため、化合物半導体基板の反りを小さくすることができ、加工が容易なため、高歩留りで製造されたものとなる。また、発光ダイオードを作製する際にエポキシ等の封止剤でモールドした場合であっても、封止剤からの応力をその空隙で緩和することができる。従って、ＨＶＰＥ法で成長したＧａＰ層を有する化合物半導体基板から作製した発光素子のように、封止剤の応力による劣化が生じにくく、輝度の劣化の小さな発光素子となっている。
【００１９】
ここで、前記空隙は、その大きさが、前記発光層の主表面に平行な方向の幅が０．０１〜２０μｍ、前記発光層の主表面に垂直な方向の高さが０．０１〜０．５μｍであることが好ましい。
このように、空隙の大きさが、発光層の主表面に平行な方向の幅が０．０１〜２０μｍ、発光層の主表面に垂直な方向の高さが０．０１〜０．５μｍであれば、確実に化合物半導体基板となった時の反りを抑えることができ、より高歩留りで得られたものとなる。
【００２０】
また、前記発光層が、組成式（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（但し、０≦ｘ≦１，０．４≦ｙ≦０．６）にて表される化合物にて各々構成されたｎ型クラッド層、活性層、ｐ型クラッド層がこの順序で積層されたダブルヘテロ構造からなるものであることが好ましい。
このような構造の発光層を有する発光素子とすることで、更に高輝度の発光素子とすることができる。
【００２１】
そして、前記発光層と前記第１電流拡散層との間及び前記発光層と前記第２電流拡散層との間に、バンドギャップが前記発光層より大きく前記第１または第２電流拡散層より小さい（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１，０．４≦ｙ≦０．６）にて表される化合物にて構成された中間層を有することが好ましい。
このように、発光層と第１電流拡散層との間や発光層と第２電流拡散層との間に、バンドギャップが発光層より大きく第１または第２電流拡散層より小さい中間層を設けたものとすることによって、例えば、電流拡散層と発光層中のクラッド層のバンド不連続により発生するノッチを抑制することができ、よって順方向に流れる電流に対する抵抗値が低減され、順方向電圧（Ｖｆ）が低減された高品質な高輝度発光素子とすることができる。
【００２２】
また、前記発光素子は、前記発光層と前記第２電流拡散層との界面に、前記空隙を有するものとすることができる。
このように、本発明の発光素子は、空隙を、発光層と第２電流拡散層との界面に有するものとすることができる。
【００２３】
また、本発明では、少なくとも、成長用基板上に、発光層及び第１電流拡散層をエピタキシャル成長させた後、前記成長用基板を除去し、その後該成長用基板の除去によって露出した主表面側にｎ型ＧａＰ基板を貼り合わせてＧａＰからなる第２電流拡散層を形成する工程を有する発光素子の製造方法であって、前記ｎ型ＧａＰ基板の貼り合わせ工程前に、前記発光層と前記第２電流拡散層との間に空隙を形成するための処理を前記露出した主表面に対して行うことを特徴とする発光素子の製造方法を提供する。
【００２４】
このように、発光層と第２電流拡散層との間に空隙を形成するための処理を成長用基板の除去によって露出した主表面に対して行い、その後にｎ型ＧａＰ基板を貼り合わせてＧａＰからなる第２電流拡散層を形成する。この場合、発光層と第２電流拡散層との間の空隙がエポキシなどの封止剤で発光素子を封止した際の応力や基板の反りの応力を緩和する作用を果たすため、作製された発光素子製造用の化合物半導体基板の反りを従来に比べて小さくすることができ、また発光ダイオード作製の際のモールディングの際の応力への耐性を高いものとすることができる。従って、ＨＶＰＥ法でＧａＰ層を成長させた発光素子のように、エポキシの応力による劣化が生じにくいため輝度の劣化が小さく、その上、加工が容易であり、高歩留りで応力耐性の高い発光素子を製造することができる。
【００２５】
ここで、前記空隙を形成するための処理として、前記露出した主表面に対して熱処理を行って表面に凹凸を形成し、その後、ＨＶＰＥ法によりＧａＰ層を成長させ、その後該ＧａＰ層表面を研磨することができる。
このような処理によって空隙を形成することによって、発光層と第２電流拡散層となるｎ型ＧａＰ層の間に簡単に空隙を形成することができ、またＧａＰ基板を直接接合するので反りが少なく、かつエポキシの応力による劣化が従来より抑制された発光素子を製造することができる。
【００２６】
また、前記空隙を形成するための処理として、前記露出した主表面に対してレジストを塗布してフォトリソグラフィを行った後、エッチングにより凹凸のパターンを形成することができる。
このような処理によって空隙を形成することによって、エピタキシャル層を形成する処理を行わないため、更に反りを低減できる。またエッチングにより凹凸のパターンを形成するので、空隙のサイズ等を自由に設計でき、封止材（エポキシ）の応力に応じた応力緩和構造の設計が可能となり、より封止の際の応力への耐性の高い高輝度発光素子を製造することができる。
【発明の効果】
【００２７】
以上説明したように、本発明によれば、ＧａＰ基板を接合した場合のように反りが少ないために加工が容易であり、また同時にＨＶＰＥ法で成長したＧａＰ層を有するチップのようにエポキシの応力による劣化が抑制された発光素子製造用の化合物半導体基板を利用して作製された発光素子とその製造方法が提供される。
【図面の簡単な説明】
【００２８】
【図１】本発明の発光素子の概略の一例を示した図である。
【図２】本発明の発光素子の製造方法において作製される化合物半導体基板の製造過程における概略の一例を示した図である。
【図３】本発明の発光素子の概略の他の一例を示した図である。
【図４】本発明の発光素子のエピタキシャル成長方向に沿った断面観察図である。
【発明を実施するための形態】
【００２９】
以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。
図１は本発明の発光素子の概略の一例を示した図であり、図２は本発明の発光素子の製造方法において作製される化合物半導体基板の製造過程における概略の一例を示した図である。
【００３０】
本発明の発光素子１０は、図１に示すように、少なくとも、発光層１０６と、発光層１０６の片方の主表面側に形成された第１電流拡散層１０９と、発光層１０６のもう一方の主表面側に形成された第２電流拡散層２０２とを有する化合物半導体基板１１０を用いて製造されたものであり、第１電流拡散層１０９の表面には電極１１が、第２電流拡散層２０２の表面にも電極１２が形成されたものである。
そして、発光層１０６と第２電流拡散層２０２との間の界面１０６ａに、空隙２０１を有するものである。
【００３１】
このように発光層と第２電流拡散層の間に空隙を有する構造とすることで、この空隙が応力緩和点として作用するため、化合物半導体基板の反りが小さくなる。すなわち、加工が容易なため、高歩留りで製造できるものとすることができ、安価なものとなる。
また、発光ダイオードを作製する際にエポキシ等の封止剤でモールドした場合であっても、封止剤からの応力をその空隙で緩和することができ、ＨＶＰＥ法で成長したＧａＰ層を有する化合物半導体基板から作製した発光素子のように、封止剤の応力による劣化が生じにくく、輝度の劣化の小さな発光素子となっている。
【００３２】
ここで、空隙２０１は、その大きさが、発光層１０６の主表面（界面１０６ａ）に平行な方向の幅が０．０１〜２０μｍ、発光層１０６の主表面（界面１０６ａ）に垂直な方向の高さが０．０１〜０．５μｍとすることができる。
このように、発光層の主表面（界面）に平行な方向の幅が０．０１〜２０μｍで、垂直な方向の高さが０．０１〜０．５μｍの空隙を有する発光素子では、確実に化合物半導体基板とした時の反りが抑えられたものであり、より高歩留りで得られたものとなる。その上、発光素子として封止剤でモールドした際の応力がより確実に緩和されたものとなり、輝度の劣化がより抑制されたものとなる。
【００３３】
また、発光層１０６が、組成式（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（但し、０≦ｘ≦１，０．４≦ｙ≦０．６）にて表される化合物にて各々構成されたｎ型クラッド層１０５、活性層１０６’、ｐ型クラッド層１０７がこの順序で積層されたダブルヘテロ構造からなるものとすることができ、これによって更に高輝度の発光素子となる。
【００３４】
そして、発光層１０６と第１電流拡散層１０９との間に、バンドギャップが発光層１０６より大きく第１電流拡散層１０９より小さい（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１，０．４≦ｙ≦０．６）にて表される化合物にて構成された中間層を有するものとすることができる。
そして、本発明の発光素子の他の実施形態として、発光層１０６と第２電流拡散層２０２との間に、バンドギャップが発光層１０６より大きく第２電流拡散層２０２より小さい（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１，０．４≦ｙ≦０．６）にて表される化合物にて構成された中間層を有するものとすることができる（図２参照）。このような、中間層を有する場合には、例えば図３に示すように、中間層１０４と第２電流拡散層３０２の界面に空隙を有するものとすることができる。この場合も、中間層以外の他の構成は、上記と同様の構成とすることができる。なお、図３は本発明の発光素子の概略の他の一例を示した図である。
このような構造とすることで、例えば、電流拡散層と発光層中のクラッド層のバンド不連続により発生するノッチを抑制することができる。従って、順方向に流れる電流に対する抵抗値を低くすることができ、順方向電圧（Ｖｆ）が低い高輝度発光素子となる。
【００３５】
上記のような発光素子の製造方法について、図を参照して以下に説明するが、もちろんこれに限定されるものではない。
図１は本発明の発光素子の概略の一例を示した図である。また、図２は本発明の発光素子の製造方法において作製される化合物半導体基板の概略の一例を示した図であり、図２（ａ）は活性層部を多重活性層とした場合、図２（ｂ）は活性層部を一様な構造としたものである。
【００３６】
図２（ａ）に示すように、まず成長用基板としてのｎ型ＧａＡｓ基板１００上に、ｎ型ＧａＡｓバッファ層１０１を成長させ、そして基板除去時のエッチストップ層としてのｎ型ＡｌＩｎＰ層１０２、層１０２エッチング時のエッチストップ用ｎ型ＧａＡｓ層１０３を気相成長させる。
【００３７】
その後、ｎ型中間層（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦０．３，０．４≦ｙ≦０．６）１０４を形成することができる。
更に、ｎ型クラッド層（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．６≦ｘ≦１，０．４≦ｙ≦０．６）１０５、活性層１０６’’と活性層１０６’’よりＡｌ組成の多い障壁層１０６’’’が交互に２層以上積層された構造を有する多重活性層部１０６Ｍ、ｐ型クラッド層（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．６≦ｘ≦１，０．４≦ｙ≦０．６）１０７を気相成長させる。
その後、ｐ型中間層（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦０．３，０≦ｙ≦０．６）１０８の順で積層することができる。
【００３８】
そして、ｐ型中間層１０８上に、ＧａＰからなる第１電流拡散層１０９をエピタキシャル成長させる。なお、この第１電流拡散層１０９は、ＧａＰとＡｌＧａＩｎＰ層の格子不整により多数の転位と欠陥を有することになる。
【００３９】
ここで、図２（ａ）に示すように、活性層１０６Ｍは、活性層よりＡｌ組成の多い障壁層を２層以上有する多重活性層部としたが、図２（ｂ）に示すように、障壁層を有しない一様組成活性層１０６Ｕであっても以下の効果は同様である。
【００４０】
またｎ型中間層１０４は、ＧａＡｓ基板１００上に成長していくため、格子整合すべき組成範囲ｙにとどめる必要があるため、０．４≦ｙ≦０．６に限定される。
これに対し、ｐ型中間層１０８は格子整合で積層する必要がないため、組成ｙの範囲はｎ型中間層１０４より広い０≦ｙ≦０．６とすることができる。また、この組成範囲は一様の組成濃度を意味しているのではなく、組成ｙを徐々に減じることで第１電流拡散層１０９の組成に近づけるいわゆるグレーディット構造や、組成ｙを階段状に減じることで第１電流拡散層１０９の組成に近づける階段状組成、更に組成ｙを階段状に減じると共に、各階段の同一組成ｙ層構成膜厚をＡｌＧａＩｎＰ／ＧａＰの臨界膜厚以下の膜厚に保つ格子不整緩和構造等を含む事はいうまでもない。
【００４１】
この後、基板除去を行う。
具体的には、ＧａＡｓ基板１００部分をアンモニアと過酸化水素水の混合液でエッチングし、除去する。
次に塩酸でＡｌＩｎＰ層１０２を除去する。そしてＧａＡｓ層１０３を硫酸過酸化水素水混合液で除去する。この結果、ｎ型中間層１０４が表面に露出する。
【００４２】
その後、発光層１０６と後に形成する第２電流拡散層との間に空隙を形成するための処理を露出した主表面に対して行う。
ｎ型中間層１０４を有する場合には、ｎ型中間層１０４の主表面が露出するため、ｎ型中間層１０４の露出した主表面に対して空隙形成のための処理を行う。また、図１の発光素子１０のように中間層を有さない場合には、空隙形成のための処理を発光層１０６の露出した主表面に対して行うことにより、発光層１０６と第２電流拡散層２０２との界面１０６ａに空隙２０１が設けられたものとなる。
【００４３】
これによって、発光層１０６と後に形成する第２電流拡散層との間に空隙を形成することができる。そしてこの形成した空隙がエポキシ等の封止剤で発光素子を封止した際に、封止されたことによって発生する応力や、化合物半導体基板とした時の反りを緩和する作用を果たさせることができる。よって、作製された発光素子製造用の化合物半導体基板の反りを従来に比べて小さくすることができる。更に、発光ダイオード作製の際のモールディングの際の応力への耐性も高いものとすることができる。
すなわち、ＨＶＰＥ法でＧａＰ層を成長させた発光素子のように、エポキシの応力による劣化が生じにくいため輝度の劣化が小さく、その上、加工が容易であるという応力耐性の高い高品質な発光素子を製造することができる。
【００４４】
ここで、空隙２０１を形成するための処理として、露出した主表面に対して熱処理を行って燐抜けを発生させ、表面に凹凸を形成し、ラフニングを起こさせ、その後、ＨＶＰＥ法によりｎ型ＧａＰ層（窓層）２０２ａを成長させる。更に、このｎ型ＧａＰ層２０２表面には格子不整に起因するヒロックが存在するため、表面をポリッシュして滑らかにするべく、ＧａＰ層表面を研磨することができる。
【００４５】
なお、ｐ型ＧａＰ層１０９は５０〜１５０μｍ程度の膜厚を有するため、反り発生抑制の観点から、このｎ型ＧａＰ層２０２ａは、ｐ型ＧａＰ層１０９と同程度かそれより薄い膜厚で成長させるのが好適である。
【００４６】
その後、研磨したｎ型ＧａＰ層２０２ａの表面とｎ型ＧａＰ基板２０２ｂとを直接接合して、ＧａＰからなる第２電流拡散層２０２を形成することによって化合物半導体基板１１０が完成する。
【００４７】
このような露出した主表面に対して熱処理を行った場合では、ラフニングのための熱処理によって、凹凸のサイズが０．０１〜２μｍ程度の空隙を作製することができるようになる。この空隙パターンは、ラフニング現象を基にしているため、ピッチ及びサイズはランダムに存在することになる。この空隙の分散の様子を断面方向から確認した電子顕微鏡写真を図４に示す。
また、格子不整に起因する多数の転位及び欠陥をｎ型ＧａＰ層２０２ａは含有することになるが、ｎ型ＧａＰ基板２０２ｂは基板が基となっているため、転位や欠陥がｎ型ＧａＰ層２０２ａに比べて桁違いに少ない。
【００４８】
そして、第２電流拡散層２０２を厚く気相成長させて形成するのではなく、ｎ型ＧａＰ基板を貼り合わせて形成することによって、第一の利点として、ＨＶＰＥ法によるｎ型ＧａＰ層２０２ａの厚さを薄くすることができ、化合物半導体基板１１０の反りを減らすことができる。化合物半導体基板の反りが大きくなることで、加工時の割れ発生量が増加するが、上述のようにｎ型ＧａＰ基板を貼り合わせる方法であれば、反りを少なくすることができ、割れ量を低減することができる。
また、第二の利点として、格子定数とバンドギャップの異なる界面をＨＶＰＥ法で形成し、また欠陥密度は異なるものの、同種の材料（ＧａＰ層とＧａＰ基板）で接合を行うため、界面に発生する空乏容量を低減することができるため、周波数応答特性を改善する事ができる。
更に、第三の利点として、格子定数の異なる界面を接合ではなくエピタキシャル成長で形成（発光層とＧａＰからなる電流拡散層）するため、界面の機械的強度を高めることができる。
そして第四の利点として、後述する別の好適な態様の様にフォトリソ工程を経る必要がなく、工程が簡便なものとすることができる。
【００４９】
このような処理で空隙を形成するようにすることによって、発光層と第２電流拡散層となるｎ型ＧａＰ層の間に容易かつ確実に空隙を形成することができ、エポキシの応力による劣化も起きない発光素子を高歩留りで効率よく製造することができる。
【００５０】
なお、空隙は、応力緩和点としての機能を有するため、露出した主表面（発光層の主表面又はｎ型中間層の主表面）に平行な方向の幅が０．０１μｍ以上、界面に垂直な方向の高さが０．０１μｍ以上とすることがよい。なお、幅を２０μｍ以下、より好適には１０μｍ以下、更に好適には０．１μｍ以上５μｍ以下とすることによって、特に端面においてクラック発生要因となることを確実に抑制でき、不良をより低減することができるため、１０μｍ以下に設計する事が望ましい。
【００５１】
また、高さについてはｎ型中間層１０４の厚さが０．５μｍ程度の厚さであるため、この層以下の厚さに保つ事が望ましい。ｎ型中間層１０４を設ける場合、発光層１０６から発光した光を吸収する層でもあるため、薄い事が望ましい。このためｎ型中間層１０４は、０．５μｍ以下になる事があっても以上になる事はない。そこで、空隙の高さは０．３μｍ以下が望ましい。
【００５２】
また、空隙を形成するための別の好適な処理として、図３に示すように、露出した主表面に対して、１〜２０μｍ程度のサイズのパターンを形成するべくレジストを塗布して、露光後に硫酸と過酸化水素水の混合液等によってエッチングして高さ０．１〜０．５μｍ程度の凹凸パターン３０１を施すフォトリソグラフィを行い、その後、エッチングにより凹凸のパターンを形成することができる。
この場合は、凹凸パターン３０１を形成した主表面と、ｎ型ＧａＰ基板を接合して第２電流拡散層３０２を形成することになる。このようにして作製されたのが、図３に示すような化合物半導体基板１１０’である。
【００５３】
この場合は、露出した主表面に対して熱処理を行う場合とは異なり、ＧａＰ基板と凹凸パターン３０１を有するｎ型中間層１０４の欠陥は同程度で、ＧａＰ基板には高密度の転位は存在しないことになる。この形態では以下に示すような利点がある。
【００５４】
第一の利点は、総エピ厚が薄いため、化合物半導体基板の反りによる割れが上述の熱処理を行う方法に比べて大幅に緩和させることができることにある。また、薄膜であるため、密着露光法によるフォトリソ工程時に反りの矯正が容易であり、パターンサイズズレもほとんど生じない、という点にある。
また第二の利点は、上述の形態とは異なり、空隙のサイズ及び位置、密度を設計する事が可能であることにある。すなわち、空隙のサイズ、密度を設計することにより、封止材の応力に応じた応力緩和構造の設計が可能になる。
更に、第三の利点は、エピタキシャル成長を要するプロセスが上述の形態の３回から２回に減じる事ができるため、製造コストが安く済むという点にある。
【００５５】
すなわち、このような処理によって空隙を形成することによって、エピタキシャル層を形成する処理を行わないため、更に反りを低減でき、更により封止の際の応力への耐性の高い高輝度発光素子を製造することができる。
【００５６】
その後、真空蒸着法により、第２電流拡散層２０２，３０２上に第２電極（ＡｕＳｉＮｉ合金もしくはＡｕＧｅＮｉ合金等）１２を、第１電流拡散層１０９上に第１電極（ＡｕＢｅ合金もしくはＡｕＺｎ合金等）１１を形成し、更に第１電極１１上にボンディングパッドを配置して、適当な温度で電極定着用のシンタリングを施す。
その後、ダイシングによりチップ化し、第２電極１２をＡｇペースト等の導電性ペーストを用いて支持体を兼ねた図示しない端子電極に固着する一方、ボンディングパッドと別の端子電極とにまたがる形態でＡｕ製のワイヤをボンディングし、更に樹脂モールドを形成することにより、図１に示すような発光素子１０や図３に示すような発光素子１０’が得られる。
【実施例】
【００５７】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
図３に示すような発光素子を作製した。
具体的には、まず成長用基板としてのｎ型ＧａＡｓ基板上に、ｎ型ＧａＡｓバッファ層、ｎ型ＡｌＩｎＰ層、ｎ型ＧａＡｓ層、ｎ型中間層、ｎ型クラッド層、活性層、ｐ型クラッド層、ｐ型中間層、ＧａＰ第１電流拡散層をこの順でエピタキシャル成長させた。
そして、ｎ型ＧａＡｓ基板、ｎ型ＧａＡｓバッファ層、ｎ型ＡｌＩｎＰ層、ｎ型ＧａＡｓ層をエッチング除去した。
【００５８】
そして、露出したｎ型中間層の表面に対して７６０℃で３０分の熱処理を行った。その後、ＨＶＰＥ法によりｐ型ＧａＰ層と同じ厚さのｎ型ＧａＰ層を成長させ、更にＧａＰ層表面を研磨した。
その後、研磨したｎ型ＧａＰ層の表面とｎ型ＧａＰ基板とを直接接合して、ＧａＰからなる第２電流拡散層して、化合物半導体基板を作製した。
【００５９】
更に、作製した化合物半導体基板をラップして厚さを製品規格の２００μｍまで削り込んだ。更に第１及び第２電流拡散層表面をポリッシュ仕上げし、第１電流拡散層表面にＡｕＢｅ合金で電極を、第２電流拡散層表面にＡｕＳｉＮｉ合金で電極を形成し、ダイシングで素子分離し、ダイスを形成した。
ダイス形成後、弗酸系エッチャントで発光素子表面に凹凸を形成し、すなわち粗面化し、その後のダイスをカップに銀ペーストでマウントし、エポキシ封止し、発光素子を作製した。
【００６０】
そして、輝度劣化を評価するべく、−４０〜−５０℃の低温環境での通電試験を実施した。
ここで、応力による素子劣化が著しい環境温度は−４０℃若しくは−５０℃であるが、通電電流を増やすと活性層で発熱するため、エポキシが暖められて応力の影響が緩和される。またエポキシ軟化に必要な通電電流は５０〜１００ｍＡ程度であり、一般のＬＥＤの定格電流２０ｍＡより高く、このような通電電流域ではエポキシの応力による劣化は生じない。従って、試験条件は５０ｍＡ未満の環境温度−５０℃通電、電流を１０ｍＡと２０ｍＡの２条件で、通電時間１０００時間経過後の残光率を評価した。その結果を表１に示す。なお、残光率は初期発光出力に対する１０００時間経過後の発光出力の比である。
【００６１】
（実施例２）
図３に示すような発光素子を作製した。
具体的には、ｎ型ＧａＡｓ基板等のエッチング除去までは実施例１と同様の工程とした。
その後、露出したｎ型中間層の表面に対してレジストを塗布し、硫酸と過酸化水素水の混合液でエッチングして凹凸パターンを形成した。更に凹凸パターンを形成した主表面とｎ型ＧａＰ基板を接合して化合物半導体基板を作製した。
その後、実施例１と同様の方法で発光素子を作製し、実施例１と同様の評価を同条件で行った。その結果を表１に示す。
【００６２】
（比較例１）
実施例１において、露出したｎ型中間層の表面に対して熱処理を行わず、またＧａＰ層をＨＶＰＥ法で形成しなかった以外は同様の方法で発光素子を作製し、実施例１と同様の評価を同条件で行った。その結果を表１に示す。
【００６３】
【表１】
0005598318.tif 000002
【００６４】
表１に示すように、従来構造である比較例においては１０００時間の通電で激しく劣化しているのに対して、実施例１，２においてはほとんど劣化していないことが判った。
【００６５】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００６６】
１０，１０’…発光素子、  １１…第１電極、  １２…第２電極、
１００…ｎ型ＧａＡｓ基板、  １０１…ｎ型ＧａＡｓバッファ層、  １０２…ｎ型ＡｌＩｎＰ層、  １０３…ｎ型ＧａＡｓ層、  １０４…ｎ型中間層、  １０５…ｎ型クラッド層、  １０６…発光層、  １０６’，１０６’’…活性層、  １０６’’’…障壁層、  １０６Ｍ…多重活性層、  １０６Ｕ…一様組成活性層、  １０６ａ…界面、  １０７…ｐ型クラッド層、  １０８…ｐ型中間層、  １０９…第１電流拡散層、  １１０，１１０’…化合物半導体基板、
２０１…空隙、  ２０２，３０２…第２電流拡散層、  ２０２ａ…ｎ型ＧａＰ層（高密度層）、  ２０２ｂ…ｎ型ＧａＰ基板（低密度層）、  ３０１…凹凸パターン。
【図１】
0005598318.tif 000003
【図２】
0005598318.tif 000004
【図３】
0005598318.tif 000005
【図４】
0005598318.tif 000006