(57)【特許請求の範囲】
【請求項１】
半導体基板に半導体デバイスを製造する方法であって、
前記半導体基板の第１の領域に高電圧トランジスタに関するゲート絶縁体として使用するために、前記半導体基板に第１の酸化物層を形成するステップと、
酸化物層の頂部表面上に窒素リッチ酸化物を形成するために、第１の酸化物層にデカップル・プラズマ窒素物形成を実行するステップであって、窒素リッチ酸化物層が、１０原子パーセントを超えない窒素濃度を有することを特徴とする、実行するステップと、
基板の一部に第１のウェル領域を形成するステップと、
第１のウェル上の第１の酸化物層の一部と窒素リッチ酸化物層の一部とを除去するステップと、
前記酸化物層を形成するステップの後に、前記ウェルに及び該ウェル上に不揮発性メモリトランジスタに関するゲート絶縁体として使用するために、前記ウェルに第１の絶縁層を形成するステップと、
第１の絶縁層の上および前記窒素リッチ酸化物層の上にナノクリスタルを包含する電荷ストレージ層を形成するステップと、
ナノクリスタルを包含する電荷ストレージ層のオーバーエッチング中に、窒素リッチ酸化物層がエッチング停止層として機能するように、ナノクリスタルを包含する電荷ストレージ層と窒素リッチ酸化物層との間で選択されるエッチャントを使用して、第１のウェルに隣接し、窒素リッチ酸化物層の上のナノクリスタルを包含する電荷ストレージ層を除去するステップと
を有することを特徴とする方法。
【請求項２】
前記第１の絶縁層の上で電荷ストレージ層の上にゲートを形成するステップを更に有することを特徴とする請求項１に記載の方法。
【請求項３】
前記第１の領域の上で窒素リッチ酸化物層の上にゲートを形成するステップ
を更に有することを特徴とする請求項２に記載の方法。
【請求項４】
ロジックトランジスタを形成する際に用いるために基板の第２の部分にウェルを形成するステップと、
窒素リッチ酸化物層の一部と、基板の第２の部分の上の第１の酸化物層を除去するステップと、
基板の第２の部分のロジックトランジスタに関するゲート絶縁体を形成するステップと、
前記ゲート絶縁体の上にゲートを形成するステップと
を更に有することを特徴とする請求項３に記載の方法。
【請求項５】
前記ナノクリスタルを包含する電荷ストレージ層を除去するステップが、フッ酸を使用したウェットエッチングを実行することを含むことを特徴とする請求項１に記載の方法。
【請求項６】
前記第１の絶縁層を形成するステップが、前記半導体基板に酸化物を成長させることを含むことを特徴とする請求項５に記載の方法。
【請求項７】
半導体基板に半導体デバイスを製造する方法であって、
前記半導体基板上に第１の酸化物層を成長させるステップと、
前記第１の酸化物層の上に窒素リッチ酸化物層を形成するように、前記第１の酸化物層上でのデカップル・プラズマ窒素物形成を実行するステップと、
前記半導体基板の第１の領域の上に第１の酸化物層と窒素リッチ酸化物層を残し、前記半導体基板の第２の領域の上から前記第１の酸化物層および窒素リッチ酸化物層を除去するように、前記第１の酸化物層及び窒素リッチ層を選択的に除去するステップと、
前記第２の領域の上に第２の酸化物層を成長させるステップと、
前記第２の酸化物層を成長させるステップの後に、前記半導体基板の上にナノクリスタル層を形成するステップと、
前記基板の第３の領域および第１の領域の上から前記ナノクリスタル層を除去するステップと、
前記ナノクリスタル層を除去するステップの後に、前記半導体基板の前記第１の領域の上に前記第１の酸化物層および窒素リッチ酸化物層を残し、前記半導体層の第３の領域の上から窒素リッチ酸化物層および第１の酸化物層を除去するように、前記第１の酸化物層および窒素リッチ酸化物層を選択的に除去するステップと、
前記第３の領域の上に第３の酸化物層を成長させるステップと、
第１のトランジスタのゲート絶縁体として、第１の酸化物層及び窒素リッチ酸化物層を使用して前記第１の領域内及びその上に、第１のタイプの第１のトランジスタを形成するステップと、
第２のトランジスタのゲート絶縁体として、第２の酸化物層を使用して、第２の領域内及びその上に第２のタイプの第２のトランジスタを形成するステップと、
第３のトランジスタのゲート絶縁体として、第３の酸化物層を使用して、第３の領域内及びその上に第３のタイプの第３のトランジスタを形成するステップと、
を有することを特徴とする方法。
【請求項８】
前記第１の酸化物層を成長させるステップが、第１の厚さを備えた第１の酸化物層によって更に特徴付けられ、
前記第２の酸化物層を成長させるステップが、第２の厚さよりも薄い第３の厚さを備えた第３の酸化物層によって更に特徴付けられ、
たことを特徴とする請求項７に記載の方法。
【請求項９】
前記第１のトランジスタを形成するステップが、第１のトランジスタが高電圧トランジスタであることによってさらに特徴付けられ、
前記第２のトランジスタを形成するステップが、第２のトランジスタが不揮発性メモリトランジスタであることによって更に特徴付けられ、
前記第３のトランジスタを形成するステップが、第３のトランジスタがロジックトランジスタであることによって更に特徴付けられ、
ることを特徴とする請求項７に記載の方法。
【請求項１０】
前記のナノクリスタル層を除去するステップが、前記基板の第４の領域の上から前記ナノクリスタル層を除去することを含み、
更に、
前記ナノクリスタルを除去するステップの後に、前記基板の第１の領域の上で第１の酸化物層および窒素リッチ酸化物層を残し、前記基板の第４の領域の上から第１の酸化物層および窒素リッチ酸化物層を除去するように、第１の酸化物層および窒素リッチ酸化物層を選択的に除去するステップと、
第４の領域の上に第４の酸化物層を成長させるステップと、
第４のトランジスタのゲート絶縁体として、第４の酸化物層を使用して、第４の領域の上に第４のタイプの第４のトランジスタを形成するステップと、
を有することを特徴とする請求項７に記載の方法。
【請求項１１】
前記デカップル・プラズマ窒素物形成を実行するステップが、厚さが１０オングストロームよりも厚くない窒素リッチ酸化物層によって更に特徴付けられることを特徴とする請求項７に記載の方法。
【請求項１２】
前記デカップル・プラズマ窒素物形成を実行するステップが、１０原子パーセントを超えない窒素濃度を備えた窒素リッチ酸化物層によって更に特徴付けられることを特徴とする請求項７に記載の方法。
【請求項１３】
半導体基板に製造される半導体デバイスであって、
前記半導体基板の第１の領域に高電圧トランジスタに関するゲート絶縁体として使用するために、前記半導体基板に形成される第１の酸化物層と、
酸化物層の頂部表面上に窒素リッチ酸化物を形成するために、第１の酸化物層に形成を実行されるデカップル・プラズマ窒素物であって、窒素リッチ酸化物層が、１０原子パーセントを超えない窒素濃度を有することを特徴とする、デカップル・プラズマ窒素物と、
基板の一部に形成される第１のウェル領域であって、第１のウェル上の第１の酸化物層の一部と窒素リッチ酸化物層の一部とを除去することを特徴とする、第１のウェル領域と、
前記酸化物層を形成した後に、前記ウェルに及び該ウェル上に不揮発性メモリトランジスタに関するゲート絶縁体として使用するために、前記ウェルに形成される第１の絶縁層と、
第１の絶縁層の上および前記窒素リッチ酸化物層の上に形成される、ナノクリスタルを包含する電荷ストレージ層と、
を有し、
ナノクリスタルを包含する電荷ストレージ層のオーバーエッチング中に、窒素リッチ酸化物層がエッチング停止層として機能するように、ナノクリスタルを包含する電荷ストレージ層と窒素リッチ酸化物層との間で選択されるエッチャントを使用して、第１のウェルに隣接し、窒素リッチ酸化物層の上のナノクリスタルを包含する電荷ストレージ層を除去し、
前記高電圧トランジスタが、酸化物層および窒素リッチ酸化物層を包含するゲート絶縁体を備え、前記窒素リッチ酸化物層が、１０オングストロームよりも厚くない厚さであり、１０原子パーセントを超えない窒素濃度を備え、前記酸化物層が第１の厚さを備えることを特徴とし、
前記第１の厚さよりも薄い第２の厚さのゲート絶縁体を備えた不揮発性メモリトランジスタと、
前記第２の厚さよりも薄い第３の厚さのゲート絶縁体を備えたロジックトランジスタと、
を有することを特徴とする半導体デバイス。
【請求項１４】
前記第１の厚さよりも薄く、前記第３の厚さよりも厚い第４の厚さのゲート絶縁体を備えたＩ／Ｏトランジスタを更に有することを特徴とする請求項１３に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、半導体デバイスを製造する方法に関し、特に、ナノクラスタまたはシリコンドットを形成するための半導体プロセスに関する。
【背景技術】
【０００２】
一般的に、ナノクラスタまたはナノクリスタルと称されるシリコンドットが、集積回路の不揮発性メモリ（ＮＶＭ）に形成されるとき、堆積されるナノクリスタルが、引き続いての処理の間に保存される必要がある。典型的には、種々のトランジスタタイプに関して要求される更なる処理が、ナノクリスタルを保存するのを困難にする。異なる目的のトランジスタに関して３つの異なるゲート絶縁厚さを有することは通常ではない。最も薄いゲート絶縁は、通常は最も早い速度であるロジックトランジスタに関するものである。他の厚さは、集積回路へ電圧信号を入力し、集積回路から電圧信号を出力するように用いられるトランジスタに関するものである。最も厚い厚さは、ＮＶＭトランジスタをプログラミングし、消去するような特定の集積回路において最も高い電圧で使用される高電圧トランジスタに関するものである。１またはそれ以上のこれらのトランジスタタイプ、特に、高電圧トランジスタに関する特別なプロセスは、しばしば、ナノクリスタルを低下させ又は消費する高い酸化環境に曝されることを含む。これにより、基板からの酸化物の成長を増大させることになり、ゲート絶縁体の厚さを増大させる。ゲート絶縁体におけるこの増大した厚さは、ナノクリスタルの存在のために、平坦ではない。
【０００３】
一方、通常の（不揮発性でない）トランジスタゲート絶縁体を最初に作ることの困難性は、これらのゲート絶縁体が、ＮＶＭデバイスのゲート絶縁体の形成中に、エッチングに曝されることである。これらのエッチングは、ゲート絶縁体に逆に作用し、結果として低減したトランジスタパフォーマンスを生じさせる。かくして、典型的なアプローチは、通常のトランジスタゲート絶縁体に続いてＮＶＭゲート絶縁体を形成することであった。
【０００４】
従って、上記記載の１またはそれ以上の問題点を改善するためのプロセスの必要性がある。
【発明の概要】
【課題を解決するための手段】
【０００５】
ある態様では、半導体デバイスは、半導体基板上に形成される。第１の絶縁層は、半導体基盤の第１の領域に高電圧トランジスタに関するゲート絶縁体として使用するために半導体基板上に形成される。第１の絶縁層が形成された後、第２の絶縁層が、基板の第２の領域に不揮発性メモリトランジスタに関するゲート絶縁体として使用するために半導体基板上に形成される。第２の絶縁層が形成された後、第３の絶縁層が、基板の第３の領域にロジックトランジスタに関するゲート絶縁体として使用するために半導体基板上に形成される。更に、第２の絶縁層を形成するステップの後に、かかる方法は、半導体基板の上にナノクリスタルを形成しうる。更に、該方法は、第２の絶縁層を形成し、第３の絶縁層を形成するステップの前に、第１の領域及び第３の領域の上でナノクリスタルを除去するステップの前に、第１の絶縁層の上に第４の絶縁層を形成することを含む。更に、該方法は、第２の絶縁層を形成するステップの前に、第２の領域の上から第１及び第４の絶縁層を除去することを含む。更に該方法は、第２の領域の上から第１及び第４の層を除去するステップの後で、第３の絶縁層を形成するステップの前に、第３の領域の上から第１及び第４の絶縁層を除去することを含む。別の実施形態として、該方法は、第４の絶縁層を形成するステップによって更に特徴付けられ、第１の層の上でデカップル・プラズマ窒素物形成を実行するステップを有する。更に、該方法は、第４の絶縁層が窒素リッチ酸化物を有することによって更に特徴付けられる第４の絶縁層を形成するステップを更に有することを特徴とする。更に該方法は、厚さが１０オングストロームを超えない第４の絶縁層によって特徴付けられた第４の絶縁層を形成するステップを更に有することを特徴とする。更に、該方法は、１０原子パーセントを超えない窒素濃度を備えた第５の絶縁層によって特徴付けられた第５の絶縁層を形成するステップを更に有することを特徴とする。更に該方法は、フッ酸を使用したウェットエッチングを実行することを含む、ナノクリスタルを除去するステップを有することにより更に特徴付けられる。更に、該方法は、半導体基板上に酸化物を成長させることを含む、第１の絶縁層を形成するステップによって更に特徴付けられる。更に、ある態様では、該方法は、第２の絶縁体層を形成するステップの後に、Ｉ／Ｏトランジスタに関するゲート絶縁体として使用するために半導体基板上に、第５の絶縁層を形成することを更に有する。
【０００６】
半導体基板上に半導体デバイスを形成する別態様の方法がある。第１の酸化物層が、半導体基板上に成長される。プラズマ窒素物形成は、第１の酸化物層の上に窒素リッチ酸化物層を形成するために、第１の酸化物層の上で実行される。第１の酸化物層および窒素リッチ層は、基板の第１の領域の上に第１の酸化物層および窒素リッチ酸化物層を残し、基板の第２の領域の上から第１の酸化物層および窒素リッチ酸化物層を除去するように選択的に除去される。第２の酸化物層は、第２の領域の上に成長される。ナノクリスタル層は、第２の酸化物層を成長させるステップの後に、半導体基板の上に形成される。ナノクリスタル層は、基板の第１の領域及び第３の領域の上から除去される。ナノクリスタルす尾を除去するステップの後、基板の第１の領域の上に第１の酸化物層および窒素リッチ酸化物層を残し、基板の第３の領域から第１の酸化物層及び窒素リッチ酸化物層を除去するように、第１の酸化物層及び窒素リッチ酸化物層を選択的に除去する。第３の酸化物層が第３の領域の上に成長される。第１のタイプの第１のトランジスタが、第１のトランジスタのゲート絶縁体として、第１の酸化物層及び窒素リッチ酸化物層を使用して第１の領域内およびその上に形成される。第２のタイプの第２のトランジスタが、第２のトランジスタのゲート絶縁体として、第２の酸化物層を使用して、第２の領域内およびその上に形成される。第３のタイプの第３のトランジスタが、第３のトランジスタのゲート絶縁体として、第３の酸化物層を使用して、第３の領域内およびその上に形成される。該方法は更に、第１の厚さを備えた第１の酸化物層によって更に特徴付けられた第１の酸化物層を成長させるステップと、第１の厚さよりも薄い第２の厚さを備えた第２の酸化物層によって更に特徴付けられた第２の酸化物層を成長させるステップと、第２の厚さよりも薄い第３の厚さを備えた第３の酸化物層によってさらに特徴付けられる第３の酸化物層を成長させるステップによってさらに特徴付けられる。また、該方法は、第１のトランジスタが高電圧トランジスタであることによってさらに特徴付けられる、第１のトランジスタを形成するステップと、第２のトランジスタが不揮発性メモリトランジスタであることによってさらに特徴付けられる、第２のトランジスタを形成するステップと、第３のトランジスタがロジックトランジスタであることによってさらに特徴付けられる、第３のトランジスタを形成するステップとによってさらに特徴付けられうる。さらに、該方法は、ナノクリスタル層をお除去するステップによってさらに特徴付けられ、さらに、基板の第４の領域の上からナノクリスタル層を除去することをさらに含み、ナノクリスタルを除去するステップの後、基板の第１の領域の上に第１の酸化物層および窒素リッチ酸化物層を残し、基板の第４の領域の上から第１の酸化物層および窒素リッチ酸化物層を除去するように、第１の酸化物層および窒素リッチ酸化物層を選択的に除去し、第４の領域の上に第４の酸化物層を成長させ、第４のトランジスタのゲート絶縁体として第４の酸化物層を使用して、第４の領域の上に第４のタイプの第４のトランジスタを形成することをさらに有する。また、該方法は、厚さが１０オングストロームよりも厚くない窒素リッチ酸化物層によってさらに特徴付けられる、デカップル・プラズマ窒素物形成を実行するステップによってさらに特徴付けられる。また、該方法は、デカップル・プラズマ窒素物形成を実行するステップによってさらに特徴付けられ、１０原子パーセントを超えない窒素濃度を備えた窒素リッチ酸化物層によって更に特徴付けられる。
【０００７】
更なる態様では、半導体デバイスは、高電圧トランジスタ、不揮発性メモリトランジスタ、および、ロジックトランジスタを有する。高電圧トランジスタは、酸化物層および窒素リッチ酸化物層を包含するゲート絶縁体を有し、窒素リッチ酸化物層は、厚さが１０オングストロームより厚くなく、１０原子パーセントを超えない窒素濃度を備え、酸化物層は第１の厚さを有する。不揮発性メモリトランジスタは、第１の厚さよりも薄い第２の厚さのゲート絶縁体を有する。ロジックトランジスタは、第２の厚さよりも薄い第３の厚さのゲート絶縁体を有する。更に、半導体デバイスは、第１の厚さよりも薄く、第３の厚さよりも厚い厚さの第４のゲート絶縁体を備えるＩ／Ｏトランジスタを更に有する。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態による半導体デバイスの断面図である。
【図２】引き続いての処理をした後の図１の半導体デバイスの断面図である。
【図３】引き続いての処理をした後の図２の半導体デバイスの断面図である。
【図４】引き続いての処理をした後の図３の半導体デバイスの断面図である。
【図５】引き続いての処理をした後の図４の半導体デバイスの断面図である。
【図６】引き続いての処理をした後の図５の半導体デバイスの断面図である。
【図７】引き続いての処理をした後の図６の半導体デバイスの断面図である。
【図８】引き続いての処理をした後の図７の半導体デバイスの断面図である。
【図９】引き続いての処理をした後の図８の半導体デバイスの断面図である。
【図１０】引き続いての処理をした後の図９の半導体デバイスの断面図である。
【図１１】引き続いての処理をした後の図１０の半導体デバイスの断面図である。
【図１２】引き続いての処理をした後の図１１の半導体デバイスの断面図である。
【発明を実施するための形態】
【０００９】
ある態様では、半導体デバイスは、少なくとも３つの異なるタイプのトランジスタを有し、電荷ストレージのためのナノクリスタルを使用するＮＶＭトランジスタはそのひとつである。トランジスタタイプの一つは、比較的厚いゲート絶縁体を備えた高電圧トランジスタである。この厚いゲート絶縁体は、非常に薄い窒素リッチ酸化物層を備えており、デカップル・プラズマ窒素物形成を使用して形成されるのが好ましく、厚いゲート絶縁体をカバーするのに十分均一である。この窒素リッチ酸化物層は、ゲート絶縁体の電気的特性に与える影響を最小にする、というのも、それは非常に薄いが、窒素のエッチング特性に対して実質的に均一性を有するので、良好なエッチング停止を提供するからである。また、それが、窒素リッチ酸化物であるので、ＮＶＭトランジスタのゲート絶縁体の引き続いての形成中に被るダメージは最小である。高電圧トランジスタのゲート絶縁体よりも薄い、通常のトランジスタのゲート絶縁体が、ＮＶＭトランジスタのゲート絶縁体の後に形成される。このより薄いゲート絶縁体により、高電圧トランジスタのゲート絶縁体を形成するためのプロセスよりも、ナノクリスタルの劣化の問題を小さくすることができる。これは、以下の説明及び図面を参照することにより、より理解できる。
【００１０】
図１は、半導体基板１２，基板１２の上の酸化物層１８、基板１２内の領域１４、基板内の領域１６、および、基板１２の一部を取り囲む絶縁領域１７を包含する半導体デバイス１０を図示する。基板１２は、シリコンであるのが好ましいが、他の半導体材料、または、シリコンゲルマニウム（ＳｉＧｅ）のような材料の組み合わせでも良い。領域１４は、高電圧トランジスタを形成するためのウェル領域である。領域１６は、半導体デバイス１０の入力及び出力（Ｉ／Ｏトランジスタ）を提供するのに用いられるトランジスタを形成するための領域である。酸化物層１８は、領域１４に形成される高電圧トランジスタのためのゲート絶縁体の主要な部分である。酸化物は、ゲート絶縁体に関して好ましい材料であるが、酸化物をエッチングするのに用いられるエッチング化学反応に対して高い選択性を備えた別のゲート絶縁体材料であってもよく、ナノクリスタルを使用することも可能である。領域１４は、高電圧トランジスタを最適化するためにドーピングされるのが好ましい。同様に、領域１６は、Ｉ／Ｏトランジスタを最適化するためにドーピングされる。絶縁領域１７は、基板１２内に突入する酸化物トレンチである。絶縁領域１７によって取り囲まれた基板１２の一部は、不揮発性メモリ（ＮＶＭ）トランジスタを形成する。酸化物層１８は、約１５０オングストローム厚であるのが好ましい。選択された厚さは、高電圧トランジスタによって使用されうる電圧がどれくらい高いかに関係する。領域１４および１６は、約３乃至５千オングストロームの深さであるのが好ましい。この深さは、更に変化しうる。絶縁体１７は、深さが約２乃至４千オングストロームである。典型的には、絶縁体は、ウェルと同様の深さを必要としないが、絶縁体の深さがウェルと同じ深さの例もある。
【００１１】
領域１４および１６、並びに、領域１７にわたる距離の寸法は、トランジスタの数およびそれらのトランジスタの寸法に大きく依存し、それらの配置によって形成される。ウェルは、全体のメモリアレイまたは一つだけのトランジスタを包含しうる。図示してはいないが、領域１４および１６は、それらを取り囲む絶縁体１７と同様の絶縁領域を有するのが好ましい。
【００１２】
図２は、酸化物層１８上に窒素リッチ酸化物層２０を形成するために、酸化物層１８上にデカップル・プラズマ窒素物形成（ＤＰＮ）を実行した後の半導体デバイス１０を示す。この窒素リッチ酸化物層は、非常に薄いのが好ましく、１０オングストロームより大きくなく、酸化物層１８を完全にカバーするのに十分均一で、１０原子パーセントよりも大きくない窒素濃度を有する。ＤＰＮは、１０オングストロームよりも薄い厚さを達成しつつ、この均一を達成することができる。更に、典型的な窒素堆積プロセスは、このような薄い層、または、所望の低い窒素濃度を備えた形成をすることができない。アトミックレイヤーデポジション（ＡＬＤ）でさえ、約５層までの窒素を均一にすることができず、また、それ以上、つまり１０オングストローム以上は堆積できず、窒素の所望の低い濃度を達成することはできる。ＤＰＮでは、５オングストロームでさえ可能である。別の実施形態では、リモートプラズマ窒素物形成もまた、窒素リッチ酸化物層２０を形成するのに有効である。窒素リッチ酸化物層２０は、化学量論的な窒化珪素ではないけれども、ナイトライドの多くの特徴を有する。特に、酸化物をエッチングするのに用いられる所定のエッチャントに対して非常に選択的である。例えば、フッ酸は、層２０のような窒素リッチ酸化物よりも非常に速く酸化物をエッチングする。この所望のエッチング特性を達成するために十分な窒素濃度を有するのが望ましいけれども、酸化物の電気的特性をより緊密に保持するために、１０原子パーセントよりも少ない、低い窒素濃度を有することも望ましい。有効なＤＰＮプロセス、または、このバランスを達成することは、プラズマパワーが２００Ｗと６００Ｗとの間であり、窒素の分圧が１ｍＴｏｒｒと５０ｍＴｏｒｒとの間であり、ウェハ温度が２５℃と３００℃との間であるリモート窒素プラズマにウェハを曝すことである。
【００１３】
図３は、パターニングされたインプラント内側絶縁体１７を実行した後の半導体デバイス１０を示す。その結果、領域２２は、ＮＶＭトランジスタを形成する目的のためにドープされたウェルとなる。
【００１４】
図４は、領域２２の上の酸化物層１８と窒素リッチ酸化物層２０のパターニングされたエッチングを実行した後の半導体デバイス１０を示す。エッチングは、絶縁体１７に沿っており、その結果アライメントが容易に達成される。
【００１５】
図５は、酸化物を成長させることによって領域２２上にゲート絶縁体２４を形成し、窒素リッチ酸化物層２０の上とゲート絶縁体２４の上とに複数のナノクリスタル２６を包含する電荷ストレージ層と、複数のナノクリスタル２６の周り及びその上に酸化物層３０とを形成した後の半導体デバイス１０を示す。酸化物層３０は、堆積された酸化物であり、一般的には高温酸化物（ＨＴＯ）と呼ばれるものであるのが好ましい。酸化物層３０は、約１５０オングストロームの厚さである。ナノクリスタル２８は、ゲート絶縁体２４上、および、領域２２の上にある複数のナノクリスタル２６のナノクリスタルである。酸化物層３０が、堆積されるので、酸化物層３０の堆積中に、ナノクリスタル２６と反応するような自由な酸素は多くない。
【００１６】
図６は、ゲート絶縁体２４の上の酸化物層３０およびナノクリスタル２６を残すために酸化物層３０およびナノクリスタル２６をエッチングすることにより電荷ストレージ層をエッチングした後の半導体デバイス１０を示す。このエッチングは、フッ酸のウェットエッチであるのが好ましい。これは、酸化物をエッチングするのに非常に効果的であり、ナイトライドに対して非常に選択的である。かくして、エッチングは、このパターニングされたエッチングの間、マスクオフされた領域２２の上を除いて、酸化物層３０およびナノクリスタル２６を除去する。かくして、窒素リッチ酸化物層２０は、領域１４の上の酸化物層１８を保護する。窒素リッチ酸化物層２０が存在しないならば、酸化物層３０を除去するエッチャントはまた、酸化物である層１８内にエッチングをする必要があるであろう。酸化物層１８がゲート絶縁体となるであろう領域１４の上の酸化物層１８の厚さを制御することは困難であるだけでなく、リークのようなトランジスタ性能を逆に影響を与える、表面粗さを作りうる。
【００１７】
図７は、領域１６を露出するために、領域１６の上でパターニングされたエッチングを実施した後の半導体デバイス１０を示す。
図８は、領域１６の上で酸化物を成長させることにより、ゲート絶縁体３２を形成した後の半導体デバイス１０を示す。ゲート絶縁体３２は、約５０オングストローム厚であるのが好ましい。
【００１８】
図９は、パターニングされたインプラントによって基板１２に領域３４を形成した後の半導体デバイス１０を示す。領域３４は、ロジックトランジスタを形成するためのウェルとして機能する。これらのトランジスタは、Ｉ／Ｏトランジスタが有しているよりも薄いゲート絶縁体を備えた集積回路の速いロジック回路に関するものである。領域３４は、図示していないが、その周りに絶縁体１７に類似した絶縁体を有するのが好ましい。
【００１９】
図１０は、領域３４に対して、領域３４の上でパターニングされたエッチングを実行した後の半導体デバイス１０を示す。
図１１は、領域３４上に酸化物を成長させることによりゲート絶縁体３６を形成した後の半導体デバイス１０を図示する。ゲート絶縁体３６は、約２０オングストロームの厚さであるのが好ましい。
【００２０】
図１２は、領域１４の上及び中にある高電圧トランジスタであるトランジスタ３８と、領域２２の上および中にあるＮＶＭトランジスタであるトランジスタ４０と、領域１６の上及び中にあるＩ／Ｏトランジスタであるトランジスタ４２と、領域３４の上および中にあるロジックトランジスタであるトランジスタ４４とを形成した後の半導体デバイス１０を図示する。かくして、高電圧トランジスタは、酸化物層１８とそのゲート絶縁体である窒素リッチ酸化物層２０とを有する。ＮＶＭトランジスタは、酸化物層２４のゲート絶縁体と、ナノクリスタル２８のようなナノクリスタルの回りおよび上に酸化物層３０のストレージ層とを有する。Ｉ／Ｏトランジスタは、そのゲート絶縁体としての酸化物層３２を有する。ロジックトランジスタは、そのゲート絶縁体としての酸化物層３６を有する。
【００２１】
かくして、高電圧トランジスタのゲート絶縁体を保護するために、エッチングストップとして作用する、窒素リッチ酸化物層２０を備えることの利点をみてきた。ＤＰＮを使用することで、窒素リッチ酸化物層は、トランジスタ特性あたえる影響が最小となるような厚さと、ゲート絶縁体を保護するのに十分な均一性の両方をなすことができる。高電圧トランジスタの厚く成長されたゲート絶縁体の形成の後のＮＶＭゲート絶縁体の形成は、高温での比較的長い酸化物成長中に、ナノクリスタルおよびＮＶＭゲート絶縁体を酸素に晒されることを回避する。ナノクリスタルの除去後、Ｉ／Ｏおよびロジックトランジスタに関するより短い酸化物成長が実行され、それにより、ＮＶＭゲート絶縁体およびナノクリスタル上に酸化物を成長させることによる負の影響が低減され、Ｉ／Ｏおよびロジックトランジスタに関するゲート絶縁体が、ナノクリスタルを含む電荷ストレージ層を除去するエッチングに晒されない。
【００２２】
これまでの記載では、本発明は特定の実施形態を参照して記載してきた。しかしながら、下記の特許請求の範囲に規定したような本願発明の範囲から逸脱することなく、種々の変形及び修正をすることができることは、当業者には明らかであろう。従って、発明の詳細な説明および図面は、限定的な意味ではなく例示的なものであり、かかる全ての修正は、本願発明の範囲内に含まれる。
【００２３】
他の利点および課題を解決する手段は、特定の実施形態に関して記載してある。しかしながら、利益、利点、課題解決手段、および、利益、利点、またはより明確な解決手段を生じさせるいかなるエレメントは、特許請求の範囲のエレメント、または、本質的な特徴、若しくは、要求される臨海として解釈されるものではない。ここで用いられている用語「有する」、「含む」、「備える」、「包含する」、「〜からなる」またはそれらの他の変形は、非排他的な包含をカバーするものである。またここで用いられている用語「複数の」とは、２またはそれ以上のことを意味する。さらに、ここで用いられている用語「別の（another）」とは、少なくとも２またはそれ以上のことを含む。ここで用いられている用語「結合された」は、接続されたことを意味しており、それは、直接的である必要はなく、また機械的である必要もない。
【図１】
0005517628.tif 000002
【図２】
0005517628.tif 000003
【図３】
0005517628.tif 000004
【図４】
0005517628.tif 000005
【図５】
0005517628.tif 000006
【図６】
0005517628.tif 000007
【図７】
0005517628.tif 000008
【図８】
0005517628.tif 000009
【図９】
0005517628.tif 000010
【図１０】
0005517628.tif 000011
【図１１】
0005517628.tif 000012
【図１２】
0005517628.tif 000013