(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上のゲート配線およびデータ配線が交差して定義される複数の画素領域、および
前記複数の画素領域上に形成される複数の第１センサ部および複数の第２センサ部を含み、
前記複数の第１センサ部は、赤外線波長帯の光を感知し、前記複数の第２センサ部は可視光線波長帯の光を感知し、
前記データ配線方向に隣接して配置された２個の第１センサ部は第１ユニットを形成し、前記データ配線方向に隣接して配置された２個の第２センサ部は第２ユニットを形成し、
前記第１ユニットと前記第２ユニットが前記データ配線方向およびゲート配線方向に交互に配置されるセンサアレイ基板。
【請求項２】
前記第１センサ部および第２センサ部上に形成されたオーバーコート層をさらに含む請求項１に記載のセンサアレイ基板。
【請求項３】
前記第１センサ部および第２センサ部と前記オーバーコート層間に介在したカラーフィルタ層をさらに含む請求項２に記載のセンサアレイ基板。
【請求項４】
前記第１センサ部および第２センサ部と各々オーバーラップされるように前記オーバーコート層上に形成された第１遮蔽膜および第２遮蔽膜をさらに含む請求項２に記載のセンサアレイ基板。
【請求項５】
前記オーバーコート層上に形成された共通電極をさらに含み、前記第１遮蔽膜および第２遮蔽膜は前記共通電極上に位置する請求項４に記載のセンサアレイ基板。
【請求項６】
前記オーバーコート層上に形成された共通電極をさらに含み、前記第１遮蔽膜および第２遮蔽膜は前記共通電極と前記オーバーコート層間に形成される請求項４に記載のセンサアレイ基板。
【請求項７】
前記第１センサ部は、前記基板上に順に形成された遮光パターン、ゲート絶縁膜およびセンサ半導体層を含み、前記遮光パターンと前記センサ半導体層は互いにオーバーラップされる請求項１に記載のセンサアレイ基板。
【請求項８】
前記複数の第１センサ部および第２センサ部は、前記ゲート配線のうち同時に２個のゲート配線ずつ順次に駆動されて作動する請求項１に記載のセンサアレイ基板。
【請求項９】
前記同時に駆動される２個のゲート配線は互いに隣接したゲート配線である請求項８に記載のセンサアレイ基板。
【請求項１０】
前記同時に駆動される２個のゲート配線はその間に駆動されない他の１個のゲート配線によって離隔されている請求項８に記載のセンサアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサアレイ基板、これを含む表示装置およびこれの製造方法に関するものである。
【背景技術】
【０００２】
センサアレイ基板を含む表示装置は、指やペンなどでタッチしてデータを入力することができる。
【０００３】
センサアレイ基板を含む表示装置は、その動作原理によって抵抗膜方式、静電容量結合方式、および光センサ方式などがある。
【０００４】
先ず、抵抗膜方式は、一定量以上の圧力を加え、電極間に発生する接触によって駆動する方式であり、静電容量方式は、指の接触によって発生する静電容量の変化を利用して駆動する方式である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、センサアレイ基板を含む表示装置の走査方式において、一つのセンサアレイ基板で順次走査（Ｐｒｏｇｒｅｓｓｉｖｅ  Ｓｃａｎ）およびインタレース走査（Ｉｎｔｅｒｌａｃｅｄ  Ｓｃａｎ）方式いずれにも使用できる技術を提供するためのものである。
【０００６】
本発明が解決しようとする課題は、センサの配列方式によって順次走査およびインタレース走査いずれにも適用が可能なセンサアレイ基板を提供するものである。
【０００７】
本発明が解決しようとする他の課題は、センサの配列方式によって順次走査およびインタレース走査いずれにも適用が可能な表示装置を提供するものである。
【０００８】
本発明が解決しようとするまた他の課題は、センサの配列方式によって順次走査およびインタレース走査いずれにも適用が可能なセンサアレイ基板の製造方法を提供するものである。
【０００９】
本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及されていないまた他の課題は次の記載から当業者に明確に理解できるであろう。
【課題を解決するための手段】
【００１０】
前記解決しようとする課題を達成するための本発明の一実施形態によるセンサアレイ基板は、基板と、前記基板上のゲート配線およびデータ配線が交差して定義される複数の画素領域、および前記複数の画素領域上に形成される複数の第１センサ部および複数の第２センサ部を含み、前記複数の第１センサ部は、赤外線波長帯の光を感知し、前記複数の第２センサ部は可視光線波長帯の光を感知し、  前記データ配線方向に隣接して配置された２個の第１センサ部は第１ユニットを形成し、前記データ配線方向に隣接して配置された２個の第２センサ部は第２ユニットを形成し、前記第１ユニットと前記第２ユニットが前記データ配線方向およびゲート配線方向に交互に配置される。
【００１１】
その他実施形態の具体的な内容は詳細な説明および図面に含まれている。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態によるセンサアレイ基板の断面図である。
【図２】本発明の第１実施形態による第１センサ部および第２センサ部の配置を示す図である。
【図３】図２に示す配置を簡略に示す図である。
【図４】図２に示す配置された第１センサ部および第２センサ部が各々他の走査方式によって駆動される原理を示す図である。
【図５】図２に示す配置された第１センサ部および第２センサ部が各々他の走査方式によって駆動される原理を示す図である。
【図６】本発明の第１実施形態による表示装置の断面図である。
【図７】本発明の第１実施形態によるセンサアレイ基板の製造方法のフローチャートである。
【図８】本発明の第１実施形態によるセンサアレイ基板の製造方法の工程段階の断面図である。
【図９】本発明の第１実施形態によるセンサアレイ基板の製造方法の工程段階の断面図である。
【図１０】本発明の第１実施形態によるセンサアレイ基板の製造方法の工程段階の断面図である。
【図１１】本発明の第１実施形態によるセンサアレイ基板の製造方法の工程段階の断面図である。
【図１２】本発明の第１実施形態によるセンサアレイ基板の製造方法の工程段階の断面図である。
【図１３】本発明の第１実施形態によるセンサアレイ基板の製造方法の工程段階の断面図である。
【図１４】本発明の第１実施形態によるセンサアレイ基板の製造方法の工程段階の断面図である。
【図１５】本発明の第２実施形態によるセンサアレイ基板の断面図である。
【図１６】本発明の第２実施形態による表示装置の断面図である。
【図１７】本発明の第２実施形態によるセンサアレイ基板の製造方法のフローチャートである。
【図１８】本発明の第２実施形態によるセンサアレイ基板の製造方法の工程段階を説明するための断面図である。
【図１９】本発明の第３実施形態によるセンサアレイ基板の断面図である。
【図２０】本発明の第３実施形態による表示装置の断面図である。
【図２１】本発明の第３実施形態によるセンサアレイ基板の製造方法のフローチャートである。
【図２２】本発明の第３実施形態によるセンサアレイ基板の製造方法の工程段階を説明するための断面図である。
【発明を実施するための形態】
【００１３】
本発明の利点、特徴、およびそれらを達成する方法は、添付される図面と共に詳細に後述される実施形態を参照すると明確になるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で具現されることが可能である。本実施形態は、単に本発明の開示が完全になるように、本発明が属する技術分野で通常の知識を有する者に対して発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇によってのみ定義される。図面において層および領域のサイズおよび相対的なサイズは説明を明瞭にするため、誇張されたものであってもよい。
【００１４】
素子（ｅｌｅｍｅｎｔｓ）または層が、異なる素子または層の「上（ｏｎ）」と称されるものは、他の素子あるいは層の真上だけでなく、中間に他の層または他の素子を介在した場合をすべて含む。これに対し、一つの素子が他の素子と「直接上（ｄｉｒｅｃｔｌｙ  ｏｎ）」、「直接接続された（ｄｉｒｅｃｔｌｙ  ｃｏｎｎｅｃｔｅｄ  ｔｏ）」または「直接カップリングされた（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ  ｔｏ）」と称されるものは中間に他の素子または層を介在しないものを示す。明細書全体において、同一参照符号は同一構成要素を指す。「および／または」は、言及されたアイテムの各々および一つ以上のすべての組合せを含む。
【００１５】
空間的に相対的な用語である「下（ｂｅｌｏｗ）」、「下（ｂｅｎｅａｔｈ）」、「下部（ｌｏｗｅｒ）」、「上（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」などは、図面に示されているように、一つの素子または構成要素と異なる素子または構成要素との相関関係を容易に記述するために使用されてもよい。空間的に相対的な用語は、図面に示されている方向に加えて、使用時または動作時における素子の互いに異なる方向を含む用語として理解されなければならない。
【００１６】
本明細書で記述する実施形態は、本発明の理想的な実施形態の概略的な断面図を参考にして説明する。したがって、製造技術または許容誤差などによって、例示図の形態は変形されてもよい。したがって、本発明の実施形態は、図示された特定形態に制限されるものではなく、製造工程によって生成される形態の変化も含むものである。したがって、図面に例示された領域は概略的な属性を有し、図面に例示された領域の形態は素子の領域の特定形態を例示するためのものであり、発明の範疇を制限するためのものではない。
【００１７】
以下、添付された図面を参照して本発明の実施形態によるセンサアレイ基板、これを含む表示装置およびこれの製造方法について説明する。
【００１８】
先ず、図１ないし図１４を参照して本発明の第１実施形態によるセンサアレイ基板、これを含む表示装置およびこれの製造方法について説明する。
【００１９】
図１は、本発明の第１実施形態によるセンサアレイ基板の断面図である。図２は、本発明の第１実施形態による第１センサ部および第２センサ部の配置を示す図面である。図３は、図２に示す配置を簡略に示す図面である。図４および図５は、図２に示す配置された第１センサ部および第２センサ部が各々他の走査方式によって駆動される原理を示す図面である。図６は、本発明の第１実施形態による表示装置の断面図である。図７は、本発明の第１実施形態によるセンサアレイ基板の製造方法のフローチャートである。図８ないし図１４は、第１実施形態によるセンサアレイ基板の製造方法の工程段階別の断面図を示す図である。
【００２０】
図１を参照すると、第１実施形態によるセンサアレイ基板は基板１０上に形成された第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）と第１薄膜トランジスタおよび第２薄膜トランジスタ（ＴＦＴ＿１，ＴＦＴ＿２）など多様な素子を含む。
【００２１】
基板１０は、ソーダ石灰ガラス（ｓｏｄａ  ｌｉｍｅ  ｇｌａｓｓ）またはホウケイ酸ガラスなどのガラスまたはプラスチックなどでなされてもよい。
【００２２】
第１センサ部（Ｓ＿１）が形成された基板１０上には遮光パターン１６が形成されている。遮光パターン１６は、第１センサ部（Ｓ＿１）のセンサ半導体層４４に可視光波長帯の光が入射することを防止し、赤外線波長帯の光は透過させる。
【００２３】
一方、第１センサ部（Ｓ＿１）の第１センサ半導体層４４が主に赤外線波長帯の光を感知するものと仮定すると、第１センサ半導体層４４はバンドギャップ（Ｂａｎｄ  ｇａｐ）が小さい物質で形成されてもよい。このとき、可視光波長帯の光が第１センサ半導体層４４に入射すると、第１センサ半導体層４４は可視光波長帯の光を感知し、信号を発生させる。これに伴い、第１センサ部（Ｓ＿１）の誤作動が誘発され得る。したがって、可視光波長帯の光による第１センサ部（Ｓ＿１）の誤作動を防止するため、遮光パターン１６が必要とされる。
【００２４】
一方、遮光パターン１６に可視光波長帯の光が入射する場合、遮光パターン１６は光起電力効果によって信号が発生し得る。これによって、可視光波長帯の光が第１センサ半導体層４４に入射することを遮断することができる。このような遮光パターン１６は非晶質シリコーン（ａ−Ｓｉ）または非晶質シリコーンゲルマニウム（ａ−ＳｉＧｅ）を含んでもよく、第１センサ半導体層４４に比べ、相対的にバンドギャップ（Ｂａｎｄ  ｇａｐ）が高い物質で形成されてもよい。遮光パターン１６は、島形状で形成されてもよく、第１センサ半導体層４４に可視光波長帯の光が入射しないように、第１センサ半導体層４４と重なるように位置する。また、第１センサ半導体層４４の境界が遮光パターン１６の境界内に位置してもよい。つまり、第１センサ半導体層４４の輪郭が、遮光パターン１６の輪郭の内部に位置するようにしても良い。
【００２５】
基板１０上にはゲート信号を伝達するゲート配線２２が形成されている。ゲート配線２２は、第１方向、例えば横方向に延びているゲート線（図示せず）と、ゲート線から突出して突起形態で形成された薄膜トランジスタ（ＴＦＴ＿１，ＴＦＴ＿２）のゲート電極２２を含む。
【００２６】
また基板１０上には遮光パターン１６と電気的に接続されたグラウンド配線２３が形成されている。グラウンド配線２３は可視光を吸収した遮光パターン１６から発生した電圧をグラウンドに排出する機能を果たす。これによって、遮光パターン１６が第１センサ部（Ｓ＿１）のゲート電極として機能することを防止することができる。すなわち、遮光パターン１６が可視光を吸収する場合、光起電力効果によって遮光パターン１６から電圧が発生し得るため、第１センサ部（Ｓ＿１）でゲート電極として作動する可能性があり、第１センサ部（Ｓ＿１）の誤作動を誘発する可能性もある。したがって、グラウンド配線２３を形成することで、遮光パターン１６による第１センサ部（Ｓ＿１）の誤作動を防止することができる。グラウンド配線２３は、ゲート線と実質的に平行するように第１方向、例えば基板１０の横方向に延長されるように形成されてもよい。
【００２７】
ゲート配線２２およびグラウンド配線２３は、アルミニウム（Ａｌ）とアルミニウム合金などアルミニウム系の金属、銀（Ａｇ）と銀合金など銀系の金属、銅（Ｃｕ）と銅合金など銅系の金属、モリブデン（Ｍｏ）とモリブデン合金などモリブデン系の金属、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）などでなされてもよい。また、ゲート配線２２、グラウンド配線２３は物理的性質が異なる二つの導電膜（図示せず）を含む多重膜構造を有してもよい。このうち、一つの導電膜はゲート配線２２およびグラウンド配線２３の信号遅延や電圧降下を減らせるように低い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えばアルミニウム系金属、銀系金属、銅系金属などからなる。これとは異なり、他の導電膜は他の物質、特に酸化亜鉛（ＺｎＯ）、ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）およびＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）との接触特性に優れる物質、例えばモリブデン系金属、クロム、チタニウム、タンタルなどからなる。このような組合せの良い例としては、クロム下部膜とアルミニウム上部膜およびアルミニウム下部膜とモリブデン上部膜を挙げることができる。ただし、本発明はこれに限定されず、ゲート配線２２、グラウンド配線２３は多様な金属と導電体で作られてもよい。
【００２８】
基板１０、遮光パターン１６、ゲート配線２２およびグラウンド配線２３上には例えば、酸化ケイ素（ＳｉＯｘ）または窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜３０が形成されている。
【００２９】
ゲート絶縁膜３０上にはゲート配線２２と重なるように水素化非晶質シリコーン（ｈｙｄｒｏｇｅｎａｔｅｄ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）または多結晶シリコーンなどの半導体からなる半導体層４２が島形状で形成されている。
【００３０】
半導体層４２上にはシリサイド（ｓｉｌｉｃｉｄｅ）またはｎ型不純物が高濃度でドーピングされたｎ＋水素化非晶質シリコーンなどの物質からなるオーミックコンタクト層（５１，５２）が形成されている。
【００３１】
一方、ゲート絶縁膜３０上には光を感知するためにセンサ部（Ｓ＿１，Ｓ＿２）に含まれた第１センサ半導体層および第２センサ半導体層（４４，４６）が形成されている。
【００３２】
第１センサ半導体層および第２センサ半導体層（４４，４６）は、非晶質シリコーン（ａ−Ｓｉ）、非晶質シリコーンゲルマニウム（ａ−ＳｉＧｅ）または微結晶シリコーン（ｍｃ−Ｓｉ）を含む単一膜あるいは多重膜構造であってもよい。
【００３３】
具体的には、第１センサ部（Ｓ＿１）が赤外線波長帯の光を感知する場合、第１センサ半導体層４４は非晶質シリコーンゲルマニウム（ａ−ＳｉＧｅ）または微結晶シリコーン（ｍｃ−Ｓｉ）を含んでもよい。第２センサ部（Ｓ＿２）が可視光波長帯の光を感知する場合には第２センサ半導体層４６は非晶質シリコーン（ａ−Ｓｉ）または非晶質シリコーンゲルマニウム（ａ−ＳｉＧｅ）を含んでもよい。このとき、第１センサ半導体層４４のバンドギャップ（Ｂａｎｄ  ｇａｐ）は第２センサ半導体層４６のバンドギャップよりさらに小さくてもよい。これによって、第１センサ半導体層４４は赤外線波長帯の光を感知して信号を発生させ、第２センサ半導体層４６は可視光線波長帯の光を感知して信号を発生させる。第１センサ部（Ｓ＿１）及び第２センサ部（Ｓ＿２）は、基板１０上で特定のパターンを形成するように配置され、従来の順次走査（Ｐｒｏｇｒｅｓｓｉｖｅ  Ｓｃａｎ）方式でのみ作動が可能なパターンを改良し、一つのセンサアレイ基板で順次走査およびインタレース走査（Ｉｎｔｅｒｌａｃｅｄ  Ｓｃａｎ）方式いずれも適用できるようにすることができるが、これについての詳細は後述する。
【００３４】
第１センサ半導体層および第２センサ半導体層（４４，４６）上にはシリサイド（ｓｉｌｉｃｉｄｅ）またはｎ型不純物が高濃度でドーピングされたｎ＋水素化非晶質シリコーンなどの物質からなるオーミックコンタクト層パターン（５１，５２）が形成されている。
【００３５】
オーミックコンタクト層パターン（５１，５２）上にはデータ配線が形成されている。データ配線は、第２方向、例えば縦方向に形成され、ゲート線と交差して画素を定義するデータ線（図示せず）と、データ線から分枝され、半導体層４２の上部まで延長されているソース電極６１と、ソース電極６１と分離しており、ゲート電極２２または半導体層４２のチャネル部を中心にソース電極６１と対向するように半導体層４２の上部に形成されているドレーン電極６２と、ドレーン電極６２から延長されてセンサソース電極６４と接続されるドレーン電極拡張部６３を含む。
【００３６】
このようなデータ配線は、図１に示すようにオーミックコンタクト層パターン（５１，５２）と直接接触してオーミックコンタク（Ｏｈｍｉｃ  ｃｏｎｔａｃｔ）を形成し得る。オーミックコンタクト層パターン（５１，５２）がオーミックコンタクの役割を果たすため、データ配線は低抵抗物質からなる単一層であってもよい。例えばデータ配線はＣｕ、Ａｌ、ＴｉまたはＡｇでなされてもよい。
【００３７】
ただし、オーミックコンタクの特性を向上させるため、データ配線はＮｉ、Ｃｏ、Ｔｉ、Ａｇ、Ｃｕ、Ｍｏ、Ａｌ、Ｂｅ、Ｎｂ、Ａｕ、Ｆｅ、Ｓｅ、またはＴａなどからなる単一膜または多重膜構造を有してもよい。多重膜構造の例としては、Ｔａ／Ａｌ、Ｔａ／Ａｌ、Ｎｉ／Ａｌ、Ｃｏ／Ａｌ、Ｍｏ（Ｍｏ合金）／Ｃｕ、Ｍｏ（Ｍｏ合金）／Ｃｕ、Ｔｉ（Ｔｉ合金）／Ｃｕ、ＴｉＮ（ＴｉＮ合金）／Ｃｕ、Ｔａ（Ｔａ合金）／Ｃｕ、ＴｉＯｘ／Ｃｕ、Ａｌ／Ｎｄ、Ｍｏ／Ｎｂなどと同じ二重膜またはＴｉ／Ａｌ／Ｔｉ、Ｔａ／Ａｌ／Ｔａ、Ｔｉ／Ａｌ／ＴｉＮ、Ｔａ／Ａｌ／ＴａＮ、Ｎｉ／Ａｌ／Ｎｉ、Ｃｏ／Ａｌ／Ｃｏなどのような三重膜を挙げることができる。
【００３８】
また、ゲート絶縁膜３０上にはデータ配線と並ぶようにセンシング配線が形成されている。センシング配線６４は、データ線と並ぶように延長されたセンシングライン（図示せず）とドレーン電極拡張部６３を介してドレーン電極６２と接続し、第１センサ半導体層および第２センサ半導体層（４４，４６）の上部に延長され形成されているセンサソース電極６４と、センシングラインから分枝され、第１センサ半導体層および第２センサ半導体層（４４，４６）の上部まで延長され、センサソース電極６４と対向するセンサドレーン電極６５を含む。
【００３９】
このような、センシング配線は、オーミックコンタクト層パターン（５１，５２）と直接接触してオーミックコンタク（Ｏｈｍｉｃ  ｃｏｎｔａｃｔ）を形成し得る。センシング配線は前述したデータ配線と同一な構造の同一な物質で形成されてもよい。したがって、重複する説明は省略する。
【００４０】
半導体層４２、第１センサ半導体層および第２センサ半導体層（４４，４６）、データ配線およびセンシング配線上には保護膜７０が形成されている。例えば、保護膜７０は窒化シリコーンまたは酸化シリコーンなどからなる無機物質、平坦化特性に優れ、感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有する有機物質、またはプラズマ化学気象蒸着（ＰＥＣＶＤ、Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電定数絶縁物質などで形成されてもよい。また、保護膜７０は有機膜の優れた特性を生かしながらも露出した半導体層４２および第１センサ半導体層および第２センサ半導体層（４４，４６）を保護するため、下部無機膜と上部有機膜の二重膜構造を有してもよい。
【００４１】
保護膜７０上には第１センサ半導体層および第２センサ半導体層（４４，４６）と重なるようにセンサゲート電極８４が形成されている。センサゲート電極８４は第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）にバイアス（ｂｉａｓ）電圧を提供する。また、センサゲート電極８４はバックライトユニット（図示せず）から出射される光が第１センサ半導体層および第２センサ半導体層（４４，４６）に入射することを防止する。このようなセンサゲート電極８４は前述したゲート配線２２と同一の物質で形成されてもよい。
【００４２】
また、保護膜７０上には第１遮光膜および第２遮光膜（８２，８５）が形成されている。ここで、第１遮光膜８２は第１薄膜トランジスタおよび第２薄膜トランジスタ（ＴＦＴ＿１，ＴＦＴ＿２）の半導体層４２と重なるように位置する。第２遮光膜８５はドレーン電極拡張部６３と重なるように位置する。第１遮光膜および第２遮光膜（８２，８５）によって、バックライトユニットから出射される光が半導体層４２とドレーン電極拡張部６３に入射することが防止される。これによって、第１薄膜トランジスタおよび第２薄膜トランジスタ（ＴＦＴ＿１，ＴＦＴ＿２）と、第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）の誤作動が防止され得る。このような第１遮光膜および第２遮光膜（８２，８５）は前述したゲート配線２２と同一の物質で形成されてもよい。
【００４３】
また、保護膜７０上にはグラウンド接続配線８６が形成されている。グラウンド接続配線８６は、ゲート絶縁膜３０と保護膜７０に形成されたビアホールを介してグラウンド配線２３と接続される。グラウンド接続配線８６は遮光パターン１６に生成された信号をグラウンドに排出する。このようなグラウンド接続配線８６は前述したゲート配線２２と同一の物質で形成されてもよい。
【００４４】
前述したように、第１薄膜トランジスタおよび第２薄膜トランジスタ（ＴＦＴ＿１，ＴＦＴ＿２）は基板１０上に順に形成されたゲート電極２２、ゲート絶縁膜３０、半導体層４２、オーミックコンタクト層パターン（５１，５２）、ソース電極、ドレーン電極（６１，６２）、ドレーン電極拡張部６３、保護膜７０を含んでもよい。場合に応じて、第１薄膜トランジスタおよび第２薄膜トランジスタ（ＴＦＴ＿１，ＴＦＴ＿２）は第１遮光膜および第２遮光膜（８２，８５）をさらに含んでもよい。
【００４５】
一方、第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）は基板１０上に順に形成されたゲート絶縁膜３０、第１センサ半導体層または第２センサ半導体層（４４，４６）、センサソース電極６４、センサドレーン電極６５、保護膜７０およびセンサゲート電極８４を含んでもよい。ここで、第１センサ部（Ｓ＿１）は遮光パターン１６と、グラウンド配線２３およびグラウンド接続配線８６をさらに含んでもよい。
【００４６】
保護膜７０、センサゲート電極８４、グラウンド接続配線８６および、第１遮光膜および第２遮光膜（８２，８５）上にはカラーフィルタ層（９１，９２，９３）が形成されている。カラーフィルタ層（９１，９２，９３）は各サブ画素（図示せず）領域を透過した光が色を現わすようにすることができる。すなわち、センサアレイ基板と対向して画素電極を含む表示基板（図２に示す２００参照）上に定義されたサブ画素領域から透過して出る光の色を決める。ここで、サブ画素領域は赤（Ｇ）、緑（Ｇ）、青（Ｂ）のうちいずれか一つの色を具現することができる。
【００４７】
一方、３個のサブ画素領域は一つの単位画素領域を形成する。すなわち、単位画素領域はカラーフィルタ層（９１，９２，９３）が形成された領域として定義されてもよい。一方、第１薄膜トランジスタ（ＴＦＴ＿１）と第１センサ部（Ｓ＿１）は互いに電気的に接続して単位画素領域上に形成されている。すなわち、第１薄膜トランジスタ（ＴＦＴ＿１）と第１センサ部（Ｓ＿１）は３個のサブ画素領域上に形成されている。ここで、第１薄膜トランジスタ（ＴＦＴ＿１）と第１センサ部（Ｓ＿１）が形成された単位画素領域を第１画素領域という。一方、第２薄膜トランジスタ（ＴＦＴ＿２）と第２センサ部（Ｓ＿２）は互いに電気的に接続し、第１画素領域と隣接する第２単位画素領域上に形成されている。
【００４８】
以下では具体的に図２ないし図５を参照して本発明の第１実施形態の具体的な第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）の配置パターンについて説明する。基板１０上に形成される第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）は、図２に示すように、前記データ配線方向に隣接して配置された２個の第１センサ部（Ｓ＿１）は第１ユニットを形成し、前記データ配線方向に隣接して配置された２個の第２センサ部（Ｓ＿２）は第２ユニットを形成し、前記第１ユニットと前記第２ユニットが前記データ配線方向およびゲート配線方向に交互に配置される。すなわち、基板１０の横方向に形成された一つのゲート配線（２２）に沿って第１センサ部（Ｓ＿１）および第２センサ部（Ｓ＿２）が反復して交差して配列され、基板１０の縦方向に形成されたデータ配線（６１）に沿っては２個の第１センサ部（Ｓ＿１）が連続して配列された後、２個の第２センサ部（Ｓ＿２）が連続して配列されるパターンが反復される。データ配線（６１）は必要に応じて一つの画素に複数具備されてもよく、各センサ部（Ｓ＿１，Ｓ＿２）は、互いに異なるデータ配線に接続され、各センサ部から送出される信号を容易に区別するように構成されてもよい。図２は、各センサ部（Ｓ＿１，Ｓ＿２）が互いに異なるデータ配線に接続された場合を示している反面、図４および図５は、各センサ部（Ｓ＿１，Ｓ＿２）が互いに同一のデータ配線に接続された場合を想定して示している。
【００４９】
このような第１センサ部（Ｓ＿１）および第２センサ部（Ｓ＿２）のパターンを簡略化して示す図３を参照すると、前記のような第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）のパターンがより明確にわかる。図３に示す横軸方向はゲート配線２２を示し、縦軸方向はデータ配線６１を示す。ゲート配線２２とデータ配線６１がお互い交差して複数の画素領域を定義する。複数の画素領域上に第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）が配置される。前述したように、横方向に従って第１センサ部（Ｓ＿１）と第２センサ部（Ｓ＿２）が１個ずつ交差して配置され、縦方向に従っては第１センサ部（Ｓ＿１）と第２センサ部（Ｓ＿２）が各々２個ずつ交差して配置される。
【００５０】
従来にはこのような第１センサ部（Ｓ＿１）と第２センサ部（Ｓ＿２）を横軸方向と縦軸方向にいずれも１個ずつ交差するように配置するパターンが適用されたが、このようなパターンは順次走査（Ｐｒｏｇｒｅｓｓｉｖｅ  Ｓｃａｎ）方式で複数のセンサ部が作動する場合には適用され得るが、インタレース走査（Ｉｎｔｅｒｌａｃｅｄ  Ｓｃａｎ）方式で複数のセンサ部が作動する場合には同じ種類のセンサ部（Ｓ＿１またはＳ＿２）が単一のデータ配線に沿って信号を送出するため、正確な位置座標が得られにくい問題点がある。したがって、これを解決するため、本発明の第１実施形態によるセンサアレイ基板は図３に示すようなパターンで第１センサ部（Ｓ＿１）と第２センサ部（Ｓ＿２）が配置される。
【００５１】
このような複数のセンサ部を配置にすることによって、本発明の第１実施形態によるセンサアレイ基板は順次走査方式とインタレース走査方式いずれにも適して使用され得るが、これについては図４および図５を参照して説明する。
【００５２】
詳細には図４を参照すると、図４は、本発明の第１実施形態によるセンサアレイ基板が順次走査方式に使用される場合を示す。本発明の第１実施形態によるセンサアレイ基板は２個のゲート配線が同時に駆動される方式（ｈＧ２Ｄ）に従う。すなわち、図４を参照すると、最上部を基準として２個（１行と２行）のゲート配線が同時に駆動（図４中のＰ１参照）され、その次に２個（３行と４行）のゲート配線が駆動（図４中のＰ２参照）され、残り２個（５行と６行）のゲート配線が駆動（図４中のＰ３参照）される方式である。
【００５３】
このとき、最上部の２個のゲート配線である１行と２行が同時に駆動（Ｐ１）される場合を調べると、縦方向に具備された一つのデータ配線に接続されたセンサ部が互いに異なる種類（Ｓ＿１，Ｓ＿２）で構成され、ユーザが前記画素領域をタッチした場合、該当センサ部から送出された信号がデータ配線に沿って移動する。このとき、一つのデータ配線に接続された２個のセンサ部は互いに相異なるように構成されるため、前記２個のセンサ部に送出された信号が同一のデータ配線に混合されてもタッチされた位置のセンサ部から発生した正確な電圧を読み取ることができるため、誤差なしで該当座標の位置情報を読み取ることができる。例えば、Ｐ１が駆動された場合に座標（１，１）には第１センサ部（Ｓ＿１）が形成されており、座標（１，１）と同一のデータ配線に接続された座標（２，１）には第２センサ部（Ｓ＿２）が形成されている。同様に、座標（１，２）には第２センサ部（Ｓ＿２）が形成されており、座標（２，２）には座標（１，２）とは異なる第１センサ部（Ｓ＿１）が形成されている。Ｐ１の残り座標においても同一のデータ配線に接続され、同時に駆動されるゲート配線に接続された上下に隣接する座標の画素には互いに異なるセンサ部（Ｓ＿１，Ｓ＿２）が接続されている。Ｐ１以後、Ｐ２およびＰ３が順次に駆動され、Ｐ２およびＰ３でも一つのデータ配線に接続されたセンサ部が互いに異なる種類で構成されてセンシング電圧の誤差なしで該当座標の位置情報を精密に読み取ることができる。
【００５４】
次に図５を参照すると、図５は本発明の第１実施形態によるセンサアレイ基板がインタレース走査方式で使用される場合を示す。前述したように、本発明の第１実施形態によるセンサアレイ基板は２個のゲート配線が同時に駆動される方式（ｈＧ２Ｄ）に従う。ただし、インタレース走査方式は順次走査方式とは異なり、図５に示す配列を基準として１行と３行のセンサ部が同時に駆動（図５中のＩ１参照）され、２行と４行のセンサ部が同時に駆動（図５中のＩ２参照）され、５行と７行（図示せず）のセンサ部が同時に駆動（図５中のＩ３参照）される。
【００５５】
このとき、１行と３項のゲート配線が同時に駆動（Ｉ１）される場合を調べれば、縦方向に具備される一つのデータ配線に接続されたセンサ部が互いに異なる種類で構成され、ユーザが前記画素領域をタッチした場合、該当センサ部から送出された信号がデータ配線に沿って移動する。このとき、一つのデータ配線に接続された２個のセンサ部は互いに相異なるように構成されるため、前記２個のセンサ部に送出された信号が同一のデータ配線に混合されるとしても各タッチされた位置の正確な電圧を読み取ることができる。したがって、誤差なしで該当座標の位置情報を読み取ることができる。例えば、Ｉ１が駆動された場合、座標（１，１）に第１センサ部（Ｓ＿１）が形成されており、座標（１，１）と同一のデータ配線に接続された座標（３，１）には第２センサ部（Ｓ＿２）が形成されている。同様に、座標（１，２）に第２センサ部（Ｓ＿２）が形成されており、座標（３，２）には座標（１，２）とは異なる第１センサ部（Ｓ＿１）が形成されている。Ｉ１の他の座標でも同一のデータ配線に接続され、同時に駆動されるゲート配線に接続された上下関係にある画素領域は互いに異なるセンサ部（Ｓ＿１，Ｓ＿２）が形成されている。Ｉ１以後、Ｉ２およびＩ３が順次に駆動され、Ｉ２およびＩ３でも一つのデータ配線に接続されたセンサ部が互いに異なる種類で構成され、誤差なしで該当座標の位置情報を読み取ることができる。
【００５６】
このように、図２ないし図５に示すように本発明の第１実施形態によるセンサアレイ基板のセンサ部配列パターンは順次走査方式とインタレース走査方式いずれにも適して使用されることができるため、センシング電圧の誤差なしで該当座標の位置情報を精密に読み取ることができる。
【００５７】
再び、図１を参照すると、カラーフィルタ層（９１，９２，９３）が表示基板（図２に示す２００参照）上に形成される場合にはセンサアレイ基板はカラーフィルタ層（９１，９２，９３）を含まなくてもよい。ただし、この場合、表示基板（図６に示す２００参照）上に形成されたカラーフィルタ層と対向するセンサアレイ基板上の領域が単位画素領域になり得る。
【００５８】
カラーフィルタ層（９１，９２，９３）上には段差を平坦化するためのオーバーコート層１００が形成されている。オーバーコート層１００は第１薄膜トランジスタおよび第２薄膜トランジスタ（ＴＦＴ＿１，  ＴＦＴ＿２）と第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）に含まれた各種配線と共通電極１１１間の寄生キャパシタンスを減少させるために相対誘電定数が３．０〜３．５である物質で形成されてもよい。一方、オーバーコート層１００は有機膜または無機膜で形成されてもよいが、平坦化特性の観点から有機膜で形成されてもよい。このとき、オーバーコート層１００は透明な有機物質で形成されてもよい。
【００５９】
オーバーコート層１００上には共通電極１１１が形成されている。共通電極１１１は液晶層（図２に示す３００参照）に共通電圧を印加する。このような、共通電極１１１は透明伝導性物質を含んでもよく、例えば、ＩＴＯ、ＩＺＯまたはＺｎＯなどを含んでもよい。
【００６０】
共通電極１１１上には遮蔽膜１２１が形成されている。このとき、遮蔽膜１２１は第１薄膜トランジスタおよび第２薄膜トランジスタ（ＴＦＴ＿１，ＴＦＴ＿２）と第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）と重なるように形成されてもよい。また、遮蔽膜１２１はゲート配線２２、データ配線およびセンシング配線と重なって並ぶように形成されてもよい。
【００６１】
遮蔽膜１２１は、第１薄膜トランジスタおよび第２薄膜トランジスタ（ＴＦＴ＿１，ＴＦＴ＿２）または第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）に信号雑音が印加されることを次のように防止する。
【００６２】
表示基板（図２に示す２００参照）上に形成されて各画素電極と接続されたスイッチング素子（図示せず）を駆動させるため、前記スイッチング素子に信号が印加される。この場合、電磁波が生じ得、発生された電磁波が共通電極の共通電圧をわい曲させ得る。このようなわい曲現象によって、第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）などに信号雑音が印加される。これによって、第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）の誤動作などを誘発し得る。また、表示装置の表示品質が低下され得、第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）などの長期信頼性に悪影響を及ぼし得る。
【００６３】
一方、発生した電磁波を外部に排出できる電気的な経路が必要であるが、遮蔽膜１２１はこのような電気的な経路を提供する。すなわち、遮蔽膜１２１は導電性物質で形成されてもよく、このとき、遮蔽膜は１２１電気的にフローティング（ｆｌｏａｔｉｎｇ）されておらず、外部のグラウンド（ｇｒｏｕｎｄ）電極と接続することができる。これによって、遮蔽膜１２１は発生した電磁波を外部のグラウンド（ｇｒｏｕｎｄ）電極に送ることができ、発生した電磁波は除去され得る。これによって、遮蔽膜１２１は第１薄膜トランジスタおよび第２薄膜トランジスタ（ＴＦＴ＿１，ＴＦＴ＿２）または第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）に信号雑音が印加されることを防止することができる。
【００６４】
また、遮蔽膜１２１は共通電極１１１より低い抵抗を有する物質で形成されてもよく、共通電極１１１と電気的に接触するように形成される。これによって、共通電極１１１の自体の抵抗による電圧降下現象を防止することができる。
【００６５】
また、遮蔽膜１２１はバックライトユニットから出射される光が第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）に入射することを防止することができる。このため、遮蔽膜１２１は光学密度（ｏｐｔｉｃａｌ  ｄｅｎｓｉｔｙ：吸光度）が４以上になるように形成されてもよい。４以上の光学密度を確保するため、遮蔽膜１２１は５００Å以上の厚さで形成されてもよい。
【００６６】
このような遮蔽膜１２１は、導電性金属物質で形成されてもよく、例えば、遮蔽膜１２１はＡｌ、Ｃｒ、Ｍｏ、Ｃｕ、Ｎｉ、Ｗ、ＴａおよびＴｉからなるグループから選択された少なくとも何れか一つまたはこれらの組合せを含んでもよい。
【００６７】
図６を参照して本発明の第１実施形態による表示装置を説明する。
【００６８】
図６を参照すると、本発明の第１実施形態による表示装置はセンサアレイ基板、表示基板２００、液晶層３００を含んでもよい。説明の便宜上、前記第１実施形態によるセンサアレイ基板を示す図面の各部材と同一機能を有する部材は同一符号で示すため、その説明は省略する。
【００６９】
センサアレイ基板は、基板１０と、基板１０上に定義された複数の単位画素領域のうちいずれか一つの画素領域に形成されて光を感知するセンサ部（Ｓ＿１，Ｓ＿２）と、センサ部（Ｓ＿１，Ｓ＿２）上に形成されたオーバーコート層１００と、オーバーコート層１００上に形成された遮蔽膜１２１を含んでもよい。また、センサアレイ基板はオーバーコート層１００上に形成された共通電極１１１を含み、遮蔽膜１２１は共通電極１１１上に形成されている。
【００７０】
表示基板２００は、センサアレイ基板と対向し、画素電極（図示せず）を含む。画素電極にはスイッチング素子が接続されている。スイッチング素子は画素電極に印加される電圧を調節する。画素電極に印加された電圧と共通電極１１１に印加された電圧によって液晶層３００の液晶を駆動させて透過する光の量を調節する。
【００７１】
液晶層３００は、センサアレイ基板と表示基板の間に介在する。画素電極と共通電極１１１の電圧差によって光の透過率が調節される。
【００７２】
図７ないし図１４を参照して、第１実施形態によるセンサアレイ基板の製造方法について説明する。
【００７３】
先に、図７および図８を参照すると、基板１０上に遮光パターン１６を形成するために例えば、非晶質シリコーン（ａ−Ｓｉ）などをプラズマ強化化学気相蒸着法（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ、ＰＥＣＶＤ）により、基板１０上の前面に蒸着し、非晶質シリコーン（ａ−Ｓｉ）膜を形成する。以後、これをパターニングし、遮光パターン１６を形成する。このとき、遮光パターン１６は第１センサ部（Ｓ＿１）が形成される領域上に形成されてもよい。
【００７４】
続いて、ゲート配線およびグラウンド配線用導電膜を積層した後、これをパターニングしてゲート線（図示せず）、ゲート電極２２とグラウンド配線２３を形成する。このとき、ゲート電極２２は第１薄膜トランジスタおよび第２薄膜トランジスタ（ＴＦＴ＿１，ＴＦＴ＿２）が形成される領域に形成される。グラウンド配線２３は遮光パターン１６と接触するように形成される。
【００７５】
続いて、基板１０およびゲート配線２２、グラウンド配線２３上にゲート絶縁膜３０を例えば、プラズマ強化化学気相蒸着法（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ、ＰＥＣＶＤ）またはリアクティブスパッタ（ｒｅａｃｔｉｖｅ  ｓｐｕｔｔｅｒｉｎｇ）を利用して蒸着する。これによって、窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）、酸窒化ケイ素（ＳｉＯＮ）、およびＳｉＯＣなどからなるゲート絶縁膜３０が形成されてもよい。
【００７６】
続いて、図９を参照すると、ゲート絶縁膜３０上にゲート電極２２と重なるように半導体層４２を形成する。また、遮光パターン１６上に遮光パターン１６と重なるように例えば、非晶質シリコーンゲルマニウム（ａ−ＳｉＧｅ）などで第１センサ半導体層４４を形成する。また、例えば、非晶質シリコーン（ａ−Ｓｉ）などで、第２センサ半導体層４６を形成する。
【００７７】
続いて、半導体層４２、第１センサ半導体層および第２センサ半導体層（４４，４６）上にオーミックコンタクト層パターン（５１，５２）を形成する。
【００７８】
続いて、オーミックコンタクト層パターン（５１，５２）上にデータ配線およびセンシング配線用導電膜を蒸着した後、これをパターニングする。これによって、データ線（図示せず）と、ソース電極６１と、ドレーン電極６２と、ドレーン電極６２から延長され、センサソース電極６４と接続されるドレーン電極拡張部６３を含むデータ配線を形成する。また、センサソース電極６４とセンサドレーン電極６５を含むセンシング配線を形成する。
【００７９】
続いて、例えば、プラズマ強化化学気相蒸着法（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ、ＰＥＣＶＤ）を利用して窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）を蒸着して保護膜７０を形成する。
【００８０】
続いて、ゲート絶縁膜３０と保護膜７０をパターニングし、ビアホールを形成してグラウンド配線２３の上面を一部露出させる。
【００８１】
続いて、図１０を参照すると、センサゲート電極と、第１遮光膜および第２遮光膜と、グラウンド接続配線用導電膜を、例えば、スパッタリングを利用し、蒸着してパターニングし、センサゲート電極８４と、第１遮光膜および第２遮光膜（８２，８５）と、グラウンド接続配線８６を形成する。
【００８２】
前述した段階により、第１薄膜トランジスタおよび第２薄膜トランジスタ（ＴＦＴ＿１，ＴＦＴ＿２）と第１センサ部および第２センサ部（Ｓ＿１，Ｓ＿２）が形成される（Ｓ１０１０）。
【００８３】
続いて、図１１を参照すると、カラーフィルタ層形成用の物質とインクジェットプリント装置を利用した印刷法、グラビア（ｇｒａｖｕｒｅ）印刷法、スクリーン印刷法、写真エッチング（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）方式のうちいずれか一つの方法を利用し、保護膜７０、センサゲート電極８４、グラウンド接続配線８６および第１遮光膜および第２遮光膜（８２，８５）上にカラーフィルタ層（９１，９２，９３）を形成する。
【００８４】
続いて、図１２を参照すると、カラーフィルタ層（９１，９２，９３）上に、例えば、プラズマ強化化学気相蒸着法（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ、ＰＥＣＶＤ）を利用して有機膜を積層してオーバーコート層１００を形成する（Ｓ１０２０）。
【００８５】
続いて、図１３を参照すると、例えばスパッタリングを利用してオーバーコート層１００上にＩＴＯまたはＩＺＯなどを蒸着し、共通電極１１１を形成する（Ｓ１０３０＿１）。
【００８６】
続いて、図１４を参照すると、共通電極１１１上に、例えば、スパッタリングを利用して金属物質で遮蔽膜１２１を形成する（Ｓ１０４０＿１）。
【００８７】
以上の段階により、本発明の第１実施形態によるセンサアレイ基板が形成される。
【００８８】
次に、図１５ないし１９を参照して、本発明の第２実施形態によるセンサアレイ基板、これを含む表示装置およびこれの製造方法について説明する。
【００８９】
図１５は、本発明の第２実施形態によるセンサアレイ基板の断面図である。図１６は、本発明の第２実施形態による表示装置の断面図である。図１７は、本発明の第２実施形態によるセンサアレイ基板の製造方法のフローチャートである。図１８は、本発明の第２実施形態によるセンサアレイ基板の製造方法の工程段階を説明するための断面図である。説明の便宜上、前記本発明の第１実施形態の図面に示す各部材と同一機能を有する部材は同一符号で示す。したがって、その説明は省略する。
【００９０】
本発明の第２実施形態のセンサアレイ基板、これを含む表示装置およびこれの製造方法は次に内容を除いては本発明の第１実施形態のセンサアレイ基板、これを含む表示装置およびこれの製造方法と基本的に同一の構造を有する。
【００９１】
すなわち、図１５に示すように、遮蔽膜１２２がオーバーコート層１００と共通電極１１２の間に介在する。
【００９２】
また、図１６を参照すると、本発明の第２実施形態の表示装置に含まれたセンサアレイ基板は遮蔽膜１２２がオーバーコート層１００と共通電極１１２の間に介在されていることを開示する。
【００９３】
また、図１７および１８を参照すると、オーバーコート層１００上に例えば、スパッタリングを利用して金属物質で遮蔽膜１２２を形成する（Ｓ１０３０＿２）。続いて、例えばスパッタリングを利用して遮蔽膜１２２上にＩＴＯまたはＩＺＯなどを蒸着して共通電極１１２を形成する（Ｓ１０４０＿２）。これによって、本発明の第２実施形態によるセンサアレイ基板が完成される。
【００９４】
次に、図１９ないし２２を参照して本発明の第３実施形態によるセンサアレイ基板、これを含む表示装置およびこれの製造方法について説明する。
【００９５】
図１９は、本発明の第３実施形態によるセンサアレイ基板の断面図である。図２０は、本発明の第３実施形態による表示装置の断面図である。図２１は、本発明の第３実施形態によるセンサアレイ基板の製造方法のフローチャートである。図２２は、本発明の第３実施形態によるセンサアレイ基板の製造方法の工程段階を説明するための断面図である。説明の便宜上、前記本発明の第１実施形態の図面に示す各部材と同一機能を有する部材は同一符号で示す。したがって、その説明は省略する。
【００９６】
本発明の第３実施形態のセンサアレイ基板、これを含む表示装置およびこれの製造方法は次の内容を除いては本発明の第２実施形態のセンサアレイ基板、これを含む表示装置およびこれの製造方法と基本的に同一の構造を有する。
【００９７】
すなわち、図１９および２０に示すように、オーバーコート層１００上に遮蔽膜１２２が形成され、遮蔽膜１２３上に絶縁層１３０が形成され、絶縁層１３０上に共通電極１１３が形成される。すなわち、遮蔽膜１２３と共通電極１１３との間に絶縁層１３０が介在する。一方、図示していないが、遮蔽膜１２３と共通電極１１３が電気的に接続できるように絶縁層１３０にはビアホールが形成されてもよい。
【００９８】
一方、図２１および２２を参照すると、オーバーコート層１００上に例えば、スパッタリングを利用して金属物質で遮蔽膜１２３を形成する（Ｓ１０３０＿３）。
【００９９】
続いて、遮蔽膜１２３上に例えば、プラズマ強化化学気相蒸着法（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ、ＰＥＣＶＤ）を利用し、有機膜または無機膜を積層して絶縁層１３０を形成する（Ｓ１０４０＿３）。
【０１００】
続いて、以後に形成される共通電極１１３と遮蔽膜１２３が電気的に接続できるように絶縁層１３０に遮蔽膜１２３を露出させるビアホール（図示せず）を形成してもよい。
【０１０１】
続いて、例えばスパッタリングを利用して絶縁膜１３０および露出した遮蔽膜１２３上にＩＴＯまたはＩＺＯなどを蒸着し、共通電極１１３を形成する（Ｓ１０５０＿３）。これによって、本発明の第３実施形態によるセンサアレイ基板が完成される。
【０１０２】
以上添付された図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変更しない範囲で他の具体的な形態で実施できることを理解することができる。したがって、上記実施形態はすべての面で例示的なものであり、限定的でないものと理解しなければならない。
【図２】
0005616282.tif 000002
【図１】
0005616282.tif 000003
【図３】
0005616282.tif 000004
【図４】
0005616282.tif 000005
【図５】
0005616282.tif 000006
【図６】
0005616282.tif 000007
【図７】
0005616282.tif 000008
【図８】
0005616282.tif 000009
【図９】
0005616282.tif 000010
【図１０】
0005616282.tif 000011
【図１１】
0005616282.tif 000012
【図１２】
0005616282.tif 000013
【図１３】
0005616282.tif 000014
【図１４】
0005616282.tif 000015
【図１５】
0005616282.tif 000016
【図１６】
0005616282.tif 000017
【図１７】
0005616282.tif 000018
【図１８】
0005616282.tif 000019
【図１９】
0005616282.tif 000020
【図２０】
0005616282.tif 000021
【図２１】
0005616282.tif 000022
【図２２】
0005616282.tif 000023