(57)【特許請求の範囲】
【請求項１】
複数のセラミックグリーンシートを用意する工程と、
前記複数のセラミックグリーンシートのうち、表層に配置すべき表層用セラミックグリーンシートに、厚み方向に貫通する表層ビア導体を形成する工程と、
前記表層用セラミックグリーンシートに、前記表層ビア導体に接続される表面電極を形成する工程と、
前記表面電極が少なくとも一方主面上に位置するように、前記表層用セラミックグリーンシートを含む前記複数のセラミックグリーンシートを積層し、かつ圧着することによって、積層体を作製する工程と、
前記積層体を焼成する工程と
を備え、
前記表層ビア導体を形成する工程において、前記表層ビア導体は、無機物粉末を２５体積％以上含む導電性ペーストを用いて形成され、
前記表面電極を形成する工程において、前記表面電極の厚みは、焼成後において１０μｍ以下となるようにされ、
前記積層体を作製する工程は、前記表層ビア導体が前記表面電極を突き破り、その端部を前記表面電極から露出させるように、前記複数のセラミックグリーンシートを圧着する工程を含む、
多層セラミック基板の製造方法。
【請求項２】
前記積層体を焼成する工程の後に、前記表面電極および前記表層ビア導体の露出する端部にめっき膜を形成する工程をさらに備える、請求項１に記載の多層セラミック基板の製造方法。
【請求項３】
前記積層体を焼成する工程の前に、前記表面電極および前記表層ビア導体の露出する端部に導電性ペースト膜を形成する工程をさらに備え、前記積層体を焼成する工程は、前記導電性ペースト膜を焼き付ける工程を含む、請求項１に記載の多層セラミック基板の製造方法。
【請求項４】
前記セラミックグリーンシートはガラス成分を含み、前記積層体を焼成する工程において、前記ガラス成分が前記表面電極に吸い上げられる、請求項１ないし３のいずれかに記載の多層セラミック基板の製造方法。
【請求項５】
前記表層用セラミックグリーンシート以外の前記セラミックグリーンシートを厚み方向に貫通するビア導体を形成する工程と、前記表層用セラミックグリーンシート以外の前記セラミックグリーンシートに導体膜を形成する工程とをさらに備える、請求項１ないし４のいずれかに記載の多層セラミック基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、多層セラミック基板の製造方法に関するもので、特に、多層セラミック基板の表面電極とビア導体との接続部分の形成方法に関するものである。
【背景技術】
【０００２】
たとえば特開２００４−３６２８２２号公報（特許文献１）には、積層された複数のセラミック層をもって構成されたセラミック素体と、セラミック素体の主面上に形成された表面電極と、セラミック層を厚み方向に貫通するように形成されかつ表面電極に接続されたビア導体とを備える、多層セラミック基板が記載されている。【０００３】
図９には、上記のような構成を備える多層セラミック基板１が断面図で示されている。【０００４】
多層セラミック基板１は、複数のセラミック層２が積層されてなるセラミック素体３を備えている。以下の説明において、複数のセラミック層２の中で、特に表層部に配置されるものを区別する場合、それを「表層用セラミック層」と呼び、「２（Ａ）」の参照符号を付すことにする。他方、表層用セラミック層２（Ａ）以外のセラミック層２を「内層用セラミック層」と呼び、「２（Ｂ）」の参照符号を付すことにする。図９では、多層セラミック基板１の主面方向および積層方向の双方に関して各一部のみが図示されていて、たとえば、セラミック素体３の上方主面側に配置される表層用セラミック層２（Ａ）は図示されるが、下方主面側に配置される表層用セラミック層は図示されない。【０００５】
セラミック素体３の主面上には、表面電極４が形成されている。表面電極４上には、めっき膜５が形成されている。また、表面電極４には、表層ビア導体６が接続されている。表層ビア導体６は、少なくとも表層用セラミック層２（Ａ）を厚み方向に貫通するように形成される。図９では、表層ビア導体６は、表層用セラミック層２（Ａ）およびその下の内層用セラミック層２（Ｂ）を貫通している。【０００６】
多層セラミック基板１は、表層ビア導体６以外のビア導体７も備えている。ビア導体７は、セラミック素体３の内部において、特定のセラミック層２を厚み方向に貫通するように形成されている。また、このビア導体７と表層ビア導体６とを接続するように、内部導体膜８がセラミック層２間の界面に沿って形成されている。【０００７】
表面電極４は、図示しないが、ＩＣチップや他のチップ部品といった、多層セラミック基板１上に搭載されるべき実装部品を実装する際に用いられたり、マザーボードに多層セラミック基板１を実装する際に用いられたりする。すなわち、実装部品またはマザーボードは、表面電極４に対して、めっき膜５と、その上に付与される、はんだなどの導電性接合材とを介して、電気的に接続されるとともに、機械的に接合される。【０００８】
表面電極４は、セラミック素体３を焼結させるための焼成と同時に、導電性ペーストを焼結させることによって形成されるものであるが、特に上述の機械的接合の機能を高めるため、導電性ペーストとして、アルミナなどの酸化物を添加したものが用いられている。アルミナなどの酸化物は、セラミック素体３を焼結させるための焼成工程において、セラミック素体３中のガラス成分と反応することによって焼結し、それによって、表面電極４とセラミック素体３との間の接合強度を向上させる。【０００９】
このようなセラミック素体３中のガラス成分の挙動に着目して、図９を参照すると、表面電極４は、その周縁部においては、セラミック素体３に接するが、その中央部においては、表層ビア導体６に接しており、セラミック素体３には接していないことがわかる。このため、表層ビア導体６に接する領域においては、セラミック素体３から表面電極４へのガラス成分の浸透が十分になされない。その結果、この領域において、表面電極４の焼結が十分に進まず、疎な状態になる場合がある。【００１０】
上記のように表面電極４に疎な部分があると、表面電極４の、セラミック素体３に対する接合強度の低下を招くとともに、多層セラミック基板１の耐湿性の低下につながる。特に、めっき膜５が形成される場合には、めっき時にめっき液が疎な部分にトラップされ、その後の実装部品の実装工程またはマザーボードへの実装工程において、はんだボイドなどの不具合を生じる原因となる。【００１１】
また、アルミナなどの酸化物が添加された表面電極４は、酸化物が添加されないものに比べて、比抵抗がより高くなるため、表面電極４を介しての電気的接続部分において、電気的な特性劣化が生じる場合がある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００４−３６２８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
そこで、この発明の目的は、上述した問題を解決し得る、多層セラミック基板の製造方法を提供しようとすることである。
【課題を解決するための手段】
【００２２】
この発明に係る多層セラミック基板の製造方法は、上述した技術的課題を解決するため、複数のセラミックグリーンシートを用意する工程と、複数のセラミックグリーンシートのうち、表層に配置すべき表層用セラミックグリーンシートに、厚み方向に貫通する表層ビア導体を形成する工程と、表層用セラミックグリーンシートに、表層ビア導体に接続される表面電極を形成する工程と、表面電極が少なくとも一方主面上に位置するように、表層用セラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、かつ圧着することによって、積層体を作製する工程と、積層体を焼成する工程とを備え、表層ビア導体を形成する工程において、表層ビア導体は、無機物粉末を２５体積％以上含む導電性ペーストを用いて形成され、表面電極を形成する工程において、表面電極の厚みは、焼成後において１０μｍ以下となるようにされ、積層体を作製する工程は、表層ビア導体が表面電極を突き破り、その端部を表面電極から露出させるように、複数のセラミックグリーンシートを圧着する工程を含むことを特徴としている。
【００２３】
なお、上記の表面電極の厚みは、たとえば蛍光Ｘ線膜厚計を用いての測定値ではなく、現物をそのまま測定して得られた値である。【００２４】
この発明に係る多層セラミック基板の製造方法において、好ましくは、積層体を焼成する工程の後に、表面電極および表層ビア導体の露出する端部にめっき膜を形成する工程をさらに備える。あるいは、好ましくは、積層体を焼成する工程の前に、表面電極および表層ビア導体の露出する端部に導電性ペースト膜を形成する工程をさらに備え、積層体を焼成する工程は、導電性ペースト膜を焼き付ける工程を含む。【００２５】
この発明に係る多層セラミック基板の製造方法において、セラミックグリーンシートはガラス成分を含み、積層体を焼成する工程において、ガラス成分が表面電極に吸い上げられることが好ましい。これにより、表面電極に含まれるガラス成分が、セラミック素体に含まれるガラス成分と同組成になるが、このような実施態様が採用されると、表面電極とセラミック素体との密着性をより高めることができる。【００２６】
この発明に係る多層セラミック基板の製造方法は、表層用セラミックグリーンシート以外のセラミックグリーンシートを厚み方向に貫通するビア導体を形成する工程と、表層用セラミックグリーンシート以外のセラミックグリーンシートに導体膜を形成する工程とをさらに備えていてもよい。
【発明の効果】
【００２７】
この発明に係る製造方法によって得られた多層セラミック基板によれば、表面電極は、その全領域において、セラミック素体と接する状態とすることができる。よって、セラミック素体がガラス成分を含む場合、表面電極は、その全領域において、セラミック素体からガラス成分を十分に浸透させることができ、焼結を十分に進ませることができる。その結果、表面電極の、セラミック素体に対する接合強度を高く維持することができるとともに、多層セラミック基板の耐湿性を高く維持することができる。
【００２８】
また、この発明に係る製造方法によって得られた多層セラミック基板によれば、表層ビア導体が、表面電極を貫通して、その一方端部を表面電極から露出させているので、実装部品またはマザーボードへの電気的接続は、表面電極を介さずとも、少なくとも表層ビア導体によって保証され得る。したがって、表面電極において、その接合強度を高めるため、アルミナなどの酸化物が添加され、比抵抗がより高くなっても、表面電極を介しての電気的接続部分において、電気的な特性劣化が生じることを防止することができる。
【００２９】
このように、この発明によれば、表面電極に、実装部品またはマザーボードとの機械的接合機能を担わせ、他方、表層ビア導体に、実装部品またはマザーボードとの電気的接続機能を担わせる、というように、役割分担することにより、機械的接合および電気的接続の両面において優れた機能を発揮できる多層セラミック基板を実現することができる。
【図面の簡単な説明】
【００３０】
【図１】この発明の第１の参考例となる多層セラミック基板の一部を示す断面図である。
【図２】図１に示した多層セラミック基板の製造方法を説明するためのもので、特に、表層用セラミックグリーンシートに対して施される工程を示す断面図である。
【図３】図１に示した多層セラミック基板の製造方法を説明するためのもので、特に、内層用セラミックグリーンシートに対して施される工程を示す断面図である。
【図４】この発明の第２の参考例を説明するためのもので、表面電極と表層ビア導体との位置関係の変形例を示す平面図である。
【図５】この発明の一実施形態による製造方法によって製造された多層セラミック基板の一部を示す断面図である。
【図６】図５に示した多層セラミック基板の製造方法を説明するためのもので、特に、表層用セラミックグリーンシートに対して施される工程および圧着工程を示す断面図である。
【図７】この発明の第３の参考例による多層セラミック基板の一部を示す断面図である。
【図８】この発明に係る多層セラミック基板を用いて構成された電子部品モジュールの一例を示す断面図である。
【図９】この発明にとって興味ある従来の多層セラミック基板１の一部を示す断面図である。
【発明を実施するための形態】
【００３１】
この発明に係る製造方法を説明するに先立って、まず、図１ないし図３を参照して、この発明の理解にとって有用な第１の参考例について説明する。
【００３２】
図１に示すように、多層セラミック基板１１は、図９に示した従来の多層セラミック基板１の場合と同様、複数のセラミック層１２が積層されてなるセラミック素体１３を備えている。以下の説明においても、複数のセラミック層１２の中で、特に表層部に配置されるものを区別する場合、それを「表層用セラミック層」と呼び、「１２（Ａ）」の参照符号を付すことにする。他方、表層用セラミック層１２（Ａ）以外のセラミック層１２を「内層用セラミック層」と呼び、「１２（Ｂ）」の参照符号を付すことにする。図１においても、多層セラミック基板１１の主面方向および積層方向の双方に関して各一部のみが図示されていて、たとえば、セラミック素体１３の上方主面側に配置される表層用セラミック層１２（Ａ）は図示されるが、下方主面側に配置される表層用セラミック層は図示されない。
【００３３】
セラミック素体１３の主面上には、表面電極１４が形成されている。表面電極１４には、表層ビア導体１６が接続されている。表層ビア導体１６は、表層用セラミック層１２（Ａ）を厚み方向に貫通するだけでなく、表面電極１４をも厚み方向に貫通するように形成される。図１では、表層ビア導体１６は、表層用セラミック層１２（Ａ）の下の内層用セラミック層１２（Ｂ）をも貫通している。
【００３４】
表面電極１４上および表層ビア導体１６の、表面電極１４から露出する一方端部上には、めっき膜１５が形成されている。なお、図１では、表層ビア導体１６の露出する端面が、表面電極４の上面と面一になっているが、面一ではなく、表面電極４の上面より下方に位置していてもよい。
【００３５】
多層セラミック基板１１は、表層ビア導体１６以外のビア導体１７も備えている。ビア導体１７は、セラミック素体１３の内部において、特定のセラミック層１２を厚み方向に貫通するように形成されている。また、このビア導体１７と表層ビア導体１６とを接続するように、内部導体膜１８がセラミック層１２間の界面に沿って形成されている。
【００３６】
多層セラミック基板１１は、たとえば、次のようにして製造される。
【００３７】
まず、セラミック層１２となるべき複数のセラミックグリーンシートが用意される。図２には、表層用セラミック層１２（Ａ）となるべき表層用セラミックグリーンシート２２（Ａ）が図示され、図３には、それ以外の、すなわち内層用セラミック層１２（Ｂ）となるべき内層用セラミックグリーンシート２２（Ｂ）が図示されている。セラミックグリーンシート２２は、たとえば、酸化バリウム、酸化ケイ素およびアルミナを含むセラミック原料粉末にバインダ、可塑剤および溶剤を添加し、これらを混合して得られたスラリーを、ドクターブレード法などのシート成形方法を用いてキャリアフィルム上でシート状に成形することによって得られる。セラミック原料粉末としては、焼成時にガラスを生成するものを用いてもよいし、ガラスなどの焼結助剤を含有させてもよい。
【００３８】
次に、表層用セラミックグリーンシート２２（Ａ）にあっては、図２（１）に示すように、その上に、導電性ペーストを用いて、表面電極１４が形成される。表面電極１４の形成には、たとえばスクリーン印刷が適用される。導電性ペーストとしては、好ましくは、無機物として、導電成分粉末および酸化物粉末を含むものが用いられる。導電成分粉末としては、たとえば、Ｃｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｎｉ、Ａｕなどの導体を主成分とするものが用いられ得る。酸化物粉末としては、たとえば、Ａｌ２Ｏ３粉末が代表的であるが、その他、Ｓｉ、Ｍｇ、Ｚｒ、Ｍｎ、Ｎｂ、ＴｉまたはＢａの酸化物からなる粉末が用いられ得る。
【００３９】
上記表面電極１４の形成に用いられる導電性ペーストに含有する無機物中の導電成分粉末の含有率は、８０〜９８．５体積％であること、すなわち、酸化物粉末の含有率は、１．５〜２０体積％であることが好ましい。酸化物粉末の含有率が１．５体積％未満であると、セラミック素体１３中のガラスと反応し得る金属酸化物の量が少ないため、表面電極１４の、セラミック素体１３に対する接合強度が低くなる傾向がある。他方、酸化物粉末の含有率が２０体積％を超えると、金属酸化物が多くなりすぎ、セラミック素体１３中のガラスが十分吸い上げられず、上記接合強度が低くなる傾向がある。また、めっき付き性が低下する傾向がある。
【００４０】
次に、図２（２）に示すように、表層用セラミックグリーンシート２２（Ａ）および表面電極１４を厚み方向に貫通する貫通孔２３が、打抜き加工またはレーザ加工などによって形成される。
【００４１】
次に、図２（３）に示すように、上記貫通孔２３に導電性ペーストが充填され、それによって、表層ビア導体１６が形成される。この表層ビア導体１６のための導電性ペーストとしては、たとえば、ＣｕやＡｇなどの導体を主成分とする導電成分粉末を含むものが用いられる。その他、Ｐｔ、Ｐｄ、Ｎｉ、Ａｕなどの導体を主成分とする導電成分粉末も用いられ得る。また、導電性ペーストは、無機物として、金属粉末のほか、金属酸化物粉末を含んでいてもよい。
【００４２】
この場合、表層ビア導体１６のための導電性ペーストに含まれる無機物中の酸化物粉末の含有率は、前述した表面電極１４のための導電性ペーストに含まれる無機物中の酸化物粉末の含有率よりも低いことが好ましい。たとえば、表層ビア導体１６のための導電性ペーストに含有する無機物中の導電成分粉末の含有率は、２５〜５８体積％であること、すなわち、酸化物粉末の含有率は、４２〜７５体積％であることが好ましい。
【００４３】
このように、表層ビア導体１６のための導電性ペーストに含まれる無機物中の酸化物粉末の含有率が、表面電極１４のための導電性ペーストに含まれる無機物中の酸化物粉末の含有率よりも低くされても、表面電極１４においては、セラミック素体１３からのガラスが浸透することにより、焼結しているため、焼成後には、表層ビア導体１６の方が表面電極１４より導電性が優れていることになる。
【００４４】
他方、内層用セラミックグリーンシート２２（Ｂ）にあっては、たとえば、次のような加工が施される。一例として、図１において最も下に図示したセラミック層２となるべき内層用セラミックグリーンシート２２（Ｂ）について説明する。
【００４５】
まず、図３（１）に示すように、内層用セラミックグリーンシート２２（Ｂ）を厚み方向に貫通する貫通孔２４が、打抜き加工またはレーザ加工などによって形成される。
【００４６】
次に、図３（２）に示すように、貫通孔４に導電性ペーストが充填され、ビア導体１７が形成される。ここで、導電性ペーストとしては、前述した表層ビア導体１６のための導電性ペーストと同じものを用いることができる。
【００４７】
次に、図３（３）に示すように、内層用セラミックグリーンシート２２（Ｂ）上に、導電性ペーストを用いて、上述したビア導体１７と電気的に接続される内部導体膜１８が形成される。ここで、導電性ペーストとしては、たとえば、ＣｕやＡｇなどの導体を主成分とする導電成分粉末を含むものが用いられる。
【００４８】
次に、表面電極１４が一方主面上に位置するように、あるいは、表面電極１４がセラミック素体１２の両主面上に形成される場合には、表面電極１４が各種面上に位置するように、表層用セラミックグリーンシート２２（Ａ）および内層用セラミックグリーンシート２２（Ｂ）が所定の順序で積層され、かつ圧着されることによって、未焼結の積層体が作製される。
【００４９】
次に、上記積層体が焼成される。これによって、焼結したセラミック素体１３が得られる。この焼成工程において、セラミックグリーンシート２２だけでなく、表面電極１４、表層ビア導体１６、ビア導体１７および内部導体膜１８をそれぞれ形成する導電性ペーストも焼結する。
【００５０】
このとき、表面電極１４を形成する導電性ペースト中のＡｌ２Ｏ３のような金属酸化物は、セラミック素体１３中のガラス成分と反応することによって焼結し、それによって、表面電極１４とセラミック素体１３との間の接合強度を向上させる。したがって、焼成後においては、表面電極１４およびセラミック素体１３がともにガラス成分を含み、表面電極１４に含まれるガラス成分とセラミック素体１３に含まれるガラス成分とが互いに同組成であるということになる。
【００５１】
表面電極１４は、その全領域において、セラミック素体１３に接している。したがって、セラミック素体１３から表面電極１４へのガラス成分の浸透が十分に行き渡り、その結果、表面電極１４全体が密に焼結し、かつ、表面電極１４の、セラミック素体１３に対する接合強度が高められる。また、多層セラミック基板１１の耐湿性の向上にも寄与する。
【００５２】
なお、焼成工程に付される積層体の両主面あるいは一方主面に、積層体の焼成温度では実質的に焼結しない難焼結性材料を主成分とする収縮抑制層を配置して焼成を行なう、いわゆる拘束焼成方法を適用して、上記の焼成工程を実施するようにしてもよい。
【００５３】
次に、表面電極１４および表層ビア導体１６の露出する端部に、めっき膜１５が形成される。めっき膜１５は、たとえば、Ｎｉめっき層およびその上のＡｕめっき層から構成される。前述したように、表面電極１４全体が密に焼結するため、このめっき工程において、めっき液が表面電極１４にトラップされにくく、よって、その後の実装部品の実装工程またはマザーボードへの実装工程において、はんだボイドなどの不具合を生じにくくすることができる。
【００５４】
以上のようにして、多層セラミック基板１１が得られる。この多層セラミック基板１１においては、表層ビア導体１６が、表面電極１４を貫通して、その一方端部を表面電極１４から露出させているので、実装部品またはマザーボードへの電気的接続は、表面電極１４を介さずとも、少なくとも表層ビア導体１６によって保証され得る。したがって、表面電極１４において、その接合強度を高めるため、アルミナなどの酸化物が添加され、比抵抗がより高くなっても、特に問題となることはない。
【００５５】
表面電極１４と表層ビア導体１７との平面的な位置関係に関して、上記第１の参考例では、表面電極１４が形成された範囲内に表層ビア導体１７が配置されていたが、図４に示した第２の参考例のように、表面電極１４が形成された範囲から一部はみだした状態で表層ビア導体１７が配置されてもよい。
【００５６】
次に、図５および図６を参照して、この発明の一実施形態について説明する。図５および図６において、前述の図１ないし図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００５７】
図５に示すように、多層セラミック基板３１は、第１の参考例による多層セラミック基板１１と比較して、表層用セラミック層１２（Ａ）に関連して設けられる表面電極３４および表層ビア導体３６の形態が異なっている。この形態の相違は、製造方法の相違に由来するものである。よって、以下に、製造方法について説明する。
【００５８】
まず、図６（１）に示すように、表層用セラミックグリーンシート２２（Ａ）に、表層ビア導体３６が形成され、次いで、表層ビア導体３６に接続される表面電極３４が、表層ビア導体３６の端面を覆うように形成される。ここで、表層ビア導体３６は、無機物粉末を２５体積％以上含む導電性ペーストを用いて形成され、また、表面電極３４の厚みは、焼成後において１０μｍ以下となるようにされる。
【００５９】
他方、内層用セラミックグリーンシート２２（Ｂ）にあっては、図３に示した第１の参考例の場合と同様に加工される。
【００６０】
次に、第１の参考例の場合と同様、表面電極３４が一方主面上に位置するように、あるいは、表面電極３４がセラミック素体１２の両主面上に形成される場合には、表面電極３４が各主面上に位置するように、表層用セラミックグリーンシート２２（Ａ）および内層用セラミックグリーンシート２２（Ｂ）が所定の順序で積層され、かつ圧着されることによって、図６（２）に示すような未焼結の積層体３７が作製される。
【００６１】
上記の工程、特に圧着工程において、表層ビア導体３６は、表面電極３４を突き破り、その端部が表面電極３４から露出する。これによって、表層ビア導体３６が、表面電極３４を貫通して、その一方端部を表面電極３４から露出させた状態が得られる。このような表層ビア導体３６および表面電極３４の挙動を確実に実現するため、前述したように、表層ビア導体３６は、無機物粉末を２５体積％以上含む導電性ペーストを用いて形成され、また、表面電極３４の厚みは、焼成後において１０μｍ以下となるようにされる。これらの条件は、後述する実験例によって確認することができる。なお、表層ビア導体３６を形成するための導電性ペーストに含まれる無機物粉末の含有量は９５体積％以下であることが好ましい。また、表面電極３４の厚みは、焼成後において１μｍ以上であることが好ましい。
【００６２】
その後、第１の参考例の場合と同様、焼成工程およびめっき工程が実施され、図５に示した多層セラミック基板３１が得られる。
【００６３】
以上の実施形態において、表層ビア導体３６のための導電性ペーストが無機物粉末を２５体積％以上含むという条件、および、表面電極３４の厚みが、焼成後において１０μｍ以下であるという条件が適切であることを確認するため、以下の表１に示すように、「表層ビア導体中の無機物含有率」および「表面電極の厚み」を種々に変えた試料を作製し、表層ビア導体３６が、表面電極３４を突き破り、その一方端部を表面電極３４から露出させた状態が得られるかどうかを調査した。
【００６４】
各試料につき、試料数１５個とし、すべての試料で突き破りを確認できれば、表１の「突き破り」の欄に「○」と表示し、１個でも突き破りを失敗した場合には、「×」と表示した。
【００６５】
【表１】
0005598606.tif 000002
【００６６】
表１を参照して、試料３では、「表面電極の厚み」が１０μｍを超える１１μｍであったため、「突き破り」が「×」となった。また、試料４では、「表層ビア導体中の無機物含有率」が２５体積％未満の２０体積％であったため、「突き破り」が「×」となった。
【００６７】
これらに対して、試料１、２、および５〜７によれば、「表面電極の厚み」が１０μｍ以下で、「表層ビア導体中の無機物含有率」が２５体積％以上であったため、「突き破り」が「○」となった。
【００６８】
次に、図７を参照して、この発明の第３の参考例について説明する。図７において、前述の図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００６９】
図７に示すように、多層セラミック基板４１は、第１の参考例による多層セラミック基板１１において形成された表面電極１４とめっき膜１５との間に、焼付けによる導体膜４５が形成されていることを特徴としている。
【００７０】
導体膜４５は、表層用セラミックグリーンシート２２（Ａ）に、表面電極１４および表層ビア導体１６を形成した後に、表面電極１４の表面および表層ビア導体１６の端面を覆うように導電性ペーストを用いて形成される。次に、表層用セラミックグリーンシート２２（Ａ）と内層用セラミックグリーンシート２２（Ｂ）とを所定の順序で積層し、圧着することにより、未焼成の積層体を作製し、これを焼成する。その後、導体膜４５および表面電極１４の露出している部分に、めっき膜１５を形成することによって、多層セラミック基板４１を得る。
【００７１】
表面電極１４には、セラミック素体１３に対する密着性を向上させるために酸化物粉末が添加されていることがあるが、この場合、表面電極１４自体の強度が弱くなることがある。これに対して、導体膜４５を形成すると、表面電極１４および導体膜４５の全体としての強度を向上させることができる。特に、導体膜４５に含まれる酸化物粉末の量が、表面電極に含まれる酸化物粉末の量よりも少ないことが好ましい。さらには、導体膜４５において、たとえば純銅のような純金属を用いると、その延性により導体膜４５の強度を向上させることができる。
【００７２】
導体膜４５は、上記のように表層用セラミックグリーンシート２２（Ａ）に予め形成しておいてもよいし、各セラミックグリーンシートを積層、圧着して未焼成の積層体を作製した後に、表面電極１３および表層ビア導体１６の露出する端部に導電性ペースト膜を塗布して形成してもよい。
【００７３】
なお、導体膜４５は、積層体を焼成した後に、表面電極１３および表層ビア導体１６の露出する端部に導電性ペースト膜を形成し、焼き付けることによって形成してもよい。図７においては、めっき膜１５が形成されているが、めっき膜１５は形成されなくてもよい。
【００７４】
図８は、この発明に係る多層セラミック基板を用いて構成された電子部品モジュールの一例を示す断面図である。図８に示した多層セラミック基板は、図１にその一部が示された多層セラミック基板１１であるが、図５にその一部が示された多層セラミック基板３１に置き換えることもできる。なお、以下において、図１に示した多層セラミック基板１１が図８に示されているものとして説明し、図８において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００７５】
図８に示した電子部品モジュール５１は、多層セラミック基板１１を備え、多層セラミック基板１１の上方主面上には、たとえば表面実装型の電子部品５２および５３が搭載される。一方の電子部品５２は、たとえばチップコンデンサであり、表面電極１４および表層ビア導体１６上に形成されためっき膜１５に、はんだ５４を介して電気的に接続される。他方の電子部品５３は、たとえば半導体チップであり、表面電極１４および表層ビア導体１６上に形成されためっき膜１５に、はんだバンプ５５を介して電気的に接続される。
【００７６】
また、多層セラミック基板１１の下方主面上に位置する表面電極１４についても、上方主面上に位置する表面電極１４と同様の構造とされている。
【符号の説明】
【００７７】
１１，３１，４１  多層セラミック基板
１２  セラミック層
１３  セラミック素体
１４，３４  表面電極
１５  めっき膜
１６，３６  表層ビア導体
２２  セラミックグリーンシート
４５  導体膜
５１  電子部品モジュール
５２，５３  電子部品
５４  はんだ
５５  はんだバンプ
【図１】
0005598606.tif 000003
【図２】
0005598606.tif 000004
【図３】
0005598606.tif 000005
【図４】
0005598606.tif 000006
【図５】
0005598606.tif 000007
【図６】
0005598606.tif 000008
【図７】
0005598606.tif 000009
【図８】
0005598606.tif 000010
【図９】
0005598606.tif 000011