(57)【特許請求の範囲】
【請求項１】
短冊状シートで取り扱われるリードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板において、導電性金属板からなるベース基板の半導体素子搭載領域の外周縁領域の各辺に、前記ベース基板をプレス成形して形成された突起部を備え、
前記突起部は、前記ベース基板の前記半導体素子搭載領域の半導体素子搭載面側のみに突出形成されているとともに、
前記突起部は、上下方向の前記突起部と左右方向の前記突起部が交差しない箇所を有するように形成されていることを特徴とするリードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板。
【請求項２】
前記突起部は、前記ベース基板の前記半導体素子搭載領域の外周縁領域にパイロットホールより外側に形成されていることを特徴とする請求項１に記載のリードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板。
【請求項３】
前記突起部は、前記ベース基板の外周と平行に長溝状に形成されていることを特徴とする請求項１または２に記載のリードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板。
【請求項４】
前記突起部は不連続に形成され、配列方向に対して重ならない箇所が設けられていることを特徴とする請求項１から３のいずれかに記載のリードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子搭載用基板、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法に関し、特にリードレス表面実装型の樹脂封止された半導体装置の製造方法、及びそれに用いる半導体素子搭載用基板に関するものである。
【背景技術】
【０００２】
従来から、図７に示すように導電性金属板からなるベース基板１に半導体搭載領域２とパイロットホール３を形成した半導体素子搭載用基板を用いてリードレス表面実装型の樹脂封止された半導体装置が製造されている。
【０００３】
そして、ベース基板の導電性を有する一面側に、所定のパターニングを施したレジスト層を形成し、レジスト層から露出したベース基板に導電性金属を電鋳することで、半導体素子搭載用のダイパッド部と外部端子部とを独立して並列形成した後、レジスト層を除去し、ダイパッド部に半導体素子を搭載し、半導体素子の電極と外部端子部をボンディングワイヤに電気的に接続し、半導体素子、ダイパッド部、外部端子部及びボンディングワイヤを樹脂により封止した後、ベース基板を除去してダイパッド部と外部端子部の各裏面が露出した樹脂封止体とし、樹脂封止体の各半導体装置間を切除して、個片化された半導体装置を得るようにした、リードレス表面実装型の半導体装置の製造方法が知られている（例えば、特許文献１参照）。
【０００４】
以下、図面を用いながら従来の半導体装置の製造方法について説明する。
図１１は、従来のリードレス表面実装型の半導体装置の製造方法を示す断面図である。図１１（Ａ）において、厚さが０．１〜０．５ｍｍのステンレスや銅等の導電性金属板から成るベース基板１に、プレスやエッチング等によってパイロットホール３を形成する（パイロットホールは図示せず、図７参照）。このパイロットホール３は、この後の工程において位置合わせ基準として使用される。
【０００５】
次いで、図１１（Ｂ）〜（Ｃ）に示すように、ベース基板１の一面に感光性樹脂から成るレジスト層１３を形成し、露光・現像処理によってダイパッド部８と外部端子部９が形成される端子等形成領域１４を形成し、ベース基板１を露出させる。
【０００６】
図１１（Ｄ）において、ベース基板１が露出した端子等形成領域１４に電鋳を施し、ダイパッド部８及び外部端子部９を形成する。電鋳にはＮｉ、Ｎｉ・Ｃｏ合金又はＣｕが用いられる。
【０００７】
図１１（Ｅ）において、アルカリ溶液等を用いてレジスト層１３を剥離除去することで、半導体素子搭載用基板が得られる。
【０００８】
図１１（Ｆ）において、ダイパッド部８上に半導体素子１０を搭載し、ボンディングワイヤ１１によって半導体素子１０上の電極と外部端子部９とを電気的に接続する。
【０００９】
図１１（Ｇ）において、ベース基板１上の半導体素子１０、ダイパッド部８、外部端子部９及びボンディングワイヤ１１を封止樹脂１２によって封止する。通常、モールド金型を用い、複数の半導体装置が一括して樹脂封止される。
【００１０】
図１１（Ｈ）において、ベース基板１をエッチング又はピーリングにより除去し、ダイパッド部８と外部端子部９の各裏面が露出した状態の樹脂封止体を得る。
【００１１】
図１１（Ｉ）において、ダイシング等により各半導体装置間の樹脂封止体を切除し、個片化された半導体装置が得られる。
【００１２】
ところで、従来のリードレス表面実装型の半導体装置に用いられる半導体素子搭載用基板は、図７に示すような短冊状シートで取り扱われている。同図に示す半導体素子搭載領域２には、電鋳によってダイパッド部８と外部端子部９が数百個単位で多数組形成されている。
【００１３】
電鋳を用いた半導体素子搭載用基板は、エッチングやスタンピングを用いた半導体素子搭載用基板に比べて高精細な回路を高密度に形成できるため、半導体装置の小型化や生産性向上を図ることができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００２−１６１８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、上述の従来の構成では、ベース基板が平板状であるため電鋳時のめっき応力の影響を受け易く、例えば図８に示すようにベース基板１が反り量６として示すように反ってしまい、半導体素子搭載工程や樹脂封止工程において半導体素子搭載用基板の取り扱いが困難となり、搬送不具合が生じるといった問題があった。また、ベース基板の平坦性確保が難しいため、ワイヤボンディングにおいて接続不良が発生し易いといった問題があった。
【００１６】
電鋳条件を調整することでめっき応力を低減させることは可能であるが、例えば、電流密度を上げ過ぎると電鋳表面が粗くなり、電流密度を下げ過ぎると生産効率が低下するといった不具合が懸念される。また、めっき浴の組成を変更することでもめっき応力の低減は可能であるが、設備的に対応できない場合もある。
【００１７】
また、ベース基板の厚みを厚くしたり、反り矯正用の工程を追加することで、半導体素子搭載用基板の反りを抑制することも出来るが、材料費増加や工程の大幅増によるコストアップにつながるといった問題があった。
【００１８】
そこで、本発明は前記課題に鑑みてなされたものであり、リードレス表面実装型の半導体装置について、原材料費を増加させることなく、生産性が良好な、反り量の小さい半導体素子搭載用基板及びその製造方法並びにそれを用いた半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１９】
前記課題を解決するために、本発明によるリードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板は、短冊状シートで取り扱われるリードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板において、導電性金属板からなるベース基板の半導体素子搭載領域の外周縁領域の各辺に、前記ベース基板をプレス成形して形成された突起部を備え、前記突起部は、前記ベース基板の前記半導体素子搭載領域の半導体素子搭載面側のみに突出形成されているとともに、前記突起部は、上下方向の前記突起部と左右方向の前記突起部が交差しない箇所を有するように形成されていることを特徴としている。
【００２０】
また、本発明によるリードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板は前記発明に加えて、前記突起部は、前記ベース基板の前記半導体素子搭載領域の外周縁領域にパイロットホールより外側に形成されていることを特徴としている。
【００２１】
また、本発明によるリードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板は前記発明に加えて、前記突起部は、前記ベース基板の外周と平行に長溝状に形成されていることを特徴としている。
【００２２】
また、本発明によるリードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板は前記発明に加えて、前記突起部は不連続に形成され、配列方向に対して重ならない箇所が設けられていることを特徴としている。
【発明の効果】
【００２３】
本発明によれば、原材料費を増加させることなく半導体素子搭載用基板の反りを抑制することができ、生産性良く半導体装置を製造することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態を示す半導体素子搭載用基板の平面図である。
【図２】本発明の一実施例に係る半導体素子搭載領域の一部拡大図である。
【図３】図２のＸ−Ｘ’における断面図である。
【図４】（Ａ）〜（Ｊ）は、本発明に係る半導体素子搭載用基板及び半導体装置の製造方法の一実施形態を示す断面図である。（Ａ）は、プレス等によりパイロットホールを形成する工程を示す（但し、パイロットホールは図示せず）。（Ｂ）は、プレス成形により突起部を形成する工程を示す。（Ｃ）は、レジスト層を形成する工程を示す。（Ｄ）は、端子等形成領域を形成するためのフォトファブリケーション工程を示す。（Ｅ）は、端子等を形成する電鋳工程を示す。（Ｆ）は、レジスト層を除去する工程を示す。（Ｇ）は、半導体素子搭載工程を示す。（Ｈ）は、樹脂封止工程を示す。（Ｉ）は、ベース基板を除去する工程を示す。（Ｊ）は、ダイシングにより半導体素子を個片化する工程を示す。
【図５】（Ａ）〜（Ｅ）は、本発明に係る突起部の形状の変形例を示す断面図である。
【図６】（Ａ）〜（Ｃ）は、本発明に係る突起部の配置の他例を示す平面図である。
【図７】従来の半導体素子搭載用基板を示す平面図である。
【図８】従来の半導体素子搭載用基板の反り状態を示す断面図である。
【図９】従来の半導体素子搭載用基板に係る半導体素子搭載領域の一部拡大図である。
【図１０】図８のＹ−Ｙ’における断面図である。
【図１１】（Ａ）〜（Ｉ）は、従来の半導体素子搭載用基板及び半導体装置の製造方法の一実施形態を示す断面図である。（Ａ）は、プレス等によりパイロットホールを形成する工程を示す（但し、パイロットホールは図示せず）。（Ｂ）は、レジスト層を形成する工程を示す。（Ｃ）は、端子等形成領域を形成するためのフォトファブリケーション工程を示す。（Ｄ）は、端子等を形成する電鋳工程を示す。（Ｅ）は、レジスト層を除去する工程を示す。（Ｆ）は、半導体素子搭載工程を示す。（Ｇ）は、樹脂封止工程を示す。（Ｈ）は、ベース基板を除去する工程を示す。（Ｉ）は、ダイシングにより半導体素子を個片化する工程を示す。
【発明を実施するための形態】
【００２５】
まず、実施例の説明に先立ち、図１〜図３に基づき本発明の半導体素子搭載用基板について説明すると共に本発明の作用効果について説明する。
本発明は、短冊状シートで取り扱われる半導体素子搭載用基板において、導電性金属板からなるベース基板１の半導体素子搭載領域２の外周縁領域に、ベース基板１をプレス成形して形成された突起部４，５を備える半導体素子搭載用基板である。突起部によって、ベース基板の耐折性が向上し、半導体素子搭載用基板の反りを抑制することが可能となる。
【００２６】
また本発明は、リードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板であって、導電性金属板からなるベース基板１の半導体素子搭載領域２には多数組のダイパッド部８及び外部端子部９が電鋳形成されており、ベース基板１の半導体素子搭載領域２の外周縁領域２２に、ベース基板１をプレス成形して形成された突起部４，５を備える半導体素子搭載用基板である。突起部によって、ベース基板の耐折性が向上し、半導体素子搭載用基板の反りを抑制することが可能となり、電鋳時のめっき応力による反りも抑制することができる。
【００２７】
そして、突起部４，５は、ベース基板１の半導体素子搭載領域２の半導体素子搭載面２３側のみに突出形成されている半導体素子搭載用基板である。ベース基板の半導体素子搭載面に対向する面（裏面）は平坦性を保持できることになる。
【００２８】
そしてまた、突起部４，５は、ベース基板１の半導体素子搭載領域２の外周縁領域２２にパイロットホール３より外側に形成されている半導体素子搭載用基板である。ベース基板の片側がフリーな状態であるパイロットホールより外側の位置を突出形成することにより、パイロットホールの変形を防止し、後工程においてパイロットホールを基準として処理を行っても位置ズレが生じることは無い。
【００２９】
そしてまた、突起部４，５は、ベース基板１の外周と平行に長溝状に形成されている半導体素子搭載用基板である。突起部は外周と平行に長溝状に形成することを基本とするが、ベース基板の大きさや厚さや材質によりこの突起部の形状は適宜選択可能である。
【００３０】
そしてまた、突起部４，５は、ベース基板１の半導体素子搭載領域２の外周縁領域２２の各辺に形成されている半導体素子搭載用基板である。突起部は外周縁領域の各辺に形成することを基本とするが、必ずしも全ての辺に形成しなくてもよい。
【００３１】
また、前記した半導体素子搭載用基板を製造するに際し、突起部及びパイロットホールを同一金型で形成することを特徴とする半導体素子搭載用基板の製造方法である。同一金型で形成することで、工程数を増加させることも無い。
【００３２】
また、前記した半導体素子搭載用基板を用いた半導体装置の製造方法であって、ベース基板の半導体素子搭載領域の外周縁領域にプレス成形により突起部を形成する工程、ベース基板の半導体素子搭載領域に多数組のダイパッド部及び外部端子部を電鋳形成して半導体素子搭載基板を製造する工程、半導体素子搭載用基板に半導体素子を搭載し半導体素子と外部端子部を電気的に接続する工程、半導体素子搭載用基板の半導体素子搭載側を樹脂封止する工程、半導体素子搭載用基板上の樹脂封止体からベース基板を除去する工程、とを備えることを特徴とする半導体装置の製造方法である。
【００３３】
このような反りの抑制された基板を用いることで、搬送不具合やボンディング不具合を起こすこともなく、生産性良くリードレス表面実装型の半導体装置を製造することができる。
【実施例】
【００３４】
次に、本発明の半導体素子搭載用基板の製造方法及び半導体装置の製造方法を図４〜図６に基づいて説明する。
図４は、本発明の一実施例に係るリードレス表面実装型の半導体装置の製造方法を示した断面図である。
【００３５】
図４（Ａ）は、厚みが０．１〜０．５ｍｍのステンレスやＣｕ等の導電性金属板からなるベース基板１に、プレスによってパイロットホール３を形成する工程を示す（パイロットホールは図示せず、図１参照）。ベース基板１の仕様に特に制限はないが、取扱性やコストの問題から、厚み０．１５〜０．１８ｍｍのステンレス板が好適に使用される。
【００３６】
図４（Ｂ）は、ベース基板１をプレス成形することにより、突起部４（５）を形成する工程を示す。突起部４（５）はベース基板１の半導体素子搭載面側のみに突出するように設けることで、半導体素子搭載用基板の半導体素子搭載面２３に対向する面の平坦度を確保できる。なお、プレス条件は特に限定はなく一般的に行われている条件の範囲で、ベース基板を変形させられればよい。例えば、５ｔ〜２０ｔ程度のプレス機を用いてプレス加工をすればよいが、プレス条件はベース基板や突起部の形状により適宜選択可能である。
【００３７】
本実施例では突起形状を略台形で示しているが、図５（Ａ）〜（Ｅ）に示すように種々の変形例を適用しても良い。突起部の列数や突出量を増やすことで、半導体素子搭載用基板の反り抑制効果を高めることができる。更に、突起部におけるベース基板の厚みを減少させないようにプレス成形することが望ましい。厚みが小さくなり過ぎた場合、反り抑制効果が小さくなる。
【００３８】
また、図１に示すように、突起部４，５は、半導体素子搭載領域２の外周縁領域２２に、半導体素子搭載用基板の各辺に亘って設けることが望ましい。但し、図１において上下方向の突起部４または左右方向の突起部５のみを設けてもよい。なお、突起部の長辺（図１において突起部５）の長さは、少なくともベース基板上に形成される電鋳物の各辺に平行な長さよりも長くすることが望ましい。電鋳物のめっき応力によりベース基板が圧縮・伸張されることで反りが発生するので、これを効果的に抑制するためである。
【００３９】
また、本発明に係る突起部４，５は場合によっては、図１に示すように連続させず、図６（Ａ）〜（Ｃ）に示すように配置してもよい。図６の（Ａ）や（Ｂ）に示すように突起部４を配列方向に対して突起部が重なるように配置すると、短い突起部であっても反り抑制効果が得られる。また、図６の（Ｃ）のように突起部４を不連続な配置にすると、突起部間が曲がり易く、ベース基板の引き剥がし作業も従来と同等の条件で行うことが可能である。なお、突起部の目的は曲げ方向に対する断面積（断面２次モーメント）を増加させて反り（撓み）を抑制することにあるので、図６に示す短い不連続な突起部であっても反り（撓み）を抑制する効果は発揮される。
【００４０】
また、本実施例ではパイロットホール３の形成工程と突起部４，５の形成工程を分けて示しているが、パイロットホール３と突起部４，５を同一工程で形成してもよい。パイロットホールと突起部を同一の金型を用いて同一工程で形成すれば、工程数を増加させることなく突起部を付加することができる。
【００４１】
図４（Ｃ）は、ベース基板１の半導体素子搭載面側にレジスト層１３を形成する工程を示す。レジスト層１３には種々の材料を用いてよいが、例えば、感光性ドライフィルムレジストを用いてもよい。また、レジスト層１３の厚みも用途に応じて適宜設定してよいが、例えば、厚さ７５μｍ程度としてもよい。なお、本実施例ではベース基板の半導体素子搭載面に対向する面にレジスト層を設けていないが、その後の工程で該対向する面を保護する為にレジスト層を設けてもよい。
【００４２】
図４（Ｄ）は、レジスト層１３に端子等形成領域１４を形成する工程を示した図である。例えば、露光・現像により端子等形成領域１４を形成する場合は、露光処理において所定のマスクパターンを形成したガラスマスクを用いて、ガラスマスクでレジスト層１３を覆って光を照射し、レジスト層１３にマスクパターンを転写する。ここで、レジスト層としてネガ型の感光性ドライフィルムを用いた場合、光が当たった部分はレジスト層が硬化して現像液への溶解性が低下し、遮光された部分のレジスト層は現像液に溶解する。露光処理した後、現像処置によってアルカリ溶液等からなる現像液で遮光された部分のレジスト層を溶解除去し、所定のパターンからなる端子等形成領域１４が形成され、該領域ではベース基板１が露出した状態となる。
【００４３】
図４（Ｅ）は、レジスト層１３から露出したベース基板１に電鋳を実施する工程を示す。電鋳金属としてはＮｉ、Ｎｉ・Ｃｏ合金、Ｃｕ等が用いられ、半導体装置の用途に応じて適宜選択される。電鋳１５の厚みも適宜設定されるが、１０〜１００μｍの範囲が一般的である。また、電鋳１５は、例えばＡｕ／Ｎｉ／ＡｕやＡｕ／Ｎｉ／Ｐｄ／Ａｇの順に積層された複数層構造としても良く、電鋳上下面の金属組成はワイヤボンディング性や外部基板への実装性に応じて適宜設定される。ここで、予め形成された突起部４，５によってベース基板１の耐折性が向上しているため、めっき応力によるベース基板１の反りを抑制することができる。
【００４４】
図４（Ｆ）は、レジスト層１３を除去してダイパッド部８と外部端子部９を形成する工程を示す。例えば、レジスト層１３が感光性ドライフィルムからなる場合は、５％水酸化ナトリウム水溶液に浸漬することで剥離除去することができる。また、本実施例ではベース基板の半導体素子搭載面に対向する面にレジスト層を設けていないが、該対向する面にレジスト層が設けられている場合は、半導体素子搭載面と該対向する面の両面に形成されたレジスト層を同時に除去することも可能である。
【００４５】
図４（Ｇ）は、半導体素子搭載工程を示す。ダイパッド部８上にダイボンド材を用いて半導体素子１０を載置し、半導体素子１０上の電極と外部端子部９とをボンディングワイヤ１１により電気的に接続する。なお、ダイパッド部８と外部端子部９は、図１及び図２に示すように半導体素子搭載領域２に多数組形成されており、各ダイパッド部にそれぞれ半導体素子１０が搭載され、半導体素子１０上の電極とダイパッド部８の周囲に形成された外部端子部９とがボンディングワイヤ１１により電気的に接続される。
【００４６】
図４（Ｈ）は、樹脂封止工程を示す。半導体素子搭載領域２の各半導体素子、ダイパッド部、外部端子部及びボンディングワイヤを絶縁樹脂材料にて一括して封止し、樹脂封止体１２を形成する。樹脂封止は、半導体素子が搭載された半導体素子搭載用基板がモールド金型（上型）に装着され、モールド金型内に形成されたキャビティにエポキシ樹脂等が圧入される。この樹脂封止においては、半導体素子搭載用基板がモールド金型（下型）としての機能を果たす。
【００４７】
図４（Ｉ）は、樹脂封止体１２からベース基板１を除去する工程を示す。ベース基板１を除去する方法としては、エッチングによる溶解除去や物理的に引き剥がす方法がある。引き剥がし除去は、薬品を使用せず設備も簡易なもので済むため、低コストでベース基板を除去することができる。樹脂封止体からは、ダイパッド部８と外部端子部９との各裏面が露出している。ベース基板を引き剥がす際、樹脂封止体側を固定せずフリーな状態にし、ベース基板のみに曲げ応力を加えれば、樹脂封止体にストレスを与えることなくベース基板を引き剥がし除去できる。
【００４８】
図４（Ｊ）は、各半導体装置間の樹脂封止体を切除し、個々の半導体装置を得る工程を示す。例えば、図２に示すようなダイシングマーク７を位置合わせマークとして、各半導体装置間を切断することで個々の半導体装置１６に切り出す。
以上の製造方法により、リードレス表面実装型の半導体装置が完成する。
【符号の説明】
【００４９】
１    ベース基板
２    半導体素子搭載領域
３    パイロットホール
４    突起部（上下方向）
５    突起部（左右方向）
６    反り量
７    ダイシングマーク
８    ダイパッド部
９    外部端子部
１０  半導体素子
１１  ボンディングワイヤ
１２  封止樹脂体
１３  レジスト層
１４  端子等形成領域
１５  電鋳
１６  個片化された半導体装置
２２  外周縁領域
２３  半導体素子搭載面
【図１】
0005618285.tif 000002
【図２】
0005618285.tif 000003
【図３】
0005618285.tif 000004
【図４】
0005618285.tif 000005
【図５】
0005618285.tif 000006
【図６】
0005618285.tif 000007
【図７】
0005618285.tif 000008
【図８】
0005618285.tif 000009
【図９】
0005618285.tif 000010
【図１０】
0005618285.tif 000011
【図１１】
0005618285.tif 000012