(57)【特許請求の範囲】
【請求項１】
一導電型半導体基板上に順に形成された一導電型クラッド層、活性層、および反対導電型クラッド層に対してメサ構造を形成する工程と、
前記メサ構造の両側を前記活性層より高い位置で埋込む一導電型とは異なる導電型を持つ第１埋込層を成長する工程と、
前記メサ構造を構成する前記反対導電型クラッド層の上面の両側に対してエッチングを施し、前記反対導電型クラッド層に前記活性層の上面に平行であって前記メサ構造の上面より低い面を形成する工程と、
前記エッチングにより形成された低い面および前記第１埋込層上に一導電型の第２埋込層を成長する工程と、を含むことを特徴とする光半導体装置の製造方法。
【請求項２】
前記低い面を形成する工程は、前記第１埋込層を形成するために用いた選択成長マスクの両側を除去することによって端部を後退させたマスクを用いて実施されることを特徴とする請求項１記載の光半導体装置の製造方法。
【請求項３】
前記第１埋込層は、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層であることを特徴とする請求項１または２記載の光半導体装置の製造方法。
【請求項４】
前記第１埋込層は、反対導電型半導体層であることを特徴とする請求項１または２記載の光半導体装置の製造方法。
【請求項５】
前記第１埋込層は、前記反対導電型半導体層と、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層とがこの順で形成された構造を有することを特徴とする請求項１または２記載の光半導体装置の製造方法。
【請求項６】
前記第１埋込層の上面の一部は、前記反対導電型クラッド層の最高点より高い位置にあることを特徴とする請求項１〜５のいずれかに記載の光半導体装置の製造方法。
【請求項７】
前記第１埋込層および前記メサ構造の上面に反対導電型の第３埋込層、および、前記第３埋込層よりもバンドギャップの小さいコンタクト層を成長する工程をさらに含むことを特徴とする請求項１〜６のいずれかに記載の光半導体装置の製造方法。
【請求項８】
前記活性層から前記反対導電型クラッド層における前記低い面までの高さｈが、１００ｎｍ以下であり、
前記反対導電型クラッド層における前記低い面の幅Ｗと前記高さｈとは、Ｗ／ｈ≧１．８の関係を有し、
前記低い面に挟まれた前記メサ構造の上面の幅は５００ｎｍ以上であることを特徴とする請求項１〜７のいずれかに記載の光半導体装置の製造方法。
【請求項９】
前記高さｈは、８０ｎｍ以下であることを特徴とする請求項８記載の光半導体装置の製造方法。
【請求項１０】
一導電型半導体基板上に順に形成された一導電型クラッド層、活性層、および反対導電型クラッド層を備えたメサ構造と、
前記メサ構造の両側を前記活性層よりも高い位置で埋込む一導電型とは異なる導電型を持つ第１埋込層と、
前記メサ構造を構成する前記反対導電型クラッド層の上面の両側に設けられた、前記活性層の上面に平行であって前記メサ構造の上面よりも低い面と、
前記低い面および前記第１埋込層上に設けられた、一導電型の第２埋込層と、を有することを特徴とする光半導体装置。
【請求項１１】
前記第１埋込層は、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層であることを特徴とする請求項１０記載の光半導体装置。
【請求項１２】
前記第１埋込層は、反対導電型半導体層であることを特徴とする請求項１０記載の光半導体装置。
【請求項１３】
前記第１埋込層は、前記反対導電型半導体層と、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層とがこの順で形成された構造を有することを特徴とする請求項１０記載の光半導体装置。
【請求項１４】
前記第１埋込層の上面の一部は、前記反対導電型クラッド層の最高点より高い位置にあることを特徴とする請求項１０〜１３のいずれかに記載の光半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
特許文献１は、活性層を有するメサストライプを、ｐ型ＩｎＰ、ｎ型ＩｎＰ、およびｐ型ＩｎＰで埋め込む半導体レーザを開示している。この半導体レーザは、例えば、メサストライプを形成した後にｐ型ＩｎＰ、ｎ型ＩｎＰ、およびｐ型ＩｎＰを順に積層し、メサストライプを埋め込むことによって形成することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１７４３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体レーザのしきい値電流低減のためには、正孔リークパスを狭窄化することが有効である。具体的には、ｎ型ＩｎＰ埋込層をｐクラッド層に近づけること、ｐ型クラッド層の層厚を低減すること、の２つが有効である。
【０００５】
しかしながら、ウェハ面内の温度分布、原料ガスの分解率差等に起因して、ｎ型ＩｎＰ埋込層とｐ型クラッド層との間の距離をウェハ面内で一定にすることは困難であり、狭窄幅にばらつきが生じてしまう。また、埋込層を選択的に成長させる際には、ｐ型クラッド層上にマスクが形成される。ｐ型クラッド層を薄くすると、このマスクによって活性層に歪みが生じてしまう。したがって、ｐ型クラッド層を厚く形成せざるを得ない。以上のことから、正孔リークパスを狭窄化するのは困難である。
【０００６】
本発明は、リークパスが狭窄化された光半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る光半導体装置の製造方法は、一導電型半導体基板上に順に形成された一導電型クラッド層、活性層、および反対導電型クラッド層に対してメサ構造を形成する工程と、前記メサ構造の両側を前記活性層より高い位置で埋込む一導電型とは異なる導電型を持つ第１埋込層を成長する工程と、前記メサ構造を構成する前記反対導電型クラッド層の上面の両側に対してエッチングを施し、前記反対導電型クラッド層に前記活性層の上面に平行であって前記メサ構造の上面より低い面を形成する工程と、前記エッチングにより形成された低い面および前記第１埋込層上に一導電型の第２埋込層を成長する工程と、を含むことを特徴とするものである。本発明に係る光半導体装置の製造方法によれば、反対導電型クラッド層から第１埋込層へのリークパスを狭窄化することができる。
【０００８】
前記低い面を形成する工程は、前記第１埋込層を形成するために用いた選択成長マスクの両側を除去することによって端部を後退させたマスクを用いて実施されてもよい。前記第１埋込層は、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層としてもよい。前記第１埋込層は、反対導電型半導体層としてもよい。前記第１埋込層は、前記反対導電型半導体層と、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層とがこの順で形成された構造を有していてもよい。
【０００９】
前記第１埋込層の上面の一部は、前記反対導電型クラッド層の最高点より高い位置にあってもよい。前記第１埋込層の最上面には、一導電型半導体層がさらに設けられていてもよい。前記第１埋込層および前記メサ構造の上面に反対導電型の第３埋込層、および、前記第３埋込層よりもバンドギャップの小さいコンタクト層を成長する工程をさらに含んでいてもよい。前記活性層から前記反対導電型クラッド層における前記低い面までの高さｈが、１００nm以下であり、前記反対導電型クラッド層における前記低い面の幅Ｗと前記高さｈとは、Ｗ／ｈ≧１．８の関係を有し、前記低い面に挟まれた前記メサ構造の上面の幅は、５００ｎｍ以上としてもよい。前記高さｈは、８０ｎｍ以下としてもよい。
【００１０】
本発明に係る光半導体装置は、一導電型半導体基板上に順に形成された一導電型クラッド層、活性層、および反対導電型クラッド層を備えたメサ構造と、前記メサ構造の両側を前記活性層よりも高い位置で埋込む一導電型とは異なる導電型を持つ第１埋込層と、前記メサ構造を構成する前記反対導電型クラッド層の上面の両側に設けられた、前記活性層の上面に平行であって前記メサ構造の上面よりも低い面と、前記低い面および前記第１埋込層上に設けられた、一導電型の第２埋込層と、を有することを特徴とするものである。本発明に係る光半導体装置によれば、反対導電型クラッド層から第１埋込層へのリークパスを狭窄化することができる。
【００１１】
前記第１埋込層は、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層としてもよい。前記第１埋込層は、反対導電型半導体層としてもよい。前記第１埋込層は、前記反対導電型半導体層と、深いアクセプタ準位を形成する不純物が導入された高抵抗半導体層とがこの順で形成された構造を有していてもよい。前記第１埋込層および前記メサ構造の上面に反対導電型の第３埋込層と、前記第３埋込層よりもバンドギャップの小さいコンタクト層とがさらに設けられていてもよい。前記第１埋込層の上面の一部は、前記反対導電型クラッド層の最高点より高い位置にあってもよい。
【発明の効果】
【００１２】
本発明によれば、リークパスが狭窄化された光半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】比較例に係る半導体レーザの製造方法を説明するためのフロー図である。
【図２】実施例１に係る半導体レーザの製造方法を説明するためのフロー図である。
【図３】実施例１に係る半導体レーザの製造方法を説明するためのフロー図である。
【図４】実施例１に係る半導体レーザの製造方法を説明するためのフロー図である。
【図５】メサストライプの拡大図である。
【図６】半導体レーザの電流特性を示す図である。
【図７】（ａ）は実施例２に係る半導体レーザの構造を示す模式的な断面図であり、（ｂ）は実施例２に係る半導体レーザの製造方法を説明するための図である。
【図８】実施例３に係る半導体レーザの構造を示す模式的な断面図である。
【図９】半導体レーザの電流特性を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明を実施するための最良の形態を説明する。
【００１５】
最初に、比較例に係る半導体レーザについて説明する。
（比較例）
図１は、比較例に係る半導体レーザの製造方法を説明するためのフロー図である。まず、図１（ａ）に示すように、ｎ型ＩｎＰ基板１０上にメサストライプを形成する。このメサストライプは、ｎ型クラッド層１１上に、活性層２０およびｐ型クラッド層３０が設けられた構造を有する。その後、メサストライプのｐ型クラッド層３０上にＳｉＯ２等からなるマスク４０を形成する。
【００１６】
次に、図１（ｂ）に示すように、メサストライプの両側において、ｎ型ＩｎＰ基板１０上に、第１埋込層５０および第２埋込層６０を順に成長させる。この場合、第１埋込層５０のメサストライプ側端が活性層２０の上面よりも高くなるように、第１埋込層５０を成長させる。第１埋込層５０は、ｐ型半導体からなる。第２埋込層６０は、ｎ型半導体からなる。
【００１７】
次に、図１（ｃ）に示すように、マスク４０を除去した後に、ｐ型クラッド層３０および第２埋込層６０の上面が覆われるように、ｐ型ＩｎＰからなる第３埋込層７０を成長させる。なお、ｐ型クラッド層３０および第３埋込層７０は、ともにｐ型クラッド層としての役割を果たす。さらに、第３埋込層７０上に、ｐ型ＩｎＧａＡｓ等からなるコンタクト層８０を成長させる。その後に、必要な電極等を設けることによって、比較例に係る半導体レーザが完成する。
【００１８】
比較例に係る半導体レーザにおいては、ｐ型クラッド層３０と第１埋込層５０との接触面積が大きくなることから、ｐ型クラッド層３０から第１埋込層５０への正孔リーク量が多くなる。この場合、しきい値電流が増加するとともに、直接変調特性が劣化することになる。そこで、ｎ型ＩｎＰ埋込層をｐ型クラッド層に近づけることと、ｐ型クラッド層の層厚を低減することによって、正孔リークを抑制することも考えられる。
【００１９】
しかしながら、ウェハ面内の温度分布、原料ガスの分解率差等に起因して、ｎ型ＩｎＰ埋込層とｐ型クラッド層との間の距離をウェハ面内で一定にすることは困難であり。狭窄幅にばらつきが生じてしまう。また、薄いｐ型クラッド層３０を成長させようとした場合、第１埋込層５０および第２埋込層６０をメサストライプ以外の領域に選択的に成長させる際には、ｐ型クラッド層３０上にマスク４０が必要となる。ｐ型クラッド層３０を薄くすると、このマスク４０によって活性層２０に歪みが生じてしまう。したがって、比較例に係る製造方法では、ｐ型クラッド層３０を厚く形成せざるを得ない。以上のことから、正孔リークパスを狭窄化するのは困難である。
【実施例１】
【００２０】
続いて、実施例１に係る半導体レーザの製造方法について説明する。図２〜図４は、実施例１に係る半導体レーザの製造方法を説明するためのフロー図である。まず、図２（ａ）に示すように、ｎ型ＩｎＰ基板１０上に、ｎ型クラッド層１１、活性層２０、およびｐ型クラッド層３０を成長させる。次に、ｐ型クラッド層３０において、メサストライプが形成される領域に、マスク４０をストライプ状に形成する。
【００２１】
ｎ型ＩｎＰ基板１０は、一例として、１．０×１０１８／ｃｍ３のＳｎ（スズ）がドープされたｎ型ＩｎＰからなる。ｎ型クラッド層１１は、一例として、１．０×１０１８／ｃｍ３のＳｉ（シリコン）がドープされた０．５μｍの厚さのｎ型ＩｎＰからなる。活性層２０は、一例として、ＩｎＧａＡｓＰ系の多重量子井戸構造を有する。ｐ型クラッド層３０は、一例として、１．０×１０１８／ｃｍ３のＺｎ（亜鉛）がドープされた０．２μｍの厚さのｐ型ＩｎＰからなる。マスク４０は、一例として、ＳｉＯ２からなる。
【００２２】
次に、図２（ｂ）に示すように、マスク４０をエッチングマスクとして用いて、ｐ型クラッド層３０、活性層２０、およびｎ型クラッド層１１に対してドライエッチング処理を施す。それにより、ｎ型ＩｎＰ基板１０上に、メサストライプが形成される。ドライエッチング処理として、例えば、ＳｉＣｌ４を用いたＲＩＥ（Reactive Ion Etching）法を用いることができる。マスク４０を除いたメサストライプの高さは、一例として、１．５μｍ〜２．０μｍである。
【００２３】
次に、図２（ｃ）に示すように、メサストライプの両側において、ｎ型ＩｎＰ基板１０上に、第１埋込層５０およびｎ型埋込層６１を順に成長させる。この場合、第１埋込層５０およびｎ型埋込層６１は、マスク４０が配置された領域を除いて選択的に成長する。また、第１埋込層５０のメサストライプ側端が活性層２０の上面よりも高くなるように、第１埋込層５０を成長させる。第１埋込層５０は、Ｆｅ、Ｔｉ、Ｃｏ等の深いアクセプタ準位を形成する不純物がドープされた高抵抗半導体層、または、ｐ型半導体層である。例えば、第１埋込層５０は、一例として、７．０×１０１６／ｃｍ３のＦｅ（鉄）がドープされた１．３μｍの厚さのＩｎＰであってもよく、５．０×１０１７／ｃｍ３のＺｎがドープされた１．３μｍの厚さのＩｎＰであってもよい。また、ｎ型埋込層６１は、一例として、１．０×１０１９／ｃｍ３のＳ（硫黄）がドープされた０．２μｍの厚さのｎ型ＩｎＰからなる。
【００２４】
次に、図２（ｄ）に示すように、マスク４０の両方の第１埋込層５０側の端部に対してエッチング処理を施す。それにより、ｐ型クラッド層３０の両方の第１埋込層５０側の端部が露出する。なお、図２（ｄ）のエッチング処理には、ＢＨＦ（バッファドフッ酸）を用いることができる。
【００２５】
次に、図３（ａ）に示すように、ｐ型クラッド層３０の露出面に対してエッチング処理を施す。この場合、メサ構造の両側に、メサ構造の上面よりも低い面が形成される。例えば、ｐ型クラッド層３０を０．１μｍ程度エッチングすればよい。この場合のエッチング液として、ＮＨ３：Ｈ２Ｏ２＝１：１液を用いることができる。
【００２６】
次に、図３（ｂ）に示すように、ｐ型クラッド層３０のエッチングによる除去領域とｎ型埋込層６１とを覆うように、ｎ型埋込層６２を成長させる。ｎ型埋込層６２は、ｎ型半導体であり、一例として、ｎ型埋込層６１と同じ成分からなる。ｎ型埋込層６２は、一例として、１．０×１０１９／ｃｍ３のＳ（硫黄）がドープされた０．２５μｍの厚さのｎ型ＩｎＰからなる。
【００２７】
次に、図３（ｃ）に示すように、ｐ型クラッド層３０およびｎ型埋込層６２の上面が覆われるように、第３埋込層７０を成長させる。さらに、第３埋込層７０の上面が覆されるように、コンタクト層８０を成長させる。第３埋込層７０は、ｐ型半導体からなり、一例として、ｐ型クラッド層３０と同じ成分からなる。第３埋込層７０は、一例として、１．２×１０１８／ｃｍ３のＺｎがドープされた２．０μｍの厚さのｐ型ＩｎＰからなる。コンタクト層８０は、第３埋込層７０よりもバンドギャップの小さい材料からなり、一例として、１．５×１０１９／ｃｍ３のＺｎ（亜鉛）がドープされた０．５μｍの厚さのｐ型ＩｎＧａＡｓからなる。なお、図３（ｄ）に示すように、ｐ型クラッド層３０および第３埋込層７０は、ｐ型クラッド層７５として機能する。また、ｎ型埋込層６１およびｎ型埋込層６２は、第２埋込層６０として機能する。
【００２８】
次に、図４に示すように、ｎ型ＩｎＰ基板１０の下面にｎ型電極９１を形成する。また、メサストライプ上方の領域を除くコンタクト層８０上に保護膜９２を形成するとともに、コンタクト層８０の露出領域および保護膜９２を覆うように、ｐ電極９３を形成する。ｎ電極は、一例としてＡｕＧｅＮｉからなる。保護膜９２は、ＳｉＯ２等の絶縁体からなる。ｐ電極９３は、一例として、ＴｉＰｔＡｕからなる。
【００２９】
以上の工程により、半導体レーザ１００が完成する。なお、上記の各半導体層の成長の際には、ＭＯＶＰＥ（有機金属気相成長）法を用いることができる。成長温度は、６００℃程度である。また、ＩｎＰは、トリメチルインジウムおよびホスフィンを原料とする。Ｚｎ（亜鉛）をドープする際には、ジメチル亜鉛を用いることができる。Ｆｅ（鉄）をドープする際には、フェロセンを用いることができる。Ｓ（硫黄）をドープする際には、硫化水素を用いることができる。Ｓｉ（シリコン）をドープする際には、ジシランを用いることができる。
【００３０】
なお、本実施例においては、ｎ型埋込層６１を成長させた後に図２（ｄ）および図３（ａ）の工程を実施しているが、それに限られない。例えば、図２（ｃ）の工程においてはｎ型埋込層６１を成長させず、図３（ａ）のエッチング工程の後に、第２埋込層６０を成長させてもよい。
【００３１】
図５は、メサストライプの拡大図である。図５に示すように、第１埋込層５０と接触する部位のｐ型クラッド層７５の層厚がエッチングによって低減されていることから、正孔リークパスが狭窄化される。それにより、しきい値電流が低下し、直接変調特性が向上する。なお、エッチングは、成長法に比較して、半導体層の層厚を制御しやすいため、エッチング箇所におけるｐ型クラッド層３０の層厚にはばらつきが生じにくい。したがって、狭窄幅のばらつきが抑制される。また、マスク４０が配置される領域におけるｐ型クラッド層３０は比較的厚くなっていることから、マスク４０による活性層２０の歪みを抑制することができる。
【００３２】
図６は、半導体レーザの電流特性を示す図である。図６において、横軸は半導体レーザに供給される電流を示し、縦軸は半導体レーザの出力パワーを示す。図６においては、実施例１に係る半導体レーザ１００の電流特性、および、比較例に係る半導体レーザの電流特性を示している。なお、素子長Ｌが２００μｍである。また、測定温度を７５℃とした。
【００３３】
図６に示すように、実施例１に係る半導体レーザ１００においては、比較例よりも、しきい値電流が低下した。さらに、実施例１に係る半導体レーザ１００においては、比較例よりも、出力パワーが増加した。これは、半導体レーザ１００において、正孔リークパスが狭窄化されたからであると考えられる。
【実施例２】
【００３４】
第１埋込層５０を、Ｆｅ、Ｔｉ、Ｃｏ等の深いアクセプタ準位を形成する不純物がドープされた高抵抗半導体層と、ｐ型半導体層との積層構造としてもよい。図７（ａ）は、実施例２に係る半導体レーザ１００ａの構造を示す模式的な断面図である。半導体レーザ１００ａが図４の半導体レーザ１００と異なる点は、第１埋込層５０の代わりに、ｐ型半導体層５１上に高抵抗半導体層５２が積層された埋込層が設けられている点である。高抵抗半導体層５２は、Ｆｅ、Ｔｉ、Ｃｏ等の深いアクセプタ準位を形成する不純物がドープされた高抵抗半導体である。この構成によれば、第１埋込層５０にｐ型ＩｎＰを用いる場合に比較して素子容量を低減することができる。それにより、半導体レーザ１００ａの周波数特性を改善することができる。
【００３５】
図７（ｂ）は、半導体レーザ１００ａの製造方法を説明するための図である。図７（ｂ）に示すように、半導体レーザ１００ａを製造する際には、図２（ｃ）の工程において、第１埋込層５０の代わりに、ｎ型ＩｎＰ基板１０上に、ｐ型半導体層５１および高抵抗半導体層５２を順に成長させる。この場合、ｐ型半導体層５１のメサストライプ側端が活性層２０の上面よりも高くなるように、高抵抗半導体層５２を成長させる。ｐ型半導体層５１は、一例として、５．０×１０１７／ｃｍ３のＺｎがドープされた０．５μｍの厚さのＩｎＰからなる。高抵抗半導体層５２は、一例として、７．０×１０１６／ｃｍ３のＦｅ（鉄）がドープされた０．７μｍの厚さのＩｎＰからなる。
【００３６】
なお、ｐ型半導体層５１および高抵抗半導体層５２の成長の際には、ＭＯＶＰＥ（有機金属気相成長）法を用いることができる。成長温度は、６００℃程度である。また、ＩｎＰは、トリメチルインジウムおよびホスフィンを原料とする。（Ｚｎ）亜鉛をドープする際には、ジメチル亜鉛を用いることができる。（Ｆｅ）鉄をドープする際には、フェロセンを用いることができる。
【実施例３】
【００３７】
図８は、実施例３にかかる半導体レーザ２００ｂの構造を説明するための図である。図８において図４と同じ部位には同じ符号を付している。本実施例は、図８において、活性層２０と第２埋込層６０とで囲まれた領域のＷとｈの大きさについて考察したものである。ここでｈは、活性層２０から図３（ａ）において形成された低い面までの高さである。またＷは、活性層２０上における第２埋込層６０の幅である。
【００３８】
上記ｈとＷの組み合わせについて、表１のサンプル１〜３を製作し、調査を行った。
【００３９】
【表１】
0005545670.tif 000002
【００４０】
図９は、サンプル１〜３に関する半導体レーザ１００ｂの電流特性を示す図である。図９において横軸は半導体レーザに供給される電流を示し、縦軸は半導体レーザの出力パワーを示す。なお、サンプル１〜３は、いずれも素子長Ｌは２００μｍであり、活性層２０の幅は１．２μｍである。測定温度は７５℃とした。図９に示すように、サンプル２，３は、出力１５ｍＷ時における動作電流Ｉｏｐ＠１５ｍＷが、サンプル１に比べて低く抑えられている。これは、サンプル２，３の立ち上がり効率（スロープ効率）がサンプル１に比べて向上していることを意味している。
【００４１】
サンプル３は、サンプル２に比べてｈが小さいものの、Ｗはサンプル２よりも縮小されている。正孔リークは、ｈとＷとで囲まれた領域の抵抗と相関する。この領域の抵抗値が大きくなることで、正孔リークは低減できるといえる。ｈとＷとで囲まれた領域の抵抗値は、サンプル２と３で等しい。しかしながら、図９によれば、サンプル３の方がサンプル２に比べて最大光出力が大きい。この理由は、Ｗが縮小することにより、活性層２０上において埋込層２０によって遮蔽される領域が縮小したためと考えられる。すなわち、Ｗを縮小することは、活性層２０に対する電流の間口Ｗｐを広げることになり、正孔電流のコンダクタンスが向上するのである。この間口Ｗｐは、メサストライプの両側に形成された第２埋込層６０によって画定される。
【００４２】
以上の各サンプルの考察から、ｈについては正孔リークを低減するために小さくすることが求められるが、Ｗについては正孔リークと活性層２０に対する正孔コンダクタンスとの相関によって最適な範囲が定義されることがわかる。本発明者がこの事項について検討したところ、ｈについては１００ｎｍ以下、Ｗについては、ｈとの相関により、１．８≦Ｗ／ｈ、Ｗｐについては５００ｎｍ以上であることが好ましいことが分かった。また、より好ましくは、高さｈが８０ｎｍ以下であることが分かった。
【００４３】
なお、上記各実施例においては、ｎ型クラッド層の上に活性層が設けられ、活性層の上にｐ型クラッド層が設けられていたが、それに限られない。例えば、ｐ型半導体基板の上において、ｐ型クラッド層、活性層、およびｎ型クラッド層が設けられていてもよい。
【００４４】
また、上記各実施例では、本発明に係る光半導体装置の一例として半導体レーザについて説明しているが、それに限られない。例えば、本発明を、半導体光増幅器（ＳＯＡ）等の他の光半導体装置に適用してもよい。
【００４５】
なお、本発明は係る特定の実施形態および実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４６】
１０  ｎ型ＩｎＰ基板
１１  ｎ型クラッド層
２０  活性層
３０  ｐ型クラッド層
４０  マスク
５０  第１埋込層
６０  第２埋込層
１００  半導体レーザ
【図１】
0005545670.tif 000003
【図２】
0005545670.tif 000004
【図３】
0005545670.tif 000005
【図４】
0005545670.tif 000006
【図５】
0005545670.tif 000007
【図６】
0005545670.tif 000008
【図７】
0005545670.tif 000009
【図８】
0005545670.tif 000010
【図９】
0005545670.tif 000011