(57)【特許請求の範囲】
【請求項１】
指定されたデューティ比の出力信号を出力する信号発生装置であって、
入力信号と前記出力信号との位相差を検出する位相検出器と、
前記位相差に応じた周波数の発振信号を出力する発振器と、
指定値に応じて前記発振信号のデューティ比を変更して前記出力信号として出力するとともに前記位相検出器に供給するデューティ変更部と、
を備え、
前記デューティ変更部は、
前記出力信号のデューティ比を測定する測定部と、
前記指定値に応じた電圧を出力する電圧発生部と、
前記指定値および前記測定部により測定されたデューティ比に応じた電圧を前記電圧発生部から出力させる制御部と、
を有し、前記電圧に応じて前記発振信号のデューティ比を変更する信号発生装置。
【請求項２】
前記位相検出器により検出された前記位相差をフィルタリングして、前記発振器に供給するループフィルタを更に備える請求項１に記載の信号発生装置。
【請求項３】
前記デューティ変更部は、
前記発振信号のエッジを鈍らせる波形成形部と、
前記波形成形部から出力された信号の電圧と前記電圧発生部から出力された電圧とを比較して、比較結果に応じた論理レベルの前記出力信号を出力するコンパレータと、
を有する請求項１または２に記載の信号発生装置。
【請求項４】
前記波形成形部は、ローパスフィルタである
請求項３に記載の信号発生装置。
【請求項５】
前記デューティ変更部は、前記出力信号の周波数に応じて、前記ローパスフィルタのカットオフ周波数を変更する特性変更部を更に有する
請求項４に記載の信号発生装置。
【請求項６】
前記デューティ変更部は、
前記波形成形部から出力された信号のピーク値を検出するピーク検出部と、
前記指定値および前記ピーク検出部により検出されたピーク値に応じた電圧を前記電圧発生部から出力させる制御部と、
を更に有する請求項３から５の何れか一項に記載の信号発生装置。
【請求項７】
指定されたデューティ比の出力信号を出力する信号発生装置であって、
入力信号と前記出力信号との位相差を検出する位相検出器と、
前記位相差に応じた周波数の発振信号を出力する発振器と、
指定値に応じて前記発振信号のデューティ比を変更して前記出力信号として出力するとともに前記位相検出器に供給するデューティ変更部と、
を備え、
前記デューティ変更部は、
前記発振信号を遅延する第１遅延回路と、
前記発振信号を遅延する第２遅延回路と、
前記第１遅延回路から出力された第１発振信号の反転値と、前記第２遅延回路から出力された第２発振信号の値との論理積を前記出力信号として出力するＡＮＤ回路と、
前記指定値に応じて、前記第１遅延回路および前記第２遅延回路の遅延量の差を制御する制御部と、
を有する信号発生装置。
【請求項８】
予め定められた周波数のクロック信号を前記入力信号として発生する基準クロック発生部
を更に備える請求項１から７の何れか一項に記載の信号発生装置。
【請求項９】
前記出力信号を予め定められた分周比により分周した分周信号を出力する帰還分周器を更に備え、
前記位相検出器は、前記入力信号と前記分周信号との位相差を検出する
請求項１から８の何れか一項に記載の信号発生装置。
【請求項１０】
前記出力信号を予め定められた分周比により分周した分周信号の反転信号を出力する帰還分周器を更に備え、
前記位相検出器は、前記入力信号と前記分周信号の反転信号との位相差を検出する
請求項１から８の何れか一項に記載の信号発生装置。
【請求項１１】
前記発振器から出力された前記発振信号を予め定められた分周比により分周した信号を出力する出力段分周器を更に備え、
前記デューティ変更部は、前記出力段分周器から出力された前記発振信号のデューティ比を指定値に応じて変更して前記出力信号として出力するとともに前記位相検出器に供給する
請求項１から１０の何れか一項に記載の信号発生装置。
【請求項１２】
外部から入力データの系列を入力する入力部を更に備え、
前記デューティ変更部は、前記入力部が入力データを入力する毎に、前記入力データに応じて前記発振信号のデューティ比を変更する
請求項１から１１の何れか一項に記載の信号発生装置。
【請求項１３】
被試験デバイスを試験する試験装置であって、
請求項１から１２の何れか一項に記載の信号発生装置から出力された信号に応じた試験信号を前記被試験デバイスに印加する信号印加部と、
前記試験信号を印加したことに応じて前記被試験デバイスから出力された応答信号に基づき前記被試験デバイスの良否を判定する判定部と、
を備える試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号発生装置および試験装置に関する。
【背景技術】
【０００２】
クロック信号のデューティ比を変更するデューティ変更回路が知られている。
【０００３】
特許文献１  米国特許６３５６１２９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、第１のデューティ変更回路として、クロック信号をローパスフィルタリングした信号と直流電圧とをコンパレータにより比較する回路が知られている。この第１のデューティ変更回路は、直流電圧を制御することにより、コンパレータから出力される信号のデューティ比を変更することができる。
【０００５】
しかし、この第１のデューティ変更回路は、デューティ比に応じて出力信号のエッジの位相が変化してしまう。また、この第１のデューティ変更回路は、ローパスフィルタの群遅延の影響から周波数に応じて出力信号のエッジの位相が変化してしまう。このように第１のデューティ変更回路は、エッジの位相を固定した状態でデューティ比を変更することができなかった。
【０００６】
また、第２のデューティ変更回路として、クロック信号を固定時間分遅延する第１遅延素子と、クロック信号を設定された時間分遅延する第２遅延素子と、第１遅延素子から出力された信号と第２遅延素子から出力された信号の反転信号とをＡＮＤ演算した信号を出力するＡＮＤ回路とを備える回路が知られている。この第２のデューティ変更回路は、第２遅延素子の遅延量を制御することにより、ＡＮＤ回路から出力される信号のデューティ比を変更することができる。
【０００７】
しかし、この第２のデューティ変更回路は、入力周波数の変化に対してエッジの位相を固定した状態では、０％から５０％の範囲でしかデューティ比を変更することができなかった。また、この第２のデューティ比変更回路は、第２遅延素子として多段アンプを従属接続した半導体ロジックＩＣ等の可変遅延素子を使用した場合、この可変遅延素子の遅延量の温度依存性が大きく、また、遅延素子がランダムノイズを発生するので、精度良くデューティ比を設定することが困難であった。
【０００８】
また、第３のデューティ変更回路として、特許文献１のＦＩＧ７に示された回路が知られている。この第３のデューティ変更回路は、２つのＰＬＬ回路およびＳＲフリップフロップを用いてデューティ比を変更する。しかし、この第３のデューティ変更回路は、可変遅延素子に相当するＰＬＬ回路を２つも備えるので、回路規模が大きくなってしまっていた。
【課題を解決するための手段】
【０００９】
本発明の第１の態様においては、指定されたデューティ比の出力信号を出力する信号発生装置であって、入力信号と前記出力信号との位相差を検出する位相検出器と、前記位相差に応じた周波数の発振信号を出力する発振器と、指定値に応じて前記発振信号のデューティ比を変更して前記出力信号として出力するとともに前記位相検出器に供給するデューティ変更部と、を備える信号発生装置を提供する。
【００１０】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係る信号発生装置１０の構成を示す。
【図２】出力段分周器２０から出力された発振信号、発振信号をローパスフィルタリングした信号および電圧発生部３６から出力された電圧、および、出力信号の一例を示す。
【図３】本実施形態に係る信号発生装置１０から出力される、デューティ比が変更された出力信号の一例を示す。
【図４】本実施形態の第１変形例に係る信号発生装置１０の構成を示す。
【図５】本実施形態の第２変形例に係る信号発生装置１０の構成を示す。
【図６】第２変形例に係る信号発生装置１０から出力される、デューティ比が変更された出力信号の一例を示す。
【図７】本実施形態の第３変形例に係る信号発生装置１０の構成を示す。
【図８】第３変形例に係る信号発生装置１０から出力される出力信号の一例を示す。
【図９】本実施形態の第４変形例に係る信号発生装置１０の構成を示す。
【図１０】本実施形態の第５変形例に係るデューティ変更部２２の構成を示す。
【図１１】本実施形態の第６変形例に係るデューティ変更部２２の構成を示す。
【図１２】本実施形態に係る試験装置８０の構成を被試験デバイス２００とともに示す。
【発明を実施するための形態】
【００１２】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１３】
図１は、本実施形態に係る信号発生装置１０の構成を示す。信号発生装置１０は、指定されたデューティ比の出力信号を出力する。信号発生装置１０は、基準クロック発生部１２と、位相検出器１４と、ループフィルタ１６と、電圧制御発振器（ＶＣＯ）１８と、出力段分周器２０と、デューティ変更部２２と、帰還分周器２４とを備える。
【００１４】
基準クロック発生部１２は、予め定められた周波数のクロック信号を発生する。基準クロック発生部１２は、ユーザの設定に応じた周波数のクロック信号を出力する。
【００１５】
位相検出器１４は、基準クロック発生部１２から出力されたクロック信号を入力信号として入力する。位相検出器１４は、入力信号と出力信号との位相差を検出する。本実施形態においては、位相検出器１４は、入力信号と、出力信号を予め定められた分周比（Ｍ）により分周した分周信号との位相差を検出する。そして、本実施形態においては、位相検出器１４は、検出した位相差に応じた位相差信号を出力する。
【００１６】
ループフィルタ１６は、位相検出器１４により検出された位相差をフィルタリングして、電圧制御発振器１８に供給する。本実施形態においては、ループフィルタ１６は、位相検出器１４から出力された位相差信号をフィルタリングする。ループフィルタ１６は、一例として、ローパスフィルタである。ループフィルタ１６のカットオフ周波数は、当該信号発生装置１０に含まれる各要素の雑音特性等に応じてユーザにより適切に定められる。
【００１７】
電圧制御発振器１８は、ループフィルタ１６から出力されたフィルタリングされた位相差に応じた周波数の発振信号を出力する。本実施形態においては、電圧制御発振器１８は、ループフィルタ１６から出力されたフィルタリングされた位相差信号の電圧に応じた周波数の発振信号を出力する。
【００１８】
出力段分周器２０は、電圧制御発振器１８から出力された発振信号を予め定められた分周比（Ｎ）により分周した信号を出力する。出力段分周器２０は、分周した発振信号をデューティ変更部２２に供給する。なお、信号発生装置１０は、出力段分周器２０を備えない構成であってもよい。
【００１９】
デューティ変更部２２は、デューティ比を指定する指定値が外部から供給される。デューティ変更部２２は、指定値に応じて発振信号のデューティ比を変更する。そして、デューティ変更部２２は、デューティ比を変更した発振信号を出力信号として外部に出力する。本例においては、デューティ変更部２２は、出力段分周器２０から出力された発振信号のデューティ比を指定値に応じて変更して、出力信号として外部に出力する。これとともに、デューティ変更部２２は、デューティ比を変更した発振信号（即ち、出力信号）を、帰還分周器２４を介して位相検出器１４に供給する。
【００２０】
帰還分周器２４は、デューティ変更部２２から出力された出力信号を予め定められた分周比（Ｍ）により分周した分周信号を出力する。そして、帰還分周器２４は、分周信号を位相検出器１４へと供給する。なお、信号発生装置１０は、帰還分周器２４を備えない構成であってもよい。即ち、この場合、信号発生装置１０は、出力段分周器２０の設定値によっては、デューティ変更部２２から出力された出力信号を分周せずに、位相検出器１４へと供給してもよい。
【００２１】
デューティ変更部２２は、一例として、波形成形部３２と、制御部３４と、電圧発生部３６と、コンパレータ３８とを有する。波形成形部３２は、発振信号のエッジを鈍らせる。波形成形部３２は、一例として、発振信号の基本波成分を通過して高調波成分を遮断するフィルタ特性のローパスフィルタまたはバンドパスフィルタである。このような波形成形部３２は、発振信号の基本波を表す正弦波状の信号を出力することができる。
【００２２】
また、デューティ変更部２２は、ローパスフィルタまたはバンドパスフィタである波形成形部３２の前段に、ワンショット回路を有する構成であってもよい。ワンショット回路は、出力段分周器２０から出力された発振信号の周期毎に微小時間幅のパルス（ワンショットパルス）を発生する。また、このワンショット回路は、出力段分周器２０から出力された発振信号に対するパルスの発生タイミングを、指定値に応じて変更する。これにより、このようなデューティ変更部２２は、ワンショット回路により出力信号のデューティ比を粗く調整し、電圧発生部３６から出力される電圧により出力信号のデューティ比を細かく調整することができる。また、波形成形部３２は、発振信号の周波数に同期した三角波を発生する回路であってもよい。
【００２３】
制御部３４は、外部から指定された指定値に応じた電圧を電圧発生部３６から発生させる。電圧発生部３６は、外部から入力された指定値に応じた電圧を出力する。電圧発生部３６は、一例として、デジタル−アナログ変換器である。制御部３４は、例えば予め登録されたテーブル等を参照して、外部から入力された指定値を、電圧発生部３６に印加するべきデジタル値に変換する。
【００２４】
コンパレータ３８は、波形成形部３２から出力された信号の電圧と電圧発生部３６から出力された電圧とを比較して、比較結果に応じた論理レベルの出力信号を出力する。コンパレータ３８は、一例として、波形成形部３２から出力された信号の電圧が電圧発生部３６から出力された電圧より大きい場合にＨ論理レベルとなり、波形成形部３２から出力された信号の電圧が電圧発生部３６から出力された電圧以下の場合にＬ論理レベルとなる出力信号を出力する。これに代えて、コンパレータ３８は、反転した論理の論理レベルの出力信号を出力してもよい。また、コンパレータ３８は、差動入力タイプのロジックＩＣであってもよい。
【００２５】
図２は、出力段分周器２０から出力された発振信号、発振信号をフィルタリングした信号および電圧発生部３６から出力された電圧、および、出力信号の一例を示す。出力段分周器２０は、図２の（ａ）に示されるような、デューティ比が５０％の矩形波状の発振信号を出力する。波形成形部３２は、矩形波状の発振信号をローパスフィルタリングして、図２の（ｂ）に示されるような略正弦波状の発振信号を出力する。
【００２６】
電圧発生部３６は、図２の（ｂ）に示されるような、指定値に応じた直流電圧を出力する。そして、コンパレータ３８は、図２の（ｃ）に示されるように、フィルタリングされた発振信号の電圧が指定値に応じた電圧より大きい場合にＨ論理レベルを出力する。また、コンパレータ３８は、図２の（ｃ）に示されるように、フィルタリングされた発振信号の電圧が指定値に応じた電圧以下の場合にＬ論理レベルを出力する。
【００２７】
ここで、電圧発生部３６から出力される電圧は、外部から入力される指定値に応じて上下する。電圧発生部３６から出力される電圧が上下すると、コンパレータ３８から出力される信号の論理レベルが変化するタイミングが前後する。例えば、電圧発生部３６から出力される電圧が上昇すると、コンパレータ３８から出力される信号の立上りエッジは遅れ、立下りエッジは進む。反対に、電圧発生部３６から出力される電圧が下降すると、コンパレータ３８から出力される信号の立上りエッジは進み、立下りエッジは遅れる。これにより、デューティ変更部２２は、指定値に応じた電圧を変更することにより、出力信号のデューティ比を変更することができる。
【００２８】
また、電圧発生部３６から出力される電圧がフィルタリングされた発振信号のトップピーク値に一致した場合には、デューティ比は、理想的にはほぼ０％となる。また、電圧発生部３６から出力される電圧がフィルタリングされた発振信号のボトムピーク値に一致した場合には、デューティ比は理想的には１００％となる。従って、デューティ変更部２２は、出力信号のデューティ比を５０％の範囲を超えた非常広い範囲で変化させることができる。
【００２９】
図３は、本実施形態に係る信号発生装置１０から出力される、デューディ比が変更された出力信号の一例を示す。信号発生装置１０は、基準クロック発生部１２から発生される基準クロックのＭ倍の周波数の出力信号を出力することができる。
【００３０】
さらに、信号発生装置１０は、位相検出器１４から出力される位相差が０となるように、出力信号の周波数および位相を制御する。即ち、信号発生装置１０は、基準クロックの位相と分周信号の位相とを一致させるような、出力信号を出力する。従って、信号発生装置１０は、デューティ比に関わらず、エッジの位相が一致した出力信号を出力することができる。例えば、図３の（ａ）〜（ｄ）に示されるように、デューティ比に関わらず、立上りエッジの位相が一致した出力信号を出力することができる。
【００３１】
以上のように、本実施形態に係る信号発生装置１０によれば、エッジの位相を固定した状態でデューティ比を変化させることができる。また、信号発生装置１０は、基準クロックの周波数を変化させても、基準クロックに対する出力信号のエッジの位相が固定される。従って、信号発生装置１０によれば、出力信号の周波数に関わらず、また周囲温度の変動に関わらず、エッジの位相を固定することができる。また、信号発生装置１０によれば、コンパレータ３８に、入出力遅延特性の温度依存性の小さい素子を選定することで、デューティ比の温度依存耐性を高めることができる。
【００３２】
また、信号発生装置１０によれば、出力信号のデューティ比を非常に広い範囲で変化させることができる。
【００３３】
また、デューティ変更部２２は、コンパレータおよびフィルタ回路等によりデューティ比を変更するので、ロジックＩＣを用いた遅延素子を用いる場合と比較して温度特性が良く、発生するノイズが少ない。従って、信号発生装置１０によれば、出力信号のデューティ比を精度良く変更することができる。
【００３４】
また、信号発生装置１０は、複数のＰＬＬ回路を備えなくてよい。従って、信号発生装置１０によれば、回路規模を小さくすることができる。
【００３５】
図４は、本実施形態の第１変形例に係る信号発生装置１０の構成を示す。本変形例に係る信号発生装置１０は、図１に示した信号発生装置１０と略同一の構成および機能を採るので、図１に示した信号発生装置１０が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
【００３６】
本変形例に係るデューティ変更部２２は、測定部４２を更に有する。測定部４２は、コンパレータ３８から出力された出力信号のデューティ比を測定する。測定部４２は、一例として、出力信号を積分して、出力信号のデューティ比に応じた電圧を出力する。
【００３７】
本変形例において、制御部３４は、外部から供給された指定値、および測定部４２により測定されたデューティ比に応じた電圧を電圧発生部３６から出力させる。制御部３４は、一例として、測定部４２により測定されたデューティ比と指定値により指定されたデューティ比との誤差を算出する。そして、制御部３４は、一例として、算出した誤差が小さくなるように電圧発生部３６から出力される電圧を、増加または減少することにより補正する。このような変形例に係る信号発生装置１０は、出力信号のデューティ比をより精度良く変更することができる。
【００３８】
図５は、本実施形態の第２変形例に係る信号発生装置１０の構成を示す。本変形例に係る信号発生装置１０は、図１に示した信号発生装置１０と略同一の構成および機能を採るので、図１に示した信号発生装置１０が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
【００３９】
本変形例に係る信号発生装置１０は、反転部４４を更に備える。反転部４４は、コンパレータ３８から出力された出力信号を反転して帰還分周器２４へと供給する。
【００４０】
本変形例において、帰還分周器２４は、反転部４４により反転された出力信号を分周する。この結果、帰還分周器２４は、出力信号を予め定められた分周比により分周した分周信号の反転信号を出力する。そして、本変形例に係る、位相検出器１４は、入力信号と分周信号の反転信号との位相差を検出する。
【００４１】
なお、反転部４４は、帰還分周器２４の後段に設けられてもよい。即ち、反転部４４は、帰還分周器２４から出力された分周信号を反転して、位相検出器１４に供給してもよい。また、信号発生装置１０は反転部４４を備えずに、帰還分周器２４が内部において分周信号を反転する構成であってもよい。
【００４２】
図６は、第２変形例に係る信号発生装置１０から出力される、デューティ比が変更された出力信号の一例を示す。本変形例に係る位相検出器１４は、基準クロックの位相と、出力信号を分周した分周信号の反転信号の位相との差を算出する。そして、電圧制御発振器１８は、基準クロックの位相と出力信号を分周した分周信号の反転信号の位相とを一致させるような発振信号を出力する。
【００４３】
これにより、本変形例に係る信号発生装置１０は、図６の（ａ）〜（ｄ）に示されるように、デューティ比に関わらず、立下りエッジの位相を固定した出力信号を出力することができる。なお、本変形例に係る信号発生装置１０は、立上りエッジの位相を固定した場合と比較して、出力信号の位相が半周期分ずれる。従って、信号発生装置１０は、出力信号の位相を半周期分ずらす位相シフト部を更に備えてもよい。これにより、信号発生装置１０は、出力信号の位相を、立上りエッジの位相を固定した出力信号の位相と一致させることができる。
【００４４】
図７は、本実施形態の第３変形例に係る信号発生装置１０の構成を示す。図８は、第３変形例に係る信号発生装置１０から出力される出力信号の一例を示す。本変形例に係る信号発生装置１０は、図１に示した信号発生装置１０と略同一の構成および機能を採るので、図１に示した信号発生装置１０が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
【００４５】
本変形例に係る信号発生装置１０は、入力部５２を更に備える。入力部５２は、外部から入力データの系列を入力する。そして、本変形例に係るデューティ変更部２２は、入力部５２が入力データを入力する毎に、入力データに応じて発振信号のデューティ比を変更する。
【００４６】
このような本変形例に係る信号発生装置１０は、図８に示されるように、入力データに応じてデューティ比が変化する出力信号を出力することができる。これにより、本変形例に係る信号発生装置１０は、入力データに変調成分を与えることによって、デューティ比が変調した信号を出力することができる。なお、デューティ比の変調周波数は、ループフィルタ１６のカットオフ周波数より十分小さいことが好ましい。これにより、信号発生装置１０は、出力信号のエッジの位相を固定することができる。
【００４７】
図９は、本実施形態の第４変形例に係る信号発生装置１０の構成を示す。本変形例に係る信号発生装置１０は、図１に示した信号発生装置１０と略同一の構成および機能を採るので、図１に示した信号発生装置１０が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
【００４８】
本変形例に係るデューティ変更部２２は、ピーク検出部５４と、特性変更部５８とを更に有する。ピーク検出部５４は、波形成形部３２から出力された信号のピーク値を検出する。ピーク検出部５４は、一例として、動作開始時またはキャリブレーション時において、波形成形部３２から出力される信号のピーク値を検出する。
【００４９】
本変形例に係る制御部３４は、外部から供給された指定値、および、ピーク検出部５４により検出されたピーク値に応じた電圧を、電圧発生部３６から出力させる。例えば、制御部３４は、波形成形部３２から出力される信号が０ボルトを中心として動作する正弦波である場合、下記の式（１）により表される電圧（Ｖｔｈ）を電圧発生部３６から発生させる。
【００５０】
Ｖｔｈ＝Ａ×Ｓｉｎ{π×（１−２×ＤＵＴＹ〔％〕／１００）／２}    …（１）
【００５１】
なお、式（１）において、Ｖｔｈは、電圧発生部３６から出力される電圧を表す。Ａは、ピーク検出部５４により検出された波形成形部３２の出力振幅値を表す。ＤＵＴＹ〔％〕は、百分率で表されたデューティ比（指定値）を表す。
【００５２】
このような変形例に係る信号発生装置１０は、電圧制御発振器１８から出力される発振信号の振幅が変動した場合、または、発振信号の周波数等が変動して波形成形部３２から出力される信号の振幅が変動した場合であっても、精度の良いデューティ比の出力信号を出力することができる。
【００５３】
また、特性変更部５８は、出力信号の周波数の情報を外部から受け取る。特性変更部５８は、一例として、基準クロックの周波数、出力段分周器２０の分周比（Ｎ）、および、帰還分周器２４の分周比（Ｍ）から、出力信号の周波数を算出してもよい。
【００５４】
そして、特性変更部５８は、出力信号の周波数に応じて、ローパスフィルタである波形成形部３２のカットオフ周波数を変更する。波形成形部３２は、一例として、カットオフ周波数の異なる複数のローパスフィルタを含む。特性変更部５８は、出力信号の周波数に応じて当該出力信号の基本波成分のみを通過するローパスフィルタを選択する。そして、特性変更部５８は、波形成形部３２に選択したローパスフィルタにより出力信号をフィルタリングさせる。
【００５５】
また、波形成形部３２は、カットオフ周波数を変更可能なアクティブフィルタであってもよい。この場合、特性変更部５８は、出力信号の周波数に応じて波形成形部３２のカットオフ周波数を変更する。
【００５６】
これにより、波形成形部３２は、出力信号に応じた最適なカットオフ周波数により発振信号をフィルタリングすることができる。従って、波形成形部３２は、発振信号の基本波成分を精度良く通過させることができる。
【００５７】
図１０は、本実施形態の第５変形例に係るデューティ変更部２２の構成を示す。本変形例に係るデューティ変更部２２は、図１から図９において説明した信号発生装置１０に備えられるデューティ変更部２２の一例である。
【００５８】
本変形例に係るデューティ変更部２２は、第１遅延回路６２と、第２遅延回路６４と、ＡＮＤ回路６６と、制御部３４とを有する。第１遅延回路６２は、出力段分周器２０から出力された発振信号を遅延する。第１遅延回路６２は、一例として、入力された信号を、当該入力された信号の周期よりも十分に小さい微小時間単位で遅延することができる可変遅延回路である。
【００５９】
第２遅延回路６４は、出力段分周器２０から出力された発振信号を遅延する。第２遅延回路６４は、一例として、入力された信号を予め設定された微小時間分遅延する固定遅延回路である。ＡＮＤ回路６６は、第１遅延回路６２から出力された第１発振信号の反転値と、第２遅延回路６４から出力された第２発振信号との値との論理積を出力信号として出力する。
【００６０】
制御部３４は、指定値に応じて、第１遅延回路６２および第２遅延回路６４の遅延量の差を制御する。制御部３４は、一例として、可変遅延回路である第１遅延回路６２の遅延量を指定値に応じて変更する。
【００６１】
このような本変形例に係るデューティ変更部２２は、発振信号の各周期における、第１遅延回路６２の遅延量と第２遅延回路６４の遅延量の時間差に応じた期間においてＨ論理レベルとなり、他の期間においてＬ論理レベルとなる出力信号を出力することができる。従って、デューティ変更部２２は、第１遅延回路６２と第２遅延回路６４との遅延量の時間差を変化させることにより、発振信号のデューティ比を変更することができる。
【００６２】
図１１は、本実施形態の第６変形例に係るデューティ変更部２２の構成を示す。本変形例に係るデューティ変更部２２は、図１から図９において説明した信号発生装置１０に備えられるデューティ変更部２２の一例である。なお、図１１に示すデューティ変更部２２は、図１０に示したデューティ変更部２２と略同一の構成を採るので、図１０に示したデューティ変更部２２が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
【００６３】
本変形例に係るデューティ変更部２２は、ＡＮＤ回路６６に代えて、第１パルス化回路７０と、第２パルス化回路７２と、ＳＲフリップフロップ７４とを有する。第１パルス化回路７０は、第１遅延回路６２から出力された発振信号における立上りエッジのタイミングにおいて、微小時間幅のパルス（ワンショットパルス）を発生する。第２パルス化回路７２は、第２遅延回路６４から出力された発振信号における立上りエッジのタイミングにおいて、ワンショットパルスを発生する。
【００６４】
ＳＲフリップフロップ７４は、セット端子に第１パルス化回路７０から出力されたワンショットパルスを入力する。また、ＳＲフリップフロップ７４は、リセット端子に第２パルス化回路７２から出力されたワンショットパルスを入力する。そして、ＳＲフリップフロップ７４は、第１パルス化回路７０からワンショットパルスが発生されたタイミングにおいてＨ論理レベルに立上り、第２パルス化回路７２からワンショットパルスが発生されたタイミングにおいてＬ論理レベルに立下る出力信号を出力する。
【００６５】
このような本変形例に係るデューティ変更部２２も、発振信号の各周期における、第１遅延回路６２の遅延量と第２遅延回路６４の遅延量の時間差に応じた期間においてＨ論理レベルとなり、他の期間においてＬ論理レベルとなる出力信号を出力することができる。従って、デューティ変更部２２は、第１遅延回路６２と第２遅延回路６４との遅延量の時間差を変化させることにより、発振信号のデューティ比を変更することができる。
【００６６】
図１２は、本実施形態に係る試験装置８０の構成を被試験デバイス２００とともに示す。試験装置８０は、被試験デバイス２００を試験する。被試験デバイス２００は、一例として、ＤＤＲ−ＳＤＲＡＭ（Double-Data-Rate Synchronous Dynamic Random Access Memory）等のクロック信号およびデータ信号が入力される半導体メモリである。
【００６７】
試験装置８０は、信号印加部８２と、判定部８４とを備える。信号印加部８２は、被試験デバイス２００に対して試験信号を印加する。判定部８４は、試験信号を印加したことに応じて被試験デバイス２００から出力された応答信号に基づき被試験デバイス２００の良否を判定する。
【００６８】
ここで、信号印加部８２は、内部に、図１から図１１を参照して説明した信号発生装置１０を有する。そして、信号印加部８２は、信号発生装置１０から出力された信号に応じた試験信号を被試験デバイス２００に印加する。
【００６９】
例えば、クロック信号およびデータ信号を試験信号として印加する場合において、信号発生装置１０は、クロック信号およびデータ信号の何れか一方のデューティ比を、予め設定されたデューティ比データに応じて変化させる。これにより、試験装置８０は、任意のデューティ比に設定された試験信号を出力して試験することができる。さらに、試験装置８０は、デューティ比データに変調成分を与えることで、試験信号にジッタを発生させて、被試験デバイス２００のジッタ耐性を試験することができる。
【００７０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７１】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００７２】
１０  信号発生装置、１２  基準クロック発生部、１４  位相検出器、１６  ループフィルタ、１８  電圧制御発振器、２０  出力段分周器、２２  デューティ変更部、２４  帰還分周器、３２  波形成形部、３４  制御部、３６  電圧発生部、３８  コンパレータ、４２  測定部、４４  反転部、５２  入力部、５４  ピーク検出部、５８  特性変更部、６２  第１遅延回路、６４  第２遅延回路、６６  ＡＮＤ回路、７０  第１パルス化回路、７２  第２パルス化回路、７４  ＳＲフリップフロップ、８０  試験装置、８２  信号印加部、８４  判定部、２００  被試験デバイス
【図１】
0005595296.tif 000002
【図２】
0005595296.tif 000003
【図３】
0005595296.tif 000004
【図４】
0005595296.tif 000005
【図５】
0005595296.tif 000006
【図６】
0005595296.tif 000007
【図７】
0005595296.tif 000008
【図８】
0005595296.tif 000009
【図９】
0005595296.tif 000010
【図１０】
0005595296.tif 000011
【図１１】
0005595296.tif 000012
【図１２】
0005595296.tif 000013