(57)【特許請求の範囲】
【請求項１】
符号化されたプログレッシブのピクチャデータと、当該符号化されたプログレッシブのピクチャデータに対応する符号化されたインタレースのピクチャデータとを含むビットストリームを取得する取得手段と、
前記取得したビットストリームに含まれる前記符号化されたインタレースのピクチャデータを復号し、当該復号したインタレースのピクチャデータと、前記復号したインタレースのピクチャデータを予測した第一の予測画像データとを生成する第一の復号手段と、
前記復号したインタレースのピクチャデータが前記第一の復号手段に対応する下位レイヤ符号化手段により符号化されていることを示すインターレースベースフラグを取得した場合に、前記第一の予測画像データを前記取得した符号化されたプログレッシブのピクチャデータと同じ解像度の第二の予測画像データに変換する変換手段と、
前記変換手段により変換された前記第二の予測画像データに基づき、前記取得した符号化されたプログレッシブのピクチャデータを復号する第二の復号手段と、
を備えた、復号装置。
【請求項２】
符号化されたプログレッシブのピクチャデータと、当該符号化されたプログレッシブのピクチャデータに対応する符号化されたインタレースのピクチャデータとを含むビットストリームを取得する取得ステップと、
前記取得したビットストリームに含まれる前記符号化されたインタレースのピクチャデータを復号し、当該復号したインタレースのピクチャデータと、前記復号したインタレースのピクチャデータを予測した第一の予測画像データとを生成する第一の復号ステップと、
前記復号したインタレースのピクチャデータが前記第一の復号ステップにおける復号処理に対応する下位レイヤ符号化処理により符号化されていることを示すインターレースベースフラグを取得した場合に、前記第一の予測画像データを前記取得した符号化されたプログレッシブのピクチャデータと同じ解像度の第二の予測画像データに変換する変換ステップと、
前記変換ステップにおいて変換された前記第二の予測画像データに基づき、前記取得した符号化されたプログレッシブのピクチャデータを復号する第二の復号ステップと、
を備えた、復号方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データを復号する復号装置および復号方法に関する。
【背景技術】
【０００２】
近年、画像データデジタルとして取り扱い、その際、効率の高い情報の伝送、蓄積を目的とし、画像情報特有の冗長性を利用して、離散コサイン変換等の直交変換と動き補償により圧縮するＭＰＥＧ(Moving Picture Experts Group)に続いて、より圧縮率が高いＨ．２６４／ＡＶＣ(Advanced Video Coding)などの符号化方式に準拠した符号化装置および復号装置が、放送局などの情報配信、及び一般家庭における情報受信の双方において普及しつつある。
【０００３】
また、現在、このＨ．２６４／ＡＶＣをベースにスケーラビリティの機能を拡張したＳＶＣ(Scalable Video Coding)という標準化が行われている。ＳＶＣの現在の仕様は、ＪＳＭ(Joint Scalable Video Model) にまとめられている。
ＳＶＣの符号化装置では、入力画像は、画像階層化回路により、例えば、上位レイヤおよび下位レイヤの２つの階層に分離される。その後、上位レイヤ符号化回路で上位レイヤを符号化し、下位レイヤ符号化回路が下位レイヤを符号化する。そして、符号化した上位レイヤと下位レイヤとを多重化して伝送する。
下位レイヤはベースレイヤとも呼ばれ、画質の低い階層である。下位レイヤのビットストリームのみを復号した場合、比較的画質の低い画像が復号される。下位レイヤはまた画質としてより重要な情報を含んでいる。
上位レイヤは、エンハンスメントレイヤとも呼ばれ、画質を改善し、高画質な画像を復号するための階層である。下位レイヤのビットストリームに追加して上位レイヤのビットストリームを復号した場合、より高画質な画像を復号することが可能である。
上述した符号化装置では、上位レイヤ符号化回路において、イントラ符号化を行う場合に、下位レイヤ符号化回路で符号化した後に復号した復号画像を予測画像として用いることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上述した従来の階層符号化を行う符号化装置では、上位レイヤおよび下位レイヤの双方においてプログレッシブ画像データを符号化することを前提としている。
しかしながら、上位レイヤにおいてプログレッシブ画像データを符号化し、下位レイヤにおいてインタレース画像データを符号化したいという要請がある。
【０００５】
本発明は、上位レイヤにおいて符号化されたプログレッシブデータと、下位レイヤにおいて符号化されたインタレース画像データとを復号できる復号装置および復号方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明によれば、符号化されたプログレッシブのピクチャデータと、当該符号化されたプログレッシブのピクチャデータに対応する符号化されたインタレースのピクチャデータとを含むビットストリームを取得する取得手段と、前記取得したビットストリームに含まれる前記符号化されたインタレースのピクチャデータを復号し、当該復号したインタレースのピクチャデータと、前記復号したインタレースのピクチャデータを予測した第一の予測画像データとを生成する第一の復号手段と、前記復号したインタレースのピクチャデータが前記第一の復号手段に対応する下位レイヤ符号化手段により符号化されていることを示すインターレースベースフラグを取得した場合に、前記第一の予測画像データを前記取得した符号化されたプログレッシブのピクチャデータと同じ解像度の第二の予測画像データに変換する変換手段と、前記変換手段により変換された前記第二の予測画像データに基づき、前記取得した符号化されたプログレッシブのピクチャデータを復号する第二の復号手段と、を備えた、復号装置が提供される。
【０００７】
また本発明によれば、符号化されたプログレッシブのピクチャデータと、当該符号化されたプログレッシブのピクチャデータに対応する符号化されたインタレースのピクチャデータとを含むビットストリームを取得する取得ステップと、前記取得したビットストリームに含まれる前記符号化されたインタレースのピクチャデータを復号し、当該復号したインタレースのピクチャデータと、前記復号したインタレースのピクチャデータを予測した第一の予測画像データとを生成する第一の復号ステップと、前記復号したインタレースのピクチャデータが前記第一の復号ステップにおける復号処理に対応する下位レイヤ符号化処理により符号化されていることを示すインターレースベースフラグを取得した場合に、前記第一の予測画像データを前記取得した符号化されたプログレッシブのピクチャデータと同じ解像度の第二の予測画像データに変換する変換ステップと、前記変換ステップにおいて変換された前記第二の予測画像データに基づき、前記取得した符号化されたプログレッシブのピクチャデータを復号する第二の復号ステップと、を備えた、復号方法が提供される。
【発明の効果】
【０００８】
本発明によれば、上位レイヤにおいて符号化されたプログレッシブデータと、下位レイヤにおいて符号化されたインタレース画像データとを復号できる復号装置および復号方法を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の実施形態の通信システムの構成図である。
【図２】図２は、図１に示す符号化装置の機能ブロック図である。
【図３】図３は、図２に示すプログレッシブ画像データとインタレース画像データとを説明するための図である。
【図４】図４は、図２に示す下位レイヤ符号化回路の構成を説明するための図である。
【図５】図５は、図２に示す変換回路の構成を説明するための図である。
【図６】図６は、図５に示すイントラフィールド予測画像生成回路の処理を説明するための図である。
【図７】図７は、図５に示すイントラフレーム予測画像生成回路の処理を説明するためのフローチャートである。
【図８】図８は、図５に示すイントラフィールド予測画像生成回路の処理を説明するための図である。
【図９】図９は、図５に示すイントラフレーム予測画像生成回路の処理を説明するための図である。
【図１０】図１０は、図５に示すイントラフレーム予測画像生成回路の処理を説明するためのフローチャートである。
【図１１】図１１は、図５に示すイントラフレーム予測画像生成回路の処理を説明するための図である。
【図１２】図１２は、図５に示すイントラフレーム予測画像生成回路の処理を説明するための図である。
【図１３】図１３は、図２に示す上位レイヤ符号化回路の構成図である。
【図１４】図１４は、図１３に示す下位レイヤ予測回路の構成図である。
【図１５】図１５は、図１に示す復号装置の構成図である。
【図１６】図１６は、図１５に示す下位レイヤ復号回路の構成図である。
【図１７】図１７は、図１５に示す変換回路の構成図である。
【図１８】図１８は、図１５に示す上位レイヤ復号回路の構成図である。
【図１９】図１９は、本発明の実施形態の変形例を説明するための図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態の通信システムについて説明する。
先ず、本実施形態の構成と本願が開示する主な発明の構成との関係を説明する。
符号化装置２が符号化装置の一例であり、符号化装置２の機能を図１９に示すプログラムＰＲＧで記述した場合にプログラムＰＲＧが符号化のプログラムの一例である。
図２に示す下位レイヤ符号化回路１２が第１の符号化手段の一例であり、変換回路１３がアップサンプル手段の一例であり、上位レイヤ符号化回路１４が第２の符号化手段の一例である。
【００１１】
復号装置３が本願が開示する復号装置の一例であり、復号装置３の機能を図１９に示すプログラムＰＲＧで記述した場合にプログラムＰＲＧが復号の発明のプログラムの一例である。
図１５に示す下位レイヤ復号回路５３が第１の復号手段の一例であり、変換回路５４がアップサンプル手段の一例であり、上位レイヤ復号回路５５が第２の復号手段の一例である。
【００１２】
図１は、本実施形態の通信システム１の概念図である。
図１に示すように、通信システム１は、送信側に設けられた符号化装置２と、受信側に設けられた復号装置３とを有する。
【００１３】
通信システム１では、送信側の符号化装置２において、離散コサイン変換やカルーネン・レーベ変換などの直交変換と動き補償によって圧縮したフレーム画像データ（ビットストリーム）を生成し、当該フレーム画像データを変調した後に、衛星放送波、ケーブルＴＶ網、電話回線網、携帯電話回線網などの伝送媒体を介して送信する。
受信側では、復号装置３において受信した画像信号を復調した後に、上記変調時の直交変換の逆変換と動き補償によって伸張したフレーム画像データを生成して利用する。
なお、上記伝送媒体は、光ディスク、磁気ディスクおよび半導体メモリなどの記録媒体であってもよい。
【００１４】
本実施形態では、図２に示すように、階層化回路１０において、符号化対象の画像データＳ９を基に、プログレッシブ画像データ（プログレッシブ信号）Ｓ１０＿１と、インタレース画像データＳ１０＿２とを生成する。
そして、下位レイヤ符号化回路１２において、インタレース画像データＳ１０＿２を符号化して下位符号化データＳ１２を生成する。
また、変換回路１３において、下位レイヤ符号化回路１２が生成した下位予測画像データＬ＿ＰＲＥを補間（アップサンプル）処理して、プログレッシブ画像データＳ１０＿１と同じ解像度（走査線数）の下位予測画像データＬ＿ＰＲＥｂを生成し、これを上位レイヤ符号化回路１４に出力する。
上位レイヤ符号化回路１４は、下位予測画像データＬ＿ＰＲＥｂを基に、プログレッシブ画像データＳ１０＿１を符号化して上位符号化データＳ１４を生成する。
【００１５】
＜符号化装置２＞
以下、図１に示す符号化装置２について説明する。
図２は、図１に示す符号化装置２の全体構成図である。
図２に示すように、符号化装置２は、例えば、階層化回路１０、遅延回路１１、下位レイヤ符号化回路１２、変換回路１３、上位レイヤ符号化回路１４および多重化回路１５を有する。
［階層化回路１０］
階層化回路１０は、図３に示すように、符号化対象の画像データＳ９を基に、プログレッシブ画像データ（プログレッシブ信号）Ｓ１０＿１と、インタレース画像データＳ１０＿２とを生成する。
階層化回路１０は、上記生成したプログレッシブ画像データＳ１０＿１を構成するピクチャデータＦＲ１〜６．．．の各々を遅延回路１１に書き込む。
プログレッシブ画像データＳ１０＿１は、例えば、６０フレーム／ｓｅｃ（６０ｐ）である。  
また、階層化回路１０は、上記生成したインタレース画像データＳ１０＿２を構成するピクチャデータＦＩ１〜６．．．を下位レイヤ符号化回路１２に出力する。
インタレース画像データＳ１０＿２は、例えば、６０フィールド／ｓｅｃ（６０ｉ）である。
【００１６】
［遅延回路１１］
遅延回路１１は、階層化回路１０から入力したプログレッシブ画像データ（プログレッシブ信号）Ｓ１０＿１を構成する各ピクチャデータを、例えば、下位レイヤ符号化回路１２および変換回路１３における処理時間だけ遅延して上位レイヤ符号化回路１４に出力する。
【００１７】
［下位レイヤ符号化回路１２］
下位レイヤ符号化回路１２は、階層化回路１０から入力したインタレース画像データＳ１０＿２を符号化して下位符号化データＳ１２を生成し、これを多重化回路１５に出力する。
また、下位レイヤ符号化回路１２は、上記符号化において、下位予測画像データＬ＿ＰＲＥを生成し、これを変換回路１３に出力する。
【００１８】
図４は、図２に示す下位レイヤ符号化回路１２の構成図である。
図４に示すように、下位レイヤ符号化回路１２は、例えば、画面並べ替え回路２３、演算回路３１、直交変換回路３２、量子化回路３３、レート制御回路３４、可逆符号化回路３５、バッファメモリ３６、逆量子化回路３７、逆直交変換回路３８、加算回路３９、デブロックフィルタ４０、フレームメモリ４１、イントラ予測回路４２、並びに動き予測・補償回路４３を有する。
【００１９】
画面並べ替え回路２３は、図２に示す階層化回路１０から入力したプログレッシブ画像データＳ１０＿２をピクチャタイプＩ，Ｐ，ＢからなるＧＯＰ(Group Of Pictures) 構造に応じて、符号化する順番に並べ替えて、演算回路３１、イントラ予測回路４２および動き予測・補償回路４３に出力する。
演算回路３１は、画面並べ替え回路２３から入力した符号化対象のピクチャデータを、イントラ予測回路４２あるいは動き予測・補償回路４３から入力した予測画像データＰＩとの差分を示す画像データを生成し、これを直交変換回路３２に出力する。
直交変換回路３２は、演算回路３１から入力した画像データに離散コサイン変換（ＤＣＴ：Discrete Cosine Transform）やカルーネン・レーベ変換などの直交変換を施して変換係数を示す画像データ（例えばＤＣＴ係数）を生成し、これを量子化回路３３に出力する。
【００２０】
量子化回路３３は、直交変換回路３２から入力した画像データ（量子化前の変換係数）を、レート制御回路３４から入力した量子化スケールＱＳを基に量子化して量子化後の変換係数を示す画像データを生成し、これを可逆符号化回路３５および逆量子化回路３７に出力する。
レート制御回路３４は、例えば、バッファメモリ３６から読み出した画像データを基に量子化スケールＱＳを生成し、これを量子化回路３３に出力する。
可逆符号化回路３５は、量子化回路３３から入力した画像データを可変長符号化した画像データをバッファメモリ３６に格納する。
また、可逆符号化回路３５は、動き予測・補償回路４３から入力した動きベクトルＭＶあるいはその差分動きベクトル、参照画像データの識別データ、並びにイントラ予測回路４２から入力したイントラ予測モードをヘッダデータなどに格納する。
【００２１】
バッファメモリ３６に格納された画像データは、下位符号化データＳ１２として図２に示す多重化回路１５に読み出される。
逆量子化回路３７は、量子化回路３３の量子化に対応した逆量子化処理を、量子化回路３３からの画像データに施して、それによって得られたデータを生成し、これを逆直交変換回路３８に出力する。
逆直交変換回路３８は、逆量子化回路３７から入力したデータに、直交変換回路３２における直交変換の逆変換を施して生成した画像データを加算回路３９に出力する。
加算回路３９は、逆直交変換回路３８から入力した（デコードされた）画像データと、イントラ予測回路４２あるいは動き予測・補償回路４３から入力した予測画像データＰＩとを加算して参照（再構成）ピクチャデータを生成し、これをデブロックフィルタ４０に出力する。
【００２２】
デブロックフィルタ４０は、加算回路３９から入力した参照ピクチャデータのブロック歪みを除去してフレームメモリ４１に書き込む。
フレームメモリ４１に書き込まれた参照ピクチャデータは、下位予測画像データＬ＿ＰＲＥとしてフレームメモリ４１から読み出されて図２に示す変換回路１３に出力される。
イントラ予測回路４２は、イントラ符号化するマクロブロックにおいて、残差が最小となるイントラ予測のモードおよび予測ブロックのブロックサイズを決定する。
イントラ予測回路４２は、ブロックサイズとして、４ｘ４および１６ｘ１６画素を用いる。
イントラ予測回路４２は、イントラ予測が選択された場合に、イントラ予測による予測画像データＰＩを演算回路３１および加算回路３９に出力する。
【００２３】
動き予測・補償回路４３は、既に符号化後に局所復号されてフレームメモリ４１に記憶されている参照ピクチャデータＲＥＦを基に動き予測を行い、残差を最小にする動きベクトルおよび動き補償のブロックサイズを決定する。
動き予測・補償回路４３は、ブロックサイズとして、１６ｘ１６、１６ｘ８、８ｘ１６、８ｘ８、８ｘ４、４ｘ８および４ｘ４画素を用いる。
動き予測・補償回路４３は、インター予測が選択された場合に、インター予測による予測画像データＰＩを演算回路３１および加算回路３９に出力する。
【００２４】
［変換回路１３］
次に、図２に示す変換回路１３について説明する。
変換回路１３が下位レイヤ符号化回路１２から入力した下位予測画像データＬ＿ＰＲＥを補間処理して、上位レイヤ符号化回路１４が遅延回路１１から入力したプログレッシブ画像データＳ１０＿１と同じ解像度（走査線数）の下位予測画像データＬ＿ＰＲＥｂを生成し、これを上位レイヤ符号化回路１４に出力する。
【００２５】
図５は、図２に示す変換回路１３の構成図である。
図５に示すように、変換回路１３は、例えば、イントラフィールド予測画像生成回路２１と、イントラフレーム予測画像生成回路２２とを有する。
変換回路１３の説明を行う前に、本実施形態で用いる用語を以下のように定義する。
例えば、プログレッシブ画像データＳ１０＿１のフレームピクチャデータＸと同じタイムスタンプを持つインタレース画像データＳ１０＿２のフィールドピクチャデータＹを、ピクチャデータＸのベースピクチャデータと呼ぶ。
図３の例では、フィールドピクチャデータＦＩ１は、フレームピクチャデータＦＲ１のベースピクチャデータである。
【００２６】
プログレッシブ画像データＳ１０＿１のフレームピクチャデータＸのマクロブロックＭＢＸに対応する一つのベースブロックＭＢＹが、フレームピクチャデータＸのベースピクチャデータであるフィールドピクチャデータＹ内に存在する。
ベースブロックＭＢＹは、マクロブロックＭＢＸと同じ長さの幅で、半分の高さを有している。
ここで、フレームピクチャデータＸの左上の画素位置に対してベースブロックＭＢＸの左上の画素位置の空間位置（ｘＰ、ｙＰ）に位置する場合に、ベースブロックＭＢＹの左上の画素位置は空間位置（ｘＰ，ｙＰ／２）に位置する。
【００２７】
トップフィールドデータと、それに続くボトムフィールドデータとを、補足フィールドペアと呼ぶ。
一つの補足フィールドペア内において、トップフィールドデータが同じペア内のボトムフィールドデータの補足フィールドデータであり、ボトムフィールドデータが同じペア内のトップフィールドデータの補足フィールドデータである。
例えば、図３において、フィールドデータＦＩ１とＦＩ２とによって補足フィールドペアを構成し、フィールドデータＦＩ２がフィールドデータＦＩ１の補足フィールドデータであり、フィールドデータＦＩ１がフィールドデータＦＩ２の補足フィールドデータである。
【００２８】
補足フィールドペアを構成するフィールドデータＡ，Ｂを考える。
この場合に、ブロックＭＢＡの左上の画素位置がフィールドデータＡの左上の画素位置に対して空間位置（ｘＰ＿Ａ，ｙＰ＿Ａ）を持ち、ブロックＭＢＢの左上の画素位置がフィールドデータＢの左上の画素位置に対して空間位置（ｘＰ＿Ｂ，ｙＰ＿Ｂ）を持つ場合において、ブロックＭＢＡとＭＢＢとが同じサイズを有し、空間位置（ｘＰ＿Ａ，ｙＰ＿Ａ）と空間位置（ｘＰ＿Ｂ，ｙＰ＿Ｂ）とが同じである場合に、ブロックＭＢＡはブロックＭＢＢの補足ブロックであり、ブロックＭＢＢはブロックＭＢＡの補足ブロックである。
【００２９】
イントラフィールド予測画像生成回路２１は、下位レイヤ符号化回路１２から入力した下位予測画像データＬ＿ＰＲＥがトップフィールドデータである場合に、符号化対象（カレント）のマクロブロックＭＢに対応した下位予測画像データＬ＿ＰＲＥ内のベースブロックデータを、図６（Ａ）に示すように、そのトップフィールドデータのみを用いてアップサンプル処理を行い、プログレッシブ画像データＳ１０＿１と同じ解像度の下位予測画像データＬ＿ＰＲＥｂ（ＦＩ）を生成する。
また、イントラフィールド予測画像生成回路２１は、下位レイヤ符号化回路１２から入力した下位予測画像データＬ＿ＰＲＥがボトムフィールドデータである場合に、符号化対象のマクロブロックＭＢに対応した下位予測画像データＬ＿ＰＲＥ内のベースブロックデータを、図６（Ｂ）に示すように、そのボトムフィールドデータのみを用いてアップサンプル処理を行い、プログレッシブ画像データＳ１０＿１と同じ解像度の下位予測画像データＬ＿ＰＲＥｂ（ＦＩ）を生成する。
【００３０】
図７は、図５に示すイントラフィールド予測画像生成回路２１の処理を説明するためのフローチャートである。
以下の説明では、下位予測画像データＬ＿ＰＲＥ内のベースブロックデータのライン数がＮであるとする。
また、ベースブロックデータのｉ番目のラインデータをＢａｓｅ［ｉ］とする。ここで、ｉは「０」〜「Ｎ−１」の整数である。
【００３１】
ここで、図７に示すステップＳＴ１２〜ＳＴ１５は図６（Ａ）および図８（Ａ）に示すトップフィールドのアップサンプル処理を示し、図７に示すステップＳＴ１６〜ＳＴ１９は図６（Ｂ）および図８（Ｂ）に示すボトムフィールドのアップサンプル処理を示している。
【００３２】
ステップＳＴ１１：
イントラフィールド予測画像生成回路２１は、下位レイヤ符号化回路１２から入力した下位予測画像データＬ＿ＰＲＥがトップフィールドデータである場合にステップＳＴ１２に進み、そうでない場合にステップＳＴ１６に進む。
【００３３】
ステップＳＴ１２：
イントラフィールド予測画像生成回路２１は、ベースブロックデータのｉ番目のラインデータＢａｓｅ［ｉ］を、下位予測画像データＬ＿ＰＲＥｂ内の対応する予測ブロックデータの２ｉ番目のラインデータＰＲＥＤ［２ｉ］にコピーする。
すなわち、イントラフィールド予測画像生成回路２１は、上記コピーにより、ラインデータＰＲＥＤ［０］，［２］，．．．，［２Ｎ−２］を生成する。
【００３４】
ステップＳＴ１３：
イントラフィールド予測画像生成回路２１は、上記ベースブロックデータの最下のラインの一つ下のラインデータをラインデータＢａｓｅ［Ｎ］とする。
ステップＳＴ１４：
イントラフィールド予測画像生成回路２１は、ラインデータＰＲＥＤ［２Ｎ］に、ステップＳＴ１３で得たラインデータＢａｓｅ［Ｎ］を格納する。
【００３５】
ステップＳＴ１５：
イントラフィールド予測画像生成回路２１は、下記式（１）により、ラインデータＰＲＥＤ［２ｉ］に重み付けｗ１を乗じた結果と、ラインデータＰＲＥＤ［２ｉ＋２］に重み付けｗ２を乗じた結果とを加算して、下位予測画像データＬ＿ＰＲＥｂ内の対応する予測ブロックデータの２ｉ＋１番目のラインデータＰＲＥＤ［２ｉ＋１］を生成する。
【００３６】
〔数１〕
ＰＲＥＤ［２ｉ＋１］＝ｗ１＊ＰＲＥＤ［２ｉ］＋ｗ２＊ＰＲＥＤ［２ｉ＋２］
…（１）
【００３７】
ステップＳＴ１６：
イントラフィールド予測画像生成回路２１は、ベースブロックデータのｉ番目のラインデータＢａｓｅ［ｉ］を、下位予測画像データＬ＿ＰＲＥｂ内の対応する予測ブロックデータの２ｉ＋１番目のラインデータＰＲＥＤ［２ｉ＋１］にコピーする。
すなわち、イントラフィールド予測画像生成回路２１は、上記コピーにより、ラインデータＰＲＥＤ［１］，［３］，．．．，［２Ｎ−１］を生成する。
【００３８】
ステップＳＴ１７：
イントラフィールド予測画像生成回路２１は、上記ベースブロックデータの最上のラインの一つ上のラインデータをラインデータＢａｓｅ［−１］とする。
ステップＳＴ１８：
イントラフィールド予測画像生成回路２１は、ラインデータＰＲＥＤ［−１］に、ステップＳＴ１７で得たラインデータＢａｓｅ［−１］を格納する。
【００３９】
ステップＳＴ１９：
イントラフィールド予測画像生成回路２１は、下記式（２）により、ラインデータＰＲＥＤ［２ｉ−１］に重み付けｗ１を乗じた結果と、ラインデータＰＲＥＤ［２ｉ＋１］に重み付けｗ２を乗じた結果とを加算して、下位予測画像データＬ＿ＰＲＥｂ内の対応する予測ブロックデータの２ｉ番目のラインデータＰＲＥＤ［２ｉ］を生成する。
【００４０】
〔数２〕
ＰＲＥＤ［２ｉ］＝ｗ１＊ＰＲＥＤ［２ｉ−１］＋ｗ２＊ＰＲＥＤ［２ｉ＋１］
…（２）
【００４１】
ステップＳＴ２０：
イントラフィールド予測画像生成回路２１は、ステップＳＴ１５およびステップＳＴ１９で生成した予測ブロックデータのラインデータＰＲＥＤ［ｉ］を下位予測画像データＬ＿ＰＲＥｂ（ＦＩ）として上位レイヤ符号化回路１４に出力。
【００４２】
次に、図５に示すイントラフレーム予測画像生成回路２２を説明する。
イントラフレーム予測画像生成回路２２は、下位レイヤ符号化回路１２から入力した下位予測画像データＬ＿ＰＲＥがトップフィールドデータである場合に、図９（Ａ）に示すように、符号化対象（カレント）のマクロブロックＭＢに対応した下位予測画像データＬ＿ＰＲＥ（トップフィールドデータ）内のベースブロックデータＢａｓｅと、そのベースブロックデータの補足ブロックデータＣｏｍｐ（ボトムフィールドデータ）とを用いてアップサンプル処理を行い、プログレッシブ画像データＳ１０＿１と同じ解像度の下位予測画像データＬ＿ＰＲＥｂ（ＦＲ）を生成する。
また、イントラフレーム予測画像生成回路２２は、下位レイヤ符号化回路１２から入力した下位予測画像データＬ＿ＰＲＥがボトムフィールドデータである場合に、図９（Ｂ）に示すように、符号化対象（カレント）のマクロブロックＭＢに対応した下位予測画像データＬ＿ＰＲＥ（ボトムフィールドデータ）内のベースブロックデータＢａｓｅと、そのベースブロックデータの補足ブロックデータＣｏｍｐ（トップフィールドデータ）とを用いてアップサンプル処理を行い、プログレッシブ画像データＳ１０＿１と同じ解像度の下位予測画像データＬ＿ＰＲＥｂ（ＦＲ）を生成する。
【００４３】
図１０は、図５に示すイントラフレーム予測画像生成回路２２の処理を説明するためのフローチャートである。
以下の説明では、下位予測画像データＬ＿ＰＲＥ内のベースブロックデータのライン数がＮであるとする。
また、ベースブロックデータのｉ番目のラインデータをＢａｓｅ［ｉ］とする。ここで、ｉは「０」〜「Ｎ−１」の整数である。
【００４４】
ここで、図１０に示すステップＳＴ３２〜ＳＴ３６は図９（Ａ）および図１１に示すトップフィールドのアップサンプル処理を示し、図１０に示すステップＳＴ３７〜ＳＴ４１は図９（Ｂ）および図１２に示すボトムフィールドのアップサンプル処理を示している。
【００４５】
ステップＳＴ３１：
イントラフレーム予測画像生成回路２２は、下位レイヤ符号化回路１２から入力した下位予測画像データＬ＿ＰＲＥがトップフィールドデータである場合にステップＳＴ３２に進み、そうでない場合にステップＳＴ３７に進む。
【００４６】
ステップＳＴ３２：
イントラフレーム予測画像生成回路２２は、ベースブロックデータのｉ番目のラインデータＢａｓｅ［ｉ］を、下位予測画像データＬ＿ＰＲＥｂ内の対応する予測ブロックデータの２ｉ番目のラインデータＰＲＥＤ［２ｉ］にコピーする。
すなわち、イントラフィールド予測画像生成回路２１は、上記コピーにより、ラインデータＰＲＥＤ［０］，［２］，．．．，［２Ｎ−２］を生成する。
【００４７】
ステップＳＴ３３：
イントラフレーム予測画像生成回路２２は、ベースブロックデータに対応した補足ブロックデータのｉ番目のラインデータＣｏｍｐ［ｉ］を、２ｉ＋１番目のラインデータＰＲＥＤ［２ｉ＋１］に代入する。
ステップＳＴ３４：
イントラフィールド予測画像生成回路２１は、上記ベースブロックデータの最下のラインの一つ下のラインデータをラインデータＢａｓｅ［Ｎ］とする。
ステップＳＴ３５：
イントラフィールド予測画像生成回路２１は、ラインデータＰＲＥＤ［２Ｎ］に、ステップＳＴ３４で得たラインデータＢａｓｅ［Ｎ］を格納する。
【００４８】
ステップＳＴ３６：
イントラフィールド予測画像生成回路２１は、下記式（３）により、ラインデータＰＲＥＤ［２ｉ］に重み付けｗ１を乗じた結果と、ラインデータＰＲＥＤ［２ｉ＋２］に重み付けｗ２を乗じた結果と、ラインデータＰＲＥＤ［２ｉ＋１］に重み付けｗ３を乗じた結果とを加算して、下位予測画像データＬ＿ＰＲＥｂ内の対応する予測ブロックデータの２ｉ＋１番目のラインデータＰＲＥＤ［２ｉ＋１］を生成する。
【００４９】
〔数３〕
ＰＲＥＤ［２ｉ＋１］＝ｗ１＊ＰＲＥＤ［２ｉ］＋ｗ２＊ＰＲＥＤ［２ｉ＋２］＋ｗ３＊ＰＲＥＤ［２ｉ＋１］
…（３）
【００５０】
ステップＳＴ３７：
イントラフィールド予測画像生成回路２１は、ベースブロックデータのｉ番目のラインデータＢａｓｅ［ｉ］を、下位予測画像データＬ＿ＰＲＥｂ内の対応する予測ブロックデータの２ｉ＋１番目のラインデータＰＲＥＤ［２ｉ＋１］にコピーする。
すなわち、イントラフィールド予測画像生成回路２１は、上記コピーにより、ラインデータＰＲＥＤ［１］，［３］，．．．，［２Ｎ−１］を生成する。
【００５１】
ステップＳＴ３８：
イントラフレーム予測画像生成回路２２は、ベースブロックデータに対応した補足ブロックデータのｉ番目のラインデータＣｏｍｐ［ｉ］を、２ｉ番目のラインデータＰＲＥＤ［２ｉ］に代入する。
ステップＳＴ３９：
イントラフレーム予測画像生成回路２２は、上記ベースブロックデータの最上のラインの一つ上のラインデータをラインデータＢａｓｅ［−１］とする。
ステップＳＴ４０：
イントラフレーム予測画像生成回路２２は、ラインデータＰＲＥＤ［−１］に、ステップＳＴ３９で得たラインデータＢａｓｅ［−１］を格納する。
【００５２】
ステップＳＴ４１：
イントラフレーム予測画像生成回路２２は、下記式（４）により、ラインデータＰＲＥＤ［２ｉ−１］に重み付けｗ１を乗じた結果と、ラインデータＰＲＥＤ［２ｉ＋１］に重み付けｗ２を乗じた結果と、ラインデータＰＲＥＤ［２ｉ］に重み付けｗ３を乗じた結果とを加算して、下位予測画像データＬ＿ＰＲＥｂ内の対応する予測ブロックデータの２ｉ番目のラインデータＰＲＥＤ［２ｉ］を生成する。
【００５３】
〔数４〕
ＰＲＥＤ［２ｉ］＝ｗ１＊ＰＲＥＤ［２ｉ−１］＋ｗ２＊ＰＲＥＤ［２ｉ＋１］＋ｗ３＊ＰＲＥＤ［２ｉ］
…（４）
【００５４】
ステップＳＴ４２：
イントラフィールド予測画像生成回路２１は、ステップＳＴ３６およびステップＳＴ４１で生成した予測ブロックデータのラインデータＰＲＥＤ［ｉ］を下位予測画像データＬ＿ＰＲＥｂ（ＦＲ）として上位レイヤ符号化回路１４に出力。
【００５５】
［上位レイヤ符号化回路１４］
上位レイヤ符号化回路１４は、変換回路１３から入力した下位レイヤ符号化回路１２において生成した下位予測画像データＬ＿ＰＲＥｂを用いて、プログレッシブ画像データＳ１０＿１を符号化して上位符号化データＳ１４を生成する。
【００５６】
図１３は、図２に示す上位レイヤ符号化回路１４の構成図である。
図１３に示すように、上位レイヤ符号化回路１４は、例えば、画面並べ替え回路１２３、演算回路１３１、直交変換回路１３２、量子化回路１３３、レート制御回路１３４、可逆符号化回路１３５、バッファメモリ１３６、逆量子化回路１３７、逆直交変換回路１３８、加算回路１３９、デブロックフィルタ１４０、フレームメモリ１４１、イントラ予測回路１４２、並びに動き予測・補償回路１４３を有する。
【００５７】
画面並べ替え回路１２３は、図２に示す遅延回路１１から読み出されたプログレッシブ画像データＳ１０＿１のピクチャデータを、ピクチャタイプＩ，Ｐ，ＢからなるＧＯＰ構造に応じて、符号化する順番に並べ替えて、符号化対象のピクチャデータＯＲＧとして、演算回路１３１、イントラ予測回路１４２および動き予測・補償回路１４３に出力する。
演算回路１３１は、画面並べ替え回路１２３から入力した符号化対象のピクチャデータと、イントラ予測回路１４２、動き予測・補償回路１４３あるいは下位レイヤ予測回路１４５から入力した予測画像データＰＩとの差分を示す画像データを生成し、これを直交変換回路１３２に出力する。
直交変換回路１３２は、演算回路１３１から入力した画像データに離散コサイン変換やカルーネン・レーベ変換などの直交変換を施して変換係数を示す画像データ（例えばＤＣＴ係数）を生成し、これを量子化回路１３３に出力する。
【００５８】
量子化回路１３３は、直交変換回路１３２から入力した画像データ（量子化前の変換係数）を、レート制御回路１３４から入力した量子化スケールＱＳを基に量子化して量子化後の変換係数を示す画像データを生成し、これを可逆符号化回路１３５および逆量子化回路１３７に出力する。
レート制御回路１３４は、例えば、バッファメモリ１３６から読み出した画像データを基に量子化スケールＱＳを生成し、これを量子化回路１３３に出力する。
可逆符号化回路１３５は、量子化回路１３３から入力した画像データを可変長符号化した画像データをバッファメモリ１３６に格納する。
このとき、可逆符号化回路１３５は、階層化回路１０から入力した属性データＥｉｓＴｏｐ，ＥＴｉｍｅをヘッダデータなどに格納する。
また、可逆符号化回路１３５は、動き予測・補償回路１４３から入力した動きベクトルＭＶあるいはその差分動きベクトル、参照画像データの識別データ、並びにイントラ予測回路１４２から入力したイントラ予測モードをヘッダデータなどに格納する。
【００５９】
バッファメモリ１３６に格納された画像データは、上位符号化データＳ１４として図２に示す多重化回路１５に読み出される。
逆量子化回路１３７は、量子化回路１３３の量子化に対応した逆量子化処理を、量子化回路１３３からの画像データに施して、それによって得られたデータを生成し、これを逆直交変換回路１３８に出力する。
逆直交変換回路１３８は、逆量子化回路１３７から入力したデータに、直交変換回路１３２における直交変換の逆変換を施して生成した画像データを加算回路１３９に出力する。
加算回路１３９は、逆直交変換回路１３８から入力した（デコードされた）画像データと、イントラ予測回路１４２あるいは動き予測・補償回路１４３から入力した予測画像データＰＩとを加算して参照（再構成）ピクチャデータを生成し、これをデブロックフィルタ４０に出力する。
【００６０】
デブロックフィルタ１４０は、加算回路１３９から入力した参照ピクチャデータのブロック歪みを除去してフレームメモリ１４１に書き込む。
イントラ予測回路１４２は、イントラ符号化するマクロブロックにおいて、残差が最小となるイントラ予測のモードおよび予測ブロックのブロックサイズを決定する。
イントラ予測回路１４２は、ブロックサイズとして、４ｘ４および１６ｘ１６画素を用いる。
イントラ予測回路１４２は、イントラ予測が選択された場合に、イントラ予測による予測画像データＰＩを演算回路１３１および加算回路１３９に出力する。
【００６１】
動き予測・補償回路１４３は、既に符号化後に局所復号されてフレームメモリ１３１に記憶されている参照ピクチャデータＲＥＦを基に動き予測を行い、符号化対象のピクチャデータＯＲＧの処理対象のブロックデータとの差分を最小にする動きベクトルおよび動き補償のブロックサイズを決定する。
動き予測・補償回路１４３は、ブロックサイズとして、１６ｘ１６、１６ｘ８、８ｘ１６、８ｘ８、８ｘ４、４ｘ８および４ｘ４画素を用いる。
動き予測・補償回路１４３は、インター予測が選択された場合に、インター予測による予測画像データＰＩを演算回路１３１および加算回路１３９に出力する。
【００６２】
下位レイヤ予測回路１４５は、図２に示す変換回路１３から入力した下位予測画像データＬ＿ＰＲＥｂ（ＦＩ）とＬ＿ＰＲＥｂ（ＦＲ）とのうち、ピクチャデータＯＲＧの処理対象のブロックデータとの差分が小さい予測画像データを特定する。
【００６３】
図１４は、図１３に示す下位レイヤ予測回路１４５の構成図である。
図１４に示すように、下位レイヤ予測回路１４５は、減算回路８１、減算回路８２および判定回路８３を有する。
減算回路８１は、図５に示すイントラフィールド予測画像生成回路２１から入力した下位予測画像データＬ＿ＰＲＥｂ（ＦＩ）と、図１３に示す符号化対象のピクチャデータＯＲＧ内の処理対象のブロックデータとの間の対応する画素データ間の差分を示す差分データを生成し、これを判定回路８３に出力する。
減算回路８２は、図５に示すイントラフレーム予測画像生成回路２２から入力した下位予測画像データＬ＿ＰＲＥｂ（ＦＲ）と、図１３に示す符号化対象のピクチャデータＯＲＧ内の処理対象のブロックデータとの間の対応する画素データ間の差分を示す差分データを生成し、これを判定回路８３に出力する。
【００６４】
判定回路８３は、減算回路８１から入力した差分データを、ブロックデータ単位で累積して指標データＳＡＤ（ＦＩ）を生成する。
また、判定回路８３は、減算回路８２から入力した差分データを、ブロックデータ単位で累積して指標データＳＡＤ（ＦＲ）を生成する。
そして、判定回路８３は、指標データＳＡＤ（ＦＩ）と指標データＳＡＤ（ＦＲ）とのうち小さい方を特定する。
判定回路８３は、下位レイヤ予測回路１４５が選択された場合に、上記特定した小さい方の指標データＳＡＤ（ＦＩ），（ＦＲ）に対応した下位予測画像データＬ＿ＰＲＥｂ（ＦＩ），（ＦＲ）を演算回路１３１に出力する。
【００６５】
そして、イントラ予測回路１４２、動き予測・補償回路１４３および下位レイヤ予測回路１４５が生成した予測画像データＰＩのうち、符号化対象のピクチャデータＯＲＧとの差分が最小となる予測画像データＰＩが選択されて演算回路１３１に出力される。
また、上位レイヤ符号化回路１４は、最終的に選択した予測モードを示す予測モードデータＰＭをヘッダデータに格納して可逆符号化回路１３５で符号化する。
上位レイヤ符号化回路１４は、下位予測画像データＬ＿ＰＲＥｂ（ＦＩ）を選択した場合にインター・レイヤ／イントラフィールド予測を示す予測モードデータを生成する。
上位レイヤ符号化回路１４は、下位予測画像データＬ＿ＰＲＥｂ（ＦＲ）を選択した場合にインター・レイヤ／イントラフレーム予測を示す予測モードデータを生成する。
【００６６】
なお、上述した例では、下位レイヤ符号化回路１２において生成した再構成画像データを、上位レイヤ符号化回路１４におけるイントラ予測符号化の予測画像データとして用いる場合を例示したが、下位レイヤ符号化回路１２において生成した再構成画像データや動きベクトルを、上位レイヤ符号化回路１４におけるインター予測符号化の予測画像データや動きベクトルとして利用し、このモードを選択候補として用いてもよい。
【００６７】
［多重化回路１５］
多重化回路１５は、下位レイヤ符号化回路１２から入力した下位符号化データＳ１２と、上位レイヤ符号化回路１４から入力した上位符号化データＳ１４とを多重化して符号化データＳ２を生成する。
【００６８】
［符号化装置２の動作例］
以下、図２に示す符号化装置２の動作例を説明する。
階層化回路１０が、図２に示すように、符号化対象の画像データＳ９を基に、プログレッシブ画像データ（プログレッシブ信号）Ｓ１０＿１と、インタレース画像データＳ１０＿２とを生成する。
そして、階層化回路１０は、上記生成したプログレッシブ画像データＳ１０＿１を構成するピクチャデータＦＲ１〜６．．．の各々を遅延回路１１に出力する。
また、階層化回路１０は、上記生成したインタレース画像データＳ１０＿２を下位レイヤ符号化回路１２に出力する。
【００６９】
下位レイヤ符号化回路１２は、階層化回路１０から入力したインタレース画像データＳ１０＿２を符号化して下位符号化データＳ１２を生成し、これを多重化回路１５に出力する。
また、下位レイヤ符号化回路１２は、上記符号化において、下位予測画像データＬ＿ＰＲＥを生成し、これを変換回路１３に出力する。
【００７０】
変換回路１３は、下位レイヤ符号化回路１２から入力した下位予測画像データＬ＿ＰＲＥを補間処理して、上位レイヤ符号化回路１４が遅延回路１１から入力したプログレッシブ画像データＳ１０＿１と同じ解像度（走査線数）の下位予測画像データＬ＿ＰＲＥｂを生成し、これを上位レイヤ符号化回路１４に出力する。
【００７１】
また、遅延回路１１は、階層化回路１０から入力したプログレッシブ画像データ（プログレッシブ信号）Ｓ１０＿１を構成する各ピクチャデータを、例えば、下位レイヤ符号化回路１２および変換回路１３における処理時間だけ遅延して上位レイヤ符号化回路１４に出力する。
そして、上位レイヤ符号化回路１４は、変換回路１３から入力した下位レイヤ符号化回路１２において生成した下位予測画像データＬ＿ＰＲＥｂを用いて、プログレッシブ画像データＳ１０＿１を符号化して上位符号化データＳ１４を生成する。
そして、多重化回路１５は、下位レイヤ符号化回路１２から入力した下位符号化データＳ１２と、上位レイヤ符号化回路１４から入力した上位符号化データＳ１４とを多重化して符号化データＳ２を生成する。
【００７２】
＜復号装置３＞
図１５は、図１に示す復号装置３の構成図である。
図１５に示すように、復号装置３は、例えば、分離回路５１、遅延回路５２、下位レイヤ復号回路５３、変換回路５４および上位レイヤ復号回路５５を有する。
【００７３】
［分離回路５１］
分離回路５１は、符号化装置２が生成した上述した符号化データＳ２を入力し、これを下位符号化データＳ１２と上位符号化データＳ１４とに分離し、下位符号化データＳ１２を下位レイヤ復号回路５３に出力し、上位符号化データＳ１４を遅延回路５２に書き込む。
【００７４】
［遅延回路５２］
遅延回路５２は、分離回路５１から入力した上位符号化データＳ１４を、下位レイヤ復号回路５３および変換回路５４における処理時間だけ遅延して上位レイヤ復号回路５５に出力する。
【００７５】
［下位レイヤ復号回路５３］
図１６は、図１５に示す下位レイヤ復号回路５３の構成図である。
図１６に示すように、下位レイヤ復号回路５３は、例えば、蓄積バッファ６０、可逆復号回路６１、逆量子化回路６２、逆直交変換回路６３、加算回路６４、デブロックフィルタ６５、フレームメモリ６６、画面並べ替えバッファ６７、イントラ予測回路６９、動き予測・補償回路７０を有する。
【００７６】
蓄積バッファ６０には、分離回路５１から入力した下位符号化データＳ１２が書き込まれる。
【００７７】
可逆復号回路６１は、下位符号化データＳ１２内の処理対象のマクロブロックＭＢがインター符号化されていると判断した場合には、そのヘッダ部に書き込まれている動きベクトルを復号して動き予測・補償回路７０に出力する。
可逆復号回路６１は、下位符号化データＳ１２内の処理対象のマクロブロックＭＢがイントラ符号化されていると判断した場合には、そのヘッダ部に書き込まれているイントラ予測モード情報を復号してイントラ予測回路６９に出力する。
また、可逆復号回路６１は、下位符号化データＳ１２を復号して逆量子化回路６２に出力する。
可逆復号回路６１は、ヘッダ部に含まれる予測モードデータＰＭを復号し、これを図１５に示す変換回路５４に出力する。
【００７８】
逆量子化回路６２は、可逆復号回路６１で復号された画像データ（直交変換係数）を、可逆復号回路６１から入力した量子化パラメータを基に逆量子化して逆直交変換回路６３に出力する。
【００７９】
逆直交変換回路６３は、逆量子化回路６２から入力した画像データ（直交変換係数）に４ｘ４の逆直交変換処理を施して差分画像データを生成し、それを加算回路６４に出力する。
【００８０】
加算回路６４は、動き予測・補償回路７０あるいはイントラ予測回路６９らの予測画像データＰＩと、逆直交変換回路６３からの差分画像データとを加算して画像データを生成し、これをデブロックフィルタ６５に出力する。
【００８１】
デブロックフィルタ６５は、加算回路６４から入力した画像データにデブロックフィルタ処理を施して、処理後の復号画像データをフレームメモリ６６および画面並べ替えバッファ６７に書き込む。
【００８２】
フレームメモリ６６に記憶された復号画像データは、下位予測画像データＬ＿ＰＲＥ１として図１５に示す変換回路５４に読み出される。
【００８３】
イントラ予測回路６９は、可逆復号回路６１から入力したイントラ予測モードと、フレームメモリ６６から読み出した復号画像データとを基に予測画像データＰＩを生成し、これを加算回路６４に出力する。
【００８４】
動き予測・補償回路７０は、フレームメモリ６６から読み出した復号画像データと、可逆復号回路６１から入力した動きベクトルとを基に、予測画像データＰＩを生成し、これを加算回路６４に出力する。
【００８５】
画面並べ替えバッファ６７は、デブロックフィルタ６５から書き込まれた復号画像データを記憶する。
画面並べ替えバッファ６７に記憶された復号画像データは、表示順に、下位復号画像データＳ５３として出力される。
【００８６】
［変換回路５４］
次に、図１５に示す変換回路５４について説明する。
変換回路５４は、下位レイヤ復号回路５３からの予測モードデータＰＭを基に、下位レイヤ復号回路５３から入力した下位予測画像データＬ＿ＰＲＥ１を補間処理して、上位レイヤ復号回路５５が遅延回路５２から読み出した上位符号化データＳ１４と同じ解像度（走査線数）の下位予測画像データＬ＿ＰＲＥ１ｂを生成し、これを上位レイヤ復号回路５５に出力する。
【００８７】
図１７は、図１５に示す変換回路５４の構成図である。
図１７に示すように、変換回路５４は、例えば、イントラフィールド予測画像生成回路２２１と、イントラフレーム予測画像生成回路２２２とを有する。
イントラフィールド予測画像生成回路２２１は、予測モードデータＰＭがインター・レイヤ／イントラフィールド予測を示している場合に、下位予測画像データＬ＿ＰＲＥ１に対して図６〜図８を用いて説明した補間処理を施して、プログレッシブ画像データである上位符号化データＳ１４と同じ解像度の下位予測画像データＬ＿ＰＲＥ１ｂ（ＦＩ）を生成する。
イントラフレーム予測画像生成回路２２２は、予測モードデータＰＭがインター・レイヤ／イントラフレーム予測を示している場合に、下位予測画像データＬ＿ＰＲＥ１に対して図９〜図１２を用いて説明した補間処理を施して、プログレッシブ画像データである上位符号化データＳ１４と同じ解像度の下位予測画像データＬ＿ＰＲＥ１ｂ（ＦＲ）を生成する。
変換回路５４は、上記生成した下位予測画像データＬ＿ＰＲＥ１ｂ（ＦＩ），（ＦＲ）を上位レイヤ復号回路５５に出力する。
【００８８】
［上位レイヤ復号回路５５］
図１８は、図１５に示す上位レイヤ復号回路５５の構成図である。
図１８に示すように、上位レイヤ復号回路５５は、例えば、蓄積バッファ１６０、可逆復号回路１６１、逆量子化回路１６２、逆直交変換回路１６３、加算回路１６４、デブロックフィルタ１６５、フレームメモリ１６６、画面並べ替えバッファ１６７、イントラ予測回路１６９、動き予測・補償回路１７０および下位レイヤ予測回路１７１を有する。
【００８９】
蓄積バッファ１６０には、遅延回路５２から読み出された上位符号化データＳ１４が書き込まれる。
【００９０】
可逆復号回路１６１は、ヘッダデータに含まれる予測モードデータＰＭを復号する。
可逆復号回路１６１は、予測モードデータＰＭが上位符号化データＳ１４内の処理対象のマクロブロックＭＢがインター符号化されていることを示す場合には、そのヘッダ部に書き込まれている動きベクトルを復号して動き予測・補償回路１７０に出力する。
可逆復号回路１６１は、予測モードデータＰＭが上位符号化データＳ１４内の処理対象のマクロブロックＭＢがイントラ符号化されていることを示す場合には、そのヘッダ部に書き込まれているイントラ予測モード情報を復号してイントラ予測回路１６９に出力する。
可逆復号回路１６１は、予測モードデータＰＭがインター・レイヤ／イントラフィールド予測あるいはインター・レイヤ／イントラフレーム予測を示す場合には、その旨を下位レイヤ予測回路１７１に通知する。
また、可逆復号回路１６１は、上位符号化データＳ１４を復号して逆量子化回路１６２に出力する。
また、可逆復号回路１６１は、予測モードデータＰＭを動き予測・補償回路１７０、イントラ予測回路１６９および下位レイヤ予測回路１７１に出力する。
【００９１】
逆量子化回路１６２は、可逆復号回路１６１で復号された画像データ（直交変換係数）を、可逆復号回路６１から入力した量子化パラメータを基に逆量子化して逆直交変換回路１６３に出力する。
【００９２】
逆直交変換回路１６３は、逆量子化回路１６２から入力した画像データ（直交変換係数）に４ｘ４の逆直交変換処理を施して差分画像データを生成し、それを加算回路１６４に出力する。
【００９３】
加算回路１６４は、動き予測・補償回路１７０、イントラ予測回路１６９あるいは下位レイヤ予測回路１７１らの予測画像データＰＩと、逆直交変換回路１６３からの差分画像データとを加算して画像データを生成し、これをデブロックフィルタ１６５に出力する。
【００９４】
デブロックフィルタ１６５は、加算回路１６４から入力した画像データにデブロックフィルタ処理を施して、処理後の復号画像データをフレームメモリ１６６および画面並べ替えバッファ１６７に書き込む。
【００９５】
イントラ予測回路１６９は、通常のイントラ予測が指定されている場合に、可逆復号回路１６１から入力した予測モードデータＰＭが示すイントラ予測モードと、フレームメモリ１６６から読み出した復号画像データとを基に予測画像データＰＩを生成し、これを加算回路１６４に出力する。
【００９６】
動き予測・補償回路１７０は、予測モードデータＰＭがインター予測を示す場合に、フレームメモリ１６６から読み出した復号画像データと、可逆復号回路１６１から入力した動きベクトルとを基に、予測画像データＰＩを生成し、これを加算回路１６４に出力する。
【００９７】
下位レイヤ予測回路１７１は、予測モードデータＰＭがインター・レイヤ／イントラフィールド予測あるいはインター・レイヤ／イントラフレーム予測を示す場合に、変換回路５４から入力した下位予測画像データＬ＿ＰＲＥ１ｂ（ＦＩ），（ＦＲ）、あるいはそれに対して所定の処理を施したデータを予測画像データＰＩとして加算回路１６４に出力する。
【００９８】
画面並べ替えバッファ１６７は、デブロックフィルタ１６５から書き込まれた復号画像データを記憶する。
画面並べ替えバッファ１６７に記憶された復号画像データは、表示順に、上位復号画像データＳ５５として出力される。
【００９９】
［図１５に示す復号装置３の動作例］
分離回路５１は、符号化装置２が生成した上述した符号化データＳ２を入力し、これを下位符号化データＳ１２と上位符号化データＳ１４とに分離し、下位符号化データＳ１２を下位レイヤ復号回路５３に出力し、上位符号化データＳ１４を遅延回路５２に書き込む。
そして、遅延回路５２は、分離回路５１から入力した上位符号化データＳ１４を、下位レイヤ復号回路５３および変換回路５４における処理時間だけ遅延して上位レイヤ復号回路５５に出力する。
【０１００】
そして、下位レイヤ復号回路５３において、下位符号化データＳ１２が復号され、下位復号画像データＳ５３を生成し、これを出力する。
また、下位レイヤ復号回路５３において、下位予測画像データＬ＿ＰＲＥ１（ＦＩ），（ＦＲ）が生成され、これが変換回路５４に出力される。
【０１０１】
そして、変換回路５４において、下位予測画像データＬ＿ＰＲＥ１が（ＦＩ），（ＦＲ）、プログレッシブ解像度の下位予測画像データＬ＿ＰＲＥ１ｂ（ＦＩ），（ＦＲ）に変換されて上位レイヤ復号回路５５に出力される。
そして、上位レイヤ復号回路５５が、下位予測画像データＬ＿ＰＲＥ１ｂ（ＦＩ），（ＦＲ）を基に、上位符号化データＳ１４を復号して上位復号画像データＳ５５を生成し、これを出力する。
【０１０２】
以上説明したように、本実施形態の通信システム１によれば、符号化装置２において、階層符号化を行う場合に、上位レイヤにおいてプログレッシブ画像データＳ１０＿１を符号化し、下位レイヤにおいてインタレース画像データＳ１０＿２を符号化することができる。
また、通信システム１によれば、復号装置３において、符号化装置２において階層符号化されたプログレッシブ画像データＳ１０＿１とインタレース画像データＳ１０＿２とを復号できる。
【０１０３】
本発明は上述した実施形態には限定されない。
すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
例えば、上述した符号化装置２あるいは復号装置３の機能の全部あるいは一部を、図１９に示すように、メモリ３５２に記憶されたプログラムＰＲＧの記述に従ってＣＰＵ(Central Processing Unit)などの処理回路３５３が実行してもよい。
この場合に、インターフェース３５１を介して、符号化対象あるいは復号対象の画像データが入力され、その処理結果が出力される。
【０１０４】
以下、上述した実施形態において、マクロブロック層に新たに定義するコードの一例を下記表１と表２とに示す。
【０１０５】
【表１】
0005382032.tif 000002
【０１０６】
【表２】
0005382032.tif 000003
【０１０７】
上記表１および表２に示す“lower_layer_intra_prediction_mode”は、予測モードと共に符号化データに格納されるフラグデータである。
当該フラグデータは、例えば、図６〜図８に示すアップサンプル手法が用いられた場合に「０」を示し、図９〜図１２に示すアップサンプル手法が用いられた場合に「１」を示す。
なお、当該フラグデータが存在しない場合には、「０」を示すと判断される。
“ae(v)”は、指定されたシンタックスが、コンテクスト−アダプティブ・エントロピー符号であることを示す。
【０１０８】
“base_id_plus1”は、カレントピクチャの動きベクトル、画素データおよび差分データを予測するために用いられるベースピクチャデータを特定するパラメータである。
“adaptive_prediction_flag”は、スケーラブル拡張におけるマクロブロック層内のシンタックス要素の有無を示し、無い場合は「０」を示している。
【０１０９】
“base_mode_flag”が「１」を示す場合には、カレントマクロブロックのmb_typeが示され、参照番号が示されている場合には、対応するベースマクロブロックに応じて動きベクトルが示されている。
“base_mode_flag”が「０」を示す場合には、“base_mode_refinement_flag”が「１」でない場合には“mb_type”は推定されない。
“base_mode_flag”が存在しない場合には、“base_mode_flag”は以下のように推定される。
“base_id_plus1”が「０」を示す場合には、“base_mode_flag”の値は「０」であると推定される。そうでなければ、“base_mode_flag”の値は、「１」であると推定される。
【０１１０】
“base_id_plus1”が「０」より大きく、ベース・レイヤがカレント・レイヤの１／２幅、１／２高さである場合に、HalfSpatResBaseFlagは「１」に設定され、それ以外の場合は「０」に設定される。
“intra_base_mb(CurrMbAddr)”は、CrarmbAddrのベース・マクロブロックがＩマクロブロックである場合に、「１」を返し、それ以外の場合に「１」を返す関数である。
【０１１１】
“base_mode_refinement_flag”は、「１」を示す場合に、カレントマクロブロックのmb_typeと参照番号とが、対応するベースマクロブロックを基に推定されることを示している。
さらに、“base_mode_refinement_flag”は、「１」を示す場合に、ベースマクロブロックの動きベクトルを用いて得られた動きベクトルの予測値に１／４画素解像度によって加えられた動きベクトルを特定する。
また、“base_mode_refinement_flag”が「０」を示す場合に、mb_typeは、推定されない。
【０１１２】
“mb_type”は、マクロブロックタイプを示す。“mb_type”のセマンティクスは、スライスタイプに依存する。
“intra_base_flag”は、「１」を示す場合に、マクロブロックタイプI_BLを示す。
“intra_base_flag”が存在しない場合、“intra_base_flag”は以下に示すように推定される。
“base_mode_flag”が「１」であり、“mb_type”がＩ＿ＮｘＮである場合には、“intra_base_flag”は、「１」であると推定され、それ以外の場合に「０」であると推定される。
【０１１３】
“I_NxN”は、マクロブロックタイプが、イントラ８ｘ８、イントラ４ｘ４あるいはＩ＿ＢＬの何れかであることを示す。
“I_BL”は、その予測値が周囲画素データではなく、ベースピクチャデータから得られるイントラマクロブロックであることを示す。
“interlace_base_layer”は、ベースレイヤのソースが、インタレース形式であることを示している。
“progressive_curr_layer”は、カレントレイヤのソースがプログレッシブ形式であることを示している。
“frame_structure_base_block”は、ベースブロックがフレーム構造で符号化されたことを示している。
【０１１４】
以上のように、本明細書の実施形態には、たとえば以下発明が開示されている。
［発明１］
プログレッシブデータと、当該プログレッシブデータに対応したインタレースデータとを符号化する符号化装置であって、
前記インタレースデータを構成するピクチャデータを符号化した第１の符号化データと、前記第１の符号化データを復号して再構成した再構成画像データとを生成する第１の符号化手段と、
前記第１の符号化手段が生成した前記再構成画像データをアップサンプルして、前記プログレッシブデータと同じ解像度の画像データを生成するアップサンプル手段と、
前記アップサンプル手段が生成した前記画像データを予測画像データとして前記プログレッシブデータを構成するピクチャデータを符号化して第２の符号化データを生成する第２の符号化手段と
を有する符号化装置。
［発明２］
前記第２の符号化手段は、
前記符号化対象のプログレッシブデータのピクチャデータと同じタイムスタンプが割り当てられた前記インタレースデータのピクチャデータに対応して前記アップサンプリング手段が生成した前記画像データを前記予測画像データとして用いる
発明１に記載の符号化装置。
［発明３］
前記アップサンプル手段は、
前記第２の符号化手段による符号化対象のピクチャデータと同じタイムスタンプが割り当てられた前記インタレースデータのピクチャデータのみを用いて補間処理を行って前記予測画像データを生成する
発明１に記載の符号化装置。
［発明４］
前記アップサンプル手段は、
前記第２の符号化手段による符号化対象のピクチャデータと同じタイムスタンプが割り当てられた前記インタレースデータのピクチャデータと、当該インタレースデータのピクチャデータとペアになるピクチャデータとを用いて補間処理を行って前記予測画像データを生成する
発明１に記載の符号化装置。
［発明５］
前記アップサンプル手段は、
前記第２の符号化手段による符号化対象のピクチャデータと同じタイムスタンプが割り当てられた前記インタレースデータのピクチャデータのみを用いて補間処理を行って第１の前記予測画像データを生成し、
前記第２の符号化手段による符号化対象のピクチャデータと同じタイムスタンプが割り当てられた前記インタレースデータのピクチャデータと、当該インタレースデータのピクチャデータとペアになるピクチャデータとを用いて補間処理を行って第２の前記予測画像データを生成し、
前記第２の符号化手段は、前記第１の予測画像データと前記第２の予測画像データとのうち、前記符号化対象のピクチャデータとの間の差異が小さい方を予測画像データとして選択して符号化を行う
発明１に記載の符号化装置。
［発明６］
前記第１の符号化手段および前記第２の符号化手段は、それぞれ前記符号化としてイントラ符号化を行う
発明１に記載の符号化装置。
［発明７］
前記第２の符号化手段は、
前記符号化対象のピクチャデータを用いたイントラ予測によって生成した予測画像データと、
動き予測・補償によって生成した予測画像データと、
前記アップサンプル手段が生成した前記画像データを予測画像データとのうち、
符号化対象のピクチャデータとの間の差分を最小にする予測画像データを選択し、
符号化対象のピクチャデータと、前記選択した予測画像データとの差分を符号化する
発明１に記載の符号化装置。
［発明８］
前記第１の符号化手段が生成した前記第１の符号化データと、前記第２の符号化手段が生成した前記第２の符号化データとを多重化する多重化手段
をさらに有する発明１に記載の符号化装置。
［発明９］
プログレッシブデータと、当該プログレッシブデータに対応したインタレースデータとを符号化する符号化方法であって、
前記インタレースデータを構成するピクチャデータを符号化した第１の符号化データと、前記第１の符号化データを復号して再構成した再構成画像データとを生成する第１の工程と、
前記第１の工程で生成した前記再構成画像データをアップサンプルして、前記プログレッシブデータと同じ解像度の画像データを生成する第２の工程と、
前記第２の工程で生成した前記画像データを予測画像データとして前記プログレッシブデータを構成するピクチャデータを符号化して第２の符号化データを生成する第３の工程と
を有する符号化方法。
［発明１０］
プログレッシブデータと、当該プログレッシブデータに対応したインタレースデータとを符号化するコンピュータが実行するプログラムあって、
前記インタレースデータを構成するピクチャデータを符号化した第１の符号化データと、前記第１の符号化データを復号して再構成した再構成画像データとを生成する第１の手順と、
前記第１の手順で生成した前記再構成画像データをアップサンプルして、前記プログレッシブデータと同じ解像度の画像データを生成する第２の手順と、
前記第２の手順で生成した前記画像データを予測画像データとして前記プログレッシブデータを構成するピクチャデータを符号化して第２の符号化データを生成する第３の手順と
を前記コンピュータに実行させるプログラム。
［発明１１］
プログレッシブデータを符号化して得られた第１の符号化データと、前記プログレッシブデータに対応したインタレースデータを符号化して得られた第２の符号化データとを復号する復号装置であって、
前記第２の符号化データを復号する第１の復号手段と、
前記第１の復号手段が復号により生成した第１の予測画像データを補間処理して第２の予測画像データを生成するアップサンプル手段と、
前記アップサンプル手段が前記生成した前記第２の予測画像データを基に、前記第１の符号化データを復号する第２の復号手段と
を有する復号装置。
［発明１２］
プログレッシブデータを符号化して得られた第１の符号化データと、前記プログレッシブデータに対応したインタレースデータを符号化して得られた第２の符号化データとを復号する復号方法であって、
前記第２の符号化データを復号する第１の工程と、
前記第１の工程で復号により生成した第１の予測画像データを補間処理して第２の予測画像データを生成する第２の工程と、
前記第２の工程で生成した前記第２の予測画像データを基に、前記第１の符号化データを復号する第３の工程と
を有する復号方法。
［発明１３］
プログレッシブデータを符号化して得られた第１の符号化データと、前記プログレッシブデータに対応したインタレースデータを符号化して得られた第２の符号化データとを復号するコンピュータが実行するプログラムであって、
前記第２の符号化データを復号する第１の手順と、
前記第１の手順で復号により生成した第１の予測画像データを補間処理して第２の予測画像データを生成する第２の手順と、
前記第２の手順で生成した前記第２の予測画像データを基に、前記第１の符号化データを復号する第３の手順と
を前記コンピュータに実行させるプログラム。
【符号の説明】
【０１１５】
１…通信システム、２…符号化装置、３…復号装置、１０…階層化回路、１１…遅延回路、１２…下位レイヤ符号化回路、１３…変換回路、１４…上位レイヤ符号化回路、１５…多重化回路、２１…イントラフィールド予測画像生成回路、２２…イントラフレーム予測画像生成回路、２３，１２３…画面並べ替え回路、３１，１３１…演算回路、３２，１３２…直交変換回路、３３，１３３…量子化回路、３４，１３４…レート制御回路、３５，１３５…可逆符号化回路、３６，１３６…バッファメモリ、３７，１３７…逆量子化回路、３８，１３８…逆直交変換回路、３９，１３９…加算回路、４０，１４０…デブロックフィルタ、４１，１４１…フレームメモリ、４２，１４２…イントラ予測回路、４３，１４３…動き予測・補償回路、５１…分離回路、５２…遅延回路、５３…下位レイヤ復号回路、５４…変換回路、５５…上位レイヤ復号回路、５６…再構成回路、６０，１６０…蓄積バッファ、６１，１６１…可逆復号回路、６２，１６２…逆量子化回路、６３，１６３…逆直交変換回路、６４，１６４…加算回路、６５，１６５…デブロックフィルタ、６６，１６６…フレームメモリ、６７，１６７…画面並べ替えバッファ、６９，１６９…イントラ予測回路、７０，１７０…動き予測・補償回路、１４５…下位レイヤ予測回路
【図１】
0005382032.tif 000004
【図２】
0005382032.tif 000005
【図３】
0005382032.tif 000006
【図４】
0005382032.tif 000007
【図５】
0005382032.tif 000008
【図６】
0005382032.tif 000009
【図７】
0005382032.tif 000010
【図８】
0005382032.tif 000011
【図９】
0005382032.tif 000012
【図１０】
0005382032.tif 000013
【図１１】
0005382032.tif 000014
【図１２】
0005382032.tif 000015
【図１３】
0005382032.tif 000016
【図１４】
0005382032.tif 000017
【図１５】
0005382032.tif 000018
【図１６】
0005382032.tif 000019
【図１７】
0005382032.tif 000020
【図１８】
0005382032.tif 000021
【図１９】
0005382032.tif 000022