(57)【特許請求の範囲】
【請求項１】
基板上に絶縁膜を介して、（１１１）面方位が該絶縁膜の膜面に対して垂直方向にある状態を有し、前記（１１１）面方位以外の面方位を有する結晶粒を含むポリシリコン膜の表面を、多数の開口部を有するシャワープレートを介して供給され酸素を含むガスとＫｒガスを主体とする不活性ガスとよりなる混合ガスをマイクロ波でプラズマ励起することにより形成される原子状酸素Ｏ*に曝すことにより、前記ポリシリコン膜の表面にシリコン酸化膜を形成する工程を有することを特徴とするシリコン酸化膜の形成方法。
【請求項２】
前記プラズマは、前記ポリシリコン膜の表面において１０12ｃｍ-3以上の電子密度を有することを特徴とする請求項１記載のシリコン酸化膜の形成方法。
【請求項３】
前記プラズマは、前記ポリシリコン膜の表面において１０Ｖ以下のプラズマ電位を有することを特徴とする請求項１記載のシリコン酸化膜の形成方法。
【請求項４】
基板上に絶縁膜を介して、（１１１）面方位が該絶縁膜の膜面に対して垂直方向にある状態を有し、前記（１１１）面方位以外の面方位を有する結晶粒を含むポリシリコン膜の表面を、多数の開口部を有するシャワープレートを介して供給され窒素と水素を成分元素として含むガスとＡｒまたはＫｒガスを主体とする不活性ガスとよりなる混合ガスをマイクロ波でプラズマ励起することにより形成される窒化水素ラジカルＮＨ*に曝すことにより、前記ポリシリコン膜の表面に窒化膜を形成する工程を有することを特徴とするシリコン窒化膜の形成方法。
【請求項５】
前記プラズマは、前記ポリシリコン膜の表面において１０12ｃｍ-3以上の電子密度を有することを特徴とする請求項４記載のシリコン窒化膜の形成方法。
【請求項６】
前記プラズマは、前記ポリシリコン膜の表面において１０Ｖ以下のプラズマ電位を有することを特徴とする請求項４記載のシリコン窒化膜の形成方法。
【請求項７】
基板上に絶縁膜を介して、（１１１）面方位が該絶縁膜の膜面に対して垂直方向にある状態を有し、前記（１１１）面方位以外の面方位を有する結晶粒を含むポリシリコン膜の表面を、多数の開口部を有するシャワープレートを介して供給されＡｒまたはＫｒを主とする不活性ガスと酸素を成分元素として含むガスと窒素を成分元素として含むガスとの混合ガスをマイクロ波でプラズマ励起することにより形成されたプラズマに曝し、前記ポリシリコン膜の表面をシリコン酸窒化膜に変換する工程を有することを特徴とするシリコン酸窒化膜の形成方法。
【請求項８】
前記プラズマは、前記ポリシリコン膜の表面において１０12ｃｍ-3以上の電子密度を有することを特徴とする請求項７記載のシリコン酸窒化膜の形成方法。
【請求項９】
前記プラズマは、前記ポリシリコン膜の表面において１０Ｖ以下のプラズマ電位を有することを特徴とする請求項７記載のシリコン酸窒化膜の形成方法。
【請求項１０】
ポリシリコン膜上へのシリコン酸化膜の形成方法であって、
処理容器を備え、さらに前記処理容器の一部に被処理基板に平行に延在しプラズマガスを前記被処理基板に向って供給する多数の開口部を有するシャワープレートを備え、さらに前記シャワープレートを介して処理容器内にマイクロ波を照射するマイクロ波放射アンテナを備えたマイクロ波処理装置の処理容器中において、前記シャワープレートから前記処理容器中に、Ｋｒを主体とする不活性ガスと酸素を含むガスとを供給し、前記マイクロ波放射アンテナから前記シャワープレートを介して前記処理容器中にマイクロ波を供給し、前記処理容器中において原子状酸素Ｏ*を含むプラズマを形成する工程と、
前記処理容器中において、基板上に形成されたポリシリコン膜の表面を、前記プラズマにより酸化させ、シリコン酸化膜を形成する工程とよりなり、
前記ポリシリコン膜は、絶縁膜上に、前記絶縁膜の膜面に（１１１）面方位が垂直方向になった状態を安定状態として形成されており、
前記ポリシリコン膜は、前記（１１１）面方位以外の面方位を有する結晶粒を含むことを特徴とするシリコン酸化膜の形成方法。
【請求項１１】
前記プラズマは、前記ポリシリコン膜の表面において１０12ｃｍ-3以上の電子密度を有することを特徴とする請求項１０記載のシリコン酸化膜の形成方法。
【請求項１２】
前記プラズマは、前記ポリシリコン膜の表面において１０Ｖ以下のプラズマ電位を有することを特徴とする請求項１０記載のシリコン酸化膜の形成方法。
【請求項１３】
ポリシリコン膜上へのシリコン窒化膜の形成方法であって、
処理容器を備え、さらに前記処理容器の一部に被処理基板に平行に延在しプラズマガスを前記被処理基板に向って供給する多数の開口部を有するシャワープレートを備え、さらに前記シャワープレートを介して処理容器内にマイクロ波を照射するマイクロ波放射アンテナを備えたマイクロ波処理装置の処理容器中において、前記シャワープレートから前記処理容器中に、ＡｒまたはＫｒを主体とする不活性ガスと窒素と水素とを含むガスとを供給し、前記マイクロ波放射アンテナから前記シャワープレートを介して前記処理容器中にマイクロ波を供給し、前記処理容器中において窒化水素ラジカルＮＨ*を含むプラズマを形成する工程と、
前記処理容器中において、基板上に形成されたポリシリコン膜の表面を、前記プラズマにより窒化させ、シリコン窒化膜を形成する工程とよりなり、
前記ポリシリコン膜は、絶縁膜上に、前記絶縁膜の膜面に（１１１）面方位が垂直方向になった状態を安定状態として形成されており、
前記ポリシリコン膜は、前記（１１１）面方位以外の面方位を有する結晶粒を含むことを特徴とするシリコン窒化膜の形成方法。
【請求項１４】
前記プラズマは、前記ポリシリコン膜の表面において１０12ｃｍ-3以上の電子密度を有することを特徴とする請求項１３記載のシリコン窒化膜の形成方法。
【請求項１５】
ポリシリコン膜上へのシリコン酸窒化膜の形成方法であって、
処理容器を備え、さらに前記処理容器の一部に被処理基板に平行に延在しプラズマガスを前記被処理基板に向って供給する多数の開口部を有するシャワープレートを備え、さらに前記シャワープレートを介して処理容器内にマイクロ波を照射するマイクロ波放射アンテナを備えたマイクロ波処理装置の処理容器中において、前記シャワープレートから前記処理容器中に、ＡｒまたはＫｒを主体とする不活性ガスと酸素を成分元素として含むガスと窒素を成分元素として含むガスとを供給し、前記マイクロ波放射アンテナから前記シャワープレートを介して前記処理容器中にマイクロ波を供給し、前記処理容器中において原子状酸素Ｏ*および窒化水素ラジカルＮＨ*を含むプラズマを形成する工程と、
前記処理容器中において、基板上に形成されたポリシリコン膜の表面を、前記プラズマにより酸窒化させ、シリコン酸窒化膜を形成する工程とよりなり、
前記ポリシリコン膜は、絶縁膜上に、前記絶縁膜の膜面に（１１１）面方位が垂直方向になった状態を安定状態として形成されており、
前記ポリシリコン膜は、前記（１１１）面方位以外の面方位を有する結晶粒を含むことを特徴とするシリコン酸窒化膜の形成方法。
【請求項１６】
前記窒素を含むガスは、ＮＨ3ガスであることを特徴とする請求項１５記載のシリコン酸窒化膜の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体装置およびその製造方法に係り、特に誘電体膜の形成方法、およびフラッシュメモリ素子を含む電気的に情報の書き換えが可能な不揮発性半導体メモリ素子およびその製造方法に関する。
【０００２】
半導体メモリ装置には、揮発性メモリ装置であるＤＲＡＭやＳＲＡＭ、不揮発性メモリであるマスクＲＯＭやＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ等が含まれるが、メモリセル１個当り１個のトランジスタを有するＥＥＰＲＯＭであるいわゆるフラッシュメモリは小型・大容量・低消費電力を特徴とし、その改良に向けて多大の努力がなされている。特にフラッシュメモリを低電圧で長期間にわたり、安定して駆動するには、均一で優れた膜質の絶縁膜が必要不可欠である。
【背景技術】
【０００３】
まず、従来のフラッシュメモリ素子を、一般的な積層型ゲート（stacked-gate）構造を有するフラッシュメモリ素子の概念を示す図１を参照しながら説明する。
【０００４】
図１を参照するに、フラッシュメモリ素子はシリコン基板１７００上に構成されており、前記シリコン基板１７００中に形成されたソース領域１７０１およびドレイン領域１７０２と、前記シリコン基板１７００上において前記ソース領域１７０１とドレイン領域１７０２との間に形成されたトンネルゲート酸化膜１７０３と、前記トンネルゲート酸化膜１７０３上に形成されたフローティングゲート１７０４とを含み、前記フローティングゲート１７０４上にはシリコン酸化膜１７０５とシリコン窒化膜１７０６とシリコン酸化膜１７０７とが順次積層され、さらに前記シリコン酸化膜１７０７上にはコントロールゲート１７０８が形成されている。すなわち、かかる積層構造のフラッシュメモリセルでは、図１に示されるように、フローティングゲート１７０４とコントロールゲート１７０８が絶縁膜１７０５、１７０６および１７０７よりなる絶縁構造を間に挟むように積層されている。
【０００５】
前記フローティングゲート１７０４とコントロールゲート１７０５間に設けられる前記絶縁構造は、フローティングゲート１７０４とコントロールゲート１７０５との間のリーク電流を抑えるため、このように窒化物膜１７０６を酸化物膜１７０５および１７０７で挟持した、いわゆるＯＮＯ構造を有するのが一般的である。通常のフラッシュメモリ素子では、トンネルゲート酸化膜１７０３およびシリコン酸化膜１７０５は熱酸化法で、また、シリコン窒化膜１７０６、シリコン酸化膜１７０７はＣＶＤ法で形成される。シリコン酸化膜１７０５はＣＶＤで形成される場合もある。トンネルゲート酸化膜１７０３の膜厚は８ｎｍ程度および絶縁膜１７０５、１７０６、１７０７の膜厚の総和は酸化膜厚換算で１５ｎｍ程度である。また、このメモリセルの他に、３〜７ｎｍ程度の厚さのゲート酸化膜を有する低電圧用トランジスタと１５〜３０ｎｍ厚さのゲート酸化膜を有する高電圧用トランジスタが同一シリコン上に形成される。
【０００６】
このように構成された積層構造のフラッシュメモリセルでは、例えば一例として、情報の書き込み時にドレイン１７０２に約５〜７Ｖを印加し、さらにコントロールゲート１７０８に１２Ｖ程度以上の高電圧を印加することにより、ドレイン領域１７０２付近に発生するチャネルホット電子をトンネル絶縁膜１７０３を通してフローティングゲートに蓄積する。また、このようにして蓄積された電子を消去するときには、ドレイン領域１７０２をフローティングにし、コントロールゲート１７０８を接地し、ソース領域１７０１に１２Ｖ程度以上の高電圧を印加することで、前記フローティングゲート１７０４に蓄積された電子を前記ソース領域１７０１に引き抜く。
【０００７】
しかし、かかる従来のフラッシュメモリ素子は、情報の書き込み及び消去動作時に高電圧を必要とし、かかる高電圧の印加によって多量の基板電流が発生して、トンネル絶縁膜が劣化し、素子の特性の低下を招くという問題点があった。また、高電圧印加が原因となって、書き換え回数の制限や過消去等の問題を内包していた。
【０００８】
従来のフラッシュメモリ素子において高電圧を印加しなければならない原因は、絶縁膜１７０５、１７０６および１７０７からなるＯＮＯ膜の膜厚が厚いことにある。
【０００９】
従来の成膜技術では、フローティングゲート１７０４上に前記絶縁膜１７０５として酸化膜を形成する際に熱酸化等の高温処理を使うとポリシリコンゲート１７０４と前記酸化膜との界面がサーマルバジェット等の影響で粗悪になってしまう問題が生じていた。一方、この問題を回避するためにＣＶＤ等の低温処理でかかる酸化膜を形成しようとした場合、高品質で薄膜の酸化膜を形成することが困難であった。このような理由で、従来のフラッシュメモリ素子では絶縁膜１７０５、１７０６、１７０７の膜厚を厚くすることで絶縁膜のリーク電流を抑制せざるを得なかった。
【００１０】
しかし絶縁膜１７０５、１７０６、１７０７の膜厚を厚くしなければならないことから、かかる従来のフラッシュメモリ素子では書き込みおよび消去電圧が必然的に高くなってしまい、その結果、前記トンネルゲート絶縁膜１７０３も、高電圧に耐えるよう厚くする必要があった。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
そこで、本発明は上記の課題を解決した新規で有用なフラッシュメモリ素子およびその製造方法、および絶縁膜の形成方法を提供することを概括的課題とする。
【００１２】
本発明のより具体的な課題は、リーク電流を生じることなくトンネルゲート絶縁膜やフローティングゲートとコントロールゲートとの間の絶縁膜の膜厚を減少させることができ、低電圧で書き込み消去が可能な、低温で形成された高品質な絶縁膜を有する信頼性の高い高性能なフラッシュメモリ素子、およびその製造方法を提供することにある。
【００１３】
本発明の他の課題は、ポリシリコン上において高品質な絶縁膜を形成できる絶縁膜の形成方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の他の課題は、
シリコン基板と、
前記シリコン基板上にトンネル絶縁膜を介して形成された第１の電極と、
前記第１の電極上に絶縁膜を挟んで形成された第２の電極とよりなるフラッシュメモリ素子において、前記第１の電極表面にはポリシリコンが存在し、
前記絶縁膜は少なくともシリコン酸化膜とシリコン窒化膜を１層ずつ含む積層構造を有し、前記シリコン酸化膜の少なくとも一部に１０10ｃｍ-2以上の面密度のＫｒを含有することを特徴とするフラッシュメモリ素子を提供することにある。
【００１５】
本発明によれば、フラッシュメモリ素子においてフローティングゲート電極とコントロールゲート電極との間の絶縁膜を、原子状酸素Ｏ*あるいは窒化水素ラジカルＮＨ*を効率よく形成するＡｒまたはＫｒプラズマ中における酸化反応あるいは窒化反応により形成することにより、前記絶縁膜の膜質が向上し、これに伴いリーク電流を増やすことなく前記絶縁膜の膜厚を低減することができる。その結果、本発明のフラッシュメモリ素子は低電圧で高速動作が可能で、また長い寿命を有する。
【００１６】
本発明のその他の課題は、
シリコン基板と、前記シリコン基板上に絶縁膜を介して形成されたポリシリコンよりなる第１の電極と、前記第１の電極上に電極間絶縁膜を挟んで形成された第２の電極とよりなり、前記電極間絶縁膜は少なくともシリコン酸化膜とシリコン窒化膜を１層ずつ含む積層構造を有するフラッシュメモリ素子の製造方法であって、前記シリコン酸化膜は、
ＣＶＤ法により堆積されたシリコン酸化膜を、酸素を含むガスとＫｒガスを主体とする不活性ガスとよりなる混合ガスにマイクロ波によりプラズマを励起することで形成される原子状酸素Ｏ*に曝すことにより形成されることを特徴とするフラッシュメモリ素子の製造方法を提供することにある。
【００１７】
本発明によれば、前記電極間絶縁膜として優れたリーク電流特性を有する酸化膜が得られるため、簡単な構成で、フローティングゲート電極中に安定に電荷を保持でき、低電圧駆動が可能なフラッシュメモリを実現することができる。
【００１８】
本発明のその他の課題は、
シリコン基板と、前記シリコン基板上に絶縁膜を介して形成されたポリシリコンよりなる第１の電極と、前記第１の電極上に電極間絶縁膜を挟んで形成された第２の電極とよりなり、前記電極間絶縁膜は少なくともシリコン酸化膜とシリコン窒化膜を１層ずつ含む積層構造を有するフラッシュメモリ素子の製造方法であって、前記シリコン窒化膜は、
ＣＶＤ法により堆積されたシリコン窒化膜を、ＮＨ3ガスまたはＮ2およびＨ2を含むガスとＡｒまたはＫｒガスを主体とするガスとよりなる混合ガスにマイクロ波によりプラズマを励起することで形成された窒化水素ラジカルＮＨ*に曝すことで形成されることを特徴とするフラッシュメモリ素子の製造方法を提供することにある。
【００１９】
本発明によれば、前記電極間絶縁膜として優れたリーク電流特性を有する窒化膜が得られるため、簡単な構成で、フローティングゲート電極中に安定に電荷を保持でき、低電圧駆動が可能なフラッシュメモリを実現することができる。
本発明のその他の課題は、
基板上にポリシリコン膜を堆積する工程と、
前記ポリシリコン膜の表面を、酸素を含むガスとＫｒガスを主体とする不活性ガスとよりなる混合ガスにマイクロ波によりプラズマを励起することで形成される原子状酸素Ｏ*に曝すことにより、前記ポリシリコン膜の表面にシリコン酸化膜を形成する工程とよりなることを特徴とするシリコン酸化膜の形成方法を提供することにある。
【００２０】
本発明によれば、原子状酸素Ｏ*に曝すことにより、ポリシリコン膜上にシリコン結晶の方位によらず、一様で均質なシリコン酸化膜を形成することが可能になる。かかるシリコン酸化膜は熱酸化膜に匹敵する、優れたリーク電流特性を有し、熱酸化膜の場合と同様なファウラー・ノルトハイム型のトンネリングを生じる。
【００２１】
本発明のその他の課題は、
基板上にポリシリコン膜を堆積する工程と、
前記ポリシリコン膜の表面を、窒素と水素を成分元素として含むガスとＡｒまたはＫｒガスを主体とする不活性ガスとよりなる混合ガスにマイクロ波によりプラズマを励起することで形成される窒化水素ラジカルＮＨ*に曝すことにより、前記ポリシリコン膜の表面に窒化膜を形成する工程とよりなることを特徴とするシリコン窒化膜の形成方法を提供することにある。
【００２２】
本発明によれば、ポリシリコン膜の表面に、優れた特性の窒化膜を形成することが可能になる。
【００２３】
本発明のその他の課題は、
基板上にポリシリコン層を堆積する工程と、
前記ポリシリコン層を、ＡｒまたはＫｒを主とする不活性ガスと酸素を成分元素として含むガスと窒素を成分元素として含むガスとの混合ガス中にマイクロ波により励起・形成されたプラズマに曝し、前記ポリシリコン膜の表面を誘電体膜に変換する工程とよりなることを特徴とする誘電体膜の形成方法を提供することにある。
【００２４】
本発明によれば、前記ポリシリコン膜の表面に、優れた特性の酸窒化膜を形成することが可能になる。
【００２５】
本発明のその他の課題は、
シリコン基板と、前記シリコン基板上に絶縁膜を介して形成されたポリシリコンよりなる第１の電極と、前記第１の電極上に電極間酸化膜を挟んで形成された第２の電極とよりなるフラッシュメモリ素子の製造方法であって、前記電極間酸化膜は、
前記シリコン基板上にポリシリコン膜を前記第１の電極として堆積する工程と、
前記ポリシリコン膜の表面を、酸素を含むガスとＫｒガスを主体とする不活性ガスとよりなる混合ガスにマイクロ波によりプラズマを励起することで形成される原子状酸素Ｏ*に曝すことにより形成されることを特徴とすることを特徴とするフラッシュメモリ素子の製造方法を提供することにある。
【００２６】
本発明によれば、前記電極間酸化膜として優れたリーク電流特性を有する酸化膜が得られるため、簡単な構成で、フローティングゲート電極中に安定に電荷を保持でき、低電圧駆動が可能なフラッシュメモリを実現することができる。
【００２７】
本発明のその他の課題は、
シリコン基板と、前記シリコン基板上に絶縁膜を介して形成されたポリシリコンよりなる第１の電極と、前記第１の電極上に電極間窒化膜を挟んで形成された第２の電極とよりなるフラッシュメモリ素子の製造方法であって、前記電極間窒化膜は、
前記シリコン基板上にポリシリコン膜を前記第１の電極として堆積する工程と、
前記ポリシリコン膜の表面を、窒素と水素を含むガスとＡｒまたはＫｒガスを主体とする不活性ガスとよりなる混合ガスにマイクロ波によりプラズマを励起することで形成される窒化水素ラジカルＮＨ*に曝すことにより形成されることを特徴とするシリコン窒化膜の形成方法を提供することにある。
【００２８】
本発明によれば、前記電極間窒化膜として優れたリーク電流特性の窒化膜が得られるため、簡単な構成で、フローティングゲート電極中に安定に電荷を保持でき、低電圧駆動が可能なフラッシュメモリ素子を実現することができる。
【００２９】
本発明の他の課題は、
シリコン基板と、前記シリコン基板上に絶縁膜を介して形成されたポリシリコンよりなる第１の電極と、前記第１の電極上に電極間酸窒化膜を挟んで形成された第２の電極とよりなるフラッシュメモリ素子の製造方法であって、前記電極間酸窒化膜は、
前記シリコン基板上にポリシリコン膜を前記第１の電極として堆積する工程と、
前記ポリシリコン層を、ＡｒまたはＫｒを主とする不活性ガスと酸素および窒素を含むガスとの混合ガス中にマイクロ波により励起・形成されたプラズマに曝し、前記ポリシリコン膜の表面をシリコン酸窒化膜に変換する工程とにより形成されることを特徴とするフラッシュメモリの製造方法を提供することにある。
【００３０】
本発明によれば、電極間酸窒化膜として、優れたリーク電流特性を有する酸窒化膜が得られるため、フローティングゲート電極中に安定に電荷を保持でき、低電圧駆動が可能なフラッシュメモリ素子を実現することが可能である。
【００３１】
本発明のその他の課題は、
ポリシリコン膜上へのシリコン酸化膜の形成方法であって、
処理容器を備え、さらに前記処理容器の一部に被処理基板に平行に延在しプラズマガスを前記被処理基板に向って供給する多数の開口部を有するシャワープレートを備え、さらに前記シャワープレートを介して処理容器内にマイクロ波を照射するマイクロ波放射アンテナを備えたマイクロ波処理装置の処理容器中において、前記シャワープレートから前記処理容器中に、Ｋｒを主体とするガスと酸素を含むガスとを供給し、前記マイクロ波放射アンテナから前記シャワープレートを介して前記処理容器中にマイクロ波を供給し、前記処理容器中において原子状酸素Ｏ*を含むプラズマを形成する工程と、
前記処理容器中において、基板上に形成されたポリシリコン膜の表面を、前記プラズマにより酸化させ、シリコン酸化膜を形成する工程とよりなることを特徴とするシリコン酸化膜の形成方法を提供することにある。
【００３２】
本発明によれば、シャワープレートから一様に供給されるプラズマガスをマイクロ波により励起することで、処理室中に電子温度の低い高密度プラズマを形成でき、かかるプラズマにより、ポリシリコン膜を酸化する原子状酸素が効率的に形成される。このようにしてＫｒプラズマにより形成されたシリコン酸化膜は下地となりＳｉ結晶の方位に依存せず、従ってポリシリコン膜上に一様に形成される。かかるシリコン酸化膜は界面準位が少なく、リーク電流が少ない好ましい特徴を有する。本発明では前記ポリシリコンの酸化処理が５５０°Ｃ以下の低温で可能であり、その結果、かかる酸化処理を行ってもポリシリコン膜中に実質的な粒成長が生じることがなく、かかる粒成長に伴う酸化膜への電界集中等の問題が回避される。
【００３３】
本発明のその他の課題は、
ポリシリコン膜上へのシリコン窒化膜の形成方法であって、
処理容器を備え、さらに前記処理容器の一部に被処理基板に平行に延在しプラズマガスを前記被処理基板に向って供給する多数の開口部を有するシャワープレートを備え、さらに前記シャワープレートを介して処理容器内にマイクロ波を照射するマイクロ波放射アンテナを備えたマイクロ波処理装置の処理容器中において、前記シャワープレートから前記処理容器中に、ＡｒまたはＫｒを主体とするガスと窒素と水素とを含むガスとを供給し、前記マイクロ波放射アンテナから前記シャワープレートを介して前記処理容器中にマイクロ波を供給し、前記処理容器中において窒化水素ラジカルＮＨ*を含むプラズマを形成する工程と、
前記処理容器中において、基板上に形成されたポリシリコン膜の表面を、前記プラズマにより窒化させ、シリコン窒化膜を形成する工程とよりなることを特徴とするシリコン窒化膜の形成方法を提供することにある。
【００３４】
本発明によれば、シャワープレートから一様に供給されるプラズマガスをマイクロ波により励起することで、処理室中に電子温度の低い高密度プラズマを形成でき、かかるプラズマにより、ポリシリコン膜を窒化する窒化水素ラジカルＮＨ*が効率的に形成される。このようにしてＫｒプラズマにより形成されたシリコン窒化膜は低温で形成されているにもかかわらず、リーク電流が少ない好ましい特徴を有する。
【００３５】
本発明の他の課題は、
シリコン基板と、前記シリコン基板上にトンネル絶縁膜を介して形成された第１の電極と、前記第１の電極上に絶縁膜を挟んで形成された第２の電極とよりなり、前記絶縁膜は少なくともシリコン酸化膜とシリコン窒化膜を１層ずつ含む積層構造を有するフラッシュメモリ素子の製造方法であって、
前記シリコン酸化膜は、処理室中に酸素を含むガスとＫｒガスを主体とするガスを導入し、マイクロ波により前記処理室中においてプラズマを励起することにより形成されることを特徴とするフラッシュメモリ素子の製造方法を提供することにある。
【００３６】
本発明によれば、前記第1の電極表面を原子状酸素Ｏ*を効率よく形成するＫｒプラズマ中において、低温で酸化処理することが可能になり、その結果前記シリコン酸化膜として界面準位の少ない、またリーク電流の小さい酸化膜を得ることができる。
【００３７】
本発明の他の課題は、
シリコン基板と、前記シリコン基板上にトンネル絶縁膜を介して形成された第１の電極と、前記第１の電極上に絶縁膜を挟んで形成された第２の電極とよりなり、前記絶縁膜は少なくともシリコン酸化膜とシリコン窒化膜を１層ずつ含む積層構造を有するフラッシュメモリ素子の製造方法であって、
前記シリコン窒化膜は、処理室中にＮＨ3ガスまたはＮ2およびＨ2を含むガスとＡｒまたはＫｒガスを主体とするガスを導入し、マイクロ波により前記処理室中にプラズマを励起することにより形成されることを特徴とするフラッシュメモリ素子の製造方法を提供することにある。
【００３８】
本発明によれば、前記第1の電極表面を窒化水素ラジカルＮＨ*を効率よく形成するＡｒまたはＫｒプラズマ中において、低温で窒化処理することが可能になり、その結果前記シリコン窒化膜としてリーク電流の少ない窒化膜を得ることができる。
【発明の効果】
【００３９】
本発明によれば、５５０℃以下の低温の新規なプラズマ酸化・窒化で成膜したＫｒを含有する絶縁膜を使用することで、１０００°Ｃ程度の高温で成膜したシリコン熱酸化膜およびＣＶＤ成膜したシリコン窒化膜と同程度ないしはそれより優れた特性、信頼性を有する高品質はシリコン酸化膜、シリコン窒化膜あるいはシリコン酸窒化膜をポリシリコン上に形成することが可能になり、低電圧で書き換え動作が可能で、電荷保持特性の優れた高品質で高性能なフラッシュメモリ素子を実現することが可能となった。
【００４０】
本発明のその他の特徴および利点は、以下に図面を参照しながら行う発明の詳細な説明より明らかとなろう。
【図面の簡単な説明】
【００４１】
【図１】従来のフラッシュメモリ素子の断面構造の概略断面構造を示す図である。
【図２】ラジアルラインスロットアンテナを用いたプラズマ装置の概念を示す図である。
【図３】本発明の第１実施例により形成された酸化膜について、得られた酸化膜厚と処理室内のガス圧力との関係を示す図である。
【図４】本発明の第１実施例により形成された酸化膜について、得られた酸化膜厚の酸化時間依存性を示す図である。
【図５】本発明の第１実施例によるシリコン酸化膜中のＫｒ密度の深さ方向分布を示す図である。
【図６】本発明の第１実施例によるシリコン酸化膜の界面準位密度を示す図である。
【図７】本発明の第１実施例によるシリコン酸化膜中の界面準位密度と絶縁耐圧との関係を示す図である。
【図８】（Ａ），（Ｂ）は、本発明の第１実施例において得られたシリコン酸化膜中の界面準位密度および絶縁耐圧と、処理室内の全圧との関係を示す図である。
【図９】本発明の第２実施例により形成された窒化膜について、窒化膜厚の処理室内ガス圧力依存性を示す図である。
【図１０】本発明の第２実施例によるシリコン窒化膜の電流電圧特性を示す図である。
【図１１Ａ】本発明の第３実施例によるポリシリコン膜の酸化処理、窒化処理および酸窒化処理を示す図である。
【図１１Ｂ】本発明の第３実施例によるポリシリコン膜の酸化処理、窒化処理および酸窒化処理を示す図である。
【図１２】本発明の第３実施例によるポリシリコン膜の酸化処理について、得られた酸化膜厚の酸化時間依存性を示す図である。
【図１３Ａ】本発明の第３実施例によるポリシリコン膜の酸化処理に伴う表面状態の変化を示す図である。
【図１３Ｂ】本発明の第３実施例によるポリシリコン膜の酸化処理に伴う表面状態の変化を示す図である。
【図１３Ｃ】本発明の第３実施例によるポリシリコン膜の酸化処理に伴う表面状態の変化を示す図である。
【図１４Ａ】ポリシリコン膜を熱酸化処理した場合の表面状態の変化を示す図である。
【図１４Ｂ】ポリシリコン膜を熱酸化処理した場合の表面状態の変化を示す図である。
【図１５Ａ】本発明の第３実施例により形成されたポリシリコン膜の透過型電子顕微鏡像を示す図である。
【図１５Ｂ】本発明の第３実施例により形成されたポリシリコン膜の透過型電子顕微鏡像を示す図である。
【図１６】本発明の第３実施例によりポリシリコン上に形成された酸化膜の電気的特性を、熱酸化膜と比較して示す図である。
【図１７】本発明の第３実施例によりポリシリコン上に形成された酸化膜の電気的特性を、熱酸化膜と比較して示す図である。
【図１８】本発明の第４実施例によるフラッシュメモリ素子の断面構造を示す図である。
【図１９】本発明の第５実施例によるフラッシュメモリ素子の断面構造を示す図である。
【図２０】本発明の第５実施例によるフラッシュメモリ素子の製造工程を示す図である。
【図２１】本発明の第５実施例によるフラッシュメモリ素子の製造工程を示す図である。
【図２２】本発明の第５実施例によるフラッシュメモリ素子の製造工程を示す図である。
【図２３】本発明の第５実施例によるフラッシュメモリ素子の製造工程を示す図である。
【図２４】本発明の第６実施例によるフラッシュメモリ素子の断面構造を示す図である。
【図２５】本発明の第７実施例によるフラッシュメモリ素子の断面構造を示す図である。
【発明を実施するための形態】
【００４２】
以下に、本発明を実施例をあげて詳細に説明する。
【００４３】
［第１実施例］
まずは、プラズマを用いた低温の酸化膜形成について述べる。
【００４４】
図２は、本発明の酸化方法を実現するための、ラジアルラインスロットアンテナを用いたマイクロ波プラズマ処理装置の一例を示す断面図である（ＷＯ９８／３３３６２号公報参照）。本実施例においては、酸化膜形成時のためにＫｒをプラズマ励起ガスとして使用していることに新規な特徴がある。
【００４５】
図２を参照するに、前記マイクロ波プラズマ処理装置は被処理基板１０３を保持する試料台１０４を備えた真空容器（処理室）１０１を有し、前記処理室１０１内を真空にし、前記処理室１０１の壁面の一部に形成したシャワープレート１０２からＫｒガスおよびＯ2ガスを導入することで処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度に設定する。さらにシリコンウェハ等の円形状の基板を前記被処理基板１０３として加熱機構を持つ試料台１０４に置き、試料の温度を４００℃程度に設定する。この温度設定は２００−５５０℃の範囲であるのが好ましく、この範囲内であれは以下に述べる結果はほとんど同様のものとなる。
【００４６】
次に外部のマイクロ波源に接続された同軸導波管１０５から、ラジアルラインスロットアンテナ１０６および誘電体板１０７を通して、処理室１０１内に２．４５ＧＨｚのマイクロ波を供給し、処理室１０１内に高密度のプラズマを生成する。供給するマイクロ波の周波数が９００ＭＨｚ以上１０ＧＨｚ以下の範囲にあれば、以下に述べる結果はほとんど同様のものとなる。シャワープレート１０２と基板１０３の間隔は、本実施例では６ｃｍにしてある。この間隔は狭いほうがより高速な成膜が可能となる。
【００４７】
図２のマイクロ波プラズマ処理装置では、前記被処理基板１０３の表面において１×１０12ｃｍ-3を超えるプラズマ密度を実現することができる。また形成される高密度プラズマはマイクロ波により励起されるため電子温度が低く、被処理基板１０３の表面におけるプラズマ電位は１０Ｖ以下となる。このため被処理基板１０３表面がプラズマにより損傷することがなく、また処理室１０１のプラズマスパッタリングが生じないため、被処理基板１０３が汚染されることもない。またプラズマ処理がシャワープレート１０２と被処理基板１０３との間の狭い空間においてなされるため、反応生成物は前記空間を速やかに側方へと流れ、試料保持台１０４の周囲に形成された大容積の空間から排気されるため、非常に均一な処理が可能である。
【００４８】
このようにして形成されたＫｒガスとＯ2ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＫｒ*とＯ2分子が衝突し、原子状酸素Ｏ*が効率よく発生し、この原子状酸素により基板表面が酸化される。従来のシリコン表面の酸化はＨ2Ｏ分子あるいはＯ2分子により行われ、処理温度は８００℃以上と極めて高いものであったが、本発明の原子状酸素による酸化は、５５０℃以下と十分に低い温度で可能である。
【００４９】
Ｋｒ*とＯ2の衝突機会を大きくするには、処理室１０１内の圧力が高い方が望ましいが、あまり高くすると、発生したＯ*同志が衝突し、Ｏ2分子に戻ってしまう。このため当然ながら、最適ガス圧力が存在する。
【００５０】
図３に、前記処理室１０１内でのＫｒと酸素の圧力比をＫｒ９７％，酸素３％に維持しながら処理室１０１の全圧を変えたときの、得られる酸化膜の厚さを示す。ただし図３の実験では、シリコン基板温度を４００°Ｃに設定し、酸化処理を１０分間行っている。
【００５１】
図３を参照するに、前記処理室１０１内のガス圧が１Ｔｏｒｒの時に得られる酸化膜の膜厚は最大になり、この圧力ないしはその近傍の酸化条件が最適であることがわかる。しかも、この最適圧力は基板シリコンの面方位が１００面でも１１１面でも変わらない。
【００５２】
図４は、前記Ｋｒ／Ｏ2高密度プラズマを用いたシリコン基板表面の酸化処理の際に得られる酸化膜の膜厚と酸化時間との関係を示す。ただし図４中には、シリコン基板の面配向が（１００）面と（１１１）面の場合の両方の結果を示している。また図４には、従来の９００℃のドライ熱酸化による酸化時間依存性をも示している。
【００５３】
図４を参照するに、基板温度４００°Ｃ、処理室内圧力１ＴｏｒｒでのＫｒ／Ｏ2高密度プラズマ酸化処理による酸化速度は、基板温度９００°Ｃでの大気圧ドライＯ2酸化の際の酸化速度よりも速いことがわかる。
【００５４】
また、従来の９００℃ドライ熱酸化では（１１１）面方位シリコンの方が（１００）面方位シリコンよりも酸化膜の成長速度が速いが、Ｋｒ／Ｏ2高密度プラズマ酸化では、逆に（１１１）面方位シリコンの方が（１００）面方位シリコンよりも成長速度が遅くなっているのがわかる。本来Ｓｉ基板では（１１１）面方位の方が（１００）面よりもシリコンの面原子密度が多いので、酸素ラジカルの供給量が同じであれば酸化速度は（１１１）面の方が（１００）面よりも遅くなるはずである。Ｋｒ／Ｏ2高密度プラズマを用いたシリコン基板表面酸化では、この予測通りになっており、（１１１）面上にも（１００）面と同様に、緻密な酸化膜が形成されていると考えられる。これに対し従来の熱酸化処理では、（１１１）面の酸化速度の方が（１００）面の酸化速度よりも大きくなっているが、このことは形成されている（１１１）面の酸化膜が（１００）面上に形成された酸化膜に比べ疎であることを示している。
【００５５】
図５は、上記の手順で形成されるシリコン酸化膜中のＫｒ密度の深さ方向分布を、全反射蛍光Ｘ線分光装置を用いて調べたものである。ただし図５の実験では、シリコン酸化膜の形成は、Ｋｒ中の酸素分圧を３％、処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）とし、基板温度を４００°Ｃに設定して行っている。
【００５６】
図５を参照するに、Ｋｒの面密度はシリコン／シリコン酸化膜界面に近接するにつれて減少するが、シリコン酸化膜表面では２×１０11ｃｍ-2程度の密度で含まれる。すなわち図５は、Ｋｒ／Ｏ2高密度プラズマを用いたシリコン基板表面酸化で形成されるシリコン酸化膜は、膜厚が４ｎｍ以上の場合にはＫｒ濃度が実質的に一定で、シリコン／シリコン酸化膜の界面に向かってＫｒ濃度が減少する膜となることを示している。本発明のシリコン酸化膜形成方法によれば、１０10ｃｍ-2以上の面密度のＫｒがシリコン酸化膜中に含有される。図５の結果は、（１００）面上においても、また（１１１）面上においても、同様に得られる。
【００５７】
図６は、酸化膜の界面準位密度を、低周波Ｃ−Ｖ測定から求めた結果である。シリコン酸化膜の形成は図２に示した装置を用いて、基板温度４００度で成膜した。希ガス中の酸素の分圧は３％、処理室内の圧力は１Ｔｏｒｒ（約１３３Ｐａ）に固定した。比較のために、９００度酸素１００％の雰囲気で成膜した熱酸化膜の界面準位密度も同時に示す。
【００５８】
図６を参照するに、Ｋｒガスを用いて成膜した酸化膜の界面準位密度は（１００）面、（１１１）面とも低く、９００℃のドライ酸化雰囲気で成膜した（１００）面に形成した熱酸化膜の界面準位密度と同等であることがわかる。これに対し、（１１１）面に形成した熱酸化膜の界面準位密度はこれらに比べ１桁以上大きい。
【００５９】
これは次のような機構によると考えられる。
【００６０】
シリコン結晶を酸化膜側からみると、（１００）面ではシリコン原子の結合手が２本、（１１１）面ではシリコンの結合手が１本と３本交互に現れる。そこで従来の（１１１）面の熱酸化処理では、（１１１）面においてあるシリコン原子の３本の結合手に酸素原子が結合してしまうと、そのシリコン原子の後ろ側の結合手が伸びてウィークボンドになったり、切れてダングリングボンドになったりして界面準位が増加してしまう。
【００６１】
これに対し、ＫｒとＯ2の混合ガスの高密度励起プラズマ酸化を行うと、中間励起状態にあるＫｒ*とＯ2分子が衝突し原子状酸素Ｏ*が効率よく発生し、この原子状酸素がウィークボンドやダングリングボンドのところに効率よく達してシリコン−酸素の新たな結合をつくることで、（１１１）面においても界面準位を低減すると考えられる。
【００６２】
シリコン酸化膜成膜雰囲気におけるＫｒ中での酸素の分圧と、シリコン酸化膜の絶縁耐圧、および、成膜されたシリコン酸化膜中の界面順位密度の関係を、処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）で成膜して測定すると、（１００）面、（１１１）面とも同様の結果が得られ、Ｋｒ中の酸素分圧が３％のとき、界面順位密度は最小となり、熱酸化膜中での界面順位密度と同等の値が得られる。また、シリコン酸化膜の絶縁耐圧も、酸素分圧３％付近で最大となる。このことから、Ｋｒ／Ｏ2混合ガスを用いて酸化を行うときの、酸素分圧は２−４％が好適である。
【００６３】
図７は、シリコン酸化膜成膜時の圧力と、シリコン酸化膜の絶縁耐圧、界面順位密度の関係である。このとき酸素の分圧は３％としている。
【００６４】
図７を参照するに、成膜時の圧力が１Ｔｏｒｒ付近でシリコン酸化膜の絶縁耐圧は最大となり、界面順位密度は最小となることがわかる。図７の結果から、Ｋｒ／Ｏ2混合ガスを用いて酸化膜を形成する場合の圧力は、８００−１２００ｍＴｏｒｒが最適であることがわかる。図７の結果は、（１００）面上においても、また（１１１）面上においても、同様に得られる。
【００６５】
この他、酸化膜の耐圧特性、リーク特性、ホットキャリア耐性、ストレス電流を流したときのシリコン酸化膜が破壊に至るまでの電荷量ＱＢＤ（Ｃｈａｒｇｅ−ｔｏ−Ｂｒｅａｋｄｏｗｎ）などの電気的特性、信頼性的特性に関して、Ｋｒ／Ｏ2高密度プラズマを用いたシリコン基板表面酸化による酸化膜は、９００℃の熱酸化と同様の良好な特性が得られた。
【００６６】
図８（Ａ），（Ｂ）は、得られたシリコン酸化膜のストレス電流誘起リーク電流特性を、従来の熱酸化膜の場合と比較して示す。ただし図８（Ａ），（Ｂ）において酸化膜の膜厚は３．２ｎｍとしている。
【００６７】
図８（Ａ），（Ｂ）を参照するに、従来の熱酸化膜では電荷を注入するとリーク電流が増加するのに対して、本発明のＫｒ／Ｏ2によるプラズマ酸化では１００Ｃ／ｃｍ2の電荷を注入しても電流特性に変化がないことがわかる。すなわち、本発明のシリコン酸化膜ではトンネル電流を流しても酸化膜が劣化に至るまでの寿命が極めて長く、フラッシュメモリ素子のトンネル酸化膜として用いるのに最適である。
【００６８】
上述したように、Ｋｒ／Ｏ2高密度プラズマにより成長した酸化膜は、４００℃という低温で酸化しているにもかかわらず、（１００）面、（１１１）面とも、従来の（１００）面の高温熱酸化膜と同等ないしはより優れた特性を示している。こうした効果が得られるのは、酸化膜中にＫｒが含有されることにも起因している。酸化膜中にＫｒが含有されることにより、膜中やＳｉ／ＳｉＯ2界面でのストレスが緩和され、膜中電荷や界面準位密度が低減され、シリコン酸化膜の電気的特性が大幅に改善されるためと考えられる。特に、図５に示されるように、密度において１０10ｃｍ-2以上のＫｒを含むことがシリコン酸化膜の電気的特性、信頼性的特性の改善に寄与していると考えられる。
［第２実施例］
次に、高密度マイクロ波プラズマを用いた低温での窒化膜形成について述べる。
【００６９】
窒化膜形成に使われる装置は図２の装置と同じであり、窒化膜形成時のためにＡｒまたはＫｒをプラズマ励起ガスとして使用する。
【００７０】
すなわち前記真空容器（処理室）１０１内を高真空状態に排気し、シャワープレート１０２から一例としてＡｒガスおよびＮＨ3ガスを導入することにより処理室１０１内の圧力を１００ｍＴｏｒｒ（約１３Ｐａ）程度に設定する。さらにシリコンウェハ等の円形状の基板１０３を前記試料台１０４上に置き、基板温度を約５００°Ｃに設定する。ただし基板温度が４００−５５０℃の範囲内であれば、ほとんど同様の結果が得られる。
【００７１】
次に前記同軸導波管１０５から、ラジアルラインスロットアンテナ１０６および誘電体板１０７を通して処理室内に２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度プラズマを生成する。供給するマイクロ波の周波数が９００ＭＨｚ以上１０ＧＨｚ以下の範囲にあれば、ほとんど同様の結果が得られる。またシャワープレート１０２と基板１０３の間隔は、本実施例では６ｃｍに設定してある。この間隔は狭いほうがより高速な成膜が可能となる。本実施例では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示すが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
【００７２】
本実施例では、プラズマ励起ガスにＡｒを使用しているが、Ｋｒを用いても同様の結果を得ることができる。また、本実施例では、プラズマプロセスガスにＮＨ3を用いているが、Ｎ2とＨ2などの混合ガスを用いても良い。
【００７３】
ＡｒまたはＫｒとＮＨ3（またはＮ2とＨ2）の混合ガスに励起された高密度プラズマ中では、中間励起状態にあるＡｒ*またはＫｒ*により、ＮＨ*ラジカルが効率よく発生し、このＮＨ*ラジカルにより基板表面が窒化される。従来よりシリコン表面の直接窒化についての報告はなく、窒化膜はプラズマＣＶＤ法などにより形成されているが、かかる方法ではトランジスタのゲート膜に使える高品質な窒化膜は得られていなかった。これに対し、本実施例のシリコン窒化によれば、シリコンの面方位を選ばず、（１００）面でも（１１１）面でも、低温で高品質な窒化膜を形成することが可能となる。
【００７４】
ところで、本発明のシリコン窒化膜形成においては、水素が存在することがひとつの重要な要件である。プラズマ中に水素が存在することにより、シリコン窒化膜中および界面のダングリングボンドがＳｉ−Ｈ、Ｎ−Ｈ結合を形成して終端され、その結果シリコン窒化膜および界面の電子トラップが無くなる。Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が本発明の窒化膜に存在することはそれぞれ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを測定することで確認されている。水素が存在することで、ＣＶ特性のヒステリシスも無くなり、シリコン／シリコン窒化膜界面密度も、基板温度を５００℃程度以上にすれば３×１０10ｃｍ-2と低く抑えることが可能である。希ガス（ＡｒまたはＫｒ）とＮ2／Ｈ2の混合ガスを使用してシリコン窒化膜を形成する場合には水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップが急激に減少する。
【００７５】
図９は、上述の手順で作成したシリコン窒化膜厚の圧力依存性を示す。ただしＡｒ：ＮＨ3の分圧比は９８：２、成膜時間は３０分とした。
【００７６】
図９を参照するに、窒化膜の成長速度は処理室１０１内の圧力を下げて希ガス（ＡｒまたはＫｒ）がＮＨ3（またはＮ2／Ｈ2）に与えるエネルギーを増した方が速くなることがわかる。窒化の効率化の観点からは、ガス圧力は５０〜１００ｍＴｏｒｒ（約７〜１３Ｐａ）が好ましい。また、希ガス中のＮＨ3（またはＮ2／Ｈ2）の分圧は１〜１０％の範囲が良く、さらに好ましくは２〜６％が良い。
【００７７】
本実施例のシリコン窒化膜の誘電率は７．９であり、シリコン酸化膜の約２倍のものが得られた。
【００７８】
図１０は、本実施例のシリコン窒化膜の電流電圧特性を示す。ただし図１０に示す結果は、Ａｒ／Ｎ2／Ｈ2ガスを用い、Ａｒ：Ｎ2：Ｈ2の分圧比を９３：５：２に設定し、厚さが４．２ｎｍのシリコン窒化膜（誘電率換算酸化膜２．１ｎｍに相当）を成膜したときのものであり、この結果を図１０では厚さが２．１ｎｍの熱酸化膜と比較して示している。
【００７９】
図１０を参照するに、１Ｖの電圧印加時にシリコン酸化膜より４桁以上も低いリーク電流特性が得られるのがわかる。これは、得られたシリコン窒化膜が、フラッシュメモリ素子においてフローティングゲート電極とコントロールゲート電極間のリーク電流を抑制するのに適した絶縁膜であることを示している。
【００８０】
上述した成膜条件、物性的・電気的特性はシリコンの面方位によらず、（１００）面でも（１１１）面でも同様であり、本実施例によれば、いずれの面方位においても優れた膜質のシリコン窒化膜を得ることができる。本発明の効果は、酸化膜中にＳｉ−Ｈ結合、Ｎ−Ｈ結合だけでなくＡｒまたはＫｒが含有されることにも関係しており、窒化膜中やシリコン／窒化膜界面でのストレスが緩和され、シリコン窒化膜中の固定電荷や界面準位密度が低減されて、電気的特性、信頼性的特性が大幅に改善されるものと考えられる。特に、図５に示されたシリコン酸化膜の場合と同様に、密度において１０10ｃｍ-2以上のＡｒまたはＫｒを含むことがシリコン窒化膜の電気的特性、信頼性的特性の改善に寄与していると考えられる。
【００８１】
［第３実施例］
以上説明した酸化膜および窒化膜形成方法は、ポリシリコンの酸化・窒化に対しても同様に適用され、良質な酸化膜、窒化膜をポリシリコン上に形成することが可能である。
【００８２】
以下、本発明の第３実施例による、ポリシリコン膜上への誘電体膜の形成方法を、図１１（Ａ），（Ｂ）を参照しながら説明する。
【００８３】
図１１（Ａ）を参照するに、絶縁膜２０２で覆われたシリコン基板２０１上にはポリシリコン膜２０３が堆積される。そこで、かかるポリシリコン膜２０３を図１１（Ｂ）の工程で、図２で説明したマイクロ波プラズマ処理装置の処理容器１０１内においてＫｒあるいはＡｒと酸素の高密度混合ガスプラズマに曝すことにより、ポリシリコン膜２０３の表面に、膜質の優れた、すなわち界面準位密度が小さくリーク電流の少ないシリコン酸化膜２０４を得ることができる。
【００８４】
また図１１（Ｂ）の工程で、前記ポリシリコン膜２０３をＫｒあるいはＡｒとＮＨ3あるいはＮ2とＨ2の高密度混合ガスプラズマに曝すことにより、前記ポリシリコン膜２０３の表面に同様な、膜質の優れた窒化膜２０５を得ることができる。
【００８５】
また、図１１（Ｂ）の工程で、前記ポリシリコン膜２０３をＫｒあるいはＡｒと酸素およびＮＨ3、あるいはＮ2とＨ2の高密度混合ガスプラズマに曝すことにより、前記ポリシリコン膜２０３の表面に膜質の優れた酸窒化膜２０６を得ることができる。
【００８６】
絶縁膜上に形成されるポリシリコンは、（１１１）面方位が絶縁膜に対して垂直方向になった状態が安定であり、かつ緻密で結晶性が良く高品質なものとなるが、実際には他の面方位を持った結晶粒もポリシリコン内に存在する。本実施例による酸化膜、窒化膜あるいは酸窒化膜の形成方法によれば、上に説明したように、シリコンの面方位によらず高品質な酸化膜、窒化膜あるいは酸窒化膜を形成することができる。このため、図１１（Ａ），（Ｂ）のプロセスは、フラッシュメモリのフローティング電極である第１ポリシリコンゲート電極等のポリシリコン膜上に薄い高品質な酸化膜、窒化膜および酸窒化膜を低温で形成するのに最適である。また、本発明の酸化膜、窒化膜および酸窒化膜は５５０℃以下の低温で形成できるので、ポリシリコン表面が荒れることがない。
【００８７】
図１２は、（１００）面方位を有するＳｉ基板上に厚さが１００ｎｍの熱酸化膜を形成し、かかる熱酸化膜上にさらに形成された厚さが２００ｎｍのｎ型ポリシリコン膜について行われた酸化膜形成実験の結果を、Ｓｉ基板の（１００）面および（１１１）面を直接に酸化した場合と比較して示す。ただし図１２中、縦軸は形成された酸化膜の厚さを、また横軸は時間を示す。さらに図１２中、▲はこのようにして形成されたポリシリコン膜表面をＫｒ／Ｏ2プラズマにより処理して酸化膜を形成した場合を、●はＳｉ基板の（１００）面をＫｒ／Ｏ2プラズマにより処理して酸化膜を形成した場合を、また■はＳｉ基板の（１１１）面をＫｒ／Ｏ2プラズマにより処理して酸化膜を形成した場合を示す。一方図１２中、○はＳｉ基板の（１００）面を熱酸化した場合を、□はＳｉ基板の（１１１）面を熱酸化した場合を、さらに△はポリシリコン膜の表面を熱酸化した場合を示す。前記Ｋｒ／Ｏ2プラズマ処理は先に図２で説明した装置を使い、処理室１０１の内圧を１Ｔｏｒｒ（約１３３Ｐａ）に、また供給されるＫｒガスと酸素ガスの流量比を９７：３に設定し、温度を４００°Ｃに設定して行っている。これに対し前記熱処理工程は、９００°Ｃの１００％酸素雰囲気中において行っている。図１２の実験では、前記ポリシリコン膜は１０20ｃｍ-3を超えるキャリア濃度にドープされている。
【００８８】
図１２を参照するに、酸化処理にＫｒ／Ｏ2プラズマを使った場合には先にも説明したように（１００）面と（１１１）面の面方位依存性はほとんど見られず、ポリシリコン膜表面を酸化した場合にもほぼ同様の酸化速度が得られていることがわかる。またこの酸化速度は、ポリシリコン膜を熱酸化処理した場合とほとんど同じであることがわかる。これに対し、従来の熱酸化処理では、Ｓｉ基板表面を酸化した場合には酸化速度がはるかに遅く、形成される酸化膜の厚さが薄いことがわかる。
【００８９】
図１２より、酸化処理にＫｒ／Ｏ2プラズマを使った場合、酸化されるＳｉ表面がいずれの面方位の単結晶表面であっても、また粒界を含む多結晶表面であっても、ほぼ同様な酸化速度を得ることができるのがわかる。
【００９０】
図１３Ａは、このようにして形成されたポリシリコン膜の表面を、酸化処理をほどこす前に原子間力顕微鏡で検査した結果を示す。
【００９１】
これに対し図１３Ｂは、図１３Ａの表面をＫｒ／Ｏ2プラズマにより処理した状態、すなわち表面に酸化膜が形成されているポリシリコン表面の状態を示す。さらに図１３Ｃは、図１３Ｂの表面から酸化膜をＨＦ処理により除去した状態のポリシリコン表面の表面を示す。
【００９２】
図１３Ａ〜図１３Ｃを参照するに、前記Ｋｒ／Ｏ2プラズマを使った酸化処理は４００°Ｃ程度の低温でも効率よく実効されるため、ポリシリコン膜中において結晶粒の成長がほとんど生じておらず、表面の荒れが抑制され、形成される酸化膜はほぼ一様な厚さを有することがわかる。
【００９３】
これに対し図１４Ａは図１３Ａのポリシリコン膜を９００°Ｃで熱酸化した場合の酸化膜を含んだ表面状態を、また図１４Ｂは図１４Ａにおいて酸化膜を除去した表面状態を示す。
【００９４】
図１４Ａ，１４Ｂを参照するに、ポリシリコン膜中には熱処理により実質的な結晶粒成長が生じており、その結果ポリシリコン膜の表面が荒れているのがわかる。このように荒れた表面に薄い酸化膜を形成した場合には電界集中の影響を受けやすく、リーク電流特性あるいは耐圧特性に問題が生じる。
【００９５】
図１５Ａ，１５Ｂは、ポリシリコン膜表面に、前記Ｋｒ／Ｏ2プラズマ処理により酸化膜を形成した試料の断面を透過型電子顕微鏡により観察した結果を示す。ただし図１５Ｂは図１５Ａの一部の拡大図になっている。
【００９６】
図１５Ａを参照するに、前記酸化膜（polyoxideと表記）上にはＡｌ層が形成されているが、前記酸化膜はポリシリコン膜表面に一様な厚さで形成されているのがわかる。また図１５Ｂの拡大図を参照するに、前記酸化膜は一様であるのがわかる。
【００９７】
図１６は、このようにしてポリシリコン膜上に得られたシリコン酸化膜の電流密度と印加電界との関係を、熱酸化膜と比較して示す。また図１７は、図１６をファウラー・ノルトハイムプロットで示した図である。
【００９８】
図１６，１７を参照するに、ポリシリコン膜のＫｒ／Ｏ2プラズマによる酸化処理により形成された酸化膜では、トンネル電流は印加電界が５ＭＶ／ｃｍを超えたあたりで立ち上がり、図１７のプロットより、膜中を流れるトンネル電流は、熱酸化膜の場合と同様にファウラー・ノルトハイム型のトンネル電流であることがわかる。また図１７より、Ｋｒ／Ｏ2プラズマによる酸化処理で形成された酸化膜ではトンネル電流のバリア高さφBが、熱酸化膜の場合よりも大きくなり、また降伏電圧も従来の熱酸化膜よりも大きくなっているのがわかる。
【００９９】
［第４実施例］
次に、上述したマイクロ波プラズマを用いた低温での酸化膜形成技術を使用した、本発明の第４実施例によるフラッシュメモリ素子の構成を、図１８を参照しながら説明する。
【０１００】
図１８を参照するに、フラッシュメモリ素子はシリコン基板１００１上に構成されており、前記シリコン基板１００１に形成されたトンネル酸化膜１００２と、前記トンネル酸化膜１００２上に形成されフローティングゲート電極となる第１のポリシリコンゲート電極１００３とを含み、前記ポリシリコンゲート電極１００３上にはシリコン酸化膜１００４が形成され、さらに前記シリコン酸化膜１００４上にはコントロールゲート電極となる第２のポリシリコンゲート電極１００８が形成されている。図１８中、ソース領域、ドレイン領域、コンタクトホール、配線パターンなどの図示は省略して記載している。
【０１０１】
かかる構成のフラッシュメモリ素子において、前記ポリシリコンゲート電極１００３を図２のマイクロ波プラズマ処理装置中において、Ｋｒ／Ｏ2をプラズマガスとした高密度プラズマに曝すことにより、前記酸化膜１００４としてリーク電流の少ない優れた膜が得られるため、前記酸化膜１００４の膜厚を減少させることが可能になり、フラッシュメモリ素子を低電圧で駆動することが可能になる。
【０１０２】
なお、図１８のフラッシュメモリ素子において、前記酸化膜１００４の代わりに、先に説明したＫｒ／ＮＨ3プラズマ処理工程により形成された窒化膜１００５、あるいは先の実施例で説明した酸窒化膜１００９を使うことも可能である。
【０１０３】
［第５実施例］
次に、上述したマイクロ波プラズマを用いた低温の酸化膜と窒化膜の形成技術を使用した、ポリシリコン／シリサイド積層構造のゲート電極を有する高電圧用トランジスタと低電圧用トランジスタを包含する、本発明の第５実施例によるフラッシュメモリ素子の製造工程を説明する。
【０１０４】
図１９は、本実施例によるフラッシュメモリ素子１０００の概略断面構造を示す。
【０１０５】
図１９を参照するに、フラッシュメモリ素子１０００はシリコン基板１００１上に構成されており、前記シリコン基板１００１に形成されたトンネル酸化膜１００２と、前記トンネル酸化膜１００２上に形成されフローティングゲート電極となる第１のポリシリコンゲート電極１００３とを含み、前記ポリシリコンゲート電極１００３上にはシリコン窒化膜１００４と、シリコン酸化膜１００５と、シリコン窒化膜１００６と、シリコン酸化膜１００７とが順次形成され、さらに前記シリコン窒化膜１００７上にはコントロールゲート電極となる第２のポリシリコンゲート電極１００８が形成されている。図１９中、ソース領域、ドレイン領域、コンタクトホール、配線パターンなどの図示は省略して記載している。
【０１０６】
本実施例のフラッシュメモリでは、前記シリコン酸化膜１００２、１００５、１００７が先に説明したシリコン酸化膜形成方法により、また、シリコン窒化膜１００４、１００６が先に説明したシリコン窒化膜形成方法により形成されるので、これらの膜の膜厚を従来の酸化膜、窒化膜の約半分にまで減少させても、良好な電気的特性が保証される。
【０１０７】
次に、本実施例のフラッシュメモリ素子を含む半導体集積回路の製造方法を、図２０〜図２５を参照しながら説明する。
【０１０８】
図２０を参照するに、シリコン基板１１０１上にはフィールド酸化膜１１０２によりフラッシュメモリセル領域Ａと、高電圧用トランジスタ領域Ｂと、低電圧用トランジスタ領域Ｃとが画成されており、各々の領域Ａ〜Ｃにはシリコン酸化膜１１０３が形成されている。前記フィールド酸化膜１１０２は、選択酸化法（ＬＯＣＯＳ法）やシャロートレンチアイソレーション法などで形成することができる。
【０１０９】
本実施例においては、酸化膜および窒化膜形成のためにＫｒをプラズマ励起ガスとして使用する。酸化膜および窒化膜の形成には、図２のマイクロ波プラズマ処理装置を使用する。
【０１１０】
次に図２１の工程において、前記メモリセル領域Ａにおいてシリコン酸化膜１１０３を除去し、さらに前記メモリセル領域Ａにトンネル酸化膜１１０４を約５ｎｍの厚さに形成する。前記トンネル酸化膜１１０４を形成する際には、真空容器（処理室）１０１内を真空にし、シャワープレート１０２からＫｒガスおよびＯ2ガスを導入し、処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度、シリコンウエハの温度を４５０°Ｃに設定し、同軸導波管１０５から供給される周波数が２．５６ＧＨｚのマイクロ波を、ラジアルラインスロットアンテナ１０６および誘電体板１０７を通して処理室内に供給し、高密度のプラズマを生成する。
【０１１１】
図２１の工程では、前記トンネル酸化膜１１０４の形成の後、さらに第１のポリシリコン層１１０５を、前記トンネル酸化膜１１０４を覆うように堆積し、さらに水素ラジカル処理により、堆積したポリシリコン層１１０５の表面を平坦化する。次に、前記高電圧用トランジスタ領域Ｂおよび低電圧用トランジスタ領域Ｃから前記第１ポリシリコン層１１０５をパターニングにより除去し、前記メモリセル領域Ａのトンネル酸化膜１１０４上にのみ、前記第１ポリシリコン１１０５を残す。
【０１１２】
次に図２２の工程において前記図２１の構造上に、下部窒化膜１１０６Ａと下部酸化膜１１０６Ｂと上部窒化膜１１０６Ｃと上部酸化膜１１０６Ｄとを順次形成し、ＮＯＮＯ構造を有する絶縁膜１１０６を、図２のマイクロ波プラズマ処理装置を使って形成する。
【０１１３】
より詳細に説明すると、図２のマイクロ波プラズマ処理装置において真空容器（処理室）１０１内を高真空状態に排気し、さらにシャワープレート１０２からＫｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ（約１３Ｐａ）程度に、またシリコンウェハの温度を５００℃に設定する。そして、この状態で前記同軸導波管１０５からの周波数が２．４５ＧＨｚのマイクロ波をラジアルラインスロットアンテナ１０６および誘電体板１０７を通して処理室内に供給し、処理室内に高密度のプラズマを生成する。その結果、前記ポリシリコン表面には、約２ｎｍの厚さのシリコン窒化膜が、前記下部窒化膜１１０６Ａとして形成される。
【０１１４】
次に、マイクロ波の供給を一時停止した後、Ｋｒガス、Ｎ2ガス、Ｈ2ガスの導入を止め、真空容器（処理室）１０１内を排気する。次いで前記シャワープレート１０２からＫｒガスおよびＯ2ガスを導入し、処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度に設定した状態で、再び２．４５ＧＨｚのマイクロ波を供給することにより、前記処理室１０１内に高密度のプラズマを生成して、厚さが約２ｎｍのシリコン酸化膜を、前記下部酸化膜１１０６Ｂとして形成する。
【０１１５】
次に、再びマイクロ波の供給を一時停止した後、Ｋｒガス、Ｏ2ガスの導入を止め、真空容器（処理室）１０１内を排気する。さらに前記シャワープレート１０２からＫｒガス、Ｎ2ガスおよびＨ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ（約１３Ｐａ）程度に設定し、この状態で２．４５ＧＨｚのマイクロ波を供給することにより、前記処理室１０１内に高密度のプラズマを生成する。かかる高密度プラズマ処理により、さらに３ｎｍの厚さのシリコン窒化膜が形成される。
【０１１６】
最後にマイクロ波の供給を一時停止した後、Ｋｒガス、Ｎ2ガス、Ｈ2ガスの導入を止め、真空容器（処理室）１０１内を排気し、シャワープレート１０２からＫｒガス、Ｏ2ガスを導入して、処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度に設定する。この状態で再び２．４５ＧＨｚのマイクロ波を供給することにより、前記処理室１０１内に高密度のプラズマを生成して、厚さが２ｎｍのシリコン酸化膜を前記上部酸化膜１１０６Ｄとして形成する。
【０１１７】
すなわち、このような工程により、ＮＯＮＯ構造を有する絶縁膜１１０６を９ｎｍの厚さに形成することができる。このようにして形成されたＮＯＮＯ膜１１０６では、ポリシリコンの面方位依存も見られず、各々の酸化膜および窒化膜の膜厚および膜質は極めて均一である。
【０１１８】
図２２の工程では、さらにこのようにして形成された絶縁膜１１０６をパターニングし、高電圧用トランジスタ領域Ｂおよび低電圧用トランジスタ領域Ｃにおいて選択的に除去する。
【０１１９】
次に図２３の工程において高電圧用トランジスタ領域Ｂおよび低電圧用トランジスタ領域Ｃ上に閾値電圧制御用のイオン注入を行い、さらに前記領域ＢおよびＣ上の酸化膜１１０３を除去する。さらに前記高電圧用トランジスタ領域Ｂにはゲート酸化膜１１０７を７ｎｍの厚さに形成し、次いで低電圧用トランジスタ領域Ｃにゲート酸化膜１１０８を３．５ｎｍの厚さに形成する。
【０１２０】
図２３の工程では、その後前記フィールド酸化膜１１０２を包含する構造全体上に第２のポリシリコン層１１０９及びシリサイド層１１１０を順次形成し、さらにこれらをパターニングすることにより、前記高電圧用及び低電圧用トランジスタ領域Ｂ、Ｃにゲート電極１１１１Ｂ、１１１１Ｃをそれぞれ形成する。次に、メモリセル領域において前記ポリシリコン層１１０９およびシリサイド層１１１０をパターニングしてゲート電極１１１１Ａを形成する。
【０１２１】
最後に、標準的な半導体工程に準拠して、ソース・ドレイン形成、絶縁膜形成、コンタクト形成、配線形成などを行って素子を完成させる。
【０１２２】
このようにして形成されたＮＯＮＯ膜１１０６中のシリコン酸化膜およびシリコン窒化膜は非常に薄膜化されているが、にもかかわらず良好な電気的特性を有し、緻密でまた高品質であることを特徴とする。かかるシリコン酸化膜およびシリコン窒化膜は低温で形成されているためゲートポリシリコンと酸化膜との界面でサーマルバジェット等が発生することはなく、良好な界面特性が得られる。
【０１２３】
本発明のフラッシュメモリ素子を２次元に複数配置して作成したフラッシュメモリ集積回路装置は、情報の書き込み及び消去動作が低電圧で行え、基板電流の発生を抑制することができ、トンネル絶縁膜の劣化が抑えられ、素子の特性が安定する。本発明のフラッシュメモリ素子は優れた低リーク特性をもち、書き込み消去が７Ｖ程度の電圧で動作可能であり、メモリ保持時間を従来より１桁以上、書き換え可能回数を約１桁以上増すことができる。
【０１２４】
［第６実施例］
次に、前記高密度マイクロ波プラズマを用いた低温での酸化膜と窒化膜の形成技術を使用した、ポリシリコン／シリサイド積層構造のゲート電極を有する、本発明の第６実施例によるフラッシュメモリ素子について説明する。
【０１２５】
図２４は、本実施例によるフラッシュメモリ素子１５００の概略断面構造を示す。
【０１２６】
図２４を参照するに、フラッシュメモリ素子１５００はシリコン基板１５０１上に形成されており、前記シリコン基板１５０１に形成されたトンネル窒化膜１５０２と、前記トンネル窒化膜１５０２上に形成されフローティングゲート電極となる第１のポリシリコンゲート電極１５０３とを含み、前記第１のポリシリコンゲート電極１５０３上にはシリコン酸化膜１５０４と、シリコン窒化膜１５０５、とシリコン酸化膜１５０６とが順次形成されている。さらに、前記シリコン酸化膜１５０６上にはコントロールゲート電極となる第２ポリシリコン電極１５０７が形成されている。図２４中、ソース領域、ドレイン領域、コンタクトホール、配線パターンなどの図示は省略して記載している。
【０１２７】
図２４のフラッシュメモリ素子１５００では、前記シリコン酸化膜１５０２、１５０４および１５０６は先に説明した高密度マイクロ波プラズマを使ったシリコン酸化膜形成方法により、また、シリコン窒化膜１５０５は先に説明した高密度マイクロ波プラズマを使ったシリコン窒化膜形成方法により形成される。
【０１２８】
次に本実施例のフラッシュメモリ集積回路の作成方法を説明する。
【０１２９】
本実施例においても、前記第１のポリシリコン層１５０３をパターンニングするまでの工程は先の図２０および図２１の工程と同様である。ただし、本実施例では、前記トンネル窒化膜１５０２は、真空容器（処理室）１０１内を排気してから、シャワープレート１０２からＡｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ（約１３Ｐａ）程度に設定し、２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のプラズマを生成することにより形成されており、約４ｎｍの厚さを有する。
【０１３０】
このようにして前記第１のポリシリコン層１５０３が形成された後、前記領域Ａにおいて前記第１のポリシリコン層上に、下部シリコン酸化膜１５０４とシリコン窒化膜１５０５と上部シリコン酸化膜１５０６とが順次形成され、ＯＮＯ構造を有する絶縁体膜が形成される。
【０１３１】
より詳細に説明すると、先に図２で説明したマイクロ波プラズマ処理装置の真空容器（処理室）１０１内を高真空状態に排気し、シャワープレート１０２からＫｒガス、Ｏ2ガスを導入し、処理室１０１内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度に設定する。この状態で２．４５ＧＨｚのマイクロ波を前記処理室１０１内に供給し、高密度のプラズマを生成することにより、前記第１のポリシリコン層１５０３の表面に約２ｎｍの厚さのシリコン酸化膜が形成される。
【０１３２】
次に、前記シリコン酸化膜上にＣＶＤ法によりシリコン窒化膜を３ｎｍ形成した後、真空容器（処理室）１０１内を排気し、さらにシャワープレート１０２からＡｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度に設定する。この状態で再び２．４５ＧＨｚのマイクロ波を供給することにより前記処理室１０１内に高密度プラズマを生成し、前記シリコン窒化膜を高密度プラズマに伴う窒化水素ラジカルＮＨ*に曝すことにより、緻密なシリコン窒化膜へと変換する。
【０１３３】
次に、前記緻密なシリコン窒化膜上にＣＶＤ法により、シリコン酸化膜を約２ｎｍの厚さに形成し、再び、マイクロ波プラズマ装置により、シャワープレート１０２からＫｒガス、Ｏ2ガスを導入し、処理室１０１内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度に設定する。この状態で再び２．４５ＧＨｚのマイクロ波を前記処理室１０１中に供給することにより、前記処理室１０１中に高密度のプラズマを生成する。前記ＣＶＤ法で形成した酸化膜を、前記高密度プラズマに伴う原子状酸素Ｏ*に曝すことにより、前記ＣＶＤシリコン酸化膜は緻密なシリコン酸化膜に変換される。
【０１３４】
このようにして前記ポリシリコン膜１５０３上にはＯＮＯ膜が約７ｎｍの厚さに形成されるが、形成されたＯＮＯ膜にはポリシリコンの面方位依存も見られず、ＯＮＯ膜は極めて均一な膜厚を有する。かかるＯＮＯ膜には、その後、高電圧用及び低電圧用トランジスタ領域Ｂ、Ｃに対応する部分を除去するパターニング工程を行い、引き続き、先の第４実施例と同様の工程を行うことにより、素子を完成させる。
【０１３５】
このフラッシュメモリ素子は優れた低リーク特性をもっており、書き込み消去電圧は６Ｖ程度で動作可能で、先の実施例のフラッシュメモリ１０００と同様に、メモリ保持時間を従来より１桁以上、書き換え可能回数を約１桁以上増すことができる。
【０１３６】
［第７実施例］
次に、前記マイクロ波高密度プラズマを用いた低温酸化膜と窒化膜の形成技術を使用した、ポリシリコン／シリサイド積層構造のゲート電極を有する本発明の第７実施例によるフラッシュメモリ素子１６００について説明する。
【０１３７】
図２５は、前記フラッシュメモリ素子１６００の概略的断面構造を示す。
【０１３８】
図２５を参照するに、本実施例のフラッシュメモリ素子１６００はシリコン基板１６０１上に形成されており、前記シリコン基板１６０１上に形成されたトンネル酸化膜１６０２と、前記トンネル酸化膜１６０２上に形成されフローティングゲート電極を構成する第１のポリシリコンゲート電極１６０３とを含み、前記第１のポリシリコンゲート電極１６０３上にはシリコン窒化膜１６０４と、シリコン酸化膜１６０５とが順次形成されている。さらに、前記シリコン酸化膜１６０５上にはコントロールゲート電極となる第２ポリシリコンゲート電極１６０６が形成されている。
【０１３９】
図２５中、ソ一ス領域、ドレイン領域、コンタクトホール、配線パターンなどの図示は省略して記載している。
【０１４０】
図２５のフラッシュメモリ１６００において、前記シリコン酸化膜１６０２、１６０５は上に説明したシリコン酸化膜形成方法により、また、シリコン窒化膜１６０４は上に説明したシリコン窒化膜形成方法により形成される。
【０１４１】
次に本実施例によるフラッシュメモリ集積回路の製造方法を説明する。
【０１４２】
本実施例においても前記第１のポリシリコン層１６０３をパターニングするまでは、実施例１と同様で、前記第１のポリシリコン層１６０３を領域Ａに形成した後、前記第１のポリシリコン層１６０３上にシリコン窒化膜及びシリコン酸化膜を順次形成してＮＯ構造を有する絶縁体膜を形成する。
【０１４３】
より詳細に説明すると、前記ＮＯ膜は、図２のマイクロ波プラズマ処理装置を使って次のようにして形成される。
【０１４４】
真空容器（処理室）１０１内を真空にし、シャワープレート１０２からＫｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ（約１３Ｐａ）程度に設定する。この状態で２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のプラズマを生成して、前記ポリシリコン層１６０３の窒化反応により約３ｎｍの厚さのシリコン窒化膜を形成する。
【０１４５】
次に、ＣＶＤ法によりシリコン酸化膜を約２ｎｍの厚さに形成し、再び前記マイクロ波プラズマ処理装置において前記シャワープレート１０２からＫｒガスおよびＯ2ガスを導入し、処理室内の圧力を１Ｔｏｒｒ（約１３３Ｐａ）程度に設定する。この状態で周波数が２．４５ＧＨｚのマイクロ波を供給することにより、処理室内に高密度のプラズマを生成し、ＣＶＤ法で形成した酸化膜を、前記高密度プラズマに伴う原子状酸素Ｏ*に曝す。その結果、前記ＣＶＤ酸化膜は緻密なシリコン酸化膜に変換される。
【０１４６】
このようにして形成されたＮＯ膜は約５ｎｍの厚さを有するが、ポリシリコンの面方位依存も見られず、極めて均一な膜厚であった。前記ＮＯ膜は、このようにして形成された後、パターニングされ、高電圧用及び低電圧用トランジスタ領域Ｂ、Ｃに形成された部分が選択的に除去される。
【０１４７】
さらに引き続き、図２３の工程と同様の工程を行い、素子を完成させた。
【０１４８】
このようにして形成されたフラッシュメモリ素子は優れた低リーク特性をもっており、書き込み消去を５Ｖ程度の低電圧で行うことが可能で、先の実施例のフラッシュメモリ素子と同様に、メモリ保持時間を従来より１桁以上、書き換え可能回数を約１桁以上増すことが出来る。
【０１４９】
以上の実施例に示したメモリセル、高電圧用トランジスタ、低電圧用トランジスタの形成方法はあくまで一例であり、本発明はこれらに限定されるものではない。本発明の窒化膜形成にはＫｒの代わりにＡｒを用いてもよく、また前記第１および第２のポリシリコン層の代わりに、ポリシリコン／シリサイド、ポリシリコン／高融点金属／アモルファスシリコンまたはポリシリコンなどの積層構造を有する膜を使うことも可能である。
【０１５０】
また、本発明の酸化膜・窒化膜を実現するためには、図２のマイクロ波プラズマ処理装置の他に、プラズマを用いた低温の酸化膜形成を可能とする別のプラズマプロセス用装置を使用してもかまわない。本発明の実施例ではラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示したが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
【０１５１】
また、図２のマイクロ波プラズマ処理装置の代わりに、ＫｒガスあるいはＡｒガス等のプラズマガスを第１のシャワープレートより放出し、処理ガスを前記第１のガス放出部とは異なる第２のシャワープレートから放出する２段シャワープレート型プラズマプロセス装置を使うことも可能である。この場合は、例えば酸素ガスを前記第２のシャワープレートより放出するようにしてもよい。また、前記第１のポリシリコン電極によりフラッシュメモリ素子のフローティングゲート電極を形成すると同時に、同じ第１のポリシリコン電極により、高電圧用トランジスタのゲート電極が形成されるようにプロセスを設計することも可能である。
【０１５２】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、本発明の要旨内において様々な変形・変更が可能である。
【０１５３】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【図１】
0005479437.tif 000002
【図２】
0005479437.tif 000003
【図３】
0005479437.tif 000004
【図４】
0005479437.tif 000005
【図５】
0005479437.tif 000006
【図６】
0005479437.tif 000007
【図７】
0005479437.tif 000008
【図８】
0005479437.tif 000009
【図９】
0005479437.tif 000010
【図１０】
0005479437.tif 000011
【図１１Ａ】
0005479437.tif 000012
【図１１Ｂ】
0005479437.tif 000013
【図１２】
0005479437.tif 000014
【図１３Ａ】
0005479437.tif 000015
【図１３Ｂ】
0005479437.tif 000016
【図１３Ｃ】
0005479437.tif 000017
【図１４Ａ】
0005479437.tif 000018
【図１４Ｂ】
0005479437.tif 000019
【図１５Ａ】
0005479437.tif 000020
【図１５Ｂ】
0005479437.tif 000021
【図１６】
0005479437.tif 000022
【図１７】
0005479437.tif 000023
【図１８】
0005479437.tif 000024
【図１９】
0005479437.tif 000025
【図２０】
0005479437.tif 000026
【図２１】
0005479437.tif 000027
【図２２】
0005479437.tif 000028
【図２３】
0005479437.tif 000029
【図２４】
0005479437.tif 000030
【図２５】
0005479437.tif 000031