(57)【特許請求の範囲】
【請求項１】
通信路に接続されたノード間の通信にＮＲＺ（Non Return to Zero）符号を用い、前記ノードは、前記通信路に送出されるフレームの生成規則によって許容される同一信号レベルのビットの最大連続数である許容連続ビット数に相当する期間を超えて、前記通信路の信号レベルが、該通信路において劣位な信号レベルであるレセッシブのまま継続した状態を待機状態として、前記通信路が待機状態になった後、該通信路において優位な信号レベルであるドミナントに変化すると、これをフレームの先頭として認識すると共に、前記通信路を介した通信を停止して消費電力を抑制するための動作モードであるスリープモードの時に、所定の起動フレームが前記通信路に送出されると、前記通信路を介した通信を実行可能な動作モードである通常モードに遷移するように構成された通信システムであって、
前記起動フレームは、当該フレームが起動用のフレームであることを示すためのビットパタンを設定するための領域である起動パタン領域と、起動対象となるノードを指定するためのビットパタンを設定するための領域である指定パタン領域とを有し、且つ、ビットパタンが予め設定された境界条件を満たすフレーム中の箇所を境界ポイントとして、フレームの先頭から前記境界ポイントまでの領域が前記起動パタン領域として用いられ、
前記ノードは、信号レベルがドミナントであり且つ予め設定されたビット幅の整数倍の時間幅を有する領域を第１領域、信号レベルがレセッシブであり且つ前記ビット幅の整数倍の時間幅を有する領域を第２領域として、前記起動パタン領域で検出される前記第１領域の数および前記第２領域の数のうち少なくとも一方を特徴量とし、該特徴量が予め設定された起動量と一致し、且つ、該フレームの指定パタン領域で検出されるビットパタンが自ノードを指定するために予め割り当てられた割当パタンと一致する場合に、通常モードに遷移することを特徴とする通信システム。
【請求項２】
ドミナントがＭ（Ｍは２以上の整数）ビット以上連続するフレーム中の箇所を前記境界ポイントとし、
前記第１領域のビット幅がＭビット未満に設定されると共に、前記第２領域のビット幅が、前記許容連続ビット数以下に設定されていることを特徴とする請求項１に記載の通信システム。
【請求項３】
信号レベルがレセッシブからドミナントに変化するエッジおよびドミナントからレセッシブに変化するエッジのうち少なくとも一方を注目エッジとして、フレームの先頭からカウントして予め設定された境界数個目の注目エッジが検出されるフレーム中の箇所を前記境界ポイントとすることを特徴とする請求項１に記載の通信システム。
【請求項４】
前記指定パタン領域では、複数ビットからなる単位ブロック毎に符号化されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の通信システム。
【請求項５】
前記通信路における通信プロトコルとして、ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）を用い、ＣＡＮにおけるデータフレームのＤＬＣより前の領域を前記起動パタン領域、データフィールドを前記指定パタン領域として使用することを特徴とする請求項１乃至請求項４のいずれか１項に記載の通信システム。
【請求項６】
ＮＲＺ符号（Non Return to Zero）を用いて通信を行う通信路に接続され、前記通信路を介した通信を停止して消費電力を抑制するための動作モードであるスリープモードの時に、所定の起動フレームが前記通信路に送出されると、前記通信路を介した通信を実行可能な動作モードである通常モードに遷移するように構成されたノードにおいて、前記通信路を介した信号を送受信するために使用されるトランシーバであって、
前記通信路に送出されるフレームの生成規則によって許容される同一信号レベルのビットの最大連続数である許容連続ビット数に相当する期間を超えて、前記通信路の信号レベルが、該通信路において劣位な信号レベルであるレセッシブのまま継続した状態を待機状態として、前記通信路が待機状態になった後、該通信路において優位な信号レベルであるドミナントに変化したタイミングを開始タイミングとして検出する開始タイミング検出手段と、
前記動作モードがスリープモードの時に、前記開始タイミング検出手段で開始タイミングが検出されると、前記フレームのビットパタンが予め設定された境界条件を満たす箇所を境界ポイントとして検出する境界ポイント検出手段と、
信号レベルがドミナントであり且つ予め設定されたビット幅の整数倍の時間幅を有する領域を第１領域、信号レベルがレセッシブであり且つ前記ビット幅の整数倍の時間幅を有する領域を第２領域、前記開始タイミング検出手段にて開始タイミングが検出されてから前記境界ポイント検出手段にて境界ポイントが検出されるまでの領域を起動パタン領域として、前記起動パタン領域で検出される前記第１領域の数および前記第２領域の数の少なくとも一方を特徴量とし、該特徴量が予め設定された起動量と一致するか否かを判定する特徴量判定手段と、
前記特徴量判定手段により、前記特徴量が前記起動量と一致すると判定されると、前記フレームの予め設定された指定パタン領域に示された符号パタンと予め設定された割当パタンとを比較して、両者が一致する場合に、前記起動フレームを受信したことを示すウェイクアップ信号を出力する符号パタン判定手段と、
を備えることを特徴とするトランシーバ。
【請求項７】
前記境界ポイント検出手段は、前記フレームにおいて同一信号レベルがＭ（Ｍは２以上の整数）ビット以上連続していることを前記境界条件として用い、
前記第１領域および第２領域のビット幅がＭビット未満に設定されていることを特徴とする請求項６に記載のトランシーバ。
【請求項８】
前記境界ポイント検出手段は、
電荷を充放電可能な第１の容量性素子と、
前記通信路の信号レベルがレセッシブおよびドミナントのうちいずれか一方の信号レベルの時に、前記第１の容量性素子の充電電圧を初期電圧にリセットし、前記通信路の信号レベルがいずれか他方の信号レベルの時に、前記第１の容量性素子を一定の大きさの充電電流で充電する第１の充電回路と、
を備え、
前記第１の充電回路による充電がＭビットに相当する期間以上継続した時の前記第１の容量性素子の充電電圧に相当する大きさに設定された終了判定閾値と、前記第１の容量性素子の充電電圧とを比較することで、同一信号レベルがＭビット以上連続する領域を検出することを特徴とする請求項７に記載のトランシーバ。
【請求項９】
前記境界ポイント検出手段は、
レセッシブからドミナントに変化するエッジおよびドミナントからレセッシブに変化するエッジのうち少なくとも一方を注目エッジとして、前記フレームにおいて前記注目エッジをカウントした値が予め設定された境界数に達することを前記境界条件として用いることを特徴とする請求項６に記載のトランシーバ。
【請求項１０】
前記特徴量判定手段は、
電荷を充放電可能な第２の容量性素子と、
前記通信路の信号レベルがレセッシブの時に、前記第２の容量性素子の充電電圧を初期電圧にリセットし、前記通信路の信号レベルがドミナントの時に、前記第２の容量性素子を一定の大きさの充電電流で充電する第２の充電回路と、
前記第２の充電回路による充電が前記第１のビット幅に相当する期間継続した時の前記第２の容量性素子の充電電圧に相当する大きさ設定された第１閾値を、前記第２の容量性素子の充電電圧が超えた回数を前記第１領域の数としてカウントする第１領域カウント回路と、
を備えることを特徴とする請求項６乃至請求項９のいずれか１項に記載のトランシーバ。
【請求項１１】
前記特徴量判定手段は、
電荷を充放電可能な第３の容量性素子と、
前記通信路の信号レベルがドミナントの時に、前記第３の容量性素子の充電電圧を初期電圧にリセットし、前記通信路の信号レベルがレセッシブの時に、前記第３の容量性素子を一定の大きさの充電電流で充電する第３の充電回路と、
前記第３の充電回路による充電が前記第２のビット幅に相当する期間継続した時の前記第３の容量性素子の充電電圧に相当する大きさ設定された第２閾値を、前記第３の容量性素子の充電電圧が超えた回数を前記第２領域の数としてカウントする第２領域カウント回路と、
を備えることを特徴とする請求項６乃至請求項１０のいずれか１項に記載のトランシーバ。
【請求項１２】
前記開始タイミング検出手段は、
電荷を充放電可能な第４の容量性素子と、
前記通信路の信号レベルがドミナントの時に、前記第４の容量性素子の充電電圧を初期電圧にリセットし、前記通信路の信号レベルがレセッシブの時に、前記第４の容量性素子を一定の大きさの充電電流で充電する第４の充電回路と、
を備え、
前記第４の充電回路による充電が前記許容連続ビット数に相当する期間以上継続した時の前記第４の容量性素子の充電電圧に相当する大きさ設定された待機判定閾値と、前記第４の容量性素子の充電電圧とを比較することで、待機状態にあるか否かを判断することを特徴とする請求項６乃至請求項１１のいずれか１項に記載のトランシーバ。
【請求項１３】
前記符号パタンは、レセッシブからドミナントに変化するエッジまたはドミナントからレセッシブに変化するエッジのいずれか一方を注目エッジとして、該注目エッジで区切られた複数ビットで構成され、且つデューティ比が異なる２種類のパタンからなり、
前記符号パタン判定手段は、
電荷を充放電可能な第５の容量性素子と、
一定の大きさの正極性の充電電流または一定の大きさの負極性の充電電流を、前記通信路の信号レベルが変化する毎に交互に切り替えて前記第５の容量性素子に供給することで該第５の容量性素子を充放電すると共に、前記注目エッジが検出される毎に、前記第３の容量性素子の充電電圧を初期電圧にリセットする第５の充電回路と、
を備え、
前記注目エッジが検出される毎に、前記第５の充電回路がリセットする前の前記第５の容量性素子の充電電圧が、予め設定された符号判定閾値より大きいか否かによって、前記符号パタンが０，１のいずれに該当するかを判定することを特徴とする請求項６乃至請求項１２のいずれか１項に記載のトランシーバ。
【請求項１４】
前記符号パタン判定手段は、
前記通信路上の信号に基づき、受信したフレームに同期したクロックを生成するクロック生成回路と、
前記クロック生成回路にて生成されたクロックを用いて、前記符号パタンを復号するデコーダ回路と、
からなることを特徴とする請求項６乃至請求項１２のいずれか１項に記載のトランシーバ。
【請求項１５】
請求項６乃至請求項１４のいずれか１項に記載のトランシーバと、
前記トランシーバを介して信号を送受信する通信制御手段と、
前記動作モードが通常モードの時に、予め設定されたスリープ条件が満たされると、動作モードがスリープモードに遷移し、前記動作モードがスリープモードの時に、前記トランシーバからウェイクアップ信号が出力されると、前記動作モードを通常モードに復帰させる動作モード遷移手段と、
を備えることを特徴とするノード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スリープ／ウェイクアップ機能を有するノードによって構成された通信ネットワークに関し、特に、スリープ中のノードを個別に起動する技術に関する。
【背景技術】
【０００２】
従来、車両に搭載された複数のノード間の通信を実現する車載ＬＡＮのプロトコルとして、ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）が標準化されている（ＩＳＯ１１８９８−１）。
【０００３】
ＣＡＮでは、通信路上の信号レベルとして、ドミナントとレセッシブとが定義されており、いずれか一つのノードでもドミナントの信号を出力した場合には、通信路上の信号レベルはドミナントとなるようにされている。
【０００４】
また、通信路を介して受信した信号からクロック誤差補正を可能とするために、同一の信号レベルが５ビット継続すると、反転した信号レベルを有するスタッフビットを挿入することも規定されている。
【０００５】
更に、ＣＡＮでは、スリープ／ウェイクアップ機能を有する物理層も定義（ＩＳＯ１１８９８−５）されている。具体的には、省電力のために通信機能を停止させる動作モードであるスリープモードにあるノードは、通信路上でドミナントを検出するとウェイクアップして、通信機能を利用可能な動作モードである通常モードに遷移するように規定されている。
【０００６】
ところで、このようなウェイクアップ／スリープ機能を有する通信システムでは、スリープモードにあるノード（以下、休止ノードという）がある場合に、休止ノードをスリープ状態にしたまま、通常時の動作モードである通常モードにあるノード（以下、起動ノードという）同士でだけで通信を行ったり、必要なノードだけを選択的にウェイクアップしたりするという使い方をすることができないという問題があった。
【０００７】
即ち、通信を行うということは、通信路上にドミナントが現れることを意味するため、起動ノード同士が通信を行うと、全ての休止ノードが起動してしまうからである。
これに対して、休止ノードのトランシーバにバスを監視させ、バスがアイドル状態ではないことをトランシーバが検出すると、受信したフレームを解析するプロトコルコントローラを限定的に起動（電源供給を再開）し、プロトコルコントローラが、受信したフレームが自ノードをウェイクアップさせるためのフレームであるとプロトコルコントローラが判断した場合に、ＥＣＵ全体を起動（ウェイクアップ）する技術が記載されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−５２９３９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、プロトコルコントローラでは、フレームを構成する各ビットを個別に識別しなければならないため、通常、その動作のためには、高精度なクロック源からクロックの供給を受けることが必要となる。つまり、プロトコルコントローラを起動するには、高精度なクロック源も同時に起動しなければならない。
【００１０】
そして、起動ノードと休止ノードとが混在する状況において、起動ノード間の通信（即ち、バスの非アイドル状態）が継続していると、その間、休止ノードでは、プロトコルコントローラや高精度なクロック源が動作し続けることになり、休止ノードである（ＥＣＵとしては機能していない）にも関わらず、無視できない電力を消費し続けてしまうことになるという問題があった。
【００１１】
本発明は、上記問題点を解決するために、スリープモードにあるノードを個別にウェイクアップすることが可能な通信システムにおいて、スリープモードにあるノードの消費電力を増大させることなく、自ノードに対する起動用フレームを識別できるようにすることを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するためになされた本発明の通信システムでは、通信路に接続されたノード間の通信にＮＲＺ（Non Return to Zero）符号を用いる。なお、通信路に送出されるフレームの生成規則によって許容される同一信号レベルのビットの最大連続数である許容連続ビット数に相当する期間を超えて、通信路の信号レベルが該通信路において劣位な信号レベルであるレセッシブのまま継続した状態を待機状態とする。
【００１３】
そして、ノードは、通信路が待機状態になった後、該通信路において優位な信号レベルであるドミナントに変化すると、これをフレームの先頭として認識すると共に、通信路を介した通信を停止して消費電力を抑制するための動作モードであるスリープモードの時に、所定の起動フレームが通信路に送出されると、通信路を介した通信を実行可能な動作モードである通常モードに遷移するように構成されている。
【００１４】
また、本発明の通信システムでは、起動フレームは、当該フレームが起動用のフレームであることを示すためのビットパタンを設定するための領域である起動パタン領域と、起動対象となるノードを指定するためのビットパタンを設定するための領域である指定パタン領域とを有し、且つ、ビットパタンが予め設定された境界条件を満たすフレーム中の箇所を境界ポイントとして、フレームの先頭から境界ポイントまでの領域が起動パタン領域として用いられる。
【００１５】
そして、ノードは、信号レベルがドミナントであり且つ予め設定されたビット幅の整数倍の時間幅を有する領域を第１領域、信号レベルがレセッシブであり且つ前記ビット幅の整数倍の時間幅を有する領域を第２領域として、起動パタン領域で検出される第１領域の数および第２領域の数のうち少なくとも一方を特徴量とし、その特徴量が予め設定された起動量と一致し、且つ、指定パタン領域で検出されるビットパタンが自ノードを指定するために予め割り当てられた割当パタンと一致する場合に、通常モードに遷移する。
【００１６】
このように本発明の通信システムでは、フレームの起動パタン領域に設定されたビットパタンから抽出される特徴量（第１領域の数や第２領域の数）が、予め設定された起動量と一致するか否かを判定することによって、フレームを構成する個々のビットを解釈（デコード）することなく、起動フレームであるか否かを識別している。
【００１７】
従って、本発明の通信システムによれば、スリープモードにあるノードが起動フレームを受信したか否かを判定する際に、プロトコルコントローラや高精度なクロック源を動作させる必要がないため、スリープモードにあるノードの消費電力を大幅に削減することができる。
【００１８】
また、起動フレームを受信した全てのノードを無条件に起動するのではなく、指定パタン領域で検出されるビットパタンにより指定されたノードのみを起動するため、起動する必要のないノードが無駄に起動すること、ひいては当該通信システム全体としての消費電力を削減することができる。
【００１９】
ところで、境界ポイントは、例えば、ドミナントがＭ（Ｍは２以上の整数）ビット以上連続するフレーム中の箇所とすることが考えられる。この場合、第１領域のビット幅をＭビット未満に設定すると共に、第２領域のビット幅を許容連続ビット数以下に設定すればよい。
【００２０】
また、境界ポイントは、例えば、信号レベルがレセッシブからドミナントに変化するエッジおよびドミナントからレセッシブに変化するエッジのうち少なくとも一方を注目エッジとして、フレームの先頭からカウントして予め設定された境界数個目の注目エッジが検出されるフレーム中の箇所としてもよい。
【００２１】
本発明の通信システムにおいて、指定パタン領域は、複数ビットからなる単位ブロック毎に符号化されていることが望ましい。この場合、単位ブロック単位で処理を行えばよいいため、複数ビットがＭビットである場合、クロックを用いてデコードするとしても、通常のプロトコルコントローラに必要なクロックの１／Ｍの精度があれば処理が可能となる。
【００２２】
また、この場合、例えば、単位ブロックを３ビット以上で構成し、デューティ比の異なる２種類の符号パタンによって１ビットの情報を表すようにしてもよい。具体的には、単位ブロックが３ビットの場合は「００１」「０１１」、４ビットの場合は「０００１」「１１１０」等とすることが考えられる。
【００２３】
また、本発明の通信システムにおいて、通信路における通信プロトコルとして、ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）を用いる場合、ＣＡＮにおけるデータフレームのＤＬＣより前の領域を起動パタン領域、データフィールドを指定パタン領域として使用すればよい。
【００２４】
次に、請求項６に記載された本発明のトランシーバは、ＮＲＺ符号（Non Return to Zero）を用いて通信を行う通信路に接続され、通信路を介した通信を停止して消費電力を抑制するための動作モードであるスリープモードの時に、所定の起動フレームが通信路に送出されると、通信路を介した通信を実行可能な動作モードである通常モードに遷移するように構成されたノードにおいて、通信路を介した信号を送受信するために使用される。
【００２５】
そして、本発明のトランシーバでは、開始タイミング検出手段が、通信路に送出されるフレームの生成規則によって許容される同一信号レベルのビットの最大連続数である許容連続ビット数に相当する期間を超えて、通信路の信号レベルが該通信路において劣位な信号レベルであるレセッシブのまま継続した状態を待機状態として、通信路が待機状態になった後、該通信路において優位な信号レベルであるドミナントに変化したタイミングを開始タイミングとして検出する。
【００２６】
また、境界ポイント検出手段が、動作モードがスリープモードの時に開始タイミング検出手段で開始タイミングが検出されると、フレームのビットパタンが予め設定された境界条件を満たす箇所を境界ポイントとして検出する。
【００２７】
更に、特徴量判定手段が、信号レベルがドミナントであり且つ予め設定されたビット幅の整数倍の時間幅を有する領域を第１領域、信号レベルがレセッシブであり且つ前記ビット幅の整数倍の時間幅を有する領域を第２領域、開始タイミング検出手段にて開始タイミングが検出されてから境界ポイント検出手段にて境界ポイントが検出されるまでの領域を起動パタン領域として、起動パタン領域で検出される第１領域の数および第２領域の数の少なくとも一方を特徴量とし、その特徴量が予め設定された起動量と一致するか否かを判定する。
【００２８】
そして、特徴量判定手段により、特徴量が起動量と一致すると判定されると、符号パタン判定手段が、フレームの予め設定された指定パタン領域に示された符号パタンと予め設定された割当パタンとを比較して、両者が一致する場合に、起動フレームを受信したことを示すウェイクアップ信号を出力する。
【００２９】
このように構成された本発明のトランシーバは、上述した本発明の通信システムにおけるノードを構成する際に好適に用いることができる。
ところで、境界ポイント検出手段は、例えば、フレームにおいて同一信号レベルがＭ（Ｍは２以上の整数）ビット以上連続していることを境界条件として用いるように構成されていてもよい。この場合、第１領域および第２領域のビット幅をＭビット未満に設定すればよい。
【００３０】
但し、境界条件には、必ずしもドミナント，レセッシブの両方を用いる必要がなく、ドミナントがＭビット以上連続していることを境界条件とした場合には、第１領域のビット幅をＭビット未満に設定し、逆にレセッシブがＭビット以上連続していることを境界条件とした場合には、第２のビット幅をＭビット未満に設定すればよい。
【００３１】
そして、このような境界ポイント検出手段は、具体的には、次のように構成することができる。
即ち、第１の充電回路が、通信路の信号レベルがレセッシブおよびドミナントのうちいずれか一方の信号レベルの時に、第１の容量性素子の充電電圧を初期電圧にリセットし、通信路の信号レベルがいずれか他方の信号レベルの時に、第１の容量性素子を一定の大きさの充電電流で充電する。
【００３２】
そして、境界ポイント検出手段は、第１の充電回路による充電がＭビットに相当する期間以上継続した時の第１の容量性素子の充電電圧に相当する大きさに設定された終了判定閾値と、第１の容量性素子の充電電圧とを比較することで、同一信号レベルがＭビット以上連続する領域を検出することで境界ポイントを検出する。
【００３３】
このように構成された境界ポイント検出手段は、境界ポイントの検出を、フレームを構成する各ビットのデコードを行うことなく（ひいては、デコードの動作に必要な高精度なクロックを使用することなく）、アナログ回路によって実現することができる。
【００３４】
また、境界ポイント検出手段は、例えば、レセッシブからドミナントに変化するエッジおよびドミナントからレセッシブに変化するエッジのうち少なくとも一方を注目エッジとして、フレームにおいて注目エッジをカウントした値が予め設定された境界数に達することを境界条件として用いるように構成されていてもよい。
【００３５】
この場合、境界ポイント検出手段は、例えば、注目エッジによって動作するカウンタによって構成することができる。つまり、境界ポイントの検出を、フレームを構成する各ビットのデコードを行うことなく（ひいてはデコードの動作に必要な高精度なクロックを使用することなく）、アナログ回路によって実現することができる。
【００３６】
また、本発明のトランシーバにおいて、特徴量検出手段は、例えば、第２の容量性素子、第２の充電回路第１領域カウント回路を備えていてもよい。
即ち、第２の充電回路が、通信路の信号レベルがレセッシブの時に、第２の容量性素子の充電電圧を初期電圧にリセットし、通信路の信号レベルがドミナントの時に、第２の容量性素子を一定の大きさの充電電流で充電する。そして、第２の充電回路による充電が第１のビット幅に相当する期間継続した時の第２の容量性素子の充電電圧に相当する大きさ設定された閾値を第１閾値として、第１領域カウント回路が、第２の容量性素子の充電電圧が第１閾値を超えた回数を第１領域の数としてカウントする。
【００３７】
また、特徴量検出手段は、例えば、第３の容量性素子、第３の充電回路、第２領域カウント回路を備えていてもよい。
即ち、第３の充電回路が、通信路の信号レベルがドミナントの時に、第３の容量性素子の充電電圧を初期電圧にリセットし、通信路の信号レベルがレセッシブの時に、第３の容量性素子を一定の大きさの充電電流で充電する。そして、第３の充電回路による充電が第２のビット幅に相当する期間継続した時の第３の容量性素子の充電電圧に相当する大きさ設定された閾値を第２閾値として、第２領域カウント回路が、第３の容量性素子の充電電圧が超えた回数を第２領域の数としてカウントする。
【００３８】
このように構成された特徴量判定手段は、第１領域の数や第２領域の数（即ち、特徴量）を、フレームを構成する個々のビットの信号レベルを個別に判定することなく（ひいては、各ビットに同期した高精度なクロックを使用することなく）、アナログ回路によって求めることができる。
【００３９】
ところで、開始タイミング検出手段は、例えば次のように構成することができる。
即ち、第４の充電回路が、通信路の信号レベルがドミナントの時に、第４の容量性素子の充電電圧を初期電圧にリセットし、通信路の信号レベルがレセッシブの時に、第４の容量性素子を一定の大きさの充電電流で充電する。
【００４０】
そして、開始タイミング検出手段は、この第４の充電回路による充電が許容連続ビット数に相当する期間以上継続した時の第４の容量性素子の充電電圧に相当する大きさ設定された待機判定閾値と、第４の容量性素子の充電電圧とを比較することで、待機状態にあるか否かを判断する。具体的には、第４の容量性素子の充電電圧が待機判定閾値より大きい場合に待機状態にあると判断する。
【００４１】
このように構成された開始タイミング検出手段では、待機状態にあるか否かの判断を、フレームを構成する個々のビットをカウントすることなく（ひいては、各ビットに同期した高精度なクロックを使用することなく）、アナログ回路によって実現することができる。
【００４２】
また、本発明のトランシーバの符号パタン判定手段での判定の対象となる符号パタンが、レセッシブからドミナントに変化するエッジまたはドミナントからレセッシブに変化するエッジのいずれか一方を注目エッジとして、注目エッジで区切られた複数ビットで構成され、且つデューティ比が異なる２種類のパタンからなる場合、符号パタン判定手段は、例えば、次のように構成することができる。
【００４３】
即ち、第５の充電回路が、一定の大きさの正極性の充電電流または一定の大きさの負極性の充電電流を、通信路の信号レベルが変化する毎に交互に切り替えて第５の容量性素子に供給することで該第５の容量性素子を充放電すると共に、注目エッジが検出される毎に、第５の容量性素子の充電電圧を初期電圧にリセットする。
【００４４】
そして、符号パタン判定手段は、注目エッジが検出される毎に、第５の充電回路がリセットする前の第５の容量性素子の充電電圧が、予め設定された閾値より大きいか否かによって、符号パタンが０，１のいずれに該当するかを判定する。
【００４５】
つまり、正極性の充電電流と負極性の充電電流の大きさが同じである場合、注目エッジで区切られた期間（単位ブロック）での符号パタンのデューティ比が５０％であれば、期間の終了時における第５の容量性素子の充電電圧は初期電圧と一致するため、デューティ比が５０％以外に設定されていれば、符号パタン判定手段により、０，１のいずれかに判定すること、即ち、デューティ信号を復号することができるのである。
【００４６】
また、本発明のトランシーバにおいて、復号手段は、次のように構成されていてもよい。
即ち、クロック生成回路が、通信路上の信号に基づき、受信したフレームに同期したクロックを生成し、デコーダ回路が、クロック生成回路にて生成されたクロックを用いて、符号パタンを復号する。
【００４７】
つまり、符号パタンは複数ビットからなるため、デコーダ回路は、通常のプロトコルコントローラを動作させるクロックより、精度の低いクロックで動作させることができるため、クロック生成回路として、安価で消費電力の低いものを用いることができる。
【００４８】
次に、請求項１５に記載された本発明のノードは、請求項６乃至請求項１４のいずれか１項に記載のトランシーバを備えている。そして、通信制御手段が、トランシーバを介して信号を送受信し、動作モード遷移手段が、動作モードが通常モードの時に、予め設定されたスリープ条件が満たされると、動作モードをスリープモードに遷移させ、動作モードがスリープモードの時に、トランシーバからウェイクアップ信号が出力されると、動作モードを通常モードに復帰させる。
【００４９】
このように構成された本発明のノードは、上述した通信システムを構成する際に好適に用いることができる。
【図面の簡単な説明】
【００５０】
【図１】本発明が適用された通信システムの構成を示すブロック図。
【図２】通信システムにおけるデータフレームの構成を示す説明図。
【図３】トランシーバの概略構成を示す一部回路図を含んだブロック図。
【図４】待機状態検出回路の構成を示す回路図およびその動作を示すタイミング図。
【図５】起動パタン判定回路の構成を示す回路図。
【図６】起動フレーム受信時の起動パタン判定回路の動作を示すタイミング図。
【図７】非起動フレーム受信時の起動パタン判定回路の動作を示すタイミング図。
【図８】指定パタン判定回路の構成を示す回路図。
【図９】エッジ検出回路およびデューティ比デコーダの動作を示すタイミング図。
【図１０】割当パタンと一致した場合の指定パタン判定回路の動作を示すタイミング図。
【図１１】割当パタンと不一致である場合の指定パタン判定回路の動作を示すタイミング図。
【図１２】使用可能な他の起動用ＩＤの例を示す説明図。
【図１３】起動パタン判定回路の他の構成例を示す回路図。
【図１４】起動フレーム受信時の起動パタン判定回路の動作を示すタイミング図。
【図１５】非起動フレーム受信時の起動パタン判定回路の動作を示すタイミング図。
【図１６】指定パタン判定回路の他の構成例を示すブロック図。
【発明を実施するための形態】
【００５１】
以下に本発明の実施形態を図面と共に説明する。
［第１実施形態］
＜全体構成＞
図１は、通信プロトコルとしてＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）が用いられた車載用の通信システム１の構成を示すブロック図である。
【００５２】
図１に示すように、通信システム１は、車両に搭載された複数の電子制御ユニット１０ａ，１０ｂ，１０ｃ，…を、共通の通信路ＬＮを介して相互に通信可能となるように接続することで構成され、これら電子制御ユニット１０ａ，１０ｂ，１０ｃ，…のそれぞれがノードとして機能するようにされている。以下では、電子制御ユニットをＥＣＵとよび、また、ＥＣＵ１０ａ，１０ｂ，１０ｃ，１０ｄ…を、特に区別しなでいずれか一つを指す場合はＥＣＵ１０と表記する。
【００５３】
このうち、通信路ＬＮは一対のバスＣＡＮＨ，ＣＡＮＬで構成され、その両端は、図示しない終端抵抗によってそれぞれ終端されている。そして、通信路ＬＮでは、両バスＣＡＮＨ，ＣＡＮＬ間の電位差によって、通信路ＬＮにおいて優位な信号レベルであるドミナント（例えば０）または通信路ＬＮにおいて劣位な信号レベルであるレセッシブ（例えば１）を表現した差動信号によってＮＲＺ符号が伝送される。
【００５４】
ＥＣＵ１０ａ，１０ｂ，１０ｃ，１０ｄ…としては、具体的には、エンジン制御を司るエンジンＥＣＵ、ブレーキ制御を司るブレーキＥＣＵ、ステアリング制御を司るステアリングＥＣＵ、サスペンション制御を司るサスペンションＥＣＵ、ライトのオン／オフを制御するＥＣＵ等、種々の電子制御装置を挙げることができる。なお、図１では、ＥＣＵ１０を、４つだけ図示しているが、通信システム１を構成するＥＣＵ１０の数がこれに限定されないことは言うまでもない。
【００５５】
また、ＥＣＵ１０の一つ（ここではＥＣＵ１０ｂ）には、通信システム１全体を起動するトリガとなる外部イベントが図示しない車載装置から入力されるように構成されている。
【００５６】
なお、外部イベントは、例えば、車両のドアが開閉操作された時に発生させてもよいし、通信システム１の起動のために設けられたスイッチが操作された時に発生させてもよい。
【００５７】
更に、ＥＣＵ１０は、制御対象を制御する際の通常の動作モードである通常モードと、通信を停止して消費電力を抑えるための動作モードであるスリープモードとで遷移するように構成されている。
【００５８】
＜フレームフォーマット＞
ここで、図２は、通信システム１においてデータの送受信に使用するデータフレームの構成を示す説明図である。
【００５９】
図２に示すように、データフレームは、１ビットのスタートオブフレーム（ＳＯＦ）、１１ビットのアイデンティファイア（ＩＤ）と１ビットのＲＴＲビットで構成されたアービトレーションフィールド、各１ビットのＩＤＥビット，予約ビット（ｒＯ）と４ビットのデータ長コード（ＤＬＣ）からなるコントロールフィールド、０〜６４ビット（即ち０〜８バイト）のデータからなるデータフィールド、１５ビットのＣＲＣシーケンスと１ビットのＣＲＣデリミタからなるＣＲＣフィールド、各１ビットのＡＣＫスロットとＡＣＫデリミタからなるＡＣＫフィールド、７ビットのエンドオブフレーム（ＥＯＦ）により構成されている。
【００６０】
なお、標準フォーマットのデータフレームでは、図中太線で示すように、ＳＯＦ，ＲＴＲビット，ＩＤＥビット，ｒ０は常にドミナント（０）となり、ＣＲＣデリミタ，ＡＣＫデリミタ，ＥＯＦは常にレセッシブ（１）となる。つまり、データフレーム中には、必ず３ビット連続してドミナントとなる領域（ＲＴＲ，ＩＤＥ，ｒ０）が存在する。以下では、データフィールドを指定パタン領域とも称する。
【００６１】
そして、フレームを送信する際には、先行するフレームのＥＯＦの後に挿入される３ビットのレセッシブで構成されたインターミッション（図示せず）の次のビットから送信を開始するように規定されている。また、フレーム中では、同一信号レベルがＮ（ここではＮ＝５）ビット連続すると、反転した信号レベルを有するスタッフビットを挿入するように規定されている。
【００６２】
＜起動フレーム＞
また、通信システム１では、動作モードがスリープモードにあるＥＣＵ１０を起動（ウェイクアップ）する時に使用する起動フレームとして、ＩＤを０ｘ３３３に設定したデータフレームを使用する。従って、このＩＤは、動作モードが通常モードにあるＥＣＵ１０同士の通信での使用が禁止されることになる。
【００６３】
つまり、起動フレームのＳＯＦ，ＩＤに設定されるビットパタンは、＜０＞０１１００１１００１１となる。但し、＜０＞はＳＯＦを表す。また、このビットパタンに続き３ビット連続でドミナント（ＲＴＲ，ＩＤＥ，ｒ０）となる。
【００６４】
以下では、フレーム中で同一の信号レベルが３ビット以上連続することを境界条件とし、フレーム中で境界条件を満たす箇所を境界ポイントという。また、フレームの先頭から境界ポイントまでの領域を起動パタン領域という。
【００６５】
つまり、起動フレームでは、ＲＴＲ，ＩＤＥ，ｒ０の部分が境界ポイント、それ以前のＳＯＦ，ＩＤの全体が起動パタン領域となる。そして、起動パタン領域には、信号レベルがドミナントで且つ２ビット幅を有する第１領域と、信号レベルがレセッシブで且つ２ビット幅を有する第２領域とが、交互に３個ずつ並んだビットパタンを有したものとなる。
【００６６】
なお、ＩＤ中にドミナントが３ビット連続するビットパタンが含まれている場合は、その部分が境界ポイントとなり、それ以前のＳＯＦとＩＤの一部が起動パタン領域となる。このように、フレーム中では、少なくともＲＴＲ，ＩＤＥ，ｒ０の部分で必ず同一の信号レベルが３ビット連続するため、起動パタン領域は、ＩＤ領域を超えた大きさとなることはなく、ＩＤ＝０ｘ３３３としたときの起動パタン領域は、該起動パタン領域中に第１領域と第２領域とが３回ずつ現れる唯一の特異なビットパタンとなる。
【００６７】
次に、符号パタン領域には、起動するＥＣＵ１０を個別に指定するための指定コードを表す符号パタンが設定される。この符号パタンは、４ビットを単位ブロックとして、この単位ブロック毎に１ビットの値を表す。
【００６８】
なお、符号パタンは、単位ブロックの境界で必ずレセッシブからドミナントに変化するエッジ（以下「注目エッジ」と称する）が検出されるように設定され、具体的には、データ‘０’を表す符号パタンとして「０１１１」を用い、データ‘１’を表す符号パタンとして「０００１」を用いるものとする。つまり、デューティ比が異なる２種類の符号パタンによって１ビットを表すように設定される。そして、符号パタン領域の符号パタンをデコードすることで指定コードが得られることになる。
【００６９】
更に、最後の単位ブロックの末尾は、ＣＲＣシーケンスとの境界となり、注目エッジが検出されるとは限らないため、最後の単位ブロックは、上述のデータ‘０’，‘１’に対応する符号パタンではなく、終了パタン「００１０」または「０１００」が設定される。つまり、この終了パタンは、単位ブロックの先頭側の境界と末尾側の境界以外の箇所とで合計２箇所の注目エッジが確実に検出されるような設定であればよい。
【００７０】
なお、起動フレームのデータ長コード（ＤＬＣ）は、そのＤＬＣ領域の末尾が必ずレセッシブとなり、コントロールフィールドとデータフィールドとの境界（即ち、最初の単位ブロックの先頭）で、必ずレセッシブからドミナントへの変化が検出されるように奇数、もしくはＤＬＣ領域の末尾をレセッシブに固定した８バイトに設定される。
【００７１】
つまり、指定コードのコード長（単位ブロックの数）は、データ長をｐとして、ｐ（バイト）×８（１バイトのビット数）／４（単位ブロックのビット数）−１（終了パタン）となるため、具体的には１（ｐ＝１の場合），５（ｐ＝３の場合），９（ｐ＝５の場合），１３（ｐ＝７の場合）等から選択されることになる。
【００７２】
＜ＥＣＵ＞
図１に戻り、ＥＣＵ１０は、自動車の各部を制御するための制御処理や他のＥＣＵと通信を行うための処理を実行するマイクロコンピュータ（以下「マイコン」という）１１と、通信路ＬＮに接続されて、マイコン１１から与えられるデータ（送信フレーム）ＴｘＤを通信路ＬＮに出力すると共に、通信路ＬＮ上のデータ（受信フレーム）ＲｘＤを受信してマイコン１１に入力するトランシーバ１２と、マイコン１１やトランシーバ１２に電源供給を行う電源回路１３とを備えている。また、マイコン１１は、トランシーバ１２の動作を切り替えるスタンバイ信号ＳＴＢをトランシーバ１２に供給し、トランシーバ１２は、通信路ＬＮを介して起動フレームを受信したことを示すウェイクアップ信号ＷＵまたはＷＡをマイコン１１に供給するように構成されている。
【００７３】
なお、二つのウェイクアップ信号ＷＵ，ＷＡのうち、ウェイクアップ信号ＷＡは、通信路ＬＮにフレームが送出された時には必ず起動する必要があるＥＣＵ１０（例えば、車載ＬＡＮを監視する機能を有するＥＣＵや、ＬＡＮ同士を接続するゲートウェイ機能を有したＥＣＵ等）で使用され、以下では、無差別ウェイクアップ信号とも称する。また、ウェイクアップ信号ＷＵは、自ＥＣＵを指定する指定パタンが設定された起動フレームを受信した場合だけウェイクアップすればよいＥＣＵ１０で使用され、以下では、個別ウェイクアップ信号とも称する。
【００７４】
なお、図１に示したＥＣＵ１０の構成は、いずれのＥＣＵ１０においても共通であり、各ＥＣＵ１０は、上記構成以外に、それぞれのＥＣＵ１０に個別に割り当てられた機能を実現するための構成を備えている。
【００７５】
＜マイコン＞
マイコン１１は、ＣＰＵ，ＲＯＭ，ＲＡＭ，ＩＯポート等からなるマイコンにおける周知の構成の他、ＣＡＮプロトコルに従って、フレームの送受信や、どのフレームを優先的に処理するかを決定する調停制御や、通信エラー処理等を実行するＣＡＮコントローラ１４を備えている。
【００７６】
また、マイコン１１は、ＣＰＵやＣＡＮコントローラ１４を動作させるための動作クロックを生成するクロック回路（図示せず）を備えており、クロック回路への電源供給を遮断することで、クロック回路の動作（ひいてはＣＰＵ自身の動作）を停止させることができるように構成されている。このクロック回路が動作している時の動作モードが通常モードとなり、クロック回路が動作を停止している時の動作モードがスリープモードとなる。
【００７７】
更に、マイコン１１は、動作モードが通常モードであれば、スタンバイ信号ＳＴＢを非アクティブに設定し、スリープモードであれば、スタンバイ信号ＳＴＢをアクティブに設定する。
【００７８】
そして、マイコン１１は、動作モードが通常モードの時に、自身に割り当てられた各種制御を実行し、その実行中に、予め定められたスリープ条件が成立すると、スリープ処理を実行する。
【００７９】
このスリープ処理では、スタンバイ信号ＳＴＢをアクティブに切り替えることで、トランシーバ１２の通信機能を停止させ、トランシーバ１２の起動フレーム監視機能を動作させた後、クロック回路への電源供給を遮断して、マイコン１１自身を停止させることにより、動作モードをスリープモードに遷移させる。
【００８０】
また、マイコン１１は、スリープモードの時に、トランシーバ１２からのウェイクアップ信号ＷＵ（またはＷＡ）がアクティブ（本実施形態ではハイレベル）になると、クロック回路が起動するように構成されている。そして、クロック回路が起動することにより、ＣＰＵが動作を開始してウェイクアップ処理を実行する。
【００８１】
このウェイクアップ処理では、スタンバイ信号ＳＴＢを非アクティブに切り替えることで、トランシーバ１２の起動フレーム監視機能を停止させ、トランシーバ１２の通信機能を動作させる。これにより、ＥＣＵ１０の動作モードが通常モードに遷移する。
【００８２】
また、他のＥＣＵをウェイクアップさせる機能を有したＥＣＵ１０では、動作モードが通常モードの時に予め定められた起動条件が成立すると、起動対象となるＥＣＵの指定パタンを設定した起動フレームを送信することで、起動対象のＥＣＵを起動（ウェイクアップ）させる。なお、動作モードがスリープモードにあるＥＣＵ１０ｂが外部イベント（起動条件の一つ）を受け付けた場合、マイコン１１では、ウェイクアップ信号ＷＵ（またはＷＡ）がアクティブになった場合と同様に、クロック回路が起動し、上述のウェイクアップ処理を実行後に、起動フレームを送信する。
【００８３】
＜トランシーバ＞
図３は、トランシーバの概略構成を示す一部回路図を含んだブロック図である。
図３に示すようにトランシーバ１２は、通信路ＬＮを構成する一方のバスＣＡＮＨと電源ＶＣＣとを接続する経路を導通／遮断するバス駆動用のトランジスタＴＲ１と、通信路ＬＮを構成する他方のバスＣＡＮＬとグランドＧＮＤとを接続する経路を導通／遮断するバス駆動用のトランジスタＴＲ２と、ＣＡＮコントローラから入力される送信データＴｘＤの信号レベルに従って、トランジスタＴＲ１，ＴＲ２を同時にオン，オフするドライバ１５とを備えている。なお、各トランジスタＴＲ１，ＴＲ２のバスＣＡＮＨ，ＣＡＮＬとの接続端には、トランジスタＴＲ１，ＴＲ２を保護するためのダイオードＤ１，Ｄ２がそれぞれ接続されている。
【００８４】
また、トランシーバ１２は、バスＣＡＮＨ，ＣＡＮＬの信号レベル（即ち、差動信号の信号レベル）を比較し、その比較結果を、ＣＡＮコントローラ１４に供給する受信データＲｘＤとして出力するする第１コンパレータＣＰ１、およびバスＣＡＮＨ，ＣＡＮＬの信号レベルを比較し、その比較結果を受信信号Ｒslとして出力する第２コンパレータＣＰ２からなるレシーバ１６とを備えている。ちなみにこれらコンパレータ（ＣＰ１、ＣＰ２）は、ＣＡＮＨとＣＡＮＬの信号レベル差（電位差）が仕様で定められている値（本実施形態では、０．５Ｖ）以上あるか否かを比較してその結果を出力するものである。
【００８５】
更に、トランシーバ１２は、第２コンパレータＣＰ２からの受信信号Ｒslに基づき、起動フレームを検出するとウェイクアップ信号ＷＵ，ＷＡをマイコン１１に出力する起動フレーム検出部１７と、マイコン１１からのスタンバイ信号ＳＴＢに従って、ドライバ１５，レシーバ１６，起動フレーム検出部１７への電源供給を許可または禁止することで、これら各部の動作を制御するウェイクアップ制御部１８とを備えている。
【００８６】
なお、送信データＴｘＤおよびスタンバイ信号ＳＴＢの信号線は、それぞれ抵抗Ｒ１，Ｒ２を介して電源電圧ＶＣＣにプルアップされている。つまり、ＥＣＵ１０がスリープモードとなり、マイコン１１の動作が停止した時に、トランシーバ１２に入力される送信データＴｘＤが「１」に、スタンバイ信号ＳＴＢがアクティブレベルに固定されるように設定されている。
【００８７】
また、バスＣＡＮＨ，ＣＡＮＬは、それぞれ、トランジスタＴＲ１，ＴＲ２がオフの時に、図示しない周知の終端抵抗によって信号レベル差が発生しない、即ちレセッシブの状態となるようにされている。
【００８８】
そしてドライバ１５は、送信データＴｘＤが「１」の時には、トランジスタＴＲ１，ＴＲ２をいずれもオフし、送信データＴｘＤが「０」の時には、トランジスタＴＲ１，ＴＲ２をいずれもオンする。つまり、通信路ＬＮ上の差動信号の信号レベルは、送信データＴｘＤが「１」の時に０Ｖ（レセッシブ）となり、送信データＴｘＤが「０」の時に２Ｖ（ドミナント）となるようにされている。
【００８９】
レシーバ１６を構成する第１コンパレータＣＰ１および第２コンパレータＣＰ２は、ウェイクアップ制御部１８からの指示に従って、いずれか一方が動作するように構成されている。また、第１コンパレータＣＰ１は、差動信号の信号波形を正確に再現できるように、動作速度の速い（消費電力が比較的大きい）素子を用いて構成され、一方、第２コンパレータＣＰ２は、消費電力の小さい素子を用いて構成されている。
【００９０】
ウェイクアップ制御部１８は、スタンバイ信号ＳＴＢが非アクティブレベル（動作モードが通常モード）の場合は、ドライバ１５およびレシーバ１６の第１コンパレータＣＰ１に対する電源供給を許可することで、通信路ＬＮを介して他のＥＣＵ１０と通信する通信機能を動作させる共に、レシーバ１６の第２コンパレータＣＰ２および起動フレーム検出部１７に対する電源供給を禁止することにより、起動フレームを検出する起動フレーム監視機能を停止させる。
【００９１】
また、ウェイクアップ制御部１８は、スタンバイ信号ＳＴＢがアクティブレベル（動作モードがスリープモード）の場合は、逆に、ドライバ１５およびレシーバ１６の第１コンパレータＣＰ１に対する電源供給を禁止することで、通信機能を停止させると共に、レシーバ１６の第２コンパレータＣＰ２および起動フレーム検出部１７に対する電源供給を許可することで、起動フレーム監視機能を動作させる。
【００９２】
＜起動フレーム検出部＞
起動フレーム検出部１７は、図３（ｂ）に示すように、第２コンパレータＣＰ２からの受信信号Ｒslに基づいて、通信路ＬＮが待機状態にある場合にハイレベルとなる待機状態検出信号ＤＴｗを生成する待機状態検出回路２１と、待機状態検出信号ＤＴｗがハイレベルからロウレベルに変化した場合、即ち、通信路ＬＮに送出されたフレームの起動パタン領域に設定されたビットパタンが、起動用のＩＤを表すものである場合に信号レベルがアクティブレベルとなる無差別ウェイクアップ信号ＷＡを生成する起動パタン判定回路２２と、無差別ウェイクアップ信号ＷＡがアクティブとなった場合に、フレームの指定パタン領域に設定された指定パタンが、当該ＥＣＵに割り当てられた割当コードを表すものである場合に、信号レベルがアクティブレベルとなる個別ウェイクアップ信号ＷＵを生成する指定パタン判定回路２３とを備えている。
【００９３】
以下、起動フレーム検出部１７を構成する各部の回路構成および動作について詳述する。
＜待機状態検出回路＞
図４は、（ａ）が待機状態検出回路２１の詳細な構成を示す回路図であり、（ｂ）が待機状態検出回路２１の各部の動作を示すタイミング図である。
【００９４】
図４（ａ）に示すように、待機状態検出回路２１は、一端が接地され電荷を充放電可能なコンデンサ３１と、受信信号Ｒslの信号レベルに従って、コンデンサ３１の非接地端を、接地レベルまたは定電流源３２のいずれかに接続するスイッチ３３と、電源電圧ＶＣＣを分圧する一対の抵抗からなり基準電圧（待機判定閾値）Ｖref1を発生させる分圧回路３４と、反転入力端子に基準電圧Ｖref1が印加され、非反転入力端子にコンデンサ３１の非接地端の電圧（以下「充電電圧」という）Ｖc1が印加されたコンパレータ３５とからなり、コンパレータ３５の出力を待機状態検出信号ＤＴｗとして出力するように構成されている。
【００９５】
なお、スイッチ３３は、受信信号Ｒslがドミナントの時に接地側に接続し、レセッシブの時に定電流源３２側に接続するように設定されている。
また、定電流源３２が供給する電流の大きさ、コンデンサ３１の容量、基準電圧Ｖref1の大きさは、コンデンサ３１を連続充電する期間が、通信路ＬＮ上の伝送符号の５ビットに相当する期間以下の長さでは、充電電圧Ｖc1が基準電圧Ｖref1に達することがなく、６ビットに相当する期間以上の長さになると、充電電圧Ｖc1が基準電圧Ｖref1を超えるような大きさとなるように設定されている。
【００９６】
このように構成された待機状態検出回路２１では、図４（ｂ）に示すように、充電電圧Ｖc1は、受信信号Ｒslがドミナントの時に初期電圧である０Ｖにリセットされ、受信信号Ｒslがレセッシブである間一定の割合で増大する。
【００９７】
そして、レセッシブの連続数が６ビット未満であり、充電電圧Ｖc1が基準電圧Ｖref1以下の時には、待機状態検出信号ＤＴｗは、待機状態ではないことを示す非アクティブレベルとなる。一方、レセッシブの連続数が６ビット目に達して、充電電圧Ｖc1が基準電圧Ｖref1を超えると、その後、受信信号Ｒslがドミナントに変化するまでの間、待機状態検出信号ＤＴｗは、待機状態であることを示すアクティブレベルとなる。
【００９８】
なお、待機状態か否かの判定基準となる６ビットは、フレーム生成規則の一つであるスタッフビットの挿入規則（同一信号レベルが５ビット続くと反転した信号レベルを有するスタッフビットを挿入）によって、フレーム中で許容される同一信号レベルの最大連続数（許容連続ビット数）である５ビットに基づき、これより大きな値に設定されている。
【００９９】
＜起動パタン判定回路＞
図５は、起動パタン判定回路２２の詳細な構成を示す回路図である。図６，図７は、起動パタン判定回路２２の各部の動作を示すタイミング図である。
【０１００】
図５に示すように、起動パタン判定回路２２は、受信信号Ｒslの供給経路に設けられ、待機状態検出信号ＤＴｗの立ち下がりエッジのタイミング（以下「開始タイミング」と称する）、即ち、フレームの受信を開始したタイミングでＯＮ状態（供給経路を導通させた状態）となり、後述する終了信号ＤＴｅの立ち上がりエッジのタイミング（以下「終了タイミング」と称する）でＯＦＦ状態（供給経路を遮断した状態）となるスイッチ２４と、スイッチ２４を介して供給される受信信号が通信路ＬＮ上の伝送符号の２ビットに相当する期間だけドミナントが継続する領域である第１領域を検出する毎に短期間ハイレベルとなる第１領域検出クロックＤＣＫを生成する第１領域検出回路２５と、スイッチ２４を介して供給される受信信号が通信路ＬＮ上の伝送符号の２ビットに相当する期間だけレセッシブが継続する領域である第２領域を検出する毎に短期間ハイレベルとなる第２領域検出クロックＲＣＫを生成する第２領域検出回路２６とを備えている。
【０１０１】
また、起動パタン判定回路２２は、スイッチ２４を介して供給される受信信号Ｒslから、通信路ＬＮ上の伝送符号の３ビットに相当する期間以上、同一信号レベルが継続する領域（境界ポイント）を検出すると、アクティブレベル（ハイレベル）となる終了信号ＤＴｅを生成する終了タイミング検出回路２７と、第１領域検出クロックＤＣＫおよび第２領域検出クロックＲＣＫに基づいてそれぞれ特徴量（パルスの発生回数）を求め、その特徴量が予め設定された起動量（本実施形態では、いずれも３）と一致した場合に、アクティブレベル（ハイレベル）となる無差別ウェイクアップ信号ＷＡを生成する特徴量判定回路２８とを備えている。
【０１０２】
＜第１領域検出回路＞
第１領域検出回路２５は、電荷を充放電可能に構成され一端が接地されたコンデンサ４１と、受信信号Ｒslに従って、コンデンサ４１の非接地端を、接地レベルまたは定電流源４２のいずれかに接続するスイッチ４３と、電源電圧ＶＣＣを分圧する一対の抵抗からなり基準電圧（第１閾値）Ｖref2を発生させる分圧回路４４と、反転入力端子に基準電圧Ｖref2が印加され、非反転入力端子にコンデンサ４１の非接地端の電圧（以下「充電電圧」という）Ｖc2が印加されたコンパレータ４５と、コンパレータ４５の出力（第１領域候補検出信号ＤＤ）を、伝送路符号の略１ビットに相当する期間だけ遅延させる遅延回路４６と、遅延回路４６により遅延させた第１領域候補検出信号ＤＤおよび受信信号Ｒslを入力としていずれもがハイレベルの時にハイレベルを出力する論理回路４７とを備え、論理回路４７の出力を、第１領域検出クロックＤＣＫとして特徴量判定回路２８に供給するように構成されている。
【０１０３】
なお、スイッチ４３は、受信信号Ｒslがレセッシブの時に接地側、ドミナントの時に定電流源４２側に接続され、更に、スイッチ２４がＯＦＦ状態の時には接地側に接続されるように設定されている。
【０１０４】
また、定電流源４２が供給する電流の大きさ、コンデンサ４１の容量、基準電圧Ｖref2の大きさは、コンデンサ４１を連続充電する期間が、伝送符号の１ビット分に相当する期間以下の長さでは、充電電圧Ｖc2が基準電圧Ｖref2に達することがなく、それを超えた長さ（即ち、２ビット目に掛かる長さ）になると、充電電圧Ｖc2が基準電圧Ｖref2を超えるような大きさとなるように設定されている。
【０１０５】
このように構成された第１領域検出回路２５にて生成される第１領域候補検出信号ＤＤは、図６，７に示すように、受信信号Ｒslの信号レベルが２ビット以上連続してドミナントとなる領域（以下「候補領域」という）があると、その候補領域の２ビット目の途中でハイレベルとなり、受信信号Ｒslの信号レベルがレセッシブに変化するタイミングでロウレベルに戻る。
【０１０６】
そして、候補領域が２ビットで構成されている場合は、遅延回路４６で遅延させた第１領域候補検出信号ＤＤが論理回路４７に入力されるタイミング（候補領域の先頭から３ビット目）で、受信信号Ｒslはレセッシブ（ハイレベル）となるため、論理回路４７の出力である第１領域検出クロックＤＣＫとして、遅延させた第１領域候補検出信号ＤＤがそのまま出力される。一方、候補領域が３ビット以上のドミナントで構成されている場合は、遅延回路４６で遅延させた第１領域候補検出信号ＤＤが論理回路４７に入力されるタイミングで、受信信号Ｒslはドミナント（ロウレベル）となるため、論理回路４７の出力、即ち、第１領域検出クロックＤＣＫはロウレベルのまま保持される。
【０１０７】
つまり、第１領域検出クロックＤＣＫでは、ドミナントが２ビットだけ継続する領域である第１領域を検出した場合に発生するパルス信号だけで構成されることになる。
＜第２領域検出回路＞
第２領域検出回路２６は、電荷を充放電可能に構成され一端が接地されたコンデンサ５１と、受信信号Ｒslに従って、コンデンサ５１の非接地端を、接地レベルまたは定電流源５２のいずれかに接続するスイッチ５３と、電源電圧ＶＣＣを分圧する一対の抵抗からなり基準電圧（第２閾値）Ｖref3を発生させる分圧回路５４と、反転入力端子に基準電圧Ｖref3が印加され、非反転入力端子にコンデンサ５１の充電電圧Ｖc3が印加されたコンパレータ５５と、コンパレータ５５の出力（第２領域候補検出信号ＤＲ）を、伝送路符号の略１ビットに相当する期間だけ遅延させる遅延回路５６と、遅延回路５６により遅延させた第２領域候補検出信号ＤＲがハイレベル且つ受信信号Ｒslをロウレベル（ドミナント）の時にハイレベルを出力する論理回路５７とを備え、論理回路５７の出力を、第２領域検出クロックＲＣＫとして特徴量判定回路２８に供給するように構成されている。
【０１０８】
なお、スイッチ５３は、受信信号Ｒslがレセッシブの時に接地側、ドミナントの時に定電流源５２側に接続され、更に、スイッチ２４がＯＦＦ状態の時には接地側に接続されるように設定されている。
【０１０９】
また、定電流源５２が供給する電流の大きさ、コンデンサ５１の容量、基準電圧Ｖref3の大きさは、コンデンサ５１を連続充電する期間が、伝送符号の１ビット分に相当する期間以下の長さでは、充電電圧Ｖc3が基準電圧Ｖref3に達することがなく、それを超えた長さ（即ち、２ビット目に掛かる長さ）になると、充電電圧Ｖc3が基準電圧Ｖref3を超えるような大きさとなるように設定されている。
【０１１０】
このように構成された第２領域検出回路２６にて生成される第２領域候補検出信号ＤＲは、図６，７に示すように、受信信号Ｒslの信号レベルが２ビット以上連続してレセッシブとなる領域（以下「候補領域」という）があると、その候補領域の２ビット目の途中でハイレベルとなり、受信信号Ｒslの信号レベルがドミナントに変化するタイミングでロウレベルに戻る。
【０１１１】
そして、候補領域が２ビットで構成されている場合は、遅延回路５６で遅延させた第２領域候補検出信号ＤＲが論理回路５７に入力されるタイミングで、受信信号Ｒslはドミナント（ロウレベル）となっているため、論理回路５７の出力である第２領域検出クロックＲＣＫとして、遅延させた第２領域候補検出信号ＤＲがそのまま出力され、一方、候補領域が３ビット以上で構成されている場合は、遅延させた第２領域候補検出信号ＤＲが論理回路５７に入力されるタイミングで、受信信号Ｒslはレセッシブ（ハイレベル）となるため、論理回路５７の出力、即ち、第２領域検出クロックＲＣＫはロウレベルのまま保持される。
【０１１２】
つまり、第２領域検出クロックＲＣＫでは、レセッシブが２ビットだけ継続する領域である第２領域を検出した場合に発生するパルス信号だけで構成されることになる。
＜終了タイミング検出回路＞
図５に戻り、終了タイミング検出回路２７は、電源電圧ＶＣＣを分圧する一対の抵抗からなり基準電圧（終了判定閾値）Ｖref4を発生させる分圧回路４８と、反転入力端子に基準電圧Ｖref4が印加され、非反転入力端子にコンデンサ４１の充電電圧Ｖc2が印加されたコンパレータ４９と、電源電圧ＶＣＣを分圧する一対の抵抗からなり基準電圧（終了判定閾値）Ｖref5を発生させる分圧回路５８と、反転入力端子に基準電圧Ｖref5が印加され、非反転入力端子にコンデンサ５１の充電電圧Ｖc3が印加されたコンパレータ５９と、コンパレータ４９の出力ＳＤおよびコンパレータ５９の出力ＳＲのうち少なくとも一方がハイレベルの時にハイレベルを出力する論理回路６０とを備え、この論理回路６０の出力を終了信号ＤＴｅとして各部に供給するように構成されている。
【０１１３】
なお、基準電圧Ｖref4の大きさは、定電流源４２が供給する電流の大きさ、コンデンサ４１の容量に基づき、コンデンサ４１を連続充電する期間が、伝送符号の２ビット分に相当する期間以下の長さでは、充電電圧Ｖc2が基準電圧Ｖref4に達することがなく、それを超えた長さ（３ビット目に掛かる長さ）になると、充電電圧Ｖc2が基準電圧Ｖref4を超えるような大きさとなるように設定されている。
【０１１４】
同様に、基準電圧Ｖref5の大きさは、定電流源５２が供給する電流の大きさ、コンデンサ５１の容量に基づき、コンデンサ５１を連続充電する期間が、伝送符号の２ビット分に相当する期間以下の長さでは、充電電圧Ｖc3が基準電圧Ｖref5に達することがなく、それを超えた長さ（３ビット目に掛かる長さ）になると、充電電圧Ｖc3が基準電圧Ｖref5を超えるような大きさとなるように設定されている。
【０１１５】
つまり、第１領域検出回路２５および第２領域検出回路２６の動作は、フレーム中に同一信号レベルが３ビット連続する箇所が現れた時点で停止するように構成されている。また、第１領域検出回路２５および第２領域検出回路２６の動作が停止すると、充電電圧Ｖc2，Ｖc3がリセットされるため、終了信号ＤＴｅの信号レベルは、ハイレベルに変化した後、すぐにロウレベルに戻る。
【０１１６】
＜特徴量判定回路＞
特徴量判定回路２８は、終了信号ＤＴｅがハイレベルの時にリセットされると共に、第１領域検出回路２５から供給される第１領域検出クロックＤＣＫに従って動作する複数桁（本実施形態では２桁）のカウンタ６１と、カウンタ６１の出力Ｑ０，Ｑ１がいずれもハイレベル、即ち、カウント値が３の時にハイレベルを出力する論理回路６２と、終了信号ＤＴｅがハイレベルの時にリセットされると共に、第２領域検出回路２６から供給される第２領域検出クロックＲＣＫに従って動作する複数桁（本実施形態では２桁）のカウンタ６３と、カウンタ６３の出力Ｑ０，Ｑ１がいずれもハイレベル、即ち、カウント値が３の時にハイレベルを出力する論理回路６４と、論理回路６２，６４の出力がいずれもハイレベルの時にハイレベルを出力する論理回路６５とを備え、この論理回路６５の出力を無差別ウェイクアップ信号ＷＡとして各部に供給するように構成されている。
【０１１７】
つまり、特徴量判定回路２８は、起動パタン領域にて第１領域および第２領域が３回ずつ検出された場合に、無差別ウェイクアップ信号ＷＡをアクティブレベル（ハイレベル）にする。
【０１１８】
＜起動パタン判定回路の動作＞
このように構成された起動パタン判定回路２２は、待機状態検出信号ＤＴｗの立ち下がりエッジ、即ち開始タイミングで動作を開始する。
【０１１９】
そして、起動用のＩＤ（＝０ｘ３３３）が設定されたフレームである起動フレームが通信路ＬＮに送出された場合、図６に示すように、同一の信号レベルが３ビット連続する領域は、ＲＴＲ，ＩＤＥ，ｒ０のところで初めて現れるため、この部分が境界ポイントとなり、ＳＯＦおよびＩＤの全体が起動パタン領域となる。
【０１２０】
そして、境界ポイントのｒ０に掛かるタイミングで充電電圧Ｖc2が基準電圧Ｖref4を超えることによって終了信号ＤＴｅがハイレベルになり、このタイミングが終了タイミングとなる。
【０１２１】
なお、起動パタン領域のビットパタンは、２ビット連続のドミナント（第１領域）、２ビット連続のレセッシブ（第２領域）が交互に３個ずつ並んだものとなるため、開始タイミングから終了タイミングの間に、第１領域検出回路２５は第１領域の数と同数である３個のパルス信号からなる第１領域検出クロックＤＣＫを発生させ、第２領域検出回路２６も第２領域の数と同数である３個のパルス信号からなる第２領域検出クロックＲＣＫを発生させる。
【０１２２】
つまり、第１領域検出クロックＤＣＫに従って動作するカウンタ６１のカウント値ＤＣＮＴは、起動パタン領域で検出された第１領域の数を表し、また、第２領域検出クロックＲＣＫに従って動作するカウンタ６３のカウント値ＲＣＮＴは、起動パタン領域で検出された第２領域の数を表す。
【０１２３】
この両カウント値ＤＣＮＴ，ＲＣＮＴ（特徴量）が、起動フレームに特有な起動量（いずれも３）と一致するため、３番目の第２領域が検出されカウント値ＲＣＮＴが３（カウント値ＤＣＮＴはそれより前のタイミングで３になっている）になった時点で無差別ウェイクアップ信号ＷＡがアクティブレベルとなり、その信号レベルが終了タイミングまで保持される。
【０１２４】
一方、起動用ではない通常のＩＤ（＝０ｘ３６６）が設定されたフレームが通信路ＬＮに送出された場合、図７に示すように、同一の信号レベルが３ビット連続する領域は、ＩＤの最終ビット，ＲＴＲ，ＩＤＥのところで初めて現れるため、この部分が境界ポイントとなり、ＳＯＦおよびＩＤの最終ビットを除く部分が起動パタン領域となる。
【０１２５】
つまり、境界ポイントのＩＤＥに掛かるタイミングで充電電圧Ｖc2が基準電圧Ｖref4を超えることによって終了信号ＤＴｅがハイレベルになり、このタイミングが終了タイミングとなる。
【０１２６】
なお、起動パタン領域のビットパタンは、第１領域，第２領域，１ビットのドミナント，第２領域，第１領域，第２領域からなるため、開始タイミングから終了タイミングの間に、第１領域検出回路２５は２個のパルス信号からなる第１領域検出クロックＤＣＫを発生させ、第２領域検出回路２６は３個のパルス信号からなる第２領域検出クロックＲＣＫを発生させることになる。
【０１２７】
つまり、カウンタ６１のカウント値ＤＣＮＴは２、カウンタ６３のカウント値ＲＣＮＴは３となり、カウント値ＤＣＮＴと起動量と一致しないため、無差別ウェイクアップ信号ＷＡはアクティブレベルになることなく、非アクティブレベルのまま保持される。
【０１２８】
＜指定パタン判定回路＞
図８は、指定パタン判定回路２３の詳細な構成を示す回路図である。図９，図１０は、指定パタン判定回路２３の各部の動作を示すタイミング図である。
【０１２９】
図８に示すように、指定パタン判定回路２３は、受信信号Ｒslの供給経路に設けられ、無差別ウェイクアップ信号ＷＡが非アクティブレベル（ロウレベル）からアクティブレベル（ハイレベル）に変化するエッジのタイミングでＯＮ状態となり、後述する許可信号ＥＮがアクティブレベル（ロウレベル）から非アクティブレベル（ハイレベル）に変化するエッジのタイミングでＯＦＦ状態となるスイッチ７１と、スイッチ７１を介して供給される受信信号Ｒslの注目エッジ（レセッシブからドミナントに変化するエッジ）のタイミングを表すエッジ検出信号ＥＤを生成するエッジ検出回路７２と、スイッチ７１を介して供給される受信信号Ｒslを、デューティ信号としてデコードすることで復号データＤdcを生成するデューティ比デコーダ７３と、エッジ検出信号ＥＤおよび復号データＤdcに基づいて、復号データＤdcが当該ＥＣＵに割り当てられた起動コードと一致した場合にアクティブレベルとなる個別ウェイクアップ信号ＷＵを生成するデータ比較回路７４とを備えている。
【０１３０】
以下、指定パタン判定回路２３を構成する各部の回路構成および動作について詳述する。
＜エッジ検出回路＞
エッジ検出回路７２は、受信信号Ｒslの信号レベルを反転させる論理回路８５と、受信信号Ｒslおよび論理回路８５の出力、即ち、受信信号Ｒslの反転信号を入力とし、その両方がロウレベルの時に出力がハイレベルとなる論理回路８６からなり、論理回路８６の出力をエッジ検出信号ＥＤとして出力する。
【０１３１】
このように構成されたエッジ検出回路７２は、図９（ａ）に示すように、エッジ検出信号ＥＤとして、受信信号Ｒslが注目エッジのタイミング毎に、論理回路８５の遅延時間分の幅を有するパルス信号を出力する。
【０１３２】
＜デューティ比デコーダ＞
図８に戻り、デューティ比デコーダ７３は、反転入力端と出力端との間に電荷を充放電可能なコンデンサ８１ａが接続されると共に、非反転入力端に基準電圧（符号判定閾値）Ｖref6が印加され、反転入力端に抵抗を介して受信信号Ｒslが印加されるように接続された演算増幅器からなる周知の積分回路８１と、コンデンサ８１ａの両端を、エッジ検出信号ＥＤがハイレベルの時に短絡させるスイッチ８２と、反転入力端に積分回路８１の出力Ｖｙが印加され、非反転入力端に基準電圧Ｖref6が印加されたコンパレータ８３と、Ｄ型フリップフロップからなり、コンパレータ８３の出力ＣＰｙをエッジ検出信号ＥＤのタイミングでラッチするラッチ回路８４とを備え、ラッチ回路８４の出力を復号データＤdcとして出力するように構成されている。
【０１３３】
なお、基準電圧Ｖref6は、受信信号Ｒslがレセッシブ（ハイレベル）の時の電圧をＶＨ、ドミナント（ロウレベル）の時の電圧をＶＬとして、両者の中間値、即ち、Ｖref6＝（ＶＨ＋ＶＬ）／２となるように設定されている。
【０１３４】
このように構成されたデューティ比デコーダ７３では、図９（ｂ）に示すように、注目エッジが検出される毎に積分回路８１の出力であるコンデンサ８１ａの充電電圧（演算増幅器の出力端子側の電圧）Ｖｙは基準電圧Ｖref6に初期化される。そして、受信信号Ｒslがロウレベルの間は、充電電圧Ｖｙが一定の割合で増加し（即ち正極性の充電が行われ）、受信信号Ｒslがハイレベルに変化すると、充電電圧Ｖｙは増加時と同じ一定の割合で減少する（負極正の充電が行われる）。
【０１３５】
つまり、連続する注目エッジの間に、受信信号Ｒslの信号レベルが、ロウレベルの期間よりハイレベルの期間の方が長ければ、その期間の終了時点で、充電電圧Ｖｙは、基準電圧Ｖref6より小さくなり、逆に、ロウレベルの期間がハイレベルの期間より長ければ、その期間の終了時点で、充電電圧Ｖｙは、基準電圧Ｖref6より大きくなる。換言すれば、連続する注目エッジの間を一つのデューティ符号とみなして、そのデューティ符号のデューティ比が５０％以上であるか否かによって、デューティ符号を、２値のデジタルデータにデコードする。
【０１３６】
そして、起動フレームの指定パタン領域（即ち、データフィールド）では、４ビットの単位ブロック毎に必ず注目エッジが検出されるように設定されているため、指定パタン領域のビットパタンは、デューティ比デコーダ７３によって、単位ブロック毎にデコードされることになる。
【０１３７】
＜データ比較回路＞
図８に戻り、データ比較回路７４は、復号データＤdcを入力とし、エッジ検出信号ＥＤをシフトクロックとして動作する多段シフトレジスタからなるデコードデータ保持回路９１と、複数のスイッチ等で構成され、当該ＥＣＵ１０に割り当てられた割当パタンに応じた信号レベルが設定される割当パタン設定回路９３と、デコードデータ保持回路９１に保持されたデコードデータと割当パタン設定回路９３の設定内容とが一致した場合にハイレベルとなる比較データＤcpを生成する比較器９２とを備えている。
【０１３８】
またデータ比較回路７４は、エッジ検出信号ＥＤおよび待機状態検出信号ＤＴｗに基づいて、比較器９２から所望の比較結果を示した比較データＤcpが出力されるタイミングを表す許可信号ＥＮ、比較データＤcpをラッチするタイミングを表すラッチクロックＬＣＫを生成するタイミング生成回路９４と、Ｄ型フリップフロップ回路からなり、許可信号ＥＮがリセット端子に印加され、比較器９２からの比較データＤcpを、ラッチクロックＬＣＫのタイミングでラッチするラッチ回路９５とを備えており、ラッチ回路９５にてラッチされた信号を、個別ウェイクアップ信号ＷＵとして出力するように構成されている。
【０１３９】
なお、許可信号ＥＮは、最後の単位ブロックと終了パタンとの間のタイミングでラッチ回路９５の動作を許可するアクティブレベル（ロウレベル）に変化し、待機状態検出信号ＤＴｗが非アクティブレベルからアクティブレベルに変化するタイミングでラッチ回路９５の動作を禁止する非アクティブレベル（ハイレベル）に変化するように生成される。また、ラッチクロックＬＣＫは、許可信号ＥＮがロウレベルになってから、終了パタンの注目エッジのタイミングまでの間に、ロウレベルからハイレベルに変化し、待機状態検出信号ＤＴｗが非アクティブレベルからアクティブレベルに変化するタイミングでロウレベルに戻るように生成される。
【０１４０】
このようなタイミング生成回路９４は、スイッチ７１を介して受信信号Ｒslが供給される期間、即ち、無差別ウェイクアップ信号ＷＡがアクティブレベル（ハイレベル）に変化した後に発生する注目エッジの個数を考慮して、カウンタ，シフトレジスタ，ラッチ回路，遅延回路等を適宜組み合わせることにより、容易に作成することができるため、ここでは、その詳細についての説明は省略する。
【０１４１】
このように構成されたデータ比較回路７４では、デューティ比デコーダ７３でのデコード結果である復号データＤdcが、デコードデータ保持回路９１に順次保持され、比較器９２によって、その保持内容と、割当パタン設定回路９３の設定内容とが一致するか否かが比較される。
【０１４２】
この比較データＤcpは、図１０に示すように、最後の単位ブロックと終了パタンとの間の注目エッジのタイミングから、その次の注目エッジのタイミングまでの間だけ、全ての復号データＤdcがデコードデータ保持回路９１に保持され、割当パタンとの有効な比較結果を示す比較データＤcpが得られる。この有効な比較結果が得られるタイミングで立ち上がるラッチクロックＬＣＫにより、比較データＤcpはラッチ回路９５にラッチされる。
【０１４３】
図１０では、指定パタン領域に設定された指定パタンをデコードすることで得られる指定コードが、割当パタンと一致した場合を示すものであり、ラッチクロックＬＣＫが立ち上がるタイミングで、比較データＤcpは一致を表す信号レベル（ハイレベル）となっているため、このタイミングでラッチ回路９５の出力である個別ウェイクアップ信号ＷＵがアクティブレベルに変化する。その後、待機状態検出信号ＤＴｗがアクティブレベルに変化したタイミングで、個別ウェイクアップ信号ＷＵは非アクティブレベルに戻る。
【０１４４】
図１１は、指定コードが、割当パタンと一致しなかった場合を示すものであり、ラッチクロックＬＣＫが立ち上がるタイミングで、比較データＤcpは、不一致を表す信号レベル（ロウレベル）となっているため、個別ウェイクアップ信号ＷＵは非アクティブレベルのまま保持される。
【０１４５】
＜効果＞
以上説明したように、通信システム１では、スリープモードのＥＣＵ１０は、通信路ＬＮを監視し、フレームの先頭（開始タイミング）からドミナントが３ビット連続する箇所（境界ポイント）までの領域（起動パタン領域）に設定されたビットパタンから抽出される特徴量（第１領域および第２領域の数）が、予め設定された起動量と一致するものを起動フレームとして認識し（無差別ウェイクアップ信号ＷＡをアクティブレベルに変化させ）、更に、その起動フレームの指定パタン領域に設定されている指定パタンをデューティ信号とみなしてデコードした復号データＤdcによって表される指定コードが、予め自ＥＣＵ１０に割り当てられた割当パタンと一致する場合に通常モードに遷移する（個別ウェイクアップ信号ＷＵをアクティブレベルに変化させる）ようにされている。
【０１４６】
従って、通信システム１によれば、起動フレームを受信したか否かの判定のために、ＣＡＮコントローラ１４やクロック回路を動作させる必要がないため、スリープモードにあるＥＣＵ１０の消費電力を大幅に削減することができる。
【０１４７】
また、通信システム１によれば、起動フレームを受信した全てのノードが無条件に起動するのではなく、起動フレームにおいて指定したノードのみが起動するため、起動する必要のないノードが無駄に起動することがなく、当該通信システム１全体の消費電力を削減することができる。
【０１４８】
＜変形例＞
本実施形態では、同一の信号レベルが３ビット以上連続することを境界条件とし、起動フレーム用のＩＤとしてＩＤ＝０ｘ３３３を用いているが、境界条件やＩＤは、これに限るものではない。
【０１４９】
例えば、境界条件がそのままである場合、起動フレーム用のＩＤとしては、例えば、図１２（ａ）に示すようにＩＤ＝０ｘ５５５や、図１２（ｂ）に示すようにＩＤ＝０ｘ２４９を用いることができる。図１２（ａ）の場合、第１領域および第２領域のビット幅がいずれも１であり、起動量をいずれも６とすればよい。なお、第１領域および第２領域のビット幅を変更した場合には、第１領域検出回路２５の分圧回路４４で発生させる基準電圧Ｖref2および第２領域検出回路２６の分圧回路５４で発生させる基準電圧Ｖref3を、ビット幅に対応した大きさに変更すればよい。
【０１５０】
また、ドミナント（レセッシブは除外）が３ビット以上連続することを境界条件とした場合、例えば、図１２（ｃ）に示すようにＩＤ＝０ｘ７ＦＦを用いることができる。この場合、第１領域のビット幅が１、第２領域のビット幅が５であり、起動量は、前者を３、後者が２に設定すればよい。境界条件からレセッシブに関する条件を除外することにより、第２領域の幅を、３ビット以上５ビット（スタッフビットの規定）以下に設定することが可能となる。
【０１５１】
また、例えば、図１２（ｄ）に示すようにＩＤ＝０ｘ０８４を用いることによって、ドミナントが５ビット連続することを境界条件とし、第１領域のビット幅が４ビット、第２領域のビット幅が１ビット、起動量をいずれも２としてもよい。
【０１５２】
また、本実施形態では、第１領域の数と第２領域の数をいずれもカウントしているが、いずれか一方だけをカウントするように構成してもよい。
＜発明との対応＞
本実施形態において、待機状態検出回路２１が開始タイミング検出手段、第１領域検出回路２５の一部（コンデンサ４１，定電流源４２，スイッチ４３），第２領域検出回路２６の一部（コンデンサ５１，定電流源５２，スイッチ５３），終了タイミング検出回路２７が境界ポイント検出手段、第１領域検出回路２５，第２領域検出回路２６，特徴量判定回路２８が特徴量判定手段、指定パタン判定回路２３が符号パタン判定手段に相当する。
【０１５３】
また、コンデンサ４１，５１が第１の容量性素子、定電流源４２，５２およびスイッチ４３，５３が第１の充電回路、第１領域検出回路２５におけるコンデンサ４１が第２の容量性素子、定電流源４２およびスイッチ４３が第２の充電回路、特徴量判定回路２８におけるカウンタ６１が第１領域カウント回路、第２領域検出回路２６におけるコンデンサ５１が第３の容量性素子、定電流源５２およびスイッチ５３が第３の充電回路、特徴量判定回路２８におけるカウンタ６３が第２領域カウント回路、待機状態検出回路２１におけるコンデンサ３１が第４の容量性素子、定電流源３２およびスイッチ３３が第４の充電回路、デューティ比デコーダ７３におけるのコンデンサ８１ａが第５の容量性素子、積分回路８１が第５の充電回路に相当する。
【０１５４】
更に、ＣＡＮコントローラ１４が通信制御手段、マイコン１１が実行するウェイクアップ処理，スリープ処理およびマイコン１１の一部であるクロック回路を起動停止するための構成が動作モード遷移手段に相当する。
【０１５５】
［第２実施形態］
次に第２実施形態について説明する。
なお、第２実施形態では、起動用に用いるＩＤ、境界条件、および起動パタン判定回路２２ａの構成の一部が、第１実施形態とは異なるだけであるため、以下でこれら相違する部分を中心に説明する。
【０１５６】
＜起動フレーム＞
本実施形態では、受信信号Ｒslの信号レベルがドミナントからレセッシブに変化する立ち上がりエッジをカウントし、そのカウント数が２になること境界条件とする。
【０１５７】
そして、起動フレームとして、ＩＤを０ｘ０７８に設定したデータフレームを使用する。従って、このＩＤは、動作モードが通常モードにあるＥＣＵ１０同士の通信での使用が禁止されることになる。
【０１５８】
なお、起動フレームのＤＬＣ前までの領域をビットパタンで表すと、［０］［００００（１）１１１１（０）０００］［０（１）００］となる。但し、最初の鈎括弧はＳＯＦ、二番目の鈎括弧はＩＤ、３番目の鈎括弧はＲＴＲ，ＩＤＥ，ｒ０を、また、（０）（１）はスタッフビットを表す。
【０１５９】
つまり、ＲＴＲと、その直後に挿入されるスタッフビットとの境界部分が、境界条件を満たす境界ポイントとなり、それ以前の領域（ＳＯＦ，ＩＤ，ＲＴＲ）が起動パタン領域となる。そして、起動パタン領域には、信号レベルがドミナントで且つ５ビット幅を有する二つの第１領域と、信号レベルがレセッシブで且つ５ビット幅を有する一つの第２領域とが交互に並んだビットパタンを有したものとなる。
【０１６０】
＜起動パタン判定回路＞
図１３は、起動パタン判定回路２２ａの構成を示す回路図、図１４，図１５は、起動パタン判定回路２２ａの各部の動作を示すタイミング図である。なお、図中に示す括弧内の数字は、フレームの先頭から何ビット目であるかを示すものである。
【０１６１】
図１３に示すように、起動パタン判定回路２２ａは、第１実施形態における起動パタン判定回路２２と同様にスイッチ２４，第１領域検出回路２５ａ，第２領域検出回路２６ａ，終了タイミング検出回路２７ａ，特徴量判定回路２８ａからなる。
【０１６２】
＜第１領域検出回路＞
第１領域検出回路２５ａは、第１実施形態における第１領域検出回路２５から遅延回路４６，論理回路４７を削除した構成を有しており、コンパレータ４５の出力を、第１領域検出クロックＤＣＫとして特徴量判定回路２８ａに供給するように構成されている。
【０１６３】
また、第１領域検出回路２５ａにおいて、定電流源４２が供給する電流の大きさ、コンデンサ４１の容量、基準電圧Ｖref2の大きさは、コンデンサ４１を連続充電する期間が、伝送符号の４ビット分に相当する期間以下の長さである場合は、充電電圧Ｖc2が基準電圧Ｖref2に達することがなく、それを超えた長さ（即ち、５ビット目に掛かる長さ）になると、充電電圧Ｖc2が基準電圧Ｖref2を超えるような大きさとなるように設定されている。
【０１６４】
＜第２領域検出回路＞
また、第２領域検出回路２６ａも、第１実施形態における第２領域検出回路２６から遅延回路５６，論理回路５７を削除した構成を有しており、コンパレータ５５の出力を、第２領域検出クロックＲＣＫとして特徴量判定回路２８ａに供給するように構成されている。
【０１６５】
また、第２領域検出回路２６ａにおいて、定電流源５２が供給する電流の大きさ、コンデンサ５１の容量、基準電圧Ｖref3の大きさは、コンデンサ５１を連続充電する期間が、伝送符号の４ビット分に相当する期間以下の長さである場合は、充電電圧Ｖc3が基準電圧Ｖref3に達することがなく、それを超えた長さ（即ち、５ビット目に掛かる長さ）になると、充電電圧Ｖc3が基準電圧Ｖref3を超えるような大きさとなるように設定されている。
【０１６６】
＜終了タイミング検出回路＞
終了タイミング検出回路２７ａは、スイッチ２４を介して供給される受信信号Ｒslの歪みを除去するために設けられたロウパスフィルタ９６と、ロウパスフィルタ９６を介して供給される受信信号Ｒslを入力クロックとして、受信信号Ｒsl中の立ち上がりエッジの個数をカウントするカウンタ９７と、カウンタ９７の出力の一桁目Ｑ０が０且つ二桁目Ｑ１が１の時、即ち、カウント値が境界数である２になった時に、アクティブレベル（ハイレベル）となる終了信号ＤＴｅを生成する論理回路９８とを備えている。なお、カウンタ９７は、終了信号ＤＴｅがアクティブレベルの時に、カウント値がクリアされるように接続されている。
【０１６７】
＜特徴量判定回路＞
特徴量判定回路２８ａは、終了信号ＤＴｅがハイレベルの時にリセットされると共に、第１領域検出回路２５ａから供給される第１領域検出クロックＤＣＫに従って動作する複数桁（本実施形態では２桁）のカウンタ６１と、カウンタ６１の出力Ｑ０，Ｑ１のうち１桁目Ｑ０がロウレベル且つ２桁目Ｑ１がハイレベル、即ち、カウント値が２の時にハイレベルを出力する論理回路６２ａと、終了信号ＤＴｅがハイレベルの時にリセットされると共に、第２領域検出回路２６から供給される第２領域検出クロックＲＣＫに従って出力の信号レベルが交互に切り替わるように接続されたトグル回路（１桁のカウンタ）６３ａと、論理回路６２およびトグル回路６３ａの出力がいずれもハイレベルの時にハイレベルを出力する論理回路６５とを備え、この論理回路６５の出力を無差別ウェイクアップ信号ＷＡとして各部に供給するように構成されている。
【０１６８】
つまり、特徴量判定回路２８ａは、起動パタン領域にて第１領域が２回，第２領域が１回検出された場合に、無差別ウェイクアップ信号ＷＡをアクティブレベル（ハイレベル）にする。
【０１６９】
＜起動パタン判定回路の動作＞
このように構成された起動パタン判定回路２２ａは、待機状態検出信号ＤＴｗの立ち下がりエッジ、即ち開始タイミングで動作を開始する。
【０１７０】
そして、起動用のＩＤ（＝０ｘ０７８）が設定されたフレームである起動用フレームが通信路ＬＮに送出された場合、図１４に示すように、受信信号Ｒslの信号レベルがドミナントからレセッシブに変化する立ち上がりエッジが、ＩＤの４ビット目とその直後に挿入されたスタッフビットととの境界のタイミング、およびＲＴＲとその直後に挿入されたスタッフビットとの境界のタイミングで発生する。つまり、終了タイミング検出回路２７ａの動作により、後者のタイミングで、終了信号ＤＴｅがアクティブレベルに変化し、このタイミングが終了タイミング（境界ポイント）となる。
【０１７１】
なお、起動パタン領域のビットパタンは、５ビット連続のドミナントである第１領域と、５ビット連続のレセッシブである第２領域とが、第１領域，第２領域，第１領域の順に並んだものとなるため、開始タイミングから終了タイミングの間に、第１領域検出回路２５ａは第１領域の数と同数である２個のパルス信号からなる第１領域検出クロックＤＣＫを発生させ、第２領域検出回路２６ａは第２領域の数と同数である１個のパルス信号からなる第２領域検出クロックＲＣＫを発生させる。
【０１７２】
つまり、第１領域検出クロックＤＣＫに従って動作するカウンタ６１のカウント値ＤＣＮＴは、起動パタン領域で検出された第１領域の数を表し、また、第２領域検出クロックＲＣＫに従って動作するトグル回路６３ａの出力（カウント値）ＲＣＮＴは、起動パタン領域で検出された第２領域の数を表す。
【０１７３】
この両カウント値ＤＣＮＴ，ＲＣＮＴ（特徴量）が、起動フレームに特有な起動量（前者が２，後者が１）と一致するため、２番目の第１領域が検出されカウント値ＲＣＮＴが２（カウント値ＤＣＮＴはそれより前のタイミングで１になっている）になった時点で無差別ウェイクアップ信号ＷＡがアクティブレベルとなり、その信号レベルが終了タイミングまで保持される。
【０１７４】
一方、起動用ではない通常のＩＤ（＝０ｘ０７Ｃ）が設定されたフレームが通信路ＬＮに送出された場合、図１５に示すように、２番目の立ち上がりエッジは、２個目のスタッフビットとＩＤの５ビット目との境界のタイミングで発生する。
【０１７５】
つまり、このタイミングが終了タイミング（境界ポイント）となり、それ以前の１１ビットの領域が起動パタン領域となる。
この場合、起動パタン領域のビットパタンは、第１領域，第２領域，１ビットのドミナントが順に並んだものとなるため、開始タイミングから終了タイミングの間に、第１領域検出回路２５ａは第１領域の数と同数である１個のパルス信号からなる第１領域検出クロックＤＣＫを発生させ、第２領域検出回路２６ａは第２領域の数と同数である１個のパルス信号からなる第２領域検出クロックＲＣＫを発生させることになる。
【０１７６】
つまり、カウンタ６１のカウント値ＤＣＮＴは１、トグル回路６３ａのカウント値ＲＣＮＴは１となり、カウント値ＤＣＮＴ（１）と起動量（２）とが一致しないため、無差別ウェイクアップ信号ＷＡはアクティブレベルになることなく、非アクティブレベルのまま保持される。
【０１７７】
＜効果＞
このように本実施形態では、境界ポイントの検出に用いる境界条件と、起動フレームに設定する起動用のＩＤとが異なるだけであり、その他については第１実施形態の場合と全く同様に動作するため、第１実施形態の場合と同様の効果を得ることができる。
【０１７８】
なお、本実施形態における終了タイミング検出回路２７ａが、請求項９に記載の境界ポイント検出手段に相当する。
［他の実施形態］
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において様々な態様にて実施することが可能である。
【０１７９】
例えば、上記実施形態では、レシーバ１６を二つのコンパレータＣＰ１，ＣＰ２で構成し、動作モードによって使用するコンパレータを切り替えるように構成されているが、レシーバを一つのコンパレータＣＰ１で構成し、コンパレータＣＰ１の出力を受信データＲｘＤとしてマイコン１１に供給するか、受信信号Ｒslとして起動フレーム検出部１７に供給するかを、動作モードによって切り替えるようにしてもよい。
【０１８０】
上記実施形態では、待機状態検出回路２１と第２領域検出回路２６ａとが、レセッシブの期間を測定するための回路（コンデンサ３１，５３、定電流源３２，５２、スイッチ３３，５３）を個別に備えているが、両検出回路２１，２６ａが共通の回路（コンデンサ，定電流源，スイッチ）を用いるように構成してもよい。
【０１８１】
上記実施形態の指定パタン判定回路２３では、デューティ比デコーダ７３が、指定パタン領域に設定された単位ブロック毎のビットパタンをデューティ信号とみなして、単位ブロック内における二つの信号レベルの期間の長さを比較することで、クロックを用いることなくデコードを行っているが、例えば、図１６に示す指定パタン判定回路２３ａのように、起動フレームを認識した（無差別ウェイクアップ信号ＷＡがアクティブになった）場合に、受信信号Ｒslからクロック信号を再生するＰＬＬ回路１０１を動作させ、そのＰＬＬ回路１０１が発生させたクロックに従って、デコーダ１０２がデータフィールドのビットパタンをデコードするように構成してもよい。この場合、データ比較回路１０３は、エッジ検出信号ＥＤの代わりに、ＰＬＬ回路１０１が発生させたクロックに基づいて許可信号ＥＮやラッチクロックＬＣＫを発生させればよい。また、この場合、起動フレームの指定パタン領域に設定するビットパタンは、複数ビットからなる単位ブロック毎に設定されたものであって、ＣＡＮコントローラ１４で使用するクロックより精度の低いクロックでのデコードが可能なパタンであればよい。なお、ここでは、ＰＬＬ回路１０１が本発明（請求項１４）におけるクロック生成回路、デコーダ１０２がデコーダ回路に相当する。
【０１８２】
上記実施形態では、ドミナントが６ビット以上連続した場合に待機状態であると判断しているが、これに限るものではなく、スタッフの挿入によりフレーム中で許容される同一レベルの最大連続数をＮとして、Ｎ＋１ビット以上１１ビット以下であればよい。なお、１１ビットとは、ＡＣＫデリミッタ（１ビット）、ＥＯＦ（７ビット）、フレーム間に挿入されるインターミッション（３ビット）を合計したビット数である。
【符号の説明】
【０１８３】
１…通信システム  １０（１０ａ〜１０ｄ）…電子制御ユニット（ＥＣＵ）  １１…マイクロコンピュータ（マイコン）  １２…トランシーバ  １３…電源回路  １４…ＣＡＮコントローラ  １５…ドライバ  １６…レシーバ  １７…起動フレーム検出部  １８…ウェイクアップ制御部  ２１…待機状態検出回路  ２２，２２ａ…起動パタン判定回路  ２３，２３ａ…指定パタン判定回路  ２４，３３，４３，５３，７１，８２…スイッチ  ２５，２５ａ…第１領域検出回路  ２６，２６ａ…第２領域検出回路  ２７，２７ａ…終了タイミング検出回路  ２８，２８ａ…特徴量判定回路  ３１，４１，５１，８１ａ…コンデンサ  ３２，４２，５２…定電流源  ３４，４４，４８，５４，５８…分圧回路  ３５，４５，４９，５５，５９，８３…コンパレータ  ４６，５６…遅延回路  ４７，５７，６０，６２，６２ａ，６４，６５，８５，８６，９８…論理回路  ６１，６３，９７…カウンタ  ６３ａ…トグル回路  ７２…エッジ検出回路  ７３…デューティ比デコーダ  ７４．１０３…データ比較回路  ８１…積分回路  ８４，９５…ラッチ回路  ９１…デコードデータ保持回路  ９２…比較器  ９３…割当パタン設定回路  ９４…タイミング生成回路  ９６…ロウパスフィルタ  １０１…ＰＬＬ回路  １０２…デコーダ、
【図１】
0005616177.tif 000002
【図２】
0005616177.tif 000003
【図３】
0005616177.tif 000004
【図４】
0005616177.tif 000005
【図５】
0005616177.tif 000006
【図６】
0005616177.tif 000007
【図７】
0005616177.tif 000008
【図８】
0005616177.tif 000009
【図９】
0005616177.tif 000010
【図１０】
0005616177.tif 000011
【図１１】
0005616177.tif 000012
【図１２】
0005616177.tif 000013
【図１３】
0005616177.tif 000014
【図１４】
0005616177.tif 000015
【図１５】
0005616177.tif 000016
【図１６】
0005616177.tif 000017