(57)【特許請求の範囲】
【請求項１】
符号部と指数部と仮数部とで成る浮動小数点表現の実数データを用いて、１ビットオーディオ信号に対する信号処理を行うことが可能な音楽装置であって、  
最小値から最大値まで徐々に大きくなる浮動小数点表現の振幅の実数データを記憶するフェードカーブ記憶手段と、
前記１ビットオーディオ信号が与えられると、前記フェードカーブ記憶手段から小さい順、又は、大きな順に浮動小数点表現の振幅実数データを順次、読み出してこの読み出した振幅実数データの符号部を、１ビットオーディオ信号が示すデジタル値に対応した値で置き換え出力する演算手段と、を備えたことを特徴とする１ビット信号用オーディオ装置。
【請求項２】
請求項１に記載の装置において、
前記演算手段は、
前記１ビットオーディオ信号がデジタル値「１」の場合には前記読み出した浮動小数点表現の振幅実数データの符号部のみを「０」で置き換えたデータを浮動小数点オーディオ信号として出力する一方、前記１ビットオーディオ信号がデジタル値「０」の場合には前記読み出した浮動小数点表現の振幅実数データの符号部のみを「１」で置き換えたデータを浮動小数点オーディオ信号として出力することを特徴とする１ビット信号用オーディオ装置。
【請求項３】
請求項１および２の内のいずれか一項に記載の装置において、
前記演算手段は更に、
前記読み出した浮動小数点表現の振幅実数データに基づいて、次段の所定信号処理を行う信号処理手段に対してその動作指示を行う状態情報を出力する状態情報出力手段を備えたことを特徴とする１ビット信号用オーディオ装置。
【請求項４】
請求項３に記載の装置において、
前記次段の信号処理手段は、
前記状態情報を参照して、１ビットずつ信号を出力可能な複数個の出力手段の内のいずれの出力手段からの出力を当該装置の出力とするかを選択する信号選択手段を備えたことを特徴とする１ビット信号用オーディオ装置。
【請求項５】
請求項４に記載の装置において、
前記複数個の出力手段は、
前記演算手段からの出力された浮動小数点オーディオ信号に対してその符号部の１ビットデータを反転してこの反転した１ビットデータのみを出力する符号ビット出力部と、前記浮動小数点オーディオ信号に対してデルタシグマ変調を施して１ビットオーディオ信号として出力するデルタシグマ変調器と、前記演算手段からの出力に関係せずに、１バイトのデータであってこれを構成するデジタル値「０」と「１」の数が同数の１バイトデータを循環的に出力するミュートパターン出力部とで成り、
前記信号選択手段は、
前記演算手段によって読み出された振幅実数データが前記最小値を示す際に出力される状態情報が与えられた場合には、前記ミュートパターン出力部の出力を選択する一方、前記読み出された振幅実数データが前記最大値を示す際に出力される状態情報が与えられた場合には前記符号ビット出力部の出力を選択し、前記読み出された振幅データ値がこれ以外の値である際に出力される状態情報が与えられた場合には、前記デルタシグマ変調器の出力を選択することを特徴とする１ビット信号用オーディオ装置。
【請求項６】
請求項４および５の内のいずれか一項に記載の装置において、
前記信号選択手段によって出力することが選択された出力手段以外の出力手段の動作が停止されるように構成されたことを特徴とする１ビット信号用オーディオ装置。
【請求項７】
請求項３に記載の装置において、
前記次段の所定信号処理を行う信号処理手段は、
前記演算手段からの状態情報を変更し、この変更した状態情報を自手段よりも後段の他の所定信号処理を行う第２の信号処理手段に対して供給する状態情報変更手段を備えたことを特徴とする１ビット信号用オーディオ装置。
【請求項８】
請求項７に記載の装置において、
前記第２の信号処理手段が行う他の所定信号処理は、複数のフィルタを縦列接続したフィルタ部が行う、前記演算手段からの浮動小数点オーディオ信号に対するフィルタリング処理であることを特徴とする１ビット信号用オーディオ装置。
【請求項９】
符号部と指数部と仮数部とで成る浮動小数点表現の実数データを用いて、１ビットオーディオ信号に対する信号処理を行うことが可能な音楽装置であって、  
最小値から最大値まで徐々に大きくなる浮動小数点表現の振幅の実数データを記憶する第１のフェードカーブ記憶手段と、
前記１ビットオーディオ信号が与えられると、前記第１のフェードカーブ記憶手段から第１の所定順番で浮動小数点表現の振幅実数データを順次読み出してこの読み出した振幅実数データの符号部を、１ビットオーディオ信号が示すデジタル値に対応した値で置き換え出力すると共に、前記読み出した振幅実数データに基づいて、次段の所定信号処理を行う信号処理手段に対してその動作指示を行う状態情報を出力する第１の状態情報出力手段を備えた第１のフェード部と、
最小値から最大値まで徐々に大きくなる浮動小数点表現の振幅の実数データを記憶する第２のフェードカーブ記憶手段と、
前記１ビットオーディオ信号が与えられると、前記第２のフェードカーブ記憶手段から第２の所定順番で浮動小数点表現の振幅実数データを順次読み出してこの読み出した振幅実数データの符号部を、１ビットオーディオ信号が示すデジタル値に対応した値で置き換え出力すると共に、前記読み出した振幅実数データに基づいて、前記信号処理手段に対してその動作指示を行う状態情報を出力する第２の状態情報出力手段を備えた第２のフェード部と、の２系統のフェード部を備え、
前記信号処理手段は、
前記２系統のフェード部からの出力信号を夫々の系統に対して設定された夫々のミックス係数を乗じて夫々の系統の乗算結果を加算するミックス部と、前記この２系統のフェード部からの夫々からの状態情報と前記両系統のミックス係数とに基づいて、１個の状態情報を出力する状態情報変更手段と、を備えたことを特徴とする１ビット信号用オーディオ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１ビットオーディオ信号のフェード等の処理を簡素な処理で実現可能な装置に関する。
【背景技術】
【０００２】
１ビット信号に対するフェード処理（フェードイン、フェードアウト）を実行可能な装置が多数提案されてきた。例えば、ビット長変調器が、与えられた１ビットオーディオ入力信号列を１６ビット信号に変調し、乗算器がこの１６ビットの信号と係数発生器からの供給される係数とを乗算した乗算信号を、時間反転部によって、時間軸上において後先を反転させて出力する装置が提案されている（例えば、特許文献１参照。）。この装置にあっては、更にデルタシグマ変調器が時間反転部からの出力信号にデルタシグマ変調処理を施し、第２の時間反転部が再デルタシグマ変調信号を時間軸上において後先を反転させて出力するものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２６７０９１号公報（第５−８頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
確かに、上述した従来の装置によれば、１ビットオーディオ信号のフェード処理を行う際にノイズ発生を阻止した状態で、フェードイン処理を実現することは可能となる。しかし、１ビットオーディオ信号に対するフェード等の処理は、ＤＳＰ、ＣＰＵ等のプロセッサが、データを用いてＲＯＭ等の記録媒体に記録されたプログラムを実行することにより行われるものであるが、１ビットオーディオ信号に対する処理体系の簡素化、つまりは、プログラミングの簡素化等については積極的な配慮がなされていなかった。
【０００５】
本発明は、かかる従来の課題を解決するためになされたもので、１ビットオーディオ信号に対する信号処理をプログラミングの簡素化を図りながら実行可能な装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明者の鋭意研究の結果、「符号部（１ビット）と指数部（８ビット）と仮数部（２３ビット）」とからなる浮動小数点表現の実数データが、１ビットオーディオ信号に対するフェード等の処理との親和性が極めて高いことを見出した。そして、１ビットオーディオ信号に対する各種の処理を実行するに際して、浮動小数点表現の実数データを利用した処理結果と共に、自処理（例えば、図１の処理１）での処理結果に応じた情報である状態情報を次段の処理部（例えば、図１の処理２）に対する動作指示のための情報とし送信すると、一層プログラミングの簡素化を行えることを見出した。
【０００７】
上記目的を達成するために、本発明は、符号部と指数部と仮数部とで成る浮動小数点表現の実数データを用いて、１ビットオーディオ信号に対する信号処理を行うことが可能な音楽装置であって、  
最小値から最大値まで徐々に大きくなる浮動小数点表現の振幅の実数データを記憶するフェードカーブ記憶手段と、
前記１ビットオーディオ信号が与えられると、前記フェードカーブ記憶手段から小さい順、又は、大きな順に浮動小数点表現の振幅実数データを順次、読み出してこの読み出した振幅実数データの符号部を、１ビットオーディオ信号が示すデジタル値に対応した値で置き換え出力する演算手段と、を備えたことを特徴とするようにした。より具体的には、前記演算手段を、前記１ビットオーディオ信号がデジタル値「１」の場合には前記読み出した浮動小数点表現の振幅実数データの符号部のみを「０」で置き換えたデータを浮動小数点オーディオ信号として出力する一方、前記１ビットオーディオ信号がデジタル値「０」の場合には前記読み出した浮動小数点表現の振幅実数データの符号部のみを「１」で置き換えたデータを浮動小数点オーディオ信号として出力する構成とすれば良い。
【０００８】
この発明によれば、演算手段は、１ビットオーディオ信号が与えられると、フェードカーブ記憶手段から小さい順、又は、大きな順に浮動小数点表現の振幅実数データを順次、読み出してこの読み出した振幅実数データの符号部を、１ビットオーディオ信号が示すデジタル値に対応した値で置き換え出力するので、１ビットオーディオ信号に対するフェード処理を極めて簡素な構成で行うことが可能になる。
【０００９】
また、前記演算手段が更に、前記読み出した振幅実数データに基づいて、次段の所定信号処理を行う信号処理手段に対してその動作指示を行う状態情報を出力する状態情報出力手段を備えた構成とし、更に、前記次段の信号処理手段が、前記状態情報を参照して、１ビットずつ信号を出力可能な複数個の出力手段の内のいずれの出力手段からの出力を当該装置の出力とするかを選択する信号選択手段を備えると、状態情報によって次段の信号処理手段の動作制御を行えるようになる。より具体的には、前記複数個の出力手段が、前記演算手段からの出力された浮動小数点オーディオ信号に対してその符号部の１ビットデータを反転してこの反転した１ビットデータのみを出力する符号ビット出力部と、前記浮動小数点オーディオ信号に対してデルタシグマ変調を施して１ビットオーディオ信号として出力するデルタシグマ変調器と、前記演算手段からの出力に関係せずに、１バイトのデータであってこれを構成するデジタル値「０」と「１」の数が同数の１バイトデータを循環的に出力するミュートパターン出力部とで成り、前記信号選択手段は、前記演算手段によって読み出された振幅実数データが前記最小値を示す際に出力される状態情報が与えられた場合には、前記ミュートパターン出力部の出力を選択する一方、前記読み出された振幅実数データが前記最大値を示す際に出力される状態情報が与えられた場合には前記符号ビット出力部の出力を選択し、前記読み出された振幅データ値がこれ以外の値である際に出力される状態情報が与えられた場合には、前記デルタシグマ変調器の出力を選択する構成とすることができる。この具体例によれば、高々２ビットの状態情報で所要の動作を行えることになる。そして、前記信号選択手段によって出力することが選択された出力手段以外の出力手段の動作が停止されるように構成すれば無駄な動作を排除することが可能となるので好ましい。
【００１０】
そして、前記次段の所定信号処理を行う信号処理手段が、前記演算手段からの状態情報を変更し、この変更した状態情報を自手段よりも後段の他の所定信号処理（例えば複数のフィルタを縦列接続したフィルタ部が行う、前記演算手段からの浮動小数点オーディオ信号に対するフィルタリング処理）を行う第２の信号処理手段に対して供給する状態情報変更手段を備えたので、この第２の信号処理手段での処理を適切に実行させることが可能になる。
【００１１】
更に、本発明によれば、符号部と指数部と仮数部とで成る浮動小数点表現の実数データを用いて、１ビットオーディオ信号に対する信号処理を行うことが可能な音楽装置であって、  
最小値から最大値まで徐々に大きくなる浮動小数点表現の振幅の実数データを記憶する第１のフェードカーブ記憶手段と、
前記１ビットオーディオ信号が与えられると、前記第１のフェードカーブ記憶手段から第１の所定順番で浮動小数点表現の振幅実数データを順次読み出してこの読み出した振幅実数データの符号部を、１ビットオーディオ信号が示すデジタル値に対応した値で置き換え出力すると共に、前記読み出した振幅実数データに基づいて、次段の所定信号処理を行う信号処理手段に対してその動作指示を行う状態情報を出力する第１の状態情報出力手段を備えた第１のフェード部と、
最小値から最大値まで徐々に大きくなる浮動小数点表現の振幅の実数データを記憶する第２のフェードカーブ記憶手段と、
前記１ビットオーディオ信号が与えられると、前記第２のフェードカーブ記憶手段から第２の所定順番で浮動小数点表現の振幅実数データを順次読み出してこの読み出した振幅実数データの符号部を、１ビットオーディオ信号が示すデジタル値に対応した値で置き換え出力すると共に、前記読み出した振幅実数データに基づいて、前記信号処理手段に対してその動作指示を行う状態情報を出力する第２の状態情報出力手段を備えた第２のフェード部と、の２系統のフェード部を備え、
前記信号処理手段は、
前記２系統のフェード部からの出力信号を夫々の系統に対して設定された夫々のミックス係数を乗じて夫々の系統の乗算結果を加算するミックス部と、前記この２系統のフェード部からの夫々からの状態情報と前記両系統のミックス係数とに基づいて、１個の状態情報を出力する状態情報変更手段と、を備えた１ビット信号用オーディオ装置も提供される。
【発明の効果】
【００１２】
本発明によれば、１ビットオーディオ信号のフェード等の信号処理をプログラミングの簡素化を図りながら実現可能になるという効果が得られる。
【図面の簡単な説明】
【００１３】
【図１】１ビット信号用オーディオ装置１の基本構成の説明図である。
【図２】浮動小数点表現の説明図である。
【図３】フェード処理部１００の動作の説明図である。
【図４】符号ビット出力部２１０の動作の説明図である。
【図５】信号選択部２４０の動作の説明図である。
【図６】フェード処理概要の説明図である。
【図７】状態情報の組合せの説明図である。
【図８】１ビット信号用オーディオ装置２の構成の説明図である。
【図９】フィルタ部３００の構成図である。
【図１０】状態情報変更部３１０の動作の説明図である。
【図１１】ミックス部４００の構成図である。
【図１２】１ビット信号用音楽装置３の構成の説明図である。
【図１３】状態情報変更部４１０の動作の説明図である。
【発明を実施するための形態】
【００１４】
以下、本発明を実施の形態について図面を参照しつつ説明する。先ず、図２を参照して、浮動小数点表現の実数データの構造について説明する。図２（ａ）は、ＩＥＥＥ７５４単精度浮動小数点表現の実数データの構造について説明しており、この浮動小数点表現の実数データは、符号部（１ビット：符号ビットとも称する）Ａと８ビットの指数部Ｂと２３ビットの仮数部Ｃとがこれらの順番で結合された構造となっている。この形式では、「（−１）の符号部Ａで示す数の累乗」と「２の「指数部Ｂ−１」乗」と「１に仮数部Ｃを加算した加算結果」とを乗じた実数、つまり、「（（−１）のＡ乗）×（２の（Ｂ−１）乗）×（１＋Ｃ）」なる実数を示すことになる。なお、符号部Ａは正の場合には「０」である一方、負の場合には「１」に設定される。
【００１５】
図２（ｂ）は、図２（ａ）の形式で４つの実数「１．０」、「０．５」、「０．２５」、「０．０」を例にとって具体的なデータ構造を示したものである。「１．０」は、正なので符号部Ａは「０」、指数部Ｂは最上位ビット以外が総て「１」、つまり、指数部Ｂはその値が「１２７」となっており、仮数部Ｃは２３ビットが総て「０」である。その結果、「指数部−１２７」が「０」となると共に「１＋仮数部」が「１」となり、結局、「１．０」を表現できていることが分かる。また、「０．５」は、正なので符号部Ａは「０」、指数部Ｂは最上位ビット及び最下位ビット以外が総て「１」、つまり、指数部Ｂはその値が「１２６」となっており、仮数部Ｃは２３ビットが総て「０」である。その結果、「指数部−１２７」が「−１」となると共に「１＋仮数部」が「１」となり、結局、「２の−１乗」つまり「０．５」を表現できている。
【００１６】
同様に、「０．２５」は、正なので符号部Ａは「０」、指数部Ｂは最上位ビット及び最下ビットから２ビット目以外が総て「１」、つまり、指数部Ｂはその値が「１２５」となっており、仮数部Ｃは２３ビットが総て「０」である。その結果、「指数部−１２７」が「−２」となると共に「１＋仮数部」が「１」となり、結局、「２の−２乗」つまり「０．２５」を表現できている。そして、「０．０」は、正であるとして符号部Ａは「０」、指数部Ｂは総て「０」、つまり、指数部Ｂはその値が「０」となっており、仮数部Ｃは２３ビットが総て「０」である。その結果、「指数部−１２７」が「−１２７」となると共に「１＋仮数部」が「１」となる。この指数部Ｂが「２の−１２７乗」であるものが「０．０」を表現するものとなっている。以上が本実施形態で用いる浮動小数点表現の具体的な構造例である。なお、図２（ｂ）では２進数と１６進数と対比して理解するために、ＩＥＥＥ７５４の２進数表記とＩＥＥＥ１６進数表記とを併記している。１６進数は１ビットデータを４ビットずつまとめて区切って夫々を１６進数としたものであり、例えば、実数「１．０」に対しては、符号ビット（符号部）を含め上位から４ビットずつが「００１１」、「１１１１」、「１０００」、「００００」、「００００」、「００００」、「００００」、「１０００」であるので、１６進数では「３ｆ８０００００」となる。
【００１７】
（基本構成）
図１は本発明の実施形態である１ビット信号用オーディオ装置１の基本構成を示構成図である。この装置１は、所定周期でサンプリングされた１ビットオーディオ信号列であるビットストリームを受け付けてこれに対してフェードイン処理を行うフェード処理部１００と、１ビットストリームを出力するビットストリーム出力部２００とを有して構成されている。
【００１８】
フェード処理部１００は、演算部１１０とフェードカーブ記憶部１２０とを備えて構成されていてフェードイン機能を有している。ここで、理解の容易化のために、図６を参照してフェードイン処理の概要を説明しておく。図６（ａ）は、最小値「０．０」から始まって徐々にその値が大きくなって最後は最大値「１．０」となるフェードカーブの示す値を、順番に、乗算器５００でＰＣＭ入力信号に乗ずることによって、ＰＣＭ出力信号の振幅を徐々に大きくしていくことを示している。このようにフェードイン処理は再生される信号を零レベルから徐々に上昇させる処理であり、一方、図６では図示しないが、フェードアウト処理は、再生信号の信号レベルを時間と共に徐々に下降させて零レベルとするものである。図６（ｂ）は、１ビットオーディオ信号列であるビットストリームをフェード処理部１００が、浮動小数点表現データで定義されたフェードカーブのその定義データを利用してフェードイン処理を行ってフェード信号を出力する様子を示したものである。そして、図６（ｂ）に示す場合には、フェードカーブを定義する実数データは、最小値「０．０」から最大値「１．０」まで徐々に増加するように多数の浮動小数点表現の実数データが記憶されている。
【００１９】
したがって、図１のフェード処理部１００が備えるフェードカーブ記憶部１２０には、最小値「０．０」から最大値「１．０」まで徐々に増加するように多数の浮動小数点表現の実数データが記憶されている。より具体的には、Δを増分として、「０．０」、「０．０＋Δ」、「０．０＋２・Δ」、「０．０＋３・Δ」、…、「１．０」なる浮動小数点表現の実数データが記憶されている。つまり、フェードカーブ記憶部１２０には、フェードインカーブを定義する、最小値「０．０」から最大値「１．０」まで徐々にΔ（Δは正の実数）だけ増加していくような浮動小数点表現の多数の実数データが記憶されている。なお、この例ではΔだけ等量の増分を持たせるようにしたが、必ずしも等量の増分でない部分があっても良い。
【００２０】
さて、ビットストリームが与えられると（ビットストリーム入力）、フェード処理部１００の演算部１１０は、フェードカーブ記憶部１２０から順次、最小値から最大値までの値の小さなものから、フェードカーブを定義している実数データを取り出して、その実数データの符号ビットＡに対する置き換え処理を実行する。つまり、演算部１１０は、ビットストリームがデジタル値「１」の場合には出力を正の値（＋１．０）とすべく、取り出してきた実数データ値の符号ビットＡのみを「０」で置き換えて、指数部Ｂ及び仮数部Ｃをそのままの値として出力する一方、ビットストリームがデジタル値「０」の場合には出力を負の値（−１．０）とすべく、取り出してきた実数データの符号ビットＡのみを「１」で置き換えて、指数部Ｂ及び仮数部Ｃをそのままの値として出力する。
【００２１】
図３（ａ）、（ｂ）は、フェードカーブ記憶部１２０から取り出した値である実数データ（以下、「フェードカーブ入力値」とも称する）が「０．５」の場合の演算部１１０の具体的な処理を示している。今、フェードカーブ入力値の符号ビットＡと指数部Ｂと仮数部Ｃとで「０．５」が浮動小数点表現されている。そして、図３（ａ）に示すように、ビットストリーム入力のデジタル値が「１」の場合には、フェードカーブ入力値の符号ビットＡのみ「０」に置き換えて、浮動小数点オーディオ信号出力の符号ビット（Ａ１参照）とし、指数部Ｂ及び仮数部Ｃをそのままと浮動小数点オーディオ信号として出力する。なお、この場合には置き換えを行わなくても、元々符号部は「０」であるが統一的に扱うためプログラムミングでは置き換え処理を行うとした方がプログラミング簡素化には都合が良い。一方、図３（ｂ）に示すように、ビットストリーム入力のデジタル値が「０」の場合には、フェードカーブ入力値の符号ビットＡのみをデジタル値「１」で置き換え（Ａ２参照）、指数部Ｂ及び仮数部Ｃはそのままとして浮動小数点オーディオ信号として出力する。かくして、演算部１１０からは、図６（ｂ）に示した波形のフェード処理された浮動小数点オーディオ信号が出力される。
【００２２】
このように演算部１１０は、１ビットオーディオ信号が与えられると、フェードカーブ記憶部１２０から小さい順に浮動小数点表現の振幅実数データを順次、読み出してこの読み出した振幅実数データの符号部を、１ビットオーディオ信号が示すデジタル値に対応した値で置き換え出力するので、１ビットオーディオ信号に対するフェードイン処理を極めて簡素な構成で行うことが可能になる。なお、演算部１１０が、１ビットオーディオ信号が与えられると、フェードカーブ記憶部１２０から大きな順に浮動小数点表現の振幅実数データを順次、読み出してこの読み出した振幅実数データの符号部を置き換え処理すれば、フェードアウト処理も簡単に実現できる。
【００２３】
そして、演算部１２０は、この浮動小数点オーディオ信号出力と共に、自処理（処理１）におけるフェードカーブ入力値に応じた情報であって、次段の処理（処理２）を動作指示する状態情報を出力する。図３（ｃ）は、この状態情報の出力例の説明図である。演算部１１０は、フェードカーブ入力値が「０．０」の場合は「００」なる状態情報を出力し、また、フェードカーブ入力値が「１．０」の場合は「１０」なる状態情報を出力する。そして、フェードカーブ入力値が「０．０」でも「１．０」でも無い場合、即ち、最小値より大きく最大値より小さな場合には、「０１」を状態情報として出力する。かくして、２ビットで状態情報を表現でき簡素な構成で次段の処理動作を指示するための状態情報が出力可能となる。
【００２４】
図１に示す「処理２」を実行するビットストリーム出力部２００は、符号ビット出力部２１０と、デルタシグマ変調器２２０と、ミュートパターン出力部２３０と、この３個の１ビット信号を出力可能な出力手段の内のいずれの出力手段の出力をビットストリーム出力とするかを判断して選択する信号選択部２４０とを有して構成されている。フェード処理部１００の処理結果である浮動小数点オーディオ信号は、符号ビット出力部２１０及びデルタシグマ変調器２２０に供給されると共に、演算部１１０からの状態情報は信号選択部２４０に供給される。デルタシグマ変調器２２０は、例えば、公知の構成の一次のものが使用されており、入力された浮動小数点オーディオ信号にデルタシグマ変調を施して、１ビットオーディオ信号として出力するものである。
【００２５】
符号ビット出力部２１０は、与えられた浮動小数点表現の実数データの符号部Ａのみを切り出し、この切り出した１ビットデータに対する処理結果を１ビット出力する。より具体的には、フェード処理部１００から供給された浮動小数点オーディオ信号の符号部Ａのみを対象として、この符号部Ａの値を反転させて１ビットオーディオ信号（ビットストリーム）の出力を行う。図４は、この具体的な処理例の説明図である。図４（ａ）に示すような符号部Ａ３と指数部Ｂと仮数部Ｃとからなる浮動小数点オーディオ信号が供給されると、この符号部Ａ３のデジタル値「０」のみを反転して１ビットのデジタル値「１」を出力する。一方、図４（ｂ）に示すような符号部Ａ４と指数部Ｂと仮数部Ｃとからなる浮動小数点オーディオ信号が供給されると、この符号部Ａ４のデジタル値「１」のみを反転して１ビットのデジタル値「０」を出力する。かくして、符号ビット出力部２１０は、供給される信号が浮動小数点表現で「正：符号ビットが０」の場合にはデジタル値「１」を出力する一方、供給される信号が浮動小数点表現で「負：符号ビットが１」の場合にはデジタル値「０」を出力する。なお、信号選択部２４０での切り替えノイズを抑制するために、デルタシグマ変調器２２０内で発生する遅延量と等しい遅延を与える遅延器を、符号ビット出力部２１０に内蔵させた構成とするのが好ましい。
【００２６】
ミュートパターン出力部２３０は、８ビット（１バイト）のデジタル信号列であって、その１バイト内でデジタル値「０」とデジタル値「１」とが同数、つまり、４個ずつとなっている１バイト列を、循環的に出力する構成となっている。この条件を満たす８ビットの信号としては、例えば、「１００１０１１０」が挙げられる。この１バイトの信号を循環的に出力することによって、１ビットオーディオ信号におけるミュート状態（無音状態）を生成することが可能となる。なお、この１バイト列を総て「０」とすると、１ビットオーディオ信号処理においては、「−１．０」に相当するため、上述したような１バイトのデジタル信号列を出力するようにしている。
【００２７】
信号選択部２００は、符号ビット出力部２１０、デルタシグマ変調器２２０およびミュートパターン出力部２３０の内の３個の出力手段の内のいずれの出力手段からの出力をビットストリーム出力とするかを、演算部１１０から供給された状態情報を参照して、選択出力するように構成されている。図５はこの動作の説明図である。信号選択部２００は、状態情報が「００」の場合には、ミュートパターン出力部２３０からの出力を選択し、また、状態情報が「０１」の場合には、デルタシグマ変調器２２０からの出力を選択し、そして、状態情報が「１０」の場合には符号ビット出力部２１０からの出力を選択する。このように本実施形態によれば、前段の信号処理部（処理１）からの僅か２ビットの情報で後段の信号処理部（処理２）の動作制御が可能となり、簡素な装置構成を実現できることになる。そして、信号選択部２４０は、図示しない制御信号線を介して選択した３つの１ビットオーディオ信号の出力手段以外の出力手段の動作を停止制御可能に構成されている。例えば、状態情報「００」を受け取った場合にはミュートパターン出力部２３０を選択し、これ以外の符号ビット出力部２１０、デルタシグマ変調器２２０の動作を停止制御させて省エネを図っている。
【００２８】
なお、図１に示すフェード処理部１００では、フェードイン処理ばかりでなく、フェードアウト処理を実行可能な構成とすることについて説明したが、この場合には、フェードカーブ記憶部１２０に、フェードインカーブを定義する、最大値「１．０」から最小値「０．０」まで徐々にΔ（Δは正の実数）だけ減少していくような浮動小数点表現の多数の実数データを記憶させることにして順番に、つまり、１番目「最大値」、２番目「最大値−Δ」、…、というようにして実数データを読み出して処理を実行するようにしても良い。
【００２９】
また、図７は、状態情報の組合せの説明図である。図７中横方向の「００」、「０１」、「１０」は前部の状態情報であり、図７中縦方向の「００」、「０１」、「１０」は後部の状態情報である。図１の演算部１１０にあっては、２ビットの状態情報を出力する場合について説明したが、状態情報のフレーム化を図って処理の効率を向上することができる。即ち、或る状態情報に続けて次の状態情報を出力する代わりに、この或る状態情報を前部、次の状態情報を後部として組合せた新たな２ビットの状態情報を出力することも可能である。例えば、状態情報「００」（前部）と状態情報「１０」（後部）とを連続的に同時出力する代わりに、これらを組合せた新たな２ビットの状態情報「０１」を出力するようにしても良い。これらの組合せによって一層の処理効率の向上が図られることになる。
【００３０】
（フィルタ部３００を含む構成）
図８は、図１の基本構成に対して、フィルタ部３００を更に有した構成の１ビット信号用オーディオ２の構成図である。フィルタ部３００は、図１にて説明したフェード処理部１００と、ビットストリーム出力部２００との間に設けられた構成となっている。つまり、フェード処理部１００が第１の信号処理部（処理１）となっていて、次いで、フィルタ部３００が第２の信号処理部（処理２）となっており、そしてビットストリーム出力部２００が第３の信号処理部（処理３）となっている。なお、図８に示すフェード処理部１００及びビットストリーム出力部２００の構成や機能は、図１に示すものと異なる点が無いので重複説明を省略する。
【００３１】
図９はフィルタ部３００の構成図であり、状態情報変更部３１０と、４個のフィルタ３２０、３３０、３４０、３５０を縦列に接続したフィルタ群とを有して構成されている。各フィルタはＺ変換領域の伝達関数の分母および分子が２次の式で表現されるバイクワッドフィルタとなっている。フィルタ３２０は、係数ｂ０２を有する乗算器３２１と係数ａ０２を有する乗算器３２２と係数ｂ０１を有する乗算器３２３と係数ａ０１を有する乗算器３２４と係数ａ００を有する乗算器３２５と、遅延器３２６、３２７と、乗算器３２１の乗算結果と乗算器３２３の乗算結果と演算部１１０からの浮動小数点オーディオ信号とを加算する加算器３２８と、加算器３２８の加算結果を乗算器３２５で乗じた乗算結果と乗算器３２２の乗算結果と乗算器３２４の乗算結果とを加算してその加算結果を次のフィルタ３３０に出力する加算器３２９とを有して構成されている。次のフィルタ３３０は、係数ｂ１２を有する乗算器３３１と係数ａ１２を有する乗算器３３２と係数ｂ１１を有する乗算器３３３と係数ａ１１を有する乗算器３３４と係数ａ１０を有する乗算器３３５と、遅延器３３６、３３７と、前側のフィルタ３２０の加算器３２９の加算結果と乗算器３３１の乗算結果と乗算器３３３の乗算結果とを加算する加算器３３８と、加算器３３８の加算結果を乗算器３３５で乗じた乗算結果と乗算器３３２の乗算結果と乗算器３３４の乗算結果とを加算してその加算結果を次のフィルタ３４０に出力する加算器３３９とを有して構成されている。
【００３２】
また、次のフィルタ３４０は、係数ｂ２２を有する乗算器３４１と係数ａ２２を有する乗算器３４２と係数ｂ２１を有する乗算器３４３と係数ａ２１を有する乗算器３４４と係数ａ２０を有する乗算器３４５と、遅延器３４６、３４７と、前側のフィルタ３３０の加算器３３９の加算結果と乗算器３４１の乗算結果と乗算器３４３の乗算結果とを加算する加算器３４８と、加算器３４８の加算結果を乗算器３４５で乗じた乗算結果と乗算器３４２の乗算結果と乗算器３４４の乗算結果とを加算してその加算結果を次のフィルタ３５０に出力する加算器３４９とを有して構成されている。そして、最終段のフィルタ３５０は、係数ｂ３２を有する乗算器３５１と係数ａ３２を有する乗算器３５２と係数ｂ３１を有する乗算器３５３と係数ａ３１を有する乗算器３５４と係数ａ３０を有する乗算器３５５と、遅延器３５６、３５７と、前側のフィルタ３４０の加算器３４９の加算結果と乗算器３５１の乗算結果と乗算器３５３の乗算結果とを加算する加算器３５８と、加算器３５８の加算結果を乗算器３５５で乗じた乗算結果と乗算器３５２の乗算結果と乗算器３５４の乗算結果とを加算する加算器３５９とを有して構成されている。そして、この加算器３５９の加算結果は、フィルタ部３００の浮動小数点オーディオ信号として、ビットストリーム出力部２００の符号ビット出力部２１０及びデルタシグマ変調器２２０に供給されるように構成されている。
【００３３】
また、図９に示す状態情報変更部３１０は、フェード処理部１００からの状態情報を適宜変更してビットストリーム出力部２００での処理を適切に行うように構成されている。図１０はこの状態情報の変更動作の説明図である。供給された状態情報が「００」の場合には、ミュート状態とするべく、そのまま「００」を状態情報として出力する。また、図１０の上から２段目に示すような４つの条件（図示するようにフィルタ係数ａに関する条件）のいずれかが満たされた場合には、供給された状態情報が「００」、「０１」、「１０」のいずれであっても（ＡＮＹ）、ミュート状態とするべく「００」を状態情報として出力する。また、例えば「ａ００＝ａ１０＝ａ２０＝ａ３０＝１．０で且つそのほかの係数が総て「０．０」」の条件を満足した状態で、状態変数「１０」が入力された場合には、符号部のみを反転したデータを最終出力させるために「１０」を状態変数として出力する。上記のいずれでも無い「その他」の場合には、「０１」を状態情報として出力して、フィルタ部３００からの浮動小数点オーディオ信号に対してデルタシグマ変調を施した１ビットオーディオ信号を出力させることになる。これらの状態情報の変更によってフィルタ部３００を介在させても最終出力が適切なものとなる。
【００３４】
かくして、この１ビット信号用オーディオ装置２にあっては、フィルタ部３００が、フェード処理部１００の処理結果である浮動小数点オーディオ信号と演算部１１０の生成した状態情報を受け付けて、フィルタリング処理を行って、このフィルタリング処理結果を浮動小数点オーディオ信号として、ビットストリーム出力部２００の符号ビット出力部２１０及びデルタシグマ変調器２２０に出力すると共に、フェード処理部１００からの状態情報を変更して出力信号選択部２００に出力する。かくして、図１の基本構成にフィルタ部３００を設けた構成であっても、浮動小数点表現の信号（浮動小数点オーディオ信号）と適切な状態情報とを用いて、１ビットオーディオ信号に対する処理を簡素に行うことが可能となる。
【００３５】
（ミックス部４００を含む構成）
図１２は、図１の基本構成に対して、ミックス部４００を有した構成の１ビット信号用オーディオ装置３の構成図である。ミックス部４００は、図１にて説明したフェード処理部１００を２系統備えたフェード処理部１０１と、ビットストリーム出力部２００との間に設けられた構成となっている。つまり、２系統のフェード処理を行うフェード処理部１０１が第１の信号処理部（処理１）となっていて、次いで、ミックス部４００が第２の信号処理部（処理２）となっており、そしてビットストリーム出力部２００が第３の信号処理部（処理３）となっている。なお、図１２に示すビットストリーム出力部２００の構成や機能は、図１に示すものと異なる点が無いので重複説明を省略する。また、演算部１１１の機能は演算部１１０の機能と変わる点がなく、フェードカーブ記憶部１２１は、フェードカーブ記憶部１２０と記憶内容の一部が異なるだけであるので（最小値、最大値等は同じもので良い）、フェード処理部１０１の重複説明も省略する。また、フェードカーブ記憶部の記憶内容が同一であって、両系統におけるフェードカーブ記憶部からの浮動小数点表現の振幅実数データの読み出し順序が異なるようにして、一方はフェードイン処理、他方はフェードアウト処理を実行するようにしても良い。
【００３６】
図１１に示すように、ミックス部４００は、２系統の状態情報（状態情報入力（１）、状態情報入力（２））を入力してこれを変更する状態情報変更部４１０を備えている。また、２系統の浮動小数点オーディオ信号（浮動小数点オーディオ信号（１）、浮動小数点オーディオ信号（２））の夫々は、乗算器４２０、乗算器４２５の夫々によって乗算され、両乗算結果が加算器４３０で加算されて、ビットストリーム出力部２００の符号ビット出力部２１０及びデルタシグマ変調器２２０に浮動小数点オーディオ信号として供給されるように構成されている。そして、乗算器４２０には「ミックス係数１」が設定可能となっていると共に乗算器４２５には「ミックス係数２」が設定可能となっている。
【００３７】
図１３は、入力される２系統の状態情報である「状態情報入力（１）」、「状態情報入力（２）」と、２つのミックス係数である「ミックス係数１」、「ミックス係数２」と、変更出力される「状態情報出力」との関係を示しており、状態情報変更部４１０はこれに従った動作を行う。図１３の上から１段目に示すように、状態情報入力（１）と状態情報入力（２）とが共に「００」である場合、上から２段目に示すように、「ミックス係数１」、「ミックス係数２」が共に「０．０」である場合、３段目、４段目に示すように、一方の状態情報入力が「００」で、且つ、一方の「ミックス係数」が「０．０」の場合には、その他の項目がいずれの値をとっても（ＡＮＹ）、最終出力をミュート状態とすべく「００」なる状態変数を出力する。また、例えば、５段目に示すように、「状態情報入力（１）」が「１０」、「ミックス係数１」が「１．０」、「ミックス係数２」が「０．０」の場合には、状態情報入力（２）がいずれであっても（ＡＮＹ）、「１０」を状態情報として出力して、符号部を反転した浮動小数点オーディオ信号を出力させる。そして、図面の最下段に示すように、上記以外の組合せの場合には、「０１」なる状態情報を出力して、ミキシング処理された浮動小数点オーディオ信号に対してシグマデルタ変調を施して１ビットオーディオ信号を出力させる。
【００３８】
このようにして、ミックス部４００は、演算部１１０、１１１の夫々からの２系統の信号処理結果（浮動小数点オーディオ信号）を受け付けると共に、演算部１１０、１１１の夫々からの２系統の状態情報を受け付ける。そして、ミックス部４００は、２系統の浮動小数点オーディオ信号を混合処理してこれを、ビットストリーム出力部２００の符号ビット出力部２１０及びデルタシグマ変調器２２０に出力する一方、２系統の状態情報と２個のミックス係数とに基づいて入力された状態情報を変更した変更状態情報を出力信号選択部２００に出力する。かくして、図１の基本構成にミックス部４００を設けた構成であっても、浮動小数点表現の信号（浮動小数点オーディオ信号）と状態情報とを用いて、１ビットオーディオ信号に対する処理を簡素に行うことが可能となる。
【産業上の利用可能性】
【００３９】
以上説明してきたように、本発明は、１ビットオーディオ信号に対するフェード等の処理を行う音楽装置に利用することができる。
【符号の説明】
【００４０】
１  １ビット信号用オーディオ装置
２  １ビット信号用オーディオ装置
３  １ビット信号用オーディオ装置
１００  フェード処理部
１１０  演算部
１２０  フェードカーブ記憶部
２００  ビットストリーム出力部
２１０  符号ビット出力部
２２０  デルタシグマ変調器
２３０  ミュートパターン出力部  
３００  フィルタ部
３１０  状態情報変更部
３２０  フィルタ
３３０  フィルタ
３４０  フィルタ
３５０  フィルタ
４００  ミックス部
４１０  状態情報変更部
４２０  乗算器
４２５  乗算器
４３０  加算器
【図１】
0005463485.tif 000002
【図２】
0005463485.tif 000003
【図３】
0005463485.tif 000004
【図４】
0005463485.tif 000005
【図５】
0005463485.tif 000006
【図６】
0005463485.tif 000007
【図７】
0005463485.tif 000008
【図８】
0005463485.tif 000009
【図９】
0005463485.tif 000010
【図１０】
0005463485.tif 000011
【図１１】
0005463485.tif 000012
【図１２】
0005463485.tif 000013
【図１３】
0005463485.tif 000014