(57)【特許請求の範囲】
【請求項１】
少なくとも１対の１０Ｇｂ／秒光送信機の波長が５０又は１００ＧＨｚのＩＴＵ−Ｔウィンドウ内である１０Ｇｂ／秒光送信機と、各光送信機を駆動する光電子制御回路とを備えたＮ個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機であって、
前記光電子制御回路は、制御信号を出力するマルチプレクサを含み、
前記各光送信機は、２０−２８Ｇｂ／秒で、帯域制限光デュオバイナリ変調技術にしたがって前記光電子制御回路から出力された電気的な前記制御信号により駆動され、
前記光電子制御回路はさらに、
インターフェースからの信号をＮ個のレーンの２０−２８Ｇｂ／秒の差動的にエンコードされたＮＲＺ信号に変換するための少なくとも１個の電子装置と、
前記Ｎ個のレーンの２０−２８Ｇｂ／秒ＮＲＺ信号をそれぞれに増幅させるためのＮ個のドライバ増幅器であって、前記各増幅器の群遅延変動が前記２０−２８Ｇｂ／秒ＮＲＺ信号を歪ませないように十分に低い前記ドライバ増幅器と、
前記増幅された複数の信号を受信して複数のデュオバイナリエンコーダとしての機能を果たすＮ個の電子ローパスフィルタとを備え、
前記少なくとも１対の１０Ｇｂ／秒光送信機はさらに、
前記エンコードされた複数の信号をＮ個の異なる波長を有する複数の光信号に変換するＮ個の１０Ｇｂ／秒光送信機と、
前記Ｎ個の１０Ｇｂ／秒光送信機から生成されたＮ個の波長を合成させるための光合成器とを備え、
前記電子装置は、Ｎ個の２０−２８Ｇｂ／秒レーン間のスキューを管理するための十分な電子的なバッファを有し、
前記中継器／送受信機全体は、３００ピンＭＳＡパッケージ又はＣＦＰ  ＭＳＡパッケージのうちの１つの内部に含まれることを特徴とするＮ個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項２】
前記複数の１０Ｇｂ／秒の光送信機は、標準の又は小型化された集積化されたチューナブルレーザアセンブリ（ＩＴＬＡ）を含むことを特徴とする請求項１記載のＮ個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項３】
前記複数の１０Ｇｂ／秒の光送信機は、チューナブル又は固定化された波長の送信機光サブアセンブリ（ＴＯＳＡ）を含むことを特徴とする請求項１記載のＮ個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項４】
前記各チューナブル１０Ｇｂ／秒光送信機は、ゼロチャープもしくはプレチャープされたリチウムニオブ酸塩又はＩｎＰもしくはポリマーに基づいた光変調器を含むことを特徴とする請求項１記載のＮ個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項５】
前記光合成器は、偏波保持ビーム合成器であることを特徴とする請求項１記載のＮ個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項６】
前記光合成器は、光結合器であることを特徴とする請求項１記載のＮ個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項７】
前記Ｎ個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機はさらに、少なくとも１対の２０−２８Ｇｂ／秒の光受信機を備え、
前記各２０−２８Ｇｂ／秒受信機は、少なくとも１個の２０〜２８Ｇｂ／秒電子分散補償（ＥＤＣ）を含むことを特徴とする請求項１記載のＮ個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項８】
前記Ｎ個のレーンの２０−２８Ｇｂ／秒ＮＲＺ信号をＳＦＩ５．１もしくはＮ×１０Ｇインターフェースに変換する前記少なくとも１つの電子出力装置は、Ｎ個の２０〜２８Ｇｂ／秒のＥＤＣを含むことを特徴とする請求項１記載のＮ個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項９】
ＳＦＩ５．１インターフェースからの信号を２個のレーンの２０−２８Ｇｂ／秒差動的にエンコードされたＮＲＺ信号に変換するための少なくとも１個の電子入力装置と、
前記２個のレーンの２０−２８Ｇｂ／秒ＮＲＺ信号をそれぞれ増幅するための１対のドライバ増幅器であって、前記各増幅器の群遅延変動は前記２０−２８Ｇｂ／秒ＮＲＺ信号を歪ませないように十分に低い前記ドライバ増幅器と、
前記増幅された複数の信号を受信してデュオバイナリエンコーダとしての機能を果たす１対の電子ローパスフィルタと、
前記エンコードされた複数の信号を２個の異なる波長を有する複数の光信号に変換する１対のチューナブル１０Ｇｂ／秒光送信機と、
前記２個のチューナブル１０Ｇｂ／秒光送信機から生成された前記２個の波長を合成するための光合成器と、
前記伝送路から受信された前記２個の波長を分離するための光波長スライサと、
１対の２０−２８Ｇｂ／秒光受信機と、
２個のレーンの２０−２８Ｇｂ／秒ＮＲＺ信号をＳＦＩ５．１インターフェースに変換するための少なくとも１個の電子出力装置とを備えた２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機であって、
前記中継器／送受信機全体は、３００ピンＭＳＡパッケージ又はＣＦＰ  ＭＳＡパッケージのうちの１つの内部に含まれることを特徴とする２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項１０】
前記電子装置は、前記２個の２０−２８Ｇｂ／秒レーン間のスキューを管理するための十分な電子的なバッファを有することを特徴とする請求項９記載の２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項１１】
前記波長スライサは、５０ＧＨｚ又は１００ＧＨｚの周期を用いた１入力×２出力の周期的なアレイ導波路であることを特徴とする請求項９記載の２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項１２】
４×１０Ｇｂ／秒ＸＦＩインターフェースを２個のレーンの２０−２８Ｇｂ／秒の差動的にエンコードされたＮＲＺ信号に変換するための少なくとも１個の電子入力装置と、
前記２個のレーンの２０−２８Ｇｂ／秒のＮＲＺ信号を増幅させるための１対のドライバ増幅器であって、前記各増幅器の群遅延変動が前記２０−２８Ｇｂ／秒のＮＲＺ信号を歪ませないように十分に低い前記ドライバ増幅器と、
前記増幅された複数の信号を受信して複数のデュオバイナリエンコーダとしての機能を果たす１対の電子ローパスフィルタと、
前記エンコードされた複数の信号を２個の異なる波長を有する複数の光信号に変換する１対のチューナブル１０Ｇｂ／秒光送信機と、
前記２個のチューナブル１０Ｇｂ／秒光送信機から生成された前記２個の波長を合成するための光合成器と、
前記伝送路から受信された前記２個の波長を分離するための光波長スライサと、
１対の２０−２８Ｇｂ／秒光受信機と、
２個のレーンの２０−２８Ｇｂ／秒ＮＲＺ信号をＳＦＩ５．１インターフェースに変換するための少なくとも１個の電子出力装置とを備えた２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機であって、
前記中継器／送受信機全体は、３００ピンＭＳＡパッケージ又はＣＦＰ  ＭＳＡパッケージのうちの１つの内部に含まれることを特徴とする２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項１３】
前記電子装置は、前記２個の２０−２８Ｇｂ／秒レーン間のスキューを管理するための十分な電子的なバッファを有することを特徴とする請求項１２記載の２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項１４】
前記２個のチューナブル１０Ｇｂ／秒光送信機の前記２個の光波長間の前記チャンネル間隔は、１９ＧＨｚと２５ＧＨｚとの間であることを特徴とする請求項１２記載の２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項１５】
５×１０Ｇｂ／秒ＸＦＩインターフェースを２個のレーンの２７−２８Ｇｂ／秒の差動的にエンコードされたＮＲＺ信号に変換するための少なくとも１個の電子入力装置と、
前記２個のレーンの２７−２８Ｇｂ／秒のＮＲＺ信号をそれぞれ増幅させるための１対のドライバ増幅器であって、前記各増幅器の群遅延変動が前記２７−２８Ｇｂ／秒ＮＲＺ信号を歪ませないように十分に低い前記ドライバ増幅器と、
前記増幅された複数の信号を受信して複数のデュオバイナリエンコーダとしての機能を果たす１対の電子ローパスフィルタと、
前記エンコードされた複数の信号を２個の異なる波長を有する複数の光信号に変換する１対のチューナブル１０Ｇｂ／秒光送信機と、
前記２個のチューナブル１０Ｇｂ／秒光送信機から生成された前記２個の波長を合成するための光合成器と、
前記伝送路から受信された前記２個の波長を分離するための光波長スライサと、
１対の２７−２８Ｇｂ／秒光受信機と、
２個のレーンの２７−２８Ｇｂ／秒ＮＲＺ信号を５×１０Ｇｂ／秒ＸＦＩインターフェースに変換するための少なくとも１個の電子出力装置とを備えた２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機であって、
前記中継器／送受信機全体は、３００ピンＭＳＡパッケージ又はＣＦＰ  ＭＳＡパッケージのうちの１つの内部に含まれることを特徴とする２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項１６】
前記電子装置は、前記２個の２０−２８Ｇｂ／秒レーン間のスキューを管理するための十分な電子的なバッファを有することを特徴とする請求項１５記載の２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項１７】
前記光合成器は、偏波保持ビーム合成器であることを特徴とする請求項１５記載の２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項１８】
１０×ＸＦＩインターフェースを４個のレーンの２５Ｇｂ／秒の差動的にエンコードされたＮＲＺ信号に変換するための少なくとも１個の電子入力装置と、
前記４個のレーンの２５Ｇｂ／秒ＮＲＺ信号をそれぞれに増幅させるための４個のドライバ増幅器であって、前記各増幅器の群遅延変動が前記２５Ｇｂ／秒ＮＲＺ信号を歪ませないように十分に低い前記ドライバ増幅器と、
前記増幅された複数の信号を受信して複数のデュオバイナリエンコーダとしての機能を果たす４個の電子ローパスフィルタと、
前記エンコードされた複数の信号を４個の異なる波長を有する複数の光信号に変換する４個の１０Ｇｂ／秒光送信機と、
前記４個の１０Ｇｂ／秒光送信機から生成された前記４個の波長を合成するための光合成器と、
前記伝送路から受信された前記４個の波長を分離するための光波長スライサと、
４個の２５Ｇｂ／秒光受信機と、
４個のレーンの２５Ｇｂ／秒ＮＲＺ信号を１０×ＸＦＩインターフェースに変換するための少なくとも１個の電子出力装置とを備えた４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機であって、
前記中継器／送受信機全体は、３００ピンＭＳＡパッケージ又はＣＦＰ  ＭＳＡパッケージのうちの１つの内部に含まれることを特徴とする４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項１９】
前記電子装置は、前記４個の２５Ｇｂ／秒のレーン間のスキューを管理するための十分な電子的なバッファを有することを特徴とする請求項１８記載の４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項２０】
前記４個の送信機の任意の２個の隣接した光波長間の前記チャンネル間隔は、数ナノメータまでであることを特徴とする請求項１８記載の４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項２１】
前記光スライサは、５０ＧＨｚ又は１００ＧＨｚの周期を用いた１入力×４出力の周期的なアレイ導波路であることを特徴とする請求項１８記載の４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項２２】
ＳＦＩ５．１もしくはＮ×ＸＦＩインターフェースをＮ個のレーンの１０又は２０−２３Ｇｂ／秒の差動的にエンコードされたＮＲＺ信号に変換するための少なくとも１個の電子装置と、
前記Ｎ個のレーンの１０又は２０−２３Ｇｂ／秒ＮＲＺ信号をそれぞれに増幅させるためのＮ個のドライバ増幅器であって、前記各増幅器の群遅延変動が前記１０又は２０−２３Ｇｂ／秒のＮＲＺ信号を歪ませないように十分に低い前記ドライバ増幅器と、
前記増幅された複数の信号を受信して複数のデュオバイナリエンコーダとしての機能を果たすＮ個の電子ローパスフィルタと、
前記エンコードされた複数の信号をＮ個の異なる波長を有する複数の光信号に変換するＮ個の１０Ｇｂ／秒光送信機と、
前記複数のエンコードされた信号を前記Ｎ個の異なる波長を有する複数の光信号に変換するＮ個の１０又は２０−２３Ｇｂ／秒光送信機であって、前記光送信機は、前記すべてのＮ個の異なる波長が５０ＧＨｚウィンドウ又は１００ＧＨｚウィンドウのうちの１つの範囲内である前記Ｎ個の１０又は２０−２３Ｇｂ／秒光送信機と、
Ｎ個の１０又は２０−２３Ｇｂ／秒光受信機と、
前記Ｎ個のレーンの１０又は２０−２３Ｇｂ／秒ＮＲＺ信号をＳＦＩ５．１もしくはＮ×ＸＦＩインターフェースに戻して変換するための少なくとも１個の電子装置であって、前記Ｎが正の整数である前記電子装置とを備えたＮ個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機であって、
前記中継器／送受信機全体は、３００ピンＭＳＡパッケージ又はＣＦＰ  ＭＳＡパッケージのうちの１つの内部に含まれることを特徴とするＮ個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項２３】
前記電子装置は、前記Ｎ個の１０又は２０−２３Ｇｂ／秒のレーン間のスキューを管理するための十分な電子的なバッファを有することを特徴とする請求項２２記載のＮ個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項２４】
前記Ｎ個の送信機の前記Ｎ個の光波長間の前記チャンネル間隔は、約１２．５ＧＨｚ又は２５ＧＨｚのうちの１つであることを特徴とする請求項２２記載のＮ個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項２５】
４×ＸＦＩインターフェースを２個のレーンの２０−２３Ｇｂ／秒の差動的にエンコードされたＮＲＺ信号に変換するための少なくとも１個の電子入力装置と、
前記２個のレーンの２０−２３Ｇｂ／秒ＮＲＺ信号をそれぞれ増幅させるための１対のドライバ増幅器であって、前記各増幅器の群遅延変動は、前記２０−２３Ｇｂ／秒ＮＲＺ信号を歪ませないように十分に低い前記ドライバ増幅器と、
前記増幅された複数の信号を受信してデュオバイナリエンコーダとしての機能を果たす１対の電子ローパスフィルタと、
前記エンコードされた複数の信号を２個の異なる波長を有する複数の光信号に変換する１対のチューナブル１０Ｇｂ／秒光送信機と、
１対の２０−２３Ｇｂ／秒光受信機と、
２個のレーンの２０−２３Ｇｂ／秒ＮＲＺ信号を４×ＸＦＩインターフェースに戻して変換するための少なくとも１個の電子出力装置とを備えた２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機であって、
前記中継器／送受信機全体は、３００ピンＭＳＡパッケージ又はＣＦＰ  ＭＳＡパッケージのうちの１つの内部に含まれることを特徴とする２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項２６】
前記電子装置は、前記２個の２０−２３Ｇｂ／秒レーン間のスキューを管理するための十分な電子的なバッファを有することを特徴とする請求項２５記載の２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項２７】
前記２個の送信機の前記２個の光波長間の前記チャンネル間隔は、２５ＧＨｚであることを特徴とする請求項２５記載の２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項２８】
５×ＸＦＩインターフェースを２個のレーンの２７−２８Ｇｂ／秒の差動的にエンコードされたＮＲＺ信号に変換するための少なくとも１個の電子入力装置と、
前記２個のレーンの２７−２８Ｇｂ／秒ＮＲＺ信号をそれぞれに増幅させるための１対のドライバ増幅器であって、前記各増幅器の群遅延変動は、前記２７−２８Ｇｂ／秒ＮＲＺ信号を歪ませないように十分に低い前記ドライバ増幅器と、
前記増幅された複数の信号を受信してデュオバイナリエンコーダとしての機能を果たす１対の電子ローパスフィルタと、
前記エンコードされた複数の信号を２個の異なる波長を有する複数の光信号に変換する１対のチューナブル１０Ｇｂ／秒光送信機と、
１対の２７−２８Ｇｂ／秒光受信機と、
２個のレーンの２７−２８Ｇｂ／秒ＮＲＺ信号を５×ＸＦＩインターフェースに戻して変換するための少なくとも１個の電子出力装置とを備えた２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機であって、
前記中継器／送受信機全体は、３００ピンＭＳＡパッケージ又はＣＦＰ  ＭＳＡパッケージのうちの１つの内部に含まれることを特徴とする２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項２９】
前記電子装置は、前記２個の２７−２８Ｇｂ／秒レーン間のスキューを管理するための十分な電子的なバッファを有することを特徴とする請求項２８記載の２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項３０】
前記２個の送信機の前記２個の光波長間の前記チャンネル間隔は、２５ＧＨｚであることを特徴とする請求項２８記載の２個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項３１】
１０×１０Ｇ電気インターフェースを４個の送信レーンの２５−２８Ｇｂ／秒の差動的にエンコードされたＮＲＺ信号に変換するための少なくとも１個の電子入力装置と、
前記４個のレーンの２５−２８Ｇｂ／秒ＮＲＺ信号をそれぞれに増幅させるための４個のドライバ増幅器であって、前記各増幅器の群遅延変動が前記２５−２８Ｇｂ／秒ＮＲＺ信号を歪ませないように十分に低い前記ドライバ増幅器と、
前記増幅された複数の信号を受信して複数のデュオバイナリエンコーダとしての機能を果たす４個の電子ローパスフィルタと、
前記エンコードされた複数の信号を４個の異なる波長を有する複数の光信号に変換する４個の１０Ｇｂ／秒クラスの光送信機と、
４個の２５−２８Ｇｂ／秒光受信機と、
４個の受信レーンの２５−２８Ｇｂ／秒ＮＲＺ信号を１０×１０Ｇ電気インターフェースに変換するための少なくとも１個の電子出力装置とを備えた４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機であって、
前記中継器／送受信機は、３００ピンＭＳＡパッケージ又はＣＦＰ  ＭＳＡパッケージのうちの１つの内部に含まれることを特徴とする４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項３２】
前記入力もしくは出力電気インターフェースの両方もしくはいずれか一方は、ＣＡＵＩインターフェースを備えたことを特徴とする請求項３１記載の４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項３３】
前記各１０Ｇｂ／秒光送信機は、ゼロチャープもしくはプレチャープされたリチウムニオブ酸塩又はＩｎＰもしくはポリマーに基づいた光変調器を含むことを特徴とする請求項３１記載の４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項３４】
４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機はさらに、４個の２０−２８Ｇｂ／秒光受信機を備え、
前記４個の２０−２８Ｇｂ／秒光受信機は、少なくとも１個の１０Ｇｂ／秒クラスの受信機及び２０−２８Ｇｂ／秒電子分散補償（ＥＤＣ）を含むことを特徴とする請求項３１記載の４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項３５】
４個のレーンの２５−２８Ｇｂ／秒ＮＲＺ信号を１０×１０Ｇインターフェースに変換する前記少なくとも１つの電子出力装置は、４個の２５−２８Ｇｂ／秒電子分散補償（ＥＤＣ）を含むことを特徴とする請求項３１記載の４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項３６】
１０×１０Ｇ電気インターフェースを４個の送信レーンの２５−２８Ｇｂ／秒の差動的にエンコードされたＮＲＺ信号に変換するための少なくとも１個の電子入力装置と、
前記４個のレーンの２５−２８Ｇｂ／秒ＮＲＺ信号をそれぞれに増幅させるための４個のドライバ増幅器であって、前記各増幅器の群遅延変動が前記２５−２８Ｇｂ／秒ＮＲＺ信号を歪ませないように十分に低い前記ドライバ増幅器と、
前記増幅された複数の信号を受信して複数のデュオバイナリエンコーダとしての機能を果たす４個の電子ローパスフィルタと、
前記エンコードされた複数の信号を４個の異なる波長を有する複数の光信号に変換する４個の１０Ｇｂ／秒クラスの光送信機と、
前記４個の１０Ｇｂ／秒光送信機から生成された前記４個の波長を合成するための光合成器と、
前記伝送路から受信された前記４個の波長を分離するための光波長スライサと、
４個の２５−２８Ｇｂ／秒光受信機と、
４個の受信レーンの２５−２８Ｇｂ／秒ＮＲＺ信号を１０×１０Ｇ電気インターフェースに変換するための少なくとも１個の電子出力装置とを備えた４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機であって、
前記中継器／送受信機は、３００ピンＭＳＡパッケージ又はＣＦＰ  ＭＳＡパッケージのうちの１つの内部に含まれることを特徴とする４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項３７】
前記入力もしくは出力電気インターフェースの両方もしくはいずれか一方は、ＣＡＵＩインターフェースを備えたことを特徴とする請求項３６記載の４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項３８】
前記各１０Ｇｂ／秒光送信機は、ゼロチャープもしくはプレチャープされたリチウムニオブ酸塩又はＩｎＰもしくはポリマーに基づいた光変調器を含むことを特徴とする請求項３６記載の４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項３９】
前記４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機はさらに、４個の２０−２８Ｇｂ／秒光受信機を備え、
前記４個の２０−２８Ｇｂ／秒光受信機は、少なくとも１個の１０Ｇｂ／秒クラスの受信機及び２０−２８Ｇｂ／秒電子分散補償（ＥＤＣ）を含むことを特徴とする請求項３６記載の４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【請求項４０】
前記光合成器は、偏波保持ビーム合成器であることを特徴とする請求項３６記載の４個の搬送波の波長分割変調器（ＷＤＭ）中継器／送受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、光波長分割多重（ＷＤＭ）に基づいた光通信に関する。
【０００２】
関連出願の相互参照
この出願は、２００９年９月１６日出願の発明の名称“３００ピン及びＣＦＰ  ＭＳＡの複数のモジュールにおける４０、５０及び１００Ｇｂ／秒の光送受信機／中継器”を有する米国仮出願第６１／２４２，８０７号と、２００９年５月２０日出願の発明の名称“大容量アップグレードのための光ネットワークアーキテクチャ及び装置”を有する米国仮出願第６１／１７９，９５６号と、２００９年６月１１日出願の発明の名称“‘大容量アップグレードのための光ネットワークアーキテクチャ及び装置’のパート２”を有する米国仮出願第６１／１８６，３２５号の利益を主張し、それぞれがすべての複数の目的のためにそれらの全体において参照によりここで組み込まれる。
【背景技術】
【０００３】
例えば３００ピンＭＳＡグループ、すなわち３００ｐｉｎｍｓａ．ｏｒｇにおいてワールドワイドウェブ上で検索される“３００ピン４０Ｇｂ中継器”に対する引用文献である公開文献（２００２年６月１９日第三版）において説明された現在の商業的に利用可能な４０Ｇｂ／秒３００ピンの複数のモジュールは、複数のダイレクト検波法を用いる。これらの複数の中継器はほとんど４つの変調フォーマットに基づいている。すなわち、（ａ）４０Ｇｂ／秒ＮＲＺ（非ゼロ復帰）と、（ｂ）４０Ｇｂ／秒デュオバイナリと、（ｃ）４０Ｇｂ／秒差動位相シフトキーイング（ＤＰＳＫ）と、（ｄ）２×２０Ｇｂ／秒差動直交位相シフトキーイング（ＤＱＰＳＫ）。４０Ｇｂ／秒ＮＲＺは、厳しく分散が制限された約２〜１０ｋｍの伝送距離を有し、通常は短距離の“クライアント側”の複数のアプリケーションに対するものである。４０Ｇｂ／秒デュオバイナリ変調は、第１世代の複数の長距離伝送システムにおいて使用されたが、貧弱な（ｐｏｏｒ）色分散（ＣＤ）及び偏波モード分散（ＰＭＤ）許容範囲（トレランス）の両方に関して厳しい制限を有し、４０Ｇｂ／秒ＤＰＳＫ及び２×２０Ｇｂ／秒ＤＱＰＳＫの両方は、十分な光信号対ノイズ比（ＯＳＮＲ）のパフォーマンスを示す。ＤＰＳＫは、ＣＤ及びＰＭＤ許容範囲を制限する一方で、ＤＱＰＳＫはシンボルレートを半分にすることによりＣＤ及びＰＭＤ許容範囲の両方を改善する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２００８／０，０６３，３９６号明細書
【特許文献２】米国特許第７，２１５，８９２号明細書
【特許文献３】米国特許第７，２２４，９０７号明細書
【非特許文献】
【０００５】
【非特許文献１】Ｌ．Ｘｕ  ｅｔ  ａｌ．，  “Ｓｐｅｃｔｒａｌ  Ｅｆｆｉｃｉｅｎｔ  Ｔｒａｎｓｍｉｓｓｉｏｎ  ｏｆ  ４０Ｇｂｐｓ  ｐｅｒ  Ｃｈａｎｎｅｌ  ｏｖｅｒ  ５０ＧＨｚ  Ｓｐａｃｅｄ  ＤＷＤＭ  Ｓｙｓｔｅｍｓ  Ｕｓｉｎｇ  Ｏｐｔｉｃａｌ  Ｃａｒｒｉｅｒ  Ｓｕｐｐｒｅｓｓｉｏｎ，  Ｓｅｐａｒａｔｉｏｎ  ａｎｄ  Ｏｐｔｉｃａｌ  Ｄｕｏｂｉｎａｒｙ  Ｍｏｄｕｌａｔｉｏｎ，”ｐａｐｅｒ  ＮＴｕＣ２，  Ｏｐｔｉｃａｌ  Ｆｉｂｅｒ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｃｏｎｆｅｒｅｎｃｅ，  ２００６．
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＤＱＰＳＫは、ＤＰＳＫ、デュオバイナリ、及びＮＲＺよりも非常により複雑化された構造を必要とし、それ故により高コストを有する。４０Ｇｂ／秒ＤＰＳＫ及び２×２０Ｇｂ／秒ＤＱＰＳＫは、熱的にチューニングされた位相復調器を必要とする。４０Ｇｂ／秒デュオバイナリ、４０Ｇｂ／秒ＤＰＳＫ、及び２×２０Ｇｂ／秒ＤＱＰＳＫは、熱的にチューニングされた光分散補償器を必要とする。これらの熱的にチューニングされた複数の装置はすべて、数十秒の範囲のチューニング時間のために非常に低速である。結果として、これらの複数の変調フォーマットのいずれもが複数の波長と高速のトラフィックリカバリー時間を動的に再構成するために必要であるＲＯＡＤＭ（再構成可能な光アッドドロップ多重）に基づいた光ネットワークには適さない。
【０００７】
もう１つの変調技術は、２×２０Ｇｂ／秒の帯域制限された光デュオバイナリ（ＢＬ−ＯＤＢ）である。２×２０Ｇｂ／秒のＢＬ−ＯＤＢが、２００８年３月１３日に公開された特許文献１及び非特許文献１において提案された。これらの複数のシステムにおいて、光変調器及び光検波器の両方は４０Ｇｂ／秒の複素の成分を用いる。
【０００８】
４０Ｇｂ／秒デュオバイナリデータに対して構造的により簡単で且つより共通の１０Ｇｂ／秒の複数の光電子部品を使用することの概念が、２００７年５月８日に登録された特許文献２及び２００７年５月２９日に登録された特許文献３において初めて明らかに提案された。
【０００９】
パッケージ化の観点からは、複数の光電子部品を４０Ｇｂ／秒３００ピンＭＳＡモジュールに適合することが課題であるが、２００９年３月２３日のＣＦＰドラフト第１段において明示されたＣＦＰ  ＭＳＡモジュールにより提示された非常により小さいスペースにそれらの複数の光電子部品を適合させることがさらにより大きな課題である。
【００１０】
Ｃ（１００又はセンタム（ｃｅｎｔｕｍ）に対するラテン文字Ｃ）フォームファクタプラガブル（ｐｌｕｇｇａｂｌｅ）（ＣＦＰ）は、複数の高速伝送デジタル信号に対する標準の共通のフォームファクタに対するマルチソースアグリーメント（ＭＳＡ）から規定されている。ＣＦＰは、各レーンにおいて１０Ｇｂ／秒を有し、各方向（Ｒｘ及びＴｘ）それぞれにおいて１０個又は４個のレーンを用いて１００Ｇｂ／秒及び４０Ｇｂ／秒をサポートする。
【課題を解決するための手段】
【００１１】
現在商業的に利用可能なデュオバイナリ及びＤＰＳＫ３００ピンの複数の中継器よりもさらに低コストを提供し、それにもかかわらずＤＱＰＳＫ３００ピンの複数の中継器と同様に匹敵するシステム性能を有するものを具体化する変調技術及び装置がここで開示される。この変調技術、２×２０Ｇｂ／秒の帯域制限された光デュオバイナリ（デュアルＢＬ−ＯＤＢ）変調は、複数の光変調器においてただ１対の１０Ｇｂ／秒光変調器だけを用いて４０、５０Ｇｂ／秒の伝送レートを実現し、２対の１０Ｇｂ／秒光変調器は１００Ｇｂ／秒の伝送レートを実現する。それにより、４０、５０、及び１００Ｇｂ／秒の伝送レートに対して最小の可能性があるフォームファクタを提供する。上記変調技術はまた、動的波長スイッチング及びルーティングを用いて光ネットワークにおける高速トラフィックリカバリを可能とさせる。
【００１２】
ここで開示された例示的な送受信機は、２０〜２８Ｇｂ／秒ＢＬ−ＯＤＢ変調技術と１０Ｇｂ／秒の複数の光電子変調部品とを組み合わせて４０／５０／１００Ｇｂ／秒の伝送に対してコストとパフォーマンスとの間のベストなバランスを実現する。さらに、ここで開示された複数の送受信機／複数の中継器は、適切な複数のハードウェアインターフェースを有する既存の複数のＩＣチップを用いてこの変調技術を収容することができる。
【００１３】
複数の半導体マッハツェンダ変調器に基づいた（従来の複数の集積化されたチューナブルレーザアセンブリ（ＩＴＬＡ）よりも非常に小さい体積を必要とする）最近開発された複数の１０Ｇｂ／秒チューナブル送信機光サブアセンブリ（ＴＯＳＡ）を用いることにより、４０Ｇｂ／秒及び１００Ｇｂ／秒の容量を伝送する回線側の並びにいくつかの複数のアプリケーションクライアント側のＣＦＰ送受信機モジュールにおいてすべての複数の光電子部品を適合させることができる。
【００１４】
本発明はさらに、以下の説明及び添付の図面により説明されるであろう。
【図面の簡単な説明】
【００１５】
【図１Ａ】ここで説明される例示的な３００ピンの２×（２０〜２３）Ｇｂ／秒の複数のモジュールが図示され、１個又はそれ以上のデュオバイナリエンコーダが１６対２マルチプレクサの内部に又は後段で実装されることを図示する。
【図１Ｂ】種々の例示的な実施形態において使用される“チューナブル１０Ｇ  ＴＸ”の異なる複数の可能性を示す。
【図２】２個の搬送波が直交偏波を用いて伝搬される場合の図１Ａの２個の光搬送波間の例示的な最適なチャンネル間隔を示す。
【図３Ａ】例示的なＣＦＰ２×（２０〜２３）Ｇｂ／秒モジュールを図示する。
【図３Ｂ】例示的なＣＦＰ２×（２０〜２３）Ｇｂ／秒モジュールを図示する。
【図３Ｃ】例示的なＣＦＰ２×（２０〜２３）Ｇｂ／秒モジュールを図示する。
【図４Ａ】１９ＧＨｚと２５ＧＨｚとの間で間隔が空けられた２個の光サブ搬送波を用いた例示的な５６Ｇｂ／秒（２×２８Ｇｂ／秒）ＣＦＰ  ＭＳＡモジュールを図示する。
【図４Ｂ】１９ＧＨｚと２５ＧＨｚとの間で間隔が空けられた２個の光サブ搬送波を用いた例示的な５６Ｇｂ／秒（２×２８Ｇｂ／秒）ＣＦＰ  ＭＳＡモジュールを図示する。
【図５】４×２５Ｇｂ／秒の光送受信機／中継器を用いた例示的な１００ＧｂＥ  ＣＦＰモジュールを図示し、ここで各光送受信機は、１０Ｇｂ／秒の複数の光変調器だけを用い、複数の光サブ搬送波は、１００ＧＨｚと８００ＧＨｚとの間で間隔が空けられる。
【発明を実施するための形態】
【００１６】
本開示の種々の態様及び例示的な実施形態がいま、図面を参照して説明される。以下の説明において、説明の目的のため、多数の特定の詳細事項が、１つ又はそれ以上の態様を徹底的に理解することを提供するために説明される。しかしながら、そのような１つ又はそれ以上の態様がこれらの特定の複数の詳細事項なしに実施されてもよいことが明らかであるかもしれない。
【００１７】
用語“または（ｏｒ）”は、排他的“または（ｏｒ）”よりもむしろ包括的“または（ｏｒ）”を意味することが意図される。すなわち、もし特定された別の方法または文脈から明瞭でないならば、語句“Ｘは、Ａ又はＢを用いる（Ｘ  ｅｍｐｌｏｙｓ  Ａ  ｏｒ  Ｂ）”は自然な包括的な順列のいずれかを意味することが意図される。すなわち、語句“Ｘは、Ａ又はＢを用いる（Ｘ  ｅｍｐｌｏｙｓ  Ａ  ｏｒ  Ｂ）”は、次の例、すなわち、ＸはＡを用いる（Ｘ  ｅｍｐｌｏｙｓ  Ａ）、ＸはＢを用いる（Ｘ  ｅｍｐｌｏｙｓ  Ｂ）、またはＸはＡとＢとの両方を用いる（Ｘ  ｅｍｐｌｏｙｓ  ｂｏｔｈ  Ａ  ａｎｄ  Ｂ）のいずれかにより充足される。さらに、この出願及び添付された特許請求の範囲において使用された冠詞“ａ”及び“ａｎ”は一般的に、もし特定された別の方法または単数形に誘導される文脈から明瞭でないならば、“１つ又はそれ以上（ｏｎｅ  ｏｒ  ｍｏｒｅ）”を意味すると解釈されるべきである。
【００１８】
種々の態様又は特徴が、多数の装置、部品などを含むかもしれない複数のシステムに関して提示されるであろう。種々のシステムは、追加的な複数の装置、複数の部品、複数のモジュールなどを含んでもよいし、及び／もしくは複数の図面と関連して説明されるすべての複数の装置、複数の部品、複数のモジュールなどを含まなくてもよい。これらの複数のアプローチの組み合わせがまた、用いられてもよい。
【００１９】
ここではじめて、２０〜２８Ｇｂ／秒データストリームを伝送する各光搬送波を用いて、適切な複数のハードウェアチップ及び複数のインターフェース（例えば、ＳＦＩ５．１、４×ＸＦＩ、１０×ＸＦＩ、など）をデュアル搬送波デュオバイナリの複数の光送受信機／複数の中継器と組み合わせる方法が開示されておよそ４０Ｇｂ／秒、５０Ｇｂ／秒、及び１００Ｇｂ／秒の送受信機／中継器の容量を実現する。各２０〜２８Ｇｂ／秒光搬送波は、デュオバイナリ変調に対して２０〜２８Ｇｂ／秒において動作する受信機電子的なイコライザを有するもしくは有さない送受信機において１０Ｇｂ／秒光変調器だけを必要とする。結果的に、４０Ｇｂ／秒光送受信機は、上記送受信機において２個の固定化された又はチューナブル波長の１０Ｇｂ／秒送信機（ＴＸ）だけから構成されており、１００Ｇｂ／秒光送受信機は、４個の固定化された又はチューナブル波長の１０Ｇｂ／秒の光ＴＸだけから構成される。
【００２０】
複数の光搬送波間のチャンネル間隔が１９〜２５ＧＨｚのように狭い場合には、２個の狭く間隔が空けられた光搬送波を分離するために使用される受信機側の１×２アレイ導波路（ＡＷＧ）の大きさは、コストがかかりすぎるかもしれないし、もしくは時々大きすぎてＣＦＰモジュールの中に適合しないかもしれない。その場合には、ＡＷＧ装置は、ＣＦＰモジュールの外側に押し出されて、代わりに伝送リンクと従来の４０ｃｈ又は８０ｃｈの複数のＤＷＤＭデマルチプレクサとの間に配置されたデインターリーバとして使用される。１×２ＡＷＧスライサをデインターリーバとして使用する光アーキテクチャが、特許文献４及び特許文献５において開示され、ここで両方の文献がすべての目的のためにそれらの全体において参照により組み込まれる。
【００２１】
例示的な構成．
図１Ａ及び図１Ｂは、４０Ｇｂ／秒の３００ピン送受信機モジュールの例示的なハードウェア及び複数の光学装置構成を図示する。図示されるように、ホストボード１００上には、標準のＳＦＩ５．１コネクタを介して３００ピン２×（２０〜２３）Ｇｂ／秒モジュール１２０に電気的に接続される外付けの４０Ｇｂ／秒ＦＥＣチップ１１０が搭載される。モジュール１２０内部には、ＳＦＩ５．１ＳＦＩ５．１インターフェースを介して外付けのＦＥＣチップ１１０に接続する３００ピンコネクタ１２２がある。ＦＥＣチップ１１０は、１６対２マルチプレクサ（ＭＵＸ）１２４に順番に接続され、上記１６対２マルチプレクサ（ＭＵＸ）１２４は、この例示的な実施形態においては、複数のデュオバイナリプレコーダと２個の２０〜２３Ｇｂ／秒のレーン間のスキューを管理するための十分な電子的なバッファを有する。留意すべきことは、デュオバイナリプレコーダはときどき、“差動エンコーダ”と称されることである。もしＭＵＸ１２４がデュオバイナリプレコーダを持たないならば、その時は外付けのプレコーダがＭＵＸ１２４の直後の後段に用いられる。ＭＵＸ１２４は、４０〜４６Ｇｂ／秒信号を、２個の２０〜２３Ｇｂ／秒の差動的にエンコードされたＮＲＺ信号に分離し、それぞれがドライバアンプ１２６ａ及び１２６ｂにおいて別々に増幅され、次に（分離した複数のフィルタ又は同一のＬＰＦの異なる複数のポートであってもよい）ローパスフィルタ（ＬＰＦ）１２５ａ、１２５ｂを通過する。各ＬＰＦは、デュオバイナリエンコーダとしての機能を果たす。代替的には、ＬＰＦフィルタ１２５ａ、１２５ｂを最初に持って来ることができ、ローパスフィルタを通過した複数の信号がドライバアンプ１２６ａ及び１２６ｂにより線形的に増幅される。将来極めて低い駆動電圧の複数のＩｎＰ  ＭＺＩが複数のＬＮのＭＺＩの代わりに普通に商業的に使用され、もしくは複数のドライバアンプがＭＵＸチップ１２４の内部に集積化される場合には、これらの複数のドライバアンプは必要とされないかもしれない。
【００２２】
留意すべきことは、ここで開示された複数の実施形態においては、（２０〜２８Ｇｂ／秒の信号が歪まないように）小さい群遅延変動を有する複数のドライバ増幅器が用いられるべきであるということである。次に、ローパスフィルタを通過して増幅された複数の信号は、それぞれのチューナブル１０Ｇｂ／秒の送信機１２７ａ、１２７ｂを駆動させる。
【００２３】
上記チューナブル１０Ｇｂ／秒の送信機に関して、もし波長分離器もしくはそれと同等のものを使用するならば、１個の集積化されたＩＴＬＡが両方の搬送波波長を生成するために使用されるのだけれど、図１Ａには、２個のチューナブルレーザアセンブリ（ＩＴＬＡ）が図示されることに留意すべきである。さらに、図１Ｂは、チューナブル１０Ｇｂ／秒送信機１２７ａ、１２７ｂの種々の実装が図示される。第１の変形例において、ＩＴＬＡ１２８ａが１０Ｇｂ／秒のＬＮのＭＺＩ１２８ｂに結合される。第２の変形例において、ミニもしくはマイクロＩＴＬＡ１２８ａが１０Ｇｂ／秒のＩｎＰ  ＭＺＩに結合される。第３の変形例において、チューナブルレーザとＭＺＩの両方を有した集積化されたＩｎＰチップ１２８が使用される。ポリマーに基づいた複数の光変調器がまた、使用される。図１Ｂのすべてのケースにおいて、複数の変調器は、ゼロチャープ又はプリチャープされる。
【００２４】
次に、１０Ｇｂ／秒のＭＺＩ１２７ａ、１２７ｂからの変調された複数の光出力が２×１光結合器又は偏波保持ビーム合成器（ＰＭＢＣ）１２９を介して光ファイバに結合される。３００ピン２×（２０〜２３）Ｇｂ／秒モジュールの受信側上には、例えば光ファイバもしくはそれと同等のものから光信号を受信して２個の信号に分割する、例えば５０ＧＨｚの周期を用いた１×２環状アレイ導波路などの１×２アレイ導波路（ＡＷＧ）スライサがある。各受信されて分離された信号は、それぞれの２０Ｇｂ／秒の受信機１３１ａ、１３１ｂ内に供給され、次に複数の電子的な分散補償器（ＥＤＣ）又はイコライザ１３２ａ、１３２ｂ上に供給される。留意すべきことは、２０Ｇｂ／秒受信機は、増幅器を有して１０Ｇｂ／秒受信機の群遅延帯域幅よりも高い平坦な群遅延帯域幅を有することを広く理解すべきであるが、帯域幅が１８ＧＨｚ又は１２ＧＨｚであるかどうかは、例えば上記ＥＤＣの有効性に依存する、ということである。その後、受信された複数の信号は、２対１６デマルチプレクサ１３４内に入力され、次に逆多重化（多重分離）された信号は、（例えば、ＳＦＩ５．１ＳＦＩ５．１インターフェース及び３００ピンコネクタ１２２を介して）外付けのＦＥＣ１１０に送信される。次に、誤り訂正されてデコードされた信号は、より大きな通信システムにおける使用のためにホストボード１００から出力される。
【００２５】
この特定の例示的な実装におけるキーとなる部品は、電子ＩＣのＭＵＸ／ＤＥＭＵＸ１２４、１３４であり、ここで、ＳＦＩ５．１インターフェースを用いて１６対２及び２対１６のサーデス（シリアライズとデシリアライズ）機能を実行する。図示されるように、上記ＭＵＸ１２４は、そこに内蔵されたデュオバイナリプレコーダを有するということである。しかし、実際に使用されるＩＣによっては、上記ＭＵＸ１２４は、デュオバイナリエンコーダを持たなくてもよい。この場合には、デュオバイナリプレコーダがＭＵＸ１２４の直後の後段に配置される。
【００２６】
また、留意すべきことは、２０〜２３Ｇｂ／秒において動作する２個の電子的な分散補償器（ＥＤＣ）１３２ａ、１３２ｂは、複数のスタンドアロンのチップであってもよいし、もしくは２対１６のＤＥＭＵＸ  ＩＣ１２４、１３４内に集積化されていてもいずれでもよいということである。上記ＥＤＣの目的は、ＣＤ及びＰＭＤ許容範囲並びに２×２０Ｇｂ／秒のＢＬ−ＯＤＢ変調信号の光フィルタリング許容範囲をさらに改善することである。上記ＥＤＣはまた、例えば意図的にＡＷＧスライサ１３０の帯域幅を狭くしてノイズを減少させることによりＯＳＮＲのパフォーマンスを改善させるために用いられ、上記ＥＤＣにより狭いＡＷＧスライサ帯域幅により生じた増加されたインターシンボル干渉（ＩＳＩ）を補正させる。もしあるシステムがこれらの改善されたＣＤ、ＰＭＤ、及びＯＳＮＲのパフォーマンスを必要としないならば、２個のＥＤＣを用いる必要はない。
【００２７】
以上のように、図１Ａに図示される送受信機モジュール１００の光学部品は、簡単には、この実施例においては、１９ＧＨｚ〜２５ＧＨｚの間で間隔が空けられた２個の光搬送波を分離するために使用される１×２ＡＷＧ（アレイ導波路）装置を有するペアのデュオバイナリ光送受信機／中継器である。２個の光搬送波間のチャンネル間隔は、偏波保持ビーム合成器（ＰＭＢＣ）が使用されるかどうかに依存する。２個の光搬送波が複数の直交偏波状態を用いて送信される場合は、最適なチャンネル間隔は、図２の光信号対ノイズ比（ＯＳＮＲ）対（ＧＨｚにおける）チャンネル間隔のグラフから明らかなように、約１９ＧＨｚ〜２０ＧＨｚであることが図２において発見することができる。留意すべきことは、２個の偏波の受信された光パワーレベルを異ならせる光伝送システムにおいて無視できない偏波依存損失（ＰＤＬ）が存在する場合には、フィードバック信号が受信側から送信側まで送られて、受信機での複数のパワーレベルが等化されるようにより低いパワー波長のパワーを増加させることができるということである。
【００２８】
図３Ａは、図１における３００ピンパッケージとは異なるＣＦＰパッケージにおける実施形態を図示する。４×ＸＦＩをＳＦＩ５．１インターフェースに変換するチップ３２１が、図１の元の１６対２ＭＵＸ及び２対１６ＤＥＭＵＸの前段に追加される。このチップには、前方誤り訂正（ＦＥＣ）機能を含んでもよいし、もしくは含まれなくてもよい。
【００２９】
図３Ｂは、ＣＦＰパッケージにおけるもう１つの実施形態を図示する。図３Ｂにおいて、図１における元の１６対２ＭＵＸ１２４及び２対１６ＤＥＭＵＸ１３４が、ペアの２対１ＴＤＭ（時間領域多重）ＭＵＸ３２４ａ、３２４ｂ、及びペアの１対２ＴＤＭ  ＤＥＭＵＸ３３４ａ、３３４ｂに置き換えられる。さらに留意することは、電気的な入力インターフェースが図１のＳＦＩ５．１から図３Ｂの４×ＸＦＩに変更されているということである。
【００３０】
ＣＦＰパッケージにおいて、スペースを節約するために、図１における複数の集積化されたチューナブルレーザアセンブリ（複数のＩＴＬＡ）と１０Ｇリチウムニオブ酸塩マッハツェンダ干渉計（ＭＺＩ）１２８が、（ａ）集積化された単一のチップのＩｎＰレーザＭＺＩ（図１Ｂの第３の変形例）、又は（ｂ）ＬＮもしくはＩｎＰ  ＭＺＩ１２８ｂとマイクロもしくはミニＩＴＬＡ１２８ａとの組み合わせ（図１Ｂにおける第１の及び第２の変形例）により置き換えられる。さらに、ＩｎＰ  ＭＺＩが非常に小さいマイクロ波駆動電力を必要とすべきであるという事実のおかげで、図１Ｂに示される複数の変形例においては、電力消費量をさらに減少させることができる。
【００３１】
図３Ａ及び図３Ｃの実施例において、複数のデュオバイナリプレコーダがＭＵＸ１２４を備えた１つのＩＣチップ内に組み込まれる。図３Ｂの実施例において、複数のデュオバイナリプレコーダが２対１ＭＵＸ機能を備えたＩＣチップ３２４ａ及び３２４ｂ内に組み込まれる。そのほかの点では、２個のデュオバイナリプレコーダが複数の２対１ＭＵＸの出力ポートの直後の後段に配置されるべきである。
【００３２】
図３Ａ及び図３Ｃにおいて、ＭＵＸ１２４は、４０〜４６Ｇｂ／秒信号を２個の２０Ｇｂ／秒〜２３Ｇｂ／秒信号に分離し、各別々にドライバアンプ１２６ａ、１２６ｂを通過し、次にローパスフィルタ（ＬＰＦ）１２５ａ、１２５ｂを通過する。複数のドライバアンプ及び複数のローパスフィルタの次数が反転され、いくつかの実施形態においてはこれらの複数のドライバアンプは必要とされなくてもよい。次に、ローパスフィルタを通過して増幅された複数の信号は、それぞれのチューナブル１０Ｇｂ／秒ＴＸ１２７ａ、１２７ｂを駆動させる。例えば、図１Ｂにおける変形例（２）及び変形例（３）などの配置は、この例示的な実施形態においては、ＣＦＰ  ＭＳＡモジュール３２０に適合するほど小さい。もし複数の部品をこのスペースに適合しようとするならば、変形例（１）が用いられる。チューナブル１０Ｇ  ＴＸ１２７ａ、１２７ｂからの複数の出力搬送波が、この例示的な実施形態においては、（図１Ｂに図示された数だけ必要となる）複数の１０Ｇｂ／秒のＭＺＩによりローパスフィルタを通過して増幅された信号に従って変調される。
【００３３】
留意することは、図１Ｂの変形例（２）及び変形例（３）の配置が、ＩｎＰに基づいたＭＺＩがデュオバイナリ変調を可能とさせるということを示しているということである。すなわち、光パワーからバイアス電圧への伝達関数は、ゼロバイアス電圧に関して対称的である。
【００３４】
図３Ｃにおいて、チューナブル１０Ｇ  ＴＸ１２７ａ、１２７ｂの変調された光出力は次に、ＭＰＯジャンパーコネクタ３５０を介して外付けのＤＷＤＭ  ＭＵＸ／ＤＥＭＵＸボックス３１０に出力される。外付けのＤＷＤＭ  ＭＵＸ／ＤＥＭＵＸボックス３１０は、当該外付けのＤＷＤＭ  ＭＵＸ／ＤＥＭＵＸボックス３１０からの光信号を受信してそれらを伝送リンクを構成する光ファイバの中に合成させる１×２  ２５／５０  ＧＨｚインターリーバ３１４に接続される。この構成において、チューナブル１０Ｇ  ＴＸ１２７ａ、１２７ｂから生成された２個の波長はそれぞれ、複数の“偶数”チャンネル及び複数の“奇数”チャンネルと呼ばれる。この例示的な実施形態においては、それらは２５ＧＨｚにより分離される必要がある。各偶数波長は最初に、偶数のマルチプレクサ３１３ａを介して他の８０個を超える偶数波長と合成され、各奇数波長は最初に、奇数のマルチプレクサ３１３ｂを介して他の８０個を超える奇数波長と合成される。次に、複数の偶数波長と複数の奇数波長の２つのグループがインターリーバ３１４を介して合成される。
【００３５】
図３Ｃにおける受信側上では、各受信された光信号が、１×２デインターリーバ３１５を介して複数の偶数波長及び複数の奇数波長に分離され、８０個を超える奇数波長はＤＥＭＵＸ３１６ａに入力され、８０個を超える偶数波長は外付けのＤＷＤＭボックス３１０のＤＥＭＵＸ３１６ｂに入力される。同一の５０ＧＨｚのウィンドウ（窓）の範囲内の複数の偶数波長及び複数の奇数波長は、２個のファイバを介してＣＦＰモジュール３２０に接続される。留意すべきことは、各ＣＦＰモジュール３２０に対して、２個の入力ファイバと２個の出力ファイバが存在し、４個のファイバと８個のコネクタを回避するために、（４個のファイバ接続がいまだに、実行可能なアプローチであるのだけれど）代わりに４個のファイバと２個のＭＰＯコネクタを含むジャンパーケーブルが使用されるということである。ＣＦＰモジュール３２０内では、それぞれの複数の信号は、それぞれの２０Ｇｂ／秒受信機１３１ａ、１３１ｂに供給され、次に電子的な分散補償器（ＥＤＣ）１３２ａ、１３２ｂ上へと供給される。その後、受信された複数の信号は２対１６デマルチプレクサ３２９の中に入力され、次に逆多重化（多重分離）された信号は、複数の１１Ｇｂ／秒ＸＦＩコネクタを介して（図示せず）外部のハードウェアへの出力のために外付けのＦＥＣ３２１に（例えば、ＳＦ１５．１コネクタなどを介して）送信される。図３Ｃにおける構成の重大な利点は、２×１合成器及び１×２ＡＷＧ波長分離器の両方を、ＣＦＰモジュール３２０の外に移設することができ、それ故にさらに、コストが低減され、スペースとＣＦＰモジュールの電力消費量が節約されるということである。
【００３６】
図３Ｃに図示されるように、１×２ＡＷＧ装置３１４がいま、従来の４０ｃｈ又は８０ｃｈのＤＷＤＭ  ＭＵＸ／ＤＥＭＵＸボックス３１０と伝送リンクとの間に配置される。本質的には、この実施形態は複数の１×２ＡＷＧ又はフリースペースのデインターリーバの周期性を利用してすべての５０ＧＨｚのＩＴＵウィンドウにおいて２個の光搬送波を分離する。
【００３７】
図３Ａから図３Ｃにおける同様の原理が、図４Ａ及び図４Ｂにおいて図示される５６Ｇｂ／秒ＣＦＰモジュールのケースに適用することができる。特に、図４Ａは５６Ｇｂ／秒ＣＦＰ  ＭＳＡ送受信機モジュール４００の例示的なハードウェア及び光学装置構成を図示する。図示されるように、ホストボード４２０上には、標準のＸＦＩインターフェースを介してギアボックス４２２に電気的に接続された外付けの５個の１０Ｇｂ／秒ＦＥＣチップ４２１が搭載され、このギアボックスは、１０×１０Ｇｂ／秒の回線を４×２５Ｇｂ／秒の回線に変換する標準の１００Ｇｂ／秒ギアボックスの半分だけが使用される（それ故に“１／２”）。モジュール４２０内部で、５×１１Ｇｂ／秒と２×２８Ｇｂ／秒との間の多重化及び逆多重化（多重分離）が、図３Ａの実施形態におけるようなＭＵＸ／ＤＥＭＵＸ１２４、１３４により実行される複数の機能同様に実行される。図４Ａの実施例において、複数のデュオバイナリエンコーダはギアボックス４２２に含まれてもよいし、もしくはそれらはギアボックスの直後の後段に複数のスタンドアロンのチップであってもよい。
【００３８】
ギアボックス４２２は、５６Ｇｂ／秒信号を２個の〜２８Ｇｂ／秒信号に分離し、各別々にドライバ１２６ａ、１２６ｂを通過し、次にローパスフィルタ（ＬＰＦ）１２５ａ、１２５ｂを通過する。当該増幅器及び当該ＬＰＦの次数を反転することができる。いくつかの実施形態においてはこれらの複数のドライバは必要とされないかもしれないのだけれど、この実施形態においては、複数の信号は、十分に小さい群遅延を有するドライバ１２６ａ、１２６ｂにより増幅されるので２０Ｇｂ／秒〜２８Ｇｂ／秒の信号は決して歪まない。次に、ローパスフィルタを通過し増幅された複数の信号は、それぞれのチューナブル１０Ｇ  ＴＸ１２７ａ、１２７ｂを駆動させる。ＣＦＰ  ＭＳＡモジュール４２０に適合できるほど十分に小さいそれぞれのチューナブル１０Ｇ  ＴＸ１２７ａ、１２７ｂからの複数の光信号は、２×１光結合器又はＰＭＢＣ１２９を通過して伝送路に出力される。
【００３９】
図４Ｂは、図４Ａの変形例を図示する。送信機側上では、２個の光波長を合成させるための２×１合成器１２９は存在せず、複数の波長はＣＦＰモジュールの外側の２×１インターリーバ３１０において合成される。動作原理は図３Ｃと同様である。
【００４０】
図４Ｂの受信機側上では、図４Ａにおけるような１×２ＡＷＧスライサ１３０は存在せず、波長分離がＤＷＤＭ送信インフラストラクチャ内の１×２デインターリーバ３１５において実行される。１×２デインターリーバ３１５の後段で、各受信された光信号が分離されてそれぞれが外付けのＤＷＤＭボックス３１０のＤＥＭＵＸ３１６ａ及び３１６ｂに入力される。奇数チャンネルＤＥＭＵＸ３１６ａからの出力ファイバは、第１の２０Ｇｂ／秒受信機４２７ａに接続され、偶数チャンネルＤＥＭＵＸ３１６ｂからの出力ファイバは第２の２０Ｇｂ／秒受信機４２７ｂに接続される。電子的な分散補償器（ＥＤＣ）１３２ａ、１３２ｂはそれぞれ、２０Ｇｂ／秒受信機４２７ａ、４２７ｂに接続される。その後、受信された複数の信号は、１／２ギアボックス４２２の中に入力され、次に結果生じた逆多重化（多重分離）された信号は（例えば、ＸＦＩインターフェースを介して）（図示せず）外付けのＦＥＣ装置に送信される。
【００４１】
図３Ａ、図３Ｂ、図３Ｃにおける構成と図４Ａ、図４Ｂにおける構成との間の差は、最初のインターフェースチップにある。図４Ａ及び図４Ｂにおいて、最初のインターフェースチップはいま、１０×１０Ｇを４×２５Ｇに変換するために共通に使用されるギアボックス４２２である。図４Ａ及び図４Ｂの例示的な実施形態において使用されるように、ギアボックスの半分だけが使用され、それ故に実際には、５×１１．３Ｇｂ／秒の電気信号から２×２８Ｇｂ／秒電気信号に変換される。ギアボックス４２２は、（これが代替の実施形態なのであろうけれど）この例示的な実施形態のおいては、複数のＦＥＣ機能を有さないという事実のために、それら複数のＦＥＣ機能をホストボード４２０上に設置することができる。
【００４２】
興味深いことは、図３Ａ、図３Ｂ及び図３Ｃ、並びに図４Ａ及び図４Ｂにおいて、各ＣＦＰ送受信機は５０ＧＨｚ以内で５６Ｇｂ／秒の容量を提供し、それ故にもし２個のそのようなモジュールが用いられるならば、１００ＧＨｚ以内では１１２Ｇｂ／秒の容量を得ることができるということに留意するということである。このアプローチは、構造的により複雑で、このアプローチほどは小さくなく、このアプローチよりもより電力を消費し、ホットプラガブルでない、例えばコヒーレント検波などの複数の技術とは対照的に、おそらく２個のホットプラガブルＣＦＰモジュールを介して最小コストで１００ＧＨｚにおける１００Ｇｂ／秒の容量を提供することができる。
【００４３】
図５は、クライアント側の１００Ｇｂ／秒ＣＦＰ光送受信機の構成を図示する。それは、４個のＴ−ＴＯＳＡ（又は固定化された波長のＴＯＳＡ）５２６ａ、５２６ｂ、５２６ｃ、５２６ｄ及び４個のＲＯＳＡ（受信機光サブアサンブリ）５２７ａ、５２７ｂ、５２７ｃ、５２７ｄから構成される。外部から変調されたＩｎＰ  ＭＺＩは、もし複数のＣＦＰ  ＭＳＡモジュールがこの例示的な実施形態において用いられるべきであるならば、スペース制限が考慮されて用いられる。本質的には、この実施形態はＣＦＰモジュール５００の内部に設置された４個のＸＦＰもしくはＴ−ＸＦＰ光電子送信機の部品を有することができる。最も重要なことは、この構成はまた、４波長ＭＵＸ及びＤＥＭＵＸの両方が同一のモジュール内に集積化されることを可能とし、このことは、波長間隔が４波長ｍｕｘ／ｄｅｍｕｘが適合されるほど十分小さいように、少なくとも１００ＧＨｚで間隔が空けられるということを示している。このケースにおいて、１００Ｇｂ／秒の伝送は、クライアント側の複数のアプリケーションに対して現在のところ非常に適している１００ＧＨｚ×４＝４００ＧＨｚの帯域幅を必要とする。もちろん、もし図５の実施形態が回線側のアプリケーション上で用いられるならば、ＦＥＣ５２１を追加することができる。
【００４４】
詳細には、図５は、１００Ｇｂ／秒ＣＦＰ  ＭＳＡ送受信機モジュール５００の例示的なハードウェア及び光学装置構成を図示する。図示されるように、ホストボード５２０上には、外付けの１個又はそれ以上の１０×１０Ｇｂ／秒ＦＥＣ５２１が搭載され（留意すべきことは、破線囲みは、この囲まれたＦＥＣが通常はクライアント側のＣＦＰアプリケーションに対して必要とされないということを示しているということである。）、標準のＸＦＩインターフェースを介して従来のギアボックス５２２に電気的に接続される。図５の実施例において、ギアボックス５２２は複数のデュオバイナリエンコーダを含むが、ギアボックスの４個の出力において４個の独立したチップ内にこの機能を組み込むことが可能である。
【００４５】
ギアボックス５２２は、１００Ｇｂ／秒信号を４個の〜２５Ｇｂ／秒信号に分離し、それぞれが差動エンコーダ（又はデュオバイナリプレコーダ）を用いてエンコードされ、各別々にドライバ５２４ａ、５２４ｂ、５２４ｃ、５２４ｄを通過し、次に（複数の分離したフィルタであってもよいし、もしくは同一のＬＰＦのうちの異なる複数のポートであってもよい）ローパスフィルタ（ＬＰＦ）５２３ａ、５２３ｂ、５２３ｃ、５２３ｄを通過する。差動エンコーダは、ギアボックス内に含むこともできるし、もしくは分離したチップとしてギアボックスの出力ポートにおいてすぐに配置することもできる。フィルタを通過した複数の信号は、いくつかの複数の実施形態においてはこれらの複数のドライバは必要とされないが、この実施形態においては、２０〜２８Ｇｂ／秒の複数の信号が決して歪まないように平坦な群遅延を有するドライバ５２４ａ、５２４ｂ、５２４ｃ、５２４ｄにより増幅される。次に、ローパスフィルタを通過して増幅された複数の信号は、チューナブル１０Ｇ  ＴＯＳＡの５２６ａ、５２６ｂ、５２６ｃ及び５２６ｄを駆動させる。
【００４６】
次に、チューナブル１０Ｇ  ＴＯＳＡの５２６ａ、５２６ｂ、５２６ｃ、５２６ｄからの変調された光信号出力が、例えば局部エリアネットワーク（ＬＡＮ）ＤＷＤＭシステムの伝送路上の伝送のために４×１ＤＷＤＭ結合器５２９ａに入力される。留意すべきことは、ＬＡＮアプリケーションにおける複数の波長間のチャンネル間隔は、１９〜２５ＧＨｚのように濃密である必要がなく、むしろ、数ナノメータ程度の広い幅とすることができるということである。
【００４７】
受信側上には、各受信された光信号が、１×４ＤＷＤＭ５２９ｂにより分離され、上記それぞれの複数の信号はそれぞれの２５Ｇｂ／秒のＲＯＳＡ５２６ａ、５２６ｂ、５２６ｃ、５２６ｄに供給され、次に光電子分散補償（ＥＤＣ）５２８ａ、５２８ｂ、５２８ｃ、５２８ｄ上へと供給される。その後、複数の受信された信号は、ギアボックス５２２の中に入力され、次に結果生じた複数の逆多重化（多重分離）された信号は、（例えば、ＸＦＩインターフェースを介して）ホストボードに送信される。ＬＡＮアプリケーションにおいて、通常は当該ホストボードはＦＥＣ装置を持たない。しかしながら、もしより長距離伝送を必要とするならば、オプションのＦＥＣをまた追加することができる。その場合には、ＦＥＣオーバヘッドのために、レーンあたりのデータレートは２５Ｇｂ／秒から〜２８Ｇｂ／秒まで増加されるであろう。
【００４８】
上述の開示は、例示的な複数の態様及び／又は複数の実施形態を説明する一方で、種々の複数の変更及び変形が、添付された特許請求の範囲により定義されたように説明された複数の態様及び／又は複数の実施形態の範囲から離れることなしにここでなされることに留意すべきである。さらに、説明された複数の態様及び／又は複数の実施形態の複数の要素は、単数形において説明され又は請求されてもよいのだけれど、もし単数形への制限が明確に述べられていないならば、複数形を意図する。さらに、任意の態様及び／又は実施形態のすべての又は一部は、もし別に述べられていないならば、任意の他の態様及び／又は実施形態のすべての又は一部を用いて利用されてもよい。
【図１Ａ】
0005616962.tif 000002
【図１Ｂ】
0005616962.tif 000003
【図２】
0005616962.tif 000004
【図３Ａ】
0005616962.tif 000005
【図３Ｂ】
0005616962.tif 000006
【図３Ｃ】
0005616962.tif 000007
【図４Ａ】
0005616962.tif 000008
【図４Ｂ】
0005616962.tif 000009
【図５】
0005616962.tif 000010