(57)【特許請求の範囲】
【請求項１】
３相モータのコイル端（Ｕ，Ｖ，Ｗ）をパルス駆動して３相電流を流すモータ駆動装置であって、
各コイル端子に印加すべき電圧レベルに応じたデューティ比を有し、３相の変調パルスを生成するパルス変調手段と、
該３相の変調パルスのうち最も長いパルスのパルス幅に応じて、第１シフト量として２つの所定量のうちからいずれか１つを選択するシフト量選択手段と、
該３相の変調パルスのうち２番目に長いパルスを該第１シフト量だけ後ろにシフトしてタイミングを遅らせる第１シフト手段と、
該３相の変調パルスのうち３番目に長いパルスを所定の第２シフト量だけ後ろにシフトしてタイミングを遅らせる第２シフト手段と、
駆動電圧源を該第１シフト手段及び該第２シフト手段のシフト結果を反映した３相の変調パルスでそれぞれスイッチングして、各コイル端をパルス駆動するインバータ手段と、
該インバータ手段の共通接地側又は共通電源側のいずれか一方を流れる電流を検出する電流検出手段と、
該電流検出手段の検出電流をサンプリングして電流相当値を出力するサンプリング手段と、を備え、
上記第１シフト量として選択される上記２つの所定値はそれぞれ、上記検出電流のサンプリングに必要な最小時間の１倍及び２倍の時間であり、上記第２シフト量は、上記検出電流のサンプリングに必要な最小時間の３倍の時間であることを特徴とするモータ駆動装置。
【請求項２】
請求項１のモータ駆動装置において、
上記サンプリング手段は、上記検出電流を２つのサンプリングタイミングでサンプリングして２つの電流相当値を出力し、
上記２つのサンプリングタイミングのうち一つは所定値を設定し、他の一つは上記第１シフト量に応じた２つの所定値のうちからいずれか一つの所定値を選択して設定するサンプリングタイミング生成手段を更に備えたことを特徴とするモータ駆動装置。
【請求項３】
請求項２のモータ駆動装置において、
上記２つのサンプリングタイミング発生時の上記各変調パルスの論理と、該２つのサンプリングタイミングで検出された２つの検出電流値とに基づいて、２相のコイル電流を抽出する相電流抽出手段を備えたことを特徴とするモータ駆動装置。
【請求項４】
請求項３のモータ駆動装置において、
各相の変調パルス幅が所定のリミット値以下のときその値にリミットし、他の相にリミット前との差分を加算するパルス幅修正手段を備えたことを特徴とするモータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３相モータの駆動を行うモータ駆動装置に関するものである。
【背景技術】
【０００２】
従来、３相モータとして、３相ブラシレスモータが知られている。３相ブラシレスモータは、ブラシ磨耗がないため耐久性が高く、広く用いられている。最も一般的な３相ブラシスモータは、３相コイルに３相交流電流を流すことで回転トルクが発生するものである。３相電流として、駆動回路の作りやすさから矩形波が多く使われてきたが、近年では正弦波を使用して正弦波電流駆動制御をすることで静音性や駆動効率の向上が実現されるようになった。さらに、３相正弦波電流の振幅と位相を精密に制御するベクトル制御が一般的になりつつある。このためには、少なくとも２相分の相電流を検出する必要がある。しかし、２相分の相電流を検出するために電流センサを２つ用いるとコスト高になるので、インバータと直流電源との間の母線電流を１つの電流センサで検出し、ここからもとの（少なくとも２相分の）相電流を再現する方式が提案されている（例えば、特許文献１参照）。この方式を１シャント電流検出方式（シングルシャント電流検出方式）という。この１シャント電流検出方式では、電流センサの出力信号を適切なタイミングでサンプリングすることにより、電圧レベルが最大となる相（最大相）の相電流と最小となる相（最小相）の相電流、即ち、２相分の電流を検出する。
【０００３】
上記１シャント電流検出方式は、センサコストは安く抑えられるが、母線電流が発現するのは３相のＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）インバータのうち１相あるいは２相がＯＮしているときだけである。したがって、母線電流から２相分の電流レベルを得るためには、１相だけがＯＮしている区間の母線電流レベルと、２相がＯＮしている区間の母線電流レベルの２つをサンプリングする必要がある。
【０００４】
しかし、３相のＰＷＭパルスは３相正弦波電流を高速にＰＷＭ変調したものであるから、当然ながら２つのパルス幅が近接あるいは等しくなるケースがある。この近傍ではサンプリングすべき母線電流区間が非常に短くなる。一般に電流センサや検出アンプの帯域制限によって母線電流検出結果が「なまる」ことや、サンプリング手段として一般的なＡＤＣ（Ａ／Ｄ変換器）の変換速度に限界があることなどから、２つのＰＷＭパルス幅が近接している区間では母線電流をサンプリングすることが困難になる。つまり、各相の電圧レベルが互いに十分離れている場合は、２相分の電流を検出することができるのが、電圧の最大相と中間相とが接近すると、或いは電圧の最小相と中間相とが接近すると２相分の電流が検出できなくなる。
【０００５】
このため特許文献１やその背景技術で開示されている参考文献では、２つのＰＷＭパルス幅が近接している区間ではパルス幅を補正して、２つのＰＷＭパルス幅が近接しないようにしている。例えば、特許文献１では、１シャント電流検出方式を用い、三相式のモータをベクトル制御するモータ制御装置において、Ｕ相軸から見た電圧指令ベクトルの位相に応じて電気角６０度ごとにステップ的に回転するａｂ座標を定義する。また、モータの回転子に設けられた永久磁石が作る磁束と同じ速度で回転する回転座標系において、永久磁石が作る磁束の方向をｄ軸にとり、ｄ軸から電気角で９０度進んだ位相にｑ軸をとったときに、それらを座標軸に選んだ座標をｄｑ座標と定義する。そして、ｄｑ座標上の電圧指令ベクトルをａｂ座標上に変換し、ａｂ座標における電圧指令ベクトルの座標軸成分（ｖa、ｖb）の大きさに基づいて、電圧指令ベクトルを補正することなく２相分の電流を検出可能かを判断する。補正が必要な場合、各座標軸成分の大きさを補正し、この補正後の電圧指令ベクトルからインバータに供給する三相電圧指令値を作成している。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来のパルス幅を補正する方法では、そのアルゴリズムが複雑になりやすく、低コストな回路やマイクロプロセッサで実現するのが難しくなる。また、補正前であれ補正後であれ、母線電流の２回のサンプリングタイミングがＰＷＭ区間のどこにでもなり得る可能性がある。つまり、サンプリングタイミングがＰＷＭ区間の決まった区間（前半なら前半、後半なら後半）に集中しない。このためサンプリング手段であるＡＤＣに空き時間が作れず、時分割で他の用途や別のモータ電流検出等に使うことができない。
【０００７】
本発明は以上の問題点に鑑みなされたものであり、その目的は、簡単なアルゴリズムで１シャント方式により３相モータの相電流を安定に検出でき、サンプリング手段を他の用途や複数モータにも使えるようにしたモータ駆動装置を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、請求項１の発明は、３相モータのコイル端（Ｕ，Ｖ，Ｗ）をパルス駆動して３相電流を流すモータ駆動装置であって、各コイル端子に印加すべき電圧レベルに応じたデューティ比を有し、３相の変調パルスを生成するパルス変調手段と、該３相の変調パルスのうち最も長いパルスのパルス幅に応じて、第１シフト量として２つの所定量のうちからいずれか１つを選択するシフト量選択手段と、該３相の変調パルスのうち２番目に長いパルスを該第１シフト量だけ後ろにシフトしてタイミングを遅らせる第１シフト手段と、該３相の変調パルスのうち３番目に長いパルスを所定の第２シフト量だけ後ろにシフトしてタイミングを遅らせる第２シフト手段と、駆動電圧源を該第１シフト手段及び該第２シフト手段のシフト結果を反映した３相の変調パルスでそれぞれスイッチングして、各コイル端をパルス駆動するインバータ手段と、該インバータ手段の共通接地側又は共通電源側のいずれか一方を流れる電流を検出する電流検出手段と、該電流検出手段の検出電流をサンプリングして電流相当値を出力するサンプリング手段と、を備え、上記第１シフト量として選択される上記２つの所定値はそれぞれ、上記検出電流のサンプリングに必要な最小時間の１倍及び２倍の時間であり、上記第２シフト量は、上記検出電流のサンプリングに必要な最小時間の３倍の時間であることを特徴とするものである。
また、請求項２の発明は、請求項１のモータ駆動装置において、上記サンプリング手段は、上記電流検出手段の検出電流を２つのサンプリングタイミングでサンプリングして２つの電流相当値を出力し、該２つのサンプリングタイミングのうち一つは所定値を設定し、他の一つは上記第１シフト量に応じた２つの所定値のうちからいずれか一つを選択して設定するサンプリングタイミング生成手段を更に備えたことを特徴とするものである。
また、請求項３の発明は、請求項２のモータ駆動装置において、上記２つのサンプリングタイミング発生時の上記各変調パルスの論理と、該２つのサンプリングタイミングで検出された２つの検出電流値とに基づいて、２相のコイル電流を抽出する相電流抽出手段と、を備えたことを特徴とするものである。
また、請求項４の発明は、請求項３のモータ駆動装置において、各相の変調パルス幅が所定のリミット値以下のときその値にリミットし、他の相にリミット前との差分を加算するパルス幅修正手段を備えたことを特徴とするものである。
【０００９】
本発明においては、パルス幅自体は変える必要がなく回路が簡単になる。また、シフト量は３種類の所定値ｄ１１，ｄ１２，ｄ２だけを使うので可変にする必要がなく回路が簡単である。さらに電流サンプリング期間が基準時間から、わずか３×ｔｈ（電流サンプリングに必要な最小ＰＷＭパルス幅ｔｈの３倍）以内に集中するため、電流サンプリングに必要な最小ＰＷＭパルス幅ｔｈをＰＷＭ区間幅に対して短くしておけば、残りのＰＷＭ区間内で同じサンプリング手段（ＡＤＣ）を別の目的に使うことができる。あるいは複数モータを扱う場合でも、１個のサンプリング手段（ＡＤＣ）を時分割で使うことができ低コストになる。従って、パルス幅を複雑に補正することなく、簡単なアルゴリズムで２相分の電流が容易に検出でき、かつ電流サンプリングの時分割にも適した駆動パルスを生成することができる。
【発明の効果】
【００１０】
本発明によれば、簡単なアルゴリズムで１シャント方式により３相モータの相電流を安定に検出でき、サンプリング手段を他の用途や複数モータにも使えるようにした駆動装置を提供することができるという優れた効果がある。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係るモータ駆動装置の構成の一例を示すブロック図。
【図２】大小順位判定器の構成の一例を示すブロック図。
【図３】ロジックの真理値表。
【図４】パルスシフト量決定器の内部構成の一例を示すブロック図。
【図５】パルスシフト切り換え付きＰＷＭ変調器の構成の一例を示すブロック図。
【図６】パルスシフト切り換え付きＰＷＭ変調器の動作波形の一例を示すグラフ。
【図７】上段（１〜３列）がｍＵ／Ｖ／ＷからからＰＷＭＵ／Ｖ／Ｗまでのパルス波形タイミング、中段（３〜７列）が電流検出タイミング、下段（８〜１２列）が相電流電流抽出タイミングの一例を示すグラフ。
【図８】電流サンプリングタイミング発生器の構成の一例を示すブロック図。
【図９】サンプリングパルス生成器の構成の一例を示すブロック図。
【図１０】電流抽出手段の構成の一例を示すブロック図。
【図１１】ロジック２０３の構成の一例を示すブロック図。
【図１２】第１ロジックの真理値表。
【図１３】第１ロジックの真理値表。
【図１４】第２ロジックの真理値表。
【図１５】短パルス修正手段の構成の一例を示すブロック図。
【図１６】短パルス修正手段の動作波形の一例を示すグラフ。
【図１７】計算により得られたｉｕ，ｉｖ，ｉｗの一例を示すグラフ。
【発明を実施するための形態】
【００１２】
以下、本発明を実施するための形態を、図面を参照して説明する。
【００１３】
図１は、本実施の形態におけるモータ駆動装置の構成の一例を示すブロック図である。
図１に示すように、本実施形態に係るモータ駆動装置は、大小順位判定器１と、最大値検出器２と、シフト量選択手段としてのパルスシフト量決定器３と、サンプリングタイミング生成手段としての電流サンプリングタイミング決定器４と、パルス変調手段としてのパルスシフト切り換え付きＰＷＭ変調器５，６，７と、ゲート駆動手段９とスイッチ素子ブリッジ１０〜１５とで構成されるインバータ手段８と、パルス幅修正手段としての短パルス修正手段１６と、ノコギリ波発生器１７と、サンプリングパルス生成器１８と、ラッチ手段１９，２０と、電流抽出手段２１と、サンプリング手段２２，２３と、電流検出手段としての電流センサ２４とを備えている。また、上記パルスシフト量決定器３とパルスシフト切り換え付きＰＷＭ変調器５，６，７とは第１，第２シフト手段を構成し、ラッチ手段１９，２０と電流抽出手段２１とは相電流抽出手段を構成する。さらに、サンプリングパルス生成器１８とサンプリング手段２２，２３とは、サンプリング手段を構成する。
以下、３相それぞれを表す名称としてＵ相、Ｖ相、Ｗ相という用語を用いている。また、例えば、信号名ｖＵ、ｍＵ、ＰＷＭＵなどはＵ相の信号名を示している。
【００１４】
図１において、入力信号ｖＵ，ｖＶ，ｖＷは、モータコイル３相の駆動電圧に相当する値で、図示しない制御手段により与えられる。値はアナログ電圧でもよいし、デジタル量でもよい。この電圧相当値は適切なキャリア信号によりパルス幅変調（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）することで、電圧レベルに比例したパルス幅をもったＰＷＭパルスに変換できるので、電圧相当値はパルス幅にも相当する。
【００１５】
上記短パルス修正手段１６については後述するが、ここでは入力信号ｖＵ，ｖＶ，ｖＷは、そのまま通過してそれぞれ信号ｍＵ，ｍＶ，ｍＷになるものとする。
【００１６】
大小順位判定器（ｓｏｒｔ  ｓｅｑｕｅｎｃｅ）１は、３相電圧レベル（パルス幅相当でもある）ｍＵ，ｍＶ，ｍＷがそれぞれ何番目に大きいか（パルス幅が長いか）を判定し、それぞれｓｏｒｔＵ，ｓｏｒｔＶ，ｓｏｒｔＷとして１，２，３のいずれかの番号を出力する。最も大きい（長い）相に番号「１」をつけ、２番目に大きい（長い）相に番号「２」をつけ、３番目に大きい（長い）すなわち最も小さい（短い）相に番号「３」をつける。
【００１７】
図２は、上記大小順位判定器１の構成の一例を示すブロック図である。また、図３は、ロジック１０４の真理値表である。
図２において、大小順位判定器１は、それぞれ２つの値を比較する大小比較器１０１，１０２，１０３と、ロジック１０４とを備えている。例えば、大小比較器１０１では、ｍＵ＞ｍＶとなるとき「１」を、そうでないとき「０」を出力する。そして、３つの信号ｍＵ，ｍＶ，ｍＶの相互の大小関係をこれで比較し、それをロジック１０４で判定して、ｓｏｒｔＵ，ｓｏｒｔＶ，ｓｏｒｔＷを得る。
また、図３において、大小比較器１０１，１０２，１０３の出力値がいずれも「１」あるいはいずれも「０」のときは、おそらくいずれも等しいのであるが、便宜上ｍＵ，ｍＶ，ｍＷの順とする。それ以外は大小関係から３つの順位がわかるのでその順位番号を出力する。
【００１８】
上記最大値検出器２は、ｍＵ，ｍＶ，ｍＷのうちから最大の値を選んで最長パルスＶ１として出力する。最長パルスＶ１は次の式（１）のように表す。
Ｖ１＝ｍａｘ（ｍＵ，ｍＶ，ｍＷ）・・・式（１）
上記最長パルスＶ１は、３相ＰＷＭパルスのうち最も長いパルス幅に相当する。
【００１９】
図４は、パルスシフト量決定器３の内部構成の一例を示すブロック図である。パルスシフト量決定器３は、上記最長パルスＶ１の値によりパルスシフト量ｄ１，ｄ２を出力するものである。
図４において、条件判定器１１１で、最長パルスＶ１の値が所定値ｃｏｎｓｔより大きいか否かを判定し、判定結果がｙｅｓ（Ｖ１＞ｃｏｎｓｔである）のとき、セレクタ１１２から第１シフト量ｄ１として所定値ｄ１１を出力し、そうでないとき第１シフト量ｄ１として所定値ｄ１２を出力する。また、第２シフト量ｄ２として所定値を出力する。
【００２０】
上記電流サンプリングタイミング決定器４については、後述する。
【００２１】
上記ノコギリ波（ｓａｗ）発生器（Ｓａｗ  ｇｅｎ）１７は、所定のＰＷＭキャリア周期でノコギリ波波形を生成する。そして、上記パルスシフト切り換え付きＰＷＭ変調器５，６，７で、ノコギリ波ｓａｗをキャリアとし、電圧信号ｍＵ，ｍＶ，ｍＷを大小順位ｓｏｒｔＵ／Ｖ／Ｗとパルスシフト量ｄ１，ｄ２により、パルスシフトしてＰＷＭ変換し、ＰＷＭパルスＰＷＭＵ／Ｖ／Ｗを出力する。
【００２２】
図５は、パルスシフト切り換え付きＰＷＭ変調器５の構成の一例を示すブロック図である。これはＵ相の例であるが、Ｖ相とＷ相とでも同様の構成となるので、パルスシフト切り換え付きＰＷＭ変調器６，７については説明を省略する。図５において、パルスシフト切り換え付きＰＷＭ変調器５は、シフト量選択器１３１と、加算器１３２と、比較器１３３とを備えている。
ｓｏｒｔＵは１，２，３のうちのいずれかの番号で、この相が何番目に大きい（パルス幅が長い）かを示すものである。
【００２３】
上記シフト量選択器１３１は、ｓｏｒｔＵの番号によってシフト量ｔ１として、
（１）ｓｏｒｔＵ＝１（１番長い相）なら０
（２）ｓｏｒｔＵ＝２（２番目に番長い相）ならｄｌ
（３）ｓｏｒｔＵ＝３（最も短い相）ならｄ２
を選択する。
【００２４】
上記加算器１３２は、Ｕ相電圧ｍＵにシフト量ｔ１を加算してｔ２とする。
【００２５】
上記比較器１３３で、ノコギリ波キャリアｓａｗとｔ１，ｔ２とを比較して
（１）「ｔ１≦ｓａｗ＜ｔ２」ならＰＷＭＵ＝１
（２）「ｓａｗ＜ｔ１  あるいは  ｓａｗ≧ｔ２」ならＰＷＭＵ＝０
としてＰＷＭ変調する。
このようにすると、ノコギリ波キャリアｓａｗが０になる時刻を基準として、ｍＵ相当のＰＷＭパルスを、ｔ１相当だけ後ろにずらした（シフトした）ＰＷＭパルスが生成される。
【００２６】
図６は、パルスシフト切り換え付きＰＷＭ変調器５の動作波形の一例を示すグラフである。
図６において、パルスシフト量ｄ１あるいはｄ２を与えないとき、ノコギリ波キャリアｓａｗがｍＵレベルを越えないときにＰＷＭ出力ＰＷＭＵ（０）＝１となる。これに対してシフト量ｄ１あるいはｄ２を与えたとき、ｍＵレベルに対して上にオフセットしたレベルｔ２と、０から上にオフセットしたレベルｔ１との間でＰＷＭＵ＝１になる。つまり、ＰＷＭＵは第１シフト量ｄ１あるいは第２シフト量ｄ２相当分だけ後ろにシフトしたパルスになる。
なお、シフト量選択器１３１はノコギリ波キャリアｓａｗと比較前の電圧レベルの操作でパルスシフトを実現しているが、キャリアと比較後のＰＷＭパルス自体をシフトする構成にしてもよい。
【００２７】
図７は、上段（１〜３列）がｍＵ／Ｖ／ＷからからＰＷＭＵ／Ｖ／Ｗまでのパルス波形タイミング、中段（３〜７列）が電流検出タイミング、下段（８〜１２列）が相電流抽出タイミングの一例を示すグラフである。ｍＵ／Ｖ／Ｗは図１においては電圧レベルであるが、図７においてはパルスシフト前のパルス相当に直して表示している。図７においては、ｍＵが最大（最長）であり、以下ｍＶ，ｍＷの順に長いものとする。また、ｄ１やｄ２、あるいはｍＵやｍＶの単位として時間を使ったり電圧レベルを使ったりするが、ＰＷＭ変換過程の前か後かの違いだけで両者には本質的な違いはないので、以下説明文脈に応じてどちらも使うことにする。
【００２８】
最小ＰＷＭパルス幅Ｔｈは電流サンプリングに必要な最小ＰＷＭパルス幅の目安で、シフト量ｄ１の選択条件である最長パルスＶ１の長さ判定（図4のｃｏｎｓｔ）として２×Ｔｈを用いている。
図７において、３種類の所定量ｄ１１，ｄ１２，ｄ２として次の条件式で得られる値を選ぶと、電流サンプリングに必要な時間Ｔｈをどのような場合でも最小限で確保できる。
【００２９】
ｄ１１＝Ｔｈ；
ｄ１２＝２×Ｔｈ；
ｄ２  ＝３×Ｔｈ；
ｉｆ（Ｖ１＞２×Ｔｈ）  ｄ１＝ｄ１１；
ｅｌｓｅ                ｄ１＝ｄ１２；
【００３０】
このようにして、最も長いパルス幅(ｍＵ)に応じて第１シフト量ｄ１としてｄ１１かｄ１２かを選択して２番目に長いパルス（ｍＶ）を後ろにシフトする第１シフト手段と、第２シフト量として所定値ｄ２を用いて３番目に長いパルス（ｍＷ）を後ろにシフトする第２シフト手段が実現できる。
【００３１】
最長パルスＶ１（＝ｍＵ）＞２×Ｔｈのときは、ｍＶをＴｈ（＝ｄ１１）だけ後ろにシフトする。このとき最初のＴｈ時間はｍＵだけが１（Ｕ相がＯＮ）であり、これでＵ相電流が母線電流に発現するのでＰＷＭ区間の最初の方で第１電流のサンプリングが可能である。次のＴｈ時間（Ｔｈ＜ｔ＜２×Ｔｈ期間）では、ｍＵとｍＶとが１になることが保証されるので、これでＵ＋Ｖ相電流（−Ｗ相電流）が母線電流に発現し、第２電流のサンプリングが可能になる。
【００３２】
一方、最長パルスＶ１（＝ｍＵ）＜２×Ｔｈのときは、２番目のＴｈ時間（Ｔｈ＜ｔ＜２×Ｔｈ期間）中にｍＵが０になるのでｄ１１のシフト量では第２電流サンプリング時間が確保されない。そこで、この場合はｍＶを２×Ｔｈ（＝ｄ１２）だけ後ろにシフトする。そうすると３番目のＴｈ時間（２×Ｔｈ＜３×Ｔｈ期間）中にｍＶだけが１になり、ここでＶ相電流が母線電流に発現し、第２電流のサンプリングが可能になる。
【００３３】
また、パルスシフト量ｄ１＝２×Ｔｈ（＝ｄ１２）の場合でも２番目のサンプリング時にｍＶだけが１になるように、ｍＷはさらに後ろ（ｄ２＝３×Ｔｈ）にシフトしておく。
【００３４】
このようにすると、パルス幅自体は変えないので他の相に修正を波及させる必要がないため回路が簡単になる。また、シフト量は３種類の所定値ｄ１１，ｄ１２，ｄ２だけを使うので回路が簡単である。さらに電流サンプリング期間が基準時間からわずか３×Ｔｈ以内に集中するため、ＴｈをＰＷＭ区間幅に対して短くしておけば、残りのＰＷＭ区間内で別のモータの電流を同じサンプリング手段で検出しやすい、というメリットがある。したがって別の用途や複数モータを扱う場合でも、１個のサンプリング手段（ＡＤＣ）を時分割で使いやすく低コストになる。
【００３５】
図１において、上記インバータ手段８は、直流電源をＰＷＭパルスでスイッチングして３相コイルにパルス電圧を印加し、コイルインダクタンスで平滑化された３相電流ｉｕ，ｉｖ，ｉｗを流すものである。上述したように、インバータ手段８は、ゲート駆動手段９とスイッチ素子ブリッジ１０〜１５とからなる。スイッチ素子ブリッジ１０〜１５は、近年ではＦＥＴ（Field  Effect  Transistor）と呼ばれる電界効果トランジスタで構成されることが多いが、バイポーラトランジスタで構成してもよい。
また、ゲート駆動手段９は、上述の構成で得られた３相のＰＷＭパルスＰＷＭＵ／Ｖ／Ｗからスイッチ素子のゲートＯＮ／ＯＦＦパルスに変換する回路で、上下のＦＥＴ、例えば、スイッチ素子ブリッジ１０，１１がＰＷＭパルスにより、どちらかＯＮするように反転回路とレベルシフト回路とで構成される。わかりやすいようにＰＷＭパルスが１のとき上側ＦＥＴがＯＮ，下側ＦＥＴがＯＦＦ、ＰＷＭパルスが０のとき上側ＦＥＴがＯＦＦ，下側ＦＥＴがＯＮとするが、どちらにするかは設計上の選択的事項である。
【００３６】
また、モータの３相コイル２７には、コイル端にＵ，Ｖ，Ｗと名称を付記してある。これらのコイル端に流れ込む電流を正符号にとり３相電流ｉｕ，ｉｖ，ｉｗとする。
【００３７】
上記電流センサ２４については、後述するが、ここでは電流センサ２４は短絡として説明する。インバータ手段８の下側のスイッチ素子ブリッジ１１，１３，１５を束ねて接地（ＧＮＤ）に接続し、上側のスイッチ素子ブリッジ１０，１２，１４を束ねて直流電源に接続している。接地側あるいは電源側の共通ライン（母線）に母線電流ｉｓが流れるので、これを電流センサ２４で検出する。この方式を１シャント電流検出方式という。
【００３８】
図１に示すモータ駆動装置では、上記電流センサ２４は、インバータ手段８の下側のスイッチ素子ブリッジ１１，１３，１５を束ねて接地（ＧＮＤ）に接続する途中に挿入され、母線電流ｉｓを検出する。電流センサ２４は、上述したように電源側に挿入してもよいが、ＧＮＤ側の方が電圧レベルが低いので安価なアンプ等の回路素子が使えることが多く、好ましい。
電流センサ２４は抵抗２６をＧＮＤ間に挿入し、抵抗間の電圧を増幅器２５で増幅することで母線電流ｉｓに比例した検出値ｉｓｎｓを得ることができる。なお、抵抗方式でなく磁気的な方式も一般的である。
【００３９】
上記サンプリング手段２２は、検出値ｉｓｎｓをサンプリングタイミングパルスｓｍｐ１，ｓｍｐ２でサンプリングし、電流レベルｉ１，ｉ２を得る。
【００４０】
図８は、電流サンプリングタイミング発生器４の構成の一例を示すブロック図である。上記電流サンプリングタイミング発生器４は、最長パルスＶ１の長さに応じてサンプリングタイミング値ｓ１，ｓ２を出力する。図８において、条件判定器１２１で、最長パルスＶ１が所定値（ｃｏｎｓｔ）より大きい（長い）とき、セレクタ１２２からｓ２＝ｓ２１、そうでないときｓ２＝ｓ２２を出力する。また、所定値ｓ１を出力する。
【００４１】
図９は、サンプリングパルス生成器１８の構成の一例を示すブロック図である。サンプリングパルス生成器１８で、サンプリングタイミング値ｓ１，ｓ２とノコギリ波キャリアｓａｗから、ｓａｗ＝ｓ１，ｓａｗ＝ｓ２のタイミングでサンプリングパルスｓｍｐ１，ｓｍｐ２を出力する。サンプリングパルス生成器１８を構成する一致検出器１４１，１４２は、ｓａｗ＝ｓ１のときｓｍｐ１を、ｓａｗ＝ｓ２のときｓｍｐ２を出力する。
【００４２】
図７中段（３〜７列）の電流検出タイミング例において、ＰＷＭパルスＰＷＭＵ／Ｖ／Ｗの理論によって、母線電流ｉｓがＰＷＭ区間にいくつかの電流レベルで発現する。また、電流センサ２４による検出値ｉｓｎｓは帯域制限により母線電流ｉｓよりもなまった形になり、変化に遅れが生じる。帯域を制限することで高周波ノイズを抑制する効果があるため、遅れが許容できる範囲でなるべく低い帯域に設計するのが好ましい。
上記サンプリングパルスｓｍｐ１，ｓｍｐ２はＰＷＭ基準時刻（ノコギリ波キャリアｓａｗ＝０）となる時刻）からサンプリングタイミング値ｓ１，ｓ２だけ経過したところで発生する。このときの検出値ｉｓｎｓレベルがサンプリングされて第１電流レベルｉ１，第２電流レベルｉ２となる。
【００４３】
ここで、上記電流サンプリングタイミング発生器４の所定値ｃｏｎｓｔ＝２×Ｔｈとする。最小ＰＷＭパルス幅Ｔｈは電流サンプリングに必要な最小ＰＷＭパルス幅の目安で、上記シフト量ｄ１の選択条件である最長パルスＶ１の長さ判定（図４の所定値ｃｏｎｓｔ）として２×Ｔｈを用いているが、ここでも同じ値を用いる。
また、サンプリングタイミング値ｓ１，ｓ２１，ｓ２２として以下の式（２）〜（４）を用いて計算した値を用いるのが好ましい。なお、ｄ１１，ｄ１２については、上述した値と同様である。
ｓ１＝Ｔｈ−ｅ・・・・・・・・・・・・・・・式（２）
ｓ２１＝２×Ｔｈ−ｅ＝ｄ１１＋Ｔｈ−ｅ・・・式（３）
ｓ２２＝３×Ｔｈ−ｅ＝ｄ１２＋Ｔｈ−ｅ・・・式（４）
【００４４】
上記Ｔｈ時間（あるいは２×Ｔｈ，３×Ｔｈ）のなるべく後ろ側でサンプリングするように、ｅの値は０か０に近い値とする。ただし、サンプリング回路の特性上、サンプリングパルスが発生したあとも若干の時間は現信号を保持しなければならない場合があるので、ｅ＝０ではなく若干の時間を確保する場合がある。そうすると、Ｖ１（ｍＵ）＞２×Ｔｈのときはｄ１＝ＴｈだけｍＶパルスがシフトしているから、サンプリングタイミング値ｓ１時刻ではｍＵだけが１であり、第１電流レベルｉ１としてＵ相電流がサンプリングされる。サンプリングタイミング値ｓ２（＝ｓ２１＝２×Ｔｈ−ｅ）ではｍＵとｍＶとが１であり、第２電流レベルｉ２としてＵ＋Ｖ相（−Ｗ相）電流がサンプリングされる。
【００４５】
また、Ｖ１（ｍＵ）≦２×Ｔｈのときは、第１シフト量ｄ１＝２×ＴｈだけｍＶパルスがシフトしているから、サンプリングタイミング値ｓ１時刻ではｍＵだけが１であり、第１電流レベルｉ１としてＵ相電流がサンプリングされる。サンプリングタイミング値ｓ２（＝ｓ２２＝３×Ｔｈ−ｅ）ではｍＶだけが１であり、第２電流レベルｉ２としてＶ相電流がサンプリングされる。なお、ｍＶパルスはサンプリングタイミング値ｓ２タイミングよりも後ろ（第２シフト量ｄ２＝３×Ｔｈ）にシフトしているから、サンプリングタイミング値ｓ２でサンプリングされる電流に影響を与えない。
【００４６】
このようにしてＰＷＭパルスのシフト量に応じて電流サンプリングタイミングを所定値から選択することで、タイミングが分散せず固定的なサンプリングになるので回路実装が簡単になる。また、サンプリンタイミングがＰＷＭ区間内のわずか３×Ｔｈよりも前半に集中するので、別の用途や複数モータを扱う場合でも１個のサンプリング手段（ＡＤＣ）を時分割で使いやすく低コストになる。
【００４７】
また、図１において、上記ラッチ手段１９，２０は、電流サンプリングパルスｓｍｐ１，ｓｍｐ２が発生した時点のＰＷＭパルスＰＷＭＵ／Ｖ／Ｗの論理レベルをサンプリングしてｐｕｖｗ１，ｐｕｖｗ２として保持する。
【００４８】
上記電流抽出手段２１で、サンプリングされた電流ｉ１，ｉ２と、そのときのＰＷＭ論理ｐｕｖｗ１，ｐｕｖｗ２から、２相分のコイル電流ｉｕ＿ｄｅｔ，ｉｖ＿ｄｅｔを得る。
【００４９】
図１０は、上記電流抽出手段２１の構成の一例を示すブロック図である。
電流抽出手段２１は、反転手段２０１，２０２と、ロジック２０３と、セレクタ２０４，２０５，２０６と、セレクタ２０７と、セレクタ２０８と、加算器２０９，２１０とを備えている。
上記反転手段２０１，２０２は、電流ｉ１，ｉ２の符号を反転して−ｉ１，−ｉ２を得るものである。上記セレクタ２０４，２０５，２０６は、電流ｉ１，−ｉ１，ｉ２，−ｉ２および０のいずれかを選択指示ｓｅｌ＿ｉｕ，ｓｅｌ＿ｉｖ，ｓｅｌ＿ｉｗにより選択して、それぞれ暫定的に各相の電流ｉｕ，ｉｖ，ｉｗとする。上記ロジック２０３は、ｐｕｖｗ１，ｐｕｖｗ２の組み合わせ論理により、各相電流選択指示ｓｅｌ＿ｉｕ，ｓｅｌ＿ｉｖ，ｓｅｌ＿ｉｗを出力する。
【００５０】
図１１は、上記ロジック２０３の構成の一例を示すブロック図である。
ロジック２０３は、２つの第１ロジック２２１，２２２と、第２ロジック２２３とを備えている。第１ロジック２２１，２２２は、同じロジックであり、ｐｕｖｗ１／２の論理から、そのときの電流ｉ１，ｉ２が、ｉｕ，ｉｖ，ｉｗ，−ｉｕ，−ｉｖ，−ｉｗのいずれであるのかを判断して、「ｉ１ａｓ」、「ｉ２ａｓ」として出力する。
図１２は、第１ロジック２２１の真理値表である。また、図１３は、第１ロジック２２２の真理値表である。
【００５１】
また、上記第２ロジック２２３は、上記第１ロジック２２１から出力されたｉ１ａｓ及び第２ロジック２２２から出力されたｉ２ａｓに基づいて、各相電流の選択指示ｓｅｌ＿ｉｕ，ｓｅｌ＿ｉｖ，ｓｅｌ＿ｉｗを出力する。
図１４は、第２ロジック２２３の真理値表である。図中、ｉ１は電流ｉ１を、ｉ１ｍは−ｉ１を選択することを示している。また、ｉ２は電流ｉ２を、ｉ２ｍは−ｉ２を選択することを示している。さらに、空欄は０を選択することを示している。
【００５２】
また、図１０において、上記加算器２０９，２１０は、暫定的な相電流ｉｕ，ｉｖ，ｉｗから「−（ｉｖ＋ｉｗ）」および「−（ｉｗ＋ｉｕ）」を計算する。
上記セレクタ２０７は、ｉｕとして固定値０が選択されたときは「−（ｉｖ＋ｉｗ）」を選択し、それ以外はｉｕを選択してｉｕ＿ｄｅｔとする。
上記セレクタ２０８は、ｉｖとして固定値０が選択されたときは「−（ｉｗ＋ｉｕ）」を選択し、それ以外はｉｖを選択してｉｖ＿ｄｅｔとする。
【００５３】
図７下段（８〜１２列）の相電流抽出タイミングにおいて、サンプリングパルスｓｍｐ１，ｓｍｐ２時点のＰＷＭ論理がｐｕｖｗ１，ｐｕｖｗ２に保持される。
また、相電流ｉｕ＿ｄｅｔはこの場合はどちらもｍＵサンプリングのｉ１が採用される。相電流ｉｖ＿ｄｅｔは、１回目のサンプリングパルスｓｍｐ１，ｓｍｐ２時点でそれぞれｉｕ＝ｉ１，ｉｗ＝−ｉ２が得られるので、暫定ｉｖとしては直接得られず、次の式（５）で得られる。
ｉｖ＿ｄｅｔ＝−（ｉｗ＋ｉｕ）
＝−（−ｉ２＋ｉ１）
＝ｉ２−ｉ１・・・・・・式（５）
なお、２回目のサンプリングパルスｓｍｐ２ではｉ２＝ｉｖなのでそのまま用いられる。
【００５４】
このようにして、サンプリングタイミング値ｓ１，ｓ２発生時の前記各変調パルスの論理ｐｕｖｗ１，ｐｕｖｗ２と、検出電流ｉ１，ｉ２とに基づいて、２相のコイル電流ｉｕ，ｉｖを抽出することができる。
【００５５】
図１５は、短パルス修正手段１６の構成の一例を示すブロック図である。短パルス修正手段１６は、各相の電圧レベルｖＵ，ｖＶ，ｖＷが所定リミット値ｔｈ以下のときその値ｔｈにリミットし、他の相にリミット前との差分を加算して修正電圧レベルｍＵ，ｍＶ，ｍＷを出力する。ここでは電圧レベルであるが、上述したように後段にＰＷＭ変換部で電圧レベルは比例的にパルス幅に変換されるので、所定パルス幅以下のパルスをリミットしていることになる。
【００５６】
上記短パルス修正手段１６は、比較器３０１，３０２，３０３と、リミッタ３０４，３０５，３０６と、減算器３０７，３０８，３０９と、ゲート３１０，３１１，３１２と、加算器３１３，３１４，３１５とを備えている。
上記比較器３０１，３０２，３０３は、ｖＵ／Ｖ／Ｗをしきい値ｔｈと比較し、それぞれしきい値ｔｈより小さいときフラグｆｌａｇ＿Ｕ，ｆｌａｇ＿Ｖ，ｆｌａｇ＿Ｗをそれぞれ１にする。
上記リミッタ３０４，３０５，３０６は、ｆｌａｇ＿Ｕ／Ｖ／Ｗが１のとき出力をしきい値ｔｈにリミットし、０のときｖＵ／Ｖ／Ｗをそのまま通す。
上記減算器３０７は、ｔｈ−ｖＵを演算する。
ゲート３１０は、ｆｌａｇ＿Ｕが１すなわちＵ相がしきい値ｔｈより小さく、しきい値ｔｈにリミットされているときに「ｔｈ−ｖＵ」を出力し、ｆｌａｇ＿Ｕが０すなわちＵ相がリミットされていないときは０を出力する。
減算器３０８、ゲート３１１は、同様にして、ｆｌａｇ＿Ｖが１すなわちＶ相がしきい値ｔｈより小さく、しきい値ｔｈにリミットされているときに「ｔｈ−ｖＶ」を出力し、ｆｌａｇ＿Ｖが０すなわちＶ相がリミットされていないときは０を出力する。
また、減算器３０９、ゲート３１２は、同様にして、ｆｌａｇ＿Ｗが１すなわちＷ相がしきい値ｔｈより小さく、しきい値ｔｈにリミットされているときに「ｔｈ−ｖＷ」」を出力し、ｆｌａｇ＿Ｗが０すなわちＷ相がリミットされていないときは０を出力する。
上記加算器３１３，３１４，３１５は、それぞれ各相のリミット結果と、他の相がリミットされたときのリミット値との差分値をそれぞれ加算する。
【００５７】
上記構成の短パルス修正手段１６により、各相ごとに一定以下の短いＰＷＭパルスが生じないようにパルス幅が修正されるので、全体に駆動電圧振幅が小さく、パルス幅が短くて電流サンプリングが困難な場合でも、サンプリング可能な程度にパルス幅を確保できる。また、修正された分、他の相のパルス幅に加算することで、駆動電流としてはひずみが生じないので、精密な駆動が可能である。
【００５８】
図１６は、短パルス修正手段１６の動作波形の一例を示すグラフである。ここで、入力電圧相当ｖＵ，ｖＶ，ｖＷは正弦波で、振幅は正方向に１０００（任意単位）とし、しきい値ｔｈを１３０（任意単位）としている。
修正出力ｍＵ，ｍＶ，ｍＷは、しきい値ｔｈ（＝１３０）以上に制限される。ある相が制限されているとき、他の２相に１３０との差分が加算される。電圧レベルｍＵ，ｍＶ，ｍＷはひずんでいるが、モータコイル電流ｉｕ，ｉｖ，ｉｗはインダクタンスや逆起電圧を無視すると次の式（６）〜（７）に比例した値になることが知られている。
ｉｕ＝＋２ｍＵ−ｍＶ−ｍＷ・・・式（６）
ｉｖ＝−ｍＵ＋２ｍＶ−ｍＷ・・・式（７）
ｉｗ＝−ｍＵ−ｍＶ＋２ｍＷ・・・式（８）
【００５９】
図１７は、上記式をベースに計算したｉｕ，ｉｖ，ｉｗの一例を示すグラフである。修正出力ｍＵ，ｍＶ，ｍＷは、上記図１６を用いて説明した条件と同じである。図１７に示すように、モータコイル電流ｉｕ，ｉｖ，ｉｗにはひずみがないことがわかる。
【００６０】
以上本実施形態によれば、３相モータのコイル端（Ｕ，Ｖ，Ｗ）をパルス駆動して３相電流を流すモータ駆動装置であって、各コイル端子２７に印加すべき電圧レベルに応じたデューティ比を有し、３相の変調パルスを生成するパルス変調手段としてのパルスシフト切り換え付きＰＷＭ変調器５，６，７と、３相の変調パルスのうち最も長いパルスのパルス幅Ｖ１に応じて、第１シフト量ｄ１として少なくとも２つの所定量ｄ１１，ｄ１２のうちからいずれか１つを選択するシフト量選択手段としてのパルスシフト量決定器３と、３相の変調パルスのうち２番目に長いパルスを第１シフト量だけ後ろにシフトしてタイミングを遅らせる第１シフト手段としてのパルスシフト量決定器３とパルスシフト切り換え付きＰＷＭ変調器５，６，７と、３相の変調パルスのうち３番目に長いパルスを所定の第２シフト量だけ後ろにシフトしてタイミングを遅らせる第２シフト手段としてのパルスシフト量決定器３とパルスシフト切り換え付きＰＷＭ変調器５，６，７と、駆動電圧源を該第１シフト手段及び該第２シフト手段のシフト結果を反映した３相の変調パルスでそれぞれスイッチングして、各コイル端（Ｕ，Ｖ，Ｗ）をパルス駆動するインバータ手段８と、を備えている。
これにより、パルス幅自体は変える必要がなく回路が簡単になる。また、シフト量は３種類の所定値だけを使うので可変にする必要がなく回路が簡単である。さらに電流サンプリング期間が基準時間から、わずか３×ｔｈ（電流サンプリングに必要な最小ＰＷＭパルス幅の３倍）以内に集中するため、電流サンプリングに必要な最小ＰＷＭパルス幅ｔｈをＰＷＭ区間幅に対して短くしておけば、残りのＰＷＭ区間内で同じサンプリング手段（ＡＤＣ）を別の目的に使うことができる。あるいは複数モータを扱う場合でも、１個のサンプリング手段（ＡＤＣ）を時分割で使うことができ低コストになる。従って、パルス幅を複雑に補正することなく、簡単なアルゴリズムで２相分の電流が容易に検出でき、かつ電流サンプリングの時分割にも適した駆動パルスを生成することができる。
また、本実施形態によれば、インバータ手段８の共通接地側ＧＮＤ又は共通電源側のいずれか一方を流れる電流を検出する電流検出手段としての電流センサ２４と、電流センサ２４の検出電流を２つのサンプリングタイミングｓ１，ｓ２でサンプリングして２つの電流相当値ｉ１，ｉ２を出力するサンプリング手段としてのサンプリングパルス生成器１８及びサンプリング手段２２，２３と、上記２つのサンプリングタイミングｓ１，ｓ２のうち一つｓ１は所定値であり、他の一つｓ２は上記第１シフト量ｄ１に応じた２つの所定値ｓ２１，ｓ２２のうちからいずれか一つを選択するサンプリングタイミング生成手段としての電流サンプリングタイミング決定器４、を備えた。
これにより、サンプリングタイミングが分散せず固定的なサンプリングになり回路が簡単になる。またサンプリングタイミングがＰＷＭ区間内のわずか３×ｔｈ（電流サンプリングに必要な最小ＰＷＭパルス幅の３倍）よりも前半に集中するので、１個のサンプリング手段（ＡＤＣ）を別の用途に時分割で使うことができ低コストになる。従って、低コストで適切な母線電流サンプリングタイミングを生成し、安定に電流検出することができる。
また、本実施形態によれば、上記２つのサンプリングタイミングｓ１，ｓ２発生時の各変調パルスの論理ｐｕｖｗ１，ｐｕｖｗ２と、２つのサンプリングタイミングｓ１，ｓ２で検出された２つの検出電流値ｉ１，ｉ２とに基づいて、２相のコイル電流ｉｕ，ｉｖを抽出する相電流抽出手段としてのラッチ手段１９，２０と電流抽出手段２１と、を備えた。これにより、簡単で低コストな回路で、適切な相電流を検出できる。
また、本実施形態によれば、各相の変調パルス幅が所定のリミット値以下のときその値にリミットし、他の相にリミット前との差分を加算するパルス幅修正手段としての短パルス修正手段１６を備えた。
これにより、各相ごとに一定以下の短いＰＷＭパルスが生じないようにパルス幅が修正され、全体に駆動電圧振幅が小さく、パルス幅が短くて電流サンプリングが困難な場合でも、サンプリング可能な程度にパルス幅を確保できる。また、修正された分、他の相のパルス幅に加算することで、駆動電流としてはひずみが生じないので、精密な駆動が可能になる。従って、全体にパルス幅が短い駆動状況でも、適切にパルス幅を確保し母線電流サンプリングを容易かつ正確に行なうことができる。
【符号の説明】
【００６１】
１    大小順位判定器
２    最大値検出器
３    パルスシフト量決定器
４    電流サンプリングタイミング決定器
５，６，７    パルスシフト切り換え付きＰＷＭ変調器
８    インバータ手段
９    ゲート駆動手段
１０〜１５    スイッチ素子ブリッジ
１６    短パルス修正手段
１７    ノコギリ波発生器
１８    サンプリングパルス生成器
１９，２０    ラッチ手段
２１    電流抽出手段
２２，２３    サンプリング手段
２４    電流センサ
２７    モータのコイル端子
ｄ１    第１シフト量
ｄ２    第２シフト量
ｄ１１，ｄ１２    所定量
Ｔｈ    電流サンプリングに必要な最小ＰＷＭパルス幅
ｔｈ    しきい値
【先行技術文献】
【特許文献】
【００６２】
【特許文献１】特開２００８−９９５４２号公報
【図１】
0005618197.tif 000002
【図２】
0005618197.tif 000003
【図３】
0005618197.tif 000004
【図４】
0005618197.tif 000005
【図５】
0005618197.tif 000006
【図６】
0005618197.tif 000007
【図７】
0005618197.tif 000008
【図８】
0005618197.tif 000009
【図９】
0005618197.tif 000010
【図１０】
0005618197.tif 000011
【図１１】
0005618197.tif 000012
【図１２】
0005618197.tif 000013
【図１３】
0005618197.tif 000014
【図１４】
0005618197.tif 000015
【図１５】
0005618197.tif 000016
【図１６】
0005618197.tif 000017
【図１７】
0005618197.tif 000018