(57)【特許請求の範囲】
【請求項１】
静電放電（ＥＳＤ）保護回路であって、
第１の端子および第２の端子と、
該第１の端子と該第２の端子との間に動作可能に連結されたトランジスタ分路要素であって、該トランジスタ分路要素は、正の放電事象および負の放電事象の両方に対して、該第１の端子と該第２の端子との間に放電経路を提供し、該トランジスタ分路要素は、エンハンスメントモードの化合物半導体電界効果トランジスタである、トランジスタ分路要素と、
該第２の端子に動作可能に連結された遮断要素であって、該トランジスタ分路要素をターンオフの状態に維持することができる遮断要素と、
該第１の端子と該遮断要素との間に直列に動作可能に連結された複数のダイオードを備えるトリガ要素であって、該トリガ要素は、該トランジスタ分路要素をターンオンするターンオン電圧を提供することができる、トリガ要素と、
該トランジスタ分路要素と該遮断要素との間に動作可能に連結された直列要素であって、該直列要素は、該トランジスタ分路要素のゲートへの電流を制限することができ、該遮断要素は、該直列要素と該第２の端子との間に直列に動作可能に連結されたレジスタを備える、直列要素と
を備える、回路。
【請求項２】
前記遮断要素は、前記第２の端子と前記直列要素との間に直列に動作可能に連結された、ゲート−ソース連結トランジスタを備える、請求項１に記載の回路。
【請求項３】
前記遮断要素は、ゲート−ソース連結トランジスタと前記直列要素との間に直列に動作可能に連結された前記レジスタを備え、該ゲート−ソース連結トランジスタは、前記第２の端子と直列に動作可能に連結され、そして、該ゲート−ソース連結トランジスタのゲートは、該ゲート−ソース連結トランジスタのソースに連結される、請求項１に記載の回路。
【請求項４】
前記遮断要素は、前記レジスタと前記直列要素との間に直列に動作可能に連結されたソース−レジスタ連結トランジスタを備え、該レジスタ、および該ソース−レジスタ連結トランジスタのゲートは、前記第２の端子と動作可能に連結される、請求項１に記載の回路。
【請求項５】
前記直列要素は、前記トランジスタ分路要素と前記遮断要素との間に直列に動作可能に連結された短絡回路を備える、請求項１に記載の回路。
【請求項６】
前記直列要素は、前記トランジスタ分路要素と前記遮断要素との間に直列に動作可能に連結された第２のレジスタを備える、請求項１に記載の回路。
【請求項７】
前記直列要素は、前記トランジスタ分路要素と前記遮断要素との間に直列に動作可能に連結された複数のダイオードを備える、請求項１に記載の回路。
【請求項８】
前記トリガ要素は、前記複数のダイオードと直列に動作可能に連結された第２のレジスタをさらに備える、請求項１に記載の回路。
【請求項９】
前記トリガ要素は、前記複数のダイオードと直列に連結されたゲート−ソース連結トランジスタをさらに備え、該ゲート−ソース連結トランジスタのゲートは、該ゲート−ソース連結トランジスタのソースと連結される、請求項１に記載の回路。
【請求項１０】
前記遮断要素は、前記第２の端子と前記トリガ要素および前記直列要素との間に直列に動作可能に連結された前記レジスタを備える、請求項１に記載の回路。
【請求項１１】
前記遮断要素は、前記第２の端子と前記トリガ要素および前記直列要素との間に直列に動作可能に連結された、ゲート−ソース連結トランジスタを備える、請求項１に記載の回路。
【請求項１２】
前記遮断要素は、ゲート−ソース連結トランジスタと前記トリガ要素および前記直列要素との間に直列に動作可能に連結された前記レジスタを備え、該ゲート−ソース連結トランジスタは、前記第２の端子と直列に動作可能に連結され、そして、該ゲート−ソース連結トランジスタのゲートは、該ゲート−ソース連結トランジスタのソースに連結される、請求項１に記載の回路。
【請求項１３】
前記遮断要素は、前記レジスタと前記トリガ要素および前記直列要素との間に直列に動作可能に連結された、ソース−レジスタ連結トランジスタを備え、該レジスタ、および該ソース−レジスタ連結トランジスタのゲートは、前記第２の端子に動作可能に連結される、請求項１に記載の回路。
【請求項１４】
前記直列要素は、前記トランジスタ分路要素と前記トリガ要素および前記遮断要素との間に直列に動作可能に連結された短絡回路を備える、請求項１に記載の回路。
【請求項１５】
前記直列要素は、前記トランジスタ分路要素と前記トリガ要素および前記遮断要素との間に直列に動作可能に連結された第２のレジスタを備える、請求項１に記載の回路。
【請求項１６】
前記直列要素は、前記トランジスタ分路要素と前記トリガ要素および前記遮断要素との間に直列に動作可能に連結された複数のダイオードを備える、請求項１に記載の回路。
【請求項１７】
前記第１の端子は、ＥＳＤ事象に対して保護されるように、集積回路に動作可能に連結される、請求項１に記載の回路。
【請求項１８】
前記第２の端子は、接地に動作可能に連結される、請求項１７に記載の回路。
【請求項１９】
前記第２の端子は、基準電圧に動作可能に連結される、請求項１８に記載の回路。
【請求項２０】
前記エンハンスメントモードの化合物半導体電界効果トランジスタは、
砒化ガリウムと、
リン化インジウムと、
窒化ガリウムと、
砒化アルミニウムガリウムと、
砒化インジウムガリウムと、
リン化インジウムガリウムと、
砒化インジウムアルミニウムと、
窒化アルミニウムガリウムと、
窒化インジウムガリウムと、
アンチモン化砒化ガリウムと、
窒化砒化インジウムガリウムと、
砒化アルミニウムと
から成る群から選択される材料を含む、請求項１に記載の回路。
【請求項２１】
静電放電保護を集積回路に提供する半導体素子であって、
第１の端子および第２の端子であって、該第１の端子は、該集積回路と動作可能に連結することができ、該第２の端子は、接地に動作可能に連結することができる、第１の端子および第２の端子と、
該第１の端子と該第２の端子との間に動作可能に連結されたトランジスタ分路要素であって、該トランジスタ分路要素は、正のＥＳＤ事象および負のＥＳＤ事象の両方を放散させる放電経路を提供し、該トランジスタ分路要素は、エンハンスメントモードの化合物半導体電界効果トランジスタである、トランジスタ分路要素と、
該第２の端子に動作可能に連結された遮断要素であって、該トランジスタ分路要素をターンオフの状態に維持することができる遮断要素と、
該第１の端子と該遮断要素との間に直列に動作可能に連結された複数のダイオードを備えるトリガ要素であって、該トリガ要素は、該トランジスタ分路要素をターンオンするターンオン電圧を制御することができる、トリガ要素と、
該トランジスタ分路要素と該遮断要素との間に動作可能に連結された直列要素であって、該トランジスタ分路要素のゲートへの電流を制限することができる直列要素と
を備え、
該遮断要素は、該直列要素と該第２の端子との間に直列に動作可能に連結されたレジスタを備える、半導体素子。
【請求項２２】
ＥＳＤ保護を集積回路に提供する方法であって、
ＥＳＤ保護回路の第１の端子において電圧を検出することと、
該電圧の該検出に応答して、該ＥＳＤ保護回路のトリガ要素をターンオンすることと、
該トリガ要素のターンオンに応答して、該ＥＳＤ保護回路のトランジスタ分路要素をターンオンすることと、
正のＥＳＤ事象および負のＥＳＤ事象の両方を放散させるために、該トランジスタ分路要素を経由して該第１の端子と第２の端子との間に放電経路を提供することであって、該トランジスタ分路要素は、エンハンスメントモードの化合物半導体電界効果トランジスタであり、該トランジスタ分路要素は、該第１の端子と該第２の端子との間に双方向性の放電経路を提供することができる、ことと、
該第２の端子に動作可能に連結された遮断要素を提供することであって、該遮断要素は、該トランジスタ分路要素をターンオフの状態に維持することができ、該遮断要素は、該直列要素と該第２の端子との間に直列に動作可能に連結されたレジスタを備える、ことと、
該トランジスタ分路要素と該遮断要素との間に動作可能に連結された直列要素を提供することであって、該直列要素は、該トランジスタ分路要素のゲートへの電流を制限することができる、ことと
を含み、
該トリガ要素は、該ＥＳＤ保護回路の該第１の端子と該トランジスタ分路要素の該ゲートとの間に直列に動作可能に連結された複数のダイオードを備える、方法。
【請求項２３】
前記電圧が検出されるまで、前記トランジスタ分路要素をターンオフの状態に維持することと、
該トランジスタ分路要素の前記ゲートへの電流を制限することと
をさらに含む、請求項２２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、概して、半導体素子に関し、より具体的には、化合物半導体素子および回路のための静電放電保護回路に関する。
【背景技術】
【０００２】
半導体素子および他の集積回路は、静電放電（Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ：ＥＳＤ）事象からの損害を受けやすい。例えば、ＥＳＤ事象は、これらの素子および回路の組み立て中および包装中、または最終製品におけるこれらの素子および回路の通常動作中のいずれかに生じる場合がある。ＥＳＤ事象は、高電位の電圧および電流が、素子または回路内に急激に放電されたときに生じ、一般的に、ＥＳＤ事象から保護されていない素子および回路の破壊をもたらす。
【０００３】
図１は、従来技術によるＥＳＤ保護回路の回路図である。ＥＳＤ保護回路１００は、入出力パッド１１０と、内部回路１２０と、接地して直列に連結された多数のダイオード１３０および１４０とを含む。従来のＥＳＤ保護回路では、ＥＳＤ事象は、一般的に、一連のダイオード要素を通って放散させられる。ＥＳＤ保護回路１００内において、ダイオード１３０および１４０を使用してＥＳＤ事象を放散させ、それによって、内部回路１２０をＥＳＤ事象から保護することが、見られることができる。
【０００４】
ＥＳＤ事象を放散させるために放電経路内にあるダイオードを使用することは、各ダイオードの直列抵抗により不利である。ＥＳＤ保護素子は、理想的には、迅速にＥＳＤ事象を放散させるために、可能な最も低い抵抗を有するべきである。放電経路内のダイオードの数が増加するにつれて、放電経路内の抵抗が大きくなる。ＥＳＤ事象をできるだけ迅速に放散させることが、ＥＳＤ保護素子の能力に影響を及ぼす。
【０００５】
ＥＳＤ保護回路１００の別の不利な点は、該回路が、効率的にＥＳＤ事象を放散させるために、大型ダイオード（すなわち、大きな幅を有するダイオード）を使用することである。これは、特に化合物半導体の電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）技術におけるダイオードにも当てはまる。とりわけ、大型ダイオードは、ＥＳＤ保護回路を収容する構成要素内の比較的大きな領域を消費する。結果的に、構成要素をより大きくしなければならならず、とりわけ、構成要素のコストを増加させる。
【０００６】
図２は、従来技術によるＥＳＤ保護回路の、電流対電圧の伝送線路パルス特性２１０の線図２００である。伝送線路パルス特性２１０は、ＥＳＤ保護回路の放電経路内のダイオードの存在を反映する。放電経路内の大きな直列抵抗を、伝送線路パルス特性２１０内に見出すことができ、電流の放散が電圧における増加効果を有する。
【０００７】
特許文献１は、上述した不利な点のうちのいくつかに対処しようとした、従来技術のＥＳＤ保護回路を例示している。特許文献１のＥＳＤ保護回路は、放電経路内に、多数のダイオードではなく、トランジスタおよびレジスタを使用している。しかしながら、レジスタは、放電経路の抵抗を増加させる。結果的に、多数のダイオードではなく、トランジスタおよびレジスタを使用してもなお、上述した理由によって不利である。加えて、特許文献１のＥＳＤ保護回路は、低レベルの電圧源および高レベルの電圧源を含む、２つの電源を必要とする。とりわけ、電源をＥＳＤ保護回路に接続するために追加的な端子が必要であるので、電源の必要性がＥＳＤ保護回路の複雑さを増加させ、したがって、コストを増加させる。
【０００８】
特許文献２は、別の従来技術のＥＳＤ保護回路を例示している。特許文献２のＥＳＤ保護回路は、ヘテロ接合双極トランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）技術を使用して実装される。このようなＥＳＤ保護回路の１つの不利な点は、１つが正のＥＳＤ事象を放散させ、もう１つが負のＥＳＤ事象を放散させる、２つの別個の放電経路を必要とすることである。とりわけ、２つの放電経路が存在することで、ＥＳＤ保護回路の複雑さを増加させ、領域を消費して、ＥＳＤ保護回路のコストを増加させる。さらに、特許文献２のＥＳＤ保護回路は、放電経路内のトランジスタと直列の、少なくとも１つのダイオードを使用している。これは、放電経路内の直列抵抗を増加させ、上述のように、ＥＳＤ保護回路の不利な点である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許第４，９３０，０３６号明細書
【特許文献２】米国特許出願公開第２００４／００５７１７２号明細書
【発明の概要】
【課題を解決するための手段】
例えば、本発明は以下の項目を提供する。
（項目１）
静電放電（ＥＳＤ）保護回路であって、
第１の端子および第２の端子と、
該第１の端子と該第２の端子との間に動作可能に連結されたトランジスタ分路要素であって、該第１の端子と該第２の端子との間に双方向性の放電経路を提供することができる、トランジスタ分路要素と、
該第２の端子に動作可能に連結された遮断要素であって、該トランジスタ分路要素をターンオフの状態に維持することができる遮断要素と
を備える、静電放電保護回路。
（項目２）
上記トランジスタ分路要素と上記遮断要素との間に動作可能に連結された直列要素であって、該トランジスタ分路要素のゲートへの電流を制限することができる、直列要素をさらに備える、項目１に記載の回路。
（項目３）
上記遮断要素は、上記直列要素と上記第２の端子との間に直列に動作可能に連結されたレジスタを備える、項目２に記載の回路。
（項目４）
上記遮断要素は、上記第２の端子と上記直列要素との間に直列に動作可能に連結された、ゲート−ソース連結トランジスタを備える、項目２に記載の回路。
（項目５）
上記遮断要素は、ゲート−ソース連結トランジスタと上記直列要素との間に直列に動作可能に連結されたレジスタを備え、該ゲート−ソース連結トランジスタは、上記第２の端子と直列に動作可能に連結され、そして、該ゲート−ソース連結トランジスタのゲートは、該ゲート−ソース連結トランジスタのソースに連結される、項目２に記載の回路。
（項目６）
上記遮断要素は、レジスタと上記直列要素との間に直列に動作可能に連結されたソース−レジスタ連結トランジスタを備え、該レジスタ、および該ソース−レジスタ連結トランジスタのゲートは、上記第２の端子と動作可能に連結される、項目２に記載の回路。
（項目７）
上記直列要素は、上記トランジスタ分路要素と上記遮断要素との間に直列に動作可能に連結された直接接続を備える、項目２に記載の回路。
（項目８）
上記直列要素は、上記トランジスタ分路要素と上記遮断要素との間に直列に動作可能に連結されたレジスタを備える、項目２に記載の回路。
（項目９）
上記直列要素は、上記トランジスタ分路要素と上記遮断要素との間に直列に動作可能に連結された複数のダイオードを備える、項目２に記載の回路。
（項目１０）
上記第１の端子と上記遮断要素との間に動作可能に連結されたトリガ要素であって、上記トランジスタ分路要素をターンオンするターンオン電圧を提供することができるトリガ要素をさらに備える、項目２に記載の回路。
（項目１１）
上記トリガ要素は、上記第１の端子と上記遮断要素および上記直列要素との間に直列に動作可能に連結された複数のダイオードを備える、項目１０に記載の回路。
（項目１２）
上記トリガ要素は、上記複数のダイオードと直列に動作可能に連結されたレジスタをさらに備える、項目１１に記載の回路。
（項目１３）
上記トリガ要素は、上記複数のダイオードと直列に連結されたゲート−ソース連結トランジスタをさらに備え、該ゲート−ソース連結トランジスタのゲートは、該ゲート−ソース連結トランジスタのソースと連結される、項目１１に記載の回路。
（項目１４）
上記遮断要素は、上記第２の端子と上記トリガ要素および上記直列要素との間に直列に動作可能に連結されたレジスタを備える、項目１０に記載の回路。
（項目１５）
上記遮断要素は、上記第２の端子と上記トリガ要素および上記直列要素との間に直列に動作可能に連結された、ゲート−ソース連結トランジスタを備える、項目１０に記載の回路。
（項目１６）
上記遮断要素は、ゲート−ソース連結トランジスタと上記トリガ要素および上記直列要素との間に直列に動作可能に連結されたレジスタを備え、該ゲート−ソース連結トランジスタは、上記第２の端子と直列に動作可能に連結され、そして、該ゲート−ソース連結トランジスタのゲートは、該ゲート−ソース連結トランジスタのソースに連結される、項目１０に記載の回路。
（項目１７）
上記遮断要素は、レジスタと上記トリガ要素および上記直列要素との間に直列に動作可能に連結された、ソース−レジスタ連結トランジスタを備え、該レジスタ、および該ソース−レジスタ連結トランジスタのゲートは、上記第２の端子に動作可能に連結される、項目１０に記載の回路。
（項目１８）
上記直列要素は、上記トランジスタ分路要素と上記トリガ要素および上記遮断要素との間に直列に動作可能に連結された直接接続を備える、項目１０に記載の回路。
（項目１９）
上記直列要素は、上記トランジスタ分路要素と上記トリガ要素および上記遮断要素との間に直列に動作可能に連結されたレジスタを備える、項目１０に記載の回路。
（項目２０）
上記直列要素は、上記トランジスタ分路要素と上記トリガ要素および上記遮断要素との間に直列に動作可能に連結された複数のダイオードを備える、項目１０に記載の回路。
（項目２１）
上記第１の端子は、ＥＳＤ事象に対して保護されるように、集積回路に動作可能に連結される、項目１に記載の回路。
（項目２２）
上記第２の端子は、接地して動作可能に連結される、項目２１に記載の回路。
（項目２３）
上記第２の端子は、基準電圧に動作可能に連結される、項目２１に記載の回路。
（項目２４）
上記ＥＳＤ保護回路は、
シュードモルフィック高電子移動度トランジスタと、
金属半導体電界効果トランジスタと、
接合型電界効果トランジスタと、
高電子移動度トランジスタと、
メタモルフィック高電子移動度トランジスタと、
ヘテロ構造電界効果トランジスタと、
変調ドープ電界効果トランジスタと
から成る群から選択される化合物半導体電界効果トランジスタ技術で製造される、項目１に記載の回路。
（項目２５）
上記化合物半導体技術は、
砒化ガリウムと、
リン化インジウムと、
窒化ガリウムと、
砒化アルミニウムガリウムと、
砒化インジウムガリウムと、
リン化インジウムガリウムと、
砒化インジウムアルミニウムと、
窒化アルミニウムガリウムと、
窒化インジウムガリウムと、
アンチモン化砒化ガリウムと、
窒化砒化インジウムガリウムと、
砒化アルミニウムと
から成る群から選択される材料を含む、項目２４に記載の回路。
（項目２６）
上記トランジスタ分路要素は、エンハンスメントモード電界効果トランジスタである、項目２４に記載の回路。
（項目２７）
静電放電保護を集積回路に提供する半導体素子であって、
第１の端子および第２の端子であって、該第１の端子は、上記集積回路と動作可能に連結することができ、該第２の端子は、接地して動作可能に連結することができる、第１の端子および第２の端子と、
該第１の端子と該第２の端子との間に動作可能に連結されたトランジスタ分路要素であって、ＥＳＤ事象を放散させるために、双方向性の放電経路を提供することができるトランジスタ分路要素と、
該第２の端子に動作可能に連結された遮断要素であって、該トランジスタ分路要素をターンオフの状態に維持することができる遮断要素と、
該トランジスタ分路要素と該遮断要素との間に動作可能に連結された直列要素であって、該トランジスタ分路要素のゲートへの電流を制限することができる直列要素と
を備える、半導体素子。
（項目２８）
上記第１の端子と上記遮断要素および直列要素との間に動作可能に連結されたトリガ要素であって、上記トランジスタ分路要素をターンオンするために、ターンオン電圧を制御することができるトリガ要素をさらに備える、項目２７に記載の素子。
（項目２９）
ＥＳＤ保護を集積回路に提供する方法であって、
ＥＳＤ保護回路の第１の端子において電圧を検出することと、
該電圧の該検出に応答して、該ＥＳＤ保護回路のトリガ要素をターンオンすることと、
該トリガ要素のターンオンに応答して、該ＥＳＤ保護回路のトランジスタ分路要素をターンオンすることと、
ＥＳＤ事象を放散させるために、該トランジスタ分路要素を経由して該第１の端子から第２の端子へ放電経路を提供することと
を含む、方法。
（項目３０）
上記電圧が検出されるまで、上記トランジスタ分路要素をターンオフの状態に維持することと、
該トランジスタ分路要素のゲートへの電流を制限することと
をさらに含む、項目２９に記載の方法。
【図面の簡単な説明】
【００１０】
【図１】図１は、従来技術による静電放電（ＥＳＤ）保護回路の概略図である。
【図２】図２は、従来技術によるＥＳＤ保護回路の電流対電圧の伝送線路パルス特性の線図である。
【図３】図３は、本発明の一実施形態によるＥＳＤ保護回路のブロック図である。
【図４】図４は、本発明の実施形態による、電流対電圧の伝送線路パルス特性の線図である。
【図５Ａ】図５Ａ〜５Ｉは、本発明の実施形態による図３のＥＳＤ保護回路を例示した図である。
【図５Ｂ】図５Ａ〜５Ｉは、本発明の実施形態による図３のＥＳＤ保護回路を例示した図である。
【図５Ｃ】図５Ａ〜５Ｉは、本発明の実施形態による図３のＥＳＤ保護回路を例示した図である。
【図５Ｄ】図５Ａ〜５Ｉは、本発明の実施形態による図３のＥＳＤ保護回路を例示した図である。
【図５Ｅ】図５Ａ〜５Ｉは、本発明の実施形態による図３のＥＳＤ保護回路を例示した図である。
【図５Ｆ】図５Ａ〜５Ｉは、本発明の実施形態による図３のＥＳＤ保護回路を例示した図である。
【図５Ｇ】図５Ａ〜５Ｉは、本発明の実施形態による図３のＥＳＤ保護回路を例示した図である。
【図５Ｈ】図５Ａ〜５Ｉは、本発明の実施形態による図３のＥＳＤ保護回路を例示した図である。
【図５Ｉ】図５Ａ〜５Ｉは、本発明の実施形態による図３のＥＳＤ保護回路を例示した図である。
【図６】図６は、本発明の別の実施形態によるＥＳＤ保護回路を例示した図である。
【図７】図７は、本発明の実施形態による、化合物半導体素子および回路のＥＳＤ保護のためのプロセスのフローチャートである。
【発明を実施するための形態】
【００１１】
本発明の実施形態の特性であると考えられる斬新な特徴を、添付の特許請求の範囲に記載する。しかしながら、本発明の実施形態は、添付の図面を参照しながら以下の詳細な説明を参照することで最良に理解され、本発明の実施形態は、添付図面の図に一実施例として示されたものであり、限定することを目的としたものではなく、図中、同じ参照番号は同じ要素を示す。
【００１２】
次の本発明の実施形態の詳細な説明への参照がなされる。当業者は、本発明の実施形態は、多くの発明的概念および斬新な特徴を提供するが、これらは例示的なものに過ぎず、また、限定するものとして解釈すべきではないと認識されよう。したがって、本願明細書において説明される具体的な実施形態は、一実施例として与えられたものであり、本発明の実施形態の範囲を限定するものではない。さらに、当業者は、説明のために多数の具体的な詳細が記載されるが、本発明の実施形態は、これらの具体的な詳細を用いずに実行することができ、また、特定の特徴は、本発明の実施形態をより明確に例示するために省略されているものと理解されよう。
【００１３】
図３は、本発明の一実施形態による静電放電（ＥＳＤ）保護回路３００のブロック図である。ＥＳＤ保護回路３００は、端子３１０および３２０と、トリガ要素３３０と、遮断要素３４０と、直列要素３５０と、トランジスタ分路要素３６０とを備える。トリガ要素３３０、遮断要素３４０、直列要素３５０、およびトランジスタ分路要素３６０は、ＥＳＤ事象が、端子３１０および３２０と連結されることができる素子または集積回路に損害を与えないように、最小抵抗の放電経路を提供する。以下に詳述するように、端子３１０と３２０とにわたってＥＳＤ事象が生じたときに、トリガ要素３３０は、トランジスタ分路要素３６０を作動させて、ＥＳＤ事象を放散させる。
【００１４】
トリガ要素３３０は、トランジスタ分路要素３６０のターンオン電圧、すなわちＥＳＤ事象を放散させるように、トランジスタ分路要素３６０がターンオンして作動させられる電圧の値を設定する能力を提供する。トリガ要素３３０内の複数のダイオードを使用して、ターンオン電圧レベルを設定することができる。遮断要素３４０は、トランジスタ分路要素３６０のターンオン電圧が到達する時間まで、ＥＳＤ放電経路が使用されないように、通常動作中に、ＥＳＤ放電経路をターンオフの状態に維持にする。直列要素３５０は、トランジスタ分路要素３６０へのゲート電流を制限する能力を提供する。トランジスタ分路要素３６０は、ＥＳＤ事象を放散させるように、例えばトランジスタ分路要素３６０のドレインおよびソースを介して、双方向性の放電経路を提供する。
【００１５】
本発明の実施形態は、端子３１０の電位が端子３２０の電位よりも高い正のＥＳＤ事象か、または端子３２０の電位が端子３１０の電位よりも高い負のＥＳＤ事象のいずれかに関連して動作する。ＥＳＤ事象の極性は、端子３１０と端子３２０との間の放電方向を決定する。例えば、正のＥＳＤ事象が生じた場合、トリガ要素３３０が、トランジスタ分路要素３６０をターンオンする要素になるが、負のＥＳＤ事象が生じた場合は、遮断要素３４０が、トランジスタ分路要素３６０をターンオンする要素になる。したがって、本発明の実施形態の原理によれば、ＥＳＤ保護回路３００は、端子３１０と３２０とにわたるＥＳＤ事象に対して双方向性の放電経路を提供する。正のＥＳＤ事象の場合のように、直列要素３５０は、負のＥＳＤ事象において、トランジスタ分路要素３６０へのゲート電流を制限する能力を提供する。
【００１６】
本発明の一実施形態では、ＥＳＤ保護回路３００は、化合物半導体の電界効果トランジスタ（ＦＥＴ）技術である、シュードモルフィック高電子移動度トランジスタ（ｐｓｅｕｄｏｍｏｒｐｈｉｃ  Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：ｐＨＥＭＴ）技術を使用して製造される。しかしながら、ＥＳＤ保護回路３００は、例えば、これに限定されないが、金属半導体電界効果トランジスタ（Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＦＥＴ：ＭＥＳＦＥＴ）、接合型電界効果トランジスタ（ｊｕｎｃｔｉｏｎ  ＦＥＴ：ｊＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、メタモルフィック高電子移動度トランジスタ（ｍｅｔａｍｏｒｐｈｉｃ  ＨＥＭＴ：ｍＨＥＭＴ）、ヘテロ構造電界効果トランジスタ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ  ＦＥＴ：ＨＦＥＴ）、変調ドープ形電界効果トランジスタ（Ｍｏｄｕｌａｔｉｏｎ−Ｄｏｐｅｄ  ＦＥＴ：ＭＯＤＦＥＴ）、または他の任意の好適な化合物半導体ＦＥＴ技術を含む、他の化合物半導体ＦＥＴ技術を使用して製造することができる。ＥＳＤ保護回路３００の製造に使用される化合物半導体材料には、例えば、砒化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、窒化ガリウム（ＧａＮ）、および、例えば、砒化アルミニウムガリウム（ＡｌＧａＡｓ）、砒化インジウムガリウム（ＩｎＧａＡｓ）、リン化インジウムガリウム（ＩｎＧａＰ）、砒化インジウムアルミニウム（ＩｎＡｌＡｓ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、アンチモン化砒化ガリウム（ＧａＡｓＳｂ）、窒化砒化インジウムガリウム（ＩｎＧａＡｓＮ）、および砒化アルミニウム（ＡｌＡ）のような上述の誘導体等の材料が挙げられる。本発明の一実施形態では、ＥＳＤ保護回路３００は、砒化ガリウム（ＧａＡｓ）の基板上に形成される。しかしながら、ＥＳＤ保護回路３００は、例えば、リン化インジウム（ＩｎＰ）および窒化ガリウム（ＧａＮ）のような、他のタイプの基板上に形成することができる。
【００１７】
本発明の一実施形態では、端子３１０は、ＥＳＤ事象から保護されるために、素子または集積回路に連結されることができ、端子３２０は、接地して連結されることができる。本発明の別の実施形態では、端子３２０は、接地以外の基準電位に連結されることができる。例えば、基準電位は、以下により詳細に説明するように、追加的な電圧電位を提供して、ターンオン電圧のレベルを増減させることができる。加えて、または代替案として、端子３１０は、ボンディングパッド、入出力ピン、またはＥＳＤ保護回路３００に関連する他の任意の接続部に連結することができ、端子３２０は、別のボンディングパッド、入出力ピン、またはＥＳＤ保護回路３００内の他の任意の接続部に連結されることができる。
【００１８】
本発明の一実施形態では、トランジスタ分路要素３６０は、エンハンスメントモードｐＨＥＭＴである。トランジスタ分路要素３６０は、エンハンスメントモードｐＨＥＭＴとして説明されているが、本発明の実施形態は、例えば、ＭＥＳＦＥＴ、ｊＦＥＴ、ＨＥＭＴ、ｍＨＥＭＴ、ＨＦＥＴ、ＭＯＤＦＥＴ、または他の任意の好適な化合物半導体ＦＥＴのような、任意の好適なエンハンスメントモードＦＥＴも考慮する。
【００１９】
本発明の実施形態は、ゲート−ソース間の電圧に関連して、電圧制御ベースでトランジスタ分路要素３６０を作動させる。すなわち、電圧がトランジスタ分路要素３６０のゲートに印加され、ゲート−ソース間の電圧の大きさがトランジスタ分路要素３６０の閾値電圧よりも小さい場合は、トランジスタ分路要素３６０はターンオフされている。遮断要素３４０は、トリガ要素３３０に基づいて設定されたターンオン電圧が達成されるまで、トランジスタ分路要素３６０のゲート−ソース間の電圧を、トランジスタ分路要素３６０の閾値電圧よりも低く保持する。
【００２０】
上述のように、ＥＳＤ保護回路３００のターンオン電圧は、トリガ要素３３０内のダイオードを使用して設定することができる。しかしながら、従来技術とは異なり、放電経路内には、いかなるダイオードまたはレジスタも使用されない。本発明の実施形態は、トランジスタ分路要素３６０を使用してＥＳＤ事象を放電する。とりわけ、これは本発明の実施形態の放電経路内の直列抵抗を減じて、本発明の実施形態が、できるだけ迅速にＥＳＤ事象を放散できるようにする。加えて、ダイオードは、ＥＳＤ事象を放散させないため、それらを放電経路内では使用していないので、放電経路内にダイオードを使用した従来技術のＥＳＤ保護回路内で使用されるものと比較して、より小さいダイオードを使用することができる。とりわけ、このことは、このような従来技術のＥＳＤ保護回路と比較してＥＳＤ保護回路３００のサイズを減少させる。
【００２１】
加えて、本発明の実施形態は、いくつかの従来技術のＥＳＤ保護回路のように２つの放電経路を有するのではなく、正および負のＥＳＤ事象の両方に対して１つの放電経路を有する。とりわけ、これは、本発明の実施形態の複雑さを減少させ、消費される領域の量を減少させ、また、本発明の実施形態のＥＳＤ保護回路を含む構成要素のコストを減じる。さらに、いくつかの従来技術のＥＳＤ保護回路とは異なり、本発明の実施形態には電源の使用を必要としない。とりわけ、これは、本発明の実施形態によるＥＳＤ保護回路の複雑さ、したがって、コストを減じる。
【００２２】
図４は、本発明の実施形態による、電流対電圧の伝送線路パルス特性４１０の線図４００である。上述のように、ＥＳＤ事象中に、ＥＳＤ保護回路３００は、ＥＳＤ事象が素子および／または集積回路に損害を与えないように、放電経路を提供する。ＥＳＤ保護回路内の放電経路は、トランジスタ分路要素３６０を通ってＥＳＤ事象の迅速な放散を可能とする接地への低抵抗経路である。したがって、図４から、ＥＳＤ保護回路３００が、電圧への影響を最小限に抑えて、増加する電流を放散させることが分かる。
【００２３】
図４の伝送線路パルス特性４１０の場合、トリガ要素３３０は、およそ１０ボルトのターンオン電圧を提供する。この場合において１０ボルトであるターンオン電圧を超えると、伝送線路パルス特性４１０は、「スナップバック」を示す。「スナップバック」電圧は、トランジスタ分路要素３６０の構造によって決定される。
【００２４】
図５Ａ〜５Ｉは、本発明の実施形態による図３のＥＳＤ保護回路３００を例示した図である。上述のように、ＥＳＤ保護回路３００は、端子３１０および３２０と、トリガ要素３３０と、遮断要素３４０と、直列要素３５０と、トランジスタ分路要素３６０とを備える。加えて、トランジスタ分路要素３６０のドレインは端子３１０に連結され、トランジスタ分路要素３６０のソースは端子３２０に連結され、トランジスタ分路要素３６０のゲートは直列要素３５０に連結される。
【００２５】
図５Ａでは、トリガ要素３３０は、端子３１０から遮断要素３４０および直列要素３５０へ直列に連結された、複数のダイオードＤ１、Ｄ２、・・・、ＤＮを備える。図５Ａ〜５Ｉでは、ダイオードＤ１、Ｄ２、・・・、ＤＮは、例えば、これに限定されないが、ショットキーダイオードのような任意のダイオードとすることができる。加えて、または代替案として、図５Ａ〜５ＩのダイオードＤ１、Ｄ２、・・・、ＤＮは、ダイオード構成内に接続されたトランジスタを使用して、すなわち、トランジスタのドレインに接続されたトランジスタのゲートを使用して実装することができる。加えて、または代替案として、図５Ａ〜５Ｈでは、例えば、これに限定されないが、図５Ｉに示されるレジスタのような構成要素を、ダイオードＤ１、Ｄ２、・・・、ＤＮに直列に連結することができる。
【００２６】
図５Ａでは、遮断要素３４０は、トリガ要素３３０および直列要素３５０と端子３２０との間に直列に連結されたゲート−ソース連結トランジスタ３７０（ゲート−ソース連結トランジスタ３７０は、そのソースに連結されたゲートを有する）に連結された、レジスタＲ１を備える。一実施形態では、ゲート−ソース連結トランジスタ３７０は、空乏モードＦＥＴである。しかしながら、本発明の実施形態は、空乏モードＦＥＴであるゲート−ソース連結トランジスタ３７０に限定されない。直列要素３５０は、トランジスタ分路要素３６０のゲート、トリガ要素３３０、および遮断要素３４０に連結された直列レジスタＲ２を備える。
【００２７】
図５Ｂでは、トリガ要素３３０は、端子３１０から遮断要素３４０および直列要素３５０へ直列に連結された、複数のダイオードＤ１、Ｄ２、・・・、ＤＮを備える。遮断要素３４０は、トリガ要素３３０および直列要素３５０と端子３２０との間に直列に連結されたゲート−ソース連結トランジスタ３７０に連結された、レジスタＲ１を備える。直列要素３５０は、トランジスタ分路要素３６０のゲートとトリガ要素３３０および遮断要素３４０との間に直接接続を提供する、直接接続を備える。
【００２８】
図５Ｃでは、トリガ要素３３０は、端子３１０から遮断要素３４０および直列要素３５０へ直列に連結された、複数のダイオードＤ１、Ｄ２、・・・、ＤＮを備える。遮断要素３４０は、トリガ要素３３０および直列要素３５０と端子３２０との間に直列に連結された、レジスタＲ１を備える。遮断要素３４０はまた、図５Ｈに示されるように、トリガ要素３３０および直列要素３５０と端子３２０との間に直列に連結された、ゲート−ソース連結トランジスタ３７０も備えることができる。直列要素３５０は、トランジスタ分路要素３６０のゲート、トリガ要素３３０、および遮断要素３４０に連結された直列レジスタＲ２を備える。
【００２９】
図５Ｄでは、トリガ要素３３０は、端子３１０から遮断要素３４０および直列要素３５０へ直列に連結された、複数のダイオードＤ１、Ｄ２、・・・、ＤＮを備える。遮断要素３４０は、トリガ要素３３０および直列要素３５０と端子３２０との間に直列に連結された、レジスタＲ１を備える。直列要素３５０は、トランジスタ分路要素３６０のゲートとトリガ要素３３０および遮断要素３４０との間に直接接続を提供する、直接接続を備える。
【００３０】
図５Ｅでは、トリガ要素３３０は、端子３１０から遮断要素３４０および直列要素３５０へ直列に連結された、複数のダイオードＤ１、Ｄ２、・・・、ＤＮを備える。遮断要素３４０は、ソース−レジスタ連結トランジスタ３８０を備え、ソース−レジスタ連結トランジスタ３８０のソースは、トリガ要素３３０および直列要素３５０と端子３２０との間に直列にレジスタＲ１に連結され、ソース−レジスタ連結トランジスタ３８０のゲートは、端子３２０に連結される。一実施形態では、ソース−レジスタ連結トランジスタ３８０は、空乏モードＦＥＴである。しかしながら、本発明の実施形態は、空乏モードＦＥＴであるソース−レジスタ連結トランジスタ３８０に限定されない。直列要素３５０は、トランジスタ分路要素３６０のゲートとトリガ要素３３０および遮断要素３４０との間に直接接続を提供する、直接接続を備える。
【００３１】
図５Ｆでは、トリガ要素３３０は、端子３１０から遮断要素３４０および直列要素３５０へ直列に連結された、複数のダイオードＤ１、Ｄ２、・・・、ＤＮを備える。遮断要素３４０は、トリガ要素３３０および直列要素３５０と端子３２０との間に直列に連結されたゲート−ソース連結トランジスタ３７０に連結された、レジスタＲ１を備える。直列要素３５０は、トランジスタ分路要素３６０のゲートからトリガ要素３３０および遮断要素３４０へ直列に連結された、複数のダイオードＥ１・・・ＥＮを備える。
【００３２】
図５Ｇでは、トリガ要素３３０は、端子３１０から遮断要素３４０および直列要素３５０へ直列に連結された複数のダイオードＤ１、Ｄ２、・・・、ＤＮに連結された、ゲート−ソース連結トランジスタ３７０を備える。遮断要素３４０は、トリガ要素３３０および直列要素３５０と端子３２０との間に直列に連結されたゲート−ソース連結トランジスタ３７０に連結された、レジスタＲ１を備える。直列要素３５０は、トランジスタ分路要素３６０のゲート、トリガ要素３３０、および遮断要素３４０に連結された直列レジスタＲ２を備える。
【００３３】
本発明の一実施形態では、トリガ要素３３０の複数のダイオードＤ１、Ｄ２、・・・、ＤＮは、トランジスタ分路要素３６０のターンオン電圧の制御または設定を提供する。例えば、トリガ要素３３０のダイオード（例えば、Ｄ１、Ｄ２、・・・、ＤＮ）の数を増減させることによって、ターンオン電圧を調整および制御することができる。一実施例として、また、限定するためではなく、ターンオン電圧は、直列に接続されたダイオードの数を増やすことによって増加させることができ、代替例では、ターンオン電圧は、直列に接続されたダイオードの数を減らすことによって減少させることができる。本発明の実施形態は、例えば、これに限定されないが、ショットキーダイオードを含む任意のタイプのダイオードの使用を考慮する。
【００３４】
上述のように、遮断要素３４０は、通常動作中（すなわち、動作電圧がターンオン電圧よりも小さいとき）に、ＥＳＤ放電経路、より具体的にはトランジスタ分路要素３６０をターンオフの状態に維持する。しかしながら、負のＥＳＤ事象中に、遮断要素３４０は、トランジスタ分路要素３６０をターンオンし、それによって、双方向性のＥＳＤ放電保護を提供する要素になる。加えて、上述のように、直列要素３５０を使用して、トランジスタ分路要素３６０へのゲート電流を制限することができる。
【００３５】
ＥＳＤ保護回路３００を、特定の構成要素の配列を有するように示して説明しているが、本発明の実施形態は、ＥＳＤ保護を実行する、本願明細書の構成要素の任意の配列、および／または本願明細書の構成要素の任意の組み合わせを考慮する。
【００３６】
図６は、本発明の一実施形態によるＥＳＤ保護回路６００を例示した図である。一実施形態では、ＥＳＤ保護回路６００は、端子３１０および３２０と、遮断要素３４０と、直列要素３５０と、トランジスタ分路要素３６０とを備える。遮断要素３４０は、直列要素３５０および端子３２０との間に直列にレジスタＲ１を備える。直列要素３５０は、トランジスタ分路要素３６０のゲートと遮断要素３４０との間に直接接続を提供する、直接接続を備える。
【００３７】
ＥＳＤ保護回路６００では、トランジスタ分路要素３６０がＥＳＤ事象を放散させる電圧は、トランジスタ分路要素３６０、および遮断要素３４０のレジスタＲ１の特性によって決定される。遮断要素３４０および直列要素３５０を、特定の構成要素を備えたように示して説明しているが、本発明の実施形態は、ＥＳＤ保護を実行する、本願明細書の構成要素の任意の配列、および／または本願明細書の構成要素の任意の組み合わせを考慮する。例えば、図５Ａ〜５Ｉに関連して上述した任意の遮断要素３４０および／または直列要素３５０を、ＥＳＤ保護回路６００で使用することができる。
【００３８】
図７は、本発明の実施形態による、化合物半導体素子および回路のＥＳＤ保護のためのプロセスのフローチャート７００である。上述のように、端子３１０は、ＥＳＤ事象から保護されるように、素子または集積回路に連結することができ、端子３２０は、接地または接地以外の他の基準電位に連結することができる。したがって、ＥＳＤ保護回路３００が、保護すべき素子または集積回路に動作可能に連結された後に、フローチャート７００は、７０２で始まり、ＥＳＤ保護回路は、通常動作で（すなわち、動作電圧がターンオン電圧より小さいときに）動作する。
【００３９】
７０４において、ＥＳＤ保護回路３００は、ＥＳＤ事象を受けて、例えば端子３１０においてターンオン電圧を超える電圧を検出する。上述のように、トリガ要素３３０のダイオード（例えば、Ｄ１、Ｄ２、・・・、ＤＮ）の数を増減させることによって、ターンオン電圧を調整および制御することができる。７０６で、トリガ要素３３０をターンオンして、７０８で、トランジスタ分路要素３６０をターンオンする。プロセスは７１０へ続き、ここで、トランジスタ分路要素３６０は、ＥＳＤ事象が、端子３１０および３２０に連結された素子または集積回路に損害を与えないように、最小抵抗の放電経路を提供して、ＥＳＤ事象を放散させる。
【００４０】
端子３１０の電圧が再びターンオン電圧を下回ると、プロセスは、７１２で終了する。上述のように、本発明の実施形態は、正または負のＥＳＤ事象に関連して動作する。したがって、ＥＳＤ事象が端子３１０に関して生じるように説明したが、ＥＳＤ保護回路３００は、端子３１０または端子３２０のいずれかで生じる、正または負のいずれかのＥＳＤ事象に対して双方向性の放電経路を提供する。
【００４１】
上述の明細書内の「一実施形態」または「ある実施形態」という記述は、実施形態に関連して説明される特定の機能、構造、または特徴が、本発明の少なくとも１つの実施形態に含まれることを意味する。明細書内の様々な箇所に現れる「一実施形態では」という語句は、必ずしも全てが同じ実施形態を参照しているとは限らない。
本発明の例示的な実施形態を示して説明したが、当業者には、本発明の実施形態の精神および範囲から逸脱することなく、上述の実施形態に対して種々の変更および修正が行えることは明らかであると理解されよう。したがって、本発明は、開示された実施形態に限定されるのではなく、むしろ添付の特許請求の範囲およびそれらの同等物によって限定される。
【図２】
0005497437.tif 000002
【図３】
0005497437.tif 000003
【図５Ａ】
0005497437.tif 000004
【図５Ｂ】
0005497437.tif 000005
【図５Ｃ】
0005497437.tif 000006
【図５Ｄ】
0005497437.tif 000007
【図５Ｅ】
0005497437.tif 000008
【図５Ｆ】
0005497437.tif 000009
【図５Ｇ】
0005497437.tif 000010
【図５Ｈ】
0005497437.tif 000011
【図５Ｉ】
0005497437.tif 000012
【図６】
0005497437.tif 000013
【図１】
0005497437.tif 000014
【図４】
0005497437.tif 000015
【図７】
0005497437.tif 000016