(57)【特許請求の範囲】
【請求項１】
サファイア基板と該サファイア基板上に成長されたIII族窒化物半導体からなるIII族窒化物半導体素子と、
前記III族窒化物半導体素子を搭載するＡｌＮ基板からなるヒートシンクと、
前記ヒートシンクと前記III族窒化物半導体素子の前記サファイア基板とを接合する融点３００℃以上のハンダとを有する半導体パワーモジュールにおいて、
前記サファイア基板の厚さが３００μｍ以上４５０μｍ以下であることを特徴とする半導体パワーモジュール。
【請求項２】
前記ハンダは鉛フリーハンダであって、金シリコン、金ゲルマニウム又はその合金のいずれかであることを特徴とする請求項１に記載の半導体パワーモジュール。
【請求項３】
前記ヒートシンクは、前記III族窒化物半導体素子を収納するパッケージの内部底面にハンダ、ロウのいずれかにより接合されることを特徴とする請求項１又は請求項２に記載の半導体パワーモジュール。
【請求項４】
前記III族窒化物半導体素子は、ＡｌＧａＮ／ＧａＮのヘテロ接合を有するトランジスタであることを特徴とする請求項１乃至請求項３のいずれか１つに記載の半導体パワーモジュール。
【請求項５】
前記III族窒化物半導体素子は、絶縁膜を介して電極がIII族窒化物半導体層上に形成されている構造を有するトランジスタであることを特徴とする請求項１乃至請求項３のいずれか１つに記載の半導体パワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パワーモジュールに関し、より詳しくは、III族窒化物半導体パワートランジスタをパッケージに収納する構造を有する半導体パワーモジュールに関する。
【背景技術】
【０００２】
シリコンパワートランジスタをパッケージに実装した半導体モジュールとして例えば図６に示すような構造が採用される。
図６において、ベース１０１、中枠１０２及びカバー１０３からなるパッケージ１０４内には、シリコンパワートランジスタ１０５、ダイオード１０６が収納されている。
【０００３】
シリコンパワートランジスタ１０５は放熱性の高いＡｌＮ基板１０７を介してベース１０１上に取り付けられ、また、ダイオード１０６は薄膜基板１０８を介してベース１０１上に取り付けられる。また、シリコンパワートランジスタ１０５とＡｌＮ基板１０７、およびＡｌＮ基板１０７とベース１０１はそれぞれハンダ１０９、１１０により固定され、ダイオード１０６と薄膜基板１０８はハンダ１１１により固定されている。さらに、薄膜基板１０８とベース１０１は、非導電性接着剤１１２により固定されている。
【０００４】
シリコンパワートランジスタ１０５とベース１０１とＡｌＮ基板１０７はそれぞれの熱膨張係数の差が大きいために、それらを固定するハンダ１０９、１１０の材料として応力を吸収するやわらかい鉛（Ｐｂ）系ハンダが使用されていて、その融点は３００℃以下となっている。
なお、図６において符号１１３は金ワイヤ、１１４は枠１０２を貫通するリードピンを示している。
【０００５】
その他の半導体パワーモジュールとしては、下記の特許文献１に記載されているように、シリコンパワートランジスタをハンダによってＡｌＮ基板上に固定した構造があり、そのハンダの材料として鉛フリーであるＳｎＡｇＣｕ、ＳｎＳｂが使用されている。ＳｎＳｂの融点は２３２〜２４０℃であり、また、ＳｎＡｇＣｕの融点は一般に２１５〜２２０℃である。
【０００６】
以上のような半導体モジュールに用いられるシリコンパワートランジスタの特性が１５０℃以上の温度で劣化するために、２００℃を超える環境は好ましくない。このため、シリコンパワートランジスタは、ＡｌＮ基板に固定するための上記のハンダが溶けない環境下で使用されることを前提としている。
【特許文献１】特開２００６−１７９５３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、シリコンに比べて高耐圧のIII族窒化物、例えばＧａＮ系材料を使用したパワートランジスタが開発され、このパワートランジスタは４００℃以上の環境下での動作が可能なことが確認されている。
【０００８】
従って、図６に示すようなパッケージにＧａＮ系のパワートランジスタを収納すれば、３００℃以上の環境下ではパワートランジスタの特性は劣化しないが、ＡｌＮ基板への固定に使用されるＰｂ系ハンダが溶けて、その内部にボイドが発生する等、ＡｌＮ基板への放熱効果が劣化するといった不都合がある。
【０００９】
これに対して、融点が３００℃以上のハンダを使用することも可能であるが、ハンダ付け時とその後の冷却時との温度差が大きいので、パワートランジスタとＡｌＮ基板との熱膨張係数の差によってパワートランジスタにクラックが発生するおそれがある。
【００１０】
本発明の目的は、ハンダにより基板上に固定されるIII族窒化物半導体パワートランジスタのクラック発生を抑制する構造を有する半導体パワーモジュールを提供することにある。
【課題を解決するための手段】
【００１１】
上記の課題を解決するための本発明の第１の態様は、厚さ３００μｍ以上のサファイア基板上に成長されたIII族窒化物半導体からなるIII族窒化物半導体素子と、前記III族窒化物半導体素子が搭載されるヒートシンクと、前記ヒートシンクと前記III族窒化物半導体素子とを接合する融点３００℃以上のハンダとを有することを特徴とする半導体パワーモジュールである。
【００１２】
本発明の第２の態様は、前記第１の態様に係る半導体パワーモジュールにおいて、前記サファイア基板は４５０μｍ以下であることを特徴とする。
【００１３】
本発明の第３の態様は、前記第１又は第２の態様に係る半導体パワーモジュールにおいて、前記ハンダは鉛フリーハンダであって、金シリコン、金ゲルマニウムまたはその合金のいずれかであることを特徴とする。
【００１４】
本発明の第４の態様は、前記第１乃至第３の態様のいずれかに係る半導体パワーモジュールにおいて、前記ヒートシンクは、前記III族窒化物半導体素子を収納するパッケージの内部底面にハンダ、ロウのいずれかにより接合されることを特徴とする。
【００１５】
本発明の第５の態様は、前記第１乃至第４の態様のいずれかに係る半導体パワーモジュールにおいて、前記III族窒化物半導体素子は、ＡｌＧａＮ／ＧａＮのヘテロ接合を有するトランジスタであることを特徴とする。
【００１６】
本発明の第６の態様は、前記第１乃至第４の態様のいずれかに係る半導体パワーモジュールにおいて、前記III族窒化物半導体素子は、絶縁膜を介して電極がIII族窒化物半導体層上に形成されている構造を有するトランジスタであることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、III族窒化物半導体素子を構成するサファイア基板の厚さを３００μｍ以上となし、融点が３００℃以上のハンダによりそのIII族窒化物半導体素子をヒートシンクに接合している。
そのような厚さのサファイア基板によれば、融点が３００℃以上のハンダを溶融してIII族窒化物半導体素子とヒートシンクを接合した後にそれらを冷却した後に、III族窒化物半導体素子のクラックの発生が抑制された。
【発明を実施するための最良の形態】
【００１８】
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
（第１の実施の形態）
図１（ａ）は、本発明の第１実施形態に係る半導体パワーモジュールのパッケージを示す側断面図、図１（ｂ）は、そのパッケージの中に部品を実装した状態を示す側断面図、図２は、図１（ｂ）に示す半導体パワーモジュール内に搭載されるパワートランジスタを示す断面図である。
【００１９】
図１（ａ）に示すハーフブリッジパッケージ１は、銅タングステン（ＣｕＷ）基板から構成されたベース２と、ベース２上にＡｇ／Ｃｕロウ７により固定されるコバール（kovar）製の中枠３と、コバールよりなるカバー４とを有している。また、枠３の一端面には、セラミック製の絶縁筒５が貫通して取り付けられ、絶縁筒５内には、枠３の内側から外側に突出する導電性のリードピン６が取り付けられ、さらに、枠３の外側にあるベース２の両端にはビス孔８が設けられている。
【００２０】
また、ハーフブリッジパッケージ１内には、図１（ｂ）に示すように、ダイオード１０とIII族窒化物半導体素子であるパワートランジスタ２０とが収納される。
【００２１】
パワートランジスタ２０は、厚さ１ｍｍ程度のＡｌＮ基板からなるヒートシンク１１を介してベース２上に取り付けられ、また、ダイオード１０はサファイア（Ａｌ2Ｏ3）製の薄膜基板１２を介してベース２上に取り付けられる。
【００２２】
また、パワートランジスタ２０、ヒートシンク１１、ベース２は第１、第２のハンダ１３、１４により順に接合され、さらに、ダイオード１０と薄膜基板１２は第３のハンダ１５により接合されている。パワートランジスタ２０とベース２の間にヒートシンク１１を介在させるのは、パワートランジスタ２０のオン時に大電流が流れることにより生じる自己発熱によって環境温度よりも高温になるので、熱放散を行う必要があるからである。
【００２３】
薄膜基板１２とベース２は、例えばポリイミド系非導電材料からなる接着剤１６により固定される。
パワートランジスタ２０とヒートシンク１１を固定する第１のハンダ１３は、パワートランジスタ５の発熱を考慮して融点が３００℃以上の鉛フリー材料、例えば約３６３℃の金シリコン（ＡｕＳｉ）から構成され、また、ヒートシンク１１とベース２を固定する第２のハンダ１４の材料は融点が約２８０℃の金錫（ＡｕＳｎ）から構成されている。
【００２４】
ヒートシンク１１の上下に付けられる第１、第２のハンダ１３、１４のそれぞれの材料の融点は異なるが、第１のハンダ１３によりパワートランジスタ２０をヒートシンク１１上に接合した後に第２のハンダ１３によってヒートシンク１１をベース２上に接合するようにすれば、第２のハンダ１４の融点が第１のハンダ１３の融点より低くてよい。
【００２５】
これに対し、ダイオード１０を薄膜基板１２に固定する第３のハンダ１５は融点が３００℃以下のＰｂ系材料から構成されているが、ダイオード１０は、電流が流される際に、第３のハンダ１５を溶かすような発熱は生じない。
パワートランジスタ２０として、例えば図２に示すような構成のＨＦＥＴ(Heterojunction Field Effect Transistor)２０Ａが用いられる。
【００２６】
図２において、厚さ３００μｍ以上のサファイア基板２１上には、ＡｌＮ又はＧａＮよりなる厚さ２０ｎｍのバッファ層２２と、厚さ１μｍ程度のＧａＮよりなる電子走行層２３と、厚さ２０ｎｍ程度のＡｌＧａＮよりなる電子供給層２４と、厚さ２０ｎｍのＧａＮよりなるコンタクト層２５がＭＯＣＶＤ法等により順に形成されている。
【００２７】
コンタクト層２５は、ゲート領域がエッチングにより除去され、その領域の電子供給層２４上にはゲート電極２６が形成されている。さらに、ゲート電極２６の両側方のコンタクト層２５上にはそれぞれソース電極２７とドレイン電極２８が形成されている。
【００２８】
以上のような構成のパワートランジスタ２０であるＨＦＥＴ２０Ａのサファイア基板２１を第１のハンダ１３によってヒートシンク１１に接合する際に、パワートランジスタ２０とヒートシンク１１は、第１のハンダ１３、例えばＡｕＳｉハンダの融点以上の環境温度、例えば３７０〜３８０℃に曝されるため、その後に第１のハンダ１３を室温に戻した時にＨＦＥＴ２０Ａのサファイア基板２１とヒートシンク１１との熱膨張係数の差によりそれらに応力が生じる。
【００２９】
本来、熱放散の観点からは、サファイアの熱伝導率はＡｌＮの熱伝導率より小さいので、サファイア基板２１を研磨によってできるだけ薄くすることが好ましい。
【００３０】
しかし、サファイア基板２１を例えば２００μｍ程度まで薄くするとサファイア基板２１が応力に弱くなるだけでなく、研磨、切断工程の際にサファイア基板２１にマイクロクラックが生じやすいので、ハンダ付け後に加わる応力によってマイクロクラックからＨＦＥＴに割れが生じる危険性がある。
【００３１】
発明者の実験によれば、サファイア基板２１を厚さ４５０μｍにした場合には、パワートランジスタ２０であるＨＦＥＴにクラックが発生しなかったが、熱抵抗の影響を受けて、それより薄く研磨される場合に比べてパワートランジスタ２０の温度が高くなる。
【００３２】
ＨＦＥＴ２０Ａの自己発熱量を５０Ｗと仮定して、サファイア基板２１の厚さを４５０μｍとした場合には、ＨＦＥＴ２０Ａのオン時に約６０℃の温度上昇があり、その厚さを１５０μｍまで研磨した場合には約３０℃の温度上昇があると見積もることができる。
【００３３】
ＧａＮ系のＨＦＥＴは、温度特性に優れ、４００℃以上での動作も可能であり、２００℃以上の環境下において自己発熱により温度が例え６０℃上昇しても、トランジスタ特性の劣化は小さい。従って、パワートランジスタ２０であるＨＦＥＴ２０ＡをＡｕＳｉからなる第１のハンダ１３によってヒートシンク１１に付けると、第１のハンダ１３の融点が３６３℃であるので、３００℃程度までの環境温度では第１のハンダ１３の再溶融も発生しない。
【００３４】
そこで、パワートランジスタ２０のサファイア基板２１の厚さとそのクラック発生率の関係を発明者が調べた。その実験は、ＡｕＳｉからなる第１のハンダ１３を介してパワートランジスタ２０をヒートシンク１１上に載置した状態で、それらを３７０〜３８０℃で加熱して第１のハンダ１３を溶融させた後に室温まで冷却した。
【００３５】
サファイア基板２１の厚さを変えてそのような試験を行い、パワートランジスタ２０のクラックの発生率を調べたところ、図３に示すような結果が得られた。
【００３６】
図３によれば、パワートランジスタ２０のサファイア基板２１の厚さを３００μｍ以上、４５０μｍ以下の範囲に設定することがＨＦＥＴの駆動によるサファイア基板２１のクラックの発生を抑制することが可能となり、また、３５０μｍ以上であれば、クラック発生率を実質的に０％にすることが可能になることがわかる。
【００３７】
ところで、ＧａＮ系のパワートランジスタ２０をヒートシンク１１上に接合するための第１のハンダ１３の材料として、上記のＡｕＳｉの他に、３００℃以上であってパワートランジスタ上昇温度＋環境温度以下の融点を持つ他の鉛フリーのハンダ材料、例えばＡｕＧｅ、或いはＡｕＳｉ又はＡｕＧｅの含有材料を使用してもよい。
【００３８】
ＡｕＧｅは、ＡｕＳｉよりも酸化しやすいが、第１のハンダ１３の溶融時にパワートランジスタ２０、ヒートシンク１１を囲む雰囲気の酸素含有率を減らしたり、或いはその雰囲気を窒素ガス、アルゴンガス等の不活性ガス雰囲気としたりすれば、特に不都合は生じない。
【００３９】
ＡｕＧｅの融点は３４０℃と高く、上記のＡｕＳｉと同様に、ＧａＮ系のパワートランジスタ２０の自己発熱により溶融することはない。
なお、図１（ｂ）において、符号１７〜１９は、リードピン６、パワートランジスタ２０、ダイオード１０を接続する導電性ワイヤを示している。
【００４０】
（第２の実施の形態）
図４（ａ）は、本発明の第２実施形態に係る半導体パワーモジュールを構成するパッケージを示す側断面図であり、図４（ｂ）は、そのパッケージ内に半導体パワーモジュール等を収納した状態示す側断面図である。図４（ａ）、（ｂ）において、図１（ａ）、（ｂ）と同一符号は同一要素を示している。
【００４１】
図４（ａ）において、ハーフブリッジパッケージ１内において、ヒートシンク１１は、銀銅（Ａｇ／Ｃｕ）ロウ３０によって、ベース２に固定されている。Ａｇ／Ｃｕロウ３０は、ハーフブリッジパッケージ１を構成する枠３とベース２を接合するためのＡｇ／Ｃｕロウ７と同一組成又はほぼ同じ組成である。
【００４２】
Ａｇ／Ｃｕロウ３０は、６００℃以上の融点を有し、ＡｌＮ基板１１とパワートランジスタ２０を接合する第１のハンダ１３の融点以上の温度で付けられる。従って、ヒートシンク１１は、パワートランジスタ２０の搭載前に、Ａｇ／Ｃｕロウ３０により枠３と同時にベース２に接合される。
【００４３】
従って、パワートランジスタ２０は、図４（ｂ）に示すように、ベース２に既にロウ付けされた状態のヒートシンク１１上に固定されることになる。
【００４４】
パワートランジスタ２０として図２に示したＨＦＥＴ２０Ａを適用する場合に、ＨＥＭＴ２０Ａを構成するサファイア基板２１の厚さを３００〜４５０μｍの範囲内に設定すると、第１実施形態と同様に、ＨＥＭＴ２０Ａを第１のハンダ１３によりヒートシンク１１に接合した後のＨＦＥＴ２０Ａのクラックの発生が抑制される。
【００４５】
（第３の実施の形態）
図５は、本発明の第３実施形態に係る半導体パワーモジュールを示す断面図である。図５において、図１（ｂ）と同一符号は同一要素を示している。
【００４６】
図５において、トランジスタパッケージ１Ａは、銅タングステン（ＣｕＷ）基板から構成されたベース２Ａと、ベース２Ａの上にＡｇ／Ｃｕロウ７により固定されたコバール製の中枠３Ａと、コバールよりなるカバー４Ａとを有している。また、枠３Ａの一端面には、セラミック製の絶縁筒５が貫通して取り付けられている。その絶縁筒５内には、枠３Ａの内側から外側に突出する導電性のリードピン６が取り付けられている。
【００４７】
また、トランジスタパッケージ１Ａ内にはIII族窒化物半導体素子であるパワートランジスタ２０が収納されているが、第１、第２実施形態とは異なってダイオードは収納されていない。
【００４８】
パワートランジスタ２０は、厚さ１ｍｍ程度のヒートシンク１１を介してベース２Ａ上に取り付けられる。また、パワートランジスタ２０とベース２Ａとヒートシンク１１はそれぞれ第１、第２のハンダ１３、１４により互いに固定されている。
【００４９】
パワートランジスタ２０とヒートシンク１１を固定する第１のハンダ１３は、パワートランジスタ２０の発熱を考慮して例えばＡｕＳｉ、ＡｕＧｅ等の３００℃以上の融点の高い材料から構成され、また、ヒートシンク１１とベース２Ａを固定する第２のハンダ１４の材料は第１実施形態と同様にＡｕＳｎから構成される。なお、第２のハンダ１４の代わりに、第２実施形態と同様にＡｕ／Ｃｕロウ３０から構成してもよい。
【００５０】
ヒートシンク１１の上下に付けられる第１のハンダ１３と第２のハンダ１４（又はＡｇ／Ｃｕロウ３０）の融点は異なるが、融点の高い方を最初に溶融させてパワートランジスタ２０、ヒートシンク１１、ベース２を２段階で接続する。
【００５１】
パワートランジスタ２０として、例えば図２に示すような構成のＨＦＥＴ２０Ａが用いられ、ＨＦＥＴ２０Ａを構成するサファイア基板２１は第１実施形態と同様に３００〜４５０μｍの厚さとなっている。
【００５２】
以上のような半導体パワーモジュールにおいても、パワートランジスタ２０のクラックの発生が防止される。
【００５３】
（その他の実施の形態）
なお、上記した実施形態では、パワートランジスタとしてＡｌＧａＮ／ＧａＮのヘテロ接合を有するＨＦＥＴを用いたが、絶縁膜を介して電極がIII族窒化物半導体層上に形成されている構造を有するトランジスタ等の電子デバイスを使用してもよく、この場合にも電子デバイスが形成されるサファイア基板の厚さを３００〜４５０μｍとする。これにより、３００℃以上の融点を有するハンダによりIII族窒化物半導体素子を下の基板に接合してもクラックの発生が抑制される。
【００５４】
また、上記したパッケージに収納する素子としてパワートランジスタか、或いはこれにダイオードを加えた構成としているが、その他の部品を収納する構造にしてもよい。
【図面の簡単な説明】
【００５５】
【図１】図１（ａ）は、本発明の第１実施形態に係る半導体パワーモジュールのパッケージの側断面図、図１（ｂ）は、そのパッケージの中に部品を実装した状態を示す側断面図である。
【図２】図２は、本発明の第１実施形態に係る半導体パワーモジュール内に搭載されるパワートランジスタを示す断面図である。
【図３】図３は、本発明の実施形態に係る半導体パワーモジュール内に実装されるパワートランジスタを構成するサファイア基板厚さとそのクラック発生率の関係を示す図である。
【図４】図４（ａ）は、本発明の第２実施形態に係る半導体パワーモジュールのパッケージの側断面図、図４（ｂ）は、そのパッケージの中に部品を実装した状態を示す側断面図である。
【図５】図５は、本発明の第３実施形態に係る半導体パワーモジュールの側断面図である。
【図６】図６は、従来例に係る半導体パワーモジュールの側断面図である。
【符号の説明】
【００５６】
１、１Ａ：ハーフブリッジパッケージ
２、２Ａ：ベース
３、３Ａ：中枠
４、４Ａ：カバー
１１：ヒートシンク
１３、１４：ハンダ
２０：パワートランジスタ
２１：サファイア基板
２２：バッファ層
２３：電子走行層
２４：電子供給層
２５：コンタクト層
２６：ゲート電極
２７：ソース層
２８：ドレイン層
３０：Ａｇ／Ｃｕロウ
【図１】
0005479667.tif 000002
【図２】
0005479667.tif 000003
【図３】
0005479667.tif 000004
【図４】
0005479667.tif 000005
【図５】
0005479667.tif 000006
【図６】
0005479667.tif 000007