(57)【特許請求の範囲】
【請求項１】
銅を主成分とする金属からなる第１の電極と、
バルブメタルの酸化膜と、
酸素を含むイオン伝導層と、
第２の電極と、
をこの順に積層し、
前記バルブメタルの酸化膜が酸化チタンである抵抗変化素子。
【請求項２】
前記イオン伝導層は、Ｔａ、Ｚｒ及びＨｆの少なくともいずれかを主成分とする酸化物であることを特徴とする請求項１に記載の抵抗変化素子。
【請求項３】
前記イオン伝導層は、ＴａとＳｉとの複合酸化物、ＺｒとＳｉとの複合酸化物、又はＨｆとＳｉとの複合酸化物であることを特徴とする請求項２に記載の抵抗変化素子。
【請求項４】
前記イオン伝導層は、ＴａとＳｉとの複合酸化物であることを特徴とする請求項３に記載の抵抗変化素子。
【請求項５】
前記バルブメタルの酸化膜の膜厚が４ｎｍ以下であることを特徴とする請求項１乃至４のいずれかに記載の抵抗変化素子。
【請求項６】
前記第２の電極は、Ｒｕ、Ｎｉ又はＰｔを含むことを特徴とする請求項１乃至５のいずれかに記載の抵抗変化素子。
【請求項７】
請求項１乃至６のいずれかに記載の抵抗変化素子を有する半導体装置。
【請求項８】
銅を主成分とする金属からなる第１の電極上にバルブメタル膜を形成する工程と、
前記バルブメタル膜の上にイオン伝導層を酸素存在下で形成しつつ、前記バルブメタル膜を酸化する工程と、
前記イオン電導層の上に第２の電極を形成する工程と、
をこの順に有することを特徴とする抵抗変化素子の製造方法。
【請求項９】
前記イオン伝導層はスパッタリング法又はＡＬＤ法により形成されることを特徴とする請求項８に記載の抵抗変化素子の製造方法。
【請求項１０】
前記バルブメタル膜はチタン膜又はアルミニウム膜である請求項８又は９に記載の抵抗変化素子の製造方法。
【請求項１１】
前記バルブメタル膜はチタン膜である請求項１０に記載の抵抗変化素子の製造方法。
【請求項１２】
前記バルブメタルの酸化膜の膜厚が４ｎｍ以下であることを特徴とする請求項１１に記載の抵抗変化素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。特に、多層配線層の内部に抵抗変化型不揮発素子（以下、「抵抗変化素子」）を有するフィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ；ＦＰＧＡ）を搭載した半導体装置、抵抗変化素子及びその製造方法に関する。
【背景技術】
【０００２】
シリコンデバイス等の半導体デバイスは、スケーリング則（Ｍｏｏｒｅの法則）に則ってデバイスの集積化・低電力化が進められ、３年４倍のペースで開発が進められてきた。近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート長は２０ｎｍ以下となり、リソグラフィプロセスに用いる装置やマスクセットの価格が高くなってきている。また、デバイス寸法の物理的限界（例えば動作限界やばらつき限界）により、これまでのスケーリング則とは異なるアプローチによってデバイス性能を改善することが求められている。【０００３】
近年、ゲートアレイとスタンダードセルの中間的な位置づけとしてＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）と呼ばれる再書き換え可能なプログラマブルロジックデバイスが開発されている。ＦＰＧＡは、顧客自身がチップの製造後に任意の回路構成を行うことを可能とするものである。ＦＰＧＡは、多層配線層の内部に抵抗変化素子を有し、顧客自身が任意に配線の電気的接続をできるようにしたものである。このようなＦＰＧＡを搭載した半導体装置を用いることで、回路の自由度を向上させることができるようになる。抵抗変化素子としては、遷移金属酸化物を用いたＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）や、イオン伝導体を用いたＮａｎｏＢｒｉｄｇｅ（ＮＥＣ社の登録商標）などがある。【０００４】
回路の自由度を向上させる可能性の高い抵抗変化素子として、イオン伝導体中における金属イオンの移動と電気化学反応とを利用したスイッチング素子が非特許文献１に開示されている。非特許文献１に開示されたスイッチング素子は、イオン伝導層と、該イオン伝導層を間にして対向するように設置された第１電極及び第２電極との３層から構成されている。このうち、第１電極はイオン伝導層に金属イオンを供給するための役割を果たしている。第２電極からは金属イオンは供給されない。【０００５】
このスイッチング素子の動作を簡単に説明する。第１の電極を接地して第２電極に負電圧を印加すると、第１電極の金属が金属イオンになってイオン伝導層に溶解する。そして、イオン伝導層中の金属イオンがイオン伝導層中に金属になって析出し、析出した金属により第１電極と第２電極を接続する金属架橋が形成される。この金属架橋で第１電極と第２電極が電気的に接続することで、スイッチがオン状態になる。一方、上記オン状態で第１電極を接地して第２電極に正電圧を印加すると、金属架橋の一部が切れる。これにより、第１電極と第２電極との電気的接続が切れ、スイッチがオフ状態になる。なお、電気的接続が完全に切れる前の段階から第１電極および第２電極間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化し、最終的に電気的接続が切れる。また、上記オフ状態からオン状態にするには、再び第１の電極を接地して第２電極に負電圧を印加すればよい。【０００６】
また、非特許文献１では、イオン伝導体を介して２個の電極が配置され、それらの間の導通状態を制御する２端子型のスイッチング素子の場合の構成および動作が開示されている。【０００７】
このようなスイッチング素子は、従来用いられてきたＭＯＳＦＥＴなどの半導体スイッチよりもサイズが小さく、オン抵抗が小さいという特徴を持っている。そのため、プログラマブルロジックデバイスへの適用に有望であると考えられている。また、このスイッチング素子においては、その導通状態（オン又はオフ）は印加電圧をオフにしてもそのまま維持されるので、不揮発性のメモリ素子としての応用も考えられる。例えば、トランジスタなどの選択素子１個とスイッチング素子１個とを含むメモリセルを基本単位として、このメモリセルを縦方向と横方向にそれぞれ複数配列する。このように配列することで、ワード線およびビット線で複数のメモリセルの中から任意のメモリセルを選択することが可能となる。そして、選択したメモリセルのスイッチング素子の導通状態を感知し、スイッチング素子のオン又はオフの状態から情報「１」又は「０」のいずれの情報が格納されているかを読み取ることができる。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Ｓｈｕｎｉｃｈｉ  Ｋａｅｒｉｙａｍａ  ｅｔ  ａｌ．，  “Ａ  Ｎｏｎｖｏｌａｔｉｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｓｏｌｉｄ−Ｅｌｅｃｔｒｏｌｙｔｅ  Ｎａｎｏｍｅｔｅｒ  Ｓｗｉｔｃｈ”，  ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，  Ｖｏｌ．４０，  Ｎｏ．１，  ｐｐ．１６８−１７６，  Ｊａｎｕａｒｙ  ２００５．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、近年の高集積化の要請により抵抗変化素子の小型化による高密度化および工程数の簡略化が要求されている。さらに同時に抵抗変化素子の性能向上（低抵抗化）と信頼性の向上も求められている。したがって、高集積化、高性能化、高信頼化を両立できる抵抗変化素子およびその形成手法の確立が望まれている。【００１０】
本発明の主な課題は、高信頼化、高密度化、絶縁特性に優れた抵抗変化素子を提供することである。
【課題を解決するための手段】
【００１１】
本発明は、
銅を含む第１の電極と、
バルブメタルの酸化膜と、
酸素を含むイオン伝導層と、
第２の電極と、
をこの順に積層した抵抗変化素子である。【００１２】
前記イオン伝導層は、少なくともＴａ、Ｚｒ又はＨｆのいずれかを主成分とする酸化物であることが好ましい。【００１３】
前記イオン伝導層は、Ｔａ，Ｚｒ又はＨｆのいずれかとＳｉとの複合酸化物であることが好ましい。【００１４】
前記バルブメタルの酸化膜は酸化チタンであり、その膜厚は４ｎｍ以下であることが好ましい。【００１５】
前記第２の電極は、Ｒｕ、Ｎｉ又はＰｔを含むことが好ましい。【００１６】
上記の抵抗変化素子の形成方法であって、
前記第１の電極上にバルブメタル膜を形成する工程と、
前記イオン伝導層を酸素存在下で形成しつつ、前記バルブメタル膜を酸化する工程と、
を有することが好ましい。【００１７】
前記イオン伝導層はスパッタリング法又はＡＬＤ法により形成されることが好ましい。【００１８】
前記バルブメタル膜はチタン膜であり、その膜厚は２ｎｍ以下であることが好ましい。
【発明の効果】
【００１９】
また、低抵抗時（ＯＮ時）に酸化チタン層内での銅の電界拡散が速いために、形成される銅イオンによる架橋が、酸化チタン層内で分断されることになる。この時、イオン伝導層内に残留した架橋は、酸化チタン層で分断されていることにより電圧が印加されやすくなり、ＯＦＦ時に銅イオンを容易に回収することができるようになる。したがって抵抗変化素子のスイッチング特性を向上させることができる。【００２０】
本発明の抵抗変化素子の製造方法によれば、イオン伝導層を形成する際に銅の酸化を防止することができる。より具体的には、イオン伝導層を形成する際に、銅上に形成したバルブメタル膜が酸化することで、銅の酸化を防止することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る半導体装置の構成を模式的に示した部分断面図である。
【図２】本発明の抵抗変化素子の製造方法の例について説明するための断面工程図である。
【図３】実施形態３の半導体装置の構成例を示す概略断面図である。
【図４】実施形態３に記載の半導体装置を製造する工程を説明するための断面工程図である。
【図５】実施形態３に記載の半導体装置を製造する工程を説明するための断面工程図である。
【図６】実施形態３に記載の半導体装置を製造する工程を説明するための断面工程図である。
【図７】実施形態３に記載の半導体装置を製造する工程を説明するための断面工程図である。
【図８】実施例１における抵抗変化素子の断面ＴＥＭ観察図である。
【図９】実施例１において上部電極１０側に正電圧を印加した場合のＩ−Ｖ特性を示す図である。
【図１０】実施例１においてウェハ上に試作した抵抗変化素子における、低抵抗状態（ＯＦＦ状態）と高抵抗状態（ＯＮ状態）の抵抗値の正規分布を示す図である。
【発明を実施するための形態】
【００２２】
本発明は、
銅を主成分とする金属からなる第１の電極と、
バルブメタルの酸化膜と、
酸素を含むイオン伝導層と、
第２の電極と、
をこの順で積層した抵抗変化素子である。
【００２３】
本発明に係る低抵抗変化素子は、低抵抗時（ＯＮ時）にイオン伝導層内部に形成される銅イオンによる架橋をバルブメタルの酸化膜、特に酸化チタン膜又は酸化アルミニウム膜で分断することで、ＯＦＦ時に銅イオンを容易に回収することができるようになる。より具体的に説明すると、銅がイオン伝導層中で架橋している状態（ＯＮ状態）からＯＦＦ動作を行うと、まず、電界拡散が速いバルブメタルの酸化物（酸化チタン膜など）中の銅イオンが銅の電極に回収される。すると、バルブメタルの酸化物（絶縁体）に電圧がかかり、さらに、バルブメタルの酸化物は銅の電界拡散が速いため、イオン伝導層中の銅イオンを迅速に回収することができるようになる。したがって抵抗変化素子のスイッチング特性を向上させることができる。なお、以上の理論は推測であり、特に本発明が限定されるものではない。
【００２４】
また、本発明に係る抵抗変化素子の製造方法によれば、イオン伝導層を形成する際に銅の酸化を防止することができる。より具体的には、イオン伝導層を形成する際に、銅上に形成したバルブメタル膜が酸化することで、銅の酸化を防止することができる。すなわち、酸化物の標準自由エネルギーが銅に比べてチタン又はアルミニウム等のバルブメタルの方が負に大きいために、銅上に形成したバルブメタルがイオン伝導層の形成中に発生する酸素を吸収する役割を果たし、さらにそのバルブメタルはイオンを伝導する性質を有するバルブメタルの酸化膜となるためである。
【００２５】
（実施形態１）
本発明の実施形態に係る半導体装置について図面を用いて説明する。
【００２６】
図１は、本発明の実施形態に係る半導体装置の構成を模式的に示した部分断面図である。
【００２７】
図１において、銅を主成分とする金属からなる第１の電極１０１上に酸化チタン膜（又は酸化アルミニウム）１０２が形成されている。酸化チタン膜１０２の上に酸素を含むイオン伝導層１０３が形成されている。該イオン伝導層１０３の上に第２の電極１０４が形成されている。
【００２８】
＜第１の電極＞
本発明における第１の電極は、銅を含む。第１の電極はイオン伝導層に銅イオンを供給するための役割を果たしている。
【００２９】
銅の中に不純物としてＡｌ、Ｓｎ、Ｔｉなどが含まれていても良い。
【００３０】
＜バルブメタルの酸化膜＞
前記第１の電極に接してチタンやアルミニウムなどのバルブメタルの酸化膜（酸化チタン膜や酸化アルミニウム膜）が形成されている。バルブメタルは不動体（不動態）を形成しやすい金属である。
【００３１】
バルブメタルは、酸化物の標準自由エネルギーが、銅に比べて負に大きい材料であるために、イオン伝導層形成中に発生する酸素を吸収し、銅の酸化を抑制する。
【００３２】
また、一般に銅配線は電界めっき法で形成されるが、めっき液に含まれる不純物等により、銅膜内に微量の酸素を含む。銅内に残留した酸素はスイッチング時の銅架橋生成のばらつきを増加させてしまう。バルブメタルは下層の銅配線からプロセス中に出てくる酸素を吸収する役割を果たす。
【００３３】
好ましい膜厚は、４ｎｍ以下である。
【００３４】
第１の電極とイオン伝導層の間に、酸化チタン膜又は酸化アルミニウム膜等のバルブメタルの酸化膜が形成されていることにより、低抵抗時（ＯＮ時）にイオン伝導層とバルブメタルの酸化膜（酸化チタン、又は酸化アルミニウム）内部を貫通して形成される銅イオンによる架橋を、高抵抗（ＯＦＦ）に切り替える場合に、バルブメタルの酸化膜、特に酸化チタン膜又は酸化アルミニウム膜で分断することで、バルブメタルの酸化膜内部の銅か架橋が優先して回収される。これにより、バルブメタルの酸化物内部に電界が印加され、イオン伝導層内部の銅イオンの回収を容易にすることができるようになる。したがって抵抗変化素子のスイッチング特性を向上させることができる。
【００３５】
酸化チタン膜（又は酸化アルミニウム膜）の形成方法は、特に限定されるものではないが、例えば以下の工程で形成することができる。まず、第１の電極の上にチタン膜（又はアルミニウム膜）を形成する。次に、イオン伝導層をスパッタリング法により形成する。このスパッタリング際に、酸素ガスを導入しつつ行うことで、チタン膜（又はアルミニウム膜）を酸化チタン膜又は酸化アルミニウム膜に酸化する。
【００３６】
前記酸化チタン膜の膜厚は１以上３ｎｍ以下であることが好ましい。イオン伝導層内の金属架橋の形成と回収は電界制御であるため、酸化チタン膜の膜厚を３ｎｍ以下とすることでスイッチングに要する電圧を低く抑えやすい。
【００３７】
＜イオン伝導層＞
本発明におけるイオン伝導層は、酸素を含有する。また、イオン伝導層は、少なくともＴａ、Ｚｒ又はＨｆのいずれかを主成分とする酸化物であることが好ましい。
【００３８】
イオン伝導層は、Ｔａ、Ｚｒ又はＨｆとＳｉとの複合酸化物であることが好ましい。
【００３９】
本発明は、イオン伝導体（イオンが電界などの印加によって自由に動くことのできる固体）中における金属イオン移動と電気化学反応とを利用した抵抗変化素子である。第１の電極はイオン伝導層に銅イオンを供給するための役割を果たしている。抵抗変化素子は、電圧の印加、あるいは電流を流すことでＯＮ／ＯＦＦの制御を行い、イオン伝導層中への第１の電極からの銅の電界拡散を利用してＯＮ／ＯＦＦの制御を行う。
【００４０】
＜第２の電極＞
第２の電極は、特に限定するものではないが、Ｒｕ、Ｎｉ又はＰｔを含むことが好ましい。
【００４１】
（実施形態２）
次に、抵抗変化素子の製造方法の実施形態について図２を参照にして詳細に説明する。なお、本発明は以下の実施形態に限定されるものではない。
【００４２】
以下に本発明の抵抗変化素子の製造方法の例について図２を参照して簡単に説明する。まず、銅を主成分とする金属からなる第１の電極１上にチタン膜１０２ａを形成する（図２（ａ））。次に、チタン膜１０２ａの上にイオン伝導層１０３を形成すると同時にチタン膜１０２ａを酸化し酸化チタン膜１０２とする（図２（ｂ））。そして、イオン伝導層１０３上に第２の電極１０４を形成する（図２（ｃ））。
【００４３】
本実施形態により製造される抵抗変化素子は、上部電極１０４と下部電極１０１との間に、酸化チタン膜１０２及びイオン伝導層１０３が介在する。また、下部電極１０１、酸化チタン膜１０２、イオン伝導層１０３及び上部電極１０４の順に積層した積層構造である。また、下部電極１０１は銅を含む金属膜であり、イオン伝導層１０３は酸素を含む膜である。
【００４４】
下部電極１０１は銅であるが、スパッタリング法や電界めっき法などにより形成することができる。また、銅の中に不純物としてＡｌ、Ｓｎ、Ｔｉなどが含まれていても良い。
【００４５】
まず、下部電極１０１の上にチタン膜１０２ａを形成する（図２（ａ））。このチタン膜１０２ａは、例えばＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ；直流）スパッタリング法により形成することができる。例えば、８インチシリコンウェハ上にチタン膜を形成する場合には、反応室圧力０．３５［Ｐａ］、Ａｒ流量４０ｓｃｃｍ、基板温度室温、スパッタリングパワー０．２ｋＷにて、成長速度約２２ｎｍ／ｍｉｎが得られる。堆積するチタン膜厚は２ｎｍ以下とすることが好ましい。
【００４６】
次に、チタン膜１０２ａの上にイオン伝導層１０３を形成する。イオン伝導層１０３は、酸素を含む膜であり、例えば、Ｔａ、Ｚｒ、あるいはＨｆを主成分とする酸化物を用いることができる。
【００４７】
Ｔａを主成分とする酸化物としては、例えばＴａ０．８Ｓｉ０．２Ｏｘを用いることができる。ｘは２〜２．５の範囲であることが好ましい。ｘを２以上とすることで酸素欠陥の発生を抑制し易くなり、イオン伝導層のリーク電流の増加を防ぎ易くなる。なお、リーク電流はオフ状態のリーク電流となるので、スイッチング素子からリーク電流が生じることとなり、動作電力が増加してしまうことになる。
【００４８】
Ｔａ０．８Ｓｉ０．２Ｏｘはスパッタリング法により形成することができ、例えばＲＦスパッタリング法により形成することができる。このＲＦスパッタリングでは、例えば、Ｓｉを２０％含む酸化タンタル（Ｔａ０．８Ｓｉ０．２Ｏｘ）をターゲットとし、ＲＦ電力１〜３ＫＷ、室温、Ａｒ／Ｏ２の混合ガス、１．３［Ｐａ］の条件で堆積することができる。この際、酸素を含む混合ガスを用いることにより、チタン膜を酸化チタン膜１０２に酸化することができる。この他、ＲＦスパッタリング以外にも、タンタルを主成分とした金属ターゲットに酸素を含むガスを用いたＤＣスパッタリングを用いることができる。あるいは、スパッタリング以外にもＡＬＤ法などを用いて形成することもできる。
【００４９】
具体的には、Ａｒ／Ｏ２＝８０／１０ｓｃｃｍ、圧力１．３［Ｐａ］、ＲＦ電力３ｋＷを用いることができる。この条件下において、金属Ｔｉ膜厚に対する酸化チタン膜厚を断面ＴＥＭ観察により確認したところ、Ｔｉ１ｎｍ→酸化チタン２ｎｍ、Ｔｉ２ｎｍ→酸化チタン３．１ｎｍ、Ｔｉ３ｎｍ→酸化チタン４．２ｎｍであった。酸化チタン膜厚が２ｎｍ、３．１ｎｍではＯＮ／ＯＦＦ抵抗比６桁以上のスイッチング特性を確認した。一方、４．２ｎｍでは２〜３桁のスイッチング特性となり、歩留まりも低下した。このことから、酸化チタン膜厚（１０２）としては、４ｎｍ以下とすることが好ましい。
【００５０】
酸化チタン膜１０２の膜厚とイオン伝導層１０３の合計膜厚としては、２０ｎｍ以下であることが好ましい。
【００５１】
なお、チタン膜を堆積しない状態で、直接銅上に上記手法でＴａ０．８Ｓｉ０．２Ｏｘ膜を形成すると、銅が酸化されてしまい、下部電極としての機能が低下する場合がある。
【００５２】
また、装置の仕様によって、酸素プラズマによる酸化力が激しい場合には、Ａｒ／Ｏ２の混合ガスをＡｒ単体ガスへ変更する、あるいは基板温度を室温よりも低い温度にすることで金属Ｔｉの酸化状態を適宜制御することができる。
【００５３】
このとき、イオン伝導層の成長速度を高く保つため、成膜条件を２ＳＴＥＰへ変更し、最初のステップをＡｒ単体ガスにより堆積し、次のステップでＡｒ／Ｏ２混合ガスにより堆積することもできる。成長速度はＡｒ／Ｏ２混合ガスの方が速いため、スループットの向上に有効である。
【００５４】
続いて、上部電極４は、例えば、ＤＣスパッタリングによりＲｕをターゲットとしてＤＣパワー０．２ｋＷ、Ａｒガス流量４０ｓｃｃｍ、０．２７［Ｐａ］、室温の条件で堆積することができる。上部電極形成中の、イオン伝導層１０３からの酸素の脱離を抑制するため、室温で堆積することが好ましい。
【００５５】
あるいは上部電極としてＮｉを用いる場合には、例えば、ＤＣスパッタリングによりＮｉをターゲットとして、ＤＣパワー０．２ｋＷ、Ａｒガス流量８０ｓｃｃｍ、０．５３［Ｐａ］、室温の条件で堆積することができる。
【００５６】
このようにして形成した抵抗変化素子は、抵抗変化型不揮発素子であり、イオン伝導体中における銅イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。抵抗変化素子は、電圧の印加、あるいは電流を流すことでＯＮ／ＯＦＦの制御を行い、例えば、酸化チタン膜１０２およびイオン伝導層１０３中への銅の電界拡散を利用してＯＮ／ＯＦＦの制御を行う。なお、本発明に係る抵抗変化素子は、スイッチング素子としてのみならず、不揮発性と抵抗変化特性の双方を利用したメモリ素子などに用いることもできる。
【００５７】
抵抗変化素子を搭載する基板（図示せず）は、半導体素子が形成された基板でもよく、例えば、シリコン基板、単結晶基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）基板、液晶製造用基板等の基板を用いることができる。
【００５８】
本実施形態により、下部電極である銅の酸化を抑制しながらイオン伝導層を形成することができ、高いスイッチング特性を有する抵抗変化素子を得ることができる。
【００５９】
また、酸化チタン膜を形成する際に、銅配線上に金属チタンを堆積し、その後イオン伝導層をＲＦスパッタリング法により行うことでイオン伝導層の形成中に前記金属チタンを酸化させ、酸化チタンの形成をイオン伝導層の形成と自己整合的に行うことができる。
【００６０】
（実施形態３）
【００６１】
本実施形態に係る半導体装置について図面を用いて説明する。なお、本発明は以下の実施形態に限定されるものではない。
【００６２】
図３は、本実施形態に係る半導体装置の構成を模式的に示した部分断面図である。
【００６３】
本実施形態では、抵抗変化素子を半導体装置の多層配線内部に形成した装置について説明する。
【００６４】
本実施形態における抵抗変化素子は、下部電極として機能する第１配線５ａと、酸化チタン膜８と、イオン伝導層９と、第１上部電極１０と、第２上部電極１１と、からなる。
【００６５】
また、本実施形態における半導体装置において、第１上部電極１０、第２上部電極１１、及びハードマスク膜１２の積層体上に厚膜のハードマスク膜２３が形成されている。酸化チタン膜８、イオン伝導層９、第１上部電極１０、第２上部電極１１、ハードマスク膜１２、及びハードマスク膜２３の側面が保護絶縁膜２４で覆われている。保護絶縁膜２４は、ハードマスク膜２３上には形成されていないが、絶縁性バリア膜７上には形成されている。また、本実施形態では、抵抗変化素子２５に電気的に接続されない配線部分（５ｂ、１８ｂ、１９ｂ）を併せ示している。第２配線１８ｂのプラグ１９ｂは、バリアメタル２０ｂを介して第１配線５ｂと電気的に接続されている。抵抗変化素子部の構成は、実施形態１と同様である。
【００６６】
第１配線５ａは、層間絶縁膜４及びバリア絶縁膜３に形成された配線溝にバリアメタル６ａを介して埋め込まれた配線である。第１配線５ａは、抵抗変化素子２５の下部電極を兼ね、酸化チタン膜８と直接接している。なお、第１配線５ａと酸化チタン膜８の間には、電極層などが挿入されていてもよい。電極層が形成される場合は、電極層と酸化チタン膜８、イオン伝導層９は連続にて加工されることが好ましい。第１配線５ａには、イオン伝導層において拡散、イオン電導可能な金属が用いられ、例えば、Ｃｕ等を用いることができる。第１配線５ａは、表面にＣｕＳｉが被覆されていてもよい。
【００６７】
第１配線５ｂは、層間絶縁膜４及びバリア絶縁膜３に形成された配線溝にバリアメタル６ｂを介して埋め込まれた配線である。第１配線５ｂは、抵抗変化素子２５と接続されず、バリアメタル２０ｂを介してプラグ１９ｂと電気的に接続されている。第１配線５ｂには、第１配線５ａと同一材料が用いられ、例えば、Ｃｕ等を用いることができる。
【００６８】
バリアメタル６ａ、６ｂは、第１配線５ａ、５ｂに係る金属が層間絶縁膜４や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル６ａ、６ｂには、例えば、第１配線５ａ、５ｂがＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【００６９】
第２配線１８ａは、層間絶縁膜１７及びエッチングストッパ膜１６に形成された配線溝にバリアメタル２０ａを介して埋め込まれた配線である。第２配線１８ａは、プラグ１９ａと一体になっている。プラグ１９ａは、ハードマスク膜２３及びハードマスク膜２４に形成された下穴にバリアメタル２０ａを介して埋め込まれている。プラグ１９ａは、バリアメタル２０ａを介して第２上部電極１１と電気的に接続されている。
【００７０】
第２配線１８ｂは、層間絶縁膜１７及びエッチングストッパ膜１６に形成された配線溝にバリアメタル２０ｂを介して埋め込まれた配線である。第２配線１８ｂは、プラグ１９ｂと一体になっている。プラグ１９ｂは、層間絶縁膜１５、保護絶縁膜２４、及び絶縁性バリア膜７に形成された下穴にバリアメタル２０ｂを介して埋め込まれている。プラグ１９ｂは、バリアメタル２０ｂを介して第１配線５ｂと電気的に接続されている。第２配線１８ｂ及びプラグ１９ｂには、第２配線１８ａ及びプラグ１９ａと同一材料が用いられ、例えば、Ｃｕを用いることができる。
【００７１】
バリアメタル２０ａ、２０ｂは、第２配線１８ａ、１８ｂ（プラグ１９ａ、１９ｂを含む）に係る金属が層間絶縁膜１５、１７や下層へ拡散することを防止するために、第２配線１８ａ、１８ｂ及びプラグ１９ａ、１９ｂの側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル２０ａ、２０ｂには、例えば、第２配線１８ａ、１８ｂ及びプラグ１９ａ、１９ｂがＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。バリアメタル２０ａ、２０ｂは、第２上部電極１１と同一材料であることが好ましい。例えば、バリアメタル２０ａ、２０ｂがＴａＮ（下層）／Ｔａ（上層）の積層構造である場合には、下層材料であるＴａＮを第２上部電極１１に用いることが好ましい。あるいは、バリアメタル２０ａ、２０ｂがＴｉ（下層）／Ｒｕ（上層）である場合は、下層材料であるＴｉを第２上部電極１１に用いることが好ましい。
【００７２】
ハードマスク膜２３は、ハードマスク膜１２をエッチングする際のハードマスクとなる膜である。ハードマスク膜２３は、ハードマスク膜１２と異なる種類の膜であることが好ましく、例えば、ハードマスク膜１２がＳｉＮ膜であれば、ハードマスク膜２３をＳｉＯ２膜とすることができる。
【００７３】
保護絶縁膜２４は、抵抗変化素子２５にダメージを与えることなく、さらにイオン伝導層からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜２４には、例えば、ＳｉＮ膜、ＳｉＣＮ膜等を用いることができる。保護絶縁膜２４は、ハードマスク膜１２及び絶縁性バリア膜７と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜２４と絶縁性バリア膜７及びハードマスク膜１２が一体化して、界面の密着性が向上する。
【００７４】
（実施形態４）
本実施形態では、実施形態３に係る半導体装置の製造方法について図面を用いて説明する。図４〜図７は、実施形態３に係る抵抗変化素子の製造方法を模式的に示した工程断面図である。
【００７５】
まず、半導体基板１（例えば、半導体素子が形成された基板）上に層間絶縁膜２（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積する。その後、層間絶縁膜２上にバリア絶縁膜３（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を堆積する。その後、バリア絶縁膜３上に層間絶縁膜４（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積する。その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜４、バリア絶縁膜３、及び層間絶縁膜２に配線溝を形成する。その後、当該配線溝にバリアメタル６ａ、６ｂ（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して第１配線５ａ、５ｂ（例えば銅）を埋め込む。その後、第１配線５ａ、５ｂを含む層間絶縁膜４上に絶縁性バリア膜７（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を形成する。その後、絶縁性バリア膜７上にハードマスク膜（図示せず、例えばシリコン酸化膜）を形成する。その後、ハードマスク膜上にフォトレジスト（図示せず）を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜に開口部パターンを形成する。その後、酸素プラズマアッシング等によってフォトレジストを剥離する。その後、ハードマスク膜をマスクとしてハードマスク膜の開口部から露出する絶縁性バリア膜７をエッチバック（反応性ドライエッチング）することにより、絶縁性バリア膜７において第１配線５ａに通ずる開口部を形成する。その後、アミン系の剥離液などで有機剥離処理を行うことで、第１配線５ａの露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング副生成物などを除去する（ステップＢ１；図４（Ａ））。
【００７６】
ステップＢ１において、層間絶縁膜４及びバリア絶縁膜３に配線溝の深さは、層間絶縁膜４の膜厚分に加え、層間絶縁膜４の下面からさらに７０ｎｍ程度オーバーエッチングされた深さであり、バリア絶縁膜３が貫通しており、層間絶縁膜２がその上面から２０ｎｍ程度の深さまで掘り込まれている。このように、あらかじめバリア絶縁膜３をエッチングしておくことで、配線溝の抜け性を向上させることができる。
【００７７】
また、ステップＢ１において、絶縁性バリア膜７の開口部の形成での反応性ドライエッチング（エッチバック）は、ＣＦ４／Ａｒ＝２５：５０ｓｃｃｍ、０．５３［Ｐａ］、ソース４００Ｗ、基板バイアス９０Ｗの条件で行うことができる。ソースパワーを低下、あるいは基板バイアスを向上させることで、エッチング時のイオン性を向上させ、テーパ形状角度小さくすることができるようになる。このとき、絶縁性バリア膜７の開口部の底の絶縁性バリア膜７の残膜約３０ｎｍに対して、５５ｎｍ相当（約８０％オーバー）のエッチングを行うことができる。
【００７８】
また、ステップＢ１において、減圧化３５０℃での加熱は、スパッタリング装置内に搭載されているヒートチャンバにて行うことができる。
【００７９】
また、ステップＢ１において、非反応性ガスを用いたＲＦエッチングは、ＲＦエッチングチャンバにてＡｒガスを用いて、Ａｒ＝３０ｓｃｃｍ、１．３［Ｐａ］、ソース２９０Ｗ、基板バイアス１３０Ｗの条件で行うことができる。ＲＦエッチング時間は、プラズマＣＶＤ法により形成したＳｉＯ２膜のエッチング量で定量化することができ、該ＳｉＯ２膜換算で３ｎｍとすることができる。
【００８０】
なお、ステップＢ１が行われた段階では、第１配線５ｂ上は絶縁性バリア膜７で覆われたままであり、開口部以外の第１配線５ｂはＲＦエッチングされる。
【００８１】
次に、第１配線５ａ、５ｂを含む絶縁性バリア膜７上に膜厚２ｎｍの金属Ｔｉ膜をＤＣスパッタリング法によって堆積する。次に、第１配線５ａ、５ｂを含む絶縁性バリア膜７上にイオン伝導層（例えば、Ｔａ０．８Ｓｉ０．２Ｏｘ、膜厚１３ｎｍ）をＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ；高周波）スパッタリング法によって堆積する。この時、金属Ｔｉ膜はイオン伝導層の形成中の酸素プラズマによって全酸化し、酸化チタン膜８となる。その後、イオン伝導層上に第１上部電極１０（例えば、Ｒｕ、膜厚１０ｎｍ）及び第２上部電極１１（例えば、Ｔａ、膜厚５０ｎｍ）をこの順に形成する（ステップＢ２；図４（Ｂ））。
【００８２】
ステップＢ２において、イオン伝導層のＲＦスパッタリングでは、Ｓｉを２０％含む酸化タンタル（Ｔａ０．８Ｓｉ０．２Ｏｘ）をターゲットとし、ＲＦ電力１〜３ＫＷ、室温、Ａｒ／Ｏ２の混合ガス、１．３［Ｐａ］の条件で堆積することができる。
【００８３】
具体的には、Ａｒ／Ｏ２＝８０／１０ｓｃｃｍ、圧力１．３［Ｐａ］、ＲＦ電力３ｋＷを用いることができる。この条件下において、金属Ｔｉ膜厚に対する酸化チタン膜厚を断面ＴＥＭ観察により確認したところ、Ｔｉ１ｎｍ→酸化チタン２ｎｍ、Ｔｉ２ｎｍ→酸化チタン３．１ｎｍ、Ｔｉ３ｎｍ→酸化チタン４．２ｎｍであった。酸化チタン膜厚が２ｎｍ、３．１ｎｍではＯＮ／ＯＦＦ抵抗比６桁以上のスイッチング特性を確認した。一方、４．２ｎｍでは２〜３桁のスイッチング特性となり歩留まりも低下した。このことから、酸化チタン膜厚としては、４ｎｍ以下とすることが好ましい。
【００８４】
また、装置の仕様によって、酸素プラズマによる酸化力が激しい場合には、Ａｒ／Ｏ２の混合ガスをＡｒ単体ガスへ変更する、あるいは基板温度を室温よりも低い温度にすることで金属Ｔｉの酸化状態を適宜制御することができる。
【００８５】
このとき、イオン伝導層９の成長速度を高く保つため、成膜条件を２ＳＴＥＰへ変更し、最初のステップをＡｒ単体ガスにより堆積し、次のステップでＡｒ／Ｏ２混合ガスによる堆積することもできる。成長速度はＡｒ／Ｏ２混合ガスの方が速いため、スループットの向上に有効である。
【００８６】
また、ステップＢ２において、第１上部電極１０は、ＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ；直流）スパッタリングによりＲｕをターゲットとしてＤＣパワー０．２ｋＷ、Ａｒガス、０．２７［Ｐａ］の条件で堆積することができる。また、第２上部電極１１は、同じくＤＣスパッタリングによりＴａをターゲットとして同条件で堆積することができる。いずれの上部電極１０、１１も減圧下での堆積であるため、イオン伝導層９からの酸素の脱離を抑制するため、室温で堆積している。
【００８７】
なお、ステップＢ２が行われた段階では、第１配線５ｂ上は絶縁性バリア膜７、酸化チタン膜８、イオン伝導層９、第１上部電極１０、及び第２上部電極１１で覆われたままである。
【００８８】
次に、第２上部電極１１上にハードマスク膜１２（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜２３（例えば、ＳｉＯ２膜、膜厚２００ｎｍ）をこの順に積層する（ステップＢ３；図４（Ｃ）参照）。
【００８９】
ここで、ハードマスク膜１２及びハードマスク膜２３は、プラズマＣＶＤ法を用いて成膜することができる。ハードマスク膜１２、２３は当該技術分野における一般的なプラズマＣＶＤ法を用いて形成することができる。成長温度は２００℃とした。
【００９０】
なお、ステップＢ２が行われた段階では、第１配線５ｂ上は絶縁性バリア膜７、酸化チタン膜８、イオン伝導層９、第１上部電極１０、第２上部電極１１、ハードマスク膜１２、及びハードマスク膜２３で覆われたままである。
【００９１】
次に、ハードマスク膜２３上に抵抗変化素子部をパターニングするためのフォトレジスト（図示せず）を形成する。その後、当該フォトレジストをマスクとして、ハードマスク膜１２が表れるまでハードマスク膜２３をドライエッチングする。その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。その後、ハードマスク膜２３をマスクとして、ハードマスク膜１２、第２上部電極１１、第１上部電極１０、イオン伝導層３を連続的にドライエッチングする（ステップＢ４；図５（Ａ））。
【００９２】
ステップＢ４において、ハードマスク膜２３のドライエッチングは、ハードマスク膜１２の上面又は内部で停止していることが好ましい。このとき、イオン伝導層９はハードマスク膜１２によってカバーされているため、酸素プラズマ中に暴露されることはない。なお、ハードマスク膜２３のドライエッチングは、一般的な平行平板型のドライエッチング装置を用いることができる。
【００９３】
ステップＢ４において、ハードマスク膜１２、第２上部電極１１、第１上部電極１０、イオン伝導層９及び酸化チタン膜８のそれぞれのエッチングは、平行平板型のドライエッチャーを用いることができる。ハードマスク膜１２（例えば、ＳｉＮ膜）のエッチングは、ＣＦ４／Ａｒ＝２５／５０ｓｃｃｍ、０．５３［Ｐａ］、ソース４００Ｗ、基板バイアス９０Ｗの条件で行うことができる。
【００９４】
また、第２上部電極１１（例えば、Ｔａ）のエッチングは、Ｃｌ２＝５０ｓｃｃｍにて０．５３［Ｐａ］、ソース４００Ｗ、基板バイアス６０Ｗの条件で行うことができる。
【００９５】
また、第１上部電極１０（例えば、Ｒｕ）のエッチングは、Ｃｌ２／Ｏ２＝５／４０ｓｃｃｍにて０．５３［Ｐａ］、ソース９００Ｗ、基板バイアス１００Ｗの条件で行うことができる。
【００９６】
また、第１上部電極１０にＮｉを用いた場合のドライエッチングは、平行平板型のドライエッチング装置を用いて、ガス：ＣＨ３ＯＨ＝５０ｓｃｃｍ、圧力＝１．３［Ｐａ］、ソースパワー／基板バイアスパワー＝１５００／３００Ｗにてエッチングレート：おおよそ５０ｎｍ／ｍｉｎで加工することができる。
【００９７】
また、イオン伝導層９（例えば、Ｔａ０．８Ｓｉ０．２Ｏｘ）のエッチングは、Ｃｌ２／ＣＦ４／Ａｒ＝４５／１５／１５ｓｃｃｍ、１．３［Ｐａ］、ソース８００Ｗ、基板バイアス６０Ｗの条件で行うことができる。このような条件を用いることで、サブトレンチなどの発生を抑制しながら加工をすることができる。このとき、第１配線５ａ、５ｂ上の絶縁性バリア膜７の残膜厚は４０ｎｍとなるよう調節することができる。
【００９８】
次に、ハードマスク膜２３、ハードマスク膜１２、第２上部電極１１、第１上部電極１０、イオン伝導層９、酸化チタン膜８、絶縁性バリア膜７上に保護絶縁膜２４（例えば、ＳｉＮ膜、３０ｎｍ）を堆積する（ステップＢ５；図５（Ｂ））。
【００９９】
ステップＢ５において、保護絶縁膜２４は、ＳｉＨ４とＮ２を原料ガスとし、基板温度２００℃にて、高密度プラズマを用いて形成することができる。ＮＨ３やＨ２などの還元系のガスを用いないため、成膜直前の成膜ガス安定化工程において、イオン伝導層９（例えば、Ｔａ０．８Ｓｉ０．２Ｏｘ）の還元を抑制することができる。このとき、第１配線５上の絶縁性バリア膜７、保護絶縁膜２４、およびハードマスク膜１２はＳｉＮ膜で同一材料として抵抗変化素子の周囲を一体化し保護することで、界面の密着性が向上し、吸湿性や耐水性、酸素脱離耐性を向上でき、素子の歩留まりと信頼性を向上することができる。
【０１００】
次に、保護絶縁膜２４上に、プラズマＣＶＤ法を用いて層間絶縁膜１５（例えば、シリコン酸化膜、膜厚５００ｎｍ）を堆積する（ステップＢ６；図５（Ｃ））。
【０１０１】
次に、ＣＭＰを用いて、層間絶縁膜１５を平坦化する（ステップＢ７；図６（Ａ））。
【０１０２】
ここで、層間絶縁膜１５の平坦化では、層間絶縁膜１５の頂面から約３５０ｎｍを削り取り、残膜を約１５０ｎｍとすることができる。このとき、層間絶縁膜１５のＣＭＰでは、一般的な、コロイダルシリカ、あるいはセリア系のスラリーを用いて研磨することができる。なお、実施例２では、層間絶縁膜１５の平坦化によって、ハードマスク膜２３が露出し、ハードマスク膜２３及び保護絶縁膜２４も平坦化される。
【０１０３】
次に、ハードマスク膜２３及び保護絶縁膜２４を含む層間絶縁膜１５上に、エッチングストッパ膜１６（例えば、ＳｉＮ膜、膜厚５０ｎｍ）、層間絶縁膜１７（例えば、シリコン酸化膜；膜厚３００ｎｍ）をこの順に堆積する（ステップＢ８；図６（Ｂ）参照）。
【０１０４】
ステップＢ８において、エッチングストッパ膜１６及び層間絶縁膜１７は、プラズマＣＶＤ法を用いて堆積することができる。
【０１０５】
次に、デュアルダマシン法のビアファースト法を用いて、第２配線（図３の１８ａ、１８ｂ）及びプラグ（図３の１９ａ、１９ｂ）を形成する。
【０１０６】
ビアファースト法では、まず、層間絶縁膜１７上に、プラグ（図３の１９ａ、１９ｂ）用の下穴７１ａ、７１ｂを形成するためのフォトレジスト（図示せず）を形成する。その後、当該フォトレジストをマスクとしてドライエッチングすることにより、層間絶縁膜１７、エッチングストッパ膜１６、及びハードマスク膜２３にプラグ（図３の１９ａ）用の下穴７１ａを形成するとともに、同時に、層間絶縁膜１７、エッチングストッパ膜１６、及び層間絶縁膜１５にプラグ（図３の１９ｂ）用の下穴７１ｂを形成する。その後、酸素プラズマアッシングと有機剥離を行うことで、フォトレジストを除去する（ステップＢ９；図９（Ａ））。
【０１０７】
ステップＢ９において、ドライエッチングでは、下穴７１ａの底のハードマスク膜１２、及び下穴７１ｂの底の保護絶縁膜２４で停止するように、エッチング条件と時間を調節する。このとき、ドライエッチングでは、下穴７１ａ、７１ｂの底のハードマスク膜１２、保護絶縁膜２４上またはその内部で停止されるため、それぞれの下穴７１ａ、７１ｂを、別レチクルを用いて各々パターニングし、異なるドライエッチング条件を用いて形成してもよい。
【０１０８】
次に、層間絶縁膜１７上に、第２配線（図３の１８ａ、１８ｂ）用の配線溝７２ａ、７２ｂを形成するためのフォトレジスト（図示せず）を形成する。その後、当該フォトレジストをマスクとしてドライエッチングすることにより、層間絶縁膜１７及びエッチングストッパ膜１６に第２配線（図３の１８ａ、１８ｂ）用の配線溝７２ａ、７２ｂを形成する。その後、酸素プラズマアッシングと有機剥離を行うことで、フォトレジストを除去する（ステップＢ１０；図９（Ｂ））。
【０１０９】
ステップＢ１０において、下穴７１ａ、７１ｂの底にはＡＲＣ（Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ  Ｃｏａｔｉｎｇ；反射防止膜）などを埋め込んでおくことで、下穴７１ａ、７１ｂの底の突き抜けを防止することができる。
【０１１０】
また、ステップＢ１０において、下穴７１ａ、７１ｂの底はハードマスク膜１２、保護絶縁膜２４によって保護されているため、酸素プラズマアッシングによる酸化ダメージを受けることがない。
【０１１１】
次に、下穴７１ａの底のハードマスク膜１２をエッチングするとともに、下穴７１ｂの底の保護絶縁膜２４、絶縁性バリア膜７をエッチングすることで、下穴７１ａから第２上部電極１１を露出させるとともに、下穴７１ｂから第１配線５ｂを露出させる。その後、配線溝７２ａ、７２ｂ及び下穴７１ａ、７１ｂ内にバリアメタル２０ａ、２０ｂ（例えば、Ｔａ、膜厚５ｎｍ）を介して第２配線１８ａ、１８ｂ（例えば、Ｃｕ）及びプラグ１９ａ、１９ｂ（例えば、Ｃｕ）を同時に形成する。その後、第２配線１８ａ、１８ｂを含む層間絶縁膜１７上に絶縁性バリア膜２１（例えば、ＳｉＮ膜）を堆積する（ステップＢ１１；図３参照）。
【０１１２】
ステップＢ１１において、第２配線１８ａ、１８ｂの形成は、下層配線形成と同様のプロセスを用いることができる。このとき、プラグ１９ａの底径は、絶縁性バリア膜７の開口部径よりも小さくしておくことが好ましい。本実施形態では、例えばプラグ１９ａの底径は２４０ｎｍ、絶縁性バリア膜７の開口部径は４００ｎｍとする。また、抵抗変化素子２５の下部電極を兼ねる第１配線５ａの幅は、絶縁性バリア膜７の開口部径よりも大きいことが好ましい。さらに、バリアメタル２０ａと第２上部電極１１を同一材料とすることでプラグ１９と第２上部電極１１の間の接触抵抗を低減し、素子性能を向上（ＯＮ時の抵抗変化素子２５の抵抗を低減）させることができるようになる。
【０１１３】
（実施形態５）
上述のように、Ｔａを主成分とする酸化物はスパッタリング法以外にもアトミックレイヤーデポジション法（ＡＬＤ法）を用いて形成することもできる。例えばＴａ２Ｏ５膜の形成方法の例を以下に示す。
【０１１４】
まず、Ｔａ２Ｏ５膜をフロー型反応器３２５℃にて成長させる。例えば原料はタンタルペンタクロリド（ＴａＣｌ５）及びタンタルペンタエトキシド（Ｔａ（ＯＣ２Ｈ５）５）に酸化剤を加える形成することができる。ＴａＣｌ５はそれを９０℃に、そしてＴａ（ＯＣ２Ｈ５）５は１０５℃にそれぞれ加熱することによって反応器内にて気化させる。Ｔａ２Ｏ５膜の成長は交互のＴａＣｌ５及びＴａ（ＯＣ２Ｈ５）５のパルスにより成長させる。パルスの継続時間は、例えば、０．５ｓ（ＴａＣｌ５）及び１．０ｓ（Ｔａ（ＯＣ２Ｈ５）５）とすることができる。
【０１１５】
そして、続く洗浄時間はそれぞれ０．２ｓ及び１．０ｓとする。堆積温度は２７５〜３２５℃とする。
【０１１６】
膜は例えば０．０１５ｎｍ／サイクル（２７５℃）及び０．０６ｎｍ／サイクル（３２５℃）の速度で成長する。サイクルを繰り返すことで所望の膜厚を得ることができる。適当な酸化剤としては酸素、オゾン、二酸化窒素、一酸化窒素、水蒸気、過酸化水素、ギ酸、酢酸、無水酢酸等を用いて反応を促進することができる。
【０１１７】
（実施例１）
実施形態４に示した方法により形成した抵抗変化素子の断面ＴＥＭ観察結果を図８に示す。酸化チタン膜とイオン伝導層が銅の上面に直接積層されていることがわかる。
【０１１８】
このようにして形成した抵抗変化素子の上部電極１０側に−５Ｖの電圧を印加することでフォーミングし、１００Ωに（低抵抗化）した。同じく上部電極１０側に正電圧を印加した場合のＩ−Ｖ特性を図９に示す。約０．５Ｖにおいて低抵抗状態（約１００Ω）から高抵抗状態（約１ＧΩ）変化することを確認した。図１０に８インチウェハ上に試作した抵抗変化素子における、低抵抗状態（ＯＦＦ状態）と高抵抗状態（ＯＮ状態）の抵抗値の正規分布を示す。十分に高いオン／オフ抵抗比が得られていることが確認できる。
【０１１９】
１０６以上のオンオフ抵抗比を実現するためには、酸化チタン膜の膜厚が４ｎｍ以下であることが好ましい。また、配線の酸化を抑制できていれば、酸化チタン膜の膜厚を可能な限り薄くしても構わない。
【０１２０】
上記では好適な実施形態又は実施例に関連付けして本発明を説明したが、これら実施形態および実施例は単に例を挙げて発明を説明するためのものであって、これらに限定することを意味するものではない。
【０１２１】
例えば、本発明者によってなされた発明の背景となった利用分野であるＣＭＯＳ回路を有する半導体製造装置技術に関して詳しく説明し、半導体基板上の銅配線上部に抵抗変化素子を形勢する例について説明したが、本発明はそれに限定されるものではなく、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、フラッシュメモリ、ＦＲＡＭ（Ｆｅｒｒｏ  Ｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、抵抗変化型メモリ、バイポーラトランジスタ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、あるいはそれらを同時に掲載したボードやパッケージの銅配線上へも適用することができる。また、本発明は半導体装置への、電子回路装置、光回路装置、量子回路装置、マイクロマシン、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）などの接合にも適用することができる。また、本発明ではスイッチ機能での実施例を中心に説明したが、不揮発性と抵抗変化特性の双方を利用したメモリ素子などに用いることもできる。
【０１２２】
また、製造後の状態からも本発明による基板の接合方法を確認することができる。具体的には、デバイスの断面をＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ；透過型電子顕微鏡）観察することで、銅からなる下部電極、酸化チタン膜、イオン伝導層、上部電極を確認する。また、他にも、多層配線に銅配線が用いられていることを確認し、抵抗変化素子が搭載されている場合には、抵抗変化素子の下面が銅配線であり、銅配線が下部電極を兼ねている状態で、酸化チタン膜及びイオン伝導層の存在を観察することで確認することができる。さらにＴＥＭに加えＥＤＸ（Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  Ｓｐｅｃｔｒｏｓｃｏｐｙ；エネルギー分散型Ｘ線分光法）、ＥＥＬＳ（Ｅｌｅｃｔｒｏｎ  Ｅｎｅｒｇｙ−Ｌｏｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ；電子エネルギー損失分光法）などの組成分析を行うことで、使用材用の確認をすることができる。さらに、同じく組成分析を行うことで、銅配線上の絶縁性バリア膜と抵抗変化素子の保護膜が同一材料であるかを特定することができる。
【０１２３】
この出願は、２００９年６月２５日に出願された日本出願特願２００９−１５０７７８を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【０１２４】
以上、実施形態及び実施例を参照して本願発明を説明したが、本願発明は上記実施形態及び実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【０１２５】
１０１  下部電極（銅）
１０２ａ  チタン膜
１０２ｂ  酸化チタン膜
１０３  イオン伝導層
１０４  上部電極
１  半導体基板
２  層間絶縁膜
３  バリア絶縁膜
４  層間絶縁膜
５、５ａ、５ｂ  第１配線（配線、下部電極）
５ｃ  ＴａＮ／Ｒｕ積層下部電極（第２下部電極）
６、６ａ、６ｂ  バリアメタル
７  絶縁性バリア膜
８  酸化チタン膜
９  イオン伝導層
１０  第１上部電極
１１  第２上部電極
１２  ハードマスク膜
１３、２３、２８  ハードマスク膜（第２ハードマスク膜）
１４、１４´、２４、２９  保護絶縁膜
１５  層間絶縁膜
１６  エッチングストッパ膜
１７  層間絶縁膜
１８、１８ａ、１８ｂ  第２配線
１９、１９ａ、１９ｂ  プラグ
２０、２０ａ、２０ｂ  バリアメタル
２１  バリア絶縁膜
２２、２２´、２５、２６、３０、３１  抵抗変化素子
３２、３４  層間絶縁膜
３３  エッチングストッパ膜
３５  銅配線
３６  バリアメタル
３７  バリア絶縁膜
３８、４０  層間絶縁膜
３９  エッチングストッパ膜
４１  銅配線
４２  バリアメタル
４３  バリア絶縁膜
４４、４６  層間絶縁膜
４５  エッチングストッパ膜
４７  銅配線
４８  バリアメタル
４９  バリア絶縁膜
５０、５２  層間絶縁膜
５１  エッチングストッパ膜
５３  銅配線
５４  バリアメタル
５５  バリア絶縁膜
５６、５８  層間絶縁膜
５７  エッチングストッパ膜
５９  銅配線
６０  バリアメタル
６１  バリア絶縁膜
６２  シリコン酸化膜
６３  シリコン窒化酸化膜
６４  ＡｌＣｕ配線
６５、６６  Ｔｉ／ＴｉＮ膜
６７  タングステンプラグ
６８  ＴｉＮ膜
７０  選択トランジスタ
７１ａ、７１ｂ  ビアホール
７２ａ、７２ｂ  溝
【図１】
0005527321.tif 000002
【図２】
0005527321.tif 000003
【図３】
0005527321.tif 000004
【図４】
0005527321.tif 000005
【図５】
0005527321.tif 000006
【図６】
0005527321.tif 000007
【図７】
0005527321.tif 000008
【図８】
0005527321.tif 000009
【図９】
0005527321.tif 000010
【図１０】
0005527321.tif 000011