(57)【特許請求の範囲】
【請求項１】
基板上に設けられ、ソース領域またはドレイン領域として機能する一対の不純物領域と、チャネル形成領域と、を含む半導体層と、
前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記チャネル形成領域上に設けられたゲート電極と、
前記一対の不純物領域、及び前記ゲート電極を覆うように設けられた第１の層間絶縁膜と、
前記第１の層間絶縁膜を介してゲート電極上に設けられた第２の層間絶縁膜と、を有し、
前記一対の不純物領域は、前記ゲート電極形成後の不純物元素の添加、及び、前記第１及び第２の層間絶縁膜形成後の波長λのレーザビーム照射による活性化により形成され、
前記第１の層間絶縁膜の有する屈折率をｎ１、前記第２の層間絶縁膜の有する屈折率をｎ２、前記半導体層の有する屈折率、及び消衰係数をそれぞれｎＳｉ、ｋＳｉ、前記ゲート電極の有する屈折率、及び消衰係数をそれぞれｎＧＥ、ｋＧＥとしたときに、
前記第１の層間絶縁膜の光学膜厚ｄ１が、式（１）で表され、
前記第２の層間絶縁膜の光学膜厚ｄ２が、式（２）で表されることを特徴とする半導体装置。
【数１】
0005411456.tif 000010
（ただし、式（１）において、φ１は、（ｎＳｉ−ｉｋＳｉ−ｎ１）／（ｎＳｉ−ｉｋＳｉ＋ｎ１）の偏角を示す。また、ｍは自然数を表し、｜Δ｜＜１０ｎｍである。）
【数２】
0005411456.tif 000011
（ただし、式（２）において、φ２は、（ｎＧＥ−ｉｋＧＥ−ｎ２）／（ｎＧＥ−ｉｋＧＥ＋ｎ２）の偏角を示す。また、ｍは自然数を表し、｜Δ｜＜１０ｎｍである。）
【請求項２】
基板上に設けられ、ソース領域またはドレイン領域として機能する一対の不純物領域と、チャネル形成領域と、を含む半導体層と、
前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記チャネル形成領域上に設けられたゲート電極と、
前記ゲート電極の側面に設けられたサイドウォール絶縁層と、
前記一対の不純物領域、前記サイドウォール絶縁層、及び前記ゲート電極を覆うように設けられた第１の層間絶縁膜と、
前記第１の層間絶縁膜を介して前記ゲート電極上に設けられた第２の層間絶縁膜と、を有し、
前記一対の不純物領域は、前記ゲート電極形成後の不純物元素の添加、及び、前記第１及び第２の層間絶縁膜形成後の波長λのレーザビーム照射による活性化により形成され、
前記第１の層間絶縁膜の有する屈折率をｎ１、前記第２の層間絶縁膜の有する屈折率をｎ２、前記半導体層の有する屈折率、及び消衰係数をそれぞれｎＳｉ、ｋＳｉ、前記ゲート電極の有する屈折率、及び消衰係数をそれぞれｎＧＥ、ｋＧＥとしたときに、
前記第１の層間絶縁膜の光学膜厚ｄ１が、式（３）で表され、
前記第２の層間絶縁膜の光学膜厚ｄ２が、式（４）で表されることを特徴とする半導体装置。
【数３】
0005411456.tif 000012
（ただし、式（３）において、φ１は、（ｎＳｉ−ｉｋＳｉ−ｎ１）／（ｎＳｉ−ｉｋＳｉ＋ｎ１）の偏角を示す。また、ｍは自然数を表し、｜Δ｜＜１０ｎｍである。）
【数４】
0005411456.tif 000013
（ただし、式（４）において、φ２は、（ｎＧＥ−ｉｋＧＥ−ｎ２）／（ｎＧＥ−ｉｋＧＥ＋ｎ２）の偏角を示す。また、ｍは自然数を表し、｜Δ｜＜１０ｎｍである。）
【請求項３】
請求項１又は請求項２において、
前記第２の層間絶縁膜は、前記第１の層間絶縁膜を介して前記一対の不純物領域上に、コンタクトホールを有することを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１の層間絶縁膜は、前記第２の層間絶縁膜のエッチングストッパーとして機能することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１の層間絶縁膜は、窒化酸化珪素または窒化珪素で形成され、
前記第２の層間絶縁膜は、酸化窒化珪素または酸化珪素で形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）の高集積に伴い、ＬＳＩを構成する個々の素子（例えばトランジスタ）の微細化が必須となる。しかしながら、トランジスタを微細化するため素子寸法を小さくしていくと、短チャネル効果と呼ばれる問題が顕著となる。短チャネル効果が起きると、しきい値電圧が低下する、リーク電流が増大するなど、素子の信頼性が低下してしまう。
【０００３】
短チャネル効果を抑制する対策の１つとして、活性層またはゲート絶縁膜の薄膜化が検討されているが、活性層を薄膜化すると、ソース領域及びドレイン領域の抵抗増大が懸念される。そこで、ソース領域及びドレイン領域の低抵抗化、または、ドーピングによるダメージの回復等の手段として、レーザアニールを適用する場合がある。
【０００４】
従来のプロセスでは、基板上の活性層に不純物をドープした後、ゲート電極及び、活性層が露出した状態で、基板全面にレーザアニールが行われていた。また、ゲート電極及び活性層上に絶縁膜を形成し、当該絶縁膜を介して基板全面をレーザアニールする方法も知られている。（例えば特許文献１）。
【特許文献１】特開２０００−３２３７１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ゲート電極にレーザビームを直接照射すると、ゲート電極に歪みや酸化のダメージが入る問題があった。また、活性層にレーザを直接照射すると、活性層の表面荒れが起こってしまい、問題であった。
【０００６】
また、ソース領域またはドレイン領域上に膜厚の厚い絶縁膜を形成し、当該絶縁膜を介してレーザアニールする方法では、活性化の効率が悪くなる傾向があった。
【０００７】
さらに、本発明者らが、微細構造つまり、半導体層及びゲート絶縁膜が薄膜化された構造に、上記手法を導入したところ、ゲート電極直下の半導体膜が消失しやすいという問題が発生した。図１２にガラス基板上に形成した薄膜の半導体膜へレーザ光を照射した薄膜トランジスタ（以下、ＴＦＴ）のＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）写真を示す。なお、図１２（Ｂ）は、図１２（Ａ）の部分拡大写真である。図１２において、点線で囲んだ円で示すように、図１２で観察したＴＦＴは、ゲート電極と重なる領域のゲート絶縁膜及び半導体膜が消失している。
【０００８】
ここで、図１２におけるＴＦＴの作製工程を以下に示す。まず、ガラス基板３０１上に下地絶縁膜３０２となる膜厚１００ｎｍの酸化窒化珪素膜を形成し、下地絶縁膜上に膜厚２５ｎｍの島状の半導体膜３０３を形成した。そして、島状半導体膜３０３上に膜厚５ｎｍのゲート絶縁膜と、ゲート絶縁膜上を介して島状半導体膜上に、膜厚３０ｎｍの窒化タンタルと膜厚１３０ｎｍのタングステンの積層構造からなるゲート電極３０５と、を順に形成した。その後、ゲート電極を覆うように酸化窒化珪素膜を成膜し、当該酸化窒化珪素膜をエッチングして、ゲート電極の側面にサイドウォール絶縁層３０６を形成した。
【０００９】
次いで、ゲート電極３０５及びサイドウォール絶縁層３０６をマスクとして、自己整合的に不純物（ここではリン）を導入し、島状の半導体膜３０３に一対の不純物領域を形成した後、基板全面にエキシマレーザを照射した。図１２は、エキシマレーザを照射後に、ＴＦＴの断面を観察したＴＥＭ写真である。
【００１０】
上述したように、図１２に示したＴＦＴは、ゲート電極と重なる領域のゲート絶縁膜及び半導体膜が消失している。本発明者らは、図１２の現象の原因を以下のように考察した。すなわち、レーザ光照射の際には、ソース領域及びドレイン領域の半導体膜のみでなく、ゲート電極も加熱される。微細構造のトランジスタにおいては、半導体膜が薄膜化されて熱容量が小さくなっている。また、ゲート絶縁膜も薄膜化されているため、ゲート電極下の半導体膜もゲート電極からの熱伝導により加熱される。半導体膜が薄膜化され熱容量が小さくなった状態で、ゲート電極である金属にレーザ光が吸収され発熱し、間接的に半導体膜を加熱したため、半導体膜の沸点を超えたものと推測される。
【００１１】
以上の問題に鑑み、本発明は、ゲート電極及び半導体層へダメージを与えることなく、レーザアニールを行うことができる半導体装置の作製方法を提供することを課題の一とする。
【課題を解決するための手段】
【００１２】
本発明の半導体装置は、半導体膜のソース領域またはドレイン領域として機能する一対の不純物領域上に、第１の層間絶縁膜を有し、ゲート電極上に第１の層間絶縁膜及び第２の層間絶縁膜を有している。また、第１の層間絶縁膜は、一対の不純物領域に照射される特定波長領域の光の反射率を減少させる光学膜厚で成膜され、第２の層間絶縁膜は、ゲート電極に照射される、前記特定波長領域の光の反射率を増大させる光学膜厚で成膜されている。
【００１３】
また、本発明の半導体装置は、半導体膜のソース領域またはドレイン領域として機能する一対の不純物領域上に、第１の層間絶縁膜を有し、ゲート電極上に第１の層間絶縁膜及び第２の層間絶縁膜を有している。第１の層間絶縁膜の有する屈折率をｎ１、第２の層間絶縁膜の有する屈折率をｎ２、半導体層の有する屈折率、及び消衰係数をそれぞれｎＳｉ、ｋＳｉ、ゲート電極の有する屈折率、及び消衰係数をそれぞれｎＧＥ、ｋＧＥとしたときに、第１の層間絶縁膜の光学膜厚ｄ１は、式（１）で表され、第２の層間絶縁膜の光学膜厚ｄ２が、式（２）で表される。
【００１４】
【数１】
0005411456.tif 000002
【００１５】
（ただし、式（１）において、φ１は、（ｎＳｉ−ｉｋＳｉ−ｎ１）／（ｎＳｉ−ｉｋＳｉ＋ｎ１）の偏角を示す。また、ｍは自然数を表し、｜Δ｜＜１０ｎｍである。）
【００１６】
【数２】
0005411456.tif 000003
【００１７】
（ただし、式（２）において、φ２は、（ｎＧＥ−ｉｋＧＥ−ｎ２）／（ｎＧＥ−ｉｋＧＥ＋ｎ２）の偏角を示す。また、ｍは自然数を表し、｜Δ｜＜１０ｎｍである。）
【００１８】
また、本発明の半導体装置の作製方法は、基板上に島状半導体層を形成し、島状半導体層上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、ゲート電極をマスクとして、島状半導体層に一導電性を付与する元素を導入して、島状半導体層に、ソース領域またはドレイン領域として機能する一対の不純物領域と、一対の不純物領域の間に設けられたチャネル形成領域と、を形成し、一対の不純物領域、及びゲート電極上に、一対の不純物領域に照射される特定波長領域の光の反射率を減少させる光学膜厚で第１の層間絶縁膜を形成し、第１の層間絶縁膜上に、ゲート電極に照射される特定波長領域の光の反射率を増大させる光学膜厚で第２の層間絶縁膜を形成し、一対の不純物領域上の第２の層間絶縁膜に、第１の層間絶縁膜をエッチングストッパーとして、コンタクトホールを形成し、第１の層間絶縁膜上から一対の不純物領域上に、特定波長領域の波長を有するレーザビームを照射して、一対の不純物領域を選択的に活性化する。
【発明の効果】
【００１９】
本発明の半導体装置の作製方法は、絶縁膜を介して半導体層にレーザアニールを行うため、レーザ照射による半導体層の表面荒れを低減することができる。また、本発明の半導体装置の作製方法は、ソース領域またはドレイン領域を選択的に活性化することができるため、ゲート電極及びゲート電極の下に位置する半導体層へのダメージを回避することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。
【００２１】
（実施の形態１）
図１は、本発明に係る半導体装置の主要な構成を図示する。図１は、特に薄膜トランジスタの構成を示している。なお、ここで示す図面は一例であり、所望のレイアウトにより適宜変更されうるものとする。
【００２２】
図１に示す半導体装置は、基板１００上に下地絶縁膜として機能する絶縁膜１０２及び絶縁膜１０４を介して設けられた薄膜トランジスタを有している。薄膜トランジスタは、島状に設けられた半導体層１０６と、半導体層１０６上に設けられた絶縁層１１２と、当該絶縁層１１２を介して半導体層１０６上に設けられたゲート電極１２４と、ゲート電極上に設けられた第１の層間絶縁膜１２６と、第１の層間絶縁膜上に設けられた第２の層間絶縁膜１２８と、を有している。
【００２３】
ゲート電極１２４は、導電層１２０及び導電層１２２の積層構造で形成される。ここでは、ゲート電極１２４は、島状の半導体層１０６を横断するように設けられている。なお、図１ではゲート電極１２４を導電層１２０、１２２の２層の積層構造で形成する例を示すが、本発明はこの構成に限定されない。例えば、単層構造でもよいし、３層以上の積層構造としてもよい。
【００２４】
半導体層１０６とゲート電極１２４との間には絶縁層１１２が形成されている。絶縁層１１２はゲート絶縁層として機能する。なお、絶縁層１１２の膜厚は、１ｎｍ乃至１１０ｎｍ、好ましくは２ｎｍ乃至２０ｎｍとする。ゲート絶縁層を薄膜化すると、チャネル長の短いＴＦＴにおいて、短チャネル効果を抑制できるため、トランジスタを低電圧で高速に動作させることが可能になり好ましい。
【００２５】
半導体層１０６は、ソース領域又はドレイン領域として機能する一対の不純物領域１１０と、一対の不純物領域１１０の間に位置するチャネル形成領域１０８と、を有する。不純物領域１１０には、一導電型を付与する不純物元素が添加されている。なお、半導体層１０６の膜厚は、５ｎｍ乃至１５０ｎｍ、好ましくは１０ｎｍ乃至２５ｎｍとする。本実施の形態では、半導体層１０６は、膜厚１０ｎｍとする。
【００２６】
ゲート電極１２４上には、第１の層間絶縁膜１２６が形成されている。また、第１の層間絶縁膜１２６上には、第２の層間絶縁膜１２８が形成されている。ここで、第１の層間絶縁膜１２６は、一対の不純物領域１１０に対して、特定波長領域の光の反射率を減少させる光学膜厚で成膜されている。また、第２の層間絶縁膜１２８は、ゲート電極１２４に対して、特定波長領域の光の反射率を増大させる光学膜厚で成膜される。なお、第２の層間絶縁膜１２８は、コンタクトホールを有しており、一対の不純物領域１１０の上部に位置する第１の層間絶縁膜１２６の少なくとも一部が露出している。
【００２７】
次に、図１で示した半導体装置の作製方法の一例に関して、図面を用いて説明する。
【００２８】
はじめに、図２（Ａ）に図示する通り、絶縁表面を有する基板１００の片面に、下地絶縁膜を成膜する。下地絶縁膜の成膜方法は、プラズマＣＶＤ法や低圧ＣＶＤ法に代表されるＣＶＤ法、スパッタ法などの方法を用いればよい。また、基板１００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐えうるのであれば用いることが可能である。すなわち、耐熱性を有するプラスチック基板も基板１００として用いることが可能である。
【００２９】
下地絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜のいずれか一を用いる単層構造としてもよいし、これらを適宜積層する構造としても良い。なお、本明細書中において、酸化窒化珪素とは酸素の組成比が窒素の組成比よりも大きい物質のことを指し、窒素を含む酸化珪素ということもできる。また、本明細書中において、窒化酸化珪素とは窒素の組成比が酸素の組成比よりも大きい物質のことを指し、酸素を含む窒化珪素ということもできる。本実施の形態では下地絶縁膜として、膜厚３０ｎｍ以上１５０ｎｍ以下の窒化珪素からなる絶縁膜１０２、及び、膜厚２０ｎｍ以上１５０ｎｍ以下の酸化珪素からなる絶縁膜１０４を順に積層する構成とする。
【００３０】
次に、下地絶縁膜上に、半導体膜として、非晶質半導体膜を成膜する。半導体膜の成膜方法は、下地絶縁膜と同様に、ＣＶＤ法またはスパッタ法などの方法を用いればよい。本実施の形態では、プラズマＣＶＤ法を用い、１０ｎｍの非晶質珪素膜を成膜する。
【００３１】
なお、不純物の拡散を防ぐためのブロッキング膜として機能する下地絶縁膜は、必要に応じて設ければ良い。基板１００が不純物、特に移動し易い可動イオンを含むガラス基板である場合は、ガラスからの不純物が半導体膜に拡散することを防止するものであるが、基板１００として石英基板を用いた場合は、ブロッキング膜として機能する下地絶縁膜を設ける必要はない。
【００３２】
また、下地絶縁膜上に半導体膜を形成する際に、下地絶縁膜と半導体膜との界面が大気に曝されないようにすると、界面の汚染を防ぐことが可能となり、作製されるＴＦＴの特性のバラツキを低減させることができる。
【００３３】
なお、ガラスからの不純物拡散を防ぐブロッキング能力は酸化珪素膜よりも窒化珪素膜の方が高い。一方、半導体膜に接する下地絶縁膜との界面に発生する界面準位は窒化珪素膜よりも酸化珪素膜の方が少ない。従って、下地絶縁膜の構成は基板側に接する下地絶縁膜は窒化珪素膜が好ましく、半導体膜側に接する下地絶縁膜は酸化珪素膜が好ましい。なぜならば、窒化珪素膜が半導体膜に接すると界面準位が形成され、ＴＦＴを作製した場合に、下地絶縁膜と半導体膜間の界面準位に電荷がトラップされ、トラップされた電荷による電界の影響のため、しきい値電圧が大きく変動するためである。
【００３４】
なお、半導体膜は、本実施の形態では非晶質珪素を用いるが、多結晶珪素を用いてもよく、例えば、非晶質珪素膜成膜後、非晶質珪素膜にニッケル、パラジウム、ゲルマニウム、鉄、アルミニウム、パラジウム、スズ、鉛、コバルト、白金、銅、金等の元素を微量添加し、その後６５０℃で６分の熱処理を施すことによって、多結晶珪素膜を形成することができる。または、非結晶珪素に代えて、シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ（０＜ｘ＜０．１））なども用いてもよく、さらに単結晶がダイヤモンド構造であるシリコンカーバイトを用いることができる。また、これらの膜を適宜積層させても良い。
【００３５】
また、半導体膜として非晶質珪素膜を形成した後、非晶質珪素膜から水素を放出するために電気炉内で５００℃、１時間加熱してもよい。なお、水素を放出するのは、半導体膜にレーザビームを照射したときに半導体膜中の水素ガスが突沸し、半導体膜がアブレーションすることを防ぐためであり、半導体膜に含まれる水素が少なければ省略できる。
【００３６】
次いで、非晶質構造を有する半導体膜を、レーザ照射によって結晶化処理し、結晶構造を有する半導体膜を得る。なお、結晶化処理は、レーザ結晶化法に限られず、ＲＴＡやファーネスアニール炉等を利用した熱結晶化法、ニッケル等の触媒を用いた熱結晶化法等の方法を用いることができる。
【００３７】
結晶化の際のレーザ照射に用いるレーザ発振器としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、ＸｅＦ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした固体レーザ媒質を使った固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波の第２高調波〜第５高調波を適用するのが好ましい。
【００３８】
例えば、レーザ光として波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いる。例えば、繰り返し周波数１０Ｈｚ〜１００ＭＨｚ程度のパルスレーザ光を用いる。
【００３９】
なお、固体レーザや半導体レーザなどの発振波長は主に近赤外光より長波長であり、半導体層に吸収されないことが多い。その様なレーザ発振器を結晶化に用いる場合は、半導体層の上層、或いは下層に発振波長の光を吸収する光吸収層を設け、光吸収層からの熱伝導で間接的に半導体層を加熱する手段を取ることが可能である。光吸収層には、半導体層よりもレーザ波長の光吸収率が高い材料を用いるのが好ましい。また、さらに好ましくは、半導体層よりもレーザ波長の光吸収率が高く、かつ、融点・昇華点などの相変化温度が半導体層よりも高い材料が好ましい。このような光吸収層としては、Ｃｒ、Ｍｏ、Ｗ、Ｔｉなどの、半導体層への拡散が少なく且つ高融点の金属層や、アモルファスカーボンなどの無機層が挙げられる。
【００４０】
なお、光吸収層が半導体層と反応するおそれ、或いは光吸収層から不純物が拡散するおそれがある場合は、光吸収層と半導体層の間にバッファー層を設けることが望ましい。このようなバッファー層としては、酸化珪素膜、窒化珪素膜、酸窒化珪素膜、または、窒酸化珪素膜が挙げられる。
【００４１】
半導体膜を結晶化した後、フォトリソ技術を用いて選択的にエッチングを行い、半導体層１０６を得る（図２（Ａ））。エッチングにおけるレジストマスク形成を行う前には半導体層を保護するためにオゾン含有水溶液、または酸素雰囲気でのＵＶ照射によってオゾンを発生させて酸化膜を形成している。ここでの酸化膜はレジストのぬれ性を向上させる効果もある。
【００４２】
なお、半導体層１０６の膜厚を５０ｎｍ以下とする場合、５０ｎｍ以上の膜厚で半導体層を形成した後、該半導体層をエッチングして薄膜化してもよい。例えば、ドライエッチング法を用いて半導体層を薄膜化する場合は、Ｃｌ２、ＢＣｌ３、若しくはＳｉＣｌ４等の塩素系ガス、ＣＦ４、ＮＦ３、若しくはＳＦ６等のフッ素系ガス、又はＨＢｒガスを用いることができる。さらにＨｅ、Ａｒ、Ｘｅなどの不活性ガスを適宜加えてもよい。また、フッ素系ガスにＯ２ガスを加えてもよい。また、半導体層を部分的に変質させて、該変質した領域を選択的にエッチングすることもできる。半導体層の変質とは、例えば半導体層の酸化処理、窒化処理等を示し、所望の処理をしてエッチングしたい領域を変質させればよい。
【００４３】
なお、半導体層は、種々の結晶化法を用いる薄膜プロセスに換えて、絶縁表面に単結晶半導体層を設けたＳＯＩ基板を用いてもよい。この場合、絶縁表面に設けられた単結晶半導体層を用いて、半導体層１０６を形成することができる。
【００４４】
なお、必要があれば、選択的なエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、微量な一導電型を付与する不純物元素（例えば、ボロンまたはリン）のドーピングを、上記酸化膜を介して行う。上記酸化膜を介してドーピングを行った場合には、酸化膜を除去し、再度オゾン含有水溶液によって酸化膜を形成することが好ましい。
【００４５】
次いで、半導体層１０６の表面を覆って、ゲート絶縁層となる珪素を主成分とする絶縁層１１２を形成する。ここでは、絶縁層１１２を形成する前に、半導体層１０６の表面に形成された酸化膜を、フッ酸を含むエッチャントにより除去する。なお、工程数削減のため、半導体層１０６の表面に形成される酸化膜を除去せずに絶縁層１１２を形成しても良い。また、半導体層１０６の酸化膜を完全に除去する必要は特になく、薄く酸化膜を残していてもよい。半導体層１０６の表面に形成された酸化膜をオーバーエッチングして半導体層１０６を露呈させてしまうと、半導体層１０６の表面が不純物で汚染される恐れがある。絶縁層１１２の表面を洗浄した後、絶縁層１１２上に導電層を形成する。ここでは導電層として、導電層１１９、導電層１２１の積層構造を形成する（図２（Ｃ）参照）。
【００４６】
導電層１１９、１２１は、ＣＶＤ法やスパッタリング法により、導電材料を用いて形成する。導電材料としては、タンタル、タングステン、チタン、モリブデン、クロム、アルミニウム、銅、又はニオブ等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いることができる。また、リン等の一導電型を付与する不純物元素が添加された多結晶シリコン等の半導体材料を用いることもできる。なお、ここでは導電層１１９、１２１の積層構造を形成している例を示すが、絶縁層１１８上に形成する導電層は単層構造でもよい。導電層（導電層１１９及び導電層１２１の積層構造）は、膜厚５０ｎｍ乃至１０００ｎｍ、好ましくは１００ｎｍ乃至８００ｎｍ、より好ましくは２００ｎｍ乃至５００ｎｍの範囲で形成する。
【００４７】
本実施の形態では、導電層１１９として膜厚３０ｎｍの窒化タンタル層を形成し、導電層１２１として膜厚１７０ｎｍのタングステン層を形成する。
【００４８】
次に導電層１１９、導電層１２１を選択的にエッチングして、ゲート電極を形成する。ここでは、導電層１２１、導電層１１９を順にエッチングして、ゲート電極を形成する例を示す。
【００４９】
まず、導電層１２１を選択的にエッチングして、導電層１２２を形成する。導電層１２２は、基板全面に形成した導電層１２１を選択的にレジストマスクで覆い、当該レジストマスクに覆われていない部分をエッチングして形成することができる。
【００５０】
次に、導電層１２２をマスクとして導電層１１９を選択的にエッチングし、導電層１２０を形成する。これによって、導電層１２０及び導電層１２２の積層構造よりなる、ゲート電極１２４を形成することができる。また、ここで、ゲート電極１２４をマスクとして、絶縁層１１２をエッチングしても良い（図３（Ａ）参照）。
【００５１】
次いで、ゲート電極１２４をマスクとして、半導体に一導電型を付与する不純物元素（例えば、リン、ボロン等）、ここではリンを適宜添加して、ソース領域またはドレイン領域となる一対の不純物領域１１０を形成し、チャネル形成領域１０８を画定する（図３（Ｂ））。
【００５２】
次いで、一対の不純物領域１１０、及びゲート電極１２４を覆うように、第１の層間絶縁膜１２６を形成する。第１の層間絶縁膜１２６は、プラズマＣＶＤ法またはスパッタ法を用いて、窒化酸化珪素、または窒化珪素を材料として形成する。本実施の形態では、プラズマＣＶＤ法により酸化窒化珪素膜を形成した。
【００５３】
ここで、第１の層間絶縁膜１２６は、一対の不純物領域１１０に照射される特定波長領域の光の反射率を、減少させるような光学膜厚ｄ１で成膜されている。したがって、第１の層間絶縁膜１２６を形成することで、後の工程で波長λのレーザビームを照射した時に、当該レーザビームのエネルギーを効率よく一対の不純物領域１１０に吸収させることができる。具体的には、第１の層間絶縁膜１２６の有する屈折率をｎ１、半導体層１０６の有する屈折率、消衰係数をそれぞれｎＳｉ、ｋＳｉとしたときに、下記の数式（３）を満たすように形成する。
【００５４】
【数３】
0005411456.tif 000004
【００５５】
なお、数式（３）において、φ１は、半導体層１０６と、第１の層間絶縁膜１２６の界面での反射で生じる位相差を表し、φ１＝（ｎＳｉ−ｉｋＳｉ−ｎ１）／（ｎＳｉ−ｉｋＳｉ＋ｎ１）の偏角、として示される。また、数式（３）において、ｍは自然数を表し、Δは、計算結果のずれと成膜ばらつきの補正値を示し、｜Δ｜＜１０ｎｍである。
【００５６】
本実施の形態では、半導体層１０６として珪素膜が形成されているため、半導体層１０６の有する屈折率（ｎＳｉ）は、３．８５とし、消衰係数（ｋＳｉ）は３．５８とする。また、本実施の形態において、第１の層間絶縁膜１２６として、窒化酸化珪素膜が形成されているため、第１の層間絶縁膜１２６の有する屈折率（ｎ１）は１．９４とする。したがって、これらの値より、φ１は０．５３［ｒａｄｉａｎ］となる。
【００５７】
本実施の形態では、式（３）において、ｍ＝５として、第１の層間絶縁膜１２５の膜厚ｄ１を、４３２±Δｎｍ（但し｜Δ｜＜１０ｎｍ）とする。
【００５８】
次いで、第１の層間絶縁膜上に第２の層間絶縁膜１２８を形成する。第２の層間絶縁膜は、プラズマＣＶＤ法、またはスパッタ法を用いて、酸化窒化珪素、または酸化珪素を材料として形成する。本実施の形態では、プラズマＣＶＤ法により、酸化窒化珪素膜を形成した。
【００５９】
ここで、第２の層間絶縁膜１２８は、第１の層間絶縁膜１２６を介してゲート電極１２４に照射される特定波長領域の光の反射率を、増大させるような光学膜厚ｄ２で成膜されている。したがって、第２の層間絶縁膜を形成することで、後の工程で波長λのレーザビームを照射した時に、当該レーザビームのエネルギーによって、ゲート電極１２４、及び、ゲート電極１２４の下に存在する半導体層（特にチャネル形成領域１０８）へのダメージを防ぐことができる。具体的には、第２の層間絶縁膜１２８の有する屈折率をｎ２、ゲート電極１２４の有する屈折率及び消衰係数を、それぞれｎＧＥ、ｋＧＥとしたときに、下記の式（４）を満たすように形成する。ただし、ゲート電極が導電膜を積層した構造の場合は、積層された導電層のうち最上面に設けられた層（第１の層間絶縁膜１２６と接する層）の有する屈折率及び消衰係数をｎＧＥ、ｋＧＥとする。
【００６０】
【数４】
0005411456.tif 000005
【００６１】
なお、数式（４）において、φ２は、ゲート電極１２４と、第１の層間絶縁膜１２６の界面での反射で生じる位相差を表し、φ２＝（ｎＧＥ−ｉｋＧＥ−ｎ２）／（ｎＧＥ−ｉｋＧＥ＋ｎ２）の偏角、として示される。また、数式（４）において、ｍは自然数を表し、Δは、計算結果のずれと成膜ばらつきの補正値を示し、｜Δ｜＜１０ｎｍである。
【００６２】
本実施の形態では、第２の層間絶縁膜として、酸化窒化珪素膜が形成されているため、第２の層間絶縁膜１２８の有する屈折率（ｎ２）を、１．５１とする。また、本実施の形態において、ゲート電極１２４のうち、最上面（第１の層間絶縁膜１２５と接する面）には、タングステン膜が形成されているため、ｎＧＥを１．２、ｋＧＥを２とする。したがって、これらの値からφ２は１．４［ｒａｄｉａｎ］となる。
【００６３】
本実施の形態では、式（４）において、ｍ＝５として、第２の層間絶縁膜１２８の膜厚ｄ２を５４４±Δｎｍ（但し、｜Δ｜＜１０ｎｍ）とする。
【００６４】
次いで、第２の層間絶縁膜１２８にコンタクトホール１３０を形成する（図４（Ａ）参照）。コンタクトホール１３０は、第２の層間絶縁膜１２８の上にレジストパターンを形成し、このレジストパターンをマスクとして第２の層間絶縁膜１２８をエッチングすることにより形成される。また、コンタクトホール１３０は、一対の不純物領域１１０と重なる領域に位置するように形成されており、第１の層間絶縁膜１２５は、エッチングストッパーとして機能している。
【００６５】
その後、不純物元素を活性化するために、波長λのレーザビーム１３２の照射を行う（図４（Ｂ）参照）。レーザビーム１３２を照射する際は、レーザ発振器から射出されたレーザビームを、光学系によって、線状ビームに成形した後、線状の短軸方向に走査する。なお、レーザ発振器としては、ＸｅＣｌ、ＫｒＣｌ、ＫｒＦ、ＡｒＦ、ＸｅＦ等の各種エキシマレーザ発振器を好ましく用いることができる。
【００６６】
本実施の形態では、レーザビーム１３２として発振周波数３０Ｈｚ、波長３０８ｎｍ、出力２０Ｗ（６７０ｍＪ／ｐｕｌｓｅ）のＸｅＣｌレーザを使用した。また、光学系にてレーザビームを１３０ｍｍ×０．４ｍｍ幅の線状レーザに形成し、エネルギー密度を３００ｍＪ／ｃｍ２として、線状レーザの長軸方向と垂直な方向に１．０ｍｍ／ｓｅｃ．の速度でステージを移動しながら、基板１００の全面にレーザビームを照射した。
【００６７】
ここで、一対の不純物領域１１０上には、半導体層１０６に直接レーザビームを照射した場合と比較して、レーザビーム１３２の反射率を減少させる膜厚ｄ１で、第１の層間絶縁膜１２６が形成されている。これによって、照射されたレーザビーム１３２のエネルギーを効率よくソース領域及びドレイン領域となる一対の不純物領域１１０の活性化に用いることができる。また、ゲート絶縁層となる絶縁層１１２と、レーザ照射の際にキャップ膜として機能する第１の層間絶縁膜１２６とは、別々の層で形成されているため、絶縁層１１２の膜厚は、レーザビームの波長によらずに自由に設定することができる。したがって、微細構造のＴＦＴにおいて、ゲート絶縁膜を薄膜化して短チャネル効果を抑制することができる。
【００６８】
さらに、第１の層間絶縁膜１２５を介してゲート電極１２４上には、当該第１の層間絶縁膜１２６を介してゲート電極１２４にレーザビームを照射した場合と比較して、レーザビームの反射率を増大させる膜厚ｄ２で、第２の層間絶縁膜１２８が形成されている。これによって、照射されたレーザビーム１３２のエネルギーがゲート電極１２４へ吸収されるのを抑制することができる。つまり、ゲート電極１２４上において、第１の層間絶縁膜１２５及び第２の層間絶縁膜１２８を積層させることで、レーザビーム１３２の反射膜として機能している。また、本発明の半導体装置では、ゲート電極上の反射膜が第１の層間絶縁膜と第２の層間絶縁膜の積層構造であるため、単層構造の反射膜を形成した場合と比較して、より高い反射率を有する反射膜とすることができる。
【００６９】
次いで第２の層間絶縁膜１２８上及びコンタクトホール１３０に導電膜（例えばＡｌ合金配線）を形成し、この導電膜をパターニングすることにより、ソース電極、ドレイン電極を形成する。以上の工程によりＴＦＴ（ｎチャネル型ＴＦＴ）が形成される。
【００７０】
なお本発明は、本実施の形態に示したＴＦＴ構造に限定されず、他の構造を有するＴＦＴに適用することも可能である。例えば、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。また本実施形態ではトップゲート型ＴＦＴを例として説明したが、例えば逆スタガ型ＴＦＴに適用することが可能である。
【００７１】
本発明の半導体装置の作製方法は、ＴＦＴのソース領域またはドレイン領域となる一対の不純物領域上に位置する第１の層間絶縁膜を、レーザビームの反射率を減少させる膜厚で形成することで、照射したレーザビームのエネルギーを効率よく一対の不純物領域へ吸収させることができる。一方で、チャネル形成領域上においては、第１の層間絶縁膜上に、レーザビームの反射率を増加させる膜厚で第２の層間絶縁膜を形成することで、レーザビームを照射した際のゲート電極に吸収されるエネルギーを縮小することができる。
【００７２】
また、本発明の半導体装置の作製方法において、レーザビームを照射する際に、半導体層が露出していないため、レーザビームの照射によって生じる半導体層の表面荒れを低減させることができる。さらに、ゲート電極に直接レーザビームを照射しないため、レーザビームによるゲート電極の歪みや、表面酸化を防止することができる。
【００７３】
また、本発明の半導体装置の作製方法を用いることにより、ゲート電極またはゲート電極直下の半導体膜に熱ダメージをあたえることなく、ソース領域及びドレイン領域となる一対の不純物領域を選択的に活性化することが可能となる。本発明は、微細化されたＴＦＴ、つまりゲート絶縁膜または、チャネル形成領域の半導体膜が薄膜されたＴＦＴにおいて特に有効である。
【００７４】
（実施の形態２）
本実施の形態では、上記実施の形態と異なる構成の半導体装置の例について、図面を用いて説明する。具体的には、上記実施の形態１の構成において、ゲート電極の構成が異なる例を示す。なお、上記実施の形態１と重複する構成は、簡略化及び一部省略して説明する。
【００７５】
本実施の形態に係る半導体装置の作製方法の一例に関して、図５を用いて説明する。
【００７６】
基板２００上に下地絶縁膜として機能する絶縁膜２０２及び絶縁膜２０４を介して島状の半導体層２０６を形成する。次に、半導体層２０６上にゲート絶縁層として機能する絶縁層２１８を形成する。次に、絶縁層２１８を介して半導体層２０６上にゲート電極２２４を形成する。ここでは、導電層２２０、導電層２２２の積層構造を形成する（図５（Ａ）参照）。ゲート電極２２４を形成するまでの工程は、上記実施の形態１で示した基板１００、絶縁膜１０２、１０４、半導体層１０６、絶縁層１１２、導電層１２０、１２２等の形成工程に準じるため、説明は省略する。
【００７７】
ゲート電極２２４をマスクとして第１の濃度の一導電型を付与する不純物元素を添加した後、ゲート電極２２４の側面にサイドウォール絶縁層２２６を形成する。
【００７８】
まず、ゲート電極２２４が埋め込まれるように、ゲート電極２２４を覆う絶縁層２１５を形成する（図５（Ｂ）参照）。次に、絶縁層２１５を選択的にエッチングして、ゲート電極２２４の側面にサイドウォール絶縁層２２６を形成する（図５（Ｃ）参照）。サイドウォール絶縁層２２６の形状は特に限定されないが、概略三角形状とするのが好ましい。また、サイドウォール絶縁層２２６は、後にＬＤＤ領域を形成する際にドーピング用マスクとして用いることができる。
【００７９】
次に、ゲート電極２２４及びサイドウォール絶縁層２２６をマスクとして第２の濃度の一導電型を付与する不純物元素を添加して、自己整合的に一対の高濃度不純物領域２１２と、一対の低濃度不純物領域２１０と、チャネル形成領域２０８を形成する（図６（Ａ）参照）。ここで、第１の濃度の不純物元素及び第２の濃度の不純物元素は、同じ導電型の不純物元素を添加し、例えばｎ型を付与する不純物元素であるリン（Ｐ）、ヒ素（Ａｓ）、ｐ型を付与する不純物元素であるボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等を添加することができる。
【００８０】
ここで形成される高濃度不純物領域２１２はソース領域又はドレイン領域として機能し、低濃度不純物領域２１０はＬＤＤ領域として機能する。なお、第１の濃度と比較して、第２の濃度を高くして不純物元素を添加する。よって、高濃度不純物領域２１２には、低濃度不純物領域２１０と比較して高い濃度の不純物元素が添加される。本実施の形態では、不純物元素としてｎ型を付与する元素であるリンをピーク濃度で約１×１０２１ｃｍ−３程度となるように添加する。
【００８１】
次いで、一対の高濃度不純物領域２１２、サイドウォール絶縁層２２６、及びゲート電極２２４を覆うように、第１の層間絶縁膜２２５を形成する（図６（Ｂ）参照）。第１の層間絶縁膜２２５は、プラズマＣＶＤ法またはスパッタ法を用いて、窒化酸化珪素、または窒化珪素を材料として形成する。
【００８２】
ここで、第１の層間絶縁膜２２５は、一対の高濃度不純物領域２１２に照射される特定波長領域の光の反射率を、減少させるような光学膜厚ｄ１で成膜されている。したがって、第１の層間絶縁膜を形成することで、後の工程で波長λのレーザビームを照射した時に、当該レーザビームのエネルギーを効率よく一対の高濃度不純物領域２１２に吸収させることができる。具体的には、第１の層間絶縁膜２２５の有する屈折率をｎ１、半導体層２０６の有する屈折率、消衰係数をそれぞれｎＳｉ、ｋＳｉとしたときに、下記の数式（５）を満たすように形成する。
【００８３】
【数５】
0005411456.tif 000006
【００８４】
なお、数式（５）において、φ１は、半導体層２０６と、第１の層間絶縁膜２２５の界面での反射で生じる位相差を表し、φ１＝（ｎＳｉ−ｉｋＳｉ−ｎ１）／（ｎＳｉ−ｉｋＳｉ＋ｎ１）の偏角、として示される。また、数式（５）において、ｍは自然数を表し、Δは、計算結果のずれと成膜ばらつきの補正値を示し、｜Δ｜＜１０ｎｍである。
【００８５】
次いで、第１の層間絶縁膜上に第２の層間絶縁膜２２８を形成する（図７（Ａ）参照）。第２の層間絶縁膜は、プラズマＣＶＤ法、またはスパッタ法を用いて、酸化窒化珪素、または酸化珪素を材料として形成する。
【００８６】
ここで、第２の層間絶縁膜２２８は、第１の層間絶縁膜２２５を介してゲート電極２２４に照射される特定波長領域の光の反射率を、増大させるような光学膜厚ｄ２で成膜されている。したがって、第２の層間絶縁膜を形成することで、後の工程で波長λのレーザビームを照射した時に、当該レーザビームのエネルギーによって、ゲート電極２２４、及び、ゲート電極２２４と重なる領域に位置する半導体層（特にチャネル形成領域２０８）へのダメージを防ぐことができる。具体的には、第２の層間絶縁膜２２８の有する屈折率をｎ２、ゲート電極２２４の有する屈折率及び消衰係数を、それぞれｎＧＥ、ｋＧＥとしたときに、下記の式（６）を満たすように形成する。ただし、ゲート電極が導電膜を積層した構造の場合は、積層された導電層のうち最上面に設けられた層（第１の層間絶縁膜と接する層）の有する屈折率及び消衰係数をｎＧＥ、ｋＧＥとする。
【００８７】
【数６】
0005411456.tif 000007
【００８８】
なお、数式（６）において、φ２は、ゲート電極１２４と、第１の層間絶縁膜１２５の界面での反射で生じる位相差を表し、φ２＝（ｎＧＥ−ｉｋＧＥ−ｎ２）／（ｎＧＥ−ｉｋＧＥ＋ｎ２）の偏角、として示される。また、数式（６）において、ｍは自然数を表し、Δは、計算結果のずれと成膜ばらつきの補正値を示し、｜Δ｜＜１０ｎｍである。
【００８９】
次いで、第２の層間絶縁膜２２８にコンタクトホール２３０を形成する（図７（Ｂ）参照）。コンタクトホール２３０は、第２の層間絶縁膜２２８の上にレジストパターンを形成し、このレジストパターンをマスクとして第２の層間絶縁膜２２８をエッチングすることにより形成される。また、コンタクトホール２３０は、一対の高濃度不純物領域２１２と重なる領域に位置するように形成されており、第１の層間絶縁膜２２５は、エッチングストッパーとして機能している。
【００９０】
その後、不純物元素を活性化するために、波長λのレーザビーム２３２の照射を行う（図７（Ｃ）参照）。レーザビーム２３２を照射する際は、レーザ発振器から射出されたレーザビームを、光学系によって、線状ビームに成形した後、線状の短軸方向に走査する。なお、レーザ発振器としては、ＸｅＣｌ、ＫｒＣｌ、ＫｒＦ、ＡｒＦ、ＸｅＦ等の各種エキシマレーザ発振器を好ましく用いることができる。
【００９１】
ここで、一対の高濃度不純物領域２１２上には、半導体層２０６に直接レーザビームを照射した場合と比較して、レーザビーム２３２の反射率を減少させる膜厚ｄ１で、第１の層間絶縁膜２２５が形成されている。これによって、照射されたレーザビーム２３２のエネルギーを効率よくソース領域及びドレイン領域となる一対の高濃度不純物領域２１２の活性化に用いることができる。なお、本発明の半導体装置の作成方法は、レーザビームのエネルギーを効率よく高濃度不純物領域に吸収させることができるため、一対の低濃度不純物領域２１０上にレーザビーム１３２を照射しなくても、高濃度不純物領域２１２に吸収されたエネルギーによって、低濃度不純物領域２１０を活性化することができる。
【００９２】
また、ゲート絶縁層となる絶縁層２１８と、レーザ照射の際にキャップ膜として機能する第１の層間絶縁膜２２５とは、別々の層で形成されているため、絶縁層２１８の膜厚は、レーザビームの波長によらずに設定することができる。したがって、微細構造のＴＦＴにおいて、ゲート絶縁膜を薄膜化して短チャネル効果を抑制することができる。
【００９３】
また、サイドウォール絶縁層２２６上に第１の層間絶縁膜２２５が形成されており、レーザビーム２３２を直接照射しないため、レーザビーム照射によっておこるサイドウォール絶縁層の膜はがれを防止することができる。
【００９４】
さらに、第１の層間絶縁膜２２５を介してゲート電極２２４上には、当該第１の層間絶縁膜２２５を介してゲート電極２２４にレーザビームを照射した場合と比較して、レーザビームの反射率を増大させる膜厚ｄ２で、第２の層間絶縁膜２２８が形成されている。これによって、照射されたレーザビーム２３２のエネルギーがゲート電極２２４へ吸収されるのを抑制することができる。つまり、ゲート電極２２４上において、第１の層間絶縁膜２２５及び第２の層間絶縁膜２２８は、レーザビーム２３２の反射膜として機能している。なお、本発明の半導体装置では、ゲート電極上の反射膜が第１の層間絶縁膜と第２の層間絶縁膜の積層構造であるため、単層構造の反射膜を形成した場合と比較して、より高い反射率を有する反射膜とすることができる。
【００９５】
次いで第２の層間絶縁膜２２８上及びコンタクトホール２３０に導電膜（例えばＡｌ合金配線）を形成し、この導電膜をパターニングすることにより、ソース電極、ドレイン電極を形成する。以上の工程によりＴＦＴ（ｎチャネル型ＴＦＴ）が形成される。
【００９６】
なお本発明は、本実施の形態に示したＴＦＴ構造に限定されず、他の構造を有するＴＦＴに適用することも可能である。
【００９７】
本発明の半導体装置の作製方法は、ＴＦＴのソース領域またはドレイン領域となる一対の不純物領域上に位置する第１の層間絶縁膜を、レーザビームの反射率を減少させる膜厚で形成することで、照射したレーザビームのエネルギーを効率よく一対の不純物領域へ吸収させることができる。一方で、チャネル形成領域上においては、第１の層間絶縁膜上に、レーザビームの反射率を増加させる膜厚で第２の層間絶縁膜を形成することで、レーザビームを照射した際のゲート電極に吸収されるエネルギーを縮小することができる。
【００９８】
また、本発明の半導体装置の作製方法において、レーザビームを照射する際に、半導体層が露出していないため、レーザビームの照射によって生じる半導体層の表面荒れを低減させることができる。さらに、ゲート電極に直接レーザビームを照射しないため、レーザビームによるゲート電極の歪みや、表面酸化を防止することができる。
【００９９】
また、本発明の半導体装置の作製方法を用いることにより、ゲート電極またはゲート電極直下の半導体膜に熱ダメージをあたえることなく、ソース領域及びドレイン領域となる一対の不純物領域を選択的に活性化することが可能となる。本発明は、微細化されたＴＦＴ、つまりゲート絶縁膜または、チャネル形成領域の半導体膜が薄膜されたＴＦＴにおいて特に有効である。
【０１００】
（実施の形態３）
本実施の形態では、上記実施の形態とは異なる半導体装置の作製方法の一例について、図面を用いて説明する。なお、上記実施の形態１または２と重複する構成は、簡略化及び一部省略して説明する。
【０１０１】
本実施の形態に係る半導体基板の作製方法について、図８を用いて説明する。
【０１０２】
図８（Ａ）に示す半導体基板６０１は清浄化されており、その表面から電界で加速された水素イオンを所定の深さに導入（注入）し、脆化層６０３を形成する。イオンの導入は、後の工程でベース基板に転置したときの、単結晶半導体層の厚さを考慮して行われる。当該単結晶半導体層の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとする。イオンを照射する際の加速電圧はこのような厚さを考慮して、半導体基板６０１に導入されるようにする。
【０１０３】
なお、半導体基板６０１としては、代表的には単結晶シリコン基板が適用される。その他に、単結晶ガリウムヒ素基板等を用いることができる。また、シリコン、ゲルマニウムガリウムヒ素等の多結晶からなる半導体基板、若しくは、シリコン、ゲルマニウムガリウムヒ素等が形成された基板を用いることも可能である。
【０１０４】
脆化層の形成に当たってはイオンを高ドーズ条件で照射する必要があり、半導体基板６０１の表面が粗くなってしまう場合がある。そのためイオンが照射される表面に窒化シリコン膜若しくは窒化酸化シリコン膜などによりイオン照射に対する保護膜を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
【０１０５】
次に、図８（Ｂ）で示すようにベース基板と接合を形成する面に接合層６０４として酸化シリコン膜を形成する。酸化シリコン膜としては、有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した脆化層６０３から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板から単結晶半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
【０１０６】
図８（Ｃ）はベース基板６００と半導体基板６０１の接合層６０４が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。そして、ベース基板６００と接合層６０４を密着させることにより接合が形成される。この接合はファン・デル・ワールス力が作用しており、ベース基板６００と半導体基板６０１とを圧接することで水素結合により強固な接合を形成することが可能である。
【０１０７】
良好な接合を形成するために、基板表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。
【０１０８】
なお、ベース基板６００は、絶縁表面を有する基板若しくは絶縁基板であり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板を適用される。その他に石英ガラス、シリコンウエハのような半導体基板も適用可能である。
【０１０９】
ベース基板６００と半導体基板６０１を、接合層６０４を介して貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板６００の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板６００及び半導体基板６０１の耐圧性を考慮して行う。
【０１１０】
図９において、ベース基板６００と半導体基板６０１を貼り合わせた後、熱処理を行い脆化層６０３を劈開面として半導体基板６０１とベース基板６００とを分離する。熱処理の温度は接合層６０４の成膜温度以上、ベース基板６００の耐熱温度以下で行うことが好ましい。例えば、４００℃乃至６００℃の熱処理を行うことにより、脆化層６０３に形成された微小な空洞の体積変化が起こり、脆化層６０３に沿って劈開することが可能となる。接合層６０４はベース基板６００と接合しているので、ベース基板６００上には半導体基板６０１と同じ結晶性の単結晶半導体層６０２が残存することとなる。
【０１１１】
以上、接合層６０４を半導体基板側に有する例を示したが、ベース基板６００と単結晶半導体層６０２との接合強度に問題が無ければ、接合層６０４は形成せず、ベース基板６００と単結晶半導体層６０２とを直接接合しても良い。または、接合層６０４をベース基板側に設けても良いし、ベース基板と半導体基板の双方に設けても良い。
【０１１２】
なお、ベース基板６００に接合層６０４を設ける場合、ベース基板６００と接合層６０４との間にはバリア層が設けられていることが好ましい。バリア層を設けることで、単結晶半導体層６０２をベース基板６００に接合した際に、ベース基板６００として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散して単結晶半導体層６０２が汚染されることを防ぐことができる。バリア層としては、例えば、窒化シリコン層と酸化シリコン層を積層することができる。なお、窒化シリコン層に換えて、窒化酸化シリコン層、窒化アルミニウム層、窒化酸化アルミニウム層を適用しても良い。
【０１１３】
次いで、本実施の形態で形成した半導体基板を用いた半導体装置について図１０と図１１を参照して説明する。図１０（Ａ）において、ベース基板６００に接合層６０４を介して単結晶半導体層６０２が設けられている。単結晶半導体層６０２の膜厚は５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとすることが好ましい。単結晶半導体層６０２の厚さは、図８で説明した脆化層６０３の深さを制御することにより適宜設定できる。単結晶半導体層６０２にはしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加してもよい。例えば、ｐ型不純物として硼素を５×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加されていても良い。ベース基板６００にはバリア層６０５として窒化シリコン層と酸化シリコン層が積層形成されている。
【０１１４】
次いで、単結晶半導体層６０２をエッチングして、半導体素子の配置に合わせて島状の単結晶半導体層６１３を形成する（図１０（Ｂ）参照）。
【０１１５】
次いで、図１０（Ｃ）に示すように、島状の単結晶半導体層６１３上に絶縁層６１２を形成し、該絶縁層６１２を介して島状の単結晶半導体層６１３上にゲート電極６２４を形成する。ここでは、導電層６２０、導電層６２２の積層構造とする。
【０１１６】
次いで、ゲート電極６２４をマスクとして、半導体に一導電型を付与する不純物元素（例えば、リン、ボロン等）、ソース領域またはドレイン領域となる一対の不純物領域６１０を形成し、チャネル形成領域６０８を画定する。
【０１１７】
次いで、一対の不純物領域６１０、及びゲート電極６２４を覆うように、第１の層間絶縁膜６２５を形成する（図１０（Ｄ））。第１の層間絶縁膜６２５は、一対の不純物領域６１０に照射される特定波長領域の光の反射率を、減少させるような光学膜厚ｄ１で成膜されている。したがって、第１の層間絶縁膜を形成することで、後の工程で波長λのレーザビームを照射した時に、当該レーザビームのエネルギーを効率よく一対の不純物領域６１０に吸収させることができる。具体的には、第１の層間絶縁膜１２５の有する屈折率をｎ１、島状の単結晶半導体層６１３の有する屈折率、消衰係数をそれぞれｎＳｉ、ｋＳｉとしたときに、下記の数式（７）を満たすように形成する。
【０１１８】
【数７】
0005411456.tif 000008
【０１１９】
なお、数式（７）において、φ１は、島状の単結晶半導体層６１３と、第１の層間絶縁膜６２５の界面での反射で生じる位相差を表し、φ１＝（ｎＳｉ−ｉｋＳｉ−ｎ１）／（ｎＳｉ−ｉｋＳｉ＋ｎ１）の偏角、として示される。また、数式（７）において、ｍは自然数を表し、Δは、計算結果のずれと成膜ばらつきの補正値を示し、｜Δ｜＜１０ｎｍである。
【０１２０】
次いで、第１の層間絶縁膜上に第２の層間絶縁膜６２８を形成する。第２の層間絶縁膜６２８は、第１の層間絶縁膜６２５を介してゲート電極６２４に照射される特定波長領域の光の反射率を、増大させるような光学膜厚ｄ２で成膜されている。したがって、第２層間絶縁膜を形成することで、後の工程で波長λのレーザビームを照射した時に、当該レーザビームのエネルギーによって、ゲート電極６２４、及び、ゲート電極６２４の下に存在する半導体層（特にチャネル形成領域６０８）へのダメージを防ぐことができる。具体的には、第２の層間絶縁膜６２８の有する屈折率をｎ２、ゲート電極６２４の有する屈折率及び消衰係数を、それぞれｎＧＥ、ｋＧＥとしたときに、下記の式（８）を満たすように形成する。ただし、ゲート電極が導電膜を積層した構造の場合は、積層された導電層のうち最上面に設けられた層（第１の層間絶縁膜と接する層）の有する屈折率及び消衰係数をｎＧＥ、ｋＧＥとする。
【０１２１】
【数８】
0005411456.tif 000009
【０１２２】
なお、数式（８）において、φ２は、ゲート電極６２４と、第１の層間絶縁膜６２５の界面での反射で生じる位相差を表し、φ２＝（ｎＧＥ−ｉｋＧＥ−ｎ２）／（ｎＧＥ−ｉｋＧＥ＋ｎ２）の偏角、として示される。また、数式（８）において、ｍは自然数を表し、Δは、計算結果のずれと成膜ばらつきの補正値を示し、｜Δ｜＜１０ｎｍである。
【０１２３】
次いで、上記実施の形態と同様に、第１の層間絶縁膜６２５をエッチングストッパーとして、一対の不純物領域６１０の直上に位置する第２の層間絶縁膜６２８にコンタクトホール６３０を形成した後、不純物元素を活性化するために、波長λのレーザビーム６３２の照射を行う（図１１）。
【０１２４】
その後、コンタクトホール６３０に合わせて配線を形成する。配線はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜で形成する。
【０１２５】
このように、ベース基板６００に接合された単結晶半導体層６０２を用いて電界効果トランジスタを作製することができる。本実施の形態に係る単結晶半導体層６０２は、結晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。
【０１２６】
また、本発明の半導体装置の作製方法は、ＴＦＴのソース領域またはドレイン領域となる一対の不純物領域上に位置する第１の層間絶縁膜を、レーザビームの反射率を減少させる膜厚で形成することで、照射したレーザビームのエネルギーを効率よく一対の不純物領域へ吸収させることができる。一方で、チャネル形成領域上においては、第１の層間絶縁膜上に、レーザビームの反射率を増加させる膜厚で第２の層間絶縁膜を形成することで、レーザビームを照射した際のゲート電極に吸収されるエネルギーを縮小することができる。
【０１２７】
また、本発明の半導体装置の作製方法において、レーザビームを照射する際に、半導体層が露出していないため、レーザビームの照射によって生じる半導体層の表面荒れを低減させることができる。さらに、ゲート電極に直接レーザビームを照射しないため、レーザビームによるゲート電極の歪みや、表面酸化を防止することができる。
【０１２８】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【０１２９】
（実施の形態４）
本発明に係る半導体装置は、ＣＰＵ（中央演算回路：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等の集積回路に適用することができる。本実施の形態では、上記実施の形態１または２に示した半導体装置を適用したＣＰＵの例に関して、図面を用いて以下に説明する。
【０１３０】
図１３に示すＣＰＵ３６６０は、基板３６００上に演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ）３６０１、演算回路用制御回路部（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）３６０２、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）３６０３、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）３６０４、タイミング制御部（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）３６０５、レジスタ（Ｒｅｇｉｓｔｅｒ）３６０６、レジスタ制御部（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）３６０７、バスインターフェース（Ｂｕｓ  Ｉ／Ｆ）３６０８、書き換え可能なＲＯＭ３６０９、ＲＯＭインターフェース（ＲＯＭ  Ｉ／Ｆ）３６２０を主に有している。また、ＲＯＭ３６０９及びＲＯＭインターフェース３６２０は、別チップに設けても良い。これらＣＰＵ３６６０を構成する様々な回路は、上記実施の形態１乃至４に示される薄膜トランジスタ、当該薄膜トランジスタを組み合わせたＣＭＯＳ回路、ｎＭＯＳ回路、ｐＭＯＳ回路等を用いて構成することが可能である。
【０１３１】
図１３に示すＣＰＵ３６６０は、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。したがって、本発明を適用するＣＰＵの構成は、図１３に示すものに限定されるものではない。
【０１３２】
バスインターフェース３６０８を介してＣＰＵ３６６０に入力された命令は、命令解析部３６０３に入力され、デコードされた後、演算回路用制御回路部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５に入力される。
【０１３３】
演算回路用制御回路部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５は、デコードされた命令に基づき、各種制御を行う。具体的に演算回路用制御回路部３６０２は、演算回路３６０１の駆動を制御するための信号を生成する。また、割り込み制御部３６０４は、ＣＰＵ３６６０のプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部３６０７は、レジスタ３６０６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ３６０６の読み出しや書き込みを行う。
【０１３４】
またタイミング制御部３６０５は、演算回路３６０１、演算回路用制御回路部３６０２、命令解析部３６０３、割り込み制御部３６０４、レジスタ制御部３６０７の駆動のタイミングを制御する信号を生成する。例えばタイミング制御部３６０５は、基準クロック信号ＣＬＫ１（３６２１）を元に、内部クロック信号ＣＬＫ２（３６２２）を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
【０１３５】
ここで、ＣＰＵ３６６０に適用することができるＣＭＯＳ回路の一例を示す（図１４参照）。ここで示すＣＭＯＳ回路は、基板８００上に絶縁層８０２、８０４を介して、ｎチャネルトランジスタ８１０及びｐチャネルトランジスタ８２０が形成されている。また、ｎチャネルトランジスタ８１０及びｐチャネルトランジスタ８２０を覆うように絶縁層８３０が形成され、該絶縁層８３０を介してトランジスタ８１０又はトランジスタ８２０と電気的に接続される導電層８４０が形成されている。また、トランジスタ８１０及びトランジスタ８２０は、導電層８４０により電気的に接続されている。
【０１３６】
基板８００は、絶縁表面を有する基板を用いればよい。例えばガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁層が形成された金属基板などを用いることができる。
【０１３７】
絶縁層８０２、８０４は、ＣＶＤ法やスパッタリング法やＡＬＤ法を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の材料を用いて形成する。絶縁層８０２、８０４は、基板８００からトランジスタ８１０及びトランジスタ８２０へアルカリ金属等が拡散して汚染されることを防ぐブロッキング層として機能する。また、基板８００の表面に凹凸がある場合、平坦化する層としても機能することができる。なお、絶縁層８０２、８０４は、基板８００からの不純物拡散や基板８００表面の凹凸が問題とならなければ、形成しなくともよい。また、ここでは下地絶縁層を２層構造としているが、単層構造でも、３層以上の積層構造としてもよい。
【０１３８】
トランジスタ８１０及びトランジスタ８２０は、上記実施の形態１または２で示したトランジスタを適用すればよい。なお、トランジスタ８１０及びトランジスタ８２０は、相異なる導電型を有するものとする。例えば、トランジスタ８１０をｎチャネルトランジスタとし、トランジスタ８２０をｐチャネルトランジスタで形成すればよい。
【０１３９】
絶縁層８３０は、ＣＶＤ法やスパッタリング法、ＡＬＤ法、塗布法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素若しくは窒素を含む無機絶縁材料や、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む絶縁材料、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機絶縁材料またはシロキサン樹脂等のシロキサン材料を用いて形成する。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、絶縁層８３０は、ＣＶＤ法やスパッタリング法、ＡＬＤ法を用いて絶縁層を形成した後、当該絶縁層に酸素雰囲気下又は窒素雰囲気下で高密度プラズマ処理を行うことにより形成してもよい。ここでは絶縁層８３０は単層構造の例を示すが、２層以上の積層構造としてもよい。また、無機絶縁層や、有機絶縁層を組み合わせて形成してもよい。
【０１４０】
導電層８４０は、ＣＶＤ法やスパッタリング法を用いて、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）等の金属元素、炭素（Ｃ）、シリコン（Ｓｉ）等の元素、又はこれらの元素を含む合金材料若しくは化合物材料を用いて、単層構造又は積層構造で形成する。アルミニウムを含む合金材料としては、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料があげられる。導電層８４０は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン層と窒化チタン層とバリア層の積層構造を採用することができる。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層８４０を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができるため好ましい。
【０１４１】
導電層８４０は、ソース電極又はドレイン電極として機能する。導電層８４０は、絶縁層８３０に形成された開口を介してトランジスタ８１０、トランジスタ８２０と電気的に接続される。具体的には、導電層８４０は、トランジスタ８１０のソース領域又はドレイン領域、トランジスタ８２０のソース領域又はドレイン領域と電気的に接続される。また、トランジスタ８１０のソース領域又はドレイン領域は、トランジスタ８２０のソース領域又はドレイン領域と、導電層８４０を間に介して電気的に接続される。以上により、ＣＭＯＳ回路を形成することができる。
【０１４２】
また、図１５には、画素部と、ＣＰＵ、その他の回路が同一基板に形成された表示装置、いわゆるシステムオンパネルを示す。基板３７００上に画素部３７０１、当該画素部３７０１が有する画素を選択する走査線駆動回路３７０２と、選択された画素にビデオ信号を供給する信号線駆動回路３７０３とが設けられている。走査線駆動回路３７０２、及び信号線駆動回路３７０３から引き回される配線によりＣＰＵ３７０４、その他の回路（例えばコントロール回路３７０５）が接続されている。なおコントロール回路にはインターフェースが含まれている。そして、基板の端部にＦＰＣ端子との接続部を設け、外部信号とのやりとりを行う。
【０１４３】
その他の回路としては、コントロール回路３７０５の他、映像信号処理回路、電源回路、階調電源回路、ビデオＲＡＭ、メモリ（ＤＲＡＭ、ＳＲＡＭ、ＰＲＯＭ）等を設けることができる。またこれら回路は、ＩＣチップにより形成し、基板上に実装してもよい。さらに必ずしも走査線駆動回路３７０２、及び信号線駆動回路３７０３を同一基板に形成する必要はなく、例えば走査線駆動回路３７０２のみを同一基板に形成し、信号線駆動回路３７０３をＩＣチップにより形成し、実装してもよい。
【０１４４】
なお、本実施の形態では、本発明に係る半導体装置をＣＰＵに適用する例を説明したが、本発明は特に限定されない。例えば、本発明に係る半導体装置は、有機発光素子、無機発光素子、又は液晶表示素子等を備えた表示装置の画素部及び駆動回路部等に適用することができる。また、その他、本発明を適用して、デジタルカメラ、カーオーディオなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（携帯電話機、携帯型ゲーム機等）、家庭用ゲーム機などの記録媒体を備えた画像再生装置などを作製することも可能である。
【０１４５】
本発明を適用した半導体装置は、作製過程において半導体膜やゲート電極へのダメージが回避されている。よって、歩留まり良く、信頼性の高い半導体装置を提供することが可能になる。
【０１４６】
（実施の形態５）
本実施の形態では、上記実施の形態で示した半導体装置の使用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して、図面を用いて以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によって、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップとも呼ばれる。
【０１４７】
本実施の形態で示す半導体装置の上面構造の一例について、図１６（Ａ）を参照して説明する。図１６に示す半導体装置２１８０は、メモリ部やロジック部を構成する複数の薄膜トランジスタ等の素子が設けられた薄膜集積回路２１３１と、アンテナとして機能する導電層２１３２を含んでいる。アンテナとして機能する導電層２１３２は、薄膜集積回路２１３１に電気的に接続されている。薄膜集積回路２１３１には、上記実施の形態１または２で示した本発明に係る薄膜トランジスタを適用することができる。
【０１４８】
また、図１６（Ｂ）、（Ｃ）に図１６（Ａ）の断面の模式図を示す。アンテナとして機能する導電層２１３２は、メモリ部及びロジック部を構成する素子の上方に設ければよく、例えば、上記実施の形態で示した薄膜トランジスタで構成された薄膜集積回路２１３１上方に、絶縁層２１３０を介してアンテナとして機能する導電層２１３２を設けることができる（図１６（Ｂ）参照）。他にも、アンテナとして機能する導電層２１３２を基板２１３３に別に設けた後、当該基板２１３３及び薄膜集積回路２１３１を、導電層２１３２が間に位置するように貼り合わせて設けることができる（図１６（Ｃ）参照）。図１６（Ｃ）では、絶縁層２１３０上に設けられた導電層２１３６とアンテナとして機能する導電層２１３２とが、接着性を有する樹脂２１３５中に含まれる導電性粒子２１３４を介して電気的に接続されている例を示す。
【０１４９】
なお、本実施の形態では、アンテナとして機能する導電層２１３２をコイル状に設け、電磁誘導方式または電磁結合方式を適用する例を示すが、本発明の半導体装置はこれに限られずマイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナとして機能する導電層２１３２の形状を適宜決めればよい。
【０１５０】
例えば、半導体装置２１８０における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０ＭＨｚ帯乃至９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよい。例えば、アンテナとして機能する導電層を線状（例えば、ダイポールアンテナ（図１７（Ａ）参照））、平坦な形状（例えば、パッチアンテナ（図１７（Ｂ）参照）またはリボン型の形状（図１７（Ｃ）、（Ｄ）参照））等に形成することができる。また、アンテナとして機能する導電層２１３２の形状は直線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
【０１５１】
アンテナとして機能する導電層２１３２は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１５２】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電層２１３２を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電層の形成の際は、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下の微粒子）を用いる場合、１５０℃乃至３００℃の温度範囲で焼成することにより硬化させて導電層を形成することができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
【０１５３】
本発明を適用した半導体装置は、作製過程でのゲート電極及び半導体膜へのダメージを抑えることができ、歩留まり良く信頼性の高い半導体装置を提供することが可能になる。また、本実施の形態のように、非接触でデータの入出力が可能で、且つ小型な半導体装置に適用することもできる。
【０１５４】
次に、本実施の形態に係る半導体装置の動作例について説明する。
【０１５５】
半導体装置２１８０は、非接触でデータを交信する機能を有し、高周波回路８１、電源回路８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路８６、他の回路の制御を行う制御回路８７、記憶回路８８およびアンテナ８９を有している（図１８（Ａ）参照）。高周波回路８１はアンテナ８９より信号を受信して、データ変調回路８６より受信した信号をアンテナ８９から出力する回路である。電源回路８２は受信信号から電源電位を生成する回路である。リセット回路８３はリセット信号を生成する回路である。クロック発生回路８４はアンテナ８９から入力された受信信号を基に各種クロック信号を生成する回路である。データ復調回路８５は受信信号を復調して制御回路８７に出力する回路である。データ変調回路８６は制御回路８７から受信した信号を変調する回路である。また、制御回路８７としては、例えばコード抽出回路９１、コード判定回路９２、ＣＲＣ判定回路９３および出力ユニット回路９４が設けられている。なお、コード抽出回路９１は制御回路８７に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３は判定されたコードに基づいて送信エラー等の有無を検出する回路である。図１８（Ａ）では、制御回路８７の他に、アナログ回路である高周波回路８１、電源回路８２を含んでいる。
【０１５６】
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９により無線信号が受信される。無線信号は高周波回路８１を介して電源回路８２に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置２１８０が有する各回路に供給される。また、高周波回路８１を介してデータ復調回路８５に送られた信号は復調される（以下、復調信号という）。さらに、高周波回路８１を介してリセット回路８３およびクロック発生回路８４を通った信号及び復調信号は制御回路８７に送られる。制御回路８７に送られた信号は、コード抽出回路９１、コード判定回路９２およびＣＲＣ判定回路９３等によって解析される。そして、解析された信号にしたがって、記憶回路８８内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４を通って符号化される。さらに、符号化された半導体装置２１８０の情報はデータ変調回路８６を通って、アンテナ８９により無線信号に載せて送信される。なお、半導体装置２１８０を構成する複数の回路においては、低電源電位（以下、ＶＳＳという）は共通であり、ＶＳＳはＧＮＤとすることができる。
【０１５７】
このように、通信手段（例えばリーダ／ライタ、又はリーダ或いはライタいずれかの機能を有する手段）から半導体装置２１８０に信号を送り、当該半導体装置２１８０から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
【０１５８】
また、半導体装置２１８０は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【０１５９】
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、通信手段３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図１８（Ｂ）参照）。なお、通信手段３２００は、例えばリーダ／ライタのように信号を読み取る機能及び信号を送信する機能を備えるもの、又は信号を読み取る機能或いは信号を送信するいずれかの機能のみを備えるものである。品物３２２０が含む半導体装置３２３０に通信手段３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に通信手段３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図１８（Ｃ）参照）。半導体装置３２３０、半導体装置３２５０としては、上述した半導体装置２１８０を適用することができる。このように、システムに本発明に係る半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、本発明に係る半導体装置は信頼性が高く、商品の検品等を確実に行うことも可能となる。
【０１６０】
なお、上述した以外にも本発明に係る半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１９を用いて説明する。
【０１６１】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１９（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図１９（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１９（Ｃ）参照）。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１９（Ｄ）参照）。書籍類とは、書物、本等を指す（図１９（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１９（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図１９（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図１９（Ｈ））。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。
【０１６２】
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置２１８０を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置２１８０を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置２１８０を設けることにより、偽造や盗難を防止することができる。また、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置２１８０の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。
【０１６３】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
【０１６４】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【図面の簡単な説明】
【０１６５】
【図１】本発明に係る半導体装置の主要な構成の例を示す図。
【図２】本発明に係る半導体装置の作製方法の例を示す図。
【図３】本発明に係る半導体装置の作製方法の例を示す図。
【図４】本発明に係る半導体装置の作製方法の例を示す図。
【図５】本発明に係る半導体装置の作製方法の例を示す図。
【図６】本発明に係る半導体装置の作製方法の例を示す図。
【図７】本発明に係る半導体装置の作製方法の例を示す図。
【図８】半導体基板の製造方法を説明する断面図。
【図９】半導体基板の製造方法を説明する断面図。
【図１０】半導体基板を用いた半導体装置の製造方法を説明する断面図。
【図１１】半導体基板を用いた半導体装置の製造方法を説明する断面図。
【図１２】従来の作製方法によって作製したＴＦＴの断面ＴＥＭ写真。
【図１３】本発明に係る半導体装置の一例を示すブロック図。
【図１４】本発明に係る半導体装置の一例を示す断面図。
【図１５】本発明に係る半導体装置の一例を示す斜視図。
【図１６】本発明に係る半導体装置の一例を示す上面図及び断面図。
【図１７】本発明に係る半導体装置に適用できるアンテナを説明する図。
【図１８】本発明に係る半導体装置の一例を示すブロック図及び使用形態の例を示す図。
【図１９】本発明に係る半導体装置の適用例を示す図。
【符号の説明】
【０１６６】
１００    基板
１０２    絶縁膜
１０４    絶縁膜
１０６    半導体層
１０８    チャネル形成領域
１１０    不純物領域
１１２    絶縁層
１１８    絶縁層
１１９    導電層
１２０    導電層
１２１    導電層
１２２    導電層
１２４    ゲート電極
１２５    層間絶縁膜
１２６    層間絶縁膜
１２８    層間絶縁膜
１３０    コンタクトホール
１３２    レーザビーム
２００      基板
２０２    絶縁膜
２０４    絶縁膜
２０６    半導体層
２０８    チャネル形成領域
２１０    低濃度不純物領域
２１２    高濃度不純物領域
２１５    絶縁層
２１８    絶縁層
２２０    導電層
２２２    導電層
２２４    ゲート電極
２２５    層間絶縁膜
２２６    サイドウォール絶縁層
２２８    層間絶縁膜
２３０    コンタクトホール
２３２    レーザビーム
３０１    ガラス基板
３０２    下地絶縁膜
３０３    半導体膜
３０５    ゲート電極
３０６    サイドウォール絶縁層
【図１】
0005411456.tif 000014
【図２】
0005411456.tif 000015
【図３】
0005411456.tif 000016
【図４】
0005411456.tif 000017
【図５】
0005411456.tif 000018
【図６】
0005411456.tif 000019
【図７】
0005411456.tif 000020
【図８】
0005411456.tif 000021
【図９】
0005411456.tif 000022
【図１０】
0005411456.tif 000023
【図１１】
0005411456.tif 000024
【図１３】
0005411456.tif 000025
【図１４】
0005411456.tif 000026
【図１５】
0005411456.tif 000027
【図１６】
0005411456.tif 000028
【図１７】
0005411456.tif 000029
【図１８】
0005411456.tif 000030
【図１９】
0005411456.tif 000031
【図１２】
0005411456.tif 000032