(57)【特許請求の範囲】
【請求項１】
ｎ型半導体層とｐ型半導体層との間に発光層を有する半導体積層体を形成する工程と、
前記半導体積層体の基板に実装される側とは反対側の光取り出し面を形成する一方の半導体層表面の電極形成予定領域を囲むように開口を有したレジストを、前記開口が前記レジストの積層方向に向かって閉塞するように形成する工程と、
前記レジストの上から前記半導体層表面に電極材料を鍔部が形成されるように積層する工程と、
前記レジストを除去する工程と、
前記除去工程の後、前記半導体層表面と前記鍔部とをエッチングすることにより、前記半導体層表面に第１凸部を有する第１凸領域を形成し、前記鍔部が除去されて露出した領域に前記第１凸部よりも低い第２凸部を有する第２凸領域を形成する工程と、
を有し、前記第２凸領域に隣接して配置されている前記電極材料からなる電極を備える半導体発光素子を製造することを特徴とする半導体発光素子の製造方法。
【請求項２】
前記第１凸領域と前記第２凸領域を形成する工程において、
前記第１凸部は前記電極材料と前記半導体積層体との界面よりも前記発光層側に基端が位置し、前記第２凸部は前記第１凸部の基端よりも前記界面側に基端が位置するように形成することを特徴とする請求項１に記載の半導体発光素子の製造方法。
【請求項３】
ｎ型半導体層とｐ型半導体層との間に発光層を有する半導体積層体を形成する工程と、
前記半導体積層体の基板に実装される側とは反対側の光取り出し面を形成する一方の半導体層表面に電極を形成する工程と、
前記電極の上面および側面を被覆するマスクを設け、前記半導体層表面をエッチングして第１凸部を有する第１凸領域を形成する工程と、
前記マスクを除去し、前記半導体層表面をさらにエッチングして前記第１凸部よりも高さの低い第２凸部を有する第２凸領域を形成する工程と、
をこの順に有することを特徴とする半導体発光素子の製造方法。
【請求項４】
前記第１凸領域と前記第２凸領域を形成する工程において、
前記第１凸部は前記電極と前記半導体積層体との界面よりも前記発光層側に基端が位置し、前記第２凸部は前記第１凸部の基端よりも前記界面側に基端が位置するように形成することを特徴とする請求項３に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子の製造方法に係り、特に、光取り出し効率を高めるために、光取り出し面に凹凸形状を形成した半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
従来、ＬＥＤ等の半導体発光素子において、光取り出し側の半導体層表面には、その一部に電極が形成されると共に、半導体層からの光取り出し効率を向上させるために、複数の凹凸形状が形成されることがある。例えば、特開２０００−１９６１５２号公報、特開２００５−５６７９号公報、特開２００３−６９０７５号公報、特開２００５−２４４２０１号公報、特開２００６−１４７７８７号公報に記載された技術が知られている。
【０００３】
特開２０００−１９６１５２号公報に記載された発光素子は、光取り出し側の半導体層表面に半球形状の凹凸が間隔をあけて多数形成され、その上に透明電極が形成され、その上にボンディングパッドが選択的に積層されている。凹凸を形成する方法は、以下の通りである。すなわち、所定間隔を空けて並設した複数のレジストを熱処理により溶融軟化させて、横断面が半円状の「半球形状」に変形したものを、光取り出し側の半導体層表面に転写することで、凹凸を形成する。
【０００４】
特開２００５−５６７９号公報に記載された発光素子は、光取り出し側の半導体層表面に、２次元周期構造の凹凸がエッチングによって形成されている。光取り出し側において、凹凸が形成されていない部分には、ｎ側電極とｐ側電極とが段差を有して形成されている。
【０００５】
特開２００３−６９０７５号公報に記載された発光素子は、窒化ガリウム系化合物半導体基板上に窒化ガリウム系化合物半導体が積層されてなり、窒化ガリウム系化合物半導体基板の素子を積層する面とは反対側の面に、凹凸がエッチングによって形成されている。この凹凸の上には電極が形成されている。
【０００６】
特開２００５−２４４２０１号公報に記載された発光素子は、光取り出し側の半導体層表面に、多数の細長い空隙が形成された多孔質構造と、その多孔質構造を取り囲む電極とを有している。この多孔質構造の形成方法は次の通りである。すなわち、ウェハよりなるサファイア基板の上にｎ型半導体層、活性層、ｐ型電子障壁層、ｐ型歪超格子層及びｐ型コンタクト層を順次形成し、開口状の光取り出し部の周縁となるようにｐ側オーミック電極を形成した後、各半導体層が積層されたウェハを、薬液に浸す。これにより、ｐ型コンタクト層の光取り出し部に多孔質構造が形成される。このとき、多孔質構造を取り囲む周縁部分にｐ側オーミック電極が残る。なお、多孔質構造の形成後、ｎ側電極がエッチングにより形成される。
【０００７】
特開２００６−１４７７８７号公報に記載された発光素子は、光取り出し側の半導体層表面に、基板の界面から生じた貫通転移を基点として結晶成長の際に自然発生する凹凸が形成されている。凹凸の上には電極が形成されている。
【０００８】
また、光取り出し側の面に凹凸が形成された発光素子において、光取り出し側の面とは反対側にｐ側電極およびｎ側電極が形成されたものが特開２００７−８８２７７号公報に記載されている。特開２００７−８８２７７号公報に記載された発光素子は、サファイア基板上に発光層を含む半導体が積層されてなり、サファイア基板の発光層が形成される面とは反対側の面（光取り出し側の面）に凸部を有している。この凸部は、型を用いて作製されたものであり、長周期毎に形成された比較的高い第１の凸部と、短周期毎に形成された比較的低い第２の凸部とが混在して構成されている。
【０００９】
なお、凹凸を電極直下の窒化物半導体層表面に形成することを前提とした発光素子が特開２００７−６７２０９号公報に記載されている。特開２００７−６７２０９号公報に記載された発光素子は、窒化ガリウム基板上に窒化ガリウム系化合物半導体が積層されてなり、窒化ガリウム基板の素子を積層する面とは反対側の面に凹凸が形成されている。この凹凸の形成方法は以下の通りである。すなわち、マクロな凹凸を研磨によって形成した後に、そこに重ねてミクロな凹凸をエッチングによって形成する。これにより、窒化物半導体とその上に積層される電極とのコンタクト抵抗を低下させて密着性を向上させることができる。
【００１０】
しかしながら、従来の技術には、以下に示すような問題点が存在した。
従来の技術は、半導体層からの光取り出し効率を向上させることを目的として、凹凸形状を設ける技術なので、光取り出し効率と合わせて光出力も高める場合には、以下に示すような問題が生じる。
例えば、半導体層表面に凸部を設けることで光出力を高めようとする場合には、凸の高さが高いほど、光出力は高くなる傾向がある。言い換えると、半導体層表面を深く掘る（削る、または、侵食する）ほど、光出力は高くなる傾向がある。
【００１１】
一方、特開２０００−１９６１５２号公報、特開２００５−５６７９号公報、特開２００３−６９０７５号公報、特開２００５−２４４２０１号公報、特開２００６−１４７７８７号公報に記載された発光素子では、光取り出し側の半導体層表面において、一様に凹凸形状が設けられている。したがって、光出力を高めようとして半導体層表面を深く掘るほど、電極が剥離し易くなる傾向にある。例えば、電極を形成した領域と、凸形状を設けた領域とを分離した発光素子では、光取り出し効率と合わせて光出力も高める場合には、電極に隣接する領域にまで凹凸形状を深く設ける必要があるので、電極が剥離し易くなる。したがって、光取り出し効率を向上させることを前提としつつ光出力を高くしようとする場合には、光取り出し側の面に形成される電極が剥離することを防止できる信頼性の高い素子が望まれている。
【００１２】
また、発光素子は、設計上、発光素子の配光性の制御も重要な要素となっている。例えば、特開２０００−１９６１５２号公報に記載された発光素子は、半導体層表面に形成された凹凸が、半球形状に形成されているので配光性が悪い。すなわち、凹凸から外側に放出される光のうち真上への光取り出し効率が弱くなる。したがって、光出力を高めるときに配光性が低下しない技術が要望される。
【００１３】
本発明は、前記した問題に鑑み創案されたものであり、信頼性が高く配光性が良好な半導体発光素子を製造する製造方法を提供することを課題とする。
【００１４】
前記課題を解決するために、本発明の第１の観点に係る半導体発光素子の製造方法は、ｎ型半導体層とｐ型半導体層との間に発光層を有する半導体積層体を形成する工程と、前記半導体積層体の基板に実装される側とは反対側の光取り出し面を形成する一方の半導体層表面の電極形成予定領域を囲むように開口を有したレジストを、前記開口が前記レジストの積層方向に向かって閉塞するように形成する工程と、前記レジストの上から前記半導体層表面に電極材料を鍔部が形成されるように積層する工程と、前記レジストを除去する工程と、前記除去工程の後、前記半導体層表面と前記鍔部とをエッチングすることにより、前記半導体層表面に第１凸部を有する第１凸領域を形成し、前記鍔部が除去されて露出した領域に前記第１凸部よりも低い第２凸部を有する第２凸領域を形成する工程と、を有し、前記第２凸領域に隣接して配置されている前記電極材料からなる電極を備える半導体発光素子を製造することを特徴とする。
【００１５】
また、前記課題を解決するために、本発明の第２の観点に係る半導体発光素子の製造方法は、ｎ型半導体層とｐ型半導体層との間に発光層を有する半導体積層体を形成する工程と、前記半導体積層体の基板に実装される側とは反対側の光取り出し面を形成する一方の半導体層表面に電極を形成する工程と、前記電極の上面および側面を被覆するマスクを設け、前記半導体層表面をエッチングして第１凸部を有する第１凸領域を形成する工程と、前記マスクを除去し、前記半導体層表面をさらにエッチングして前記第１凸部よりも高さの低い第２凸部を有する第２凸領域を形成する工程と、をこの順に有することを特徴とする。
【００１６】
かかる手順によれば、半導体発光素子の製造方法は、積層方向に向かって閉塞するような開口を有したレジストを形成する工程を有する。したがって、このように形成されたレジストの上から半導体層表面に電極材料を鍔部が形成されるように積層すると、開口から注入される電極材料は、半導体層表面においてレジストの側に薄く回りこみ、開口の大きさよりも広がった鍔状の領域を形成する。そして、電極材料が積層されたレジストを除去すると、半導体層表面の電極形成予定領域には、レジストの開口と同様な形状の断面を有する電極材料が残り、さらに、電極形成予定領域を取り囲むように電極材料からなる鍔状の領域が薄く形成される。そして、電極形成予定領域上の電極材料をマスクとして半導体層表面をエッチングすると、電極材料が全く形成されていない他の領域の方には早くから凸部が形成される。このとき、鍔状の領域では、徐々に薄い電極材料が除去され、半導体が露出されるようになり、やがて、凸部が遅れて形成される。これにより、高さの異なる２種類の凸部を形成することができる。その結果、２種類の凸部を形成するために２度のエッチングをする必要がないので製造工程を短縮することができる。
【００１７】
かかる手順によれば、半導体発光素子の製造方法は、電極材料が積層されたレジストを除去する工程を有するので、この工程により、半導体層表面の電極形成予定領域に、レジストの開口と同様な形状の断面を有する電極を形成することができ、工程の短縮化が可能となる。
【００１８】
本発明によれば、半導体発光素子は、光取り出し効率を高める際に、光取り出し面側の電極の剥離を低減することができると共に、半導体層中の電流広がりを均一化することができる。したがって、信頼性が高く、光出力の高い半導体発光素子を提供できる。また、指向角０度で最も光出力が大きくなり、さらにはランベルトの余弦法則に近い配光が得られる。その結果、照明等に適した半導体発光素子を提供することができる。また、本発明によれば、製造工程を短縮して信頼性が高く配光性の良好な半導体発光素子を製造することができる。ここで、本発明でいう配光性が良好であるとは、指向角０度で最も光出力が大きくなること、さらにはランベルトの余弦法則に近い配光が得られることをいい、これにより、例えば照明用途や自動車のヘッドランプ用途においては、設計が容易で優れた発光素子が得られる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態に係る半導体発光素子の構成を模式的に示す断面図である。
【図２】図１に示したｎ側電極の一例を示す平面図である。
【図３】図１に示した第１凸領域および第２凸領域を模式的に示す斜視図である。
【図４】図３に示したＡ−Ａ断面矢視図である。
【図５】図１に示した半導体発光素子の製造工程を模式的に示す断面図（その１）である。
【図６】図１に示した半導体発光素子の製造工程を模式的に示す断面図（その２）である。
【図７】図１に示した半導体発光素子の製造工程を模式的に示す断面図（その３）である。
【図８】本発明の実施形態に係る半導体発光素子の指向性の一例を示すグラフである。
【図９】本発明の実施形態に係る半導体発光素子の変形例として第１凸領域を模式的に一部断面で示す図である。
【図１０】本発明の実施形態に係る半導体発光素子の構成の変形例を模式的に示す断面図である。
【図１１】本発明の実施形態に係る半導体発光素子の構成の変形例を模式的に示す断面図である。
【図１２】従来の半導体発光素子の構成を模式的に示す断面図である。
【図１３】従来の半導体発光素子の構成を模式的に示す断面図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して本発明の半導体発光素子を実施するための最良の形態（以下「実施形態」という）について詳細に説明する。なお、図面に示した構成要素等の厚みや長さは、配置を明確に説明するために誇張して示してあるので、これに限定されるものではない。
【００２１】
本発明の半導体発光素子は、ｎ型半導体層とｐ型半導体層との間に発光層を有する半導体積層体と、この半導体積層体が実装される基板と、前記半導体積層体が前記基板に実装される面とは反対側の光取り出し面の上に設けられた電極とを有し、前記光取り出し面に複数の凸部を備える半導体発光素子において、前記複数の凸部が、第１凸領域と、第２凸領域とに設けられており、前記第２凸領域が、前記第１凸領域と前記電極との間において前記電極と前記半導体積層体との界面と隣接した領域であり、前記第１凸領域に設けられた第１凸部の基端が、前記界面よりも前記発光層側に位置し、前記第２凸領域に設けられた第２凸部の基端が、前記第１凸部の基端よりも前記界面側に位置し、前記第１凸部の基端から先端までの高さは、前記第２凸部の基端から先端までの高さよりも大きいことを特徴とする。
【００２２】
かかる構成によれば、半導体発光素子は、光取り出し面に、第１凸領域と、第２凸領域とを備え、第２凸領域が電極に隣接して配置される。したがって、光取り出し面に、相対的に深い位置から形成された第１凸部だけを一様に備えている発光素子と比べて、電極の剥離を低減することができると共に、半導体層中の電流広がりを均一化することができる。また、光取り出し面に、相対的に深い位置から形成された第１凸部だけを一様に備えると共に電極に隣接した領域には凹凸形状を設けていない発光素子と比べて、配光性を良くすることができる。また、光取り出し面に、相対的に浅い位置から形成された第２凸部だけを一様に備えている発光素子と比べて、光出力を高めることができる。
【００２３】
また、かかる構成によれば、光取り出し面に、凸部が相対的に深い位置から高く形成されている第１凸領域と、凸部が相対的に浅い位置から低く形成されている第２凸領域とを備え、第２凸領域が電極に隣接して配置される。したがって、このように構成されることにより、半導体発光素子は、電極の剥離を低減し、配光性を良くすることができる。ここで、第１凸部の高さは、第２凸部の高さの２倍以上であることが好ましい。
【００２４】
また、本発明の半導体発光素子において、前記第１凸部および前記第２凸部は、先端が先細りした形状であることが好ましい。かかる構成によれば、第１凸部および第２凸部から外側に放出される光のうち真上への光取り出し効率が良くなる。したがって、先端を先細りにしない場合に比べて配光性が良くなる。
【００２５】
また、本発明の半導体発光素子は、少なくとも前記第２凸領域が前記電極を囲んで設けられているように構成することができる。かかる構成によれば、第２凸領域が電極の一部にだけ隣接した場合と比べて配光性が良くなる。また、光取り出し面において、電極の形状や配設箇所の設計自由度を高めることができる。ここで、第２凸領域は、少なくとも電極を囲んでいればよく、電極を囲む他に、例えば、第１凸領域の外周に第２凸部を有していてもよい。
【００２６】
また、本発明の半導体発光素子は、前記第１凸領域が前記第２凸領域および前記電極を囲んで設けられていることがより好ましい。かかる構成によれば、第１凸領域が電極から離間されつつ、高密度で配設されるので光出力が高くなる。
【００２７】
また、本発明の半導体発光素子は、前記光取り出し面には、前記電極が離間して設けられ、前記離間して設けられた電極に挟まれる領域に、前記第１凸領域および前記第２凸領域を有するように構成することができる。かかる構成によれば、光取り出し面に、所定間隔を空けて複数の電極を配設する場合に、各電極が剥離することを防止すると共に、配光性を良くすることができる。
【００２８】
また、本発明の半導体発光素子において、前記第１凸部および前記第２凸部は、先端が非平坦な形状に形成されていることが好ましい。かかる構成によれば、先端が平坦である場合に比べて配光性を良くすることができる。ここで、非平坦な先端とは、先端が曲面で形成されたもの、先端がとがったもの、先端に凹凸を有するものを含む。
【００２９】
また、本発明の半導体発光素子において、前記第１凸部および前記第２凸部は、基端が隣り合う凸部の基端と隣接するように設けられていることが好ましい。かかる構成によれば、隣り合う凸部の基端の間に平坦な面としての隙間がある場合と比べて、凸部から外側に放出される光のうち真上への光取り出し効率が強くなる。したがって、配光性が良くなる。また、隣り合う凸部の基端が接することは、隣り合う凸部の基端の間に隙間がある状態から深く掘ったことに相当するので、光出力が高くなる。
【００３０】
また、本発明の半導体発光素子は、前記第１凸領域において、前記第１凸部を、前記電極から離れるほど基端が前記発光層に近づくように形成することができる。かかる構成によれば、光取り出し面において、電極に近い側から第２凸領域と第１凸領域という２段階で凸部が深くなるように形成されているだけではなく、第１凸領域の中においても、段階的または連続的に電極から離間するほど深くなるように形成されているので、電極の剥離を低減しつつ、光出力を高めることができる。
【００３１】
また、本発明の半導体発光素子は、前記電極と前記半導体積層体との界面に、第３凸部をさらに有するように構成することができる。かかる構成によれば、光出力を高めることができることに加えて、半導体積層体の光取り出し側の表面に第３凸部を作った後でその上に積層される電極とのコンタクト抵抗を低下させて、光取り出し側の表面と電極との密着性を向上させることができる。ここで、第３凸部は、第１凸部と同じ形状や大きさであってもよいし、第２凸部と同じ形状や大きさであってもよい。さらに、それらと異なるものであってもよい。
【００３２】
［半導体発光素子の構成］
本発明の実施形態に係る半導体発光素子は、ｎ型半導体層とｐ型半導体層との間に発光層を有する半導体積層体の基板に実装される側の面とは反対側の光取り出し面に複数の凸部を備えると共に、光取り出し面の上に電極を備えるものに関する。まず、半導体発光素子の構成について、図１ないし図４を参照して説明する。図１は、本発明の実施形態に係る半導体発光素子の構成を模式的に示す断面図であり、図２は、図１に示したｎ側電極の一例を示す平面図である。また、図３は、図１に示した第１凸領域および第２凸領域を模式的に示す斜視図であり、図４は、図３に示したＡ−Ａ断面矢視図である。
【００３３】
図１に示すように、本実施形態に係る半導体発光素子１は、主として、基板１０と、メタライズ層２０と、ｐ側電極３０と、半導体積層体４０と、ｎ側電極５０と、保護膜６０と、裏面メタライズ層７０とからなる。
【００３４】
（基板）
基板１０は、シリコン（Ｓｉ）から構成される。なお、Ｓｉのほか、例えば、Ｇｅ，ＳｉＣ，ＧａＮ，ＧａＡｓ，ＧａＰ，ＩｎＰ，ＺｎＳｅ，ＺｎＳ，ＺｎＯ等の半導体から成る半導体基板、または、金属単体基板、または、相互に非固溶あるいは固溶限界の小さい２種以上の金属の複合体から成る金属基板を用いることができる。このうち、金属単体基板として具体的にはＣｕを用いることができる。また、金属基板の材料として具体的にはＡｇ，Ｃｕ，Ａｕ，Ｐｔ等の高導電性金属から選択された１種以上の金属と、Ｗ，Ｍｏ，Ｃｒ，Ｎｉ等の高硬度の金属から選択された１種以上の金属と、から成るものを用いることができる。半導体材料の基板１０を用いる場合には、それに素子機能、例えばツェナーダイオードを付加した基板１０とすることもできる。さらに、金属基板としては、Ｃｕ−ＷあるいはＣｕ−Ｍｏの複合体を用いることが好ましい。
【００３５】
（メタライズ層）
メタライズ層２０は、この半導体発光素子１を製造する工程において、２つの基板を貼り合わせる共晶である。詳細には、図５（ｃ）に示すエピタキシャル（成長）側メタライズ層２１と、図５（ｄ）に示す基板側メタライズ層２２とを貼り合わせて構成される。このうちエピタキシャル側メタライズ層２１の材料としては、例えば、図５（ｃ）において下からチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）／錫（Ｓｎ）／金（Ａｕ）の順番に積層したものが挙げられる。また、基板側メタライズ層２２の材料としては、例えば、図５（ｄ）において上から金（Ａｕ）／白金（Ｐｔ）／二ケイ化チタン（ＴｉＳｉ2）、または、二ケイ化チタン（ＴｉＳｉ2）／白金（Ｐｔ）／パラジウム（Ｐｄ）の順番に積層したものが挙げられる。
図１に戻って半導体発光素子１の構成についての説明を続ける。
【００３６】
（ｐ側電極）
ｐ側電極３０は、半導体積層体４０の基板１０側の実装面に設けられている。
ｐ側電極３０は、詳細には、半導体積層体４０側のｐ電極第１層（図示せず）と、このｐ電極第１層の下側のｐ電極第２層（図示せず）との少なくとも２層構造で構成されている。
【００３７】
ｐ電極第１層（図示せず）は、通常、電極として用いることができる材料を例示することができる。例えば、銀（Ａｇ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、ランタン（Ｌａ）、銅（Ｃｕ）、イットリウム（Ｙ）等の金属、合金；ＩＴＯ、ＺｎＯ、ＳｎＯ2等の導電性酸化物等の単層膜または積層膜等が挙げられる。ｐ電極第２層（図示せず）は、例えば、白金（Ｐｔ）、金（Ａｕ）、Ｎｉ−Ｔｉ−Ａｕ系の電極材料を用いることができる。
【００３８】
ｐ側電極３０は、具体例として、図示しないが、ｐ電極第１層／ｐ電極第２層の２層構造である場合には、白金（Ｐｔ）／金（Ａｕ）、パラジウム（Ｐｄ）／金（Ａｕ）、ロジウム（Ｒｈ）／金（Ａｕ）、ニッケル（Ｎｉ）／金（Ａｕ）等がある。また、ｐ電極第１層とｐ電極第２層との間に、第３層を介する３層構造としては、ニッケル（Ｎｉ）／白金（Ｐｔ）／金（Ａｕ）、パラジウム（Ｐｄ）／白金（Ｐｔ）／金（Ａｕ）、ロジウム（Ｐｈ）／白金（Ｐｔ）／金（Ａｕ）等がある。さらに、ｐ電極第１層とｐ電極第２層との間に、第３層および第４層を介する４層構造としては、銀（Ａｇ）／ニッケル（Ｎｉ）／チタン（Ｔｉ）／白金（Ｐｔ）等がある。
【００３９】
（半導体積層体）
半導体積層体４０は、一般式がＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で示される窒化ガリウム系化合物半導体から成る。具体的には、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮ等である。特に、エッチングされた面の結晶性がよいなどの点でＧａＮであることが好ましい。半導体積層体４０は、基板１０に実装される側の面とは反対側の光取り出し面側から、ｎ型半導体層４１、発光層４２およびｐ型半導体層４３の順番に積層されて構成されている。
【００４０】
光取り出し面には複数の凸部が形成されている。本実施形態では、光取り出し面は、ｎ型半導体層４１の表面である。つまり、複数の凸部は、ｎ型半導体層４１に設けられている。複数の凸部は、第１凸領域８０と、第２凸領域９０（９０ａ，９０ｂ，９０ｃ，９０ｄ）とに設けられている。第２凸領域９０は、第１凸領域８０とｎ側電極５０との間において、ｎ側電極５０と半導体積層体４０との界面と隣接している。第１凸領域８０に設けられた第１凸部の基端は、ｎ側電極５０と半導体積層体４０との界面よりも発光層４２側に位置している。第２凸領域９０に設けられた第２凸部の基端は、第１凸部の基端よりも、ｎ側電極５０と半導体積層体４０との界面側に位置している。第１凸部の基端から先端までの高さは、第２凸部の基端から先端までの高さよりも大きい。光取り出し面には、２つのｎ側電極５０が離間して設けられ、離間して設けられた２つのｎ側電極５０に挟まれる領域に、第１凸領域８０および第２凸領域９０ａ，９０ｂを有する。この第１凸領域８０および第２凸領域９０に形成された凸部（第１凸部、第２凸部）の詳細については後記する。
【００４１】
ｎ型半導体層４１は、例えば、ｎ型不純物としてＳｉやＧｅ、Ｏ等を含むＧａＮから構成される。また、ｎ型半導体層４１は、複数の層で形成されていてもよい。
発光層４２は、例えば、ＩｎＧａＮから構成される。
ｐ型半導体層４３は、例えば、ｐ型不純物としてＭｇを含むＧａＮから構成される。
【００４２】
この半導体積層体４０の光取り出し面には２つの電極が形成されている。本実施形態では、光取り出し面は、ｎ型半導体層４１の表面であるので、光取り出し面に形成された電極は、ｎ側電極５０である。なお、光取り出し面に形成される電極の個数は１以上であればよい。
【００４３】
（ｎ側電極）
図１に示すように、ｎ側電極５０は、光取り出し面において、所定間隔を空けて設けられている。本実施形態では、光取り出し面は、ｎ型半導体層４１の表面であるので、ｎ側電極５０は、ｎ型半導体層４１の上面で、所定間隔を空けて、電気的に接続されるように形成されている。ｎ側電極５０は、ワイヤボンディングにより外部と接続される。ｎ側電極５０は、ｎ型半導体層４１の上面側から、例えば、Ｔｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ／Ｎｉ、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ｐｔ／Ａｕ、Ｗ／Ｐｔ／Ａｕ、Ｖ／Ｐｔ／Ａｕ、Ｔｉ／ＴｉＮ／Ｐｔ／Ａｕ、Ｔｉ／ＴｉＮ／Ｐｔ／Ａｕ／Ｎｉのような複数の金属を含む多層膜で構成される。なお、ｎ側電極５０は、オーミック電極とパッド電極とから構成されるようにしてもよい。
【００４４】
図２に示す例では、半導体発光素子１に、略線状の２つのｎ側電極５０が所定間隔をあけて平行に設けられ、各ｎ側電極５０には、ワイヤ５１，５２がそれぞれ接続されている。第２凸領域９０はｎ側電極５０を囲んで設けられている。例えば、ワイヤ５１が接続されたｎ側電極５０は、図１に示した第２凸領域９０ａ，９０ｃで囲まれていることに相当する。同様に、ワイヤ５２が接続されたｎ側電極５０は、図１に示した第２凸領域９０ｂ，９０ｄで囲まれていることに相当する。ここで、図１で示した第２凸領域９０ａ，９０ｃは、図２に示すように１つの第２凸領域９０に便宜的に２つの符号を付与したものである。また、図１で示した第２凸領域９０ｂ，９０ｄも同様である。さらに、第１凸領域８０は第２凸領域９０およびｎ側電極５０を囲んで設けられている。つまり、第１凸領域８０は、ワイヤ５１が接続されたｎ側電極５０とその周囲の第２凸領域９０を囲んでおり、また、ワイヤ５２が接続されたｎ側電極５０とその周囲の第２凸領域９０を囲んでいる。
【００４５】
図１に戻って半導体発光素子１の構成についての説明を続ける。
（保護膜）
保護膜６０は、ｎ型半導体層４１よりも屈折率が低く透明な材料から構成され、ｎ側電極５０の上表面のワイヤボンディングされる領域を除いた表面と、ｎ型半導体層４１の表面および側面とを被覆している。保護膜６０は、絶縁膜からなるものであって、特に酸化膜からなるものが好ましい。保護膜６０は、例えば、二酸化ケイ素（ＳｉＯ2）やＺｒ酸化膜（ＺｒＯ2）からなる。
【００４６】
保護膜６０は、例えば、スパッタリング法、ＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）スパッタリング法、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法、ＥＣＲ−ＣＶＤ法、ＥＣＲ一プラズマＣＶＤ法、蒸着法、ＥＢ法（Electron Beam：電子ビーム蒸着法）等の公知の方法で形成することができる。なかでも、ＥＣＲスパッタリング法、ＥＣＲ−ＣＶＤ法、ＥＣＲ一プラズマＣＶＤ法等で形成することが好ましい。
【００４７】
（裏面メタライズ層）
裏面メタライズ層７０は、基板１０のメタライズ層２０が形成されている面と反対側に形成されオーミック電極として機能する。裏面メタライズ層７０の材料としては、例えば、図１において上から二ケイ化チタン（ＴｉＳｉ2）／白金（Ｐｔ）／金（Ａｕ）の順番に積層したものが挙げられる。
【００４８】
（第１凸領域および第２凸領域）
図３および図４に示すように、第１凸領域８０に形成された第１凸部、および、第２凸領域９０ｂ（９０）に形成された第２凸部は、先端が先細りした形状である。これにより、配光性が良好となっている。また、第１凸部および第２凸部は、先端が曲面で形成されている。したがって、先端が平坦な面で形成されている場合と比較して配光性が良い。また、図３および図４に示すように、第１凸部の高さは、第２凸部の高さの２倍以上である。さらに、第１凸部および第２凸部は、基端が隣り合う凸部の基端と隣接するように設けられている。つまり、凸部（第１凸部、第２凸部）は、隣の凸部との間に平坦な面を有していない。このように凸部が高密度に設けられているので光取り出し効率を高めることができる。したがって、配光性が良くなる。また、同じ深さであれば、凸部と隣の凸部との間に平坦な面を有しているものに比べて光出力が高くなる。
【００４９】
［半導体発光素子の製造方法］
（第１製造方法）
図１に示した半導体発光素子の第１製造方法について、図５および図６を参照（適宜図１ないし図４参照）して説明する。図５および図６は、図１に示した半導体発光素子の製造工程を模式的に示す断面図である。
【００５０】
まず、図５（ａ）に示すように、半導体成長用基板１００の上に、ｎ型半導体層４１、発光層４２、ｐ型半導体層４３をこの順番に積層し、半導体積層体４０を形成する。半導体成長用基板１００は、後工程で剥離される基板であり、例えば、Ｃ面、Ｒ面およびＡ面のいずれかを主面とするサファイアから構成される。なお、半導体成長用基板１００としてサファイアと異なる異種基板を用いてもよい。異種基板としては、例えば、スピネル（ＭｇＡ１2Ｏ4）のような絶縁性基板、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、ＧａＡｓおよび窒化物半導体と格子整合する酸化物基板等、窒化物半導体を成長させることが可能で、従来から知られている基板材料を用いることができる。
【００５１】
次に、図５（ｂ）に示すように、半導体積層体４０の上面（ｐ型半導体層４３の表面）に、マグネトロンスパッタ法を用いて、図示しないｐ電極第１層、ｐ電極第２層をこの順番に積層することでｐ側電極３０を形成する。次に、図５（ｃ）に示すように、ｐ側電極３０の上に、エピタキシャル側メタライズ層２１を積層する。また、エピタキシャル側メタライズ層２１の形成の前後または並行して、図５（ｄ）に示すように、基板１０の上に基板側メタライズ層２２を積層する。そして、図５（ｅ）に示すように、基板側メタライズ層２２が積層された基板１０を裏返しにして、基板側メタライズ層２２とエピタキシャル側メタライズ層２１とを貼り合わせる。
【００５２】
次に、図６（ａ）に示すように、半導体積層体４０から半導体成長用基板１００を剥離する。次に、図６（ｂ）に示すように、半導体成長用基板１００が剥離された基板１０を裏返しにすることで最上面となった半導体積層体４０の上面（ｎ型半導体層４１の表面）をＣＭＰ(Chemical Mechanical Polishing：化学機械研磨)により研磨する。
【００５３】
この最上面となった半導体積層体４０の上面（ｎ型半導体層４１の表面）は、光取り出し面となる面である。この面に、第１凸領域８０および第２凸領域９０を形成するためには、ドライエッチングを用いてもウェットエッチングを用いてもどちらでも形成可能である。ただし、凸部の先端が曲面である形態や、凸部と隣の凸部との基端を隣接させる形態を得るためには、ウェットエッチングが好ましい。そこで、ここでは、ウェットエッチングによる形成方法を説明する。ここで、ウェットエッチングの溶液としては、異方性のエッチング溶液として、ＫＯＨ水溶液、４メチル水酸化アンモニウム（ＴＭＡＨ：Tetramethyl ammonium hydroxide水酸化テトラメチルアンモニウム）やエチレンジアミン・ピロカテコール（ＥＤＰ：Ethylene diamine pyrocatechol）などを用いることができる。
【００５４】
次に、図６（ｃ）に示すように、半導体積層体４０の上面（ｎ型半導体層４１の表面）に所定間隔を空けてｎ側電極５０を形成する。次に、図６（ｄ）に示すように、ｎ側電極５０の上面および側面をすべて覆うようなマスク１１０を設け、ウェットエッチングにより非マスク部をエッチングする。非マスク部は、第１凸領域８０となる部分であり、このエッチングにより、不完全な第１凸部が多数形成される。つまり、比較的浅い位置から突出した低い凸部が形成される。なお、加工量（深さ）や凸部の高さは、ウェットエッチングにおいては、温度や浸漬時間を変えることで調整できる。例えば、エッチング溶液を５０〜１００℃に加熱し、例えば３０分間浸漬することとしてもよい。
【００５５】
次に、マスク１１０を除去し、図６（ｅ）に示すように、ｎ側電極５０をマスクとしてウェットエッチングにより非マスク部をエッチングする。非マスク部のうち、不完全な第１凸部が形成されていた領域には、このエッチングにより、第１凸部が多数形成される。つまり、比較的深い位置から突出した高い凸部が形成される。また、非マスク部のうち、マスク１１０が設けられていた領域には、このエッチングにより、第２凸部が多数形成される。つまり、比較的浅い位置から突出した低い凸部が形成される。
【００５６】
次に、図６（ｆ）に示すように、半導体積層体４０の上面（ｎ型半導体層４１の表面）を保護膜６０で被覆する。なお、ｎ側電極５０の上表面のワイヤボンディングされる領域を除いた表面と、半導体積層体４０の側面とを保護膜６０で被覆する。そして、基板１０を裏返しにすることで最上面となる基板１０の表面に、オーミック電極としての裏面メタライズ層７０を形成し、チップ化する。そして、裏面メタライズ層７０側を実装し、ワイヤをｎ側電極５０に接続することで、図１に示した半導体発光素子１を製造する。
【００５７】
（第２製造方法）
図１に示した半導体発光素子の第２製造方法は、第１製造方法と同様に図５（ａ）〜図５（ｅ）および図６（ａ）〜図６（ｂ）にそれぞれ示す工程を行う。第２製造方法は、引き続いて行うｎ側電極５０の形成方法に特徴がある。第２製造方法について、図７を参照（適宜図１ないし図６参照）して説明する。図７は、半導体発光素子の製造工程を模式的に示す断面図である。なお、図７では、半導体積層体４０よりも下の層については図示を省略した。
【００５８】
図７に示すように、半導体積層体４０の上面（ｎ型半導体層４１の表面）の電極非形成部にレジスト１２０を設ける。ここで、半導体積層体４０の上面の電極形成予定領域を囲むように開口を有したレジスト１２０を、その開口がレジスト１２０の積層方向に向かって閉塞するように形成する。次に、レジスト１２０の上から半導体積層体４０の上面の全面に電極材料１３０を積層する。したがって、開口から注入される電極材料１３０は、半導体積層体４０の上面においてレジスト１２０の側に薄く回りこみ、開口の大きさよりも広がった鍔状の領域を形成する。次に、電極材料１３０が積層されたレジスト１２０を除去することで電極形成予定領域にｎ側電極５０が形成される。このとき、ｎ側電極５０を取り囲むように鍔部５０ａが形成される。
【００５９】
この後、ｎ側電極５０（電極形成予定領域）をマスクとしてウェットエッチングにより半導体積層体４０の非マスク部をエッチングする。ここで、鍔部５０ａが形成されていない領域の方には早くから凸部が形成される。このとき、鍔部５０ａでは、徐々に薄い電極が除去され、半導体積層体４０の上面が露出されるようになり、やがて、凸部が遅れて形成される。これにより、高さの異なる２種類の凸部（第１凸部、第２凸部）を形成することができる。つまり、鍔部５０ａが形成されていない領域は第１凸領域８０となり、鍔部５０ａは第２凸領域９０となる。その結果、第１凸領域８０および第２凸領域９０を形成するために２度のエッチングをする必要がないので製造工程を短縮することができる。なお、エッチング後の工程は第１製造方法と同様なので説明を省略する。
【００６０】
［半導体発光素子の特性］
本実施形態に係る半導体発光素子１の特性として、光出力、電極はがれ率、配光性について説明する。
（光出力）
本実施形態に係る半導体発光素子１は、光取り出し面に、比較的深い位置から比較的高い第１凸部を有する第１凸領域８０と、比較的浅い位置から比較的低い第２凸部を有する第２凸領域９０とを設けたので、第２凸部だけを全面に設けた発光素子よりも光出力を高めることができる。また、以下に示すように、電極はがれ率が低く、配光性が良いので、第１凸部を高く形成することができ、光出力を高めることができる。
【００６１】
（電極はがれ率と光出力）
比較として、第２凸部を第１凸部と同じように相対的に深い位置から高く設け、凹凸をドライエッチングにより形成したもの（以下、比較例１という）を、一例として、ＲＩＥ（Reactive Ion Etching反応性イオンエッチング）で製造した。図１２に示すように、比較例１を示す従来の半導体発光素子２００は、主として、基板２１０と、メタライズ層２２０と、ｐ側電極２３０と、半導体積層体２４０と、ｎ側電極２５０と、保護膜２６０と、裏面メタライズ層２７０とからなる。半導体積層体２４０は、基板２１０に実装される側の面とは反対側の光取り出し面側から、ｎ型半導体層２４１、発光層２４２およびｐ型半導体層２４３の順番に積層されて構成されている。また、ｎ型半導体層２４１の表面には、電極非形成領域に凹凸２８０が規則的に形成されている。ｎ側電極２５０は、ｎ型半導体層２４１の表面である光取り出し面において、凹凸２８０以外の部分の上に設けられている。なお、図１２では、凹凸２８０の一例を模式的に示しており、半導体発光素子２００は、凹凸２８０において互いに隣り合う凹の間に平坦な面（上面）を有するか、または、互いに隣り合う凸の間に平坦な面（底面）の少なくとも一方を有する。
【００６２】
半導体発光素子２００は、本実施形態に係る半導体発光素子１と比較すると、ｎ側電極２５０とｎ型半導体層２４１との密着強度が低下した。これは、半導体積層体２４０において、凹凸２８０による電極接合部へのダメージによるものと考えられる。そこで、ダメージをなくすように凹凸２８０を設けずに平坦部を設けるもの（以下、比較例２という）を製造した。図１３に示すように、比較例２を示す従来の半導体発光素子３００は、ｎ型半導体層２４１の表面である光取り出し面において、ｎ側電極２５０の間に平坦部３１０が形成されている点を除いて、図１２に示した半導体発光素子２００と同様に形成された構成である。この半導体発光素子３００の電極の密着強度は改善されることがわかった。具体的には、図１２に示した半導体発光素子２００（比較例１）では、ｎ側電極２５０上にワイヤボンディングする際に、６％の割合でｎ側電極２５０に、はがれが発生したが、図１３に示した半導体発光素子３００（比較例２）では、はがれが発生しなかった。しかしながら、図１３に示した半導体発光素子３００（比較例２）は、平坦部３１０を有するため、全体的に出力が低下した。
【００６３】
（配光性）
図８は、本実施形態に係る半導体発光素子の指向性の一例を示す図である。ここで、ウェットエッチングのエッチング溶液として、ＫＯＨ水溶液を用いて第１凸領域８０および第２凸領域９０を形成したもの（以下、実施例１という）を太い実線で示す。また、少なくとも第１凸部の高さが実施例１よりも小さくなるように加工量（深さ）を調整して形成したもの（以下、実施例２という）を細線で示す。さらに、比較として、前記した比較例１を破線で示し、前記した比較例２を一点鎖線で示す。
【００６４】
図８では、横軸が放射角（°）を示し、縦軸が光出力（μＷ）を示す。ここで、指向角−９０〜９０°は、ｎ側電極５０の図２に示した幅方向（横方向）に測定したものを示す。また本発明でいう指向角とは、光取り出し面に垂直な方向を０度として光取り出し方向の各角度における光強度を測定したものである。例えば図２では、紙面に垂直な方向が指向角０度である。図８に示すように、実施例１および実施例２は、少なくとも指向角０°において強度が最も大きい。これは、ランベルトの余弦法則（Lambert's law）に沿った配光もしくはそれに近い配光を示す。一方、比較例１は、指向角±３０°における強度が大きく指向角０°における強度が低くなっている。つまり、配光性は、従来の半導体発光素子よりも、本実施形態の半導体発光素子１の方が優れている。また、比較例２は、どの指向角においても全体的に出力が低下した。ここで、光取り出し方向への光出力は、グラフにおいて、曲線が囲む面積に相当する。具体的には、比較例２の光出力を「１」とすると、比較例１の光出力は「２．５７」、実施例１の光出力は「２．７０」、実施例２の光出力は「２．６４」であった。さらに、指向角０度における強度においては、比較例２を「１」とすると、比較例１は「約３（約３倍）」、実施例１および実施例２は「約６（約６倍）」であった。実施例１および実施例２は、加工量（深さ）が大きいことで光出力が上がる結果となった。なお、ｎ側電極５０の図２に示した垂直方向（縦方向）に測定したものも同様な結果となった。
【００６５】
本実施形態の半導体発光素子１によれば、光取り出し面に、比較的高い第１凸部を有する第１凸領域８０と、比較的低い第２凸部を有する第２凸領域９０とを備え、第２凸領域９０がｎ側電極５０に隣接して配置されているため、光取り出し面においてｎ側電極５０の剥離を低減することができる。したがって、信頼性が高く光出力の高い半導体発光素子を提供できる。また、本実施形態の半導体発光素子１によれば、配光性が高く光出力の高い半導体発光素子を提供できる。また、光取り出し面に、第１凸部だけではなく、第２凸部を備えているので、第１凸部だけ一様に設けられている場合よりも半導体層中の電流広がりを均一化することができる。
【００６６】
以上、本実施形態について説明したが、本発明は、これに限定されるものではなく、その趣旨を変えない範囲でさまざまに実施することができる。例えば、光取り出し面の第１凸領域８０において、第１凸部を、ｎ側電極５０から離れるほど基端が発光層４２に近づくように形成してもよい。図９は、このように製造した半導体発光素子の第１凸領域を模式的に一部断面で示す図である。なお、図９は、走査電子顕微鏡（ＳＥＭ）で観察したものを模式的に示している（「３Ｄリアルサーフェスビュー顕微鏡（VE-9800、株式会社キ−エンス製）」を使用）。図９では、右側にｎ側電極５０（図示はしない）が配置されているものとする。この例では、各凸部の先端は、仮想線９０１で示すように同じ高さに位置している。また、図９において右から２つ目の凸部の断面の基端（左側）と、右から３つ目の凸部の断面の基端（右側）とは隣接している。この共通の基端を符号９０２で示す。右から５つ目の凸部の断面の基端（右側）９０３とその基端（左側）９０４とは同じ深さに位置している。一方、基端９０２の位置を基準とすると、基端９０４の位置は、Ｄだけ深くなっている。つまり、右から５つ目の凸部は、右から２つ目の凸部と比較すると、凸部が相対的に深い位置から高く形成されていることになる。このように第１凸領域の中においても、段階的または連続的に電極から離間するほど深くなるように形成することで、電極の剥離を低減しつつ、光出力を高めることができる。
【００６７】
また、本実施形態では、半導体積層体４０の上面（ｎ型半導体層４１の表面）をＣＭＰにより研磨した後で、ｎ側電極５０を設けることとしたが、研磨後に、ｎ側電極５０を形成する前に電極形成領域を加工し、後に第１凸領域８０に形成される第１凸部と同様な凸部（第１凸部）を予め設けておくこととしてもよい。このように製造した半導体発光素子の一例を図１０に示す。図１０に断面を示す半導体発光素子１Ａは、２つのｎ側電極５０と半導体積層体４０との界面に、第１凸部をさらに有している。すなわち、２つのｎ側電極５０の直下には第１凸領域８０ａ，８０ｂがそれぞれ形成されている。このように構成することで、半導体積層体４０とｎ側電極とのコンタクト抵抗を低下させて密着性を向上させることができる。
【００６８】
また、第１凸領域８０および第２凸領域９０を形成する方法は、マスクを用いてウェットエッチングにより行うものとしたが、この方法に限定されるものではなく、ドライエッチングにより形成してもよい。ドライエッチングの場合、ＲＩＥにおいて、例えば、ガス種、真空度、高周波電力などのエッチング条件を調整することで、第１凸領域８０および第２凸領域９０が生じるように段階的にエッチングするようにしてもよい。
【００６９】
さらに、ドライエッチングとウェットエッチングとを組み合わせて第１凸領域８０および第２凸領域９０を形成してもよい。このようにして構成した半導体発光素子の一例を図１１に示す。図１１に断面を示す半導体発光素子１Ｂは、まず、ＲＩＥにより第１凸領域８０を形成し、次に、ウェットエッチングより第２凸領域９０を形成したものである。ここで、第１凸領域８０は、その断面について２つの観点で視ることができる。第１の観点では、図１１において、第１凸領域８０には、相対的に深く高い５つの凸部が形成されている。第２の観点では、図１１において、第１凸領域８０には、第２凸領域９０に形成された凸部と同じような相対的に低い凸部が、深い位置と、浅い位置にそれぞれ形成されている。この低い凸部は、第２凸領域９０の凸部を形成する工程で同時に形成することができる。半導体発光素子１Ｂによれば、ｎ側電極５０に隣接して第２凸領域９０が形成されているので、光取り出し面においてｎ側電極５０の剥離を低減することができる。また、第１凸領域８０に、相対的に深く高い凸部が形成されているので光出力の高い半導体発光素子を提供できる。
【００７０】
また、本実施形態では、半導体積層体４０の光取り出し面をｎ型半導体層４１としたが、光取り出し面をｐ型半導体層４３として、このｐ型半導体層４３に第１凸領域８０および第２凸領域９０を設けることとしてもよい。この場合、光取り出し面にはｐ側電極が設けられる。なお、本実施形態のように構成した方が第１凸領域８０において第１凸部を深くすることができるので好ましい。
【００７１】
また、本実施形態では、製造時に半導体積層体４０の上面全体にｐ側電極３０を形成するものとしたが（図５（ｂ）参照）、ｐ側電極３０を部分的に形成し、ｐ側電極３０と同一平面内でｐ側電極３０の形成されていない部分に、前記した保護膜６０と同一材料の保護膜を充填するようにしてもよい。この場合、光取り出し面側から半導体発光素子１を平面視したときに、ｎ側電極５０と、ｐ側電極３０とが交互に配置されているように形成することが、さらに光取り出し効率が高くなる点で好ましい。なお、同一材量とは、例えば、保護膜６０がＳｉＯ2によって形成されているのであれば、ｐ側電極３０の形成されていない部分に充填された保護膜もＳｉＯ2によって形成されていることを意味し、その製造方法等によって、組成に若干の差異が生じることがあってもよい。このような保護膜の充填は、例えば、ＥＣＲスパッタリング法によって行うことができる。
【００７２】
また、半導体発光素子１の半導体積層体４０を構成する材料は、窒化ガリウム系化合物半導体に限定されるものではない。また、本実施形態では、光取り出し面において、ｎ側電極５０に近い側から第２凸領域９０と第１凸領域８０という２段階で凸部が深くなるように設けることとしたが、それぞれの凸領域が、電極から離間するほど、凸部が相対的に深い位置から高く形成されていれば、３段階以上であっても同等の効果がある。
【００７３】
また、半導体発光素子において、光取り出し面に、ｐ側電極３０とｎ側電極５０とを両方とも設けるように構成してもよい。この場合に、発光層４２上に設けられる電極（例えばｐ側電極３０）が形成される半導体層の表面に、第１凸部（または第１凸領域８０）と、第２凸部（第２凸領域９０）とを設けるようにしてもよい。このように構成した場合、発光層４２上に設けられる電極のはがれ率を低減する効果がある。
【産業上の利用可能性】
【００７４】
本発明に係る製造方法で製造された半導体発光素子は、半導体発光素子をデバイスとして応用することができるすべての用途、例えば、照明、露光、ディスプレイ、各種分析、光ネットワーク等の種々の分野において利用することができる。
【図１】
0005545398.tif 000002
【図２】
0005545398.tif 000003
【図３】
0005545398.tif 000004
【図４】
0005545398.tif 000005
【図５】
0005545398.tif 000006
【図６】
0005545398.tif 000007
【図７】
0005545398.tif 000008
【図８】
0005545398.tif 000009
【図９】
0005545398.tif 000010
【図１０】
0005545398.tif 000011
【図１１】
0005545398.tif 000012
【図１２】
0005545398.tif 000013
【図１３】
0005545398.tif 000014