(57)【特許請求の範囲】
【請求項１】
少なくとも二つ以上のコンデンサを内蔵する電気部品内蔵基板の電気部品接続検査方法であって、
前記電気部品内蔵基板においては、
前記コンデンサの一端が前記電気部品内蔵基板の共通の電源パターンに接続され、前記コンデンサの他の一端が前記電気部品内蔵基板の共通の接地パターンに接続され、前記少なくとも二つ以上のコンデンサが前記共通の電源パターンと前記共通の接地パターンの間に並列に接続されて実装されており、
前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンそれぞれの既知インダクタンスとの合成インピーダンスによって規定される時定数によって分離される各々の共振周波数を計測用周波数としたインピーダンス計測を実行するための測定端子パッドは前記電気部品内蔵基板の表面に配置され、測定端子パッドと前記コンデンサの一端、および、他の測定端子パッドと前記コンデンサの他の一端は、前記電気部品内蔵基板の内部を貫通する導電体を介して接続されており、
さらに前記測定端子パッドおよび前記他の測定端子パッドから最も近い位置に配置されるコンデンサは、前記電気部品内蔵基板に実装されているコンデンサの中でコンデンサ容量値が最も小さいコンデンサとされており、
前記分離される各々の前記共振周波数を前記計測用周波数として前記インピーダンス計測を行うことで個別の内蔵部品の電気的接続検査を行うことを特徴とする電気部品内蔵基板の電気部品接続検査方法。
【請求項２】
請求項１に記載の電気部品接続検査方法において、
前記電気部品内蔵基板の内部を貫通する前記導電体は、前記コンデンサの一端が直接接続されている前記共通の電源パターンと前記測定端子パッドとの間、および、当該コンデンサの他の一端が直接接続されている前記共通の接地パターンと他の前記測定端子パッドとの間、にそれぞれ形成されることを特徴とする電気部品内蔵基板の電気部品接続検査方法。
【請求項３】
少なくとも二つ以上のコンデンサを内蔵する電気部品内蔵基板の電気部品接続検査方法であって、
前記電気部品内蔵基板においては、
前記コンデンサの一端が前記電気部品内蔵基板の共通の電源パターンに接続され、前記コンデンサの他の一端が前記電気部品内蔵基板の共通の接地パターンに接続され、前記少なくとも二つ以上のコンデンサが前記共通の電源パターンと前記共通の接地パターンの間に並列に接続されており、
前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンそれぞれの既知インダクタンスとの合成インピーダンスによって規定される時定数によって分離される各々の共振周波数を計測用周波数としたインピーダンス計測を実行するための測定端子パッドは前記電気部品内蔵基板の表面に配置され、測定端子パッドと前記コンデンサの一端、および、他の測定端子パッドと前記コンデンサの他の一端は、前記電気部品内蔵基板の内部を貫通する導電体を介して接続されており、
さらに前記電気部品内蔵基板の内部を貫通する前記導電体は、前記コンデンサの一端が直接接続されている前記共通の電源パターンと前記測定端子パッドとの間、および、当該コンデンサの他の一端が直接接続されている前記共通の接地パターンと他の前記測定端子パッドとの間、にそれぞれ形成されており、
前記分離される各々の前記共振周波数を前記計測用周波数とした前記インピーダンス計測を行うことで個別の内蔵部品の電気的接続検査を行うことを特徴とする電気部品内蔵基板の電気部品接続検査方法。
【請求項４】
請求項１から請求項３のいずれか一項に記載の電気部品接続検査方法において、
前記少なくとも二つ以上のコンデンサにおけるそれぞれのコンデンサ容量値の大小関係が、ＣＶ１≧ＣＶ２≧・・・≧ＣＶｎ（ＣＶｎはコンデンサ容量値、ｎは自然数）の場合に、前記電気部品内蔵基板に実装されている前記少なくとも二つ以上のコンデンサにおける前記共振周波数に対応する時定数の大小関係が、（ＬＶ１＊ＣＶ１）１／２＞（ＬＶ２＊ＣＶ２）１／２＞・・・＞（ＬＶｎ＊ＣＶｎ）１／２（ＬＶｎは前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンを含むインダクタンス値、ｎは自然数）となる位置に前記インピーダンス計測をするための前記測定端子パッドを配置することを特徴とする電気部品内蔵基板の電気部品接続検査方法。
【請求項５】
少なくとも二つ以上のコンデンサを内層に有する多層の電気部品内蔵基板であって、
前記コンデンサの一端が前記電気部品内蔵基板の内層にある共通の電源パターンに直接接続され、前記コンデンサの他の一端が前記電気部品内蔵基板の内層にある共通の接地パターンに直接接続され、前記少なくとも二つ以上のコンデンサが前記共通の電源パターンと前記共通の接地パターンの間に並列に接続されて実装され、
前記コンデンサの一端が直接接続されている前記共通の電源パターンと前記電気部品内蔵基板の最外層の表面にある測定端子パッドとの間、および、当該コンデンサの他の一端が直接接続されている前記共通の接地パターンと前記電気部品内蔵基板の前記最外層の表面にある他の測定端子パッドとの間に、前記電気部品内蔵基板の内部を貫通する導電体が形成され、
前記測定端子パッドおよび前記他の測定端子パッドから最も近い位置に最も容量が小さいコンデンサが配置され、前記測定端子パッドおよび前記他の測定端子パッドからみた時定数の大小関係が（ＬＶ１＊ＣＶ１）１／２＞（ＬＶ２＊ＣＶ２）１／２＞・・・＞（ＬＶｎ＊ＣＶｎ）１／２（ＬＶｎは前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンを含むインダクタンス値、ｎは自然数）を満たすことを特徴とする電気部品内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサ内蔵基板の製造後にコンデンサの導通状態を検査する方法及びコンデンサ内蔵基板の構造に関するものである。特に、容量値の異なる複数のコンデンサが同一電源にネットされた状態で個別のコンデンサの接続検査が可能となるコンデンサ内蔵基板の提供を可能とするものである。
【背景技術】
【０００２】
基板内に内蔵されたコンデンサの電気検査を行う場合、共通電源にて取り出された外部端子を利用して単一周波数におけるインピーダンスを測定する方法が一般的である（図９）。しかしながら、複数のコンデンサが共通電源にぶら下がっている状態において、合成容量を測定する方法では大容量と小容量（大容量の公差以下の容量）コンデンサが並列に接続されている場合には、小容量コンデンサの存在に基づくインピーダンス値の変化量が小さいので、検査することが不可能であった。
【０００３】
一例として、複数個のコンデンサが並列に接続されている回路に対して、各コンデンサを個別に検査する方法（図１０）が提案されている（たとえば、特許文献１参照）。
【０００４】
この特許文献で示される方法では、信号発生器とその出力端子を電源パターンに接続し、接地パターンに繋がるコンデンサパッドから基板表面に配線を引き出し、電圧計に配線を接続させる。さらに、電圧計のもう一つの電極端子を接地パターンに接続する。この場合に、信号発生器より所定の電圧を発生させ、電圧計にて電圧Ｖを測定する。電圧計で測定した電圧値が０ボルトでない場合（Ｖ≠０）にはコンデンサが接続されていると判定し、電圧計で測定した電圧値が０ボルトである場合（Ｖ＝０）にはコンデンサが未接続と判定する。
【０００５】
また、他の一例として、大容量と小容量コンデンサが並列に接続されている回路に対して、小容量コンデンサを検査する方法が提案されている（図１１）（たとえば、特許文献２参照）。
【０００６】
この例では、コンデンサは容量によって除去可能な周波数が異なるため、信号線に所定の周波数を持ったスパイク状電圧波形を入力し、基板の外部端子にて測定される信号にスパイク状電圧波形が残っているかを確認することで、個々のコンデンサを検査することが可能になる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４―２２１５７４号公報
【特許文献２】特開２００８―２９２３９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
コンデンサを内蔵した基板において図１０の方法（特許文献１）を適用する場合では、コンデンサの電極に測定用の端子を直接接触させることが出来ないため、電極に繋がる配線を基板表面まで引き出す必要がある。
【０００９】
そのため、コンデンサの数だけ余分に配線を引き出さなければならず、余計な配線が加わることによる電子回路特性の劣化、基板サイズの拡大化、測定用の端子を増やすことによるコストの増大、測定回数がコンデンサの数だけ必要となるといった問題が生じる。また、この方法では電圧を測定するので実際に内蔵したコンデンサの容量については不明のままとなる。
【００１０】
また、図１１の方法（特許文献２）で基板に内蔵されているコンデンサを検査する場合には、配線のインダクタンス成分（Ｌ）とキャパシタンス成分（Ｃ）を算出してスパイク波形の周波数を決めなければならないが、配線パターンに帰属するインダクタンス(Ｌ)に関する扱いが考慮されていないために正確な周波数を算出することが出来ないという問題があった。
【００１１】
そこで、本願では、配線パタ−ンのインダクタンス成分（Ｌ）とキャパシタンス成分（Ｃ）を含む合成インピーダンスを測定することに着目し、コンデンサ内蔵基板の製造後の検査を容易に実行することが可能となる電気部品内蔵基板の検査方法および電気部品内蔵基板の構造を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明は次のような構成を採用する。
【００１３】
すなわち、請求項１に係る発明は、少なくとも二つ以上のコンデンサを内蔵する電気部品内蔵基板の電気部品接続検査方法であって、前記電気部品内蔵基板（１）においては、前記コンデンサの一端が前記電気部品内蔵基板（１）の共通の電源パターン（ＶＰ）に接続され、前記コンデンサの他の一端が前記電気部品内蔵基板（１）の共通の接地パターン（ＧＰ）に接続され、前記少なくとも二つ以上のコンデンサが前記共通の電源パターン（ＶＰ）と前記共通の接地パターン（ＧＰ）の間に並列に接続されて実装されており、前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン（ＶＰ）、及び、前記コンデンサに接続される前記共通の接地パターン（ＧＰ）それぞれの既知インダクタンスとの合成インピーダンスによって規定される時定数によって分離される各々の共振周波数を測定用周波数としたインピーダンス計測（２）を実行するための測定端子パッド（Ｐ１ａ、Ｐ１ｂ）は前記電気部品内蔵基板（１）の表面に配置され、測定端子パッド（Ｐ１ａ）と前記コンデンサ（Ｃ２）の一端、および、他の測定端子パッド（Ｐ１ｂ）と前記コンデンサ（Ｃ２）の他の一端は、前記電気部品内蔵基板（１）の内部を貫通する導電体（Ｖ１ａ、Ｖ１ｂ）を介して接続されており、さらに前記測定端子パッド（Ｐ１ａ）および前記他の測定端子パッド（Ｐ１ｂ）から最も近い位置に配置されるコンデンサ（Ｃ２）は、前記電気部品内蔵基板（１）に実装されているコンデンサの中でコンデンサ容量値が最も小さいコンデンサ（Ｃ２）とされており、前記分離される各々の前記共振周波数を前記計測用周波数として前記インピーダンス計測（２）を行うことで個別の内蔵部品の電気的接続検査を行うことを特徴とする。
【００１４】
また、請求項２に係る発明は、請求項１に記載の電気部品接続検査方法において、前記電気部品内蔵基板（１）の内部を貫通する前記導電体（Ｖ１ａ、Ｖ１ｂ）は、前記コンデンサの一端が直接接続されている前記共通の電源パターン（ＶＰ）と前記測定端子パッド（Ｐ１ａ）との間、および、当該コンデンサの他の一端が直接接続されている前記共通の接地パターン（ＧＰ）と他の前記測定端子パッド（Ｐ１ｂ）との間、にそれぞれ形成されていることを特徴とする。
【００１５】
さらに、請求項３に係る発明は、少なくとも二つ以上のコンデンサを内蔵する電気部品内蔵基板の電気部品接続検査方法であって、前記電気部品内蔵基板（１）においては、前記コンデンサの一端が前記電気部品内蔵基板（１）の共通の電源パターン（ＶＰ）に接続され、前記コンデンサの他の一端が前記電気部品内蔵基板（１）の共通の接地パターン（ＧＰ）に接続され、前記少なくとも二つ以上のコンデンサが前記共通の電源パターン（ＶＰ）と前記共通の接地パターン（ＧＰ）の間に並列に接続されて実装されており、前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン（ＶＰ）、及び、前記コンデンサに接続される前記共通の接地パターン（ＧＰ）それぞれの既知インダクタンスとの合成インピーダンスによって規定される時定数によって分離される各々の共振周波数を計測用周波数とした前記インピーダンス計測（２）を実行するための前記測定端子パッド（Ｐ１ａ、Ｐ１ｂ）は前記電気部品内蔵基板（１）の表面に配置され、測定端子パッド（Ｐ１ａ）と前記コンデンサ（Ｃ２）の一端、および、他の測定端子パッド（Ｐ１ｂ）と前記コンデンサ（Ｃ２）の他の一端は、前記電気部品内蔵基板（１）の内部を貫通する導電体（Ｖ１ａ、Ｖ１ｂ）を介して接続されており、さらに前記電気部品内蔵基板（１）の内部を貫通する前記導電体（Ｖ１ａ、Ｖ１ｂ）は、前記コンデンサの一端が直接接続されている前記共通の電源パターン（ＶＰ）と前記測定端子パッド（Ｐ１ａ）との間、および、当該コンデンサの他の一端が直接接続されている前記共通の接地パターン（ＧＰ）と他の前記測定端子パッド（Ｐ１ｂ）との間にそれぞれ形成されており、前記分離される各々の前記共振周波数を前記計測用周波数として前記インピーダンス計測（２）を行うことで個別の内蔵部品の電気的接続検査を行うことを特徴とする。
【００１６】
さらに、請求項４に係る発明は、請求項１から請求項３のいずれか一項に記載の電気部品接続検査方法において、前記少なくとも二つ以上のコンデンサにおけるそれぞれのコンデンサ容量値の大小関係が、ＣＶ１≧ＣＶ２≧・・・≧ＣＶｎ（ＣＶｎはコンデンサ容量値、ｎは自然数）の場合に、前記電気部品内蔵基板に実装されている前記少なくとも二つ以上のコンデンサにおける前記共振周波数に対応する時定数の大小関係が、（ＬＶ１＊ＣＶ１）１／２＞（ＬＶ２＊ＣＶ２）１／２＞・・・＞（ＬＶｎ＊ＣＶｎ）１／２（ＬＶｎは前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンを含むインダクタンス値、ｎは自然数）となる位置に前記インピーダンス計測をするための前記測定端子パッドを配置することを特徴とする。
【００１８】
さらに、請求項５に係る発明は、少なくとも二つ以上のコンデンサを内層に有する多層の電気部品内蔵基板（１）であって、前記コンデンサの一端が前記電気部品内蔵基板（１）の内層にある共通の電源パターン（ＶＰ）に直接接続され、前記コンデンサの他の一端が前記電気部品内蔵基板（１）の内層にある共通の接地パターン（ＧＰ）に直接接続され、前記少なくとも二つ以上のコンデンサが前記共通の電源パターン（ＶＰ）と前記共通の接地パターン（ＧＰ）の間に並列に接続されて実装され、前記コンデンサの一端が直接接続されている前記共通の電源パターン（ＶＰ）と前記電気部品内蔵基板（１）の最外層の表面にある測定端子パッド（Ｐ１ａ）との間、および、当該コンデンサの他の一端が直接接続されている前記共通の接地パターン（ＧＰ）と前記電気部品内蔵基板（１）の前記最外層の表面にある他の測定端子パッド（Ｐ１ｂ）との間に、前記電気部品内蔵基板（１）の内部を貫通する導電体（Ｖ１ａ、Ｖ１ｂ）が形成され、前記測定端子パッド（Ｐ１ａ）および前記他の測定端子パッド（Ｐ１ｂ）から最も近い位置に最も容量が小さいコンデンサ（Ｃ２）が配置され、前記測定端子パッド（Ｐ１ａ）および前記他の測定端子パッド（Ｐ１ｂ）からみた時定数の大小関係が（ＬＶ１＊ＣＶ１）１／２＞（ＬＶ２＊ＣＶ２）１／２＞・・・＞（ＬＶｎ＊ＣＶｎ）１／２（ＬＶｎは前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンを含むインダクタンス値、ｎは自然数）を満たすことを特徴とする。
【発明の効果】
【００１９】
本発明によれば、各コンデンサの共振周波数が分離されるため、少なくとも二つ以上のコンデンサの電気接続検査を、インピーダンス計測を行うことにより一つの工程で行うことができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に係る全体を示す図である。
【図２】本発明の実施形態に係る配線パターンの一例を示す図である。
【図３】本発明の実施形態に係る測定結果の一例を示す図である。
【図４】本発明の実施形態に係る測定結果の一例を示す図である。
【図５】本発明の実施形態に係る配線パターンの一例を示す図である。
【図６】本発明の実施形態に係る測定結果の一例を示す図である。
【図７】本発明の実施形態に係る回路モデルの一例を示す図である。
【図８】本発明の実施形態に係る回路モデルの測定結果の一例を示す図である。
【図９】従来技術に係わる実施形態の概念を示す図である。
【図１０】従来技術（特許文献１）に係わる実施形態の概念を示す図である。
【図１１】従来技術（特許文献２）に係わる実施形態の概念を示す図である。
【図１２】インピーダンスアナライザによるインピーダンスの測定原理を示す図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照して本発明を実施するための最良の形態について説明する。
【００２２】
但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
（実施形態）
本実施の形態では、本発明における、容量値が異なる複数のコンデンサが内蔵されている基板において、各コンデンサに因る共振が分離される位置でインピーダンス測定を実施することでコンデンサの電気検査を容易に行う方法およびコンデンサ等の電気部品内蔵基板の構造について説明する。
【００２４】
最初に、当該機能を発揮するための構成について、図１を用いて説明する。
【００２５】
図１に示す基板１は、大容量コンデンサＣ１と小容量コンデンサＣ２とを内蔵した電気部品内蔵基板（多層基板）１である。ここでは、一例として、大容量コンデンサＣ１の容量を３３μＦ、小容量コンデンサＣ２の容量を２．２μＦとしているが、Ｃ１及びＣ２と電気的に接続された各々の回路パターンのインダクタンスとの合成による回路の時定数が分離されていれば、容量の値が制約されることはない。ここで、コンデンサの時定数はコンデンサと電気的に接続された各々の回路パターンのインダクタンスとの合成インピーダンスによって規定され、（（合成インピーダンスのキャパシタンス（コンデンサＣ１またはＣ２））×（合成インピーダンスのインダクタンス（各々の回路パターンのインダクタンスの合成）））１／２で表され、コンデンサＣ１に対する時定数の値とコンデンサＣ２に対する時定数の値とが異なれば両方の時定数は分離されることになる。本実施形態における多層基板１は、４層の回路パターンを含み、各回路パターンの間には絶縁体が絶縁層として挟まれている。しかし、本願における多層基板はこれに限られず、回路パターンの層数は任意の数とすることができ、その任意の回路パターン層の間に絶縁層を挟むことができる。
【００２６】
図１の多層基板１では、大容量コンデンサＣ１と小容量コンデンサＣ２が３層目回路パターン上に実装されている（２層目回路パターンと３層目回路パターンの間の、多層基板１の内層に大容量コンデンサＣ１と小容量コンデンサＣ２とが内蔵されている）。
【００２７】
図１では、多層基板１に実装された小容量コンデンサＣ２の一端Ｃ２ａは、小容量コンデンサＣ２の一端Ｃ２ａに接続された３層目の回路パターン３ａ、ビアＶ１ａ（３層目の回路パターン３ｂと４層目の回路パターン４ｂとを電気的に接続する導電体）、４層目の回路パターン４ａ（インピーダンスアナライザ２の測定プローブを接触させるための測定端子（測定端子パッドＰ２ａ））を介して、インピーダンスアナライザ２の測定プローブ２ａに接続されている。
【００２８】
また、多層基板１の内部に実装された小容量コンデンサＣ２の他の一端Ｃ２ｂは、小容量コンデンサＣ２の他の一端Ｃ２ｂに接続された３層目の回路パターン３ｂ、ビアＶ１ｂ（３層目の回路パターン３ｂと４層目の回路パターン４ｂとを電気的に接続する導電体）、４層目の回路パターン４ｂ（インピーダンスアナライザ２の測定プローブを接触させるための測定端子（測定端子パッドＰ２ｂ））を介して、インピーダンスアナライザ２の測定プローブ２ｂに接続されている。
【００２９】
インピーダンスアナライザ２の測定プローブ２ａ、４層目の回路パターン４ａ、ビアＶ１ａ、３層目の回路パターン３ａ、小容量コンデンサＣ２、３層目の回路パターン３ｂ、ビアＶ１ｂ、４層目の回路パターン４ｂ、測定プローブ２ｂによって構成される回路によって決定される時定数に対応する共振周波数が存在する。
【００３０】
この場合、小容量コンデンサＣ２の共振周波数は１／２π（ＬＣ２）１／２（Ｌは小容量コンデンサＣ２のインダクタンス）で表される。本実施形態では、小容量コンデンサＣ２を含む上記回路の共振周波数を、インピーダンスアナライザ２によって検知することができる（詳細は後述する）。あるいは、基板の設計データから抽出した回路パターンを利用して三次元電磁界解析を精度良く実施して得られた回路パターンのインピーダンス計算値を利用して共振周波数を検知することも可能である。
【００３１】
図１２に、インピーダンス測定で一般的に用いられるインピーダンスアナライザ２の主要な構成を示す。測定対象のインピーダンスをＺｘ、既知の抵抗をＲとするとき、それぞれにかかる電圧をＶａ、Ｖｂとする。既知の抵抗に流れる電流とＤＵＴ（device under test）に流れる電流が等しくなるとき、Ｖａ／Ｚｘ＋Ｖｂ／Ｒ＝０となるため、検出器の電位が０となるときＶａとＶｂの電圧を測定すれば、Ｚｘ＝Ｒ×Ｖａ／ＶｂよりＤＵＴのインピーダンスを算出することが出来る。
【００３２】
本実施形態では、小容量コンデンサＣ２を含む上記回路の共振周波数を予め演算しておき、共振周波数における電気部品内蔵基板（多層基板）１のインピーダンスをインピーダンスアナライザ２で測定する。共振周波数に対応するコンデンサが電気部品内蔵基板（多層基板）１に電気的に接続され確実に実装されている場合には、その共振周波数におけるインピーダンスは十分に小さな値となる（図３、図４、図６、図８参照）。しかし、共振周波数に対応するコンデンサが電気部品内蔵基板（多層基板）１に電気的に接続されておらず、未実装になっている場合には、その共振周波数においてコンデンサが実装されている場合とインピーダンスに差異が生じる。
【００３３】
このようにして、インピーダンスアナライザ２を使用した、共振周波数におけるインピーダンス計測の実行によってコンデンサが電気部品内蔵基板（多層基板）１に確実に実装されているか否かを検査することが可能になる。
【００３４】
図２は大容量コンデンサＣ１および小容量コンデンサＣ２が実装される３層目の配線パターンを表す。
【００３５】
小容量コンデンサＣ２の近傍にビアＶ１ａとビアＶ１ｂとのペアからなるビア１、および、ビアＶ２ａとビアＶ２ｂとのペアからなるビアＶ２とを設け、基板表面（４層目回路パターン）に各ビアと接続される測定端子が配置される。
【００３６】
ビアＶ１ａとビアＶ２ａとは、３層目の共通の電源パターンに接続されており、ビアＶ１ｂとビアＶ２ｂとは、３層目の共通の接地パターンに接続されている。
【００３７】
大容量コンデンサＣ１および小容量コンデンサＣ２は、３層目の共通の接地パターンおよび３層目の共通の電源パターンに並列に接続されることになる。
【００３８】
この場合に、インピーダンスアナライザ２の測定プローブ２ａをビアＶ１ａまたはビアＶ１ｂに繋がる基板表面の測定端子（４層目の回路パターン４ｂおよび４ａ）に接続し、前記測定端子からインピーダンスアナライザ２を用いてインピーダンス測定した結果を測定結果１（実線）として図３に示す。
【００３９】
図３の測定結果１（実線）では、大容量コンデンサＣ１に起因する共振周波数ｆ１および小容量コンデンサＣ２に起因する共振周波数ｆ２においてインピーダンスが変化し、他の周波数と比較してインピーダンスが低くなることが示されている。
【００４０】
共振周波数ｆ２には、小容量コンデンサＣ２および測定プローブ２ａから測定プローブ２ｂに接続される多層基板１に形成される上記回路パターンのインピーダンス成分の影響も含まれる。
【００４１】
同様に、共振周波数ｆ１には、大容量コンデンサＣ１および測定プローブ２ａから測定プローブ２ｂに接続される多層基板１に形成される回路のインピーダンス成分の影響も含まれる。
【００４２】
また、インピーダンスアナライザ２と測定プローブ２ａおよび２ｂを用いて、ビアＶ２ａとビアＶ２ｂに繋がる基板表面の測定端子からインピーダンス測定した結果を結果測定２（破線）として図３に示す。
【００４３】
図３の測定結果２（破線）においても、大容量コンデンサＣ１の共振周波数ｆ１および小容量コンデンサＣ２の共振周波数（ｆ２ａ、ｆ２ｂ）が分離されており、コンデンサによるインピーダンスの変動を測定できることが示されている。小容量コンデンサＣ２の共振周波数は回路パターンのインダクタンスの違いが影響して、測定結果２（破線）の共振周波数ｆ２ａと測定結果１（実線）の共振周波数ｆ２ｂとでは異なった値として測定されたことが示されている。
【００４４】
測定結果１および測定結果２のいずれのインピーダンス測定においても大容量コンデンサＣ１に起因する共振周波数と小容量コンデンサＣ２に起因する共振周波数とが分離されていることから、何れの共振周波数が大容量コンデンサＣ１または小容量コンデンサＣ２に対応するかを検知（識別）することが可能となる。従って、大容量コンデンサＣ１および小容量コンデンサＣ２を分離して検査することが可能である。
【００４５】
しかし、ビアＶ２ａとビアＶ２ｂとのペアを用いて測定した測定結果２よりも、ビアＶ１ａとビアＶ１ｂとのペアを用いて測定した測定結果１の方が、大容量コンデンサＣ１および小容量コンデンサＣ２の共振周波数付近のインピーダンスの変化が大きいことが示されている。
【００４６】
したがって、大容量コンデンサからは遠く、かつ、小容量コンデンサの近傍に配置されたビアＶ１ａとビアＶ１ｂとのペアを用いて測定した方が、大容量コンデンサＣ１および小容量コンデンサＣ２を精度よく分離して検査することがより容易となる。
【００４７】
すなわち、測定端子は大容量コンデンサからは遠く、かつ、小容量コンデンサの近傍に配置することによって、大容量コンデンサの共振周波数と小容量コンデンサの共振周波数とを分離して検査することがより容易になる。
【００４８】
次に、図１の多層基板１に大容量コンデンサＣ１（３３μＦ）だけを実装し、ビアＶ１ａとビアＶ１ｂとからインピーダンス測定を実施した結果を図４に太い破線で示し、図１の多層基板１に小容量コンデンサＣ２（２．２μＦ）だけを実装し、ビアＶ１ａとビアＶ１ｂとからインピーダンス測定を実施した結果を図４に実線で示し、図１の多層基板１に大容量コンデンサＣ１（３３μＦ）と小容量コンデンサＣ２（２．２μＦ）の両方を実装し、ビアＶ１ａとビアＶ１ｂとからインピーダンス測定を実施した結果を図４に細い破線で示す。
【００４９】
この結果から、図４の周波数領域Ｗ１で示される帯域内のインピーダンスの変動から大容量コンデンサＣ１の有無（大容量コンデンサに起因する共振周波数の有無）が判明する。
【００５０】
また、図４の周波数領域Ｗ２（ただし太い実線と破線が重なる領域は除く）で示される帯域内のインピーダンスの変動から小容量コンデンサＣ２の有無（小容量コンデンサに起因する共振周波数の有無）が判明するため、コンデンサの電気検査が可能となる。すなわち、大容量コンデンサＣ１または小容量コンデンサＣ２が多層基板１に電気的に確実に実装されているか否かを確認することが可能となる。
【００５１】
このように、本願の少なくとも二つ以上のコンデンサを内蔵する電気部品内蔵基板の電気部品接続検査方法によれば、コンデンサ（Ｃ１、Ｃ２）、コンデンサ（Ｃ１、Ｃ２）に接続される共通の電源パターン（ＶＰ）、及び、コンデンサに接続される共通の接地パターン（ＧＰ）それぞれの既知インダクタンスとの合成インピーダンスによって規定される時定数によって分離される各々の共振周波数を測定用周波数としたインピーダンス計測によって検査する。
【００５２】
ここで、時定数はそれぞれのコンデンサに対応する時定数であって、合成インピーダンスはコンデンサ（Ｃ１またはＣ２）と、コンデンサ（Ｃ１またはＣ２）に接続される共通の電源パターン（ＶＰ）の既知インダクタンスと、コンデンサ（Ｃ１またはＣ２）に接続される共通の接地パターン（ＧＰ）の既知インダクタンスとが合成されたインピーダンスであって、コンデンサ（Ｃ１またはＣ２）の時定数は（（合成インピーダンスのキャパシタンス（コンデンサＣ１またはＣ２））×（合成インピーダンスのインダクタンス（電源パターン（ＶＰ）の既知インダクタンスと接地パターン（ＧＰ）の既知インダクタンスとの合成インダクタンス）））１／２で表され、コンデンサＣ１に対する時定数の値とコンデンサＣ２に対する時定数の値とが異なれば両方の時定数差に基づくインピーダンス分離がなされることになる。
【００５３】
図５は、図１の多層基板１において３層目の回路パターンと４層目の回路パターンとの間に形成されるビア（ビアＶ１ａおよびビアＶ１ｂからなるビアＶ１、ビアＶ３ａおよびビアＶ３ｂからなるビアＶ３、ビアＶ４ａおよびビアＶ４ｂなるビアＶ４）を、小容量コンデンサＣ２から少しずつ離し、なおかつ大容量コンデンサＣ１からも少しずつ離して配置した場合の３層目の回路パターンを示す図である。
【００５４】
各ビア（ビアＶ１ａ、ビアＶ１ｂ、ビアＶ３ａ、ビアＶ３ｂ、ビアＶ４ａ、ビアＶ４ｂ）は図５において図示しない基板表面（４層目回路パターン）の測定端子（図示せず）に接続される。したがって、図５は小容量コンデンサＣ２および大容量コンデンサＣ１と測定端子の距離を変化させてビアを配置した場合の３層目の回路パターンを示す図である。
【００５５】
図５の回路パターンを有する多層基板１において、各測定端子からインピーダンスアナライザ２を使用して多層基板１のインピーダンスを測定した結果を図６に示す。
【００５６】
図６において、ビアＶ１ａおよびビアＶ１ｂからなるビアＶ１を介してインピーダンスアナライザ２を使用して多層基板１のインピーダンス測定を実施した結果を実線（測定結果３）で示し、ビアＶ３ａおよびビアＶ３ｂからなるビアＶ３を介してインピーダンスアナライザ２を使用して多層基板１のインピーダンス測定を実施した結果を太い破線（測定結果４）で示し、小容量コンデンサから最も離れた位置にあるビアＶ４ａおよびビアＶ４ｂからなるビアＶ４を介してインピーダンスアナライザ２を使用して多層基板１のインピーダンス測定を実施した結果を細かい破線（測定結果５）で示した。
【００５７】
いずれの場合においても、大容量コンデンサに起因する共振周波数の有無と小容量コンデンサに起因する共振周波数の有無とによる共振の分離を確認することが出来き、且つインピーダンスの分離抽出が可能なことを示している。
【００５８】
しかし、測定位置であるインピーダンスアナライザ２の測定プローブ２ａおよび２ｂを小容量コンデンサにより近いビアを介した小容量コンデンサに近い測定端子に接続すると、小容量コンデンサに起因するインピーダンス低減効果が大きくなるため、共振の分離を観測するための測定端子は小容量コンデンサの近傍に配置することが最適となる。これは、ビアＶ１を介して多層基板１のインピーダンス測定を実施した結果である図６の測定結果３において、小容量コンデンサＣ２に起因する共振周波数におけるインピーダンスの変化が最も大きいことから分かる。
【００５９】
次に、少なくとも二つ以上のコンデンサにおけるそれぞれのコンデンサ容量値の大小関係が、ＣＶ１≧ＣＶ２≧・・・≧ＣＶｎ（ＣＶｎはコンデンサ容量値、ｎは自然数）の場合に、電気部品内蔵基板に実装されている少なくとも二つ以上のコンデンサにおける共振周波数に対応する時定数の大小関係が、（ＬＶ１＊ＣＶ１）１／２＞（ＬＶ２＊ＣＶ２）１／２＞・・・＞（ＬＶｎ＊ＣＶｎ）１／２（ＬＶｎは前記コンデンサ、前記コンデンサに接続される前記共通の電源パターン、及び、前記コンデンサに接続される前記共通の接地パターンを含むインダクタンス値、ｎは自然数）となる位置に前記インピーダンス計測をするための測定端子パッドを配置する電気部品内蔵基板の電気部品接続検査方法について、図７を用いて説明する。図７では測定端子４ａおよび測定端子４ｂからコンデンサＣ３を測定するときの抵抗ＲＶ３（１０ｍΩ）およびインダクタンスＬＶ３（１．０ｎＨ）をコンデンサＣ３と直列に接続した容量ＣＶ３が１ｎＦのコンデンサＣ３と、測定端子４ａおよび測定端子４ｂからコンデンサＣ４を測定するときの抵抗ＲＶ４（１５ｍΩ）およびインダクタンスＬＶ４（１．５ｎＨ）をコンデンサＣ４と直列に接続した容量ＣＶ４が１０ｎＦのコンデンサＣ４と、測定端子４ａおよび測定端子４ｂからコンデンサＣ５を測定するときの抵抗ＲＶ５（２０ｍΩ）およびインダクタンスＬＶ５（２．０ｎＨ）をコンデンサＣ５と直列に接続した容量ＣＶ５が１００ｎＦのコンデンサＣ５と、測定端子４ａおよび測定端子４ｂからコンデンサＣ６を測定するときの抵抗ＲＶ６（２５ｍΩ）およびインダクタンスＬＶ５（２．５ｎＨ）をコンデンサＣ６と直列に接続した容量ＣＶ６が１０００ｎＦのコンデンサＣ６とを図２における共通の電源パターンＶＰと共通の接地パターンＧＰに並列接続した回路モデルである。
【００６０】
コンデンサＣ３の時定数は（容量ＣＶ３×インダクタンスＬＶ３）１／２＝５．０×１０８となり、コンデンサＣ４の時定数は（容量ＣＶ４×インダクタンスＬＶ４）１／２＝１．４×１０８となり、コンデンサＣ５の時定数は（容量ＣＶ５×インダクタンスＬＶ５）１／２＝３．８×１０９となり、コンデンサＣ６の時定数は（容量ＣＶ６×インダクタンスＬＶ６）１／２＝５．０×１０９となり、コンデンサＣ３、コンデンサＣ４、コンデンサＣ５、コンデンサＣ６の容量の大小関係（コンデンサＣ３＜コンデンサＣ４＜コンデンサＣ５＜コンデンサＣ６）と各コンデンサの時定数の大小関係（コンデンサＣ３の時定数＜コンデンサＣ４の時定数＜コンデンサＣ５の時定数＜コンデンサＣ６の時定数）は一致する。したがって、各コンデンサに対応する共振周波数を測定用周波数としたインピーダンス測定は、インピーダンスアナライザ２を使用して順番に測定が可能となり、各コンデンサが多層基板１に接続されているか否かを確実に検査可能となる。
【００６１】
図８は図７で示される回路モデルのインピーダンスを測定若しくはシミュレーションした結果を示すインピーダンス波形の図である。
【００６２】
コンデンサＣ３に対応する共振周波数が共振周波数ｆ３であり、コンデンサＣ４に対応する共振周波数が共振周波数ｆ４であり、コンデンサＣ５に対応する共振周波数が共振周波数ｆ５であり、コンデンサＣ６に対応する共振周波数が共振周波数ｆ６である。
【００６３】
このようにインピーダンスを測定して各共振周波数の有無を確認し、各共振周波数におけるインピーダンスを計測することで、共振周波数に対応するコンデンサが基板に接続されているか否かを確実に検査することが可能である。
【００６４】
このように、図７で示される回路モデルに対応する少なくとも二つ以上のコンデンサを内層に有する多層の電気部品内蔵基板では、測定端子パッド（Ｐ４ａ）および他の測定端子パッド（Ｐ４ｂ）から最も近い位置に最も容量が小さいコンデンサ（Ｃ３）が配置され、前記測定端子パッド（Ｐ４ａ）および前記他の測定端子パッド（Ｐ４ｂ）からみた時定数の大小関係が（ＬＶ３＊ＣＶ３）１／２＞（ＬＶ４＊ＣＶ４）１／２＞（ＬＶ５＊ＣＶ５）１／２＞（ＬＶ６＊ＣＶ６）１／２＞（ＬＶｎはコンデンサＣｎ、コンデンサＣｎに接続される共通の電源パターン、及び、コンデンサＣｎに接続される前記共通の接地パターンを含むインダクタンス値、ｎ＝３、４、５、６）を満たす。ここで、コンデンサの数がｎ個であれば、最も容量が小さいコンデンサをＣ１とし、ｎを自然数として、ｎ個のコンデンサの関係を示すこともできる。
【００６５】
以上のように、本発明によれば、多層基板である電気部品内蔵基板に内蔵されている各コンデンサと共通の電源パターン及び共通の接地パターンの合成に起因する共振周波数が分離されるので、電気部品内蔵基板表面の測定端子からのインピーダンス測定によって電気部品内蔵基板に内蔵されている各コンデンサが回路パターンに接続されているか否かの電気検査が可能となる。
【００６６】
また、コンデンサの数に対応するコンデンサの電極に繋がる配線を基板表面まで引き出す必要がなくなる。そのために、コンデンサの数だけコンデンサ検査用の配線を引き出す必要がなくなる。
【００６７】
また、コンデンサ検査用の余計な配線が必要なくなるので、電気部品内蔵基板における電子回路特性の劣化、電気部品内蔵基板の基板サイズの拡大化、検査用の端子を増やすことによるコストの増大、更には検査用端子への測定プローブをセットする回数がコンデンサの数だけ必要となるといった問題を解決することが可能になる。
【００６８】
また、電気部品内蔵基板の共通の電源パターン及び共通の接地パターンに起因する既知インダクタンス(Ｌ)を含めた合成インピーダンスを既知共振周波数帯で測定を行う為、コンデンサの接続の有無を確実に検査することが可能になる。
【００６９】
また、各コンデンサの共振周波数帯でのインピーダンス計測を行うことで、どのコンデンサが接続不良を起こしているのかが明確になるので、電気部品内蔵基板に内蔵されている各コンデンサの電気検査を確実に実施することが可能になる。
【００７０】
また、電気部品内蔵基板において、大容量と小容量のコンデンサが並列に内蔵されている場合であっても、各コンデンサの検査が可能となる。本発明によれば、電気部品内蔵基板に内蔵されているコンデンサの容量の大小関係と時定数の大小関係が一致していれば、多種類のコンデンサが内蔵されている場合でも検査が可能となる。一例として２．２μＦ、０．１μＦ、１０ｎＦのコンデンサがそれぞれ内蔵されている場合であっても電気検査が可能である。
【００７１】
また、電気部品内蔵基板に内蔵されている各コンデンサと共通の電源パターン及び共通の接地パターンのインダクタンスに起因するＬＣ共振の時定数分離を効果的に発現する為に、容量が小さいコンデンサに対し、小さいインダクタンスとなるように外部端子を配置することで、共振周波数間の周波数の差が大きくなり、複数の共振周波数間で干渉が発生しづらくなるので各コンデンサの電気検査が簡易に実施することが可能となる。
【００７２】
すなわち、電気部品内蔵基板に内蔵され実装されているコンデンサ、および、配線パタ−ンのインダクタンス成分（Ｌ）とキャパシタンス成分（Ｃ）を含む合成インピーダンスを測定することに着目しているため、コンデンサ内蔵基板の製造後の検査を容易に実行することが可能となる。
【００７３】
以上のように、本発明は、コンデンサ内蔵基板の製造後にコンデンサの導通状態を検査する方法及びコンデンサ内蔵基板の構造に関するものである。特に、容量の異なる複数のコンデンサが同一電源にネットされた状態で個別のコンデンサの接続検査が可能となるコンデンサ内蔵基板の提供を可能とするものである。
【００７４】
なお、上記実施形態においては、多層基板１に内蔵されたコンデンサの共振周波数を測定用周波数としたインピーダンスの測定をインピーダンスアナライザ２で実施するように説明したが、本願はこれに限定されるものではなく、インピーダンスを測定できる任意の計測器を使用することが可能である。
【００７５】
また、コンデンサが未実装状態の多層基板１において、測定端子からの多層基板１の合成インピーダンスをシミュレーション（計算）またはインピーダンスアナライザ２等のインピーダンス計測器によって計測することによって、コンデンサ実装後の各コンデンサの共振周波数を予測することができる。
【００７６】
また、測定端子の位置によって多層基板１に実装されるコンデンサの共振周波数が異なるが、シミュレーション（計算）またはインピーダンスアナライザ２等のインピーダンス計測器による実際の測定によって、コンデンサのコンデンサ容量の大小関係順に、コンデンサの共振周波数の大小関係が並ぶように測定端子の位置を決定することが可能である。
【００７７】
さらに、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内において種々変更可能である。
【００７８】
さらに、本明細書に記載および図示されている実施形態は具体例としてのものであるに過ぎず、本発明の範囲を限定するものと考えるべきではないと理解すべきである。本発明の精神および範囲にしたがって上述以外の変更および修正を施すことも可能である。
【符号の説明】
【００７９】
１         多層基板
２          インピーダンスアナライザ
２ａ、２ｂ  測定プローブ
４ａ、４ｂ  ４層目の回路パターン（測定端子）
Ｃ１        大容量コンデンサ
Ｃ２        小容量コンデンサ
ｆ１、ｆ２ａ、ｆ２ｂ、ｆ３、ｆ４，ｆ５，ｆ６  共振周波数
Ｖ１ａ、Ｖ１ｂ、Ｖ２ａ、Ｖ２ｂ、Ｖ３ａ、Ｖ３ｂ、Ｖ４ａ、Ｖ４ｂ、  ビア（導電体）
ＶＰ        ３層目の共通の電源パターン
ＧＰ        ３層目の共通の接地パターン
【図１】
0005463918.tif 000002
【図２】
0005463918.tif 000003
【図３】
0005463918.tif 000004
【図４】
0005463918.tif 000005
【図５】
0005463918.tif 000006
【図６】
0005463918.tif 000007
【図７】
0005463918.tif 000008
【図８】
0005463918.tif 000009
【図９】
0005463918.tif 000010
【図１０】
0005463918.tif 000011
【図１１】
0005463918.tif 000012
【図１２】
0005463918.tif 000013