(57)【特許請求の範囲】
【請求項１】
増幅器を備える装置であって、前記増幅器は、
正出力電圧を供給する正出力端子及び負出力電圧を供給する負出力端子により形成された出力段と、
前記出力段と並列に結合され、かつ前記増幅器で受信された信号を濾波するように構成された負荷タンクと、
前記出力段及び前記負荷タンクと並列に結合され、且つ、調節可能な負性抵抗を有する負性抵抗ブロックとを有する増幅器であって、
前記負性抵抗ブロックは、
前記出力段の前記正出力端子に結合された第１の端子及び前記出力段の前記負出力端子に結合された第２の端子を有する第１の相互コンダクタンス素子と、
前記出力段の前記負出力端子に結合された第１の端子及び前記出力段の前記正出力端子に結合された第２の端子を有する第２の相互コンダクタンス素子と、
を有し、前記第１及び第２の相互コンダクタンス素子の前記第２の端子は各々、同調電流源に結合されている装置。
【請求項２】
前記負性抵抗ブロックは、１つまたは複数の能動素子を含み、能動素子のバイアス条件に基づいて負性抵抗を与えるように構成された負相互コンダクタンス回路である請求項１に記載の装置。
【請求項３】
前記同調電流源は、外部同調電流を受け入れかつミラー電流を供給するカレントミラーである請求項１に記載の装置。
【請求項４】
前記第１及び第２の相互コンダクタンス素子の前記第３の端子は各々、前記同調電流源に抵抗結合され、前記第１及び第２の相互コンダクタンス素子の所望のバイアスを与える請求項１に記載の装置。
【請求項５】
前記第１及び第２の相互コンダクタンス素子の前記第２の端子は、前記出力段の前記負出力端子と前記出力段の前記正出力端子にそれぞれ容量結合され、
前記第１及び第２の相互コンダクタンス素子の前記第２の端子は各々、同調電流源に抵抗結合されている請求項１に記載の装置。
【請求項６】
前記第１及び第２の相互コンダクタンス素子の前記第２の端子は、グラウンドに容量結合され、
前記第１及び第２の相互コンダクタンス素子の第３の端子は、グラウンドに結合されている請求項５に記載の装置。
【請求項７】
前記負性抵抗ブロックは、
前記第１の相互コンダクタンス素子の第３の端子に結合された第１の端子、前記第２の相互コンダクタンス素子の第３の端子に容量結合された第２の端子、及び第１の同調電流源に結合された第３の端子を有する第３の相互コンダクタンス素子と、
前記第２の相互コンダクタンス素子の前記第３の端子に結合された第１の端子、前記第１の相互コンダクタンス素子の前記第３の端子に容量結合された第２の端子、及び第２の同調電流源に結合された第３の端子を有する第４の相互コンダクタンス素子と、
前記第３の相互コンダクタンス素子及び前記第４の相互コンダクタンス素子の前記第３の端子に結合された抵抗器と、
をさらに有する請求項５に記載の装置。
【請求項８】
前記相互コンダクタンス素子はＮＭＯＳトランジスタであり、前記トランジスタのソースとしての第１の端子と前記トランジスタのゲートとしての第２の端子及び前記トランジスタのドレインとしての第３の端子を含む請求項１に記載の装置。
【請求項９】
前記負性抵抗ブロックは、−１０００オーム乃至−５０００オームの範囲内の負性抵抗を与える請求項１に記載の装置。
【請求項１０】
前記負荷タンクは、負荷インダクタと負荷キャパシタとで形成された請求項１に記載の装置。
【請求項１１】
前記出力段に結合され、かつ前記増幅器内の電流を緩衝する（to buffer）ように構成された一対のカスコードデバイスをさらに有する請求項１に記載の装置。
【請求項１２】
前記増幅器は、
入力電圧を受け入れるように構成された相互コンダクタンス段と、
前記相互コンダクタンス段に電流を供給するように構成された電流源と、
をさらに有する請求項１に記載の装置。
【請求項１３】
低雑音増幅器（ＬＮＡ）である請求項１に記載の装置。
【請求項１４】
無線受信機である請求項１に記載の装置。
【請求項１５】
ＧＰＳ受信機である請求項１に記載の装置。
【請求項１６】
増幅器を備える装置であって、前記増幅器は、
正出力電圧を供給する正出力端子及び負出力電圧を供給する負出力端子により形成された出力段と、
前記出力段と並列に結合され、かつ前記増幅器で受信された信号を濾波するように構成された負荷タンクと、
前記出力段及び前記負荷タンクと並列に結合され、且つ、調節可能な負性抵抗を有する負性抵抗ブロックとを有する増幅器であって、
前記負性抵抗ブロックは、
第１のカレントミラーは１つの端子において前記出力段の前記正出力端子に結合され、別の端子において前記出力段の前記負出力端子に抵抗結合された、互いに結合された第１のカレントミラー及び第２のカレントミラーを備える装置。
【請求項１７】
信号を増幅する方法であって、
入力段で入力信号を受信することと、
前記入力信号に応答して正出力端子における正出力電圧及び負出力端子における負出力電圧を含む出力信号を供給することと、
前記正及び前記負出力端子において前記入力信号を濾波することと、
同調可能な電流源を前記正及び前記負出力端子に結合することに基づいて、前記正及び負出力端子間に調整可能な負性抵抗を与えることと、
を備える方法。
【請求項１８】
前記負性抵抗を与えることは、
１つまたは複数の能動素子を介して電流を通すことを含み、ここで前記負性抵抗は前記１つまたは複数の能動素子の相互コンダクタンスに基づいている請求項１７に記載の方法。
【請求項１９】
前記負性抵抗を与えることは、
前記１つまたは複数の能動素子をバイアスして、前記相互コンダクタンスを所望の値に設定すること、をさらに備える請求項１８に記載の方法。
【請求項２０】
前記与えられた負性抵抗は、−１０００オーム乃至−５０００オームの範囲内である請求項１７に記載の方法。
【請求項２１】
入力信号を受信する手段と、
前記入力信号に応答して、正出力端子における正出力電圧及び負出力端子における負出力電圧を含む出力信号を供給する手段と、
前記正及び負出力端子において前記入力信号を濾波する手段と、
同調可能な電流源を前記正及び前記負出力端子に結合する手段に基づいて、前記正及び負出力端子間に調整可能な負性抵抗を与える手段と、
を備える増幅器。
【請求項２２】
前記負性抵抗を与える手段は、
電流を通過させる相互コンダクタンス手段を有し、ここで前記負性抵抗は前記相互コンダクタンス手段の相互コンダクタンスに基づく請求項２１に記載の増幅器。
【請求項２３】
前記負性抵抗を与える手段は、
前記相互コンダクタンス手段をバイアスして前記相互コンダクタンスを所望の値に設定する手段、
をさらに備える請求項２２に記載の増幅器。
【請求項２４】
前記与えられた負性抵抗は、−１０００オーム乃至−５０００オームの範囲内である請求項２１に記載の増幅器。
【請求項２５】
コンピュータに対して、請求項１７乃至２０のうちの１つに記載の方法を実行させるプログラム。
【請求項２６】
プログラムを記憶するコンピュータ読み取り可能記憶デバイスであって、前記プログラムは、コンピュータに対して、請求項１７乃至２０のうちの１つに記載の方法を実行させる、コンピュータ読み取り可能記憶デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、全般的に回路に関し、さらに具体的には無線通信及び他の用途に適した受信機フロントエンドの選択性を向上させることに関する。
【背景技術】
【０００２】
低電力の無線受信機の設計では、所望信号の周波数と類似した周波数で動作する強力な（すなわち、比較的大振幅の）ブロッカまたは干渉成分（interferer）の存在による大きな課題が示されている。例えば、約１５７５ＭＨｚで動作する地球測位システム（ＧＰＳ）受信機は、約１７００ＭＨｚで動作するＣＤＭＡ無線通信システムから大きな干渉を受ける可能性がある。これらのブロッカは、受信機のいくつかの重大な態様の設計、例えば直線性、局部発振器（ＬＯ）の位相雑音、ミスマッチトレランス、電力消費等に影響を及ぼし得る。ゼロ中間周波数（ＩＦ）及び低ＩＦの受信機設計では、周波数が所望信号に近い強力な干渉信号がＬＯの雑音側波帯と混合して不要な雑音成分（noise products）を生成し、その雑音成分はレシプロカルミキシング（reciprocal mixing）として既知の現象である、受信機の性能の低下を生じ得る。
【０００３】
受信された無線周波数（ＲＦ）信号を適切なＩＦ信号へ変換するために使用される無線受信機の部分は、ＲＦフロントエンドと呼ばれる。ＲＦフロントエンドは通常、低雑音増幅器（ＬＮＡ）とミキサ及びしばしば付加的な制御可能な利得段または相互コンダクタンス段を含む。
【０００４】
図１は、例示的な従来のＲＦフロントエンド回路を示している。図示のように、ＲＦフロントエンド回路１０はＬＮＡ１２と相互コンダクタンス（ｇｍ）段１４及びＬＯ段１６を含む。ＲＦフロントエンド回路１０は、外部整合回路５からＬＮＡ１２においてＲＦ信号を受信する。外部整合回路は種々のキャパシタとインダクタとで形成され、不要な帯域外ＲＦ信号の何らかの除去を実現する。ＬＮＡ１２は、受信されたＲＦ信号の比較的低雑音の増幅とｇｍ段１４への増幅された直交信号Ｉ及びＱの出力を実現する。ｇｍ段１４とＬＯ段１６は、直交信号Ｉ及びＱを操作して適切なＩＦ信号を供給するために、複数の相互コンダクタンス素子と複数のミキサ素子とをそれぞれ含み得る。
【０００５】
強力なブロッカ及び干渉成分は、通常、ダウンコンバージョン後に受信機のアナログベースバンド回路内で阻止（reject）される。しかし、それらの周波数スペクトルが関心帯域に近接していることにより、通常、ＲＦ周波数の大幅な減衰はない。従って、アナログベースバンド回路における選択性を実現し、かつそこで直線性及びダイナミックレンジの要件を緩和することが実現可能であるが、ＲＦフロントエンドの直線性要件及びＬＯの位相雑音要件は、依然として厳しいままである。
【０００６】
ＲＦフロントエンド内で強力なブロッカを減衰させる１つの方法は、ＬＮＡの入力部または出力部に単一のブロッカ周波数に同調されたインダクタ−キャパシタ（ＬＣ）トラップを使用することである。この技術は、ＬＣトラップがどこに配置されているかによってＬＮＡを含むかまたは排除するかのどちらかで、比較的高電力のブロッカ信号により示される設計課題を緩和することができる。しかし、トラップはＬＮＡの入力部で使用される場合、付加的な整合部品（matching components）を必要とし、ＲＦ信号チェーン内の要素により生じる信号対雑音比（ＳＮＲ）の悪化の従来の尺度である、回路の雑音指数を大幅に悪化させる可能性がある。雑音指数の悪化を防止するために、ＬＣトラップはＬＮＡの出力部にオンチップで配置され得るが、このことによりトラップ内で高いクオリティファクタ（Ｑファクタまたは単に「Ｑ」）を達成し、かつ近接するブロッカ周波数の大幅な減衰を得ることが困難になる。Ｑファクタは、システムがエネルギーを浪費する割合に対する、システムが振動する周波数の比較を提供する。従って、より高いＱが振動周波数に対するより低い割合のエネルギー浪費を示し、そのため振動がよりゆっくりと消滅し、前述のＬＣトラップなどの狭帯域用途に望ましい高Ｑを実現する。しかし、高Ｑオンチップインダクタは、実現可能であっても、それらは一般に極めて大きい。
【０００７】
大きなダイ面積を使用することなく高Ｑのオンチップインダクタンスを達成するために、ジャイレータに基づく能動インダクタ回路が使用されることが多い。これらのジャイレータ回路は、通常は実際のインダクタより少ないダイ面積しか必要としない能動素子を使用して、集積回路（ＩＣ）内の誘導性素子をシミュレートするのに使用される。回路のＱファクタを若干制御するのに使用して、それにより所定のブロッカ周波数の任意な急勾配の減衰形状を達成することができる、修正されたジャイレータのいくつかの周知例がある。しかし、そのような能動回路の雑音応答は一般により広帯域であり、特に逆周波数（inverse frequency）雑音アップコンバージョンに起因して生成される雑音応答はそうである。この付加的な雑音は、所望の信号帯域における雑音指数の大幅な悪化につながる。
【０００８】
ＲＦフロントエンドの選択性を実現する別の手法では、差動ＬＮＡに時々使用されるタンク回路（または負荷タンク）を活用する。
【０００９】
図２は、負荷タンクを有する従来の差動ＬＮＡを示している。図示のように、ＬＮＡ２００は入力（または相互コンダクタンス）段２１０、電流バッファ段２２０、負荷タンク２３０及びテール電流源２６０を含む。入力段２１０は、第１及び第２の相互コンダクタンス素子２１２及び２１４（例えば、ＮＭＯＳトランジスタ）を含む。電流バッファ段２２０は、一対のカスコードトランジスタ２２２及び２２４（例えば、ＮＭＯＳトランジスタ）を含む。負荷タンク２３０は、タンクインダクタ２３２とタンクキャパシタ２３４とで形成されている。負荷タンク２３０は、また抵抗Ｒtank２３６を含み、この抵抗Ｒtankは物理的抵抗器であってもよいし、または単に負荷タンク２３０内の他の要素の実際のインピーダンスを示していてもよい。負荷タンク抵抗Ｒtank２３６に加えて、ＬＮＡ２００の出力抵抗がＲout−ＬＮＡ２７０として示されており、ＬＮＡ２００により給電される次段（例えば、図１の相互コンダクタンス段１４）の入力抵抗が図２にＲin-next２４０として示されている。
【００１０】
図１を参照して前述した通り、入力段２１０は外部整合回路５からのＲＦ信号を受信するように構成されている。テール電流源２６０は、入力段２１０に電流を供給するように構成されており、当技術分野において周知の種々の方法で実施され得る。ＬＮＡ２００は、バイアス電圧ＶＤＤによりＤＣバイアスされ、カスコードデバイス２２２及び２２４はカスコードバイアス電圧Ｖcascによりバイアスされている。図示のように、カスコードデバイス２２２の上側端子（すなわち負荷タンク側）において正出力電圧Ｖout+を供給し、かつ他方のカスコードデバイス２２４の対応する上側端子において負出力電圧Ｖout-を供給することにより、出力段２８０において出力信号が生成される。出力段２８０と並列に（すなわちＬＮＡ２００の正出力Ｖout+及び負出力Ｖout-を横断して）結合されている要素または要素の表現（representations）は、ＬＮＡ２００の「出力ネットワーク」の一部と考えられる。
【００１１】
負荷タンク２３０は、ＬＮＡ２００が同調された周波数応答を供給し、それにより帯域外信号をある程度まで除去することを可能にする。しかし、この手法を用いて達成される選択性の量は通常、ＬＮＡ２００の出力ネットワークにおける要素の有限なＱにより制限される。具体的には、ＬＮＡ２００のＱファクタは出力ネットワークの等価実部インピーダンス（equivalent real part impedance）Ｒeq-ＬＮＡに左右され、ここでＲeq-ＬＮＡは以下の通り決定され得る。
【数１】
0005384630.tif 000002
【００１２】
このように理論上、等価抵抗Ｒeq-ＬＮＡを高く保つことにより、高Ｑを達成することができる。しかし、典型的な処理技術では、比較的低い負荷タンク抵抗Ｒtank２３６を有する高Ｑのキャパシタ及びインダクタを使用しても、そのようなネットワークから８以上の等価Ｑを得ることは困難であり、従って帯域外ブロッカの阻止は僅か数デシベル（ｄＢ）に制限される。
【発明の概要】
【００１３】
本発明の例示的実施形態は、無線通信及び他の用途に適した受信機フロントエンドの選択性を向上させるための回路、システム及び方法に関する。
【００１４】
従って、一実施形態は増幅器を備えている装置を含むことができ、増幅器は正出力電圧を供給する正出力端子及び負出力電圧を供給する負出力端子により形成された出力段と、出力段と並列に結合され、かつ増幅器で受信された信号を濾波するように構成された負荷タンクと、出力段及び負荷タンクと並列に結合された負性抵抗ブロックとを備える。
【００１５】
別の実施形態は、信号を増幅する方法を含むことができ、本方法は入力段で入力信号を受信することと、入力信号に応答して正出力端子における正出力電圧及び負出力端子における負出力電圧を含む出力信号を供給することと、正出力端子及び負出力端子において入力信号を濾波することと、正出力端子と負出力端子との間に負性抵抗を与えることと、を備える。
【００１６】
別の実施形態は、入力信号を受信するための手段と、入力信号に応答して正出力端子における正出力電圧及び負出力端子における負出力電圧を含む出力信号を供給する手段と、正出力端子及び負出力端子において入力信号を濾波する手段と、正出力端子と負出力端子との間に負性抵抗を与える手段と、を有する増幅器を含むことができる。
【００１７】
添付図面は、本発明の実施形態の説明を助けるために示され、実施形態の例証のためだけに提供されており、それらを限定するものではない。
【図面の簡単な説明】
【００１８】
【図１】例示的な従来のＲＦフロントエンド回路を示す図。
【図２】負荷タンクを有する従来の差動ＬＮＡを示す図。
【図３】本発明の種々の実施形態に従う付加された負性抵抗を有するＬＮＡの出力ネットワークを示す図。
【図４】本発明の実施形態に従う例示的な負性抵抗ブロックを示す図。
【図５】本発明の別の実施形態に従う例示的な負性抵抗ブロックを示す図。
【図６】本発明の別の実施形態に従う例示的な負性抵抗ブロックを示す図。
【図７】本発明の別の実施形態に従う例示的な負性抵抗ブロックを示す図。
【図８】本発明の別の実施形態に従う例示的な負性抵抗ブロックを示す図。
【図９】本発明の別の実施形態に従う例示的な負性抵抗ブロックを示す図。
【図１０】本発明の種々の実施形態に従う負性抵抗ブロックを使用する強力な干渉信号の存在下での信号除去を示すグラフ。
【図１１】本発明の実施形態に従う受信信号を増幅する方法を示す流れ図。
【発明を実施するための形態】
【００１９】
本発明の特定の実施形態に関する以下の説明及び関連の図面において、本発明の態様が開示されている。代替の実施形態が、本発明の範囲から逸脱することなく修正されてもよい。さらに、本発明の周知の要素は詳細に記載されないか、または本発明に関連のある詳細を分かりにくくしないために省略される。
【００２０】
本明細書で使用されている用語「例示的」は、「例、実例、例証としての役割を果たすこと」を意味する。「例示的」として本明細書に記載されている任意の実施形態が、必ずしも他の実施形態を凌いで好適または有利と解釈される訳ではない。同様に、用語「本発明の実施形態」は、本発明の全ての実施形態が検討された特徴、利点または動作モードを含むことを必要としない。
【００２１】
本明細書で使用されている専門用語は、特定の実施形態を記載することのみを目的としており、本発明の実施形態を限定することを目的としていない。本明細書で使用されている通り、単数形「ａ」、「ａｎ」及び「ｔｈｅ」は、別途明示されていない限り、複数形も含むものとする。さらに当然のことながら、用語「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」、「ｉｎｃｌｕｄｅｓ」及び／または「ｉｎｃｌｕｄｉｎｇ」は、本明細書で使用されている場合、明示された特徴、整数値、ステップ、作業過程、要素、及び／または構成要素の存在を具体的に述べているが、１つまたは複数の他の特徴、整数値、ステップ、作業過程、要素、構成要素、及び／またはそれらの群の存在を排除しない。
【００２２】
さらに、多くの実施形態が、例えばコンピュータデバイスの要素により実施されることになる一連の動作の観点から記載されている。本発明の種々の態様が複数の異なる形態で具現されてもよく、それらの全てが特許請求する主題の範囲内にあると考えられていることが分かる。さらに、本明細書に記載されている実施形態の各々に関して、任意のそのような実施形態の対応する形態が、例えば記載されている動作を実施する「ように構成されている論理」として、本明細書に記載されていてもよい。
【００２３】
背景技術に前述されている通り、従来の差動ＬＮＡにおいて達成される選択性の量は通常、負荷タンクの有限なＱ、出力インピーダンス及び当該出力ネットワークで見られる次段の入力インピーダンスにより制限される。理論上、これらの要素の実部インピーダンスを比較的低く保ち、比較的高い出力ネットワーク等価抵抗Ｒeq-ＬＮＡを与えることにより、高Ｑを達成することができるが、実際にはこのことはＱに比較的僅かな改善しかもたらさない。一方、本発明の実施形態では出力ネットワークに付加的な負性抵抗ブロックを設けて、Ｒeq-ＬＮＡを増大させることによりＱを大きくする。例えば、−Ｒnegの抵抗を有する負性抵抗ブロックを出力ネットワークに付加することにより、本発明の実施形態による等価抵抗Ｒeqを以下の通り決定することができる。
【数２】
0005384630.tif 000003
【００２４】
方程式（２）から分かる通り、当該ＬＮＡの等価抵抗を１／（１−Ｒeq-ＬＮＡ／Ｒneg）の係数により任意に増大させ、任意の高Ｑを与えることができる。ＲnegがＲeq-ＬＮＡより高く保たれている限りＲeqは正であり、システムは安定している。従って、より高い正の等価実部インピーダンスＲeq-ＬＮＡを達成し、出力応答のＱを所望の水準まで増大させ、従って受信機ＲＦフロントエンドの選択性を向上させることができる。
【００２５】
図３は、本発明の種々の実施形態による付加された負性抵抗を有するＬＮＡ３００の出力ネットワークを示す。
【００２６】
図示のように、ＬＮＡ３００はＬＮＡ２００と同様に電流バッファ段２２０と負荷タンク２３０を含む。電流バッファ段２２０は、一対のカスコードトランジスタ２２２及び２２４（例えば、ＮＭＯＳトランジスタ）を含む。負荷タンク２３０は、タンクインダクタ２３２とタンクキャパシタ２３４とで形成されている。負荷タンク２３０は、また抵抗Ｒtank２３６を含み、抵抗Ｒtankは実際の抵抗器であってもよいし、または単に負荷タンク２３０内のその他の要素の実際のインピーダンスを示していてもよい。負荷タンク抵抗Ｒtank２３６に加えて、ＬＮＡ２００の出力抵抗がＲout-ＬＮＡ２７０として示されており、ＬＮＡ２００により給電されている次段（例えば、図１の相互コンダクタンス段１４）の入力抵抗が図３にＲin-next２４０として示されている。
【００２７】
ＬＮＡ３００は、バイアス電圧ＶＤＤによりＤＣバイアスされおり、カスコードデバイス２２２及び２２４は、図２に示されているバイアスと同様にカスコードバイアス電圧Ｖcascによりバイアスされている。やはり図２の出力信号と同様に、図３に示されている通り出力信号は、カスコードデバイス２２２の上側端子（すなわち負荷タンク側）において正出力電圧Ｖout+を供給し、かつ他方のカスコードデバイス２２４の対応する上側端子において負出力電圧Ｖout-を供給することにより、出力段２８０で生成される。当然のことながら、図３に示されていないＬＮＡ２００の残りの要素（例えば、入力段、テール電流源等）は、図２に示されている対応する要素と実質的に同様に実装され得る。
【００２８】
ＬＮＡ３００は、負荷タンク２３０及び出力段２８０と並列に（すなわち正出力Ｖout+及び負出力Ｖout-を横断して）結合されている負性抵抗ブロック３５０をさらに含む。前述の通り、負性抵抗ブロック３５０はＬＮＡ３００の出力ネットワークに負性抵抗−Ｒnegを与え、等価抵抗Ｒeq全体を増大させる。
【００２９】
当然のことながら、図３の負性抵抗ブロック３５０は多くの方法で実装され得る。以下により詳細に記載される通り、後続の図４〜９は本発明の種々の実施形態による負性抵抗ブロック３５０の種々の例示的設計を示す。しかし、当然のことながら図４〜９に示されている例示的設計は例証目的でのみ提供されており、可能な実施の包括的な一覧表を示すことを目的としていない。
【００３０】
図４は、本発明の実施形態による例示的負性抵抗ブロック３５０を示す。
【００３１】
図示の通り、図４の負性抵抗ブロック３５０はＬＮＡ３００の出力部にクロスカップリングされた第１及び第２の相互コンダクタンス（ｇｍ）デバイス４０２及び４０４（例えば、ＮＭＯＳトランジスタ）を含む。すなわち、ｇｍデバイス４０２は第１の端子（例えば、ドレイン）においてＬＮＡ３００の正出力部Ｖout+に結合され、かつ第２の端子（例えば、ゲート）においてＬＮＡ３００の負出力部Ｖout-に結合されている。一方、ｇｍデバイス４０４は第１の端子（例えば、ドレイン）においてＬＮＡ３００の負出力部Ｖout-に結合され、かつ第２の端子（例えば、ゲート）においてＬＮＡ３００の正出力部Ｖout+に結合されている。図４の負性抵抗ブロック３５０は、各ｇｍデバイス４０２及び４０４の第３の端子（例えば、ソース）に結合された同調電圧源Ｖtune４５０をさらに含む。Ｖtune４５０は、所望の電圧レベルを実現するように構成可能であり、以下により詳細に記載される。
【００３２】
図４の負性抵抗ブロック３５０の実現は、負ｇｍ回路と呼ばれる負性抵抗回路の類いの１つである。一般に、負ｇｍ回路は１つまたは複数の含まれている能動素子の相互コンダクタンスに反比例する負性抵抗−Ｒnegを与え、相互コンダクタンスは回路のバイアス条件に基づく。例えば、図４の負ｇｍ回路の負性抵抗｜Ｒneg｜の大きさは２／ｇｍに等しく、ここにｇｍはｇｍデバイス４０２及び４０４の各々の相互コンダクタンスである。Ｖtune４５０は、ｇｍデバイス４０２及び４０４をバイアスすることにより所望のレベルに調節され得、それにより電圧降下を各ｇｍデバイス４０２及び４０４の第２の端子から第３の端子へシフトし（例えば、Ｖgate−Ｖsource）、それにより各々の相互コンダクタンスが決定される。このようにｇｍは任意の所望の値に設定され得、従ってＲnegは特定用途向けシステム要件等に基づいて所望の通りに調節され得る。
【００３３】
図５は、本発明の別の実施形態による例示的負性抵抗ブロック３５０を示す。
【００３４】
図示の通り、図５の負性抵抗ブロック３５０は、図４を参照して前述されているように、ＬＮＡ３００の出力部にクロスカップリングされた第１及び第２のｇｍデバイス４０２及び４０４（例えば、ＮＭＯＳトランジスタ）を含む。図５の負性抵抗ブロック３５０は、各ｇｍデバイス４０２及び４０４の第３の端子（例えば、ソース）に結合された同調電流源（tuning current source）５５０をさらに含む。同調電流源５５０は、同調電流Ｉtuneを受け入れ、かつミラー電流をバイアスｇｍデバイス４０２及び４０４に供給するカレントミラーとして示されている。Ｉtuneは、例えば当該技術分野で周知のプログラム可能な電流源としてもよく、ＬＮＡ３００の外部にある回路（図示せず）により供給されてもよい。
【００３５】
図５の負性抵抗ブロック３５０の設計は、また負ｇｍ回路と考えられ、図５の負ｇｍ回路３５０の負性抵抗｜Ｒneg｜の大きさもまた当該相互コンダクタンスに反比例する。図４のＶtuneと同様に、Ｉtuneは負ｇｍ回路の相互コンダクタンス及び従って負性抵抗−Ｒnegの値を制御する。
【００３６】
図５の設計は、簡単で低雑音の負ｇｍ回路を実現し、その回路では相互コンダクタンスがバイアス電流Ｉtuneにより制御される。しかし、この設計の欠点の１つは、負性抵抗量が外部バイアス電流Ｉtuneにより本質的に固定されていることである。別の欠点は、付加的な非直線性の導入である。従って、この設計は限られた直線性に耐えると同時に、（スペースを節約するため等）低複雑度の回路を必要とする用途に適切であり得る。
【００３７】
図６は、本発明の別の実施形態による例示的負性抵抗ブロック３５０を示す。
【００３８】
図示の通り、図６の負性抵抗ブロック３５０は、図４を参照して前述されているようにＬＮＡ３００の出力部にクロスカップリングされた第１及び第２のｇｍデバイス４０２及び４０４（例えば、ＮＭＯＳトランジスタ）、ならびに図５を参照して前述されている通り各ｇｍデバイス４０２及び４０４の第３の端子（例えば、ソース）に結合された同調電流源５５０を含む。さらに、図６の負性抵抗ブロック３５０はｇｍデバイス４０２及び４０４の第３の端子各々と同調電流源５５０との間に結合された可変抵抗器６０２及び６０４をさらに含む。
【００３９】
図５の負性抵抗ブロック３５０の設計は、また負ｇｍ回路と考えられ、図６の負ｇｍ回路３５０の負性抵抗｜Ｒneg｜の大きさもまた当該相互コンダクタンスに反比例する。図５と同様に、Ｉtuneは負ｇｍ回路の相互コンダクタンス、及び従って負性抵抗−Ｒnegの値を制御する。しかし、ｇｍデバイス４０２及び４０４は、図６の設計では同調電流源５５０に各々抵抗結合されているため、各ｇｍデバイス４０２及び４０４の相互コンダクタンスはさらに同調され、可変抵抗器６０２及び６０４の抵抗値を調節してバイアスを制御することにより、所望に応じて負性抵抗を与える。図５の設計とは異なり、図６の設計は外部から供給される同調電流Ｉtune単独での同調以上の負性抵抗同調（negative resistance tuning）を与える。
【００４０】
従って、図６の設計は図５の設計と比較して追加の同調性を与え、また設計者が所望の負性抵抗量−Ｒnegのために直線性を犠牲にすることを可能にする。しかし、この設計の欠点の１つは、可変抵抗器６０２及び６０４の付加抵抗が適正な機能性のためのより高い電流、及びＩＣ内の追加の無歪限界（headroom）を必要とすることである。従って、この設計はさらなる複雑度に対応することができると同時に、さらなる柔軟性を必要とする用途に適切である。
【００４１】
図７は、本発明の別の実施形態による例示的負性抵抗ブロック３５０を示す。
【００４２】
図示の通り、図７の負性抵抗ブロック３５０は図４を参照して実質的に前述されているように、ＬＮＡ３００の出力部にクロスカップリングされた第１及び第２のｇｍデバイス４０２及び４０４（例えば、ＮＭＯＳトランジスタ）を含む。しかし、図４〜図６の以前の設計とは異なり、ｇｍデバイス４０２はその第２の端子（例えば、ゲート）において第１のキャパシタ７１２経由でＬＮＡ３００の負出力部Ｖout-に容量結合（交流結合とも呼ばれる）されており、ｇｍデバイス４０４はその第２の端子（例えば、ゲート）において第２のキャパシタ７１４経由でＬＮＡ３００の正出力部Ｖout+に容量結合されている。さらに、図５及び６の以前の設計とは異なり、図７の負性抵抗ブロック３５０は抵抗器７０２及び７０４それぞれを経由して、各ｇｍデバイス４０２及び４０４の第２の端子（例えば、ゲート）に抵抗結合された同調電流源７５０を含む。この設計では、ｇｍデバイス４０２及び４０４の第２の端子（例えば、ゲート）はまた第３のキャパシタ７４０経由でグラウンドに容量結合されており、ｇｍデバイス４０２及び４０４の第３の端子（例えば、ソース）は、グラウンドに直接結合されている。
【００４３】
図７の負性抵抗ブロック３５０の設計は、また負ｇｍ回路と考えられ、図７の負ｇｍ回路の負性抵抗｜Ｒneg｜の大きさは、また当該相互コンダクタンスに反比例する。しかし、容量結合によりｇｍデバイス４０２及び４０４のゲート及びドレインが異なる電圧でＤＣバイアスされ得るため、この設計により図６の設計より多くの設計管理が可能になる。
【００４４】
従って、図７の設計は設計者が所望の負性抵抗量−Ｒｎｅｇをより正確に設定することを可能にすると同時に、良好な直線性及び低雑音を実現する。しかし、この設計の欠点の１つは、結合しているキャパシタ７０２及び７０４からの寄生容量の導入である。従って、この設計は不要な寄生効果を効果的に処理することができると同時に、より精密な同調を必要とする用途に適切であり得る。
【００４５】
図８は、本発明の別の実施形態による例示的負性抵抗ブロック３５０を示す。
【００４６】
図示の通り、図８の負性抵抗ブロック３５０は、第１の負ｇｍ段８１０と第２の負ｇｍ段８２０とを含み、それらは、図７の負ｇｍ回路に各々実質的に類似している。具体的には、各負ｇｍ段８１０及び８２０は図４を参照して前述されている通り、ＬＮＡ３００の出力部に交差式に結合された第１及び第２のｇｍデバイス４０２及び４０４（例えば、ＮＭＯＳトランジスタ）を含み、第１の交流結合キャパシタ７１２はｇｍデバイス４０２をその第２の端子（例えば、ゲート）においてＬＮＡ３００の負出力部Ｖout-に結合させ、第２の結合キャパシタ７１４はｇｍデバイス４０４をその第２の端子（例えば、ゲート）においてＬＮＡ３００の正出力部Ｖout+に結合させ、抵抗器７０２及び７０４はそれぞれ各ｇｍデバイス４０２及び４０４各々の第２の端子（例えば、ゲート）をバイアス電流（図示せず）に抵抗結合させる。第１の負ｇｍ段８１０は、図４を参照して前述されている通り、ＬＮＡ３００の出力部にクロスカップリングされているのに対して、第２の負ｇｍ段８２０は、ｇｍデバイス４０２及び４０４の第１の段の第３の端子（例えば、ドレイン）において、同様に第１の負ｇｍ段８１０の出力部にクロスカップリングされている。第１の負ｇｍ段８１０及び第２の負ｇｍ段８２０に加えて、図８の負性抵抗ブロック３５０は、第２の負ｇｍ段８２０の出力部のｇｍデバイス４０２及び４０４の第２の段の第３の端子（例えば、ドレイン）に結合された２つの電流源８３０及び８４０と、第２の負ｇｍ段８２０の出力部を横断して結合された抵抗器Ｒ８５０をさらに含む。
【００４７】
図７の負性抵抗ブロック３５０の設計は、トランスリニア負性抵抗回路と考えられ、その回路では負性抵抗｜Ｒneg｜の大きさが抵抗器Ｒ８５０の抵抗に等しい。この設計は良好な直線性を実現し、この回路の交流結合バイアスにより十分な無歪限界が可能になる。しかし、さらなる回路複雑度は雑音を導入し、かつより多くの電流を動作のために必要とする。従って、この設計はさらなる複雑度及び電流要件に対応することができると同時に、より多くの直線性を必要とする用途に適切である可能性がある。
【００４８】
上述の図４〜図８は、それぞれ外部からバイアスされている同調に基づく負性抵抗回路としての負性抵抗ブロックを示す。しかし、負性抵抗ブロック３５０はこれらの種類の負性抵抗回路のみに限定されず、任意の適切な負性抵抗デバイス、回路またはシステムとして実施されてもよい。例えば、負性抵抗ブロック３５０は、以下により詳細に検討される通り、代替的に可変出力抵抗器を有するダブルカレントミラーとして実装されてもよい。
【００４９】
図９は、本発明の別の実施形態による例示的負性抵抗ブロック３５０を示す。
【００５０】
図示の通り、図９の負性抵抗ブロック３５０は、第１及び第２のカレントミラー９１０及び９２０を含む。第１のカレントミラー９１０は、そのｇｍデバイス（例えば、ＮＭＯＳトランジスタ）の第１の端子（例えば、ドレイン）経由でＬＮＡ３００の出力部に結合され、かつ第１のカレントミラーの第３の端子（例えば、ソース）及び第２のカレントミラーの第１の端子（例えば、ドレイン）経由で第２のカレントミラー９２０に結合されている。図９の負性抵抗ブロック３５０は、出力可変抵抗器Ｒ９３０をさらに含み、この抵抗器はこの回路によりもたらされる負性抵抗｜Ｒneg｜に大きさが等しい。このように可変抵抗器Ｒ９３０は、所望の抵抗を与えるように調節され得る。この設計では、カレントミラー９１０及び９２０は、適切な精度を維持する比較的高い相互コンダクタンスを有するが、動作のためにより多くの電流を必要とする可能性がある。当然のことながら、この設計を使用して差動回路用途ばかりでなくシングルエンド用途においても同様に負性抵抗を与えることができる。
【００５１】
上記図の設計は、可変の直線性及び雑音特性を実現する。回路の直線性は、入力３次インターセプトポイント（ＩＩＰ３）によって特徴付けられる。ＩＩＰ３は、所望の出力ＲＦ信号と３次成分（third-order products）との振幅が等しくなる理論上の点である。ＩＩＰ３点に到達する前に能動素子がコンプレッションに到達するので、ＩＩＰ３は挿入値である。背景技術セクションで簡単に検討された通り、回路の雑音は雑音指数（ＮＦ）によって特徴付けられる。ＮＦは、ＲＦ信号チェーン内の構成要素により生じる信号対雑音比（ＳＮＲ）の悪化を測る。
【００５２】
表１は、例証の目的でいくつかの選択された設計にわたってＩＩＰ３とＮＦとを比較する例示的シミュレーションデータを提供する。表１のデータは、付加された負性抵抗を有しない従来のＬＮＡ設計（例えば、図３の設計）との差異として示されている。
【表１】
0005384630.tif 000004
【００５３】
図１０は、本発明の種々の実施形態による負性抵抗ブロックを使用する、強力な干渉信号の存在下での信号除去を示すグラフである。
【００５４】
約１５７５ＭＨｚで動作する例示の受信機（例えば、ＧＰＳ受信機）と約１７００ＭＨｚで動作する例示の強力なブロッカ（例えば、ＣＤＭＡ無線通信システム）とに関するシミュレーションデータが示されており、ここでは受信機の阻止（rejection）は本明細書において示されている技術により強化されている。−１０００オーム乃至−５０００オームでの例示的範囲内の負性抵抗値による阻止の強化が示されている。当然のことながら、この例示的範囲は例証目的でのみ設けられており、本明細書に示されている技術は、特定用途向け設計要件に応じて負性抵抗の広範囲の任意の量に適用可能である。図示の通り、示されている最小負性抵抗値の所望の信号に対して、約１７ｄＢの付加的帯域内利得が達成される一方で、ブロッカ周波数では、たったの約１ｄＢの付加的利得という結果である。このように図１０は、強力な干渉信号の存在下での受信機の選択性の大幅な向上を本発明の種々の実施形態による負性抵抗ブロックを使用することにより達成できることを示している。
【００５５】
上述の観点から、当然のことながら本発明の実施形態が本明細書に記載されている機能、一連の動作、及び／またはアルゴリズムを実施する方法を含むことができる。例えば、図１１は本発明の実施形態により受信された信号を増幅する方法を示す流れ図である。図示の通り、本方法は入力段において入力信号を受信すること（ブロック１１１０）と、入力信号に応答して正出力端子における正出力電圧及び負出力端子における負出力電圧を含む出力信号を供給すること（ブロック１１２０）と、正出力端子及び負出力端子において入力信号を濾波すること（ブロック１１３０）と、正出力端子と負出力端子との間に負性抵抗を与えること（ブロック１１４０）とを含むことができる。
【００５６】
１つまたは複数の例示的実施形態では、記載されている機能はハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せにおいて実施されてもよい。ソフトウェアにおいて実施される場合、機能は１つまたは複数の命令またはコードとして、コンピュータ可読媒体上に格納されていてもよいし、またはそれにより伝送されてもよい。コンピュータ可読媒体は、コンピュータ記憶媒体及びコンピュータ通信媒体の両方を含み、コンピュータ通信媒体はある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む。記憶媒体は、コンピュータによりアクセスすることができる任意の利用可能な媒体であり得る。例として、限定としてではなく、そのようなコンピュータ可読媒体はＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または任意の他の媒体を備えていることができ、任意の他の媒体は所望のプログラムコードを命令もしくはデータ構造の形態で伝達するか、または格納するために使用され、かつコンピュータによりアクセスされ得る。また、任意のコネクションが厳密にはコンピュータ可読媒体と称される。例えば、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線及びマイクロ波などの無線技術を使用して、ソフトウェアがウェブサイト、サーバまたは他の遠隔源から伝送される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線及びマイクロ波などの無線技術は、媒体の定義内に含まれる。本明細書で使用されているディスク（ｄｉｓｋ及びｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピ（登録商標）ディスク、及びブルーレイ（登録商標）ディスクを含み、ディスク（ｄｉｓｋ）は通常、データを磁気的に再生し、一方、ディスク（ｄｉｓｃ）は、レーザを用いてデータを光学的に再生する。上記の組合せもまた、コンピュータ可読媒体の範囲内に含まれるべきである。
【００５７】
上述の開示は、本発明の例証の実施形態を示しているが、本明細書において、添付の特許請求の範囲により定められている本発明の範囲から逸脱することなく、種々の変更及び修正が施され得ると考えられることに留意すべきである。本明細書に記載されている本発明の実施形態による本方法請求項の機能、ステップ、及び／または動作は、任意の特定の順序で実施される必要がない。さらに、本発明の要素が単数で記載または特許請求されている可能性があるが、単数への限定が明示されていない限り、複数が考えられる。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
正出力電圧を供給する正出力端子及び負出力電圧を供給する負出力端子により形成された出力段と、
前記出力段と並列に結合され、かつ前記増幅器で受信された信号を濾波するように構成された負荷タンクと、
前記出力段及び前記負荷タンクと並列に結合された負性抵抗ブロックと、
を有する増幅器を備える装置。
［Ｃ２］
前記負性抵抗ブロックは、１つまたは複数の能動素子を含み、能動素子のバイアス条件に基づいて負性抵抗を与えるように構成された負相互コンダクタンス回路であるＣ１に記載の装置。
［Ｃ３］
前記負性抵抗ブロックは、
前記出力段の前記正出力端子に結合された第１の端子及び前記出力段の前記負出力端子に結合された第２の端子を有する第１の相互コンダクタンス素子と、
前記出力段の前記負出力端子に結合された第１の端子及び前記出力段の前記正出力端子に結合された第２の端子を有する第２の相互コンダクタンス素子と、
を有するＣ１に記載の装置。
［Ｃ４］
前記負性抵抗ブロックは、
前記第１の相互コンダクタンス素子の第３の端子に結合され、かつ前記第２の相互コンダクタンス素子の第３の端子に結合された同調電圧源であり、前記第１の相互コンダクタンス素子と前記第２の相互コンダクタンス素子とにバイアス電圧を供給するように構成された同調電圧源をさらに有するＣ３に記載の装置。
［Ｃ５］
前記負性抵抗ブロックは、
前記第１の相互コンダクタンス素子の第３の端子に結合され、かつ前記第２の相互コンダクタンス素子の第３の端子に結合された同調電流源であり、前記第１の相互コンダクタンス素子と前記第２の相互コンダクタンス素子とにバイアス電流を供給するように構成された同調電流源をさらに有するＣ３に記載の装置。
［Ｃ６］
前記同調電流源は、外部同調電流を受け入れかつミラー電流を供給するカレントミラーであるＣ５に記載の装置。
［Ｃ７］
前記第１及び第２の相互コンダクタンス素子の前記第３の端子は各々、前記同調電流源に抵抗結合され、前記第１及び第２の相互コンダクタンス素子の所望のバイアスを与えるＣ５に記載の装置。
［Ｃ８］
前記第１及び第２の相互コンダクタンス素子の前記第２の端子は、前記出力段の前記負出力端子と前記出力段の前記正出力端子にそれぞれ容量結合され、
前記第１及び第２の相互コンダクタンス素子の前記第２の端子は各々、同調電流源に抵抗結合されているＣ３に記載の装置。
［Ｃ９］
前記第１及び第２の相互コンダクタンス素子の前記第２の端子は、グラウンドに容量結合され、
前記第１及び第２の相互コンダクタンス素子の第３の端子は、グラウンドに結合されているＣ８に記載の装置。
［Ｃ１０］
前記負性抵抗ブロックは、
前記第１の相互コンダクタンス素子の第３の端子に結合された第１の端子、前記第２の相互コンダクタンス素子の第３の端子に容量結合された第２の端子、及び第１の同調電流源に結合された第３の端子を有する第３の相互コンダクタンス素子と、
前記第２の相互コンダクタンス素子の前記第３の端子に結合された第１の端子、前記第１の相互コンダクタンス素子の前記第３の端子に容量結合された第２の端子、及び第２の同調電流源に結合された第３の端子を有する第４の相互コンダクタンス素子と、
前記第３の相互コンダクタンス素子及び前記第４の相互コンダクタンス素子の前記第３の端子に結合された抵抗器と、
をさらに有するＣ８に記載の装置。
［Ｃ１１］
前記相互コンダクタンス素子はＮＭＯＳトランジスタであり、前記トランジスタのソースとしての第１の端子と前記トランジスタのゲートとしての第２の端子及び前記トランジスタのドレインとしての第３の端子を含むＣ３に記載の装置。
［Ｃ１２］
前記負性抵抗ブロックは、
第１のカレントミラーは１つの端子において前記出力段の前記正出力端子に結合され、別の端子において前記出力段の前記負出力端子に抵抗結合された、互いに結合された第１のカレントミラー及び第２のカレントミラーを有するＣ１に記載の装置。
［Ｃ１３］
前記負性抵抗ブロックは、−１０００オーム乃至５０００オームの範囲内の負性抵抗を与えるＣ１に記載の装置。
［Ｃ１４］
前記負荷タンクは、負荷インダクタと負荷キャパシタとで形成されたＣ１に記載の装置。
［Ｃ１５］
前記出力段に結合され、かつ前記増幅器内の電流を緩衝する（to buffer）ように構成された一対のカスコードデバイスをさらに有するＣ１に記載の装置。
［Ｃ１６］
前記増幅器は、
入力電圧を受け入れるように構成された相互コンダクタンス段と、
前記相互コンダクタンス段に電流を供給するように構成された電流源と、
をさらに有するＣ１に記載の装置。
［Ｃ１７］
低雑音増幅器（ＬＮＡ）であるＣ１に記載の装置。
［Ｃ１８］
無線受信機であるＣ１に記載の装置。
［Ｃ１９］
ＧＰＳ受信機であるＣ１に記載の装置。
［Ｃ２０］
信号を増幅する方法であって、
入力段で入力信号を受信することと、
前記入力信号に応答して正出力端子における正出力電圧及び負出力端子における負出力電圧を含む出力信号を供給することと、
前記正及び前記負出力端子において前記入力信号を濾波することと、
前記正及び負出力端子間に負性抵抗を与えることと、
を備える方法。
［Ｃ２１］
前記負性抵抗を与えることは、
１つまたは複数の能動素子を介して電流を通すことを含み、ここで前記負性抵抗は前記１つまたは複数の能動素子の相互コンダクタンスに基づいているＣ２０に記載の方法。
［Ｃ２２］
前記負性抵抗を与えることは、
前記１つまたは複数の能動素子をバイアスして、前記相互コンダクタンスを所望の値に設定すること、をさらに備えるＣ２１に記載の方法。
［Ｃ２３］
前記与えられた負性抵抗は、−１０００オーム乃至−５０００オームの範囲内であるＣ２０に記載の方法。
［Ｃ２４］
入力信号を受信する手段と、
前記入力信号に応答して、正出力端子における正出力電圧及び負出力端子における負出力電圧を含む出力信号を供給する手段と、
前記正及び負出力端子において前記入力信号を濾波する手段と、
前記正及び負出力端子間に負性抵抗を与える手段と、
を備える増幅器。
［Ｃ２５］
前記負性抵抗を与える手段は、
電流を通過させる相互コンダクタンス手段を有し、ここで前記負性抵抗は前記相互コンダクタンス手段の相互コンダクタンスに基づくＣ２４に記載の増幅器。
［Ｃ２６］
前記負性抵抗を与える手段は、
前記相互コンダクタンス手段をバイアスして前記相互コンダクタンスを所望の値に設定する手段、
をさらに備えるＣ２５に記載の増幅器。
［Ｃ２７］
前記与えられた負性抵抗は、−１０００オーム乃至−５０００オームの範囲内であるＣ２４に記載の増幅器。
【図１】
0005384630.tif 000005
【図２】
0005384630.tif 000006
【図３】
0005384630.tif 000007
【図４】
0005384630.tif 000008
【図５】
0005384630.tif 000009
【図６】
0005384630.tif 000010
【図７】
0005384630.tif 000011
【図８】
0005384630.tif 000012
【図９】
0005384630.tif 000013
【図１０】
0005384630.tif 000014
【図１１】
0005384630.tif 000015