(57)【特許請求の範囲】
【請求項１】
信号を出力する送信側回路チップの送信端を装着する送信端パッドと、
前記信号を受信する受信側回路チップの受信端を装着する受信端パッドと、
前記送信端パッドと前記受信端パッドとを接続するプリント配線とを有し、
前記プリント配線の配線パターンは、前記送信端パッドと前記受信端パッドに加えて１つまたは複数のスルーホール、パッド又はコネクタを有し、前記スルーホール、パッド又はコネクタの位置に基づいて前記送信端パッドの近傍の線幅が太く、前記受信端パッドの近傍の線幅が細くなるように形成される
ことを特徴とするプリント配線基板。
【請求項２】
前記プリント配線の配線パターンは、前記スルーホール、パッド又はコネクタの位置に基づいてその線幅を段階的に変化する配線パターンである
ことを特徴とする請求項１に記載のプリント配線基板。
【請求項３】
前記プリント配線の配線パターンは、前記スルーホール、パッド又はコネクタの位置に基づいてその線幅を連続的に変化する配線パターンである
ことを特徴とする請求項１に記載のプリント配線基板。
【請求項４】
前記プリント配線の配線パターンは、差動信号を伝送する平衡伝送路であり、その線幅と差動信号線の間隔とによりインピーダンスを一定に保つ
ことを特徴とする請求項１から請求項３の何れか一項に記載のプリント配線基板。
【請求項５】
前記プリント配線の絶縁層は、線幅の太いパターン領域では厚く、線幅の細いパターン領域では薄い
ことを特徴とする請求項１から請求項４の何れか一項に記載のプリント配線基板。
【請求項６】
プリント配線基板のプリント配線方法であって、
信号を出力する送信側回路チップの送信端を装着する送信端パッド及び前記信号を受信する受信側回路チップの受信端を装着する受信端パッドを形成し、
前記送信端パッドと前記受信端パッドとを接続するプリント配線を形成し、
前記プリント配線の配線パターンは、前記送信端パッドと前記受信端パッドに加えて１つまたは複数のスルーホール、パッド又はコネクタを有し、前記スルーホール、パッド又はコネクタの位置に基づいて前記送信端パッドの近傍の線幅が太く、前記受信端パッドの近傍の線幅が細くなるように形成される
ことを特徴とするプリント配線方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信側ＬＳＩ（大規模集積回路：Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）チップ及び受信側ＬＳＩチップを実装し、送信側ＬＳＩチップと受信側ＬＳＩチップとの間で高速信号を伝送するプリント配線基板及びプリント配線方法に関するもので、特に、プリント配線の配線パターンの途中にあるスルーホール、パッド、コネクタ等による容量性反射が生じる場合の波形歪みの低減や伝送性能の向上に関する。
【背景技術】
【０００２】
ギガビット毎秒以上の高速伝送においては、プリント配線基板上に配置されたＬＳＩチップ間で信号を伝送する場合に、送信側ＬＳＩチップから受信側ＬＳＩチップまでの伝送路（プリント配線）のインピーダンスを整合させ、反射波の影響が生じないようにする必要がある。信号伝送路の不整合は、信号伝送効率を低下させると共に、波形歪みが生じさせ、ノイズの原因となる。また、ギガビット毎秒以上の高速伝送においては、配線パターンの誘電体損失等により、信号の減衰が生じる。このような線路の損失はプリント配線の線幅で決まり、線幅が太いほど、信号の減衰は小さくなる。
【０００３】
特許文献１には、接続される負荷と信号伝送路との特性インピーダンスが異なっていても反射が生じにくく、表皮効果の影響が顕著に現れる周波数帯の信号が伝送されても反射を生じ難くするために、異なる特性インピーダンスの間を伝送する伝送路をプリント配線基板上で実現する場合に、線幅を漸次増加又は減少させてインピーダンスを滑らかに変化させるようにしたものが記載されている。
【０００４】
また、特許文献２には、インピーダンスの不整合により生じた反射を吸収すると共に、信号の減衰を抑圧するために、コネクタが実装されるコネクタ実装領域外で配線部の線幅を段階的に広げて特性インピーダンスを段階的の増加させるようにしたものが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−６４７８０号公報
【特許文献２】特開２００６−２４５２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のように、ＬＳＩチップ間で高速信号を伝送する場合、インピーダンスを整合させることで、反射波による影響を軽減できる。しかしながら、ＬＳＩチップを実装する端子ピンの部分にはスルーホールやパッドによる容量が生じる。また、プリント配線にスルーホールやパッド、コネクタを設けると、スルーホールやパッド、コネクタによる容量が生じる。ＬＳＩチップとプリント配線との間のインピーダンスの整合を図っても、このような容量が生じていると、これらの容量による反射が生じる。
【０００７】
すなわち、送信側ＬＳＩチップから受信側ＬＳＩチップに到達した信号は、受信側ＬＳＩチップで反射し、送信側に戻り、その反射波は伝送路中にあるスルーホールやパッド、コネクタ等による容量で再度反射し、受信側ＬＳＩチップに戻る。このような反射波が生じると、入力信号の品質が悪化し、伝送エラーの原因となる。
【０００８】
特許文献１や特許文献２では、配線パターンの線幅を徐々に変化させて、ＬＳＩチップとプリント配線との間のインピーダンスを整合させるもので、このようなスルーホールやパッド、コネクタにより生じる容量による反射波について、考慮されていない。このような反射を避けるために、プリント配線にスルーホールやパッド、コネクタ等を設けないようにすると、ＬＳＩチップ間の実装構造が限定されてしまう。
【０００９】
上述の課題を鑑み、本発明は、プリント配線に設けられたスルーホールやパッド、コネクタ等による容量性反射の影響を低減し、波形歪みの低減や伝送性能の向上を図ることができるプリント配線基板及びプリント配線方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は上記の課題を解決するためになされたものであり、信号を出力する送信側回路チップの送信端を装着する送信端パッドと、前記信号を受信する受信側回路チップの受信端を装着する受信端パッドと、前記送信端パッドと前記受信端パッドとを接続するプリント配線とを有し、前記プリント配線の配線パターンは、前記送信端パッドと前記受信端パッドに加えて１つまたは複数のスルーホール、パッド又はコネクタを有し、前記スルーホール、パッド又はコネクタの位置に基づいて前記送信端パッドの近傍の線幅が太く、前記受信端パッドの近傍の線幅が細くなるように形成されることを特徴とする。
【００１１】
また、本発明は、プリント配線基板のプリント配線方法であって、信号を出力する送信側回路チップの送信端を装着する送信端パッド及び前記信号を受信する受信側回路チップの受信端を装着する受信端パッドを形成し、前記送信端パッドと前記受信端パッドとを接続するプリント配線を形成し、前記プリント配線の配線パターンは、前記送信端パッドと前記受信端パッドに加えて１つまたは複数のスルーホール、パッド又はコネクタを有し、前記スルーホール、パッド又はコネクタの位置に基づいて前記送信端パッドの近傍の線幅が太く、前記受信端パッドの近傍の線幅が細くなるように形成されることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、送信側回路チップから受信側回路チップに信号を伝送するプリント配線を形成する際に、そのインピーダンスを一定に保ちつつ、送信側回路チップの近傍の線幅を太くし、受信側回路チップの近傍の線幅を細くするようにしている。これにより、プリント配線に設けられたスルーホールやパッド、コネクタ等による容量性反射の影響を低減させ、波形歪みの低減や伝送性能の向上を図ることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態のプリント配線基板におけるパターンの説明図である。
【図２】本発明の第１の実施形態のプリント配線基板に実装された回路の説明に用いる回路図である。
【図３】本発明の原理構成の説明に用いる回路図である。
【図４】容量性の反射波の影響の説明に用いる波形図である。
【図５】本発明の第２の実施形態のプリント配線基板におけるパターンの説明図である。
【図６】本発明の第３の実施形態のプリント配線基板におけるパターンの説明図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照しながら説明する。図１は、本発明の第１の実施形態のプリント配線基板１０の一例を示すものである。
【００１５】
図１において、プリント配線基板１０上には、パッド１１ａ及び１１ｂ（送信端パッド）、パッド１２ａ及び１２ｂ（受信端パッド）、プリント配線１３ａ及び１３ｂが形成されている。パッド１１ａ及び１１ｂは、送信側ＬＳＩチップ２１の平衡出力の送信端のピンを装着するためのパッドである。パッド１２ａ及び１２ｂは、受信側ＬＳＩチップ２２の平衡入力の受信端のピンを装着するためのパッドである。プリント配線１３ａ及び１３ｂの配線パターンは、送信側ＬＳＩチップ２１からの差動信号を受信側ＬＳＩチップ２２に伝送するための平衡伝送路を形成するパターンである。また、プリント配線１３ａ及び１３ｂには、スルーホール１４ａ及び１４ｂが設けられる。プリント配線１３ａ及び１３ｂの配線パターンは、インピーダンスを一定に保ちつつ、送信側ＬＳＩチップ２１の近傍の部分では線幅が太く、受信側ＬＳＩチップ２２の近傍の部分では線幅が細くなるように形成されている。
【００１６】
パッド１１ａ及び１１ｂには、送信側ＬＳＩチップ２１の送信端のピンが装着される。パッド１２ａ及び１２ｂには、受信側ＬＳＩチップ２２の受信端のピンが装着される。送信側ＬＳＩチップ２１の送信端のピンからは、高速（例えばギガビット毎秒以上）の差動信号が出力される。この差動信号は、プリント配線１３ａ及び１３ｂを介して、送信側ＬＳＩチップ２１の送信端のピンから受信側ＬＳＩチップ２２の受信端のピンへ入力される。
【００１７】
プリント配線１３ａ及び１３ｂの配線パターンは、送信側ＬＳＩチップ２１の近傍の部分と受信側ＬＳＩチップ２２の近傍の部分とで線幅が異なっているが、プリント配線１３ａ及び１３ｂのインピーダンスは、送信側ＬＳＩチップ２１及び受信側ＬＳＩチップ２２と整合するように、同一に保たれている。すなわち、プリント配線１３ａ及び１３ｂのような平衡伝送路のインピーダンスは、プリント配線１３ａ及び１３ｂの線幅Ｗと、プリント配線１３ａとプリント配線１３ｂとの間隔Ｓとにより制御することが可能である。線幅Ｗを太くした場合には配線間隔Ｓを広くし、線幅Ｗを細くした場合には配線間隔Ｓを狭くすることで、線幅が異なってもプリント配線１３ａ及び１３ｂのインピーダンスを同一に保つ配線パターンを形成することが可能である。
【００１８】
なお、この例では、プリント配線基板１０上には、パッド１１ａ及び１１ｂ、パッド１２ａ及び１２ｂ、プリント配線１３ａ及び１３ｂのみが図示されているが、勿論、プリント配線基板１０上には、他の種々の電子部品が装着できる。また、ここでは、送信側ＬＳＩチップ２１の送信端から、受信側ＬＳＩチップ２２の受信端までの伝送路のパターンのみを図示しているが、勿論、送信側ＬＳＩチップ２１及び受信側ＬＳＩチップ２２は、他の多数の端子ピンを有しており、そのための多数の配線パターンを有している。また、ここでは、プリント配線１３ａ及び１３ｂには、スルーホール１４ａ及び１４ｂのみ設けられているが、さらに多くのスルーホールやパッド、コネクタ等を設けることができる。
【００１９】
図２は、図１に示すようにプリント配線基板１０上の実装した構成を回路図で示したものである。図２に示すように、図１に示したプリント配線基板１０上の構成を回路図で示すと、送信側ＬＳＩチップ２１の平衡出力の送信端と、受信側ＬＳＩチップ２２の平衡入力の受信端との間を、プリント配線１３ａ及び１３ｂからなる平衡伝送の伝送路を介して接続した構成となる。
【００２０】
前述したように、送信側ＬＳＩチップ２１の送信端から受信側ＬＳＩチップ２２の受信端までの間の伝送路では、インピーダンスの整合が図られている。しかしながら、図２に示すように、送信側ＬＳＩチップ２１の送信端にはパッド１１ａ及び１１ｂ等による容量Ｃ４１ａ及びＣ４１ｂが生じる。また、受信側ＬＳＩチップ２２の受信端にはパッド１２ａ及び１２ｂ等による容量Ｃ４２ａ及びＣ４２ｂが生じる。また、プリント配線１３ａ及び１３ｂには、スルーホール１４ａ及び１４ｂによる容量Ｃ４３ａ及びＣ４３ｂが生じる。このため、これら容量Ｃ４１ａ及びＣ４１ｂ、容量Ｃ４２ａ及びＣ４２ｂ、容量Ｃ４３ａ及びＣ４３ｂによる反射が生じる。このような容量性反射があると、波形歪みを生じさせる。
【００２１】
そこで、この実施形態では、図１に示したように、プリント配線１３ａ及び１３ｂのインピーダンスを一定に保ちつつ、プリント配線１３ａ及び１３ｂの配線パターンを、送信側ＬＳＩチップ２１の近傍の部分の線幅が太く、受信側ＬＳＩチップ２２の近傍の部分の線幅が細くなるように形成することで、容量性反射波による歪みが軽減させている。このことについて、以下に説明する。
【００２２】
図３は、本発明の原理構成を示すものである。図３において、送信側ＬＳＩチップ１及び受信側ＬＳＩチップ２は図１及び図２における送信側ＬＳＩチップ２１及び受信側ＬＳＩチップ２２と対応し、伝送路３は図１及び図２におけるプリント配線１３ａ及び１３ｂに対応している。なお、図１及び図２では、伝送路は平衡伝送路であるが、ここでは、説明を簡単とするために、伝送路３は不平衡伝送路としている。
【００２３】
また、伝送路３にはスルーホールやパッド、コネクタが設けられている。ここでは、送信側ＬＳＩチップ１の送信端（ａ点）から受信側ＬＳＩチップ２の受信端（ｃ点）の中点（ｂ点）に、スルーホールやパッド、コネクタ等が設けられているものとする。
【００２４】
送信側ＬＳＩチップ１の送信端（ａ点）には、パッド等による容量Ｃ１が生じる。同様に、受信側ＬＳＩチップ２の受信端（ｃ点）にはパッド等による容量Ｃ２が生じる。また、伝送路３の中点のｂ点には、スルーホールやパッド、コネクタ等による容量Ｃ３が生じる。
【００２５】
送信側ＬＳＩチップ１と受信側ＬＳＩチップ２との間で高速信号を伝送する場合、インピーダンスの不整合があると、反射波の影響を受ける。このため、送信側ＬＳＩチップ１のインピーダンスと、伝送路３のインピーダンスと、受信側ＬＳＩチップ２のインピーダンスとを整合させる必要がある。ここでは、送信側ＬＳＩチップ１の出力インピーダンスと、受信側ＬＳＩチップ２の入力インピーダンスと、伝送路３のインピーダンスは、全て整合されているものとする。
【００２６】
インピーダンスが整合されていれば、反射波による影響は殆ど生じない。しかしながら、上述のように、送信側ＬＳＩチップ１の送信端（ａ点）には容量Ｃ１が生じ、受信側ＬＳＩチップ２の受信端（ｃ点）には容量Ｃ２が生じ、伝送路３の中点のｂ点には容量Ｃ３が生じており、これらの容量Ｃ１、Ｃ２、Ｃ３により反射が生じる。
【００２７】
つまり、図３において、矢印Ａ１で示すように、送信側ＬＳＩチップ１の送信端から送信された信号は、伝送路３を介して受信側ＬＳＩチップ２の受信端に入力されると共に、ｃ点で容量Ｃ２により反射され、ｃ点からｂ点に向けて反射波が生じ、この反射波は、伝送路３中のｂ点の容量Ｃ３により再び反射され、受信側ＬＳＩチップ２に戻ってくる。このように、伝送路３中に容量Ｃ３が生じていると、ｂ点とｃ点での反射が生じ、この反射波の影響により、受信側ＬＳＩチップ２の入力波形に歪みが生じる。
【００２８】
なお、受信側ＬＳＩチップ２に伝わる反射は、上述のようなｂ点とｃ点での反射以外に、矢印Ａ２で示すようなａ点とｃ点での反射や、矢印Ａ３で示すようなａ点とｂ点での反射等あるが、いずれも反射波の伝播経路はｂ点とｃ点の反射よりも長く、減衰量が大きいため、その影響はｂ点とｃ点の反射波よりも小さくなる。
【００２９】
本発明では、このようなｂ点とｃ点との間の容量性反射波による影響を、プリント配線のインピーダンスを一定に保ち、当該プリント配線の配線パターンを、送信側ＬＳＩチップ１の近傍の線幅が太く、受信側ＬＳＩチップ２の近傍の線幅が細くなるように形成することで軽減させている。
【００３０】
つまり、伝送路３を同じ幅の配線パターンから形成し、伝送路３全体の減衰量を例えば−２０ｄＢとしたとする。この場合、容量Ｃ３が伝送路３の中点のｂ点にあるので、ｂ点とｃ点との間の減衰量は−１０ｄＢとなる。前述したように、受信側ＬＳＩチップ２の受信端（ｃ点）で反射した信号は、ｃ点からｂ点を経て、容量Ｃ３で反射し、再度、ｂ点からｃ点に戻ってくることになる。よって、この場合の反射波の減衰量は、
−１０ｄＢ×２＝−２０ｄＢ
となる。すなわち、伝送路３全体の減衰量を例えば−２０ｄＢで一定とした場合、反射波は１／１０（−２０ｄＢ）の減衰を受けることになる。
【００３１】
これに対して、送信側ＬＳＩチップ１（ａ点）から容量Ｃ３（ｂ点）までの減衰量を−８ｄＢとし、容量Ｃ３（ｂ点）から受信側ＬＳＩチップ２（ｃ点）までの減衰量を−１２ｄＢとなるように伝送路３の配線パターンを形成したとする。この場合、伝送路３全体の減衰量は−２０ｄＢとなり、本来の信号の減衰量は上述の減衰量一定の場合と同じである。この場合、ｂ点とｃ点との間の減衰量は−１２ｄＢであるので、ｃ点からｂ点に経て、容量Ｃ３で反射し、再度、ｂ点からｃ点に戻ってくる反射波の減衰量は、
−１２ｄＢ×２＝−２４ｄＢ
となる。すなわち、ａ点とｂ点との間の減衰量を−８ｄＢとし、ｂ点とｃ点との間の減衰量を−１２ｄＢとすることで、反射波の減衰量は１／１６（−２４ｄＢ）の減衰となり、伝送路の減衰量を一定とした場合の反射波の減衰量（１／１０（−２０ｄＢ））に比べて反射波が約６０％になり、本来の信号の減衰量を一定としたまま、反射波の減衰量を大きくすることができる。
【００３２】
このように、伝送路３におけるｂ点からｃ点までの減衰量をａ点からｂ点までの減衰量より大きくすることで、受信側ＬＳＩチップ２の受信端（ｃ点）に戻ってくる反射波の減衰量が大きくなり、反射波の影響を軽減できる。プリント配線基板上での減衰量は、配線パターンの幅により決まり、配線パターンの幅を太くすれば、減衰量は小さくなり、配線パターンの幅を細くすれば、減衰量は大きくなる。よって、プリント配線のインピーダンス整合を保ちつつ、プリント配線の配線パターンを、送信側ＬＳＩチップ１の近傍の線幅が太く、受信側ＬＳＩチップ２の近傍の線幅が細くなるように形成することで、反射波の影響による入力波形に歪みを軽減できることになる。
【００３３】
図４（Ａ）及び図４（Ｂ）は、伝送路の配線パターンを同一幅とした場合と、送信側ＬＳＩチップ１の近傍の線幅が太く、受信側ＬＳＩチップ２の近傍の線幅が細くなるように配線パターンを形成した場合とで、受信側ＬＳＩチップ２の受信端の波形を比較したものである。図４（Ａ）は、送信側ＬＳＩチップ１と受信側ＬＳＩチップ２との間の伝送路３を同一幅の配線パターンで形成したときの波形を示し、図４（Ｂ）は、送信側ＬＳＩチップ１と受信側ＬＳＩチップ２との間の伝送路３において、送信側ＬＳＩチップ１の近傍の線幅が太く、受信側ＬＳＩチップ２の近傍の線幅が細くなるように配線パターンを形成した場合の波形を示している。
【００３４】
前述したように、送信側ＬＳＩチップ１から受信側ＬＳＩチップ２に向けて送られた信号は、受信側ＬＳＩチップ２の受信端に入力されると共に、容量Ｃ２で反射され、ｃ点からｂ点に経て、容量Ｃ３で反射され、再度、ｂ点からｃ点に経て、受信側ＬＳＩチップの受端端（ｃ点）に戻ってくる。したがって、図４（Ａ）に示すように、ｂ点とｃ点の２倍の伝搬遅延時間の後に、受信側ＬＳＩチップ２に反射波が入力されることになる。この反射波の影響により、受信側ＬＳＩチップ２の入力波形に歪みが生じる。送信側ＬＳＩチップ１の近傍の線幅が太く、受信側ＬＳＩチップ２の近傍の線幅が細くなるように配線パターンを形成すると、図４（Ｂ）に示すように、本来の信号成分は同一のまま、反射波が減衰され、反射波の影響による波形の歪みが軽減される。
【００３５】
以上説明したように、本発明の実施形態では、インピーダンスを一定に保ちつつ、プリント配線１３ａ及び１３ｂの配線パターンを、送信側ＬＳＩチップ２１の近傍の線幅が太く、受信側ＬＳＩチップ２２の近傍の線幅が細くなるように形成することで、伝送路中に設けられたスルーホールやパッド、コネクタによる反射波の影響を減少させることができる。なお、図１において、プリント配線１３ａ及び１３ｂの線幅を変化させる位置と、スルーホール１４ａ、１４ｂにより容量Ｃ４３ａ及びＣ４３ｂが生じる位置とを対応させることで、容量性反射による影響を効果的に低減させることができる。
【００３６】
図５は、本発明の第２の実施形態を示すものである。前述の第１の実施形態では、プリント配線１３ａ及び１３ｂの線幅を２段階に変化させているのに対して、この実施形態では、パッド１１１ａ及び１１１ｂとパッド１１２ａ及び１１２ｂとの間の配線パターン１１３ａ及び１１３ｂの線幅を複数段階（この例では３段階）に変化させている。他の構成については、前述の第１の実施形態と同様である。なお、配線パターン１１３ａ及び１１３ｂの線幅を段階に変化させる場合、線幅を変化させる位置と、スルーホールやパッド、コネクタ等により容量が生じる位置とを対応させると、容量性反射による影響を効果的に低減させることができる。
【００３７】
図６は、本発明の第３の実施形態を示すものである。前述の第１及び第２の実施形態では、プリント配線１３ａ及び１３ｂの線幅を段階的に変化させている。これに対して、この実施形態では、パッド２１１ａ及び２１１ｂとパッド２１２ａ及び２１２ｂとの間の配線パターン２１３ａ及び２１３ｂの線幅を連続的に変化させている。他の構成については、前述の第１及び第２の実施形態と同様であり、その説明を省略する。
【００３８】
本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
例えば、本発明では、プリント配線１３ａ及び１３ｂが差動信号を伝送する平衡伝送路であり、その線幅と差動信号線の間隔とによりインピーダンスを一定に保つ場合を説明したが、これに限られず、例えば、プリント配線の線幅と基板の絶縁層厚とによりインピーダンスを一定に保つようにしても良い。すなわち、線幅を太くした場合には絶縁層厚を厚くし、線幅を細くした場合には絶縁層厚を薄くすることで、線幅が異なっても同一のインピーダンスに保つことが可能である。
【符号の説明】
【００３９】
１：送信側ＬＳＩチップ
２：受信側ＬＳＩチップ
３：伝送路
１０：プリント配線基板
１１ａ，１１ｂ，１２ａ，１２ｂ，１１１ａ，１１１ｂ，１１２ａ，１１２ｂ，２１１ａ，２１１ｂ，２１２ａ，２１２ｂ：パッド
１３ａ，１３ｂ，１１３ａ，１１３ｂ，２１３ａ，２１３ｂ：プリント配線
１４ａ，１４ｂ：スルーホール
２１：送信側ＬＳＩチップ
２２：受信側ＬＳＩチップ
【図１】
0005487779.tif 000002
【図２】
0005487779.tif 000003
【図３】
0005487779.tif 000004
【図４】
0005487779.tif 000005
【図５】
0005487779.tif 000006
【図６】
0005487779.tif 000007