(57)【特許請求の範囲】
【請求項１】
集積回路製品であって、
基板と、
前記基板にマウントされ、かつ電気的に接続される集積回路と、
前記集積回路を封止するモールド材料と、を備え、
前記集積回路製品は、
複数の前記基板を有するマルチインスタンスプリント回路基板を準備する工程と、
前記集積回路を前記基板のそれぞれに取着する工程と、
前記集積回路のそれぞれを前記マルチインスタンスプリント回路基板のそれぞれの前記基板に電気的に接続する工程と、
その後、前記マルチインスタンスプリント回路基板上の前記集積回路を一括してモールド材料にて封止する工程と、
引き続き少なくとも非直線状に成形する工程を用いて前記基板のそれぞれを単体化する工程と
を有する製造方法により製造され、
前記モールド材料は第一の部分と第二の部分と第三の部分とを有する一辺を備え、第一の部分は第三の部分と平行であり、第二の部分は第一の部分と第三の部分との間に傾斜角度をなして延び、第三の部分はノッチを有し、同ノッチは、前記集積回路製品がレセプタクルに挿入されるときに前記集積回路製品が受承されるためのキャッチ領域として機能する、集積回路製品。
【請求項２】
前記基板はプリント回路基板である請求項１に記載の集積回路製品。
【請求項３】
前記基板にマウントされ、かつ電気的に接続された少なくとも１つの抵抗およびキャパシタを有する、請求項１または２に記載の集積回路製品。
【請求項４】
前記集積回路は少なくとも１つのフラッシュメモリダイを有する、請求項１乃至３のうちのいずれか一項に記載の集積回路製品。
【請求項５】
前記集積回路製品はメモリカードである請求項１乃至４のうちのいずれか一項に記載の
集積回路製品。
【請求項６】
前記集積回路製品は着脱可能なペリフェラルカードである、請求項１乃至５のうちのいずれか一項に記載の集積回路製品。
【請求項７】
前記集積回路製品をテストするためのテストピンをさらに有する、請求項１乃至６のうちのいずれか一項に記載の集積回路製品。
【請求項８】
前記テストピンに付与された被覆をさらに有する請求項７に記載の集積回路製品。
【請求項９】
集積回路製品であって、
基板と、
前記基板にマウントされ、かつ電気的に接続される少なくとも１つの半導体ダイと、
前記少なくとも１つの半導体ダイを封止するモールド材料と、を備え、
前記集積回路製品は、
複数の前記基板を有するマルチインスタンスプリント回路基板を準備する工程と、
前記半導体ダイを前記基板のそれぞれに取着する工程と、
前記半導体ダイのそれぞれを前記マルチインスタンスプリント回路基板のそれぞれの前記基板に電気的に接続する工程と、
その後、前記マルチインスタンスプリント回路基板上の前記半導体ダイを一括してモールド材料にて封止する工程と、
引き続き少なくとも非直線状に成形する工程を用いて前記基板のそれぞれを単体化する工程と
を有する製造方法により製造され、
前記モールド材料は第一の辺と第二の辺とを有し、第二の辺は第一の部分と第二の部分と第三の部分とを有し、第一の部分は第三の部分と平行であり、第二の部分は第一の部分と第三の部分との間に傾斜角度をなして延び、第一の部分の第一の辺からの離間間隔は、第三の部分の第一の辺からの離間間隔よりも小さい、集積回路製品。
【請求項１０】
前記モールド材料上に外部蓋をさらに有する請求項９に記載の集積回路製品。
【請求項１１】
前記集積回路製品はメモリカードである請求項９または１０に記載の集積回路製品。
【請求項１２】
前記集積回路製品は着脱可能なペリフェラルカードである、請求項９乃至１１のうちのいずれか一項に記載の集積回路製品。
【請求項１３】
前記少なくとも１つの半導体ダイは少なくとも１つのフラッシュメモリダイである、請求項９乃至１２のうちのいずれか一項に記載の集積回路製品。
【請求項１４】
前記集積回路製品をテストするためのテストピンをさらに有する、請求項９乃至１３のうちのいずれか一項に記載の集積回路製品。
【請求項１５】
前記テストピンに付与された被覆をさらに有する請求項１４に記載の集積回路製品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路製品に関し、より具体的には１つ以上の集積回路を含む着脱可能なペリフェラルカードに関する。
【背景技術】
【０００２】
メモリ集積回路（ＩＣ）パッケージがより小さくなり、そのメモリ密度が増大するトレンドが続くにつれ、ＩＣをパッケージングする方法の進歩が求められる。最近の進歩には、単一のＩＣパッケージ内で複数の集積回路ダイを積層する方法がある。そのような内部パッケージ積層（ｉｎｔｅｒｎａｌ  ｐａｃｋａｇｅ  ｓｔａｃｋｉｎｇ）は、より小さいダイをより大きなダイ上に積層する方法を含む。ダイのそれぞれは基板にワイヤボンディングされる。このタイプの積層は、例えば、同一機能を有するダイ（例えば２つのフラッシュメモリダイ）または異なる機能を有するダイ（例えば１つのフラッシュメモリダイおよび１つのＳＲＡＭダイ）を備える。さらに２つまたは３つのダイを積層する方法は、積層チップスケールパッケージ（積層ＣＳＰ）および積層シンスモールアウトラインパッケージ（ＴＳＯＰ）についてなされてきた。
【０００３】
メモリカードは、一般にさまざまな製品（例えば電子製品）に使用されるデジタルデータをストレージするために用いられる。これらのメモリカードは、ますます多量のデータをストレージすることを要求される。メモリカードは、通常、不揮発性データストレージを提供し、そのようなメモリカードは非常に人気があり有用であるが、これはそれらがデータを電源が切った後も保持するからである。メモリカードの例は、フラッシュタイプまたはＥＥＰＲＯＭタイプのメモリセルを用いてデータをストレージするフラッシュカードである。フラッシュカードは、比較的小さなフォームファクタを有し、カメラ、コンピュータ（ハンドヘルド、ノートブック、およびデスクトップコンピュータ）、セットトップボックス、ハンドヘルドまたは他の小型オーディオプレイヤー／レコーダー（例えばＭＰ３デバイス）、および医用モニタのような製品のデジタルデータをストレージするために用いられてきている。フラッシュカードの大手供給元は、カリフォルニア州サニーベールのサンディスク  コーポレイションである。
【０００４】
残念ながら、比較的小さなフォームファクタを有する高密度メモリカードの製造は、複雑である。一つの複雑な因子は、メモリカードの最終的なフォームファクタが不規則であること、すなわち長方形ではないことである。不規則なフォームファクタは、特定の方向にコネクタまたはポートへの接続を制限したり、位置基準またはロック位置を提供したりすることなどのようなさまざまな目的を果たし得る。しかし、集積回路の組み立て部品は、従来から規則正しい形状、つまり長方形の形状を有し、かつ使用者から保護されなければならない。よって従来技術においては、メモリカードは規則的な形状の集積回路アセンブリを包囲する蓋、フレームまたは外側パッケージにより形成される不規則なフォームファクタを有する。蓋、フレームまたは外側パッケージはしばしばプラスチックにより作成される。不規則なフォームファクタの他の問題は、集積回路アセンブリの周りの蓋、フレームまたは外側パッケージの組み立ては半導体製造工程ではないことであり、よって別個の製造ライン、おそらくは異なる製造施設で実施されなければならないことである。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
したがって、小さなフォームファクタを有するメモリカードを製造するためのアプローチを改良する必要がある。
【課題を解決するための手段】
【０００６】
広義には、本発明は集積回路製品を製造する改良された技術に関する。本改良技術は、より小さく、より安価な集積回路製品の製造を可能にする。本発明の一態様は、集積回路製品が一度にバッチを製造し、このバッチを個別の集積回路製品に単体化する工程は、非直線（例えば非長方形つまり曲線状）にするソーイング操作または切断操作が用いられ、それにより得られる個別にされた集積回路パッケージは、もはや完全に長方形である必要はない。本発明の他の態様は、集積回路製品が半導体アセンブリ工程で製造され得ることであり、それにより外部パッケージまたは容器を付与する必要が任意となることである。
【０００７】
集積回路製品は、着脱可能なペリフェラルカードまたは半導体アセンブリ技術を用いて形成される他の着脱可能な媒体に関する。着脱可能なペリフェラルカードの一つのタイプはメモリカードと呼ばれる。メモリカードは、典型的には、データストレージを行う小さな集積回路系の製品である。これらメモリカードは、コンピュータ、カメラ、携帯電話および携帯情報端末などの電子デバイス上のポートまたはコネクタに挿入されたり、受承されたりする。
【０００８】
本発明は、システム、装置、デバイスまたは方法などの多様な方法にて実施され得る。本発明のいくつかの実施態様を以下に説明する。
同時に複数の集積回路製品を形成する方法として、本発明の一実施態様は、複数のインスタンス（ｉｎｓｔａｎｃｅ、チップ、ダイ、または集積回路製品を意味する）を有するマルチインスタンスリードフレームまたはマルチインスタンス基板を準備する工程と、１つ以上のダイを前記マルチインスタンスリードフレームまたはマルチインスタンス基板の少なくとも片側面上のそれぞれのインスタンスに取着する工程と、前記１つ以上のダイのそれぞれを前記リードフレームまたは基板の前記それぞれのインスタンスに電気的に接続する工程と、その後、前記マルチインスタンスリードフレームまたはマルチインスタンス基板の少なくとも片側面上の前記複数のインスタンスを一括してモールド材料で封止する工程と、前記複数のインスタンスのそれぞれの少なくとも１つの領域の少なくとも非直線状に成形する工程を用いて単体化する工程を備え、これにより前記集積回路製品を形成する工程とを少なくとも備える方法である。
【０００９】
一実施態様によれば、バッチにて製造される集積回路製品は、複数のインスタンスを有するマルチインスタンスリードフレームまたはマルチインスタンス基板を準備する工程と、１つ以上のダイを前記マルチインスタンスリードフレームまたはマルチインスタンス基板の少なくとも片側面上のそれぞれのインスタンスに取着する工程と、前記１つ以上のダイのそれぞれを前記リードフレームまたは基板の前記それぞれのインスタンスに電気的に接続する工程と、その後、前記マルチインスタンスリードフレームまたはマルチインスタンス基板の少なくとも片側面上の前記複数のインスタンスを一括してモールド材料により封止する工程と、前記複数のインスタンスのそれぞれを、少なくとも非直線状に成形する工程を用いて単体化する工程とを備え、それにより前記操作により製造される前記複数のインスタンスの一つは、前記集積回路製品である。
【００１０】
複数のメモリカードを同時に形成する方法として、それぞれの前記メモリカードは、少なくとも１つのメモリダイおよびコントローラダイを含み、本発明の一実施態様は、複数のインスタンスを有するマルチインスタンスリードフレームを準備する工程と、前記マルチインスタンスリードフレームを着脱可能なテープ上に取着する工程と、ダイアタッチ材料を前記マルチインスタンスリードフレームの前記インスタンスのそれぞれの一部上に載置する工程と、前記メモリダイを前記インスタンスのそれぞれに前記インスタンスのそれぞれに対応する前記ダイアタッチ材料を介して取着する工程と、前記コントローラダイを前記インスタンスのそれぞれに固定する工程と、前記メモリダイおよびコントローラダイのそれぞれを前記マルチインスタンスリードフレームのそれぞれのインスタンスに電気的
に接続する工程と、その後、前記インスタンスを一括してモールド材料にて封止する工程と、さらにその後、少なくとも非直線状に成形する工程を用いて前記インスタンスのそれぞれを単体化する工程とを少なくとも含む。
【００１１】
複数のメモリカードを同時に形成する方法として、それぞれの前記メモリカードは、少なくとも１つのメモリダイおよびコントローラダイを含み、本発明の一実施態様は、複数のインスタンスを有するマルチインスタンスプリント回路基板を準備する工程と、前記メモリダイを前記インスタンスのそれぞれに取着する工程と、前記コントローラダイを前記インスタンスのそれぞれに固定する工程と、前記メモリダイおよびコントローラダイのそれぞれを前記マルチインスタンスプリント回路基板のそれぞれのインスタンスに電気的に接続する工程と、その後、前記インスタンスを一括してモールド材料にて封止する工程と、引き続き少なくとも非長方形に成形する工程を用いて前記インスタンスのそれぞれを単体化する工程とを少なくとも含む。
【００１２】
本発明の他の態様および利点は、本発明の原理を例示的に示す添付の図面と共に、以下の詳細な説明により明らかになろう。
【図面の簡単な説明】
【００１３】
【図１Ａ】製造された半導体製品の平面図。
【図１Ｂ】図１Ａに示す参照線Ａ−Ａ’に沿う、製造された半導体製品の断面図。
【図２Ａ】本発明により製造される集積回路製品の代表的な形状を示す概略図。
【図２Ｂ】本発明により製造される集積回路製品の代表的な形状を示す概略図。
【図２Ｃ】本発明の他の実施態様による集積回路製品の上面図。
【図３】本発明の一実施態様によるバッチ式の集積回路製品工程のフロー図。
【図４】本発明の一実施態様によるバッチ式のメモリカード工程のフロー図。
【図５Ａ】本発明の他の実施態様によるバッチ式のメモリカード工程のフロー図。
【図５Ｂ】本発明の他の実施態様によるバッチ式のメモリカード工程のフロー図。
【発明を実施するための形態】
【００１４】
本発明は、添付の図面と併せて以下の詳細な説明により容易に理解されよう。ここで同様の参照番号は同様の構成要素を表す。
本発明は、集積回路製品を製造するための改良された技術に関する。改良された技術は、より小さく、より安価な集積回路製品の製造を可能にする。本発明の一態様は、集積回路製品が一度に１バッチ（ｂａｔｃｈ）が製造され、このバッチを個別の集積回路製品に単体化（ｓｉｎｇｕｌａｔｉｏｎ）する工程は、非直線（例えば非長方形つまり曲線状）状にするソーイング操作または切断操作を用い、それにより得られる個別にされた集積回路パッケージは、もはや完全な長方形である必要はない。本発明の他の態様は、集積回路製品が半導体アセンブリ工程にて製造され得ることであり、それにより外部パッケージまたは容器を付与する必要が任意となる。
【００１５】
これら集積回路製品は、半導体アセンブリ技術を用いて形成され得る。集積回路製品はまた、小さなフォームファクタを有する。小さなフォームファクタは、チップスケールパッケージングのオーダーである。さらに、このフォームファクタは、半導体製造の半導体アセンブリ程度の半導体製造工程にて形成され得る。
【００１６】
集積回路製品は、着脱可能なペリフェラルカードである。着脱可能なペリフェラルカードは多くの用途に役立つとともに、多様な機能を果たす。着脱可能なペリフェラルカードの一つのタイプはメモリカードと呼ばれる。メモリカードは、典型的には、データストレージを提供する小さな集積回路系の製品である。これらメモリカードは、コンピュータ、カメラ、携帯電話および携帯情報端末などの電子デバイス上のポートまたはコネクタに差
し込まれたり、受承されたりする。メモリカードは不揮発性メモリカードである。メモリカードは、基板またはリードフレームの片側面または両側面上に積層された複数の集積回路チップを備える。
【００１７】
本発明の態様の実施例は、以下に図１Ａ乃至５Ｂを参照しつつ説明される。しかし、本願におけるこれらの図に対する詳細な説明は説明をする目的のみであって、これら限定された実施態様を超えて本発明は延在することは当業者には容易に判るだろう。
【００１８】
図１Ａは、製造された半導体製品の平面図である。製造された半導体製品の基板は、マルチインスタンス基板（ｍｕｌｔｉ−ｉｎｓｔａｎｃｅ  ｓｕｂｓｔｒａｔｅ）１００である。マルチインスタンス基板１００は、集積回路製品の複数のインスタンス（ｉｎｓｔａｎｃｅｓ）１０４のそれぞれにおいて付与された回路（つまり半導体ダイ）を封止するモールド材料１０２を有する。集積回路製品のインスタンス１０４は、１０４−１，１０４−２，１０４−３，１０４−４、…、１０４−ｎと表記される。インスタンス１０４のそれぞれは集積回路製品を表す。換言すれば、製造された半導体製品は集積回路製品のアレイを有する。したがって、マルチインスタンス基板１００を処理し、インスタンス１０４をその上に形成すると、集積回路製品はバッチ方式にて製造される。
【００１９】
図１Ｂは、図１Ａに示す参照線Ａ−Ａ’に沿って見たときの製造された半導体製品の断面図である。図１Ｂにおいて、インスタンス１０４−１，１０４−２および１０４−３のそれぞれは、第１半導体ダイ１０６−１，１０６−２，１０６−３をそれぞれ備える。集積回路ダイ１０６は、マルチインスタンス基板１００上にマウントされる。一実施態様において、マルチインスタンス基板１００はプリント回路基板（ＰＣＢ）またはプリント回路基板（ＰＣＢ）に相当するものである。さらに、インスタンス１０４−１，１０４−２，１０４−３のそれぞれは、第２半導体ダイ１０８−１，１０８−２，１０８−３をそれぞれ備える。図１Ｂに示すように、第２半導体ダイ１０８は、第１半導体ダイ１０６上に積層される。第１半導体ダイ１０６は、それぞれマルチインスタンス基板１００のインスタンス１０４上に直接にマウントしたり、マルチインスタンス基板１００のインスタンス１０４にダイアタッチまたは接着材料を介して接着したりできる。第２半導体ダイ１０８は、それぞれ第１半導体ダイ１０６上に直接マウント（すなわち積層）したり、第１半導体ダイ１０６にダイアタッチまたは接着材料を介して接着したりすることができる。さらに、一実施態様において、半導体ダイ１０６，１０８は、マルチインスタンス基板１００のインスタンス１０４にワイヤボンディング１１０によりそれぞれ電気的に接続される。例えば、半導体ダイ１０６−１，１０８−１は、マルチインスタンス基板１００のインスタンス１０４−１にワイヤボンディング１１０−１により電気的に接続される。
【００２０】
したがって、製造中におけるマルチインスタンス基板１００の適用、および集積回路製品の複数のインスタンスを形成することにより、集積回路製品は、バッチ方式にて生産される、すなわち並行生産される。しかし、モールド材料１０２は、さまざまなインスタンス１０４上に配置されてインスタンスを封止すると、モールド材料１０２は、マルチインスタンス基板１００に対する全てのインスタンス１０４を被覆する一体をなす構造を形成する。その後、集積回路製品のさまざまなインスタンス１０４は、該一体をなす構造から個別化すなわち単体化されなければならない。このため、製造された半導体製品は、ソーイングまたは切断されて複数のインスタンスになる。本発明の一態様によれば、集積回路製品はそれらの形状は完全な長方形ではなく、よって製造された半導体製品を個別のインスタンスに単体化することは、例えば非長方形または曲線のような非直線状にソーイングを実施行する。そのようなソーイングは、ソーイング操作は非常に微細であり、非常に薄いソー幅と、高度な精密さおよび硬度な細緻さとを備えて効率的に実行される。
【００２１】
図２Ａおよび２Ｂは、本発明により製造される集積回路製品の代表的形状を表す。図２
Ａにおいて、集積回路製品２００は、曲線領域２０２を有する外部形状の一部を備えて図示されている。したがって、複数のインスタンスが、複数のインスタンス基板および一体をなすモールド材料を有して製造された半導体製品から単体化されるとき、ソーイング操作は、集積回路製品２００を生産できるように、製造された半導体製品を効率的にソーイングできることが必要となる。この実施例では、ソーイング操作は、直線状の切断および非直線状の切断の組み合わせを利用する。直線状の切断（長方形状の切断）は容易に達成されるが、曲線領域２０２のための非直線状の切断（曲線状の切断）は、以下に詳述するように、精巧なソーイング操作を必要とする。
【００２２】
図２Ｂは、曲線領域２２２を有する集積回路製品２２０の上面図である。集積回路製品２２０は、一般に図２Ａに示される集積回路製品２００と類似である。しかし、集積回路製品２２０の曲線領域２２２は、斜面部分により分離された２つの小さな曲線部分を有し、一方、図２Ａにおいては曲線領域２０２は、斜面部なしにて２つの丸みのついた領域を有する（例えばＳ字カーブ）。図２Ｂに示される２つの小さな曲線部分が、交差する直線的な切断により作られる鋭角をなす場合においてさえ、曲線領域２０２は、非長方形領域として分類される。
【００２３】
図２Ｃは、本発明の他の実施態様による集積回路製品２５０の上面図である。集積回路製品２５０は、図２Ｂに示した集積回路製品２２０の曲線領域２２２と類似した曲線領域２５２を含む。さらに、集積回路製品２５０は、ノッチ２５４を有する。ノッチ２５４は、ソーイング操作により得られる比較的小さい部分である。ノッチ２５４は、集積回路製品２５０のための基準点またはキャッチ（例えばラッチキャッチ）領域として働き、集積回路製品２５０がそれを受承するためのコネクタまたはレセプタクルに挿入されるときに用いられる。ノッチ２５４の小さなサイズには、そのような小さな形状を得るために正確なソーイン操作を必要とする。
【００２４】
したがって、このソーイング操作は、その外部ボディまたはフォームファクタにおいて曲線部分または小さな形状を有する集積回路製品を製造することが可能である。得られる集積回路製品は、少なくとも１部分が曲線であるか、多面形であるか、または他の非長方形であるために、一般には非長方形である。そのような集積回路製品の製造するための操作を以下に詳述する。
【００２５】
図３は、本発明の一実施態様によるバッチ式の集積回路製品工程３００のフロー図である。バッチ式の集積回路製品工程３００は、複数の集積回路製品を製造するべく稼動する。例えば、製造される集積回路製品は、図２Ａ，２Ｂ，２Ｃに示す集積回路製品である。
【００２６】
バッチ式の集積回路製品工程３００は、最初にマルチインスタンスリードフレームまたはマルチインスタンス基板を準備する（３０２）。リードフレームまたは基板は、リードフレームまたは基板上に同時に形成され得る複数のマルチインスタンス（ｍｕｌｔｉｐｌｅ  ｉｎｓｔａｎｃｅｓ）のそれぞれについての集積回路製品のデバイスまたは部品をサポートするように作用する。リードフレームの場合、そのリードフレームは典型的には銅のような導電性金属である。基板の場合、その基板はしばしばプリント回路基板（ＰＣＢ）である。例えば、基板の場合、マルチインスタンス基板は、図１Ａに示すマルチインスタンス基板１００である。
【００２７】
次に、所望により、１つ以上の受動部品がマルチインスタンスリードフレームまたはマルチインスタンス基板のそれぞれのインスタンスに取着される（３０４）。ここで、製造されるべき集積回路製品が１つ以上の受動部品を含むなら、そのような受動部品は、それぞれのインスタンスに取着される（３０４）。受動部品の例にはキャパシタおよび抵抗がある。さらに、１つ以上のダイ（集積回路ダイ）または集積回路チップがマルチインスタ
ンスリードフレームまたはマルチインスタンス基板のインスタンスのそれぞれに取り付けられる（３０６）。それぞれのインスタンスに対して、１つ以上のダイは、そのインスタンスに対応するリードフレームまたは基板上の領域内に取着される。１つ以上のダイは、リードフレームまたは基板に直接取着されたり、ダイアタッチ材料または他の介在物によりリードフレームまたは基板に取着されたりする。さらに、一実施態様において、一つのインスタンスに対する複数のダイが、そのインスタンスに対応するリードフレームまたは基板の領域内に取着されるなら、そのダイは、一つのダイの上に他の一つが積層されるように積層した常態で取着される。下側ダイ上に積層されたダイは、直接に下側ダイに取り付けられたり、ダイアタッチ材料または他の介在物によって下側ダイに対して取着されたりする。
【００２８】
１つ以上のダイがそれぞれのインスタンスに取着された（３０６）後、それぞれのインスタンスの１つ以上のダイのそれぞれは、リードフレームまたは基板の対応する部分に電気的に接続される（３０８）。一実施態様において、これら電気的接続は、ダイのワイヤボンディングパッドと、リードまたは端子と、リードフレームまたは基板との間に付与される。ワイヤボンディングにより、それぞれの電気的接続は、小さくかつ薄いワイヤがダイからリードフレームまたは基板に延び、さらにはハンダにより固定される。
【００２９】
その後、マルチインスタンスは、モールド材料で一体に封止される（３１０）。モールド材料は、リードフレームまたは基板のインスタンスのそれぞれを包囲する一体化された封止物として形成される。得られる封止はまた、モールドパネルとも呼ばれる。モールド材料は、トレンスファモールド技術またはフラッドモールド技術を含むさまざまな方法にて適用される。
【００３０】
さらに、もし所望なら、マーキングがモールド材料に付与される（３１２）。例えば、マーキングは、インスタンスのそれぞれに対するモールド材料の表面上に印刷されたロゴまたは他の情報を含める。マーキングは例えば製造者、商標、および／またはデバイスタイプを示す。
【００３１】
最後に、それぞれのインスタンスは、その後、少なくとも非長方形状に形成する工程を用いて単体化される（３１４）。ここで、単体化３１４は、長方形に成形する工程を含み得るが、それぞれのインスタンスの成形工程は、少なくともインスタンスのそれぞれの一部に対して非長方形状に成形する工程（ｎｏｎ−ｒｅｃｔａｎｇｕｌａｒ  ｓｈａｐｉｎｇ）を使用する。この精巧な成形工程は、ソーイングデバイスを用いて達成される。このソーイングデバイスは、小さな切断幅を有し、かつ小さな部分を成形できる。
【００３２】
ソーイングデバイスの例には、例えば、ウォータージェット切断、レーザ切断、ウォーターガイデッドレーザ切断、ドライメディア切断、およびダイヤモンドコトワイヤがある。ウォータージェット切断は、その小さい切断幅（例えば５０ミクロン）、その小さな形状を成形できる能力、およびその高速な切断速度を考えると、好ましい切断装置である。水は、その効果を補完または集中させるために、レーザ切断と共にも用いられる。単体化３１４に続き、バッチ式の集積回路製品工程３００は完了し終了する。
【００３３】
図３には示していないが、バッチ式の集積回路製品工程３００は、一実施例において所望されるような他の操作をさらに含むことができる。例えば、封止３１０の後であるが、単体化３１４の前に、（ｉ）アレイ構成にある状態で集積回路製品をテストする、および／または（ｉｉ）テストピンおよび／または導電性リードまたはトレースを保護および／または摩耗性のために被覆するための追加の操作を実施できる。典型的には、可能であるなら、リードフレームまたは基板のそれぞれのインスタンスにおいてテストピンが形成される。一実施態様において、集積回路製品のそれぞれを試験するためにテストピンが用い
られた後で、テストピンは保護膜または保護層にて塗工または被覆され得る（例えばそれによりテストピンを電気的に絶縁するように）。さらに、単体化３１４に続き、それぞれのインスタンスは、鋭いエッジを除去されたり、平滑にしたりするためにさらに成形される。さらに、保護面としてインスタンスのそれぞれにポリマー被覆物を適用することができる。さらに、それぞれのインスタンスについて、外部パッケージまたは蓋（蓋のペア）を集積回路製品の周囲に加える蓋付け（ｌｉｄｄｉｎｇ）操作をさらに使用され得る。そのようなパッケージまたは蓋は、集積回路製品のために外部カバーを付与し、その外部製品のフィーチャを確立することができる。例えば、得られた集積回路製品が、製品の所望のフォームファクタより小さいときには、集積回路製品を外部パッケージまたは蓋により包囲することにより集積回路製品を所望のフォームファクタに合わせることができる。
【００３４】
集積回路製品は、半導体アセンブリ技術を用いて形成される着脱可能なペリフェラルカードまたは他の着脱可能な媒体である。着脱可能なペリフェラルカードの一タイプはメモリカードと呼ばれる。メモリカードは通常は、データストレージを行う小さな集積回路系の製品である。これらのメモリカードは、コンピュータ、カメラ、携帯電話および携帯情報端末などの電子機器のポートまたはコネクタに挿入されたり、受承されたりする。図４，５Ａ，５Ｂは、他の集積回路製品はこのような工程により形成されるが、メモリカードを参照しつつ以下に検討する。
【００３５】
図４は、本発明の一実施態様によるバッチ式のメモリカード工程４００のフロー図である。バッチ式のメモリカード工程４００は、集積回路アセンブリ工程を用いて複数のメモリカードを一度に１バッチ形成する。バッチ式のメモリカード工程４００は、最初にマルチインスタンスプリント回路基板（ＰＣＢ）を入手する（４０２）。マルチインスタンスＰＣＢは、ＰＣＢに取着された種々のデバイスまたは部品を電気的に接続するために用いられる導電性トレースを含むラミネートされた構造である。メモリダイは、それぞれのインスタンスにおいてＰＣＢ上にマウントされる。その後、コントローラダイがそれぞれのインスタンスについてメモリダイ上にマウントされる。この時点で、それぞれのインスタンスについて、メモリダイである下側ダイおよびコントローラダイである上側ダイを持つダイスタックが存在する。その後、メモリダイおよびコントローラダイは、それぞれのインスタンスにおいてＰＣＢにワイヤボンディングされる（４０８）。ワイヤボンディングは、メモリダイおよびコントローラダイをＰＣＢに電気的に接続する働きをする。
【００３６】
その後、モールド材料がＰＣＢおよび同ＰＣＢ上に形成された部品に付与される。ここで、モールド材料は、それらの部品およびそのＰＣＢへの電気的接続を保護するとともに、メモリカードのための外部ボディを付与する働きをする。モールド材料が固定されたり、硬化されたりした後に、マルチインスタンスＰＣＢのそれぞれのインスタンスが少なくとも非直線状に成形する方法（ｎｏｎ−ｌｉｎｅａｒ  ｓｈａｐｉｎｇ）を用いて単体化される（４１２）。すなわち、メモリカードのそれぞれの単体化４１２において、４辺それぞれがソーイングされ、さらにその際に、少なくとも１辺は、その辺をソーイングするために非直線状に成形を要する曲線部分を含む。その結果、同一バッチ中にて製造されるメモリカードの個別インスタンスは、非直線状の形状を備える筐体または外部構造の少なくとも一部を有する。換言すれば、メモリカードの外部構造または筐体は、単なる長方形ではなく、非直線（すなわち非長方形）状の形状を有する少なくとも１つの領域を含む。例えば、図２Ａにおいて、集積回路製品２００は、非直線（または非長方形）状の領域に相当する曲線領域２０２を含む。有利なことに、単体化４１２は、バッチ式のメモリカード工程４００の他の操作と同様に、同一製造部署において実実行され得る。さらに、非直線状に成形／切断を行うことにより、メモリカードがそのような単体化４１２により最終的な形状に成形されることを可能にする。したがって、単なる長方形ではなく、少なくとも１つの曲線領域を備えるメモリカードの外形は、よって単体化４１２のソーイング／切断により決定される。単体化４１２に続き、バッチ式のメモリカード工程４００は、完了
し終了する。
【００３７】
したがって、さらなる外部パッケージまたはボディ（例えばプラスチックの蓋）は必要なく、よってそのようなパッケージまたはボディを形成し、よってそのインスタンスをそのようなパッケージまたはボディの中に挿入するための追加のステップはもはや必要とされない。さらに、メモリカードを製造する工程は、より効率的でより安価となる。外部パッケージまたは外部ボディは必要ではないが、インスタンスには、所望であれば、外部パッケージまたはボディを提供し得る。そのようなパッケージまたはボディは、集積回路製品のための外部カバーを付与し、それにより集積回路の外部製品フィーチャを確立し得る。例えば、得られるメモリカードが、そのメモリカードについての所望のフォームファクタより小さい場合、メモリカードを外部パッケージまたは蓋に包囲することによりメモリカードを所望のフォームファクタに合致させることができる。
【００３８】
図５Ａ，５Ｂは、本発明の他の実施態様によるバッチ式のメモリカード工程５００のフロー図である。バッチ式のメモリカード工程５００は、リードフレームに製造される集積回路製品、具体的にはメモリカードの製造工程と関連する工程である。
【００３９】
バッチ式のメモリカード処理５００は、最初にマルチインスタンスリードフレームを入手する（５０２）。マルチインスタンスリードフレームは、銅のような導電性金属である。リードフレームは、集積回路製品が互いにバッチ工程により互いに保持されている個別インスタンスのアレイを含むように構成される。暫定的な基板を提供するとともに、マルチインスタンスリードフレームの一表面を保護しかつ支持するために、着脱可能なポリマーテープがマルチインスタンスリードフレームの片側面にマウントされる（５０４）。その後、ダイアタッチ材料がマルチインスタンスリードフレームのそれぞれのインスタンスの領域に載置される（５０６）。ダイアタッチ材料は典型的には非導電性接着剤である。
【００４０】
次に、メモリダイは、マルチインスタンスリードフレームのそれぞれのインスタンスの領域においてダイアタッチ材料上にマウントされる（５０８）。コントローラダイは、それぞれのインスタンスのメモリダイ上にマウントされる（５１０）。ここで、それぞれのインスタンスにおいて、コントローラダイは、メモリダイ上に積層される。必須ではないが、ダイアタッチ材料は、コントローラダイを定位置に保持したり、コントローラダイをメモリダイから電気的に絶縁したりするためにコントローラダイとメモリダイとの間に配置される。さらに、コントローラダイは、それぞれのインスタンスのメモリダイ上に積層されるよう説明されているが、コントローラダイは、非積層構成を提供するべくメモリダイに沿ってそれぞれのインスタンスに配置され得ることは理解されよう。しかし積層する方法の利点は、メモリカードの全体のフォームファクタをより小さくすることができることである。
【００４１】
次に、メモリダイおよびコントローラダイがマルチインスタンスリードフレームのそれぞれのインスタンスにワイヤボンディングされる（５１２）。ここで、メモリダイおよびコントローラダイのパッドまたはリードは、ワイヤボンディング工程により配置されるワイヤを使用することによりマルチインスタンスリードフレームのそれぞれのインスタンスに電気的に接続される。その後、モールド材料がマルチインスタンスリードフレームおよびその上の部品に付与される（５１４）。モールド材料は、部品（例えばダイ）およびマルチインスタンスリードフレームに対する電気的な接続を保護するとともに、メモリカードのための外部ボディを付与する。モールド材料の付与（５１４）は、さまざまな方法にて実施され得る。その一つはトランスファモールディングと称され、他はフラッドモールディングと称される。
【００４２】
その後、マルチインスタンスリードフレームの片側面からポリマーテープが除去される
（５１６）。ポリマーテープにより保護されていたマルチインスタンスリードフレームの側面は、その後、露出されたリードを金のような導電性材料によりメッキする（５１８）ことができる。さらに、付加的なエッチング工程により、リードフレームの角またはエッジを平滑にするべく、わずかなエッチングをリードフレームに付与し得る。そのようなわずかなエッチングは半エッチング（ｏｎｅ−ｈａｌｆ  ｅｔｃｈ）と称される。
【００４３】
最後に、マルチインスタンスリードフレームのそれぞれのインスタンスは単体化され、個別のメモリカードを形成する（５２０）。インスタンスの単体化５２０によりメモリカードの形状を形成する。インスタンスが単体化された（５２０）後で、製造された１バッチのメモリカードに関するバッチ式のメモリカード工程５００は完了し、かつ終了する。
【００４４】
一実施態様において、単体化５２０は、非直線状に成形する工程を用いる。すなわち、それぞれのメモリカードの単体化５２０において、４つの辺のそれぞれがソーイングされ、それにより、少なくとも１つの辺は、その辺をソーイングするために非直線状に成形する工程を要する曲線部分を備える。その結果、１バッチで製造されるメモリカードの個別インスタンスは、非直線形状を有する筐体または外部構造の少なくとも一部を有する。換言すれば、この実施態様において、メモリカードの外部構造または筐体は、単なる長方形ではなく、非直線（または非長方形）状の形状を有する少なくとも１つの領域を含む。例えば、図２Ａにおいて、集積回路製品２００は、非直線（または非長方形）状の領域に対応する曲線領域２０２を含む。有利なことに、単体化５２０は、他のバッチ式のメモリカード工程５００と同一の製造工程において実行され得る。さらに、非直線状に成形／切断が可能であることにより、メモリカードがそのような単体化５２０により最終的な形状に成形することができる。したがって、この実施態様において、単なる長方形ではない（すなわち少なくとも１つの曲線領域を含む）メモリカードの外部形状は、単体化５２０のソーイング／切断の工程により決定され得る。単体化５２０に引き続き、バッチ式のメモリカード工程５００は、完了し終了する。
【００４５】
図４に示される実施態様と同様に、さらなる外部パッケージまたはボディ（例えばプラスチックの蓋）は必要ない。よってそのようなパッケージまたはボディを形成し、よってそのインスタンスをそのようなパッケージまたはボディの中に挿入するための追加のステップはもはや必要とされない。その結果、メモリカードを製造するための工程は、より効率的良くかつ安価である。外部パッケージまたは外部ボディを使用する必要はないが、上述のように、インスタンスは、外部パッケージまたは外部ボディは、外部製品フィーチャを確立するために任意で使用することができる。例えば、得られる集積回路製品が、所望のフォームファクタより小さい場合には、集積回路製品を外部パッケージまたは蓋により包囲することにより、所望のフォームファクタを設定することを含め、外部製品フィーチャを設定するべく、集積回路製品を所望のフォームファクタに合わせることができる。
【００４６】
本発明による集積回路製品は、メモリシステムに使用され得る。本発明はさらに、上述のようにメモリシステムを備える電子システムである。メモリシステムは通常、様々な電子製品に使用されるデジタルデータをストレージするために使用される。しばしばメモリシステムは電子システムから着脱可能であり、よってストレージされたデジタルデータは携帯可能である。これらのメモリシステムは、メモリカードと称される。本発明によるメモリシステムは、比較的小さいフォームファクタを有し、カメラ、ハンドヘルドまたはノートブックコンピュータ、ネットワークカード、ネットワーク機器、セットトップボックス、ハンドヘルドまたは他の小型オーディオプレイヤー／レコーダー（例えばＭＰ３機器）、および医療用モニタのような電子製品のためにデジタルデータをストレージするために使用される。メモリカードの例には、ＰＣカード（以前のＰＣＭＣＩＡデバイス）、フラッシュカード、フラッシュディスク、マルチメディアカード、およびＡＴＡカードがある。一例として、メモリカードは、データをストレージするためにフラッシュタイプまた
はＥＥＰＲＯＭタイプのメモリセルを使用することができる。より一般には、メモリシステムは、メモリカードのみではなく、メモリスティックまたは他の半導体メモリ製品である。
【００４７】
本発明の利点は無数にある。多様な実施態様または実実例には、以下の利点がある。本発明の一つの利点は、メモリカードのような集積回路製品をより小さくできることである。例えば、メモリカードは、チップスケールパッケージ程度までサイズを小さくすることができる。本発明の他の利点は、集積回路製品のアセンブリが半導体アセンブリ製造ラインを使用して完全に実施され得ることである。本発明のさらに他の利点は、集積回路製品の形成工程において使用されるモールド材料、および基板またはリードフレームは、外側面または外部表面として役に立つことである。外側面または外部表面の精巧な成形により、本集積回路製品は、曲線領域および／または小さなフィーチャを有するように形成され得る。小さなフィーチャ（ｆｅａｔｕｒｅ、形状特徴）は、機能上の目的または装飾上の目的のために役立つ。本発明のさらに他の利点は、集積回路製品が迅速かつ安価に製造され得ることである。本発明の他の利点は、集積回路製品（例えば着脱可能なペリフェラルカード）のフォームファクタ（ｆｏｒｍ  ｆａｃｔｏｒ）が半導体アセンブリ程度に設定され得ることである。本発明のさらに他の利点は、包囲するプラスチックのシェル、ボディ、またはフレームが任意となり、これにより、使用されない製造時間および製造原価を低減できるとともに、使用される製品の外部製品フィーチャ（例えばフォームファクタ）を柔軟に設定できることである。
【００４８】
本発明の多くの特徴および利点は本記載から明らかであり、よって、添付の特許請求の範囲は、本発明のそのような全ての特徴および利点をカバーすることを意図する。さらに、当業者には多くの改変および変更が容易に生じ得るので、本発明を図示および説明された構成および操作に限定することを希求するものではない。したがって、全ての適切な改変および等価物は、本発明の範囲に含まれるものと考えられる。
【図１Ａ】
0005384588.tif 000002
【図１Ｂ】
0005384588.tif 000003
【図２Ａ】
0005384588.tif 000004
【図２Ｂ】
0005384588.tif 000005
【図２Ｃ】
0005384588.tif 000006
【図３】
0005384588.tif 000007
【図４】
0005384588.tif 000008
【図５Ａ】
0005384588.tif 000009
【図５Ｂ】
0005384588.tif 000010