(57)【特許請求の範囲】
【請求項１】
ユーザとシステムの間のインタラクションの流れを示すユースケース記述に基づいて、異常系のシナリオの組み合わせのテスト項目を抽出する異常系シナリオの組合せのテスト項目抽出装置であって、
入力された設計モデルから、ユースケース記述を取得する設計モデル入力手段と、
前記ユースケース記述からループ経路を含まない全てのテスト経路(以下、「ループ無し経路」と記す)を抽出し、テスト経路集合に加えるループ無しテスト経路抽出手段と、
前記ユースケース記述からループ経路を含むテスト経路(以下「ループ有り経路」と記す)を抽出し、前記テスト経路集合の前記ループ無し経路と該ループ有り経路をつなぎ合わせた新たなテスト経路を生成し、新規追加分テスト経路集合に加えるループ有りテスト経路補完手段と、
前記新規追加分テスト経路集合から前記ユースケース記述の基本フローである正常系シナリオを除外した集合を前記テスト経路集合に加え、該テスト経路集合を実行経路記憶手段に格納するフィルタリング手段と、
を有する実行経路抽出手段と、
前記実行経路記憶手段から前記テスト経路を読み出して、該テスト経路に対するテスト項目を生成するテスト項目生成手段と、
を有することを特徴とする異常系シナリオの組合せのテスト項目生成装置。
【請求項２】
前記ループ有りテスト経路補完手段は、
前記ユースケース記述の矢印部分に相当するエッジのうち、前記ループ無し経路に存在しないエッジをループ経路エッジキューに加える手段と、
前記ループ経路エッジキューの先頭のエッジＸを取り出して、該エッジＸを前記ループ無しテスト経路につなげて前記新たなテスト経路を生成する処理を、該ループ経路エッジキューが空になるまで繰り返す手段と、
を含む請求項１記載の異常系シナリオの組合せのテスト項目生成装置。
【請求項３】
前記ループ有りテスト経路補完手段は、
前記新たなテスト経路を生成する処理として、
前記ユースケース記述のテスト経路から、あるエッジＥが経路中に存在し、該エッジＥの終点接続ノードの次展開エッジ群にループ経路エッジが含まれるテスト経路を抽出し、前半テスト経路集合とし、
前記ユースケース記述からループ経路エッジを始点としたテスト経路を抽出し、後半テスト経路集合とし、
前記前半テスト経路集合のうち、終了エッジに最も近いループ経路エッジから終了エッジまでの部分経路を前半経路とし、前記後半テスト経路集合中の各後半テスト経路とつなぐ手段を含む
請求項２記載の異常系シナリオの組合せのテスト項目生成装置。
【請求項４】
ユーザとシステムの間のインタラクションの流れを示すユースケース記述に基づいて、異常系のシナリオの組み合わせのテスト項目を抽出する異常系シナリオの組合せのテスト項目生成方法であって、
設計モデル入力手段が、入力された設計モデルから、ユースケース記述を取得する設計モデル入力ステップと、
ループ無しテスト経路抽出手段が前記ユースケース記述からループ経路を含まない全てのテスト経路(以下、「ループ無し経路」と記す)を抽出し、テスト経路集合に加えるループ無しテスト経路抽出ステップと、
ループ有りテスト経路補完手段が、前記ユースケース記述からループ経路を含むテスト経路(以下「ループ有り経路」と記す)を抽出し、前記テスト経路集合の前記ループ無し経路と該ループ有り経路をつなぎ合わせた新たなテスト経路を生成し、新規追加分テスト経路集合に加えるループ有りテスト経路補完ステップと、
フィルタリング手段が、前記新規追加分テスト経路集合から前記ユースケース記述の基本フローである正常系シナリオを除外した集合を前記テスト経路集合に加え、該テスト経路集合を実行経路記憶手段に格納するフィルタリングステップと、
を含む実行経路抽出過程と、
テスト項目生成手段が、前記実行経路記憶手段から前記テスト経路を読み出して、該テスト経路に対するテスト項目を生成するテスト項目生成過程と、
を行うことを特徴とする異常系シナリオの組合せのテスト項目生成方法。
【請求項５】
前記ループ有りテスト経路補完ステップにおいて、
前記ユースケース記述の矢印部分に相当するエッジのうち、前記ループ無し経路に存在しないエッジをループ経路エッジキューに加え、
前記ループ経路エッジキューの先頭のエッジＸを取り出して、該エッジＸを前記ループ無しテスト経路につなげて前記新たなテスト経路を生成する処理を、該ループ経路エッジキューが空になるまで繰り返す、
請求項４記載の異常系シナリオの組合せのテスト項目生成方法。
【請求項６】
前記ループ有りテスト経路補完ステップにおいて、
前記新たなテスト経路を生成する処理として、
前記ユースケース記述のテスト経路から、あるエッジＥが経路中に存在し、該エッジＥの終点接続ノードの次展開エッジ群にループ経路エッジが含まれるテスト経路を抽出し、前半テスト経路集合とし、
前記ユースケース記述からループ経路エッジを始点としたテスト経路を抽出し、後半テスト経路集合とし、
前記前半テスト経路集合のうち、終了エッジに最も近いループ経路エッジから終了エッジまでの部分経路を前半経路とし、前記後半テスト経路集合中の各後半テスト経路とつなぐ
請求項５記載の異常系シナリオの組合せのテスト項目生成方法。
【請求項７】
コンピュータを、
請求項１乃至３のいずれか１項に記載のテスト項目生成装置の各手段として機能させるためのテスト項目生成プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異常系シナリオの組合せのテスト項目生成装置及び方法及びプログラムに係り、特に、ユースケース記述に基づいて異常系シナリオの組み合わせのテストを行うためのテスト項目を抽出するためのシ異常系シナリオの組合せのテスト項目生成装置及び方法及びプログラムに関する。
【背景技術】
【０００２】
従来のユースケース記述に基づいてシナリオテスト用のテスト項目を抽出する方法として、UMLのアクティビティ図（ユースケース記述と同じフロー構造)を入力として、ループを0回、1回通るような経路の順列を生成する方法がある（例えば、非特許文献1参照）。
【０００３】
また、画面遷移図（ユースケース記述と同じフロー構造)の各エッジを少なくとも1回は必ず通るテスト経路(テスト項目)を抽出することが可能な技術がある（例えば、特許文献1参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平9−223040号公報
【非特許文献】
【０００５】
【非特許文献１】張暁晶、星野隆. "設計モデルを用いたテスト項目抽出とテストデータ生成手法", 電子情報通信学会技術研究報告. KBSE, 知能ソフトウェア工学, Technical report of IEICE. KBSE 109(41) pp. 37-42, 20090514.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記従来の非特許文献１の技術は、ユースケース記述からループ経路を0回、1回通るような経路の順列を網羅的に抽出し、そこから複数種類の異常系シナリオの全組合せのテスト経路を選ぶというような方法も考えられる。しかしながら、異常系シナリオの数が増えると順列の数が増えすぎて現実的なメモリ量では計算できなくなる。例えば、異常系シナリオが10個の場合、順列の数で抽出されるテスト経路は9,864,101本にもなる。
【０００７】
また、特許文献1の技術で抽出したテスト項目(テスト経路)は、全組合せを網羅していない。当該技術の改良を行い、ユースケース記述から特定の異常系シナリオをユースケース記述から除き、残りの異常系シナリオを抽出するなどの方法も考えられるが、具体性はなく、どのようなユースケース記述に対応できるわけでもない。
【０００８】
本発明は、上記の点に鑑みなされたもので、複数種類の異常系シナリオの実行順序に依存しない組合せにより発生するエラーを検出するための最小限のテスト経路を現実的なメモリ量で得ることが可能な異常系シナリオの組合せのテスト項目生成装置及び方法及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するため、本発明（請求項１）は、ユーザとシステムの間のインタラクションの流れを示すユースケース記述に基づいて、異常系のシナリオの組み合わせのテスト項目を抽出する異常系シナリオの組合せのテスト項目抽出装置であって、
入力された設計モデルから、ユースケース記述を取得する設計モデル入力手段と、
前記ユースケース記述からループ経路を含まない全てのテスト経路(以下、「ループ無し経路」と記す)を抽出し、テスト経路集合に加えるループ無しテスト経路抽出手段と、
前記ユースケース記述からループ経路を含むテスト経路(以下「ループ有り経路」と記す)を抽出し、前記テスト経路集合の前記ループ無し経路と該ループ有り経路をつなぎ合わせた新たなテスト経路を生成し、新規追加分テスト経路集合に加えるループ有りテスト経路補完手段と、
前記新規追加分テスト経路集合から前記ユースケース記述の基本フローである正常系シナリオを除外した集合を前記テスト経路集合に加え、該テスト経路集合を実行経路記憶手段に格納するフィルタリング手段と、
を有する実行経路抽出手段と、
前記実行経路記憶手段から前記テスト経路を読み出して、該テスト経路に対するテスト項目を生成するテスト項目生成手段と、を有する。
【００１０】
また、本発明（請求項２）は、前記ループ有りテスト経路補完手段に、
前記ユースケース記述の矢印部分に相当するエッジのうち、前記ループ無し経路に存在しないエッジをループ経路エッジキューに加える手段と、
前記ループ経路エッジキューの先頭のエッジＸを取り出して、該エッジＸを前記ループ無しテスト経路につなげて前記新たなテスト経路を生成する処理を、該ループ経路エッジキューが空になるまで繰り返す手段と、を含む。
【００１１】
また、本発明（請求項３）は、前記ループ有りテスト経路補完手段において、
前記新たなテスト経路を生成する処理として、
前記ユースケース記述のテスト経路から、あるエッジＥが経路中に存在し、該エッジＥの終点接続ノードの次展開エッジ群にループ経路エッジが含まれるテスト経路を抽出し、前半テスト経路集合とし、
前記ユースケース記述からループ経路エッジを始点としたテスト経路を抽出し、後半テスト経路集合とし、
前記前半テスト経路集合のうち、終了エッジに最も近いループ経路エッジから終了エッジまでの部分経路を前半経路とし、前記後半テスト経路集合中の各後半テスト経路とつなぐ手段を含む。
【発明の効果】
【００１２】
本発明によれば、ユースケース記述からループ経路を含まない全テスト経路及びループ経路を抽出し、ループ経路を含まないテスト経路に対し、ループ経路をつないでいくことにより新たなテスト経路を抽出することで、複数種類の異常系シナリオの実行順序に依存した組合せにより発生するエラーを検出するための最小限のテスト経路（テスト項目)を網羅的に得ることができる。
【００１３】
また、ユースケース記述のループ無し経路に、ループ経路ｎ種類をそれぞれつなぐパターン、つながないパターンの組合せの個数分、新たなテスト経路を作成することで、ループを含まないテスト経路１つに対し、２のｎ乗通りの新しいテスト経路を生成できる。典型的なユースケース記述では、異常系シナリオは１０個程度含まれる。従来技術で抽出した全順列の数と較べて、全組合せでテスト経路（テスト項目)を抽出すると、約10,000分の1というメモリ使用量で済む。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施の形態におけるシナリオテストのテスト項目生成装置の構成図である。
【図２】本発明の一実施の形態における実行経路抽出部の構成図である。
【図３】本発明の一実施の形態における概要動作のフローチャートである。
【図４】本発明の一実施の形態におけるステップ１３０の詳細フローチャートである。
【図５】本発明の一実施の形態における入力（ユースケース記述）のデータ構造の例である。
【図６】本発明の一実施の形態におけるユースケース記述のイメージである。
【図７】本発明の一実施の形態におけるステップ２３０の詳細フローチャートである。
【図８】本発明の一実施の形態におけるステップ３２０の詳細フローチャートである。
【図９】本発明の一実施の形態における出力(テスト経路集合)のデータ構造の例である。
【図１０】本発明の一実施の形態におけるステップ４４０の詳細フローチャートである。
【図１１】本発明の一実施の形態におけるステップ３３０の詳細フローチャートである。
【図１２】本発明の一実施の形態におけるステップ６６０の詳細フローチャートである。
【図１３】本発明の一実施の形態におけるユースケース記述から異常系テスト経路を抽出する例である。
【図１４】本発明の一実施の形態におけるループ有りテスト経路を補完する例である。
【発明を実施するための形態】
【００１５】
以下図面と共に、本発明の実施の形態を説明する。
【００１６】
まず、最初に本明細書中で使用する用語について説明する。
【００１７】
・シナリオテスト：要求定義に基づき、ユーザが行う業務を想定してシナリオを作成して、システムが想定シナリオ通りに振舞うかを確認するテスト。
【００１８】
・テスト項目：シナリオテストにおけるテスト項目は、テストシナリオと確認観点を含む。「テストシナリオ」は、画面と操作で構成されたシーケンスであり、「確認観点」は画面遷移の正しさ、画面表示内容の正しさ、データベース破壊の有無、等がある。
【００１９】
・画面遷移図：設計ドキュメントの一種である。特定の機能内における各画面間の遷移を示す。
【００２０】
・ユースケース記述：設計ドキュメントの一種である。要求を明確化するための記法でもある。ユーザとシステム間のインタラクションの流れを示す。流れは、「基本フロー」に沿って進むが、「代替フロー」、「例外フロー」に分岐することもある。
【００２１】
・正常系シナリオ：ユースケース記述における基本フローを指す。1つ以上のエッジから構成される。
【００２２】
・異常系シナリオ：ユースケース記述における代替フロー、例外フローの総称であり、1つ以上のエッジから構成され、正常系シナリオから分岐して正常系シナリオに戻る。
【００２３】
・複数種類の異常系のシナリオの実行順序に依存せず組合せに依存して発生するエラー：異常系シナリオを通るたびに、特定の変数へ値を追記し、その追記の結果、システムが想定と違う動作を行うエラーである。例えば、ログイン失敗回数を誤って複数の異常系シナリオでインクリメントした結果、想定より少ない回数のログイン失敗でログイン禁止になるようなエラーを指す。
【００２４】
・ループ経路：1つ以上のエッジから構成される。以下の2つの場合がある。
【００２５】
１）2つ以上のエッジE0, E1,…,En
（ただし、E0≠Ei（i=1,…,n）で構成され、Enの次のエッジのいずれかにE0が含まれる部分経路；
２）1つのエッジE0から構成され、E0の次のエッジにE0が含まれる部分経路；
・エッジ：ユースケース記述の矢印部分。両側（始点と終点)にノードが接続されている（但し、開始エッジのみ、始点にノードが接続されていない）。
【００２６】
・ノード：ユースケース記述内の節部分。エッジ（始点との接続)群を保持している。
【００２７】
・開始エッジ：ユースケース記述に１つ存在し、経路の開始を表すエッジ。
【００２８】
・終了エッジ：ユースケース記述に1つ以上存在し、経路の終了を表すエッジ。
【００２９】
・エッジ用スタック：ユースケース記述内で辿ったエッジを順番通りに保存するためのスタック。
【００３０】
・次展開エッジ群：次に辿るエッジ（自ノードと始点で接続しているエッジ）の候補群。
【００３１】
・次展開エッジ群用スタック：これまで辿った経路中で、まだ辿っていない次展開エッジ群を保存しておくスタックである。
【００３２】
・前エッジ群：自ノードと終点で接続しているエッジ群。
【００３３】
・現在次展開エッジ群：次展開エッジ群用スタックの最上位のもの。
【００３４】
・現在ループ経路：これまでの経路（エッジ用スタックに積まれているエッジ）において、スタック最上位のエッジから最上位に最も近い現在エッジまでの経路である。
【００３５】
・ループ出現回数：ループが経路中に何回出現したかの回数。
【００３６】
図１は、本発明の一実施の形態におけるシナリオテストのテスト項目生成装置の構成を示す。
【００３７】
同図に示すテスト項目生成装置１０は、設計情報読込部１、設計モデル分析部２、実行経路抽出部３、実行経路記憶部５、テスト項目生成部６から構成され、ユーザ端末２０に接続されている。
【００３８】
設計情報読込部１は、ユーザ端末２０から入力された設計モデル(XMＩファイル)を読み込み設計モデル分析部2に渡す。
【００３９】
設計モデル分析部２は、入力された設計モデルからユースケース記述（UML Activity）画面遷移図を抽出し設計モデル(XML形式)を生成し、実行経路抽出部３に渡す。
【００４０】
実行経路抽出部３は、設計モデルのユースケース記述(UML Activity)からテスト経路集合を生成し、その中から異常系テスト経路集合を抽出して実行経路記憶部５に格納する。
【００４１】
実行経路抽出部３は、図２に示すように、設計モデル入力部３１、ループ無し経路抽出部３２、ループ有りテスト経路補完部３３、フィルタリング部３４から構成される。
【００４２】
実行経路記憶部５は、実行経路抽出部３で抽出されたテスト経路を格納する。
【００４３】
テスト項目生成部６は、実行経路記憶部５から実行経路を取得してテスト項目表(Excel形式)を生成してユーザ端末２０に出力する。
【００４４】
図３は、本発明の一実施の形態における概要動作のフローチャートである。
【００４５】
ステップ１１０）  設計情報読込部１は、ユーザ端末２０から設計ドキュメント群を読み込む。
【００４６】
ステップ１２０）  設計モデル分析部２は、読み込んだ設計ドキュメント群から設計モデル(XML形式)を生成する。ここで、設計モデル(XML形式)を生成する手法として、「XStream http://xstream.codehaus.org/tutorial.html」を用いるものとする。生成された設計モデルを実行経路抽出部３に出力する。
【００４７】
ステップ１３０）  実行経路抽出部３は、テスト項目を抽出し、実行経路記憶部５に格納する。詳細な処理については図４で詳述する。
【００４８】
ステップ１４０）  テスト項目生成部６は、実行経路記憶部５から実行経路を読み込んで、テスト項目表を生成してユーザ端末２０に出力する。
【００４９】
次に、上記の実行経路抽出部３のステップ１３０の処理について詳述する。
【００５０】
図４は、本発明の一実施の形態におけるステップ１３０の詳細フローチャートである。
【００５１】
ステップ２１０）  実行経路抽出部３の設計モデル入力部３１は、設計モデル分析部２で生成された設計モデル(XMLファイル)を読み込み、当該設計モデル内のユースケース記述を抽出し、ユースケース記述リストを生成し、メモリ（図示せず）に格納する。図５に示すように、ユースケース記述には、ノードＩＤ、ノード内テキスト、前エッジ群、次展開エッジ群、エッジＩＤ、始点接続ノードＩＤ、終点接続ノードＩＤ、遷移条件、種類が含まれている。図５のユースケース記述の構造イメージを図６に示す。
【００５２】
ステップ２２０）  実行経路抽出部３のループ無し経路抽出部３２は、ユースケース記述リスト読み込む。
【００５３】
ステップ２３０）  実行経路抽出部３のループ無し経路抽出部３２、ループ有りテスト経路補完部３３は、ユースケース記述リストから異常系テスト経路を抽出する。詳細な処理については図７で詳述する。
【００５４】
ステップ２４０）  実行経路抽出部3のフィルタリング部３４は、フィルタリングを行い、フィルタリング後のテスト項目の異常系経路をテスト項目としてまとめる処理を全異常系テスト経路に対して行う。
【００５５】
ステップ２５０）  フィルタリング部３４は、テスト項目群を要素としてもつテスト項目表を作成して実行経路記憶部５に格納する。
【００５６】
次に、上記のステップ２３０の実行経路抽出部３によるユースケース記述リストから異常系テスト経路を抽出する処理について説明する。
【００５７】
図７は、本発明の一実施の形態におけるステップ２３０の詳細フローチャートである。
【００５８】
ステップ３１０）  実行経路抽出部３のループ無し経路抽出部３２は、ユースケース記述を読み込む。
【００５９】
ステップ３２０）  ループ無し経路抽出部３２は、ユースケース記述からループ無し経路を抽出し、メモリ（図示せず)上のテスト経路集合に加える。詳細な処理は図８で詳述する。当該ステップで得られるループ無し経路は、「ループ経路に含まれない異常系シナリオ」の全ての組合せを網羅するテスト経路の最小セットである。
【００６０】
ステップ３３０）  ループ有りテスト経路補完部３３は、ユースケース記述からループ有りテスト経路を抽出し、メモリ（図示せず)上のテスト経路集合に加える。詳細な処理は図１１で詳述する。
【００６１】
ステップ３４０）  フィルタリング部３４は、メモリ（図示せず）からテスト経路集合を読み出し、その中から異常系テスト経路(代替フロー・例外フロー)のみを抽出する。
【００６２】
上記のステップ３２０のループ無し経路を抽出する処理を説明する。
【００６３】
図８は、本発明の一実施の形態におけるステップ３２０の詳細フローチャートである。
【００６４】
ステップ４１０）  ループ無し経路抽出部３２は、ユースケース記述から初期次展開エッジ群(初期エッジのみ追加したもの)をメモリ（図示せず）の次展開エッジ群スタックに積む。
【００６５】
ステップ４１５）  次展開エッジ群スタックが空である場合は、処理を終了し、空でない場合は、ステップ４１６に移行する。
【００６６】
ステップ４１６）  次展開エッジ群用スタックの最上位にある次展開エッジ群に要素がある場合はステップ４２０に移行し、ない場合はステップ４８０に移行する。
【００６７】
ステップ４２０）  メモリ(図示せず)の次展開エッジ群スタックの最上位にある要素（現在（次展開エッジ群）から１つエッジを得て現在エッジとする。
【００６８】
ステップ４３０）  現在エッジ群から現在エッジ群を取り除く。
【００６９】
ステップ４４０）  経路(エッジ用スタックに積まれているエッジの列)内のループ出現回数を計算する。詳細については図１０で詳述する。
【００７０】
ステップ４４５）  ステップ４４０で求められたループ出現回数が０より大きい場合はステップ４１５に戻り、０以下の場合はステップ４５０に移行する。
【００７１】
ステップ４５０）  現在エッジをエッジ用スタックに積む。
【００７２】
ステップ４６０）  現在のエッジの持つ終点接続ノードＩＤに基づいて、ユースケース記述からノードを取得し、そのノードのエッジ（始点との接続）群を取得し、その取得したエッジ（始点との接続)群を、次展開エッジとして、次展開エッジ群スタックに積む。
【００７３】
ステップ４７０）  経路（エッジ用スタックに積まれているエッジの列）をテスト経路としてテスト経路集合に加え、ステップ４１５に戻る。テスト経路集合の例を図９に示す。
【００７４】
ステップ４８０）  ステップ４１６で次展開エッジ群用スタックの最上位にある次展開エッジ群に要素がない場合は、次展開エッジ群用スタックをホップする。
【００７５】
ステップ４９０）  エッジ用スタックが空でなければエッジ用スタックをホップし、処理を終了する。
【００７６】
次に、ループ無し経路抽出部３２における、上記のステップ４４０の経路(エッジ用スタックに積まれているエッジの列)内の現在ループ経路の出現回数を計算する処理について説明する。
【００７７】
図１０は、本発明の一実施の形態におけるステップ４４０の詳細フローチャートである。
【００７８】
ステップ５１０）  ループ無し経路抽出部３２は、ステップ４２０で選択された現在エッジを読み込む。
【００７９】
ステップ５２０）  経路（エッジ用スタックに積まれているエッジの列）を読み込む。
【００８０】
ステップ５３０）  経路を複製し、複製した経路を探索途中経路とする。
【００８１】
ステップ５４０）  探索途中経路の先頭から一番近い現在エッジまでを現在ループ経路をとして抽出する。
【００８２】
ステップ５５０）  探索途中経路内で現在ループ経路が何回出現するか（ループ出現回数)を、文献１「R. S. Boyer; J. S. Moore (1977)."A fast string searching algorithm". Comm. ACM 20: 762-772」等の手法を用いて計算する。
【００８３】
次に、ループ有りテスト経路補完部３３における、図５のステップ３３０のループ有りテスト経路を補完する処理について説明する。ステップ３２０で抽出されたループ内テスト経路の「ループ経路に含まれない異常系シナリオ」の全組合せを網羅するテスト経路の最小セットであるのに対して、当該処理は、「ループ経路に含まれる異常系シナリオ」を全組合せ分つなぐため、結果として「全ての異常系シナリオ」の組合せを生成する。
【００８４】
図１１は、本発明の一実施の形態におけるステップ３３０の詳細フローチャートである。
【００８５】
ステップ６１０）  ループ有りテスト経路補完部３３は、ユースケース記述を読み込む。
【００８６】
ステップ６２０）  ステップ３２０で生成されたメモリ（図示せず）からテスト経路集合を読み込む。
【００８７】
ステップ６３０）  エッジを格納するループ経路エッジキューをメモリ（図示せず）上に用意する。
【００８８】
ステップ６４０）  ユースケース記述を構成するエッジのうち、ステップ３２０で読み込んだテスト経路集合の中のテスト経路に存在しないエッジ、言い換えると、ループ経路中に存在するエッジを全てループ経路エッジキューに追加する。
【００８９】
ステップ６５０）  ループ経路エッジキューから１つエッジ（ループ経路エッジ)を取り出す。
【００９０】
ステップ６６０）  ループ経路エッジキューにループ経路エッジが含まれる場合は、ループ経路エッジを含むループ経路をテスト経路集合に含まれるテスト経路につなぎ、新しいテスト経路を複数作成し、これを新規追加分テスト経路集合とする。詳細な処理は図１２で詳述する。
【００９１】
ステップ６７０）  ループ経路エッジキューから、新規追加分テスト経路集合のテスト経路に含まれるエッジを全て除く。
【００９２】
ステップ６８０）  新規追加分テスト経路集合をテスト経路集合に加える。
【００９３】
ステップ６９０）  ステップ６５０において、ループ経路エッジキューにループ経路エッジが含まれていない場合は、ループ経路エッジをループ経路エッジキューに入れなおす。
【００９４】
上記の図１１に示す処理は、例えば、ループ経路エッジキューに［Ａ，Ｂ，Ｃ］があり、ある異常系シナリオがＡ⇒Ｂ⇒Ｃという３つのエッジで構成されている場合、最初に取り出したループ経路エッジが「Ａ」だとすると、ステップ６６０において、異常系シナリオを含むようなテスト経路「…⇒Ａ⇒Ｂ⇒Ｃ⇒…」が抽出される。この段階で、既に異常系シナリオＡ⇒Ｂ⇒Ｃは抽出されているので、ループ経路エッジキューに残った［Ｂ，Ｃ］については、ステップ６６０の処理を行う必要がないため、ステップ６７０でこのようなエッジ（Ｂ，Ｃ）を除く。
【００９５】
次に、ループ有りテスト経路補完部３３における、上記のステップ６６０のループ経路エッジを含むループ経路をテスト経路につなぎ、新しいテスト経路を作成する処理について説明する。
【００９６】
図１２は、本発明の一実施の形態におけるステップ６６０の詳細フローチャートである。
【００９７】
ステップ７１０）  ループ有りテスト経路補完部３３は、ステップ６６０で与えられたユースケース記述を読み込む。
【００９８】
ステップ７２０）  同様に、ステップ６６０で与えられたテスト経路集合を読み込む。
【００９９】
ステップ７３０）  ループ経路エッジキューからループ経路エッジを読み込む。
【０１００】
ステップ７４０）  テスト経路集合から、あるエッジＥが経路中に存在し、エッジＥの終点接続ノードＩＤに対応するノードの次展開エッジ群にループ経路エッジが含まれるテスト経路を、前半経路用テスト経路集合として全て選び出す。
【０１０１】
ステップ７５０）  テスト経路集合からループ経路エッジに関する後半経路集合を抽出する。後半経路集合とは、ユースケース記述からループ経路エッジを始点としたテスト経路（後半経路)の集合である。
【０１０２】
ステップ７６０）  メモリ上に新規追加分テスト経路集合（最初は空）を用意する。
【０１０３】
ステップ７７０）  終了エッジに最も近いループ経路エッジから終了エッジまでの部分経路を前半経路として取り出す。
【０１０４】
ステップ７８０）  前半経路と後半経路をループ経路エッジで接続して新しい経路（新規追加分テスト経路)を作成する。
【０１０５】
ステップ７９０）  新追加分テスト経路を新規追加分テスト経路集合へ加える。
【０１０６】
上記のループ有りテスト経路補完部３３において、抽出したループ経路を含まないテスト経路に対し、ループ経路をつないでいくことにより新しいテスト経路（新規追加分テスト経路)を生成できるため、ユースケース記述中のループ経路n種類（L1,L2,…,Ln）をそれぞれつなぐパターン、つながないパターンの組合せの個数分の新規追加分テスト経路を作成することが可能となる。つまり、ループを含まないテスト経路１つに対し、２のｎ乗通りの新しいテスト経路を生成できる。
【０１０７】
上記のステップ２３０の異常系テスト経路の抽出処理について具体的に説明する。
【０１０８】
図１３は、本発明の一実施の形態におけるユースケース記述から異常系テスト経路を抽出する例を示す。同図において、太線の矢印は正常系エッジを示し、破線の矢印は異常系エッジを示す。
【０１０９】
ユースケース記述から、正常系シナリオ
ＡＢＣＤ
があり、異常系シナリオとして、
（１）Ｘ
（２）ＹＺ
（３）Ｗ
がある。ループ無し経路抽出部３２において、ループ無し経路として、
・ＡＢＣＤ
・ＡＢＣＷ
をテスト経路集合として抽出する(ステップ３２０)。
【０１１０】
これにより、ループ経路を含まない全テスト経路は「ループ経路に含まれない異常系シナリオ」の全ての組合せを網羅するテスト経路の最小セットになっており、複数種類の異常系シナリオの全ての組合せを網羅するテスト経路の最小セットを抽出できる。
【０１１１】
次に、ループ有りテスト経路補完部３３において、以下のループ有り経路を補完する（ステップ３３０）。
【０１１２】
・ＡＢＣＤ（ループ無し）
・ＡＢＣＷ（ループ無し）
・ＡＢＡＸＢＣＤ（ループあり）
・ＡＢＹＺＢＣＤ（ループあり）
・ＡＢＸＢＹＺＢＣＤ（ループあり）
・ＡＢＸＢＣＷ（ループあり）
・ＡＢＡＹＺＢＣＷ（ループあり）
・ＡＢＸＢＹＺＢＣＷ（ループあり）
上記の経路のうち、ＡＢＣＤは正常系シナリオであるので、フィルタリング３４により、取り除かれる(ステップ３４０)。その結果、異常系テスト経路集合として、
・Ａ⇒Ｂ⇒Ｃ⇒Ｗ（ループ無し）
・Ａ⇒Ｂ⇒Ａ⇒Ｘ⇒Ｂ⇒Ｃ⇒Ｄ（ループあり）
・Ａ⇒Ｂ⇒Ｙ⇒Ｚ⇒Ｂ⇒Ｃ⇒Ｄ（ループあり）
・Ａ⇒Ｂ⇒Ｘ⇒Ｂ⇒Ｙ⇒Ｚ⇒Ｂ⇒Ｃ⇒Ｄ（ループあり）
・Ａ⇒Ｂ⇒Ｘ⇒Ｂ⇒Ｃ⇒Ｗ（ループあり）
・Ａ⇒Ｂ⇒Ａ⇒Ｙ⇒Ｚ⇒Ｂ⇒Ｃ⇒Ｗ（ループあり）
・Ａ⇒Ｂ⇒Ｘ⇒Ｂ⇒Ｙ⇒Ｚ⇒Ｂ⇒Ｃ⇒Ｗ（ループあり）
が残る。これらは、上記の（１）〜（３）の異常系シナリオ３つの全組合せであるので、以下の７パターンとなる。
【０１１３】
・（１）
・（２）
・（３）
・（１）（２）
・（２）（３）
・（１）（３）
・（１）（２）（３）
上記の７つのパターンが異常系テスト集合となり、実行経路記憶部５に格納される。
【０１１４】
次に、ループ有りテスト経路補完部３３における図８のステップ３３０のループ有りテスト経路を補完する例を示す。
【０１１５】
図１４は、本発明の一実施の形態におけるループ有りテスト経路を補完する例を示す。
【０１１６】
ユースケース記述では、以下の２つの経路がループ無しテスト経路として抽出されているものとする。
【０１１７】
・Ａ⇒Ｂ⇒Ｃ⇒Ｄ
・Ａ⇒Ｂ⇒Ｃ⇒Ｗ
ループ有りテスト経路補完部３３は、メモリ上にループ経路エッジキューを用意し、ループ無しテスト経路に存在しないエッジを全て加える。図１４の例では、ループ経路エッジキューには、
［Ｘ，Ｙ，Ｚ，Ｗ］
が追加される（ステップ６３０，６４０）。
【０１１８】
次に、ループ絵経路エッジキューの先頭のＸを取り出す(ステップ６５０)。ループ経路エッジＸを経路ＡＢＣＤ，ＡＢＣＷの間につなげ、新しい経路を生成する(ステップ６６０)。図１４の例において、前半経路Ａ⇒Ｂ、後半経路Ｂ⇒Ｃ⇒Ｄ、後半経路Ｂ⇒Ｃ⇒Ｗの間にループ経路エッジＸをつなげることにより、新規追加分テスト経路
Ａ⇒Ｂ⇒Ｘ⇒Ｂ⇒Ｃ⇒Ｄ
Ａ⇒Ｂ⇒Ｘ⇒Ｂ⇒Ｃ⇒Ｗ
の２つが生成され、これらをテスト経路集合に加えると、
・Ａ⇒Ｂ⇒Ｃ⇒Ｄ
・Ａ⇒Ｂ⇒Ｃ⇒Ｗ
・Ａ⇒Ｂ⇒Ｘ⇒Ｂ⇒Ｃ⇒Ｄ
・Ａ⇒Ｂ⇒Ｘ⇒Ｂ⇒Ｃ⇒Ｗ
となる。上記の処理をループ経路エッジキュー［Ｙ，Ｚ，Ｗ］のそれぞれに対して行う(ステップ６８０)。
【０１１９】
上記のループ無しテスト経路抽出部３２で抽出した各テスト経路は「ループ経路に含まれない異常系シナリオ」の組合せを網羅するテスト経路の最小セットであり、それに対して、ループ有りテスト経路補完部３３において、ループ経路に含まれる異常系シナリオを全組合せ分つなぐため、結果としてできるテスト経路は「全ての異常系シナリオ」の組合せを網羅するテスト経路の最小セットとなっている。つまり、ループ無しテスト経路抽出部３２により得られた組合せ数Ａとループ有りテスト経路補完部３３により得られた組合せ数Ｂにより、
Ａ×Ｂ＝全組合せ数
となる。これは、異常系シナリオの全組合せのテスト経路のみを抽出しているため、全順列で抽出する従来技術より、圧倒的に少ないメモリ使用量でテスト項目を得ることが可能となる。
【０１２０】
なお、図１に示すテスト項目生成装置１０の各構成要素の動作をプログラムとして構築し、テスト項目生成装置として利用されるコンピュータにインストールして実行させる、または、ネットワークを介して流通させることが可能である。
【０１２１】
本発明は、上記の実施の形態に限定されることなく、特許請求の範囲内において、種々変更・応用が可能である。
【符号の説明】
【０１２２】
１  設計情報読込部
２  設計モデル分析部
３  実行経路抽出部
５  実行経路記憶部
６  テスト項目生成部
１０  テスト項目生成装置
２０  ユーザ端末
【図１】
0005384587.tif 000002
【図２】
0005384587.tif 000003
【図３】
0005384587.tif 000004
【図４】
0005384587.tif 000005
【図５】
0005384587.tif 000006
【図６】
0005384587.tif 000007
【図７】
0005384587.tif 000008
【図８】
0005384587.tif 000009
【図９】
0005384587.tif 000010
【図１０】
0005384587.tif 000011
【図１１】
0005384587.tif 000012
【図１２】
0005384587.tif 000013
【図１３】
0005384587.tif 000014
【図１４】
0005384587.tif 000015