(57)【特許請求の範囲】
【請求項１】
充放電可能な蓄電装置と、
蓄電装置の正極側母線と負極側母線の間に配置され、正極側母線に直列配置される第１インダクタと、負極側母線に直列配置される第２インダクタと、第１インダクタの一方端と第２インダクタの他方端との間に配置接続される第１キャパシタと、第１インダクタの他方端と第２インダクタの一方端との間に配置接続される第２キャパシタと、を含むインピーダンスネットワークと、
一方側がインピーダンスネットワークに接続され、このインピーダンスネットワークをＺソースとして、他方側が負荷装置に接続されるインバータ回路であって、正極側母線と負極側母線との間に直列接続される２つのスイッチング素子を複数組含み、各組の２つのスイッチング素子の接続点がそれぞれ負荷装置に接続され、各組の２つのスイッチング素子が共にオンする期間の双方オンデューティ比ＤSを制御することで蓄電装置の両端子間電圧を昇圧し、昇圧した直流電力を交流電力に変換して負荷装置に供給できるインバータ回路と、
負荷装置へ出力する交流電圧の指令値である出力電圧指令値に基づいてインバータ回路の双方オンデューティ比ＤSを制御する制御回路と、
を備え、
制御回路は、
第１キャパシタの両端子間電圧または第２キャパシタの両端子間電圧値であるキャパシタ電圧値ＶCに基づいて算出される帰還出力電圧値ＶXと、出力電圧指令値ＶXrefとの差である電圧偏差ΔＶを算出する電圧値減算器と、
電圧偏差ΔＶに基づいて、第１インダクタと第２インダクタに流される電流の指令値であるインダクタ電流指令値ＩLrefを算出する電流指令値算出手段と、
第１インダクタに流れる電流値または第２インダクタに流れるインダクタ電流値であるインダクタ電流値ＩLと、インダクタ電流指令値ＩLrefとの差である電流偏差ΔＩを算出する電流値減算器と、
電流偏差ΔＩに基づいてインバータ回路の双方オンデューティ比ＤSを算出するデューティ算出手段と、
を含むことを特徴とする電源制御システム。
【請求項２】
請求項１に記載の電源制御システムにおいて、
制御回路は、
帰還出力電圧値ＶXとして、キャパシタ電圧値ＶCに、予め定めた単一の動作設定パラメータｋを乗じて算出される値を用いることを特徴とする電源制御システム。
【請求項３】
請求項２に記載の電源制御システムにおいて、
制御回路は、
動作設定パラメータｋとして、インバータ回路の双方オンデューティ比ＤSと、インバータ回路の交流出力電圧と蓄電装置の直流端子間電圧とに基づく変調率Ｍとに基づいて算出される動作設定パラメータｋを用いることを特徴とする電源制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御システムに係り、特に、２つのインダクタと２つのキャパシタとがＸ形に接続された２ポートネットワークをインピーダンスソースとするインバータ回路、すなわちＺソースインバータ回路を含む電源回路の制御を行う電源制御システムに関する。
【背景技術】
【０００２】
直流電力を交流電力に変換する回路としてはインバータ回路が知られている。また、潮流電圧をより高い直流電圧に昇圧する回路としては、電圧変換器あるいは昇圧回路と呼ばれるものが知られている。例えば、直流電源であるバッテリを用いて交流回転電機を駆動するには、まずインバータ回路が必要である。その場合に、バッテリ電圧が交流回転電機の作動交流電圧に比較して低すぎる場合には、バッテリ電圧を昇圧する昇圧回路がさらに必要である。このように、交流回転電機を駆動するには、一般的に、バッテリと、昇圧回路と、インバータ回路とを含む電源回路が用いられる。
【０００３】
このように昇圧回路とインバータ回路とを含む電源回路では、昇圧回路のスイッチング制御とインバータ回路のスイッチング制御とを行わなくてはならない。これを１つのスイッチング制御で直流電圧の昇圧も直流交流変換も行えれば便利である。
【０００４】
非特許文献１には、２つのインダクタと２つのキャパシタとがＸ形に接続された２ポートネットワークをインピーダンスソース、すなわちＺソースとして、これをバッテリとインバータ回路の間に配置する構成が述べられている。この文献では、バッテリ側にＺソースを介して接続されるインバータ回路、または、インピーダンスネットワークとこれに接続されるインバータ回路を含んで、Ｚソースインバータ回路と呼んでいる。ここで、インバータ回路は一般的なコンバータ回路でもよく、バッテリは一般的なＤＣソースでもよく、またバッテリに代えて負荷またはコンバータ回路を接続するものとしてもよいと述べられている。
【０００５】
このＺソースインバータ回路のインバータ回路として３相インバータ回路を用い、ＤＣソースにバッテリを用い、３相インバータ回路の各相アームにおいて直列に接続される上側デバイスと下側デバイスとが共にオンとなる貫通ゼロ電位状態の期間をＴ0とし、スイッチングの一周期をＴとすると、貫通ゼロ電位状態のデューティである双方オンデューティ比はＤS＝（Ｔ0／Ｔ）と表わされ、バッテリ電圧をＶ0として、インバータ回路の入力電圧であるＤＣバスバイアスの電圧値Ｖiは、Ｖi＝｛１／（１−２ＤS）｝Ｖ0となり、Ｖ0のＢ＝｛１／（１−２ＤS）｝倍に昇圧されることが述べられている。また、インバータ回路の出力最大位相電圧は、変調率Ｍ＝Ｖac／（Ｖi／２）を用いて、Ｖac＝Ｍ・Ｂ・Ｖ0／２と表されることも述べられている。
【０００６】
また、非特許文献２には、インダクタが小さい場合にインダクタを流れる電流値ＩLが一定とならず、リップルが高くなり不連続になりえるとされ、インダクタを流れる電流値ＩLとインバータ回路に流れる電流値Ｉiとの関係がＩL＞（Ｉi／２）となることが必要であると述べられている。
【０００７】
このように、Ｚソースインバータ回路は、インバータ回路を構成するデバイスのスイッチングによってバッテリ電圧を昇圧し、交流電圧を出力することができる。特許文献１は、この非特許文献１の基本的内容が開示されている。
【０００８】
また、特許文献２には、このＺソース電力変換装置を用いたインバータ装置が述べられ、ここでは、この電力変換装置からの出力電流である負荷電流が小さい場合に、直流電源に対する逆流防止回路を設けると逆流防止回路を介してＺソースに流れる電流がゼロとなって、インバータ回路に入力する電圧が減少して動作が不安定になることを指摘している。
【０００９】
なお、本発明に関連する技術として、非特許文献３には、複数状態スイッチングを行うコンバータのためのスイッチングフローグラフを用いた非線形モデリング方法が述べられている。ここで、スイッチングフローグラフ法は、例えば２つのスイッチング状態がるコンバータは、オン回路とオフ回路の２つの線形のサブ回路に時分割し、これに対応するサブフローグラフＧONとＧOFFとして、全体のフローグラフＧがこのＧONとＧOFFを組み合わせて表されると述べられている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許７，１３０，２０５明細書
【特許文献２】特開２００８−６７５０２号公報
【非特許文献】
【００１１】
【非特許文献１】Fang Zhen Peng et.al., "Z-source Inverter",IEEE Transactions on Industry Applications, vol. 39, No. 2, March/April 2003, p 504-510
【非特許文献２】Fang Zhen Peng et.al., "Operation Modes and Characteristics of the Z-source Inverter with Small Inductance",IEEE IAS 2005, p 1253-1260
【非特許文献３】Yonhong Ma et.al.,"Switching flow-graph nonlinear modeling method for multistate-switching converters", IEEE Transactions on Power Electronics, vol. 12， No. 5, September 1997, P854-861
【発明の概要】
【発明が解決しようとする課題】
【００１２】
このように、Ｚソースインバータ回路の構成を用いることで、インバータ回路を構成するデバイスのスイッチングの制御のみによって直流電圧の昇圧を行い、直流交流変換を行うことができる。ここで、従来技術のＺソースインバータ回路の制御の動作パラメータとして、双方オンデューティ比ＤSと変調率Ｍの２つが用いられている。この２つの動作パラメータは、相互に独立ではないので、Ｚソースインバータ回路の設計を複雑にしている。
【００１３】
また、Ｚソースインバータ回路の制御について、従来技術のほとんどはオープンループ制御について述べられており、動的特性に付いてはあまり考慮が払われていない。しかし、出力電圧に関する伝達関数に正の零点が現れると、例えば、入力条件がステップ状に変化すると、出力電圧が十分に上昇して次の安定状態に移行する前に電圧値が低下する等の不安定状態が生じ得る。また、正の零点による応答の遅れは、インバータ回路の制御を複雑にし、電源回路システムのロバスト性を低下させる。
【００１４】
本発明の目的は、Ｚソースインバータ回路の動作をさらに安定なものとできる電源制御システムを提供することである。他の目的は、Ｚソースインバータ回路の動作パラメータを単一のものとできる電源制御システムを提供することである。以下の手段は、これらの目的の少なくとも１つに貢献する。
【課題を解決するための手段】
【００１５】
本発明に係る電源制御システムは、充放電可能な蓄電装置と、蓄電装置の正極側母線と負極側母線の間に配置され、正極側母線に直列配置される第１インダクタと、負極側母線に直列配置される第２インダクタと、第１インダクタの一方端と第２インダクタの他方端との間に配置接続される第１キャパシタと、第１インダクタの他方端と第２インダクタの一方端との間に配置接続される第２キャパシタと、を含むインピーダンスネットワークと、一方側がインピーダンスネットワークに接続され、このインピーダンスネットワークをＺソースとして、他方側が負荷装置に接続されるインバータ回路であって、正極側母線と負極側母線との間に直列接続される２つのスイッチング素子を複数組含み、各組の２つのスイッチング素子の接続点がそれぞれ負荷装置に接続され、各組の２つのスイッチング素子が共にオンする期間の双方オンデューティ比ＤSを制御することで蓄電装置の両端子間電圧を昇圧し、昇圧した直流電力を交流電力に変換して負荷装置に供給できるインバータ回路と、負荷装置へ出力する交流電圧の指令値である出力電圧指令値に基づいてインバータ回路の双方オンデューティ比ＤSを制御する制御回路と、を備え、制御回路は、第１キャパシタの両端子間電圧または第２キャパシタの両端子間電圧値であるキャパシタ電圧値ＶCに基づいて算出される帰還出力電圧値ＶXと、出力電圧指令値ＶXrefとの差である電圧偏差ΔＶを算出する電圧値減算器と、電圧偏差ΔＶに基づいて、第１インダクタと第２インダクタに流される電流の指令値であるインダクタ電流指令値ＩLrefを算出する電流指令値算出手段と、第１インダクタに流れる電流値または第２インダクタに流れるインダクタ電流値であるインダクタ電流値ＩLと、インダクタ電流指令値ＩLrefとの差である電流偏差ΔＩを算出する電流値減算器と、電流偏差ΔＩに基づいてインバータ回路の双方オンデューティ比ＤSを算出するデューティ算出手段と、を含むことを特徴とする。
【００１６】
また、本発明に係る電源制御システムにおいて、制御回路は、帰還出力電圧値ＶXとして、キャパシタ電圧値ＶCに、予め定めた単一の動作設定パラメータｋを乗じて算出される値を用いることが好ましい。
【００１７】
また、本発明に係る電源制御システムにおいて、制御回路は、動作設定パラメータｋとして、インバータ回路の双方オンデューティ比ＤSと、インバータ回路の交流出力電圧と蓄電装置の直流端子間電圧とに基づく変調率Ｍとに基づいて算出される動作設定パラメータｋを用いることが好ましい。
【発明の効果】
【００１８】
上記構成により、電源制御システムは、インピーダンスネットワークをソースとするインバータ回路、すなわちＺソースインバータ回路と、負荷装置へ出力する交流電圧の指令値である出力電圧指令値に基づいてＺソースインバータ回路の双方オンデューティ比を制御する制御回路とを備える。
【００１９】
そして、制御回路は、キャパシタ電圧値ＶCに基づいて算出される帰還出力電圧値ＶXを出力電圧指令値ＶXrefにフィードバックして、その電圧偏差ΔＶを算出する。また、電圧偏差ΔＶに基づいてインダクタ電流指令値ＩLrefを算出し、これにインダクタ電流値ＩLをフィードバックしてその電流偏差ΔＩを算出する。この電流偏差をゼロとするようにインバータ回路の双方オンデューティ比ＤSが求められる。このように、電圧フィードバックと電流フィードバックを用いてＺソースインバータ回路の双方オンデューティ比ＤSが求められるので、Ｚソースインバータ回路の動作の安定性が向上する。
【００２０】
また、帰還出力電圧値ＶXをｋＶCとして求める。すなわち、従来技術のＺソースインバータ回路においては、ＤSとＭの２つのパラメータ設定が必要であったが、ここでは、Ｚソースインバータ回路の動作パラメータを単一のものとできる。したがって、Ｚソースインバータ回路の制御を簡明なものとできる。
【００２１】
また、動作設定パラメータｋは、ＤSとＭとに基づいて算出される。つまり、従来の２つのパラメータを１つにまとめた動作設定パラメータｋを用いるので、Ｚソースインバータ回路の制御を簡明なものとできる。
【図面の簡単な説明】
【００２２】
【図１】本発明に係る実施の形態の電源制御システムの構成を説明する図である。
【図２】Ｚソースインバータ回路の等価回路を説明する図である。
【図３】Ｚソースインバータ回路において、双方オンの状態の等価回路を説明する図である。
【図４】Ｚソースインバータ回路において、双方オンでない通常の動作状態モードのときの等価回路を説明する図である。
【図５】Ｚソースインバータ回路において、双方オンでない通常の動作状態モードのときの制御信号の様子を説明する図である。
【図６】Ｚソースインバータ回路において、双方オンの動作状態モードのときの制御信号の様子を説明する図である。
【図７】Ｚソースインバータ回路の小信号モデルを説明する図である。
【図８】Ｚソースインバータ回路のＤSとＭを含む簡易等価回路を説明する図である。
【図９】本発明に係る実施の形態の電源制御システムにおけるＺソースインバータ回路のフィードバックの制御ブロック図を説明する図である。
【図１０】本発明に係る実施の形態の電源制御システムの制御ブロック図である。
【図１１】本発明に係る実施の形態の電源制御システムについてのシミュレーション結果の１つで、ＶDCがステップ状に変化したときのＶiの様子を示す図である。
【図１２】図１１と同じＶDC変化の条件の下で、Ｖacの様子を示す図である。
【図１３】図１１と同じＶDC変化の条件の下で、Ｉloadの様子を示す図である。
【図１４】従来技術のＺソースインバータ回路を含む電源制御回路において、図１１と同じＶDC変化の条件の下で、Ｖiの様子を示す図である。
【図１５】従来技術のＺソースインバータ回路を含む電源制御回路において、図１１と同じＶDC変化の条件の下で、Ｖacの様子を示す図である。
【図１６】従来技術のＺソースインバータ回路を含む電源制御回路において、図１１と同じＶDC変化の条件の下で、Ｉloadの様子を示す図である。
【図１７】本発明に係る実施の形態の電源制御システムについてのシミュレーション結果の１つで、負荷がステップ状に変化したものとしてＩloadの変化の様子を示す図である。
【図１８】図１７と同じ負荷変化の条件の下で、Ｖiの様子を示す図である。
【図１９】図１７と同じ負荷変化の条件の下で、Ｖacの様子を示す図である。
【図２０】従来技術のＺソースインバータ回路を含む電源制御回路において、図１７と同じ負荷変化としてＩloadの変化の様子を示す図である。
【図２１】従来技術のＺソースインバータ回路を含む電源制御回路において、図１７と同じ負荷変化の条件の下で、Ｖiの様子を示す図である。
【図２２】従来技術のＺソースインバータ回路を含む電源制御回路において、図１７と同じ負荷変化の条件の下で、Ｖacの様子を示す図である。
【発明を実施するための形態】
【００２３】
以下に図面を用いて本発明に係る実施の形態に付き詳細に説明する。なお以下では、負荷装置として、車両に搭載される回転電機を説明するが、車両搭載用装置でなくてもよく、また、回転電機でなくてもよい。負荷装置としては、直流電力を昇圧し、交流に変換する必要のある電源回路システムを用いるものであればよい。
【００２４】
以下では、全ての図面において同様の要素には同一の符号を付し、重複する説明を省略する。また、本文中の説明においては、必要に応じそれ以前に述べた符号を用いるものとする。
【００２５】
図１は、車両搭載用の回転電機８に接続される電源制御システム１０の構成を説明する図である。この電源制御システム１０は、負荷装置である車両搭載用の回転電機８の動作状態に応じて、直流電力を昇圧し、交流に変換する電源回路を制御するシステムである。
【００２６】
ここで、車両搭載用の回転電機８は、車両に搭載されるモータ・ジェネレータ（ＭＧ）であって、電源回路から電力が供給されるときはモータとして機能し、図示されていないエンジンによる駆動時、あるいは車両の制動時には発電機として機能する三相同期型回転電機である。
【００２７】
電源制御システム１０は、蓄電装置１２と、インピーダンスネットワーク１４と、インピーダンスネットワーク１４をＺソースネットワークとするインバータ回路１６と、制御回路２０とを含んで構成される。
【００２８】
蓄電装置１２は、充放電可能な高電圧用２次電池である。蓄電装置１２としては、例えば、約２００Ｖの端子電圧を有するリチウムイオン組電池あるいはニッケル水素組電池、またはキャパシタ等を用いることができる。
【００２９】
インピーダンスネットワーク１４は、インピーダンスをＺと表すこととしてインバータ回路１６に対するＺソースネットワークとなるものである。インピーダンスネットワーク１４は、蓄電装置の１２の正極側母線と負極側母線の間に配置され、正極側母線に直列配置される第１のインダクタ２２と、負極側母線に直列配置される第２のインダクタ２４と、第１のインダクタ２２の一方端と第２のインダクタの２４の他方端との間に配置接続される第１のキャパシタ２６と、第１のインダクタ２２の他方端と第２のインダクタ２４の一方端との間に配置接続される第２のキャパシタ２８とを含んで構成される。
【００３０】
インバータ回路１６は、車両搭載用の回転電機８に接続される回路で、制御回路２０の制御の下で作動する複数のスイッチング素子を含んで構成され、交流電力と直流電力との間の電力変換を行う機能を有する。ここでは、三相同期型の回転電機８に対応して、三相インバータ回路である。すなわち、正極側母線と負極側母線との間に、２つのスイッチング素子が直列に接続された各相アームが配置接続され、各スイッチング素子にそれぞれダイオードが逆接続された構成を有する。
【００３１】
各相アームを構成する２つのスイッチング素子は、例えば、正極側母線の側に接続されるｐ型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）と負極側母線の側に接続されるｎ型ＩＧＢＴとを用いることができる。そして、各相アームにおけるｐ型ＩＧＢＴとｎ型ＩＧＢＴの接続点から各相配線が引き出され、回転電機８の各相巻線に接続される。
【００３２】
インバータ回路１６は、回転電機８が発電機として機能するときは、回転電機８からの交流三相回生電力を直流電力に変換し、蓄電装置１２の側に充電電流として供給する交直変換機能を有する。また、回転電機８がモータとして機能するときは、蓄電装置１２の側からの直流電力を交流三相駆動電力に変換し、回転電機８に交流駆動電力として供給する直交変換機能を有する。
【００３３】
ここで、インバータ回路１６は、負荷装置である回転電機８と反対側の直流電力源側としては、通常の電圧変換器のような電圧源ではなく、インピーダンスネットワーク１４に接続される。直流電圧源側が通常の電圧変換器である従来技術では、電圧変換の程度を変更するには、電圧変換器を構成するスイッチング素子のスイッチングタイミングを制御して行われる。これに対し、インピーダンスネットワーク１４はスイッチング素子を含まない。
【００３４】
インピーダンスネットワーク１４とインバータ回路１６とを組み合わせたＺソースインバータ回路では、蓄電装置１２の直流電圧を昇圧するのに、インバータ回路１６のスイッチング素子のスイッチングタイミングを制御する。具体的には、インバータ回路１６において、正極側母線と負極側母線との間に直列に接続される２つのスイッチング素子がともにオンする期間に対応する双方オンデューティ比ＤSを制御して、蓄電装置１２の直流電圧を昇圧する。その詳細については後述する。
【００３５】
制御回路２０は、これらの要素を全体として制御する機能を有するが、ここでは特に、Ｚソースインバータ回路の動作の安定性を向上させる制御を行う機能を有する。具体的には、Ｚソースインバータ回路の動作パラメータを簡明にした上で、は電圧フィードバックと電流フィードバックを行い、負荷装置である回転電機８へ出力する交流電圧の指令値である出力電圧指令値に基づいてインバータ回路１６の双方オンデューティ比ＤSを制御する機能を有する。
【００３６】
制御回路２０には、後述するように、Ｚソースインバータ回路の動作を一層安定化するために、電流クローズドループと電圧クローズドループ等を設けるものである。その内容を述べる前に、非特許文献１，２等で示されているＺソースインバータ回路を含む電源回路の内容について、図２から図７を用いて説明する。
【００３７】
図２から図４は、Ｚソースインバータ回路の動作を説明するための図である。図２は、インバータ回路１６を入力電圧値Ｖi、入力電流値Ｉiを有するモデルとしたＺソースインバータ回路の等価回路である。ここでは、蓄電装置１２がＶDCとして示され、第１のインダクタ２２がＬ1、第２のインダクタ２４がＬ2、第１のキャパシタ２６がＣ1、第２のキャパシタ２８がＣ2として示されている。そして、インバータ回路１６の入力側が、等価的に電圧値Ｖi、電流値Ｉiとしてモデル化されている。
【００３８】
このように、Ｚソースインバータ回路のインピーダンスネットワーク１４は、正極側母線に第１のインダクタ２２が配置接続され、負極側母線に第２のインダクタ２４が配置接続され、この第１のインダクタ２２と第２のインダクタ２４の配置関係に対し、あたかも、たすき掛けする態様で、第１のキャパシタ２６と第２のキャパシタ２８が正極側母線と負極側母線との間に配置接続されて構成される。
【００３９】
ここで、インピーダンスネットワーク１４を対称形で構成すると、Ｌ1＝Ｌ2＝Ｌ，Ｃ1＝Ｃ2＝Ｃなる。そして、２つのインダクタ２２，２４を流れる電流は等しくなり、また２つのキャパシタ２６，２８の端子間電圧も等しくなる。
【００４０】
図３は、インバータ回路１６を構成する各相アームのうち少なくとも１つが双方オンの状態のときの等価回路で、ここでは、インバータ回路１６が短絡状態として示されている。図４は、インバータ回路１６を構成する各相アームのいずれもが双方オンとなっていない状態、すなわち一般的な動作状態のときの等価回路で、ここではインバータ回路１６が電流源として示されている。
【００４１】
Ｚソースインバータ回路においては、各相アームを構成する直列接続の２つのスイッチング素子が共にオンする双方オン状態を積極的に利用するところに特徴があるので、ここで、インバータ回路１６の双方オン状態等について説明する。
【００４２】
図５は、双方オン状態を用いない一般的なインバータ回路の動作の様子を説明する図、図６は、双方オン状態を用いるときのインバータ回路の動作の様子を説明する図である。これらの図においては、横軸は時間で、縦軸方向に各信号の振幅またはオン・オフ状態が示されている。
【００４３】
縦軸方向に並べられている各信号は、紙面上で上側から下側に向かって、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｅ  Ｍｏｄｕｌａｔｉｏｎ）制御に用いられる三角波信号、インバータ回路１６の各相アームのｐ型ＩＧＢＴのオン・オフ信号、ｎ型ＩＧＢＴのオン・オフ信号である。
【００４４】
三角波信号と交差して示されているＶa*，Ｖb*，Ｖc*は、ＰＷＭ制御の各相出力信号に相当するもので、この交差タイミングで各相アームのｐ型ＩＧＢＴ、ｎ型ＩＧＢＴのオン・オフが決められる。例えば、三相のそれぞれをａ相、ｂ相、ｃ相として、Ｖa*と三角波信号との交差によって、ａ相アームのｐ型ＩＧＢＴ、ｎ型ＩＧＢＴのオン・オフが決められる。図５の例では、Ｖa*が三角波信号を超える時間帯において、ａ相アームのｐ型ＩＧＢＴのオン・オフ信号Ｓapがオフとなり、ｎ型ＩＧＢＴのオン・オフ信号Ｓanがオンとなる。同様に、Ｖb*と三角波信号との大小関係で、ｂ相アームのｐ型ＩＧＢＴ、ｎ型ＩＧＢＴのオン・オフが決められ、Ｖc*と三角波信号との大小関係で、ｃ相アームのｐ型ＩＧＢＴ、ｎ型ＩＧＢＴのオン・オフが決められる。
【００４５】
このように、図５の場合は、インバータ回路１６の各相アームを構成するｐ型ＩＧＢＴとｎ型ＩＧＢＴとは、いずれか一方がオンのときは他方がオフとなり、双方オン状態がない。これによって、各相アームにおいて貫通電流が流れることがない。一般的なインバータ回路の動作状態はこのような動作モードで用いられる。これに対し、図６に示される動作モードは、インバータ回路１６の各相アームを構成するｐ型ＩＧＢＴとｎ型ＩＧＢＴとにおいて、双方がオンとなる双方オン状態が設けられる。
【００４６】
例えば、ａ相アームのｐ型ＩＧＢＴのオン・オフ信号Ｓapがオンとなる期間は、ｎ型ＩＧＢＴのオン・オフ信号Ｓanがオンとなる期間と重複する部分がある。図６では、その重複する様子を最下段において斜線で示し、上記のａ相アームについての部分を塗りつぶしで示してある。このように、各相アームのオン・オフ信号の一周期をＴとすると、その一周期の間に、双方オンとなる期間Ｔ0と、双方オンとならない期間Ｔ1とがあることになる。ここでＴ＝Ｔ0＋Ｔ1で、双方オンデューティ比ＤSは、ＤS＝Ｔ0／Ｔで表すことができる。
【００４７】
Ｚソースインバータ回路は、双方オン状態を積極的に利用するので、図３と図４の状態があることになる。このように複数状態スイッチングを行うコンバータのためのスイッチングフローグラフを用いた非線形モデリング方法としては、非特許文献３の方法が知られている。この非特許文献３の方法を用いて、Ｚソースインバータ回路の小信号モデルを示したのが図７である。
【００４８】
ここで、ＶCは、第１のキャパシタ２６の両端子間電圧または第２のキャパシタ２８の両端子間電圧値であるキャパシタ電圧値である。ＶDCは、蓄電装置１２の両端子間電圧である。ＩLは、第１のインダクタに流れる電流値または第２のインダクタに流れるインダクタ電流値であるインダクタ電流値である。Ｉiは、インピーダンスネットワーク１４とインバータ回路１６との間に流れる直流電流で、蓄電装置１２側から見るとインバータ回路１６への入力電流に相当する。ＤSは、上記の双方オンデューティ比であり、ＤNは、双方オンでない期間に対応するデューティ比で、ＤN＝１−ＤSである。
【００４９】
この図７の小信号モデルを用いて、Ｚソースインバータ回路を含む電源回路におけるＤSに関する各種伝達関数を求めると、式（１）から（３）となる。式（１）は、Ｖi／ＤSについての伝達関数、式（２）はＶC／ＤSについての伝達関数、式（３）は、ＩL／ＤSについての伝達関数である。
【数１】
0005397230.tif 000002
【数２】
0005397230.tif 000003
【数３】
0005397230.tif 000004
【００５０】
式（１）から、Ｖi／ＤSについての伝達関数に、分子がゼロになる零点があり、その零点が正となりえることが分かる。したがって、ある条件の下では、Ｚソースインバータ回路を含む電源回路のシステムが不安定となり、制御が困難となることが分かる。
【００５１】
式（２）からは、ＶC／ＤSについての伝達関数に、正となる零点が現れることはなく、したがって、その意味での動作不安定が生じないことが分かる。しかし、非特許文献２に示されるように、Ｌ1，Ｌ2が小さくすると、Ｉi＞２ＩLのときに、正の零点が現れる可能性があり、その場合には、ある動作モードでは伝達関数が不安定となり、動作不安定となる。
【００５２】
インピーダンスネットワーク１４の出力電圧に関する伝達関数に正の零点が現れると、その動的特性が低下し、オーバシュートあるいはアンダーシュートが顕著となる。これによって、インバータ回路１６への入力電圧にステップ状の過渡特性が現れる。この影響はインバータ回路１６の交流の出力電圧にも反映し、負荷装置である回転電機８への出力電圧にオーバシュートあるいはアンダーシュートが現れることになる。
【００５３】
このように、双方オンデューティ比ＤSについての伝達関数から見ると、Ｚソースインバータ回路を含む電源回路は、条件によっては動作が不安定になることが生じ得る。図１の電源制御システム１０は、制御回路２０に、内側の電流クローズドループと外側の電圧クローズドループを設け、比例積分制御（ＰＩ制御）または比例微分積分制御（ＰＩＤ制御）を用いて、Ｚソースインバータ回路を含む電源回路の動作をさらに安定化する構成となっている。以下にその内容を説明する。
【００５４】
制御回路２０を設計する目的は、目標の出力に関連する平衡状態の位置を限定することにある。Ｚソースインバータ回路を含む電源回路の目標の出力は、インピーダンスネットワーク１４におけるキャパシタ電圧値ＶCと、インバータ回路１６が出力する交流の出力電圧値ＶXである。従来技術で述べられているＺソースインバータ回路における２つのパラメータのうち、双方オンデューティ比ＤSは、キャパシタ電圧値ＶCを主に制御し、変調率Ｍは出力電圧値ＶXを主に制御する。
【００５５】
ここで、上記のように、双方オンデューティ比ＤSは、各相アームのスイッチング一周期をＴとし、その一周期において双方オンとなる期間をＴ0として、ＤS＝Ｔ0／Ｔで示される。また、インバータ回路１６における入力電圧をＶiとし、出力交流電圧の振幅をＶacとすると、変調率Ｍは、Ｍ＝Ｖac／（Ｖi／２）で示される。
【００５６】
双方オンデューティ比ＤSと変調率Ｍとを盛り込んだ等価回路を図８に示す。ここでは、スイッチＳ1のオン・オフデューティが双方オンデューティ比ＤSを示し、スイッチＳ2のオン・オフデューティが変調率Ｍを示す。ここで、式（４）を条件とすることができる。
【数４】
0005397230.tif 000005
【００５７】
キャパシタ電圧値ＶCは、上記のようにスイッチング一周期Ｔを双方オン期間Ｔ0とそれ以外の期間Ｔ1とに区別して、ＶC＝｛Ｔ1／（Ｔ1−Ｔ0）｝で与えられる。これをＤS＝Ｔ0／Ｔを用いて変形して式（５）を得る。
【数５】
0005397230.tif 000006
【００５８】
ここで、インバータ回路１６の入力電圧値Ｖiは、インピーダンスネットワーク１４の構成対称性から、キャパシタ電圧値ＶCとインダクタ電圧値ＶLの差電圧となる。すなわち、Ｖi＝ＶC−ＶLで示される。また、ＶLは、蓄電装置１２の端子間電圧ＶDCとキャパシタ電圧値ＶCの差電圧であるので、ＶL＝ＶDC−ＶCである。したがって、Ｖi＝ＶC−ＶL＝２ＶC−ＶDCとなる。これにＶC＝｛Ｔ1／（Ｔ1−Ｔ0）｝を適用すると、Ｖi＝｛Ｔ／（Ｔ1−Ｔ0）｝ＶDCとなる。
【００５９】
すなわち、インピーダンスネットワーク１４の蓄電装置１２側の端子間電圧ＶDCは、インバータ回路１６の双方オン状態を利用することで、インバータ回路１６側の電圧値Ｖiに昇圧される。その昇圧比であるブースト比Ｂは、Ｂ＝｛Ｔ／（Ｔ1−Ｔ0）｝となる。
インバータ回路１６の交流の出力電圧値ＶXは、変調率Ｍとブースト比Ｂを用いて、ＶX＝Ｍ・Ｂ（ＶDC／２）で与えられるので、これを変形して式（６）となる。
【数６】
0005397230.tif 000007
【００６０】
式（４），（５），（６）から、式（７）が導かれる。
【数７】
0005397230.tif 000008
【００６１】
この式（７）から、式（８）が定義できる。
【数８】
0005397230.tif 000009
【００６２】
この式（８）から、Ｚソースインバータ回路の特性を、キャパシタ電圧値ＶCと交流の出力電圧値ＶXとの関係で示すことにすれば、動作設定パラメータを単一のｋに集約できることが分かる。すなわち、ＶX＝ｋＶCとするときに、ｋは予め定めた単一の動作設定パラメータであり、この動作設定パラメータｋは、式（５），（６），（８）に基いて、インバータ回路１６の双方オンデューティ比ＤSと、インバータ回路１６の変調率Ｍとに基づいて算出することができる。
【００６３】
ここで、式（３）に戻ると、ＩL／ＤSについての伝達関数は、正の零点が現れない。そこで、線形のＰＩ制御またはＰＩＤ制御を行うことで、電源制御システム１０を安定に動作させることが期待できる。しかし、上記のように、式（２）から、ＶC／ＤSについての伝達関数は、Ｉi＞２ＩLのときに、正の零点が現れる可能性があることが指摘されている。これらのことから、制御回路２０としては、制御のメインループにおいて、その内側に電流のクローズドループを用いるＰＩ制御またはＰＩＤ制御を行い、外側に電圧のクローズドループを設けることがよい、と考えられる。
【００６４】
ここで、内側の電流クローズドループは、高速応答を可能として、電流の擾乱に対し出力を安定化する効果が期待できる。また、外側の電圧クローズドループは、低速の変動を安定化し、指令値に対する追従性を向上させることが期待できる。
【００６５】
図９は、上記考えに基いて、出力電圧指令値ＶXrefを与えて出力電圧値ＶXを出力する電源回路において、内側の電流クローズドループと外側の電圧クローズドループを用いて、その動作を安定化させる制御のブロック図を示すものである。
【００６６】
図８において、四角枠で囲んだ部分が、内側の電流クローズドループに関するブロック図である。図８に示されるように、実測されたキャパシタ電圧値ＶCがフィードバック信号として用いられ、インダクタ電流値ＩLが擾乱信号として用いられる。このブロック図におけるＶi／ＤSに関する伝達関数は、式（９）のように求められる。
【数９】
0005397230.tif 000010
【００６７】
この新しい式は、電流クローズドループを設けないときの式（１）と異なり、零点による不安定性が除去されている。しかし、Ｉi＞２ＩLのときに動作が不安定となる可能性がある。ところで、この内側の電流ループについてのオープンループのＩL／ＤSに関するオープンループの伝達関数は、式（１０）で与えられる。
【数１０】
0005397230.tif 000011
【００６８】
式（１０）は、零点による不安定性を有していないので、これを安定化することは余り困難ではない。図９に示されるように、内側の電流ループは、ゲインＧiによって示されるＰＩ制御あるいはＰＩＤ制御を用いてクローズドループとされる。
【００６９】
図９において、出力電圧値ＶXを安定化するには、入力電圧に対し、指令電流値を変更する必要がある。これを達成する最も単純な方法は、外側の電圧ループを設けることである。電圧ループによって帰還された出力電圧値ＶXと出力電圧指令値ＶXrefとの間で生じる電圧偏差ΔＶは、上記の内側の電流ループにおけるインダクタ電流指令値ＩLrefとして用いられる。
【００７０】
ここで、帰還される出力電圧値ＶXは、式（８）に述べたように、単一の動作設定パラメータｋを用いて、キャパシタ電圧値ＶCから計算できる。そして、このように計算された出力電圧値ＶXが図９に示されるように、外側の電圧ループをクローズドループとするために用いられる。
【００７１】
図９のブロック図から、Ｖi／ＩLに関する伝達関数を求めると式（１１）となる。
【数１１】
0005397230.tif 000012
【００７２】
この新しい伝達関数においては、正となる零点を有していないので、安定に動作することが分かる。
【００７３】
このように、制御回路２０としては、図９のブロック図に示されるように、内側の電流クローズドループとＰＩ制御またはＰＩＤ制御を設け、また、外側の電圧クローズドループを設けることが好ましい。
【００７４】
図１０は、内側の電流クローズドループと外側の電圧クローズドループとを備える電源制御システム１０の具体的なブロック図を示す図である。ここでは、インピーダンスネットワーク１４に、キャパシタ電圧値ＶCを検出する電圧検出器３０と、インダクタ電流値ＩLを検出する電流検出器３２が設けられる。
【００７５】
なお、図１０では、電圧検出器３０は第１のキャパシタ２６の両端子間電圧を検出するものとしているが、勿論、第２のキャパシタ２８の両端子間電圧値を検出するものとしてもよい。また、電流検出器３２は、第２のインダクタ２４に流れるインダクタ電流値を検出するものとしているが、勿論、第１のインダクタ２２に流れるインダクタ電流値を検出するものとしてもよい。
【００７６】
図１０において、制御回路２０は、出力電圧指令値ＶXrefに応じて、インバータ回路１６に対するＤSを求めるメインループとして、電圧値減算器４４と、ＰＩ制御器４６と、電流値減算器４８と、ＰＩ制御器５０とを含んで構成される。
【００７７】
なお、インピーダンスネットワーク１４において電圧検出器３０によって検出されたキャパシタ電圧値ＶCを出力電圧値ＶXに変換するためのパラメータｋ設定器４２が設けられる。パラメータｋ設定器４２の内容は、上記のように、負荷装置である回転電機８の動作状態に応じたＤSとＭから式（５），（６），（８）に基いてｋを算出する演算器である。
【００７８】
電圧値減算器４４は、電圧検出器３０によって取得されたキャパシタ電圧値ＶCに動作設定パラメータｋを乗じて算出される帰還出力電圧値ＶXと、出力電圧指令値ＶXrefとの差である電圧偏差ΔＶを算出する機能を有する演算器である。ここで、電圧偏差ΔＶは、ΔＶ＝ＶXref−Ｖxである。つまり、キャパシタ電圧値ＶCに動作設定パラメータｋを乗じて算出される帰還出力電圧値ＶXが、出力電圧指令値ＶXrefに対しフィードバックされる。
【００７９】
ＰＩ制御器４６は、ＰＩ制御によって、電圧偏差ΔＶをゼロとするためのインダクタ電流指令値ＩLrefを算出する機能を有する演算処理器である。ここでは、ＰＩ制御機能としているが、勿論ＰＩＤ制御機能とすることもできる。
【００８０】
電流値減算器４８は、電流検出器３２によって取得されたインダクタ電流値ＩLと、ＰＩ制御器４６によって出力されるインダクタ電流指令値ＩLrefとの差である電流偏差ΔＩを算出する機能を有する演算器である。ここで、電流偏差ΔＩは、ΔＩ＝ＩLref−ＩLである。つまり、インダクタ電流値ＩLがインダクタ電流指令値ＩLrefにフィードバックされる。
【００８１】
ＰＩ制御器５０は、ＰＩ制御によって、電流偏差ΔＩをゼロとするための双方オンデューティ比ＤSを算出する機能を有する演算処理器である。ここでは、ＰＩ制御機能としているが、勿論ＰＩＤ制御機能とすることもできる。
【００８２】
算出されたＤSは、ＰＷＭ制御回路５２に入力される。ＰＷＭ制御回路５２では、図６で説明したように三角波信号が用いられ、ＤSに対応するＶa*等のＰＷＭ各相出力信号が出力される。出力されたＰＷＭ各相出力信号は、駆動回路５４を介してインバータ回路１６に供給される。インバータ回路１６からは、負荷装置である回転電機８に対し、交流の出力電圧ＶXが実際に供給されることになる。
【００８３】
上記構成の作用をシミュレーションによって計算した結果を、従来技術と比較しながら、図１１から図２２を用いて説明する。ここで、図１１から図１６は、ＶDCがステップ状に変化したときのシミュレーション結果を示し、図１７から図２２は、負荷がステップ状に変化したときのシミュレーション結果を示すものである。なお、図１１から図１６において、図１１から図１３が図１，１０の構成によるもので、図１４から図１６は従来技術の構成によるものである。同様に、図１７から図２２において、図１７から図１９が図１，１０の構成によるもので、図２０から図２２は従来技術の構成によるものである。
【００８４】
図１１は、図１，１０の構成において、ＶDCがステップ状に変化したときのＶiの様子を示す図である。ＶDCのステップ状変化としては、時間０．１２ｓのときに、１００Ｖから６０Ｖに急変したものとした。このようなＶDCのステップ状の急変に対し、インピーダンスネットワーク１４の出力電圧であるＶiにおいて、オーバシュート、アンダーシュートが抑制されていることが図１１から分かる。
【００８５】
図１２は、図１１と同じＶDC変化の条件の下で、Ｖacの様子を示す図である。Ｖacは、インバータ回路１６の各相の交流出力電圧であり、図１２には、三相の各相についての出力電圧波形の様子が示されている。図１２に示されるように、時間０．１２ｓにおいて、ステップ状のＶDCの変化の影響がＶacにおいてよく抑制されていることが分かる。
【００８６】
図１３は、図１１と同じＶDC変化の条件の下で、Ｉloadの様子を示す図である。Ｉloadは、図１２の各相電圧に対応する各相電流である。図１３に示されるように、時間０．１２ｓにおいて、ステップ状のＶDCの変化の影響がＩloadにおいてよく抑制されていることが分かる。
【００８７】
図１４から図１６は、従来技術のＺソースインバータ回路を含む電源制御回路、すなわち、オープンループ制御を用いて内側の電流クローズドループも外側の電圧クローズドループも設けない場合において、図１１から図１３にそれぞれ対応する図である。
【００８８】
図１４は、従来技術において、図１１で説明したのと同じＶDC変化の条件の下で、Ｖiの様子を示す図で、図１１に対応するものである。図１４に示されるように、従来技術のＺソースインバータ回路を含む電源制御回路においては、時間０．１２ｓのときに、Ｖiのオーバシュート等が生じ、ＶDCのステップ状変化の影響が顕著に現れていることが分かる。
【００８９】
図１５は、従来技術において、図１１と同じＶDC変化の条件の下で、Ｖacの様子を示す図で、図１２に対応するものである。図１５に示されるように、従来技術においては、時間０．１２ｓのときに、各相出力電圧値Ｖacの変動が生じており、ＶDCのステップ状変化の影響が顕著に現れていることが分かる。
【００９０】
図１６は、従来技術において、図１１と同じＶDC変化の条件の下で、Ｉloadの様子を示す図で、図１３に対応するものである。図１６に示されるように、従来技術においては、時間０．１２ｓのときに、各相のＩloadに変動が生じており、ＶDCのステップ状変化の影響が顕著に現れていることが分かる。
【００９１】
図１７は、図１，１０の構成において、負荷状態のステップ状の変化に対応するものとして、Ｉloadが、４０Ａから１２０Ａにステップ状に変化した様子を示す図である。  
【００９２】
図１８は、図１７と同じ負荷変化の条件の下で、Ｖiの様子を示す図である。図１９に示されるように、時間０．１２ｓにおいて、Ｖiは僅かに変動していることが分かる。また、図１９は、図１７と同じ負荷変化の条件の下で、Ｖacの様子を示す図である。図２０に示されるように、時間０．１２ｓにおいて、Ｖacは僅かに変動していることが分かる。このように、負荷状態がステップ状に変化しても、図１，１０の構成においては、Ｖi，Ｖacの変動がよくよく制されていることが分かる。
【００９３】
図２０から図２２は、従来技術のＺソースインバータ回路を含む電源制御回路、すなわち、オープンループ制御を用いて内側の電流クローズドループも外側の電圧クローズドループも設けない場合において、図１７から図１９にそれぞれ対応する図である。
【００９４】
図２０は、図１７に対応する図で、従来技術の構成において、負荷状態のステップ状の変化に対応するものとして、Ｉloadが、４０Ａから１２０Ａにステップ状に変化した様子を示す図である。
【００９５】
図２１は、従来技術において、図１７と同じ負荷変化の条件の下で、Ｖiの様子を示す図である。図２１に示されるように、時間０．１２ｓのときに、Ｖiのアンダーシュートが生じ、ステップ状の負荷状態の変化の影響が顕著に現れていることが分かる。また、図２２は、従来技術において、図１７と同じ負荷変化の条件の下で、Ｖacの様子を示す図である。図２２に示されるように、時間０．１２ｓのときに、Ｖacが大きく変動し、ステップ状の負荷状態の変化の影響が顕著に現れていることが分かる。
【００９６】
このように、図１，１０で説明した電源制御システム１０の構成を用いることで、従来技術のＺソースインバータ回路を含む電源制御回路に比べ、安定した制御動作を行うことができる。
【産業上の利用可能性】
【００９７】
本発明に係る電源制御システムは、Ｚソースインバータ回路を含む電源回路の制御に利用できる。
【符号の説明】
【００９８】
８  回転電機、１０  電源制御システム、１２  蓄電装置、１４  インピーダンスネットワーク、１６  インバータ回路、２０  制御回路、２２，２４  インダクタ、２６，２８  キャパシタ、３０  電圧検出器、３２  電流検出器、４２  ｋ設定器、４４  電圧値減算器、４６，５０  ＰＩ制御器、４８  電流値減算器、５２  ＰＷＭ制御回路、５４  駆動回路。
【図１】
0005397230.tif 000013
【図２】
0005397230.tif 000014
【図３】
0005397230.tif 000015
【図４】
0005397230.tif 000016
【図５】
0005397230.tif 000017
【図６】
0005397230.tif 000018
【図７】
0005397230.tif 000019
【図８】
0005397230.tif 000020
【図９】
0005397230.tif 000021
【図１０】
0005397230.tif 000022
【図１１】
0005397230.tif 000023
【図１２】
0005397230.tif 000024
【図１３】
0005397230.tif 000025
【図１４】
0005397230.tif 000026
【図１５】
0005397230.tif 000027
【図１６】
0005397230.tif 000028
【図１７】
0005397230.tif 000029
【図１８】
0005397230.tif 000030
【図１９】
0005397230.tif 000031
【図２０】
0005397230.tif 000032
【図２１】
0005397230.tif 000033
【図２２】
0005397230.tif 000034