(57)【特許請求の範囲】
【請求項１】
データ信号と、このデータ信号の２シンボル期間を周期としているクロック信号の情報を盛り込んだデジタル変調信号を形成して送信するデジタルデータ送信装置であって、
上記データ信号に対して差動符号化を偶数回施す差動符号化繰返し手段と、
上記差動符号化繰返し手段からの出力信号である差動符号化繰返し信号と上記クロック信号とから、上記差動符号化繰返し信号のシンボルの変化時に変化せず、上記差動符号化繰返し信号のシンボルの無変化時に変化するストローブ信号を形成するストローブ信号形成手段と、
上記差動符号化繰返し信号及び上記ストローブ信号の一方が自己の同相成分入力端子に入力されると共に、他方が自己の直交成分入力端子に入力され、同相成分信号及び直交成分信号の組み合わせによって位相変化を起こすデジタル変調信号を形成するデジタル変調手段と
を有することを特徴とするデジタルデータ送信装置。
【請求項２】
上記データ信号の１シンボル期間を周期とし、そのシンボル期間の中央で変化する交番信号である原クロック信号が入力され、この原クロック信号を１／２分周して、上記クロック信号を形成する１／２分周手段をさらに有することを特徴とする請求項１に記載のデジタルデータ送信装置。
【請求項３】
請求項１又は２に記載のデジタルデータ送信装置が送信したデジタル変調信号を受信するデジタルデータ受信装置であって、
受信したデジタル変調信号を復調して同相成分信号及び直交成分信号を出力するデジタル復調手段と、
上記同相成分信号及び上記直交成分信号のうち、差動符号化繰返し信号になっている信号に対して、差動復号を偶数回施し、上記デジタルデータ送信装置が送信しようとしたデータ信号を抽出する差動復号繰返し手段と、
上記同相成分信号及び上記直交成分信号のうちストローブ信号になっている信号から、上記デジタルデータ送信装置が送信しようとしたクロック信号を抽出するクロック抽出手段と
を有することを特徴とするデジタルデータ受信装置。
【請求項４】
上記クロック抽出手段が抽出したクロック信号が、データ信号のシンボル期間毎に論理値を反転させる交番信号になっているか否かを監視し、交番信号でなくなると、抽出された上記データ信号に誤りがあると判定する誤り検出手段をさらに有することを特徴とする請求項３に記載のデジタルデータ受信装置。
【請求項５】
上記クロック抽出手段が抽出したクロック信号の周波数を２逓倍し、上記デジタルデータ送信装置が送信しようとした原クロック信号を得る周波数２逓倍手段をさらに有することを特徴とする請求項３又は４に記載のデジタルデータ受信装置。
【請求項６】
請求項１又は２に記載のデジタルデータ送信装置と、請求項３〜５のいずれかに記載のデジタルデータ受信装置とが、伝搬路を介して対向していることを特徴とするデジタルデータ伝送システム。
【請求項７】
デジタルデータ送信装置が、（ａ）データ信号に対して差動符号化を所定回施し、（ｂ）得られた差動符号化繰返し信号と、データ信号の２シンボル期間を周期としているクロック信号とから、差動符号化繰返し信号のシンボルの変化時に変化せず、上記差動符号化繰返し信号のシンボルの無変化時に変化するストローブ信号を形成し、（ｃ）上記差動符号化繰返し信号及び上記ストローブ信号の一方を同相成分信号とし、他方を直交成分信号とし、同相成分信号及び直交成分信号の組み合わせによって位相変化を起こすようにデジタル変調して得たデジタル変調信号を受信するデジタルデータ受信装置であって、
受信したデジタル変調信号を復調して同相成分信号及び直交成分信号を出力するデジタル復調手段と、
上記同相成分信号及び上記直交成分信号のうち、差動符号化繰返し信号になっている信号に対して、差動復号を所定回施し、上記デジタルデータ送信装置が送信しようとしたデータ信号を抽出する差動復号繰返し手段と、
上記同相成分信号及び上記直交成分信号のうちストローブ信号になっている信号から、上記デジタルデータ送信装置が送信しようとしたクロック信号を抽出するクロック抽出手段と、
上記クロック抽出手段が抽出したクロック信号が、データ信号のシンボル期間毎に論理値を反転させる交番信号になっているか否かを監視し、交番信号でなくなると、抽出された上記データ信号に誤りがあると判定する誤り検出手段と
を有することを特徴とするデジタルデータ受信装置。
【請求項８】
デジタルデータ送信装置と、請求項７に記載のデジタルデータ受信装置とが伝搬路を介して対向し、
上記デジタルデータ送信装置が、
データ信号と、このデータ信号の２シンボル期間を周期としているクロック信号の情報を盛り込んだデジタル変調信号を形成して送信するものであって、
上記データ信号に対して差動符号化を所定回施す差動符号化繰返し手段と、
上記差動符号化繰返し手段からの出力信号である差動符号化繰返し信号と上記クロック信号とから、上記差動符号化繰返し信号のシンボルの変化時に変化せず、上記差動符号化繰返し信号のシンボルの無変化時に変化するストローブ信号を形成するストローブ信号形成手段と、
上記差動符号化繰返し信号及び上記ストローブ信号の一方が自己の同相成分入力端子に入力されると共に、他方が自己の直交成分入力端子に入力され、同相成分信号及び直交成分信号の組み合わせによって位相変化を起こすデジタル変調信号を形成するデジタル変調手段とを有する
ことを特徴とするデジタルデータ伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタルデータ送信装置、デジタルデータ受信装置及びデジタルデータ伝送システムに関し、特に、受信側でクロック再生が容易にできるようにしたものである。
【背景技術】
【０００２】
デジタル通信システムでは、受信したデジタルデータ信号（以下、単にデータ信号と呼ぶ）を、正しいタイミングで、具体的にはアイパタンが最も開いたタイミングで、判定する必要がある。タイミングのずれは、シンボル（ビット値）の判定誤りを引き起こす大きな原因になる。従って、有線のデジタル通信においては、送信信号とパラレルにクロック信号を送信側から受信側に伝送したり、又は、受信側から送信側にクロック信号を送り、それに同期させてデータ信号を送信させたりするなどの方法が取られることも多い。
【０００３】
しかしながら、無線通信においては、送信帯域が限られていることもあり、受信信号からクロック信号を再生するのが一般的である。クロック信号を再生するクロック再生回路として、バンドパスフィルタ法や閉ループ法などがあるが、いずれの方法も、受信信号からクロック信号を再生している。
【０００４】
バンドパスフィルタ法や閉ループ法などは、以下のような課題を有するものである。
【０００５】
第１に、クロック信号を再生するために、データ信号の先頭部分にプリアンブルと呼ばれる通信情報を含まない信号を一定時間だけ伝送する必要がある。プリアンブルの伝送は、伝送効率の劣化になる。特に、短いデータ信号を伝送する場合などは、そのオーバヘッドが特に目立つようになる。
【０００６】
第２に、データ信号に同じシンボルが連続した場合、受信信号の変化がなくなり、クロック再生がうまくできなくなる。これを回避するために、有線通信においては、同じシンボルが連続しないように符号化を行うことが一般的である。例えば、１０ギガビットのイーサネット（登録商標）では、６４Ｂ／６６Ｂの符号化が採用されている。他にも、４Ｂ／５Ｂ、８Ｂ／１０Ｂの符号化などが、各種の通信方式で採用されている。符号化後のデータ信号は総ビット数が増えることになり、伝送効率は劣化する。また、ＥＴＣ（ノンストップ自動料金収受システム）などにおいては、必ず波形が変化するようにマンチェスタ符号化を行っているが、これは、２シンボル期間で１ビットのデータを送っているのと等価であり、周波数に対する伝送容量を低下させている。
【０００７】
これらの問題を解決するために、特許文献１では、クロック信号を適用してストローブ信号に形成した上でデータ信号と並列に送ることを提案している。この方法によれば、受信側に、クロック情報を直接的に含まない受信信号からクロック信号を再生するクロック再生回路が不要になり、それに伴い、プリアンブルやデータ符号化による増加分など、デジタル通信においてオーバヘッドとなる部分の伝送も不要になる。特許文献１の記載技術は、データ信号及びストローブ信号に係る２つシンボル（同相成分（Ｉチャネル）及び直交成分（Ｑチャネル）のシンボル）で、データ信号における１ビットの情報を送る形になっているが、信号の位相と振幅を示す星座が座標の中央を通らないように、２シンボルの組み合わせで定まる位相が偏移するため、振幅の変動が小さく狭帯域化し易いという特長を有する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−１９６６８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１の記載技術では、送信側と受信側の絶対位相を合わせる必要がある。無線通信においては、伝搬路において位相が回転してしまうため、絶対位相を合わせるためには、ヘッダ部分を用意して、ＩチャネルとＱチャネルの軸を合わせる必要がある。しかし、これでは、伝送効率が低下すると共に、回路や処理も増加してしまう。
【００１０】
そのため、受信側でクロック再生回路を不要としたまま、伝搬路における位相回転にも対応できるように、データ信号及びクロック信号を伝送できるデジタルデータ送信装置、デジタルデータ受信装置及びデジタルデータ伝送システムが望まれている。
【課題を解決するための手段】
【００１１】
第１の本発明は、データ信号と、このデータ信号の２シンボル期間を周期としているクロック信号の情報を盛り込んだデジタル変調信号を形成して送信するデジタルデータ送信装置であって、（１）上記データ信号に対して差動符号化を偶数回施す差動符号化繰返し手段と、（２）上記差動符号化繰返し手段からの出力信号である差動符号化繰返し信号と上記クロック信号とから、上記差動符号化繰返し信号のシンボルの変化時に変化せず、上記差動符号化繰返し信号のシンボルの無変化時に変化するストローブ信号を形成するストローブ信号形成手段と、（３）上記差動符号化繰返し信号及び上記ストローブ信号の一方が自己の同相成分入力端子に入力されると共に、他方が自己の直交成分入力端子に入力され、同相成分信号及び直交成分信号の組み合わせによって位相変化を起こすデジタル変調信号を形成するデジタル変調手段とを有することを特徴とする。
【００１２】
第２の本発明は、第１の本発明のデジタルデータ送信装置が送信したデジタル変調信号を受信するデジタルデータ受信装置であって、（１）受信したデジタル変調信号を復調して同相成分信号及び直交成分信号を出力するデジタル復調手段と、（２）上記同相成分信号及び上記直交成分信号のうち、差動符号化繰返し信号になっている信号に対して、差動復号を偶数回施し、上記デジタルデータ送信装置が送信しようとしたデータ信号を抽出する差動復号繰返し手段と、（３）上記同相成分信号及び上記直交成分信号のうちストローブ信号になっている信号から、上記デジタルデータ送信装置が送信しようとしたクロック信号を抽出するクロック抽出手段とを有することを特徴とする。
第３の本発明は、デジタルデータ送信装置が、（ａ）データ信号に対して差動符号化を所定回施し、（ｂ）得られた差動符号化繰返し信号と、データ信号の２シンボル期間を周期としているクロック信号とから、差動符号化繰返し信号のシンボルの変化時に変化せず、上記差動符号化繰返し信号のシンボルの無変化時に変化するストローブ信号を形成し、（ｃ）上記差動符号化繰返し信号及び上記ストローブ信号の一方を同相成分信号とし、他方を直交成分信号とし、同相成分信号及び直交成分信号の組み合わせによって位相変化を起こすようにデジタル変調して得たデジタル変調信号を受信するデジタルデータ受信装置であって、（１）受信したデジタル変調信号を復調して同相成分信号及び直交成分信号を出力するデジタル復調手段と、（２）上記同相成分信号及び上記直交成分信号のうち、差動符号化繰返し信号になっている信号に対して、差動復号を所定回施し、上記デジタルデータ送信装置が送信しようとしたデータ信号を抽出する差動復号繰返し手段と、（３）上記同相成分信号及び上記直交成分信号のうちストローブ信号になっている信号から、上記デジタルデータ送信装置が送信しようとしたクロック信号を抽出するクロック抽出手段と、（４）上記クロック抽出手段が抽出したクロック信号が、データ信号のシンボル期間毎に論理値を反転させる交番信号になっているか否かを監視し、交番信号でなくなると、抽出された上記データ信号に誤りがあると判定する誤り検出手段とを有することを特徴とする。
【００１３】
第４の本発明のデジタルデータ伝送システムは、第１の本発明のデジタルデータ送信装置と、第２の本発明のデジタルデータ受信装置とが、伝搬路を介して対向していることを特徴とする。
第５の本発明のデジタルデータ伝送システムは、デジタルデータ送信装置と、第３の本発明のデジタルデータ受信装置とが伝搬路を介して対向し、（１）上記デジタルデータ送信装置が、（１−１）データ信号と、このデータ信号の２シンボル期間を周期としているクロック信号の情報を盛り込んだデジタル変調信号を形成して送信するものであって、（１−２）上記データ信号に対して差動符号化を所定回施す差動符号化繰返し手段と、（１−３）上記差動符号化繰返し手段からの出力信号である差動符号化繰返し信号と上記クロック信号とから、上記差動符号化繰返し信号のシンボルの変化時に変化せず、上記差動符号化繰返し信号のシンボルの無変化時に変化するストローブ信号を形成するストローブ信号形成手段と、（１−４）上記差動符号化繰返し信号及び上記ストローブ信号の一方が自己の同相成分入力端子に入力されると共に、他方が自己の直交成分入力端子に入力され、同相成分信号及び直交成分信号の組み合わせによって位相変化を起こすデジタル変調信号を形成するデジタル変調手段とを有することを特徴とする。
【発明の効果】
【００１４】
本発明のデジタルデータ送信装置、デジタルデータ受信装置及びデジタルデータ伝送システムによれば、受信側でクロック再生回路を不要としたまま、伝搬路における位相回転にも対応できるようにデータ信号及びクロック信号を伝送することができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態に係るデジタルデータ送信装置の構成を示すブロック図である。
【図２】第１の実施形態に係るデジタルデータ受信装置の構成を示すブロック図である。
【図３】第１の実施形態のＱＰＳＫ変調器における星座を示す説明図である。
【図４】第１の実施形態のデジタルデータ送信装置における各部タイミングチャートを、真理値表的な形式で記述した説明図である。
【図５】位相回転が０度の場合における第１の実施形態のデジタルデータ受信装置の各部タイミングチャートを、真理値表的な記述で示した説明図である。
【図６】位相回転が９０度の場合における第１の実施形態のデジタルデータ受信装置の各部タイミングチャートを、真理値表的な記述で示した説明図である。
【図７】位相回転が１８０度の場合における第１の実施形態のデジタルデータ受信装置の各部タイミングチャートを、真理値表的な記述で示した説明図である。
【図８】位相回転が２７０度の場合における第１の実施形態のデジタルデータ受信装置の各部タイミングチャートを、真理値表的な記述で示した説明図である。
【図９】第２の実施形態に係るデジタルデータ送信装置の構成を示すブロック図である。
【図１０】第２の実施形態に係るデジタルデータ受信装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１６】
（Ａ）第１の実施形態
以下、本発明によるデジタルデータ送信装置、デジタルデータ受信装置及びデジタルデータ伝送システムの第１の実施形態を、図面を参照しながら説明する。
【００１７】
（Ａ−１）第１の実施形態の構成
第１の実施形態に係るデジタルデータ伝送システムは、第１の実施形態に係るデジタルデータ送信装置１と、第１の実施形態に係るデジタルデータ受信装置２とが伝搬路３を挟んで対向することにより構成される。
【００１８】
図１は、第１の実施形態に係るデジタルデータ送信装置１の構成を示すブロック図であり、図２は、第１の実施形態に係るデジタルデータ受信装置２の構成を示すブロック図である。
【００１９】
図１において、第１の実施形態のデジタルデータ送信装置１は、３つの２入力排他的論理和回路１１、１３、１６と、２つの１シンボル期間遅延回路１２、１４と、ＱＰＳＫ（直交位相シフトキーイング）変調器１５と、送信部１７とを有する。
【００２０】
排他的論理和回路１１、１３及び１６はそれぞれ、２つの入力信号に対して排他的論理和演算を行い、演算した結果の信号を出力するものである。１シンボル期間遅延回路１２及び１４はそれぞれ、自己への入力信号を、データ信号における１シンボル期間（１タイムスロット）だけ遅延させるものである。
【００２１】
排他的論理和回路１１には、当該デジタルデータ送信装置１に入力されたデータ信号ＤＩＮと、１シンボル期間遅延回路１２の出力信号Ｓ１２とが与えられる。１シンボル期間遅延回路１２には、排他的論理和回路１１の出力信号Ｓ１１が与えられる。従って、排他的論理和回路１１及び１シンボル期間遅延回路１２の組は差動符号化回路を構成しており、この差動符号化回路はデータ信号ＤＩＮを差動符号化するものである。
【００２２】
排他的論理和回路１３には、排他的論理和回路１１の出力信号Ｓ１１と、１シンボル期間遅延回路１４の出力信号Ｓ１４とが与えられる。１シンボル期間遅延回路１４には、排他的論理和回路１３の出力信号Ｓ１３が与えられる。従って、排他的論理和回路１３及び１シンボル期間遅延回路１４の組は差動符号化回路を構成しており、この差動符号化回路は排他的論理和回路１１の出力信号Ｓ１１を差動符号化するものである。
【００２３】
以上のように、第１の実施形態のデジタルデータ送信装置１においては、データ信号ＤＩＮは、縦続接続された２段の差動符号化回路によって差動符号化が連続して施される。
【００２４】
排他的論理和回路１６には、データ信号ＤＩＮに同期した、データ信号ＤＩＮの位相を規定するクロック信号ＣＬＫと、排他的論理和回路１３の出力信号Ｓ１３とが与えられる。この第１の実施形態の場合、クロック信号ＣＬＫの１周期は、データ信号ＤＩＮにおける２シンボル期間と等しくなっている。排他的論理和回路１６は、クロック信号ＣＬＫと排他的論理和回路１３の出力信号Ｓ１３との排他的論理和を求めることにより、ストローブ信号ＳＴＢを形成するものである。
【００２５】
第１の実施形態におけるストローブ信号ＳＴＢの形成と同様なことを、ＩＥＥＥ１３９４は規定している。排他的論理和回路１３の出力信号Ｓ１３においてシンボルが変化するときは、ストローブ信号ＳＴＢは変化せず（同一のシンボルを継続し）、排他的論理和回路１３の出力信号Ｓ１３においてシンボルが変化しないときは、ストローブ信号ＳＴＢにおいてシンボルが変化する。排他的論理和回路１３の出力信号Ｓ１３及びストローブ信号ＳＴＢは同時にシンボルを変化させることがない関係になっている。また、ストローブ信号ＳＴＢは、クロック信号ＣＬＫをも用いた論理演算で形成されたものであるので、クロック情報を含むものとなっている。
【００２６】
ＱＰＳＫ変調器１５のＩチャネル入力端子には排他的論理和回路１３の出力信号Ｓ１３（Ｉチャネル信号）が入力され、ＱＰＳＫ変調器１５のＱチャネル入力端子にはストローブ信号ＳＴＢ（Ｑチャネル信号）が入力される。ＱＰＳＫ変調器１５は、自己への２つの入力信号Ｓ１３及びＳＴＢに対して、ＱＰＳＫ変調を行うものである。
【００２７】
図３は、第１の実施形態のＱＰＳＫ変調器１５における星座を示している。図３において、２つのシンボルの組み合わせ（０，０）、（０，１）、（１，１）、（１，０）のうち、左側の値がＩチャネル信号（排他的論理和回路１３の出力信号Ｓ１３）のシンボルであり、右側の値がＱチャネル信号（ストローブ信号ＳＴＢ）のシンボルである。排他的論理和回路１３の出力信号Ｓ１３と同時にシンボルを変化させることがないストローブ信号ＳＴＢを利用することにより、図３に示すように、（０，１）及び（１，０）間の遷移や、（０，０）及び（１，１）間の遷移はあり得ない。
【００２８】
送信部１７は、ＱＰＳＫ変調器１５から出力されたＱＰＳＫ変調信号Ｓ１５を伝搬路３へ送信するものである。伝搬路３が無線伝搬路であれば、送信部１７は、電力増幅などして内蔵する送信アンテナから空中へ送信信号を放射するものである。また、伝搬路３が有線伝搬路であれば、送信部１７は伝搬路３へ送信信号を送り出すものである。有線伝搬路は光ファイバであっても良く、この場合、送信部１７は、電気信号を光信号に変換する処理なども行う。以上のように、送信部１７は、適用する伝搬路３によってその内部構成が異なるものである。
【００２９】
図２において、第１の実施形態のデジタルデータ受信装置２は、受信部２１、ＱＰＳＫ復調器２２、３つの２入力排他的論理和回路２４、２６、２７と、２つの１シンボル期間遅延回路２３、２５と、誤り検出回路２８とを有する。
【００３０】
受信部２１は、伝搬路３から到来した、デジタルデータ送信装置１が送信した信号（ＱＰＳＫ変調信号）を受信処理するものである。受信部２１は、上述した送信部１７と対称的な構成を有する。伝搬路３が無線伝搬路であれば、受信部２１は、内蔵する受信アンテナが捕捉した信号に対し、前置増幅や帯域制限などを行うものである。また、伝搬路３が有線伝搬路であれば、受信部２１は、伝搬路３からの信号を取込むものである。有線伝搬路は光ファイバであっても良く、この場合、受信部２１は、光信号を電気信号に変換する処理なども行う。以上のように、受信部２１は、適用する伝搬路３によってその内部構成が異なるものである。
【００３１】
ＱＰＳＫ復調器２２は、受信信号Ｓ２１に対して復調を行い、Ｉチャネル信号Ｓ２２Ｉ及びＱチャネル信号Ｓ２２Ｑを得るものである。ここで、ＱＰＳＫ復調器２２は、後述するように後段でクロック信号を取り出すことができるので、準同期検波のものであっても構わない。
【００３２】
送信側と同様に、排他的論理和回路２４、２６、２７はそれぞれ、２つの入力信号に対して排他的論理和演算を行い、演算した結果の信号を出力するものであり、１シンボル期間遅延回路２３及び２５はそれぞれ、自己への入力信号を、データ信号における１シンボル期間だけ遅延させるものである。
【００３３】
１シンボル期間遅延回路２３には、Ｉチャネル信号Ｓ２２Ｉが入力され、１シンボル期間遅延回路２３は、Ｉチャネル信号Ｓ２２Ｉを１シンボル期間だけ遅延し、その遅延信号Ｓ２３を排他的論理和回路２４に与えるものである。排他的論理和回路２４にはＩチャネル信号Ｓ２２Ｉそのものも入力される。従って、排他的論理和回路２４及び１シンボル期間遅延回路２３の組は差動復号回路を構成しており、この差動復号回路はＩチャネル信号Ｓ２２Ｉを差動復号するものである。
【００３４】
１シンボル期間遅延回路２５には、排他的論理和回路２４の出力信号Ｓ２４が入力され、１シンボル期間遅延回路２５は、排他的論理和回路２４の出力信号Ｓ２４を１シンボル期間だけ遅延し、その遅延信号Ｓ２５を排他的論理和回路２６に与えるものである。排他的論理和回路２６には排他的論理和回路２４の出力信号Ｓ２４そのものも入力される。従って、排他的論理和回路２６及び１シンボル期間遅延回路２５の組は差動復号回路を構成しており、この差動復号回路は排他的論理和回路２４の出力信号Ｓ２４を差動復号するものである。
【００３５】
以上のように、第１の実施形態のデジタルデータ受信装置２においては、ＱＰＳＫ復調により得られたＩチャネル信号Ｓ２２Ｉは、縦続接続された２段の差動復号回路によって差動復号が連続して施され、これによりデータ信号ＤＯＵＴが再生される。
【００３６】
排他的論理和回路２７には、Ｉチャネル信号Ｓ２２Ｉ及びＱチャネル信号Ｓ２２Ｑが与えられる。Ｑチャネル信号Ｓ２２Ｑは、上述したストローブ信号を再生したものとなっている。排他的論理和回路２７は、Ｉチャネル信号Ｓ２２Ｉ及びＱチャネル信号Ｓ２２Ｑとの排他的論理和を求めることにより、Ｑチャネル信号Ｓ２２Ｑに含まれているクロック情報からクロック信号ＣＫＯＵＴを抽出している。
【００３７】
誤り検出回路２８は、クロック信号ＣＫＯＵＴのシンボル値の系列が０と１の交番系列になっているか否かを監視し、交番系列になっていない場合に、誤りが生じたことを表す信号Ｓ２８を出力するものである。
【００３８】
図２では省略しているが、図２で示す構成部分の後段には、データ信号ＤＯＵＴ及びクロック信号ＣＫＯＵＴを適用して、シンボル値を確定する回路が設けられている。この確定回路は、データ信号ＤＯＵＴに関するアイパタンの最も開いたタイミングでシンボル値を確定するように機能するものである。第１の実施形態の場合、クロック信号ＣＫＯＵＴの１周期は、データ信号ＤＯＵＴにおける２シンボル期間と等しくなっているので、シンボル値を確定するために、データ信号ＤＯＵＴとクロック信号との間の相対的な位相（タイミング）を調整する場合、クロック信号ＣＫＯＵＴをそのまま用いるより、クロック信号ＣＫＯＵＴの周波数を２逓倍して利用した方が好ましい。このように調整する場合だけでなく、データ信号ＤＯＵＴを処理する回路が処理を実行する際のクロック信号も、クロック信号ＣＫＯＵＴを２逓倍したものを適用することが好ましい。そのため、後述するように、クロック信号ＣＫＯＵＴが正規の位相から反転して抽出されていたとしても、正しいシンボル値を確定することができる。
【００３９】
（Ａ−２）第１の実施形態の動作
次に、第１の実施形態に係るデジタルデータ伝送システムの動作を、デジタルデータ送信装置１の動作、デジタルデータ受信装置２の動作の順に説明する。
【００４０】
デジタルデータ送信装置１には、データ信号ＤＩＮ及びクロック信号ＣＬＫがパラレルに入力される。
【００４１】
データ信号ＤＩＮは、縦続接続された２段の差動符号化回路１１及び１２、１３及び１４によって差動符号化が連続して施され、ＱＰＳＫ変調器１５のＩチャネル入力端子に入力される。
【００４２】
クロック信号は、２段の差動符号化が施された後の信号Ｓ１３（Ｉチャネル信号）と共に、排他的論理和回路１６に与えられ、排他的論理和回路１６によってストローブ信号ＳＴＢ（Ｑチャネル信号）に変換されてＱＰＳＫ変調器１５のＱチャネル入力端子に入力される。
【００４３】
ＱＰＳＫ変調器１５に入力された２つの入力信号Ｓ１３及びＳＴＢはＱＰＳＫ変調され、得られたＱＰＳＫ変調信号Ｓ１５が送信部１７に与えられて伝搬路３へ送信される。
【００４４】
デジタルデータ受信装置２には、デジタルデータ送信装置１が送信した信号（ＱＰＳＫ変調信号）が伝搬路３から到来する。
【００４５】
伝搬路３から到来した信号（ＱＰＳＫ変調信号）は、受信部２１によって受信処理されてＱＰＳＫ復調器２２に与えられ、ＱＰＳＫ復調されてＩチャネル信号Ｓ２２Ｉ及びＱチャネル信号Ｓ２２Ｑが得られる。
【００４６】
ＱＰＳＫ復調により得られたＩチャネル信号Ｓ２２Ｉは、縦続接続された２段の差動復号回路２３及び２４、２５及び２６によって差動復号が連続して施され、これによりデータ信号ＤＯＵＴが抽出される。
【００４７】
ＱＰＳＫ復調により得られたＩチャネル信号Ｓ２２Ｉ及びＱチャネル信号Ｓ２２Ｑは、排他的論理和回路２７に与えられ、これら信号の排他的論理和が求めることにより、Ｑチャネル信号Ｓ２２Ｑに含まれているクロック情報からクロック信号ＣＫＯＵＴが抽出される。
【００４８】
この抽出されたクロック信号ＣＫＯＵＴのシンボル値の系列が０と１の交番系列になっていない場合には、誤り検出回路２８から、伝送エラー信号Ｓ２８が出力される。
【００４９】
以下、データ信号ＤＩＮの具体例を挙げて、デジタルデータ送信装置１及びデジタルデータ受信装置２の動作を説明する。
【００５０】
図４は、デジタルデータ送信装置１の各部のタイミングチャートを、真理値表的な記述で示した説明図である。
【００５１】
送信しようとするデータ信号ＤＩＮの系列は、図４の１行目に示すように、１００１０１１１０…である。第１の実施形態の場合、クロック信号ＣＬＫは、２シンボル期間を１周期としているので、図４の４行目に示すように、シンボル期間毎に１と０とが交番している１０１０１０１０１…になっている。
【００５２】
データ信号ＤＩＮを差動符号化する１段目の差動符号化回路の出力信号Ｓ１１は、図４の２行目に示すように、１１１００１０１１…となる。但し、２行目の先頭ビット（先頭シンボル）の前のビット値（信号Ｓ１１のデフォルト値）は０であるとして演算している。信号Ｓ１１を差動符号化する２段目の差動符号化回路の出力信号Ｓ１３（Ｉチャネル信号）は、図４の３行目に示すように、１０１１１００１０…となる。ここでも、３行目の先頭ビット（先頭シンボル）の前のビット値（信号Ｓ１３のデフォルト値）は０であるとして演算している。信号Ｓ１３とクロック信号ＣＬＫとから求められるストローブ信号ＳＴＢ（Ｑチャネル信号）は、図４の５行目に示すように、０００１００１１１…となる。
【００５３】
上述したＩチャネル信号Ｓ１３及びＱチャネル信号ＳＴＢを、シンボル期間毎（時間単位）の組み合わせで見ると、（１，０）、（０，０）、（１，０）、（１，１）、（１，０）、（０，０）、（０，１）、（１，１）、（０，１）…となっており、ストローブ信号の機能により、Ｉチャネル信号Ｓ１３及びＱチャネル信号ＳＴＢのシンボル値が同時に変化する場合がないことが分かる。これにより、ＱＰＳＫ変調器１５において、星座の中央を通過しないため、ＱＰＳＫ変調信号は、振幅変動が小さく狭帯域なものとなる。
【００５４】
伝搬路３では位相が回転することもあり得る。ＱＰＳＫ復調器２２として準同期検波のものを適用することもでき、準同期検波のものを適用した場合、伝搬路３における位相回転を受けて、ＱＰＳＫ復調器２２からのＩチャネル信号Ｓ２２Ｉ及びＱチャネル信号Ｓ２２Ｑも、０度、９０度、１８０度又は２７０度の位相回転があり得る。
【００５５】
図５は、位相回転が０度（位相回転なし）の場合におけるデジタルデータ受信装置２の各部のタイミングチャートを、真理値表的な記述で示した説明図である。
【００５６】
位相回転が０度の場合には、ＱＰＳＫ復調器２２からのＩチャネル信号Ｓ２２Ｉ及びＱチャネル信号Ｓ２２Ｑは、図５の１行目及び４行目にそれぞれ示すように、ＱＰＳＫ変調器１５へのＩチャネル信号Ｓ１３、Ｑチャネル信号ＳＴＢと同一になる（但し、伝送エラーは生じていないとする）。
【００５７】
Ｉチャネル信号Ｓ２２Ｉが１０１１１００１０…となっているので、Ｉチャネル信号Ｓ２２Ｉを差動復号する１段目の差動復号回路の出力信号Ｓ２４は、図５の２行目に示すように、１１１００１０１１…となる。但し、１行目の先頭ビット（先頭シンボル）の前のビット値（信号Ｓ２２Ｉのデフォルト値）は０であるとして演算している。信号Ｓ２４を差動復号する２段目の差動復号回路の出力信号ＤＯＵＴは、図５の３行目に示すように、１００１０１１１０…となり、送信側が送信しようとしたデータ信号ＤＩＮと等しくなる。ここでも、３行目の先頭ビット（先頭シンボル）の前のビット値（信号Ｓ２４のデフォルト値）は０であるとして演算している。Ｑチャネル信号Ｓ２２Ｑ（ストローブ信号）から、Ｉチャネル信号Ｓ２２Ｉを利用して抽出されるクロック信号ＣＫＯＵＴは、図５の５行目に示すように、１０１０１０１０１…となり、送信側におけるクロック信号ＣＬＫと等しくなる。
【００５８】
図６は、位相回転が９０度の場合におけるデジタルデータ受信装置２の各部のタイミングチャートを、真理値表的な記述で示した説明図である。
【００５９】
今、送信側のＩチャネル信号及びＱチャネル信号のシンボル期間毎の組み合わせをＴｘ（Ｉｃｈ，Ｑｃｈ）で表し、受信側のＩチャネル信号及びＱチャネル信号のシンボル期間毎の組み合わせをＲｘ（Ｉ’ｃｈ，Ｑ’ｃｈ）で表すこととする。
【００６０】
位相回転が９０度の場合において、受信側のＩ’ｃｈ、Ｑ’ｃｈを送信側のＩｃｈ、Ｑｃｈで表すと、Ｒｘ（Ｉｃｈ、Ｑｃｈ）＝Ｔｘ（−Ｑｃｈ，Ｉｃｈ）となる。このことを、図３の星座を利用して説明すると、送信側における各座標は、受信側では、時計回りに９０度回転した座標をとることになる。すなわち、送信側の座標（０，０）は受信側では（１，０）となり、送信側の座標（１，０）は受信側では（１，１）となり、送信側の座標（１，１）は受信側では（０，１）となり、送信側の座標（０，１）は受信側では（０，０）となる。
【００６１】
従って、９０度の位相回転が生じた場合には、ＱＰＳＫ復調器２２からのＩチャネル信号Ｓ２２Ｉ及びＱチャネル信号Ｓ２２Ｑは、図６の１行目及び４行目にそれぞれ示すように、１１１０１１０００…、１０１１１００１０…となる。このようなＩチャネル信号Ｓ２２Ｉに対して、差動復号を２回繰り返すと、図６の３行目に示すように１００１０１１１０…が得られ、この得られた信号ＤＯＵＴは、送信側が送信しようとしたデータ信号ＤＩＮと等しくなっている。すなわち、９０度の位相回転が生じたとしても、受信側で正しいデータ信号を得ることができる。また、Ｑチャネル信号Ｓ２２Ｑ（ストローブ信号）から、Ｉチャネル信号Ｓ２２Ｉを利用して抽出されたクロック信号ＣＫＯＵＴは、図６の５行目に示すように、０１０１０１０１０…となり、送信側におけるクロック信号ＣＬＫを位相反転した交番信号となり、クロック信号として利用可能である。
【００６２】
図７は、位相回転が１８０度の場合におけるデジタルデータ受信装置２の各部のタイミングチャートを、真理値表的な記述で示した説明図であり、図８は、位相回転が２７０度の場合におけるデジタルデータ受信装置２の各部のタイミングチャートを、真理値表的な記述で示した説明図である。
【００６３】
１８０度の位相回転が生じた場合は、送信側及び受信側のＩチャネル信号及びＱチャネル信号には、Ｒｘ（Ｉｃｈ、Ｑｃｈ）＝Ｔｘ（−Ｉｃｈ、Ｑｃｈ）の関係がある。１８０度の位相回転が生じた場合にも、詳述は避けるが、図７の３行目に示すように、２回の差動復号で得られた信号ＤＯＵＴは、送信側が送信しようとしたデータ信号ＤＩＮと等しくなっている。また、クロック信号ＣＫＯＵＴは、図７の５行目に示すように、０１０１０１０１０…となり、送信側におけるクロック信号ＣＬＫを位相反転した交番信号となり、クロック信号として利用可能である。
【００６４】
また、２７０度の位相回転が生じた場合は、送信側及び受信側のＩチャネル信号及びＱチャネル信号には、Ｒｘ（Ｉｃｈ、Ｑｃｈ）＝Ｔｘ（Ｑｃｈ、−Ｉｃｈ）の関係がある。２７０度の位相回転が生じた場合にも、詳述は避けるが、図８の３行目に示すように、２回の差動復号で得られた信号ＤＯＵＴは、送信側が送信しようとしたデータ信号ＤＩＮと等しくなっている。また、クロック信号ＣＫＯＵＴは、図８の５行目に示すように、０１０１０１０１０…となり、送信側におけるクロック信号ＣＬＫを位相反転した交番信号となり、クロック信号として利用可能である。
【００６５】
以上のように、位相回転が０度、９０度、１８０度及び２７０度のいずれであろうと、抽出されたクロック信号ＣＫＯＵＴは、１と０との交番を繰り返す。クロック信号ＣＫＯＵＴとして、１と０との交番を繰り返していないシンボル系列が生じた場合には、誤り検出回路２８がそのことを検出し、抽出されたデータ信号ＤＯＵＴに誤りがあることを示す信号Ｓ２８を出力する。
【００６６】
（Ａ−３）第１の実施形態の効果
第１の実施形態によれば、伝搬路で位相回転があり、ＱＰＳＫ復調器からのＩチャネル信号及びＱチャネル信号が、送信側のＩチャネル信号及びＱチャネル信号から位相回転していても、正しいデータ信号を抽出できると共に、クロック信号として機能するクロック信号を抽出できる。
【００６７】
従って、受信側で、クロック情報が伝送されなくてもクロック信号を再生するクロック再生回路によらずに、簡単な回路で受信信号からクロック信号を抽出し、シンボル値を確定することが可能になる。また、送信データの先頭に付与するプリアンブルなどの信号や、同じ信号が連続しないための符号化も不要になる。しかも、クロック情報はデータ信号と並列に送られるため、フェージングなどに起因するクロック信号の同期外れも起こらない。また、Ｉチャネル信号及びＱチャネル信号のシンボル値が同時に変化しない変調になっているため、狭帯域化が可能であり、並列送信に伴う送信帯域の拡張も最小限に抑えられる。
【００６８】
また、第１の実施形態によれば、抽出されたクロック信号ＣＫＯＵＴが、１と０との交番を繰り返したものであるか否かに基づき、誤り検出回路２８が、データ信号ＤＯＵＴに誤りがあることを検出することができる。すなわち、データ信号ＤＯＵＴにおける誤りを簡単に検出することができる。
【００６９】
（Ｂ）第２の実施形態
次に、本発明によるデジタルデータ送信装置、デジタルデータ受信装置及びデジタルデータ伝送システムの第２の実施形態を、図面を参照しながら説明する。
【００７０】
第２の実施形態に係るデジタルデータ伝送システムは、第２の実施形態に係るデジタルデータ送信装置１Ａと、第１の実施形態に係るデジタルデータ受信装置２Ａとが伝搬路３を挟んで対向することにより構成される。
【００７１】
図９は、第２の実施形態に係るデジタルデータ送信装置１Ａの構成を示すブロック図であり、第１の実施形態に係る図１との同一、対応部分には同一符号を付して示している。また、図１０は、第２の実施形態に係るデジタルデータ受信装置２Ａの構成を示すブロック図であり、第１の実施形態に係る図１との同一、対応部分には同一符号を付して示している。
【００７２】
上述した第１の実施形態におけるクロック信号ＣＬＫは、その１周期がデータ信号ＤＩＮにおける２シンボル期間と等しく、クロック信号ＣＬＫの変化（シンボル変化）はデータ信号の変化（シンボル）と同じ時間（タイムスロット）毎であった。
【００７３】
しかし、多くのデータ処理回路では、クロック信号は、データ信号の１シンボル期間（１タイムスロット）を周期としており、そのシンボル期間の中央で立ち上がる（又は立ち下がる）交番信号である。
【００７４】
第２の実施形態は、データ信号ＤＩＮの１シンボル期間を周期とし、そのシンボル期間の中央で立ち上がる（又は立ち下がる）交番信号のクロック信号ＣＬＫ２に対応したものである。
【００７５】
第２の実施形態に係るデジタルデータ送信装置１Ａは、第１の実施形態に係るデジタルデータ送信装置１の構成に加え、１／２分周回路１８を有する。１／２分周回路１８には、クロック信号ＣＬＫ２が入力され、このクロック信号ＣＬＫ２を１／２分周するものである。分周後の信号（図９では符号ＣＬＫを用いている）は、第１の実施形態におけるクロック信号と同様な信号となり、排他的論理和回路１６に入力される。１／２分周回路１８として既存の構成を適用できる。例えば、シフトレジスタと、このシフトレジスタの複数の所定段の出力をデコードして分周信号を得るデコード回路とからなる１／２分周回路や、Ｔ型フリップフロップ若しくはＤ型フリップフロップを利用した１／２分周回路を適用することができる。
【００７６】
第２の実施形態に係るデジタルデータ受信装置２Ａは、第１の実施形態に係るデジタルデータ受信装置２の構成に加え、周波数２逓倍回路２９を有する。周波数２逓倍回路２９には、排他的論理和回路２７から出力された信号ＣＫＯＵＴが入力される。この信号ＣＫＯＵＴは、第１の実施形態では抽出されたクロック信号となっていたものである。周波数２逓倍回路２９は、信号ＣＫＯＵＴの周波数を２逓倍し、２逓倍後の信号ＣＫＯＵＴ２を抽出されたクロック信号として出力するものである。周波数２逓倍回路２９として既存の構成を適用できる。図１０は、周波数２逓倍回路２９の一例として、１／２シンボル期間遅延回路２９Ａと排他的論理和回路２９Ｂとでなるものを示している。
【００７７】
第２の実施形態によれば、クロック信号が、データ信号の１シンボル期間を周期とし、そのシンボル期間の中央で立ち上がる（又は立ち下がる）交番信号のクロック信号であっても、第１の実施形態と同様な効果を奏することができる。
【００７８】
（Ｃ）他の実施形態
上記各実施形態では、デジタル変調方式がＱＰＳＫ変調方式であるものを示したが、デジタル変調方式はＱＰＳＫ変調方式に限定されるものではない。要は、同相成分信号（Ｉチャネル信号）と直交成分信号（Ｑチャネル信号）とから単一のデジタル変調信号を得るものであって、そのデジタル変調信号が同相成分信号及び直交成分信号の組み合わせによって位相変化を起こすデジタル変調方式であれば、本発明を適用することができる。例えば、デジタル変調方式はπ／４シフトＱＰＳＫ変調方式であっても良い。
【００７９】
上記各実施形態では、２段の差動符号化、差動復号を行うことでＩチャネルとＱチャネルの軸を合わせるようにしたものを示したが、差動符号化、差動復号の段数を２段以外にしても良い。なお、差動符号化、差動復号の段数が少ない方が一般的に誤り率は良くなる。また、復号側であれば、受信信号の内容を分析することで差動復号を省略することも可能であり、さらに、符号化側での段数より復号側の段数を少なくすることも可能である。
【００８０】
上記各実施形態では、排他的論理和回路１３の出力信号Ｓ１３をＱＰＳＫ変調器１５のＩチャネル入力端子に入力すると共に、排他的論理和回路１６の出力信号ＳＴＢをＱＰＳＫ変調器１５のＱチャネル入力端子に入力するものを示したが、逆に入力するようにしても良い。すなわち、排他的論理和回路１６の出力信号ＳＴＢをＱＰＳＫ変調器１５のＩチャネル入力端子に入力すると共に、排他的論理和回路１３の出力信号Ｓ１３をＱＰＳＫ変調器１５のＱチャネル入力端子に入力するようにしても良い。
【００８１】
上記各実施形態の説明では、ハードウェアで全ての要素が構成されているように説明したが、一部の構成を、ＣＰＵと、ＣＰＵが実行するプログラムとでなるソフトウェア構成で実現するようにしても良い。
【００８２】
上記第２の実施形態では、１／２分周回路や周波数２逓倍回路を有するものを示したが、当初のクロック信号（原クロック信号）の周波数によっては、分周比や逓倍数は上記のものに限定されない。排他的論理和回路１６に入力する際の周波数が、第１の実施形態と同様になる分周比を適用すれば良く、逓倍数は分周比の逆数を適用すれば良い。
【符号の説明】
【００８３】
１、１Ａ…デジタルデータ送信装置、
１１、１３、１６…２入力排他的論理和回路、１２、１４…１シンボル期間遅延回路、１５…ＱＰＳＫ変調器、１７…送信部、１８…１／２分周回路、
２、２Ａ…デジタルデータ受信装置、
２１…受信部、２２…ＱＰＳＫ復調器、２４、２６、２７…２入力排他的論理和回路、２３、２５…１シンボル期間遅延回路、２８…誤り検出回路、２９…周波数２逓倍回路、
３…伝搬路。
【図１】
0005445600.tif 000002
【図２】
0005445600.tif 000003
【図３】
0005445600.tif 000004
【図４】
0005445600.tif 000005
【図５】
0005445600.tif 000006
【図６】
0005445600.tif 000007
【図７】
0005445600.tif 000008
【図８】
0005445600.tif 000009
【図９】
0005445600.tif 000010
【図１０】
0005445600.tif 000011