(57)【特許請求の範囲】
【請求項１】
電圧信号である第１信号を電流信号に変換して出力する電圧電流変換部と、
前記電圧電流変換部から出力された第１信号が入力される第１入力端子と、複数の第１出力端子とを有し、前記第１信号に乗算する複数の第２信号を含む信号群の状態に応じて、前記第１入力端子と前記第１出力端子との接続関係を切り替えて、前記第１信号に前記複数の第２信号のそれぞれを乗算した複数の第３信号を、各第１出力端子から別々に出力する第１経路選択部と、
前記第３信号のそれぞれが入力される複数の第２入力端子と、複数の第２出力端子とを有し、前記第２入力端子と前記第２出力端子との接続関係を切り替える第４信号の状態に応じて、前記第２入力端子と前記第２出力端子との接続関係を切り替えて、各第２入力端子に入力された第３信号を、当該第２入力端子と接続されている第２出力端子から出力する第２経路選択部と、
前記第１出力端子と接続された、前記第３信号を平滑化するための第１負荷部と、
前記第２出力端子と接続された、前記第３信号を電圧信号に変換するための第２負荷部と、を有するミキサ回路。
【請求項２】
請求項１に記載のミキサ回路において、
前記第１出力端子および前記信号群の状態のそれぞれは、４つずつある、ミキサ回路。
【請求項３】
請求項２に記載のミキサ回路において、
前記第２信号は、デューティ比が２５％であり、位相がそれぞれ９０度ずつ異なる４つの２値信号、または、当該２値信号の反転信号からなる、ミキサ回路。
【請求項４】
請求項１ないし３のいずれか１項に記載のミキサ回路において、
前記第４信号の状態の数は、前記第２出力端子の数と等しく、
前記第２負荷部は、前記第２出力端子のそれぞれに接続された複数の負荷を有し、
前記第２経路選択部は、前記第４信号の状態に応じて、前記第２入力端子のそれぞれを前記第２出力端子のいずれかと重複なく接続する、ミキサ回路。
【請求項５】
請求項４に記載のミキサ回路において、
前記第４信号の状態は、予め定められた順番で遷移する、ミキサ回路。
【請求項６】
請求項４または５に記載のミキサ回路において、
前記第４信号の状態は、一定の時間間隔で遷移する、ミキサ回路。
【請求項７】
請求項４ないし６のいずれか１項に記載のミキサ回路において、
前記第２出力端子および前記第４信号の状態のそれぞれは、４つずつある、ミキサ回路。
【請求項８】
請求項７に記載のミキサ回路において、
前記第４信号は、デューティ比が２５％であり、位相がそれぞれ９０度ずつ異なる４つの２値信号、または、当該２値信号の反転信号からなる、ミキサ回路。
【請求項９】
請求項１ないし８のいずれか１項に記載のミキサ回路において、
前記第２出力端子から出力された第３信号が入力される複数の第３入力端子と、複数の第３出力端子とを有し、前記第４信号に応じて、前記第３入力端子と前記第３出力端子との接続関係を切り替えて、各第３入力端子に入力された第３信号を、当該第３入力端子と接続された第３出力端子から出力する第３経路選択部と、
前記第３出力端子に接続され、前記第３信号を平滑化するための第３負荷部と、を有する、ミキサ回路。
【請求項１０】
電圧信号である第１信号を電流信号に変換して出力する電圧電流変換部と、前記電圧電流変換部から出力された第１信号が入力される第１入力端子と前記第１信号に複数の第２信号のそれぞれを乗算した複数の第３信号を出力する複数の第１出力端子とを有する第１経路選択部と、前記第３信号のそれぞれが入力される複数の第２入力端子と複数の第２出力端子とを有する第２経路選択部と、前記第１出力端子と接続された前記第３信号を平滑化するための第１負荷部と、前記第２出力端子と接続された前記第３信号を電圧信号に変換するための第２負荷部と、を有するミキサ回路によるばらつき抑制方法であって、
前記複数の第２信号を含む信号群の状態に応じて、前記第１入力端子と前記第１出力端子との接続関係を切り替えて、前記第１信号に前記第２信号のそれぞれを乗算した複数の第３信号を、各第１出力端子から別々に出力する第１切替ステップと、
前記第２入力端子と前記第２出力端子との接続関係を切り替える第４信号の状態に応じて、前記第２入力端子と前記第２出力端子との接続関係を切り替えて、各第２入力端子に入力された第３信号を、当該第２入力端子と接続された第２出力端子から出力する第２切替ステップと、を有するばらつき抑制方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の信号を乗算するミキサ回路およびばらつき抑制方法に関し、特には、複数の信号を乗算して互いに直交する複数の信号を生成するミキサ回路およびばらつき抑制方法に関する。
【背景技術】
【０００２】
近年、無線通信システムでは、周波数の利用効率を高めるために、互いに直交する２つのベースバンド信号を用いる変調方式が使用されることがある。この２つのベースバンド信号は、Ｉ信号およびＱ信号と呼ばれる。Ｉ信号およびＱ信号は、送信時に変調されるので、受信回路では、Ｉ信号およびＱ信号が互いに直交するように復調する直交ミキサ回路が必要となる。【０００３】
図１は、本発明に関連する技術の直交ミキサ回路を示した回路図である（例えば、特許文献１参照）。図２は、図１で示した直交ミキサ回路を抽象化した回路図である。なお、図１および図２において、互いに対応する構成には同じ符号を付してある。【０００４】
また、図３は、受信回路が有する局部発振器（ＬＯ：Local  Oscillator）の発振信号であるＬＯ信号の波形と、ＬＯ信号から生成される４相クロック信号の波形とを示したタイミングチャートである。【０００５】
なお、ＬＯ信号は、デューティ比が５０％であり、位相がそれぞれ９０度ずつ異なる４つの信号（ＬＯ＿Ｉ信号、ＬＯ＿Ｑ信号、ＬＯ＿ＩＢ信号およびＬＯ＿ＱＢ信号）からなる。また、４相クロック信号は、デューティ比が２５％であり、位相がそれぞれ９０度ずつ異なる４つの信号（ＣＬＫＩ信号、ＣＬＫＱ信号、ＣＬＫＩＢ信号およびＣＬＫＱＢ信号）からなる。【０００６】
図１および図２において、直交ミキサ回路は、電圧電流変換部２０１と、ＲＦ経路選択部２０２と、負荷容量Ｃ２０１〜２０４と、負荷抵抗Ｒ２０１〜Ｒ２０４とを有する。負荷容量Ｃ２０１およびＣ２０２と負荷抵抗Ｒ２０１およびＲ２０２は、第１の負荷ブロックを構成し、負荷容量Ｃ２０３およびＣ２０４と負荷抵抗Ｒ２０３およびＲ２０４は、第２の負荷ブロックを構成する。【０００７】
電圧電流変換部２０１には、受信回路が受信したＲＦ信号が入力される。ＲＦ信号は、無線周波数（ＲＦ：Radio  Frequency）帯の差動電圧信号である。【０００８】
電圧電流変換部２０１は、その入力されたＲＦ信号を差動電流信号に変換してＲＦ経路選択部２０２に出力する。【０００９】
ＲＦ経路選択部２０２は、４相クロック信号の状態に応じて、電圧電流変換部２０１から出力されたＲＦ信号を、第１の負荷ブロックまたは第２の負荷ブロックに出力する。これにより、ＲＦ信号が４相クロック信号と乗算されて、中間周波数（ＩＦ：Intermediate  Frequency）帯の差動電流信号であるＩ信号およびＱ信号が生成される。Ｉ信号およびＱ信号は、負荷抵抗Ｒ２０１〜Ｒ２０４にて差動電圧信号に変換されて出力される。【００１０】
ここで、４相クロック信号の状態に応じてＲＦ信号の出力先が変更されているため、Ｉ信号およびＱ信号が同時に電圧電流変換部２０１を流れることがなくなる。したがって、Ｉ信号用の電圧電流変換部とＱ信号用の電圧電流変換部とを共有化することができる。【００１１】
Ｉ信号用の電圧電流変換部およびＱ信号用の電圧電流変換部を別々に設ける場合、それらの電圧電流変換部の変換利得にばらつきがあると、Ｉ信号およびＱ信号の振幅に誤差が生じるという課題があった。図１および図２で示した直交ミキサ回路は、Ｉ信号用の電圧電流変換部とＱ信号用の電圧電流変換部とを共有化しているので、上記の課題を解決することができる。【００１２】
また、図４で示したように、ＬＯ＿Ｉ信号およびＬＯ＿Ｑ信号の位相差が９０度からずれていても、それらを用いて生成された４相クロック信号の位相は、正確に９０度ずつ異なるという特徴を有する。このため、４相クロック信号を用いることで、正確に直交するＩ信号およびＱ信号を生成することができる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００３−６０４４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
図１および図２で示した直交ミキサ回路では、Ｉ信号およびＱ信号を電圧差動信号に変換するための負荷抵抗Ｒ２０１〜Ｒ２０４にばらつきがあると、Ｉ信号およびＱ信号に振幅誤差が生じるという問題がある。また、負荷抵抗Ｒ２０１〜Ｒ２０４にばらつきがあると、Ｉ信号の経路とＱ信号の経路とで、負荷容量Ｃ２０１〜Ｃ２０４および負荷抵抗Ｒ２０１〜Ｒ２０４で決定される時定数にばらつきが発生し、Ｉ信号およびＱ信号の位相誤差が生じるという問題もある。【００１５】
Ｉ信号およびＱ信号の振幅誤差および位相誤差は、その振幅誤差や位相誤差に応じて負荷抵抗Ｒ２０１〜Ｒ２０４の値を調整することで補償することができる。しかしながら、この場合、負荷抵抗Ｒ２０１〜Ｒ２０４に可変機能を持たせる必要がある。さらに、振幅誤差や位相誤差を検出し、その検出結果に応じて値を調整する較正を行うための補償システムが直交ミキサ回路に必要となる。【００１６】
したがって、負荷抵抗Ｒ２０１〜Ｒ２０４の値を調整することで、Ｉ信号およびＱ信号の振幅誤差および位相誤差を補償すると、可変機能や補償システムが必要となり、直交ミキサ回路が非常に複雑化するという問題がある。【００１７】
また、通常、振幅誤差や位相誤差は微小であるため、振幅誤差および位相誤差を検出するためには、その誤差量を長時間積分しなければならず、調整に係る時間が長くなるという問題もある。【００１８】
さらに、温度や電源電圧の変化などの影響で、直交ミキサ回路の回路特性に変化が生じ、負荷抵抗Ｒ２０１〜Ｒ２０４の値が変化することがある。この場合、Ｉ信号およびＱ信号の振幅誤差および位相誤差が時間と共に変化することになる。このような誤差を補償するためには、定期的に較正を行う必要があり、テスト工数や消費電力が増加するという問題もある。【００１９】
なお、上記の問題は、直交ミキサ回路に限らず、一般的なミキサ回路でも発生する。【００２０】
本発明の目的は、上記の課題である、振幅誤差および位相誤差を補償するためには、回路が非常に複雑化するという問題を解決するミキサ回路を提供することである。
【課題を解決するための手段】
【００２１】
本発明によるミキサ回路は、電圧信号である第１信号を電流信号に変換して出力する電圧電流変換部と、前記電圧電流変換部から出力された第１信号が入力される第１入力端子と、複数の第１出力端子とを有し、前記第１信号に乗算する複数の第２信号を含む信号群の状態に応じて、前記第１入力端子と前記第１出力端子との接続関係を切り替えて、前記第１信号に前記第２信号のそれぞれを乗算した複数の第３信号を、各第１出力端子から別々に出力する第１経路選択部と、前記第３信号のそれぞれが入力される複数の第２入力端子と、複数の第２出力端子とを有し、前記第２入力端子と前記第２出力端子との接続関係を切り替える第４信号の状態に応じて、前記第２入力端子と前記第２出力端子との接続関係を切り替えて、各第２入力端子に入力された第３信号を、当該第２入力端子と接続されている第２出力端子から出力する第２経路選択部と、前記第１出力端子と接続された、前記第３信号を平滑化するための第１負荷部と、前記第２出力端子と接続された、前記第３信号を電圧信号に変換するための第２負荷部と、を有する。【００２２】
また、本発明によるばらつき抑制方法は、電圧信号である第１信号を電流信号に変換して出力する電圧電流変換部と、前記電圧電流変換部から出力された第１信号が入力される第１入力端子と前記第１信号に複数の第２信号のそれぞれを乗算した複数の第３信号を出力する第１出力端子とを有する第１経路選択部と、前記第３信号のそれぞれが入力される複数の第２入力端子と複数の第２出力端子とを有する第２経路選択部と、前記第１出力端子と接続された前記第３信号を平滑化するための第１負荷部と、前記第２出力端子と接続された前記第３信号を電圧信号に変換するための第２負荷部と、を有するミキサ回路によるばらつき抑制方法であって、前記複数の第２信号を含む信号群の状態に応じて、前記第１入力端子と前記第１出力端子との接続関係を切り替えて、前記第１信号に前記第２信号のそれぞれを乗算した複数の第３信号を、各第１出力端子から別々に出力する第１切替ステップと、前記第２入力端子と前記第２出力端子との接続関係を切り替える第４信号の状態に応じて、前記第２入力端子と前記第２出力端子との接続関係を切り替えて、各第２入力端子に入力された第３信号を、当該第２入力端子と接続された第２出力端子から出力する第２切替ステップと、を有する。
【発明の効果】
【００２３】
本発明によれば、回路の複雑化を軽減しつつ、振幅誤差や位相誤差を補償することが可能になる。
【図面の簡単な説明】
【００２４】
【図１】本発明の関連技術である直交ミキサ回路を示した回路図である。
【図２】図１で示した直交ミキサ回路を抽象化した回路図である。
【図３】図１で示した直交ミキサ回路で用いられる信号の波形を示したタイミングチャートである。
【図４】図１で示した直交ミキサ回路の特徴を説明するための図である。
【図５】第１の実施形態の直交ミキサ回路の構成を示した回路図である。
【図６Ａ】４相クロック信号を示したタイミングチャートである。
【図６Ｂ】選択信号を示したタイミングチャートである。
【図７Ａ】ＩＦ経路選択部の動作の一例を説明するための図である。
【図７Ｂ】ＩＦ経路選択部の動作の一例を説明するための図である。
【図７Ｃ】ＩＦ経路選択部の動作の一例を説明するための図である。
【図７Ｄ】ＩＦ経路選択部の動作の一例を説明するための図である。
【図８】ＩＦ信号の信号波形の一例を示した図である。
【図９】電圧電流変換部の構成の一例を示した回路図である。
【図１０Ａ】第１の生成回路の構成の一例を示した回路図である。
【図１０Ｂ】第１の生成回路の構成の他の例を示した回路図である。
【図１０Ｃ】第２の生成回路の構成の一例を示した回路図である。
【図１０Ｄ】第３の生成回路の構成の一例を示した回路図である。
【図１１Ａ】ＩＦ経路選択部の構成の一例を示した回路図である。
【図１１Ｂ】選択回路の構成の一例を示した回路図である。
【図１２】第２の実施形態の直交ミキサ回路の構成を示した回路図である。
【図１３Ａ】ＩＦ経路選択部の構成の他の例を示した回路図である。
【図１３Ｂ】選択回路の他の例を示した回路図である。
【図１４】第２の実施形態の他の直交ミキサ回路の構成を示した回路図である。
【図１５】第３の実施形態の直交ミキサ回路の構成を示した回路図である。
【図１６】第４の実施形態の直交ミキサ回路の構成を示した回路図である。
【図１７】第５の実施形態の直交ミキサ回路の構成を示した回路図である。
【図１８】第２のＩＦ経路選択部の構成の一例を示した回路図である。
【図１９Ａ】第６の実施形態の直交ミキサ回路の構成を示した回路図である。
【図１９Ｂ】増幅器の構成の一例を示した回路図である。
【図２０】第７の実施形態の直交ミキサ回路の構成を示した回路図である。
【図２１】ＩＦ信号の信号波形の他の例を示した図である。
【図２２】ＩＦ信号の信号波形の他の例を示した図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施形態について図面を参照して説明する。なお、以下の説明では、同じ機能を有する構成には同じ符号を付け、その説明を省略する場合がある。
【００２６】
図５は、本発明の第１の実施形態の直交ミキサ回路の構成を示した回路図である。図５において、直交ミキサ回路は、電圧電流変換部１１と、ＲＦ経路選択部１２と、ＩＦ経路選択部１３と、負荷抵抗Ｒ１１〜Ｒ１４と、負荷容量Ｃ１１〜Ｃ１４とを有する。
【００２７】
電圧電流変換部１１には、無線周波数帯の電圧信号であるＲＦ信号が入力される。電圧電流変換部１１は、その入力されたＲＦ信号を電流信号に変換して自身の出力端子から出力する。
【００２８】
ＲＦ経路選択部１２は、電圧電流変換部１１から出力されたＲＦ信号が入力される入力端子Ｉと、複数の出力端子とを有する。また、ＲＦ経路選択部１２には、入力端子Ｉに入力されたＲＦ信号に乗算する複数の信号を含む信号群が入力される。
【００２９】
本実施形態では、ＲＦ経路選択部１２の出力端子は４つあるとする。以下、ＲＦ経路選択部１２の出力端子を、出力端子Ｔ１〜Ｔ４と称することもある。また、信号群は、複数の信号が同時にハイレベルになることがない４つの２値信号であるクロック信号ＣＬＫＩ、ＣＬＫＱ、ＣＬＫＩＢおよびＣＬＫＱＢを有する４相クロック信号であるとする。したがって、４相クロック信号の状態の数は４つになる。
【００３０】
図６Ａは、４相クロック信号を示したタイミングチャートである。図６Ａで示されたように、４相クロック信号内のクロック信号ＣＬＫＩ、ＣＬＫＱ、ＣＬＫＩＢおよびＣＬＫＱＢは、デューティ比が２５％であり、位相がそれぞれ９０度ずつ異なる。
【００３１】
なお、４相クロック信号は、本直交ミキサ回路を有する受信回路のローカル発振器の発振信号であるＬＯ信号から生成される。ＬＯ信号の周期（ＬＯ周期）と各クロック信号の周期とが等しいとすると、各クロック信号では、デューティ比が２５％なので、ハイレベルとなる期間は、ＬＯ周期の１／４となる。
【００３２】
図５の説明に戻る。ＲＦ経路選択部１２は、４相クロック信号の状態に応じて、入力端子Ｉと出力端子Ｔ１〜Ｔ４との接続関係を切り替えて、入力端子Ｉに入力されたＲＦ信号に４相クロック信号内の各クロック信号を乗算した複数の信号を、出力端子Ｔ１〜Ｔ４から別々に出力することになる。より具体的には、ＲＦ経路選択部１２は、４相クロック信号の状態に応じて、入力端子Ｉを出力端子Ｔ１〜Ｔ４のいずれかに接続する。
【００３３】
ここで、ＲＦ信号に各クロック信号を乗算した複数の信号は、Ｉ信号およびＱ信号を有するＩＱ信号となる。なお、Ｉ信号およびＱ信号のそれぞれは、差動信号である。また、出力端子Ｔ１からＩ信号の正相信号が出力され、出力端子Ｔ２からＩ信号の逆相信号が出力され、出力端子Ｔ３からＱ信号の正相信号が出力され、出力端子Ｔ４からＱ信号の逆相信号が出力されるものとする。
【００３４】
ＩＦ経路選択部１３は、ＲＦ経路選択部１２の出力端子Ｔ１〜Ｔ４から出力されたＩＱ信号のそれぞれが入力される複数の入力端子と、複数の出力端子とを有する。
【００３５】
なお、この入力端子に入力されるＩＱ信号は、後述するように負荷容量Ｃ１１〜Ｃ１４で積分され、中間周波数（ＩＦ：Intermediate  Frequency）帯の信号に変換されている。以下、中間周波数帯の信号に変換されたＩＱ信号をＩＦ信号と称することもある。また、中間周波数帯の信号に変換されたＩ信号をＩＦ信号ＩＦ＿Ｉと称し、中間周波数帯の信号に変換されたＱ信号をＩＦ信号ＩＦ＿Ｑと称することもある。
【００３６】
本実施形態では、ＩＦ経路選択部１３の入力端子および出力端子は、４つずつあるとする。以下、ＩＦ経路選択部１３の入力端子のそれぞれを、入力端子ＩＦ＿Ｉ＋、ＩＦ＿Ｉ−、ＩＦ＿Ｑ＋およびＩＦ＿Ｑ−と称し、ＩＦ経路選択部１３の出力端子のそれぞれを、出力端子Ｐ１〜Ｐ４と称することもある。
【００３７】
なお、入力端子ＩＦ＿Ｉ＋は、ＲＦ経路選択部１２の出力端子Ｔ１と接続され、入力端子ＩＦ＿Ｉ−は、ＲＦ経路選択部１２の出力端子Ｔ２と接続され、入力端子ＩＦ＿Ｑ＋は、ＲＦ経路選択部１２の出力端子Ｔ３と接続され、入力端子ＩＦ＿Ｑ−は、ＲＦ経路選択部１２の出力端子Ｔ４と接続されている。
【００３８】
また、ＩＦ経路選択部１３には、自身の入力端子および出力端子の接続関係を切り替える選択信号Ｓが入力される。選択信号の状態の数は、ＩＦ経路選択部１３の出力端子の数と等しいとする。したがって、ＩＦ経路選択部１３の出力端子は４つあるので、選択信号の状態も４つあることになる。
【００３９】
選択信号の状態は、予め定められた順番で遷移することが望ましい。また、選択信号の状態は、一定の時間間隔で遷移することが望ましい。さらに、選択信号Ｓの周波数は、ＩＦ経路選択部１３の入力端子に入力されるＩＦ信号の周波数以下であることが望ましく、ＩＦ信号の周波数と等しいことがより望ましい。
【００４０】
以下では、選択信号Ｓは、４相クロック信号と同様に、複数の信号が同時にハイレベルになることがない４つの２値信号である個別選択信号Ｓ１〜Ｓ４を有するものとする。以下、選択信号Ｓを、選択信号Ｓ＝（Ｓ１，Ｓ２，Ｓ３，Ｓ４）と称することもある。
【００４１】
図６Ｂは、選択信号Ｓを示したタイミングチャートである。図６Ｂで示されたように、選択信号Ｓ内の個別選択信号Ｓ１〜Ｓ４は、図６Ａで示したクロック信号と同様に、デューティ比が２５％であり、位相がそれぞれ９０度ずつ異なる。なお、個別選択信号の周波数は、クロック信号の周波数とは異なる。
【００４２】
図５の説明に戻る。ＩＦ経路選択部１３は、選択信号Ｓの状態に応じて、自身の入力端子および出力端子の接続関係を切り替えて、各入力端子に入力されたＩＦ信号を、その入力端子と接続された出力端子から出力する。より具体的には、ＩＦ経路選択部１３は、選択信号の状態に応じて、自身の入力端子のそれぞれを、自身の出力端子のいずれかと重複なく接続する。
【００４３】
負荷抵抗Ｒ１１〜Ｒ１４は、ＩＦ経路選択部１３の出力端子と接続された負荷であり、ＩＱ信号を電圧信号に変換するための負荷である。
【００４４】
本実施形態では、負荷抵抗Ｒ１１〜Ｒ１４のそれぞれの一方の端は、ＩＦ経路選択部１３の出力端子Ｐ１〜Ｐ４のいずれかと重複なく接続されている。なお、図５では、負荷抵抗Ｒ１１が出力端子Ｐ１に接続され、負荷抵抗Ｒ１２が出力端子Ｐ２に接続され、負荷抵抗Ｒ１３が出力端子Ｐ３に接続され、負荷抵抗Ｒ１４が出力端子Ｐ４に接続されている。また、負荷抵抗Ｒ１１〜Ｒ１４の他方の端は、電源端子と接続されている。
【００４５】
負荷容量Ｃ１１〜Ｃ１４は、ＲＦ経路選択部１２の出力端子と接続された負荷であり、ＩＦ信号を平滑化するための負荷である。
【００４６】
負荷容量Ｃ１１〜Ｃ１４のそれぞれの一方の端は、ＲＦ経路選択部１２の出力端子のいずれかと重複なく接続されている。なお、図５では、負荷容量Ｃ１１が入力端子ＩＦ＿Ｉ＋に接続され、負荷容量Ｃ１２が入力端子ＩＦ＿Ｉ−に接続され、負荷容量Ｃ１３が入力端子ＩＦ＿Ｑ＋に接続され、負荷容量Ｃ１４が入力端子ＩＦ＿Ｑ−に接続されている。また、負荷容量Ｃ１１〜Ｃ１４の他方の端は、電源端子と接続されている。
【００４７】
また、負荷容量Ｃ１１〜Ｃ１４は、ＩＦ経路選択部１３を介して、負荷抵抗Ｒ１１〜Ｒ１４に並列に接続されている。このため、負荷容量Ｃ１１〜Ｃ１４および負荷抵抗Ｒ１１〜Ｒ１４は、ＬＰＦ（低域通過型フィルタ：Low-Pass  Filter）を形成している。
【００４８】
なお、ＲＦ経路選択部１２が第１経路選択部に対応し、ＩＦ経路選択部１３が第２経路選択部に対応する。負荷容量Ｃ１１〜Ｃ１４は、第１負荷部を構成し、負荷抵抗Ｒ１１〜Ｒ１４は、第２負荷部を構成する。ここで、負荷抵抗Ｒ１１〜Ｒ１４のそれぞれは、ＩＦ経路選択部１３の出力端子Ｐ１〜Ｐ４のいずれかが重複なく接続されているので、第２負荷部は、出力端子Ｐ１〜Ｐ４のそれぞれに接続された複数の負荷を有することになる。
【００４９】
また、入力端子Ｉは、第１入力端子に対応し、入力端子ＩＦ＿Ｉ＋、ＩＦ＿Ｉ−、ＩＦ＿Ｑ＋およびＩＦ＿Ｑ−は、第２入力端子に対応し、出力端子Ｔ１〜Ｔ４は、第１出力端子に対応し、出力端子Ｐ１〜Ｐ４は、第２出力端子に対応する。そして、電圧電流変換部１１に入力されるＲＦ信号が第１信号に対応し、クロック信号ＣＬＫＩ、ＣＬＫＱ、ＣＬＫＩＢおよびＣＬＫＱＢが第２信号に対応し、４相クロック信号が信号群に対応し、ＩＱ信号が第３信号に対応し、選択信号Ｓが第４信号に対応する。
【００５０】
次に、本実施形態の直交ミキサ回路の動作を説明する。なお、４相クロック信号は、図６Ａで示した信号であるとし、選択信号Ｓは、図６Ｂで示した信号であるとする。
【００５１】
先ず、ＲＦ信号が電圧電流変換部１１に入力される。電圧電流変換部１１は、そのＲＦ信号を電流信号に変換してＲＦ経路選択部１２の入力端子Ｉに入力する。
【００５２】
ＲＦ経路選択部１２は、４相クロック信号の状態に応じて、入力端子Ｉを、ＲＦ経路選択部１２の出力端子Ｔ１〜Ｔ４のいずれかに接続して、ＩＱ信号を負荷容量Ｃ１１〜Ｃ１４に時分割して出力する。
【００５３】
具体的には、クロック信号ＣＬＫＩがハイレベルのときには、ＲＦ経路選択部１２は、入力端子Ｉを出力端子Ｔ１に接続して、ＩＱ信号を負荷容量Ｃ１１に出力する。クロック信号ＣＬＫＱがハイレベルにあるときには、ＲＦ経路選択部１２は、入力端子Ｉを出力端子Ｔ２に接続して、ＩＱ信号を負荷容量Ｃ１３に出力する。クロック信号ＣＬＫＩＢがハイレベルにあるときには、ＲＦ経路選択部１２は、入力端子Ｉを出力端子Ｔ３に接続して、ＩＱ信号を負荷容量Ｃ１２に出力する。そして、クロック信号ＣＬＫＱＢがハイレベルにあるときは、ＲＦ経路選択部１２は、入力端子Ｉを出力端子Ｔ４に接続して、ＩＱ信号を負荷容量Ｃ１４に出力する。これにより、ＩＱ信号は、負荷容量Ｃ１１〜Ｃ１４にて積分され、ＲＦ信号が周波数変換されたＩＦ信号としてＩＦ経路選択部１３に入力されることになる。
【００５４】
ＩＦ信号は、ＩＦ経路選択部１３にて負荷容量Ｃ１１〜Ｃ１４と接続された負荷抵抗Ｒ１１〜Ｒ１４によって電圧信号に変換されて、負荷容量Ｃ１１〜Ｃ１４とＩＦ経路選択部１３との間から、アンプなどの後段の回路（図示せず）に出力される。
【００５５】
また、ＩＦ経路選択部１３は、選択信号Ｓの状態に応じて、自身の入力端子および出力端子の接続関係を切り替えて、負荷容量Ｃ１１〜Ｃ１４と負荷抵抗Ｒ１１〜Ｒ１４の接続関係を切り替える。
【００５６】
図７Ａ、図７Ｂ、図７Ｃおよび図７Ｄは、ＩＦ経路選択部１３のより詳細な動作を説明するための図である。
【００５７】
個別選択信号Ｓ１がハイレベルの区間では、図７Ａで示したように、ＩＦ経路選択部１３は、負荷容量Ｃ１１を負荷抵抗Ｒ１１に接続し、負荷容量Ｃ１２を負荷抵抗Ｒ１２に接続し、負荷容量Ｃ１３を負荷抵抗Ｒ１３に接続し、負荷容量Ｃ１４を負荷抵抗Ｒ１４に接続する。
【００５８】
個別選択信号Ｓ２がハイレベルの区間では、図７Ｂで示したように、ＩＦ経路選択部１３は、負荷容量Ｃ１１を負荷抵抗Ｒ１４に接続し、負荷容量Ｃ１２を負荷抵抗Ｒ１３に接続し、負荷容量Ｃ１３を負荷抵抗Ｒ１１に接続し、負荷容量Ｃ１４を負荷抵抗Ｒ１２に接続する。
【００５９】
個別選択信号Ｓ３がハイレベルの区間では、図７Ｃで示したように、ＩＦ経路選択部１３は、負荷容量Ｃ１１を負荷抵抗Ｒ１２に接続し、負荷容量Ｃ１２を負荷抵抗Ｒ１１に接続し、負荷容量Ｃ１３を負荷抵抗Ｒ１４に接続し、負荷容量Ｃ１４を負荷抵抗Ｒ１３に接続する。
【００６０】
個別選択信号Ｓ４がハイレベルの区間では、図７Ｄで示したように、ＩＦ経路選択部１３は、負荷容量Ｃ１１を負荷抵抗Ｒ１３に接続し、負荷容量Ｃ１２を負荷抵抗Ｒ１４に接続し、負荷容量Ｃ１３を負荷抵抗Ｒ１２に接続し、負荷容量Ｃ１４を負荷抵抗Ｒ１１に接続する。
【００６１】
図８は、ＩＦ経路選択部１３の入力端子に入力されるＩＦ信号の信号波形と、ＩＦ経路選択部１３の出力端子から出力されるＩＦ信号の信号波形とを示した図である。なお、図８では、選択信号Ｓの周期がＩＦ信号の周期と等しいとしている。
【００６２】
図８の上段には、負荷容量Ｃ１１が接続されている入力端子ＩＦ＿Ｉ＋における信号波形（太実線）と、負荷容量Ｃ１３が接続されている入力端子ＩＦ＿Ｑ＋における信号波形（太点線）とが示されている。また、図８の下段には、負荷抵抗Ｒ１１が接続される出力端子Ｐ１における信号波形（太実線）と、負荷抵抗Ｒ１３が接続される出力端子Ｐ３における信号波形（太点線）とが示されている。
【００６３】
図８で示されたように、ＩＦ経路選択部１３は、ＩＦ信号を選択信号Ｓに基づいて変調（アップコンバージョン）する機能を有しており、出力端子Ｐ１〜Ｐ４からは、ＩＦ信号が選択信号Ｓの２倍（つまり、元のＩＦ信号の２倍）の周波数に変換されて出力される。
【００６４】
以上の動作が繰り返されることにより、負荷容量Ｃ１１〜Ｃ１４のそれぞれが、負荷抵抗Ｒ１１〜Ｒ１４の全てに時分割して接続されることになる。これにより、負荷抵抗Ｒ１１〜Ｒ１４のばらつきによって生じるＩＦ信号の振幅誤差および位相誤差が、負荷容量Ｃ１１〜Ｃ１４によって時間的に平均化され、振幅誤差および位相誤差のないＩＦ信号が得られる。
【００６５】
次に、電圧電流変換部１１の具体的な構成について説明する。
【００６６】
図９は、電圧電流変換部１１の構成の一例を示した回路図である。図９において、電圧電流変換部１１は、容量素子Ｃ５１およびＣ５２と、抵抗素子Ｒ５１およびＲ５２と、ＰＭＯＳトランジスタＭＰ５１と、ＮＭＯＳトランジスタＭＮ５１とを有する。
【００６７】
ＮＭＯＳトランジスタＭＮ５１およびＰＭＯＳトランジスタＭＰ５１は、ＣＭＯＳトランジスタを構成し、ゲートに入力される入力電圧の値に応じて、互いに相補的に駆動段と負荷段の役割を担っている。また、ＰＭＯＳトランジスタＭＰ５１のゲートには、抵抗素子Ｒ５１を介してバイアス電圧ＶＢＰが印加され、ＮＭＯＳトランジスタＭＮ５１のゲートには、抵抗素子Ｒ５２を介してバイアス電圧ＶＢＮが印加されている。
【００６８】
電圧電流変換部１１に入力されたＲＦ信号は、２つに分岐され、その分岐されたＲＦ信号の一方は、容量素子Ｃ５１にて直流成分が除去されてＰＭＯＳトランジスタＭＰ５１のゲートに入力され、ＲＦ信号の他方は、容量素子Ｃ５２にて直流成分が除去されてＮＭＯＳトランジスタＭＰ５２のゲートに入力される。これにより、ＮＭＯＳトランジスタＭＮ５１およびＰＭＯＳトランジスタＭＰ５１のドレインから、ＲＦ信号の値に比例した値の電流が出力される。したがって、ＲＦ信号が電流信号に変換されて出力されることになる。
【００６９】
次に、４相クロック信号を生成する回路の具体的な構成について説明する。
【００７０】
なお、ローカル発振器のＬＯ信号から、デューティ比が５０％であり、位相が互いに９０度ずつ異なるローカル信号ＬＯ＿Ｉ、ＬＯ＿Ｑ、ＬＯ＿ＩＢおよびＬＯ＿ＱＢを有する４相ローカル信号が生成され、その４相ローカル信号から４相クロック信号が生成される。
【００７１】
図１０Ａおよび図１０Ｂは、４相ローカル信号を生成する第１の生成回路の構成の一例を示した回路図である。
【００７２】
図１０Ａでは、第１の生成回路は、遅延型フリップフロップ（ＤＦＦ：D-type  Flip  Flop）６１および６２を有する。
【００７３】
遅延型フリップフロップ６１および６２のそれぞれには、４相ローカル信号の２倍の周波数で発振しているＬＯ信号が入力される。遅延型フリップフロップ６１および６２のそれぞれは、ＬＯ信号を１／２に分周してローカル信号ＬＯ＿Ｉ、ＬＯ＿Ｑ、ＬＯ＿ＩＢおよびＬＯ＿ＱＢとして出力する。
【００７４】
図１０Ｂでは、第１の生成回路は、ポリフェーズフィルタ６３を用いて、４相ローカル信号と同じ周波数のＬＯ信号を、９０度ずつ位相回転させて、ローカル信号ＬＯ＿Ｉ、ＬＯ＿Ｑ、ＬＯ＿ＩＢおよびＬＯ＿ＱＢとして出力する。
【００７５】
図１０Ｃは、４相ローカル信号から４相クロック信号を生成する第２の生成回路の構成の一例を示した回路図である。
【００７６】
図１０Ｃにおいて、第２の生成回路は、４つの論理積回路からなる論理積部６４を有する。論理積部６４は、ローカル信号ＬＯ＿Ｉ、ＬＯ＿Ｑ、ＬＯ＿ＩＢおよびＬＯ＿ＱＢから２つの信号を選択する組み合わせごとに論理積を算出することで、クロック信号ＣＬＫＩ、ＣＬＫＱ、ＣＬＫＩＢおよびＣＬＫＱＢを生成する。
【００７７】
より具体的には、論理積部６４は、ローカル信号ＬＯ＿ＱＢおよびＬＯ＿Ｉの論理積を算出してクロック信号ＣＬＫＩを生成し、ローカル信号ＬＯ＿ＩおよびＬＯ＿Ｑの論理積を算出してクロック信号ＣＬＫＱを生成し、ローカル信号ＬＯ＿ＱおよびＬＯ＿ＩＢの論理積を算出してクロック信号ＣＬＫＩＢを生成し、ローカル信号ＬＯ＿ＩＢおよびＬＯ＿ＱＢの論理積を算出して、クロック信号ＣＬＫＱＢを生成する。
【００７８】
次に、選択信号Ｓを生成する第３の生成回路の具体的な構成について説明する。
【００７９】
選択信号Ｓ内の各個別選択信号は、４相クロック信号内の各クロック信号と周波数は異なっているが、それ以外の基本的な特徴は一致する。したがって、選択信号Ｓは、図１０Ａ〜図１０Ｃで説明した第１の生成回路および第２の生成回路と同様な回路を用いて生成することができる。なお、選択信号Ｓを生成する場合、ＬＯ信号の周波数は、選択信号Ｓの周波数に応じて決定される。
【００８０】
また、第３の生成回路では、図１０Ｃで示した回路の代わりに、図１０Ｄで示した回路を用いてもよい。
【００８１】
図１０Ｄでは、発振信号の代わりに、直交復調後のＩＦ信号ＩＦ＿ＩおよびＩＦ＿Ｑを用いることで、ＩＦ信号ＩＦ＿ＩおよびＩＦ＿Ｑに依存した周波数および位相の選択信号を生成している。なお、図１０Ｄで示した第３の生成回路では、論理積部６４の前段に、ＩＦ信号ＩＦ＿ＩおよびＩＦ＿Ｑのそれぞれを増幅する増幅器６５および６６が設けられている。なお、論理積部６４の代わりに２ビットの計数回路などが用いられてもよい。
【００８２】
以上説明した第１〜第３の生成回路は、直交ミキサ回路とは別体としたが、直交ミキサ回路に備わっていてもよい。
【００８３】
次に、ＩＦ経路選択部１３の具体的な構成について説明する。
【００８４】
図１１Ａは、ＩＦ経路選択部１３の構成の一例を示した回路図である。図１１Ａにおいて、ＩＦ経路選択部１３は、マルチプレクサ回路である選択回路（図１１Ａ中のＳＥＬ４）７１〜７４を有する。
【００８５】
選択回路７１〜７４のそれぞれの入力端子は、ＩＦ経路選択部１３の全ての入力端子と接続され、選択回路７１〜７４のそれぞれの出力端子は、ＩＦ経路選択部１３の出力端子のいずれか１つと重複なく接続されている。また、選択回路７１〜７４のそれぞれには、選択信号Ｓが入力される。
【００８６】
選択回路７１〜７４のそれぞれは、選択信号Ｓの状態に応じて、ＩＦ経路選択部１３の入力端子のいずれかを、自回路と接続されたＩＦ経路選択部１３の出力端子に接続する。ここで、選択信号Ｓの同一の状態では、選択回路７１〜７４は、別々の入力端子を出力端子と接続する。
【００８７】
以下、入力端子と出力端子の接続関係を、（Ａ１，Ａ２，Ａ３，Ａ４）＝（Ｂ１，Ｂ２，Ｂ３，Ｂ４）で表すとする。これは、入力端子Ａ１および出力端子Ｂ１が接続され、入力端子Ａ２および出力端子Ｂ２が接続され、入力端子Ａ３および出力端子Ｂ３が接続され、入力端子Ａ４および出力端子Ｂ４が接続されることを表す。
【００８８】
この表記では、個別選択信号Ｓ１がハイレベルの場合、（ＩＦ＿Ｉ＋，ＩＦ＿Ｉ−，ＩＦ＿Ｑ＋，ＩＦ＿Ｑ−）＝（Ｐ１，Ｐ２，Ｐ３，Ｐ４）となり、個別選択信号Ｓ２がハイレベルの場合、（ＩＦ＿Ｉ＋，ＩＦ＿Ｉ−，ＩＦ＿Ｑ＋，ＩＦ＿Ｑ−）＝（Ｐ２，Ｐ３，Ｐ４，Ｐ１）となり、個別選択信号Ｓ３がハイレベルの場合、（ＩＦ＿Ｉ＋，ＩＦ＿Ｉ−，ＩＦ＿Ｑ＋，ＩＦ＿Ｑ−）＝（Ｐ３，Ｐ４，Ｐ１，Ｐ２）となり、個別選択信号Ｓ４がハイレベルの場合、（ＩＦ＿Ｉ＋，ＩＦ＿Ｉ−，ＩＦ＿Ｑ＋，ＩＦ＿Ｑ−）＝（Ｐ４，Ｐ１，Ｐ２，Ｐ３）となる。
【００８９】
図１１Ｂは、選択回路の具体的な構成を示した回路図である。図１１Ｂにおいて、選択回路は、開閉素子７５〜７８を有する。開閉素子７５〜７８のそれぞれは、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを組み合わせたトランスミッションゲートを用いて構成される。
【００９０】
開閉素子７５〜７８の入力端子Ａ〜Ｄは、ＩＦ経路選択部１３の入力端子のいずれかと重複なく接続される。開閉素子７５〜７８の出力端子Ｙは、共通化され、選択回路の出力端子と接続される。また、開閉素子７５〜７８の制御端子（ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのゲート）には、個別選択信号Ｓ１〜Ｓ４のいずれかが重複なく入力される。
【００９１】
開閉素子７５〜７８は、その入力された個別選択信号がハイレベルのとき、開状態となり、自素子に接続されているＩＦ経路選択部１３の入力端子を、選択回路の出力端子とを接続する。
【００９２】
なお、選択回路は、ＮＭＯＳトランジスタまたはＰＭＯＳトランジスタからなる開閉素子を用いて構成されてもよい。また、なお、ＲＦ経路選択部１２は、ＩＦ経路選択部１３と同様に、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ、または、その両方を有する開閉素子を用いて構成することができる。
【００９３】
本実施形態によれば、電圧電流変換部１１は、電圧信号であるＲＦ信号を電流信号に変換して出力する。ＲＦ経路選択部１２は、４相クロック信号の状態に応じて、自身の入力端子を、自身の出力端子のいずれかに接続して、ＲＦ信号に４相クロック信号内のクロック信号のそれぞれを乗算した複数のＩＦ信号を自身の出力端子から別々に出力する。ＩＦ経路選択部１３は、選択信号Ｓに応じて、自身の入力端子および出力端子の接続関係を切り替えて、自身の各入力端子に入力されたＩＦ信号を、その入力端子と接続された自身の出力端子から出力する。負荷容量Ｃ１１〜Ｃ１４は、ＲＦ経路選択部１２の出力端子と接続され、ＩＦ信号を平滑化する。負荷抵抗Ｒ１１〜Ｒ１４は、ＩＦ経路選択部の出力端子と接続され、ＩＦ信号を電圧信号に変換する。
【００９４】
この場合、ＩＦ信号を電圧信号に変換する負荷抵抗Ｒ１１〜Ｒ１４が接続された出力端子Ｐ１〜Ｐ４との接続関係が、選択信号に応じて切り替えられる。このため、ＩＦ信号を負荷抵抗Ｒ１１〜Ｒ１４のそれぞれに時分割して入力することが可能になるので、負荷抵抗Ｒ１１〜Ｒ１４のばらつきが原因で発生するＩＦ信号の位相誤差および振幅誤差を平均化させることが可能になる。よって、ＩＦ信号の位相誤差および振幅誤差を補償することが可能になる。また、位相誤差および振幅誤差を検出したり、負荷抵抗Ｒ１１〜Ｒ１４の値を調整したりする必要がないので、補償システムや負荷抵抗Ｒ１１〜Ｒ１４の可変機能を設ける必要がない。したがって、回路の複雑化を軽減しつつ、振幅誤差や位相誤差を補償することが可能になる。
【００９５】
なお、従来の直交ミキサ回路に対して新たに追加される回路は、ＩＦ経路選択部１３だけであり、ＩＦ経路選択部１３は、簡易な計数回路や選択回路などのデジタル回路を用いて構成することができる。また、それらのデジタル回路は微細ＣＭＯＳトランジスタなどを用いて構成することができるので、新たに追加される回路を非常に小さな面積で構成することが可能になる。したがって、位相誤差および振幅誤差を補償するための面積増加を非常に小さくすることができる。
【００９６】
さらに、新たに追加される回路の消費電流は、選択信号Ｓや４相クロック信号の状態が切り替わる瞬間に流れる貫通電流のみである。また、その新たに追加される回路には、微細ＣＭＯＳトランジスタを用いることができるので、その貫通電流を非常に小さくすることができる。したがって、位相誤差および振幅誤差を補償するための消費電力を非常に小さくすることができる。
【００９７】
また、本実施形態では、ＲＦ経路選択部１２の出力端子および４相クロック信号の状態は、４つずつある。この場合、本ミキサ回路を、差動信号であるＩ信号およびＱ信号を生成する直交ミキサ回路として用いることが可能になる。
【００９８】
また、本実施形態では、４相クロック信号は、デューティ比が２５％であり、位相がそれぞれ９０度ずつ異なる２値信号、または、当該２値信号の反転信号である。
【００９９】
この場合、Ｉ信号用の電圧電流変換部１１とＱ信号用の電圧電流変換部とを共有化しつつ、Ｉ信号およびＱ信号を正確に生成することが可能になる。
【０１００】
また、本実施形態では、選択信号の状態の数は、ＩＦ経路選択部１３の出力端子の数と等しい。第２負荷部は、ＩＦ経路選択部１３の出力端子のそれぞれに接続された複数の負荷抵抗Ｒ１１〜Ｒ１４を有する。また、ＩＦ経路選択部１３は、選択信号の状態に応じて、ＩＦ経路選択部１３の入力端子のそれぞれを、ＩＦ経路選択部１３の出力端子と重複なく接続する。
【０１０１】
この場合、ＲＦ経路選択部１２の出力端子を全ての負荷抵抗Ｒ１１〜Ｒ１４に時分割して接続することが可能になり、負荷抵抗Ｒ１１〜Ｒ１４のばらつきが原因で発生する位相誤差および振幅誤差をより正確に補償することが可能になる。
【０１０２】
また、本実施形態では、選択信号の状態は、予め定められた順番に遷移する。この場合、周期的な信号を選択信号として用いることが可能になり、容易に負荷抵抗Ｒ１１〜Ｒ１４のばらつきの影響を補償することが可能になる。
【０１０３】
また、本実施形態では、選択信号の状態は、一定時間間隔で遷移する。この場合、ＲＦ経路選択部１２の出力端子を全ての負荷抵抗Ｒ１１〜Ｒ１４のそれぞれに等しい時間接続することが可能になり、負荷抵抗Ｒ１１〜Ｒ１４のばらつきが原因で発生する位相誤差および振幅誤差をより正確に補償することが可能になる。
【０１０４】
また、本実施形態では、第１負荷部は、負荷容量Ｃ１１〜Ｃ１４を含む。この場合、負荷容量Ｃ１１〜Ｃ１４と負荷抵抗Ｒ１１〜Ｒ１４がＬＰＦを形成することになり、ＩＦ信号をそのＬＰＦに常時接続されることが可能になる。このため、図８で示したように、ＩＦ信号の信号波形を連続させることが可能になるので、前置フィルタが不要となる。
【０１０５】
また、本実施形態では、選択信号Ｓの周波数は、ＩＦ経路選択部１３に入力されるＩＦ信号の周波数以下である。この場合、ＩＦ信号の一周期の間に、そのＩＦ信号を負荷抵抗Ｒ１１〜Ｒ１４の全てに入力することが可能になり、負荷抵抗Ｒ１１〜Ｒ１４のばらつきが原因で発生する位相誤差および振幅誤差をより正確に補償することが可能になる。
【０１０６】
なお、本実施形態では、負荷容量Ｃ１１〜Ｃ１４のばらつきの影響を補償することはできない。しかしながら、容量のばらつきは、一般的にトランジスタなどの抵抗素子のばらつきに比べて非常に小さいので、負荷容量Ｃ１１〜Ｃ１４のばらつきの影響は無視することができる。
【０１０７】
また、本実施の形態では、４個の負荷抵抗を用いたが、５個以上の負荷抵抗を用意してもよい。この場合、用意された負荷抵抗のうちの４個の負荷抵抗をランダムまたは予め定められた規則で選択して用いる。このとき、ＩＦ経路選択部１３の出力端子や選択信号Ｓの状態の数は、負荷抵抗の数に応じて増やす必要がある。
【０１０８】
また、本ミキサ回路は、ＲＦ信号の代わりに第１中間周波数の信号を入力することで、ベースバンドまたは第２中間周波数の信号を出力する用途に利用することもできるし、ベースバンドまたは中間周波数帯の信号を入力することで、ＲＦ信号を出力する用途に利用することもできる。
【０１０９】
さらに、本実施形態では、デューティ比が２５％のクロック信号を用いてＲＦ信号を周波数変換しているが、ローカル信号ＬＯ＿Ｉ、ＬＯ＿Ｑ、ＬＯ＿ＩＢおよびＬＯ＿ＱＢのように、デューティ比が５０％のクロック信号を用いても、負荷抵抗のばらつきを時間的に平均化するという効果を得ることは可能である。
【０１１０】
また、ローカル信号ＬＯ＿Ｉ、ＬＯ＿Ｑ、ＬＯ＿ＩＢおよびＬＯ＿ＱＢや、クロック信号ＣＬＫＩ、ＣＬＫＱ、ＣＬＫＩＢおよびＣＬＫＱＢの位相関係は、ＩＦ信号の周波数や発振信号ＬＯの周波数に応じて適宜反転させてもよい。
【０１１１】
また、選択信号Ｓの周期は、一定ではなく、時間の経過とともに変化してもよい。個別選択信号Ｓ１、Ｓ２、Ｓ３およびＳ４がハイレベルとなる期間は、全て等しい必要はなく、任意の時間比であってもよいし、時間とともに変化してもよい。この場合、選択信号Ｓの高調波が広帯域に拡散され、特定周波数に不要波の電力が集中するのを防ぐことが可能になる。
【０１１２】
さらに、選択信号Ｓの状態の状態に応じた負荷容量Ｃ１１〜Ｃ１４と負荷抵抗Ｒ１１〜Ｒ１４との接続関係は、図７Ａ〜図７Ｄで説明した接続関係に限らず適宜変更可能である。また、接続関係の切り替えの順番は、任意でよい。
【０１１３】
次に第２の実施形態について説明する。
【０１１４】
図１２は、本実施形態の第１の直交ミキサ回路を示した回路図である。図１２において、直交ミキサ回路は、図６と比較して、負荷抵抗Ｒ１１〜Ｒ１４の代わりに、負荷抵抗Ｒ８１およびＲ８２を有し、負荷容量Ｃ１１〜Ｃ１４の代わりに、負荷容量Ｃ８１およびＣ８２を有する点が異なる。
【０１１５】
負荷容量Ｃ８１およびＣ８２は、ＲＦ経路選択部１２の出力端子と接続される。より具体的には、負荷容量Ｃ８１は、ＩＦ信号ＩＦ＿Ｉの正相信号および逆相信号のそれぞれの信号線の間に設けられ、負荷容量Ｃ８２は、ＩＦ信号ＩＦ＿Ｑの正相信号および逆相信号のそれぞれの信号線の間に設けられる。
【０１１６】
負荷抵抗Ｒ８１およびＲ８２は、ＩＦ経路選択部１３の出力端子と接続される。より具体的には、負荷抵抗Ｒ８１は、出力端子Ｐ１およびＰ２と間に接続され、負荷抵抗Ｒ８２は出力端子Ｐ３およびＰ４と間に接続される。
【０１１７】
図１２では、ばらつきが発生する負荷抵抗は２個だけである。このため、ＩＦ経路選択部１３は、選択信号Ｓに応じて、入力端子ＩＦ＿Ｉ＋およびＩＦ＿Ｑ＋を、出力端子Ｐ１およびＰ３のいずれかに重複なく接続し、入力端子ＩＦ＿Ｉ−およびＩＦ＿Ｑ−を、出力端子Ｐ２およびＰ４のいずれかに重複なく接続すれば、負荷抵抗のばらつきに影響を抑制することができる。
【０１１８】
したがって、選択信号Ｓの状態は２つでよい。つまり、選択信号Ｓに含まれる個別選択信号は、個別選択信号Ｓ１およびＳ２の２つでよい。なお、ＩＦ経路選択部１３の入力端子および出力端子を常に接続するように構成する場合、デューティ比が５０％の２値信号およびその２値信号の反転信号を、個別選択信号Ｓ１およびＳ２として用いることができる。
【０１１９】
図１３Ａは、本実施形態におけるＩＦ経路選択部１３の具体的な構成の一例を示した回路図である。図１３Ａにおいて、ＩＦ経路選択部１３は、マルチプレクサ回路である選択回路（図１３Ａ中のＳＥＬ２）９１〜９４を有する。
【０１２０】
選択回路９１および９２の入力端子には、ＩＦ経路選択部１３の端子ＩＦ＿Ｉ＋およびＩＦ＿Ｑ＋が接続され、選択回路９３および９４の入力端子には、ＲＦ経路選択部１２の入力端子ＩＦ＿Ｉ−およびＩＦ＿Ｑ−が接続される。また、選択回路９１の出力端子には、ＩＦ経路選択部１３の出力端子Ｐ１が接続され、選択回路９２の出力端子には、ＩＦ経路選択部１３の出力端子Ｐ３が接続され、選択回路９３の出力端子には、ＩＦ経路選択部１３の出力端子Ｐ２が接続され、選択回路９４の出力端子には、ＩＦ経路選択部１３の出力端子Ｐ４が接続される。そして、選択回路９１〜９４のそれぞれには、選択信号Ｓが入力される。
【０１２１】
選択回路９１〜９４のそれぞれは、選択信号Ｓの状態に応じて、自回路と接続されたＩＦ経路選択部１３の入力端子のいずれかを、自回路と接続されたＩＦ経路選択部１３の出力端子に接続する。ここで、選択信号Ｓの同一の状態では、選択回路９１〜９４は、別々の入力端子を出力端子と接続する。
【０１２２】
例えば、個別選択信号Ｓ１がハイレベルの場合、選択回路９１は、入力端子ＩＦ＿Ｉ＋を出力端子Ｐ１に接続し、選択回路９２は、入力端子ＩＦ＿Ｑ＋を出力端子Ｐ３に接続し、選択回路９３は、入力端子ＩＦ＿Ｉ−を出力端子Ｐ２に接続し、選択回路９４は、入力端子ＩＦ＿Ｑ−を出力端子Ｐ４に接続する。
【０１２３】
一方、個別選択信号Ｓ２がハイレベルの場合、選択回路９１は、入力端子ＩＦ＿Ｑ＋を出力端子Ｐ１に接続し、選択回路９２は、入力端子ＩＦ＿Ｉ＋を出力端子Ｐ３に接続し、選択回路９３は、入力端子ＩＦ＿Ｑ−を出力端子Ｐ２に接続し、選択回路９４は、入力端子ＩＦ＿Ｉ−を出力端子Ｐ４に接続する。
【０１２４】
図１３Ｂは、図１３Ａで示したＩＦ経路選択部１３の選択回路の具体的な構成を示した回路図である。図１３Ｂにおいて、選択回路は、開閉素子９５および９６を有する。開閉素子９５および９６のそれぞれは、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを組み合わせたトランスミッションゲートを用いて構成される。
【０１２５】
開閉素子９５および９６の入力端子ＥおよびＦは、選択回路の入力端子のいずれかと重複なく接続される。開閉素子９５および９６の出力端子Ｚは、共通化され、選択回路の出力端子と接続される。また、開閉素子９５および９６の制御端子には、個別選択信号Ｓ１およびＳ２のいずれかが入力される。開閉素子９５および９６は、その入力された個別選択信号がハイレベルのとき、開状態となる。
【０１２６】
上記の構成を備えることで、負荷抵抗および負荷容量の数を少なくすることが可能になるため、直交ミキサ回路の面積およびコストを低く抑えることが可能になる。
【０１２７】
なお、負荷容量は、図５と同様に、信号線との接地点との間に接続されてもよい。この場合、負荷容量の数は４つ必要となる。また、信号線と接地点との間に接続された容量素子と、信号線間に接続された容量素子とを負荷容量として用いてもよい。
【０１２８】
図１４は、本実施形態の第２の直交ミキサ回路を示した回路図である。図１４において、直交ミキサ回路は、図１２と比較して、負荷抵抗Ｒ８１およびＲ８２の代わりに、負荷抵抗Ｒ１０１を有する。
【０１２９】
負荷抵抗Ｒ１０１の一端は、出力端子Ｐ１およびＰ３に接続され、負荷抵抗Ｒ１０１の他端は、出力端子Ｐ２およびＰ４と接続される。
【０１３０】
図１４では、ＩＦ経路選択部１３は、選択信号Ｓに応じて、負荷抵抗Ｒ１０１が負荷容量Ｃ８１またはＣ８２と並列に接続するように、ＲＦ経路選択部１２の出力端子とＩＦ経路選択部１３の出力端子との接続関係を切り替える。
【０１３１】
負荷抵抗Ｒ１０１が負荷容量Ｃ８１と並列に接続されているときは、ＩＦ信号ＩＦ＿Ｑが負荷容量Ｃ８２に保持された電圧値となり、負荷抵抗Ｒ１０１が負荷容量Ｃ８２と並列に接続されているときは、ＩＦ信号Ｆ＿Ｉが負荷容量Ｃ８１に保持された電圧値となる。
【０１３２】
以上により、負荷抵抗が１つでよくなるので、直交ミキサ回路の回路構成を単純化することが可能になる。しかしながら、ＩＦ経路選択部１３は離散時間処理を行う必要がある。
【０１３３】
一般に、離散時間処理回路に入力される入力信号の信号帯域は、標本化周波数の二分の一以下に制限される必要がある。このため、直交ミキサ回路には、帯域制限のための前置フィルタが必要となる。
【０１３４】
次に第３の実施形態について説明する。
【０１３５】
図１５は、本実施形態の直交ミキサ回路の構成を示した回路図である。図１５において、直交ミキサ回路は、図５と比較して、電圧電流変換部１１の代わりに、電圧電流変換部１１１を有し、ＲＦ経路選択部１２の代わりに、ＲＦ経路選択部１１２を有する。なお、電圧電流変換部１１１およびＲＦ経路選択部１１２は、差動構成を有している点が電圧電流変換部１１およびＲＦ経路選択部１２と異なる。
【０１３６】
電圧電流変換部１１１には、差動電圧信号であるＲＦ信号が入力される。電圧電流変換部１１１は、その差動信号であるＲＦ信号を電流信号に変換して自身の出力端子から出力する。
【０１３７】
ＲＦ経路選択部１１２は、電圧電流変換部１１から出力されたＲＦ信号が入力される入力端子Ｉ１およびＩ２と、複数の出力端子とを有する。また、ＲＦ経路選択部１１２には、４相クロック信号が入力される。
【０１３８】
なお、入力端子Ｉ１には、ＲＦ信号の正相信号が入力され、入力端子Ｉ２には、ＲＦ信号の逆相信号が入力されるものとする。また、以下では、ＲＦ経路選択部１１２の出力端子は４つあるとし、その出力端子を、出力端子Ｕ１〜Ｕ４と称することもある。
【０１３９】
ＲＦ経路選択部１１２は、４相クロック信号の状態に応じて、入力端子Ｉ１および１１２Ｂを、出力端子Ｕ１〜Ｕ４のいずれか二つに別々に接続する。これにより、ＲＦ経路選択部１２は、ＲＦ信号に４相クロック信号内の各クロック信号を乗算した複数の信号を、出力端子Ｕ１〜Ｕ４から別々に出力することになる。
【０１４０】
具体的には、クロック信号ＣＬＫＩがハイレベルになるときには、ＲＦ経路選択部１１２は、入力端子Ｉ１を出力端子Ｕ１に接続し、入力端子Ｉ２を出力端子Ｕ２に接続する。また、クロック信号ＣＬＫＱがハイレベルになるときには、ＲＦ経路選択部１１２は、入力端子Ｉ１を出力端子Ｕ３に接続し、入力端子Ｉ２を出力端子Ｕ４に接続する。また、クロック信号ＣＬＫＩＢがハイレベルになるときには、ＲＦ経路選択部１１２は、入力端子Ｉ１を出力端子Ｕ２に接続し、入力端子Ｉ２を出力端子Ｕ１に接続する。そして、クロック信号ＣＬＫＱＢがハイレベルになるときには、ＲＦ経路選択部１１２は、入力端子Ｉ１を出力端子Ｕ４に接続し、入力端子Ｉ２を出力端子Ｕ３に接続する。
【０１４１】
本実施形態によれば、本直交ミキサ回路は、ダブルバランスミキサ回路として機能する。これにより、ＩＦ信号の偶数次歪や、ＲＦ信号やローカル信号ＬＯのフィードスルーを抑圧することができる。
【０１４２】
次に本発明の第４の実施形態について説明する。
【０１４３】
図１６は、本実施形態の直交ミキサ回路の構成を示した回路図である。図１６において、直交ミキサ回路は、図１５と比較して、第２負荷部をアクティブ負荷（能動負荷）１２１および１２２で実現した点が異なる。なお、アクティブ負荷１２１および１２２としては、電圧電流変換回路を用いている。
【０１４４】
図１５で示した直交ミキサ回路の周波数変換利得は、電圧電流変換部１１１の変換利得と負荷抵抗の積に比例する。しかしながら、一般的に、製造工程における負荷抵抗などのばらつきのために、この周波数変換利得を精度よく決めることは困難である。一方、図１６で示した直交ミキサ回路の周波数変換利得は、電圧電流変換部１１１の変換利得と、アクティブ負荷１２１および１２２として用いた電圧電流変換回路の変換利得の比に比例する。このため、本実施形態の直交ミキサ回路は、製造工程における負荷のばらつきに対してより優れた耐性を有する。
【０１４５】
次に本発明の第５の実施形態について説明する。
【０１４６】
図１７は、本実施形態の直交ミキサ回路の構成を示した回路図である。図１７において、直交ミキサ回路は、図１５と比較して、第２負荷部を２次ＬＰＦ１３１および１３２で実現し、第２のＩＦ経路選択部１３３と、第２の負荷容量Ｃ１３４〜Ｃ１３７とをさらに有する点が異なる。
【０１４７】
２次ＬＰＦ１３１および１３２は、トランスインピーダンスアンプを用いた２次の低域通過型フィルタであり、ＩＦ信号の予め定められたナイキスト周波数以上の高周波数帯域を減衰させて出力する。なお、２次ＬＰＦ１３１および１３２は、差動構成を有する。
【０１４８】
２次ＬＰＦ１３１は、直列に接続された電圧電流変換器１３８Ａ〜１３８Ｃを有する。最前段の電圧電流変換器１３８Ａの２つの入力端子は、ＩＦ経路選択部１３の出力端子Ｐ１およびＰ２のそれぞれに接続されている。また、電圧電流変換器１３８Ａおよび１３８Ｃの出力端子は、電圧電流変換器１３８Ａの入力端子に帰還接続されており、電圧電流変換器１３８Ｂの出力端子Ｑ１およびＱ２は、２次ＬＰＦ１３１の出力端子と兼用され、ＩＦ経路選択部１３３と接続される。
【０１４９】
また、２次ＬＰＦ１３２は、直列に接続された電圧電流変換器１３９Ａ〜１３９Ｃを有する。最前段の電圧電流変換器１３９Ａの２つの入力端子は、ＩＦ経路選択部１３の出力端子Ｐ３およびＰ４のそれぞれに接続されている。また、電圧電流変換器１３９Ａおよび１３９Ｃの出力端子は、電圧電流変換器１３９Ａの入力端子に帰還接続されており、電圧電流変換器１３９Ｂの出力端子Ｑ３およびＱ４は、２次ＬＰＦ１３２の出力端子と兼用され、ＩＦ経路選択部１３３と接続される。
【０１５０】
以上により、ＩＦ信号ＩＦ＿Ｉ内の高周波帯域は２次ＬＰＦ１３１にて減衰され、ＩＦ信号ＩＦ＿Ｑ内の高周波帯域は２次ＬＰＦ１３２にて減衰される。
【０１５１】
ＩＦ経路選択部１３３は、ＩＦ経路選択部１３から出力されたＩＦ信号が入力される複数の入力端子と、複数の出力端子とを有する。以下では、ＩＦ経路選択部１３３の入力端子および出力端子は、４つずつあるとする。以下、ＩＦ経路選択部１３の入力端子のそれぞれを、入力端子Ｖ１〜Ｖ４と称し、ＩＦ経路選択部１３３の出力端子のそれぞれを、出力端子ＩＦ＿Ｉ２＋、ＩＦ＿Ｉ２−、ＩＦ＿Ｑ２＋およびＩＦ＿Ｑ２−と称することもある。
【０１５２】
入力端子Ｖ１〜Ｖ４には、ＩＦ経路選択部１３から出力されたＩＦ信号のそれぞれが、２次ＬＰＦ１３１または１３２を介して入力される。
【０１５３】
ＩＦ経路選択部１３３は、選択信号Ｓに応じて、自身の入力端子および出力端子の接続関係を切り替えて、各入力端子に入力されたＩＦ信号を、その入力端子と接続された出力端子から出力する。より具体的には、ＩＦ経路選択部１３３は、選択信号Ｓの状態に応じて、自身の入力端子のそれぞれを、自身の出力端子と重複なく接続する。これにより、ＩＦ経路選択部１３３は、自身の各入力端子に入力されたＩＦ信号を、その入力端子と接続された自身の出力端子から出力することになる。
【０１５４】
負荷容量Ｃ１３４〜Ｃ１３７は、ＩＦ経路選択部１３３の出力端子と重複なく接続された負荷であり、ＩＦ信号を平滑化するための負荷である。なお、負荷容量Ｃ１３４〜Ｃ１３７を導入する理由は、２次ＬＰＦを用いてＩＦ信号を電圧信号に変換する場合、そのＩＦ信号を平滑化するのには、１つの経路につき２個の負荷容量が必要となるためである。
【０１５５】
図１８は、ＩＦ経路選択部１３３の構成の一例を示した回路図である。図１８において、ＩＦ経路選択部１３３は、図１１Ａで示したＩＦ経路選択部１３と同様に、マルチプレクサ回路である選択回路（図１１Ａ中のＳＥＬ４）１４１〜１４４を有する。
【０１５６】
選択回路１４１〜１４４のそれぞれの入力端子は、ＩＦ経路選択部１３３の全ての入力端子と接続され、選択回路１４１〜１４４のそれぞれの出力端子は、ＩＦ経路選択部１３３の出力端子のいずれか１つと重複なく接続されている。また、選択回路１４１〜１４４のそれぞれには、選択信号Ｓが入力される。
【０１５７】
入力端子と出力端子の接続関係は、個別選択信号Ｓ１がハイレベルの場合、（Ｖ１，Ｖ２，Ｖ３，Ｖ４）＝（ＩＦ＿Ｉ２＋，ＩＦ＿Ｑ２−，ＩＦ＿Ｑ２＋，ＩＦ＿Ｉ２−）となり、個別選択信号Ｓ２がハイレベルの場合、（Ｖ１，Ｖ２，Ｖ３，Ｖ４）＝（ＩＦ＿Ｉ２−，ＩＦ＿Ｉ２＋，ＩＦ＿Ｑ２−，ＩＦ＿Ｑ２＋）となり、個別選択信号Ｓ３がハイレベルの場合、（Ｖ１，Ｖ２，Ｖ３，Ｖ４）＝（ＩＦ＿Ｑ２＋，ＩＦ＿Ｉ２−，ＩＦ＿Ｉ２＋，ＩＦ＿Ｑ２−）となり、個別選択信号Ｓ４がハイレベルの場合、（Ｖ１，Ｖ２，Ｖ３，Ｖ４）＝（ＩＦ＿Ｑ２−，ＩＦ＿Ｑ２＋，ＩＦ＿Ｉ２−，ＩＦ＿Ｉ２＋）となる。
【０１５８】
なお、第２のＩＦ経路選択部１３３は第３経路選択部に対応し、第２の負荷容量Ｃ１３４〜Ｃ１３７は、第３負荷部を構成する。また、入力端子Ｖ１〜Ｖ４は、第３入力端子に対応し、出力端子ＩＦ＿Ｑ２＋、ＩＦ＿Ｉ２−、ＩＦ＿Ｉ２＋およびＩＦ＿Ｑ２−は、第４出力端子に対応する。
【０１５９】
本実施形態によれば、ＩＦ経路選択部１３３は、選択信号Ｓに応じて、自身の入力端子および出力端子の接続関係を切り替えて、各入力端子に入力されたＩＦ信号、その入力端子と接続された出力端子から出力する。負荷容量Ｃ１３４〜Ｃ１３７は、ＩＦ経路選択部１３３の出力端子に接続され、ＩＦ信号を平滑化する。
【０１６０】
この場合、ＩＦ経路選択部１３と１３３の間に挟まれた第１負荷部である２次ＬＰＦ１３１および１３２のばらつきの影響で生じるＩＱ信号の位相誤差および振幅誤差が、負荷容量Ｃ１１〜Ｃ１４と、負荷容量Ｃ１３４〜負荷容量Ｃ１３７とによって時間的に平均化される。これにより、その位相誤差および振幅誤差が補償される。
【０１６１】
また、ＩＦ経路選択部１３３は、ＩＦ経路選択部１３によって変調（アップコンバージョン）されたＩＦ信号を、復調（ダウンコンバージョン）し、元の信号と同じ周波数の信号を再生することができる。さらに、ＩＦ経路選択部１３および１３３にはさまれた２次ＬＰＦ１３１および１３２で発生したオフセットや低周波雑音は、ＩＦ経路選択部１３３において、選択信号Ｓによって変調（アップコンバージョン）される。
【０１６２】
このため、ＩＦ経路選択部１３３から出力されたＩＦ信号では、所望信号成分の周波数と、オフセットや低周波雑音などの非所望信号成分の周波数が重ならないため、非所望信号成分を簡易なフィルタなどで容易に抑圧することができる。したがって、本実施形態では、ばらつきの影響で発生するＩＱ信号の位相誤差および振幅誤差を補償することができるという効果に加えて、第２負荷部で発生するオフセットや低周波雑音による信号対雑音比の劣化を抑制することができるという効果がある。
【０１６３】
なお、本実施形態では、第２負荷部を２次ＬＰＦで実現したが、実際には、第２負荷部は、２次ＬＰＦに限らず、ＩＦ信号内の所定周波数帯域を減衰させて出力する一般的なフィルタ回路を有して構成されてもよい。例えば、第２負荷部は、帯域通過型フィルタ（ＢＰＦ：Band‐Pass  Filter）、複素ＢＰＦおよび帯域阻止フィルタなどを用いて構成されてもよい。
【０１６４】
次に本発明の第６の実施形態について説明する。
【０１６５】
図１９Ａは、本実施形態の直交ミキサ回路の構成を示した回路図である。図１９Ａで示した直交ミキサ回路は、図１７と比較して、第２負荷部を増幅器１５２および１５３で実現し、クロック経路選択部１５１を新たに追加した点が異なる。
【０１６６】
クロック経路選択部１５１は、選択信号Ｓに応じて、クロック信号ＣＬＫＩ、ＣＬＫＱ、ＣＬＫＩＢおよびＣＬＫＱＢのいずれかを増幅器１５２および１５３に入力する。具体的には、クロック経路選択部１５１は、クロック信号ＣＬＫＱおよびＣＬＫＱＢのいずれかを増幅器１５２に入力し、クロック信号ＣＬＫＩおよびＣＬＫＩＢを増幅器１５３に入力する。
【０１６７】
なお、クロック経路選択部１５１は、図１１Ａで示した回路と同一の回路を用いることができる。また、クロック経路選択部１５１に入力されるクロック信号は、０または１の値を有する２値信号であるので、選択回路を論理ゲートの組み合わせで構成することができる。
【０１６８】
増幅器１５２および１５３は、クロック経路選択部１５１から入力されたクロック信号のデューティ比に比例した利得を持ち有し、その利得に応じてＩＦ信号ＩＦ＿ＩおよびＩＦ＿Ｑを増幅して出力する。
【０１６９】
例えば、クロック信号ＣＬＫＩおよびＣＬＫＩＢのデューティ比が、クロック信号ＣＬＫＱおよびＣＬＫＱＢよりも大きい場合、増幅器１５２および１５３がないと、ＩＦ信号ＩＦ＿Ｉの振幅は、ＩＦ信号ＩＦ＿Ｑの振幅より大きくなる。増幅器１５２および１５３があると、増幅器１５２には、クロック信号ＣＬＫＱおよびＣＬＫＱＢが入力され、増幅器１５３には、クロック信号ＣＬＫＩおよびＣＬＫＩＢを入力されるので、増幅器１５２の利得は増幅器１５３の利得より小さくなり、振幅誤差を低減することが可能になる。
【０１７０】
図１９Ｂは、増幅器１５２の具体的な構成の一例を示した回路図である。図１９Ｂでは、増幅器１５２は、電圧電流変換回路を用いて実現されている。
【０１７１】
図１９Ｂにおいて、増幅器１５２は、ＰＭＯＳトランジスタＭＰ１５１およびＮＭＯＳトランジスタＭＮ１５１からなるＣＭＯＳインバータ回路と、ＯＲゲート１５４と、ＮＯＴゲート１５５と、トランスミッションゲート１５６および１５７とを有する。
【０１７２】
ＣＭＯＳインバータ回路には、ＩＦ信号が入力され、そのＩＦ信号の電圧値に比例した電流を出力する。
【０１７３】
ＯＲゲート１５４は、クロック信号ＣＬＫＩおよびＣＬＫＩＢの論理和信号を出力する。また、ＮＯＴゲート１５５は、ＯＲゲート１５４から出力された論理和信号の反転信号を出力する。
【０１７４】
トランスミッションゲート１５６のＮＭＯＳトランジスタのゲートには、論理和信号が入力され、そのＰＭＯＳトランジスタのゲートには、論理和信号の反転信号が入力される。また、トランスミッションゲート１５６の出力端子は、増幅器１５２の出力端子となっている。また、トランスミッションゲート１５６のＮＭＯＳトランジスタのゲートには、論理和信号の反転信号が入力され、そのＰＭＯＳトランジスタのゲートには、論理和信号が入力される。また、トランスミッションゲート１５６の出力端子は接地点と接続されている。
【０１７５】
これにより、増幅器１５２からは、クロック信号ＣＬＫＩまたはＣＬＫＩＢがハイレベルにあるときのみ、ＩＦ信号の電圧値に比例した電流が出力され、それ以外のときは、その電流は接地点に流される。したがって、出力される電流の時間平均は、クロック信号ＣＬＫＩおよびＣＬＫＩＢの論理和のデューティ比に比例した電圧電流変換利得を持つことになる。
【０１７６】
なお、増幅器１５３は、図１９Ｂにおけるクロック信号ＣＬＫＩおよびＣＬＫＩＢを、クロック信号ＣＬＫＱおよびＣＬＫＱＢに置き換えればよい。
【０１７７】
次に本発明の第７の実施形態について説明する。
【０１７８】
図２０は、本実施形態の直交ミキサ回路の構成を示した回路図である。図２０において、直交ミキサ回路は、図１８と比較して、第２負荷部を、ＩＦ信号の低周波数帯域を減衰させるＨＰＦ（高域通過型フィルタ：High‐Pass  Filter）を有する負荷部１６１および１６２で実現した点が異なる。
【０１７９】
負荷部１６１は、直列に接続された、バッファ段１６３および１６４と、ＨＰＦ（高域通過型フィルタ：High‐Pass  Filter）１６５とを有する。バッファ段１６３は、ＨＰＦ１６５の前段に設けられ、バッファ段１６４は、ＨＰＦ１６５の後段に設けられる。なお、バッファ段１６３、１６４およびＨＰＦ１６５のそれぞれは、差動構成を有する。
【０１８０】
バッファ段１６３の２つの入力端子は、ＩＦ経路選択部１３の出力端子Ｐ１およびＰ２と接続される。また、バッファ段１６４の２つの出力端子は、ＩＦ経路選択部１３３の入力端子Ｖ１およびＶ２と接続される。
【０１８１】
負荷部１６２は、直列に接続された、バッファ段１６６および１６７と、ＨＰＦ１６８とを含む。バッファ段１６６は、ＨＰＦ１６８の前段に設けられ、バッファ段１６７は、ＨＰＦ１６８の後段に設けられる。なお、バッファ段１６６、１６７およびＨＰＦ１６８のそれぞれは、差動構成を有する。
【０１８２】
バッファ段１６６の２つの入力端子は、ＩＦ経路選択部１３の出力端子Ｐ３およびＰ４と接続される。また、バッファ段１６７の２つの出力端子は、ＩＦ経路選択部１３３の入力端子Ｖ３およびＶ４と接続される。
【０１８３】
以上により、ＩＦ経路選択部１３から出力されたＩＦ信号は、バッファ段１６３または１６６を介してＨＰＦ１６５または１６８に入力される。ＨＰＦ１６５および１６８は、ＩＦ信号内の予め定められた遮断周波数以下の低周波数帯域を減衰させてバッファ段１６４または１６７を介してＩＦ経路選択部１３３に出力する。
【０１８４】
以下、ＨＰＦ１６５および１６８の遮断周波数は、ＩＦ信号の周波数と同程度であるとする。また、選択信号Ｓの周期は、ＩＦ信号と等しいとする。さらに、ＩＦ経路選択部１３の入力端子ＩＦ＿ｌ＋と出力端子との接続関係は、出力端子Ｐ１→Ｐ３→Ｐ２→Ｐ４の順で切り替わっているものとする。
【０１８５】
図２１は、ＩＦ信号として所望波信号がＩＦ経路選択部１３に入力された場合におけるＩＦ信号の波形を示した図である。より具体的には、図２１は、ＩＦ経路選択部１３の入力端子ＩＦ＿Ｉ＋、ＩＦ＿Ｉ−、ＩＦ＿Ｑ＋およびＩＦ＿Ｑ−におけるＩＦ信号の波形と、ＩＦ経路選択部１３の出力端子Ｐ１〜Ｐ４におけるＩＦ信号の波形と、ＩＦ経路選択部１３３の入力端子Ｖ１〜Ｖ４におけるＩＦ信号の波形と、ＩＦ経路選択部１３３の出力端子ＩＦ＿Ｉ２＋、ＩＦ＿Ｉ２−、ＩＦ＿Ｑ２＋およびＩＦ＿Ｑ２−におけるＩＦ信号の波形とを示した図である。
【０１８６】
図２１で示したように、所望波信号は、ＩＦ経路選択部１３にて入力時の２倍の周波数（それ以上の高調波成分は割愛）に変換されてＨＰＦ１６５および１６８に出力される。ＨＰＦ１６５および１６８の遮断周波数はＩＦ信号の周波数と同程度であるので、ＨＰＦ１６５および１６８は、その所望波信号をそのままＩＦ経路選択部１３３に出力する。所望波信号は、ＩＦ経路選択部１３３において、ＩＦ経路選択部１３の入力時の波形に復調されて出力される。
【０１８７】
図２２は、ＩＦ信号としてイメージ波信号がＩＦ経路選択部１３に入力された場合におけるＩＦ信号の波形を示した図である。より具体的には、図２２は、ＩＦ経路選択部１３の入力端子ＩＦ＿Ｉ＋、ＩＦ＿Ｉ−、ＩＦ＿Ｑ＋およびＩＦ＿Ｑ−におけるＩＦ信号の波形と、ＩＦ経路選択部１３の出力端子Ｐ１〜Ｐ４におけるＩＦ信号の波形と、ＩＦ経路選択部１３３の入力端子Ｖ１〜Ｖ４におけるＩＦ信号の波形と、ＩＦ経路選択部１３３の出力端子ＩＦ＿Ｉ２＋、ＩＦ＿Ｉ２−、ＩＦ＿Ｑ２＋およびＩＦ＿Ｑ２−におけるＩＦ信号の波形とを示した図である。
【０１８８】
イメージ波信号とは、所望波信号と同じ周波数で、Ｉ信号およびＱ信号の位相関係が逆転している信号である。イメージ波信号は、ＩＱ信号の信号対雑音被を劣化させる要因の一つである。
【０１８９】
図２２で示したように、イメージ波信号は、ＩＦ経路選択部１３にて、直流成分と、入力時の４倍の周波数成分（それ以上の高調波成分は割愛）に変換されＨＰＦ１６５および１６８に出力される。ＨＰＦ１６５および１６８にてイメージ波信号の直流成分は減衰され、４倍の周波数成分のみを有するイメージ波信号がＩＦ経路選択部１３３に出力される。イメージ波信号は、ＩＦ経路選択部１３３にて復調される。このとき、ＨＰＦ１６５および１６８にて直流成分が減衰されているので、復調されたイメージ波信号の振幅は、ＩＦ経路選択部１３の入力時と比べて直流成分が除去された分だけ減衰している。
【０１９０】
したがって、本実施形態では、直交ミキサ回路は、第２負荷部のばらつきの影響で発生するＩＱ信号の位相誤差および振幅誤差を平均化できるという効果、および、第２負荷部で発生するオフセットや低周波雑音による信号対雑音被の劣化を抑制することができるという効果に加えて、イメージ波を減衰させることができるという効果を有する。
【０１９１】
なお、本実施形態によるイメージ波信号の除去機能は、デジタル回路でも実装可能である。また、選択信号Ｓの周波数とＩＦ信号の周波数とを等しくする必要はない。例えば、選択信号Ｓの周波数がＩＦ信号の周波数ｆよりもΔｆだけ大きい場合、所望波信号の周波数は、ＩＦ経路選択部１３にて典型的には２ｆ＋Δｆに変換され、イメージ波信号の周波数はΔｆに変換される。したがって、Δｆが十分に小さい場合、ＨＰＦ１６５および１６８を有用である。
【０１９２】
また、選択信号Ｓの周波数とＩＦ信号の周波数との差分Δｆの周波数帯域にノッチのある帯域除去フィルタを負荷部１６１および１６２に追加してもよい。この場合、負荷部１６１および１６２は、選択信号Ｓの周波数とＩＦ信号の周波数との差分Δｆに相当する周波数を含む周波数帯域を減衰することになり、イメージ波信号を減衰させることができる。
【０１９３】
以上説明した各実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
【０１９４】
この出願は、２００９年１１月１１日に出願された日本出願特願２００９−２５７７９５号公報を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【図１】
0005445591.tif 000002
【図２】
0005445591.tif 000003
【図３】
0005445591.tif 000004
【図４】
0005445591.tif 000005
【図５】
0005445591.tif 000006
【図６Ａ】
0005445591.tif 000007
【図６Ｂ】
0005445591.tif 000008
【図７Ａ】
0005445591.tif 000009
【図７Ｂ】
0005445591.tif 000010
【図７Ｃ】
0005445591.tif 000011
【図７Ｄ】
0005445591.tif 000012
【図８】
0005445591.tif 000013
【図９】
0005445591.tif 000014
【図１０Ａ】
0005445591.tif 000015
【図１０Ｂ】
0005445591.tif 000016
【図１０Ｃ】
0005445591.tif 000017
【図１０Ｄ】
0005445591.tif 000018
【図１１Ａ】
0005445591.tif 000019
【図１１Ｂ】
0005445591.tif 000020
【図１２】
0005445591.tif 000021
【図１３Ａ】
0005445591.tif 000022
【図１３Ｂ】
0005445591.tif 000023
【図１４】
0005445591.tif 000024
【図１５】
0005445591.tif 000025
【図１６】
0005445591.tif 000026
【図１７】
0005445591.tif 000027
【図１８】
0005445591.tif 000028
【図１９Ａ】
0005445591.tif 000029
【図１９Ｂ】
0005445591.tif 000030
【図２０】
0005445591.tif 000031
【図２１】
0005445591.tif 000032
【図２２】
0005445591.tif 000033