(57)【特許請求の範囲】
【請求項１】
表示領域、前記表示領域の外郭を囲む境界領域、及び前記境界領域の外郭を囲む遮光領域に区分されるベース基板と、
前記ベース基板上に第１方向に形成されたゲート配線と、
前記ベース基板上に前記第１方向と交差される第２方向に形成されたデータ配線と、
前記表示領域に形成され前記ゲート配線及びデータ配線と電気的に連結された画素部と、
前記境界領域と少なくとも一部が重なるように形成され、前記ゲート配線と電気的に連結されたゲート駆動部と、
前記境界領域に対応するように形成され、前記ゲート駆動部と重なりかつ前記ゲート駆動部上に所定の間隔をおいて形成されている境界電極と、
を含み、
前記画素部は、画素透明電極と、前記画素透明電極上の一端に形成された画素反射電極とを有する画素電極を含み、
前記境界電極は、前記遮光領域に隣接する境界反射電極と、前記境界反射電極に隣接する境界透明電極と、を有しており、
前記ゲート駆動部は前記遮光領域及び前記境界反射電極と重畳している、アレイ基板。
【請求項２】
前記画素部は、
前記ゲート配線及びデータ配線と電気的に連結された薄膜トランジスタと、
前記表示領域内に定義された画素単位領域内に形成され、前記薄膜トランジスタと電気的に連結されている画素電極と、を有する請求項１に記載のアレイ基板。
【請求項３】
前記ゲート配線、前記データ配線、前記薄膜トランジスタ、及び前記ゲート駆動部を覆って保護する保護膜を更に含み、
前記画素電極及び前記境界電極は前記保護膜上に形成されている、請求項２に記載のアレイ基板。
【請求項４】
前記保護膜によって覆われていて、前記保護膜内に延長された形状を有するように形成された境界コンタクトホールを通じて前記境界電極と電気的に連結される共通電圧配線を更に含む、請求項３に記載のアレイ基板。
【請求項５】
前記表示領域は、前記第１方向及び前記第２方向に沿う二組の辺からなる矩形状であって、前記ゲート駆動部は、前記第２方向に沿う一組の辺の外側に形成されていて、
前記境界コンタクトホールは、前記第１方向に沿う一組の辺の外側に形成されている一対の境界領域のうち少なくとも１つの領域内に形成されている、請求項４に記載のアレイ基板。
【請求項６】
前記境界コンタクトホールは、前記第２方向に沿う一組の辺の外側に形成されている一対の境界領域のうち少なくとも１つの領域内に、前記ゲート駆動部から離隔して形成されている、請求項４に記載のアレイ基板。
【請求項７】
前記境界電極は、前記境界領域全体にかけて一体化された形状に形成されている、請求項１に記載のアレイ基板。
【請求項８】
前記アレイ基板がノーマリーホワイトモードで動作される場合、前記境界反射電極によって前記境界領域にはホワイトが表示される、請求項１に記載のアレイ基板。
【請求項９】
前記ゲート駆動部は、  前記ゲート配線の一端と電気的に連結された第１ゲート駆動回路と、
前記ゲート配線の他端と電気的に連結された第２ゲート駆動回路と、を有する、請求項１に記載のアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ基板及びこれを有する表示パネルに関する。より詳細には、外郭に形成された遮光領域を最小化するためのアレイ基板及びこれを有する表示パネルに関する。
【背景技術】
【０００２】
一般的に液晶表示装置は、厚みが薄く重量が軽く電力消耗が低いという長所があり、モニター、ノートパソコン、携帯電話等に主に用いられる。液晶表示装置は、液晶の光透過率を利用して画像を表示する液晶表示パネル及び液晶表示パネルの下部に配置され液晶表示パネルに光を提供するバックライトアセンブリを含む。
液晶表示パネルは、複数の画素部を有するアレイ基板、アレイ基板と対向して共通電極を有する対向基板、アレイ基板と対向基板との間に介在された液晶層、及びアレイ基板と対向基板との間に介在され液晶層を密封するシールラインを含む。
【０００３】
一般的にアレイ基板は、画素電極が形成される表示領域、表示領域の外郭を囲む境界領域及び境界領域の外郭を囲む遮光領域に区分されることができる。この際、境界領域にはブラック又はホワイト画像を具現するために境界電極が形成され、遮光領域には画素部を制御するゲート駆動部が形成される。
一方、対向基板にはアレイ基板の遮光領域と対応されるように外郭遮光膜が形成される。又、シールラインもアレイ基板の遮光領域と対応される位置に形成される。
【０００４】
このように、ゲート駆動部及びシールラインがアレイ基板の遮光領域内に形成されることにより、遮光領域の幅、即ち外郭遮光膜の幅が増加され、これにより液晶表示パネルのサイズが増加されるという問題点が発生される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従って、本発明の技術的課題は、このような従来の問題点を解決するためのもので、本発明の目的は、ゲート駆動部の形成位置を変更して遮光領域を最小化させたアレイ基板を提供することである。
本発明の他の目的は、前記したアレイ基板を具備する表示パネルを提供することである。
【課題を解決するための手段】
【０００６】
本発明の目的を達成するために、本願請求項１のアレイ基板は、ベース基板、ゲート配線、データ配線、画素部、ゲート駆動部及び境界電極を含む。
前記ベース基板は、表示領域、前記表示領域の外郭を囲む境界領域、及び前記境界領域の外郭を囲む遮光領域に区分される。前記ゲート配線は、前記ベース基板上に第１方向に形成される。前記データ配線は、前記ベース基板上に前記第１方向と交差される第２方向に形成される。前記画素部は前記表示領域に形成され、前記ゲート及びデータ配線と電気的に連結される。前記ゲート駆動部は、前記境界領域と少なくとも一部が重なるように形成され、前記ゲート配線と電気的に連結される。境界電極は、前記境界領域に対応するように形成され、前記ゲート駆動部と重なりかつ前記ゲート駆動部上に所定の間隔をおいて形成されている。
【０００７】
発明２は、前記発明１において、前記ゲート駆動部の一部は、前記遮光領域に形成されているアレイ基板を提供する。
【０００８】
発明３は、前記発明１において、前記画素部は、前記ゲート配線及びデータ配線と電気的に連結された薄膜トランジスタと、前記表示領域内に定義された画素単位領域内に形成され、前記薄膜トランジスタと電気的に連結されている画素電極と、を有するアレイ基板を提供する。
発明４は、前記発明３において、前記ゲート配線、前記データ配線、前記薄膜トランジスタ、及び前記ゲート駆動部を覆って保護する保護膜を更に含み、前記画素電極及び前記境界電極は前記保護膜上に形成されている、アレイ基板を提供する。
【０００９】
発明５は、前記発明４において、前記保護膜によって覆われていて、前記保護膜内に延長された形状を有するように形成された境界コンタクトホールを通じて前記境界電極と電気的に連結される共通電圧配線を更に含む、アレイ基板を提供する。
発明６は、前記発明５において、前記表示領域は、前記第１方向及び前記第２方向に沿う二組の辺からなる矩形状であって、前記ゲート駆動部は、前記第２方向に沿う一組の辺の外側に形成されていて、前記境界コンタクトホールは、前記第１方向に沿う一組の辺の外側に形成されている一対の境界領域のうち少なくとも１つの領域内に形成されている、アレイ基板を提供する。
【００１０】
発明７は、前記発明５において、前記境界コンタクトホールは、前記第２方向に沿う一組の辺の外側に形成されている一対の境界領域のうち少なくとも１つの領域内に、前記ゲート駆動部から離隔して形成されている、アレイ基板を提供する。
発明８は、前記発明１において、前記境界電極は、前記境界領域全体にかけて一体化された形状に形成されているアレイ基板を提供する。
【００１１】
発明９は、前記発明１において、前記境界電極は、前記境界領域にホワイト画像を表示する反射電極を有するアレイ基板を提供する。
発明１０は、前記発明１において、前記ゲート駆動部は、前記ゲート配線の一端と電気的に連結された第１ゲート駆動回路と、前記ゲート配線の他端と電気的に連結された第２ゲート駆動回路と、を有する、アレイ基板を提供する。
【００１２】
アレイ基板、前記アレイ基板と対向する対向基板及び前記アレイ基板と前記対向基板との間に介在された液晶層を備える表示パネルにおいて、
・前記アレイ基板は、
・表示領域、前記表示領域の外郭を囲む境界領域及び前記境界領域の外郭を囲む遮光領域
に区分されるベース基板と、
・前記ベース基板上に第１方向に形成されたゲート配線と、
・前記ベース基板上に前記第１方向と交差される第２方向に形成されたデータ配線と、
・前記表示領域に形成され前記ゲート配線及びデータ配線と電気的に連結された画素部と、
・前記境界領域と少なくとも一部が重なるように形成され、前記ゲート配線と電気的に連結されたゲート駆動部と、を含んでいてもよい。
【００１３】
前記ゲート駆動部は、前記境界領域及び前記遮光領域に重なって形成されていてもよい。
前記画素部は、前記ゲート配線及びデータ配線と電気的に連結された薄膜トランジスタを含み、前記アレイ基板は、前記ゲート配線、前記データ配線、前記薄膜トランジスタ、及び前記ゲート駆動部を覆って保護する保護膜と、前記境界領域と対応するように、前記保護膜上に前記ゲート駆動部と重なって形成されている境界電極と、を更に含んでいてもよい。
【００１４】
前記対向基板は、前記アレイ基板の前記遮光領域に対応される位置に形成されている外郭遮光膜を含んでいてもよい。
前記境界電極は、前記境界領域全体にかけて一体化された形状に形成されていてもよい。
前記境界電極は透明電極を含んでいてもよい。
【００１５】
前記境界領域は、複数の境界単位領域を有し、前記境界電極は、前記境界単位領域のそれぞれの一部と対応されるように前記透明電極上に形成されていてもよい。
前記境界領域は、複数の境界単位領域を有し、前記対向基板は、前記境界単位領域のそれぞれの一部と対応される位置に形成された境界遮光膜を更に含んでいてもよい。
【００１６】
前記境界電極は反射電極を含んでいてもよい。
前記境界電極は、前記保護膜及び前記反射電極間に形成された透明電極を更に含んでいてもよい。
前記境界領域は、複数の境界単位領域を有し、前記対向基板は、前記境界単位領域のそれぞれの一部と対応される位置に形成された境界遮光膜を更に含んでいてもよい。
【００１７】
・表示領域、前記表示領域を囲む境界領域及び前記境界領域を囲む遮光領域を有するベース基板を形成する段階と、
・前記ベース基板上に第１方向に延長されるゲート配線及び前記第１方向と交差する第２方向に延長されるデータ配線を形成する段階と、
・前記表示領域内に前記ゲート配線及びデータ配線に電気的に連結される複数個の画素部を配置する段階と、
・一部が前記境界領域に重なるように形成され、前記ゲート配線に電気的に連結されるゲート駆動部を形成する段階と、
を含む表示パネルのアレイ基板を形成する方法が提供されてもよい。
【発明の効果】
【００１８】
このような本発明によると、ゲート駆動部を境界領域に重なるように境界電極及びベース基板間に形成することにより、遮光領域の幅を最小化させることができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の好ましい実施例をより詳細に説明する。
図１は、本発明の一実施例による表示パネルを概念的に示す斜視図である。
図１を参照すると、本実施例による表示パネルは、アレイ基板１００、対向基板２００、及び液晶層３００を含む。
アレイ基板１００は、マトリックス形態に配置され単位画像を表示するための画素部を含む。
【００２０】
対向基板２００は、アレイ基板１００と対向するように配置され、全面に形成された共通電極を含む。
液晶層３００は、アレイ基板１００及び対向基板２００間に介在され、２つの基板間に形成される電場によって配列が変更され光透過率が変更される。
図２は、図１の表示パネルのうち、アレイ基板を概念的に示す平面図である。
【００２１】
図２を参照すると、アレイ基板１００は、画素部（図示せず）、ゲート配線（図示せず）、データ配線（図示せず）、及びゲート駆動部を含む。
ゲート配線は第１方向に形成される。データ配線は第１方向と交差される第２方向に形成される。第２方向は、第１方向と垂直であることが好ましい。
画素部は、ゲート配線及びデータ配線と電気的に連結される。ゲート駆動部は、ゲート配線と電気的に連結される。
【００２２】
アレイ基板１００は、表示領域ＡＲ１、境界領域ＡＲ２、及び遮光領域ＡＲ３に区分される。この際、表示領域ＡＲ１は、平面的に見た時、長方形形状を有することが好ましい。境界領域ＡＲ２は、表示領域ＡＲ１の外郭を囲む形状を有し、遮光領域ＡＲ３は、境界領域ＡＲ２の外郭を囲む形状を有する。
ここで、境界領域ＡＲ２は、表示領域ＡＲ１の左側に形成された左側境界領域、表示領域ＡＲ１の右側に形成された右側境界領域、表示領域ＡＲ１の上側に形成された上側境界領域、及び表示領域ＡＲ１の下側に形成された下側境界領域を含む。
【００２３】
一方、画素部は、表示領域ＡＲ１内にマトリックス形態に形成される。ゲート駆動部は、境界領域ＡＲ２と重なるように形成される。即ち、ゲート駆動部は、図２に示すように、境界領域ＡＲ２及び遮光領域ＡＲ３にかけて形成されることができ、これと異なり、境界領域ＡＲ２内にのみ形成されても良い。
ゲート駆動部は、ゲート配線の一側に形成されゲート配線の一端と電気的に連結された第１ゲート駆動回路ＧＤ１及びゲート配線の他側に形成されゲート配線の他端と電気的に連結された第２ゲート駆動回路ＧＤ２を含むことが好ましい。
【００２４】
具体的に説明すると、第１ゲート駆動回路ＧＤ１は、境界領域ＡＲ２のうち左側境界領域と重なるように形成され、第２ゲート駆動回路ＧＤ２は、境界領域ＡＲ２のうち右側境界領域と重なるように形成される。
第２ゲート駆動回路ＧＤ２は、第１ゲート駆動回路ＧＤ１とほぼ同じなので、第１ゲート駆動回路ＧＤ１についてのみ説明し、第２ゲート駆動回路ＧＤ２の説明については省略する。
【００２５】
図３は、図２のＡ部分を拡大して示す平面図である。図４は、図３のＩ−Ｉ’線に沿って切断した断面図である。
図２、図３、及び図４を参照すると、アレイ基板１００は、第１ベース基板１１０、ゲート配線（図示せず）、ゲート絶縁膜（図示せず）、データ配線（図示せず）、第１ゲート駆動回路ＧＤ１、保護膜１２０、画素部、及び境界電極１４０を含む。
【００２６】
第１ベース基板１１０はプレート形状を有し、一例として透明なガラス、石英、又は合成樹脂からなる。
ゲート配線は、第１ベース基板１１０上に形成される。ゲート絶縁膜は、ゲート配線を覆うように第１ベース基板１１０上に形成される。データ配線は、ゲート絶縁膜上に形成される。
【００２７】
第１ゲート駆動回路ＧＤ１は、境界領域ＡＲ２と重なるように第１ベース基板１１０又はゲート絶縁膜上に形成される。
保護膜１２０は、ゲート配線、データ配線、及び第１ゲート駆動回路ＧＤ１を覆うようにゲート絶縁膜上に形成される。保護膜１２０は、有機絶縁膜であることが好ましい。
画素部は、薄膜トランジスタ（図示せず）及び画素電極１３０を含む。薄膜トランジスタは、ゲート配線及びデータ配線と電気的に連結され、保護膜１２０によって覆われる。画素電極１３０は、保護膜１２０上に形成される。この際、画素電極１３０は、ゲート配線及びデータ配線によって定義される画素単位領域ＰＵ内に互いに離隔して形成されることが好ましい。
【００２８】
境界電極１４０は、境界領域ＡＲ２と対応されるように保護膜１２０上に形成される。境界電極１４０は、画素電極１３０と同様に透明な導電性物質からなることが好ましい。
一方、境界領域ＡＲ２は、複数の境界単位領域ＢＵに区分されることができる。各境界単位領域ＢＵは、各画素単位領域ＰＵと同一なサイズを有することが好ましい。この際、画素単位領域ＰＵ及び境界単位領域ＢＵは、一例として、第２方向の長さより第１方向の長さが長い長方形形状を有する。
【００２９】
境界電極１４０は、境界領域ＡＲ２全体にかけて一体化された形状を有することが好ましい。即ち、境界電極１４０は、境界単位領域ＢＵの全部にかけて一体化された形状を有することが好ましい。
その結果、第１ゲート駆動回路ＧＤ１は、境界電極１４０と重なるように境界電極１４０の下部に形成される。第１ゲート駆動回路ＧＤ１は、境界電極１４０と第１ベース基板１１０との間に配置され、境界領域ＡＲ２にオーバーラップされるため、ゲート駆動部をカバーする外郭遮光膜の幅が減少する。従って、表示パネルの遮光領域ＡＲ３が減少する。
【００３０】
図５は、図２のＢ部分を拡大して示す平面図で、図６は、図５のＩＩ−ＩＩ’線に沿って切断した断面図である。
図２、図５、及び図６を参照すると、アレイ基板１００は、共通電圧配線ＳＬを更に含む。
共通電圧配線ＳＬは、境界領域ＡＲ２のうち上側及び下側境界領域のうち少なくとも１つの領域内に形成される。又、図示されていないが、共通電圧配線ＳＬは、画素電極１３０と重なるように表示領域ＡＲ１にも形成されることができる。
【００３１】
共通電圧配線ＳＬは、ゲート配線と同一層に形成されることが好ましく、外部から共通電圧の印加を受ける。
保護膜１２０には、境界電極１４０を共通電圧配線ＳＬと電気的に連結させるための境界コンタクトホール１２２が形成される。境界コンタクトホール１２２は、共通電圧配線ＳＬと対応されるように境界領域ＡＲ２のうち上側及び下側境界領域のうち少なくとも１つの領域内に形成される。境界コンタクトホール１２２は、図示されたように第１方向に沿って複数個で形成されることができるが、一体化された１つで形成されることもできる。
【００３２】
一方、図１、図４、及び図６を参照すると、対向基板２００は、第２ベース基板２１０、外郭遮光膜２２０、カラーフィルタ２３０、平坦化膜２４０、及び共通電極２５０を含む。
第２ベース基板２１０は、プレート形状を有し、一例として透明なガラス、石英、又は合成樹脂からなる。第２ベース基板２１０は、第１ベース基板１１０に対向して配置される。
【００３３】
外郭遮光膜２２０は、アレイ基板１００の遮光領域ＡＲ３に対応して第２ベース基板２１０上に形成される。外郭遮光膜２２０は、遮光領域ＡＲ３の全部に対応するように形成されることもできる。
カラーフィルタ２３０は、アレイ基板１００の表示領域ＡＲ１に対応して第２ベース基板２１０上に形成される。具体的には、カラーフィルタ２３０は画素電極１３０と一対一で対応される位置に形成される。
【００３４】
平坦化膜２４０は、外郭遮光膜２２０及びカラーフィルタ２３０を覆うように第２ベース基板２１０上に形成される。
共通電極２５０は、透明な導電性物質からなり、好ましく平坦化膜２４０の全領域上に形成される。共通電極２５０は、共通電圧配線と同様に外部から共通電圧の印加を受ける。
【００３５】
従って、境界領域ＡＲ２に対応される共通電極２５０及び境界電極１４０間には電場が形成されない。これにより、表示パネル１００がノーマリブラックモードで動作される場合、表示パネル１００は境界領域ＡＲ２にブラック画像を表示し、表示パネル１００がノーマリホワイトモードで動作される場合、表示パネル１００は境界領域ＡＲ２にホワイト画像を表示する。
【００３６】
一方、アレイ基板１００及び対向基板２００間には液晶層３００を密封するためのシールライン３５０が形成される。具体的に、シールライン３５０は遮光領域ＡＲ３内に配置され、アレイ基板１００及び対向基板２００を互いに結合させる。
図７は、図３の他の実施例を示す平面図である。図８は、図７のＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。
【００３７】
ここで、図７及び図８は、共通電圧配線ＳＬ及び境界コンタクトホール１２２を除くと、図３及び図４と同じである。従って、図７及び図８を参照して、共通電圧配線ＳＬ及び境界コンタクトホール１２２のみを説明する。
共通電圧配線ＳＬは、境界領域ＡＲ２のうち左側及び右側境界領域のうち少なくとも１つの領域内に形成され、ゲート駆動部から離隔して形成される。例えば、共通電圧配線ＳＬは、第１ゲート駆動回路ＧＤ１から右側に離隔して第１ベース基板１１０上に形成される。
【００３８】
一方、図示されていないが、共通電圧配線ＳＬは、画素電極１３０と重なるように表示領域ＡＲ１にも形成されることができる。共通電圧配線ＳＬは、ゲート配線と同一層に形成されることが好ましく、外部から共通電圧の印加を受ける。
保護膜１２０には、境界電極１４０を共通電圧配線ＳＬと電気的に連結させるための境界コンタクトホール１２２が形成される。
【００３９】
境界コンタクトホール１２２は、共通電圧配線ＳＬと対応されるように境界領域ＡＲ２のうちの左側及び右側境界領域のうち少なくとも１つの領域内に形成される。境界コンタクトホール１２２は、図面のように第２方向に沿って複数個で形成されることができるが、一体化された１つで形成されることもできる。
ゲート駆動回路ＧＤ１は、境界電極１４０と第１ベース基板１１０との間に形成され境界領域ＡＲ２にオーバーラップされるため、ゲート駆動部の外郭遮光膜の幅が減少する。従って、表示パネルの遮光領域ＡＲ３が減少する。
【００４０】
図９は、図３の更に他の実施例を示す平面図である。図１０は、図９のＩＶ−ＩＶ’に沿って切断した断面図である。
ここで、図９及び図１０は、画素電極１３０及び境界電極１４０を除くと、図３及び図４と同じである。従って、図９及び図１０を参照して画素電極１３０及び境界電極１４０のみを説明する。
【００４１】
画素電極１３０は、保護膜１２０上に形成される。この際、画素電極１３０は、ゲート配線及びデータ配線によって定義される画素単位領域ＰＵ内に互いに離隔して形成されることが好ましい。
画素電極１３０のそれぞれは、画素透明電極１３２及び画素反射電極１３４を含む。画素透明電極１３２は、保護膜１２０上に各画素単位領域ＰＵと対応されるように形成される。画素反射電極１３４は、画素透明電極１３２上に各画素単位領域ＰＵの一部と対応されるように形成される。画素反射電極１３４は、画素透過電極１３２の一部上に形成されることができ、画素透過電極１３２上の任意の地点に形成されることができる。例えば、画素反射電極１３４は、画素透過電極１３２の左側、中央、又は右側に配置されることができる。
【００４２】
その結果、表示パネルは、外部光及び内部光を利用して表示領域ＡＲ１を通じて画像を表示することができる。
境界電極１４０は、境界領域ＡＲ２と対応されるように保護膜１２０上に形成される。この際、境界領域ＡＲ２は、複数の境界単位領域ＢＵに区分されることができる。各境界単位領域ＢＵは、各画素単位領域ＰＵと同じサイズを有することが好ましい。
【００４３】
境界電極１４０は、境界透明電極１４２及び境界反射電極１４４を含む。境界透明電極１４２は、保護膜１２０上に境界領域ＡＲ２全体にかけて一体化された形状に形成される。即ち、境界透明電極１４２は、境界単位領域ＢＵ全部にかけて一体化された形状に形成される。この際、境界透過電極１４２が各境界単位領域ＢＵに配置されることもできる。
境界反射電極１４４は、境界透明電極１４２上に各境界単位領域ＢＵの一部と対応されるように複数個が形成される。これと異なり、境界反射電極１４４は、各境界単位領域ＢＵの一部をカバーするように一体化された形状に形成されることができる。
【００４４】
その結果、表示パネルは、外部光及び内部光を利用して境界領域ＡＲ２を通じてホワイト画像又はブラック画像を表示することができる。
ゲート駆動回路ＧＤ１は、境界電極１４０及び第１ベース基板１１０間に配置され境界領域ＡＲ２にオーバーラップされるので、ゲート駆動部の一部をカバーする外郭遮光膜の幅が減少される。従って、表示パネルの遮光領域ＡＲ３が減少する。
【００４５】
図１１は、図４の他の実施例を示す断面図である。
ここで、図１１は、対向基板２００が境界遮光膜２６０を更に含むことを除くと、図４と同じである。従って、図１、図３、及び図１１を参照して境界遮光膜２６０のみを説明する。
境界遮光膜２６０は、第２ベース基板２１０上に形成され平坦化膜２４０によって覆われる。
【００４６】
具体的に、境界遮光膜２６０は、各境界単位領域ＢＵの一部をカバーするように第２ベース基板２６０上に形成される。境界遮光膜２６０は、各境界単位領域ＢＵの一部と対応されるように複数個で形成されることができ、また、各境界単位領域ＢＵの一部をカバーするように一体化された形状に形成されることもできる。
境界遮光膜２６０は、境界領域ＡＲ２を通じてホワイト画像を具現する場合、ホワイト画像の輝度を調節することができる。即ち、境界遮光膜２６０の各境界単位領域ＢＵをカバーする領域が増加する場合、ホワイト画像の輝度は減少する。一方、境界遮光膜２６０の各境界単位領域ＢＵをカバーする領域が減少する場合、ホワイト画像の輝度は増加する。
【００４７】
ゲート駆動回路ＧＤ１は、境界電極１４０及び第１ベース基板１１０間に配置され境界領域ＡＲ２にオーバーラップされるため、ゲート駆動部の一部をカバーする外郭遮光膜の幅が減少される。従って、表示パネルの遮光領域ＡＲ３が減少する。
図１２は、図１１の更に他の実施例を示す断面図である。
ここで、図１２は、画素電極１３０及び境界電極１４０を除くと、図１１と同じである。従って、図３及び図１２を参照して画素電極１３０及び境界電極１４０のみを説明する。
【００４８】
画素電極１３０は、保護膜１２０上に形成される。この際、画素電極１３０は、ゲート配線及びデータ配線によって定義される画素単位領域ＰＵ内で互いに離隔して形成されることが好ましい。
画素電極１３０のそれぞれは、画素透明電極１３２及び画素反射電極１３４を含む。画素透明電極１３２は、保護膜１２０上に各画素単位領域ＰＵと対応されるように形成される。画素反射電極１３４は、画素透明電極１３２上に各画素単位領域ＰＵの一部と対応されるように形成される。
【００４９】
その結果、表示パネルは外部光及び内部光を利用して表示領域ＡＲ１を通じて画像を表示することができる。
境界電極１４０は、境界領域ＡＲ２と対応されるように保護膜１２０上に形成される。この際、境界領域ＡＲ２は、複数の境界単位領域ＢＵに区分されることができる。各境界単位領域ＢＵは、各画素単位領域ＰＵと同じサイズを有することが好ましい。
【００５０】
境界電極１４０は、境界透明電極１４２及び境界反射電極１４４を含む。境界透明電極１４２は、保護膜１２０上に境界領域ＡＲ２全体にかけて一体化された形状に形成される。又、境界反射電極１４４も境界透明電極１４２上に境界領域ＡＲ２全体にかけて一体化された形状に形成される。
即ち、境界透明電極１４２及び境界反射電極１４４は、境界単位領域ＢＵの全部にかけて一体化された形状に形成される。その結果、表示パネルは外部光を利用して境界領域ＡＲ２を通じてホワイト画像又はブラック画像を表示することができる。ここで、表示パネルが境界領域ＡＲ２を通じてホワイト画像を具現する場合、境界遮光膜２６０はホワイト画像の輝度を調節することができる。
【００５１】
一方、上記では境界電極１４０が境界透明電極１４２及び境界反射電極１４４の全部を含むことを説明したが、これと異なり、境界電極１４０が境界反射電極１４４のみを含むこともできる。即ち、境界透明電極１４２は省略され、境界透明電極１４２が保護膜１２０上に直接形成されることができる。
このように本実施例によると、ゲート駆動部が境界領域ＡＲ２に重なるように境界電極１４０及び第１ベース基板１１０間に形成される。その結果、ゲート駆動部をカバーするために、外郭遮光膜２２０の幅が増加することを防止することにより、遮光領域ＡＲ３の幅を最小化させることができる。
【００５２】
このような本発明によると、ゲート駆動部が境界領域に重なるように境界電極及び第１ベース基板間に形成されることにより、ゲート駆動部をカバーするために外郭遮光膜の幅が増加することを防止することができ、その結果、表示パネルの遮光領域の幅を最小化させることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施例による表示パネルを概念的に示す斜視図である。
【図２】図１の表示パネルのうち、アレイ基板を概念的に示す平面図である。
【図３】図２のＡ部分を拡大して示す平面図である。
【図４】図３のＩ−Ｉ’線に沿って切断した断面図である。
【図５】図２のＢ部分を拡大して示す平面図である。
【図６】図５のＩＩ−ＩＩ’に沿って切断した断面図である。
【図７】図３と他の実施例を示す平面図である。
【図８】図７のＩＩＩ−ＩＩＩ’に沿って切断した断面図である。
【図９】図３と更に他の実施例を示す平面図である。
【図１０】図９のＩＶ−ＩＶ’に沿って切断した断面図である。
【図１１】図４と他の実施例を示す断面図である。
【図１２】図１１と更に他の実施例を示す断面図である。
【符号の説明】
【００５４】
１００    アレイ基板
１１０    第１ベース基板
１２０    保護膜
１３０    画素電極
１４０    境界電極
ＳＬ    共通電圧配線
ＧＤ１    第１ゲート駆動回路
ＧＤ２    第２ゲート駆動回路
２００    対向基板
２１０    第２ベース基板
２２０    外郭遮光膜
２３０    カラーフィルタ
２４０    平坦化膜
２５０    共通電極
２６０    境界遮光膜
３００    液晶層
３５０    シールライン
【図１】
0005410024.tif 000002
【図２】
0005410024.tif 000003
【図３】
0005410024.tif 000004
【図４】
0005410024.tif 000005
【図５】
0005410024.tif 000006
【図６】
0005410024.tif 000007
【図７】
0005410024.tif 000008
【図８】
0005410024.tif 000009
【図９】
0005410024.tif 000010
【図１０】
0005410024.tif 000011
【図１１】
0005410024.tif 000012
【図１２】
0005410024.tif 000013