(57)【特許請求の範囲】
【請求項１】
基板上に、
半導体層、該半導体層に対して前記基板上で平面的に見て少なくとも部分的に重なるように島状に形成された第１絶縁膜、及び該第１絶縁膜を介して前記半導体層に対向するように配置されたゲート電極を含んでなるトランジスターと、
前記半導体層に電気的に接続されるデータ線と、
前記データ線と互いに交差すると共に、前記ゲート電極に電気的に接続されるゲート線と、
前記第１絶縁膜と同一層に配置され、材料及び膜厚の少なくとも一方が前記第１絶縁膜と互いに異なるように、且つ前記データ線及び前記ゲート線間に介在するように島状に形成された第２絶縁膜と、
前記半導体層に電気的に接続される第１容量電極と、
前記第１容量電極と部分的に対向するように設けられた第２容量電極と、
前記第１絶縁膜と同一層に配置され、材料及び膜厚の少なくとも一方が前記第１絶縁膜及び前記第２絶縁膜と互いに異なるように、且つ前記第１容量電極及び前記第２容量電極間に介在するように島状に形成された第３絶縁膜と、
を備えることを特徴とする半導体装置用基板。
【請求項２】
前記第１絶縁膜は、平面的に見て少なくとも前記第２絶縁膜と重なるように形成されていることを特徴とする請求項１に記載の半導体装置用基板。
【請求項３】
前記第２容量電極は、前記データ線と交差するように設けられた容量線を形成してなり、前記第１絶縁膜と同一層に配置され、島状に且つ前記データ線及び前記容量線間に介在するように形成された第４絶縁膜を備えることを特徴とする請求項１又は２に記載の半導体装置用基板。
【請求項４】
前記第１絶縁膜は、平面的に見て前記第２絶縁膜及び前記第４絶縁膜と少なくとも部分的に重なるように形成されていることを特徴とする請求項３に記載の半導体装置用基板。
【請求項５】
前記第３絶縁膜と前記第４絶縁膜とは平面的に見て少なくとも部分的に重なることを特徴とする請求項３又は４に記載の半導体装置用基板。
【請求項６】
請求項１から５のいずれか一項に記載の半導体装置用基板を備えることを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置を備えることを特徴とする電子機器。
【請求項８】
基板上に半導体層、第１絶縁膜及びゲート電極を含んでなるトランジスターを備える半導体装置用基板の製造方法であって、
前記半導体層を形成する半導体層形成工程と、
前記半導体層に電気的に接続されるデータ線を形成するデータ線形成工程と、
前記半導体層に電気的に接続される容量電極を形成する容量電極形成工程と、
前記基板上で平面的に見て、前記半導体層に少なくとも部分的に重なるように前記第１絶縁膜を島状に形成する第１絶縁膜形成工程と、
前記第１絶縁膜と同一層に、材料及び膜厚の少なくとも一方が前記第１絶縁膜と互いに異なるように第２絶縁膜を島状に形成する第２絶縁膜形成工程と、
前記第１絶縁膜と同一層に、材料及び膜厚の少なくとも一方が前記第１絶縁膜及び前記第２絶縁膜と互いに異なるように第３絶縁膜を島状に形成する第３絶縁膜形成工程と、
前記第１絶縁膜を介して前記半導体層に対向するように前記ゲート電極を形成するゲート電極形成工程と、
前記データ線と互いに交差すると共に、前記ゲート電極に電気的に接続されるゲート線を形成するゲート線形成工程と、
前記ゲート線と平行に設けられると共に、前記第３絶縁膜を介して前記容量電極と部分的に対向するように容量線を形成する容量線形成工程と、
を含むことを特徴とする半導体装置用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置用基板、該半導体装置用基板を備える半導体装置、及び該半導体装置を備える電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の半導体装置用基板の一例として、例えばアクティブマトリクス駆動方式の電気泳動表示装置等の表示装置に用いられ、基板上に、画素電極と、この画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング素子としての薄膜トランジスター（ＴＦＴ：Thin Film Transistor）とを備えてなるアクティブマトリクス基板がある。アクティブマトリクス基板では、高コントラスト化等を目的として、ＴＦＴと画素電極との間に保持容量が設けられることがある。以上の構成要素は、基板上に積層構造をなして形成される。各構成要素間には、これらの間で電気的な短絡等が生じないようにするための層間絶縁膜が形成される。このようなアクティブマトリクス基板では、ＴＦＴを構成するゲート絶縁膜と、層間絶縁膜（或いは保持容量を構成する容量絶縁膜）とは、典型的には、基板上の全面に形成された一の絶縁膜をパターニングすることによって形成される。
【０００３】
例えば特許文献１には、ボトムゲートボトムコンタクト構造を有するＴＦＴにおいて、ゲート絶縁膜と、ゲート電極及びソース電極間の層間絶縁膜とを一の絶縁膜によって形成する技術が開示されている。また、例えば特許文献２には、ＣＶＤ（Chemical Vapor Deposition）法によって基板の全面に絶縁物質を蒸着し、これをパターニングすることによって、ゲート電極上部及びその周辺にゲート絶縁膜を局所的に形成する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７―２４３００１号公報
【特許文献２】特開２００５−７９５９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
アクティブマトリクス基板上に形成されるゲート絶縁膜、容量絶縁膜及び層間絶縁膜は、それぞれ用途或いは機能が異なるので、要求される仕様（例えば、材料の種類や膜厚等）が互いに異なる。しかしながら、上述した特許文献１に開示されているようにゲート絶縁膜及び層間絶縁膜を、基板上の全面に形成された一の絶縁膜をパターニングすることによって形成すると、ゲート絶縁膜及び層間絶縁膜の材料及び膜厚は同一に制限されてしまう。このため、ゲート絶縁膜及び層間絶縁膜に個別に求められる仕様に対して、それぞれ対応することが困難であるという技術的問題点がある。また、上述した特許文献２に開示された技術によれば、ゲート絶縁膜を、基板の全面に亘って形成された一の絶縁膜をパターニングすることによって形成するため、その形成過程において膜内に発生する応力により基板にたわみが生じやすいという技術的問題がある。また、パターニングを行う際に基板の全面に形成された絶縁膜の一部が排除されて無駄になってしまうため、省資源及び低コストの要請に反するという技術的問題点もある。
【０００６】
本発明は、例えば上述した問題点に鑑みなされたものであり、例えば基板上にトランジスターを備える半導体装置用基板であって、基板上に形成される例えばゲート絶縁膜、層間絶縁膜等の複数の絶縁膜について各絶縁膜に要求される各仕様に対して個別に対応可能であると共に、省資源及び低コストの要請に対応可能な半導体装置用基板及びその製造方法、このような半導体装置用基板を備える半導体装置、並びにこのような半導体装置を備える電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の半導体装置用基板は上記課題を解決するために、基板上に、半導体層、該半導体層に対して前記基板上で平面的に見て少なくとも部分的に重なるように島状に形成された第１絶縁膜、及び該第１絶縁膜を介して前記半導体層に対向するように配置されたゲート電極を含んでなるトランジスターと、前記半導体層に電気的に接続されるデータ線と、前記データ線と互いに交差すると共に、前記ゲート電極に電気的に接続されるゲート線と、前記第１絶縁膜と同一層に配置され、材料及び膜厚の少なくとも一方が前記第１絶縁膜と互いに異なるように、且つ前記データ線及び前記ゲート線間に介在するように島状に形成された第２絶縁膜と、前記半導体層に電気的に接続される第１容量電極と、前記第１容量電極と部分的に対向するように設けられた第２容量電極と、前記第１絶縁膜と同一層に配置され、材料及び膜厚の少なくとも一方が前記第１絶縁膜及び前記第２絶縁膜と互いに異なるように、且つ前記第１容量電極及び前記第２容量電極間に介在するように島状に形成された第３絶縁膜と、を備える。
本発明の半導体装置用基板は上記課題を解決するために、基板上に、半導体層、該半導体層に対して前記基板上で平面的に見て少なくとも部分的に重なるように島状に形成された第１絶縁膜、及び該第１絶縁膜を介して前記半導体層に対向するように配置されたゲート電極を含んでなるトランジスターと、前記第１絶縁膜と同一層に配置され、材料及び膜厚の少なくとも一方が前記第１絶縁膜と互いに異なるように島状に形成された第２絶縁膜とを備える。
【０００８】
本発明の半導体装置用基板は、例えばアクティブマトリクス駆動方式の電気泳動表示装置等の表示装置にアクティブマトリクス基板として用いられ、基板上にトランジスターを例えば複数備える。
【０００９】
トランジスターは、半導体層、第１絶縁膜及びゲート電極を含んでなる。第１絶縁膜は、基板上で平面的に見て、半導体層に対して少なくとも部分的に重なるように島状に形成される。ゲート電極は、第１絶縁膜を介して半導体層に対向するように配置される。即ち、第１絶縁膜は、半導体層及びゲート電極間を電気的に絶縁する、所謂、ゲート絶縁膜として機能する。ここで、本発明に係る「島状に形成され」とは、基板上の特定の一領域に局所的に例えば塗布法により形成されていることを意味し、基板上の全面に形成されていること、更には、製造プロセスにおいて基板上の全面に形成されることを除く趣旨である。
【００１０】
尚、トランジスターは、ゲート電極が基板上の積層構造において半導体層よりも上層側に配置されたトップゲート型であってもよいし、ゲート電極が基板上の積層構造において半導体層よりも下層側に配置されたボトムゲート型であってもよいし、更にはゲート電極が半導体層の上層側及び下層側の両方に配置されたダブルゲート型であってもよい。
【００１１】
第２絶縁膜は、第１絶縁膜と同一層に配置され、材料及び膜厚の少なくとも一方が第１絶縁膜と互いに異なるように島状に形成されている。第２絶縁膜は、例えば、２つの導電層間を電気的に絶縁する層間絶縁膜として、或いは保持容量を構成する容量絶縁膜として基板上に形成される。
【００１２】
ゲート絶縁膜として機能する第１絶縁膜の材料及び膜厚は、トランジスターの性能、例えば、スイッチング動作に関する性能に影響を与える。例えば、トランジスターは、ゲート電極に印加されるゲート電圧によって生じた電界により、チャネル領域にチャネルを形成し、オン状態となる。この電界の大きさは、第１絶縁膜の膜厚及び材料の種類によって変化する。特に、トランジスターのスイッチング動作をより確実に行うためには、チャネル領域に印加される電界が大きいことが好ましいとされており、第１絶縁膜は比誘電率の大きい材料で、膜厚が小さく形成されることが好ましい。
【００１３】
一方、例えば、第２絶縁膜が時間的に変動する電位差を有する一対の導電層間を電気的に絶縁すべく当該導電層間に形成されている場合、第２絶縁膜の膜厚は、導電層間のクロストークを抑制すべく、大きく形成されることが好ましい。つまり、導電層間に生ずる電界を小さくするために（即ち、導電層間の距離を十分大きく確保するために）、第２絶縁膜の膜厚は大きいことが好ましい。
【００１４】
本発明では特に、第１絶縁膜及び第２絶縁膜は、材料及び膜厚の少なくとも一方が互いに異なるようにそれぞれ島状に形成されている。即ち、第１絶縁膜及び第２絶縁膜は、それぞれが形成されるべき領域に、材料及び膜厚の少なくとも一方が互いに異なるように、例えば塗布法により選択的に或いは局所的に形成されている。よって、上述したように第１絶縁膜及び第２絶縁膜にそれぞれ要求される仕様（例えば、材料や膜厚等）が互いに異なる場合であっても、それぞれの仕様に個別に対応することが可能である。
【００１５】
補足して説明すると、第１絶縁膜及び第２絶縁膜を同一層上に形成する場合、一般的には、本発明とは異なり、例えば基板上の全面に形成された一の膜をパターニングすることによって形成される。しかしながら、このように第１絶縁膜及び第２絶縁膜を形成した場合、両者の材料及び膜厚を個別に設定することができない。つまり、第１絶縁膜及び第２絶縁膜は製造プロセスにおいて一の膜から形成されるため、材料及び膜厚が互いに同一になるように制限されてしまう。このため、第１絶縁膜及び第２絶縁膜に夫々要求される仕様に対して、材料及び膜厚を対応させることが困難である。しかるに本発明によれば、第１絶縁膜及び第２絶縁膜は、材料及び膜厚の少なくとも一方が互いに異なるように形成可能であるため、このように第１絶縁膜及び第２絶縁膜に要求される仕様が互いに異なる場合であっても、好適に対応することが可能である。即ち、本発明によれば、第１絶縁膜及び第２絶縁膜に対して材料及び膜厚を個別に設定することができる。
【００１６】
また、第１絶縁膜及び第２絶縁膜はそれぞれ島状に形成されるため、このように一の膜をパターニングして形成する場合に比べて、無駄になる材料が生じない。つまり、予め形成すべき領域に塗布法等によって形成されるため、省資源及び低コストの要請にも対応することが可能である。
【００１７】
以上説明したように、本発明に係る半導体装置用基板によれば、第１絶縁膜及び第２絶縁膜にそれぞれ要求される仕様に個別に対応することによって高性能なトランジスターを基板上に備えつつ、省資源及び低コストの要請に対応することができる。
【００１８】
本発明の半導体装置用基板の一態様では、前記第２絶縁膜を介して互いに対向するように配置された一対の容量電極を更に備える。
【００１９】
本態様によれば、第２絶縁膜は、基板上においてトランジスターと共に電気回路を構成する容量の一部として形成される。即ち、当該容量は一対の容量電極間に第２絶縁膜が挟持されることによって構成されており、第２絶縁膜は、所謂、容量絶縁膜として機能する。例えば、半導体装置用基板がアクティブマトリクス基板として用いられる場合、トランジスターの保持特性（即ち、トランジスターのドレインに電気的に接続された画素電極の電位を保持するための特性）を向上させるための保持容量を構成してもよい。
【００２０】
このように容量絶縁膜として機能する第２絶縁膜は、ゲート絶縁膜として機能する第１絶縁膜と材料及び膜厚の少なくとも一方が互いに異なるように形成されている。よって、第１絶縁膜及び第２絶縁膜を、第１絶縁膜はゲート絶縁膜として要求される仕様に従うように、且つ、第２絶縁膜は容量絶縁膜として要求される仕様に従うように、形成することが可能である。例えば、容量の容量値を変更するために第２絶縁膜の材料及び膜厚を、ゲート絶縁膜として機能する第１絶縁膜とは独立に設定することができる。
【００２１】
本発明の半導体装置用基板の他の態様では、前記半導体層に電気的に接続されるデータ線と、前記データ線と互いに交差すると共に、前記ゲート電極に電気的に接続されるゲート線とを更に備え、前記第２絶縁膜は、前記データ線及び前記ゲート線間に介在するように形成されている。
【００２２】
本態様によれば、互いに交差するデータ線及びゲート線が互いにショートすることを防ぐべく、第２絶縁膜がデータ線及びゲート線間に層間絶縁膜として形成される。
【００２３】
ここで、データ線（ソース線）及びゲート線の電位は通常、互いに異なる。そのため、データ線及びゲート間の電位差（即ち電界）は時間的に変動するので、データ線及びゲート線の電位は互いに多かれ少なかれ互いに影響を受けてしまう（即ち、クロストークが生じることによって、互いの電位が乱されてしまう）。このような相互作用は、データ線及びゲート線間に介在するように形成された第２絶縁膜の膜厚を大きく設定することによって軽減することが可能である。つまり、第２絶縁膜の膜厚を大きく設定することによって、データ線及びゲート線間の距離を大きく確保することができるので、データ線及びゲート線間に生じる電界の大きさを抑制することができる。その結果、上述した相互作用を効果的に軽減することが可能となる。
【００２４】
本態様では、このように第２絶縁膜の膜厚を大きく設定した場合であっても、第１絶縁膜の膜厚も同時に大きくする必要はない。つまり、データ線及びゲート線間の相互作用を軽減すべく第２絶縁膜の膜厚を大きくすると共に、トランジスターの性能を確保すべく第１絶縁膜の膜厚を小さく設定することが可能である。
【００２５】
上述の一対の容量電極を備える態様では、前記半導体層に電気的に接続されるデータ線と、前記第１絶縁膜及び第２絶縁膜と同一層に配置され、材料及び膜厚の少なくとも一方が前記第１絶縁膜及び第２絶縁膜の少なくとも一方と互いに異なるように島状に形成された第３絶縁膜と、前記第３絶縁膜を介して前記データ線に対向するように配置され、前記データ線と前記データ線と互いに交差すると共に前記ゲート電極に電気的に接続されるゲート線とを更に備えるとよい。
【００２６】
この場合には、第３絶縁膜は、互いに交差するデータ線及びゲート線間を電気的に絶縁する層間絶縁膜として機能することができる。
【００２７】
ここで特に、第３絶縁膜は、材料及び膜厚の少なくとも一方が第１絶縁膜及び第２絶縁膜の少なくとも一方と互いに異なるように、島状に形成されている。よって、第１第２及び第３絶縁膜を、第１絶縁膜はゲート絶縁膜として要求される仕様に従うように、第２絶縁膜は容量絶縁膜として要求される仕様に従うように、且つ、第３絶縁膜はデータ線及びゲート線間を電気的に絶縁する層間絶縁膜として要求される仕様に従うように、形成することが可能である。
【００２８】
尚、第３絶縁膜もまた、第１絶縁膜及び第２絶縁膜と同様に島状に形成されているので、一の膜をパターニングして形成する場合に比べて、無駄になる材料が生じない。つまり、予め形成すべき領域に塗布法等によって形成されるため、省資源及び低コストの要請にも対応することが可能である。
【００２９】
本発明の半導体装置用基板の製造方法は上記課題を解決するために、基板上に半導体層、第１絶縁膜及びゲート電極を含んでなるトランジスターを備える半導体装置用基板の製造方法であって、前記半導体層を形成する半導体層形成工程と、前記基板上で平面的に見て、前記半導体層に少なくとも部分的に重なるように前記第１絶縁膜を島状に形成する第１絶縁膜形成工程と、前記第１絶縁膜を介して前記半導体層に対向するように前記ゲート電極を形成するゲート電極形成工程と、前記第１絶縁膜と同一層に、材料及び膜厚の少なくとも一方が前記第１絶縁膜と互いに異なるように第２絶縁膜を島状に形成する第２絶縁膜形成工程とを含む。
【００３０】
本発明によれば、上述した本発明の半導体装置用基板（但し、その各種態様を含む）を製造することができる。ここで特に、第１絶縁膜を島状に形成する第１絶縁膜形成工程と、第１絶縁膜と同一層に、材料及び膜厚の少なくとも一方が第１絶縁膜と互いに異なるように第２絶縁膜を島状に形成する第２絶縁膜形成工程とを含むので、第１絶縁膜及び第２絶縁膜を、それぞれに要求される仕様に個別に対応するように形成することができ、トランジスターの性能を効果的に向上させることができる。
【００３１】
本発明の半導体装置用基板の製造方法の一態様では、前記第１絶縁膜形成工程は、前記基板上における前記第１絶縁膜を形成すべき領域に絶縁材料を塗布することにより前記第１絶縁膜を形成し、前記第２絶縁膜形成工程は、前記基板上における前記第２絶縁膜を形成すべき領域に絶縁材料を塗布することにより前記第２絶縁膜を形成する。
【００３２】
この態様によれば、第１絶縁膜及び第２絶縁膜を、例えばインクジェット法等によって基板上におけるそれぞれを形成すべき領域に絶縁材料を塗布することにより形成する。よって、第１絶縁膜及び第２絶縁膜を、材料及び膜厚の少なくとも一方が互いに異なるように容易に形成することができる。
【００３３】
また、第１絶縁膜及び第２絶縁膜は一の膜をパターニングして形成されるのではなく、材料を塗布することによって形成されているため、その形成過程において無駄になる材料が生じない。つまり、省資源及び低コストの要請にも対応しつつ、高性能なトランジスターを有する半導体装置用基板を製造することが可能である。
【００３４】
本発明の半導体装置は上記課題を解決するために、上述した本発明の半導体装置用基板（但し、その各種態様も含む）を備える。
【００３５】
本発明の半導体装置によれば、上述した本発明の半導体装置用基板を備えるので、例えば、高品位な表示を行うことが可能な、例えば電気泳動表示装置、液晶表示装置、有機ＥＬ（Electro-Luminescence）表示装置などの各種表示装置を実現できる。
【００３６】
本発明の電子機器は上記課題を解決するために、上述した本発明の半導体装置（但し、その各種態様を含む）を備える。
【００３７】
本発明の電子機器は、上述した本発明の半導体装置を備えるので、例えば、高品質な画像表示を行うことが可能な例えば電子ペーパーなどの電気泳動装置、エレクトロクロミック装置、ＬＥＤ装置、液晶装置、エレクトロウェッティング装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）等を実現することが可能である。また、本発明の電子機器として、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニタ直視型のビデオテープレコーダー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル、人工皮膚の表面に形成されるセンサーなどの各種電子機器も実現することができる。
【００３８】
本発明の作用及び他の利得は次に説明する実施するための形態から明らかにされる。
【図面の簡単な説明】
【００３９】
【図１】第１実施形態に係る電気泳動表示パネルの全体構成を示すブロック図である。
【図２】第１実施形態に係る電気泳動表示パネルの画素の回路図である。
【図３】第１実施形態に係る電気泳動表示パネルの画素の回路図の他の例である。
【図４】第１実施形態に係る電気泳動表示パネルの表示部における拡大平面図である。
【図５】図４のＡ−Ａ’線断面図である。
【図６】第２実施形態に係る電気泳動表示パネルの表示部における拡大平面図である。
【図７】図８のＢ−Ｂ’線断面図である。
【図８】第３実施形態に係る電気泳動表示パネルの表示部における拡大平面図である。
【図９】図８のＣ−Ｃ’線断面図である。
【図１０】第４実施形態に係る電気泳動表示パネルの表示部における拡大平面図である。
【図１１】第５実施形態に係る電気泳動表示パネルの表示部における拡大平面図である。
【図１２】第６実施形態に係る電気泳動表示パネルの表示部における拡大平面図である。
【図１３】第７実施形態に係る電気泳動表示パネルの表示部における拡大平面図である。
【図１４】図１３のＤ−Ｄ’線断面図である。
【図１５】第８実施形態に係る電気泳動表示パネルの表示部における拡大平面図である。
【図１６】図１５のＥ−Ｅ’線断面図である。
【図１７】第９実施形態に係る電気泳動表示パネルの表示部における拡大平面図である。
【図１８】第１実施形態に係るアクティブマトリクス基板の製造方法を示す工程断面図である。
【図１９】電気泳動表示装置を適用した電子機器の一例たる電子ペーパーの構成を示す斜視図である。
【図２０】電気泳動表示装置を適用した電子機器の一例たる電子ノートの構成を示す斜視図である。
【発明を実施するための形態】
【００４０】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の半導体装置用基板の一例であるアクティブマトリクス基板を備える、本発明の半導体装置の一例であるアクティブマトリクス駆動方式の電気泳動表示パネルを例にとる。
【００４１】
＜電気泳動表示パネル＞
＜第１実施形態＞
第１実施形態に係る電気泳動表示パネルについて、図１から図５を参照して説明する。
【００４２】
先ず、本実施形態に係る電気泳動表示パネルの全体構成について、図１及び図２を参照して説明する。
【００４３】
図１は、本実施形態に係る電気泳動表示パネルの全体構成を示すブロック図である。
【００４４】
図１において、本実施形態に係る電気泳動表示パネル１は、ｍ行×ｎ列分の画素２０がマトリクス状（二次元平面的）に配列された表示部１０ａを有する。表示部１０ａには、ｍ本の走査線１１（即ち、走査線Ｙ１、Ｙ２、…、Ｙｍ）と、ｎ本のデータ線６（即ち、データ線Ｘ１、Ｘ２、…、Ｘｎ）とが互いに交差するように設けられている。ｍ本の走査線１１は、行方向（即ち、Ｘ方向）に延在し、ｎ本のデータ線６は、列方向（即ち、Ｙ方向）に延在している。画素６０は、ｍ本の走査線１１とｎ本のデータ線６との交差に対応するように配置されている。尚、走査線１１は本発明に係る「ゲート線」の一例であり、データ線６は本発明に係る「データ線」の一例である。
【００４５】
電気泳動表示パネル１は、これらの画素６０を駆動するために必要な走査信号及び画像信号を供給するための走査線駆動回路１０４及びデータ線駆動回路１０１を備える。
【００４６】
走査線駆動回路１０４は、走査線Ｙ１、Ｙ２、…、Ｙｍの各々に走査信号をパルス的に順次供給する。一方、データ線駆動回路１０１は、走査線駆動回路１０４からの走査信号の供給タイミングに同期するように、データ線Ｘ１、Ｘ２、…、Ｘｎに画像信号を供給する。画像信号は、高電位レベル（以下「ハイレベル」という。例えば５Ｖ）又は低電位レベル（以下「ローレベル」という。例えば０Ｖ）の２値的なレベルをとる。
【００４７】
尚、本実施形態では、走査線駆動回路１０４及びデータ線駆動回路１０１を電気泳動表示パネルに内蔵する形態を採っているが、ＣＯＦ（chip on film）等に貼り付けられた外付けのＩＣとして、外部に設けられていてもよい。
【００４８】
図２は、本実施形態に係る電気泳動表示パネル１の表示部１０ａにおける一の画素６０の回路図である。
【００４９】
図２において、画素６０は、互いに対向するように配置された一対の基板（即ち、後述する素子基板及び対向基板）の表面に夫々形成された画素電極９及び対向電極２１間に電気泳動素子５０が挟持されることによって、諧調表示を行うことが可能なように構成されている。尚、画素電極９が形成される素子基板（但し、当該基板上に形成される積層構造を含む）が、本発明に係る「半導体装置用基板」の一例としてのアクティブマトリクス基板を構成している。
【００５０】
ここで、電気泳動素子５０は、電気泳動粒子を夫々含んでなる複数のマイクロカプセルから構成されている。マイクロカプセルは、例えば、被膜の内部に分散媒と、複数の白色粒子と、複数の黒色粒子とが封入されてなる。被膜は、マイクロカプセルの外殻として機能し、ポリメタクリル酸メチル、ポリメタクリル酸エチル等のアクリル樹脂、ユリア樹脂、アラビアゴム等の透光性を有する高分子樹脂から形成されている。分散媒は、白色粒子及び黒色粒子をマイクロカプセル内（言い換えれば、被膜内）に分散させる媒質であり、例えば、水や、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブ等のアルコール系溶媒、酢酸エチル、酢酸ブチル等の各種エステル類、アセトン、メチルエチルケトン、メチルイソブチルケトン等のケトン類、ペンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロヘキサン、メチルシクロヘキサン等の脂環式炭化水素、ベンゼン、トルエンや、キシレン、ヘキシルベンゼン、へブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼン等の長鎖アルキル基を有するベンゼン類等の芳香族炭化水素、塩化メチレン、クロロホルム、四塩化炭素、１、２−ジクロロエタン等のハロゲン化炭化水素、カルボン酸塩やその他の油類を単独で又は混合して用いることができる。また、分散媒には、界面活性剤が配合されてもよい。白色粒子は、例えば、二酸化チタン、亜鉛華（酸化亜鉛）、三酸化アンチモン等の白色顔料からなる粒子（高分子或いはコロイド）であり、例えば負に帯電されている。黒色粒子は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子或いはコロイド）であり、例えば正に帯電されている。このため、白色粒子及び黒色粒子は、画素電極９と対向電極２０との間の電位差によって発生する電場によって、分散媒中を移動することができる。
【００５１】
尚、これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加することができる。
【００５２】
画素６０の各々は、画素スイッチング用のＴＦＴ３０と、保持容量７０とを備えている。尚、ＴＦＴ３０は、本発明に係る「トランジスター」の一例である。
【００５３】
ＴＦＴ３０は、そのゲートが走査線１１に電気的に接続されており、そのソースがデータ線６に電気的に接続されており、そのドレインが画素電極９に接続されている。ＴＦＴ３０は、データ線駆動回路１０１（図１参照）からデータ線６を介して供給される画像信号を、走査線駆動回路１０４（図１参照）から走査線１１を介してパルス的に供給される走査信号に応じたタイミングで、画素電極９に出力する。
【００５４】
保持容量７０は、一対の電極（具体的には、図５を参照して後述する容量電極７１及び中継層８）間に、本発明に係る「第３絶縁膜」の一例である容量絶縁膜が挟持されることによって構築されている。ここで、一対の電極のうち一方の電極（具体的には、後述する中継層８）はＴＦＴ３０のドレイン及び画素電極９に電気的に接続されており、他方の電極（具体的には後述する容量電極７１）は所定の電位に保持された共通電位線３００に電気的に接続されている。ここで、共通電位線３００の電位は、一定値であってもよいし、一定又は不定の周期で変動してもよい。このように、画素６０に対して並列に保持容量７０を設けることによって、画素電極９の画像信号に対する保持特性を向上させることができる。尚、保持容量７０がなくとも画素の保持特性を十分確保することが可能な場合には、保持容量７０を設けなくともよい。
【００５５】
ここで図３に、本実施形態に係る電気泳動表示パネル１の表示部１０ａにおける一の画素６０の回路図の他の例を示す。尚、図３において図２と共通する部分に関しては共通の符号を付すこととし、適宜説明を省略する。
【００５６】
図３において、画素６０は、画素電極９と、画素電極９と互いに対向するように配置された対向電極２１と、画素電極９及び対向電極２１間に設けられた電気泳動素子５０と、第１の選択用ＴＦＴ２４ａと、第２の選択用ＴＦＴ２４ｂと、第１のキャパシター２７ａと、第２のキャパシター２７ｂと、第１の制御用ＴＦＴ２６ａと、第２の制御用ＴＦＴ２６ｂとを備えている。ここで、第１の選択用ＴＦＴ２４ａと、第２の選択用ＴＦＴ２４ｂと、第１のキャパシター２７ａと、第２のキャパシター２７ｂと、第１の制御用ＴＦＴ２６ａと、第２の制御用ＴＦＴ２６ｂとは、それぞれ本発明に係る「トランジスター」の一例である。
【００５７】
図３に示す例では、図１及び図２に示した上述の例と異なり、１つの画素６０に対してデータ線６が２本ずつ電気的に接続されるように、合計２ｎ本存在している。２ｎ本のデータ線６は、画素６０における一方側寄り（図中、左寄り）に配置されたｎ本の第１データ線６aと、画素６０における他方側寄り（図中、右寄り）に配置されたｎ本の第２データ線６ｂとからなる。
【００５８】
第１の選択用ＴＦＴ２４ａは、アモルファス半導体を用いて、Ｎチャネル型のＴＦＴとして形成されている。第１の選択用ＴＦＴ２４ａは、そのゲートが走査線１１に電気的に接続されており、そのソースが第１データ線６ａに電気的に接続されており、そのドレインが第１のキャパシター２７ａに電気的に接続されている。第１の選択用ＴＦＴ２４ａは、データ線駆動回路から第１データ線６ａを介して供給される画像信号を、走査線駆動回路から走査線１１を介してパルス的に供給される走査信号に応じたタイミングで、第１のキャパシター２７ａに入力する。これにより、第１のキャパシター２７ａに画像信号が書き込まれる。
【００５９】
第１のキャパシター２７ａは、画像信号を保持するための容量素子である。第１のキャパシター２７ａの一方の容量電極は、第１の選択用ＴＦＴ２４ａのドレイン及び第１の制御用ＴＦＴ２６ａのゲートに電気的に接続されている。第１のキャパシター２７ａの他方の容量電極は、共通電位線３００に電気的に接続されている。
【００６０】
第１の制御用ＴＦＴ２６ａは、アモルファス半導体を用いて、Ｎチャネル型のＴＦＴとして形成されている。第１の制御用ＴＦＴ２６ａは、そのゲートが第１のキャパシター２７ａ及び第１の選択用ＴＦＴ２４ａのドレインに電気的に接続されており、そのソースが第１の制御線９４に電気的に接続されており、そのドレインが画素電極９に電気的に接続されている。第１の制御用ＴＦＴ２６ａは、電源回路から第１の制御線９４を介して供給される第１の制御電位Ｓ１を、第１のキャパシター２７ａに保持された画像信号の電位に応じて、画素電極９に出力する。例えば、第１のキャパシター２７ａに保持された画像信号がハイレベルである場合には、第１の制御用ＴＦＴ２６ａはオン状態とされ、第１の制御線９４から第１の制御電位Ｓ１が、オン状態とされた第１の制御用ＴＦＴ２６ａを介して画素電極９に供給される。一方、第１のキャパシター２７ａに保持された画像信号がローレベルである場合には、第１の制御用ＴＦＴ２６ａはオフ状態とされ、第１の制御線９４と画素電極９との間はオフ状態とされた第１の制御用ＴＦＴ２６ａによって電気的に切断される。
【００６１】
第２の選択用ＴＦＴ２４ｂは、アモルファス半導体を用いて、Ｎチャネル型のＴＦＴとして形成されている。第２の選択用ＴＦＴ２４ｂは、そのゲートが走査線１１に電気的に接続されており、そのソースが第２データ線６ｂに電気的に接続されており、そのドレインが第２のキャパシター２７ｂに電気的に接続されている。第２の選択用ＴＦＴ２４ｂは、データ線駆動回路から第２データ線６ｂを介して供給される反転画像信号を、走査線駆動回路から走査線１１を介してパルス的に供給される走査信号に応じたタイミングで、第２のキャパシター２７ｂに入力する。これにより、第２のキャパシター２７ｂに画像信号が書き込まれる。
【００６２】
第２のキャパシター２７ｂは、反転画像信号を保持するための容量素子である。第２のキャパシター２７ｂの一方の容量電極は、第２の選択用ＴＦＴ２４ｂのドレイン及び第２の制御用ＴＦＴ２６ｂのゲートに電気的に接続されている。第２のキャパシター２７ｂの他方の容量電極は、第１のキャパシター２７ａの他方の容量電極と同様に、共通電位線３００に電気的に接続されている。
【００６３】
第２の制御用ＴＦＴ２６ｂは、アモルファス半導体を用いて、Ｎチャネル型のＴＦＴとして形成されている。第２の制御用ＴＦＴ２６ｂは、そのゲートが第２のキャパシター２７ｂ及び第２の選択用ＴＦＴ２４ｂのドレインに電気的に接続されており、そのソースが第２の制御線９５に電気的に接続されており、そのドレインが画素電極９に電気的に接続されている。第２の制御用ＴＦＴ２４ｂは、電源回路から第２の制御線９５を介して供給される第２の制御電位Ｓ２を、第２のキャパシター２７ｂに保持された反転画像信号の電位に応じて、画素電極９に出力する。例えば、第２のキャパシター２７ｂに保持された反転画像信号がハイレベルである場合には、第２の制御用ＴＦＴ２６ｂはオン状態とされ、第２の制御線９５から第２の制御電位Ｓ２が、オン状態とされた第２の制御用ＴＦＴ２６ｂを介して画素電極９に供給される。一方、第２のキャパシター２７ｂに保持された反転画像信号がローレベルである場合には、第２の制御用ＴＦＴ２６ｂはオフ状態とされ、第２の制御線９５と画素電極９との間はオフ状態とされた第２の制御用ＴＦＴ２６ｂによって電気的に切断される。
【００６４】
第１の制御線９４及び第２の制御線９５は、電源回路からそれぞれ第１の制御電位Ｓ１及び第２の制御電位Ｓ２が供給可能に構成されている。第１の制御線９４は、スイッチ９４ｓを介して電源回路（図不示）に電気的に接続されており、第２の制御線９５は、スイッチ９５ｓを介して電源回路に電気的に接続されている。スイッチ９４ｓ及び９５ｓは、コントローラによってオン状態とオフ状態とが切り替えられるように構成されている。スイッチ９４ｓがオン状態とされることで、第１の制御線９４と電源回路とが電気的に接続され、スイッチ９４ｓがオフ状態とされることで、第１の制御線９４は電気的に切断されたハイインピーダンス状態とされる。スイッチ９５ｓがオン状態とされることで、第２の制御線９５と電源回路とが電気的に接続され、スイッチ９５ｓがオフ状態とされることで、第２の制御線９５は電気的に切断されたハイインピーダンス状態とされる。
【００６５】
第１の制御用ＴＦＴ２６ａは第１のキャパシター２７ａに保持された画像信号によってオン状態及びオフ状態が切り替えられ、第２の制御用ＴＦＴ２６ｂは第２のキャパシター２７ｂに保持された反転画像信号（即ち、画像信号の２値的なレベルを反転させた信号）によってオン状態及びオフ状態が切り替えられるので、第１の制御用ＴＦＴ２６ａと第２の制御用ＴＦＴ２６ｂとではオン状態及びオフ状態が互いに異なる。即ち、第１の制御用ＴＦＴ２６ａがオン状態の場合には、第２の制御用ＴＦＴ２６ｂはオフ状態となり、第１の制御用ＴＦＴ２６ａがオフ状態の場合には、第２の制御用ＴＦＴ２６ｂはオン状態となる。よって、複数の画素６０の各々の画素電極９は、第１のキャパシター２７ａに保持された画像信号及び第２のキャパシター２７ｂに保持された反転画像信号に応じて、第１の制御線９４又は第２の制御線９５に択一的に電気的に接続される。この際、複数の画素６０の各々の画素電極９は、スイッチ９４ｓ又は９５ｓのオンオフ状態に応じて、電源回路から第１の制御電位Ｓ１又は第２の制御電位Ｓ２が供給される、或いはハイインピーダンス状態とされる。
【００６６】
より具体的には、ハイレベルの画像信号が供給される（言い換えれば、ローレベルの反転画像信号が供給される）画素６０については、第１の制御用ＴＦＴ２６ａ及び第２の制御用ＴＦＴ２６ｂのうち第１の制御用ＴＦＴ２６ａのみがオン状態となり、その画素６０の画素電極９は、第１の制御線９４に電気的に接続され、スイッチ９４ｓのオンオフ状態に応じて電源回路から第１の制御電位Ｓ１が供給され、又は、ハイインピーダンス状態とされる。一方、ローレベルの画像信号が供給される（言い換えれば、ハイレベルの反転画像信号が供給される）画素６０については、第１の制御用ＴＦＴ２６ａ及び第２の制御用ＴＦＴ２６ｂのうち第２の制御用ＴＦＴ２６ｂのみがオン状態となり、その画素６０の画素電極９は、第２の制御線９５に電気的に接続され、スイッチ９５ｓのオンオフ状態に応じて電源回路から第２の制御電位Ｓ２が供給され、又は、ハイインピーダンス状態とされる。
【００６７】
次に、本実施形態に係る電気泳動表示パネル１の表示部１０ａの具体的な構成について、図４及び図５を参照して説明する。
【００６８】
図４は、本実施形態に係る電気泳動表示パネル１の表示部１０ａにおける拡大平面図である。図５は、図４のＡ−Ａ’線断面図である。尚、図４及び図５では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述する図６から図１８において同様である。
【００６９】
図５において、素子基板１０は、本発明に係る「基板」の一例であり、ＰＥＴ(ポリエチレンテレフタレート)を材料として形成された基板である。尚、素子基板１０の材料として、例えば、ＰＥＳ（ポリエーテルスルホン）、ポリエーテルイミド、ポリエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ＰＣ（ポリカーボネート）、芳香族ポリエステル（液晶ポリマー）、ＴＡＣ（セルローストリアセレート）及びＣＡＰ（セルロースアセテートポロピオネート）等を採用してもよい。このような有機絶縁基板を素子基板１０として採用した場合、電気泳動表示パネルの軽量化や、フレキシビリティの向上に貢献することができる。また、ガラス、シリコン及び金属薄版等の無機絶縁基板を素子基板１０の材料として用いてもよい。
【００７０】
尚、本実施形態では図示を省略しているが、素子基板１０の表面上には下地膜が形成されていてもよい。下地膜の材料としては、例えば、ポリイミド等の有機絶縁材料やシリコン窒化膜等の無機性材料を採用するとよい。下地膜を形成することによって、素子基板１０の表面に存在する凹凸を平坦化することができる共に、素子基板１０からの出ガスや、外部から素子基板１０を通過して侵入しようとするガス及び水分等を効果的に遮断することができるため、上層側に良質な積層構造を形成することができるようになる。
【００７１】
素子基板１０上には、走査線１１及びデータ線６が形成されている。走査線１１は、例えば厚さ１００ｎｍのＡｌ（アルミニウム）により構成することができ、データ線６は、例えば厚さ１００ｎｍのＡｕ（金）により構成することができる。
【００７２】
図４に示すように、素子基板１０上で平面的に見て、データ線６及び走査線１１は、それぞれＸ方向及びＹ方向に延在するように形成されている。走査線１１及びデータ線６の材料としては、導電材料、例えば、Ａｌ（アルミニウム）、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、銅、金等の金属又はカーボンナノチューブ、グラフェン、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料等を採用することができる。なお、膜厚は１００ｎｍに限らない。
【００７３】
図５に示すように、データ線６は、走査線１１より層間絶縁膜３１を介して上層側に設けられている。尚、層間絶縁膜３１は本発明に係る「第２絶縁膜」の一例である。
【００７４】
層間絶縁膜３１は、素子基板１０上におけるデータ線６と走査線１１とが互いに交差する領域に、例えばインクジェット法等の塗布法により絶縁材料が塗布されることにより島状に形成されている。
【００７５】
層間絶縁膜３１の材料としては、例えば、ポリビニルアセテート、ポリメチルメタクリレート、ポリスチレン、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、シアノエチルプルラン、フッ素系ポリマー或いはポリイソブチレンに代表されるポリオレフィン系ポリマー、ＰＶＰ−ＯＴＳ、及びこれらの共重合体、感光性樹脂等の有機絶縁材料、酸化シリコン、窒化シリコン等の無機材料を採用することができる。
【００７６】
データ線６及び走査線１１には互いに異なる電位を有する走査信号及び画像信号が供給されるため、データ線６及び走査線１１間には電位差に基づいて時間的に変動する電界が生じる。このように生じた電界はデータ線６及び走査線１１間にクロストークを引き起こすため、その大きさは小さいことが好ましい。そこで、本実施形態では、層間絶縁膜３１の膜厚を大きく設定すると共に、層間絶縁膜３１の材料として、比誘電率の小さい材料を用いている。具体的には、層間絶縁膜３１の膜厚は２０ｎｍから１００ｕｍ程度に設定されており、層間絶縁膜３１の材料は、比誘電率が約３．３である感光性アクリルが採用されている。層間絶縁膜３１の厚さは、例えば１μｍとされる。
【００７７】
尚、データ線６及び走査線１１がインクジェット法等の塗布法によって形成された場合は、フォトリソグラフィ法等によってベタ状に形成された膜をパターニングすることにより形成する場合に比べて、形成されるデータ線６及び走査線１１の配線幅が広くなる傾向がある（典型的には２０〜３０ｕｍ以上広くなる）。このように配線幅が広く形成されると、データ線６及び走査線１１間に生じる容量が大きくなり、電気泳動表示パネル１の消費電力が著しく悪化してしまうおそれがある。その点、本実施形態では、このような場合であっても、層間絶縁膜３１を厚く形成することによってデータ線６及び走査線１１間に生じる電界の大きさを小さく抑えることによって、電気泳動表示パネル１の消費電力を改善することが可能である。
【００７８】
素子基板１０上にはＴＦＴ３０が形成されている。ＴＦＴ３０は、素子基板１０上で平面的に見て、Ｘ方向に延在するように形成された走査線１１と、Ｙ方向に延在するように形成されたデータ線６との交差に対応するように、画素毎に配置されている。ＴＦＴ３０は、半導体層３０ａ、ゲート電極３０ｂ及びゲート絶縁膜３０ｃから構築されている。
【００７９】
半導体層３０ａは、ソース領域３０ａ１、チャネル領域３０ａ２及びドレイン領域３０ａ３を有しており、ゲート電極３０ｂは、ゲート絶縁膜３０ｃを介して半導体層３０ａのうちチャネル領域３０ａ２に対向するように設けられている。尚、半導体層３０ａにおいて、ソース領域３０ａ１及びチャネル領域３０ａ２間、若しくはチャネル領域３０ａ２及びドレイン領域３０ａ３間にＬＤＤ領域が形成されていてもよい。尚、ゲート絶縁膜３０ｃは、本発明に係る「第１絶縁膜」の一例である。
【００８０】
ここで、図４に示すように、ゲート電極３０ｂは素子基板１０上に形成された走査線１１の一部として形成されている。本実施形態では、主にＸ方向に沿って形成された走査線１１のうち、素子基板１０上において平面的に見た場合に半導体層３０ａに重なる一の領域において、Ｙ方向に部分的に突出するように形成された走査線１１の部分がゲート電極３０ｂと機能する。
【００８１】
走査線１１の膜厚は、５ｍｍから５０ｕｍ程度であることが好ましい。
【００８２】
ゲート絶縁膜３０ｃの材料として厚さ２００ｎｍのポリアミドを用いているが、それ以外の材料としては、例えば、ポリビニルアセテート、ポリメチルメタクリレート、ポリスチレン、ポリイミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、シアノエチルプルラン、フッ素系ポリマー或いはポリイソブチレンに代表されるポリオレフィン系ポリマー及びＰＶＰ−ＯＴＳ並びにこれらの共重合体や、感光性樹脂等の有機絶縁材料や、酸化シリコン及び窒化シリコン等の無機材料を採用してもよい。
【００８３】
ここでゲート絶縁膜３０ｃは、ＴＦＴ３０の性能を向上させる観点から、膜厚を小さく形成すると共に、材料として比誘電率の大きい材料を採用するとよいとされている。このような要請に沿って、本実施形態に係るゲート絶縁膜３０ｃの膜厚は、１０ｎｍから１ｕｍ程度に小さく設定されている。尚、ゲート絶縁膜３０ｃの膜厚は極力小さい方が好ましいが、半導体層３０ａ及びゲート電極３０ｂ間の電気的な絶縁を確実に確保できる範囲で、膜厚を小さく設定するとよい。このようにゲート絶縁膜３０ｃの膜厚を設定することにより、ＴＦＴ３０の性能向上と信頼性とを両立させることが可能となる。
【００８４】
半導体層３０ａは、ペンタセンを材料として形成されている。尚、半導体層３０ａの他の材料として、ナフタレン、アントラセン、テトラセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン等又はこれらの誘導体のような低分子の有機半導体材料や、ポリーＮ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ（ｐ−フェニレンビニレン）、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレンービチオフェン共重合体、フルオレンーアリールアミン共重合体又はこれらの誘導体のような高分子の有機半導体材料や、これらのうち１種又は２種以上の組み合わせを採用してもよい。また、ＩＧＺＯ、ＺｎＯ、ＴｉＯ２、ＡｌＺｎＳｎＯ等の酸化物半導体、又はシリコンを、半導体層３０ａの材料として採用してもよい。半導体層３０ａの膜厚は例えば５０ｎｍとすることができる。ただしこれに限る必要は無く５ｎｍから１μｍ程度の範囲としてもよい。
【００８５】
半導体層にペンタセン等の有機半導体材料を用いた際は一般に、ソース領域３０ａ１、ドレイン領域３０ａ２がデータ線６、中継層８と接する半導体層３０ａ中に自然と形成されることが知られている。不純物導入等を行なう必要はない。これは半導体材料と金属のキャリアのフェルミレベルがおよそ一致すれば自然と電荷が流れることによると言われている。
【００８６】
ソース領域３０ａ１は、データ線６に電気的に接続されており、データ線６から供給される画像信号が印加されるように構成されている。
【００８７】
ドレイン領域３０ａ３は、中継層８に電気的に接続されている。ここで中継層８は、コンタクトホール４０を介して画素電極９に電気的に接続されている。このように、ゲート電極３０ｂに走査信号が供給されるタイミング（即ち、ＴＦＴ３０がオン駆動されるタイミング）で、ソース領域３０ａ１に供給された画像信号がドレイン領域３０ａ３から出力されることによって、中継層８を介して画素電極９に画像信号が印加されるように構成されている。
【００８８】
ここで、中継層８は素子基板１０の表面に形成された容量電極７１との間に容量絶縁膜７２を挟持することによって、保持容量７０を形成している。容量電極７１は共通電位線３００（図２参照）に電気的に接続されることによって所定の電位に保持されている。
【００８９】
容量絶縁膜７２は、容量電極７１を部分的に覆うように、例えばインクジェット法等の塗布法により絶縁材料が塗布されることにより島状に形成されている。
【００９０】
上述したように、ＴＦＴ３０の保持特性を向上させるために、保持容量７０は容量値が大きくなるように形成することが好ましい。本実施形態では特に、容量絶縁膜７２の材料として、比誘電率が約３．６であるポリイミドを採用するとともに、膜厚が小さくなるように形成している。具体的な容量絶縁膜７２の膜厚は、約０．３ｕｍである。
【００９１】
尚、ゲート絶縁膜３０ｃに印加される電位差は４０Ｖ以上であるのに対し、容量絶縁膜７２に印加される電位差は±１５Ｖ程度であることに鑑みて、容量絶縁膜７２の膜厚はゲート絶縁膜３０ｃの膜厚に比べて薄くなるように設定されている。
【００９２】
容量絶縁膜７２として、層間絶縁膜３１、ゲート絶縁膜３０ｃと同一の材料を用いる事ができる。またその膜厚は０．３μｍに限らず１０ｎｍ〜１μｍを用いても良い。
【００９３】
尚、図４において、素子基板１０上で平面的に見てデータ線６及び容量電極７１が重なる領域には、データ線６及び容量電極７１を電気的に絶縁するための層間絶縁膜３２が形成されている。層間絶縁膜３２は、上述した層間絶縁膜３１と同一層に配置され、層間絶縁膜３１、容量絶縁膜７２及びゲート絶縁膜３０ｃと同様に、例えばインクジェット法等の塗布法により絶縁材料が塗布されることにより島状に形成されている。
【００９４】
層間絶縁膜３３、３４は厚さ１μｍの感光性アクリルから構成されている。材料としては層間絶縁膜３１、ゲート絶縁膜３０ｃと同一材料を用いても良い。膜厚は１００ｎｍから１００μｍを用いても良い。
【００９５】
画素電極は５０ｎｍのＩＴＯから構成されている。透明電極で無く、金属等の不透明電極を用いても良い。膜厚は５ｎｍから１μｍを用いても良い。
【００９６】
以上説明したように、本実施形態に係る電気泳動表示パネル１によれば、層間絶縁膜３１、容量絶縁膜７２及びゲート絶縁膜３０ｃの材料及び膜厚が互いに異なるように形成されているため、夫々の絶縁膜に要求される仕様に個別に対応することが可能である。その結果、高品位な画像表示が可能な電気泳動表示パネルを実現することができる。
【００９７】
＜第２実施形態＞
続いて、図６及び図７を参照して第２実施形態に係る電気泳動表示パネルの構造について説明する。尚、第２実施形態に係る電気泳動表示パネルの概要は、基本的に上述した第１実施形態に係る電気泳動表示パネルと同様な構造を有している。そのため、上述した第１実施形態と共通する点に関しては説明を適宜省略し、異なる点について重点的に説明することとする。
【００９８】
図６は、第２実施形態に係る電気泳動表示パネル１の表示部１０ａにおける拡大平面図である。図７は、図６のＢ−Ｂ’線断面図である。
【００９９】
図６及び図７において、第２実施形態では、素子基板１０上で平面的に見て、走査線１１（即ち、ゲート電極３０ｂも含む）より広い領域に亘って、ゲート絶縁膜３０ｃが広く形成されている点において上述の実施形態と異なっている。このようにゲート絶縁膜３０ｃを広く形成することにより、ＴＦＴ３０を製造する過程において、半導体層３０a、データ線６等とゲート電極３０ｂ間に異物が混入する等の要因によって、半導体層３０a及びゲート電極３０ｂ間にショート不良が生じることを効果的に防止することができ、ＴＦＴ３０の品質を向上させることができる。
【０１００】
更に、容量絶縁膜７２もまた、素子基板１０上で平面的に見て、容量電極７１より広い領域に亘って形成されている。このように容量絶縁膜７２を広く形成することにより、保持容量７０を製造する工程中において、保持容量７０を構成する一対の電極である容量電極７１及び中継層８間に異物が混入する等の要因によって、容量電極７１及び中継層８間にショート不良が生じることを効果的に防止することができ、保持容量７０の品質を向上させることができる。
【０１０１】
素子基板１０上で平面的に見て、層間絶縁膜３１が形成されている領域では、層間絶縁膜３１の上層側にゲート絶縁膜３０ｃが重ねて形成されている。そのため、上述した実施形態に比べてデータ線６及び走査線１１間の層間距離を大きく確保することができるため（即ち、実質的に第１実施形態における層間絶縁膜３１の膜厚を大きくすることができるため）、データ線６及び走査線１１における信号の相互影響をより効果的に抑制することが可能となる。その結果、画像信号における乱れが少なく、高品位な画像表示が可能な電気泳動表示パネル１を実現することが可能となる。
【０１０２】
＜第３実施形態＞
続いて、図８及び図９を参照して第３実施形態に係る電気泳動表示パネルの構造について説明する。尚、第３実施形態に係る電気泳動表示パネルの概要は、基本的に上述した第１実施形態に係る電気泳動表示パネルと同様な構造を有している。そのため、上述した第１実施形態と共通する点に関しては説明を適宜省略し、異なる点について重点的に説明することとする。
【０１０３】
図８は、第３実施形態に係る電気泳動表示パネル１の表示部１０ａにおける拡大平面図である。図９は、図８のＣ−Ｃ’線断面図である。
【０１０４】
図８及び図９において、素子基板１０上で平面的に見て、層間絶縁膜３１が形成されている領域では、層間絶縁膜３１の上層側にゲート絶縁膜３０ｃが重ねて形成されている。そのため、上述した実施形態に比べてデータ線６及び走査線１１間の層間距離を大きく確保することができるため（即ち、実質的に層間絶縁膜３１の膜厚を大きくすることと等価であるため）、データ線６及び走査線１１における信号の相互影響をより効果的に抑制することが可能となる。その結果、画像信号における乱れが少なく、高品位な画像表示が可能な電気泳動表示パネル１を実現することが可能となる。
【０１０５】
第３実施形態では、上述した第２実施形態のように、走査線１１上に亘って広くゲート絶縁膜３０ｃを形成する必要がない。そのため、ゲート絶縁膜３０ｃを形成するために要する材料を少なく抑えることができ、省資源及び低コストに対応した電気泳動表示パネルを実現することができる。
【０１０６】
＜第４実施形態＞
続いて、図１０を参照して第４実施形態に係る電気泳動表示パネルの構造について説明する。尚、第４実施形態に係る電気泳動表示パネルの概要は、基本的に上述した実施形態に係る電気泳動表示パネルと同様な構造を有している。そのため、上述した実施形態と共通する点に関しては説明を適宜省略し、異なる点について重点的に説明することとする。
【０１０７】
図１０は、第４実施形態に係る電気泳動表示パネル１の表示部１０ａにおける拡大平面図である。
【０１０８】
図１０において、第４実施形態では、ゲート絶縁膜３０ｃ及び容量絶縁膜７２が一体的に形成されている。つまり、共通の工程でゲート絶縁膜３０ｃ及び容量絶縁膜７２を形成することができる。そのため、ゲート絶縁膜３０ｃと容量絶縁膜７２とを別々の工程で形成する上述した第１実施形態に比べて、少ない工程で電気泳動表示装置１を製造することが可能となり、製造コストの削減に貢献することができる。
【０１０９】
また、ゲート絶縁膜３０ｃは、素子基板１０上で平面的に見て、層間絶縁膜３１が形成されている領域まで延在するように形成されている。つまり、素子基板１０上で平面的に見て、層間絶縁膜３１が形成されている領域では、層間絶縁膜３１の上層側にゲート絶縁膜３０ｃが重ねて形成されている。そのため、上述した第１実施形態に比べてデータ線６及び走査線１１間の層間距離を大きく確保することができるため（即ち、実質的に第１実施形態における層間絶縁膜３１の膜厚を大きくすることができるため）、データ線６及び走査線１１における信号の相互影響をより効果的に抑制することが可能となる。その結果、画像信号における乱れが少なく、高品位な画像表示が可能な電気泳動表示パネル１を実現することが可能となる。
【０１１０】
＜第５実施形態＞
続いて、図１１を参照して第５実施形態に係る電気泳動表示パネルの構造について説明する。尚、第５実施形態に係る電気泳動表示パネルの概要は、基本的に上述した実施形態に係る電気泳動表示パネルと同様な構造を有している。そのため、上述した実施形態と共通する点に関しては説明を適宜省略し、異なる点について重点的に説明することとする。
【０１１１】
図１１は、第５実施形態に係る電気泳動表示パネル１の表示部１０ａにおける拡大平面図である。
【０１１２】
図１１において、第５実施形態では上述した第１実施形態と異なり、素子基板１０上に保持容量７０が形成されていない。つまり、保持容量７０を設けなくともＴＦＴ３０の保持特性が十分確保可能である場合に対応する。このように保持容量７０を構成しない分、素子基板１０上の積層構造を簡略化することができる。その結果、電気泳動表示パネルの製造工程の削減による製造コストの抑制や、素子基板１０上の積層構造が簡単な分、高精細化に貢献することが可能となる。
【０１１３】
＜第６実施形態＞
続いて、図１２を参照して第６実施形態に係る電気泳動表示パネルの構造について説明する。尚、第６実施形態に係る電気泳動表示パネルの概要は、基本的に上述の実施形態に係る電気泳動表示パネルと同様な構造を有している。そのため、上述した実施形態と共通する点に関しては説明を適宜省略し、異なる点について重点的に説明することとする。
【０１１４】
図１２は、第６実施形態に係る電気泳動表示パネル１の表示部１０ａにおける拡大平面図である。
【０１１５】
図１２において、第６実施形態では、保持容量７０を有しない第５実施形態に比べて、ゲート絶縁膜３０ｃが、素子基板１０上で平面的に見て、層間絶縁膜３１が形成されている領域まで延在して形成されている。つまり、素子基板１０上で平面的に見て、層間絶縁膜３１が形成されている領域では、層間絶縁膜３１の上層側にゲート絶縁膜３０ｃが重ねて形成されている。そのため、上述した第１実施形態に比べてデータ線６及び走査線１１間の層間距離を大きく確保することができるため（即ち、実質的に第１実施形態における層間絶縁膜３１の膜厚を大きくすることができるため）、データ線６及び走査線１１における信号の相互影響をより効果的に抑制することが可能となる。その結果、画像信号における乱れが少なく、高品位な画像表示が可能な電気泳動表示パネル１を実現することが可能となる。
【０１１６】
＜第７実施形態＞
続いて、図１３及び図１４を参照して第７実施形態に係る電気泳動表示パネルの構造について説明する。尚、第７実施形態に係る電気泳動表示パネルの概要は、基本的に上述した第１実施形態に係る電気泳動表示パネルと同様な構造を有している。そのため、上述した第１実施形態と共通する点に関しては説明を適宜省略し、異なる点について重点的に説明することとする。
【０１１７】
図１３は、第７実施形態に係る電気泳動表示パネルの表示部１０ａにおける拡大平面図である。図１４は、図１３のＤ−Ｄ’線断面図である。
【０１１８】
図１３及び図１４において、第７実施形態は、素子基板１０上で平面的に見た場合に、ゲート絶縁膜３０ｃが容量絶縁膜７２を兼ねるように、容量電極７１上の広い範囲に至るまで延在して形成されている点において上述の第１実施形態と異なっている。このようにゲート絶縁膜３０ｃを形成することによって、容量絶縁膜７２を同一機会に形成することができるので、製造工程における工程数を削減することが可能となり、製造コストの抑制が可能となる。
【０１１９】
＜第８実施形態＞
続いて、図１５及び図１６を参照して第８実施形態に係る電気泳動表示パネルの構造について説明する。尚、第８実施形態に係る電気泳動表示パネルの概要は、基本的に上述した第１実施形態に係る電気泳動表示パネルと同様な構造を有している。そのため、上述した実施形態と共通する点に関しては説明を適宜省略し、異なる点について重点的に説明することとする。
【０１２０】
図１５は、第８実施形態に係る電気泳動表示パネルの表示部１０ａにおける拡大平面図である。図１６は、図１５のＥ−Ｅ’線断面図である。
【０１２１】
上述した第１から第７実施形態では、ＴＦＴ３０はボトムゲート構造を有するが、第８実施形態では、ＴＦＴ３０はトップゲート構造を有する。
【０１２２】
図１５及び図１６において、素子基板１０上に、データ線６及び容量電極７１が設けられている。データ線６及び容量電極７１は、それぞれ、上層側に形成された半導体層３０aのソース領域３０ａ１及びドレイン領域３０ａ３に電気的に接続されている。
【０１２３】
データ線６の上層側には走査線１１が設けられているが、両者間には層間絶縁膜３１が形成されている。この層間絶縁膜３１は、第１実施形態と同様に、データ線６及び走査線１１間の相互作用を効果的に抑制すべく、比誘電率が小さく、膜厚が大きくなるように形成されていることが好ましい。
【０１２４】
半導体層３０aの上層側には、ゲート絶縁膜３０ｃを介してゲート電極３０ｂが設けられている。ゲート電極３０ｂは、平面視で走査線１１から枝分かれした部位により構成され、走査線１１と同一層に構成されている。
【０１２５】
ゲート絶縁膜３０ｃは、第１実施形態と同様に、ＴＦＴ３０の性能を向上させるべく、半導体層３０a及びゲート電極３０ｂ間の絶縁が確実に確保される範囲において、膜厚が小さくなるように形成されるとよい。
【０１２６】
容量絶縁膜７２は、容量電極７１の上層側にコンタクトホール４０が形成される領域が確保されるように部分的に設けられている。そして、容量絶縁膜７２の上層側には、容量電極７１が形成されることによって、保持容量７０が形成されている。
【０１２７】
ここで容量絶縁膜７２は、第１実施形態と同様に、保持容量７０が有する容量値が大きくなるように、比誘電率が大きい材料を採用しつつ、膜厚が薄くなるように形成されることが好ましい。
【０１２８】
以上説明した各種積層構造上には層間絶縁膜３３及び３４が形成される。層間絶縁膜３３及び３４の上層側には画素電極９が形成されており、コンタクトホール４０を介して中継層８と電気的に接続されている。
【０１２９】
＜第９実施形態＞
続いて、図１７を参照して第９実施形態に係る電気泳動表示パネルの構造について説明する。尚、第９実施形態に係る電気泳動表示パネルの概要は、基本的に上述の実施形態に係る電気泳動表示パネルと同様な構造を有している。そのため、上述した実施形態と共通する点に関しては説明を適宜省略し、異なる点について重点的に説明することとする。
【０１３０】
図１７は、第９実施形態に係る電気泳動表示パネル１の表示部１０ａにおける拡大平面図である。
【０１３１】
第９実施形態は、第８の実施例と同様にトップゲート構造のＴＦＴ３０が用いられており、素子基板１０上で平面的に見た場合に、ゲート絶縁膜３０ｃがデータ線６に重なる領域を中心に広く延在するように形成されている点において上述した第８実施形態と異なる。
【０１３２】
ゲート絶縁膜３０ｃは、データ線６及び走査線１１が重なる領域において、素子基板１０上で平面的に見て層間絶縁膜３１と重なるように配置されている。その結果、データ線６及び走査線１１間の距離を大きく確保することができるので（即ち、実質的に層間絶縁膜３１の膜厚を大きくすることと等価となるので）、データ線６及び走査線１１間の相互作用を効果的に抑制することが可能となる。
【０１３３】
また、ゲート絶縁膜３０ｃは、データ線６及び容量電極７１が重なる領域では、素子基板１０上で平面的に見て層間絶縁膜３２と重なるように配置されている。その結果、データ線６及び容量電極７１間の距離を大きく確保することができるので（即ち、実質的に層間絶縁膜３１の膜厚を大きくすることと等価となるので）、データ線６及び容量電極７１間の寄生容量をより小さくする事ができる。また、データ線６とゲート電極３０ｂ、走査線１１、半導体層３０ｂ等との異物やパターン不良によるショートを防止することもできる。
【０１３４】
＜製造方法＞
上述した実施形態に係る電気泳動表示パネルが備えるアクティブマトリクス基板の製造方法について、図１８を参照して説明する。尚、本実施形態に係るアクティブマトリクス基板は、上述したように、素子基板１０及び該素子基板１０上の積層構造からなる。
【０１３５】
図１８は、第１実施形態に係るアクティブマトリクス基板の製造方法の一例を、図１８に示した断面図に対応して、順を追って示す工程断面図である。
【０１３６】
まず、素子基板１０として、厚さ０．５ｍｍのＰＥＴ(ポリエチレンテレフタレート)を材料として形成されたフィルム基板を用意する。尚、素子基板１０の材料として、例えば、ＰＥＳ（ポリエーテルスルホン）、ポリエーテルイミド、ポリエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ＰＣ（ポリカーボネート）、芳香族ポリエステル（液晶ポリマー）、ＴＡＣ（セルローストリアセレート）及びＣＡＰ（セルロースアセテートポロピオネート）等を採用することにより、有機絶縁基板を素子基板１０として用いてもよい。特に素子基板１０として有機絶縁基板を採用した場合、電気泳動表示パネルの軽量化や、フレキシビリティの向上に貢献することができるため、好ましい。また、ガラス、シリコン及び金属薄版等の無機絶縁基板を素子基板１０として用いてもよい。
【０１３７】
次に素子基板１０上に、厚さ１００ｎｍのアルミニウムからなる走査線１１、容量電極７１及びゲート電極３０ｂを形成する（図１８（ａ）参照）。具体的には、走査線１１、容量電極７１及びゲート電極３０ｂは、例えば、素子基板１０上にスパッタ法等によりベタ状に導電膜を形成し、当該導電膜をパターニングすることによって同一機会に形成するとよい。
【０１３８】
尚、走査線１１の形成方法としては、例えば、スパッタ法、蒸着法及びインクジェット法を採用してもよいし、スクリーン印刷、オフセット印刷、グラビア印刷及びマイクロコンタクトプリンティング法等の各種印刷法を採用してもよい。
【０１３９】
走査線１１、容量電極７１及びゲート電極３０ｂの材料は、例えば、Ａｌ（アルミニウム）、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等の導電性を有する材料である。尚、走査線１１、容量電極７１及びゲート電極３０ｂの膜厚は、１００ｎｍ程度が好ましいがこれに限らない。
【０１４０】
続いて、走査線１１、容量電極７１及びゲート電極３０ｂが形成された素子基板１０上に、厚さ１μｍのアクリルからなる層間絶縁膜３１、厚さ０．３μｍのポリイミドからなる容量絶縁膜７２及び厚さ０．２μｍのポリアミドから成るゲート絶縁膜３０ｃを、例えばインクジェット法等の塗布法によって、順次形成する（図１８（ｂ）参照）。尚、これら絶縁膜の形成方法としては、例えば、スクリーン印刷、オフセット印刷、グラビア印刷等の各種印刷方法や、絶縁膜を特定の領域内に部分的に形成可能なバーコート法、スプレー法等のウエット法、製膜ガスを特定の領域に照射する方法など、特定の領域に部分的に製膜可能な各種手法を用いてもよい。即ち、これらの各種絶縁膜の形成方法は、最終的に素子基板１０上の一領域に絶縁膜を直接的に形成可能な方法である限りにおいて、何ら限定されない。
【０１４１】
また、このような手法を用いて素子基板１０上における各種絶縁膜を形成すると、基板上の全面に形成した一の絶縁膜をパターニングすることによって形成する場合に比べて、完成されるアクティブマトリクス基板におけるたわみ（即ち、構造的な歪み）を効果的に抑制することが可能となる。
【０１４２】
また、このような絶縁膜の形成方法を採用することにより、各種絶縁膜を形成する際に必要となる材料の量を少なく抑えることができる。つまり、パターニングによってこれらの各種絶縁膜を形成する場合、一度、素子基板１０上にベタ状に絶縁膜を形成する必要があるので、パターニングによって除去される絶縁膜は無駄になってしまう。一方、上述した本実施形態において採用した形成方法では、絶縁膜を形成する必要のある領域にのみ、直接的に絶縁膜を形成することが可能である。そのため、絶縁膜を形成する際に無駄となる部分が存在しない。その結果、絶縁膜を形成する際に必要な材料の量を極力少なく抑えることができ、省資源及び低コストの要請に対応したアクティブマトリクス基板を製造することが可能である。
【０１４３】
ここで、ゲート絶縁膜３０ｃは、層間絶縁膜３１及び容量絶縁膜７２より後に形成するとよい。仮に層間絶縁膜３１及び容量絶縁膜７２より前にゲート絶縁膜３０ｃを形成してしまうと、先に形成されたゲート絶縁膜３０ｃの表面が層間絶縁膜３１及び容量絶縁膜７２を形成する際に用いられる各種溶液等によって汚染又は破損してしまう。ゲート絶縁膜３０ｃの上側表面には半導体層３０aが形成されることによってＴＦＴ３０が構築されるため、ゲート絶縁膜３０ｃの表面が汚染又は破損すると、ＴＦＴ３０の性能が低下してしまう。そのため、本実施形態では、ゲート絶縁膜３０ｃを、絶縁膜３１及び容量絶縁膜７２より後に形成することによって、好適な性能を有するＴＦＴ３０を形成することができる。
【０１４４】
尚、層間絶縁膜３１、容量絶縁膜７２及びゲート絶縁膜３０ｃを形成する工程は、例えば窒素（Ｎ２）を充填、若しくは減圧環境下にあるチャンバー内で行うことが好ましい。このような環境下において各種絶縁膜を形成することにより、酸素や水分等の不純物や、活性ガスがこれらの各種絶縁膜中に混入してしまうことを効果的に防止することができる。
【０１４５】
層間絶縁膜３１は、比誘電率の小さい材料で、膜厚が大きくなるように形成するとよい。このように層間絶縁膜３１を形成することで、データ線６及び走査線１１を一対の電極として実質的に形成される容量が有する容量値を小さく抑えることができるので、走査線１１及びデータ線６間に生じる相互作用を効果的に抑制することが可能となる。具体的には、比誘電率が約３．３であるアクリルを材料として採用し、２０ｎｍから１００ｕｍ程度の膜厚で形成するとよい。
【０１４６】
容量絶縁膜７２は、比誘電率が大きく、膜厚が小さくなるように形成するとよい。このように容量絶縁膜７２を形成することにより、保持容量７０が有する容量値を大きく確保することが可能となり、ＴＦＴ３０の保持特性を向上させることができる。具体的には、比誘電率が約３．６であるポリイミドを材料として採用するとともに、０．３ｕｍ程度の膜厚で形成することにより、十分な容量値を確保することができる。誘電率等の設計因子を鑑み膜厚を１０ｎｍから１μｍの範囲としても良い。
ゲート絶縁膜３０ｃは、ＴＦＴ３０の性能を向上させる観点から、膜厚を小さくすると共に、比誘電率の大きい材料から形成するとよい。そのため、膜厚は極力小さい方が好ましいが、半導体層３０ａ及びゲート電極３０ｂ間の電気的な絶縁を確実に確保できる程度に設定するとよい。このように膜厚を設定することにより、ＴＦＴ３０の性能向上と信頼性とを両立させることが可能となる。具体的には、ゲート絶縁膜３０ｃの膜厚は、１０ｎｍから１ｕｍ程度に設定するとよい。
【０１４７】
続いて、ゲート絶縁膜３０ｃの形成後、連続して（即ち、間に他の工程が介在せずに）ゲート絶縁膜３０ｃ上に厚さ５０ｎｍのペンタセンからなる半導体層３０aを形成する（図１８（ｃ）参照）。ここで、仮にゲート絶縁膜３０ｃを形成した後に他の工程（例えば、データ線６や中継層８を形成する工程）を介在させてしまうと、当該他の工程において用いられる溶液等によってゲート絶縁膜３０ｃの表面が汚染又は破損してしまうおそれがある。上述したように、ゲート絶縁膜３０ｃの表面が汚れるとＴＦＴ３０の性能が低下してしまうため、本実施形態では、ゲート絶縁膜３０ｃを形成後、連続して半導体層３０aを形成することによって、好適な性能を有するＴＦＴ３０を形成することができる。
【０１４８】
半導体層３０の形成方法はゲート絶縁膜３０ｃや走査線１１と同様の方法を用いる事ができる。
【０１４９】
次に、厚さ１００ｎｍの金からなるデータ線６及び中継層８の形成を行う（図１８（ｄ）参照）。データ線６及び中継層８は、例えば素子基板１０上に導電膜に形成し、当該導電膜をパターニングすることによって同一機会に形成するとよい。
【０１５０】
半導体層にペンタセン等の有機半導体材料を用いた際は一般に、ソース領域３０a１、ドレイン領域３０a２がデータ線６と中継層８と接する半導体層３０a中に自然と形成されることが知られている。不純物導入等を行なう必要はない。これは半導体材料と金属のキャリアのフェルミレベルがおよそ一致すれば自然と電荷が流れることによると言われている。
【０１５１】
尚、データ線６及び中継層８の材料としては、例えば、Ａｌ（アルミニウム）、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等の金属や有機導電性材料を採用することが出来る。
【０１５２】
続いて、コンタクトホール４０が開孔するように、厚さ１μｍのアクリルからなる層間絶縁膜３３及び３４を同時に形成する（図１８（e）参照）。また、感光性を持つアクリルをスピンコート法で塗布し、露光現像してコンタクトホールを設ける。ここで、層間絶縁膜３３及び３４は、スピンコート以外の各種印刷技術を用いて素子基板１０上に直接的に（即ち図１８（e）に示す領域にのみ限定的に）形成しても良い。この場合はコンタクトホールは材料を塗布しない方法で自然に形成される。尚、素子基板１０上の全面に絶縁膜を形成し、当該絶縁膜に対してエッチング等によってコンタクトホール４０を形成することも可能であるが、このような方法を採用すると、エッチング等を行う際に様々な溶液を用いることが必要となり、積層構造中に汚染又は破損が生じるリスクが増大してしまう点に留意するとよい。
【０１５３】
層間絶縁膜３３及び３４上には、厚さ５０ｎｍのＩＴＯからなる画素電極９が形成される（図１８（ｆ）参照）。画素電極９の材料としては、例えば、アルミニウム、ＩＴＯ等の各種導電性材料を採用することができる。
【０１５４】
図１８は第１実施形態の製造方法を示すが、第２〜７の実施形態もほぼ同様の方法で形成できる。
【０１５５】
第８、９の実施形態においては上記のボトムゲートと異なりトップゲート構造のＴＦＴが用いられている。この場合の製造方法は、図１８においてゲート電極３０ｂとデータ線６、中継電極８の形成順番を入れ替えたものに相当する。相間絶縁膜３１と容量絶縁膜７２を形成した後に半導体層３０aとゲート絶縁膜３０ｃを連続形成する。
【０１５６】
各膜の膜厚、材料は第１の実施形態で示したような値をとる事が可能である。
【０１５７】
以上説明した各工程を経ることによって、素子基板１０上に積層構造を形成することで、本実施形態に係るアクティブマトリクス基板を製造することができる。
【０１５８】
＜電子機器＞
次に、上述した電気泳動表示装置を適用した電子機器について、図１９及び図２０を参照して説明する。以下では、上述した電気泳動表示装置を電子ペーパー及び電子ノートに適用した場合を例にとる。
【０１５９】
図１９は、電子ペーパー１４００の構成を示す斜視図である。
【０１６０】
図１９に示すように、電子ペーパー１４００は、上述した実施形態に係る電気泳動表示装置を表示部１４０１として備えている。電子ペーパー１４００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１４０２を備えて構成されている。
【０１６１】
図２０は、電子ノート１５００の構成を示す斜視図である。
【０１６２】
図２０に示すように、電子ノート１５００は、図１９で示した電子ペーパー１４００が複数枚束ねられ、カバー１５０１に挟まれているものである。カバー１５０１は、例えば外部の装置から送られる表示データを入力するための表示データ入力手段（図示せず）を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【０１６３】
上述した電子ペーパー１４００及び電子ノート１５００は、上述した実施形態に係る電気泳動表示装置を備えるので、消費電力が小さく、高品質な画像表示を行うことが可能である。
【０１６４】
尚、これらの他に、腕時計、携帯電話、携帯用オーディオ機器などの電子機器の表示部に、上述した本実施形態に係る電気泳動表示装置を適用することができる。
【０１６５】
尚、本発明は上述の実施形態で説明した電気泳動表示パネル以外にも、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ（ＰＤＰ）、電解放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ及びデジタルマイクロミラーデバイス（ＤＭＤ）、エレクトロクロミックディスプレイ、エレクトロウェッチングディスプレイ等にも適用可能である。
【０１６６】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置用基板、半導体装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【符号の説明】
【０１６７】
６…データ線、８…中継層、１０…素子基板、１１…走査線、３０…ＴＦＴ、３１、３２、３３、３４…層間絶縁膜、４０…コンタクトホール、７０…保持容量、７１…容量電極、７２…容量絶縁膜
【図１】
0005397175.tif 000002
【図２】
0005397175.tif 000003
【図３】
0005397175.tif 000004
【図４】
0005397175.tif 000005
【図５】
0005397175.tif 000006
【図６】
0005397175.tif 000007
【図７】
0005397175.tif 000008
【図８】
0005397175.tif 000009
【図９】
0005397175.tif 000010
【図１０】
0005397175.tif 000011
【図１１】
0005397175.tif 000012
【図１２】
0005397175.tif 000013
【図１３】
0005397175.tif 000014
【図１４】
0005397175.tif 000015
【図１５】
0005397175.tif 000016
【図１６】
0005397175.tif 000017
【図１７】
0005397175.tif 000018
【図１８】
0005397175.tif 000019
【図１９】
0005397175.tif 000020
【図２０】
0005397175.tif 000021