(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられたゲート電極と、
前記ゲート電極を被覆するように設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられ、微結晶Ｓｉ層上に非晶質Ｓｉ層を形成したチャネル層と、
前記チャネル層上の一方に設けられたソース電極と、
前記チャネル層上の他方に設けられたドレイン電極と、を備え、
前記ソース電極および前記ドレイン電極の夫々は、第１の層と、前記第１の層よりも下側に設けられた第２の層とを含み、前記第２の層は前記第１の層よりも反射率が低い導電膜の層であることを特徴とする薄膜トランジスタ。
【請求項２】
前記第２の層は、Ａｌ、Ｔｉ、Ｍｏ、Ｃｒ、及び、Ｒｅのいずれかの酸化膜又は窒化膜であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記第１の層はＡｌまたはＡｌ合金からなり、前記第２の層はＡｌまたはＡｌ合金に窒素を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記第２の層は、４０ａｔｍ％以上５０ａｔｍ％以下でＡｌを窒化したものであることを特徴とする請求項３に記載の薄膜トランジスタ。
【請求項５】
前記第２の層は、波長５５０ｎｍの光に対する反射率が３０％以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
前記第２の層の膜厚は、１０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項７】
基板と、
前記基板上に設けられたゲート電極と、
前記ゲート電極を被覆するように設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられ、微結晶Ｓｉ層上に非晶質Ｓｉ層を形成したチャネル層と、
前記チャネル層上の一方に設けられたソース電極と、
前記チャネル層上の他方に設けられたドレイン電極と、を備え、
前記ゲート電極は、第１のゲート電極層と、前記第１のゲート電極層よりも上側に設けられた第２のゲート電極層とを含み、前記第２のゲート電極層は、前記第１のゲート電極層よりも反射率が低い導電膜の層であることを特徴とする薄膜トランジスタ。
【請求項８】
前記ゲート電極に含まれる第２のゲート電極層の膜厚は、前記ソース電極及び前記ドレイン電極の夫々に含まれる第２の層の膜厚よりも薄いことを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項９】
前記チャネル層の端部は、前記ゲート電極の端部よりも外側にあることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項１０】
前記チャネル層の端部は、前記ゲート電極の端部よりも内側にあることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項１１】
前記ゲート電極の側面と前記基板との成す角度が３０度以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項１２】
基板上にゲート電極を形成する工程と、
前記ゲート電極を被覆するようにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、微結晶Ｓｉ層上に非晶質Ｓｉ層を形成したチャネル層を形成する工程と、
第１の層と、前記第１の層よりも下側に設けられるとともに前記第１の層よりも反射率が低い導電膜の層である第２の層とを夫々が含むソース電極及びドレイン電極を前記チャネル層上に形成する工程と
を備えたことを特徴とする薄膜トランジスタの製造方法。
【請求項１３】
前記チャネル層は、微結晶Ｓｉ層と非晶質Ｓｉ層とを連続して形成したことを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ等に使用される、絶縁性基板上に形成された微結晶半導体薄膜およびそれを用いた薄膜トランジスタに関する。
【背景技術】
【０００２】
従来からの一般的な薄型パネルのひとつである液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）は、低消費電力や小型軽量といったメリットを活かしてパーソナルコンピュータのモニタや携帯情報端末機器のモニタなどに広く用いられている。また近年ではＴＶ用途としても広く用いられ、従来のブラウン管にとってかわろうとしている。さらに、液晶表示装置で問題となる視野角やコントラストの制限や、動画対応の高速応答への追従が困難といった問題点をクリアした自発光型で広視野角、高コントラスト、高速応答等、ＬＣＤにはない特徴を活かしたＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子のような発光体を画素表示部に用いた電界発光型ＥＬ表示装置も、次世代の薄型パネル用デバイスとして用いられるようになってきている。
【０００３】
このような表示装置に用いられる薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）としては、半導体膜を用いたＭＯＳ構造が多用される。ＴＦＴには、逆スタガ型（ボトムゲート型）やトップゲート型といった種類があり、半導体膜にも非晶質Ｓｉ膜（例えば特許文献１）や多結晶Ｓｉ膜がある。小型の表示パネルにおいては、表示領域の開口率を上げる、解像度を上げる、ゲートドライバなどの周辺駆動回路もＴＦＴで作成する必要があるという点で、多結晶Ｓｉ膜を使用することが多い。また最近では微結晶Ｓｉ膜も使用されるようになってきた。多結晶Ｓｉ膜の作成方法としては、まず下地膜として形成された酸化珪素膜等の上層に非晶質Ｓｉ膜を形成した後にレーザ光を照射することにより半導体膜を多結晶化する方法が知られている（例えば特許文献２参照）。また微結晶半導体層の形成方法としては、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により堆積する方法が知られている（例えば特許文献３参照）。
【０００４】
特に、微結晶Ｓｉ層を用いる場合においては、ボトムゲート型ＴＦＴを製造する方法も知られている。これは、基板上にゲート電極を形成後、窒化シリコン膜等のゲート絶縁膜を形成し、この上に微結晶Ｓｉ層、ｎ型非晶質半導体層、ソース・ドレイン電極等を順次堆積する。この後所定の位置にｎ型非晶質半導体層、ソースドレイン電極をパターニングすることでＴＦＴが形成される（例えば特許文献４参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２５９３７１号公報
【特許文献２】特開２００３−１７５０５号公報
【特許文献３】特開平８−９７４３６号公報
【特許文献４】特開２００１−２１７４２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、従来のプラズマＣＶＤ法により形成される微結晶Ｓｉ膜は、微結晶もしくは微結晶と非晶質の混在状態であるため、可視光領域の光を吸収し、光キャリアーを生成する。また、微結晶Ｓｉ層上にキャップ膜として成膜される非晶質Ｓｉ膜は光吸収係数が大きく、より多くの光キャリアーを生成する。さらに、本構造では、チャネル領域は微結晶層であり、非晶質に比べてホール移動度が大きく、光照射によって発生したホールが、オフ状態のチャネル領域を伝導し、リーク電流を増大させる課題があった。この課題は、液晶ディスプレイ等の光照射下で使用する場合には、光に起因するリーク電流が増大し、クロストークやコントラストの低下等の表示特性の劣化を引き起こすという問題を生じる。
このため、このような問題を解決し、微結晶Ｓｉ薄膜トランジスタの光リーク電流を抑制し、液晶ディスプレイ等への適用を可能とする技術の登場が待ち望まれた。
【課題を解決するための手段】
【０００７】
本発明に係る薄膜トランジスタは、基板と、基板上に設けられたゲート電極と、ゲート電極を被覆するように設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられ、微結晶Ｓｉ層上に非晶質Ｓｉ層を形成したチャネル層と、チャネル層上の一方に設けられたソース電極と、チャネル層上の他方に設けられたドレイン電極と、を備え、ソース電極およびドレイン電極の夫々は、第１の層と、第１の層よりも下側に設けられた第２の層とを含み、第２の層は前記第１の層よりも反射率が低い導電膜の層であるものである。
【発明の効果】
【０００８】
本発明に係る薄膜トランジスタは、バックライト光などの透明基板側からの光の反射によるチャネル領域近傍でのキャリアの発生を抑制することができるため、光リーク電流を低減し、より高輝度の条件下で使用することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１にかかる薄膜トランジスタの平面模式図である。
【図２】実施の形態１かかる薄膜トランジスタの断面模式図である。
【図３】実施の形態１かかる薄膜トランジスタに入射した光の様子を説明するための図である。
【図４】窒化Ａｌ合金の窒化率と反射率との関係を示す図である。
【図５】窒化Ａｌ合金の膜厚と反射率との関係を示す図である。
【図６】実施の形態１にかかる島状のＳｉ層が存在しない場合の断面模式図である。
【図７】実施の形態２にかかる薄膜トランジスタの平面模式図である。
【図８】実施の形態２にかかる薄膜トランジスタの断面模式図である。
【図９】実施の形態２かかる薄膜トランジスタに入射した光の様子を説明するための図である。
【発明を実施するための形態】
【００１０】
実施の形態１
図１及び図２を用いて、この実施の形態１にかかる薄膜トランジスタの構成について説明する。
図１は、実施の形態１にかかる薄膜トランジスタの平面模式図である。図２は、この図１においてＡ−Ａで示されたＴＦＴの中心を通る線の位置における断面模式図である。これらの図に示されるように、ガラス基板や石英基板等の光透過性を有する絶縁性の基板１上にゲート電極２が形成されている。このゲート電極２は、第１のゲート電極層２ａと、この第１のゲート電極層２ａよりも上側、即ち、基板１とは反対側に存する第２のゲート電極層２ｂとを含んで構成される。即ち、この実施の形態においては、第２のゲート電極層２ｂが、ゲート電極２の表面に位置する層となる。第１のゲート電極層２ａはＡｌ合金で構成され、第２のゲート電極層２ｂは窒化Ａｌの層として構成された導体膜である。その窒化率は約４０〜５０％である。５５０ｎｍの光に関する反射率を比較した場合、第２のゲート電極層２ｂの反射率は、第１のゲート電極層２ａの反射率よりも低くなる。
【００１１】
また、上記第２のゲート電極層２ｂ及び基板１を被覆するように、ゲート絶縁膜４が形成されている。このゲート絶縁膜４は、窒化シリコン膜（ＳｉＮ膜）あるいは酸化シリコン膜（ＳｉＯ２）により構成される。
【００１２】
このゲート絶縁膜４上には、チャネル層５が設けられている。このチャネル層５は、ノンドープの非晶質Ｓｉ層５aと微結晶Ｓｉ層５ｂとからなる２層構造にて構成される。微結晶Ｓｉ層５ｂが下側、ノンドープの非晶質Ｓｉ層５ａが上側に形成されている。
【００１３】
このチャネル層５上には、ドープの非晶質Ｓｉ層７が設けられる。さらに、このドープの非晶質Ｓｉ層７を介して、ソース電極８が上記チャネル層５上の一方側に設けられている。このソース電極８は、Ａｌ合金からなる第１の層８ａと、この第１の層８ａの下側に位置する導体膜である第２の層８ｂとを備える。この実施形態において、第２の層８ｂは４０〜５０ａｔｍ％窒化された窒化Ａｌにて構成され、１０ｎｍ〜１００ｎｍ、より好ましくは、２０ｎｍ〜７５ｎｍの膜厚を有する。５５０ｎｍの光に関する反射率を比較した場合、第２の層１０ｂの反射率は、第１の層１０ａの反射率よりも低くなる。
【００１４】
同様に、ドープの非晶質Ｓｉ層７を介して、ドレイン電極１０が上記チャネル層５上の他方側に設けられている。このドレイン電極１０は、Ａｌ合金からなる第１の層１０ａと、この第１の層１０ａの下側に位置する導体膜である第２の層１０ｂとを備える。この実施形態において、第２の層１０ｂは４０〜５０ａｔｍ％窒化された窒化Ａｌにて構成され、１０ｎｍ〜１００ｎｍ、より好ましくは、２０ｎｍ〜７５ｎｍの膜厚を有する。５５０ｎｍの光に関する反射率を比較した場合、第２の層１０ｂの反射率は、第１の層１０ａの反射率よりも低くなる。
【００１５】
ソース電極８の第１の層８ａ、ドレイン電極１０の第１の層１０ａ、及び、チャネル層５のノンドープの非晶質Ｓｉ層５ａを被覆するように、窒化シリコン膜等の保護膜１２が設けられている。また、画素電極１４がコンタクトホール１３を介してドレイン電極１０に接続されている。
【００１６】
次に、図３を用いて、この実施の形態にかかるＴＦＴに入射する光について説明する。図３は、上述の図２の断面模式図において、透明の基板１側から入射した光の様子を説明するための図である。図３において、矢印で示すように、基板１側から入射した光は、ソース電極８の第２層８ｂ及び、ドレイン電極１０の第２層１０ｂで反射する。反射した光は、ゲート電極２の第２のゲート電極層２ｂで更に反射する。しかし、第２の層８ｂ、１０ｂ及び、第２のゲート電極層２ｂは反射率が低いため、反射する際に、光は減衰する。
【００１７】
このように、この実施の形態においては、ソース電極８、ドレイン電極１０の下層および、ゲート電極２の上層を反射率の低い材料で形成することにより、チャネル方向への光の伝播、チャネル部での吸収を低減し、光キャリアの伝播を低減することができる。
【００１８】
次に、図１に基づいて、この実施の形態にかかる薄膜トランジスタの製造方法について説明する。
まず、ガラス基板や石英基板などの光透過性を有する絶縁性の基板１上にスパッタ法を用いて、金属膜を形成する。金属はＡｌ、Ｍｏ、Ｃｒなどの金属が用いられるが、大型化のためには低抵抗なＡｌあるいはその合金が用いられる。この実施の形態では絶縁性の基板１はガラス基板等の透明絶縁基板を用い、金属膜はＡｌ合金を２００ｎｍの膜厚に成膜した。ここで、Ａｌ合金は、最上層の数十ｎｍ（１０ｎｍ〜１００ｎｍ、より好ましくは、２０〜７５ｎｍ）を４０ａｔｍ％以上窒化した窒化Ａｌ層とする。Ａｌは図４に示すように窒化率の増加に伴って、その反射率が減少し、Ｃｒ等の１／２程度の３０％以下にすることが可能である（この図４において、窒化Ａｌ層の膜厚は５０〜６０ｎｍである）。  また、図５に示すように、窒化Ａｌはその膜厚が１０〜１００ｎｍの範囲にあるときに、５５０ｎｍの光に対する反射率が約３０％以下になる（この図５において、窒化率は４９．５ａｔｍ％である）。
【００１９】
一例として、この実施形態において、窒化Ａｌ層は、４０ａｔｍ％〜５０ａｔｍ％の窒化率とした。窒化率が４０ａｔｍ％以上であれば、反射率が約４０％以下に抑えられると共に、窒化率５０ａｔｍ％以下の窒化率であればエッチングが容易だからである。また、第２のゲート電極層２ｂの膜厚はこれも一例であるが、約３０ｎｍとしている。これは、３０ｎｍ以下であれば、抵抗の増加も問題とならないからである。尚、抵抗率は窒化により１桁から２桁増加してもよい。
【００２０】
次に、表面を窒化した上記金属膜を、写真製版技術およびウエットエッチング技術により所定の形状にパターニングして、ゲート電極２とする。この際、ゲート電極２の側面は、化学エッチング法により、テーパ形状とし、側面と基板１との間の角度を３０°以下にすることで、段差部での光の散乱を低減させることが望ましい。
【００２１】
次に窒化シリコン膜（ＳｉＮ膜）あるいは酸化シリコン膜（ＳｉＯ２）をゲート絶縁膜４として形成する。本実施の形態では、プラズマＣＶＤ法によりＳｉＮ膜を４００ｎｍの膜厚に成膜したが、ＳｉＮ膜とＳｉＯ２膜の多層構造としてもよい。また、このゲート絶縁膜４の膜厚は上記の膜厚に限るものではない。
【００２２】
その後、微結晶Ｓｉ膜５ｂ、ノンドープの非晶質Ｓｉ膜５ａ、および、リンドープの非晶質Ｓｉ膜７を連続的に形成する。この場合、微結晶Ｓｉ膜５ｂは２０ｎｍ〜５０ｎｍ程度、ノンドープ非晶質Ｓｉ膜５ａは１００ｎｍ以下、リンドープ非晶質Ｓｉ膜７は３０ｎｍ以下が望ましい。なお、この微結晶Ｓｉ膜５ｂおよび非晶質Ｓｉ膜５ａ、７はマルチチャンバを持つプラズマＣＶＤ装置でゲート絶縁膜４を形成した装置と同一の装置内で基板を大気にさらすことなく形成することが望ましい。
【００２３】
Ｓｉ層膜（５、７）を形成した後は、Ｓｉ層（５、７）を島状化したのち、ソース電極８及びドレイン電極１０となる金属電極を形成する。通常、Ａｌ合金や、Ａｌ／Ｍｏの２層膜が用いられるが、本実施形態では、Ａｌ合金による低反射の窒化Ａｌ層（第２の層８ｂ、１０ｂ）と非窒化Ａｌ層（第１の層８ａ、１０ａ）の２層構造とし、下層に窒化Ａｌ層（第２の層８ｂ、１０ｂ）を形成することで、ガラス基板１側からの光の反射を低減している。
【００２４】
窒化Ａｌ層（第２の層８ｂ、１０ｂ）はソース電極８及びドレイン電極１０の最下層の数十ｎｍ（１０ｎｍ〜１００ｎｍ、より好ましくは、２０〜７５ｎｍ）を４０ａｔｍ％以上窒化した窒化Ａｌ層とする。例として、この実施形態において、窒化Ａｌ層（第２の層８ｂ、１０ｂ）は、４０ａｔｍ％〜５０ａｔｍ％の窒化率で、膜厚３０ｎｍ以下とした。窒化Ａｌ層（第２の層８ｂ、１０ｂ）は、３０ｎｍ以下でも十分に反射を抑制できるため、配線抵抗の増加は問題とならないからである。尚、抵抗率は窒化により１桁から２桁増加してもよい。
【００２５】
写真製版およびエッチングによりソース・ドレイン電極（８、１０）を形成したのち、チャネル上の不要なリンドープ非晶質Ｓｉ層７を除去し、さらに、窒化シリコン膜等の保護膜１２を形成する。
最後に液晶ディスプレイの画素電極となるＩＴＯ等からなる透明電極１４を、コンタクトホール１３を介してドレイン電極１０に接続されるように形成して、液晶ディスプレイ用薄膜トランジスタが完成する。
【００２６】
尚、本実施形態では、Ｓｉ層（５、７）を写真製版とエッチング工程により島状化する構造と説明した。しかし、本発明はこれに限定されること無く、図６に示すように、島状化がなく、ソース・ドレイン電極（８、１０）下にはＳｉ層（５、７）が存在する構造としてもよい。
【００２７】
また、この実施形態では、第２のゲート電極２ｂ、第２の層８ｂ、１０ｂが窒化Ａｌ層である場合について説明した。しかし、この発明はこれに限定されるものではなく、Ｔｉ、Ｍｏ、Ｃｒ、Ｒｅの酸化または窒化膜、ＴｉＮｘ，ＴｉＯｘ、ＭｏＮｘ、ＭｏＯｘ、ＣｒＮｘ、ＣｒＯｘ、ＲｅＮｘ、ＲｅＯｘ等が低反射膜として利用可能である。
また、第２のゲート電極２ｂ、第２の層８ｂ、１０ｂは、それぞれ、第１のゲート電極２ａ、第１の層８ａ、１０ａを構成する材質を窒化、酸化して得られる材質としてもよい。
【００２８】
また、ソース・ドレイン電極（８、１０）の低反射膜である第２の層（８ｂ、１０ｂ）とゲート電極２の低反射膜である第２のゲート電極層２ｂとの膜厚は、同様の膜厚ではなく、両者の膜厚を異なるものにすることができる。第１のゲート電極層２ａ上に第２のゲート電極層２ｂを形成した場合、エッチングにより、第２のゲート電極層２ｂがひさし状になってしまう可能性がある。これに対し、ソース・ドレイン電極（８、１０）においては、ＡｌＮ層がＡｌ層より下側にあるため、そのような問題がない。このため、ゲート電極２側のゲート電極層２ｂの膜厚をソース・ドレイン電極（８、１０）の低反射膜である第２の層８ｂよりも薄くすることが考えられる。このような構成とすることにより、基板１側から入射した光を最初の反射の際に、できるだけ減衰させることができる。ただし、この発明はこれに限定されることはなく、逆にゲート電極２側のゲート電極層２ｂの膜厚をソース・ドレイン電極（８、１０）の低反射膜である第２の層８ｂよりも厚くすることが考えられる。
【００２９】
さらに、この実施の形態では、ソース電極８、ドレイン電極１０、及び、ゲート電極２の表面に低反射率の導体膜を設けている。しかし、この発明はこれに限るものではなく、何れか１つ、あるいは、２つにのみ低反射率の導体膜を設けても良い。このことは、もちろん、ソース電極８及びドレイン電極１０のみに低反射率の膜を設けても良いことを意味する。
【００３０】
尚、この実施の形態では、第２のゲート電極層２ｂ、第２の層８ｂ、及び、第２の層１０ｂを、４０ａｔｍ％〜５０ａｔｍ％の窒化率で、膜厚３０ｎｍ以下の場合について説明した。  しかし、この発明はこれに限定されるものではなく、膜厚４０ｎｍ〜６０ｎｍとしても良い。図５に示されるように、５０ｎｍの場合が最も反射率が低く、また、この程度の膜厚であれば、配線抵抗も問題とならないからである。
【００３１】
尚、この実施の形態においては、上側、下側等の表現を用いたが、これは便宜的に用いたのであり、ＴＦＴの基板側が下側、その逆が上側の意味であることは言うまでも無い。
【００３２】
実施の形態２
図７及び図８を用いて、この実施の形態２にかかる薄膜トランジスタの構成について説明する。
図７は、実施の形態２にかかる薄膜トランジスタの平面模式図である。図８は、この図７においてＡ−Ａで示されたＴＦＴの中心を通る線の位置における断面模式図である。
実施の形態１に対して異なっている点は、ゲート電極２とソース電極８端部との間、または、ゲート電極２とドレイン電極１０端部との間からの光の侵入による光リーク電流を抑制するために、Ｓｉ層（２５、２７）をゲート電極２の内側に形成している点である。
【００３３】
別言すれば、図７において、Ａ−Ａで示されたＴＦＴの中心を通る位置における断面で見た場合、図８に示すように、チャネル層２５（ノンドープの非晶質Ｓｉ層２５ａ、微結晶Ｓｉ層２５ｂにより構成される）、及び、ドープの非晶質Ｓｉ層２７の幅Ｗ１は、ゲート電極２の幅Ｗ２に比較して狭くなっている。このため、実施の形態１においては、チャネル層５の端部は、ゲート電極２の端部よりも外側にあったが、この実施の形態２においては、チャネル層２５の端部は、ゲート電極２の端部よりも内側にある。この結果、基板１側からの光の侵入路が狭くなり、チャネル部への光の侵入量が低減される。
【００３４】
この実施形態においても、実施の形態１と同様に、ソース電極８及びドレイン電極１０の下層に窒化Ａｌの層を設け、第２の層８ｂ、１０ｂとした。また、ゲート電極２の上層に、窒化Ａｌの層を設け、第２のゲート電極層２ｂとした。
【００３５】
入射光が侵入する経路が狭くなることに加え、このような構成をとることにより、図９に示すように、反射光が減衰するため、薄膜トランジスタのチャネル部に進入し、キャリアが発生するのをより一層防止することができる。
【００３６】
尚、この実施の形態２の説明においては、実施の形態１と同様の構成については、同一又は対応する番号を付し、その説明を省略した。
【産業上の利用可能性】
【００３７】
この発明にかかる実施の形態は、例えば、ディスプレイ等に使用される、絶縁性基板上に形成された微結晶半導体薄膜およびそれを用いた薄膜トランジスタに利用が可能である。
【符号の説明】
【００３８】
１  基板
２  ゲート電極
２ａ  第１のゲート電極層
２ｂ  第２のゲート電極層
４  ゲート絶縁膜
５  チャネル層
５ａ  ノンドープの非晶質Ｓｉ層
５ｂ  微結晶Ｓｉ層
７  ドープの非晶質Ｓｉ層
８  ソース電極
８ａ  第１の層
８ｂ  第２の層８ｂ
１０  ドレイン電極
１０ａ  第１の層
１０ｂ  第２の層
１３  コンタクトホール
１４  画素電極
２５  チャネル層
２５ａ  ノンドープの非晶質Ｓｉ層
２５ｂ  微結晶Ｓｉ層
２７  ドープの非晶質Ｓｉ層
【図１】
0005445207.tif 000002
【図２】
0005445207.tif 000003
【図３】
0005445207.tif 000004
【図４】
0005445207.tif 000005
【図５】
0005445207.tif 000006
【図６】
0005445207.tif 000007
【図７】
0005445207.tif 000008
【図８】
0005445207.tif 000009
【図９】
0005445207.tif 000010