(57)【特許請求の範囲】
【請求項１】
回路部が形成された活性面が上方に向いた半導体チップと、
前記半導体チップの活性面を外部に露出させ、残りの部分を密封する封止部と、
前記封止部内で、上面のみが外部に露出され、残りの部分は埋め込まれた構造であって、前記半導体チップの外郭に沿って配置される複数の導電性ポストと、
前記半導体チップ及び封止部上で半導体チップのボンディングパッドと前記導電性ポストの上部とを電気的に接続するパッド再配置パターンとを有し、
前記複数の導電性ポストの厚さは、前記半導体チップの厚さより薄いことを特徴とする埋め込まれた導電性ポストを備える半導体パッケージ。
【請求項２】
前記導電性ポスト上に位置した前記パッド再配置パターンに付着されるソルダボールをさらに有することを特徴とする請求項１に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
【請求項３】
前記導電性ポストは、前記封止部に対し接着力の優れた物質である、銅、鉄、アルミニウム、及び導電性を有するポリマーからなる群より選択される一つを材質とすることを特徴とする請求項１に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
【請求項４】
前記封止部を貫通して前記導電性ポストの下面と電気的に接続する貫通電極と、
前記封止部の下面で前記貫通電極と電気的に接続された下部ソルダボールパッドとをさらに有することを特徴とする請求項１に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
【請求項５】
前記下部ソルダボールパッドに付着されるソルダボールをさらに有することを特徴とする請求項４に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
【請求項６】
回路部が形成された活性面が上方に向いた第１半導体チップと、
前記第１半導体チップの活性面のみを外部に露出させ、残りの部分を密封する第１封止部と、
前記第１封止部内に、上面のみが外部に露出され、残りの部分は埋め込まれた構造であり、前記第１半導体チップの外郭に沿って配置される複数の第１導電性ポストと、
前記第１半導体チップ及び第１封止部上で前記第１半導体チップのボンディングパッドと第１導電性ポストの上部とを電気的に接続するパッド再配置パターンと、
前記第１半導体チップ上に活性面が上方に向くように接着手段を通じて搭載される第２半導体チップと、
前記第１封止部の上面を覆い、前記第２半導体チップの上面は露出させ、前記導電性ポスト上にあるパッド再配置パターンの一部を露出させる貫通ホールを備える第２封止部と、
前記パッド再配置パターンと前記第２半導体チップのボンディングパッドとを電気的に接続する第１導電性パターンとを有し、
前記複数の第１導電性ポストの厚さは、前記第１半導体チップの厚さより薄いことを特徴とする埋め込まれた導電性ポストを備える半導体パッケージ。
【請求項７】
前記第１導電性パターンに付着するソルダボールをさらに有することを特徴とする請求項６に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
【請求項８】
前記第１封止部を貫通して前記第１導電性ポストの下面と電気的に接続する貫通電極と、
前記第１封止部の下面で前記貫通電極と電気的に接続する下部ソルダボールパッドとをさらに有することを特徴とする請求項６に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
【請求項９】
前記下部ソルダボールパッドに付着するソルダボールをさらに有することを特徴とする請求項８に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
【請求項１０】
前記第２半導体チップ上で活性面が上方に向くように搭載される第３半導体チップと、
前記第２封止部の上面を覆い、前記第３半導体チップの上面は露出させ、前記第１導電性パターンの一部を露出させる貫通ホールを備える第３封止部と、
前記露出された第１導電性パターンと前記第３半導体チップのボンディングパッドとを電気的に接続する第２導電性パターンとをさらに有することを特徴とする請求項６に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
【請求項１１】
前記第３半導体チップ上で活性面が上方に向くように搭載される第４半導体チップと、
前記第３封止部の上面を覆い、前記第４半導体チップの上面は露出させ、内部に設けられた貫通ホールによって前記第２導電性パターンの一部を露出させる第４封止部と、
前記露出された第２導電性パターンと前記第４半導体チップのボンディングパッドとを電気的に接続する第３導電性パターンとをさらに有することを特徴とする請求項１０に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
【請求項１２】
回路部が形成された活性面が上方に向いた第１半導体チップと、
前記第１半導体チップの活性面のみを外部に露出させ、残りの部分を密封する第１封止部と、
前記第１封止部内に、上面のみが外部に露出され、残りの部分は埋め込まれた構造であり、前記第１半導体チップの外郭に沿って配置される複数の第１導電性ポストと、
前記第１半導体チップ及び第１封止部上で前記第１半導体チップのボンディングパッドと第１導電性ポストの上部とを電気的に接続するパッド再配置パターンと、
前記第１半導体チップ上に活性面が下方に向くように接着手段を通じて搭載され、半導体チップのボンディングパッドに貫通電極が形成され、前記貫通電極にそれぞれ上部及び下部接続パッドを有し、前記下部接続パッドは、前記パッド再配置パターンと電気的に接続される第２半導体チップと、
前記第１封止部上で前記第２半導体チップの側面を覆い包み、前記上部接続パッド及び前記第２半導体チップの上面を外部に露出させる第２封止部とを有し、
前記複数の第１導電性ポストの厚さは、前記第１半導体チップの厚さより薄いことを特徴とする埋め込まれた導電性ポストを備える半導体パッケージ。
【請求項１３】
前記第２半導体チップは、前記第１半導体チップよりサイズが大きいことを特徴とする請求項１２に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
【請求項１４】
前記第２半導体チップの上部接続パッドに付着するソルダボールをさらに有することを特徴とする請求項１２に記載の埋め込まれた導電性ポストを備える半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッド再配置パターンを通じてファンアウト（ｆａｎ−ｏｕｔ）構造を達成する半導体パッケージに関し、さらに詳細には、封止部の内部に埋め込まれた構造で形成された導電性ポストを備える半導体パッケージに関する。
【背景技術】
【０００２】
一般的に、半導体素子で高集積化が達成される方向は、従来には、ウェーハ製造工程でデザインルールの線幅をさらに細くし、トランジスタやキャパシタのような内部構成要素を３次元的に配列して、限定されたウェーハ面積にさらに多くの電子回路を入れ込んで集積度を高める方向が主流であった。
【０００３】
しかし、近年では、薄くなった半導体チップを垂直に積層して、一つの半導体パッケージ内にさらに多くの数の半導体チップを実装して全体的な集積度を高める方向が紹介されている。このように、半導体パッケージの製造技術を通じて半導体素子の集積度を高める方式は、ウェーハ製造工程で集積度を高める時と比較して、コスト、研究開発にかかる時間及び工程の実現可能性面で多くの長所を有しているため、現在これについての研究が活発に進められている。
【０００４】
しかし、半導体チップを垂直に積層する構造の半導体パッケージは、隣接するボンディングパッドの間隔が狭い場合、これを効果的に外部に拡張できるファンアウト（ｆａｎ−ｏｕｔ）具現方法がまだ解決課題として残っているという問題がある。
【０００５】
一方、効率的なファンアウト構造を達成するために使われるパッド再配置パターンを含む半導体チップの積層を通じた半導体パッケージ製造技術が特許文献１に“Ｆａｎ  ｏｕｔ  ｔｙｐｅ  ｗａｆｅｒ  ｌｅｖｅｌ  ｐａｃｋａｇｅ  ｓｔｒｕｃｔｕｒｅ  ａｎｄ  ｍｅｔｈｏｄ  ｏｆ  ｔｈｅ  ｓａｍｅ”という題目で紹介されている。
【０００６】
【特許文献１】米国特許第７１９６４０８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は上記従来の半導体パッケージにおける問題点に鑑みてなされたものであって、本発明の目的は、封止部との接着力を改善させ、物理的損傷を吸収できる構造の埋め込まれた導電性ポストを備える半導体パッケージを提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するためになされた本発明による埋め込まれた導電性ポストを備える半導体パッケージは、回路部が形成された活性面が上方に向いた半導体チップと、前記半導体チップの活性面を外部に露出させ、残りの部分を密封する封止部と、前記封止部内で、上面のみが外部に露出され、残りの部分は埋め込まれた構造であって、前記半導体チップの外郭に沿って配置される複数の導電性ポストと、前記半導体チップ及び封止部上で半導体チップのボンディングパッドと前記導電性ポストの上部とを電気的に接続するパッド再配置パターンとを有し、
前記複数の導電性ポストの厚さは、前記半導体チップの厚さより薄いことを特徴とする。
【０００９】
前記導電性ポスト上に位置した前記パッド再配置パターンに付着されるソルダボールをさらに有することが好ましい。
前記導電性ポストは、前記封止部に対し接着力の優れた物質である、銅、鉄、アルミニウム、及び導電性を有するポリマーからなる群より選択される一つを材質とすることが好ましい。
前記封止部を貫通して前記導電性ポストの下面と電気的に接続する貫通電極と、前記封止部の下面で前記貫通電極と電気的に接続された下部ソルダボールパッドとをさらに有することが好ましい。
前記下部ソルダボールパッドに付着されるソルダボールをさらに有することが好ましい。
【００１２】
また、上記目的を達成するためになされた本発明による埋め込まれた導電性ポストを備える半導体パッケージは、回路部が形成された活性面が上方に向いた第１半導体チップと、前記第１半導体チップの活性面のみを外部に露出させ、残りの部分を密封する第１封止部と、前記第１封止部内に、上面のみが外部に露出され、残りの部分は埋め込まれた構造であり、前記第１半導体チップの外郭に沿って配置される複数の第１導電性ポストと、前記第１半導体チップ及び第１封止部上で前記第１半導体チップのボンディングパッドと第１導電性ポストの上部とを電気的に接続するパッド再配置パターンと、前記第１半導体チップ上に活性面が上方に向くように接着手段を通じて搭載される第２半導体チップと、前記第１封止部の上面を覆い、前記第２半導体チップの上面は露出させ、前記導電性ポスト上にあるパッド再配置パターンの一部を露出させる貫通ホールを備える第２封止部と、前記パッド再配置パターンと前記第２半導体チップのボンディングパッドとを電気的に接続する第１導電性パターンとを有し、
前記複数の第１導電性ポストの厚さは、前記第１半導体チップの厚さより薄いことを特徴とする。
【００１３】
前記第１導電性パターンに付着するソルダボールをさらに有することが好ましい。
前記第１封止部を貫通して前記第１導電性ポストの下面と電気的に接続する貫通電極と、前記第１封止部の下面で前記貫通電極と電気的に接続する下部ソルダボールパッドとをさらに有することが好ましい。
前記下部ソルダボールパッドに付着するソルダボールをさらに有することが好ましい。
前記第２半導体チップ上で活性面が上方に向くように搭載される第３半導体チップと、前記第２封止部の上面を覆い、前記第３半導体チップの上面は露出させ、前記第１導電性パターンの一部を露出させる貫通ホールを備える第３封止部と、前記露出された第１導電性パターンと前記第３半導体チップのボンディングパッドとを電気的に接続する第２導電性パターンとをさらに有することが好ましい。
前記第３半導体チップ上で活性面が上方に向くように搭載される第４半導体チップと、前記第３封止部の上面を覆い、前記第４半導体チップの上面は露出させ、内部に設けられた貫通ホールによって前記第２導電性パターンの一部を露出させる第４封止部と、前記露出された第２導電性パターンと前記第４半導体チップのボンディングパッドとを電気的に接続する第３導電性パターンとをさらに有することが好ましい。
【００１７】
また、上記目的を達成するためになされた本発明による埋め込まれた導電性ポストを備える半導体パッケージは、回路部が形成された活性面が上方に向いた第１半導体チップと、前記第１半導体チップの活性面のみを外部に露出させ、残りの部分を密封する第１封止部と、前記第１封止部内に、上面のみが外部に露出され、残りの部分は埋め込まれた構造であり、前記第１半導体チップの外郭に沿って配置される複数の第１導電性ポストと、前記第１半導体チップ及び第１封止部上で前記第１半導体チップのボンディングパッドと第１導電性ポストの上部とを電気的に接続するパッド再配置パターンと、前記第１半導体チップ上に活性面が下方に向くように接着手段を通じて搭載され、半導体チップのボンディングパッドに貫通電極が形成され、前記貫通電極にそれぞれ上部及び下部接続パッドを有し、前記下部接続パッドは、前記パッド再配置パターンと電気的に接続される第２半導体チップと、前記第１封止部上で前記第２半導体チップの側面を覆い包み、前記上部接続パッド及び前記第２半導体チップの上面を外部に露出させる第２封止部とを有し、
前記複数の第１導電性ポストの厚さは、前記第１半導体チップの厚さより薄いことを特徴とする。
【００１８】
前記第２半導体チップは、前記第１半導体チップよりサイズが大きいことが好ましい。
前記第２半導体チップの上部接続パッドに付着するソルダボールをさらに有することが好ましい。
【発明の効果】
【００１９】
本発明に係る埋め込まれた導電性ポストを備える半導体パッケージによれば、第一に、埋め込まれた構造の導電性ポスト上にソルダボールが付着されるパッドを、パッド再配置パターンを使用して作るため、導電性ポストのない時と比較して、ソルダ接合信頼度を改善しうるという効果がある。
第二に、埋め込まれた構造の導電性ポストによって、上下半導体チップの上下接続のためのコンタクトホールを形成するとき、この部分で損傷が発生することを抑制すると同時に、半導体パッケージのノイズ発生を改善し、電源及び接地を安定化させて全体的な電気的信頼性を改善しうるという効果がある。
【００２０】
第三に、封止部と埋め込まれた構造の導電性ポストとの接着力を向上させて、相互接続のための配線でリフトのような欠陥が発生することを抑制しうるという効果がある。
第四に、印刷回路基板やリードフレームを使用せずとも、純粋に半導体チップのみを封止部の内部で積層してファンアウト構造を有する積層型半導体パッケージを作れるという効果がある。
【発明を実施するための最良の形態】
【００２１】
次に、本発明に係る埋め込まれた導電性ポストを備える半導体パッケージを実施するための最良の形態の具体例を図面を参照しながら説明する。
【００２２】
しかし、後述する実施形態は、本発明を限定しようとする意味ではなく、当業者に本発明の開示が実施可能な形態に完全になるように発明の範囲を知らせるために提供するものである。
【００２３】
〔第１の実施形態〕
図１〜図５は、本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。
【００２４】
図１を参照すると、まず、硬質のキャリア基板１００を準備する。
キャリア基板は、金属やポリイミドのような材質を使用しうる。キャリア基板１００は、内部に半導体チップ接着部が設けられており、半導体チップ接着部の縁部に沿って複数の導電性ポスト１０４を接着手段１０２を使用して付着する。
接着手段１０２は、熱や光によって接着力が変化する接着剤であることが望ましい。このとき、接着手段１０２が光によって接着力が変化する場合、硬質のキャリア基板１００は、透光性のある透明材質であることが適している。
【００２５】
次いで、キャリア基板１００の半導体チップ接着部に半導体チップ１０６を接着手段１０２を使用して搭載する。この時にも、接着手段１０２は、熱や光によって接着力が変化する材質であることが適している。また、半導体チップ１０６が搭載される方向は、回路が形成された活性面がキャリア基板１００の表面と当接するように搭載することが適している。
【００２６】
一方、導電性ポスト１０４は、先に、キャリア基板１００に付着したものを使用することもでき、これを変形させて半導体チップ１０６を搭載した後、導電性ポスト１０４を再び付着する方式で適用することもできる。
【００２７】
図２を参照すると、キャリア基板１００の上部にエポキシモールドコンパウンド（ＥＭＣ：Ｅｐｏｘｙ  Ｍｏｌｄ  Ｃｏｍｐｏｕｎｄ）あるいはエンカプセラントのような封止材を使用してモールディング（ｍｏｌｄｉｎｇ）工程を実施する。これにより、導電性ポスト１０４、半導体チップ１０６及びキャリア基板１００の上面は、封止部１０８によって密封される。
【００２８】
図３を参照すると、キャリア基板１００に熱を印加するか、または光を照射して接着手段１０２の接着力を弱化させる。
次いで、キャリア基板１００を封止部１０８と分離させて除去した後、その結果物をひっくり返す。
これにより、複数の導電性ポスト１０４の上面及び半導体チップ１０６の活性面が上部に露出される。
そして、導電性ポスト１０４及び半導体チップ１０６の残りの部分は、封止部１０８内に埋め込まれた構造となる。
【００２９】
導電性ポスト１０４は、封止部１０８に対して接着力の優れた物質を使用して形成することが適しており、一例として、銅、鉄、アルミニウム、及び導電性を有するポリマーからなる群より選択される一つを使用しうる。
また、導電性ポスト１０４の厚さは、半導体チップ１０６より薄い範囲内で多様に適用しうる。一方、導電性ポスト１０４は、物理的な損傷を抑制する目的でのみ適用されれば、第１封止部１０８と適切な接着力を維持し、硬度のみあれば、絶縁物質に代替させて適用することもできる。
【００３０】
図４を参照すると、キャリア基板１００が除去された結果物で半導体チップ１０６のボンディングパッド（図示せず）と導電性ポスト１０４とを電気的に接続するパッド再配置パターン１１０を形成する。パッド再配置パターン１１０を形成する方法は、封止部１０８が形成された結果物の上面にまず絶縁膜（図示せず）を形成し、次いで、パターニング工程を実施して半導体チップ１０６のボンディングパッド領域と、導電性ポスト１０４の上部とを露出させる。このとき、半導体チップ１０６がメモリ素子である場合、表面に露出されたヒュージング（ｆｕｓｉｎｇ）領域（冗長性のためのヒューズ回路部）が絶縁膜によって覆われれば、半導体チップ１０６の電気的信頼性を高めうる。
【００３１】
次いで、絶縁膜上に半導体チップ１０６のボンディングパッドと導電性ポスト１０４とを接続するパッド再配置パターン１１０を銅材質で形成する。パッド再配置パターン１１０は、スパッタリングを利用してシード層をまず形成した後、シード層上に電気メッキ層を形成して作ることができ、これを変形して、まず無電解メッキでシード層を形成した後、再び電解メッキでシード層上に電気メッキ層を作ることもできる。
本実施形態では、パッド再配置パターン１１０は、銅を使用して作ることを一つの例として説明したが、パッド再配置パターン１１０は、導電性を有する他の材質に変えて適用可能である。
【００３２】
図５を参照すると、埋め込まれた導電性ポストを備える半導体パッケージ２００のパッド再配置パターン１１０上にソルダボール１１２を付着し、シンギュレーション（ｓｉｎｇｕｌａｔｉｏｎ）工程を実施して１個単位の半導体パッケージ２００の製造を完了する。
これにより、リードフレームや印刷回路基板のような骨格材を使用せずとも、半導体チップ１０６が封止部１０８に埋め込まれた構造で半導体パッケージ２００を作りうる。半導体パッケージ２００は、導電性ポスト１０４及びパッド再配置パターン１１０によって効率的なファンアウト構造を実現しうるため、半導体チップ１０６のボンディングパッド間隔が狭くなっても、これを効率的に再配置しうる。
【００３３】
次いで、図５を参照して、本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２００の構造について説明する。
本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２００は、回路部が形成された活性面が上に向いた半導体チップ１０６と、半導体チップ１０６の活性面を外部に露出させ、残りの部分を密封する封止部１０８と、封止部内で上面のみが外部に露出され、残りの部分は埋め込まれた構造であり、半導体チップ１０６の外郭に沿って配置された複数の導電性ポスト１０４と、半導体チップ１０６及び封止部１０８上で半導体チップ１０６のボンディングパッドと導電性ポスト１０４の上部とを電気的に接続するパッド再配置パターン１１０及びパッド再配置パターン上に付着されるソルダボール１１２とを備える。
【００３４】
また、本発明では、導電性ポスト１０４がソルダボール１１２が付着されるパッド再配置パターン１１０の下部に存在するので、導電性ポスト１０４がない時と比較して、ソルダボール１１２とパッド再配置パターン１１０とのソルダ接合信頼度（ＳＪＲ：Ｓｏｌｄｅｒ  Ｊｏｉｎｔ  Ｒｅｌｉａｂｉｌｉｔｙ）が改善され、パッド再配置パターン１１０と封止部１１０との接着力を改善させて、この部分でのリフト欠陥の発生を抑制しうる。
【００３５】
図６は、本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの変形例を説明するための断面図である。
図６を参照すると、図５の埋め込まれた導電性ポストを備える半導体パッケージ２００は、半導体パッケージの内部に一つの半導体チップが含まれることを中心に説明した。
しかし、図５の半導体パッケージ２００の下部に印刷回路基板（ＰＣＢ：Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）と電気的に接続される接続端子を作る場合、本発明による埋め込まれた導電性ポストを備える半導体パッケージ２００は、ＰＯＰ（ＰＯＰ：Ｐａｃｋａｇｅ  Ｏｎ  Ｐａｃｋａｇｅ）構造でその使用範囲を拡大適用しうる。
すなわち、上部パッド再配置パターン１１０上に搭載されたソルダボール１１２に他の半導体パッケージをさらに搭載して、さらに多様な機能を行う半導体パッケージを具現しうる。
【００３６】
本発明の第１の実施形態の変形例による埋め込まれた導電性ポストを備える半導体パッケージ２０２をＰＯＰ構造に適用するために、まず封止部１０８の下方を貫通する下部コンタクトホールを形成して導電性ポスト１０４の下面を露出させる。このとき、埋め込まれた構造の導電性ポスト１０４は、下部コンタクトホールを形成する過程でパッド再配置パターン１１０に損傷が発生することを抑制するバッファの役割を行う効果がある。
【００３７】
次いで、コンタクトホールの内部を導電物質で充填してコンタクト電極１１４を形成する。
次いで、コンタクト電極１１４と接続された下部ソルダボールパッド１１６を形成し、下部ソルダボールパッド１１６にソルダボール１１２を付着する。下部ソルダボールパッド１１６に付着されたソルダボール１１２は、印刷回路基板と電気的に接続され、パッド再配置パターン１１２に接続されたソルダボール１１２は、他の半導体パッケージと接続される場合、本発明の第１の実施形態の変形例による半導体パッケージ２０２は、ＰＯＰ構造を有する。
【００３８】
〔第２の実施形態〕
図７〜図１１は、本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。
図７〜図１１を参照すると、本実施形態による埋め込まれた導電性ポストを備える半導体パッケージは、２つの封止部の内部にそれぞれ半導体チップを有し、それらが積層された形態の半導体パッケージである。
パッド再配置パターン１１２を作る工程までは、前述した第１の実施形態と同じであるため、ここで説明を省略し、前述した第１の実施形態の図４についての説明に続けてその製造方法を説明する。
【００３９】
詳細に説明すると、第１半導体チップ１０６と導電性ポスト１０４とが第１封止部１０８内に埋め込まれた構造で形成され、第１半導体チップ１０６のボンディングパッドと導電性ポストとがパッド再配置パターン１１０によって接続された結果物に、下面に接着手段１２０が付着した第２半導体チップ１１８を第１半導体チップ１０６上に搭載する（図７参照）。このとき、第２半導体チップ１１８のサイズ及び厚さは、第１半導体チップ１０６と同一でないこともあり得、回路部が形成された活性面は、上方を向くように搭載することが適している。
【００４０】
次いで、第２半導体チップ１１８が搭載された結果物に第２封止部１２２をモールディング工程で形成する（図８参照）。
第２封止部１２２は、パッド再配置パターン１１０の一部を除外した第１封止部１０８の上面を覆い、高さが第２半導体チップ１１８と同じであることが適している。第２封止部１２２のコンタクトホール１２４は、第２封止部１２２を形成した後、レーザドリリング、ドリリング、ウェットエッチングのうちから選択される一つの方法でコンタクトホール１２４を形成しうる。
【００４１】
このとき、コンタクトホールを形成する過程で、導電性ポスト１０４は、パッド再配置パターン１１０で損傷が発生することを抑制するバッファの役割を行える。すなわち、パッド再配置パターン１１０のみある場合、導電性ポスト１０４と比較して、薄いパッド再配置パターン１１０と第２封止部１２２との接合力が弱くなるが、下部にある埋め込まれた構造の導電性ポスト１０４がこれを支持するため、接合力が弱くなることを抑制しうる。
また、コンタクトホール１２４を形成する過程で、コンタクトホールの深さがパッド再配置パターン１１０の下方に形成されても、パッド再配置パターン１１０と下部にある導電性ポスト１０４とは、相互電気的に接続された状態であるため、これを補完しうる。
【００４２】
次いで、パッド再配置パターン１１０と第２半導体チップ１１８のボンディングパッドとを接続する第１導電性パターン１２６を形成する（図９参照）。
第２導電性パターン１２６を形成するために、第１の実施形態のように、絶縁膜パターン（図示せず）をまず形成し、スパッタリングによるシード層を形成し、シード層上に電気メッキ層を形成する方式で第１導電性パターン１２６を形成しうる。
【００４３】
次いで、第１導電性パターン１２６上にソルダボール１１２を付着する（図１０参照）。
最後に、ソルダボール１１２が付着した結果物にシンギュレーション工程を実施して半導体チップ１０６、１１８が二つ積層された構造の半導体パッケージ２０４に対する製造工程を完了する。
【００４４】
次いで、図１１を参照して、本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０４の構造を説明する。
本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０４は、回路部が形成された活性面が上方を向いた第１半導体チップ１０６と、第１半導体チップ１０６の活性面のみを外部に露出させ、残りの部分を密封する第１封止部１０８と、第１封止部１０８内で上面のみが外部に露出され、残りの部分は埋め込まれた構造であり、第１半導体チップ１０６の外郭に沿って配置される複数の第１導電性ポスト１０４と、第１半導体チップ１０６及び第１封止部１０８上で第１半導体チップ１０６のボンディングパッドと第１導電性ポスト１０４の上部とを電気的に接続するパッド再配置パターン１１０とを備える。
【００４５】
また、本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０４は、第１半導体チップ１０６上で活性領域が上方を向くように接着手段１２０を通じて搭載された第２半導体チップ１１８と、第１封止部１０８の上面を覆い、第２半導体チップ１１８の上面は露出させ、導電性ポスト１０４上にあるパッド再配置パターン１１０の一部を露出させる貫通ホールを備える第２封止部１２２と、パッド再配置パターン１１０と第２半導体チップ１１８のボンディングパッドとを電気的に接続させる第１導電性パターン１２６及び第１導電性パターン上に形成されたソルダボール１１２とを備える。
【００４６】
一方、本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０４は、第１及び第２半導体チップ１０６、１１８を接続する相互接続配線であるパッド再配置パターン１１０及び第１導電性パターン１２６の下部に導電性ポスト１０４があるため、この部分での電気的な接続をさらに安定化させ、信号配線間にノイズ発生を防止し、電源及び接地を安定化させて全体的な電気的信頼性を改善しうる効果がある。
【００４７】
図１２は、本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの変形例を説明するための断面図である。
図１２は、本発明の第２の実施形態による半導体パッケージをＰＯＰ形態に変形させた積層型半導体パッケージ２０６の断面図である。
その製造工程及び構造は、上述の図６での説明と同じであるため、ここでは重複を避けて説明を省略する。
【００４８】
〔第３の実施形態〕
図１３は、本発明の第３の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０８の断面図であり、図１４は、第３の実施形態による半導体パッケージをＰＯＰに適用できるように変形させた半導体パッケージ２１０の断面図である。
【００４９】
図１３及び図１４を参照すると、第２半導体チップ１１８上に上述した第２の実施形態で説明したものと同じ方式で、第３半導体チップ１２８と、第３封止部１３２、及び第２導電性パターン１３４を形成し、第３半導体チップ１２８上にさらに第４半導体チップ１３６、第４封止部１４０、及び第３導電性パターン１４２とソルダボール１１２を形成して、封止部の内部に４個の半導体チップが積層された積層型半導体パッケージ２０８を作成する。符号１３０及び１３８は接着テープ等のような接着手段を表す。
【００５０】
また、積層型半導体パッケージ２０８をＰＯＰ構造の半導体パッケージ２１０に作成するために、図１４のように、第１封止部１０８の内部にコンタクト電極１１４、下部ソルダボールパッド１１６及びソルダボール１１２をさらに形成しうる。
本実施形態では、４個の半導体チップが積層されたことを一例として説明したが、これは、６個、８個等、多様に変形適用が可能である。
【００５１】
図１５〜図２０は、図１３のＡ部分に対する多様な接続方法を説明するために示す断面図である。
図１５〜図１８を参照すると、上述した第３の実施形態では、第１導電性パターン１２６と第２導電性パターン１３４との接続を第２封止部１２２の上部で実施したが、第１導電性パターン１２６と第２導電性パターン１３４との接続は、図１５に示すように、第２封止部１２２の下部（第１封止部１０８の上面）で、パッド再配置パターン１１０の導電性ポスト１０４との接触部分上と接するように実施できる。
符号１４４Ａ、１４４Ｂ、１４４Ｃは、層間絶縁膜であって、パッド再配置パターン１１０、第１導電性パターン１２６及び第２導電性パターン１４３の下に形成しうる。
このとき、パッド再配置パターン１１０、第１導電性パターン１２６、及び第２導電性パターン１３４は、それぞれ層間絶縁膜１４４Ａ、１４４Ｂ、１４４Ｃに形成されたコンタクトホールを通じて半導体チップに形成されたボンディングパッドと相互接続される。
【００５２】
また、図１６のように、第２導電性パターン１３４と第１導電性パターン１２６との接触領域が、パッド再配置パターン１１０の導電性ポスト１０４接触部分上の領域とずれるように形成される。また、図面には示していないが、第２導電性パターン１３４と第１導電性パターン１２６との接触領域の第２封止部１２２内に第１封止部と同一形態の他の第２導電性ポストを形成する方式に変形することもできる。
【００５３】
そして、図１７のように、第１導電性パターン１２６の形成により発生した溝領域に導電物質１４６を充填し、導電物質１４６上で第１導電性パターン１２６と第２導電性パターン１３４と接続する方式に変形することもできる。
【００５４】
そして、第１導電性パターン１２６と第２導電性パターン１３４とを接続する方式は、図１８のように、第１及び第２導電性パターン１２６、１３４の導電性ポスト１０４直上部分に一つのコンタクトホールを形成してそれぞれを垂直に接続する方式をとることも可能である。
このとき、コンタクトホールの内部には、充填物質１４８を内部に充填することが適しており、充填物質１４８は、導電物質あるいは絶縁物質を半導体素子の機能によって適切に選択して使用しうる。また、パッド再配置パターン１１０、第１〜第３導電性パターン１２６、１３４、１４２及び下部ソルダボールパッド１１６（図１４）の表面は、必要に応じて適切な表面処理を行うことが好ましい。
【００５５】
一方、第２封止部１２２をエッチングしてパッド再配置パターン１１０面を露出させる場合、エッチングされた部分を導電物質１４６で充填すれば、第１導電性パターン１２６を図１９のように直線状に形成する方式に変形可能である。
【００５６】
また、図２０のように、第１及び第２導電性パターン１２６、１３４を直線状に作り、第２及び第３封止部１２２、１３２を貫通しつつ、パッド再配置パターン１１０を露出させるコンタクトホールを形成した後、その内部に導電物質１４８を充填する方式にも変形可能である。
【００５７】
図２１は、本発明の第４の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの断面図である。
図２１を参照すると、本発明の第４の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０８は、回路部が形成された活性面が上方に向く第１半導体チップ１０６と、第１半導体チップの活性面のみを外部に露出させ、残りの部分を密封する第１封止部１０８と、第１封止部１０８内で上面のみが外部に露出され、残りの部分は埋め込まれた構造であり、第１半導体チップ１０６の外郭に沿って配置される複数の第１導電性ポスト１０４と、第１半導体チップ１０６及び第１封止部１０８上で第１半導体チップ１０６のボンディングパッドと第１導電性ポスト１０４の上部とを電気的に接続するパッド再配置パターン１１０とを備える。
【００５８】
次に、本発明の第４の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０８は、第１半導体チップ１０６上で活性面が下方に向くように接着手段１２０を通じて搭載され、半導体チップのボンディングパッド位置下に貫通電極１１４ａが形成され、貫通電極１１４ａの上部及び下部にそれぞれ接続パッド（１１５ｂ、１１５ａ）を有し、下部接続パッド１１５ａは、パッド再配置パターン１０４と電気的に接続される第２半導体チップ１１８ａを備える。
【００５９】
次に、本発明の第４の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０８は、第１封止部１０８上で第２半導体チップ１１８ａの側面を覆い包み、上部接続パッド１１５ｂ及び第２半導体チップ１１８ａの下面（活性面の対向面）を外部に露出させる第２封止部１２２を備える。
【００６０】
本実施形態によれば、第２半導体チップ１１８ａは、そのサイズが第１半導体チップ１０６より大きいことが適しており、第２半導体チップ１１８ａでボンディングパッド位置下の貫通電極１１４ａが形成される位置は、第１導電性ポスト１０４と相互に対応する位置に形成されることが適している。このような貫通電極１１４ａは、第２半導体チップ１１８ａのボンディングパッドが形成された位置に公知の方法を通じて形成し、一例として、レーザドリリング後に、導電物質を充填する方式等を通じて形成可能である。
【００６１】
また、接着手段１２０は、導電性接着剤であって、望ましくは、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ：異方性導電接着フィルム）を使用しうる。そして、下部接続パッド１１５及びパッド再配置パターン１１０の電気的接続のみ保障されれば、非導電性接着剤を使用するか、または別途の接着手段を使用せず、第２封止部１２２の封止材で第１半導体チップ１０６と第２半導体チップ１１８との離隔された空間を充填することもできる。
【００６２】
上記の実施形態では、第２半導体チップ１１８ａの活性面が下に向くように説明したが、これを上に向くように変形させて適用してもよい。
最後に、本実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２０８は、上部接続パッド１１５ｂに付着されたソルダボール１１２をさらに備える。したがって、ソルダボール１１２を通じて本半導体パッケージが応用されるＰＣＢ等に付着されて作動する。
【００６３】
図２２及び図２３は、本発明の実施形態による埋め込まれた導電性ポストを備える半導体素子の応用例を説明するためのブロック図である。
【００６４】
図２２は、本発明の実施形態による埋め込まれた導電性ポストを備える半導体パッケージが応用されるカードを示す概略的なブロック図である。
図２２を参照すると、制御機４１０とメモリ４２０とは、電気的な信号を交換するように配される。例えば、制御機４１０で命令を出せば、メモリ４２０は、データを伝送しうる。ここで、メモリ４２０は、上述の埋め込まれた導電性ポストを備える半導体パッケージ２１０（図１４）の形態を取り得る。
このようなカード４００は、マルチメディアカード（Ｍｕｌｔｉ  Ｍｅｄｉａ  Ｃａｒｄ：ＭＭＣ）または保安用デジタルカードのようなメモリ装置として利用される。
【００６５】
図２３は、本発明の実施形態による埋め込まれた導電性ポストを備える半導体パッケージが応用されるシステムを示す概略的なブロック図である。
図２３を参照すると、プロセッサ５１０、入／出力装置５３０、及びメモリ５２０は、バス５４０を利用して相互データ通信を行える。プロセッサ５１０は、プログラムを実行し、システム５００を制御する役割を行う。入／出力装置５３０は、システム５００のデータの入力または出力に利用される。システム５００は、入／出力装置５３０を利用して外部装置、例えば、個人用コンピュータまたはネットワークに接続されて、外部装置と相互データを交換しうる。
【００６６】
このとき、メモリ５２０は、本発明の実施形態による埋め込まれた導電性ポストを備える半導体パッケージ２１０（図１４参照）の形態を取り得、プロセッサ５１０の動作のためのコード及びデータを保存しうる。システム５００は、モバイルフォン、ＭＰ３プレイヤ、ナビゲーション装置、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｉｓｋ）、または家電製品に利用される。
【００６７】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【産業上の利用可能性】
【００６８】
本発明は、マルチメディアカード、保安用デジタルカード、モバイルフォン、ＭＰ３プレイヤ、ナビゲーション装置、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｉｓｋ）、または家電製品等に利用可能である。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。
【図２】本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。
【図３】本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。
【図４】本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。
【図５】本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。
【図６】本発明の第１の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの変形例を説明するための断面図である。
【図７】本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。
【図８】本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。
【図９】本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。
【図１０】本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。
【図１１】本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの製造方法を説明するための断面図である。
【図１２】本発明の第２の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの変形例を説明するための断面図である。
【図１３】本発明の第３の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの断面図である。
【図１４】本発明の第３の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの変形例を説明するための断面図である。
【図１５】図１３のＡ部分に対する多様な接続方法を説明するために示す断面図である。
【図１６】図１３のＡ部分に対する多様な接続方法を説明するために示す断面図である。
【図１７】図１３のＡ部分に対する多様な接続方法を説明するために示す断面図である。
【図１８】図１３のＡ部分に対する多様な接続方法を説明するために示す断面図である。
【図１９】図１３のＡ部分に対する多様な接続方法を説明するために示す断面図である。
【図２０】図１３のＡ部分に対する多様な接続方法を説明するために示す断面図である。
【図２１】本発明の第４の実施形態による埋め込まれた導電性ポストを備える半導体パッケージの断面図である。
【図２２】本発明の実施形態による埋め込まれた導電性ポストを備える半導体パッケージが応用されるカードを示す概略的なブロック図である。
【図２３】本発明の実施形態による埋め込まれた導電性ポストを備える半導体パッケージが応用されるシステムを示す概略的なブロック図である。
【符号の説明】
【００７０】
１００      キャリア基板
１０２      接着手段
１０４      （第１）導電性ポスト
１０６      （第１）半導体チップ
１０８      （第１）封止部
１１０      パッド再配置パターン
１１２      ソルダボール
１１４      コンタクト電極
１１４ａ      貫通電極
１１５ａ      下部接続パッド
１１５ｂ      上部接続パッド
１１６      下部ソルダボールパッド
１１８、１１８ａ    第２半導体チップ
１２０      接着手段
１２２      第２封止部
１２４      コンタクトホール
１２６      第１導電性パターン
１２８      第３半導体チップ
１３０、１３８    接着手段
１３２      第３封止部
１３４      第２導電性パターン
１３６      第４半導体チップ
１４０      第４封止部
１４２      第３導電性パターン
１４４（Ａ、Ｂ、Ｃ）    層間絶縁膜
１４６      導電物質
１４８      充填物質
２００、２０２、２０４、２０６、２０８、２１０    半導体パッケージ
【図１】
0005470510.tif 000002
【図２】
0005470510.tif 000003
【図３】
0005470510.tif 000004
【図４】
0005470510.tif 000005
【図５】
0005470510.tif 000006
【図６】
0005470510.tif 000007
【図７】
0005470510.tif 000008
【図８】
0005470510.tif 000009
【図９】
0005470510.tif 000010
【図１０】
0005470510.tif 000011
【図１１】
0005470510.tif 000012
【図１２】
0005470510.tif 000013
【図１３】
0005470510.tif 000014
【図１４】
0005470510.tif 000015
【図１５】
0005470510.tif 000016
【図１６】
0005470510.tif 000017
【図１７】
0005470510.tif 000018
【図１８】
0005470510.tif 000019
【図１９】
0005470510.tif 000020
【図２０】
0005470510.tif 000021
【図２１】
0005470510.tif 000022
【図２２】
0005470510.tif 000023
【図２３】
0005470510.tif 000024