(57)【特許請求の範囲】
【請求項１】
それぞれの検出領域が同一軸上に配置され、同一の遊技球を同時に検出できる期間を含み、かつ、同一の前記遊技球の検出開始、および検出終了のタイミングが異なるように構成されている、第１の近接スイッチ、および第２の近接スイッチを含み、前記第１の近接スイッチ、および前記第２の近接スイッチの検出結果に基づいて、前記遊技球の通過を検出し、前記遊技球の通過を示す検出結果を後続の制御回路に伝達するデュアル近接スイッチであって、
前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序であるか否かを判定し、その判定結果が、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序である場合、１個の正常通過検出信号を出力する正常通過判定手段と、
前記検出順序と異なる検出順序であるか否か、または、前記同一の遊技球を同時に検出できる期間が存在するか否かを判定し、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、最低１個の異常検出信号を出力する異常判定手段と
を含むデュアル近接スイッチ。
【請求項２】
前記正常通過判定手段、および前記異常判定手段は、それぞれ少なくとも１個の保持回路を含み、前記正常通過判定手段、および前記異常判定手段は、前記保持回路の動作に基づいて、それぞれ前記正常通過検出信号、および前記異常検出信号を出力し、
前記第１の近接スイッチ、および前記第２の近接スイッチが、所定の検出状況となった場合、前記保持回路をリセットするリセット手段をさらに含む
請求項１に記載のデュアル近接スイッチ。
【請求項３】
前記リセット手段は、
前記第１の近接スイッチ、および前記第２の近接スイッチが、いずれも同時に前記遊技球の通過を検出しない状態の場合、前記保持回路をリセット、または、
前記第１の近接スイッチ、および前記第２の近接スイッチが、いずれも同時に前記遊技球の通過を検出しない期間全域において、前記保持回路をクリアする
請求項２に記載のデュアル近接スイッチ。
【請求項４】
前記異常検出信号が出力された場合、前記正常通過検出信号を、正常でないことを示す所定の状態に固定して出力する出力信号固定手段をさらに含む
請求項１乃至３のいずれかに記載のデュアル近接スイッチ。
【請求項５】
前記正常通過検出信号が検出された場合、第１の電圧値を出力し、前記正常通過検出信号、および、異常検出信号が検出されない場合、第２の電圧値を出力し、前記異常検出信号が検出された場合、第３の電圧値を出力する出力合成手段をさらに含む
請求項１乃至４のいずれかに記載のデュアル近接スイッチ。
【請求項６】
前記第１乃至３の電圧値は、いずれも接地電位より高く、電源電位よりも低い中間電位であり、いずれも異なる電位である
請求項１乃至５のいずれかに記載のデュアル近接スイッチ。
【請求項７】
請求項１乃至４のいずれかに記載の１個のデュアル近接スイッチを含み、
前記制御回路は、前記デュアル近接スイッチから伝送される前記正常通過検出信号、および前記異常検出信号を受け付ける
前記遊技球の通過方向検出システム。
【請求項８】
請求項１乃至６のいずれかに記載の１個のデュアル近接スイッチと、
前記デュアル近接スイッチから伝送される前記正常通過検出信号、および前記異常検出信号を信号処理して、前記制御回路に供給するインタフェース回路とを含み、
前記制御回路は、前記インタフェース回路から伝送される前記正常通過検出信号、および前記異常検出信号の信号処理結果を受け付ける
遊技球の通過方向検出システム。
【請求項９】
請求項５または６のいずれかに記載のデュアル近接スイッチと、
前記デュアル近接スイッチから伝送される前記正常通過検出信号、および前記異常検出信号を信号処理して、前記制御回路に供給するインタフェース回路と、
前記制御回路を含み、
前記第３の所定の電圧値は、前記第１の電圧値、および前記第２の電圧値のいずれか低い電位の電圧値より低く、かつ、接地電位よりも高く設定されており、
前記インタフェース回路は、
前記正常通過検出信号の状態を比較判定する第１の比較回路と、
前記異常検出信号の状態を比較判定する第２の比較回路とを含む
遊技球の通過方向検出システム。
【請求項１０】
前記インタフェース回路は、
短絡事故を検出する短絡事故検出手段と、
前記断線事故を検出する断線事故検出手段と、
前記電源異常を検出する電源異常検出手段とのうち、少なくとも１つをさらに含む
請求項８，９のいずれかに記載の遊技球の通過方向検出システム。
【請求項１１】
請求項１乃至６のいずれかに記載の１個のデュアル近接スイッチ、または、請求項７乃至９のいずれかに記載の遊技球の通過方向検出システムのうち、いずれか１個を含む
遊技機。
【請求項１２】
それぞれの検出領域が同一軸上に配置され、同一の遊技球を同時に検出できる期間を含み、かつ、同一の前記遊技球の検出開始、および検出終了のタイミングが異なるように構成されている、第１の近接スイッチ、および第２の近接スイッチを含み、前記第１の近接スイッチ、および前記第２の近接スイッチの検出結果に基づいて、前記遊技球の通過を検出し、前記遊技球の通過を示す検出結果を後続の制御回路に伝達するデュアル近接スイッチであって、
前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序であるか否かを判定し、その判定結果が、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序である場合、１個の正常通過検出信号を出力する正常通過判定手段と、
前記検出順序と異なる検出順序であるか否か、または、前記同一の遊技球を同時に検出できる期間が存在するか否かを判定し、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、最低１個の異常検出信号を出力する異常判定手段と
を含むデュアル近接スイッチの制御方法であって、
前記正常通過判定手段における、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序であるか否かを判定し、その判定結果が、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序である場合、１個の正常通過検出信号を出力する正常通過判定ステップと、
前記異常判定手段における、前記検出順序と異なる検出順序であるか否か、または、前記同一の遊技球を同時に検出できる期間が存在するか否かを判定し、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、最低１個の異常検出信号を出力する異常判定ステップと
を含むデュアル近接スイッチの制御方法。
【請求項１３】
それぞれの検出領域が同一軸上に配置され、同一の遊技球を同時に検出できる期間を含み、かつ、同一の前記遊技球の検出開始、および検出終了のタイミングが異なるように構成されている、第１の近接スイッチ、および第２の近接スイッチを含み、前記第１の近接スイッチ、および前記第２の近接スイッチの検出結果に基づいて、前記遊技球の通過を検出し、前記遊技球の通過を示す検出結果を後続の制御回路に伝達するデュアル近接スイッチであって、
前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序であるか否かを判定し、その判定結果が、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序である場合、１個の正常通過検出信号を出力する正常通過判定手段と、
前記検出順序と異なる検出順序であるか否か、または、前記同一の遊技球を同時に検出できる期間が存在するか否かを判定し、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、最低１個の異常検出信号を出力する異常判定手段と
を含むデュアル近接スイッチを制御するコンピュータに、
前記正常通過判定手段における、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序であるか否かを判定し、その判定結果が、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序である場合、１個の正常通過検出信号を出力する正常通過判定ステップと、
前記異常判定手段における、前記検出順序と異なる検出順序であるか否か、または、前記同一の遊技球を同時に検出できる期間が存在するか否かを判定し、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、最低１個の異常検出信号を出力する異常判定ステップと
を含む処理を実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デュアル近接スイッチ、および制御方法、遊技球の通過方向検出システム、遊技機、並びにプログラムに関し、特に、不正を抑制しつつ、適切に遊技球の通過を検出できるようにしたデュアル近接スイッチ、および制御方法、遊技球の通過方向検出システム、遊技機、並びにプログラムに関する。
【背景技術】
【０００２】
これまでの遊技球を用いた遊技機および計数機おける、遊技球を検出する直流２線式スイッチに対する不正行為を防止する構成としては、直流２線式スイッチとインタフェース回路間の断線異常、短絡異常、または電源電圧の低下異常といった不正行為との因果関係が知られている異常を検出し、報知するものが提案されている（特許文献１参照）。
【０００３】
ところが、昨今においては、これまでの不正行為に加え、遊技球が直流２線式スイッチを通過している際に、強力な低周波近傍電磁界を照射し、カウント数を増やす不正行為や、セルと呼ばれる道具を用いて、直流２線式スイッチの検出部に検出媒体を往復させて、遊技球のカウント数を増やす、リフティングと呼ばれる新たな不正行為が確認されている。
【０００４】
これらの新たな不正行為は、従来のインタフェース回路では対策できず、対策には従来のインタフェース回路とは異なる信号処理（特許文献２乃至４参照）が必要となっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４３３２７９７号公報
【特許文献２】特許第２８１７０２１号公報
【特許文献３】特開２００１−０５４６１８号公報
【特許文献４】特開２００１−１２９２１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した特許文献２乃至４の技術だけでは、断線異常、短絡異常、または電源低下の異常を検出できない。従って、これまでの構成により、断線異常、短絡異常、または電源低下の異常を検出しつつ、新たな不正行為を対策するためには、新たに対策する不正行為の種類だけ、CPU（Central Processing Unit）のポート数を増やしてセンサ数を増やし、処理する信号数を増やす必要があるため、処理に係る装置規模とソフトウェアによる処理負荷を増大させてしまう恐れがあった。
【０００７】
また、リフティングによる不正での異常が解消された際に、直ちに復帰できないことや、低周波近傍電磁界のような外乱によりセンサ出力が同時に立ち上がった際、不正を検出できないといった誤動作を生じることがあった。
【０００８】
本発明はこのような状況に鑑みてなされたものであり、特に、断線異常、短絡異常、および電源異常といった異常に加えて、必要に応じて低周波近傍電磁界やリフティングによる不正行為への対策を必要に応じて適正に実現しつつ、信号処理負担を低減できるようにするものである。
【課題を解決するための手段】
【０００９】
本発明の一側面のデュアル近接スイッチは、それぞれの検出領域が同一軸上に配置され、同一の遊技球を同時に検出できる期間を含み、かつ、同一の前記遊技球の検出開始、および検出終了のタイミングが異なるように構成されている、第１の近接スイッチ、および第２の近接スイッチを含み、前記第１の近接スイッチ、および前記第２の近接スイッチの検出結果に基づいて、前記遊技球の通過を検出し、前記遊技球の通過を示す検出結果を後続の制御回路に伝達するデュアル近接スイッチであって、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序であるか否かを判定し、その判定結果が、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序である場合、１個の正常通過検出信号を出力する正常通過判定手段と、前記検出順序と異なる検出順序であるか否か、または、前記同一の遊技球を同時に検出できる期間が存在するか否かを判定し、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、最低１個の異常検出信号を出力する異常判定手段とを含む。
【００１０】
前記正常通過判定手段、および前記異常判定手段には、それぞれ少なくとも１個の保持回路を含ませるようにすることができ、前記正常通過判定手段、および前記異常判定手段には、前記保持回路の動作に基づいて、それぞれ前記正常通過検出信号、および前記異常検出信号を出力させるようにすることができ、前記第１の近接スイッチ、および前記第２の近接スイッチが、所定の検出状況となった場合、前記保持回路をリセットするリセット手段をさらに含ませるようにすることができる。
【００１１】
前記リセット手段には、前記第１の近接スイッチ、および前記第２の近接スイッチが、いずれも同時に前記遊技球の通過を検出しない状態の場合、前記保持回路をリセット、または、前記第１の近接スイッチ、および前記第２の近接スイッチが、いずれも同時に前記遊技球の通過を検出しない期間全域において、前記保持回路をクリアさせるようにすることができる。
【００１２】
前記異常検出信号が出力された場合、前記正常通過検出信号を、正常でないことを示す所定の状態に固定して出力する出力信号固定手段をさらに含ませるようにすることができる。
【００１３】
前記正常通過検出信号が検出された場合、第１の電圧値を出力し、前記正常通過検出信号、および、異常検出信号が検出されない場合、第２の電圧値を出力し、前記異常検出信号が検出された場合、第３の電圧値を出力する出力合成手段をさらに含ませるようにすることができる。
【００１４】
前記第１乃至３の電圧値は、いずれも接地電位より高く、電源電位よりも低い中間電位とすることができ、いずれも異なる電位とすることができる。
【００１５】
請求項１乃至４のいずれかに記載の１個のデュアル近接スイッチを含ませるようにすることができ、前記制御回路には、前記デュアル近接スイッチから伝送される前記正常通過検出信号、および前記異常検出信号を受け付けるようにさせることができる。
【００１６】
本発明の遊技球の通過方向検出システムには、請求項１乃至６のいずれかに記載の１個のデュアル近接スイッチと、前記デュアル近接スイッチから伝送される前記正常通過検出信号、および前記異常検出信号を信号処理して、前記制御回路に供給するインタフェース回路とを含ませるようにすることができ、前記制御回路には、前記インタフェース回路から伝送される前記正常通過検出信号、および前記異常検出信号の信号処理結果を受け付けるようにさせることができる。
【００１７】
本発明の遊技球の通過方向検出システムには、請求項５または６のいずれかに記載のデュアル近接スイッチと、前記デュアル近接スイッチから伝送される前記正常通過検出信号、および前記異常検出信号を信号処理して、前記制御回路に供給するインタフェース回路と、前記制御回路を含ませるようにすることができ、前記第３の所定の電圧値には、前記第１の電圧値、および前記第２の電圧値のいずれか低い電位の電圧値より低く、かつ、接地電位よりも高く設定されるようにすることができ、前記インタフェース回路には、前記正常通過検出信号の状態を比較判定する第１の比較回路と、前記異常検出信号の状態を比較判定する第２の比較回路とを含ませるようにすることができる。
【００１８】
本発明の遊技球の通過方向検出システムにおける前記インタフェース回路には、短絡事故を検出する短絡事故検出手段と、前記断線事故を検出する断線事故検出手段と、前記電源異常を検出する電源異常検出手段とのうち、少なくとも１つをさらに含ませるようにすることができる。
【００１９】
本発明の遊技機には、請求項１乃至６のいずれかに記載の１個のデュアル近接スイッチ、または、請求項７乃至９のいずれかに記載の遊技球の通過方向検出システムのうち、いずれか１個を含ませるようにすることができる。
【００２０】
本発明の一側面のデュアル近接スイッチの制御方法は、それぞれの検出領域が同一軸上に配置され、同一の遊技球を同時に検出できる期間を含み、かつ、同一の前記遊技球の検出開始、および検出終了のタイミングが異なるように構成されている、第１の近接スイッチ、および第２の近接スイッチを含み、前記第１の近接スイッチ、および前記第２の近接スイッチの検出結果に基づいて、前記遊技球の通過を検出し、前記遊技球の通過を示す検出結果を後続の制御回路に伝達するデュアル近接スイッチであって、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序であるか否かを判定し、その判定結果が、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序である場合、１個の正常通過検出信号を出力する正常通過判定手段と、前記検出順序と異なる検出順序であるか否か、または、前記同一の遊技球を同時に検出できる期間が存在するか否かを判定し、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、最低１個の異常検出信号を出力する異常判定手段とを含むデュアル近接スイッチの制御方法であって、前記正常通過判定手段における、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序であるか否かを判定し、その判定結果が、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序である場合、１個の正常通過検出信号を出力する正常通過判定ステップと、前記異常判定手段における、前記検出順序と異なる検出順序であるか否か、または、前記同一の遊技球を同時に検出できる期間が存在するか否かを判定し、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、最低１個の異常検出信号を出力する異常判定ステップとを含む。
【００２１】
本発明の一側面のプログラムは、それぞれの検出領域が同一軸上に配置され、同一の遊技球を同時に検出できる期間を含み、かつ、同一の前記遊技球の検出開始、および検出終了のタイミングが異なるように構成されている、第１の近接スイッチ、および第２の近接スイッチを含み、前記第１の近接スイッチ、および前記第２の近接スイッチの検出結果に基づいて、前記遊技球の通過を検出し、前記遊技球の通過を示す検出結果を後続の制御回路に伝達するデュアル近接スイッチであって、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序であるか否かを判定し、その判定結果が、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序である場合、１個の正常通過検出信号を出力する正常通過判定手段と、前記検出順序と異なる検出順序であるか否か、または、前記同一の遊技球を同時に検出できる期間が存在するか否かを判定し、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、最低１個の異常検出信号を出力する異常判定手段とを含むデュアル近接スイッチを制御するコンピュータに、前記正常通過判定手段における、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序であるか否かを判定し、その判定結果が、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序である場合、１個の正常通過検出信号を出力する正常通過判定ステップと、前記異常判定手段における、前記検出順序と異なる検出順序であるか否か、または、前記同一の遊技球を同時に検出できる期間が存在するか否かを判定し、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、最低１個の異常検出信号を出力する異常判定ステップとを含む処理を実行させる。
【００２２】
本発明の一側面のデュアル近接スイッチにおいては、それぞれの検出領域が同一軸上に配置され、同一の遊技球を同時に検出できる期間を含み、かつ、同一の前記遊技球の検出開始、および検出終了のタイミングが異なるように構成されている、第１の近接スイッチ、および第２の近接スイッチが含まれ、前記第１の近接スイッチ、および前記第２の近接スイッチの検出結果に基づいて、前記遊技球の通過を検出し、前記遊技球の通過を示す検出結果が後続の制御回路に伝達され、前記第１の近接スイッチにより先に通過の検出が開始され、かつ、遅れて前記第２の近接スイッチにより通過の検出が開始される検出順序であるか否かが判定され、その判定結果が、前記第１の近接スイッチによる先に通過の検出が開始され、かつ、遅れて前記第２の近接スイッチによる通過の検出が開始される検出順序である場合、１個の正常通過検出信号が出力され、前記検出順序と異なる検出順序であるか否か、または、前記同一の遊技球を同時に検出できる期間が存在するか否かが判定され、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、最低１個の異常検出信号が出力される。
【００２３】
すなわち、本発明の一側面のデュアル近接スイッチにおける、それぞれの検出領域が同一軸上に配置され、同一の遊技球を同時に検出できる期間を含み、かつ、同一の前記遊技球の検出開始、および検出終了のタイミングが異なるように構成されている、第１の近接スイッチ、および第２の近接スイッチを含み、前記第１の近接スイッチ、および前記第２の近接スイッチの検出結果に基づいて、前記遊技球の通過を検出し、前記遊技球の通過を示す検出結果を後続の制御回路に伝達するデュアル近接スイッチとは、例えば、遊技球の通過方向と共に通過を検出する遊技機に設けられる近接スイッチであり、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序であるか否かを判定し、その判定結果が、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序である場合、１個の正常通過検出信号を出力する正常通過判定手段とは、例えば、正常通過判定部であり、前記検出順序と異なる検出順序であるか否か、または、前記同一の遊技球を同時に検出できる期間が存在するか否かを判定し、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、最低１個の異常検出信号を出力する異常判定手段とは、異常判定部である。
【００２４】
すなわち、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序である場合、正常通過検出部により、１個の正常通過検出信号が出力されるので、正常に遊技球が通過したことが、制御回路に通知され、遊技球数の計数が可能となる。また、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、異常判定部より異常検出信号が出力されることになるので、第１の近接スイッチ、および第２の近接スイッチに対してリフティングによる不正がなされたか、または、低周波近傍電磁界による不正がなされたことが通知される。
【００２５】
結果として、デュアル近接スイッチから直接、低周波近傍電磁界やリフティングによる不正の有無を示す異常検出信号と、遊技球の通過を検出する正常通過検出信号とを供給することができるので、後段の信号処理を容易なものとしつつ、不正を抑制しつつ適正に遊技球の通過を検出することが可能になる。
【発明の効果】
【００２６】
本発明によれば、後段の信号処理を容易なものとしつつ、不正や異常を適切に検出して、遊技球を適切に計数することが可能となる。
【図面の簡単な説明】
【００２７】
【図１】デュアル近接スイッチの構成例を説明する図である。
【図２】図１のデュアル近接スイッチの動作を説明する図である。
【図３】デュアル近接スイッチに用いられる本発明を適用したインタフェースシステムを説明する図である。
【図４】図３のデュアル近接スイッチの構成例を説明する図である。
【図５】図４の正常通過判定部、異常判定部、およびリセット部の回路構成例を説明する図である。
【図６】図３のインタフェース回路の構成例を説明する図である。
【図７】図３のデュアル近接スイッチの検出処理を説明するフローチャートである。
【図８】正常通過時における図３のデュアル近接スイッチの検出処理を説明する図である。
【図９】順序異常時における図３のデュアル近接スイッチの検出処理を説明する図である。
【図１０】低周波近傍電磁界到来時における図３のデュアル近接スイッチの検出処理を説明する図である。
【図１１】断線状態における図３のデュアル近接スイッチの検出処理を説明する図である。
【図１２】短絡状態における図３のデュアル近接スイッチの検出処理を説明する図である。
【図１３】図３のＩ／Ｆ回路における信号処理を説明するフローチャートである。
【図１４】図３のCPUにおける計数処理を説明するフローチャートである。
【図１５】図３のCPUにおける計数処理を説明する図である。
【図１６】図３のCPUにおける計数処理を説明する図である。
【図１７】図３のCPUにおける計数処理を説明する図である。
【図１８】その他のインタフェースシステムを説明する図である。
【図１９】図１８のＩ／Ｆ回路の構成例を説明する図である。
【図２０】正常通過時における図１９のＩ／Ｆ回路による動作を説明する図である。
【図２１】順序異常時における図１９のＩ／Ｆ回路による動作を説明する図である。
【図２２】低周波近傍電磁界到来時における図１９のＩ／Ｆ回路による動作を説明する図である。
【図２３】断線状態における図１９のＩ／Ｆ回路による動作を説明する図である。
【図２４】短絡状態における図１９のＩ／Ｆ回路による動作を説明する図である。
【図２５】図１８のCPUにおける計数処理を説明するフローチャートである。
【図２６】さらにその他のデュアル近接スイッチの構成例を示す図である。
【図２７】図２６のデュアル近接スイッチの出力合成部における出力合成処理を説明するフローチャートである。
【図２８】正常通過時における図２６のデュアル近接スイッチの出力合成部における出力合成処理を説明する図である。
【図２９】順序異常時における図２６のデュアル近接スイッチの出力合成部における出力合成処理を説明する図である。
【図３０】低周波近傍電磁界到来時における図２６のデュアル近接スイッチの出力合成部における出力合成処理を説明する図である。
【図３１】汎用のパーソナルコンピュータを説明する図である。
【発明を実施するための形態】
【００２８】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、発明の詳細な説明に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、発明の詳細な説明に記載されていることを確認するためのものである。従って、発明の詳細な説明中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００２９】
すなわち、本発明の一側面のデュアル近接スイッチ（例えば、図４のデュアル近接スイッチ１０１）は、それぞれの検出領域が同一軸上に配置され、同一の遊技球を同時に検出できる期間を含み、かつ、同一の前記遊技球の検出開始、および検出終了のタイミングが異なるように構成されている、第１の近接スイッチ、および第２の近接スイッチ（例えば、図４の近接スイッチ１６１−１，１６１−２）を含み、前記第１の近接スイッチ、および前記第２の近接スイッチの検出結果に基づいて、前記遊技球の通過を検出し、前記遊技球の通過を示す検出結果を後続の制御回路に伝達するデュアル近接スイッチであって、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序であるか否かを判定し、その判定結果が、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序である場合、１個の正常通過検出信号を出力する正常通過判定手段（例えば、図４の正常通過判定部１６２）と、前記検出順序と異なる検出順序であるか否か、または、前記同一の遊技球を同時に検出できる期間が存在するか否かを判定し、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、最低１個の異常検出信号を出力する異常判定手段（例えば、図４の異常判定部１６３）とを含む。
【００３０】
前記正常通過判定手段、および前記異常判定手段には、それぞれ少なくとも１個の保持回路（例えば、図５のフリップフロップ回路ＦＦ１乃至ＦＦ４）を含ませるようにすることができ、前記正常通過判定手段、および前記異常判定手段には、前記保持回路の動作に基づいて、それぞれ前記正常通過検出信号、および前記異常検出信号を出力させるようにすることができ、前記第１の近接スイッチ、および前記第２の近接スイッチが、所定の検出状況となった場合、前記保持回路をリセットするリセット手段（例えば、図４のリセット部１６４）をさらに含ませるようにすることができる。
【００３１】
前記リセット手段（例えば、図４のリセット部１６４）には、前記第１の近接スイッチ、および前記第２の近接スイッチが、いずれも同時に前記遊技球の通過を検出しない状態の場合、前記保持回路をリセット、または、前記第１の近接スイッチ、および前記第２の近接スイッチが、いずれも同時に前記遊技球の通過を検出しない期間全域において、前記保持回路をクリアさせるようにすることができる。
【００３２】
前記異常検出信号が出力された場合、前記正常通過検出信号を、正常でないことを示す所定の状態に固定して出力する出力信号固定手段（例えば、図２６の出力信号固定部３０２）をさらに含ませるようにすることができる。
【００３３】
前記正常通過検出信号が検出された場合、第１の電圧値を出力し、前記正常通過検出信号、および、異常検出信号が検出されない場合、第２の電圧値を出力し、前記異常検出信号が検出された場合、第３の電圧値を出力する出力合成手段（例えば、図４の出力合成部１５３）をさらに含ませるようにすることができる。
【００３４】
本発明の遊技球の通過方向検出システムには、請求項５または６のいずれかに記載のデュアル近接スイッチと、前記デュアル近接スイッチから伝送される前記正常通過検出信号、および前記異常検出信号を信号処理して、前記制御回路に供給するインタフェース回路と、前記制御回路を含ませるようにすることができ、前記第３の所定の電圧値には、前記第１の電圧値、および前記第２の電圧値のいずれか低い電位の電圧値より低く、かつ、接地電位よりも高く設定されるようにすることができ、前記インタフェース回路には、前記正常通過検出信号の状態を比較判定する第１の比較回路（例えば、図１９の比較部２２１）と、前記異常検出信号の状態を比較判定する第２の比較回路（例えば、図１９の比較部２６１）とを含ませるようにすることができる。
【００３５】
本発明の遊技球の通過方向検出システムにおける前記インタフェース回路には、短絡事故を検出する短絡事故検出手段（例えば、図６の短絡検知部２２３）と、前記断線事故を検出する断線事故検出手段（例えば、図６の断線検知部２２２）と、前記電源異常を検出する電源異常検出手段（例えば、図６の電源監視部２０２）とのうち、少なくとも１つをさらに含ませるようにすることができる。
【００３６】
本発明の一側面のデュアル近接スイッチの制御方法は、それぞれの検出領域が同一軸上に配置され、同一の遊技球を同時に検出できる期間を含み、かつ、同一の前記遊技球の検出開始、および検出終了のタイミングが異なるように構成されている、第１の近接スイッチ、および第２の近接スイッチを含み、前記第１の近接スイッチ、および前記第２の近接スイッチの検出結果に基づいて、前記遊技球の通過を検出し、前記遊技球の通過を示す検出結果を後続の制御回路に伝達するデュアル近接スイッチであって、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序であるか否かを判定し、その判定結果が、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序である場合、１個の正常通過検出信号を出力する正常通過判定手段と、前記検出順序と異なる検出順序であるか否か、または、前記同一の遊技球を同時に検出できる期間が存在するか否かを判定し、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、最低１個の異常検出信号を出力する異常判定手段とを含むデュアル近接スイッチの制御方法であって、前記正常通過判定手段における、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序であるか否かを判定し、その判定結果が、前記第１の近接スイッチが先に通過の検出を開始し、かつ、遅れて前記第２の近接スイッチが通過の検出を開始する検出順序である場合、１個の正常通過検出信号を出力する正常通過判定ステップ（例えば、図７のステップＳ１６）と、前記異常判定手段における、前記検出順序と異なる検出順序であるか否か、または、前記同一の遊技球を同時に検出できる期間が存在するか否かを判定し、前記検出順序と異なる検出順序の場合、または、前記同一の遊技球を同時に検出できる期間が存在しなかった場合、最低１個の異常検出信号を出力する異常判定ステップ（例えば、図７のステップＳ１８）とを含む。
【００３７】
以下、本発明を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（デュアル近接スイッチにおいて正常通過検出信号と異常検出信号を出力する構成例）
２．第２の実施の形態（インタフェース回路のその他の構成例）
３．第３の実施の形態（デュアル近接スイッチのその他の構成例）
【００３８】
＜１．第１の実施の形態＞
［本発明を適用したデュアル近接スイッチの一実施の形態の構成例］
図１は、本発明を適用したインタフェース回路に遊技球の検出信号を供給するデュアル近接スイッチの構成例を示す断面図を示している。
【００３９】
図１のデュアル近接スイッチ１においては、遊技球と略同径の貫通孔２１が設けられており、遊技球Ｐ１乃至Ｐ３は、遊技球Ｐ１，Ｐ２，Ｐ３の順序で、図中の矢印で示される順方向に貫通孔２１の入口側１１から出口側１２に向けて通過するように構成されている。尚、遊技球Ｐ１乃至Ｐ３について、特に区別する必要がない場合、単に遊技球Ｐと称するものとし、その他の複数存在する構成についても同様に称するものとする。
【００４０】
また、貫通口２１には、貫通口２１と同軸に、入口側１１から出口側１２に向かって順に検出コイルＬ１，Ｌ２が設けられている。検出コイルＬ１，Ｌ２は貫通口２１と同軸で、かつ貫通口２１の外周部に巻回されてる。
【００４１】
２つの検出コイルＬ１およびＬ２は、例えば、遊技球Ｐの直径（例えば、１１ｍｍ）の１／４の間隔をおいて配置されている。尚、この間隔は、遊技球Ｐの直径の１／４に限るものではなく、検出コイルＬ１およびＬ２が、同一の遊技球の検出の開始タイミング、および終了タイミングが異なるようにできて、かつ、同時に検出している状態を含むようにできる間隔であれば、別の間隔であってもよいものである。
【００４２】
このように、デュアル近接スイッチ１においては、貫通孔２１の入口側１１における検出コイルＬ１を含む第１の近接スイッチと、出口側１２の検出コイルＬ２を含む第２の近接スイッチとの２系統の近接スイッチが内蔵されている。
【００４３】
［デュアル近接スイッチの動作］
後述する本発明の遊技球を計数するインタフェースシステムは、遊技球Ｐ１乃至Ｐ３が貫通孔２１を通過することにより、出力される第１の近接スイッチの検出信号Ｓ１と第２の近接スイッチの検出信号Ｓ２のタイミングを比較することで、１個の遊技球が正規の順方向に通過したか否かを判別し、順方向に通過した場合にのみ計数する。
【００４４】
例えば、上述したように、２つの検出コイルＬ１およびＬ２が、遊技球Ｐの直径（例えば、１１ｍｍ）の１／４の距離だけ離して配置される場合、遊技球Ｐ１乃至Ｐ３が順次、図１の矢印で示される順方向に貫通孔２１を通過すると、第１の近接スイッチの検出信号Ｓ１と、第２の近接スイッチの検出信号Ｓ２は、図２の波形図で示されるように検出されることになる。図２においては、上段に検出信号Ｓ１の波形が示されており、下段に検出信号Ｓ２の波形が示されており、いずれも横軸が時間方向である。
【００４５】
すなわち、図２の波形図で示されるように、検出信号Ｓ１は、時刻ＴＰ１において、Ｌｏｗ信号からＨｉ信号に立上り、時刻ＴＰ３においてＨｉ信号からＬｏｗ信号に立下がっている。同様に、検出信号Ｓ２は、時刻ＴＰ２において、Ｈｉ信号に立上り、時刻ＴＰ４において、Ｌｏｗ信号に立下がっている。
【００４６】
このように、デュアル近接スイッチ１は、例えば、遊技球Ｐが順方向に通過するとき、図２で示されるような、検出信号Ｓ１，Ｓ２に基づいた出力信号を、後述するＩ／Ｆ回路１０２（図３）に対して順次出力する。
【００４７】
［本発明を適用したデュアル近接スイッチを用いたインタフェースシステムの構成例］
次に、図３を参照して、本発明を適用したデュアル近接スイッチを用いたインタフェースシステムの構成例について説明する。
【００４８】
インタフェースシステムは、デュアル近接スイッチ１０１−１乃至１０１−７、電源ＶＳ、インタフェース（Ｉ／Ｆ）回路１０２、電源Ｖｃｃ、CPU１０３、発報部１０４、および計数部１０５を備えている。すなわち、本発明のインタフェースシステムは、例えば、遊技機、または計数機内における遊技球の計数に係る処理を担うものである。
【００４９】
デュアル近接スイッチ１０１（１０１−１乃至１０１−７）は、図１，図２を参照して説明したものとは異なるものであり、図４，図５を参照して詳細は後述するが、電源ＶＳより電力供給を受けて、遊技球の通過を検出し、検出結果として、上述した２種類の検出信号Ｓ１，Ｓ２に基づいた出力信号をＩ／Ｆ回路１０２に出力する。
【００５０】
インタフェース（Ｉ／Ｆ）回路１０２は、デュアル近接スイッチ１０１からの出力信号を受け付けて、所定の信号処理を施して、CPU１０３に供給する。
【００５１】
Ｉ／Ｆ回路１０２は、Ｉ／Ｆ入力部１１１、および端子ＶＳ，Ａ１乃至Ａ７，ＧＮＤ，Ｖｃｃ，Ｙ１乃至Ｙ７，Ｅを備えている。端子ＶＳは、デュアル近接スイッチ１０１に供給する電源ＶＳの電圧を監視する機能を含む。
【００５２】
端子Ａ１乃至Ａ７は、デュアル近接スイッチ１０１からの出力信号を受け付ける。端子ＧＮＤは、接地端子である。
【００５３】
端子Ｙ１乃至Ｙ７は、それぞれデュアル近接スイッチ１０１の出力信号に基づいた遊技球の通過が検出されているか否か、または異常を検出しているか否かを示す処理出力信号をCPU１０３に供給する。端子Ｅは、デュアル近接スイッチ１０１の検出信号に基づいた、デュアル近接スイッチ１０１の動作異常および不正異常の有無を示す異常検出信号を出力する。
【００５４】
尚、Ｉ／Ｆ回路１０２の詳細な構成は、図６を参照して、後述するものとする。
【００５５】
CPU１０３は、インタフェースシステムの全体の動作を管理する。CPU１０３は、カウント部１２１、異常判定部１２２、特定部１２３、異常種別判定部１２４、タイマ１２５、および発報出力部１２６を備えている。
【００５６】
カウント部１２１は、端子Ｙ１乃至Ｙ７の処理出力信号に基づいて、遊技球の通過を認識し、遊技球数をカウントする信号を計数部１０５に供給する。計数部１０５は、この信号に基づいて遊技球数をカウントする。
【００５７】
異常判定部１２２は、端子Ｅからの異常検出信号に基づいて、デュアル近接スイッチ１０１−１乃至１０１−７の異常の有無を判定する。特定部１２３は、端子Ｙ１乃至Ｙ７からの処理出力信号、または端子Ｅからの異常検出信号に基づいて、いずれのデュアル近接スイッチ１０１において遊技球の通過が検出されたか、または、異常が発生したのかを特定する。異常種別判定部１２４は、端子Ｅからの異常検出信号と、タイマ１２５により計時される時間に基づいて、デュアル近接スイッチ１０１に発生した異常の種別を判定する。発報出力部１２６は、異常が検出された場合、いずれのデュアル近接スイッチ１０１において、発生した異常の種別を示す情報を発報部１０４に出力し、発報させる。
【００５８】
［デュアル近接スイッチ１０１の構成例］
次に、図４を参照して、デュアル近接スイッチ１０１の構成例について説明する。
【００５９】
デュアル近接スイッチ１０１は、検出ブロック１５１、定電圧生成部１５２、および出力合成部１５３を備えている。
【００６０】
検出ブロック１５１は、図１におけるデュアル近接スイッチ１と同一機能の近接スイッチ１６１−１，１６１−２に加えて、正常通過判定部１６２、異常判定部１６３、およびリセット部１６４を備えており、定電圧生成部１５２より電力供給を受けて、端子１０１ｃを介して接地電位ＧＮＤに接続されている。検出ブロック１５１は、遊技球が正常に通過しているか否かを示す正常通過検出信号、および異常が検出されているか否かを示す異常検出信号を出力する。より詳細には、近接スイッチ１６１−１，１６１−２は、いずれも同一の構成であり、それぞれ検出コイルＬ１，Ｌ２、発振部１７１−１，１７１−２、積分部１７２−１，１７２−２、および比較部１７３−１，１７３−２を備えている。検出コイルＬ１，Ｌ２は、図１を参照して説明した検出コイルＬ１，Ｌ２と同一のものである。
【００６１】
発振部１７１−１，１７１−２は、それぞれ検出コイルＬ１，Ｌ２の遊技球の通過に伴って、発振信号を生成し、積分部１７２−１，１７２−２に供給する。積分部１７２−１，１７２−２は、それぞれ発振信号を積分して比較部１７３−１，１７３−２に出力する。比較部１７３−１，１７３−２は、積分部１７２−１，１７２−２より供給されてくる波形に基づいて、それぞれ所定の閾値ＶＴＨ１，ＶＴＨ２とを比較する。そして、比較部１７３−１，１７３−２は、閾値ＶＴＨ１，ＶＴＨ２よりも高い場合、Ｌｏｗレベルの、高くない場合、Ｈｉレベルの弁別信号からなる検出信号Ｄ１−１，Ｄ１−２を正常通過判定部１６２、異常判定部１６３、およびリセット部１６４に出力する。尚、この検出信号Ｄ１−１，Ｄ１−２は、それぞれ図２を参照して説明した、検出信号Ｓ１，Ｓ２と同一のものである。
【００６２】
正常通過判定部１６２は、検出信号Ｄ１−１，Ｄ１−２の波形に基づいて、遊技球が正常に通過したか否かを判定し、判定結果に対応するＨｉの信号、またはＬｏｗの信号からなる正常通過判定信号Ｄ２−１を出力合成部１５３に出力する。正常通過判定部１６２は、リセット部１６４より供給されてくるリセット信号により正常通過判定信号を遊技球の通過が非検出の状態にリセットする。
【００６３】
異常判定部１６３は、検出信号Ｄ１−１，Ｄ１−２の波形に基づいて、異常が発生したか否かを判定し、判定結果に対応するＨｉの信号、またはＬｏｗの信号からなる異常判定信号Ｄ２−２を出力合成部１５３に出力する。異常判定部１６３は、リセット部１６４より供給されてくるリセット信号により異常判定信号を異常が非検出の状態にリセットする。
【００６４】
リセット部１６４は、検出信号Ｄ１−１，Ｄ１−２が、いずれも遊技球の通過を非検出の状態のとき、リセット信号を発生し、正常通過判定部１６２および異常判定部１６３に供給し、それぞれ正常通過判定信号Ｄ２−１、および異常判定信号Ｄ２−２を非検出の状態にリセットする。
【００６５】
定電圧生成部１５２は、端子１０１ａを介して電源ＶＳより供給されてくる電力に基づいて、所定の電圧を維持して、検出ブロック１５１に電力を供給する。
【００６６】
出力合成部１５３は、端子１０１ａを介して電源ＶＳから電力供給を受けて、検出ブロック１５１より供給されてくる正常通過判定信号Ｄ２−１、および異常判定部Ｄ２−２に基づいて、出力検出信号を生成して、出力端子１０１ｂよりＩ／Ｆ回路１０２に供給する。また、出力合成部１５３は、端子１０１ｃを介して接地電位ＧＮＤに接続されている。
【００６７】
尚、端子１０１ａ、および端子１０１ｂ間には、調整抵抗として、抵抗Ｒｚが設けられている。
【００６８】
［正常通過判定部１６２、異常判定部１６３、およびリセット部１６４の回路構成例］
次に、図５を参照して、正常通過判定部１６２、異常判定部１６３、リセット部１６４、および出力合成部１５３の回路構成例について説明する。
【００６９】
正常通過判定部１６２は、フリップフロップ回路ＦＦ１，ＦＦ２、インバータＩ１１、およびアンド回路ＡＮＤ１乃至３により構成されている。異常判定部１６３は、オア回路ＯＲ１乃至３、およびフリップフロップ回路ＦＦ３，ＦＦ４により構成されている。
【００７０】
正常通過判定部１６２のフリップフロップ回路ＦＦ１の入力端子Ｄ１には、近接スイッチ１６１−１からの検出信号が入力される。クロック端子ＣＬＫ１には、近接スイッチ１６１−２からの検出信号が入力される。プリセット端子ＰＲ１には、リセット部１６４のインバータＩ２１の出力信号が入力される。クリア端子ＣＬＲ１は、電源Ｖｃｃに接続されている。正出力端子Ｑ１は、クロック端子ＣＬＫ１にＨｉの信号が供給されるタイミングで、入力端子Ｄ１に入力されている信号をアンド回路ＡＮＤ２の入力端子に出力する。負出力端子Ｑ’１は、クロック端子ＣＬＫ１にＨｉの信号が供給されるタイミングで、入力端子Ｄ１に入力されている信号を反転出力に変換して、オア回路ＯＲ１の入力端子に出力する。尚、図５においては、負出力端子には、符号Ｑの上部にバーで表記されているが、本明細書の記載においては、バーに代えて「’」を用いるものとする。
【００７１】
また、正常通過判定部１６２のフリップフロップ回路ＦＦ２の入力端子Ｄ２には、近接スイッチ１６１−２からの検出信号が入力される。クロック端子ＣＬＫ２には、近接スイッチ１６１−１からの弁別信号が入力される。プリセット端子ＰＲ２は、電源Ｖｃｃに接続されている。クリア端子ＣＬＲ２には、リセット部１６４のインバータＩ２１の出力信号が入力される。正出力端子Ｑ２は、クロック端子ＣＬＫ２にＨｉの信号が供給されるタイミングで、入力端子Ｄ２に入力されている信号をオア回路ＯＲ１の入力端子に出力する。負出力端子Ｑ’２は、クロック端子ＣＬＫ２にＨｉの信号が供給されるタイミングで、入力端子Ｄ２に入力されている信号を反転信号に変換して、アンド回路ＡＮＤ２の入力端子に出力する。
【００７２】
異常判定部１６３のインバータＩ１は、近接スイッチ１６１−１からの検出信号を、反転信号に変換して、フリップフロップ回路ＦＦ３の入力端子Ｄ３、およびフリップフロップ回路ＦＦ４のクロック端子ＣＬＫ４に入力する。また、インバータＩ２は、近接スイッチ１６１−２からの検出信号を、反転信号に変換して、フリップフロップ回路ＦＦ３のクロック端子ＣＬＫ３、およびフリップフロップ回路ＦＦ４の入力端子Ｄ４に入力する。
【００７３】
フリップフロップ回路ＦＦ３のプリセット端子ＰＲ３には、リセット部１６４のインバータＩ２１の出力信号が入力される。クリア端子ＣＬＲ３は、電源Ｖｃｃに接続されている。負出力端子Ｑ’３は、クロック端子ＣＬＫ３にＬｏｗの信号が供給されたタイミングで、入力端子Ｄ３に入力されている信号を反転信号に変換して、オア回路ＯＲ２の入力端子に出力する。
【００７４】
また、異常判定部１６３のフリップフロップ回路ＦＦ４のクリア端子ＣＬＲ４には、リセット部１６４のインバータＩ２１の出力信号が入力される。プリセット端子ＰＲ４は、電源Ｖｃｃに接続されている。正出力端子Ｑ４は、クロック端子ＣＬＫ４にＬｏｗの信号が供給されたタイミングで、入力端子Ｄ４に入力されている信号をオア回路ＯＲ２の入力端子に出力する。
【００７５】
正常通過判定部１６２のインバータＩ１１は、オア回路ＯＲ３より出力される信号を、反転信号に変換してアンド回路ＡＮＤ１の入力端子に出力する。アンド回路ＡＮＤ１は、インバータＩ１１の出力信号と、近接スイッチ１６１−２の検出信号とを比較し、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号をアンド回路ＡＮＤ３の入力端子に出力する。アンド回路ＡＮＤ２は、フリップフロップ回路ＦＦ１の正出力端子Ｑ１の出力信号と、フリップフロップ回路ＦＦ２の負出力端子Ｑ’２の出力信号とを比較して、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号をアンド回路ＡＮＤ３の入力端子に出力する。アンド回路ＡＮＤ３は、アンド回路ＡＮＤ１，ＡＮＤ２の出力信号を比較し、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号を正常通過判定信号Ｄ２−１として出力合成部１５３に出力する。
【００７６】
オア回路ＯＲ１は、フリップフロップ回路ＦＦ１の負出力端子Ｑ’１の出力信号と、フリップフロップ回路ＦＦ２の正出力端子Ｑ２の出力信号とを比較して、いずれかがＨｉである場合、Ｈｉの信号を、それ以外の場合、Ｌｏｗの信号をオア回路ＯＲ３の入力端子に出力する。オア回路ＯＲ２は、フリップフロップ回路ＦＦ３の負出力端子Ｑ’３の出力信号と、フリップフロップ回路ＦＦ４の正出力端子Ｑ４の出力信号とを比較して、いずれかがＨｉである場合、Ｈｉの信号を、それ以外の場合、Ｌｏｗの信号をオア回路ＯＲ３の入力端子に出力する。オア回路ＯＲ３は、オア回路ＯＲ１，ＯＲ２の出力信号を比較して、いずれかがＨｉである場合、Ｈｉの信号を、それ以外の場合、Ｌｏｗの信号を異常検出信号Ｄ２−２として出力合成部１５３に出力する。
【００７７】
リセット部１６４のインバータＩ２２，Ｉ２３は、近接スイッチ１６１−１，１６１−２の検出信号を反転信号に変換してアンド回路ＡＮＤ１２に出力する。アンド回路ＡＮＤ１２は、インバータＩ２２，Ｉ２３の出力信号を比較して、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号をアンド回路ＡＮＤ１１の入力端子に出力する。アンド回路ＡＮＤ１１は、オア回路ＯＲ３の出力信号と、アンド回路ＡＮＤ１２の出力信号とを比較して、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号をインバータＩ２１に出力する。インバータＩ２１は、アンド回路ＡＮＤ１１の出力信号を反転信号に変換して、フリップフロップ回路ＦＦ１，ＦＦ３のプリセット端子ＰＲ１，ＰＲ３、およびフリップフロップ回路ＦＦ２，ＦＦ４のクリア端子ＣＬＲ２，ＣＬＲ４に出力する。
【００７８】
すなわち、図２の波形図で示されるように、遊技球が順方向で通過すれば、近接スイッチ１６１−１の検出信号である比較部１７３−１の弁別信号が立ち上がるタイミングでは、近接スイッチ１６１−２の検出信号である比較部１７３−２の弁別信号はＬｏｗの信号であり、逆に、近接スイッチ１６１−２の検出信号である比較部１７３−２の弁別信号が立ち上がるタイミングでは、近接スイッチ１６１−１の検出信号である比較部１７３−１の弁別信号はＨｉの信号となるため、フリップフロップ回路ＦＦ１の正出力端子Ｑ１からはＨｉの信号が出力され続け、フリップフロップ回路ＦＦ２の負出力端子Ｑ’２からはＨｉの信号が出力され続けることになる。
【００７９】
同様に、近接スイッチ１６１−１の検出信号である比較部１７３−１の弁別信号が立ち下がるタイミングでは、近接スイッチ１６１−２の検出信号である比較部１７３−２の弁別信号はＨｉの信号であり、逆に、近接スイッチ１６１−２の検出信号である比較部１７３−２の弁別信号が立ち下がるタイミングでは、近接スイッチ１６１−１の検出信号である比較部１７３−１の弁別信号はＬｏｗの信号となるため、フリップフロップ回路ＦＦ３の負出力端子Ｑ’３からはＬｏｗの信号が出力され続け、フリップフロップ回路ＦＦ４の正出力端子Ｑ４からはＬｏｗの信号が出力され続けることになる。
【００８０】
結果として、順方向に遊技球が通過している状態であれば、アンド回路ＡＮＤ２は、常にＨｉの信号を出力し続けるので、オア回路ＯＲ３から異常検出信号であるＨｉの信号が供給されて、インバータＩ１１がＬｏｗの信号を出力をしていない限り、近接スイッチ１６１−２の検出信号である比較部１７３−２の弁別信号の出力波形が、アンド回路ＡＮＤ３より出力される。また、上述した比較部１７３−１，１７３−２の立上りおよび立下りの条件が満たされない場合、オア回路ＯＲ１，ＯＲ２のいずれかがＨｉの信号となるため、オア回路ＯＲ３は、Ｈｉの信号の異常検出信号を出力することになる。
【００８１】
フリップフロップ回路ＦＦ１乃至ＦＦ４は、一旦、異常があったものと判定される信号を記憶すると、その状態が維持されてしまうため、プリセット、またはクリア操作がない限り異常検出信号が出力され続け、遊技球の通過が非検出の状態が維持されてしまう。しかしながら、近接スイッチ１６１−１，１６１−２の検出信号である比較部１７３−１，１７３−２からの弁別信号がいずれも非検出状態になると、リセット部１６４のインバータＩ２２，Ｉ２３からはいずれもＨｉの信号が出力される。また、オア回路ＯＲ３は、異常検出信号であるＨｉの信号を出力し続けているため、アンド回路ＡＮＤ１１は、Ｈｉの信号を出力する。これにより、インバータＩ２１は、Ｌｏｗの信号をリセット信号として、フリップフロップ回路ＦＦ１，ＦＦ３のプリセット端子ＰＲ１，ＰＲ３、およびフリップフロップ回路ＦＦ２，ＦＦ４のクリア端子ＣＬＲ２，ＣＬＲ４に出力する。結果として、比較部１７３−１，１７３−２からの弁別信号がいずれも非検出状態になれば、フリップフロップ回路ＦＦ１乃至ＦＦ４がプリセット、またはクリアされることにより、異常検出信号の出力が停止されて、通常の状態にリセットされる。
【００８２】
出力合成部１５３は、第１電位発生部１８１、第２電位発生部１８２、および第３電位発生部１８３より構成されている。第１電位発生部１８１は、トランジスタＴＲ１１，ＴＲ１２、および抵抗Ｒ１１より構成されている。トランジスタＴＲ１１のコレクタが出力端子１０１ｂ、ダイオードＤ１のアノード、およびツェナーダイオードＺＤのカソードに接続されており、エミッタが抵抗Ｒ１１の一方の端部、およびトランジスタＴＲ１２のベースに接続されている。また、トランジスタＴＲ１１のベースは、トランジスタＴＲ１２のコレクタ、および抵抗Ｒａを介して端子１０１ａに接続されている。トランジスタＴＲ１２のベースは、トランジスタＴＲ１１のエミッタ、および抵抗Ｒ１１の一方の端部に接続され、エミッタは端子１０１ｃを介して接地電位ＧＮＤに接続されており、コレクタは、トランジスタＴＲ１１のベース、および抵抗Ｒａを介して端子１０１ａに接続されている。抵抗Ｒ１１は、一方の端部がトランジスタＴＲ１１のエミッタ、およびトランジスタＴＲ１２のベースに接続され、他方の端部が端子１０１ｃに接続されている。
【００８３】
すなわち、第１電位発生部１８１においては、トランジスタＴＲ１１が常にオンの状態となるため、抵抗Ｒ１１により調整された第１電位Ｖ１が端子１０１ｂより出力される。尚、この第１電位Ｖ１は、後述する高位反転電圧である。
【００８４】
第２電位発生部１８２は、インバータＩ５１、トランジスタＴＲ２１、ツェナーダイオードＺＤ、および抵抗Ｒ２１より構成されている。インバータＩ５１は、検出ブロック１５１における正常通過判定部１６２からの正常通過判定信号Ｄ２−１を反転出力に変換してトランジスタＴＲ２１のベース、および抵抗Ｒ２１の一方の端部に出力する。トランジスタＴＲ２１のベースは、正常通過判定部１６２のアンド回路ＡＮＤ３の出力端子、および抵抗Ｒ２１の一方の端部に接続され、エミッタは、抵抗Ｒ２１の他方の端部、および接地電位ＧＮＤに接続され、コレクタは、ツェナーダイオードＺＤのアノードに接続されている。ツェナーダイオードＺＤのアノードは、トランジスタＴＲ２１のコレクタに接続されており、カソードは、ダイオードＤ１のアノード、トランジスタＴＲ１１のコレクタ、および端子１０１ｂに接続されている。
【００８５】
すなわち、第１電位発生部１８１は、正常通過判定信号Ｄ２−１がＨｉの信号であるとき、インバータＩ５１からの反転出力によりトランジスタＴＲ２１がオフとなり、ツェナーダイオードＺＤのツェナー電位ＺＤによる電圧降下がなくなるため、端子１０１ｂより第１電位発生部１８１に定電流が生成され、抵抗Ｒｚの調整により第１電位Ｖ１が出力される。一方、第２電位発生部１８２は、正常通過判定信号Ｄ２−１がＬｏｗの信号であるとき、インバータＩ５１からの反転出力によりトランジスタＴＲ２１がオンとなり、ツェナーダイオードＺＤのツェナー電位ＺＤにより決定される第２電位Ｖ２が端子１０１ｂより出力される。尚、この第２電位Ｖ２が、後述する低位反転電圧である。
【００８６】
第３電位発生部１８３は、ダイオードＤ１，Ｄ２、トランジスタＴＲ３１、および抵抗Ｒ３１より構成されている。トランジスタＴＲ３１は、コレクタがダイオードＤ２のカソードに接続され、エミッタが接地電位ＧＮＤ、および抵抗Ｒ３１の他方の端部と接続され、ベースが抵抗Ｒ３１の一方の端部、およびオア回路ＯＲ３の出力端子に接続されている。抵抗Ｒ３１は、一方の端部がトランジスタＴＲ３１のベース、およびオア回路ＯＲ３の出力端子に接続されており、他方の端部がトランジスタＴＲ３１のエミッタおよび接地電位ＧＮＤに接続されている。ダイオードＤ１，Ｄ２は、カスケードに接続されており、Ｄ２のカソードは、トランジスタＴＲ３１のコレクタに接続され、ダイオードＤ１のアノードは、ツェナーダイオードＺＤのカソード、トランジスタＴＲ１１のコレクタ、およびベース、トランジスタＴＲ１２のコレクタ、および端子１０１ｃに接続されている。
【００８７】
すなわち、第３電位発生部１８３は、異常が検出されたことを示す異常検出信号が供給されるとトランジスタＴＲ３１がオンの状態となる。この結果、第１電位発生部１８１、および第２電位発生部１８２の動作とは無関係にダイオードＤ１，Ｄ２による電圧降下が発生し、第１電位Ｖ１よりダイオードＤ１，Ｄ２分の電圧降下により第２電位Ｖ２よりも低い、第３電位Ｖ３が端子１０１ｂより出力される。
【００８８】
［Ｉ／Ｆ回路１０２の構成例］
次に、図６を参照して、Ｉ／Ｆ回路１０２の構成例について説明する。尚、図６においては、１個のデュアル近接スイッチ１０１−１の接続に必要とされる構成例のみが示されており、端子ＶＳ，Ａ１乃至Ａ７，ＧＮＤ，Ｖｃｃ，Ｙ１乃至Ｙ７，Ｅのみが示され、その他の構成については、省略して示されている。
【００８９】
Ｉ／Ｆ入力部１１１には、入力処理部２０１−１乃至２０１−７、電源監視部２０２、異常検知処理部２０３，２２５、およびトランジスタＴＲ４１が設けられている。入力処理部２０１は、端子Ａ１より供給されてくる検出信号に基づいて、遊技球の通過の有無を検出する信号を出力すると共に、断線事故、および短絡事故を判定して、断線事故、および短絡事故が発生していると判定した場合、異常検出信号を発生する。尚、端子Ａ２乃至Ａ７については、入力処理部２０１−１と同一のものが接続される。また、以降、端子Ａ１に供給されてくる出力検出信号を出力検出信号Ａ１とも称する。
【００９０】
電源監視部２０２は、電源ＶＳの電圧と、所定の閾値とを比較して、電源ＶＳの電圧が所定の閾値よりも低位となり、異常低下したと判定する場合、電源異常の発生を検知して、異常が発生したことを異常検知処理部２０３，２２５に供給する。
【００９１】
入力処理部２０１は、比較部２２１、断線検知部２２２、短絡検知部２２３、順序異常検知部２２４、および異常検知処理部２２５を備えている。
【００９２】
断線検知部２２２は、出力検出信号Ａ１の電位がＨｉの状態となった電位よりも高位の断線検知閾値電圧とを比較し、これを超えたとき断線事故を検知し、対応する異常検出信号を発生して異常検知処理部２０３，２２５に通知する。
【００９３】
短絡検知部２２３は、出力検出信号Ａ１の電位がＬｏｗの状態となった電位よりも低位の短絡検知閾値電圧とを比較し、これを下回ったとき短絡事故を検知し、対応する異常検出信号を発生して異常検知処理部２０３，２２５に通知する。
【００９４】
順序異常検知部２２４は、出力検出信号Ａ１の電位がＬｏｗの状態となった電位よりも低位であって、短絡検知閾値電圧よりも高位の順序異常閾値電圧とを比較し、短絡検知閾値電圧を上回って、かつ、順序異常閾値電圧を下回ったとき順序異常を検知し、対応する異常検出信号を発生して異常検知処理部２０３，２２５に通知する。
【００９５】
異常検知処理部２２５は、電源監視部２０２、断線検知部２２２、短絡検知部２２３および順序異常検知部２２４のいずれかから異常が検知されたことを示す信号が供給されると、動作の異常を示すＨｉの信号からなる異常検出信号を後段のトランジスタＴＲ５２のベースに供給し、それ以外のときＬｏｗの信号を出力する。
【００９６】
比較部２２１は、Ｈｉとなる弁別信号を出力するとき、所定の電位より低位であって、かつ、出力検出信号Ａ１がＬｏｗとなったときの電位よりも高位となる低位反転閾値ＶＴＨ３Ｌと、出力検出信号Ａ１の電位とを比較し、出力検出信号Ａ１の電位が低位反転閾値よりも低位に変化したときＬｏｗの弁別信号を後段のトランジスタＴＲ５１のベースに出力する。比較部２２１は、Ｌｏｗとなる弁別信号を出力するとき、所定の電位より高位であって、かつ、出力検出信号Ａ１がＨｉとなったときの電位よりも低位となる高位反転閾値ＶＴＨ３Ｈと、出力検出信号Ａ１の電位とを比較し、出力検出信号Ａ１の電位が高位反転閾値よりも高位に変化したときＨｉの弁別信号を後段のトランジスタＴＲ５１のベースに出力する。
【００９７】
すなわち、比較部２２１は、出力検出信号Ａ１が、高位反転閾値よりも高位になると、弁別信号としてＨｉの信号を出力すると共に、閾値を低位反転閾値に変更し、逆に、出力検出信号Ａ１が、低位反転閾値よりも低位になると、弁別信号としてＬｏｗの信号を出力すると共に、閾値を高位反転閾値に変更する動作を繰り返す。
【００９８】
トランジスタＴＲ５１は、ベースが、比較部２２１の出力端子に接続されており、エミッタが接地電位に接続されており、コレクタが端子Ｙ１、およびトランジスタＴＲ５２のコレクタに接続されている。
【００９９】
トランジスタＴＲ５２は、ベースが、異常検知処理部２２５の出力端子に接続されており、エミッタが接地電位に接続されており、コレクタが端子Ｙ１、およびトランジスタＴＲ５１のコレクタに接続されている。
【０１００】
異常検知処理部２０３は、電源監視部２０２、並びに、入力処理部２０１−１乃至２０１−７の全ての断線検知部２２２、短絡検知部２２３、および順序異常検知部２２４からの異常検出信号を受け付けて、異常を検出したとき異常検出信号を後段のトランジスタＴＲ４１のベースに出力する。トランジスタＴＲ４１は、ベースが、異常検知処理部２０３の出力端子に接続されており、エミッタが接地電位に接続されており、コレクタが端子Ｅに接続されている。
【０１０１】
尚、電源監視部２０２、断線検知部２２２、短絡検知部２２３、および比較部２２１の詳細な構成については、本出願人が出願している特開２００５−３１８３５８を参照されたい。
【０１０２】
［デュアル近接スイッチによる検出処理］
次に、図７のフローチャートを参照して、遊技球の正常通過と異常を検出する処理について説明する。ただし、図７のフローチャートにおける処理の説明は、各種の動作状態における回路の動作を説明するものである。このため、図７のフローチャートにおいては、判断処理ステップにおける主体は存在せず、単に区別すべき条件のみが記述されている。
【０１０３】
すなわち、ステップＳ１１において、電源に断線が発生しておらず、ステップＳ１２において、短絡状態でもなく、ステップＳ１３において、電源電圧の異常低下もない場合、処理は、ステップＳ１４に進む。
【０１０４】
ステップＳ１４において、例えば、図８の最上段で示されるように、近接スイッチ１６１−１の検出信号Ｄ１−１が、時刻Ｔ１において、立ち上がっているような場合、遊技球の通過が検出されているものとみなされ、処理は、ステップＳ１５に進む。
【０１０５】
ステップＳ１５において、例えば、遊技球が順方向に通過するとき、近接スイッチ１６１−１，１６１−２の検出信号Ｄ１−１，Ｄ１−２が、図８の最上段、および２段目で示されるような関係となる。すなわち、検出信号Ｄ１−１に対応した弁別信号が、立ち上がる時刻Ｔ１，Ｔ５においては、検出信号Ｄ１−２は、Ｌｏｗ信号である。また、検出信号Ｄ１−２が、立ち上がる時刻Ｔ２，Ｔ６においては、検出信号Ｄ１−１は、Ｈｉの信号である。さらに、検出信号Ｄ１−１が、立ち下がる時刻Ｔ３，Ｔ７においては、検出信号Ｄ１−２は、Ｈｉ信号である。また、検出信号Ｄ１−２が、立ち下がる時刻Ｔ４，Ｔ８においては、検出信号Ｄ１−１は、Ｌｏｗの信号である。
【０１０６】
尚、図８乃至図１２においては、最上段が近接スイッチ１６１−１より供給されてくる検出信号Ｄ１−１を、２段目が近接スイッチ１６１−２より供給されてくる検出信号Ｄ１−２を、３段目が正常通過判定部１６２より出力される正常通過判定信号Ｄ２−１を、４段目が異常判定部１６３より出力される異常検出信号Ｄ２−２を、５段目が、出力合成部１５３より出力され、端子Ａ１に入力される出力検出信号Ａ１を、６段目が端子Ｙ１からの出力信号を、７段目が端子Ｅから出力される信号をそれぞれ示している。また、５段目に示される閾値は、閾値Ｖｔｈ−ｃが、断線事故の有無を判別する閾値であり、閾値Ｖｔｈ−Ｈｉが、比較部２２１における弁別信号がＬｏｗの信号であるときの高位反転閾値であり、閾値Ｖｔｈ−Ｌｏｗが、弁別信号がＨｉの信号であるときの低位反転閾値であり、閾値Ｖｔｈ−ｔが、順序異常の有無を判別する閾値であり、閾値Ｖｔｈ−ｓが、短絡事故の有無を判別する閾値である。
【０１０７】
ステップＳ１６において、出力合成部１５３は、Ｉ／Ｆ回路１０２の端子Ａ１に対して遊技球の正常な通過が検出されたことを示す第１電位Ｖ１となる出力信号を供給する。すなわち、この場合、正常通過判定部１６２は、図８の３段目で示されるように、２段目で示される近接スイッチ１６１−２からの出力信号と同様の正常通過判定信号を出力合成部１５３に供給する。また、異常判定部１６３は、異常を検出しないので、図８の４段目で示されるようにＬｏｗの信号の状態が維持される。この結果、出力合成部１５３における第２電位発生部１８２のトランジスタＴＲ２１がオフの状態となり、ツェナーダイオードＺＤによる効果がなくなると共に、第３電位発生部１８３のトランジスタＴＲ３１がオフの状態であるので、第１電位発生部１８１により発生される第１電位Ｖ１がそのまま端子１０１ｂより出力されて、図８の５段目における時刻Ｔ２乃至Ｔ４、およびＴ６乃至Ｔ８で示されるように、第１電位Ｖ１の波形が出力される。
【０１０８】
一方、ステップＳ１４において、遊技球の通過が検出されていない場合、すなわち、近接スイッチ１６１−１，１６１−２より供給されてくる検出信号がいずれもＬｏｗの信号である場合、ステップＳ１７において、出力合成部１５３は、Ｉ／Ｆ回路１０２の端子Ａ１に対して遊技球の異常がない状態で遊技球の通過が検出されていないことを示す第２電位Ｖ２となる出力信号を供給する。すなわち、出力合成部１５３における第２電位発生部１８２のトランジスタＴＲ２１がオンの状態となり、ツェナーダイオードＺＤによる効果が生じると共に、第３電位発生部１８２のトランジスタＴＲ３１がオフの状態であるので、ツェナー電位分がそのまま第２電位Ｖ２として端子１０１ｂより出力されて、図８の５段目における時刻Ｔ４乃至Ｔ６で示されるように、第２電位Ｖ２の波形が出力される。
【０１０９】
また、ステップＳ１５において、例えば、図９で示されるような波形が、異常判定部１６３に供給されてくる場合、遊技球が図１で示される順方向に通過していないと判定されて、処理は、ステップＳ１８に進む。すなわち、図９の時刻Ｔ１１で示されるように、近接スイッチ１６１−２の検出信号Ｄ１−２が立ち上がるとき、近接スイッチ１６１−１の検出信号Ｄ１−１が、Ｈｉの信号であるべきであるところが、Ｌｏｗ信号となっており、順方向に通過することを示さない波形となっている。図９の最上段、および２段目の波形は、遊技球が逆方向に移動した場合に検出される波形である。すなわち、リフティングなどの不正行為がなされることにより、このように逆方向に遊技球が移動するような波形が得られた場合、上述したように順方向に移動するときに発生する波形の条件を満たさないため、順方向に移動していないことが検出される。
【０１１０】
ステップＳ１８において、出力合成部１５３は、Ｉ／Ｆ回路１０２の端子Ａ１に対して遊技球の異常が検出されていることを示す第３電位Ｖ３となる出力信号を供給する。すなわち、出力合成部１５３における第３電位発生部１８３のトランジスタＴＲ３１がオンの状態となるため、第２電位発生部１８２の動作状態に関わらず、ダイオードＤ１，Ｄ２の順方向電位がそのまま第３電位Ｖ３として端子１０１ｂより出力されて、図９の５段目における時刻Ｔ１１乃至Ｔ１２，Ｔ１３乃至Ｔ１４で示されるように、第３電位Ｖ３の波形が出力される。
【０１１１】
ステップＳ１９において、近接スイッチ１６１−１，１６１−２のそれぞれより供給されてくる検出信号Ｄ１−１，Ｄ１−２がいずれも遊技球の通過を示さないＬｏｗの信号であるか否かが判定されて、いずれもＬｏｗの信号となるまで、同様の処理を繰り返す。そして、ステップＳ１９において、例えば、図９の時刻Ｔ１２乃至Ｔ１３においては、いずれの弁別信号もＬｏｗの信号となるので、この場合、ステップＳ２０において、リセット部１６４は、異常判定部１６３に対してリセット信号を発生し供給する。この処理により、図９の４段目の時刻Ｔ１２乃至Ｔ１３で示されるように、異常判定部１９１は、異常合成部１９２に対しての異常検出信号の発生を停止して、異常の検出を示さない第２電位Ｖ２からなる波形を出力する。
【０１１２】
以上のように、遊技球が順方向に通過しているか否かが検出されることにより、リフティングなどの不正行為がなされる場合、逆方向の遊技球の通過が検出されると、異常を示す第３電位Ｖ３の出力を発生される。結果として、リフティングなどの不正行為があっても異常が発生したことを認識することが可能になる。
【０１１３】
尚、ステップＳ１５において、例えば、低周波近傍電磁界が一定の周期でオンまたはオフして発生した場合、近接スイッチ１６１−１，１６１−２のそれぞれより供給されてくる検出信号Ｄ１−１，Ｄ１−２は、図１０の最上段および２段目で示されるような波形となる。すなわち、コイルＬ１，Ｌ２の発信周波数は通常同一ではないため、図１０で示されるように、コイルＬ１の周波数に対応するように低周波近傍電磁界が発生されていた場合、コイルＬ１のみ、すなわち、近接スイッチ１６１−１の検出信号Ｄ１−１のみが影響を受ける。しかしながら、コイルＬ２には影響せず、近接スイッチ１６１−２の検出信号Ｄ１−２には影響がない。すなわち、低周波近傍電磁界が発生しても、いずれか一方の検出信号に影響が出ても他方の検出信号に影響しない。
【０１１４】
このような条件の下、上述した順方向へ通過条件に照らして波形を分析すると、図１０で示されるように、時刻Ｔ２１においては、近接スイッチ１６１−２の検出信号Ｄ１−２が立ち上がるとき、近接スイッチ１６１−１の検出信号Ｄ１−１はＨｉであるので、この時刻においては、異常は検出されない。このため、異常判定部１６３からは、異常検出信号が出力されない。また、時刻Ｔ２２においても、近接スイッチ１６１−１の検出信号Ｄ１−１の立下りのタイミングにおいて、近接スイッチ１６１−２の検出信号Ｄ１−２はＨｉの信号であるので、異常判定部１６３からは異常検出信号が出力されない。
【０１１５】
ところが、時刻Ｔ２３において、近接スイッチ１６１−１の検出信号Ｄ１−１の立ち上がりのタイミングにおいては、近接スイッチ１６１−２の検出信号Ｄ１−２がＨｉであるので、正規の順方向に遊技球が通過するときの条件を満たさない状態となるため、異常判定部１６３は、異常検出信号を出力する。このため、出力合成部１５３からは順序異常を示す第３電位Ｖ３からなる出力信号が出力される。
【０１１６】
結果として、低周波近傍電磁界が発生されても、順序異常を示す信号が検出信号Ｄ１−１，Ｄ１−２が共にＬｏｗの信号となるまで発生されることとなる。
【０１１７】
一方、ステップＳ１１において、例えば、図１１の５段目における時刻Ｔ３１で示されるように、デュアル近接スイッチ１０１において断線事故が発生すると、ステップＳ２２において、端子Ａ１の信号は、閾値Ｖｔｈ−ｃよりも高い電源電圧ＶＳとなる。
【０１１８】
また、ステップＳ１２において、電源異常が検出された場合、およびステップＳ１３において、短絡事故が検出された場合、例えば、図１２の５段目における時刻Ｔ４１で示されるように、デュアル近接スイッチ１０１において短絡事故が発生すると、ステップＳ２１において、端子Ａ１の信号は、閾値Ｖｔｈ−ｓよりも低い接地電位となる。
【０１１９】
以上のように、デュアル近接スイッチ１０１は、動作状態に応じて、５種類の出力検出信号Ａ１を出力する。すなわち、デュアル近接スイッチ１０１は、断線事故時においては、電源電圧ＶＳを、遊技球の正常通過検出時においては、第１電位Ｖ１を、遊技球の通過非検出時においては、第２電位Ｖ２を、順序異常検出時には、第３電位Ｖ３を、短絡事故または電源Ｖｓの異常低下時には、接地電位をそれぞれ出力する。そして、デュアル近接スイッチ１０１は、順序異常検出後においても、異常検が発生していることを示す出力検出信号を出力し続けるのではなく、通過非検出の状態になると、リセット部１６４により通常の状態に復帰する。
【０１２０】
［図６のＩ／Ｆ回路１０２による信号処理］
次に、図１３のフローチャートを参照して、図６のＩ／Ｆ回路１０２による信号処理について説明する。
【０１２１】
ステップＳ４１において、異常検知処理部２２５は、断線検知部２２２より異常検出信号が供給されてきたか否かを判定する。断線検知部２２２より異常検出信号が供給されてきていない場合、処理は、ステップＳ４２に進む。
【０１２２】
ステップＳ４２において、異常検知処理部２２５は、電源監視部２０２より電源ＶＳの異常低下の検出による異常検出信号が供給されてきたか否かを判定する。ステップＳ４２において、電源ＶＳの異常低下の検出により異常検出信号がない場合、処理は、ステップＳ４３に進む。
【０１２３】
ステップＳ４３において、異常検知処理部２２５は、短絡検知部２２３より異常検出信号が供給されてきたか否かを判定する。短絡検知部２２３より異常検出信号が供給されてきていない場合、処理は、ステップＳ４４に進む。
【０１２４】
すなわち、ステップＳ４１乃至Ｓ４３の処理により、断線事故、電源異常、および短絡事故のいずれもが発生していないと判定された場合、ステップＳ４４において、異常検知処理部２２５は、いずれも、動作に異常がないことを示すＬｏｗの信号をトランジスタＴＲ５２に出力する。この結果、トランジスタＴＲ５２は、オフの状態となるため、比較部２２１の弁別結果に対応したトランジスタＴＲ５１のコレクタ出力が端子Ｙ１を介して、CPU１０３に対して供給される。
【０１２５】
ステップＳ４５において、順序異常検知部２２４は、端子Ａ１を介して供給される検出信号が、遊技球の通過を示す第１電位Ｖ１の信号として供給されたか否かを判定する。例えば、図８の最上段で示されるように、端子Ａ１より供給されてきた検出信号が、時刻Ｔ２において、立ち上がっているような場合、遊技球の通過が検出されているものとみなされ、処理は、ステップＳ４６に進む。
【０１２６】
ステップＳ４６において、順序異常検知部２２４は、端子Ａ１を介して供給されてくるデュアル近接スイッチの検出信号に基づいて、遊技球が順方向に通過しているか否かを判定する。すなわち、例えば、遊技球が順方向に通過するとき、端子Ａ１を介して供給されてくるデュアル近接スイッチの検出信号は、図８の５段目で示されるように、第１電位Ｖ１であるので、順序異常検知部２２４は、端子Ａ１の信号が第１電位Ｖ１であるか否かに基づいて、順序異常が発生しているか否かを判定する。
【０１２７】
ステップＳ４６において、例えば、端子Ａ１の信号が第１電位Ｖ１であり、順序異常が発生していない場合、ステップＳ４７において、順序異常検知部２２４は、異常検知処理部２２５に対して遊技球の検出順序の異常がないことを示す信号を供給する。すなわち、この場合、異常検知処理部２０３には、異常検知処理部２２５のいずれからも異常検出信号が供給されないため、図８の７段目で示されるように、異常検知処理部２０３は、端子Ｅを介して、異常が検出されていないことを示すＬｏｗの信号をCPU１０３に出力する。
【０１２８】
ステップＳ４８において、トランジスタＴＲ５２は、異常検知処理部２２５から異常検出信号によりオフの状態であるため、図８の６段目の時刻Ｔ２乃至Ｔ４，Ｔ６乃至Ｔ８で示されるように、比較部２２１より供給されてくる弁別信号に基づいた遊技球を検出していることを示すＨｉの信号を弁別信号として、端子Ｙ１よりCPU１０３に出力する。
【０１２９】
一方、ステップＳ４５において、端子Ａ１を介して供給される検出信号が、遊技球の通過を示す第１電位Ｖ１の信号ではなく、遊技球の通過が検出されていない場合、すなわち、デュアル近接スイッチ１０１より端子Ａ１を介して供給されてくる検出信号が図８の５段目で示されるように第２電位Ｖ２である場合、ステップＳ４９において、順序異常判定部２２４は、順序異常を検出していないことを示す信号を異常検知処理部２０３，２２５に供給する。この場合も、異常検知処理部２０３には、異常検知処理部２２５のいずれからも異常検出信号が供給されてこないので、異常検知処理部２０３は、端子Ｅを介してCPU１０３に対して異常が検出されていないＬｏｗの信号を供給する。
【０１３０】
ステップＳ５０において、トランジスタＴＲ５２は、異常検知処理部２２５より異常が検出されたことを示す信号が供給されてこないので、オフの状態のままであり、比較部２２１より供給されてくる弁別信号、すなわち、遊技球の通過が検出されていない第２電位Ｖ２に基づいて、トランジスタＴＲ５１がオンの状態であるので、例えば、図８の時刻Ｔ４乃至Ｔ６で示されるように、端子Ｙ１を介して遊技球が非検出であることを示すＬｏｗの信号をCPU１０３に出力する。
【０１３１】
また、ステップＳ４６において、例えば、図９の５段目における時刻Ｔ１１乃至Ｔ１２，Ｔ１３乃至Ｔ１４で示されるような第３電位Ｖ３の波形が端子Ａ１を介して順序異常検知部２２４に供給されてくる場合、遊技球が図１で示される順方向に通過していないと判定されて、処理は、ステップＳ５１に進む。
【０１３２】
ステップＳ５１において、順序異常判定部２２４は、遊技球の通過方向が異常であると判定したため、異常が発生したことを示す異常検出信号を異常検知処理部２０３，２２５に供給する。異常検知処理部２０３は、順序異常判定部２２４より異常検出信号が供給されてくるため、トランジスタＴＲ４１のベースにＬｏｗの信号を供給してオフにさせ、端子Ｅを介して、図９の７段目における時刻Ｔ１１乃至Ｔ１２，Ｔ１３乃至Ｔ１４で示されるように、異常が検出されたことを示すＨｉの信号からなる異常検出信号をCPU１０３に供給する。
【０１３３】
ステップＳ５２において、異常検知処理部２２５は、順序異常判定部２２４からの異常検出信号に基づいて、比較部２２１より供給されてくる弁別信号の状態とは無関係に、遊技球の通過を検出していないことを示すＬｏｗの信号からなる出力信号を、端子Ｙ１を介してCPU１０３に出力する。
【０１３４】
以上のように、遊技球が順方向に通過しているか否かが検出されることにより、リフティングなどの不正行為がなされる場合、逆方向の遊技球の通過が検出されても、端子Ｅより異常検出信号が発生されると共に、端子Ｙ１からは比較部２２１からの弁別信号の有無に関わらず、遊技球の通過を示さない非検出の信号が出力信号としてCPU１０３に供給される。結果として、リフティングなどの不正行為があっても異常が発生したことを認識することが可能になると共に、不正行為により遊技球が不正にカウントさせないようにすることが可能となる。
【０１３５】
尚、ステップＳ４６において、例えば、低周波近傍電磁界が一定の周期でオンまたはオフして発生した場合、デュアル近接スイッチ１０１より供給される波形は、図１０の５段目の時刻Ｔ２３乃至Ｔ２４，Ｔ２５乃至Ｔ２６で示されるように、第３電位Ｖ３からなる波形となる。
【０１３６】
すなわち、順序異常判定部２２４には、時刻Ｔ２１乃至Ｔ２３において、順序異常検出閾値電圧Ｖｔｈ−ｔより低位で、かつ、短絡検知閾値電圧Ｖｔｈ−ｓよりも高位の第３電位Ｖ３が供給されないことになるため、順序異常が検出されない。このため、順序異常判定部２０３からは、トランジスタＴＲ４１、および端子Ｅより異常検出信号が出力されない。また、比較部２２１からの弁別信号はＨｉの信号となるため、遊技球が通過したことを示す出力信号が端子Ｙ１より出力される。
【０１３７】
ところが、時刻Ｔ２３において、順序異常判定部２２４には、時刻Ｔ２３において、順序異常検出閾値電圧Ｖｔｈ−ｔより低位で、かつ、短絡検知閾値電圧Ｖｔｈ−ｓよりも高位の第３電位Ｖ３が供給されることになるため、順序異常が検出される。このため、順序異常判定部２０３は、異常検出信号を異常検知処理部２０３，２２５に供給する。異常検知処理部２０３は、トランジスタＴＲ４１をオフにして、端子Ｅからは異常検出信号が出力される。このとき、比較部２２１は、遊技球の通過を検出しないので、端子Ｙ１からは遊技球が通過していないことを示す非検出信号であるＬｏｗの信号からなる出力信号が出力される。
【０１３８】
結果として、低周波近傍電磁界が発生されても、端子Ｅより異常検出信号Ｄ１−１，Ｄ１−２が共にＬｏｗの信号となるまで発生されることとなるため、遊技球の不正な計数がなされても、その異常の発生を認識することが可能となる。
【０１３９】
一方、ステップＳ４１において、例えば、図１１の５段目における時刻Ｔ３１で示されるように、端子Ａ１より供給されてくる出力検出信号が、断線事故の有無を判定する閾値Ｖｔｈ−ｃよりも高い電圧であり、断線を検知した場合、ステップＳ５３において、断線検知部２２２は、断線による異常を検出したことを示す異常検出信号を異常検知処理部２０３，２２５に供給する。このため、異常検知処理部２０３，２２５は、断線検知部２２２からの異常検出信号に基づいて、異常検出信号の供給を受けたと判定し、処理は、ステップＳ５３に進む。
【０１４０】
ステップＳ５４において、異常検知処理部２０３は、異常が検出されたことを示す異常検出信号を、トランジスタＴＲ４１に出力する。このため、トランジスタＴＲ４１は、図１１の７段目における時刻Ｔ３１以降で示されるように、端子Ｅを介して、動作に異常が発生したことを示す信号をCPU１０３に供給する。
【０１４１】
ステップＳ５５において、トランジスタＴＲ５２は、図１１の５段目における時刻Ｔ３１以降で示されるように、異常検知処理部２２５からの異常検出信号に基づいて、比較部２２１からの弁別信号に関わらず、遊技球の通過が検出されていないことを示す非検出を示すＬｏｗの出力信号を端子Ｙ１より出力する。
【０１４２】
また、ステップＳ４２において、電源異常が検出された場合、およびステップＳ４３において、短絡事故が検出された場合のいずれもステップＳ５３乃至Ｓ５５の処理となる。
【０１４３】
すなわち、遊技球の通過が検出されている検出の状態であって、動作状態が正常の場合、端子Ｙｎより出力される出力信号は、遊技球の検出を示すＨｉの信号となり、端子Ｅより出力される信号は、動作の異常が検出されていないことを示すＬｏｗの信号となる。
【０１４４】
さらに、遊技球の通過が検出されていない非検出の状態であって、動作状態が正常の場合、端子Ｙｎより出力される出力信号は、遊技球の非検出を示すＬｏｗの信号となり、端子Ｅより出力される信号は、動作の異常が検出されていないことを示すＬｏｗの信号となる。
【０１４５】
また、断線事故、短絡事故、電源異常、または順序異常の場合、端子Ｙｎより出力される出力信号は、遊技球の非検出を示すＬｏｗの信号となり、端子Ｅより出力される信号は、動作の異常が検出されていることを示すＨｉの信号となる。
【０１４６】
このように、遊技球の通過が検出されるのは、断線事故、短絡事故、電源異常、または順序異常のない場合にのみに限られるため、仮に、断線事故、短絡事故、電源異常、または順序異常といった動作の異常を意図的に発生させて不正行為を誘発させようとしても、その際には遊技球の通過は非検出の状態に維持されるため、不正行為を抑制させることが可能になる。
【０１４７】
［図３のCPU１０３による計数処理］
次に、図１４のフローチャートを参照して、図３のCPU１０３による計数処理について説明する。
【０１４８】
ステップＳ１１１において、異常判定部１２２は、端子Ｅより異常の発生を検出したことを示すＨｉの信号からなる異常検出信号が検出されたか否かを判定する。ステップＳ１１１において、例えば、異常検出信号が供給されてきた場合、処理は、ステップＳ１１２に進む。
【０１４９】
ステップＳ１１２において、異常種別判定部１２４は、タイマ１２５を制御して、端子Ｅより供給されてくるＨｉの信号が、１個の遊技球の通過が検出された場合に弁別信号がＨｉの信号となる時間ＴＡに対して十分長い時間ＴＣよりも長い時間だけＨｉの状態となっているか否かを判定する。
【０１５０】
すなわち、例えば、図１５の最上段における時刻Ｔ１０１以降で示されるように、端子Ａ１に入力される検出信号が断線事故が発生したか否かが判定される閾値Ｖｔｈ−ｃよりも高い状態となると、断線事故の状態が解消されるまで、図１５の４段目で示されるように、端子Ｅは異常検出信号であるＨｉの信号の状態が継続される。これは、断線事故にのみならず、短絡事故、順序異常、および電源異常においても同様の傾向となる。
【０１５１】
従って、ステップＳ１１２において、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡに対して十分に長い時間ＴＣより長い時間だけＨｉの状態となった場合、ステップＳ１１７において、断線事故、短絡事故、順序異常、または電源異常のいずれかであるものとみなし、異常種別判定部１２４は、その旨を発報出力部１２６に発報情報として通知する。
【０１５２】
ステップＳ１１５において、特定部１２３は、異常が発生しているデュアル近接スイッチ１０１に接続されているＩ／Ｆ回路１０２を特定するための情報を発報出力部１２６に通知する。これにより、発報出力部１２６は、発報部１０４を制御して、発生している異常の種別と、その発生している位置の情報とを含めた発報情報を出力させる。
【０１５３】
また、ステップＳ１１２において、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡに対して十分に長い時間ＴＣより長い時間だけＨｉの状態となっていない場合、処理は、ステップＳ１１３に進む。
【０１５４】
ステップＳ１１３において、異常種別判定部１２４は、タイマ１２５を制御して、端子Ｅ２に供給されてくる異常検出信号がＨｉの状態となっている時間が、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡよりも短いか否かを判定する。ステップＳ１１３において、端子Ｅ２に供給されてくる異常検出信号がＨｉの状態となっている時間が、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡよりも短い場合、処理は、ステップＳ１１４に進む。
【０１５５】
ステップＳ１１４において、異常種別判定部１２４は、低周波近傍電磁界が発生することにより人為的な不正により生じている異常であることを発生している異常の種別であるものとして発報出力部１２６に通知する。
【０１５６】
すなわち、端子Ａ１に供給される信号が、図１６の最上段で示されるように、低周波近傍電磁界が発生することにより周波数の高い矩形波となっている場合、２段目で示されるように、時刻Ｔ１１１においては、近接スイッチ１６１−１の検出信号Ｄ１−１が立ち上がるタイミングにおいて、近接スイッチ１６１−２の検出信号Ｄ１−２がＬｏｗの信号であるため、遊技球が順方向に通過していないものとみなされている。このため、この時刻Ｔ１１１乃至Ｔ１１２は、４段目で示されるように、端子Ｅからは異常検出信号が出力され続ける。しかしながら、時刻Ｔ１１３において、近接スイッチ１６１−２の検出信号Ｄ１−２の立ち上がりのタイミングにおいて、近接スイッチ１６１−１の検出信号Ｄ１−１がＨｉの信号となっているため、図１６の３段目で示されるように、一旦は正規の順方向に通過しているものとみなされるが、時刻Ｔ１１４の近接スイッチ１６１−１の検出信号Ｄ１−１の立下りのタイミングにおいて、近接スイッチ１６１−２の検出信号Ｄ１−２がＬｏｗの信号となっている。このため、図１６の４段目で示されるように、時刻Ｔ１１４より異常検出信号がＨｉの信号となる。そして、近接スイッチ１６１−１，１６１−２の検出信号Ｄ１−１，Ｄ１−２もＬｏｗの信号となる時刻Ｔ１１５において、端子Ｅの異常検出信号がリセット部１６４のリセット信号によりＬｏｗの信号にリセットされる。従って、低周波近傍電磁界が発生されることにより、端子Ｅが異常検出信号を発生する最長時間は、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡとなる。従って、異常検出信号としてＨｉの信号となっている時間が、これより時間ＴＡより短い、例えば、図１６で示される時間Ｔａなどの場合、低周波近傍電磁界による異常であるものと判定される。
【０１５７】
一方、ステップＳ１１３において、端子Ｅに供給されてくる異常検出信号がＨｉの状態となっている時間が、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡよりも長い（かつ時間ＴＣよりも短い）場合、処理は、ステップＳ１１６に進む。
【０１５８】
ステップＳ１１６において、異常種別判定部１２４は、遊技球が逆方向に通過されている状態が検出されている異常、すなわち、リフティングによる人為的な不正により生じている異常（逆方向に遊技球が通過しているかのうように検出される異常）であることを発生している異常の種別であるものとして発報出力部１２６に通知する。
【０１５９】
すなわち、例えば、遊技球が逆方向に通過する場合、図１７の最上段、および２段目で示されるように、端子Ａ１，Ａ２の上に凸となる波形のタイミングが、正規の順方向に対して前後が逆になる（図１０参照）。このため、図１９の４段目における時刻Ｔ１２１乃至Ｔ１２２において、端子Ｅ２よりＨｉの信号が出力される。時刻Ｔ１２１乃至Ｔ１２２の時間ＴＢは、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡよりも長い（かつ時間ＴＣよりも短い）ので、この場合、遊技球が逆方向に通過するように検出されるリフティングにより異常であることが認識される。
【０１６０】
尚、ステップＳ１１１において、端子Ｅに異常検出信号が供給されてこない場合、処理は、ステップＳ１１８に進む。
【０１６１】
ステップＳ１１８において、カウント部１２１は、端子Ｙ１乃至Ｙ７の遊技球の通過の検出を示すＨｉの信号が供給されてきたか否かを判定する。ステップＳ１１８において、いずれかでＨｉの信号が検出された場合、ステップＳ１１９において、特定部１２３は、Ｈｉの信号を検出した端子Ｙ１乃至Ｙ７のいずれかにより遊技球の通過を検出したデュアル近接スイッチ１０１を特定する。
【０１６２】
ステップＳ１２０において、カウント部１２１は、遊技球の通過を検出したＨｉの信号に基づいて、特定部１２３により特定されたデュアル近接スイッチ１０１について通過した遊技球の球数を計数し、処理は、ステップＳ１１１に戻る。
【０１６３】
以上の処理により、端子Ｅの異常検出信号の発生している時間の長さから、発生している異常の種別を特定すると共に、異常が発生しているデュアル近接スイッチの位置を特定して異常を発報することが可能となる。
【０１６４】
＜２．第２の実施の形態＞
［インタフェース回路のその他の構成例］
以上においては、インタフェース回路１０２は、１基のデュアル近接スイッチ１０１に対して、遊技球の通過検出を示す信号を出力する端子Ｙｎ（ｎ＝１，２，・・・７）、および全てのデュアル近接スイッチ１０１におけるエラーの有無を示す信号を出力する端子Ｅとを設ける例について説明してきたが、例えば、順序異常を識別するための端子をさらに設けるようにしてもよい。
【０１６５】
図１８は、１基のデュアル近接スイッチ１０１に対して、遊技球の通過検出を示す信号を出力する端子Ｙｎ、および全てのデュアル近接スイッチ１０１におけるエラーの有無を示す信号を出力する端子Ｅに加えて、さらに、順序異常を識別する信号を出力する端子を設けるようにしたインタフェースシステムの構成例を示している。尚、図１８のインタフェースシステムにおいては、図３のインタフェースシステムにおける構成と同様の機能を備えた構成には、同一の名称、および同一の符号を付しており、その説明は、適宜省略するものとする。
【０１６６】
すなわち、図１８のインタフェースシステムにおいて、図３のインタフェースシステムと異なる構成は、Ｉ／Ｆ回路１０２に代えて、Ｉ／Ｆ回路１０２’を設けた点である。Ｉ／Ｆ回路１０２’は、１基のデュアル近接スイッチ１０１に対して、遊技球の通過検出を示す信号を出力する端子Ｙｎ−１、および全てのデュアル近接スイッチ１０１におけるエラーの有無を示す信号を出力する端子Ｅに加えて、さらに、順序異常のみを別途示す信号を出力する端子Ｙｎ−２を備えている。この関係上、Ｉ／Ｆ回路１０２により対応可能なデュアル近接スイッチ１０１の数量がほぼ半分になるため、デュアル近接スイッチ１０１−１乃至１０１−３のみとなっている。また、CPU１０３に代えて、CPU１０３’が設けられている。CPU１０３’は、CPU１０３と異なる手法により計数処理を実行する。尚、この計数手法については、図２５を参照して、詳細を後述する。
【０１６７】
［図１８のＩ／Ｆ回路１０２’の構成例］
次に、図１９を参照して、図１８のＩ／Ｆ回路１０２’の構成例について説明する。尚、図１８のＩ／Ｆ回路１０２’において、図６のＩ／Ｆ回路１０２と同様の機能を備えた構成については、同一の名称、および同一の符号を付しており、その説明は、適宜省略するものとする。
【０１６８】
すなわち、図１９のＩ／Ｆ回路１０２’において、図６のＩ／Ｆ回路１０２’と異なるのは、入力処理部２０１における、順序異常検知部２２４に代えて、順序異常検知部２５１を設けたことにより、正常通過を出力する端子Ｙ１−１と順序異常を出力する端子Ｙ１−２とを個別にした点である。順序異常検知部２５１は、比較部２６１、抵抗Ｒ２０１，Ｒ２０２、およびトランジスタＴＲ２０１，ＴＲ２０２を備えている。比較部２６１は、デュアル近接スイッチ１０１の検出信号である端子Ａ１の信号と、所定の閾値電圧ＶＨ４とを比較し、比較結果を抵抗Ｒ１０１，Ｒ１０２を介してトランジスタＴＲ２０１，ＴＲ２０２のベースに供給する。尚、所定の閾値電圧ＶＨ４とは、上述した順序異常を示す第３電位Ｖ３を検出するためのものであり、具体的には、図２２での閾値Ｖｔｈ−ｔであり、端子Ａ１が第３電位Ｖ３状態となったときにはＨｉの信号を出力する。
【０１６９】
トランジスタＴＲ２０１，ＴＲ２０２は、ベースがそれぞれ抵抗Ｒ２０１，Ｒ２０２を介して、比較部２６１の出力端子に接続されており、コレクタがそれぞれ端子Ｙ１−１，Ｙ１−２に接続されており、エミッタが接地電位に接続されている。
【０１７０】
すなわち、トランジスタＴＲ２０１，ＴＲ２０２は、比較部２６１の出力信号に基づいて、オン、またはオフに動作する。これにより、順序異常判定部２５１は、順序異常が検出されたとき、端子Ｙ１−１より非検出信号のＬｏｗの信号を出力させ、端子Ｙ１−２より異常を示すＨｉの信号を出力させる。逆に、順序異常が発生されないとき、端子Ｙ１−１より比較部２２１の弁別信号を出力させ、端子Ｙ１−２より正常であることを示すＬｏｗの信号を出力させる。
【０１７１】
より具体的には、例えば、異常の検出がなく、遊技球が正常に通過する場合、図２０の７段目で示されるように、端子Ｙ１−２の出力はＬｏｗの信号となる。尚、図２０乃至図２４においては、７段目を除き、いずれも図８乃至図１２における波形と同様である。ただし、６段目は、端子Ｙ１−１の波形であるが、端子Ｙ１−１の波形は、端子Ｙ１と同様である。
【０１７２】
また、順序異常が発生した場合、図２１の７段目における時刻Ｔ１１乃至Ｔ１２，Ｔ１３乃至Ｔ１４で示されるように、順序異常を示すＨｉの信号が端子Ｙ１−２より出力される。
【０１７３】
さらに、低周波近傍電磁界の到来が検出された場合、図２２の７段目における時刻Ｔ２３乃至Ｔ２４，Ｔ２５乃至Ｔ２６で示されるように、順序異常を示すＨｉの信号が端子Ｙ１−２より出力される。
【０１７４】
さらに、断線事故が発生した場合、図２３の５段目の時刻Ｔ３１で示されるように、端子Ａ１の信号が、閾値Ｖｔｈ−ｃを上回る電位となるため、比較部２６１は、Ｌｏｗの信号を出力するが、断線検知部２２２が、異常検知処理部２２５へ異常を示すＨｉの信号を出力するため、トランジスタＴＲ５２がオンの状態となる。このため、端子Ｙ１−１は非検出を示すＬｏｗの信号を出力するが、端子Ｙ１−２は、正常を示すＬｏｗの信号を出力する。また、断線検知部２２２の異常は、異常検知処理部２０３へも出力されるため、端子Ｅは、異常を示すＨｉの信号を出力する。
【０１７５】
また、短絡事故が発生した場合、図２４の５段目における時刻Ｔ４１で示されるように、端子Ａ１は０Ｖととなる。このとき、比較部２６１の比較電位Ｖｔｈ―ｔを下回るため、端子Ｙ１−２は、異常を示すＨｉの信号を出力する。しかしながら、短絡検知閾値Ｖｔｈ−ｓも下回るため端子Ｅも同様に異常を示すＨｉの信号を出力する。
【０１７６】
［図１８のCPU１０３’の計数処理］
次に、図２５のフローチャートを参照して、図１８のCPU１０３’における計数処理について説明する。
【０１７７】
ステップＳ１７１において、異常判定部１２２’は、端子Ｅおよび端子Ｙｎ−２より供給されてくる信号が共に正常を示すＬｏｗの信号からなる検出信号であるか否かを判定する。ステップＳ１７１において、例えば、端子Ｅおよび端子Ｙｎ−２より供給されてくる信号が共に正常を示すＬｏｗの信号ではない検出信号である場合、ステップＳ１７２において、異常判定部１２２’は、端子Ｅおよび端子Ｙｎ−２より供給されてくる信号が共に異常の発生を示すＨｉの信号からなる異常検出信号であるか否かを判定する。ステップＳ１７２において、例えば、端子Ｅおよび端子Ｙｎ−２の両方の端子において、異常の発生を示すＨｉの信号が検出された場合、処理は、ステップＳ１７３に進む。
【０１７８】
ステップＳ１７３において、異常種別判定部１２４’は、端子Ｅおよび端子Ｙｎ−２の両方から異常検出信号が供給されているので、発生している異常が、短絡事故、または電源異常のいずれかであるものとみなし、その旨の発報情報を発報出力部１２６に通知する。
【０１７９】
ステップＳ１７７において、特定部１２３は、いずれのＩ／Ｆ回路１０２であるかを特定し、その旨を発報情報として発報出力部１２６に供給する。これにより、発報出力部１２６は、特定部１２３により特定されたＩ／Ｆ回路１０２の位置の情報と共に、発生した異常の種別を示す発報情報に基づいて、発報部１０４を制御して、発報させる。
【０１８０】
一方、ステップＳ１７２において、端子Ｅおよび端子Ｙｎ−２のいずれにおいてもＨｉの信号からなる異常検出信号が供給されてきていない場合、ステップＳ１７４において、異常判定部１２２’は、端子Ｙｎ−２より供給されてくる信号のみが異常の発生を示すＨｉの信号からなる異常検出信号であるか否かを判定する。ステップＳ１７４において、例えば、端子Ｙｎ−２からのみ異常の発生を示すＨｉの信号が検出された場合、処理は、ステップＳ１７５に進む。
【０１８１】
テップＳ１７５において、異常種別判定部１２４は、端子Ｙｎ−２からの異常検出信号の供給を受けることになるので、発生している異常が、リフティング、または低周波近傍電磁界のいずれかであるものとみなし、その旨の発報情報を発報出力部１２６に通知する。この場合、ステップＳ１７７においては、特定部１２３は、端子Ｙｎ−２から、いずれのデュアル近接スイッチ１０１であるかを特定し、その旨を発報情報として発報出力部１２６に供給する。これにより、発報出力部１２６は、特定部１２３により特定されたデュアル近接スイッチ１０１の位置の情報と共に、発生した異常の種別を示す発報情報に基づいて、発報部１０４を制御して、発報させる。
【０１８２】
また、ステップＳ１７４において、例えば、端子Ｙｎ−２から異常の発生を示すＨｉの信号が検出されない場合、処理は、ステップＳ１７６に進む。
【０１８３】
ステップＳ１７６において、異常種別判定部１２４’は、端子Ｅのみから異常検出信号が供給されているので、発生している異常が、断線異常であるものとみなし、その旨の発報情報を発報出力部１２６に通知する。
【０１８４】
また、ステップＳ１７１において、例えば、端子Ｅおよび端子Ｙｎ−２より供給されてくる信号が共に正常を示すＬｏｗの信号からなる検出信号である場合、処理は、ステップＳ１７８に進む。
【０１８５】
尚、ステップＳ１７８乃至Ｓ１８０の処理については、図１４を参照して説明したステップＳ１１８乃至Ｓ１２０の処理と同様であるので、その説明は省略するものとする。
【０１８６】
以上の処理によれば、端子Ｅ，Ｙｎ−２により発生される異常検出信号の有無のパターンにより、検出された異常の種別と共に、その位置を特定して発報させることが可能となる。尚、以上においては、端子Ｅ，Ｙｎ−２のそれぞれの異常検出信号のパターンにより発生した異常の種別を判定させる例について説明してきたが、端子Ｅ，Ｙｎ−２の少なくともいずれか一方において異常検出信号が供給されてきた場合、異常が検出されたことだけを発報させるようにしてもよい。
【０１８７】
また、図１４のフローチャートを参照して説明した計数処理でもよい。ただし、この場合、端子Ｙｎ−２の信号が不要となる。
【０１８８】
＜３．第３の実施の形態＞
［デュアル近接スイッチのその他の構成例］
以上においては、インタフェースシステムにおいて、デュアル近接スイッチ１０１、Ｉ／Ｆ回路１０２、およびCPU１０３より構成される例について説明してきたが、例えば、デュアル近接スイッチ１０１からの出力される信号を調整することにより、Ｉ／Ｆ回路１０２を省略するようにしてもよい。
【０１８９】
図２６は、Ｉ／Ｆ回路１０２を省略するようにしたインタフェースシステムの構成例を示している。尚、図２６において、図３のインタフェースシステムにおける構成と同一の機能を備えた構成については、同一の名称、および同一の符号を付しており、その説明は適宜省略するものとする。
【０１９０】
すなわち、図２６のインタフェースシステムにおいて、図３のインタフェースシステムと異なるのは、デュアル近接スイッチ１０１に代えて、デュアル近接スイッチ１０１’を備えた点である。
【０１９１】
デュアル近接スイッチ１０１’は、基本的にデュアル近接スイッチ１０１と同様であるが、出力合成部１５３に代えて、出力合成部１５３’を設けている。出力合成部１５３’は、正常通過判定信号出力部３０１、出力信号固定部３０２、および異常判定信号出力部３０３を備えている。
【０１９２】
正常通過判定信号出力部３０１は、出力信号固定部３０２により制御されており、出力信号固定部３０２より正常通過判定信号Ｄ２−１を固定するように指示されるとき、Ｌｏｗの信号からなる正常通過判定信号を端子１０１ｘより出力する。一方、正常通過判定信号出力部３０１は、出力信号固定部３０２により制御されており、出力信号固定部３０２より出力信号を固定するように指示されないとき、正常通過判定部１６２の正常通過判定信号Ｄ２−１を端子１０１ｘよりそのまま出力する。
【０１９３】
出力信号固定部３０２は、異常判定部１６３より供給されてくる異常判定信号Ｄ２−２を異常判定信号出力部３０３に供給し、端子１０１ｙよりCPU１０３に出力させる。また、このとき、出力信号固定部３０２は、正常通過判定信号出力部３０１の出力信号をＬｏｗの信号に固定させる。
【０１９４】
［出力合成処理］
次に、図２７のフローチャートを参照して、出力合成部１５３’における出力合成処理について説明する。
【０１９５】
ステップＳ２０１において、出力信号固定部３０２は、異常判定部１６３より異常が検出されたことを示す異常判定信号が供給されてきたか否かを判定する。ステップＳ２０１において、例えば、図２８の最上段、および２段目で示されるように、近接スイッチ１６１−１，１６１−２の検出信号Ｄ１−１，Ｄ１−２が、それぞれ時刻Ｔ３０１乃至Ｔ３０２、Ｔ３０２乃至Ｔ３０３において正常な順序で検出される場合、４段目で示されるように、異常判定部１６３からは異常を示す異常判定信号が供給されてこないことになるため、このような場合、処理は、ステップＳ２０２に進む。
【０１９６】
ステップＳ２０２において、正常通過判定信号出力部３０１は、出力信号固定部３０２からの指示がないので、図２８の３，５段目で示されるように、正常通過判定部１６２からの正常通過判定信号を、そのまま端子１０１ｙよりCPU１０３に出力し、処理は、ステップＳ２０１に戻る。すなわち、この場合、図２８の６段目で示されるように、端子１０１ｙから異常が発生していないことを示すＬｏｗの信号からなる異常検出信号が出力される。
【０１９７】
一方、ステップＳ２０１において、例えば、図２９の最上段、および２段目で示されるように、近接スイッチ１６１−１，１６１−２の検出信号Ｄ１−１，Ｄ１−２が、それぞれ時刻Ｔ３１１乃至Ｔ３１２、Ｔ３１２乃至Ｔ３１３において異常な順序で検出される場合、４段目で示されるように、異常判定部１６３からは異常を示す異常判定信号が供給されてくことになるので、このような場合、処理は、ステップＳ２０３に進む。
【０１９８】
ステップＳ２０３において、出力信号固定部３０２は、正常通過判定信号出力部３０１に対してＬｏｗの信号に固定した正常通過判定信号を出力するように指示する。このため、正常通過判定信号出力部３０１は、出力信号固定部３０２からの指示に基づいて、図２９の３，５段目で示されるように、通過非検出を示すＬｏｗの信号を端子１０１ｙよりCPU１０３に出力する。
【０１９９】
ステップＳ２０４において、出力信号固定部３０２は、異常判定信号を異常を示すＨｉの信号として出力するように、異常判定信号出力部３０３を制御する。この結果、図２９の６段目で示されるように、端子１０１ｙから異常が発生していることを示すＨｉの信号からなる異常を示す異常判定信号が出力される。
【０２００】
尚、低周波近傍電磁界が到来するような場合、図３０の４段目で示されるように、時刻Ｔ３３１乃至Ｔ３３３においては、異常判定部１６３より異常が検出されていることを示す異常判定信号Ｄ２−２が供給される。このため、図２７におけるステップＳ２０１，Ｓ２０２における処理となり、図３０の２，５，６段目で示されるように、端子１０１ｘからは遊技球の正常な通過を検出するＨｉの信号が出力され、端子１０２ｙからは異常が検出されていないことを示すＬｏｗの信号からなる異常判定信号がCPU１０３に出力される。
【０２０１】
一方、時刻Ｔ３３３乃至Ｔ３３４，Ｔ３３５乃至Ｔ３３６においては、４段目で示されるように、異常が検出されたことを示す異常判定信号Ｄ２−２が供給される。このため、６段目で示されるように、異常が検出されていることを示すＨｉの信号からなる異常判定信号が端子１０１ｙからCPU１０３に供給する。
【０２０２】
尚、この場合、端子１０１ｘ，１０１ｙをそれぞれ図３の端子Ｙｎ，Ｅと同様に扱うものとし、CPU１０３における計数処理は、図１４と同様の処理とすることで、Ｉ／Ｆ回路１０２を省略することが可能となる。このような構成により、Ｉ／Ｆ回路１０２に係る製造コストや設置の手間を低減することが可能となる。
【０２０３】
以上の如く、本発明によれば、断線異常、短絡異常、および電源異常といった異常に加えて、必要に応じて低周波近傍電磁界やリフティングによる不正行為への対策に係る制御装置側での負荷を低減することが可能となる。また、デュアル近接スイッチ内部において、近接スイッチ１６１−１，１６１−２がいずれも非検出となるだけで出力信号がリセットされるため、制御装置側からのリセット信号に基づいてリセットする構成と比べて、擬似的にリセット信号が発生されることでリセットされてしまうといった不正を抑制することが可能となる。さらに、出力合成処理により、Ｉ／Ｆ回路を省略することにより、装置コスト、および設置の手間を低減することが可能となる。
【０２０４】
ところで、上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。
【０２０５】
図３１は、汎用のパーソナルコンピュータの構成例を示している。このパーソナルコンピュータは、CPU(Central Processing Unit)１００１を内蔵している。CPU１００１にはバス１００４を介して、入出力インタ-フェイス１００５が接続されている。バス１００４には、ROM(Read Only Memory)１００２およびRAM(Random Access Memory)１００３が接続されている。
【０２０６】
入出力インタ-フェイス１００５には、ユーザが操作コマンドを入力するキーボード、マウスなどの入力デバイスよりなる入力部１００６、処理操作画面や処理結果の画像を表示デバイスに出力する出力部１００７、プログラムや各種データを格納するハードディスクドライブなどよりなる記憶部１００８、LAN（Local Area Network）アダプタなどよりなり、インターネットに代表されるネットワークを介した通信処理を実行する通信部１００９が接続されている。また、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory)、DVD(Digital Versatile Disc)を含む）、光磁気ディスク（ＭＤ(Mini Disc)を含む）、もしくは半導体メモリなどのリムーバブルメディア１０１１に対してデータを読み書きするドライブ１０１０が接続されている。
【０２０７】
CPU１００１は、ROM１００２に記憶されているプログラム、または磁気ディスク、光ディスク、光磁気ディスク、もしくは半導体メモリ等のリムーバブルメディア１０１１から読み出されて記憶部１００８にインストールされ、記憶部１００８からRAM１００３にロードされたプログラムに従って各種の処理を実行する。RAM１００３にはまた、CPU１００１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【０２０８】
尚、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理は、もちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理を含むものである。
【０２０９】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【符号の説明】
【０２１０】
１０１，１０１−１，１０１−２  デュアル近接スイッチ
１０２，１０２’  Ｉ／Ｆ回路
１０３，１０３’  CPU
１０５  発報部
１０６  計数部
１１１  Ｉ／Ｆ入力部
１２１  カウント部
１２２  異常判定部
１２３  特定部
１２４  異常種別判定部
１２５  タイマ
１２６  発報出力部
【図１】
0005445296.tif 000002
【図２】
0005445296.tif 000003
【図３】
0005445296.tif 000004
【図４】
0005445296.tif 000005
【図５】
0005445296.tif 000006
【図６】
0005445296.tif 000007
【図７】
0005445296.tif 000008
【図８】
0005445296.tif 000009
【図９】
0005445296.tif 000010
【図１０】
0005445296.tif 000011
【図１１】
0005445296.tif 000012
【図１２】
0005445296.tif 000013
【図１３】
0005445296.tif 000014
【図１４】
0005445296.tif 000015
【図１５】
0005445296.tif 000016
【図１６】
0005445296.tif 000017
【図１７】
0005445296.tif 000018
【図１８】
0005445296.tif 000019
【図１９】
0005445296.tif 000020
【図２０】
0005445296.tif 000021
【図２１】
0005445296.tif 000022
【図２２】
0005445296.tif 000023
【図２３】
0005445296.tif 000024
【図２４】
0005445296.tif 000025
【図２５】
0005445296.tif 000026
【図２６】
0005445296.tif 000027
【図２７】
0005445296.tif 000028
【図２８】
0005445296.tif 000029
【図２９】
0005445296.tif 000030
【図３０】
0005445296.tif 000031
【図３１】
0005445296.tif 000032