(57)【特許請求の範囲】
【請求項１】
パイプライン型スレーブプロセッサと通信するように構成され、ヘッダーブロックとペイロードブロックとを含むパススルーコマンドを生成し、前記ヘッダーブロックは前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて符号化され；前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサのために、前記宛先のスレーブプロセッサにより理解されるコンピュータ言語を用いて符号化される少なくとも一つの命令を生成し；前記少なくとも一つの命令を前記ペイロードブロックに含め；前記パススルーコマンドを、前記パイプライン型スレーブプロセッサのうちの最も外側のスレーブプロセッサに送信するように適合されるマスタープロセッサを具備し、
前記パススルーコマンドは、再符号化することなしに、前記パイプライン型スレーブプロセッサのうちの宛先でないスレーブプロセッサから前記パイプライン型スレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ、前記パススルーコマンドが宛先のスレーブプロセッサに届くまで、転送され、前記マスタープロセッサは、前記パススルーコマンドを生成するために、前記パススルーコマンドを特定する情報、及びデコードすることなく前記パススルーコマンドを前記宛先のスレーブプロセッサへ転送する要求を含むデータモジュールを生成し、前記ヘッダーブロックに前記データモジュールを含めるように適合され、
前記宛先のスレーブプロセッサは、前記パススルーコマンドの受信を知らせるように適合され、
前記宛先のスレーブプロセッサは、前記マスタープロセッサにより理解されるコンピュータ言語を用いて事前に決定されるメッセージを生成し、返答パススルーコマンドのペイロードブロックに前記事前に決定されるメッセージを含め、前記返答パススルーコマンドのヘッダーブロック内で前記事前に決定されるメッセージを前記マスタープロセッサにアドレス指定し、前記返答パススルーコマンドを前記パイプライン型スレーブプロセッサのうちの上流のスレーブプロセッサに転送する、ように構成される
集積回路（ＩＣ）。
【請求項２】
前記マスタープロセッサは、前記宛先のスレーブプロセッサを特定する情報を含むデータモジュールを生成すること、前記スレーブプロセッサにより理解されるコンピュータ言語で前記データモジュールを符号化すること、前記ヘッダーブロックに前記データモジュールを含めることにより、前記パススルーコマンドを生成するように適合される
請求項１の集積回路。
【請求項３】
前記マスタープロセッサは、前記ペイロードブロックのビット長を特定する情報を含むデータモジュールを生成すること、前記スレーブプロセッサにより理解されるコンピュータ言語を用いて前記データモジュールを符号化すること、前記ヘッダーブロックに前記データモジュールを含めることにより、前記パススルーコマンドを生成するように適合される
請求項１の集積回路。
【請求項４】
前記マスタープロセッサは、前記パススルーコマンドを前記パイプライン型スレーブプロセッサのうちの最も外側の一つに転送することにより、前記パススルーコマンドを送信するように適合される
請求項１の集積回路。
【請求項５】
前記宛先でないスレーブプロセッサは、前記宛先でないスレーブプロセッサの入力バッファから前記宛先でないスレーブプロセッサの出力バッファへ前記パススルーコマンドをコピーするように適合される
請求項１の集積回路。
【請求項６】
前記マスタープロセッサ及びパイプライン型スレーブプロセッサは、少なくともビデオデータ処理又は画像のレンダリングのいずれか一つのために適合される
請求項１の集積回路。
【請求項７】
前記集積回路は、携帯電話，ビデオゲーム機器，パーソナルデジタルアシスタント（ＰＤＡ），ラップトップコンピュータ，及びオーディオ／ビデオ機能デバイスからなるグループのうちから選択される無線通信装置の一部である
請求項１の集積回路。
【請求項８】
ヘッダーブロックとペイロードブロックとを含むパススルーコマンドを生成し、前記ヘッダーブロックはパイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて符号化され；前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサのために、前記宛先のスレーブプロセッサにより理解されるコンピュータ言語を用いて符号化される少なくとも一つの命令を生成し；前記少なくとも一つの命令を前記ペイロードブロックに含め；前記パススルーコマンドを、前記パイプライン型スレーブプロセッサのうちの最も外側のスレーブプロセッサに送信するように適合される、マスタープロセッサと通信するための複数のパイプライン型スレーブプロセッサを具備し、
前記パイプライン型スレーブプロセッサのうちの宛先でないスレーブプロセッサは、前記パススルーコマンドを、再符号化することなしに、前記パイプライン型スレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ、前記パススルーコマンドが前記宛先のスレーブプロセッサに届くまで、転送し、前記マスタープロセッサは、前記パススルーコマンドを生成するために、前記パススルーコマンドを特定する情報、及びデコードすることなく前記パススルーコマンドを前記宛先のスレーブプロセッサへ転送する要求を含むデータモジュールを生成し、前記ヘッダーブロックに前記データモジュールを含めるように適合され、
前記マスタープロセッサは、前記パススルーコマンドの受信を知らせる、ように更に適合され、
前記マスタープロセッサは、前記マスタープロセッサにより理解されるコンピュータ言語を用いて事前に決定されるメッセージを生成し、返答パススルーコマンドのペイロードブロックに前記事前に決定されるメッセージを含め、前記返答パススルーコマンドのヘッダーブロック内で前記事前に決定されるメッセージを前記マスタープロセッサにアドレス指定し、前記返答パススルーコマンドを前記パイプライン型スレーブプロセッサの上流のスレーブプロセッサに転送する、ように更に構成される
集積回路（ＩＣ）。
【請求項９】
前記マスタープロセッサは、前記宛先のスレーブプロセッサを特定する情報を含むデータモジュールを生成すること、前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語で前記データモジュールを符号化すること、前記ヘッダーブロックに前記データモジュールを含めることにより、前記パススルーコマンドを生成するように適合される
請求項８の集積回路。
【請求項１０】
前記マスタープロセッサは、前記ペイロードブロックのビット長を特定する情報を含むデータモジュールを生成すること、前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて前記データモジュールを符号化すること、前記ヘッダーブロックに前記データモジュールを含めることにより、前記パススルーコマンドを生成するように適合される
請求項８の集積回路。
【請求項１１】
前記マスタープロセッサは、前記パススルーコマンドを前記最も外側のスレーブプロセッサに転送することにより、前記パススルーコマンドを送信するように適合される
請求項８の集積回路。
【請求項１２】
前記マスタープロセッサは、前記宛先でないスレーブプロセッサの入力バッファから前記宛先でないスレーブプロセッサの出力バッファへ前記パススルーコマンドをコピーするように更に適合される
請求項８の集積回路。
【請求項１３】
前記マスタープロセッサ及び前記パイプライン型スレーブプロセッサは、少なくともビデオデータ処理又は画像のレンダリングのいずれか一つのために適合される
請求項８の集積回路。
【請求項１４】
前記集積回路は、携帯電話，ビデオゲーム機器，パーソナルデジタルアシスタント（ＰＤＡ），ラップトップコンピュータ，及びオーディオ／ビデオ機能デバイスからなるグループのうちから選択される無線通信装置の一部である
請求項８の集積回路。
【請求項１５】
最も外側のスレーブプロセッサと、宛先のスレーブプロセッサと、宛先でないスレーブプロセッサと、を含む複数のパイプライン型スレーブプロセッサと、
ヘッダーブロックとペイロードブロックとを含むパススルーコマンドを生成し、前記ヘッダーブロックは前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて符号化され、前記宛先でないスレーブプロセッサは、前記パススルーコマンドを、再符号化することなしに前記パイプライン型スレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ転送するように構成され；前記宛先のスレーブプロセッサのために、前記宛先のスレーブプロセッサにより理解されるコンピュータ言語を用いて符号化される少なくとも一つの命令を生成し、前記宛先のスレーブプロセッサは前記少なくとも一つの命令を実行するように構成され；前記ペイロードブロック内に前記少なくとも一つの命令を含め；前記パススルーコマンドを、前記最も外側のスレーブプロセッサに送信するように構成される、前記最も外側のスレーブプロセッサに接続されるマスタープロセッサとを具備し、
前記マスタープロセッサは、前記パススルーコマンドを特定する情報、及びデコードすることなく前記パススルーコマンドを前記宛先のスレーブプロセッサへ転送する要求を含むデータモジュールを生成し、前記ヘッダーブロックに前記データモジュールを含めるように、更に適合され、
前記宛先のスレーブプロセッサは、前記パススルーコマンドの受信を知らせるように更に適合され、
前記宛先のスレーブプロセッサは、前記マスタープロセッサにより理解されるコンピュータ言語を用いて事前に決定されるメッセージを生成し、返答パススルーコマンドのペイロードブロックに前記事前に決定されるメッセージを含め、前記返答パススルーコマンドのヘッダーブロック内で前記事前に決定されるメッセージを前記マスタープロセッサにアドレス指定し、前記返答パススルーコマンドを上流のスレーブプロセッサに転送する、ように更に適合される
マルチプロセッサシステム。
【請求項１６】
前記マスタープロセッサは、前記宛先のスレーブプロセッサを特定する情報を含むデータモジュールを生成し、前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語で前記データモジュールを符号化し、前記ヘッダーブロックに前記データモジュールを含める、ように更に適合される
請求項１５のマルチプロセッサシステム。
【請求項１７】
前記マスタープロセッサは、前記ペイロードブロックのビット長を特定する情報を含むデータモジュールを生成し、前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて前記データモジュールを符号化し、前記ヘッダーブロックに前記データモジュールを含める、ように更に適合される
請求項１５のマルチプロセッサシステム。
【請求項１８】
前記マスタープロセッサは、前記パススルーコマンドを前記最も外側のスレーブプロセッサに転送する
請求項１５のマルチプロセッサシステム。
【請求項１９】
前記宛先でないスレーブプロセッサは、前記宛先でないスレーブプロセッサの入力バッファから前記宛先でないスレーブプロセッサの出力バッファへ前記パススルーコマンドをコピーする
請求項１５のマルチプロセッサシステム。
【請求項２０】
前記マルチプロセッサシステムは、少なくともビデオデータ処理又は画像のレンダリングのいずれか一つを行う
請求項１５のマルチプロセッサシステム。
【請求項２１】
前記マルチプロセッサシステムは、携帯電話，ビデオゲーム機器，パーソナルデジタルアシスタント（ＰＤＡ），ラップトップコンピュータ，及びオーディオ／ビデオ機能デバイスからなるグループのうちから選択される無線通信装置の一部である
請求項１５のマルチプロセッサシステム。
【請求項２２】
マスタープロセッサとパイプライン型スレーブプロセッサとを有するマルチプロセッサシステムであって、前記マルチプロセッサシステムは、
ペイロードブロックと前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて符号化されたヘッダーブロックとを含むパススルーコマンドを生成し、前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサのために、前記宛先のスレーブプロセッサにより理解されるコンピュータ言語を用いて符号化される少なくとも一つの命令を生成し、前記少なくとも一つの命令を前記ペイロードブロックに含め、前記パススルーコマンドを、前記マスタープロセッサに接続される前記スレーブプロセッサの一つへ送信するための第１手段であって、
前記第１手段は、前記パススルーコマンドを特定する情報、及びデコードすることなく前記パススルーコマンドを前記宛先のスレーブプロセッサへ転送する要求を含むデータモジュールを生成し、前記ヘッダーブロックに前記データモジュールを含めるための手段を含む第１手段と、
前記パススルーコマンドを、再符号化することなしに、前記パイプライン型スレーブプロセッサの宛先でないスレーブプロセッサから前記パイプライン型スレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ転送し、前記宛先のスレーブプロセッサにおいて前記少なくとも一つの命令を実行するための第２手段
を具備し、
前記第２手段は、前記パススルーコマンドの受信を知らせるための手段、を含み、
前記第２手段は、前記マスタープロセッサにより理解されるコンピュータ言語を用いて事前に決定されるメッセージを生成し、返答パススルーコマンドのペイロードブロックに前記事前に決定されるメッセージを含め、前記返答パススルーコマンドのヘッダーブロック内で前記事前に決定されるメッセージを前記マスタープロセッサにアドレス指定し、前記返答パススルーコマンドを上流のスレーブプロセッサに転送するための手段を、さらに含む
マルチプロセッサシステム。
【請求項２３】
前記第１手段は、前記マスタープロセッサにより実行されるコンピュータプログラムである
請求項２２のマルチプロセッサシステム。
【請求項２４】
前記第２手段は、前記パイプライン型スレーブプロセッサにより実行されるコンピュータプログラムである
請求項２２のマルチプロセッサシステム。
【請求項２５】
前記第１手段は、前記宛先のスレーブプロセッサを特定する情報を含むデータモジュールを生成し、前記スレーブプロセッサにより理解されるコンピュータ言語で前記データモジュールを符号化し、前記ヘッダーブロックに前記データモジュールを含めるための手段を含む
請求項２２のマルチプロセッサシステム。
【請求項２６】
前記第１手段は、前記ペイロードブロックのビット長を特定する情報を含むデータモジュールを生成し、前記スレーブプロセッサにより理解されるコンピュータ言語を用いて前記データモジュールを符号化し、前記ヘッダーブロックに前記データモジュールを含めるための手段を含む
請求項２２のマルチプロセッサシステム。
【請求項２７】
前記マルチプロセッサシステムは、少なくともビデオデータ処理又は画像のレンダリングのいずれか一つを行う
請求項２２のマルチプロセッサシステム。
【請求項２８】
前記マルチプロセッサシステムは、携帯電話，ビデオゲーム機器，パーソナルデジタルアシスタント（ＰＤＡ），ラップトップコンピュータ，及びオーディオ／ビデオ機能デバイスからなるグループのうちから選択される無線通信装置の一部である
請求項２２のマルチプロセッサシステム。
【請求項２９】
マスタープロセッサとパイプライン型スレーブプロセッサとを有するマルチプロセッサシステムであって、前記マルチプロセッサシステムは、
前記パイプライン型スレーブプロセッサにより理解される符号を用いてパススルーコマンドを生成し、前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサにより理解される符号で少なくとも一つの命令を生成するための第１手段であって
前記第１手段は、前記パススルーコマンドを特定する情報、及びデコードすることなく前記パススルーコマンドを前記宛先のスレーブプロセッサへ転送する要求を含むデータモジュールを生成し、ヘッダーブロックに前記データモジュールを含めるための手段を含む第１手段と、
前記パススルーコマンドを、再符号化することなしに、前記宛先のスレーブプロセッサに転送するための第２手段
を具備し、
前記第２手段は、前記パススルーコマンドの受信を知らせるための手段、を含み、
前記第２手段は、前記マスタープロセッサにより理解される符号を用いて事前に決定されるメッセージを生成し、返答パススルーコマンドのペイロードブロックに前記事前に決定されるメッセージを含め、前記返答パススルーコマンドのヘッダーブロック内で前記事前に決定されるメッセージを前記マスタープロセッサにアドレス指定し、前記返答パススルーコマンドを上流のスレーブプロセッサに転送するための手段を、さらに含む
マルチプロセッサシステム。
【請求項３０】
前記第１手段は、前記マスタープロセッサにより実行されるコンピュータプログラムである
請求項２９のマルチプロセッサシステム。
【請求項３１】
前記第２手段は、前記パイプライン型スレーブプロセッサにより実行されるコンピュータプログラムである
請求項２９のマルチプロセッサシステム。
【請求項３２】
前記パススルーコマンドは、前記パススルーコマンドの前記宛先のスレーブプロセッサへの転送を指示する命令を含む
請求項２９のマルチプロセッサシステム。
【請求項３３】
前記宛先のスレーブプロセッサは、前記少なくとも一つの命令を実行し、前記パススルーコマンドの転送を停止する
請求項２９のマルチプロセッサシステム。
【請求項３４】
前記宛先のスレーブプロセッサは、前記パイプライン型スレーブプロセッサにより理解される符号を用いて前記第１手段にアドレス指定され事前に決定される応答メッセージを生成する
請求項２９のマルチプロセッサシステム。
【請求項３５】
コンピュータ読取可能記憶媒体であって、
マスタープロセッサとパイプライン型スレーブプロセッサとを含むマルチプロセッサシステムに、
前記マスタープロセッサにおいて、ヘッダーブロックとペイロードブロックとを含み、前記ヘッダーブロックは前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて符号化されたパススルーコマンドを生成させ、前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサのために、前記宛先のスレーブプロセッサにより理解されるコンピュータ言語を用いて符号化される少なくとも一つの命令を生成させ、前記少なくとも一つの命令を前記ペイロードブロックに含めさせ、前記パススルーコマンドを、前記マスタープロセッサに接続されるスレーブプロセッサへ送信させ、
前記パイプライン型スレーブプロセッサの宛先でないスレーブプロセッサにおいて、前記パススルーコマンドを、再符号化することなしに、前記パイプライン型スレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ転送させ、 
前記宛先のスレーブプロセッサにおいて、前記少なくとも一つの命令を実行させる
ための命令を有し、
前記マスタープロセッサは、前記パススルーコマンドを生成するために、前記パススルーコマンドを特定する情報、及びデコードすることなく前記パススルーコマンドを前記宛先のスレーブプロセッサへ転送する要求を含むデータモジュールを生成し、前記ヘッダーブロックに前記データモジュールを含めるように適合され、
前記コンピュータ読取可能記憶媒体は、前記宛先のスレーブプロセッサに、前記パススルーコマンドの返答を知らせるための命令を更に有し、
前記コンピュータ読取可能記憶媒体は、前記宛先のスレーブプロセッサに、前記マスタープロセッサにより理解されるコンピュータ言語を用いて事前に決定されるメッセージを生成させ、返答パススルーコマンドのペイロードブロック内に前記事前に決定されるメッセージを含めさせ、前記返答パススルーコマンドのヘッダーブロック内で前記事前に決定されるメッセージを前記マスタープロセッサにアドレス指定させ、前記返答パススルーコマンドを前記パイプライン型スレーブプロセッサのうちの上流のスレーブプロセッサに転送させる、命令を更に有する
コンピュータ読取可能記憶媒体。
【請求項３６】
前記マスタープロセッサにおいて、前記宛先のスレーブプロセッサを特定する情報を含むデータモジュールを生成すること、前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語で前記データモジュールを符号化すること、及び前記ヘッダーブロックに前記データモジュールを含めることにより、前記パススルーコマンドが生成される
請求項３５のコンピュータ読取可能記憶媒体。
【請求項３７】
前記マスタープロセッサにおいて、前記ペイロードブロックのビット長を特定する情報を含むデータモジュールを生成すること、前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて前記データモジュールを符号化すること、前記ヘッダーブロックに前記データモジュールを含めることにより、前記パススルーコマンドが生成される
請求項３５のコンピュータ読取可能記憶媒体。
【請求項３８】
前記マスタープロセッサにおいて、前記パススルーコマンドを前記パイプライン型スレーブプロセッサのうちの最も外側のスレーブプロセッサに転送することにより、前記パススルーコマンドが送信される
請求項３５のコンピュータ読取可能記憶媒体。
【請求項３９】
前記コンピュータ読取可能記憶媒体は、前記宛先でないスレーブプロセッサに、前記宛先でないスレーブプロセッサの入力バッファから前記宛先でないスレーブプロセッサの出力バッファへ前記パススルーコマンドをコピーさせるための命令を更に有する
請求項３５のコンピュータ読取可能記憶媒体。
【請求項４０】
前記マスタープロセッサ及びパイプライン型スレーブプロセッサは、携帯電話，ビデオゲーム機器，パーソナルデジタルアシスタント（ＰＤＡ），ラップトップコンピュータ，及びオーディオ／ビデオ機能デバイスからなるグループから選択される無線通信装置におけるビデオデータ処理又は画像のレンダリングの少なくとも一つのために適合される
請求項３５のコンピュータ読取可能記憶媒体。
【請求項４１】
コンピュータ読取可能記憶媒体であって、
マスタープロセッサとパイプライン型スレーブプロセッサとを含むマルチプロセッサシステムに、
前記マスタープロセッサにおいて、前記パイプライン型スレーブプロセッサにより理解される符号を用いてパススルーコマンドを生成させ、前記パススルーコマンドは、前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサにより理解される符号での少なくとも一つの命令を含み；
前記パイプライン型スレーブプロセッサのうちの宛先でないスレーブプロセッサにおいて、前記パススルーコマンドを、再符号化することなしに、前記パススルーコマンドが前記宛先のスレーブプロセッサに届くまで、前記パイプライン型スレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ転送させる
ための命令を有し、
前記パススルーコマンドを生成することは、前記パススルーコマンドを特定する情報、及びデコードすることなく前記パススルーコマンドを前記宛先のスレーブプロセッサへ転送する要求を含むデータモジュールを生成すること、ヘッダーブロックに前記データモジュールを含めること、を含み、
前記コンピュータ読取可能記憶媒体は、前記宛先のスレーブプロセッサに、前記パススルーコマンドの返答を知らせるための命令を更に有し、
前記コンピュータ読取可能記憶媒体は、前記宛先のスレーブプロセッサに、前記マスタープロセッサにより理解される符号を用いて事前に決定されるメッセージを生成させ、返答パススルーコマンドのペイロードブロック内に前記事前に決定されるメッセージを含めさせ、前記返答パススルーコマンドのヘッダーブロック内で前記事前に決定されるメッセージを前記マスタープロセッサにアドレス指定させ、前記返答パススルーコマンドを前記パイプライン型スレーブプロセッサのうちの上流のスレーブプロセッサに転送させる、命令を更に有する
コンピュータ読取可能記憶媒体。
【請求項４２】
マスタープロセッサとパイプライン型スレーブプロセッサとを有するマルチプロセッサシステムにおいて、スレーブプロセッサへの命令伝達のための方法であって、前記方法は、
前記マスタープロセッサにおいて、ヘッダーブロックとペイロードブロックとを含むパススルーコマンドを生成することであって、前記ヘッダーブロックは前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて符号化される、パススルーコマンドを生成すること、前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサのために、前記宛先のスレーブプロセッサにより理解されるコンピュータ言語を用いて符号化される少なくとも一つの命令を生成すること、前記ペイロードブロックに前記少なくとも一つの命令を含めること、前記パススルーコマンドを、前記マスタープロセッサとの接続に適合された前記パイプライン型スレーブプロセッサのうちのスレーブプロセッサに送信すること、
宛先でないスレーブプロセッサにおいて、前記パススルーコマンドを、再符号化することなく前記パイプライン型スレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ転送すること、
前記宛先のスレーブプロセッサにおいて、前記少なくとも一つの命令を実行すること
を具備し、
前記パススルーコマンドを生成することは、前記パススルーコマンドを特定する情報、及びデコードすることなく前記パススルーコマンドを前記宛先のスレーブプロセッサへ転送する要求を含むデータモジュールを生成すること、前記ヘッダーブロックに前記データモジュールを含めること、を具備し、
前記宛先のスレーブプロセッサにおいて、前記パススルーコマンドの受信を知らせること、を更に具備し、
前記宛先のスレーブプロセッサにおいて、前記マスタープロセッサにより理解されるコンピュータ言語を用いて事前に決定されるメッセージを生成すること、返答パススルーコマンドのペイロードブロックに前記事前に決定されるメッセージを含めること、前記返答パススルーコマンドのヘッダーブロック内で前記事前に決定されるメッセージをマスタープロセッサにアドレス指定すること、前記返答パススルーコマンドを前記パイプライン型スレーブプロセッサのうちの上流のスレーブプロセッサに転送すること、を更に具備する
方法。
【請求項４３】
前記パススルーコマンドを生成するステップは、前記宛先のスレーブプロセッサを特定する情報を含むデータモジュールを生成すること、前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語で前記データモジュールを符号化すること、前記ヘッダーブロックに前記データモジュールを含めること、を具備する
請求項４２の方法。
【請求項４４】
前記パススルーコマンドを生成するステップは、前記ペイロードブロックのビット長を特定する情報を含むデータモジュールを生成すること、前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて前記データモジュールを符号化すること、前記ヘッダーブロックに前記データモジュールを含めること、を具備する
請求項４２の方法。
【請求項４５】
前記パススルーコマンドを送信するステップは、前記パススルーコマンドを、前記パイプライン型スレーブプロセッサのうちの最も外側のスレーブプロセッサに転送すること、を更に具備する
請求項４２の方法。
【請求項４６】
前記宛先でないスレーブプロセッサにおいて、前記宛先でないスレーブプロセッサの入力バッファから前記宛先でないスレーブプロセッサの出力バッファへ前記パススルーコマンドをコピーすること、を更に具備する
請求項４２の方法。
【請求項４７】
前記マスタープロセッサ及びスレーブプロセッサは、少なくともビデオデータ処理又は画像のレンダリングのいずれか一つのために適合される
請求項４２の方法。
【請求項４８】
請求項４２の方法を実行するためにマスタープロセッサ及び前記マスタープロセッサにより制御されるスレーブプロセッサを具備する無線装置であって、前記無線装置は、携帯電話，ビデオゲーム機器，パーソナルデジタルアシスタント（ＰＤＡ），ラップトップコンピュータ，及びオーディオ／ビデオ機能デバイスからなるグループから選択されるものである、無線装置。
【請求項４９】
マスタープロセッサとパイプライン型スレーブプロセッサとを有するマルチプロセッサシステムにおいて、スレーブプロセッサへの命令伝達のための方法であって、前記方法は、
前記マスタープロセッサにおいて、前記パイプライン型スレーブプロセッサにより理解される符号を用いてパススルーコマンドを生成することであって、前記パススルーコマンドは、前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサにより理解される符号での少なくとも一つの命令を少なくとも含み、
前記パススルーコマンドを生成することは、前記パススルーコマンドを特定する情報、及びデコードすることなく前記パススルーコマンドを前記宛先のスレーブプロセッサへ転送する要求を含むデータモジュールを生成すること、ヘッダーブロックに前記データモジュールを含めることを含む、パススルーコマンドを生成すること、
前記パイプライン型スレーブプロセッサのうちのスレーブプロセッサにおいて、前記パススルーコマンドを、再符号化することなしに、前記パススルーコマンドが前記宛先のスレーブプロセッサに届くまで、前記パイプライン型スレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ転送すること、
前記宛先のスレーブプロセッサにおいて、前記パイプライン型スレーブプロセッサにより理解される符号を用いて、前記マスタープロセッサにアドレスが指定された、事前に決定される返答メッセージを生成すること、
前記スレーブプロセッサにおいて、前記返答メッセージを、前記返答メッセージが前記マスタープロセッサに届くまで、再符号化することなく、前記パイプライン型スレーブプロセッサのうちの隣接する上流のスレーブプロセッサへ転送すること
を具備する方法。
【請求項５０】
前記宛先のスレーブプロセッサにおいて、前記少なくとも一つの命令を実行すること、前記パススルーコマンドの転送を終了すること、を更に具備する
請求項４９の方法。
【請求項５１】
請求項４９の方法を実行するためにマスタープロセッサ及び前記マスタープロセッサにより制御されるスレーブプロセッサを具備する無線装置であって、前記無線装置は、携帯電話，ビデオゲーム機器，パーソナルデジタルアシスタント（ＰＤＡ），ラップトップコンピュータ，及びオーディオ／ビデオ機能デバイスからなるグループから選択されるものである、無線装置。
【発明の詳細な説明】
【関連出願の表示】
【０００１】
この出願は、２００７年３月２３日に出願された米国仮特許出願番号60/896,497の利益を要求する。前述の出願の全体は、参照によって本明細書に組込まれる。
【技術分野】
【０００２】
以下の開示は、一般に、マルチプロセッサシステムの分野に関し、特に、マスタープロセッサとパイプライン型スレーブプロセッサを有するマルチプロセッサシステムにおいて、スレーブプロセッサへの命令を伝達するための技術に関する。
【背景技術】
【０００３】
複合的なコンピュータシステムにおいて、共通の作業量は、しばしば複数のプロセッサに分散され、並行して実行される。マルチプロセッサシステムは、一般的に複数のパイプライン型（即ち、直列に接続された）プロセッサ又はコプロセッサを管理するマスタープロセッサ含み、そしてそれはここでは集合的にスレーブプロセッサと称する。例えば、そのようなマルチプロセッサシステムは、特に計算量の多いアプリケーションで、大量のビデオデータの処理及び画像のレンダリングのために用いられ得る。
【０００４】
しかしながら、マルチプロセッサシステムにおいて、マスタープロセッサ及びそれぞれのスレーブプロセッサは、自身の、従って異なるプログラム言語によってフォーマットされた命令（即ち、コマンド）及びデータを用いて動作し得る。従来、マスタープロセッサによりそれぞれのスレーブプロセッサへ転送された命令は、それぞれの中間のスレーブプロセッサにより自身のプログラム言語でデコードされ、次の下流の中間のスレーブプロセッサのプログラム言語において再び符号化され、続いてそのプロセッサに転送される。
【０００５】
受けた命令をデコードし、その後の下流の中間スレーブプロセッサのプログラム言語における再符号化、それらを下流に転送するそのようなサイクルは、命令が意図された又は宛先のスレーブプロセッサに届くまで続く。宛先のスレーブプロセッサにおいて、受けた命令は、そのプロセッサの自身のプログラム言語でデコードされ、実行される。
【０００６】
スレーブプロセッサへ命令伝達のためのそのようなマルチステップルーチンの複雑さは、マルチプロセッサシステム全体のパフォーマンスに悪影響を与え、特に、システムのデザインの柔軟性やコマンドスループットを制限する。マスタープロセッサからパイプライン型スレーブプロセッサへの命令伝達の効率を向上させることに当技術において相当の努力が払われているにもかかわらず、更なる改良が求められている。
【０００７】
従って、当技術において、マルチプロセッサシステムにおけるパイプライン型スレーブプロセッサへの命令の伝達を効率的に実行する技術に対する要求がある。
【発明の概要】
【０００８】
マスタープロセッサとパイプライン型スレーブプロセッサとを有するマルチプロセッサシステムにおいてスレーブプロセッサへの命令の伝達のための技術について、本明細書に記述する。一実施例において、マスタープロセッサは、ヘッダーブロック（a header block）及び宛先のスレーブプロセッサへの命令を含むペイロードブロック（a payload block）を有するパススルーコマンドを生成する。ヘッダーブロックは、パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて符号化される。ペイロードブロックは、宛先のスレーブプロセッサにより理解されるコンピュータ言語で符号化される。マスタープロセッサは、パイプライン型スレーブプロセッサの最も外側の一つにパススルーコマンドを転送し、その後そのパススルーコマンドは、宛先のスレーブプロセッサにパススルーコマンドが届くまで中間（即ち、宛先でない）スレーブプロセッサにより、再符号化なしに、再送信され、宛先のスレーブプロセッサは命令を実行する。
【０００９】
一デザインにおいて、システムは、ビデオデータの処理又は画像のレンダリングの少なくとも１つを実行する発明性の（inventive）方法を用いる。
【００１０】
本発明の様々な側面及び実施例は、以下に更に詳細に記載される。
【００１１】
この概要は、本発明の全程度及び範囲を表わすことを意図されたり、解釈されたりするべきではなく、これら及びさらなる側面は、特に添付した図面と共に参照すると、詳細な説明から容易に明らかとなるであろう。
【図面の簡単な説明】
【００１２】
【図１】見本的なマルチプロセッサシステムのブロック図を示す。
【図２】図１のマルチプロセッサシステムにおいて使用されるパススルーコマンドの構造を例示する概略図を示す。
【図３】図１のマルチプロセッサシステムにおけるパイプライン型スレーブプロセッサへ命令を伝達するための方法のフロー図を示す。
【００１３】
理解を容易にするために、可能であれば、図面にとって共通の同一の要素を指すために、適切な場合にそのような要素を区別するために添え字を付加する場合を除いて、同一の参照符号を用いる。図中のイメージは、図示の目的のため単純化されており、実寸通り描かれていない。一実施例の特徴又はステップが更なる詳述なしに他の実施例に取り込まれ得ることが有益であると企図されている。
【００１４】
添付の図面は、本発明の見本的な実施例を図示しており、従って他の同等に効果的な実施例に適用され得る、本発明の範囲を限定するものと解釈されるべきではない。
【発明を実施するための形態】
【００１５】
ここで“見本的に（exemplary）”の語は、“例、事例、又は実例として働く”を意味するために用いられる。“見本的に（exemplary）”本明細書において記述されたいずれの実施例又はデザインも、必ずしも、他の実施例又はデザインよりも望ましいもの、又は効果的なものと解釈されるべきではない。
【００１６】
図面を参照すると、図１は、本発明の一実施例に従った見本的なマルチプロセッサシステム１００のブロック図を描写するものである。見本的なアプリケーションにおいて、このシステム１００はビデオデータの処理及び／又は画像のレンダリングのために用いられ得、特に、計算量が多いデータ処理アプリケーションで用いられ得る。
【００１７】
一つの見本的な実施例において、このシステム１００は、例えば、携帯電話、ビデオゲーム器、パーソナルデジタルアシスタント（ＰＤＡ）、ラップトップコンピュータ、オーディオ／ビデオ機能デバイス等の無線通信装置の画像処理ユニット（ＧＰＵ：graphics processing unit）の一部である。
【００１８】
ＧＰＵは、例えば、２００５年７月２８日の文献“OpenVG Specification, Version 1.0”に準拠しており、この文献は公に利用可能である。この文献は、例えば、携帯電話及びその他の上記無線通信装置等の手持ち式の又はモバイル機器に適する二次元ベクトル画像についての規格である。
【００１９】
図示の実施例において、このシステム１００は、マスタープロセッサ１１０、及びシステムインターフェイス１２６１−１２６ｋをそれぞれ用いて接続された複数（１０１）のパイプライン型スレーブプロセッサ１２０１−１２０ｋを例として含む。ここで、Ｋは整数であって、Ｋ≧２である。一実施例において、システムインターフェイス１２６１−１２６ｋのそれぞれは、データバス、アドレスバス、コマンドバス（ここでは図示せず）を含む。マスタープロセッサ１１０及びスレーブプロセッサ１２０１−１２０ｋのそれぞれは、サブプロセッサ、メモリ、周辺デバイス、サポート回路、同様の要素を含み得、そしてそれらは、略して、集合的にモジュール１１１及び１２１１−１２１ｋとして、ここではそれぞれ示されている。
【００２０】
マスタープロセッサ１１０及びパイプライン型スレーブプロセッサ１２０１−１２０ｋは、例えば、混載（ＳｏＣ）装置のような集積回路（ＩＣ）に形成され得る。あるいは、マスタープロセッサ１１０及びパイプライン型スレーブプロセッサ１２０１−１２０ｋの少なくとも一つは、別々の集積回路に形成され得る。
【００２１】
動作の際、マスタープロセッサ１１０は、スレーブプロセッサ１２０１−１２０ｋにおけるデータ処理を制御し、また、随意にモニターする。マスタープロセッサ１１０及びそれぞれのパイプライン型スレーブプロセッサ１２０１−１２０ｋは、内部命令生成のため又は内部データ交換実行のために、異なったフォーマット（即ち、コンピュータ言語）を用いて動作し得る。
【００２２】
マスタープロセッサ１１０は、入力バッファ（ＩＢ）１１２及び出力バッファ（ＯＢ）１１４を含んだ入力／出力（Ｉ／Ｏ）モジュール１１８を備える。これと対応するように、スレーブプロセッサ１２０１−１２０ｋのそれぞれは、入力バッファ１２２及び出力バッファ１２４を含んだ入力／出力（Ｉ／Ｏ）モジュール１２８を備える。動作の際、Ｉ／Ｏモジュール１１８、１２８１−１２８ｋは、このシステム１００内部又はこのシステム１００へ／からの情報交換を容易にする。
【００２３】
インターフェイス１０２を用いて、マスタープロセッサ１１０の入力バッファ１１２は、集合的に手段１０４として図示される、リモートプロセッサ、ネットワーク、又はユーザ制御手段の少なくとも一つに接続され得る。同様に、インターフェイス１０７を用いて、スレーブプロセッサ１２０ｋの出力バッファ１２４ｋは、集合的に手段１０６として図示される、他のリモートプロセッサ、ネットワーク、又はユーザ制御手段の少なくとも一つに接続され得る。
【００２４】
システム１００において、それぞれの双方向システムインターフェイス１２６を介して、先行する（即ち、上流側の）スレーブプロセッサ１２０の入力バッファ１２２は、隣接する下流側のスレーブプロセッサの出力バッファ１２４に接続され、この結果、複数（１０１）のパイプライン型スレーブプロセッサ１２０１−１２０ｋを形成する。例えば、スレーブプロセッサ１２０２の入力バッファ１２２２は、システムインターフェイス１２６２を介して、スレーブプロセッサ１２０１の出力バッファ１２４１に接続され、スレーブプロセッサ１２０２の出力バッファ１２４２は、システムインターフェイス１２６３を介して、スレーブプロセッサ１２０３（図示せず）の入力バッファ１２２３に接続される。
【００２５】
一実施例において、マスタープロセッサ１１０の出力バッファ１１４は、システムインターフェイス１２６１を介して、複数１１０のパイプライン型スレーブプロセッサ１２０のうちの最も外側のスレーブプロセッサの入力バッファ、即ち、スレーブプロセッサ１２０１の入力バッファ１２２１に接続される。動作の際、マスタープロセッサ１１０は、それぞれのスレーブプロセッサへ命令を生成及び送信することにより、スレーブプロセッサ１２０１−１２０ｋに対する制御を管理する。これらの命令の意図された受け取り手であるスレーブプロセッサは、以下、単に宛先のスレーブプロセッサと称する。この命令は、システムインターフェイス１２６１を介して、マスタープロセッサ１１０の出力バッファ１１４から最も外側のスレーブプロセッサ１２０１の入力バッファ１２２１へ、転送される。
【００２６】
宛先のスレーブプロセッサに到達するために、その命令は、一つ又は複数の中間の上流のスレーブプロセッサ、即ち、マスタープロセッサと宛先のスレーブプロセッサとの間に配置されるスレーブプロセッサにより、受信され、続いて下流に向けて再送信、即ち転送されねばならない。ここで、”転送すること”及び”再送信すること”の語は、交換可能であるように（interchangeably）用いられる。
【００２７】
より具体的には、それぞれのシステムインターフェイスを介し、上流のスレーブプロセッサの出力バッファからの命令は、下流のスレーブプロセッサの入力バッファに転送され（即ち、矢印１０３を用いて図示された方向に転送され）、その後、スレーブプロセッサは、同様に、更に下流へ宛先のスレーブプロセッサに届くまで命令を転送する。
【００２８】
例えば、宛先のスレーブプロセッサがスレーブプロセッサ１２０３であるとき、スレーブプロセッサ１２０１は、システムインターフェイス１２６２を介して、下流のスレーブプロセッサ１２０２へ命令を転送し、そしてその後スレーブプロセッサ１２０２はその命令を宛先のスレーブプロセッサ１２０３に再送信し、そこで命令は実行される。
【００２９】
図２を参照すると、宛先のスレーブプロセッサに命令を効率的に伝達するために、マスタープロセッサ１１０は、パススルーコマンド２００を生成する。一実施例において、このパススルーコマンド２００は、以下の（ｉ）及び（ｉｉ）を命令する：（ｉ）それぞれの宛先でないスレーブプロセッサに対して、パススルーコマンドを再符号化することなしにそれぞれの下流のスレーブプロセッサに転送すること（即ち、パススルーコマンドを矢印１０３の方向に再送信すること）、及び（ｉｉ）宛先のスレーブプロセッサに対して、パススルーコマンドに含まれる命令を実行すること。特に、パススルーコマンド２００は、宛先でないスレーブプロセッサ１２０に対して、そのスレーブプロセッサの入力バッファ１２２から出力バッファ１２４へ受信したパススルーコマンドをコピーすることを、命令し得る。
【００３０】
一実施例において、パススルーコマンド２００は、ヘッダーブロック２１０及びペイロードブロック２２０を含む。ヘッダーブロック２１０は、複数（１０１）の全てのパイプライン型スレーブプロセッサ１２０１−１２０ｋにより理解されるコンピュータ言語を用いて符号化される。ここで、”コンピュータ言語”の語は、プログラム言語、及びマスター及びスレーブプロセッサにより用いられる命令及びデータのためのフォーマットに関して集合的に用いられる。
【００３１】
一つの見本的な実施例において、ヘッダーブロック２１０は、データモジュール２０２，２０４，及び２０６を含む。別の実施例（図示せず）において、データモジュール２０２，２０４，及び２０６の内容は、１つのデータモジュールを形成するか、又はいずれか２つのデータモジュールの内容が１つのデータモジュール内に含まれ得る。
【００３２】
データモジュール２０２は、マスタープロセッサ１１０の他のコマンドのうちでパススルーコマンド２００を特定する情報（即ち、パススルーコマンドのＩＤ）を含む。データモジュール２０４は、宛先のスレーブプロセッサを特定する情報（例えば、宛先のスレーブプロセッサのアドレス）を含む。データモジュール２０６は、ペイロードブロック２２０のビット長（例えば、バイト単位で）に関する情報を含む。別の実施例（図示せず）において、ヘッダーブロック２１０では、データモジュール２０６は、データモジュール２０４に先行し得る。
【００３３】
ペイロードブロック２２０は、宛先のスレーブプロセッサにより理解されるコンピュータ言語を用いて符号化され、それぞれの宛先のスレーブプロセッサによる実行のため、マスタープロセッサ１１０により生成された命令を有する少なくとも一つのデータモジュール２２２（データモジュール２２２１−２２２ｋを示し、ここでＮは整数であってＮ≧１である）を含む。
【００３４】
更なる実施例において、パススルーコマンド２００は、宛先のスレーブプロセッサに対し、予め決定されたメッセージを上流の（即ち、矢印１０５を用いた方向で）マスタープロセッサへ送信することによりコマンドの受信又は実行を確認することを命令し得る。例えば、そのようなメッセージをマスタープロセッサ１１０へ効果的に伝達するため、パススルーコマンド２００は、宛先のスレーブプロセッサに対して、以下の（ｉ）〜（ｉｉｉ）を命令し得る。
【００３５】
（ｉ）受信したパススルーコマンドのデータモジュール２０４において、宛先のスレーブプロセッサを特定する情報をマスタープロセッサ１１０を特定する情報で置き換えること、
（ｉｉ）ペイロードブロック２２０において予め決定されたメッセージを含むこと、及び
（ｉｉｉ）隣接する上流のスレーブプロセッサへ修正された（即ち、返答）パススルーコマンドを転送すること。
【００３６】
図３は、図１のマルチプロセッサシステム１００におけるパイプライン型スレーブプロセッサ１２０へ命令を伝達するための方法３００を示すフロー図を描写している。さまざまな実施例において、方法３００の方法ステップが図示した順序で実行され、又はこれらのステップの少なくとも２つまたはその一部（例えば、サブステップ３１２、３１４、３１６、３１８）は、同時に、並行に、若しくは異なった順序で、実行され得る。当業者は、他の後述のプロセスまたはルーチンの少なくとも一部の順序も変更され得ることを容易に理解するであろう。この発明を最良に理解するために、読み手は同時に図１〜３を参照すべきである。
【００３７】
ステップ３１０の際、マスタープロセッサ１１０は、パススルーコマンド２００を生成する。例として、ステップ３１０は、サブステップ３１２、３１４、３１６、３１８を含む。図示の実施例において、サブステップ３１２、３１４、３１６、３１８の間、マスタープロセッサ１１０は、パススルーコマンド２００のヘッダーブロック２１０を生成し、サブステップ３１８の間、マスタープロセッサはそれぞれパススルーコマンドのペイロードブロック２２０を生成する。
【００３８】
サブステップ３１２の際、マスタープロセッサ１１０は、ヘッダーブロック２１０のデータモジュール２０２を生成する。データモジュール２０２は、パススルーコマンド２００を特定する情報を含み、この情報はスレーブプロセッサ１２０１−１２０ｋのそれぞれの一つにより理解されるコンピュータ言語を用いて符号化される。
【００３９】
サブステップ３１４の際、マスタープロセッサ１１０は、ヘッダーブロック２１０のデータモジュール２０４を生成する。データモジュール２０４は、宛先のスレーブプロセッサ（例えば、スレーブプロセッサ１２０ｋ）を特定する情報、およびマスタープロセッサと宛先のスレーブプロセッサとの間に配置される中間の宛先でないスレーブプロセッサのための命令、を含む。
【００４０】
特に、データモジュール２０４は、パススルーコマンド２００をデコードすることなく下流の宛先のスレーブプロセッサに転送することを宛先でないスレーブプロセッサに求める要求を含む。一実施例において、宛先でないスレーブプロセッサは、それぞれの宛先でないスレーブプロセッサの入力バッファからスレーブプロセッサの出力バッファへ、パススルーコマンドをコピーするように命令される。データモジュール２０４の内容は、スレーブプロセッサ１２０１−１２０ｋのそれぞれの一つにより理解されるコンピュータ言語を用いて符号化される。
【００４１】
サブステップ３１６の際、マスタープロセッサ１１０は、ヘッダーブロック２１０のデータモジュール２０６を生成する。データモジュール２０６は、パススルーコマンド２００のペイロードブロック２２０のビット長を特定する情報を含む。データモジュール２０２、２０４の内容と同様に、この情報は、スレーブプロセッサ１２０１−１２０ｋのそれぞれの一つにより理解されるコンピュータ言語を用いて符号化される。
【００４２】
サブステップ３１８の際、マスタープロセッサ１１０は、パススルーコマンド２００のペイロードブロック２２０を生成する。ペイロードブロック２２０は、宛先のスレーブプロセッサのための指示２２２の一つを少なくとも含む。ペイロードブロック２２０の内容（即ち、命令２２２１−２２２ｋ）は、宛先のスレーブプロセッサ（即ち、スレーブプロセッサ１２０ｋ）により理解されるコンピュータ言語を用いて符号化される。
【００４３】
ステップ３２０の際、マスタープロセッサ１１０は、パススルーコマンド２００を組み立て、最も外側のスレーブプロセッサ（即ち、スレーブプロセッサ１２０１）にこのコマンドを送信する。
【００４４】
ステップ３３０の際、最も外側のスレーブプロセッサが宛先のスレーブプロセッサの場合、そのプロセッサは、コマンドのペイロードブロック２２０に含まれる命令を実行する。従って、最も外側のスレーブプロセッサが宛先のスレーブプロセッサでない場合、最も外側のスレーブプロセッサは、パススルーコマンド２００を下流に隣接するスレーブプロセッサ（即ち、スレーブプロセッサ１２０２）に転送（即ち、再送信）する。そして、スレーブプロセッサが宛先のスレーブプロセッサでない場合、次の下流のスレーブプロセッサ（即ち、スレーブプロセッサ１２０３）にこの命令を転送する。このようなパススルーコマンド２００を再送信するサイクルは、宛先のスレーブプロセッサにコマンドが届くまで、続く。一実施例において、ステップ３３０の間、受信されたパススルーコマンド２００は、再符号化することなく、受け取った宛先でないスレーブプロセッサの入力バッファからこのプロセッサの出力バッファへ、コピーされる。
【００４５】
ステップ３４０の際、宛先のスレーブプロセッサにパススルーコマンド２００が届くと、コマンドのペイロードブロック２２０に含まれる命令を実行する。一実施例において、このような命令は、マスタープロセッサ１１０にパススルーコマンドの受信または実行を確認する要求を含む。図２を参照して説明したように、宛先のスレーブプロセッサからの返答通信は、マスタープロセッサ１１０宛ての修正されたパススルーコマンドのペイロードブロック２２０に含まれるメッセージを含み得る。このようなコマンドは、コマンドがマスタープロセッサに届くまで、宛先のプロセッサとマスタープロセッサ１１０との間に配置されたスレーブプロセッサ１２０により、順次、再送信される。
【００４６】
見本的な実施例において、方法３００は、一又は複数のコンピュータの実行可能な命令を含むコンピュータプログラムプロダクトの形態で、ハードウェア、ソフトウェア、ファームウェア、若しくはこれらの組み合わせにより実施され得る。ソフトウェアにより実行される場合、このコンピュータプログラムプロダクトは、コンピュータストレージメディアやコンピュータ通信メディアなどを含む、コンピュータが読み取り可能な媒体（medium）を用いて記憶または送信され得る。
【００４７】
この”コンピュータストレージメディア（computer storage medium）”の語は、ここでは、コンピュータにこの方法を実行させる命令を記憶するために適応された何らかの媒体（medium）を言う。例として、また限定することなく、コンピュータストレージメディアは、固体メモリデバイスや、電気的なメモリデバイス（例えば、ＲＡＭ，ＲＯＭ，ＥＥＰＲＯＭ等）や、光学的メモリデバイス（例えば、コンパクトディスク（ＣＤ）、大容量光ディスク（ＤＶＤ）等）や、磁気的メモリデバイス（例えば、ハードドライブ、フラッシュドライブ、テープドライブ等）のコンピュータプログラムプロダクトを記憶するように適用されるその他のメモリデバイス若しくはこれらのメモリデバイスの組み合わせが、含まれ得る。
【００４８】
この”コンピュータ通信メディア（computer communication medium）”の語は、ここでは、コンピュータプログラムプロダクトを、ある場所から、例えば、変調された搬送波、光学信号、直流や交流等の手段を用いて別の場所に運ぶために適応された、何らかの物理インターフェイスを言う。例として、また限定することなく、コンピュータ通信メディアは、ツイストペアケーブル、プリント若しくはフラットケーブル、同軸ケーブル、光ファイバーケーブル、デジタル加入者線（ＤＳＬ）、若しくはその他の有線、無線、光学シリアル若しくはパラレルインターフェイス、又はこれらの組み合わせが、含まれ得る。
【００４９】
ここまでの開示により記述されたことは、あらゆる当業者がこの開示を構成し、又は用いることができるように与えられている。当業者によれば開示に対するさまざまな変形は明らかであり、ここで定義されている一般原理は、この開示の思想又は範囲から逸脱することなく、その他の変形に適用し得る。従って、この開示は、ここで記述した例に限定されるものでなく、原理や新規の特徴あるここで開示された最も広い範囲に一致すると認められるべきである。
以下に、本願出願時の特許請求の範囲に記載された発明を付記する。
［１］パイプライン型スレーブプロセッサと通信するように構成され、
ヘッダーブロックとペイロードブロックとを含むパススルーコマンドを生成し、前記ヘッダーブロックはパイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて符号化され；
前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサのために、前記宛先のスレーブプロセッサにより理解されるコンピュータ言語を用いて符号化される少なくとも一つの命令を生成し；
前記少なくとも一つの命令を前記ペイロードブロックに含め；
前記パススルーコマンドを、前記パイプライン型スレーブプロセッサのうちの最も外側のスレーブプロセッサに送信する
ように適合されるマスタープロセッサを具備し、
前記パススルーコマンドは、再符号化することなしに、前記パイプライン型スレーブプロセッサのうちの宛先でないスレーブプロセッサから前記パイプライン型スレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ、前記パススルーコマンドが宛先のスレーブプロセッサに届くまで、転送される
集積回路（ＩＣ）。
［２］前記マスタープロセッサは、前記パススルーコマンドを特定する情報、及びデコードすることなく前記パススルーコマンドを前記宛先のスレーブプロセッサに転送する要求を含むデータモジュールを生成すること；及び前記ヘッダーブロックに前記データモジュールを含めることにより、前記パススルーコマンドを生成するように適合される
［１］の集積回路。
［３］前記マスタープロセッサは、前記宛先のスレーブプロセッサを特定する情報を生成すること；前記スレーブプロセッサにより理解されるコンピュータ言語で前記データモジュールを符号化すること；及び前記ヘッダーブロックに前記データモジュールを含めることにより、前記パススルーコマンドを生成するように適合される
［１］の集積回路。
［４］前記マスタープロセッサは、前記ペイロードブロックのビット長を特定する情報を含むデータモジュールを生成すること；前記スレーブプロセッサにより理解されるコンピュータ言語を用いて前記データモジュールを符号化すること；及び前記ヘッダーブロックに前記データモジュールを含めることにより、前記パススルーコマンドを生成するように適合される
［１］の集積回路。
［５］前記マスタープロセッサは、前記パススルーコマンドを前記パイプライン型のスレーブプロセッサのうちの最も外側の一つに転送することにより、前記パススルーコマンドを送信するように適合される
［１］の集積回路。
［６］前記宛先でないスレーブプロセッサは、前記宛先でないスレーブプロセッサの入力バッファから前記宛先でないスレーブプロセッサの出力バッファへ前記パススルーコマンドをコピーするように適合される
［１］の集積回路。
［７］前記宛先のスレーブプロセッサは、前記パススルーコマンドの受信を知らせる、ように適合される
［１］の集積回路。
［８］前記宛先のスレーブプロセッサは、前記マスタープロセッサにより理解されるコンピュータ言語を用いて事前に決定されるメッセージを生成し；返答パススルーコマンドの前記ペイロードブロックに前記事前に決定されるメッセージを含め；前記返答パススルーコマンドの前記ヘッダーロードブロック内で前記事前に決定されるメッセージを前記マスタープロセッサにアドレス指定し；前記返答パススルーコマンドを前記パイプライン型スレーブプロセッサのうちの上流のスレーブプロセッサに転送する、ように構成される
［７］の集積回路。
［９］前記マスタープロセッサ及びパイプライン型スレーブプロセッサは、少なくともビデオデータ処理又は画像のレンダリングのいずれか一つのために適合される
［１］の集積回路。
［１０］前記集積回路は、携帯電話，ビデオゲーム機器，パーソナルデジタルアシスタント（ＰＤＡ），ラップトップコンピュータ，及びオーディオ／ビデオ機能デバイスからなるグループのうちから選択される無線通信装置の一部である
［１］の集積回路。
［１１］  ヘッダーブロックとペイロードブロックとを含むパススルーコマンドを生成し、前記ヘッダーブロックはパイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて符号化され；
前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサのために、前記宛先のスレーブプロセッサにより理解されるコンピュータ言語を用いて符号化される少なくとも一つの命令を生成し；
前記少なくとも一つの命令を前記ペイロードブロックに含め；
前記パススルーコマンドを、前記パイプライン型スレーブプロセッサのうちの最も外側のスレーブプロセッサに送信する
ように適合される、マスタープロセッサと通信するための複数のパイプライン型スレーブプロセッサを具備し、
前記パイプライン型スレーブプロセッサのうちの宛先でないスレーブプロセッサは、前記パススルーコマンドを、再符号化することなしに、前記パイプライン型スレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ、前記パススルーコマンドが宛先のスレーブプロセッサに届くまで、転送する
集積回路（ＩＣ）。
［１２］前記マスタープロセッサは、前記パススルーコマンドを特定する情報、及びデコードすることなく前記パススルーコマンドを前記宛先のスレーブプロセッサへ転送する要求を含むデータモジュールを生成すること；及び前記ヘッダーブロックに前記データモジュールを含めることにより、前記パススルーコマンドを生成するように適合される
［１１］の集積回路。
［１３］前記マスタープロセッサは、前記宛先のスレーブプロセッサを特定する情報を生成すること，前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語で前記データモジュールを符号化すること；前記ヘッダーブロックに前記データモジュールを含めることにより、前記パススルーコマンドを生成するように適合される
［１１］の集積回路。
［１４］前記マスタープロセッサは、前記ペイロードブロックのビット長を特定する情報を含むデータモジュールを生成すること；前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語で前記データモジュールを符号化すること；及び前記ヘッダーブロックに前記データモジュールを含めることにより、前記パススルーコマンドを生成するように適合される
［１１］の集積回路。
［１５］前記マスタープロセッサは、前記パススルーコマンドを前記最も外側のスレーブプロセッサに転送することにより、前記パススルーコマンドを送信するように適合される
［１１］の集積回路。
［１６］前記マスタープロセッサは、前記宛先でないスレーブプロセッサの入力バッファから前記宛先でないスレーブプロセッサの出力バッファへ前記パススルーコマンドをコピーするように更に適合される
［１１］の集積回路。
［１７］前記マスタープロセッサは、前記パススルーコマンドの受信を知らせる、ように更に適合される
［１１］の集積回路。
［１８］前記マスタープロセッサは、前記マスタープロセッサにより理解されるコンピュータ言語を用いて事前に決定されるメッセージを生成し；返答パススルーコマンドの前記ペイロードブロックに前記事前に決定されるメッセージを含め；前記返答パススルーコマンドの前記ヘッダーブロック内で前記事前に決定されるメッセージを前記マスタープロセッサにアドレス指定し；前記返答パススルーコマンドを前記パイプライン型スレーブプロセッサの上流のスレーブプロセッサに転送する、ように更に構成される
［１７］の集積回路。
［１９］前記マスタープロセッサ及び前記パイプライン型スレーブプロセッサは、少なくともビデオデータ処理又は画像のレンダリングのいずれか一つのために適合される
［１１］の集積回路。
［２０］前記集積回路は、携帯電話，ビデオゲーム機器，パーソナルデジタルアシスタント（ＰＤＡ），ラップトップコンピュータ，及びオーディオ／ビデオ機能デバイスからなるグループのうちから選択される無線通信装置の一部である
［１１］の集積回路。
［２１］最も外側のスレーブプロセッサと、宛先のスレーブプロセッサと、宛先でないスレーブプロセッサと、を含む複数のパイプライン型スレーブプロセッサと、
ヘッダーブロックとペイロードブロックとを含むパススルーコマンドを生成し、前記ヘッダーブロックは前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて符号化され、前記宛先でないスレーブプロセッサは、前記パススルーコマンドを、再符号化することなしに前記パイプライン型のスレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ転送するように構成され；
前記宛先のスレーブプロセッサのために、前記宛先のスレーブプロセッサにより理解されるコンピュータ言語を用いて符号化される少なくとも一つの命令を生成し、前記宛先のスレーブプロセッサは前記少なくとも一つ１つの命令を実行するように構成され；
前記ペイロードブロック内に前記少なくとも一つの命令を含め；
前記パススルーコマンドを、前記最も外側のスレーブプロセッサに送信する；
ように構成される、前記最も外側のスレーブプロセッサに接続されるマスタープロセッサとを具備する
マルチプロセッサシステム。
［２２］前記マスタープロセッサは、前記パススルーコマンドを特定する情報、及びデコードすることなく前記パススルーコマンドを前記宛先のスレーブプロセッサへ転送する要求を含むデータモジュールを生成し；前記ヘッダーブロックに前記データモジュールを含めるように、更に適合される
［２１］のマルチプロセッサシステム。
［２３］前記マスタープロセッサは、前記宛先のスレーブを特定する情報を生成し；前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語で前記データモジュールを符号化し；前記ヘッダーブロックに前記データモジュールを含める、ように更に適合される
［２１］のマルチプロセッサシステム。
［２４］前記マスタープロセッサは、前記ペイロードブロックのビット長を特定する情報を含むデータモジュールを生成し；前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて前記データモジュールを符号化し；前記ヘッダーブロックに前記データモジュールを含める、ように更に適合される
［２１］のマルチプロセッサシステム。
［２５］前記マスタープロセッサは、前記パススルーコマンドを前記最も外側のスレーブプロセッサに転送する
［２１］のマルチプロセッサシステム。
［２６］前記宛先でないスレーブプロセッサは、前記宛先でないスレーブプロセッサの入力バッファから前記宛先でないスレーブプロセッサの出力バッファへ前記パススルーコマンドをコピーする
［２１］のマルチプロセッサシステム。
［２７］前記宛先のスレーブプロセッサは、前記パススルーコマンドの受信を知らせるように更に適合される
［２１］のマルチプロセッサシステム。
［２８］前記宛先のスレーブプロセッサは、前記マスタープロセッサにより理解されるコンピュータ言語を用いて事前に決定されるメッセージを生成し；返答パススルーコマンドの前記ペイロードブロックに前記事前に決定されるメッセージを含め；前記返答パススルーコマンドの前記ヘッダーブロック内で前記事前に決定されるメッセージを前記マスタープロセッサにアドレス指定し；前記返答パススルーコマンドを前記上流のスレーブプロセッサに転送する、ように更に適合される
［２７］のマルチプロセッサシステム。
［２９］前記マルチプロセッサシステムは、少なくともビデオデータ処理又は画像のレンダリングのいずれか一つを行う
［２１］のマルチプロセッサシステム。
［３０］前記マルチプロセッサシステムは、携帯電話，ビデオゲーム機器，パーソナルデジタルアシスタント（ＰＤＡ），ラップトップコンピュータ，及びオーディオ／ビデオ機能デバイスからなるグループのうちから選択される無線通信装置の一部である
［２１］のマルチプロセッサシステム。
［３１］マスタープロセッサとパイプライン型スレーブプロセッサとを有するマルチプロセッサシステムであって、前記マルチプロセッサシステムは、
ペイロードブロックと前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて符号化されたヘッダーブロックとを含むパススルーコマンドを生成し，前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサのために、前記宛先のスレーブプロセッサにより理解されるコンピュータ言語を用いて符号化される少なくとも一つの命令を生成し，前記少なくとも一つの命令を前記ペイロードブロックに含め，前記パススルーコマンドを、前記マスタープロセッサに接続される前記スレーブプロセッサの一つへ送信するための第１手段と；
前記パススルーコマンドを、再符号化することなしに、前記パイプライン型スレーブプロセッサの宛先でないスレーブプロセッサから前記パイプライン型のスレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ転送し，前記宛先のスレーブプロセッサにおいて前記少なくとも一つの命令を実行するための第２手段
を具備するマルチプロセッサシステム。
［３２］前記第１手段は、前記マスタープロセッサにより実行されるコンピュータプログラムである
［３１］のマルチプロセッサシステム。
［３３］前記第２手段は、前記パイプライン型スレーブプロセッサにより実行されるコンピュータプログラムである
［３１］のマルチプロセッサシステム。
［３４］前記第１手段は、前記パススルーコマンドを特定する情報、及びデコードすることなく前記パススルーコマンドを前記宛先のスレーブプロセッサへ転送する要求を含むデータモジュールを生成し；前記ヘッダーブロックに前記データモジュールを含めるための手段を含む
［３１］のマルチプロセッサシステム。
［３５］前記第１手段は、前記宛先のスレーブプロセッサを特定する情報を含むデータモジュールを生成し；前記スレーブプロセッサにより理解されるコンピュータ言語で前記データモジュールを符号化し；前記ヘッダーブロックにデータモジュールに含めるための手段を含む
［３１］のマルチプロセッサシステム。
［３６］前記第１手段は、前記ペイロードブロックのビット長を特定する情報を含むデータモジュールを生成し；前記スレーブプロセッサにより理解されるコンピュータ言語を用いて記データモジュールを符号化し；前記ヘッダーブロックに前記データモジュールを含めるための手段を含む
［３１］のマルチプロセッサシステム。
［３７］前記第２手段は、前記パススルーコマンドの受信を知らせるための手段、を含む
［３１］のマルチプロセッサシステム。
［３８］前記マルチプロセッサシステムは、少なくともビデオデータ処理又は画像のレンダリングのいずれか一つを行う
［３１］のマルチプロセッサシステム。
［３９］前記マルチプロセッサシステムは、携帯電話，ビデオゲーム機器，パーソナルデジタルアシスタント（ＰＤＡ），ラップトップコンピュータ，及びオーディオ／ビデオ機能デバイスからなるグループのうちから選択される無線通信装置の一部である
［３１］のマルチプロセッサシステム。
［４０］マスタープロセッサとパイプライン型スレーブプロセッサとを有するマルチプロセッサシステムであって、前記マルチプロセッサシステムは、
前記パイプライン型スレーブプロセッサにより理解される符号を用いてパススルーコマンドを生成し，前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサにより理解される符号で少なくとも一つの命令を生成するための第１手段と；
前記パススルーコマンドを、再符号化することなしに、前記宛先のスレーブプロセッサに転送するための第２手段
を具備するマルチプロセッサシステム。
［４１］前記第１手段は、前記マスタープロセッサにより実行されるコンピュータプログラムである
［４０］のマルチプロセッサシステム。
［４２］前記第２手段は、前記パイプライン型スレーブプロセッサにより実行されるコンピュータプログラムである
［４０］のマルチプロセッサシステム。
［４３］前記パススルーコマンドは、前記パススルーコマンドの前記宛先のスレーブプロセッサへの転送を指示する命令を含む
［４０］のマルチプロセッサシステム。
［４４］前記宛先のスレーブプロセッサは、前記少なくとも一つの命令を実行し、前記パススルーコマンドの転送を停止する
［４０］のマルチプロセッサシステム。
［４５］前記宛先のスレーブプロセッサは、前記パイプライン型スレーブプロセッサにより理解される符号を用いて前記第１手段にアドレス指定され事前に決定される応答メッセージを生成する
［４０］のマルチプロセッサシステム。
［４６］マスタープロセッサとパイプライン型スレーブプロセッサとを含むマルチプロセッサシステムに、
前記マスタープロセッサにおいて：ヘッダーブロックとペイロードブロックとを含み、前記ヘッダーブロックは前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて符号化されたパススルーコマンドを生成させ，前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサのために、前記宛先のスレーブプロセッサにより理解されるコンピュータ言語を用いて符号化される少なくとも一つの命令を生成させ，前記少なくとも一つの命令を前記ペイロードブロックに含めさせ，前記パススルーコマンドを、前記マスタープロセッサに接続されるスレーブプロセッサへ送信させ；
前記パイプライン型スレーブプロセッサの宛先でないスレーブプロセッサにおいて：前記パススルーコマンドを、再符号化することなしに、前記パイプライン型スレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ転送させ； 
前記宛先のスレーブプロセッサにおいて：前記少なくとも一つの命令を実行させる
ための命令を有するコンピュータ読取可能媒体を含むコンピュータプログラムプロダクト。
［４７］前記マスタープロセッサにおいて、前記パススルーコマンドを特定する情報、及びデコードすることなく、前記パススルーコマンドを前記宛先のスレーブプロセッサへ転送する要求を含むデータモジュールを生成すること；及び前記ヘッダーブロックに前記データモジュールを含めることにより、前記パススルーコマンドが生成される
［４６］のコンピュータプログラムプロダクト。
［４８］前記マスタープロセッサにおいて、前記宛先のスレーブプロセッサを特定する情報を含むデータモジュールを生成すること；前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語で前記データモジュールを符号化すること；及び前記ヘッダーブロックに前記データモジュールを含めることにより、前記パススルーコマンドが生成される
［４６］のコンピュータプログラムプロダクト。
［４９］前記マスタープロセッサにおいて、前記ペイロードブロックのビット長を特定する情報を含むデータモジュールを生成すること；前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて前記データモジュールを符号化すること；及び前記ヘッダーブロックに前記データモジュールを含めることにより、前記パススルーコマンドが生成される
［４６］のコンピュータプログラムプロダクト。
［５０］前記マスタープロセッサにおいて、前記パススルーコマンドを前記パイプライン型スレーブプロセッサのうちの最も外側のスレーブプロセッサに転送することにより、前記パススルーコマンドが送信される
［４６］のコンピュータプログラムプロダクト。
［５１］前記コンピュータ読取可能媒体は、前記宛先でないスレーブプロセッサに、前記宛先でないスレーブプロセッサの入力バッファから前記宛先でないスレーブプロセッサの出力バッファへ前記パススルーコマンドをコピーさせるための命令を更に有する
［４６］のコンピュータプログラムプロダクト。
［５２］前記コンピュータ読取可能媒体は、前記宛先のスレーブプロセッサに、前記パススルーコマンドの返答を知らせるための命令を更に有する
［４６］のコンピュータプログラムプロダクト。
［５３］前記コンピュータ読取可能媒体は、
前記宛先のスレーブプロセッサに：前記マスタープロセッサにより理解されるコンピュータ言語を用いて事前に決定されるメッセージを生成させ；返答パススルーコマンドの前記ペイロードブロック内に前記事前に決定されるメッセージを含めさせ；前記返答パススルーコマンドの前記ヘッダーブロック内で前記事前に決定されるメッセージを前記マスタープロセッサにアドレス指定させ；前記返答パススルーコマンドを前記パイプライン型スレーブプロセッサのうちの上流のスレーブプロセッサに転送させる、命令を更に有する
［５２］のコンピュータプログラムプロダクト。
［５４］前記マスタープロセッサ及びパイプライン型スレーブプロセッサは、携帯電話，ビデオゲーム機器，パーソナルデジタルアシスタント（ＰＤＡ），ラップトップコンピュータ，及びオーディオ／ビデオ機能デバイスからなるグループから選択される無線通信装置におけるビデオデータ処理又は画像のレンダリングの少なくとも一つのために適合される
［４６］のコンピュータプログラムプロダクト。
［５５］マスタープロセッサとパイプライン型スレーブプロセッサとを含むマルチプロセッサシステムに、
前記マスタープロセッサにおいて：前記パイプライン型スレーブプロセッサにより理解される符号を用いてパススルーコマンドを生成させ、前記パススルーコマンドは、前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサにより理解される符号での少なくとも一つの命令を含み；
前記パイプライン型スレーブプロセッサのうちの宛先でないスレーブプロセッサにおいて：前記パススルーコマンドを、再符号化することなしに、前記パススルーコマンドが前記宛先のスレーブプロセッサに届くまで、前記パイプライン型スレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ転送させる
ための命令を有するコンピュータ読取可能媒体を含むコンピュータプログラムプロダクト。
［５６］マスタープロセッサとパイプライン型スレーブプロセッサとを有するマルチプロセッサシステムにおいて、スレーブプロセッサへの命令伝達のための方法であって、前記方法は、
前記マスタープロセッサにおいて：ヘッダーブロックとペイロードブロックとを含むパススルーコマンドを生成し、前記ヘッダーブロックは前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて符号化され；前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサのために、前記宛先のスレーブプロセッサにより理解されるコンピュータ言語を用いて符号化される少なくとも一つの命令を生成し；前記ペイロードブロックに前記少なくとも一つの命令を含め；前記パススルーコマンドを、前記マスタープロセッサとの接続に適合された前記パイプライン型スレーブプロセッサのうちのスレーブプロセッサに送信し；
宛先でないスレーブプロセッサにおいて：前記パススルーコマンドを、デコードすることなく前記パイプライン型スレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ転送し、
前記宛先のスレーブプロセッサにおいて：前記少なくとも一つの命令を実行する
ことを具備する方法。
［５７］前記パススルーコマンドを生成するステップは：前記パススルーコマンドを特定する情報、及びデコードすることなく、前記パススルーコマンドを前記宛先のスレーブプロセッサへ転送する要求を含むデータモジュールを生成すること；及び前記ヘッダーブロックに前記データモジュールを含めること、を具備する
［５６］の方法。
［５８］前記パススルーコマンドを生成するステップは：前記宛先のスレーブプロセッサを特定する情報を含むデータモジュールを生成すること；前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語で前記データモジュールを符号化すること；及び前記ヘッダーブロックに前記データモジュールを含めること、を具備する
［５６］の方法。
［５９］前記パススルーコマンドを生成するステップは：前記ペイロードブロックのビット長を特定する情報を含むデータモジュールを生成すること；前記パイプライン型スレーブプロセッサにより理解されるコンピュータ言語を用いて前記データモジュールを符号化すること；及び前記ヘッダーブロックに前記データモジュールを含めること、を具備する
［５６］の方法。
［６０］前記パススルーコマンドを送信するステップは：前記パススルーコマンドを、前記パイプライン型スレーブプロセッサのうちの最も外側のスレーブプロセッサに転送すること、を更に具備する
［５６］の方法。
［６１］前記宛先でないスレーブプロセッサにおいて、前記宛先でないスレーブプロセッサの入力バッファから前記宛先でないスレーブプロセッサの出力バッファへ前記パススルーコマンドをコピーすること、を更に具備する
［５６］の方法。
［６２］前記宛先のスレーブプロセッサにおいて、前記パススルーコマンドの受信を知らせること、を更に具備する
［５６］の方法。
［６３］前記宛先のスレーブプロセッサにおいて、前記マスタープロセッサにより理解されるコンピュータ言語を用いて事前に決定されるメッセージを生成すること；返答パススルーコマンドの前記ペイロードブロックに前記事前に決定されるメッセージを含めること；前記返答パススルーコマンドの前記ヘッダーブロック内で前記事前に決定されるメッセージをマスタープロセッサにアドレス指定すること；前記返答パススルーコマンドを前記パイプライン型スレーブプロセッサのうちの上流のスレーブプロセッサに転送すること、を更に具備する
［６２］の方法。
［６４］前記マスタープロセッサ及びスレーブプロセッサは、少なくともビデオデータ処理又は画像のレンダリングのいずれか一つのために適合される
［５６］の方法。
［６５］［５６］の方法を実行するためにマスタープロセッサにより制御される前記マスタープロセッサ及びスレーブプロセッサを具備する無線装置であって、前記無線装置は、携帯電話，ビデオゲーム機器，パーソナルデジタルアシスタント（ＰＤＡ），ラップトップコンピュータ，及びオーディオ／ビデオ機能デバイスからなるグループから選択されるものである、無線装置。
［６６］マスタープロセッサとパイプライン型スレーブプロセッサとを有するマルチプロセッサシステムにおいて、スレーブプロセッサへの命令伝達のための方法であって、前記方法は、
前記マスタープロセッサにおいて：前記パイプライン型スレーブプロセッサにより理解される符号を用いてパススルーコマンドを生成し，前記パススルーコマンドは、前記パイプライン型スレーブプロセッサのうちの宛先のスレーブプロセッサにより理解される符号での少なくとも一つの命令を少なくとも含み；
前記パイプライン型のうちの宛先のスレーブプロセッサにおいて：前記パススルーコマンドを、再符号化することなしに、前記パススルーコマンドが前記宛先のスレーブプロセッサに届くまで、前記パイプライン型スレーブプロセッサのうちの隣接する下流のスレーブプロセッサへ転送する
ことを具備する方法。
［６７］前記宛先のスレーブプロセッサにおいて、前記少なくとも一つの命令を実行すること；前記パススルーコマンドの転送を終了すること、を更に具備する
［６６］の方法。
［６８］前記宛先のスレーブプロセッサにおいて：前記パイプライン型スレーブプロセッサにより理解される符号を用いて、前記マスタープロセッサにアドレスが指定された、事前に決定される返答メッセージを生成し；
前記スレーブプロセッサにおいて：前記返答メッセージを、前記返答メッセージが前記マスタープロセッサに届くまで、再符号化することなく、前記パイプライン型スレーブプロセッサのうちの隣接する上流のスレーブプロセッサへ転送すること、を更に具備する
［６６］の方法。
［６９］［６６］の方法を実行するためにマスタープロセッサにより制御される前記マスタープロセッサ及びスレーブプロセッサを具備する無線装置であって、前記無線装置は、携帯電話，ビデオゲーム機器，パーソナルデジタルアシスタント（ＰＤＡ），ラップトップコンピュータ，及びオーディオ／ビデオ機能デバイスからなるグループから選択されるものである、無線装置。
【図１】
0005547056.tif 000002
【図２】
0005547056.tif 000003
【図３】
0005547056.tif 000004