(57)【特許請求の範囲】
【請求項１】
入力用ポートとして機能する第１の配線と、
出力用ポートとして機能する第２の配線と、
前記第１の配線と電気的に接続する第１のテストパッドと、
前記第２の配線と電気的に接続する第２のテストパッドと、
前記第１のテストパッドと前記第２のテストパッドとを電気的に接続する相変化メモリと、を半導体集積回路内に有し、
前記第１の配線からの電流は、前記第１のテストパッド、前記相変化メモリ、前記第２のテストパッド、前記第２の配線を順に流れ、
前記半導体集積回路を動作させ、前記第１の配線から前記第１のテストパッドを介して前記相変化メモリに一定以上の電流が流れた場合は、前記一定以上の電流により前記相変化メモリは絶縁化されることを特徴とする半導体集積回路。
【請求項２】
請求項１において、
第１の電源配線と第２の電源配線とを有し、
前記第１の電源配線及び前記第２の電源配線は第１の方向に延びており、
前記第１の配線、前記第１のテストパッド、前記第２のテストパッド及び前記第２の配線を結ぶ直線は、前記第１の方向と交わる第２の方向に延びることを特徴とする半導体集積回路。
【請求項３】
請求項１において、
第１の電源配線と第２の電源配線とを有し、
前記第１の電源配線及び前記第２の電源配線は第１の方向に延びており、
前記第１の配線及び前記第２の配線は前記第１の方向に延びており、
前記第１のテストパッド及び前記第２のテストパッドを結ぶ直線は、前記第１の方向と交わる第２の方向に延びることを特徴とする半導体集積回路。
【請求項４】
請求項１において、
第１の電源配線と第２の電源配線とを有し、
前記第１の電源配線及び前記第２の電源配線は第１の方向に延びており、
前記第１の配線及び前記第２の配線は、前記第１の方向と交わる第２の方向に延びており、
前記第１のテストパッド及び前記第２のテストパッドを結ぶ直線は、前記第１の方向に延びることを特徴とする半導体集積回路。
【請求項５】
入力用ポートとして機能する第１の配線と、
出力用ポートとして機能する第２の配線と、
前記第１の配線と電気的に接続する第１のテストパッドと、
前記第２の配線と電気的に接続する第２のテストパッドと、
前記第１のテストパッドと前記第２のテストパッドとを電気的に接続し、幅の細い部分と太い部分とを有する第３の配線と、を半導体集積回路内に有し、
前記第１の配線からの電流は、前記第１のテストパッド、前記第３の配線、前記第２のテストパッド、前記第２の配線を順に流れ、
前記半導体集積回路を動作させ、前記第１の配線から前記第１のテストパッドを介して前記第３の配線に過電流が流れた場合は、前記過電流により前記第３の配線は電気的に切断され、
第１の電源配線と第２の電源配線とを有し、
前記第１の電源配線及び前記第２の電源配線は第１の方向に延びており、
前記第１の配線及び前記第２の配線は前記第１の方向に延びており、
前記第１のテストパッド及び前記第２のテストパッドを結ぶ直線は、前記第１の方向と交わる第２の方向に延びることを特徴とする半導体集積回路。
【請求項６】
入力用ポートとして機能する第１の配線と、
出力用ポートとして機能する第２の配線と、
前記第１の配線と電気的に接続する第１のテストパッドと、
前記第２の配線と電気的に接続する第２のテストパッドと、
前記第１のテストパッドと前記第２のテストパッドとを電気的に接続し、幅の細い部分と太い部分とを有する第３の配線と、を半導体集積回路内に有し、
前記第１の配線からの電流は、前記第１のテストパッド、前記第３の配線、前記第２のテストパッド、前記第２の配線を順に流れ、
前記半導体集積回路を動作させ、前記第１の配線から前記第１のテストパッドを介して前記第３の配線に過電流が流れた場合は、前記過電流により前記第３の配線は電気的に切断され、
第１の電源配線と第２の電源配線とを有し、
前記第１の電源配線及び前記第２の電源配線は第１の方向に延びており、
前記第１の配線及び前記第２の配線は、前記第１の方向と交わる第２の方向に延びており、
前記第１のテストパッド及び前記第２のテストパッドを結ぶ直線は、前記第１の方向に延びることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の回路試験を行うスタンダードセルの構成に関する。
【背景技術】
【０００２】
近年、様々な電子機器において多機能化が求められている。それに伴い、電子機器を動
作させる回路にはより多くの機能が求められ、回路の規模が大きくなっている。従来、大
規模な回路を容易に作製するために、機能別にセル（スタンダードセル）を作り分け、個
々のセルを自動レイアウトによって配置し、セル間を配線で接続する方法が用いられてい
る。例えば、ＮＡＮＤ回路、フリップフロップ回路、バーファー回路等をそれぞれスタン
ダードセルとし、自動配置配線ツールを用いてそれぞれのスタンダードセルを適当な位置
に配置し、それぞれを配線で接続することにより大規模な回路を作製する。
【０００３】
回路の規模が大きくなるにつれて、回路内で不良箇所の発生する割合も高くなるため、
精度良く容易に不良箇所を検出する方法が求められている。そこで、回路の不良検査方法
として、例えば、電圧検出用のパッドを含むスタンダードセルを自動配置することにより
、回路上の任意のノード電位の検出をより容易に行う方法が提案されている（特許文献１
）。
【０００４】
しかしながら、回路の不良検査を行うにあたり、電圧だけでなく電流を測定する必要が
ある。回路内に電流のリーク箇所がある場合、回路の信頼性に影響を与える可能性がある
。また、リークなどの原因で回路に必要以上に大きな電流が流れる場合には、回路の発熱
や損傷、消費電力の増加等が生じる可能性がある。よって、回路内の消費電流の多い領域
あるいは配線を特定し、回路の修正を行う必要がある。特に、ＲＦＩＤチップ開発におい
ては、消費電力が通信距離に関係するため、電流の流れを細かく検出して、消費電流の多
い箇所（不良箇所）を発見して消費電力を抑える必要がある。
【０００５】
そこで、半導体装置の回路上の特定のノードの電流を測定する方法として、レイアウト
の配線領域のうち配線等がない空き領域に２つ以上のテストパッドをパッド間が接触しな
いように手動で設ける方法が提案されている。当該２つのテストパッドにそれぞれ電流測
定器の針を当て、２つのテストパッド間に電流のパスを作ることで、半導体装置の回路上
に流れる電流を測定することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平２−１９１３５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、２つ以上のテストパッドをパッド間が接触しないように手動で設ける方
法の場合、回路内に数多くある信号線のなかから過電流の生じる信号線をあらかじめ予想
して設計する必要がある。レイアウト作成時や回路動作前に、数ある配線の中から該信号
線を選択する（あるいは不良箇所を特定する）のはきわめて難しく、配線の選択を間違え
ると、測定する必要のない信号線の測定を行うという無駄が生じる。それにより、製品開
発の遅れや製品単価の上昇へとつながってしまう。
【０００８】
また、信号を測定するテストパッドはレイアウトパターン作成後に、配線領域の空き領
域に手動で設ける必要があるため、レイアウト時間を増加させるだけでなく、作業による
論理誤りやレイアウトの誤りを招く可能性があった。
【０００９】
また、配線密度が小さく、テストパッドを設けることができる空き領域は回路内に点在
するため、テストパッドは回路のさまざまな場所に散らばる。このため、測定をする際に
、測定を行いたいパッドを探す作業や信号線をたどる作業が必要となり、測定作業がより
複雑なものになってしまう。また、テストパッドを設けるスペースがレイアウト上に設け
られない場合には、配線を大きく引き回し、調べたい回路部分から遠く離れた場所にテス
トパッドを設けなくてはならない。これにより、配線負荷の増大や寄生容量の増加が生じ
、回路内の信号の減衰や消費電力の増大につながる。さらに、配線を長く引き回すことに
よって、ノイズを拾いやすくなる可能性がある。
【００１０】
上記の実情を鑑み、設計する回路の中で電流の多く流れる信号線を容易に見つけ出すこ
とができ、容易にその部分の電流を測定できるスタンダードセルを提供することを課題と
する。さらに、テストパッドの追加や削除を容易に行うことができるレイアウト法および
測定法を提供することを課題とする。また、テストパッドを追加することによって必要以
上に配線を長く引き回すことなく、回路が安定動作するようなレイアウト法を提供するこ
とを課題とする。
【課題を解決するための手段】
【００１１】
本発明は、電流検出用テストパッドを少なくとも２つ有するスタンダードセルを自動レ
イアウト方式で配置することを特徴とする。そして、２つのテストパッド間は配線により
接続され、該配線を切断することにより該２つのテストパッドを電流測定用テストパッド
として利用する。なお、本発明において、スタンダードセル内の２つのテストパッドは、
過電流が流れることにより電流の流れる経路が遮断される配線によって電気的に接続され
る構成としてもよい。また、本発明において、２つのテストパッド間はメモリ又はアナロ
グスイッチを介して接続される構成としてもよい。
【００１２】
本発明の半導体集積回路は、複数のスタンダードセルが自動レイアウト方式で配置され
た半導体集積回路において、第１の前記スタンダードセルは、少なくとも２つのテストパ
ッドと、第１の前記テストパッドと電気的に接続する第１の配線と、第２の前記テストパ
ッドと電気的に接続する第２の配線と、を有し、前記第１のテストパッド及び前記第２の
テストパッドは、第３の配線を介して電気的に接続され、前記第１のテストパッドと第２
の前記スタンダードセルは、前記第１の配線を介して電気的に接続され、前記第２のテス
トパッドと第３の前記スタンダードセルは、前記第２の配線を介して電気的に接続されて
いることを特徴とする。
【００１３】
本発明の半導体集積回路は、複数のスタンダードセルが自動レイアウト方式で配置され
た半導体集積回路において、第１の前記スタンダードセルは、少なくとも２つのテストパ
ッドと、第１の前記テストパッドと電気的に接続する第１の配線と、第２の前記テストパ
ッドと電気的に接続する第２の配線と、を有し、前記第１のテストパッド及び前記第２の
テストパッドは、メモリ又はアナログスイッチを介して電気的に接続され、前記第１のテ
ストパッドと第２の前記スタンダードセルは、前記第１の配線を介して電気的に接続され
、前記第２のテストパッドと第３の前記スタンダードセルは、前記第２の配線を介して電
気的に接続されていることを特徴とする。
【００１４】
本発明の半導体集積回路において、複数のスタンダードセルが自動レイアウト方式で配
置された半導体集積回路において、第１の前記スタンダードセルは、少なくとも２つのテ
ストパッドと、第１の前記テストパッドと電気的に接続する第１の配線と、第２の前記テ
ストパッドと電気的に接続する第２の配線と、を有し、前記第１のテストパッド及び前記
第２のテストパッドは、過電流が流れることにより電流の流れる経路が遮断される第３の
配線を介して電気的に接続され、前記第１のテストパッドと第２の前記スタンダードセル
は、前記第１の配線を介して電気的に接続され、前記第２のテストパッドと第３の前記ス
タンダードセルは、前記第２の配線を介して電気的に接続されていることを特徴とする。
【００１５】
本発明の半導体集積回路は、複数のスタンダードセルが自動レイアウト方式で配置され
た半導体集積回路において、第１の前記スタンダードセルは、少なくとも２つのテストパ
ッドと、第１の前記テストパッドと電気的に接続する第１の配線と、第２の前記テストパ
ッドと電気的に接続する第２の配線と、を有し、前記第１のテストパッド及び前記第２の
テストパッドは、幅が均一ではない第３の配線を介して電気的に接続され、前記第１のテ
ストパッドと第２の前記スタンダードセルは、前記第１の配線を介して電気的に接続され
、前記第２のテストパッドと第３の前記スタンダードセルは、前記第２の配線を介して電
気的に接続されていることを特徴とする。
【００１６】
本発明の半導体集積回路において、前記第３の配線は部分的に抵抗が異なることを特徴
とする。
【００１７】
本発明の半導体集積回路の検査方法は、複数のスタンダードセルを自動レイアウト方式
で配置する半導体集積回路の検査方法において、第１の前記スタンダードセルは、少なく
とも２つのテストパッドと、第１の前記テストパッドと電気的に接続する第１の配線と、
第２の前記テストパッドと電気的に接続する第２の配線と、前記第１のテストパッド及び
前記第２のテストパッドを電気的に接続する第３の配線と、を有し、前記第１のテストパ
ッドと第２の前記スタンダードセルとは前記第１の配線を介して電気的に接続し、前記第
２のテストパッドと第３の前記スタンダードセルとは前記第２の配線を介して電気的に接
続するように、自動レイアウト方式により前記複数のスタンダードセルを配置し、前記第
３の配線を切断し、前記第１のテストパッド及び前記第２のテストパッドに電流測定用端
子を接触させることにより、前記第１のテストパッド及び前記第２のテストパッド間に流
れる電流を測定することを特徴とする。
【００１８】
本発明の半導体集積回路の検査方法において、前記第３の配線は、レーザによって切断
されることを特徴とする。
【００１９】
本発明の半導体集積回路の検査方法において、前記第３の配線は、過電流が流れること
により切断されることを特徴とする。
【発明の効果】
【００２０】
本発明により、設計する回路の中で電流の多く流れる信号線を容易に見つけ出すことが
でき、容易にその部分の電流を測定することが可能となる。さらに、テストパッドの追加
や削除を容易に行うことが可能となる。また、テストパッドを追加することによって必要
以上に配線を長く引き回すことがなく、回路を安定に動作させることが可能である。
【図面の簡単な説明】
【００２１】
【図１】本発明のスタンダードセルの構成を示す図。
【図２】本発明のスタンダードセルの構成を示す図。
【図３】本発明のスタンダードセルの構成を示す図。
【図４】本発明のスタンダードセルの構成を示す図。
【図５】本発明のスタンダードセルの構成を示す図。
【図６】本発明のスタンダードセルの構成を示す図。
【図７】本発明のスタンダードセルの構成を示す図。
【図８】本発明のスタンダードセルの構成を示す図。
【図９】本発明のスタンダードセルの構成を示す図。
【図１０】半導体装置の使用形態の一例を示す図。
【発明を実施するための形態】
【００２２】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示
す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発
明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。また、本
発明において、接続されているとは電気的に接続されていることと同義である。したがっ
て、間に別の素子などが配置されていてもよい。また、実施の形態１〜７は自由に組み合
わせて用いることができる。
【００２３】
（実施の形態１）
本実施の形態では、本発明の半導体装置のレイアウト設計手法について図を用いて説明
する。本実施の形態で示すスタンダードセルの１つは、少なくとも２つのテストパッドを
有する。なお、スタンダードセルとは、回路の最小の構成単位である。
【００２４】
図１に、本実施の形態のスタンダードセルの模式図を示す。図１のスタンダードセル１
０８は、ＶＤＤ用電源ライン１０１、ＧＮＤ用電源ライン１０２、テストパッド１０３〜
１０４、及び配線１０５〜１０７を有している。なお、ＶＤＤ用電源ライン１０１、ＧＮ
Ｄ用電源ライン１０２、テストパッド１０３〜１０４、及び配線１０５〜１０７は導電性
の材料で形成されている。また、テストパッド１０３とテストパッド１０４とは配線１０
５によって電気的に接続されている。また、配線１０６はテストパッド１０３と接続し、
配線１０７はテストパッド１０４と接続する。ここで、配線１０６は入力用ポートとして
機能し、配線１０７は出力用ポートとして機能する。入力用ポートおよび出力用ポートを
介して他のスタンダードセルや回路ブロックとの信号のやり取りを行うことができる。本
実施の形態では、配線１０５〜１０７、テストパッド１０３、１０４を同一直線上に設け
ているため、テストパッド用のスタンダードセルの幅を小さくすることができる。スタン
ダードセルの幅を小さくすることで、回路面積の縮小ができ、消費電力の削減を行うこと
ができる。
【００２５】
そして、スタンダードセル１０８を回路の構成単位として、他のスタンダードセル（例
えば、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、フリップフロップ回路等）とともに
自動レイアウトにて配置することで所望の機能を有する半導体集積回路を得ることができ
る。つまり、図１の配線１０６、１０７は他のスタンダードセルとそれぞれ接続されてお
り、テストパッド１０３、１０４それぞれは配線１０６、１０７を介して他のスタンダー
ドセルと電気的に接続されている。
【００２６】
次に、自動レイアウトで所望の回路を構成した後、テストパッド１０３、１０４を用い
て特定の端子の電流を測定する方法について説明する。なお、スタンダードセルは、テス
トパッド１０３、１０４が配線１０５で接続されている状態では、入力用ポート１０６か
ら流れこんだ電流は、テストパッド１０３、配線１０５、テストパッド１０４を通して出
力用ポート１０７に流れる。ここで、テストパッド１０３又はテストパッド１０４を電圧
測定用のテストパッドとして用いて任意の端子の電圧を測定して、電流を測定したい端子
の特定を行ってもよい。
【００２７】
そして、電流を測定したい端子に対応するテストパッド（ここでは、テストパッド１０
３、１０４とする（図１））を選択し、２つのテストパッドを接続する配線（ここでは、
配線１０５に相当する（図１））を、レーザー等を用いて切断する。これにより、２つの
テストパッド１０３、１０４の間は絶縁化される。そして、絶縁された２つのテストパッ
ド１０３、１０４それぞれに電流測定器の針を当てて電流を測定して不良箇所を特定する
。
【００２８】
また、本実施の形態において、スタンダードセルの配置領域外である配線領域などの狭
く、配線の密に並んだ領域にテストパッドを設ける必要がないため、テストパッドを設け
るためのレイアウト修正を大規模に行う必要がなく、レイアウト修正時のレイアウトミス
を防ぐことができる。さらに、レイアウト修正のために費やす時間も少なくできる。さら
に、テストパッドを含むスタンダードセルを他のスタンダードセルと同じ領域内に配置す
ることができるため、テストパッドの配置面積を大きくとることが可能となる。よって電
流測定器の針を当てる作業がより簡単なものになる。また測定する信号線以外の配線がテ
ストパッドよりも遠い場所にあるため、電流測定器の針をあてる作業が失敗したときなど
に、他の配線にダメージを与える可能性を低くすることができる。
【００２９】
また、本実施の形態において、２つのテストパッドを有するスタンダードセルを自動レ
イアウトで配置した後、２つのテストパッド間を接続する配線を切断することでテストパ
ッド間を絶縁状態としている。従って、チップ毎にそれぞれ電流測定端子を容易に変える
ことができる。本実施の形態のスタンダードセルを用いることで、チップ毎に電流測定を
行う端子が変化した場合でもマスク変更を行う必要がないため、低コストな半導体装置を
作製することが可能である。また、２つのテストパッド間の配線を切断する前の状態では
、電圧測定を行うことが可能であり、テストパッドを２つ有することで一方のテストパッ
ドが測定不能になった場合には他方のテストパッドで測定可能であり、繰り返し試験への
耐性を向上させることが可能である。
【００３０】
また、本実施の形態において、他の回路ブロックや、スタンダードセルの近くに電流測
定用のテストパッドを設けることができるため、信号が生成された直後の場所で電流測定
が行うことができる。また、引き回し配線が短くなるため、長い引き回しが原因の信号の
減衰などの影響を少なくできる。さらに、ノイズが乗る可能性を低く抑えることができる
ため、回路の動作をより安定したものにできる。長い引き回し配線が原因として起きる寄
生容量の増加や、消費電流の増加を抑えることができる。
【００３１】
また、電流測定の必要がなくなり、テストパッドを削除する際の作業も容易である。具体
的には、スタンダードセル内にある２つのテストパッドを削除することで、本発明のスタ
ンダードセルは信号を伝送する機能を有するフィードセルになる。テストパッドの削除は
、マスク１枚の変更のみで対応できるため、削除する際のコストを低減することができる
。
【００３２】
（実施の形態２）
本実施の形態では、実施の形態１とは異なる構成のスタンダードセルについて説明する
。本実施の形態で示すスタンダードセルは、過電流が流れた際に、２つのテストパッド間
が絶縁化される構成を有する。
【００３３】
図２に、本実施の形態のスタンダードセルの模式図を示す。図２のスタンダードセル２
０８は、ＶＤＤ用電源ライン２０１、ＧＮＤ用電源ライン２０２、テストパッド２０３〜
２０４、及び配線２０５〜２０７を有している。なお、ＶＤＤ用電源ライン２０１、ＧＮ
Ｄ用電源ライン２０２、テストパッド２０３〜２０４、及び配線２０５〜２０７は導電性
の材料で形成されている。また、テストパッド２０３とテストパッド２０４とは配線２０
５によって電気的に接続されている。また、配線２０６はテストパッド２０３と接続し、
配線２０７はテストパッド２０４と接続する。ここで、配線２０６は入力用ポートとして
機能し、配線２０７は出力用ポートとして機能する。入力用ポートおよび出力用ポートを
介して他のスタンダードセルや回路ブロックとの信号のやり取りを行うことができる。本
実施の形態では、配線２０５〜２０７、テストパッド２０３、２０４を同一直線上に設け
ているため、テストパッド用のスタンダードセルの幅を小さくすることができる。スタン
ダードセルの幅を小さくすることで、回路面積の縮小ができ、消費電力の削減を行うこと
ができる。
【００３４】
本実施の形態では、配線２０５に基準よりも大きい電流（過電流）が流れた際に、テス
トパッド２０３とテストパッド２０４とが絶縁化される構成とする。そこで、本実施の形
態のテストパッドは、２つのテストパッド間を結ぶ配線２０５の幅が均一ではなく、部分
的に抵抗が異なる構成とする。
【００３５】
そして、スタンダードセル２０８を回路の構成単位として、他のスタンダードセル（例
えば、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、フリップフロップ回路等）とともに
自動レイアウトにて配置することで所望の機能を有する半導体集積回路を得ることができ
る。
【００３６】
次に、自動レイアウトで所望の回路を構成した後、テストパッド２０３、２０４を用い
て特定の端子の電流を測定する方法について説明する。なお、スタンダードセルは、テス
トパッド２０３、２０４が配線２０５で接続されている状態では、入力用ポート２０６か
ら流れこんだ電流は、テストパッド２０３、配線２０５、テストパッド２０４を通して出
力用ポート２０７に流れ、出力ポートから他のスタンダードセルに供給される。ここで、
テストパッド２０３又はテストパッド２０４を電圧測定用のテストパッドとして用いて任
意の端子の電圧を測定して、電流を測定したい端子の特定を行ってもよい。
【００３７】
ここで説明を簡単にするために、配線２０５を配線領域２０９、２１０、２１１とに分
けて説明する。ここで、配線領域２１１は、横幅と長さを配線領域２０９、２１０に比べ
て幅と長さを小さく形成する。つまり、配線領域２０９、２１０は、２１１に比べて幅を
広く形成しておく。これにより、配線領域２０９、２１０の部分の配線抵抗を配線領域２
１１の配線抵抗に比べて小さくすることができる。配線領域２１１部分が他の領域に比べ
て抵抗が高くなるため、そして、この配線部２１１に大きな電流が流れると、２１１が絶
縁化される。
【００３８】
なお、本実施の形態において配線２１１の材料及び大きさによって、配線２１１を切断
するために必要な電流値は変化する。配線を溶かすために必要な熱量は、配線の質量に比
例するため、配線部２１１の領域の質量が大きければ、配線２１１を溶かすために必要な
熱量も増えるためである。つまり、配線２１１の質量が増加するほどより大きな電流を流
さないと配線２１１は溶けず、２つのテストパッド２０３、２０４間は絶縁化されない。
本実施の形態では、この性質を利用することにより、配線２１１の大きさ、配線２１１に
流れる電流の最大値、該電流が流れる時間等を任意に設定することができる。
【００３９】
ここで、図２（Ｂ）を用いて、図２（Ａ）で示したスタンダードセルのテストパッド２
０３とテストパッド２０４間の絶縁化の方法について具体的な例を挙げて説明する。図２
（Ｂ）は、図２（Ａ）の配線２０５部分の傾斜図である。ここで、配線２０５としてアル
ミニウムを用いた場合について説明する。アルミニウムは、融点約６００℃、密度２．９
ｇ／ｃｍ３、比熱０．８８Ｊ／ｇ・Ｋである。本実施例では、配線領域２１１において、
厚さｄが７００ｎｍ、長さｌが２μｍ、幅ｖが２μｍのアルミニウムを用いた場合に、配
線２１１が断線されるまでの工程を説明する。ここで、配線２１１に電流１００μＡ、電
圧５Ｖが供給される場合を考える。なお、この値は、シュミレーション等を用いて、回路
に必要な電流値から適宜選択されるものである。
【００４０】
配線部２１１に流れる電流で発生するジュール熱は、５００×１０―６×ｔ（Ｊ）と表
される。ここで、ｔは電流を流す時間（単位は秒）である。一方、図２の領域のアルミニ
ウムを溶かすためには、アルミニウムの温度をアルミニウムの融点である６００度付近ま
で上げるためのジュール熱が必要となるが、そのジュール熱は４．２８７×１０―９（Ｊ
）である。以上のことから、１００μＡの電流を１０μｓ流すことで配線２１１の温度は
６００度以上になる。従って、１００μＡの電流を１０μｓ以上流すことで配線領域２１
１のアルミニウムが溶け出し、配線領域２１１の配線が切れ、配線領域２０９と配線領域
２１０の間は絶縁状態になる。
【００４１】
なお、ここでは、あらかじめ配線２１１の大きさ及び配線２１１に供給される電流、電
圧の最大値を設定し、配線２１１が切断されるまでに必要な時間を求めたが、この方法に
限定されるものではない。例えば、配線２１１に供給される電流、電圧の最大値及び切断
されるまでに必要な時間を設定し、それに基づいて配線２１１の大きさ（質量、厚さ、幅
、長さ等）を設定する方法としてもよい。
【００４２】
本実施の形態において、回路を動作させただけで過電流の流れる配線を切断できるため
、回路内の不良箇所を容易に検出することが可能である。測定時に、テストパッド毎に測
定して不良箇所を特定する作業が必要ないため、回路を検査に必要な時間が大幅に短縮で
きる。また、マスク変更や特別な手段を用いて２つのテストパッド間を接続する配線を切
断する作業が必要ないため、回路内の不良箇所の検出を容易に行うことができる。
【００４３】
また、本実施の形態において、スタンダードセルの配置領域外である配線領域などの狭
く、配線の密に並んだ領域にテストパッドを設ける必要がないため、テストパッドを設け
るためのレイアウト修正を大規模に行う必要がなく、レイアウト修正時のレイアウトミス
を防ぐことができる。さらに、レイアウト修正のために費やす時間も少なくできる。さら
に、テストパッドを含むスタンダードセルを他のスタンダードセルと同じ領域内に配置す
ることができるため、テストパッドの配置面積を大きくとることが可能となる。よって電
流測定器の針を当てる作業がより簡単なものになる。また測定する信号線以外の配線がテ
ストパッドよりも遠い場所にあるため、電流測定器の針をあてる作業が失敗したときなど
に、他の配線にダメージを与える可能性を低くすることができる。
【００４４】
また、本実施の形態において、２つのテストパッドを有するスタンダードセルを自動レ
イアウトで配置した後、２つのテストパッド間を接続する配線を切断することでテストパ
ッド間を絶縁状態としている。従って、チップ毎にそれぞれ電流測定端子を容易に変える
ことができる。本実施の形態のスタンダードセルを用いることで、チップ毎に電流測定を
行う端子が変化した場合でもマスク変更を行う必要がないため、低コストな半導体装置を
作製することが可能である。また、２つのテストパッド間の配線を切断する前の状態では
、電圧測定を行うことが可能であり、テストパッドを２つ有することで一方のテストパッ
ドが測定不能になった場合には他方のテストパッドで測定可能であり、繰り返し試験への
耐性を向上させることが可能である。
【００４５】
また、本実施の形態において、他の回路ブロックや、スタンダードセルの近くに電流測
定用のテストパッドを設けることができるため、信号が生成された直後の場所で電流測定
が行うことができる。また、引き回し配線が短くなるため、長い引き回しが原因の信号の
減衰などの影響を少なくできる。さらに、ノイズが乗る可能性を低く抑えることができる
ため、回路の動作をより安定したものにできる。長い引き回し配線が原因として起きる寄
生容量の増加や、消費電流の増加を抑えることができる。
【００４６】
また、電流測定の必要がなくなり、テストパッドを削除する際の作業も容易である。具体
的には、スタンダードセル内にある２つのテストパッドを削除することで、本発明のスタ
ンダードセルは信号を伝送する機能を有するフィードセルになる。テストパッドの削除は
、マスク１枚の変更のみで対応できるため、削除する際のコストを低減することができる
。
【００４７】
（実施の形態３）
本実施の形態において、２つのテストパッドを接続する配線としてメモリ素子を用いる
場合について説明する。
【００４８】
図３にメモリ素子を含むスタンダードセルの回路図を示す。図３に示すスタンダードセ
ル３０８は、ＶＤＤ用電源ライン３０１、ＧＮＤ用電源ライン３０２、テストパッド３０
３、３０４、メモリ素子３０５、電流入力用ポート３０６および電流出力用ポート３０７
を有する。
【００４９】
そして、スタンダードセル３０８を回路の構成単位として、他のスタンダードセル（例
えば、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、フリップフロップ回路等）とともに
自動レイアウトにて配置することで所望の機能を有する半導体集積回路を得ることができ
る。
【００５０】
本実施の形態において、メモリ素子３０５として、電流による発熱で状態が変化し、抵
抗が変化するメモリを用いる。そのようなメモリとして、例えば相変化メモリが挙げられ
る。相変化メモリは、回路に電流が多く流れた場合、メモリ素子にふくまれるヒーターが
熱を発生し、電流量が多い場合には発熱量が多くなり、相変化をする物質（Ｇｅ２Ｓｂ２
Ｔｅ５など）がアモルファス状態になり、電気抵抗が高くなり絶縁化される。本実施の形
態において、この変化を利用することで、２つのテストパッド３０３、３０４間を絶縁化
して電流測定を行うことができる。なお、もちろんメモリ３０５は相変化メモリに限られ
るものではない。電流が多く流れたところの素子のみ絶縁化を行い、２つのテストパッド
３０３、３０４の間を絶縁状態にすることができればどのようなものでもよい。例えば、
メモリとして、流れる電流量により抵抗が変化するＲＲＡＭを用いることもできる。
【００５１】
図３の回路動作について説明を行う。メモリ素子３０５は初期状態では導通している。
そのため、通常の回路として使用できる。この回路に大きな電流が流れた場合、メモリ素
子３０５が非導通になる。その際にスタンダードセル内に含まれる２つのテストパッド３
０３、３０４に電流測定器の針を当て、電流測定を行うことができる。
【００５２】
本実施の形態において、回路を動作させただけで過電流の流れる配線を切断できるため
、回路内の不良箇所を容易に検出することが可能である。測定時に、テストパッド毎に測
定して不良箇所を特定する作業が必要ないため、回路を検査に必要な時間が大幅に短縮で
きる。さらに、マスク変更や特別な手段を用いて２つのテストパッド間を接続する配線を
切断する作業が必要ないため、回路内の不良箇所の検出を容易に行うことができる。また
、可逆反応を用いたメモリを利用するため、一度絶縁状態になった配線を元の状態に戻す
ことも可能である。
【００５３】
また、本実施の形態において、スタンダードセルの配置領域外である配線領域などの狭
く、配線の密に並んだ領域にテストパッドを設ける必要がないため、テストパッドを設け
るためのレイアウト修正を大規模に行う必要がなく、レイアウト修正時のレイアウトミス
を防ぐことができる。さらに、レイアウト修正のために費やす時間も少なくできる。さら
に、テストパッドを含むスタンダードセルを他のスタンダードセルと同じ領域内に配置す
ることができるため、テストパッドの配置面積を大きくとることが可能となる。よって電
流測定器の針を当てる作業がより簡単なものになる。また測定する信号線以外の配線がテ
ストパッドよりも遠い場所にあるため、電流測定器の針をあてる作業が失敗したときなど
に、他の配線にダメージを与える可能性を低くすることができる。
【００５４】
また、本実施の形態において、２つのテストパッドを有するスタンダードセルを自動レ
イアウトで配置した後、２つのテストパッド間を接続する配線を切断することでテストパ
ッド間を絶縁状態としている。従って、チップ毎にそれぞれ電流測定端子を容易に変える
ことができる。本実施の形態のスタンダードセルを用いることで、チップ毎に電流測定を
行う端子が変化した場合でもマスク変更を行う必要がないため、低コストな半導体装置を
作製することが可能である。また、２つのテストパッド間の配線を切断する前の状態では
、電圧測定を行うことが可能であり、テストパッドを２つ有することで一方のテストパッ
ドが測定不能になった場合には他方のテストパッドで測定可能であり、繰り返し試験への
耐性を向上させることが可能である。
【００５５】
また、本実施の形態において、他の回路ブロックや、スタンダードセルの近くに電流測
定用のテストパッドを設けることができるため、信号が生成された直後の場所で電流測定
が行うことができる。また、引き回し配線が短くなるため、長い引き回しが原因の信号の
減衰などの影響を少なくできる。さらに、ノイズが乗る可能性を低く抑えることができる
ため、回路の動作をより安定したものにできる。長い引き回し配線が原因として起きる寄
生容量の増加や、消費電流の増加を抑えることができる。
【００５６】
また、電流測定の必要がなくなり、テストパッドを削除する際の作業も容易である。具体
的には、スタンダードセル内にある２つのテストパッドを削除することで、本発明のスタ
ンダードセルは信号を伝送する機能を有するフィードセルになる。テストパッドの削除は
、マスク１枚の変更のみで対応できるため、削除する際のコストを低減することができる
。
【００５７】
（実施の形態４）
本実施の形態において、２つのテストパッド間がアナログスイッチを介して接続されて
いる構成について説明する。
【００５８】
図４にアナログスイッチを含むスタンダードセルの回路図を示す。スタンダードセル４
０８は、ＶＤＤ用電源ライン４０１、ＧＮＤ用電源ライン４０２、テストパッド４０３、
テストパッド４０４、アナログスイッチ４０９、インバータ４１０、電流制御信号入力ポ
ート４０５、電流入力用ポート４０６および電流出力用ポート４０７を有する。
【００５９】
そして、スタンダードセル４０８を回路の構成単位として、他のスタンダードセル（例
えば、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、フリップフロップ回路等）とともに
自動レイアウトにて配置することで所望の機能を有する半導体集積回路を得ることができ
る。
【００６０】
図４に示す回路はアナログスイッチ４０９によってのテストパッド４０３およびテスト
パッド４０４間の接続状態、つまり導通状態と非道通状態を変化させることができる。例
えば、電流制御信号入力ポート４０５にＬｏｗの信号が入力された場合、アナログスイッ
チ４０９は導通状態となり、通常の回路として用いることができる。ここで、電流制御信
号入力ポート４０５にＨｉの信号を入力した場合、アナログスイッチ４０９は非導通状態
となり電流を測定することが可能となる。
【００６１】
そして、スタンダードセル４０８を回路の構成単位として、他のスタンダードセル（例
えば、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、フリップフロップ回路等）とともに
自動レイアウトにて配置することで所望の機能を有する回路を得ることができる。
【００６２】
本実施の形態において、２つのテストパッド間の導通又は非導通を電圧信号の変化とい
う簡単な方法で切り替えることができる。本実施の形態では、スイッチを用いてテストパ
ッド間の導通又は非導通を切り換えているため、導通又は非導通を繰り返すことが可能で
ある。テスト用のサンプルが少ない場合などに、サンプルを繰り返し利用できる。
【００６３】
また、本実施の形態において、スタンダードセルの配置領域外である配線領域などの狭
く、配線の密に並んだ領域にテストパッドを設ける必要がないため、テストパッドを設け
るためのレイアウト修正を大規模に行う必要がなく、レイアウト修正時のレイアウトミス
を防ぐことができる。さらに、レイアウト修正のために費やす時間も少なくできる。さら
に、テストパッドを含むスタンダードセルを他のスタンダードセルと同じ領域内に配置す
ることができるため、テストパッドの配置面積を大きくとることが可能となる。よって電
流測定器の針を当てる作業がより簡単なものになる。また測定する信号線以外の配線がテ
ストパッドよりも遠い場所にあるため、電流測定器の針をあてる作業が失敗したときなど
に、他の配線にダメージを与える可能性を低くすることができる。
【００６４】
また、本実施の形態において、２つのテストパッドを有するスタンダードセルを自動レ
イアウトで配置した後、２つのテストパッド間を接続する配線を切断することでテストパ
ッド間を絶縁状態としている。従って、チップ毎にそれぞれ電流測定端子を容易に変える
ことができる。本実施の形態のスタンダードセルを用いることで、チップ毎に電流測定を
行う端子が変化した場合でもマスク変更を行う必要がないため、低コストな半導体装置を
作製することが可能である。また、２つのテストパッド間の配線を切断する前の状態では
、電圧測定を行うことが可能であり、テストパッドを２つ有することで一方のテストパッ
ドが測定不能になった場合には他方のテストパッドで測定可能であり、繰り返し試験への
耐性を向上させることが可能である。
【００６５】
また、本実施の形態において、他の回路ブロックや、スタンダードセルの近くに電流測
定用のテストパッドを設けることができるため、信号が生成された直後の場所で電流測定
が行うことができる。また、引き回し配線が短くなるため、長い引き回しが原因の信号の
減衰などの影響を少なくできる。さらに、ノイズが乗る可能性を低く抑えることができる
ため、回路の動作をより安定したものにできる。長い引き回し配線が原因として起きる寄
生容量の増加や、消費電流の増加を抑えることができる。
【００６６】
また、電流測定の必要がなくなり、テストパッドを削除する際の作業も容易である。具体
的には、スタンダードセル内にある２つのテストパッドを削除することで、本発明のスタ
ンダードセルは信号を伝送する機能を有するフィードセルになる。テストパッドの削除は
、マスク１枚の変更のみで対応できるため、削除する際のコストを低減することができる
。
【００６７】
（実施の形態５）
本実施の形態において、上記実施の形態とは異なるテストパッド及び配線の配置方法に
ついて説明する。図５に本実施の形態のスタンダードセルの構成を示す。
【００６８】
図５のスタンダードセル５０８は、ＶＤＤ用電源ライン５０１、ＧＮＤ用電源ライン５
０２、テストパッド５０３、テストパッド５０４、及び配線５０５〜５０７を有している
。本実施の形態では、配線５０６、５０７とＶＤＤ用電源ライン５０１、ＧＮＤ用電源ラ
イン５０２とは平行に配置され、配線５０５とＶＤＤ用電源ライン５０１、ＧＮＤ用電源
ライン５０２とは垂直に配置される。なお、ＶＤＤ用電源ライン５０１、ＧＮＤ用電源ラ
イン５０２、テストパッド５０３〜５０４、及び配線５０５〜５０７は導電性の材料で形
成されている。また、テストパッド５０３とテストパッド５０４とは配線５０５によって
電気的に接続されている。また、配線５０６はテストパッド５０３と接続し、配線５０７
はテストパッド５０４と接続する。ここで、配線５０６は入力用ポートとして機能し、配
線５０７は出力用ポートとして機能する。入力用ポートおよび出力用ポートを介して他の
スタンダードセルや回路ブロックとの信号のやり取りを行うことができる。
【００６９】
そして、スタンダードセル５０８を回路の構成単位として、他のスタンダードセル（例
えば、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、フリップフロップ回路等）とともに
自動レイアウトにて配置することで所望の機能を有する半導体集積回路を得ることができ
る。
【００７０】
本実施の形態では、配線５０６、５０７とＶＤＤ用電源ライン５０１、ＧＮＤ用電源ラ
イン５０２とは平行に配置しているため、入力用の信号と出力用の信号が同じ方向から出
入りする場合に引き回しに必要な配線をより短くすることができる。例えば、回路の外周
領域にテストパッドを有するスタンダードセルを配置する場合、引き回し配線をより短く
することが可能である。
【００７１】
また、必ずしも配線５０６、５０７とＶＤＤ用電源ライン５０１、ＧＮＤ用電源ライン
５０２とが平行に配置されていなくてもよく、配線が密になっている箇所にテストパッド
を有するスタンダードセルを配置する場合は、配線が密である領域を避けてそれぞれの信
号線が接続されるような配置にすればよい。例えば、図６に示す配置をとることができる
。
【００７２】
図６に示すスタンダードセル６０８は、ＶＤＤ用電源ライン６０１と、ＧＮＤ用電源ラ
イン６０２、テストパッド６０３、テストパッド６０４、及び配線６０５〜６０７を有し
ている。本実施の形態では、配線６０６、６０７とＶＤＤ用電源ライン６０１、ＧＮＤ用
電源ライン６０２とは垂直に配置され、配線６０５とＶＤＤ用電源ライン６０１、ＧＮＤ
用電源ライン６０２とは平行に配置される。また、配線６０６とＶＤＤ電源ライン６０１
とが交叉し、配線６０７とＧＮＤ電源ライン６０２とが交叉している。なお、ＶＤＤ用電
源ライン６０１、ＧＮＤ用電源ライン６０２、テストパッド６０３〜６０４、及び配線６
０５〜６０７は導電性の材料で形成されている。また、テストパッド６０３とテストパッ
ド６０４とは配線６０５によって電気的に接続されている。また、配線６０６はテストパ
ッド６０３と接続し、配線６０７はテストパッド６０４と接続する。ここで、配線６０６
は入力用ポートとして機能し、配線６０７は出力用ポートとして機能する。入力用ポート
および出力用ポートを介して他のスタンダードセルや回路ブロックとの信号のやり取りを
行うことができる。
【００７３】
そして、スタンダードセル６０８を回路の構成単位として、他のスタンダードセル（例
えば、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、フリップフロップ回路等）とともに
自動レイアウトにて配置することで所望の機能を有する半導体集積回路を得ることができ
る。
【００７４】
図６に示すスタンダードセルにおいて、配線６０６とＶＤＤ電源ライン６０１とが交叉
し、配線６０７とＧＮＤ電源ライン６０２とが交叉するように配置されているため、テス
トパッド６０３をＧＮＤ電源ライン６０２方向に大きくでき、テストパッド６０４をＶＤ
Ｄ電源ライン６０３方向に大きくできる。これにより、測定時のパッド探しの作業および
針あての作業をより容易に行うことができる。さらに、図６に示すスタンダードセルでは
、テストパッド６０３、６０４は、ＶＤＤ電源ライン６０１及びＧＮＤ電源ライン６０２
と平行に配置されているため、ＶＤＤ電源ライン６０１およびＧＮＤ電源ライン６０２か
ら離れた位置にテストパッド６０３、６０４を配置することができる。そのため、電流を
測定する際に、スタンダードセル６０８に含まれるＶＤＤ電源ライン６０１又はＧＮＤ電
源ライン６０２に供給される電圧、電流による影響を受けにくく、より正確に電流値を測
定できる。
【００７５】
なお、入力用ポート６０６と出力用ポート６０７の位置は図６に示したものに限られず
、テストパッドを含むスタンダードセルの配置によって、それぞれの配線が最も適切に行
われるように配置されていればよい。
【００７６】
（実施の形態６）
本実施の形態において、上記実施の形態とは異なるテストパッド及び配線の配置方法に
ついて説明する。図７に本実施の形態のスタンダードセルの構成を示す。
【００７７】
図７に示すスタンダードセル７０８は、ＶＤＤ用電源ライン７０１と、ＧＮＤ用電源ラ
イン７０２、複数のテストパッド７０３、７０４、複数の配線７０５〜７０７を有してい
る。図７において、１つのテストパッド７０３と１つのテストパッド７０４とは１本の配
線７０５によって電気的に接続されている。また、１本の配線７０６は１つのテストパッ
ド７０３と接続し、１本の配線７０７は１つのテストパッド７０４と接続している。該配
線７０５で接続された該テストパッド７０３、７０４とで一組の電流測定ＴＥＧ７０９が
構成されている。ここで、配線７０６は入力用ポートとして機能し、配線７０７は出力用
ポートとして機能する。入力用ポートおよび出力用ポートを介して他のスタンダードセル
や回路ブロックとの信号のやり取りを行うことができる。なお、本実施の形態において、
配線７０５〜７０７は同一直線上に配置されているがこの構成に限定されない。また、Ｖ
ＤＤ用電源ライン７０１、ＧＮＤ用電源ライン７０２、テストパッド７０３〜７０４、及
び配線７０５〜７０７は導電性の材料で形成されている。
【００７８】
そして、スタンダードセル７０８を回路の構成単位として、他のスタンダードセル（例
えば、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、フリップフロップ回路等）とともに
自動レイアウトにて配置することで所望の機能を有する半導体集積回路を得ることができ
る。
【００７９】
図７に示すスタンダードセルでは、種々の信号線をひとつのスタンダードセルにまとめ
ることができるため、レイアウト時の信号線の管理が容易になる。また、電流測定時にパ
ッドを探す手間が省ける。さらに、異なる信号間のテストパッドの距離が大きく離れてい
ないため、電流測定器の針の移動も容易となる。また、テストパッド間の大きさを調整す
ることで、複数の電流を一括して測定することもでき、回路検証をより効率的に進めるこ
とが可能となる。
【００８０】
他の構成として図８に示す構成としてもよい。図８のスタンダードセル８０８は、ＶＤ
Ｄ用電源ライン８０１と、ＧＮＤ用電源ライン８０２、複数のテストパッド８０３、８０
４、複数の配線８０５〜８０７を有している。図８において、１つのテストパッド８０３
と１つのテストパッド８０４とは１本の配線８０５によって電気的に接続されている。ま
た、１本の配線８０６は１つのテストパッド８０３と接続し、１本の配線８０７は１つの
テストパッド８０４と接続している。該配線８０５で接続された該テストパッド８０３、
８０４とで一組の電流測定ＴＥＧ８０９が構成されている。ここで、配線８０６は入力用
ポートとして機能し、配線８０７は出力用ポートとして機能する。入力用ポートおよび出
力用ポートを介して他のスタンダードセルや回路ブロックとの信号のやり取りを行うこと
ができる。なお、本実施の形態において、配線８０５〜８０７は同一直線上に配置されて
いるがこの構成に限定されない。また、ＶＤＤ用電源ライン８０１、ＧＮＤ用電源ライン
８０２、テストパッド８０３〜８０４、及び配線８０５〜８０７は導電性の材料で形成さ
れている。図８では、スタンダードセル８０８内において配線やテストパッド配置されな
い空き領域を小さくすることができる。
【００８１】
そして、スタンダードセル８０８を回路の構成単位として、他のスタンダードセル（例
えば、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、フリップフロップ回路等）とともに
自動レイアウトにて配置することで所望の機能を有する半導体集積回路を得ることができ
る。
【００８２】
図８に示すスタンダードセルを用いることにより、テストパッドを含むスタンダードセ
ルセルの面積（およびスタンダードセルの横幅）を小さくすることができる。配線の密な
領域にテストパッドを多数配置する必要がある場合には、図８に示すスタンダードセルを
用いることで、回路面積を縮小することが可能となる。これにより、テストパッドによる
寄生容量の増加を抑えることができる。さらに、配線負荷も小さくできる。
【００８３】
また、他の形態として図９に示す構成としてもよい。図９に示すスタンダードセル９０
８は、ＶＤＤ用電源ライン９０１と、ＧＮＤ用電源ライン９０２、複数のテストパッド９
０３、９０４、複数の配線９０５〜９０７を有している。図９において、１つのテストパ
ッド９０３と１つのテストパッド９０４とは１本の配線９０５によって電気的に接続され
ている。また、１本の配線９０６は１つのテストパッド９０３と接続し、１本の配線９０
７は１つのテストパッド９０４と接続している。該配線９０５で接続された該テストパッ
ド９０３、９０４とで一組の電流測定ＴＥＧ９０９が構成されている。ここで、配線９０
６は入力用ポートとして機能し、配線９０７は出力用ポートとして機能する。入力用ポー
トおよび出力用ポートを介して他のスタンダードセルや回路ブロックとの信号のやり取り
を行うことができる。また、ＶＤＤ用電源ライン９０１、ＧＮＤ用電源ライン９０２、テ
ストパッド９０３〜９０４、及び配線９０５〜９０７は導電性の材料で形成されている。
なお、本実施の形態において、配線９０５〜８０７は同一直線上に配置され、ＶＤＤ電源
ライン９０１、ＧＮＤ電源ライン９０２と平行に配置されているがこの構成に限定されな
い。
【００８４】
そして、スタンダードセル９０８を回路の構成単位として、他のスタンダードセル（例
えば、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、フリップフロップ回路等）とともに
自動レイアウトにて配置することで所望の機能を有する半導体集積回路を得ることができ
る。
【００８５】
図９に示すスタンダードセル９０８において、配線９０５〜９０７とＶＤＤ電源ライン
９０１とＧＮＤ電源ライン９０２は平行に配置されている。これにより、配線９０５によ
って接続された二つのテストパッド９０３、９０４間の距離やスタンダードセル内の配線
の引き回しの長さを小さくできる。また、入力用ポート又は出力用ポートとして機能する
配線９０６、９０７とＶＤＤ電源ライン９０１又はＧＮＤ電源ライン９０２とスタンダー
ドセル９０８内で交叉することがない。これにより、電流測定の際に電源ノイズの影響を
小さくすることが可能である。さらに、スタンダードセル列間の配線が密な領域において
もテストパッドを配置することが可能である。
【００８６】
（実施の形態７）
実施の形態１〜６に示したテストパッドを用いて作製した半導体回路は、例えば、非接
触でデータの入出力が可能である半導体装置であるＲＦＩＤチップ（ＲＦＩＤタグ、ＩＣ
タグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ  Ｆｒｉｑｕｅｎｃｙ）タグ、無線タグ、電子タグ
とも呼ばれる）等に用いることができる。ＲＦＩＤチップ内のアナログ回路部、デジタル
回路部等の設計の際に、本発明のテストパッドを含むスタンダードセルを用いることによ
り、電流の測定を詳細に行い、不要な電力をカットし、消費電力を低減することが可能と
なる。ＲＦＩＤチップを構成する回路部として、集積回路部（高周波回路、電源回路、リ
セット回路、クロック発生回路、データ復調回路、データ変調回路、制御回路及びメモリ
回路等を有する）、電源回路部（整流回路、保持容量、定電圧回路等を有する）、アナロ
グ回路部（アンテナ、高周波回路、電源回路、リセット回路、クロック発生回路、レベル
シフト回路、チャージポンプ回路、データ復調回路、データ変調回路等を有する）、及び
デジタル回路部（制御回路及びメモリ制御回路等を有する）が挙げられる。
【００８７】
図１０に示す半導体装置８００は、非接触でデータを交信する機能を有し、高周波回路
８１０、電源回路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回
路８５０、データ変調回路８６０、他の回路の制御を行う制御回路８７０、記憶回路８８
０およびアンテナ８９０を有している（図１０（Ａ））。高周波回路８１０はアンテナ８
９０より信号を受信して、データ変調回路８６０より受信した信号をアンテナ８９０から
出力する回路であり、電源回路８２０は受信信号から電源電位を生成する回路であり、リ
セット回路８３０はリセット信号を生成する回路であり、クロック発生回路８４０はアン
テナ８９０から入力された受信信号を基に各種クロック信号を生成する回路であり、デー
タ復調回路８５０は受信信号を復調して制御回路８７０に出力する回路であり、データ変
調回路８６０は制御回路８７０から受信した信号を変調する回路である。また、制御回路
８７０としては、例えばコード抽出回路９１０、コード判定回路９２０、ＣＲＣ判定回路
９３０および出力ユニット回路９４０が設けられている。なお、コード抽出回路９１０は
制御回路８７０に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であ
り、コード判定回路９２０は抽出されたコードとリファレンスに相当するコードとを比較
して命令の内容を判定する回路であり、ＣＲＣ判定回路９３０は判定されたコードに基づ
いて送信エラー等の有無を検出する回路である。
【００８８】
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９０によ
り無線信号が受信される。無線信号は高周波回路８１０を介して電源回路８２０に送られ
、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８００が有する
各回路に供給される。また、高周波回路８１０を介してデータ復調回路８５０に送られた
信号は復調される（以下、復調信号）。さらに、高周波回路８１０を介してリセット回路
８３０およびクロック発生回路８４０を通った信号及び復調信号は制御回路８７０に送ら
れる。制御回路８７０に送られた信号は、コード抽出回路９１０、コード判定回路９２０
およびＣＲＣ判定回路９３０等によって解析される。そして、解析された信号にしたがっ
て、記憶回路８８０内に記憶されている半導体装置の情報が出力される。出力された半導
体装置の情報は出力ユニット回路９４０を通って符号化される。さらに、符号化された半
導体装置８００の情報はデータ変調回路８６０を通って、アンテナ８９０により無線信号
に載せて送信される。なお、半導体装置８００を構成する複数の回路においては、低電源
電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。また、本発明
の不揮発性半導体記憶装置を記憶回路８８０に適用することができる。本発明の不揮発性
半導体記憶装置は、駆動電圧を低くすることができるため、非接触でデータを交信できる
距離をのばすことが可能となる。
【００８９】
このように、リーダ／ライタから半導体装置８００に信号を送り、当該半導体装置８０
０から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータ
を読み取ることが可能となる。
【００９０】
また、半導体装置８００は、各回路への電源電圧の供給を電源（バッテリー）を搭載せ
ず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源
（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【００９１】
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する
。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物
３２２０の側面には半導体装置３２３０が設けられる（図１０（Ｂ））。品物３２２０が
含む半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の
原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品
に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、
リーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該
商品３２６０の検品を行うことができる（図１０（Ｃ））。このように、システムに半導
体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化
を実現する。
【図１】
0005470436.tif 000002
【図２】
0005470436.tif 000003
【図３】
0005470436.tif 000004
【図４】
0005470436.tif 000005
【図５】
0005470436.tif 000006
【図６】
0005470436.tif 000007
【図７】
0005470436.tif 000008
【図８】
0005470436.tif 000009
【図９】
0005470436.tif 000010
【図１０】
0005470436.tif 000011