(57)【特許請求の範囲】
【請求項１】
フライバックトランスの一次側巻線と直列にスイッチング素子が接続され、前記フライバックトランスの二次側巻線に負荷が接続されたスイッチング電源装置における前記スイッチング素子を駆動する半導体制御装置であって、
前記スイッチング素子に流れる電流を検出した信号が入力される電流検出信号入力端子と、前記二次側巻線の負荷状態を検出するフィードバック信号が入力されるフィードバック信号入力端子と、前記スイッチング素子を駆動する駆動信号出力端子とを少なくとも備え、
前記電流検出信号入力端子と、前記一次側巻線とは逆極性の前記フライバックトランスの補助巻線の出力端子とを、前記スイッチング素子がオフの時に接続する電圧調整回路と、
前記フィードバック信号入力端子に接続された発振回路と、該発振回路の出力電圧に基づいて１ショットパルスを形成する１ショット回路と、
前記駆動信号出力端子に供給される駆動信号を形成するＲＳフリップフロップ回路と、
前記１ショット回路から出力される１ショット信号と、前記電流検出信号入力端子からの信号と、前記ＲＳフリップフロップ回路の出力信号とが入力されて、前記スイッチング素子がオフの時の前記電流検出信号入力端子からの信号のボトムを検出したボトム検出信号もしくは前記１ショット信号に基づいて前記ＲＳフリップフロップ回路をセットするボトム検出部とを備えた
ことを特徴とするスイッチング電源装置用半導体制御装置。
【請求項２】
前記ボトム検出部は、
前記ＲＳフリップフロップ回路のセット信号が出力されると前記電流検出信号入力端子をプルダウンするプルダウン回路と、
前記電流検出信号入力端子に接続されたヒステリシスコンパレータと、
該ヒステリシスコンパレータの比較出力が入力される毎にカウントアップされ、前記ＲＳフリップフロップ回路のセット時にリセットされるカウンタと、
該カウンタのカウント値が所定値となったときにセットされ、前記ＲＳフリップフロップ回路のセット時にリセットされる第２のＲＳフリップフロップ回路と、
前記ヒステリシスコンパレータの比較出力及び前記第２のＲＳフリップフロップ回路の出力が入力されるアンドゲートと、
前記アンドゲートの出力がハイレベルであるときは、前記アンドゲートの出力がローレベルとなったときに１ショット信号を出力するボトム検出回路と、
前記アンドゲートの出力信号がローレベルであるときは、前記１ショット回路から出力される１ショット信号を通過させるゲート回路と、
前記ボトム検出回路の出力と前記ゲート回路の出力の論理和信号を前記ＲＳフリップフロップ回路のセット信号として出力するオアゲートと、
を備えていることを特徴とするスイッチング電源装置用半導体制御装置。
【請求項３】
前記ボトム検出回路は、前記アンドゲートの出力信号がＤ入力端子に入力され、前記１ショット回路の１ショット信号がクロック端子に入力されるＤフリップフロップ回路と、該Ｄフリップフロップ回路の出力と前記アンドゲートの出力とが入力される第２のアンドゲートと、該第２のアンドゲートの出力がハイレベルからローレベルに反転したときに１ショット信号を出力する第２の１ショット回路とで構成されていることを特徴とする請求項２に記載のスイッチング電源装置用半導体制御装置。
【請求項４】
前記電圧調整回路は、カソードが電流制限用抵抗を介して前記補助巻線に接続され、アノードが前記電流検出信号入力端子に接続されたダイオードを有し、前記スイッチング素子がオフ状態であるときに前記補助巻線から出力される信号を前記電流検出信号入力端子に供給するように構成されていることを特徴とする請求項１乃至３の何れか１項に記載のスイッチング電源装置用半導体制御装置。
【請求項５】
前記所定値が２であることを特徴とする請求項２乃至４の何れか１項に記載のスイッチング電源装置用半導体制御装置。
【請求項６】
フライバックトランスの一次側巻線に接続されたスイッチング素子を、請求項１乃至５の何れか１項に記載したスイッチング電源装置用半導体制御装置によって制御するようにしたことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フライバックトランスの一次側巻線にスイッチング素子を接続したスイッチング電源装置のスイッチング素子を制御するスイッチング電源装置用半導体制御装置及びこれを使用したスイッチング電源装置に関する。
【背景技術】
【０００２】
フライバック型スイッチング電源に関し、フライバックトランスの二次側巻線に接続された負荷が軽負荷状態であるか重負荷状態であるかを判別してフライバックトランスの一次側巻線に接続されたスイッチング素子を制御するものとして、図５に示す回路構成が提案されている。
この図５に示す従来例では、交流電源１００から出力される交流信号を整流回路１０１で直流信号に変換してフライバックトランス１０２の一次側巻線Ｌ１の一端に供給し、この一次側巻線Ｌ１の他端を電界効果トランジスタで構成されるスイッチング素子１０３及び電流センス抵抗１０４の直列回路を介して接地する。
【０００３】
一方、フライバックトランス１０２の二次側巻線Ｌ２に負荷１０５が接続され、この負荷に供給される電圧がシャントレギュレータ回路１０６及びフォトカプラ１０７で検出される。
さらに、フライバックトランス１０２の一次側巻線Ｌ１と逆極性の補助巻線（三次側巻線）で一次側巻線Ｌ１と相似形の出力電圧を得るようにしている。
【０００４】
そして、スイッチング素子１０３をオン・オフ制御する半導体制御装置１１０が設けられている。この半導体制御装置１１０は、電源入力端子ＶＨ、ＶＣＣ、ラッチ端子ＬＡＴ、フィードバック電圧入力端子ＦＢ、電流検出信号入力端子ＩＳ、出力端子ＯＵＴ、グランド端子ＧＮＤを備えている。そして、電源入力端子ＶＣＣに補助巻線Ｌ３の出力電圧を供給し、電流検出信号入力端子ＩＳに電流センス抵抗１０４で電圧信号として検出した電流検出信号Ｖｉを供給し、フィードバック電圧入力端子ＦＢにフォトカプラ１０７から出力されるフィードバック電圧Ｖｆを供給する。この半導体制御装置１１０では、入力される電流検出信号Ｖｉ及びフィードバック電圧Ｖｆに基づいて所定の信号処理を行ってスイッチング素子１０３を駆動するゲート駆動信号Ｖｇを形成し、このゲート駆動信号Ｖｇをスイッチング素子１０３のゲートに出力する。
【０００５】
ここで、半導体制御装置１１０の具体的構成は、図６に示すように、フィードバック電圧Ｖｆに基づいて発振周波数が変更される発振器１１１と、この発振器１１１の発振出力のオン反転（Ｌ(Low)レベルからＨ(High)に変化すること）時に１ショットパルスを発生する１ショット回路１１２と、この１ショット回路１１２から出力される１ショット信号がセット端子に入力されるＲＳフリップフロップ回路１１３と、フィードバック電圧Ｖｆをレベルシフト回路１１４でレベルシフトした電圧Ｖｆ′と電流検出信号Ｖｉとを比較して、電流検出信号Ｖｉが電圧Ｖｆ′に達したときにハイレベルの比較信号をＲＳフリップフロップ回路１１３のリセット端子に出力する比較器１１５と、１ショット回路１１２の１ショット信号とＲＳフリップフロップ回路１１３の出力との論理和信号が入力されてスイッチング素子１０３を駆動するゲートドライバ１１６とを少なくとも備えている。
【０００６】
ここで、フィードバック電圧Ｖｆは負荷の大きさを示す信号となっていて、負荷が重いほど（負荷１０５に流れる電流が大きいほど）フィードバック電圧Ｖｆの値は大きくなり、負荷が軽いほど（負荷１０５に流れる電流が小さいほど）フィードバック電圧Ｖｆの値は小さくなる。これを利用して、発振器１１１は、図７に示すように、フィードバック電圧Ｖｆが比較的大きな所定電圧Ｖｆ２以上となる重負荷時には、最大周波数ｆｍａｘの一定周波数となり、フィードバック電圧Ｖｆが所定電圧Ｖｆ２未満となる軽負荷時には、フィードバック電圧Ｖｆが所定電圧Ｖｆ２から減少するに応じて周波数ｆが減少し、所定電圧Ｖｆ２より十分に小さい所定電圧Ｖｆ１以下では、最小周波数ｆｍｉｎに固定されるように設定されている。
【０００７】
次に、上記従来例の動作を図８により説明する。
図８において、（ａ）はゲート駆動信号Ｖｇ、（ｂ）はフライバックトランス１０２の一次側巻線Ｌ１とスイッチング素子１０３の接続点の電位Ｖｄ、（ｃ）は電流検出電圧Ｖｉである。半導体制御装置１１０の発振器１１１では、前述した図７に示すようにフィードバック信号に応じた周波数ｆの発振信号を１ショット回路１１２に出力し、この１ショット回路１１２から１ショット信号Ｓｓが出力される。このため、ＲＳフリップフロップ回路１１３がセットされてゲートドライバ１１６から図８（ａ）に示すハイレベルとなるゲート駆動信号Ｖｇがスイッチング素子１０３に出力されて、このスイッチング素子１０３がオン状態に制御される。
【０００８】
このため、整流回路１０１で整流された直流電流がフライバックトランス１０２の一次側巻線Ｌ１を通じ、スイッチング素子１０３を通じ、さらに電流センス抵抗１０４を通じて接地に流れる。
このスイッチング素子１０３を流れる電流が電流センス抵抗１０４で電圧信号の電流検出電圧Ｖｉとして検出される。この電流検出電圧Ｖｉが半導体制御装置１１０の電流検出信号入力端子ＩＳに入力される。この電流検出信号Ｖｉは、例えば図８（ｃ）のように変化する。一方、フライバックトランス１０２の二次側巻線Ｌ２に接続されている負荷１０５に供給される電圧がシャントレギュレータ回路１０６によって検出され、フォトカプラ１０７を介して半導体制御装置１１０のフィードバック電圧入力端子ＦＢにフィードバック電圧Ｖｆとして入力される。
【０００９】
そして、電圧Ｖｆ′及び電流検出電圧Ｖｉが比較器１１５で比較されて、電流検出電圧Ｖｉが電圧Ｖｆ′に達した時点でハイレベルの比較信号がＲＳフリップフロップ回路１１３のリセット端子に出力されて、このＲＳフリップフロップ回路１１３がリセットされる。これによって、ゲートドライバ１１６から出力されるゲート駆動信号Ｖｇが図８（ａ）に示すようにローレベルとなる。このため、スイッチング素子１０３がターンオフする。
【００１０】
なお、１ショット回路１１２から出力される１ショット信号Ｓｓは、図９に示すようにターンオンノイズによる誤動作を防ぐブランキング信号としても使用される。すなわち、オアゲート１１７を介して１ショット信号Ｓｓをゲート駆動信号Ｖｇとして出力することにより１ショット信号Ｓｓが発生している時間をブランキング時間として、図９（ｃ）に示すようなターンオンノイズが生じたとしても、これによって誤動作してターンオフすることを防ぐようにしている。
【００１１】
ここで、フライバンクトランス１０２の二次側巻線Ｌ２側の負荷１０５が重負荷であるときには、半導体制御装置１１０の発振器１１１の発振周波数が、図７に示すように、最大周波数ｆｍａｘに固定された状態となり、スイッチング素子１０３は最大周波数ｆｍａｘでターンオン及びターンオフを繰り返す。このとき、スイッチング素子１０３が電流連続動作（フライバックトランス１０２が二次側へ電力を送っている途中でスイッチング素子が次のターンオンを行う動作）になるようにフライバックトランス１０２の周波数設計を行う。
【００１２】
一方、軽負荷時になると、発振器１１１の発振周波数が、図７に示すように、低下することになるため、ある負荷を下回ると電流不連続動作（フライバックトランスが二次側へ電力を送り終わってからスイッチング素子１０３がターンオンする動作）となる。この電流不連続動作モードにおいては、二次側への電力伝送が終了すると、フライバックトランス１０２の一次側巻線Ｌ１のインダクタンスとスイッチング素子１０３の寄生容量又はこれと不図示のノイズ除去用コンデンサの静電容量とによるＬＣ共振動作が生じる。このため、電圧Ｖｄが図８（ｂ）に示すように変動することになる。
【００１３】
このとき、スイッチング素子１０３のターンオンのタイミングは半導体制御装置１１０内の発振器１１１で決まっているため、スイッチング素子１０３のドレイン電圧Ｖｄが共振電圧の高い状態でターンオンするトップターンオンとなるか、低い状態でターンオンするボトムターンオンとなるかはランダムに決定される。
周波数低減動作によりスイッチング周波数が低下しているため、スイッチング素子１０３のスイッチングロスは重負荷時よりは低減しているが、共振電圧の高い状態でターンオンするトップターンオン状態では、ＬＣ共振回路のコンデンサ容量が放電する分、低い状態でターンオンするボトムターンオン状態よりもスイッチングロスが大きくなる。
【００１４】
このため、スイッチング素子１０３のスイッチング時のボトム状態を検出するボトム検出回路を半導体制御装置１１０の外部に設けることが考えられている。このようにボトム検出回路を設けると、このボトム検出回路のボトム検出信号を半導体制御装置１１０に入力するための専用の入力端子を設ける必要があり、半導体制御装置１１０のピン数が増加するとともに半導体制御装置１１０のコストも増加するという問題がある。
【００１５】
この問題を解決するため、非特許文献１に記載されているように、フライバックトランス１０２の補助巻線Ｌ３から出力される一次側巻線と相似形の出力電圧を、電流検出信号入力端子ＩＳに対応する過電流保護入力／ボトム検出端子に入力することにより、フライバックトランスの一次側巻線に接続されたＭＯＳＦＥＴのドレイン電圧Ｖｄのボトム状態を検出するようしたスイッチング電源装置が提案されている。このスイッチング電源装置では、ＬＣ共振状態となったときに、重負荷時におけるボトム状態を検出したときに、ＭＯＳＦＥＴをボトムターンオンさせる第１の制御態様と、軽負荷時におけるボトム状態を一回スキップしてボトム状態を２回検出したときに、ＭＯＳＦＥＴをボトムターンオン状態とする第２の制御態様とを切換えるようにして、軽負荷時のスイッチング周波数を下げ、スイッチング損失を低減するようにしたスイッチング電源装置が提案されている。
【先行技術文献】
【非特許文献】
【００１６】
【非特許文献１】“ＳＴＲ−Ｘ６７００シリーズ  アプリケーションノート（Ｒｅｖ．１．３）”Ｐａｇｅ１２−１４、［online]、サンケン電気株式会社、［平成２２年１０月６日検索］、インターネット＜URL：http//www.sanken-ele.jp/prod/semicon/pdf/ANP12_STR-X6700_rev.1.3.pdf＞
【発明の概要】
【発明が解決しようとする課題】
【００１７】
ところで、上記非特許文献１に記載された従来例にあっては、重負荷時にボトム状態のスキップを行わない第１の制御態様と、軽負荷時にボトム状態のスキップを１回行う第２の制御態様とを切換えるようにしている。
しかしながら、軽負荷であるということは、フライバックトランスにエネルギを蓄積する時間及びフライバックトランスの一次側から二次側にエネルギを伝送する時間が短くなるということである。このエネルギの蓄積・伝送時間と自由振動の１周期又は２周期の和がスイッチング周期ということになるので、一般的には負荷が軽ければ軽いほどスイッチング周波数が高くなり、エネルギ損失が増える。
【００１８】
上述した非特許文献１では、負荷が軽くなるとボトム状態のスキップ数を“０”から“１”に増やして、その瞬間はスイッチング周波数が低くなるが、その後は負荷がより軽くなるにつれてスイッチング周波数が高くなってしまうという未解決の課題がある。また、重負荷時にも共振動作することを前提としていて、重負荷時に電流連続モードを実現することができない。
【００１９】
そこで、本発明は、上述した従来例の未解決の課題に着目してなされたものであり、重負荷時に電流連続モードを実現するとともに、軽負荷の共振動作時に、フライバックトランスのスイッチング素子を駆動する半導体制御装置のピン数を増加させることなくボトムターンオンを実現し、さらに最適なスイッチング周波数特性を得ることができるスイッチング電源装置用半導体制御装置及びこれを使用したスイッチング電源装置を提供することを目的としている。
【課題を解決するための手段】
【００２０】
上述した目的を達成するために、本発明の一形態に係るスイッチング電源装置用半導体制御装置は、フライバックトランスの一次側巻線と直列にスイッチング素子が接続され、前記フライバックトランスの二次側巻線に負荷が接続されたスイッチング電源装置における前記スイッチング素子を駆動する半導体制御装置であって、前記スイッチング素子に流れる電流を検出した信号が入力される電流検出信号入力端子と、前記二次側巻線の負荷状態を検出するフィードバック信号が入力されるフィードバック信号入力端子と、前記スイッチング素子を駆動する駆動信号出力端子とを少なくとも備え、前記電流検出信号入力端子と、前記一次側巻線とは逆極性の前記フライバックトランスの補助巻線の出力端子とを、前記スイッチング素子がオフの時に接続する電圧調整回路と、前記フィードバック信号入力端子に接続された発振回路と、該発振回路の出力電圧に基づいて１ショットパルスを形成する１ショット回路と、前記駆動信号出力端子に供給される駆動信号を形成するＲＳフリップフロップ回路と、前記１ショット回路から出力される１ショット信号と、前記電流検出信号入力端子からの信号と、前記ＲＳフリップフロップ回路の出力信号とが入力されて、前記スイッチング素子がオフの時の前記電流検出信号入力端子からの信号のボトムを検出したボトム検出信号もしくは前記１ショット信号に基づいて前記ＲＳフリップフロップ回路をセットするボトム検出部とを備えたことを特徴としている。
【００２１】
また、本発明の他の形態によるスイッチング電源装置用半導体制御装置は、前記ボトム検出部が、前記ＲＳフリップフロップ回路のセット信号が出力されると前記電流検出信号入力端子をプルダウンするプルダウン回路と、前記電流検出信号入力端子に接続されたヒステリシスコンパレータと、該ヒステリシスコンパレータの比較出力が入力される毎にカウントアップされ、前記ＲＳフリップフロップ回路のセット時にリセットされるカウンタと、該カウンタのカウント値が所定値となったときにセットされ、前記ＲＳフリップフロップ回路のセット時にリセットされる第２のＲＳフリップフロップ回路と、前記ヒステリシスコンパレータの比較出力及び前記第２のＲＳフリップフロップ回路の出力が入力されるアンドゲートと、前記アンドゲートの出力がハイレベルであるときは、前記アンドゲートの出力がローレベルとなったときに１ショット信号を出力するボトム検出回路と、前記アンドゲートの出力信号がローレベルであるときは、前記１ショット回路から出力される１ショット信号を通過させるゲート回路と、前記ボトム検出回路の出力と前記ゲート回路の出力の論理和信号を前記ＲＳフリップフロップ回路のセット信号として出力するオアゲートと、を備えていることを特徴としている。
【００２２】
さらに、本発明の他の形態に係るスイッチング電源装置用半導体制御装置は、前記ボトム検出回路は、前記アンドゲートの出力信号がＤ入力端子に入力され、前記１ショット回路の１ショット信号がクロック端子に入力されるＤフリップフロップ回路と、該Ｄフリップフロップ回路の出力と前記アンドゲートの出力とが入力される第２のアンドゲートと、該第２のアンドゲートの出力がハイレベルからローレベルに反転したときに１ショット信号を出力する第２の１ショット回路とで構成されていることを特徴としている。
【００２３】
さらにまた、本発明の他の形態に係るスイッチング電源装置用半導体制御装置は、前記電圧調整回路は、カソードが電流制限用抵抗を介して前記補助巻線に接続され、アノードが前記電流検出信号入力端子に接続されたダイオードを有し、前記スイッチング素子がオフ状態であるときに前記補助巻線から出力される信号を前記電流検出信号入力端子に供給するように構成されていることを特徴としている。
なおさらに、本発明の他の形態に係るスイッチング電源装置用半導体制御装置は、前記所定値が２であることを特徴としている。
また、本発明の一の形態に係るスイッチング電源装置は、フライバックトランスの一次側巻線に接続されたスイッチング素子を、上述したスイッチング電源装置用半導体制御装置によって制御するようにしたことを特徴とする。
【発明の効果】
【００２４】
本発明によれば、フライバックトランスの一次側巻線に接続されたスイッチング素子を制御する半導体制御装置のピン数を増加することなく、軽負荷時の電流不連続状態でＬＣ共振状態となったときに、スイッチング素子を、そのドレイン電圧が低い電圧状態でターンオンさせることができる。このため、半導体制御装置の製造コストを抑制しながら軽負荷時のスイッチングロスを低減して効率を向上させることができる。しかも、軽負荷時の負荷状態に応じた最適なスイッチング周波数特性を得ることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態に係るスイッチング電源装置を示すブロック図である。
【図２】図１の半導体制御装置の具体的構成を示すブロック図である。
【図３】図２のボトム検出部の具体的構成を示すブロック図である。
【図４】本発明の動作の説明に供する信号波形図である。
【図５】従来のスイッチング電源装置を示すブロック図である。
【図６】従来例の半導体制御装置の具体的構成を示すブロック図である。
【図７】従来例の発振器の発振周波数特性を示す特性線図である。
【図８】従来例のスイッチング電源動作を示す信号波形図である。
【図９】１ショット信号Ｓｓによりターンオンノイズによる誤動作を防止する動作を説明する信号波形図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施形態に係る信号伝送回路について図面を参照しながら説明する。
図１は、本発明を適用し得るスイッチング電源装置を示すブロック図である。
図中、１は交流電源であって、この交流電源１の出力がインダクタンス２及びコンデンサ３で構成される入力フィルタを介して整流器４に供給される。
この整流器４で入力される交流電圧を直流電圧に変換する。この整流器４の正極側端子及び負極側端子間に平滑用コンデンサ５が接続され、整流器４から出力される直流電圧がフライバックトランス７の一次側巻線Ｌ１の一端に供給される。この一次側巻線Ｌ１の他端は、例えばＮチャネルの電界効果トランジスタで構成されるスイッチング素子８と電流センス抵抗９との直列回路を介して接地されている。
【００２７】
また、フライバックトランス７の二次側巻線Ｌ２の一端がダイオード１０を介して負荷１１に接続され、二次側巻線Ｌ２の他端は直接接地されている。そして、二次側巻線Ｌ２とダイオード１０の直列回路と並列に平滑用コンデンサ１２が接続され、さらに負荷１１に供給される電圧が分圧抵抗Ｒ１及びＲ２とシャントレギュレータＳＲとで構成されるシャントレギュレータ回路１３で検出され、この検出電圧がフォトカプラ１４を介して半導体制御装置１５にフィードバック電圧Ｖｆとして供給される。このフィードバック電圧Ｖｆは負荷の大きさを示す信号ともなっていて、負荷が重いほど（負荷１１に流れる電流が大きいほど）フィードバック電圧Ｖｆの値は大きくなり、負荷が軽いほど（負荷１１に流れる電流が小さいほど）フィードバック電圧Ｖｆの値は小さくなる。
【００２８】
この半導体制御装置１５は、スイッチング素子８を駆動制御するためものであり、半導体集積回路（ＩＣ）で構成され、交流電源１に接続されたインダクタンス２及びコンデンサ３の接続点からダイオード１６および電流制限抵抗１７を介して電力が供給される電源入力端子ＶＨと、フライバックトランス７の補助巻線（三次側巻線）Ｌ３からダイオード１８を介して電力が入力される電源入力端子ＶＣＣと、一端が接地されたサーミスタ１９の他端が接続されて加熱ラッチ保護を行うための信号が入力されるラッチ端子ＬＡＴと、フォトカプラ１４からフィードバック電圧Ｖｆが供給されるフィードバック電圧端子ＦＢと、電流センス抵抗９で電流を電圧として検出た電流検出電圧Ｖｉが抵抗２０を介して入力される電流検出信号入力端子ＩＳと、スイッチング素子８のゲートにゲート駆動信号Ｖｇを出力する出力端子ＯＵＴと、グランド（接地）に接続されるグランド端子ＧＮＤとを備えている。
【００２９】
また、電流検出信号入力端子ＩＳと抵抗２０との接続点と接地との間にノイズフィルタを構成するコンデンサ２１が接続されている。またさらに、電流検出信号入力端子ＩＳとフライバックトランス７の補助巻線Ｌ３との間に、電流制限抵抗２２及びダイオード２３の直列回路で構成される電圧調整回路２４が接続されている。ここで、ダイオード２３はカソードが補助巻線Ｌ３側に接続され、アノードが電流検出信号入力端子ＩＳに接続されており、前述したスイッチング素子８がターンオフ時にのみ補助巻線Ｌ３から電流検出信号入力端子ＩＳに信号を供給する。なお、２５は、電源入力端子ＶＣＣと接地間に接続された平滑用コンデンサである。
【００３０】
半導体制御装置１５の具体的構成は、図２に示すように、電源端子ＶＨ及びＶＣＣ間に接続された、起動時に電源端子ＶＨから電源端子ＶＣＣへ電流を供給する起動回路３１と、この起動回路３１と電源端子ＶＣＣとの間に接続された電源端子ＶＣＣの電圧が低いときに半導体制御装置１５を停止させる低電圧誤動作防止回路３２と、この低電圧誤動作防止回路３２から出力される回路電圧が入力される内部電源回路３３とを備えている。電源端子ＶＨは起動時に電源端子ＶＣＣへ電流を供給するためのものであり、半導体制御装置１５の主電源端子は電源端子ＶＣＣである。
【００３１】
なお、低電圧誤動作防止回路３２の出力電圧がオアゲートＯＲ１を介して起動回路３１に起動信号として供給される。
また、半導体制御装置１５は、フィードバック電圧入力端子ＦＢに接続された発振器３４を有する。この発振器３４は前述した従来例で説明した図６の発振器１１１と同様の構成を有し、フィードバック電圧Ｖｆに対し、図７に示す周波数特性を有する。
この発振器３４の出力側にはサブハーモニック発振を防止するためのスロープ補償回路３５と、比較的短い所定幅の１ショット信号Ｓｓを出力する１ショット回路３７とが接続されている。１ショット回路３７には、フィードバック電圧Ｖｆが低下したときにスイッチング素子８のスイッチングを停止させる比較回路３６の比較出力が反転入力端子ＣＬＲに供給されている。
【００３２】
また、半導体制御回路１５は、後述するボトム検出回路４８から出力信号Ｓｂがセット端子Ｓに入力されるＲＳフリップフロップ回路３８を有し、このＲＳフリップフロップ回路３８の出力端子Ｑから出力される出力信号がオアゲート３９を介してアンドゲート４０に供給されている。オアゲート３９には、後述するボトム検出回路４８から出力される出力信号Ｓｂも入力されている。また、アンドゲート４０には、前述した発振器３４の発振出力も入力されている。
そして、アンドゲート４０の出力信号Ｓａ１がゲートドライバ４１に出力され、このゲートドライバ４１から出力されるゲート駆動信号Ｖｇが出力端子ＯＵＴを介してスイッチング素子８のゲートに供給される。
【００３３】
また、半導体制御装置１５は、フィードバック電圧端子ＦＢを通じてフォトカプラ１４に電流を供給する抵抗４２と、フィードバック電圧Ｖｆをレベルシフトするレベルシフト回路４３と、このレベルシフト回路４３から出力されるレベルシフトされたフィードバック電圧Ｖｆ′と、電流検出信号入力端子ＩＳに供給される電流検出電圧Ｖｉとが入力されるコンパレータ４４とを備えている。このコンパレータ４４から電流検出電圧Ｖｉがレベルシフトされたフィードバック電圧Ｖｆ′に達したときにハイレベルとなる比較信号が出力され、この比較信号が前述したＲＳフリップフロップ回路３８のリセット端子Ｒに入力される。
【００３４】
また、半導体制御装置１５は、ラッチ端子ＬＡＴに電流を供給する電流源４５と、ラッチ端子ＬＡＴの電圧が低下したことを検出するコンパレータ４６と、このコンパレータ４６の出力電圧がセット端子ＳＥＴに入力されるラッチ回路４７とを備え、加熱保護時にハイレベルとなるこのラッチ回路４７のラッチ信号ＬａｔｃｈがオアゲートＯＲ２を介してゲートドライブ４１のオフ端子ＯＦＦに入力される。また、オアゲートＯＲ２には低電圧誤動作防止回路３２の出力電圧も入力されている。ゲートドライブ４１はオフ端子ＯＦＦへの入力信号がハイレベルになると、スイッチング素子８をオフさせる信号を出力する。
【００３５】
さらに、半導体制御装置１５は、１ショット回路３７から出力される１ショット信号Ｓｓ、ＲＳフリップフロップ回路３８から出力される出力信号Ｓｆが入力され、これら入力信号に基づいて信号処理を行ってボトム検出信号Ｓｂを出力するボトム検出部４８を備えている。このボトム検出回路４８から出力されるボトム検出信号Ｓｂが前述したＲＳフリップフロップ回路３８のセット端子に入力されると共にオアゲート３９に入力される。
【００３６】
このボトム検出部４８の具体的構成は、図３に示すように構成されている。
すなわち、ボトム検出部４８は、電流検出電圧Ｖｉをプルダウンする（グランド（接地）に接続する）例えばＮチャネルの電界効果トランジスタで構成されるスイッチング素子５１と、電流検出電圧Ｖｉが入力されると共に、閾値電圧Ｖｔが入力されるヒステリシスコンパレータ５２と、このヒステリシスコンパレータ５２から出力される比較出力Ｓｃが入力されたカウンタ５３とを備えている。ここで、ヒステリシスコンパレータ５２は電流検出電圧Ｖｉが閾値電圧Ｖｔ以上となったときにハイレベルの比較信号Ｓｃをカウンタ５３に出力する。また、カウンタ５３は、カウント端子Ｃにヒステリシスコンパレータ５２の比較信号Ｓｃが入力されると共に、リセット端子Ｒに後述する第２の１ショット回路６１から出力される１ショット信号Ｓｓ２が入力され、カウント値が“２”となるタイミングでハイレベルのパルス状のカウントアップ信号を出力する。
【００３７】
また、ボトム検出部４８は、カウンタ５３のカウントアップ信号がセット端子に供給されると共に、リセット端子Ｒに後述する第２の１ショット回路６１から出力される１ショット信号Ｓｓ２が入力される第２のＲＳフリップフロップ回路５４と、この第２のＲＳフリップフロップ回路５４の出力信号Ｓｆ２と前記ヒステリシスコンパレータ５２の比較信号Ｓｃとが入力されるアンドゲート５５を備えている。
また、ボトム検出部４８は、アンドゲート５５の出力信号Ｓａ１がインバータＩＮを介して入力されると共に、前記１ショット回路３７の１ショット信号Ｓｓが入力されるアンドゲート５６を有する。
【００３８】
さらに、ボトム検出部４８は、アンドゲート５５の出力Ｓａ１及び前記１ショット回路３７の１ショット信号Ｓｓが入力されるボトム検出回路ＢＤを備えている。このボトム検出回路ＢＤは、アンドゲート５５の出力信号Ｓａ１がデータ入力端子Ｄに、１ショット回路３７の１ショット信号Ｓｓがクロック入力端子Ｃに入力されるＤフリップフロップ回路５７と、このＤフリップフロップ回路５７の出力信号Ｓｄとアンドゲート５５の出力信号Ｓａ１とが入力されるアンドゲート５８と、このアンドゲート５８の出力信号Ｓａ２が入力されて出力信号Ｓａ２がハイレベルからローレベルに反転するときに所定幅の１ショット信号Ｓｂｄを出力する第２の１ショット回路５９とを備えている。
【００３９】
また、ボトム検出部４８は、前記アンドゲート５６の出力信号Ｓａ３と、ボトム検出回路ＢＤの１ショット回路５９から出力される１ショット信号Ｓｂｄとが入力されるオアゲート６０を備えており、このオアゲート６０の出力がボトム検出信号ＳｂとしてＲＳフリップフロップ回路３８のセット端子Ｓ及びオアゲート３９に入力される。
また、ボトム検出部４８は、前述したＲＳフリップフロップ回路３８の出力信号Ｓｆが入力されて出力信号Ｓｆがハイレベルからローレベルに反転する際に比較的短い所定幅の１ショット信号Ｓｓ２を出力する第２の１ショット回路６１と、前記オアゲート６０から出力されるボトム検出信号Ｓｂを遅延する遅延回路６２とを備えている。そして、第２の１ショット回路６１の１ショット信号Ｓｓ２が第２のＲＳフリップフロップ回路５４にリセット信号として供給されると共に、オアゲート６３を介してカウンタ５３のリセット端子Ｒ及び前述したスイッチング素子５１のゲートに供給される。また、遅延回路６２から出力される遅延信号Ｓｄｙもオアゲート６３を介してカウンタ５３のリセット端子Ｒ及びスイッチング素子５１のゲートに供給される。
【００４０】
次に、上記実施形態の動作を説明する。
フライバックトランス７の二次側巻線Ｌ２に接続された負荷１１が重負荷状態であるときには、前述した図５の従来例と同様の動作を行うので、その詳細説明はこれを省略するが、本実施形態では、軽負荷時におけるＬＣ共振動作（擬似共振動作）が前述した従来例とは異なるので、この点を図４に示す信号波形図を伴って説明する。
図４は、時刻ｔ１までは重負荷で、時刻ｔ０以降に軽負荷となる場合の信号波形図である。この軽負荷時には半導体制御装置１５の発振器３４から出力される発振信号の周波数ｆが低下して１ショット回路３７から１ショット信号Ｓｓが、図４（ａ）に示すように、比較的長い周期で出力される。
今、１ショット信号Ｓｓが得られる前の時点ｔ０では、図２のＲＳフリップフロップ回路３８がリセットされており、その出力信号Ｓｆがローレベルにあるものとする。このため、ゲートドライバ４１から出力されるゲート駆動信号Ｖｇもローレベルを維持して、図１のスイッチング素子８がオフ状態にあって、そのドレイン電圧Ｖｄが図４（ｃ）に示すように比較的高い電圧となっている。
【００４１】
このスイッチング素子８のオフ状態では、電流センス抵抗９に流れる電流は略零であり、電流センス抵抗９の両端電圧も略零である。すなわち、電流センス抵抗９と抵抗２０の接続点の電位は略零である。また、時刻ｔ１以前はフライバックトランス７の二次側巻線Ｌ２からダイオード１０を介して負荷１１に電流を供給していて、ダイオード１０と二次側巻線Ｌ２の接続点の電位が正電位となっているため、フライバックトランス７の補助巻線Ｌ３とダイオード２３との接続点の電位は負電位になっている。このため、ボトム検出部４８の電流検出信号入力端子ＩＳに入力される電流検出電圧Ｖｉも図４（ｄ）に示すように略零となっており、ヒステリシスコンパレータ５２の比較信号Ｓｃが図４（ｅ）に示すようにローレベルを維持している。
【００４２】
そして、ヒステリシスコンパレータ５２の比較信号Ｓｃが入力されるカウンタ５３のカウント値が“０”となっているとともに、第２のＲＳフリップフロップ回路５４がリセット状態にあって、その出力信号Ｓｆ２が図４（ｇ）に示すようにローレベルとなっている。
このため、アンドゲート５５の出力信号Ｓａ１も図４（ｈ）に示すようにローレベルとなっており、これがインバータＩＮで反転されてアンドゲート５６にハイレベルとして入力されているが、この時点ｔ０ではまだ１ショット回路３７から１ショット信号Ｓｓが出力されていないので、アンドゲート５６の出力Ｓａ３は図４（ｉ）に示すようにローレベルを維持している。
【００４３】
また、時点ｔ０でＤフリップフロップ回路５７の出力Ｓｄが図４（ｊ）に示すようにローベルを維持するものとすると、アンドゲート５８の出力Ｓａ２は図４（ｋ）に示すようにローレベルを維持し、第２の１ショット回路５９から出力されるボトム検出信号Ｓｂｄも図４（ｌ）に示すようにローレベルを維持している。このため、オアゲート６０から出力されるボトム検出信号Ｓｄも図４（ｍ）に示すようにローレベルを維持し、遅延回路６２から出力される遅延信号Ｄｄｙもローレベルを維持し、ＲＳフリップフロップ回路３８の出力信号Ｓｆがローレベルを維持することにより、第２の１ショット回路６１の１ショット信号Ｓｓ２も図４（ｏ）に示すようにローレベルを維持している。
【００４４】
この状態から、時点ｔ１で発振器３４の発振出力がローレベルからハイレベルとなって、１ショット回路３７から図４（ａ）に示すように比較的短いパルス幅の１ショット信号Ｓｓが出力されると、この１ショット信号Ｓｓがボトム検出部４８に供給される。
このボトム検出部４８では、時点ｔ１でアンドゲート５５の出力信号Ｓａ１がローレベルを維持し、これがインバータＩＮで反転されてアンドゲート５６に供給されているので、このアンドゲート５６で１ショット信号Ｓｓを通過させ、オアゲート６０からボトム検出信号ＳｂとしてＲＳフリップフロップ回路３８のセット端子Ｓ及びオアゲート３９に入力される。
【００４５】
このため、ＲＳフリップフロップ回路３８がセットされて、その出力信号Ｓｆが図４（ｂ）に示すようにローレベルからハイレベルに反転する。このハイレベルの出力信号Ｓｆがアンドゲート４０を通過してゲートドライバ４１に入力されることにより、このゲートドライバ４１から出力されるゲート駆動信号Ｖｆがハイレベルとなり、スイッチング素子８がターンオンする。このため、スイッチング素子８のドレイン電圧Ｖｄが図４（ｃ）に示すように低電圧に低下する。
【００４６】
また、遅延回路６２から図４（ｎ）に示すように１ショット信号Ｓｓに対応するパルス幅の遅延出力Ｓｄｙが出力される。この遅延出力Ｓｄｙがオアゲート６３を介して第２のスイッチング素子５１に供給されるので、第２のスイッチング素子５１がオン状態となって電流検出電圧Ｖｉをプルダウンして、電流検出電圧Ｖｉが図４（ｄ）に示すように零に維持される。また、この遅延出力Ｓｄｙがオアゲート６３を介してカウンタ５３のリセット端子Ｒに入力されるので、カウンタ５３のカウント値が“０”にクリアされる。
【００４７】
その後、１ショット回路３７から出力される１ショット信号Ｓｓがローレベルに復帰する時点ｔ２で、アンドゲート５６の出力信号Ｓａ３がローレベルに復帰し、オアゲート６０から出力されるボトム検出信号Ｓｂもローレベルに復帰する。
その後、時点ｔ３で遅延信号Ｓｄｙが図４（ｎ）に示すようにローベレルに復帰すると、電流検出電圧Ｖｉのプルダウン状態が解除されて、電流検出電圧Ｖｉが図４（ｄ）に示すように直線状に増加し始め、時点ｔ４でヒステリシスコンパレータ５２の閾値電圧Ｖｔを超えると、ヒステリシスコンパレータ５２の比較出力が図４（ｅ）に示すようにハイレベルに反転する。
【００４８】
このため、カウンタ５３がカウントアップしてカウント値が図４（ｆ）に示すように“１”となるが、第２のＲＳフリップフロップ回路５４は図４（ｇ）に示すようにリセット状態を継続する。このため、アンドゲート５５の出力信号Ｓａ１はローレベル状態を継続し、アンドゲート５６の出力信号Ｓａ３も図４（ｉ）に示すようにローレベル状態を継続し、オアゲート６０から出力されるボトム検出信号Ｓｄもローレベル状態を継続する。
【００４９】
この電流検出電圧Ｖｉの増加状態が継続されて、時点ｔ５で電流検出電圧Ｖｉがフィードバック電圧Ｖｆのレベルシフト電圧（厳密にいえば、フィードバック電圧Ｖｆとスロープ補償回路３５の出力電圧の差電圧のシフト電圧）Ｖｆ′に達すると、図２のコンパレータ４４の比較信号Ｓｃ１がハイレベル状態に反転し、この比較信号Ｓｃ１がＲＳフリップフロップ回路３８のリセット端子Ｒに供給されるので、このＲＳフリップフロップ回路３８がリセットされ、その出力信号Ｓｆが図４（ｂ）に示すようにローレベルに反転する。
【００５０】
このため、アンドゲート４０の出力信号Ｓａ１がローレベルに反転して、ゲートドライバ４１から出力されるゲート駆動信号Ｖｇがローレベルに反転してスイッチング素子８がオフ状態となる。また、ＲＳフリップフロップ回路３８の出力信号Ｓｆがローレベルに反転することにより、１ショット回路６１から１ショット信号Ｓｓ２が出力される。
このため、スイッチング素子８のドレイン電圧Ｖｄが図４（ｃ）に示すように高電圧となるとともに、１ショット信号Ｓｓ２によりスイッチング素子５１がオンして、電流検出電圧Ｖｉが、図４（ｄ）に示すように、ｔ５で略零となり、ヒステリシスコンパレータ５２の閾値電圧Ｖｔ未満となるので、その比較出力ｓｃがローレベルに反転する。このとき、フライバックトランス７では二次側巻線Ｌ２への電力供給状態となる。
【００５１】
また、時点ｔ５で１ショット信号Ｓｓ２が出力されることにより、カウンタ５３がリセットされて、そのカウント値が“０”にクリアされるとともに、第２のＲＳフリップフロップ回路５４がリセットされて、その出力電圧Ｓｆ２が図４（ｇ）に示すようにローレベルを維持する。
その後、時点ｔ６で１ショット信号Ｓｓ２がローレベルに復帰すると、電圧検出電圧Ｖｉのブルダウン状態が解除され、フライバックトランス７の補助巻線Ｌ３から一次側巻線Ｌ１と相似形の正の電圧が出力され、この正の電圧が電圧調整回路２４を通じて電流検出信号入力端子ＩＳに出力される。
【００５２】
このため、電流検出電圧Ｖｉが図４（ｄ）に示すように時点ｔ６で閾値電圧Ｖｔを超えて増加し、その後一定値を維持する。このため、ヒステリシスコンパレータ５２の比較信号Ｓｃも、図４（ｅ）に示すように、ハイレベルに反転し、カウンタ５３のカウント値も図４（ｆ）に示すようにカウントアップして“１”となる。
その後、時点ｔ７でフライバックトランス７の二次側巻線Ｌ２への電力供給状態が終了すると、フライバックトランス７の一次巻線Ｌ１のインダクタンスとスイッチング素子８のドレイン端子に接続されている寄生容量又は当該寄生容量と不図示のノイズフルィタ用コンデンサの静電容量とによるＬＣ共振状態（擬似共振状態）となって、スイッチング素子８のドレイン電圧Ｖｄが図４（ｃ）に示すように徐々に減衰しながら振動する。共振時には、この振動波形と相似な波形が、電圧調整回路２４を介して補助巻線Ｌ３より電流検出信号入力端子ＩＳに印加され、半導体制御装置１５はこの信号を電流検出電圧信号Ｖｉとして認識する。
【００５３】
このとき、時点ｔ７で電流検出電圧Ｖｉが低下して、閾値電圧Ｖｔ未満となることにより、ヒステリシスコンパレータ５２の比較信号Ｓｃが、図４（ｅ）に示すように、ローレベルに反転する。その後、時点ｔ８で電流検出電圧Ｖｉが閾値電圧Ｖｔを超えると、ヒステリシスコンパレータ５２の比較信号Ｓｃがハイレベルとなることにより、カウンタ５３のカウント値が、図４（ｆ）に示すように、“２”にカウントアップする。
【００５４】
このため、カウンタ５３からハイレベルのパルス状の出力信号が第２のＲＳフリップフロップ回路５４に出力されるので、この第２のＲＳフリップフロップ回路５４がセットされて、その出力信号が、図４（ｇ）に示すように、時点ｔ８でハイレベルに反転する。このため、アンドゲート５５の２つの入力がいずれもハイレベルとなってその出力Ｓａ１がハイレベルとなり、インバータＩＮの出力はローレベルとなる。アンドゲート５６にはインバータＩＮからローベルが入力されて、アンドゲート５６が閉じられる（出力がローレベルに固定される）。
【００５５】
その後、時点ｔ９で発振器３４の発振信号がハイレベルとなって、１ショット回路３７から図４（ａ）に示すように１ショット信号Ｓｓが出力されると、アンドゲート５６が閉じられていることにより、１ショット信号Ｓｓのオアゲート６０への供給が遮断される。これと同時に、１ショット信号Ｓｓがボトム検出回路ＢＤのＤフリップフロップ回路５７のクロック入力端子に供給され、このときのデータ端子Ｄに入力されているアンドゲート５５の出力信号Ｓａ１がハイレベルであることにより、出力信号Ｓｄが図４（ｊ）に示すようにハイレベルに反転する。
【００５６】
このため、アンドゲート５８の出力信号Ｓａ２が図４（ｋ）に示すようにハイレベルに反転するが、１ショット回路５９は作動せずその１ショット出力Ｓｂｄは図４（ｌ）に示すようにローレベルを維持する。
その後、時点ｔ１０で、１ショット信号Ｓｓがローレベルに復帰し、時点ｔ１１で電流検出電圧Ｖｉが閾値電圧Ｖｔ未満の零となると、ヒステリシスコンパレータ５２の比較信号Ｓｃが図４（ｅ）に示すようにローレベルに反転し、これに応じてアンドゲート５５の出力信号Ｓａ１が図４（ｈ）に示すようにローレベルに反転する。
【００５７】
このため、アンドゲート５８の出力信号Ｓａ２も図４（ｋ）に示すようにローレベルに反転し、これを受けて第２の１ショット回路５９が作動し、第２の１ショット回路５９から出力される１ショット信号Ｓｂｄが図４（ｌ）に示すようにハイレベルに反転し、これがオア回路６０を通じてボトム検出信号ＳｄとしてＲＳフリップフロップ回路３８のセット端子Ｓ及びオアゲート３９に入力される。
【００５８】
このため、ＲＳフリップフロップ回路３８がセットされて、その出力信号Ｓｆが図４（ｂ）に示すようにハイレベルとなり、ゲートドライバ４１からハイレベルのゲート駆動信号Ｖｇがスイッチング素子８に出力されることにより、このスイッチング素子８がターンオンされる。
したがって、スイッチング素子８ドレイン電圧Ｖｄが低い電圧でターンオンし、スイッチング素子８のドレイン電圧Ｖｄは低い電圧である状態（ボトム状態）で零に戻り、スイッチングロスを抑制することができる。
【００５９】
なお、スイッチング素子８のドレイン電圧Ｖｄが低い電圧である時点ｔ７〜ｔ８間又はｔ１１〜ｔ１３間に１ショット回路３７から１ショット信号Ｓｓが出力される場合には、電流検出電圧信号Ｖｉも低い電圧となっていて、ヒステリシスコンパレータ５２の比較信号Ｓｃがローレベルとなっている。このため、アンドゲート５５の出力信号Ｓａ１がローレベルを維持することになり、アンドゲート５６が開いており、１ショット信号Ｓｓがそのままオアゲート６０を通じてボトム検出信号ＳｂとしてＲＳフリップフロップ回路３８のセット端子Ｓに供給される。したがって、ＲＳフリップフロップ回路３８がセットされて、ゲートドライバ４１からハイレベルのゲート駆動信号Ｖｇが出力されて、スイッチング素子８がターンオンされる。このときも、スイッチング素子８のドレイン電圧Ｖｄは低い電圧である状態（ボトム状態）で零に戻り、スイッチングロスを抑制することができる。
【００６０】
このように、上記実施形態によると、フライバックトランス７の１次側巻線Ｌ１と相似形の出力電圧を出力する補助巻線（三次巻線）Ｌ３の出力電圧を電圧調整回路２４を介して半導体制御装置１５の電流検出信号入力端子ＩＳに供給して、スイッチング素子８がターンオフ状態であるときの電流検出電圧Ｖｉをスイッチング素子８のドレイン電圧Ｖｄと相似波形とすることができる。この電流検出電圧Ｖｉに基づいてボトム検出部４８でボトム検出を行うので、半導体制御装置１５のピン数を前述した図５の従来例と同じピン数としながら、スイッチング素子８のドレイン電圧Ｖｄが低い電圧となったときにのみスイッチング素子８をターンオンさせることができる。このため、半導体制御装置１５のピン数の増加による製造コストが嵩むことを招くことなく、低製造コストで製作してスイッチングロスを低減して、効率を向上させることができる。
【００６１】
しかも、共振動作時には、負荷の重さを示す信号Ｖｆにより周波数が制御される発振器３４によりトリガーされる１ショット回路３７から１ショット信号が出力された後にボトムを検出したときに、スイッチング素子８をターンオン状態に制御するので、負荷の状態に応じ最適なスイッチング周波数特性を得ることができる。
【００６２】
なお、上記実施形態においては、スイッチング素子としてＮチャネルＭＯＳ電界効果トランジスタを適用した場合について説明したが、これに限定されるものではなく、ＰチャネルＭＯＳ電界効果トランジスタを適用することもできる。この場合には、ゲートドライバ４１から出力するゲート駆動信号Ｖｇを論理反転してゲートに供給するようにすればよい。また、スイッチング素子８としては、電界効果トランジスタに限らず、他のバイポーラトランジスタやＩＧＢＴ等の任意の半導体スイッチング素子を適用することができる。
さらに、上記実施形態においては、フライバックトランス７の一次側巻線Ｌ１に供給する直流信号を交流信号を整流器４で直流信号に変換した場合について説明したが、これに限定されるものではなくＡＣ−ＤＣコンバータや直流電源を適用することができる。
【符号の説明】
【００６３】
１…交流電源、４…整流器、７…フライバックトランス、Ｌ１…一次側巻線、Ｌ２…二次側巻線、Ｌ３…補助巻線、８…スイッチング素子、９…電流センス抵抗、１１…負荷、１３…シャントレギュレータ回路、１４…フォトカプラ、１５…半導体制御装置、２４…電圧調整回路、３１…起動回路、３２…低電圧誤動作防止回路、３４…発振器、３７…１ショット回路、３８…ＲＳフリップフロップ回路、４１…ゲートドライバ、４３…レベルシフト回路、４４…コンパレータ、４８…ボトム検出部、５１…第２のスイッチング素子、５２…ヒステリシスコンパレータ、５３…カウンタ、５４…第２のＲＳフリップフロップ回路、５５，５６…アンドゲート、５７…Ｄフリップフロップ回路、５８…アンドゲート、５９…第２の１ショット回路、６０…オアゲート、６１…１ショット回路、６２…遅延回路
【図１】
0005601158.tif 000002
【図２】
0005601158.tif 000003
【図３】
0005601158.tif 000004
【図４】
0005601158.tif 000005
【図５】
0005601158.tif 000006
【図６】
0005601158.tif 000007
【図７】
0005601158.tif 000008
【図８】
0005601158.tif 000009
【図９】
0005601158.tif 000010