(57)【特許請求の範囲】
【請求項１】
第１及び第２の主面を有する半導体基板と、前記第１の主面の上に形成されており、第１の導電型の半導体からなる第１の半導体層と、前記第１の主面の上に一部が絶縁層を介して前記第１の半導体層と重畳するように形成されており、第２の導電型の半導体からなる第２の半導体層と、前記第１の半導体層の上に形成されている第１の電極と、前記第２の半導体層の上に形成されている第２の電極とを有する太陽電池の製造方法であって、
前記第１の半導体層を形成する工程と、
前記第１の半導体層の上に前記絶縁層を形成する工程と、
前記絶縁層の少なくとも一部を除去することにより、前記第１の半導体層の一部を露出させる工程と、
前記第１の半導体層の前記絶縁層からの露出部をバッファードフッ酸により洗浄する工程と、
前記第１の半導体層の前記絶縁層からの露出部の上に前記第１の電極を形成する工程と、
を備える、太陽電池の製造方法。
【請求項２】
バッファードフッ酸により、前記絶縁層の少なくとも一部の除去と、前記第１の半導体層の露出部の洗浄とを連続して行う、請求項１に記載の太陽電池の製造方法。
【請求項３】
窒化シリコン、酸化シリコンまたは酸窒化シリコンにより前記絶縁膜を形成する、請求項１または２に記載の太陽電池の製造方法。
【請求項４】
前記第１の主面の一部の上に位置する前記第１の半導体層と、前記第１の半導体層を覆う前記絶縁層とを形成した後に、前記絶縁層及び前記第１の主面の露出部を覆うように第２の半導体層を形成する工程と、
前記第２の半導体層の前記絶縁膜を覆う部分の一部を除去する工程と、
をさらに備え、
前記絶縁膜の前記第２の半導体層からの露出部を除去することにより、前記第１の半導体層を露出させる、請求項１に記載の太陽電池の製造方法。
【請求項５】
前記半導体基板として、結晶シリコン基板を用いる、請求項１〜４のいずれか一項に記載の太陽電池の製造方法。
【請求項６】
前記第１の半導体層を、非晶質半導体により形成する、請求項１〜５のいずれか一項に記載の太陽電池の製造方法。
【請求項７】
前記第２の半導体層を、非晶質半導体により形成する、請求項１〜６のいずれか一項に記載の太陽電池の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、太陽電池の製造方法に関する。特に、本発明は、裏面接合型の太陽電池の製造方法に関する。
【背景技術】
【０００２】
従来、太陽電池の裏面側にｐ型及びｎ型の半導体領域が形成されている所謂裏面接合型の太陽電池が知られている（例えば、下記の特許文献１）。この裏面接合型の太陽電池では、受光面側に電極を設ける必要がない。このため、裏面接合型の太陽電池では、光の受光効率を高めることができる。従って、より向上した発電効率を実現し得る。また、配線材による太陽電池の接続を裏面側のみで行える。このため、幅の広い配線材を用いることができる。従って、複数の太陽電池を、配線材を用いて配線することによる電圧降下を抑制することができる。
【０００３】
ところで、この裏面接合型の太陽電池では、半導体基板の裏面の上に、ｐ型半導体領域と、ｎ型半導体領域とを形成する必要がある。このため、半導体基板の裏面の上に、ｐ型半導体領域とｎ型半導体領域とを如何にして形成するかが問題となる。
【０００４】
例えば、特許文献１には、裏面接合型の太陽電池の製造方法として、以下のような製造方法が開示されている。すなわち、まず、図１４に示すように、ｎ型単結晶シリコン基板１００の裏面上に、ｉ型半導体層１０１ｉとｎ型半導体層１０１ｎとの積層体からなるｉｎ接合１０１と、被覆層１０２とをこの順番で形成する。その後、エッチング法によって被覆層１０２の一部分を除去する。
【０００５】
次に、図１５に示すように、一部分がエッチングされた被覆層１０２をマスクとして用いて、ｉｎ接合１０１の一部をエッチング法により除去する。次に、図１６に示すように、ｉ型半導体層１０４ｉとｐ型半導体層１０４ｐとの積層体からなるｉｐ接合１０４を形成する。その後、被覆層１０２をエッチングにより除去することにより、ｉｎ接合１０１の被覆層１０２により覆われていた部分を露出させる。最後に、ｉｎ接合１０１の上にｎ側電極を形成し、ｉｐ接合１０４の上にｐ側電極を形成することにより、裏面接合型の太陽電池を完成させる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−８０８８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特許文献１に記載の裏面接合型の太陽電池の製造方法によれば、ｉｎ接合１０１とｉｐ接合１０４とが隙間なく配列されており、向上した発電効率を有する太陽電池を製造することができる。
【０００８】
しかしながら、太陽電池の発電効率をさらに高めたいという要望が高まってきている。
【０００９】
本発明は、係る点に鑑みてなされたものであり、その目的は、向上した発電効率を有する太陽電池を製造し得る方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る太陽電池の製造方法は、第１及び第２の主面を有する半導体基板と、第１の主面の上に形成されており、第１の導電型の半導体からなる第１の半導体層と、第１または第２の主面の上に形成されており、第２の導電型の半導体からなる第２の半導体層と、第１の半導体層の上に形成されている第１の電極と、第２の半導体層の上に形成されている第２の電極とを有する太陽電池の製造方法に関する。本発明に係る太陽電池の製造方法では、第１の半導体層を形成する。第１の半導体層の上に絶縁層を形成する。絶縁層の少なくとも一部を除去することにより、第１の半導体層の一部を露出させる。第１の半導体層の絶縁層からの露出部をバッファードフッ酸により洗浄する。第１の半導体層の絶縁層からの露出部の上に第１の電極を形成する。
【発明の効果】
【００１１】
本発明によれば、向上した発電効率を有する太陽電池を製造し得る方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態における太陽電池の略図的平面図である。
【図２】図１の線ＩＩ−ＩＩにおける略図的断面図である。
【図３】第１の実施形態における太陽電池の製造工程を表すフローチャートである。
【図４】太陽電池の製造工程を説明するための略図的断面図である。
【図５】太陽電池の製造工程を説明するための略図的断面図である。
【図６】太陽電池の製造工程を説明するための略図的断面図である。
【図７】太陽電池の製造工程を説明するための略図的断面図である。
【図８】太陽電池の製造工程を説明するための略図的断面図である。
【図９】太陽電池の製造工程を説明するための略図的断面図である。
【図１０】太陽電池の製造工程を説明するための略図的断面図である。
【図１１】太陽電池の製造工程を説明するための略図的断面図である。
【図１２】太陽電池の製造工程を説明するための略図的断面図である。
【図１３】第２の実施形態における太陽電池の略図的断面図である。
【図１４】特許文献１に記載の太陽電池の製造工程を説明するための略図的断面図である。
【図１５】特許文献１に記載の太陽電池の製造工程を説明するための略図的断面図である。
【図１６】特許文献１に記載の太陽電池の製造工程を説明するための略図的断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の好ましい実施形態の一例について説明する。但し、下記の実施形態は、単なる一例である。本発明は、下記の実施形態に何ら限定されない。
【００１４】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１５】
《第１の実施形態》
（太陽電池１の構成）
まず、本実施形態において製造される太陽電池１の構成について、図１及び図２を参照しながら詳細に説明する。
【００１６】
太陽電池１は、ＨＩＴ（登録商標）構造を有する裏面接合型の太陽電池である。なお、本実施形態の太陽電池１単体では、十分に大きな出力が得られない場合は、太陽電池１は、複数の太陽電池１が配線材により接続された太陽電池モジュールとして利用されることもある。
【００１７】
図２に示すように、太陽電池１は、半導体基板１０を備えている。半導体基板１０は、第２の主面としての受光面１０ａと、第１の主面としての裏面１０ｂとを有する。半導体基板１０は、受光面１０ａにおいて、光１１を受光することによってキャリアを生成する。ここで、キャリアとは、光が半導体基板１０に吸収されることにより生成される正孔及び電子のことである。
【００１８】
半導体基板１０は、ｎ型またはｐ型の導電型を有する結晶性半導体基板により構成されている。結晶性半導体基板の具体例としては、例えば、単結晶シリコン基板、多結晶シリコン基板などの結晶シリコン基板が挙げられる。以下、本実施形態では、半導体基板１０がｎ型の結晶シリコン基板により構成されている例について説明する。
【００１９】
半導体基板１０の受光面１０ａの上には、真性な非晶質半導体（以下、真性な半導体を「ｉ型半導体」とする。）からなるｉ型非晶質半導体層１７ｉが形成されている。本実施形態においては、ｉ型非晶質半導体層１７ｉは、具体的には、水素を含有するｉ型のアモルファスシリコンにより形成されている。ｉ型非晶質半導体層１７ｉの厚みは、発電に実質的に寄与しない程度の厚みである限りにおいて特に限定されない。ｉ型非晶質半導体層１７ｉの厚みは、例えば、数Å〜２５０Å程度とすることができる。
【００２０】
なお、本発明において、「非晶質半導体」には、微結晶半導体を含むものとする。微結晶半導体とは、非晶質半導体中に析出している半導体結晶の平均粒子径が１ｎｍ〜５０ｎｍの範囲内にある半導体をいう。
【００２１】
ｉ型非晶質半導体層１７ｉの上には、半導体基板１０と同じ導電型を有するｎ型非晶質半導体層１７ｎが形成されている。ｎ型非晶質半導体層１７ｎは、ｎ型のドーパントが添加されており、ｎ型の導電型を有する非晶質半導体層である。具体的には、本実施形態では、ｎ型非晶質半導体層１７ｎは、水素を含有するｎ型アモルファスシリコンからなる。ｎ型非晶質半導体層１７ｎの厚みは、特に限定されない。ｎ型非晶質半導体層１７ｎの厚みは、例えば、２０Å〜５００Å程度とすることができる。
【００２２】
ｎ型非晶質半導体層１７ｎの上には、反射防止膜としての機能と保護膜としての機能とを兼ね備えた絶縁層１６が形成されている。絶縁層１６は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコンにより形成することができる。絶縁層１６の厚みは、付与しようとする反射防止膜の反射防止特性などに応じて適宜設定することができる。絶縁層１６の厚みは、例えば８０ｎｍ〜１μｍ程度とすることができる。
【００２３】
半導体基板１０の裏面１０ｂの上には、ＩＮ積層体１２とＩＰ積層体１３とが形成されている。図１に示すように、ＩＮ積層体１２とＩＰ積層体１３とのそれぞれは、くし歯状に形成されている。ＩＮ積層体１２とＩＰ積層体１３とは互いに間挿し合うように形成されている。このため、裏面１０ｂ上において、ＩＮ積層体１２とＩＰ積層体１３とは、交差幅方向ｙに垂直な方向ｘに沿って交互に配列されている。方向ｘにおいて隣り合うＩＮ積層体１２とＩＰ積層体１３とは接触している。すなわち、本実施形態では、ＩＮ積層体１２とＩＰ積層体１３とによって、裏面１０ｂの実質的に全体が被覆されている。なお、ＩＮ積層体１２の幅Ｗ１（図２を参照）と、方向ｘにおけるＩＮ積層体１２の間隔Ｗ２とのそれぞれは、例えば、１００μｍ〜１．５ｍｍ程度とすることができる。幅Ｗ１と間隔Ｗ２とは、互いに等しくてもよいし、異なっていてもよい。
【００２４】
ＩＮ積層体１２は、裏面１０ｂの上に形成されているｉ型非晶質半導体層１２ｉと、ｉ型非晶質半導体層１２ｉの上に形成されているｎ型非晶質半導体層１２ｎとの積層体により構成されている。ｉ型非晶質半導体層１２ｉは、上記ｉ型非晶質半導体層１７ｉと同様に、水素を含有するｉ型のアモルファスシリコンからなる。ｉ型非晶質半導体層１２ｉの厚みは、発電に実質的に寄与しない程度の厚みである限りにおいて特に限定されない。ｉ型非晶質半導体層１２ｉの厚みは、例えば、数Å〜２５０Å程度とすることができる。
【００２５】
ｎ型非晶質半導体層１２ｎは、上記ｎ型非晶質半導体層１７ｎと同様に、ｎ型のドーパントが添加されており、半導体基板１０と同様に、ｎ型の導電型を有する。具体的には、本実施形態では、ｎ型非晶質半導体層１２ｎは、水素を含有するｎ型のアモルファスシリコンからなる。ｎ型非晶質半導体層１２ｎの厚みは、特に限定されない。ｎ型非晶質半導体層１２ｎの厚みは、例えば、２０Å〜５００Å程度とすることができる。
【００２６】
ＩＮ積層体１２の方向ｘにおける中央部を除く両端部の上には、絶縁層１８が形成されている。ＩＮ積層体１２の方向ｘにおける中央部は、絶縁層１８から露出している。絶縁層１８の方向ｘにおける幅Ｗ３は特に限定されず、例えば、幅Ｗ１の約１／３程度とすることができる。また、絶縁層１８間の方向ｘにおける間隔Ｗ４も特に限定されず、例えば、幅Ｗ１の約１／３程度とすることができる。
【００２７】
絶縁層１８の材質は、特に限定されない。絶縁層１８は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコンにより形成することができる。なかでも、絶縁層１８は、窒化シリコンにより形成されていることが好ましい。また、絶縁層１８は、水素を含んでいることが好ましい。
【００２８】
ＩＰ積層体１３は、裏面１０ｂのＩＮ積層体１２から露出した部分と、絶縁層１８の端部との上に形成されている。このため、ＩＰ積層体１３の両端部は、絶縁層１８を介してＩＮ積層体１２と高さ方向ｚにおいて重畳している。
【００２９】
ＩＰ積層体１３は、裏面１０ｂの上に形成されているｉ型非晶質半導体層１３ｉと、ｉ型非晶質半導体層１３ｉの上に形成されているｐ型非晶質半導体層１３ｐとの積層体により構成されている。
【００３０】
ｉ型非晶質半導体層１３ｉは、水素を含有するｉ型のアモルファスシリコンからなる。ｉ型非晶質半導体層１３ｉの厚みは、発電に実質的に寄与しない程度の厚みである限りにおいて特に限定されない。ｉ型非晶質半導体層１３ｉの厚みは、例えば、数Å〜２５０Å程度とすることができる。
【００３１】
ｐ型非晶質半導体層１３ｐは、ｐ型のドーパントが添加されており、ｐ型の導電型を有する非晶質半導体層である。具体的には、本実施形態では、ｐ型非晶質半導体層１３ｐは、水素を含有するｐ型のアモルファスシリコンからなる。ｐ型非晶質半導体層１３ｐの厚みは、特に限定されない。ｐ型非晶質半導体層１３ｐの厚みは、例えば、２０Å〜５００Å程度とすることができる。
【００３２】
このように、本実施形態では、結晶性の半導体基板１０とｐ型非晶質半導体層１３ｐとの間に、実質的に発電に寄与しない程度の厚みのｉ型非晶質半導体層１３ｉが設けられたＨＩＴ構造が構成されている。本実施形態のように、ＨＩＴ構造を採用することにより、半導体基板１０とＩＰ積層体１３との接合界面における少数キャリアの再結合を抑制することができる。その結果、光電変換効率の向上を図ることができる。
【００３３】
なお、非晶質半導体層１７、１２、１３のそれぞれは水素を含むものであることが好ましい。
【００３４】
ｎ型非晶質半導体層１２ｎの上には、電子を収集するｎ側電極１４が形成されている。一方、ｐ型非晶質半導体層１３ｐの上には、正孔を収集するｐ側電極１５が形成されている。ｐ側電極１５とｎ側電極１４とは、電気的に絶縁されている。なお、絶縁層１８の上におけるｎ側電極１４とｐ側電極１５との間の間隔Ｗ５は、例えば、幅Ｗ３の１／３程度とすることができる。
【００３５】
上述の通り、本実施形態では、ＩＮ積層体１２とＩＰ積層体１３とのそれぞれはくし歯状に形成されている。このため、ｎ側電極１４及びｐ側電極１５のそれぞれは、バスバー及び複数のフィンガーを含むくし歯状に形成されている。もっとも、ｎ側電極１４及びｐ側電極１５のそれぞれは、複数のフィンガーのみにより構成されており、バスバーを有さない所謂バスバーレス型の電極であってもよい。
【００３６】
ｎ側電極１４及びｐ側電極１５のそれぞれは、キャリアを収集できるものである限りにおいて特に限定されない。本実施形態においては、ｎ側電極１４とｐ側電極１５とのそれぞれは、第１〜第４の導電層１９ａ〜１９ｄの積層体により形成されている。
【００３７】
第１の導電層１９ａは、例えば、インジウム酸化物などのＴＣＯ（Ｔｒａｎｓｐａｒｅｎｔ  Ｃｏｎｄｕｃｔｉｖｅ  Ｏｘｉｄｅ）等により形成することができる。具体的には、本実施形態では、第１の導電層１９ａは、ＩＴＯにより形成されている。第１の導電層１９ａの厚みは、例えば、５０〜１００ｎｍ程度とすることができる。
【００３８】
第２〜第４の導電層１９ｂ〜１９ｄは、例えばＣｕなどの金属や合金により形成することができる。具体的には、本実施形態では、第２及び第３の導電層１９ｂ、１９ｃのそれぞれは、Ｃｕにより形成されている。第４の導電層１９ｄは、Ｓｎにより形成されている。第２〜第４の導電層１９ｂ〜１９ｄの厚みは、それぞれ、例えば、５０ｎｍ〜１μｍ程度、１０μｍ〜２０μｍ程度、１μｍ〜５μｍ程度とすることができる。
【００３９】
なお、第１〜第４の導電層１９ａ〜１９ｄの形成方法は特に限定されず、例えば、スパッタリング法やＣＶＤ法あるいは蒸着法などの薄膜形成方法やめっき法などにより形成することができる。具体的には、本実施形態では、第１及び第２の導電層１９ａ、１９ｂが薄膜形成法により形成された膜で、第３及び第４の導電層１９ｃ、１９ｄがめっき法により形成された膜である。
【００４０】
次に、図３〜図１２を主として参照しながら、本実施形態の太陽電池１の製造方法について説明する。
【００４１】
まず、半導体基板１０（図４及び図２を参照）を用意する。次に、ステップＳ１において、半導体基板１０の受光面１０ａ及び裏面１０ｂの洗浄を行う。半導体基板１０の洗浄は、例えば、ＨＦ水溶液などを用いて行うことができる。なお、この工程において、半導体基板１０の受光面１０ａにテクスチャ構造を形成する。
【００４２】
次に、ステップＳ２において、半導体基板１０の受光面１０ａの上にｉ型非晶質半導体層１７ｉとｎ型非晶質半導体層１７ｎとを形成すると共に、裏面１０ｂの上にｉ型非晶質半導体層２１とｎ型非晶質半導体層２２とを形成する。ｉ型非晶質半導体層１７ｉ，２１及びｎ型非晶質半導体層１７ｎ，２２のそれぞれの形成方法は、特に限定されない。ｉ型非晶質半導体層１７ｉ，２１及びｎ型非晶質半導体層１７ｎ，２２のそれぞれは、例えば、プラズマＣＶＤ法等のＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等の薄膜形成法により形成することができる。
【００４３】
次に、ステップＳ３において、ｎ型非晶質半導体層１７ｎの上に絶縁層１６を形成すると共に、ｎ型非晶質半導体層２２の上に絶縁層２３を形成する。なお、絶縁層１６，２３の形成方法は特に限定されない。絶縁層１６，２３は、例えば、スパッタリング法やＣＶＤ法等の薄膜形成法などにより形成することができる。
【００４４】
次に、ステップＳ４において、絶縁層２３をエッチングすることにより、絶縁層２３の一部分を除去する。具体的には、絶縁層２３のうち、後の工程で半導体基板１０にｐ型半導体層を接合させる領域の上に位置する部分を除去する。なお、絶縁層２３のエッチングは、絶縁層２３が酸化シリコン、窒化シリコンまたは酸窒化シリコンからなる場合は、例えば、ＨＦ水溶液等の酸性のエッチング液を用いて行うことができる。
【００４５】
次に、ステップＳ５において、ステップＳ４においてパターニングした絶縁層２３をマスクとして用いて、ｉ型非晶質半導体層２１とｎ型非晶質半導体層２２とを、アルカリ性のエッチング液を用いてエッチングすることにより、ｉ型非晶質半導体層２１及びｎ型非晶質半導体層２２の絶縁層２３により覆われている部分以外の部分を除去する。これにより、裏面１０ｂのうち、上方に絶縁層２３が位置していない部分を露出させると共に、半導体層２１，２２から、ｉ型非晶質半導体層１２ｉとｎ型非晶質半導体層１２ｎ（図２を参照）とを形成する。
【００４６】
ここで、上述の通り、本実施形態では、絶縁層２３が酸化シリコン、窒化シリコンまたは酸窒化シリコンからなる。このため、酸性のエッチング液による絶縁層２３のエッチング速度は高いものの、アルカリ性のエッチング液による絶縁層２３のエッチング速度は低い。一方、半導体層２１，２２は非晶質シリコンからなる。このため、半導体層２１，２２に関しては、酸性のエッチング液によるエッチング速度が低く、アルカリ性のエッチング液によるエッチング速度が高い。このため、ステップＳ４において用いた酸性のエッチング液によって、絶縁層２３はエッチングされるものの、半導体層２１，２２は、実質的にエッチングされない。一方、ステップＳ５において用いたアルカリ性のエッチング液によって半導体層２１，２２はエッチングされるものの、絶縁層２３は実質的にエッチングされない。従って、ステップＳ４及びステップＳ５において、絶縁層２３または半導体層２１，２２を選択的にエッチングすることができる。
【００４７】
次に、ステップＳ６において、裏面１０ｂを覆うように、ｉ型非晶質半導体層２４とｐ型非晶質半導体層２５とをこの順番で順次形成する。非晶質半導体層２４，２５の形成方法は特に限定されない。非晶質半導体層２４，２５は、例えば、ＣＶＤ法などの薄膜形成法により形成することができる。
【００４８】
次に、ステップＳ７において、非晶質半導体層２４，２５の絶縁層２３の上に位置している部分の一部分をエッチングする。これにより、非晶質半導体層２４，２５からｉ型非晶質半導体層１３ｉとｐ型非晶質半導体層１３ｐとを形成する。
【００４９】
このステップＳ７においては、非晶質半導体層２４，２５に対するエッチング速度が絶縁層２３に対するエッチング速度よりも大きなエッチング剤を使用する。このため、絶縁層２３と非晶質半導体層２４，２５のうち、非晶質半導体層２４，２５が選択的にエッチングされる。
【００５０】
ステップＳ７において用いるエッチング剤は、非晶質半導体層２４，２５に対するエッチング速度が絶縁層２３に対するエッチング速度の１．１倍以上、好ましくは１．５倍以上、より好ましくは２倍以上であるエッチング剤であることが好ましい。さらには、ステップＳ７において用いるエッチング剤は、非晶質半導体層２４，２５をエッチングする一方、絶縁層２３を実質的にエッチングしないものであることが好ましい。このようなステップＳ７において用いるエッチング剤の具体例としては、非晶質半導体層２４，２５がシリコンからなり、絶縁層２３が酸化シリコン、窒化シリコンまたは酸窒化シリコンからなる場合は、例えば、ＮａＯＨを含むＮａＯＨ水溶液などのアルカリ性水溶液等が挙げられる。また、ステップＳ７において用いるエッチング剤は、液体、すなわちエッチング液である必要は必ずしもない。ステップＳ７において用いるエッチング剤は、例えばガスであってもよい。
【００５１】
なお、本発明において、「エッチング液」には、ペースト状のエッチングペーストが含まれるものとする。
【００５２】
次に、ステップＳ８において絶縁層２３のエッチングを行う。具体的には、ステップＳ７におけるエッチングにより一部分が除去された非晶質半導体層２４，２５からなる非晶質半導体層１３ｉ、１３ｐの上から、バッファードフッ酸により、絶縁層２３の露出部をエッチングにより除去すると共に、ｎ型非晶質半導体層１２ｎの露出した部分１２ｎ１を洗浄する。このように、本実施形態では、バッファードフッ酸により、絶縁層２３の一部の除去と、ｎ型非晶質半導体層１２ｎの露出部１２ｎ１の洗浄とを連続して行う。但し、本発明は、これに限定されない。例えば、バッファードフッ酸以外のエッチング剤を用いて絶縁層２３の除去を行った後に、バッファードフッ酸による露出部の洗浄を行ってもよい。その場合、絶縁層２３の除去に好ましく用いられるエッチング剤としては、例えば、ＨＦ水溶液などが挙げられる。また、エッチングガスを用いて絶縁層２３の除去を行ってもよい。
【００５３】
なお、本発明において、「バッファードフッ酸」とは、ＨＦとＮＨ４Ｆとを含む水溶液を意味する。ＨＦとＮＨ４Ｆとの混合比は、特に限定されない。ＨＦとＮＨ４Ｆとの混合比（ＨＦ：ＮＨ４Ｆ：水）は、質量比で、例えば、８：３３：５９〜０．２：３９．８：６０程度とすることができる。また、「バッファードフッ酸」は、界面活性剤を含んでいてもよい。
【００５４】
次に、図３に示すように、ステップＳ９において、ｎ型非晶質半導体層１２ｎ及びｐ型非晶質半導体層１３ｐのそれぞれの上にｎ側電極１４及びｐ側電極１５を形成する電極形成工程を行うことにより、太陽電池１を完成させることができる。
【００５５】
ｎ側電極１４及びｐ側電極１５の形成方法は、電極の材質に応じて適宜選択することができる。詳細には、本実施形態では、以下のようにしてｎ側電極１４及びｐ側電極１５が形成される。
【００５６】
まず、図１１に示すように、ＴＣＯからなる導電層２６と、Ｃｕなどの金属や合金からなる導電層２７とを、スパッタリング法等の薄膜形成法によりこの順番で形成する。
【００５７】
次に、図１２に示すように、導電層２６，２７の絶縁層１８の上に位置している部分を分断する。これにより、導電層２６，２７から第１及び第２の導電層１９ａ、１９ｂが形成される。なお、導電層２６，２７の分断は、例えばフォトリソグラフィー法などにより行うことができる。
【００５８】
次に、ｎ型非晶質半導体層１２ｎ及びｐ型非晶質半導体層１３ｐのそれぞれの上に形成されている第１及び第２の導電層１９ａ、１９ｂの上に、めっきにより、Ｃｕからなる第３の導電層１９ｃと、Ｓｎからなる第４の導電層１９ｄとを順次形成することにより、図２に示すｎ側電極１４とｐ側電極１５とを完成させることができる。
【００５９】
以上説明したように、本実施形態では、ｎ側電極１４を形成する前に、バッファードフッ酸によりｎ型非晶質半導体層１２ｎの露出部１２ｎ１を洗浄する。このため、下記の実施例によっても裏付けられるように、向上した発電効率を有する太陽電池１を製造することができる。この理由としては、以下の理由が考えられる。
【００６０】
例えば、半導体層の上に絶縁層を形成することなく電極を形成した場合は、半導体層の表層が変性してしまうという問題が生じにくい。それに対して、本実施形態のように、半導体層の上に絶縁層を形成した場合、絶縁層の成分が半導体層の表層に拡散するなどして、半導体層の表層に電気抵抗が高い層が形成されてしまうものと考えられる。具体的には、例えば、絶縁層が窒化シリコンである場合は、絶縁層の窒素成分が半導体層の表層に拡散し、半導体層の表層の電気抵抗が高くなってしまうものと考えられる。この電気抵抗が高い半導体層の表層を、バッファードフッ酸により処理することにより除去し、半導体層の表面を清浄化することにより、半導体層と電極との間の電気抵抗を低くすることができ、その結果、向上した発電効率が実現されるものと考えられる。
【００６１】
なお、上記半導体層の表層に形成される電気抵抗が高い層は、フッ酸に溶けにくく、絶縁層をフッ酸によりエッチングした場合であっても、上記半導体層の表層は除去できないため、向上した発電効率が得られないものと考えられる。それに対して、バッファードフッ酸を用いた場合、バッファードフッ酸に含まれるＮＨ４Ｆにより、フッ酸に溶解しにくかった半導体層の表層がフッ酸に溶解しやすいものとなるため、変性した半導体層の表層は、バッファードフッ酸によって除去可能であるものと考えられる。
【００６２】
本実施形態では、バッファードフッ酸によって絶縁層２３のエッチングとｎ型非晶質半導体層１２ｎの表面の洗浄とを連続して行う。このため、絶縁層２３のエッチングとｎ型非晶質半導体層１２ｎの表面の洗浄とを、少ない工程数で、短時間で行うことができる。従って、太陽電池１を短時間で容易に製造することができる。
【００６３】
また、本実施形態では、ｎ型非晶質半導体層１２ｎと、ｐ型非晶質半導体層１３ｐとを裏面１０ｂに形成し、裏面１０ｂ側に電極１４，１５を設けるため、受光面１０ａには電極を設ける必要がない。従って、光の受光効率を高めることができるので、より向上した発電効率を実現することができる。
【００６４】
また、本実施形態では、ｐ型非晶質半導体層１３ｐの両端部がｎ型非晶質半導体層１２ｎと重畳するように形成し、半導体基板１０の裏面１０ｂの実質的に全面がｎ型非晶質半導体層１２ｎ及びｐ型非晶質半導体層１３ｐにより覆う。従って、少数キャリアの再結合が生じ難く、高い光電変換効率を実現することができる。
【００６５】
また、本実施形態では、ｎ型非晶質半導体層１２ｎとｐ型非晶質半導体層１３ｐとのうちのｎ型非晶質半導体層１２ｎの上に絶縁層１８を形成する。換言すれば、絶縁層１８の下に位置する半導体層をｎ型非晶質半導体層１２ｎとする。そして、ｐ型非晶質半導体層１３ｐの実質的に全体の上にｐ側電極１５を形成する。このため、少数キャリアである正孔がｐ側電極１５に収集されやすくなる。従って、得られる太陽電池１の光電変換効率をより高めることができる。
【００６６】
但し、半導体基板がｐ型の導電型を有する場合は、少数キャリアが電子となるため、絶縁層の下に位置する第１の半導体層をｐ型半導体により形成することが好ましい。
【００６７】
本実施形態では、絶縁層２３を、酸化シリコン、窒化シリコンまたは酸窒化シリコンにより形成する。このため、絶縁層２３から形成される絶縁層１８は、高いガスバリア性を有する。従って、耐候性に優れた太陽電池１を製造することができる。より良好な耐候性を実現する観点からは、絶縁層２３を、窒化シリコンにより形成することがより好ましい。
【００６８】
本実施形態では、薄膜形成法により形成された第１及び第２の導電層１９ａ、１９ｂを分断した後に、めっきにより第３及び第４の導電層１９ｃ、１９ｄを形成する。このため、例えば第１〜第４の導電層１９ａ〜１９ｄの全てを形成した後にｎ側電極１４とｐ側電極１５とに分断する場合よりも、電極の分断を容易かつ短時間で行うことができる。
【００６９】
また、第１及び第２の導電層１９ａ、１９ｂの分断を絶縁層１８の上で行うため、第１及び第２の導電層１９ａ、１９ｂの分断時にｎ型非晶質半導体層１２ｎやｐ型非晶質半導体層１３ｐが損傷しにくい。
【００７０】
また、本実施形態では、ｎ型非晶質半導体層１２ｎ及びｐ型非晶質半導体層１３ｐの実質的に全体が絶縁層１８、ｎ側電極１４及びｐ側電極１５により覆われるように、絶縁層１８、ｎ側電極１４及びｐ側電極１５を形成する。従って、本実施形態の製造方法によれば、ガスバリア性や耐候性により優れた太陽電池１を製造することができる。
【００７１】
以下、本発明を実施した好ましい形態の他の例について説明する。但し、以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。
【００７２】
（第２の実施形態）
図１３は、第２の実施形態における太陽電池の略図的断面図である。
【００７３】
上記第１の実施形態では、図２に示すように、半導体基板１０として、ｎ型の導電型を有する結晶性半導体基板を用い、半導体基板１０の上にｎ型非晶質半導体層１２ｎ及びｐ型非晶質半導体層１３ｐを形成する例について説明した。但し、本発明は、この構成に限定されない。
【００７４】
例えば、図１３に示すように、ｎ型の結晶性半導体基板３０の裏面３０ｂ側の部分の一部分にｎ型のドーパントを熱拡散させることにより、結晶性半導体基板３０の裏面３０ｂの部分に高ドープのｎ＋型領域３１ｎを形成するようにしてもよい。
【００７５】
（実施例）
上記第１の実施形態に係る太陽電池１と実質的に同様の太陽電池を上記第１の実施形態に記載の方法で製造した。製造した太陽電池の直列抵抗と変換効率とを、ワコム社製ソーラーシミュレーターを用いて測定した。結果を下記の表１に示す。
【００７６】
なお、本実施例においては、バッファードフッ酸として、ＨＦとＮＨ４Ｆとの混合比（ＨＦ：ＮＨ４Ｆ：水）が質量比で、１：３９．２：５９．８であり、ＨＦの濃度が１質量％であるバッファードフッ酸を用いた。
【００７７】
（比較例）
絶縁層２３のエッチングをフッ酸を用いて行い、バッファードフッ酸によるｎ型非晶質半導体層１２ｎの露出部１２ｎ１の洗浄を行わなかったこと以外は、上記実施例と同様にして太陽電池を製造し、同様に、直列抵抗と変換効率とを測定した。結果を下記の表１に示す。
【００７８】
【表１】
0005388970.tif 000002
【００７９】
上記表１に示すように、バッファードフッ酸によりｎ型非晶質半導体層１２ｎの露出部１２ｎ１の洗浄を行うことにより、直列抵抗を低減し、変換効率を向上できることが分かる。
【符号の説明】
【００８０】
１…太陽電池
１０…半導体基板
１０ａ…受光面
１０ｂ…裏面
１１…光
１２…ＩＮ積層体
１２ｉ…ｉ型非晶質半導体層
１２ｎ…ｎ型非晶質半導体層
１２ｎ１…露出部
１３…ＩＰ積層体
１３ｉ…ｉ型非晶質半導体層
１３ｐ…ｐ型非晶質半導体層
１４…ｎ側電極
１５…ｐ側電極
１６…絶縁層
１７ｉ…ｉ型非晶質半導体層
１７ｎ…ｎ型非晶質半導体層
１８…絶縁層
１９ａ…第１の導電層
１９ｂ…第２の導電層
１９ｃ…第３の導電層
１９ｄ…第４の導電層
２１…ｉ型非晶質半導体層
２２…ｎ型非晶質半導体層
２３…絶縁層
２４…ｉ型非晶質半導体層
２５…ｐ型非晶質半導体層
２６，２７…導電層
３０…非晶質半導体基板
３０ｂ…裏面
３１ｎ…ｎ＋型領域
【図１】
0005388970.tif 000003
【図２】
0005388970.tif 000004
【図３】
0005388970.tif 000005
【図４】
0005388970.tif 000006
【図５】
0005388970.tif 000007
【図６】
0005388970.tif 000008
【図７】
0005388970.tif 000009
【図８】
0005388970.tif 000010
【図９】
0005388970.tif 000011
【図１０】
0005388970.tif 000012
【図１１】
0005388970.tif 000013
【図１２】
0005388970.tif 000014
【図１３】
0005388970.tif 000015
【図１４】
0005388970.tif 000016
【図１５】
0005388970.tif 000017
【図１６】
0005388970.tif 000018