(57)【特許請求の範囲】
【請求項１】
外部からの入力信号が入力される複数の入力端子と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれの第１端子が対応する前記入力端子と接続された複数の第１抵抗と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれの第１端子が対応する前記第１抵抗の第２端子と接続された複数の第２抵抗と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれの第１端子が対応する前記第２抵抗の第２端子と接続された複数のスイッチと、
その反転入力端子が前記複数のスイッチそれぞれの第２端子と接続され、その非反転入力端子に基準電圧が印加された演算増幅器と、
前記演算増幅器の出力端子とその反転入力端子の間に設けられた第３抵抗と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれが対応する前記第１抵抗の前記第２端子と第１固定電圧端子の間に、カソードが前記第１固定電圧端子側となる向きで設けられた複数の第１ダイオードと、
それぞれが前記複数の入力端子ごとに設けられ、それぞれが対応する前記第１抵抗の前記第２端子と第２固定電圧端子の間に、カソードが前記第１抵抗の前記第２端子側となる向きで設けられた複数の第２ダイオードと、
を備え、ひとつの半導体基板に集積化されることを特徴とする初段増幅回路。
【請求項２】
外部からの入力信号が入力される入力端子と、
その第１端子が前記入力端子と接続された第４抵抗と、
その第１端子が前記第４抵抗の第２端子と接続され、その第２端子に基準電圧が印加された第５抵抗と、
その非反転入力端子が前記第５抵抗の第１端子と接続され、その反転入力端子とその出力端子とが接続された演算増幅器と、
前記第４抵抗の前記第２端子と第１固定電圧端子の間に、カソードが前記第１固定電圧端子側となる向きで設けられた第３ダイオードと、
前記第４抵抗の前記第２端子と第２固定電圧端子の間に、カソードが前記第４抵抗の前記第２端子側となる向きで設けられた第４ダイオードと、
前記第４抵抗の第２端子と前記第５抵抗の第１端子の間に設けられた第６抵抗と、
を備え、ひとつの半導体基板に集積化されることを特徴とする初段増幅回路。
【請求項３】
外部からの入力信号が入力される複数の入力端子と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれの第１端子が対応する前記入力端子と接続された複数の第４抵抗と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれの第１端子が対応する前記第４抵抗の第２端子と接続され、それぞれの第２端子が共通に接続された複数のスイッチと、
その第１端子が前記複数のスイッチの共通に接続された第２端子と接続され、その第２端子に基準電圧が印加された第５抵抗と、
その非反転入力端子が前記第５抵抗の第１端子と接続され、その反転入力端子とその出力端子とが接続された演算増幅器と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれが対応する前記第４抵抗の前記第２端子と第１固定電圧端子の間に、カソードが前記第１固定電圧端子側となる向きで設けられた複数の第３ダイオードと、
それぞれが前記複数の入力端子ごとに設けられ、それぞれが対応する前記第４抵抗の前記第２端子と第２固定電圧端子の間に、カソードが前記第４抵抗の前記第２端子側となる向きで設けられた複数の第４ダイオードと、
前記複数のスイッチの共通に接続された第２端子と、前記第５抵抗の第１端子の間に設けられた第６抵抗と、
を備え、ひとつの半導体基板に集積化されることを特徴とする初段増幅回路。
【請求項４】
外部からの差動信号の一方が入力される第１入力端子と、
外部からの差動信号の他方が入力される第２入力端子と、
その第１端子が前記第１入力端子と接続された第１抵抗と、
その第１端子が前記第１抵抗の第２端子と接続された第２抵抗と、
その反転入力端子が前記第２抵抗の第２端子と接続された演算増幅器と、
前記演算増幅器の出力端子とその反転入力端子の間に設けられた第３抵抗と、
その第１端子が前記第２入力端子と接続された第４抵抗と、
その第１端子が前記第４抵抗の第２端子および前記演算増幅器の非反転入力端子と接続され、その第２端子に基準電圧が印加された第５抵抗と、
前記第１抵抗の前記第２端子と第１固定電圧端子の間に、カソードが前記第１固定電圧端子側となる向きで設けられた第１ダイオードと、
前記第１抵抗の前記第２端子と第２固定電圧端子の間に、カソードが前記第１抵抗の前記第２端子側となる向きで設けられた第２ダイオードと、
前記第４抵抗の前記第２端子と第１固定電圧端子の間に、カソードが前記第１固定電圧端子側となる向きで設けられた第３ダイオードと、
前記第４抵抗の前記第２端子と第２固定電圧端子の間に、カソードが前記第４抵抗の前記第２端子側となる向きで設けられた第４ダイオードと、
を備え、ひとつの半導体基板に集積化されることを特徴とする初段増幅回路。
【請求項５】
前記第４抵抗の第２端子と前記第５抵抗の第１端子の間に設けられた第６抵抗をさらに備え、ひとつの半導体基板に集積化されることを特徴とする請求項４に記載の初段増幅回路。
【請求項６】
前記第１抵抗と並列に、第１の向きで設けられた第５ダイオードと、
前記第１抵抗と並列に、前記第１の向きと反対の第２の向きで設けられた第６ダイオードと、
をさらに備えることを特徴とする請求項１に記載の初段増幅回路。
【請求項７】
前記第４抵抗と並列に、第１の向きで設けられた第７ダイオードと、
前記第４抵抗と並列に、前記第１の向きと反対の第２の向きで設けられた第８ダイオードと、
をさらに備えることを特徴とする請求項２または３に記載の初段増幅回路。
【請求項８】
前記第１抵抗と並列に、第１の向きで設けられた第５ダイオードと、
前記第１抵抗と並列に、前記第１の向きと反対の第２の向きで設けられた第６ダイオードと、
前記第４抵抗と並列に、第１の向きで設けられた第７ダイオードと、
前記第４抵抗と並列に、前記第１の向きと反対の第２の向きで設けられた第８ダイオードと、
をさらに備えることを特徴とする請求項４または５に記載の初段増幅回路。
【請求項９】
外部からの入力信号が入力される入力端子と、
その第１端子が前記入力端子と接続された第１抵抗と、
その第１端子が前記第１抵抗の第２端子と接続された第２抵抗と、
その反転入力端子が前記第２抵抗の第２端子と接続され、その非反転入力端子に基準電圧が印加された演算増幅器と、
前記演算増幅器の出力端子とその反転入力端子の間に設けられた第３抵抗と、
前記第１抵抗の前記第２端子と第１固定電圧端子の間に、カソードが前記第１固定電圧端子側となる向きで設けられた第１ダイオードと、
前記第１抵抗の前記第２端子と第２固定電圧端子の間に、カソードが前記第１抵抗の前記第２端子側となる向きで設けられた第２ダイオードと、
前記第１抵抗と並列に、第１の向きで設けられた第５ダイオードと、
前記第１抵抗と並列に、前記第１の向きと反対の第２の向きで設けられた第６ダイオードと、
を備え、ひとつの半導体基板に集積化されることを特徴とする初段増幅回路。
【請求項１０】
外部からの入力信号が入力される入力端子と、
その第１端子が前記入力端子と接続された第４抵抗と、
その第１端子が前記第４抵抗の第２端子と接続され、その第２端子に基準電圧が印加された第５抵抗と、
その非反転入力端子が前記第５抵抗の第１端子と接続され、その反転入力端子とその出力端子とが接続された演算増幅器と、
前記第４抵抗の前記第２端子と第１固定電圧端子の間に、カソードが前記第１固定電圧端子側となる向きで設けられた第３ダイオードと、
前記第４抵抗の前記第２端子と第２固定電圧端子の間に、カソードが前記第４抵抗の前記第２端子側となる向きで設けられた第４ダイオードと、
前記第４抵抗と並列に、第１の向きで設けられた第７ダイオードと、
前記第４抵抗と並列に、前記第１の向きと反対の第２の向きで設けられた第８ダイオードと、
を備え、ひとつの半導体基板に集積化されることを特徴とする初段増幅回路。
【請求項１１】
外部からの入力信号が入力される複数の入力端子と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれの第１端子が対応する前記入力端子と接続された複数の第４抵抗と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれの第１端子が対応する前記第４抵抗の第２端子と接続され、それぞれの第２端子が共通に接続された複数のスイッチと、
その第１端子が前記複数のスイッチの共通に接続された第２端子と接続され、その第２端子に基準電圧が印加された第５抵抗と、
その非反転入力端子が前記第５抵抗の第１端子と接続され、その反転入力端子とその出力端子とが接続された演算増幅器と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれが対応する前記第４抵抗の前記第２端子と第１固定電圧端子の間に、カソードが前記第１固定電圧端子側となる向きで設けられた複数の第３ダイオードと、
それぞれが前記複数の入力端子ごとに設けられ、それぞれが対応する前記第４抵抗の前記第２端子と第２固定電圧端子の間に、カソードが前記第４抵抗の前記第２端子側となる向きで設けられた複数の第４ダイオードと、
前記第４抵抗と並列に、第１の向きで設けられた第７ダイオードと、
前記第４抵抗と並列に、前記第１の向きと反対の第２の向きで設けられた第８ダイオードと、
を備え、ひとつの半導体基板に集積化されることを特徴とする初段増幅回路。
【請求項１２】
オーディオ信号を発生する音源と、
前記オーディオ信号の経路上に設けられたキャパシタと、
前記キャパシタを介して入力される前記オーディオ信号を増幅する請求項１から１１のいずれかに記載の初段増幅回路と、
前記初段増幅回路により増幅されたオーディオ信号を出力する音声出力部と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の外部からの信号を受ける初段増幅回路に関する。
【背景技術】
【０００２】
半導体集積回路は、外部からの信号を受け、あるいは外部に信号を出力するためのパッド（以下、Ｉ／Ｏパッドと総称する）を備える。さらに半導体集積回路は、Ｉ／Ｏパッドに接続される初段に、入力インピーダンスが高い初段増幅回路を備える場合が多い。初段増幅回路としては、演算増幅器および抵抗を利用した非反転増幅回路や反転増幅回路が利用される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−６６６３８号公報
【特許文献２】特開２００１−２４４７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
初段増幅回路に対する入力電圧が、半導体集積回路の電源電圧よりも高いレンジまでスイングする場合には、初段増幅回路を保護する目的で、初段増幅回路の前段に入力電圧のレベルを所定の範囲に制限するクランプ回路が必要となる。クランプ回路を設けると、回路面積が増大するという問題がある。
【０００５】
クランプ回路を設けない場合、初段増幅回路を構成する少なくともひとつの抵抗のうち、過電圧が印加されるおそれのあるものを、半導体集積回路の外に、チップ部品として設ける必要がある。このことは、部品点数や回路面積の増大につながり、コストアップにもつながる。また初段増幅回路の利得が、外付けの抵抗に依存することになるため、利得のばらつきが大きくなるという問題がある。
【０００６】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、初段増幅回路の回路面積の削減にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、初段増幅回路に関する。初段増幅回路は、外部からの入力信号が入力される入力端子と、その第１端子が入力端子と接続された第１抵抗と、その第１端子が第１抵抗の第２端子と接続された第２抵抗と、その反転入力端子が第２抵抗の第２端子と接続され、その非反転入力端子に基準電圧が印加された演算増幅器と、演算増幅器の出力端子とその反転入力端子の間に設けられた第３抵抗と、第１抵抗の第２端子と第１固定電圧端子の間に、カソードが第１固定電圧端子側となる向きで設けられた第１ダイオードと、第１抵抗の第２端子と第２固定電圧端子の間に、カソードが第１抵抗の第２端子側となる向きで設けられた第２ダイオードと、を備え、ひとつの半導体基板に集積化される。
【０００８】
第１固定電圧端子と第２固定電圧端子は、正の電源端子と接地端子、正の電源端子と負の電圧端子、負の電圧端子と接地端子のいずれの組み合わせであってもよい。
【０００９】
この態様によると、入力信号は基準電圧を基準として第１抵抗と第２抵抗によって分圧される。したがって分圧比を最適化することにより第１抵抗に印加される電圧を制限できるため、第１抵抗を半導体基板に集積化することができ、ひいては回路面積を削減できる。また、第１ダイオードと第２ダイオードを、第１抵抗と第２抵抗の接続ノードに接続するため、入力端子に直接接続した場合に比べて、入力端子の入力電圧範囲を広げることができる。
【００１０】
ある態様の初段増幅回路は、第４抵抗の第２端子と第５抵抗の第１端子の間に設けられた第６抵抗をさらに備え、ひとつの半導体基板に集積化されてもよい。
【００１１】
この態様によると、入力信号は基準電圧を基準として第５抵抗と第６抵抗の合成抵抗と、第４抵抗とによって分圧される。したがって分圧比を最適化することにより第４抵抗に印加される電圧を制限できるため、第４抵抗を半導体基板に集積化することができ、ひいては回路面積を削減できる。また、第３ダイオードと第４ダイオードを、第５抵抗と第６抵抗の接続ノードに接続するため、入力端子に直接接続した場合に比べて、入力端子の入力電圧範囲を広げることができる。
【００１２】
本発明のさらに別の態様もまた、初段増幅回路である。この初段増幅回路は、外部からの差動信号の一方が入力される第１入力端子と、外部からの差動信号の他方が入力される第２入力端子と、その第１端子が第１入力端子と接続された第１抵抗と、その第１端子が第１抵抗の第２端子と接続された第２抵抗と、その反転入力端子が第２抵抗の第２端子と接続された演算増幅器と、演算増幅器の出力端子とその反転入力端子の間に設けられた第３抵抗と、その第１端子が第２入力端子と接続された第４抵抗と、その第１端子が第４抵抗の第２端子および演算増幅器の非反転入力端子と接続され、その第２端子に基準電圧が印加された第５抵抗と、第１抵抗の第２端子と第１固定電圧端子の間に、カソードが第１固定電圧端子側となる向きで設けられた第１ダイオードと、第１抵抗の第２端子と第２固定電圧端子の間に、カソードが第１抵抗の第２端子側となる向きで設けられた第２ダイオードと、第４抵抗の第２端子と第１固定電圧端子の間に、カソードが第１固定電圧端子側となる向きで設けられた第３ダイオードと、第４抵抗の第２端子と第２固定電圧端子の間に、カソードが第４抵抗の第２端子側となる向きで設けられた第４ダイオードと、を備え、ひとつの半導体基板に集積化される。
【００１３】
初段増幅回路は、第４抵抗の第２端子と第５抵抗の第１端子の間に設けられた第６抵抗をさらに備え、ひとつの半導体基板に集積化されてもよい。
【００１４】
本発明のさらに別の態様は、電子機器である。この電子機器は、オーディオ信号を発生する音源と、オーディオ信号の経路上に設けられたキャパシタと、キャパシタを介して入力されるオーディオ信号を増幅する上述のいずれかの態様の初段増幅回路と、初段増幅回路により増幅されたオーディオ信号を出力する音声出力部と、を備える。
【００１５】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１６】
本発明に係る初段増幅回路によれば、高い電圧を受けることができ、また回路面積を削減できる。
【図面の簡単な説明】
【００１７】
【図１】図１（ａ）、（ｂ）は、第１の実施の形態に係る初段増幅回路を備える電子機器の構成を示す図である。
【図２】図２（ａ）、（ｂ）は、比較技術に係る初段増幅回路の構成例を示す回路図である。
【図３】図３は、図１（ａ）の初段増幅回路の信号のレベルダイアグラムである。
【図４】図４（ａ）〜（ｃ）は、第２の実施の形態に係る初段増幅回路の構成を示す回路図である。
【図５】図５（ａ）、（ｂ）は、第３の実施の形態に係る初段増幅回路の構成を示す回路図である。
【図６】図６（ａ）、（ｂ）は、図１（ａ）、（ｂ）の初段増幅回路の変形例を示す回路図である。
【図７】図７（ａ）〜（ｃ）は、図４（ａ）〜（ｃ）の初段増幅回路の変形例を示す回路図である。
【図８】図８（ａ）、（ｂ）は、図５（ａ）、（ｂ）の初段増幅回路の変形例を示す回路図である。
【発明を実施するための形態】
【００１８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１９】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２０】
（第１の実施の形態）
図１（ａ）、（ｂ）は、第１の実施の形態に係る初段増幅回路を備える電子機器の構成を示す図である。
【００２１】
電子機器１は、オーディオ用アンプ、カーステレオや携帯型のオーディオプレイヤ、携帯電話端末など、音声を出力する手段を備える機器である。電子機器１は、音源２、信号処理回路４、メインアンプ６、電気音響変換素子８を備える。
音源２は、ディスクメディアやメモリ、ハードディスクに記憶され、あるいは外部から有線・無線で入力された音声データを、アナログのオーディオ信号Ｓ１に変換する。
【００２２】
信号処理回路４ａの入力端子Ｐｉには、音源２からのオーディオ信号Ｓ１がカップリングキャパシタＣ１を介して入力される。カップリングキャパシタＣ１によってオーディオ信号Ｓ１の直流成分が除去される。信号処理回路４ａは、オーディオ信号Ｓ２に所定の信号処理を施し、出力端子Ｐｏから出力する。たとえば信号処理回路４ａは、オーディオ信号のボリウム調節や、イコライジング処理などを行う。
【００２３】
メインアンプ６は、信号処理回路４ａから出力されたオーディオ信号Ｓ３を増幅し、電気音響変換素子８を駆動する。電気音響変換素子８はスピーカやヘッドホンである。あるいは電気音響変換素子８に代えて、ラインアウト端子が設けられる場合もある。またメインアンプ６は信号処理回路４ａに集積化されてもよい。メインアンプ６および電気音響変換素子８を音声出力部ともいう。
【００２４】
以上が電子機器１の全体構成である。続いて信号処理回路４ａの構成を説明する。
信号処理回路４ａは、その初段に初段増幅回路１００ａを備える。初段増幅回路１００ａはオーディオ信号Ｓ１を増幅する。初段増幅回路１００ａは、信号処理回路４ａの入力バッファととらえることもできる。初段増幅回路１００ａの後段には、図示しないイコライザ回路やボリウム回路等が設けられるが、ここでは省略する。
【００２５】
初段増幅回路１００ａは、入力端子Ｐｉ、第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３、第１保護ダイオード（以下、単にダイオードという）Ｄ１、第２ダイオードＤ２、演算増幅器１０を備え、後段の回路とともに一つの半導体基板に一体集積化されている。
【００２６】
入力端子Ｐｉには外部からのオーディオ信号Ｓ２（以下、入力信号ともいう）が入力される。第１抵抗Ｒ１は、その第１端子が入力端子Ｐｉと接続される。第２抵抗Ｒ２の第１端子は、第１抵抗Ｒ１の第２端子と接続される。演算増幅器１０の反転入力端子（−）は第２抵抗Ｒ２の第２端子と接続され、その非反転入力端子（＋）には基準電圧Ｖｒｅｆが印加される。第３抵抗Ｒ３は、演算増幅器１０の出力端子とその反転入力端子（−）の間に設けられる。たとえば基準電圧Ｖｒｅｆは電源電圧Ｖｄｄの１／２に設定される。
【００２７】
第１ダイオードＤ１は、第１抵抗Ｒ１の第２端子と第１固定電圧端子（電源端子Ｖｄｄ）の間に、カソードが電源端子Ｖｄｄ側となる向きで設けられる。また第２ダイオードＤ２は、第１抵抗Ｒ１の第２端子と第２固定電圧端子（接地端子Ｖｇｎｄ）の間に、カソードが第１抵抗Ｒ１の第２端子側となる向きで設けられる。
【００２８】
以上が初段増幅回路１００ａの構成である。続いてその動作を説明する。
初段増幅回路１００ａはいわゆる反転増幅器であり、入力信号Ｓ２を利得ｇで増幅する。入力信号Ｓ２の交流成分に対する利得ｇは、
ｇ＝−Ｒ３／（Ｒ１＋Ｒ２）
で与えられる。
【００２９】
入力端子Ｐｉに正の高電圧サージノイズが印加され、入力端子Ｐｉの電圧Ｖｉが第２ダイオードＤ２の逆方向電圧（ツェナー電圧）Ｖｚを超えると、第２ダイオードＤ２が逆方向にオンして、第２抵抗Ｒ２よりも後段の素子を保護することができる。反対に入力端子Ｐｉに負の高電圧サージノイズが印加され、電源端子Ｖｄｄと入力端子Ｐｉの電位差（Ｖｄｄ−Ｖｉ）が第１ダイオードＤ１の逆方向電圧Ｖｚを超えると、第１ダイオードＤ１が逆方向にオンして、第２抵抗Ｒ２よりも後段の素子を保護することができる。
【００３０】
さらに第１ダイオードＤ１および第２ダイオードＤ２は、初段増幅回路１００ａに入力される電圧をあるレベルにクランプ（クリップ）するクランプ回路として機能する。この機能に関して、初段増幅回路１００ａは以下の利点を有する。この利点は、図２（ａ）の比較技術との対比によって明確となるため、まず比較技術について説明する。
【００３１】
図２（ａ）、（ｂ）は、比較技術に係る初段増幅回路２００、２０２の構成例を示す回路図である。図２（ａ）の初段増幅回路２００において、第１ダイオードＤ１および第２ダイオードＤ２は入力端子（入力パッド）Ｐｉに直接接続される。そして入力抵抗Ｒｉは半導体集積回路に内蔵される。初段増幅回路２００は、入力抵抗Ｒｉ、帰還抵抗Ｒｆ、演算増幅器１０を備える反転増幅回路である。
【００３２】
入力端子Ｐｉの電圧Ｖｉは、第１ダイオードＤ１によってＶｄｄ＋Ｖｆを超えないようにクリップされ、第２ダイオードＤ２により−Ｖｆ以下とならないようにクリップされる。Ｖｆは第１ダイオードＤ１および第２ダイオードＤ２の順方向電圧であり、典型的には０．７Ｖ程度である。つまり入力端子Ｐｉの電圧Ｖｉは、−ＶｆからＶｄｄ＋Ｖｆの範囲に制限される。信号処理回路４の電源電圧を３Ｖとすると、入力端子Ｐｉの電圧Ｖｉは−０．７Ｖから３．７Ｖの範囲に制限される。
【００３３】
一方、オーディオ信号Ｓ２の振幅を最大で２Ｖｒｍｓ（つまり２．８Ｖ peak to zero）であるものとする。この場合、入力端子Ｐｉの電圧Ｖｉは、Ｖｒｅｆ＝１．５Ｖを中心として±２．８Ｖの範囲でスイングするから、電圧範囲は−１．３Ｖから４．３Ｖとなる。つまり入力電圧Ｖｉが第１ダイオードＤ１および第２ダイオードＤ２によってクリップされるという問題が生ずる。
【００３４】
図１（ａ）の初段増幅回路１００ａではこの問題を解決することができる。図３は、図１（ａ）の初段増幅回路１００ａの信号のレベルダイアグラムである。
図１（ａ）においては、第１抵抗Ｒ１と第２抵抗Ｒ２の接続ノードＮ１の電圧ＶＮ１が、第１ダイオードＤ１によってＶｄｄ＋Ｖｆを超えないようにクリップされ、第２ダイオードＤ２により−Ｖｆ以下とならないようにクリップされる。つまり電圧ＶＮ１は、基準電圧Ｖｒｅｆ（＝Ｖｄｄ／２）を中心として、±（Ｖｄｄ／２＋Ｖｆ）の範囲でスイングすることが許される。
【００３５】
図１の回路では、演算増幅器１０においてバーチャルショートが成り立つから、演算増幅器１０の反転入力端子の電圧もＶｒｅｆ（＝１．５Ｖ）と等しいとみなすことができる。接続ノードＮ１の電圧ＶＮ１は、入力端子Ｐｉの電圧Ｖｉと演算増幅器１０の反転入力端子の電圧Ｖｒｅｆを分圧した電圧である。逆を言えば、接続ノードＮ１の電圧ＶＮ１が、基準電圧Ｖｒｅｆを中心として±（Ｖｄｄ／２＋Ｖｆ）の範囲でスイングすることが許容されるため、入力端子Ｐｉの電圧Ｖｉは、基準電圧Ｖｒｅｆを中心として、±（１＋Ｒ１／Ｒ２）×（Ｖｄｄ／２＋Ｖｆ）の範囲でスイングすることができる。
【００３６】
つまり、図２（ａ）の初段増幅回路２００に比べて、入力電圧範囲を広げることができる。別の言い方をすれば、第１抵抗Ｒ１と第２抵抗Ｒ２の分圧比に応じて、入力電圧範囲を調節することができる。より具体的には、第１抵抗Ｒ１と第２抵抗Ｒ２の分圧比を、正常な入力信号Ｓ２がクランプされないように決めればよい。
【００３７】
従来では、入力電圧の範囲を制限するために、保護ダイオードとは別に、クランプ回路を別途設ける必要があったが、図１（ａ）の初段増幅回路１００ａでは、保護ダイオードＤ１、Ｄ２を、第１抵抗Ｒ１および第２抵抗Ｒ２とともにクランプ回路として機能させることができ、回路面積を削減できる。
【００３８】
以上が図１（ａ）の初段増幅回路１００ａの動作および効果である。
【００３９】
図１（ｂ）は、図１（ａ）の変形例に係る初段増幅回路１００ｂを示す回路図である。信号処理回路４ｂは、複数の音源２１、２２からのオーディオ信号Ｓ１１、Ｓ１２それぞれを入力端子Ｐｉ１、Ｐｉ２に受け、いずれかひとつを選択して信号処理を施し、出力端子Ｐｏから出力する。当業者であれば、音源の数は任意でよいことが理解される。添え字は、音源に対応した番号を示すが、特に必要がないときは省略する。
【００４０】
図１（ｂ）の初段増幅回路１００ｂの構成を、図１（ａ）との相違点を中心に説明する。初段増幅回路１００ｂでは、演算増幅器１０および第３抵抗Ｒ３が複数の入力端子に対して共通に設けられており、第１ダイオードＤ１、第２ダイオードＤ２および第１抵抗Ｒ１、第２抵抗Ｒ２は、入力端子ごとに設けられる。入力端子Ｐｉごとの第２抵抗Ｒ２の第２端子は、スイッチＳＷ１を介して演算増幅器１０の反転入力端子と接続される。
【００４１】
図１（ｂ）の初段増幅回路１００ｂによれば、再生すべき音源２に対応するスイッチＳＷ１をオンすることにより、図１（ａ）と同様に動作するため、同様の効果を得ることができる。
【００４２】
（第２の実施の形態）
図４（ａ）〜（ｃ）は、第２の実施の形態に係る初段増幅回路１０２ａ〜１０２ｃの構成を示す回路図である。第１の実施の形態と共通の説明は省略し、第２の実施の形態に特有の点を説明する。
【００４３】
図４（ａ）を参照する。初段増幅回路１０２ａは、入力端子Ｐｉ、第４抵抗Ｒ４、第５抵抗Ｒ５、第３ダイオードＤ３、第４ダイオードＤ４、演算増幅器１０を備え、後段の回路とともに一つの半導体基板に一体集積化されている。
【００４４】
第４抵抗Ｒ４の第１端子は入力端子Ｐｉと接続される。第５抵抗Ｒ５の第１端子は第４抵抗Ｒ４の第２端子と接続され、その第２端子には基準電圧Ｖｒｅｆが印加される。基準電圧Ｖｒｅｆは電源電圧Ｖｄｄの１／２である。
【００４５】
演算増幅器１０の非反転入力端子は第５抵抗Ｒ５の第１端子と接続される。また演算増幅器１０の反転入力端子とその出力端子とは接続されている。演算増幅器１０はいわゆるボルテージフォロアであり、第４抵抗Ｒ４と第５抵抗Ｒ５の接続ノードＮ２の電圧ＶＮ２をそのまま出力する。
【００４６】
第３ダイオードＤ３は、第４抵抗Ｒ４の第２端子（つまり接続ノードＮ２）と電源端子Ｖｄｄの間に、カソードが電源端子Ｖｄｄ側となる向きで設けられる。つまり第３ダイオードＤ３のアノードは接続ノードＮ２と接続されている。
また第４ダイオードＤ４は、第４抵抗Ｒ４の第２端子（つまり接続ノードＮ２）と接地端子Ｖｇｎｄの間に、カソードが第４抵抗Ｒ４の第２端子側となる向きで設けられる。
【００４７】
以上が初段増幅回路１０２ａの構成である。続いてその動作を説明する。初段増幅回路１０２ａは、入力信号Ｓ２を利得ｇで非反転増幅する。入力信号Ｓ２の交流成分に対する利得ｇは、
ｇ＝Ｒ５／（Ｒ４＋Ｒ５）
で与えられる。
【００４８】
入力端子Ｐｉに正の高電圧サージノイズが印加され、入力端子Ｐｉの電圧Ｖｉが第４ダイオードＤ４の逆方向電圧Ｖｚを超えると、第４ダイオードＤ４が逆方向にオンして、第４抵抗Ｒ４よりも後段の素子を保護することができる。反対に入力端子Ｐｉに負の高電圧サージノイズが印加され、電源端子Ｖｄｄと入力端子Ｐｉの電位差（Ｖｄｄ−Ｖｉ）が第３ダイオードＤ３の逆方向電圧Ｖｚを超えると、第３ダイオードＤ３が逆方向にオンして、第４抵抗Ｒ４よりも後段の素子を保護することができる。
【００４９】
さらに第３ダイオードＤ３および第４ダイオードＤ４は、初段増幅回路１０２ａに入力される電圧をあるレベルにクランプ（クリップ）するクランプ回路として機能する。この機能に関して、初段増幅回路１０２ａは以下の利点を有する。この利点は、図２（ｂ）の比較技術との対比によって明確となるため、まず比較技術について説明する。
【００５０】
図２（ｂ）の初段増幅回路２０２において、第３ダイオードＤ３および第４ダイオードＤ４は入力端子（入力パッド）Ｐｉに直接接続される。そして入力抵抗Ｒ４は半導体集積回路に内蔵される。
【００５１】
入力端子Ｐｉの電圧Ｖｉは、第３ダイオードＤ３によってＶｄｄ＋Ｖｆを超えないようにクリップされ、第４ダイオードＤ４により−Ｖｆ以下とならないようにクリップされる。つまり入力端子Ｐｉの電圧Ｖｉは、−ＶｆからＶｄｄ＋Ｖｆの範囲に制限される。つまり、図２（ａ）と同様、入力電圧Ｖｉが第３ダイオードＤ３および第４ダイオードＤ４によってクリップされるという問題が生ずる。
【００５２】
図４（ａ）の初段増幅回路１０２ａではこの問題を解決することができる。
図４（ａ）においては、第４抵抗Ｒ４と第５抵抗Ｒ５の接続ノードＮ２の電圧ＶＮ２が、第３ダイオードＤ３によってＶｄｄ＋Ｖｆを超えないようにクリップされ、第４ダイオードＤ４により−Ｖｆ以下とならないようにクリップされる。つまり電圧ＶＮ２は、基準電圧Ｖｒｅｆ（＝Ｖｄｄ／２）を中心として、±（Ｖｄｄ／２＋Ｖｆ）の範囲でスイングすることが許される。
【００５３】
接続ノードＮ２の電圧ＶＮ２は、入力端子Ｐｉの電圧Ｖｉと基準電圧Ｖｒｅｆを分圧した電圧である。逆を言えば、接続ノードＮ２の電圧ＶＮ２が、基準電圧Ｖｒｅｆを中心として±（Ｖｄｄ／２＋Ｖｆ）の範囲でスイングすることが許容されるため、入力端子Ｐｉの電圧Ｖｉは、基準電圧Ｖｒｅｆを中心として、±（Ｒ４＋Ｒ５）／Ｒ５×（Ｖｄｄ／２＋Ｖｆ）の範囲でスイングすることができる。
【００５４】
つまり、図２（ｂ）の初段増幅回路２０２に比べて、入力電圧範囲を広げることができる。別の言い方をすれば、第４抵抗Ｒ４と第５抵抗Ｒ５の分圧比に応じて、入力電圧範囲を調節することができる。より具体的には、第４抵抗Ｒ４と第５抵抗Ｒ５の分圧比を、正常な入力信号Ｓ２がクランプされないように決めればよい。
【００５５】
従来では、入力電圧の範囲を制限するために、保護ダイオードとは別に、クランプ回路を別途設ける必要があったが、図４（ａ）の初段増幅回路１０２ａでは、保護ダイオードＤ３、Ｄ４を、第４抵抗Ｒ４および第５抵抗Ｒ５とともにクランプ回路として機能させることができ、回路面積を削減できる。
また図４（ａ）の初段増幅回路１０２ａは、図２のように入力抵抗Ｒｉが外付けされないため、回路面積を削減することができる。
【００５６】
以上が図４（ａ）の初段増幅回路１０２ａの動作および効果である。
【００５７】
図４（ｂ）は、図４（ａ）の初段増幅回路１０２ａの変形例の回路図である。図４（ｂ）の初段増幅回路１０２ｂは、図４（ａ）の初段増幅回路１０２ａに加えて第６抵抗Ｒ６をさらに備える。第６抵抗Ｒ６は、第４抵抗Ｒ４の第２端子（Ｎ２）と第５抵抗Ｒ５の第１端子の間に設けられる。演算増幅器１０は、第５抵抗Ｒ５と第６抵抗Ｒ６の接続ノードＮ３の電圧ＶＮ３を出力する。
【００５８】
図４（ｂ）の初段増幅回路１０２ｂの利得ｇは、
ｇ＝Ｒ５／（Ｒ４＋Ｒ５＋Ｒ６）
で与えられる。また、接続ノードＮ２の電圧ＶＮ２が基準電圧Ｖｒｅｆを中心として±（Ｖｄｄ／２＋Ｖｆ）の範囲でスイングすることが許容されるため、入力端子Ｐｉの電圧Ｖｉは、基準電圧Ｖｒｅｆを中心として、±（Ｒ４＋Ｒ５＋Ｒ６）／（Ｒ５＋Ｒ６）×（Ｖｄｄ／２＋Ｖｆ）の範囲でスイングすることができる。
【００５９】
図４（ａ）の構成では、初段増幅回路１０２ａの利得ｇと入力電圧範囲を独立に決めることができないが、図４（ｂ）の初段増幅回路１０２ｂでは、利得ｇと入力電圧範囲を独立に設定することができる。
【００６０】
図４（ｃ）は、図４（ｂ）の初段増幅回路１０２ｂの変形例を示す回路図である。図４（ｃ）の初段増幅回路１０２ｃは、複数の音源２１、２２からのオーディオ信号Ｓ１１、Ｓ１２それぞれを入力端子Ｐｉ１、Ｐｉ２に受け、いずれかひとつを選択して信号処理を施し、出力端子Ｐｏから出力する。
【００６１】
初段増幅回路１０２ｃでは、演算増幅器１０および第５抵抗Ｒ５、第６抵抗Ｒ６が複数の入力端子に対して共通に設けられており、第３ダイオードＤ３、第４ダイオードＤ４、第４抵抗Ｒ４は、入力端子ごとに設けられる。入力端子Ｐｉごとの第４抵抗Ｒ４の第２端子（Ｎ２）は、スイッチＳＷ１を介して第６抵抗Ｒ６と接続される。
【００６２】
図４（ｃ）の初段増幅回路１０２ｃによれば、再生すべき音源２に対応するスイッチＳＷ１をオンすることにより、図４（ｂ）と同様に動作するため、同様の効果を得ることができる。
【００６３】
また図示しないが、図４（ｃ）の初段増幅回路１０２から、第６抵抗Ｒ６を省略した構成も、本発明の態様として有効である。この場合、図４（ａ）の初段増幅回路１０２ａと同様の効果を得ることができる。
【００６４】
（第３の実施の形態）
図５（ａ）、（ｂ）は、第３の実施の形態に係る初段増幅回路１０４ａ、１０４ｂの構成を示す回路図である。
【００６５】
初段増幅回路１０４ａおよび初段増幅回路１０４ｂはそれぞれ、差動入力信号Ｓ２ｐ、Ｓ２ｎを増幅する。初段増幅回路１０４ａは、図１（ａ）の初段増幅回路１００ａと図４（ａ）の初段増幅回路１０２ａの組み合わせである。初段増幅回路１０４ｂは、図１（ａ）の初段増幅回路１００ａと図４（ｂ）の初段増幅回路１０２ｂの組み合わせである。
【００６６】
初段増幅回路１０４ａや初段増幅回路１０４ｂによれば、差動入力信号Ｓ２ｐ、Ｓ２ｎを差動増幅することができる。また各抵抗の抵抗値を調節することにより、差動入力信号Ｓ２ｐ、Ｓ２ｎそれぞれに対する入力電圧範囲を調節することができる。
【００６７】
図示しないが、図４（ａ）、（ｂ）の初段増幅回路１０４ａ、１０４ｂを音源ごとに複数設け、セレクタにより選択可能に構成も、本発明の態様として有効である。
【００６８】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６９】
各実施の形態において、第１抵抗Ｒ１〜第６抵抗Ｒ６は可変抵抗であってもよい。第１抵抗Ｒ１〜第６抵抗Ｒ６の少なくともひとつが可変抵抗である場合、入力信号に応じて、適応的に、入力電圧範囲や利得を変化させることができる。
【００７０】
実施の形態では、オーディオ信号を処理する回路を例に説明をしたが、本発明はそれに限定されず、任意の信号を処理する回路の初段増幅回路に適用することができる。
【００７１】
実施の形態では、電源電圧Ｖｄｄと接地端子Ｖｇｎｄを用いた片側電源を受ける初段増幅回路１０４を説明したが本発明はこれに限定されず、両側電源、すなわち正の電源電圧Ｖｄｄと負の電源電圧Ｖｓｓを受ける初段増幅回路１０４にも適用可能である。
【００７２】
図６（ａ）、（ｂ）は、それぞれ図１（ａ）、（ｂ）の初段増幅回路の変形例を示す回路図である。図６（ａ）、（ｂ）の初段増幅回路は、図１（ａ）、（ｂ）に加えて、第５ダイオードＤ５、第６ダイオードＤ６をさらに備える。第５ダイオードＤ５は、第１抵抗Ｒ１と並列に第１の向きで設けられる。第６ダイオードＤ６は、第１抵抗Ｒ１と並列に、第５ダイオードＤ５と反対の向きで設けられる。
【００７３】
この変形例において、入力端子Ｐｉに電源電圧Ｖｄｄよりも高い電圧が印加されると、端子Ｐｉ、ダイオードＤ６、ダイオードＤ１、電源端子Ｖｄｄを結ぶ経路に電流が流れる。これにより入力端子Ｐｉの電位を、Ｖｄｄ＋２×Ｖｆにてクランプすることができ、内部回路を保護することができる。
また、入力端子Ｐｉに、接地電圧Ｖｇｎｄよりも低い電圧が印加されると、接地端子、第２ダイオードＤ２、第５ダイオードＤ５、入力端子Ｐｉを結ぶ経路に電流が流れる。これにより入力端子Ｐｉの電位を、−２×Ｖｆにてクランプすることができ、内部回路を保護することができる。
【００７４】
図７（ａ）〜（ｃ）は、それぞれ図４（ａ）〜（ｃ）の初段増幅回路の変形例を示す回路図である。
図７（ａ）〜（ｃ）の初段増幅回路は、図４（ａ）〜（ｃ）に加えて、第７ダイオードＤ７、第８ダイオードＤ８をさらに備える。第７ダイオードＤ７は、第４抵抗Ｒ４と並列に第１の向きで設けられる。第８ダイオードＤ８は、第４抵抗Ｒ４と並列に、第７ダイオードＤ７と反対の向きで設けられる。
【００７５】
この変形例において、入力端子Ｐｉに電源電圧Ｖｄｄよりも高い電圧が印加されると、端子Ｐｉ、ダイオードＤ８、ダイオードＤ３、電源端子Ｖｄｄを結ぶ経路に電流が流れる。これにより入力端子Ｐｉの電位を、Ｖｄｄ＋２×Ｖｆにてクランプすることができ、内部回路を保護することができる。
また、入力端子Ｐｉに、接地電圧Ｖｇｎｄよりも低い電圧が印加されると、接地端子Ｖｇｎｄ、第４ダイオードＤ４、第７ダイオードＤ７、入力端子Ｐｉを結ぶ経路に電流が流れる。これにより入力端子Ｐｉの電位を、−２×Ｖｆにてクランプすることができ、内部回路を保護することができる。
【００７６】
図８（ａ）、（ｂ）は、図５（ａ）、（ｂ）の初段増幅回路の変形例を示す回路図である。
図８（ａ）、（ｂ）の初段増幅回路は、図５（ａ）、（ｂ）に加えて、第５ダイオードＤ５〜第８ダイオードＤ８をさらに備える。第５ダイオードＤ５は、第１抵抗Ｒ１と並列に第１の向きで設けられる。第６ダイオードＤ６は、第１抵抗Ｒ１と並列に、第５ダイオードＤ５と反対の向きで設けられる。第７ダイオードＤ７は、第４抵抗Ｒ４と並列に第１の向きで設けられる。第８ダイオードＤ８は、第４抵抗Ｒ４と並列に、第７ダイオードＤ７と反対の向きで設けられる。
【００７７】
この変形例において、入力端子Ｐｉｐに電源電圧Ｖｄｄよりも高い電圧が印加されると、端子Ｐｉｐ、ダイオードＤ６、ダイオードＤ１、電源端子Ｖｄｄを結ぶ経路に電流が流れる。これにより入力端子Ｐｉｐの電位を、Ｖｄｄ＋２×Ｖｆにてクランプすることができ、内部回路を保護することができる。
また入力端子Ｐｉｐに接地電圧Ｖｇｎｄよりも低い電圧が印加されると、接地端子、第２ダイオードＤ２、第５ダイオードＤ５、入力端子Ｐｉを結ぶ経路に電流が流れる。これにより入力端子Ｐｉｐの電位を、−２×Ｖｆにてクランプすることができ、内部回路を保護することができる。
【００７８】
また入力端子Ｐｉｎに電源電圧Ｖｄｄよりも高い電圧が印加されると、端子Ｐｉ、ダイオードＤ８、ダイオードＤ３、電源端子Ｖｄｄを結ぶ経路に電流が流れる。これにより入力端子Ｐｉｎの電位を、Ｖｄｄ＋２×Ｖｆにてクランプすることができ、内部回路を保護することができる。
また、入力端子Ｐｉｎに、接地電圧Ｖｇｎｄよりも低い電圧が印加されると、接地端子Ｖｇｎｄ、第４ダイオードＤ４、第７ダイオードＤ７、入力端子Ｐｉを結ぶ経路に電流が流れる。これにより入力端子Ｐｉの電位を、−２×Ｖｆにてクランプすることができ、内部回路を保護することができる。
【００７９】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００８０】
１…電子機器、２…音源、４…信号処理回路、６…メインアンプ、８…電気音響変換素子、Ｃ１…カップリングキャパシタ、１００，１０２，１０４…初段増幅回路、１０…演算増幅器、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、Ｒ５…第５抵抗、Ｒ６…第６抵抗、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、Ｄ３…第３ダイオード、Ｄ４…第４ダイオード、Ｐｉ…入力端子、Ｐｏ…出力端子。
【図１】
0005554196.tif 000002
【図２】
0005554196.tif 000003
【図３】
0005554196.tif 000004
【図４】
0005554196.tif 000005
【図５】
0005554196.tif 000006
【図６】
0005554196.tif 000007
【図７】
0005554196.tif 000008
【図８】
0005554196.tif 000009