(57)【特許請求の範囲】
【請求項１】
記憶媒体と、該記憶媒体を着脱可能に接続し、該記憶媒体から読み込んだプログラムにより処理を実行する電子機器とを備える電子機器システムにおいて、
前記記憶媒体は、
前記プログラム及び識別情報を記憶する記憶部と、
該記憶部に記憶したプログラムを出力する第１端子と、
前記記憶部に記憶した識別情報を出力する第２端子と
を備え、
前記電子機器は、
前記第１端子に接続される第３端子と、
前記第２端子に接続される第４端子と、
前記第３端子に接続されており、前記プログラムを読み込むプログラム読込部と、
前記第４端子を介して取得した識別情報が予め記憶した識別情報に一致するか否かを判定する判定部と、
前記判定部による判定処理とは独立して前記プログラム読込部により読み込んだ前記プログラムによる処理を開始し、前記判定部により前記識別情報が一致すると判定した場合、実行中の前記プログラムによる処理を継続し、前記判定部により前記識別情報が一致しないと判定した場合、実行中の前記プログラムによる処理を停止する処理部と
を備えることを特徴とする電子機器システム。
【請求項２】
前記電子機器は、前記第４端子に接続されており、前記記憶部に記憶された識別情報を取得して前記判定部へ出力する識別情報取得部を備え、
該識別情報取得部は、前記記憶部に記憶された識別情報が検出されない場合に所定情報を出力するようにしてあることを特徴とする請求項１に記載の電子機器システム。
【請求項３】
前記記憶媒体は、前記第１端子を含む複数の端子がＳＤ（Secure Digital）インタフェースを有し、前記第２端子を設けてあるＳＤＩＯ（Secure Digital Input Output）規格に準拠したメモリカードであることを特徴とする請求項１又は２に記載の電子機器システム。
【請求項４】
外部の記憶媒体からプログラムを読み込んで処理を実行する電子機器において、
前記プログラムが入力されるプログラム入力端子と、
外部から識別情報が入力される識別情報入力端子と、
前記プログラム入力端子に接続されており、前記プログラムを読み込むプログラム読込部と、
前記識別情報入力端子を介して取得した識別情報が予め記憶した識別情報に一致するか否かを判定する判定部と、
前記判定部による判定処理とは独立して前記プログラム読込部により読み込んだ前記プログラムによる処理を開始し、前記判定部により前記識別情報が一致すると判定した場合、実行中の前記プログラムによる処理を継続し、前記判定部により前記識別情報が一致しないと判定した場合、実行中の前記プログラムによる処理を停止する処理部と
を備えることを特徴とする電子機器。
【請求項５】
請求項１から３までのいずれかひとつに記載の電子機器システムに用いられ、外部の電子機器に接続され、記憶してあるプログラムを前記電子機器にて読み出される記憶媒体において、
前記プログラム及び識別情報を記憶する記憶部と、
前記プログラムを出力する端子と、
前記識別情報を出力する端子と
を備えることを特徴とする記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶媒体と、該記憶媒体を着脱可能に接続し、該記憶媒体から読み込んだプログラムにより処理を実行する電子機器とを備える電子機器システム、電子機器及び記憶媒体に関する。
【背景技術】
【０００２】
ノート型ＰＣ（パーソナルコンピュータ）、及びタブレット型携帯端末などの電子機器には、外部のデバイスが接続されてデータ転送を行う接続インタフェースが備えられているものが多い。電子機器は、例えば、接続インタフェースに接続したデバイスに記憶した音楽及び映像等のデータを読み込んで利用し、さらには、接続したデバイスにインストールしたプログラムから電子機器を起動することも行われている。電子機器が備える接続インタフェースとしては、例えば、ＳＤ（Secure Digital）インタフェースなどがあり、接続するデバイスとしては、例えばＳＤインタフェースを備えるＳＤメモリカードなどがある。
【０００３】
特許文献１には、ＣＰＵ（Central Processor Unit）、ＲＡＭ（Random Access Memory）、メモリコントローラ、リセットコントローラ、ＳＤメモリカード及びキーマトリクスを有する携帯型電子機器が開示されている。この携帯型電子機器は、キーマトリクスにおける特定のキーが押下された状態で外部電源から電力供給を受けたときに、ＳＤメモリカードからブートプログラムを読み込んで実行する。具体的には、メモリコントローラは、ＲＡＭをメモリアドレスの０番地に再配置し、ＳＤメモリカードに記憶してあるブートプログラムをＲＡＭに読み込む。リセットコントローラは、ＳＤメモリカードからブートプログラムを読み込む間、ＣＰＵをリセット保持状態にし、読み込み後、ＣＰＵに対してリセット解除を行う。リセット解除されたＣＰＵが、メモリアドレスの０番地からフェッチを開始することにより、ＲＡＭに読み込まれたブートプログラムによる処理が実行される。これにより、携帯型電子機器内にブートプログラムが存在しない場合、又は、ブートプログラムが存在しても初期不良で正常に動作しない場合等でも、ＳＤメモリカードに記憶したブートプログラムから携帯型電子機器を起動することができるというものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−０８６９２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の技術によれば、ＳＤメモリカードにプログラムを記憶しておき、プログラムを読み込んで起動する電子機器においては、プログラムが不正に別のＳＤメモリカードに複製されて、他の電子機器で使用されてしまうという問題点がある。
【０００６】
例えば、電子機器の製造元から提供される正規のＳＤメモリカードから、品質が異なる正規でないＳＤメモリカードへ不正にプログラムが複製され、正規でないＳＤメモリカードが電子機器に接続されると、プログラムの読み出しエラーが発生したり、プログラムの読み出し速度が低下して電子機器の動作を遅延させたりする問題点がある。
【０００７】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、正規でない記憶媒体に記憶されるプログラムによる処理を防止する電子機器システム、電子機器及び記憶媒体を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る電子機器システムは、記憶媒体と、該記憶媒体を着脱可能に接続し、該記憶媒体から読み込んだプログラムにより処理を実行する電子機器とを備える電子機器システムにおいて、前記記憶媒体は、前記プログラム及び識別情報を記憶する記憶部と、該記憶部に記憶したプログラムを出力する第１端子と、前記記憶部に記憶した識別情報を出力する第２端子とを備え、前記電子機器は、前記第１端子に接続される第３端子と、前記第２端子に接続される第４端子と、前記第３端子に接続されており、前記プログラムを読み込むプログラム読込部と、前記第４端子を介して取得した識別情報が予め記憶した識別情報に一致するか否かを判定する判定部と、前記判定部による判定処理とは独立して前記プログラム読込部により読み込んだ前記プログラムによる処理を開始し、前記判定部により前記識別情報が一致すると判定した場合、実行中の前記プログラムによる処理を継続し、前記判定部により前記識別情報が一致しないと判定した場合、実行中の前記プログラムによる処理を停止する処理部とを備えることを特徴とする。
【００１１】
本発明に係る電子機器システムは、前記電子機器が、前記第４端子に接続されており、前記記憶部に記憶された識別情報を取得して前記判定部へ出力する識別情報取得部を備え、該識別情報取得部は、前記記憶部に記憶された識別情報が検出されない場合に所定情報を出力するようにしてあることを特徴とする。
【００１２】
本発明に係る電子機器システムは、前記記憶媒体が、前記第１端子を含む複数の端子がＳＤ（Secure Digital）インタフェースを有し、前記第２端子を設けてあるＳＤＩＯ（Secure Digital Input Output）規格に準拠したメモリカードであることを特徴とする。
【００１３】
本発明に係る電子機器は、外部の記憶媒体からプログラムを読み込んで処理を実行する電子機器において、前記プログラムが入力されるプログラム入力端子と、外部から識別情報が入力される識別情報入力端子と、前記プログラム入力端子に接続されており、前記プログラムを読み込むプログラム読込部と、前記識別情報入力端子を介して取得した識別情報が予め記憶した識別情報に一致するか否かを判定する判定部と、前記判定部による判定処理とは独立して前記プログラム読込部により読み込んだ前記プログラムによる処理を開始し、前記判定部により前記識別情報が一致すると判定した場合、実行中の前記プログラムによる処理を継続し、前記判定部により前記識別情報が一致しないと判定した場合、実行中の前記プログラムによる処理を停止する処理部とを備えることを特徴とする。
【００１４】
本発明に係る記憶媒体は、上述した電子機器に接続され、記憶してあるプログラムを前記電子機器にて読み出される記憶媒体において、前記プログラム及び識別情報を記憶する記憶部と、前記プログラムを出力する端子と、前記識別情報を出力する端子とを備えることを特徴とする。
【００１５】
本発明にあっては、記憶媒体が、プログラム及び識別情報を記憶し、第１端子によりプログラムを出力し、第２端子により識別情報を出力する。電子機器は、第１端子に接続される第３端子に接続されているプログラム読込部によりプログラムを読み込み、判定部により、第２端子に接続される第４端子を介して取得した識別情報が予め記憶した識別情報に一致するか否かを判定する。電子機器の処理部は、判定部による判定処理とは独立してプログラム読込部により読み込んだプログラムによる処理を開始し、判定部により一致すると判定した場合、実行中の処理を継続し、判定部により一致しないと判定した場合、実行中の処理を停止する。このため、識別情報が一致する場合には、記憶媒体が正規であるとしてプログラムによる処理を実行するようにすることができ、識別情報が一致しない場合には、正規でない記憶媒体に記憶されたプログラムの実行を停止することができる。また、プログラムによる処理は、判定部による判定結果を待たずに開始されるので、正規の記憶媒体に記憶されたプログラムによる処理を早期に開始することができる。
【００１８】
本発明にあっては、識別情報が検出されない場合に、識別情報取得部により所定情報を判定部へ出力するようにしてあるため、記憶媒体から識別情報が出力されないような正規でない記憶媒体についても判定部による判定をすることができる。
【００１９】
本発明にあっては、前記記憶媒体が、前記第１端子を含む複数の端子がＳＤ（Secure Digital）インタフェースを有し、前記第２端子を設けてあるＳＤＩＯ（Secure Digital Input Output）規格に準拠したメモリカードであるため、記憶媒体をＳＤＩＯに準拠して構成することができる。
【発明の効果】
【００２０】
本発明によれば、電子機器は、正規の記憶媒体から読み込んだプログラムによる処理を実行できると共に、正規でない記憶媒体から読み込んだプログラムによる処理の実行を回避できる。また電子機器は、記憶媒体が正規であるか否かの判定結果を待たずに、記憶媒体から読み込んだプログラムによる処理を開始するので、正規の記憶媒体に記憶されたプログラムによる処理を早期に開始することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の電子機器システムの外観を示す概念図である。
【図２】実施の形態１に係る電子機器システムに含まれる電子機器及びＳＤＩＯデバイスの内部の機能構成を示すブロック図である。
【図３】電子機器及びＳＤＩＯデバイスのコネクタ部の構成を示す模式図である。
【図４】電子機器及びＳＤＩＯデバイスのＳＤ端子部のピンアサインを示す図表である。
【図５】電子機器及びＳＤＩＯデバイスの拡張端子部のピンアサインを示す図表である。
【図６】ＳＤＩＯデバイスから電子機器へ制御プログラムを読み込んで実行する際の処理手順を示すフローチャートである。
【図７】実施の形態２に係る電子機器システムに含まれる電子機器及びＳＤＩＯデバイスの内部の機能構成を示すブロック図である。
【図８】実施の形態２におけるＳＤＩＯデバイスから電子機器へ制御プログラムを読み込んで実行する際の処理手順を示すフローチャートである。
【発明を実施するための形態】
【００２２】
（実施の形態１）
以下、本発明をその実施の形態を示す図面に基づき具体的に説明する。
図１は、本発明の電子機器システム１００の外観を示す概念図である。本発明の電子機器システム１００は、電子機器１０１と、電子機器１０１に着脱可能なＳＤＩＯ（Secure Digital Input Output）デバイス１０２とを備えている。本実施形態では、電子機器システム１００が画像形成装置である例を示す。ＳＤＩＯデバイス１０２は、例えば、９端子のＳＤインタフェースを有し、ＳＤＩＯ規格に準拠したメモリカードである。ＳＤＩＯデバイス１０２は、電子機器１０１に接続され、電子機器１０１により読み出される制御プログラム及びＳＤＩＯデバイス１０２の識別情報を記憶している。なお、図１に示す電子機器システム１００は、電子機器１０１の筐体に設けた挿抜口ＳにＳＤＩＯデバイス１０２を挿し込んで取り付けるように構成したものであるが、電子機器１０１の筐体内に装備する電子回路基板（図示略）に着脱可能にＳＤＩＯデバイス１０２を取り付けるように構成したものであってもよい。
【００２３】
図２は、実施の形態１に係る電子機器システム１００に含まれる電子機器１０１及びＳＤＩＯデバイス１０２の内部の機能構成を示すブロック図である。電子機器１０１は、画像読取部２１、画像処理部２２、画像出力部２３、操作パネル２４、通信部２５及び記憶部２６を備えており、これらのハードウェアはバスＭによって制御部１に接続されている。制御部１は、これらのハードウェアを、ＳＤＩＯデバイス１０２から読み込んだ制御プログラムによる処理を実行して制御することにより電子機器１０１を起動し、全体として画像形成装置を構成している。また、電子機器１０１は、拡張ＳＤ処理部５及びＳＤコネクタ部３を備えており、拡張ＳＤ処理部５はローカルバスにより制御部１に接続され、ＳＤコネクタ部３は、制御部１及び拡張ＳＤ処理部５に接続されている。
【００２４】
画像読取部２１は、読み取り用の原稿に光を照射する光源、例えばＣＣＤ（ Charge Coupled Device）のようなイメージセンサ等を有する光学ユニットを備え、原稿の画像データを光学的に読み取る。画像読取部２１では、所定の読み取り位置にセットされた原稿からの反射光像をイメージセンサに結像させ、ＲＧＢ（R : Red, G : Green, B : Blue）信号を出力する。画像読取部２１が出力したＲＧＢ信号は画像処理部２２に入力される。
【００２５】
画像処理部２２は、例えば画像読取部２１から出力されるＲＧＢ信号を基に画像データを生成し、又は記憶部２６に記憶されている画像データを読み出し、夫々の画像の種類に応じた処理を施した後、出力用画像データを生成する。また、画像処理部２２によって生成された出力用画像データは、画像出力部２３又は通信部２５に出力される。
【００２６】
画像出力部２３は、画像処理部２２から出力される出力用画像データに基づいて記録用紙、ＯＨＰフィルム等のシート上に画像形成を行い、文書を出力する。そのため、画像出力部２３は、感光体ドラム、該感光体ドラムを所定の電位に帯電させる帯電器、外部から受付けた画像データに応じて、例えばレーザ光を発して感光体ドラム上に静電潜像を生成させる露光装置、感光体ドラム表面に形成された静電潜像にトナーを供給して現像化する現像器、感光体ドラム表面に形成されたトナー像を用紙上に転写する転写器等（図示略）を備えており、電子写真方式により利用者が所望する画像をシート上に形成する。なお、画像出力部２３は、電子写真方式により画像形成を行う他、インクジェット方式、熱転写方式、昇華方式等により画像形成を行う構成であってもよい。
【００２７】
操作パネル２４は、画像形成装置における各種機能に係る、「ファクシミリ」、「複写」、「印刷」、「メール」等の機能ボタン、テンキー、受け付けた指示を確定するためのエンターキー、及び液晶ディスプレイ等を備え、ユーザによる操作信号を取得する。
【００２８】
通信部２５は、ＬＡＮ等のネットワークに接続し、出力用画像データを外部へ送信するためのネットワークカード、モデム等を備え、例えば、出力用画像データをメールに添付して設定された送信先に送信する。また、記憶部２６は、不揮発性の半導体メモリ、又はハードディスク等の記憶装置であり、画像処理用の画像データ等を記憶する。
【００２９】
制御部１は、処理部１０、内部記憶部１１、バスインタフェース１２（以下、バスＩＦ１２と表す）、ＳＤホストコントローラ１３、ローカルバスインタフェース１４（以下、ローカルバスＩＦ１４と表す）及びデバイス判定部１５を備えており、これらのハードウェアは、制御部１の内部バスＮにより接続されている。処理部１０は、プログラムによる処理を実行するＣＰＵである。内部記憶部１１は、ブートプログラム及びＳＤＩＯデバイス１０２の識別情報を記憶するＲＯＭ（Read Only Memory）、及び、プログラム処理に伴って発生するデータを記憶するＲＡＭを備えている。ブートプログラムは、電子機器１０１の電源がオンされたときに処理部１０によって最初に実行されるプログラムであり、このブートプログラムの実行により、制御部１内及びバスＭに接続された各ハードウェアの初期化及び動作チェックが行われ、各ハードウェアの入出力関係が確立する。
【００３０】
バスＩＦ１２は、制御部１の内部バスＮと、画像読取部２１等が接続されたバスＭとの入出力を制御する。ＳＤホストコントローラ１３は、ＳＤＩＯデバイス１０２に対してコマンドを出力し、ＳＤＩＯデバイス１０２との間におけるデータの読み出し及び書き込みを制御する。図２に示す例では、ＳＤホストコントローラ１３を制御部１に設けているが、ＳＯＣ（System On a Chip）、又はサウスブリッジチップセット等でＳＤホストコントローラを有する部品を実装するようにしてもよい。ローカルバスＩＦ１４は、拡張ＳＤ処理部５を接続するローカルバスの入出力を制御する。
【００３１】
デバイス判定部１５は、ＳＤＩＯデバイス１０２から出力されて取得した識別情報と、内部記憶部１１のＲＯＭに記憶したＳＤＩＯデバイス１０２の識別情報とが一致するか否かを判定する。制御部１は、この判定の結果、識別情報が一致する場合には装着されているＳＤＩＯデバイス１０２を正規であるとし、識別情報が一致しない場合には装着されているＳＤＩＯデバイス１０２を正規でないとする。
【００３２】
拡張ＳＤ処理部５は、識別情報取得部５１及びローカルバスＩＦ５２を備え、ＳＤＩＯデバイス１０２から識別情報を取得し、ローカルバスを通じて該識別情報を制御部１へ出力する。識別情報取得部５１は、後述のコネクタ部３における拡張端子部３１に接続されており、拡張端子部３１を介してＳＤＩＯデバイス１０２から識別情報を取得し、保持する。拡張ＳＤ処理部５は、制御部１からの識別情報出力要求を受けると、識別情報取得部５１にて保持している識別情報をローカルバスＩＦ５２により、ローカルバスを通じて制御部１へ出力する。拡張ＳＤ処理部５は、ＣＰＬＤ（Complex Programmable Logic Device）やＦＰＧＡ（Field Programmable Gate Array）により構成することができる。
【００３３】
コネクタ部３は、ＳＤ端子部３０及び拡張端子部３１を備えている。図３は、電子機器１０１及びＳＤＩＯデバイス１０２のコネクタ部の構成を示す模式図である。ＳＤ端子部３０は、端子３０１〜３０９の９端子からなるＳＤインタフェースを有しており、後述するＳＤＩＯデバイス１０２におけるコネクタ部４のＳＤ端子部４０に接続される。拡張端子部３１は、端子３１１〜３１４の４端子を有し、後述するＳＤＩＯデバイス１０２におけるコネクタ部４の拡張端子部４１に接続される。ＳＤ端子部３０は、ＳＤホストコントローラ１３に接続されており、拡張端子部３１は、識別情報取得部５１に接続されている。
【００３４】
ＳＤＩＯデバイス１０２は、記憶部６１、メモリ制御部６２、識別情報制御部６３、コネクタ部４を備えている。記憶部６１は、電子機器１０１により読み出されて実行される制御プログラムを記憶するプログラム記憶部６１ａ、及び、ＳＤＩＯデバイス１０２の識別情報を記憶する識別情報記憶部６１ｂを有する。プログラム記憶部６１ａ及び識別情報記憶部６１ｂは、夫々別体の不揮発性半導体メモリ等により構成してもよいし、一体の不揮発性半導体メモリ等により構成してもよい。
【００３５】
メモリ制御部６２は、ＳＤホストコントローラ１３からのコマンドに基づき、プログラム記憶部６１ａからのデータの読み出し、及びプログラム記憶部６１ａへのデータの書き込みを行う。メモリ制御部６２は、後述するＳＤ端子部４０に接続されており、ＳＤ端子部４０を介して、ＳＤホストコントローラ１３からのコマンドを取得し、プログラム記憶部６１ａに記憶された制御プログラムをＳＤホストコントローラ１３へ出力する。
【００３６】
識別情報制御部６３は、識別情報記憶部６１ｂ及び後述する拡張端子部４１に接続されており、識別情報記憶部６１ｂに記憶されたＳＤＩＯデバイス１０２の識別情報を読み出し、拡張端子部４１を介して拡張ＳＤ処理部５へ出力する。識別情報制御部６３は、ＣＰＬＤやＦＰＧＡにより構成することができる。また、識別情報制御部６３及び識別情報記憶部６１ｂをＣＰＬＤやＦＰＧＡにより構成するようにしてもよい。
【００３７】
コネクタ部４は、ＳＤ端子部４０及び拡張端子部４１を備えている。ＳＤ端子部４０は、端子４０１〜４０９の９端子からなるＳＤインタフェースを有しており、電子機器１０１におけるコネクタ部３のＳＤ端子部３０に接続される（図３参照）。拡張端子部４１は、端子４１１〜４１４の４端子を有し、電子機器１０１におけるコネクタ部３の拡張端子部３１に接続される。拡張端子部４１は、ＳＤＩＯデバイス１０２の外表面において、ＳＤ端子部４０が占有する領域以外の領域に設ける。
【００３８】
例えば、ＳＤＩＯデバイス１０２を、ＳＤメモリカードと略同一の矩形状のメモリカードとする場合、ＳＤ端子部４０の９端子は、公知のＳＤメモリカードと同様に、矩形状のメモリカードの一つの縁部に並べて設けるものとする。拡張端子部４１の４端子は、ＳＤ端子部４０が占有する領域以外の例えばカード面の略中央に設けるようにする。このとき拡張端子部４１の端子は、ＳＤ端子部４０の端子と同一の材質により、ほぼ同一の形状・大きさで形成すればよい。拡張端子部４１の４端子の配置は、２行×２列で配置しても良いし、１行×４列で配置してもよい。また、電子機器１０１側のコネクタ部３は、公知のＳＤメモリカード用ソケットに、拡張端子部４１に接続する拡張端子部３１を付加したものとすればよい。例えば、コネクタ部３は、カード面の略中央に設けた拡張端子部４１の４端子に対向する位置に、拡張端子部４１の４端子に圧接されるように拡張端子部３１の４端子を設けたものとすればよい。
【００３９】
図４は、電子機器１０１及びＳＤＩＯデバイス１０２のＳＤ端子部のピンアサインを示す図表である。以下、ピンアサインについてＳＤ端子部３０側の端子番号を用いて説明するが、対応するＳＤ端子部４０側の端子番号を括弧内に併記する。端子３０７〜３０９（端子４０７〜４０９）は、夫々データ＃０〜＃２に割り当てられ、端子３０１（端子４０１）は、データ＃３に割り当てられている。ＳＤＩＯデバイス１０２は、端子４０７〜４０９によりプログラム記憶部６１ａに記憶した制御プログラムを出力する。電子機器１０１は、端子３０７〜３０９を介してＳＤホストコントローラ１３により制御プログラムを読み込む。
【００４０】
端子３０２（端子４０２）は、ＳＤホストコントローラ１３からＳＤＩＯデバイス１０２への読み出し及び書き込み等のコマンド用に割り当てられている。端子３０３及び端子３０６（端子４０３及び端子４０６）は接地に、端子３０４（端子４０４）は電力供給に、端子３０５（端子４０５）はクロックに、夫々割り当てられている。
【００４１】
図５は、電子機器１０１及びＳＤＩＯデバイス１０２の拡張端子部のピンアサインを示す図表である。図５には、拡張端子部のピンアサインの例としてパターンＡとパターンＢを示している。以下、ピンアサインについて拡張端子部３１側の端子番号を用いて説明するが、対応する拡張端子部４１側の端子番号を括弧内に示す。パターンＡでは、端子３１１〜３１４（端子４１１〜４１４）のすべてがコードに割り当てられており、４端子の全てを用いて識別情報がＳＤＩＯデバイス１０２から出力される。パターンＡでは、識別情報は、例えば「０１１１」のような４ビットの情報であり、コード＃１〜＃４を識別情報の各ビットに対応させ、コード＃１を「０」、コード＃２を「１」、コード＃３を「１」、コード＃４を「１」とする。
【００４２】
パターンＢでは、端子３１１〜３１３（端子４１１〜４１３）をコードに割り当て、端子３１４（端子４１４）をロード信号に割り当てる。パターンＢでは、識別情報は、例えば「０１１」のような３ビットの情報であり、コード＃１〜＃３を識別情報の各ビットに対応させ、コード＃１を「０」、コード＃２を「１」、コード＃３を「１」とする。ロード信号は、例えば、ロー又はハイの値をとる信号とし、識別情報取得部５１が端子３１４に出力する。識別情報取得部５１から出力されるロード信号が、ローからハイの状態に変化すると、識別情報制御部６３は、識別情報（例えば「０１１」）を端子４１１〜４１３に出力する。識別情報取得部５１から出力されるロード信号が、ハイからローの状態に戻ると、識別情報制御部６３は、識別情報の出力を停止する。
【００４３】
次に、ＳＤＩＯデバイス１０２から電子機器１０１へ制御プログラムを読み込んで実行する際の処理について説明する。図６は、ＳＤＩＯデバイス１０２から電子機器１０１へ制御プログラムを読み込んで実行する際の処理手順を示すフローチャートである。電子機器１０１の電源がオンになると、制御部１はブート処理を行う（ステップＳ１０）。ブート処理では、処理部１０により、内部記憶部１１のＲＯＭに記憶されたブートプログラムを実行し、制御部１内及びバスＭに接続された各ハードウェアの初期化及び動作チェックを行い、各ハードウェアの入出力関係を確立する。
【００４４】
ステップＳ１０によるブート処理の後、処理部１０は、ＳＤＩＯデバイス１０２が認識されているかを確認する（ステップＳ１１）。ＳＤＩＯデバイス１０２のコネクタ部４が電子機器１０１のコネクタ部３に装着されると、ＳＤインタフェースによって、ＳＤホストコントローラ１３側でＳＤＩＯデバイス１０２を自動認識する。ＳＤＩＯデバイス１０２が認識されていない場合（ステップＳ１１：ＮＯ）、ＳＤＩＯデバイス１０２が認識されるまでステップＳ１１を繰り返す。
【００４５】
ＳＤＩＯデバイス１０２が認識されている場合（ステップＳ１１：ＹＥＳ）、ＳＤＩＯデバイス１０２から識別情報を取得する処理を行う（ステップＳ１２）。拡張ＳＤ処理部５は、識別情報取得部５１により拡張端子部３１を介してＳＤＩＯデバイス１０２から識別情報を取得し保持しており、制御部１からの識別情報出力要求を受けると、ローカルバスを通じて制御部１へ出力する。デバイス判定部１５は、拡張ＳＤ処理部５から出力されたＳＤＩＯデバイス１０２の識別情報を取得する。
【００４６】
つぎに、デバイス判定部１５は、拡張ＳＤ処理部５から取得した識別情報が、内部記憶部１１のＲＯＭに記憶したＳＤＩＯデバイス１０２の識別情報と一致するか否かを判定する（ステップＳ１３）。制御部１は、デバイス判定部１５による判定の結果、識別情報が一致する場合（ステップＳ１３：ＹＥＳ）、ＳＤＩＯデバイス１０２を正規品であるとし、ＳＤホストコントローラ１３により、ＳＤ端子部３０を介して、ＳＤＩＯデバイス１０２から制御プログラムを読み込む（ステップＳ１４）。処理部１０は、ＳＤホストコントローラ１３により読み込んだ制御プログラムを実行する（ステップＳ１５）。一方、制御部１は、デバイス判定部１５による判定の結果、識別情報が一致しない場合（ステップＳ１３：ＮＯ）、ＳＤＩＯデバイス１０２を正規品でないとし、制御プログラムを実行せずに電子機器１０１の起動を停止する（ステップＳ１６）。
【００４７】
以上のように、本実施形態においては、ＳＤＩＯデバイス１０２の記憶部６１に制御プログラム及び識別情報を記憶させておき、端子４０１、４０７〜４０９を含むＳＤ端子部４０により制御プログラムを出力し、端子４１１〜４１４を含む拡張端子部４１により識別情報を出力する。電子機器１０１には、ＳＤ端子部４０に接続されるＳＤ端子部３０を設けてあり、端子４０１、４０７〜４０９に対応する端子３０１、３０７〜３０９に接続されているＳＤホストコントローラ１３により制御プログラムを読み込む。また、電子機器１０１には、拡張端子部４１に接続される拡張端子部３１を設けてあり、端子４１１〜４１４に対応する端子３１１〜３１４を介して、識別情報取得部５１によりＳＤＩＯデバイス１０２に記憶した識別情報を取得する。デバイス判定部１５は、識別情報取得部５１により取得した識別情報が内部記憶部１１に記憶した識別情報と一致するか否かを判定し、一致すると判定した場合に、処理部１０は、ＳＤホストコントローラ１３により読み込んだ制御プログラムによる処理を実行する。これにより、制御部１は、識別情報が一致する場合には、ＳＤＩＯデバイス１０２が正規であるとして制御プログラムによる処理を実行し、識別情報が一致しない場合には、ＳＤＩＯデバイス１０２が正規でないとして制御プログラムによる処理を実行しないようにすることができるので、正規でないＳＤＩＯデバイスに記憶された制御プログラムによる処理の実行を防止することができる。
【００４８】
また、本実施形態においては、デバイス判定部１５により識別情報が一致する場合に、ＳＤＩＯデバイス１０２に記憶した制御プログラムをＳＤホストコントローラ１３が読み込むようにしてあることにより、正規でないＳＤＩＯデバイスに記憶された制御プログラムの読み込みを防止することができる。
【００４９】
また、本実施形態において、識別情報取得部５１は、接続されたＳＤＩＯデバイス１０２から識別情報が取得できない場合に、識別情報の代わりに「００００」や「１１１１」のような所定情報を予め保持しておき、制御部１へ出力するようにしてもよい。接続されたＳＤＩＯデバイス１０２が拡張端子部４１を有さないＳＤメモリカードであるような場合には、識別情報取得部５１は、当該ＳＤメモリカードから識別情報を取得することができない。所定情報は、制御部１の内部記憶部１１に記憶した識別情報と異なる情報としておくことにより、デバイス判定部１５は、拡張ＳＤ処理部５から所定情報が出力された場合に、識別情報が一致しないと判定することができる。これにより、拡張端子部４１を持たず識別情報が出力されないような正規でないデバイスを識別し、該デバイスに記憶された制御プログラムによる処理の実行を防止し、さらには該制御プログラムの読み込みを防止することができる。
【００５０】
また、本実施形態において、電子機器１０１に接続するＳＤＩＯデバイス１０２は、端子４０１、４０７〜４０９を含むＳＤ端子部４０がＳＤインタフェースを有し、端子４１１〜４１４を含む拡張端子部４１を設けてあるＳＤＩＯ規格に準拠したメモリカードである。このため、電子機器１０１に接続するＳＤＩＯデバイス１０２をＳＤＩＯ規格に準拠したメモリカードとして構成することができ、既存のＳＤインタフェースに拡張端子部等を付加することにより、正規でない記憶媒体に記憶されるプログラムによる処理を防止する電子機器システムを構成することができる。
【００５１】
（実施の形態２）
実施の形態１においては、制御部１がデバイス判定部１５を備え、ブート処理後にＳＤＩＯデバイス１０２の識別情報を判定するようにしたが、デバイス判定部を拡張ＳＤ処理部５内に設け、ＳＤＩＯデバイス１０２の識別情報に対する判定結果を外部入力として制御部１へ入力する構成とすることもできる。図７は、本発明の実施の形態２に係る電子機器システム１００に含まれる電子機器１０１及びＳＤＩＯデバイス１０２の内部の機能構成を示すブロック図である。実施の形態２においては、拡張ＳＤ処理部５は、ＳＤＩＯデバイス１０２の識別情報を記憶する記憶部５３、及びＳＤＩＯデバイス１０２から取得した識別情報が記憶した識別情報に一致するか否かを判定するデバイス判定部５４を備えており、制御部１は、外部入力端子１６を備えている。実施の形態２に係る電子機器システム１００のその他の構成は、実施の形態１に係る電子機器システムの構成と同様であるため、同様の箇所には同じ符号を付して詳細な説明を省略する。
【００５２】
拡張ＳＤ処理部５は、識別情報取得部５１により拡張端子部３１を介してＳＤＩＯデバイス１０２の識別情報を取得する。デバイス判定部５４は、識別情報取得部５１により取得したＳＤＩＯデバイス１０２の識別情報が、記憶部５３に記憶したＳＤＩＯデバイス１０２の識別情報に一致するか否かを判定し、判定結果を外部入力端子１６へ出力して制御部１に通知する。
【００５３】
制御部１は、外部入力端子１６から入力された判定結果に基づいて、制御プログラムによる処理の実行を制御する。ここで、制御部１におけるブート処理、ＳＤＩＯデバイス１０２からの制御プログラムの読み込み及び実行は、拡張ＳＤ処理部５による判定処理と独立していることから、制御部１の処理部１０は、判定結果の通知前に、ＳＤホストコントローラ１３により読み込んだ制御プログラムによる処理を開始しているものとする。制御部１は、外部入力端子１６から入力された判定結果が、識別情報が一致しないことを示す場合には、制御プログラムによる処理を停止する。
【００５４】
次に、ＳＤＩＯデバイス１０２から電子機器１０１へ制御プログラムを読み込んで実行する際の処理について説明する。図８は、実施の形態２におけるＳＤＩＯデバイス１０２から電子機器１０１へ制御プログラムを読み込んで実行する際の処理手順を示すフローチャートである。電子機器１０１の電源がオンになると、制御部１はブート処理を行う（ステップＳ２０）。ブート処理では、処理部１０により、内部記憶部１１のＲＯＭに記憶されたブートプログラムを実行し、制御部１内及びバスＭに接続された各ハードウェアの初期化及び動作チェックを行い、各ハードウェアの入出力関係を確立する。
【００５５】
ステップＳ２０によるブート処理の後、処理部１０は、ＳＤＩＯデバイス１０２が認識されているかを確認する（ステップＳ２１）。ＳＤＩＯデバイス１０２のコネクタ部４が電子機器１０１のコネクタ部３に装着されると、ＳＤインタフェースに準拠して、ＳＤホストコントローラ１３側でＳＤＩＯデバイス１０２を自動認識する。ＳＤＩＯデバイス１０２が認識されていない場合（ステップＳ２１：ＮＯ）、ＳＤＩＯデバイス１０２が認識されるまでステップＳ２１を繰り返す。
【００５６】
ＳＤＩＯデバイス１０２が認識されている場合（ステップＳ２１：ＹＥＳ）、ＳＤホストコントローラ１３により、ＳＤ端子部３０を介して、ＳＤＩＯデバイス１０２から制御プログラムを読み込む（ステップＳ２２）。処理部１０は、ＳＤホストコントローラ１３により読み込んだ制御プログラムによる処理を開始する（ステップＳ２３）。制御プログラムによる処理を開始した処理部１０は、ＳＤＩＯデバイス１０２から取得した識別情報に対する判定結果を拡張ＳＤ処理部５から取得する（ステップＳ２４）。
【００５７】
処理部１０は、拡張ＳＤ処理部５から取得した判定結果が、ＳＤＩＯデバイス１０２から取得した識別情報が、拡張ＳＤ処理部５に記憶した識別情報に一致することを示しているか否かを判定する（ステップＳ２５）。識別情報が一致することを示している場合（ステップＳ２５：ＹＥＳ）、処理部１０は、制御プログラムによる処理を継続し（ステップＳ２６）。一方、識別情報が一致しないことを示している場合（ステップＳ２５：ＮＯ）、処理部１０は、ＳＤＩＯデバイス１０２を正規品でないとし、制御プログラムによる処理を停止する（ステップＳ２７）。
【００５８】
以上のように、本実施形態においては、拡張ＳＤ処理部５は、デバイス判定部５４を備え、ＳＤＩＯデバイス１０２から取得した識別情報が拡張ＳＤ処理部５に記憶した識別情報に一致するか否かを判定し、外部入力端子１６を介して、制御部１へ判定結果を通知する。制御部１の処理部１０は、判定結果の通知前に、ＳＤホストコントローラ１３により読み込んだ制御プログラムによる処理を開始しており、外部入力端子１６から入力された判定結果が、識別情報が一致しないことを示す場合には、制御プログラムによる処理を停止する。これにより、電子機器システム１００の起動時における制御プログラムによる処理を早期に開始することができるとともに、正規でないＳＤＩＯデバイスに記憶された制御プログラムの実行を停止することができる。また、デバイス判定部５４を制御部１の外部に設けることにより、制御部１における機能を簡素化することができる。
【００５９】
なお、本発明は、本実施の形態だけに限ることなく、特許請求の範囲に記載された発明の技術的範囲及びそれと均等な範囲に及ぶものとする。
【符号の説明】
【００６０】
１００  電子機器システム
１０１  電子機器
１０２  ＳＤＩＯデバイス（記憶媒体）
１０  処理部
１３  ＳＤホストコントローラ（プログラム読込部）
１５  デバイス判定部（判定部）
３０１，３０７，３０８，３０９  端子（第３端子、プログラム入力端子）
４０１，４０７，４０８，４０９  端子（第１端子）
３１１，３１２，３１３，３１４  端子（第４端子、識別情報入力端子）
４１１，４１２，４１３，４１４  端子（第２端子）
５１  識別情報取得部
５４  デバイス判定部（判定部）
６１  記憶部
【図１】
0005441984.tif 000002
【図２】
0005441984.tif 000003
【図３】
0005441984.tif 000004
【図４】
0005441984.tif 000005
【図５】
0005441984.tif 000006
【図６】
0005441984.tif 000007
【図７】
0005441984.tif 000008
【図８】
0005441984.tif 000009