(57)【特許請求の範囲】
【請求項１】
ゲート配線と、
前記ゲート配線上に形成され、第１エネルギーバンドギャップを有し、非晶質シリコンを含む第１半導体パターンと、
前記第１半導体パターン上に形成され、前記第１エネルギーバンドギャップより大きい第２エネルギーバンドギャップを有し、酸化物を含む第２半導体パターンと、
前記第１半導体パターン上に前記ゲート配線と交差するように形成されたデータ配線と、
前記データ配線と電気的に連結された画素電極とを含む表示基板。
【請求項２】
前記第２半導体パターンは前記データ配線下部に具備されて前記データ配線とオーム接触を成す、請求項１に記載の表示基板。
【請求項３】
前記第２半導体パターンはＧａ、Ｉｎ、Ｚｎ、Ｓｎ、Ｃｏ、Ｔｉ、およびＭｇのうち少なくとも一つの元素と酸素元素Ｏを含む、請求項１または２に記載の表示基板。
【請求項４】
前記ゲート配線と前記第１半導体パターンの間に形成され、前記第１エネルギーバンドギャップより大きい第３エネルギーバンドギャップを有する第３半導体パターンをさらに含み、
前記第１半導体パターンで量子井戸が形成される、請求項１〜３のいずれか一項に記載の表示基板。
【請求項５】
前記ゲート配線と前記第１半導体パターンの間に形成されたゲート絶縁膜をさらに含み、
前記第１半導体パターンで量子井戸が形成される、請求項１〜４のいずれか一項に記載の表示基板。
【請求項６】
前記第１半導体パターン上に形成されて前記データ配線とオーム接触を成すオーム接触層をさらに含む、請求項１〜５のいずれか一項に記載の表示基板。
【請求項７】
前記第１半導体パターンの厚さは約２００Å以下である、請求項１〜６のいずれか一項に記載の表示基板。
【請求項８】
ゲート電極と、
前記ゲート電極上に形成され、非晶質シリコンを含む第１半導体パターンと、
前記第１半導体パターン上に形成され、酸化物を含む第２半導体パターンと、
前記第２半導体パターン上に前記形成されたソース電極と、
前記第２半導体パターン上に前記ソース電極と分離されて形成されたドレーン電極とを具備する薄膜トランジスタを含む表示基板。
【請求項９】
前記第２半導体パターンは前記ソース電極および前記ドレーン電極と各々オーム接触する、請求項８に記載の表示基板。
【請求項１０】
前記第１半導体パターンは第１エネルギーバンドギャップを有し、前記第２半導体パターンは前記第１エネルギーバンドギャップより大きい第２エネルギーバンドギャップを有する、請求項８または請求項９に記載の表示基板。
【請求項１１】
前記ゲート配線と前記第１半導体パターンの間に形成されたゲート絶縁膜をさらに含み、
前記第１半導体パターンで量子井戸が形成される、請求項８〜１０のいずれか一項に記載の表示基板。
【請求項１２】
第１表示基板として、ゲート配線と、前記ゲート配線上に形成され、第１エネルギーバンドギャップを有し、非晶質シリコンを含む第１半導体パターンと、前記第１半導体パターン上に形成され、前記第１エネルギーバンドギャップより大きい第２エネルギーバンドギャップを有し、酸化物を含む第２半導体パターンと、前記第１半導体パターン上に前記ゲート配線と交差するように形成されたデータ配線と、前記データ配線と電気的に連結された画素電極とを含む第１表示基板と、
前記第１表示基板に対向する第２表示基板と、
前記第１表示基板および前記第２表示基板の間に介在した液晶層とを含む表示装置。
【請求項１３】
前記第２半導体パターンは前記データ配線下部に具備されて前記データ配線とオーム接触を成す、請求項１２に記載の表示装置。
【請求項１４】
前記第２半導体パターンはＧａ、Ｉｎ、Ｚｎ、Ｓｎ、Ｃｏ、Ｔｉ、およびＭｇのうち少なくとも一つの元素と酸素元素Ｏを含む、請求項１２または１３に記載の表示装置。
【請求項１５】
前記ゲート配線と前記第１半導体パターンの間に形成され、前記第１エネルギーバンドギャップより大きい第３エネルギーバンドギャップを有する第３半導体パターンをさらに含み、
前記第１半導体パターンで量子井戸が形成される、請求項１２〜１４のいずれか一項に記載の表示装置。
【請求項１６】
前記ゲート配線と前記第１半導体パターンの間に形成されたゲート絶縁膜をさらに含み、
前記第１半導体パターンで量子井戸が形成される、請求項１２〜１５のいずれか一項に記載の表示装置。
【請求項１７】
前記第１半導体パターン上に形成されて前記データ配線とオーム接触を成すオーム接触層をさらに含む、請求項１２〜１６のいずれか一項に記載の表示装置。
【請求項１８】
前記第１半導体パターンの厚さは約２００Å以下である、請求項１２〜１７のいずれか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示基板およびこれを含む表示装置に関するものである。
【背景技術】
【０００２】
表示装置の大型化および高品質化に対する要求が持続されている。特に表示装置の一例である液晶表示装置の場合、液晶を駆動する薄膜トランジスタの動作特性を向上させることが要求されている。従来の薄膜トランジスタの場合、水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ、ａ−Ｓｉ：Ｈ）をチャネルが形成される半導体パターンとして使用した。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】韓国公開特許１０−２００６−００４４７０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
水素化非晶質シリコンを含む薄膜トランジスタは電子移動度が相対的に低く、劣化によって動作信頼性に問題がある。これは表示装置の高品質化に阻害要素となる。
【０００５】
これに本発明が解決しようとする課題は、動作特性に優れた薄膜トランジスタを含む表示基板を提供するものである。
【０００６】
本発明が解決しようとする他の技術的課題は、表示品質を向上させることができる表示装置を提供するものである。
【０００７】
本発明の技術的課題は以上で言及した技術的課題に制限されず、言及されていないまた他の技術的課題は次の記載から当業者に明確に理解できるであろう。
【課題を解決するための手段】
【０００８】
前記技術的課題を達成するための本発明の一形態による表示基板は、ゲート配線と、前記ゲート配線上に形成され、第１エネルギーバンドギャップを有し、非晶質シリコンを含む第１半導体パターンと、前記第１半導体パターン上に形成され、前記第１エネルギーバンドギャップより大きい第２エネルギーバンドギャップを有し、酸化物を含む第２半導体パターンと、前記第１半導体パターン上に前記ゲート配線と交差するように形成されたデータ配線と、前記データ配線と電気的に連結された画素電極とを含む。
【０００９】
前記技術的課題を達成するための本発明の他の形態による表示基板は、ゲート電極と、前記ゲート電極上に形成され、非晶質シリコンを含む第１半導体パターンと、前記第１半導体パターン上に形成され、酸化物を含む第２半導体パターンと、前記第２半導体パターン上に前記形成されたソース電極と、前記第２半導体パターン上に前記ソース電極と分離されて形成されたドレーン電極とを具備する薄膜トランジスタを含む。
【００１０】
前記他の技術的課題を達成するための本発明の一形態による表示装置は、第１表示基板として、ゲート配線と、前記ゲート配線上に形成され、第１エネルギーバンドギャップを有し、非晶質シリコンを含む第１半導体パターンと、前記第１半導体パターン上に形成され、前記第１エネルギーバンドギャップより大きい第２エネルギーバンドギャップを有し、酸化物を含む第２半導体パターンと、前記第１半導体パターン上に前記ゲート配線と交差するように形成されたデータ配線および前記データ配線と電気的に連結された画素電極を含む第１表示基板と、前記第１表示基板に対向する第２表示基板および前記第１表示基板および前記第２表示基板の間に介在した液晶層を含む。
【００１１】
その他実施形態の具体的な事項は詳細な説明および図に含まれている。
【発明の効果】
【００１２】
前記したような表示基板および表示装置によれば、表示品質が向上され得る。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態による表示基板およびこれを含む表示装置を説明するための第１表示基板のレイアウト図である。
【図２】図１のＩＩ−ＩＩ’線に沿って切断した表示装置の断面図である。
【図３ａ】図２の薄膜トランジスタの動作を説明するためのエネルギー帯域図である。
【図３ｂ】図２のＡ部分を拡大した拡大図である。
【図４】図２の薄膜トランジスタの特性を示すグラフである。
【図５】図２の薄膜トランジスタの特性を示すグラフである。
【図６】図２の薄膜トランジスタの特性を示すグラフである。
【図７】本発明の他の実施形態による表示基板およびこれを含む表示装置を説明するための第１表示基板の断面図である。
【図８】本発明のまた他の実施形態による表示基板およびこれを含む表示装置を説明するための第１表示基板の断面図である。
【図９】本発明のまた他の実施形態による表示基板およびこれを含む表示装置を説明するための第１表示基板の断面図である。
【発明を実施するための形態】
【００１４】
本発明の利点および特徴、そしてそれらを達成する方法は、添付される図面と共に詳細に後述されている実施形態を参照すれば明確になるであろう。しかし本発明は以下で開示される実施形態に限定されるものではなく互いに異なる多様な形態で具現されるものであり、単に本実施形態は本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は請求項の範囲によってのみ定義される。したがって、いくつかの実施形態で、よく知られた工程段階、よく知られた素子構造およびよく知られた技術は本発明が曖昧に解釈されることを避けるために具体的に説明されない。明細書全体にかけて同一参照符号は同一構成要素を指称する。
【００１５】
素子（ｅｌｅｍｅｎｔｓ）あるいは層が異なる素子あるいは層“上（ｏｎ）”に、“接続された（ｃｏｎｎｅｃｔｅｄ  ｔｏ）”あるいは“カップリングされた（ｃｏｕｐｌｅｄ  ｔｏ）”との記載される場合、本実施形態では、他の素子真上に、他の素子と直接連結またはカップリングされた場合、あるいは中間に他の層あるいは他の素子を介在する場合をすべて含む。一方、素子が“直接の上（ｄｉｒｅｃｔｌｙ  ｏｎ）”に、“直接接続された（ｄｉｒｅｃｔｌｙ  ｃｏｎｎｅｃｔｅｄ  ｔｏ）”あるいは“直接カップリングされた（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ  ｔｏ）”と記載される場合、本実施形態では、中間に他の素子あるいは層を介在しないことを示す。明細書全体にかけて同一参照符号は同一構成要素を指称する。“および／または”は言及されたアイテムの各々および一つ以上のすべての組み合わせを含む。
【００１６】
たとえ第１、第２等が多様な素子、構成要素、領域、配線、層および／またはセクションを叙述するために使用されるが、これらの素子、構成要素、領域、配線、層および／またはセクションはこれらの用語によって、制限されないことはもちろんである。これらの用語は単に一つの素子、構成要素、領域、配線、層あるいはセクションを他の素子、構成要素、領域、配線、層あるいはセクションと区別するために使用するものである。したがって、以下で言及される第１素子、第１構成要素、第１領域、第１配線、第１階あるいは第１セクションは本発明の技術的思想内で第２素子、第２構成要素、第２領域、第２配線、第２階あるいは第２セクションであり得ることはもちろんである。
【００１７】
空間的に相対的な用語である“下（ｂｅｌｏｗ）”、“下（ｂｅｎｅａｔｈ）”、“下部（ｌｏｗｅｒ）”、“上（ａｂｏｖｅ）”、“上部（ｕｐｐｅｒ）”等は図面に図示されているように一つの素子あるいは構成要素と異なった素子あるいは構成要素との相関関係を容易に記述するため、使用され得る。空間的に相対的な用語は図面に図示されている方向に加え、使用時あるいは動作時素子の互いに異なる方向を含む用語として理解されなければならない。例えば、図面に図示されている素子をひっくり返す場合、他の素子の“下（ｂｅｌｏｗ）”あるいは“下（ｂｅｎｅａｔｈ）”と記述された素子は他の素子の“上（ａｂｏｖｅ）”に置き替えられ得る。したがって、例示的な用語の“下”は下と上の方向をすべて含み得る。素子は他の方向でも配向され得、これにしたがい、空間的に相対的な用語は配向によって解釈され得る。
【００１８】
本明細書で使用された用語は実施形態を説明するためであり、本発明を制限しようとするものではない。本明細書において、単数形は特別に言及しない限り複数形も含む。明細書で使用される“含む”は、言及された構成要素、段階、動作および／または素子の他に、一つ以上の他の構成要素、段階、動作および／または素子の存在あるいは追加を排除しない。
【００１９】
他の定義がなければ、本明細書で使用されるすべての用語（技術および科学的用語を含む）は、本発明が属する技術分野で通常の知識を有する者が共通に理解し得る意味で使用され得るものである。また、一般的に使用される辞典に定義されている用語は明白に特別に定義されていない限り理想的にまたは過度に形式的に解釈されない。
【００２０】
本明細書で記述する実施形態は、本発明の理想的な概略図である断面図を参考にして説明されるであろう。したがって、製造技術および／または許容誤差などによって例示図の形態が変形され得る。したがって、本発明の実施形態は図示された特定形態に制限されるのではなく、製造工程によって生成される形態の変化も含むものである。例えば、直角で図示されたエッチング領域はラウンドの形となったり、所定の曲律を有する形態であり得る。したがって、図面で例示された領域は概略的な属性を有しつつ、図面で例示された領域の形態は素子の領域の特定形態を例示するためであり、発明の範疇を制限するためでない。
【００２１】
以下で本発明による表示装置が液晶表示装置の場合を例にあげて説明するが、本発明がこれに限定されるものではない。
【００２２】
図１ないし図６を参照して、本発明の一実施形態による表示基板およびこれを含む表示装置を説明する。図１は本発明の一実施形態による表示基板およびこれを含む表示装置を説明するための第１表示基板のレイアウト図であり、図２は図１のＩＩ−ＩＩ’線に沿って切断した表示装置の断面図であり、図３ａは図２の薄膜トランジスタの動作を説明するためのエネルギー帯域図であり、図３ｂは図２のＡ部分を拡大した拡大図であり、図４ないし図６は図２の薄膜トランジスタの特性を示すグラフである。
【００２３】
図１および図２を参照すれば、本発明の一実施形態による表示装置１は第１表示基板１００、第２表示基板２００およびこれらの間に介在した液晶層３００を含む。図１には、便宜上第１表示基板１００のレイアウトのみ図示されている。
【００２４】
先に第１表示基板１００について説明する。絶縁基板１０の上に横方向にゲート線２２が形成されており、ゲート線２２に連結されて、突起形態で形成された薄膜トランジスタＴＲ１のゲート電極２６が形成されている。このようなゲート線２２およびゲート電極２６をゲート配線という。
【００２５】
また絶縁基板１０の上には画素領域を横切って、ゲート線２２と実質的に平行するように横方向にのびているストレージ（ｓｔｏｒａｇｅ）電極線２８が形成されており、ストレージ電極線２８に連結されて広い幅を有するストレージ電極２７が形成されている。ストレージ電極２７は、後述する画素電極８２と連結されたドレーン電極拡張部６７と重畳されて画素の電荷保存能力を向上させるストレージキャパシタを成す。このようなストレージ電極２７およびストレージ電極線２８をストレージ配線という。
【００２６】
このようなストレージ配線２７、２８の形および配置などは多様な形態で変形され得、画素電極８２とゲート線２２の重畳によって発生するストレージキャパシタンスが充分である場合、ストレージ配線２７、２８が形成されないこともある。
【００２７】
ゲート配線２２、２６およびストレージ配線２７、２８は、アルミニウム（Ａｌ）とアルミニウム合金などアルミニウム系列の金属、銀（Ａｇ）と銀合金など銀系列の金属、銅（Ｃｕ）と銅合金など銅系列の金属、モリブデン（Ｍｏ）とモリブデン合金などモリブデン系列の金属、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）などから構成され得る。また、ゲート配線２２、２６およびストレージ配線２７、２８は物理的性質が異なる二つの導電膜（未図示）を含む多重膜構造を有し得る。この中ある導電膜はゲート配線２２、２６およびストレージ配線２７、２８の信号遅延や電圧降下を減らせるように低い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例をあげればアルミニウム系列金属、銀系列金属、銅系列金属などから構成される。これとは異なって、他の導電膜は他の物質、特にＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）およびＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）との接触特性に優れた物質、例えばモリブデン系列金属、クロム、チタニウム、タンタルなどから構成される。このような組み合わせの良い例としては、クロム下部膜とアルミニウム上部膜およびアルミニウム下部膜とモリブデン上部膜を挙げることができる。ただし、本発明はこれに限定されず、ゲート配線２２、２６およびストレージ配線２７、２８は多様な金属と導電体から作られ得る。
【００２８】
ゲート配線２２、２６およびストレージ配線２７、２８の上には窒化ケイ素（ＳｉＮｘ）などから成されたゲート絶縁膜３０が形成されている。
【００２９】
ゲート絶縁膜３０の上にはゲート電極２６とオーバーラップされる第１半導体パターン４２が形成され、第１半導体パターン４２の上にはゲート電極２６とオーバーラップされる第２半導体パターン４４が形成される。
【００３０】
第２半導体パターン４４のエネルギーバンドギャップは第１半導体パターン４２のエネルギーバンドギャップより大きくなり得る。すなわち、第１半導体パターン４２はゲート絶縁膜３０および第２半導体パターン４４の間で量子井戸（ｑｕａｎｔｕｍ  ｗｅｌｌ）を形成することができる。このような場合、第１半導体パターン４２内の電子移動度が向上され得る。これに対する詳細な説明は図３ａおよび図３ｂを参照して後述する。
【００３１】
このような第１半導体パターン４２は非晶質シリコン（ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）を含み得る。さらに具体的には、第１半導体パターン４２は水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）を含み得る。第２半導体パターン４４はＺｎ、Ｉｎ、Ｇａ、Ｓｎおよびこれらの組み合わせからなるグループから選択された物質の酸化物を含み得る。例えば第２半導体パターン４４としてＩｎＺｎＯ、ＩｎＧａＯ、ＩｎＳｎＯ、ＺｎＳｎＯ、ＧａＳｎＯ、ＧａＺｎＯ、ＧａＩｎＺｎＯ、Ｉｎ２Ｏ３Ｃｏ、ＴｉＯ２Ｃｏ、ＭｇＯＣｏなどの混合酸化物が使用され得る。第１半導体パターン４２が水素化非晶質シリコンを含み、第２半導体パターン４４が酸化物を含む場合、薄膜トランジスタＴＲ１が劣化されず、優れた安定性および優れた動作信頼性を有し得る。また表示装置１の表示品質が向上され得る。これに対する詳細な説明は図４ないし図６を参照して後述する。
【００３２】
第１半導体パターン４２、第２半導体パターン４４およびゲート絶縁膜３０の上にはデータ配線６２、６５、６６、６７が形成されている。データ配線６２、６５、６６、６７は、縦方向に延長されゲート線２２と交差し、画素を定義するデータ線６２と、データ線６２から枝（ｂｒａｎｃｈ）状に分かれ、第１半導体パターン４２および第２半導体パターン４４の上部まで延長されているソース電極６５と、ソース電極６５と分離されており、ソース電極６５と対向するように第１半導体パターン４２および第２半導体パターン４４上部に形成されているドレーン電極６６と、ドレーン電極６６から延長されストレージ電極２７と重複する広い面積のドレーン電極拡張部６７と、を含む。
【００３３】
このようなデータ配線６２、６５、６６、６７は第２半導体パターン４４と直接接触してオーミクコンタクト（Ｏｈｍｉｃ  ｃｏｎｔａｃｔ）を形成することができる。酸化物半導体パターン４４とオーミクコンタクトを形成するためにデータ配線６２、６５、６６、６７はＮｉ、Ｃｏ、Ｔｉ、Ａｇ、Ｃｕ、Ｍｏ、Ａｌ、Ｂｅ、Ｎｂ、Ａｕ、Ｆｅ、Ｓｅ、またはＴａなどから成る単一膜または多重膜構造を有するのが好ましい。多重膜構造の例としてはＴｉ／Ａｌ、Ｔａ／Ａｌ、Ｎｉ／Ａｌ、Ｃｏ／Ａｌ、Ｍｏ（Ｍｏ合金）／Ｃｕなどのような二重膜あるいはＴｉ／Ａｌ／Ｔｉ、Ｔａ／Ａｌ／Ｔａ、Ｔｉ／Ａｌ／ＴｉＮ、Ｔａ／Ａｌ／ＴａＮ、Ｎｉ／Ａｌ／Ｎｉ、Ｃｏ／Ａｌ／Ｃｏなどのような三重膜を挙げることができる。ただし、データ配線６２、６５、６６、６７が前述した物質に制限されず、データ配線６２、６５、６６、６７が第２半導体パターン４４と直接接触せず、これらの間にオーミクコンタクトのためオーム接触層（未図示）をさらに含み得る。
【００３４】
ソース電極６５はゲート電極２６と少なくとも一部分が重畳され、ドレーン電極６６はソース電極６５と対向するようにゲート電極２６と少なくとも一部分が重畳される。ゲート電極２６、第１半導体パターン４２、第２半導体パターン４４、ソース電極６５およびゲート電極２６は薄膜トランジスタＴＲ１を構成する。
【００３５】
ドレーン電極拡張部６７はストレージ電極２７と重畳するように形成され、ストレージ電極２７とゲート絶縁膜３０を介してストレージキャパシタを形成する。ストレージ電極２７を形成しない場合、ドレーン電極拡張部２７を形成しないこともできる。
【００３６】
データ配線６２、６５、６６、６７および第１および第２半導体パターン４２、４４上部には保護膜７０が形成されている。例えば保護膜７０は窒化ケイ素または酸化ケイ素などから成る無機物質、平坦化（ｐｌａｎａｒｉｚａｔｉｏｎ）特性に優れていて感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有する有機物質、あるいはプラズマ化学気相蒸着法（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎまたは、ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質などで形成され得る。また保護膜７０は有機膜の優れた特性を生かしつつも露出された第２半導体パターン４４を保護するために下部無機膜と上部有機膜の二重膜構造を有し得る。
【００３７】
保護膜７０にはドレーン電極拡張部６７を露出させるコンタクトホール７７が形成されている。
【００３８】
保護膜７０の上には、画素の形に沿って画素電極８２が形成されている。画素電極８２はコンタクトホール７７をとおり、ドレーン電極拡張部６７と電気的に接続されている。ここで画素電極８２はＩＴＯまたはＩＺＯなどの透明導電体またはアルミニウムなどの反射性導電体から形成され得る。
【００３９】
次に第２表示基板２００に対して説明する。絶縁基板２１０上に光漏れ防止のためのブラックマトリックス２２０が形成される。ブラックマトリックス２２０は画素電極８２と対向する領域を除いて形成されて、画素領域を定義することができる。このようなブラックマトリックス２２０は不透明な有機物質あるいは不透明な金属から形成され得る。
【００４０】
また絶縁基板２１０上には色具現のためのカラーフィルタ２３０が形成される。カラーフィルタ２３０は色を具現するために細部的に赤色、緑色および青色のカラーフィルタで形成される。カラーフィルタ２３０は各々自分が含んでいる赤色、緑色および青色顔料をとおして特定波長の光を吸収あるいは透過させることによって赤色、緑色および青色を示す。この時、カラーフィルタ２３０は、各々透過する赤色、緑色および青色光を付加的に混色することによって多様な色相を具現する。
【００４１】
ブラックマトリックス２２０とカラーフィルタ２３０上にはこれらの間の段差を緩和させるためのオーバーコート２４０が形成される。オーバーコート２４０は透明な有機物質で形成され、カラーフィルタ２３０とブラックマトリックス２２０を保護して、後述される共通電極２５０との絶縁のために形成される。
【００４２】
共通電極２５０はオーバーコート２４０の下部に形成される。ここで、共通電極２５０はインジウムスズ酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：以下ＩＴＯ）あるいはインジウム亜鉛酸化物（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ：以下ＩＺＯ）などのような透明な導電性物質で形成され得る。
【００４３】
液晶層３００は第１表示基板１００と第２表示基板２００の間に介在する。画素電極８２と共通電極２５０の間の電圧差によって透過率が調節される。
【００４４】
図３ａおよび図３ｂを参照して図１および図２の薄膜トランジスタＴＲ１に対してさらに詳細に説明する。
【００４５】
図３ａにはゲート電極２６に正の電圧、すなわちゲートオン電圧が印加された時、ゲート電極２６、ゲート絶縁膜３０、第１半導体パターン４２および第２半導体パターン４４のエネルギー帯域図が図示されている。ここで第１エネルギーバンドギャップＥＢＧ１は第１半導体パターン４２の伝導バンド（ｃｏｎｄｕｃｔｉｏｎ  ｂａｎｄ）ＣＢと価電子帯（ｖａｌｅｎｃｅ  ｂａｎｄ）（ＶＢ）のエネルギー差異であり、第２エネルギーバンドギャップ（ＥＢＧ２）は第２半導体パターン４４の伝導バンドＣＢと価電子帯（ＶＢ）のエネルギー差異である。ＥＦはフェルミエネルギー順位を表し、このようなエネルギー順位に対しては半導体関連技術分野ではよく知られているため詳しい説明は省略する。前述したように、第１半導体パターン４２は第１エネルギーバンドギャップＥＢＧ１を有し、第２半導体パターン４４は第１エネルギーバンドギャップＥＢＧ１より大きい第２エネルギーバンドギャップ（ＥＢＧ２）を有する。したがってゲート絶縁膜３０と第２半導体パターン４４の間、すなわち第１半導体パターン４２に量子井戸が形成される。すなわち、図３ａおよび図３ｂに図示したように、第１半導体パターン４２と第２半導体パターン４４の境界でのエネルギー障壁によって、第１半導体パターン４２の電子が第１半導体パターン４２から第２半導体パターン４４に移動するのが難しく、第１半導体パターン４２内部で大きい移動度を有し得る。ここで第１半導体パターン４２の厚さは０より大きく約２００Å以下であり得る。第１半導体パターン４２の厚さが約２００Å以下である場合、量子井戸の幅が狭くなり電子が第２半導体パターン４４に移動するのがより一層難しくなって、したがって第１半導体パターン４２内部での電子移動度がさらに一層向上され得る。ただし、本発明において第１半導体パターン４２の厚さが約２００Å以下に制限されるものではない。
【００４６】
前述したように、第１半導体パターン４２は水素化非晶質シリコンを含み得、第２半導体パターン４４は酸化物を含み得る。本発明の実施形態による第１表示基板１００の薄膜トランジスタＴＲ１の移動度と異なる形態の薄膜トランジスタの移動度を下の表に整理した。
【００４７】
【表１】
0005410764.tif 000002
【００４８】
表１を参照すれば、１番の薄膜トランジスタの半導体パターンは酸化物を含むが水素化非晶質シリコンを含まない場合であり、２番の薄膜トランジスタの半導体パターンは水素化非晶質シリコンを含むが酸化物を含まない場合である。３番の薄膜トランジスタは図１および図２の薄膜トランジスタＴＲ１の一例として、非晶質シリコンを含む第１半導体パターンと酸化物を含む第２半導体パターンを含む。各薄膜トランジスタの半導体パターンのチャネル長さ対チャネル幅比（Ｗ／Ｌ、Ｗ：Ｗｉｄｔｈ、Ｌ：Ｌｅｎｇｔｈ）が２５／４である場合に１番の薄膜トランジスタの電子移動度は３ｃｍ２／Ｖｓｅｃであり、２番の薄膜トランジスタの電子移動度は０．５ｃｍ２／Ｖｓｅｃであり、３番の薄膜トランジスタの電子移動度は６ｃｍ２／Ｖｓｅｃである。すなわち、本発明の実施形態と共に、薄膜トランジスタが第１半導体パターン４２と第２半導体パターン４４を含み、第１半導体パターン４２で量子井戸が形成される場合、電子移動度が非常に向上される。
【００４９】
このような薄膜トランジスタＴＲ１の他の特性を図４ないし図６を参照してさらに詳細に説明する。以下で薄膜トランジスタＴＲ１の特性をテストしたデータを利用して説明する。第１半導体パターン４２は水素化非晶質シリコンであり、第２半導体パターン４４は酸化物であり、第１半導体パターン４２の厚さは約１００Åであり、第２半導体パターン４４の厚さは約７００Åである薄膜トランジスタＴＲ１をテストした。
【００５０】
先に図４は、テスト時間を変化させつつ各テスト時間ゲート電極にゲート電圧（Ｖｇ）２０Ｖを、ソース電極に１０Ｖを印加した後、ゲート電圧に対するドレーン−ソース電流（Ｉｄｓ）を測定したデータである。
【００５１】
図４に図示したように、第１半導体パターン４２が水素化非晶質シリコンであり、第２半導体パターン４４が酸化物の薄膜トランジスタである場合、テスト時間が長くなってもＩ−Ｖ曲線がほとんどシフトされない。
【００５２】
図５は表１の１番ないし３番の各薄膜トランジスタのゲート電極にゲート電圧（Ｖｇ）２０Ｖを、ソース電極に１０Ｖを印加した後、各テスト時間に応じたしきい電圧を測定したデータである。第１曲線Ｇ１は表１の２番薄膜トランジスタのしきい電圧を示し、第２曲線Ｇ２は表１の１番薄膜トランジスタのしきい電圧を示し、第３曲線Ｇ３は表１の３番薄膜トランジスタのしきい電圧を示す。
【００５３】
図５に図示したように、第１半導体パターン４２が水素化非晶質シリコンであり、第２半導体パターン４４が酸化物である薄膜トランジスタの場合、テスト時間が長くなってもしきい電圧がほとんど一定に維持される。
【００５４】
図４および図５を参照して整理すると、第１半導体パターン４２が水素化非晶質シリコンであり、第２半導体パターン４４が酸化物である薄膜トランジスタＴＲ１は安定性および動作信頼性に優れている。
【００５５】
図６はゲート電圧（Ｖｇ）が変化するに従い、ドレーン−ソース電圧（Ｖｄｓ）に対するドレーン−ソース電流（Ｉｄｓ）の変化を示したグラフである。図６を参照すれば、ドレーン−ソース電圧（Ｖｄｓ）が小さい場合、例えばドレーン−ソース電圧（Ｖｄｓ）が０Ｖ〜５Ｖである場合にもゲート電圧（Ｖｇ）に応じドレーン−ソース電流（Ｉｄｓ）が個別的な値を有する。すなわち、電流密集（ｃｕｒｒｅｎｔ  ｃｒｏwｄｉｎｇ）現象がほとんど発生しない。したがってドレーン−ソース電圧（Ｖｄｓ）が低い場合にも、各ドレーン−ソース電圧（Ｖｄｓ）に該当するドレーン−ソース電流（Ｉｄｓ）が発生して画素電極８２に提供される。低いドレーン−ソース電圧（Ｖｄｓ）によってドレーン−ソース電流（Ｉｄｓ）が制御されれば、画素電極８２の電圧が細密に制御されるため、表示品質が向上される。
【００５６】
図７を参照して、本発明の他の実施形態による表示基板およびこれを含む表示装置を説明する。図７は、本発明の他の実施形態による表示基板およびこれを含む表示装置を説明するための、第１表示基板の断面図である。図２と同一な構成要素に対しては同一な図面符号を使用し、説明の便宜上該当構成要素の詳細な説明は省略する。
【００５７】
図７を参照すれば、前記実施形態とは異なり、第１表示基板１０１は第３半導体パターン４６をさらに含む。第３半導体パターン４６はゲート絶縁膜３０と第１半導体パターン４２の間に形成され得る。第３半導体パターン４６は、第１半導体パターン４２の第１エネルギーバンドギャップＥＢＧ１よりさらに大きい第３エネルギーバンドギャップを有し得る。このような場合、第２半導体パターン４４と第３半導体パターン４６の間、すなわち第１半導体パターン４２に量子井戸が形成され、したがって電子移動度が向上され得る。
【００５８】
第３半導体パターン４６は酸化物を含み得る。例えば第３半導体パターン４６としてＩｎＺｎＯ、ＩｎＧａＯ、ＩｎＳｎＯ、ＺｎＳｎＯ、ＧａＳｎＯ、ＧａＺｎＯ、ＧａＩｎＺｎＯ、Ｉｎ２Ｏ３Ｃｏ、ＴｉＯ２Ｃｏ、ＭｇＯＣｏなどの混合酸化物が使用され得る。ただし、第１表示基板１０１が第３半導体パターン４６をさらに含む場合、ゲート絶縁膜３０は省略され得る。すなわち、第３半導体パターン４６がゲート絶縁膜３０の役割をし、第３半導体パターン４６はゲート電極２６の直接上に形成され得る。
【００５９】
一方、本実施形態による第１表示基板１０１の薄膜トランジスタＴＲ２やはり第１半導体パターン４２および第２半導体パターン４４を含むため、上記実施形態で図４ないし図６を参照して説明したように、安定性、動作信頼性および表示品質が向上され得る。
【００６０】
図８を参照して本発明のまた他の実施形態による表示基板およびこれを含む表示装置を説明する。図８は、本発明の他の実施形態による表示基板およびこれを含む表示装置を説明するための第１表示基板の断面図である。図２と同一な構成要素に対しては同一な図面符号を使用し、説明の便宜上該当構成要素の詳細な説明は省略する。
【００６１】
図８を参照すれば、上記の実施形態とは異なり、本実施形態による第１表示基板１０２の第２半導体パターン４５は第１半導体パターン４２の一部とオーバーラップされる。例えば、第２半導体パターン４５はソース電極６５とドレーン電極６６の間に形成され得る。また、第２半導体パターン４５はソース電極６５およびドレーン電極６６とオーバーラップされなくてもよい。
【００６２】
このような場合、第１半導体パターン４２のうち第２半導体パターン４５とオーバーラップされるオーバーラップ領域ＯＬで図３ａに図示されたようなエネルギー帯域が形成される。すなわち、オーバーラップ領域ＯＬで量子井戸が形成され得る。オーバーラップ領域ＯＬで量子井戸が形成されるため、オーバーラップ領域ＯＬで電子移動度が向上され得る。また薄膜トランジスタＴＲ３はやはり第１半導体パターン４２および第２半導体パターン４５を含むため、上記実施形態で図４ないし図６を参照して説明したように、安定性、動作信頼性および表示品質が向上され得る。
【００６３】
図９を参照して本発明のまた他の実施形態による表示基板およびこれを含む表示装置を説明する。図９は本発明の他の実施形態による表示基板、およびこれを含む表示装置を説明するための、第１表示基板の断面図である。図２と同一な構成要素に対しては同一な図面符号を使用し、説明の便宜上該当構成要素の詳細な説明は省略する。
【００６４】
図９を参照すれば、上記実施形態とは異なり、第１表示基板１０３は、第１半導体パターン４２および第２半導体パターン４５上にオーム接触層４８をさらに含み得る。すなわち、第２半導体パターン４５がオーバーラップ領域ＯＬで第１半導体パターン４２とオーバーラップされ、ソース電極６５およびドレーン電極６６と、第１半導体パターン４２の間にオーム接触層４８が形成される。このような場合、オーバーラップ領域ＯＬで電子移動度が向上される。また、ソース電極６５およびドレーン電極６６とオーム接触層と４８のオーム接触を通してオーム特性が向上されて電子移動度が向上される。また薄膜トランジスタＴＲ４は第１半導体パターン４２および第２半導体パターン４５を含むため、前記実施形態で図４ないし図６を参照して説明したように、安定性、動作信頼性および表示品質が向上され得る。
【００６５】
以上添付された図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は本発明の技術的思想や必須の特徴を変更せず、他の具体的な形態で実施され得ることを理解できるであろう。したがって以上で記述した実施形態はすべての面で例示的なものであり、限定的ではないものとして理解しなければならない。
【産業上の利用可能性】
【００６６】
本発明は表示基板および表示装置に利用される。
【符号の説明】
【００６７】
１    表示装置
１０    絶縁基板
２２    ゲート線
２６    ゲート電極
２７    ストレージ電極
２８    ストレージ電極線
３０    ゲート絶縁膜
４２    第１半導体パターン
４４、４５    第２半導体パターン
４６    第３半導体パターン
４８    オーム接触層
６２    データ線
６５    ソース電極
６６    ドレーン電極
６７    ドレーン電極拡張部
７０    保護膜
７７    コンタクトホール
８２    画素電極
１００    第１表示基板
２００    第２表示基板
２１０    絶縁基板
２２０    ブラックマトリックス
２３０    カラーフィルタ
２４０    オーバーコート
２５０    共通電極
３００    液晶層
【図１】
0005410764.tif 000003
【図２】
0005410764.tif 000004
【図３ａ】
0005410764.tif 000005
【図３ｂ】
0005410764.tif 000006
【図４】
0005410764.tif 000007
【図５】
0005410764.tif 000008
【図６】
0005410764.tif 000009
【図７】
0005410764.tif 000010
【図８】
0005410764.tif 000011
【図９】
0005410764.tif 000012