(57)【特許請求の範囲】
【請求項１】
少なくとも一つの第１電極と、
前記第１電極と離隔された少なくとも一つの第２電極と、
前記第１電極と第２電極との間に備えられる第１構造体と、
を備え、
前記第１構造体が、第１抵抗変化層、第１スイッチング素子、及び前記第１抵抗変化層と前記第１スイッチング素子との間に備えられた第１中間電極を備え、
前記第１及び第２電極のうち少なくとも一つは、貴金属と卑金属とを含む合金層を備え、前記合金層はＰｔ−Ｔｉ合金層及びＰｔ−Ｎｉ合金層のうち一つであることを特徴とする抵抗性メモリ素子。
【請求項２】
前記第１中間電極は、前記合金層を備えることを特徴とする請求項１に記載の抵抗性メモリ素子。
【請求項３】
前記Ｐｔ−Ｔｉ合金層で、Ｔｉの含有量Ｘ（ｍｏｌ％）は、０＜Ｘ≦４０であることを特徴とする請求項１または２に記載の抵抗性メモリ素子。
【請求項４】
前記Ｐｔ−Ｎｉ合金層で、Ｎｉの含有量Ｙ（ｍｏｌ％）は、０＜Ｙ≦９０であることを特徴とする請求項１または２に記載の抵抗性メモリ素子。
【請求項５】
前記第１スイッチング素子は、第１酸化物ダイオードであることを特徴とする請求項１から４の何れか一項に記載の抵抗性メモリ素子。
【請求項６】
前記第１電極上に前記第１抵抗変化層、前記第１中間電極、前記第１スイッチング素子及び前記第２電極が順次に備えられたことを特徴とする請求項１から５の何れか一項に記載の抵抗性メモリ素子。
【請求項７】
前記第１電極上に前記第１スイッチング素子、前記第１中間電極、前記第１抵抗変化層及び前記第２電極が順次に備えられたことを特徴とする請求項１から５の何れか一項に記載の抵抗性メモリ素子。
【請求項８】
前記第１及び第２電極は、互いに交差する複数の配線であり、
前記第１及び第２電極の交差点に前記第１構造体が備えられたことを特徴とする請求項１から７の何れか一項に記載の抵抗性メモリ素子。
【請求項９】
前記第２電極と離隔された少なくとも一つの第３電極と、
前記第２電極と前記第３電極との間に備えられ、第２抵抗変化層を備える第２構造体と、前記第２抵抗変化層と電気的に連結された第２スイッチング素子と、をさらに備えることを特徴とする請求項１から８の何れか一項に記載の抵抗性メモリ素子。
【請求項１０】
前記第３電極は、前記合金層を備えることを特徴とする請求項９に記載の抵抗性メモリ素子。
【請求項１１】
前記第２構造体は、前記第２スイッチング素子を備え、
前記第２抵抗変化層と前記第２スイッチング素子との間に第２中間電極をさらに備えることを特徴とする請求項９または１０に記載の抵抗性メモリ素子。
【請求項１２】
前記第２中間電極は、前記合金層を備えることを特徴とする請求項１１に記載の抵抗性メモリ素子。
【請求項１３】
前記第２スイッチング素子は、第２酸化物ダイオードであることを特徴とする請求項９から１２の何れか一項に記載の抵抗性メモリ素子。
【請求項１４】
前記第２電極上に前記第２抵抗変化層、前記第２中間電極、前記第２スイッチング素子及び前記第３電極が順次に備えられたことを特徴とする請求項１１または１２に記載の抵抗性メモリ素子。
【請求項１５】
前記第２電極上に前記第２スイッチング素子、前記第２中間電極、前記第２抵抗変化層及び前記第３電極が順次に備えられたことを特徴とする請求項１１または１２に記載の抵抗性メモリ素子。
【請求項１６】
前記第２及び第３電極は、互いに交差する複数の配線であり、
前記第２及び第３電極の交差点に前記第２構造体が備えられたことを特徴とする請求項９から１５の何れか一項に記載の抵抗性メモリ素子。
【請求項１７】
前記抵抗性メモリ素子は、１Ｄ（Ｄｉｏｄｅ）−１Ｒ（Ｒｅｓｉｓｔｏｒ）セル構造を有する多層交差点メモリ素子であることを特徴とする請求項９から１６の何れか一項に記載の抵抗性メモリ素子。
【請求項１８】
前記第１抵抗変化層は、高抵抗状態から低抵抗状態に、または低抵抗状態から高抵抗状態に可逆的に変換する要素を備えることを特徴とする請求項１から１７の何れか一項に記載の抵抗性メモリ素子。
【請求項１９】
前記第１抵抗変化層は、高抵抗状態から低抵抗状態に非可逆的に変換する要素を備えることを特徴とする請求項１から１７の何れか一項に記載の抵抗性メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に係り、特に抵抗性メモリ素子に関する。
【背景技術】
【０００２】
抵抗性メモリ素子（Ｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ：ＲＲＡＭ）は、抵抗が特定の電圧で大きく変わる物質、例えば遷移金属酸化物の抵抗変化特性を利用した不揮発性メモリ素子である。すなわち、抵抗変化物質にセット電圧以上の電圧が印加されれば、前記抵抗変化物質の抵抗が低くなる。この時をオン状態という。そして、抵抗変化物質にリセット電圧以上の電圧が印加されれば、前記抵抗変化物質の抵抗が高くなる。この時をオフ状態という。ＲＲＡＭのうち多層交差点ＲＲＡＭは、そのセル構造が簡単であるため、高集積化に非常に有利であるという利点がある。
【０００３】
ＲＲＡＭのストレージノードは、下部電極、前記抵抗変化物質で形成された抵抗変化層及び上部電極が順次に積層された構造を有する。従来のＲＲＡＭは、抵抗変化層として主にニッケル酸化物（ＮｉＯＸ）層を使用し、上・下部電極として白金（Ｐｔ）層を使用する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、前述した従来技術の問題点を改善するためのものであって、製造コストを低減でき、他の膜と優れた接着特性を有する電極を備える抵抗性メモリ素子（ＲＲＡＭ）を提供するところにある。
【課題を解決するための手段】
【０００５】
前記課題を解決するために、本発明の一実施形態は、少なくとも一つの第１電極と、前記第１電極と離隔された少なくとも一つの第２電極と、前記第１電極と第２電極との間に備えられ、第１抵抗変化層を備える第１構造体と、前記第１抵抗変化層と電気的に連結された第１スイッチング素子と、を備え、前記第１及び第２電極のうち少なくとも一つは、貴金属と卑金属とを含む合金層を備える抵抗性メモリ素子を提供する。
【０００６】
前記貴金属は、Ｐｔ，Ｉｒ，Ｒｕ，Ｐｄ及びＡｕのうちいずれか一つでありうる。
【０００７】
前記合金層は、二元合金及び三元合金のうち少なくとも一つを含み、三元以上の合金を含むこともできる。
【０００８】
前記合金層は、Ｐｔ−Ｔｉ合金層またはＰｔ−Ｎｉ合金層でありうる。
【０００９】
前記Ｐｔ−Ｔｉ合金層で、Ｔｉの含有量Ｘ（ｍｏｌ％）は、０＜Ｘ≦４０でありうる。
【００１０】
前記Ｐｔ−Ｎｉ合金層で、Ｎｉの含有量Ｙ（ｍｏｌ％）は、０＜Ｙ≦９０でありうる。
【００１１】
前記第１構造体は、前記第１スイッチング素子を備え、前記第１抵抗変化層と前記第１スイッチング素子との間に第１中間電極をさらに備える。
【００１２】
前記第１中間電極は、前記合金層を備える。
【００１３】
前記第１スイッチング素子は、第１酸化物ダイオードでありうる。
【００１４】
前記第１電極上に前記第１抵抗変化層、前記第１中間電極、前記第１スイッチング素子及び前記第２電極が順次に備えられる。
【００１５】
前記第１電極上に前記第１スイッチング素子、前記第１中間電極、前記第１抵抗変化層及び前記第２電極が順次に備えられる。
【００１６】
前記第１及び第２電極は、互いに交差する複数の配線であり、前記第１及び第２電極の交差点に前記第１構造体が備えられる。
【００１７】
本発明の実施形態による抵抗性メモリ素子は、前記第２電極と離隔された少なくとも一つの第３電極と、前記第２電極と前記第３電極との間に備えられ、第２抵抗変化層を備える第２構造体と、前記第２抵抗変化層と電気的に連結された第２スイッチング素子と、をさらに備える。
【００１８】
前記第３電極は、前記合金層を備える。
【００１９】
前記第２構造体は、前記第２スイッチング素子を備え、前記第２抵抗変化層と前記第２スイッチング素子との間に第２中間電極をさらに備える。
【００２０】
前記第２中間電極は、前記合金層を備える。
【００２１】
前記第２スイッチング素子は、第２酸化物ダイオードでありうる。
【００２２】
前記第２電極上に前記第２抵抗変化層、前記第２中間電極、前記第２スイッチング素子及び前記第３電極が順次に備えられる。
【００２３】
前記第２電極上に前記第２スイッチング素子、前記第２中間電極、前記第２抵抗変化層及び前記第３電極が順次に備えられる。
【００２４】
前記第２及び第３電極は、互いに交差する複数の配線であり、前記第２及び第３電極の交差点に前記第２構造体が備えられる。
【００２５】
本発明の実施形態による抵抗性メモリ素子は、１Ｄ（Ｄｉｏｄｅ）−１Ｒ（Ｒｅｓｉｓｔｏｒ）セル構造を有する多層交差点メモリ素子でありうる。
【００２６】
前記第１及び／または第２抵抗変化層は、高抵抗状態から低抵抗状態に、または低抵抗状態から高抵抗状態に可逆的に変換する要素を備える。
【００２７】
前記第１及び／または第２抵抗変化層は、高抵抗状態から低抵抗状態に非可逆的に変換する要素を備える。
【００２８】
本発明の他の実施形態は、少なくとも一つの第１電極を提供する工程と、前記第１電極と離隔された少なくとも一つの第２電極を提供する工程と、前記第１電極と第２電極との間に第１抵抗変化層及び前記第１抵抗変化層と電気的に連結された第１スイッチング素子を備える第１構造体を提供する工程と、を含み、前記第１及び第２電極のうち少なくとも一つは、貴金属と卑金属とを含む合金層で形成する抵抗性メモリ素子の製造方法を提供する。
【００２９】
本発明のさらに他の実施形態は、少なくとも一つの第１電極、前記第１電極と離隔された少なくとも一つの第２電極、前記第１電極と第２電極との間に備えられ、第１抵抗変化層を備える第１構造体、及び前記第１抵抗変化層と電気的に連結された第１スイッチング素子を備え、前記第１及び第２電極のうち少なくとも一つは、貴金属と卑金属とを含む合金層を備える抵抗性メモリ素子の動作方法において、前記第１抵抗変化層にセット電圧以上の電圧またはリセット電圧以上の電圧を印加するステップを含む抵抗性メモリ素子の動作方法を提供する。
【発明の効果】
【００３０】
本発明によれば、製造コストを低減でき、他の膜と優れた接着特性を有することができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の望ましい実施形態による抵抗性メモリ素子（ＲＲＡＭ）を、添付された図面を参照して詳細に説明する。この過程で図面に示した層や領域の厚さは、明細書の明確性のために誇張して示されたものである。図面で、同じ図面符号は同じ構成要素を表す。
【００３２】
図１は、本発明の実施形態によるＲＲＡＭを示す。本実施形態のＲＲＡＭは、多層交差点ＲＲＡＭである。
【００３３】
図１に示すように、基板（図示せず）上に複数の第１電極Ｅ１が等間隔で形成されている。第１電極Ｅ１それぞれは、配線形態を有しうる。第１電極Ｅ１の上面と一定間隔ほど離隔して配線形態の第２電極Ｅ２が等間隔で形成されている。第２電極Ｅ２は、第１電極Ｅ１と交差、望ましくは、直交する。
【００３４】
第１及び第２電極Ｅ１，Ｅ２のうち少なくとも一つは、貴金属と卑金属とを含む二元または三元以上の合金層を備える。前記貴金属は、ＮｉＯのようなｐ型酸化物と接触してスイッチング特性を表すか、またはダイオードのｐ型半導体層と接触してオーミック特性を表す金属であり、約５ｅＶ以上の仕事関数を有する。例えば、前記貴金属は、Ｐｔ，Ｉｒ，Ｒｕ，Ｐｄ及びＡｕのうちいずれか一つでありうる。前記卑金属は、約５ｅＶ以下の仕事関数を有する金属であり、前記合金層の接着力を向上させる役割を持つ。前記卑金属は、例えばＮｉまたはＴｉであるが、これらに限定されない。望ましくは、下部または上部電極１０，３０の前記合金層は、Ｐｔ−Ｔｉ合金層またはＰｔ−Ｎｉ合金層でありうる。前記Ｐｔ−Ｔｉ合金層で、Ｔｉの含有量Ｘ（ｍｏｌ％）は０＜Ｘ≦４０であり、前記Ｐｔ−Ｎｉ合金層で、Ｎｉの含有量Ｙ（ｍｏｌ％）は０＜Ｙ≦９０である。かかる合金層は、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、例えば、同時スパッタリング法で形成されるが、その他の方法でも形成される。
【００３５】
第１電極Ｅ１と第２電極Ｅ２との交差点に第１構造物Ｓ１が備えられている。
【００３６】
図１の拡大図に示すように、第１構造物Ｓ１は、第１電極Ｅ１上に順次に積層された第１抵抗変化層Ｒ１、第１中間電極Ｍ１及び第１ダイオードＤ１を備える。第１抵抗変化層Ｒ１は、可変抵抗特性を有する物質、例えば遷移金属酸化物（Ｔｒａｎｓｉｔｉｏｎ  Ｍｅｔａｌ  Ｏｘｉｄｅ：ＴＭＯ）で形成できる。さらに具体的には、第１抵抗変化層Ｒ１は、Ｎｉ酸化物、Ｃｕ酸化物、Ｔｉ酸化物、Ｃｏ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｚｎ酸化物、Ｗ酸化物、Ｎｂ酸化物、ＴｉＮｉ酸化物、ＬｉＮｉ酸化物、Ａｌ酸化物、ＩｎＺｎ酸化物、Ｖ酸化物、ＳｒＺｒ酸化物、ＳｒＴｉ酸化物、Ｃｒ酸化物、Ｆｅ酸化物またはＴａ酸化物などで形成できる。第１中間電極Ｍ１は、第１抵抗変化層Ｒ１と第１ダイオードＤ１とを電気的に連結させるものであって、前述した合金層を備える。もし、第１中間電極Ｍ１がなければ、第１ダイオードＤ１が抵抗体のように作用して素子動作に問題が発生しうる。さらに詳細に説明すれば、第１中間電極Ｍ１がなければ、第１抵抗変化層Ｒ１がセットされるとき、第１ダイオードＤ１が損傷されて整流特性を失う恐れがある。第１抵抗変化層Ｒ１、第１ダイオードＤ１及び第１中間電極Ｍ１は、類似したサイズのドットパターンであるが、その形態は多様に変化する。第１ダイオードＤ１は、垂直ダイオードであって、ｐ型酸化物層とｎ型酸化物層とが順次に積層された構造であることが望ましいが、ｐ型シリコン層とｎ型シリコン層とが順次に積層された構造でもよい。例えば、第１ダイオードＤ１は、ＣｕＯ層のようなｐ型酸化物層とＩｎＺｎＯ層のようなｎ型酸化物層とが順次に積層された構造であるか、またはＮｉＯのようなｐ型酸化物層とＴｉＯ２のようなｎ型酸化物層とが順次に積層された構造でありうる。ＣｕＯ層の場合、自然的に発生したＣｕ欠乏により、Ｃｕと結合していないＯ２−がドナーとして作用してｐ型半導体層となりうる。ＩｎＺｎＯ層の場合、自然的に発生したＺｎ間隙及びＯ空孔により、格子外に存在するか、またはＯと結合していないＺｎ２＋がアクセプタとして作用してｎ型半導体層となりうる。常温で容易に形成される非晶質の酸化物層で第１ダイオードＤ１を製造できるが、結晶相の酸化物層でも第１ダイオードＤ１を製造できる。シリコンダイオードの場合、約８００℃の高温工程で形成しなければならないので、高温工程による多様な問題が発生するおそれがある。したがって、本実施形態では、常温で容易に形成される酸化物層で第１ダイオードＤ１を形成することが望ましい。第１ダイオードＤ１と第２電極Ｅ２との間には、コンタクト電極（図示せず）がさらに備えられる。
【００３７】
第２電極Ｅ２の上面と一定間隔ほど離隔して第３電極Ｅ３が備えられる。第３電極Ｅ３は、配線形態を有して等間隔で形成され、第２電極Ｅ２と交差、望ましくは、直交する。第３電極Ｅ３を構成する物質は、第１電極Ｅ１または第２電極Ｅ２と同一でありうる。第２電極Ｅ２と第３電極Ｅ３との交差点には、第２構造物Ｓ２が備えられる。第２構造物Ｓ２と第１構造物Ｓ１とは、同じ積層構造または回路的に上下対称的な構造を有する。すなわち、第１構造物Ｓ１が、第１抵抗変化層Ｒ１上に第１中間電極Ｍ１及び第１ダイオードＤ１が順次に積層された構造を含むならば、第２構造物Ｓ２は、第２ダイオード上に第２中間電極と第２抵抗変化層とが順次に積層された構造を有することができる。前記第２中間電極は、第１中間電極Ｍ１と同じ物質で形成され、第１構造物Ｓ１の第１ダイオードＤ１と第２構造物Ｓ２の前記第２ダイオードとは、回路的に上下対称的な構造または同じ積層構造を有することができる。すなわち、第１構造物Ｓ１、第２電極Ｅ２及び第２構造物Ｓ２は、回路的に図２Ａまたは図２Ｂのような構造を有する。図２Ａ及び図２Ｂにおいて、Ｄ２及びＲ２は、それぞれ前記第２ダイオード及び前記第２抵抗変化層を表す。図２Ａ及び図２Ｂにおいて、第１及び第２ダイオードＤ１，Ｄ２の整流方向は変わりうる。また、図２Ａ及び図２Ｂの第１構造物Ｓ１内において、第１抵抗変化層Ｒ１と第１ダイオードＤ１との位置は互いに変わり、第２構造物Ｓ２内において、第２抵抗変化層Ｒ２と第２ダイオードＤ２との位置も互いに変わる。
【００３８】
さらに、図２Ａの構造では、第２電極Ｅ２を基準として第１及び第２ダイオードＤ１，Ｄ２が回路的に上下対称的であるので、第２電極Ｅ２を共通ビットラインとして使用して第１及び第２抵抗変化層Ｒ１，Ｒ２に同時に情報を記録できる。一方、図２Ｂの構造では、第１及び第２ダイオードＤ１，Ｄ２の整流方向が同じであるため、一回のプログラミング動作で第１及び第２抵抗変化層Ｒ１，Ｒ２のうちいずれか一つに情報を記録できる。
【００３９】
再び図１に示すように、第１及び第２構造物Ｓ１，Ｓ２は円柱状に示されているが、それらは、四角柱または下方へ行くほど幅が広くなる形態など多様な変形形状を有する。例えば、第１及び第２構造物Ｓ１，Ｓ２は、第１及び第２電極Ｅ１，Ｅ２の交差点と第２及び第３電極Ｅ２，Ｅ３の交差点との外部に拡張された非対称的な形態を有することもできる。前記非対称的な形態を有する第１積層構造物Ｓ１の例が図３に示されている。
【００４０】
図３に示すように、第１構造物Ｓ１は、第１及び第２電極Ｅ１，Ｅ２の交差点に備えられた第１部分Ｐ１と、第１部分Ｐ１と接触して前記交差点の外部に拡張された第２部分Ｐ２と、を備える。すなわち、第１構造物Ｓ１は、第１及び第２電極Ｅ１，Ｅ２の交差点の外部に拡張された非対称的な形態を有する。この場合、第１ダイオードＤ１の形態と第１抵抗変化層Ｒ１の形態とは相異なることもある。例えば、第１ダイオードＤ１は、第１部分Ｐ１及び第２部分Ｐ２に対応する面積を有するように形成され、第１抵抗変化層Ｒ１は、第１部分Ｐ１に対応する面積を有するように形成される。第１ダイオードＤ１の面積が大きくなるほど、第１ダイオードＤ１の順方向電流が大きくなり、スイッチング特性が向上する。ここで図示していないが、第２構造物Ｓ２の平面構造は、図３の第１構造物Ｓ１と類似している。
【００４１】
図１に示していないが、本発明の実施形態による多層交差点ＲＲＡＭは、第３電極Ｅ３上に前記第１構造物Ｓ１及び第２電極Ｅ２の積層構造物と同じ構造を有する積層構造物をさらに備える。
【００４２】
または、本発明の実施形態による多層交差点ＲＲＡＭは、第３電極Ｅ３上に前記第１構造物Ｓ１、第２電極Ｅ２、第２構造物Ｓ２及び第３電極Ｅ３の積層構造物と同じ構造を有する積層構造物を少なくとも一セット以上さらに備える。
【００４３】
または、本発明の実施形態による多層交差点ＲＲＡＭは、第３電極Ｅ３上に前記第１構造物Ｓ１、第２電極Ｅ２、第２構造物Ｓ２、第３電極Ｅ３、第１構造物Ｓ１及び第２電極Ｅ２が順次に積層された積層構造物と同じ構造を有する積層構造物を少なくとも一セット以上さらに備える。
【００４４】
さらに、本発明の実施形態によるＲＲＡＭは、書換え型メモリやＯＴＰ（Ｏｎｅ−Ｔｉｍｅ  Ｐｒｏｇｒａｍｍａｂｌｅ）メモリとして使われる。さらに具体的に説明すれば、第１及び第２抵抗変化層Ｒ１，Ｒ２が高抵抗状態から低抵抗状態に、または低抵抗状態から高抵抗状態に可逆的に変換する第１要素を含む場合、本発明の実施形態によるＲＲＡＭは書換え型メモリである。前記第１要素の例としては、前述した可変抵抗特性を有する物質層及びフィラメントヒューズなどが挙げられる。一方、第１及び第２抵抗変化層Ｒ１，Ｒ２が高抵抗状態から低抵抗状態に非可逆的に変換する第２要素を含む場合、一回プログラムされたメモリセルは再び元来の状態に戻せないため、本発明の実施形態によるＲＲＡＭはＯＴＰメモリである。前記第２要素の一例としてアンチヒューズがあり、かかるアンチヒューズは、酸化物または窒化物、例えばシリコン酸化物、シリコン窒化物またはアルミニウム酸化物などで形成できる。
【００４５】
図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図５Ａ及び図５Ｂは、合金で形成された上・下部電極の間に抵抗変化層としてＮｉＯＸ層を有するＲＲＡＭセルの電流−電圧特性を示す。
【００４６】
図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図５Ａ及び図５Ｂそれぞれは、本発明の実施形態によるＲＲＡＭの第１ないし第６サンプルに対する結果である。前記第１ないし第６サンプルは、上・下部電極及びそれらの間の抵抗変化層としてＮｉＯＸ層を有する。前記第１ないし第４サンプルは、前記上・下部電極としてＰｔ−Ｎｉ合金を使用し、前記第５及び第６サンプルは、前記上・下部電極としてＰｔ−Ｔｉ合金を使用する。前記第１ないし第４サンプルの上・下部電極で、Ｎｉの含有量はそれぞれ１０ｍｏｌ％、５１ｍｏｌ％及び７３ｍｏｌ％及び８３ｍｏｌ％であり、前記第５及び第６サンプルの上・下部電極で、Ｔｉの含有量はそれぞれ１１ｍｏｌ％及び２２ｍｏｌ％である。
【００４７】
図６は、前記第１サンプルと同じ構造を有するが、上・下部電極としてＰｔを使用する第７サンプルの電流−電圧特性を示す。
【００４８】
図４Ａ及び図６に示すように、前記第１サンプルは、前記第７サンプルと類似したスイッチング特性を表すということが分かる。さらに詳細に説明すれば、図４Ａに示したように、上・下部電極の間の抵抗変化層にセット電圧Ｖｓ以上の電圧が印加されれば、前記抵抗変化層の抵抗が低くなる。この時をオン状態という。そして、前記抵抗変化層にリセット電圧Ｖｒ以上の電圧が印加されれば、前記抵抗変化層の抵抗が高くなる。この時をオフ状態という。これは、図６でも同様である。かかる結果は、Ｐｔ−Ｎｉ合金をＲＲＡＭの電極として使用できることを意味する。
【００４９】
図４Ｂ及び図４Ｃに示すように、前記第２及び第３サンプルは、図６の前記第７サンプルと類似したスイッチング特性を表し、図４Ｄに示すように、前記第４サンプルは、オフ抵抗が低いが、スイッチング特性を表すということが分かる。したがって、Ｎｉが８０ｍｏｌ％以上含有されたＰｔ−Ｎｉ合金もＲＲＡＭの電極として使用できる。
【００５０】
図５Ａ、図５Ｂ及び図６に示すように、前記第５及び第６サンプルは、前記第７サンプルと類似したスイッチング特性を表すということが分かる。したがって、Ｔｉが２０ｍｏｌ％以上含有されたＰｔ−Ｔｉ合金もＲＲＡＭの電極として使用できる。
【００５１】
したがって、本発明の実施形態によれば、高価のＰｔのみを電極物質として使用する場合よりＲＲＡＭの製造コストを低減できる。
【００５２】
図７及び図８は、それぞれ前記第４サンプル及び前記第７サンプルのスイッチング回数による抵抗変化特性を示すグラフである。図７及び図８において、Ｇ１は、抵抗変化層が低抵抗状態、すなわちオン状態である時の抵抗値であり、Ｇ２は、抵抗変化層が高抵抗状態、すなわちオフ状態である時の抵抗値である。
【００５３】
図７に示すように、本発明の実施形態によるＲＲＡＭの抵抗変化層は、明確に区分される二つの抵抗状態を有するということが分かる。例えば、抵抗変化層がＧ１の低抵抗を有するとき、前記抵抗変化層にデータ‘０’が記録されたと見なし、抵抗変化層がＧ２の高抵抗を有するとき、前記抵抗変化層にデータ‘１’が記録されたと見なす。
【００５４】
図７のＧ１及びＧ２の散布は、図８のＧ１及びＧ２の散布よりはるかに小さい。低抵抗または高抵抗状態で抵抗値の散布が小さいというのは、素子の信頼性が優れているということを意味する。
【００５５】
図９Ａないし図９Ｃは、異なる条件で製造した第８ないし第１０サンプルそれぞれに対するスクラッチ検査結果である。前記第８サンプルは、シリコン酸化物層上にＰｔ−Ｎｉ合金層を形成したサンプルであり、前記第９サンプルは、シリコン酸化物層上にＰｔ−Ｔｉ合金層を形成したサンプルであり、前記第１０サンプルは、シリコン酸化物層上にＰｔ層を形成したサンプルである。前記第８ないし第１０サンプルを任意に互いに隣接して配置した後、ピンセットのような道具で掻いた後でその表面を観察した。
【００５６】
図９Ａないし図９Ｃに示すように、前記第８及び第９サンプルのスクラッチが前記第１０サンプルのスクラッチよりはるかに少なくて小さいということが分かる。これは、Ｐｔ−Ｎｉ合金層またはＰｔ−Ｔｉ合金層の接着特性がＰｔ層の接着特性よりはるかに優れているということを意味する。従来のＲＲＡＭの場合、Ｐｔ層の接着特性が好ましくないため、Ｐｔ層の下部に別途の接着層を形成しなければならないが、本発明のＲＲＡＭは、別途の接着層を必要としない。
【００５７】
前記した説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するというより、望ましい実施形態の例示として解釈されなければならない。例えば、当業者ならば、本発明の実施形態でＲＲＡＭの構成要素をさらに多様化でき、ＲＲＡＭの構造を変形できるであろう。したがって、本発明の範囲は、説明された実施形態により決まるものではなく、特許請求の範囲に記載された技術的思想により決まらなければならない。
【産業上の利用可能性】
【００５８】
本発明は、半導体素子関連の技術分野に適用可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施形態によるＲＲＡＭの斜視図である。
【図２Ａ】図１のＲＲＡＭの回路図である。
【図２Ｂ】図１のＲＲＡＭの回路図である。
【図３】本発明の他の実施形態によるＲＲＡＭの平面図である。
【図４Ａ】本発明の実施形態によって製造されたサンプルの電圧−電流特性を示すグラフである。
【図４Ｂ】本発明の実施形態によって製造されたサンプルの電圧−電流特性を示すグラフである。
【図４Ｃ】本発明の実施形態によって製造されたサンプルの電圧−電流特性を示すグラフである。
【図４Ｄ】本発明の実施形態によって製造されたサンプルの電圧−電流特性を示すグラフである。
【図５Ａ】本発明の実施形態によって製造されたサンプルの電圧−電流特性を示すグラフである。
【図５Ｂ】本発明の実施形態によって製造されたサンプルの電圧−電流特性を示すグラフである。
【図６】比較例によって製造されたサンプルの電圧−電流特性を示すグラフである。
【図７】本発明の実施形態及び比較例によって製造されたサンプルのスイッチング回数による抵抗変化を示すグラフである。
【図８】本発明の実施形態及び比較例によって製造されたサンプルのスイッチング回数による抵抗変化を示すグラフである。
【図９Ａ】本発明の実施形態によって製造されたサンプルの接着特性を示す光学顕微鏡写真である。
【図９Ｂ】本発明の実施形態によって製造されたサンプルの接着特性を示す光学顕微鏡写真である。
【図９Ｃ】比較例によって製造されたサンプルの接着特性を示す光学顕微鏡写真である。
【符号の説明】
【００６０】
Ｄ１    第１ダイオード
Ｅ１    第１電極
Ｅ２    第２電極
Ｅ３    第３電極
Ｍ１    第１中間電極
Ｒ１    第１抵抗変化層
Ｓ１    第１構造物
Ｓ２    第２構造物
【図１】
0005441361.tif 000002
【図２Ａ】
0005441361.tif 000003
【図２Ｂ】
0005441361.tif 000004
【図３】
0005441361.tif 000005
【図４Ａ】
0005441361.tif 000006
【図４Ｂ】
0005441361.tif 000007
【図４Ｃ】
0005441361.tif 000008
【図４Ｄ】
0005441361.tif 000009
【図５Ａ】
0005441361.tif 000010
【図５Ｂ】
0005441361.tif 000011
【図６】
0005441361.tif 000012
【図７】
0005441361.tif 000013
【図８】
0005441361.tif 000014
【図９Ａ】
0005441361.tif 000015
【図９Ｂ】
0005441361.tif 000016
【図９Ｃ】
0005441361.tif 000017