(57)【特許請求の範囲】
【請求項１】
導電性コア基板と、
前記導電性コア基板の第１の面上に形成された、１以上の樹脂層及び１以上の導体層が積層された第１の配線層と、
前記導電性コア基板の前記第１の面と反対側の第２の面上に形成された、１以上の樹脂層及び１以上の導体層が積層された第２の配線層と、
を有する回路基板であって、
前記導電性コア基板は第１のコア層及び第２のコア層を有し、
前記第１のコア層は、所与の温度以上の温度域において温度上昇に伴って熱膨張率が増大する材料からなり、
前記第２のコア層は、前記所与の温度以上の温度域において、前記第１のコア層の熱膨張率より低い熱膨張率を有し、
前記第１のコア層は、前記第２のコア層の弾性率より高い弾性率を有する、
回路基板。
【請求項２】
前記第１のコア層は、前記第２のコア層の厚さより大きい厚さを有する、請求項１に記載の回路基板。
【請求項３】
前記第１のコア層は、インバー、コバール及び４２アロイのうちの少なくとも１つを有する、請求項１又は２に記載の回路基板。
【請求項４】
前記第２のコア層は、炭素繊維強化プラスチック及びカーボンナノチューブ強化プラスチックのうちの少なくとも１つを有する、請求項１乃至３の何れか一項に記載の回路基板。
【請求項５】
前記導電性コア基板の前記第１の面は前記第１のコア層側の面であり、前記導電性コア基板の前記第２の面は前記第２のコア層側の面であり、
当該回路基板は更に、前記第２の配線層上に形成された半導体素子実装用電極を有する、
請求項１乃至４の何れか一項に記載の回路基板。
【請求項６】
導電性コア基板を形成する工程と、
前記導電性コア基板の第１の面上に、１以上の樹脂層及び１以上の導体層が積層された第１の配線層を形成する工程と、
前記導電性コア基板の前記第１の面と反対側の第２の面上に、１以上の樹脂層及び１以上の導体層が積層された第２の配線層を形成する工程と、
を有する回路基板の製造方法であって、
前記導電性コア基板を形成する工程は、第１のコア層と第２のコア層とを積層する工程を有し、
前記第１のコア層は、所与の温度以上の温度域において温度上昇に伴って熱膨張率が増大する材料からなり、
前記第２のコア層は、前記所与の温度以上の温度域において、前記第１のコア層の熱膨張率より低い熱膨張率を有し、
前記第１のコア層は、前記第２のコア層の弾性率より高い弾性率を有する、
回路基板の製造方法。
【請求項７】
前記第２のコア層は炭素繊維強化プラスチックを有し、前記炭素繊維強化プラスチックは基材として、３５０ＧＰａから６００ＧＰａの範囲内の弾性率を有する炭素繊維を含む、請求項１乃至５の何れか一項に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コア基板を有する回路基板及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高性能化、小型化が急速に進展している。これに伴い、電子機器を構成する半導体素子、及び半導体素子を実装するための回路基板（以下、配線基板とも呼ぶ）には、小型薄型であること、高い性能を有すること、高い信頼性を有すること等が要求されている。このような要求に応えるべく、半導体素子の実装方法としては、回路基板上に半導体素子を直接実装するベアチップ実装技術が広く用いられている。
【０００３】
また、半導体素子の多端子化に伴い、半導体素子を実装するための回路基板として、配線層を多層化した多層配線基板の重要性が高まっている。多層配線基板には、例えば、絶縁層と導体層とが交互に積層され、微細配線やパッドが配線基板の片面又は両面に形成されたビルトアップ基板がある。
【０００４】
ところで、ベアチップ実装においては一般的に、シリコン（Ｓｉ）チップが、ガラスエポキシ樹脂基板からなるプリント配線基板上に直接実装される。ここで、例えば室温から２００℃程度の温度域において、Ｓｉチップの熱膨張率（Coefficient  of  Thermal  Expansion；ＣＴＥ）は約３．５ｐｐｍ／℃であるのに対し、ガラスエポキシ樹脂の熱膨張率は１２ｐｐｍ／℃〜２０ｐｐｍ／℃となっている。また、配線やパッドを形成する導体層に典型的に用いられる銅（Ｃｕ）の熱膨張率も同温度域において約１８ｐｐｍ／℃となっている。このようにＳｉチップが実装される配線基板の熱膨張率は、Ｓｉチップの熱膨張率より大きく、この熱膨張率の違い（ＣＴＥ不整合）に起因する応力や歪による疲労破壊や断線等が問題となる。故に、Ｓｉチップが実装される配線基板の熱膨張率を低減し、ＣＴＥ不整合に起因する応力や歪を低減することが重要である。
【０００５】
回路基板の熱膨張率を低減する手法としては、例えばインバー（Ｆｅ：Ｎｉ＝６４：３６）又は４２アロイ（Ｆｅ：Ｎｉ＝５８：４２）等の低熱膨張率を有する合金をコアに用いたメタルコア基板とする手法が広く知られている。また、低熱膨張率を有する導電性カーボンファイバ（炭素繊維）をコアに用いた導電性コア基板とする手法も知られている。これらの手法において、回路基板は、低熱膨張率材料を有するコアが、その片面又は両面に形成された絶縁層及び導体層の熱膨張を抑制するように構成される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００４−５１５６１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述のように、半導体素子のベアチップ実装等に用いられる回路基板においては、熱膨張率を低減すべく、低熱膨張率のインバーやカーボンファイバ等の導電性の熱膨張抑制材料をコア基材として用いた基板が用いられるようになっている。
【０００８】
しかしながら、高多層配線を有する回路基板において熱膨張を抑制するには、一般的に、これら熱膨張抑制材料の量を多くする必要がある。このことは、回路基板の電気的要素として機能しないコアのボリュームが増大し、回路基板が、これらの熱膨張抑制材料を用いない基板に比べて厚くなってしまうことを意味する。特に、半導体パッケージ基板などにおいては、半導体素子から見た電源インピーダンスを低減するため、電源ビアやグランドビアが短くなるよう、回路基板の薄化が強く望まれる。
【０００９】
弾性率が１６０ＧＰａ程度のインバーや１９０ＧＰａ程度の４２アロイ等の合金は、このような比較的高い弾性率によって応力に起因する変形を抑制し得るので、比較的小さい厚さで回路基板の熱膨張を抑制することができる。図１に、一例として、インバーコアを有するコア基板１１０を示す。コア基板１１０は、インバーコア１２０、コア１２０の一方の面に形成された絶縁層１３１及び導体層１３２、コア１２０の他方の面に形成されたた絶縁層１３３及び導体層１３４を有する。インバーコア１２０は例えば０．３ｍｍの厚さを有する。絶縁層１３１及び１３３は例えばガラスエポキシ樹脂層であり、各々例えば０．１ｍｍの厚さを有する。コア基板１１０は更に、インバーコア１２０、絶縁層１３１及び１３３を貫通するスルーホール内に、絶縁樹脂１３５と、導体層１３２及び１３４それぞれの対応し合うパターン（電極パッド等）間を電気的に接続するビア１３６とを有する。
【００１０】
しかしながら、インバーや４２アロイ等の合金は、キュリー点を有し、キュリー点以上の温度では磁歪による熱膨張抑制効果を喪失してしまう。例えば、インバーの熱膨張率は、室温でほぼ０ｐｐｍ／℃であるものが、２００℃以上において１０ｐｐｍ／℃程度にまで上昇する。なお、実際には、インバーの熱膨張係数はキュリー点温度より低い温度で上昇し始める。故に、例えば、典型的に２００℃〜２６０℃までの温度上昇を伴うはんだリフロー工程において、コア基板１１０は当該コア基板を含むガラスエポキシ回路基板の熱膨張を効果的に抑制することができない。そして、Ｓｉチップと回路基板との間のＣＴＥ不整合によって、応力ひいては回路基板やチップの反りが発生し得る。
【００１１】
図２に、コア基板１１０を含む回路基板１４０にＳｉチップである半導体素子１５０をフリップチップ実装するはんだリフロー工程を概略的に示す。回路基板１４０は、ここでは、コア基板１１０の両面に、ガラスエポキシ樹脂やＣｕ配線などを含む配線層１６１及び１６４を有するとする。Ｓｉチップ１５０はその表面に多数のはんだバンプ１５５を有している。例えば２６０℃といった高温まで加熱するとき（図２（ａ））、はんだ１５５は溶融状態にあり、回路基板１４０及びＳｉチップ１５０は各々の熱膨張率に従って熱膨張している。回路基板１４０は、図１に示したインバーコア１２０を中心としたコア基板１１０の対称性により、有意な反りを有しない。しかしながら、これらの組立体を常温まで冷却するとき（図２（ｂ））、組立体に凸状の反りが発生する。これは、高温域においてはインバー材の熱膨張率が増大し、インバーコア１１０による回路基板１４０の熱膨張抑制効果が薄れるため、リフロー温度から常温までの温度変化における収縮率が、Ｓｉチップ１５０に対して、回路基板１４０の方が大きいためである。
【００１２】
よって、はんだリフロー工程は反り及び応力が生じ得る温度変化を伴うため、降温時に、例えば、はんだバンプ１５５や半導体素子１５０の配線層間膜などにクラックが発生し得る。また、上述のような反りの残存により、回路基板１４０及び／又は半導体素子１５０とこれらに接合される放熱手段との間の熱抵抗が増大され、半導体素子１５０の動作時の熱耐性が低下され得る。換言すれば、温度変化に伴うこのような反り挙動により、回路基板１４０と半導体素子１５０とを含む半導体パッケージ等の信頼性が低下し得る。
【００１３】
従って、常温域だけでなく例えばはんだ融点付近の高温域でも回路基板の熱膨張率及び反りを制御し、回路基板と半導体素子との接続部などの信頼性を向上させ得る回路基板技術が望まれる。
【課題を解決するための手段】
【００１４】
一観点によれば、導電性コア基板と、導電性コア基板の第１の面上に形成された第１の配線層と、導電性コア基板の第１の面と反対側の第２の面上に形成された第２の配線層とを有する回路基板が提供される。導電性コア基板は第１のコア層及び第２のコア層を有する。第１のコア層は、所与の温度以上の温度域において温度上昇に伴って熱膨張率が増大する材料からなり、第２のコア層は、前記所与の温度以上の温度域において、第１のコア層の熱膨張率より低い熱膨張率を有する。
【００１５】
一観点によれば、導電性コア基板を形成する工程と、導電性コア基板の第１の面上に第１の配線層を形成する工程と、導電性コア基板の第１の面と反対側の第２の面上に第２の配線層を形成する工程とを有する回路基板の製造方法が提供される。導電性コア基板を形成する工程は、第１のコア層と第２のコア層とを積層する工程を有する。第１のコア層は、所与の温度以上の温度域において温度上昇に伴って熱膨張率が増大する材料からなり、第２のコア層は、前記所与の温度以上の温度域において、第１のコア層の熱膨張率より低い熱膨張率を有する。
【発明の効果】
【００１６】
はんだ融点付近の高温域においても回路基板のコアの熱膨張率を制御することが可能となる。故に、回路基板と半導体素子との接続部の熱応力や、半導体素子実装時／後の反りを抑制し、ひいては、回路基板を含む半導体パッケージ等の信頼性を向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】従来技術に係るコア基板を例示する断面図である。
【図２】従来技術に係るコア基板を有する回路基板にＳｉチップを実装するリフロー工程を模式的に示す断面図である。
【図３】一実施形態に係る回路基板が有するコア基板を例示する断面図である。
【図４】インバー及び炭素繊維強化プラスチック（ＣＦＲＰ）の熱膨張率の測定結果を例示するグラフである。
【図５】一実施形態に係る回路基板にＳｉチップを実装するリフロー工程を模式的に示す断面図である。
【図６】一実施形態に係る多層配線基板を例示する断面図である。
【図７】図６の多層配線基板を製造する方法を例示する断面図である。
【図８】図６の多層配線基板を製造する方法を例示する断面図である。
【図９】図６の多層配線基板を製造する方法を例示する断面図である。
【図１０】図６の多層配線基板を製造する方法を例示する断面図である。
【図１１】図６の多層配線基板を製造する方法を例示する断面図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、図面全体を通して、同一あるいは対応する構成要素には類似の参照符号を付する。
【００１９】
先ず、図３を参照して、一実施形態に従った回路基板が有する導電性コア基板１０を説明する。
【００２０】
導電性コア基板１０は、導電性コア２０、コア２０の一方の面に形成された絶縁層３１及び導体層３２、コア２０の他方の面に形成されたた絶縁層３３及び導体層３４を有し得る。絶縁層３１及び３３は、ガラスエポキシ樹脂などの樹脂を有し、特に限定されないが、各々０．１ｍｍの厚さを有する。また、導体層３２及び３４は例えば銅（Ｃｕ）膜とし得る。
【００２１】
回路基板１０は更に、導電性コア２０、絶縁層３１及び３３を貫通するスルーホール内に、絶縁樹脂３５と、導体層３２及び３４それぞれの対応し合うパターン（電極パッド等）間を電気的に接続するビア３６とを有する。スルーホール及びその内部に形成されたビア３６は、回路基板１０の配線レイアウト等に応じて、所望の位置に所望の数だけ形成される。絶縁樹脂３５は、例えばエポキシ系樹脂であり、導電性のコア２０とビア３６とを電気的に分離する。スルーホール及びビアの直径は、配線レイアウトに応じて決定されるが、例えば、それぞれ０．８ｍｍ及び０．３ｍｍとし得る。また、好ましくは、熱膨張率の低減のため、絶縁樹脂３５には例えばアルミナフィラー、窒化アルミニウムフィラー、シリカフィラー等の無機フィラーが混合される。
【００２２】
導電性コア２０は、複数のコア層が積層された平板状の複合コアであり、複数のコア層のうちの少なくとも２つの層は互いに異なる材料を有する。図３の例において、導電性コア２０は、第１のコア層２１と第２のコア層２２とがプリプレグ２３を介して積層された構成を有する。第１及び第２のコア層２１及び２２の材料は、より詳細に後述するように、熱膨張率及び弾性率を考慮して決定される。ここでは、好適な一例として、第１のコア層２１をインバーコア層、第２のコア層２２を炭素繊維強化プラスチック（Carbon  Fiber  Reinforced  Plastics；ＣＦＲＰ）コア層とする。インバーコア層２１及びＣＦＲＰコア層２２の厚さは例えば、それぞれ、０．２ｍｍ及び０．１ｍｍとし得る。インバーコア層２１とＣＦＲＰコア層２２との間に介在するプリプレグ２３は、２つのコア層２１及び２２を接着する機能を有し、特に限定されないが、一般的なガラスエポキシ樹脂系のプリプレグとし得る。
【００２３】
ＣＦＲＰコア層２２は、例えば、カーボンファイバの織布にマトリックス樹脂を含浸させたプリプレグを積層して熱硬化させることによって形成し得る。一例として、ＰＡＮ系のカーボンファイバ（東レ社製Ｍ３５ＪＢ〜Ｍ６０ＪＢ（弾性率３５０ＧＰａ〜６００ＧＰａ））を平織にし、マトリックス樹脂としてエポキシ樹脂を含有率４０ｖｏｌ％〜５０ｖｏｌ％で含浸させたプリプレグを用いることができる。それにより、熱膨張率が−１．０ｐｐｍ／℃〜１．０ｐｐｍ／℃で、弾性率が５０ＧＰａ〜１２０ＧＰａのＣＦＲＰコア層２２を作り出すことができる。他の一例として、ＰＡＮ系のカーボンファイバ（東邦テナックス社製ＵＭＳ３５〜ＵＭＳ５５（弾性率３５０ＧＰａ〜５４０ＧＰａ））を平織にし、マトリックス樹脂としてエポキシ樹脂を含有率４０ｖｏｌ％〜５０ｖｏｌ％で含浸させたプリプレグを用いることができる。それにより、熱膨張率が−１．０ｐｐｍ／℃〜１．０ｐｐｍ／℃で、弾性率が５０ＧＰａ〜１００ＧＰａのＣＦＲＰコア層２２を作り出すことができる。
【００２４】
図４に、熱膨張率の温度依存性の概略傾向を示すために、インバー及び上述のようにして形成したＣＦＲＰの熱膨張率の測定結果を示す。インバーの熱膨張率は、常温付近では０ｐｐｍ／℃に近いが、２００℃以上の高温域では１０ｐｐｍ／℃程度まで上昇する。一方、ＣＦＲＰの熱膨張率は、常温付近ではインバーのそれより若干高いものの、図示した−５０℃〜２５０℃の全温度域で低い値を有することが分かる。これらの傾向により、典型的に１５０℃程度でインバー及びＣＦＲＰの熱膨張率の大小関係が逆転し、この温度以上では、ＣＦＲＰの方がインバーより低い熱膨張率を有することになる。故に、ＣＦＲＰコア層２２は、このように１５０℃以上でインバーコア層２１の熱膨張率より低い熱膨張率を有することにより、はんだリフロー工程等における高温時に、インバーコア層２１に代わって、コア基板１０を含む回路基板の熱膨張を抑制することができる。
【００２５】
この高温時の低熱膨張率の観点からは、導電性コア２０は、インバーコア層２１より厚いＣＦＲＰコア層２２を有することが好ましい。しかしながら、ＣＦＲＰコア層２２は、基材とするカーボンファイバの弾性率に依存するものの、典型的に、１６０ＧＰａ程度であるインバーの弾性率より低い５０ＧＰａ〜１２０ＧＰａという弾性率を有する。故に、熱膨張抑制効果に十分な導電性コア層２０の厚さが過度に増大しないように導電性コア２０全体としての弾性率の低下を抑制する観点からは、導電性コア層２０は、ＣＦＲＰコア層２２より厚いインバーコア層２１を有することが好ましい。また、１００ＧＰａ以上、例えば１００ＧＰａ〜１２０ＧＰａの弾性率を有するＣＦＲＰコア層を得るために、ＣＦＲＰの基材として５４０ＧＰａ以上、例えば５４０ＧＰａ〜６００ＧＰａの弾性率を有するＰＡＮ系のカーボンファイバを用いてもよい。
【００２６】
さらに、熱膨張率と、弾性率と、インバーコア層２１及びＣＦＲＰコア層２２の厚さとの関係を利用することにより、インバーコア層２１及びＣＦＲＰコア層２２を含む導電性コア２０は、図５に示すような効果を奏することも可能である。
【００２７】
図５は、従来技術に係る図２に対応して、コア基板１０を含む回路基板４０にＳｉチップである半導体素子５０をフリップチップ実装するはんだリフロー工程を概略的に示している。回路基板４０は、ここでは、コア基板１０の両面に、ガラスエポキシ樹脂やＣｕ配線などを含む配線層６１及び６４を有するとする。Ｓｉチップ５０はその表面に多数のはんだバンプ５５を有している。ここでは、回路基板１０は、図３と同様の向きで配置され、Ｓｉチップ５０から遠い側にインバーコア層２１を有し、Ｓｉチップ５０から近い側にＣＦＲＰコア層２２を有するものとする。常温において（図５（ａ））、回路基板４０及びＳｉチップ５０は何れも反りを有していない。しかしながら、例えば２６０℃といった高温まで加熱するとき（図５（ｂ））、インバーコア層２１及びＣＦＲＰコア層２２を有することによる非対称性及びそれら間のＣＴＥ不整合を利用して、回路基板４０を適度に反らせることが可能である。このとき、回路基板４０は、該温度にて熱膨張率が相対的に小さいＣＦＲＰコア層２２側すなわちＳｉチップ５０側が凹面となるように反ることになる。そして、回路基板４０とＳｉチップ５０との組立体を常温まで冷却するとき（図５（ｃ））、導電性コア２０による回路基板４０の熱膨張抑制効果を適切に選択しておくことにより、回路基板４０を再び反りのない平坦な状態に近付けることができる。この高温処理時の反り制御のため、弾性率の大小関係に従ってインバーコア層２１をＣＦＲＰコア層２２より厚くしておくことが好ましい。
【００２８】
上述のように、インバーの高温でのＣＴＥ増大、故に、高温での熱膨張抑制効果の低下を補償するように、高温で低いＣＴＥを有するＣＦＲＰコア層２２をインバーコア層２１に組み合わせることにより、半導体パッケージの信頼性を高める種々の効果が得られる。例えば、常温及びはんだリフロー温度を含む広い温度域で、回路基板４０の熱膨張を制御することが可能になる。この効果はまた、このような広い温度域で、回路基板４０の熱膨張率を、その上にベアチップ実装されるＳｉチップ５０の熱膨張率と同等の値に維持し得ることを意味する。また、インバーコア層２１及びＣＦＲＰコア層２２の、熱膨張率、弾性率及び厚さの選択により、高温処理時の反りの制御、例えば、はんだリフロー工程における回路基板４０及び半導体素子５０の反りの制御が可能になる。なお、これらの効果は、従来のインバーコア（例えば、図１のインバーコア１２０）の厚さの一部をＣＦＲＰコアに置換することにより得られ、必ずしも、コア全体の厚さひいては回路基板全体の厚さを増大させるものではない。例えば、０．３ｍｍ厚のインバーコアに対して、その０．１ｍｍ〜０．２５ｍｍをＣＦＲＰコアに置換した場合に、リフロー工程中のはんだ凝固時と、その後に常温まで冷却したとき時との双方で、反りが低減されることが確認された。
【００２９】
なお、以上では第１のコア層２１をインバーコア層とし、第２のコア層２２をＣＦＲＰコア層として説明した。しかしながら、第１及び第２のコア層２１及び２２は、この特定の材料を有するものに限定されない。第１のコア層２１は、インバーに代えて、あるいは加えて、インバーと同様の熱膨張率及びその温度依存性、並びに弾性率を有するその他の合金や金属を有していてもよい。例えば、第１のコア層２１は、４２アロイ及び／又はコバール（Ｆｅ：Ｎｉ：Ｃｏ＝５４：２９：１７）等、その他の低熱膨張率合金を有していてもよい。また、第２のコア層２２は、ＣＦＲＰに代えて、あるいは加えて、ＣＦＲＰと同様の熱膨張率及びその温度依存性、並びに弾性率を有するその他の材料を有していてもよい。例えば、第２のコア層２２は、基材としてカーボンナノチューブを４０ｖｏｌ％〜５０ｖｏｌ％の含有率で含むカーボンナノチューブ強化プラスチック等、その他の低熱膨張率の導電性プラスチックを有していてもよい。
【００３０】
また、導電性コア２０は三層以上のコア層を有していてもよい。三層以上のコア層により、回路基板の熱膨張率及び反り挙動の、より高精度な制御が可能になり得る。さらに、導電性コア２０は、回路基板の熱膨張率及び反り挙動の制御が可能である限りにおいて、導電性のコア層に加えて絶縁性のコア層を含んでいてもよい。
【００３１】
次に、図６を参照して、一実施形態に係る回路基板の一例として、多層配線基板６０を説明する。多層配線基板６０は、図３を参照して説明したインバーコア層２１及びＣＦＲＰコア層２２を有する導電性コア基板１０を含み得る。ここでは、コア基板１０の細部の説明は省略するが、コア基板１０はその両側の導体層に、ビア３６に電気的に連通したパターン３２、３４に加え、ビア３６に連通しないパターン３７、３８を含んでいてもよい。また、コア基板１０のビア３６は、図３に示したような絶縁樹脂３５中に形成されたスルーホールを充填した柱状ビアに限定されず、図６に示すような該スルーホールの内壁に形成された筒状ビアであってもよい。
【００３２】
多層配線基板６０は、例えば、コア基板１０の両面にそれぞれ３層の配線層６１−６３、６４−６６を有する。各配線層６１−６６は、絶縁性の樹脂層６１ａ−６６ａと、該樹脂層中のスルーホール内に形成されたビア６１ｂ−６６ｂと、該樹脂層の表面に形成されたパッド／配線６１ｃ−６６ｃとを有する。各樹脂層６１−６６は例えばエポキシ樹脂等の絶縁性の樹脂を有する。ビア６１ｂ−６６ｂ及びパッド／配線６１ｃ−６６ｃは例えば銅めっき膜とし得る。多層配線基板６０は、図示した例においては当該基板を貫通する貫通ビアを有しているが、インタースティシャルビア等のその他の形態のビアを有していてもよい。
【００３３】
多層配線基板６０は更に、配線層６３の表面に、ソルダーレジスト層７１及び電極７２を有し得る。電極７２は、多層配線基板６０に半導体チップ等が実装されるときに該半導体チップ等の端子（はんだバンプ等）に接続される電極であり、少なくとも一部のパッド／配線６３ｃ上に形成されている。電極７２は例えば、ニッケル（Ｎｉ）めっき膜７２ａ及び金（Ａｕ）めっき膜７２ｂの積層膜とし得る。ソルダーレジスト層７１は、個々の電極７２を露出させるように形成されており、半導体チップ等の実装時に隣接する電極７２間での電気的な短絡を防止する。多層配線基板６０はまた、更なる半導体チップや他の回路基板（例えば、電子機器のマザーボード等）との接続のために、配線層６６の表面にもソルダーレジスト層７３及び電極７４（例えば、Ｎｉめっき膜７４ａ及びＡｕめっき膜７４ｂ）を有していてもよい。
【００３４】
多層配線基板６０においては、インバーコア層２１及びＣＦＲＰコア層２２を有するコア基板１０により、常温域のみでなく例えば２００℃〜２６０℃といった高温域においても、当該基板全体としての熱膨張率が低減される。すなわち、広範な温度域において、例えばガラスエポキシ樹脂を有する樹脂層６１ａ−６６ａ及びＣｕを有するパッド／配線６１ｃ−６６ｃによる当該基板の熱膨張や反りが、コア基板１０によって抑制され得る。
【００３５】
なお、多層配線基板６０は、より少ない配線層（例えば、配線層６１及び６４のみ）を有していてもよいし、例えば１０層を超えるような、より多くの配線層を有していてもよい。また、多層配線基板６０は、少なくとも１つの配線層にベタパターンの電源プレーンを有し、少なくとも１つの配線層にベタパターンのグランドプレーンを有していてもよい。好ましくは、多層配線基板６０は、複合コア基板１０の両側に同数の配線層を有し、複合コア基板１０の一方の側に上記電源プレーンを、他方側に上記グランドプレーンを有する。このようなコア基板を中心とした配線層の対称性は、複合コア基板１０による多層配線基板６０の反り制御を容易化し得る。例えば、コア基板１０が有するインバーコア層２１及びＣＦＲＰコア層２２の熱膨張率の温度依存性に基づいて、半導体チップ等の実装時のはんだリフロー工程において、ＣＦＲＰコア層２２側が凹面となるように多層配線基板６０を反らせることができる。
【００３６】
続いて、図７−１１を参照して、多層配線基板６０の製造方法の一実施例を説明する。なお、ここで説明する製造方法は一例であり、各工程には当業者に知られた種々の手法を用い得る。
【００３７】
積層コア２０として、インバー合金２１上に、接着用プリプレグ２３を介して、カーボンファイバ織布にエポキシ系樹脂組成物を含浸させたプリプレグ２２を１枚レイアップし、積層コア２０の両側にガラスエポキシプリプレグ３１、３３を１枚ずつ配置した（図７（ａ））。インバー合金２１及びＣＦＲＰプリプレグ２２の厚さはそれぞれ０．２ｍｍ及び０．１ｍｍとし、ガラスエポキシプリプレグ３１及び３３の厚さは０．１ｍｍとした。そして、真空プレスによって、１８０℃、３ＭＰａ、１ｈの条件で加圧し、厚さ約０．５ｍｍの複合コア基材１０’を作製した（図７（ｂ））。この複合コア基材１０’は、温度範囲２５℃−２００℃において、面方向の平均熱膨張率が１ｐｐｍ／℃、厚さ方向の平均熱膨張率が６０ｐｐｍ／℃であった。そして、複合コア基材１０’に、直径０．８ｍｍの複数のスルーホール３５’を形成し（図７（ｃ））、各スルーホール３５’に絶縁樹脂３５を充填した（図７（ｄ））。この絶縁樹脂３５は、スルーホール３５’の内壁面を覆い、後に形成されるビアと導電性コア２１及び２２とを確実に絶縁する。
【００３８】
次に、このスルーホール３５’に充填された絶縁樹脂３５の各々に、直径０．３ｍｍの更なるスルーホール３６’を形成した（図８（ａ））。そして、無電解銅めっきによるシード層の形成後、電解銅めっきによりスルーホール３６’の内壁と複合コア基材１０’の表面及び裏面とに銅めっき膜３６”を形成した（図８（ｂ））。次いで、絶縁樹脂３５と同様の材料でスルーホール３６’を充填し、蓋めっきを行った後、サブトラクティブ法によってパッド／配線３２、３４、３７、３８のパターニングを行った（図８（ｃ））。以上により、インバーコア層２１及びＣＦＲＰコア層２２と、基板両側の対応し合う導体パターンを電気的に連通するビア３６とを有する導電性コア基板１０が完成された。
【００３９】
このコア基板１０を用いて、両面にビルドアップ樹脂層となるＢステージのエポキシ樹脂６１ａ及び６４ａをラミネートしてキュアを行った（図９（ａ））。そして、ＣＯ２レーザによるビア孔６１ｂ’及び６４ｂ’の形成（図９（ｂ））後、デスミア及び無電解銅めっきを行い、めっきシード層６１ｂ”及び６４ｂ”を形成した（図９（ｃ））。
【００４０】
次に、ドライフィルムレジスト６１ｃ’及び６４ｃ’のパターニング（図１０（ａ））後、電解銅めっきによってビア６１ｂ及び６４ｂとパッド／配線６１ｃ及び６４ｃとを形成した（図１０（ｂ））。そして、ドライフィルムレジスト６１ｃ’及び６４ｃ’の剥離後、めっきシード層である無電解銅めっき膜６１ｂ”及び６４ｂ”をパネルエッチングした（図１０（ｃ））。ここでは、エッチング液として過酸化水素水と硫酸との混合液を用いた。これにより、コア基板１０の両面に各一層の配線層６１及び６４が形成された。
【００４１】
そして、図９及び１０の工程群を更に二度繰り返し、コア基板１０の両面に各三層の配線層６１−６３及び６４−６６を得た（図１１（ａ））。次いで、スクリーン印刷及びフォトリソグラフィ法を用いて、配線層６３及び６６のパッド６３ｃ及び６６ｃを露出させるように、それぞれソルダーレジスト７１及び７３を形成した（図１１（ｂ））。最後に、露出されたパッド６３ｃ及び６６ｃ上に、無電解Ｎｉめっき膜７２ａ及び７４ａと、Ａｕめっき膜７２ｂ及び７４ｂとを形成し、電極７２及び７４を有する多層配線基板６０を完成させた（図１１（ｃ））。
【００４２】
こうして形成された多層配線基板６０に半導体チップをフリップチップ実装し、接合部のＸ線ＣＴ観察を行った。具体的には、多層配線基板のＣ４エリアにはんだペーストを印刷した後にリフローし、フラックス洗浄を行って予備はんだを形成した。フリップチップボンダにより、半導体チップと多層配線基板６０の位置合わせを行って仮留めし、リフロー炉で加熱処理して相互に接合させた。はんだバンプの接続状況を確認するため、Ｘ線ＣＴ装置ではんだバンプの形状を確認したところ、観察した全てのバンプが互いに同様の楕円形状を有していた。また、クラック等の発生なく、多層配線基板６０の電極７２及び７４と半導体チップの電極とが接合されていることが確認された。
【００４３】
以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。
【００４４】
以上の説明に関し、更に以下の付記を開示する。
（付記１）
導電性コア基板と、
前記導電性コア基板の第１の面上に形成された、１以上の樹脂層及び１以上の導体層が積層された第１の配線層と、
前記導電性コア基板の前記第１の面と反対側の第２の面上に形成された、１以上の樹脂層及び１以上の導体層が積層された第２の配線層と、
を有する回路基板であって、
前記導電性コア基板は第１のコア層及び第２のコア層を有し、
前記第１のコア層は、所与の温度以上の温度域において温度上昇に伴って熱膨張率が増大する材料からなり、
前記第２のコア層は、前記所与の温度以上の温度域において、前記第１のコア層の熱膨張率より低い熱膨張率を有する、
回路基板。
（付記２）
前記第１のコア層は、前記第２のコア層の弾性率より高い弾性率を有し、且つ前記第２のコア層の厚さより大きい厚さを有する、付記１に記載の回路基板。
（付記３）
前記第１のコア層は合金を有し、前記第２のコア層は導電性プラスチックを有する、付記１又は２に記載の回路基板。
（付記４）
前記第１のコア層は、インバー、コバール及び４２アロイのうちの少なくとも１つを有する、付記１乃至３の何れか一に記載の回路基板。
（付記５）
前記第２のコア層は、炭素繊維強化プラスチック及びカーボンナノチューブ強化プラスチックのうちの少なくとも１つを有する、付記１乃至４の何れか一に記載の回路基板。
（付記６）
前記導電性コア基板の前記第１の面は前記第１のコア層側の面であり、前記導電性コア基板の前記第２の面は前記第２のコア層側の面であり、
当該回路基板は更に、前記第２の配線層上に形成された半導体素子実装用電極を有する、
付記１乃至５の何れか一に記載の回路基板。
（付記７）
前記第１及び第２のコア層は、接着性プリプレグを介して積層されている、付記１乃至６の何れか一に記載の回路基板。
（付記８）
前記第１の配線層及び前記第２の配線層は、前記導電性コアを中心として、対称に構成されている、付記１乃至７の何れか一に記載の回路基板。
（付記９）
前記導電性コア基板は更に、
前記第１のコア層の側に形成された第１の絶縁層と、
前記第１の絶縁層上に形成された第１の導体層と、
前記第２のコア層の側に形成された第２の絶縁層と、
前記第２の絶縁層上に形成された第２の導体層と、
前記第１及び第２のコア層を貫通し、前記第１の導体層と前記第２の導体層とを電気的に接続するビアと
を有する、付記１乃至８の何れか一に記載の回路基板。
（付記１０）
前記第２のコア層は炭素繊維強化プラスチックを有し、前記炭素繊維強化プラスチックは基材として、３５０ＧＰａから６００ＧＰａの範囲内の弾性率を有する炭素繊維を含む、付記１乃至９の何れか一に記載の回路基板。
（付記１１）
導電性コア基板を形成する工程と、
前記導電性コア基板の第１の面上に、１以上の樹脂層及び１以上の導体層が積層された第１の配線層を形成する工程と、
前記導電性コア基板の前記第１の面と反対側の第２の面上に、１以上の樹脂層及び１以上の導体層が積層された第２の配線層を形成する工程と、
を有する回路基板の製造方法であって、
前記導電性コア基板を形成する工程は、第１のコア層と第２のコア層とを積層する工程を有し、
前記第１のコア層は、所与の温度以上の温度域において温度上昇に伴って熱膨張率が増大する材料からなり、
前記第２のコア層は、前記所与の温度以上の温度域において、前記第１のコア層の熱膨張率より低い熱膨張率を有する、
回路基板の製造方法。
【符号の説明】
【００４５】
１０  コア基板
２０  導電性コア
２１  第１のコア層
２２  第２のコア層
２３  プリプレグ
３１、３３  絶縁層
３２、３４、３７、３８  導体層
３５  絶縁樹脂
３５’、３６’  スルーホール
３６  ビア
４０、６０  回路基板（配線基板）
５０  半導体素子
５５  はんだバンプ
６１−６６  配線層
６１ａ−６６ａ  樹脂層
６１ｂ−６６ｂ  ビア
６１ｃ−６６ｃ  パッド／配線
７１、７３  ソルダーレジスト
７２、７４  電極
【図１】
0005445007.tif 000002
【図２】
0005445007.tif 000003
【図３】
0005445007.tif 000004
【図４】
0005445007.tif 000005
【図５】
0005445007.tif 000006
【図６】
0005445007.tif 000007
【図７】
0005445007.tif 000008
【図８】
0005445007.tif 000009
【図９】
0005445007.tif 000010
【図１０】
0005445007.tif 000011
【図１１】
0005445007.tif 000012