(57)【特許請求の範囲】
【請求項１】
コンピュータにより、データ上で、ライブラリにおいて第１の試験構造を識別するステップであって、前記第１の試験構造が、集積回路（ＩＣ）設計における少なくとも１つのデバイスに一致する第１の試験対象デバイス（ＤＵＴ）を有する、前記ステップと、
前記コンピュータにより、データ上で、前記第１の試験構造を含むように前記集積回路設計を変更するステップと、
を含み、
前記試験構造が、
前記ＤＵＴを活性化するデコーダを有する論理制御と、
前記ＤＵＴに必要な電圧を供給するデコード・レベル・トランスレータと、
前記ＤＵＴに供給電圧を提供する供給回路と、試験中に前記ＤＵＴを分離するように前記供給回路を制御する分離回路と、前記試験構造が非動作であるときに前記供給回路を漏れ電流から保護する保護回路とを含む少なくとも１つの供給／保護／分離（ＳＰＩ）回路と、
前記ＳＰＩ回路をイネーブルするまたはディスエーブルするＳＰＩ制御回路と、
を含む、
方法。
【請求項２】
複数の試験構造であって、その各々が前記集積回路設計における複数のデバイスの少なくとも１つに一致する少なくとも１つのＤＵＴを含む前記複数の試験構造のリストを生成するステップを更に含む、請求項１に記載の方法。
【請求項３】
少なくとも１つの優先順位づけアルゴリズム、および、複数のカスタマ指示、複数の履歴データ、または複数の内部ルールの少なくとも１つを用いて、前記複数の試験構造のリストから、複数の優先順位をつけた試験構造を含む優先順位をつけたリストを生成するステップを更に含む、請求項２に記載の方法。
【請求項４】
前記集積回路設計を変更する前記ステップが、前記優先順位をつけた試験構造の少なくとも１つのために前記集積回路において領域が利用可能であるか否かを判定することを含む、請求項３に記載の方法。
【請求項５】
前記優先順位をつけた試験構造の前記少なくとも１つに結合するために前記集積回路において所定の設計要素が利用可能であるか否かを判定するステップを更に含む、請求項４に記載の方法。
【請求項６】
前記優先順位をつけた試験構造の前記少なくとも１つを所定の設計要素に割り当てるステップを更に含む、請求項５に記載の方法。
【請求項７】
前記リストに存在するが前記集積回路設計には存在しない前記複数の試験構造の少なくとも１つをデータベースに記憶するステップを更に含む、請求項２に記載の方法。
【請求項８】
前記変更するステップが、複数の配置アルゴリズムを用いて前記優先順位をつけた試験構造の前記少なくとも１つを前記設計内に配置することを含む、請求項３に記載の方法。
【請求項９】
前記変更した設計をコンパイルし、
複数の設計チェック・アルゴリズムを実行するステップを更に含む、請求項８に記載の方法。
【請求項１０】
複数の仕様を満足させるように前記変更した設計を調節するステップを更に含む、請求項９に記載の方法。
【請求項１１】
前記変更した設計に対応する集積回路を製造し、
製造試験中に前記試験構造を用いて前記少なくとも１つのデバイスのパラメータを測定するステップを更に含む、請求項１０に記載の方法。
【請求項１２】
前記少なくとも１つのデバイスがＰＳＲＯ（performance screen ring oscillator）である、請求項１１に記載の方法。
【請求項１３】
個々の回路チップ・パラメータを試験するためのシステムであって、
少なくとも１つのデバイスおよび少なくとも１つの設計要素をデータ的に含むＩＣ設計と、
少なくとも１つの試験構造をデータ的に含むライブラリと、
前記少なくとも１つのデバイスに一致する少なくとも１つの試験構造をデータ的に含む第１のリストと、
前記第１のリストと優先度明細を含む第１のデータベースとから導出される、複数の優先順位をつけた一致試験構造をデータ的に含む第２のリストと、
前記第２のリストと複数の設計要素をデータ的に含む第２のデータベースとから生成される第３のリストと、
前記少なくとも１つの設計要素に結合された少なくとも１つの優先順位をつけた一致試験構造をデータ的に含む変更されたＩＣ設計と、
を含む、システム。
【請求項１４】
前記第１のデータベースが、複数のカスタマ指示、複数の履歴データ、または複数の内部ルールの少なくとも１つを含む、請求項１３に記載のシステム。
【請求項１５】
前記少なくとも１つの優先順位をつけた一致試験構造を前記ＩＣ設計内に配置するための少なくとも１つの配置アルゴリズムを更に含む、請求項１３に記載のシステム。
【請求項１６】
前記ＩＣ設計のバックフィル領域が前記優先順位をつけた一致試験構造を含む、請求項１５に記載のシステム。
【請求項１７】
前記第３のリストに存在しない前記一致試験構造をデータ的に含む第３のデータベースを更に含む、請求項１３に記載のシステム。
【請求項１８】
前記ＩＣにおける前記試験構造のパラメータが測定可能であるように、前記設計要素が前記試験構造に対するアクセスを提供する、請求項１３に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部品（例えばチップ）ごとに製造プロセス・データを取得する分野に関し、更に具体的には、製造プロセスを調整するために用いる詳細な製品分析を実行するために用いられるデバイス・データを取得するための手段の提供に関係する。
【背景技術】
【０００２】
関連出願の相互参照
本出願は、本出願の譲受人に譲渡された係属中の米国出願第１１／４５９，３６７号に関する。
【０００３】
半導体製造の複雑かつ精密な特質のため、製造ラインにおける全てのプロセスが確実に必要な仕様内にあることは不可欠である。これによって、最高の製品歩留まりが保証される。製造ラインの健全性（ＨＯＬ：health of the line）を維持するためには、製造プロセスを監視し、欠陥を補正することが重要である。
【０００４】
プロセスをリアルタイムで調整するため製造中にインラインで実行される試験もあれば、製造後に実行される試験もある。カーフ（kerf）試験は、一般的な種類の試験であり、ウェハ上のダイ群についてプロセス、電圧、および温度（ＰＶＴ）に関連した情報を提供する。他の試験には、Ｉ／Ｏ受信器／ドライバ・レベル、ＰＳＲＯ（performance screen ring oscillator）試験、および「アット・スピード（at speed）」試験としても知られるＭＵＸスキャン試験が含まれる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
カーフ試験に伴う問題は、これが、ウェハ上の各ダイに固有の詳細情報を提供せず、更に、各チップ内のいくつかのデバイスの電気的パラメータに関する情報を提供することができないことである。その例として、特に、小さい製造ロット・サイズを有するカスタム設計、標準的なデバイスとは異なるデバイス寸法、および他の製品に固有の特性が挙げられる。
【０００６】
インライン試験は時間も費用もかかるので、最短の時間内で適切な試験を実行することが重要である。一般に、試験は、１組のカーフをサンプリングして全体的なＨＯＬ測定値を得ることによって行われる。特定用途向け集積回路（ＡＳＩＣ）等のカスタマイズされた回路では、サンプリングによる試験は、ウェハの各ダイ内のデバイス・パラメータを正確に評価することができない。デバイス・パラメータを仕様内に維持することは、歩留まりを改善し、カスタマの要求および発送予想に応えるために重要である。
【課題を解決するための手段】
【０００７】
上述の問題に基づいて、適切なフィードバックを製造ラインに中継して可能な限り最高の歩留まりを確実とすることができるように、カスタマイズされた回路を正確に試験するための手段が必要とされている。更に、試験プロセスに並外れた時間がかからず、過剰なシリコンのスペースを必要とせず、従ってコストに悪影響を与えないことも必要である。試験プロセスは、不必要な試験構造のオーバーヘッドを与えることなく特定の試験要件を満たすように適合可能でなければならない。
【０００８】
本発明は、典型的にはバックフィル（backfill）において、試験構造を物理的な集積回路設計に（すなわちネットリストに）組み込むシステムおよび方法である。試験構造および対応するシステムは、関連するダイ上の回路およびそのデバイスの正確な電気的および物理的測定値を提供する。図１に試験構造１００を示す。これは、試験対象の１つ以上のデバイス（ＤＵＴ）構造１７０および１８０を活性化するためのデコーダを有する論理コントローラ１１０と、１つ以上のＤＵＴ構造１７０または１８０に必要な論理レベルまたは必要な電圧を供給するデコード・レベル・トランスレータ（ＤＬＴ）１２０と、試験システムが停止している場合に集積回路を分離する保護回路と、を含む。
【０００９】
試験構造１００は、シングルまたはデュアル供給モードのいずれかで動作することができる。シングル供給モードにおいては、ウェハ最終試験（ＷＦＴ）またはモジュール最終試験（ＭＦＴ）あるいはその両方の間、各ＤＵＴ１７０または１８０あるいはその両方の電流（ＩON）測定値を算出して記録する。デュアル供給モードにおいては、制御ブロック１９０が、例えば、ＤＵＴ１７０または１８０あるいはその両方のゲートに対する電圧を制御すると共に、ＤＵＴ１７０または１８０あるいはその両方のソースまたはドレインあるいはその両方に対して電力を供給する。次いで、各ＤＵＴ１７０または１８０あるいはその両方について、閾値電圧（Ｖt）、ＩON、および有効電流（Ｉeff）の測定値を算出して記録する。
【００１０】
試験構造１００は、特定用途向け集積回路（ＡＳＩＣ）内のデバイス性能モニタである。マクロが、ＡＳＩＣチップ上で用いられる全てのデバイスの種類および設計点を表現する。試験構造１００は、例えば、既存の電子チップ識別マクロ（ＥＣＩＤ：ＩＢＭ社において用いられる）と一体化することができ、または、ＰＳＲＯの近傍に配置することができ、スタンドアロンのマクロとして配置し、または、非連続的に配置して制御ブロック１９０をチップ上でＤＵＴ１７０または１８０から物理的に離れた位置に置くことができる。
【００１１】
試験構造１００は、いくつかの独特のユーザ定義デバイス試験を提供する。全ての試験は、ＦＥＴアレイに関連した平均ＩON、Ｖt、およびＬeff等のオンチップ・デバイスの適用可能パラメータを測定および記録することを含む。試験は、空間的な変動について明らかにする。この明細書において、各ＤＵＴ１７０または１８０あるいはその両方は、ｎＦＥＴまたはｐＦＥＴデバイスを指すが、これらに限定されるわけではない。また、ＤＵＴ１７０または１８０あるいはその両方は、ワイヤ、抵抗器、キャパシタ、インダクタ、および他の回路要素とすることも可能である。更に、多数の試験構造１００を単一のチップ上に配置することによって、チップ間変動（ＡＣＶ）データを抽出し分析することができる。
【００１２】
リリース・チェックの間、特定のＩＣチップ上の全てのデバイス種類および設計点を求め、試験構造１００に存在するものと照合する。試験構造１００が、ＩＣ設計の一部ではないＤＵＴ１７０または１８０あるいはその両方を含む場合、試験構造１００は設計には含まれない。試験構造１００は、固有のマスク要求をドライブしてはならない。ＩＣとコンパチブルな試験構造１００だけが選択される。何がチップ上かつ試験構造１００内にあるかを記述する情報が、製造および試験の技術者に中継される。
【００１３】
試験構造１００は、設計内に組み込んで、既存のＥＣＩＤマクロに結合することができ、これは、極めて低い抵抗の要求（＜１０オーム保証）の少なくとも１つのファットワイヤ（fatwire）Ｉ／Ｏを含む。ファットワイヤＩ／Ｏは、試験において精密測定ユニット（ＰＭＵ）に接続され、これは正確な電圧力および電流測定作業のために用いられる。
【００１４】
チップ設計プロセス中に、チップ当たりの必要な試験構造１００の数、種類、位置、およびルーティングのための決定が規定される。カスタマ指示、内部ルール、および履歴データが、試験構造１００の選択、合成、および配置のための要件を提供する。これらの要件には、利用可能なバックフィル、ファットワイヤＩ／Ｏからの距離、例えば製品性能を保証するために用いられるＰＳＲＯ等の重要な論理マクロに対する近接、試験構造１００の連続性、分析のための所望の試験データ、および設計のための試験構造１００間の最小距離が含まれるが、これらに限定されるわけではない。当業者には、ＩＣの設計および製造において維持し従わなければならない多くの要件および仕様が認められよう。
【００１５】
試験構造１００をカスタマ設計（例えばネットリスト）に組み込むプロセスは、設計内で個別の要素を識別し、各々が様々なＤＵＴ１７０および１８０を有する試験構造１００のライブラリを比較することを含む。様々な個別の要素に一致する試験構造１００をリストに記憶する。このリストは、更に、限定ではないが、カスタマ指示、内部ルール、および履歴データを含む要件に従って優先順位がつけられる。試験構造１００のためのダイ上に可能な配置ブロック（例えば領域）と共に利用可能ファットワイヤＩ／Ｏおよび他の要素を含むデータ構造を用いて、試験構造１００の優先順位をつけたリストを処理し、可能な範囲で、最適な要素および配置領域に割り当てる。配置可能な試験構造１００を、ネットリストにおいて合成し、配置およびルーティング・ツールを用いて配置する。最終設計チェックを行って、ＤＦＭルールに準拠していることを保証する。障害を引き起こす試験構造１００はネットリストから除去し、ネットリストを再び合成してチェックする。全てのＤＦＭ試験に通るまでこのプロセスを繰り返す。最終的なネットリストをデータ構造として記録し、次いでこれを、例えばＧＤＳＩＩファイルとして製造にリリース（すなわちテープ出力）する。
【図面の簡単な説明】
【００１６】
【図１】試験構造のシステム・レベルのブロック図である。
【図２】論理制御のブロック図である。
【図３】デコード・レベル・トランスレータ（ＤＬＴ）のブロック図である。
【図４】ｐＦＥＴ  ＤＬＴ（ｐＤＬＴ）の概略図である。
【図５】ｎＦＥＴ  ＤＬＴ（ｎＤＬＴ）の概略図である。
【図６】供給／保護／分離（ＳＰＩ）回路の概略図である。
【図７】分離回路の詳細概略図である。
【図８】試験中にｐＦＥＴ構造を選択するためのＳＰＩ制御回路の論理図である。
【図９】試験中にｎＦＥＴ構造を選択するためのＳＰＩ制御回路の論理図である。
【図１０】本発明の試験構造組み込みシステムのシステム・ブロック図を示す。
【図１１】本発明の試験構造をネットリストに組み込む１つの方法のフロー図である。
【図１２】試験構造の一致リストに優先順位をつけるステップの詳細な例である。
【図１３】本発明の一実施形態に従って集積回路設計内で試験構造に優先順位をつけて割り当てるために用いられる可能な内部ルールまたはカスタマ指示の例を示す。
【図１４】本発明の一実施形態に従って集積回路設計内で試験構造に優先順位をつけて割り当てるために用いられる可能な内部ルールまたはカスタマ指示の例を示す。
【図１５】本発明の一実施形態に従って集積回路設計内で試験構造に優先順位をつけて割り当てるために用いられる可能な内部ルールまたはカスタマ指示の例を示す。
【図１６】本発明の一実施形態に従って集積回路設計内で試験構造に優先順位をつけて割り当てるために用いられる可能な内部ルールまたはカスタマ指示の例を示す。
【図１７】本発明の一実施形態に従って集積回路設計内で試験構造に優先順位をつけて割り当てるために用いられる可能な内部ルールまたはカスタマ指示の例を示す。
【図１８】本発明の一実施形態に従って集積回路設計内で試験構造に優先順位をつけて割り当てるために用いられる可能な内部ルールまたはカスタマ指示の例を示す。
【図１９】本発明の一実施形態に従って試験構造を結合するための論理、要素、および試験構造を配置するための利用可能チップ領域を含むネットリストの例示的なレイアウトである。
【図２０】試験構造をチップ上の配置可能領域（例えば配置ブロック）に割り当てる例示的な方法のフロー図である。
【図２１】試験構造をチップ上の配置ブロックに割り当てる代替的な方法の例のフロー図である。
【図２２】試験構造をチップ上の配置ブロックに割り当てる方法を更に詳述するフロー図を示す。
【図２３】試験構造の各々についての最適および最良の配置ブロックを識別する方法のフロー図を示す。
【図２４】試験構造の各々についての可能な配置割り当て位置を示す表である。
【図２５】最終的な試験構造割り当て表を生成する方法のフロー図を示す。
【図２６】配置可能な試験構造の各々についての最終的な配置ブロックの表である。
【図２７】本発明の機能を実行するためのコンピュータ読み取り可能媒体を含むコンピュータ・システムのブロック図を示す。
【発明を実施するための形態】
【００１７】
図１は、本発明の試験構造１００を示す。試験構造１００は制御ブロック１９０を含み、これは更に、論理制御１１０と、デコード・レベル・トランスレータ（ＤＬＴ）群１２０ａ〜１２０ｄ（この例では４つのＤＬＴを示す）と、ＳＰＩ制御回路１３０に結合されたｐＦＥＴ  ＳＰＩ回路１４０と、ＳＰＩ制御回路１６０に結合されたｎＦＥＴ  ＳＰＩ回路１５０と、を含む。試験構造１００は、更に、あるデバイス・タイプ（この例ではｐＦＥＴアレイ）を表すＤＵＴ１７０と、第２のデバイス・タイプ（この例ではｎＦＥＴアレイ）を表すＤＵＴ１８０と、を含む。ＤＵＴ１７０および１８０は各々、制御ブロック１９０に結合されている。
【００１８】
動作において、制御ブロック１９０は、対応するＤＵＴ１７０または１８０あるいはその両方を動作させ、結果として得られる試験データを試験装置（図示せず）に供給する。試験構造１００の各要素について、以下の図において更に説明する。
【００１９】
図２は論理制御１１０を示す。これは、ラッチＬ１に結合された制御信号Ｃ１を含み、これは更にデコーダ２１０のパッドＳ１に接続されている。制御信号Ｃ２はラッチＬ２に結合され、その出力はデコーダ２１０のパッドＳ０に結合されている。イネーブル信号ＥＮは第３のラッチＬ３に結合され、その出力はデコーダ２１０のパッドＥＮに結合されている。デコーダ２１０は更に、一連の出力Ｄ０〜Ｄ３を含み、これらはそれぞれＤＬＴ１２０ａ〜１２０ｄに結合されている。
【００２０】
論理制御１１０によって、各ＤＵＴ１７０または１８０を試験のために個別に活性化することができる。図２においては、例示の目的のため、デコーダ２１０を２：４デコーダとして示すが、２：４デコーダであることは必須ではない。ＣＵＴ１７０およびＤＵＴ１８０の実施が別々であるので、デコーダ２１０は２対８デコーダとしてふるまい、各デコーダ出力によってＤＵＴ１７０およびＤＵＴ１８０を制御する。典型的なデコーダ・サイズは４：１６または５：３２であり、これは３２から６４のＤＵＴを制御する機能を達成する。ＥＮがローである場合、デコーダ２１０の出力Ｄ０〜Ｄ３はローであり、これによって確実に全てのＤＵＴ１７０およびＤＵＴ１８０のゲートがオフとなる。
【００２１】
図３は、ＤＬＴ１２０ａの詳細な図である。ＤＬＴ１２０ａは、ＤＬＴ１２０ｂ〜１２０ｄのいずれかの例であり、従って、一例としてＤＬＴ１２０の機能および構造を説明する役割を果たす。ＤＬＴ１２０ａは、デコーダ２１０の出力Ｄ３からの入力信号Ｉと、ｐＦＥＴレベル・トランスレータ３１０と、ｐＦＥＴレベル・トランスレータ３２０と、を含む。更に、ｐＦＥＴレベル・トランスレータ３１０は、入力パッドＩと、ＤＵＴ１７０に結合された出力パッドＰと、第２の入力パッドＨＰと、第３の入力パッドＬＰと、を含む。ｎＦＥＴレベル・トランスレータ３２０は、ＤＬＴ１２０ａを活性化／非活性化する入力パッドＩと、ＤＵＴ１８０に結合された出力パッドＮと、第２の入力パッドＨＮと、第３の入力パッドＬＮと、を含む。ｐＦＥＴレベル・トランスレータ３１０およびｎＦＥＴレベル・トランスレータ３２０は、図４および図５にそれぞれ詳細に示す。
【００２２】
動作において、ＤＬＴ１２０ａに対する入力Ｉはデコーダ２１０から来る。ＤＬＴ１２０ａのＩピンに接続されたデコーダ２１０からの出力信号Ｄ３がハイである場合、ＤＬＴ１２０ａのＰおよびＮ出力はアクティブであり（すなわちＮ＝１およびＰ＝０）、これによって、関連するＤＵＴ１７０のゲートおよび関連するＤＵＴ１８０のゲートをターンオンする。以下の表１に、ＤＬＴ１２０ａに対する供給電圧入力を示す。
【００２３】
【表１】
0005441889.tif 000002
【００２４】
表１において、「シングル」供給は、単一の電圧源（Ｓ０Ｐ、Ｓ０Ｎ）からのＤＵＴ１７０およびＤＵＴ１８０入力を表し、これはＤＵＴ１７０およびＤＵＴ１８０にそれぞれ単なる論理１および０を駆動する。
【００２５】
表１において、「デュアル」は、２つの別個の電圧供給からの入力を表し、ｎＦＥＴレベル・トランスレータ３２０上のＨＮが信号Ｓ１を受信し、ｐＦＥＴレベル・トランスレータ３１０上のＬＰも信号Ｓ１を受信する。
【００２６】
デュアル供給モードにおいて、Ｓ１は、出力ＰおよびＮからＤＵＴ１７０および１８０のゲートにそれぞれ送信される。Ｓ１を掃引して、ＤＵＴ１７０およびＤＵＴ１８０の切り替え電圧（Ｖth）およびＦＥＴ電流（ＩON）を求める。
【００２７】
一般に、ＤＬＴ１２０によって、論理制御１１０は、異なる電圧範囲にあるＤＵＴ１７０および１８０を制御することができる。ＤＬＴ１２０は、制御論理１１０に供給されるＶｄｄと、ＤＬＴ１２０のためにＳ０を生成する際に用いられる試験構造「供給／ＶＤＤ／ＧＮＤ」と、を含む２つの電圧ドメイン間の連絡を行うための手段を与える。ＤＬＴ１２０の目的は、デバイス・レベルの試験を行うために、ＤＵＴ１７０およびＤＵＴ１８０に正確な論理レベルまたはアナログ・ゲート電圧あるいはその両方を供給することである。ＢＥＯＬ特性の場合、ＤＵＴ１２０を制御するために用いるＦＥＴの種類に応じて、ｎＦＥＴレベル・トランスレータ３２０またはｐＦＥＴレベル・トランスレータ３１０のいずれかを用いる。ＤＵＴ実施の均等化（等しいｎおよびｐの実施）によって、試験構造の使用を最適化する。
【００２８】
図４は、ｐＦＥＴレベル・トランスレータ３１０の詳細な概略図を示す。これは、ｐＦＥＴ  Ｐ１〜Ｐ５と、ｎＦＥＴ  Ｎ１〜Ｎ２と、入力がＩである第１のインバータと、を含む。このインバータは、第２のＳ０Ｐ給電インバータに直列に接続されている。表１に示すように、試験の種類に従ってＨＰおよびＬＰを駆動する。出力ＰはＤＵＴ１７０に送信される。
【００２９】
ｐＦＥＴレベル・トランスレータ３１０に対する入力は、第１のインバータによって反転されて、イネーブルされた場合に逆の出力状態を達成する。これは、ＤＵＴ１７０に関連したｐＦＥＴによって必要とされる。例えばＳ０ＰをＨＰに印加するシングル供給の適用では、ｐＦＥＴレベル・トランスレータ３１０の出力は、入力に対して逆の論理レベルを有する。
【００３０】
デュアル供給の適用では、Ｓ１をＬＰに印加する。ＧＮＤをＳ１に置き換えて、図４にＦＥＴ  Ｎ２およびＰ５として示すパス・ゲートを介してＤＵＴ１７０のゲートまで電圧掃引を可能とする。
【００３１】
図５は、ｎＦＥＴレベル・トランスレータ３２０の詳細な概略図を示す。これは、ｐＦＥＴ  Ｐ１〜Ｐ５と、ｎＦＥＴ  Ｎ１〜Ｎ２と、入力がＩであるインバータと、を含み、Ｓ０ＮまたはＳ１のいずれかによって給電される。表１に示すように、試験の種類に応じてＨＮおよびＬＮを駆動する。出力ＮはＤＵＴ１８０に送信される。
【００３２】
ｎＦＥＴレベル・トランスレータ３２０は、非反転の入力を有する。ｎＦＥＴレベル・トランスレータ３２０の電力供給は、試験構造電力供給（Ｓ０Ｎ）全体の派生物から、または別個の電力供給（Ｓ１）から開始することができる。Ｓ１は、ＤＵＴ１８０のためのアナログ・ゲート電圧を制御する。
【００３３】
図６は、保護回路６１０、供給回路６２０、および分離回路６３０を含むＳＰＩ回路１４０の概略ブロック図である。更に、分離回路６３０はレベル・トランスレータ６４０を含み、これは、供給／ＶＤＤ／ＧＮＤ電力供給と、イネーブル入力Ｉと、供給回路６２０のｐＦＥＴに結合された出力Ｐと、を有する。図７に、分離回路６３０の詳細な概略図を示し、以下で説明する。
【００３４】
図７のレベル・トランスレータ６４０は、ｐＦＥＴ  Ｐ１〜Ｐ４と、ｎＦＥＴ  Ｎ１〜Ｎ３と、入力Ｉを有するＶｄｄ給電インバータと、を含む。分離回路６３０は、ＤＵＴ１７０を電気的に分離して、試験中に実際のＡＳＩＣ回路が影響を受けないようにし、試験構造が動作していない間、ＤＵＴ１７０からの漏れ電流によっても影響を受けないようにする。レベル・トランスレータ６４０は、供給電圧（供給／ＶＤＤ／ＧＮＤ）を、図６の供給回路６２０における供給ｐＦＥＴの対応するゲートに直接ルーティングする。
【００３５】
試験構造はｎＦＥＴおよびｐＦＥＴのＤＵＴを分離しているので、各々に専用のＳＰＩ構造を設ける。一度にＳＰＩ回路１４０または１５０の１つのみが活性化される。これを達成するには、適切なＳＰＩ回路１４０または１５０を選択して、ＳＰＩ制御回路１３０またはＳＰＩ制御回路１６０のいずれかを用いてそれぞれ活性化を行う。図６はＳＰＩ回路１４０を示すが、これはＳＰＩ回路１５０を含むいずれかのＳＰＩ回路の例として意図されるので、ＳＰＩ回路１５０についてはこれ以上詳細には論じない。
【００３６】
図８はＳＰＩ制御回路１３０の論理図を示し、図８はＳＰＩ制御回路１６０の論理図を示す。更に、ＳＰＩ制御回路１３０は、Ｅｎａｂｌｅ信号、Ｅｆｕｓｅ＿ｐｒｏｇ信号、ｓｅｌＰｆｅｔ信号、およびＮＡＮＤゲートを含む。ＮＡＮＤゲートは、Ｅｎａｂｌｅおよびチップ上のラッチ（図示せず）から来るｓｅｌＰｆｅｔからの入力を有する。更に、ＥｎａｂｌｅおよびＥｆｕｓｅ＿ｐｒｏｇ信号は保護回路６１０に結合されている。ＮＡＮＤ出力は、ＳＰＩ回路１４０のＩ入力に直接供給される。一度に１つのみのＳＰＩ回路を（ｓｅｌＰｆｅｔおよびＥｎａｂｌｅを用いて）選択することによって、未使用のＳＰＩ回路１５０を介した電流を制御して（gated）偶発的な漏れを低減する。Ｅｆｕｓｅ＿ｐｒｏｇは、非試験構造ＡＳＩＣ回路（図示せず）を保護するために存在する。試験構造はＡＳＩＣ回路と供給／ＶＤＤ／ＧＮＤピンを共有するので、既存のＥｆｕｓｅ＿ｐｒｏｇ信号を用いて他のＡＳＩＣ動作から試験構造を分離し、その逆も行う。
【００３７】
供給回路６２０を介して供給電圧が提供される。供給回路６２０は、出力信号をＤＵＴ１７０に送信する大きい供給ｐＦＥＴを含む。供給ｐＦＥＴのゲートは分離回路６３０の出力に結合され、ソースは供給／ＶＤＤ／ＧＮＤに接続され、ドレインは保護回路６１０の出力に接続されている。供給ｐＦＥＴは充分に大きく、試験構造測定の間に最小の電圧降下（＜５０ｍＶ）を有することを確実とするが、３．０Ｖ以上であり得る高電圧を処理するのに充分なほどロバストである。
【００３８】
ＳＰＩ保護回路６１０は、供給／ＶＤＤ／ＧＮＤ（ファットワイヤＩ／Ｏ）に高電圧が印加された場合に、供給回路６２０の供給ｐＦＥＴを過剰なソース−ドレインおよびゲート−ドレイン電位差から保護する。高電圧の印加中、供給は３．０ｖであり、試験構造は非動作である（オフ）、すなわち全てのＤＵＴ１７０および１８０はターンオフされている。イネーブル＝０でありＥｆｕｓｅ＿ｐｒｏｇ＝１である場合、ＶＤＤは保護回路６１０を介して供給回路６２０の供給ｐＦＥＴのドレイン上へと強制される。供給ｐＦＥＴの両端の最大の電位差は、供給からＶＤＤを引いた値よりも大きくないことが保証される。シミュレーションを行って、この電圧レベルが供給ｐＦＥＴに対して損傷を与えていないことを検証した。
【００３９】
ウェハまたはモジュールのいずれかの最終試験（ＷＦＴ、ＭＦＴ）中、シングル供給モード動作において、テスタ（図示せず）が、ＤＵＴ１７０およびＤＵＴ１８０の各々について背景電流（ＩBG）およびＤＵＴ電流（ＩMEAS）を測定することによって、電流を算出する。ＩONは、ＩMEASとＩBGとの差に等しい（すなわちＩON＝ＩMEAS−ＩBG）。テスタは、ＤＵＴ１７０およびＤＵＴ１８０の双方についてＩONデータを記録する。表２は、試験構造ＤＵＴを制御するために用いられるシングル・モード動作についての真理表である。
【００４０】
【表２】
0005441889.tif 000003
【００４１】
また、試験構造は、ＤＵＴ１７０および１８０のゲート電圧を別個に制御するように構成可能である。デュアル供給モード試験によって、ＩON測定機能に加えて、閾値電圧Ｖt測定機能を可能とする。デュアル供給モードにおいて、有効電流（Ｉeff）を算出することができる。Ｉeffは、ＩONのみよりも、デバイス性能のより良い指標となる。デュアル供給モードを実施するために、専用のパッドＳ１を接続出し（wire out）しなければならない。図３に、Ｓ１をＬＮおよびＨＰとしてそれぞれ示す。
【００４２】
表３は、デュアル供給モードの例示的な真理表を示す。
【００４３】
【表３】
0005441889.tif 000004
【００４４】
試験構造１００は、ＡＳＩＣ設計内の様々な位置に配置して、同一のチップの異なる領域を試験することができる。また、代替的なＤＵＴ１７０／１８０構造を設計に組み込んで、各試験構造がそれに近接した特定のＤＵＴ構造を試験することを可能とすることもできる。また、単一の試験構造１００を設計して、特定のチップ位置内のワイヤ、抵抗器、キャパシタ、インダクタ等、ＤＵＴ１７０または１８０あるいはその両方の構造の多数の多様性を試験することも可能である。以下の図は、試験構造１００の回路設計内への組み込みの例を示す。以下の例は、例示の目的のために示し、本発明を図示する構成のみに限定することは意図していない。当業者には、本発明の範囲および精神内の他の構成も認められよう。
【００４５】
図１０は、試験構造１００を集積回路ネットリスト９１０内に組み込むためのシステム９００を示す。システム９００は試験構造ライブラリ９２０を含み、これは、組み込まれた回路ネットリスト９１０に従って一致試験構造リスト９１５を生成する。優先度明細９３０のデータベースは、一致試験構造リスト９１５から優先順位をつけた一致試験構造リスト９２５を生成するための優先順位づけ情報を提供する。要素および配置ブロック９４０のデータベースは、優先順位をつけた一致試験構造９２５から試験構造割り当てリスト９３５を生成するための情報を提供する。未使用の試験構造９４５のデータベースは、優先順位をつけた一致試験構造リスト９２５内にあるが試験構造割り当てリスト９３５にない全ての試験構造１００を受信する。システム９００は、更に、配置／設計ルール９５５データベースを含み、試験構造１００の配置および組み込みを完成させ、結果として、ＩＣを製造するために用いられるデータ構造９５０が得られる。データ構造９５０は、例えばＧＤＳＩＩファイルとすることができる。データ構造９５０は、集積回路ネットリスト９１０の少なくとも１つの要素に結合された少なくとも１つの優先順位をつけた一致試験構造１００を含む。
【００４６】
図１１は、試験構造１００をネットリスト９１０に組み込むためのオペレーティング・システム９００の方法１０００を示す。ステップ１０１０において、方法１０００は、試験のための潜在的な候補である可能性があるカスタマ・ネットリスト９１０内の個別の要素またはデバイスを識別する。
【００４７】
ステップ１０２０において、方法１０００は、ステップ１０１０において識別した個別のデバイスを、試験構造ライブラリ９２０に含まれる試験構造１００と比較し、一致試験構造リスト９１５を生成する。これは、ＤＵＴ１７０またはＤＵＴ１８０あるいはその両方を含む試験構造１００のリストを含み、ＤＵＴ１７０またはＤＵＴ１８０あるいはその両方が、ネットリスト９１０内の個別のデバイスの少なくとも１つに一致する。
【００４８】
ステップ１０３０において、方法１０００は、一致試験構造リスト９１５に優先順位をつけることによって、優先順位をつけた一致試験構造リスト９２５を生成する。方法１０００は、優先度明細９３０のデータベースに記憶された優先順位づけアルゴリズムおよび優先順位づけデータを用いて（詳細は図１２を参照）、一致試験構造リスト９１５に配された試験構造１００に優先順位をつけて、優先順位をつけた一致試験構造リスト９２５を生成する。ネットリスト９１０内における最高の優先度の個別デバイス、要素、コア、ＩＰ、マクロ等が、割り当てた試験構造１００を最初に有することになり、これに従って対応する試験構造１００に優先順位をつける。
【００４９】
ステップ１０４０において、方法１０００は、要素および配置ブロック９４０のデータベースによって与えられる通りに、優先順位をつけた一致試験構造リスト９２５から、試験構造１００を（最も高い優先度の試験構造１００から始めて）、ネットリスト９１０の要素（例えばファットワイヤ）に割り当てる。ステップ１０４０は、１．試験構造１００を割り当てることができるネットリスト９１０の要素がなくなるまで、２．割り当てる試験構造１００がなくなるまで、または３．別の試験構造１００をネットリスト９１０内に挿入するために利用可能な物理空間（配置ブロック）がなくなるまで、のいずれかまで継続する。図２０から図２３に、ステップ１０４０を詳細に示す。
【００５０】
ステップ１０５０において、方法１０００は、未使用の試験構造９４５のデータベースに、優先順位をつけた一致試験構造リスト９２５にリスト化されたがステップ１０４０において設計要素に割り当てられなかった試験構造１００をポピュレートする（populate）。
【００５１】
ステップ１０６０において、方法１０００は、配置／設計ルール９５５および合成ツールを用いて、選択した試験構造１００をネットリスト９１０に組み込んで、データ構造９５０を生成する。図１３から図１９に、カスタマ・ネットリスト９１０内への試験構造１００の配置の例をいくつか示す。
【００５２】
ステップ１０７０において、方法１０００は、データ構造９５０上で最終チェック・アルゴリズムを実行して、生産性要件のための設計を満足したことを保証する（例えばリリース・プロセス・ルール、ＤＲＣ、ＬＶＳ、ワイヤ負荷チェック等）。いずれかの設計チェック・ルールが達成されない場合、方法１０００は、必要な配置およびルーティングの変更を行って、ＤＦＭルール、製品仕様、機能設計要件等の仕様に準拠することを保証する。特定の試験構造１００について何の解決策も見出されない場合、これはデータ構造９５０から除去され、未使用の試験構造９４５に配置される。
【００５３】
ステップ１０８０において、方法１０００は、データ構造９５０が全ての試験に合格したか否かを判定する。イエスの場合、方法１０００は最終データ構造９５０を記録して終了する。ノーの場合、方法１０００はステップ１０９０に進む。
【００５４】
ステップ１０９０において、方法１０００は、障害（複数の障害）を引き起こしている試験構造１００を除去し、ステップ１０５０に進む。方法１０００は、全てのチェック・アルゴリズムが合格するまで繰り返す。
【００５５】
図１２は、方法１０００の優先順位づけステップ１０３０の詳細な例示的な図を示す。試験構造一致リスト９１５は、一致試験構造、すなわちＴＳ１、ＴＳ２、ＴＳ３、ＴＳ１０、ＴＳ２５、およびＴＳ５０のリストを示し、これらはネットリスト９１０内のデバイスまたは要素あるいはその両方に対応する。複数の優先順位づけアルゴリズム１１００がリスト９１５に優先順位をつけて、優先順位をつけた一致試験構造リスト９２５を生成する。優先順位づけアルゴリズム１１００は、優先度明細９３０からのデータ入力を用いる。優先度明細９３０はルールおよび指示１１４０を含み、これは例えば内部ルール１１１０およびカスタマ指示１１２０を含む。優先度明細９３０は、更に履歴データ１１３０を含む。当業者には、リスト９１５に優先順位をつけるために使用可能な多くの他のデータ・ポイントがあることは認められよう。この例において、優先順位をつけた一致試験構造リスト９２５が示す試験構造１００は、以下の順序で優先順位がつけられている。すなわち、ＴＳ３、ＴＳ５０、ＴＳ２、ＴＳ１、ＴＳ１０、およびＴＳ２５である。従って、この例では、ＴＳ３が最高の優先度の試験構造１００であり、方法１０００によってステップ１０４０においてネットリスト９１０内に最初に配置されるものとなる。ＴＳ３の配置の後はＴＳ５０である等となる。
【００５６】
図１３から図１８は、設計９５０内における試験構造１００の配置の例である。図１３から図１８は、単に配置構成の少数の例に過ぎず、限定として解釈されるものではない。当業者によって認められるように、試験構造１００を集積回路設計の他の場所に配置して、全ての設計ルールを満足させると共に試験構造１００の目的を達成するようにすることができる。更に、所望の測定の種類によって、集積回路設計内の最適な配置または複数の配置が決定する。
【００５７】
図１３は、例示的な配置構成を示す。これは、電力供給の配線制限内に収まり、制約金属ルーティング距離によるＩＲ降下を有効に最小化することによって、ルーティングの最適化を行う。これは例示的な配置構成であり、内部ルールおよび指示１１４０によって、金属ルーティング距離を最小化することでＩＲ降下を最小限に抑えるように試験構造１００ａ、ｂ、およびｃを要素１２００ａ、１２００ｂ、および１２００ｃにそれぞれ結合する必要があることが求められる。図１に示すように、試験構造１００は、供給／Ｖｄｄ／ＧＮＤレールにおいて要素１２００に結合される。
【００５８】
図１４が示す配置例においては、内部ルールおよび指示１１４０によって、試験構造１００ａおよび１００ｃを要素１２００ａに結合しなければならず、試験構造１００ｂおよび１００ｄを要素１２００ｂに結合しなければならないように、ファンアウト（fanout）構成の配置が求められる。この例においては、ファンアウトの最適化によって、カスタマ・チップ１３００のために、漏れの制限、容量性負荷、およびバランス負荷を維持する。
【００５９】
図１５が示す配置構成例においては、内部ルールおよび指示１１４０によって、複数のマクロ１４１０ａ〜１４１０ｄについての近接性の要件を決定し、試験構造１００ａから１００ｄの各々をその各マクロ１４１０の近傍に配置するようにする。例えば、マクロ１４１０はＰＳＲＯとすることができる。この構成を用いて、例えば、スクリーニング方法およびＡＣ−ＤＣ相関を確認する。
【００６０】
図１６が示す配置構成例においては、内部ルールおよび指示１１４０によって、論理１５００がＤＵＴ１７０ａ〜１７０ｃおよびＤＵＴ１８０ａ〜１８０ｄを含まなければならず、更に、制御ブロック１９０を論理１５００の内部または論理１５００の外側のいずれかに配置することができることが求められる。更に、図１６は、非連続試験構造１００の例である。
【００６１】
図１７は、連続的および非連続的の双方の試験構造１００の配置の構成例である。ＤＵＴ１７０ａ〜１７０ｃおよびＤＵＴ１８０ａ〜１８０ｄを論理１６００の内部または外部あるいはその両方に配置することができ、ＤＵＴ１７０ａ〜１７０ｃおよびＤＵＴ１８０ａ〜１８０ｄを制御するために制御ブロック１９０を論理１６００に近接して配置しなければならない。試験構造１００ａは連続的な試験構造であり、要素１６２０に近接して配置しなければならない。要素１６２０は、例えばカーフとすることができる。
【００６２】
図１８が示す配置構成例においては、内部ルールおよび指示１１４０によって、特定のＤＵＴ１７０を論理ブロック１７００内に配置しなければならないことが求められる。制御ブロック１９０は、ＤＵＴ１７０を制御するために、近接要件を有する。
【００６３】
図１９は、要素および配置ブロック９４０と組み合わせたネットリスト９１０のレイアウトの一例を示す。ネットリスト９１０のレイアウトは、要素１２００ａ、１２００ｂ、１２００ｃ、複数の配置ブロック１８００、および複数の論理マクロ１８１０〜１８９０を含む。配置ブロック１８００は、連続的または非連続的あるいはその両方の試験構造１００を保持するのに充分な大きさの利用可能なシリコン領域である。優先順位を付けた一致試験構造リスト９２５からの試験構造１００は、方法１０００のステップ１０４０において、配置ブロック１８００の１つ以上に割り当てられる。図２４に、結果として得られる配置オプション表２３００を示す。
【００６４】
図示しない他の例の構成は、充分な試験構造１００をカスタマ・チップに配置して、試験構造１００の特別な配置が規則正しいチップ間変動測定値を与えるようにすることを含む。クリティカルなタイミング要件を有するマクロの近傍に試験構造１００を配置することによって、ＡＳＳＴ試験結果の検証およびＡＣ試験結果の検証を可能とする。ＤＵＴ１７０またはＤＵＴ１８０あるいはその両方をカスタマ・チップ上のマクロの境界内に配置することは、同様のバックフィルを含む制御された物理的環境を提供し、配線密度およびデバイスの幾何学的形状に適合する。更に別の配置例は、カーフの近傍にある試験構造１００を、マクロの近傍に別の試験構造１００を配置して、チップからカーフ、カーフからマクロ、およびチップからマクロへのＤＣオフセットを定量化する。
【００６５】
本発明が提供する重要なプロセスの改善は、試験中に試験構造から収集したパラメータ・データを製造ラインにフィードバックして、チップ・パラメータを仕様に準拠させるために必要なプロセス・ステップを調整することである。例えば、これまで監視していない重要なプロセス・パラメータはＮ−Ｐスキュー（skew）であり、これは、公称閾値電圧からの逸脱のＮｆｅｔ−Ｐｆｅｔの測定値である。本発明を用いることによって、インプラント・プロセス等のプロセスの１つをラインにおいて変更してスキューを補正することによって、ＮｆｅｔおよびＰｆｅｔスキューを調整して、デバイス間のスキュー変動を補正することができる。
【００６６】
図２０は、方法１０００のステップ１０４０の詳細な図である。ステップ１９１０において、方法１０００は、優先順位をつけた試験構造リスト９２５内の全ての試験構造１００に配置ブロック１８００が割り当てられているか否かを判定する。イエスの場合、方法１０００はステップ１９４０に進み、ノーの場合、方法１０００はステップ１９２０に進む。
【００６７】
ステップ１９２０において、方法１０００は、リスト９２５から、最高の優先度の割り当てられていない試験構造１００を選択し、ステップ１９３０に進む。例えば、方法１０００は、リスト９２５からＴＳ３を選択する。
【００６８】
ステップ１９３０において、方法１０００は、各要素１２００を分析し、各要素１２００ごとに選択した試験構造１００を適切な配置ブロック１８００に割り当てる。例えば、方法１０００は、要素１２００ａを分析し、配置ブロック１８００ａ、１８００ｂ、および１８００ｉを、ＴＳ３の最適な配置領域として割り当て、データを配置オプション表２３００（図２４を参照）に記録する。方法１０００は、続けて要素１２００ｂに移り、配置ブロック１８００ｂ、１８００ｃ’、および１８００ｄ’を配置オプション表２３００においてＴＳ３に割り当てる。従って、１８００ｂが最適な配置ブロックであり、１８００ｃ’および１８００ｄ’が最良の（best-fit）配置ブロックである。方法１０００は続けて要素１２００ｃを分析する。これは、配置ブロック１８００ｋ、１８００ｆ、１８００ｇ’を配置オプション表２３００においてＴＳ３に割り当て、従って１８００ｋおよび１８００ｆが最適な配置ブロックであり、１８００ｇ’が最良の配置ブロックである。要素１２００はこれ以上は存在しないので、方法１０００はステップ１９１０に戻る。
【００６９】
ステップ１９４０において、方法１０００は、試験構造割り当てリスト９３５を生成し、ステップ１９５０に進む。ステップ１９４０については、図２５において更に詳細に説明する。
【００７０】
ステップ１９５０において、方法１０００は、全ての試験構造１００が配置可能であるか否かを判定する。イエスの場合、方法１０００は、合成のためにステップ１０６０に進む。ノーの場合、方法１０００はステップ１０５０に進んで、未使用の試験構造９４５のデータベースに配置不可能な試験構造１００を記憶する。
【００７１】
図２１は、代替的なステップ１０４０である。ステップ１９１０ａにおいて、方法１０００は、全ての要素１２０に割り当てられたか否かを判定する。イエスの場合、方法１０００はステップ１９４０に進み、ノーの場合、方法１０００はステップ１９２０ａに進む。
【００７２】
ステップ１９２０ａにおいて、方法１０００は、次の割り当てられていない要素１２００を選択し、ステップ１９３０ａに進む。
【００７３】
ステップ１９３０ａにおいて、方法１０００は、各試験構造１００ごとに、適切な配置ブロック１８００を選択した要素１２００に割り当てる。例えば、方法１０００は、要素１２００ａおよびＴＳ３を選択する。次いで、方法１０００は、配置オプション表２３００において、配置ブロック１８００ａ、１８００ｂ、および１８００ｉをＴＳ３および要素１２００ａのために割り当てる。次に、方法１０００は、ＴＳ５０を選択し、配置オプション表２３００において、１８００ａ’、１８００ｊ’を最良の配置ブロック１８００として割り当てる。次いで方法１０００は、ＴＳ２を選択し、配置オプション表２３００において、最良の配置ブロック１８００ａ’、１８００ｊ’、１８００ｉ’を割り当てる。最後に、方法１０００は、ＴＳ１を選択するが、配置ブロック１８００はＴＳ１の要件を満たす要素１２００ａにおける割り当てに利用可能でないので、配置オプション表２３００に配置ブロック１８００を入力しない。方法１０００はステップ１９１０に戻る。
【００７４】
図２２は、ステップ１９３０または１９３０ａの詳細のフロー図を示す。ステップ２１１０において、方法１０００は、選択した試験構造が連続的であるか否かを判定する。イエスの場合、方法１０００はステップ２２００に進む。ノーの場合、方法１０００はステップ２１２０に進む。
【００７５】
ステップ２１２０において、方法１０００は、選択した試験構造１００が、特定の要素、論理ブロック、コア、マクロ等に対する近接要件（典型的にカスタマ指示１１２０において確立される）を有するか否かを判定する。イエスの場合、方法１０００はステップ２１４０に進み、ノーの場合、方法１０００はステップ２１３０に進む。
【００７６】
ステップ２１３０において、方法１０００は各配置ブロック１８００を分析して、選択した試験構造１００および設計要素１２００のサイズおよびルート機能要件を満たすか否かを判定する。イエスの場合、方法１０００は、選択した配置ブロック１８００に、配置オプション表２３００において可能な配置ブロック１８００オプションとしてラベルを付ける。方法１０００はステップ１９１０に戻る。
【００７７】
ステップ２１４０において、方法１０００は、各配置ブロック１８００を分析して、選択した試験構造１００および設計要素１２００の近接、サイズ、およびルート機能要件を満たすか否かを判定する。イエスの場合、方法１０００は、選択した配置ブロック１８００に、配置オプション表２３００において最適な配置ブロック１８００オプションとしてラベルを付ける。方法１０００はステップ１９１０に戻る。
【００７８】
図２３は、配置ブロック１８００オプションを非連続的な試験構造１００に割り当てるステップ２２００のフロー図である。ステップ２２１０において、方法１０００は、選択した試験構造１００の制御ブロック１９０が近接要件を有するか否かを判定する。イエスの場合、方法１０００はステップ２２３０に進み、ノーの場合、方法１０００はステップ２２２０に進む。
【００７９】
ステップ２２２０において、方法１０００は、各配置ブロック１８００を分析して、選択した試験構造制御ブロック１９０および選択した要素１２００のサイズおよびルート機能要件を満たすか否かを判定する。満たす場合、選択した配置ブロック１８００に、配置オプション表２３００において可能な配置ブロック１８００’としてラベルを付ける。全ての配置ブロック１８００を分析すると、方法１０００は決定ステップ２２４０に戻る。
【００８０】
ステップ２２３０において、各配置ブロック１８００ごとに、方法１０００は分析を行って、選択した試験構造制御ブロック１９０および選択した要素１２００の近接、サイズ、およびルート機能要件を満たすか否かを判定する。満たす場合、選択した配置ブロック１８００に、配置オプション表２３００において最適な配置ブロック１８００としてラベルを付ける。全ての配置ブロック１８００を分析すると、方法１０００はステップ２２３５に戻る。
【００８１】
ステップ２２３５において、方法１０００は、試験構造１００の選択した制御ブロック１９０について最適な配置ブロック１８００が見出されたか否かを判定する。イエスの場合、方法１０００はステップ２２３５に進み、ノーの場合、方法１０００はステップ２２２０に進む。
【００８２】
ステップ２２４０において、方法１０００は、選択した試験構造１００に関連したＤＵＴ１７０または１８０あるいはその両方が近接要件を有するか否かを判定する。イエスの場合、方法１０００はステップ２２５０に進み、ノーの場合、方法１０００はステップ２２６０に進む。
【００８３】
ステップ２２５０において、各配置ブロック１８００ごとに、方法１０００は分析を行って、選択した試験構造１００のＤＵＴ１７０または１８０あるいはその両方および選択した要素１２００の近接、サイズ、およびルート機能要件を満たすか否かを判定する。満たす場合、選択した配置ブロック１８００に、配置オプション表２３００において最適な配置ブロック１８００としてラベルを付ける。全ての配置ブロック１８００を分析すると、方法１０００はステップ２２５５に戻る。
【００８４】
ステップ２２５５において、方法１０００は、試験構造１００の選択したＤＵＴ１７０または１８０あるいはその両方について、最適な配置ブロック１８００が見つかったか否かを判定する。イエスの場合、方法１０００はステップ１９１０に戻る。ノーの場合、方法１０００はステップ２２６０に進む。
【００８５】
ステップ２２６０において、方法１０００は、各配置ブロック１８００を分析して、選択したＤＵＴ１７０または１８０あるいはその両方および選択した要素１２００のサイズおよびルート機能要件を満たすか否かを判定する。満たす場合、選択した配置ブロック１８００に、配置オプション表２３００において最良の配置ブロック１８００’としてラベルを付ける。全ての配置ブロック１８００を分析すると、方法１０００はステップ２２５５に戻る。
【００８６】
図２４は、例示的な配置オプション表２３００を示す。各適用可能試験構造１００および各適用可能要素１２００について、最適な配置ブロック１８００および最良の配置ブロック１８００’を配置オプション表２３００に記録する。
【００８７】
図２５は、ステップ１９４０の詳細のフロー図を示す。決定ステップ２４１０において、方法１０００は、全ての連続的および非連続的な試験構造１００を最適な配置ブロック１８００に割り当て可能であるか否かを判定する。イエスの場合、方法１０００はステップ２４２０に進む。ノーの場合、方法１０００はステップ２４３０に進む。
【００８８】
ステップ２４３０において、方法１０００は、試験構造１００が共通の最適な配置ブロック１８００を共有可能である場合に、全ての連続的および非連続的な試験構造が配置ブロック１８００に割り当てられるか否かを判定する。イエスの場合、方法１０００はステップ２４５０に進む。ノーの場合、方法１０００はステップ２４４０に進む。
【００８９】
ステップ２４４０において、方法１０００は、最も高い優先度の試験構造１００から始めて、できる限り多くの連続的および非連続的な試験構造１００を、それら各々の最適な配置ブロック１８００に割り当てる。次いで、全ての残りの試験構造１００を、それら各々の最良の配置ブロック１８００’に割り当てる。方法１０００はステップ２４６０に進む。
【００９０】
ステップ２４６０において、方法１０００は、全ての試験構造１００が少なくとも１つの配置ブロック１８００または１８００’に割り当てられているか否かを判定する。イエスの場合、方法１０００はステップ２４７０に進む。ノーの場合、方法１０００はステップ１０５０に進んで、配置不可能な試験構造１００を未使用の試験構造９４５のデータベースに記憶する。
【００９１】
ステップ２４２０において、方法１０００は、対応する最適な配置ブロック１８００を用いて、試験構造割り当てリスト９３５を生成し、ステップ１０６０に進む。
【００９２】
ステップ２４５０において、方法１０００は、対応する最適な配置ブロック１８００および共有配置ブロック１８００を用いて、試験構造割り当てリスト９３５を生成する。方法１０００はステップ１０６０に進む。
【００９３】
ステップ２４７０において、方法１０００は、最適な配置ブロック１８００、共有配置ブロック１８００、および最良の配置ブロック１８００’を用いて、試験構造割り当てリスト９３５を生成する。方法１０００はステップ１０６０に進む。
【００９４】
図２６は、要素１２００ａ〜１２００ｃ、試験構造ＴＳ３、ＴＳ５０、ＤＵＴ１７０ａ〜１７０ｄ、ＴＳ２、およびＴＳ１のための例示的な試験構造割り当てリスト９３５である。この例では、ＴＳ１は配置することができず、従って未使用試験構造９４５のデータベースに追加される。ＴＳ２は、ＴＳ３と配置ブロック１８００ｂを共有し、ＤＵＴ１７０ｄは固定される（tie off）（例えばオフ位置にあるか、または他の何らかの低い漏れ構成にあるＦＥＴ（複数のＦＥＴ））。
【００９５】
図２７は、本発明において記載したシステムおよび方法を実施するために使用可能な汎用コンピュータ・システムのブロック図を示す。このシステムおよび方法は、汎用コンピュータによって用いるために着脱可能または硬質の媒体上に１組の命令として符号化することができる。図２７は、本発明を実施するための汎用コンピュータの概略ブロック図である。図２７は、コンピュータ・システム２６００を示し、これは少なくとも１つのマイクロプロセッサまたは中央演算処理装置（ＣＰＵ）２６０５を有する。ＣＰＵ２６０５は、システム・バス２６２０を介して、ランダム・アクセス・メモリ（ＲＡＭ）２６１０と、リード・オンリ・メモリ（ＲＯＭ）２６１５と、着脱可能またはプログラムあるいはその両方の記憶デバイス２６５５および大容量データまたはプログラムあるいはその両方の記憶デバイス２６５０を接続するための入出力（Ｉ／Ｏ）アダプタ２６３０と、キーボード２６６５およびマウス２６００を接続するためのユーザ・インタフェース２６３５と、データ・ポートを接続するためのポート・アダプタ２６２５と、ディスプレイ・デバイス２６７０を接続するためのディスプレイ・アダプタ２６４０と、に相互接続されている。ＲＯＭ２６１５は、コンピュータ・システム２６００のための基本オペレーティング・システムを含む。着脱可能データまたはプログラム記憶デバイス２６５５あるいはその両方の例は、フロッピ・ドライブ、テープ・ドライブ、携帯型フラッシュ・ドライブ、ジップ・ドライブ等の磁気媒体、およびＣＤ  ＲＯＭまたはＤＶＤドライブ等の光媒体を含む。大容量データまたはプログラム記憶デバイス２６５０あるいはその両方の例は、フラッシュ・メモリ等のハード・ディスク・ドライブおよび不揮発性メモリを含む。キーボード２６６５およびマウス２６６０に加えて、トラックボール、書き込みタブレット、圧力パッド、マイクロフォン、光ペン、および位置検知スクリーン・ディスプレイ等の他のユーザ入力デバイスを、ユーザ・インタフェース２６３５に接続することも可能である。ディスプレイ・デバイス２６７０の例は、ブラウン管（ＣＲＴ）および液晶ディスプレイ（ＬＣＤ）を含む。
【００９６】
当業者によって、コンピュータ・プログラムを生成し、コンピュータ・システム２６００または、データまたは着脱可能プログラムあるいはその両方の記憶デバイス２６６５に記憶して、本発明の実施を簡略化することができる。動作において、本発明を実施するために生成したコンピュータ・プログラムのための情報を、適切な着脱可能データまたはプログラムあるいはその両方の記憶デバイス２６５５上に配し、データ・ポート２６４５を介して供給し、またはキーボード２６６５を用いて入力する。ユーザは、コンピュータ・プログラムが実行する機能を操作し、上述したデータ入力手段のいずれかによって他のデータ入力を提供することによって、プログラムを制御する。ディスプレイ・デバイス２６７０は、ユーザがコンピュータ・プログラムを正確に制御し本発明に記載した所望のタスクを実行するための手段を提供する。
【００９７】
上述の記載および図面は、本発明の特徴および利点を達成する典型的な実施形態を単に例示するに過ぎないものと考えられる。本発明の精神および範囲から逸脱することなく、試験および分析を実行するための具体的なレイアウト設計、システム、およびデバイス自体に、変更および置換を行うことが可能であることは、当業者には認められよう。従って、本発明は、前述の記載および図面によって限定されるものと考えられるものではない。
【図１】
0005441889.tif 000005
【図２】
0005441889.tif 000006
【図３】
0005441889.tif 000007
【図４】
0005441889.tif 000008
【図５】
0005441889.tif 000009
【図６】
0005441889.tif 000010
【図７】
0005441889.tif 000011
【図８】
0005441889.tif 000012
【図９】
0005441889.tif 000013
【図１０】
0005441889.tif 000014
【図１１】
0005441889.tif 000015
【図１２】
0005441889.tif 000016
【図１３】
0005441889.tif 000017
【図１４】
0005441889.tif 000018
【図１５】
0005441889.tif 000019
【図１６】
0005441889.tif 000020
【図１７】
0005441889.tif 000021
【図１８】
0005441889.tif 000022
【図１９】
0005441889.tif 000023
【図２０】
0005441889.tif 000024
【図２１】
0005441889.tif 000025
【図２２】
0005441889.tif 000026
【図２３】
0005441889.tif 000027
【図２４】
0005441889.tif 000028
【図２５】
0005441889.tif 000029
【図２６】
0005441889.tif 000030
【図２７】
0005441889.tif 000031