(57)【特許請求の範囲】
【請求項１】
キャリア濃度が１．０×１０１４／ｃｍ３以上１．０×１０１７／ｃｍ３以下の半導体材料であるゲート電極と、前記ゲート電極と同型のキャリアによりチャネルを形成する半導体層である活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、を有するトランジスタであり、
前記ゲート電極及び前記活性層の多数キャリアが電子である場合には、前記ドレイン電極に正のバイアス電圧を印加した状態で前記ゲート電極に正のバイアス電圧を印加することにより、前記ゲート電極内の前記ゲート絶縁膜との界面付近に空乏層が形成され、
前記ゲート電極及び前記活性層の多数キャリアが正孔である場合には、前記ドレイン電極に負のバイアス電圧を印加した状態で前記ゲート電極に負のバイアス電圧を印加することにより、前記ゲート電極内の前記ゲート絶縁膜との界面付近に空乏層が形成され、
前記ゲート電極に形成された前記空乏層に対して光を照射したときの、ソース電極とドレイン電極との間を流れる電流値の変化によって照射された光の強度を検知する光センサー。
【請求項２】
前記空乏層に対して照射する光が、前記活性層及び前記ゲート絶縁膜を透過させた光である請求項１に記載の光センサー。
【請求項３】
前記ゲート電極の多数キャリアが電子であり、前記活性層がＩｎおよびＺｎの少なくとも一方を含む酸化物半導体層である請求項１又は請求項２に記載の光センサー。
【請求項４】
前記酸化物半導体層が、更に、Ｇａ、Ａｌ、及びＭｇの少なくとも１種を含む請求項３に記載の光センサー。
【請求項５】
前記活性層の光吸収率が、４００ｎｍ以上７００ｎｍ以下の波長領域全域に渡り０．１以下である請求項１〜請求項４のいずれか１項に記載の光センサー。
【請求項６】
４００ｎｍ以上７００ｎｍ以下の波長領域における感度の変化が３０％以内である請求項１〜請求項５のいずれか１項に記載の光センサー。
【請求項７】
前記ゲート絶縁膜が、前記ゲート電極と前記活性層との間に、前記ゲート電極及び前記活性層に接して配置されている請求項１〜請求項６のいずれか１項に記載の光センサー。
【請求項８】
前記ゲート電極及び前記活性層の多数キャリアが電子である場合には、前記ソース電極を接地し、かつ、前記ドレイン電極に正のバイアス電圧を印加した状態で、前記ゲート電極に正のバイアス電圧を印加することにより、前記ゲート電極内の前記ゲート絶縁膜との界面付近に空乏層が形成され、
前記ゲート電極及び前記活性層の多数キャリアが正孔である場合には、前記ソース電極を接地し、かつ、前記ドレイン電極に負のバイアス電圧を印加した状態で、前記ゲート電極に負のバイアス電圧を印加することにより、前記ゲート電極内の前記ゲート絶縁膜との界面付近に空乏層が形成される請求項１〜請求項７のいずれか１項に記載の光センサー。
【請求項９】
光入射側に、青色カラーフィルタを有する請求項１〜請求項８のいずれか１項に記載の光センサー。
【請求項１０】
請求項１〜請求項９のいずれか１項に記載の光センサーを複数備え、該複数の光センサーがマトリクス状に配置されて構成された光センサーアレイ。
【請求項１１】
青色光を検知するための青色光検知用光センサーと、
前記青色光検知用光センサーの光入射側に設けられた青色カラーフィルタと、
緑色光を検知するための緑色光検知用光センサーと、
前記緑色光検知用光センサーの光入射側に設けられた緑色カラーフィルタと、
赤色光を検知するための赤色光検知用光センサーと、
前記赤色光検知用光センサーの光入射側に設けられた赤色カラーフィルタと、
を有し、
前記青色光検知用光センサー、前記緑色光検知用光センサー、及び前記赤色光検知用光センサーが、請求項１〜請求項９のいずれか１項に記載の光センサーであり、マトリクス状に配置されて構成された光センサーアレイ。
【請求項１２】
請求項１〜請求項９のいずれか１項に記載の光センサーを駆動する光センサーの駆動方法であって、
前記ゲート電極及び前記活性層の多数キャリアが電子である場合には、前記ドレイン電極に前記正のバイアス電圧を印加することにより前記ソース電極と前記ドレイン電極との間に第１のバイアスを印加し、前記ゲート電極に前記正のバイアス電圧としてパルス電圧である第２のバイアスを印加し、前記ソース電極と前記ドレイン電極との間を流れる電流値の、光照射時と光非照射時とにおける差を測定することにより照射された光の強度を検知し、
前記ゲート電極及び前記活性層の多数キャリアが正孔である場合には、前記ドレイン電極に前記負のバイアス電圧を印加することにより前記ソース電極と前記ドレイン電極との間に第１のバイアスを印加し、前記ゲート電極に前記負のバイアス電圧としてパルス電圧である第２のバイアス電圧を印加し、前記ソース電極と前記ドレイン電極との間を流れる電流値の、光照射時と光非照射時とにおける差を測定することにより照射された光の強度を検知する光センサーの駆動方法。
【請求項１３】
前記第１のバイアスおよび前記第２のバイアスが、前記トランジスタの線形領域に相当する電圧である請求項１２に記載の光センサーの駆動方法。
【請求項１４】
前記第１のバイアスおよび前記第２のバイアスが、前記トランジスタの飽和領域に相当する電圧である請求項１２に記載の光センサーの駆動方法。
【請求項１５】
前記第２のバイアスのパルス幅が１．０×１０−３秒以上である請求項１２〜請求項１４のいずれか１項に記載の光センサーの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光センサー、光センサーアレイ、光センサーの駆動方法、及び光センサーアレイの駆動方法に関する。
【背景技術】
【０００２】
シリコン（Ｓｉ）等の半導体を用いた光電変換素子は、光センサー等に応用されている。
光センサーとして用いられる光電変換素子の動作では、まずＰＮ接合やＭＯＳ（Metal Oxide Semiconductor）構造に電界印加を行って空乏層を形成し、形成された空乏層に光を照射することにより、電子−正孔ペアを生成させ、これを信号として取り出すことにより、照射された光の強度を検出する。
これらの光電変換素子のうち、最も一般的なものはＰＮ接合を用いたフォトダイオードであるが、より高い感度を得るため、光電流を増幅するフォトトランジスタが用いられることもある。
【０００３】
これら従来の光電変換素子では、一般に入射光が空乏層に到達するまでにシリコン等の半導体層や電極層を通る構造となっており、これらの層で特に短波長光が吸収される。このため、感度が下がるという問題や、波長依存性が大きくなるという問題があった。
【０００４】
また、ＰＮ接合を有するフォトダイオードを備えたＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーに関する技術として、透明電極（ＩＴＯ; Indium Tin Oxide）を用いてＣＭＯＳイメージセンサーの効率を改善する技術が検討されている（例えば、特許文献１参照）。
【０００５】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物材料（以下、「ＩＧＺＯ」ともいう）は、東京工業大学の細野秀雄教授らのグループによる報告が行われて以来、ａ−Ｓｉよりも高移動度を示す薄膜トランジスタ（ＴＦＴ）の活性層として注目されている（例えば、非特許文献１参照）が、このＩＧＺＯを使用した可視光センサーも報告されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１０３５９１号公報
【特許文献２】特開２００６−１６５５３０号公報
【非特許文献】
【０００７】
【非特許文献１】Science, 300 (2003) 1269、Nature, 432 (2004) 488
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１に記載の透明電極（ＩＴＯ）を用いたＣＭＯＳイメージセンサーでは、大きな信号を得るために隣接してＭＯＳトランジスタを作製する必要があり、素子設置面積が大きくなるという問題がある。また、ＰＮ接合形成のため、製造工程が複雑であるという問題がある。
また、上記特許文献２に記載のＩＧＺＯを使用した可視光センサーは、有機色素をＩＧＺＯ層に吸着（もしくは積層）することによって半導体層（ＩＧＺＯ層）で光吸収、電荷生成が生じるように構成されたものであるが（同文献段落0227参照）、光検出の方式自体は従来のＰＮ接合のフォトダイオード等と同じ方式（即ち生成した電荷を直接検知する方式）であり、大幅な感度向上は望めない。また、有機色素と酸化物を混在させることによる信頼性低下や、作製プロセス上の煩雑さも問題となる。
以上の理由により、感度が高く、素子設置面積が小さく、しかも簡易な方法で作製できる光センサーの開発が求められている。
【０００９】
本発明は上記に鑑みなされたものであり、以下の目的を達成することを課題とする。
即ち、本発明の目的は、感度が高く、素子設置面積が小さく、簡易な方法で作製できる光センサー及び該光センサーを複数有する光センサーアレイを提供することを目的とする。
また、本発明の目的は前記光センサーを駆動する駆動方法であって、感度が高い光センサーの駆動方法を提供することを目的とする。
また、本発明の目的は前記光センサーアレイを駆動する駆動方法であって、感度が高い光センサーアレイの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明者は鋭意検討した結果、光センサーの構造を、従来に無い特定の構造とすることで、従来に無い動作原理によって感度を向上させることができ、さらに素子設置面積を小さくすることができ、しかも簡易な方法で作製できることを見出し、本発明を完成した。
即ち、前記課題を解決するための具体的手段は以下のとおりである。
【００１１】
＜１＞  キャリア濃度が１．０×１０１４／ｃｍ３以上１．０×１０１７／ｃｍ３以下の半導体材料であるゲート電極と、前記ゲート電極と同型のキャリアによりチャネルを形成する半導体層である活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、を有するトランジスタであり、
前記ゲート電極及び前記活性層の多数キャリアが電子である場合には、前記ドレイン電極に正のバイアス電圧を印加した状態で前記ゲート電極に正のバイアス電圧を印加することにより、前記ゲート電極内の前記ゲート絶縁膜との界面付近に空乏層が形成され、
前記ゲート電極及び前記活性層の多数キャリアが正孔である場合には、前記ドレイン電極に負のバイアス電圧を印加した状態で前記ゲート電極に負のバイアス電圧を印加することにより、前記ゲート電極内の前記ゲート絶縁膜との界面付近に空乏層が形成され、
前記ゲート電極に形成された前記空乏層に対して光を照射したときの、ソース電極とドレイン電極との間を流れる電流値の変化によって照射された光の強度を検知する光センサー。
【００１２】
＜２＞  前記空乏層に対して照射する光が、前記活性層及び前記ゲート絶縁膜を透過させた光である＜１＞に記載の光センサー。
＜３＞  前記ゲート電極の多数キャリアが電子であり、前記活性層がＩｎおよびＺｎの少なくとも一方を含む酸化物半導体層である＜１＞又は＜２＞に記載の光センサー。
＜４＞  前記酸化物半導体層が、更に、Ｇａ、Ａｌ、及びＭｇの少なくとも１種を含む＜３＞に記載の光センサー。
＜５＞  前記活性層の光吸収率が、波長４００ｎｍ以上７００ｎｍ以下の波長領域全域に渡り０．１以下である＜１＞〜＜４＞のいずれか１項に記載の光センサー。
＜６＞  ４００ｎｍ以上７００ｎｍ以下の波長領域における感度の変化が３０％以内である＜１＞〜＜５＞のいずれか１項に記載の光センサー。
＜７＞  前記ゲート絶縁膜が、前記ゲート電極と前記活性層との間に、前記ゲート電極及び前記活性層に接して配置されている＜１＞〜＜６＞のいずれか１項に記載の光センサー。
＜８＞  前記ゲート電極及び前記活性層の多数キャリアが電子である場合には、前記ソース電極を接地し、かつ、前記ドレイン電極に正のバイアス電圧を印加した状態で、前記ゲート電極に正のバイアス電圧を印加することにより、前記ゲート電極内の前記ゲート絶縁膜との界面付近に空乏層が形成され、
前記ゲート電極及び前記活性層の多数キャリアが正孔である場合には、前記ソース電極を接地し、かつ、前記ドレイン電極に負のバイアス電圧を印加した状態で、前記ゲート電極に負のバイアス電圧を印加することにより、前記ゲート電極内の前記ゲート絶縁膜との界面付近に空乏層が形成される＜１＞〜＜７＞のいずれか１項に記載の光センサー。
＜９＞  光入射側に、青色カラーフィルタを有する＜１＞〜＜８＞のいずれか１項に記載の光センサー。
【００１３】
＜１０＞  ＜１＞〜＜９＞のいずれか１項に記載の光センサーを複数備え、該複数の光センサーがマトリクス状に配置されて構成された光センサーアレイ。
＜１１＞  青色光を検知するための青色光検知用光センサーと、
前記青色光検知用光センサーの光入射側に設けられた青色カラーフィルタと、
緑色光を検知するための緑色光検知用光センサーと、
前記緑色光検知用光センサーの光入射側に設けられた緑色カラーフィルタと、
赤色光を検知するための赤色光検知用光センサーと、
前記赤色光検知用光センサーの光入射側に設けられた赤色カラーフィルタと、
を有し、
前記青色光検知用光センサー、前記緑色光検知用光センサー、及び前記赤色光検知用光センサーが、＜１＞〜＜９＞のいずれか１項に記載の光センサーであり、マトリクス状に配置されて構成された光センサーアレイ。
【００１４】
＜１２＞  ＜１＞〜＜９＞のいずれか１項に記載の光センサーを駆動する光センサーの駆動方法であって、
前記ゲート電極及び前記活性層の多数キャリアが電子である場合には、前記ドレイン電極に前記正のバイアス電圧を印加することにより前記ソース電極と前記ドレイン電極との間に第１のバイアスを印加し、前記ゲート電極に前記正のバイアス電圧としてパルス電圧である第２のバイアスを印加し、前記ソース電極と前記ドレイン電極との間を流れる電流値の、光照射時と光非照射時とにおける差を測定することにより照射された光の強度を検知し、
前記ゲート電極及び前記活性層の多数キャリアが正孔である場合には、前記ドレイン電極に前記負のバイアス電圧を印加することにより前記ソース電極と前記ドレイン電極との間に第１のバイアスを印加し、前記ゲート電極に前記負のバイアス電圧としてパルス電圧である第２のバイアス電圧を印加し、前記ソース電極と前記ドレイン電極との間を流れる電流値の、光照射時と光非照射時とにおける差を測定することにより照射された光の強度を検知する光センサーの駆動方法。
＜１３＞  前記第１のバイアスおよび前記第２のバイアスが、前記トランジスタの線形領域に相当する電圧である＜１２＞に記載の光センサーの駆動方法。
＜１４＞  前記第１のバイアスおよび前記第２のバイアスが、前記トランジスタの飽和領域に相当する電圧である＜１２＞に記載の光センサーの駆動方法。
＜１５＞  前記第２のバイアスのパルス幅が１．０×１０−３秒以上である＜１２＞〜＜１４＞のいずれか１項に記載の光センサーの駆動方法。
【発明の効果】
【００１５】
本発明によれば、感度が高く、素子設置面積が小さく、簡易な方法で作製できる光センサー及び該光センサーを複数有する光センサーアレイを提供することができる。
また、本発明によれば、前記光センサーを駆動する駆動方法であって、感度が高い光センサーの駆動方法を提供することができる。
また、本発明によれば、前記光センサーアレイを駆動する駆動方法であって、感度が高い光センサーアレイの駆動方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の光センサーの一例を示す概略構成図である。
【図２】本発明の光センサーの一例におけるエネルギーバンドを示す概略図である。
【図３】本発明の光センサーの別の一例を示す概略構成図である。
【図４】（Ａ）は、「Ａｌ／ＳｉＯ２／Ｍｏ」構造のキャパシタの概略断面図であり、（Ｂ）は、「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／Ｍｏ」構造のキャパシタの概略断面図であり、（Ｃ）は、「Ｍｏ／ＳｉＯ２／ｎ−Ｓｉ」構造のキャパシタの概略断面図であり、（Ｄ）は、「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／ｎ−Ｓｉ」構造のキャパシタの概略断面図である。
【図５】図４の各構造のキャパシタについて、光照射による容量の変化を示すグラフである。
【図６】本実験例２における光センサーのＶｇ−Ｉｄ特性を示すグラフである。
【図７】メタルゲートのトランジスタのＶｇ−Ｉｄ特性を示すグラフである。
【図８】Ｉｄ変化量のゲートキャリア濃度依存性の一例を示すグラフである。
【図９】ゲートバイアスを固定電圧とした場合における、光照射時及び光照射前後のドレイン電流の一例を示すグラフである。
【図１０】ゲートバイアスをパルス電圧とした場合における、光照射時及び光照射前後のドレイン電流の一例を示すグラフである。
【図１１】照射光強度に対するドレイン電流の変化の一例を示すグラフ（トランジスタ線形領域）である。
【図１２】照射光強度に対するドレイン電流の変化の一例を示すグラフ（トランジスタ飽和領域）である。
【図１３】照射光強度に対するドレイン電流の変化（パルス幅０．１秒及び０．０２秒）の一例を示すグラフである。
【図１４】各パルス幅におけるドレイン電流の一例を示すグラフである。
【図１５】ａ−ＩＧＺＯ膜、ａ−Ｓｉ膜、ｐｏｌｙ−Ｓｉ膜の光吸収率の一例を示すグラフである。
【図１６】各波長における相対感度（％）の一例を示すグラフである。
【発明を実施するための形態】
【００１７】
≪光センサー≫
本発明の光センサーは、キャリア濃度が１．０×１０１４／ｃｍ３以上１．０×１０１７／ｃｍ３以下の半導体材料であるゲート電極と、前記ゲート電極と同型のキャリアによりチャネルを形成する半導体層である活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、を有するトランジスタであり、前記ゲート電極に形成された空乏層に対して光を照射したときの、ソース電極とドレイン電極との間を流れる電流（以下、「ドレイン電流」ともいう）値の変化によって照射された光の強度を検知する光センサーである。
【００１８】
従来のＰＮ接合やＭＯＳ構造を用いた光センサーの大部分では、ＰＮ接合やＭＯＳ（Metal Oxide Semiconductor）構造に電界印加を行って空乏層を形成し、形成された空乏層に光を照射することにより、電荷（電子−正孔ペア）を生成させ、生成された電荷そのものを信号として取り出すことにより、照射された光の強度を検出していた。
これに対し、上記本発明の光センサーでは、前記ゲート電極に形成された空乏層に光を照射して電荷（電子−正孔ペア）を生成させ、生成された電荷をそのまま信号として取り出すのではなく、当該電荷の生成により増幅されたドレイン電流を信号として取り出すことにより光の強度を検知する。
本発明者等の検討により、上記構造の本発明の光センサーでは、上記従来の光センサーに比べ、同じ強度の光に対し、極めて大きな信号を取り出すことができる（即ち、感度が大幅に向上する）ことが明らかとなった。例えば、従来のシリコンフォトダイオードの感度が、波長５００ｎｍの光に対し２５１ｍＡ／Ｗであるのに対し、後述する実験例の感度の一例では、波長５００ｎｍの光に対し５２３０００ｍＡ／Ｗであった。
このように、本発明の光センサーは、従来に無い構造及び従来に無い動作原理により、光照射による信号を増幅し、増幅された信号を検出するものである。
【００１９】
また、従来の光センサーにおいて感度を増大させる方法としては、互いに隣接するＭＯＳキャパシタとＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）とを設け、ＭＯＳキャパシタで電荷を発生させ、発生した電荷による信号を、隣接したＭＯＳ−ＦＥＴによって増幅し、増幅された信号を取り出す方法がある。
これに対し、本発明の光センサーでは、単一のトランジスタ（例えば、ＭＯＳ−ＦＥＴ）により、受光から増幅までを行うことができるので、ＭＯＳキャパシタとＭＯＳ−ＦＥＴとを隣接させる上記従来の光センサーと比較して、素子設置面積を小さくすることができる。このため、マトリクス状に複数の光センサー（トランジスタ）を配設させた光センサーアレイでは、より高い開口率（＝高効率）又はより高密度に光センサーを配置することができ、高品位な光センサーアレイを実現することが可能となる。
【００２０】
更に、本発明の光センサーはＰＮ接合を形成する必要がないため、簡易な方法で作製でき、生産性（コスト）にも優れている。
【００２１】
次に、本発明の光センサーの一例について、図１を参照して説明する。
図１は、本発明の光センサーの一例である光センサー１００の概略構成図である。
光センサー１００は、Ｓｉ基板上に形成されたキャリア濃度１．０×１０１４／ｃｍ３以上１．０×１０１７／ｃｍ３以下のｎ型領域（又は同キャリア濃度のｎ型シリコン基板）であるゲート電極１０と、ゲート電極１０上に設けられたＳｉＯ２膜であるゲート絶縁膜１２と、ゲート絶縁膜１２上に設けられたｎ型半導体膜である活性層１６と、ゲート絶縁膜１２及び活性層１６上に設けられたソース電極１４Ｓ及びドレイン電極１４Ｄと、を有するボトムゲート型トランジスタとして構成されている。
前記ゲート電極１０には、ゲートバイアス（ゲート電圧）Ｖｇを印加するための電源が接続されており、前記ドレイン電極１４Ｄには、ドレインバイアス（ドレイン電圧）Ｖｄを印加するための電源が接続されている。前記ソース電極１４Ｓは接地（アース）されている。
光センサー１００に対する光ｈνは、ゲート電極１０側の外部から活性層１６に向う方向に照射しても構わないが、図１に示すように、活性層１６側の外部からゲート電極１０に向う方向に照射されることが好ましい。即ち、前記活性層１６及び前記ゲート絶縁膜１２を透過させた光がゲート電極１０に照射されることが好ましい。
前記活性層１６及び前記ゲート絶縁膜１２を透過させた光をゲート電極１０に照射することにより、入射光で生じた電荷（電子−正孔ペア）を直接、信号電流として取り出すのではなく、この電荷でトランジスタのゲート容量を変化させ、ドレイン電流の変化量として増幅させた信号を取り出すため、感度がより向上する。
【００２２】
光センサー１００は、必要に応じその他の要素を備えていてもよく、例えば、該トランジスタ上に、不図示の保護膜（ＳｉＯ２膜、ＳｉＮｘ膜、有機層間膜等）が形成されていてもよい。
【００２３】
次に、光センサー１００により光を検知する動作について、図１の概略構成図及び図２のエネルギーバンド図を参照しながら説明するが、本発明は以下の説明によって限定されることは無い。
図２は、図１に示す光センサー１００のゲート電極１０、ゲート絶縁膜１２、及び活性層１６を、それぞれ、「ゲート（ｎ−Ｓｉ）」「ゲート絶縁膜（ＳｉＯ２）」「チャネル（ＩＧＺＯ）」で表したエネルギーバンド図である。図２中の黒丸は電子を表し、「＋」及び白丸は正孔（ホール）を表している。
【００２４】
光センサー１００により光を検知する動作では、まず、光センサー１００のドレイン電極１４Ｄに正のドレインバイアスＶｄを印加する（ソース電極１４Ｓは接地されている）。
次に、ゲート電極１０に一定値以上の正のゲートバイアスＶｇを印加すると、該ゲート電極１０内のゲート絶縁膜との界面付近に空乏層が形成される。光センサー１００では、ゲート電極１０のキャリア濃度が１．０×１０１４／ｃｍ３以上１．０×１０１７／ｃｍ３以下と比較的低いため、長時間（例えば、室温で数十秒〜数分以上）反転層が形成されず、空乏層のままの状態が保たれる。この空乏層により、あたかもゲート絶縁膜の膜厚が増したかのような効果が生じ、ゲート容量（活性層１６とゲート電極１０との間の容量）が減少する。
次に、上記空乏層に対して光ｈνを照射すると、空乏層内に電荷（電子−正孔ペア）が発生する。発生した電子−正孔ペアのうち、ゲート絶縁膜との界面付近の電子は該界面から離れる方向に移動し（図２中の破線の矢印）、該界面には正孔だけが残るかたちで反転層が形成される。反転層形成の結果、ゲート容量が元の容量に戻り、これに呼応してドレイン電流Ｉｄが大幅に増大する。
従って、ドレイン電流Ｉｄの増大量（又は、比率〔光照射時のドレイン電流Ｉｄ／光非照射時のドレイン電流Ｉｄ〕）を測定することにより、照射された光ｈνを感度良く検知できる。
これらの現象を実験的に確認した例を、後述する実験例１及び２（図４〜７）に示す。
【００２５】
以上のように、光センサー１００では、ゲート電極中における空乏層形成と、光照射による反転層形成と、により照射された光に対する感度が向上するものと推定される。但し、本発明は以上の推定によって限定されることはない。
【００２６】
また、光センサー１００では、ゲート電極１０がｎ型半導体であり活性層１６がｎ型半導体である組み合わせ（即ち、多数キャリアが電子である組み合わせ）となっているが、本発明はこの形態に限定されず、ゲート電極１０がｐ型半導体であり活性層１６がｐ型半導体である組み合わせ（即ち、多数キャリアが正孔である組み合わせ）となっていてもよい。即ち、本発明では、活性層が、ゲート電極と同型のキャリアによりチャネルを形成する半導体層であればよい。
ゲート電極１０がｐ型半導体であり活性層１６がｐ型半導体である組み合わせの場合、ゲート電極１０及びドレイン電極１４Ｄには、それぞれ負のバイアスを印加する。
【００２７】
以上、本発明の光センサーの一例として、ボトムゲート型トランジスタである光センサーについて説明したが、本発明の光センサーはこの形態に限定されることはなく、例えば、トップゲート型のトランジスタであってもよい。
図３は、本発明の光センサーの別の一例である、トップゲート型トランジスタである光センサー２００の概略構成図である。
図３に示す光センサー２００は、ガラス基板等の基板２８と、基板２８上に設けられたｎ型半導体である活性層２６と、基板２８及び活性層２６上に設けられたソース電極２４Ｓ及びドレイン電極２４Ｄと、ソース電極２４Ｓ、ドレイン電極２４Ｄ、及び活性層２６上に設けられたゲート絶縁膜２２と、ゲート絶縁膜２２上に設けられたキャリア濃度１．０×１０１４／ｃｍ３以上１．０×１０１７／ｃｍ３以下のｎ型半導体であるゲート電極２０と、を有するトップゲート型トランジスタとして構成されている。
前記ゲート電極２０には、ゲートバイアスＶｇを印加するための電源が接続されており、前記ドレイン電極２４Ｄには、ドレインバイアスＶｄを印加するための電源が接続されている。前記ソース電極２４Ｓは接地されている。
また、光センサー２００では、ゲート電極２０がｎ型半導体であり活性層２６がｎ型半導体である組み合わせ（多数キャリアが電子である）となっているが、本発明はこの形態に限定されず、ゲート電極２０がｐ型半導体であり活性層２６がｐ型半導体である組み合わせ（多数キャリアが正孔である）となっていてもよい。
【００２８】
また、本発明の光センサーを作製する際（作製中又は作製後）は、加熱処理により、トランジスタ特性の調製を行うことが好ましい。
このようにすることで、比率〔光照射時のドレイン電流Ｉｄ／光非照射時のドレイン電流Ｉｄ〕をより向上することができ、感度がより向上する。
加熱処理における加熱温度としては、ゲート電極や活性層としての半導体層の種類にもよるが、例えば、１００〜１０００℃（好ましくは１５０〜５００℃）の温度で行う処理が挙げられる。
加熱処理における加熱時間としては、ホットプレートや炉（クリーンオーブン等）を用いて行う場合には、５分間〜５時間（好ましくは５分間〜３時間、より好ましくは５分間〜１時間）が挙げられる。但し、加熱処理をパルスレーザ等を用いて行う場合には、数フェムト秒程度の加熱時間とすることも可能である。
加熱処理のタイミングは、ゲート電極や活性層としての半導体層成膜直後、これらの半導体層のパターニング直後、トランジスタ作製後のいずれであってもよい。
【００２９】
＜ゲート電極＞
本発明におけるゲート電極は、キャリア濃度が１．０×１０１４／ｃｍ３以上１．０×１０１７／ｃｍ３以下の半導体である。
本発明において「キャリア濃度」は、室温（２５℃）・暗所にて、ホール効果を測定することにより得られた値を指す。
前記キャリア濃度が１．０×１０１４／ｃｍ３未満であると、キャリアが少な過ぎることにより、ゲート電極としての機能が損なわれる傾向がある。
前記キャリア濃度が１．０×１０１７／ｃｍ３を超えると、空乏層が維持されにくくなることにより、光照射時のドレイン電流と光非照射時のドレイン電流との差が小さくなってしまい（即ち、比率〔光照射時のドレイン電流／光非照射時のドレイン電流〕が１に近くなってしまい）、光センサーとしての機能が損なわれる傾向がある。
前記キャリア濃度は、ゲート電極としての機能の維持及び光センサーとしての機能の維持の観点より、１０１５／ｃｍ３以上１０１６／ｃｍ３以下であることが好ましい。
以上の内容を実験的に確認した例を、後述する実験例２（図８）に示す。
【００３０】
本発明におけるゲート電極は、キャリア濃度が１．０×１０１４／ｃｍ３以上１．０×１０１７／ｃｍ３以下の半導体であれば特に限定はなく、例えば、前記キャリア濃度を有する半導体基板自体（ｎ型半導体基板又はｐ型半導体基板）、半導体基板中に形成された前記キャリア濃度の半導体領域（ｎ型半導体領域又はｐ型半導体領域）、ガラス等の基板上に設けられた前記キャリア濃度の半導体層（ｎ型半導体層又はｐ型半導体層）、等が挙げられる。
また、本発明におけるゲート電極は、ゲート電極全体としてキャリア濃度が１．０×１０１４／ｃｍ３以上１．０×１０１７／ｃｍ３以下の半導体となっていればよく、半導体以外の物質が含まれていてもよい。
【００３１】
前記ゲート電極として、具体的には、ｎ型シリコン基板（ｎ−Ｓｉ基板）、ｎ型シリコン層（ｎ−Ｓｉ層）、ｎ型シリコン領域（ｎ−Ｓｉ領域）、ｐ型シリコン基板（ｐ−Ｓｉ基板）、ｐ型シリコン層（ｐ−Ｓｉ層）、ｐ型シリコン領域（ｐ−Ｓｉ領域）、ｎ型ゲルマニウム基板（ｎ−Ｇｅ基板）、ｐ型ゲルマニウム基板（ｐ−Ｇｅ基板）、ｎ型ガリウム−ヒ素基板（ｎ−ＧａＡｓ基板）、ｐ型ガリウム−ヒ素基板（ｐ−ＧａＡｓ基板）等が挙げられる。
【００３２】
前記ｎ型半導体基板又はｐ型半導体基板は、ＣＺ法やＦＺ法等の公知の方法で形成できる。
【００３３】
前記ｎ型半導体領域又は前記ｐ型半導体領域は、イオン注入、イオンドーピング等の公知の方法で形成できる。
【００３４】
ゲート電極としての前記半導体層は、プラズマＣＶＤ、スパッタ等の公知の方法で形成できる。
前記半導体層の膜厚は、光吸収や抵抗値の点からは厚い方が好ましいが、素子構造、製造プロセス（カバレッジやコスト等）の点からは薄い方が好ましい。具体的な膜厚は、キャリアの量や非晶質か多結晶かによっても異なるが、５０ｎｍ〜３μｍが好ましく、５０ｎｍ〜１μｍがより好ましく、１００ｎｍ〜５００ｎｍが特に好ましい。
前記半導体層はパターニングされていてもパターニングされていなくてもよい。
パターニングは、フォトエッチング法（フォトリソグラフィー及びエッチングによりパターニングする方法）、リフトオフ法（レジストパターン形成、成膜、レジストパターン剥離をこの順に行う方法）、マスク成膜法（マスクを介した成膜方法）、等の公知の方法を用いて行うことができる。
【００３５】
（基板）
既述のとおり、前記ゲート電極は、ガラス等の基板上に設けられた半導体層であってもよい。また、光センサーを既述のトップゲート型トランジスタとする場合にも、基板を用いる。
これらの基板としては、絶縁性（望ましくは、体積抵抗率１０１３Ωｃｍ以上）を有する透明基板を用いることが好ましい。
ここで「透明」とは、可視領域（波長４００ｎｍ〜波長７００ｎｍの領域）全域に渡り光吸収率が０．１以下であることを指す。
前記基板として具体的には、ガラス基板、ポリエチレンナフタレート（ＰＥＮ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）等の透明フィルム基板、ＹＳＺ基板、サファイア基板などを用いることができる。
前記基板の厚みは、透光性と機械的強度の観点より、０．１〜１０ｍｍが好ましく、０．１５〜１ｍｍがより好ましい。
【００３６】
＜ゲート絶縁膜＞
前記ゲート絶縁膜としては、絶縁性（望ましくは、体積抵抗率１０１３Ωｃｍ以上）及び耐熱性（望ましくは、耐熱温度５００℃以上）を有するものが好ましい。
前記ゲート絶縁膜としては、例えば、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁膜が挙げられる。又はこれらの化合物を少なくとも二つ以上含む絶縁膜としてもよい。
【００３７】
ゲート絶縁膜は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から使用する材料との適性を考慮して適宜選択した方法に従って形成することができる。
前記ゲート絶縁膜はパターニングされていてもパターニングされていなくてもよい。
パターニングは、フォトエッチング法、リフトオフ法、マスク成膜法、等の公知の方法を用いて行うことができる。
【００３８】
なお、ゲート絶縁膜の厚みは、リーク電流を低減する観点、空乏層形成時の容量変化の観点、透明性の観点等から、５ｎｍ〜３０００ｎｍが好ましく、５ｎｍ〜３００ｎｍがより好ましい。
ゲート絶縁膜の形成の具体例としては、膜厚５ｎｍ〜３００ｎｍの酸化シリコン（ＳｉＯ２等）、窒化シリコン（ＳｉＮｘ等）等の絶縁膜を、スパッタ、ＣＶＤ等の手段により形成する形態が好適である。
【００３９】
また、本発明の光センサーを、活性層及びゲート絶縁膜を透過させた光をゲート電極に照射する形態とする場合は、ゲート絶縁膜が透明であること、具体的には可視領域（波長４００ｎｍ〜波長７００ｎｍの領域）全域に渡り光吸収率が０．１以下であることが好ましい。
これにより、感度の波長依存性がより抑制される。
上記透過率を有する透明ゲート絶縁膜としては、例えば、厚み１００ｎｍ〜４００ｎｍのＳｉＯ２等膜が好適である。
【００４０】
＜活性層＞
本発明における活性層は、前記ゲート電極と同型のキャリアによりチャネルを形成する半導体層である。
即ち、前記活性層は、前記ゲート電極がｎ型半導体である場合には、電子を多数キャリアとしてチャネルを形成するｎ型半導体層であり、前記ゲート電極がｐ型半導体である場合には、正孔を多数キャリアとしてチャネルを形成するｐ型半導体層である。
【００４１】
活性層としての前記半導体層は、プラズマＣＶＤ、スパッタ、ＰＬＤ、真空蒸着、イオンプレーティング等の公知の方法で形成できる。
前記半導体層はパターニングされていてもパターニングされていなくてもよい。
パターニングは、フォトエッチング（フォトリソグラフィー及びエッチング）法、リフトオフ法、マスク成膜法（マスクを介した成膜方法）、等の公知の方法を用いて行うことができる。
前記半導体層の厚みは、ドレイン電流を維持する観点や、透明性の観点、生産性の観点から、３０ｎｍ〜２０００ｎｍが好ましく、５０〜３００ｎｍがより好ましい。
【００４２】
前記半導体層として、具体的には、アモルファスシリコン層（ａ−Ｓｉ層）、ポリシリコン層（ｐｏｌｙ−Ｓｉ層）、酸化物半導体層、ＳｉＧｅ層、有機半導体（ペンタセン、チオフェン等）層、等が挙げられる。
【００４３】
上記の中でも、移動度向上及び光センサーとしての感度向上の観点から、酸化物半導体層が好ましく、ＩｎおよびＺｎの少なくとも一方を含む酸化物半導体層であることが好ましい。
ＩｎおよびＺｎの少なくとも一方を含む酸化物半導体として、具体的には、Ｉｎ２Ｏ３、ＺｎＯ、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、等が挙げられる。
中でも、透明性、半導体特性等の観点からは、ＩｎおよびＺｎの少なくとも一方に加え、更に、Ｇａ、Ａｌ、及びＭｇの少なくとも１種を含む酸化物半導体が好ましい。
前記「ＩｎおよびＺｎの少なくとも一方に加え、更に、Ｇａ、Ａｌ、及びＭｇの少なくとも１種を含む酸化物半導体」としては、例えば、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体（ＩＧＺＯ）の他、Ｉｎ、Ａｌ、及びＺｎを含む酸化物半導体、Ｉｎ、Ｇａ、及びＭｇを含む酸化物半導体、Ｓｃ、Ｇａ、及びＺｎを含む酸化物半導体、等が挙げられる。
【００４４】
ＩＧＺＯは、一般的には、Ｉｎ２−ｘＧａｘＯ３（ＺｎＯ）ｍ（但し、０＜ｘ＜２、０＜ｍ）で表される。
本発明におけるＩＧＺＯとしては、ｍ≧２の材料系でもよいが、エッチング特性及びデバイス特性の観点からはｍ＝１のものが望ましい。なお、厳密にＩｎ：Ｇａ：Ｚｎ〔原子数比〕＝１：１：１となる必要はないが、好ましくは、Ｉｎの組成比を１とすると、Ｇａの比は０．１〜１０であり、Ｚｎの比は０．１〜１０である。他の原子数比の一例として、Ｉｎ：Ｇａ：Ｚｎ〔原子数比〕＝０．７：１．３：１．０が挙げられる。この組成比の例では、１：１：１のものと比べて、より短波長光の照射時でも優れたセンサー特性を示した。
ＩＧＺＯの組成比は、ＲＢＳ（ラザフォード後方散乱）分析法、ＸＲＦ（蛍光Ｘ線分析）等により求めることができる。
また、ＩＧＺＯ膜は、非晶質（アモルファス）であることが好ましい。ＩＧＺＯ膜が非晶質（アモルファス）であることは、Ｘ線回折法により確認することができる。
【００４５】
また、ＩＧＺＯ膜は、ＩＧＺＯの多結晶焼結体をターゲットとして気相成膜法を用いて成膜することが好ましい。気相成膜法の中でも、スパッタリング法及びパルスレーザー蒸着法（ＰＬＤ法）がより好ましく、量産性の観点から、スパッタリング法が特に好ましい。
なお、スパッタリング法は、ＩＧＺＯターゲット、Ｉｎ２Ｏ３ターゲット、Ｇａ２Ｏ３ターゲット、及びＺｎＯターゲットを組み合わせて用いる共スパッタ法であってもよい。
【００４６】
また、本発明の光センサーを、活性層及びゲート絶縁膜を透過させた光をゲート電極に照射する形態とする場合は、活性層が透明であること、具体的には、可視領域（波長４００ｎｍ〜波長７００ｎｍの領域）全域に渡り光吸収率が０．１以下であることが好ましい。
これにより、感度の波長依存性がより抑制される。
透明な活性層としては、酸化物半導体層（例えば、厚み５０ｎｍ〜３００ｎｍのＩＧＺＯ２膜）が挙げられる。
【００４７】
従来のＳｉフォトダイオード型光センサーおよびＳｉフォトトランジスタ型光センサー等では、入射光が空乏層に到達するまでにシリコン等の半導体層や電極層を通る構造となっており、これらの層で特に短波長光（青色光）が吸収される。このため、感度が下がるという問題や、感度の波長依存性が大きくなるという問題があった。
これに対し、本発明のセンサーの活性層として、可視領域（波長４００ｎｍ〜波長７００ｎｍの領域）全域に渡り光吸収率が０．１以下である活性層を用いた場合には、青色光における感度の低下が抑制され、感度の波長依存性が抑制される。例えば、波長４００ｎｍ〜波長７００ｎｍの領域における感度の変化（下記式によって求められる感度の変化）が３０％以内に抑制される（例えば、後述する実験例６、図１５、図１６参照）。
感度の変化（％）＝（（最高感度−最低感度）／最高感度）×１００
従って、本発明の光センサーのうち、上記のような活性層を用いた形態は、特に、青色光用の光センサーとして用いたときに、感度向上の効果が顕著に得られる。青色光用の光センサーは、例えば、光入射側（活性層上）に、青色カラーフィルタを設けることにより構成できる。
また、本発明の光センサーのうち、上記のような活性層を用いた形態は、青色光に対しても赤色、緑色に対してほぼ匹敵する感度を得られ、感度の波長依存性が小さいため、後述のようなフルカラー対応の光センサーアレイ作製にも有利である。
【００４８】
＜ソース電極及びドレイン電極＞
本発明におけるソース電極及びドレイン電極の材質としては、Ａｌ、Ａｌ−Ｎｄ合金、Ｍｏ、Ａｕ、Ｔｉ、ＩＴＯ（酸化インジウム錫）、ＩＺＯ（酸化インジウム亜鉛）、またはこれらの合金を挙げることができる。また、ソース電極及びドレイン電極は、上記金属又は合金からなる単層膜であっても、該単層膜を積層した積層膜であってもよい（以下、これらの形態をまとめて「金属膜」という）。
前記金属膜の膜厚は、成膜性、エッチングやリフトオフ法によるパターニング性、導電性（低抵抗化）などを考慮すると、１０ｎｍ以上１０００ｎｍ以下とすることが好ましく、５０ｎｍ以上５００ｎｍ以下とすることがより好ましい。
【００４９】
ソース電極及びドレイン電極は、例えば、既述の金属膜を、スパッタや蒸着などにより成膜し、成膜された金属膜をフォトエッチング法によりパターニングして作製される。
また、ソース電極及びドレイン電極は、リフトオフ法やマスク成膜法により形成してもよい。
ここで、ソース電極及びドレイン電極は、各膜の膜面に対し法線方向からみたときに、ゲート電極及び活性層に対して重なり部を有するようにパターニングされることが好ましい（例えば、図１及び図３参照）。
【００５０】
≪光センサーアレイ≫
本発明の光センサーアレイは、既述の本発明の光センサーを複数備え、該複数の光センサーがマトリクス状に配置されて構成されたものである。
本発明の光センサーアレイは、素子設置面積が小さい本発明の光センサーを複数配置したものであるため、高密度な光センサーの集積が可能であり、解像度の高い撮像が可能となる。
【００５１】
本発明の光センサーアレイの一形態としては、単色又は複数色（例えば、赤色、青色、緑色の三色）のカラーフィルタ（着色パターン）を備えた形態が挙げられる。
ここで、カラーフィルタは、各色のカラーレジストを用い、フォトリソグラフィー法により着色パターンとして形成する方法等、公知の方法により形成できる。
カラーフィルタを備えた形態の中でも、好ましい形態は、青色光を検知するための青色光検知用光センサーと、前記青色光検知用光センサーの光入射側に設けられた青色カラーフィルタと、緑色光を検知するための緑色光検知用光センサーと、前記緑色光検知用光センサーの光入射側に設けられた緑色カラーフィルタと、赤色光を検知するための赤色光検知用光センサーと、前記赤色光検知用光センサーの光入射側に設けられた赤色カラーフィルタと、を有し、前記青色光検知用光センサー、前記緑色光検知用光センサー、及び前記赤色光検知用光センサーが、前記本発明の光センサーであり、これらの光センサーがマトリクス状に配置されて構成された形態である。各色の光センサーの配置としては、例えばベイヤー配列やハニカム配列などの公知の配置を特に制限なく適用できる。
この好ましい形態によれば、解像度の高いカラー画像を感度よく撮像できる。
更に、光センサーの活性層を、波長４００ｎｍ〜波長７００ｎｍの領域全域に渡り光吸収率が０．１以下とすることで、青色光検知用光センサーにおける感度低下が抑制され、色ごとの感度バラツキが抑制される。
【００５２】
≪光センサー及び光センサーアレイの駆動方法≫
本発明の光センサーの駆動方法には特に限定はないが、例えば、前記ソース電極と前記ドレイン電極との間に第１のバイアス（ドレインバイアス）を印加し、前記ゲート電極に第２のバイアス（ゲートバイアス）を印加し、前記ソース電極と前記ドレイン電極との間を流れる電流値の、光照射時と光非照射時とにおける差（即ち、光非照射時におけるドレイン電流値と光照射時におけるドレイン電流値との差）を測定することにより光の強度を検知する方法が挙げられる。
ここで、第１のバイアス及び第２のバイアスは、固定電圧及びパルス電圧のいずれであってもよいが、第１のバイアスを固定電圧とし、かつ、第２のバイアスをパルス電圧とする組み合わせが好ましい
この組み合わせによれば、光照射のタイミングと、ドレイン電流増大のタイミングと、を一致させることができる（例えば、実験例３（図１０）参照）。
即ち、この組み合わせによれば、光照射の有無をリアルタイムで観測でき、かつ、短期間に光の検出を繰り返し行える。
上記組み合わせにより、光照射のタイミングと、ドレイン電流増大のタイミングと、を一致させることができる理由については以下のように推測されるが、本発明は以下の推測によって限定されることはない。
即ち、Ｖｇが固定電圧（ＤＣ）として印加された場合には、光照射により生じた正孔による反転層が、光照射を止めた後においても維持されたままの状態になる。このため、光照射を止めた後においても増大したドレイン電流がそのまま維持されると考えられる。
一方、Ｖｇがパルスで印加された場合には、パルス信号が印加されない（ここでは０Ｖが印加された）状態ではバンドがフラットになり、空乏層が消失してしまうため反転層を形成していた正孔も解放されてしまう。このため、光照射を止めた後においては、増大したドレイン電流が元の値に戻ると考えられる。
【００５３】
ここで、前記第２のバイアスのパルス幅は、感度（単位照射光強度当りのドレイン電流増加量）向上の観点から、１．０×１０−３秒以上とすることが好ましい。
パルス幅は、１．０×１０−３秒以上１．０×１０−１秒以下であることがより好ましく、１．０×１０−２秒以上１．０×１０−１秒以下であることが特に好ましい（例えば、実験例５、図１４参照）。
ここで、パルス幅を小さくすると感度は落ちるが測定レンジを広く取ることができる（例えば、実験例５、図１３「ｗ＝０．０２ｓ」参照）。
これに対し、パルス幅を大きくすると感度が上がるため微弱な光の検出に有利である（例えば、実験例５、図１３「ｗ＝０．１ｓ」参照）。
【００５４】
また、前記第１のバイアスおよび前記第２のバイアスとして、前記トランジスタの線形領域に相当する電圧を印加することが好ましい。これにより、照射光強度に対しドレイン電流を一次関数的に増大させることができるので、精度の良い光検出を行うことができる（例えば、実験例４、図１１参照）。
【００５５】
また、前記第１のバイアスおよび前記第２のバイアスとして、前記トランジスタの飽和領域に相当する電圧を印加することも好ましい。これにより、感度が向上し、広範な範囲のドレイン電流を得ることができるため、測定レンジの広い光検出を行うことができる（例えば、実験例４、図１２参照）。
【００５６】
また、本発明の光センサーの駆動方法としては、単一の光センサーに対し、上記の駆動方法を複数組み合わせて適用してもよい。
例えば、被測定光の強度が不明な場合には、単一の光センサーに対し、パルス幅の異なるゲートバイアス（例えば、１．０×１０−３秒以上のゲートバイアス及び１．０×１０−３秒未満のゲートバイアス）を連続して印加することにより、測定レンジや感度を適宜調節して測定することにより、より高品位な撮像を行うことができる。
【００５７】
また、本発明の光センサーアレイの駆動方法には特に限定はないが、光センサーの駆動方法の好ましい形態を適宜組み合わせた駆動方法とすることが好適である。
このようにすることで、素子（光センサー）毎に感度や精度を調整できるので、より高品位な撮像が可能となる。
例えば、光センサーアレイ中、感度を必要とする素子（光センサー）については、前記第２のバイアスのパルス幅を１．０×１０−３秒以上とする方法、及び、前記第１のバイアスおよび前記第２のバイアスとしてトランジスタの飽和領域に相当する電圧を印加する方法の少なくとも一方を適用し、精度を必要とする素子（光センサー）については、前記第１のバイアスおよび前記第２のバイアスとしてトランジスタの線形領域に相当する電圧を印加する方法を適用する組み合わせとすることが好適である。
【実施例】
【００５８】
以下、本発明を実施例により更に具体的に説明するが、本発明は以下の実施例に限定されるものではない。
トランジスタ特性（ドレイン電流）の測定には、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用いた。
光照射の実験では、試料を暗所（ブラックボックス内）に設置し、光ファイバーを用いて、モノクロ光を照射しながら測定を行った。所望の波長／強度のモノクロ光は、Ｘｅランプを光源とし、モノクロメーターとバンドパスフィルター、濃度勾配ＮＤフィルターを併用して得た。
【００５９】
〔実験例１〕
≪光による容量の変化の確認≫
図１に示す光センサー１００のゲート容量が光照射により変化することの検証として、図４（Ａ）〜（Ｄ）に示す各構造のキャパシタについて、光照射による容量の変化を測定した（測定結果を図５に示す）。
以下、各構造のキャパシタの詳細について説明し、引き続き、光照射による容量の変化の測定結果について説明する。
【００６０】
＜「Ａｌ／ＳｉＯ２／Ｍｏ」構造のキャパシタ（図４（Ａ））＞
図４（Ａ）は、「Ａｌ／ＳｉＯ２／Ｍｏ」構造のキャパシタの概略断面図である。
「Ａｌ／ＳｉＯ２／Ｍｏ」構造のキャパシタは、詳しくは、ガラス基板上に、下部電極（基板に近い側の電極。以下同じ。）であるＭｏ膜と、絶縁膜であるＳｉＯ２膜と、上部電極（基板から離れた側の電極。以下同じ。）であるＡｌ電極と、をこの順に有する構造となっている。
【００６１】
「Ａｌ／ＳｉＯ２／Ｍｏ」構造のキャパシタは以下のようにして作製した。
まず、ガラス基板（合成石英基板（信越石英（株）製ＶＩＯＳＩＬ：厚み０．５２５ｍｍ））上に、スパッタにより膜厚約１００ｎｍのＭｏ膜を成膜し、次いでスパッタにより膜厚約１００ｎｍのＳｉＯ２膜を成膜した。ここで、ＳｉＯ２膜は、マスクスパッタとし、下地膜であるＭｏ膜の一部が露出するように成膜した。
次に、ＳｉＯ２膜上に、スパッタにより膜厚約３００ｎｍのＡｌ膜を成膜し、「Ａｌ／ＳｉＯ２／Ｍｏ」構造のキャパシタを得た。ここで、Ａｌ膜の成膜は、マスクスパッタとし、ＳｉＯ２が形成された領域内に収まる形状で成膜した。
【００６２】
＜「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／Ｍｏ」構造のキャパシタ（図４（Ｂ））＞
図４（Ｂ）は、「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／Ｍｏ」構造のキャパシタの概略断面図である。
「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／Ｍｏ」構造のキャパシタは、詳しくは、ガラス基板上に、下部電極であるＭｏ膜と、絶縁膜であるＳｉＯ２膜と、上部電極であるＩＧＺＯ膜と、上部電極に電圧を印加するためのＡｌ電極を有する構造となっている。
【００６３】
「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／Ｍｏ」構造のキャパシタは、以下のようにして作製した。
まず、合成石英基板（信越石英（株）製ＶＩＯＳＩＬ：厚み０．５２５ｍｍ）上に、スパッタにより膜厚約１００ｎｍのＭｏ膜を成膜し、次いでスパッタにより膜厚約１００ｎｍのＳｉＯ２膜を成膜した。ここで、ＳｉＯ２膜の成膜は、マスクスパッタとし、下地膜であるＭｏ膜の一部が露出するようにした。
次に、ＳｉＯ２膜上に、スパッタにより膜厚約５０ｎｍのＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ〔原子数比〕＝１．０：１．０：１．０）を成膜した。ＩＧＺＯ膜のスパッタは、ＩＧＺＯターゲット、Ｇａ２Ｏ３ターゲット、及びＺｎＯターゲットを用い、下記条件にて行った。
【００６４】
〜ＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ〔原子数比〕＝１．０：１．０：１．０）スパッタ条件〜
・到達真空度（ガス非導入時）：  ６×１０−６Ｐａ
・成膜圧力（ガス導入時）：  ４．０７×１０−１Ｐａ
・成膜温度：  室温（基板温度２３〜２５℃）
・Ａｒ流量：  １００ｓｃｃｍ
・Ｏ２流量：  ０．９ｓｃｃｍ
・ＩＧＺＯターゲットへの投入電力：  ＲＦ２００Ｗ
・Ｇａ２Ｏ３ターゲットへの投入電力：  ＲＦ６３Ｗ
・ＺｎＯターゲットへの投入電力：  ＤＣ４．３Ｗ
【００６５】
また、ＩＧＺＯ膜のスパッタはマスクスパッタとし、ＳｉＯ２が形成された領域内に収まる形状で成膜した。
次に、ＩＧＺＯ膜上に、スパッタ及びリフトオフ法により膜厚約３００ｎｍのＡｌ電極を形成し、「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／Ｍｏ」構造のキャパシタを得た。
このキャパシタでは、図４（Ｂ）に示すようにパターニングされたＡｌ膜以外の部分は、ＩＧＺＯ膜が露出しており、ＩＧＺＯ膜及びＳｉＯ２膜を介して、Ｍｏ膜に光を照射できるようになっている。
【００６６】
＜「Ｍｏ／ＳｉＯ２／ｎ−Ｓｉ」構造のキャパシタ（図４（Ｃ））＞
図４（Ｃ）は、「Ｍｏ／ＳｉＯ２／ｎ−Ｓｉ」構造のキャパシタの概略断面図である。
「Ｍｏ／ＳｉＯ２／ｎ−Ｓｉ」構造のキャパシタは、詳しくは、下部電極であるｎ−Ｓｉ基板上に、絶縁膜であるＳｉＯ２膜と、上部電極であるＭｏ電極と、をこの順に有する構造となっている。
【００６７】
「Ｍｏ／ＳｉＯ２／ｎ−Ｓｉ」構造のキャパシタは、以下のようにして作製した。
まず、三菱住友シリコン製のｎ−Ｓｉ基板（抵抗率３０Ω・ｃｍ、キャリア濃度１．５×１０１４／ｃｍ３）を準備した。
【００６８】
次に、上記ｎ−Ｓｉ基板上に、熱酸化により膜厚約１００ｎｍのＳｉＯ２膜を形成し、次いでバッファードフッ酸を用いて裏面のＳｉＯ２膜を除去した。
次に、ＳｉＯ２膜上に、スパッタにより膜厚約１００ｎｍのＭｏ膜を成膜し、「Ｍｏ／ＳｉＯ２／ｎ−Ｓｉ」構造のキャパシタを得た。ここで、Ｍｏ膜の成膜は、マスクスパッタとし、ＳｉＯ２が形成された領域内に収まる形状で成膜した。
【００６９】
＜「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／ｎ−Ｓｉ」構造のキャパシタ（図４（Ｄ））＞
図４（Ｄ）は、「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／ｎ−Ｓｉ」構造のキャパシタの概略断面図である。
「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／ｎ−Ｓｉ」構造のキャパシタは、詳しくは、下部電極であるｎ−Ｓｉ基板上に、絶縁膜であるＳｉＯ２膜と、上部電極であるＩＧＺＯ膜と、上部電極に電圧を印加するためのＡｌ電極と、を有する構造となっている。
即ち、「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／ｎ−Ｓｉ」構造のキャパシタは、光センサー１００における活性層１６／ゲート絶縁膜１２／ゲート電極１０の積層構造に対応する構造となっている。
【００７０】
「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／ｎ−Ｓｉ」構造のキャパシタは、以下のようにして作製した。
「Ｍｏ／ＳｉＯ２／ｎ−Ｓｉ」構造のキャパシタの作製に用いたｎ−Ｓｉ基板上に、熱酸化により膜厚約１００ｎｍのＳｉＯ２膜を形成し、次いでバッファードフッ酸を用いて裏面のＳｉＯ２膜を除去した。
次に、「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／Ｍｏ」構造のキャパシタの作製と同様の方法により、ＳｉＯ２膜上に、ＩＧＺＯ膜と、Ａｌ電極と、をこの順に形成した。
以上により、「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／ｎ−Ｓｉ」構造のキャパシタを得た。
【００７１】
＜光照射による容量の変化の測定＞
図４（Ａ）〜（Ｄ）に示す各構造のキャパシタについて、暗所（Ｄａｒｋ）における容量の測定と、光照射時（λ＝５００ｎｍ照射）における容量の測定と、を行った。
容量の測定では、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用い、ＱＳＣＶ（Ｑｕａｓｉ−Ｓｔａｔｉｃ  ＣＶ）曲線から、下部電極もしくはＳｉ基板側に＋１０Ｖを印加した際の容量（単位Ｆ／ｃｍ２）を求め、Ｃ０とした。
【００７２】
また、光照射時における容量の測定は、上部電極側から下部電極側に向けて波長５００ｎｍの光（照度光強度１０μＷ／ｃｍ２）を照射した状態で行った（図４（Ａ）〜（Ｄ）の光ｈν）。
なお、図４（Ａ）及び図（Ｃ）では、上部電極は金属膜（Ａｌ又はＭｏ）であるため光ｈνを透過せず、光ｈνは下部電極には到達しない。
【００７３】
図５は、図４（Ａ）〜（Ｄ）に示す各構造のキャパシタの容量（Ｃ０）を測定した結果を示すグラフである。
図５のグラフの縦軸はキャパシタの構造を示し、横軸はキャパシタの容量を示す。
図５中、Ｃ０の数値に関し、記号”Ｅ”は、その次に続く数値が１０を底とした”べき指数”であることを示し、「”Ｅ”及び”べき指数”」で表される数値が、”Ｅ”の前の数値に乗算されることを示す。例えば、「２．０Ｅ−０８」との表記は「２．０×１０−８」であることを示す。以降のグラフも同様である。
【００７４】
図５に示すように、「Ａｌ／ＳｉＯ２／Ｍｏ」構造及び「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／Ｍｏ」構造では、下部電極が金属膜であるため、光照射によっても容量は低下しなかった。
また、「Ｍｏ／ＳｉＯ２／ｎ−Ｓｉ」構造（Ｄａｒｋ）では、「Ａｌ／ＳｉＯ２／Ｍｏ」構造（Ｄａｒｋ）及び「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／Ｍｏ」構造（Ｄａｒｋ）と比較して、大幅な容量の低下が確認された。この容量の低下は、ｎ−Ｓｉ中、ＳｉＯ２との界面付近に空乏層が生じたことを示している。即ち、空乏層の形成により、あたかも絶縁膜の膜厚が増加したかのような容量となっている。この「Ｍｏ／ＳｉＯ２／ｎ−Ｓｉ」構造では、光照射側の電極が金属（Ｍｏ）であるため、光照射によっても容量は殆ど増加しなかった。
また、「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／ｎ−Ｓｉ」構造（Ｄａｒｋ）でも、「Ａｌ／ＳｉＯ２／Ｍｏ」構造（Ｄａｒｋ）及び「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／Ｍｏ」構造（Ｄａｒｋ）と比較して、大幅な容量の低下が確認された。この容量の低下は、ｎ−Ｓｉ中、ＳｉＯ２との界面付近に空乏層が生じたことを示している。
更に、「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／ｎ−Ｓｉ」構造のみ、光照射による大幅な容量の増加（回復）が確認された。この容量の回復は、空乏層中、ＳｉＯ２膜との界面付近に反転層が生じたことを示している。
【００７５】
以上の「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／ｎ−Ｓｉ」構造の結果により、図１に示す光センサー１００のゲート容量が光照射により変化する現象が、実験的に確認された。
【００７６】
〔実験例２〕
≪光センサー（ｎ−Ｓｉゲートのトランジスタ）のＶｇ−Ｉｄ特性≫
＜光センサー（ｎ−Ｓｉゲートのトランジスタ）の作製＞
以下のようにして、光センサー（ｎ−Ｓｉゲートのトランジスタ）として、図１に示す光センサー１００を作製した。
まず、ゲート電極１０として三菱住友シリコン製のｎ−Ｓｉ基板（キャリア濃度１．０×１０１６／ｃｍ３）を準備し、このゲート電極１０としてのｎ−Ｓｉ基板上に、前記「（Ａｌ／）ＩＧＺＯ／ＳｉＯ２／ｎ−Ｓｉ」構造のキャパシタの作製と同様にして、ゲート絶縁膜１２としてのＳｉＯ２膜と、ＩＧＺＯ膜と、をこの順に成膜した。
次に、形成されたＩＧＺＯ膜を、フォトリソグラフィー、及び、希硫酸を用いたウェットエッチングにより、アイランドパターンである活性層１６に加工した。
次に、活性層１６及びゲート絶縁膜１２上に、スパッタ及びリフトオフ法により、膜厚３００ｎｍの一対のＡｌ電極を形成し、ソース電極１４Ｓ及びドレイン電極１４Ｄとした。ここで、ソース電極１４Ｓ及びドレイン電極１４Ｄは、トランジスタのチャネル長（Ｌ）が２００μｍ、チャネル幅が６００μｍとなるように作製した。
次に、前記ソース電極１４Ｓ及び前記ドレイン電極１４Ｄが形成されたｎ−Ｓｉ基板に対し、クリーンオーブンを用いて、５００℃で０．５時間の熱処理を施した。
以上により、図１に示す光センサー１００を得た。
【００７７】
＜光センサー（ｎ−Ｓｉゲートのトランジスタ）のＶｇ−Ｉｄ特性＞
上記で得られた光センサー１００について、ドレイン電極１４Ｄにドレインバイアス（Ｖｄ）を１０Ｖ（固定電圧）印加した状態で、ゲート電極１０に印加するゲートバイアス（Ｖｇ）を変化させ、各Ｖｇにおけるドレイン電流（Ｉｄ）を測定した（Ｖｇ−Ｉｄ特性）。なお、後述する実験例も含め、ソース電極１４Ｓは接地した。
詳細には、ゲートバイアスとしてＤＣバイアスを０．２５Ｖずつ増加させながら印加し、各電圧値でのＩｄを測定した。
また、Ｖｇ−Ｉｄ特性は、暗所（Ｄａｒｋ）及び光照射時（λ＝５００ｎｍ照射）のそれぞれの環境下で測定した。
また、光照射時（λ＝５００ｎｍ照射）におけるＶｇ−Ｉｄ特性の測定は、光センサー１００に対し、活性層１６側外部から波長５００ｎｍの光（照度光強度１０μＷ／ｃｍ２）を照射した状態（即ち、活性層１６及びゲート絶縁膜１２を介してゲート電極１０に前記光を照射した状態）で行った（図１の光ｈν参照）。
なお、光照射の向きは、以降の実験例も同様である。
【００７８】
Ｖｇ−Ｉｄ特性の測定結果を、図６に示す。
図６に示すように、光照射により、Ｖｇ＝１０ＶのときのＩｄが約２倍に増大した。
以上の結果により、光照射によるＩｄの増大が確認され、光センサー１００（トランジスタ）が、光センサーとして機能することが確認された。
【００７９】
≪メタルゲートのトランジスタのＶｇ−Ｉｄ特性（比較実験）≫
上記光センサー（ｎ−Ｓｉゲートのトランジスタ）に対する比較実験として、メタルゲートのトランジスタを作製し、該トランジスタのＶｇ−Ｉｄ特性を測定した。
即ち、上記光センサー１００の作製において、ｎ−Ｓｉ基板に代えて、ガラス基板上にＭｏ膜がスパッタされた基板を用いた（即ち、Ｍｏ膜上に、ゲート絶縁膜、活性層、並びに、ソース電極及びドレイン電極を形成した）以外は上記光センサー１００の作製と同様にして、メタルゲートのトランジスタを作製した。
得られたメタルゲートのトランジスタについて、上記光センサー１００のＶｇ−Ｉｄ特性と同様の方法により、Ｖｇ−Ｉｄ特性を測定した。
Ｖｇ−Ｉｄ特性の測定結果を、図７に示す。
図７に示すように、光照射によるＩｄの増大は確認されず、メタルゲートのトランジスタが、光センサーとして機能しないことがわかった。
【００８０】
＜Ｉｄ変化量のゲートキャリア濃度依存性評価＞
次に、光センサー１００におけるゲートキャリア濃度を種々変化させ、Ｉｄ変化量を測定した（図８）。ここで、Ｉｄ変化量とは、暗所におけるＩｄ（以下、「Ｉｄ（ｄａｒｋ）」とする）と、十分な強度の光を照射し変化量が飽和した時点でのＩｄ（以下、「Ｉｄ（ｓａｔ）」とする）との比〔Ｉｄ（ｓａｔ）／Ｉｄ（ｄａｒｋ）〕を指す。
Ｉｄ変化量の測定条件は、Ｖｇ＝１０Ｖ（固定）、Ｖｄ＝１０Ｖ、照射光を波長５００ｎｍ、照射強度１０μＷ／ｃｍ２とし、光照射前のドレイン電流をＩｄ（ｄａｒｋ）、照射開始から２０秒後のドレイン電流をＩｄ（ｓａｔ）として算出した。
また、ゲートキャリア濃度の変更は、不純物濃度を変えた複数のシリコン基板を準備して、それぞれトランジスタを作製することにより行った。
また、ゲートキャリア濃度は、暗所にてホール効果を測定することにより評価した。
【００８１】
図８は、各ゲートキャリア濃度ｎに対するＩｄ変化量〔Ｉｄ（ｓａｔ）／Ｉｄ（ｄａｒｋ）〕を示すグラフである。
図８に示すように、１．０×１０１４／ｃｍ３以上１．０×１０１７／ｃｍ３以下の範囲では、〔Ｉｄ（ｓａｔ）／Ｉｄ（ｄａｒｋ）〕が１を超える値となっており、光センサーとして利用できること（即ち、光照射によるドレイン電流の増大を利用した光検知を行えること）が確認された。
【００８２】
〔実験例３〕
≪ドレイン電流のゲートバイアス印加方式依存性の評価≫
実験例２で作製した光センサー１００を用い、ゲートバイアスを固定電圧とした場合（図９）、ゲートバイアスをパルス電圧とした場合（図１０）、のそれぞれについて、光照射時及び光照射前後のドレイン電流を観測した。
【００８３】
＜ゲートバイアスを固定電圧とした場合のドレイン電流の変化＞
まず、光センサー１００のソース電極１４Ｓを接地し、ドレイン電極１４Ｄにドレインバイアス（Ｖｄ）１０Ｖ（固定電圧）を印加し、ゲート電極１０にゲートバイアス（Ｖｇ）１０Ｖ（固定電圧）印加した状態で、ドレイン電流の時間的変化を測定した。
具体的には、５秒間、下記の光を照射し、光照射時及び光照射前後のドレイン電流の変化を測定した。ここで、照射する光としては、波長５００ｎｍの光（照度光強度８．５μＷ／ｃｍ２）を用いた。
【００８４】
図９は、観測開始時を０秒としたときのドレイン電流の時間的変化を示すグラフである。図９において、左側の縦軸はドレイン電流値を示す軸であり、右側の縦軸はゲートバイアス及びドレインバイアスの値を示す軸であり、横軸は観測時間を示す軸である（後述する図１０も同様である）。
図９に示すように、ドレイン電流（Ｉｄ）は光照射により増大した（観測開始から６秒〜１０秒の間）。また、光照射後（観測開始から１１秒以降）においても、増大したドレイン電流（Ｉｄ）はほとんど減少しなかった。即ち、光照射終了後も、照射された光強度に関する情報がメモリーされた状態となる。
【００８５】
＜ゲートバイアスをパルス電圧とした場合のドレイン電流の変化＞
ゲートバイアスを、パルス幅０．１秒のパルス電圧（最小値０Ｖかつ最大値１０Ｖのパルス電圧）としたこと以外は、上記「ゲートバイアスを固定電圧とした場合」と同様にして、ゲートバイアスをパルス電圧とした場合のドレイン電流の変化を観測した。
【００８６】
図１０は、観測開始時を０秒としたときのドレイン電流の時間的変化を示すグラフである。
図１０に示すように、ドレイン電流（Ｉｄ）は光照射により増大した（観測開始から６秒〜１０秒の間）。また、光照射後（観測開始から１１秒以降）は、増大したドレイン電流（Ｉｄ）が元に値に戻った。
【００８７】
以上の実験により、ゲートバイアスとしてパルス電圧を印加することで、光照射のタイミングと、ドレイン電流増大のタイミングと、を一致させることができることが確認された。
即ち、ゲートバイアスとしてパルス電圧を印加することで、光照射の有無をリアルタイムで観測できることや、短期間に光の検出を繰り返し行えることが確認された。
【００８８】
なお、光の波長を７００ｎｍに変えた以外は上記と同様にして、ゲートバイアスを固定電圧とした場合、及びゲートバイアスをパルス電圧とした場合、のそれぞれについて、光照射によるドレイン電流の変化を測定したところ、上記と同様の結果が得られた。
即ち、光の波長にかかわらず、ゲートバイアスとしてパルス電圧を印加することで、光照射のタイミングと、ドレイン電流増大のタイミングと、を一致させることができた。
【００８９】
〔実験例４〕
≪照射光強度に対するドレイン電流の変化≫
＜トランジスタの線形領域における測定＞
実験例２で作製した光センサー１００を用い、トランジスタの線形領域における、照射光強度に対するドレイン電流の変化を測定した（図１１）。
まず、光センサー１００のソース電極１４Ｓを接地し、ドレイン電極１４Ｄに、トランジスタの線形領域に相当するドレインバイアス０．５Ｖ（固定電圧）を印加し、ゲート電極１０にゲートバイアス（Ｖｇ）としてパルス幅０．１ｓのパルス電圧１０Ｖ（最大値１０Ｖ、最小値０Ｖ）を印加した。
この状態で、照射光強度に対するドレイン電流の変化を測定した。
ドレイン電流の変化の測定は、波長４６０ｎｍ、波長５４０ｎｍ、波長６２０ｎｍのそれぞれの光を照射した場合について行った。
【００９０】
図１１は、照射光強度に対するドレイン電流の変化（トランジスタの線形領域）を示すグラフである。
図１１の横軸は照射光強度Ｅ（μＷ／ｃｍ２）を線形軸（リニアスケール）で表す軸であり、縦軸はドレイン電流の変化量ΔＩｄ（Ａ）を線形軸（リニアスケール）で表す軸である。
図１１に示すように、波長４６０ｎｍ、波長５４０ｎｍ、波長６２０ｎｍのいずれの光を用いた場合においても、照射光強度を上げるに従い、ドレイン電流が一次関数的に増大し、照射光強度５〜６μＷ／ｃｍ２でドレイン電流が飽和した。
以上の実験の結果、トランジスタの線形領域に相当するドレインバイアスを印加する系では、照射光強度に対しドレイン電流が一次関数的に増大するため、光強度によって感度が一定であり、高い精度の光検出を簡便に行うことができることが確認された。
【００９１】
＜トランジスタの飽和領域における測定＞
上記「トランジスタの線形領域における測定」において、光センサーの活性層の組成比をＩｎ：Ｇａ：Ｚｎ＝０．７：１．３：１．０に、熱処理温度を１８０℃に、それぞれ変更し、ドレインバイアスを１０Ｖ（トランジスタの飽和領域に相当するドレインバイアス）に変更し、照射する光の波長を４２０ｎｍ、５４０ｎｍ、６５０ｎｍのそれぞれの波長に変更した以外は、上記「ドレインバイアスＶｄが線形領域の場合」と同様にして、トランジスタの飽和領域における、フォトン数（Photon Flux）に対するドレイン電流の変化を測定した（図１２）。
【００９２】
図１２は、照射光強度に対するドレイン電流の変化（飽和領域）を示すグラフである。
図１２の横軸はフォトン数（Photon Flux）を対数軸（ｌｏｇスケール）で表した軸であり、縦軸はドレイン電流の変化量ΔＩｄ（Ａ）を対数軸（ｌｏｇスケール）で表した軸である。
なお、フォトン数は、照射光強度より求めた値である。
図１２に示すように、波長４２０ｎｍ、波長５４０ｎｍ、波長６５０ｎｍのいずれの光を用いた場合においても、フォトン数を上げるに従い、ドレイン電流が増大した。ドレイン電流は、１．０×１０−９（Ａ）〜１．０×１０−５（Ａ）までの広範な値を示した。
以上の実験の結果、トランジスタの飽和領域に相当するドレインバイアスを印加する系では感度が高く、広範な範囲のドレイン電流を得ることができるため、測定レンジの広い光検出を行うことができることが確認された。
【００９３】
〔実験例５〕
≪ゲートバイアスのパルス幅の評価≫
照射する光の波長を５００ｎｍとしたこと以外は、実験例４の「トランジスタの線形領域における測定」と同様にして、照射光強度に対するドレイン電流の変化を測定した（ゲートバイアスのパルス幅０．１秒）。
次に、照射する光の波長を５００ｎｍとし、かつ、ゲートバイアスのパルス幅を０．０２秒に変更したこと以外は実験例４の「トランジスタの線形領域における測定」と同様にして、照射光強度Ｅに対するドレイン電流の変化量ΔＩｄを測定した（ゲートバイアスのパルス幅０．０２秒）。
図１３は、ゲートバイアスのパルス幅が０．１秒及び０．０２秒のそれぞれの場合における、照射光強度に対するドレイン電流の変化量ΔＩｄを示すグラフである。
図１３に示すように、ゲートバイアスのパルス幅を０．１秒とした場合（ｗ＝０．１ｓ）には、相対的に照射光強度に対するＩｄの傾きが大きく、感度が高いことがわかった。即ち、ゲートバイアスのパルス幅０．１秒は、感度良く光を検出する場合に好適である。
また、図１３に示すように、ゲートバイアスのパルス幅を０．０２秒とした場合（ｗ＝０．１ｓ）には、相対的に照射光強度に対するＩｄの傾きが小さく、強度の強い光を照射した場合でもＩｄが飽和し難いことがわかった。即ち、ゲートバイアスのパルス幅０．０２秒は、幅広い強度の光を検知する場合に好適である。
【００９４】
次に、照射光強度を３．４１μＷ／ｃｍ２に固定し、ゲートバイアスのパルス幅を種々変化させたこと以外は上記と同様にして、各パルス幅に対するドレイン電流を測定した（図１４）。ドレイン電流が大きい程、感度が高いことを示す。
図１４のグラフの横軸はパルス幅であり、縦軸はドレイン電流の変化量である。
図１４に示すように、パルス幅を１．０×１０−３秒以上としたときに、ドレイン電流が増大し、感度が向上した。
【００９５】
〔実験例６〕
≪感度の波長依存性の評価≫
＜各膜の光吸収率＞
実験例１で用いたガラス基板上に、アモルファスＩＧＺＯ膜（ａ−ＩＧＺＯ膜）、アモルファスシリコン膜（ａ−Ｓｉ膜）、ポリシリコン膜（ｐｏｌｙ−Ｓｉ膜）をそれぞれ成膜し、各膜の光吸収率測定用サンプルをそれぞれ作製した。膜厚は、いずれの膜も５０ｎｍとした。
各膜の成膜条件は以下のとおりである。
【００９６】
〜ａ−ＩＧＺＯ膜〜
ａ−ＩＧＺＯ膜の成膜条件は実験例１と同じである。
【００９７】
〜ａ−Ｓｉ膜〜
Ａｒ希釈のシランガスを原料とし、基板温度４３０℃、圧力１４５ＰａでプラズマＣＶＤにて成膜した。
【００９８】
〜ｐｏｌｙ−Ｓｉ膜〜
上記ａ−Ｓｉ膜を４８０℃、８００Ｐａで脱水素処理後、ＸｅＣｌエキシマレーザ照射（パルス幅３０ｎｓｅｃ、３５０ｍＪ／ｃｍ２のレーザ光を周波数３００Ｈｚで同一箇所に２０回照射されるよう走査）にて作製した。
【００９９】
作製された光吸収率測定用サンプルを用い、各膜（ａ−ＩＧＺＯ膜、ａ−Ｓｉ膜、ｐｏｌｙ−Ｓｉ膜）の光吸収率をそれぞれ測定した。測定には、日立製、分光光度計Ｕ３３１０およびＵ４０００を用いた。
図１５は、ａ−ＩＧＺＯ膜、ａ−Ｓｉ膜、ｐｏｌｙ−Ｓｉ膜の光吸収率を示すグラフである。
図１５のグラフ中、横軸は光の波長λを表し、縦軸は光吸収率を表す。
図１５に示すように、ａ−Ｓｉ膜では、可視領域（波長４００ｎｍ〜７００ｎｍの領域）の全域に渡り光吸収が見られ、特に、波長が短い程、光吸収率が大きかった。
また、ｐｏｌｙ−Ｓｉ膜では、特に波長５００ｎｍ以下の領域で光吸収率が大きかった。
これらの結果に対し、ａ−ＩＧＺＯ膜では、可視領域（波長４００ｎｍ〜７００ｎｍの領域）の全域に渡り光吸収はほとんど確認されなかった。
以上の結果により、例えば、前記センサー１００の活性層１６としてａ−ＩＧＺＯ膜を用いることで、可視領域（波長４００ｎｍ〜７００ｎｍの領域）の全域に渡り、高感度な光検出を行うことができることが確認された。
特に、前記センサー１００の活性層１６としてａ−ＩＧＺＯ膜を用いることで、活性層にａ−Ｓｉ膜やｐｏｌｙ−Ｓｉ膜を用いた場合と比較して、青色光（例えば波長４００ｎｍ〜４５０ｎｍ）の検出感度が高いことが確認された。
【０１００】
＜感度の波長依存性＞
次に、光センサー１００と、光センサー１００中のＩＧＺＯの組成を（Ｉｎ：Ｇａ：Ｚｎ〔原子数比〕＝０．７：１．３：１）に変更し、かつ熱処理温度を１８０℃に変更した光センサー１０１と、Ｓｉフォトトランジスタである比較用光センサーと、のそれぞれについて、感度の波長依存性を測定した。
光センサー１０１のＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ〔原子数比〕＝０．７：１．３：１．０）スパッタ条件は以下のとおりである。
【０１０１】
〜ＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ〔原子数比〕＝０．７：１．３：１．０）スパッタ条件〜
投入電力を下記の電力に変更した以外は実験例１のＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ〔原子数比〕＝１．０：１．０：１．０）のスパッタ条件と同様である。
・ＩＧＺＯターゲットへの投入電力：  ＲＦ１４０Ｗ
・Ｇａ２Ｏ３ターゲットへの投入電力：  ＲＦ４００Ｗ
・ＺｎＯターゲットへの投入電力：  ＤＣ７．３Ｗ
【０１０２】
比較用光センサーとしては、コーデンシ社製フォトトランジスタＳＴ−１ＣＬ３Ｈを用いた。
【０１０３】
感度は、Ｖｇ＝１０Ｖ、Ｖｄ＝１０Ｖの条件における、単位照射強度当りのＩｄの増加量である。
また、相対感度（％）は、そのセンサーにおける感度の最大値を１００％としたときの相対値である。
【０１０４】
図１６は、各波長における相対感度（％）を示すグラフである。
図１６に示すように、Ｓｉフォトトランジスタである比較用光センサーでは、可視領域（４００ｎｍ以上７００ｎｍ以下の波長領域）において、波長が短くなるに従い相対感度が低下した。
一方、光センサー１０１（Ｉｎ：Ｇａ：Ｚｎ＝０．７：１．３：１．０）では、可視領域において、下記式で表される感度の変化が２５％程度に抑えられていた。
感度の変化（％）＝（（最高感度−最低感度）／最高感度）×１００
更に、光センサー１００（Ｉｎ：Ｇａ：Ｚｎ＝１．０：１．０：１．０）では、可視領域において感度の変化が５〜１０％程度に抑えられていた。
【０１０５】
以上のように、光センサー１００及び光センサー１０１では、４００ｎｍ以上７００ｎｍ以下の波長領域における感度の変化が３０％以内に抑えられており、感度の波長依存性が抑えられていた。具体的には、従来のセンサーと比較して、特に、青色光における感度の低下が抑えられていた。
【符号の説明】
【０１０６】
１０、２０  ゲート電極
１２、２２  ゲート絶縁膜
１４Ｓ、２４Ｓ  ソース電極
１４Ｄ、２４Ｄ  ドレイン電極
１６、２６  活性層
ｈν  光
【図１】
0005441643.tif 000002
【図２】
0005441643.tif 000003
【図３】
0005441643.tif 000004
【図４】
0005441643.tif 000005
【図５】
0005441643.tif 000006
【図６】
0005441643.tif 000007
【図７】
0005441643.tif 000008
【図８】
0005441643.tif 000009
【図９】
0005441643.tif 000010
【図１０】
0005441643.tif 000011
【図１１】
0005441643.tif 000012
【図１２】
0005441643.tif 000013
【図１３】
0005441643.tif 000014
【図１４】
0005441643.tif 000015
【図１５】
0005441643.tif 000016
【図１６】
0005441643.tif 000017