(57)【特許請求の範囲】
【請求項１】
ベースと、
前記ベースの上面に形成された下絶縁層と、
前記下絶縁層の上面において、少なくとも一部が信号伝送しようとする経路に沿って帯状に延びた半導体層と、
前記半導体層の上面において少なくとも一部が前記半導体層に沿って帯状に延びた上絶縁層と、
前記上絶縁層の上面において少なくとも一部が前記上絶縁層に沿って帯状に延びたストリップ導体と、
によって信号線路が構成された信号線路の構造。
【請求項２】
前記下絶縁層の少なくとも一部が、前記半導体層の下面に沿って帯状に延びていることを特徴とする、請求項１に記載の信号線路の構造。
【請求項３】
上面に前記ストリップ導体が形成されていない範囲の一部において、前記下絶縁層、前記半導体層及び前記上絶縁層のうち少なくとも１つが形成されていないことを特徴とする、請求項１又は２に記載の信号線路の構造。
【請求項４】
前記ベースを共通として、前記ベースの上に前記下絶縁層、前記半導体層、前記上絶縁層及び前記ストリップ導体からなる複数の信号線路を設けた信号線路の構造において、
複数の前記信号線路は、少なくとも一部の前記半導体層が互いに分離され、少なくとも一部の前記上絶縁層が互いに分離され、かつ少なくとも一部の前記ストリップ導体が互いに分離されていることを特徴とする、請求項１、２又は３に記載の信号線路の構造。
【請求項５】
第１の絶縁層を挟んで第１の半導体基板と第２の半導体基板が接合されたＳＯＩ基板の、前記第２の半導体基板の上面に第２の絶縁層を成膜する工程と、
前記第２の絶縁層を帯状にパターニングして信号線路の上絶縁層を形成する工程と、
前記上絶縁層の上面において前記上絶縁層に沿って信号線路のストリップ導体を作製する工程と、
前記上絶縁層から露出した領域の前記第２の半導体基板をエッチングにより除去して前記第２の半導体層により信号線路の半導体層を形成する工程と、
前記半導体層から露出した領域の前記第１の絶縁層をエッチングにより除去することにより、前記第１の半導体基板からなる信号線路のベースの上面に前記第１の絶縁層により信号線路の下絶縁層を形成する工程と、
を備えた信号線路の製造方法。
【請求項６】
互いに接触又は離間する少なくとも一組の接点と、前記接点に流れる信号の経路の少なくとも一部に、請求項１に記載した信号線路の構造を用いたことを特徴とするスイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波用の信号線路の構造に関し、特にＭＥＭＳ素子などに用いられる信号線路の構造に関する。また、本発明は、当該信号線路の製造方法や当該信号線路を用いたスイッチに関する。
【背景技術】
【０００２】
ＭＥＭＳ素子等に用いられる高周波用の信号線路は、一般には、素子を形成された半導体層の一部に信号線路に沿って絶縁層を形成し、絶縁層の上にストリップ導体を設けたものである。したがって、このような半導体層は、ストリップ導体の線幅に比べて十分大きな幅を有するものであり、広い面積の基板が用いられている。
【０００３】
しかしながら、例えば２本の信号線路を近接させて平行に配線する場合、共通の半導体層の上にそれらの信号線路を平行に配線されていると、半導体層を通じて２本の信号線路間に電磁カップリングが生じる。そして、信号線路間に電磁カップリングが生じると、それぞれの高周波伝送信号どうしが混じってノイズが生じたり、クロストークが発生したり、伝送信号のリークが発生して伝送損失が大きくなったりする問題がある。また、信号線路の周囲に生じる電磁界が半導体層内に広がっているので、信号線路の近傍に他の素子が配置されている場合にも、信号線路とそれらの素子との間にも電磁カップリングが生じることがある。このような電磁カップリングが生じると、信号線路内を伝送される高周波信号のリークが発生して伝送損失が大きくなる。
【０００４】
このような信号線路の伝送損失を低減させる方法としては、特許文献１に開示された方法がある。これは図１に示すように、裏面に接地導体１１を形成された誘電体基板１２の上にストリップ導体１３を設けることによってマイクロストリップ線路を形成し、ストリップ導体１３の下面両側端部近傍に沿って誘電体基板１２に溝１４を形成したものである。
【０００５】
溝１４の形成されていないマイクロストリップ線路では、誘電体基板１２の下面両側端部において電界が集中してしまう。そこで、特許文献１のマイクロストリップ線路では、誘電体基板１２の下面両側端部近傍に溝１４を設けることで、誘電体基板１２の下面両側端部近傍の媒質を誘電体材料（誘電体基板１２）から誘電率１の空気に置換している。それによって誘電体基板１２の下面両側端部近傍における電界集中を緩和し、伝送損失を軽減している。
【０００６】
しかしながら、半導体層の表面に形成された絶縁層（絶縁被膜）の上に金属配線を形成する場合には絶縁層の厚さが非常に薄いので、絶縁層に溝を形成しても効果が期待できない。そのため、上面にストリップ導体を備えた誘電体基板に溝を設けるという特許文献１のような構造を採用することはできなかった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−２４６８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上記のような技術的課題に鑑みてなされたものであって、その目的とするところは、半導体層の表面に形成された絶縁層の上にストリップ導体を設けた信号線路において信号のリークを低減させることのできる信号線路の構造と当該信号線路を用いたスイッチを提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る信号線路の構造は、ベースと、前記ベースの上面に形成された下絶縁層と、前記下絶縁層の上面において、少なくとも一部が信号伝送しようとする経路に沿って帯状に延びた半導体層と、前記半導体層の上面において少なくとも一部が前記半導体層に沿って帯状に延びた上絶縁層と、前記上絶縁層の上面において少なくとも一部が前記上絶縁層に沿って帯状に延びたストリップ導体とによって信号線路が構成されたことを特徴としている。ここで、ベースとしては、接地導体や半導体（必ずしも接地されていなくてもよい）などを用いることができる。
【００１０】
本発明にかかる信号線路の構造によれば、半導体層や上絶縁層がストリップ導体と同様に信号伝送しようとする経路に沿って帯状に延びているので、ストリップ線路とベースとの間の損失が発生する半導体層内を通る電磁界を少なくできるため損失を低減できる。半導体層を通して伝わるリークを低減できるので、信号線路の少なくとも一部が本発明の信号線路の構造のようになっていれば、信号線路からのリークを低減でき、各信号線路のアイソレーション特性を良好にするとともにインサーションロスを低減することができる。
【００１１】
本発明に係る信号線路の構造のある実施態様は、前記下絶縁層の少なくとも一部が、前記半導体層の下面に沿って帯状に延びていることを特徴としている。
また、本発明に係る信号線路の構造の別な実施態様は、上面に前記ストリップ導体が形成されていない範囲の一部において、前記下絶縁層、前記半導体層及び前記上絶縁層のうち少なくとも１つが形成されていないことを特徴としている。
また、本発明に係る信号線路の構造のさらに別な実施態様は、前記ベースを共通として、前記ベースの上に前記下絶縁層、前記半導体層、前記上絶縁層及び前記ストリップ導体からなる複数の信号線路を設けた信号線路の構造において、複数の前記信号線路は、少なくとも一部の前記半導体層が互いに分離され、少なくとも一部の前記上絶縁層が互いに分離され、かつ少なくとも一部の前記ストリップ導体が互いに分離されていることを特徴としている。前記下絶縁層どうしは、全体で連続していてもよく、全体で分離されていてもよく、一部で連続し一部で分離されていてもよい。かかる実施態様によれば、各信号線路をアイランド化できるので、信号線路間における信号のリークを低減でき、各信号線路のアイソレーション特性を良好にするとともにインサーションロスを低減することができる。
【００１２】
本発明に係る信号線路の製造方法は、第１の絶縁層を挟んで第１の半導体基板と第２の半導体基板が接合されたＳＯＩ基板の、前記第２の半導体基板の上面に第２の絶縁層を成膜する工程と、前記第２の絶縁層を帯状にパターニングして信号線路の上絶縁層を形成する工程と、前記上絶縁層の上面において前記上絶縁層に沿って信号線路のストリップ導体を作製する工程と、前記上絶縁層から露出した領域の前記第２の半導体基板をエッチングにより除去して前記第２の半導体層により信号線路の半導体層を形成する工程と、前記半導体層から露出した領域の前記第１の絶縁層をエッチングにより除去することにより、前記第１の半導体基板からなる信号線路のベースの上面に前記第１の絶縁層により信号線路の下絶縁層を形成する工程とを備えたことを特徴としている。
【００１３】
本発明に係る信号線路の製造方法によれば、ＳＯＩ基板を用いることにより、少ない工程で本発明に係る信号線路を製作することができる。
【００１４】
本発明に係るスイッチは、互いに接触又は離間する少なくとも一組の接点と、前記接点に流れる信号の経路の少なくとも一部に、請求項１に記載した信号線路の構造を用いたことを特徴としている。本発明にかかるスイッチによれば、信号の経路となる配線部分からの高周波信号のリークを低減でき、各信号線路のアイソレーション特性を良好にするとともにインサーションロスを低減することができる。
【００１５】
なお、本発明における前記課題を解決するための手段は、以上説明した構成要素を適宜組み合せた特徴を有するものであり、本発明はかかる構成要素の組合せによる多くのバリエーションを可能とするものである。
【図面の簡単な説明】
【００１６】
【図１】図１は、特許文献１に開示された高周波用伝送線路の構造を示す断面図である。
【図２】図２（ａ）は本発明の一実施形態による信号線路の一部を示す平面図、図２（ｂ）はその斜視図である。
【図３】図３（ａ）〜（ｆ）は、図２に示した信号線路の製造工程を説明するための概略断面図である。
【図４】図４（ａ）は本発明の別な実施形態による信号線路の一部を示す平面図、図４（ｂ）はその斜視図である。
【図５】図５（ａ）〜（ｆ）は、図４に示した信号線路の製造工程を説明するための概略断面図である。
【図６】図６は、比較例の信号線路を示す断面図である。
【図７】図７は、本発明に係る静電リレーの平面図である。
【図８】図８は、図７のＡ部を拡大して示す斜視図である。
【図９】図９は、本発明実施例に係るスイッチ（アイランド構造の信号線路を用いたもの）と比較例に係るスイッチ（アイランド構造でない信号線路を用いたもの）とにおける、スイッチオフ時のアイソレーション特性を示す図である。
【図１０】図１０は、本発明実施例に係るスイッチと比較例に係るスイッチとにおける、スイッチオン時のインサーションロスの周波数特性を示す図である。
【図１１】図１１（ａ）は、図９及び図１０の結果を得るために用いた本発明実施例に係るスイッチのシミュレーション用モデルを示す平面図である。図１１（ｂ）は図１１（ａ）のＣ−Ｃ線断面図である。
【図１２】図１２（ａ）は、図９及び図１０の結果を得るために用いた比較例に係るスイッチのシミュレーション用モデルを示す平面図である。図１２（ｂ）は図１２（ａ）のＤ−Ｄ線断面図である。
【図１３】図１３（ａ）は本発明実施例及び比較例のスイッチオフ時の状態を示す詳細図、図１３（ｂ）は本発明実施例及び比較例のスイッチオン時の状態を示す詳細図である。
【発明を実施するための形態】
【００１７】
以下においては、添付図面を参照しながら本発明の好適な実施形態を説明する。但し、本発明は以下の実施形態に限定されるものでなく、他の用途にも適用することができ、また本発明の要旨を逸脱しない範囲において種々設計変更することができる。
【００１８】
（１本の信号線路）
図２（ａ）及び（ｂ）は、本発明の実施形態１による信号線路を示す平面図及び斜視図である。この信号線路２１は、ＭＥＭＳ素子などに用いられる１線路の信号線路を表している。この信号線路２１は、ベース２２の上に下絶縁層２３、半導体層２４及び上絶縁層２５を積層し、さらに上絶縁層２５の上面にストリップ導体２６を配線したものである。
【００１９】
ベース２２は、Ｓｉや高抵抗Ｓｉなどの半導体や金属からなる層又は基板であって、必要であれば回路基板などを通じてグランドに接続される。半導体層２４は、絶縁性又は半絶縁性の半導体層であって、例えば高抵抗のＳｉ基板からなる。下絶縁層２３及び上絶縁層２５は、酸化膜（ＳｉＯ２）や窒化膜（ＳｉＮ）からなる。ストリップ導体２６は、帯状の金属導体層であって、例えば下層がＣｒで上層がＡｕからなる２層構造となっている。あるいは、ストリップ導体２６は、Ｐｔ、Ａｕ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｈ、Ｒｅ、Ｔａ、Ｐｔ合金、Ａｕ合金などによって形成してもよい。
【００２０】
この信号線路２１は、例えば数十μｍ程度の線幅を有するものであって、信号伝送経路に沿って配線されている。また、信号線路２１はアイランド化されており、下絶縁層２３、半導体層２４及び上絶縁層２５は、ストリップ導体２６とほぼ等しい幅を有している。図２に示す信号線路２１では、上絶縁層２５の幅がストリップ導体２６の幅よりも若干広く、下絶縁層２３及び上絶縁層２５の幅が半導体層２４の幅よりも若干狭くなっている。ただし、各層の幅はこのような大小関係に限るものでなく、例えば下絶縁層２３、半導体層２４及び上絶縁層２５の幅は等しくてもよい。また、上絶縁層２５の幅をストリップ導体２６より狭くしてもよく、下絶縁層２３の幅を半導体層２４より広くしてもよい。
【００２１】
このような信号線路２１では、高周波信号が伝送されるとき、ストリップ導体２６とベース２２との間の上絶縁層２５、下絶縁層２３及び半導体層２４内に電界及び磁界が集中し、高周波信号が信号線路２１に沿って伝送される。しかも、この信号線路２１では、ストリップ導体２６の周辺の下絶縁層２３、半導体層２４及び上絶縁層２５を除去して信号線路をアイランド化しているので、信号線路２１の両側部に半導体層が存在することなく空気層となっており、ストリップ導体２６とベース２２の間の電磁界が損失の大きい半導体層２４を通る量を少なくできるため損失を低減できる。また、半導体層２４を通して伝わるリークを低減できる。その結果、信号線路のアイソレーション特性及び、信号伝送時のインサーションロス特性が良好になる。
【００２２】
（製造方法）
つぎに、この信号線路２１の製造方法の一例を説明する。図３（ａ）に示すものは、第１のＳｉ基板の上面に酸化膜（ＳｉＯ２膜）を挟んで第２のＳｉ基板を接合させたＳＯＩ（Silicon On Insulator）基板であって、第１のＳｉ基板がベース２２となり、酸化膜が下絶縁層２３となり、第２のＳｉ基板が半導体層２４となる。このＳＯＩ基板の半導体層２４（第２のＳｉ基板）の上面に、図３（ｂ）に示すように、窒化膜（ＳｉＮ膜）を成膜して上絶縁層２５を形成する。ついで、信号伝送経路となる領域をレジスト膜によって覆い、レジスト膜から露出した窒化膜（上絶縁層２５）をエッチングによって除去し、図３（ｃ）に示すように上絶縁層２５を信号伝送経路に沿って帯状にパターニングする。この後、上絶縁層２５の上のレジスト膜を剥離させる。
【００２３】
この後、蒸着やスパッタリング等によって、上絶縁層２５を覆うようにして半導体層２４の上面にＣｒを成膜し、さらにその上にＡｕを成膜する。そして、図３（ｄ）に示すように、Ａｕ（上層）／Ｃｒ（下層）の金属被膜をストリップ状にパターニングし、上絶縁層２５の上にストリップ導体２６を形成する。
【００２４】
ついで、上絶縁層２５及びストリップ導体２６を覆うようにレジストマスクを形成して、あるいは上絶縁層２５をマスクとして、半導体層２４の露出領域をエッチング除去し、図３（ｅ）に示すように、上絶縁層２５の下面に沿った帯状の半導体層２４を形成する。さらに、半導体層２４をマスクとして下絶縁層２３をエッチングして半導体層２４から露出した領域の下絶縁層２３をエッチング除去し、図３（ｆ）に示すように、下絶縁層２３を帯状に形成する。
【００２５】
（２本の信号線路）
図４（ａ）及び（ｂ）に示すものは、ベース２２の上面に２本の信号線路２１ａ、２１ｂを近接させて平行に配列した実施形態である。信号線路２１ａ、２１ｂは上記信号線路２１と同じ構造を有するものであるが、ベース２２は共通となっている。
【００２６】
図６は、アイランド化されていない２線の信号線路を示す、比較例の断面図である。この信号線路では、共通の半導体層２４の上に上絶縁層２５とストリップ導体２６を積層して信号線路２１ａが形成され、またその近傍で共通の半導体層２４の上に上絶縁層２５とストリップ導体２６を積層して信号線路２１ｂが形成されている。この比較例のような構造であると、図６に破線で示すように共通の半導体層２４内部に発生する電磁界を通じて信号線路２１ａと信号線路２１ｂが結合する。その結果、信号線路間にリークが発生してインサーションロスが大きくなるとともにアイソレーション特性が損なわれる。
【００２７】
これに対し、本発明に係る信号線路では、図４（ｂ）のように信号線路２１ａと信号線路２１ｂがそれぞれアイランド化されていて独立しているので、信号線路２１ａと信号線路２１ｂの間に結合が生じにくく、信号線路のアイソレーション特性が良好になる。また、リークの原因である半導体層２４が互いに分離されていて、しかもできるだけ幅が狭くなるようにしているので、信号線路２１ａ、２１ｂの伝送損失が低減されて、信号伝送時のインサーションロスが小さくなる。
【００２８】
（２本の信号線路の製造方法）
図５（ａ）〜（ｆ）は、図４に示した２本のアイランド構造の信号線路２１ａ、２１ｂの製造方法の一例を示す図である。信号線路２１ａ、２１ｂの製造方法も、図３（ａ）〜（ｆ）に示した信号線路２１の製造方法とほぼ同じである。すなわち、信号線路２１ａと信号線路２１ｂを別々に製造するのでなく、図５（ａ）〜（ｆ）に示したように、信号線路２１ａと信号線路２１ｂの各製造工程を同時に実行していくことで効率よく信号線路２１ａ、２１ｂを作製することができる。
【００２９】
（静電リレー）
図７は本発明に係る高周波用の静電リレー３１の構造を示す平面図である。また、図８は図７のＡ部を拡大して示す斜視図である。この静電リレー３１においては、固定接点部と可動接点部からなるスイッチの部分に上記信号線路を用いている。
【００３０】
この静電リレー３１は、Ｓｉ基板や金属基板などの導電性材料からなるベース基板３２の上面に、固定接点部３３、可動接点部３４、固定電極部３５、可動接点部３４を支持する可動電極部３６、可動電極部３６を弾性的に保持する弾性バネ３７および支持部３８を設けたものである。この静電リレー３１においては、固定接点部３３と可動接点部３４によってスイッチが構成されており、固定電極部３５や可動電極部３６などによってアクチュエータが構成されている。そして、以下に説明するように、静電力によってアクチュエータを駆動すると、可動電極部３６がベース基板３２と平行な方向に移動して固定接点部３３と可動接点部３４の間が閉じられてスイッチがオンになる。逆に、静電力を解除すると弾性バネ３７の弾性復帰力によって可動電極部３６が元の位置に戻ってスイッチがオフになる。
【００３１】
可動接点部３４を動かすためのアクチュエータは、固定電極部３５、可動電極部３６、弾性バネ３７及び支持部３８からなり、以下に説明するような構造を有している。
【００３２】
図７に示すように、ベース基板３２の上面には主として導電性のＳｉからなる複数本の固定電極部３５が互いに平行に配置されており、各固定電極部３５は、ＳｉＯ２やＳｉＮからなる絶縁膜（図示せず）を介してベース基板３２の上面に固定されている。各固定電極部３５は、ベース基板３２に垂直な方向から見ると、矩形状のパッド部３９の両面からＹ方向へ向けてそれぞれ枝状をした枝状電極部４０が延出されている。枝状電極部４０には、それぞれ左右対称となるように枝部４１が突出しており、枝部４１はＹ方向において一定ピッチで並んでいる。なお、Ｙ方向とは、図７に示すように、可動電極部３６及び可動接点部３４の移動方向と平行な方向を表し、Ｘ方向とは、ベース基板３２の上面に平行で、Ｙ方向と直交する方向を表す。また、パッド部３９においては、電極膜４２の上に電極パッド層４３が設けられている。
【００３３】
可動電極部３６は導電性のＳｉからなり、各固定電極部３５を囲むように形成されている。可動電極部３６には、各固定電極部３５を両側から挟むようにして櫛歯状電極部４４が形成されている（固定電極部３５間においては、一対の櫛歯状電極部４４によって枝状となっている）。櫛歯状電極部４４は、各固定電極部３５を中心として左右対称となっており、各櫛歯状電極部４４からは枝部４１間の空隙部へ向けて櫛歯部４５が延出している。しかも、各櫛歯部４５は、その櫛歯部４５と隣接して可動接点部３４に近い側に位置する枝部４１との距離が、当該櫛歯部４５と隣接して可動接点部３４から遠い側に位置する枝部４１との距離よりも短くなっている。
【００３４】
支持部３８は、絶縁膜（図示せず）を介してベース基板３２の上面に固定されており、ベース基板３２の他方端部においてＸ方向に長く延びている。支持部３８の両端部と可動電極部３６とは、一対の弾性バネ３７によってつながれている。可動電極部３６は、弾性バネ３７を介して支持部３８によって水平に支持されており、ベース基板３２の上面からわずかに浮いている。よって、可動電極部３６は弾性バネ３７を弾性変形させることによってＹ方向に移動可能となっている。なお、弾性バネ３７及び支持部３８もＳｉからなる。
【００３５】
上記のような構造を有するアクチュエータは、つぎのようにして駆動される。固定電極部３５と可動電極部３６の間には直流電圧源が接続され、制御回路等によって直流電圧がオン、オフされる。固定電極部３５では、直流電圧源の一方端子が電極パッド層４３に接続される。直流電圧源の他方端子は、例えば支持部３８に接続される。支持部３８及び弾性バネ３７は導電性を有しており、支持部３８、弾性バネ３７及び可動電極部３６は電気的に導通しているので、支持部３８に印加した電圧は可動電極部３６に加わることになる。
【００３６】
直流電圧源によって固定電極部３５と可動電極部３６の間に直流電圧が印加されると、枝状電極部４０の枝部４１と櫛歯状電極部４４の櫛歯部４５との間に静電引力が発生する。しかし、固定電極部３５及び可動電極部３６の構造が、各固定電極部３５の中心線に関して対称に形成されているので、可動電極部３６に働くＸ方向の静電引力はバランスし、可動電極部３６はＸ方向には移動しない。一方、各櫛歯部４５と隣接して可動接点部３４に近い側に位置する枝部４１との距離が、当該櫛歯部４５と隣接して可動接点部３４から遠い側に位置する枝部４１との距離よりも短くなっているので、各櫛歯部４５が可動接点部側へ吸引され、弾性バネ３７を撓ませながら可動電極部３６が固定接点部３３側に向けて移動する。
【００３７】
また、固定電極部３５と可動電極部３６の間に印加していた直流電圧を解除すると、枝部４１と櫛歯部４５の間の静電引力が消失するので、弾性バネ３７の弾性復帰力によって可動電極部３６が固定接点部３３から遠ざかる方向へ後退する。
【００３８】
つぎに、固定接点部３３及び可動接点部３４からなるスイッチの構造を説明する。図８に示すように、固定接点部３３においては、絶縁性又は半絶縁性のＳｉからなる固定接点基板４７（半導体層）がその下面をＳｉＯ２やＳｉＮなどからなる絶縁膜４６を介してベース基板３２の上面に固定されている。固定接点基板４７の上面にはＳｉＮやＳｉＯ２などからなる絶縁層４８が形成されている。また、図７及び図８に示すように固定接点基板４７はベース基板３２の上面端部において幅方向（Ｘ方向）に延びており、中央部には可動接点部３４側へ向けて突出した張出部５０が形成され、両端にそれぞれパッド支持部５１ａ、５１ｂが形成されている。
【００３９】
絶縁層４８の上面には、Ａｕ（上層）／Ｃｒ（下層）、Ｐｔ、Ａｕ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｈ、Ｒｅ、Ｔａ、Ｐｔ合金、Ａｕ合金などからなる導電層が形成されている。この導電層は、パッド支持部５１ａ、５１ｂの上では接点用パッド部５２ａ、５２ｂとなっており、張出部５０の上では互いに平行に配置されていて可動接点部３４側へ突出した部分が固定接点５３ａ、５３ｂとなっている。また、接点用パッド部５２ａと固定接点５３ａを結ぶ部分の導電層がストリップ導体４９ａとなっており、接点用パッド部５２ｂと固定接点５３ｂを結ぶ部分の導電層がストリップ導体４９ｂとなっている。
【００４０】
可動接点部３４は張出部５０に対向する位置に設けられている。可動接点部３４は、図８に示すように、絶縁性又は半絶縁性のＳｉからなる可動接点基板５４の上面にＳｉＮやＳｉＯ２などからなる絶縁層５５が形成され、その上面にＡｕ（上層）／Ｃｒ（下層）、Ｐｔ、Ａｕ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｈ、Ｒｅ、Ｔａ、Ｐｔ合金、Ａｕ合金などからなる導電層５６が形成されている。固定接点５３ａ、５３ｂと対向する導電層５６の端面は、可動接点基板５４の前面から突出していて、可動接点５７となっている。また、可動接点基板５４は、可動電極部３６から突出した支持梁５８によって片持ち状に支持されている。
【００４１】
この静電リレー３１においては、固定接点部３３の接点用パッド部５２ａ、５２ｂに高周波回路（図示せず）が接続され、アクチュエータで可動接点部３４を駆動し、可動接点５７を固定接点４６ａ、４６ｂに接触させることによって高周波回路を閉じることができる。高周波回路が閉じると、可動接点部３４の絶縁層５５を通って一方のストリップ導体４９ａから他方のストリップ導体４９ｂへ高周波信号が流れる。また、アクチュエータの静電力を解除して弾性バネ３７の弾性復帰力によって可動接点部３４を後退させ、可動接点５７を固定接点４６ａ、４６ｂから離間させることにより高周波回路を開くことができる。
【００４２】
この静電リレー３１において、固定接点部３３のストリップ導体４９ａ、４９ｂが配線された部分（例えば、図７のＢ部）では、絶縁膜４６、固定接点基板４７及び絶縁層４８の幅がストリップ導体４９ａ、４９ｂの線幅にほぼ等しくなっていてアイランド化されており、図２に示したような信号線路２１が構成されている。すなわち、図２の信号線路２１とは、
ベース基板３２  →  ベース２２
絶縁膜４６  →  下絶縁層２３
固定接点基板４７  →  半導体層２４
絶縁層４８  →  上絶縁層２５
ストリップ導体４９ａ、４９ｂ  →  ストリップ導体２６
というように対応している。
【００４３】
したがって、本発明に係る信号線路の構造を用いた静電リレー３１のスイッチ部分では、ストリップ導体４９ａ、４９ｂからの高周波信号のリークが低減されてアイソレーション特性が良好となり、またインサーションロスも低減される。
【００４４】
なお、図７に示された可動接点部３４においては、導電層の先端部、すなわち固定接点５３ａ、５３ｂの部分では、２本の導電層が平行に配線されているので、この部分を図４に示したような２本の信号線路２１ａ、２１ｂのように構成することも可能である。
【００４５】
（アイソレーションとインサーションロスのシミュレーション結果）
本発明の効果を確認するため、図１１に示すような本発明実施例による静電リレーのモデルと、図１２に示すような比較例による静電リレーのモデルを用いて、入出力部間のアイソレーション特性とインサーションロスの周波数特性をシミュレーションした。
【００４６】
図１１に示す本発明実施例の静電リレー（アイランド構造の信号線路を用いたもの）のモデルでは、接点用パッド部５２ａ、５２ｂの幅Ｌ２を１００μｍとし、その長さＬ４も１００μｍとした。接点用パッド部５２ａと接点用パッド部５２ｂとの距離Ｌ３を３００μｍとした。また、ストリップ導体４９ａ、４９ｂの縁から固定接点５３ａ、５３ｂの先端までの距離Ｌ１を３７μｍとした。さらに、ストリップ導体４９ｂ（ストリップ導体２６）の線幅Ｗ１を１０μｍ、ストリップ導体４９ｂ（上絶縁層２５）及び絶縁膜４６（下絶縁層２３）の幅Ｗ２を３０μｍ、固定接点基板４７（半導体層２４）の幅Ｗ３を４０μｍとした。
【００４７】
同様に、図１２に示す比較例の静電リレー（アイランド構造でない信号線路を用いたもの）のモデルでも、接点用パッド部５２ａ、５２ｂの幅Ｌ２を１００μｍとし、その長さＬ４も１００μｍとした。接点用パッド部５２ａと接点用パッド部５２ｂとの距離Ｌ３を３００μｍとした。また、ストリップ導体４９ａ、４９ｂの縁から固定接点５３ａ、５３ｂの先端までの距離Ｌ１を３７μｍとした。さらに、ストリップ導体４９ｂ（ストリップ導体２６）の線幅Ｗ１を１０μｍ、ストリップ導体４９ｂ（上絶縁層２５）及び絶縁膜４６（下絶縁層２３）の幅Ｗ２を３０μｍとした。ただし、比較例では、固定接点基板４７（半導体層２４）のサイズは十分に大きなものとした。
【００４８】
なお、近傍に固定電極部３５及び可動電極部３６からなるアクチュエータが存在することによる影響は、図１１（ａ）及び図１２（ａ）に示すように矩形状をした半導体ブロックＭに置き換えて評価した。
【００４９】
図９は、図１１のような実施例のモデルと図１２のような比較例のモデルを用いてＧＨｚ帯における入出力部間のアイソレーション特性を評価した結果を示す。アイソレーションは、図１３（ａ）に示すように可動接点部３４を後退させて固定接点５３ａ、５３ｂの先端を可動接点部３４の可動接点５７から離間させた状態（スイッチオフの状態）で求めた。一方の接点用パッド部５２ａに電力値がＰinの高周波信号を入力したとき、他方の接点用パッド部５２ｂに出力される高周波信号の電力値がＰoutであったとすれば、アイソレーションは、
１０×log10（Ｐout／Ｐin）  ［dB］
によって求められる。
【００５０】
スイッチをオフにしているにもかかわらず、信号が入力部から出力部に１００％漏れる場合には、アイソレーションは０dBとなる。また、入出力部間における信号のリークが小さくなると、出力側の電力値Ｐoutが小さくなるので、アイソレーションは負値で絶対値が大きくなる。よって、図９では下方にいくほどアイソレーションが良好となる。
【００５１】
図９に示すシミュレーション結果では、比較例よりも実施例の方が下方に位置しているので、アイランド構造を有する信号線路を用いた実施例のモデルの方が、入出力部間における高周波信号のリークが非常に少なくなっており、アイソレーション特性が良好になっていることが分かる。
【００５２】
また、図１０は、図１１のような実施例のモデルと図１２のような比較例のモデルを用いてＧＨｚ帯における入出力部間のインサーションロスの周波数特性を評価した結果を示す。インサーションロスは、図１３（ｂ）に示すように可動接点部３４を前進させて固定接点５３ａ、５３ｂの先端を可動接点部３４の可動接点５７に接触させた状態（スイッチオンの状態）で求めた。一方の接点用パッド部５２ａに電力値がＰinの高周波信号を入力したとき、他方の接点用パッド部５２ｂに出力される高周波信号の電力値がＰoutであったとすれば、インサーションロスは、
１０×log10（Ｐout／Ｐin）  ［dB］
によって求められる。
【００５３】
高周波信号が外に漏れて入力部から出力部へほとんど伝わらない場合には、Ｐoutが小さいので、インサーションロスは負値で絶対値が大きくなる。また、高周波信号のリークが小さくなると、Ｐoutの値がＰinに近くなるので、インサーションロスの値は０dBに近づく。よって、図１０では上方にいくほどインサーションロスが少なくなる。
【００５４】
図１０に示すシミュレーション結果では、比較例よりも実施例の方が上方に位置しているので、アイランド構造を有する信号線路を用いた実施例の方が高周波信号のリークが非常に少なくなり、インサーションロスが低減することが分かる。
【符号の説明】
【００５５】
２１、２１ａ、２１ｂ      信号線路
２２      ベース
２３      下絶縁層
２４      半導体層
２５      上絶縁層
２６      ストリップ導体
３１      静電リレー
３２      ベース基板
３３      固定接点部
３４      可動接点部
３５      固定電極部
３６      可動電極部
３７      弾性バネ
４６      絶縁膜
４７      固定接点基板
４８      絶縁層
４９ａ、４９ｂ      ストリップ導体
５３ａ、５３ｂ      固定接点
５７      可動接点
【図１】
0005397626.tif 000002
【図２】
0005397626.tif 000003
【図３】
0005397626.tif 000004
【図４】
0005397626.tif 000005
【図５】
0005397626.tif 000006
【図６】
0005397626.tif 000007
【図７】
0005397626.tif 000008
【図８】
0005397626.tif 000009
【図９】
0005397626.tif 000010
【図１０】
0005397626.tif 000011
【図１１】
0005397626.tif 000012
【図１２】
0005397626.tif 000013
【図１３】
0005397626.tif 000014