(57)【特許請求の範囲】
【請求項１】
行列状に配置された光電変換機能を含む複数のセンサ部と、
上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、
上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、
上記垂直転送部の複数列単位で形成され、上記垂直転送部から上記水平転送部への信号電荷を選択的に排出可能な電荷排出部と、
上記電荷排出部にて信号電荷を排出する列数に応じて、画像の飽和信号量を可変させる制御を行う駆動系と、を有する
固体撮像素子。
【請求項２】
上記垂直転送部の信号を上記電荷排出部に排出する列数が被写体に応じて選択される
請求項１記載の固体撮像素子。
【請求項３】
上記垂直転送部の信号を上記電荷排出部に排出する列数が選択可能な画素の飽和信号量に応じて選択される
請求項１記載の固体撮像素子。
【請求項４】
上記電荷排出部は、
オーバーフロードレイン部を含み、
上記オーバーフロードレイン部のバリア電位に対して、水平画素間引き動作中のホールドゲートの電位を浅くしてある
請求項１から３のいずれか一に記載の固体撮像素子。
【請求項５】
上記駆動系は、
被写体の明るさに応じて、水平間引き駆動、電子シャッタスピード、画素の飽和信号量を可変させる
請求項１から４のいずれか一に記載の固体撮像素子。
【請求項６】
上記駆動系は、
低輝度の被写体を撮像する際には、水平方向の間引き無しとし、高輝度の被写体を撮像する際には、水平方向の間引きを行うように駆動する
請求項５に記載の固体撮像素子。
【請求項７】
上記水平転送部により転送された信号に対して少なくともゲイン処理を行う信号処理回路を有し、
上記駆動系は、
水平間引き駆動を行う際に、飽和信号量を変化させ、かつ信号処理回路のゲイン設定を変化させる
請求項５または６記載の固体撮像素子。
【請求項８】
上記駆動系は、
明るさを追従することで得られる情報をフィードバックさせることで被写体情報を検出する
請求項５から７のいずれか一に記載の固体撮像素子。
【請求項９】
上記センサ部、垂直転送部、水平転送部、および電荷排出部は半導体基板に形成され、
上記半導体基板には基板バイアス電圧が印加され、
上記駆動系は、
上記基板バイアス電圧を変調する機能を有する
請求項１から８のいずれか一に記載の固体撮像素子。
【請求項１０】
上記水平転送部により転送された信号に対して少なくともゲイン処理を行う信号処理回路を有し、
駆動モード切り替え時の基板バイアス変調期間にデジタルゲインを変化させる
請求項９記載の固体撮像装置。
【請求項１１】
上記水平転送部により転送された信号に対して信号処理を行う信号処理回路を有し、
上記信号処理回路は、
独立した色再現パラメータを保持し、モードに適応したパラメータを反映させる機能を有する
請求項１から１０のいずれか一に記載の固体撮像素子。
【請求項１２】
行列状に配置された光電変換機能を含む複数のセンサ部と、
上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、
上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、
上記垂直転送部の複数列単位で形成され、上記垂直転送部から上記水平転送部への信号電荷を選択的に排出可能な電荷排出部と、を含む、固体撮像素子を駆動する際、
上記電荷排出部にて信号電荷を排出する列数に応じて、画像の飽和信号量を可変させる制御を行う
固体撮像素子の駆動方法。
【請求項１３】
固体撮像素子と、
上記固体撮像素子の受光領域に対して入射光を導く光学系と、
上記固体撮像素子による画像に所定の処理を施す信号処理回路と、を含み、
上記固体撮像素子は、
行列状に配置された光電変換機能を含む複数のセンサ部と、
上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、
上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、
上記垂直転送部の複数列単位で形成され、上記垂直転送部から上記水平転送部への信号電荷を選択的に排出可能な電荷排出部と、
上記電荷排出部にて信号電荷を排出する列数に応じて、画像の飽和信号量を可変させる制御を行う駆動系と、を含む
カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、およびその駆動方法、並びにカメラに関し、特にオーバーフロードレイン（ＯＦＤ）構造を持つＣＣＤ(Charge Coupled Device) 型固体撮像素子（以下、ＣＣＤ撮像素子と称する）を用いた固体撮像素子およびその駆動方法、並びにカメラに関するものである。
【背景技術】
【０００２】
ＣＣＤ固体撮像素子の撮像領域は、ｎ型半導体基板を例にとると、このｎ型半導体基板にｐ型のウェル領域が形成され、このウェル領域の表面にｎ型の光電変換部、すなわち受光部が形成される。
撮像領域は、この受光部が複数のマトリクス状に配列されて構成される。
【０００３】
このようなＣＣＤ固体撮像素子において、光の入射によって受光部に蓄積される信号電荷ｅの許容量、いわゆる受光部の取り扱い電荷量について図１に関連付けて説明する。
【０００４】
図１（Ａ），（Ｂ）は、一般的な縦型オーバーフロードレイン構造を持つ固体撮像素子の光電変換を行う受光部のポテンシャル分布を示す図である。
図１（Ａ）は基板バイアス電圧Ｖｓｕｂ調整前のポテンシャル分布図であり、図１（Ｂ）は基板バイアス電圧Ｖｓｕｂ調整後のポテンシャル分布図である。
【０００５】
図１のポテンシャル分布図に示すように、いわゆる受光部の取り扱い電荷量はｐ型のウェル領域で構成されるオーバーフローバリアＯＦＢのポテンシャル障壁φａの高さで決定される。
すなわち、受光部に蓄積される信号電荷ｅが取り扱い電荷量を超えた場合、その超えた分の電荷がオーバーフローバリアのポテンシャル障壁φａを超えてオーバーフロードレインＯＦＤを構成するｎ型基板にあふれ、結果的に捨てられる。
なお、図１中の符号ａは受光部上の酸化膜を示している。
【０００６】
この受光部の取り扱い電荷量、つまりオーバーフローバリアＯＦＢのポテンシャル障壁φａの高さは、オーバーフロードレインとなる基板に印加するバイアス電圧、すなわちいわゆる基板バイアス電圧Ｖｓｕｂによって制御している。
しかし、この構造は、デバイスの製造ばらつきのために、オーバーフローバリアＯＦＢのポテンシャル障壁φの高さが図１中破線で示すようにチップ毎、また同一チップでも受光部毎にばらつく。
固体撮像素子は受光部に蓄積される信号電荷の最大量（飽和信号量）を品質管理上一定の仕様値以上とする必要がある。
このため、あるチップの基板バイアス電圧Ｖｓｕｂの設定はチップ内の受光部全てが前記仕様を満たす飽和信号量となるような基板バイアス電圧Ｖｓｕｂとする。
【０００７】
たとえば、特許文献１および２には、信号電荷を排出する領域であるオーバーフロードレインを垂直転送部と水平転送部近辺に形成された固体撮像素子が開示されている。
また、たとえば特許文献３には、基板バイアス回路に関する技術が開示されている。
【０００８】
ところで、ＣＣＤ固体撮像素子を用いたデジタルスチルカメラの動画撮影や、デジタルムービーカメラの大きな欠点として、高輝度被写体撮像時のスミアが挙げられる。
【０００９】
図２（Ａ），（Ｂ）は、スミアについて説明するための図である。図２（Ａ）はスミアの画像例を示し、図２（Ｂ）は水平方向の画素の簡略断面を示している。
図２において、１は高輝度被写体を、２は受光領域（フォトダイオード部）を、３は垂直転送レジスタを、４は転送電極を、５は酸化膜を、６は遮光膜を、それぞれ示している。
【００１０】
太陽や車のヘッドライトなど、図２に示すように、高輝度被写体１を撮像した場合に、光が本来の受光領域（フォトダイオード部）２で捉えきれない。
その結果、光はポテンシャル領域を乗り越え、あるいは直接垂直転送レジスタ３に漏れこむことにより発生する画面上下方向の光の筋がスミアである。
これは、バックグランドの感度信号とスミア信号の比（スミア＝スミア信号／感度信号）によって決まる。
【００１１】
このスミアを改善させる為の一例として、次の２つの方法が考えられる。
第１の方法は、信号処理回路等のＣＣＤの後段においてゲインを下げ、スミア信号を減らしつつ、さらに電子シャッタ低速化を組み合わせることで感度信号を維持しながら、相対的にスミア信号を減らし、画質を改善する方法である。
また、第２の方法は、単画素の飽和信号量を増加させることでカメラのダイナミックレンジ（Ｄレンジ）低下の弊害を抑制しつつ、信号処理回路等のＣＣＤの後段においてゲインを下げ、さらに電子シャッタ低速化を組み合わせる。第２の方法は、これにより、感度信号を維持しながら、相対的にスミア信号を減らし、画質を改善させる方法である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−１９３０５０号公報
【特許文献２】特開２００６−３１０６５５号公報
【特許文献３】特許第４３０６７０１号
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上記した第１の方法の場合には、感度信号は図３に示すように電子シャッタ低速化で維持する（元に戻す）ことが可能である。
しかし、第１の方法は、飽和信号量はゲイン低下により減少したままなので、図３に示すように、カメラのＤレンジの減少を招くので、実用上は好ましい手法ではない。
【００１４】
また、上記した第２の方法も、飽和信号量が増加し過ぎると、垂直レジスタ、水平レジスタ、フローティングディフュージョン部など、画素信号転送過程でのＤレンジ不足の問題が生じる。
さらに、第２の方法は、ＣＣＤ後段の信号処理回路においても、出力信号振幅(リセットフィードスルー込みのピーク to ピーク)が大きいことに伴い、絶対最大定格オーバーという問題が生じることになり、実用上は好ましい手法ではない。
【００１５】
また、動画モードにおいては、感度電子数確保を目的として、単画素の信号を複数加算する手法も用いられる。
このため、飽和信号量の増加がより顕著にもなり、垂直レジスタ、水平レジスタ、フローティングディフュージョン部など、画素信号転送過程でのＤレンジ不足という問題が生じる。
また、信号処理回路においても、出力信号振幅(リセットフィードスルー込みのピーク to ピーク)が大きいことに伴い、絶対最大定格オーバーという問題が生じることになり、実用上の採用はより困難な手法となる。
【００１６】
本発明は、トータルの取扱い電荷量を維持しながら、スミア成分のみを減少させることができ、スミア信号を相対的に減少させることで画質改善を図ることが可能な固体撮像素子、およびその駆動方法、並びにカメラを提供することにある。
【課題を解決するための手段】
【００１７】
本発明の第１の観点の固体撮像素子は、行列状に配置された光電変換機能を含む複数のセンサ部と、上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、上記垂直転送部の複数列単位で形成され、上記垂直転送部から上記水平転送部への信号電荷を選択的に排出可能な電荷排出部と、上記電荷排出部にて信号電荷を排出する列数に応じて、画像の飽和信号量を可変させる制御を行う駆動系と、を有する。
【００１８】
本発明の第２の観点の固体撮像素子の駆動方法は、行列状に配置された光電変換機能を含む複数のセンサ部と、上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、上記垂直転送部の複数列単位で形成され、上記垂直転送部から上記水平転送部への信号電荷を選択的に排出可能な電荷排出部と、を含む、固体撮像素子を駆動する際、上記電荷排出部にて信号電荷を排出する列数に応じて、画像の飽和信号量を可変させる制御を行う。
【００１９】
本発明の第３の観点のカメラは、固体撮像素子と、上記固体撮像素子の受光領域に対して入射光を導く光学系と、上記固体撮像素子による画像に所定の処理を施す信号処理回路と、を含み、上記固体撮像素子は、行列状に配置された光電変換機能を含む複数のセンサ部と、上記複数のセンサ部の列配列に対応して配列され、上記センサ部から読み出された信号電荷を行配列方向に転送する複数の垂直転送部と、上記垂直転送部から転送された信号電荷を列配列方向に転送する水平転送部と、上記垂直転送部の複数列単位で形成され、上記垂直転送部から上記水平転送部への信号電荷を選択的に排出可能な電荷排出部と、上記電荷排出部にて信号電荷を排出する列数に応じて、画像の飽和信号量を可変させる制御を行う駆動系と、を含む。
【発明の効果】
【００２０】
本発明によれば、トータルの取扱い電荷量（有効画素信号）を維持しながら、スミア成分のみを減少させることができ、スミア信号を相対的に減少させることで画質改善を図ることができる。
【図面の簡単な説明】
【００２１】
【図１】一般的な縦型オーバーフロードレイン構造を持つ固体撮像素子の光電変換を行う受光部のポテンシャル分布を示す図である。
【図２】スミアについて説明するための図である。
【図３】露光時間と信号出力との関係を説明するための図である。
【図４】本発明の実施形態に係る固体撮像素子の構成例を示す図である。
【図５】水平転送部としての水平転送レジスタが２相駆動であり、隣り合う４つの垂直転送部としての垂直転送レジスタを１つのグループとした場合の電極の構成例を示す図である。
【図６】水平転送部としての水平転送レジスタが２相駆動であり、隣り合う３つの垂直転送部としての垂直転送レジスタを１つのグループとした場合の電極の構成例を示す図である。
【図７】水平画像１/２間引き駆動時の出力信号の例を示す図である。
【図８】図５および図７の動作モードにおける転送時の駆動タイミングチャートを示す図である。
【図９】図５および図７の動作モードにおける出力画素の転送イメージを示す図である。
【図１０】水平画像１/３間引き駆動時の出力信号の例を示す図である。
【図１１】水平画像２/３間引き駆動時の出力信号の例を示す図である。
【図１２】図６および図１０の動作モードにおける転送時の駆動タイミングチャートを示す図である。
【図１３】図６および図１０の動作モードにおける出力画素の転送イメージを示す図である。
【図１４】図６および図１１の動作モードにおける転送時の駆動タイミングチャートを示す図である。
【図１５】図６および図１１の動作モードにおける出力画素の転送イメージを示す図である。
【図１６】オーバーフロードレイン部のバリア電位φ２がホールドゲートの電位φ１より高い場合のオーバーフロードレイン近辺のポテンシャル状態を示す図である。
【図１７】オーバーフロードレイン部のバリア電位φ２がホールドゲートの電位φ１より低い場合のオーバーフロードレイン近辺のポテンシャル状態を示す図である。
【図１８】局所的なポテンシャル欠陥による不具合例を示す図である。
【図１９】本実施形態に係る基板バイアス変調による飽和信号量の調整例を示す図である。
【図２０】本実施形態による固体撮像素子を撮像デバイスとして用いた本発明の実施形態に係るカメラの概略構成図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態を添付図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．固体撮像素子の構成例
２．基板バイアス切替回路の構成例
３．本固体撮像素子の特徴的な構成および機能
４．本固体撮像素子の特徴的な構成および機能の具体的な説明
【００２３】
＜１．固体撮像素子の構成例＞
図４は、本発明の実施形態に係る固体撮像素子の構成例を示す図である。
【００２４】
図４の固体撮像素子１０は、行（垂直）方向および列（水平）方向にマトリクス状に配列されて、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する複数のセンサ部（光電変換素子）１１を有する。
固体撮像素子１０は、これらセンサ部１１の垂直列ごとに設けられ、各センサ部１１から読み出しゲート部１２を介して読み出された信号電荷を垂直転送する複数本の垂直転送レジスタ１３を有する。
固体撮像素子１０は、センサ部１１と垂直転送レジスタ１３とによって撮像エリア１４が構成されている。
【００２５】
この撮像エリア１４において、センサ部１１はたとえばＰＮ接合のフォトダイオードから構成されている。
このセンサ部１１に蓄積された信号電荷は、読み出しパルスが印加されることにより、読み出しゲート部１２を介し、垂直レジスタに読み出される。
垂直転送レジスタ１３は、たとえば８相の垂直転送クロックφＶ１〜φＶ８によって転送駆動され、読み出された信号電荷を水平ブランキング期間の一部にて１走査線（１ライン）に相当する部分ずつ順に垂直方向に転送する。
【００２６】
撮像エリア１４の図面上の下側には、水平転送レジスタ１５が配置されている。この水平転送レジスタ１５には、複数本の垂直転送レジスタ１３から１ラインに相当する信号電荷が順次転送される。
水平転送レジスタ１５は、たとえば２相の水平転送クロックφＨ１，φＨ２によって転送駆動され、複数本の垂直転送レジスタ１３から移された１ライン分の信号電荷を、水平ブランキング期間後の水平走査期間において順次水平方向に転送する。
【００２７】
水平転送レジスタ１５の転送先の端部には、たとえばフローティング・ディフュージョン・アンプ構成の電荷電圧変換部１６が配置されている。
この電荷電圧変換部１６は、水平転送レジスタ１５によって水平転送されてきた信号電荷を順次電圧信号に変換して出力する。
この電圧信号は、出力回路（図示せず）を経た後、被写体からの光の入射量に応じたＣＣＤ出力ＯＵＴとして、出力端子１７から外部に出力される。
【００２８】
上述したセンサ部１１、読み出しゲート部１２、垂直転送レジスタ１３、水平転送レジスタ１５および電荷電圧変換部１６等は半導体基板（以下、単に基板と称す）１８上に形成され、ＣＣＤ撮像素子１０ＩＭＧが形成される。
また、後で説明するように、垂直転送レジスタ１３と水平転送レジスタ１５との接続部近辺（電荷受け渡し領域）に電荷排出部としてのオーバーフロードレインＯＦＤが形成されている。
本実施形態においては、水平転送レジスタ１５の電極ピッチは複数ラインの垂直転送レジスタ１３を含む電極構成として形成される。
【００２９】
また、本実施形態の固体撮像素子１０は、ＣＣＤ撮像素子１０ＩＭＧの駆動制御系とし、タイミング発生回路１９および基板バイアス切替回路２０を有する。
さらに、本実施形態の固体撮像素子１０は、ＣＣＤ撮像素子１０ＩＭＧの読み出し信号に対して信号処理を施す信号処理回路（ＰＲＣ）３０が設けられる。
【００３０】
固体撮像素子１０において、垂直方向および水平方向の転送読み出しを駆動するための８相の垂直転送クロックφＶ１〜φＶ８および２相の水平転送クロックφＨ１，φＨ２は、タイミング発生回路１９から発生される。
【００３１】
８相の垂直転送クロックφＶ１〜φＶ８は、基板１８上に形成された端子（パッド）２１−１〜２１−８を介して垂直転送レジスタ１３に供給される。
また、各種転送タイミング信号φＳＴ１，φＳＴ２，φＶＨＬＤ１，φＶＨＬＤ２，φＬＶ、およびφＶＯＧが端子２２−１〜２２−６を介して垂直転送レジスタ１３に供給される。
２相の水平転送クロックφＨ１，φＨ２は、端子２３−１，２３−２を介して水平転送レジスタ１５に供給される。
また、タイミング発生回路１９は、基板バイアス切替回路２０における基板バイアス切替処理を制御する基板バイアス制御信号Ｖｓｕｂ Ｃｏｎｔ１，Ｖｓｕｂ Ｃｏｎｔ２を発生する。
【００３２】
φＶ１〜φＶ８は垂直転送電極Ｖ１〜Ｖ８を駆動するための信号である。
φＳＴ１，φＳＴ２はストレージゲートＳＴ１，ＳＴ２を駆動するための信号である。
φＶＨＬＤ１，φＶＨＬＤ２はホールドゲートＨＬＤを駆動するための信号である。
φＬＶは最終垂直転送電極ＬＶを駆動するための信号である。
φＶＯＧは電荷蓄積制御電極ＶＯＧのゲートを駆動するための信号である。
φＨ１，φＨ２は水平転送電極Ｈ１，Ｈ２を駆動するための信号である。
これらの電極やゲートの配置については後述する。
【００３３】
また、基板１８上には、この基板１８をバイアスするバイアス電圧（以下、基板バイアスと称する）Ｖｓｕｂが印加される。この基板バイアスを発生する回路ＧＶＳは、基板１８に形成される。
基板１８には、基板バイアスＶｓｕｂを変調するために基板バイアスを切り替える基板バイアス切替回路２０が端子２４を介して接続されている。
【００３４】
＜２．基板バイアス切替回路の構成例＞
基板バイアス切替回路２０は、ｎｐｎ型トランジスタＱ１，Ｑ２、抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４、信号端子２５−１，２５−２、およびノードＮＤ１を有する。
基板バイアス切替回路２０は、ノードＮＤ１が基板１８の端子２４に接続されている。
トランジスタＱ１のコレクタが抵抗素子Ｒ１の一端に接続され、抵抗素子Ｒ１の他端がノードＮＤ１に接続されている。トランジスタＱ１のエミッタが接地され、ゲートが抵抗素子Ｒ３の一端に接続され、抵抗素子Ｒ３の他端が第１の基板バイアス制御信号Ｖｓｕｂ Ｃｏｎｔ１が供給される端子２５−１に接続されている。
トランジスタＱ２のコレクタが抵抗素子Ｒ２の一端に接続され、抵抗素子Ｒ２の他端がノードＮＤ１に接続されている。トランジスタＱ２のエミッタが接地され、ゲートが抵抗素子Ｒ４の一端に接続され、抵抗素子Ｒ４の他端が第２の基板バイアス制御信号Ｖｓｕｂ Ｃｏｎｔ２が供給される端子２５−２に接続されている。
【００３５】
基板バイアス切替回路２０は、タイミング生成回路１９から供給される第１の基板バイアス制御信号Ｖｓｕｂ Ｃｏｎｔ１および第２の基板バイアス制御信号Ｖｓｕｂ Ｃｏｎｔ２によりトランジスタＱ１，Ｑ２が個別にオン、オフ制御される。
これにより、基板１８の基板バイアスＶｓｕｂが変調される。
【００３６】
図４において、基板バイアス切替回路２０のブロックに、その回路構成に併せて基板バイアス変調例が示されている。
【００３７】
図４の例では、まず、第１の基板バイアス制御信号Ｖｓｕｂ Ｃｏｎｔ１および第２の基板バイアス制御信号Ｖｓｕｂ Ｃｏｎｔ２がローレベルでトランジスタＱ１，Ｑ２のベースに供給される。
この場合、２つのトランジスタＱ１，Ｑ２は共にオフ（ＯＦＦ）に保持される。
これにより、基板バイアスＶｓｕｂは変調されず、基準設定のままに保持される。
【００３８】
次に、第１の基板バイアス制御信号Ｖｓｕｂ Ｃｏｎｔ１がハイレベル、第２の基板バイアス制御信号Ｖｓｕｂ Ｃｏｎｔ２がローレベルでトランジスタＱ１，Ｑ２のベースに供給される。
この場合、トランジスタＱ１がオン（ＯＮ）し、トランジスタＱ２はオフ（ＯＦＦ）に保持される。
これにより、１ステップだけ基板バイアスＶｓｕｂが高くなるように変調され、飽和信号量が１ステップ小さくなるように制御される。
【００３９】
次に、第１の基板バイアス制御信号Ｖｓｕｂ Ｃｏｎｔ１がローレベル、第２の基板バイアス制御信号Ｖｓｕｂ Ｃｏｎｔ２がハイレベルでトランジスタＱ１，Ｑ２のベースに供給される。
この場合、トランジスタＱ１がオフ（ＯＦＦ）し、トランジスタＱ２がオン（ＯＮ）する。
これにより、さらに１ステップだけ基板バイアスＶｓｕｂが高くなるように変調され、飽和信号量がさらに１ステップ小さくなるように制御される。
【００４０】
このような変調制御は、ある垂直ラインの信号をオーバーフロードレインＯＦＤに掃き出すときに、同時並列的に、画素の飽和信号量を可変させるときに行われる。
なお、並列に駆動するトランジスタ数を増やして個別に駆動制御することも可能であり、これにより、さらに精細な変調制御を実現することが可能となる。
【００４１】
本実施形態において、駆動系は少なくともタイミング発生回路１９、基板バイアス切替回路２０を含んで構成される。
【００４２】
＜３．本固体撮像素子の特徴的な構成および機能＞
以上の構成を有する固体撮像素子１０は、以下の特徴をもつ。
前述したように、固体撮像素子１０は、垂直転送レジスタ１３と水平転送レジスタ１５の接続部近辺にオーバーフロードレインＯＦＤを有し、水平転送レジスタ１５の電極ピッチが垂直転送レジスタ１３の複数ラインを含む電極構成を有している。
そして、固体撮像素子１０は、ある垂直ラインの信号をオーバーフロードレインに掃き出し、かつ画素の飽和信号量を可変させる制御を行う駆動系を有する。
この駆動系は、タイミング発生回路１９、基板バイアス切替回路２０、および図示しない制御系により構成される。
【００４３】
固体撮像素子１０は、垂直ラインの信号電荷をオーバーフロードレインＯＦＤに排出（掃き出す）列数（水平方向の画素間引き率）を、被写体に応じて、あるいは、選択可能な画素の飽和信号量に応じて選択する機能を有する。
【００４４】
固体撮像素子１０は、電荷排出部であるオーバーフロードレイン部のバリア電位に対して、水平画素間引き動作中のホールドゲートの電位が浅くなるように構成される。
また、固体撮像素子１０は、被写体の明るさに応じて、水平間引き駆動、電子シャッタスピード、画素の飽和信号量を可変させる機能を有している。
【００４５】
固体撮像素子１０は、低輝度の被写体を撮像する際には、水平方向の間引き「無し」とし、高輝度の被写体を撮像する際には、水平方向の間引き「有り」とする機能を有する。
【００４６】
固体撮像素子１０は、水平間引き駆動を行う際に、基板バイアス切替回路２０により飽和信号量を変化させ、かつ信号処理回路３０のゲイン設定を変化させる機能を有する。
【００４７】
固体撮像素子１０は、明るさを追従することで得られる、ＮＤのＯＮ/ＯＦＦやシャッタ速度の情報をフィードバックさせることで被写体情報、ここでは低輝度であるか高輝度であるかを検出する機能を有する。
【００４８】
固体撮像素子１０は、駆動モード切り替え時の基板バイアス変調期間にデジタルゲインを変化させる機能を有する。
【００４９】
固体撮像素子１０は、独立した色再現パラメータを保持し、モードに適応したパラメータを反映させ、たとえばモード毎にホワイトバランスを調整する機能を有する。
【００５０】
このような特徴を含む本実施形態に係る固体撮像素子１０は、水平画素間引きと単画素の飽和信号量増、電子シャッタの低速化を組み合わせることにより、トータルの取扱い電荷量（有効画素信号）を維持しながら、スミア成分のみを減少させる。
すなわち、固体撮像素子１０は、スミア信号を相対的に減少させることで画質改善を図ることが可能に構成されている。
これにより、固体撮像素子１０は、垂直転送レジスタ１３、水平転送レジスタ１５、フローティングディフュージョン部など、画素信号転送過程でのダイナミックレンジ不足が生じることを防止している。
さらに、固体撮像素子１０は、ＣＣＤ撮像素子１０ＩＭＧの後段の信号処理回路３０においても、出力信号振幅(リセットフィードスルー込みのピーク to ピーク)が大きいことに伴い、絶対最大定格オーバーすることを防止している。
これにより、スミア信号量のみを減少させることが可能となり、画質改善が図られる。
また、画素水平間引き駆動を行う場合、低照度被写体撮像時の感度不足が課題となるケースも考えられる。
そのような場合には、固体撮像素子１０は、必要に応じ、被写体の明るさによって、水平画素間引き有無の切り替えを行う。
たとえば高輝度時には水平画素間引き“有り”でスミアを減少させて画質を改善し、低輝度には水平画素間引き“無し”で感度確保を行う。
このような制御機能を有する固体撮像素子１０は、被写体の明るさに応じて最適な画質を提供することも可能となっている。
【００５１】
＜４．本固体撮像素子の特徴的な構成および機能の具体的な説明＞
以下、上記した本実施形態の固体撮像素子１０の特徴的な構成および機能について具体的に説明する。
【００５２】
［水平画素間引きの方法］
まず、水平画素間引きの方法について説明する。
列単位で画素信号およびスミア信号を掃き捨てる方法として、垂直転送部としての垂直転送レジスタ１３と水平転送部としての水平転送レジスタ１５近辺に信号電荷を排出する領域（オーバーフロードレイン）を設ける方法を採用可能である。
このオーバーフロードレインを設けた垂直転送部としての垂直転送レジスタ１３および水平転送部としての水平転送レジスタ１５の電極構成例を図５および図６に示す。
これらの例では、水平転送レジスタ１５の電極ピッチが垂直転送レジスタ１３の複数ラインを含む電極構成を有している。
【００５３】
図５は、水平転送部としての水平転送レジスタ１５が２相駆動であり、隣り合う４つの垂直転送部としての垂直転送レジスタ１３を１つのグループとした場合の電極の構成例を示している。
図６は、水平転送部としての水平転送レジスタ１５が２相駆動であり、隣り合う３つの垂直転送部としての垂直転送レジスタ１３を１つのグループとした場合の電極の構成例を示している。
水平転送部は一例として２相駆動を用いているが、水平駆動相数に制約は無い。
【００５４】
図５および図６において、４０が電荷排出部としてのオーバーフロードレイン部を示している。
また、図５および図６において、Ｒ、Ｇ、Ｂで示す領域はセンサ部１１である。
Ｖ７は７番目の垂直転送電極を示している。
Ｖ８は８番目（８相駆動の最終段目）の垂直転送電極を示している。
ＳＴ，ＳＴ１，ＳＴ２はストレージゲートを示している。
ＨＬＤはホールドゲートを示している。
ＬＶ，ＬＶ１，ＬＶ２は最終垂直転送電極を示している。
ＶＯＧ、ＶＯＧ１，ＶＯＧ２は電荷蓄積制御電極を示している。
Ｈ１，Ｈ２は水平転送電極を示している。
【００５５】
図５の電極構成での水平画素間引きを行う場合、次のような処理を行う。
なお、図７は、水平画像１/２間引き駆動時の出力信号の例を示す図である。
図８は、図５および図７の動作モードにおける転送時の駆動タイミングチャートを示す図である。
図９は、図５および図７の動作モードにおける出力画素の転送イメージを示す図である。図９はポイントとなる転送箇所のみ示している。
【００５６】
オーバーフロードレイン部４０に隣接する最終垂直転送電極ＬＶ２および電荷蓄積制御電極ＶＯＧ２のゲートに固定バイアスを印加し、定電位に保つ。
これにより、最終垂直転送電極ＬＶ２を有する列の信号を水平転送レジスタ１５に転送することなく、全てオーバーフロードレイン部４０に排出し、水平方向に１/２に画素信号を間引いて出力することが可能となる。
この場合、図７に示すように、２列毎に出力される画素信号と出力されない画素信号を設けることが可能となる。
【００５７】
図６の電極構成での水平画素間引きを行う場合、次のような処理を行う。
図１０は、水平画像１/３間引き駆動時の出力信号の例を示す図である。
図１１は、水平画像２/３間引き駆動時の出力信号の例を示す図である。
図１２は、図６および図１０の動作モードにおける転送時の駆動タイミングチャートを示す図である。
図１３は、図６および図１０の動作モードにおける出力画素の転送イメージを示す図である。図１３はポイントとなる転送箇所のみ示している。
図１４は、図６および図１１の動作モードにおける転送時の駆動タイミングチャートを示す図である。
図１５は、図６および図１１の動作モードにおける出力画素の転送イメージを示す図である。図１５はポイントとなる転送箇所のみ示している。
【００５８】
図６では３つの垂直転送部としての垂直転送レジスタ１３を１つのグループとしている。
この場合、オーバーフロードレイン部４０に隣接するストレージゲートＳＴ１、ＳＴ２を駆動若しくはバイアス固定のいずれかを選択する。
ストレージゲートＳＴ１のみを駆動し、ストレージゲートＳＴ２を固定バイアスを与え、ストレージゲートＳＴ２の列の信号を全てオーバーフロードレイン部４０に掃き捨てた場合は、水平方向の画素間引き率は２/３となる。
ストレージゲートＳＴ１、ＳＴ２共にバイアスで固定し、両列ともオーバーフロードレイン部４０に掃き捨てた場合は、水平方向の画素間引き率は１/３となる。
このように図６の電極構成では任意に間引き率を選択することが可能となる。
これにより、図１０および図１１に示すように、出力される画素信号と出力されない画素信号を設けることが可能となる。
【００５９】
図１６は、オーバーフロードレイン部のバリア電位φ２がホールドゲートの電位φ１より高い場合のオーバーフロードレイン近辺のポテンシャル状態を示す図である。
図１７は、オーバーフロードレイン部のバリア電位φ２がホールドゲートの電位φ１より低い場合のオーバーフロードレイン近辺のポテンシャル状態を示す図である。
【００６０】
上記した水平画素間引き動作時の留意事項として、図１６に示したように、垂直転送部と水平転送部近辺に設けられたオーバーフロードレイン部４０のバリア電位φ２に対して、水平画素間引き動作中のホールドゲートＨＬＤの電位φ１を浅くする必要が有る。
逆に、図１７に示したように、そのバリア電位関係が逆転してしまうと（φ１＞φ２）、水平画素間引きにより出力しないはずの信号電荷が水平レジスタ等へ漏れこんでしまい、正常信号と混色することになってしまい、問題となる。
【００６１】
図１８は、局所的なポテンシャル欠陥による不具合例を示す図である。
図１９（Ａ）および（Ｂ）は、本実施形態に係る基板バイアス変調による飽和信号量の調整例を示す図である。
【００６２】
また、通常の画素列が正常であっても、ポテンシャル欠陥等により水平画素数１０００段に対して、１画素分の局所的にバリア電位関係が逆転する場合でも、正常信号との混色により、図１８に示すように、局所的な縦筋が発生するので、問題となる。
このため、オーバーフロードレイン部４０のバリア電位と水平画素間引き動作中のホールドゲートＨＬＤの電位の関係には十分に留意して設計する必要が有る。
【００６３】
このように水平画素間引き率を１/ｎとした場合に、同時に図１９に示すように、基板バイアスを変調し、飽和信号量をｎ倍に設定する。
さらに、この基板変調に電子シャッタの低速化を組み合わせることで、画素の出力信号量（感度）を保ったまま、スミア成分のみを１/ｎに低減することができる。
【００６４】
また、飽和信号量の増加分についてはｎ倍に限定する必要は無く、微小でも画素の飽和信号量を増加させることができればよい。
この場合、画素信号：スミアの比率を改善したまま、信号処理回路３０にてゲイン処理（必要画素信号量分、ゲインを増加させる）を行うことで、スミア画質の改善が可能である。
たとえば、スミア信号：飽和出力信号の比が、１/２：１（あるいは１：２）の図９の場合には、スミアが６ｄＢ改善することになる。
これに対して、スミア信号：飽和出力信号の比が２/３：１（あるいは１：１．５）の図１３の場合には、スミアが３．５ｄＢ改善することになる。
ただし、図１３において単画素の飽和信号量の増加が１．２倍にしか増加できない場合でも、スミア信号：飽和出力信号の比が１：１．２となるので、スミアが１．６ｄＢ（１．２倍）に改善することが可能となる。
【００６５】
なお、前述のように、スミア改善効果を、スミア信号：飽和出力信号で表現しているのは、感度信号に関しては、電子シャッタ低速化により維持する（元に戻す）ことが可能なためである。
【００６６】
以上により、固体撮像素子１０は、垂直転送レジスタ１３、水平転送レジスタ１５、フローティングディフュージョン部など、画素信号転送過程でのダイナミックレンジ不足が生じることを防止している。
さらに、固体撮像素子１０は、ＣＣＤ撮像素子１０ＩＭＧの後段の信号処理回路３０においても、出力信号振幅(リセットフィードスルー込みのピーク to ピーク)が大きいことに伴い、絶対最大定格オーバーすることを防止している。
これにより、スミア信号量のみを減少させることが可能となり、画質改善を図ることが可能である。
【００６７】
［水平画素間引き有無の切り替え］
次に、被写体の輝度情報に応じた制御、被写体の明るさによって、水平画素間引き有無の切り替えを行う（高輝度時：水平画素間引き“有り”でスミア画質改善、低輝度：水平画素間引き“無し”で感度確保）ようにする応用例について説明する。
【００６８】
図２０は、本実施形態による固体撮像素子を撮像デバイスとして用いたカメラの概略構成図である。
【００６９】
このカメラ１００においては、上記したＣＣＤ撮像素子１０ＩＭＧ、基板バイアス切替回路２０、信号処理回路３０に加えて次の構成要素を含む。
カメラ１００は、ＣＣＤ撮像素子１０ＩＭＧの光入射側にレンズ５１および絞り５２を含む光学系５０、タイミング発生回路１９を含むＣＣＤ駆動回路６０、および動作モード設定部７０を有する。
本実施形態において、駆動系は、タイミング発生回路１９を含むＣＣＤ駆動回路６０、および動作モード設定部７０を含んで構成される。
【００７０】
被写体が低輝度の場合（画素出力信号＞＞スミア信号）に水平画素間引き駆動を行うと、元々微小であるスミア量はほぼ変わらず、必要とされる画素信号が大きく減少し、Ｓ/Ｎが劣化する結果となる。
そのため、図２０に示す動作モード設定部７０にて、被写体の輝度情報（高輝度または 低輝度）に応じて水平画素間引き駆動のＯＮ/ＯＦＦの制御を行う。
【００７１】
この被写体情報を検出する方法として、ＮＤフィルタのＯＮ/ＯＦＦや、レンズのＦ値（絞り）や、シャッタ速度の情報をフィードバックする方法が適用可能である。
【００７２】
このように、被写体情報を感知し、暗い被写体を撮像する場合には、水平画素間引き動作”無し”で感度を確保し、明るい被写体を撮像する場合には、水平画素間引き”有り”かつ基板バイアス変調で飽和信号量増加を行う。
これと並行して、動作モード設定部７０にて、被写体の明るさに応じた電子シャッタスピードを設定することで、必要信号量を確保する。
電子シャッタスピードの設定では、低輝度および水平画素間引き無しの場合は低速とし、高輝度および水平画素間引き有りの場合には低速に設定する。
【００７３】
また、前述のようなモード切り替えは、基板バイアス変調を伴うことが殆どである。
ただし、基板バイアス変調に時間を必要とする場合、十分に基板バイアスが変調していない状態（十分な飽和信号量に達しない状態）で出力を行うと低ダイナミックレンジに伴う色つきが発生する可能性がある。
そのため、モード切替時にゲイン（信号処理回路３０で設定）も変更し、色つきを防止することも有効である。
【００７４】
また、基板バイアス変調時には分光感度特性が変化するため、独立した色再現パラメータ（信号処理回路３０で設定）を保持し、駆動モードの切り替え制御に合わせて反映させることで、最適なホワイトバランス調整が可能となる。
【００７５】
以上の機能を組み合わせることで、被写体の明るさに応じた、最適な画質を提供することも可能となる。
【００７６】
以上のように、本実施形態によれば、以下の効果を得ることができる。
水平画素間引き動作と同時に単画素の飽和信号量を増加させ、さらに低速電子シャッタを組み合わせることで、必要な画素信号量はそのままに、スミア信号のみを減少させることができる。
これにより、垂直レジスタ、水平レジスタ、フローティングディフュージョン部など、画素信号転送過程でのダイナミックレンジ不足の問題を解消することができる。
そして、ＣＣＤ後段の信号処理回路においても、出力信号振幅(リセットフィードスルー込みのピーク to ピーク)が大きいことに伴い、絶対最大定格オーバーという問題が生じることが無くなる。そして、スミア信号量のみを減少させることが可能となり、画質改善を図ることが可能となる。
また、被写体の明るさに応じて水平画素間引きの有無、電子シャッタスピードを切り替えることにより被写体の明るさ毎に最適な画質を提供することも可能となる。
駆動モード切り替え時の基板バイアス変調に時間を要する場合、デジタルゲインを調整することで色つきを防止することも可能となる。
駆動モード毎に分光特性が異なる場合、独立した色再現パラメータを保持し、駆動モードに合わせて反映させることで、最適なホワイトバランス調整も可能となる。
【符号の説明】
【００７７】
１０・・・固体撮像装置、１０ＩＭＧ・・・ＣＣＤ撮像素子、１１・・・センサ部、１２・・・読み出しゲート部、１３・・・垂直転送レジスタ（垂直転送部）、１４・・・撮像エリア、１５・・・水平転送レジスタ（水平転送部）、１６・・・電荷電圧変換部、１８・・・半導体基板、１９・・・タイミング発生回路、２０・・・基板バイアス切替回路、３０・・・信号処理回路、４０・・・オーバーフロードレイン部（電荷排出部）、５０・・・光学系、６０・・・ＣＣＤ駆動回路、７０・・・動作モード設定部、１００・・・カメラ。
【図１】
0005573231.tif 000002
【図３】
0005573231.tif 000003
【図４】
0005573231.tif 000004
【図５】
0005573231.tif 000005
【図６】
0005573231.tif 000006
【図７】
0005573231.tif 000007
【図８】
0005573231.tif 000008
【図９】
0005573231.tif 000009
【図１０】
0005573231.tif 000010
【図１１】
0005573231.tif 000011
【図１２】
0005573231.tif 000012
【図１３】
0005573231.tif 000013
【図１４】
0005573231.tif 000014
【図１５】
0005573231.tif 000015
【図１６】
0005573231.tif 000016
【図１７】
0005573231.tif 000017
【図１８】
0005573231.tif 000018
【図１９】
0005573231.tif 000019
【図２０】
0005573231.tif 000020
【図２】
0005573231.tif 000021