(57)【特許請求の範囲】
【請求項１】
第１信号を、当該第１信号より振幅が大きい第２信号に変換する振幅変換回路であって、
前記第１信号が入力される第１入力端子と、
前記第２信号を出力するための出力端子と、
第１電源端子と前記出力端子との間に接続した第１電流駆動素子と、
前記出力端子を放電する第１トランジスタと、
前記第１信号に応じて前記第１トランジスタを駆動する駆動回路とを備え、
前記駆動回路は、
前記第１トランジスタの制御電極が接続する第１ノードに、前記第１信号を前記第１トランジスタのしきい値電圧に略等しいレベルだけレベルシフトさせて供給し、
第２電源端子と前記第１ノードとの間に接続した第２電流駆動素子をさらに備える
ことを特徴とする振幅変換回路。
【請求項２】
第１信号を、当該第１信号より振幅が大きい第２信号に変換する振幅変換回路であって、
前記第１信号が入力される第１入力端子と、
前記第２信号を出力するための出力端子と、
第１電源端子と前記出力端子との間に接続した第１電流駆動素子と、
前記出力端子を放電する第１トランジスタと、
前記第１信号に応じて前記第１トランジスタを駆動する駆動回路とを備え、
前記駆動回路は、
前記第１トランジスタの制御電極が接続する第１ノードに、前記第１信号を前記第１トランジスタのしきい値電圧に略等しいレベルだけレベルシフトさせて供給し、
前記出力端子と前記第１トランジスタとの間に第２トランジスタが介在し、
前記第２トランジスタの制御電極は、前記第１信号の活性化に応じて前記第１ノードが昇圧されたとき、基準電位を基準にして当該第１ノードの電圧より大きい電圧に設定される
ことを特徴とする振幅変換回路。
【請求項３】
請求項１または請求項２記載の振幅変換回路であって、
前記駆動回路は、
前記第１信号の非活性期間に、前記第１ノードを、基準電位を基準にして前記第１トランジスタのしきい値電圧に略等しい電圧にする充放電回路と、
前記第１入力端子と前記第１ノードとの間に接続した容量素子とを備える
ことを特徴とする振幅変換回路。
【請求項４】
請求項３記載の振幅変換回路であって、
前記充放電回路は、
基準電位を基準にして前記第１トランジスタのしきい値電圧の略２倍の電圧を発生する電圧発生回路と、
前記電圧発生回路が発生した電圧を前記第１トランジスタのしきい値電圧だけ小さい電圧にシフトして前記第１ノードに供給するレベルシフト素子と、
前記容量素子に並列接続された第１ダイオード素子とを含む
ことを特徴とする振幅変換回路。
【請求項５】
請求項４記載の振幅変換回路であって、
前記第１ダイオード素子は、
前記第１ノードに接続した制御電極を有する第３トランジスタである
ことを特徴とする振幅変換回路。
【請求項６】
請求項４または請求項５記載の振幅変換回路であって、
前記電圧発生回路は、
基準電位を基準にして前記第１トランジスタのしきい値電圧の略２倍の電圧が出力される第２ノードと第３電源端子との間に接続した第３電流駆動素子と、
前記第２ノードと基準電源端子との間に直列接続された第２および第３ダイオード素子とを含む
ことを特徴とする振幅変換回路。
【請求項７】
請求項６記載の振幅変換回路であって、
前記第３電流駆動素子は、第１抵抗素子である
ことを特徴とする振幅変換回路。
【請求項８】
請求項６記載の振幅変換回路であって、
前記第３電流駆動素子は、一定の電圧が供給される制御電極を有する第４トランジスタである
ことを特徴とする振幅変換回路。
【請求項９】
請求項８記載の振幅変換回路であって、
前記第４トランジスタは、制御電極が前記第２ノードに接続したデプレッション型トランジスタである
ことを特徴とする振幅変換回路。
【請求項１０】
請求項６から請求項９のいずれか記載の振幅変換回路であって、
前記第２および第３ダイオード素子は、それぞれダイオード接続されたトランジスタである
ことを特徴とする振幅変換回路。
【請求項１１】
請求項６から請求項１０のいずれか記載の振幅変換回路であって、
前記第１電源端子と前記第３電源端子は同電位である
ことを特徴とする振幅変換回路。
【請求項１２】
請求項６から請求項１１のいずれか記載の振幅変換回路であって、
前記レベルシフト素子は、
前記電圧発生回路が発生した電圧を受ける制御電極を有し、第４電源端子と前記第１ノードとの間に接続する第５トランジスタである
ことを特徴とする振幅変換回路。
【請求項１３】
請求項１２記載の振幅変換回路であって、
前記第３電源端子と前記第４電源端子は同電位である
ことを特徴とする振幅変換回路。
【請求項１４】
請求項１から請求項１３のいずれか記載の振幅変換回路であって、
前記第１電流駆動素子は、第２抵抗素子である
ことを特徴とする振幅変換回路。
【請求項１５】
請求項１から請求項１３のいずれか記載の振幅変換回路であって、
前記第１電流駆動素子は、
前記第１電源端子と前記出力端子との間に接続した第６トランジスタを備え、前記出力端子の充電に伴い、当該第６トランジスタの制御電極が昇圧されるブートストラップ型負荷回路である
ことを特徴とする振幅変換回路。
【請求項１６】
請求項１から請求項１３のいずれか記載の振幅変換回路であって、
前記第１電流駆動素子は、
前記出力端子に接続した制御電極を有し、前記第１電源端子と前記出力端子との間に接続したデプレッション型の第７トランジスタである
ことを特徴とする振幅変換回路。
【請求項１７】
請求項１から請求項１６のいずれか記載の振幅変換回路であって、
前記第１信号の相補信号が入力される第２入力端子をさらに備え、
前記第１トランジスタは、前記出力端子と前記第２入力端子との間に接続されている
ことを特徴とする振幅変換回路。
【請求項１８】
請求項１から請求項１６のいずれか記載の振幅変換回路であって、
前記第１トランジスタは、前記出力端子と基準電源端子との間に接続されている
ことを特徴とする振幅変換回路。
【請求項１９】
第１信号を、当該第１信号より振幅が大きい第２信号に変換する振幅変換回路であって、
前記第１信号を、当該第１信号より振幅が大きい第１内部信号に変換する第１振幅変換回路と、
前記第１信号の相補信号を、当該相補信号より振幅が大きい第２内部信号に変換する第２振幅変換回路と、
前記第１および第２内部信号の一方で制御され、前記第２信号を出力するための出力端子を充電する第１トランジスタと、
前記第１および第２内部信号の他方で制御され、前記出力端子を放電する第２トランジスタとを備え、
前記第１および第２振幅変換回路のそれぞれは、
入力端子と、
内部信号出力端子と、
電源端子と前記内部信号出力端子との間に接続した電流駆動素子と、
前記内部信号出力端子を放電する第３トランジスタと、
前記入力端子に入力された信号に応じて前記第３トランジスタを駆動する駆動回路とを備え、
前記第１振幅変換回路においては、前記入力端子に前記第１信号が入力され、前記内部信号出力端子から前記第１内部信号が出力され、
前記第２振幅変換回路においては、前記入力端子に前記第１信号の相補信号が入力され、前記内部信号出力端子から前記第２内部信号が出力され、
前記第１および第２振幅変換回路において、前記駆動回路は、前記第３トランジスタの制御電極が接続するノードに、前記入力端子に入力された信号を前記第３トランジスタのしきい値電圧に略等しいレベルだけレベルシフトさせて供給する
ことを特徴とする振幅変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号の振幅を変換するための振幅変換回路に関するものであり、特に、それを構成するトランジスタが全て同一導電型である振幅変換回路に関する。
【背景技術】
【０００２】
信号の電圧レベルおよび振幅を変換するための振幅変換回路（レベル変換回路）は広く知られている。例えば下記の特許文献１には、それを構成するトランジスタが全て同一の導電型であるレベル変換回路が開示されている。このように使用されるトランジスタの導電型を一つに揃えることにより、製造プロセスの簡略化および低コスト化を図ることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１２３５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の例えば図１の回路のレベル変換回路では、入力信号（ＩＮ）は、容量素子（Ｃｃ）による容量結合を介して入力トランジスタ（６）のゲートに供給される。入力トランジスタ（６）のソースは一定の電源電位（−ＶＬ）に固定されているため、入力トランジスタ（６）のゲート・ソース間電圧は、入力信号（ＩＮ）と同等の振幅で変化する。また当該レベル変換回路では、入力トランジスタ（６）のゲート・ソース間には抵抗素子７が接続されており、定常状態で入力信号（ＩＮ）が非活性レベルのとき、ゲート・ソース間電圧は０になる。従って、当該レベル変換回路では、入力トランジスタ（６）が入力信号（ＩＮ）のレベルに応じてオン／オフするためには、当該入力信号（ＩＮ）の振幅が入力トランジスタ（６）のしきい値電圧以上であることが必要である。
【０００５】
近年、液晶素子は有機ＥＬ（エレクトロ・ルミネッセンス）素子などの表示素子で構成された画素とその駆動回路とが同一の絶縁基板上に形成された構成を有する表示装置が実用化され、表示装置のコスト削減が図られている。そのような画素および駆動回路に用いるトランジスタの形成には、低温ポリシリコンあるいは非晶質シリコン等の製造プロセスが用いられる。それらの製造プロセスで形成されたトランジスタのしきい値電圧は、バラつきを含めて３Ｖ〜５Ｖ程度である。他方、表示装置に入力される制御信号は、半導体集積回路で生成され、そのレベルは３Ｖ〜３．３Ｖが一般的である。
【０００６】
このように表示装置に用いられるトランジスタのしきい値電圧が制御信号の振幅とが同等になると、その制御信号によって駆動回路を動作させることが困難となる。そのため従来の表示装置には、半導体集積回路で構成した振幅変換回路が設けられ、それによって制御信号の増幅が行われていた。これにより駆動回路の正常動作が可能になるが、半導体集積回路の振幅変換回路が付加されることで表示装置のコスト上昇を招いていた。
【０００７】
特許文献１のレベル変換回路のように、単一の導電型のトランジスタのみを用いて構成される振幅変換回路であれば、画素および駆動回路と同一の絶縁基板上に形成できるためコストの削減はできるであろうが、その入力トランジスタのしきい値電圧以上の入力信号が必要なため、半導体集積回路で生成された制御信号を増幅する用途には適用困難であった。
【０００８】
本発明は以上のような課題を解決するためになされたものであり、入力信号の振幅が入力トランジスタのしきい値電圧より小さい場合でも、正常に動作可能な振幅変換回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る振幅変換回路は、第１信号を、当該第１信号よりも振幅が大きい第２信号に変換する振幅変換回路であって、前記第１信号が入力される第１入力端子と、前記第２信号を出力するための出力端子と、第１電源端子と前記出力端子との間に接続した第１電流駆動素子と、前記出力端子を放電する第１トランジスタと、第２電源端子と前記第１ノードとの間に接続した第２電流駆動素子と、前記第１信号に応じて前記第１トランジスタを駆動する駆動回路とを備え、前記駆動回路は、前記第１トランジスタの制御電極が接続する第１ノードに、前記第１信号を前記第１トランジスタのしきい値電圧に略等しいレベルだけレベルシフトさせて供給するものである。
【発明の効果】
【００１０】
本発明に係る振幅変換回路によれば、半導体集積回路で構成した振幅変換回路が不要になるため、製造コストの低減を図ることができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る振幅変換回路の回路図である。
【図２】実施の形態１に係る振幅変換回路の動作を示す信号波形図である。
【図３】実施の形態１の第１の変更例に係る振幅変換回路の電圧発生回路の回路図である。
【図４】実施の形態１の第１の変更例に係る振幅変換回路の電圧発生回路の回路図である。
【図５】実施の形態１の第１の変更例に係る振幅変換回路の電圧発生回路の回路図である。
【図６】実施の形態１の第２の変更例に係る振幅変換回路の出力段の回路図である。
【図７】実施の形態１の第２の変更例に係る振幅変換回路の出力段の回路図である。
【図８】実施の形態１の第２の変更例に係る振幅変換回路の出力段の回路図である。
【図９】実施の形態１の第２の変更例に係る振幅変換回路の出力段の回路図である。
【図１０】実施の形態１の第２の変更例に係る振幅変換回路の出力段の回路図である。
【図１１】実施の形態１の第３の変更例に係る振幅変換回路の回路図である。
【図１２】実施の形態１の第４の変更例に係る振幅変換回路の回路図である。
【図１３】実施の形態１の第５の変更例に係る振幅変換回路の回路図である。
【図１４】実施の形態１の第６の変更例に係る振幅変換回路の回路図である。
【図１５】実施の形態１の第７の変更例に係る振幅変換回路の回路図である。
【図１６】実施の形態１の第８の変更例に係る振幅変換回路の回路図である。
【図１７】実施の形態１の第９の変更例に係る振幅変換回路の回路図である。
【図１８】実施の形態１の第１０の変更例に係る振幅変換回路の回路図である。
【図１９】実施の形態２に係る振幅変換回路の回路図である。
【図２０】実施の形態２の変更例に係る振幅変換回路の回路図である。
【図２１】実施の形態３に係る振幅変換回路の回路図である。
【図２２】実施の形態３に係る振幅変換回路の動作を示す信号波形図である。
【図２３】実施の形態１の第５の変更例に係る振幅変換回路の回路図である。
【図２４】実施の形態１の第５の変更例に係る振幅変換回路の回路図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を図面を参照しながら説明する。なお、説明が重複して冗長になるのを避けるため、各図において同一または相当する機能を有する要素には同一符号を付してある。
【００１３】
また、各実施の形態に用いられるトランジスタは、絶縁ゲート型電界効果トランジスタである。絶縁ゲート型電界効果トランジスタは、ゲート絶縁膜中の電界により半導体層内のドレイン領域とソース領域との間の電気伝導度が制御される。ドレイン領域およびソース領域が形成される半導体層の材料としては、ポリシリコン、アモルファスシリコン、ペンタセン等の有機半導体、単結晶シリコンあるいはＩＧＺＯ（In-Ga-Zn-O）等の酸化物半導体などを用いることができる。
【００１４】
よく知られているように、トランジスタは、それぞれ制御電極（狭義にはゲート（電極））と、一方の電流電極（狭義にはドレイン（電極）またはソース（電極））と、他方の電流電極（狭義にはソース（電極）またはドレイン（電極））とを含む少なくとも３つの電極を有する素子である。トランジスタはゲートに所定の電圧を印加することによりドレインとソース間にチャネルが形成されるスイッチング素子として機能する。トランジスタのドレインとソースは、基本的に同一の構造であり、印加される電圧条件によって互いにその呼称が入れ代わる。例えば、Ｎ型トランジスタであれば、相対的に電位（以下「レベル」とも称する）の高い電極をドレイン、低い電極をソースと呼称する（Ｐ型トランジスタの場合はその逆となる）。
【００１５】
特に示さない限り、それらのトランジスタは半導体基板上に形成されるものであってもよく、またガラスなどの絶縁性基板上に形成される薄膜トランジスタ（ＴＦＴ）であってもよい。トランジスタが形成される基板としては、単結晶基板あるいはＳＯＩ、ガラス、樹脂などの絶縁性基板であってもよい。
【００１６】
本発明の振幅変換回路は、同一導電型のトランジスタ用いて構成されるが、そのトランジスタとしては、エンハンスメント型（ノーマリオフ）とデプレッション型（ノーマリオン）のトランジスタが用いられる。デプレッション型トランジスタはスイッチング素子としてではなく電流駆動素子として用いられ、以下では、特に説明がない限り、トランジスタとはエンハンスメント型トランジスタを意味する。
【００１７】
Ｎ型トランジスタは、ゲート・ソース間電圧が当該トランジスタのしきい値電圧よりも高いＨ（ハイ）レベルになると活性状態（オン状態、導通状態）となり、同しきい値電圧よりも低いＬ（ロー）レベルで非活性状態（オフ状態、非導通状態）となる。そのためＮ型トランジスタを用いた回路においては信号のＨレベルが「活性レベル」、Ｌレベルが「非活性レベル」となる。また、Ｎ型トランジスタを用いて構成した回路の各ノードは、充電されてＨレベルになることで、非活性レベルから活性レベルへの変化が生じ、放電されてＬレベルになることで、活性レベルから非活性レベルへの変化が生じる。
【００１８】
逆にＰ型トランジスタは、ゲート・ソース間電圧がトランジスタのしきい値電圧（ソースを基準として負の値）よりも低いＬレベルになると活性状態（オン状態、導通状態）となり、同しきい値電圧よりも高いＨレベルで非活性状態（オフ状態、非導通状態）となる。そのためＰ型トランジスタを用いた回路においては信号のＬレベルが「活性レベル」、Ｈレベルが「非活性レベル」となる。また、Ｐ型トランジスタを用いて構成した回路の各ノードは、充電・放電の関係がＮ型トランジスタの場合と逆になり、充電されてＬレベルになることで、非活性レベルから活性レベルへの変化が生じ、放電されてＨレベルになることで、活性レベルから非活性レベルへの変化が生じる。
【００１９】
本明細書では、非活性レベルから活性レベルへの変化を「プルアップ」、活性レベルから非活性レベルへの変化「プルダウン」と定義する。つまり、Ｎ型トランジスタを用いた回路では、ＬレベルからＨレベルへの変化が「プルアップ」、ＨレベルからＬレベルの変化が「プルダウン」と定義され、Ｐ型トランジスタを用いた回路では、ＨレベルからＬレベルへの変化が「プルアップ」、ＬレベルからＨレベルの変化が「プルダウン」と定義される。
【００２０】
また本明細書においては、二つの素子間、二つのノード間あるいは一の素子と一のノードとの間の［接続］とはその他の要素（素子やスイッチなど）を介しての接続であるが実質的に直接接続されているのと等価な状態を含むものとして説明する。例えば二つの素子がスイッチを介して接続している場合であっても、それらが直接接続されているときと同一に機能できるような場合には、その二つの素子が「接続している」と表現する。
【００２１】
＜実施の形態１＞
図１は、実施の形態１に係る振幅変換回路１０の構成例を示す回路図である。本実施の形態では、振幅変換回路１０をＮ型ＴＦＴを用いて構成している。また以下では、デプレッション型トランジスタを除いて、各トランジスタのしきい値電圧は全て等しいと仮定し、その値をＶｔｈとして説明する。
【００２２】
図１に示すように、振幅変換回路１０は、２つの入力端子ＩＮ，／ＩＮを備えている。入力端子ＩＮには入力信号ＩＮＳ（第１信号）が供給され、入力端子／ＩＮには入力信号ＩＮＳに対し相補な信号（第１信号の相補信号）である入力信号／ＩＮＳが供給される。振幅変換回路１０は、入力信号ＩＮＳ，／ＩＮＳを、それよりも振幅の大きな出力信号（第２信号）に変換（増幅）するものであるが、この振幅変換回路１０の出力端子ＯＵＴからは、入力信号ＩＮＳを反転して増幅した波形（言い換えれば、入力信号／ＩＮＳを増幅した波形）の出力信号／ＯＵＴＳが出力される。
【００２３】
振幅変換回路１０の第１電源端子Ｓ１（基準電源端子）には低電位側電源電位（以下「ロー側電源電位」）ＶＳＳが供給され、第２電源端子Ｓ２には高電位側電源電位（以下「ハイ側電源電位」）ＶＤＤ１が供給され、第３電源端子Ｓ３にはハイ側電源電位ＶＤＤ２が供給される。簡単のため、以下ではロー側電源電位ＶＳＳを回路の基準電位（＝０Ｖ）として扱い、ハイ側電源電位ＶＤＤ１，ＶＤＤ２の電位は互いに等しく、そのレベルをＶＤＤと表す（即ち、ＶＤＤ＝ＶＤＤ１＝ＶＤＤ２）。入力信号ＩＮＳ，／ＩＮＳは、Ｈレベルの電位がＶＩ、Ｌレベルの電位がＶＳＳの信号とする。ＶＳＳ＝０なので、入力信号ＩＮＳ，／ＩＮＳの振幅はＶＩである。
【００２４】
また、本発明の特徴を明確にするために、入力信号ＩＮＳ，／ＩＮＳの振幅ＶＩを、各トランジスタのしきい値Ｖｔｈ以下の値として説明する（ＶＩ≦Ｖｔｈ）。低温ポリシリコンや非晶質シリコンで形成したトランジスタ（Ｖｔｈは３Ｖ〜５Ｖ）を用いて構成した回路に対し、半導体集積回路が生成する入力信号ＩＮＳ，／ＩＮＳ（ＶＩは３．０Ｖ〜３．３Ｖ）を供給するケースがこれに相当する。もちろん、本発明の振幅変換回路は、ＶＩ＞Ｖｔｈとなる入力信号ＩＮＳ，／ＩＮＳに対しても適用可能である。
【００２５】
振幅変換回路１０は、第３電源端子Ｓ３と出力端子ＯＵＴとの間に接続された抵抗素子Ｒ２、出力端子ＯＵＴと入力端子／ＩＮとの間に接続されたトランジスタＱ５、トランジスタＱ５のゲートと入力端子ＩＮとの間に接続された容量素子Ｃ１（昇圧素子）、および充放電回路１から構成される。トランジスタＱ５は、容量素子Ｃ１を通して入力信号ＩＮＳが供給されるゲートを有する入力トランジスタである。
【００２６】
トランジスタＱ５はオン抵抗値が抵抗素子Ｒ２の抵抗値よりも充分小さく設定されており、レシオ回路を構成している。よって出力端子ＯＵＴ（出力信号／ＯＵＴＳ）は、トランジスタＱ５がオフのとき電位ＶＤＤのＨレベルになり、トランジスタＱ５がオンのときはそのオン抵抗値と抵抗素子Ｒ２の抵抗値との比によって決まる電位でＬレベルになる。
【００２７】
充放電回路１は、入力信号ＩＮＳのレベル変化に応じてトランジスタＱ５のゲートが接続するノード（「ノードＮ３」と定義する）の充電および放電を行うものであるが、入力信号ＩＮＳがＬレベルの期間（非活性期間）には、ノードＮ３を、トランジスタＱ５のしきい値電圧Ｖｔｈに略等しい電圧に設定する。
【００２８】
また充放電回路１は、所定電圧を生成する電圧発生回路２と、トランジスタＱ３，Ｑ４とから構成される。トランジスタＱ３は、第２電源端子Ｓ２とノードＮ３との間に接続され、そのゲート（「ノードＮ１」と定義する）は、電圧発生回路２の出力端に接続される。トランジスタＱ４は、ノードＮ３と入力端子ＩＮとの間に接続され、そのゲートはノードＮ３に接続される。つまり、トランジスタＱ４はダイオード素子を構成している。なお、トランジスタＱ３はソースフォロワ動作を行うが、同様にトランジスタＱ３がソースフォロワ動作を行う条件であれば、当該トランジスタＱ３のドレインは第２電源端子Ｓ２以外の電源端子に接続されていてもよい。
【００２９】
電圧発生回路２は、第２電源端子Ｓ２と第１電源端子Ｓ１との間に直列接続した抵抗素子Ｒ１およびトランジスタＱ１，Ｑ２から構成される。トランジスタＱ１のゲートは自己のドレイン（ノードＮ１）に接続され、トランジスタＱ２のゲートは自己のドレイン（ノードＮ２）に接続される。つまり、トランジスタＱ１，Ｑ２はそれぞれダイオード素子を構成する。抵抗素子Ｒ１の抵抗値は、ダイオード接続されたトランジスタＱ１、Ｑ２の導通抵抗値よりも充分大きく設定される。それにより、電圧発生回路２の出力端であるノードＮ１の電圧は２・Ｖｔｈとなる。なお、ノードＮ１の電位を安定にする目的で、低インピーダンス出力の一定電位源とノードＮ１との間に容量素子を接続してもよい。
【００３０】
電圧発生回路２によってトランジスタＱ３のゲート（ノードＮ１）の電位は２・Ｖｔｈに固定されるため、トランジスタＱ３はノードＮ３を、電位Ｖｔｈにまで充電するように働く。つまりトランジスタＱ３は、電圧発生回路２の出力電圧を、自己のしきい値電圧Ｖｔｈだけシフトさせるレベルシフト素子として働く。一方、ダイオード接続されたトランジスタＱ４は、ノードＮ３の電位が入力信号ＩＮＳよりも高いとき、ノードＮ３と入力信号ＩＮＳとの間の電圧をしきい値電圧Ｖｔｈにするように働く。これらトランジスタＱ３，Ｑ４の働きにより、充放電回路１は、入力信号ＩＮＳがＬレベル（ＶＳＳ）の期間、ノードＮ３の電位をＶｔｈに設定するように機能する。
【００３１】
振幅変換回路１０の動作を図２の信号波形図を用いて説明する。図２の時刻ｔ０前は、入力信号ＩＮＳはＬレベル（ＶＳＳ）、入力信号／ＩＮＳはＨレベル（ＶＩ）である。この状態では、トランジスタＱ３はソースフォロア動作し、ノードＮ３の電位Ｖ３は、ノードＮ１の電位２・Ｖｔｈよりしきい値電圧Ｖｔｈだけ低くなり、電位Ｖｔｈとなる。このとき入力信号ＩＮＳはＬレベル（ＶＳＳ）なので、トランジスタＱ４のソース・ゲート間電圧はＶｔｈであり、トランジスタＱ４には殆ど電流が流れない。
【００３２】
従ってトランジスタＱ５のゲート電位（Ｖ３）はＶｔｈになる。また入力信号／ＩＮＳがＨレベルなのでトランジスタＱ５のソース電位はＶＩであるから、トランジスタＱ５のゲート・ソース間電圧はＶｔｈ−ＶＩである。つまり、トランジスタＱ５のゲート・ソース間電圧がしきい値電圧ＶｔｈよりもＶＩだけ低く、トランジスタＱ５はオフ状態になっている。そのため出力端子ＯＵＴは、抵抗素子Ｒ２を通して充電されて電位ＶＤＤになっている。つまり出力信号／ＯＵＴＳはＨレベルである。
【００３３】
時刻ｔ０で、入力信号ＩＮＳがＬレベル（ＶＳＳ）からＨレベル（ＶＩ）に変化すると、当該入力信号ＩＮＳの電位変化が容量素子Ｃ１を介する容量結合によりノードＮ３に伝達され、ノードＮ３の電位Ｖ３が昇圧される。容量素子Ｃ１の容量値がノードＮ３の寄生容量値よりも充分大きいと仮定すると、ノードＮ３の電位Ｖ３は、ほぼ入力信号ＩＮＳの振幅と同じだけ上昇し、Ｖ３≒Ｖｔｈ＋ＶＩとなる。入力信号ＩＮＳがＨレベル（ＶＩ）になっているため、このときもトランジスタＱ４のソース・ゲート間電圧はＶｔｈであり、トランジスタＱ４には殆ど電流が流れない。
【００３４】
入力信号ＩＮＳの相補信号である入力信号／ＩＮＳは、時刻ｔ０で、Ｈレベル（ＶＩ）からＬレベル（ＶＳＳ）に変化する。トランジスタＱ５のソース電位はＶＳＳ（＝０Ｖ）になるので、トランジスタＱ５のゲート・ソース間電圧はＶｔｈ＋ＶＩとなる。つまり、トランジスタＱ５のゲート・ソース間電圧がしきい値電圧ＶｔｈよりもＶＩだけ高くなり、トランジスタＱ５がオンになる。
【００３５】
上記したように、抵抗素子Ｒ２およびトランジスタＱ５はレシオ回路を構成しており、トランジスタＱ５のオン抵抗値を抵抗素子Ｒ２の抵抗値より充分小さく設定されているため、出力信号／ＯＵＴＳはＨレベルからＬレベルに変化（レシオ回路を反転）する。
【００３６】
トランジスタＱ５のオン抵抗は、そのゲート幅により調整可能である。トランジスタＱ５のゲート幅を広げてオン抵抗値を小さくすると、出力信号／ＯＵＴＳのＬレベルをより低く（ＶＳＳに近く）できると共に、より小さい振幅（ＶＩ）の入力信号ＩＮＳ，／ＩＮＳを用いて出力信号／ＯＵＴＳをＬレベルに変化させることが可能になる。但し、トランジスタＱ５のゲート幅を過剰に広くすると、トランジスタＱ５のドレイン（出力端子ＯＵＴ）の寄生容量およびトランジスタＱ５のドレイン・ゲート間容量が大きくなるため、出力信号／ＯＵＴＳの立ち上がり、立ち下がり速度が遅くなる点に留意すべきである。
【００３７】
その後、時刻ｔ１で、入力信号ＩＮＳがＨレベル（ＶＩ）からＬレベル（ＶＳＳ）に変化すると、容量素子Ｃ１を介した結合により、ノードＮ３の電位が入力信号ＩＮＳの振幅ＶＩだけ下降してＶｔｈになる。またこのとき入力信号／ＩＮＳがＬレベル（ＶＳＳ）からＨレベル（ＶＩ）に変化するので、トランジスタＱ５のゲート・ソース間電圧はＶｔｈ−ＶＩになり、トランジスタＱ５はオフになる。この結果、出力端子ＯＵＴは抵抗素子Ｒ２を通して充電され、出力信号／ＯＵＴＳはＨレベル（ＶＤＤ）になる。つまり振幅変換回路１０は、上記の時刻ｔ０の前の状態に戻る。
【００３８】
このように、振幅変換回路１０の出力信号／ＯＵＴＳのレベルは、入力信号ＩＮＳのレベル変化に応じて約ＶＤＤの振幅で変化する。つまり、小さな振幅（ＶＩ）の入力信号ＩＮＳをそれよりも大きな振幅（ＶＤＤ）の信号へと変換する振幅変換が実現される。
【００３９】
ここで、図３におけるトランジスタＱ５のゲート（ノードＮ３）の電位Ｖ３に注目する。同図の如く、ノードＮ３の電位は、入力信号ＩＮＳがＬレベル（ＶＳＳ）のときはＶｔｈになり、入力信号ＩＮＳがＨレベル（ＶＩ）のときはＶｔｈ＋ＶＩになる。つまりノードＮ３には、入力信号ＩＮＳをしきい値電圧Ｖｔｈと同じレベルだけレベルシフトさせた信号が供給される。
【００４０】
さらに本実施の形態では、トランジスタＱ５のソースに入力信号ＩＮＳの相補信号である入力信号／ＩＮＳが供給される。その結果、入力信号ＩＮＳがＬレベル（ＶＳＳ）のとき、トランジスタＱ５のゲート（ノードＮ３）の電位はＶｔｈに、ソース（入力端子／ＩＮ）の電位はＶＩに設定される。よって、トランジスタＱ５のゲート・ソース間電圧がしきい値電圧よりも小さい値（Ｖｔｈ−ＶＩ）になり、当該トランジスタＱ５はオフ状態になるので、出力信号／ＯＵＴＳはＨレベル（ＶＤＤ）になる。
【００４１】
一方、入力信号ＩＮＳがＨレベル（ＶＩ）になると、トランジスタＱ５のゲート（ノードＮ３）は入力信号ＩＮＳの振幅だけ昇圧され電位Ｖｔｈ＋ＶＩになる。一方トランジスタＱ５のソース（入力端子／ＩＮ）の電位はＶＳＳになる。よって、トランジスタＱ５のゲート・ソース間電圧はしきい値電圧よりも大きい値（Ｖｔｈ＋ＶＩ）になり、当該トランジスタＱ５はオン状態になるので、出力信号／ＯＵＴＳはＬレベル（ＶＳＳ）になる。
【００４２】
つまり、トランジスタＱ５のソース・ゲート間電圧は、入力信号ＩＮＳのレベル変化に応じて、しきい値電圧Ｖｔｈを中心に２・ＶＩの振幅で変化する。そのため入力端子ＩＮの振幅ＶＩがしきい値電圧Ｖｔｈより小さくても、入力信号ＩＮＳのレベルが変化したときトランジスタＱ５のソース・ゲート間電圧は必ずしきい値電圧Ｖｔｈを横切り、トランジスタＱ５のオン／オフが切り換わることになる。
【００４３】
従って本実施の形態によれば、トランジスタＱ５（入力トランジスタ）のしきい値電圧Ｖｔｈより小さい振幅ＶＩの入力信号ＩＮＳを用いて、振幅変換回路１０を正常に動作させることができる。
【００４４】
例えば、この振幅変換回路１０を、表示装置の駆動回路（回路内の各トランジスタのしきい値電圧は３Ｖ〜５Ｖ）の入力段に設ければ、半導体集積回路で生成した制御信号（振幅３．０Ｖ〜３．３Ｖ）を用いて、当該駆動回路を正常に動作させることができる。本実施の形態の振幅変換回路１０は、同一導電型のトランジスタのみを用いて構成されるため、画素および駆動回路と同じ絶縁基板上に容易に形成可能である。それにより、半導体集積回路の振幅変換回路を用いる必要がなくなるので、表示装置の部品点数を減らすことができ、コストの削減が可能になる。
【００４５】
以下、本実施の形態の種々の変更例について説明する。
【００４６】
［第１の変更例］
ここでは振幅変換回路１０が備える電圧発生回路２の変更例を示す。図３は、実施の形態１の第１の変更例を説明するための図であり、図１に示した電圧発生回路２の抵抗素子Ｒ１を任意の電流駆動素子１１に置き換えたものである。
【００４７】
図１に示した電圧発生回路２では、ノードＮ１に電流を供給する素子として抵抗素子Ｒ１を用いたが、それは抵抗素子に限られるものでなく、任意の電流駆動素子１１でよい。電流駆動素子１１としては、図４の如くゲートをドレインに接続させたトランジスタＱ６を用いることもできるし、図５の如くゲートをソースに接続させたデプレッション型トランジスタＱ６Ｄを用いることもできる。図５のトランジスタＱ６Ｄは、定電流源として働き、第２電源端子Ｓ２の電位に関係なくノードＮ１の電位を一定にすることができる。
【００４８】
［第２の変更例］
ここでは振幅変換回路１０の出力段の変更例を示す。図６は、実施の形態１の第２の変更例を説明するための図であり、図１に示した振幅変換回路１０の出力段の抵抗素子Ｒ２を任意の電流駆動素子１２に置き換えたものである。
【００４９】
図１の振幅変換回路１０では、出力端子ＯＵＴに電流を供給する素子として抵抗素子Ｒ２を用いたが、それは抵抗素子に限られるものでなく、任意の電流駆動素子１２でよい。電流駆動素子１２としては、例えば図７および図８に示すブートストラップ型負荷回路を用いることができる。
【００５０】
図７に示すブートストラップ型負荷回路は、トランジスタＱ７，Ｑ８および容量素子Ｃ２により構成される。トランジスタＱ７は第３電源端子Ｓ３と出力端子ＯＵＴとの間に接続する。トランジスタＱ７のゲートが接続するノードを「ノードＮ４」と定義すると、トランジスタＱ８は第３電源端子Ｓ３とノードＮ４との間に接続し、そのゲートは第３電源端子Ｓ３に接続される（トランジスタＱ８はダイオード接続されている）。容量素子Ｃ２はノードＮ４と出力端子ＯＵＴとの間に接続される。
【００５１】
図７のブートストラップ型負荷回路では、トランジスタＱ７が出力端子ＯＵＴを充電するとき容量素子Ｃ２を介する結合によりノードＮ４が昇圧される。よってトランジスタＱ７は非飽和領域で動作し、しきい値電圧分の損失を伴うことなく、出力端子ＯＵＴ（出力信号／ＯＵＴＳ）の電位を第３電源端子Ｓ３と同じ電位ＶＤＤにまで上昇させることができる。
【００５２】
図８に示す電流駆動素子１２としてのブートストラップ型負荷回路は、図７に対し、第２電源端子Ｓ２とトランジスタＱ７との間にダイオード接続させたトランジスタＱ１１を介在させると共に、トランジスタＱ７，Ｑ１１の間の接続ノード（「ノードＮ７」と定義する）と出力端子ＯＵＴとの間に容量素子Ｃ３を接続したものである。この電流駆動素子１２は、当該電流駆動素子１２とトランジスタＱ５との間の接続ノード（「ノードＮ６」）と定義する）が出力端子ＯＵＴになるのではなく、ノードＮ６の信号を用いて出力端子ＯＵＴを充電する他の回路を駆動する場合に用いられる（例えば図１３）。
【００５３】
図８のブートストラップ型負荷回路では、トランジスタＱ７がノードＮ６を充電し、それに応じて出力端子ＯＵＴが充電されるとき、容量素子Ｃ２，Ｃ３を介する結合によりノードＮ４，Ｎ７が昇圧される。それによりトランジスタＱ７のゲートおよびドレインが、第３電源端子Ｓ３の電位ＶＤＤよりも高くなるため、ノードＮ６の信号の立ち上がり速度は速くなる。その結果、出力信号／ＯＵＴＳの立ち上がり速度も速くすることができる。
【００５４】
また図９は、電流駆動素子１２として、トランジスタＱ３と出力端子ＯＵＴとの間に接続し、ゲートがソース（出力端子ＯＵＴ）に接続されたデプレッション型のトランジスタＱ７Ｄを用いた例である。この電流駆動素子１２では、トランジスタＱ７Ｄは定電流源として働くため、第３電源端子Ｓ３の電位に関係なく出力端子ＯＵＴを充電する電流が一定になる。つまり出力端子ＯＵＴが充電される過程でその充電速度が低下しないため、出力信号／ＯＵＴＳの立ち上がりが速くなる。
【００５５】
図１０に示す電流駆動素子１２は、デプレッション型のトランジスタＱ７Ｄを用いたブートストラップ型負荷回路である。このブートストラップ型負荷回路は、図９に対し、第３電源端子Ｓ３とデプレッション型トランジスタＱ７Ｄとの間にダイオード接続させたトランジスタＱ１１を介在させると共に、トランジスタＱ７Ｄ，Ｑ１１の間の接続ノード（ノードＮ７）と出力端子ＯＵＴとの間に容量素子Ｃ３を接続したものである。図１０の電流駆動素子１２も、図８の回路と同様に、トランジスタＱ５との間の接続ノード（ノードＮ６）が出力端子ＯＵＴになるのではなく、ノードＮ６の信号を用いて出力端子ＯＵＴを充電する他の回路を駆動する場合に用いられる（例えば図１３）。
【００５６】
図１０のブートストラップ型負荷回路では、トランジスタＱ７ＤがノードＮ６を充電し、それに応じて出力端子ＯＵＴが充電されるとき、容量素子Ｃ３を介する結合によりノードＮ７が昇圧される。それによりトランジスタＱ７のドレイン電位が、第３電源端子Ｓ３の電位ＶＤＤよりも高くなるため、ノードＮ６の信号の立ち上がり速度は速くなる。その結果、出力信号／ＯＵＴＳの立ち上がり速度も速くすることができる。
【００５７】
第１および第２の変更例は、以下に述べる全ての実施の形態および変更例に適用可能である。以下の説明では、主として、実施が比較的容易な図４の電圧発生回路２および図７の電流駆動素子１２を採用した例を代表的に示すこととする。
【００５８】
［第３の変更例］
図１１は、実施の形態１の第３の変更例に係る振幅変換回路１０の回路図である。当該振幅変換回路１０は、図１の回路に対し、抵抗素子Ｒ２に代えて図４の電流駆動素子１１（トランジスタＱ６）を用い、抵抗素子Ｒ１に代えて図７の電流駆動素子１２（ブートストラップ型負荷回路）を用いたものである。
【００５９】
電流駆動素子１１であるトランジスタＱ６は、ゲートがドレインと共に第２電源端子Ｓ２に接続されているため、飽和領域で動作する。トランジスタＱ６が所定の電流を流すことが可能であれば、トランジスタＱ６のゲートは第２電源端子Ｓ２とは異なるハイ側電源に接続されていてもよい。出力信号／ＯＵＴＳがＬレベルのときにトランジスタＱ６を流れる電流が、図１の抵抗素子Ｒ１に流れる電流と同じ値になるようにトランジスタＱ６のゲート長およびゲート幅を設定すると、ノードＮ１の電位を図１の場合と同じにできる。抵抗素子Ｒ１を用いる場合に比べ、単位面積当たりの電流を小さくできるため、電流駆動素子１１の占有面積を小さくすることができる。
【００６０】
電流駆動素子１２であるブートストラップ型負荷回路において、出力信号／ＯＵＴＳがＬレベルのときにトランジスタＱ７を流れる電流が、図１の抵抗素子Ｒ２に流れる電流と同じ値になるようにトランジスタＱ７のゲート長とゲート幅を設定すると、出力信号／ＯＵＴＳのＬレベル電位を図１の場合と同じにすることができる。
【００６１】
出力信号／ＯＵＴＳがＬレベルからＨレベルに変化するとき、容量素子Ｃ２を介する結合により、トランジスタＱ７のゲート（ノードＮ４）が昇圧される。ノードＮ４の寄生容量値が容量素子Ｃ２の容量値に比べ充分小さいと仮定すると、ノードＮ４の電位は、出力端子ＯＵＴの電位上昇と同じだけ上昇する。つまり、トランジスタＱ７のゲート・ソース間電圧は出力端子ＯＵＴの電圧とは無関係に一定になる。
【００６２】
図１のように電流駆動素子１２が抵抗素子Ｒ２である場合、出力端子ＯＵＴの電位が上昇するにつれて抵抗素子Ｒ２の両端に係る電圧が小さくなるため、それを流れる電流が減少する。それに伴い、出力信号／ＯＵＴＳの立ち上がり速度が低下する。図１１の電流駆動素子１２（ブートストラップ型負荷回路）の場合には、トランジスタＱ７に流れる電流は出力端子ＯＵＴの電位に関わらず一定なので、図１の場合に比べ、出力信号／ＯＵＴＳの立ち上がり速度が速くなる。
【００６３】
［第４の変更例］
図１１の振幅変換回路１０では、出力端子ＯＵＴに接続される負荷容量を高速に充電するためには、トランジスタＱ７の駆動電流（電流を流す能力）を大きくすればよく、トランジスタＱ７のオン抵抗を小さく設定すればよい。図１１のトランジスタＱ５，Ｑ７はレシオ回路を構成しているため、トランジスタＱ７のオン抵抗を小さくする場合は、出力信号／ＯＵＴＳをＬレベル電位を低く維持するために、合わせてトランジスタＱ５のオン抵抗も小さくする必要がある。しかしそうすると、出力信号／ＯＵＴＳをＬレベルにするときに、トランジスタＱ５，Ｑ７を流れる直流電流が大きくなり、消費電力の増大を招く。本変更例では、その対策を施した振幅変換回路１０を示す。
【００６４】
図１２は、実施の形態１の第４の変更例に係る振幅変換回路１０の回路図である。当該振幅変換回路１０は、図１１の回路に対し、その出力段にトランジスタＱ１０，Ｑ９から成るバッファ回路を設けたものである。図１１の回路では出力端子ＯＵＴはトランジスタＱ７，Ｑ５の間の接続ノードに設けられていたが、本変更例ではバッファ回路の出力端が出力端子ＯＵＴになる。
【００６５】
バッファ回路を構成するトランジスタＱ１０，Ｑ９は、第３電源端子Ｓ３と入力端子／ＩＮとの間に直列に接続され、それらの間の接続ノードに出力端子ＯＵＴが設けられる。トランジスタＱ１０は、第３電源端子Ｓ３と出力端子ＯＵＴとの間に接続し、ゲートはトランジスタＱ７，Ｑ５の間の接続ノード（「ノードＮ６」と定義する）に接続される。トランジスタＱ９は、出力端子ＯＵＴと入力端子／ＩＮとの間に接続し、ゲートはノードＮ３に接続される。
【００６６】
ノードＮ３の信号とノードＮ６の信号とは、互いに相補な関係となるので、トランジスタＱ１０，Ｑ９は同時にオンしない。つまり当該バッファ回路はプッシュプル動作するので、出力信号／ＯＵＴＳをＬレベルにするときでも、トランジスタＱ１０，Ｑ９には直流電流は流れない。
【００６７】
出力端子ＯＵＴに接続される負荷容量は、トランジスタＱ１０によって充電される。よって負荷容量を高速に充電するためにはトランジスタＱ１０のオン抵抗を小さくすればよいが、トランジスタＱ１０，Ｑ９間に直流的な電流は流れないので、そのようにしても消費電力の増大は伴わない。なお、本変更例の電流駆動素子１２（ブートストラップ型負荷回路）は、トランジスタＱ１０のゲートを充電するだけなので、高い駆動能力は要求されずトランジスタＱ７のオン抵抗を高くする必要はない。よってトランジスタＱ７，Ｑ５を流れる直流電流は小さく抑えることができる。
【００６８】
このように本変更例の振幅変換回路１０では、電流駆動素子１２およびトランジスタＱ５での消費電力を抑えることができ、またトランジスタＱ１０，Ｑ９から成るバッファ回路はプッシュプル動作するため消費電力が小さい。よって振幅変換回路１０の消費電力低減に寄与できる。
【００６９】
［第５の変更例］
第４の変更例（図１２）の振幅変換回路１０では、出力信号／ＯＵＴＳがＨレベルのときトランジスタＱ１０はソースフォロワ動作をする。つまり出力信号／ＯＵＴＳの電位が上昇するにつれ、トランジスタＱ１０のゲート・ソース（出力端子ＯＵＴ）間電圧が小さくなり、トランジスタＱ１０の駆動能力が低下して出力端子ＯＵＴの充電速度（出力信号／ＯＵＴＳの立ち上がり速度）が遅くなる。またトランジスタＱ１０は飽和領域で動作するため、出力端子ＯＵＴを充電する際にしきい値電圧Ｖｔｈ分の損失が生じ、出力信号／ＯＵＴＳのＨレベル電位はＶＤＤ−Ｖｔｈになる。本変更例ではこの問題を解決できる振幅変換回路１０の変更例を示す。
【００７０】
図１３は、実施の形態１の第５の変更例に係る振幅変換回路１０の回路図である。当該振幅変換回路１０は、図１２の回路に対し、図８の電流駆動素子１２を適用したものである。電流駆動素子１２の容量素子Ｃ３はノードＮ７と出力端子ＯＵＴとの間に接続されるが、出力端子ＯＵＴがトランジスタＱ７，Ｑ５間の接続ノードではなく、トランジスタＱ１０，Ｑ９間の接続ノード（バッファ回路の出力端）である点で、図８とは異なっている。
【００７１】
図１３の振幅変換回路１０では、入力信号ＩＮＳがＨレベルのとき、トランジスタＱ５がオンしてノードＮ６がＬレベル（≒ＶＳＳ）になるが、ノードＮ７はトランジスタＱ１１により充電されており、その電位はＶＤＤ−Ｖｔｈである。その後、入力信号ＩＮＳがＬレベルに変化すると、トランジスタＱ５がオフするためノードＮ６がＨレベルに変化する。応じてトランジスタＱ１０がオン、トランジスタＱ９がオフになるため、出力端子ＯＵＴの電位が上昇する。
【００７２】
出力端子ＯＵＴの電位が上昇すると、容量素子Ｃ３を介する結合により、ノードＮ７が昇圧される。ノードＮ７の電位が上昇するとノードＮ６の電位が上昇し、トランジスタＱ１０の駆動能力の低下が防止されるため、出力端子ＯＵＴの充電が促進されて、ノードＮ７はさらに昇圧される。
【００７３】
この正帰還動作が繰り返されることにより、ノードＮ７の電位は略２・ＶＤＤ−Ｖｔｈまで上昇する。また容量素子Ｃ２によるブートストラップ作用により、トランジスタＱ７は非飽和領域で動作するので、ノードＮ６も略２・ＶＤＤ−Ｖｔｈになる。
【００７４】
このように図１３の振幅変換回路１０では、トランジスタＱ１０が出力端子ＯＵＴを充電する際、それと伴にトランジスタＱ１０のゲート電位が上昇する。よってトランジスタＱ１０はソースフォロア動作せず、出力信号／ＯＵＴＳの立ち上がり速度の低下は防止される。またトランジスタＱ１０が非飽和領域で動作するため、出力信号／ＯＵＴＳのＨレベル電位はＶＤＤまで上昇する。
【００７５】
図１３では電流駆動素子１２として図８の回路を用いた例を示したが、図２３に示すように、デプレッション型のトランジスタＱ７Ｄを使用する図１０の電流駆動素子１２を適用しても同様の効果が得られる。また、図２３の回路において、トランジスタＱ７Ｄを抵抗素子Ｒ３に置き換えてもよい（図２４）。
【００７６】
［第６の変更例］
出力端子ＯＵＴに接続される負荷容量が大きい場合、出力信号／ＯＵＴＳの立ち上がり速度が低下する。図１３の振幅変換回路１０では、出力信号／ＯＵＴＳの立ち上がり速度が低下すると、ノードＮ７，Ｎ６の電位上昇速度も低下するため、出力信号／ＯＵＴＳの立ち上がり速度の低下がさらに進んでしまう。本変更例ではこの問題を解決できる振幅変換回路１０の変更例を示す。
【００７７】
図１４は、実施の形態１の第６の変更例に係る振幅変換回路１０の回路図である。当該振幅変換回路１０は、図１３の回路に対し、トランジスタＱ１０，Ｑ９から成るバッファ回路に対し並列に、トランジスタＱ１３，Ｑ１２から成るもう一つのバッファ回路を設けたものである。
【００７８】
図１３の回路では、トランジスタＱ１０，Ｑ９から成るバッファ回路の出力端に出力端子ＯＵＴが設けたが、本変更例ではトランジスタＱ１３，Ｑ１２から成るバッファ回路の出力端に出力端子ＯＵＴが設けられる。つまり、トランジスタＱ１３は、第３電源端子Ｓ３と出力端子ＯＵＴとの間に接続し、ゲートはノードＮ６に接続される。トランジスタＱ１２は、出力端子ＯＵＴと入力端子／ＩＮとの間に接続し、ゲートはノードＮ３に接続される。なお、容量素子Ｃ３は、図１３と同様にトランジスタＱ１０，Ｑ９から成るバッファ回路の出力端（「ノードＮ８」と定義する）とノードＮ７との間に接続される。
【００７９】
図１４の振幅変換回路１０において、トランジスタＱ１３，Ｑ１２から成るバッファ回路は、トランジスタＱ１０，Ｑ９から成るバッファ回路と同様に動作するため、出力信号／ＯＵＴＳの波形は基本的に図１３の場合と同様になる。
【００８０】
図１４では、トランジスタＱ１０，Ｑ９から成るバッファ回路が出力端子ＯＵＴから分離されており、専ら容量素子Ｃ３を介してノードＮ７を昇圧する働きを行う。従って、ノードＮ７，Ｎ６の電位上昇速度は、出力端子ＯＵＴに接続された負荷容量の大きさに依存しない。つまり負荷容量が大きい場合でも、ノードＮ７，Ｎ６の電位上昇速度の低下は伴わず、上記の問題を解決することができる。
【００８１】
［第７の変更例］
以上においては、入力信号ＩＮＳ，／ＩＮＳのレベル変化サイクルが比較的短い場合を想定して説明した。
【００８２】
入力信号ＩＮＳ，／ＩＮＳの変化サイクルが非常に長い場合は、入力信号ＩＮＳがＨレベル（ＶＩ）になったときに容量素子Ｃ１によってＶｔｈ＋ＶＩに昇圧されたノードＮ３の電位（Ｖ３）が、リーク電流が原因で低下して電位Ｖｔｈに戻ることが考えられる。そうなるとトランジスタＱ５のゲート・ソース間電圧がしきい値電圧Ｖｔｈに等しくなるので、トランジスタＱ５がオフになり、入力信号ＩＮＳのレベルがＬレベルに変化する前に出力信号／ＯＵＴＳがＨレベルに反転するという誤動作を起こす。本変更例ではこの問題を解決できる振幅変換回路１０の変更例を示す。
【００８３】
図１５は、実施の形態１の第７の変更例に係る振幅変換回路１０の回路図である。当該振幅変換回路１０は、図１３の回路に対し、ノードＮ３のリーク電流を補償する電流駆動素子としてのトランジスタＱ１４を設けたものである。
【００８４】
トランジスタＱ１４は、第２電源端子Ｓ２とノードＮ３の間に接続されており、ノードＮ３に生じるリーク電流を補償する程度の微小電流が流れるように、駆動能力が小さく（オン抵抗が高く）設定されている。図１５では、トランジスタＱ１４のゲートは、第２電源端子Ｓ２に接続させている（つまりトランジスタＱ１４をダイオード接続させている）が、トランジスタＱ１４がノードＮ３のリーク電流を補償できる電流を流すことができれば、他の電源端子に接続されていてもよい。
【００８５】
本変更例によれば、入力信号ＩＮＳがＨレベルのとき、ノードＮ３の電位を長期間ＶＩ＋Ｖｔｈに維持することができるため、上記の誤動作の問題を解決できる。
【００８６】
なお、入力信号ＩＮＳがＬレベルの間はノードＮ３はＶｔｈに維持されるべきであるが、その間もトランジスタＱ１４は、電流を供給するためノードＮ３のレベルをＶｔｈから上昇させる方向に働く。しかしトランジスタＱ１４は、リーク電流と同程度の微小電流を流すに過ぎないので、ノードＮ３の上昇は殆ど無い。また、このときトランジスタＱ４のソース（入力端子ＩＮ）の電位はＶＳＳなので、仮にノードＮ３がＶｔｈから上昇したとしても、トランジスタＱ４がオンしてノードＮ３をＶｔｈに戻すため、誤動作は防止される。
【００８７】
ここではノードＮ３のリーク電流補償のための電流駆動素子として、トランジスタＱ１４を用いた例を示したが、それに代えて、デプレッション型トランジスタで構成される定電流源や、抵抗素子を用いてもよい。また本変更例は、図１３の回路への適用に限定されるものでなく、上記した実施の形態１（図１）および第３〜第６の変更例（図１１〜図１４，図２３，図２４）並びに後述の第８〜第１０の変更例（図１６〜図１８）、さらに実施の形態２（図１９，図２０）の振幅変換回路１０に対しても適用可能である。
【００８８】
［第８の変更例］
先に述べたように、本実施の形態の振幅変換回路１０において、入力信号ＩＮＳを受けるトランジスタＱ５のゲート幅を広くすると、出力信号／ＯＵＴＳのＬレベルをより低く（ＶＳＳに近く）できると共に、より小さい振幅（ＶＩ）の入力信号ＩＮＳ，／ＩＮＳを用いて出力信号／ＯＵＴＳをＬレベルに変化させることができるという利点が得られる。しかしその反面、トランジスタＱ５のドレインの寄生容量およびトランジスタＱ５のドレイン・ゲート間容量を大きくすると、出力端子ＯＵＴの寄生容量が大きくなり、トランジスタＱ５のドレイン（出力端子ＯＵＴ）の電位上昇速度が低下するため、出力信号／ＯＵＴＳの立ち上がり速度が低下する。本変更例ではこの問題を解決できる振幅変換回路１０の変更例を示す。
【００８９】
米国特許４０４８５１８号には、ＭＯＳトランジスタを用いて構成したインバータの出力信号の立ち上がり速度を速くする技術が開示されている。本変更例では、米国特許４０４８５１８号の技術を、振幅変換回路１０に応用する。
【００９０】
図１６は、実施の形態１の第８の変更例に係る振幅変換回路１０の回路図である。当該振幅変換回路１０は、図１１の回路に対し、トランジスタＱ１５，Ｑ１６を設けたものである。トランジスタＱ１５は、電圧発生回路２のトランジスタＱ６のソース（「ノードＮ８」と定義する）とトランジスタＱ１のドレイン（ノードＮ１）との間に接続され、そのゲートはノードＮ８に接続される（トランジスタＱ１５はダイオード接続されている）。またトランジスタＱ１６は、出力端子ＯＵＴとトランジスタＱ５のドレイン（「ノードＮ１０」と定義する）との間に接続され、そのゲートはノードＮ８に接続される。
【００９１】
トランジスタＱ１６のゲート（ノードＮ８）の電位は、３・Ｖｔｈに固定される。ここでも入力信号ＩＮＳの振幅ＶＩが各トランジスタのしきい値電圧Ｖｔｈ以下（ＶＩ≦Ｖｔｈ）と仮定すると、このノードＮ８の電位は、入力信号ＩＮＳがＨレベルのときにおけるトランジスタＱ５のゲート（ノードＮ３）の電位より高い。
【００９２】
そのため、仮にトランジスタＱ５，Ｑ１６が同じゲート幅であれば、トランジスタＱ１６の方がオン抵抗が小さくなる。つまりトランジスタＱ１６のゲート幅をトランジスタＱ１５のゲート幅よりも小さくしても、トランジスタＱ１６においてトランジスタＱ５と同等のオン抵抗を得ることができる。本変更例では、上記の利点を得るためにトランジスタＱ５のゲート幅を大きく設定し、一方でトランジスタＱ１６のゲート幅をトランジスタＱ５のゲート幅より小さく設定する。
【００９３】
図１６の振幅変換回路１０において、入力信号ＩＮＳがＨレベルのときトランジスタＱ５，Ｑ１６は共にオンしており、ノードＮ１０および出力端子ＯＵＴはＬレベル（≒ＶＳＳ）である。そして入力信号ＩＮＳがＬレベルに変化すると、トランジスタＱ５がオフになり、ノードＮ１０および出力端子ＯＵＴがトランジスタＱ７を流れる電流によって充電される。
【００９４】
トランジスタＱ５のゲート幅が大きいためノードＮ１０は大きな寄生容量を有しているため、その電位上昇速度は速くない。しかし、トランジスタＱ１６のゲート電位が３・Ｖｔｈなので、ノードＮ１０の電位が２・Ｖｔｈに達するとトランジスタＱ１６がオフになり、ノードＮ１０が出力端子ＯＵＴから分離される。トランジスタＱ１６のゲート幅は小さいため、出力端子ＯＵＴからノードＮ１０が分離された後は出力端子ＯＵＴの電位上昇速度が速くなり、結果として、出力信号／ＯＵＴＳの立ち上がり速度は図１１の場合よりも速くなる。
【００９５】
このように本変更例によれば、トランジスタＱ５のゲート幅を広くすることによる上記の利点を得つつ、出力信号／ＯＵＴＳの立ち上がり速度の低下を抑制することができる。
【００９６】
なお、図１６においてはノードＮ８とノードＮ１との間にダイオード接続されたトランジスタを１つ設けた例を示したが、ダイオード接続された２以上のトランジスタを直列接続させてもよい。その場合、トランジスタＱ１６のゲート（ノードＮ８）の電位がより高い値に固定されるため、トランジスタＱ１６のゲート幅をより小さくでき、出力端子ＯＵＴの寄生容量をさらに低減できる。
【００９７】
但し、ノードＮ８の電位を高くすると、トランジスタＱ１６がオフになるためのノードＮ１０の電位も高くなるので、出力信号／ＯＵＴＳの立ち上がり時にトランジスタＱ１６がオフするまでの時間が長くなり、むしろ出力信号／ＯＵＴＳの立ち上がり速度が遅くなる可能性もある。従って、トランジスタＱ１６のゲート幅およびゲート電位の設定値は、出力信号／ＯＵＴＳの立ち上がり速度を考慮して適切に選択する必要がある。
【００９８】
本変更例は、上記した実施の形態１（図１）および第３〜第６の変更例（図１１〜図１４，図２３，図２４）に適用可能である。
【００９９】
［第９の変更例］
上記のとおり、第８の変更例（図１６）の振幅変換回路１０では、トランジスタＱ１６のゲート幅およびゲート電位を適切に設定値することが重要である。ノードＮ８の電位を高くすると、トランジスタＱ１６を小さく設定できる反面、出力信号／ＯＵＴＳの立ち上がり時にトランジスタＱ１６がオフするまでの時間が長くなるからである。本変更例ではその設定を容易にすることができる変更例を示す。
【０１００】
図１７は、実施の形態１の第９の変更例に係る振幅変換回路１０の回路図である。当該振幅変換回路１０は、図１６の回路に対し、入力端子ＩＮとノードＮ８（トランジスタＱ１６のゲート）との間に接続する容量素子Ｃ４を設けたものである。
【０１０１】
図１７の振幅変換回路１０では、入力信号ＩＮＳがＬレベルからＨレベルに変化するとき容量素子Ｃ４を介する結合により、ノードＮ８が入力信号ＩＮＳの振幅と同じ電圧ＶＩだけ昇圧される。これにより、出力信号／ＯＵＴＳをＬレベルにするときのトランジスタＱ１６のオン抵抗が下がるので、図１６の場合よりもトランジスタＱ１６のゲート幅を狭く設定することが可能になる。
【０１０２】
一方、入力信号ＩＮＳがＨレベルからＬレベルに変化するときは、容量素子Ｃ４によってノードＮ８が電圧ＶＩだけ引き下げられ、元の電位３・Ｖｔｈに戻る。よってトランジスタＱ１６は、図１６の場合と同様にノードＮ１０が２・Ｖｔｈになるとオフになる。
【０１０３】
このように図１７の振幅変換回路１０では、出力信号／ＯＵＴＳの立ち下がり時にノードＮ８が昇圧されるため、図１６の回路でノードＮ８の電位の設定値を高くしたのと同様に、トランジスタＱ１６のゲート幅を小さくできるという効果が得られる。さらに、出力信号／ＯＵＴＳの立ち上がり時には、ノードＮ８は昇圧前の電位に戻るので、トランジスタＱ１６がオフするまでの時間が長くなることが防止される。従って、図１６の回路と比較して、トランジスタＱ１６のゲート電位およびゲート幅の設定が容易になる。
【０１０４】
本変更例は、上記した実施の形態１（図１）および第３〜第６の変更例（図１１〜図１４，図２３，図２４）に適用可能である。
【０１０５】
［第１０の変更例］
上に示した振幅変換回路１０の各々には、外部から供給される入力信号（外部入力信号）として、互いに相補な信号である２つの入力信号ＩＮＳ，／ＩＮＳが用いられている。使用する外部入力信号の数が多いほど、そのための入力端子や配線を設ける必要が生じるため装置の製造コストは増大する。
【０１０６】
図１８は、実施の形態１の第１０の変更例に係る振幅変換回路１０の回路図である。当該振幅変換回路１０は、図１１の回路に対し、トランジスタＱ５のソースを第１電源端子Ｓ１に接続させたものである。その結果、入力信号／ＩＮＳが供給される入力端子／ＩＮが不要になり、外部入力信号として入力信号ＩＮＳのみが供給されることとなる。
【０１０７】
図１８の振幅変換回路１０では、トランジスタＱ５のソース電位はＶＳＳに固定される。入力信号ＩＮＳがＨレベルのときは、図１１の場合と同様にトランジスタＱ５のゲート・ソース間電圧はＶｔｈ＋ＶＩとなり、トランジスタＱ５がオンして出力信号／ＯＵＴＳがＬレベルになる。入力信号ＩＮＳがＬレベルのときは、トランジスタＱ５のゲート・ソース間電圧はしきい値電圧Ｖｔｈとなり、トランジスタＱ５はほぼオフになった状態になるので、出力信号／ＯＵＴＳはＨレベルになる。但し、このときトランジスタＱ５にはサブスレシュホールド電流が流れる。つまり、トランジスタＱ５は弱く導通するため、出力信号／ＯＵＴＳのＨレベルの電位が図１１の場合（ＶＤＤ）よりも若干低下する。
【０１０８】
本変更例によれば、外部入力信号の数が少なくなるため、装置の製造コストの削減に寄与できる。但し、出力信号／ＯＵＴＳのＨレベル電位が若干下がるため、Ｈレベルの電位に充分なマージンが確保されている用途に適用することが望ましい。
【０１０９】
本変更例は、上記した実施の形態１（図１）および第３〜第６の変更例（図１１〜図１４，図２３，図２４）に適用可能である。
【０１１０】
＜実施の形態２＞
例えば図１１の回路では、出力端子ＯＵＴの放電はトランジスタＱ５によって行われる。入力信号ＩＮＳの振幅が小さい場合、出力端子ＯＵＴを放電する際のトランジスタＱ５のゲート・ソース間電圧はあまり高くならないが、当該トランジスタＱ５は非飽和領域で動作し、かつ電流駆動素子１２よりもオン抵抗が低く設定されるため、出力端子ＯＵＴを高速に放電することが可能である。
【０１１１】
一方、トランジスタＱ１０，Ｑ９から成るバッファ回路を備える図１２の回路では、出力端子ＯＵＴはトランジスタＱ９によって放電される。トランジスタＱ１０，Ｑ９はプッシュプル動作するので、トランジスタＱ１０（プッシュ素子）に対してトランジスタＱ９（プル素子）のオン抵抗を低く設定する必要はない。そのため入力信号ＩＮＳの振幅が小さい場合には、トランジスタＱ９の駆動能力が低くなる。特に、出力端子ＯＵＴに接続される負荷容量が大きくなると、出力信号／ＯＵＴＳの立ち下がり速度の低下を招く。実施の形態２では、この問題を解決することができる振幅変換回路１０を提案する。
【０１１２】
図１９は、実施の形態２に係る振幅変換回路１０の回路図である。当該振幅変換回路１０は、図１１と同様の振幅変換回路を２つ有しており、それらが入力信号ＩＮＳ，／ＩＮＳを増幅して互いに相補な振幅ＶＤＤの信号を生成し、それを用いて出力信号／ＯＵＴＳを出力するためのバッファ回路を駆動するように構成したものである。
【０１１３】
図１９において、トランジスタＱ１，Ｑ２，Ｑ３Ａ，Ｑ４Ａ，Ｑ５Ａ，Ｑ６，Ｑ７Ａ，Ｑ８Ａおよび容量素子Ｃ１Ａ，Ｃ２Ａは、図１１と同様の回路であり、第１振幅変換回路を構成している。即ち、この第１振幅変換回路は、電流駆動素子１２ＡとトランジスタＱ５Ａとの間のノードＮ６Ａに、入力信号ＩＮＳを反転して増幅した信号を出力する。
【０１１４】
一方、トランジスタＱ１，Ｑ２，Ｑ３Ｂ，Ｑ４Ｂ，Ｑ５Ｂ，Ｑ６，Ｑ７Ｂ，Ｑ８Ｂおよび容量素子Ｃ１Ｂ，Ｃ２Ｂも、図１１と同様の回路であり、第２振幅変換回路を構成している（第１および第２振幅変換回路は、トランジスタＱ１，Ｑ２，Ｑ６から成る電圧発生回路２を共有している）。但し、第２振幅変換回路には、第１振幅変換回路に入力される信号に対して相補な信号が入力される。即ち、第２振幅変換回路の容量素子Ｃ１Ｂの一端には入力信号／ＩＮＳが供給され、トランジスタＱ５Ｂのソースには入力信号ＩＮＳが供給される。よって第２振幅変換回路では、電流駆動素子１２ＢとトランジスタＱ５Ｂとの間のノードＮ６Ｂに、入力信号／ＩＮＳ（入力信号ＩＮＳの相補信号）を反転して増幅した信号が出力される。
【０１１５】
出力信号／ＯＵＴＳは、第１振幅変換回路の出力信号（ノードＮ６Ａの信号）により制御されるトランジスタＱ１７と、第２振幅変換回路の出力信号（ノードＮ６Ｂの信号）により制御されるトランジスタＱ１Ｂとから成るバッファ回路を用いて生成される。トランジスタＱ１７は、第３電源端子Ｓ３と出力端子ＯＵＴとの間に接続し、ゲートがノードＮ６Ａに接続する。トランジスタＱ１８は、出力端子ＯＵＴと第１電源端子Ｓ１との間に接続し、ゲートがノードＮ６Ｂに接続する。
【０１１６】
図１９の振幅変換回路１０では、ノードＮ６Ａの信号とノードＮ６Ｂの信号は互いに相補な関係になるので、トランジスタＱ１７，Ｑ１８から成るバッファ回路はプッシュプル動作する。また、入力信号ＩＮＳの振幅が小さい場合であっても、出力端子ＯＵＴを放電するトランジスタＱ１８のゲートには大きな振幅（ＶＤＤ）の信号が供給されるため、トランジスタＱ１８の駆動能力は高く維持される。従って、バッファ回路を用いて出力信号／ＯＵＴＳを生成することによる消費電力低減の効果を得つつ、出力信号／ＯＵＴＳの立ち下がり速度の低下を防止することができる。
【０１１７】
なお、本実施の形態ではノードＮ６の信号は、ＬレベルがＶＳＳ、Ｈレベル電位がＶＤＤであるので、トランジスタＱ１８のソースは電位ＶＳＳに固定したが、図１２のバッファ回路のトランジスタＱ９と同様に、トランジスタＱ１８のソースに入力信号／ＩＮＳを供給してもよい。
【０１１８】
［変更例］
図１９においては、振幅変換回路１０を構成する第１および第２の振幅変換回路として、図１１の回路を用いたが、実施の形態１およびその変更例で示した各回路を適用することもできる。
【０１１９】
例えば図２０は、第１の変換回路として、図１３（実施の形態１の第５の変更例）の回路を適用した例である。但し、図１３の回路の出力端はトランジスタＱ１０，Ｑ９間の接続ノード（ノードＮ８）であったが、ここでは電流駆動素子１２ＡとトランジスタＱ５Ａとの間のノードＮ６Ａの信号を、トランジスタＱ１７のゲートに供給する。
【０１２０】
実施の形態１の第５の変更例の説明から分かるように、ノードＮ６Ａの信号のＨレベル電位は略２・ＶＤＤ−Ｖｔｈにまで上昇する。よってトランジスタＱ１７を、出力端子ＯＵＴの充電時に非飽和動作させることができ、出力信号／ＯＵＴＳのＨレベル電位をＶＤＤまで上昇させることができる。
【０１２１】
また図２０の回路では、出力端子ＯＵＴとノードＮ８とが分離されているため、結果として実施の形態１の第６の変更例（図１４）と同様の効果も得られる。つまり出力端子ＯＵＴに接続された負荷容量の容量値が大きい場合でも、その影響によりノードＮ６Ａの電位上昇速度が低下することがなく、出力端子ＯＵＴの立ち上がり速度の低下を抑制することができる。
【０１２２】
＜実施の形態３＞
実施の形態３では、実施の形態１と同様の機能を有する振幅変換回路を、Ｐ型トランジスタを用いて構成する。
【０１２３】
図２１は、実施の形態３に係る振幅変換回路１０の回路図である。当該振幅変換回路１０は、図１の回路と同様に機能する回路を、Ｐ型トランジスタにより実現したものである。即ち図２１の回路は、図１の回路に対し、Ｎ型トランジスタをＰ型トランジスタに置き換えると共に、電源電圧および各信号の電圧極性を逆に（活性レベルがＬレベル、非活性レベルがＨレベル）したものである。
【０１２４】
図２１において、図１に示したものに対応する各要素については、それと同一の符号に「Ｐ」の添え字を付して示している。但し図２１では、図１の抵抗素子Ｒ１，Ｒ２に対応する要素を、電流駆動素子１１Ｐ，１２Ｐに置き換えている。
【０１２５】
また本実施の形態でも、振幅変換回路１０を構成している全てのトランジスタのしきい値電圧は等しいと仮定し、その値をＶｔｈｐとする。Ｐ型トランジスタしきい値電圧Ｖｔｈｐは負の値である。
【０１２６】
一方、入力信号ＩＮＳ，／ＩＮＳを生成する半導体集積回路には、接地電位（ＶＳＳ＝０）を基準電位として正極性の電源が用いられるのが一般的である。よって本実施の形態でも、入力信号ＩＮＳ，／ＩＮＳのＬレベルは接地電位、Ｈレベルは正極性電位とする。ここでは実施の形態１と同様に、入力端子ＩＮ，／ＩＮのＬレベル電位をＶＳＳ（＝０）、Ｈレベル電位をＶＩ（＞０）とする。
【０１２７】
Ｐ型トランジスタを用いた回路では、回路の基準電位は入力される信号のＨレベル電位以下に設定される。図２１の振幅変換回路１０では、基準電位を入力信号ＩＮＳ、／ＩＮＳのＨレベル電位（ＶＩ）と等しくした例を示す。従って、基準電源端子である第１電源端子Ｓ１Ｐには、ハイ側電源電位として電位ＶＩが供給される。また第２電源端子Ｓ２Ｐおよび第３電源端子Ｓ３Ｐには、振幅変換回路１０を活性化させるためのロー側電源電位として、それぞれ負の電位−ＶＤＤ３，−ＶＤＤ４が供給される。−ＶＤＤ３と−ＶＤＤ４は互いに同電位でもよい。
【０１２８】
なお、入力信号ＩＮＳ，／ＩＮＳを生成する半導体集積回路が、接地電位を基準電位とし、負極性の電源（−ＶＩ）を用いて駆動されるタイプである場合には、入力信号ＩＮＳ，／ＩＮＳのＨレベル電位はＶＳＳ（＝０）、Ｌレベル電位は−ＶＩになる。その場合は、図２１の基準電位、即ち第１電源端子Ｓ１Ｐに供給される電位はＶＳＳに設定される。
【０１２９】
電圧発生回路２の出力電圧となるノードＮ１Ｐの電位は、電流駆動素子１１Ｐを流れる電流により設定される。電流駆動素子１１Ｐの抵抗値に比べ、トランジスタＱ２Ｐ，Ｑ３Ｐのオン抵抗値を充分小さく設定すると、ノードＮ１Ｐのレベルは第１電源端子Ｓ１Ｐの電位ＶＩからトランジスタＱ２Ｐ，Ｑ３Ｐのしきい値電圧分低下した電圧、ＶＩ−２・｜Ｖｔｈｐ｜となる。｜Ｖｔｈｐ｜はＰ型トランジスタのしきい値電圧の絶対値である。
【０１３０】
図２１の振幅変換回路１０の動作を、図２２の信号波形図を用いて説明する。図２２の時刻ｔ０前は、入力信号ＩＮＳはＨレベル（ＶＩ）、入力信号／ＩＮＳはＬレベル（ＶＳＳ）である。この状態では、ノードＮ３Ｐの電位Ｖ３Ｐは、ノードＮ１Ｐの電位ＶＩ−２・｜Ｖｔｈｐ｜よりしきい値電圧Ｖｔｈｐだけ高い、電位ＶＩ−｜Ｖｔｈｐ｜となる。このとき入力信号ＩＮＳはＨレベル（ＶＩ）なので、トランジスタＱ４Ｐのソース・ゲート間電圧は−｜Ｖｔｈｐ｜であり、トランジスタＱ４Ｐには殆ど電流が流れない。
【０１３１】
よってトランジスタＱ５Ｐのゲート電位（Ｖ３Ｐ）は−｜Ｖｔｈｐ｜＋ＶＩである。また入力信号／ＩＮＳがＬレベルなので、トランジスタＱ５Ｐのソース電位はＶＳＳである。つまりトランジスタＱ５Ｐのゲート・ソース間電圧は−｜Ｖｔｈｐ｜＋ＶＩである。つまり、トランジスタＱ５Ｐのゲート・ソース間電圧がしきい値電圧−｜Ｖｔｈｐ｜よりもＶＩだけ高くなっているため、トランジスタＱ５Ｐはオフ状態になっている。そのため出力端子ＯＵＴは、電流駆動素子１２Ｐを通して充電されて電位−ＶＤＤ４になっている。つまり出力信号／ＯＵＴＳはＬレベルである。
【０１３２】
時刻ｔ０で、入力信号ＩＮＳがＨレベル（ＶＩ）からＬレベル（ＶＳＳ）に変化すると、当該入力信号ＩＮＳの電位変化が容量素子Ｃ１Ｐを介する容量結合によりノードＮ３Ｐに伝達され、ノードＮ３Ｐの電位Ｖ３Ｐが引き下げられる。容量素子Ｃ１Ｐの容量値がノードＮ３Ｐの寄生容量値よりも充分大きいと仮定すると、ノードＮ３Ｐの電位Ｖ３Ｐは、ほぼ入力信号ＩＮＳの振幅と同じだけ低下し、Ｖ３Ｐ≒−｜Ｖｔｈｐ｜となる。
【０１３３】
入力信号ＩＮＳに対し相補関係にある入力信号／ＩＮＳは、時刻ｔ０で、Ｌレベル（ＶＳＳ）からＨレベル（ＶＩ）に変化する。よってトランジスタＱ５Ｐのソース電位はＶＩになるので、トランジスタＱ５Ｐのゲート・ソース間電圧は−｜Ｖｔｈｐ｜−ＶＩとなる。つまり、トランジスタＱ５Ｐのゲート・ソース間電圧がしきい値電圧−｜Ｖｔｈｐ｜よりもＶＩだけ低くなり、トランジスタＱ５Ｐがオンになる。
【０１３４】
電流駆動素子１２ＰおよびトランジスタＱ５Ｐはレシオ回路を構成しており、トランジスタＱ５Ｐのオン抵抗値を電流駆動素子１２Ｐの抵抗値より充分小さく設定することで、出力信号／ＯＵＴＳをＬレベルからＨレベルに変化（レシオ回路を反転）させることができる。
【０１３５】
その後、時刻ｔ１で、入力信号ＩＮＳがＬレベル（ＶＳＳ）からＨレベル（ＶＩ）に変化すると、容量素子Ｃ１Ｐを介した結合により、ノードＮ３Ｐの電位が入力信号ＩＮＳの振幅ＶＩだけ上昇して−｜Ｖｔｈｐ｜＋ＶＩになる。またこのとき入力信号／ＩＮＳがＨレベル（ＶＩ）からＬレベル（ＶＳＳ）に変化するので、トランジスタＱ５Ｐのゲート・ソース間電圧は−｜Ｖｔｈｐ｜＋ＶＩになり、トランジスタＱ５Ｐはオフになる。この結果、出力端子ＯＵＴは電流駆動素子１２Ｐを通して充電され、出力信号／ＯＵＴＳはＬレベル（ＶＤＤ）になる。つまり振幅変換回路１０は、上記の時刻ｔ０の前の状態に戻る。
【０１３６】
このように、振幅変換回路１０の出力信号／ＯＵＴＳのレベルは、入力信号ＩＮＳのレベル変化に応じて変化する。つまり、小さな振幅（ＶＩ）の入力信号ＩＮＳをそれよりも大きな振幅（ＶＩ＋｜−ＶＤＤ｜）の信号へと変換する振幅変換が実現される。
【０１３７】
このように本発明に係る振幅変換回路１０は、Ｐ型トランジスタを用いて構成することも可能である。トランジスタＱ５Ｐ（入力トランジスタ）のしきい値電圧Ｖｔｈｐよりも小さい振幅の入力信号ＩＮＳを用いて、振幅変換回路１０を正常に動作させることができる。またＰ型のトランジスタのみを用いて構成されるため、同じくＰ型トランジスタで構成された画素および駆動回路と同一の絶縁基板上に容易に形成可能である。それにより、半導体集積回路の振幅変換回路を用いる必要がなくなるので、表示装置の部品点数を減らすことができ、コストの削減が可能になる。
【０１３８】
本実施の形態は、上記した実施の形態１，２およびその変更例に示した全ての構成の振幅変換回路に適用可能である。
【符号の説明】
【０１３９】
１  充放電回路、１０  振幅変換回路、１１  電流駆動素子、１２  電流駆動素子、２  電圧発生回路、ＩＮ，／ＩＮ  入力端子、ＩＮＳ，／ＩＮＳ  入力信号、ＯＵＴ  出力端子、／ＯＵＴＳ  出力信号。
【図１】
0005404235.tif 000002
【図２】
0005404235.tif 000003
【図３】
0005404235.tif 000004
【図４】
0005404235.tif 000005
【図５】
0005404235.tif 000006
【図６】
0005404235.tif 000007
【図７】
0005404235.tif 000008
【図８】
0005404235.tif 000009
【図９】
0005404235.tif 000010
【図１０】
0005404235.tif 000011
【図１１】
0005404235.tif 000012
【図１２】
0005404235.tif 000013
【図１３】
0005404235.tif 000014
【図１４】
0005404235.tif 000015
【図１５】
0005404235.tif 000016
【図１６】
0005404235.tif 000017
【図１７】
0005404235.tif 000018
【図１８】
0005404235.tif 000019
【図１９】
0005404235.tif 000020
【図２０】
0005404235.tif 000021
【図２１】
0005404235.tif 000022
【図２２】
0005404235.tif 000023
【図２３】
0005404235.tif 000024
【図２４】
0005404235.tif 000025