(57)【特許請求の範囲】
【請求項１】
バーコードで反射された光を受光して、電気信号に変換して出力する受光素子と、
前記受光素子からの電気信号をＡ／Ｄ変換して２値化したデジタル信号を出力する変換回路と、
前記デジタル信号に含まれるノイズを除去して出力信号を出力するフィルタ回路と、
前記出力信号をデコードする演算回路と、を具備し、
前記フィルタ回路は、
デジタル信号の論理レベルに応じてクロック信号をゲーティングする第１のゲーティング回路と、
デジタル信号の論理レベルに応じて、動作と非動作とを切り替え、動作期間において、前記第１のゲーティング回路から出力されるクロック信号を分周する第１の分周回路と、
前記デジタル信号の反転信号のレベルに応じてクロック信号をゲーティングする、第２のゲーティング回路と、
前記デジタル信号の論理レベルに応じて、動作と非動作とを切り替え、動作期間において、前記第２のゲーティング回路から出力される第２のクロック信号を分周する、第２の分周回路と、
前記第１の分周回路が出力する分周信号のうち、分周比が１以上の任意の分周信号と、前記第２の分周回路が出力する分周信号のうち、分周比が１以上の任意の分周信号と、の論理和によって生成される信号に、前記デジタル信号を同期させた、出力信号を出力する出力回路と、を有し、
前記第１の分周回路の出力する複数の分周信号のうち１つと、前記第２の分周回路の出力する複数の分周信号のうち１つと、を選択可能であるバーコードリーダ。
【請求項２】
前記第１の分周回路の出力する複数の分周信号のうち１つを選択する第１の選択回路と、
前記第２の分周回路の出力する複数の分周信号のうち１つを選択する第２の選択回路と、を更に有する、請求項１に記載のバーコードリーダ。
【請求項３】
前記第１の分周回路が出力する分周信号のうち、分周比が１の分周信号と、前記第２の分周回路が出力する分周信号のうち、分周比が１の分周信号と、を選択してデコードを行い、デコードに失敗した場合、
前記第１の分周回路が出力する分周信号のうち、分周比が２以上の任意の分周信号と、前記第２の分周回路が出力する分周信号のうち、分周比が２以上の任意の分周信号とを選択して再度デコードを行う、請求項１又は２に記載のバーコードリーダ。
【請求項４】
前記第１の分周回路が出力する分周信号の分周比と、前記第２の分周回路が出力する分周信号の分周比とが異なる、請求項１乃至３のうちいずれか１項に記載のバーコードリーダ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバーコードリーダに関する。
【背景技術】
【０００２】
バーコードラベルを作成、又は印刷する際、バーコードラベルにボイドと呼ばれる、黒い部分が白くなる現象や、スポットと呼ばれる白い部分が黒くなる現象が起こることがある。
【０００３】
ボイドやスポットがあると、一般のバーコードリーダでは正しくバーコードを読み取ることができない場合があった。バーコードがバーコードリーダにより読み取れなかった場合、読み取り位置を変更するか新しくバーコードラベルを作成しなければならない。
【０００４】
特許文献１には、バーコードの画像情報を、バーコードを構成するバーの長さ方向及び幅方向に配列された複数の画素毎の２値情報として展開し、バーの長さ方向に対し所定数の画素を判定用画素として設定する。そして、この所定数の判定用画素のうち予め設定した割合以上の画素が黒画素の場合、この判定用画素が存在する画素列を黒と判定するものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１６５９４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の技術では、バーコードを読み取るために画素をカウントしなければならず、複雑な処理が必要になってしまう。
【０００７】
本発明は、このような問題点を解決するためになされたものであり、より簡易な処理でボイドやスポットにより生じたノイズを除去可能なバーコードリーダを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明にかかるバーコードリーダは、バーコードで反射された光を受光して、電気信号に変換して出力する受光素子と、前記受光素子からの電気信号をＡ／Ｄ変換して２値化したデジタル信号を出力する変換回路と、前記デジタル信号に含まれるノイズを除去して出力信号を出力するフィルタ回路と、前記出力信号をデコードする演算回路と、を具備し、前記フィルタ回路は、デジタル信号の論理レベルに応じてクロック信号をゲーティングする第１のゲーティング回路と、デジタル信号の論理レベルに応じて、動作と非動作とを切り替え、動作期間において、前記第１のゲーティング回路から出力されるクロック信号を分周する第１の分周回路と、前記デジタル信号の反転信号のレベルに応じてクロック信号をゲーティングする、第２のゲーティング回路と、前記デジタル信号の論理レベルに応じて、動作と非動作とを切り替え、動作期間において、前記第２のゲーティング回路から出力される第２のクロック信号を分周する、第２の分周回路と、前記第１の分周回路が出力する分周信号のうち、分周比が１以上の任意の分周信号と、前記第２の分周回路が出力する分周信号のうち、分周比が１以上の任意の分周信号と、の論理和によって生成される信号に、前記デジタル信号を同期させた、出力信号を出力する出力回路と、を有し、前記第１の分周回路の出力する複数の分周信号のうち１つと、前記第２の分周回路の出力する複数の分周信号のうち１つを選択可能である。
【発明の効果】
【０００９】
本発明により、より簡易な処理でボイドやスポットにより生じたノイズを除去可能なバーコードリーダを提供することを目的とする。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１にかかるフィルタ回路を示す図である。
【図２】実施の形態１にかかるバーコードリーダを示す図である。
【図３】実施の形態２にかかるフィルタ回路を示す図である。
【図４】実施の形態２にかかるフィルタ回路の内部で入出力される信号のタイミングチャートを示す図である。
【図５】実施の形態２にかかるフィルタ回路の内部で入出力される信号のタイミングチャートを示す図である。
【発明を実施するための形態】
【００１１】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、本実施の形態にかかるフィルタ回路１を示す図である。
【００１２】
フィルタ回路１は、バーコードを読み取ったデジタル信号を入力され、バーコード上のボイドにより生じるノイズを除去して、出力信号を出力するものである。
【００１３】
フィルタ回路１は、第１のゲーティング回路としてのＡＮＤ回路１１と、第１の分周回路１２と、出力回路としてのＤ型フリップフロップ回路１３（以下Ｄ−ＦＦ回路１３という。他のＤ型フリップフロップ回路についても同様に、以下Ｄ−ＦＦ回路と記載する。）と、を有する。
【００１４】
ＡＮＤ回路１１は、デジタル信号の論理レベルに応じてクロック信号をゲーティングする。つまり、デジタル信号がハイレベルの際は、クロック信号を出力し、デジタル信号がロウレベルの際は、クロック信号の出力を停止する。
【００１５】
分周回路１２は、ＡＮＤ回路１１から出力されるクロック信号を分周する。分周回路１２は、クロック端子ＣＫ１２を介してＡＮＤ回路１１から出力されたクロック信号が入力され、リセット端子ＲＳＴ１２には、デジタル信号の反転信号が入力される。分周回路１２は、当該反転信号がロウレベルの場合、言い換えれば、デジタル信号がハイレベルの場合に、クロック信号のパルスをカウントして分周信号を出力する。
【００１６】
Ｄ−ＦＦ回路１３は、分周回路１２が出力する分周信号のうち、分周比が２以上の任意の分周信号によって、デジタル信号を同期させて出力する。Ｄ−ＦＦ回路１３は、入力端子Ｄ１３を介してデジタル信号が入力され、クロック端子ＣＫ１３を介して、分周回路１２から出力される分周信号が入力される。Ｄ−ＦＦ回路１３は、デジタル信号の出力データをカウント信号の周期ごとに更新した出力信号を、出力端子Ｑ１３を介して出力する。
【００１７】
本実施の形態にかかるフィルタ回路１は、ゲーティング回路としてのＡＮＤ回路１１が、デジタル信号によって、クロック信号をゲーティングして、ＡＮＤ回路１１から出力されるゲーティング信号を、分周回路１２で分周する。そして、分周回路１２が出力する分周信号のパルスエッジが入力される毎に、デジタル信号の論理レベルに応じた論理レベルを有する出力信号を、Ｄ−ＦＦ回路１３が出力する。
【００１８】
これにより、分周比に応じた所定の数のクロック信号のパルス幅より、幅が小さいノイズを除去したクロック信号を、分周回路で生成することができる。そして、分周回路から出力されたクロック信号で、デジタル信号を同期することにより、ノイズが除去されたデジタル信号を生成することができる。
【００１９】
次に、フィルタ回路１を有するバーコードリーダ１０について説明する。図２は、本実施の形態にかかるバーコードリーダ１０を示す図である。バーコードリーダ１０は、発光素子３と、反射ミラー４と、受光レンズ５と、受光素子としてのＣＣＤイメージセンサ６と、ＣＣＤイメージセンサ６からのアナログ信号をＡ／Ｄ変換して２値化する変換回路７と、フィルタ回路１と、演算回路８と、を有する。
【００２０】
発光素子３は、バーコードに対して光を照射する。発光素子３が照射する光は、ライン状でもよいし、複数あってもよい。また、スポット状の光を、バーコードを構成するバーの長手方向に対して略垂直方向に移動させ、読み取るようにしてもよい。
【００２１】
反射ミラー４は、発光素子３から照射され、バーコードで反射された光を受光して、受光レンズ５の方向に反射させる。受光レンズ５は、反射ミラー４で反射された光を集光して、ＣＣＤイメージセンサ６上に結像させる。
【００２２】
ＣＣＤイメージセンサ６は、受光レンズ５を介して受光した光を電気信号に変換し、変換回路７に出力する。変換回路７は、ＣＣＤイメージセンサ６から出力されたアナログ信号をデジタル信号Ｓ１に変換して、フィルタ回路１に出力する。
【００２３】
フィルタ回路１は、デジタル信号Ｓ１に含まれる、バーコード上のボイドにより生じたノイズを除去して、出力信号を出力する。演算回路９は、フィルタ回路１から出力された出力信号をデコードする。
【００２４】
バーコードリーダ１０は、フィルタ回路１により、バーコードを読み取った際に生じる、ボイドによるノイズを除去できる。そのため、バーコードの印刷が悪い状態であっても、バーコードを読み取ることができ、バーコードの貼り替えの手間や、読み直しの手間を省くことができる。これにより、ユーザが快適なバーコードリーダを提供することができる。また同様に、デジタル信号を反転させた信号をフィルタ回路１に入力するようにすれば、バーコードを読み取った際に生じる、スポットによるノイズを除去できる。
【００２５】
実施の形態２
本実施の形態にかかるフィルタ回路について説明する。図３は、本実施の形態にかかるフィルタ回路２を示す図である。フィルタ回路２は、Ｄ−ＦＦ回路２１と、ＡＮＤ回路２２と、ＮＯＴ回路２３と、ＡＮＤ回路２４と、分周回路２５と、第２の分周回路としての分周回路２６と、ＯＲ回路２７と、Ｄ−ＦＦ回路２８と、選択回路２９と、第２の選択回路としての選択回路３０と、を有する。
【００２６】
フィルタ回路２は、第１のゲーティング回路としてのＡＮＤ回路２２、デジタル信号の反対論理積を出力するＮＯＴ回路２３、第２のゲーティング回路としてのＡＮＤ回路２４、第１の分周回路としての分周回路２５、第２の分周回路としての分周回路２６、及び出力回路としてのＤ−ＦＦ回路２８を有する。なお、ＡＮＤ回路２２は、実施の形態１のＡＮＤ回路１１に対応し、分周回路２５は、分周回路１２に対応し、Ｄ−ＦＦ回路２８は、Ｄ−ＦＦ回路１３に対応するため、適宜説明を省略する。
【００２７】
また、フィルタ回路２は、デジタル信号Ｓ１が入力される入力端子Ｄ０と、外部からクロック信号が入力されるクロック端子ＣＫ０と、ノイズが除去された信号Ｓ９が出力される出力端子Ｑ０とを有する。
【００２８】
外部から入力されるクロック信号ＣＫは、ここではＣＣＤイメージセンサ６に供給されるクロック信号と同じ信号である。なお、クロック信号ＣＫについては、外部の装置から供給されてもよいし、バーコードリーダ１０内部に発振回路を有する構成としてもよい。
【００２９】
Ｄ−ＦＦ回路２１は、入力端子Ｄ１が入力端子Ｄ０に接続され、クロック端子ＣＫ１がクロック端子ＣＫ０に接続される。Ｄ−ＦＦ回路２１は、出力端子Ｑ１がＡＮＤ回路２２の入力端子Ａ２と、ＮＯＴ回路２３の入力端子Ａ３と、分周回路２６のリセット端子ＲＳＴ６と、に接続される。
【００３０】
ＡＮＤ回路２２は、入力端子Ａ２がＤ−ＦＦ回路２１の出力端子Ｑ１に接続され、入力端子Ｂ２がクロック端子ＣＫ０に接続され、出力端子Ｘ２が分周回路２５のクロック端子ＣＫ５に接続される。
【００３１】
ＮＯＴ回路２３は、入力端子Ａ３が出力端子Ｑ１に接続され、出力端子Ｘ３が分周回路２５のリセット端子ＲＳＴ５と、ＡＮＤ回路２４の入力端子Ａ４と、に接続される。
【００３２】
ＡＮＤ回路２４は、入力端子Ａ４がＮＯＴ回路２３の出力端子Ｘ３に接続され、入力端子Ｂ４がクロック端子ＣＫ０に接続され、出力端子Ｘ４が、分周回路２６のクロック端子ＣＫ６に接続される。
【００３３】
分周回路２５は、クロック端子ＣＫ５がＡＮＤ回路２２出力端子Ｘ２に接続され、リセット端子ＲＳＴ５がＮＯＴ回路２３の出力端子Ｘ３に接続される。分周回路２５は、出力端子Ｑ５１〜５４を有する。
【００３４】
選択回路２９は、入力側が出力端子Ｑ５１〜Ｑ５４と接続され、出力側がＯＲ回路２７の入力端子Ａ７と接続される。選択回路２９は、外部からの制御により、出力端子Ｑ５１〜５４のうち１つを選択し、ＯＲ回路２７の入力端子Ａ７に接続する。
【００３５】
分周回路２６は、クロック端子ＣＫ６がＡＮＤ回路２４の出力端子Ｘ４に接続され、リセット端子ＲＳＴ６がＤ−ＦＦ回路２１の出力端子Ｑ１に接続される。分周回路２６は、出力端子Ｑ６１〜６４を有する。
【００３６】
選択回路３０は、入力側が出力端子Ｑ６１〜Ｑ６４と接続され、出力側がＯＲ回路２７の入力端子ＡＢと接続される。選択回路３０は、外部からの制御により、出力端子Ｑ６１〜６４のうち１つを選択し、ＯＲ回路２７の入力端子Ｂ７に接続する。
【００３７】
ＯＲ回路２７は、入力端子Ａ７が分周回路２５の出力端子Ｑ５１〜５４のうちの１つに接続され、入力端子Ｂ７が分周回路２６の出力端子Ｑ６１〜６４のうち１に接続される。ＯＲ回路２７の出力端子Ｘ７は、Ｄ−ＦＦ回路２８のクロック端子ＣＫ８に接続される。
【００３８】
Ｄ−ＦＦ回路２８は、入力端子Ｄ８が入力端子Ｄ０に接続され、クロック端子ＣＫ８がＯＲ回路２７の出力端子Ｘ７に接続され、出力端子Ｑ８が出力端子Ｑ０に接続される。
【００３９】
図４及び図５は、フィルタ回路２の内部で入出力される信号のタイミングチャートを示す図である。
【００４０】
Ｄ−ＦＦ回路２１は、入力端子Ｄ１に変換回路７から出力されたデジタル信号Ｓ１を入力され、クロック端子ＣＫ１にクロック信号ＣＫを入力され、出力端子Ｑ１から信号Ｓ２を出力する。信号Ｓ２は、デジタル信号Ｓ１を、クロック信号ＣＫ分だけ遅延した信号である。即ち、信号Ｓ２の立ち上がりのタイミングが、クロック信号ＣＫの立ち上がりのタイミングと一致するものである。ここで、フィルタ回路１が、Ｄ−ＦＦ２１を有することにより、デジタル信号Ｓ１と、クロック信号ＣＫと、が同期する。よって、Ｄ−ＦＦ回路２１を有することで、フィルタ回路１の動作を安定させることができる。
【００４１】
ＡＮＤ回路２２は、入力端子Ａ２に信号Ｓ２を入力され、入力端子Ｂ２にクロック信号ＣＫを入力され、信号Ｓ３を出力端子Ｘ２から出力する。信号Ｓ３は、信号Ｓ２とクロック信号ＣＫとの論理積である。
【００４２】
ＮＯＴ回路２３は、入力端子Ａ３に信号Ｓ２を入力され、信号Ｓ４を出力端子Ｘ３から出力する。信号Ｓ４は、信号Ｓ２の反転信号である。
【００４３】
ＡＮＤ回路２４は、ＮＯＴ回路２３から出力される、信号Ｓ４、即ち信号Ｓ２の反転信号のレベルに応じて、クロック信号ＣＫをゲーティングする。ＡＮＤ回路２４は、信号Ｓ４がハイレベルの際は、クロック信号ＣＫを出力し、信号Ｓ４ロウレベルの際は、クロック信号ＣＫの出力を停止する。デジタル信号がハイレベルの際は、クロック信号を出力し、デジタル信号がロウレベルの際は、クロック信号の出力を停止する。言い換えれば、ＡＮＤ回路２４は、入力端子Ａ４に信号Ｓ４を入力され、入力端子Ｂ４にクロック信号ＣＫを入力され、信号Ｓ５を出力端子Ｘ４から出力する。信号Ｓ５は、信号Ｓ４とクロック信号ＣＫとの論理積である。
【００４４】
分周回路２５は、クロック端子ＣＫ５に信号Ｓ３が入力され、リセット端子ＲＳＴ５に信号Ｓ４が入力される。分周回路２５は、ＲＳＴ５から入力される信号Ｓ４に基づいて、信号Ｓ３を分周した信号Ｓ５１〜５４を、それぞれ出力端子Ｑ５１〜５４から出力する。
【００４５】
信号Ｓ５１〜５４は、信号Ｓ３をそれぞれ、１、２、４、及び８に分周した信号である。また、分周回路２５は、ＲＳＴ５から入力される、信号Ｓ２の反転信号である信号Ｓ４がハイになった場合、分周のカウントをリセットする。即ち、分周回路２５は、信号Ｓ２がハイレベルの期間のクロック信号ＣＫを分周して出力する。
【００４６】
分周回路２６は、信号Ｓ２の論理レベルに応じて、動作と非動作とを切り替え、非動作期間において、ＡＮＤ回路２４から出力される信号Ｓ５を分周する。分周回路２６は、クロック端子ＣＫ６に信号Ｓ５が入力され、リセット端子ＲＳＴ５に信号Ｓ２が入力される。
【００４７】
分周回路２６は、ＲＳＴ６から入力される信号Ｓ２に基づいて、信号Ｓ５を分周した信号Ｓ６１〜６４を、それぞれ出力端子Ｑ６１〜６４から出力する。信号Ｓ６１〜６４は、信号Ｓ５をそれぞれ１、２、４、及び８に分周した信号である。また、分周回路２６は、ＲＳＴ６から入力される、信号Ｓ２がハイになった場合、分周のカウントをリセットする。即ち、分周回路２６は、信号Ｓ２がロウレベルの期間のクロック信号ＣＫを分周して出力する。
【００４８】
ここでは、ボイドにより生じたノイズの幅が、クロック信号ＣＫの、およそ２周期分の幅である。信号Ｓ５３では、周期がクロック信号ＣＫの４倍になる。よって、図４に示すように、信号Ｓ５３及びＳ５４では、ボイドにより生じたノイズが除去されている。
【００４９】
また、本実施の形態においては、ボイドにより生じたノイズを除去しているが、スポットにより生じるノイズも除去可能である。スポットによるノイズが生じた場合、分周回路２６で、スポットにより生じたノイズより大きな幅を有する分周信号を選択することにより、スポットによるノイズが除去される。
【００５０】
本実施の形態では、選択回路２９は、出力端子Ｑ５１〜Ｑ５４のうち、出力端子Ｑ５３を選択して、ＯＲ回路２７の入力端子Ａ７に接続する。即ちここでは、４分周された信号Ｓ３が、信号Ｓ６としてＯＲ回路２７の入力端子Ａ７に入力される。
【００５１】
本実施の形態では、選択回路２９と同様に、選択回路３０は、出力端子Ｑ６１〜Ｑ６４のうち、出力端子Ｑ６３を選択して、ＯＲ回路２７の入力端子Ｂ７に接続する。即ちここでは、４分周された信号Ｓ５が、信号Ｓ７としてＯＲ回路２７の入力端子Ｂ７に入力される。
【００５２】
ＯＲ回路２７は、入力端子Ａ７に信号Ｓ６を入力され、入力端子Ｂ７に信号Ｓ７を入力され、出力端子Ｘ７から信号Ｓ７を出力する。信号Ｓ７は、信号Ｓ６と信号Ｓ７との論理和である。
【００５３】
Ｄ−ＦＦ回路２８は、分周回路２５が出力する分周信号のうち分周比が２以上の任意の分周信号と、分周回路２６が出力する分周信号のうち分周比が２以上の任意の分周信号と、の論理和によって、信号Ｓ２を同期させた出力信号を出力する。
【００５４】
即ち、Ｄ−ＦＦ回路２８は、入力端子Ｄ８にデジタル信号Ｓ１が入力され、クロック端子ＣＫ８に信号Ｓ８が入力され、出力端子Ｑ８から信号Ｓ９を出力する。Ｄ−ＦＦ回路２８は、デジタル信号Ｓ１の出力データを、カウント信号としての信号Ｓ８の周期ごとに更新した出力信号である信号Ｓ９を出力する。
【００５５】
信号Ｓ９は、信号Ｓ１がハイレベルの場合に、信号Ｓ８の立ち上がりのタイミングである、タイミングｔ７及びタイミングｔ１１でハイレベルになる。また、信号Ｓ９は、デジタル信号Ｓ１がロウレベルの場合に、信号Ｓ８の立ち上がりのタイミングであるタイミングｔ８及びタイミングｔ１２でロウレベルになる。
【００５６】
タイミングｔ９からｔ１０までの期間のように、ノイズにより、デジタル信号Ｓ１がハイレベルであっても、信号Ｓ８は、ロウレベルであるため、信号Ｓ９ではノイズが除去されている。
【００５７】
以上のように、実施の形態においては、分周回路２５の出力端子Ｑ５１〜５４を選択すること、及び分周回路２６の出力端子Ｑ６１〜６４を選択することにより、バーコードリーダ１０の分解能を変化させることができる。また、分周回路２５と分周回路２６とで、異なる分周比の信号を選択することによって、ボイドのフィルタ性能と、スポットのフィルタ性能と別に設定することも可能である。
【００５８】
分周回路２５及び分周回路２６の分周の度合いが小さい場合、言い換えれば、分周回路２５の出力端子Ｑ５１や分周回路２６の出力端子Ｑ６１が選択された場合、分解能が高くなる。従って、ボイド及びスポットが小さい場合には、出力端子Ｑ５１及びＱ６１を選択することが望ましい。また、ボイドが比較的大きい場合には、分解能を低く、即ち分周回路２５の出力端子Ｑ５４や分周回路２６の出力端子Ｑ６４を選択することが望ましい。
【００５９】
また、選択回路２９及び３０の切り替えは、スイッチ等により手動で切り替えるようにしてもよいし、ソフトウェアによる制御で切り替えるようにしてもよい。また、初めは分解能を高く設定しておき、バーコードの読み取りにエラーが出た場合、徐々に分解能を低くするように制御してもよい。即ち、バーコードリーダ１０の制御部（図示せず）で、以下のように制御するようにしてもよい。
【００６０】
まず、分周回路２５で分周比１の信号を選択し、分周回路２６で分周比１の信号を選択して、光を照射して１回目のデコードを行う。次に、１回目のデコードに失敗した場合、分周回路２５で分周比２の信号を選択し、分周回路２６で分周比２の信号を選択して、光を照射して２回目のデコードを行う。
【００６１】
更に２回目のデコードに失敗した場合、分周回路２５で分周比４の信号を選択し、分周回路２６で分周比４の信号を選択して、光を照射して３回目のデコードを行う。次に、３回目のデコードに失敗した場合、分周回路２５で分周比８の信号を選択し、分周回路２６で分周比８の信号を選択して、光を照射して４回目のデコードを行う。次に、４回目のデコードに失敗した場合、読み取りを中止し、表示部（図示せず）に読み取り不可である旨の表示を行い、上位装置に読み取り不可である旨を通知する。
【００６２】
これにより、バーコードリーダ１０が読みとるバーコードの状態に合わせた分解能に調節することができる。
【００６３】
なお、上記では、２回目以降のデコード時、分周回路２５と分周回路２６とで同一の分周比の信号を選択しているが、分周回路２５と分周回路２６とで異なる分周比の信号を選択するようにしてもよい。
【００６４】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態においてはＣＣＤイメージセンサ６を使用したバーコードリーダであるが、レーザーを利用し、モータ等でスキャニングするバーコードリーダでも同じように使用できる。
【符号の説明】
【００６５】
１  フィルタ回路
２  フィルタ回路
３  発光素子
４  反射ミラー
５  受光レンズ
６  ＣＣＤイメージセンサ
７  変換回路
８  演算回路
１０  バーコードリーダ
１１  ＡＮＤ回路
１２  分周回路
１３  Ｄ−ＦＦ回路
２１  Ｄ−ＦＦ回路
２２  ＡＮＤ回路
２３  ＮＯＴ回路
２４  ＡＮＤ回路
２５  分周回路
２６  分周回路
２７  ＯＲ回路
２８  Ｄ−ＦＦ回路
２９、３０  選択回路
ＣＫ０  クロック端子
Ｄ１、Ｄ８  入力端子
ＣＫ１、ＣＫ５、ＣＫ６、ＣＫ８  クロック端子
Ｑ１、Ｑ８  出力端子
Ｑ５１〜Ｑ５４、Ｑ６１〜Ｑ６４  出力端子
Ａ２、Ａ３、Ａ４、Ａ７  入力端子
Ｂ２、Ｂ４、Ｂ７  入力端子
Ｘ２、Ｘ３、Ｘ４、Ｘ７  出力端子
ＲＳＴ５、ＲＳＴ６  リセット端子
ＣＫ  クロック信号
Ｓ１  デジタル信号
Ｓ２〜Ｓ９  信号
【図１】
0005441193.tif 000002
【図２】
0005441193.tif 000003
【図３】
0005441193.tif 000004
【図４】
0005441193.tif 000005
【図５】
0005441193.tif 000006