(57)【特許請求の範囲】
【請求項１】
エッチングストッパ層として機能するストッパ層を内部に有する半導体基板の表面側に設けられた半導体領域上に、ゲートとソースとドレインとを有する半導体素子、配線および層間絶縁膜を形成する回路形成工程と、
前記半導体素子、前記配線および前記層間絶縁膜が形成された前記半導体基板の表面側周縁部を研削する研削工程と、
前記研削工程により露出した表面を含む前記半導体基板の表面に、絶縁膜である保護膜を形成する保護膜形成工程と、
前記保護膜を形成した後の前記半導体基板に、他の基板を前記保護膜側から貼り合わせることにより貼り合わせ基板を形成する貼合工程と、
前記ストッパ層をエッチングストッパ層として、前記貼り合わせ基板の前記半導体基板側からエッチングを行なうことにより前記半導体基板を薄化する薄化工程と、
前記ストッパ層を、薬液を用いて除去する除去工程と、
を含み、
前記保護膜を前記薬液に対して耐性を有する材質とする、ことを特徴とする半導体装置の製造方法。
【請求項２】
前記保護膜をＳｉＯ２膜、Ｓｉ３Ｎ４膜、ＰＳＧ膜、ＳＯＧ膜、ＭＳＱ膜、ポリイミド膜のうちいずれか１つ以上とする、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施の形態は、半導体装置の製造方法、半導体装置およびカメラモジュールに関する。
【背景技術】
【０００２】
半導体素子の微細化、高集積化がめまぐるしい。それに伴い、基板端部の積層膜剥離やチッピングを原因とする微小な異物や欠陥の発生が、歩留まりへ大きく影響するようになってきている。この影響を低減するために、基板端部をブレード等で研磨するベベル研磨などが一般的に行われている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２２４４９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながらベベル研磨などの研磨を行なうと、回路形成のための銅またはアルミといった金属が研磨した部分から露出する可能性があり、金属汚染を引き起こす可能性がある。特に、近年注目を浴びている裏面照射型ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサなどでは、銅またはアルミ配線を有するデバイス基板と支持基板との二枚の基板を貼り合わせ、貼り合わせた後にデバイス基板の裏面を化学的機械的研磨するため、基板端部からの汚染が基板全体に行渡る可能性が高い。
【課題を解決するための手段】
【０００５】
実施の形態の半導体装置の製造方法は、半導体基板の周縁部を研削する研削工程と、前記研削工程により露出した表面を含む前記半導体基板の表面に、絶縁膜である保護膜を形成する保護膜形成工程と、を含むことを特徴とする。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１の実施の形態の半導体基板の一例を示す断面図である。
【図２】図２は、第１の実施の形態の半導体装置の製造方法の一例を示す図である。
【図３】図３は、保護膜を形成した後の半導体基板の一例を示す断面図である。
【図４】図４は、第２の実施の形態の半導体基板の一例を示す断面図である。
【図５】図５は、第２の実施の形態の半導体装置の製造方法の一例を示す図である。
【図６】図６は、第２の実施の形態の製造方法により形成された半導体素子の一例を示す断面図である。
【図７】図７は、本実施の形態の半導体素子を備える裏面照射型ＣＭＯＳイメージセンサの構成例を示す図である。
【発明を実施するための形態】
【０００７】
（第１の実施の形態）
図１は、第１の実施の形態にかかる半導体装置の製造方法の加工対象の半導体基板の一例を示す断面図である。図１に示すように、本実施の形態の半導体基板は、シリコン基板１と、半導体領域２と、受光素子３と、ゲート４と、ソース・ドレイン５と、層間絶縁膜６と、配線７と、で構成される。また、図示は省略するがシリコン基板１内には撮像素子としてフォトダイオードが形成されている。
【０００８】
本実施の形態の半導体基板は、どのような製造方法で製造されてもよいが、例えば、シリコン基板１上に、レジスト露光およびエッチングを用いて開口部を形成し、開口部にＣＶＤ（Chemical  Vapor  Deposition）法または塗布法などによりシリコン酸化膜やシリコン窒化膜などの絶縁材料を埋め込み、ＳＴＩ（Shallow  Trench  Isolation）法により半導体領域２を形成する。その後、シリコン基板１上に受光素子３、ゲート４およびソース・ドレイン５を形成し、その上に層間絶縁膜６の堆積と銅またはアルミ等の配線７の形成とを繰り返して多層配線を形成する。
【０００９】
なお、図１では、本実施の形態の半導体基板の一例として、裏面照射型ＣＭＯＳイメージセンサに用いられる半導体基板の構成例を示しているが、本実施の形態の半導体基板としては、図１の構成に限らずどのような構成の半導体基板を用いてもよい。また、シリコン以外の基板を用いた半導体基板としてもよい。
【００１０】
つぎに、本実施の形態の半導体装置の製造方法を説明する。図２は、本実施の形態の半導体装置の製造方法の一例を示す図である。図２では、本実施の形態の半導体基板の細部（半導体領域２、受光素子３、ゲート４、ソース・ドレイン５および配線７）を省略し、シリコン基板１と層間絶縁膜６を示している。
【００１１】
まず、図２（ａ）に示した半導体基板の周縁部（端部）の所定の部分（図２では点線で示した部分）を研削するようベベル研磨等によるトリミング加工を行ない、図２（ｂ）に示すように露出面８を形成する。露出面８は、トリミング加工前には外部に露出しておらずトリミング加工により露出したシリコン基板１および層間絶縁膜６の表面である。図２の層間絶縁膜６として示した層には配線７も含まれており、露出面８に配線７が含まれることもある。なお、トリミング加工の方法はベベル研磨に限らずどのような加工方法を用いてもよい。また、トリミング加工を行なう際のトリミング形状は図２で示した形状に限らずどのような形状でもよい。
【００１２】
その後、図２（ｃ）に示すように、露出面８を含む半導体基板の層間絶縁膜６側の面（以下、表側面という）に、ＣＶＤ法やスピン塗布法などを用いて保護膜９を形成する。保護膜９としては、絶縁膜であればどのような材質を用いてもよい。例えば、ＣＶＤ法を用いる場合には、保護膜９としては、シランまたはＴＥＯＳ（TetraEthOxySilane）を材料としたＳｉＯ２膜、有機系シランを材料としたＳｉＯＣ膜、シランとアンモニアを材料としたＳｉ３Ｎ４膜、ホスフィンを材料としたＰＳＧ（Phosphorus  Silicon  Glass）膜などを使用することができる。また、スピン塗布法を用いる場合には、保護膜９としては、シラノールを材料としたＳＯＧ（Spin  On  Glass）膜、有機系材料であるＭＳＱ（Methyl  Silses  Quioxane）、ポリイミド膜などを使用することができる。また、２つ以上の材質の膜を積層して保護膜を形成してもよい。
【００１３】
このような保護膜９を形成することにより、トリミング加工により金属が露出した場合でも、半導体基板の金属汚染を防ぐことができる。また、この後に高温となる工程や薬液処理がある場合にも半導体基板を保護することができる。保護膜９の膜厚は、材質等により適切に設定すればよいが、例えばＳｉ３Ｎ４膜を用いる場合、５０ｎｍ程度以上の膜厚とすれば後に高温となる工程や薬液処理がある場合にも半導体基板を保護することができる。また、保護膜９として、Ｓｉ３Ｎ４膜、ＰＳＧ膜、ポリイミド膜などを使用すると、保護膜９によるパッシヴェーション効果を期待することができ、外的損傷や紫外線から半導体基板を保護することができる。
【００１４】
半導体基板が、他の基板と貼り合わせることなく単独で用いられる場合には、保護膜９が形成された後、個片化され半導体素子（半導体装置）が形成される。
【００１５】
つぎに、半導体基板を他の基板と貼り合わせる場合の工程を説明する。例えば、裏面照射型ＣＭＯＳイメージセンサなどに用いられる半導体基板は、図２で説明した工程の後に、他の基板（支持基板）と貼り合わせることになる。したがって、半導体基板に保護膜９を形成した後に、保護膜９上にＣＶＤ法やスピン塗布法などにより接着層を形成する。
【００１６】
図３は、保護膜９を形成した後の半導体基板の一例を示す断面図である。図３（ａ）は、半導体基板の拡大図を示し、図３（ｂ）は半導体基板の全体図を示しており、図３（ｂ）では細部（半導体領域２、受光素子３、ゲート４、ソース・ドレイン５および配線７）を省略している。図３に示すように、接着層１０を保護膜９上に形成することにより、他の基板と貼り合わせることが可能な半導体基板を形成することができる。
【００１７】
接着層１０の材質としては、例えば、接着材を用いて半導体基板と他の基板と貼り合わせる場合は、接着層１０の材質は、しかしながらウレタン系樹脂やエポキシ系樹脂といった有機系接着剤などを用いることができる。また、直接接合を用いる場合には、接着層１０の材質は、ＳｉＯ２膜、Ｓｉ３Ｎ４膜、などを用いることができる。なお、接着層１０も露出面８を含む半導体基板の層間絶縁膜６側の面を覆うが、接着層１０だけでなく保護膜９で露出面８を含む半導体基板の層間絶縁膜６を覆っておくことが望ましい。
【００１８】
このように、本実施の形態では、半導体基板の端部をトリミング加工した後に、露出面８を含む半導体基板の層間絶縁膜６側の面に保護膜９を形成するようにした。このため、基板端部からの半導体基板の汚染を防ぐことができる。
【００１９】
（第２の実施の形態）
【００２０】
図４は、第２の実施の形態にかかる半導体装置の製造方法の加工対象の半導体基板の一例を示す断面図である。図４に示すように、本実施の形態の半導体基板は、シリコン基板１と、層間絶縁膜６と、ストップ層１１と、導電体プラグ１２と、で構成される。第１の実施の形態と同様の機能を有する構成要素は第１の実施の形態と同一の符号を付して説明を省略する。
【００２１】
図４に示す半導体基板は、裏面照射型ＣＭＯＳイメージセンサに用いられる半導体基板の構成例を示しており、シリコン基板１と層間絶縁膜６の境界付近および層間絶縁膜６内には、実施の形態１と同様に半導体領域２と、受光素子３と、ゲート４と、ソース・ドレイン５と、配線７と、が存在するが、図４はこれらを省略している。
【００２２】
裏面照射型ＣＭＯＳイメージセンサに用いられる半導体基板は、支持基板と貼り合わせた後に、裏面照射型ＣＭＯＳイメージセンサのチップとして加工される。裏面に入射した光を効率良くフォトダイオードに収集するために半導体基板は薄型化することが望ましい。この薄型化のために、支持基板と貼り合わせた後に半導体基板を裏面から削る方法が用いられる。この際、化学的機械的研磨または薬液処理により半導体基板を削るために、ストップ層１１があらかじめ形成された半導体基板を用いることがある。図４は、このようなストップ層１１を有する半導体基板の一例を示している。
【００２３】
ストップ層１１を有する半導体基板としては、例えばＳＯＩ（Silicon  On  Insulator）基板を用いることができる。ＳＯＩ基板の場合は、ストップ層１１はシリコン酸化物層である。また、ストップ層１１を有する半導体基板として、シリコン基板１にイオン注入法によりボロン、リン、砒素などをドーピングした基板を用いることもできる。この場合、ドーピングにより形成したドーピング層がストップ層１１となる。
【００２４】
また、裏面照射型ＣＭＯＳイメージセンサに用いられる半導体基板の場合は、層間絶縁膜６の積層の前に、シリコン基板１内にシリコン基板１の表面側からストップ層１１までを貫通する導電体プラグ１２を形成しておくこととする。導電体プラグ１２は、裏面側と表面側とを電気的に接続するためのプラグである。
【００２５】
図５は、本実施の形態の半導体装置の製造方法の一例を示す図である。まず、図４に例示したストップ層１１を有する半導体基板に対して、第１の実施の形態と同様に、トリミング加工、保護膜９の形成、接着層１０の形成を行なう。図５（ａ）に接着層１０の形成が行なわれた後の半導体基板の一例を示す。
【００２６】
つぎに、図５（ｂ）に示すように、半導体基板に支持基板１３を接着層１０側から貼り合せて貼り合わせ基板を生成する。そして、図５（ｃ）に示すように、貼り合わせ基板の上下を反転させ、図５（ｄ）に示すように半導体基板の裏面側が上側となるようにする。
【００２７】
つぎに、図５（ｅ）に示すように、貼り合わせ基板に対して半導体基板の裏面側から化学的機械的研磨または薬液処理を行うことによりストップ層１１までシリコン基板１をエッチングすることにより半導体基板を薄型化する。この化学的機械的研磨または薬液処理では、どのような研磨材または薬液を用いてもよいが、ストップ層１１としてＳｉＯ２膜を用いる場合、選択比が高いことを利用して化学的機械的研磨を用いることができる。
【００２８】
さらに、図５（ｆ）に示すように、ストップ層１１を薬液処理により除去する。この際、保護膜９をこの薬液に耐性を有する材質とすることにより、薬液により層間絶縁膜６がエッチングされるのを防ぐことができる。例えば、この薬液にＢＨＦ（Buffered  Hydrofluoric  Acid）やＤＨＦ（Diluted  Hydrofluoric  Acid）といった緩衝フッ化水素酸溶液を用いる場合、保護膜９としてＣＶＤ法で成膜したＳｉ３Ｎ４膜を用いると層間絶縁膜６がエッチングされるのを防ぐことができる。
【００２９】
その後、貼り合わせ基板に対してカラーフィルターの貼付などの加工を行ない、個片化することにより、半導体素子（半導体装置）を形成する。図６は、本実施の形態の製造方法により形成された半導体素子１８の一例を示す断面図である。図６の例では、半導体基板の裏面側に、はんだ用パッド１４、パッシヴェーション膜１５およびカラーフィルター１６を形成されている。また、シリコン基板１にはフォトダイオード１７が形成されている。
【００３０】
このようにして形成された半導体素子１８を、レンズモジュールなどと組み合わせることにより裏面照射型ＣＭＯＳイメージセンサが形成される。図７は、本実施の形態の半導体素子１８を備える裏面照射型ＣＭＯＳイメージセンサの構成例を示す図である。図７に示すように、本実施の形態の裏面照射型ＣＭＯＳイメージセンサは、半導体素子１８と、レンズモジュール１９と、スペーサ２０と、シールドキャップ２１と、で構成される。半導体素子１８は、レンズモジュール１９が集光した光を光電変換により電気信号に変換して出力する。なお、図７で示した構成は一例であり、半導体素子１８を用いた裏面照射型ＣＭＯＳイメージセンサの構成は図７に示した構成に限らずどのような構成としてもよい。
【００３１】
このように、本実施の形態では、半導体基板としてストップ層１１を有する基板を用いる場合に、半導体基板をトリミング加工して露出面８を含む半導体基板の層間絶縁膜６側の面に保護膜９を形成するようにした。このため、第１の実施の形態と同様の効果が得られるとともに、ストップ層１１を除去する薬液処理の際に、薬液による層間絶縁膜６のエッチングを防ぐことができる。
【符号の説明】
【００３２】
１  シリコン基板、６  層間絶縁膜、７  配線、８  トリミング面、９  保護膜、１０  接着層、１１  ストップ層、１８  半導体素子、１９  レンズモジュール。
【図１】
0005542543.tif 000002
【図２】
0005542543.tif 000003
【図３】
0005542543.tif 000004
【図４】
0005542543.tif 000005
【図５】
0005542543.tif 000006
【図６】
0005542543.tif 000007
【図７】
0005542543.tif 000008