(57)【特許請求の範囲】
【請求項１】
入力値に応じた論理値を出力する第一の回路と、
前記第一の回路と同様の信号を入力とし、前記第一の回路と同様の入出力特性を持つ第二の回路と、
前記第一の回路の出力の論理反転と前記第二の回路の出力の論理反転との論理和を第一の出力とし、
前記第一の回路の出力と前記第二の回路の出力との論理和を第二の出力とする変換回路と、
前記入力値を検出する検出回路と、
前記第一の回路、前記第二の回路、前記変換回路、及び前記検出回路が配置された基板と、
前記基板とは異なる電源ラインから電源供給を受け、前記第一の出力、前記第二の出力、及び前記検出回路の出力に基づいて前記変換回路の故障、または前記基板の電源ラインの故障を検出する演算器と、
を備えること
を特徴とする故障検出器。
【請求項２】
請求項１に記載の故障検出器において、
前記第一の出力及び前記第二の出力が、前記基板の電源ラインが遮断された場合に出力される値である場合、
前記演算器は、前記検出回路の出力値に基づいて、前記変換回路の故障、または前記基板の電源ラインの故障のいずれかを検出すること
を特徴とする故障検出器。
【請求項３】
請求項１または請求項２に記載の故障検出器において、
前記演算器は、
前記第一の出力と前記第二の出力とが一致する場合に故障と判断し、
前記第一の出力と前記第二の出力とが異なる場合に正常と判断すること
を特徴とする故障検出器。
【請求項４】
入力値に応じた論理値を出力する第一の処理と、
前記第一の処理と同様の信号を入力とし、前記第一の処理と同様の処理を行う第二の処理と、
前記第一の処理の出力の論理反転と前記第二の処理の出力の論理反転との論理和を演算する第三の処理と、
前記第一の処理の出力と前記第二の処理の出力との論理和を演算する第四の処理と、
前記入力値を検出する第五の処理と、
前記第一の処理ないし前記第五の処理のための電源ラインとは異なる電源ラインから電源供給を受け、
前記第三の処理の出力と前記第四の処理の出力と前記第五の処理の出力とに基づいて、前記第三の処理及び前記第四の処理の故障、または前記第一の処理ないし前記第五の処理のための電源ラインの故障を検出する故障検知処理を行うこと
を特徴とする故障検出方法。
【請求項５】
請求項４に記載の故障検出方法において、
前記第三の処理の出力と前記第四の処理の出力が、前記第一の処理ないし前記第五の処理のための電源ラインが遮断された場合に出力される値である場合、
前記第五の処理の出力に基づいて、前記第三の処理の出力及び第四の処理の出力の故障、または前記第一の処理ないし前記第五の処理のための電源ラインの故障のいずれかを検出すること
を特徴とする故障検出方法。
【請求項６】
請求項４または請求項５に記載の故障検出方法において、
前記故障検知処理は、
前記第三の処理の出力と前記第四の処理の出力とが一致する場合に故障と判断し、
前記第三の処理の出力と前記第四の処理の出力とが異なる場合に正常と判断することを特徴とする故障検出方法。
【請求項７】
速度を検出する速度センサと、
前記速度センサの出力値に応じた論理値を出力する第一の回路と、
前記第一の回路と同様の入出力特性を持ち、前記速度センサの出力値に応じた論理値を出力する第二の回路と、
前記第一の回路の出力の論理反転と前記第二の回路の出力の論理反転との論理和を第一の出力とし、前記第一の回路の出力と前記第二の回路の出力との論理和を第二の出力とする変換回路と、
前記速度センサの出力値を検出する速度検出回路と、
前記第一の回路、前記第二の回路、前記変換回路、及び前記速度検出回路が配置された基板と、
前記基板とは異なる電源ラインから電源供給を受け、前記第一の出力、前記第二の出力、及び前記速度検出回路の出力に基づいて前記変換回路の故障、または前記基板の電源ラインの故障を検出し、故障検出結果に応じてブレーキ指令を生成する演算器と、
を備えることを特徴とするブレーキ演算器。
【請求項８】
請求項７に記載のブレーキ演算器において、
前記第一の出力及び前記第二の出力が、前記基板の電源ラインが遮断された場合に出力される値である場合、
前記演算器は、前記速度検出回路の出力値に基づいて、前記変換回路の故障、または前記基板の電源ラインの故障のいずれかを検出すること
を特徴とするブレーキ演算器。
【請求項９】
請求項７または請求項８に記載のブレーキ演算器において、
前記演算器は、前記第一の出力と前記第二の出力とが一致する場合に故障と判断し、
前記第一の出力と前記第二の出力とが異なる場合に正常と判断すること
を特徴とするブレーキ演算器。
【請求項１０】
請求項７ないし請求項９のいずれかに記載のブレーキ演算器において、
前記速度検出回路は、前記速度センサの出力値を前記演算器が検出可能なパルス信号に変換し、
前記演算器は、
前記第一の出力及び前記第二の出力が０であり、かつ前記パルス信号を検出した場合に、前記変換回路の故障を検出し、
前記第一の出力、前記第二の出力、及び前記パルス信号のいずれもが０の場合、前記基板の電源ラインの故障を検出すること
を特徴とするブレーキ演算器。
【請求項１１】
請求項１０に記載のブレーキ演算器において、
前記パルス信号は、前記速度センサの出力値である速度に応じた周波数の矩形波であり、
前記演算器は、
前記第一の出力と前記第二の出力が１で一致し、かつ前記パルス信号を検出した場合に、
許容速度と、前記パルス信号から算出される速度とを比較し、
前記パルス信号から算出される速度が前記許容速度よりも大きければブレーキ指令を生成し、
前記第一の出力、前記第二の出力、及び前記パルス信号のいずれもが０の場合に、ブレーキ指令を生成すること
を特徴とするブレーキ演算器。
【請求項１２】
請求項７ないし請求項１１のいずれかに記載のブレーキ演算器において、
前記第一の回路と前記第二の回路は、各々前記速度センサから２系統の出力値を入力とし、
前記第一の回路と前記第二の回路の論理出力が前記２系統の出力値の系統間の差分に基づき生成されること
を特徴とするブレーキ演算器。
【請求項１３】
請求項７ないし請求項１２のいずれかに記載のブレーキ演算器を備えた鉄道車両であって、
鉄道車両の走行速度を検出する前記速度センサと、
前記演算器で生成されたブレーキ指令に基づいて鉄道車両を制動するブレーキ装置と、を備えることを特徴とする鉄道車両制御システム。
【請求項１４】
請求項１３に記載の鉄道車両制御システムにおいて、
前記速度センサが速度発電機であることを特徴とする鉄道車両制御システム。
【請求項１５】
請求項１３乃至請求項１４に記載の鉄道車両制御システムにおいて、
前記第一の回路と前記第二の回路の論理出力は前記鉄道車両の動き方向に対応することを特徴とする鉄道車両制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、故障を検出する装置に関し、例えば鉄道車両のブレーキ制御システムの故障検出に関する。
【背景技術】
【０００２】
安全機能に関わるシステム全般、とりわけ車両の保安ブレーキ制御のようなシステムでは、誤動作による危険の防止が求められる。適切な防止策を講じるための手段として、誤動作をもたらす可能性のある機器の故障については、検出される必要がある。
【０００３】
機器の出力固定故障を検出する方法として、機器を冗長化し、それらの出力の一致／不一致を調べる方法が知られている（例えば特許文献１）。
【０００４】
速度超過を防ぐための保安システム、例えば鉄道車両の保安システムでは、速度センサで取得した現在の車両速度と、停止点までの距離等から求めた許容速度とを比較し、現在の車両速度が許容速度を超過したときブレーキを出力する制御方式が利用される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１１５７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このように例えば、速度センサで取得した速度に基づいてブレーキの制御を行う制御装置においては、速度センサの電源供給または速度センサの出力信号を中継する回路への電源供給が断たれた場合には、速度センサからの出力信号がゼロとなり、速度センサ等の電源故障と車両の停止状態（速度ゼロ）とを制御装置側で区別できないという問題がある。
【０００７】
上記した電源故障のケースでは、特許文献１のように速度検出回路を冗長化しても、冗長化したそれぞれの速度検出回路の電源供給が断たれればそれぞれの速度検出回路からの出力はゼロで一致するため、電源異常を検出することができない。
【０００８】
本発明の目的は、電源故障による速度誤認を防止することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の実施形態においては、同様の信号が入力され、同様の処理を行って入力値に応じた論理値を出力する第一と第二の回路と、第一の回路の出力の論理反転と第二の回路の出力の論理反転との論理和を第一の出力とし、第一の回路の出力と第二の回路の出力との論理和を第二の出力とする変換回路と、第一の出力と第二の出力に基づき故障を検出する演算器と、を備える。
【００１０】
または、入力値に応じた論理値を出力する第一の処理と、第一の処理と同様の信号を入力とし、第一の処理と同様の処理を行う第二の処理と、第一の処理の出力の論理反転と第二の処理の出力の論理反転との論理和を演算する第三の処理と、第一の処理の出力と第二の処理の出力との論理和を演算する第四の処理と、第三の処理の出力と第四の処理の出力とに基づき故障を検出する故障検知処理を行う。
【００１１】
または、速度を検出する速度センサと、速度センサの出力値に応じた論理値を出力する第一の回路と、第一の回路と同様の入出力特性を持ち、速度センサの出力値に応じた論理値を出力する第二の回路と、第一の回路の出力の論理反転と第二の回路の出力の論理反転との論理和を第一の出力とし、第一の回路の出力と第二の回路の出力との論理和を第二の出力とする変換回路と、第一の出力と第二の出力に基づき故障を検出し、故障検出結果に応じてブレーキ指令を生成する演算器と、を備える。
【発明の効果】
【００１２】
本発明によれば、速度検出回路等の電源故障による速度誤認を防止できる。
【図面の簡単な説明】
【００１３】
【図１】保安ブレーキ演算器の構成を示す図。
【図２】保安ブレーキ演算器を用いた車両制御システムの構成を示す図。
【図３】位相検知回路の出力（Ａ，Ｂ）と変換後の検出値（Ｘ，Ｙ）の関係を示す図。
【図４】ＣＰＵの処理フローを示す図。
【図５】故障判定処理の処理フローを示す図。
【図６】故障２時処理の処理フローを示す図。
【図７】故障１時処理の処理フローを示す図。
【図８】正常時処理の処理フローを示す図。
【図９】検出値（Ｘ，Ｙ）と故障モードとの関係を示す図。
【図１０】故障２の具体例に対応したシナリオを示す図。
【図１１】故障１の具体例に対応したシナリオを示す図。
【発明を実施するための形態】
【００１４】
以下、実施例について図面を用いて説明する。以下に説明する実施例では、鉄道車両の制御システムについて説明するが、本発明は鉄道車両の制御システム以外にも装置故障を検出するあらゆるシステムに適用可能である。
【実施例１】
【００１５】
図２は、本実施例の鉄道車両制御システムの構成を示している。
【００１６】
速度発電機２０１は速度センサとして機能するもので、車輪の回転に応じたパルスを出力する。車両速度ゼロの時にはパルスが出力されない仕様である。本実施例では、速度発電機２０１は２台に冗長化され、２系統のパルスが出力される。速度発電機２０１は相対的な位相の関係（進み／遅れ）が車両の動き方向に応じて決まるように構成されている。
【００１７】
保安ブレーキ演算器１０１は、速度発電機２０１からのパルスを検出し、車両速度に変換し、車両速度に基づいてブレーキ指令を演算し、ブレーキ装置２０２へ出力する。
【００１８】
ブレーキ装置２０２は、与えられたブレーキ指令に従ったブレーキ力で車輪の回転を制動する。
【００１９】
以下、保安ブレーキ演算器１０１の構成を図１を用いて説明する。
【００２０】
保安ブレーキ演算器１０１は、入力ボード１０３と、演算ボード１０４から構成される。これらの電源は別々の電源ラインから供給される。
【００２１】
まず、入力ボード１０３について説明する。入力ボード１０３は、二重化された位相検知回路１０５および１０６，変換回路１０７，速度検出回路１０８を備える。
【００２２】
位相検知回路１０５は、速度発電機２０１からの２系統のパルスを入力とし、両者の位相の進み／遅れ（差分）に応じて（すなわち車両の動き方向に応じて）１または０の論理値を出力する回路である。以下ではこの車両の動き方向に応じた論理値出力をＡと呼ぶ。便宜上、Ａ＝０を上り方向、Ａ＝１を下り方向に割り当てる。
【００２３】
位相検知回路１０６は、位相検知回路１０５と同様の特性のもので、やはり速度発電機２０１からの２系統のパルスを入力とし、動き方向に応じた論理値を出力する。以下ではこの出力をＢと呼ぶ。便宜上、Ａと同様、Ｂ＝０を上り方向、Ｂ＝１を下り方向に割り当てる。
【００２４】
変換回路１０７は、Ａ，Ｂの２つの論理値を入力とし、［ＮＯＴ（Ａ）］∪［ＮＯＴ（Ｂ）］と、［Ａ］∪［Ｂ］を出力するように構成された論理回路である。ここで、記号ＮＯＴは論理反転を表し、∪は論理和を表す。以下では［ＮＯＴ（Ａ）］∪［ＮＯＴ（Ｂ）］をＸ、［Ａ］∪［Ｂ］をＹと呼ぶ。Ｘ，Ｙは、後述するＣＰＵ１０９により検出されるが、必要に応じてＣＰＵ１０９が検出できる適切な信号に変換されたものとする（例えばＣＰＵ１０９が５Ｖの信号を検出する場合、Ｘ，Ｙは０Ｖ（値０）または５Ｖ（値１）とする）。
【００２５】
速度検出回路１０８は、速度発電機２０１からの２系統のパルスを、後述するＣＰＵ１０９が検出できる信号に変換し、２系統の速度パルスＶ１，Ｖ２を出力する。
【００２６】
次に、演算ボード１０４について説明する。演算ボード１０４は、ＣＰＵ１０９を備える。
【００２７】
ＣＰＵ１０９は、速度パルスＶ１またはＶ２を計数して車両速度を算出し、算出した車両速度と別途求めた許容速度とを比較し、比較結果に応じたブレーキ指令を出力する。具体的には、車両速度が許容速度よりも大きければブレーキ装置２０２にブレーキ力を出力させる。速度パルスＶ１，Ｖ２のどちらを採用するかは、予め定めた規則に従う。また、ＣＰＵ１０９は、論理値Ｘ，Ｙを検出し、これらから車両の動き方向Ｄを求める。詳細は図４〜図６を用いて後述する。車両の動き方向は、例えば列車の後退検知等に利用されるもので、本発明を実施するために従来とは異なる方法で特別に求めるものではない。
【００２８】
以上の位相検知回路１０５と１０６，変換回路１０７，ＣＰＵ１０９の構成により、ＣＰＵ１０９において、入力ボード１０３の回路故障や電源故障を検出できる（これらを故障検知器１０２と呼ぶ）。以下、図３を用い、故障検知器１０２の仕組みを説明する。
【００２９】
図３は（Ａ，Ｂ）の値の組み合わせに応じた（Ｘ，Ｙ）の値の組み合わせを示している。通常、ＡとＢは同じ値になる。すなわち車両が上り方向の時（Ａ，Ｂ）＝（１，１）であり、この時（Ｘ，Ｙ）＝（０，１）が検出される。車両が下り方向の時（Ａ，Ｂ）＝（０，０）であり、この時（Ｘ，Ｙ）＝（１，０）が検出される。ＣＰＵ１０９は、Ｙの値により車両の動き方向を検出できる。
【００３０】
位相検知回路１０５，１０６の故障モードとして、出力値の固定が考えられる。出力値が固定すると、ＡとＢが異なる値になることが、以下の４通りで起こり得る。＜１＞Ａが１に固定し、かつ下り方向のとき、（Ａ，Ｂ）＝（１，０）である。＜２＞Ｂが１に固定し、かつ下り方向のとき、（Ａ，Ｂ）＝（０，１）である。＜３＞Ａが０に固定し、かつ上り方向のとき、（Ａ，Ｂ）＝（０，１）である。＜４＞Ｂが０に固定し、かつ上り方向のとき、（Ａ，Ｂ）＝（１，０）である。これら４通りの故障モードのとき全て、（Ｘ，Ｙ）＝（１，１）が検出される。
【００３１】
ここで、＜１＞を例にして、故障の潜在と故障検知間隔について説明を加える。もし車両が下り方向に進行していれば、たとえＡが０に固定故障していても、（Ａ，Ｂ）＝（０，０）であり、（Ｘ，Ｙ）＝（１，０）となって、正常な下り方向時と区別できない。すなわち、下り方向に進んでいる間はＡ＝０の固定故障が潜在する。しかし、ひとたび進行方向が逆転すれば（Ａ，Ｂ）＝（０，１）となり、（Ｘ，Ｙ）＝（１，１）が検出される。一般に、故障が長く潜在すると、更に別の故障が重畳する確率が高くなり、故障モードの組み合わせによっては、検出が不可能になることもある。このことからも、故障検知の間隔は短い方が望ましい。この例では、車両が方向を変えるまでの期間が故障潜在期間であるが、少なくとも一日に数度の折り返し運転が期待できる鉄道車両では、故障潜在期間を高々数時間に抑えられる。
【００３２】
別の故障モードとして、変換回路１０７の故障やＣＰＵ１０９の故障により、ＸやＹの値が固定する場合を考える。＜５＞Ｘが１に固定したとき、上り方向であれば、（Ｘ，Ｙ）＝（１，１）が検出される。＜６＞Ｙが１に固定したとき、上り方向であれば、（Ｘ，Ｙ）＝（１，１）が検出される。＜７＞Ｘが０に固定したとき、下り方向であれば、（Ｘ，Ｙ）＝（０，０）が検出される。＜８＞Ｙが０に固定したとき、下り方向であれば、（Ｘ，Ｙ）＝（０，０）が検出される。
【００３３】
最後に電源故障を考える。＜９＞入力ボード１０３の電源が故障遮断したとき、変換回路１０７の全出力がゼロに固定され、（Ｘ，Ｙ）＝（０，０）が検出される。なお、このとき速度検出回路１０８の出力もゼロに固定される。
【００３４】
以上で示した（Ｘ，Ｙ）の値と故障モードとの関係を図９にまとめる。＜１＞〜＜６＞は（Ｘ，Ｙ）＝（１，１）、＜７＞〜＜９＞は（Ｘ，Ｙ）＝（０，０）として検出される。
【００３５】
以下で説明するＣＰＵ１０９の処理フローは、この関係を利用している。
【００３６】
図４を用いてＣＰＵ１０９の処理フローを説明する。ＣＰＵ１０９はＳＴＡＲＴからＥＮＤまでの処理を、周期Ｔで繰り返す。処理はＳＴＡＲＴから始まり、まず処理４０７に移る。
【００３７】
処理４０７は、速度検出処理であり、速度パルスＶ１，Ｖ２をそれぞれ計数して求めた車両速度（便宜上、これらもＶ１，Ｖ２と呼ぶ。以下では速度パルスの意味か車両速度の意味かが明らかでないときのみ明記する。）を用い、制御に用いるための車両速度Ｖを決定し、処理４０１へ移る。本実施例では処理４０７で、Ｖ１とＶ２の大きい方をＶとする。この時、速度検出回路１０８の故障でＶ１，Ｖ２いずれか一方のパルスが停止してもＶ＝ゼロにはならないが、電源故障などにより両方が停止するとＶ＝ゼロとなる。なお、Ｖ１，Ｖ２からＶを求める方法は、この方法に限らなくてもよい。
【００３８】
処理４０１は、故障判定処理であり、その詳細は後述する。故障判定処理の後、故障の有無を示す変数Ｆに、正常，故障１，故障２のいずれかの値がセットされる。次に処理４０２に移る。
【００３９】
処理４０２は、Ｆが故障２であるかどうかの判定処理である。故障２であれば処理４０３へ、そうでなければ処理４０４へ移る。
【００４０】
処理４０３は、故障２の発生に対応した故障２時処理であり、その詳細は後述する。終了後はＥＮＤへ移る。
【００４１】
処理４０４は、Ｆが故障１であるかどうかの判定処理である。故障１であれば処理４０５へ、そうでなければ処理４０６へ移る。
【００４２】
処理４０５は、故障１の発生に対応した故障１時処理であり、その詳細は後述する。終了後はＥＮＤへ移る。
【００４３】
処理４０６は、故障判定処理４０１の結果、正常と判定された場合に対応した処理（正常時処理）であり、その詳細は後述する。終了後はＥＮＤへ移る。
【００４４】
以上、ＣＰＵ１０９では故障判定処理４０１の結果に応じて正常時処理４０６，故障１時処理４０５，故障２時処理４０３のいずれかが実行される。これらの各処理の内容を以下で説明する。
【００４５】
図５を用いて故障判定処理４０１のフローを説明する。故障判定処理はＳＴＡＲＴから始まり、まず処理５０１へ移る。
【００４６】
処理５０１は、（Ｘ，Ｙ）＝（１，１）かどうかの判定処理である。ＹＥＳであれば処理５０２へ、ＮＯであれば処理５０３へ移る。
【００４７】
処理５０２は、変数Ｆに故障２をセットする処理である。終了後はＥＮＤへ移る。
【００４８】
処理５０３は、（Ｘ，Ｙ）＝（０，０）かどうかの判定処理である。ＹＥＳであれば処理５０４へ、ＮＯであれば処理５０５へ移る。
【００４９】
処理５０４は、変数Ｆに故障１をセットする処理である。終了後はＥＮＤへ移る。
【００５０】
処理５０５は、変数Ｆに正常をセットする処理である。終了後はＥＮＤへ移る。
【００５１】
以上により、故障判定処理では、変数Ｆに｛正常，故障１，故障２｝のいずれかがセットされる。故障１は前述の故障モード＜１＞〜＜６＞に対応し、また故障２は前述の故障モード＜７＞〜＜９＞に対応する。つまり、故障判定処理では、ＸとＹの値が一致しない場合にはシステムが正常と判断する。
【００５２】
図６を用いて故障２時処理４０３のフローを説明する。故障２時処理は、故障モード＜７＞〜＜９＞に対応しており、入力ボード１０３の電源故障＜９＞の可能性を考慮した処理である。電源故障の場合、速度検出回路１０８の動作が停止し、ＣＰＵ１０９は、車両の速度によらずＶ１＝ゼロ，Ｖ２＝ゼロを検出する。この情報を用いて保安ブレーキ制御を行うことは誤制御につながるため、本実施例では、このような場合は走行を継続できないと判断し、車両を即停車させる制御を行う。故障２時処理はこのような制御を実現する処理である。以下ではＣＰＵ１０９の認識する車両速度を変数Ｖ、車両の動き方向を変数Ｄで表す。故障２時処理はＳＴＡＲＴから始まり、まず処理６０１へ移る。
【００５３】
処理６０１は、Ｖを不定、Ｄを不定とする処理である。終了後は処理６０２へ移る。
【００５４】
処理６０２は、保安ブレーキ指令を非常ブレーキにセットする処理である。終了後はＥＮＤへ移る。
【００５５】
図７を用いて故障１時処理４０５のフローを説明する。故障１時処理は、故障モード＜１＞〜＜６＞に対応しており、入力ボード１０３の電源故障＜９＞の可能性は無い。すなわち車両動き方向の情報は信用できないが、車両速度Ｖは正しいと期待できる。故障１時処理はＳＴＡＲＴから始まり、まず処理７０１へ移る。
【００５６】
処理７０１は、方向Ｄを不定に設定する処理である。終了後は処理７０２へ移る。
【００５７】
処理７０２は、車両速度Ｖがゼロかどうかをチェックする処理である。ゼロ（すなわち停車状態）であれば処理７０３へ、ゼロでなければ処理７０４へ移る。
【００５８】
処理７０３は、故障の検出を受け、一旦車両の運用を停止し、故障箇所を特定したり、故障を修復するための回復処理である。この詳細な検査の方法は、テスト信号による入出力チェックなどが考えられるが、本実施例では特に限定する必要はないため、詳細化しない。方法によっては、回復までに時間のかかる可能性もある。終了後はＥＮＤへ移る。
【００５９】
処理７０４は、速度照査処理である。この処理では、車両速度Ｖと許容速度Ｐとを比較し、Ｖ＞Ｐであれば、予め定めた保安ブレーキ指令（例えば常用最大ブレーキ指令）を出力する。許容速度Ｐは、停止点までの距離と車両のブレーキ速度とを勘案して決める。以上の速度照査処理は、鉄道信号保安システムで用いられている既知の方法で良い。終了後はＥＮＤへ移る。
【００６０】
以上の処理により、故障１を検出したときは、列車が停車するまでは走行を継続するが（停車までの保安ブレーキ制御は後述の正常時処理と同様）、一度停車すると回復処理に移行することになる。
【００６１】
図８を用いて正常時処理のフローを説明する。処理はＳＴＡＲＴから始まり、まず処理８０１へ移る。
【００６２】
処理８０１は、（Ｘ，Ｙ）＝（０，１）かどうかを判定する処理であり、ＹＥＳであれば処理８０２へ、ＮＯであれば処理８０３へ移る。
【００６３】
処理８０２は、方向Ｄを上り方向にセットする。終了後は処理８０４へ移る。
【００６４】
処理８０３は、方向Ｄを下り方向にセットする。終了後は処理８０４へ移る。
【００６５】
処理８０４は、前述の処理７０４と同様である。終了後はＥＮＤへ移る。
【００６６】
以上により、正常時処理では、方向Ｄに正しい値がセットされた上で、速度照査処理により保安ブレーキ指令が演算される。
【００６７】
以上で説明した処理によって、ＣＰＵ１０９は、（Ｘ，Ｙ）の値から列車の動き方向を検出する回路の故障を検知し、それに応じた対応処理を行う。さらに、故障状態を入力ボード１０３の電源故障の可能性がある場合（故障２）とそれ以外の場合（故障１）とを区別し、それぞれに応じた対応処理を行うことができる。以下、故障２「＜９＞電源が遮断」が発生した場合のシナリオと、故障１「＜１＞Ａが１に固定」が発生した場合のシナリオを、具体的な例で説明する。
【００６８】
図１０は故障２「＜９＞電源が遮断」が発生した場合のシナリオである。縦軸に各種信号（速度パルスＶ１，速度パルスＶ２，Ａ，Ｂ，Ｘ，Ｙ）および保安ブレーキ指令，方向検出値Ｄを記し、横軸を時間とすることで、これらの時間推移を示している。横軸には△でＣＰＵ１０９が図４のフローを実行するタイミング（すなわち故障検出処理のタイミング）を併記した。△の間隔Ｔはその処理の周期（検出周期）である。車両は上り方向に走行中という想定である。
【００６９】
時刻ｔ０〜ｔ１では、故障は発生していない。このとき速度パルスＶ１，Ｖ２は車両速度に応じた周波数の矩形波を形取る。上り方向に走行中であることから（Ａ，Ｂ）＝（１，１）であり、（Ｘ，Ｙ）＝（０，１）である。保安ブレーキ指令は、車両速度Ｖ＜許容速度Ｐという仮定のもと、特にはブレーキ出力を要求していない。方向検出値ＤはＹの値から上り方向と正しく設定される。
【００７０】
時刻ｔ１において、故障が発生し、入力ボード１０３の電源が遮断される。これにより、以降、速度パルスＶ１，Ｖ２はゼロとなり、（Ａ，Ｂ），（Ｘ，Ｙ）も全てゼロになる。
【００７１】
時刻ｔ２は故障発生後の直近の検出時刻であり、この時刻においてＣＰＵ１０９は（Ｘ，Ｙ）＝（０，０）を検出することで故障２時処理を行う。その結果、保安ブレーキ指令は非常ブレーキ要求となる。また方向検出値Ｄは不定となる。
【００７２】
時刻ｔ２以降、非常ブレーキが出力され続け、車両はやがて停車する。
【００７３】
このシナリオのように、入力ボード１０３の電源遮断が発生すると、間もなくそれが検出され、車両が非常ブレーキで停車する。こうして速度を正しく検出できない状態での誤制御による危険が防止される。
【００７４】
図１１は故障１「＜１＞Ａが１に固定」が発生した場合のシナリオである。下側図については、縦軸に各種信号（Ａ，Ｂ，Ｘ，Ｙ）および方向検出値Ｄをとり、横軸を時間とすることで、これらの時間推移を示している。上側図では、縦軸に車両速度Ｖをとり、横軸を時間とし、横軸には車両が駅に停車している時間に駅名を併記した。なお、図１１の横軸の時間スケールは車両が数駅にわたって走行するだけのオーダーであり、故障検出処理数回分の時間を切り出した図１０の横軸の時間スケールよりも、ずっと大きいと考えてよい。
【００７５】
時刻ｔ３〜ｔ４では、故障は発生していない。このとき上り方向であるという仮定のもと、（Ａ，Ｂ）＝（１，１）であり、（Ｘ，Ｙ）＝（０，１）である。方向検出値Ｄは上り方向に設定される。時刻ｔ３にＳ１駅にいる車両は、この期間にＳ２駅を経て、時刻ｔ４にはＳ３駅へ向かう途中である。
【００７６】
時刻ｔ４において、位相検出回路１０５が故障し、その出力であるＡが１に固定する。この時点で、Ａは本来１であるため、検出可能な変化は現れない。
【００７７】
時刻ｔ５は、車両が駅Ｓ３を経て終点駅Ｓ４に到着し、折り返し運転のため駅Ｓ３へ向けて発進した時刻である。このときＢは０に変化する。Ａも本来０に変化するはずであるが、１に固定故障しているため、（Ａ，Ｂ）＝（１，０）となり、伴って（Ｘ，Ｙ）＝（１，１）になり、故障１が検出される。その結果、故障１時処理が実行され、方向検出値Ｄは不定となる。保安ブレーキは特別には要求されない。
【００７８】
時刻ｔ６は、車両が駅Ｓ３に到着し、停車したことをもって、回復手続きが実行される時刻である。ここでは回復手続きの内容は、故障箇所の特定と修復としており、その処理や作業のため、以降しばらく車両は駅Ｓ３に停車している。この間、通常なら後退検知に利用する方向検出値Ｄが不定であるため、車両の後退を防ぐ特別な手段や、あるいはまた別の後退検知手段を有効化していることを前提とする。
【００７９】
このシナリオでは、故障発生から時間（ｔ５−ｔ４）の間、故障の未検出という意味において、故障が潜在することになる。しかし、鉄道車両は少なくとも終点駅到着後にまた折り返すことが期待でき、そのタイミングで故障を検出できるため、際限のない潜在は防止できると言える（多くの場合、高々数時間程度の潜在期間で済むと期待できる）。故障検出後、このシナリオではしばらく（ｔ６−ｔ５の期間）走行した後、適切な回復手続きが行われる。なお、車両運用のポリシーによっては、故障検出後にすぐに列車を停止させて回復手続きを行ったり、あるいは進行方向の終点駅に到着させた後に回復手続きを行うという運用も考えられ、これは故障１時処理のフローを変更することで実現できる。
【００８０】
以上、本実施例によれば、車両速度Ｖを検出する機能と車両動き方向Ｄを検出する機能を備えた保安ブレーキ演算器において、車両の運用状態のまま、車両の動き方向に応じた論理値Ａ，Ｂを利用して故障を検出でき、その結果に応じて適切な対応処理を実行できる。特に各回路の故障の共通原因となる電源故障を切り分けて検出することで、速度誤認による誤制御を防止するための適切な対応処理を実行できる。また、遅くとも鉄道車両に期待できる定期的な折り返し運転のタイミングで故障検出できるため、故障が検出されずに潜在化する時間が際限なくなることを防止できる。
【００８１】
上記した実施例によれば、冗長化した各機器の出力をＡ，Ｂとした場合に、［ＮＯＴ（Ａ）］∪［ＮＯＴ（Ｂ）］と［Ａ］∪［Ｂ］を異常判定手段の入力としているため、冗長化した各機器の出力の一致／不一致により正常／異常を判定する従来の方法では検出できなかった電源の異常も検出可能となる。
【符号の説明】
【００８２】
１０１  保安ブレーキ演算器
１０２  故障検出器
１０３  入力ボード
１０４  演算ボード
１０５，１０６  位相検知回路
１０７  変換回路
１０８  速度検出回路
１０９  ＣＰＵ
２０１  速度発電機
２０２  ブレーキ装置
４０１〜４０７，５０１〜５０５，６０１〜６０２，７０１〜７０４，８０１〜８０４  ＣＰＵの処理
【図１】
0005470200.tif 000002
【図２】
0005470200.tif 000003
【図３】
0005470200.tif 000004
【図４】
0005470200.tif 000005
【図５】
0005470200.tif 000006
【図６】
0005470200.tif 000007
【図７】
0005470200.tif 000008
【図８】
0005470200.tif 000009
【図９】
0005470200.tif 000010
【図１０】
0005470200.tif 000011
【図１１】
0005470200.tif 000012