(57)【特許請求の範囲】
【請求項１】
ソース電極とドレイン電極との間を接続する半導体層と、前記半導体層の一主面に接して設けられたゲート絶縁膜と、該ゲート絶縁膜の前記半導体層と接する面とは反対側の面に接して設けられたゲート電極とを有する薄膜トランジスタにおいて、
前記半導体層は、金属酸化物からなるとともに、第１の領域、第２の領域、および第３の領域で構成される３つの領域を有し、
前記第１の領域が前記ソース電極に接続され、前記第３の領域が前記ドレイン電極に接続され、前記第２の領域が前記第１の領域と前記第３の領域の間に接続され、
前記３つの領域の抵抗率が、第１の領域の抵抗率＞第２の領域の抵抗率＞第３の領域の抵抗率の関係を有することを特徴とする薄膜トランジスタ。
【請求項２】
請求項１記載の薄膜トランジスタであって、
前記半導体層は、第１の半導体層と該第１の半導体層の一部領域上に積層された第２の半導体層と、該第１の半導体層の他の一部領域上に積層された第３の半導体層とを有し、
前記第１の領域は、前記第２の半導体層で構成され、
前記第３の領域は、前記第３の半導体層で構成され、
前記第２の領域は、前記第１の半導体層で構成され、
前記第３の半導体層は、前記第２の半導体層と離隔して配置され、前記第２の半導体層と同じ材料で構成され、該材料に低抵抗化処理が施されていることを特徴とする薄膜トランジスタ。
【請求項３】
請求項１記載の薄膜トランジスタであって、
前記半導体層は、第１の半導体層と該第１の半導体層の一部領域上に積層された第２の半導体層とを有し、
前記第１の領域は、前記第２の半導体層で構成され、
前記第３の領域は、前記第１の半導体層の一部領域に低抵抗化処理を施した領域で構成され、
前記第２の領域は、前記第１の半導体層の他の一部領域で低抵抗化処理が施されていない領域で構成されていることを特徴とする薄膜トランジスタ。
【請求項４】
請求項１記載の薄膜トランジスタであって、
前記半導体層内の高抵抗化処理を施した領域が前記第１の領域を構成し、
前記半導体層内の低抵抗化処理を施した領域が前記第３の領域を構成し、
前記半導体層内の高抵抗化および低抵抗化処理を施していない領域が前記第２の領域を構成することを特徴とする薄膜トランジスタ。
【請求項５】
請求項１記載の薄膜トランジスタであって、
前記第１の領域の抵抗率が、１０１Ωｃｍ以上、１０７Ωｃｍ未満の範囲にあり、
前記第２の領域の抵抗率が、１０−３Ωｃｍ以上、１０２Ωｃｍ未満の範囲にあることを特徴とする薄膜トランジスタ。
【請求項６】
請求項１記載の薄膜トランジスタであって、
前記第１の領域のキャリア濃度が、１０１２ｃｍ−３以上、１０１８ｃｍ−３未満の範囲にあり、
前記第２の領域のキャリア濃度が、１０１６ｃｍ−３以上、１０２１ｃｍ−３未満の範囲にあることを特徴とする薄膜トランジスタ。
【請求項７】
基板上にゲート電極を形成する工程と、
前記ゲート電極上及び前記基板表面上にゲート絶縁膜、第１の半導体膜、第２の半導体膜を順次堆積する工程と、
前記ゲート電極を覆うように前記第１の半導体膜を所望の形状に加工すると共に、前記第２の半導体膜を離隔した２つの領域となるように加工する工程と、
前記第２の半導体膜の離隔された領域の一つのみをドナー導入処理により低抵抗化し、
前記第２の半導体膜に低抵抗化処理が施されたキャリア濃度の高い第３の領域と、該低抵抗化処理が施されずキャリア濃度の低い第１の領域との抵抗の異なる２つの領域を形成する工程と、
前記低抵抗化処理が施された第３の領域と前記低抵抗化処理が施されていない第１の領域のそれぞれに接続された第１電極および第２電極を形成する工程と、を有し、
前記第１電極および第２電極の形成工程において、前記第２半導体上の前記第１の領域と前記第３の領域との間の第２の領域が前記第１電極および第２電極の形成処理により前記第２の領域のキャリア濃度が高められ、
前記第１の領域と、前記第２の領域と、前記第３の領域とのそれぞれの抵抗率が、
第１の領域の抵抗率＞第２の領域の抵抗率＞第３の領域の抵抗率の関係を有することを特徴とする薄膜トランジスタの製造方法。
【請求項８】
請求項７に記載の薄膜トランジスタの製造方法において、
前記ドナー化処理は、前記第２の半導体膜の一部をフォトレジストで被覆し、前記フォトレジストで覆われていない前記半導体膜の露出部をアルゴン、六フッ化硫黄（ＳＦ６）、窒素のプラズマ、または水素雰囲気に曝す処理、あるいは前記露出部に水素イオンを注入する処理を用いて行うことを特徴とする薄膜トランジスタの製造方法。
【請求項９】
請求項７および８記載の薄膜トランジスタの製造方法において、
前記第１電極および第２電極を形成する工程は、
前記第２の半導体膜上に金属膜を形成し、
フォトリソグラフィー法により前記金属膜を前記第１電極および前記第２電極の形状に加工し、
前記第１電極および前記第２電極に被覆されていない前記第２の半導体膜をウェットエッチングにより除去する工程を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項１０】
請求項７に記載の薄膜トランジスタの製造方法において、
前記第１の半導体膜および前記第２の半導体膜の成膜の際に、前記第１の半導体膜に前記第２の半導体膜よりも高濃度の錫（Ｓｎ）を含有させる工程を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項１１】
基板上にゲート電極を形成する工程と、
前記ゲート電極上及び前記基板表面上にゲート絶縁膜、第１の半導体膜、第２の半導体膜を順次堆積する工程と、
前記ゲート電極を覆うように前記第１の半導体膜を所望の形状に加工すると共に、前記第２の半導体膜が前記第１の半導体膜の一部領域上に形成されるように加工する工程と、
前記第１の半導体膜の一部領域をドナー導入処理により低抵抗化し、前記第１の半導体膜に低抵抗化処理が施されたキャリア濃度の高い第３の領域と、該低抵抗化処理が施されずキャリア濃度の低い前記第２の半導体膜の第１の領域との抵抗の異なる２つの領域を形成する工程と、
前記低抵抗化処理が施された第３の領域と前記第２の半導体膜の第１の領域のそれぞれに接続された第１電極および第２電極を形成する工程と、を有し、
前記第１電極および第２電極の形成工程において、前記第１半導体上の前記第１の領域と前記第３の領域との間の第２の領域が前記第１電極および第２電極の形成処理により前記第２の領域のキャリア濃度が高められ、
前記第１の領域と、前記第２の領域と、前記第３の領域とのそれぞれの抵抗率が、
第１の領域の抵抗率＞第２の領域の抵抗率＞第３の領域の抵抗率の関係を有することを特徴とする薄膜トランジスタの製造方法。
【請求項１２】
基板上にゲート電極を形成する工程と、
前記ゲート電極上及び前記基板表面上にゲート絶縁膜、半導体膜を順次堆積する工程と、
前記ゲート電極を覆うように前記半導体膜を所望の形状に加工する工程と、
前記半導体膜の一部領域をドナー導入処理により低抵抗化し、他の一部領域を酸化処理により高抵抗化し、前記半導体膜に低抵抗化処理が施されたキャリア濃度の高い領域と、
高抵抗化処理が施されたキャリア濃度の低い領域と、該低抵抗化処理が施された領域と該高抵抗化処理が施された領域に挟まれた領域との抵抗の異なる３つの領域を形成する工程と、
前記低抵抗化処理が施された領域と前記高抵抗化処理が施された領域のそれぞれに接続された第１電極および第２電極を形成する工程と、を有することを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、金属酸化物膜をチャネル層に用いる電界効果型薄膜トランジスタを含む半導体装置、及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ 以下、この明細書では単にＴＦＴと称する場合がある）は、ガラスなどの絶縁体基板上に形成することができ、エレクトロニクス技術において重要な役割を担うデバイスである。現在ＴＦＴのチャネル層材料としては、アモルファスシリコンまたは多結晶シリコンが最も広く使われているが、近年、これらシリコン材料を置き換えるべく、金属酸化物半導体（以下、この明細書では酸化物半導体、あるいは酸化物と称する場合がある）が注目を集めている。酸化物半導体ＴＦＴは、アモルファスシリコンＴＦＴよりも大電流を流すことができ、また、多結晶シリコンＴＦＴよりも低コストで、かつ素子間の特性バラツキを小さく製造することができるという特徴を有する。また、チャネル層としての特性が優れていることに加え、室温付近で形成できるという特徴を有する。そのため、プラスチックフィルムなどのいわゆるフレキシブル基板上へＴＦＴを形成する際のチャネル層材料の有力候補の一つとしても考えられている。【０００３】
次世代のＴＦＴ利用デバイスにおいては、大電流を流すことができる特性に優れたＴＦＴを、大面積上に低コストで特性バラツキ小さく製造することが求められる。現状の酸化物半導体ＴＦＴでは、いくつかの点でシリコンＴＦＴを上回るものの、多結晶シリコンに比べると電流値が劣ってしまうことが問題である。【０００４】
この問題を改善する酸化物半導体ＴＦＴが特許文献１で開示されている。開示の構造は、抵抗率の低い酸化物半導体を活性層（チャネル層）に用い、活性層とソース電極およびドレイン電極の少なくとも一方との間に抵抗層を有することを特徴とする。この構造により、大きなオン電流と小さなオフ電流を両立している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２１２４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献1では、上述のようにソース電極およびドレイン電極の少なくとも一方と活性層との間に抵抗層を設け、ＴＦＴ特性を向上させた。例えばソース電極と活性層との間のみに抵抗層を設けた場合（図１２を参照）、Ｖｄをドレイン電圧、Ｒｓｃをソース電極側コンタクト抵抗、Ｒｓをソース電極近傍抵抗層の抵抗、Ｒｃｈをチャネル抵抗、Ｒｄｃをドレイン電極側コンタクト抵抗としてオン電流（Ｉｏｎ）は（１）式で表される。 
Ｉｏｎ ＝ Ｖｄ／（Ｒｓｃ ＋ Ｒｓ ＋ Ｒｃｈ ＋ Ｒｄｃ）  ・・・・・  （１）
一方、ｎ型半導体である酸化物半導体を抵抗層、活性層に用いたこのＴＦＴでは、ゲート電極からの電界によって図１２中で示すＢ領域の抵抗層、活性層中のキャリア量の総量が十分に小さくなったとき（抵抗が十分に大きくなったとき）にオフ状態になる。この変化を起こすゲート電圧の閾値がＴＦＴの閾値電圧（Ｖｔｈ）であり、Ｖｔｈは（２）式を満たす。
−ｑ（Ｎ１・ｔ１ ＋ Ｎ２・ｔ２） ＝ εｒ・ε０・（Ｖｔｈ − Ｖｆｂ）／ｔ  ・・・  （２）
ここで、Ｎ１、ｔ１はそれぞれ抵抗層のキャリア濃度、膜厚を表し、Ｎ２、ｔ２はそれぞれ活性層のキャリア濃度、膜厚を表す。また、ｑは電気素量、εｒはゲート絶縁膜の比誘電率、ε０は真空の誘電率、ｔはゲート絶縁膜の厚さ、Ｖｆｂはフラットバンド電圧を表す。しがたって、（２）式中のｑ・Ｎ１・ｔ１は領域Ｂの抵抗層中のキャリア量、ｑ・Ｎ２・ｔ２は領域Ｂの活性層中のキャリア量、（Ｖｔｈ−Ｖｆｂ）/ｔはゲート絶縁膜中の電界を表す。
また、左辺の負号はキャリアが電子であることを表す。【０００７】
（２）式を変形すると、Ｖｔｈは（３）式で書ける。
Ｖｔｈ ＝ −ｑ（Ｎ１・ｔ１ ＋ Ｎ２・ｔ２）・ｔ／εｒ／ε０ ＋ Ｖｆｂ  ・・・・・  （３）
オン電流を大きくするためには（１）式中の抵抗成分を小さくすればよいが、単純にＲｓｃ、Ｒｓ、Ｒｃｈを小さくしようとすると、Ｎ１・ｔ１（∝１／（Ｒｓｃ ＋ Ｒｓ）と近似できる）、Ｎ２・ｔ２（∝１／Ｒｃｈと近似できる）を大きくする必要があり、Ｖｔｈをディプリートさせてしまう。すなわち、特許文献１に開示の構造では、０V近傍のＶｔｈ、小さなオフ電流を維持したまま、さらにオン電流を増加させることが難しいという問題がある。【０００８】
本発明は、上述のような事情に基づいてなされたものであり、その課題は次に示す通りである。すなわち、酸化物半導体を活性層（チャネル層）に用い、活性層とソース電極またはドレイン電極の一方の間に抵抗層を設けたＴＦＴにおいて、０V近傍のＶｔｈ、小さなオフ電流を維持したままオン電流を増加させることである。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、ゲート電極、ゲート絶縁膜、半導体層、ソース電極、ドレイン電極を有する薄膜トランジスタにおいて、ソース電極−ドレイン電極間を接続する半導体層が金属酸化物からなり、その半導体層が第１、第２、第３の３種類の領域を有し、第１の領域がソース電極に接続し、第３の領域がドレイン電極に接続し、第２の領域が第１の領域と第３の領域の間に接続され、３領域の抵抗率が第１の領域＞第２の領域＞第３の領域の関係にあることを特徴とする薄膜トランジスタである。【００１０】
上述した構成によれば、上記課題を解決することができる。すなわち、０V近傍のＶｔｈで、小さなオフ電流を維持したまま、さらにオン電流を増加させることが可能となる。
以下に、本発明で０V近傍のＶｔｈと大きなオン電流が両立する理由を述べる。【００１１】
Ｖｔｈに影響を与えることなく、オン電流Ｉｏｎを大きくするには（１）式のＲｄｃを可能な限り小さくすればよい。そのためには、ソース電極−ドレイン電極間を接続する半導体層を、ソース電極に接続される第１の領域、ドレイン電極に接続される第３の領域、第１の領域と第３の領域の間に接続される第２の領域の３領域に分け、第３の領域を可能な限り低抵抗化すればよい。【００１２】
次に、Ｒｓｃ＋Ｒｓ＋Ｒｃｈを小さくすることを考える。
ここで、図１２に図示するように、Ｒｓｃをソース電極側コンタクト抵抗、Ｒｓをソース電極近傍抵抗層の抵抗、Ｒｃｈをチャネル抵抗、Ｒｄｃをドレイン電極側コンタクト抵抗と定義する。
まず、（３）式でＶｔｈが正の場合を考える。Ｖｔｈをある電圧Ｖ１（正の値）よりも小さく（ゼロに近く）するには、次の（４）式を満たす必要がある。
Ｖ１＞Ｖｔｈ＝−ｑ（Ｎ１・ｔ１＋Ｎ２・ｔ２）・ｔ／εｒ／ε０＋Ｖｆｂ＞０    ・・・・・（４）
さらに、（４）式を変形すると（５）式が得られる。
（Ｖｆｂ − Ｖ１）・εｒ・ε０／ｔ／ｑ＜ Ｎ１・ｔ１＋Ｎ２・ｔ２ ＜ Ｖｆｂ・εｒ・ε０／ｔ／ｑ    ・・・・・  （５）
（１）式に従い最大のオン電流Ｉｏｎを得るために、Ｒｓｃ ＋ Ｒｓ ＋ Ｒｃｈは最小にしたい。キャリアが流れる経路の大部分は活性層中であるので、３成分の中ではＲｃｈを最優先で小さくしたい。Ｒｃｈ∝１／Ｎ２・ｔ２と近似できるので、Ｒｃｈを小さくするとＮ２・ｔ２が大きくなる。すると、（５）式を満たすためにＮ１・ｔ１が小さくなる。すなわち、Ｒｃｈを十分に小さくすると、Ｎ１・ｔ１＜Ｎ２・ｔ２となり、第１の領域の抵抗率＞第２の領域の抵抗率となる。そして、このときにＩｏｎが最大となる。【００１３】
今度は、（３）式でＶｔｈが負の場合を考える。Ｖｔｈをある電圧−Ｖ１よりも大きく（ゼロに近く）するには、次の（６）式を満たす必要がある。
−Ｖ１＜Ｖｔｈ＝  −ｑ（Ｎ１・ｔ１＋Ｎ２・ｔ２）・ｔ／εｒ／ε０＋Ｖｆｂ＜０    ・・・・・  （６）
さらに、（６）式を変形すると（７）式が得られる。
Ｖｆｂ・εｒ・ε０／ｔ／ｑ＜Ｎ１・ｔ１＋Ｎ２・ｔ２＜（Ｖｆｂ＋Ｖ１）・εｒ・ε０／ｔ／ｑ    ・・・・・（７）
（７）式より、Ｖｔｈが負の場合も正の場合と同様、Ｎ１・ｔ１＜Ｎ２・ｔ２のとき、すなわち、第１の領域の抵抗率＞第２の領域の抵抗率のときにＩｏｎが最大となる。
以上より、３領域の抵抗率が第１の領域＞第２の領域＞第３の領域の関係にあるとき、｜Ｖｔｈ｜＜Ｖ１（ゼロ近傍の電圧）の条件下、オン電流Ｉｏｎが最大となる。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば次のとおりである。【００１５】
すなわち、酸化物半導体をチャネル層に用いたＴＦＴにおいて、０V近傍のＶｔｈ、小さなオフ電流、大きなオン電流を並立させることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１における半導体装置の構成を示す断面図である。
【図２Ａ】本発明の実施の形態１における半導体装置の製造方法を示す断面図である。
【図２Ｂ】本発明の実施の形態１における半導体装置の製造方法を示す断面図である。
【図２Ｃ】本発明の実施の形態１における半導体装置の製造方法を示す断面図である。
【図２Ｄ】本発明の実施の形態１における半導体装置の製造方法を示す断面図である。
【図２Ｅ】本発明の実施の形態１における半導体装置の製造方法を示す断面図である。
【図２Ｆ】本発明の実施の形態１における半導体装置の製造方法を示す断面図である。
【図２Ｇ】本発明の実施の形態１における半導体装置の製造方法を示す断面図である。
【図２Ｈ】本発明の実施の形態１における半導体装置の製造方法を示す断面図である。
【図２Ｉ】本発明の実施の形態１における半導体装置の製造方法を示す断面図である。
【図２Ｊ】本発明の実施の形態１における半導体装置の製造方法を示す断面図である。
【図２Ｋ】本発明の実施の形態１における半導体装置の製造方法を示す断面図である。
【図２Ｌ】本発明の実施の形態１における半導体装置の製造方法を示す断面図である。
【図３】本発明の実施の形態１における半導体装置の別の構成を示す断面図である。
【図４】本発明の実施の形態２における半導体装置の別の構成を示す断面図である。
【図５Ａ】本発明の実施の形態２における半導体装置の製造方法を示す断面図である。
【図５Ｂ】本発明の実施の形態２における半導体装置の製造方法を示す断面図である。
【図５Ｃ】本発明の実施の形態２における半導体装置の製造方法を示す断面図である。
【図５Ｄ】本発明の実施の形態２における半導体装置の製造方法を示す断面図である。
【図５Ｅ】本発明の実施の形態２における半導体装置の製造方法を示す断面図である。
【図５Ｆ】本発明の実施の形態２における半導体装置の製造方法を示す断面図である。
【図５Ｇ】本発明の実施の形態２における半導体装置の製造方法を示す断面図である。
【図５Ｈ】本発明の実施の形態２における半導体装置の製造方法を示す断面図である。
【図５Ｉ】本発明の実施の形態２における半導体装置の製造方法を示す断面図である。
【図５Ｊ】本発明の実施の形態２における半導体装置の製造方法を示す断面図である。
【図５Ｋ】本発明の実施の形態２における半導体装置の製造方法を示す断面図である。
【図５Ｌ】本発明の実施の形態２における半導体装置の製造方法を示す断面図である。
【図６】本発明の実施の形態２における半導体装置の別の構成を示す断面図である。
【図７】本発明の実施の形態３における半導体装置の構成を示す断面図である。
【図８】本発明の実施の形態３における半導体装置の別の構成を示す断面図である。
【図９】本発明の実施の形態４における半導体装置（無線タグ）の構成を示すブロック図である。
【図１０】本発明の実施の形態５における半導体装置の構成を示す模式図である。
【図１１】本発明の実施の形態５における半導体装置をアクティブマトリクス型液晶表示装置に適用する構成を示す模式図である。
【図１２】本発明の実施の形態における半導体装置の各領域の抵抗成分を示す模式図である。
【発明を実施するための形態】
【００１７】
（実施の形態１）
図１は、本実施の形態１における薄膜トランジスタの構成を示す図である。薄膜トランジスタとしていわゆるボトムゲート／トップコンタクト型酸化物ＴＦＴを挙げている。ここでいうボトムゲートとは、半導体層（図１では、ＲＧＮ１、ＲＧＮ２およびＲＧＮ３）よりも下層にゲート電極ＧＥが形成されている構造のことであり、トップコンタクトとは、半導体層よりも上層にソース電極ＳＥおよびドレイン電極ＤＥが形成されている構造のことを指している。
【００１８】
ソース電極−ドレイン電極間を接続する半導体層内には、第１領域ＲＧＮ１、第２領域ＲＧＮ２、第３領域ＲＧＮ３の３種類の領域を有し、第１領域ＲＧＮ１がソース電極に接続し、第３領域ＲＧＮ３がドレイン電極に接続し、第２領域ＲＧＮ２が第１領域ＲＧＮ１と第３領域ＲＧＮ３の間に接続している。第１領域ＲＧＮ１と第３領域ＲＧＮ３とは同一の酸化物半導体膜から形成されており、第３領域ＲＧＮ３はその膜を低抵抗化処理することで形成されている。また、両領域は酸化物半導体膜からなる第２領域ＲＧＮ２上に形成されている。３つの領域では、抵抗率が第１領域ＲＧＮ１＞第２領域ＲＧＮ２＞第３領域ＲＧＮ３の関係になっている。抵抗率に関しては、具体的には第１領域ＲＧＮ１の抵抗率が１０１Ωｃｍ以上、１０７Ωｃｍ未満の範囲にあり、第２領域ＲＧＮ２の抵抗率が１０−３Ωｃｍ以上、１０２Ωｃｍ未満の範囲にあり、第３領域ＲＧＮ３の抵抗率が第２領域ＲＧＮ２の抵抗率未満にある。あるいは、キャリア濃度で規定することも可能であり、その場合、第１領域ＲＧＮ１のキャリア濃度が１０１２ｃｍ−３以上、１０１８ｃｍ−３未満の範囲にあり、第２領域ＲＧＮ２のキャリア濃度が１０１６ｃｍ−３以上、１０２１ｃｍ−３未満の範囲にあり、第３領域ＲＧＮ３のキャリア濃度が第２領域ＲＧＮ２より大きい。
【００１９】
図２Ａ〜２Ｌは、本実施の形態１における半導体装置の製造方法を示す図である。まず、絶縁体基板ＳＵＢ上にゲート電極ＧＥ、ゲート絶縁膜ＧＩ、半導体層１ＳＣＬ１、半導体層２ＳＣＬ２、フォトレジストＰＲが形成される（図２Ａ）。基板ＳＵＢは、例えば、ガラス、石英、プラスチックフィルムなどからなり、必要に応じてゲート電極ＧＥが形成される側の表面に絶縁膜のコーティングがなされている。
ゲート電極ＧＥは、導電性の材料、例えば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、あるいはＩＴＯ（Ｉｎ−Ｓｎ−Ｏ：インジウム錫酸化物）などの金属酸化物導電膜、それらと金属との積層膜、窒化チタン（Ｔｉ−Ｎ）などの金属窒化物導電膜、それらと金属との積層膜、その他の導電性金属化合物膜、それらと金属との積層膜、キャリアを高濃度に含む半導体、あるいは半導体と金属との積層膜からなり、その成膜はＣＶＤ法やスパッタ法などにより行ない、加工は一般的なフォトリソグラフィー技術とドライエッチング、あるいはウェットエッチングとの組み合わせにより行なう。
ゲート絶縁膜ＧＩは、Ｓｉ−Ｏ、Ａｌ−Ｏなどの酸化物絶縁膜を用いるのが好ましいが、Ｓｉ−Ｎなど酸化物以外の無機絶縁膜、パリレンなどの有機絶縁膜を用いても良い。ゲート絶縁膜ＧＩの成膜は、ＣＶＤ法やスパッタ法、塗布法などにより行なう。
半導体層１ ＳＣＬ１、半導体層２ ＳＣＬ２は、Ｚｎ−Ｏ、Ｉｎ−Ｏ、Ｇａ−Ｏ、Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ、Ａｌ−Ｚｎ−Ｏなどの、Ｚｎ、Ｉｎ、Ｇａ、Ｓｎの酸化物、およびそれらの複合酸化物によって形成されており、それらの成膜は、スパッタ法、ＰＬＤ法、ＣＶＤ法、塗布法、印刷法などにより行なう。半導体層１ ＳＣＬ１、半導体層２ ＳＣＬ２の厚さは、それぞれ５ｎｍ以上が望ましい。また、素子分離のための半導体層１ ＳＣＬ１、半導体層２ ＳＣＬ２の島状加工は、一般的なフォトリソグラフィー技術とウェットエッチング、あるいはドライエッチングの組み合わせにより行なう。さらに、無機酸、あるいは有機酸からなるウェットエッチング液に対するエッチレートは、半導体層１ ＳＣＬ１のほうが半導体層２ ＳＣＬ２よりも低い。エッチレートに差を設けるためには、たとえば半導体層１ ＳＣＬ１内のＳｎ濃度を半導体層２ ＳＣＬ２よりも高くするなどの方法をとる。半導体層１ ＳＣＬ１、半導体層２ ＳＣＬ２の組み合わせとしては上述の材料の中から種々の組み合わせが考えられるが、例えば半導体層１ ＳＣＬ１がＩｎ−Ｓｎ−Ｏ、半導体層２ ＳＣＬ２がＩｎ−Ｇａ−Ｚｎ−ＯまたはＺｎ−Ｏの何れか一つから成るような組み合わせが好ましい。半導体層１ ＳＣＬ１内のＳｎ濃度を半導体層２ ＳＣＬ２よりも高くする方法としては、半導体層１ ＳＣＬ１を成膜する際の原材料中のＳｎ濃度を半導体層２ ＳＣＬ２を成膜する際の原材料のよりも高くする方法をとる。例えば、両層をスパッタ法やＰＬＤ法により形成する場合、半導体層１ ＳＣＬ１用のターゲット中のＳｎ濃度を半導体層２ ＳＣＬ２用のターゲット中よりも高くしたり、半導体層１ ＳＣＬ１の成膜の際のみ、Ｓｎターゲットを同時に置いたりする。
【００２０】
次に、ハーフトーンマスクを用いてフォトレジストＰＲを２階調露光し、フォトレジストＰＲの不要部分を除去する。ポジレジストを用いた場合、フル露光された部分は完全に除去され、ハーフ露光された部分はフォトレジストＰＲが薄くなる（図２Ｂ）。フォトレジストＰＲをマスクにし、酸からなるウェットエッチング液を用いて半導体層１ ＳＣＬ１および半導体層２ ＳＣＬ２を加工した後、フォトレジストＰＲを薄膜化させ、ハーフ露光領域のフォトレジストＰＲを除去する（図２Ｃ〜２Ｄ）。その後、アルゴン、六フッ化硫黄（ＳＦ６）、窒素などのプラズマ、または水素雰囲気に曝す、あるいは、露出部に水素イオンを注入するなどの処理を施し半導体層２ ＳＣＬ２の露出部にドナーＤＯＮを生成し、この領域のキャリア濃度を高め、低抵抗化する（図２Ｅ）。その後、フォトレジストを完全に除去する（図２Ｆ）。
【００２１】
続いて、半導体層２ ＳＣＬ２の上に金属膜ＭＦを形成する（図２Ｇ）。金属膜ＭＦは、例えば、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、あるいはＩＴＯ（Ｉｎ−Ｓｎ−Ｏ：インジウム錫酸化物）などの金属酸化物導電膜、それらと金属との積層膜、窒化チタン（Ｔｉ−Ｎ）などの金属窒化物導電膜、それらと金属との積層膜、その他の導電性金属化合物膜、それらと金属との積層膜、キャリアを高濃度に含む半導体、あるいは半導体と金属との積層膜によって形成される。その後、金属膜ＭＦ上にフォトレジストＰＲを塗布し、一般的なフォトリソグラフィー技術とドライエッチングの組み合わせにより金属膜ＭＦをソース電極ＳＥ、ドレイン電極ＤＥの形状に加工する（図２Ｈ〜２Ｊ）。その際、ソース電極ＳＥ−ドレイン電極ＤＥ間の開口部の下の半導体層２ ＳＣＬ２がプラズマおよび加速粒子にさらされるため、酸素欠陥ＯＤが形成され、その部分のキャリア濃度が高まる。
【００２２】
最後に、フォトレジストＰＲを除去した後、半導体層２ ＳＣＬ２の露出部を酸からなるエッチング液を用いたウェットエッチングにより除去する（図２Ｋ〜２Ｌ）。このとき、半導体層１ ＳＣＬ１のエッチレートが半導体層２ ＳＣＬ２のエッチレートに対して十分に小さいため、ウェットエッチングは半導体層１ ＳＣＬ１の表面で自動的に停止し、実質的にウェットエッチングによる半導体層１ ＳＣＬ１の膜厚の減少はない。
図１の構造では、第３領域ＲＧＮ３の抵抗率が小さくなるため、半導体層とドレイン電極ＤＥの間のコンタクト抵抗Ｒｄｃが特許文献１に開示の構造に比べて小さくなる。すなわち、（１）式に従えばオン電流が増加する。図２の製造方法によれば、第３領域ＲＧＮ３の低抵抗化処理によって第１領域ＲＧＮ１、第２領域ＲＧＮ２のキャリア濃度（すなわち抵抗率）に変化を与えることがないため、Ｖｔｈやオフ電流を劣化させることはない。
【００２３】
図３は、本実施の形態１における薄膜トランジスタの別の構成を示す図である。薄膜トランジスタとしていわゆるトップゲート／トップコンタクト型酸化物ＴＦＴを挙げている。図１、２の場合とはゲート電極およびゲート絶縁膜の位置が異なるが、本発明によって得られる効果は同じである。その製造方法は図２から容易に類推できるため説明を省略する。
以上、本実施の形態１によれば、酸化物半導体をチャネル層に用いたＴＦＴにおいて、０V近傍のＶｔｈ、小さなオフ電流、大きなオン電流を並立させることができる。
なお、本明細書においては、抵抗率の高い第１領域ＲＧＮ１と接続するほうの電極をソース電極ＳＥ、抵抗率の低い第３領域ＲＧＮ３と接続するほうの電極をドレイン電極と称するが、その逆としても良い。
【００２４】
図３に示す素子の効果：図３の構造では、第２領域ＲＧＮ２において、膜質が良く伝導性が高い膜上層に電流を流すため、大きな電流を取り易いという効果が期待できる。成膜方法にもよるが、酸化物半導体の成膜初期においては欠陥が多く導入され、膜質が悪くなることがある。また、図３の構造では、素子の信頼性を左右するゲート絶縁膜を酸化物半導体層の上に形成するため、酸化物半導体と接する界面にダメージが入りにくく、信頼性を高くし易いという効果も期待できる。ゲート絶縁膜の上に酸化物半導体を形成する図１のような構造では、酸化物半導体を成膜する際に生じる加速粒子やプラズマによりゲート絶縁膜の表面にダメージを与えてしまうことがある。
【００２５】
（実施の形態２）
図４は、本実施の形態２における薄膜トランジスタの構成を示す図である。薄膜トランジスタとしていわゆるボトムゲート／トップコンタクト型酸化物ＴＦＴを挙げている。
ソース電極−ドレイン電極間を接続する半導体層内には、第１領域ＲＧＮ１、第２領域ＲＧＮ２、第３領域ＲＧＮ３の３種類の領域を有し、第１領域ＲＧＮ１がソース電極に接続し、第３領域ＲＧＮ３がドレイン電極に接続し、第２領域ＲＧＮ２が第１領域ＲＧＮ１と第３領域ＲＧＮ３の間に接続している。第２領域ＲＧＮ２と第３領域ＲＧＮ３とは同一の酸化物半導体膜から形成されており、第３領域ＲＧＮ３はその膜を低抵抗化処理することで形成されている。第１領域ＲＧＮ１は第２領域ＲＧＮ２上に別の酸化物半導体膜により形成されている。３つの領域では、抵抗率が第１領域ＲＧＮ１＞第２領域ＲＧＮ２＞第３領域ＲＧＮ３の関係になっている。抵抗率に関しては、具体的には第１領域ＲＧＮ１の抵抗率が１０１Ωｃｍ以上、１０７Ωｃｍ未満の範囲にあり、第２領域ＲＧＮ２の抵抗率が１０−３Ωｃｍ以上、１０２Ωｃｍ未満の範囲にあり、第３領域ＲＧＮ３の抵抗率が第２領域ＲＧＮ２の抵抗率未満にある。あるいは、キャリア濃度で規定することも可能であり、その場合、第１領域ＲＧＮ１のキャリア濃度が１０１２ｃｍ−３以上、１０１８ｃｍ−３未満の範囲にあり、第２領域ＲＧＮ２のキャリア濃度が１０１６ｃｍ−３以上、１０２１ｃｍ−３未満の範囲にあり、第３領域ＲＧＮ３のキャリア濃度が第２領域ＲＧＮ２より大きい。
【００２６】
図４に示す半導体装置においては、ＲＧＮ１−ＲＧＮ２−ＲＧＮ３と電子が走行するとき、図１の構造に比べ電子の走行距離が短く、そのために電圧降下がより小さくなり、オン電流が向上する。また、ＲＧＮ１とＲＧＮ３が別の膜から形成されるため、ＲＧＮ３に与える影響を考慮する必要なくＲＧＮ１に適用する材料を決めることができる。例えば、ＲＧＮ１に酸素Ｏ２を引抜き難い材料も適用できる。すなわち、ＲＧＮ１に適用する材料選択の幅が広がるという効果がある。
【００２７】
図５Ａ〜５Ｌは、本実施の形態２における半導体装置の製造方法を示す図である。まず、絶縁体基板ＳＵＢ上にゲート電極ＧＥ、ゲート絶縁膜ＧＩ、半導体層１ ＳＣＬ１、半導体層２ ＳＣＬ２、フォトレジストＰＲが形成される（図５Ａ）。半導体層１ ＳＣＬ１、半導体層２ ＳＣＬ２は、Ｚｎ−Ｏ、Ｉｎ−Ｏ、Ｇａ−Ｏ、Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ、Ａｌ−Ｚｎ−Ｏなどの、Ｚｎ、Ｉｎ、Ｇａ、Ｓｎの酸化物、およびそれらの複合酸化物によって形成されている。半導体層１ ＳＣＬ１、半導体層２ ＳＣＬ２の組み合わせとしては上述の材料の中から種々の組み合わせが考えられるが、例えば半導体層１ ＳＣＬ１がＩｎ−Ｓｎ−Ｏ、半導体層２ ＳＣＬ２がＩｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｏの何れか一つから成るような組み合わせが好ましい。
【００２８】
その後、ハーフトーンマスクを用いてフォトレジストＰＲを２階調露光し、フォトレジストＰＲの不要部分を除去する。ポジレジストを用いた場合、フル露光された部分は完全に除去され、ハーフ露光された部分はフォトレジストＰＲが薄くなる（図５Ｂ）。酸からなるウェットエッチング液を用いて半導体層１および半導体層２を加工した後、フォトレジストＰＲを薄膜化させ、ハーフ露光領域のフォトレジストＰＲを除去する（図５Ｃ〜５Ｄ）。その後、酸からなるウェットエッチング液を用いて半導体層１の露出部分を除去する（図５Ｅ）。その後、アルゴン、六フッ化硫黄（ＳＦ６）、窒素などのプラズマ、または水素雰囲気に曝す、あるいは、露出部に水素イオンを注入するなどの処理を施し半導体層１ ＳＣＬ１の露出部にドナーＤＯＮを生成し、この領域のキャリア濃度を高め、低抵抗化する（図５Ｆ）。その後、フォトレジストを完全に除去する（図５Ｇ）。
続いて、半導体層１ ＳＣＬ１、半導体層２ ＳＣＬ２の上に金属膜ＭＦを形成し、その後、フォトレジストＰＲを塗布し、一般的なフォトリソグラフィー技術とドライエッチングの組み合わせにより金属膜ＭＦをソース電極ＳＥ、ドレイン電極ＤＥの形状に加工する（図５Ｈ〜５Ｊ）。その際、ソース電極ＳＥ−ドレイン電極ＤＥ間の開口部の下の半導体層１ ＳＣＬ１、半導体層２ ＳＣＬ２がプラズマおよび加速粒子にさらされるため、酸素欠陥ＯＤが形成され、その部分のキャリア濃度が高まる。
【００２９】
最後に、フォトレジストＰＲを除去した後、半導体層２ ＳＣＬ２の露出部を酸からなるエッチング液を用いたウェットエッチングにより除去する（図５Ｋ〜５Ｌ）。このとき、半導体層１ ＳＣＬ１のエッチレートが半導体層２ ＳＣＬ２のエッチレートに対して十分に小さいため、ウェットエッチングは半導体層１ ＳＣＬ１の表面で自動的に停止し、実質的にウェットエッチングによる半導体層１ ＳＣＬ１の膜厚の減少はない。
図４の構造では、第３領域ＲＧＮ３の抵抗率が小さくなるため、半導体層とドレイン電極ＤＥの間のコンタクト抵抗Ｒｄｃが特許文献１に開示の構造に比べて小さくなる。すなわち、（１）式に従えば、オン電流が増加する。図５の製造方法によれば、第３領域ＲＧＮ３の低抵抗化処理によって第１領域ＲＧＮ１、第２領域ＲＧＮ２のキャリア濃度（すなわち抵抗率）に変化を与えることが無いため、Ｖｔｈやオフ電流を劣化させることはない。
【００３０】
図６は、本実施の形態２における薄膜トランジスタの構成を示す別の図である。薄膜トランジスタとしていわゆるトップゲート／トップコンタクト型酸化物ＴＦＴを挙げている。図４、５の場合とはゲート電極およびゲート絶縁膜の位置が異なるが、本発明によって得られる効果は同じである。その製造方法は図５から容易に類推できるため説明を省略する。
本実施の形態２によれば、酸化物半導体をチャネル層に用いたＴＦＴにおいて、０V近傍のＶｔｈ、低いオフ電流、高いオン電流を並立させることができる。
【００３１】
図６で示す半導体装置は、前述の図３や図４で示す効果の両方を兼ね備える。
なお、以上本実施の形態２に関する説明では、実施の形態１との共通部分に関しては、必要不可欠な部分を除き説明の重複を避けた。
【００３２】
（実施の形態３）
図７、８は、本実施の形態３における薄膜トランジスタの構成を示す図である。図７では薄膜トランジスタとしていわゆるボトムゲート／トップコンタクト型酸化物ＴＦＴを挙げ、図８ではトップゲート／トップコンタクト型ＴＦＴを挙げている。実施の形態２との違いは、半導体層１ ＳＣＬ１の一部を高抵抗化することで、第１領域ＲＧＮ１を形成する点である。すなわち、半導体層１ ＳＣＬ１より第１領域ＲＧＮ１、第２領域ＲＧＮ２、第３領域ＲＧＮ３を作り分ける。半導体層１ ＳＣＬ１の高抵抗化は、酸素や二窒化酸素（Ｎ２Ｏ）、その他の酸素含有ガスのプラズマによる処理、あるいは酸素雰囲気下でのアニール処理などの方法で酸化することにより行なう。
【００３３】
図７で示す半導体装置は、前述の実施の携帯１，２で示す半導体層１ ＳＣＬ１や半導体層２ ＳＣＬ２の２層を必要とせず、半導体層１ ＳＣＬ１のみで構成しているので、成膜工程を１回減らせるという効果がある。また、この構造によれば、図１や図４の構造に比べ電子の走行する距離を短く出来るので、総抵抗が下がり電流値を大きく取り易いという効果もある。
【００３４】
なお、図８で示す半導体装置は、図３や図７で示す半導体装置の効果を兼ね備えている。
【００３５】
（実施の形態４）
図９は本実施の形態３における半導体装置の構成を示す図である。実施の形態１〜３に示す構造のＴＦＴを用いてアンテナ共振回路ＡＲ、整流器ＲＣＴ、変調器ＭＯＤ、デジタル回路ＤＧＣなどを構成し、無線タグを形成している。無線タグはリーダＲＤまたはライタＷＲと無線で通信を行うことができるようになっている。
（実施の形態５）
図１０は本実施の形態５における半導体装置の構成を示す図である。本実施の形態５では、実施の形態１〜３の構造を有するＴＦＴを構成要素とする素子が基板ＳＵＢ上にアレイ状に配置されている。実施の形態１〜３に示すＴＦＴを、アレイ内の各素子のスイッチングや駆動用のトランジスタに用いることはもちろん、このＴＦＴのゲート電極ＧＥと接続されるゲート線ＧＬに信号を送るゲート線駆動回路ＧＤＣや、このＴＦＴのソース電極ＳＥあるいはドレイン電極ＤＥと接続されるデータ線ＤＬに信号を送るデータ線駆動回路ＤＤＣを構成するトランジスタに用いてもよい。この場合、各素子のＴＦＴとゲート線駆動回路ＧＤＣあるいはデータ線駆動回路ＤＤＣ内のＴＦＴを並行して形成することができる。
【００３６】
上述したアレイをアクティブマトリクス型液晶表示装置に適用する場合、各素子は、例えば、図１１に示すような構成になる。図中ｘ方向に延在するゲート線ＧＬに走査信号が供給されると、ＴＦＴがオンし、このオンされたＴＦＴを通して、図中ｙ方向に延在するデータ線ＤＬからの映像信号が画素電極ＰＥに供給される。なお、ゲート線ＧＬは図中ｙ方向に並設され、データ線ＤＬは図中ｘ方向に並設され、隣接する一対のゲート線ＧＬと隣接する一対のドレイン線ＤＬで囲まれる領域（画素領域）に画素電極ＰＥが配置されている。この場合、例えば、データ線ＤＬがソース電極ＳＥと電気的に接続され、画素電極ＰＥがドレイン電極ＤＥと電気的に接続される。あるいは、データ線ＤＬがソース電極ＳＥを兼ねてもよい。また、液晶表示装置に限らず有機ＥＬ表示装置などに上述したアレイを適用してもよい。この場合、画素回路を構成するトランジスタにＴＦＴを適用する。さらには、上述したアレイを記憶素子に適用し、選択トランジスタにＴＦＴを適用してもよい。
【００３７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【産業上の利用可能性】
【００３８】
本発明における半導体装置は、無線タグ、記憶素子アレイなどを構成するトランジスタや周辺回路などに適用できる。また、透過型、反射型、半透過型の各液晶表示装置、並びに有機ＥＬ表示装置などの各画素を駆動するトランジスタや周辺回路などにも適用できる。
【符号の説明】
【００３９】
ＡＲ…アンテナ共振回路、
ＣＬ…導電層、
ＤＤＣ…データ線駆動回路、
ＤＥ…ドレイン電極、
ＤＧＣ…デジタル回路、
ＤＬ…データ線、
ＤＯＮ…ドナー、
ＤＲ…ダメージ領域、
ＥＳＬ…エッチストッパ層、
ＧＤＣ…ゲート線駆動回路、
ＧＥ…ゲート電極、
ＧＩ…ゲート絶縁膜、
ＧＬ…ゲート線、
ＭＦ…金属膜、
ＭＯＤ…変調器、
ＯＤ…酸素欠陥、
ＰＥ…素電極、
ＰＲ…フォトレジスト、
ＲＣＴ…整流器、
ＲＤ…リーダ、
ＲＧＮ１…半導体領域１、
ＲＧＮ２…半導体領域２、
ＲＧＮ３…半導体領域３、
ＳＣＬ１…半導体層１、
ＳＣＬ２…半導体層２、
ＳＥ…ソース電極、
ＳＬ…犠牲層、
ＳＵＢ…基板、
ＴＦＴ…酸化物ＴＦＴ、
ＷＲ…ライタ。
【図１】
0005554832.tif 000002
【図２Ａ】
0005554832.tif 000003
【図２Ｂ】
0005554832.tif 000004
【図２Ｃ】
0005554832.tif 000005
【図２Ｄ】
0005554832.tif 000006
【図２Ｅ】
0005554832.tif 000007
【図２Ｆ】
0005554832.tif 000008
【図２Ｇ】
0005554832.tif 000009
【図２Ｈ】
0005554832.tif 000010
【図２Ｉ】
0005554832.tif 000011
【図２Ｊ】
0005554832.tif 000012
【図２Ｋ】
0005554832.tif 000013
【図２Ｌ】
0005554832.tif 000014
【図３】
0005554832.tif 000015
【図４】
0005554832.tif 000016
【図５Ａ】
0005554832.tif 000017
【図５Ｂ】
0005554832.tif 000018
【図５Ｃ】
0005554832.tif 000019
【図５Ｄ】
0005554832.tif 000020
【図５Ｅ】
0005554832.tif 000021
【図５Ｆ】
0005554832.tif 000022
【図５Ｇ】
0005554832.tif 000023
【図５Ｈ】
0005554832.tif 000024
【図５Ｉ】
0005554832.tif 000025
【図５Ｊ】
0005554832.tif 000026
【図５Ｋ】
0005554832.tif 000027
【図５Ｌ】
0005554832.tif 000028
【図６】
0005554832.tif 000029
【図７】
0005554832.tif 000030
【図８】
0005554832.tif 000031
【図９】
0005554832.tif 000032
【図１０】
0005554832.tif 000033
【図１１】
0005554832.tif 000034
【図１２】
0005554832.tif 000035