(57)【特許請求の範囲】
【請求項１】
入力電源に順次直列に接続されたスイッチング素子、還流用半導体素子と、前記スイッチング素子及び前記還流用半導体素子の接続点と接地点との間に順次直列に接続されたリアクトル、出力平滑コンデンサと、前記スイッチング素子をオン、オフ制御する駆動回路とから構成される降圧ＤＣ／ＤＣコンバータにおいて、
前記入力電源と前記スイッチング素子の間にインダクタを直列に挿入すると共に、前記インダクタ及び前記スイッチング素子の接続点と接地点との間に入力平滑コンデンサを設け、
前記インダクタのインダクタンス値をＬ、前記入力平滑コンデンサの静電容量値をＣ、前記駆動回路からの出力信号により前記スイッチング素子がオン状態からオフ状態に切替わってから、再びオン状態になるまでの時間をＴ２としたとき、
【数１３】
0005554353.tif 000011
とすると共に、
前記入力平滑コンデンサと並列にサージ吸収用素子を設け、前記スイッチング素子がオン、オフを繰り返す駆動状態において、前記スイッチング素子がオン状態からオフ状態に切替わってから前記Ｔ２後の前記入力平滑コンデンサの端子間電圧をＶｔ２、前記スイッチング素子がオン状態からオフ状態に切替わり後の前記入力平滑コンデンサの端子間電圧の最大値をＶｐｋ、前記サージ吸収用素子の動作電圧をＶｚとすると、
Ｖｐｋ  ＞  Ｖｚ  ＞  Ｖｔ２
とすることを特徴とする降圧ＤＣ／ＤＣコンバータ。 
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、降圧ＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
第９図は、従来の降圧ＤＣ／ＤＣコンバータの構成図を示す。従来の降圧ＤＣ／ＤＣコンバータは、入力電源Ｅに順次直列に接続されたチョッパ用スイッチング素子Ｑ１、同期整流用スイッチング素子Ｑ２と、スイッチング素子Ｑ１，Ｑ２の接続点と接地点に順次直列に接続されたリアクトルＬ１、出力平滑コンデンサＣ１と、チョッパ用スイッチング素子Ｑ１をオン、オフ制御する駆動回路ＤＲから構成され、スイッチング素子Ｑ１において所定の時間Ｔ１の間オン状態、所定の時間Ｔ２の間オフ状態が交互に繰り返されるように駆動回路ＤＲから駆動信号を出力することで、入力電源Ｅからの入力電圧を所定の出力電圧に降圧させて出力平滑コンデンサＣ１に並列に接続された負荷Ｌに供給している。
【０００３】
第１０図は、従来の降圧ＤＣ／ＤＣコンバータにおける動作波形図を示す。横軸が時間ｔ、縦軸がそれぞれスイッチング素子Ｑ１の＋側端子電圧、スイッチング素子Ｑ１の−側端子電圧、スイッチング素子Ｑ１の端子間電圧Ｖｓｗである。ここで、スイッチング素子Ｑ１と入力電源Ｅの間には配線等による寄生インダクタンスが存在するために、スイッチング素子Ｑ１がオンからオフに切り替わる際に、Ｌ×ｄｉ／ｄｔのサージ電圧Ｖｓｇが発生し、スイッチング素子Ｑ１の＋側端子には入力電圧Ｖｉｎ＋Ｖｓｇが印加されるために、スイッチング素子Ｑ１はＶｉｎ＋Ｖｓｇを加味した耐圧設計を行う必要があり、高耐圧なスイッチング素子を使用する、スイッチングの切替え速度を遅くする、つまり１／（ｄｉ／ｄｔ）を大きくする必要があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４７８４１５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のような従来の降圧ＤＣ／ＤＣコンバータにおいて、高耐圧なスイッチング素子は、一般的に素子のサイズが大きい、導通時の損失が大きいといった問題があり、降圧ＤＣ／ＤＣコンバータの大型化、効率低下を招くといった問題があった。
また、スイッチングの切換え速度を遅くすることで、スイッチング時の損失が大きくなるために、スイッチング周期を短くできず、大型なリアクトルが必要となるため、ＤＣ／ＤＣコンバータの大型化を招くといった問題があった。
【０００６】
この発明は、降圧ＤＣ／ＤＣコンバータにおいて、スイッチング素子がオンからオフ、またはオフからオンに切り替わる際に印加される電圧を低減させることで、スイッチング素子の低耐圧化およびスイッチング周期の縮小を図ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明の降圧ＤＣ／ＤＣコンバータは、入力電源に順次直列に接続されたスイッチング素子、還流用半導体素子と、前記スイッチング素子及び前記還流用半導体素子の接続点と接地点との間に順次直列に接続されたリアクトル、出力平滑コンデンサと、前記スイッチング素子をオン、オフ制御する駆動回路とから構成される降圧ＤＣ／ＤＣコンバータにおいて、
前記入力電源と前記スイッチング素子の間にインダクタを直列に挿入すると共に、前記インダクタ及び前記スイッチング素子の接続点と接地点との間に入力平滑コンデンサを設け、
前記インダクタのインダクタンス値をＬ、前記入力平滑コンデンサの静電容量値をＣ、前記駆動回路からの出力信号により前記スイッチング素子がオン状態からオフ状態に切替わってから、再びオン状態になるまでの時間をＴ２としたとき、
【数２】
0005554353.tif 000002
とすると共に、
前記入力平滑コンデンサと並列にサージ吸収用素子を設け、前記スイッチング素子がオン、オフを繰り返す駆動状態において、前記スイッチング素子がオン状態からオフ状態に切替わってから前記Ｔ２後の前記入力平滑コンデンサの端子間電圧をＶｔ２、前記スイッチング素子がオン状態からオフ状態に切替わり後の前記入力平滑コンデンサの端子間電圧の最大値をＶｐｋ、前記サージ吸収用素子の動作電圧をＶｚとすると、
Ｖｐｋ  ＞  Ｖｚ  ＞  Ｖｔ２
としたものである。
【発明の効果】
【０００９】
この発明の降圧ＤＣ／ＤＣコンバータは、スイッチング素子のオン時間Ｔ１を、入力電源とスイッチング素子の間に設けられたインダクタと入力平滑コンデンサの共振周期の１／２よりも小さくすることで、スイッチング素子の端子間電圧の低減と、スイッチング周期の縮小を両立させることができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１に係る降圧ＤＣ／ＤＣコンバータの構成図である。
【図２】この発明の実施の形態１における動作波形図である。
【図３】この発明の実施の形態１におけるスイッチング素子の端子間電圧およびスイッチング周期の関係を示す説明図である。
【図４】この発明の実施の形態１における適用例を示す説明図である。
【図５】この発明の実施の形態２における動作波形図である。
【図６】この発明の実施の形態２における適用例を示す説明図である。
【図７】この発明の実施の形態３に係る降圧ＤＣ／ＤＣコンバータの構成図である。
【図８】この発明の実施の形態３における動作波形図である。
【図９】従来の降圧ＤＣ／ＤＣコンバータの構成図である。
【図１０】従来の降圧ＤＣ／ＤＣコンバータの動作波形図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１は、この発明の実施の形態１における降圧ＤＣ／ＤＣコンバータの構成を示す。この実施の形態１における降圧ＤＣ／ＤＣコンバータは、入力電源Ｅに順次直列に接続されたチョッパ用スイッチング素子Ｑ１、還流用ダイオードＤ１と、スイッチング素子Ｑ１と還流用ダイオードＤ１の接続点と接地点との間に順次直列に接続されたリアクトルＬ１、出力平滑コンデンサＣ１と、スイッチング素子Ｑ１をオン、オフ制御する駆動回路ＤＲとから構成される降圧ＤＣ／ＤＣコンバータにおいて、入力電源Ｅとスイッチング素子Ｑ１の間にインダクタＬ２を直列に挿入し、このインダクタＬ２とスイッチング素子Ｑ１の接続点と接地点との間に入力平滑コンデンサＣ２を設けている。
リアクトルＬ２、入力平滑コンデンサＣ２、スイッチング素子Ｑ１、及び還流用ダイオードＤ１は降圧コンバータ部を構成し、リアクトルＬ１、出力平滑コンデンサＣ１は降圧出力部を構成している。
【００１２】
スイッチング素子Ｑ１において、所定時間Ｔ１の間オン状態、所定の時間Ｔ２の間オフ状態が交互に繰返されるように駆動回路ＤＲから駆動信号が出力されることで、入力電圧を所定の出力電圧に降圧させて出力平滑コンデンサＣ１に並列に接続された負荷Ｌに供給している。
ここでインダクタＬ２のインダクタンス値をＬ２、入力平滑コンデンサＣ２の静電容量値をＣ２とすると、下式が成り立つ様に所定時間Ｔ１を設定している。
【数３】
0005554353.tif 000003
【００１３】
図２は、この発明の実施の形態１における動作波形を示す。横軸が時間ｔ、縦軸がそれぞれスイッチング素子Ｑ１の＋側端子電圧、スイッチング素子Ｑ１の−側端子電圧、スイッチング素子Ｑ１の端子間電圧Ｖｓｗである。
スイッチング素子Ｑ１がオフの期間、入力側よりインダクタＬ２を通して供給される電流は、入力平滑コンデンサＣ２に充電され、スイッチング素子Ｑ１の＋側端子電圧が上昇する。この間、還流用ダイオードＤ１を通じて、リアクトルＬ１に電流が流れるため、スイッチング素子Ｑ１の−側端子電圧は約０Ｖ（接地電位に対してダイオードでの電圧降下のみ）となる。
スイッチング素子Ｑ１がオンの期間、スイッチング素子Ｑ１を通じて、リアクトルＬ１に電流が流れるため、入力平滑コンデンサＣ２が放電され、スイッチング素子Ｑ１の＋端子電圧が低下する。また、スイッチング素子Ｑ１の−側端子電圧は＋端子電圧に対して約０Ｖ（オン抵抗による電圧降下のみ）となる。
スイッチング素子Ｑ１が再びオンからオフになるとき、入力平滑コンデンサＣ２の端子電圧に寄生インダクタンスにより発生するサージ電圧Ｖｓｇが重畳された電圧Ｖｔ１がスイッチング素子Ｑ１の＋側端子に印加される。
【００１４】
図３に、Ｔ１とＶｔ１およびスイッチング周期Ｔ（＝Ｔ１＋Ｔ２）の関係を示す。
図に示すように、Ｖｔ１は、Ｔ１が
【数４】
0005554353.tif 000004
と略一致するときに最低電圧となり、その後は脈動を繰り返す。
一方、スイッチング周期ＴはＴ１とＴ２の和であり、同じ降圧比の場合、Ｔ２とＴ１は比例の関係となるため、スイッチング周期ＴはＴ１に比例する。
つまり、スイッチング素子Ｑ１のオン時間Ｔ１をインダクタＬ２と入力平滑コンデンサＣ２の共振周期の１／２よりも小さくすることで、Ｖｔ１の低減と、スイッチング周期Ｔの縮小を両立させることができる。
つまり、耐圧が低いスイッチング素子を使用することが可能となるために、スイッチング素子の小型化が可能となり、かつスイッチング周期を縮小することができることから、リアクトルＬ１のインダクタンス値Ｌ１を小さくでき、リアクトルＬ１の小型化が可能となる。ひいてはＤＣ／ＤＣコンバータの小型化が可能となるため、車載用等取り付けスペースに制約があるような用途において、レイアウトの自由度が向上可能となる。
【００１５】
特に、Ｔ１が
【数５】
0005554353.tif 000005
に略一致しているとき、Ｖｔ１を最も小さくすることができる。
例えば、Ｌ２が２μＨ、Ｃ２が２０μＦ、変圧比１／２のときのＴ１とＶｔ１およびＴ１とスイッチング周期Ｔの関係を図４に示す。図４に示すようにＴ１が
【数６】
0005554353.tif 000006
に略一致している１７．５μsのときにＶｔ１が最小となる。従来の構成にくらべてＶｔ
１が小さくなる。
また、この実施の形態１ではスイッチング素子Ｑ１として、ＭＯＳＦＥＴを示しているが、他のスイッチング素子、例えばＩＧＢＴ、バイポーラトランジスタ等を使用してもよい。
また、還流用素子としてダイオードを使用しているが、他の半導体素子、例えば、ＭＯＳＦＥＴ等を使用してもよい。
【００１６】
実施の形態２．
図５は、この発明の実施の形態２における動作波形を示す。横軸が時間ｔ、縦軸がそれぞれスイッチング素子Ｑ１の＋側端子電圧、スイッチング素子Ｑ１の−側端子電圧、スイッチング素子Ｑ１の端子間電圧Ｖｓｗである。降圧ＤＣ／ＤＣコンバータの構成は実施の形態１と同じである。
スイッチング素子Ｑ１が所定時間Ｔ１の間オン状態が、所定の時間Ｔ２の間オフ状態が交互に繰返されるように駆動回路ＤＲから駆動信号が出力されることで、入力電圧を所定の出力電圧に降圧させている。
ここでインダクタＬ２のインダクタンス値をＬ２、入力平滑コンデンサＣ２の静電容量値をＣ２とすると、下式が成り立つ様にＴ２を設定している。
【数７】
0005554353.tif 000007
【００１７】
スイッチング素子Ｑ１がオンからオフになると、入力側よりインダクタＬ２を通して供給される電流は、入力平滑コンデンサＣ２に充電され、スイッチング素子Ｑ１の＋側端子電圧が上昇する。この間、還流用ダイオードＤ１を通じて、リアクトルＬ１に電流が流れるため、スイッチング素子Ｑ１の−側端子電圧は約０Ｖ（接地電位に対してダイオードでの電圧降下のみ）となる。
ここでスイッチング素子Ｑ１がオフからオンになるときの入力平滑コンデンサＣ２の電圧つまり、スイッチング素子Ｑ１の＋側端子電圧はＶｔ２となり、インダクタＬ１と入力平滑コンデンサＣ２の共振により発生するピーク電圧Ｖｐｋよりも低くなることから、耐圧が低いスイッチング素子を使用することが可能となる。
例えば、Ｌ２が２μＨ、Ｃ２が２０μＦ、変圧比１／２のときのＴ２とＶｔ２の関係を図６に示す。図６に示すようにＴ２が
【数８】
0005554353.tif 000008
に略一致している１７．５μsのときにＶｔ２が最大となる、つまり
【数９】
0005554353.tif 000009
の範囲で動作させることでＶｔ２はＶｐｋより小さくすることができる。
【００１８】
実施の形態３
図７は、この発明の実施の形態３におけるＤＣ／ＤＣコンバータの構成を示す。この実施の形態３における降圧ＤＣ／ＤＣコンバータは、図１の回路における入力平滑コンデンサＣ２に対しサージ吸収用素子としてツェナーダイオードＺ１が並列に接続されている。それ以外は実施の形態１における図１の回路と同様である。
スイッチング素子Ｑ１において、所定時間Ｔ１の間オン状態、所定の時間Ｔ２の間オフ状態が交互に繰返されるように駆動回路ＤＲから駆動信号が出力されることで、入力電圧を所定の出力電圧に降圧させている。
ここでインダクタＬ２のインダクタンス値をＬ２、入力平滑コンデンサＣ２の静電容量値をＣ２とすると、下式が成り立つ様にＴ１、Ｔ２を設定している。
【数１０】
0005554353.tif 000010
【００１９】
図８は、この発明の実施の形態３における降圧ＤＣ／ＤＣコンバータの動作波形を示す。横軸が時間ｔ、縦軸がそれぞれスイッチング素子Ｑ１の＋側端子電圧、スイッチング素子Ｑ１の−側端子電圧、スイッチング素子Ｑ１の端子間電圧Ｖｓｗである。
降圧ＤＣ／ＤＣコンバータの駆動を停止するために、スイッチング素子Ｑ１をオンからオフにすると、入力側よりインダクタＬ２を通して供給される電流は、入力平滑コンデンサＣ２にチャージされ、スイッチング素子Ｑ１の＋側端子電圧が上昇し、駆動時のオフ時間Ｔ２のスイッチング素子Ｑ１の＋側端子電圧Ｖｔ２を超えて上昇する。
ここで、サージ吸収用のツェナーダイオードＺ１の動作電圧ＶｚをＶｔ２以上、かつインダクタＬ２と入力平滑コンデンサＣ２の共振により発生するピーク電圧Ｖｐｋ以下となる値に設定することで、耐圧が低いスイッチング素子を使用することが可能となる。
また降圧ＤＣ／ＤＣコンバータが駆動しているときには、サージ吸収用のツェナーダイオードＺ１は動作せず、降圧ＤＣ／ＤＣコンバータ停止時の１パルスのみの動作となるため、比較的容量小さいツェナーダイオードを選定することができ、かつ、通常駆動時の効率低下を回避できる。
サージ吸収用素子としてツェナーダイオードを使用しているが、その他のサージ吸収用素子、例えばバリスタ等を使用してもよい。
なお、この発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００２０】
Ｅ    入力電源
Ｑ１  スイッチング素子
ＤＲ  駆動回路
Ｄ１  還流用ダイオード
Ｌ１  リアクトル
Ｌ２  インダクタ
Ｃ１  出力平滑コンデンサ
Ｃ２  入力平滑コンデンサ
Ｚ１  ツェナーダイオード
Ｌ    負荷 
【図１】
0005554353.tif 000012
【図２】
0005554353.tif 000013
【図３】
0005554353.tif 000014
【図４】
0005554353.tif 000015
【図５】
0005554353.tif 000016
【図６】
0005554353.tif 000017
【図７】
0005554353.tif 000018
【図８】
0005554353.tif 000019
【図９】
0005554353.tif 000020
【図１０】
0005554353.tif 000021