(57)【特許請求の範囲】
【請求項１】
第１導電型のドリフト層と、
前記ドリフト層上に位置し、前記第１導電型とは反対の第２導電型のボディ層と、
前記ボディ層を開口し、前記ドリフト層に達して形成してなる溝と、
前記ボディ層内に配置されるとともに、少なくとも一部を前記溝の内周面に露出させて形成してなる第１導電型の第１半導体領域と、
前記溝の内周面に形成してなるゲート絶縁膜と、
前記ゲート絶縁膜の内周面に形成してなるゲート電極膜と、
前記ゲート電極膜と絶縁されるとともに、前記第１半導体領域と接して形成してなる第１電極層とを備え、
前記ドリフト層において隣接する前記溝に挟まれた領域には、前記溝よりも深く延在する第２導電型の埋め込み領域が前記ボディ層に接するように形成され、
前記埋め込み領域における第２導電型不純物が最大濃度を示す深さ位置が、前記ボディ層の底面と前記埋め込み領域の底面との中間に位置する深さ位置よりも深いところにあるトレンチゲートパワー半導体装置であって、
前記ドリフト層における前記埋め込み領域の周囲には、前記埋め込み領域を覆うように、前記ドリフト層よりも高濃度の第１導電型不純物を含有する高濃度第１導電型半導体領域が形成され、
前記高濃度第１導電型半導体領域は、前記ドリフト層に前記第２導電型不純物が拡散することを抑制すべく前記埋め込み領域の周囲に形成されていることを特徴とするトレンチゲートパワー半導体装置。
【請求項２】
請求項１に記載のトレンチゲートパワー半導体装置において、
前記溝の底面の深さ位置が、前記ボディ層の底面と前記ドリフト層の底面との中間に位置する深さ位置よりも深いところにあることを特徴とするトレンチゲートパワー半導体装置。
【請求項３】
請求項１又は２に記載のトレンチゲートパワー半導体装置において、
前記トレンチゲートパワー半導体装置は、トレンチゲートパワーＭＯＳＦＥＴであり、
前記第１半導体領域は、ソース領域であり、
前記第１電極層は、ソース電極層であり、
前記第１導電型のドリフト層は、第１導電型のドレイン層上に配置されていることを特徴とするトレンチゲートパワー半導体装置。
【請求項４】
請求項１又は２に記載のトレンチゲートパワー半導体装置において、
前記トレンチゲートパワー半導体装置は、トレンチゲートＩＧＢＴであり、
前記第１半導体領域は、エミッタ領域であり、
前記第１電極層は、エミッタ電極層であり、
前記第１導電型のドリフト層は、第２導電型のコレクタ層上に配置されていることを特徴とするトレンチゲートパワー半導体装置。
【請求項５】
請求項１に記載のトレンチゲートパワー半導体装置を製造するためのトレンチゲートパワー半導体装置の製造方法であって、
高エネルギーイオン注入装置を用いたイオン注入法により前記ドリフト層の所定領域に第１導電型不純物をイオン注入するとともに、高エネルギーイオン注入装置を用いた多段階イオン注入法により前記ドリフト層の所定領域に第２導電型不純物をイオン注入することにより、前記高濃度第１導電型半導体領域及び前記埋め込み領域を形成することを特徴とするトレンチゲートパワー半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチゲートパワー半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来より、トレンチゲートパワーＭＯＳＦＥＴは、ＤＣ−ＤＣコンバーターなど各種電源装置に広く用いられている（例えば、特許文献１参照。）。図１２は、従来のトレンチゲートパワーＭＯＳＦＥＴ９００を説明するために示す図である。【０００３】
従来のトレンチゲートパワーＭＯＳＦＥＴ９００は、図１２に示すように、ｎ＋型のドレイン層９１２と、ドレイン層９１２上に位置するｎ−型のドリフト層９１４と、ドリフト層９１４上に位置するｐ型のボディ層９２０と、ボディ層９２０を開口し、ドリフト層９１４に達して形成してなる溝９２４と、ボディ層９２０内に配置されるとともに、少なくとも一部を溝９２４の内周面に露出させて形成してなるｎ＋型のソース領域９３２と、溝９２４の内周面に形成してなるゲート絶縁膜９２６と、ゲート絶縁膜９２６の内周面に形成してなるゲート電極層９２８と、ゲート電極層９２８と絶縁されるとともに、ソース領域９３２と接して形成してなるソース電極層（図示せず。）とを備える。そして、従来のトレンチゲートパワーＭＯＳＦＥＴ９００においては、ドリフト層９１４において隣接する溝９２４に挟まれた領域には、溝よりも深く延在するｐ＋型埋め込み領域９４０がボディ層９２０から下方に突出するように形成されている。なお、図１２中、符号９３４はｐ＋型コンタクト領域を示す。【０００４】
従来のトレンチゲートパワーＭＯＳＦＥＴ９００によれば、通常のプレーナゲートパワーＭＯＳＦＥＴの場合よりも単位セル面積を縮小することが可能であるため、通常のプレーナゲートパワーＭＯＳＦＥＴの場合よりもオン抵抗を低減することが可能となる。
また、従来のトレンチゲートパワーＭＯＳＦＥＴ９００によれば、ドリフト層９１４において隣接する溝９２４に挟まれた領域には、溝よりも深く延在するｐ＋型埋め込み領域９４０がボディ層９２０から下方に突出するように形成されているため、逆バイアス時においては溝９２４の底面近傍における電界が緩和され、逆耐圧を高くすることが可能となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第５０７２２６６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のトレンチゲートパワーＭＯＳＦＥＴ９００においては、ｐ＋型埋め込み領域９４０の存在に起因して順バイアス時にオン電流が流れる領域が狭くなるため、より一層オン抵抗を低くすることが困難であるという問題がある。【０００７】
なお、このような問題は、ｐとｎとを逆にしたトレンチゲートパワーＭＯＳＦＥＴの場合にも同様に見られる問題である。また、このような問題はトレンチゲートパワーＭＯＳＦＥＴの場合だけに存在する問題ではなく、トレンチゲートＩＧＢＴその他のトレンチゲートパワー半導体装置全般に存在する問題である。【０００８】
そこで、本発明は、上記した問題を解決するためになされたもので、高い逆耐圧を有するとともにより一層オン抵抗を低くすることが可能なトレンチゲートパワー半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
［１］本発明のトレンチゲートパワー半導体装置は、第１導電型のドリフト層と、前記ドリフト層上に位置し、前記第１導電型とは反対の第２導電型のボディ層と、前記ボディ層を開口し、前記ドリフト層に達して形成してなる溝と、前記ボディ層内に配置されるとともに、少なくとも一部を前記溝の内周面に露出させて形成してなる第１導電型の第１半導体領域と、前記溝の内周面に形成してなるゲート絶縁膜と、前記ゲート絶縁膜の内周面に形成してなるゲート電極膜と、前記ゲート電極膜と絶縁されるとともに、前記第１半導体領域と接して形成してなる第１電極層とを備え、前記ドリフト層において隣接する前記溝に挟まれた領域には、前記溝よりも深く延在する第２導電型の埋め込み領域が前記ボディ層に接するように形成され、前記埋め込み領域における第２導電型不純物が最大濃度を示す深さ位置が、前記ボディ層の底面と前記埋め込み領域の底面との中間に位置する深さ位置よりも深いところにあることを特徴とする。【００１０】
［２］本発明のトレンチゲートパワー半導体装置においては、前記ドリフト層における前記埋め込み領域の周囲には、前記埋め込み領域を覆うように、前記ドリフト層よりも高濃度の第１導電型不純物を含有する高濃度第１導電型半導体領域が形成されていることが好ましい。【００１１】
［３］本発明のトレンチゲートパワー半導体装置においては、前記溝の底面の深さ位置が、前記ボディ層の底面と前記ドリフト層の底面との中間に位置する深さ位置よりも深いところにあることが好ましい。【００１２】
［４］本発明のトレンチゲートパワー半導体装置においては、前記トレンチゲートパワー半導体装置は、トレンチゲートパワーＭＯＳＦＥＴであり、前記第１半導体領域は、ソース領域であり、前記第１電極層は、ソース電極層であり、前記第１導電型のドリフト層は、第１導電型のドレイン層上に配置されていることが好ましい。【００１３】
［５］本発明のトレンチゲートパワー半導体装置においては、前記トレンチゲートパワー半導体装置は、トレンチゲートＩＧＢＴであり、前記第１半導体領域は、エミッタ領域であり、前記第１電極層は、エミッタ電極層であり、前記第１導電型のドリフト層は、第２導電型のコレクタ層上に配置されていることが好ましい。【００１４】
［６］本発明のトレンチゲートパワー半導体装置の製造方法は、本発明のトレンチゲートパワー半導体装置（上記［１］〜［５］のいずれかに記載のトレンチゲートパワー半導体装置）を製造するためのトレンチゲートパワー半導体装置の製造方法であって、高エネルギーイオン注入装置を用いた多段階イオン注入法により前記ドリフト層の所定領域に第２導電型不純物をイオン注入して、前記埋め込み領域を形成することを特徴とする。【００１５】
［７］本発明のトレンチゲートパワー半導体装置の製造方法は、本発明のトレンチゲートパワー半導体装置（上記［２］に記載のトレンチゲートパワー半導体装置）を製造するためのトレンチゲートパワー半導体装置の製造方法であって、高エネルギーイオン注入装置を用いたイオン注入法により前記ドリフト層の所定領域に第１導電型不純物をイオン注入するとともに、高エネルギーイオン注入装置を用いた多段階イオン注入法により前記ドリフト層の所定領域に第２導電型不純物をイオン注入することにより、前記高濃度第１導電型半導体領域及び前記埋め込み領域を形成することを特徴とする。
【発明の効果】
【００１６】
本発明のトレンチゲートパワー半導体装置によれば、埋め込み領域における第２導電型不純物が最大濃度を示す深さ位置が、ボディ層の底面と埋め込み領域の底面との中間に位置する深さ位置よりも深いところにあるため、後述する図２に示すように、逆バイアス時においては溝の底面近傍における電界がより一層緩和されるようになり、従来のトレンチゲートパワーＭＯＳＦＥＴ９００の場合よりも一層逆耐圧を高くすることが可能となる。【００１７】
このため、逆耐圧を維持したままドリフト領域の不純物濃度を高くすることが可能となるため、従来のトレンチゲートパワーＭＯＳＦＥＴの場合よりも一層オン抵抗を低くすることが可能となる。従って、本発明のトレンチゲートパワー半導体装置は、高い逆耐圧を有するとともにより一層オン抵抗を低くすることが可能なトレンチゲートパワー半導体装置となる。【００１８】
本発明のトレンチゲートパワー半導体装置の製造方法（上記［６］に記載のトレンチゲートパワー半導体装置の製造方法）によれば、本発明のトレンチゲートパワー半導体装置（上記［１］〜［５］のいずれかに記載のトレンチゲートパワー半導体装置）を製造することができる。【００１９】
本発明のトレンチゲートパワー半導体装置の製造方法（上記［７］に記載のトレンチゲートパワー半導体装置の製造方法）によれば、本発明のトレンチゲートパワー半導体装置（上記［２］に記載のトレンチゲートパワー半導体装置）を製造することができる。
【図面の簡単な説明】
【００２０】
【図１】実施形態１に係るトレンチゲートパワー半導体装置１００を説明するために示す図である。
【図２】逆バイアス時における電位分布を模式的に示す図である。
【図３】実施形態１に係るトレンチゲートパワー半導体装置１００を製造する方法を説明するために示す図である。
【図４】実施形態１に係るトレンチゲートパワー半導体装置１００を製造する方法を説明するために示す図である。
【図５】実施形態１に係るトレンチゲートパワー半導体装置１００を製造する方法を説明するために示す図である。
【図６】実施形態１に係るトレンチゲートパワー半導体装置１００を製造する方法を説明するために示す図である。
【図７】実施形態１に係るトレンチゲートパワー半導体装置１００を製造する方法を説明するために示す図である。
【図８】実施形態２に係るトレンチゲートパワー半導体装置１０２を説明するために示す図である。
【図９】実施形態２に係るトレンチゲートパワー半導体装置１０２を製造する方法を説明するために示す図である。
【図１０】実施形態３に係るトレンチゲートパワー半導体装置１０４の断面である。
【図１１】変形例に係るトレンチゲートパワー半導体装置２００の断面図である。
【図１２】従来のトレンチゲートパワーＭＯＳＦＥＴ９００を説明するために示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明のトレンチゲートパワー半導体装置及びその製造方法について、図に示す実施の形態に基づいて説明する。
【００２２】
［実施形態１］
１．実施形態１に係るトレンチゲートパワー半導体装置１００
図１は、実施形態１に係るトレンチゲートパワー半導体装置１００を説明するために示す図である。図１（ａ）はトレンチゲートパワー半導体装置１００の断面図であり、図１（ｂ）はトレンチゲートパワー半導体装置１００におけるｐ不純物及びｎ不純物の濃度プロファイルを示す図である。
【００２３】
実施形態１に係るトレンチゲートパワー半導体装置１００は、図１（ａ）に示すように、ｎ−型のドリフト層１１４と、ドリフト層１１４上に位置するｐ型のボディ層１２０と、ボディ層１２０を開口し、ドリフト層１１４に達して形成してなる溝１２４と、ボディ層１２０内に配置されるとともに、少なくとも一部を溝１２４の内周面に露出させて形成してなるｎ＋型のソース領域（第１半導体領域）１３２と、溝１２４の内周面に形成してなるゲート絶縁膜１２６と、ゲート絶縁膜１２６の内周面に形成してなるゲート電極膜１２８と、ゲート電極膜１２８と絶縁されるとともに、ソース領域１３２と接して形成してなるソース電極層（第１電極層）１３６とを備えるトレンチゲートパワーＭＯＳＦＥＴである。
【００２４】
そして、実施形態１に係るトレンチゲートパワー半導体装置１００においては、ドリフト層１１４において隣接する溝１２４に挟まれた領域には、溝１２４よりも深く延在するｐ型の埋め込み領域１４０がボディ層１２０に接するように形成されており、埋め込み領域１４０におけるｐ型不純物が最大濃度を示す深さ位置Ｐが、図１（ａ）及び図１（ｂ）に示すように、ボディ層１２０の底面Ｐ２と埋め込み領域１４０の底面Ｐ３との中間に位置する深さ位置よりも深いところにある。なお、図１（ａ）中、符号１１０は半導体基体を示し、符号１３０は保護絶縁膜を示し、符号１３４はｐ＋型のコンタクト領域を示し、符号１１２はｎ＋型のドレイン層を示し、符号１３８はドレイン電極層を示す。
【００２５】
ドレイン層１１２の厚さは例えば３００μｍであり、ドレイン層１１２の不純物濃度は例えば２×１０１９ｃｍ−３である。また、ドリフト層１１４の厚さは例えば２０μｍであり、ドリフト層１１４の不純物濃度は例えば１×１０１５ｃｍ−３である。また、ボディ層１２０の厚さは例えば１．５μｍであり、ボディ層１２０の不純物濃度は、表面において例えば１×１０１７ｃｍ−３である。
【００２６】
溝の深さは例えば２μｍである。ソース領域１３２の深さは例えば０．３μｍであり、ソース領域１３２の不純物濃度は例えば２×１０１９ｃｍ−３である。コンタクト領域１３４の深さは例えば１μｍであり、コンタクト領域１３４の不純物濃度は例えば２×１０１９ｃｍ−３である。ゲート絶縁膜１２６の厚さは例えば０．１μｍである。ゲート電極層１２８は例えばリンをドープしたポリシリコンからなる。ソース電極層１３６は、例えばアルミニウムからなり、厚さが例えば５μｍである。ソース電極層１３６は保護絶縁膜１３０によりゲート電極層１２８と絶縁されている。ドレイン電極層１３８は、例えばニッケルからなり、厚さが例えば２μｍである。
【００２７】
埋め込み領域１４０の底面Ｐ３の深さ位置は、ボディ層１２０の底面Ｐ２から５μｍだけ深い位置にある。そして、埋め込み領域１４０におけるｐ型不純物が最大濃度を示す深さ位置Ｐは、ボディ層１２０の底面Ｐ２から３μｍだけ深い位置にある。従って、埋め込み領域１４０におけるｐ型不純物が最大濃度を示す深さ位置Ｐは、ボディ層１２０の底面Ｐ２と埋め込み領域１４０の底面Ｐ３との中間に位置する深さ位置よりも深いところにある。
【００２８】
２．実施形態１に係るトレンチゲートパワー半導体装置１００の効果
図２は、逆バイアス時における電位分布を模式的に示す図である。図２（ａ）は実施形態１に係るトレンチゲートパワー半導体装置１００における逆バイアス時の電位分布を模式的に示す図であり、図２（ｂ）は比較例に係るトレンチゲートパワー半導体装置１００ａにおける逆バイアス時の電位分布を模式的に示す図である。実施形態１に係るトレンチゲートパワー半導体装置１００は、後述する「実施形態１に係るトレンチゲートパワー半導体装置１００を製造する方法」により製造する。また、比較例に係るトレンチゲートパワー半導体装置１００ａは、後述する「比較例に係るトレンチゲートパワー半導体装置１００ａを製造する方法」方法により製造する。なお、図２中、等電位線を破線で示す。
【００２９】
実施形態１に係るトレンチゲートパワー半導体装置１００によれば、図１（ｂ）に示すように、埋め込み領域１４０におけるｐ型不純物が最大濃度を示す深さ位置Ｐが、ボディ層１２０の底面Ｐ２と埋め込み領域１４０の底面との中間に位置する深さ位置よりも深いところにあるため、図２に示すように、逆バイアス時においては溝１２４の底面近傍における電界がより一層緩和されるようになり、従来のトレンチゲートパワーＭＯＳＦＥＴ９００の場合よりも一層逆耐圧を高くすることが可能となる。このため、実施形態１に係るトレンチゲートパワー半導体装置１００によれば、逆耐圧を維持したままドリフト領域の不純物濃度を高くすることが可能となるため、従来のトレンチゲートパワーＭＯＳＦＥＴの場合よりも一層オン抵抗を低くすることが可能となる。
【００３０】
従って、実施形態１に係るトレンチゲートパワー半導体装置１００は、高い逆耐圧を有するとともにより一層オン抵抗を低くすることが可能なトレンチゲートパワー半導体装置となる。
【００３１】
３．実施形態１に係るトレンチゲートパワー半導体装置１００を製造する方法
実施形態１に係るトレンチゲートパワー半導体装置１００は、以下のような方法により製造することができる。
【００３２】
図３〜図７は、実施形態１に係るトレンチゲートパワー半導体装置の製造方法を説明するために示す図である。図３（ａ）〜図３（ｃ）、図４（ａ）〜図４（ｃ）、図５（ａ）〜図５（ｃ）、図６（ａ）〜図６（ｃ）及び図７（ａ）〜図７（ｃ）は各工程図である。
【００３３】
（１）半導体基体準備工程
図３（ａ）に示すように、ドレイン層１１２となるｎ＋型半導体基板と、ドリフト層１１４及びボディ層１２０となるｎ−型エピタキシャル層１１３とが積層された構造の半導体基体１１０を準備する。
【００３４】
（２）溝形成工程
その後、図３（ｂ）に示すように、ｎ−型エピタキシャル層１１３の表面から所定深さの溝１２４を形成する。溝の深さは例えば２μｍとする。
【００３５】
（３）ゲート絶縁膜形成工程
その後、酸化性雰囲気の下で半導体基体１１０に熱処理を施して、図３（ｃ）に示すように、ｎ−型エピタキシャル層１１３の表面及び溝１２４の内周面（底面及び側面）に熱酸化膜１２６，１２６’を形成する。当該熱酸化膜１２６，１２６’のうち溝１２４の内周面（底面及び側面）に形成された熱酸化膜１２６がゲート絶縁膜１２６となる。
【００３６】
（４）ゲート電極層形成工程
その後、図４（ａ）に示すように、ｎ−型エピタキシャル層１１３の表面側から、溝１２４を埋めるようにドープトポリシリコン膜１２８’を形成する。
その後、図４（ｂ）に示すように、ポリシリコン膜１２８’のエッチバックを行い、溝１２４の内部にのみポリシリコン膜１２８’を残した状態でポリシリコン膜１２８’を除去する。これにより、溝１２４の内周面にゲート電極層１２８が形成される。
【００３７】
（５）ｐ型ボディ層形成工程
その後、図４（ｃ）に示すように、ｎ−型エピタキシャル層１１３の表面側からイオン注入法によりｐ型不純物（例えばボロンイオン）をイオン注入する。イオン注入は、比較的低い加速電圧（例えば１００ｅＶ）かつ比較的低ドーズ量（例えば１×１０１３ｃｍ−２）の条件にて行う。
次に、半導体基体１１０に熱処理（例えば１０００℃、１時間）を施してｐ型不純物を拡散及び活性化させることにより、図５（ａ）に示すように、ボディ層１２０を形成する。
【００３８】
（６）埋め込み層を形成するためのイオン注入工程
その後、ボディ層１２０の表面における所定領域にマスクＭ１を形成した後、当該マスクＭ１を介して、図５（ｂ）、図５（ｃ）及び図６（ａ）に示すように、ｎ−型エピタキシャル層１１３の表面側から多段階イオン注入法によりｐ型不純物（例えばボロンイオン）をイオン注入する。この工程は、まず、第１の加速電圧（例えば６００ｋｅＶ）かつ第１のドーズ量（例えば１×１０１３ｃｍ−２）の条件でボロンイオンを注入し、その後、第２の加速電圧（例えば５５０ｋｅＶ）かつ第２のドーズ量（例えば３×１０１２ｃｍ−２）の条件でボロンイオンを注入し、その後、第３の加速電圧（例えば５００ｋｅＶ）かつ第２のドーズ量（例えば１×１０１２ｃｍ−２）の条件でボロンイオンを注入することにより行う。
【００３９】
（７）コンタクト領域を形成するためのイオン注入工程
その後、図６（ｂ）に示すように、マスクＭ１をつけたまま、当該マスクＭ１を介してｐ型不純物（例えばボロンイオン）のイオン注入を行う。この工程は、比較的低い加速電圧（例えば５０ｋｅＶ）かつ比較的高いドーズ量（例えば５×１０１５ｃｍ−２）の条件でボロンイオンを注入することにより行う。
【００４０】
（８）ソース領域を形成するためのイオン注入工程
その後、図６（ｃ）に示すように、ボディ層１２０の表面からマスクＭ１を除去し、ボディ層１２０の表面における所定領域にマスクＭ２を形成した後、当該マスクＭ２を介してｎ型不純物（例えばヒ素イオン）のイオン注入を行う。この工程は、比較的低い加速電圧（例えば５０ｋｅＶ）かつ比較的高いドーズ量（例えば１×１０１５ｃｍ−２）の条件でヒ素イオンを注入することにより行う。
【００４１】
（９）不純物イオン活性化工程
その後、半導体基体１１０に熱処理を施してｎ型不純物及びｐ型不純物を活性化させる。これにより、図７（ａ）に示すように、ボディ層１２０内にソース領域１３２及びコンタクト領域１３４が形成されるとともにドリフト層１１４内に図１（ｂ）に示すような濃度プロファイルを有する埋め込み領域１４０が形成される。
【００４２】
（１０）保護絶縁膜形成工程
その後、ボディ層１２０の表面における熱酸化膜１２６’を除去した後、半導体基体１１０に熱処理を施してボディ層１２０の表面及び溝１２４上部の内周面にシリコンの熱酸化膜を形成し、その後、ボディ層１２０の表面側から気相法によりＰＳＧ膜を形成することにより積層膜を形成し、さらにその後、ゲート電極層１２８の上部を残して積層膜をエッチングにより除去する。これにより、図７（ｂ）に示すように、ゲート電極層１２８の上部に保護絶縁膜１３０が形成される。
【００４３】
（１１）ソース電極層形成工程及びドレイン電極層形成工程
その後、図７（ｃ）に示すように、ボディ層１２０及び保護絶縁膜１３０を覆うようにソース電極層１３６を形成し、ｎ＋型ドレイン層１１２の表面にドレイン電極層１３８を形成する。
【００４４】
以上のようにして、実施形態１に係るトレンチゲートパワー半導体装置１００を製造することができる。
【００４５】
４．比較例に係るトレンチゲートパワー半導体装置１００ａを製造する方法
比較例に係るトレンチゲートパワー半導体装置１００ａは、「埋め込み層を形成するためのイオン注入工程」以外の工程は、実施形態１に係るトレンチゲートパワー半導体装置１００を製造する方法と同様の方法により製造する。そして、「埋め込み層を形成するためのイオン注入工程」は、以下のようにして行う。
【００４６】
（６’）埋め込み層を形成するためのイオン注入工程
その後、ボディ層１２０の表面における所定領域にマスクＭ１を形成した後、当該マスクＭ１を介して、ｎ−型エピタキシャル層１１３の表面側から多段階イオン注入法によりｐ型不純物（例えばボロンイオン）をイオン注入する。この工程は、まず、第１の加速電圧（例えば６００ｋｅＶ）かつ所定のドーズ量（例えば３×１０１２ｃｍ−２）の条件でボロンイオンを注入し、その後、第２の加速電圧（例えば５５０ｋｅＶ）かつ上記した所定のドーズ量（例えば３×１０１２ｃｍ−２）の条件でボロンイオンを注入し、その後、第３の加速電圧（例えば５００ｋｅＶ）かつ上記した所定のドーズ量（例えば３×１０１２ｃｍ−２）の条件でボロンイオンを注入することにより行う。
【００４７】
［実施形態２］
図８は、実施形態２に係るトレンチゲートパワー半導体装置１０２を説明するために示す図である。図８（ａ）はトレンチゲートパワー半導体装置１０２の断面図であり、図８（ｂ）はトレンチゲートパワー半導体装置１０２におけるｐ不純物及びｎ不純物の濃度プロファイルを示す図である。図９は、実施形態２に係るトレンチゲートパワー半導体装置１０２を製造する方法を説明するために示す図である。図９（ａ）〜図９（ｃ）は主要な工程を示す図である。なお、図９（ａ）は図５（ａ）に対応する図であり、図９（ｃ）は図５（ｂ）に対応する図である。
【００４８】
実施形態２に係るトレンチゲートパワー半導体装置１０２は、基本的には実施形態１に係るトレンチゲートパワー半導体装置１００と同様の構成を有するが、図８に示すように、ドリフト層１１４における埋め込み領域１４０の周囲には、埋め込み領域１４０を覆うように、ドリフト層１１４よりも高濃度のｎ型不純物を含有するｎ＋型半導体領域１４２が形成されている点で実施形態１に係るトレンチゲートパワー半導体装置１００とは異なる。
【００４９】
このように、実施形態２に係るトレンチゲートパワー半導体装置１０２は、上記したようなｎ＋型半導体領域１４２が形成されている点で実施形態１に係るトレンチゲートパワー半導体装置１００とは異なるが、実施形態１に係るトレンチゲートパワー半導体装置１００の場合と同様に、上記した構造の埋め込み領域１４０を備えるため、高い逆耐圧を有するとともにより一層オン抵抗を低くすることが可能なトレンチゲートパワー半導体装置となる。
【００５０】
また、実施形態２に係るトレンチゲートパワー半導体装置１０２によれば、埋め込み領域１４０を覆うようにｎ＋型半導体領域１４２が形成されているため、ドリフト層１１４においてオン電流が流れる領域にｐ型不純物が拡散することが極力抑制され、より一層オン抵抗を低くすることが可能となる。
【００５１】
なお、実施形態２に係るトレンチゲートパワー半導体装置１０２は、埋め込み領域１４０を覆うようにｎ＋型半導体領域１４２が形成されている点以外の点については、実施形態１に係るトレンチゲートパワー半導体装置１００と同様の構成を有するため、実施形態１に係るトレンチゲートパワー半導体装置１００が有する効果のうち該当する効果を有する。
【００５２】
実施形態２に係るトレンチゲートパワー半導体装置１０２は、実施形態１に係るトレンチゲートパワー半導体装置１００の製造方法とほぼ同様の工程により製造することができる。但し、図９に示すように、ｐ型ボディ層形成工程と、埋め込み層を形成するためのイオン注入工程との間に、埋め込み領域１４０を覆うこととなる領域（埋め込み領域１４０よりも若干大きめ領域）にｎ＋型半導体領域を形成するためのイオン注入工程をさらに備える。当該イオン注入工程は、高エネルギーイオン注入装置を用いて行うことができる。これにより、図８に示す実施形態２に係るトレンチゲートパワー半導体装置１０２を製造することができる。
【００５３】
［実施形態３］
図１０は、実施形態３に係るトレンチゲートパワー半導体装置１０４の断面図である。実施形態３に係るトレンチゲートパワー半導体装置１０４は、基本的には実施形態１に係るトレンチゲートパワー半導体装置１００と同様の構成を有するが、溝１２４の底面の深さ位置が実施形態１に係るトレンチゲートパワー半導体装置１００とは異なる。すなわち、実施形態３に係るトレンチゲートパワー半導体装置１０４においては、図１０に示すように、溝１２４の底面の深さ位置が、ボディ層１２０の底面とドリフト層１１４の底面との中間に位置する深さ位置よりも深いところにある。
【００５４】
このように、実施形態３に係るトレンチゲートパワー半導体装置１０４は、溝１２４の底面の深さ位置が実施形態１に係るトレンチゲートパワー半導体装置１００の場合とは異なるが、実施形態１に係るトレンチゲートパワー半導体装置１００の場合と同様に、上記した構造の埋め込み領域１４０を備えるため、高い逆耐圧を有するとともにより一層オン抵抗を低くすることが可能なトレンチゲートパワー半導体装置となる。
【００５５】
また、実施形態３に係るトレンチゲートパワー半導体装置１０２によれば、溝１２４の底面の深さ位置が、ボディ層１２０の底面とドリフト層１１４の底面との中間に位置する深さ位置よりも深いところにあるため、実施形態１に係るトレンチゲートパワー半導体装置１００の場合と同様に、従来よりもオン抵抗をより一層低減することが可能となる。
【００５６】
なお、実施形態３に係るトレンチゲートパワー半導体装置１０２においては、実施形態２に係るトレンチゲートパワー半導体装置１０２の場合と同様に、ドリフト層１１４における埋め込み領域１４０の周囲には、埋め込み領域１４０を覆うように、ドリフト層１１４よりも高濃度のｎ型不純物を含有するｎ＋型半導体領域１４２が形成されていてもよい。この場合には、溝１２４の底面の深さ位置をボディ層１２０の底面とドリフト層１１４の底面との中間に位置する深さ位置よりも深いところにしたとしても、逆耐圧が低減してしまうこともない。
【００５７】
なお、実施形態３に係るトレンチゲートパワー半導体装置１０４は、溝１２４の底面の深さ位置以外の点については、実施形態１に係るトレンチゲートパワー半導体装置１００と同様の構成を有するため、実施形態１に係るトレンチゲートパワー半導体装置１００が有する効果のうち該当する効果を有する。
【００５８】
以上、本発明のトレンチゲートパワー半導体装置を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば、次のような変形も可能である。
【００５９】
（１）上記した実施形態１においては、３段階のイオン注入により多段階イオン注入法を行ったが、本発明はこれに限定されるものではない。２段階のイオン注入により多段階イオン注入法を行ってもよいし、４段階以上のイオン注入により多段階イオン注入法を行ってもよい。
【００６０】
（２）上記した各実施形態においては、トレンチゲートパワーＭＯＳＦＥＴを例にとって本発明のトレンチゲートパワー半導体装置を説明したが、本発明はこれに限定されるものではない。図１１は、変形例に係るトレンチゲートパワー半導体装置２００の断面図である。図１１に示すように、本発明は、例えばトレンチゲートＩＧＢＴにも適用可能である。
【００６１】
（３）上記した各実施形態においては、第１導電型をｎ型とし第２導電型をｐ型として、本発明の半導体装置を説明したが、本発明はこれに限定されるものではない。例えば、第１導電型をｐ型とし第２導電型をｎ型としてもよい。
【符号の説明】
【００６２】
１００，１０２，１０４，２００…トレンチゲートパワー半導体装置、１１０，２１０，９１０…半導体基体、１１２，９１２…ドレイン層、１１３…ｎ−型エピタキシャル層、１１４，２１４，９１４…ドリフト層、１２０，２２０，９２０…ボディ層、１２４，２２４，９２４…溝、１２６，２２６，９２６…ゲート絶縁膜、１２６’…シリコン酸化膜、１２８’…ポリシリコン層、１２８，２２８，９２８…ゲート電極層、１３０，２３０，９３０…保護絶縁膜、１３２，９３２…ソース領域、１３４，２３４，９３４…コンタクト領域、１３６，９３６…ソース電極層、１３８，９３８…ドレイン電極層、１４０，２４０…埋め込み領域、１４２…ｎ＋型半導体領域、２１２…コレクタ層、２３２…エミッタ領域、２３６…エミッタ電極層、２３８…コレクタ電極層、９００…トレンチゲートパワーＭＯＳＦＥＴ
【図１】
0005554417.tif 000002
【図２】
0005554417.tif 000003
【図３】
0005554417.tif 000004
【図４】
0005554417.tif 000005
【図５】
0005554417.tif 000006
【図６】
0005554417.tif 000007
【図７】
0005554417.tif 000008
【図８】
0005554417.tif 000009
【図９】
0005554417.tif 000010
【図１０】
0005554417.tif 000011
【図１１】
0005554417.tif 000012
【図１２】
0005554417.tif 000013