(57)【特許請求の範囲】
【請求項１】
半導体基板と、
あらかじめ不純物が注入された半導体基板片を前記半導体基板に取り付けることによって形成された不純物含有部と、
を備え、
前記不純物含有部は、前記半導体基板の一つの面に複数の前記半導体基板片を取り付けることによって形成されている、
半導体素子。
【請求項２】
前記不純物含有部は、前記不純物の濃度が異なる前記半導体基板片を取り付けることによって形成されている請求項１記載の半導体素子。
【請求項３】
前記不純物含有部は、前記不純物の濃度が高い前記半導体基板片ほど前記不純物含有部の中央に取り付けられている請求項１又は２記載の半導体素子。
【請求項４】
前記不純物含有部は、前記半導体基板に対して前記半導体基板片を接着により取り付けることによって形成された請求項１〜３のいずれか一項記載の半導体素子。
【請求項５】
半導体基板に不純物含有部を形成してなる半導体素子の製造方法において、
あらかじめ不純物が注入された複数の半導体基板片を前記半導体基板の一つの面に取り付ける不純物含有部形成工程を備えた、
半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及び半導体素子の製造方法に関する。
【背景技術】
【０００２】
従来、半導体素子の製造工程においては、例えば、半導体基板（例えばシリコン（Ｓｉ））にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びホウ素（Ｂ）などの不純物をイオン化させて注入し、熱処理（アニール）により活性化させて不純物層（不純物含有部）を形成する。
【０００３】
また、特許文献１には、ＳｉＣバイポーラ半導体素子のスイッチング特性を向上させるために不純物イオン注入法を用いることが記載されている。具体的には、注入する不純物の単位面積当りのイオン数であるドーズ量の選択によって、バイポーラ半導体素子を高周波動作させるか、もしくは低周波動作させるかなどの特性を設計できると記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２７６９５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上述のようにイオン注入法を用いて半導体基板に直接不純物を注入する場合には、図７に示すように、不純物が一律の濃度となるように注入されて不純物層が形成される（図７において、斜線は含有する不純物の濃度の高低を示す）。そのため、例えば、半導体素子の用途に応じた特性を付与するために不純物の濃度を部分的に異なるようにするには、不純物の選択注入のためのパターニング工程及び異なる不純物濃度にするためのさらなるイオン注入工程が必要となる。しかし、このような工程の追加は半導体素子の製造コストの増加につながってしまうという課題があった。
【０００６】
そこで、本発明は上記課題を解決するためになされたものであり、半導体基板に直接不純物を注入することを必要としない半導体素子及び半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明に係る半導体素子は、半導体基板と、あらかじめ不純物が注入された半導体基板片を半導体基板に取り付けることによって形成された不純物含有部と、を備え、不純物含有部が半導体基板の一つの面に複数の半導体基板片を取り付けることによって形成されて構成される。
【０００８】
この発明によれば、あらかじめ不純物が注入された半導体基板片を半導体基板に取り付けることによって、半導体基板に直接不純物を注入することなく、不純物含有部を備えた半導体素子を提供することができる。
【０００９】
本発明に係る半導体素子においては、不純物含有部は複数の半導体基板片を取り付けることによって形成されていることが好ましい。複数の半導体基板片を取り付けることによって、半導体素子に異なる特性を付与することが容易になる。
【００１０】
本発明に係る半導体素子においては、不純物含有部は不純物の濃度が異なる半導体基板片を取り付けることによって形成されていることが好ましい。不純物の濃度が異なる半導体基板片を取り付けることによって、パターニング工程及びさらなるイオン注入工程を製造工程に追加することなく、不純物の濃度が部分的に異なる不純物含有部を備えた半導体素子を提供できる。
【００１１】
本発明に係る半導体素子においては、不純物の濃度が高い半導体基板片ほど不純物含有部の中央に取り付けられていることが好ましい。不純物の濃度が高い半導体基板片を不純物含有部の中央に取り付けていることによって、半導体素子の中央部の不純物濃度を増加させることができる。これにより、半導体素子のオン電圧を低下させ、半導体素子の発熱を平均化させることができる。
【００１２】
本発明に係る半導体素子においては、不純物含有部は半導体基板に対して上記半導体基板片を接着により取り付けることによって形成されることが好ましい。あらかじめ不純物が注入された半導体基板片を接着により半導体基板に取り付けることによって、半導体基板と不純物含有部がより一体化した半導体素子とすることが可能となる。
【００１３】
また、本発明に係る半導体素子の製造方法は、不純物含有部を形成してなる半導体素子の製造方法において、あらかじめ不純物が注入された複数の半導体基板片を半導体基板の一つの面に取り付ける不純物含有部形成工程を備える。
【００１４】
本製造方法によれば、あらかじめ不純物が注入された複数の半導体基板片を半導体基板の一つの面に取り付ける不純物含有部形成工程を備えることによって、半導体基板に直接不純物を注入することなく、不純物含有部を備えた半導体素子を製造することが可能となる。
【発明の効果】
【００１５】
本発明によれば、半導体基板に直接不純物を注入することを必要としない半導体素子及び半導体素子の製造方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第一実施形態に係る半導体素子の概略断面図である。
【図２】複数の半導体基板片によって形成された不純物含有部を示す図である。
【図３】複数の半導体基板片によって形成された不純物含有部を示す図である。
【図４】本発明の第一実施形態に係る半導体素子の製造方法における、半導体基板片を製造する工程を示す図である。
【図５】（ａ）は従来の半導体素子の不純物含有部形成工程を示し、（ｂ）は本発明の第一実施形態に係る不純物含有部形成工程を示す図である。
【図６】本発明の第二実施形態に係る半導体素子における、半導体基板片の配置の一例を示す図である。
【図７】半導体素子における従来の不純物含有部を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について説明する。なお、図面の説明において同一要素には同一符号を用い、重複する説明は省略する。
【００１８】
（第一実施形態）
図１は、本発明の第一実施形態に係る半導体素子１０の概略断面図である。半導体素子１０は、半導体基板１及び不純物含有部４を備える。
【００１９】
半導体基板１は、例えば、厚さが１００〜２００μｍの板状の基板であって、材料としてはＳｉやＳｉＣなどが用いられる。
【００２０】
不純物含有部４は、Ｐ、Ａｓ、Ｓｂ、Ｂなどの不純物が添加（ドープ）されており、不純物の種類により例えば、Ｐ型又はＮ型のシリコン層を形成する。不純物含有部４は、例えば、図１に示すように半導体基板１の下部に取り付けられる。
【００２１】
半導体素子１０は、半導体基板１内に電界効果型トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）構造２を形成することが好ましい。ＦＥＴ構造２は、スパッタリング法、蒸着法、エッチング、マスキング等の従来の手法を用いて半導体基板１内に形成される。
【００２２】
また、半導体素子１０は電極３を備えることが好ましい。電極３としては、例えば、電気伝導度の高い材料が採用され、アルミニウム、銅、銀、金、白金、コバルト、亜鉛等の純金属及びそれらを含む合金が採用される。半導体素子１０においては、電極３はＦＥＴ構造２に積層されている。
【００２３】
このように、半導体素子１０は、半導体基板１、ＦＥＴ構造２、電極３及び不純物含有部４を備えることによって、図１に示すように絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）として構成される。
【００２４】
図２及び図３は、複数の半導体基板片５によって形成された不純物含有部４を示す図である。図２及び図３において、半導体基板片５における斜線は、含有する不純物の濃度の高低を意味し、斜線の間隔が狭いほど、ドープされている不純物の濃度が高いことを示す。
【００２５】
図２に示す不純物含有部４は、半導体基板片５の不純物の濃度が高いほど、不純物含有部４の中央に取り付けられるように、半導体基板片５が組み合わされて形成されている。不純物含有部４は、図３に示すように、半導体基板片５を半導体基板１の下部に取り付けることによって形成されている。
【００２６】
ここで、半導体素子１０の中央は放熱しにくいため、半導体素子１０の動作中に温度が上がりやすい傾向にある。よって、半導体素子１０について熱的マージンの少ない使い方をする場合には、不純物の濃度が高い半導体基板片５Ｃを、不純物の濃度が低い半導体基板片５ａ、５ｂよりも不純物含有部４の中央に取り付けて、半導体素子１０の中央の不純物濃度を増加させることが好ましい。このように、半導体素子１０の中央の不純物濃度を高くすることにより、半導体素子１０のオン電圧を低下させ、発熱を平均化させることができ、半導体素子１０について熱的マージンを増加させることが可能となる。
【００２７】
図４は、本発明の第一実施形態に係る半導体素子の製造方法における、半導体基板片を製造する工程を示す図である。半導体基板片５の製造においては、まず半導体ウェハ１５を準備する。次に、イオン注入法又は不純物拡散法などを用いて、半導体ウェハ１５に不純物をドープする。このうち、イオン注入法を用いると、注入する不純物のドーズ量を精密に制御でき、不純物濃度の異なる半導体ウェハ１５をより容易に製造できることから好ましい。
【００２８】
イオン注入を行う不純物としては、Ｐ、Ａｓ、Ｓｂ、Ｂなどが挙げられ、イオン注入を行う際には半導体ウェハ１５を室温に保持してもよく、高温に加熱してもよい。イオン注入のエネルギーは、注入する不純物イオンの種類や半導体ウェハ１５の構造によって、選択すればよい。また、イオン注入する不純物のドーズ量は、製造する半導体基板片５が所望の不純物濃度となるように選択される。イオン注入装置は、イオン注入する不純物のドーズ量によって、例えば、中電流イオン注入装置や大電流イオン注入装置などから選択することができる。
【００２９】
半導体ウェハ１５に注入された不純物を活性化させるためには、半導体ウェハ１５の状態で加熱してもよい。半導体ウェハ１５の状態で加熱することによって、半導体基板片５を半導体基板１に取り付けて不純物含有部４を形成する際に、不純物活性化のための加熱処理を行う必要がなくなることから好ましい。
【００３０】
不純物を注入した半導体ウェハ１５は、例えば、ダイシングなどの切断手段により所望の大きさ（サイズ）の複数の半導体基板片５に切り分けることができる。ダイシングの場合には、例えば、ダイヤモンドの微粒を貼り付けた極薄の円形刃（ダイシング・ソー）を用いることができる。
【００３１】
上記の製造工程により、所望の不純物の濃度及び大きさを有する半導体基板片５を製造することができる。
【００３２】
図５（ａ）は従来の半導体素子の不純物含有部形成工程を示す図である。従来は半導体素子１０ａに不純物含有部４を設けるために、まずイオン注入により不純物を注入し（不純物含有部４ａ）、次にパターン６で不純物含有部４ａの一部をマスクし、異なる濃度の不純物のイオン注入を行い、不純物含有部４ａの間に不純物濃度の異なる不純物含有部４ｃを設ける。その後パターン６を除去し、加熱処理（アニール）することによって、不純物イオンを活性化させて、不純物濃度の異なる不純物含有部（４ａ、４ｂ）を半導体素子１０ａに設ける。
【００３３】
これに対し、本発明の第一実施形態に係る不純物含有部形成工程は図５（ｂ）のとおりであり、あらかじめ不純物が所定の割合で注入された、複数の大きさ及び複数の不純物濃度の半導体基板片５を準備し、半導体素子１０ｂに付与すべき特性に応じて、半導体基板片５を半導体基板１の下部に取り付ける。半導体基板片５の取り付けは、不純物含有部４が半導体基板１と一体的に形成される手法であれば、いずれの取り付け方法でもよく、例えば、半導体基板片５を半導体基板１の下部に接着させてもよく、溶着により取り付けてもよい。半導体基板片５における不純物が活性化されていない場合には、半導体基板片５を半導体基板１に取り付けてから、加熱処理してもよい。
【００３４】
上記の本発明の第一実施形態に係る半導体素子及び半導体素子の製造方法により、半導体基板に直接不純物を注入することを必要としない半導体素子及び半導体素子の製造方法を提供することが可能となる。
【００３５】
（第二実施形態）
図６は、本発明の第二実施形態に係る半導体素子における半導体基板片の配置の一例を示す図である。本発明の第二実施形態に係る半導体素子においては、不純物含有部４における半導体基板片５の不純物濃度に基づく取り付け位置が、本発明の第一実施形態に係る半導体素子と相違する。本発明の第二実施形態に係る半導体素子は、２つの半導体素子１０ｃ、１０ｄを並列接続で使用する場合のものであり、２つの半導体素子１０ｃ、１０ｄを並列接続で使用すると、半導体素子１０ｃ及び半導体素子１０ｄ間の熱干渉で近接した部分の素子温度が上昇してしまう。
【００３６】
これに対し、図６に示すように、並列接続で使用される半導体素子１０ｃ及び半導体素子１０ｄにおいては、２つの半導体素子間の近接した部分である半導体基板片５ｅの不純物濃度が高いことが好ましい。このように、並列接続で使用される半導体素子間の近接した部分である半導体基板片の不純物濃度を増加させると、２つの半導体素子間の近接した部分のオン電圧が低下し、発熱を平均化することができる。これにより、並列接続で使用される半導体素子１０ｃ及び半導体素子１０ｄの熱的マージンを増加させることが可能となる。
【００３７】
上記の本発明の第二実施形態に係る半導体素子により、半導体基板に直接不純物を注入することなく、並列接続で使用される半導体素子間の近接した部分に生じる熱干渉の問題を解消することができる半導体素子を提供することが可能となる。
【００３８】
なお、以上の説明は、本発明の実施の形態についての説明であって、この発明を限定するものではなく、様々な変形例を容易に実施することができる。例えば、図１においてはＩＧＢＴとして構成される半導体素子について示しているが、これに限られるものではなく、他の半導体素子や半導体モジュールなどに適用することができる。
【００３９】
また、あらかじめ不純物が注入された半導体基板片５同士を接着もしくは溶着させることによって、不純物含有部４を形成し、その不純物含有部４を半導体基板１に接着もしくは溶着させることによって、半導体素子１０を形成してもよい。
【符号の説明】
【００４０】
１・・・半導体基板、２・・・ＦＥＴ構造、３・・・電極、４・・・不純物含有部、５・・・半導体基板片、６・・・パターン、１０・・・半導体素子、１５・・・半導体ウェハ。
【図１】
0005601004.tif 000002
【図２】
0005601004.tif 000003
【図３】
0005601004.tif 000004
【図４】
0005601004.tif 000005
【図５】
0005601004.tif 000006
【図６】
0005601004.tif 000007
【図７】
0005601004.tif 000008