(57)【特許請求の範囲】
【請求項１】
交流電源を入力とし、前記交流電源の両端に、インダクタとキャパシタを直列に介して前記交流電源が正のときに稼動する第１のスイッチング素子を接続し、さらに、前記第１のスイッチング素子の両端に、平滑コンデンサを直列に介して前記交流電源が負のときに稼動する第２のスイッチング素子を接続して、前記第１のスイッチング素子及び前記第２のスイッチング素子のオン，オフにより直流電圧を出力するコンバータと、
前記コンバータへの交流入力電圧及び交流入力電流と前記コンバータからの直流出力電圧とを入力とし、前記第１のスイッチング素子をオンさせるための第１のパルス信号のパルス幅と前記第２のスイッチング素子をオンさせるための第２のパルス信号のパルス幅とを決定して、前記第１のパルス信号及び前記第２のパルス信号を前記第１のスイッチング素子及び前記第２のスイッチング素子にそれぞれ出力するコントローラと、
を具備したことを特徴とする電力変換装置。
【請求項２】
前記コントローラは、
前記交流入力電圧の正負を判定する判定部と、
基準電圧に対する前記直流出力電圧の差分電圧と前記交流入力電圧とから、前記交流入力電流を正弦波状に制御するための信号を生成する生成部と、
前記交流入力電流の検出信号を前記生成部で生成された信号と比較して前記第１のパルス信号及び前記第２のパルス信号のパルス幅を決定する決定部と、
前記判定部により前記交流入力電圧が正と判定されたときには前記決定部でパルス幅が決定された前記第１のパルス信号を前記コンバータに出力し、前記交流入力電圧が負と判定されたときには前記決定部でパルス幅が決定された前記第２のパルス信号を前記コンバータに出力する選択部と、
を具備したことを特徴とする請求項１記載の電力変換装置。
【請求項３】
前記生成部は、定格電圧と前記交流入力電圧との電位差を抵抗分圧する抵抗分圧回路と、前記抵抗分圧回路で分圧された電圧を反転させる反転増幅回路とを備え、前記交流入力電圧が正のときには、前記差分電圧と前記交流入力電圧とから、前記交流入力電流を正弦波状に制御するための第１の信号を生成し、前記交流入力電圧が負のときには、前記差分電圧と前記反転増幅回路により反転された電圧とから、前記交流入力電流を正弦波状に制御するための第２の信号を生成することを特徴とする請求項２記載の電力変換装置。
【請求項４】
前記決定部は、前記交流入力電流の負の信号を前記第１の信号と比較して前記第１のパルス信号を生成し、前記交流入力電流の正の信号を前記第２の信号と比較して前記第２のパルス信号を生成することを特徴とする請求項３記載の電力変換装置。
【請求項５】
前記交流入力電流が電流検出抵抗を流れることで前記電流検出抵抗に発生する電圧として前記交流入力電流を検出し、
前記決定部は、定格電圧と前記電流検出抵抗に発生する電圧との電位差を抵抗分圧する抵抗分圧回路を備え、前記電流検出抵抗に発生する電圧が正のときには、この電流検出抵抗に発生する電圧信号を前記交流入力電流の正の信号とし、前記電流検出抵抗に発生する電圧が負のときには、前記抵抗分圧回路で分圧された電圧信号を前記交流入力電流の負の信号とすることを特徴とする請求項４記載の電力変換装置。
【請求項６】
前記コントローラは、
定格電圧と前記交流入力電圧との電位差を抵抗分圧する第１の抵抗分圧回路で分圧された電圧と第１の基準電圧とを比較し、前記分圧された電圧が前記第１の基準電圧よりも高いときには前記交流入力電圧が正の信号を出力し、前記分圧された電圧が前記第１の基準電圧よりも低いときには前記交流入力電圧が負の信号を出力する判定部と、
前記直流出力電圧と第２の基準電圧との差分を増幅した電圧信号と、前記交流入力電圧の検出信号とを乗算する第１のマルチプレクサと、
前記直流出力電圧と第２の基準電圧との差分を増幅した電圧信号と、定格電圧と前記交流入力電圧との電位差を第２の抵抗分圧回路で分圧した電圧の反転信号とを乗算する第２のマルチプレクサと、
定格電圧と前記交流入力電流が電流検出抵抗を流れることで前記電流検出抵抗に発生する電圧との電位差を第３の抵抗分圧回路で分圧した電圧信号と、前記第１のマルチプレクサの反転出力信号とを比較して、前記電圧信号が前記反転出力信号と一致するように前記第１のパルス信号のパルス幅を制御するための電流増幅信号を出力する第１の電流増幅回路と、
前記交流入力電流が電流検出抵抗を流れることで前記電流検出抵抗に発生する電圧信号と、前記第２のマルチプレクサの非反転出力信号とを比較して、前記電圧信号が前記非反転出力信号と一致するように前記第２のパルス信号のパルス幅を制御するための電流増幅信号を出力する第２の電流増幅回路と、
前記第１の電流増幅回路から出力される電流増幅信号でパルス幅が制御されるパルス信号を生成する第１のパルス生成回路と、
前記第２の電流増幅回路から出力される電流増幅信号でパルス幅が制御されるパルス信号を生成する第２のパルス生成回路と、
前記第１のパルス生成回路で生成されるパルス信号と前記判定部から出力される前記正の信号との論理積により前記第１のパルス信号を前記コンバータに出力する第１の論理積回路と、
前記第２のパルス生成回路で生成されるパルス信号と前記判定部から出力される前記負の信号との論理積により前記第２のパルス信号を前記コンバータに出力する第２の論理積回路と、
を具備したことを特徴とする請求項１記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、交流電源から得られる交流電圧を直流電圧に変換して負荷へ電力を供給する電力変換装置に関する。
【背景技術】
【０００２】
一般に、交流電圧を直流電圧に変換する場合、先ず、交流電源に接続した全波整流回路により、交流を全波整流する。次いで、全波整流した後の脈流または直流の電圧を、コンバータで所望の直流電圧に変換し、負荷に供給する。
【０００３】
コンバータは、負荷へ供給する電力を生成するために、内蔵するスイッチング素子を交流電圧の周期より早い周期で繰り返しオン，オフする。このスイチッング素子のオン、オフを制御することで、供給電力を調整できる。このため、スイチッング素子のオン、オフを制御するためのコントローラが、この種の電力変換装置には必要となる。
【０００４】
コントローラは、スイチッング素子のオン，オフを制御するためのパルス信号を生成して、コンバータに出力する。コントローラは、コンバータへの入力電圧及び入力電流と、コンバータからの出力電圧とを取込む。そして、負荷への供給電力が所望の値となるように、上記パルス信号のパルス幅（オンデューティ幅）を決定する。このようなコントローラの一態様として、従来、力率改善（Power Factor Correction：ＰＦＣ）回路が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１１４９９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の電力変換装置は、交流を全波整流してからコンバータに入力して、所望の直流電圧を得ている。全波整流には、通常、ダイオードブリッジ回路が適用される。ダイオードブリッジ回路は、交流電圧が正及び負のいずれの場合においても、常に２つのダイオードの直列回路を電流が流れる。このとき、２つのダイオードでは、それぞれダイオードを流れる電流とダイオードの順方向電圧との積に相当する電力損失が発生する。
【０００７】
このような電力損失をなくすために、交流を全波整流せずにコンバータへ入力することが考えられる。しかしその場合には、コンバータへの入力電圧と入力電流に正負の逆極性が存在する。従来のコントローラは、全波整流した後の脈流または直流を入力するコンバータに適用されていたので、正の入力電圧及び正の入力電流には対応していたものの、負の入力電圧及び負の入力電流には対応していない。このため、交流を全波整流せずにコンバータへ入力する形式の電力変換装置は実現されていない。
【０００８】
本発明の実施形態において、解決しようとする課題は、交流を全波整流せずにコンバータへ入力することで、優れた変換効率が得られる電力変換装置を提供しようとするものである。
【課題を解決するための手段】
【０００９】
一実施形態によれば、電力変換装置は、コンバータとコントローラとを備える。コンバータは、交流電源を入力とし、この交流電源の両端に、インダクタとキャパシタを直列に介して交流電源が正のときに稼動する第１のスイッチング素子を接続し、さらに、第１のスイッチング素子の両端に、平滑コンデンサを直列に介して交流電源が負のときに稼動する第２のスイッチング素子を接続して、第１のスイッチング素子及び第２のスイッチング素子のオン，オフにより直流電圧を出力する。コントローラは、コンバータへの交流入力電圧及び交流入力電流とコンバータからの直流出力電圧とを入力とし、第１のスイッチング素子をオンさせるための第１のパルス信号のパルス幅と第２のスイッチング素子をオンさせるための第２のパルス信号のパルス幅とを決定して、第１のパルス信号及び第２のパルス信号を第１のスイッチング素子及び第２のスイッチング素子にそれぞれ出力する。
【図面の簡単な説明】
【００１０】
【図１】一実施形態に係る電力変換装置の全体構成図。
【図２】同電力変換装置におけるコンバータ、入力電圧検出部、電流検出部及び出力電圧検出部の具体的な回路構成図。
【図３】同電力変換装置におけるコントローラの具体的な回路構成図。
【図４】同電力変換装置におけるコントローラの判定部から出力されるフェーズ信号Ｐｈ及びその論理否定信号／Ｐｈの説明図。
【図５】同電力変換装置におけるコントローラの生成部と決定部の交流入力電圧Ｖinが正のときの動作波形図。
【図６】同電力変換装置におけるコントローラにおいて、増幅出力信号ＣＡ１が高いときに生成されるパルス信号ＰＬ１の一例を示す図。
【図７】同電力変換装置におけるコントローラにおいて、増幅出力信号ＣＡ１が低いときに生成されるパルス信号ＰＬ１の一例を示す図。
【図８】同電力変換装置におけるコントローラの生成部と決定部の交流入力電圧Ｖinが負のときの動作波形図。
【図９】同電力変換装置におけるコントローラにおいて、増幅出力信号ＣＡ２が高いときに生成されるパルス信号ＰＬ２の一例を示す図。
【図１０】同電力変換装置におけるコントローラにおいて、増幅出力信号ＣＡ２が低いときに生成されるパルス信号ＰＬ２の一例を示す図。
【図１１】同電力変換装置におけるコントローラの選択部５０の動作波形図。
【図１２】コンバータの変形例を示す回路構成図。
【図１３】反転増幅回路の第１の変形例を示す回路図。
【図１４】反転増幅回路の第２の変形例を示す回路図。
【発明を実施するための形態】
【００１１】
以下、電力変換装置の実施形態を、図面を用いて説明する。  
図１は、本実施形態における電力変換装置１００の全体構成図である。電力変換装置１００は、交流を直流に変換するためのコンバータ１１と、このコンバータ１１を制御するためのコントローラ１２とを備える。
【００１２】
コンバータ１１は、交流電源１３からの交流を、全波整流することなく直接入力する。コンバータ１１は、第１のスイッチング素子Ｓ１と第２のスイッチング素子Ｓ２とを内蔵する。そしてコンバータ１１は、これらのスイッチング素子Ｓ１，Ｓ２を、交流電圧の周期より早い周期で繰り返しオン，オフすることで、交流を直流に変換する。コンバータ１１は、得られた直流を負荷１４に出力して、負荷１４に電力を供給する。
【００１３】
電力変換装置１００は、コンバータ１１の入力側回路に、入力電圧検出部１５と電流検出部１６とを接続する。また、電力変換装置１００は、コンバータ１１の出力側回路に、出力電圧検出部１７を接続する。
【００１４】
入力電圧検出部１５は、交流電源１３の両端に生じる正または負の電圧（交流入力電圧Ｖin）を検出する。そして入力電圧検出部１５は、検出信号をコントローラ１２に出力する。
【００１５】
電流検出部１６は、交流電源１３とコンバータ１１とを結ぶ回路を流れる正または負の電流（交流入力電流Ｉｓ）を検出する。電流検出部１６は、コンバータ１１側から見ると接地電位ＧＮＤよりも下流側の回路電流を検出する。そして電流検出部１６は、検出信号をコントローラ１２に出力する。
【００１６】
出力電圧検出部１７は、コンバータ１１の出力端子間に生じる正の直流電圧（直流出力電圧Ｖout）を検出する。そして出力電圧検出部１７は、検出信号をコントローラ１２に出力する。
【００１７】
コントローラ１２は、入力電圧検出部１５で検出された交流入力電圧Ｖinの検出信号と、電流検出部１６で検出された交流入力電流Ｉｓの検出信号と、出力電圧検出部１７で検出された直流出力電圧Ｖoutの検出信号とをそれぞれ入力する。また、コントローラ１２は、例えば５ボルトの定格電圧Ｖccを供給する電圧源と、三角波の周期信号Ｖoscを発生するオシレータ１８と、任意の基準電圧Ｖrefを供給する電圧源とを接続する。
【００１８】
コントローラ１２は、交流入力電圧Ｖin、交流入力電流Ｉｓ及び直流出力電圧Ｖoutの各値と、定格電圧Ｖcc、周期信号Ｖosc及び基準電圧Ｖrefとを用いて、前記第１のスイッチング素子Ｓ１をオンさせるための第１のパルス信号Ｐ１と、前記第２のスイッチング素子Ｓ２をオンさせるための第２のパルス信号Ｐ２Ｓのパルス幅を決定する。そしてコントローラ１２は、第１のパルス信号Ｐ１及び第２のパルス信号Ｐ２を前記コンバータ１１に出力して、前記第１のスイッチング素子Ｓ１及び第２のスイチッング素子Ｓ２のオン、オフを制御する。
【００１９】
図２は、電力変換装置１００におけるコンバータ１１、入力電圧検出部１５、電流検出部１６及び出力電圧検出部１７の具体的な回路構成図である。
【００２０】
コンバータ１１は、交流電源１０１の両端に、インダクタＬ１とキャパシタＣ１を直列に介して、第１のスイッチング素子Ｓ１を接続する。また、コンバータ１１は、第１のスイッチング素子Ｓ１の両端に、平滑コンデンサＣ２を直列に介して、第２のスイッチング素子Ｓ２を接続する。第１のスイッチング素子Ｓ１及び第２のスイッチング素子Ｓ２は、機械的スイッチを使用する。
【００２１】
コンバータ１１は、第１のスイッチング素子Ｓ１に対して並列に第１の外付けダイオードＤ１を接続し、第２のスイッチング素子Ｓ２に対して並列に第２の外付けダイオードＤ２を接続する。具体的には、コンバータ１１は、第１の外付けダイオードＤ１のアノードを、第１のスイッチング素子Ｓ１と交流電源１０１との接続点に接続し、カソードを、第１のスイッチング素子Ｓ１とキャパシタＣ１との接続点に接続する。またコンバータ１１は、第２の外付けダイオードＤ２のアノードを、第２のスイッチング素子Ｓ２とキャパシタＣ１との接続点に接続し、カソードを、第２のスイッチング素子Ｓ２と平滑コンデンサＣ２との接続点に接続する。
【００２２】
電力変換装置１００は、コンバータ１１の第１のスイチッング素子Ｓ１と交流電源１３との接続点、つまりは第１のスイチッング素子Ｓ１と第１の外付けダイオードＤ１のアノードとの接続点を接地電位ＧＮＤとする。また、電力変換装置１００は、平滑コンデンサＣ２の両端をコンバータ１１の出力端子１９Ａ、１９Ｂとする。そして電力変換装置１００は、これらの出力端子１９Ａ，１９Ｂ間に、所望の負荷１４を接続する。
【００２３】
入力電圧検出部１５は、交流電源１３の両端に直列に接続された２つの電圧検出抵抗Ｒ１，Ｒ２からなる。入力電圧検出部１５は、抵抗Ｒ１と抵抗Ｒ２との直列回路の両端間に生じる電位差を検出し、交流入力電圧Ｖinとしてコントローラ１２に出力する。
【００２４】
電流検出部１６は、接地電位ＧＮＤに設定された第１のスイチッング素子Ｓ１と第１の外付けダイオードＤ１のアノードとの接続点と交流電源１３とを接続する回路配線上に挿入された電流検出抵抗Ｒ３からなる。電流検出部１６は、電流検出抵抗Ｒ３の交流電源１３側を流れる電流を検出し、交流入力電流Ｉｓとしてコントローラ１２に出力する。
【００２５】
出力電圧検出部１７は、コンバータ１１の出力端子１９Ａ，１９Ｂ間に直列に接続された２つの電圧検出抵抗Ｒ４，Ｒ５からなる。出力電圧検出部１７は、抵抗Ｒ４と抵抗Ｒ５との直列回路の両端間に生じる電位差を検出し、直流出力電圧Ｖoutとしてコントローラ１２に出力する。
【００２６】
図３は、コントローラ１２の具体的な回路構成図である。コントローラ１２は、判定部２０と、生成部３０と、決定部４０と、選択部５０とを有する。
【００２７】
判定部２０は、抵抗Ｒ１１と抵抗Ｒ１２とを直列に接続してなる第１の抵抗分圧回路２１と、第１の比較器２２と、インバータ２３とを含む。  
第１の抵抗分圧回路２１は、定格電圧Ｖccと交流入力電圧Ｖinとの電位差を抵抗Ｒ１１と抵抗Ｒ１２とで分圧する。そして第１の抵抗分圧回路２１は、この抵抗分圧により正の電位にバイアスされた交流入力電圧Ｖin-B0を、前記第１の比較器２２の一方の入力端子に印加する。
【００２８】
第１の比較器２２は、第１の抵抗分圧回路２１で正の電位にバイアスされた交流入力電圧Ｖin-B0と、予め設定された第１の基準電圧Ｖref1とを比較する。そして第１の比較器２２は、比較結果に応じたフェーズ信号Ｐｈを選択部５０に出力する。フェーズ信号Ｐｈは、バイアス交流入力電圧Ｖin-B0が第１の基準電圧Ｖref1以上のとき論理的に“１”となり、バイアス交流入力電圧Ｖin-B0が第１の基準電圧Ｖref1未満のとき論理的に“０”となる。  
インバータ２３は、第１の比較器２２から出力されるフェーズ信号Ｐｈの論理否定信号／Ｐｈを選択部５０に出力する。
【００２９】
図４は、判定部２０から出力されるフェーズ信号Ｐｈ及びその論理否定信号／Ｐｈの説明図である。交流入力電圧Ｖinは、接地電位ＧＮＤを基準に周期的に正負の値をとる。そこで判定部２０は、定格電圧Ｖccと交流入力電圧Ｖinとの電位差を第１の抵抗分圧回路２１で分圧することで、交流入力電圧Ｖinを正の電位のバイアス交流入力電圧Ｖin-B0にバイアスする。
【００３０】
例えば、定格電圧Ｖccが５ボルトであるとき、バイアス交流入力電圧Ｖin-B0が２．５ボルトを中心として２ボルトから３ボルトの範囲内で変動するように、判定部２０は、交流入力電圧Ｖinを正の電位にバイアスする。この場合、第１の基準電圧Ｖrefを２．５ボルトと設定すると、図４の区間ｔ１〜ｔ２に示すように、交流入力電圧Ｖinが正の区間では、論理的に“１”のフェーズ信号Ｐｈが出力される。区間ｔ２〜ｔ３に示すように、交流入力電圧Ｖinが負の区間では、論理的に“０”のフェーズ信号Ｐｈが出力される。
【００３１】
したがって、論理否定信号／Ｐｈは、交流入力電圧Ｖinが正の区間ｔ１〜ｔ２では、論理的に“０”となり、交流入力電圧Ｖinが負の区間ｔ２〜ｔ３では、論理的に“１”となる。ここに、判定部２０は、交流入力電圧Ｖinの正負を判定する。
【００３２】
図３の説明に戻る。  
生成部３０は、出力電圧増幅回路３１、第２の抵抗分圧回路３２、入力電圧増幅回路３３、第１のマルチプレクサ３４及び第２のマルチプレクサ３５を含む。
【００３３】
出力電圧増幅回路３１は、第１のオペアンプＯＰ１と、この第１のオペアンプＯＰ１の出力端子と反転端子とを接続する帰還抵抗Ｒ１３とからなる。出力電圧増幅回路３１は、第１のオペアンプＯＰ１の非反転端子に印加される第２の基準電圧Ｖref2と、反転端子に印加される直流出力電圧Ｖoutとの差分の電圧を増幅する。出力電圧増幅回路３１は、増幅出力信号Ｖo-Aを、前記第１のマルチプレクサ３４と前記第２のマルチプレクサ３５にそれぞれ供給する。
【００３４】
第２の抵抗分圧回路３２は、定格電圧Ｖccと交流入力電圧Ｖinとの電位差を抵抗Ｒ１４と抵抗Ｒ１５とで分圧する。そして第２の抵抗分圧回路３２は、この抵抗分圧により正の電位にバイアスされた交流入力電圧Ｖin-Bを、前記入力電圧増幅回路３３に印加する。
【００３５】
入力電圧増幅回路３３は、第２のオペアンプＯＰ２と、この第２のオペアンプＯＰ２の出力端子と反転端子とを接続する帰還抵抗Ｒ１６とからなる。入力電圧増幅回路３３は、第２のオペアンプＯＰ２の非反転端子に印加される第３の基準電圧Ｖref3と、反転端子に印加されるバイアス交流入力電圧Ｖin-Bとの差分の電圧を増幅する。入力電圧増幅回路３３は、反転増幅出力信号Ｖin-Aを、前記第２のマルチプレクサ３５に供給する。
【００３６】
第１のマルチプレクサ３４は、増幅出力信号Ｖo-Aと交流入力電圧Ｖinの検出信号とを乗算する。この乗算結果は、交流入力電流Ｉｓを正弦波状に制御するための電流指令値となる。第１のマルチプレクサ３４は、乗算結果に相当する電流指令信号Ｍ１の反転信号／Ｍ１を決定部４０に出力する。
【００３７】
第２のマルチプレクサ３５は、増幅出力信号Ｖo-Ａと反転増幅出力信号Ｖin-Aとを乗算する。この乗算結果は、交流入力電流Ｉｓを正弦波状に制御するための電流指令値となる。第２のマルチプレクサ３５は、乗算結果に相当する電流指令信号Ｍ２を決定部４０に出力する。
【００３８】
すなわち生成部３０は、第２の基準電圧Ｖref2に対する直流出力電圧Ｖoutの差分電圧と交流入力電圧Ｖinとから、交流入力電流Ｉｓを正弦波状に制御するための信号を生成する。
【００３９】
決定部４０は、第３の抵抗分圧回路４１、第１の電流増幅回路４２、第２の電流増幅回路４３、第２の比較器４４及び第３の比較器４５を含む。  
第３の抵抗分圧回路４１は、定格電圧Ｖccと交流入力電流Ｉｓの検出電圧との電位差を抵抗Ｒ１７と抵抗Ｒ１８とで分圧する。そして第３の抵抗分圧回路４１は、この抵抗分圧により正の電位にバイアスされた交流入力電流Ｉｓ-Bを前記第１の電流増幅回路４２に印加する。
【００４０】
第１の電流増幅回路４２は、第３のオペアンプＯＰ３と、この第３のオペアンプＯＰ３の出力端子と反転端子とを接続する帰還抵抗Ｒ１９とからなる。第１の電流増幅回路４２は、第３のオペアンプＯＰ３の非反転端子に印加されるバイアス交流入力電流Ｉs-Bの電圧信号と、反転端子に印加される電流指令信号Ｍ１の反転信号／Ｍ１との差分を増幅する。第１の電流増幅回路４２は、バイアス交流入力電流Ｉs-Bの電圧信号が電流指令信号Ｍ１の反転信号／Ｍ１と一致するように、増幅出力信号ＣＡ１を、前記第２の比較器４４に印加する。
【００４１】
第２の電流増幅回路４３は、第４のオペアンプＯＰ４と、この第４のオペアンプＯＰ４の出力端子と反転端子とを接続する帰還抵抗Ｒ２０とからなる。第２の電流増幅回路４３は、第４のオペアンプＯＰ４の非反転端子に印加される交流入力電流Ｉsの電圧信号と、反転端子に印加される電流指令信号Ｍ２との差分を増幅する。第２の電流増幅回路４３は、交流入力電流Ｉsの電圧信号が電流指令信号Ｍ２と一致するように、増幅出力信号ＣＡ２を、前記第３の比較器４５に印加する。
【００４２】
第２の比較器４４は、オシレータ１８から発生する三角波の周期信号Ｖoscと、前記第１の電流増幅回路４２の増幅出力信号ＣＡ１とを比較する。そして第２の比較器４４は、比較結果に応じたパルス信号ＰＬ１を選択部５０に出力する。パルス信号ＰＬ１は、周期信号Ｖoscが増幅出力信号ＣＡ１以上になるとオンし、周期信号Ｖoscが増幅出力信号ＣＡ１以下になるとオフする。ここに、第２の比較器４４は、第１の電流増幅回路４２から出力される電流増幅信号ＣＡ１でパルス幅が制御されるパルス信号ＰＬ１を生成する第１のパルス生成回路を構成する。
【００４３】
第３の比較器４５は、オシレータ１８から発生する三角波の周期信号Ｖoscと、前記第２の電流増幅回路４３の増幅出力信号ＣＡ２とを比較する。そして第３の比較器４５は、比較結果に応じたパルス信号ＰＬ２を選択部５０に出力する。パルス信号ＰＬ２は、周期信号Ｖoscが増幅出力信号ＣＡ２以上になるとオンし、周期信号Ｖoscが増幅出力信号ＣＡ２以下になるとオフする。ここに、第３の比較器４５は、第２の電流増幅回路４３から出力される電流増幅信号ＣＡ２でパルス幅が制御されるパルス信号ＰＬ２を生成する第２のパルス生成回路を構成する。
【００４４】
すなわち決定部４０は、交流入力電流Ｉｓの検出信号を生成部３０で生成された信号／Ｍ１またはＭ２と比較して、第１のパルス信号Ｐ１及び第２のパルス信号Ｐ２のパルス幅を決定する。
【００４５】
ここで、コントローラ１２の生成部３０と決定部４０の動作波形について、交流入力電圧Ｖinが正の場合と負の場合とに分けて説明する。始めに、交流入力電圧Ｖinが正の場合について、図５，図６及び図７の波形図を用いて説明する。
【００４６】
図５は、上から、交流入力電圧Ｖinの波形、直流出力電圧Ｖoutの波形、出力電圧増幅回路３１から出力される増幅出力信号Ｖo-Aの波形、第１のマルチプレクサ３４の乗算結果に相当する電流指令信号Ｍ１の波形、第１のマルチプレクサ３４から出力される反転信号／Ｍ１の波形、交流入力電流Ｉｓの波形及び第３の抵抗分圧回路４１で正の電位にバイアスされた交流入力電流Ｉｓ-Bの波形である。図５において、区間ｔ１１〜ｔ１２が、交流入力電圧Ｖinが正の区間である。
【００４７】
図５は、直流出力電圧Ｖoutが第２の基準電圧Ｖref2より低い場合を示している。この場合、出力電圧増幅回路３１は、ハイレベルの増幅出力信号Ｖo-Aを出力する。このため、第１のマルチプレクサ３４での乗算結果である電流指令信号Ｍ１及びその反転信号／Ｍ１は、図５に示すように、交流入力電圧Ｖin波形と相似形の正弦波状の波形になる。この反転信号／Ｍ１の正弦波状の波形が、交流入力電圧Ｖinが正のときの交流入力電流Ｉｓの目標となるエンベロープ曲線となる。
【００４８】
一方、電流検出部１６は、接地電位ＧＮＤよりも下流側の回路電流を検出している。このため、交流入力電圧Ｖinが正のとき、交流入力電流Ｉｓの検出信号は負となる。負の検出信号は、負のままでは使用できないので、第３の抵抗分圧回路４１により正のバイアス電圧を印加して、正の電位にバイアスされた交流入力電流Ｉｓ-Bを生成する。
【００４９】
第１の電流増幅回路４２は、バイアス交流入力電流Ｉs-Bと電流指令信号Ｍ１の反転信号／Ｍ１との差分を増幅して、増幅出力信号ＣＡ１を、前記第２の比較器４４に印加する。増幅出力信号ＣＡ１は、バイアス交流入力電流Ｉs-Bに対して電流指令信号Ｍ１の反転信号／Ｍ１が大きいとき高いレベルとなり、小さいとき低いレベルとなる。
【００５０】
第２の比較器４４は、オシレータ１８から発生する三角波の周期信号Ｖoscと、増幅出力信号ＣＡ１とを比較して、パルス信号ＰＬ１を生成する。増幅出力信号ＣＡ１が高いときに生成されるパルス信号ＰＬ１の一例を図６に示し、低いときに生成されるパルス信号ＰＬ１の一例を図７に示す。
【００５１】
パルス信号ＰＬ１は、周期信号Ｖoscが増幅出力信号ＣＡ１以上になるとオンし（図６の時点ｔ２１，ｔ２３，ｔ２５，ｔ２７，ｔ２９と、図７の時点ｔ３１，ｔ３３，ｔ３５，ｔ３７，ｔ３９を参照）、周期信号Ｖoscが増幅出力信号ＣＡ１以下になるとオフする（図６の時点ｔ２２，ｔ２４，ｔ２６，ｔ２８，ｔ３０と、図７の時点ｔ３２，ｔ３４，ｔ３６，ｔ３８，ｔ４０を参照）。
【００５２】
図６と図７を比較すれば明らかなように、増幅出力信号ＣＡ１が高いとき、すなわちバイアス交流入力電流Ｉs-Bに対して電流指令信号Ｍ１の反転信号／Ｍ１が大きいときには、パルス信号ＰＬ１のパルス幅は小さくなる。逆に、増幅出力信号ＣＡ１が低いとき、すなわちバイアス交流入力電流Ｉs-Bに対して電流指令信号Ｍ１の反転信号／Ｍ１が小さいときには、パルス信号ＰＬ１のパルス幅は大きくなる。
【００５３】
次に、交流入力電圧Ｖinが負の場合について、図８，図９，図１０の波形図を用いて説明する。
【００５４】
図８は、上から、交流入力電圧Ｖinの波形、直流出力電圧Ｖoutの波形、出力電圧増幅回路３１から出力される増幅出力信号Ｖo-Aの波形、第２の抵抗分圧回路３２正の電位にバイアスされた交流入力電圧Ｖin-Bの波形、入力電圧増幅回路３３から出力される反転増幅出力信号Ｖin-Aの波形、第２のマルチプレクサ３５の乗算結果に相当する電流指令信号Ｍ２の波形、交流入力電流Ｉｓの波形である。図８において、区間ｔ４２〜ｔ４３が、交流入力電圧Ｖinが負の区間である。
【００５５】
図８も、交流出力電圧Ｖoutが第２の基準電圧Ｖref2より低い場合を示している。この場合、出力電圧増幅回路３１は、ハイレベルの増幅出力信号Ｖo-Aを出力する。
【００５６】
交流入力電圧Ｖinが負の場合、そのままでは使用できないので、第２の抵抗分圧回路３２により正のバイアス電圧を印加して、正の電位にバイアスされた交流入力電圧Ｖin-Bを生成する。さらに、入力電圧増幅回路３３において、正の電位にバイアスされた交流入力電圧Ｖin-Bを第３の基準電圧Ｖref3と比較して、その差分出力である反転増幅出力信号Ｖin-Aを第２のマルチプレクサ３５に供給する。このため、増幅出力信号Ｖo-Aがハイレベルのとき、第２のマルチプレクサ３５から出力される電流指令信号Ｍ２は、図８に示すように、反転増幅出力信号Ｖin-Aの波形と相似形の正の正弦波状の波形になる。この電流指令信号Ｍ２の正弦波状の波形が、交流入力電圧Ｖinが負のときの交流入力電流Ｉｓの目標となるエンベロープ曲線となる。
【００５７】
一方、電流検出部１６は、接地電位ＧＮＤよりも下流側の回路電流を検出している。このため、交流入力電圧Ｖinが負のとき、交流入力電流Ｉｓの検出信号は正となるので、このまま使用できる。
【００５８】
第２の電流増幅回路４３は、交流入力電流Ｉｓと電流指令信号Ｍ２との差分を増幅して、増幅出力信号ＣＡ２を、前記第３の比較器４５に印加する。増幅出力信号ＣＡ２は、交流入力電流Ｉｓに対して電流指令信号Ｍ２が小さいとき高いレベルとなり、大きいとき低いレベルとなる。
【００５９】
第３の比較器４５は、オシレータ１８から発生する三角波の周期信号Ｖoscと、増幅出力信号ＣＡ２とを比較して、パルス信号ＰＬ２を生成する。増幅出力信号ＣＡ１が高いときに生成されるパルス信号ＰＬ２の一例を図９に示し、低いときに生成されるパルス信号ＰＬ２の一例を図１０に示す。
【００６０】
増幅出力信号ＣＡ２は、周期信号Ｖoscが増幅出力信号ＣＡ２以上になるとオンし（図９の時点ｔ５１，ｔ５３，ｔ５５，ｔ５７，ｔ５９と、図１０の時点ｔ６１，ｔ６３，ｔ６５，ｔ６７，ｔ６９を参照）、周期信号Ｖoscが増幅出力信号ＣＡ２以下になるとオフする（図９の時点ｔ５２，ｔ５４，ｔ５６，ｔ５８，ｔ５０と、図１０の時点ｔ６２，ｔ６４，ｔ６６，ｔ６８，ｔ７０を参照）。
【００６１】
図９と図１０を比較すれば明らかなように、増幅出力信号ＣＡ２が高いとき、すなわち交流入力電流Ｉｓに対して電流指令信号Ｍ２が小さいときには、パルス信号ＰＬ２のパルス幅は小さくなる。逆に、増幅出力信号ＣＡ２が低いとき、すなわち交流入力電流Ｉｓに対して電流指令信号Ｍ２が大きいときには、パルス信号ＰＬ２のパルス幅は大きくなる。
【００６２】
再び、図３の説明に戻る。  
選択部５０は、第１の論理積回路５１と第２の論理積回路５２とを含む。
【００６３】
第１の論理積回路５１は、第１の比較器２２から出力されるフェーズ信号Ｐｈと第２の比較器４４から出力されるパルス信号ＰＬ１との論理積を演算し、その演算結果を第１のパルス信号Ｐ１として出力する。
【００６４】
第２の論理積回路５２は、インバータ２３から出力される反転フェーズ信号／Ｐｈと第３の比較器４５から出力されるパルス信号ＰＬ２との論理積を演算し、その演算結果を第１のパルス信号Ｐ２として出力する。
【００６５】
選択部５０の動作波形を図１１に示す。図１１は、上から交流入力電圧Ｖinの波形、フェーズ信号Ｐｈの波形、第１のパルス信号Ｐ１の波形、反転フェーズ信号／Ｐｈの波形、第２のパルス信号Ｐ２の波形及び交流入力電流Ｉｓの波形である。
【００６６】
図１１に示すように、選択部５０は、判定部２０により交流入力電圧Ｖinが正と判定されたとき（図９の区間ｔ９１〜ｔ９２）、つまりはフェーズ信号Ｐｈが論理的に“１”であるときには、決定部４０でパルス幅が決定されたパルス信号ＰＬ１を選択する。そして選択部５０は、選択したパルス信号ＰＬ１を第１のパルス信号Ｐ１としてコンバータ１１に出力する。
【００６７】
これに対し、選択部５０は、判定部２０により交流入力電圧Ｖinが負と判定されたとき（図９の区間ｔ９２〜ｔ９３）、つまりは、反転フェーズ信号／Ｐｈが論理的に“１”であるときには、決定部４０でパルス幅が決定されたパルス信号ＰＬ２を選択する。そして選択部５０は、選択したパルス信号ＰＬ２を第２のパルス信号Ｐ２としてコンバータ１１に出力する。
【００６８】
第１のパルス信号Ｐ１は、コンバータ１１の第１のスイッチング素子Ｓ１に供給される。第１のパルス信号Ｐ１がオンすると、第１のスイッチング素子Ｓ１が導通する。第１のスイッチング素子Ｓ１が導通すると、交流電源１３、インダクタＬ１、キャパシタＣ１及び第１のスイッチング素子Ｓ１の閉回路が形成される。その結果、インダクタＬ１の線形リアクトル作用により、右上がりの直線的な電流が、キャパシタＣ１側から第１のスイッチング素子Ｓ１に流れる。
【００６９】
第１のパルス信号Ｐ１がオフすると、第１のスイッチング素子Ｓ１が非導通になる。第１のスイッチング素子Ｓ１が非導通になると、第１のスイッチング素子Ｓ１を流れる電流はゼロとなる。このとき、インダクタＬ１は、リアクトルエネルギーにより引き続き電流を同方向に流し続けるようとする。このため、第２のスイッチング素子Ｓ２に並列接続された第２の外付けダイオードＤ２を経由して平滑コンデンサＣ２に電流が流れ込む。
【００７０】
第１のパルス信号Ｐ１がオン，オフをする毎に、コンバータ１１は上述した動作を繰り返す。その結果、コンバータ１１は、出力端子１９Ａ，１９Ｂ間の出力電圧Ｖoutを昇圧しながら、平滑コンデンサＣ２を充電する。
【００７１】
第２のパルス信号Ｐ２は、コンバータ１１の第２のスイッチング素子Ｓ２に供給される。第２のパルス信号Ｐ２がオンすると、第２のスイッチング素子Ｓ２が導通する。第２のスイッチング素子Ｓ２が導通すると、交流電源１３、インダクタＬ１、キャパシタＣ１、第２のスイッチング素子Ｓ２及び平滑コンデンサＣ２の閉回路が形成される。このとき、平滑コンデンサＣ２の電圧は、交流入力電圧Ｖinより高い。その結果、平滑コンデンサＣ２の充電電圧が第２のスイッチング素子Ｓ２及びインダクタＬ１を経由して交流電源１３側に戻るように、コンバータ１１は動作する。このため、右上がりの直線的な電流が、平滑コンデンサＣ２側から第２のスイッチング素子Ｓ２に流れる。
【００７２】
第２のパルス信号Ｐ２がオフすると、第２のスイッチング素子Ｓ２が非導通になる。第２のスイッチング素子Ｓ２が非導通になると、第２のスイッチング素子Ｓ２を流れる電流はゼロとなる。このとき、インダクタＬ１は、リアクトルエネルギーにより引き続き電流を同方向に流し続けようとする。このため、第１のスイッチング素子Ｓ１に並列接続された第１の外付けダイオードＤ１を経由してキャパシタＣ１に電流が流れ込む。
【００７３】
第２のパルス信号Ｐ２がオン，オフをする毎に、コンバータ１１は上述した動作を繰り返す。その結果、コンバータ１１は、キャパシタＣ１に電荷を補充する。
【００７４】
交流入力電圧Ｖinの極性は、正と負を交互に繰り返す。したがって、コンバータ１１は、平滑コンデンサＣ２を充電する作用とキャパシタＣ１に電荷を補充する作用とを交互に繰り返す。すなわちコンバータ１１は、キャパシタＣ１に電荷を補充した後に平滑コンデンサＣ２を充電する。したがって、平滑コンデンサＣ２を充電する際にはキャパシタＣ１に蓄えられた電荷が平滑コンデンサＣ２に移動する。
【００７５】
図１に示した電力変換装置１００の回路は、第１及び第２のスイチッング素子Ｓ１，Ｓ２がスイッチング動作しないと、倍電圧回路として動作する。つまり、入力電圧が例えば交流１００Ｖの場合は、略２００Ｖの直流電圧が出力端子１０２，１０３間に生じる。
【００７６】
前述したように第１及び第２のスイチッング素子Ｓ１，Ｓ２がスイッチング動作すると、キャパシタＣ１に蓄えられた電荷が平滑コンデンサＣ２に移動する。このため、電力変換装置１００の昇圧効果が加算される。その結果、電力変換装置１００は、入力電圧である交流電圧Ｖａを、その倍電圧よりもさらに高い電圧に昇圧して、基準電圧Ｖrefと略等しい直流の出力電圧Ｖoutを得ることができる。
【００７７】
このように、第１の実施形態によれば、電力変換装置１００は、全波整流を行うことなく、交流電源１３から得られる交流電圧を直流電圧に変換して負荷１４へ電力を供給することができる。したがって、全波整流のためのダイオードブリッジ回路が不要となるため、回路部品点数を削減でき、コストの低減を図ることができる。また、ダイオードブリッジ回路で発生していたダイオードの順方向電圧による損失がなくなるので、電力変換装置１００は、高効率の電力変換が可能となる。
【００７８】
その上、電力変換装置１００は、入力電流波形を入力電圧波形と相似形となるように制御している。このため、入力電流は正弦波となる。したがって、入力電流の高調波を抑制でき、ノイズの少ない電力変換を実現できる。入力電流の高調波を抑制するためには、一般には、力率改善（ＰＦＣ）回路を別途設ける必要がある。しかし、電力変換装置１００は、力率改善回路を設ける必要がない。すなわち電力変換装置１００は、全波整流の機能と力率改善回路の機能とを１つの回路で実現しているので、より一層変換効率を高めることができる。
【００７９】
以下、前記実施形態の変形例について説明する。  
例えば、前記実施形態では、第１のスイッチング素子Ｓ１及び第２のスイッチング素子Ｓ２を機械的スイッチとしたが、第１及び第２のスイッチング素子Ｓ１，Ｓ２これに限定されるものではない。図１２は、第１及び第２のスイッチング素子Ｓ１，Ｓ２としてＮ型チャネルのＭＯＳ型ＦＥＴ（半導体スイッチ）を用いた例である。
【００８０】
具体的には、交流電源１３の一端にインダクタＬ１を介してキャパシタＣ１の一端を接続し、キャパシタＣ１の他端に第１のスイッチング素子Ｓ１であるＭＯＳ型ＦＥＴのドレイン端子を接続し、当該ＭＯＳ型ＦＥＴのソース端子を交流電源１３の他端に接続する。
【００８１】
また、第２のスイッチング素子Ｓ２であるＭＯＳ型ＦＥＴのソース端子をキャパシタＣ１と第１のスイッチング素子Ｓ１との接続点に接続し、当該ＭＯＳ型ＦＥＴＱ２のドレイン端子を平滑コンデンサＣ２の正極端子に接続し、平滑コンデンサＣ２の負極端子を交流電源１０１と第１のスイッチング素子Ｓ１との接続点に接続する。
【００８２】
ＭＯＳ型ＦＥＴは、ボディダイオードを内蔵している。したがって、第１及び第２のスイッチング素子Ｓ１，Ｓ２としてＭＯＳ型ＦＥＴを使用しても、前記実施形態と同様の作用効果を奏し得る。
【００８３】
なお、トライアックのようなボディダイオードを有しない半導体スイッチであっても、図１に示すように、外付けダイオードＤ１，Ｄ２を組み込むことによって、第１及び第２のスイチッング素子Ｓ１，Ｓ２として適用することができる。
【００８４】
また、前記実施形態において、コントローラ１２を構成する出力電圧増幅回路３１及び入力電圧増幅回路３３のフィードバックループを１つの抵抗で表現したが、出力電圧増幅回路３１及び入力電圧増幅回路３３は、これに限定されるものではない。周波数特性などを考慮して、図１３に示す構成や、図１４に示す構成を採用してもよい。
【００８５】
また、前記実施形態では、オシレータ１８から発生される周期信号Ｖoscを三角波としたが、周期信号Ｖoscは、これに限定されるものではない。例えば、オシレータ１８から発生される周期信号Ｖoscをのこぎり波としてもよい。
【００８６】
この他、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８７】
１１…コンバータ、１２…コントローラ、１３…交流電源、１４…負荷、１５…入力電圧検出部、１６…電流検出部、１７…出力電圧検出部、１８…オシレータ、２０…判定部、３０…生成部、４０…決定部、５０…選択部、１００…電力変換装置。
【図１】
0005601965.tif 000002
【図２】
0005601965.tif 000003
【図３】
0005601965.tif 000004
【図４】
0005601965.tif 000005
【図５】
0005601965.tif 000006
【図６】
0005601965.tif 000007
【図７】
0005601965.tif 000008
【図８】
0005601965.tif 000009
【図９】
0005601965.tif 000010
【図１０】
0005601965.tif 000011
【図１１】
0005601965.tif 000012
【図１２】
0005601965.tif 000013
【図１３】
0005601965.tif 000014
【図１４】
0005601965.tif 000015