(57)【特許請求の範囲】
【請求項１】
磁気抵抗効果素子を含むメモリセルと、
前記メモリセルに対するデータの書き込み時、前記磁気抵抗効果素子に、書き込み電流を流す書き込み回路と、
前記メモリセルに対するデータの読み出し時、前記磁気抵抗効果素子に、前記書き込み電流より小さい読み出し電流を流す読み出し回路と、
を具備し、
前記磁気抵抗効果素子は、
膜面に対して垂直方向の磁化を有し、磁化の向きが可変な第１の磁性膜と、
膜面に対して垂直方向の磁化を有し、磁化の向きが不変な第２の磁性膜と、
前記第１及び第２の磁性膜間の第１の非磁性膜と、
前記第１の磁性膜における前記第１の非磁性膜側とは反対側に設けられ、膜面に対して平行方向の磁化を有し、前記第１の磁性膜の膜面に対して平行方向の磁場を前記第１の磁性膜に印加する第３の磁性膜を含む磁場印加層と、
前記第１の磁性膜と前記磁場印加層との間に設けられる中間層と、
を含み、
前記書き込み電流及び前記読み出し電流は、前記第１及び第２の磁性膜間をそれぞれ流れ、
前記読み出し電流が前記磁場印加層内に供給された場合における前記第３の磁性膜の磁化の大きさは、前記書き込み電流が前記磁場印加層内に供給された場合における前記第３の磁性膜の磁化の大きさより大きく、
前記書き込み電流が前記磁場印加層内に供給された場合における前記第３の磁性膜の磁化の大きさは、ゼロである、
ことを特徴とする磁気メモリ。
【請求項２】
前記磁場印加層に供給される電流の大きさに依存して、前記第３の磁性膜の磁化の大きさが変化する、ことを特徴とする請求項１に記載の磁気メモリ。
【請求項３】
前記磁場印加層は、前記第３の磁性膜に対して前記中間層とは反対側に設けられ、前記第１の非磁性膜よりも低い抵抗値を有する第２の非磁性膜を含む、ことを特徴とする請求項２に記載の磁気メモリ。
【請求項４】
前記第３の磁性膜は、フェリ磁性膜からなり、前記第３の磁性膜に印加される熱の大きさに依存して、磁化の大きさが変化する、ことを特徴とする請求項１に記載の磁気メモリ。
【請求項５】
前記磁場印加層は、前記第３の磁性膜に対して前記中間層側とは反対側に設けられ、前記書き込み電流によって熱を発生させるための抵抗膜を含む、ことを特徴とする請求項４に記載の磁気メモリ。
【請求項６】
前記抵抗膜は、前記第３の磁性膜に対して前記中間層側とは反対側に設けられ、前記第１の非磁性膜の抵抗値より低い抵抗値を有する第３の非磁性膜からなる、ことを特徴とする請求項５に記載の磁気メモリ。
【請求項７】
膜面に対して垂直方向の磁化を有し、磁化の向きが可変な第１の磁性膜と、
膜面に対して垂直方向の磁化を有し、磁化の向きが不変な第２の磁性膜と、
前記第１及び第２の磁性膜間の非磁性膜と、
前記第１の磁性膜に対して前記非磁性膜側とは反対側に設けられ、前記第１の磁性膜の膜面に対して平行方向の磁場を、前記第１の磁性膜に印加する磁場印加層と、
前記第１の磁性膜と前記磁場印加層との間に設けられ、前記第１の磁性膜と前記磁場印加層とを電気的に分離する絶縁層と、
を具備し、
前記第１及び第２の磁性膜間に読み出し電流を流す場合において、前記磁場印加層内に供給される磁場発生電流に起因する磁場が、前記第１の磁性膜に印加され、
前記第１及び第２の磁性膜間に書き込み電流を流す場合において、前記磁場印加層内に磁場発生電流が供給されない、
ことを特徴とする磁気抵抗効果素子。
【請求項８】
請求項７に記載の磁気抵抗効果素子を含むメモリセルを具備する磁気メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗効果素子及び磁気メモリに関する。
【背景技術】
【０００２】
ＴＭＲ（Tunnel Magneto Resistive）素子を利用した磁気メモリを実現するために、様々な技術が提案されている。
【０００３】
その１つとして、ＭＴＪ（Magnetic Tunnel Junction）素子の磁化配列状態に対応するように“１”又は“０”データを、ＭＴＪ素子に記録し、ＴＭＲ効果による素子の抵抗値の違いに基づいて、データを読み出す方式がある。
【０００４】
磁気メモリのデータの書き込み、すなわち、ＭＴＪ素子の磁性膜の磁化を反転させる方式として、素子の微細化と低電流化の観点から、スピン偏極電流をＭＴＪ素子に流すことによって引き起こされる磁化反転方式（以下、スピン注入磁化反転方式とよぶ）が、注目されている。
【０００５】
スピン注入磁化反転方式の磁気メモリ（例えば、ＭＲＡＭ）は、低消費電力、高速動作、及び、大容量化が可能なメモリとして、開発が推進されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−１４２７５３号公報
【特許文献２】国際公開第２００９／０９８７９６号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００７】
磁気抵抗効果素子の誤動作を抑制する技術を提案する。
【課題を解決するための手段】
【０００８】
本実施形態の磁気メモリは、磁気抵抗効果素子を含むメモリセルと、前記メモリセルに対するデータの書き込み時、前記磁気抵抗効果素子に、書き込み電流を流す書き込み回路と、前記メモリセルに対するデータの読み出し時、前記磁気抵抗効果素子に、前記書き込み電流より小さい読み出し電流を流す読み出し回路と、を備え、前記磁気抵抗効果素子は、膜面に対して垂直方向の磁化を有し、磁化の向きが可変な第１の磁性膜と、膜面に対して垂直方向の磁化を有し、磁化の向きが不変な第２の磁性膜と、前記第１及び第２の磁性膜間の第１の非磁性膜と、前記第１の磁性膜における前記第１の非磁性膜側とは反対側に設けられ、膜面に対して平行方向の磁化を有し、前記第１の磁性膜の膜面に対して平行方向の磁場を前記第１の磁性膜に印加する第３の磁性膜を含む磁場印加層と、前記第１の磁性膜と前記磁場印加層との間に設けられる中間層と、を含み、前記書き込み電流及び前記読み出し電流は、前記第１及び第２の磁性膜間をそれぞれ流れ、前記読み出し電流が前記磁場印加層内に供給された場合における前記第３の磁性膜の磁化の大きさは、前記書き込み電流が前記磁場印加層内に供給された場合における前記第３の磁性膜の磁化の大きさより大きく、前記書き込み電流が前記磁場印加層内に供給された場合における前記第３の磁性膜の磁化の大きさは、ゼロである。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態の磁気抵抗効果素子を説明するための図。
【図２】第１の実施形態の磁気抵抗効果素子を説明するための図。
【図３】第１の実施形態の磁気抵抗効果素子を説明するための図。
【図４】第１の実施形態の磁気抵抗効果素子の構成例１を説明するための図。
【図５】第１の実施形態の磁気抵抗効果素子の構成例１を説明するための図。
【図６】第１の実施形態の磁気抵抗効果素子の構成例１を説明するための図。
【図７】第１の実施形態の磁気抵抗効果素子の構成例２を示す図。
【図８】第２の実施形態の磁気抵抗効果素子を説明するための図。
【図９】第２の実施形態の磁気抵抗効果素子を説明するための図。
【図１０】第２の実施形態の磁気抵抗効果素子を説明するための図。
【図１１】第２の実施形態の磁気抵抗効果素子を説明するための図。
【図１２】第１の実施形態の磁気抵抗効果素子の適用例を示す図。
【図１３】第１の実施形態の磁気抵抗効果素子の適用例を示す図。
【図１４】第２の実施形態の磁気抵抗効果素子の適用例を示す図。
【図１５】第２の実施形態の磁気抵抗効果素子の適用例を示す図。
【発明を実施するための形態】
【００１０】
［実施形態］  
以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
【００１１】
（１）  第１の実施形態  
図１乃至図７を参照して、第１の実施形態の磁気抵抗効果素子について、説明する。
【００１２】
（ａ）  基本例  
図１乃至図３を参照して、第１の実施形態の磁気抵抗効果素子の基本例について、説明する。
【００１３】
図１は、本実施形態の磁気抵抗効果素子１の構造及び動作メカニズムを説明するための模式的な断面図である。  
図１に示されるように、本実施形態の磁気抵抗効果素子１は、素子１の２つの電極１９Ａ，１９Ｂ間に、２つの磁性膜１０，１１を含んでいる。
【００１４】
２つの磁性膜１０，１１は、磁性膜１０，１１の膜面に対して垂直方向に、磁気異方性を有する。２つの磁性膜１０，１１の磁化は、膜面に対して垂直方向を向いている。磁化が膜面に対して垂直方向を向く磁性膜（磁性体、磁性層）のことを、垂直磁化膜ともよぶ。
【００１５】
２つの磁性膜１０，１１のうち、一方の磁性膜１０の磁化の向きは、可変であり、他方の磁性膜１１の磁化の向きは、不変（固定状態）である。以下では、磁化の向きが可変な磁性膜１０のことを、記憶層１０（記録層、自由層、磁化可変層ともよばれる）とよび、磁化の向きが不変な（固定状態）の磁性膜１１のことを、参照層１１（磁化不変層ともよばれる）とよぶ。
【００１６】
記憶層１０及び参照層１１の磁化は、記憶層１０及び参照層１１内の複数のスピンの集合によって、形成されている。
【００１７】
記憶層１０は、磁化の向きが反転可能である。参照層１１は、記憶層１０よりも大きい磁化反転しきい値を有し、参照層１１の磁化の向きは実質的に固定状態である。スピン注入磁化反転方式を用いたデータ書き込みを考慮した場合、記憶層１０は、ダンピング定数が小さい材料を用いて形成されることが好ましい。
【００１８】
２つの磁性膜（記憶層及び参照層）１０，１１間に、非磁性膜１２が設けられている。２つの磁性膜１０，１１と２つの磁性膜１０，１１間の非磁性膜１２とによって、磁気トンネル接合が形成される。記憶層１０、非磁性膜１１、及び、参照層１１は、基板（図示せず）上に積層されている。磁気トンネル接合を形成している積層構造は、積層方向において、２つ電極１９Ａ，１９Ｂ間に挟まれている。
【００１９】
磁気抵抗効果素子１が設けられる基板側の電極（以下では、下部電極とよぶ）１９Ａと記憶層１０との間に、下地層（以下では、中間層ともよぶ）１６が設けられている。下地層１６は、記憶層１０に対して、記憶層１０における非磁性膜１２が設けられた側と反対側に設けられている。下地層１６は、記憶層１０に接する。下地層１６は、記憶層１０と下地層１６との間で生じるスピンポンピングを低減し、記憶層１０のダンピング定数を低下させる。下地層１６が設けられることによって、記憶層１０のダンピング定数が低減し、記憶層１０の磁化反転のための電流の低減に、寄与する。
【００２０】
磁気抵抗効果素子１が設けられる基板側とは反対側において、参照層１１上に、電極（以下では、上部電極とよぶ）１９Ｂが設けられている。参照層１１は、非磁性膜１２と上部電極１９Ｂとの間に設けられている。
【００２１】
図１の（ａ）及び（ｂ）に示されるように、本実施形態において、下地層１６と下部電極１９Ａとの間に、記憶層１０及び参照層１１とは異なる磁性膜１５が設けられている。磁性膜１５は、膜面に対して平行方向に磁気異方性を有している。磁性膜１５の磁化Ｍ１，Ｍ２は、膜面に対して平行方向を向いている。以下では、磁化が膜面に対して平行方向を向く磁性膜のことを、面内磁化膜ともよぶ。例えば、面内磁化膜の磁性膜１５の磁化の向きは、不変（固定状態）である。
【００２２】
本実施形態のＭＴＪ素子１は、例えば、スピン注入磁化反転方式（Spin Torque Transfer、以下では、ＳＴＴと表記する）によって、記憶層１０と参照層１１との相対的な磁化の向きが反転される。
【００２３】
図１の（ｂ）を用いて、ＳＴＴによって本実施形態のＭＴＪ素子１の記憶層１０の磁化を反転させる場合の動作について説明する。
【００２４】
ＭＴＪ素子１の記憶層１０の磁化の向きは、ＭＴＪ素子１に流された電流ＩＷＲに起因するスピントルクによって、変化される。すなわち、記憶層１０の磁化の向きは、書き込み電流ＩＷＲが含むスピン偏極した電子が、記憶層１０の磁化（スピン）に作用することによって、変化する。
【００２５】
ここで、「参照層の磁化の向きが固定状態である」又は「参照層の磁化の向きが不変である」とは、記憶層１０の磁化の向きを反転させるための磁化反転しきい値以上の電流（以下では、書き込み電流とよぶ）が、参照層１１に流れた場合に、参照層１１の磁化の向きが変化しないことを意味する。
【００２６】
したがって、ＭＴＪ素子１において、磁化反転しきい値の大きな磁性膜が参照層１１として用いられ、参照層１１よりも磁化反転しきい値の小さい磁性膜が記憶層１０として用いられる。これによって、磁化の向きが可変な記憶層１０と磁化の向きが固定された参照層１１とを含むＭＴＪ素子１が、形成される。  
また、書き込み電流ＩＷＲは、記憶層１０の磁化反転しきい値以上の電流値を有し、且つ、参照層１１の磁化反転しきい値より小さい電流値を有している。
【００２７】
記憶層１０の磁化の向きが参照層１１の磁化の向きと平行（Ｐ：Parallel）状態にされる場合、つまり、記憶層１０の磁化の向きが参照層１１の磁化の向きと同じにされる場合、記憶層１０から参照層１１に向かって流れる電流ＩＷＲが、ＭＴＪ素子１に供給される。  
この場合において、電子は、非磁性膜１２を経由して、参照層１１から記憶層１０に向かって移動する。参照層１１及び非磁性膜１２を通過して記憶層１０に移動した電子のうち、マジョリティーな電子（スピン偏極した電子）は、参照層１１の磁化（スピン）の向きと同じ向きを有している。このスピン偏極した電子のスピン角運動量（スピントルク）が、記憶層１０の磁化（スピン）に印加され、記憶層１０の磁化は、参照層１１の磁化の向きと同じ向きに反転する。ＭＴＪ素子１の磁化配列が平行配列（平行状態）であるとき、ＭＴＪ素子１の抵抗値は最も小さくなる。
【００２８】
記憶層１０の磁化の向きが参照層１１の磁化の向きと反平行（ＡＰ：Antiparallel）状態にされる場合、つまり、記憶層１０の磁化の向きが参照層１１の磁化の向きに対して反対にされる場合、参照層１１から記憶層１０に向かって流れる電流ＩＷＲが、ＭＴＪ素子１に供給される。  
この場合、電子は、記憶層１０から参照層１１に向かって移動する。参照層１１の磁化の向きと反平行のスピンをもつ電子は、参照層１１によって反射される。反射された電子は、スピン偏極した電子として、記憶層１０に注入される。このスピン偏極した電子（反射された電子）のスピントルクが、記憶層１０の磁化に印加され、記憶層１０の磁化は、参照層１１の磁化の向きと反対の向きに反転する。ＭＴＪ素子１の磁化配列が、反平行配列（反平行状態）であるとき、ＭＴＪ素子１の抵抗値は最も大きくなる。
【００２９】
ＭＴＪ素子１が、磁気メモリに用いられた場合、例えば、抵抗値が小さい状態（磁化配列が平行状態）のＭＴＪ素子１は、“０”データ保持状態（第１安定状態）に対応づけられ、抵抗値が高い状態（磁化配列が反平行状態）のＭＴＪ素子１は、“１”データ保持状態（第２安定状態）に対応付けられる。
【００３０】
ＭＴＪ素子１が、磁気メモリのメモリ素子に用いられた場合、ＳＴＴによって、メモリ素子としてのＭＴＪ素子１にデータが書き込まれる。
【００３１】
図１の（ａ）を用いて、本実施形態のＭＴＪ素子１の抵抗状態を判別する場合の動作について説明する。
【００３２】
本実施形態のＭＴＪ素子１の抵抗状態を判別する場合において、ＭＴＪ素子１内に電流ＩＲＤを流すことによって、ＭＴＪ素子１が“０”データ保持状態（磁化平行状態、低抵抗状態）であるか、“１”データ保持状態（磁化反平行状態、高抵抗状態）であるかが判定される。ＭＴＪ素子１を流れる抵抗状態を判別するための電流（以下では、読み出し電流又は抵抗判定電流とよぶ）ＩＲＤに基づく信号（読み出し出力、読み出し信号）の大きさは、ＭＴＪ素子１の抵抗値に応じて、変動する。読み出し電流ＩＲＤの電流値は、読み出し電流ＩＲＤによって記憶層１０の磁化が反転しないように、書き込み電流ＩＷＲの電流値（反転しきい値）より小さい値に設定される。
【００３３】
このように、ＭＴＪ素子１が、磁気メモリのメモリ素子に用いられた場合、ＭＴＪ素子１に電流を流すことによって、メモリ素子としてのＭＴＪ素子に記憶されたデータが、読み出される。
【００３４】
図１に示されるように、本実施形態のＭＴＪ素子１は、ＭＴＪ素子の抵抗状態の判別時に、記憶層１０に磁場を印加する磁場印加層１５を含む。
【００３５】
磁場印加層１５は、下地層１６と下部電極１９Ａとの間に設けられている。磁場印加層１５は、下地層１６を挟んで、記憶層１０に隣り合う。磁場印加層１５は、下地層１６を介して、記憶層１０と電気的に導通している。
【００３６】
ＭＴＪ素子１の抵抗状態を判別する場合、磁場印加層１５が記憶層１０の磁化（スピン）の反転を抑制する磁場を記憶層１０に印加するように、磁場印加層１５が、形成されている。ＭＴＪ素子１の磁化を反転させる場合において、磁場印加層１５が記憶層１０に磁場を印加しない、又は、抵抗状態の判別時に記憶層１０に印加される磁場に比較して十分小さくなるように、磁場印加層１５が、形成されている。
【００３７】
磁場印加層１５に、記憶層１０及び参照層１１に供給される電流（読み出し電流又は書き込み電流）ＩＲＤ，ＩＷＲと共通の電流が、供給される。
【００３８】
磁場印加層１５は、それに供給される電流又は電流によって生じるエネルギー（例えば、熱）に起因して磁化の大きさが変化する材料、より具体的には、供給される電流が大きくなると、磁性膜の磁化が小さくなる材料を用いて、形成される。  
これによって、磁場印加層１５内を流れる電流ＩＲＤ，ＩＷＲによって、磁場印加層１５の磁化の大きさが、変化する。ＭＴＪ素子１の抵抗状態の判別のための電流（読み出し電流）ＩＲＤの供給時における磁場印加層１５の磁化Ｍ１は、ＭＴＪ素子１の記憶層１０の磁化反転のための書き込み電流（書き込み電流）ＩＷＲの供給時における磁場印加層１５の磁化Ｍ２より大きい。
【００３９】
本実施形態のＭＴＪ素子１において、ＭＴＪ素子１の磁場印加層１５は、磁場印加層１５の膜面に対して平行方向を向く磁化を有する面内磁化膜を用いて形成されている。
【００４０】
小さい電流がＭＴＪ素子１内の磁場印加層１５に印加されている時、磁場印加層１５は、面内磁化Ｍ１，Ｍ２に起因する磁場を発生する。磁場印加層１５から発生する磁場は、記憶層１０の近傍において、記憶層１０の膜面に対して平行方向を向いている。記憶層１０の垂直磁化に、磁場印加層１５からの記憶層１０の膜面に対して平行方向の磁場が、印加される。以下では、磁場印加層１５から記憶層１０に印加される記憶層１０の膜面に対して平行方向の向きの磁場ＭＦ１のことを、面内磁場とよぶ。磁場印加層１５のことを、面内磁場発生層１５ともよぶ。
【００４１】
図２は、ＭＴＪ素子における磁場印加層（面内磁場発生層）からの磁場の有無と磁化反転電流との関係を示す図である。図２の横軸は、ＭＴＪ素子のサイズ（平面形状の最大寸法）（単位［ｎｍ］）を示し、図２の縦軸は、ＭＴＪ素子の磁化反転電流（単位［μＡ］）を示している。図２において、面内磁場を発生する磁場印加層１５が設けられているＭＴＪ素子の磁化反転電流（図２中の白丸）と磁場印加層が設けられていないＭＴＪ素子の磁化反転電流（図２中の黒い四角）が示されている。
【００４２】
図２に示されるように、ＭＴＪ素子のすべての素子サイズにおいて、磁場印加層１５からの磁場がＭＴＪ素子１に印加されている場合におけるＭＴＪ素子の磁化反転電流は、磁場印加層を含まないＭＴＪ素子１（磁場印加層がＭＴＪ素子に磁場を印加していない場合）におけるＭＴＪ素子の磁化反転電流より大きい。
【００４３】
図２に示される結果は、磁場印加層１５を含むＭＴＪ素子１において、磁場印加層１５からの面内磁場が記憶層１０の垂直磁化に印加される場合、磁場印加層１５からの面内磁場が記憶層１０に印加されていない場合に比較して、ＭＴＪ素子１の記憶層１０の磁化反転が生じにくくなることを、示している。また、磁場印加層１５からの磁場が記憶層１０に印加されていない場合には、磁場印加層１５が設けられていても、小さい磁化反転電流（書き込み電流）でＭＴＪ素子１の記憶層１０の磁化を反転させることができる。
【００４４】
ここで、図３を用いて、記憶層１０としての磁性膜に電流が供給された場合における磁性膜内のスピンの運動状態について、説明する。
【００４５】
磁性膜に電流が供給された場合、磁性膜内のスピンＭＭは、歳差運動する。磁性膜のスピンＭＭの歳差運動時において、磁化がＺ方向に緩和する第１のトルク（力）Ｔｑ１、第１のトルクＴｑ１とは反対向きに作用する第２のトルクＴｑ２、及び、歳差運動の赤道面の接線方向に作用する第３のトルクＴｑ３が、生じている。
【００４６】
ＳＴＴにおいて、これらのトルクＴｑ１，Ｔｑ２，Ｔｑ３は、磁性膜の物性パラメータ及び供給される電流Ｉｘの大きさに依存する。
【００４７】
第１のトルク（以下では、減衰トルクとよぶ）Ｔｑ１は、磁性膜（例えば、記憶層）のダンピング定数の大きさに依存する。磁性膜のダンピング定数が大きくなると、減衰トルク（緩和項、ダンピングトルクともよばれる）Ｔｑ１の大きさが大きくなり、歳差運動によるスピンＭＭの反転が抑制される。それゆえ、上述のように、磁性膜の磁化反転に、ＳＴＴが用いられる場合、記憶層１０に用いられる磁性膜のダンピング定数が小さくなるように、記憶層１０の物性パラメータが設定される。
【００４８】
第２のトルクＴｑ２は、スピントルクである。スピントルクＴｑ２（スピントランスファートルクなどともよばれる）Ｔｑ２は、ＳＴＴにおいて、主に、供給される電流Ｉｘの大きさに依存する。垂直磁化膜におけるスピントルクによる歳差運動は、膜の面内方向に対して平行方向にこまが回転するように、移動する。磁性膜に供給される電流Ｉｘが大きくなると、スピンＭＭに印加されるトルクＴｑ２が大きくなる。電流Ｉｘの大きさを大きくすると、トルクＴｑ２の大きさがトルクＴｑ１より大きくなっていき、電流Ｉｘの大きさがある臨界値（磁化反転しきい値）以上になると、スピンＭＭの向きが反転する。
【００４９】
上述のように、ＭＴＪ素子１の磁化を反転させる場合、記憶層１０の磁化反転しきい値以上の書き込み電流ＩＷＲが、ＭＴＪ素子１に供給される。
【００５０】
一方、ＭＴＪ素子１の抵抗状態を判別する場合、記憶層１０の磁化（スピン）が反転しないように、磁化反転しきい値より小さい読み出し電流ＩＲＤが、ＭＴＪ素子１に供給される。但し、記憶層１０の磁化反転を抑制するために、読み出し電流ＩＲＤを小さくすると、ＭＴＪ素子１を流れる電流の検出が困難になり、ＭＴＪ素子１が高抵抗状態であるか低抵抗状態であるかを判別することが困難になる。  
ＭＴＪ素子１の抵抗状態の判別の精度を向上するために、磁化反転しきい値より小さい範囲内で読み出し電流ＩＲＤを大きくした場合であっても、磁性膜の熱擾乱に起因して、スピン（磁性膜の磁化）が意図せずに反転する読み出しディスターブが発生する可能性がある。例えば、磁気メモリのように、複数のＭＴＪ素子１がメモリセルアレイ内に設けられる場合、素子間の特性ばらつきが生じる。さらに、ＭＴＪ素子１単体においても、熱ゆらぎによる磁化反転電流のばらつきを有する。そのため、同じ大きさの読み出し電流を用いた場合、メモリセルアレイ内において、読み出しディスターブが生じる可能性が大きくなる。素子の特性ばらつきを考慮して、素子毎に異なる読み出し電流を用いるメモリの読み出し動作は、動作制御が困難である。
【００５１】
読み出しディスターブを抑制するために、記憶層１０としての磁性膜のダンピング定数を大きくすると、磁化反転しきい値が大きくなり、書き込み電流ＩＷＲが大きくなる。これは、ＭＴＪ素子を用いたメモリの消費電力の増大を、引き起こす。
【００５２】
図１の（ａ）に示されるように、ＭＴＪ素子１の抵抗状態の判別時、面内磁化の磁場印加層（以下では、面内磁場発生層ともよぶ）１５によって、記憶層１０の膜面に対して平行方向の一定の磁場（面内磁場）ＭＦ１が、記憶層１０に印加される。図３に示されるように、垂直磁化の記憶層１０のスピンＭＭに対して、面内磁化の磁場印加層１５の磁場ＭＦに起因する力が、記憶層１０のスピンに印加される。この結果として、スピンＭＭ（又は磁化）の歳差が抑制され、ＭＴＪ素子１の抵抗状態の判別時において、記憶層１０のスピンが意図せずに反転するのを、低減できる。
【００５３】
それゆえ、読み出しディスターブを抑制するために記憶層１０のダンピング定数を大きくすることなしに、比較的大きい読み出し電流ＩＲＤを用いて、ＭＴＪ素子１の抵抗状態を判別できる。
【００５４】
また、ＭＴＪ素子が磁気メモリ（例えば、ＭＲＡＭ）に用いられた場合において、比較的大きな読み出し電流を用いることができることによって、ＲＣ遅延の悪影響を抑制でき、大きい読み出し出力（読み出し信号、検知信号）と高速動作とを実現できる。
【００５５】
ＭＴＪ素子１の記憶層１０の磁化反転時、面内磁化の磁場印加層１５の磁化は、供給される磁化反転電流ＩＷＲによって消失又は低減する。磁場印加層１５の磁化の消失又は低減によって、記憶層１０に印加される磁場は、実質的にゼロ又はＭＴＪ素子１の抵抗状態の判別時の磁場に比較して小さくなる。その結果として、記憶層１０内で歳差運動しているスピンＭＭは、磁場印加層１５の磁場に起因する力の影響を、ほとんど受けなくなる。
【００５６】
それゆえ、ＳＴＴによるＭＴＪ素子１の磁化反転時おいて、磁場印加層１５がＭＴＪ素子内に設けられたとしても、磁場印加層１５からの磁場が、記憶層１０の磁化（スピン）の反転に対して悪影響を及ぼさない。
【００５７】
したがって、本実施形態の磁場印加層１５を含むＭＴＪ素子１は、磁化反転電流の増大無しに、ＭＴＪ素子の抵抗状態の判別のために供給される電流を大きくできる。その結果として、本実施形態のＭＴＪ素子１は、抵抗状態の判別時における記憶層１０の磁化の意図しない反転を低減でき、ＭＴＪ素子の抵抗状態の判別の精度を、向上できる。
【００５８】
以上のように、本実施形態の磁気抵抗効果素子によれば、磁気抵抗効果素子の誤動作を抑制できる。
【００５９】
（ｂ）  構成例１  
図４乃至図６を参照して、第１の実施形態の磁気抵抗効果素子の構成例１について説明する。  
図４は、本実施形態の磁気抵抗効果素子（ＭＴＪ素子）１Ａの構造を示す断面図である。図４に示されるように、本実施形態の構成例１のＭＴＪ素子１Ａは、記憶層１０、参照層１１及び非磁性膜１２を含む。
【００６０】
図４に示されるＭＴＪ素子１Ａは、例えば、トップピン型のＭＴＪ素子１Ａであり、非磁性膜１２が、下部電極１９Ａ上方の記憶層１０上に積層され、参照層１１が非磁性膜１２上に積層されている。
【００６１】
ＭＴＪ素子１Ａが含む磁性膜（記憶層及び参照層）１０，１１の垂直磁気異方性は、例えば、磁性体（磁性膜）の結晶磁気異方性を利用して形成される。
【００６２】
結晶磁気異方性を利用した垂直磁化型のＭＴＪ素子１Ａは、結晶のｃ軸が膜面に対して垂直方向に対応するため、各結晶粒が膜の面内方向において回転したとしても、結晶のｃ軸は膜面に対して垂直方向を保ったままで分散しない。それゆえ、結集磁気方性を利用した垂直磁化膜は、結晶軸の分散を抑制できる。
【００６３】
例えば、大きな結晶磁気異方性エネルギー密度を有する材料として、Ｃｏ−Ｃｒ合金が挙げられる。Ｃｏ−Ｃｒ合金材料の結晶構造は、六方晶構造であり、ｃ軸を磁化容易軸とした一軸の結晶磁気異方性を有する。そのため、Ｃｏ−Ｃｒ合金を用いた磁性膜の結晶方位において、結晶のｃ軸が膜面の垂直方向と平行になるように、Ｃｏ−Ｃｒ合金の結晶成長の方向が制御される。これによって、結晶磁気異方性を利用した磁性膜における結晶軸の分散が、抑制される。
【００６４】
これと同様に、正方晶構造の磁性膜をＭＴＪ素子１Ａに用いた場合においても、ｃ軸を膜面に対して垂直方向に制御することによって、垂直磁化型のＭＴＪ構成を実現することが可能になる。正方晶構造の磁性材料は、例えば、Ｌ１０型の結晶構造を有する材料が用いられる。例えば、Ｆｅ−Ｐｔ規則合金、Ｆｅ−Ｐｄ規則合金、Ｃｏ−Ｐｔ規則合金、Ｆｅ−Ｃｏ−Ｐｔ規則合金、Ｆｅ−Ｎｉ−Ｐｔ規則合金、Ｆｅ−Ｎｉ−Ｐｄ規則合金等が挙げられる。Ｌ１０型の結晶構造の材料を、垂直磁化膜として用いる場合、その結晶配向性が（００１）面に優先配向させることが好ましい。
【００６５】
ＭＴＪ素子１Ａの磁性膜１０，１２の垂直磁気異方性は、積層膜の界面の歪みや界面の電子状態に起因する磁性膜の界面磁気異方性を利用して、発現されてもよい。結晶磁気異方性を利用した場合と同様に、磁性膜１０，１２の垂直磁気異方性が界面磁気異方性によって形成された場合においても、結晶軸の分散を抑制できる。結晶軸の分散が抑制されることによって、反転しきい値電流の増大が抑制される。
【００６６】
界面磁気異方性を利用した垂直磁化膜には、例えば、人工格子がある。人工格子の一例として、磁性体のＣｏと非磁性体のＰｔ（又はＰｄ）とが交互に積層された構造が、挙げられる。人工格子内の各磁性体（各層）は、磁気異方性エネルギー密度の向上のため、０．３〜１．０ｎｍ程度の膜厚であることが好ましい。但し、人工格子内の各層の膜厚が薄くなると、スピンポンピング効果がより顕著になり、人工格子のダンピング定数が大きくなる。それゆえ、人工格子が記憶層１０に用いられる場合、人工格子の各層の膜厚を考慮することが好ましい。又は、非磁性膜１２に、ＭｇＯ膜が用いられ、記憶層１０に、ＦｅＢ膜又はＣｏＦｅＢ膜が用いられることによって、ＭｇＯ膜とＦｅＢ膜との間、又は、ＭｇＯ膜とＣｏＦｅＢ膜との間で界面磁気異方性が生じ、垂直磁気異方性を有する磁性膜が形成される。垂直磁気異方性は、非磁性膜１２と記憶層１０の間で発現するため、異方性分散を抑制でき、書き込み電流の増大が、抑制される。
【００６７】
非磁性膜１２は、例えば、酸化マグネシウム（ＭｇＯ）膜である。ＭｇＯ膜のような絶縁膜が用いられた非磁性膜１２は、トンネルバリア層１２とよばれる。以下では、非磁性膜１２のことを、トンネルバリア層１２とよぶ。
【００６８】
例えば、酸化カルシウム（ＣａＯ）、酸化ストロンチウム（ＳｒＯ）、酸化チタン（ＴｉＯ）、酸化バナジウム（ＶＯ）、酸化ニオブ（ＮｂＯ）及び酸化アルミニウム（Ａｌ２Ｏ３）が、非磁性膜に用いられてもよい。Ｍｇ窒化物やＡｌ窒化物が、非磁性膜に用いられてもよい。また、これらの酸化物及び窒化物の単層膜に限らず、これらの絶縁体の積層膜が、非磁性膜１２に用いられてもよい。
【００６９】
ＭｇＯは、塩化ナトリウム（ＮａＣｌ）構造の結晶構造を有する。ＭｇＯのようにＮａＣｌ構造を有する材料が、非磁性膜（トンネルバリア層）１１として用いられる場合、非磁性膜１１としてのＭｇＯ膜は結晶配向している、例えば、ｆｃｃ（００１）面（又は方位）及びそれに等価な面（又は方位）に優先配向している、ことが好ましい。
【００７０】
記憶層１０とトンネルバリア層１２との間、及び、参照層１１とトンネルバリア層１２との間に、界面層（図示せず）が設けられてもよい。界面層は、トンネルバリア層１２に接触する磁性膜である。なお、記憶層１０及び参照層１１とは別途に設けられた磁性膜だけでなく、トンネルバリア層１２に接触する記憶層１０又は参照層１１の部分（領域）を界面層とよぶ場合もある。界面層は、トンネルバリア層１２と磁性膜１０，１１との格子不整合を緩和し、トンネルバリア層１２及び磁性膜１０，１１の結晶性を改善させる。この結果として、ＭＴＪ素子の特性（例えば、ＭＲ比）が向上する。例えば、界面層は、Ｃｏ（コバルト）、Ｆｅ（鉄）及びＢ（ボロン）を含むグループのうち少なくとも２つの元素を含む磁性膜を用いて、形成される。ただし、界面層の材料は、Ｃｏ、Ｆｅ又はＢを含む磁性膜に限定されない。
【００７１】
また、ＭＴＪ素子１Ａは、参照層１１の磁化の向きと反対の向きの磁化を有するシフト調整層（図示せず）を含んでもよい。シフト調整層（バイアス層又はシフト磁界調整層ともよばれる）は、参照層１１に起因する漏れ磁場を実質的にゼロにし、参照層１１からの漏れ磁場に起因して記憶層１０内にシフト磁界が生じるのを抑制する。例えば、シフト調整層は、参照層１１におけるトンネルバリア層１２が設けられた側（面）に対して反対側（対向する面）に設けられている。
【００７２】
下地層（中間層）１６は、記憶層１０に接するように、ＭＴＪ素子１Ａ内に設けられている。例えば、下地層１６は、記憶層１０におけるトンネルバリア層１２が設けられた側と反対側に設けられている。下地層１６は、記憶層１０と下部電極１９Ａとの間に設けられている。ＭＴＪ素子１Ａがトップピン型の構造を有する場合、記憶層１０は、下地層１６上に積層される。記憶層１０は、下地層１６とトンネルバリア層１２との間に設けられている。記憶層１０の磁化特性の向上のため、記憶層１０の材料に応じて、原子稠密面を有する材料、或いは、記憶層１０のダンピング定数を低減させるために、記憶層１０と下地層１６の間で生じるスピンポンピング効果の小さい材料が、下地層１６に用いられてもよい。例えば、白金（Ｐｔ）、Ｐｄ（パラジウム）、イリジウム（Ｉｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）などが、原子稠密面を有する材料として、下地層１６に用いられる。窒化物、ホウ化物などが、スピンポンピング効果が小さい材料として、下地層１６に用いられる。
【００７３】
ＭＴＪ素子１Ａの上部電極１９Ｂは、ＭＴＪ素子１Ａを所定の形状に加工するためのハードマスクとして用いられてもよい。ＭＴＪ素子１Ａの下部電極１９Ａは、基板（図示せず）上に設けられている。下部電極１９Ａ及び上部電極１９Ｂは、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、或いは、これらの積層膜が用いられる。下部電極１９Ａには、Ｉｒやルテニウム（Ｒｕ）が用いられてもよい。
【００７４】
磁場印加層１５Ａは、下部電極１９Ａと下地層１６との間に設けられている。
【００７５】
本構成例１において、磁場印加層１５Ａとしての面内磁化膜１５Ａは、例えば、鉄（Ｆｅ）とパラジウム（Ｐｄ）とを含む磁性膜（ＦｅＰｄ膜）１５１とＭｇＯ膜１５２との積層膜である。例えば、磁場印加層１５ＡのＦｅＰｄ膜１５１において、Ｆｅの組成（濃度）がＰｄの組成（濃度）より大きい。これによって、ＦｅＰｄ膜１５１は、ＦｅＰｄ膜の膜面に対して平行方向に磁気異方性を有し、面内磁化（平行磁化）のＦｅＰｄ膜１５１が形成される。面内磁化のＦｅＰｄ膜１５１は、２ｎｍの膜厚を有している。
【００７６】
磁場印加層１５ＡのＭｇＯ膜１５２は、トンネルバリア層１２としてのＭｇＯ膜より抵抗値が低い。磁場印加層１５ＡのＭｇＯ膜１５２は、トンネルバリア層１２としてのＭｇＯ膜の膜厚より薄い。磁場印加層１５Ａ内のＭｇＯ膜１５２は、例えば、１ｎｍ以下の膜厚を有している。ＭｇＯ膜１５２は、例えば、電流が流れるトンネル膜である。例えば、１ｎｍ程度の膜厚のＭｇＯ膜は、１０Ω・μｍ２程度の抵抗値を有している。
【００７７】
例えば、磁場印加層１５Ａにおいて、ＦｅＰｄ膜１５１が、記憶層１０側に設けられている。電流の供給時におけるＭｇＯ膜１５２からのジュール熱が記憶層１０に印加されないように、ＭｇＯ膜１５２は、下部電極１９Ａ側に設けられていることが好ましい。ＦｅＰｄ膜１５１は、下地層１６に接し、ＭｇＯ膜１５２は、下部電極１９Ａに接している。ＦｅＰｄ膜１５１が、下部電極１９Ａ上のＭｇＯ膜１５２上に、積層される。ＭｇＯ膜１５２とＭｇＯ膜１５２上のＦｅＰｄ膜１５１との積層膜からなる磁場印加層１５Ａのことを、ＦｅＰｄ／ＭｇＯ膜１５Ａと表記する。以下では、積層膜を、“Ａ／Ｂ”と表記した場合、“Ａ”が“Ｂ”上に積層されていることを示す。
【００７８】
図５に示されるように、ＦｅＰｄ膜１５１とＭｇＯ膜１５２とを含む磁場印加層１５Ａは、複数のＦｅＰｄ膜１５１と複数のＭｇＯ膜１５２とが所定の周期で交互に積層された構造（人工格子）でもよい。また、ＦｅとＰｄとが人工格子を形成していてもよい。
【００７９】
ＦｅＰｄ／ＭｇＯ膜１５Ａ内に電流を流すことによって、ＦｅＰｄ／ＭｇＯ膜の磁化が低減する。この結果として、ＦｅＰｄ／ＭｇＯ膜１５Ａに起因する磁場の大きさは、電流又は電圧の大きさに依存して、変化する。ＦｅＰｄ／ＭｇＯ膜１５Ａに所定の大きさの書き込み電流ＩＷＲが供給された時に、ＦｅＰｄ／ＭｇＯ膜１５Ａの磁化が、消失する、又は、所定の大きさの読み出し電流ＩＲＤが供給された時のＦｅＰｄ／ＭｇＯ膜１５Ａの磁化よりも十分小さくなるように、ＦｅＰｄ／ＭｇＯ膜１５Ａの物性パラメータが調整される。これによって、ＳＴＴによるＭＴＪ素子１Ａの磁化反転時に、ＦｅＰｄ／ＭｇＯ膜１５Ａの面内磁化によって、書き込み電流ＩＷＲとしての磁化反転電流が増大しないように、設計される。
【００８０】
図６は、ＦｅＰｄ／ＭｇＯ膜の磁化の電流依存性を模式的に示す図である。図６の横軸は、ＦｅＰｄ／ＭｇＯ膜に供給される電流（任意単位）を示し、図６の縦軸は、ＦｅＰｄ／ＭｇＯ膜の磁化（任意単位）を示している。
【００８１】
図６に示されるように、磁場印加層１５ＡとしてのＦｅＰｄ／ＭｇＯ膜１５Ａの磁化は、供給される電流の大きさに応じて、減少する。
【００８２】
上述のように、読み出し電流（抵抗判別電流）ＩＲＤの大きさ（電流値）は、書き込み電流（磁化反転電流）ＩＷＲの大きさ（電流値）より小さい。  
それゆえ、図６に示されるように、読み出し電流ＩＲＤが、ＭＴＪ素子１ＡのＦｅＰｄ／ＭｇＯ膜１５Ａに供給されたとしても、ＦｅＰｄ／ＭｇＯ膜１５Ａは、磁化Ｍ１を有している。
【００８３】
したがって、ＭＴＪ素子１Ａの抵抗状態が判別される場合（データ読み出し時）、ＦｅＰｄ／ＭｇＯ膜１５Ａの磁化Ｍ１に起因する磁場ＭＦ１が、記憶層１０に一定に印加される。
【００８４】
ＦｅＰｄ／ＭｇＯ膜１５Ａの面内磁化Ｍ１に起因する磁場ＭＦ１は、記憶層１０の膜面に対して平行方向の向き有している。記憶層１０の膜面に対して平行方向の磁場方向を有するＦｅＰｄ／ＭｇＯ膜からの磁場ＭＦ１が、記憶層１０に印加される。
【００８５】
磁場印加層１５ＡとしてのＦｅＰｄ／ＭｇＯ膜１５Ａからの膜面方向に平行な磁場ＭＦ１によって、膜面に対して垂直方向を向く記憶層１０のスピン（磁化）に、スピンの歳差運動を抑制する方向の力（磁場）が与えられる。
【００８６】
その結果として、読み出し電流ＩＲＤのような小さい電流がＭＴＪ素子１Ａ内を流れる場合、磁場印加層１５Ａの磁化Ｍ１に起因する磁場ＭＦ１によって、記憶層１０の磁化の反転が抑制される。以上のように、ＭＴＪ素子１Ａの抵抗状態の判別時、読み出し電流ＩＲＤに起因するＭＴＪ素子１Ａの記憶層１０の磁化の反転が、防止され、読み出しディスターブが抑制される。
【００８７】
図６に示されるように、ＦｅＰｄ／ＭｇＯ膜１５Ａは、その積層膜１５Ａ内を流れる電流が大きくなると、ＦｅＰｄ／ＭｇＯ膜１５Ａの磁化Ｍ２が小さくなる性質を有する。
【００８８】
それゆえ、読み出し電流ＩＲＤより大きい書き込み電流ＩＷＲが、ＦｅＰｄ／ＭｇＯ積層膜を流れた場合、ＦｅＰｄ／ＭｇＯ膜１５Ａの磁化は、小さくなる。すなわち、書き込み電流ＩＷＲの供給時におけるＦｅＰｄ／ＭｇＯ膜１５Ａの磁化Ｍ２の大きさは、読み出し電流ＩＲＤの供給時におけるＦｅＰｄ／ＭｇＯ膜１５Ａの磁化Ｍ１の大きさより小さい。
【００８９】
例えば、書き込み電流ＩＷＲが、ＦｅＰｄ／ＭｇＯ膜１５Ａ内を流れる場合、ＦｅＰｄ／ＭｇＯ膜１５Ａの磁化が消失する（ほぼゼロになる）ように、ＦｅＰｄ／ＭｇＯ膜１５Ａのパラメータ（例えば、膜厚又は組成比）が、調整されることが好ましい。
【００９０】
ＭＴＪ素子１の記憶層１０の磁化を反転させる場合（データ書き込み時）、書き込み電流ＩＷＲによって磁場印加層の磁化Ｍ２が十分小さくなる或いは消失することによって、磁場印加層１５Ａから磁場は、ＭＴＪ素子１Ａに対する抵抗状態の判別時における磁場印加層１５Ａから記憶層１０に印加される面内磁場ＭＦ１に比較して小さくなる、或いは、ほとんど印加されなくなる（実質的にゼロになる）。
【００９１】
この結果として、ＭＴＪ素子１Ａの記憶層１０の磁化を反転させる時において、記憶層１０に対する磁場印加層１５Ａの磁化の影響はほぼなくなるため、記憶層１０の磁化を形成するスピンは、磁化印加層１５Ａの磁場の悪影響無しに、書き込み電流ＩＷＲのスピントルクによって、自由に歳差運動する。
【００９２】
それゆえ、ＭＴＪ素子１Ａが、供給される電流ＩＲＤ，ＩＷＲの大きさに応じて磁化（発生する磁場）の大きさが変化する面内磁化の磁場印加層１５Ａを含んでいた場合であっても、磁場印加層１５Ａから生じる記憶層１０の膜面に対して平行方向の面内磁場に起因した書き込み電流（磁化反転電流）ＩＷＲの増大なしに、記憶層１０の磁化を反転できる。
【００９３】
尚、本構成例１において、ＦｅＰｄ膜とＭｇＯとの積層構造が、磁場印加層１５Ａに用いられた場合を例示したが、供給される電流の大きさに応じて磁化の大きさが変化する面内磁化膜（積層構造、人工格子又は合金）であれば、他の材料を用いてもよい。
【００９４】
以上のように、本実施形態の構成例１の磁気抵抗効果素子１Ａによれば、磁気抵抗効果素子１Ａの誤動作を抑制できる。
【００９５】
（ｃ）  構成例２  
図７を用いて、第１の実施形態の磁気抵抗効果素子の構成例２について、説明する。  
本構成例２の磁気抵抗効果素子（ＭＴＪ素子）の構造は、上述の構成例１の磁気抵抗効果素子１Ａの構造と実質的に同じである。そのため、図４を参照して、本構成例２の磁気抵抗効果素子の構造について、説明する。
【００９６】
本構成例２において、磁場印加層（面内磁場発生層）１５Ａとしての面内磁化膜に、フェリ磁性膜（フェリ磁性体）が用いられている。磁場印加層１５Ａ内のフェリ磁性膜１５１は、希土類金属と遷移金属とを含んでいる。磁場印加層１５Ａにおいて、希土類金属として、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）及びガドリニウム（Ｇｄ）を含むグループから選択される少なくとも１つの元素が用いられ、遷移金属として、鉄（Ｆｅ）及びコバルト（Ｃｏ）を含むグループから選択される少なくとも１つの元素が用いられる。
【００９７】
フェリ磁性体は、希土類金属の副格子と遷移金属の副格子とが、互いに反対方向のスピンを有し、補償温度（ネール温度）近傍の温度領域を除いた温度領域において、各副格子は互いに異なる大きさの磁化を有している。この副格子間のスピンの磁化の大きさの違いに起因して、フェリ磁性体は磁化を有している。そして、補償温度において、各副格子の磁化の大きさが同じになると、フェリ磁性体の磁化は消失する。
【００９８】
本実施形態において、フェリ磁性体を用いた面内磁化膜１５１は、例えば、膜１５１内における希土類金属元素の濃度（組成比）が、２５ａｔｏｍｉｃ．％（原子量％）以上に設定することによって、形成される。尚、フェリ磁性体の人工格子によって、面内磁化膜１５１が形成されてもよい。
【００９９】
例えば、磁場印加層１５Ａとしてのフェリ磁性膜１５１と下部電極１９Ａとの間に、抵抗膜１５２が設けられている。例えば、抵抗膜１５２は、例えば、ＭｇＯ膜又は酸化アルミニウム（Ａｌ２Ｏ３）膜を用いて、形成される。抵抗膜１５２としてのＭｇＯ膜の抵抗値は、絶縁体とならない範囲内で、トンネルバリア層１２としてのＭｇＯ膜の抵抗値より低いことが好ましい。抵抗膜１５２としてＭｇＯ膜は、例えば、トンネルバリア層１５２としてのＭｇＯの膜厚よりも薄い。抵抗膜１５２は、電流が流れるトンネル膜である。
【０１００】
フェリ磁性膜１５１又は抵抗膜１５２に電流ＩＲＤ，ＩＷＲが供給されることによって、ジュール熱が抵抗膜１５２及びフェリ磁性膜１５１自体において生成される。ジュール熱によって、フェリ磁性膜１５１は加熱される。読み出し電流ＩＲＤは、書き込み電流ＩＷＲより小さい。それゆえ、読み出し電流ＩＲＤによって磁場印加層１５Ａ内に生じるジュール熱は、書き込み電流ＩＷＲによって磁場印加層１５Ａ内に生じるジュール熱より小さい。
【０１０１】
抵抗膜１５２と書き込み電流ＩＷＲとによって生じるジュール熱が、フェリ磁性膜の補償温度になるように、抵抗膜１５２の抵抗値、換言すると、抵抗膜１５２の物性パラメータ（膜厚又は組成）が調整されることが好ましい。
【０１０２】
図７を用いて、ＭＴＪ素子の抵抗状態の判別時及び記憶層１０の磁化の反転時における、面内磁化のフェリ磁性膜を用いた磁場印加層１５Ａの磁化状態について、説明する。
【０１０３】
図７は、フェリ磁性膜の磁化の電流依存性を模式的に示す図である。図７の横軸は、フェリ磁性膜に供給される電流を示し、図７の縦軸は、フェリ磁性膜の磁化の大きさを示している。
【０１０４】
ＭＴＪ素子１Ａの抵抗状態を判別する場合（データ読み出し時）、構成例１と同様に、読み出し電流ＩＲＤが供給された磁場印加層１５Ａ内のフェリ磁性膜１５１は、フェリ磁性膜の磁化Ｍ１に起因した記憶層１０の膜面に平行方向の面内磁場を、記憶層１０に印加する。読み出し電流ＩＲＤは、書き込み電流ＩＷＲより小さく、読み出し電流ＩＲＤの供給によって生じるジュール熱は、小さい。それゆえ、磁場印加層１５Ａのフェリ磁性膜１５１の磁化の減少は小さい、又は、ほとんど生じない。磁場印加層１５Ａの磁化Ｍ１に起因する面内磁場が、記憶層１０の垂直磁化に印加される。
【０１０５】
したがって、ＭＴＪ素子の抵抗状態を判別する場合において、磁場印加層１５Ａからの面内磁場によって、記憶層１０の磁化の意図しない反転（読み出しディスターブ）を抑制できる。
【０１０６】
ＳＴＴによって、ＭＴＪ素子１Ａの記憶層１０の磁化を反転させる場合（データ書き込み時）、読み出し電流ＩＲＤより大きい書き込み電流ＩＷＲによって、フェリ磁性膜１５１内及び抵抗膜１５２内に比較的大きいジュール熱が発生する。このジュール熱によって、磁場印加層１５Ａの磁化は、減少する。磁場印加層（抵抗膜）と供給される電流とによって生成されるジュール熱が、磁場印加層１５Ａ内のフェリ磁性膜１５１の補償温度（ネール温度）に達すると、フェリ磁性膜１５１の磁化は消失する。例えば、書き込み電流ＩＷＲに起因する１００℃程度の温度によって、磁場印加層１５Ａの磁化がほとんど消失し、磁場印加層１５Ａが面内磁場を発生しないように、磁場印加層１５内のフェリ磁性膜１５１及び抵抗膜１５２の物性パラメータが調整されることが好ましい。
【０１０７】
書き込み電流ＩＷＲに起因するジュール熱によって磁場印加層１５Ａの磁化が減少する又は消失する結果として、磁場印加層１５Ａが発する磁場は減少し、記憶層１０に印加される面内磁場は、減少する。
【０１０８】
したがって、ＳＴＴによりＭＴＪ素子１Ａの記憶層１０の磁化を反転させる場合に、面内磁場の悪影響に起因して書き込み電流（磁化反転電流）ＩＷＲの電流値が大きくなることなしに、記憶層１０の物性パラメータに依存した反転しきい値の書き込み電流ＩＷＲを用いて、ＭＴＪ素子１Ａの記憶層１０の磁化を反転できる。
【０１０９】
以上のように、本実施形態の磁気抵抗効果素子の構成例２において、構成例１の磁気抵抗効果素子と同様の効果が得られ、磁気抵抗効果素子の誤動作を抑制できる。
【０１１０】
（２）  第２の実施形態  
図８乃至図１１を参照して、第２の実施形態の磁気抵抗効果素子について、説明する。本実施形態の磁気抵抗効果素子において、第１の実施形態の磁気抵抗効果素子と実質的に同じ構成を有する構成に関しては同じ符号を付し、その構成の説明は、必要に応じて行う。
【０１１１】
図８は、第２の実施形態の磁気抵抗効果素子１Ｚの構造及び動作を説明するための模式図である。図９は、第２の実施形態の磁気抵抗効果素子１Ｚの構造を示す断面図である。
【０１１２】
図８及び図９に示されるように、本実施形態のＭＴＪ素子１Ｚは、絶縁層２９が、磁場印加層２０と下部電極１９Ａとの間に設けられている。
【０１１３】
磁場印加層２０は、絶縁層２９によって、下部電極１９Ａ及び記憶層１０から電気的に分離されている。それゆえ、第２の実施形態のＭＴＪ素子１Ｚが含む磁場印加層２０は、第１の実施形態とは異なって、磁場印加層２０内に、読み出し電流ＩＲＤ及び書き込み電流ＩＷＲは流れない。磁場印加層２０内には、読み出し電流ＩＲＤ及び書き込み電流ＩＷＲから独立した電流ＩＡが供給される。
【０１１４】
図８に示されるように、磁場印加層２０は、基板表面（記憶層１０の膜面）に対して平行方向に延在し、配線を形成している。
【０１１５】
磁場印加層２０は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）又はモリブデン（Ｍｏ）を含むグループから選択される少なくとも１つの材料を含む金属膜（又は合金）から形成される。磁場印加層２０は、合金、導電性化合物、又は、シリサイド層から形成されてもよい。また、磁場印加層２０から面内磁場を効率よく記憶層１０に印加するために、磁場印加層２０が記憶層１０に対向する面以外の面上に、磁性体（磁性膜）を設けることによって、磁場印加層２０をヨーク配線としてもよい。
【０１１６】
図８に示されるように、磁気抵抗効果素子（ＭＴＪ素子）の抵抗状態の判別時（ＭＴＪ素子からのデータの読み出し時）において、垂直磁化の記憶層１０に印加される面内磁場（本実施形態において、配線磁場ともよぶ）ＭＦ１は、導電層（以下では、磁場印加層、面内磁場発生層、又は、磁場発生線ともよばれる、）を流れる電流（以下では、磁場発生電流、読み出しアシスト電流ともよぶ）ＩＡによって、生成される。
【０１１７】
記憶層１０の膜面に対して平行方向の磁場（面内磁場）を記憶層１０に印加することが可能なように、磁場印加層２０が、記憶層１０及び下部電極１９Ａの下方（基板側）に配置されている。  
磁場印加層２０に電流ＩＡを流すことによって、右ねじの法則（アンペールの法則）に基づいて、磁場印加層２０の周囲に磁場ＭＦ１が発生する。磁場印加層２０内を流れる電流に起因した磁場印加層２０の周囲に発生した磁場は、記憶層１０の近傍において、記憶層１０の膜面に対して平行方向の向きを有している。磁場印加層２０からの磁場が、記憶層１０に対する面内磁場として、記憶層１０に印加される。
【０１１８】
ＭＴＪ素子１Ｚの抵抗状態の判別時において、所定の大きさの磁場ＭＦ１が生成されるように、磁場印加層２０に供給される電流ＩＡの大きさ、記憶層１０と磁場印加層２０との間隔が、適宜調整される。
【０１１９】
図８に加えて、図１０及び図１１を用いて、本実施形態のＭＴＪ素子１Ｚの動作について、説明する。
【０１２０】
図１０及び図１１を用いて、磁場印加層２０に対する磁場発生電流の供給タイミング及び磁場発生電流のパルス形状について、説明する。図１０及び図１１は、ＭＴＪ素子に供給される読み出し電流及び書き込み電流のパルス形状、及び、磁場印加層に供給される磁場発生電流のパルス形状を示している。図１０及び図１１の横軸は、時間に対応し、図１０及び図１１の縦軸は、各電流の電流値に対応する。
【０１２１】
図１０に示されるように、例えば、磁場発生電流ＩＡは、ＭＴＪ素子１Ｚに読み出し電流ＩＲＤを供給するのと実質的に同時に、供給される。  
例えば、磁場発生電流の立ち上がりは、読み出し電流ＩＲＤの立ち上がりと実質的に同じ時間に設定される。そして、ＭＴＪ素子１Ｚの抵抗状態を判別する（データを読み出す）ための所定の期間ＴＲＥＡＤにおいて、所定の電流値の読み出し電流ＩＲＤがＭＴＪ素子１Ｚに供給され、読み出し電流ＩＲＤが所定の電流値ｉ１に立ち上げられる。読み出し電流ＩＲＤの立ち上がりと実質的に同じ時間に、磁場発生電流が所定の電流値ｉｘに立ち上げられる。磁場発生電流ＩＡが磁場印加層２０に供給されることによって、磁場印加層２０を中心として、右ねじの法則に従って磁場ＭＦ１が発生する。磁場印加層２０が発する磁場ＭＦ１は、磁場発生電流ＩＡの大きさｉｘに依存する。
【０１２２】
磁場印加層に起因する記憶層１０の膜面に対して平行方向の磁場が、記憶層１０の磁化に印加され、記憶層１０のスピンの歳差運動が抑制される。  
それゆえ、磁気抵抗効果素子１の抵抗状態の判別時に、記憶層１０の磁化が意図せずに反転するのを抑制できる。
【０１２３】
そして、ＭＴＪ素子１Ｚからの読み出し信号が検知された後、読み出し電流ＩＲＤと磁場発生電流ＩＡは同じタイミングで立ち下げられる。
【０１２４】
尚、磁気抵抗効果素子の抵抗状態の判別時において、磁場印加層２０内に流される磁場発生電流ＩＡの電流値ｉｘは、その電流に起因する磁場印加層２０の磁場ＭＦ１によって記憶層１０の磁化が反転しない大きさに設定されている。磁場印加層２０内に流される磁場発生電流ＩＡの電流値ｉｘは、記憶層１０の歳差運動を抑制する大きさの面内磁場が発生する大きさに設定されている。
【０１２５】
図１０に示されるように、ＭＴＪ素子１Ｚに対して磁化反転しきい値ｉｔｈ以上の書き込み電流ＩＷＲが供給される場合、磁場発生電流ＩＡは、磁場印加層２０に供給されない。ＭＴＪ素子１Ｚの記憶層の磁化を反転させる場合に、磁場印加層２０は、磁場が発しない。
【０１２６】
それゆえ、磁化反転電流以上の電流によってＭＴＪ素子１Ｚの記憶層１０の磁化を反転させる場合において、磁場印加層２０からの磁場に起因して、磁化反転電流が大きくなるのを、防止できる。
【０１２７】
図１１は、図１０に示される例と異なるパルス形状の磁場発生電流を示している。  
図１１に示されるように、読み出し電流ＩＲＤの供給が開始される前に、磁場発生電流ＩＡの供給が開始される。また、磁場発生電流ＩＡの供給は、読み出し電流ＩＲＤの供給が停止された後に、停止される。  
図１１に示されるように、読み出し電流ＩＲＤの立ち上がりの時間の前に、磁場発生電流ＩＡが立ち上げられる時間が設定され、読み出し電流ＩＲＤの立ち下がりの時間の後に、磁場発生電流ＩＡが立ち下げられる時間が設定される。
【０１２８】
図１１に示されるように、読み出し電流ＩＲＤと磁場発生電流ＩＡとが異なるパルス形状（異なる発生タイミング）を有する場合においても、書き込み電流ＩＷＲがＭＴＪ素子１Ｚに供給されるときに、磁場発生電流ＩＡは、磁場印加層２０に供給されない。
【０１２９】
図１１に示されるパルス形状の磁場発生電流が用いられた場合においても、図１０に示される磁場発生電流が用いられた場合と同様に、ＭＴＪ素子１Ｚの抵抗状態の判別時に、記憶層１０の磁化が意図せずに反転するのを抑制でき、ＭＴＪ素子１Ｚの記憶層１０の磁化を反転させる場合において、磁場印加層２０の磁場に起因した書き込み電流ＩＷＲの増大を防止できる。
【０１３０】
図１１に示されるように、磁場発生電流ＩＡが供給される期間（パルス幅）が、読み出し電流ＩＲＤが供給される期間より長く設定されることによって、記憶層のスピンの歳差運動を抑制する効果が増強される。
【０１３１】
書き込み電流ＩＷＲが、ＭＴＪ素子１Ｚに供給されている場合、磁場印加層２０からの磁場は発生しないので、ＭＴＪ素子１Ｚの抵抗状態判別時に記憶層１０に印加される磁場ＭＦ１は、ＭＴＪ素子１Ｚの記憶層１０の磁化を反転させる時に記憶層１０に印加される磁場よりも大きい。
【０１３２】
以上のように、本実施形態のＭＴＪ素子１Ｚの抵抗状態の判別時（データ読み出し時）において、磁場印加層２０から垂直磁化の記憶層１０に印加される面内磁場によって、記憶層１０の磁化の意図しない反転（ＭＴＪ素子の読み出しディスターブ）を抑制できる。また、ＭＴＪ素子１Ｚの記憶層１０の磁化反転時（データ書き込み時）において、磁場印加層２０に対する電流を供給しないことによって、磁場印加層２０の磁場の悪影響（例えば、書き込み電流の増大）なしに、記憶層１０の磁化を反転できる。
【０１３３】
尚、磁場印加層の配置は、記憶層に面内磁場を印加することが可能であれば、記憶層１０の下方に限定されない。
【０１３４】
以上のように、第２の実施形態の磁気抵抗効果素子においても、第１の実施形態の磁気抵抗効果素子と同様に、磁気抵抗効果素子の誤動作を抑制できる。
【０１３５】
（３）  適用例  
図１２乃至図１５を参照して、各実施形態の磁気抵抗効果素子の適用例について説明する。尚、上述の各実施形態で述べた構成と実質的に同じ構成に関しては、同じ符号を付し、その構成の説明は、必要に応じて行う。
【０１３６】
（ａ）  適用例１  
図１２及び図１３を参照して、第１の実施形態の磁気抵抗効果素子の適用例について、説明する。
【０１３７】
上述の第１の実施形態の磁気抵抗効果素子は、磁気メモリ、例えば、ＭＲＡＭ（Magnetoresistive Random Access Memory）のメモリ素子として、用いられる。本適用例において、ＳＴＴ型ＭＲＡＭ（Spin-torque transfer MRAM）が例示される。
【０１３８】
（ａ）  構成  
図１２は、本適用例１のＭＲＡＭのメモリセルアレイ及びその近傍の回路構成を示す図である。
【０１３９】
図１２に示されるように、メモリセルアレイ９は、複数のメモリセルＭＣを含む。
【０１４０】
複数のメモリセルＭＣは、メモリセルアレイ９内にアレイ状に配置される。メモリセルアレイ９内には、複数のビット線ＢＬ，ｂＢＬ及び複数のワード線ＷＬが設けられている。ビット線ＢＬ，ｂＢＬはカラム方向に延在し、ワード線ＷＬはロウ方向に延在する。２本のビット線ＢＬ，ｂＢＬは、１組のビット線対を形成している。
【０１４１】
メモリセルＭＣは、ビット線ＢＬ，ｂＢＬ及びワード線ＷＬに接続されている。
【０１４２】
カラム方向に配列されている複数のメモリセルＭＣは、共通のビット線対ＢＬ，ｂＢＬに接続されている。ロウ方向に配列されている複数のメモリセルＭＣは、共通のワード線ＷＬに接続されている。
【０１４３】
メモリセルＭＣは、例えば、１つの磁気抵抗効果素子（ＭＴＪ素子）１と、１つの選択スイッチ２とを含む。メモリセルＭＣ内のＭＴＪ素子１には、第１の実施形態で述べられた磁気抵抗効果素子（ＭＴＪ素子）１が用いられている。
【０１４４】
選択スイッチ２は、例えば、電界効果トランジスタ（Field Effect Transistor）である。以下では、選択スイッチ２としての電界効果トランジスタのことを、選択トランジスタ２とよぶ。
【０１４５】
ＭＴＪ素子１の一端は、ビット線ＢＬに接続されて、ＭＴＪ素子１の他端は、選択トランジスタ２の電流経路の一端（ソース／ドレイン）に接続されている。選択トランジスタ２の電流経路の他端（ドレイン／ソース）は、ビット線ｂＢＬに接続されている。選択トランジスタ２の制御端子（ゲート）は、ワード線ＷＬに接続されている。
【０１４６】
ワード線ＷＬの一端は、ロウ制御回路４に接続される。ロウ制御回路４は、外部からのアドレス信号に基づいて、ワード線の活性化／非活性化を制御する。
【０１４７】
ビット線ＢＬ，ｂＢＬの一端及び他端には、カラム制御回路３Ａ，３Ｂが接続される。カラム制御回路３Ａ，３Ｂは、外部からのアドレス信号に基づいて、ビット線ＢＬ，ｂＢＬの活性化／非活性化を制御する。
【０１４８】
書き込み回路５Ａ，５Ｂは、カラム制御回路３Ａ，３Ｂを介して、ビット線ＢＬ，ｂＢＬの一端及び他端に接続される。書き込み回路５Ａ，５Ｂは、書き込み電流を生成するための電流源や電圧源などのソース回路、書き込み電流を吸収するためのシンク回路を、それぞれ有する。
【０１４９】
ＳＴＴ入型ＭＲＡＭにおいて、書き込み回路５Ａ，５Ｂは、データの書き込み時、外部から選択されたメモリセル（以下、選択セル）に対して、書き込み電流を供給する。
【０１５０】
書き込み回路５Ａ，５Ｂは、ＭＴＪ素子１に対するデータの書き込み時、選択セルに書き込まれるデータに応じて、書き込み電流をメモリセルＭＣ内のＭＴＪ素子１に双方向に流す。即ち、ＭＴＪ素子１に書き込むデータに応じて、ビット線ＢＬからビット線ｂＢＬに向かう書き込み電流、或いは、ビット線ｂＢＬからビット線ＢＬに向かう書き込み電流が、書き込み回路５Ａ，５Ｂから出力される。
【０１５１】
読み出し回路６Ａは、カラム制御回路３Ａ，３Ｂを介して、ビット線ＢＬ，ｂＢＬの一端及び他端に接続される。読み出し回路６Ａは、読み出し電流を発生する電圧源又は電流源や、読み出し信号の検知及び増幅を行うセンスアンプ、データを一時的に保持するラッチ回路などを含んでいる。読み出し回路６Ａは、ＭＴＪ素子１に対するデータの読み出し時、選択セルに対して、読み出し電流を供給する。読み出し電流の電流値は、読み出し電流によって記録層の磁化が反転しないように、書き込み電流の電流値（磁化反転しきい値）より小さい。
【０１５２】
読み出し電流が供給されたＭＴＪ素子１の抵抗値の大きさに応じて、読み出しノードにおける電流値又は電位が異なる。この抵抗値の大きさに応じた変動量（読み出し信号、読み出し出力）に基づいて、ＭＴＪ素子１が記憶するデータが判別される。
【０１５３】
尚、図１２に示される例において、読み出し回路６Ａは、カラム方向の一端側に設けられているが、２つの読み出し回路が、一端及び他端にそれぞれ設けられてもよい。
【０１５４】
例えば、メモリセルアレイ９と同じチップ内に、ロウ／カラム制御回路、書き込み回路及び読み出し回路以外の回路（以下、周辺回路とよぶ）が、設けられている。例えば、バッファ回路、ステートマシン（制御回路）、又は、ＥＣＣ（Error Checking and Correcting）回路などが、周辺回路としてチップ内に設けられてもよい。
【０１５５】
図１３は、本適用例１のＭＲＡＭのメモリセルアレイ９内に設けられるメモリセルＭＣの構造の一例を示す断面図である。
【０１５６】
メモリセルＭＣは、半導体基板７０のアクティブ領域ＡＡ内に形成される。アクティブ領域ＡＡは、半導体基板７０の素子分離領域に埋め込まれた絶縁膜７１によって、区画されている。
【０１５７】
ＭＴＪ素子１の上端は、上部電極１９Ｂを介してビット線７６（ＢＬ）に接続される。また、ＭＴＪ素子１の下端は、下部電極１９Ａ、コンタクトプラグ７２Ｂを介して、選択トランジスタ２のソース／ドレイン拡散層６４に接続される。選択トランジスタ２のソース／ドレイン拡散層６３は、コンタクトプラグ７２Ａを介してビット線７５（ｂＢＬ）に接続される。
【０１５８】
ソース／ドレイン拡散層６４及びソース／ドレイン拡散層６３間のアクティブ領域ＡＡ表面上には、ゲート絶縁膜６１を介して、ゲート電極６２が形成される。ゲート電極６２は、ロウ方向に延在し、ワード線ＷＬとして用いられる。
【０１５９】
尚、ＭＴＪ素子１は、プラグ７２Ｂ直上に設けられているが、中間配線層を用いて、コンタクトプラグ直上からずれた位置（例えば、選択トランジスタのゲート電極上方）に配置されてもよい。
【０１６０】
図１３において、１つのアクティブ領域ＡＡ内に１つのメモリセルが設けられた例が示されている。しかし、２つのメモリセルが１つのビット線ｂＢＬ及びソース／ドレイン拡散層６３を共有するように、２つのメモリセルがカラム方向に隣接して１つのアクティブ領域ＡＡ内に設けられてもよい。これによって、メモリセルＭＣのセルサイズが縮小される。
【０１６１】
図１３において、選択トランジスタ２は、プレーナ構造の電界効果トランジスタが示されているが、電界効果トランジスタの構造は、これに限定されない。例えば、ＲＣＡＴ（Recess Channel Array Transistor）やＦｉｎＦＥＴなどのように、３次元構造の電界効果トランジスタが、選択トランジスタとして用いられてもよい。ＲＣＡＴは、ゲート電極が、半導体領域内の溝（リセス）内にゲート絶縁膜を介して埋め込まれた構造を有する。ＦｉｎＦＥＴは、ゲート電極が、短冊状の半導体領域（フィン）にゲート絶縁膜を介して立体交差した構造を有する。
【０１６２】
第１の実施形態のＭＴＪ素子１が、ＭＲＡＭのメモリ素子として用いられる。メモリセルＭＣ内のＭＴＪ素子１は、下部電極１９Ａと記憶層１０との間に、面内磁化膜を有する磁場印加層１５を含んでいる。データ読み出し対象として選択されたメモリセルＭＣに対して、読み出し回路６Ａから読み出し電流ＩＲＤが供給された場合、ＭＴＪ素子の記憶層１０及び参照層１１に読み出し電流ＩＲＤが流れると共に、磁場印加層１５に読み出し電流ＩＲＤが流れる。
【０１６３】
図１を用いて述べたように、読み出し電流ＩＲＤの供給時において、磁場印加層１５の面内磁化膜は、磁化Ｍ１を有する。磁場印加層１５の面内磁化膜の磁化Ｍ１に応じた大きさの磁場ＭＦ１が、記憶層１０に印加される。磁場印加層１５から記憶層１０に印加された磁場（面内磁場）ＭＦ１の向きは、記憶層１０の近傍において、記憶層１０の膜面に対して平行方向になっている。
【０１６４】
メモリ素子としてのＭＴＪ素子１に対するデータ読み出し時において、垂直磁化の記憶層１０に印加された面内磁場によって、記憶層１０のスピンの歳差運動が抑制される。
【０１６５】
したがって、本実施形態のＭＴＪ素子１を含むＭＲＡＭのデータ読み出し時において、ＭＴＪ素子１の記憶層１０の磁化反転、すなわち、読み出しディスターブは抑制される。これによって、比較的大きい読み出し電流ＩＲＤを用いた大きい読み出し信号を生成でき、メモリ素子としてのＭＴＪ素子からデータを高速に読み出すことができる。
【０１６６】
書き込み電流ＩＷＲの供給時において、読み出し電流ＩＲＤより大きい書き込み電流ＩＷＲに起因して、又は、書き込み電流ＩＷＲによって生じたジュール熱に起因して、磁場印加層１５の面内磁化膜の磁化は、低減する、又は、実質的にゼロになる。
【０１６７】
それゆえ、メモリ素子としてのＭＴＪ素子１に対するデータ書き込み時において、磁場印加層１５からの磁場の影響を受けずに、記憶層１０のスピンが歳差運動する。したがって、磁場印加層１５から磁場の影響をほとんど受けずに、面内磁場に依存しない大きさの書き込み電流ＩＷＲを用いて、メモリ素子としてのＭＴＪ素子１にデータを書き込むことができる。
【０１６８】
以上のように、第１の実施形態の磁気抵抗効果素子をメモリセル内に含む磁気メモリは、読み出しディスターブの発生を抑制できる。  
また、第１の実施形態の磁気抵抗効果素子をメモリセル内に含む磁気メモリは、読み出しディスターブの発生を抑制することに伴って、書き込み電流ＩＷＲの大きさが大きくなることはなく、メモリの消費電力が増大するのを抑制できる。
【０１６９】
したがって、第１の実施形態の磁気抵抗効果素子を含む磁気メモリは、メモリ素子及びメモリの誤動作を抑制できる。
【０１７０】
（ｂ）  適用例２  
図１４及び図１５を用いて、第２の実施形態の磁気抵抗効果素子の適用例としての磁気メモリ（例えば、ＭＲＡＭ）について、説明する。尚、適用例１の磁気メモリと実質的に同じ構成に関する説明は、必要に応じて行う。
【０１７１】
図１４は、第２の実施形態のＭＴＪ素子１Ｚを含む本適用例２のＭＲＡＭのメモリセルアレイ及びその近傍の回路構成を示す図である。
【０１７２】
図１４に示されるように、本適用例２のＭＲＡＭは、磁場印加層２０としての複数の磁場発生線（以下では、読み出しアシスト線ともよばれる）ＲＡＬと、磁場発生線ＲＡＬを駆動させる磁場発生制御回路（以下では、読み出しアシスト回路ともよばれる）７とを含んでいる。
【０１７３】
各磁場発生線ＲＡＬは、例えば、ロウ方向に延在している。磁場発生線ＲＡＬの一端は、電流源（又は電圧源）７０に接続されている。磁場発生線ＲＡＬの他端は、接地されている。磁場発生線ＲＡＬを流れる電流は、一方向に流れる。
【０１７４】
磁場発生制御回路７は、磁場発生線ＲＡＬに対する電流の供給を制御する。磁場発生制御回路７は、データの読み出し時、電流源７０と磁場発生線ＲＡＬとを電気的に接続する。磁場発生制御回路７は、データの書き込み時、電流源７０と磁場発生線ＲＡＬとを電気的に分離する。
【０１７５】
図１５は、本適用例２のＭＲＡＭのメモリセルアレイ内に設けられるメモリセルＭＣの構造の一例を示す断面図である。
【０１７６】
第２の実施形態のＭＴＪ素子１Ｚは、引き出し配線５１によって、コンタクトプラグ７２Ｂの直上からカラム方向にずれた位置、例えば、選択トランジスタ２のゲート電極６２の上方に設けられている。
【０１７７】
磁場印加層２０としての磁場発生線ＲＡＬは、層間絶縁膜７９Ｂ内に設けられている。磁場発生線ＲＡＬは、絶縁層２９としての層間絶縁膜７９Ｂを挟んで、ＭＴＪ素子１Ｚの記憶層１０の下方に設けられている。磁場発生線ＲＡＬは、例えば、第２のビット線ｂＢＬに接続される中間配線７５と同じ配線レベルに設けられている。
【０１７８】
図１０及び図１１を用いて説明したように、データの読み出し時、図１４に示される磁場発生制御回路７は、磁場発生線ＲＡＬを電流源７０に接続し、磁場発生線ＲＡＬに、所定のパルス形状の磁場発生電流（読み出しアシスト電流）ＩＡを流す。
【０１７９】
これによって、図８に示されるように、磁場発生線ＲＡＬを流れる電流ＩＡに起因して、磁場ＭＦ１が発生する。記憶層１０に印加される磁場発生線ＲＡＬからの磁場ＭＦ１は、記憶層１０の膜面方向に平行方向に設定されている。
【０１８０】
ＭＴＪ素子１Ｚの記憶層１０に、磁場発生線ＲＡＬからの記憶層１０の膜面に対して平行方向の磁場が印加された状態又は印加されるのと同時に、ＭＴＪ素子１Ｚに、トランジスタ２を経由して読み出し電流ＩＲＤが供給される。磁場発生線ＲＡＬからの面内磁場によって、読み出し電流ＩＲＤが供給されたＭＴＪ素子１Ｚのスピンの歳差運動は、抑制される。
【０１８１】
それゆえ、第２の実施形態のＭＴＪ素子１Ｚを含むＭＲＡＭのデータ読み出し時において、ＭＴＪ素子１Ｚの読み出しディスターブが抑制される。
【０１８２】
データの書き込み時、磁場発生制御回路７は、磁場発生線ＲＡＬを電流源７０から電気的に分離する。そのため、図８、図１０及び図１１を用いて説明したように、データの書き込み時、磁場発生線ＲＡＬ内に電流ＩＡは流れず、磁場発生線ＲＡＬを流れる電流に起因した磁場ＭＦ１は、ほとんど生じない。
【０１８３】
それゆえ、第２の実施形態のＭＴＪ素子１Ｚを含むＭＲＡＭのデータの書き込み時において、磁場発生線ＲＡＬが、ＳＴＴによるＭＴＪ素子１Ｚの記憶層１０の磁化の反転に、悪影響を及ぼすことはない。
【０１８４】
以上のように、第２の実施形態のＭＴＪ素子１Ｚを含む磁気メモリは、第１の実施形態のＭＴＪ素子を含む磁気メモリと同様に、書き込み電流（磁化反転電流、磁化反転しきい値）の増大無しに、読み出しディスターブを抑制できる。
【０１８５】
したがって、第２の実施形態の磁気抵抗効果素子を含む磁気メモリは、メモリ素子及びメモリの誤動作を抑制できる。
【０１８６】
［その他］  
第１及び第２の実施形態の磁気抵抗効果素子は、ＭＲＡＭ以外の磁気メモリに適用されてもよい。第１又は第２の磁気抵抗効果素子を用いた磁気メモリは、例えば、ＤＲＡＭ、ＳＲＡＭなどの代替メモリとして、用いられる。
【０１８７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１８８】
１，１Ａ，１Ｚ：磁気抵抗効果素子、ＭＣ：メモリセル、１０：記憶層、１１：非磁性膜、１２：参照層、１５：磁場印加層（面内磁場発生層）。
【図１】
0005542856.tif 000002
【図２】
0005542856.tif 000003
【図３】
0005542856.tif 000004
【図４】
0005542856.tif 000005
【図５】
0005542856.tif 000006
【図６】
0005542856.tif 000007
【図７】
0005542856.tif 000008
【図８】
0005542856.tif 000009
【図９】
0005542856.tif 000010
【図１０】
0005542856.tif 000011
【図１１】
0005542856.tif 000012
【図１２】
0005542856.tif 000013
【図１３】
0005542856.tif 000014
【図１４】
0005542856.tif 000015
【図１５】
0005542856.tif 000016