(57)【特許請求の範囲】
【請求項１】
パルス信号源からのパルス信号に同期するパルス波形の電源電圧を生成するパルス電源装置において、
前記パルス信号に同期して駆動され、定電圧源からの電源電圧をパルス幅制御によってスイッチング出力し直流電圧に平滑して負荷に出力するスイッチング電源回路と、
前記スイッチング電源回路の入出力電圧をモニタするモニタ手段と、
前記モニタ手段でモニタされた入力電圧と出力電圧との関係から前記スイッチングのパルス幅を決定し、前記パルス信号の立ち上がりまたは立ち下がり時から第１の期間に渡って前記パルス幅で前記スイッチング電源回路を駆動し、続く第２の期間は前記パルス幅を０または最小幅として前記スイッチング電源回路を駆動し、その後、前記出力電圧に基づくパルス幅制御によるスイッチング制御を施す制御手段と
を具備することを特徴とするパルス電源装置。
【請求項２】
前記制御手段は、前記第１、第２の期間のタイミングを通知するタイマを備えることを特徴とする請求項１記載のパルス電源装置。
【請求項３】
前記制御手段は、モニタ手段で得られた出力電圧と前記第１、第２の期間それぞれに相当する基準電圧値とを比較する比較手段を備えることを特徴とする請求項１記載のパルス電源装置。
【請求項４】
パルス信号源からのパルス信号に同期してスイッチング電源回路を駆動し、定電圧源からの電源電圧をパルス幅制御によってスイッチング出力し直流電圧に平滑して負荷に出力するパルス電源装置に用いられ、
前記スイッチング電源回路の入出力電圧をモニタし、
モニタされた入力電圧と出力電圧との関係から前記スイッチングのパルス幅を決定し、
前記パルス信号の立ち上がりまたは立ち下がり時から第１の期間に渡って前記パルス幅で前記スイッチング電源回路を駆動し、
続く第２の期間は前記パルス幅を０または最小幅として前記スイッチング電源回路を駆動し、
その後、前記出力電圧に基づくパルス幅制御によるスイッチング制御することを特徴とするパルス電源装置のパルス電圧生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばレーダ送信装置用の高周波モジュールにおいてパルス電源波形が必要とされるパルス電源装置とそのパルス電圧生成方法に関する。
【背景技術】
【０００２】
レーダ送信装置用の高周波モジュールには、パルス波形の電源電圧を生成するパルス電源装置が用いられる（特許文献１参照）。このパルス電源装置は、電源の立ち上がりまたは立ち下がりの波形がレーダのスプリアス特性に影響を与えるため、入力変動等の外乱に対して常に一定の立ち上がり時間であることが望ましい。このような電源装置の立ち上がり特性は、電流リミッタを利用する方法、リファレンス電圧を徐々に上げていく方法等が一般的である。しかしながら、これらの方法では電源の立ち上がり時間が遅くなってしまうという問題があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−０２０３０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の如く、従来のパルス電源装置において、電源の立ち上がりを一定にするには、その制御のために立ち上がり時間を遅くしてなければならなかった。
【０００５】
本発明は上記事情を考慮してなされたもので、電源の立ち上がりの高速化と一定化を同時に実現するパルス電源装置とそのパルス電圧生成方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係るパルス電源装置は、以下のような態様とする。
【０００７】
（１）パルス信号源からのパルス信号に同期するパルス波形の電源電圧を生成するパルス電源装置において、前記パルス信号に同期して駆動され、定電圧源からの電源電圧をパルス幅制御によってスイッチング出力し直流電圧に平滑して負荷に出力するスイッチング電源回路と、前記スイッチング電源回路の入出力電圧をモニタするモニタ手段と、前記モニタ手段でモニタされた入力電圧と出力電圧との関係から前記スイッチングのパルス幅を決定し、前記パルス信号の立ち上がりまたは立ち下がり時から第１の期間に渡って前記パルス幅で前記スイッチング電源回路を駆動し、続く第２の期間は前記パルス幅を０または最小幅として前記スイッチング電源回路を駆動し、その後、前記出力電圧に基づくパルス幅制御によるスイッチング制御を施す制御手段とを具備する態様とする。
【０００８】
（２）（１）の態様において、前記制御手段は、前記第１、第２の期間のタイミングを通知するタイマを備える態様とする。
【０００９】
（３）（１）の態様において、前記制御手段は、モニタ手段で得られた出力電圧と前記第１、第２の期間それぞれに相当する基準電圧値とを比較する比較手段を備えることを特徴とする。
【００１０】
また、本発明に係るパルス電源装置のパルス電圧生成方法は、以下のような態様とする。
【００１１】
（４）パルス信号源からのパルス信号に同期してスイッチング電源回路を駆動し、定電圧源からの電源電圧をパルス幅制御によってスイッチング出力し直流電圧に平滑して負荷に出力するパルス電源装置に用いられ、前記スイッチング電源回路の入出力電圧をモニタし、モニタされた入力電圧と出力電圧との関係から前記スイッチングのパルス幅を決定し、前記パルス信号の立ち上がりまたは立ち下がり時から第１の期間に渡って前記パルス幅で前記スイッチング電源回路を駆動し、続く第２の期間は前記パルス幅を０または最小幅として前記スイッチング電源回路を駆動し、その後、前記出力電圧に基づくパルス幅制御によるスイッチング制御する態様とする。
【発明の効果】
【００１２】
上記の構成によれば、パルスのオン信号が入力されると、予め決められた時間で立ち上げ、入力電圧に応じたパルス幅に設定し、スイッチング電源回路をオンさせて最小デューティで動作させた後、出力電圧が一定になるようフィードバック制御を行うことにより、高速な立ち上がりと共に立ち上がりの一定化を実現することができる。
【００１３】
したがって、本発明によれば、電源の立ち上がりの高速化と一定化を同時に実現するパルス電源装置とそのパルス電圧生成方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態であるパルス電源装置の構成を示す回路図。
【図２】図１に示す装置の動作原理を説明するために各状態の各部波形を示す波形図。
【図３】図１に示す演算処理回路で実行される処理の流れを示すフローチャート。
【図４】本発明の第２の実施形態であるパルス電源装置の構成を示す回路図。
【図５】図４に示す演算処理回路で実行される処理の流れを示すフローチャート。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１６】
（第１の実施形態）
図１は本発明の第１の実施形態であるパルス電源装置の構成を示す回路図である。図１において、直流電圧源１１の正負極性端子は、それぞれ正負電源ラインを通じてスイッチング電源回路１２の正負入力端に接続される。このスイッチング電源回路１２は、例えばＤＣ−ＤＣコンバータで構成され、直流電圧源１１から供給される電圧を規定レベルの電圧に安定化して負荷１３に供給する。
【００１７】
具体的には、直流電圧源１１の正負極性端子に接続される正負電源ライン間に第１及び第２のスイッチング素子１２１，１２２を直列に接続し、両素子の接続点及び負荷出力端間にインダクタ１２３を接続し、負荷出力端及び負電源ライン間にコンデンサ１２４を接続し、各スイッチング素子１２１，１２２をそれぞれドライブ回路１４からのドライブ信号によってオン・オフ制御する。すなわち、このスイッチング電源回路１２は、後述のパルス信号源２０で発生されるパルス信号に同期して、スイッチング素子１２１，１２２を交互にオン状態としてインダクタ１２３を通じてコンデンサ１２４を充放電させることによって直流電圧を発生することで、パルス波形の出力電圧を生成する降圧コンバータとして機能する。
【００１８】
尚、ここでは、基本回路である降圧コンバータを例としているが、その他の方式でもかまわない。
【００１９】
上記スイッチング電源回路１２の入力端間、出力端間には、それぞれ分圧抵抗１５１，１５２による入力モニタ回路１５、分圧抵抗１６１，１６２による出力モニタ回路１６が接続され、それぞれ任意の分圧比でモニタ電圧が得られる。ここでは、分圧のための抵抗を入れているが、分圧の必要がない場合には直接入出力端から取り出すようにしてもよい。
【００２０】
入力モニタ回路１５で得られた入力モニタ電圧はＡ／Ｄ（アナログ／デジタル）コンバータ１８によってデジタル信号に変換されて演算処理回路１９に供給される。同様に、出力モニタ回路１６で得られた出力モニタ電圧はＡ／Ｄコンバータ１９によってデジタル信号に変換されて演算処理回路１８に供給される。
【００２１】
演算処理回路１８は、パルス信号源２０で発生されるパルス信号（レーダの場合は送信パルス）を取り込み、立ち上げ時間及び立ち下げ時間を決定するためのタイマ１８１を用いて、図３に示す処理を実行する。演算処理回路１８により演算されたデータはＰＷＭ（Pulse Width Modulation）回路２１よりパルス信号のデューティを決定するオン時間Ｔon 、オフ時間Ｔoff に変換される。ここで、生成されたパルス信号はドライブ回路１４へ出力される。ドライブ回路１４はＰＷＭ回路２１でデューティ制御されたパルス信号に基づいてスイッチング素子１２１，１２２へ供給するドライブ信号を生成する。
【００２２】
上記構成によるパルス電源装置おいて、図１の各部波形を図２に示して、全体の処理動作を説明する。尚、説明を簡単にするため、スイッチング素子１２１，１２２、インダクタ１２３の電圧降下、負荷１３による電圧降下は無視する。動作説明は電源の立ち上がりについて行う。立ち下りは立ち上がりの逆の手順を行えばよい。
【００２３】
入力電圧をＶin 、出力電圧をＶout 、スイッチング電源回路１２のスイッチング周期をＴsw 、スイッチング電源回路１２のオン時間をＴon 、スイッチング電源回路１２のオフ時間をＴoff 、コンデンサ１２４の容量をＣ、コンデンサ１２４に流れる電流をｉc 、コンデンサ１２４に蓄えられる電荷量をＱ、インダクタ１２３のインダクタンスをＬとする。ここで、デューティＤを下式で定義する。
【数１】
0005388912.tif 000002
【００２４】
ただし、Ｄは０から１の範囲である。
【００２５】
図２（ａ）に示すように、起動時に一定のデューティにする期間をｔ1 、最小デューティまたは０（図面では０）にする期間をｔ2 、通常動作になる期間をｔ3 と定義する。ここで、ｔ2 の期間は、ｔ1 の期間でインダクタ１２３に蓄えられたエネルギーをコンデンサ１２４に伝送する期間である。この期間ｔ2 が無い場合、出力電圧Ｖout にオーバーシュートが発生してしまう。つまり、本方式はオーバーシュートが発生せずに最も速く立ち上げることが可能となる。
【００２６】
起動時間Ｔrise は下記の式で定義される。  
【数２】
0005388912.tif 000003
【００２７】
コンデンサ１２４に蓄えられる電荷量をＱとすると、図２（ｂ）に示すコンデンサ１２４に流れる電流ｉc は下記の式で与えられ、図２（ｃ）に示すようになる。
【数３】
0005388912.tif 000004
【００２８】
【数４】
0005388912.tif 000005
【００２９】
【数５】
0005388912.tif 000006
【００３０】
（３）式〜（５）式より、ｔ1 、ｔ2 について解くと下記の式となる。
【数６】
0005388912.tif 000007
【００３１】
【数７】
0005388912.tif 000008
【００３２】
また、（２）式〜（５）式より、Ｄについて解くと下記の式となる。
【数８】
0005388912.tif 000009
【００３３】
これより、入力が変動してもデューティを変えることにより、常に立ち上がり時間を一定にすることが可能であることが判る。
【００３４】
ここで、上記演算処理回路１８で行われる演算処理の流れについて、図３を参照して説明する。
【００３５】
まず、処理開始時にＡ／Ｄコンバータ１７，１９から入力及び出力のモニタ電圧Ｖin ，Ｖout を取り込み（ステップＳ１１）、（１）〜（８）式による演算処理によってデューティＤを決定して（ステップＳ１２）、パルス信号源２０からパルス信号が与えられるまで上記ステップＳ１１〜Ｓ１２の処理を繰り返して待機状態とする（ステップＳ１３）。
【００３６】
上記ステップＳ１３でパルス信号がオン入力された場合には、ＰＷＭ回路２１を起動してデューティＤを（８）式で決定された値に設定する（ステップＳ１４）。タイマ１８１が時間ｔ1 を経過した時点でデューティＤを最小（または０）とし（ステップＳ１５，Ｓ１６）、タイマ１８１がさらに時間ｔ2 を経過した時点で通常動作に戻す（ステップＳ１７，Ｓ１８）。
【００３７】
以上の処理により、立ち上がり時間を一定としつつオーバーシュートを生じることなく安定動作に移行させることが可能となる。
【００３８】
（第２の実施形態）
図４は本発明の第２の実施形態であるパルス電源装置の構成を示す回路図である。但し、図４において、図１に示す構成と同一部分には同一符号を付して示し、ここでは異なる部分について説明する。
【００３９】
図１に示した第１の実施形態では、演算処理回路１８において、立ち上げ時間及び立ち下げ時間を決定するためにタイマ１８１を用いるようにした。これに対し、図４に示す第２の実施形態では、タイマ１８１の代わりに出力電圧Ｖout と基準値Ｖth とを比較判定するコンパレータ２２を用い、このコンパレータ２２の比較結果に基づいて立ち上げ時間及び立ち下げ時間を決定する。
【００４０】
すなわち、図２（ｄ）に示すように、時間ｔ1 が経過した時点での出力電圧Ｖout を基準値Ｖth とすると、（３）〜（５）式より下記の式となる。
【数９】
0005388912.tif 000010
【００４１】
これより、ｔ1 終了時の判定をタイマ２０１の代わりにコンパレータ２２を使用して基準値Ｖth と比較判定することにより、同様の動作が可能である。
【００４２】
この場合の演算処理回路１８の処理の流れは図５に示すようになる。すなわち、処理開始時にＡ／Ｄコンバータ１７，１９から入力及び出力のモニタ電圧Ｖin ，Ｖout を取り込み（ステップＳ２１）、（１）〜（８）式による演算処理によってデューティＤを決定して（ステップＳ２２）、パルス信号源２０からパルス信号が与えられるまで上記ステップＳ２１〜Ｓ２２の処理を繰り返して待機状態とする（ステップＳ２３）。
【００４３】
上記ステップＳ２３でパルス信号がオン入力された場合には、ＰＷＭ回路２１を起動してデューティＤを（８）式で決定された値に設定する（ステップＳ２４）。この状態から出力電圧Ｖout が基準値Ｖth を超えた時点でデューティＤを最小（または０）とし（ステップＳ２５，Ｓ２６）、出力電圧Ｖoutがさらに許容最小電圧値Ｖout-minした時点で通常動作に戻す（ステップＳ２７，Ｓ２８）。
【００４４】
以上の処理により、第１の実施形態と同様に、入力変動が生じたとしても、立ち上がり時間を一定とし、かつオーバーシュートを生じることなく通常の安定動作に移行させることが可能となる。
【００４５】
以上に述べたように、この発明によれば、起動時の一定期間に一定のデューティにし、その後、最小デューティまたは０にして、通常動作するよう起動時に制御を行うようにしているので、出力電圧Ｖout の立ち上げ時間を高速化しつつ、入力変動にも起動時間が一定にすることができる。
【００４６】
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、本発明によれば、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００４７】
１１…直流電圧源、１２…スイッチング電源回路、１３…負荷、１２１，１２２…第１及び第２のスイッチング素子、１２３…インダクタ、１２４…コンデンサ、１４…ドライブ回路、１５…入力モニタ回路、１５１，１５２…分圧抵抗、１６…出力モニタ回路、１６１，１６２…分圧抵抗、１７…Ａ／Ｄ（アナログ／デジタル）コンバータ、１８…演算処理回路、１８１…タイマ、１９…Ａ／Ｄコンバータ、２０…パルス信号源、２１…ＰＷＭ（Pulse Width Modulation）回路、２２…コンパレータ。
【図１】
0005388912.tif 000011
【図２】
0005388912.tif 000012
【図３】
0005388912.tif 000013
【図４】
0005388912.tif 000014
【図５】
0005388912.tif 000015