(57)【特許請求の範囲】
【請求項１】
出力電圧が可変である電源電圧供給回路と、前記電源電圧供給回路の出力電圧値が与えられた基準電圧値に収束するように制御信号を出力する制御回路と、任意の電位に充電することが可能な複数のキャパシタを備える加速回路と、を有し、
前記加速回路は、
前記基準電圧値が第一の電圧値から第二の電圧値に変化する際に、あらかじめ別の第三の電圧値に充電した任意の数の前記キャパシタを、前記電源電圧供給回路の出力ノードに一時的に接続する制御を行うことを特徴とする電源回路装置。
【請求項２】
前記加速回路は、
前記基準電圧値が第一の電圧値から第二の電圧値に変化する際に、前記第一の電圧値と前記第二の電圧値との差が大きいほど、前記電源電圧供給回路の出力ノードに一時的に接続するキャパシタの総容量が大きくなるように制御することを特徴とする請求項１に記載の電源回路装置。
【請求項３】
出力電圧が可変である電源電圧供給回路と、前記電源電圧供給回路の出力電圧値が与えられた基準電圧値に収束するように制御信号を出力する制御回路と、任意の電位に充電することが可能な複数のキャパシタと、を有する電源回路装置における電圧制御方法であって、
前記基準電圧値が第一の電圧値から第二の電圧値に変化する際に、あらかじめ別の第三の電圧値に充電した任意の数の前記キャパシタを、前記電源電圧供給回路の出力ノードに一時的に接続することを特徴とする電圧制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路装置および電圧制御方法に関し、特に、出力電圧が可変である電源回路における出力電圧の変化を高速化することが可能な電源回路装置および電圧制御方法に関する。
【背景技術】
【０００２】
ＣＭＯＳ論理ゲートを用いた半導体集積回路においては、電力を低減する方式として、要求される速度に応じて電源電圧を制御するＤＶＦＳ（Dynamic  Voltage  and  Frequency  Scaling）が有効である。【０００３】
ＤＶＦＳを用いる場合、電力低減効果を高めるためには、要求される動作速度（クロック周波数）が変更された時に、電力を低減させたいターゲット回路に対して電源電圧を供給する電源回路の出力電圧を、最適な電圧値にできるだけ短時間に制御する必要がある。【０００４】
そのための電源電圧制御方法としては、例えば、特許文献１のように、電源回路の出力ノードと電源電位の間、および、電源回路の出力ノードと接地電位の間に、それぞれスイッチを設け、出力電圧を変化させる際にはいずれかのスイッチをオンにすることで出力電圧の変化を速める方法がある。【０００５】
電源電圧を短時間で最適値に変化させるためには、電源電圧を変化させる速度、すなわち電源電圧制御速度を大きくする必要がある。【０００６】
上記の特許文献１では、図１に示すように、電源回路の出力ノードを一時的に電源電位あるいは接地電位と接続することで、負荷に対して電荷の供給あるいは引き抜きを行っている。この方式は、現在の出力電圧とターゲット電圧との差が大きい場合には、出力電圧の変化速度を高速化するのに非常に有効である。【０００７】
しかしながら、上記の特許文献１では、現在の出力電圧と最終的なターゲット電圧との差に関わらず、常に、出力ノードが電源電位あるいは接地電位と接続される。そのため、例えば、現在の出力電圧とターゲット電圧との差が小さい場合には、出力電圧モニターからレギュレータなどの電源電圧制御回路へのフィードバックが遅れる。それによって、図２に従来技術として示したように、目標とする電圧（電圧値２）付近で出力電圧にオーバーシュートあるいはアンダーシュートが生じ、目標とする電圧への収束がかえって遅くなる可能性がある。
【特許文献１】特開２００６−６０９３９号公報
【発明の開示】
【０００８】
本発明は、上記の課題を解決するもので、オーバーシュートやアンダーシュートを生じさせることなく、高速に電源電圧を目標とする電圧値に制御することができる電源回路装置および電圧制御方法を提供することを目的とする。
【０００９】
本発明の第１の電源回路装置は、
基準電圧値を設定する基準電圧設定回路と、前記基準電圧値に収束するように出力電圧値が変化する電源電圧供給回路と、を有し、前記基準電圧設定回路は、前記電源電圧供給回路の前記出力電圧値を第一の電圧値から第二の電圧値に変化させる場合に、前記基準電圧値を、前記第一の電圧値よりも前記第二の電圧値が高いときには前記第二の電圧値よりも高く、前記第一の電圧値よりも前記第二の電圧値が低いときには前記第二の電圧値よりも低い、第三の電圧値に設定した後に、前記第二の電圧値に設定し直す制御を行うものである。
【００１０】
また、本発明の第２の電源回路装置は、
出力電圧が可変である電源電圧供給回路と、前記電源電圧供給回路の出力電圧値が与えられた基準電圧値に収束するように制御信号を出力する制御回路と、任意の電位に充電することが可能な複数のキャパシタを備える加速回路と、を有し、前記加速回路は、前記基準電圧値が第一の電圧値から第二の電圧値に変化する際に、あらかじめ別の第三の電圧値に充電した任意の数の前記キャパシタを、前記電源電圧供給回路の出力ノードに一時的に接続する制御を行うものである。
【００１１】
また、本発明の第１の電圧制御方法は、
基準電圧値に収束するように出力電圧値が変化する電源電圧供給回路を有する電源回路装置における電圧制御方法であって、前記電源電圧供給回路の前記出力電圧値を第一の電圧値から第二の電圧値に変化させる際に、前記基準電圧値を、前記第一の電圧値よりも前記第二の電圧値が高いときには前記第二の電圧値よりも高く、前記第一の電圧値よりも前記第二の電圧値が低いときには前記第二の電圧値よりも低い、第三の電圧値に設定した後、前記第二の電圧値に設定し直すものである。
【００１２】
また、本発明の第２の電圧制御方法は、
出力電圧が可変である電源電圧供給回路と、任意の電位に充電することが可能な複数のキャパシタと、を有する電源回路装置における電圧制御方法であって、前記基準電圧値が第一の電圧値から第二の電圧値に変化する際に、あらかじめ別の第三の電圧値に充電した任意の数の前記キャパシタを、前記電源電圧供給回路の出力ノードに一時的に接続するものである。
【００１３】
本発明の第１の電源回路装置および電圧制御方法によれば、電源電圧供給回路の出力電圧値を第一の電圧値から第二の電圧値に変化させる際に、基準電圧値を、一時的に更に別の第三の電圧値に設定した後に、第二の電圧値に設定し直す制御を行う。
【００１４】
また、本発明の第２の電源回路装置および電圧制御方法によれば、基準電圧値が第一の電圧値から第二の電圧値に変化する際に、あらかじめ別の第三の電圧値に充電した任意の数のキャパシタを、電源電圧供給回路の出力ノードに一時的に接続する制御を行う。
【００１５】
したがって、オーバーシュートやアンダーシュートを生じさせることなく、高速に電源電圧を目標とする電圧値に制御することができる。
【図面の簡単な説明】
【００１６】
【図１】従来の電源回路装置の構成を示す回路図である。
【図２】本発明による効果を示す図である。
【図３】本発明の第一の実施例における、電源回路装置の全体構成を示すブロック図である。
【図４】本発明の第一の実施例における、電源電圧供給回路の構成を示す回路図である。
【図５】本発明の第一の実施例における、基準電圧設定回路の構成を示す回路図である。
【図６】本発明の第一の実施例における、回路の動作を示すタイミングチャートである。
【図７】本発明の第一の実施例における、別の回路構成での回路の動作を示すタイミングチャートである。
【図８】本発明の第一の実施例における、基準電圧設定回路の別の構成を示す回路図である。
【図９】本発明の第二の実施例における、電源回路装置の全体構成を示すブロック図である。
【図１０】本発明の第二の実施例における、電源電圧供給回路の構成を示す回路図である。
【図１１】本発明の第二の実施例における、駆動回路の構成を示す回路図である。
【図１２】本発明の第二の実施例における、電源回路装置の別の構成を示すブロック図である。
【図１３】本発明の第二の実施例における、電源電圧供給回路の構成を示す回路図である。
【図１４】本発明の第三の実施例における、電源回路装置の全体構成を示すブロック図である。
【図１５】本発明の第三の実施例における、加速回路の構成を示す回路図である。
【図１６】本発明の第三の実施例における、回路の動作を示すタイミングチャートである。
【図１７】本発明の第三の実施例における、加速回路の別の構成を示す回路図である。
【発明を実施するための最良の形態】
【００１７】
本発明の第１の電源回路装置は、基準電圧値を設定する基準電圧設定回路と、基準電圧値に収束するように出力電圧値が変化する電源電圧供給回路と、を有する。【００１８】
基準電圧設定回路は、電源電圧供給回路の出力電圧と目標とする電圧とを比較し、両者の差に応じて基準電圧値を設定する。ただし、現在の出力電圧と目標とする電圧との差が大きいほど出力変化の速度が大きくなるように基準電圧値を設定する。【００１９】
例えば、現在の出力電圧が電圧値１で安定している状態において、目標とする電圧が電圧値１から電圧値２に切り替わる場合、基準電圧設定回路は、出力する基準電圧を電圧値１から電圧値２に直接切り替えるのではなく、まず、電圧値２とは異なる電圧値３に切り替え、その後に出力電圧が電圧値２に近づいた時点で電圧値２に切り替える。【００２０】
その際、電圧値２が、電圧値１と電圧値３との間の値になるように電圧値３は設定される。また、電圧値１と電圧値２との差が大きいほど電圧値２と電圧値３との差が大きくなるように電圧値３は設定される。電源電圧供給回路の出力電圧と基準電圧との差が大きいほど出力電圧の変化速度も速いため、基準電圧が電圧値３に設定されている間の変化速度は速くなる。したがって、最終的な目標電圧である電圧値２に収束する時間も短くすることができる。【００２１】
さらに、電圧値３の値を適切に設定することにより、図２に示すように電圧値２との差が極端に大きい場合に生じるオーバーシュートやアンダーシュートを防ぐことができる。【００２２】
また、本発明の第２の電源回路装置は、出力電圧が可変である電源電圧供給回路と、電源電圧供給回路の出力電圧値が与えられた基準電圧値に収束するように制御信号を出力する制御回路と、任意の電位に充電することが可能な複数のキャパシタを備える加速回路と、を有する。【００２３】
加速回路は、電源電圧供給回路の出力電圧と基準電圧値とを比較し、両者の差に応じて電源電圧供給回路の出力ノードに接続するキャパシタを切り替える。ただし、現在の出力電圧と基準電圧値との差が大きいほど出力変化の速度が大きくなるようにキャパシタを切り替える。【００２４】
例えば、目標とする電圧が電圧値１から電圧値２に切り替わる場合、キャパシタはあらかじめ電圧値３に充電しておく。その際、電圧値２が、電圧値１と電圧値３との間の値になるように電圧値３は設定される。また、電圧値１と電圧値２との差が大きいほど電圧値２と電圧値３との差が大きくなるように電圧値３は設定される。目標とする電圧を電圧値１から電圧値２に直接切り替える一方で、キャパシタと電源電圧供給回路の出力ノードとの間のスイッチがオンになる。その後、出力電圧が電圧値２に近づいた時点でスイッチは再びオフになる。【００２５】
このように制御することで、電源電圧供給回路の出力電圧の変化を加速する方向にキャパシタから電荷が移動するため、最終的な目標電圧である電圧値２に収束する時間も短くすることができる。
【実施例１】
【００２６】
まず、本発明の第一の実施例に係る電源回路装置および電圧制御方法について、図３〜図８を参照して説明する。【００２７】
図３に、本発明の電源回路装置の第一の実施例を示す。【００２８】
電源回路装置１は、電源電圧供給回路２と、基準電圧値を設定する基準電圧設定回路３と、から構成される。また、ターゲット回路５は、電源電圧を制御される対象である。【００２９】
図４に、電源電圧供給回路２の回路構成を示す。【００３０】
電源電圧供給回路２は、ＮＭＯＳＦＥＴ２１とオペアンプ２２とから構成されるフィードバックループによって、出力電圧ＶＯＵＴが基準電圧設定回路３から入力される基準電圧値ＶＴＡＲＧＥＴに収束するように制御を行う。【００３１】
図５に、基準電圧設定回路３の回路構成を示す。【００３２】
基準電圧設定回路３は、直列に接続されたＳ個の抵抗３１１，３１２，…，３１Ｓと、抵抗間の各ノードと出力ノードとの間に挿入されたＳ−１個のスイッチと、電圧比較回路３２と、から構成される。【００３３】
スイッチの内いずれか１つだけがオン状態となっており、ＶＴＡＲＧＥＴは接続されたノードの電位と一致する。【００３４】
電圧比較回路３２は、電源電圧供給回路２の出力電圧ＶＯＵＴと、最終的にＶＯＵＴを収束させたい電圧ＶＲＥＦとを比較し、その結果に応じて各スイッチを制御する。【００３５】
ここで、電源電圧供給回路２の出力電圧をＶ１からＶ２に切り替える場合を想定すると、切り替えた直後はＶＴＡＲＧＥＴ＝Ｖ３となるようにスイッチを制御し、ＶＯＵＴとＶＲＥＦとの差が一定値未満になった時点で、ＶＴＡＲＧＥＴ＝Ｖ２になるようにスイッチを制御する。ただし、Ｖ１＜Ｖ２＜Ｖ３もしくはＶ１＞Ｖ２＞Ｖ３である。このときのＶＴＡＲＧＥＴの変化を表したタイミングチャートを図６に示す。【００３６】
以上のように、本実施例の電源回路装置１を用いることにより、一時的に電源電圧供給回路２の出力電圧の変化速度が大きくなるようにＶＴＡＲＧＥＴの値が設定されるため、出力電圧がターゲット電圧に到達するまでの時間を短縮することができる。さらに、電源電圧供給回路２の出力電圧とターゲット電圧との差に応じて電源電圧変化速度を適切に設定することが可能となるため、出力電圧のオーバーシュートやアンダーシュートを抑制することができる。【００３７】
なお、本実施例では、ＶＯＵＴとＶＲＥＦとの差が一定値未満になった時点でＶＴＡＲＧＥＴの値を切り替えているが、例えば、ＶＯＵＴがＶＲＥＦの±１０％以内に入った時にＶＴＡＲＧＥＴ＝Ｖ２になるようにスイッチを制御するというように、ＶＯＵＴとＶＲＥＦとの比に基づいてＶＴＡＲＧＥＴの値を切り替えてもよい。【００３８】
また、本実施例では、ＶＴＡＲＧＥＴ＝Ｖ３となるようにスイッチを制御している期間はＶ３の電圧値は変化させていないが、例えば、出力電圧と電圧値Ｖ２との差が小さくなるにつれてＶ３の電圧値をＶ２に近づけるように制御してもよい。この場合、ＶＴＡＲＧＥＴは、図７に示すように変化する。このように制御することによって、より確実に出力電圧のオーバーシュートやアンダーシュートを抑制することができる。【００３９】
また、本実施例では、接続するノードをスイッチで切り替えることによってＶＴＡＲＧＥＴを変化させているが、例えば、図８に示すように電流源３３を制御し、抵抗３４に流れる電流値を変化させることでＶＴＡＲＧＥＴを変化させてもよい。
【実施例２】
【００４０】
次に、本発明の第二の実施例に係る電源回路装置および電圧制御方法について、図９〜図１３を参照して説明する。【００４１】
図９に、本発明の電源回路装置の第二の実施例を示す。【００４２】
電源回路装置１は、電源電圧供給回路２と、基準電圧値を設定する基準電圧設定回路３と、電源電圧供給回路２の出力電圧が基準電圧値に収束するように制御信号を出力する制御回路４と、から構成される。また、ターゲット回路５は、電源電圧を制御される対象である。【００４３】
図１０に、電源電圧供給回路２の回路構成を示す。【００４４】
電源電圧供給回路２は、制御回路４から出力される制御信号にしたがって任意のデューティー比のクロック信号ＣＬＫ１を生成することが可能なクロック生成回路２３と、内部に含んだ巨大なバッファ回路をクロック信号ＣＬＫ１にしたがって駆動する駆動回路２４と、駆動回路２４の出力電圧を平滑化するためのインダクタ２５およびキャパシタ２６と、から構成される。ここで、ＣＬＫ１のデューティー比が大きいほど出力電圧ＶＯＵＴは大きくなる。また、駆動回路２４の回路構成を図１１に示す。【００４５】
基準電圧設定回路３の回路構成および回路動作は第一の実施例で示したものと同じである。【００４６】
制御回路４は、クロック信号ＣＬＫ２の周期ごとに、基準電圧設定回路３の出力ＶＴＡＲＧＥＴと電源電圧供給回路２の出力電圧ＶＯＵＴとの大小関係および電位差を検知し、ＶＴＡＲＧＥＴ＜ＶＯＵＴであればクロック信号ＣＬＫ１のデューティー比が小さく、ＶＴＡＲＧＥＴ＞ＶＯＵＴであればクロック信号ＣＬＫ１のデューティー比が大きくなるように電源電圧供給回路２を制御する。さらに、制御回路４は、ＶＴＡＲＧＥＴとＶＯＵＴとの電位差が大きいほどデューティー比を大きく変化させるように電源電圧供給回路２を制御する。【００４７】
以上のように、本実施例の電源回路装置１を用いることにより、電源電圧供給回路２の出力とターゲット電圧との差に応じて電源電圧変化速度を適切に設定することが可能となるため、出力電圧にオーバーシュートやアンダーシュートを生じさせることなく出力電圧がターゲット電圧に到達するまでの時間を短縮することができる。【００４８】
なお、本実施例では、ＶＯＵＴとＶＲＥＦとの差が一定値未満になった時点でＶＴＡＲＧＥＴの値を切り替えているが、例えば、ＶＯＵＴがＶＲＥＦの±１０％以内に入った時にＶＴＡＲＧＥＴ＝Ｖ２になるようにスイッチを制御するというように、ＶＯＵＴとＶＲＥＦとの比に基づいてＶＴＡＲＧＥＴの値を切り替えてもよい。【００４９】
また、本実施例では、出力電圧を高速に変化させるために、基準電圧を一時的にＶ３として制御回路４に入力して制御を行っているが、例えば、図１２に示す回路構成を用い、電源電圧供給回路２に対して出力電圧Ｖ３に相当するデューティーを直接設定するようにしてもよい。その場合、図１３に示すようにクロック生成回路２３へは、制御回路４からの制御信号の他にデューティー設定回路４１からの制御信号ＤＵＴＹが入力される。制御信号ＤＵＴＹが入力されている期間、すなわちＶＯＵＴとＶＲＥＦとの差が一定値以上である期間は、制御回路４からの制御信号よりもデューティー設定回路４１からの制御信号ＤＵＴＹが優先される。
【実施例３】
【００５０】
次に、本発明の第三の実施例に係る電源回路装置および電圧制御方法について、図１４〜図１７を参照して説明する。【００５１】
図１４に、本発明の電源回路装置の第三の実施例を示す。【００５２】
電源回路装置１は、電源電圧供給回路２と、電源電圧供給回路２の出力電圧が基準電圧値ＶＲＥＦに収束するように制御信号を出力する制御回路４と、加速回路６と、から構成される。また、ターゲット回路５は電源電圧を制御される対象である。【００５３】
電源電圧供給回路２および制御回路４の回路構成および回路動作は第二の実施例と同じである。【００５４】
図１５に、加速回路６の回路構成を示す。【００５５】
加速回路６は、２つのキャパシタ６１および６２と、それらを電源電位ＶＨＩＧＨ，ＶＬＯＷおよび出力ノードと接続するためのスイッチ６１Ａ，６１Ｂ，６２Ａ，６２Ｂと、電圧比較回路３２と、から構成される。【００５６】
電圧比較回路３２は、電源電圧供給回路２の出力電圧ＶＯＵＴと、最終的にＶＯＵＴを収束させたい電圧とを比較し、その結果に応じてスイッチ６１Ａ，６１Ｂ，６２Ａ，６２Ｂを制御する。【００５７】
ここで、電源電圧供給回路２の出力電圧をＶ１からＶ２に切り替える場合を想定した図１６のタイミングチャートに基づいて、回路の動作を説明する。【００５８】
まず、出力電圧を切り替える前に、ＶＯＵＴがＶ１で安定しているとき、スイッチ６１Ａおよび６２Ａがオン、スイッチ６１Ｂおよび６２Ｂがオフになり、キャパシタ６１および６２はそれぞれＶＨＩＧＨおよびＶＬＯＷに充電される。なお、ＶＨＩＧＨはＶ１およびＶ２よりも高い電位であり、ＶＬＯＷはＶ１およびＶ２よりも低い電位である。また、Ｖ１とＶ２との差が大きいほどＶＨＩＧＨは高い電位に、ＶＬＯＷは低い電位に設定する。【００５９】
次に、目標とする出力電圧がＶ２に切り替わった直後に、スイッチ６１Ａおよび６２Ａがオフになり、さらに、Ｖ１＜Ｖ２であればスイッチ６１Ｂがオンになってキャパシタ６１と出力ノードとが接続される。逆に、Ｖ１＞Ｖ２であればスイッチ６２Ｂがオンになってキャパシタ６２と出力ノードとが接続される。【００６０】
その後、ＶＯＵＴとＶ２との差が一定値未満になった時点で、スイッチ６１Ｂおよび６２Ｂはオフになり、再びスイッチ６１Ａおよび６２Ａがオンになる。【００６１】
以上のように、本実施例の電源回路装置１を用いることにより、電源電圧供給回路２の出力変化開始時にキャパシタから電荷が供給されるため、出力電圧が目標とする電圧に到達するまでの時間を短縮することができる。さらに、電源電圧供給回路２の出力電圧と目標とする電圧との差に応じて適切にＶＨＩＧＨやＶＬＯＷを設定する、すなわち電荷の供給量を設定することにより、出力電圧のオーバーシュートやアンダーシュートを抑制することが可能となる。【００６２】
なお、本実施例では、電源電圧供給回路２としてスイッチングレギュレータを用いているが、出力電圧の変化速度を何らかのパラメータで制御できるレギュレータであれば何を用いてもよく、例えば、図４に示すようなシリーズレギュレータなどを用いてもよい。【００６３】
また、本実施例では、ＶＯＵＴとＶＲＥＦとの差が一定値未満になった時点でＶＴＡＲＧＥＴの値を切り替えているが、例えば、ＶＯＵＴがＶＲＥＦの±１０％以内に入った時にＶＴＡＲＧＥＴ＝Ｖ２になるようにスイッチを制御するというように、ＶＯＵＴとＶＲＥＦとの比に基づいてＶＴＡＲＧＥＴの値を切り替えてもよい。【００６４】
さらに、本実施例では、目標とする出力電圧がＶ１からＶ２に切り替わったときにスイッチ６１Ａおよび６２Ａをオフにしているが、キャパシタの充電が終わった時点でそれらをオフにしてもよい。【００６５】
また、本実施例では、ＶＯＵＴとＶＲＥＦとの差が一定値未満になった時点でスイッチ６１Ｂおよび６２Ｂをオフにしているが、スイッチ６１Ｂあるいは６２Ｂをオンにして一定時間経過後にそれらをオフにしてもよい。あるいは、ＶＯＵＴとＶＲＥＦとの差が、スイッチ６１Ｂあるいは６２Ｂをオンにした直後の数分の一になった時点でスイッチ６１Ｂあるいは６２Ｂをオフにするなど、ＶＯＵＴとＶＲＥＦとの差の変化に基づいて制御してもよい。【００６６】
また、本実施例では、ＶＨＩＧＨおよびＶＬＯＷを適切に制御することで、電源電圧供給回路２の出力ノードに供給する電荷量を制御しているが、例えば、図１７のように複数のキャパシタ６３１，６３２，…，６３Ｎ，６４１，６４２，…，６４Ｍを備えた加速回路６を用い、ＶＨＩＧＨおよびＶＬＯＷを特定の電位に固定した上で出力ノードに接続するキャパシタの数を変えてもよい。ここで、Ｎ，Ｍは２以上の整数である。このような制御を行うことにより、出力ノードに接続されるキャパシタの総容量を制御することができるので、目標とする出力電圧の変化量によってＶＨＩＧＨやＶＬＯＷの電圧値を変えることなく、供給する電荷量を適切に制御することができる。【００６７】
以上、実施例を参照して本発明を説明したが、本発明は上記実施例に限定されものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。【００６８】
本出願は、２００８年２月１９日に出願された日本出願特願２００８−０３７７７９を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【産業上の利用可能性】
【００６９】
本発明は、出力電圧が可変である電源回路装置および電圧制御方法に利用可能である。
【図１】
0005397227.tif 000002
【図２】
0005397227.tif 000003
【図３】
0005397227.tif 000004
【図４】
0005397227.tif 000005
【図５】
0005397227.tif 000006
【図６】
0005397227.tif 000007
【図７】
0005397227.tif 000008
【図８】
0005397227.tif 000009
【図９】
0005397227.tif 000010
【図１０】
0005397227.tif 000011
【図１１】
0005397227.tif 000012
【図１２】
0005397227.tif 000013
【図１３】
0005397227.tif 000014
【図１４】
0005397227.tif 000015
【図１５】
0005397227.tif 000016
【図１６】
0005397227.tif 000017
【図１７】
0005397227.tif 000018