(57)【特許請求の範囲】
【請求項１】
対をなすラインセンサ部を有し、
前記ラインセンサ部の各々が、光電変換された信号を出力するセンサセル部と、複数のメモリセル部と、を有する単位画素を複数有する焦点検出装置であって、
前記焦点検出装置は、
一の前記センサセル部を初期化したことによって生じるリセットノイズを、前記一のセンサセル部に対応して設けられた複数の前記メモリセル部に同時に書き込み、
前記センサセル部または前記メモリセル部から出力された信号を受けて、前記センサセル部または前記メモリセル部に転送する転送部であって、前記センサセル部から出力された信号と、前記メモリセル部に書き込まれた前記リセットノイズおよび前記転送部で生じるノイズとの差分処理を行う転送部を備え、さらに
前記ラインセンサ部を複数の領域に分けて、前記ラインセンサ部の端部を含まない一部の領域でデフォーカス量の検出を行い、
所定のコントラストが得られた場合には各前記単位画素の一のメモリセル部を用いて前記差分処理を行い、
前記所定のコントラストが得られない場合には、前記ラインセンサ部の全体の領域でデフォーカス量の検出を行い、前記一のメモリセル部とは異なるメモリセル部を用いて前記差分処理を行うこと
を特徴とする焦点検出装置。
【請求項２】
前記センサセル部は、光電変換部と、光電変換部で生じた電荷を増幅して出力する増幅部とを備えることを特徴とする請求項１に記載の焦点検出装置。
【請求項３】
請求項１または２に記載の焦点検出装置を備える撮像システム。
【請求項４】
対をなすラインセンサ部を有し、
前記ラインセンサ部の各々が、光電変換された信号を出力するセンサセル部と、複数のメモリセル部と、を有する単位画素を複数有する焦点検出装置の駆動方法であって、前記焦点検出装置は、前記センサセル部または前記メモリセル部から出力された信号を受けて、前記センサセル部または前記メモリセル部に転送する転送部であって、前記センサセル部から出力された信号と、前記メモリセル部に書き込まれた前記リセットノイズおよび前記転送部で生じるノイズとの差分処理を行う転送部を備え、さらに
一の前記センサセル部を初期化したことによって生じるリセットノイズを、前記一のセンサセル部に対応して設けられた複数の前記メモリセル部に同時に書き込み、
前記ラインセンサ部を複数の領域に分けて、前記ラインセンサ部の端部を含まない一部の領域でデフォーカス量の検出を行い、
所定のコントラストが得られた場合には各前記単位画素の一のメモリセル部を用いて前記差分処理を行い、
前記所定のコントラストが得られない場合には、前記ラインセンサ部の全体の領域でデフォーカス量の検出を行い、前記一のメモリセル部とは異なるメモリセル部を用いて前記差分処理を行うこと
を特徴とする焦点検出装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換装置に関し、特に、光電変換を行う光電変換部と、光電変換部からの信号を転送する転送部と、光電変換部からの信号を保持する記憶部と、を備える光電変換装置に関する。
【背景技術】
【０００２】
撮像システムにおいては、焦点を検出するＡＦ（Ａｕｔｏ  Ｆｏｃｕｓｉｎｇ）センサを備えることが一般的である。近年のＡＦセンサは、焦点検出の高速化とともに、検出精度を高めることが求められている。
【０００３】
特許文献１には、センサセル部から出力された信号をメモリセル部に転送する転送系を備えた固体撮像装置が記載されている。この中で、メモリセル部は複数設けられても良いことが記載されている。
【０００４】
特許文献２には、ラインセンサを複数の領域に分割した場合にそれぞれの領域に対応する蓄積信号を記憶するフレームメモリと、ラインセンサの全領域に対応する蓄積信号を記憶するフレームメモリと、を備える焦点検出装置が記載されている。特許文献２によれば、デフォーカス量が大きい場合でも高速に焦点検出を行えるとしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０９−２００６１４号公報
【特許文献２】特開２００６−２２０６８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１および特許文献２のいずれにも、１つのセンサセル部に対して複数のメモリセル部を設ける具体的な回路構成もその動作も開示がない。
【０００７】
本発明は、１つのセンサセル部に対して複数のメモリセル部を設けた構成における好適な光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決する本発明は、対をなすラインセンサ部を有し、前記ラインセンサ部の各々が、光電変換された信号を出力するセンサセル部と、複数のメモリセル部と、を有する単位画素を複数有する焦点検出装置であって、前記焦点検出装置は、一の前記センサセル部を初期化したことによって生じるリセットノイズを、前記一のセンサセル部に対応して設けられた複数の前記メモリセル部に同時に書き込み、前記センサセル部または前記メモリセル部から出力された信号を受けて、前記センサセル部または前記メモリセル部に転送する転送部であって、前記センサセル部から出力された信号と、前記メモリセル部に書き込まれた前記リセットノイズおよび前記転送部で生じるノイズとの差分処理を行う転送部を備え、さらに前記ラインセンサ部を複数の領域に分けて、前記ラインセンサ部の端部を含まない一部の領域でデフォーカス量の検出を行い、所定のコントラストが得られた場合には各前記単位画素の一のメモリセル部を用いて前記差分処理を行い、前記所定のコントラストが得られない場合には、前記ラインセンサ部の全体の領域でデフォーカス量の検出を行い、前記一のメモリセル部とは異なるメモリセル部を用いて前記差分処理を行うこと
を特徴とする焦点検出装置である。
【発明の効果】
【０００９】
本発明によれば、１つのセンサセル部に対して複数のメモリセル部を設けた光電変換装置において、好適な動作を実現できる。
【図面の簡単な説明】
【００１０】
【図１】実施例１に係る位相差ＡＦ用の光電変換装置における撮像面を模式的に示す図である。
【図２】実施例１に係るラインセンサ部を示すブロック図である。
【図３】本発明の第１の実施例に係る光電変換装置の回路図である。
【図４】本発明の第１の実施例に係るタイミング図である。
【図５】本発明の第２の実施例に係るタイミング図である。
【図６】本発明の第１の実施例に係る光電変換装置のレイアウト図である。
【図７】本発明の第１の実施例に係る光電変換装置のレイアウト図である。
【図８】本発明の第３の実施例に係る焦点検出装置（ＡＦセンサ）の構成例を示すブロック図である。
【図９】本発明の第４の実施例にかかる撮像システムの構成例を示すブロック図である。
【発明を実施するための形態】
【００１１】
まず、本発明の利点を説明するために、仮に特許文献１に開示された構成において、特許文献２にあるように、１つのセンサセル部に対してメモリセル部を２つ設けることを考える。特許文献２によれば、蓄積動作に先だってセンサセル部のノイズ信号をメモリセル部に信号を書き込む動作が行われる。そのため、仮に特許文献１に開示された構成で２つのメモリセル部を設けると、メモリセル部へノイズ信号を書き込む動作が２回必要になる。そのため、ノイズ信号の書き込み動作の後に開始するオートゲインコントロール（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ；以下ＡＧＣと称する）を開始するタイミングが遅くなることが考えられる。
【００１２】
上述の場合に問題となるのは、入射光の強度が強い場合である。入射光強度が強いということはセンサセル部が短い期間で信号の飽和レベルに達することを意味する。従って、ＡＧＣを開始するタイミングが遅くなると、ＡＧＣを開始するよりも前に信号が飽和レベルに達してしまい、ＡＧＣを適切に行えなくなるおそれが生じる。
【００１３】
上記の問題に対処する本発明の具体的な実施例を以下に説明する。
【００１４】
（実施例１）
図面を参照しながら本発明に係る第１の実施例を説明する。第１の実施例は、位相差焦点検出（Ａｕｔｏ  Ｆｏｃｕｓｉｎｇ；ＡＦ）用の光電変換装置に適用した例を示す。
【００１５】
図１は、位相差ＡＦ用の光電変換装置における撮像面を模式的に示した図である。撮像面には、対となるラインセンサ部Ｌ１ＡとＬ１Ｂ、Ｌ２ＡとＬ２Ｂ、・・・ＬＮＡとＬＮＢが存在する。一対のラインセンサ部は撮像面のある領域における被写体のデフォーカス量を測定するために用いられ、このラインセンサ部の対を複数配列することで測距点を複数設け、ＡＦの精度の向上を図るものである。各ラインセンサ部は、単位画素１１Ａ、１２Ａ、・・・を含んでいる。
【００１６】
図２は、ラインセンサ部Ｌ１Ａ、Ｌ２Ａ、・・・に係る部分をより詳細に示したブロック図である。各単位画素はセンサセル部、第１メモリ部、及び第２メモリ部を備える構成で、共通出力線に接続されている。また、異なるラインセンサ部の同様の位置に存在する単位画素は、共通出力線を介して共通の転送部に接続される。各転送部は、共通のバッファアンプに接続される。ラインセンサ部Ｌ１Ｂ、Ｌ２Ｂ、・・・も図２と同様の構成である。
【００１７】
図３は、図２で示した構成のうちラインセンサ部ＬＳ１を抜き出しており、特に単位画素１１Ａと、これと接続された転送部とに着目して説明を行う。単位画素１１Ａは、センサセル部１０１、第１メモリセル部３０１、及び第２メモリセル部４０１とを含む。図３において、ＭＯＳトランジスタの制御電極並びにスイッチに付された「φＸ」は、不図示の制御部から供給される信号を意味している。
【００１８】
単位画素１１Ａに着目すると、センサセル部１００は光電変換部であるフォトダイオード（ＰＤ）１０３、センサセル部書き込みスイッチ１０６、及びトランジスタＭ１１、Ｍ１２を含む。ＰＤ１０３のアノードはセンサセル部書き込みスイッチ１０６の一方の端子とトランジスタＭ１１の制御電極と接続され、カソードは電源電圧ＶＤＤに接続される。トランジスタＭ１１及びＭ１２は、ＭＯＳトランジスタＭ１２が導通すると負荷ＭＯＳトランジスタＭ１３とともにゲインが−１の反転アンプを構成する。センサセル部１００は、この反転アンプを介してフォトダイオード１０３で光電変換された電荷量に基づく蓄積信号を共通出力線１１２に出力する。つまり、ＭＯＳトランジスタＭ１２はセンサセル部１００を選択するための選択スイッチとして機能する。センサセル部書き込みスイッチ１０６はフォトダイオード１０３のアノードと共通出力線１１２との導通または非導通を切り換えるもので、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ、ＣＭＯＳトランジスタなどで構成することができる。
【００１９】
メモリセル部１０１及び１０２は、センサセル部１００におけるフォトダイオード１０３をメモリ容量１０４、１０５に置き換えた構成となっているので説明を省略する。本図では負荷ＭＯＳトランジスタＭ１３がセンサセル部１００、メモリセル部１０１及び１０２に共通に設けられているが、各セル部につき１つの負荷ＭＯＳトランジスタを設けても良い。
【００２０】
次に、転送部１１３について説明する。転送部１１３は、ＭＯＳトランジスタＭ２１〜Ｍ２４、転送容量１１７、フィードバックスイッチ１２０及びトランスファースイッチ１２１を含む。トランスファースイッチ１２１の一方の端子は共通出力線１１２及びフィードバックスイッチ１２０の一方の端子と接続される。トランスファースイッチ１２１の他方の端子は、転送容量１１７の一方の端子、ＭＯＳトランジスタＭ２２の一方の主電極、及びＭＯＳトランジスタＭ２４の一方の主電極に接続される。ＭＯＳトランジスタＭ２２の他方の主電極は電源電圧ＶＲＳに接続される。光信号読み出しスイッチであるＭＯＳトランジスタＭ２４の他方の主電極はバッファアンプ１２３に接続される。転送容量１１７の他方の端子はＭＯＳトランジスタＭ２１の制御電極およびＭＯＳトランジスタＭ２３の一方の主電極に接続される。ＭＯＳトランジスタＭ２１の一方の主電極は電源電圧ＶＤＤに接続され、他方の主電極は定電流源１２４、ノードＮ６、及びフィードバックスイッチ１２０の他方の端子に接続される。転送部は、後述する動作により、センサセル部から出力された信号と、メモリセル部に書き込まれたリセットノイズおよび転送部で生じるノイズとの差分処理を行う。
【００２１】
以下では図３及び４を参照しながら本実施例に係る光電変換装置の動作を説明する。図４では、図３に示すスイッチやＭＯＳトランジスタの制御電極に与えられる信号を示している。ＰＭＯＳトランジスタに与えられる信号は反転信号として“／”を付している。従って、各スイッチ及びＭＯＳトランジスタは、図４に示す対応する信号がハイレベルで導通する。
【００２２】
期間（１）では、フォトダイオード１０３及びメモリ容量１０４、１０５をリセットする動作が行われる。その後、フォトダイオード１０３をリセットすることによってセンサセル部１００で生じたノイズＮｓを転送容量１１７に書き込む動作を行う。
【００２３】
まず、信号φＲＳ、φＦＴ、φＰＳ１、φＰＳ２＿１、φＰＳ２＿２及び／φＧＲがハイレベルになることで、センサセル部書き込みスイッチ１０６、メモリセル部書き込みスイッチ１０７、１０８、トランスファースイッチ１２１、ＭＯＳトランジスタＭ２２及びＭＯＳトランジスタＭ２３が導通する。これにより、フォトダイオード１０３及びメモリ容量１０４、１０５が電源電圧ＶＲＳにリセットされるとともに、転送容量１１７の両電極が電源電圧ＶＲＳおよびＶＧＳにリセットされる。
【００２４】
次に、信号／φＧＲがローレベルになることで転送容量１１７の他方の端子がフローティングになる。そして信号φＰＳ１、φＰＳ２＿１、φＰＳ２＿２及びφＲＳがローレベルになった後に、信号／φＳＬ１及び／φＬがハイレベルになると、センサセル部１００のリセット後のセンサノイズＮｓが転送容量１１７に書き込まれる。
【００２５】
期間（２）で信号φＦＢがハイレベルになると、転送容量１１７に保持されたセンサノイズＮｓに転送部１１３のノイズＮｔが重畳されたノイズＮｓ＋Ｎｔが、ＭＯＳトランジスタＭ２１と定電流源１２４とで構成されるソースフォロワによって共通出力線１１２に出力される。この期間に信号φＰＳ１が一時的にハイレベルとなることで、ノイズＮｓ＋Ｎｔがセンサセル部１００に書き込まれる。信号φＰＳ１がローレベルになったタイミングから、センサセル部の蓄積動作期間が開始する。
【００２６】
期間（３）で信号／φＳＬ１、／φＬがハイレベルになると、センサセル部１００に保持されていた（Ｎｓ＋Ｎｔ）が反転されて、これにＮｓが加わって出力される。すなわち、センサセル部１００の出力は−（Ｎｓ＋Ｎｔ）＋Ｎｓ＝−Ｎｔとなる。このとき、／φＧＲおよびφＦＴがハイレベルになると転送容量１１７の一方の端子には−Ｎｔが、他方の電極にはＶＧＲが与えられる。そのｇ、信号／φＧＲがローレベルになると転送容量１１７の他方の端子がフローティングとなり、転送容量１１７にはＶＧＲ＋Ｎｔの電位差が保持される。
【００２７】
期間（４）に信号φＲＳがハイレベルになると転送容量１１７の一方の端子がＶＲＳになり、転送部ノイズＮｔ分だけ変動するので、他方の端子もＮｔ分だけ変動する。このとき信号φＦＢがハイレベルであるので、転送部１１３のソースフォロワからノイズ２×Ｎｔが出力されることになる。式には明示しないが、ノイズ２×Ｎｔに加えて、期間（１）でセンサセル部を初期化したことによって生じるランダムノイズ（以下、リセットノイズと称す）も重畳されている。
【００２８】
さらに、期間（４）では信号φＰＳ２＿１、φＰＳ２＿２もともにハイレベルであるので、スイッチ１０７および１０８を介してメモリセル部１０１、１０２にも２×Ｎｔが同時に書き込まれる。ここで同時とは、期間（４）において信号φＲＳとφＦＢとがともにハイレベルである期間に、信号φＰＳ２＿１、φＰＳ２＿２によって２×Ｎｔがメモリセル部１０１と１０２の両者に書き込まれることを意味する。信号φＰＳ２＿１とφＰＳ２＿２とが同時にローレベルに遷移することは必ずしも必要ではない。
【００２９】
期間（５）では、信号φＦＴがハイレベルである。期間（５）に信号φＲＳおよび／φＧＲがハイレベルになると、共通出力線１１２と転送容量１１７の一方の端子がＶＲＳに、他方の端子がＶＧＲにリセットされる。その後、信号φＲＳおよび／φＧＲがローレベルにすることで、転送容量１１７の他方の端子、すなわちソースフォロワの入力をフローティングにする。
【００３０】
期間（６）からＡＧＣ動作が開始される。この期間では信号／φＳＬ１および／φＬがハイレベルになるので、センサセル部１００の反転アンプが動作して共通出力線にはセンサセル部１００で光電変換された信号Ｓ１に応じたレベルが現れる。期間（５）までの動作でセンサセル部にはノイズＮｓ＋Ｎｔが書き込まれていたので、センサセル部１００から出力される信号は反転アンプの作用により−（Ｓ１＋Ｎｓ＋Ｎｔ）に、センサセル部１００によるノイズＮｓが加わって−（Ｓ１＋Ｎｔ）となる。この結果、転送容量１１７の他方の端子も−（Ｓ１＋Ｎｔ）だけ変動するので、転送容量１１７の他方の端子の電位はＶＧＲ−（Ｓ１＋Ｎｔ）となる。これに転送部のノイズＮｔが加わった信号がノードＮ６からモニタ部ＭＯＮに入力されるので、モニタ部ＭＯＮではノイズの影響のない光信号Ｓ１だけをモニタすることができる。期間（６）におけるセンサセル部１００の出力変化は、端子１２２を介してリアルタイムでモニタ部ＭＯＮにて観測される。モニタ部ＭＯＮにはゲイン可変増幅部が含まれており、後述するコントラストの検出結果に応じてゲインが可変される。これをオートゲインコントロール（ＡＧＣ）と呼ぶ。モニタ部ＭＯＮによるモニタ動作の結果、期間（６）での蓄積動作が終了した時点での、センサセル部１０１から出力される光信号を−Ｓ２とする。
【００３１】
期間（７）では信号信号φＦＴがハイレベルに保たれており、信号／φＳＬ１、／φＬ１及び／φＧＲがハイレベルになることで、転送容量１１７の一方の電極の電位がＶＲＳから−（Ｓ２＋Ｎｔ）分だけ変動する。
【００３２】
期間（８）に信号／φＳＬ２＿１および／φＬ１がハイレベルになると、第１メモリセル部１０１に保持されていたノイズ２Ｎｔに、第１メモリセル部１０１のノイズＮｍ１が加わって、−２Ｎｔ＋Ｎｍ１が転送容量１１７の一方の端子に与えられる。つまり、転送容量１１７には、−２Ｎｔ＋Ｎｍ１−（−（Ｓ２＋Ｎｔ））＝Ｓ２−Ｎｔ＋Ｎｍ１分の電位変動量が保持されることになる。
【００３３】
期間（９）では信号φＦＴがローレベルにある。信号φＦＢがハイレベルの期間に信号／φＰＳ２＿１がハイレベルになると、転送部１１３からは、Ｓ２−Ｎｔ＋Ｎｍ１にノイズＮｔが加わって、Ｓ２＋Ｎｍ１が第１メモリセル部１０１に与えられる。
【００３４】
期間（１０）に信号φＦＢがローレベルになり、信号φＦＴがハイレベルになる。この期間に信号／φＬおよび／φＳＬ２＿１がハイレベルになることで、第１メモリセル部１０１に保持された信号Ｓ２＋Ｎｍ１が反転アンプによって反転出力され、これに第１メモリセル部１０１のノイズＮｍ１が加わって、−Ｓ２が転送容量１１７の一方の端子に与えられる。つまり、結果的にノイズの影響が低減された信号が出力されるものである。この期間に、不図示のシフトレジスタから信号φＨが供給されると、信号−Ｓ２がバッファアンプに伝達されて、不図示の後段の信号処理回路に出力される。
【００３５】
期間（１１）〜（１４）に係る動作は、期間（７）〜（１０）の動作を、第２メモリセル部１０２に対して行う。これにより、１回の蓄積シーケンスでセンサセル部１００から、異なる蓄積時間に基づく信号を取得することができる。これにより、高速な焦点検出動作が実現できる。
【００３６】
以上で説明した動作を、焦点検出装置全体の動作と関連付けて、対をなすラインセンサ部Ｌ１ＡとＬ１Ｂとに着目して説明する。
【００３７】
図１において、ラインセンサ部Ｌ１ＡとＬ１Ｂとは、撮像面のある領域における被写体のデフォーカス量、すなわち、撮像システムのレンズの合焦位置からのずれ量を検出するために用いられる。
【００３８】
特許文献２に記載された焦点検出装置と同様に、ラインセンサ部を複数の領域に分割し、まずは各ラインセンサ部の中央付近、すなわち端部を含まない領域でデフォーカス量を検出する（小デフォーカス量での検出）。仮にこの条件で所定のコントラストが得られた場合には、各単位画素に複数設けられたメモリセル部のうちの一つを用いて、ノイズ低減のための差分処理を転送部で行って信号を読み出す。
【００３９】
一方、各ラインセンサ部の中央付近では所定のコントラストが得られない、すなわち大デフォーカスの状態では、各ラインセンサ部の全体の領域でデフォーカス量の検出を行い。この場合には、先述した小デフォーカス量での検出時に用いたメモリセル部とは異なるメモリセル部を用いて差分処理を行う。なお、所定のコントラストとは、用途や目的に応じて任意に設定できるものである。
【００４０】
これにより、被写体が小デフォーカスの状態であれば、ラインセンサ部の一部の領域のみを読み出すことで高速な動作が可能となり、被写体が大デフォーカスの状態であったとしても、センサセル部を初期化して蓄積動作をやり直す必要がないために、高速な動作が実現できる。
【００４１】
以上で説明したように、本発明で特徴的なのは期間（４）において、転送部１１３から出力されるノイズ２×Ｎｔを、メモリセル部１０１と１０２の両者に書き込むことである。つまり、センサセル部１００を初期化したことによって生じるリセットノイズをメモリセル部１０１と１０２の両者に書き込んでいる。本実施例ではメモリセル部を２つ設けた例を説明したが、メモリセル部の数は３以上であってもよい。その場合には、期間（７）〜（１０）の動作に対応する操作を、追加したメモリセル部に対しても行う。
【００４２】
図３に示した光電変換装置のレイアウト例を図６及び７に示す。図６では、センサセル部と２つのメモリセル部を一つの組として、その組を行列状に配列したものである。転送部ならびにシフトレジスタは、各列に設けられた複数のセンサセル部とメモリセル部に対して共通に設けられている。
【００４３】
図７は、センサセル部のみが配列された領域と、メモリセル部のみが配列された領域とに分けてレイアウトした場合の図である。このレイアウトにおいても、転送部ならびにシフトレジスタは、各列に設けられた複数のセンサセル部とメモリセル部に対して共通に設けられている。
【００４４】
（実施例２）
図５に示すタイミングチャートを参照しながら本発明の第２の実施例に係る動作を説明する。本実施例に係る動作は、図２に示した動作と期間（１）〜（８）までは同一の動作であるので、ここでは期間（１）〜（５）を省略している。
【００４５】
本実施例は、ある時刻までに各ラインセンサ部のセンサセル部で蓄積された信号が所望のレベル（以下、蓄積レベルと称す）に達しているか否かを判定するための光電変換装置の動作を説明するものである。
【００４６】
期間（９’）では信号φＦＴがローレベルである。この期間に信号φＦＢおよびφＰＳ２＿２が一時的にハイレベルとなると、実施例１の期間（８）で説明した信号Ｓ２（ｔ１）−Ｎｔ＋Ｎｍ１に転送部のノイズＮｔが加わったＳ２（ｔ１）＋Ｎｍ１が第２メモリセル部１０２に書き込まれる。ここでＳ２（ｔ１）は、時刻ｔ１における信号であることを示すための表記で、実施例１で説明した信号Ｓ２と同じものである。
【００４７】
期間（１０’）には信号φＦＢがローレベルになり、信号φＦＴがハイレベルになる。この期間に信号／φＬおよび／φＳＬ２＿２がハイレベルになると、第２メモリセル部１０２に保持された信号Ｓ２（ｔ１）＋Ｎｍ１が反転された上でノイズＮｍ２が加わり、結果として−（Ｓ２（ｔ１）＋Ｎｍ１）＋Ｎｍ２が共通出力線１１２に出力される。さらに不図示のシフトレジスタから信号φＨが与えられると、この信号はバッファアンプ１２３から不図示の信号処理部へと伝達される。このようにしてバッファアンプ１２３を介して読み出された時刻ｔ１における信号は、信号処理部にて、蓄積レベルに達しているか否かの判定が行われる。上述の説明から明らかなように、読み出された信号にはノイズＮｍ２−Ｎｍ１が重畳されているが、モニタする信号Ｓ２のレベルに対して十分に小さいので、ノイズの影響は小さい。
【００４８】
時刻ｔ１における信号Ｓ２（ｔ１）が、所定の蓄積終了レベルに達していないと判定された場合には、期間（８’）〜（１１’）と同様の動作を繰り返して、時刻ｔ２における信号を第２メモリセル部１０２から出力する。以降、取得された信号が所定の蓄積終了レベルに達するまで、同様の動作を繰り返す。ここで、所定の蓄積終了レベルとは目的に応じて設定しうるものである。
【００４９】
上述のように、第１メモリセル部１０１に保持されたノイズ２×Ｎｔを用いて、第２メモリセル部１０２から繰り返し読み出すことで、バッファアンプの後段に設けられた信号処理部を用いて信号レベルのモニタを行うことができる。信号処理部をバッファアンプの後段に設けられるので、信号処理部をラインセンサ部とは異なる半導体基板上に形成することでラインセンサ部のレイアウトが容易になる。
【００５０】
（実施例３）
図８を参照しながら本発明に係る第３の実施例を説明する。図８は、本発明に係る光電変換装置を、位相差検出方式の焦点検出装置（以下ＡＦセンサと称す）に適用した場合の構成例を示すブロック図である。
【００５１】
ＡＦセンサ８１１は、ラインセンサ部Ｌ１Ａ、Ｌ２Ａ、・・・及びＬ１Ｂ、Ｌ２Ｂ、・・・が配列されたセンサブロックと、外部インターフェースとＡＦセンサのタイミング信号を生成する機能を持つロジックブロック８０１、アナログ回路ブロック８１０とを含む。
【００５２】
アナログ回路ブロック８１０は、ＡＧＣ回路８０２〜８０５を備え、ラインセンサ部からの信号のモニタリングや、蓄積時間の制御を行う。アナログ回路ブロック８１０は更に、光電変換装置で用いられる参照電圧や参照電流を生成する参照電圧電流生成回路８０６、温度計回路８０７等を含んでなる。
【００５３】
ロジックブロック８０１はシリアル通信端子８１２を介して外部とのシリアル通信によってＡＦセンサ８１１の駆動タイミングを制御する。
【００５４】
本実施例においても、実施例１または２で説明した光電変換装置を用いることで、高速な焦点検出動作が実現できる。
【００５５】
（実施例４）
図９は、本発明の実施例４を示す撮像システムの構成例を示すブロック図である。
【００５６】
９０１は後述するレンズのプロテクトを行うバリア、９０２は被写体の光学像を固体撮像装置９０４に結像するレンズ、９０３はレンズを通過した光量を調整するための絞りである。９０４はレンズで結像された被写体の光学像を画像信号として取得する固体撮像装置である。９０５は先述の各実施例で説明した光電変換装置を用いたＡＦセンサである。
【００５７】
９０６は固体撮像装置９０４やＡＦセンサ９０５から出力される信号を処理するアナログ信号処理装置、９０７は信号処理装置９０６から出力された信号をアナログデジタル変換するＡ／Ｄ変換器である。９０８はＡ／Ｄ変換器９０７より出力された画像データに対して各種の補正や、データを圧縮するデジタル信号処理部である。
【００５８】
９０９は画像データを一時記憶するためのメモリ部、９１０は外部コンピュータなどと通信するための外部Ｉ／Ｆ回路、９１１はデジタル信号処理部９０８などに各種タイミング信号を出力するタイミング発生部である。９１２は各種演算とカメラ全体を制御する全体制御・演算部、９１３は記録媒体制御Ｉ／Ｆ部、９１４は取得した画像データを記録、又は読み出しを行うための半導体メモリなどの着脱可能な記録媒体、９１５は外部コンピュータである。
【００５９】
次に、上記の撮像システムの撮影時の動作について説明する。
【００６０】
バリア９０１がオープンされ、ＡＦセンサ９０５から出力された信号をもとに、全体制御・演算部９１２は前記したような位相差検出により被写体までの距離を演算する。その後、演算結果に基づいてレンズ９０２を駆動し、再び合焦しているか否かを判断し、合焦していないと判断したときには、再びレンズ９０２を駆動するオートフォーカス制御を行う。次いで、合焦が確認された後に固体撮像装置９０４による蓄積動作が始まる。固体撮像装置９０４の蓄積動作が終了すると、固体撮像装置９０４から出力された画像信号はＡ／Ｄ変換器９０７でアナログデジタル変換され、デジタル信号処理部９０８を通り全体制御・演算によりメモリ部９０９に書き込まれる。その後、メモリ部９０９に蓄積されたデータは全体制御・演算部９１２の制御により記録媒体制御Ｉ／Ｆ部９１０を介して記録媒体９１４に記録される。また、外部Ｉ／Ｆ部９１０を通り直接コンピュータなどに入力してもよい。
【符号の説明】
【００６１】
１００  センサセル部
１０１  第１メモリセル部
１０２  第２メモリセル部
１０３  フォトダイオード（ＰＤ）
１０４  メモリ容量
１０５  メモリ容量
１１３  転送部
【図１】
0005441651.tif 000002
【図２】
0005441651.tif 000003
【図３】
0005441651.tif 000004
【図４】
0005441651.tif 000005
【図５】
0005441651.tif 000006
【図６】
0005441651.tif 000007
【図７】
0005441651.tif 000008
【図８】
0005441651.tif 000009
【図９】
0005441651.tif 000010