(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に画定され、複数のチップ領域を包含するチップ有効領域とを有し、
前記チップ有効領域を、前記半導体基板面内の所定方向からウエハ情報に応じた回転角度で回転させたことを特徴とする半導体ウエハ。
【請求項２】
複数のチップ領域を包含するチップ有効領域を、半導体基板面内の所定方向からウエハ情報に応じた回転角度で回転させて前記半導体基板に確定し、
前記回転角度に基づいて、前記ウエハ情報を識別することを特徴とする半導体ウエハの識別方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハとその識別方法に関する。
【背景技術】
【０００２】
LSI等の半導体装置の製造工程では、半導体ウエハに対して成膜やエッチング等の様々な工程が行われる。これらの工程の前後に、半導体ウエハにはナンバリングと呼ばれる処理が行われ、ロット番号やウエハ番号等のウエハ情報が半導体ウエハの周縁部分にレーザによりドットパターン状に刻印される。そのナンバリング処理は、半導体装置の量産工場において行われることもあるし、半導体ウエハの製造業者が納品前に予め行う場合もある。
【０００３】
半導体装置の量産工場においては、オペレータがこのようなウエハ情報を目視で参照することで、その半導体ウエハのロット番号やウエハ番号が認識される。
【０００４】
しかしながら、ナンバリングにより刻印されたウエハ情報は、その上に膜を何層も積層していくうちに、各膜の干渉縞等によって読みづらくなるという欠点がある。
【０００５】
また、そのウエハ情報をレーザでドットパターン状に刻印すると、ドットの周囲で半導体基板が僅かに盛り上がり、半導体基板に段差が形成される。その段差はパーティクルの発生源となり、パーティクルによって半導体装置の歩留まりが低下するおそれがある。
【０００６】
したがって、レーザによる刻印を使用せずに半導体ウエハを識別する技術が望まれている。このような技術については、例えば特許文献１、２に開示されている。
【０００７】
これらの特許文献では、半導体ウエハの周縁に複数のノッチを形成し、各ノッチ同士の位置関係から半導体ウエハを識別している。
【０００８】
しかしながら、このように複数のノッチを形成したのでは、ノッチから半導体ウエハが割れる危険性が高まるうえに、ノッチの形成工程を新たに追加する必要があるので手間やコストがかかってしまう。
【０００９】
なお、下記の特許文献３〜５にも本発明に関連する技術が開示されている。
【特許文献１】特開平１１−２３３３８９号公報
【特許文献２】特開２００２−３６７８７１号公報
【特許文献３】特開２００１−２３０１６５号公報
【特許文献４】特開２００３−３４７２００号公報
【特許文献５】特開平４−０４３３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、刻印によりウエハ情報を形成せず、且つ新たな工程を追加せずに既存の工程を活かしながらウエハ情報を識別できる半導体ウエハとその識別方法を提供することある。
【課題を解決するための手段】
【００１１】
本発明の一観点によれば、半導体基板と、前記半導体基板に画定され、複数のチップ領域を包含するチップ有効領域とを有し、前記チップ有効領域を、前記半導体基板面内の所定方向からウエハ情報に応じた回転角度で回転させたことを特徴とする半導体ウエハが提供される。
【００１３】
そして、本発明の更に別の観点によれば、複数のチップ領域を包含するチップ有効領域を、半導体基板面内の所定方向からウエハ情報に応じた回転角度で回転させて前記半導体基板に確定し、前記回転角度に基づいて、前記ウエハ情報を識別することを特徴とする半導体ウエハの識別方法が提供される。
【発明の効果】
【００１５】
本発明によれば、ウエハ情報に応じた回転角度でチップ有効領域を所定方向から回転させ、その回転角度からウエハ情報を識別するので、ウエハ情報を半導体基板に刻印する必要がなく、刻印に伴うパーティクルを抑制でき、半導体装置の歩留まり低下を防止できる。更に、ウエハ情報を書き込むための新たな工程も不要であり、工程数やコストの増大を抑制することもできる。
【００１６】
また、半導体基板の上方又は該半導体基板に形成されたデバイスパターンと同一層内において、ウエハ情報に対応した位置に識別マークを設け、その識別マークの位置からウエハ情報を識別してもよい。この場合、識別マークは、デバイスパターンと同一層内において、該デバイスパターンと同時に形成することができるので、新たな工程は不要である。更に、この場合も半導体基板にウエハ情報を刻印する必要がないので、刻印に起因したパーティクルを抑制できる。
【発明を実施するための最良の形態】
【００１７】
（１）調査結果についての説明
本発明の実施の形態に先立ち、本願発明者が行った調査について説明する。
【００１８】
図１は、レーザによってウエハ情報２が刻印された半導体基板１の平面図である。
【００１９】
ウエハ情報２は、半導体基板１のロット番号やウエハ番号を識別するためのものであって、数字やアルファベット等の文字列で構成される。
【００２０】
図２は、このウエハ情報２を構成する文字の顕微鏡像である。これに示されるように、ウエハ情報２を構成する文字の一つ一つは、ドットDの集合体で構成される。
【００２１】
但し、レーザ刻印を用いたため、一つのドットDの周囲において半導体基板１が盛り上がって段差が形成され、該段差から図示のようなパーティクルPが発生することがある。そのパーティクルPは、配線等のデバイスパターンにスクラッチと呼ばれる傷をつけてしまうおそれがある。
【００２２】
図３は、このようにしてスクラッチSが形成された配線３の顕微鏡像を基にして描いた図である。スクラッチSは、半導体チップの不良原因となり、半導体基板１から切り出される良品チップの個数を低減させてしまう。
【００２３】
一方、図４は、半導体基板１の上に複数の絶縁膜を形成した後におけるウエハ情報２の顕微鏡像である。絶縁膜を複数形成したことで干渉縞が発生し、ウエハ情報２が読みづらくなるのが理解される。
【００２４】
本願発明者はこのような調査結果に基づき、以下に説明するような本発明の実施の形態に想到した。
【００２５】
（２）第１実施形態
図５は、本実施形態に係る半導体ウエハとその識別方法について説明するための模式図である。
【００２６】
本実施形態に係る半導体ウエハ１０は、シリコン（半導体）基板１１と、該シリコン基板１１に画定されて複数のチップ領域１５を包含するチップ有効領域１２とを有する。
【００２７】
このうち、チップ有効領域１２は、半導体チップの一部が半導体ウエハ１０の外周に重複せず、矩形状の半導体チップを完全な形で切り出せる領域である。
【００２８】
また、シリコン基板１０の外周には、シリコンの結晶方位を示すノッチ１３が設けられる。ノッチ１３が設けられた半導体ウエハ１０はノッチタイプと呼ばれる。ノッチタイプに代えて、オリフラと呼ばれる直線部分が外周に形成されたオリフラタイプの半導体ウエハ１０を用いてもよい。
【００２９】
本実施形態では、ウエハ情報として１ロット内でのウエハ番号を用いる。そして、そのウエハ番号に応じた回転角度でチップ有効領域１２を半導体基板１１の面内の所定方向Lから回転させる。
【００３０】
所定方向Lは、例えばシリコン基板１１の中心１４からノッチ１３に向かう方向であって、ウエハ番号１の半導体ウエハ１０に対しては上記の回転角度を０°とする。なお、シリコン基板１１としてオリフラタイプのものを使用するときは、中心１４からオリフラに向かう方向が所定方向Lとなる。
【００３１】
そして、ウエハ番号２の半導体ウエハ１０に対しては回転角度をθ、ウエハ番号３に対しては回転角度を２θとする。１ロットを構成するウエハの枚数が２５枚の場合は、nを２５以下の自然数として、ウエハ番号nの半導体ウエハ１０に対する回転角度を(n-1)θとする。
【００３２】
このようにすれば、シリコン基板１１にレーザでウエハ情報を刻印しなくても、上記の回転角度からその半導体ウエハ１０の１ロット内でのウエハ番号を認識することができる。
【００３３】
図６は、１ロットの半導体ウエハ１０を収容したカセット１６の斜視図である。
【００３４】
この例では、カセット１６に収容されている時点で半導体ウエハ１０の各々に上記の回転角度を予め付与しており、ノッチ１３の向きが各半導体ウエハ１０で異なっている。このようにすれば、不図示の搬送ロボットによりカセット１６から半導体ウエハ１０を取り出して露光装置に搬送するだけで、露光装置のステージ上には回転角度が予め付与された状態で半導体ウエハ１０を載置することができる。
【００３５】
図７は、１ロットの半導体ウエハ１０を収容した別の例に係るカセット１６の斜視図である。
【００３６】
この例では、カセット１６に収容されている時点では各半導体ウエハ１０に回転角度が付与されておらず、ノッチ１３の向きが全ての半導体ウエハ１０で同じである。この場合は、例えばウエハ番号とカセット１６のスロット番号とを同一にしておき、あるスロット番号の半導体ウエハ１０を露光装置に搬送したときに、そのスロット番号に基づいて露光装置のステージを回転させることにより、上記のような回転角度を付与することができる。
【００３７】
以上説明した本実施形態によれば、ウエハ情報を書き込むためのレーザ刻印をシリコン基板１１に対して行わないので、図２及び図３で説明したようなパーティクルの発生を抑えることができ、半導体チップの歩留まりを向上させることができる。
【００３８】
更に、ウエハ番号等のウエハ情報をチップ有効領域１２の回転角度に対応させるだけでよく、ウエハ情報を書き込むための新たな工程が不要なので、工程数やコストの増大を抑制することもできる。
【００３９】
（３）第２実施形態
本実施形態では、シリコン基板の上方に形成された層間絶縁膜やゲート電極等のデバイスパターンと同一層内において、ウエハ情報に対応した位置に識別マークを設ける。
【００４０】
その識別マークの形成部位について、次の第１〜第３例において説明する。
【００４１】
・第１例
図８は、本例に係る半導体ウエハとその識別方法について説明するための模式図である。図８では、第１実施形態で説明したのと同じ要素には第１実施形態と同じ符号を付し、以下ではその説明を省略する。
【００４２】
この例では、シリコン基板１１の周縁領域１８に識別マークMを設ける。そして、シリコン基板１１面内の所定方向Lと、シリコン基板１１の中心１４から識別マークMに向かう方向Nとの間の角度をウエハ情報に対応させる。
【００４３】
例えば、ウエハ情報が１ロット内でのウエハ番号の場合、ウエハ番号１の半導体ウエハ１０では上記の角度をωとする。
【００４４】
そして、ウエハ番号２の半導体ウエハ１０に対しては上記の角度を２ω、ウエハ番号３に対しては３ωとする。１ロットを構成するウエハの枚数が２５枚の場合は、nを２５以下の自然数として、ウエハ番号nの半導体ウエハ１０における上記の角度をnωとする。
【００４５】
このような識別マークMは、半導体ウエハ１０に対する周辺露光を利用して以下のようにして形成され得る。
【００４６】
図９〜図１１は、本例に係る識別マークMを形成する方法について示す断面図である。これらの断面図では、チップ領域１５における断面と、識別マークMが形成されるシリコン基板１１の周縁領域１８における断面を併記してある。
【００４７】
最初に、図９（ａ）に示す断面構造を得るまでの工程について説明する。
【００４８】
まず、p型のシリコン基板１１に素子分離溝１１ａを形成し、その中に酸化シリコン膜等の素子分離絶縁膜２１を形成する。このような素子分離構造はSTI(Shallow Trench Isolation)と呼ばれる。
【００４９】
そして、素子分離絶縁膜２１で画定された活性領域にp型不純物をイオン注入してpウェル２９を形成した後、その上にMOSトランジスタTRを形成する。そのMOSトランジスタTRは、熱酸化膜よりなるゲート絶縁膜２２、ポリシリコンよりなるゲート電極２３、n型ソース／ドレイン領域２６、及びコバルトシリサイド等よりなる高融点金属層２５等で構成される。
【００５０】
更に、シリコン基板１１の上側全面にCVD法により窒化シリコン膜２７と酸化シリコン膜２８とをこの順に形成し、これらの膜を層間絶縁膜３０とする。その後に、CMP法により層間絶縁膜３０の上面を平坦化する。
【００５１】
次いで、図９（ｂ）に示すように、層間絶縁膜３０の上にポジ型のフォトレジスト３１を塗布する。
【００５２】
次に、図９（ｃ）に示すように、ステッパ等の露光装置を用いて、各チップ領域１５におけるフォトレジスト３１を露光し、フォトレジスト３１にホール形状の潜像３１ａを形成する。
【００５３】
そのフォトレジスト３１は後で現像されてレジストパターンとなるが、周縁領域１８にレジストパターンが残存していると、そのレジストパターンがマスクとなって層間絶縁膜３０がエッチングされずに残存する。
【００５４】
しかし、周縁領域１８ではチップ領域が欠けてコンタクトホール等のデバイスパターンが不完全な形状となり、そのデバイスパターンが剥がれてパーティクルが発生し易くなる。
【００５５】
そこで、通常は、周辺露光装置を用いて周縁領域１８におけるフォトレジスト３１を露光して感光させ、後の現像工程で周縁領域１８におけるフォトレジスト３１を除去するようにする。
【００５６】
但し、本例で周縁領域１８におけるフォトレジスト３１の全てを除去したのでは、周縁領域１８に層間絶縁膜３０よりなる識別マークMを形成することができない。
【００５７】
したがって、本例では、図１０（ａ）に示すように、周辺露光装置から出た露光光ELの一部を不図示のマスク等で遮ることで、識別マークMの形成が予定されている部分のフォトレジスト３１が感光するのを防ぎながら、周縁領域１８のその他の部分のフォトレジスト３１を露光する。
【００５８】
これにより、周縁領域１８のフォトレジスト３１には、識別マークMに対応した未露光部３１ｂが形成される。
【００５９】
続いて、図１０（ｂ）に示すように、上記のフォトレジスト３１を現像することにより、レジストパターン３２を形成する。
【００６０】
図１２は、周縁領域１８におけるレジストパターン３２の拡大平面図である。そして、上記の図１０（ｂ）の周縁領域１８の断面図は、図１２のA−A線に沿う断面図に相当する。
【００６１】
図１２に示されるように、後で識別マークMが形成される部分にはレジストパターン３２が残存するが、それ以外の部分における周縁領域１８では周辺露光によってレジストパターン３２が除去される。
【００６２】
そして、図１０（ｃ）に示すように、このレジストパターン３２をマスクにして層間絶縁膜３０をエッチングする。これにより、チップ領域１５の層間絶縁膜３０に、高融点金属層２５に至る深さのコンタクトホール３０ａが形成されると供に、周縁領域１８に層間絶縁膜３０が島状にパターニングされる。
【００６３】
その後に、図１１に示すようにレジストパターン３２を除去する。
【００６４】
以上により、デバイスパターンであるコンタクトホール３０ａと同一層に島状に残された層間絶縁膜３０よりなる識別マークMが周縁領域１８に形成されたことになる。
【００６５】
上記した識別マークMの形成方法によれば、周辺露光を行う工程（図１０（ａ））において識別マークMに対応する部分の露光光を遮るだけでよいので、識別マークMを形成するのに新たな工程が不要であり、工程数の増大やコスト増を招くことがない。
【００６６】
また、このような識別マークMは層間絶縁膜３０よりなり、層間絶縁膜３０が除去された周囲との間で色彩に差が生じる。
【００６７】
その色彩は層間絶縁膜３０内で発生した干渉縞に由来するものであり、例えば図１３のような干渉縞Xが識別マークMにおいて発生する。
【００６８】
このような色彩の違いから識別マークMをその周囲から容易に区別することができ、識別マークMの視認性を確保することができる。
【００６９】
なお、上記では識別マークMを層間絶縁膜３０から構成したが、本例はこれに限定されない。識別マークMは、チップ領域１５のデバイスパターンと同一層において、該デバイスパターンと同じ材料から構成され得る。
【００７０】
例えば、図１４に示すように、ゲート電極（導電パターン）２３を構成するポリシリコン等の導電膜から識別マークMを構成してもよい。
【００７１】
或いは、図１５に示すように、素子分離溝１ａにより識別マークMを構成してもよい。
【００７２】
・第２例
図１６は、本例に係る半導体ウエハとその識別方法について説明するための模式図である。図１６では、第１実施形態や第１例で説明したのと同じ要素にはこれらにおけるのと同じ符号を付し、以下ではその説明を省略する。
【００７３】
本例では、チップ有効領域１２の中にある複数のチップ領域１５のうち、ウエハ情報に対応した位置にあるチップ領域１５内の全領域に識別マークMを設ける。
【００７４】
例えば、ウエハ情報が１ロット内でのウエハ番号である場合、ウエハ番号１の半導体ウエハ１０では図の左上のチップ領域１５の全領域に識別マークMを設ける。
【００７５】
そして、ウエハ番号２の半導体ウエハ１０に対しては一つ右のチップ領域１５の全領域に識別マークMを設け、ウエハ番号３の半導体ウエハ１０では更に一つ右のチップ領域１５に識別マークMを設けるようにする。このように、チップ領域１５を一つずつずらすことで、１ロット（例えば２５枚）を構成する半導体ウエハ１０の全てに識別マークMが設けられる。
【００７６】
このように、識別マークMの位置とウエハ番号を対応させることにより、識別マークMの位置からウエハ番号を特定することが可能となる。
【００７７】
以下にこの識別マークMの様々な構成例について説明する。
【００７８】
図１７及び図１８は、この半導体ウエハ１０の断面図の一例である。
【００７９】
これらの図の左側は、識別マークMが設けられずにMOSトランジスタTR等の素子が設けられたチップ領域１５を示す。そして、右側は、識別マークMが設けられたチップ領域１５を示す。
【００８０】
図１７の例では、識別マークMは、対応するチップ領域１５の全面に島状に残された層間絶縁膜３０で構成される。
【００８１】
一方、図１８の例では、チップ領域１５の層間絶縁膜３０に開口３０ｃを形成し、その開口３０ｃで識別マークMを構成する。
【００８２】
図１７及び図１８のいずれの場合でも、チップ領域１５における層間絶縁膜３０の有無により、識別マークMが周囲と色彩の差を生じるので、その視認性を確保することができる。
【００８３】
このような識別マークMは、層間絶縁膜３０上にコンタクトホール３０ａ形成用のレジストパターンを形成する際、対応するチップ領域１５の全面にレジストパターンを残したり（図１６）、或いは窓を形成したり（図１７）して、そのレジストパターンをマスクにして層間絶縁膜３０をエッチングすることにより形成され得る。このように一つのチップ領域１５の全てのフォトレジストを露光したり、或いは未露光としたりする露光は、ドロップアウトショットとも呼ばれる。
【００８４】
これによれば、識別マークMは、コンタクトホール３０ａ等のデバイスパターンと同一層に同時に形成され、新たな工程が不要となる。
【００８５】
更に、半導体基板１１にウエハ情報をレーザで刻印する必要もないので、ドット状に刻印された部分に起因したパーティクルの発生も抑えられる。
【００８６】
なお、本例では層間絶縁膜３０に識別マークMを設けたが、上記したドロップショットを利用して、ゲート電極２３と同一の層や素子分離溝１１ａにその識別マークMを設けてもよい。
【００８７】
・第３例
図１９は、本例に係る半導体ウエハとその識別方法について説明するための模式図である。図１９において、第２例で説明したのと同じ要素には第２例と同じ符号を付し、以下ではその説明を省略する。
【００８８】
図１９に示されるように、チップ有効領域１２の外側のシリコン基板１１には、チップ形状が基板周辺に重なって不完全となる無効チップ領域１７が複数確定されている。
【００８９】
本例では、そのような無効チップ領域１７の位置とウエハ情報とを対応させ、ウエハ情報と対応する位置にある無効チップ領域１７内の全領域に識別マークMを設ける。
【００９０】
例えば、ウエハ情報が１ロット内でのウエハ番号である場合、ウエハ番号１の半導体ウエハ１０では図の左上の無効チップ領域１７の全領域に識別マークMを設ける。
【００９１】
そして、ウエハ番号２の半導体ウエハ１０に対しては一つ右の無効チップ領域１７の全領域に識別マークMを設け、ウエハ番号３の半導体ウエハ１０では更に一つ右の無効チップ領域１７に識別マークMを設けるようにする。このようにして、無効チップ領域１７を一つずつずらすことで、１ロット（例えば２５枚）を構成する半導体ウエハ１０の全てに識別マークMが設けられる。
【００９２】
その識別マークMは、第２例と同様に、ドロップアウトショットを利用してデバイスパターンと同一層に同時に形成されるので、識別マークMを形成するための新たな工程は不要である。
【００９３】
そのデバイスパターンとしては、図１７及び図１８に示したような層間絶縁膜３０がある。その場合、識別マークMは、エッチングされずに島状に残存する層間絶縁膜３０（図１７）や、層間絶縁膜３０に形成された開口（図１８）により構成される。
【００９４】
その他に、ゲート電極２３と同一の層に、該ゲート電極２３の材料であるポリシリコンから識別マークMを構成してもよい。更に、素子分離溝１１ａでその識別マークMを構成してもよい。
【００９５】
本例によれば、第２例のようにチップ有効領域１２に識別マークMを設けるのではなく、チップ有効領域１２よりも外側の無効チップ領域１７に識別マークMを設けるので、チップ有効領域１２から切り出される製品チップの数を犠牲にすることがないと供に、無効チップ領域１７の有効利用を図ることができる。
【００９６】
更に、第１、第２例と同様に、シリコン基板１１にレーザ刻印をする必要がないため、レーザ刻印に起因したパーティクルの発生を抑制でき、パーティクルによってチップの歩留まりが低下してしまうのを防止できる。
【００９７】
以下に、本発明の特徴について付記する。
【００９８】
（付記１）  半導体基板と、
前記半導体基板に画定され、複数のチップ領域を包含するチップ有効領域とを有し、
前記チップ有効領域を、前記半導体基板面内の所定方向からウエハ情報に応じた回転角度で回転させたことを特徴とする半導体ウエハ。
【００９９】
（付記２）  前記ウエハ情報は１ロット内のウエハ番号であり、
前記回転角度を前記ウエハ番号に対応させたことを特徴とする付記１に記載の半導体ウエハ。
【０１００】
（付記３）  前記所定方向は、前記半導体基板の中心から該半導体基板のノッチ又はオリフラに向かう方向であることを特徴とする付記１又は付記２に記載の半導体ウエハ。
【０１０１】
（付記４）  半導体基板と、
前記半導体基板の上方又は該半導体基板に形成されたデバイスパターンと、
前記デバイスパターンと同一層内において、ウエハ情報に対応した位置に形成された識別マークと、
を有することを特徴とする半導体ウエハ。
【０１０２】
（付記５）  前記識別マークを前記半導体基板の周縁に設け、
前記半導体基板面内の所定方向と、前記半導体基板の中心から前記識別マークに向かう方向との間の角度を、前記ウエハ情報に対応させたことを特徴とする付記４に記載の半導体ウエハ。
【０１０３】
（付記６）  複数のチップ領域を包含するチップ有効領域が前記半導体基板に画定されており、
前記ウエハ情報に対応した位置にある一つの前記チップ領域内の全領域に、前記識別マークを設けたことを特徴とする付記４に記載の半導体ウエハ。
【０１０４】
（付記７）  前記半導体基板に、チップ形状が不完全となる無効チップ領域が複数画定されており、
前記ウエハ情報に対応した位置にある一つの前記無効チップ領域内の全領域に、前記識別マークを設けたことを特徴とする付記４に記載の半導体ウエハ。
【０１０５】
（付記８）  前記ウエハ情報は１ロット内のウエハ番号であることを特徴とする付記４〜付記７のいずれかに記載の半導体ウエハ。
【０１０６】
（付記９）  前記デバイスパターンは、前記半導体基板の上方に形成された絶縁膜が備えるホールであり、
前記識別マークは、前記絶縁膜に形成された開口、又は島状にパターニングされた該絶縁膜であることを特徴とする付記４〜８のいずれかに記載の半導体ウエハ。
【０１０７】
（付記１０）  前記デバイスパターンは、前記半導体基板の上方に形成された導電パターンであり、
前記識別マークは、前記導電パターンと同じ材料よりなることを特徴とする付記４〜８のいずれかに記載の半導体ウエハ。
【０１０８】
（付記１１）  前記デバイスパターンは前記半導体基板に形成された素子分離溝であり、
前記識別マークは、前記半導体基板に形成された溝であることを特徴とする付記４〜８のいずれかに記載の半導体ウエハ。
【０１０９】
（付記１２）  複数のチップ領域を包含するチップ有効領域を、半導体基板面内の所定方向からウエハ情報に応じた回転角度で回転させて前記半導体基板に確定し、
前記回転角度に基づいて、前記ウエハ情報を識別することを特徴とする半導体ウエハの識別方法。
【０１１０】
（付記１３）  半導体基板の上方又は該半導体基板に形成されたデバイスパターンと同一層内において、ウエハ情報に対応した位置に識別マークを設け、
前記識別マークの位置に基づいて、前記ウエハ情報を識別することを特徴とする半導体ウエハの識別方法。
【０１１１】
（付記１４）  前記識別マークを前記半導体基板の周縁に設け、
前記半導体基板面内の所定方向と、前記半導体基板の中心から前記識別マークに向かう方向との間の角度を、前記ウエハ情報に対応させたことを特徴とする付記１３に記載の半導体ウエハの識別方法。
【０１１２】
（付記１５）  前記半導体基板に、複数のチップ領域を包含するチップ有効領域を画定して、
前記ウエハ情報に対応した位置にある一つの前記チップ領域内の全領域に、前記識別マークを設けたことを特徴とする付記１３に記載の半導体ウエハの識別方法。
【０１１３】
（付記１６）  前記半導体基板に、チップ形状が不完全となる無効チップ領域を複数画定して、
前記ウエハ情報に対応した位置にある一つの前記無効チップ領域内の全領域に、前記識別マークを設けたことを特徴とする付記１３に記載の半導体ウエハの識別方法。
【図面の簡単な説明】
【０１１４】
【図１】図１は、レーザによってウエハ情報が刻印された半導体基板の平面図である。
【図２】図２は、ウエハ情報を構成する文字の顕微鏡像である。
【図３】図３は、スクラッチが形成された配線の顕微鏡像を基にして描いた図である。
【図４】図４は、半導体基板の上に複数の絶縁膜を形成した後におけるウエハ情報の顕微鏡像である。
【図５】図５は、本発明の第１実施形態に係る半導体ウエハとその識別方法について説明するための模式図である。
【図６】図６は、１ロットの半導体ウエハを収容したカセットの斜視図（その１）である。
【図７】図７は、１ロットの半導体ウエハを収容したカセットの斜視図（その２）である。
【図８】図８は、本発明の第２実施形態の第１例に係る半導体ウエハとその識別方法について説明するための模式図である。
【図９】図９（ａ）〜（ｃ）は、本発明の第２実施形態の第１例に係る半導体ウエハが備える識別マークMを形成する方法について示す断面図（その１）である。
【図１０】図１０（ａ）〜（ｃ）は、本発明の第２実施形態の第１例に係る半導体ウエハが備える識別マークMを形成する方法について示す断面図（その２）である。
【図１１】図１１は、本発明の第２実施形態の第１例に係る半導体ウエハが備える識別マークMを形成する方法について示す断面図（その３）である。
【図１２】図１２は、本発明の第２実施形態の第１例に係る半導体ウエハにおいて、周縁領域におけるレジストパターンの拡大平面図である。
【図１３】図１３は、本発明の第２実施形態の第１例の識別マークMで見られる干渉縞の一例を示す図である。
【図１４】図１４は、本発明の第２実施形態の第１例において、ゲート電極のポリシリコンから識別マークMを構成した場合の断面図である。
【図１５】図１５は、本発明の第２実施形態の第１例において、素子分離溝により識別マークMを構成した場合の断面図である。
【図１６】図１６は、本発明の第２実施形態の第２例に係る半導体ウエハとその識別方法について説明するための模式図である。
【図１７】図１７は、本発明の第２実施形態の第２例に係る半導体ウエハにおいて、島状の層間絶縁膜から識別マークMを構成した場合の断面図である。
【図１８】図１８は、本発明の第２実施形態の第２例に係る半導体ウエハにおいて、層間絶縁膜の開口から識別マークMを構成した場合の断面図である。
【図１９】図１９は、本発明の第２実施形態の第３例に係る半導体ウエハとその識別方法について説明するための模式図である。
【符号の説明】
【０１１５】
１…半導体基板、２…ウエハ情報、３…配線、１０…半導体ウエハ、１１…シリコン基板、１２…チップ有効領域、１３…ノッチ、１４…中心、１５…チップ領域、１６…カセット、１７…無効チップ領域、１８…周辺領域、１１ａ…素子分離溝、２１…素子分離絶縁膜、２２…ゲート絶縁膜、２３…ゲート電極、２５…高融点金属層、２６…n型ソース／ドレイン領域、２７…窒化シリコン膜、２８…酸化シリコン膜、２９…pウェル、３０…層間絶縁膜、３０ａ…コンタクトホール、３１…フォトレジスト、３１ａ…潜像、３１ｂ…未露光部、３２…レジストパターン、L…所定方向、M…識別マーク、N…中心から識別マークに向かう方向、TR…MOSトランジスタ。
【図１】
0005470710.tif 000002
【図２】
0005470710.tif 000003
【図３】
0005470710.tif 000004
【図４】
0005470710.tif 000005
【図５】
0005470710.tif 000006
【図６】
0005470710.tif 000007
【図７】
0005470710.tif 000008
【図８】
0005470710.tif 000009
【図９】
0005470710.tif 000010
【図１０】
0005470710.tif 000011
【図１１】
0005470710.tif 000012
【図１２】
0005470710.tif 000013
【図１３】
0005470710.tif 000014
【図１４】
0005470710.tif 000015
【図１５】
0005470710.tif 000016
【図１６】
0005470710.tif 000017
【図１７】
0005470710.tif 000018
【図１８】
0005470710.tif 000019
【図１９】
0005470710.tif 000020