(57)【特許請求の範囲】
【請求項１】
複数の第１の配線層が第１の絶縁層を介して積層されている、１ＧＨｚ以下の周波数信号を伝送するための第１の配線領域と、該第１の絶縁層の厚さの２倍以上の厚さをもつ第２の絶縁層を有しかつ前記第１の配線層の幅の２倍以上の幅をもつ、１ＧＨｚを超える周波数信号を伝送するための第２の配線層を前記第２の絶縁層上に設けた第２の配線領域とを有し、前記第１の配線領域と前記第２の配線領域とが同一基板に一体的に形成されていることを特徴とする多層配線基板。
【請求項２】
複数の第１の配線層が第１の絶縁層を介して積層されている第１の配線領域と、該第１の絶縁層の厚さの２倍以上の厚さをもつ第２の絶縁層を有しかつ前記第１の配線層の幅の２倍以上の幅をもつ第２の配線層を前記第２の絶縁層上に設けた第２の配線領域とを有し、前記第１の配線領域と前記第２の配線領域とが同一基板に一体的に形成されており、
前記第２の配線領域が、前記第２の絶縁層の厚さより厚い第３の絶縁層と、該第３の絶縁層上に設けられた前記第２の配線層の幅よりも幅の大きい第３の配線層とを有する部分を含むことを特徴とする多層配線基板。
【請求項３】
前記第２の配線領域における配線層の配線幅が30μm以上でかつ絶縁層の厚さが40μm以上であることを特徴とする請求項１または２に記載の多層配線基板。
【請求項４】
前記第１の配線領域と前記第２の配線領域との境界部の絶縁層に、該絶縁層を貫通して導体が形成され、該導体が接地されていることを特徴とする請求項１から３のいずれか１項に記載の多層配線基板。
【請求項５】
前記第２の配線領域における配線層によって形成される配線パターンの特性インピーダンスが100Ω以上であることを特徴とする請求項１から４のいずれか１項に記載の多層配線基板。
【請求項６】
前記第２の配線領域における絶縁層の比誘電率が2.7以下でかつ誘電正接が0.015以下であることを特徴とする請求項１から５のいずれか１項に記載の多層配線基板。
【請求項７】
請求項１から６のいずれか１項に記載の多層配線基板を半導体素子の搭載基板として用いたことを特徴とする半導体装置。
【請求項８】
前記半導体素子と前記多層配線基板とが同一パッケージに収容されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第１の配線領域には周波数が1GHz以下の信号が伝送され、前記第２の配線領域には周波数が1GHzを越える信号が伝送されることを特徴とする請求項７または８に記載の半導体装置。
【請求項１０】
前記第２の配線領域には1GHzを越える信号を1cm以上伝送する部分を含むことを特徴とする請求項７から９のいずれか１項に記載の半導体装置。
【請求項１１】
請求項１から６のいずれか１項に記載の多層配線基板を複数の電子部品の搭載基板として用いたことを特徴とする電子装置。
【請求項１２】
前記複数の電子部品と前記多層配線基板とが同一容器に収容されていることを特徴とする請求項１１に記載の電子装置。
【請求項１３】
前記第１の配線領域には周波数が1GHz以下の信号が伝送され、前記第２の配線領域には周波数が1GHzを越える信号が伝送されることを特徴とする請求項１１または１２に記載の電子装置。
【請求項１４】
前記第２の配線領域には1GHzを越える信号を1cm以上伝送する部分を含むことを特徴とする請求項１１から１３のいずれか１項に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、LSI、IC等の半導体素子を搭載するための基板を含む多層配線基板に関し、特に高周波用途における電気信号損失を低減することのできる半導体素子搭載基板及び多層配線基板一般に関するものである。
【背景技術】
【０００２】
多層配線基板は、半導体素子を搭載して該半導体素子とともに同一パッケージに収容されて半導体装置を構成したり、あるいは複数の電子部品（半導体装置やその他の能動体部品、キャパシタや抵抗素子等の受動体部品等）を搭載して情報機器、通信機器、表示装置等の電子装置を構成したりするのに広く用いられている（例えば特許文献１参照）。これら半導体装置や情報機器等の近年の高速伝送化と小型化に伴い、信号周波数の高周波化と信号配線密度の高密度化が進み、高周波信号の伝送と高密度配線を同時に実現することが求められるようになった。【０００３】
しかしながら信号周波数の高周波化と信号配線密度の高密度化により、伝送損失が増大するため、伝送信号の信頼性を確保することが困難であり、信号配線の高密度化と高周波信号の伝送を同一基板上で実現する課題は解決されていなかった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２８８１８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は上記の課題に鑑みて為されたものであり、高周波信号伝送部の伝送損失の低減と低周波信号伝送部の高密度化を同一基板上に実現する多層配線基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明によれば、複数の第１の配線層が第１の絶縁層を介して積層されている第１の配線領域と、該第１の絶縁層の厚さの２倍以上の厚さをもつ第２の絶縁層を有しかつ前記第１の配線層の幅の２倍以上の幅をもつ第２の配線層を前記第２の絶縁層上に設けた第２の配線領域とを有し、第１の配線領域と第２の配線領域とが同一基板に一体的に構成された多層配線基板が得られる。【０００７】
このような構成として、第１の配線領域において主として1GHz以下の周波数信号を伝送し、第２の配線領域において主として1GHzを越える高周波信号を好ましくは1cm以上の長距離高速伝送することで、第１の配線領域によって高実装密度を維持しつつ、第２の配線領域によって高周波信号を長距離伝送する場合の伝送信号の劣化を抑えることができる。すなわち、第１の配線領域を主として低周波信号伝送部として用い、第２の配線領域を主として高周波信号伝送部として用いる。【０００８】
本発明において、「絶縁体」あるいは「絶縁層」とは、JISC3005で測定した比抵抗が1kΩ-cm以上のものを言う。また、本発明において、「配線パターン」あるいは「配線」とはJISC3005で測定した比抵抗が1kΩ-cm未満の材料で形成された線路で、回路を含む概念で用いる。導体の断面形状は矩形に限らず、円形、楕円形、その他の形状であっても良い。また、絶縁体の断面形状も特に限定されない。【０００９】
本発明において、好ましくは、前記第２の配線領域が、前記第２の絶縁層の厚さより厚い第３の絶縁層と、該第３の絶縁層上に設けられた前記第２の配線層の幅よりも幅の大きい第３の配線層とを有する部分を含むようにすることができる。【００１０】
本発明において、好ましくは、前記第２の配線領域の絶縁層を構成する誘電体厚みを40μm以上、配線幅を30μm以上とすることで、主に1GHzを超える高周波信号を1cm以上の長距離伝送する場合の信号損失の劣化をより効果的に抑えることができる。【００１１】
本発明において、好ましくは、前記第１の配線領域と第２の配線領域の境界部の絶縁層に、該絶縁層を貫通して導体が形成され、該導体を接地することで、第１の配線領域と第２の配線領域の信号の相互の電気的結合を抑制し、相互の信号配線からの放射ノイズを抑制することができる。【００１２】
現在一般的に使用されている信号配線の特性インピーダンスは50Ωであるが、前記第１及び第２の配線領域の配線幅と誘電体（絶縁層）厚み及び配線厚みを、特性インピーダンスが好ましくは100Ω以上となるように設計することで、配線中を流れる電流を抑制し、伝送損失を低減することが可能となる。【００１３】
また、前記第１の配線領域と第２の配線領域の絶縁層が、誘電率2.7以下、誘電正接が0.015以下であるような絶縁材料を用いることで、伝送信号の劣化を抑えることが出来る。
【発明の効果】
【００１４】
本発明によれば、第１の配線領域によって高実装密度を維持しつつ、第２の配線領域によって高周波信号を長距離伝送する場合の伝送信号の劣化を抑えることができ、多層配線基板の信号配線の高密度化と伝送信号の高周波化を同一基板上で実現可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態による多層配線基板の構造を示す断面図である。
【図２】図１に示す多層配線基板の作製フローを示す断面図である。
【図３】本発明の第２の実施形態による多層配線基板の構造を示す断面図である。
【図４】本発明の第３の実施形態による多層配線基板の構造を示す断面図である。
【図５】本発明の実施例１による伝送線路、及び比較例として多層配線基板中の第２の配線領域にマイクロストリップライン構造を形成した伝送線路の伝送損失と信号周波数の関係を示す図である。
【図６】比誘電率2.6、10GHzの誘電正接0.01の誘電体の場合について、配線幅、誘電体厚さ（絶縁層厚み）と伝送損失の関係について求めた特性図である。
【図７】誘電体厚さ（絶縁層厚み）と伝送損失の関係を、比誘電率2.6、10GHzの誘電正接0.01の誘電体の場合について求めた特性図である。
【図８】誘電体厚さ（絶縁層厚み）と伝送損失の関係を、比誘電率及び誘電正接が異なる場合について比較するために示した特性図である。
【図９】周波数条件以外は図８と同条件下で得られた誘電体厚さ（絶縁層厚み）と伝送損失の関係を示した特性図である。
【図１０】本発明の実施例２による多層配線基板の構造を示す断面図である。
【図１１】図１０に示す多層配線基板の作製フローを説明するための図である。
【図１２】実施例２において用いたマイクロストリップラインの配線寸法の例を示した図である。
【図１３】実施例２として試作された多層配線基板の断面光学顕微鏡観察像を示す写真である。
【図１４】実施例２において作製されたマイクロストリップラインの伝送特性を示した図である。
【図１５】実施例２において作製されたマイクロストリップラインの伝送特性と高周波RLGCモデルの計算結果を示した図である。
【図１６】実施例２において作製されたマイクロストリップラインの伝送可能距離特性について示した図である。
【図１７】実施例２において作製されたマイクロストリップラインの消費電力特性を示した図である。
【図１８】実施例２において作製されたマイクロストリップラインの伝送特性を、距離10cmを-3dbの損失に抑えて伝搬可能な周波数ｆｐと、配線１本あたりの消費電力Pboardとして従来例と比較しつつ示す図である。
【発明を実施するための形態】
【００１６】
（第１の実施形態）
以下、本発明の第１の実施形態を図面に基づき説明する。
【００１７】
図１に示すように、本発明の第１の実施形態に係わる回路基板としての多層配線基板100は、第１の配線領域（多層配線領域）101と第２の配線領域（多層配線領域）10２を有する。第１の配線領域（多層配線領域）101は、板状または膜状の絶縁層104a、104bと、配線103aとが交互に積層されてなる。第２の配線領域（多層配線領域）102は、第１の配線領域101における１層当たりの絶縁層厚みH1に対して２倍以上の絶縁層厚みH2を有する絶縁層104上に配線103bを有する。配線103bの配線幅W２は、第１の配線領域101の配線103aの配線幅W1に対して２倍以上としている。105は導電膜である。
【００１８】
第１の実施形態の多層配線基板100は、例えば半導体素子パッケージ基板として用いられる。この多層配線基板100においては、主に半導体素子の端子から伝送する信号の周波数が1GHzを越えかつ伝送距離が1cmを越えるような用途には第２の配線領域102が用いられ、それ以外には第１の配線領域101が用いられる。
【００１９】
第２の配線領域102中の絶縁層厚みH2は特に限定されないが、好ましくは40μm以上の膜厚とすることで、1GHz以上の高周波信号の伝送損失を大きく減少させることができる。配線103bの幅W2は特に限定されないが、好ましくは30μm以上の配線幅とすることで、1GHz以上の高周波信号の伝送損失を大きく減少させることができる。
【００２０】
また、第１の配線領域101の特性インピーダンスは特に限定されないが，第２の配線領域102の配線幅と誘電体（絶縁層）厚み及び配線厚みを、特性インピーダンスが好ましくは100Ω以上となるように設計することで、配線中を流れる電流を抑制し、特に高周波における伝送損失を低減することができる。
【００２１】
第１の配線領域101中の配線間距離G1は特に限定されない。第１の配線領域101と第２の配線領域102の境界における配線間距離G2は特に限定されないが、第２の配線領域102の絶縁層厚みH2以上にすることで、配線間の結合を抑え、クロストークノイズを抑制することができる。第１の配線領域101中の配線層の厚みT1は特に限定されない。第２の配線領域102中の配線層の厚みT2は特に限定されないが、伝送信号周波数をf 、配線103bの導電率をσ、絶縁層104の透磁率をμ とした場合、電磁波の配線への進入深さd は、
下記の数１で表される値d以上であることが好ましい。
【００２２】
【数１】
0005388071.tif 000002
【００２３】
第１の配線領域101と第２の配線領域102を同一基板に一体的に構成する方法は、例えば以下のようにして行われる。
【００２４】
図２（ａ）に示すように、まず、絶縁層104（図１）の下部絶縁層104aをシート状に形成する。その下部絶縁層104aの下面に、導電膜105を形成すると共に、下部絶縁層104aの上部に配線層103を形成する。導電膜105および配線層103は、例えばCu膜をめっき法、スパッタ法、有機金属CVD法、Cu等の金属膜の接着法などにより形成することができる。
【００２５】
次に、図２（ｂ）に示すように、配線層103をフォトリソグラフィ法などによりパターンニングして、所望パターンの配線103aを形成する。配線103aは第１の配線領域101中の配線パターンを構成するが、第２の配線領域102中の配線層はエッチング法などによって除去される。引き続き、図２（ｃ）に示すように配線103aが形成された下部絶縁層104aの上に、上部絶縁層104bを形成する。上部絶縁層104bは、例えば下部絶縁層104aと同様にしてシート状に形成され、下部絶縁層104aの上に例えばプレス法により張り合わされる。
【００２６】
その後、図２（ｄ）に示すように、上部絶縁層104bの上に配線層103を形成する。続いて、図２（ｅ）に示すように上部絶縁層104b上の配線層103をフォトリソグラフィ法などによりパターニングして、第１の配線領域101の配線103aを上部絶縁層104b上にも形成すると共に、第２の配線領域102の配線103bを上部絶縁層104b上に形成する。
【００２７】
なお、上部絶縁層104bは、例えばスピンコート法や塗布法などで形成してもよい。
【００２８】
（第２の実施形態）
次に、図３を参照して第２の実施形態について説明する。
【００２９】
図３に示すように、第２の実施形態では、図１で説明した最上層の配線103a、103b上に絶縁層104cが形成されると共に、絶縁層104c上の第１の配線領域101に配線103aが、第２の配線領域102のうち、配線103bが形成されている第１の部分ではない第２の部分に配線103cが、それぞれ形成されている。第２の配線領域102の第２の部分では、最上層の配線103cの下の絶縁層には配線層が形成されておらず、該絶縁層の厚さH3は絶縁層厚みH1の３倍以上となっている。また配線103cの幅W3も好ましくは第１の部分の配線103bの幅W2よりも大きくする。第２の実施形態では、第２の配線領域（多層配線領域）102が、第１の配線領域（多層配線領域）101の１層当たりの絶縁層厚みH1に対して２倍以上の複数種類の絶縁層厚みH2、H3で規定される絶縁層104を有し、かつ配線103aの配線幅W1に対して２倍以上の複数種類の配線幅W2、W3で規定される配線103b、103cを有する点以外は、第１の実施形態と同様な構成を有する。
【００３０】
以下、各実施形態では、前記第１の実施形態と共通する部材には同一符号を付し、その説明を一部省略し、以下、相違点のみについて詳細に説明する。
【００３１】
第２の実施形態では、第２の配線領域102中の複数種類の絶縁層厚みを有する配線のうち、配線下部の絶縁層厚みが厚い構造のもの、すなわち厚みH3の絶縁層上の配線103cの方が、より高周波信号の伝送損失を抑制できる。なお、図３では第２の配線領域102中の配線を103bと103cの２種類で代表させているが、第２の配線領域102中の配線構造の絶縁層厚みと配線幅は２種類に限定されるものではない。また、第１の配線領域101の配線構造との関係を満たしていれば、第２の配線領域102中の配線構造における絶縁層厚みと配線幅の組み合わせは限定されない。
【００３２】
（第３の実施形態）
図４を参照して第３の実施形態について説明する。
【００３３】
第３の実施形態は、第１の配線領域101と第２の配線領域102との境界領域において、ビア（ＶＩＡ）ホール、すなわち絶縁層を縦方向に貫通する穴を設け、その穴を導電体で埋めて、該導電体を介して配線106を接地電極105に接続するように形成する点以外は、第１の実施形態と同様な構成を有する。接地電極105に接続されたビアホール導電体および配線106を配置することで、第１の配線領域101中の配線の信号と第２の配線領域102中の配線の信号との電気的結合を抑制し、第２の配線領域102中を伝送する信号に対するノイズを抑制することができる。
【００３４】
図４では、配線106を接地電極としての導電膜105に接続しているが、配線106は接地電極に接続していれば、接地電極との位置関係は限定されない。また、配線106の断面構造やビアホール導電体の断面構造は矩形に限定されない。
【００３５】
また、図４のように一つのビアホール導電体で接地電極（導電膜）105に接続する構成とする代わりに、まず下部絶縁層104aの表面へ設けたランドへ、上部絶縁層104bを貫通する第１のビアホール導電体で接続し、そのランドと接地電極105とを下部絶縁層104aを貫通する第２のビアホール導電体で接続してもよい。この例は、実施例２として後で詳しく説明する。この場合、第１のビアホール導電体と第２のビアホール導電体は一直線とせずに、ずらして配置してもよい。
【００３６】
また、図４の構造の上部に図３のように絶縁層104cを形成すると共に、絶縁層104c上の第２の配線領域102内における配線103bと配線103cとの間における絶縁層104c上に接地配線を設けてビアホール導電体を介して接地電極105へ接続させるようにしてもよい。
【００３７】
［実施例］
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、この実施例に限定されない。
【００３８】
（実施例１）
図１を参照すると、前記第１の実施形態に記載の多層配線構造による第１の配線領域101として絶縁層104bの厚みH1が40μmであり、配線103aの配線幅W1が104μm、配線厚みT1が12μmであるマイクロストリップライン構造と、第２の配線領域102として絶縁層104の厚みH2が80μmであり、配線103bの配線幅W2が215μm、配線厚みT2が12μmであるマイクロストリップライン構造を、それぞれ前記第１の実施形態に記載の方法で同一基板上に形成した。
【００３９】
本実施例１における第１の配線領域101中の配線間距離G1は100μmであり、第１の配線領域101の配線103aと第２の配線領域102の配線103bの配線間距離G2は150μmであった。なお、絶縁層104として、空洞共振法によって求めた1GHzの比誘電率が2.5であり、かつ1GHzの誘電正接が0.01であるようなポリシクロオレフィン系絶縁材料を用いた。また、配線103a、103b、導電膜105として抵抗率が1.8μΩ-cmである金属銅をめっき法により形成した。
【００４０】
この多層配線基板100中の第２の配線領域102の信号周波数に対する伝送損失をSパラメータ法により測定した結果を図５に実線で示す。
【００４１】
また、第１の配線領域101の配線１本あたりの占有断面積を１とした場合、実施例１における多層配線基板100中の配線の占有断面積は10.1であった。
【００４２】
（比較例１）
第２の配線領域102として、第１の配線領域101と同一の構造を有する、絶縁層104の厚みH2が40μmであり、配線103bの配線幅W2が104μmであるマイクロストリップライン構造を有する点以外は、前記実施例１と同様にして多層配線基板100を製造した。この第２の配線領域102の信号周波数に対する伝送損失をSパラメータ法により測定した結果を図５に破線で示す。
【００４３】
また、第１の配線領域101の配線１本あたりの占有断面積を１とした場合、比較例１における多層配線基板100中の配線の占有断面積は7.0であった。
【００４４】
（比較例２）
第１の配線領域101として、第２の配線領域102と同一の構造を有する、絶縁層厚みが80μmであり、配線幅が215μmであるマイクロストリップライン構造を有する点以外は、前記実施例１と同様にして多層配線基板100を製造した。
【００４５】
この多層配線基板100中の第２の配線領域102の信号周波数に対する伝送損失は、実施例１の第２の配線領域102の信号周波数に対する伝送損失と同等の値となった。
【００４６】
また、第１の配線領域101の配線１本あたりの占有断面積を１とした場合、比較例２における多層配線基板100中の配線の占有断面積は29.9であった。
【００４７】
図５に示すように、実施例１の方が比較例１に比較して、高周波信号の伝送損失を低減できていることが確認できた。また、実施例１の方が比較例２に比較して配線の占有断面積を小さくすることが可能であることを確認した。
【００４８】
図６は、比誘電率εr=2.6、10GHzの誘電正接tanδ=0.01の誘電体の場合について配線幅W、誘電体厚さ（絶縁層厚み）Hと伝送損失の関係について求めた特性図である。
【００４９】
また、図７は誘電体厚さ（絶縁層厚み）と伝送損失の関係を、比誘電率εr=2.6、10GHzの誘電正接tanδ=0.01の誘電体の場合について求めた特性図である。図７に示すように、絶縁層の厚さを40μm以上とすると、伝送損失が極めて低減する。
【００５０】
一方、図８は10GHzの信号の伝送における誘電体厚さ（絶縁層厚み）と伝送損失の関係を、比誘電率εr=2.6、10GHzの誘電正接tanδ=0.01の誘電体（図中、左側）と、比誘電率εr=3.4、10GHzの誘電正接tanδ=0.023の誘電体（図中、右側）とで比較するために示した図である。
【００５１】
図９は、周波数5GHz以外は図８と同条件下で得られた誘電体厚さ（絶縁層厚み）と伝送損失の関係を示す。図９の左側に示すように、絶縁層の比誘電率εr=2.6、誘電正接tanδ=0.01とすると、図９の右側に比べて伝送損失が極めて低減することがわかる。
【００５２】
図６〜図９からも、実施例１と同様に高周波信号の伝送損失を低減できることが確認でき、特に誘電体厚さ、すなわち絶縁層厚みを厚くすること、絶縁層の比誘電率および誘電正接を小さくすることによる伝送損失の低減効果が顕著であることが確認できる。なお、伝送損失の低減効果は、比誘電率が2.7以下、誘電正接が0.015以下で顕著である。
【００５３】
（実施例２）
図１０を参照して、図３、図４で説明した第２、第３の実施形態を組み合わせた実施例である多層配線基板100について説明する。この多層配線基板100は、複数誘電体厚混載・高インピーダンスプリント配線基板と呼ぶことができ、その構造は、実装密度の低下を最小限度に抑制しつつ、一つのプリント配線基板100上にGHz帯域、特に10GHz以上の超高周波信号を低消費電力で伝送可能な領域を持つ。
【００５４】
この複数誘電体厚混載・高インピーダンスプリント配線基板の特徴をまとめると以下の通りである。
【００５５】
Ａ）一つのプリント配線基板100上に1GHz以下の低周波・直流電源を伝送するための高密度実装領域101と、1GHzを越える高周波伝送を低損失で実現可能な高周波伝送領域102を有する。
【００５６】
Ｂ）高密度実装領域101は、配線幅Wを可能な限り微細に形成し、実装密度の向上を図る。誘電体厚みHは配線損失を抑えるために、極端な薄膜化は行わない。また、高密度実装領域101の配線特性インピーダンスZ1を125Ω以上に保ち、低消費電力を実現するためにも、誘電体膜の薄膜化は抑える必要がある。例えば比誘電率εr＝2.60のポリシクロオレフィン樹脂フィルムを用い、誘電体膜厚をH1＝40μm、配線高さT＝10μmとした場合、特性インピーダンスZ１＝125Ωとなる配線幅は、W１＝9.4μmである。この配線は、平滑めっきプリント配線技術によって実現可能である。
【００５７】
Ｃ）高周波伝送領域102は、第１の部分と第２の部分とを有する。配線金属損失を抑制するために誘電体膜厚を第１の部分では高密度実装領域101の誘電体膜厚の２倍(H2＝2×H1)またはそれ以上にし、第２の部分では３倍(H2’＝3×H1)またはそれ以上とする。この誘電体膜厚は、ビルドアップ多層プリント配線基板の形成方法を応用することで実現可能である。すなわち高周波伝送領域102における下層誘電体樹脂膜上のめっき銅配線を、配線パターニング時にエッチングにより除去し、その上に２層目、および３層目の樹脂膜をビルドアップすることで、特殊な工程を新たに導入することなく実現可能である。高周波伝送領域102の特性インピーダンスZ2は100Ω以上とする。これは消費電力を低下させるとともに、誘電体樹脂膜厚の増加に伴う配線幅の増加を抑制し、実装密度を向上させるためである。例えば、比誘電率εr＝2.60の誘電体樹脂膜を用い、誘電体膜厚をH2＝80μm、配線高さT＝10μmとした場合、特性インピーダンスZ2＝50Ωとなる配線幅は、W2＝209μmである。一方、特性インピーダンスZ2＝100Ωで配線を設計した場合、W2＝52μmとなり、1/2の消費電力を実現しながら配線幅の増大を抑制できる。なお、第２の部分の配線の幅W2’は、第１の部分の配線の幅W2よりも大きく（好ましくは２倍以上に）してある。
【００５８】
Ｄ）高周波伝送領域102と高密度実装領域101の境界は、配線間の信号の電気的結合を低減し伝送信号に重畳するクロストークノイズを抑制するために、ビアホールによるノイズシールドを設ける。高周波伝送領域102においても、第１の部分と第２の部分との配線間の信号の電気的結合を低減するためにビアホール導電体によるノイズシールを設けてある。前述した図４のように一つのビアホール導電体で接地電極（導電膜）105に接続する構成に代えて、本実施例では以下のような構成を採用している。まず下部絶縁層104aを貫通するビアホール導電体で下部絶縁層104aの表面に設けたランドと接地電極（導電膜）105とを接続し、続いて下部絶縁層104aの表面に設けたランドを、上部絶縁層104bを貫通するビアホール導電体で接続し、更に上部絶縁層104bの表面に設けたランドと絶縁層104cの表面に設けたランドをビアホール導電体で接続している。
【００５９】
実施例２による複数誘電体厚混載・高インピーダンスプリント配線基板の効果を実証するために、以下の実験を行った。
【００６０】
まず、複数誘電体厚混載・高インピーダンスプリント配線基板を、図１１に示すビルドアップ多層プリント配線基板の作製フローによって試作した。誘電体樹脂膜には厚さH＝40μmのポリシクロオレフィン樹脂を用い、高密度実装領域101として誘電体厚みH１＝40μm、配線幅W1＝10μm、配線高さT＝10μmの配線を持つ領域(特性インピーダンスZ1＝123Ω)と、高周波伝送領域102としてH2＝80μm、W2＝50μm、T＝10μmのマイクロストリップラインを持つ配線領域(特性インピーダンスZ2＝101Ω)を同一基板上に試作し、複数誘電体厚混載・高インピーダンスプリント配線基板を実証した。
【００６１】
高周波伝送領域102では、１層目の銅めっき配線をエッチング時に除去することで、２層目の誘電体樹脂膜と併せて膜厚を2×H＝H2＝80μmとする。このプロセスフローは、ポリシクロオレフィン樹脂上に平滑めっきを形成する技術を用いたビルドアップ多層プリント配線基板の配線形成工程で実現可能である。
【００６２】
次に、高周波伝送領域102の伝送特性を確認するために、図１１と同様のプロセスによってマイクロストリップライン構造を形成し、その高周波伝送特性を判定した。誘電体膜厚は、H＝40μmのポリシクロオレフィン樹脂を２層あるいは３層重ねることによってH2＝80μmとH2’＝120μmとした。配線の特性インピーダンスは、Z0＝50Ωと、Z0＝100Ωの二種類を試作した。試作したマイクロストリップライン構造の配線寸法を図１２に示す。
【００６３】
上記のマイクロストリップラインの伝送特性と、H＝40μmのマイクロストリップラインの伝送特性の実測値を比較することによって、誘電体膜厚の違いが伝送特性に与える影響を実測し、複数誘電体厚混載・高インピーダンスプリント配線基板の優位性を実証することとした。また高周波RLGCモデルによって上記の複数誘電体厚混載・高インピーダンスプリント配線基板の伝送特性を解析し、その優位性を確認した。
【００６４】
図１３に、低誘電率・低誘電損失・平滑めっき誘電体樹脂膜を用いて作製した、複数誘電体厚混載・高インピーダンスプリント配線基板の、断面光学顕微鏡観察像を示す。図中左側の高密度実装領域としてH1＝40μmの誘電体膜１層ごとに幅W1＝10μmの配線が形成されており、図中左側の高周波伝送領域として誘電体膜２層分の膜厚H2＝80μmに、配線幅W2＝50μmの配線が正確に形成されている。これにより、複数誘電体厚混載・高インピーダンスプリント配線基板を、ビルドアップ多層プリント配線基板プロセスによって形成可能なことを示している。
【００６５】
図１４に、作製したマイクロストリップラインの高周波伝送特性を示す。低誘電率・低誘電損失・平滑めっき誘電体樹脂膜を用いて伝送損失を低減した上で、誘電体膜厚をH2＝80μmあるいはH2’＝120μmにすることで、-3dB/10cmの伝送損失で1OGHzを越える超高周波伝送を実現している。特性インピーダンスをZ0＝100Ωとして配線を微細化しても伝送損失はZ0＝50Ωのマイクロストリップラインとほぼ同じ損失に抑制されることを実証した。これは、配線金属損失が、配線抵抗÷（特性インピーダンス）×２、とほぼ等しいために、配線の微細化によって配線抵抗が増大しても、特性インピーダンスを増大させることによって配線損失の増大を防ぐことができるためである。このように、特性インピーダンスを高くすることによって配線を微細化することができるため、高周波信号伝送領域でも面内での実装密度の低下を抑制しながら、1OGHzを越える伝送信号を10cm以上伝搬可能であり、かつ配線１本あたりの消費電力を従来の1/2以下に抑制することが可能となる。
【００６６】
図１５に、図１４と同一の伝送特性の実測結果と高周波RLGCモデルによって得られた伝送特性の計算結果を示す。モデルに用いたポリシクロオレフィン樹脂の誘電体特性、配線寸法は図１２の値を用いた。配線抵抗率はρ＝1.72μΩ−cmとおき、表面荒れによる配線損失の増大は考慮しない。それぞれの膜厚において、実測結果と高周波RLGCモデルの計算結果が良い一致を見ており、誘電体-金属界面の荒れや、誘電体樹脂膜の積層による樹脂膜界面が伝送特性に与える影響がないことが分かる。
【００６７】
図１６に、作製したマイクロストリップラインの伝送特性から計算した伝送可能距離を示す。伝搬可能距離は、/S21/が-3dB以下となる信号伝搬距離と定義している。プリント配線基板上でおおよそ必要な伝送距離10cmで比較するとH2＝80μm・Z0＝100Ωでfp＝13.OGHz、H2’＝120μm・Z0＝100Ωではfp＝16.1GHzという超高周波が伝搬可能であることを実証した。
【００６８】
図１７に、この伝送特性から計算した配線１本あたり、10cm伝送時の消費電力を示す。特性インピーダンスZ0を100Ωと高くし、かつ伝送損失を低減したことで、1OGHzの信号を伝送する際の配線一本当たり、10cm当たりの消費電力はH2＝80μm・Z0＝100Ωの場合でPboard＝13.3mW、H2’＝120μm・Z0＝100ΩではPboard＝12.6mWの消費電力と、従来、エポキシ樹脂上に形成したH＝40μm・Z0＝50Ωのマイクロストリップラインの消費電力51.3mWに比べて約1/4の消費電力に抑え、大幅な低消費電力化を実現した。低周波領域でも、特性インピーダンスを２倍にしたために、消費電力を1/2に低減できることを確認した。
【００６９】
図１８には、試作したマイクロストリップラインの伝送特性を、距離10cmを-3dbの損失に抑えて伝搬可能な周波数ｆｐと、配線１本あたりの消費電力Pboardとして従来例と比較しつつ示す。低誘電率・低誘電損失・平滑めっき技術を用いたポリシクロオレフィン樹脂を誘電体樹脂膜として用いた複数誘電体圧混載配線構造を用いることで、10GHz以上の信号伝送を、従来の1/2以下の低消費電力で、実装密度を維持しながら達成できる、超高周波・低消費電力・高密度プリント配線基板が実現できる。
【００７０】
なお、上記各実施例において絶縁層104としてポリシクロオレフィン系絶縁材料を用いたが、前記JISC3005で測定した比抵抗が1kΩ-cm以上の絶縁体であればこれに限定されず、例えばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、フッ素樹脂、変性ポリフェニルエーテル樹脂、ビスマレイミド・トリアジン樹脂、変性ポリフェニレンオキサイド樹脂、ケイ素樹脂、アクリル樹脂、ベンゾシクロブテン樹脂、ポリエチレンナフタレート樹脂、ポリシクロオレフィン樹脂、ポリオレフィン樹脂、シアネートエステル樹脂及びメラミン樹脂などが例示される。また、実施例において、配線103a、103b及び導電膜105の材料として金属銅を用いたが、前記JISC3005で測定した比抵抗が1kΩ-cm未満の材料であればこれに限定されず、例えば銅、金、銀、アルミニウム、ニッケル、導電性カーボンなどが例示される。また、配線103a、103b及び導電膜105の形成方法は、めっき法に限定されず、例えばスパッタ法、有機金属CVD法、銅などの金属膜の接着法などを用いても良い。
【００７１】
また、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。例えば、本発明に係わる配線構造は、マイクロストリップ配線構造以外の配線構造、例えばストリップ配線構造、あるいはその他の多層配線構造にも用いることができる。
【００７２】
以下に、本発明が取り得る態様について記載する。
【００７３】
（態様１）
上記各実施形態による多層配線基板を半導体素子の搭載基板として用いたことを特徴とする半導体装置。
【００７４】
（態様２）
前記半導体素子と前記多層配線基板とが同一パッケージに収容されていることを特徴とする態様１の半導体装置。
【００７５】
（態様３）
前記第１の配線領域には周波数が1GHz以下の信号が伝送され、前記第２の配線領域には周波数が1GHzを越える信号が伝送されることを特徴とする態様１または２の半導体装置。
【００７６】
（態様４）
前記第２の配線領域には信号を1cm以上伝送する部分を含むことを特徴とする態様１から３のいずれかの半導体装置。
【００７７】
（態様５）
上記各実施形態による多層配線基板を複数の電子部品の搭載基板として用いたことを特徴とする電子装置。
【００７８】
（態様６）
前記複数の電子部品と前記多層配線基板とが同一容器に収容されていることを特徴とする態様５の電子装置。
【００７９】
（態様７）
前記第１の配線領域には周波数が1GHz以下の信号が伝送され、前記第２の配線領域には周波数が1GHzを越える信号が伝送されることを特徴とする態様５または６の電子装置。
【００８０】
（態様８）
前記第２の配線領域には信号を1cm以上伝送する部分を含むことを特徴とする態様５から態様７のいずれかの電子装置。
【符号の説明】
【００８１】
100    多層配線基板
101    第１の配線領域（高密度実装領域）
102    第２の配線領域（高周波伝送領域）
103a    第１の配線領域中の配線
103b、103c    第２の配線領域中の配線
104、104a、104b    絶縁層
105    導電膜（接地電極）
【図１】
0005388071.tif 000003
【図２】
0005388071.tif 000004
【図３】
0005388071.tif 000005
【図４】
0005388071.tif 000006
【図５】
0005388071.tif 000007
【図６】
0005388071.tif 000008
【図７】
0005388071.tif 000009
【図８】
0005388071.tif 000010
【図９】
0005388071.tif 000011
【図１０】
0005388071.tif 000012
【図１１】
0005388071.tif 000013
【図１２】
0005388071.tif 000014
【図１３】
0005388071.tif 000015
【図１４】
0005388071.tif 000016
【図１５】
0005388071.tif 000017
【図１６】
0005388071.tif 000018
【図１７】
0005388071.tif 000019
【図１８】
0005388071.tif 000020