(57)【特許請求の範囲】
【請求項１】
直流電源と、パワートランジスタの各々を直列接続させた第１インバータ部及び第２インバータ部から成り且つ前記直流電源に電源ラインを介して接続され当該直流電源の入力電圧を発振状態の出力電圧に変換させるフルブリッジ回路と、前記パワートランジスタの各々を駆動させるドライブ回路と、前記フルブリッジ回路に流れる電流を検出する電流検出回路と、前記電流値検出回路の出力信号に基づいて前記フルブリッジ回路に過電流が流れているか否かを判別する電流値判別回路と、前記電流値判別回路の出力信号に基づいてドライブ回路へ供給する駆動信号を制限的に出力させる制御回路と、前記パワートランジスタのゲート電圧に相当する周期電圧を略一定の電圧値とされる判別回路用電圧へ変換させ前記電流値判別回路へ前記判別回路用電圧を印加させる第１の電源回路と、前記制御回路へ制御回路用の電源電圧を供給させる第２の電源回路と、を備え、
前記制御回路は、前記第１インバータ部の上側アームトランジスタ及び前記第１インバータ部の下側アームトランジスタを交互に駆動させる第１インバータ部側発振信号の位相と前記第２インバータ部の上側アームトランジスタ及び前記第２インバータ部の下側アームトランジスタを交互に駆動させる第２インバータ部側発振信号の位相とを一致させる初期発振動作と、前記第１インバータ部側発振信号の位相と前記第２インバータ部側発振信号の位相との間に所定の位相差を与える定常発振動作と、を実施させることを特徴とするフルブリッジ型電力変換回路。
【請求項２】
前記電流検出回路は、前記第１インバータ部及び前記第２インバータ部の接点と前記直流電源とを接続させる電源ライン、又は、前記第１インバータ部及び前記第２インバータ部の接点と前記第１のグランド電位とを導通させるグランドラインに設けられていることを特徴とする請求項１に記載のフルブリッジ型電力変換回路。
【請求項３】
前記ドライブ回路は、前記パワートランジスタの信号端子に周期電圧を供給する複数のドライブ用トランスと、前記駆動信号に基づいて前記ドライブ用トランスを駆動させるドライブＩＣと、を備えていることを特徴とする請求項１又は請求項２に記載のフルブリッジ型電力変換回路。
【請求項４】
前記制御回路は、前記初期発振動作と前記定常発振動作との実施手順を規定するプログラムが、当該制御回路に設けられた記憶回路へ格納されたものであって、
前記プログラムは、
前記第１インバータ部側発振信号と前記第２インバータ部側発振信号とを同一の位相で出力させる初期発振動作処理と、前記第１インバータ部側発振信号と前記第２インバータ部側発振信号とを所定の位相差が生じる状態で出力させる定常発振動作処理と、を実行させることを特徴とする請求項１乃至請求項３の何れか１項に記載のフルブリッジ型電力変換回路。
【請求項５】
前記プログラムは、前記初期発振動作処理と、前記第１の電源回路で生成された前記判別回路用電圧が基準値以上へ到達したか否かを判別する判別処理と、前記判別処理にて前記判別回路用電圧が基準値以下と判別された場合に前記初期発振動作を維持させる初期発振動作維持処理と、前記判別処理にて前記判別回路用電圧が基準値以上と判別された場合に前記定常発振動作を実施する定常発振動作処理と、を実行させることを特徴とする請求項４に記載のフルブリッジ型電力変換回路。
【請求項６】
請求項１乃至請求項５の何れか一項に記載のフルブリッジ型電力変換回路と、前記フルブリッジ回路の出力端子に接続された出力用トランスと、前記出力用トランスで生成された前記発振状態の出力電圧を直流状態の出力電圧に変換させる整流平滑回路と、を備えることを特徴とするフルブリッジ型ＤＣ−ＤＣコンバ-タ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フルブリッジ型電力変換回路及びフルブリッジ型ＤＣ−ＤＣコンバータに関し、特に、過電流保護機能として設けられた回路の誤動作を防止させる際に用いて好適のものである。
【背景技術】
【０００２】
従来より、フルブリッジ回路を用いた電力変換回路（以下、フルブリッジ型電力変換回路と呼ぶ）は、共振コンバータの構成回路として広く用いられている。かかるフルブリッジ型電力変換回路は、当該回路に内蔵されるパワートランジスタが適宜に駆動されることにより、フルブリッジ回路の出力端子に設けられた出力用トランスを共振駆動させ、直流電源の入力電力を交流電力に変換させる。
【０００３】
また、共振コンバータ（以下、フルブリッジ型ＤＣ−ＤＣコンバータと呼ぶ）は、ダイオードブリッジ等から成る整流回路と平滑キャパシタとから成る整流平滑回路がフルブリッジ回路の出力用トランスに接続された構成とされ、かかる構成により、直流電源の電力を一端交流電力に変換させ、その後、当該交流電力を直流電力に再変換させる。
【０００４】
例えば、特開２００１−２９８９６２号公報（特許文献１）では、過電流保護機能を付加させたフルブリッジ直交変換回路（特許請求の範囲におけるフルブリッジ電力変換回路）が紹介されている。かかるフルブリッジ直交変換回路は、直流電源とフルブリッジ回路とシャント抵抗と過電流検出回路（特許請求の範囲における電流値判別回路）とフルブリッジ回路を駆動させる駆動用集積回路とパルス信号手段と遮断回路とを備えている。そして、かかる構成により、フルブリッジ直交変換回路では以下の如く機能する。即ち、過電流検出回路（特許請求の範囲における電流値判別回路）では、シャント抵抗によって読み出された検出電流が入力され、当該検出電流の値に応じた判別信号を出力させる。このとき、遮断回路では、当該判別信号及びトランジスタの駆動パルスが入力され、検出電流が基準値以内のとき当該駆動パルスを通過させ、検出電流が基準値以上のとき当該駆動パルスを遮断させ、これにより、過電流保護機能を実現させている。更に、駆動用集積回路では、駆動パルスが遮断回路を通過した時のみトランジスタのゲート信号を出力させ、これにより、制限的な信号制御が実施される。
【０００５】
また、特開２００４−１１２９２５号公報（特許文献２）では、トランスの動作に応じてフルブリッジ回路へゲート信号を出力させる技術が紹介されている。更に、当該特許文献２において、フルブリッジ回路を制御する制御ＩＣ（特許請求の範囲における制御回路）には、出力側トランスで生じた誘起電力を平滑な電力に変換させ、当該平滑電力が供給されるようになっている。
【０００６】
ここで、特許文献２の技術に過電流保護機能を付加させる場合、過電流保護回路を内蔵させたワンチップ型制御ＩＣを用いることが考えられる。しかし、この場合、シャント抵抗から出力された検出信号のグランド電位と制御ＩＣにおけるグランド電位とが異なると、過電流保護回路で実施される閾値判定が不安定となるため、ワンチップ型制御ＩＣでは、フルブリッジ回路を動作させる信号が正しく出力されなくなるとの問題が生じていた。
【０００７】
図１０には、かかる問題を回避すべく開発されたフルブリッジ型ＤＣ−ＤＣコンバータの一例が示されている。当該フルブリッジ型ＤＣ−ＤＣコンバータでは、過電流保護機能として用いられる電流値判別回路１５０と、フルブリッジ回路を動作させる制御ＩＣ（２６０）とが独立した回路として設置されている。ここで、電流値判別回路１５０のグランド電位は、制御ＩＣ（２６０）のグランド電位と異なるものとされている。また、電流値判別回路１５０へ電力を供給させる第１の電源回路１４０と、制御ＩＣ（２６０）へ電力を供給させる第２の電源回路１７０とが設けられている。ここで、第１の電源回路１４０のグランド電位は、第２の電源回路１７０のグランド電位と異なるものとされている。また、第１の電源回路１４０は、図示の如く、電源ラインがドライブトランスの二次コイルＬ２２に接続され、当該二次コイルＬ２２で発生する発振電圧が印加される構成となっている。かかる第１の電源回路１４０は、入力された発振電圧に基づいて一定電圧を出力させるレギュレータである。従って、当該第１の電源回路１４０は、新たな電力発生用のトランスを設けることなく簡素な構成で電力の生成を実現できる。しかし、その反面、第１の電源回路１４０は、内蔵されるコンデンサへ電荷を蓄積させて一定電圧を制御させる性質上、ドライブトランスの駆動開始後に当該一定電圧へ到達するまで、所定の時間を要するとのデメリットを有する。
【０００８】
かかる構成を具備するフルブリッジ型ＤＣ−ＤＣコンバータでは、以下の効果を奏する。即ち、電流値判別回路１５０では、比較器における基準電圧のグランド電位と入力電源のグランド電位とが一致するので、第１の電源回路１４０の供給電圧が規定値に到達していることを条件として、正しい閾値判定が行なわれ、当該電流値判別回路から出力される判別信号が誤判定の無い正確な情報を現すものとされる。また、当該判別信号を受信する制御ＩＣ（２６０）では、正しい判別信号に基づいて出力信号を生成させるので、出力信号を頻繁に停止させるような誤動作が解消され、当該出力信号の安定的な発振動作が実現されることとなる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−２９８９６２号公報
【特許文献２】特開２００４−１１２９２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、図１０の技術にあっては、フルブリッジ型ＤＣ−ＤＣコンバータを駆動開始させる場合、第１の電源回路１４０の出力電圧は、上述の如く、規定値へ到達するまで不可避的に所定時間必要とされる。ここで、当該出力電圧の電圧値が規定値へ到達するまでの間、電流値判別回路１５０では、電源電圧と過電流検出回路の基準電位とが規定値に到達していないため、当該電流値判別回路から出力される判定信号の情報に誤判定の情報を含んでしまう場合が生じる。従って、駆動開始直後におけるフルブリッジ型電力変換回路では、制御ＩＣが誤った判定信号に基づいてフルブリッジ回路１１０を駆動させるので、或る場面では、フルブリッジ回路１１０に過電流が流れているにも関わらず出力電圧Ｖｏｕｔ１を生成させてしまい、一方、他の場面では、当該過電流が発生していないにも関わらず出力電圧Ｖｏｕｔ１の生成を停止させてしまう等、過電流保護機能が適正に効かなくなるとの問題が生じる。
【００１１】
更に、駆動開始直後におけるフルブリッジ型ＤＣ−ＤＣコンバータでは、フルブリッジ回路１１０から出力電圧Ｖｏｕｔ１の出力制御を行う際、出力電圧Ｖｏｕｔ１の発生時に過電流が流れていると、火災または異常発熱の原因となり、一方、過電流の未発生時に出力電圧Ｖｏｕｔ１の生成が止められると、電力の安定供給を実施できなくなるとの問題が生じる。
【００１２】
本発明は上記課題に鑑み、過電流保護機能を適正に機能させ得るフルブリッジ型電力変換回路、及び、火災等の危険を回避して且つ所望の電力を安定供給させ得るフルブリッジ型ＤＣ−ＤＣコンバータの提供を目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明では次のようなフルブリッジ型電力変換回路の構成とする。即ち、直流電源と、パワートランジスタの各々を直列接続させた第１インバータ部及び第２インバータ部から成り且つ前記直流電源に電源ラインを介して接続され当該直流電源の入力電圧を発振状態の出力電圧に変換させるフルブリッジ回路と、前記パワートランジスタの各々を駆動させるドライブ回路と、前記フルブリッジ回路に流れる電流を検出する電流検出回路と、前記電流値検出回路の出力信号に基づいて前記フルブリッジ回路に過電流が流れているか否かを判別する電流値判別回路と、前記電流値判別回路の出力信号に基づいてドライブ回路へ供給する駆動信号を制限的に出力させる制御回路と、前記パワートランジスタのゲート電圧に相当する周期電圧を略一定の電圧値とされる判別回路用電圧へ変換させ前記電流値判別回路へ前記判別回路用電圧を印加させる第１の電源回路と、前記制御回路へ制御回路用の電源電圧を供給させる第２の電源回路と、を備え、
前記制御回路は、前記第１インバータ部の上側アームトランジスタ及び前記第１インバータ部の下側アームトランジスタを交互に駆動させる第１インバータ部側発振信号の位相と前記第２インバータ部の上側アームトランジスタ及び前記第２インバータ部の下側アームトランジスタを交互に駆動させる第２インバータ部側発振信号の位相とを一致させる初期発振動作と、前記第１インバータ部側発振信号の位相と前記第２インバータ部側発振信号の位相との間に所定の位相差を与える定常発振動作と、を実施させることとする。
【００１４】
好ましくは、前記電流検出回路は、前記第１インバータ部及び前記第２インバータ部の接点と前記直流電源とを接続させる電源ライン、又は、前記第１インバータ部及び前記第２インバータ部の接点と前記第１のグランド電位とを導通させるグランドラインに設けられていることとする。
【００１５】
好ましくは、前記ドライブ回路は、前記パワートランジスタの信号端子に周期電圧を供給する複数のドライブ用トランスと、前記駆動信号に基づいて前記ドライブ用トランスを駆動させるドライブＩＣとを備えていることとする。
【００１６】
好ましくは、前記制御回路は、前記初期発振動作と前記定常発振動作との実施手順を規定するプログラムが、当該制御回路に設けられた記憶回路へ格納されたものであって、前記プログラムは、前記第１インバータ部側発振信号と前記第２インバータ部側発振信号とを同一の位相で出力させる初期発振動作処理と、前記第１インバータ部側発振信号と前記第２インバータ部側発振信号とを所定の位相差が生じる状態で出力させる定常発振動作処理と、を実行させることとする。
【００１７】
より好ましくは、前記プログラムは、前記初期発振動作処理と、前記第１の電源回路で生成された前記判別回路用電圧が基準値以上へ到達したか否かを判別する判別処理と、前記判別処理にて前記判別回路用電圧が基準値以下と判別された場合に前記初期発振動作を維持させる初期発振動作維持処理と、前記判別処理にて前記判別回路用電圧が基準値以上と判別された場合に前記定常発振動作を実施する定常発振動作処理とを実行させることとする。
【００１８】
また、本発明では次のようなフルブリッジ型ＤＣ−ＤＣコンバータの構成としても良い。即ち、上述した何れかの発明に記載のフルブリッジ型電力変換回路と、前記フルブリッジ回路の出力端子に接続された出力用トランスと、前記出力用トランスで生成された前記発振状態の出力電圧を直流状態の出力電圧に変換させる整流平滑回路とを備えることとする。
【発明の効果】
【００１９】
本発明に係るフルブリッジ型電力変換回路によると、第１の電源回路の出力電圧が規定値に到達してからフルブリッジ回路の出力電圧が生成されるので、過電流保護機能が適切に機能し、これにより、過電流の未発生時には出力電圧の生成が持続され、過電流の発生時にのみ出力電圧の生成が停止される。
【００２０】
また、フルブリッジ型ＤＣ−ＤＣコンバータによると、過電流保護機能が適切に効いた状態にてフルブリッジ回路を駆動させるので、火災または異常発熱の発生の危険なく出力電力の安定供給を実現できる。
【図面の簡単な説明】
【００２１】
【図１】実施の形態に係るフルブリッジ型電力変換回路の構成を示す図
【図２】実施の形態に係る電源回路の構成例を示す図
【図３】実施の形態に係る電流値判別回路の構成例を示す図
【図４】実施の形態に係るフルブリッジ回路の初期発振動作を示す図
【図５】実施の形態に係るフルブリッジ回路の定常発振動作を示す図
【図６】制御回路から出力される駆動信号の制御を示すフローチャート
【図７】実施例に係るフルブリッジ型ＤＣ−ＤＣコンバータの構成を示す図
【図８】実施例に係るフルブリッジ回路の初期発振動作を示す図
【図９】実施例に係るフルブリッジ回路の定常発振動作を示す図
【図１０】従来例に係るフルブリッジ型ＤＣ−ＤＣコンバータの構成を示す図
【発明を実施するための形態】
【００２２】
以下、本発明に係る実施の形態につき図面を参照して説明する。図１に示す如く、フルブリッジ型電力変換回路１００は、フルブリッジ回路１１０と直流電源１２０とドライブ回路１３０ａ，１３０ｂと第１の電源回路１４０と電流値判別回路１５０と制御回路１６０と第２の電源回路１７０から構成されている。尚、第１の基準電位Ｅｇ１とは、回路が第１グランドＧＮＤ１に接続されることにより定まる電位であり、第２の基準電位Ｅｇ２とは、回路が第２グランドＧＮＤ２に接続されることにより定まる電位である。また、本実施の形態では、フルブリッジ回路１１０及び第１の電源回路１４０及び電流値判別回路１５０は、各々の基準電位を与える端子が第１のグランド電位ＧＮＤ１に導通するグランドラインへ接続され、制御回路１６０及び第２の電源回路１７０は、各々の基準電位を与える端子が第２のグランド電位ＧＮＤ２に導通するグランドラインへ接続されている。尚、第１の基準電位ＧＮＤ１と第２の基準電位ＧＮＤ２とは、サージ等の発生が影響し合わない、互いに異なる電位とされる。
【００２３】
フルブリッジ回路１１０は、直流電源１２０に接続され、当該直流電源１２０の入力電圧を発振状態の出力電圧Ｖｏｕｔ１に変換させる。かかるフルブリッジ回路１１０は、複数のパワートランジスタＴｒ１〜Ｔｒ４と電流検出回路Ｒａとから構成され、パワートランジスタによるブリッジ回路には出力端子が設けられている。複数のパワートランジスタのうち、上側アームトランジスタＴｒ１及び下側アームトランジスタＴｒ２は互いに直列接続され第１インバータ部を成し、他方、上側アームトランジスタＴｒ３及び下側アームトランジスタＴｒ４は互いに直列接続され第２インバータ部を成す。かかる第１インバータ部及び第２インバータ部は、電流検出回路Ｒａを介して第１グランドＧＮＤ１に接続されている。また、フルブリッジ回路１１０には、図示の如く、信号入力端子Ｐ０１〜Ｐ０４、上側アームトランジスタの共通接点に接続された正極端子Ｐ０５、下側アームの共通接点に接続された負極端子Ｐ０６、電流検出回路Ｒａの低圧側が接続され第１グランドＧＮＤ１へ接地されたグランド端子Ｐ０７、電流検出回路Ｒａの高圧側に接続された信号出力端子Ｐ０８が設けられている。尚、第１インバータ部の接点及び第２インバータ部の各々の接点には、出力端子Ｔａ，Ｔｂが設けられ、フルブリッジ回路１１０で生成された発振状態の出力電圧Ｖｏｕｔ１が当該出力端子Ｔａ，Ｔｂから両端電圧として出力される。
【００２４】
電流検出回路Ｒａは、同図の場合、両インバータ部の接点と第１グランドＧＮＤ１とを接続させるグランドラインに設けられ、フルブリッジ回路に流れる電流を検出する。かかる電流検出回路Ｒａは、シャント抵抗であっても良く、この他、電流検出用のトランス、電流値検出用の半導体素子等、種々の置換えが可能である。但し、本実施の形態では、電流検出回路Ｒａがシャント抵抗であるとして以下説明する。また、電流検出回路Ｒａのレイアウト位置は、図１で示される位置に限定されるものでなく、種々の変更が可能とされる。例えば、第１インバータ部及び前記第２インバータ部の接点と直流電源１２０とを接続させる電源ラインＬａ，Ｌｂの何れかに設けるようにしても良い。
【００２５】
直流電源１２０は、フルブリッジ回路１１０の正極端子Ｐ０５及び負極端子Ｐ０６に接続され、当該正極端子Ｐ０５に直流電源の陽極電位が印加され、負極端子Ｐ０６では第１のグランド電位Ｅｇ１と同電位とされている。かかる直流電源１２０は、バッテリー電源を用いても良く、交流電源の電力を直流電力へ変換させる平滑回路の出力電源を用いても良い。
【００２６】
ドライブ回路１３０ａは、第１の電源回路１４０及び第２の電源回路１７０とは別系統の電源から供給され、信号ラインを介して信号入力端子Ｐ０１，Ｐ０２に接続されている。かかるドライブ回路１３０ａは、ゲート信号を出力させることにより、上側アームトランジスタＴｒ１及び下側アームトランジスタＴｒ２を交互に発振駆動させる。また、ドライブ回路１３０ｂは、信号ラインを介して信号入力端子Ｐ０３，Ｐ０４に接続され、ゲート信号を出力させることにより、上側アームトランジスタＴｒ３及び下側アームトランジスタＴｒ４を交互に発振駆動させる。尚、かかるドライブ回路１３０ａ，１３０ｂの動作については、図４及び図５にて詳述する。
【００２７】
第１の電源回路１４０は、ドライブ回路１３０ａ及びフルブリッジ回路１１０の間の信号ラインに一端が接続され、ゲート信号によって発振する周期電圧が入力される。また、第１の電源回路１４０は、当該周期電圧を変換し一定の直流電力を生成させる。ここで、第１の電源回路１４０にて出力される直流電圧を、以下、判別回路用電圧と呼ぶ。かかる第１の電源回路１４０では、出力ラインが電源検出回路へ接続されており、当該判別回路用電圧を電流値判別回路１５０へ印加させる。かかる第１の電源回路１４０の一例を説明すると、図２に示す如く、第１の電源回路１４０は、コンデンサＣ１，Ｃ２及びダイオードＤ１，Ｄ２及び電源ＩＣ（１５１）から構成され、入力端子Ｐｘ１及び出力端子Ｐｘ２及びグランド端子Ｐｘ３が設けられている。かかる第１の電源回路１４０では、入力端子Ｐｘ１に周期電圧が印加されると、電源ＩＣ（１５１）が当該周期電圧を降圧させ、出力端子Ｐｘ２から判別回路用電圧を出力させる。かかる第１の電源回路１４０では、図１に示す如く、電源ラインがドライブトランスの二次コイルＬ２２に接続され、当該二次コイルＬ２２で発生する発振電圧が印加される構成となっている。かかる第１の電源回路１４０は、入力された発振電圧に基づいて一定電圧を出力させるレギュレータである。従って、当該第１の電源回路１４０は、新たな電力発生用のトランスを設けることなく簡素な構成で電力の生成を実現できる。しかし、その反面、第１の電源回路１４０は、内蔵されるコンデンサＣ１，Ｃ２へ電荷を蓄積させて一定電圧を制御させる性質上、ドライブトランスの駆動開始後に判別回路用電圧が一定電圧へ到達するまで、所定の時間を要するとのデメリットを有する。
【００２８】
電圧判定回路１４１は、第１の電源回路１４０の出力電圧が印加され、当該出力電圧の電圧値を判別し、その後、かかる判別結果に応じてＨ−Ｌ信号を制御回路１６０へ出力させる。当該判別回路１４１には、コンパレータＩＣと、入力側素子と出力側素子とにおけるグランド電位が絶縁され且つ出力側素子から所定の出力信号を出力させるフォトカプラとを備えている。そして、コンパレータＩＣでは入力された電圧値の閾値判定が実施され、フォトカプラ（電圧判定回路の構成）では当該閾値判定に基づいてＨ−Ｌ信号を出力させる。かかる電圧判定回路１４１では、コンパレータＩＣのグランド電位が第１のグランド電位Ｅｇ１とされ、フォトカプラ（電圧判定回路の構成）の入力側素子のグランド電位が第１のグランド電位Ｅｇ１とされ、フォトカプラ（電圧判定回路の構成）の出力側素子のグランド電位が第２のグランド電位Ｅｇ２とされる。従って、電圧判定回路１４１から出力されるＨ−Ｌ信号は、フルブリッジ回路のグランド電位Ｅｇ１から絶縁されるので、当該フルブリッジ回路のグランド電位Ｅｇ１に発生するサージ等の影響を受けることがなくなる。そして、当該Ｈ−Ｌ信号は、制御回路１６０のグランド電位Ｅｇ２と一致しているので、制御回路１６０では、Ｈ−Ｌ信号に関する安定した信号処理が実現される。尚、Ｈ−Ｌ信号とは、所定の回路から出力される信号であって、Ｈｉｇｈ値またはＬｏｗ値の何れかを示す信号をいう。ここで、Ｈｉｇｈ値にかかる信号をＨ信号、Ｌｏｗ値にかかる信号をＬ信号と呼ぶこととする。
【００２９】
電流値判別回路１５０は、第１のグランド電位Ｅｇ１を基準電位としており、電流値検出回路Ｒａの出力信号に基づいてフルブリッジ回路１１０に過電流が流れているか否かを判別する。図３を参照して電流値判別回路１５０の一例を説明すると、当該電流値判別回路１５０は、抵抗Ｒ１〜Ｒ４，コンデンサＣ３〜Ｃ４，コンパレータＩＣから構成され、入力端子Ｐｙ１，出力端子Ｐｙ２，電源端子Ｐｙ３，グランド端子Ｐｙ３が設けられている。かかるコンパレータＩＣには、非反転入力部と反転入力部とが設けられ、これらの入力端子には適宜なフィルタ回路が構成されている。このうち、非反転入力部には、シャント抵抗Ｒａによる出力電圧が印加される。一方、反転入力部には、比較処理させる際に閾値として用いられる閾値電圧が印加される。かかる閾値電圧は、判別回路用電圧に基づいて生成されるので、第１の電源回路１４０の出力値に応じて変動する。コンパレータＩＣには、更に、電源入力部とグランド接続部と出力部とが設けられている。このうち、電源入力部では、判別回路用電圧が印加されるので、非反転入力部と同様、第１の電源回路１４０の出力値に応じて変動する。かかる構成の電流値判別回路１５０では、シャント抵抗Ｒａによる出力電圧が入力されると、分圧抵抗によって生成された閾値電圧によって閾値判定され、Ｈ−Ｌ信号を出力させる。電流値判別回路１５０から出力される出力信号は、電流値判別回路１５０のグランド電位及び第１の電源回路１４０のグランド電位が一致しているので、当該出力信号の波形が安定する。但し、第１の電源回路１４０が駆動され始めた当初は、判別回路用電圧が規定値に到達していないので、電流値判別回路１５０の出力信号が不正確なものとされる場合がある。
【００３０】
ここで、電流値判別回路１５０には、入力側素子及び出力側素子を具備するフォトカプラを設けるのが好ましい。具体的に説明すると、入力側素子は、シャント抵抗Ｒａからの信号が入力され、基準電位が第１のグランド電位Ｅｇ１とされている。出力側素子は、過電流に関する出力信号を出力させるものであって、基準電位が第２のグランド電位Ｅｇ２とされている。かかる場合には、当該フォトカプラ（電流値判別回路の構成）の入力側素子のグランド電位と第１の電源回路１４０のグランド電位とが一致しているので、当該フォトカプラ（電流値判別回路の構成）の出力側素子から出力される出力信号の波形が安定する。また、当該フォトカプラ（電流値判別回路の構成）の出力側素子のグランド電位と制御回路１６０のグランド電位とが一致しているので、制御回路１６０では、電流値判別回路１５０の出力信号に関する安定した信号処理が実現される。
【００３１】
制御回路１６０は、第１のグランド電位Ｅｇ１とは異なる第２のグランド電位Ｅｇ２を基準電位とし、第２の電源回路１７０から電源電圧が供給されている。また、制御回路１６０は、互いに独立した出力ラインがドライブ回路１３０ａ及び１３０ｂに接続され、互いに独立した入力ラインが電流値判別回路１５０及び電圧判定回路１４１に接続されている。制御回路１６０では、適宜な論理回路が構成され、以下の動作を実現させる。先ず、適宜な周波数に設定された駆動信号をドライブ回路へ出力させる。また、電流値判別回路の出力信号に基づいてドライブ回路へ駆動信号を出力させる。このとき、制御回路１６０では、以下の如く、駆動信号を制限的に出力させる。即ち、当該制御回路１６０では、電流値判別回路１５０の出力信号が過電流の発生を示していない場合、駆動信号の出力を許可させ、電流値判別回路１５０の出力信号が過電流の発生を示している場合、当該駆動信号の出力を停止させる。そして、制御回路１６０では、電圧判定回路１４１の出力電圧に基づいて駆動信号の出力モードを切替え、これにより、ドライブ回路に対して初期発振動作と定常発振動作との何れかに対応する駆動信号を出力させる。尚、初期発振動作及び定常発振動作については図４及び図５にて詳述する。
【００３２】
第２の電源回路１７０は、制御回路用の電力を制御回路１６０へ供給させ、これにより、当該制御回路１６０を動作させる。第２の電源回路１７０は、第２のグランド電位Ｅｇ２が基準電位とされている。かかる第２の電源回路１７０では、制御回路用の電力を生成させるため、グランド電位の異なる第１の電源回路と独立して設けられなければならない。具体的に説明すると、第２の電源回路１７０は、第１の電源回路１４０の起動前に制御回路１６０がドライブ回路を駆動させなければならない性質上、ドライブ回路の動作に関わらず制御回路１６０へ電力を安定供給させる必要があり、ドライブ回路の動作から独立して作動する電力生成装置（例えば、電力生成用のトランス）を別途設けなければならなくなる。従って、第２の電源回路１７０は、第１の電源回路１４０の構成と比較すると、大掛かりな回路構成を必要とすることとなる。
【００３３】
かかる構成を具備するフルブリッジ型電力変換回路１００では、以下の如く動作する。先ず、フルブリッジ回路１１０に流れる電流が異常な範囲とされる場合（即ち、過電流が流れている場合）、電流値判別回路１５０では、シャント抵抗Ｒａからの電圧値に基づいて当該異常状態を検知し、異常状態を示すＬ信号を出力させる。このとき、制御回路１６０では、かかるＬ信号を受けて駆動信号の出力を停止させる。これにより、ドライブ回路１３０ａ，１３０ｂからはゲート信号が出力されなくなるので、フルブリッジ回路１１０には電流が流れなくなり、出力端子Ｔａ，Ｔｂ間には、一次コイルＬａによって誘起電圧Ｖｏｕｔ１が発生すことはない。
【００３４】
一方、フルブリッジ回路１１０に流れる電流が正常な範囲とされる場合（即ち、過電流が流れていない場合）、電流値判別回路１５０では、シャント抵抗Ｒａからの電圧値に基づいて電流値が正常値であることを検知し、正常状態を示すＨ信号を出力させる。このとき、第１の電源回路１４０の出力電圧が規定値に到達していない場合、制御回路１６０では、電圧判定回路１４１から其の旨のＨ−Ｌ信号が入力され、初期発振動作に相当する駆動信号の出力を実施させる。制御回路１６０から出力される駆動信号は、上側アームトランジスタＴｒ１及び下側アームトランジスタＴｒ２を交互に駆動させる第１インバータ部側発振信号と、上側アームトランジスタＴｒ３及び下側アームトランジスタＴｒ４を交互に駆動させる第２インバータ部側発振信号とからなり、制御回路１６０の出力端子からドライブ回路１３０ａ及び１３０ｂへ各々出力される。ここで、初期発振動作時の制御回路１６０では、第１インバータ部側発振信号の位相と第２インバータ部側発振信号の位相とを一致させた状態にて駆動信号を出力させる。このとき、ドライブ回路１３０ａでは、第１インバータ部側発振信号を受信し、上側アームトランジスタＴｒ１及び下側アームトランジスタＴｒ２のゲート信号を発振させる。また、ドライブ回路１３０ｂでは、第２インバータ部側発振信号を受信し、ドライブ回路１３０ａから出力されるゲート信号の位相に一致した状態で、上側アームトランジスタＴｒ３及び下側アームトランジスタＴｒ４のゲート信号を発振させる。このとき、フルブリッジ回路１１０では、図４に示す如く、かかるゲート信号に応じて、状態１１及び状態１２を交互に高い周波数で切替えられる動作が実施される。このうち、状態１１は、図４（ａ）に示す如く、上側アームトランジスタＴｒ１及び上側アームトランジスタＴｒ３のゲート信号がＨｉｇｈとされ、下側アームトランジスタＴｒ２及び下側アームトランジスタＴｒ４のゲート信号がＬｏｗとされる。一方、状態１２は、図４（ｂ）に示す如く、上側アームトランジスタＴｒ１及び上側アームトランジスタＴｒ３のゲート信号がＬｏｗとされ、下側アームトランジスタＴｒ２及び下側アームトランジスタＴｒ４のゲート信号がＨｉｇｈとされる。これにより、初期発振動作時のブリッジ回路１１０では、状態１１及び状態１２が交互に切換えられても、一次コイルＬａの両端電圧に電位差が生じないため、出力トランスから出力される電力は零とされる。尚、本切換動作にあっては、パワートランジスタにおけるスパイク電流の発生を回避させるためデッドタイムを設けても良い。具体的に説明すると、かかるデッドタイムでは、パワートランジスタへ印加される全てのゲート信号を停止させる状態３０がドライブ回路によって実施される。そして、当該ドライブ回路では、状態３０→状態１１→状態３０→状態１２→状態３０、といった具合に、デッドタイム対策に係る状態３０を切換動作の合間に実施させる。尚、過電流が流れている場合であって且つ第１の電源回路１４０の出力電圧が規定値に到達していない場合、従来技術のように定常発振動作を強制実施させると、「発明が解決しようとする課題」で指摘したように、フルブリッジ型電力変換回路１００では、過電流が生じている状態でフルブリッジ回路を駆動させるため、異常発熱または火災を起こす危険がある。従って、かかる場合、定常発振動作を強制的に実施させる制御は、安全上好ましくないものとされる。
【００３５】
他方、フルブリッジ回路１１０に流れる電流が正常な範囲とされる場合であって、且つ、第１の電源回路１４０の出力電圧が規定値に到達した場合、制御回路１６０では、電圧判定回路１４１から其の旨のＨ−Ｌ信号が入力され、定常発振動作に相当する駆動信号の出力を実施させる。制御回路１６０から出力される駆動信号についても、上述した第１インバータ部側発振信号及び第２インバータ部側発振信号がドライブ回路１３０ａ及び１３０ｂへ各々出力される。但し、定常発振動作時の制御回路１６０では、第１インバータ部側発振信号の位相と第２インバータ部側発振信号の位相との間に所定の位相差を与えて駆動信号を出力させる。かかる所定の位相差は、パワートランジスタへ送られる信号のデューティー比等によって適宜に設定される。ドライブ回路１３０ａでは、第１インバータ部側発振信号を受信すると、上述の如く、上側アームトランジスタＴｒ１及び下側アームトランジスタＴｒ２のゲート信号を発振させる。また、ドライブ回路１３０ｂでは、第２インバータ部側発振信号を受信すると、ドライブ回路１３０ａから出力されるゲート信号の位相から所定の位相差を与えた状態で、上側アームトランジスタＴｒ３及び下側アームトランジスタＴｒ４のゲート信号を発振させる。このとき、フルブリッジ回路１１０では、図５に示す如く、かかるゲート信号に応じて状態２１及び状態２２を交互に高い周波数で切替えられる動作が実施される。このうち、状態２１は、図５（ａ）に示す如く、上側アームトランジスタＴｒ１及び下側アームトランジスタＴｒ４のゲート信号がＨｉｇｈとされ、下側アームトランジスタＴｒ２及び上側アームトランジスタＴｒ３のゲート信号がＬｏｗとされ、これにより、上側アームトランジスタＴｒ１から下側アームトランジスタＴｒ４に向けて電流が流れる。一方、状態２２は、図５（ｂ）に示す如く、上側アームトランジスタＴｒ１及び下側アームトランジスタＴｒ４のゲート信号がＬｏｗとされ、下側アームトランジスタＴｒ２及び上側アームトランジスタＴｒ３のゲート信号がＨｉｇｈとされ、これにより、上側アームトランジスタＴｒ３から下側アームトランジスタＴｒ２に向けて電流が流れる。これにより、定常発振動作時のブリッジ回路１１０では、状態２１及び状態２２が交互に切換えられると、一次コイルＬａの両端に周期変動する電位差が生じるため、出力トランスから所定電力の出力が開始される。尚、本切換動作にあって、パワートランジスタにおけるスパイク電流の発生を回避させるためデッドタイムを設けても良い。具体的に説明すると、かかるデッドタイムを設ける場合、上述した状態３０がドライブ回路によって実施され、当該ドライブ回路では、状態３０→状態２１→状態３０→状態２２→状態３０、といった具合に、デッドタイム対策に係る状態３０を切換動作の合間に実施させる。
【００３６】
即ち、かかる動作を実施するフルブリッジ型電力変換回路１００では、第１の電源回路１４０の出力電圧が低い場合、制御回路１６０が初期発振動作を実施させ、フルブリッジ回路からの出力電力の供給を停止させる。このとき、第１の電源回路１４０では、発振電力の供給によって出力電圧が規定値へ近づくように制御される。一方、第１の電源回路１４０の出力電圧が規定値に到達すると、制御回路１６０が定常発振動作を実施させ、フルブリッジ回路からの出力電力の供給を開始させる。このとき、第１の電源回路１４０では出力電圧が規定値に到達しているので、当該電源回路１４０によって駆動される電流値判別回路１５０の出力信号は正確なものとされる。
【００３７】
上述した初期発振動作及び定常発振動作の切換は、所定のマイコンを用いることにより、以下の実施手順を規定したプログラムにて実施させることも可能である。尚、この場合、かかるプログラムは、制御回路１６０に設けられた記憶回路に格納されている。
【００３８】
図６に示す如く、発振信号の切換動作に係るプログラムでは、先ず、初期発振動作処理（Ｓ０１）を実施させる。初当該期発振動作処理では、第１インバータ部側発振信号と第２インバータ部側発振信号とを同一の位相で出力させる。このとき、フルブリッジ回路１１０では、初期発振動作が実施されるため、一次コイルＬａには誘起電圧が発生しない。
【００３９】
その後、当該プログラムの処理では判別処理（Ｓ０２）を実施させる。当該判別処理では、プログラム上で信号の有無を判定し、第１の電源回路で生成された判別回路用電圧が基準値以上へ到達したか否かを判別する。また、判別処理（Ｓ０２）では、判別回路用電圧が基準値以下の場合、初期発振動作維持処理（Ｓ０３）へ移行させ、判別回路用電圧が基準値以上の場合、定常発振動作処理（Ｓ０４）へと移行させる。
【００４０】
このとき、プログラムの処理が初期発振動作維持処理（Ｓ０３）へ移行されると、初期発振動作が維持され、判別回路用電圧が基準値を上回るまで、当該処理（Ｓ０３）が継続される。一方、定常発振動作処理（Ｓ０４）へ移行されると、定常発振動作に相当する駆動信号に切換させ、当該信号を駆動信号として出力させる。
【００４１】
上述の如く、本実施の形態に係るフルブリッジ型電力変換回路１００によると、第１の電源回路の出力電圧が規定値に到達してからフルブリッジ回路の出力電圧が生成されるので、過電流保護機能が適切に機能し、これにより、過電流の未発生時には出力電圧Ｖｏｕｔ１の生成が持続され、過電流の発生時にのみ出力電圧Ｖｏｕｔ１の生成が停止される。
【実施例】
【００４２】
図７には、フルブリッジ型電力変換回路を適用させたフルブリッジ型ＤＣ−ＤＣコンバータが示されている。本実施例に係るフルブリッジ型ＤＣ−ＤＣコンバータは、フルブリッジ回路２１０と、出力トランスＴｏと、バッテリー電源２２０と、ドライブ回路２３０ａ，２３０ｂと、第１の電源回路１４０と、電流値判別回路１５０と、制御ＩＣ（２６０）と、第２の電源回路１７０と、整流平滑回路２７０とから構成されている。尚、実施の形態にて既に説明した共通部分については、同一符号を付し其の説明を省略することとする。尚、本実施例におけるフルブリッジ型電力変換回路１００’は、上述したフルブリッジ型ＤＣ−ＤＣコンバータ２００の構成から整流平滑回路２７０を排除したものとされる。
【００４３】
フルブリッジ回路２１０は、信号入力端子Ｐ０１〜Ｐ０４に対応して新たな端子Ｐ０９〜Ｐ１２が追加されている。また、出力トランスＴｏに接続された出力端子Ｐ１３，Ｐ１４が設けられ、ハイサイドバスラインＬｕ及びローサイドバスラインＬｄが各出力端子に接続されている。
【００４４】
出力トランスＴｏは、フルブリッジ回路２１０の出力端子Ｔａ，Ｔｂに接続された一次コイルＬａと、鉄芯を介して設けられた二次コイルＬｂとから成り、一次コイルＬａで発生した誘起電圧Ｖｏｕｔ１  に応じて、周期変動する交流電力を整流平滑回路２７０へ出力させる。
【００４５】
バッテリー電源２２０は、車載用バッテリー、また、ＯＡ機器用バッテリーパック、この他、携帯式の電気機器に用いられるバッテリー等、用いられる装置の種別を問うものではない。
【００４６】
ドライブ回路２３０ａは、図示の如く、ドライブＩＣ（２３１ａ）とドライブ用トランスとから構成される。このうち、ドライブＩＣ（２３１ａ）は、ドライブ用トランスの一次コイルＬ１１が接続され、制御ＩＣから出力される駆動信号に基づいてドライブ用トランスＬ１１を駆動させる。ドライブ用トランスは、ドライブＩＣ（２３１ａ）に接続される一次コイルＬ１１と、上側アームトランジスタＴｒ１に対応して設けられる二次コイルＬ１２と、下側アームトランジスタＴｒ２に対応して設けられる二次コイルＬ２２と、一次コイルＬ１１と二次コイルＬ１２，Ｌ２２の間に介在する鉄芯とから構成される。当該ドライブ用トランスは、二次コイルＬ１２と二次コイルＬ２２との巻回方向が逆向きとされており、一方のゲート電圧がＨｉｇｈ値とされるとき他方のゲート電圧はＬｏｗ値とされ、かかる動作が周期的に切替えられることにより、パワートランジスタの信号端子Ｐ０１，Ｐ０２に周期電圧を供給させる。尚、ドライブ回路２３０ｂにあっても、ドライブ回路２３０ａと同様の構成とされ、同様の動作によって上側アームトランジスタＴｒ３及び下側アームトランジスタＴｒ４を駆動させる。
【００４７】
制御ＩＣ（２６０）は、電源ポートＶｃｃ、及び、グランドポートＶｓｓ、入力ポートＩＮ１，ＩＮ２、出力ポートＳＧ１，ＳＧ２、が設けられている。電源ポートＶｃｃは、第２の電源回路１７０に接続され、制御回路用の電力が供給される。グランドポートＶｓｓは、第２のグランド電位Ｅｇ２と同電位とされる。入力ポートＩＮ１には、電流値判別回路１５０の信号ラインが接続され、シャント抵抗Ｒａの電流値情報に関するＨ−Ｌ信号が印加される。入力ポートＩＮ２には、電圧判定回路１４１の信号ラインが接続され、第１の電源回路１４０の出力電圧に係るＨ−Ｌ信号が印加される。出力ポートＳＧ１には、ドライブ回路２３０ａへ導入される信号ラインが接続され、第１インバータ部側発振信号を出力させる。出力ポートＳＧ２には、ドライブ回路２３０ｂで導入される信号ラインが接続され、第２インバータ部側発振信号が接続される。かかる制御ＩＣ（２６０）では、実施の形態にて用いられる制御回路１６０と同様、入力ポートＩＮ１，ＩＮ２へ入力される信号に応じて初期発振動作及び定常発振動作を切換え、第１インバータ部側発振信号と第２インバータ部側発振信号との位相差を適宜に制御させる。尚、制御ＩＣ（２６０）の動作については、図８及び図９にて詳述することとする。
【００４８】
整流平滑回路２７０は、バスラインＬｕ，Ｌｄを介して出力トランスに接続される、当該整流平滑回路２７０は、ダイオードブリッジ等の整流回路２７１と平滑コンデンサ２７２とリアクトル２７３とを備え、出力用トランスで生成された発振状態の出力電圧Ｖｏｕｔ１を直流状態の出力電圧に変換させる。かかる整流平滑回路２７０は、商用電源を用いる場合、更にＰＦＣ回路を構成させ、供給される電力の力率を向上させるのが好ましい。
【００４９】
かかる構成を具備するフルブリッジ型ＤＣ−ＤＣコンバータ２００では、以下の如く動作する。先ず、フルブリッジ回路２１０に流れる電流が異常な範囲とされる場合、電流値判別回路１５０では、シャント抵抗Ｒａからの電圧値に基づいて当該異常状態を検知し、異常状態を示すＬ信号を出力させる。このとき、制御ＩＣ（２６０）では、かかるＨ−Ｌ信号を受けて駆動信号の出力を停止させ、これにより、フルブリッジ型ＤＣ−ＤＣコンバータ２００では、直流電力の供給が停止される。尚、かかる制御ＩＣ（２６０）の制御では、異常状態を示すＬ信号が一度入力されると、直ちに駆動信号の出力を所定時間停止させるようにしても良い。また他の例として、当該制御ＩＣ（２６０）は、異常状態を示すＬ信号の入力回数をカウントし、当該入力回数が所定回数に到達すると、駆動信号の出力を所定時間停止させるようにしても良い。更に、当該入力回数のカウントフラグは、所定時間経過するとクリヤされることとしても良い。
【００５０】
一方、フルブリッジ回路２１０に流れる電流が正常な範囲とされる場合、電流値判別回路１５０による正常状態を示すＨ信号が制御ＩＣ（２６０）に入力される。このとき、第１の電源回路１４０の出力電圧が規定値に到達していない場合、制御ＩＣ（２６０）では、電圧判定回路１４１から其の旨のＨ−Ｌ信号が入力され、初期発振動作に相当する駆動信号の出力を実施させる。フルブリッジ回路１１０の駆動開始直後には、制御ＩＣ（２６０）では、初期発振動作が選択され、第１インバータ部側発振信号の位相と第２インバータ部側発振信号の位相とを一致させた状態にて駆動信号を出力させる。このとき、ドライブ回路１３０ａでは、第１インバータ部側発振信号を受信し、上側アームトランジスタＴｒ１及び下側アームトランジスタＴｒ２のゲート信号を発振させる。また、ドライブ回路１３０ｂでは、第２インバータ部側発振信号を受信し、ドライブ回路１３０ａから出力されるゲート信号の位相に一致した状態で、上側アームトランジスタＴｒ３及び下側アームトランジスタＴｒ４のゲート信号を発振させる。このとき、フルブリッジ回路２１０では、図８に示す如く、かかるゲート信号に応じて状態１１及び状態１２を交互に高い周波数で切替えられる動作が実施される。尚、ドライブ用トランスの各々示される「●」は、電圧値が高い状態を示し、「○」は電圧値が低くなっている状態を示す。即ち、初期発振動作時のブリッジ回路２１０では、状態１１及び状態１２が交互に切換えられても、出力トランスＴｏから出力される電力は零とされるため、整流平滑回路２７０からは電力が出力されることはない。
【００５１】
他方、フルブリッジ回路２１０に流れる電流が正常な範囲とされる場合であって、且つ、第１の電源回路１４０の出力電圧が規定値に到達した場合、制御ＩＣ（２６０）では、定常発振動作に相当する駆動信号の出力に切替える。制御ＩＣ（２６０）では、第１インバータ部側発振信号と第２インバータ部側発振信号とを所定の位相差が生じる状態で駆動信号を出力させる。このとき、ドライブ回路１３０ａでは、第１インバータ部側発振信号を受信し、上側アームトランジスタＴｒ１及び下側アームトランジスタＴｒ２のゲート信号を発振させる。また、ドライブ回路１３０ｂでは、第２インバータ部側発振信号を受信し、ドライブ回路１３０ａから出力されるゲート信号の位相から位相差が生じる状態で、上側アームトランジスタＴｒ３及び下側アームトランジスタＴｒ４のゲート信号を発振させる（図９参照）。かかる場合、定常発振動作時のブリッジ回路２１０では、第１の電源回路１４０の出力電圧が規定値に到達しているので、状態２１及び状態２２が交互に切換えられると、これに応じて、出力トランスから電力の出力が開始され、整流平滑回路２７０から適性値に制御された電力が出力されることとなる。
【００５２】
即ち、かかる動作を実施させるフルブリッジ型ＤＣ−ＤＣコンバータ２００では、第１の電源回路１４０の出力電圧が低い場合、制御ＩＣ（２６０）が初期発振動作を実施させ、整流平滑回路２７０からの直流電力の出力を停止させる。このとき、第１の電源回路１４０では、発振電力の供給によって出力電圧が規定値へ近づくように制御される。一方、第１の電源回路１４０の出力電圧が規定値に到達すると、制御ＩＣ（２６０）が定常発振動作を実施させ、整流平滑回路２７０からの直流電力の出力を開始させる。このとき、第１の電源回路１４０では出力電圧が規定値に到達しているので、当該電力によって駆動される電流値判別回路１５０の出力信号は正確なものとされる。
【００５３】
上述の如く、本実施の形態に係るフルブリッジ型電力変換回路１００’によると、第１の電源回路の出力電圧が規定値に到達してからフルブリッジ回路の出力電圧が生成されるので、過電流保護機能が適切に機能し、これにより、過電流の未発生時には出力電圧Ｖｏｕｔ１の生成が持続され、過電流の発生時にのみ出力電圧Ｖｏｕｔ１の生成が停止される。
【００５４】
また、本実施例に係るフルブリッジ型ＤＣ−ＤＣコンバータ２００によると、過電流保護機能が適切に効いた状態にてフルブリッジ回路２１０を駆動させるので、火災または異常発熱の発生の危険なく出力電力の安定供給を実現できる。
【００５５】
尚、上述した実施の形態に記されるフルブリッジ型電力変換回路およびフルブリッジ型ＤＣ−ＤＣコンバータは、一つの実施形態が示されているに過ぎず、この他、種々の改変が可能である。例えば、実施の形態における制御回路１６０では、タイムカウント手段を追加させると供に、電源判別部１４１及び第１の電源回路１４０の信号ラインを省略させても良い。かかる場合、タイムカウント手段は、第１の電源回路１４０に電力が供給されてから規定値に到達するまでの閾値時間Ｔ１を記録したメモリ回路と、クロック回路と、閾値時間に到達したか否かを論理演算させる判別回路とから構成される。そして、制御回路１６０では、フルブリッジ回路１１０の駆動直後に初期発振動作に係る駆動信号を出力させ、閾値時間Ｔ１に到達すると、定常発振動作に係る駆動信号を出力させる。
【００５６】
かかる処理をプログラムによって実施させる場合、当該プログラムは、第１インバータ部側発振信号と第２インバータ部側発振信号とを同一の位相で出力させる初期発振動作処理を実施させた後、閾値時間Ｔ１への到達を待って、第１インバータ部側発振信号と第２インバータ部側発振信号とを所定の位相差が生じる状態で出力させる定常発振動作処理を実施させる。
【符号の説明】
【００５７】
１００    フルブリッジ型電力変換回路
１１０    フルブリッジ回路
Ｔｒ    パワートランジスタ
Ｒａ    シャント抵抗
１２０    直流電源
１３０    ドライブ回路
１４０    電源回路
１５０    電流値判別回路
２００    フルブリッジ型ＤＣ−ＤＣコンバータ
２７０    整流平滑回路
【図１】
0005445746.tif 000002
【図２】
0005445746.tif 000003
【図３】
0005445746.tif 000004
【図４】
0005445746.tif 000005
【図５】
0005445746.tif 000006
【図６】
0005445746.tif 000007
【図７】
0005445746.tif 000008
【図８】
0005445746.tif 000009
【図９】
0005445746.tif 000010
【図１０】
0005445746.tif 000011