(57)【特許請求の範囲】
【請求項１】
第１及び第２の薄膜トランジスタと、第１及び第２の容量素子と、第１乃至第６のスイッチと、を有し、
前記第１の容量素子の第１の端子は、前記第１の薄膜トランジスタのゲートと電気的に接続され、
前記第１のスイッチの第１の端子は、前記第１の容量素子の第２の端子と電気的に接続され、
前記第１のスイッチの第２の端子は、前記第１の薄膜トランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のスイッチの第１の端子は、前記第１の容量素子の第２の端子と電気的に接続され、
前記第２のスイッチの第２の端子は、入力端子と電気的に接続され、
前記第３のスイッチの第１の端子は、前記第１の薄膜トランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のスイッチの第２の端子は、配線と電気的に接続され、
前記第４のスイッチの第１の端子は、前記第１の薄膜トランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のスイッチの第１の端子は、前記第４のスイッチの第２の端子と電気的に接続され、
前記第５のスイッチの第２の端子は、出力端子と電気的に接続され、
前記第２の容量素子の第１の端子は、前記第２の薄膜トランジスタのゲートと電気的に接続され、
前記第２の容量素子の第２の端子は、前記第２の薄膜トランジスタのソース又はドレインの一方と電気的に接続され、
前記第６のスイッチの第１の端子は、前記第２の薄膜トランジスタのゲートと電気的に接続され、
前記第６のスイッチの第２の端子は、前記第２の薄膜トランジスタのソース又はドレインの他方と電気的に接続され、
前記第２の薄膜トランジスタのソース又はドレインの他方は、前記第１の薄膜トランジスタのソース又はドレインの一方と電気的に接続されることを特徴とする半導体装置。
【請求項２】
第１及び第２の薄膜トランジスタと、第１及び第２の容量素子と、第１乃至第６のスイッチと、を有し、
前記第１の容量素子の第１の端子は、前記第１の薄膜トランジスタのゲートと電気的に接続され、
前記第１の容量素子の第２の端子は、前記第１のスイッチを介して前記第１の薄膜トランジスタのソース又はドレインの一方と電気的に接続され、
前記第１の容量素子の第２の端子は、前記第２のスイッチを介して入力端子と電気的に接続され、
前記第１の薄膜トランジスタのソース又はドレインの他方は、前記第３のスイッチを介して配線と電気的に接続され、
前記第１の薄膜トランジスタのソース又はドレインの一方は、前記第４のスイッチ及び前記第５のスイッチを介して出力端子と電気的に接続され、
前記第２の容量素子の第１の端子は、前記第２の薄膜トランジスタのゲートと電気的に接続され、
前記第２の容量素子の第２の端子は、前記第２の薄膜トランジスタのソース又はドレインの一方と電気的に接続され、
前記第２の薄膜トランジスタのゲートは、前記第６のスイッチを介して前記第２の薄膜トランジスタのソース又はドレインの他方と電気的に接続され、
前記第２の薄膜トランジスタのソース又はドレインの他方は、前記第１の薄膜トランジスタのソース又はドレインの一方と電気的に接続されることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記第１の薄膜トランジスタのゲート長は、前記第２の薄膜トランジスタのゲート長と異なることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１の薄膜トランジスタのゲート幅は、前記第２の薄膜トランジスタのゲート幅と異なることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の半導体装置を具備する電子機器。
【請求項６】
アンテナ、音声出力部又は操作キーと、
請求項１乃至請求項４のいずれか一項に記載の半導体装置と、を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気回路の技術に関する。また本発明は、ソースフォロワ回路、差
動増幅回路、センスアンプ、オペアンプなどに代表される電気回路、信号線駆動
回路、光電変換素子を有する半導体装置の技術分野に属する。
【背景技術】
【０００２】
近年、携帯電話や携帯端末などに幅広く使用されている集積回路（ＩＣ）は、
５mm四方程度のシリコン基板上に、数十万〜数百万ものトランジスタや抵抗など
を形成したもので、装置の小型化及び高信頼化、装置の大量生産に重要な役割を
果たしている。
【０００３】
そして、集積回路（IC）等に用いられる電気回路を設計するときには、多くの
場合において、振幅が小さい信号の電圧や電流を増幅する機能を有する増幅回路
が設計される。増幅回路は、ひずみの発生をなくし、電気回路を安定に働かせる
ためには不可欠な回路であるため、幅広く用いられている。
【０００４】
ここで、増幅回路の一例として、ソースフォロワ回路の構成とその動作につい
て説明する。最初に図５（Ａ）にソースフォロワ回路の構成例を示し、定常状態
における動作について説明する。次いで、図５（Ｂ）（Ｃ）を用いて、ソースフ
ォロワ回路の動作点について説明する。最後に、図６に図５（Ａ）とは異なる構
成のソースフォロワ回路の例を示し、過渡状態における動作について説明する。
【０００５】
まず図５（Ａ）にソースフォロワ回路を用いて、定常状態における動作につい
て説明する。
【０００６】
図５（Ａ）において、１１はｎチャネル型の増幅用トランジスタ、１２はｎチ
ャネル型のバイアス用トランジスタである。なお図５（Ａ）に示す増幅用トラン
ジスタ１１及びバイアス用トランジスタ１２はｎチャネル型とするが、ｐチャネ
ル型トランジスタを用いて構成してもよい。またここでは簡単のため、増幅用ト
ランジスタ１１及びバイアス用トランジスタ１２は、その特性及びサイズが同一
であるとし、さらに電流特性も理想的なものであるとする。つまり、増幅用トラ
ンジスタ１１及びバイアス用トランジスタ１２のソース・ドレイン間電圧が変化
しても、飽和領域における電流値は変化しないと仮定する。
【０００７】
また、増幅用トランジスタ１１のドレイン領域は電源線１３に接続され、ソー
ス領域はバイアス用トランジスタ１２のドレイン領域に接続している。バイアス
用トランジスタ１２のソース領域は、電源線１４に接続されている。
【０００８】
バイアス用トランジスタ１２のゲート電極には、バイアス電位Vbが印加される
。そして電源線１３には電源電位（高電位電源）Vddが印加され、電源線１４に
は接地電位（低電位電源）Vss（＝０Ｖ）が印加される。
【０００９】
図５（Ａ）に示すソースフォロワ回路において、増幅用トランジスタ１１のゲ
ート電極は、入力端子となっており、増幅用トランジスタ１１のゲート電極には
、入力電位Vinが入力される。また増幅用トランジスタ１１のソース領域が出力
端子となっており、増幅用トランジスタ１１のソース領域の電位が出力電位Vout
となる。バイアス用トランジスタ１２のゲート電極にはバイアス電位Vbが印加さ
れており、該バイアス用トランジスタ１２が飽和領域で動作するときには、Ｉｂ
で示す電流が流れるとする。このとき、増幅用トランジスタ１１及びバイアス用
トランジスタ１２は直列に接続されているため、両トランジスタには同量の電流
が流れる。つまり、バイアス用トランジスタ１２に電流Ibが流れるときには、増
幅用トランジスタ１１にも電流Ibが流れる。
【００１０】
ここで、ソースフォロワ回路における出力電位Voutを求めてみる。出力電位Vo
utは、入力電位Vinよりも増幅用トランジスタ１１のゲート・ソース間電圧Vgs1
の分だけ低い値となる。このとき、入力電位Vin、出力電位Vout及びゲート・ソ
ース間電圧Vgs1の関係は、以下の式（１）を満たす。
【００１１】
Vout=Vin-Vgs1・・・（１）
【００１２】
そして、増幅用トランジスタ１１が飽和領域で動作している場合は、増幅用ト
ランジスタ１１に電流Ibが流れるためには、増幅用トランジスタ１１のゲート・
ソース間電圧Vgs1がバイアス電位Vb（バイアス用トランジスタ１２のゲート・ソ
ース間電圧）と等しいということが必要である。そうすると、以下の式（２）の
式が成立する。但し式（２）は、増幅用トランジスタ１１及びバイアス用トラン
ジスタ１２が飽和領域で動作するときにのみにおいて成立する。
【００１３】
Vout=Vin-Vb・・・（２）
【００１４】
次いで、増幅用トランジスタ１１及びバイアス用トランジスタ１２の電圧と電
流の関係を示した図５（Ｂ）（Ｃ）を用いて、ソースフォロワ回路の動作点につ
いて説明する。さらに詳しくは、増幅用トランジスタ１１のゲート・ソース間電
圧Vgs1と、バイアス用トランジスタ１１のゲート・ソース間電圧Vgs2が同じ値の
場合について、図５（Ｂ）を用いて説明する。次いで、増幅用トランジスタ１１
のゲート・ソース間電圧Vgs1と、バイアス用トランジスタ１１のゲート・ソース
間電圧Vgs2とが異なる値の場合であって、例えばバイアス用トランジスタ１２が
線形領域で動作している場合について、図５（Ｃ）を用いて説明する。
【００１５】
図５（Ｂ）において、点線２１は増幅用トランジスタ１１のゲート・ソース間
電圧Vgs1がVbであるときの電圧と電流の関係を示し、実線２２はバイアス用トラ
ンジスタ１２のゲート・ソース間電圧Vgs2がVbであるときの電圧と電流の関係を
示す。また図５（Ｃ）において、点線２１は増幅用トランジスタ１１のゲート・
ソース間電圧Vgs1がVb`であるときの電圧と電流の関係を示し、実線２２はバイ
アス用トランジスタ１２のゲート・ソース間電圧Vgs2がVbであるときの電圧と電
流の関係を示す。
【００１６】
図５（Ｂ）において、増幅用トランジスタ１１のゲート・ソース間電圧Vgs1と
、バイアス用トランジスタ１１のゲート・ソース間電圧Vgs2が同じ値であり、さ
らにバイアス電位Vbと、バイアス用トランジスタ１１のゲート・ソース間電圧Vg
s2は同じ値であるため、増幅用トランジスタ１１のゲート・ソース間電圧Vgs1は
、バイアス電位Vbと同じ値である。つまり、Vgs1＝Vgs2＝Vbとなり、図５（Ｂ）
に示すように、増幅用トランジスタ１１及びバイアス用トランジスタ１２は飽和
領域で動作している。このとき、入力電位Vinと出力電位Voutの関係は線形とな
る。
【００１７】
一方、図５（Ｃ）において、増幅用トランジスタ１１のゲート・ソース間電圧
Vgs1は、バイアス用トランジスタ１１のゲート・ソース間電圧Vgs2とは異なる値
である。そして、バイアス用トランジスタ１１のゲート・ソース間電圧Vgs2はバ
イアス電位Vbと同じ値である。また、増幅用トランジスタ１１のゲート・ソース
間電圧Vgs1は、バイアス電位Vb'であるとする。つまり、Vgs2＝Vb、Vgs1＝Vb`と
なり、図５（Ｃ）で示すように、増幅用トランジスタ１１は飽和領域で動作して
おり、バイアス用トランジスタ２２が線形領域で動作している。このとき、入力
電位Vin、出力電位Vout及びバイアス電位Vb'の関係は以下の式（３）を満たす。
【００１８】
Vout=Vin-Vb'・・・（３）
【００１９】
バイアス用トランジスタ１２が線形領域で動作するときに流れる電流をIb'と
すると、Ib'<Ibとなる。つまり、Vb'<Vbとなって、入力電位Vinと電流Ib'の両者
の値は小さくなる。そうすると、バイアス電位Vb'も小さくなる。このとき入力
電位Vinと出力電位Voutの関係は、非線形となる。
【００２０】
以上をまとめると、定常状態におけるソースフォロワ回路において、出力電位
Voutの振幅を大きくするためには、バイアス電位Vbを小さくすることが好ましい
。これは以下の２つの理由による。
【００２１】
１つ目の理由は、式（２）に示すように、バイアス電位Vbが小さいと、出力電
位Voutを大きくすることが出来るからである。２つ目の理由は、バイアス電位Vb
の値が大きい場合には、入力電位Vinを小さくすると、バイアス用トランジスタ
１２が線形領域で動作しやすくなってしまうからである。バイアス用トランジス
タ１２が線形領域で動作すると、入力電位Vinと出力電位Voutの関係は、非線形
となりやすい。
【００２２】
なおバイアス用トランジスタ１２は、導通状態であることが必要であるため、
バイアス電位Vbの値は、バイアス用トランジスタ１２のしきい値電圧よりも大き
い値にする必要がある。
【００２３】
これまでは、ソースフォロワ回路の定常状態での動作について説明してきたが
、続いて、ソースフォロワ回路の過渡状態での動作について、図６を用いて説明
する。
【００２４】
図６に示すソースフォロワ回路は、図５（Ａ）の回路に容量素子１５が追加し
て設計された構成である。容量素子１５の一方の端子は増幅用トランジスタ１１
のソース領域に接続され、他方の端子は電源線１６に接続されている。電源線１
６には、接地電位Vssが印加されている。
【００２５】
容量素子１５の両電極間の電位差は、ソースフォロワ回路の出力電位Voutと同
一となる。ここでは、図６（Ａ）を用いてVout<Vin-Vbの場合の動作について説
明し、次いで図６（Ｂ）を用いてVout>Vin-Vbの場合の動作について説明する。
【００２６】
まず、図６（Ａ）を用いてVout<Vin-Vbの場合のソースフォロワ回路の過渡状
態における動作について説明する。
【００２７】
図６（Ａ）において、t=0のときには、増幅用トランジスタ１１のゲート・ソ
ース間電圧Vgs1の値は、バイアス用トランジスタ１２のゲート・ソース間電圧Vg
s2の値よりも大きい。そのため、増幅用トランジスタ１１には、大きな電流が流
れて、容量素子１５には急速に電荷が保持される。そうすると、出力電位Voutは
大きくなり、増幅用トランジスタ１１のゲート・ソース間電圧Vgs1の値は減少す
る。
【００２８】
そして時間の経過に伴い（t=t1、t1>0）、増幅用トランジスタ１１のゲート・
ソース間電圧Vgs1がバイアス電位Vbに等しくなると定常状態になる。このとき、
出力電位Vout、入力電位Vin及びバイアス電位Vbの関係は、上記の式（２）を満
たす。
【００２９】
以上をまとめると、Vout<Vin-Vbの場合には、増幅用トランジスタ１１のゲー
ト・ソース間電圧Vgs1の値が、バイアス電位Ｖbよりも大きいため、増幅用トラ
ンジスタ１１には大きな電流が流れて、容量素子１５に急速に電荷が保持される
。そのため、容量素子１５が所定の電荷の保持を行う時間、言い換えると容量素
子１５に対する信号の書き込みに要する時間は短くてすむ。
【００３０】
次いで、図６（Ｂ）を用いてVout>Vin-Vbの場合のソースフォロワ回路の過渡
状態における動作について説明する。
【００３１】
図６（Ｂ）において、t=0のときには、増幅用トランジスタ１１のゲート・ソ
ース間電圧Vgs1は、該増幅用トランジスタ１１のしきい値電圧よりも小さい値で
ある。そのため、増幅用トランジスタ１１は非導通状態にある。そして容量素子
１５に蓄積されていた電荷は、バイアス用トランジスタ１２を介して接地電位Vs
sの方向に流れていき、最終的には放電される。このとき、バイアス用トランジ
スタ１２のゲート・ソース間電圧Vgs2は、バイアス電位Vbと同じ値であるので、
バイアス用トランジスタ１２を流れる電流はIbとなる。
【００３２】
そして時間の経過に伴い（t=t1、t1>0）、出力電位Voutが小さくなり、増幅用
トランジスタ１１のゲート・ソース間電圧Vgs1が大きくなる。そして増幅用トラ
ンジスタ１１のゲート・ソース間電圧Vgs1がバイアス電位Vbに等しくなると、定
常状態となる。このとき、出力電位Vout、入力電位Vin及びバイアス電位Vbの関
係は、上記の式（２）を満たす。なお定常状態では、出力電位Voutは一定の値を
保っており、容量素子１５に電荷は流れない。そして、増幅用トランジスタ１１
及びバイアス用トランジスタ１２には、電流Ibが流れる。
【００３３】
以上をまとめると、Vout>Vin-Vbの場合には、容量素子１５が所定の電荷の保
持を行う時間、言い換えると容量素子１５に対する信号の書き込み時間は、バイ
アス用トランジスタ１２を流れる電流Ibに依存する。そして、電流Ibはバイアス
電位Vbの大きさに依存する。従って、電流Ibを大きくして、容量素子１５に対す
る信号の書き込み時間を短くするためには、バイアス電位Vbを大きくする必要が
生ずる。
【００３４】
なおトランジスタのしきい値電圧のバラツキを補正する方法として、信号が入
力された回路の出力によりバラツキをみて、その後、そのバラツキを入力するフ
ィードバックさせて補正するという方法がある（例えば、非特許文献１参照。）
。
【先行技術文献】
【非特許文献】
【００３５】
【非特許文献１】H.Sekine et al,「Amplifier Compensation Method for a Poly-Si TFT LCLV with an Integrated Data-Driver」,IDRC'97,p．45-48
【発明の概要】
【発明が解決しようとする課題】
【００３６】
上述したソースフォロワ回路の動作は、増幅用トランジスタ１１及びバイアス
用トランジスタ１２の特性が同じであると仮定した上で行われるものである。し
かし、両トランジスタは作製工程や使用する基板の相違によって生じるゲート長
（L）、ゲート幅（W）及びゲート絶縁膜の膜厚のバラツキや、チャネル形成領域
の結晶状態のバラツキなどの要因が重なって、しきい値電圧や移動度にバラツキ
が生じてしまう。
【００３７】
例えば図５（Ａ）において、増幅用トランジスタ１１のしきい値電圧が３Ｖで
あり、バイアス用トランジスタ１２のしきい値電圧が４Ｖとして、１Ｖのバラツ
キが生じていたとする。そうすると、電流Ｉｂを流すためには、増幅用トランジ
スタ１１のゲート・ソース間電圧Vgs1には、バイアス用トランジスタ１２のゲー
ト・ソース間電圧Vgs2よりも１Ｖ低い電圧を加える必要が生ずる。つまりVgs1=V
b-1となる。そうすると、Vout=Vin-Vgs1=Vin-Vb+1となってしまう。つまり、増
幅用トランジスタ１１及びバイアス用トランジスタ１２のしきい値電圧に１Ｖで
もバラツキが生じていると、出力電位Voutにもバラツキが生じてしまう。
【００３８】
本発明は上記の問題点を鑑みてなされたものであり、トランジスタの特性バラ
ツキの影響を抑制した電気回路を提供することを課題とする。さらに詳しくは、
電流を増幅する機能を有する電気回路において、トランジスタの特性バラツキの
影響を抑制して、所望の電圧を供給することができる電気回路を提供することを
課題とする。
【課題を解決するための手段】
【００３９】
本発明は、上記の問題点を解決するために、以下に示す構成の電気回路を用い
る。
【００４０】
図３（Ａ）に示す電気回路は、リファレンス用定電流源２１、スイッチング機
能を有するスイッチング素子２２（以下、ｓｗ２２と表記）、ｎチャネル型のト
ランジスタ２３、容量素子２４により構成される。トランジスタ２３のソース領
域は電源線２５に接続され、ドレイン領域はリファレンス用定電流源２１に接続
されている。トランジスタ２３のゲート電極は容量素子２４の一方の端子に接続
されている。また、容量素子２４の他方の端子は電源線２５に接続されている。
容量素子２４は、トランジスタ２３のゲート・ソース間電圧Vgsを保持する役目
を担う。また、電源線２５には接地電位Vssが印加される。
【００４１】
図３（Ａ）〜図３（Ｃ）においては、トランジスタ２３はｎチャネル型とする
が、これに限定されず、ｐチャネル型で構成することも可能である。
【００４２】
そして図３（Ａ）に示す電気回路では、トランジスタのソース・ドレイン間を
流れる電流がリファレンス用定電流源の流す信号電流Idata（リファレンス用電
流とも呼ぶ）に等しくなるように、容量素子の両電極間の電位差、つまり該トラ
ンジスタのゲート・ソース間電圧が設定される。この動作について、以下に説明
する。
【００４３】
図３（Ａ）において、ｓｗ２２はオンである。このとき、リファレンス用定電
流源２１において設定された信号電流Idataが、電源線２５の方向に向かって流
れる。このとき、電流Idataは、I1とＩ2に分かれて流れる。なお電流Idataは、I
data=I1+Ｉ2を満たす。
【００４４】
リファレンス用定電流源２１から電流が流れ始めた瞬間には、容量素子２４に
は電荷は保持されていない。そのため、トランジスタ２３はオフである。よって
、Ｉ2=0であり、Idata=I1となる。
【００４５】
そして徐々に容量素子２４に電荷が蓄積されて、容量素子２４の両電極間に電
位差が生じ始める。両電極間の電位差がトランジスタ２３のしきい値電圧になる
と、トランジスタ２３がオンして、Ｉ2>0となる。上述したようにIdata=I1+Ｉ2
となるので、I1は次第に減少するが、依然電流は流れている（図３（Ｃ）（Ｄ）
、Ａ点）。
【００４６】
容量素子２４の両電極間の電位差は、トランジスタ２３のゲート・ソース間電
圧となる。そのため、トランジスタ２３が所望の電流である信号電流を流すこと
が出来るだけの電圧（ＶＧＳ）になるまで、容量素子２４における電荷の蓄積が
続けられる。そして、電荷の蓄積が終了すると（図３（Ｃ）（Ｄ）、Ｂ点）、電
流I2は流れなくなり、さらにトランジスタ２３はオンであるので、Idata=Ｉ1と
なる。
【００４７】
続いて、図３（Ｂ）に示すように、ｓｗ２２をオフにする。容量素子２４には
前述した動作において書き込まれたＶＧＳが保持されているため、トランジスタ
２３はオンしており、さらに、トランジスタ２３のドレイン領域には、信号電流
Idataに等しい電流が流れる。このとき、トランジスタ２３を飽和領域において
動作するようにしておけば、トランジスタ２３のソース・ドレイン間電圧が変化
したとしても、トランジスタ２３のドレイン電流の値は変わりなく流れることが
出来る。
【００４８】
上述したように、ある特定のトランジスタに、リファレンス用定電流源におい
て設定された信号電流と同じ電流を流すためには、該トランジスタのゲート・ソ
ース間電圧を設定すればよい。そして本発明では、トランジスタに接続された容
量素子が、該トランジスタのゲート・ソース間電圧を保持することによって設定
することが出来る。そして、前記容量素子に保持された電圧を利用することによ
って、トランジスタの特性バラツキの影響を抑制することが出来る。
【００４９】
また、容量素子に保持された電圧を利用する方法としては、以下に示す方法を
用いることも出来る。容量素子に保持されている電圧をそのまま保持して、且つ
容量素子の一方の端子に信号電圧（ビデオ信号の電圧など）を入力する。そうす
ると、前記トランジスタのゲート電極には、前記信号電圧に加えて、容量素子に
保持されている電圧を上乗せした電圧が入力される。その結果、トランジスタの
ゲート電極には、容量素子に保持されていた電圧と信号電圧とを足した値が入力
される。つまり本発明では、トランジスタ間に特性バラツキが生じていても、信
号電圧が入力されるトランジスタでは、常に各トランジスタが接続している各容
量素子に保持されていた電圧と信号電圧とを足した値が入力されることになる。
そのため、トランジスタ間の特性バラツキの影響を抑制した電気回路を提供する
ことが出来る。
【００５０】
なお容量素子に保持されている電圧が、信号電圧に上乗せされる仕組みは電荷
保存則により説明される。電荷保存則とは、正電気量と負電気量の代数的な和の
全電気量は一定であるという事実を示す。
【００５１】
なお本発明では、どのような材料を用いたトランジスタ、どのような手段、製
造方法を経たトランジスタを用いてもよく、またどのようなタイプのトランジス
タを用いてもよい。例えば、薄膜トランジスタ（ＴＦＴ）を用いてもよい。ＴＦ
Ｔとしては、半導体層が非晶質（アモルファス）、多結晶（ポリクリスタル）、
単結晶のいずれを用いてもよい。その他のトランジスタとして、単結晶基板にお
いて作られたトランジスタでもよいし、ＳＯＩ基板において作られたトランジス
タでもよい。また、有機物やカーボンナノチューブで形成されたトランジスタで
もよい。さらに、ＭＯＳ型トランジスタでもよいし、バイポーラ型トランジスタ
でもよい。
【発明の効果】
【００５２】
ある特定のトランジスタに、リファレンス用定電流源において設定された信号
電流と同じ電流を流すためには、該トランジスタのゲート・ソース間電圧を設定
すればよい。そして本発明では、トランジスタに接続された容量素子が、該トラ
ンジスタのゲート・ソース間電圧を保持することによって設定することが出来る
。そして、前記容量素子に保持された電圧を利用することによって、トランジス
タのばらつきの影響を抑制することが出来る。
【００５３】
また、容量素子に保持された電圧を利用する方法としては、以下に示す方法を
用いることも出来る。容量素子に保持されている電圧をそのまま保持して、且つ
容量素子の一方の端子に信号電圧（ビデオ信号の電圧など）を入力する。そうす
ると、前記トランジスタのゲート電極には、前記信号電圧に加えて、容量素子に
保持されている電圧を上乗せした電圧が入力される。その結果、トランジスタの
ゲート電極には、容量素子に保持されていた電圧と信号電圧とを足した値が入力
される。つまり本発明では、トランジスタ間に特性バラツキが生じていても、信
号電圧が入力されるトランジスタでは、常に各トランジスタが接続している各容
量素子に保持されていた電圧と信号電圧とを足した値が入力されることになる。
そのため、トランジスタ間の特性バラツキの影響を抑制した電気回路を提供する
ことが出来る。
【図面の簡単な説明】
【００５４】
【図１】本発明のソースフォロワ回路の動作を説明する図。
【図２】本発明のソースフォロワ回路の動作を説明する図。
【図３】本発明の電気回路の構成とその動作を説明する図。
【図４】本発明が適用される電気機器の図。
【図５】ソースフォロワ回路の動作を説明する図。
【図６】ソースフォロワ回路の動作を説明する図。
【図７】本発明のソースフォロワ回路を示す図。
【図８】本発明のソースフォロワ回路を示す図。
【図９】本発明のソースフォロワ回路を示す図。
【図１０】本発明の差動増幅回路を示す図。
【図１１】本発明の差動増幅回路を示す図。
【図１２】本発明のオペアンプを示す図。
【図１３】本発明のオペアンプを示す図。
【図１４】本発明の半導体装置を示す図。
【図１５】本発明の半導体装置の画素とバイアス用回路を示す図。
【図１６】本発明の電気回路の構成を説明する図。
【図１７】本発明の信号線駆動回路の図。
【図１８】本発明の信号線駆動回路の図。
【図１９】本発明の信号線駆動回路の動作を説明する図。
【図２０】リファレンス用定電流源を示す図。
【図２１】リファレンス用定電流源を示す図。
【図２２】リファレンス用定電流源を示す図。
【図２３】リファレンス用定電流源を示す図。
【図２４】本発明のソースフォロワ回路を示す図。
【図２５】本発明のソースフォロワ回路を示す図。
【図２６】本発明のソースフォロワ回路を示す図。
【図２７】本発明のソースフォロワ回路を示す図。
【図２８】本発明のソースフォロワ回路を示す図。
【図２９】本発明のソースフォロワ回路を示す図。
【図３０】本発明の差動増幅回路を示す図。
【図３１】本発明の差動増幅回路を示す図。
【図３２】本発明の差動増幅回路を示す図。
【図３３】本発明の差動増幅回路を示す図。
【図３４】本発明の差動増幅回路を示す図。
【図３５】本発明の差動増幅回路を示す図。
【図３６】本発明の差動増幅回路を示す図。
【図３７】本発明の差動増幅回路を示す図。
【図３８】本発明のオペアンプを示す図。
【図３９】本発明のオペアンプを示す図。
【図４０】本発明の信号線駆動回路の図。
【図４１】本発明の信号線駆動回路の図。
【図４２】本発明の信号線駆動回路の動作を説明する図。
【発明を実施するための形態】
【００５５】
（実施の形態１）
本実施の形態では、本発明の電気回路の一例として、ソースフォロワ回路を示
し、その構成と動作について図１、２を用いて説明する。
【００５６】
最初に本発明のソースフォロワ回路の構成を図１、２を用いて説明する。
【００５７】
図１、２において、１１１はｎチャネル型の増幅用トランジスタであり、１１
２はｎチャネル型のバイアス用トランジスタである。１１３及び１１４は容量素
子である。また、１１５〜１１８、１２０、１２７、１２８はスイッチング機能
を有する素子であり、好ましくはトランジスタで構成されるアナログスイッチな
どの半導体素子が用いられる。このとき、前記半導体素子は単なるスイッチなの
で、その極性は特に限定されない。
【００５８】
１２６はリファレンス用定電流源であり、一定の電流を流す能力を有する。ま
たリファレンス用定電流源１２６は、トランジスタなどの半導体素子で構成され
る。本明細書では、トランジスタで構成されるリファレンス用定電流源１２６の
一例を実施の形態６において説明するので参照するとよい。
【００５９】
１２３〜１２５は電源線であり、電源線１２３には電源電位Vdd1が印加され、
電源線１２４には接地電位Vssが印加される。また電源線１２５には、電源電位V
dd2が印加される。なお、電源線１２３に印加される電源電位Vdd1と、電源線１
２５に印加される電源電位Vdd2は同じ値でもよいし、異なる値でもよい。但し、
電源線１２５に印加する電源電位Vdd2は、リファレンス用定電流源１２６が定電
流源として正常に動作することが出来る値に設定する必要がある。例えば、リフ
ァレンス用定電流源１２６がトランジスタの飽和領域を利用して該電流源を構成
するときには、該トランジスタが飽和領域で動作できる範囲の値に設定する必要
がある。
【００６０】
なお本実施の形態では、増幅用トランジスタ１１１及びバイアス用トランジス
タ１１２がｎチャネル型の場合を示すが、本発明はこれに限定されず、両トラン
ジスタがｐチャネル型であってもよい。また、両トランジスタの極性が異なって
いて、プッシュプル回路を構成していてもよい。ただし、プッシュプル回路を構
成している場合は、図２４に示すように、両トランジスタとも、増幅用トランジ
スタとして機能する。よって、両トランジスタに、信号が入力されることになる
。
【００６１】
増幅用トランジスタ１１１のドレイン領域はスイッチ１２７を介して電源線１
２３に接続され、ソース領域はスイッチ１１７、スイッチ１１８及びトランジス
タ１１２のドレイン領域に接続されている。増幅用トランジスタ１１１のゲート
電極は容量素子１１３の一方の端子に接続されている。容量素子１１３の他方の
端子は、スイッチ１１７を介してトランジスタ１１１のソース領域に接続されて
いる。容量素子１１３は、増幅用トランジスタ１１１のゲート・ソース間電圧な
どを保持する役目を担う。なお以下には増幅用トランジスタ１１１は、トランジ
スタ１１１と表記する。
【００６２】
バイアス用トランジスタ１１２のソース領域は電源線１２４に接続され、ドレ
イン領域はスイッチ１１７、スイッチ１１８及びスイッチ１２０に接続されてい
る。バイアス用トランジスタ１１２のゲート電極は容量素子１１４の一方の端子
に接続されている。容量素子１１４の他方の端子は、バイアス用トランジスタ１
１２のソース領域に接続されている。容量素子１１４は、バイアス用トランジス
タ１１２のゲート・ソース間電圧を保持する役目を担う。なお以下にはバイアス
用トランジスタ１１２は、トランジスタ１１２と表記する。
【００６３】
スイッチ１１５〜１１８、１２０、１２７、１２８は、入力される信号によっ
て、導通又は非導通（オン又はオフ）が制御される。しかし、図１、２において
は、説明を簡単にするために、スイッチ１１５〜１１８、１２０、１２７、１２
８に信号を入力する信号線等の図示は省略する。
【００６４】
図１、２に示すソースフォロワ回路において、スイッチ１１６の一方の端子が
入力端子となる。前記入力端子を介して、入力電位Vin（信号電圧）が、容量素
子１１３の一方の端子に入力される。また、スイッチ１１８の一方の端子が出力
端子となっており、トランジスタ１１１のソース領域の電位が出力電位Voutとな
る。
【００６５】
次いで、図１、２に示したソースフォロワ回路の動作について説明する。
【００６６】
図１において、スイッチ１１５、スイッチ１１７、スイッチ１２０及びスイッ
チ１２８をオンにする。そして上記以外のスイッチはオフにする。この状態にお
いて、リファレンス用定電流源１２６において設定された信号電流Idataが、容
量素子１１３と、容量素子１１４とを介して電源線１２４の方向に向かって流れ
る。
【００６７】
リファレンス用定電流源１２６から電流が流れ始めた瞬間には、容量素子１１
３及び容量素子１１４には電荷は保持されていない。そのため、トランジスタ１
１１及びトランジスタ１１２はオフである。電流は、リファレンス用定電流源１
２６から、スイッチ１２８、スイッチ１１５、スイッチ１１７を介し、次いでス
イッチ１１９を介し、さらにスイッチ１２０を介して、電源線１２４の方向に流
れていく。
【００６８】
そして徐々に容量素子１１３及び容量素子１１４に電荷が蓄積されて、該容量
素子１１３及び容量素子１１４の両電極間に電位差が生じ始める。容量素子１１
３の両電極間の電位差がトランジスタ１１１のしきい値電圧Vth1になると、トラ
ンジスタ１１１はオンする。同様に、容量素子１１４の両電極間の電位差がトラ
ンジスタ１１２のしきい値電圧Vth2になると、トランジスタ１１２はオンする。
【００６９】
次いで、トランジスタ１１１のゲート・ソース間電圧が所定の信号電流Idata
を流すことが出来る電圧となるように、容量素子１１３において電荷の蓄積が続
けられる。また、トランジスタ１１２のゲート・ソース間電圧が所定の信号電流
Idataを流すことが出来る電圧となるように、容量素子１１４において電荷の蓄
積が続けられる。
【００７０】
そして、図２（Ａ）に示すように、容量素子１１３及び容量素子１１４におい
て電荷の蓄積が終了して定常状態になると、スイッチ１１５、スイッチ１１７及
びスイッチ１２０をオンからオフにして、それ以外のスイッチは図１の状態を維
持する。このとき、リファレンス用定電流源１２６により設定された信号電流Id
ataが、トランジスタ１１１のドレイン領域からソース領域を介して、さらにト
ランジスタ１１２のドレイン領域からソース領域を介して流れていく。なお、こ
のときの容量素子１１３の両電極間の電位差をVaとし、容量素子１１４の両電極
間の電位差をVcとする。
【００７１】
続いて、図２（Ｂ）に示すように、スイッチ１１６、スイッチ１１８及びスイ
ッチ１２７をオンにする。そして、上記以外のスイッチを全てオフにする。この
とき入力端子からスイッチ１１６を介して、容量素子１１３の一方の端子に入力
電位Vinが入力される。そして、電荷保存則により、トランジスタ１１１のゲー
ト電極には、該トランジスタ１１１のゲート・ソース間電圧Vaに加えて、入力電
位Vinが上乗せされた値（Va+Vin）が加えられる。
【００７２】
そして、出力電位Voutは、トランジスタ１１１のソース領域の電位である。つ
まり、トランジスタ１１１のゲート電位（Vin+Va）からゲート・ソース間電圧Vg
s（＝Va）を引いた値に相当する。
【００７３】
なおスイッチ１２８をオフにして、スイッチ１２７をオンにした後も、トラン
ジスタ１１１には信号電流Idataが流れる。これは、トランジスタ１１２のゲー
ト・ソース間電圧Vgs（＝Vc）には、信号電流Idataが流れるのに必要な電圧が加
えられているからである。よって、トランジスタ１１１のゲート・ソース間電圧
Vgsにも、トランジスタ１１１が信号電流Idataを流すのに必要な電圧が加えられ
ている。そしてその必要な電圧とは、Vaで示される電圧である。従って、トラン
ジスタ１１１のゲート・ソース間電圧Vgsは、Vaと同じ値であることが分かる。
以上をまとめると、以下の式（４）が成立する。
【００７４】
Vout＝（Vin+Va）-Va=Vin・・・（４）
【００７５】
式（４）に示すように、出力電位Voutは、入力電位Vinと同じ値であり、トラ
ンジスタの特性には依存していない。そのため、トランジスタ１１１及びトラン
ジスタ１１２に特性バラツキが生じていても、出力電位Voutに対する影響を抑制
することが出来る。
【００７６】
図１、２で示す電気回路は、ソースフォロワ回路であるが、バイアス電位を入
力する入力端子を設けていない。これは、トランジスタ１１２のゲート・ソース
間電圧には、リファレンス用定電流源１２６により設定された信号電流Idataが
流れるように、既に容量素子１１４に所定の電荷が保持されているためである。
【００７７】
本発明によって、トランジスタ１１１及びトランジスタ１１２の特性バラツキ
の影響を抑制できるため、トランジスタ１１１及びトランジスタ１１２のゲート
長（Ｌ）、ゲート幅（Ｗ）は同じ値で設計する必要はなく、バラツキが生じてい
てもよい。
【００７８】
また本明細書では、容量素子に所定の電荷の保持を行う動作を設定動作と呼ぶ
。本実施の形態では、図１及び図２（Ａ）の動作が設定動作に相当する。また、
入力電位Vinを入力して、出力電位Voutを取り出す動作を出力動作とよぶ。本実
施の形態では、図２（Ｂ）の動作が出力動作に相当する。
【００７９】
なお図１、２で示す電気回路は、電源線１２５、リファレンス用定電流源１２
６、スイッチ１２８の順に接続されているが、本発明はこれに限定されない。例
えば、リファレンス用定電流源１２６とスイッチ１２８を逆にして、電源線１２
５、スイッチ１２８、リファレンス用定電流源１２６の順に接続されていても良
い。
【００８０】
また、リファレンス用定電流源１２６は、図７（Ａ）（Ｂ）に示すように配置
してもよい。以下には、図７（Ａ）（Ｂ）に示す電気回路の構成を説明する。な
お図７（Ａ）（Ｂ）に示す電気回路は、電源線１２５が配置されていない点以外
は、図１、２に示した電気回路と同じ回路素子を有する。電源線１２３には電源
電位Vddが印加され、電源線１２４には接地電位Vssが印加される。また図７（Ａ
）（Ｂ）に示したソースフォロワ回路の動作は、図１、２で示したソースフォロ
ワ回路の動作に準ずるので、本実施の形態では省略する。
【００８１】
図７（Ａ）において、スイッチ１２７を、トランジスタ１１２のドレイン領域
と電源線１２４との間に配置する。そして、スイッチ１２７と並列になるように
、スイッチ１２８をトランジスタ１１２のドレイン領域と電源線１２４との間に
配置する。最後に、リファレンス用定電流源１２６を、トランジスタ１１２のド
レイン領域とスイッチ１２８との間、又はスイッチ１２８と電源線１２４との間
に配置する。なお図７（Ａ）には、トランジスタ１１２のドレイン領域とスイッ
チ１２８との間に配置された場合を示している。
【００８２】
なお、図７（Ａ）において、スイッチ１２７とスイッチ１２８は、両方とも接
地電位Vssに接続されている。しかし、本発明はこれに限定されない。図１にお
いて、スイッチ１２７が電源電位Vdd1に接続され、スイッチ１２８が電源電位Vd
d2に接続されるように、互いに異なる電源線に接続されていてもよい。例えば、
スイッチ１２７は図７（Ａ）の通り接地電位Vssに接続され、スイッチ１２８は
新たに配置した接地電位Vss2に接続されていてもよい。接地電位Vssと接地電位V
ss2は、同じ値でもよいし、異なる値でもよい。
【００８３】
図７（Ｂ）において、スイッチ１２７をトランジスタ１１１のソース領域と、
トランジスタ１１２のドレイン領域との間に配置する。そして、スイッチ１２７
と並列になるように、スイッチ１２８を配置する。最後に、リファレンス用定電
流源１２６をトランジスタ１１１のソース領域とスイッチ１２８との間、又はス
イッチ１２８とトランジスタ１１２のドレイン領域との間に配置する。なお図７
（Ｂ）には、トランジスタ１１１のソース領域とスイッチ１２８の間に配置され
た場合を示している。
【００８４】
なお図７（Ｂ）において、スイッチ１１８は、トランジスタ１１１のソース領
域と接続され、且つスイッチ１２７を介してトランジスタ１１２のドレイン領域
とに接続されているが、本発明はこれに限定されない。スイッチ１１８は、トラ
ンジスタ１１２のドレイン領域と接続され、且つスイッチ１２７を介してトラン
ジスタ１１１のソース領域とに接続されていてもよい。
【００８５】
但しスイッチ１１８は、トランジスタ１１１のソース領域と接続され、且つス
イッチ１２７を介してトランジスタ１１２のドレイン領域とに接続されている方
が好ましい。これは、スイッチ１１８が、トランジスタ１１２のドレイン領域と
接続され、且つスイッチ１２７を介してトランジスタ１１１のソース領域とに接
続されている場合には、スイッチ１２７にオン抵抗があると、出力電位Voutがそ
の影響を受けてしまうために、出力電位Voutが低下してしまうからである。
【００８６】
また図８（Ａ）には、図１、２に示す電気回路において、スイッチ１１９をト
ランジスタ１１１のドレイン領域と電源線１２４との間に配置し、且つトランジ
スタ１１２、容量素子１１４、スイッチ１２０を配置していない場合のソースフ
ォロワ回路を示す。図８（Ａ）に示すソースフォロワ回路の動作は、スイッチ１
１９が設定動作のときにオンであり、出力動作のときにオフである以外は、上述
した図１、２の動作と同じであるので、本実施の形態では説明を省略する。
【００８７】
図８（Ａ）では、図１と同様、スイッチ１２７、スイッチ１２８、電流源１２
６は、電源電位Vddに接続されている。しかし、図７（Ａ）、図７（Ｂ）のよう
に、スイッチ１２７、スイッチ１２８、電流源１２６は、接地電位Vssなどの別
の素子に接続されていてもよい。例として、図２５（Ａ）には、スイッチ１２７
、スイッチ１２８、電流源１２６が、接地電位Vssに接続されている場合につい
て示す。
【００８８】
ここで、図２５（Ａ）は、トランジスタ１１２を配置していない場合のソース
フォロワ回路を示している。しかし、トランジスタ１１２は、本来、ソースフォ
ロワ回路におけるバイアスを与える電流源として動作させる回路である。したが
って、図２５（Ａ）における電流源１２６は、トランジスタ１１２の代わりに、
バイアスを与える電流源として動作させてもよい。つまり、電流源１２６は、設
定動作の時に用い、出力動作のときには用いない、というのではなく、設定動作
のときには、トランジスタ１１１を設定するための電流源として用い、出力動作
のときには、ソースフォロワ回路におけるバイアスを与える電流源として用いて
もよい。その場合は、設定動作時と出力動作時とで、切り替える必要がないので
、スイッチ１２７、スイッチ１２８は、不要になる。この時の回路図を、図２６
（Ａ）に示す。
また図２６（Ａ）における電流源１２６を、トランジスタで実現した場合の回
路図を、図２７に示す。次に、動作を示す。
【００８９】
図２７において、スイッチ１１５、スイッチ１１７をオンにする。そして上記
以外のスイッチはオフにする。この状態において、トランジスタ１１２において
設定された信号電流Idataが、容量素子１１３を介して電源線１２４の方向に向
かって流れる。信号電流Idataの大きさは、トランジスタ１１２のゲートに加え
られるバイアス電圧Vbと、トランジスタ１１２の特性によって決まる。したがっ
て、仮に図２７の回路が複数存在する場合には、複数の回路において、トランジ
スタ１１２の特性がばらつく可能性がある。その場合は、各々のトランジスタ１
１２のゲートに同じ電圧Vbが印加されたとしても、信号電流Idataの大きさは、
各々の回路で異なる。
【００９０】
トランジスタ１１２から電流が流れ始めた瞬間には、容量素子１１３には電荷
は保持されていない。そのため、トランジスタ１１１はオフである。電流は、ト
ランジスタ１１２から、スイッチ１１５、スイッチ１１７を介して、電源線１２
４の方向に流れていく。
そして徐々に容量素子１１３に電荷が蓄積されて、該容量素子１１３の両電極
間に電位差が生じ始める。容量素子１１３の両電極間の電位差がトランジスタ１
１１のしきい値電圧Vth1になると、トランジスタ１１１はオンする。
次いで、トランジスタ１１１のゲート・ソース間電圧が所定の信号電流Idata
を流すことが出来る電圧となるように、容量素子１１３において電荷の蓄積が続
けられる。
【００９１】
そして、図２８（Ａ）に示すように、容量素子１１３において電荷の蓄積が終
了して定常状態になると、スイッチ１１５、スイッチ１１７をオンからオフにし
て、それ以外のスイッチは図２７の状態を維持する。このとき、トランジスタ１
１２から流れた信号電流Idataが、トランジスタ１１１のドレイン領域からソー
ス領域を介して流れていく。なお、このときの容量素子１１３の両電極間の電位
差をVaとする。
【００９２】
仮に、図２７の回路が複数存在する場合、複数の回路において、トランジスタ
１１１やトランジスタ１１２の特性がばらつく可能性がある。その場合は、信号
電流Idataの大きさは、各々の回路で異なる。同様に、容量素子１１３の両電極
間の電位差Vaも、各々の回路で異なる。
【００９３】
続いて、図２８（Ｂ）に示すように、スイッチ１１６、スイッチ１１８をオン
にする。そして、上記以外のスイッチを全てオフにする。このとき入力端子から
スイッチ１１６を介して、容量素子１１３の一方の端子に入力電位Vinが入力さ
れる。そして、電荷保存則により、トランジスタ１１１のゲート電極には、該ト
ランジスタ１１１のゲート・ソース間電圧Vaに加えて、入力電位Vinが上乗せさ
れた値（Va+Vin）が加えられる。
【００９４】
そして、出力電位Voutは、トランジスタ１１１のソース領域の電位である。つ
まり、出力電位Voutは、トランジスタ１１１のゲート電位（Vin+Va）からゲート
・ソース間電圧Vgs（＝Va）を引いた値に相当する。
【００９５】
トランジスタ１１１には信号電流Idataが流れ続ける。これは、トランジスタ
１１２のゲート電圧Vbは、同じ値のままだからである。よって、トランジスタ１
１１のゲート・ソース間電圧Vgsにも、トランジスタ１１１が信号電流Idataを流
すのに必要な電圧が加えられている。そしてその必要な電圧とは、Vaで示される
電圧である。従って、トランジスタ１１１のゲート・ソース間電圧Vgsは、Vaと
同じ値であることが分かる。以上をまとめると、ここでも、式（４）が成立する
。
【００９６】
式（４）に示すように、出力電位Voutは、入力電位Vinと同じ値であり、トラ
ンジスタの特性には依存していない。そのため、トランジスタ１１１及びトラン
ジスタ１１２に特性バラツキが生じていても、出力電位Voutに対する特性バラツ
キの影響を抑制することが出来る。
【００９７】
仮に、図２７の回路が複数存在する場合、複数の回路において、トランジスタ
１１２やトランジスタ１１１の特性がばらつく可能性がある。その場合は、信号
電流Idataの大きさ、容量素子１１３の両電極間の電位差Vaは、各々の回路で異
なる。しかし、式（４）に示すように、出力電位Voutは、入力電位Vinと同じ値
となり、信号電流Idataの大きさや容量素子１１３の両電極間の電位差Vaには、
依存しない。つまり、図２７の回路が複数存在する場合、複数の回路において、
トランジスタ１１２やトランジスタ１１１の特性がばらついても、その影響は緩
和される。
【００９８】
本発明によって、トランジスタ１１１及びトランジスタ１１２の特性バラツキ
の影響を抑制できるため、トランジスタ１１１及びトランジスタ１１２のゲート
長（Ｌ）、ゲート幅（Ｗ）は同じ値で設計する必要はなく、バラツキが生じてい
てもよい。
【００９９】
次に、図１のように、ソースフォロワ回路の外から電流を供給する場合と、図
２６のように、ソースフォロワ回路のバイアス用電流源を用いて、設定動作も行
う場合とで、比較する。
【０１００】
まず、回路構成で考えると、図２６の方が簡便にでき、有利である。とくに、
ソースフォロワ回路を複数配置する場合には、より有利である。しかしながら、
図２６では、ソースフォロワ回路が複数存在する場合、電流源の特性ばらつきな
どにより、各々に流れる電流値が異なる場合がある。その結果、定常状態になっ
たときには、すべてのソースフォロワ回路で、入力電圧と出力電圧が等しくなる
が、過渡特性は、ソースフォロワ回路ごとに異なる場合が生じてしまう。
【０１０１】
一方、図１の場合は、ソースフォロワ回路の外から電流を供給する必要がある
ため、回路構成が複雑になる。特に、ソースフォロワ回路を複数配置する場合、
その回路構成はより複雑になる。仮に、図１の電流源１２６が１個だけ配置され
、ソースフォロワ回路が複数配置される場合は、設定動作を全てのソースフォロ
ワ回路で同時に行うことができない。そのため、動作のタイミングは複雑になる
。あるいは、図１の電流源１２６がソースフォロワ回路と同数ある場合は、各々
の電流源１２６がばらつかないようにすることが望ましい。
【０１０２】
しかしながら、ソースフォロワ回路が複数存在する場合、ソースフォロワ回路
の特性がばらついても、該ソースフォロワ回路を流れる電流値は、ばらつかない
。前記電流値は、ソースフォロワ回路の外にある電流源１２６によって決定され
るからである。したがって、定常状態の時だけでなく、過渡特性も、ソースフォ
ロワ回路ごとにばらつくことがない。
【０１０３】
このように本発明では、トランジスタ間に特性バラツキが生じていても、入力
電位Vinなどの信号電圧が入力されるトランジスタでは、常に該トランジスタの
ゲート・ソース間電圧と信号電圧を足した値が入力されることになる。そのため
、トランジスタ間の特性バラツキの影響を抑制した電気回路を提供することが出
来る。
【０１０４】
（実施の形態２）
図１、２に示したソースフォロワ回路では、ｎチャネル型の増幅用トランジス
タ１１１と、ｎチャネル型のバイアス用トランジスタ１１２により構成した場合
を示した。次いで本実施の形態では、ｐチャネル型の増幅用トランジスタ１３２
と、ｐチャネル型のバイアス用トランジスタ１３１により構成されたソースフォ
ロワ回路を図９に示し、その構成について説明する。なお図９に示したソースフ
ォロワ回路の動作は、実施の形態１で説明した図１、２に示したソースフォロワ
回路の動作に準ずるので、本実施の形態では説明は省略する。
【０１０５】
図９において、１３１はｐチャネル型のバイアス用トランジスタであり、１３
２はｐチャネル型の増幅用トランジスタである。１３３及び１３４は容量素子で
ある。また、１３５〜１４２はスイッチング機能を有する素子であり、好ましく
はトランジスタで構成されるアナログスイッチなどの半導体素子が用いられる。
【０１０６】
１４６はリファレンス用定電流源であり、一定の電流を流す能力を有する。ま
たリファレンス用定電流源１４６は、トランジスタなどの半導体素子で構成され
る。本明細書では、トランジスタで構成されるリファレンス用定電流源１４６の
一例を実施の形態６において説明するので参照するとよい。
【０１０７】
１４３〜１４５は電源線であり、電源線１４３には電源電位Vdd1が印加され、
電源線１４４には接地電位Vssが印加される。また電源線１４５には、電源電位V
dd2が印加される。なお、電源線１４３に印加される電源電位Vdd1と、電源線１
４５に印加される電源電位Vdd2は同じ値でもよいし、異なる値でもよい。但し、
電源線１４５に印加する電源電位Vdd2は、リファレンス用定電流源１４６が定電
流源として正常に動作することが出来る値に設定する必要がある。例えば、リフ
ァレンス用定電流源１４６がトランジスタの飽和領域を利用して該電流源を構成
するときには、該トランジスタが飽和領域で動作できる範囲の値に設定する必要
がある。
【０１０８】
なお本実施の形態では、増幅用トランジスタ１３２及びバイアス用トランジス
タ１３１がｐチャネル型の場合を示すが、両トランジスタの極性が異なっていて
、プッシュプル回路を構成していてもよい。
【０１０９】
バイアス用トランジスタ１３１のソース領域はスイッチ１３６を介して電源線
１４３に接続され、ドレイン領域はスイッチ１３５、１３８、１４２に接続され
ている。バイアス用トランジスタ１３１のゲート電極は容量素子１３３の一方の
端子に接続されている。容量素子１３３の他方の端子は、スイッチ１３６を介し
て電源線１４３に接続されている。容量素子１３３は、バイアス用トランジスタ
１３１のゲート・ソース間電圧を保持する役目を担う。
【０１１０】
増幅用トランジスタ１３２のドレイン領域は電源線１４４に接続され、ソース
領域はスイッチ１３８、１４２に接続されている。増幅用トランジスタ１３２の
ゲート電極は容量素子１３４の一方の端子に接続されている。容量素子１３４の
他方の端子は、スイッチ１４２を介して増幅用トランジスタ１３２のソース領域
に接続されている。容量素子１３４は、増幅用トランジスタ１３２のゲート・ソ
ース間電圧を保持する役目を担う。
【０１１１】
スイッチ１３５〜スイッチ１４２は、入力される信号によって、導通又は非導
通（オン又はオフ）が制御される。しかし、図９においては、説明を簡単にする
ために、スイッチ１３５〜スイッチ１４２に信号を入力する信号線等の図示は省
略する。
【０１１２】
図９に示すソースフォロワ回路において、スイッチ１４１の一方の端子が入力
端子となる。前記入力端子から入力される入力電位Vin（信号電圧）は、容量素
子１３４の一方の端子に入力される。また、スイッチ１３８の一方の端子が出力
端子となっており、増幅用トランジスタ１３２のソース領域の電位が出力電位Vo
utとなる。
【０１１３】
図１、２で示す電気回路は、ソースフォロワ回路であるが、バイアス電位を入
力する入力端子を設けていない。これは、トランジスタ１３１のゲート・ソース
間電圧には、リファレンス用定電流源１２６により設定された信号電流Idataが
流れるように、既に容量素子１１４に所定の電荷が保持されているためである。
【０１１４】
また本発明によって、バイアス用トランジスタ１３１及び増幅用トランジスタ
１３２の特性バラツキの影響を抑制できるため、バイアス用トランジスタ１３１
及び増幅用トランジスタ１３２のゲート長（Ｌ）、ゲート幅（Ｗ）は同じ値で設
計する必要はなく、バラツキが生じていてもよい。
【０１１５】
図９では、電源線１４５、リファレンス用定電流源１４６、スイッチ１３９の
順に接続されているが、本発明はこれに限定されない。リファレンス用定電流源
１４６とスイッチ１３９を逆にして、電源線１４５、スイッチ１３９、リファレ
ンス用定電流源１４６の順に接続してもよい。
【０１１６】
また、前述した実施の形態１と図７（Ａ）（Ｂ）とを参考にして、リファレン
ス用定電流源１４６をスイッチ１４０と電源線１４４との間に配置してもよい。
さらに、リファレンス用定電流源１４６をスイッチ１３８とスイッチ１４２との
間に配置してもよい。
【０１１７】
また図８（Ｂ）には、バイアス用トランジスタ１３１、容量素子１３３、スイ
ッチ１３５及びスイッチ１３７を配置していない場合のソースフォロワ回路を示
す。図８（Ｂ）に示すソースフォロワ回路の動作は、実施の形態１において上述
した図１、２の動作に準ずるので、本実施の形態では説明を省略する。
【０１１８】
図８（Ｂ）では、図１と同様、スイッチ１３６、スイッチ１３９、電流源１４
６は、電源電位Vddに接続されている。しかし、図７（Ａ）、図７（Ｂ）のよう
に、スイッチ１３６、スイッチ１３９、電流源１４６が、接地電位Vssなどのよ
うな別の電源線、素子に接続されていてもよい。例として、図２５（Ｂ）には、
スイッチ１３６、スイッチ１３９、電流源１４６が接地電位Vssに接続されてい
る場合について示す。
【０１１９】
ここで、図８（Ｂ）は、トランジスタ１３１を配置していない場合のソースフ
ォロワ回路を示している。しかし、トランジスタ１３１は、本来、ソースフォロ
ワ回路におけるバイアスを与える電流源として動作させる回路である。したがっ
て、図８（Ｂ）における電流源１４６は、トランジスタ１３１の代わりに、バイ
アスを与える電流源として動作させてもよい。つまり、電流源１４６は、設定動
作の時に用い、出力動作のときには用いないというのではなく、設定動作のとき
には、トランジスタ１３２を設定するための電流源として用い、出力動作のとき
には、ソースフォロワ回路におけるバイアスを与える電流源として用いてもよい
。その場合は、設定動作時と出力動作時とで、切り替える必要がないので、スイ
ッチ１３６、スイッチ１３９は、不要になる。この時の回路図を、図２６（Ｂ）
に示す。
図２６（Ｂ）における電流源１４６を、トランジスタで実現した場合の回路図
を、図２９に示す。図２９に示すソースフォロワ回路の動作は、実施の形態１に
おいて上述した図２７、図２８の動作に準ずるので、本実施の形態では説明を省
略する。
【０１２０】
本実施の形態は、実施の形態１と任意に組み合わせることが可能である。
【０１２１】
（実施の形態３）
前述した実施の形態１、２では、本発明を適用したソースフォロワ回路につい
て説明した。しかし本発明は、差動増幅回路、センスアンプ、オペアンプなどに
代表される演算回路など、さまざまな回路にも適用することが出来る。本実施の
形態では、本発明を適用した演算回路について図１０〜図１３を用いて説明する
。
【０１２２】
まず、本発明を適用した差動増幅回路について、図１０を用いて説明する。図
１０は、図１のように、本来の回路の外に、リファレンス用定電流源２６８を配
置した場合に相当する。差動増幅回路では、入力電位Vin1及び入力電位Vin2の差
の演算を行って出力電位Voutを出力する。
【０１２３】
図１０に示す差動増幅回路において、２７２、２７３はｐチャネル型のトラン
ジスタであり、２７４、２７５及び２８６はｎチャネル型のトランジスタである
。２７６、２７７及び２８７は容量素子である。また、スイッチ２６５、２６６
、２７８〜２８４及び２８８は、スイッチング機能を有する素子であり、好まし
くはトランジスタなどの半導体素子が用いられる。前記半導体素子の極性は特に
限定されない。
【０１２４】
２６８はリファレンス用定電流源であり、一定の電流を流す能力を有する。ま
たリファレンス用定電流源２６８は、トランジスタなどの半導体素子で構成され
る。本明細書では、トランジスタで構成されるリファレンス用定電流源２６８の
一例を実施の形態６において説明するので参照するとよい。
【０１２５】
２６７、２７１及び２９１は電源線であり、電源線２７１には電源電位Vdd1が
印加され、電源線２９１には接地電位Vssが印加される。また電源線２６７には
、電源電位Vdd2が印加される。なお、電源線２７１に印加される電源電位Vdd1と
、電源線２６７に印加される電源電位Vdd2は同じ値でもよいし、異なる値でもよ
い。但し、電源線２６７に印加する電源電位Vdd2は、リファレンス用定電流源２
６８が定電流源として正常に動作することが出来る値に設定する必要がある。例
えば、リファレンス用定電流源２６８がトランジスタの飽和領域を利用して該電
流源を構成するときには、該トランジスタが飽和領域で動作できる範囲の値に設
定する必要がある。
【０１２６】
図１０に示す差動増幅回路において、スイッチ２８１の一方の端子が入力端子
となっており、容量素子２７６の一方の端子に入力電位Vin1が入力される。また
スイッチ２８４の一方の端子も入力端子となっており、容量素子２７７の一方の
端子には入力電位Vin2が入力される。またトランジスタ２７５のドレイン領域が
出力端子となっており、トランジスタ２７５のドレイン領域の電位が出力電位Vo
utとなる。
【０１２７】
トランジスタ２７２のドレイン領域は電源線２７１に接続され、ソース領域は
トランジスタ２７４のドレイン領域に接続されている。トランジスタ２７３のド
レイン領域は電源線２７１に接続され、ソース領域はトランジスタ２７５のドレ
イン領域に接続されている。トランジスタ２７２のゲート電極とトランジスタ２
７３のゲート電極は接続されている。なおトランジスタ２７２及びトランジスタ
２７３の代わりに、抵抗を配置してもよい。なぜなら、図１０のような差動増幅
回路において、２７２、２７３は、能動負荷と呼ばれる部分であり、抵抗として
動作させるものであるからである。よって、図１０の能動負荷の部分を、図３０
のように、通常の抵抗素子で構成してもよい。
【０１２８】
トランジスタ２７４のドレイン領域は、スイッチ５０２、トランジスタ２７２
を介して電源線２７１に接続され、ソース領域はスイッチ２８２を介して、容量
素子２７６の一方の端子に接続されている。トランジスタ２７４のゲート電極は
、容量素子２７６の他方の端子に接続されている。容量素子２７６は、設定動作
を行ったときのトランジスタ２７４のゲート・ソース間電圧を保持する役目を担
う。
【０１２９】
トランジスタ２７５のドレイン領域は、スイッチ５０３、トランジスタ２７３
を介して電源線２７１に接続され、ソース領域はスイッチ２８３を介して、容量
素子２７７の一方の端子に接続されている。トランジスタ２７５のゲート電極は
、容量素子２７７の他方の端子に接続されている。容量素子２７７は、設定動作
を行ったときのトランジスタ２７５のゲート・ソース間電圧を保持する役目を担
う。
【０１３０】
トランジスタ２８６のドレイン領域は、スイッチ２８５を介してトランジスタ
２７４のソース領域及びトランジスタ２７５のソース領域に接続され、トランジ
スタ２８６のソース領域は、容量素子２８７の一方の端子に接続されている。ト
ランジスタ２８６のゲート電極は、容量素子２８７の他方の端子に接続されてい
る。容量素子２８７は、トランジスタ２８６のゲート・ソース間電圧を保持する
役目を担う。
【０１３１】
そして、容量素子２７６、２７７及び２８７には、リファレンス用定電流源２
６８を用いて所定の電荷の保持が行われる。但し、容量素子２７６、２７７及び
２８７の３つの容量素子に対する所定の電荷の保持は、一度に行うことが出来な
い。そのため、スイッチ２６５及びスイッチ２６６のどちらか一方がオンになる
ように制御して行われる。例えば、スイッチ２６５をオンにしたときには、スイ
ッチ２６６をオフにする。そして、容量素子２７７、２８７に所定の電荷の保持
を行う。同様に、スイッチ２６５をオフにして、スイッチ２６６をオフにする。
そして、容量素子２７６、２８７に所定の電荷の保持を行う。
【０１３２】
なお、容量素子２７６、２７７及び２８７に、リファレンス用定電流源２６８
を用いて所定の電荷の保持が行われるときの動作の説明は、実施の形態１に準ず
るので本実施の形態では省略する。
【０１３３】
そして、容量素子２７６に所定の電荷の保持が終了したら、容量素子２７６の
一方の端子に入力電位Vin1が入力され、また容量素子２７７に所定の電荷の保持
が終了したら、容量素子２７７の一方の端子に入力電位Vin2が入力されて、出力
動作を行う。このときの動作の説明は、実施の形態１に準ずるので本実施の形態
では省略する。
【０１３４】
次に、図２６や図２７のように、本来の回路が有する電流源を利用して、設定
動作を行う場合の回路を適用した差動増幅回路について、図３１を用いて説明す
る。
【０１３５】
図１０では、設定動作の時の電流として、電流源２６８から供給される電流を
用いていた。図３１では、トランジスタ２８６を用いて、設定動作を行う。トラ
ンジスタ２８６は、電流源として動作し、そのゲートに加えるバイアス電圧Vbに
より、電流の大きさを決定する。
【０１３６】
次に、動作について述べる。まず、図３２に示すように、スイッチ５０４、２
７９、２８２をオンにし、それ以外のスイッチはオフにする。すると、電流がト
ランジスタ２７４の方に流れ、トランジスタ２７４の設定動作を行うことができ
る。次に、図３３に示すように、スイッチ５０５、２８０、２８３をオンにし、
それ以外のスイッチはオフにする。すると、電流がトランジスタ２７５の方に流
れ、トランジスタ２７５の設定動作を行うことができる。これで、設定動作が終
了した。そこで、図３４に示すように、スイッチ５０２、５０３、２８１、２８
４をオンにし、それ以外のスイッチはオフにする。そして、通常の動作を行う。
なお、トランジスタ２７４の設定動作のとき、スイッチ５０２をオンすること
により、スイッチ５０４を削除することが可能である。
【０１３７】
また、トランジスタ２８６のゲートに加える電圧は、設定動作時と、通常動作
（出力動作）時とで、変えてもよい。通常、差動増幅回路では、トランジスタ２
７４とトランジスタ２７５とでは、ほぼ同量の電流が流れる場合が多い。よって
、設定動作を行う場合にも、通常動作（出力動作）を行うときと近い条件で、設
定動作を行うほうがよい。そのほうが、より精度が高くなる。よって、トランジ
スタ２８６のゲートに加える電圧を調整することにより、設定動作時には、通常
動作（出力動作）時の半分の電流を流すようにすることが望ましい。
【０１３８】
そこで、同様の効果を得るための別の方法として、トランジスタ２８６と並列
に、トランジスタ５０６を配置した場合の図を、図３５に示す。トランジスタ５
０６は、サイズをトランジスタ２８６と同じにしておくのが望ましい。そして、
通常動作時には、トランジスタ５０６のゲートに、トランジスタ２８６と同じ電
圧を加え、設定動作時には、トランジスタ５０６に電流が流れないようにする。
【０１３９】
図３５と同様な回路として、スイッチ５０７によって、通常動作時と設定動作
時との電流の大きさを変えた場合の回路図を、図３６に示す。設定動作時には、
スイッチ５０７をオフにすることにより、電流値を半分にし、通常動作時には、
スイッチ５０７をオンにする。これにより、実際に動作させるときの状態に近い
状態で、設定動作を行えるため、設定動作の効果が向上する。
【０１４０】
続いて、図１０に示す差動増幅回路を構成するトランジスタが逆の導電型を有
する場合について、図１１を用いて説明する。
【０１４１】
図１１に示す差動増幅回路において、２７２、２７３がｎチャネル型のトラン
ジスタであり、２７４、２７５及び２８６がｐチャネル型のトランジスタである
。スイッチ２８１の一方の端子が入力端子となっており、容量素子２７６の一方
の端子には入力電位Vin1が入力される。またスイッチ２８４の一方の端子も入力
端子となっており、容量素子２７７の一方の端子には入力電位Vin2が入力される
。また、トランジスタ２７５のソース領域の電位が出力電位Voutとなる。
【０１４２】
なお図１１に示す差動増幅回路においては、電源線２９１に電源電位Vdd1が印
加され、電源線２６７に電源電位Vdd1が印加され、電源線２７１に接地電位Vss
が印加されている点以外は、図１０に示す差動増幅回路の構成、及びその動作と
同じであるので、ここでは説明を省略する。
【０１４３】
なお図１０、１１に示す差動増幅回路では、リファレンス用定電流源２６８が
配置される箇所が異なっている。本発明ではリファレンス用定電流源２６８が配
置される箇所は特に限定されないが、以下の条件を満たすことが必要となる。
【０１４４】
リファレンス用定電流源２６８を用いて、容量素子２７６、２７７、２８７に
所定の電荷の保持を行うときには、スイッチ２６５及びスイッチ２６６を制御す
ることによって行うことは上述した。つまり、スイッチ２６５及びスイッチ２６
６を制御することによって、容量素子２７６が所定の電荷の保持を行うときには
、容量素子２７７及びトランジスタ２７５には電流が流れないようにする必要が
ある。同様に、容量素子２７７が所定の電荷の保持を行うときには、容量素子２
７６及びトランジスタ２７４には電流が流れないようにする必要がある。
【０１４５】
つまり、容量素子２７６と容量素子２７７の２つの容量素子が、同時に所定の
電荷の保持を行わないように、リファレンス用定電流源２６８と、スイッチ２６
５及びスイッチ２６６を配置する必要がある。また、必要に応じてスイッチを追
加して配置する必要がある。
【０１４６】
以上をふまえると、リファレンス用定電流源２６８、スイッチ２６５及びスイ
ッチ２６６を配置する箇所は、図１０、１１に示した箇所に限定されない。例え
ば、図１１において、スイッチ２６５を電源線２７１とトランジスタ２７２のソ
ース領域の間に配置して、スイッチ２６６を電源線２７１とトランジスタ２７３
のソース領域の間に配置してもよい。また、スイッチ２６５をトランジスタ２７
２のドレイン領域とスイッチ２７９の間に配置して、スイッチ２６６をトランジ
スタ２７３のドレイン領域とスイッチ２８０の間に配置してもよい。
【０１４７】
次に、図３１に示す差動増幅回路を構成するトランジスタが逆の導電型を有す
る場合について、図３７に示す。これも、図３１に示す差動増幅回路の構成及び
その動作と同じであるので、ここでは説明を省略する。
【０１４８】
なお、図３７でも同様に、図３５、図３６のようにすることにより、電流源部
分の電流値を制御することが可能である。
【０１４９】
また本実施の形態では、図１０、１１に示す電気回路を差動増幅回路として示
したが、本発明はこれに限定されず、入力電位Vin1と入力電位Vin2として入力す
る電圧を適宜変更して、センスアンプなどの他の演算回路として用いることも出
来る。
【０１５０】
次いで、本発明を適用したオペアンプについて、図１２、１３を用いて説明す
る。図１２（Ａ）にはオペアンプの回路記号を示し、図１２（Ｂ）には該オペア
ンプの回路構成を示す。
【０１５１】
なお、オペアンプの回路構成としては、さまざまなものがある。そこで、図１
２では、もっとも簡単な場合として、差動増幅回路にソースフォロワ回路を組み
合わせた場合について述べる。よって、オペアンプの回路構成は、図１２に限定
されない。
【０１５２】
オペアンプでは、入力電位Vin1及び入力電位Vin2と、出力電位Voutとの関係に
よって特性が定義される。より詳しくは、オペアンプは、入力電位Vin1及び入力
電位Vin2との差の電圧に対し、増幅度Ａを掛けて出力電位Voutを出力する機能を
有する。
【０１５３】
図１２（Ｂ）に示すオペアンプにおいて、スイッチ２８１の一方の端子が入力
端子となっており、容量素子２７６の一方の端子には入力電位Vin1が入力される
。またスイッチ２８４の一方の端子も入力端子となっており、容量素子２７７の
一方の端子には入力電位Vin2が入力される。また、トランジスタ２９２のソース
領域の電位が出力電位Voutとなる。
【０１５４】
図１２（Ｂ）に示す回路において、３０５で示す点線で囲んだ部分は、図１０
に示す差動増幅回路と同じ構成である。そして、３０６で示す点線で囲んだ部分
は、図１、２に示したソースフォロワ回路と同じであるので、図１２（Ｂ）に示
したオペアンプの詳しい構成の説明は省略する。
【０１５５】
図１２（Ｂ）では、電流源２６８を、差動増幅回路３０５と、ソースフォロワ
回路３０６とで、共用している。
そこで、図３８には、３０５で示す点線で囲んだ部分には、図３１に示す差動
増幅回路と同じ構成を用い、３０６で示す点線で囲んだ部分には、図２７に示し
たソースフォロワ回路と同じ構成を用いた場合のオペアンプを示す。
【０１５６】
また図１３には、トランジスタ２９９がｐチャネル型である場合のオペアンプ
を示す。つまり、プッシュプル回路を用いた場合に相当する。図１３（Ｂ）にお
いて、容量素子３００の一方の端子は、スイッチ３０２、スイッチ２７８を介し
て、トランジスタ２７５のドレイン領域と接続されている点以外は、図１２（Ｂ
）に示すオペアンプの構成と同じであるので、本実施の形態では、詳しい構成の
説明は省略する。
【０１５７】
図３９には、図１３に対して、３０５で示す点線で囲んだ部分に、図３１に示
す差動増幅回路と同じ構成を用いた場合のオペアンプを示す。図３９では、ソー
スフォロワ回路の部分が、プッシュプル回路になっており、バイアス用電流源が
存在しない。そこで、差動増幅回路における電流源の電流を、ソースフォロワ回
路（プッシュプル回路）の設定動作時に用いる電流として利用している。つまり
、トランジスタ２８６を、プッシュプル回路と接続できるようにしている。
【０１５８】
なお本実施の形態は、実施の形態１、２と任意に組み合わせることが可能であ
る。
【０１５９】
（実施の形態４）
本実施の形態では、本発明を適用した光電変換素子を有する半導体装置の構成
とその動作について、図１４、１５を用いて説明する。
【０１６０】
図１４（Ａ）に示す半導体装置は、基板７０１上に、複数の画素がマトリクス
上に配置された画素部７０２を有し、画素部７０２の周辺には、信号線駆動回路
７０３、第１〜第４の走査線駆動回路７０４〜７０７を有する。図１４（Ａ）に
示す半導体装置は、信号線駆動回路７０３と、４組の走査線駆動回路７０４〜７
０７を有しているが、本発明はこれに限定されず、信号線駆動回路と走査線駆動
回路の数は画素の構成に応じて任意に配置することが出来る。また、信号線駆動
回路７０３と、第１〜第４の走査線駆動回路７０４〜７０７には、FPC７０８を
介して外部より信号が供給されている。しかし本発明はこれに限定されず、画素
部以外の電気回路は、ＩＣなどを用いて外部から供給するようにしてもよい。
【０１６１】
最初に、第１の走査線駆動回路７０４及び第２の走査線駆動回路７０５の構成
について、図１４（Ｂ）を用いて説明する。第３の走査線駆動回路７０６及び第
４の走査線駆動回路７０７は、図１４（Ｂ）の図に準ずるので、図示は省略する
。
【０１６２】
第１の走査線駆動回路７０４は、シフトレジスタ７０９、バッファ７１０を有
する。第２の走査線駆動回路７０５は、シフトレジスタ７１１、バッファ７１２
を有する。動作を簡単に説明すると、シフトレジスタ７０９、７１１は、クロッ
ク信号（G-CLK）、スタートパルス（SP）及びクロック反転信号（G-CLKb）に従
って、順次サンプリングパルスを出力する。その後バッファ７１０、７１２で増
幅されたサンプリングパルスは、走査線に入力されて、１行ずつ選択状態にして
いく。
【０１６３】
なおシフトレジスタ７０９とバッファ７１０との間、又はシフトレジスタ７１
１とバッファ７１２との間にはレベルシフタ回路を配置した構成にしてもよい。
レベルシフタ回路を配置することによって、電圧振幅を大きくすることが出来る
。
【０１６４】
次いで、信号線駆動回路７０３の構成について、図１４（Ｃ）を用いて説明す
る。
【０１６５】
信号線駆動回路７０３は、信号出力線用駆動回路７１５、サンプルホールド回
路７１６、バイアス回路７１４及び増幅回路７１７を有する。バイアス回路７１
４は、各画素の増幅用トランジスタと対になって、ソースフォロワ回路を形成す
る。サンプルホールド回路７１６は、信号を一時的に保存したり、アナログ・デ
ジタル変換を行ったり、雑音を低減したりする機能を有する。信号出力用駆動回
路７１５は、一時的に保存されていた信号を、順に出力していくための信号を出
力する機能を有する。そして、増幅回路７１７は、サンプルホールド回路７１６
と信号出力用駆動回路７１５により出力された信号を増幅する回路を有する。な
お、増幅回路７１７は、信号を増幅する必要のない場合には配置しなくてもよい
。
【０１６６】
そして、画素部７０２においてｉ列目ｊ行目に配置される画素７１３の回路と
、ｉ列目の周辺のバイアス回路７１４の構成とその動作について、図１５を用い
て説明する。
【０１６７】
最初に、ｉ列目ｊ行目に配置される画素７１３の回路と、ｉ列目の周辺のバイ
アス回路７１４の構成について説明する。
【０１６８】
図１５に示す画素は、第１〜第４の走査線Ｇａ（ｊ）〜Ｇｄ（ｊ）、信号線Ｓ
（ｉ）、電源線Ｖ（ｉ）を有する。また、ｎチャネル型のトランジスタ２５５、
光電変換素子２５７、スイッチ２５０〜スイッチ２５４を有する。
【０１６９】
本実施の形態においては、トランジスタ２５５はｎチャネル型としたが、本発
明はこれに限定されず、ｐチャネル型でもよい。但し、トランジスタ２５５とト
ランジスタ２６０により、ソースフォロワ回路を形成するので、両トランジスタ
は同じ極性であることが好ましい。
【０１７０】
スイッチ２５０〜スイッチ２５４は、スイッチング機能を有する半導体素子で
あり、好ましくはトランジスタが用いられる。スイッチ２５１及びスイッチ２５
２は、第１の走査線Ｇａ（ｊ）から入力される信号により、オン又はオフが制御
される。スイッチ２５０は、第２の走査線Ｇｂ（ｊ）から入力される信号により
、オン又はオフが制御される。スイッチ２５３は、第３の走査線Ｇｃ（ｊ）から
入力される信号により、オン又はオフが制御される。スイッチ２５４は、第４の
走査線Ｇｄ（ｊ）から入力される信号により、オン又はオフが制御される。
【０１７１】
トランジスタ２５５のソース領域とドレイン領域は、一方は電源線Ｖ（ｉ）に
接続され、他方はスイッチ２５０を介して信号線Ｓ（ｉ）に接続されている。ト
ランジスタ２５５のゲート電極は、容量素子２５６の一方の端子に接続されてい
る。また容量素子２５６の他方の端子はスイッチ２５３を介して光電変換素子２
５７の一方の端子に接続されている。光電変換素子２５７の他方の端子は電源線
２５８に接続されている。電源線２５８には、接地電位Ｖssが印加される。容量
素子２５６は、設定動作を行ったときのトランジスタ２５５のゲート・ソース間
電圧を保持する役目を担う。
【０１７２】
バイアス回路７１４は、トランジスタ２６０、容量素子２６１及びスイッチ２
５９を有する。トランジスタ２６０のソース領域は電源線２６４に接続され、ド
レイン領域は信号線Ｓ（ｉ）に接続されている。電源線２６４には、接地電位Ｖ
ssが印加される。トランジスタ２６０のゲート電極は、容量素子２６１の一方の
端子に接続されている。容量素子２６１の他方の端子は電源線２６４に接続され
ている。容量素子２６１は、設定動作を行ったときのトランジスタ２６０のゲー
ト・ソース間電圧を保持する役目を担う。
【０１７３】
２４７はリファレンス用定電流源であり、一定の電流を流す能力を有する。ま
たリファレンス用定電流源２４７は、トランジスタなどの半導体素子で構成され
る。本明細書では、トランジスタで構成されるリファレンス用定電流源２４７の
一例を実施の形態６において後述するので参照するとよい。
【０１７４】
電源線Ｖ（ｉ）には、スイッチ２４８を介して電源線２４５が接続されている
。また、スイッチ２４９を介してリファレンス用定電流源２４７が接続されてい
る。そして、電源線２４５には電源電位Vdd1が印加され、電源線２４６には電源
電位Vdd2が印加される。電源線２４５に印加される電源電位Vdd1と、電源線２４
６に印加される電源電位Vdd2は同じ値でもよいし、異なる値でもよい。但し、電
源線２４６に印加する電源電位Vdd2は、リファレンス用定電流源２４７が定電流
源として正常に動作することが出来る値に設定する必要がある。例えば、リファ
レンス用定電流源２４７がトランジスタの飽和領域を利用して該電流源を構成す
るときには、該トランジスタが飽和領域で動作できる範囲の値に設定する必要が
ある。
【０１７５】
なお、リファレンス用定電流源２４７は、基板上に信号線駆動回路と一体形成
してもよい。またはリファレンス用電流として、基板の外部からＩＣ等を用いて
一定の電流を入力してもよい。
【０１７６】
またスイッチ２４８、２４９と、リファレンス用定電流源２４７が配置される
箇所は、図１５に示した箇所に限定されない。上述した実施の形態１〜３を参考
にして、異なる箇所に配置してもよく、例えば、画素７１３に組み込んでもよい
。
【０１７７】
そして、図１５において、７１９で示す点線で囲んだ部分と７１４で示す点線
で囲んだ部分とがソースフォロワ回路に相当する。
【０１７８】
次いで、ｉ列目ｊ行目に配置される画素７１３の回路と、ｉ列目の周辺のバイ
アス回路７１４の動作を簡単に説明する。
【０１７９】
まず、画素７１３においてスイッチ２４９〜スイッチ２５２、バイアス回路７
１４においてスイッチ２５９をオン状態にする。そして、それ以外のスイッチは
オフにする。そうすると、リファレンス用定電流源２４７において設定された信
号電流Idataが、スイッチ２４９、２５２、２５１を介し、次いでスイッチ２５
０を介し、さらにスイッチ２５９を介して電源線２６４の方向に流れる。
【０１８０】
電流が流れ始めた瞬間には、容量素子２５６、２６１には電荷は保持されてい
ない。そのため、トランジスタ２５５、２６０はオフである。
【０１８１】
そして徐々に容量素子２５６、２６１に電荷が蓄積されて、該容量素子２５６
、２６１の両電極間に電位差が生じ始める。容量素子２５６、２６１の両電極間
の電位差が、トランジスタ２５５、２６０のしきい値電圧になると、該トランジ
スタ２５５、２６０はオンとなる。
【０１８２】
次いで、トランジスタ２５５のゲート・ソース間電圧が所定の信号電流Idata
を流すことが出来る電圧となるように、容量素子２５６において電荷の蓄積が続
けられる。また、トランジスタ２６０のゲート・ソース間電圧が所定の信号電流
Idataを流すことが出来る電圧となるように、容量素子２６１において電荷の蓄
積が続けられる。
【０１８３】
そして、容量素子２５６、２６１において、電荷の蓄積が終了して定常状態に
なった後、スイッチ２５１、２５２、２５９をオフにする。スイッチ２４９、２
５０は引き続きオンである。そして上記以外のスイッチは全てオフである。この
とき、リファレンス用定電流源２４７により設定された信号電流Idataが、トラ
ンジスタ２５５のドレイン領域からソース領域を介して、さらにトランジスタ２
６０のドレイン領域からソース領域を介して流れていく。
【０１８４】
続いて、この状態において、画素７１３において、スイッチ２４８、スイッチ
２５０、スイッチ２５３をオンにして、それ以外のスイッチはオフとする。
【０１８５】
そうすると、トランジスタ２５５のゲート電極には、容量素子２５６を介して
、光電変換素子２５７から信号が入力される。
【０１８６】
このとき、トランジスタ２５５のゲート電極には、容量素子２５６に保持され
ている電圧に加えて、光電変換素子２５７からの信号が上乗せされた値が入力さ
れる。つまり、トランジスタ２５５のゲート電極に入力される信号は、容量素子
２５６に保持されている電圧に加えて、該トランジスタのゲート電極に入力され
る信号となる。そのため、トランジスタの特性バラツキの影響を抑制することが
できる。
【０１８７】
そしてトランジスタ２５５のソース領域の電位が出力電位Voutとなり、該出力
電位Voutは、光電変換素子２５７により読み取られた信号として、スイッチ２５
０を介して信号線Ｓ（ｉ）に出力される。
【０１８８】
次いで、スイッチ２５４をオンにして、それ以外のスイッチは全てオフにして
、光電変換素子２５７を初期化する。より詳しくは、光電変換素子２５７のｎチ
ャネル側端子の電位が電源線２５８の電位と同じになるように、光電変換素子２
５７が保持している電荷をスイッチ２５４を介して、電源線Ｖ（ｉ）の方向に流
れるようにする。以後、上記の動作を繰り返す。
【０１８９】
上記のような構成を有する本発明の半導体装置は、トランジスタ特性バラツキ
の影響を抑制することができる。
【０１９０】
本発明は、実施の形態１〜実施の形態３と任意に組み合わせることが可能であ
る。
【０１９１】
（実施の形態５）
本実施の形態では、本発明を適用した電気回路において、実施の形態３、実施
の形態４とは異なる例について、図１６〜図１９を用いて説明する。
【０１９２】
図１６（Ａ）において、３１０は図１、２で示したソースフォロワ回路である
。ソースフォロワ回路３１０の回路構成と動作は、図１、２と同じであるので、
本実施の形態では説明は省略する。
【０１９３】
ソースフォロワ回路３１０の動作は、大別して設定動作と出力動作に分別でき
ることは上述した。なお設定動作とは、容量素子に所定の電荷の保持を行う動作
であり、図１及び図２（Ａ）に示す動作に相当する。また出力動作とは、入力電
位Vinを入力して、出力電位Voutを取り出す動作のことであり、図２（Ｂ）に示
す動作に相当する。
【０１９４】
ソースフォロワ回路３１０において、端子ａが入力端子に相当し、端子ｂが出
力端子に相当する。そして、スイッチ１２７、１１６、１１８は端子ｃから入力
される信号により制御される。スイッチ１１５、１１７、１２０は端子ｄから入
力される信号により制御される。スイッチ１２８は端子ｅから入力される信号に
より制御される。
【０１９５】
そして、ソースフォロワ回路３１０を有する電気回路を設計するときには、図
１６（Ｂ）に示すように、少なくとも２つのソースフォロワ回路３１５、３１６
を配置するとよい。そしてソースフォロワ回路３１５、３１６のうち、一方は設
定動作を行って、他方は出力動作を行うようにするとよい。そうすると、同時に
２つの動作を行うことができるため、動作に無駄がなく、無駄な時間が必要なく
なるので、電気回路の動作をより高速で行うことができる。
【０１９６】
もし、ソースフォロワ回路が１つしか配置していない場合は、設定動作を行っ
ている間は、出力動作を行うことができない。そのため、無駄な時間が生じる。
【０１９７】
なお、ソースフォロワ回路３１５、３１６において、設定動作と出力動作を同
時に行うことはない。したがって、ソースフォロワ回路３１５、３１６には、電
流源１２６を各々１つずつ配置しておく必要はない。つまり、１つの電流源１２
６は、ソースフォロワ回路３１５、３１６で共用することができる。
【０１９８】
例えば、信号線駆動回路にソースフォロワ回路を用いて設計するときには、信
号線ごとに少なくとも２個のソースフォロワ回路を配置するとよい。また走査線
駆動回路にソースフォロワ回路を用いて設計するときには、走査線ごとに少なく
とも２個のソースフォロワ回路を配置するとよい。また画素にソースフォロワ回
路を用いて設計するときには、画素ごとに少なくとも２つのソースフォロワ回路
を配置するとよい。
【０１９９】
図１６（Ｂ）において、３１１〜３１４はスイッチである。スイッチ３１１、
３１２がオンのときは、スイッチ３１３、３１４はオフとなる。またスイッチ３
１１、３１２がオフのときには、スイッチ３１３、３１４はオンとなる。このよ
うにして、２つのソースフォロワ回路３１５、３１６のうち、一方は設定動作を
行って、他方は出力動作を行うようにする。なお、スイッチ３１１〜スイッチ３
１４を配置せずに、ソースフォロワ回路３１０が有するスイッチ１１６、１１８
を制御することによって、２つのソースフォロワ回路３１５、３１６を制御する
ようにしてもよい。
【０２００】
また本実施の形態では、点線で囲んだ部分３１５、３１６は、ソースフォロワ
回路に相当するとしたが、本発明はこれに限定されず、図１０〜図１３などに示
した差動増幅回路、オペアンプなどを適用してもよい。
【０２０１】
そして本実施の形態では、信号線ごとに少なくとも２個のソースフォロワ回路
を配置した信号線駆動回路の構成とその動作について、図１７〜図１９を用いて
説明する。
【０２０２】
図１７には信号線駆動回路を示しており、該信号線駆動回路は、シフトレジス
タ３２１、第１のラッチ回路３２２、第２のラッチ回路３２３、Ｄ/Ａ変換回路
３２４及び信号増幅回路３２５を有する。
【０２０３】
なお、第１のラッチ回路３２２や第２のラッチ回路３２３が、アナログデータ
を保存できる回路である場合は、Ｄ/Ａ変換回路３２４は省略できる場合が多い
。また、信号線に出力するデータが２値、つまり、デジタル量である場合は、Ｄ
/Ａ変換回路３２４は省略できる場合が多い。また、Ｄ/Ａ変換回路３２４には、
ガンマ補正回路が内蔵されている場合もある。このように、信号線駆動回路は、
図１７に示す構成に限定されない。
【０２０４】
動作を簡単に説明すると、シフトレジスタ３２１は、フリップフロップ回路（
FF）等を複数列用いて構成され、クロック信号（S-CLK）、スタートパルス(SP)
、クロック反転信号(S-CLKb)が入力される、これらの信号のタイミングに従って
、順次サンプリングパルスが出力される。
【０２０５】
シフトレジスタ３２１より出力されたサンプリングパルスは、第１のラッチ回
路３２２に入力される。第１のラッチ回路３２２には、ビデオ信号が入力されて
おり、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号
を保持していく。
【０２０６】
第１のラッチ回路３２２において、最終列までビデオ信号の保持が完了すると
、水平帰線期間中に、第２のラッチ回路３２３にラッチパルス（Latch Pulse）
が入力され、第１のラッチ回路３２２に保持されていたビデオ信号は、一斉に第
２のラッチ回路３２３に転送される。その後、第２のラッチ回路３２３に保持さ
れたビデオ信号は、１行分が同時に、Ｄ／Ａ変換回路３２４へと入力される。そ
して、Ｄ／Ａ変換回路３２４から入力される信号は信号増幅回路３２５へ入力さ
れる。
【０２０７】
第２のラッチ回路３２３に保持されたビデオ信号がＤ／Ａ変換回路３２４に入
力されている間、シフトレジスタ３２１においては再びサンプリングパルスが出
力される。以後、この動作を繰り返す。
【０２０８】
そして、ｉ列目から（ｉ＋２）列目の３本信号線の周辺の信号増幅回路３２５
の構成を図１８を用いて説明する。
【０２０９】
信号増幅回路３２５は、列ごとに２つのソースフォロワ回路３１５、３１６を
有する。ソースフォロワ回路３１５、３１６は、それぞれ端子ａ〜端子ｅまでの
５つの端子を有する。端子ａはソースフォロワ回路３１５、３１６における入力
端子に相当し、端子ｂはソースフォロワ回路３１５、３１６における出力端子に
相当する。また、端子ｃから入力される信号によりスイッチ１２７、１１６、１
１８が制御され、端子ｄから入力される信号によりスイッチ１１５、１１７、１
２０が制御される。さらに端子ｅから入力される信号によりスイッチ１２８が制
御される。
【０２１０】
また図１８に示す信号増幅回路３２５において、設定用信号線３２６及びしき
い値用信号線３２７の２本の信号線と、ソースフォロワ回路３１５、３１６との
間には、論理演算子が配置されている。３２９はインバータ、３３０はAND、３
３１及び３３２はインバータ、３３３はANDである。そして、端子ｃ〜端子ｅに
は、設定用信号線３２７から出力される信号、又は上記の論理演算子の出力端子
から出力される信号のどちらかが入力される。
【０２１１】
次いで、設定用信号線３２６、しきい値用信号線３２７の２本の信号線から出
力される信号と、ソースフォロワ回路３１５、３１６における端子ｃ〜端子ｅを
介して各スイッチに入力される信号を図１９を用いて説明する。
【０２１２】
なお、端子ｃ〜端子ｅを介して信号が入力されるスイッチは、Highの信号が入
力されるとオンになり、Lowの信号が入力されるとオフになるとする。
【０２１３】
そして、設定用信号線３２６、しきい値用信号線３２８の２本の信号線からは
、図１９に示すような信号が入力される。さらに、ソースフォロワ回路３１５に
おける端子ｃには、設定用信号線３２６から出力される信号がそのまま入力され
る。端子ｄにはAND３３０の出力端子から出力される信号が入力され、端子ｅに
はインバータ３３１の出力端子から出力される信号が入力される。そうすると、
ソースフォロワ回路３１５では、設定動作と出力動作のどちらか一方の動作を行
うように制御することが出来る。
【０２１４】
またソースフォロワ回路３１６における端子ｃには、インバータ３３２の出力
端子から出力される信号が入力される。端子ｄには、AND３３３の出力端子から
出力される信号が入力され、端子ｅには設定用信号線３２６から出力される信号
がそのまま入力される。そうすると、ソースフォロワ回路３１６では、設定動作
と出力動作のどちらか一方の動作を行うように制御することが出来る。
【０２１５】
なお、図１６においては、各ソースフォロワ回路に、電流源１２６が配置され
ている。したがって、信号線駆動回路に複数配置されている電流源１２６におい
て、そこから流れる電流値は、ばらつかないことが望ましい。そこで、各電流源
１２６に対して、設定動作を行うことにより、電流値がばらつかないようにする
ことが可能である。この技術については、本発明者の発明である特願２００２−
２８７９９７号、特願２００２−２８８１０４号、特願２００２−２８０４３号
、特願２００２−２８７９２１号、特願２００２−２８７９４８号などに記載さ
れている。よって、この技術を本願に適用することにより、信号線駆動回路に複
数配置されているに電流源１２６の特性バラツキを補正することが可能である。
【０２１６】
これまでは、図１６、図１８、図１９では、図１のように、本来の回路の外に
電流源が配置された場合のソースフォロワ回路を用いた場合について、述べてき
た。つぎに、図２７、図２９のようなソースフォロワ回路を用いた場合の例を示
す。
【０２１７】
図１６（Ａ）に相当する図を、図４０に示す。また、図１８に相当する図を、
図４１に示す。図１９に相当する図を、図４２に示す。動作などについては、こ
れまでと同様なので、省略する。図１６、図１８、図１９の場合と比較すると、
図１６（Ａ）には、電流源１２６が配置されているが、図４０には、配置されて
いない。その結果、回路の配置が楽になり、狭い面積にレイアウトすることがで
きる。また、すでに述べたように、図１６（Ａ）では、電流源１２６の電流値が
ばらつかないようにするためには、さらに追加の回路があることが望ましいが、
図４０の回路では、それも必要ない。その結果、回路の配置が楽になり、狭い面
積にレイアウトすることができる。また、駆動タイミングも、より簡単になる。
【０２１８】
なお、この信号線駆動回路の各信号線の先には、複数の画素が接続されている
場合が多い。その画素は、信号線から入力される電圧によって、状態を変化させ
るものであることが多い。例としては、ＬＣＤや有機ＥＬなどがあげられる。そ
の他にも、さまざまなものを接続することが可能である。
【０２１９】
なお、本実施の形態は、実施の形態１〜実施の形態４と任意に組み合わせるこ
とが可能である。
【０２２０】
（実施の形態６）
上述してきた本発明の電気回路や半導体装置では、一定の電流を流す能力を有
するリファレンス用定電流源が配置され、該リファレンス用定電流源を用いて設
定動作を行う。そしてリファレンス用定電流源は、トランジスタ等の半導体素子
で構成される。そこで本実施の形態では、トランジスタと容量素子で構成された
場合のリファレンス用定電流源の構成について、図２０〜図２３を用いて説明す
る。
【０２２１】
まず、リファレンス用定電流源の概略について、図２０を用いて説明する。図
２０（Ａ）において、４０１はリファレンス用定電流源である。リファレンス用
定電流源４０１は、端子Ａ、端子Ｂ及び端子Ｃを有する。端子Ａには設定信号が
入力される。端子Ｂには、電流供給線４０５から電流が外部に供給される。また
端子Ｃからは、リファレンス用定電流源４０１において設定された電流が供給さ
れる。つまり、リファレンス用定電流源４０１は、端子Ａに入力される設定信号
により制御され、端子Ｂからは電流が供給され、端子Ｃからは電流を供給する。
【０２２２】
また図２０（Ｂ）において、４０４はリファレンス用定電流源である。リファ
レンス用定電流源４０４は、複数のリファレンス用定電流源を有する。そしてこ
こでは、仮に２つのリファレンス用定電流源４０２、４０３を有するとする。リ
ファレンス用定電流源４０２、４０３は、端子Ａ〜端子Ｄを有する。端子Ａには
設定信号が入力される。端子Ｂには、電流供給線４０５から電流が供給される。
端子Ｃからは、リファレンス用定電流源４０１において設定された電流が外部に
供給される。また端子Ｄには、制御線４０６から出力される制御信号が入力され
る。つまり、リファレンス用定電流源４０２、４０３は、端子Ａに入力される設
定信号及び端子Ｄに入力される制御信号により制御され、端子Ｂからは電流が供
給され、端子Ｃからは電流を供給する。
【０２２３】
次いで、図２０（Ａ）で示したリファレンス用定電流源４０１の構成について
、図２１、２２を用いて説明する。
【０２２４】
図２１（Ａ）〜図２１（Ｆ）に示す電気回路は、全てリファレンス用定電流源
４０１に相当する。
【０２２５】
図２１（Ａ）、（Ｂ）において、スイッチ５４〜スイッチ５６と、ｎチャネル
型のトランジスタ５２と、設定動作を行ったときの該トランジスタ５２のゲート
・ソース間電圧を保持する容量素子５３とを有する電気回路がリファレンス用定
電流源４０１に相当する。図２１（Ａ）、（Ｂ）に示す電気回路は、同じ回路素
子を有しているが、該回路素子の接続関係は異なっている。
【０２２６】
図２１（Ｃ）において、スイッチ７４、７５と、ｎチャネル型のトランジスタ
７２、７６と、設定動作を行ったときの該トランジスタ７２のゲート・ソース間
電圧を保持する容量素子７３とを有する電気回路がリファレンス用定電流源４０
１に相当する。
【０２２７】
図２１（Ｄ）〜図２１（Ｆ）において、スイッチ６８、７０と、ｎチャネル型
のトランジスタ６５、６６と、設定動作を行ったときの該トランジスタ６５、６
６のゲート・ソース間電圧を保持する容量素子６７とを有する電気回路がリファ
レンス用定電流源４０１に相当する。図２１（Ｄ）〜図２１（Ｆ）に示す電気回
路は、同じ回路素子を有しているが、該回路素子の接続関係は異なっている。
【０２２８】
続いて、図２１（Ａ）（Ｂ）に示すリファレンス用定電流源４０１の動作と、
図２１（Ｄ）〜図２１（Ｆ）に示すリファレンス用定電流源４０１の動作につい
て以下に簡単に説明する。図２１（Ｃ）に示すリファレンス用定電流源４０１の
動作は、図２１（Ａ）（Ｂ）に示す回路の動作に準ずるので、本実施の形態では
説明は省略する。
【０２２９】
最初に、図２１（Ａ）（Ｂ）に示すリファレンス用定電流源４０１の動作につ
いて説明する。図２１（Ａ）、（Ｂ）に示す電気回路において、端子Ａを介して
入力される信号によって、スイッチ５４、５５がオンになる。このときスイッチ
５６はオフである。そうすると、電流供給線４０５から端子Ｂを介して電流が供
給され、容量素子５３に所定の電荷が保持される。
【０２３０】
次いで、スイッチ５４、５５をオフにする。このとき、容量素子５３には所定
の電荷が保持されているため、トランジスタ５２は信号電流Idataの大きさの電
流を流す能力を有することになる。
【０２３１】
次いで、スイッチ５４、５５はオフ状態を維持し、且つスイッチ５６をオンに
する。そうすると、端子Ｃから所定の電流が流れる。このとき、トランジスタ５
２のゲート・ソース間電圧は、容量素子５３により所定のゲート・ソース間電圧
に維持されているため、トランジスタ５２のドレイン領域には、信号電流Idata
に応じたドレイン電流が流れる。
【０２３２】
なお、図２１（Ａ）（Ｂ）に示す回路の場合には、容量素子５３に所定の電荷
の保持を行う動作と、所定の電流を流す動作とを同時に行うことが出来ない。そ
のため、容量素子５３に所定の電荷の保持を行うタイミングと、所定の電流を流
すタイミングとをスイッチ５４〜スイッチ５６を用いて制御している。
【０２３３】
次いで、図２１（Ｄ）〜図２１（Ｆ）にリファレンス用定電流源４０１の動作
について説明する。図２１（Ｄ）〜図２１（Ｆ）に示す電気回路において、端子
Ａを介して入力される信号によって、スイッチ６８、７０がオンになる。そうす
ると、電流供給線４０５から端子Ｂを介して電流が供給され、容量素子６７に所
定の電荷が保持される。このとき、トランジスタ６５のゲート電極とトランジス
タ６６のゲート電極は接続されているので、トランジスタ６５とトランジスタ６
６のゲート・ソース間電圧が容量素子６７によって保持される。
【０２３４】
次いで、スイッチ６８、７０をオフにする。このとき、容量素子６７には所定
の電荷が保持されているため、トランジスタ６５、６６には信号電流Idataの大
きさの電流を流す能力を有することになる。つまり、トランジスタ６６のゲート
・ソース間電圧は、容量素子６７により所定のゲート・ソース間電圧に維持され
ているため、トランジスタ６６のドレイン領域には、信号電流Idataに応じたド
レイン電流が流れる。
【０２３５】
なお、図２１（Ｄ）〜（Ｆ）に示す回路の場合には、容量素子６７に所定の電
荷の保持を行う動作と、所定の電流を流す動作とを同時に行うことができる。
【０２３６】
また、図２１（Ｄ）〜（Ｆ）に示す回路の場合には、トランジスタ６５とトラ
ンジスタ６６のサイズが重要となる。トランジスタ６５とトランジスタ６６のサ
イズが同じ場合には、電流供給線４０５から供給される電流と同じ値の電流が端
子Ｃを介して流される。一方、トランジスタ６５とトランジスタ６６のサイズが
異なる場合、つまり、トランジスタ６５とトランジスタ６６のＷ（ゲート幅）/
Ｌ（ゲート長）の値が異なる場合には、電流供給線４０５から供給される電流の
値と、端子Ｃを介して流される電流の値が異なる。そしてその違いは、両トラン
ジスタのＷ/Ｌの値に依存する。
【０２３７】
なお、図２１（Ａ）〜（Ｆ）に示す電気回路において、電流は端子Ｃから接地
電位Vssに向かって流れている。図２２には、トランジスタ５２、６５、６６の
極性をｐチャネル型とし、且つ電流は端子Ｃから接地電位Vssに向かって流れて
いるときの回路構成を示す。
【０２３８】
なお電流の流れる方向は、図２１、２２に示すように端子Ｃから接地電位Vss
に向かって流れる方向のみに限定されない。図２１に示す電気回路おいて、接地
電位Vssを電源電位Vddとして、さらにトランジスタ５２、６５、６６、７２をｐ
チャネル型とすると、電流は電源電位Vddから端子Ｃの方向に流れる。また、図
２２に示す電気回路において、接地電位Vssを電源電位Vddとして、さらに、トラ
ンジスタ５２、６５、６６をｎチャネル型とすると、電流は電源電位Vddから端
子Ｃの方向に流れる。
【０２３９】
次いで、図２０（Ｂ）に示したリファレンス用定電流源４０２、４０３につい
て、図２３を用いて説明する。なお、図２１（Ａ）（Ｂ）に示す回路の場合には
、容量素子に所定の電荷の保持を行う動作と、所定の電流を流す動作とを同時に
行うことが出来ないことは上述した。そのため、図２０（Ｂ）に示すように、複
数のリファレンス用定電流源を配置して、一方のリファレンス用定電流源におい
て、容量素子に所定の電荷の保持を行う動作を行って、他方のリファレンス用定
電流源において、所定の電流を流す動作を行うことが好ましい。つまり、図２０
（Ｂ）に示すリファレンス用定電流源４０２、４０３には、図２１（Ａ）（Ｂ）
に示す回路を用いることが好ましい。
【０２４０】
図２３（Ａ）において、スイッチ８４〜スイッチ８９と、ｎチャネル型のトラ
ンジスタ８２と、設定動作を行ったときの該トランジスタのゲート・ソース間電
圧を保持する容量素子８３とを有する回路が、リファレンス用定電流源４０２又
は４０３に相当する。図２３（Ａ）に示す電気回路は、図２１（Ａ）（Ｂ）に示
す回路である。
【０２４１】
また、図２３（Ｂ）において、スイッチ９４〜スイッチ９７と、トランジスタ
９２、９８と、設定動作を行ったときの該トランジスタ９２のゲート・ソース間
電圧を保持する容量素子９３とを有する回路が、リファレンス用定電流源４０２
又は４０３に相当する。図２３（Ｂ）に示す電気回路は、図２１（Ｃ）に示す回
路である。
【０２４２】
なお図２３（Ａ）（Ｂ）に示す電気回路の動作は、上述した図２１（Ａ）（Ｂ
）の電気回路の動作に準ずるので、本実施の形態では説明を省略する。
【０２４３】
本実施の形態は、実施の形態１〜実施の形態５と任意に組み合わせることが可
能である。
【０２４４】
（実施の形態７）
本発明の電気回路を用いた電子機器として、ビデオカメラ、デジタルカメラ、
ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシス
テム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソ
ナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体
的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表
示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具
体例を図４に示す。
【０２４５】
図４（Ａ）は発光装置であり、筐体２００１、支持台２００２、表示部２００
３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明は表示部
２００３を構成する電気回路に用いることができる。また本発明により、図４（
Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライト
が必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発
光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表
示装置が含まれる。
【０２４６】
図４（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、
受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１
０６等を含む。本発明は、表示部２１０２を構成する電気回路に用いることがで
きる。また本発明により、図４（Ｂ）に示すデジタルスチルカメラが完成される
。
【０２４７】
図４（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２
２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポイ
ンティングマウス２２０６等を含む。本発明は、表示部２２０３を構成する電気
回路に用いることができる。また本発明により、図４（Ｃ）に示す発光装置が完
成される。
【０２４８】
図４（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、
スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明
は、表示部２３０２を構成する電気回路に用いることができる。また本発明によ
り、図４（Ｄ）に示すモバイルコンピュータが完成される。
【０２４９】
図４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生
装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４
０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカ
ー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部
Ｂ２４０４は主として文字情報を表示するが、本発明は、表示部Ａ、Ｂ２４０３
、２４０４を構成する電気回路に用いることができる。なお、記録媒体を備えた
画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図４（
Ｅ）に示すＤＶＤ再生装置が完成される。
【０２５０】
図４（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり
、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明は、表示部
２５０２を構成する電気回路に用いることができる。また本発明により、図４（
Ｆ）に示すゴーグル型ディスプレイが完成される。
【０２５１】
図４（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６
０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バ
ッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明は
、表示部２６０２を構成する電気回路に用いることができる。また本発明により
、図４（Ｇ）に示すビデオカメラが完成される。
【０２５２】
図４（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３
、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポー
ト２７０７、アンテナ２７０８等を含む。本発明は、表示部２７０３を構成する
電気回路に用いることができる。なお、表示部２７０３は黒色の背景に白色の文
字を表示することで携帯電話の消費電流を抑えることができる。また本発明によ
り、図４（Ｈ）に示す携帯電話が完成される。
【０２５３】
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光
をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いる
ことも可能となる。
【０２５４】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電
子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を
表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装
置は動画表示に好ましい。
【０２５５】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少
なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携
帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場
合には、非発光部分を背景として文字情報を発光部分で形成するように駆動する
ことが望ましい。
【０２５６】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用い
ることが可能である。また本実施の形態の電子機器は、実施の形態１〜実施の形
態６に示したいずれの構成の電気回路、半導体装置を用いても良い。
【図１】
0005470430.tif 000002
【図２】
0005470430.tif 000003
【図３】
0005470430.tif 000004
【図４】
0005470430.tif 000005
【図５】
0005470430.tif 000006
【図６】
0005470430.tif 000007
【図７】
0005470430.tif 000008
【図８】
0005470430.tif 000009
【図９】
0005470430.tif 000010
【図１０】
0005470430.tif 000011
【図１１】
0005470430.tif 000012
【図１２】
0005470430.tif 000013
【図１３】
0005470430.tif 000014
【図１４】
0005470430.tif 000015
【図１５】
0005470430.tif 000016
【図１６】
0005470430.tif 000017
【図１７】
0005470430.tif 000018
【図１８】
0005470430.tif 000019
【図１９】
0005470430.tif 000020
【図２０】
0005470430.tif 000021
【図２１】
0005470430.tif 000022
【図２２】
0005470430.tif 000023
【図２３】
0005470430.tif 000024
【図２４】
0005470430.tif 000025
【図２５】
0005470430.tif 000026
【図２６】
0005470430.tif 000027
【図２７】
0005470430.tif 000028
【図２８】
0005470430.tif 000029
【図２９】
0005470430.tif 000030
【図３０】
0005470430.tif 000031
【図３１】
0005470430.tif 000032
【図３２】
0005470430.tif 000033
【図３３】
0005470430.tif 000034
【図３４】
0005470430.tif 000035
【図３５】
0005470430.tif 000036
【図３６】
0005470430.tif 000037
【図３７】
0005470430.tif 000038
【図３８】
0005470430.tif 000039
【図３９】
0005470430.tif 000040
【図４０】
0005470430.tif 000041
【図４１】
0005470430.tif 000042
【図４２】
0005470430.tif 000043