(57)【特許請求の範囲】
【請求項１】
座標入力側である第一の基板と、この第一の基板に対向配置された第二の基板と、上記第一の基板上であって上記第二の基板に対向する面に形成された第一導電膜と、上記第二の基板上であって上記第一の基板に対向する面に形成された第二導電膜とを有し、上記第一導電膜および上記第二導電膜の少なくとも一方は複数の帯状領域に分割されることにより複数の帯状電極を形成しており、上記帯状電極の一方端部は、その一方端部を始点とし上記第一または第二の基板の周縁部に設けられた外部端子を終点とする引き回し線に接続されており、上記帯状電極の他方端部は、その他方端部を始点とし上記外部端子を終点とする引き回し線に接続されているマルチタッチパネルであって、
上記帯状電極の一方端部および他方端部の少なくともいずれか一方に幅狭部が形成されており、その幅狭部における上記帯状電極の幅は、その帯状電極に接続されている上記引き回し線の長さに応じてそれぞれ異なる長さに構成されていることを特徴とするマルチタッチパネル。
【請求項２】
上記幅狭部として、上記帯状電極をその幅方向に切り欠くことによって形成された電極接続通路を有する請求項１記載のマルチタッチパネル。
【請求項３】
上記幅狭部として、上記帯状電極の全幅にわたって櫛歯状に形成された電極接続通路を有する請求項１記載のマルチタッチパネル。
【請求項４】
上記電極接続通路が全幅からなる上記帯状電極を介して上記引き回し線と接続されている請求項２または３に記載のマルチタッチパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ抵抗膜方式のマルチタッチパネルに関し、より詳しくは、等電位線の歪を補正する等電位線歪補正部を備えたマルチタッチパネルに関するものである。
【背景技術】
【０００２】
アナログ抵抗膜方式のマルチタッチパネルは、ＰＤＡ等の携帯情報端末、コピー機やファクシミリ等のＯＡ機器、携帯電話機、携帯ゲーム機、カーナビゲーションシステム、小型ＰＣ、各種家電製品等に幅広く用いられている。
【０００３】
図１３は、この種のマルチタッチパネルの一般的構成を示したものである。
【０００４】
同図に示すマルチタッチパネル５０は、下部電極板５１と上部電極板５２が対向配置され、その周辺部が絶縁接着層５３（図１４参照）を介して接合されている。
【０００５】
下部電極板５１は、ガラス板等の透明絶縁基板５１ａ上にＩＴＯ（酸化インジウムスズ）電極５１ｂが形成され、そのＩＴＯ電極５１ｂのＸ−Ｘ′方向両側に、一対の平行回路５１ｃ〜５１ｆが複数組配設されている。
【０００６】
一方、タッチ側となる上部電極板５２は、ポリエステルフィルム等の可撓性透明絶縁基材５２ａとその下面に形成されたＩＴＯ電極５２ｂとを有し、そのＩＴＯ電極５２ｂのＹ−Ｙ′方向両側に、一対の平行回路５２ｃ〜５２ｇが複数組配設されている。
【０００７】
なお、図１３では平行回路５１ｃ〜５１ｆおよび５２ｃ〜５２ｇの配置を理解しやすいように各平行回路の間隔を拡張した状態で図示しているが、実際の各平行回路の間隔は０．２ｍｍ程度である。
【０００８】
また、下部電極板５１において、平行回路５１ｃ〜５１ｆと外部端子としてのＦＰＣ５４とは引き回し回路５１ｇ、５１ｈによって、また、上部電極板５２において、平行回路５２ｃ〜５２ｇとＦＰＣ５４とは引き回し回路５２ｈ、５２ｉによってそれぞれ接続されている（例えば、特許文献１参照）。図中、符号ａ〜ｅはそれぞれ独立した入力エリアを示している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１０−２６６４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来のマルチタッチパネルでは、ＦＰＣと各平行回路とを接続している回路長が入力エリア毎に異なっており、図１５に示すように、回路長が長くなるにつれて回路抵抗も増加することから、引き回し回路の各回路間で抵抗差が発生し、それが原因で等電位線に歪が発生するという問題がある。
【００１１】
図１６および図１７はＦＰＣの配置によって変化する等電位線の歪み方を示したものである。
【００１２】
両図において、Ｔ１は理想の等電位線を示し、Ｔ２およびＴ３は歪んだ等電位線を示している。マルチタッチパネルのサイズが大きくなるにつれて引き回し回路における回路間での抵抗差も大きくなるため、等電位線の歪はよりいっそう大きくなる。
【００１３】
タッチパネルにおいて等電位線の歪をコントローラで補正する方法は従来から実施されているが、マルチタッチパネルでは、入力エリア毎にその補正を行わなければならないため、補正作業が繁雑になるだけでなく補正に多大な時間を費やさなければならない。
【００１４】
なお、引き回し回路の各回路に生じる抵抗差は、ＦＰＣから遠い位置（遠位）にある平行回路に対しては回路幅を太くすることによって改善はできるものの、額縁部（図１３参照）の寸法に制約がある場合には回路幅を太くするのに限度があるため完全に補正することができない場合がある。
【００１５】
本発明は以上のような従来のマルチタッチパネルにおける課題を考慮してなされたものであり、引き回し線の線長が入力エリア毎に異なる場合であっても簡単な構造で歪の無い等電位線を得ることができる等電位線歪補正部を備えたマルチタッチパネルを提供するものである。
【課題を解決するための手段】
【００１６】
本発明は、座標入力側である第一の基板と、この第一の基板に対向配置された第二の基板と、上記第一の基板上であって上記第二の基板に対向する面に形成された第一導電膜と、上記第二の基板上であって上記第一の基板に対向する面に形成された第二導電膜とを有し、上記第一導電膜および上記第二導電膜の少なくとも一方は複数の帯状領域に分割されることにより複数の帯状電極を形成しており、上記帯状電極の一方端部は、その一方端部を始点とし上記第一または第二の基板の周縁部に設けられた外部端子を終点とする引き回し線に接続されており、上記帯状電極の他方端部は、その他方端部を始点とし上記外部端子を終点とする引き回し線に接続されているマルチタッチパネルであって、
上記帯状電極の一方端部および他方端部の少なくともいずれか一方に幅狭部が形成されており、その幅狭部における上記帯状電極の幅は、その帯状電極に接続されている上記引き回し線の長さに応じてそれぞれ異なる長さに構成されているマルチタッチパネルである。
【００１７】
本発明において、帯状電極とは、その幅が長手方向において変化する、例えば台形等も含まれる。
【００１８】
本発明において、上記幅狭部として、上記帯状電極をその幅方向に切り欠くことによって形成された電極接続通路を有することができる。
【００１９】
本発明において、上記幅狭部として、上記帯状電極の全幅にわたって櫛歯状に形成された電極接続通路を有することができる。
【００２０】
本発明において、上記電極接続通路は全幅からなる上記帯状電極を介して上記引き回し線と接続することができる。
【発明の効果】
【００２１】
本発明のマルチタッチパネルによれば、信号取出し用の引き回し線の線長が入力エリア毎に異なる場合であっても、歪の無い等電位線を簡単な構造で得ることができるという長所を有する。
【図面の簡単な説明】
【００２２】
【図１】(ａ)および(ｂ)は本発明に係る第一のマルチタッチパネルの構成を示す分解平面図である。
【図２】図１の上部電極板における補正部の拡大図である。
【図３】図１の下部電極板における補正部の拡大図である。
【図４】(ａ)および(ｂ)は本発明に係る第二のマルチタッチパネルの構成を示す分解平面図である。
【図５】図４の上部電極板における補正部の拡大図である。
【図６】図４の下部電極板における補正部の拡大図である。
【図７】本発明に係る第一のマルチタッチパネルによって得られた等電位線を示す説明図である。
【図８】本発明に係る第二のマルチタッチパネルによって得られた等電位線を示す説明図である。
【図９】本発明に係る補正部の第一の形成例を示す説明図である。
【図１０】本発明に係る補正部の第二の形成例を示す説明図である。
【図１１】本発明に係る補正部の第三の形成例を示す説明図である。
【図１２】本発明に係る補正部の第四の形成例を示す説明図である。
【図１３】従来のマルチタッチパネルの構成を示す分解図である。
【図１４】図１３のＳ−Ｓ′縦断面図である。
【図１５】回路長と回路抵抗の関係を示すグラフである。
【図１６】等電位線が歪んだ状態を示す説明図である。
【図１７】等電位線が歪んだ状態を示す説明図である。
【発明を実施するための形態】
【００２３】
以下、図面に示した実施の形態に基づいて本発明を詳細に説明する。
【００２４】
１．本発明に係る第一のマルチタッチパネル
１．１  第一のマルチタッチパネルの構成
図１に示す第一のマルチタッチパネルは、ＦＰＣ（フレキシブルプリント基板）がマルチタッチパネルの端部に設けられるタイプのものである。
【００２５】
第一のマルチタッチパネル１は、下部電極板（第二の基板）２と上部電極板（第一の基板）３が所定の隙間を介して対向配置されており、各パネルの周辺部は窓枠状の接着層（図示しない）によって接合されている。
【００２６】
下部電極板２は、ガラス板等の透明絶縁基板４とその上面に形成されたＩＴＯ電極（第二導電膜）とを有し、そのＩＴＯ電極は複数の帯状領域に分割された帯状電極５から構成されている。
【００２７】
帯状電極５の信号取出し側端部（Ｘ−Ｘ′方向端部）に、一対の平行回路６〜９が複数組配設されている。
【００２８】
一方、タッチ側の上部電極板３は、ポリエステルフィルム等の可撓性透明絶縁基材１０とその下面に形成された帯状のＩＴＯ電極（第一導電膜）とを有し、そのＩＴＯ電極は複数の帯状領域に分割された帯状電極１１から構成されている。
【００２９】
帯状電極１１の信号取出し側端部（Ｙ−Ｙ′方向端部）には、一対の平行回路１２〜１６が複数組配設されている。
【００３０】
下部電極板２における平行回路６〜９は、下部電極板２の周縁部に沿って配線された引き回し線１７を介して外部端子としてのＦＰＣ１８と接続されるようになっている。
【００３１】
一方、上部電極板３における平行回路１２〜１６は、上部電極板３の周縁部に沿って配線された引き回し線１９を介してＦＰＣ１８と接続されるようになっている。
【００３２】
なお、図１では平行回路および引き回し線の配置が理解しやすいように各平行回路の間隔を拡張した状態で示しているが、実際の各平行回路の間隔は０．２ｍｍ程度である。
【００３３】
１．２  上部電極板の補正部
図２は上部電極板３における等電位線歪補正部（以下、補正部と略称する）の拡大図である。
【００３４】
同図において、補正部は帯状電極が平行回路と接続される部分に設けられ、図１に示したＦＰＣ１８から遠位側にある入力エリアＡの上（ＹＴ）側補正部は、平行回路１６に接続される帯状電極の電極接続通路を全幅Ｌ１としたものである。
【００３５】
入力エリアＢの上側補正部は、平行回路１６に接続される帯状電極１１の電極接続通路幅を幅狭部としてＬ２＜Ｌ１としたものであり、入力エリアＣの上側補正部は、帯状電極１１の電極接続通路幅をさらに狭くしてＬ３＜Ｌ２としたものであり、入力エリアＤの上側補正部は、帯状電極１１の電極接続通路幅をさらに狭くしてＬ４＜Ｌ３としたものであり、入力エリアＥの上側補正部については帯状電極１１の電極接続通路幅をさらに狭くしてＬ５＜Ｌ４としたものである。
【００３６】
すなわち、引き回し線の線長が長い場合は、補正部において抵抗を小さくし、線長が短い場合には、補正部において抵抗を大きくしている。
【００３７】
このように、平行回路１６に接続される帯状電極１１を入力エリア毎に所定深さ切り欠いて除去し、平行回路１６に接続される帯状電極１１の電極接続通路幅を調節すれば、引き回し線１９における線長の違いによって生じた抵抗差を補正部によって相殺することが可能になる。
【００３８】
一方、ＦＰＣ１８から入力エリアＥの上側平行電極１２に配線された回路長と、入力エリアＡの下側平行電極１６に配線された回路長とは同じであることを前提とし、ＦＰＣ１８から近位側にある入力エリアＡの下（ＹＢ）側補正部については、帯状電極の電極接続通路の幅Ｌ６＝Ｌ５としている。
【００３９】
入力エリアＢの下側補正部は、帯状電極の電極接続通路幅をさらに狭くしてＬ７＜Ｌ６としてものであり、入力エリアＣの下側補正部は、電極接続通路幅Ｌ８＜Ｌ７としたものであり、入力エリアＤの下側補正部は、電極接続通路幅Ｌ９＜Ｌ８としたものであり、入力エリアＥの下側補正部は電極接続通路幅Ｌ１０＜Ｌ９としたものである。
【００４０】
下記表１は、上部電極板３の引き回し線における線長の差、補正すべき抵抗値、補正された電極接続通路幅の具体例を示したものである。
【００４１】
【表１】
0005575596.tif 000002
【００４２】
１．３  下部電極板の補正部
図３は下部電極板２における補正部の拡大図である。
【００４３】
同図において、ＦＰＣ１８から遠位側にある入力エリアＦの右（ＸＲ）側補正部は、平行回路９に接続される帯状電極５の全幅を電極接続通路幅Ｌ１１としたものである。
【００４４】
入力エリアＧの右側補正部は、電極接続通路幅をさらに狭くしてＬ１２＜Ｌ１１としたものであり、入力エリアＨの右側補正部は、電極接続通路幅をさらに狭くしてＬ１３＜Ｌ１２としてものであり、入力エリアＩの右側補正部は、電極接続通路幅をさらに狭くしてＬ１４＜Ｌ１３としたものである。
【００４５】
一方、ＦＰＣ１８から近位側にある入力エリアＦの左（ＸＬ）側補正部については帯状電極の幅Ｌ１５＜Ｌ１４としている。
【００４６】
入力エリアＧの左側補正部は、電極接続通路幅をさらに狭くしてＬ１６＜Ｌ１５としたものであり、入力エリアＨの左側補正部は、電極接続通路幅Ｌ１７＜Ｌ１６としたものであり、入力エリアＩの左側補正部は、電極接続通路幅Ｌ１８＜Ｌ１７としたものである。
【００４７】
下記表２は、下部電極板２の引き回し線における線長の差、補正すべき配線抵抗値、補正された電極接続通路幅の具体例を示したものである。
【００４８】
【表２】
0005575596.tif 000003
【００４９】
２．本発明に係る第二のマルチタッチパネル
２．１  第二のマルチタッチパネルの構成
図４に示す第二のマルチタッチパネル２０は、ＦＰＣがマルチタッチパネルの中央部に設けられるタイプのものである。なお、同図において図１と同じ構成要素については同一符号を付してその説明を省略する。
【００５０】
図４において、下部電極板２における帯状電極５のＸ−Ｘ′方向端部に、一対の平行回路２１〜２４が複数組配設されている。
【００５１】
上記平行回路２１〜２４は、下部電極板２の左右の周縁部に沿って配線された引き回し線３０を介してＦＰＣ１８と接続されるようになっている。
【００５２】
一方、上部電極板３における帯状電極１１のＹ−Ｙ′方向端部には、一対の平行回路２５〜２９が複数組配設されている。
【００５３】
上記平行回路２５〜２９は、上部電極板３の左右の周縁部に沿って配線された引き回し線３１を介してＦＰＣ１８と接続されるようになっている。
【００５４】
２．２  上部電極板の補正部
図５は上部電極板３における補正部の拡大図である。
【００５５】
同図において、ＦＰＣ１８から最も遠位側にある中央部の入力エリアＬの上（ＹＴ）側補正部については帯状電極１１の全幅を電極接続通路幅Ｌ１９としている。
【００５６】
入力エリアＫおよびＭの上側補正部については電極接続通路幅を狭くし（Ｌ２０＝Ｌ２１）＜Ｌ１９としている。
【００５７】
入力エリアＪおよびＮの上側補正部については電極接続通路幅をさらに狭くし、（Ｌ２２＝Ｌ２３）＜Ｌ２０としている。
【００５８】
一方、入力エリアＪおよびＮの下（ＹＢ）側接続部分については電極接続通路幅Ｌ２４とＬ２５を同じ幅としている。
【００５９】
入力エリアＫおよびＭの下側接続部分については電極接続通路幅Ｌ２６とＬ２７を同じ幅とし、（Ｌ２６＝Ｌ２７）＜（Ｌ２４＝Ｌ２５）としている。
【００６０】
また、入力エリアＬの下側接続部分については電極接続通路幅Ｌ２８＜（Ｌ２６＝Ｌ２７）としている。
【００６１】
下記表３は、上部電極板３の引き回し線における線長の差、補正すべき抵抗値、補正された電極接続通路幅の具体例を示したものである。
【００６２】
【表３】
0005575596.tif 000004
【００６３】
２．３  下部電極板の補正部
図６は下部電極板２における補正部の拡大図である。
【００６４】
同図において、ＦＰＣ１８から遠位側にある入力エリアＯの右（ＸＲ）側補正部および左（ＸＬ）側補正部は、帯状電極５の全幅を電極接続通路幅Ｌ２９としたものである。
【００６５】
入力エリアＰの右側補正部および左側補正部は、電極接続通路幅Ｌ３０＜Ｌ２９とし、入力エリアＱの右側補正部および左側補正部は、電極接続通路幅Ｌ３１＜Ｌ３０とし、入力エリアＲの右側補正部および左側補正部は、電極接続通路幅Ｌ３２＜Ｌ３１としている。
【００６６】
下記表４は、下部電極板２の引き回し線における線長の差、補正すべき抵抗値、補正された電極接続通路幅の具体例を示したものである。
【００６７】
【表４】
0005575596.tif 000005
【００６８】
図７は上記第一のマルチタッチパネルによって得られた等電位線をイメージで示した図であり、図８は上記第二のマルチタッチパネルによって得られた等電位線をイメージで示した図である。
【００６９】
ＦＰＣ１８がマルチタッチパネルの端部に配置された場合であっても、また、中央部に配置された場合であっても、上記補正部を備えたマルチタッチパネルによれば、両図に示されるように理想の等電位線に沿った等電位線が得られる。
【００７０】
３．補正部の形成例
図９〜図１２は補正部の各種形成例を示したものである。
【００７１】
図９において、第一の形成例は、平行回路４０とＩＴＯ膜４１とを同幅で接続し、平行回路４０に沿ってＩＴＯ膜４１の左右両側からコ字状に切り欠かれたＩＴＯ除去部４１ｂを設けることによって、ＩＴＯ膜４１の幅Ｌを幅Ｌａに狭めた電極接続通路からなる補正部４１ｃを形成することができる。
【００７２】
同図に示す補正部４１ｃによれば、ＩＴＯ膜４１と同幅のＩＴＯ膜端部４１ａを有し、そのＩＴＯ膜端部４１ａ上に平行回路４０を積層して形成するため、補正部４１ｃと平行回路４０との位置ずれによって抵抗値が変化する虞がない。また、補正部におけるＩＴＯ膜４１ａの耐久性を確保することができるという利点がある。
【００７３】
図１０において、第二の形成例は、ＩＴＯ膜４１の幅Ｌを幅Ｌｂに狭めた電極接続通路からなる補正部４１ｄを直接、平行回路４０と接続することによって形成されている。
【００７４】
同図に示す補正部によれば、図９に示したＩＴＯ膜端部４１ａを必要としないため、額縁部（図１３参照）を小さくすることができるという利点がある。
【００７５】
図１１において、第三の形成例は、平行回路４０とＩＴＯ膜４１とを同幅で接続し、ＩＴＯ膜４１における平行回路近傍部分をその平行回路４０に沿って窓枠状に切り欠き、それによって形成された多数の開口４１ｅによりＩＴＯ膜４１の幅Ｌを狭めている。
【００７６】
同図に示す補正部４１ｇによれば、ＩＴＯ膜４１と同幅のＩＴＯ膜端部４１ｆを有し、そのＩＴＯ膜端部４１ｆ上に平行回路４０を積層し形成するため、補正部４１ｇと平行回路４０との位置ずれによって抵抗値が変化する虞がない。また、補正部４１ｇは、ＩＴＯ膜４１の全幅にわたって配列された電極接続通路４１ｈを備えているため、補正部４１ｇの範囲についても入力が可能になるという利点がある。
【００７７】
図１２において、第四の形成例は、多数の電極接続通路４１ｉが櫛歯状に配列された補正部４１ｊを直接、平行回路４０と接続することによって形成されている。
【００７８】
同図に示す補正部４１ｊによれば、図１１に示した電極接続通路４１ｈと同様に、ＩＴＯ膜４１の全幅にわたって配列された電極接続通路４１ｉを備えているため、補正部４１ｊの範囲についても入力が可能になる。また、図１１に示したＩＴＯ膜端部４１ｆを必要としないため、額縁部を小さくすることができる。
【符号の説明】
【００７９】
１    マルチタッチパネル
２    下部電極板
３    上部電極板
４    透明絶縁基板
５    帯状電極
６〜９  平行回路
１０    可撓性透明絶縁基材
１１    帯状電極
１２〜１６  平行回路
１７    引き回し線
１８    ＦＰＣ（外部端子）
１９    引き回し線
２０    第二のマルチタッチパネル
２１〜２４  平行回路
２５〜２９  平行回路
３０    引き回し線
３１    引き回し線
【図１】
0005575596.tif 000006
【図２】
0005575596.tif 000007
【図３】
0005575596.tif 000008
【図４】
0005575596.tif 000009
【図５】
0005575596.tif 000010
【図６】
0005575596.tif 000011
【図７】
0005575596.tif 000012
【図８】
0005575596.tif 000013
【図９】
0005575596.tif 000014
【図１０】
0005575596.tif 000015
【図１１】
0005575596.tif 000016
【図１２】
0005575596.tif 000017
【図１３】
0005575596.tif 000018
【図１４】
0005575596.tif 000019
【図１５】
0005575596.tif 000020
【図１６】
0005575596.tif 000021
【図１７】
0005575596.tif 000022