(57)【特許請求の範囲】
【請求項１】
不揮発性メモリデバイスであって、前記不揮発性メモリデバイスは、
複数のブロックを有する不揮発性メモリアレイであって、各ブロックは複数のページと、ページのデータを読み取るために構成された前記不揮発性メモリアレイと、プログラムデータと、ブロックの削除データとを有する不揮発性メモリアレイと、
前記不揮発性メモリデバイスに設定されたデバイスアドレスを記憶するように構成されたデバイスアドレスレジスタと、
コントローラからコマンドを受信するために構成される第１ポートであって、前記コマンドはアドレス情報を有することを特徴とする第１ポートと、
別の不揮発性メモリデバイスの入力ポートへ結合するために構成される第２ポートと、
前記別の不揮発性メモリデバイスから第１出力を受信するように構成される第３ポートと、
前記コントローラへ第２出力を提供するように構成される第４ポートと、
前記コマンドのアドレス情報と前記デバイスアドレスレジスタに記憶された前記デバイスアドレスとを比較することによって、前記コマンドのアドレス情報が前記不揮発性メモリデバイスを識別するかどうか決定するように構成される応答回路と
を有し、
前記応答回路は、一致しない決定に応じて、前記別の不揮発性メモリデバイスへ前記第２ポートを通じて前記受信コマンドを出力するようにさらに構成されており、
前記応答回路は、一致した決定に応じて、
データ読取りのための前記コマンドだった場合、前記コマンドを前記不揮発性メモリアレイにアクセスするために処理し、読み取りコマンドに応じてアドレス指定されたページの不揮発性メモリアレイが読取られ、
プログラミングのための前記コマンドだった場合、前記コマンドを前記不揮発性メモリアレイにアクセスするために処理し、プログラムコマンドに応じてアドレス指定されたページの不揮発性メモリアレイがプログラムされ、
削除のための前記コマンドだった場合、前記コマンドを前記不揮発性メモリアレイにアクセスするために処理し、前記削除するための前記コマンドに応じてアドレス指定された不揮発性メモリアレイのブロックが削除される、ようにさらに構成されており、
前記応答回路は、前記コントローラへ前記第４ポートを通じて前記第２出力として前記読取りデータおよび前記コマンドの両方を転送するようにさらに構成されている、ことを特徴とする不揮発性メモリデバイス。
【請求項２】
請求項１に記載の前記不揮発性メモリデバイスであって；
前記第３ポートはさらに、前記第１出力として別の不揮発性メモリデバイスからプログラムデータを受信するように構成され、
前記第４ポートはさらに、前記コントローラへ受信したプログラムデータを提供するように構成される不揮発性メモリデバイス。
【請求項３】
請求項１に記載の前記不揮発性メモリデバイスであって；
前記第１ポートはさらに、前記コントローラからコマンドとプログラムを受信するように構成され、
前記第４ポートはさらに、前記不揮発性メモリアレイから前記コントローラへ前記読取りデータを提供するように構成される不揮発性メモリデバイス。
【請求項４】
前記第１、第２、第３、及び第４ポートはシリアルポートである請求項１に記載の前記不揮発性メモリデバイス。
【請求項５】
前記第１、第２、第３、及び第４ポートはパラレルポートである請求項１に記載の前記不揮発性メモリデバイス。
【請求項６】
前記応答回路は、システム初期化において前記デバイスアドレスを決定する、請求項１に記載の前記不揮発性メモリデバイス。
【請求項７】
前記応答回路は、電源投入時に前記デバイスアドレスの決定を実行するように構成される、請求項１に記載の前記不揮発性メモリデバイス。
【請求項８】
前記応答回路は、前記第１ポートのコントローラから値を含む前記コマンドの受信で前記デバイスアドレスの決定を実行するように構成される、請求項１に記載の前記不揮発性メモリデバイス。
【請求項９】
前記応答回路は、前記受信した値に基づきデバイス識別子を生成するように構成される、請求項８に記載の前記不揮発性メモリデバイス。
【請求項１０】
前記応答回路は、前記値を増加させるとともに、前記増加させた結果を前記第２ポートから前記別の不揮発性メモリデバイスへ提供するように構成されている、請求項９に記載の前記不揮発性メモリデバイス。
【請求項１１】
前記応答回路は、ハードウェアプログラミングに基づいて前記デバイスアドレスを決定するように構成される、請求項１に記載の前記不揮発性メモリデバイス。
【請求項１２】
前記応答回路は、１度だけプログラム可能なアレイに基づいて前記デバイスアドレスを決定するように構成される、請求項１１に記載の前記不揮発性メモリデバイス。
【請求項１３】
請求項１から請求項１２のいずれか１つに記載の前記不揮発性メモリデバイスを含む不揮発性メモリデバイスを有するチップ。
【請求項１４】
コントローラと請求項１から請求項１２のいずれか１つに記載の１つか複数の不揮発性メモリデバイスを含むパッケージであって、前記コントローラは、１つか複数の不揮発性メモリデバイスの前記第１ポートへコマンドとプログラムデータを提供するための前記第１ポートと、１つか複数の不揮発性メモリデバイスの前記第４ポートからリードデータを読み込むための第２ポートとを含む前記パッケージ。
【請求項１５】
配線基板上で１つか複数の不揮発性メモリデバイスと前記コントローラがともに互いにマウントされる、請求項１４に記載の前記パッケージ。
【請求項１６】
配線基板上で１つか複数の不揮発性メモリデバイスと前記コントローラが垂直スタック内でマウントされる、請求項１４に記載の前記パッケージ。
【請求項１７】
はんだバンプによって少なくとも１つの１つか複数の不揮発性メモリデバイスと前記コントローラが接続される、請求項１６に記載の前記パッケージ。
【請求項１８】
配線によって少なくとも１つの１つか複数の不揮発性メモリデバイスと前記コントローラが接続される、請求項１６に記載の前記パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリのデイジーチェイン配置に関するものである。
【背景技術】
【０００２】
フラッシュメモリは、フラッシュカード、ディジタルオーディオ＆ビデオプレーヤ、携帯電話、ＵＳＢフラッシュドライバおよびＨＤＤの置換のためのソリッドステートディスクなど、民生用アプリケーションおよびモバイルストレージアプリケーションの実現技術の鍵となるものである。より高密度の記憶装置が需要増大されるにしたがって、フラッシュメモリ手段は、開発され続けており、より高密度でかつより低い製造コストで提供されている。
【０００３】
２つの一般的なフラッシュメモリ手段としては、ＮＯＲフラッシュおよびＮＡＮＤフラッシュがある。ＮＯＲフラッシュは、比較的長い削除時間および書込み時間で動作するが、いかなる位置についてもランダムアクセスを可能にするフルアドレスおよびデータインタフェースを持っている。ＮＯＲフラッシュのメモリセルは、ＮＡＮＤフラッシュセルに相当するサイズのほぼ２倍である。ＮＯＲフラッシュは、コード記憶装置についてランダムアクセス機能を必要とするアプリケーションに最も適している。対照的に、ＮＡＮＤフラッシュは、通常、ＮＯＲフラッシュよりも、比較的速い削除時間および書込み時間で動作し、比較的高密度であるとともに、ビット当たりのコストが低い。しかし、その入出力インタフェースは、データのシーケンシャルアクセスのみが可能であり、音楽ファイルおよび画像ファイルのようなアプリケーションをデータ記憶することに適している。
【０００４】
多くのアプリケーションがデータについて高速なランダムアクセス機能を要求するので、ＮＯＲフラッシュメモリとＮＡＮＤフラッシュメモリの両方の利点を結合するための製品が開発されている。そのような製品の一つは、ＮＡＮＤフラッシュメモリが単一集積回路（ＩＣ）上に組み込まれたフラッシュコントローラを具備している。このデバイスは、コストおよびサイズを削減しつつ高速でデータを記憶するためにＮＡＮＤフラッシュアレイを使用する。さらに、制御ロジックは、外部コマンドに対応して前記フラッシュアレイにアクセスおよび書込みをするとともに、データについてより優れたアクセス機能のインタフェースを提供しており、従来のＮＯＲフラッシュデバイスのインタフェースに相当する。したがって、ＮＡＮＤフラッシュメモリは、ＮＡＮＤフラッシュのスピードおよび性能とＮＯＲフラッシュのアクセス機能とを併せ持つ組み込みフラッシュコントローラを具備している。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
フラッシュメモリデバイスは、多くの短所がある組み込みメモリコントローラを具備している。そのようなデバイスでは、いくつかの構成要素が単一シリコンダイ上に結合されている。通常、単一ダイの記憶容量は、プロセス技術によって、特に最小機能サイズによって決定される。同一のプロセス技術を使用してメモリ容量を増大させるために、ＭＣＰ（マルチ・チップ・パッケージ）が多くの場合に適用される。例えば、２つまたは４つのチップがメモリ容量を増大させるために同一のパッケージに集積されることがある。
【０００６】
組み込みコントローラは、チップ内に含まれたメモリアレイへのアクセスを制御することに使用され、通常、チップサイズを１５％から３０％まで増加させる。メモリ容量を増加させるために複数のデバイスがパッケージ内に集積された場合、コントローラ回路が前記複数のデバイスのそれぞれで繰り返し配置されるので、メモリコントローラ回路に関連したサイズのオーバヘッドが重大になり得る。さらに、ウエハの歩留まり（ウエハ上に形成されたチップにおける動作するチップの数）は、チップサイズの関数となる傾向がある。１つ以上の組み込みコントローラによって要求された追加スペースは、チップサイズを増加させるので、総合的なウエハ歩留まりを低下させる。
【０００７】
また、組み込みコントローラによって増加されたフラッシュメモリの複雑性は、製品多様化と、開発時間およびコストと、デバイス性能とに有害な影響を与える。そのようなデバイスは、ディスクリート・フラッシュメモリと対照して、より複雑な回路配置を必要としており、より長い開発サイクルを招いている。さらにまた、デザインの変更はチップ全体を改変させる必要があるので、製品の再設計が妨げられる。また、効率がこのデザインによって低下される場合もある。例えば、典型的なフラッシュメモリは、プログラムおよび削除動作に対応して高電圧トランジスタを必要とする。メモリコントローラは、高速トランジスタを利用することで利点を得る。しかしながら、単一ダイ上に高電圧かつ高速の両方のトランジスタを実装することは、製造コストをかなり増加させることとなる。したがって、組み込みコントローラは、フラッシュメモリによって要求された高電圧トランジスタを利用しない場合があるので、そのコントローラの動作を遅くさせる。
【課題を解決するための手段】
【０００８】
本発明の実施形態は、組み込みフラッシュメモリおよび他のデバイスに関連した短所のいくつかを克服するメモリシステムを提供する。前記メモリシステムは、デイジーチェインカスケードに配置された複数の不揮発性メモリデバイスであって、前記デイジーチェインカスケードを通じて送信されたコマンドを介してメモリコントローラデバイスによって制御される複数の不揮発性メモリデバイスを有する。前記メモリコントローラデバイスは、外部システムとのインタフェースになるとともに、前記前記デイジーチェインカスケード配置を通じて通信することによってメモリデバイスについての読取りと、書込みと、他の動作とを制御する。そのような構成において、通信は、第１メモリデバイスによって受信されるとともに、いかなる応答通信についても、第２メモリデバイスへ転送される。そのプロセスは、前記デイジーチェインカスケードにおける全てのメモリデバイスで繰り返され、その結果、前記デイジーチェインカスケードにおいてメモリデバイスを制御することをメモリコントローラに可能にしている。
【０００９】
メモリシステムの更なる実施形態は、メモリコントローラおよびメモリデバイスを収納しているシステム・イン・パッケージ（ＳＩＰ）容器のような共通支持体アセンブリに実装されていることとしてもよい。ＳＩＰは、多数の集積回路（チップ）を有する単一パッケージまたはモジュールである。本明細書に記載された実施形態において、ＳＩＰ内のフラッシュメモリコントローラは、外部システムとＳＩＰ内の複数のメモリデバイスとをインタフェースするように構成されている。あるいはまた、メモリシステムは、回路基板のような、他の単一フォームファクタ・デバイスに実装されていることとしてもよい。
【００１０】
本発明の更なる実施形態は、単方向デイジーチェインカスケードを有しており、コマンドおよびメモリデータがコントローラから送信されて、メモリデバイスの前記チェインを単方向に通る。前記単方向カスケードは、制御動作に関連する信号を伝送する第１信号パスと、前記制御動作に応答して複数の不揮発性メモリデバイスによって生成された信号を伝送する第２信号パスとを有している。双方向デイジーチェインカスケードが実装されていることとしてもよく、ここで、コマンドおよびメモリデータはメモリデバイスを通じて単方向に送信される。前記双方向デイジーチェインカスケードは、カスケードを通じて双方向に信号を伝送するように構成されたリンクをさらに有することとしてもよい。コマンドは、特定のメモリデバイスを識別するアドレスフィールドに伴って、シリアルモードで前記デイジーチェインカスケードを通じて送信されることとしてもよい。コマンド、データおよびアドレス信号は、シリアル構成の共通信号パスによって伝送されることとしてもよい。
【００１１】
本発明の実施形態は、フラッシュメモリシステムとして実装されることとしてもよく、ここで、メモリデバイスがフラッシュメモリを有している。メモリコントローラは、フラッシュメモリの１ブロックの消去、１ページへのプログラミング、および１ページへの書込みのような、フラッシュ制御動作を実行することとしてもよい。メモリコントローラは、各メモリデバイスについて物理アドレスに論理アドレスをマッピングすることを提供するコントロールロジックを有することとしてもよい。また、提供されたマッピングは、メモリデバイスにおいてウェアレベリング（wear-leveling）を提供する動作を有することとしてもよい。また、メモリコントローラは、ＮＯＲまたは他のインタフェースを通じて外部システムと通信するとともに、不揮発性メモリインタフェースを通じて複数のＮＡＮＤメモリデバイスを制御することとしてもよい。また、メモリコントローラデバイスは、メモリアレイを有することとしてもよく、その結果、マスタフラッシュメモリとして動作する。
【００１２】
前記デイジーチェインカスケードを通じて送信されたコマンドとデータは、複数のメモリデバイスの一つに対応するアドレスを伴っていることとしてもよい。各デバイスは、そのデバイスに設定されたデバイスＩＤとアドレスとを比較することによってコマンドを識別する。コマンドを受信する前に、メモリデバイスは、デイジーチェインカスケードを通じて送信された関連信号に対応してデバイスＩＤを生成することとしてもよい。
【図面の簡単な説明】
【００１３】
【図１】埋め込みフラッシュコントローラを有する従来のメモリデバイスのブロック図である。
【図２】単方向のデイジーチェインカスケードに構成された複数のメモリデバイスを有するシステム・イン・パッケージ（ＳＩＰ）容器の中のメモリシステムのブロック図である。
【図３】双方向のデイジーチェインカスケードに構成された複数のメモリデバイスを有するシステム・イン・パッケージ（ＳＩＰ）容器の中のメモリシステムのブロック図である。
【図４Ａ】フラッシュメモリコントローラのブロック図である。
【図４Ｂ】ＣＰＵを有するフラッシュメモリコントローラのブロック図である。
【図５】マスタフラッシュメモリと単方向のデイジーチェインカスケード構成の複数のメモリデバイスとを有するＳＩＰのブロック図である。
【図６】マスタフラッシュメモリと双方向のデイジーチェインカスケード構成の複数のメモリデバイスとを有するＳＩＰのブロック図である。
【図７】ＳＩＰレイアウト内に実装されたメモリシステムのブロック図である。
【図８】複式接続を有する単方向のデイジーチェインカスケードに構成された複数のメモリデバイスを有するＳＩＰ容器の中のメモリシステムのブロック図である。
【図９】コモンポートを共有する双方向のデイジーチェインカスケードに構成された複数のメモリデバイスを有するＳＩＰ容器の中のメモリシステムのブロック図である。
【発明を実施するための形態】
【００１４】
上記は、本発明の一例実施形態についての以下のより詳細な説明から明らかにされる。本発明の一例実施形態を示す添付の図面においては、複数の図面を通じて、同一の構成部分には同様の参照符号が付されている。図面は必ずしも一定の縮尺で描かれているわけではなく、本発明の実施形態を図示するために強調されている部分を有する。
【００１５】
本発明の一例実施形態の詳細が以下に説明される。
【００１６】
図１は、単一集積回路に組み込まれたフラッシュメモリ１３５とコントロールロジックとを有する集積フラッシュデバイス１００を示している。コントロールロジックは、外部システムと通信するホストインタフェース１１０と、メモリバッファ１１５と、メモリ１３５とのインタフェースをする状態マシン１２５と、内部レジスタ１２０と、誤り訂正ロジック１３０とを有している。例えば、読み込み動作中に、内部レジスタ１２０は、ホストインタフェース１１０からコマンドおよびアドレスデータを受信する。状態マシン１２５は、このデータを受信して、前記読み込み動作に従ってフラッシュメモリ１３５にアクセスする。状態マシン１２５はフラッシュメモリ１３５から逐次データを受信し、それは要求されたデータを取り出すこととなる。誤り訂正ロジック１３０による検査の後に、要求されたデータは、外部システムに伝送されるためにメモリバッファ１１５に送信される。コントローラに組み込まれたフラッシュメモリデバイスの動作の詳細は、三星電子株式会社によって２００５年１２月２３日に発行された「OneNANDＴＭ Specification」、バージョン１．２によって理解することができる。
【００１７】
図２は、デイジーチェインカスケードに構成された複数のメモリデバイス２３０ａ−ｎを有するシステム・イン・パッケージ（ＳＩＰ）容器２１０の中のメモリシステム２００を示すブロック図である。ＳＩＰは、多くの集積回路（チップ）を有する単一パッケージまたはモジュールである。ＳＩＰは、独立システムまたはシステム構成要素として動作するように設計されていることとしてもよく、携帯電話、パーソナルコンピュータまたはデジタル音楽プレイヤのような電子回路システムの多くまたは全てを実行することとしてもよい。前記チップは、パッケージまたはモジュールの内部で、垂直に積み重ねられていることとしてもよく、互いに並んで水平に配置されていることとしてもよい。前記チップは、パッケージ内に入れられたワイヤによって通常接続されている。あるいはまた、前記チップは、「フリップチップ」技術でそれらを結合させるようにハンダバンプを使用して接続されていることとしてもよい。
【００１８】
ＳＩＰは、同一基板にマウントされたいくつかの回路要素および受動要素を有することとしてもよい。例えば、ＳＩＰは、特定用途向けＩＣ（ＡＳＩＣ）に実装されたプロセッサと、別々の回路ダイに実装されたメモリと、回路に関連した抵抗およびコンデンサとを有することができる。構成要素のそのような組合せは、機能システムを形成するために多くの外部要素を追加する必要性を排除し、単一パッケージの中に形成される完全な機能ユニットを可能にする。ＳＩＰデバイスを使用した設計は、ＳＩＰの外付けシステムの複雑さを軽減するので、ラップトップコンピュータ、ＭＰ３および携帯電話のようなスペースが限定された環境では特に有益である。
【００１９】
図２に示すフラッシュメモリシステム２００は、ＳＩＰ容器２１０の中に実装されているとともに、フラッシュメモリコントローラ２２０と複数のフラッシュメモリデバイス２３０ａ−ｎとを有する。ＳＩＰアーキテクチャに基づき、フラッシュメモリコントローラ２２０とフラッシュメモリデバイス２３０ａ−ｎとは、ディスクリート回路ダイ（チップ）で実装されているとともに、その設計に従って接続されており、例えば、パッケージ内に入れられたワイヤまたはフリップチップ接合点に接続されている。フラッシュコントローラ２２０は、システムインタフェースを通じてコンピュータシステムのような外部システム（図示せず）と通信する。システムインタフェースは、フラッシュコントローラ２２０と外部システムとの間で複数の信号パスを提供し、前記信号パスは、メモリシステム２００の制御に関連したメモリデータと、コマンドと、クロック信号と、その他の信号とを送受信する。
【００２０】
外部システムとの通信または他の命令に対応して、フラッシュコントローラ２２０は、単方向デイジーチェインカスケード接続に配置されたフラッシュメモリデバイス２３０ａ−ｎの一つ以上と通信することとしてもよい。単方向デイジーチェインカスケード接続構成において、前記デイジーチェインカスケード接続の各デバイスは、次のデバイスへ、生成した信号に加えて、受信した信号を転送し、その結果、デバイスを通じての単一通信パス２３５を提供している。信号パス２３５はデバイス間の複数のリンク２３５ａ−ｎを有しているので、単一を表し、フラッシュコントローラ２２０からデイジーチェインカスケード接続のフラッシュメモリデバイス２３０ａ−ｎを通じて単方向に通信が流れ、フラッシュコントローラ２２０に戻る。あるいはまた、リンク２３５ａ−ｎは、各デバイスでドライバおよび受信回路に接続して、双方向であってもよい。
【００２１】
本実施形態では、フラッシュコントローラ２２０は、信号パス２３５ａを通じてデイジーチェインカスケード接続のフラッシュメモリデバイス２３０ａ（「フラッシュメモリＡ」）にコマンドおよびデータ信号を送信する。フラッシュメモリ２３０ａは、受信したコマンドに従った対応を行い、記憶されたデータを取り出す機能、データ書込み機能、または他の動作を実行する機能を有することとしてもよい。そして、フラッシュメモリ２３０ａは、受信したコマンドに伴った、前記対応に関連したあらゆるデータを、次のメモリデバイス２３０ｂに出力する。逆に、受信したコマンドがフラッシュメモリ２３０ａに宛てられたものでない場合、前記デバイス２３０ａは更なる動作を実行することなく前記受信したコマンドを出力する。フラッシュメモリ２３０ａは、前記コマンドに関連したアドレスフィールドとメモリ２３０ａに記憶されたデバイス識別子とを比較することによって、前記コマンドが自身に宛てられたものか否かを判断することができる。
【００２２】
フラッシュメモリ２３０ｂは、前記メモリ２３０ａによって生成されたあらゆるデータを伴って、前記メモリ２３０ａから前記コマンドを受信する。前のメモリ２３０ａのように、フラッシュメモリ２３０ｂは、自身に宛てられたあらゆるコマンドに対応するとともに、次のデバイス２３０ｃへコマンドおよびあらゆる生成されたデータを出力する。この通信の引き継ぎは、前記コマンドが最後のフラッシュメモリ２３０ｎによって受信されるまで、信号パス２３５の全てのデバイスで繰り返される。フラッシュメモリ２３０ｎは、前記コマンドに従って応答するとともに、メモリデバイス２３０ａ−ｎによって生成されたあらゆるデータを伴って、フラッシュコントローラ２２０へ信号パス２３５ｎを通じて、前記コマンドを出力する。その結果、メモリシステム２００の通信は、デイジーチェインカスケード接続された全てのデバイスに信号パス２３５を通じて転送される。信号パス２３５は、前記デバイス間に１つ以上のピンまたはワイヤ接続部を有していることとしてもよく、直列または並列に信号を伝送することとしてもよい。メモリデバイスシリアル通信とデイジーチェインカスケード接続構成とに関する例示的技術である米国特許出願１１/３２４,０２３号（「複数の独立シリアルリンク・メモリ」）、米国特許出願１１/４９５,２７８１号（「デイジーチェインのカスケード接続デバイス」）、米国特許出願１１/５２１,７３４号（「非同期ＩＤ生成」）および米国仮出願６０/８０２,６４５号（シリアル内部接続メモリデバイス）を参照する。上記出願の全ての技術が本明細書に完全に示されていることを通じて参照されてここに組み込まれている。
【００２３】
本実施形態では、メモリシステム２００は、フラッシュコントローラ２２０からの入力信号が第１フラッシュデバイスに転送されるとともに最後のデバイス２３０ｎからの出力信号がフラッシュコントローラ２２０に転送される、ように構成された複数のフラッシュメモリデバイス２３０ａ−ｎを有する。一例実施形態において、全ての信号（フラッシュコントローラ２２０からの入力データおよびコマンドを含む）が第１メモリデバイス２３０ａから最後のメモリデバイス２３０ｎへ流れ落ちる。したがって、全ての入力および出力信号が単方向に信号パス２３５上で伝送される。入力コマンドは、メモリデバイス２３０ａ−ｎの一つのようなターゲットデバイスのアドレスを有することとしてもよい。システム初期化中またはパワーアップ中に、各フラッシュデバイス２３０ａ−ｎについて固有のデバイスアドレスがフラッシュコントローラ２２０またはフラッシュデバイス２３０ａ−ｎ自身によって割り当てられていることとしてもよく、または１回だけプログラム可能（ＯＴＰ）なアレイのようなハードウェアプログラミングによって事前に割り当てられていることとしてもよい。フラッシュコントローラ２２０がターゲットデバイスのアドレスを伴ってコマンドを出力するとき、対応するフラッシュデバイス（デバイス２３０ａ−ｎの一つ）は受信したコマンドを実行する。フラッシュデバイス２３０ａ−ｎの残りは、受信したコマンドに関して「バイパス」モードで動作し、更なる動作をせずにデイジーチェインカスケード接続に配置された次のデバイスにコマンドを通過させる。
【００２４】
ターゲットデバイスのアドレスは、識別子（ＩＤ）生成プロセッサによって各メモリデバイス２３０ａ−ｎにつき設定固定されていることとしてもよい。米国特許出願１１/５２１,７３４号（「非同期ＩＤ生成」）は、全体として参照されることによって援用されており、デイジーチェインカスケード接続に配置された複数のメモリデバイスにつきＩＤを生成する例示的技術を有している。一例実施形態において、デイジーチェインカスケード接続における各デバイス２３０ａ−ｎは、発生回路（図示せず）を有している。コントローラ２２０がデバイス２３０ａ−ｎへ「ＩＤ生成」コマンドを転送するとき、第１デバイス２３０ａの前記発生回路は、コントローラ２２０から第１の値を受信し、この値からデバイスＩＤを生成する。前記デバイスＩＤは、第１デバイス２３０ａのレジスタに記憶されることとしてもよく、コマンドおよびデータがデバイス２３０ａに宛てられたものか否かを判断することに使用されることとしてもよい。また、この発生回路は、第１デバイス２３０ａから次のデバイス２３０ｂへ通る、前記第１の値を増加して変更された第２の値を生成する。第２デバイス２３０ｂの発生回路は、前記第２の値からデバイスＩＤを生成して、第３デバイス２３０ｃへ変更された値を転送する。このプロセスは、デイジーチェインカスケード接続における最後のデバイス２３０ｎがデバイスＩＤを設定するまで繰り返される。
【００２５】
あるいはまた、フラッシュデバイス２３０ａ−ｎは、各デバイス２３０ａ−ｎとフラッシュメモリコントローラ２２０を接続している信号パスを通るデバイス選択信号（図示せず）によってアドレス指定されることもできる。そのような実施形態では、フラッシュメモリコントローラ２２０は、アドレス指定されたコマンドについてのフラッシュデバイス２３０ａに、デバイス選択信号を送信することとしてもよく、その結果、デバイス２３０ａが受信したコマンドに対応した実行をすることが可能となる。残りのフラッシュデバイス２３０ｂ−ｎは、デバイス選択信号を受信しないこととしてもよく、したがって、更なる動作をせずに、デイジーチェインカスケード接続における次のデバイスへ受信したコマンドを渡す。
【００２６】
フラッシュメモリは、電源供給および頻繁なリフレッシュ動作をせずに記憶データを維持できる不揮発性メモリの一種である。他の実施形態としては、他のタイプの不揮発性メモリが、１つ以上のフラッシュメモリデバイス２３０ａ−ｎに代わって利用されることとしてもよく、またはフラッシュメモリデバイス２３０ａ−ｎの中に組み込まれることとしてもよい。同様に、スタティックＲＡＭ（ＳＲＡＭ）やダイナミックＲＡＭ（ＤＲＡＭ）などの揮発性メモリがフラッシュメモリデバイス２３０ａ−ｎの中に組み込まれることとしてもよい。また、そのような代替的実施形態は、メモリの規格通りに動作するコントローラ２２０を必要とすることとしてもよく、または追加または置換メモリコントローラを必要とすることとしてもよい。フラッシュメモリコントローラの動作は、図４を参照して以下でさらに詳細に説明される。
【００２７】
図３は、デイジーチェインカスケード接続に構成された複数のフラッシュメモリデバイス３３０ａ−ｎを有するシステム・イン・パッケージ（ＳＩＰ）容器３１０の中のメモリシステム３００のブロック図である。メモリシステム３００は、フラッシュコントローラ３２０およびフラッシュメモリデバイス３３０ａ−ｎが図２を参照して説明されたコントローラ２２０およびデバイス２３０ａ−ｎと同様に構成することができる限りにおいて、図２のシステム２００に対応していると見ることができる。しかしながら、本システム３００のコントローラ３２０およびデバイス３３０ａ−ｎは、双方向デイジーチェインカスケード接続において、信号を入力ポートおよび出力ポートでデバイスを接続している複数のリンク３３４ａ−ｎ，３３５ａ−ｎを有する信号パス３３４，３３５介して通信する。この信号パス３３４，３３５は、フラッシュコントローラ３２０からの通信信号の流れを表すとともに、信号パス３３４を介してデイジーチェインカスケードに接続されたフラッシュメモリデバイス３３０ａ−ｎを通り、信号パス３３５を介してフラッシュコントローラ３２０に戻っている。
【００２８】
フラッシュコントローラ３２０は、システムインタフェースを通じて、コンピュータシステムのような、外部システム（図示せず）と通信する。システムインタフェースは、フラッシュコントローラ３２０と外部システムとの間で複数の信号パスを提供し、前記信号パスは、メモリシステム３００の制御に関連したメモリデータと、コマンドと、クロック信号と、その他の信号とを送受信する。
【００２９】
外部システムとの通信または他の命令に対応して、フラッシュコントローラ３２０は、双方向デイジーチェインカスケード接続に配置されたフラッシュメモリデバイス３３０ａ−ｎの一つ以上と通信することとしてもよい。ここに表された双方向デイジーチェインカスケード接続構成では、フラッシュコントローラ３２０がデイジーチェインカスケード接続における第１メモリデバイス３３０ａ（「フラッシュメモリＡ」）へ信号パス３３４ａを通じてコマンドおよびデータ信号を送信する。デイジーチェインカスケード接続における各フラッシュメモリデバイス３３０ａ−ｎは、イジーチェインカスケード接続における最後のデバイスがその信号を受信するまで、受信した信号を次のデバイスに信号パス３３４を介して転送する。
【００３０】
各デバイス３３０ａ−ｎは、自身にアドレス指定された受信した信号に応答し、信号パス３３５を介してフラッシュコントローラ３２０へ応答として生成した信号を送信する。例えば、フラッシュコントローラは、デバイスに記憶されたデータを取り出すために、フラッシュメモリデバイスＢ ３３０ｂにアドレス指定した「読取り」コマンドを送信することとしてもよい。前記コマンドは、フラッシュメモリＡ ３３０ａ（リンク３３４ａ-ｂを介して）を通ってフラッシュメモリＢ ３３０ｂに受信される。フラッシュメモリＢは、リンク３３５ａ-ｂを介してフラッシュコントローラ３２０に要求されたデータを送信することによって前記コマンドに応答する。また、フラッシュメモリＢはフラッシュメモリＣ ３３０ｃへ前記コマンドを送信し、続いてフラッシュメモリＣ ３３０ｃは最後のデバイスであるフラッシュメモリＮ ３００ｎへカスケード接続を通じてさらに前記コマンドを送信する。
【００３１】
ある条件下において、フラッシュコントローラ３２０は、特定のコマンドについて複数のメモリデバイスをアドレス指定することとしてもよい。また、上記実施形態に加えて、コマンドはフラッシュメモリデバイスＣ ３３０ｃからデータを要求することとしてもよい。このような場合、そのデバイスは、フラッシュメモリＢ ３３０ｂからコマンドを受信して、リンク３３５ｃを通じてデータを出力することによってフラッシュコントローラ３２０に要求されたデータを送信する。その結果、フラッシュコントローラ３２０は、信号パス３３５を通じてフラッシュメモリデバイスＢおよびＣ ３３０b,３３０cの両方から要求したデータを受信する。
【００３２】
したがって、フラッシュメモリコントローラ３２０は、双方向デイジーチェインカスケード接続における第１方向（すなわち、信号パス３３４）にデバイス３３０ａ−ｎを通じて転送される制御信号およびデータ信号を送信することによってフラッシュメモリデバイス３３０ａ−ｎを制御することができる。また、応答通信が、双方向デイジーチェインカスケード接続における第２方向（すなわち、信号パス３３５）に転送された信号を通じてコントローラ３２０へ返信される。また、メモリデバイス３３０ａ−ｎは、フラッシュコントローラ３２０へ制御信号およびデータ信号を返信するように構成されていることとしてもよい。ここで、カスケード接続における最後のデバイス（フラッシュメモリデバイス３３０ｎ）は、信号パス３３５を通じて制御信号およびデータ信号を送信する。
【００３３】
メモリシステム３００の双方向デイジーチェインカスケード接続は、デイジーチェインカスケード接続されたデバイスに接続されている信号パス３３４，３３５を伝わる入道リンクおよび出道リンクの両方を各メモリデバイス３３０ａ−ｎに提供する。代替的実施形態としては、デバイスが他の構成を通じて通信することとしてもよい。例えば、デイジーチェインカスケード接続における最後のデバイス以外のメモリデバイスは、前のデバイスに応答通信を転送する構成となっていることとしてもよい。フラッシュメモリＢ ３３０bは、前のデバイス３３０ａからコマンドおよびデータを受信するとともに、後のデバイス３３０ｃへ通信を転送することに換えて（または加えて）、フラッシュコントローラ３２０に受信させるために前のデバイス３３０ａに戻る応答通信を転送することとしてもよい。フラッシュメモリＢは、高優先度のコマンドまたはデータのような、特定タイプの通信を受信しているときに、この動作を実行するようにさらに構成されていることとしてもよい。そのような構成は、デイジーチェインカスケード接続における１つ以上のデバイスに実装されていることとしてもよく、メモリシステム３００における特定動作の待ち時間を削減させることに好適である。
【００３４】
図４Ａは、フラッシュメモリコントローラ４００の実施形態のブロック図である。コントローラ４００の実施形態は、上記および下記の図２，３，８，９に関するメモリシステム２００，３００，８００，９００それぞれのメモリコントローラ２２０，３２０，８２０，９２０としてＳＩＰ内の個々の集積回路ダイの上で実装されていることとしてもよい。また、コントローラ４００は、フラッシュメモリチップに組み込まれていることとしてもよく、マスタフラッシュメモリとして動作するコントローラ４００およびメモリは、下記の図５，６に関するメモリシステム５００，６００それぞれのマスタフラッシュメモリとして実装されていることとしてもよい。
【００３５】
フラッシュメモリコントローラ４００は、フラッシュメモリデバイスを制御する特定動作のいくつかまたは全てを実行することとしてもよい。例えば、典型的なフラッシュメモリは、所定数のメモリビットを有する個々のページ単位で読み取られるとともにプログラミングされるとともに、数ページを有するブロック単位で消去される。そのような動作に対応するコマンドがデバイスコントローラによって検索されるフラッシュメモリに記憶されていることとしてもよい。ＮＡＮＤフラッシュメモリは、個々のページにアクセスされる。検索されたページは、ランダムアクセスメモリ（ＲＡＭ）のような外部メモリにさらにコピーされることとしてもよい。ここで、ページの中の特定のデータが取り出されることとしてもよい。また、何らかの書込みおよびアクセス動作がフラッシュメモリデバイス自体の中で実行されることとしてもよく、その結果、フラッシュメモリコントローラ４００で必要とされた何らかの機能を除去することができる。
【００３６】
フラッシュメモリコントローラ４００は、システムインタフェース４８０と、コントロールロジック４１０と、フラッシュメモリインタフェース４９０とを有する。システムインタフェース４８０は、外部ホストシステムとの通信に使用されるとともに、ダブルデータレート（ＤＤＲ）ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、ラムバスＤＲＡＭインタフェース、シリアルＡＴＡ（ＳＡＴＡ）インタフェース、ＩＥＥＥ１３９４、ＭＭＣインタフェース、またはユニバーサル・シリアルバス（ＵＳＢ）など、ＮＯＲフラッシュインタフェースまたは他のメモリデバイスとともに利用されたインタフェースとして構成されていることとしてもよい。あるいはまた、システムインタフェース４８０は、コントロールロジック４１０とは別個に配置されていることとしてもよく、別個のデバイスとして、またはフラッシュコントローラ４００と通信するシステムの内部に、実装されることとしてもよい。コントロールロジック４１０は、バッファＲＡＭ４２０と、モード・タイミング・データ・コントローラ４２５と、内部レジスタ４３０と、エラー訂正符号（ＥＣＣ）ロジック４３５とを有している。
【００３７】
コントロールロジック４１０は、システムインタフェース４８０およびフラッシュメモリインタフェース４９０を介して外部システムおよびフラッシュメモリデバイスのそれぞれと通信する。バッファＲＡＭ４２０は、システムインタフェース４８０とやり取りされる入力データおよび出力データについて内部バッファを提供する。内部レジスタ４３０は、アドレスレジスタ、コマンドレジスタ、構成レジスタ、およびステータスレジスタを有することとしてもよい。モード・タイミング・データ・コントローラ４２５は、フラッシュメモリインタフェース４９０と、ＥＣＣロジック４３５と、内部レジスタ４３０と、バッファＲＡＭ４２０とから入力を受信している状態マシンによって駆動されることとしてもよい。ＥＣＣロジック４３５は、モード・タイミング・データ・コントローラ４２５に誤り検出と訂正を提供する。
【００３８】
フラッシュメモリインタフェース４９０は、がデイジーチェインカスケード接続構成に配置された１つ以上のフラッシュメモリデバイスと通信するための物理的フラッシュインタフェースである。一例フラッシュインタフェースは、米国仮出願第６０/８３９,３２９号（ＮＡＮＤフラッシュメモリデバイス）に記載されており、本明細書に完全に示されていることを通じて全体として参照されてここに組み込まれている。さらに、フラッシュメモリインタフェース４９０とコントロールロジック４１０は、上述のＮＯＲ，ＤＲＡＭまたは他のインタフェースを提供している間、ＮＡＮＤフラッシュメモリデバイスを制御するように構成されていることとしてもよい。したがって、フラッシュメモリコントローラ４００は、ＮＯＲまたは他のインタフェースでの外部ホストシステムとの通信を介してのＮＡＮＤフラッシュメモリの制御を提供する、「ハイブリッド」コントローラとして動作することができる。
【００３９】
本発明の実施形態として実施されるフラッシュメモリコントローラ４００は、カスケード接続を通じて送信されたコマンドおよびデータを介してメモリデバイスを制御する、システムコントローラとして動作することができる。そのようなコマンドおよびデータは、各メモリデバイス（図示せず）のデバイスコントローラによって受信される。前記デバイスコントローラは、各メモリアレイを制御するための前記コマンドに応答したアルゴリズムを順次実行する。
【００４０】
コントロールロジック４１０は、図４Ｂにおけるフラッシュコントローラ４９５に示すような、ファイル記憶管理を提供する。前記ファイル記憶管理は、要求されたデータの物理アドレスを判断し、論理アドレスを物理アドレスにマッピングすることを提供する。前記マッピングは、性能を向上させるために、またはウェアレベリング（wear-leveling）を実行するために、デバイスに記憶された分散データおよび再分散データのアルゴリズムをさらに有することとしてもよい。
【００４１】
「読取り」動作の一実施形態として、フラッシュメモリコントローラ４００は、外部ホストシステム（図示せず）からのデータ要求をシステムインタフェース４８０で受信する。前記データ要求は、メモリコントローラ４００によって制御される１つ以上のメモリデバイスに記憶されたデータの論理アドレスを示すものである。コントロールロジック４１０は、対応する物理アドレスを決定する。フラッシュメモリインタフェースを通して、コントローラ４００は、要求されたデータの物理アドレスを伴って、メモリデバイスのカスケード接続を通じて「読取りコマンド」を出力する。ターゲットメモリデバイスは、要求されたデータを取り出すために「読取り」アルゴリズムを実行する。前記「読取り」アルゴリズムは、デバイスページバッファに１ページだけロードすることを有する。前記ターゲットメモリデバイスは、フラッシュメモリインタフェース４９０を介してフラッシュメモリコントローラ４００に要求されたデータを転送する。コントロールロジック４１０は、受信データを検査するとともに、エラー訂正符号（ＥＣＣ）モジュール４３５でエラーを修正する。そして、コントロールロジック４１０は、要求されたデータをバッファＲＡＭ４２０にロードする。その要求されたデータは、システムインタフェース４８０を介して外部ホストシステムに転送される。
【００４２】
プログラム動作は、上述の読取り動作に比較できる。ここで、フラッシュメモリコントローラ４００は、外部ホストシステムから、１つ以上のメモリデバイスに記憶されたデータを受信する。コントロールロジック４１０は、データマッピングと、分布と、ウェアレベリング・スキーマとのうちの１つ以上に基づいて、データを記憶するための物理アドレスを決定する。物理アドレスに基づいて、フラッシュメモリコントローラ４００は、メモリデバイスのカスケード接続を通じて、データと決定した物理アドレスとを伴った「プログラムコマンド」を転送する。ターゲットメモリデバイスは、ページバッファにデータをロードするとともに、メモリコントローラ４００によって決定された物理アドレスにデータを書き込むための「プログラム」アルゴリズムを開始する。この書込み動作に続いて、前記ターゲットデバイスは、書込みが成功したか否かを示す「プログラムベリファイ」信号を出力する。前記ターゲットメモリデバイスは、「プログラムベリファイ」が書込み動作の成功を示すまで、「プログラム」と「プログラムベリファイ」のこのサイクルを繰り返す。
【００４３】
上述のように、複数のカスケード接続されたメモリデバイスを制御するとき、メモリコントローラ４００は、単一のメモリデバイスまたは分岐配置された複数のデバイスを制御するプロトコルとは異なる通信プロトコルを使用する。例えば、ターゲットメモリデバイスを選択しているメモリコントローラ４００は、前記メモリデバイスに対応するアドレスを出力しなければならない。このアドレス（または前述のターゲットデバイスＩＤ）は、制御コマンドの構造の中に統合されていることとしてもよく、その結果、カスケード接続における特定デバイスが選択されることを可能にしている。
【００４４】
図４Ｂは、フラッシュメモリコントローラ４０１の第２実施形態を示しているブロック図である。フラッシュメモリコントローラ４０１は、フラッシュコントローラ４００を参照して上記で説明されたものの１つ以上の構成で構成することができる。フラッシュコントローラ４０１は、より複雑な処理に有用なプロセッサユニット（ＣＰＵ）４７０を有する点で、コントローラ４００と区別されるものとしてもよい。
【００４５】
図４Ａを参照して上記で説明された構成要素に加えて、フラッシュメモリコントローラ４０１は、水晶発振器（Xtal）４７６を有している。水晶発振器４７６は、クロック発生および制御ブロックに接続されており、基準クロック信号を出力する。クロック発生および制御ブロック４７５は、ＣＰＵ４７０と、フラッシュコントローラ４９５と、システムインタフェース４６５とに様々なクロック信号を出力する。ＣＰＵ４７０は、共通バス４８５を通じて他のサブシステムと通信する。また、共通バス４８５に接続されるものには、ＲＡＭおよびＲＯＭ回路４９６がある。ＲＡＭおよびＲＯＭ回路４９６は、バッファメモリを提供するＲＡＭと実行コードを記憶するＲＯＭとを有する。フラッシュコントローラ４９５は、物理フラッシュインタフェースと、ＥＣＣブロックと、ファイル＆メモリ管理ブロックとを有する。フラッシュデバイスは、物理フラッシュインタフェースを通じてアクセスされる。フラッシュデバイスからのアクセスデータは、ＥＣＣブロックによって検査および修正される。ファイル＆メモリ管理ブロックは、論理−物理アドレス転換と、ウェアレベリングアルゴリズムと、他の機能とを提供する。
【００４６】
図５は、ＳＩＰ容器に内蔵されたメモリシステム５００の他の実施形態を示すブロック図である。前記システムは、ＳＩＰ容器に内蔵された多数のデバイスを有している。前記容器は、フラッシュメモリデバイス５２０と、信号パス５３５に沿って単方向デイジーチェインカスケード接続に構成された複数のフラッシュメモリデバイス５３０ａ−ｎとを収容している。信号パス５３５は、前記デバイスを接続している複数のリンク５３５ａ−ｎを有している。マスタフラッシュメモリデバイス５２０は、第１メモリデバイス５３０ａへリンク５３５ａでコマンドおよびデータを転送するとともに、デイジーチェインカスケード接続における最後のメモリデバイス５３０ｎからリンク５３５ｎで応答通信を受信する。
【００４７】
システム５００は、上記で図２および図３を参照してシステム２００，３００に関して説明された機能を組み込んでいることとしてもよい。マスタフラッシュメモリ５２０は、単一の集積回路ダイの上にフラッシュメモリと共に組み込まれたフラッシュメモリコントローラを有している。埋め込みフラッシュコントローラは、図４Ａ−Ｂを参照して上記で説明されたフラッシュコントローラ４００，４０１の機能が組み込まれていることとしてもよい。マスタフラッシュデバイス５２０は、システムインタフェースを通じて外部システムと通信するとともに、単方向デイジーチェインカスケード接続に構成されたフラッシュメモリデバイス５３Ｏａ−ｎを制御する。さらにまた、マスタフラッシュデバイスは、内部フラッシュメモリを制御し、その結果、外部システムによってユーザに追加メモリを提供している。したがって、ディスクリートなフラッシュメモリよりもむしろマスタフラッシュメモリ５２０を利用することによって、システム５００内により大きなメモリ容量を構成することができる。
【００４８】
図６は、ＳＩＰ容器６１０内の代替フィラッシュメモリシステム６００のブロック図である。システム６００は、複数のフラッシュメモリデバイス６２０ａーｎを制御しているマスタフラッシュメモリ６２０を具備している。前記デバイスは、該デバイスに接続されているリンク６３４Ａ−ｎ，６３５ａ−ｎを有する信号パス６３４，６３５に沿った双方向デイジーチェインカスケード接続に構成されている。システム６００は、図２，３，５のシステム２００，３００，５００に関して上記で説明された機能を組み込んでいることとしてもよい。
【００４９】
図７は、ＳＩＰレイアウトに実装されたメモリシステム７００の一実施形態のブロック図である。前記システムは、配線基板７３０上に実装された垂直スタックとして、メモリコントローラ７２０および複数のメモリデバイス７３０ａーｎを有する、複数のチップを有しているとともに、ＳＩＰ容器７１０内に収容されている。ＳＩＰ容器７１０は、四方でシステム構成要素を包む密封媒体または樹脂を有することとしてもよく、その結果、構成要素が固定された硬質パッケージを提供している。また、チップ７２０，７３０ａーｃは、容器７１０内に入れられたワイヤによって接続されている。あるいはまた、チップ７２０，７３０ａ−ｃは、設計条件に応じて容器７１０内で相互に並んで水平に配置されていてもよく、またはフリップチップ技術でそれらを共通に接続するためにハンダバンプを使用して接続されていることとしてもよい。
【００５０】
メモリデバイス７３０ｃは、複数の端子（例えば、端子７５５）によって配線基板７５０に接続されている。前記端子を通じて、メモリデバイス７３０ｃは信号を送受信することができる。端子７５５は、配線基板７５０の裏面にある外部端子（例えば、端子７４５）に接続されており、外部システムとの通信を可能にしている。同様に、メモリコントローラ７２０は、１つ以上の外部端子７４５に続いて接続する端子７４０に接続されたワイヤ７３５を有する信号パスを通じて外部システムと通信することとしてもよい。
【００５１】
図７のブロック図は、ＳＩＰ容器７１０に実装されたメモリシステム７００の図示例を提供している。上記で説明されたシステム７００の構成要素および接続は、特定の実施形態の設計要求に従い異なって構成されることができる。例えば、図２，３，５，６，８，９のメモリシステム２００，３００，５００，６００，８００，９００は、図７のシステム７００に匹敵するメモリシステムとして実装されることとしてもよい。したがって、そのようなメモリシステムは、メモリコントローラとデイジーチェインカスケード接続に配置された複数のメモリデバイスとを収納しているＳＩＰ容器を提供し、前記コントローラは、前記カスケード接続を通じてメモリデバイスを制御している。
【００５２】
システム・イン・パッケージ（ＳＩＰ）は、メモリシステム２００，３００，５００，６００，８００，９００が実装され得る単一のフォームファクタの一実施形態である。また、前記メモリシステムは、他の適当なデバイスに実装されていることとしてもよく、前記の構成要素のメモリコントローラおよびメモリデバイスが外部システムと通信するように構成される共通支持体アセンブリに実装されていることとしてもよい。例えば、メモリシステムは、メモリカードのような、回路基板として実現されてもよい。ここで、前記コントローラおよびメモリデバイスは、前記基板に結合されたチップを有しているとともに、前記回路基板において信号パスを介して通信する。
【００５３】
図８は、複式接続を有する単方向のデイジーチェインカスケード接続に構成された複数のメモリデバイス８３０ａ−ｎを有するＳＩＰ容器８１０内のメモリシステム８００のブロック図である。デバイス８３０ａ−ｎは、各メモリデバイス８３０ａ−ｎ間のリンクを有する信号パス８３４，８３５を通じて転送されたコマンドを介してフラッシュコントローラ８２０によって制御される。この構成は、各デバイス８３０ａ−ｎが１つではなく２つの単方向パスによって接続されていることを除いて、図２のシステム２００の構成に匹敵している。また、前記メモリシステムは、図２，図３のシステム２００，３００を参照して上記で説明された機能を組み込んでいることとしてもよく、複数のフラッシュメモリデバイス８３０ａ−ｎをアドレス指定するフラッシュコントローラ８２０を有している。この実施形態では、リンク８３４ａを通じてフラッシュコントローラ８２０によって送信されたコマンドおよびデータがリンク８３４ｂ−ｄによって信号パス８３４を通じて転送される。コマンドに応答したデータは、リンク８３５ｂ−ｎを有する信号パス８３５を通じて転送されるとともに、フラッシュコントローラ８２０によって受信される。また、フラッシュコントローラによって送信されたコマンドおよびデータが、リンク８３５ｎを介してフラッシュコントローラに返信されることとしてもよい。したがって、単方向デイジーチェインカスケード接続を有する信号パス８３５は、フラッシュコントローラ８２０からのコマンドおよびデータの伝送に専用される第１パス８３４ａ−ｄ（上側）と、各メモリデバイス８３０ａ−ｎによって生成された応答データの伝送に専用される第２パス８３５ｂ−ｎ（下側）とに分割される。
【００５４】
代替の実施形態として、メモリシステム８００は、上記で説明されたようにマスタフラッシュメモリを実装するように改変されることとしてもよい。このような場合、フラッシュコントローラ８２０は、マスタフラッシュメモリに置換されることとしてもよく、図５を参照して説明されたようにフラッシュメモリデバイス８３０ａ−ｎを制御している。
【００５５】
図９は、コモン入出力ポートを共有する双方向のデイジーチェインカスケード接続に構成された複数のメモリデバイス９３０ａ−ｎを有するＳＩＰ容器９１０の中のメモリシステム９００のブロック図である。デバイス９３０ａ−ｎは、各メモリデバイス９３０ａ−ｎ間のリンクを有する信号パス９３５を通じて転送されたコマンドを介してフラッシュコントローラ９２０によって制御される。この構成は、リンク９３５ｂ−ｎのそれぞれが２つの単方向リンクではなく双方向リンクであることを除き、図３のシステム３００の構成に匹敵している。リンク９３５ｂ−ｎは、各デバイス９３０ａ−ｎにおいてコモン入出力ポートに接続されていることとしてもよく、その結果、各リンク９３５ｂ−ｎを通じて双方向通信を可能にしている。フラッシュコントローラ９２０によって送信されたコマンドおよびデータは、各メモリデバイス９３０ａ−ｎへ信号パス９３５ａ−ｎを通じて転送される。また、コマンドに応答したデータは、信号パス９３５ｂ−ｎを通じて転送されるとともに、リンク９３５ａでフラッシュコントローラ９３５ａに転送される。したがって、前記双方向デイジーチェインカスケード接続が、コモン入出力ポートを共有している複数のリンク９３５ａ−ｎを有する信号パス９３５上で有効にされる。
【００５６】
代替の実施形態として、メモリシステム９００は、上記で説明されたマスタフラッシュメモリを実装するように改変されることとしてもよい。このような場合、フラッシュコントローラ９２０は、マスタフラッシュメモリに置換されることとしてもよく、図６を参照して説明されたようにフラッシュメモリデバイス９３０ａ−ｎを制御している。
【００５７】
本発明は、具体的実施形態を参照して特定的に示されるとともに説明されたが、添付された特許請求の範囲によって規定される本発明の範囲から逸脱することなく、表現形式および詳細につき様々な変更が行われ得ることが、当業者にとって理解される。
【符号の説明】
【００５８】
２００ フラッシュメモリシステム
２１０ ＳＩＰ容器
２２０ フラッシュメモリコントローラ
２３０ａ−ｎ フラッシュメモリデバイスＡ−Ｎ
２３５ａ−ｎ リンク
【図１】
0005575856.tif 000002
【図２】
0005575856.tif 000003
【図３】
0005575856.tif 000004
【図４Ａ】
0005575856.tif 000005
【図４Ｂ】
0005575856.tif 000006
【図５】
0005575856.tif 000007
【図６】
0005575856.tif 000008
【図８】
0005575856.tif 000009
【図９】
0005575856.tif 000010
【図７】
0005575856.tif 000011