(57)【特許請求の範囲】
【請求項１】
成膜室内に配置された第１電極を接地し、
前記第１電極に基板を設置し、
前記成膜室内に配置されていて前記第１電極に対向している第２電極に、高周波電力及びバイアス電圧を供給してプラズマＣＶＤを行うことにより、前記基板に成膜処理を行い、
前記高周波電力及び前記バイアス電圧を供給したときの前記第２電極の平均電位を、前記高周波電力が供給されていて前記バイアス電圧が供給されていないときの前記第２電極の平均電位より低くし、
前記バイアス電圧を制御することにより、前記第１電極に対する前記プラズマの電位であるプラズマ電位を、前記高周波電力が供給されていて前記バイアス電圧が供給されていないときの前記プラズマ電位より小さく、かつ０より大きくし、
前記第１電極に対する前記第２電極の平均電位をＶｄｃとして、前記第１電極に対する前記第２電極の電圧振幅をＶ０ｐとした場合、前記プラズマ電位を（Ｖｄｃ＋Ｖ０ｐ）／２とする成膜方法。
【請求項２】
成膜室内に配置された第１電極を接地し、
前記第１電極に基板を設置し、
前記成膜室内に配置されていて前記第１電極に対向している第２電極に、高周波電力及びバイアス電圧を供給してプラズマＣＶＤを行うことにより、前記基板に成膜処理を行い、
前記高周波電力及び前記バイアス電圧を供給したときの前記第２電極の平均電位を、前記高周波電力が供給されていて前記バイアス電圧が供給されていないときの前記第２電極の平均電位より低くし、
前記成膜処理を行っているとき、プラズマ電位が特定の値より大きくなるように前記バイアス電位を制御し、
前記特定の値は、前記プラズマ電位を０に近づけていったときに前記第１電極と前記第２電極の間を流れる直流電流が急激に増加するときの前記プラズマ電位である成膜方法。
【請求項３】
請求項１又は２に記載の成膜方法において、
前記基板に成膜される膜が、太陽電池の光電変換層である成膜方法。
【請求項４】
請求項３に記載の成膜方法において、
前記光電変換層が結晶半導体又はアモルファス半導体である成膜方法。
【請求項５】
請求項１又は２に記載の成膜方法において、
前記バイアス電圧は、直流電圧、又は平均電圧が０ではない交流電圧である成膜方法。
【請求項６】
請求項１に記載の成膜方法において、
前記バイアス電圧を制御することにより、前記プラズマ電位を１００Ｖ未満にする成膜方法。
【請求項７】
請求項１に記載の成膜方法において、
前記第２電極に、前記高周波電力の電力導入線とは別の測定用配線を接続し、前記測定用配線を用いて前記第２電極の平均電位Ｖｄｃ及び電圧振幅Ｖ０ｐを測定する成膜方法。
【請求項８】
請求項１又は２に記載の成膜方法において、
前記バイアス電圧は、前記高周波電力の周波数成分を含む高周波電力を除去する高周波数カットフィルタを介して前記第２電極に供給される成膜方法。
【請求項９】
成膜室内に配置された第１電極に基板を設置し、
前記成膜室内に配置されていて前記第１電極に対向している第２電極に、高周波電力を供給してプラズマを発生させ、かつ前記第１電極又は前記第２電極にバイアス電圧を供給し、
前記第１電極に対する前記第２電極の平均電位をＶｄｃとして、前記第１電極に対する前記第２電極の電圧振幅をＶ０ｐとした場合、プラズマ電位を（Ｖｄｃ＋Ｖ０ｐ）／２として、前記バイアス電圧を前記プラズマ電位に基づいて制御してプラズマＣＶＤを行い、
前記プラズマ電位を、前記高周波電力が供給されていて前記バイアス電圧が供給されていないときの前記プラズマ電位より小さくなるように前記バイアス電圧を制御してプラズマＣＶＤを行う成膜方法。
【請求項１０】
請求項９に記載の成膜方法において、
前記第１電極に対する前記プラズマの電位であるプラズマ電位が、０より大きくなるように前記バイアス電圧を制御してプラズマＣＶＤを行うことにより、前記基板に成膜処理を行う成膜方法。
【請求項１１】
成膜室内に配置された第１電極に基板を設置し、
前記成膜室内に配置されていて前記第１電極に対向している第２電極に、高周波電力を供給してプラズマを発生させ、かつ前記第１電極又は前記第２電極にバイアス電圧を供給し、
前記第１電極に対する前記第２電極の平均電位をＶｄｃとして、前記第１電極に対する前記第２電極の電圧振幅をＶ０ｐとした場合、プラズマ電位を（Ｖｄｃ＋Ｖ０ｐ）／２として、前記バイアス電圧を前記プラズマ電位に基づいて制御してプラズマＣＶＤを行い、
前記プラズマ電位が１００Ｖ未満となるように前記バイアス電圧を制御してプラズマＣＶＤを行う成膜方法。
【請求項１２】
請求項９〜１１のいずれか一項に記載の成膜方法において、
前記基板に成膜される膜が、太陽電池の光電変換層である成膜方法。
【請求項１３】
請求項１２に記載の成膜方法において、
前記光電変換層が結晶半導体又はアモルファス半導体である成膜方法。
【請求項１４】
請求項９〜１３のいずれか一項に記載の成膜方法において、
前記バイアス電圧は、直流電圧、又は平均電圧が０ではない交流電圧である成膜方法。
【請求項１５】
請求項１４に記載の成膜方法において、
前記バイアス電圧は交流電圧であり、かつ周波数が前記高周波電力より小さい成膜方法。
【請求項１６】
請求項９〜１５のいずれか一項に記載の成膜方法において、
前記バイアス電圧は前記第２電極に供給され、
前記第１電極は接地されている成膜方法。
【請求項１７】
請求項１６に記載の成膜方法において、
前記第２電極に前記バイアス電圧を供給するバイアス電圧供給線に、前記高周波電力の周波数成分を含む高周波電力を除去する高周波数カットフィルタを設ける成膜方法。
【請求項１８】
請求項１６に記載の成膜方法において、
前記第２電極に、前記高周波電力の電力導入線とは別の測定用配線を接続し、前記測定用配線を用いて前記第２電極の平均電位Ｖｄｃ及び電圧振幅Ｖ０ｐを測定する成膜方法。
【請求項１９】
請求項９〜１５のいずれか一項に記載の成膜方法において、
前記バイアス電圧は前記第１電極に供給され、
前記第１電極は接地されていない成膜方法。
【請求項２０】
成膜室内に配置された第１電極に基板を設置し、
前記成膜室内に配置されていて前記第１電極に対向している第２電極に、高周波電力を供給してプラズマを発生させ、かつ前記第１電極又は前記第２電極にバイアス電圧を供給し、
前記第１電極に対する前記第２電極の平均電位をＶｄｃとして、前記第１電極に対する前記第２電極の電圧振幅をＶ０ｐとした場合、プラズマ電位を（Ｖｄｃ＋Ｖ０ｐ）／２として、前記バイアス電圧を前記プラズマ電位に基づいて制御してプラズマＣＶＤを行い、
前記成膜処理を行っているとき、前記プラズマ電位が特定の値より大きくなるように前記バイアス電位を制御し、
前記特定の値は、前記プラズマ電位を０に近づけていったときに前記第１電極と前記第２電極の間を流れる直流電流が急激に増加するときの前記プラズマ電位である成膜方法。
【請求項２１】
請求項１、２、９、１１、又は２０に記載の成膜方法において、
前記プラズマＣＶＤの材料ガスが、シリコン含有ガス、炭素含有ガス、ゲルマニウム含有ガスからなる群から選ばれた少なくとも一つを有する成膜方法。
【請求項２２】
請求項２１に記載の成膜方法において、
前記材料ガスが、水素及び希ガスの少なくとも一つを含む希釈ガス、並びに不純物ガスを有する成膜方法。
【請求項２３】
請求項１、２、９、１１、又は２０に記載の成膜方法において、
前記基板に成膜される膜が半導体膜である成膜方法。
【請求項２４】
請求項２３に記載の成膜方法において、
前記半導体膜がシリコン、ゲルマニウム、又は炭素を含有する成膜方法。
【請求項２５】
請求項１、２、９、１１、又は２０に記載の成膜方法において、
前記基板が可撓性を有する成膜方法。
【請求項２６】
請求項２５に記載の成膜方法において、
前記基板を連続成膜する成膜方法。
【請求項２７】
請求項２５に記載の成膜方法において、
前記基板は、ポリイミド、ポリアミド、ポリイミドアミド、ポリエチレンナフタレート、ポリエチレンテレフタレート、ポリエーテルイミド、ポリエーテルエーテルケトン、及びポリエーテルスルホン、からなる群から選ばれた少なくとも一つから形成されている成膜方法。
【請求項２８】
請求項２５に記載の成膜方法において、
前記基板は、金属フィルムから形成されている成膜方法。
【請求項２９】
請求項１、２、９、１１、又は２０に記載の成膜方法において、
前記基板が、絶縁性の基材と、前記基材の表面に形成された導電性膜とを有する成膜方法。  
【請求項３０】
請求項１、２、９、１１、又は２０に記載の成膜方法において、
前記基板の成膜面は前記第１電極と導通している成膜方法。
【請求項３１】
請求項１、２、９、１１、又は２０に記載の成膜方法において、
前記基板はガラス又は金属で形成されている成膜方法。
【請求項３２】
請求項１、２、９、１１、又は２０に記載の成膜方法において、
前記高周波電力の周波数は１３ＭＨｚ以上である成膜方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体膜などを成膜する成膜方法及び成膜装置に関する。
【背景技術】
【０００２】
薄膜を成膜する方法として、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）が広く用いられている。プラズマＣＶＤには、容量結合型ＣＶＤ、誘導結合型ＣＶＤ、マイクロ波ＣＶＤ、ＥＣＲ−ＣＶＤなど多くの方法が存在するが、これらのうち最も広く用いられているのは容量結合型ＣＶＤである。容量結合型ＣＶＤは、１対の平行平板電極間にプラズマを励起するため、他の方法と比較して簡単な構造で均一性が高い膜を成膜できる。【０００３】
容量結合型ＣＶＤによって成膜される膜には、シリコン系薄膜、ＳｉＣ、ＧａＡｓ、ＧａＮなどの半導体膜、ＳｉＮｘ、ＳｉＯ２などの誘電体膜、ダイヤモンド、ダイヤモンド状カーボン薄膜（ＤＬＣ）、ＢＮなどの高硬度膜、高分子膜など多種多様の薄膜がある。【０００４】
シリコン系薄膜の用途の一つに、薄膜太陽電池がある。薄膜太陽電池は、シリコン膜の厚さが数μｍ以下と薄く、バルク結晶シリコン太陽電池に比べて原料であるシリコン使用量が少ないという利点を有している。【０００５】
プラズマＣＶＤ法によって形成される薄膜の特性は、成膜時のプラズマの状態に依存する。プラズマの状態を制御するパラメータとしては、投入する電力、圧力、原料ガスの種類や流量などがある。一方、基板の電位はプラズマの電位より低いため、プラズマ中で生成したイオンの一部は、プラズマと基板の電位差によって加速し、基板に衝突する（イオン衝撃）。例えば特許文献１には、基板に負の直流電圧を印加することにより、イオン衝撃のエネルギーを積極的に大きくして、ＳｉＮ薄膜の応力を制御する方法が記載されている。【０００６】
また特許文献２には、アモルファスシリコン膜を基板に成膜するときに、基板を設置している電極にプラズマ生成用の高周波電力を入力し、かつこの電極に正の直流電圧を印加することが記載されている。【０００７】
また特許文献３には、カソード電極にプラズマ生成用の高周波電力を入力し、かつこの電極に直流又は交流のバイアス電圧を印加することが記載されている。この技術において、基板は、カソード電極ではなくアノード電極に設置される。さらに特許文献３には、バイアス電圧を、プラズマ空間のフローティング電位に基づいて制御することも記載されている。ここでフローティング電位とは、バイアス電圧を印加しないときのカソード電極を指しており、プラズマによって発生するセルフバイアス電圧を意味している。なお特許文献３に記載の技術は、薄膜の膜質を向上させるためのイオン衝撃を確保することを意識している。そして、バイアス電圧を印加することにより、カソード電位をフローティング電位以上に上げることで、プラズマ電位を上昇させ、これにより、アノード電極上の基板に入射するイオン衝撃を大きくしている。このことから、特許文献３に記載の技術は、実質的には、カソード電極にフローティング電位以上のバイアス電圧を印加する技術である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平２−１６６２８３号公報
【特許文献２】特開昭６２−１４２７６７号公報
【特許文献３】特開平５−２９１１５０号公報（特に第９段落〜第１６段落）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
プラズマＣＶＤにおいて、成膜速度が低下することを抑制しつつ、膜質を向上させることは重要である。しかし成膜される膜の種類及び用途によっては、特許文献１〜３に記載の技術では成膜速度の維持と膜質の向上を両立させることは難しかった。【００１０】
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、成膜速度が低下することを抑制しつつ、膜質を向上させることができる成膜方法及び成膜装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明に係る第１の成膜方法において、成膜室内に配置された第１電極は接地される。基板は、第１電極に設置される。成膜室内には、第１電極に対向している第２電極が配置されている。第２電極には、高周波電力及びバイアス電圧が供給される。これにより、プラズマＣＶＤが行われ、基板に成膜処理が行われる。このとき、高周波電力及びバイアス電圧を供給したときの第２電極の平均電位を、高周波電力が供給されていてバイアス電圧が供給されていないときの第２電極の平均電位より低くする。【００１２】
本発明に係る第２の成膜方法において、成膜室内に配置された第１電極には基板が設置される。成膜室内には、第１電極に対向している第２電極が配置されている。第２電極には、高周波電力が供給される。これにより、プラズマが発生する。第１電極又は第２電極にはバイアス電圧が供給される。そして、第１電極に対する第２電極の平均電位をＶｄｃとして、第１電極に対する第２電極の電圧振幅をＶ０ｐとした場合、プラズマ電位を（Ｖｄｃ＋Ｖ０ｐ）／２として、バイアス電圧をプラズマ電位に基づいて制御してプラズマＣＶＤを行う。【００１３】
本発明に係る成膜装置は、成膜室、第１電極、第２電極、高周波供給部、及び測定用配線を備える。成膜室では、基板に成膜処理が行われる。第１電極は、成膜室内に配置されている。第２電極は、成膜室内に配置され、第１電極に対向している。高周波供給部は、第２電極に高周波電力を供給する。測定用配線は、第２電極の電位を測定するために第２電極に接続されており、高周波電力の電力導入線から独立している。
【発明の効果】
【００１４】
本発明によれば、成膜される膜の成膜速度が低下することを抑制しつつ、膜質を向上させることができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態に係る成膜装置の構成を示す断面図である。
【図２】第１電極と第２電極の間にプラズマが形成されたときの両電極間における電圧の様子を示す図である。
【図３】プラズマ電位が低くなると基板に対するイオン衝撃が小さくなる理由を説明するための図である。
【図４】成膜処理を行っているときのバイアス電流が特定の値より小さくなるようにバイアス電圧を制御する理由を説明するための図である。
【図５】第２の実施形態に係る成膜装置の構成を示す図である。
【図６】第３の実施形態に係る成膜装置の構成を示す図である。
【図７】基板の電位を上げることでイオン衝撃が小さくなることを説明するための図である。
【図８】第４の実施形態に係る成膜装置の構成を示す図である。
【図９】第５の実施形態に係る成膜装置の構成を示す図である。
【図１０】オシロスコープによって計測された高周波の電圧振幅Ｖ０ｐの測定結果が測定位置によって影響を受けることを示す図である。
【図１１】負の直流バイアス電圧‐Ｖｂに対する第２電極の平均電圧Ｖｄｃ、電圧振幅Ｖ０ｐ、及びプラズマ電位Ｖｐの依存性を示すグラフである。
【図１２】直流バイアス印加によって流れる直流電流Ｉｂの負の直流バイアス電圧‐Ｖｂに対する依存性を示すグラフである。
【図１３】負の直流バイアス電圧−Ｖｂに対する第２電極の電圧振幅Ｖ０ｐ、プラズマ電位Ｖｐ、及びバイアス電流Ｉｂそれぞれの依存性を示すグラフである。
【図１４】負の直流バイアス電圧−Ｖｂに対する太陽電池の光電変換効率の依存性、及びプラズマ電位Ｖｐに対する光電変換光率の依存性を示すグラフである。
【図１５】負の直流バイアス電圧−Ｖｂに対する成膜速度およびラマンピーク高さの比Ｉｃ／Ｉａの依存性を示すグラフである。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１７】
図１は、第１の実施形態に係る成膜装置の構成を示す断面図である。この成膜装置は、成膜室１００、第１電極１１０、第２電極１２０、高周波電源２１０（高周波供給部）、直流電源３１０（バイアス電圧供給部）、電極電位測定部４１０、及び制御部４２０を備える。成膜室１００では、基板１０に成膜処理が行われる。第１電極１１０は、成膜室１００内に配置され、接地されている。第２電極１２０は、成膜室１００内に配置され、第１電極１１０に対向している。高周波電源２１０は、第２電極１２０に高周波電力を供給する。直流電源３１０は、第２電極１２０に直流のバイアス電圧を入力する。電極電位測定部４１０は、第２電極１２０の電圧を計測する。制御部４２０は、バイアス電圧を制御することにより、高周波電力及びバイアス電圧を供給したときの第２電極１２０の平均電位を、高周波電力が供給されていてバイアス電圧が供給されていないときの第２電極１２０の平均電位より低くする。なお、直流電源３１０の代わりに交流電源を設けても良い。この場合、バイアス電圧は、平均電圧が０ではない交流電圧になる。
【００１８】
図１に示した成膜装置を用いると、第２電極１２０に、高周波電力及びバイアス電圧を供給してプラズマＣＶＤを行うことにより、基板１０に成膜処理を行うことができる。そして成膜処理において、バイアス電圧を制御することにより、第２電極１２０の電位を高周波電力が供給されていてバイアス電圧が供給されていないときの第２電極１２０の電位より低くすることができる。このようにすると、プラズマの電位であるプラズマ電位と基板１０の電位の差が小さくなるため、成膜されている膜に加わるイオン衝撃を小さくすることができる。これにより、詳細を後述するように、成膜速度が低下することを抑制しつつ、膜質を向上させることができる。
【００１９】
なお、高周波電力の周波数は、例えば１３ＭＨz以上である。また第１電極１１０は、基板１０を加熱するためのヒータを内蔵している。また成膜室１００には排気手段（図示せず）が設けられている。排気手段及び原料ガスの供給量を制御することにより、成膜室１００の中の圧力を制御することができる。
【００２０】
高周波電源２１０は、整合器２２０を介して第２電極１２０に接続されている。直流電源３１０は、第２電極１２０にバイアス電圧を供給するバイアス電圧供給線に設けられた高周波数カットフィルタ３２０を介して、第２電極１２０に接続されている。高周波数カットフィルタ３２０は、高周波電源２１０から供給される高周波電力の周波数成分を含む高周波電力を除去する。これにより、高周波電源２１０から供給される高周波電力が直流電源３１０に流れることが防止される。
【００２１】
図１に示した成膜装置によって成膜される膜は、例えば薄膜太陽電池の光電変換層や半導体膜である。光電変換層は、例えば結晶半導体又はアモルファス半導体である。結晶半導体は、例えば微結晶シリコンであり、アモルファス半導体は、例えばアモルファスシリコンである。また、半導体膜は、例えばシリコン、ゲルマニウム、及び炭素を含有している。そして、このような半導体膜を形成する場合、成膜装置に導入される原料ガスはシリコン含有ガス、炭素含有ガス、ゲルマニウム含有ガスからなる群から選ばれた少なくとも一つを有する。なお、この原料ガスには、希釈ガス（例えば水素や希ガス）が含まれていても良いし、不純物ガス、例えばジボランやホスフィンを含んでいても良い。
【００２２】
基板１０は、ガラス又は金属により形成されていても良い。また、基板１０は、成膜面が第１電極１１０と導通しているのが好ましい。このためには、基板１０は、例えば絶縁性の基材の表面に導電性の膜を成膜した構造を有していてもよく、導電性の材料により全体が形成されていても良い。
【００２３】
また図１に示した成膜装置は測定用配線４１２をさらに備える。測定用配線４１２は第２電極１２０に接続されており、高周波電力の電力導入線から独立している。電極電位測定部４１０は測定用配線４１２に接続されており、接地電位に対する第２電極１２０の電圧を測定する。ここで測定される電圧には、第２電極１２０の平均電位Ｖｄｃ及び電圧振幅Ｖ０ｐが含まれる。電極電位測定部４１０の測定値は、制御部４２０に出力される。
【００２４】
制御部４２０は、電極電位測定部４１０の測定値を用いて直流電源３１０の出力を制御する。具体的には、第２電極１２０の電位が、高周波電力が供給されていてバイアス電圧（本実施形態では直流電圧）が供給されていないときの第２電極１２０の電位より低くなるように、制御部４２０は直流電源３１０を制御する。
【００２５】
さらに制御部４２０は、バイアス電圧を制御することにより、第１電極１１０に対するプラズマの電位であるプラズマ電位を、０より大きくする。このとき制御部４２０は、バイアス電圧を制御することにより、プラズマ電位を、高周波電力が供給されていてバイアス電圧が供給されていないときのプラズマ電位より小さくするのが好ましい。
【００２６】
ここで、バイアス電圧を制御してプラズマ電位を０に近づけていったとき、第１電極１１０と第２電極１２０の間を流れる直流電流は、プラズマ電位が特定の値より低くなったときに急激に増加する。成膜処理を行っているときのプラズマ電位をこの特定の値より大きくする、すなわちバイアス電圧の大きさをこのときのバイアス電圧の値より大きくすることが好ましい。この理由については後述する。
【００２７】
なお、成膜中にプラズマ電位を測定することは非常に難しい。そこで本実施形態では、制御部４２０はプラズマ電位算出部としても機能する。具体的には制御部４２０は、第１電極１１０（すなわち接地電位）に対する第２電極１２０の平均電位をＶｄｃとして、第２電極１２０の電圧振幅をＶ０ｐとして、プラズマ電位を（Ｖｄｃ＋Ｖ０ｐ）／２として算出する。すなわち本実施形態において、電極電位測定部４１０と制御部４２０は、プラズマ電位測定部として機能する。なお、制御部４２０は、バイアス電圧を制御することにより、上記したプラズマ電位を１００Ｖ未満にするのが好ましい。
【００２８】
ここで、上記した方法によって算出されたプラズマ電位の妥当性を説明する。オシロスコープで第２電極１２０の電位Ｖｃ（ｔ）を測定したとき、電位Ｖｃ（ｔ）は、平均電位Ｖｄｃ、電圧振幅Ｖ０ｐ、高周波の周波数ｆ、及び時間ｔを用いて、以下の（１）式のように示される。
Ｖｃ（ｔ）＝Ｖ０ｐ×sin（２πｆ×ｔ）＋Ｖｄｃ  ・・・・・（１）
一方、プラズマの電位の時間変化ｖp（ｔ）は、以下の（２）式のように示される。
Ｖｐ（ｔ）＝（Ｖ０ｐ＋Ｖｄｃ）／２×｛１＋sin(２πｆ×ｔ)｝  ・・・・・（２）
なお、（２）式は、例えば「プラズマ半導体プロセス工学」、内田労鶴圃、２００３年、３８-３９ページに記載されている。
イオンは電子に比べて質量が非常に大きく、プラズマ電位の変化のうち高周波成分には追従できない。このため、イオンの挙動に影響を与えるプラズマ電位Ｖｐは、（２）式から高周波成分を除去した値、すなわち（Ｖ０ｐ＋Ｖｄｃ）／２となる。
【００２９】
次に、図２を用いて、上記の電圧の関係について説明する。図２は、第１電極１１０と第２電極１２０の間で高周波の電位（すなわちプラズマの電位）がどのように変化しているかを模式的に示すグラフである。この図において、第２電極１２０に入力される高周波電力の平均電位をＶｄｃ、プラズマ電位をＶｐ、高周波の振幅をＶ０ｐとする。
【００３０】
第１電極１１０は接地されているため、第１電極１１０において、高周波の最高電位、高周波の平均電位、及び高周波の最低電位は、何れも０になる。そして第１電極１１０から離れるにつれて、高周波の最高電位及び高周波の平均電位は正の方向に増加し、その後一定値を取る。このとき一定となった高周波の平均電位が、プラズマ電位Ｖｐに相当する。なお、上記の関係は、Ｖ０ｐ＞Ｖdcのときに成立するものであり、Ｖp＞ＶdcやＶ０ｐ＞Ｖpなどの関係が得られる。後者の関係から、第１電極１１０と第２電極１２０の間において高周波の振幅（これはプラズマ電位Ｖpに対応）は、第２電極１２０に入力される高周波の振幅Ｖ０ｐより小さい。
【００３１】
そして第２電極１２０に近づくと、高周波の最高電位はほとんど変化しないが、高周波の電圧振幅が増加し、高周波の平均電位及び高周波の最低電位が減少していく。そして第２電極１２０において、高周波の平均電位はＶｄｃになり、また高周波の電圧振幅はＶ０ｐになる。
【００３２】
ここで、第２電極１２０に入力するバイアス電圧の電位を、高周波電力が供給されていてバイアス電圧が供給されていないときの第２電極１２０の電位より低くすると、第２電極１２０における高周波の平均電位Ｖｄｃが低くなる。また、それにつれて図２に示したグラフは、アース電位の部分（第１電極１１０及びプラズマ部分の最低電位）を除いて、全体的に低くなる方向にシフトする。このため、プラズマ電位を、高周波電力が供給されていてバイアス電圧が供給されていないときのプラズマ電位より、小さくすることができる。
【００３３】
図３は、プラズマ電位が低くなると基板１０に対するイオン衝撃が小さくなる理由を説明するための図である。イオン衝撃の大きさは、プラズマ電位と第１電極１１０の電位（すなわち基板１０）の差によって定まる。プラズマ電位が小さくなると、プラズマ電位と第１電極１１０の電位の差が小さくなり、基板１０に対するイオン衝撃が小さくなる。
【００３４】
図４は、成膜処理を行っているときにバイアス電流が特定の値より小さくなるようにバイアス電圧を制御する理由を説明するための図である。上記したように、バイアス電圧を下げてプラズマ電位を０に近づけていったとき、プラズマ電位が０となる前に、第１電極１１０と第２電極１２０の間を流れる直流電流が急激に増加する。そしてこの地点よりプラズマ電位が低くなる（すなわちバイアス電圧が低くなる）と、プラズマが不安定になり、成膜に問題が生じる。このため、成膜処理を行うときは、バイアス電圧、つまり、プラズマ電位をバイアス電流が急増する地点での値より大きくすることが好ましい。
【００３５】
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、プラズマ生成用の高周波電力を第２電極１２０に供給している。そして第２電極１２０に、さらに直流のバイアス電力を供給することにより、第２電極１２０の電位を、高周波電力が供給されていてバイアス電力が供給されていないときよりも低くする。これにより、プラズマ電位が、バイアス電圧が供給されていないときよりも低くなり、プラズマから基板１０に入射するイオンの衝撃が小さくなる。この作用は、プラズマ電位Ｖｐが１００Ｖ未満のときに顕著になる。この作用を生じさせるとき、基板１０が帯電しないように第１電極１１０と導通している必要がある。このようなイオン衝撃の抑制は、例えば薄膜太陽電池の光電変換層の形成において有効であり、成膜される光電変換層の膜質が改善される。一方、膜の形成は主に中性ラジカルの堆積によっているので、イオン入射の抑制自体が基板１０に形成される膜の成長速度へ影響することは少ない。
【００３６】
また、プラズマ電位を直接測定するのではなく、第２電極１２０の平均電位Ｖｄｃ及び電圧振幅Ｖ０ｐによってプラズマ電位を算出している。このため、ラングミューラプローブ等をプラズマ中に挿入する場合と比較してプラズマに影響を与えることなく、実際の膜の形成と同時に計測が可能であり、成膜条件にフィードバックをかけることができる。
【００３７】
また、第２電極１２０と電極電位測定部４１０とを、測定専用の配線である測定用配線４１２を介して接続しているため、第２電極１２０の電位の測定を精度よく行うことができる。従って、上記に示した制御を精度よく行うことができる。
【００３８】
なお本実施形態において、バイアス電圧の調整は、制御部４２０ではなく作業者が行っても良い。
【００３９】
図５は、第２の実施形態に係る成膜装置の構成を示す図である。本実施形態に係る成膜装置は、バイアス電圧を印加する電源が交流電源３１２である点を除いて、第１の実施形態と同様の構成である。交流電源３１２が出力する交流電圧は、高周波電源２１０が出力する高周波より周波数が小さく、その周波数はイオンが追従できる例えば１ＭＨｚ以下である。そして制御部４２０は、交流電源３１２の平均電圧を、直流電源３１０を用いたときの直流電圧と同様に扱うことで、交流電源３１２を制御する。すなわち交流電源３１２から出力される交流電力の平均電圧は、０ではなく、例えば、交流と直流を重畳したものや交流を半波整流したものである。
【００４０】
本実施形態によっても、交流電圧の振幅が大きくないときは第１の実施形態と同様の効果を得ることができる。
【００４１】
図６は、第３の実施形態に係る成膜装置の構成を示す図である。本実施形態に係る成膜装置は、以下の点を除いて第１の実施形態に係る成膜装置と同様の構成である。まず、第１電極１１０が接地されていなく、高周波電力のみを通すハイパスフィルタ２３０を介して接地される。また、バイアス電圧を入力する直流電源３１０が高周波数カットフィルタ３２０を介して第１電極１１０に接続されている。そして、第１電極１１０の電位を測定するための電極電位測定部４１４が、測定用配線４１６を介して第１電極１１０に接続されている。測定用配線４１６は、直流電源３１０と第１電極１１０を接続する配線とは別の配線である。電極電位測定部４１４の測定値は、制御部４２０に出力される。
【００４２】
本実施形態では、電極電位測定部４１０は、第２電極１２０の電位を測定し、測定結果を制御部４２０に出力する。電極電位測定部４１４は、第１電極１１０の電位を測定し、測定結果を制御部４２０に出力する。制御部４２０は、第１電極１１０の電位がプラズマ電位に近づく方向に、直流電源３１０が出力するバイアス電圧を制御する。バイアス電圧を印加しないときはプラズマ電位が正なので、印加するバイアス電圧は正となる。プラズマ電位は、第１の実施形態と同様の方法によって制御部４２０が算出する。
【００４３】
図７は、本実施形態によって基板１０に対するイオン衝撃が小さくなることを説明するための図である。直流電源３１０が正の電圧を第１電極１１０に入力すると、第１電極１１０の電位、すなわち基板１０の電位は正の方向にシフトし、プラズマ電位に近づく。この結果、プラズマ電位と基板１０の電位の差が小さくなり、基板１０に対するイオン衝撃が小さくなる。
【００４４】
従って、本実施形態によっても第１の実施形態と同様の効果を得ることができる。
【００４５】
図８は、第４の実施形態に係る成膜装置の構成を示す図である。この成膜装置は、直流電源３１０の代わりに、第２の実施形態に示した交流電源３１２を有している点を除いて、第３の実施形態と同様である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００４６】
図９は、第５の実施形態に係る成膜装置の構成を示す図である。この成膜装置は、特に基板１０に対して連続成膜を行う場合のものであり、連続成膜を行う点を除いて第１〜第４のいずれかの実施形態に係る成膜装置と同様の構成である。なお図９には、第１の実施形態と類似の構成を図示している。
【００４７】
本実施形態のような連続成膜においては、可撓性を有する基板１０を用いる。可撓性を有する基板１０としては、例えばポリイミド、ポリアミド、ポリイミドアミド、ポリエチレンナフタレート、ポリエチレンテレフタレート、ポリエーテルイミド、ポリエーテルエーテルケトン、及びポリエーテルスルホンなどから形成された樹脂フィルムの中から選ばれる。そして、基板１０は上記した樹脂フィルム上に導電性の層を設けたものであってもよい。また、可撓性を有するステンレスフィルム、鉄フィルム、チタンフィルム、アルミニウムフィルムなどの金属フィルムであってもよい。
【００４８】
基板１０が金属フィルムや導電性の層を設けた樹脂フィルムの場合、成膜処理が行われていない部分において成膜室１００の搬入口や搬出口またはフィルムを搬送するローラ（図示しない）に接する。したがって、第１電極１１０と成膜室１００は、基板１０を介して導通することになる。このため、第１と第２の実施形態に係る成膜装置に関しては、特に、問題はない。しかし、第３と第４の実施形態に係る成膜装置に関しては、第１電極１１０にバイアス電圧を印加する方式であり、このままではこの実施形態は適用できない。ただし、樹脂フィルム上に形成した導電性膜を切断して絶縁性を持たせたり、成膜室１００の搬入口・搬出口・搬送ローラに絶縁材料を用いて電気的な絶縁を保った場合はその限りではない。本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００４９】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば上記した各実施形態では、成膜装置について述べたが、ドライエッチング装置において、上記した各実施形態と同様のバイアス電圧を入力しても良い。これによって、イオン衝撃によるダメージが少ないエッチングが可能となる。
【実施例】
【００５０】
（実施例１）
第２電極１２０の電位を測定する方法として、整合器２２０の出口（整合器２２０の第２電極１２０側）で測定した場合と、測定用配線４１２を用いて測定した場合について比較実験を行った。【００５１】
成膜装置の構成は、第１の実施形態と同様である。原料ガスには、ＳｉＨ４を１２ｓｃｃｍ、水素を１７００ｓｃｃｍ用いた。成膜室１００の圧力は１２ｔｏｒｒとして、基板１０の温度を２００℃とした。高周波電源２１０の周波数及び電力をそれぞれ４０ＭＨｚ及び５０〜２００Ｗとした。電極電位測定部４１０としてはオシロスコープを用いた。【００５２】
オシロスコープによって計測された電位は、上記した（１）式で表されるサイン波であり、周波数は電源の値である４０ＭＨｚであった。【００５３】
図１０は、オシロスコープによって計測された高周波の電圧振幅Ｖ０ｐと高周波電源２１０の電力の関係を示す。整合器２２０の出口における電圧振幅Ｖ０ｐと第２電極１２０における電圧振幅Ｖ０ｐは、値が大きく違うことがわかった。【００５４】
第２電極１２０に供給される高周波電流を計測してみると、５０Ｗで４Ａ、２００Ｗで５．７Ａと大きな値であった。整合器２２０から第２電極１２０までに特に電気素子は接続されていないが、４０ＭＨｚという高周波では導線部のインダクタンスにともなう電圧降下が発生したものと考えられる。【００５５】
この結果から、第２電極１２０の電位によってバイアス電圧を制御するためには、専用配線である測定用配線４１２を用いた方が良いことが分かった。【００５６】
（実施例２）
第２電極１２０へ直流電圧を重畳するにあたり、高周波電源２１０より直流電源３１０へ高周波が流れるのを阻止する高周波数カットフィルタ３２０を挿入している。この効果を確認するために、高周波数カットフィルタ３２０の後段にオシロスコープを接続して高周波の漏れを測定したが、検出範囲外であった。【００５７】
（実施例３）
第２電極１２０へ直流電圧を重畳することによって、プラズマ電位を下げることができるかを、第５の実施形態と同様の装置を用いて確かめた。【００５８】
原料ガスには、ＳｉＨ４を３０ｓｃｃｍ、水素を１７００ｓｃｃｍ用いた。成膜室１００の圧力は４ｔｏｒｒとして、高周波電源２１０の周波数及び電力をそれぞれ２７ＭＨｚ及び３００Ｗとした。電極電位測定部４１０としてはオシロスコープを用いた。そして、直流電源３１０の出力電圧Ｖｂを０Ｖから−３５０Ｖまで変化させて、第２電極１２０の電圧を測定した。基板１０としては、Ａｇの薄膜をコーティングしたポリイミドフィルムを使用した。基板１０の両端は、成膜室１００に接していたため、基板１０は接地電位になっていた。【００５９】
図１１は、第２電極１２０の平均電圧Ｖｄｃと電圧振幅Ｖ０ｐの負の直流バイアス電圧‐Ｖｂに対する依存性を示すグラフである。図１１には、（Ｖ０ｐ＋Ｖｄｃ）／２として算出されるプラズマ電位Ｖｐも合わせて図示した。【００６０】
ＶｄｃはＶｂと一致していた。このため、直流電源３１０で発生した電圧が第２電極１２０にそのまま印加されたことがわかった。また、直流バイアス電圧を印加しない状態でのセルフバイアス電圧Ｖｄｃ（フローティング電位）は−２Ｖとほぼ０であった。対称的な電極構成や比較的高い圧力であったため、電位も対称的になったものと考えられる。【００６１】
一方、Ｖ０ｐは−Ｖｂとともに増加したが、プラズマ電位Ｖｐはバイアス電圧Ｖｂが負の方向に大きくなるにつれて低下した。逆に正の直流バイアスを印加した場合、プラズマ電位Ｖｐは増加した。このように、直流バイアス電圧を第２電極１２０に重畳することで、プラズマ電位Ｖｐを制御できることがわかった。なお、Ｖｂ＝−３５０Ｖ程度でプラズマ電位Ｖｐ＝０Ｖになると見積もられるが、第２電極１２０の電位が変動して計測できなかった。実際、プラズマは時間的に変動し、安定した放電が得られなかった。プラズマ電位Ｖｐが０Ｖ以下では高周波放電が維持できなく、放電が不安定になったものと考えられる。【００６２】
図１２は、直流バイアス印加によって流れる直流電流Ｉｂの負の直流バイアス電圧‐Ｖｂに対する依存性を示すグラフである。直流電流Ｉｂは−Ｖｂとともに増加した後、飽和する傾向を示すが、−Ｖｂが３００Ｖを越えると急激な増加に転じる。その境界は、本実施例では約３２０Ｖであり、プラズマ電位Ｖｐが零となる負バイアス電圧（−Ｖｂ=３５０Ｖ）よりやや小さかった。【００６３】
また、−Ｖｂとともに第２電極１２０側のシースが厚くなった。バイアス電圧を入力しないときのシース厚さは１ｍｍ程度であったものが、Ｖｂ＝−２００Ｖでは電極間の中央を越えてプラズマが第１電極１１０側に偏った状態となった。その後、−Ｖｂ＞３２０Ｖとなってバイアス電流が急増すると、プラズマは電極面方向に不均一となり、電極面内で分布を持つようになる。第２電極１２０のシースの一部が第１電極１１０に達し、プラズマが第１電極１１０の表面上に分散しているように見えた。この状態において、第２電極１２０の平均電圧Ｖｄｃ及び電圧振幅Ｖ０ｐはふらつき、安定した値とならなかった。【００６４】
以上より、第２電極１２０が負バイアスされることでプラズマ中の電子に斥力が働いてプラズマは第２電極１２０側へ寄せられる。電流が急増するところでは第２電極１２０のシースの一部が第１電極１１０に達し、この部分は直流放電状態となって電流が増加するものと考えられる。高周波放電から直流放電状態へと移行する段階と考えられる。これより、安定した高周波放電が得られるのは、バイアス電流が急増しない範囲であることがわかった。また、プラズマ電位が零となる負バイアス電圧（−Ｖｂ＝３５０Ｖ）で成膜すると、基板１０には微粒子が堆積し、膜とはならなかった。【００６５】
（実施例４）
実施例３において、基板１０として、金属膜を被覆していないガラスを用いた。ガラスは絶縁性であるため、直流バイアスの電流が流れにくくなった。この結果、基板１０として導電性基板を用いた場合、Ｖｂ＝−１００Ｖでバイアス電流が０．２９Ａであったのに対して、基板１０としてガラスを用いると同条件でバイアス電流が０．１１Ａに減少した。ここで流れた電流は、第１電極１１０のうち基板１０に被覆されていない領域に流れたものと考えられる。このため、本発明において、基板１０は成膜面が第１電極１１０と導通しているのが好ましいことがわかった。【００６６】
（実施例５）
微結晶シリコン薄膜太陽電池を対象に、イオン衝撃の低減による特性の向上について検証した。裏面電極としてのＡｇ膜をコーティングしたポリイミドフィルム状の基板１０に、ｎ型の微結晶シリコン層（約３０ｎｍ）、ｉ型の微結晶シリコン層（約２μｍ）、ｐ型の微結晶シリコン層（約３０ｎｍ）、ＩＴＯからなる透明電極膜、及びＡｇからなる櫛状の電極を順次形成した。各微結晶シリコン層はプラズマＣＶＤ法を用いて成膜した。製膜装置は図９に示す装置を３台連結した装置であり、微結晶シリコン層の各層をｎ層、ｉ層、ｐ層の順に堆積した。バイアス電圧はｉ型の微結晶シリコン層を成膜するときのみに印加した。原料ガスとしては、ｉ型の微結晶シリコン層を成膜するときにはＳｉＨ４及び水素ガスを使用し、ｎ型の微結晶シリコン層とｐ型の微結晶シリコン層を成膜するときには、ＳｉＨ４及び水素ガスに、それぞれホスフィンガスとジボランガスを添加した。裏面電極としてのＡｇ膜及びＩＴＯ透明電極膜はスパッタリング法で形成し、櫛状の電極は蒸着法で形成した。【００６７】
光電変換層であるｉ型微結晶シリコン層の成膜条件の詳細は、次の通りである。成膜装置としては、第５の実施形態に示した成膜装置を用いた。原料ガスの流量は、ＳｉＨ４を２０ｓｃｃｍ、水素を１７００ｓｃｃｍとした。成膜室１００の圧力は４ｔｏｒｒとして、基板温度を２００℃とした。また、高周波電源２１０の周波数及び電力を、それぞれ２７ＭＨｚ及び３００Ｗとした。第２電極１２０に重畳する直流バイアス電圧Ｖｂは、なし（フローティング電位:−３Ｖ）、−５０Ｖ、−１００Ｖ、−２００Ｖ、及び−３００Ｖとした。基板１０は第１電極１１０に接するとともに、基板１０の両端は成膜室１００にも接触していたため、基板１０はアース電位となっていた。【００６８】
図１３に、第２電極１２０の高周波電圧振幅Ｖop、プラズマ電位Ｖｐ、バイアス電流Ｉｂそれぞれの負の直流バイアス電圧−Ｖｂへの依存性を示す。これらの依存性は実施例３と同様であった。また、本実施例における成膜条件はすべてＶｐ>０であり、Ｖｂ＝−３５０ＶでＶｐ＝０Ｖとなると見積もられた。【００６９】
微結晶シリコン層の膜質の一つとして、シリコンの結晶化の程度をラマン分光により評価した。結晶化率を表すパラメータとして、ａ−Ｓｉピーク(４８０ｃｍ−１)の高さＩａと結晶Ｓｉピーク(５１０ｃｍ−１)の高さＩｃの比率Ｉｃ／Ｉａを用いた。【００７０】
また、作製した微結晶シリコン薄膜太陽電池の特性をソーラーシミュレータで測定した。このときの光の強度を１００ｍＷ／ｃｍ２として、光電変換効率を測定した。【００７１】
これらの測定結果および成膜速度を表１に示す。
【表１】
0005397464.tif 000002
【００７２】
図１４に、ＳｉＨ４流量が２０ｓｃｃｍの場合について光電変換効率の負の直流バイアス電圧−Ｖｂ依存性、及び光電変換光率のプラズマ電位Ｖｐ依存性を示す。負の直流バイアス−Ｖｂが大きくなるにつれて、光電変換効率が大きくなっていた。また、プラズマ電位が小さくなるにつれて光電変換効率が向上した。バイアス電圧Ｖｂを印加しないときの第１電極１１０に対する電位が第２電極１２０の電位（フローティング電位）よりも低くなるようにバイアス電圧Ｖｂを印加することで、光電変換効率が向上したことがわかる。プラズマ電位で言い換えると、バイアス電圧Ｖｂを印加しないときの第１電極１１０に対するプラズマ電位よりも低くなるようにバイアス電圧Ｖｂを印加することで、光電変換効率が向上したと言える。また、これはイオン衝撃の低減によって膜質が向上したためと考えられる。【００７３】
ただし、直流バイアス電圧を−３００Ｖまで下げると光電変換効率が低下した。これはプラズマ電位Ｖｐが零に近くなり、第２電極１２０のシースが部分的に第１電極１１０に達し、プラズマが不安定になったためと考えられる。バイアス電流が急増したことも、これを裏付けている。【００７４】
以上より、第２電極１２０にフローティング電位よりも低い直流バイアス電圧Ｖｂを印加することで、微結晶シリコン薄膜太陽電池の特性が改善することが分かった。特に、プラズマ電位Ｖｐが１００Ｖ以下で光電変換効率が最大をとることが分かる。【００７５】
また、第２電極１２０の電圧を低くしてプラズマ電位の電位が０に近づくと、微結晶シリコン薄膜太陽電池の特性が逆に悪くなることが分かった。これは、第２電極１２０のシースが部分的に第１電極１１０に達し、プラズマが不安定になったためと考えられる。このタイミングにおいて、第１電極１１０と第２電極１２０の間を流れる直流電流は急激に増加する。このため、成膜処理を行っているときのバイアス電圧を、プラズマ電位が特定の値より大きくなる値以下にするのが好ましいことが分かった。【００７６】
図１５に、成膜速度およびラマンピーク高さの比Ｉｃ／Ｉａの負の直流バイアス電圧依存性を示す。Ｉｃ／Ｉａは、負の直流バイアス電圧とともに大きくなる傾向があった。微結晶シリコン薄膜太陽電池は、アモルファスシリコンと結晶性シリコンの境界付近で特性がよいため、Ｉｃ／Ｉａは１より大きく、かつ１に近い方が好ましい。このため、ＳｉＨ４の流量を増やして結晶化率を下げることにより、成膜速度を向上させつつ太陽電池特性をさらに改善できることが予測される。これは、後述する実施例６において確認された。【００７７】
なお、成膜速度は直流バイアスとともに小さくなるが、その減少量は小さく、Ｖｂ＝−３００Ｖで１５％程度であった。このため、上記したように、ＳｉＨ４の流量を増やすことにより、結果として成膜速度を上昇できることが期待される。これは、後述する実施例６において確認された。【００７８】
（実施例６）
実施例５の実験において、ｉ型微結晶シリコン層の製膜条件の内、ＳｉＨ４ガス流量を変えて微結晶シリコン薄膜太陽電池を作製した。そして作製した試料に対して、実施例６と同様の測定を行った。これらの測定結果および成膜速度を表２に示す。
【表２】
0005397464.tif 000003
【００７９】
ＳｉＨ４の流量の増加にともなって、成膜速度が速くなり、かつＩｃ／Ｉａが小さくなる傾向があった。またＳｉＨ４の流量の増加に伴って光電変換効率も増加する傾向にある。またＩｃ／Ｉａを考慮してもバイアス電圧−Ｖｂとともに光電変換効率が向上することがわかる。
【００８０】
この出願は、２００９年３月４日に出願された日本特許出願特願２００９−５０４５３を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【符号の説明】
【００８１】
１０ 基板
１００ 成膜室
１１０ 第１電極
１２０ 第２電極
２１０ 高周波電源
２２０ 整合器
２３０  ハイパスフィルタ
３１０ 直流電源
３１２ 交流電源
３２０ 高周波数カットフィルタ
４１０ 電極電位測定部
４１２ 測定用配線
４１４ 電極電位測定部
４１６ 測定用配線
４２０ 制御部
【図１】
0005397464.tif 000004
【図２】
0005397464.tif 000005
【図３】
0005397464.tif 000006
【図４】
0005397464.tif 000007
【図５】
0005397464.tif 000008
【図６】
0005397464.tif 000009
【図７】
0005397464.tif 000010
【図８】
0005397464.tif 000011
【図９】
0005397464.tif 000012
【図１０】
0005397464.tif 000013
【図１１】
0005397464.tif 000014
【図１２】
0005397464.tif 000015
【図１３】
0005397464.tif 000016
【図１４】
0005397464.tif 000017
【図１５】
0005397464.tif 000018