(57)【特許請求の範囲】
【請求項１】
第１の電極と、
前記第１の電極の上方に形成され、開口を有する化合物半導体層と、
前記化合物半導体層の上方に形成された第２の電極と、
前記開口内に絶縁膜を介して埋め込まれたゲート電極と
を有しており、
前記化合物半導体層は、
第１の化合物半導体と、
前記第１の化合物半導体上に形成された第２の化合物半導体と、
前記第２の化合物半導体上に形成された第３の化合物半導体と、
前記絶縁膜の側面と、前記第１の化合物半導体、前記第２の化合物半導体、及び前記第３の化合物半導体の側面とに接する第４の化合物半導体と
を含み、
前記第１の化合物半導体の前記第４の化合物半導体との界面及び前記第３の化合物半導体の前記第４の化合物半導体との界面に、二次元電子ガスが発生し、
前記第２の化合物半導体の前記第４の化合物半導体との界面は、二次元電子ガスの非発生領域とされることを特徴とする化合物半導体装置。
【請求項２】
前記絶縁膜は、前記ゲート電極の下面と接する部分の膜厚が前記ゲート電極の側面と接する部分の膜厚よりも厚いことを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記化合物半導体層は、前記第３の化合物半導体の上方で前記第２の電極下に形成された第５の化合物半導体を更に含み、
前記第５の化合物半導体は、前記第３の化合物半導体よりも高い濃度に導電性不純物を含有することを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
第１の電極と、
前記第１の電極の上方に形成され、開口を有する化合物半導体層と、
前記化合物半導体層の上方に形成された第２の電極と、
前記開口内を絶縁膜を介して埋め込むゲート電極と
を有しており、
前記化合物半導体層は、
第１の化合物半導体と、
前記第１の化合物半導体上に形成された第２の化合物半導体と、
前記第２の化合物半導体上に形成された第３の化合物半導体と、
前記絶縁膜の側面と、前記第１の化合物半導体、前記第２の化合物半導体、及び前記第３の化合物半導体の側面とに接する第４の化合物半導体と
を含み、
前記第２の化合物半導体の格子定数は、前記第１の化合物半導体及び前記第３の化合物半導体の格子定数よりも小さく、
前記第４の化合物半導体の格子定数は、前記第１の化合物半導体及び前記第３の化合物半導体の格子定数よりも小さく、
前記第２の化合物半導体の格子定数は、前記第４の化合物半導体の格子定数以下であることを特徴とする化合物半導体装置。
【請求項５】
前記絶縁膜は、前記ゲート電極の下面と接する部分の膜厚が前記ゲート電極の側面と接する部分の膜厚よりも厚いことを特徴とする請求項４に記載の化合物半導体装置。
【請求項６】
前記化合物半導体層は、前記第３の化合物半導体の上方で前記第２の電極下に形成された第５の化合物半導体を更に含み、
前記第５の化合物半導体は、前記第３の化合物半導体よりも高い濃度に導電性不純物を含有することを特徴とする請求項４又は５に記載の化合物半導体装置。
【請求項７】
第１の化合物半導体、前記第１の化合物半導体よりも格子定数の小さい第２の化合物半導体、及び前記第２の化合物半導体よりも格子定数の大きい第３の化合物半導体を、開口を有するように形成し、
前記開口の内壁の側面に、前記第１の化合物半導体及び前記第３の化合物半導体よりも格子定数の小さい第４の化合物半導体を形成し、
前記開口の内壁面を覆うように絶縁膜を形成し、
前記開口内を前記絶縁膜を介して埋め込むようにゲート電極を形成し、
前記第１の化合物半導体の下方に第１の電極を、前記第３の化合物半導体の上方に第２の電極をそれぞれ形成し、
前記第２の化合物半導体の格子定数は、前記第４の化合物半導体の格子定数以下であることを特徴とする化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体層を備えた化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
化合物半導体の電界効果型トランジスタ（Field Effect Transistor：ＦＥＴ）、例えばＧａＮを用いたＧａＮ−ＦＥＴは、通常のＳｉ−ＭＯＳＦＥＴと比較して耐圧が高く、自動車用等の高耐圧電力デバイスとして有望視されている。
ＧａＮ−ＦＥＴでは、通常のＳｉ−ＭＯＳＦＥＴと同様に、いわゆる横型構造及び縦型構造のものがある。横型構造のＦＥＴは、半導体基板上又は半導体層上にドレイン電極、ゲート電極、及びソース電極が並ぶように構成される。縦型構造のＦＥＴは、ドレイン電極、ゲート電極、及びソース電極が順次積層されて構成される。【０００３】
縦型構造のＦＥＴは、横型構造のＦＥＴと比較して、以下のような利点を有する。
電流の経路が垂直方向となることから、半導体チップあたりの電流量が増加する。また、大電流が流れることから大面積を要するソース電極及びドレイン電極をゲート電極の上下に配置するため、チップ面積が小さくなる。更に、半導体チップあたりの金属の割合が大きくなることから、放熱特性も向上する。【０００４】
従来より、縦型構造のＧａＮ−ＦＥＴが案出されている。このＧａＮ−ＦＥＴでは、化合物半導体層がｎ型ＧａＮ（ｎ−ＧａＮ）、ｐ型ＧａＮ（ｐ−ＧａＮ）、及びｎ−ＧａＮが積層された、いわゆるｎｐｎ構造とされている。そして、化合物半導体層に形成された溝を埋め込むようにゲート電極が設けられる（特許文献１、非特許文献１，２を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１９２７０１号公報
【非特許文献】
【０００６】
【非特許文献１】AppliedPhysics Express 1 (2008) 011105
【非特許文献２】AppliedPhysics Express 1 (2008) 021104
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の縦型構造のＧａＮ−ＦＥＴでは、以下のような問題があるため、未だ実用に至っていない。
化合物半導体層にｐ−ＧａＮを用い、更にｐ−ＧａＮ上にｎ−ＧａＮが存在するため、ｐ−ＧａＮが活性化しない。トランジスタ動作中にｐ−ＧａＮのｐ型不純物、例えばＭｇが拡散（マイグレーション）する等の問題がある。
従来の縦型構造のＧａＮ−ＦＥＴは、その構造上、高電子密度且つ高電子移動度の二次元電子ガス（Two-Dimensional Electron Gas：２ＤＥＧ）が存在せず、化合物半導体装置に期待される高耐圧、高出力を得ることができない。【０００８】
本発明は、上記の課題に鑑みてなされたものであって、ｐ型の化合物半導体を用いることに起因する諸問題が発生せず、十分な高耐圧、高出力を得ると共にノーマリ・オフ動作を実現することができ、微細化が可能な信頼性の高い縦型構造の化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
化合物半導体装置の一態様は、第１の電極と、前記第１の電極の上方に形成され、開口を有する化合物半導体層と、前記化合物半導体層の上方に形成された第２の電極と、前記開口内に絶縁膜を介して埋め込まれたゲート電極とを有しており、前記化合物半導体層は、第１の化合物半導体と、前記第１の化合物半導体上に形成された第２の化合物半導体と、前記第２の化合物半導体上に形成された第３の化合物半導体と、前記絶縁膜の側面と、前記第１の化合物半導体、前記第２の化合物半導体、及び前記第３の化合物半導体の側面とに接する第４の化合物半導体とを含み、前記第１の化合物半導体の前記第４の化合物半導体との界面及び前記第３の化合物半導体の前記第４の化合物半導体との界面に、二次元電子ガスが発生し、前記第２の化合物半導体の前記第４の化合物半導体との界面は、二次元電子ガスの非発生領域とされる。
【００１０】
化合物半導体装置の他態様は、第１の電極と、前記第１の電極の上方に形成され、開口を有する化合物半導体層と、前記化合物半導体層の上方に形成された第２の電極と、前記開口内を絶縁膜を介して埋め込むゲート電極とを有しており、前記化合物半導体層は、第１の化合物半導体と、前記第１の化合物半導体上に形成された第２の化合物半導体と、前記第２の化合物半導体上に形成された第３の化合物半導体と、前記絶縁膜の側面と、前記第１の化合物半導体、前記第２の化合物半導体、及び前記第３の化合物半導体の側面とに接する第４の化合物半導体とを含み、前記第２の化合物半導体の格子定数は、前記第１の化合物半導体及び前記第３の化合物半導体の格子定数よりも小さく、前記第４の化合物半導体の格子定数は、前記第１の化合物半導体及び前記第３の化合物半導体の格子定数よりも小さく、前記第２の化合物半導体の格子定数は、前記第４の化合物半導体の格子定数以下である。
【００１１】
化合物半導体装置の製造方法の一態様は、第１の化合物半導体、前記第１の化合物半導体よりも格子定数の小さい第２の化合物半導体、及び前記第２の化合物半導体よりも格子定数の大きい第３の化合物半導体を、開口を有するように形成し、前記開口の内壁の側面に、前記第１の化合物半導体及び前記第３の化合物半導体よりも格子定数の小さい第４の化合物半導体を形成し、前記開口の内壁面を覆うように絶縁膜を形成し、前記開口内を前記絶縁膜を介して埋め込むようにゲート電極を形成し、前記第１の化合物半導体の下方に第１の電極を、前記第３の化合物半導体の上方に第２の電極をそれぞれ形成し、前記第２の化合物半導体の格子定数は、前記第４の化合物半導体の格子定数以下である。
【発明の効果】
【００１２】
上記の各態様によれば、ｐ型の化合物半導体を用いることに起因する諸問題が発生せず、十分な高耐圧、高出力を得ることができ、微細化が可能な信頼性の高い縦型構造の化合物半導体装置が実現する。しかも、この化合物半導体装置では、ゲート電極に電圧を印加しない状態では電流が流れないノーマリ・オフ動作が実現され、且つトランジスタのオン／オフを適切に制御することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、第１の実施形態による縦型構造のＨＥＭＴの構成を示す概略平面図である。
【図２】図２は、第１の実施形態による縦型構造のＨＥＭＴの構成を示す概略断面図である。
【図３】図３は、第１の実施形態による縦型構造のＨＥＭＴの他の例を示す概略断面図である。
【図４Ａ】図４Ａは、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を示す概略平面図である。
【図４Ｂ】図４Ｂは、図４Ａに引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を示す概略平面図である。
【図４Ｃ】図４Ｃは、図４Ｂに引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を示す概略平面図である。
【図４Ｄ】図４Ｄは、図４Ｃに引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を示す概略平面図である。
【図５Ａ】図５Ａは、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を示す概略断面図である。
【図５Ｂ】図５Ｂは、図５Ａに引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を示す概略断面図である。
【図５Ｃ】図５Ｃは、図５Ｂに引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を示す概略断面図である。
【図５Ｄ】図５Ｄは、図５Ｃに引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を示す概略断面図である。
【図５Ｅ】図５Ｅは、図５Ｄに引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を示す概略断面図である。
【図５Ｆ】図５Ｆは、図５Ｅに引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を示す概略断面図である。
【図５Ｇ】図５Ｇは、図５Ｆに引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を示す概略断面図である。
【図５Ｈ】図５Ｈは、図５Ｇに引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を示す概略断面図である。
【図５Ｉ】図５Ｉは、図５Ｈに引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を示す概略断面図である。
【図６】図６は、第１の実施形態で用いるＭＯＣＶＤ装置の概略構成を示す図である。
【図７】図７は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおけるゲート電極の他の構成例を示す概略平面図である。
【図８】図８は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける、電子密度（／ｃｍ３）の基板の表面からの距離との関係を示す特性図である。
【図９】図９は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける、エネルギーバンドにおける伝導帯（ｅＶ）の基板の表面からの距離との関係を示す特性図である。
【図１０】図１０は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける、ドレイン電流Ｉｄ（Ａ／ｍ）のゲート電圧Ｖｇｓ（Ｖ）との関係を示す特性図である。
【図１１】図１１は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける、ドレイン電流Ｉｄ（Ａ／ｍ）のドレイン−ソース間電圧Ｖｄｓ（Ｖ）との関係を示す特性図である。
【図１２Ａ】図１２Ａは、第１の実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１２Ｂ】図１２Ｂは、図１２Ａに引き続き、第１の実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１２Ｃ】図１２Ｃは、図１２Ｂに引き続き、第１の実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１２Ｄ】図１２Ｄは、図１２Ｃに引き続き、第１の実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１２Ｅ】図１２Ｅは、図１２Ｄに引き続き、第１の実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１３Ａ】図１３Ａは、第１の実施形態の変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１３Ｂ】図１３Ｂは、図１３Ａに引き続き、第１の実施形態の変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１３Ｃ】図１３Ｃは、図１３Ｂに引き続き、第１の実施形態の変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１３Ｄ】図１３Ｄは、図１３Ｃに引き続き、第１の実施形態の変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１４】図１４は、第２の実施形態による電源装置の概略構成を示す結線図である。
【図１５】図１５は、第３の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１４】
以下、諸実施形態について図面を参照して詳細に説明する。
【００１５】
（第１の実施形態）
本実施形態では、化合物半導体装置として、いわゆる縦型構造の高電子移動度トランジスタ（High
Electron Mobility Transistor：ＨＥＭＴ）について、その装置構成と製造方法を開示する。
【００１６】
［縦型構造のＨＥＭＴの装置構成］
図１は、第１の実施形態による縦型構造のＨＥＭＴを示す概略平面図である。図１では、理解の容易を考慮して、ゲート電極よりも上層の構造物がない状態を示す。図２は、第１の実施形態による縦型構造のＨＥＭＴを示す概略断面図である。図２において、左側の図が図１の破線Ｉ−Ｉに沿った断面に対応し、右側の図が図１の破線ＩＩ−ＩＩに沿った断面に対応する。
【００１７】
本実施形態による縦型構造のＨＥＭＴでは、基板１の表面に、第１の化合物半導体層２、第２の化合物半導体層３、第３の化合物半導体層４、及び第５の化合物半導体層５が積層形成される。この積層体に形成された開口１０Ａの側面に第４の化合物半導体層６が形成される。開口１０Ａには、第４の化合物半導体層６を介して電極溝７ａを有する絶縁膜７が形成される。絶縁膜７の電極溝７ａを埋め込むようにゲート電極８が形成される。ゲート電極８の上面には層間絶縁膜９が形成され、ゲート電極８は絶縁膜７及び層間絶縁膜９で覆われた形とされる。ゲート電極８の上方には、絶縁膜７及び層間絶縁膜９に形成された開口１０Ｂを埋め込み第５の化合物半導体層５と接続されるソース電極１１が形成される。ゲート電極８の下方には、基板１の裏面にドレイン電極１２が形成される。
【００１８】
基板１は、例えばＧａＮ単結晶基板である。基板１としては、当該基板側へのリーク電流の発生を防止するために高抵抗の基板を用いることが望ましく、基板１に導電性不純物、例えばｎ型不純物であるＳｉをドープし、基板１をｎ＋型とする。縦型構造のトランジスタでは、裏面に電極（ドレイン電極）を形成する必要があるため、導電性の基板を用いる。なお、基板１として導電性のＧａＮ単結晶基板を用いる代わりに、導電性サファイア基板、導電性ＳｉＣ基板、導電性Ｓｉ基板等を用いても良い。
【００１９】
第２の化合物半導体層３の格子定数は、第１及び第３の化合物半導体層２，４の格子定数よりも小さい。第４の化合物半導体層６の格子定数は、第１及び第３の化合物半導体層２，４の格子定数よりも小さい。この構成により、第１の化合物半導体層２と第４の化合物半導体層６との格子定数差、第３の化合物半導体層４と第４の化合物半導体層６との格子定数差に起因した歪みが第４の化合物半導体層６に生じる。この歪みによりピエゾ分極及び自発分極が生じ、第１、第３及び第５の化合物半導体層２，４，５の第４の化合物半導体層６との界面に２ＤＥＧ（図２中、破線で示す）が発生する。この２ＤＥＧは、高電子密度且つ高電子移動度の電子ガスである。この構成により、所期の２ＤＥＧが発生して高耐圧及び高出力を得ることができる縦型のＨＥＭＴ構造が実現する。
【００２０】
上記した格子定数の関係から、第２の化合物半導体層３の第４の化合物半導体層６との界面には、２ＤＥＧは殆ど発生しない。この構成により、所期の十分なノーマリ・オフ動作が実現する。
更に、第２の化合物半導体層３及び第４の化合物半導体層６の化合物半導体として、前者の格子定数が後者の格子定数以下となるものを用いることが好適である。この場合、２ＤＥＧは、第２の化合物半導体層３の第４の化合物半導体層６との界面には発生しない（第２の化合物半導体層３の第４の化合物半導体層６との界面は２ＤＥＧの非発生領域とされる。）。この構成により、完全なノーマリ・オフ動作が実現する。
【００２１】
第５の化合物半導体層５は、その表面に直接ソース電極１１が接続形成される。そのため、第５の化合物半導体層５に導電性不純物を高濃度にドーピングすることにより、ソース電極１１とのコンタクト抵抗を低減させることができる。
【００２２】
ゲート電極８は、図１に示すように、櫛歯状（フィンガー状）に複数形成される。各ゲート電極８は、一端がゲートバスライン８ａと接続された形に形成される。
【００２３】
絶縁膜７は、ゲート電極８が形成される電極溝７ａを有し、ゲート電極８の底面を覆う部分７ｂの膜厚が、ゲート電極８の側面を覆う部分７ｃの膜厚よりも厚く形成される。
部分７ｃはゲート電極８のゲート絶縁膜として機能する。部分７ｂは部分７ｃよりも厚く、且つ第１の化合物半導体層２の膜厚以下に形成される。部分７ｂは、その厚みが部分７ｃの膜厚以下では、ゲート電極８の十分な耐圧が得られない。一方、部分７ｂは、その厚みが第１の化合物半導体層２の膜厚より厚いと、第１の化合物半導体層２の側面は、部分７ｃ（及び第４の化合物半導体層６）を介したゲート電極８の側面と全く重ならないことになる。そのため、ゲート電極８の電圧が第１の化合物半導体層２に十分に印加されず、所期濃度の２ＤＥＧが得られない虞がある。部分７ｂを、部分７ｃよりも厚く、且つ第１の化合物半導体層２の膜厚以下に形成することで、ゲート電極８とドレイン電極１１との距離が大きくなり十分な耐圧が確保されると共に、所期の高濃度の２ＤＥＧを発生させることができる。
【００２４】
以下、本実施形態による縦型のＨＥＭＴにおいて、用いる化合物半導体の具体例について説明する。
【００２５】
（１）ＧａＮ及びＡｌＧａＮを用いる場合
ＧａＮとＡｌＧａＮは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、各層は以下のようになる。第１及び第３の化合物半導体層２，４はＧａＮ層、第２及び第４の化合物半導体層３，６はＡｌＧａＮ層となる。第５の化合物半導体層５は、導電性不純物であるｎ型不純物濃度の高いｎ＋−ＧａＮ層となる。第１〜第５の化合物半導体層２〜６は、例えば後述するＭＯＣＶＤ法により形成される。
【００２６】
ＧａＮとＡｌＧａＮとの格子定数の相違に起因して、第１、第３及び第５の化合物半導体層２，４，５の第４の化合物半導体層６との界面に、高電子密度且つ高電子移動度の２ＤＥＧが発生する。
また、第２及び第４の化合物半導体層３，６を、Ａｌの組成比率が同一のＡｌＧａＮとすることにより、両者の格子定数が同一となる。そのため、第２の化合物半導体層３の第４の化合物半導体層６との界面には２ＤＥＧが発生せず、完全なノーマリ・オフが実現する。
【００２７】
（２）ＩｎＡｌＮ及びＡｌＮを用いる場合
ＩｎＡｌＮとＡｌＮは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、各層は以下のようになる。第１及び第３の化合物半導体層２，４はＩｎＡｌＮ層、第２及び第４の化合物半導体層３，６はＡｌＮ層となる。第５の化合物半導体層５は、導電性不純物であるｎ型不純物濃度の高いｎ＋−ＩｎＡｌＮ層となる。第１〜第５の化合物半導体層２〜６は、例えば後述するＭＯＣＶＤ法により形成される。
【００２８】
ＩｎＡｌＮとＡｌＮとの格子定数の相違に起因して、第１、第３及び第５の化合物半導体層２，４，５の第４の化合物半導体層６との界面に、高電子密度且つ高電子移動度の２ＤＥＧが発生する。
また、第２及び第４の化合物半導体層３，６では、両者のＡｌＮの格子定数が同一となる。そのため、第２の化合物半導体層３の第４の化合物半導体層６との界面には２ＤＥＧが発生せず、完全なノーマリ・オフが実現する。
【００２９】
（３）ＩｎＡｌＧａＮ及びＡｌＮを用いる場合
ＩｎＡｌＧａＮとＡｌＮは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、各層は以下のようになる。第１及び第３の化合物半導体層２，４はＩｎＡｌＧａＮ層、第２及び第４の化合物半導体層３，６はＡｌＮ層となる。第５の化合物半導体層５は、導電性不純物であるｎ型不純物濃度の高いｎ＋−ＩｎＡｌＧａＮ層となる。第１〜第５の化合物半導体層２〜６は、例えば後述するＭＯＣＶＤ法により形成される。
【００３０】
ＩｎＡｌＧａＮとＡｌＮとの格子定数の相違に起因して、第１、第３及び第５の化合物半導体層２，４，５の第４の化合物半導体層６との界面に、高電子密度且つ高電子移動度の２ＤＥＧが発生する。
また、第２及び第４の化合物半導体層３，６では、両者のＡｌＮの格子定数が同一となる。そのため、第２の化合物半導体層３の第４の化合物半導体層６との界面には２ＤＥＧが発生せず、完全なノーマリ・オフが実現する。
【００３１】
（４）ＩｎＡｌＮ及びＩｎＡｌＧａＮを用いる場合
ＩｎＡｌＮとＩｎＡｌＧａＮとでは、そのＩｎ，Ａｌ，Ｇａの組成比率を調節することで、格子定数の大小関係が変わる。組成比率の調節により、ＩｎＡｌＮの格子定数をＩｎＡｌＧａＮの格子定数よりも小さくしたり、逆にＩｎＡｌＧａＮの格子定数をＩｎＡｌＮの格子定数よりも小さくすることができる。ここでは、ＩｎＡｌＧａＮの格子定数をＩｎＡｌＮの格子定数よりも小さくする場合を例示する。この場合、各層は以下のようになる。第１及び第３の化合物半導体層２，４はＩｎＡｌＮ層、第２及び第４の化合物半導体層３，６はＩｎＡｌＧａＮ層となる。第５の化合物半導体層５は、導電性不純物であるｎ型不純物濃度の高いｎ＋−ＩｎＡｌＮ層となる。第１〜第５の化合物半導体層２〜６は、例えば後述するＭＯＣＶＤ法により形成される。
【００３２】
ＩｎＡｌＮとＩｎＡｌＧａＮとの格子定数の相違に起因して、第１、第３及び第５の化合物半導体層２，４，５の第４の化合物半導体層６との界面に、高電子密度且つ高電子移動度の２ＤＥＧが発生する。
また、第２及び第４の化合物半導体層３，６を、Ｉｎ，Ａｌ，Ｇａの組成比率が同一のＩｎＡｌＧａＮとすることにより、両者の格子定数が同一となる。そのため、第２の化合物半導体層３の第４の化合物半導体層６との界面には２ＤＥＧが発生せず、完全なノーマリ・オフが実現する。
【００３３】
（５）Ａｌ組成の異なるＡｌＧａＮを用いる場合
同種の化合物半導体でも、その組成比率が異なれば格子定数も異なるものとなる。１種の化合物半導体で格子定数の異なるものとしては、例えば、ＡｌＧａＮについて、Ａｌ０．３Ｇａ０．７ＮとＡｌ０．５Ｇａ０．５Ｎとすることが考えられる。ＡｌＧａＮでは、Ａｌの組成比率が大きいほど格子定数が小さくなる。従って、Ａｌ０．５Ｇａ０．５ＮはＡｌ０．３Ｇａ０．７Ｎよりも格子定数が小さい。
この場合、各層は以下のようになる。第１及び第３の化合物半導体層２，４はＡｌ０．３Ｇａ０．７Ｎ層、第２及び第４の化合物半導体層３，６はＡｌ０．５Ｇａ０．５Ｎ層となる。第５の化合物半導体層５は、導電性不純物であるｎ型不純物濃度の高いｎ＋−Ａｌ０．３Ｇａ０．７Ｎ層となる。第１〜第５の化合物半導体層２〜６は、例えば後述するＭＯＣＶＤ法により形成される。
【００３４】
Ａｌ０．３Ｇａ０．７ＮとＡｌ０．５Ｇａ０．５Ｎとの格子定数の相違に起因して、第１、第３及び第５の化合物半導体層２，４，５の第４の化合物半導体層６との界面に、高電子密度且つ高電子移動度の２ＤＥＧが発生する。
また、第２及び第４の化合物半導体層３，６では、両者のＡｌ０．５Ｇａ０．５Ｎの格子定数が同一となる。そのため、第２の化合物半導体層３の第４の化合物半導体層６との界面には２ＤＥＧが発生せず、完全なノーマリ・オフが実現する。
【００３５】
なお、ＩｎＡｌＮを用い、Ｉｎ及びＡｌの各組成比率を変えて、格子定数の異なる２種のＩｎＡｌＮを用いても良い。また、ＩｎＡｌＧａＮを用い、Ｉｎ，Ａｌ，Ｇａの各組成比率を変えて、格子定数の異なる２種のＩｎＡｌＧａＮを用いても良い。
【００３６】
（６）異なる３種の化合物半導体を用いる場合
一例を図３に示す。図３では、（１）のＧａＮ及びＡｌＧａＮを用いる構成において、第２の化合物半導体層３にＧａＮ及びＡｌＧａＮと異なる化合物半導体を用いる。第２の化合物半導体層３は例えば、ＡｌＧａＮ層３ａ、ＡｌＮ層３ｂ、及びＡｌＧａＮ層３ｃが順次積層されて構成される。ＡｌＮ層３ｂを挟持するＡｌＧａＮ層３ａ，３ｃは、第１及び第３の化合物半導体層２，４のＧａＮとＡｌＮとの格子定数差が大きいことを考慮して、緩衝層として形成されるものである。
この積層構造の第２の化合物半導体層３は、例えば後述するＭＯＣＶＤ法により、ＡｌＧａＮ層３ａが膜厚１００ｎｍ程度、ＡｌＮ層３ｂが膜厚１０ｎｍ程度、ＡｌＧａＮ層３ｃが膜厚１００ｎｍ程度にそれぞれ形成される。
【００３７】
ＧａＮとＡｌＧａＮとの格子定数の相違に起因して、第１、第３及び第５の化合物半導体層２，４，５の第４の化合物半導体層６との界面に、高電子密度且つ高電子移動度の２ＤＥＧが発生する。
第２の化合物半導体層３がＡｌＮ層３ｂを有することから、リーク電流が著しく低減する。また、第２及び第４の化合物半導体層３，６では、第２の化合物半導体層３がＡｌＮ層３ｂを有することから、前者の格子定数の方が後者の格子定数よりも実質的に小さくなる。そのため、第２の化合物半導体層３の第４の化合物半導体層６との界面には２ＤＥＧが発生せず、完全なノーマリ・オフが実現する。
【００３８】
［縦型構造のＨＥＭＴの製造方法］
以下、本実施形態による縦型構造のＨＥＭＴの製造方法について説明する。ここでは、化合物半導体層としてＧａＮ及びＡｌＧａＮを用いた縦型構造のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示する。以下の製造方法は、本実施形態による縦型構造のＨＥＭＴを得るための一例である。
【００３９】
図４Ａ〜図４Ｄは、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を示す概略平面図である。図５Ａ〜図５Ｉは、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。図５Ａ〜図５Ｉの各図において、左側の図が図４Ａ〜図４Ｄの破線Ｉ−Ｉに沿った断面に対応し、右側の図が図４Ａ〜図４Ｄの破線ＩＩ−ＩＩに沿った断面に対応する。
以下、図示及び説明の便宜上、図１及び図２の第１、第２、第３、第５、第４の化合物半導体層２〜６を、第１のＧａＮ層２、第１のＡｌＧａＮ層３、第２のＧａＮ層４、第３のＧａＮ層５、第２のＡｌＧａＮ層６として同符号を付する。
【００４０】
先ず、図４Ａ及び図５Ａに示すように、基板１上に選択成長用のマスク２１を形成する。
詳細には、例えばＧａＮ単結晶基板である基板１上にマスク材料、ここではＳｉＯを化学気相成長（Chemical Vapor deposition：ＣＶＤ）法等で堆積する。リソグラフィー及びドライエッチングによりＳｉＯを加工して、基板１上で後述するエピタキシャル成長する部位のＳｉＯ膜を除去し、選択成長用のマスク２１を形成する。マスク２１は、図４Ａのように、後述するゲート電極の形成予定部位を覆う、いわゆる櫛歯状（フィンガー状）に形成されることになる。
【００４１】
続いて、図４Ｂ及び図５Ｂに示すように、基板１上に、第１のＧａＮ層２、第１のＡｌＧａＮ層３、第２のＧａＮ層４、及び第３のＧａＮ層５を順次形成する。
第１及び第２のＧａＮ層２，４は、ｎ型不純物、ここではＳｉをドープしたｎ−ＧａＮからなる。第１のＡｌＧａＮ層３は、インテンショナリーアンドープＡｌＧａＮ（ｉ−ＡｌＧａＮ）からなる。第３のＧａＮ層５は、ｎ型不純物、例えばＳｉを、第１及び第２のＧａＮ層２，４よりも高濃度にドープしたｎ＋−ＧａＮからなる。
【００４２】
詳細には、有機化学気相堆積（Metal Organic Chemical Vapor
Deposition：ＭＯＣＶＤ）法により、以下の各化合物半導体を成長する。なお、ＭＯＣＶＤ法の代わりに、例えば分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法を用いても良い。
ここでは、図６に示すようなＭＯＣＶＤ装置を用いる。ＭＯＣＶＤ装置では、石英製の反応管１００の周囲に高周波コイル１０１が巻回され、反応管１００の内側に基板１を載置するためのカーボンサセプタ１０２が配置されている。反応管１００の上流端（図６中の左側の端部）に、２本のガス導入管１０３，１０４が接続され、化合物半導体のソースガスが供給される。例えば、ガス導入管１０３から反応管１００内に窒素（Ｎ）のソースガスとしてＮＨ３ガスが導入される。ガス導入管１０４から反応管１００内にＩＩＩ族元素のソースガスとしてトリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）等のＩＩＩ族の有機化合物原料が導入される。基板１上で結晶成長が行われ、余剰のガスはガス排出管１０５から除害塔へ排出される。なお、ＭＯＣＶＤ法による結晶成長を減圧雰囲気で行う場合には、ガス排出管１０５は真空ポンプへ接続され、真空ポンプの排出口が除害塔に接続される。
【００４３】
このＭＯＣＶＤ装置を用い、基板１上に、ｎ−ＧａＮ、ｉ−ＡｌＧａＮ、ｎ−ＧａＮ、及びｎ＋−ＧａＮを順次堆積し、第１のＧａＮ層２、第１のＡｌＧａＮ層３、第２のＧａＮ層４、及び第３のＧａＮ層５を形成する。
基板１上にマスク２１が形成されているため、基板１の表面の露出部分のみにｎ−ＧａＮ、ｉ−ＡｌＧａＮ、ｎ−ＧａＮ、及びｎ＋−ＧａＮが選択的に成長する。
【００４４】
上記のｎ−ＧａＮ、ｎ＋−ＧａＮ、ｉ−ＡｌＧａＮの成長条件としては、原料ガスとしてＡｌ源であるトリメチルアルミニウム（ＴＭＡ）ガス、Ｇａ源であるトリメチルガリウム（ＴＭＧ）ガス、及びＮ源であるアンモニアガスの混合ガスを用いる。更にこれらに加え、Ｉｎ源であるトリメチルインジウム（ＴＭＩ）を用いる場合もある。成長する化合物半導体層に応じて、Ａｌ源であるＴＭＡガス、Ｇａ源であるＴＭＧの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１０ｓｌｍ〜５０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は８００℃〜１３００℃程度とする。ｎ−ＧａＮ、ｎ＋−ＧａＮを成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ４ガスを所定の流量で原料ガスに添加し、上記の各濃度範囲内の所定値となるようにＳｉをドーピングする。
【００４５】
第１のＡｌＧａＮ層３のｉ−ＡｌＧａＮを形成する場合の成長条件は、例えば、以下のように設定する。
トリメチルガリウム（ＴＭＧ）の流量：０〜５０ｓｃｃｍ
トリメチルアルミニウム（ＴＭＡ）の流量：０〜５０ｓｃｃｍ
トリメチルインジウム（ＴＭＩ）の流量：０〜５０ｓｃｃｍ
アンモニア（ＮＨ３）の流量：１０〜３０ｓｌｍ
成長圧力：１００Ｔｏｒｒ
成長温度：１１００℃
【００４６】
なお、この選択成長法を用いる代わりに、リソグラフィー及びドライエッチングを用いて第１のＧａＮ層２、第１のＡｌＧａＮ層３、第２のＧａＮ層４、及び第３のＧａＮ層５と同じ形状の積層体を得るようにしても良い。この場合、基板１上の全面にｎ−ＧａＮ，ｉ−ＡｌＧａＮ，ｎ−ＧａＮ，及びｎ＋−ＧａＮを積層形成する。リソグラフィー及びドライエッチングにより、この積層体のゲート電極の形成予定部位に相当する部分を除去すれば良い。
【００４７】
本実施形態では、第１のＧａＮ層２のｎ−ＧａＮは、膜厚１００ｎｍ〜１０μｍ程度、例えば１０００ｎｍ程度であり、ｎ型不純物であるＳｉの濃度が１×１０１３／ｃｍ３〜１×１０２０／ｃｍ３程度の濃度にドーピングされる。
【００４８】
第１のＡｌＧａＮ層３のｉ−ＡｌＧａＮは、膜厚１ｎｍ〜１００００ｎｍ程度、例えば２００ｎｍ程度で例えばＡｌの組成比率が０．３（３０％）とされる。第１のＡｌＧａＮ層３の膜厚が１ｎｍより薄いと、第１のＡｌＧａＮ層３により実現できるノーマリ・オフ動作を十分に行うことが困難となる。第１のＡｌＧａＮ層３の膜厚が１００００ｎｍより厚いと、オン時に十分に高い電子濃度を得ることが困難となる。従って、第１のＡｌＧａＮ層３を１ｎｍ〜１００００ｎｍ程度の膜厚に形成することにより、確実なノーマリ・オフ動作及びオン時の十分に高い電子濃度が得られる。
【００４９】
第２のＧａＮ層４のｎ−ＧａＮは、膜厚１ｎｍ〜１０μｍ程度、例えば３００ｎｍであり、Ｓｉの濃度が１×１０１６／ｃｍ３〜１×１０２０／ｃｍ３程度の濃度にドーピングされる。第２のＧａＮ層４の膜厚が１ｎｍより薄いと十分な耐圧が得られず、１０μｍより厚いとオン抵抗の増加によりオン時の電流密度が低下する。従って、第２のＧａＮ層４を１ｎｍ〜１０μｍ程度の膜厚に形成することにより、十分な耐圧及び高い電流密度が得られる。
【００５０】
第３のＧａＮ層５のｎ＋−ＧａＮは、膜厚１０ｎｍ〜１０００ｎｍ程度、例えば２００ｎｍ程度であり、Ｓｉの濃度が１×１０１５／ｃｍ３〜１×１０２０／ｃｍ３程度で、第１及び第２のＧａＮ層２，４よりも高濃度にドーピングされる。第３のＧａＮ層５上にはソース電極が接続形成されるため、第３のＧａＮ層５に導電性不純物を高濃度にドーピングすることにより、ソース電極とのコンタクト抵抗を低減させることができる。
【００５１】
第１のＧａＮ層２、第１のＡｌＧａＮ層３、第２のＧａＮ層４、及び第３のＧａＮ層５を形成した後、マスク２１をウェットエッチング等により除去する。図５Ｂのように、マスク２１の除去により、第１のＧａＮ層２、第１のＡｌＧａＮ層３、第２のＧａＮ層４、及び第３のＧａＮ層５の積層体は、基板１の表面の一部を露出する開口１０Ａを有する形となる。
【００５２】
続いて、図５Ｃに示すように、第３のＧａＮ層５の上面のみに、選択成長用のマスク２２を形成する。
詳細には、第１のＧａＮ層２、第１のＡｌＧａＮ層３、第２のＧａＮ層４、及び第３のＧａＮ層５を覆うように、基板１の全面にマスク材料、ここではＳｉＯをＣＶＤ法等で堆積する。リソグラフィー及びドライエッチングによりＳｉＯを加工して、第３のＧａＮ層５の上面のみを覆うＳｉＯを残し、選択成長用のマスク２２を形成する。マスク２２は、開口１０Ａと連通する、開口１０Ａと略同一形状の開口２２ａを有する。
【００５３】
続いて、図５Ｄに示すように、第１のＧａＮ層２、第１のＡｌＧａＮ層３、第２のＧａＮ層４、及び第３のＧａＮ層５の開口１０Ａの側面（内壁側面）のみに、第２のＡｌＧａＮ層６を形成する。
詳細には、第３のＧａＮ層５の上面にマスク２２が形成された状態で、上記のＭＯＣＶＤ装置を用い、所定の条件でＡｌＧａＮを成長する。即ち、第１のＧａＮ層２、第１のＡｌＧａＮ層３、第２のＧａＮ層４、及び第３のＧａＮ層５の開口１０Ａの側面である（０００１）面に選択的に成長し易い条件でｉ−ＡｌＧａＮを成長する。当該成長条件としては、第１のＡｌＧａＮ層３のｉ−ＡｌＧａＮを形成する際よりも低い成長圧力及び高い成長温度とする。本実施形態では、第３のＧａＮ層５上にｉ−ＡｌＧａＮが確実に形成されないようにすべく、マスク２２を形成している。
【００５４】
第２のＡｌＧａＮ層６のｉ−ＡｌＧａＮを形成する成長条件は、例えば、以下のように設定する。
トリメチルガリウム（ＴＭＧ）の流量：０〜５０ｓｃｃｍ
トリメチルアルミニウム（ＴＭＡ）の流量：０〜５０ｓｃｃｍ
トリメチルインジウム（ＴＭＩ）の流量：０〜５０ｓｃｃｍ
アンモニア（ＮＨ３）の流量：２０ｓｌｍ
成長圧力：４０Ｔｏｒｒ
成長温度：１１５０℃
【００５５】
ここで、マスク２２が形成されているために第３のＧａＮ層５の表面にはｉ−ＡｌＧａＮは成長しない。また、開口１０Ａの底面（内壁底面）で基板１の露出表面にもｉ−ＡｌＧａＮが成長すると考えられるが、本実施形態による縦型のＨＥＭＴの構成上、特に問題はない。そのため本実施形態では、第３のＧａＮ層５上のみにマスク２２を形成している。第１のＧａＮ層２、第１のＡｌＧａＮ層３、第２のＧａＮ層４、及び第３のＧａＮ層５の開口１０Ａで（０００１）面となる側面に選択的に成長し、第２のＡｌＧａＮ層６が形成される。
【００５６】
第２のＡｌＧａＮ層６のｉ−ＡｌＧａＮは、第１のＡｌＧａＮ層３のｉ−ＡｌＧａＮと同じものとされる。即ち、膜厚１ｎｍ〜１００ｎｍ程度、ここでは２０ｎｍであり、例えばＡｌ組成比率が０．３（３０％）のｉ−ＡｌＧａＮである。
第２のＡｌＧａＮ層６の膜厚が１ｎｍより薄いと、十分な濃度の２ＤＥＧが得られない。第２のＡｌＧａＮ層６の膜厚が１００ｎｍより厚いと、第１のＧａＮ層２、第１のＡｌＧａＮ層３、及び第２のＧａＮ層４に対して、ゲート電圧Ｖｇｓを十分に印加することができない。従って、第２のＡｌＧａＮ層６を１ｎｍ〜１００ｎｍ程度の膜厚に形成することにより、十分なゲート電圧Ｖｇｓを確保すると共に、十分な濃度の２ＤＥＧを得ることができる。
第２のＡｌＧａＮ層６を形成した後、マスク２２をウェットエッチング等により除去する。
【００５７】
続いて、図５Ｅに示すように、一部がゲート絶縁膜として機能する絶縁膜７を形成する。
詳細には、先ず、第１のＧａＮ層２、第１のＡｌＧａＮ層３、第２のＧａＮ層４、第３のＧａＮ層５、及び第２のＡｌＧａＮ層６を覆うように、基板１の全面に絶縁膜、例えばＳｉＮを堆積する。ここでは、プラズマＣＶＤ法により、シリコン窒化膜（ＳｉＮ）を例えば５０ｎｍ程度の厚みに堆積する。プラズマＣＶＤ法の代わりに原子層成長(Atomic Layer Deposition ：ＡＬＤ)法を用いても良い。絶縁膜の材料としては、ＳｉＮの代わりにＨｆＯ，ＴａＯ及びＡｌＯのうちから選ばれた１種を用いても良い。また、当該材料として、ＳｉＮ，ＨｆＯ，ＴａＯ及びＡｌＯのうちから選ばれた複数種を用いて積層等して、絶縁膜を形成しても好適である。
【００５８】
第１のＧａＮ層２、第１のＡｌＧａＮ層３、第２のＧａＮ層４、第３のＧａＮ層５、及び第２のＡｌＧａＮ層６上のＳｉＮに生じた段差（突出）部分を、例えば化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）で平坦化する。ＳｉＮ上の全面にレジストを塗付し、リソグラフィーによりレジストを加工して、ゲート電極の形成予定部位に開口２３ａを有するレジストマスク２３を形成する。
レジストマスク２３を用いて、ＳｉＮをドライエッチングにより加工し、ゲート電極の形成予定部位に電極溝７ａを形成する。ＳｉＮのドライエッチングには、例えばＳＦ６ガスをエッチングガスとして用いる。これにより、絶縁膜７が形成される。絶縁膜７は、電極溝７ａの形成により、基板１の表面を覆う部分７ｂ（電極溝７ａの底面部分）の膜厚が、第２のＡｌＧａＮ層６を覆う部分７ｃ（電極溝７ａの側面部分）の膜厚よりも厚く形成される。
【００５９】
部分７ｃは、ゲート絶縁膜として機能する。そのため、部分７ｃのゲート絶縁膜としての適切な膜厚は１ｎｍ〜１００ｎｍ程度、ここでは２０ｎｍ程度である。
部分７ｂは、部分７ｃよりも厚く、且つ第１のＧａＮ層２のｎ−ＧａＮの膜厚（ここでは１０００ｎｍ程度）以下に形成される。部分７ｂは、その厚みが部分７ｃの膜厚以下では十分な耐圧が得られない。一方、部分７ｂは、その厚みが第１のＧａＮ層２のｎ−ＧａＮの膜厚より厚いと、第１のＧａＮ層２の側面は、ゲート絶縁膜である部分７ｃの側面と（第２のＡｌＧａＮ層６を介して）全く重ならないことになる。そのため、ゲート絶縁膜に沿って形成されるゲート電極の電圧が第１のＧａＮ層２に十分に印加されず、所期濃度の２ＤＥＧが得られない虞がある。部分７ｂを部分７ｃよりも厚く、且つ第１のＧａＮ層２のｎ−ＧａＮの膜厚以下に形成することで、ゲート電極とドレイン電極との距離が大きくなって十分な耐圧が確保されると共に、所期の高濃度の２ＤＥＧを発生させることができる。
【００６０】
続いて、図４Ｃ及び図５Ｆに示すように、ゲート電極８を形成する。なお、図４Ｃでは、図示の便宜上、第２のＡｌＧａＮ層６を省略する。
詳細には、ＳｉＮのドライエッチングに用いたレジストマスク２３を引き続き用い、電極用金属として例えばＮｉ／Ａｕを堆積する。即ち例えば蒸着法により、電極溝７ａを埋め込む程度の膜厚にＮｉ及びＡｕを順次堆積する。そして、リフトオフ法により、レジストマスク２３及びその上に存する電極用金属を除去する。以上により、電極溝７ａを電極用金属で埋め込む、図４Ｃのような櫛歯状（フィンガー状）の複数のゲート電極８が形成される。各ゲート電極８は、一端がゲートバスライン８ａと接続された形に形成される。
【００６１】
図４Ｃのようにゲート電極８及びゲートバスライン８ａを形成する代わりに、図７に示すように、複数のうちの一部のゲート電極８をその両端で接続するように、ゲートバスライン８ｂを形成しても良い。両端がゲートバスライン８ａ，８ｂと接続されたゲート電極８では、一端がゲートバスライン８ａと接続されたゲート電極８よりも、信号伝達の速度が速くする。そのため、前者のゲート電極８を迅速な信号伝達を要する電極として、後者のゲート電極８をさほど迅速な信号伝達を要しない電極として、目的に応じて用いることができる。
【００６２】
続いて、図５Ｇに示すように、層間絶縁膜９を形成する。
詳細には、ゲート電極８の露出部位を覆うように、基板１の全面に絶縁膜、ここではプラズマＣＶＤ法によりＳｉＮを例えば膜厚１０００ｎｍ程度に堆積する。これにより、層間絶縁膜９が形成される。
【００６３】
続いて、図５Ｈに示すように、絶縁膜７及び層間絶縁膜９に電極接続用の開口１０Ｂを形成する。
詳細には、リソグラフィー及びドライエッチングにより、絶縁膜７及び層間絶縁膜９の第３のＧａＮ層５及び第２のＡｌＧａＮ層６を覆う部位を除去する。これにより、絶縁膜７及び層間絶縁膜９には、第３のＧａＮ層５及び第２のＡｌＧａＮ層６の上面を露出する開口１０Ｂが形成される。
【００６４】
続いて、図４Ｄ及び図５Ｉに示すように、基板１の表面側にソース電極１１を形成する。一方、図５Ｉに示すように、基板１の裏面側にドレイン電極１２を形成する。なお、図４Ｄでは、図示の便宜上、第２のＡｌＧａＮ層６、絶縁膜７、及び層間絶縁膜９を省略する。
詳細には、先ず、必要に応じて基板１の裏面を研磨等して、基板１を所望の厚みに調節する。
基板１の表面側には、電極用金属として例えばＴａ／Ａｌを堆積する。即ち、基板１の表面の全面を覆うようにＴａ及びＡｌを蒸着法により順次堆積し、ソース電極１１を形成する。ソース電極１１は、開口１０Ｂを電極金属で埋め込み、第３のＧａＮ層５及び第２のＡｌＧａＮ層６の露出面と接続される。
基板１の裏面側には、電極用金属として例えばＴａ／Ａｌを堆積する。即ち、基板１の裏面の全面を覆うようにＴａ及びＡｌを蒸着法により順次堆積し、ドレイン電極１２を形成する。
【００６５】
しかる後、ソース電極１１及びドレイン電極１２と接続される所定の配線形成工程等を経て、本実施形態による縦型構造のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを形成する。
【００６６】
本実施形態により作製されたＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて行った実験について説明する。
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、電子密度（／ｃｍ３）の、基板１の表面からの距離との関係について調べた。実験結果を図８に示す。図８では、電源（ゲート電圧Ｖｇｓ）のオフ時（Ｖｇｓ（＝ソース−ドレイン間電圧Ｖｄｓ）＝０Ｖ）を破線で、電源のオン時（Ｖｇｓ（＝Ｖｄｓ）＝１０Ｖ）を実線で示している。
電源のオフ時には、第１のＡｌＧａＮ層３におけるＡｌＧａＮ／ＧａＮヘテロ接合面で、キャリア密度が不連続に減少する。このようなキャリア密度の分布があるため、ゲート電極の電位が０Ｖであれば、ソース電極とドレイン電極との間には電流は流れない。また、電源のオン時には、ゲート電極により印加された電界にキャリアが引き寄せられるため、オフ時にはキャリア密度が小さかった第１のＡｌＧａＮ層３においてキャリア密度がオフ時と比較して著しく高くなる。そのため、ゲート電極に所定の電圧を印加すれば、ソース電極とドレイン電極との間に確実に電流が流れる。このことから、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴのオン／オフ動作が確実に行われることが判る。
【００６７】
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、エネルギーバンドにおける伝導帯（ｅＶ）の基板１の表面からの距離との関係について調べた。実験結果を図９に示す。図８と同様に、電源のオフ時（Ｖｇｓ（＝Ｖｄｓ）＝０Ｖ）を破線で、電源のオン時（Ｖｇｓ（＝Ｖｄｓ）＝１０Ｖ）を実線で示している。
電源のオフ時では、電源のオン時に比べて、第１のＡｌＧａＮ層２における伝導帯が高値となる。これは、電源のオフ時には電源のオン時に比べて第１のＡｌＧａＮ層２に存在する電子が著しく少ないことを意味する。このことから、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴのノーマリ・オフ動作が確実に行われることが判る。
【００６８】
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、ドレイン電流Ｉｄ（Ａ／ｍ）のゲート電圧Ｖｇｓ（Ｖ）との関係について調べた。実験結果を図１０に示す。図１０では、Ｖｄｓ＝１０Ｖに設定している。図示のように、Ｖｇｓ＝０ＶのときにはＩｄ＝０であり、良好なノーマリ・オフ動作が実現している。Ｉｄは、Ｖｇｓとの関係で所期の増加が確認される。従って、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが、ノーマリ・オフ動作を実現し、縦型構造のＨＥＭＴとしてデバイス特性に優れていることが判る。
【００６９】
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、ドレイン電流Ｉｄ（Ａ／ｍ）のドレイン−ソース間電圧Ｖｄｓ（Ｖ）との関係について調べた。実験結果を図１１に示す。図１１では、ゲート電圧Ｖｇｓ＝０Ｖ，２Ｖ，４Ｖ，６Ｖ，８Ｖ，１０Ｖにそれぞれ設定している。図示のように、Ｖｇｓ＝０ＶのときにはＶｄｓの値に関わらずＩｄ＝０であり、良好なノーマリ・オフ動作が実現している。Ｉｄは、Ｖｄｓとの関係で所期の増加が確認される。従って、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが、ノーマリ・オフ動作を実現し、縦型構造のＨＥＭＴとしてデバイス特性に優れていることが判る。
【００７０】
以上説明したように、本実施形態によれば、ｐ−ＧａＮ等のｐ型の化合物半導体を用いることに起因する諸問題が発生せず、十分な高耐圧、高出力を得ることができる信頼性の高い縦型構造のＨＥＭＴが実現する。しかも、この縦型構造のＨＥＭＴでは、ゲート電極８に電圧を印加しない状態ではソース電極１１とドレイン電極１２との間に電流が流れないノーマリ・オフ動作が可能であり、且つトランジスタのオン／オフを適切に制御することができる。
【００７１】
―変形例―
以下、第１の実施形態の諸変形例について説明する。
【００７２】
（変形例１）
本例では、第１の実施形態と同様に縦型構造のＡｌＧａＮ／ＧａＮ−ＨＥＭＴを製造するが、ソース電極をゲート電極に先立って形成する点で、第１の実施形態と相違する。
図１２Ａ〜図１２Ｅは、第１の実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００７３】
先ず、第１の実施形態と同様に、図５Ａ〜図５Ｄの工程を実行する。
続いて、図１２Ａに示すように、基板１の表面側にソース電極３１を形成する。
詳細には、基板１の全面にレジストを塗付し、リソグラフィーによりレジストを加工して、第３のＧａＮ層５の上面及び第２のＡｌＧａＮ層６の上面を露出する開口を有するレジストマスクを形成する。基板１の全面を覆うように電極金属、例えばＴａ及びＡｌを蒸着法により順次堆積する。リフトオフ法により、レジストマスク及びその上の電極金属を除去する。以上により、第３のＧａＮ層５及び第２のＡｌＧａＮ層６の露出面と接続されるソース電極３１が形成される。
【００７４】
続いて、図１２Ｂに示すように、基板１の全面に、一部がゲート絶縁膜として機能する絶縁膜７を形成する。
詳細には、先ず、第１のＧａＮ層２、第１のＡｌＧａＮ層３、第２のＧａＮ層４、第３のＧａＮ層５、第２のＡｌＧａＮ層６、及びソース電極３１を覆うように、基板１の全面に絶縁膜、例えばＳｉＮを堆積する。ここでは、プラズマＣＶＤ法により、例えば５０ｎｍ程度の厚みにＳｉＮを堆積する。プラズマＣＶＤ法の代わりにＡＬＤ法を用いても良い。絶縁膜の材料としては、ＳｉＮの代わりにＨｆＯ，ＴａＯ及びＡｌＯのうちから選ばれた１種を用いても良い。また、当該材料として、ＳｉＮ，ＨｆＯ，ＴａＯ及びＡｌＯのうちから選ばれた複数種を用いて積層等して、絶縁膜を形成しても好適である。
【００７５】
ＳｉＮの段差（突出）部分を、例えばＣＭＰにより平坦化する。ＳｉＮ上の全面にレジストを塗付し、リソグラフィーによりレジストを加工して、ゲート電極の形成予定部位に開口２３ａを有するレジストマスク２３を形成する。
レジストマスク２３を用いて、ＳｉＮをドライエッチングにより加工し、ゲート電極の形成予定部位に電極溝７ａを形成する。これにより、絶縁膜７が形成される。絶縁膜７は、電極溝７ａが形成されることにより、基板１の表面を覆う部分７ｂ（電極溝７ａの底部分）の膜厚が、第２のＡｌＧａＮ層６を覆う部分７ｃの膜厚よりも厚く形成される。部分７ｂ，７ｃの各膜厚は、第１の実施形態と同様である。
【００７６】
続いて、図１２Ｃに示すように、ゲート電極８を形成する。
詳細には、ＳｉＮのドライエッチングに用いたレジストマスク２３を引き続き用い、例えば蒸着法により、電極溝７ａを埋め込む程度の膜厚に電極用金属、例えばＮｉ及びＡｕを順次堆積する。そして、リフトオフ法により、レジストマスク２３及びその上に存する電極用金属を除去する。以上により、電極溝７ａを電極用金属で埋め込む、櫛歯状の複数のゲート電極８が形成される。
【００７７】
続いて、図１２Ｄに示すように、層間絶縁膜３２を形成する。
詳細には、ゲート電極８の露出部位を覆うように、基板１の全面に絶縁膜、ここではプラズマＣＶＤ法によりＳｉＮを例えば膜厚１０００ｎｍ程度に堆積する。これにより、層間絶縁膜３２が形成される。
【００７８】
続いて、図１２Ｅに示すように、基板１の裏面側にドレイン電極１２を形成する。
詳細には、先ず、必要に応じて基板１の裏面を研磨等して、基板１を所望の厚みに調節する。
基板１の裏面側に、その全面を覆うようにＴａ及びＡｌを蒸着法により順次堆積し、ドレイン電極１２を形成する。
【００７９】
しかる後、ソース電極３１及びドレイン電極１２と接続される所定の配線形成工程等を経て、本例による縦型構造のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを形成する。
【００８０】
以上説明したように、本例によれば、ｐ−ＧａＮ等のｐ型の化合物半導体を用いることに起因する諸問題が発生せず、十分な高耐圧、高出力を得ることができ、微細化が可能な信頼性の高い縦型構造のＨＥＭＴが実現する。しかも、この縦型構造のＨＥＭＴでは、ゲート電極８に電圧を印加しない状態ではソース電極３１とドレイン電極１２との間に電流が流れないノーマリ・オフ動作が可能であり、且つトランジスタのオン／オフを適切に制御することができる。
【００８１】
（変形例２）
本例では、第１の実施形態と同様に縦型構造のＡｌＧａＮ／ＧａＮ−ＨＥＭＴを製造するが、ゲート電極の電極溝を有しゲート絶縁膜として機能する絶縁膜を、２回の工程に分けて成膜する点で、第１の実施形態と相違する。
図１３Ａ〜図１３Ｄは、第１の実施形態の変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００８２】
先ず、第１の実施形態と同様に、図５Ａ〜図５Ｄの工程を実行する。
続いて、図１３Ａに示すように、薄い第１の絶縁膜３３を形成する。
詳細には、第１のＧａＮ層２、第１のＡｌＧａＮ層３、第２のＧａＮ層４、第３のＧａＮ層５、及び第２のＡｌＧａＮ層６を覆うように、基板１の全面に絶縁膜、例えばＳｉＮを堆積する。ここでは、等方的にＳｉＮを堆積するプラズマＣＶＤ法により、ゲート絶縁膜として所望する厚みに堆積する。例えば１ｎｍ〜１００ｎｍ程度、ここでは２０ｎｍ程度の厚みとする。ＳｉＮは、第３のＧａＮ層５、第２のＡｌＧａＮ層６、及び基板１の露出面を覆うように堆積し、第１の絶縁膜３３が形成される。プラズマＣＶＤ法の代わりにＡＬＤ法を用いても良い。第１の絶縁膜３３の材料としては、ＳｉＮの代わりにＨｆＯ，ＴａＯ及びＡｌＯのうちから選ばれた１種を用いても良い。また、当該材料として、ＳｉＮ，ＨｆＯ，ＴａＯ及びＡｌＯのうちから選ばれた複数種を用いて積層等して、第１の絶縁膜３３を形成しても好適である。
【００８３】
続いて、図１３Ｂに示すように、レジストマスク３４を形成する。
詳細には、第１の絶縁膜３３上の全面にレジストを塗付し、リソグラフィーによりレジストを加工して、ゲート電極の形成予定部位に開口３４ａを有するレジストマスク３４を形成する。
【００８４】
続いて、図１３Ｃに示すように、第２の絶縁膜３５を形成する。
詳細には、レジストマスク３４を用いて、基板１の全面に絶縁膜、例えばＳｉＮを堆積する。ここでは、異方的にＳｉＮを堆積するスパッタ法によりＳｉＮを堆積する。開口３４ａ内で露出する第１の絶縁膜３３の底面上にＳｉＮが堆積され、第２の絶縁膜３５が形成される。ＳｉＮは、レジストマスク３４上にも堆積される。第２の絶縁膜３５の材料としては、ＳｉＮの代わりに、ＨｆＯ，ＴａＯ及びＡｌＯのうちから選ばれた１種を堆積するようにしても良い。また、当該材料として、ＳｉＮ，ＨｆＯ，ＴａＯ及びＡｌＯのうちから選ばれた複数種を用いて積層等して堆積しても好適である。
【００８５】
第１の絶縁膜３３と第２の絶縁膜３５とは一体化し、ゲート電極の形成予定部位に電極溝３０が形成される。第１の絶縁膜３３はゲート絶縁膜として機能する。
第１の絶縁膜３３上には第２の絶縁膜３５が積層されて厚くなる。この積層部分の厚みは、第１のＧａＮ層２のｎ−ＧａＮの膜厚（ここでは１０００ｎｍ程度）以下に形成される。この積層部分は、その厚みが第１のＧａＮ層２のｎ−ＧａＮの膜厚より厚いと、第１のＡｌＧａＮ層３の側面は、ゲート絶縁膜である第１の絶縁膜３３の側面と（第２のＡｌＧａＮ層６を介して）全く重ならないことになる。そのため、ゲート絶縁膜に沿って形成されるゲート電極の電圧が第１のＧａＮ層２に十分に印加されず、所期濃度の２ＤＥＧが得られない虞がある。なお、この積層部分は第２の絶縁膜３５の厚み分だけ第１の絶縁膜３３よりも厚いため、ゲート電極とドレイン電極との距離が確保されて十分な耐圧を得ることができる。
以上のように、本例では、上記の積層部分を第１のＧａＮ層２のｎ−ＧａＮの膜厚以下に形成することにより、ゲート電極とドレイン電極との距離が大きくなって十分な耐圧が確保されると共に、所期の高濃度の２ＤＥＧを発生させることができる。
【００８６】
続いて、図１３Ｄに示すように、ゲート電極８を形成する。
詳細には、ＳｉＮのドライエッチングに用いたレジストマスク３４を引き続き用い、電極用金属として例えばＮｉ／Ａｕを堆積する。即ち例えばスパッタ法により、電極溝３０を埋め込む程度の膜厚にＮｉ及びＡｕを順次堆積する。そして、リフトオフ法により、レジストマスク３４及びその上に存するＳｉＮ及び電極用金属を除去する。以上により、電極溝３０を電極用金属で埋め込むゲート電極８が形成される。
【００８７】
その後、第１の実施形態の図５Ｇ〜図５Ｉと同様の工程を実行する。
しかる後、ソース電極１１及びドレイン電極１２と接続される所定の配線形成工程等を経て、本例による縦型構造のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを形成する。
【００８８】
以上説明したように、本例によれば、ｐ−ＧａＮ等のｐ型の化合物半導体を用いることに起因する諸問題が発生せず、十分な高耐圧、高出力を得ることができる信頼性の高い縦型構造のＨＥＭＴが実現する。しかも、この縦型構造のＨＥＭＴでは、ゲート電極８に電圧を印加しない状態ではソース電極１１とドレイン電極１２との間に電流が流れないノーマリ・オフ動作が可能であり、且つトランジスタのオン／オフを適切に制御することができる。
【００８９】
（第２の実施形態）
本実施形態では、第１の実施形態による縦型構造のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた電源装置を開示する。
図１４は、第２の実施形態による電源装置の概略構成を示す結線図である。
【００９０】
本実施形態による電源装置は、高圧の一次側回路４１及び低圧の二次側回路４２と、一次側回路４１と二次側回路４２との間に配設されるトランス４３とを備えて構成される。
一次側回路４１は、交流電源４４と、いわゆるブリッジ整流回路４５と、複数（ここでは４つ）のスイッチング素子４６ａ，４６ｂ，４６ｃ，４６ｄとを備えて構成される。また、ブリッジ整流回路４５は、スイッチング素子４６ｅを有している。
二次側回路４２は、複数（ここでは３つ）のスイッチング素子４７ａ，４７ｂ，４７ｃを備えて構成される。
【００９１】
本実施形態では、一次側回路４１のスイッチング素子４６ａ，４６ｂ，４６ｃ，４６ｄ，４６ｅが、第１の実施形態による縦型構造のＨＥＭＴとされている。一方、二次側回路４２のスイッチング素子４７ａ，４７ｂ，４７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００９２】
本実施形態では、ｐ−ＧａＮ等のｐ型の化合物半導体を用いることに起因する諸問題が発生せず、十分な高耐圧、高出力が得られると共に所期のノーマリ・オフ動作が可能な信頼性の高い縦型構造のＨＥＭＴを高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【００９３】
（第３の実施形態）
本実施形態では、第１の実施形態による縦型構造のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた高周波増幅器を開示する。
図１５は、第３の実施形態による高周波増幅器の概略構成を示す結線図である。
【００９４】
本実施形態による高周波増幅器は、例えば携帯電話の基地局用パワーアンプに適用されるものである。この高周波増幅器は、ディジタル・プレディストーション回路５１と、ミキサー５２ａ，５２ｂと、パワーアンプ５３とを備えて構成される。
ディジタル・プレディストーション回路５１は、入力信号の非線形歪みを補償するものである。ミキサー５２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ５３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態による縦型構造のＨＥＭＴを有している。なお図１５では、例えばスイッチの切り替えにより、出力側の信号をミキサー５２ｂで交流信号とミキシングしてディジタル・プレディストーション回路５１に送出できる構成とされている。
【００９５】
本実施形態では、ｐ−ＧａＮ等のｐ型の化合物半導体を用いることに起因する諸問題が発生せず、十分な高耐圧、高出力が得られると共に所期のノーマリ・オフ動作が可能な信頼性の高い縦型構造のＨＥＭＴを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【産業上の利用可能性】
【００９６】
本件によれば、ｐ型の化合物半導体を用いることに起因する諸問題が発生せず、十分な高耐圧、高出力を得ると共にノーマリ・オフ動作を実現することができ、微細化が可能な信頼性の高い縦型構造の化合物半導体装置が実現する。この縦型構造の化合物半導体装置は、自動車等の部品に搭載して実用化することも可能である。
【図１】
0005573941.tif 000002
【図２】
0005573941.tif 000003
【図３】
0005573941.tif 000004
【図４Ａ】
0005573941.tif 000005
【図４Ｂ】
0005573941.tif 000006
【図４Ｃ】
0005573941.tif 000007
【図４Ｄ】
0005573941.tif 000008
【図５Ａ】
0005573941.tif 000009
【図５Ｂ】
0005573941.tif 000010
【図５Ｃ】
0005573941.tif 000011
【図５Ｄ】
0005573941.tif 000012
【図５Ｅ】
0005573941.tif 000013
【図５Ｆ】
0005573941.tif 000014
【図５Ｇ】
0005573941.tif 000015
【図５Ｈ】
0005573941.tif 000016
【図５Ｉ】
0005573941.tif 000017
【図６】
0005573941.tif 000018
【図７】
0005573941.tif 000019
【図８】
0005573941.tif 000020
【図９】
0005573941.tif 000021
【図１０】
0005573941.tif 000022
【図１１】
0005573941.tif 000023
【図１２Ａ】
0005573941.tif 000024
【図１２Ｂ】
0005573941.tif 000025
【図１２Ｃ】
0005573941.tif 000026
【図１２Ｄ】
0005573941.tif 000027
【図１２Ｅ】
0005573941.tif 000028
【図１３Ａ】
0005573941.tif 000029
【図１３Ｂ】
0005573941.tif 000030
【図１３Ｃ】
0005573941.tif 000031
【図１３Ｄ】
0005573941.tif 000032
【図１４】
0005573941.tif 000033
【図１５】
0005573941.tif 000034