(57)【特許請求の範囲】
【請求項１】
スケールと、該スケールとの相対変位に基づく信号を生成するエンコーダヘッドと、該エンコーダヘッドにより生成された信号を逓倍処理する逓倍信号処理部と、を具備するエンコーダであって、
前記エンコーダヘッドは、
前記スケールと前記エンコーダヘッドとの相対変位を検出する変位検出部と、
前記変位検出部により検出された変位に基づいて、略正弦波状信号を生成する信号生成部と、
前記信号生成部により生成された略正弦波状信号の中心電圧を、前記逓倍信号処理部へ出力する為の設定を行う中心電圧出力設定部と、
前記略正弦波状信号または前記略正弦波状信号の中心電圧を、前記逓倍信号処理部に出力する出力部と、
を有し、
前記逓倍信号処理部は、
所定の基準電圧と前記中心電圧との差であるオフセット電圧を検出するオフセット電圧検出処理モードと、変位検出処理を行う変位量検出処理モードと、のうち何れかの処理モードへ切り替えるモード切替部と、
前記中心電圧出力設定部の設定状態を制御する制御部と、
前記モード切替部によりオフセット電圧検出処理モードに切り替えられた場合、前記出力部から出力された前記略正弦波状信号の中心電圧と、前記所定の基準電圧と、に基づいて、前記オフセット電圧を検出するオフセット電圧検出部と、
前記モード切替部により変位量検出処理モードに切り替えられた場合、前記オフセット電圧検出部により検出されたオフセット電圧に基づいて、前記出力部から出力された略正弦波状信号のオフセット電圧を補正するオフセット電圧補正部と、
前記オフセット電圧補正部により補正された略正弦波状信号を逓倍処理して出力する逓倍処理部と、
を有し、
前記制御部は、前記変位量検出処理モードにおける前記中心電圧出力設定部の設定状態を前記逓倍信号処理部の外部から設定可能な端子の設定に従って制御する、
ことを特徴とするエンコーダ。
【請求項２】
前記モード切替部は、
当該エンコーダに供給される電源の電圧が所定値に達したことを検出する電源電圧検出部と、
前記電源電圧検出部により、前記電源の電圧が所定値に達したことが検出されると、前記オフセット電圧検出処理モードに切り替える切替部と、
を含むことを特徴とする請求項１に記載のエンコーダ。
【請求項３】
前記モード切替部により前記オフセット電圧検出処理モードに切り替えられた場合に、前記略正弦波状信号の中心電圧を安定させるオフセット電圧信号安定化部を含むことを特徴とする請求項１に記載のエンコーダ。
【請求項４】
前記オフセット電圧信号安定化部は、
前記モード切替部により前記オフセット電圧検出処理モードに切り替えられた時点から、所定時間経過するまで、後段の処理を待機させるタイマー制御部であることを特徴とする請求項３に記載のエンコーダ。
【請求項５】
前記中心電圧出力設定部は、
前記変位検出部の駆動を停止させる設定、前記変位検出部と前記信号処理部との信号伝達ラインを断線させる設定、及び、前記変位検出部と前記スケールとの間を遮蔽させる設定、のうち何れか一つの設定を行うことで、前記略正弦波状信号の中心電圧を前記出力部から出力させる
ことを特徴とする請求項１に記載のエンコーダ。
【請求項６】
前記逓倍信号処理部は、前記中心電圧出力設定部を制御するオフセット電圧補正制御部を含むことを特徴とする請求項５に記載のエンコーダ。
【請求項７】
前記中心電圧出力設定部は、設定状態を指示する制御信号が入力されない場合には、所定の設定状態を指示する制御信号が入力されたとみなす論理固定部を有することを特徴とする請求項５に記載のエンコーダ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変位センサに関し、特にエンコーダに関する。
【背景技術】
【０００２】
従来より、変位センサとして利用されるエンコーダが知られている。このようなエンコーダによれば、互いに位相が異なる複数の周期信号が出力される。この出力信号は、例えばカウンタに入力されてカウント処理される。これにより、対象物の変位等が検出される。従って、前記エンコーダでは、カウンタによるカウント処理を可能とする為に、デジタル信号への変換処理や変位検出の分解能を向上させる為の処理等を行う処理回路にて所定の処理を施した信号を出力する。
【０００３】
このようなエンコーダによれば、対象物の進行方向、位置、変位、及び変位速度などを測定することができる。また、このようなエンコーダは、一般的には図６に示すように構成されている。すなわち、エンコーダ１０００は、原信号生成手段１００１と、原信号処理手段１００２と、から成る。
【０００４】
前記原信号生成手段１００１は、発光素子１１０１と、モータ軸に固定され明暗のスリットを備える回転板１１０２と、モータブラケットに固定され回転板１１０２と同様のスリットを少なくとも４セグメント備える固定板１１０３と、少なくとも固定板１１０３のセグメントに対応する受光部を有する受光素子１１０４と、受光素子１１０４からの出力電流を電圧に変換する電流電圧変換部１１０５と、電流電圧変換部１１０５にて電圧変換された信号の差算を実行する差動回路部１１０６と、を有する。
【０００５】
上述の構成を採るエンコーダ１０００においては、発光素子１１０１から出射された光が、回転板１１０２及び固定板１１０３のスリットを透過して受光素子１１０４に入射し、この入射光に応じた電流が受光素子１１０４から出力される。
【０００６】
ここで、回転板１１０２が回転することにより、出力される電流が、およそ９０°の位相差を有する２相の信号である擬似正弦波信号ａと擬似正弦波信号ｂ、及び、それらの逆相信号ａ´と逆相信号ｂ´、になるように、回転板１１０２のスリット及び固定板１１０３の各セグメントのスリットが構成されている。
【０００７】
受光素子１１０４から出力された擬似正弦波信号ａと擬似正弦波信号ｂ、及びそれらの逆相信号ａ´と逆相信号ｂ´は、電流電圧変換部１１０５によって、リファレンス電圧を基準とした電圧信号に変換される。
【０００８】
更に、光信号のＤＣ成分を除去する為に、差動回路部１１０６においてリファレンス電圧を基準として、ＣＡ＝ａ−ａ´、ＣＢ＝ｂ−ｂ´、−ＣＡ＝ａ´−ａの演算が為され、３相の擬似正弦波信号が出力される。
【０００９】
詳細には、前記ＣＡと前記ＣＢとは互いにおよそ９０°の位相差を有する擬似正弦波信号であり、前記ＣＡと前記−ＣＡとは互いにおよそ１８０°の位相差を有する擬似正弦波信号である。
【００１０】
そして、前記原信号処理手段１００２は、原信号生成手段１００１から出力された３相の擬似正弦波信号を、所定の分割数に分割する逓倍処理を行う。この原信号処理手段１００２により逓倍処理されたエンコーダ方形波信号は、カウンタによる所定の分解能でのカウントが可能な信号である。
【００１１】
前記原信号処理手段１００２の詳細は、次の通りである。前記原信号処理手段１００２は、正弦波信号生成手段１２０１と、インピーダンス整合手段１２０２と、比較手段１２０３と、信号逓倍手段１２０４と、を有する。
【００１２】
前記正弦波信号生成手段１２０１は、原信号生成手段１００１から出力された擬似正弦波信号ＣＡ，ＣＢ，−ＣＡを抵抗分割することにより、位相の異なる複数の擬似正弦波信号を生成する。
【００１３】
前記インピーダンス整合手段１２０２は、信号線の出力インピーダンス整合や、次段の比較手段１２０３の入力容量とのＣＲ結合による位相調整を行う。
【００１４】
前記比較手段１２０３は、正弦波信号生成手段１２０１が出力した擬似正弦波信号を、リファレンス電圧にて二値化処理を行ってデジタル信号を生成する。
【００１５】
前記信号逓倍手段１２０４は、比較手段１２０３が出力したデジタル信号を論理処理することにより、エンコーダ方形波信号を生成する。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００１−５６２３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
ところで、前記原信号生成手段１００１からの出力である３相の擬似正弦波信号ＣＡ，ＣＢ，−ＣＡ信号の中心電圧と、リファレンス電圧と、の間には、電流電圧変換部１１０５や差動回路部１１０６のばらつき等に起因してそれぞれ異なるオフセット電圧が存在する。
【００１８】
このようなオフセット電圧は、原信号処理手段１００２の正弦波信号生成手段１２０１や比較手段１２０３における処理にて位相誤差を発生させ、原信号処理手段１００２から出力されるエンコーダ方形波信号の線形性（リニアリティ）も悪化させる。さらには、擬似正弦波信号ＣＡ，ＣＢ，−ＣＡ信号の振幅が小さい場合には、エンコーダ方形波信号自体が生成できない事態も生じ得る。
【００１９】
本発明は、前記の事情に鑑みて為されたものであり、オフセット電圧に起因する位相誤差の問題を解消し、出力信号であるエンコーダ方形波信号の線形性を向上させたエンコーダを提供することを目的とする。
【課題を解決するための手段】
【００２０】
前記の目的を達成するために、本発明の一態様によるエンコーダは、
スケールと、該スケールとの相対変位に基づく信号を生成するエンコーダヘッドと、該エンコーダヘッドにより生成された信号を逓倍処理する逓倍信号処理部と、を具備するエンコーダであって、
前記エンコーダヘッドは、
前記スケールと前記エンコーダヘッドとの相対変位を検出する変位検出部と、
前記変位検出部により検出された変位に基づいて、略正弦波状信号を生成する信号生成部と、
前記信号生成部により生成された略正弦波状信号の中心電圧を、前記逓倍信号処理部へ出力する為の設定を行う中心電圧出力設定部と、
前記略正弦波状信号または前記略正弦波状信号の中心電圧を、前記逓倍信号処理部に出力する出力部と、
を有し、
前記逓倍信号処理部は、
所定の基準電圧と前記中心電圧との差であるオフセット電圧を検出するオフセット電圧検出処理モードと、変位検出処理を行う変位量検出処理モードと、のうち何れかの処理モードへ切り替えるモード切替部と、
前記中心電圧出力設定部の設定状態を制御する制御部と、
前記モード切替部によりオフセット電圧検出処理モードに切り替えられた場合、前記出力部から出力された前記略正弦波状信号の中心電圧と、前記所定の基準電圧と、に基づいて、前記オフセット電圧を検出するオフセット電圧検出部と、
前記モード切替部により変位量検出処理モードに切り替えられた場合、前記オフセット電圧検出部により検出されたオフセット電圧に基づいて、前記出力部から出力された略正弦波状信号のオフセット電圧を補正するオフセット電圧補正部と、
前記オフセット電圧補正部により補正された略正弦波状信号を逓倍処理して出力する逓倍処理部と、
を有し、
前記制御部は、前記変位量検出処理モードにおける前記中心電圧出力設定部の設定状態を前記逓倍信号処理部の外部から設定可能な端子の設定に従って制御する、
ことを特徴とする。
【発明の効果】
【００２１】
本発明によれば、オフセット電圧に起因する位相誤差の問題を解消し、出力信号であるエンコーダ方形波信号の線形性を向上させたエンコーダを提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係るエンコーダの一構成例を示す図。
【図２】図１に示す構成のうち逓倍信号処理部を具体化したエンコーダの一構成例を示す図。
【図３Ａ】オフセット電圧の検出処理の一例を示す図。
【図３Ｂ】オフセット電圧の検出処理の一例を示す図。
【図３Ｃ】オフセット電圧の検出処理の一例を示す図。
【図４】本発明の一実施形態に係るエンコーダによる処理のタイムチャートの一例を示す図。
【図５Ａ】第１変形例に係るエンコーダが具備するエンコーダヘッドの一構成例を示す図。
【図５Ｂ】第２変形例に係るエンコーダが具備するエンコーダヘッドの一構成例を示す図。
【図５Ｃ】第３変形例に係るエンコーダが具備するエンコーダヘッドの一構成例を示す図。
【図６】従来のエンコーダの構成例を示す図。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態に係るエンコーダについて、図面を参照して説明する。
【００２４】
図１は、本一実施形態に係るエンコーダの一構成例を示す図である。同図に示すように、エンコーダ１は、エンコーダ用スケール（以降、スケールと略称する）４と、エンコーダヘッド２と、逓倍信号処理部３と、を具備する。当該エンコーダ１は、電源５により電力を供給されて動作する。
【００２５】
前記エンコーダヘッド２は、電源接続端子１１と、変位検出部１２と、信号処理部１３と、第１スイッチ部１４ａと、第２スイッチ部１４ｂと、基準電圧出力端子１５と、Ａ相出力端子１６ａと、Ｂ相出力端子１６ｂと、を有する。
【００２６】
前記電源接続端子１１は、電源との接続の為の端子である。
【００２７】
前記変位検出部１２は、エンコーダヘッド２とスケール４との変位を検出するための光源と、検出器と、スリットと、を備える。具体的には、当該エンコーダ１が光学式エンコーダである場合には、前記光源は例えばＬＥＤや面発光レーザーなどであり、前記検出器は例えばＰＤである。例えば、前記スリットと前記ＬＥＤとにより、可干渉性光源が構成される。
【００２８】
前記信号処理部１３は、変位検出部１２により検出された信号に基づいて、エンコーダ信号である略正弦波状アナログ信号を生成する。当該エンコーダ１が例えば光学式エンコーダの場合、この信号処理部１３は、電流・電圧変換回路、ＤＣ成分除去回路、信号増幅回路、基準電圧発生回路、信号補正回路、及びＳ／Ｎ向上回路などを備える。
【００２９】
前記第１スイッチ部１４ａは、スイッチ制御部２４ａ（詳細は後述する）により制御され、Ａ相出力端子１６ａから、前記略正弦波状アナログ信号の中心電圧を出力させる処理を行う。
【００３０】
同様に、前記第２スイッチ部１４ｂは、第２スイッチ制御部２４ｂ（詳細は後述する）により制御され、Ｂ相出力端子１６ｂから、前記略正弦波状アナログ信号の中心電圧を出力させる処理を行う。
【００３１】
なお、本例においては、２つのスイッチ部を設けているが、設けるスイッチ部の個数は１つであっても或いは３つ以上であっても勿論よい。
【００３２】
具体的には、前記第１スイッチ部１４ａ、第２スイッチ部１４ｂは、前記変位検出部１２により検出された当該エンコーダヘッド２とスケール４との変位に基づく信号の変化分である変位信号を、前記信号処理部１３に伝達させない処理を行う。この処理により、前記略正弦波状アナログ信号の中心電圧を、Ａ相出力端子１６Ａ、Ｂ相出力端子１６Ｂから出力させる。
【００３３】
なお、前記第１スイッチ部１４ａ及び第２スイッチ部１４ｂは、その設定状態を指示する制御信号が入力されない場合には、所定の設定状態を指示する制御信号が入力されたとみなす論理固定部を有する。つまり、前記第１スイッチ部１４ａ及び第２スイッチ部１４ｂは、所定の初期状態が設定されている。
【００３４】
前記基準電圧出力端子１５は、信号処理部１３により生成された略正弦波状アナログ信号の基準電圧として利用する電圧を出力する端子である。
【００３５】
前記Ａ相出力端子１６ａ及びＢ相出力端子１６ｂは、信号処理部１３により生成された略正弦波状アナログ信号またはその中心電圧を出力する端子である。なお、本例においては、２相の略正弦波状アナログ信号を出力する為に２つの端子を設けているが、例えば３相の略正弦波状アナログ信号を出力する為に３つの端子を設けても勿論よい。
【００３６】
以上説明したように、エンコーダヘッド２は、当該エンコーダヘッド２とスケール４との変位を検出し、略９０°位相差の２相の略正弦波状アナログ信号を出力する。
【００３７】
前記逓倍信号処理部３は、動作モード切替手段２１と、オフセット電圧信号安定化部２３と、第１スイッチ制御端子２４ａと、第２スイッチ制御端子２４ｂと、基準電圧入力端子２５と、Ａ相入力端子２６ａと、Ｂ相入力端子２６ｂと、オフセット電圧検出部２７と、オフセット電圧記憶部２８と、オフセット電圧補正部２９と、逓倍処理部３０と、出力端子３１と、制御部３２と、第１スイッチ設定入力端子３４ａと、第２スイッチ設定入力端子３４ｂと、を具備する。
【００３８】
図２は、この逓倍信号処理部３の構成を更に具体化したエンコーダ１の一構成例を示す図である。すなわち、図２に示す逓倍信号処理部３においては、図１に示す動作モード切替手段２１を電源端子２１Ａと電源電圧検出部２１Ｂとオフセット電圧補正制御端子２１Ｃとによって構成し、オフセット電圧信号安定化部２３をタイマー部２３Ａによって構成している。
【００３９】
前記動作モード切替手段２１は、少なくとも、逓倍信号処理部３及びエンコーダヘッド２を、後述する“オフセット電圧検出”を行うモード（以降、オフセット電圧検出モードと称する）と、このオフセット電圧検出モードにて検出されたオフセット電圧に基づくオフセット電圧補正及び変位量検出処理を行うモード（以降、変位量検出処理モードと称する）と、に切り替える為の手段である。
【００４０】
前記オフセット電圧信号安定化部２３は、オフセット電圧検出モードにおいて、オフセット電圧を安定させる（換言すれば、略正弦波状アナログ信号の中心電圧を安定させる）処理を行う。
【００４１】
つまり、オフセット電圧信号安定化部２３は、エンコーダヘッド２から出力された略正弦波状アナログ信号の中心電圧のオフセット電圧を、正確に検出可能にする為の処理を行う。
【００４２】
具体的には、制御部３２によるオフセット電圧検出モードへの切り替え後、タイマー部２３Ａは、当該モード切り替え時点から、所定時間（エンコーダヘッド２が安定動作を開始する時点までに要する時間）の経過を計測する。
【００４３】
そして、制御部３２は、タイマー部２３Ａによる計測に基づいて、略正弦波状アナログ信号の中心電圧値が安定するまでの所定時間だけ待機する処理を行う。
【００４４】
なお、制御部３２は、Ａ相出力端子１６ａ、Ｂ相出力端子１６ｂから出力される値を１回以上サンプリングし、当該サンプリング結果に基づいて、例えばサンプリング値の変化や平均等を参照することで、略正弦波状アナログ信号の中心電圧の安定性を検出しても勿論よい。
【００４５】
しかしながら、印加される電源電圧が所定の電位ＶＭに達する前であっても、エンコーダヘッド２が安定動作可能な場合には、中心電圧の安定性を検出する処理（安定化処理）は不要である。
【００４６】
なお、オフセット電圧の検出処理においては、逓倍信号処理部３の基準電圧入力端子２５に入力される信号も安定した値である必要がある場合には、基準電圧入力端子２５に入力される信号（エンコーダヘッド２の基準電圧出力端子１５から出力される信号）についても、同様に安定化を検出することが好ましい。
【００４７】
上述したタイマー部２３Ａによる計時が終了すると（エンコーダヘッド２のＡ相出力端子１６ａ、Ｂ相出力端子１６ｂから出力される略正弦波状アナログ信号の中心電圧値が安定すると）、制御部３２は、エンコーダヘッド２のＡ相出力端子１６ａ、Ｂ相出力端子１６ｂから略正弦波状アナログ信号の中心電圧が出力されるように、第１スイッチ部１４ａ、第２スイッチ部１４ｂに対して、第１スイッチ制御端子２４ａ、第２スイッチ制御端子２４ｂを介して制御を開始する。
【００４８】
前記第１スイッチ制御端子２４ａ、前記第２スイッチ制御端子２４ｂは、制御部３２からの指示に基づいて、それぞれ第１スイッチ部１４ａ、第２スイッチ部１４ｂに対して、その設定を出力する端子である。
【００４９】
前記基準電圧入力端子２５は、エンコーダヘッド２の基準電圧出力端子１５から出力された略正弦波状アナログ信号の基準電圧を入力する端子である。
【００５０】
前記Ａ相入力端子２６ａは、Ａ相出力端子１６ａから出力された略正弦波状アナログ信号を入力する端子である。同様に、前記Ｂ相入力端子２６ｂは、Ｂ相出力端子１６ｂから出力された略正弦波状アナログ信号を入力する端子である。
【００５１】
前記オフセット電圧検出部２７は、オフセット電圧信号安定化部２３による安定化処理後のオフセット電圧を検出する。
【００５２】
前記オフセット電圧記憶部２８は、オフセット電圧検出部２７により検出されたオフセット電圧を記憶する。具体的には、オフセット電圧記憶部２８としては、例えば不揮発性メモリや揮発性メモリなどを挙げることができる。オフセット電圧記憶部２８を揮発性メモリで構成する場合、オフセット電圧の検出を、当該エンコーダの電源投入時（立ち上がり時）に毎回行う設定とすることが好ましい。
【００５３】
前記オフセット電圧補正部２９は、オフセット電圧記憶部２８が記憶しているオフセット電圧の値を参照して、エンコーダヘッド２から出力された略正弦波状アナログ信号のオフセット電圧を補正する。
【００５４】
前記逓倍処理部３０は、オフセット電圧補正部２９により補正された略正弦波状アナログ信号に基づいて、当該略正弦波信号の波長の４倍以上の分解能を有するエンコーダ方形波信号を生成する。
【００５５】
前記出力端子３１は、逓倍処理部３０により生成されたエンコーダ方形波信号を出力する端子である。
【００５６】
前記制御部３２は、逓倍信号処理部３全体を統括的に制御する。
【００５７】
前記第１スイッチ設定入力端子３４ａは、第１スイッチ制御端子２４ａによる第１スイッチ１４ａの設定制御が行われていない場合に、第１スイッチ１４ａの設定制御を行う為の入力端子である。同様に、前記第２スイッチ設定入力端子３４ｂは、第２スイッチ制御端子２４ｂによる第２スイッチ１４ｂの設定制御が行われていない場合に、第２スイッチ１４ｂの設定制御を行う為の入力端子である。
【００５８】
例えば、第１スイッチ設定入力端子３４ａ、第２スイッチ設定入力端子３４ｂにより、それぞれＡ相出力端子１６ａ、Ｂ相出力端子１６ｂから、略正弦波状アナログ信号の中心電圧以外の信号を出力させる為の設定を行うことができる。
【００５９】
なお、第１スイッチ設定入力端子３４ａ、第２スイッチ設定入力端子３４ｂを、エンコーダヘッド２で通常利用したい状態に、プルアップ又はプルダウンなどにより状態固定することが可能なように構成することで、利便性が更に向上する。
【００６０】
以上説明したように、前記逓倍信号処理部３は、エンコーダヘッド２から出力された２相の略正弦波状アナログ信号を入力し、分解能を略正弦波状アナログ信号１周期の４倍以上とする逓倍処理を行ってエンコーダ方形波信号に変換して出力する。
【００６１】
以下、上述した構成を採るエンコーダ１によるオフセット電圧補正処理及び変位検出処理の一例を説明する。
【００６２】
まず、動作モード切替手段２１は、電源５が投入（ＯＮ）された後、当該電源電圧が所定の電圧値に到達すると、逓倍信号処理部３の動作状態を、“オフセット電圧検出モード”へ切り替える処理を行う。
【００６３】
続いて、オフセット電圧信号安定化部２３は、オフセット電圧を安定させる処理を行う。すなわち、オフセット電圧信号安定化部２３は、エンコーダヘッド２のＡ相出力端子１６ａ、Ｂ相出力端子１６ｂから出力される略正弦波状アナログ信号（の中心電圧値）を安定させる処理を行う。
【００６４】
なお、オフセット電圧の検出においては、基準電圧入力端子２５により入力される信号も安定した値であることが好ましい。従って、オフセット電圧信号安定化部２３は、基準電圧入力端子２５により入力される信号についても、安定化処理を行うことが好ましい。
【００６５】
ところで、エンコーダヘッド２のＡ相出力端子１６ａ、Ｂ相出力端子１６ｂから出力される略正弦波状アナログ信号の中心電圧値が安定すると、制御部３２は、エンコーダヘッド２のＡ相出力端子１６ａ、Ｂ相出力端子１６ｂから略正弦波状アナログ信号の中心電圧が出力されるように、第１スイッチ部１４ａ、第２スイッチ部１４ｂに対して、第１スイッチ制御端子２４ａ、第２スイッチ制御端子２４ｂを介して制御を開始する。
【００６６】
そして、オフセット電圧検出部２７は、オフセット電圧信号安定化部２３を構成するタイマー部２３Ａによる上述の処理で安定化された略正弦波状アナログ信号の中心電圧に基づいて、オフセット電圧の検出を行う。ここで、オフセット電圧の検出処理は、逓倍処理部３０での逓倍処理内容により異なる処理となる。以下、具体例を挙げて、オフセット電圧の検出処理について説明する。
【００６７】
《処理例１》
逓倍信号処理部３が、エンコーダヘッド２のＡ相出力端子１６ａ、Ｂ相出力端子１６ｂから出力される略正弦波状アナログ信号で略９０°位相が異なる２相の信号（Ａ相信号，Ｂ相信号）と、基準電圧出力端子１５から出力される基準電圧と、に基づいて信号処理する。
【００６８】
具体的には、図３Ａに示すように、基準電圧に対してＡ相信号及びＢ相信号のそれぞれの中心電圧と、基準電圧と、の差をオフセット電圧として検出する。
【００６９】
《処理例２》
Ａ相信号、Ｂ相信号の他に、Ａ相信号またはＢ相信号に対して１８０°位相が異なる信号であるＡＢ相信号またはＢＢ相信号を生成し、これら３相（Ａ相信号、Ｂ相信号、及び、ＡＢ相信号或いはＢＢ相信号）に基づいて、例えば抵抗分割法などにより、逓倍処理部３０が信号処理する。
【００７０】
具体的には、何れかの相の信号の中心電圧を基準とし、該基準とした中心電圧と、その他の２相の信号の中心電圧と、の差をオフセット電圧として検出する。図３Ｂは、Ｂ相の中心電圧を基準とした例を示している。図３Ｂに示す例では、基準としたＢ相信号（９０°位相差）の中心電圧と、Ａ相信号（０°位相基準）の中心電圧及びＡＢ相信号（１８０°位相差）の中心電圧と、の差をオフセット電圧として検出する。
【００７１】
《処理例３》
逓倍処理部３０が基準電圧を生成する。そして、この基準電圧の値に基づいて、逓倍処理部３０が信号処理する。すなわち、図３Ｃに示すように、逓倍処理部３０により生成された値を基準電圧とし、該基準電圧と、Ａ相信号の中心電圧及びＢ相信号の中心電圧と、の差をオフセット電圧として検出する。
【００７２】
《処理例４》
Ａ相信号及びＢ相信号と、それぞれ１８０°位相の異なる信号との差を演算し（例えばＡ相−ＡＢ相，Ｂ相−ＢＢ相など）、該演算により生成されたＡ´相信号、Ｂ´相信号に基づいて、逓倍処理部３０が信号処理する。
【００７３】
具体的には、Ａ´相信号及びＢ´相信号と、逓倍処理部３０で利用する基準電圧と、の差をオフセット電圧として検出する。
【００７４】
以上説明した《処理例１》〜《処理例４》等の方法によりオフセット電圧の検出処理を完了すると、オフセット電圧記憶部２８が当該オフセット電圧を記憶する。
【００７５】
そして、制御部３２は、第１スイッチ制御端子２４ａによる第１スイッチ部１４ａの制御、及び、第２スイッチ制御端子２４ｂによる第２スイッチ部１４ｂの制御を停止（ＯＦＦ）する。この時点において、エンコーダヘッド２のＡ相出力端子１６ａ、Ｂ相出力端子１６ｂからの、Ａ相信号、Ｂ相信号の中心電圧の出力は停止する。
【００７６】
そして、エンコーダ１は、エンコーダヘッド２とスケール４との変位量の検出処理に移行する。以下、変位量検出処理について説明する。
【００７７】
まず、前記動作モード切替手段２１は、逓倍処信号処理部３の動作状態を、変位量検出処理モードに切り替える。続いて、逓倍信号処理部３のＡ相入力端子２６ａ、Ｂ相入力端子２６ｂは、それぞれエンコーダヘッド２のＡ相出力端子１６ａ、Ｂ相出力端子１６ｂから出力された略正弦波状アナログ信号であるＡ相信号、Ｂ相信号を受信する。
【００７８】
そして、オフセット電圧補正部２９は、Ａ相入力端子２６ａ、Ｂ相入力端子２６ｂにより受信した略正弦波状アナログ信号を、先にオフセット電圧記憶部２８により記憶している値（オフセット電圧）を補正する。
【００７９】
さらに、逓倍処理部３０は、オフセット電圧補正部２９により補正されたＡ相信号、Ｂ相信号を逓倍処理してエンコーダ方形波信号（カウンタによる計数処理が可能な信号）を生成し、出力端子３１より出力する。
【００８０】
なお、当然ながら、この一連の変位量検出処理においては、制御部３２は、当該変位量検出処理を実行する為の制御行う。例えば、制御部３２は、第１スイッチ設定入力端子３４ａの設定状態を、エンコーダヘッド２の第１スイッチ部１４ａに伝達し、且つ、第２スイッチ設定入力端子３４ｂの設定状態を、エンコーダヘッド２の第２スイッチ部１４ｂに伝達し、エンコーダヘッド２を所定の状態で動作させる制御などを行う。
【００８１】
図４は、図２に示す構成のエンコーダによる処理のタイムチャートの一例を示す図である。図４に示すように、電源５が投入（ＯＮ）されると、逓倍信号処理部３の電源端子２１Ａに印加される電源電圧は、所定の駆動電圧ＶＣＣに到達するまで徐々にその値が高まる。
【００８２】
ここで、電源電圧が所定の電圧値ＶＭに到達すると、電源電圧検出部２１Ｂが当該電源電圧を検出する。そして、制御部３２は、この電源電圧検出部２１Ｂによる電源電圧の検出をトリガーとして、逓倍信号処理部３の動作状態を、オフセット電圧検出モードへ切り替える。
【００８３】
なお、オフセット電圧補正制御端子２１Ｃを利用し、制御部３２が、任意のタイミングで、当該逓倍信号処理部３の動作状態を、オフセット電圧検出モードへ切り替える構成としてもよい。このように任意のタイミングでオフセット電圧検出モードへ切り替える場合には、オフセット電圧補正制御端子２１Ｃが、任意のタイミングで外部より送られたオフセット電圧検出モードへの切り替え信号を受け付け、これに基づいてオフセット電圧検出モードへ切り替える処理を行う。
【００８４】
ところで、図２に示す構成のエンコーダ１では、制御部３２は、変位量検出処理において、図１に示す構成のエンコーダ１による処理と同様の処理に加えて、更に次の処理を行う。
【００８５】
《処理１》外部からオフセット電圧補正制御端子２１Ｃへの入力信号の監視。
【００８６】
《処理２》電源電圧が所定レベル以下の値にならないように、電源電圧検出部２１Ｂを介して電源電圧を監視。
【００８７】
以上説明したように、本一実施形態によれば、オフセット電圧に起因する位相誤差の問題を解消し、出力信号であるエンコーダ方形波信号の線形性を向上させたエンコーダを提供することができる。さらに、本一実施形態に係るエンコーダによれば、具体的に次のような効果を得ることができる。
【００８８】
・ 電源投入直後の不安定なオフセット電圧値でなく、安定したオフセット電圧値について補正を行うことができる。
【００８９】
・ 電源投入後にエンコーダヘッド２とスケール４とを所定時間変位させることなく、電源投入直後から使用することができる（従来のエンコーダでは、電源投入後にエンコーダヘッドとスケールとを所定時間変位させた後でないと使用できない）。
【００９０】
・ オフセット電圧の検出処理において複雑な演算処理を必要とせず、簡易な処理でエンコーダ起動時に自動的に正確にオフセット電圧を検出することができる。従って、オフセット電圧の値を、逓倍信号処理部３内に不揮発的に記憶するメモリを要しない。
【００９１】
・ エンコーダヘッド２の変更に容易に対応でき、オフセット電圧の経時変化に対しても容易に対応できる。
【００９２】
・ 当該エンコーダ１の使用環境などの変化・変更によりオフセット電圧が変化した場合であっても、容易に対応できる。
【００９３】
・ エンコーダ１における信号処理系に起因するオフセット電圧による影響を受けずに、分解能を向上させる逓倍処理をすることが可能となる。
【００９４】
・ この逓倍処理は、エンコーダ信号の振幅がオフセット電圧に対して小さい場合であっても可能である。
【００９５】
・ エンコーダ方形波信号の線形性（リニアリティ）が向上する。
【００９６】
なお、図１及び図２に示す構成のエンコーダ１では、説明の便宜上、制御のモード数に対応した個数のスイッチ部（第１スイッチ部１４ａ、第２スイッチ部１４ｂ）、スイッチ制御部（第１スイッチ制御部２４ａ、第２スイッチ制御部２４ｂ）、及びスイッチ設定入力端子（第１スイッチ設定入力端子３４ａ、第２スイッチ設定入力端子３４ｂ）を設けているが、それぞれ少なくとも一つ設ければよい部材である。
【００９７】
なお、光学式エンコーダを想定して説明したが、例えば磁気エンコーダや静電エンコーダなどにおいても、本一実施形態を適宜変形して適用することは可能である。
【００９８】
以上、一実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で、例えば次のような変形・応用が可能である。
【００９９】
[第１変形例]
以下、本発明の第１変形例に係るエンコーダについて、図面を参照して説明する。説明の重複を避ける為、一実施形態に係るエンコーダとの相違点を説明する。
【０１００】
図５Ａは、本第１変形例に係るエンコーダが具備するエンコーダヘッドの一構成例を示す図である。本第１変形例に係るエンコーダは、一実施形態に係るエンコーダとはエンコーダヘッドの構成が異なる。なお、本第１変形例に係るエンコーダのエンコーダヘッドの構成は、一実施形態に係るエンコーダの双方に適用可能である。
【０１０１】
具体的には、本第１変形例においては、変位検出部１２は次のように構成されている。すなわち、変位検出部１２は、ＬＥＤ１１７と、ＬＥＤドライバー１１８と、ＰＤ１１９と、を備える。
【０１０２】
前記ＬＥＤ１１７は、スケール４を照射する光源である。
【０１０３】
前記ＬＥＤドライバー１１８は、ＬＥＤ１１７を駆動する。
【０１０４】
前記ＰＤ１１９は、スケール４により反射された明暗信号を受信する。
【０１０５】
このような構成を採り、ＬＥＤ１１７とＬＥＤドライバー１１８との接続を第１スイッチ部１４ａ、第２スイッチ部１４ｂの制御で切断したり、ＬＥＤドライバー１１８によるドライブ量を略零とすることにより、Ａ相出力端子１６ａ、Ｂ相出力端子１６ｂから略正弦波状アナログ信号の中心電圧を出力させる。
【０１０６】
[第２変形例]
以下、本発明の第２変形例に係るエンコーダについて、図面を参照して説明する。説明の重複を避ける為、一実施形態に係るエンコーダとの相違点を説明する。
【０１０７】
図５Ｂは、本第２変形例に係るエンコーダが具備するエンコーダヘッドの一構成例を示す図である。本第２変形例に係るエンコーダは、一実施形態に係るエンコーダとはエンコーダヘッドの構成が異なる。なお、本第２変形例に係るエンコーダが具備するエンコーダヘッドの構成は、一実施形態に係るエンコーダの双方に適用可能である。
【０１０８】
具体的には、本第２変形例においては、変位検出部１２と信号処理部１３との間に、スイッチ部２２０を設ける。そして、変位検出部１２と信号処理部１３との間の信号伝達を、第１スイッチ部１４ａ、第２スイッチ部１４ｂの制御によりスイッチ部２２０をＯＦＦ（断線）することにより、Ａ相出力端子１６ａ、Ｂ相出力端子１６ｂから略正弦波状アナログ信号の中心電圧を出力させる。
【０１０９】
[第３変形例]
以下、本発明の第３変形例に係るエンコーダについて、図面を参照して説明する。説明の重複を避ける為、一実施形態に係るエンコーダとの相違点を説明する。
【０１１０】
図５Ｃは、本第３変形例に係るエンコーダが具備するエンコーダヘッドの一構成例を示す図である。本第３変形例に係るエンコーダは、一実施形態に係るエンコーダとはエンコーダヘッドの構成が異なる。なお、本第３変形例に係るエンコーダのエンコーダヘッドの構成は、一実施形態に係るエンコーダの双方に適用可能である。
【０１１１】
具体的には、本第３変形例においては、エンコーダヘッド２は次のように構成されている。すなわち、スケール４に対向する部位に新たにシャッター部３２１を設け、且つ、変位検出部１２を、ＬＥＤ３１７と、ＬＥＤドライバー３１８と、ＰＤ３１９と、で構成する。
【０１１２】
前記ＬＥＤ３１７は、スケール４を照射する光源である。
【０１１３】
前記ＬＥＤドライバー３１８は、ＬＥＤ３１７を駆動する。
【０１１４】
前記ＰＤ３１９は、スケール４により反射された明暗信号を受信する。
【０１１５】
前記シャッター部３２１は、スケール４により反射された明暗信号を受信するＰＤ３１９と、スケール４と、の間における光信号の伝達を遮断する（換言すれば、光路を遮断する）為のシャッターである。
【０１１６】
このような構成を採り、第１スイッチ部１４ａの制御によりシャッター部３２１を動作させて前記光路を遮断することにより、Ａ相出力端子１６ａ、Ｂ相出力端子１６ｂから略正弦波状アナログ信号の中心電圧を出力させる。
【０１１７】
以上、第１変形例〜第３変形例を挙げて説明したが、さらに上述した実施形態及び変形例には種々の段階の発明が含まれており、開示した複数の構成要件の適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態及び変形例に示す全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【符号の説明】
【０１１８】
１…エンコーダ、  ２…エンコーダヘッド、  ３…逓倍信号処理部、  ４…スケール、  ５…電源、  １１…電源接続端子、  １２…変位検出部、  １３…信号処理部、  １４ａ…第１スイッチ部、  １４ｂ…第２スイッチ部、  １４ａ…第１スイッチ、  １４ｂ…第２スイッチ、  １５…基準電圧出力端子、  １６ａ…Ａ相出力端子、  １６ｂ…Ｂ相出力端子、  ２１…動作モード切替手段、  ２１Ａ…電源端子、  ２１Ｂ…電源電圧検出部、  ２１Ｃ…オフセット電圧補正制御端子、  ２３…オフセット電圧信号安定化部、  ２３Ａ…タイマー部、  ２４ａ…第１スイッチ制御部、  ２４ｂ…第２スイッチ制御部、  ２４ａ…第１スイッチ制御端子、  ２４ｂ…第２スイッチ制御端子、  ２５…基準電圧入力端子、  ２６ａ…Ａ相入力端子、  ２６ｂ…Ｂ相入力端子、  ２７…オフセット電圧検出部、  ２８…オフセット電圧記憶部、  ２９…オフセット電圧補正部、  ３０…逓倍処理部、  ３１…出力端子、  ３２…制御部、  ３４ａ…第１スイッチ設定入力端子、  ３４ｂ…第２スイッチ設定入力端子、  １１７…ＬＥＤ、  １１８…ＬＥＤドライバー、  １１９…ＰＤ、  ２２０…スイッチ部、  ３１７…ＬＥＤ、  ３１８…ＬＥＤドライバー、  ３１９…ＰＤ、  ３２１…シャッター部。
【図１】
0005547950.tif 000002
【図２】
0005547950.tif 000003
【図３Ａ】
0005547950.tif 000004
【図３Ｂ】
0005547950.tif 000005
【図３Ｃ】
0005547950.tif 000006
【図４】
0005547950.tif 000007
【図５Ａ】
0005547950.tif 000008
【図５Ｂ】
0005547950.tif 000009
【図５Ｃ】
0005547950.tif 000010
【図６】
0005547950.tif 000011