(57)【特許請求の範囲】
【請求項１】
高周波トランスの一次側に設けられ、対をなすスイッチング素子により直流電源の電源電圧を交流に変換する高圧の一次側変換回路部と、前記高周波トランスの二次側に設けられ、前記一次側変換回路部の出力電圧を直流に変換してエネルギー蓄積要素に充電すると共に前記エネルギー蓄積要素に貯蔵された電力を放電する低圧の二次側変換回路部とを備え、前記二次側変換回路部は、逆並列ダイオードおよび並列キャパシタを持つ一組のスイッチング素子を前記高周波トランスの二次側に接続すると共に前記高周波トランスのセンタータップに前記エネルギー蓄積要素を接続した構成を備え、前記一次側変換回路部と前記二次側変換回路部との間の双方向で電力を変換する双方向ＤＣ−ＤＣコンバータであって、
前記高周波トランスと二次側変換回路部のスイッチング素子との間に、逆並列ダイオードを持つスイッチング素子とキャパシタとからなる一組の直列回路を相互に逆極性で並列接続した電圧クランプ回路を設け、前記電圧クランプ回路は、二次側変換回路部において、充電時、高周波トランスの二次側漏れインダクタンスと並列キャパシタとによる共振現象を抑制すると共に、放電時、高周波トランスの二次側漏れインダクタンスによりスイッチング素子のターンオフ時に発生するサージ電圧を抑制することを特徴とする双方向ＤＣ−ＤＣコンバータ。
【請求項２】
前記一次側変換回路部のスイッチング素子をハーフブリッジ構成とした請求項１に記載の双方向ＤＣ−ＤＣコンバータ。
【請求項３】
前記一次側変換回路部のスイッチング素子と前記電圧クランプ回路のクランプ用スイッチング素子をＩＧＢＴとし、前記二次側変換回路部のスイッチング素子をＭＯＳＦＥＴとした請求項１又は２に記載の双方向ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、直流電源である太陽電池をパワーコンディショナにより商用系統と連系させた太陽光発電システム等の分散電源システムにおいて、前記パワーコンディショナに組み込まれ、高周波トランスを備えた絶縁型でその高周波トランスの一次側と二次側との間で双方向の電力変換を可能にした双方向ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
例えば、太陽光発電システム等の分散電源システムの導入拡大にあたり、蓄電池を備えた太陽光発電システムの利用が促進されている。この種の太陽光発電システム２１は、図２１に示すように直流電源である太陽電池２２をパワーコンディショナ２３により商用系統２４と連系させた構成を具備する。このパワーコンディショナ２３は、太陽電池２２が接続されたＤＣ−ＤＣコンバータ２５と、商用系統２４に接続されたＤＣ−ＡＣインバータ２６と、一次側がＤＣ−ＤＣコンバータ２５とＤＣ−ＡＣインバータ２６の接続点に接続され、二次側が蓄電池２７に接続された双方向ＤＣ−ＤＣコンバータ２８とで構成されている。
【０００３】
図２１に示す太陽光発電システム２１では、昼間に太陽電池２２で発電した余剰電力を売電し、夜間に商用系統２４の安価な電力を蓄電池２７に充電する。朝夕の電力使用ピーク時には太陽電池２２で発電した電力と蓄電池２７からの電力を負荷２９に供給するようにしている。これにより、夜間に貯蔵した安価な電力を朝夕に使用することができると共に、商用系統２４から見た場合、負荷２９の平準化を実現している。
【０００４】
一方、パワーコンディショナ２３を構成する双方向ＤＣ−ＤＣコンバータ２８では、その一次側にＤＣ−ＤＣコンバータ２５を介して太陽電池２２が接続され、二次側に蓄電池２７が接続されていることから、太陽電池２２からの電力を蓄電池２７に充電すると共にその蓄電池２７の貯蔵電力を負荷２９に放電する充放電動作を制御するための回路を必要とする。このような太陽光発電システム２１では、高圧側である一次側と低圧側である二次側との間での電力変換に、高い昇降圧比に適した双方向ＤＣ−ＤＣコンバータ２８が求められている。また、蓄電池２７の高性能化に伴い、低圧かつ大電流の充放電に適した特性を有する双方向ＤＣ−ＤＣコンバータ２８が要望されている。
【０００５】
この種の双方向ＤＣ−ＤＣコンバータ２８として非特許文献１，２に開示されたものがある。これら二つの絶縁型の双方向ＤＣ−ＤＣコンバータ２８は、図２２（非特許文献１）および図２３（非特許文献２）に示すように高周波トランス３１の一次側をハーフブリッジ回路で構成した一次側変換回路部３２と、高周波トランス３１の二次側を電流形プッシュプル回路で構成した二次側変換回路部３３とで構成されている。
【０００６】
この双方向ＤＣ−ＤＣコンバータ２８における充電時では、一次側変換回路部３２のハーフブリッジ回路を常時最大デューティで駆動し、二次側変換回路部３３の電流形プッシュプル回路を高周波トランス３１の二次電圧に同期させてＭＯＳＦＥＴによる同期整流動作を行っている。これにより、スイッチ導通損失の低減と共にダイオードリカバリ損失レスを実現している。また、放電時では、二次側変換回路部３３の電流形プッシュプル回路のＭＯＳＦＥＴのオーバーラップ・オン期間を調整するデューティ制御を行っている。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】学術論文「スーパーキャパシタエネルギー貯蔵システム対応  双方向形ＤＣ−ＤＣコンバータ」（社団法人  電子情報通信学会、信学技報ＥＥ２００５−３５（２００５−９）、ｐ１９−２４）
【非特許文献２】学術論文「次世代自動車用スーパーキャパシタインターフェース  双方向ＤＣ−ＤＣコンバータ」（電学論Ｄ、１２６巻４号、２００６年、ｐ５２９−５３０）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、非特許文献１（図２２参照）に開示された双方向ＤＣ−ＤＣコンバータ２８において、充電時には、二次側変換回路部３３の電流形プッシュプル回路のＭＯＳＦＥＴの寄生キャパシタと高周波トランス３１の二次側漏れインダクタンスとの間で共振現象が発生し、放電時には、二次側変換回路部３３の電流プッシュプル回路のＭＯＳＦＥＴのターンオフ時にサージ電圧が発生する。これにより、ＭＯＳＦＥＴの耐圧を高くする必要があり、双方向ＤＣ−ＤＣコンバータの変換効率を低下させる。
【０００９】
そこで、非特許文献２（図２３参照）に開示された双方向ＤＣ−ＤＣコンバータ２８では、二次側変換回路部３３において、充電時での電流形プッシュプル回路のＭＯＳＦＥＴの寄生キャパシタと高周波トランス３１の二次側漏れインダクタンスとによる共振現象を抑制すると共に、放電時での電流形プッシュプル回路のＭＯＳＦＥＴのターンオフ時に発生するサージ電圧を抑制するため、小容量のＲＣＤスナバ回路３４，３５を設けている。このようなＲＣＤスナバ回路３４，３５を設けることにより、共振現象およびサージ電圧を抑制してＭＯＳＦＥＴの耐圧を低減している。
【００１０】
しかしながら、充電時でのＭＯＳＦＥＴの寄生キャパシタと高周波トランス３１の二次側漏れインダクタンスとによる共振現象を抑制すると共に、放電時でのＭＯＳＦＥＴのターンオフ時に発生したサージ電圧を抑制するためにＲＣＤスナバ回路３４，３５に吸収されたエネルギーは、そのＲＣＤスナバ回路３４，３５の抵抗Ｒで熱として消費されることから、双方向ＤＣ−ＤＣコンバータ２８の変換効率を低下させることになる。加えて、充電時にはＲＣＤスナバ回路３４，３５の抵抗Ｒを通じて電流が流れ、損失を生じることからも、双方向ＤＣ−ＤＣコンバータ２８の変換効率を低下させる。また、放電時でのＭＯＳＦＥＴのターンオン時には、ＲＣＤスナバ回路３４，３５の寄生キャパシタＣを放電するハードスイッチングとなって双方向ＤＣ−ＤＣコンバータ２８の変換効率を低下させる。
【００１１】
一方、太陽光発電システム２１に使用される双方向ＤＣ−ＤＣコンバータ２８では、前述したように、高圧側である一次側と低圧側である二次側との間での電力変換に高い昇降圧比が求められ、また、蓄電池２７の高性能化に伴い、低圧かつ大電流の充放電に適した特性を有する双方向ＤＣ−ＤＣコンバータ２８が要望されているのが現状であった。
【００１２】
そこで、本発明は前述の問題点に鑑みて提案されたもので、その目的とするところは、高い昇降圧比を持ち、低圧大電流の充放電に適した特性を有する高効率の双方向ＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１３】
前述の目的を達成するための技術的手段として、本発明は、高周波トランスの一次側に設けられ、対をなすスイッチング素子により直流電源の電源電圧を交流に変換する高圧の一次側変換回路部と、高周波トランスの二次側に設けられ、一次側変換回路部の出力電圧を直流に変換してエネルギー蓄積要素に充電すると共にエネルギー蓄積要素に貯蔵された電力を放電する低圧の二次側変換回路部とを備え、二次側変換回路部は、逆並列ダイオードおよび並列キャパシタを持つ一組のスイッチング素子を高周波トランスの二次側に接続すると共に高周波トランスのセンタータップにエネルギー蓄積要素を接続した構成を備え、一次側変換回路部と二次側変換回路部との間の双方向で電力を変換する双方向ＤＣ−ＤＣコンバータであって、高周波トランスと二次側変換回路部のスイッチング素子との間に、逆並列ダイオードを持つスイッチング素子とキャパシタとからなる一組の直列回路を相互に逆極性で並列接続した電圧クランプ回路を設けたことを特徴とする。
【００１４】
本発明では、高周波トランスと二次側変換回路部のスイッチング素子との間に、逆並列ダイオードを持つスイッチング素子とキャパシタとからなる一組の直列回路を相互に逆極性で並列接続した電圧クランプ回路を設けたことにより、二次側変換回路部において、充電時、高周波トランスの二次側漏れインダクタンスと並列キャパシタとによる共振現象を抑制すると共に、放電時、高周波トランスの二次側漏れインダクタンスによりスイッチング素子のターンオフ時に発生するサージ電圧を抑制することができる。
【００１５】
つまり、共振現象およびサージ電圧の発生によるエネルギーを電圧クランプ回路のキャパシタに吸収させることにより、それら共振現象およびサージ電圧の発生を未然に防止する。また、その電圧クランプ回路のキャパシタに貯蔵されたエネルギーは、スイッチング素子のターンオンおよびオン期間を制御することで負荷に放出されることから、双方向ＤＣ−ＤＣコンバータの高効率化が図れる。
【００１６】
本発明における一次側変換回路部は、スイッチング素子をハーフブリッジ構成とすることが望ましい。このようにすれば、スイッチング素子の電圧ストレスを抑制することができる。このハーフブリッジ構成には、変形タイプ（非対称形）のものと標準タイプ（対称形）のものがあり、特に、変形タイプ（非対称形）のハーフブリッジ構成の場合、スイッチング損失を低減するためのＺＶＳ（Zero Voltage Switching）が実現容易となる。なお、本発明では、一次側変換回路部をハーフブリッジ構成とする以外にアクティブクランプフォワード構成やフルブリッジ構成とすることも可能である。
【００１７】
なお、高周波トランスを用いることで、一次側変換回路部と二次側変換回路部との絶縁性を確保すると共に高い昇降圧比を得ることができる。また、一次側変換回路部をハーフブリッジ構成とし、二次側変換回路部をセンタータップ方式とすることにより、素子数の低減を図ることで素子による導通損失が少なく、低圧大電流の充放電特性に適した回路構成とすることができる。
【００１８】
本発明における一次側変換回路部のスイッチング素子と電圧クランプ回路のスイッチング素子をＩＧＢＴ（Insulated Gate Bipolar Transistor）とすることが望ましい。このように一次側変換回路部のスイッチング素子としてＩＧＢＴを用いれば、一次側変換回路部において導通損失の低減化を図ることができ、電圧クランプ回路のスイッチング素子にも同じくＩＧＢＴを用いれば、電圧クランプ回路のスイッチング素子の並列キャパシタンスを低減でき、その結果、二次側変換回路部においてスイッチング素子のＺＶＳ動作の範囲拡大が図れる。また、二次側変換回路部のスイッチング素子をＭＯＳＦＥＴとすることが望ましい。このように二次側変換回路部のスイッチング素子としてＭＯＳＦＥＴのようにダイオードと比較してオン抵抗が小さい素子を用いれば、導通損失の低減化が図れる。
【発明の効果】
【００１９】
本発明によれば、高周波トランスと二次側変換回路部のスイッチング素子との間に、逆並列ダイオードを持つスイッチング素子とキャパシタとからなる一組の直列回路を相互に逆極性で並列接続した電圧クランプ回路を設けたことにより、二次側変換回路部において、充電時、高周波トランスの二次側漏れインダクタンスと並列キャパシタとによる共振現象を抑制すると共に、放電時、高周波トランスの二次側漏れインダクタンスによりスイッチング素子のターンオフ時に発生するサージ電圧を抑制できる。加えて、一次側変換回路部のスイッチング素子としてＩＧＢＴを用いることで、一次側変換回路部において導通損失の低減化を図ることができる。また、電圧クランプ回路のスイッチング素子としてＩＧＢＴを用いることで、電圧クランプ回路のスイッチング素子の並列キャパシタンスを低減でき、その結果、二次側変換回路部においてスイッチング素子のＺＶＳ動作の範囲拡大を実現できる。
【００２０】
このように、共振現象およびサージ電圧の発生によるエネルギーを電圧クランプ回路のキャパシタに吸収させることにより、それら共振現象およびサージ電圧の発生を未然に防止し、スイッチング素子の耐圧を低減できると共に、その電圧クランプ回路のキャパシタに貯蔵されたエネルギーは、スイッチング素子のターンオンおよびオン期間を制御することで負荷に放出されることから、ＤＣ−ＤＣコンバータの高効率化が図れる。その結果、高い昇降圧比を持ち、低圧大電流の充放電に適した特性を有する高効率の双方向ＤＣ−ＤＣコンバータを容易に提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態で、双方向ＤＣ−ＤＣコンバータの具体的回路構成を示す回路図である。
【図２】図１の双方向ＤＣ−ＤＣコンバータを適用した太陽光発電システムを示す概略構成図である。
【図３】図１の高周波トランスの一次側インダクタンスの位置を変更した回路図である。
【図４】本発明の他の実施形態で、一次側変換回路部をアクティブクランプフォワード構成とした回路図である。
【図５】本発明の他の実施形態で、一次側変換回路部を標準タイプ（対称形）のハーフブリッジ構成とした回路図である。
【図６】本発明の他の実施形態で、一次側変換回路部をフルブリッジ構成とした回路図である。
【図７】図１の双方向ＤＣ−ＤＣコンバータの回路動作で、充電時のstate１でのタイミングチャートおよび回路動作状態図である。
【図８】図１の双方向ＤＣ−ＤＣコンバータの回路動作で、充電時のstate２でのタイミングチャートおよび回路動作状態図である。
【図９】図１の双方向ＤＣ−ＤＣコンバータの回路動作で、充電時のstate３でのタイミングチャートおよび回路動作状態図である。
【図１０】図１の双方向ＤＣ−ＤＣコンバータの回路動作で、充電時のstate４でのタイミングチャートおよび回路動作状態図である。
【図１１】図１の双方向ＤＣ−ＤＣコンバータの回路動作で、充電時のstate５でのタイミングチャートおよび回路動作状態図である。
【図１２】図１の双方向ＤＣ−ＤＣコンバータの回路動作で、充電時のstate６でのタイミングチャートおよび回路動作状態図である。
【図１３】（ａ）は電圧クランプ回路がない場合に共振現象が発生した状態を示すタイミングチャート、（ｂ）は電圧クランプ回路がある場合に共振現象が発生しない状態を示すタイミングチャートである。
【図１４】図１の双方向ＤＣ−ＤＣコンバータの回路動作で、放電時のstate１でのタイミングチャートおよび回路動作状態図である。
【図１５】図１の双方向ＤＣ−ＤＣコンバータの回路動作で、放電時のstate２でのタイミングチャートおよび回路動作状態図である。
【図１６】図１の双方向ＤＣ−ＤＣコンバータの回路動作で、放電時のstate３でのタイミングチャートおよび回路動作状態図である。
【図１７】図１の双方向ＤＣ−ＤＣコンバータの回路動作で、放電時のstate４でのタイミングチャートおよび回路動作状態図である。
【図１８】図１の双方向ＤＣ−ＤＣコンバータの回路動作で、放電時のstate５でのタイミングチャートおよび回路動作状態図である。
【図１９】図１の双方向ＤＣ−ＤＣコンバータの回路動作で、放電時のstate６でのタイミングチャートおよび回路動作状態図である。
【図２０】（ａ）は電圧クランプ回路がない場合にサージ電圧が発生した状態を示すタイミングチャート、（ｂ）は電圧クランプ回路がある場合にサージ電圧が発生しない状態を示すタイミングチャートである。
【図２１】太陽光発電システムの一例を示す概略構成図である。
【図２２】従来の双方向ＤＣ−ＤＣコンバータの具体的回路構成の一例を示す回路図である。
【図２３】従来の双方向ＤＣ−ＤＣコンバータの具体的回路構成の他例を示す回路図である。
【発明を実施するための形態】
【００２２】
本発明に係る双方向ＤＣ−ＤＣコンバータの実施形態を以下に詳述する。以下の実施形態における双方向ＤＣ−ＤＣコンバータは、例えば、図２に示す太陽光発電システム１に利用される。この太陽光発電システム１は、直流電源である太陽電池２をパワーコンディショナ３により商用系統４と連系させた構成を具備する。このパワーコンディショナ３は、太陽電池２が接続されたＤＣ−ＤＣコンバータ５と、商用系統４に接続されたＤＣ−ＡＣインバータ６と、一次側がＤＣ−ＤＣコンバータ５とＤＣ−ＡＣインバータ６の接続点に接続され、二次側が蓄電池７に接続された本発明の双方向ＤＣ−ＤＣコンバータ８とで構成されている。
【００２３】
一方、パワーコンディショナ３を構成する双方向ＤＣ−ＤＣコンバータ８では、その一次側にＤＣ−ＤＣコンバータ５を介して太陽電池２が接続され、二次側に蓄電池７が接続されていることから、太陽電池２からの電力を蓄電池７に充電すると共にその蓄電池７の貯蔵電力を負荷９に放電する充放電動作を制御するための回路を必要とする。このような太陽光発電システム１では、高圧側である一次側と低圧側である二次側との間での電力変換に、高い昇降圧比に適した双方向ＤＣ−ＤＣコンバータ８が求められている。また、蓄電池７の高性能化に伴い、低圧かつ大電流の充放電に適した特性を有する双方向ＤＣ−ＤＣコンバータ８が要望されている。
【００２４】
この双方向ＤＣ−ＤＣコンバータ８の具体的回路構成を図１に示す。双方向ＤＣ−ＤＣコンバータ８は、高周波トランスＴの一次側に設けられ、対をなすスイッチング素子Ｑ1，Ｑ2により直流電源である太陽電池２（図２参照）に基づく電源電圧Ｖｉｎを交流に変換する高圧側の一次側変換回路部１１と、高周波トランスＴの二次側に設けられ、一次側変換回路部１１の出力電圧を直流に変換してエネルギー蓄積要素である蓄電池７に充電すると共に蓄電池７に貯蔵された電力を放電する低圧大電流側の二次側変換回路部１２とを備えている。この双方向ＤＣ−ＤＣコンバータ８では、一次側変換回路部１１と二次側変換回路部１２との間の双方向で電力を変換する。なお、エネルギー蓄積要素としては、電気二重層キャパシタやリチウムイオン電池、ニッケル水素電池などの蓄電池が適用可能である。
【００２５】
一次側変換回路部１１は、対をなす二つのスイッチング素子Ｑ1，Ｑ2からなる変形タイプ（非対称形）のハーフブリッジ構成をなす。このようなハーフブリッジ構成をなすことにより、スイッチング素子Ｑ1，Ｑ2の電圧ストレスを抑制することができると共に、スイッチング損失を低減するためのＺＶＳ（Zero Voltage Switching）が実現容易となる。このスイッチング素子Ｑ1，Ｑ2としては、逆並列ダイオードＤ1，Ｄ2を持つＩＧＢＴ（Insulated Gate Bipolar Transistor）を用い、部分共振用としての並列キャパシタＣ1，Ｃ2を設けている。このようなＩＧＢＴを用いることにより、低損失化を図っている。高周波トランスＴはその一次側に大容量の直流阻止キャパシタＣｓが設けられ、その高周波トランスＴの一次側漏れインダクタンスをＬｒｐとしている。この一次側変換回路部１１では、ＺＶＳ−ＰＷＭコンバータ動作が行われる。
【００２６】
二次側変換回路部１２は、充電時にセンタータップ整流回路として動作し、逆並列ダイオードＤ3，Ｄ4および並列キャパシタＣ3，Ｃ4を持つスイッチング素子Ｑ3，Ｑ4を高周波トランスＴの二次側に接続すると共に高周波トランスＴのセンタータップに蓄電池７を接続した構成を備えている。その高周波トランスＴの二次側漏れインダクタンスをＬｒｓ1，Ｌｒｓ2としている。逆並列ダイオードＤ3，Ｄ4および並列キャパシタＣ3，Ｃ4を持つスイッチング素子Ｑ3，Ｑ4としては、低耐圧のＭＯＳＦＥＴを用いている。このスイッチング素子Ｑ3，Ｑ4としてＭＯＳＦＥＴのようにダイオードと比較してオン抵抗が小さい素子を用いることにより、導通損失の低減化を図っている。また、ＭＯＳＦＥＴを用いることで、逆並列ダイオードＤ3，Ｄ4には寄生ダイオードを、並列キャパシタＣ3，Ｃ4には寄生キャパシタを利用することができる。なお、図中のＬｂは平滑インダクタである。
【００２７】
このように、双方向ＤＣ−ＤＣコンバータ８では、高周波トランスＴを用いることで、一次側変換回路部１１と二次側変換回路部１２との絶縁性を確保すると共に高い昇降圧比を得ることができる。また、一次側変換回路部１１をハーフブリッジ構成とし、二次側変換回路部１２をセンタータップ方式とすることで、低圧大電流の充放電特性に適した回路構成としている。
【００２８】
なお、図１に示す一次側変換回路部１１は、高周波トランスＴの一次側漏れインダクタンスＬｒｐを図３の等価回路としても同様である。また、図１に示す実施形態の一次側変換回路部１１は、変形タイプ（非対称形）のハーフブリッジ構成としているが、他の実施形態として、図４に示すようなアクティブクランプフォワード構成とした一次側変換回路部１１ａ、図５に示すような標準タイプ（対称形）のハーフブリッジ構成とした一次側変換回路部１１ｂ、図６に示すようなフルブリッジ構成とした一次側変換回路部１１ｃを採用することも可能である。
【００２９】
以下では、図１に示すような変形タイプ（非対称形）のハーフブリッジ構成とした一次側変換回路部１１を持つ双方向ＤＣ−ＤＣコンバータ８について動作説明する。他の実施形態としてのアクティブクランプフォワード構成、標準タイプ（対称形）のハーフブリッジ構成あるいはフルブリッジ構成の一次側変換回路部１１ａ，１１ｂ，１１ｃについては重複説明を省略する。
【００３０】
前述の構成を具備した一次側変換回路部１１および二次側変換回路部１２からなる双方向ＤＣ−ＤＣコンバータ８では以下の基本動作を実行する。つまり、高圧側の電源電圧Ｖｉｎを一次側変換回路部１１で交流に変換し、高周波トランスＴで降圧し、その高周波トランスＴの二次側に現出した一次側変換回路部１１の出力電圧を二次側変換回路部１２で直流に変換して蓄電池７に充電する。また、この充電により蓄電池７に貯蔵された電力を放電して負荷９に供給する。つまり、蓄電池７の貯蔵電圧Ｖｂを高周波トランスＴで昇圧し、その高周波トランスＴの一次側へ放出する。
【００３１】
このようにして、一次側変換回路部１１から高周波トランスＴを介して二次側変換回路部１２へ電力が流れる充電時、一次側変換回路部１１では、スイッチング素子Ｑ1，Ｑ2のゲート信号の時比率Ｄ（デューディ比）を変えてスイッチング素子Ｑ1とＱ2でゲートオン時間を異ならせる。このようにスイッチング素子Ｑ1，Ｑ2を非対称制御することで、つまり、スイッチング素子Ｑ1のゲートオン時間とスイッチング素子Ｑ2のゲートオン時間を異ならせる（時比率Ｄ≠０．５）ことにより、高周波トランスＴの二次側に現出する出力電圧を調整することができる。なお、スイッチング素子Ｑ1のゲートオン時間とスイッチング素子Ｑ2のゲートオン時間が等しい場合（時比率Ｄ＝０．５）に出力電圧が最大となる。このスイッチング素子Ｑ1，Ｑ2の非対称制御により、時比率Ｄの広い範囲でＺＶＳを実現容易としている。なお、二次側変換回路部１２では、ダイオードに代えてＭＯＳＦＥＴによる同期整流動作を行うことにより導通損失を低減させている。
【００３２】
また、二次側変換回路部１２から高周波トランスＴを介して一次側変換回路部１１へ電力が流れる放電時、二次側変換回路部１２では、スイッチング素子Ｑ3，Ｑ4のゲート信号のオン時間をそのスイッチング素子Ｑ3とＱ4でオーバーラップさせる。このようにスイッチング素子Ｑ3，Ｑ4をオーバーラップ制御することで、スイッチング素子Ｑ3，Ｑ4のオーバーラップ期間を変えれば、高周波トランスＴの一次側に現出する出力電圧を調整することができる。例えば、スイッチング素子Ｑ3とＱ4のオーバーラップ時間を長くすれば、高周波トランスＴの一次側に現出する出力電圧を増大させることができる。なお、一次側変換回路部１１では、スイッチング素子Ｑ1，Ｑ2を制御することなく、逆並列ダイオードＤ1，Ｄ2のみを使用することにより、制御の簡略化を図っている。
【００３３】
この実施形態の双方向ＤＣ−ＤＣコンバータ８では、高周波トランスＴと二次側変換回路部１２のスイッチング素子Ｑ3，Ｑ4との間に、逆並列ダイオードＤ5，Ｄ6を持つスイッチング素子Ｑ5，Ｑ6とキャパシタＣｒ1，Ｃｒ2とからなる一組の直列回路を相互に逆極性で並列接続した電圧クランプ回路１３を設けている。このスイッチング素子Ｑ5，Ｑ6としては、逆並列ダイオードＤ5，Ｄ6を持つＩＧＢＴを用いている。このようにＩＧＢＴを用いることにより、電圧クランプ回路１３のスイッチング素子Ｑ5，Ｑ6の並列キャパシタンスを低減でき、その結果、二次側変換回路部１２においてスイッチング素子Ｑ3〜Ｑ6のＺＶＳ動作の範囲拡大を実現できる。
【００３４】
次に、前述した一次側変換回路部１１と、電圧クランプ回路１３が設けられた二次側変換回路部１２とで構成された双方向ＤＣ−ＤＣコンバータ８の回路動作を図７〜図２０を参照しながら詳述する。
【００３５】
図７〜図１２は、一次側変換回路部１１から高周波トランスＴを介して二次側変換回路部１２へ電力が流れる充電時を示し、図１４〜図１９は、二次側変換回路部１２から高周波トランスＴを介して一次側変換回路部１１へ電力が流れる放電時を示す。各図では、一次側変換回路部１１のスイッチング素子Ｑ1，Ｑ2および二次側変換回路部１２のスイッチング素子Ｑ3，Ｑ4と電圧クランプ回路１３のスイッチング素子Ｑ5，Ｑ6のスイッチングタイミングにより一周期をstate１〜state１２に１２分割したタイミングチャートと、各stateで動作状態にある素子を実線で非動作状態にある素子を破線で表した回路動作状態図と、各stateでの各スイッチング素子Ｑ1〜Ｑ6のオンオフ状態を示している。
【００３６】
図７〜図１２では充電時におけるstate１〜state６で一次側変換回路部１１のスイッチング素子Ｑ1を駆動する場合を示す。なお、図９のstate３と図１０のstate４は、各スイッチング素子Ｑ1〜Ｑ6のオンオフ状態が同一であるが、動作説明の都合上、二つのstateに分けて説明する。また同様に、図１４〜図１９では放電時におけるstate１〜state６で二次側変換回路部１２のスイッチング素子Ｑ3を駆動する場合を示す。なお、図１６のstate３と図１７のstate４は、各スイッチング素子Ｑ1〜Ｑ6のオンオフ状態が同一であるが、動作説明の都合上、二つのstateに分けて説明する。
【００３７】
なお、図１３（ａ）（ｂ）は充電時におけるタイミングチャートで、同図（ａ）は電圧クランプ回路を設けない場合、同図（ｂ）は実施形態のように電圧クランプ回路を設けた場合をそれぞれ示し、二次側変換回路部１２のスイッチング素子Ｑ3，Ｑ4のドレイン・ソース間電圧Ｖｄｓ3，Ｖｄｓ4（図１参照）を比較したものである。また、図２０（ａ）（ｂ）は放電時におけるタイミングチャートで、同図（ａ）は電圧クランプ回路を設けない場合、同図（ｂ）は実施形態のように電圧クランプ回路を設けた場合をそれぞれ示し、二次側変換回路部１２のスイッチング素子Ｑ3，Ｑ4のドレイン・ソース間電圧Ｖｄｓ3，Ｖｄｓ4（図１参照）を比較したものである。
【００３８】
この双方向ＤＣ−ＤＣコンバータ８の充電動作は、図７〜図１２に示すタイミングチャートのとおりである。つまり、一次側変換回路部１１のスイッチング素子Ｑ1，Ｑ2は、両スイッチング素子Ｑ1，Ｑ2がオフとなる短いデットタイムを挟んで交互にオンオフしてＺＶＳ動作を行う（スイッチング素子Ｑ1，Ｑ2のゲート・エミッタ間電圧Ｖｇｅ1，Ｖｇｅ2参照）。この一次側変換回路部１１ではスイッチング素子Ｑ1，Ｑ2の時比率Ｄを非対称に制御することにより定電流制御を行う。また、二次側変換回路部１２ではスイッチング素子Ｑ3，Ｑ4による同時整流動作を行う。電圧クランプ回路１３のスイッチング素子Ｑ5，Ｑ6は、二次側変換回路部１２のスイッチング素子Ｑ3，Ｑ4と短いデットタイムを挟んで交互にオンオフしてＺＶＳ動作を行う（スイッチング素子Ｑ3のゲート・ソース間電圧Ｖｇｓ3とスイッチング素子Ｑ5のゲート・エミッタ間電圧Ｖｇｅ5，スイッチング素子Ｑ4のゲート・ソース間電圧Ｖｇｓ4とスイッチング素子Ｑ6のゲート・エミッタ間電圧Ｖｇｅ6参照）。
【００３９】
（１）図７に示すstate１（ｔ1≦ｔ≦ｔ2）では、時刻ｔ1において、一次側変換回路部１１のスイッチング素子Ｑ1および二次側変換回路部１２のスイッチング素子Ｑ3，Ｑ4がオンしている状態にある（スイッチング素子Ｑ1のゲート・エミッタ間電圧Ｖｇｅ1，スイッチング素子Ｑ3，Ｑ4のゲート・ソース間電圧Ｖｇｓ3，Ｖｇｓ4参照）。一次側変換回路部１１では、スイッチング素子Ｑ1に流れる電流ｉＱ1（図１参照）が定常値となるまで線形的に増加する。一方、二次側変換回路部１２では、スイッチング素子Ｑ3に流れる電流ｉＱ3（図１参照）が増加し、スイッチング素子Ｑ4に流れる電流ｉＱ4（図１参照）が減少する。
【００４０】
（２）図８に示すstate２（ｔ2≦ｔ≦ｔ3）では、時刻ｔ2において、二次側変換回路部１２のスイッチング素子Ｑ4がターンオフすると（スイッチング素子Ｑ4のゲート・ソース間電圧Ｖｇｓ4参照）、高周波トランスＴの二次側漏れインダクタンスＬｒｓ2（図１参照）と並列キャパシタＣ4が共振し、並列キャパシタＣ4は充電され、スイッチング素子Ｑ4のドレイン・ソース間電圧Ｖｄｓ4（図１参照）は上昇する。
【００４１】
（３）図９に示すstate３（ｔ3≦ｔ≦ｔ4）では、時刻ｔ3において、二次側変換回路部１２のスイッチング素子Ｑ4のドレイン・ソース間電圧Ｖｄｓ4（図１参照）が高周波トランスＴの二次側合計電圧Ｖｓ1＋Ｖｓ2（高周波トランスＴの二次側のセンタータップで分けられる一方の巻線に発生する電圧Ｖｓ1と他方の巻線に発生する電圧Ｖｓ2との合計）と同電圧になると逆並列ダイオードＤ6が導通する。この期間に電圧クランプ回路１３のスイッチング素子Ｑ6をターンオンすることによりＺＶＳ動作が行われる（スイッチング素子Ｑ6のゲート・エミッタ間電圧Ｖｇｅ6参照）。その後、スイッチング素子Ｑ6に流れる電流ｉＱ6（図１参照）は線形的に増加する。これにより、一次側よりエネルギーが伝達する状態となり、平滑インダクタＬｂにエネルギーが蓄積され、蓄電池７に流れる電流ｉｂ（図１参照）は線形的に上昇する。
【００４２】
（４）図１０に示すstate４（ｔ4≦ｔ≦ｔ5）では、時刻ｔ4において、電圧クランプ回路１３のスイッチング素子Ｑ6をターンオンした状態のままで（スイッチング素子Ｑ6のゲート・エミッタ間電圧Ｖｇｅ6参照）、高周波トランスＴの二次側漏れインダクタンスＬｒｓ2（図１参照）と並列キャパシタＣ4の共振動作により、スイッチング素子Ｑ6に流れる電流ｉＱ6（図１参照）の向きが反転する。
【００４３】
（５）図１１に示すstate５（ｔ5≦ｔ≦ｔ6）では、時刻ｔ5において、一次側変換回路部１１のスイッチング素子Ｑ1がターンオフすると（スイッチング素子Ｑ1のゲート・エミッタ間電圧Ｖｇｅ1参照）、高周波トランスＴの一次側漏れインダクタンスＬｒｐ（図１参照）と並列キャパシタＣ1，Ｃ2が共振し、並列キャパシタＣ1は充電され、スイッチング素子Ｑ1のコレクタ・エミッタ間電圧Ｖｃｅ1（図１参照）は上昇する一方で、並列キャパシタＣ2は放電され、スイッチング素子Ｑ2のコレクタ・エミッタ間電圧Ｖｃｅ2（図１参照）は減少する。また、二次側変換回路部１２では、電圧クランプ回路１３のスイッチング素子Ｑ6がターンオフすると（スイッチング素子Ｑ6のゲート・エミッタ間電圧Ｖｇｅ6参照）、高周波トランスＴの二次側漏れインダクタンスＬｒｐ2（図１参照）と並列キャパシタＣ4が共振し、並列キャパシタＣ4は放電され、スイッチング素子Ｑ4のドレイン・ソース間電圧Ｖｄｓ4（図１参照）は減少する。
【００４４】
（６）図１２に示すstate６（ｔ6≦ｔ≦ｔ7）では、時刻ｔ6において、一次側変換回路部１１のスイッチング素子Ｑ1のコレクタ・エミッタ間電圧Ｖｃｅ1（図１参照）が高圧側の電源電圧Ｖｉｎ（図１参照）に、すなわち、スイッチング素子Ｑ2のコレクタ・エミッタ間電圧Ｖｃｅ2（図１参照）が零になると、逆並列ダイオードＤ2が導通する。この期間にスイッチング素子Ｑ2をターンオンすることによりＺＶＳ動作が行われる（スイッチング素子Ｑ2のゲート・エミッタ間電圧Ｖｇｅ2参照）。また、二次側変換回路部１２では、スイッチング素子Ｑ4のドレイン・ソース間電圧Ｖｄｓ4（図１参照）が零になると、逆並列ダイオードＤ4が導通する。この期間にスイッチング素子Ｑ4をターンオンすることでＺＶＳ動作が行われる（スイッチング素子Ｑ4のゲート・ソース間電圧Ｖｇｓ4参照）。この二次側変換回路部１２のスイッチング素子Ｑ3，Ｑ4が共にオンしている状態となり（スイッチング素子Ｑ3，Ｑ4のゲート・ソース間電圧Ｖｇｓ3，Ｖｇｓ4参照）、平滑インダクタＬｂを介してエネルギーが蓄電池７へ送られる。このため、蓄電池７に流れる電流ｉｂ（図１参照）は線形的に減少する。
【００４５】
なお、タイミングチャートのstate７〜state１２については、一次側変換回路部１１のスイッチング素子Ｑ2を駆動する場合で、state１〜state６と同様の回路動作であるために重複説明は省略する。
【００４６】
この双方向ＤＣ−ＤＣコンバータ８の充電時、前述したようにstate２で高周波トランスＴの二次側漏れインダクタンスＬｒｓ2（図１参照）と並列キャパシタＣ4が共振し、state８で高周波トランスＴの二次側漏れインダクタンスＬｒｓ1（図１参照）と並列キャパシタＣ3が共振する。ここで、電圧クランプ回路１３がない場合、図１３（ａ）に示すように二次側変換回路部１２のスイッチング素子Ｑ3，Ｑ4のドレイン・ソース間電圧Ｖｄｓ3，Ｖｄｓ4（図１参照）で共振現象が現出することになる〔図１３（ａ）の破線で囲まれた部分参照〕。
【００４７】
そこで、この実施形態における双方向ＤＣ−ＤＣコンバータ８では、二次側変換回路部１２に電圧クランプ回路１３を設けたことにより、この充電時、高周波トランスＴの二次側漏れインダクタンスＬｒｓ1，Ｌｒｓ2（図１参照）と並列キャパシタＣ3，Ｃ4とによる共振現象を抑制し、かつ、二次側変換回路部１２のスイッチング素子Ｑ3，Ｑ4でＺＶＳ動作を実現することができる。つまり、state３およびstate４で前述の共振現象の発生によるエネルギーを電圧クランプ回路１３のキャパシタＣｒ1，Ｃｒ2に吸収させることにより、図１３（ｂ）に示すように二次側変換回路部１２のスイッチング素子Ｑ3，Ｑ4のドレイン・ソース間電圧Ｖｄｓ3，Ｖｄｓ4（図１参照）における共振現象の発生を未然に防止する〔図１３（ｂ）の破線で囲まれた部分参照〕。また、その電圧クランプ回路１３のキャパシタＣｒ1，Ｃｒ2にstate３で貯蔵されたエネルギーは、state４で負荷９に放出され、さらに電圧クランプ回路１３のスイッチング素子Ｑ5，Ｑ6のオンオフがＺＶＳ動作で行われることから、双方向ＤＣ−ＤＣコンバータ８の高効率化が図れる。
【００４８】
次に、双方向ＤＣ−ＤＣコンバータ８の放電動作は、図１４〜図１９に示すタイミングチャートのとおりである。つまり、二次側変換回路部１２のスイッチング素子Ｑ3，Ｑ4のオン時間をオーバーラップ制御により重ねることにより昇圧動作を行い（スイッチング素子Ｑ3，Ｑ4のゲート・ソース間電圧Ｖｇｓ3，Ｖｇｓ4参照）、時比率Ｄを制御することにより一次側電圧の定電圧制御を行う。電圧クランプ回路１３のスイッチング素子Ｑ5，Ｑ6はそれぞれ二次側変換回路部１２のスイッチング素子Ｑ3，Ｑ4と短いデットタイムを挟んで交互にオンオフし、ＺＶＳ動作を行う（スイッチング素子Ｑ3のゲート・ソース間電圧Ｖｇｓ3とスイッチング素子Ｑ5のゲート・エミッタ間電圧Ｖｇｅ5，スイッチング素子Ｑ4のゲート・ソース間電圧Ｖｇｓ4とスイッチング素子Ｑ6のゲート・エミッタ間電圧Ｖｇｅ6参照）。この時、一次側変換回路部１１では、制御の簡略化のため、逆並列ダイオードＤ1，Ｄ2を用いて整流動作を行う。
【００４９】
（１）図１４に示すstate１（ｔ1≦ｔ≦ｔ2）では、時刻ｔ1において、二次側変換回路部１２のスイッチング素子Ｑ3，Ｑ4はオンしている状態にある（スイッチング素子Ｑ3，Ｑ4のゲート・ソース間電圧Ｖｇｓ3，Ｖｇｓ4参照）。この期間、二次側変換回路部１２は平滑インダクタＬｂを介して蓄電池７を短絡した状態になり、平滑インダクタＬｂにエネルギーが蓄積され、蓄電池７に流れる電流ｉｂ（図１参照）は線形的に上昇する。また、その蓄電池７に流れる電流ｉｂは、スイッチング素子Ｑ3に流れる電流ｉＱ3（図１参照）とスイッチング素子Ｑ4に流れるｉＱ4（図１参照）とに分流される。
【００５０】
（２）図１５に示すstate２（ｔ2≦ｔ≦ｔ3）では、時刻ｔ2において、二次側変換回路部１２のスイッチング素子Ｑ4をターンオフすると（スイッチング素子Ｑ4のゲート・ソース間電圧Ｖｇｓ4参照）、高周波トランスＴの二次側漏れインダクタンスＬｒｓ2（図１参照）と並列キャパシタＣ4が共振し、その並列キャパシタＣ4は充電され、スイッチング素子Ｑ4のドレイン・ソース間電圧Ｖｄｓ4（図１参照）は上昇する。
【００５１】
（３）図１６に示すstate３（ｔ3≦ｔ≦ｔ4）では、時刻ｔ3において、二次側変換回路部１２のスイッチング素子Ｑ4のドレイン・ソース間電圧Ｖｄｓ4（図１参照）が高周波トランスＴの二次側合計電圧Ｖｓ1＋Ｖｓ2と同電圧になると逆並列ダイオードＤ6が導通する。この期間に電圧クランプ回路１３のスイッチング素子Ｑ6をターンオンすることによりＺＶＳ動作が行われる（スイッチング素子Ｑ6のゲート・エミッタ間電圧Ｖｇｅ6参照）。また、高周波トランスＴの二次側電圧Ｖｓ1（図１参照）および一次側電圧Ｖｐ（図１参照）が加わり、平滑インダクタＬｂに蓄積されたエネルギーは、二次側変換回路部１２のスイッチング素子Ｑ3と高周波トランスＴを介して一次側変換回路部１１へ放出される。
【００５２】
（４）図１７に示すstate４（ｔ4≦ｔ≦ｔ5）では、時刻ｔ4において、電圧クランプ回路１３のスイッチング素子Ｑ6をターンオンした状態のままで（スイッチング素子Ｑ6のゲート・エミッタ間電圧Ｖｇｅ6参照）、高周波トランスＴの二次側漏れインダクタンスＬｒｓ2（図１参照）と並列キャパシタＣ4の共振動作により、スイッチング素子Ｑ6に流れる電流ｉＱ6（図１参照）の向きが反転する。
【００５３】
（５）図１８に示すstate５（ｔ5≦ｔ≦ｔ6）では、時刻ｔ5において、電圧クランプ回路１３のスイッチング素子Ｑ6がターンオフすると（スイッチング素子Ｑ6のゲート・エミッタ間電圧Ｖｇｅ6参照）、高周波トランスＴの二次側漏れインダクタンスＬｒｓ2（図１参照）と並列キャパシタＣ4が共振し、並列キャパシタＣ4は放電され、二次側変換回路部１２のスイッチング素子Ｑ4のドレイン・ソース間電圧Ｖｄｓ4（図１参照）は減少する。
【００５４】
（６）図１９に示すstate６（ｔ6≦ｔ≦ｔ7）では、時刻ｔ6において、二次側変換回路部１２のスイッチング素子Ｑ4のドレイン・ソース間電圧Ｖｄｓ4（図１参照）が零になると、逆並列ダイオードＤ4が導通する。この期間にスイッチング素子Ｑ4をターンオンすることでＺＶＳ動作が行われる（スイッチング素子Ｑ4のゲート・ソース間電圧Ｖｇｓ4参照）。スイッチング素子Ｑ3，Ｑ4が共にオンしている状態となり（スイッチング素子Ｑ3，Ｑ4のゲート・ソース間電圧Ｖｇｓ3，Ｖｇｓ4参照）、二次側変換回路部１２では短絡状態となる。このため、スイッチング素子Ｑ3に流れる電流ｉＱ3（図１参照）は減少し、スイッチング素子Ｑ4に流れる電流ｉＱ4（図１参照）は増加する。一次側変換回路部１１では高周波トランスＴの一次側漏れインダクタンスＬｒｐ（図１参照）の影響によりスイッチング素子Ｑ1に流れる電流ｉＱ1（図１参照）は線形的に減少する。
【００５５】
なお、タイミングチャートのstate７〜state１２については、二次側変換回路部１２のスイッチング素子Ｑ4を駆動する場合で、state１〜state６と同様の回路動作であるために重複説明は省略する。
【００５６】
この双方向ＤＣ−ＤＣコンバータ８の放電時、前述したようにstate２で高周波トランスＴの二次側漏れインダクタンスＬｒｓ2（図１参照）により二次側変換回路部１２のスイッチング素子Ｑ4のターンオフでサージ電圧が発生し、state８で高周波トランスＴの二次側漏れインダクタンスＬｒｓ1（図１参照）によりスイッチング素子Ｑ3のターンオフでサージ電圧が発生する。ここで、電圧クランプ回路１３がない場合、図２０（ａ）に示すようにスイッチング素子Ｑ3，Ｑ4のドレイン・ソース間電圧Ｖｄｓ3，Ｖｄｓ4（図１参照）でサージ電圧が現出することになる〔図２０（ａ）の破線で囲まれた部分参照〕。
【００５７】
そこで、この実施形態における双方向ＤＣ−ＤＣコンバータ８では、二次側変換回路部１２に電圧クランプ回路１３を設けたことにより、この放電時、高周波トランスＴの漏れインダクタンスＬｒｓ1，Ｌｒｓ2（図１参照）によるサージ電圧を抑制し、かつ、二次側変換回路部１２のスイッチング素子Ｑ3，Ｑ4でＺＶＳ動作を実現することができる。つまり、state３およびstate４で前述のサージ電圧の発生によるエネルギーを電圧クランプ回路１３のキャパシタＣｒ1，Ｃｒ2に吸収させることにより、図２０（ｂ）に示すようにスイッチング素子Ｑ3，Ｑ4のドレイン・ソース間電圧Ｖｄｓ3，Ｖｄｓ4（図１参照）におけるサージ電圧の発生を未然に防止する〔図２０（ｂ）の破線で囲まれた部分参照〕。また、その電圧クランプ回路１３のキャパシタＣｒ1，Ｃｒ2にstate３で貯蔵されたエネルギーは、state４で負荷９に放出され、さらに電圧クランプ回路１３のスイッチング素子Ｑ5，Ｑ6のオンオフがＺＶＳ動作で行われることから、双方向ＤＣ−ＤＣコンバータ８の高効率化が図れる。
【００５８】
本発明は前述した実施形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲内において、さらに種々なる形態で実施し得ることは勿論のことであり、本発明の範囲は、特許請求の範囲によって示され、さらに特許請求の範囲に記載の均等の意味、および範囲内のすべての変更を含む。
【符号の説明】
【００５９】
２  直流電源（太陽電池）
７  エネルギー蓄積要素（蓄電池）
８  双方向ＤＣ−ＤＣコンバータ
１１  一次側変換回路部
１２  二次側変換回路部
１３  電圧クランプ回路
Ｃ3，Ｃ4  並列キャパシタ
Ｃｒ1，Ｃｒ2  キャパシタ
Ｄ3〜Ｄ6  逆並列ダイオード
Ｑ1〜Ｑ6  スイッチング素子
Ｔ  高周波トランス
【図１】
0005445915.tif 000002
【図２】
0005445915.tif 000003
【図３】
0005445915.tif 000004
【図４】
0005445915.tif 000005
【図５】
0005445915.tif 000006
【図６】
0005445915.tif 000007
【図７】
0005445915.tif 000008
【図８】
0005445915.tif 000009
【図９】
0005445915.tif 000010
【図１０】
0005445915.tif 000011
【図１１】
0005445915.tif 000012
【図１２】
0005445915.tif 000013
【図１３】
0005445915.tif 000014
【図１４】
0005445915.tif 000015
【図１５】
0005445915.tif 000016
【図１６】
0005445915.tif 000017
【図１７】
0005445915.tif 000018
【図１８】
0005445915.tif 000019
【図１９】
0005445915.tif 000020
【図２０】
0005445915.tif 000021
【図２１】
0005445915.tif 000022
【図２２】
0005445915.tif 000023
【図２３】
0005445915.tif 000024