(57)【特許請求の範囲】
【請求項１】
ランドを備えた第１配線層と、
前記第１配線層の上に形成された第１絶縁層と、
前記第１絶縁層の上に形成された第２配線層と、
前記第２配線層の上に形成された第２絶縁層と、
前記第１絶縁層及び前記第２絶縁層の厚み方向に貫通して充填され、前記第１配線層のランドに接続されたビアと、を含み、
前記ビアは、被実装体が接続されるパッドを有し、
前記第２配線層は、前記ビアに接続される接続部を有し、前記接続部は、前記ビアの径よりも幅が小さく設定され、ランドレス構造によって前記ビアと接続されていることを特徴とする配線基板。
【請求項２】
前記第２配線層の一端に位置する前記接続部は、前記ビアに埋め込まれて前記ビアと接続され、
前記接続部と前記ビアとの間にシード層が形成されていることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記第２配線層は、隣接する前記ビアの間を通過するように配線されていることを特徴とする請求項１又は２に記載の配線基板。
【請求項４】
前記ビアは前記第２配線層においてランドレスビアであって、前記第２絶縁層から露出され、且つ前記第２絶縁層と面一である前記ビアの端面が前記パッドであることを特徴とする請求項１〜３のいずれか１つに記載の配線基板。
【請求項５】
前記ビアは、当該ビアの径よりも大きな径のランドを有し、
前記ランドの上に形成され、前記ランドの一部を前記パッドとして露出させる第３絶縁層を更に有することを特徴とする請求項１〜３のいずれか１つに記載の配線基板。
【請求項６】
前記ビアの径は、前記パッドの径よりも小さく設定されていることを特徴とする請求項５に記載の配線基板。
【請求項７】
請求項１〜６のいずれか１つの配線基板と、
前記パッドにフリップチップ接続される半導体チップと、
を有することを特徴とする半導体装置。
【請求項８】
ランドを備えた第１配線層の上に第１絶縁層を形成する工程と、
前記第１絶縁層の上に、接続部を備えた第２配線層を形成する工程と、
前記第２配線層の上に第２絶縁層を形成する工程と、
前記接続部と対向する位置の前記第１絶縁層及び前記第２絶縁層を前記第１配線層のランドに到達するまで貫通して、前記接続部よりも大きい径を有するビアホールを形成する工程と、
前記第２配線層の一端に位置するとともに前記ビアホール内に突出した前記接続部の表面と前記ビアホールの内面を被覆するシード層を形成する工程と、
前記シード層を給電層とする電解めっきにより前記ビアホールにビアを充填し、前記接続部を前記ビアに埋め込んで前記ビアと接続し、前記ビアと前記第１配線層及び前記第２配線層とを電気的に接続する工程と、を有し、
前記接続部は、前記ビアの径よりも幅が小さく設定され、ランドレス構造によって前記ビアと接続されることを特徴とする配線基板の製造方法。
【請求項９】
前記第２配線層は、隣接する前記ビアの間を通過するように配線されることを特徴とする請求項８に記載の配線基板の製造方法。
【請求項１０】
前記ビアの端面を、被実装体が接続されるパッドとして前記第２絶縁層から露出する工程を有することを特徴とする請求項８又は９に記載の配線基板の製造方法。
【請求項１１】
前記ビアを充填する工程は、前記ビアの上に当該ビアの径よりも大きい径のランドを形成する工程を含み、
前記ビアのランドを覆う第３絶縁層を形成する工程と、
前記ビアのランドの一部を、被実装体が接続されるパッドとして前記第３絶縁層から露出する工程とを更に有することを特徴とする請求項８又は９に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
【背景技術】
【０００２】
半導体チップ等の実装部品を配線基板に実装する場合には、配線基板の最表層がソルダレジストと呼ばれる絶縁材料によってはんだの付着や汚染等から保護される。この場合、実装部品との接続に必要な接続用のパッド（例えば、フリップチップパッド）を形成するために、ソルダレジストの下層に形成された配線層を露出させるための開口部が形成される。この開口部の形成は、例えばフォトリソグラフィ法などにより行われる。
【０００３】
すなわち、図１２（ａ）に示すように、まず、コア基板６０上に必要な数の配線層６１，６２とそれを覆う絶縁層６３，６４を形成後、最上層の配線層６５とその配線層６５を覆う絶縁層（ソルダレジスト層）６６を形成する。続いて、フォトリソグラフィによりソルダレジスト層６６を露光・現像して、図１２（ｂ）に示すように、所定パターンの開口部６６Ｘを形成し、最上層の配線層６５の一部を上記接続用のパッド６５ａとして露出する。このようにソルダレジスト層６６の開口によってパッド６５ａが形成される。
【０００４】
なお、上記従来技術に関連する先行技術として、特許文献１が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２４６７５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、近年の半導体チップの高集積化に伴って、半導体チップの配線基板への接続端子の数が増大（多ピン化）し、さらに半導体チップの接続端子の狭ピッチ化が進んでいる。これに対応して、配線基板のパッドも微細化された構成が必要となり、特に、配線基板の最上層の配線において、その配線密度を向上させることが求められている。この配線密度を向上させるためには、上記パッド６５ａ間の領域にどれだけ多くの配線層６５を配線できるかが重要となる。
【０００７】
ところが、上述した配線基板の最上層の配線層６５には、図１３の斜視図にも示されるように、ソルダレジスト層６６の開口部６６Ｘ（破線参照）が配線層６５から外れないように、つまり所望の径のパッド６５ａが得られるように、上記開口部６６Ｘの径よりも大きな径のランドＬが形成されている。このようなランドＬは、図１４に示すように、パッド６５ａと内層配線６２とを電気的に接続するためのビア６７がパッド６５ａの直下に形成される場合（図１４の左側参照）であっても、パッド６５ａから配線層６５によって外側領域に引き出された先でビア６７が形成される場合（図１４の右側参照）であっても、同様に形成される。このため、各パッド６５ａには、そのパッド６５ａの径Ｄ１よりも大きい径Ｄ２のランドＬが形成される。したがって、そのランドＬによって配線層６５を配置できるパッド６５ａ間の幅ＷＢが狭くなり、配線密度の向上を阻害するという問題がある。
【０００８】
本発明は上記問題点を解決するためになされたものであって、その目的は、配線密度を向上させることのできる配線基板、半導体装置及び配線基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、ランドを備えた第１配線層と、前記第１配線層の上に形成された第１絶縁層と、前記第１絶縁層の上に形成された第２配線層と、前記第２配線層の上に形成された第２絶縁層と、前記第１絶縁層及び前記第２絶縁層の厚み方向に貫通して充填され、前記第１配線層のランドに接続されたビアと、を含み、前記ビアは、被実装体が接続されるパッドを有し、前記第２配線層は、前記ビアに接続される接続部を有し、前記接続部は、前記ビアの径よりも幅が小さく設定され、ランドレス構造によって前記ビアと接続されている。
【００１０】
この構成によれば、ビアの厚み方向の中間層に第２配線層が配置され、その第２配線層の接続部がいわゆるランドレス構造によってビアに接続される。これにより、第２配線層を配置する領域、つまりビア間の領域を広く設定することができる。したがって、ビア間の領域に多くの第２配線層を配置できるようになるため、配線密度を向上させることができる。
【００１１】
本発明の一観点によれば、ランドを備えた第１配線層の上に第１絶縁層を形成する工程と、前記第１絶縁層の上に、接続部を備えた第２配線層を形成する工程と、前記第２配線層の上に第２絶縁層を形成する工程と、前記接続部と対向する位置の前記第１絶縁層及び前記第２絶縁層を前記第１配線層のランドに到達するまで貫通して、前記接続部よりも大きい径を有するビアホールを形成する工程と、前記第２配線層の一端に位置するとともに前記ビアホール内に突出した前記接続部の表面と前記ビアホールの内面を被覆するシード層を形成する工程と、前記シード層を給電層とする電解めっきにより前記ビアホールにビアを充填し、前記接続部を前記ビアに埋め込んで前記ビアと接続し、前記ビアと前記第１配線層及び前記第２配線層とを電気的に接続する工程と、を有し、前記接続部は、前記ビアの径よりも幅が小さく設定され、ランドレス構造によって前記ビアと接続される。
【００１２】
この構成によれば、ビアの厚み方向の中間層に第２配線層が配置され、その第２配線層の接続部がいわゆるランドレス構造によってビアに接続される。これにより、第２配線層を配置する領域、つまりビア間の領域を広く設定することができる。したがって、ビア間の領域に多くの第２配線層を配置できるようになるため、配線密度を向上させることができる。
【発明の効果】
【００１３】
本発明の一観点によれば、配線密度を向上させることができるという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】（ａ）は第１実施形態の配線基板を示す平面図、（ｂ）は第１実施形態の半導体装置を示す断面図。
【図２】（ａ），（ｃ）は第１実施形態の配線基板を示す拡大平面図、（ｂ），（ｄ）は第１実施形態の配線基板を示す拡大断面図。
【図３】第１実施形態の配線基板のパッドの接続形態を示す概略斜視図。
【図４】（ａ），（ｂ）は、第１実施形態の配線基板の設計ルールを説明するための説明図。
【図５】（ａ）〜（ｄ）は、第１実施形態の半導体装置の製造方法を示す概略断面図。
【図６】（ａ）〜（ｄ）は、第１実施形態の半導体装置の製造方法を示す概略断面図。
【図７】（ａ）〜（ｄ）は、第１実施形態の半導体装置の製造方法を示す概略断面図。
【図８】（ａ）〜（ｃ）は、第１実施形態の半導体装置の製造方法を示す概略断面図。
【図９】（ａ），（ｂ）は、第１実施形態の半導体装置の製造方法を示す概略断面図。
【図１０】（ａ）〜（ｃ）は、変形例の半導体装置の製造方法を示す概略断面図。
【図１１】（ａ），（ｂ）は、変形例の半導体装置の製造方法を示す概略断面図。
【図１２】（ａ），（ｂ）は、従来の配線基板の製造方法を示す概略断面図。
【図１３】従来の配線基板のパッドの接続形態を示す概略斜視図。
【図１４】（ａ），（ｂ）は、従来の配線基板の設計ルールを説明するための説明図。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照して一実施形態を説明する。なお、添付図面は、構造の概略を説明するためのものであり、実際の大きさを表していない。また、断面図では、各部材の断面構造を分かりやすくするために、絶縁層のハッチングを省略している。
【００１６】
図１（ｂ）に示すように、本実施形態の半導体装置１は、配線基板２と、その配線基板２に実装される半導体チップ３とを有している。なお、半導体チップ３は、その回路形成面（図１（ｂ）において下面）に、平面視においてマトリクス状に配設された複数のバンプ４を備えている。
【００１７】
まず、配線基板２の構造を具体的に説明する。
図１（ａ）に示すように、配線基板２の面２ａ（半導体チップ３が実装される実装面）には、上記半導体チップ３のバンプ４の配設形態に応じて、そのバンプ４とフリップチップ接続される接続用のパッド５が平面視においてマトリクス状に形成されている。
【００１８】
配線基板２には、パッド５からそのパッド５の位置よりも当該配線基板２の外側の領域に引き出される再配線６が形成されている。なお、配線基板２の内側の領域に形成されたパッド５から引き出される再配線６は、そのパッド５よりも外側の領域に形成されたパッド５の間を通過するように形成されている。
【００１９】
図１（ｂ）に示すように、この配線基板２は、コア基板１０の上面及び下面に複数の絶縁層と配線層とを積層した多層構造を有している。
コア基板１０には、所要の箇所に形成されたスルーホール１１と、そのスルーホール１１に接続される配線層１２，１３が形成されている。なお、スルーホール１１の孔には、樹脂１４が充填されている。なお、配線層１２，１３の材料としては、例えば銅（Ｃｕ）を用いることができる。
【００２０】
このコア基板１０の下面には、上記配線層１３を覆う絶縁層２０と、絶縁層２０の下に形成された所定パターンの配線層２１と、配線層２１を覆う絶縁層２２と、絶縁層２２の下に形成された所定パターンの配線層２３と、絶縁層２２及び配線層２３の下に形成された絶縁層２４とが積層されている。また、絶縁層２０には、一方の端面が配線層１３に接続され他方の端面が配線層２１に接続されるビア２５が形成され、絶縁層２２には、一方の端面が配線層２１に接続され他方の端面が配線層２３に接続されるビア２６が形成されている。さらに、上記配線層２３の一部が絶縁層（ソルダレジスト層）２４から露出されることにより外部接続用パッド２３ａが形成されている。この外部接続用パッド２３ａは、マザーボード等の実装基板と接続される外部接続端子を配設するためのパッドである。
【００２１】
なお、配線層２１，２３やビア２５，２６の材料としては、例えば銅を用いることができる。絶縁層２０，２２の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂の絶縁樹脂を用いることができる。絶縁層２４の材料としては、例えば感光性を有する絶縁樹脂を用いることができる。
【００２２】
一方、コア基板１０の上面には、上記配線層１２を覆う絶縁層３０と、絶縁層３０の上に形成された所定パターンの配線層３１と、配線層３１を覆う絶縁層３２と、絶縁層３２の上に形成された第１配線層３３とが積層されている。また、絶縁層３０には、一方の端面が配線層１２に接続され、他方の端面が配線層３１に接続されるビア３４が形成され、絶縁層３２には、一方の端面が配線層３１に接続され、他方の端面が配線層３３に接続されるビア３５が形成されている。なお、配線層３１，３３やビア３４，３５の材料としては、例えば銅を用いることができる。絶縁層３０，３２の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂の絶縁樹脂を用いることができる。
【００２３】
上記第１配線層３３は、ランドＬ１を備えている（図３も参照）。図１（ｂ）に示すように、第１配線層３３の上には、第１配線層３３を覆うように第１絶縁層３６が積層されている。この第１絶縁層３６には、所要の箇所に、第１配線層３３のランドＬ１に到達するビアホール３６Ｘが形成されている。このビアホール３６Ｘの径は、第１配線層３３のランドＬ１の径よりも小さく設定されている。これにより、第１配線層３３の上にレーザでビアホール３６Ｘが形成される場合に、レーザがランドＬ１から外れることなくビアホール３６ＸをランドＬ１の領域内に安定して形成することができる。そして、このようなビアホール３６Ｘには、ビア３７が充填されている。
【００２４】
上記第１絶縁層３６の上には、所定パターンの第２配線層３８と、第２配線層３８を覆う第２絶縁層３９が積層されている。第２配線層３８は、ランドＬ２によって上記ビア３７と電気的に接続されている。このランドＬ２は、第２配線層３８がビアホール３６Ｘから外れて配置されないように、ビアホール３６Ｘの径よりも大きく設定されている。
【００２５】
なお、ビア３７及び第２配線層３８の材料としては、例えば銅を用いることができる。絶縁層３６，３９の材料としては、感光性を有する材料、及び感光性を有しない材料のいずれも用いることができる。絶縁層３６，３９としては、例えば粘着性を有するＢ−ステージ状態（半硬化状態）のシート状の絶縁樹脂、ペースト状の絶縁樹脂、ビルドアップ樹脂（フィラー入りのエポキシ樹脂やフィラーなしのエポキシ樹脂）や液晶ポリマー等を用いることができる。
【００２６】
また、第１絶縁層３６及び第２絶縁層３９には、所要の箇所に（上記パッド５を形成する位置に）、上記第１配線層３３のランドＬ１に到達するビアホール３９Ｘが形成されている。このビアホール３９Ｘは、第１絶縁層３６及び第２絶縁層３９を厚み方向に貫通して形成されている。また、一部のビアホール３９Ｘは、上記第２配線層３８の一部と接するように形成されている。そして、このビアホール３９Ｘにビア４０が充填されている。すなわち、ビア４０は、第１絶縁層３６及び第２絶縁層３９の厚み方向に貫通して充填され、第１配線層３３と電気的に接続されている。また、一部のビア４０は、第２配線層３８と電気的に接続されている。
【００２７】
ビア４０は、上記パッド５を有する。具体的には、第２絶縁層３９から露出され、且つ第２絶縁層３９の上面と面一であるビア４０の端面（上面）がパッド５となる。このように、ビア４０は、パッド５の径がビア４０の径（例えば、１００μｍ〜１５０μｍ）と同一となるように設計されたビア、いわゆるランドレスビアである。このビア４０の材料としては、例えば銅を用いることができる。
【００２８】
なお、このように構成された配線基板２では、パッド５と外部接続用パッド２３ａとが、配線層３８，３３，３１，１２，１３，２１及びビア４０，３７，３５，３４，２５，２６を介して電気的に接続されている。
【００２９】
続いて、パッド５（ビア４０）と第１配線層３３及び第２配線層３８との接続形態について詳述する。なお、図３では、上記接続形態を分かりやすくするため、絶縁層を省略している。
【００３０】
まず、図２（ａ）に示すように、ビア４０（パッド５）に第２配線層３８が接続される場合について説明する（例えば、図１（ａ）の領域Ｒ１参照）。この場合のビア４０は、図２（ｂ）に示すように、その直下において第１配線層３３のランドＬ１に接続されている。このとき、図３にも示されるように、第１配線層３３のランドＬ１の径は、第１配線層３３の上に形成されるビアホール３９Ｘが位置ずれしても、ビアホール３９ＸがランドＬ１から外れないように、ビアホール３９Ｘの径Ｄ１よりも大きく設定されている。
【００３１】
また、図２（ｂ）に示すように、ビア４０は、その厚み方向の中間部において第２配線層３８の接続部３８Ａに接続されている。具体的には、ビアホール３９Ｘ内に突出する第２配線層３８の端部が接続部３８Ａとしてビア４０に接することにより、第２配線層３８がビア４０と電気的に接続されている。ここで、図２（ａ）に示すように、第２配線層３８の接続部３８Ａの幅Ｗ１（例えば、１５μｍ）は、ビア４０及びパッド５の径Ｄ１（例えば、１００μｍ〜１５０μｍ）よりも小さく形成されている。また、第２配線層３８の接続部３８Ａの長さＷ２（例えば、１０μｍ）は、ビア４０及びパッド５の径Ｄ１よりも小さく形成されている。すなわち、図３にも示されるように、第２配線層３８の接続部３８Ａは、ビア４０の径Ｄ１よりも小さく設定された構造、いわゆるランドレス構造によってビア４０と接続されている。
【００３２】
一方、図２（ａ），（ｂ）に示すように、第２配線層３８は、ビア４０（パッド５）からそのパッド５よりも外側の領域に引き出された先の端部にランドＬ２が形成されている。そして、第２配線層３８は、ビア３７（ビアホール３６Ｘ）の径よりも大きい径のランドＬ２によってビア３７に接続され、さらにそのビア３７を介して第１配線層３３のランドＬ１に接続されている。このように、第２配線層３８は、上述した再配線６に相当する配線層であり、パッド５の位置と、外部接続用パッド２３ａの位置とを異ならせるため（ファンイン及び任意の位置への端子配置をするため、いわゆるピッチ変換のため）に設けられている。
【００３３】
次に、図２（ｃ）に示すように、ビア４０（パッド５）に第２配線層３８が接続されない場合について説明する（例えば、図１（ｂ）の領域Ｒ２参照）。この場合のビア４０は、図２（ｄ）に示すように、その直下において第１配線層３３のランドＬ１に接続されている。すなわち、この場合には、パッド５の位置がピッチ変換されず、パッド５（ビア４０）の位置がそのまま外部接続用パッド２３ａの位置になる。
【００３４】
次に、このような構造を採用した配線基板２の作用を説明する。
本実施形態の配線基板２では、第２配線層３８の接続部３８Ａがランドレス構造によってビア４０と接続される。さらに、配線基板２の内側領域に配設されたビア４０から引き出される第２配線層３８は、それよりも外側の領域に配設されたビア４０間を通過するように配線される。具体的には、配線基板２の内側領域に配設されたビア４０から引き出される第２配線層３８は、図４に示すように、それよりも外側領域に配設されたビア４０が図２で説明した何れの接続形態であっても、それら隣接するビア４０の間を通過するように配線される。すなわち、パッド５と同一の径であるビア４０の間を通過するように第２配線層３８が配線される。これにより、パッド５よりも大きい径のランドの間に第２配線層３８を配線する場合に比べて、第２配線層３８を配線する領域の幅ＷＡを広く設定することができる。したがって、ビア４０（パッド５）の間の領域に多くの第２配線層３８を配置できるようになるため、配線密度を向上させることができる。
【００３５】
ここで、従来の配線基板におけるパッド６５ａ間の領域に配置できる配線層６５の本数と、本実施形態の配線基板２におけるパッド５間の領域に配置できる第２配線層３８の本数とを同じ設計ルールで比較する。
【００３６】
まず、従来の配線基板におけるパッド６５ａ間の領域に配置できる配線層６５の本数について説明する。図１４では、パッド６５ａの径Ｄ１が１００μｍ、パッド６５ａのピッチＰが２００μｍ、ランドＬの径Ｄ２が１５０μｍの場合について説明する。この場合、ランドＬ間の幅ＷＢは、パッド６５ａのピッチＰ（２００μｍ）−ランドＬの半径×２（１５０μｍ）＝５０μｍとなる。このため、ライン（配線幅）Ｗ１：スペース（抜き幅）Ｗ３が１５μｍ：１５μｍの配線層を形成する場合は、ランドＬ間の幅ＷＢに配置できる配線数は１本である。
【００３７】
これに対し、本実施形態の配線基板２を示す図４では、設計ルールを従来と同様にすると、パッド５（ビア４０）の径Ｄ１が１００μｍ、パッド５のピッチＰが２００μｍとなる。ここで、第２配線層３８の接続部３８Ａがランドレス構造によってビア４０に接続されているため、第２配線層３８を配置できるビア４０（パッド５）間の幅ＷＡは、パッド５のピッチＰ（２００μｍ）−パッド５の半径×２（１００μｍ）＝１００μｍとなる。このため、ライン（配線幅）Ｗ１：スペース（抜き幅）Ｗ３が１５μｍ：１５μｍの配線層を形成する場合には、パッド５間のＷＡに配置できる配線層の数は２本に増加する。
【００３８】
このことからも明らかなように、第２配線層３８のビア４０との接続部３８Ａをランドレス構造とすることにより、従来に比べてパッド５（ビア４０）間の幅ＷＡを広く設定することができる。したがって、パッド５間の領域に多くの配線層を配置できるようになるため、配線密度を向上させることができる。さらに、例えばパッド５間の領域に配線層を多く配置することができれば、層数を減らすことができるため、コストダウンを図ることができ、さらには歩留まりや信頼性を向上させることができる。
【００３９】
別の見方をすれば、パッド５間の領域に従来技術と同じ１本の配線層を形成する場合、パッド５間の幅が広くなった分だけ、配線層のライン：スペースを太くすることができると言える。これにより、プロセスの難易度を下げることができるため、厳格な工程管理を行うことなく、信頼性の高い配線層を歩留まり良く形成することも可能になる。
【００４０】
次に、半導体装置１の製造方法を図５〜図９に従って説明する。
まず、配線基板２の製造方法について説明する。本実施形態の配線基板２の製造方法では、まず、図５（ａ）に示すコア基板１０を用意する。このコア基板１０は、例えば銅張積層板（Copper Clad Laminated：ＣＣＬ）に貫通孔を形成し、貫通孔の側面にめっきを施すことでスルーホール１１を形成した後、サブトラクティブ法により配線層１２，１３を形成することによって製造される。なお、スルーホール１１の孔には樹脂１４が充填される。
【００４１】
コア基板１０の両面側にビルドアップ配線が形成されるが、以下の工程では、説明を簡易にするため、コア基板１０の上面側にビルドアップ配線を形成する工程のみ説明する。
次に、図５（ｂ）に示すように、配線層１２を覆うようにコア基板１０の上に絶縁層３０を積層する。この絶縁層３０は、例えばコア基板１０の上に樹脂フィルムを圧着することにより形成される。続いて、図５（ｃ）に示すように、配線層１２の端面が露出されるように、絶縁層３０の所定箇所にビアホール３０Ｘを形成する。このビアホール３０Ｘは、例えばレーザ加工法によって形成される。
【００４２】
次に、デスミア処理後、図５（ｄ）に示すように、絶縁層３０の上及びビアホール３０Ｘの内面にシード層５０を形成する。このシード層５０は、例えば無電解銅めっきやスパッタリングによって形成される。続いて、図６（ａ）に示すように、配線層３１の形状に対応した開口部５１Ｘを有するドライフィルムレジスト（ＤＦＲ）５１をシード層５０上に形成する。このＤＦＲ５１は、例えばフォトリソグラフィ法によって形成される。
【００４３】
次に、図６（ｂ）に示すように、シード層５０を給電層とする電解めっきにより、ビアホール３０Ｘを含むＤＦＲ５１の開口部５１Ｘに銅などの金属めっき層３１Ａを充填して形成する。ビアホール３０Ｘ内では、シード層５０から内側にめっきが施されてビアホール３０Ｘ内にビア導体３４Ａが充填される。これにより、シード層５０及び金属めっき層３１Ａによって構成される配線層３１が形成されるとともに、シード層５０及びビア導体３４Ａによって構成されるビア３４が形成される。続いて、図６（ｂ）に示すように、ＤＦＲ５１を除去するとともに、不要なシード層５０をエッチングして除去する。これら図５（ｃ）〜図６（ｃ）の工程に示すように、配線層３１及びビア３４はセミアディティブ法によって形成される。
【００４４】
次に、図６（ｄ）に示すように、配線層３１を覆うように絶縁層３０の上に絶縁層３２を積層する。この絶縁層３２は、例えば絶縁層３０の上に樹脂フィルムを圧着することにより形成される。続いて、図７（ａ）に示すように、例えばセミアディティブ法により第１配線層３３及びビア３５を形成する。なお、この第１配線層３３は、ランドＬ１を備えている。
【００４５】
次いで、図７（ｂ）に示すように、第１配線層３３を覆うように絶縁層３２の上に第１絶縁層３６を積層する。この第１絶縁層３６は、例えば絶縁層３２の上に樹脂フィルムを圧着することにより形成される。
【００４６】
次に、図７（ｃ）に示すように、第１配線層３３のランドＬ１に到達するように、第１絶縁層３６の所定箇所にビアホール３６Ｘを形成する。このビアホール３６Ｘは、例えばレーザ加工法によって形成される。このとき、ビアホール３６Ｘの径は、ランドＬ１の径よりも小さく設定されている。これにより、ビアホール３６Ｘを形成する際にレーザが位置ずれしても、ビアホール３６ＸをランドＬ１の領域内に安定して形成することができる。
【００４７】
次に、デスミア処理後、第１絶縁層３６の上及びビアホール３６Ｘの内面にシード層５２を形成する。続いて、第２配線層３８の形状に対応した開口部５３Ｘを有するＤＦＲ５３をシード層５２上に形成する。このとき、ビアホール３６Ｘから第２配線層３８が外れないようにビアホール３６Ｘの上には、そのビアホール３６Ｘの径よりも大きな径のＤＦＲ５３の開口部５３Ｘが配置される。
【００４８】
次に、図７（ｄ）に示すように、シード層５２を給電層とする電解めっきにより、ビアホール３６Ｘ内にビア３７を充填するとともに、ＤＦＲ５３の開口部５３Ｘ内に第２配線層３８を形成する。これにより、第２配線層３８がビア３７を介して第１配線層３３と電気的に接続される。このとき、ビア３７の上に、そのビア３７の径よりも大きい径の第２配線層３８のランドＬ２が配置される。なお、第２配線層３８及びビア３７の形成後、ＤＦＲ５３を除去するとともに、不要なシード層５２をエッチングして除去する。
【００４９】
次に、図８（ａ）に示すように、第２配線層３８を覆うように第１絶縁層３６の上に第２絶縁層３９を積層する。この第２絶縁層３９は、例えば第１絶縁層３６の上に樹脂フィルムを圧着することにより形成される。
【００５０】
続いて、図８（ｂ）に示すように、第１絶縁層３６及び第２絶縁層３９を貫通して第１配線層３３のランドＬ１に到達するように、絶縁層３６，３９の所定箇所（パッド５の形成箇所）にビアホール３９Ｘを形成する。このビアホール３９Ｘは、第２配線層３８の接続部３８Ａと接するように、第２配線層３８の接続部３８Ａと対向する位置に形成される。このとき、ビアホール３９Ｘに対向する第２配線層３８の接続部３８Ａの幅は、ビアホール３９Ｘの径Ｄ１（図４参照）よりも小さく設定されている。
【００５１】
このようなビアホール３９Ｘは、例えばレーザ加工法によって形成される。レーザとしては、例えばＣＯ２レーザ、エキシマレーザやＹＡＧレーザ等を用いることができる。
次に、第２絶縁層３９の上及びビアホール３９Ｘの内面にシード層（図示略）を形成し、そのシード層を給電層とする電解銅めっき（パネルめっき）により、図８（ｃ）に示すように、第２絶縁層３９の上及びビアホール３９Ｘ内に銅めっき層４０Ａを形成する。続いて、第２絶縁層３９の上面から突出する銅めっき層４０ＡをＣＭＰ（Chemical Mechanical Polishing）等で研磨することによって、図９（ａ）に示すように、第２絶縁層３９の上面と面一となるビア４０を形成する。これにより、ビア４０の上面がパッド５として第２絶縁層３９から露出される。さらに、ビア４０が第１配線層３３のランドＬ１と接続されるとともに、ビア４０の厚み方向の中間部に第２配線層３８の接続部３８Ａがランドレス構造によって接続される。以上の製造工程により、本実施形態の配線基板２を製造することができる。
【００５２】
このように、本実施形態では、パッド５となるビア４０以外の配線層３３，３８とその配線層３３，３８を覆う絶縁層３６，３９を積層した後に、それら絶縁層３６，３９を貫通するように、且つ配線層３８の接続部３８Ａよりも大きい径のビアホール３９Ｘを形成する。そして、そのビアホール３９Ｘにビア４０を充填するようにした。これにより、第２配線層３８の接続部３８Ａを、ランドレス構造によってビア４０と接続させることができる。
【００５３】
次に、上述のように製造された配線基板２に半導体チップ３を実装する。具体的には、図９（ｂ）に示すように、配線基板２のパッド５上に、半導体チップ３のバンプ４をフリップチップ接合する。以上の製造工程により、本実施形態の半導体装置１を製造することができる。
【００５４】
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）ビア４０の厚み方向の中間部に第２配線層３８を配線し、その第２配線層３８の接続部３８Ａをランドレス構造でビア４０に接続するようにした。これにより、第２配線層３８を配線する領域、つまりビア４０間の幅ＷＡを広く設定することができる。したがって、ビア４０（パッド５）の間の領域に多くの第２配線層３８を配置できるようになるため、配線密度を向上させることができる。
【００５５】
（２）本実施形態では、ビアホール３６Ｘ，３９Ｘをレーザ加工法によって形成することができるため、絶縁層３６，３９の材料として感光性を有しない非感光性樹脂（例えば熱硬化性樹脂等）を採用することができる。ここで、熱硬化性樹脂は、ソルダレジスト層として一般に使用される感光性樹脂よりも耐熱性や耐薬品性といった信頼性が高い。したがって、絶縁層３６，３９の材料として熱硬化性樹脂を採用することにより、絶縁層３６，３９の材料として感光性樹脂しか採用できない場合に比べて、耐熱性や耐薬品性などの信頼性を向上させることができる。
【００５６】
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、ビア４０をランドレスビアに具体化したが、これに限らず、例えば図１０（ｂ）に示すように、ビア径よりも大きい径のランドＬ３を有するビア４１を形成するようにしてもよい。この場合には、先の図８（ｂ）に示す製造工程でビアホール３９Ｘを形成した後に、図１０（ａ）に示すように、絶縁層３９の上及びビアホール３９Ｘの内面にシード層５４を形成し、上記ランドＬ３の形状に対応した開口部５５Ｘを有するＤＦＲ５５をシード層５４上に形成する。続いて、上記シード層５４を給電層とする電解銅めっきにより、ビアホール３９Ｘを含むＤＦＲ５５の開口部５５Ｘに銅めっきを充填して、図１０（ｂ）に示すように、ビア径よりも大きい径のランドＬ３を有するビア４１を形成する。その後、図１０（ｂ）に示すように、ＤＦＲ５５を除去するとともに、不要なシード層５４をエッチングして除去する。さらに、上記ランドＬ３を覆うように第３絶縁層（ソルダレジスト層）４２を形成した後、フォトリソグラフィ法によりソルダレジスト層４２を露光・現像して図１０（ｃ）に示す開口部４２Ｘを形成し、ランドＬ３の一部をパッド５として露出するようにしてもよい。このような構造であっても、第２配線層３８の接続部３８Ａがランドレス構造によってビア４１と接続されるため、上記実施形態と同様の効果を奏することができる。
【００５７】
・また、このような構造を採用する場合において、ビア４１（ビアホール３９Ｘ）の径をパッド５の径よりも小さく設定するようにしてもよい。これにより、第２配線層３８を配置できる領域、つまりビア４１間の幅を上記実施形態の場合よりも広くすることができる。
【００５８】
・上記実施形態において、図９（ａ）に示す製造工程でビア４０を形成した後に、例えば図１１（ａ）に示すように、第２絶縁層３９の上に更に第３絶縁層（ソルダレジスト層）４３を形成するようにしてもよい。図１１（ａ）に示すソルダレジスト層４３では、パッド５を露出させるために、パッド５の形成される領域に開口部４３Ｘが形成されている。この場合、次に、図１０（ｂ）に示すように、上記パッド５上に半導体チップ３のバンプ４をフリップチップ接合した後に、配線基板２と半導体チップ３との間にアンダーフィル樹脂７を流し込む。その後に、加熱処理によりアンダーフィル樹脂７を硬化させて固めることにより、パッド５とバンプ４との接続部位を外部から保護し、実装信頼性を向上させることができる。このとき、アンダーフィル樹脂７がパッド形成領域よりも外側に流れ出たとしても、上記ソルダレジスト層４３によってそのアンダーフィル樹脂７をせき止めることができる。このため、アンダーフィル樹脂７が他の実装用パッド等を汚染することを抑制することができる。
【００５９】
・また、上記ソルダレジスト層４３は、アンダーフィル樹脂７をせき止めるために設ける場合には、配線基板２の周囲（側壁）まで必ずしも形成する必要はなく、アンダーフィル樹脂７をせき止めることのできる幅を有していればよい。
【００６０】
・上記実施形態では、ビア３７の上にそのビア３７の径よりも大きな径の第２配線層３８のランドＬ２を配置するようにした。これに限らず、例えば第２配線層３８のランドＬ２の径を、ビア３７の径よりも小さく設定するようにしてもよい。
【００６１】
・上記図１〜図１１では、ビア４０，４１（ビアホール３９Ｘ）の形状がストレート形状となっているが、例えばビア４０，４１（ビアホール３９Ｘ）の形状を、上部から下部になるにつれて径が小さくなるテーパ形状としてもよい。
【００６２】
・上記実施形態では、レーザ加工法によりビアホール３９Ｘの形成を行ったが、これに限定されない。例えばブラスト法によりビアホール３９Ｘの形成を行うようにしてもよい。
【００６３】
・上記実施形態では、第２配線層３８の形成される層数を１層としたが、複数の層に第２配線層３８を形成するようにしてもよい。
・上記実施形態では、平面視においてマトリクス状に配設されたパッド５を有する配線基板２に具体化したが、これに限らず、例えばペリフェラル状に配設されたパッドを有する配線基板に具体化してもよい。
【００６４】
・上記実施形態では、配線基板２に半導体チップ３を実装する場合について説明したが、被実装体としては半導体チップ３に制限されない。例えば配線基板２の上に別の配線基板を積み重ねる構造を有するフリップチップ実装タイプのパッケージ（パッケージ・オン・パッケージ）にも、本発明を適用することが可能である。
【００６５】
・上記実施形態において、第１配線層３３の下層の構造については特に限定されない。例えばコア基板１０の構造及び材質は特に限定されない。また、コア基板１０上に形成される下層配線とそれを覆う絶縁層の層数についても特に限定されない。
【符号の説明】
【００６６】
１  半導体装置
２  配線基板
３  半導体チップ（被実装体）
５  パッド
３３  第１配線層
３６  第１絶縁層
３８  第２配線層
３８Ａ  接続部
３９  第２絶縁層
３９Ｘ  ビアホール
４０，４１  ビア
４２，４３  第３絶縁層
Ｌ１〜Ｌ３  ランド
【図１】
0005547615.tif 000002
【図２】
0005547615.tif 000003
【図３】
0005547615.tif 000004
【図４】
0005547615.tif 000005
【図５】
0005547615.tif 000006
【図６】
0005547615.tif 000007
【図７】
0005547615.tif 000008
【図８】
0005547615.tif 000009
【図９】
0005547615.tif 000010
【図１０】
0005547615.tif 000011
【図１１】
0005547615.tif 000012
【図１２】
0005547615.tif 000013
【図１３】
0005547615.tif 000014
【図１４】
0005547615.tif 000015