(57)【特許請求の範囲】
【請求項１】
複数の走査信号が伝達される複数の走査線、複数のデータ信号が伝達される複数のデータ線、複数の発光信号が伝達される複数の発光信号線、及び前記複数の走査線、前記複数のデータ線、及び前記複数の発光信号線に各々連結された複数の画素を含む表示部；及び
ノーマル駆動モード及び部分駆動モードのうちの一つを選択する部分駆動選択信号、表示領域の発光信号のタイミングを示す領域選択信号、垂直同期信号に同期して発生する同期信号、第１発光クロック信号、及び前記第１発光クロック信号と所定の位相差を有する第２発光クロック信号を受信して、前記複数の発光信号を出力する発光駆動部；を含み、
前記発光駆動部は、前記複数の発光信号線のうちの非表示領域に対応する複数の第１発光信号線に各々連結されて、前記ノーマル駆動モード時に前記複数の画素の発光オン電圧レベルの複数の発光信号を出力し、前記部分駆動モード時に前記複数の画素の発光オフ電圧レベルの複数の発光信号を出力する複数のノーマル駆動部；及び
前記複数の発光信号線のうちの前記表示領域に対応する複数の第２発光信号線に各々連結されて、前記領域選択信号によって前記発光オン電圧レベルの発光信号を出力する複数の部分駆動部；を含む表示装置。
【請求項２】
前記複数のノーマル駆動部は、前記第１発光クロック信号、前記部分駆動選択信号、及び第１入力信号を受信して、前記部分駆動選択信号が第１レベルである時に前記第１入力信号によって前記第２発光クロック信号が入力されて、前記第２発光クロック信号によって第１シフト信号を生成し、前記第１シフト信号を反転させた、前記複数の発光信号の奇数番目の発光信号を生成する第１ノーマル駆動部；及び
第２入力信号、前記部分駆動選択信号、及び前記第２発光クロック信号を受信して、前記部分駆動選択信号が前記第１レベルである時に前記第２入力信号によって前記第１発光クロック信号が入力されて、前記第１発光クロック信号によって第２シフト信号を生成し、前記第２シフト信号を反転させた、前記複数の発光信号の偶数番目の発光信号を生成する第２ノーマル駆動部；を含む請求項１に記載の表示装置。
【請求項３】
前記第１入力信号は、前記複数の第２ノーマル駆動部のうちの自身より先に隣接した第２ノーマル駆動部から出力された第２シフト信号及び前記同期信号のうちのいずれか一つである請求項２に記載の表示装置。
【請求項４】
前記第２入力信号は、前記複数の第１ノーマル駆動部のうちの自身より先に隣接した第１ノーマル駆動部から出力された第１シフト信号である請求項２に記載の表示装置。
【請求項５】
前記第１ノーマル駆動部は、
前記第１発光クロック信号が入力されるゲート端子及び前記第１入力信号が入力されるドレイン端子を含む第１トランジスタ；
前記部分駆動選択信号が入力されるゲート端子、第１電源電圧が入力されるソース端子、前記第１トランジスタのソース端子に連結されたドレイン端子を含む第２トランジスタ；
前記第１発光クロック信号が入力されるゲート端子及び前記第１電源電圧が入力されるソース端子を含む第３トランジスタ；
前記第２トランジスタのドレイン端子に連結された一端及び前記第３トランジスタのドレイン端子に連結された他端を含む第１キャパシタ；
前記第１キャパシタの一端に連結されたゲート端子、前記第１キャパシタの他端に連結されたソース端子、及び前記第２発光クロック信号が入力されるドレイン端子を含む第４トランジスタ；
前記部分駆動選択信号が入力されるゲート端子、前記第１キャパシタの他端に連結されたソース端子、及び第２電源電圧が入力されるドレイン端子を含む第５トランジスタ；
前記第１キャパシタの他端に連結されたゲート端子及び前記第１電源電圧が入力されるソース端子を含む第６トランジスタ；
前記第１発光クロック信号が入力されるゲート端子、前記第６トランジスタのドレイン端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第７トランジスタ；
前記第６トランジスタのドレイン端子に連結されたゲート端子及び前記第１電源電圧が入力されるソース端子を含む第８トランジスタ；
前記第１キャパシタの他端に連結されたゲート端子、前記第８トランジスタのドレイン端子及び前記第１シフト信号の出力端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第９トランジスタ；
前記第８トランジスタのドレイン端子に連結されたゲート端子及び前記第１電源電圧が入力されるソース端子を含む第１０トランジスタ；
前記第８トランジスタのゲート端子に連結された一端及び前記第１０トランジスタのドレイン端子に連結された他端を含む第２キャパシタ；及び
前記第２キャパシタの一端に連結されたゲート端子、前記第２キャパシタの他端及び前記奇数番目の発光信号の出力端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第１１トランジスタ；を含む請求項２に記載の表示装置。
【請求項６】
前記第２ノーマル駆動部は、
前記第２発光クロック信号が入力されるゲート端子及び前記第２入力信号が入力されるドレイン端子を含む第１トランジスタ；
前記部分駆動選択信号が入力されるゲート端子、第１電源電圧が入力されるソース端子、前記第１トランジスタのソース端子に連結されたドレイン端子を含む第２トランジスタ；
前記第２発光クロック信号が入力されるゲート端子及び前記第１電源電圧が入力されるソース端子を含む第３トランジスタ；
前記第２トランジスタのドレイン端子に連結された一端及び前記第３トランジスタのドレイン端子に連結された他端を含む第１キャパシタ；
前記第１キャパシタの一端に連結されたゲート端子、前記第１キャパシタの他端に連結されたソース端子、及び前記第１発光クロック信号が入力されるドレイン端子を含む第４トランジスタ；
前記部分駆動選択信号が入力されるゲート端子、前記第１キャパシタの他端に連結されたソース端子、及び第２電源電圧が入力されるドレイン端子を含む第５トランジスタ；
前記第１キャパシタの他端に連結されたゲート端子及び前記第１電源電圧が入力されるソース端子を含む第６トランジスタ；
前記第２発光クロック信号が入力されるゲート端子、前記第６トランジスタのドレイン端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第７トランジスタ；
前記第６トランジスタのドレイン端子に連結されたゲート端子及び前記第１電源電圧が入力されるソース端子を含む第８トランジスタ；
前記第１キャパシタの他端に連結されたゲート端子、前記第８トランジスタのドレイン端子及び前記第２シフト信号の出力端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第９トランジスタ；
前記第８トランジスタのドレイン端子に連結されたゲート及び前記第１電源電圧が入力されるソース端子を含む第１０トランジスタ；
前記第８トランジスタのゲート端子に連結された一端及び前記第１０トランジスタのドレイン端子に連結された他端を含む第２キャパシタ；及び
前記第２キャパシタの一端に連結されたゲート端子、前記第２キャパシタの他端及び前記偶数番目の発光信号の出力端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第１１トランジスタ；を含む請求項２に記載の表示装置。
【請求項７】
前記複数の部分駆動部は、前記第１発光クロック信号、前記第２発光クロック信号、前記領域選択信号、前記領域選択信号の位相が反転した反転領域選択信号、前記部分駆動選択信号、及び前記第２シフト信号を受信して、前記部分駆動選択信号が第２レベルである時に前記領域選択信号によって第２電源電圧を前記奇数番目の発光信号に生成する第１部分駆動部；及び
前記第１発光クロック信号、前記第２発光クロック信号、前記領域選択信号、前記反転領域選択信号、及び前記第１シフト信号を受信して、前記領域選択信号によって前記第２電源電圧を前記偶数番目の発光信号に生成する第２部分駆動部；を含む請求項２に記載の表示装置。
【請求項８】
前記第１部分駆動部は、
前記第１発光クロック信号が入力されるゲート端子及び前記第２シフト信号が入力されるドレイン端子を含む第１トランジスタ；
前記部分駆動選択信号が入力されるゲート端子、第１電源電圧が入力されるソース端子、前記第１トランジスタのソース端子に連結されたドレイン端子を含む第２トランジスタ；
前記第１発光クロック信号が入力されるゲート端子及び前記第１電源電圧が入力されるソース端子を含む第３トランジスタ；
前記第２トランジスタのドレイン端子に連結された一端及び前記第３トランジスタのドレイン端子に連結された他端を含む第１キャパシタ；
前記第１キャパシタの一端に連結されたゲート端子、前記第１キャパシタの他端に連結されたソース端子、及び前記第２発光クロック信号が入力されるドレイン端子を含む第４トランジスタ；
前記部分駆動選択信号が入力されるゲート端子、前記第１キャパシタの他端に連結されたソース端子、及び第２電源電圧が入力されるドレイン端子を含む第５トランジスタ；
前記反転領域選択信号が入力されるゲート端子及び前記第１電源電圧が入力されるソース端子を含む第６トランジスタ；
前記第１キャパシタの他端に連結されたゲート端子及び前記第６トランジスタのドレイン端子に連結されたソース端子を含む第７トランジスタ；
前記領域選択信号が入力されるゲート端子、前記第７トランジスタのドレイン端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第８トランジスタ；
前記第１発光クロック信号が入力されるゲート端子、前記第７トランジスタのドレイン端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第９トランジスタ；
前記第７トランジスタのドレイン端子に連結されたゲート端子及び前記第１電源電圧が入力されるソース端子を含む第１０トランジスタ；
前記第１キャパシタの他端に連結されたゲート端子及び前記第１０トランジスタのドレイン端子及び前記第１シフト信号の出力端子に連結されたソース端子を含む第１１トランジスタ；
前記反転領域選択信号が入力されるゲート端子、前記第１１トランジスタのドレイン端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第１２トランジスタ；
前記第１０トランジスタのドレイン端子に連結されたゲート端子及び前記第１電源電圧が入力されるソース端子を含む第１３トランジスタ；
前記第１０トランジスタのゲート端子に連結された一端及び前記第１３トランジスタのドレイン端子に連結された他端を含む第２キャパシタ；及び
前記第２キャパシタの一端に連結されたゲート端子、前記第２キャパシタの他端及び前記奇数番目の発光信号の出力端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第１４トランジスタ；を含む請求項７に記載の表示装置。
【請求項９】
前記第２部分駆動部は、
前記第２発光クロック信号が入力されるゲート端子及び前記第１シフト信号が入力されるドレイン端子を含む第１トランジスタ；
前記部分駆動選択信号が入力されるゲート端子、第１電源電圧が入力されるソース端子、前記第１トランジスタのソース端子に連結されたドレイン端子を含む第２トランジスタ；
前記第２発光クロック信号が入力されるゲート端子及び前記第１電源電圧が入力されるソース端子を含む第３トランジスタ；
前記第２トランジスタのドレイン端子に連結された一端及び前記第３トランジスタのドレイン端子に連結された他端を含む第１キャパシタ；
前記第１キャパシタの一端に連結されたゲート端子、前記第１キャパシタの他端に連結されたソース端子、及び前記第１発光クロック信号が入力されるドレイン端子を含む第４トランジスタ；
前記部分駆動選択信号が入力されるゲート端子、前記第１キャパシタの他端に連結されたソース端子、及び第２電源電圧が入力されるドレイン端子を含む第５トランジスタ；
前記反転領域選択信号が入力されるゲート端子及び前記第１電源電圧が入力されるソース端子を含む第６トランジスタ；
前記第１キャパシタの他端に連結されたゲート端子及び前記第６トランジスタのドレイン端子に連結されたソース端子を含む第７トランジスタ；
前記領域選択信号が入力されるゲート端子、前記第７トランジスタのドレイン端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第８トランジスタ；
前記第２発光クロック信号が入力されるゲート端子、前記第７トランジスタのドレイン端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第９トランジスタ；
前記第７トランジスタのドレイン端子に連結されたゲート端子及び前記第１電源電圧が入力されるソース端子を含む第１０トランジスタ；
前記第１キャパシタの他端に連結されたゲート端子及び前記第１０トランジスタのドレイン端子及び前記第２シフト信号の出力端子に連結されたソース端子を含む第１１トランジスタ；
前記反転領域選択信号が入力されるゲート端子、前記第１１トランジスタのドレイン端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第１２トランジスタ；
前記第１０トランジスタのドレイン端子に連結されたゲート端子及び前記第１電源電圧が入力されるソース端子を含む第１３トランジスタ；
前記第１０トランジスタのゲート端子に連結された一端及び前記第１３トランジスタのドレイン端子に連結された他端を含む第２キャパシタ；及び
前記第２キャパシタの一端に連結されたゲート端子、前記第２キャパシタの他端及び前記偶数番目の発光信号の出力端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第１４トランジスタ；を含む請求項７に記載の表示装置。
【請求項１０】
複数の走査信号が伝達される複数の走査線、複数のデータ信号が伝達される複数のデータ線、複数の発光信号が伝達される複数の発光信号線、及び前記複数の走査線、前記複数のデータ線、及び前記複数の発光信号線に各々連結された複数の画素を含む表示部を含む表示装置の駆動方法において、
ノーマル駆動モード及び部分駆動モードのうちの一つを選択する部分駆動選択信号、表示領域の発光信号のタイミングを示す領域選択信号、垂直同期信号に同期して発生する同期信号、第１発光クロック信号、及び前記第１発光クロック信号の位相が反転した第２発光クロック信号を受信する段階；
前記ノーマル駆動モード時に前記複数の発光信号線のうちの非表示領域に対応する複数の第１発光信号線及び前記表示領域に対応する複数の第２発光信号線に前記複数の画素の発光オン電圧レベルの発光信号を伝達する段階；及び
前記部分駆動モード時に前記複数の第１発光信号線に前記複数の画素の発光オフ電圧レベルの発光信号を伝達し、前記複数の第２発光信号線に前記発光オン電圧レベルの発光信号を伝達する段階；を含む表示装置の駆動方法。
【請求項１１】
前記発光オン電圧レベルの発光信号を伝達する段階は、
前記部分駆動選択信号が第１レベルである時に前記同期信号によって前記第２発光クロック信号を受信して、前記第２発光クロック信号によって第１シフト信号及び前記第１シフト信号を反転させた、前記複数の発光信号の奇数番目の発光信号を伝達する段階；及び
前記部分駆動選択信号が前記第１レベルである時に前記第１シフト信号によって前記第１発光クロック信号を受信して、前記第１発光クロック信号によって第２シフト信号及び前記第２シフト信号を反転させた、前記複数の発光信号の偶数番目の発光信号を伝達する段階；を含む請求項１０に記載の表示装置の駆動方法。
【請求項１２】
前記発光オフ電圧レベルの発光信号を伝達する段階は、前記部分駆動選択信号が第２レベルである時に前記同期信号、第１及び第２発光クロック信号が所定の電圧レベルを維持する段階を含む請求項１０に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその駆動方法に関し、特に、有機電界発光表示装置及びその駆動方法に関する技術である。
【背景技術】
【０００２】
表示装置は、マトリックス形態に配列された複数の画素から構成された表示パネルを含む。表示パネルは、行方向に形成された複数の走査線及び列方向に形成された複数のデータ線を含み、複数の走査線及び複数のデータ線は交差して配列されている。複数の画素の各々は、対応する走査線及びデータ線から伝達される走査信号及びデータ信号によって駆動される。
【０００３】
表示装置は、画素の駆動方式によってパッシブ（Ｐａｓｓｉｖｅ）マトリックス型発光表示装置及びアクティブ（Ａｃｔｉｖｅ）マトリックス型発光表示装置に区分される。この中でも、解像度、コントラスト、動作速度の観点から、単位画素ごとに選択して点灯するアクティブマトリックス型が主流をなしている。
【０００４】
このような表示装置は、パーソナルコンピュータ、携帯電話機、ＰＤＡなどの携帯情報端末器の表示装置や各種情報機器のモニターとして使用されており、液晶パネルを利用したＬＣＤ、有機発光素子を利用した有機電界発光表示装置、プラズマパネルを利用したＰＤＰなどが知られている。最近では、陰極線管に比べて重量及び体積が小さい各種発光表示装置が開発されており、特に、発光効率、輝度、及び視野角が優れていて、応答速度が速い有機発光表示装置が注目されていている。
【０００５】
有機発光表示装置は、表示パネルに位置した複数の有機発光ダイオードの各々に入力映像データに応じた電流を供給して、映像を表示する。表示パネルが表示領域及び非表示領域に区分される期間が発生する場合には、表示領域と同一に非表示領域に対応する全ての走査線及びデータ線に走査信号及びデータ信号が供給される。これは、不必要な消費電力を発生させて、消費電力が増加する問題点がある。
【先行技術文献】
【特許文献】
【０００６】
大韓民国公開特許第10-2008-0048223号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、このような問題点を解決するためのものであって、消費電力を減少させて、表示装置を駆動するための駆動部をＰＭＯＳトランジスタだけで構成して、工程を単純化させることができる表示装置及びその駆動方法を提供することにその目的がある。
【課題を解決するための手段】
【０００８】
本発明による表示装置は、複数の走査信号が伝達される複数の走査線、複数のデータ信号が伝達される複数のデータ線、複数の発光信号が伝達される複数の発光信号線、及び前記複数の走査線、前記複数のデータ線、及び前記複数の発光信号線に各々連結された複数の画素を含む表示部；及びノーマル駆動モード及び部分駆動モードのうちの一つを選択する部分駆動選択信号、前記表示部の表示領域及び非表示領域を区分する領域選択信号、垂直同期信号に同期して発生する同期信号、第１発光クロック信号、及び前記第１発光クロック信号と所定の位相差を有する第２発光クロック信号を受信して、前記複数の発光信号を出力する発光駆動部；を含み、前記発光駆動部は、前記複数の発光信号線のうちの前記非表示領域に対応する複数の第１発光信号線に各々連結されて、前記ノーマル駆動モード時にオン電圧レベルの複数の発光信号を出力し、前記部分駆動モード時にオフ電圧レベルの複数の発光信号を出力する複数のノーマル駆動部；及び前記複数の発光信号線のうちの前記表示領域に対応する複数の第２発光信号線に各々連結されて、前記領域選択信号によってオン電圧レベルの発光信号を出力する複数の部分駆動部；を含む。
【０００９】
前記複数のノーマル駆動部は、前記第１発光クロック信号、前記部分駆動選択信号、及び第１入力信号を受信して、前記部分駆動選択信号が第１レベルである時に前記第１入力信号によって前記第２発光クロック信号が入力されて、前記第２発光クロック信号によって第１シフト信号を生成し、前記第１シフト信号を反転させた第１発光信号を生成する第１ノーマル駆動部；及び第２入力信号、前記部分駆動選択信号、及び前記第２発光クロック信号を受信して、前記部分駆動選択信号が前記第１レベルである時に前記第２入力信号によって前記第１発光クロック信号が入力されて、前記第１発光クロック信号によって第２シフト信号を生成し、前記第２シフト信号を反転させた第２発光信号を生成する第２ノーマル駆動部；を含む。
【００１０】
前記第１入力信号は、前記複数の第２ノーマル駆動部のうちの自身より先に隣接した第２ノーマル駆動部から出力された第２シフト信号及び前記同期信号のうちのいずれか一つである。前記第２入力信号は、前記複数の第１ノーマル駆動部のうちの自身より先に隣接した第１ノーマル駆動部から出力された第１シフト信号である。前記第１ノーマル駆動部は、前記第１発光クロック信号が入力されるゲート端子及び前記第１入力信号が入力されるドレイン端子を含む第１トランジスタ；前記部分駆動選択信号が入力されるゲート端子、前記第１電源電圧が入力されるドレイン端子、前記第１トランジスタのソース端子に連結されたソース端子を含む第２トランジスタ；前記第１発光クロック信号が入力されるゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第３トランジスタ；前記第２トランジスタのソース端子に連結された一端及び前記第３トランジスタのソース端子に連結された他端を含む第１キャパシタ；前記第１キャパシタの一端に連結されたゲート端子、前記第１キャパシタの他端に連結されたドレイン端子、及び前記第２発光クロック信号が入力されるソース端子を含む第４トランジスタ；前記部分駆動選択信号が入力されるゲート端子、前記第１キャパシタの他端に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第５トランジスタ；前記第１キャパシタの他端に連結されたゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第６トランジスタ；前記第１発光クロック信号が入力されるゲート端子、前記第６トランジスタのソース端子に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第７トランジスタ；前記第６トランジスタのソース端子に連結されたゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第８トランジスタ；前記第１キャパシタの他端に連結されたゲート端子、前記第８トランジスタのソース端子に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第９トランジスタ；前記第８トランジスタのソース端子に連結されたゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第１０トランジスタ；前記第８トランジスタのゲート端子に連結された一端及び前記第１０トランジスタのソース端子に連結された他端を含む第２キャパシタ；及び前記第２キャパシタの一端に連結されたゲート端子、前記第２キャパシタの他端に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第１１トランジスタ；を含む。
【００１１】
前記第２ノーマル駆動部は、前記第２発光クロック信号が入力されるゲート端子及び前記第２入力信号が入力されるドレイン端子を含む第１トランジスタ；前記部分駆動選択信号が入力されるゲート端子、前記第１電源電圧が入力されるドレイン端子、前記第１トランジスタのソース端子に連結されたソース端子を含む第２トランジスタ；前記第２発光クロック信号が入力されるゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第３トランジスタ；前記第２トランジスタのソース端子に連結された一端及び前記第３トランジスタのソース端子に連結された他端を含む第１キャパシタ；前記第１キャパシタの一端に連結されたゲート端子、前記第１キャパシタの他端に連結されたドレイン端子、及び前記第１発光クロック信号が入力されるソース端子を含む第４トランジスタ；前記部分駆動選択信号が入力されるゲート端子、前記第１キャパシタの他端に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第５トランジスタ；前記第１キャパシタの他端に連結されたゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第６トランジスタ；前記第２発光クロック信号が入力されるゲート端子、前記第６トランジスタのソース端子に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第７トランジスタ；前記第６トランジスタのソース端子に連結されたゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第８トランジスタ；前記第１キャパシタの他端に連結されたゲート端子、前記第８トランジスタのソース端子に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第９トランジスタ；前記第８トランジスタのソース端子に連結されたゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第１０トランジスタ；前記第８トランジスタのゲート端子に連結された一端及び前記第１０トランジスタのソース端子に連結された他端を含む第２キャパシタ；及び前記第２キャパシタの一端に連結されたゲート端子、前記第２キャパシタの他端に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第１１トランジスタ；を含む。
【００１２】
前記複数の部分駆動部は、前記第１発光クロック信号、前記第２発光クロック信号、前記領域選択信号、前記領域選択信号の位相が反転した反転領域選択信号、前記部分駆動選択信号、及び前記第２シフト信号を受信して、前記部分駆動選択信号が第２レベルである時に前記領域選択信号によって第２電源電圧を前記第１発光信号に生成する第１部分駆動部；及び前記第１発光クロック信号、前記第２発光クロック信号、前記領域選択信号、前記反転領域選択信号、及び前記第１シフト信号を受信して、前記領域選択信号によって前記第２電源電圧を前記第２発光信号に生成する第２部分駆動部；を含む。
【００１３】
前記第１部分駆動部は、前記第１発光クロック信号が入力されるゲート端子及び前記第１シフト信号が入力されるドレイン端子を含む第１トランジスタ；前記部分駆動選択信号が入力されるゲート端子、前記第１電源電圧が入力されるドレイン端子、及び前記第１トランジスタのソース端子に連結されたソース端子を含む第２トランジスタ；前記第１発光クロック信号が入力されるゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第３トランジスタ；前記第２トランジスタのソース端子に連結された一端及び前記第３トランジスタのソース端子に連結された他端を含む第１キャパシタ；前記第１キャパシタの一端に連結されたゲート端子、前記第１キャパシタの他端に連結されたドレイン端子、及び前記第２発光クロック信号が入力されるソース端子を含む第４トランジスタ；前記部分駆動選択信号が入力されるゲート端子、前記第１キャパシタの他端に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第５トランジスタ；前記反転領域選択信号が入力されるゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第６トランジスタ；前記第１キャパシタの他端に連結されたゲート端子及び前記第６トランジスタのソース端子に連結されたドレイン端子を含む第７トランジスタ；領域選択信号が入力されるゲート端子、前記第７トランジスタのソース端子に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第８トランジスタ；前記第１発光クロック信号が入力されるゲート端子、前記第７トランジスタのソース端子に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第９トランジスタ；前記第７トランジスタのソース端子に連結されたゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第１０トランジスタ；前記第１キャパシタの他端に連結されたゲート端子及び前記第１０トランジスタのソース端子に連結されたドレイン端子を含む第１１トランジスタ；前記反転領域選択信号が入力されるゲート端子、前記第１１トランジスタのソース端子に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第１２トランジスタ；前記第１２トランジスタのソース端子に連結されたゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第１３トランジスタ；前記第７トランジスタのゲート端子に連結された一端及び前記第１３トランジスタのソース端子に連結された他端を含む第２キャパシタ；及び前記第２キャパシタの一端に連結されたゲート端子、前記第２キャパシタの他端に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第１４トランジスタ；を含む。
【００１４】
前記第２部分駆動部は、前記第２発光クロック信号が入力されるゲート端子及び前記第２シフト信号が入力されるドレイン端子を含む第１トランジスタ；前記部分駆動選択信号が入力されるゲート端子、前記第１電源電圧が入力されるドレイン端子、前記第１トランジスタのソース端子に連結されたソース端子を含む第２トランジスタ；前記第２発光クロック信号が入力されるゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第３トランジスタ；前記第２トランジスタのソース端子に連結された一端及び前記第３トランジスタのソース端子に連結された他端を含む第１キャパシタ；前記第１キャパシタの一端に連結されたゲート端子、前記第１キャパシタの他端に連結されたドレイン端子、及び前記第１発光クロック信号が入力されるソース端子を含む第４トランジスタ；前記部分駆動選択信号が入力されるゲート端子、前記第１キャパシタの他端に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第５トランジスタ；前記反転領域選択信号が入力されるゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第６トランジスタ；前記第１キャパシタの他端に連結されたゲート端子及び前記第６トランジスタのソース端子に連結されたドレイン端子を含む第７トランジスタ；領域選択信号が入力されるゲート端子、前記第７トランジスタのソース端子に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第８トランジスタ；前記第２発光クロック信号が入力されるゲート端子、前記第７トランジスタのソース端子に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第９トランジスタ；前記第７トランジスタのソース端子に連結されたゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第１０トランジスタ；前記第１キャパシタの他端に連結されたゲート端子及び前記第１０トランジスタのソース端子に連結されたドレイン端子を含む第１１トランジスタ；前記反転領域選択信号が入力されるゲート端子、前記第１１トランジスタのソース端子に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第１２トランジスタ；前記第１２トランジスタのソース端子に連結されたゲート端子及び前記第１電源電圧が入力されるドレイン端子を含む第１３トランジスタ；前記第７トランジスタのゲート端子に連結された一端及び前記第１３トランジスタのソース端子に連結された他端を含む第２キャパシタ；及び前記第２キャパシタの一端に連結されたゲート端子、前記第２キャパシタの他端に連結されたドレイン端子、及び前記第２電源電圧が入力されるソース端子を含む第１４トランジスタ；を含む。
【００１５】
そして、本発明による複数の走査信号が伝達される複数の走査線、複数のデータ信号が伝達される複数のデータ線、複数の発光信号が伝達される複数の発光信号線、及び前記複数の走査線、前記複数のデータ線、及び前記複数の発光信号線に各々連結された複数の画素を含む表示部を含む表示装置の駆動方法は、ノーマル駆動モード及び部分駆動モードのうちの一つを選択する部分駆動選択信号、前記表示部の表示領域及び非表示領域を区分する領域選択信号、垂直同期信号に同期して発生する同期信号、第１発光クロック信号、及び前記第１発光クロック信号の位相が反転した第２発光クロック信号を受信する段階；前記ノーマル駆動モード時に前記複数の発光信号線のうちの前記非表示領域に対応する複数の第１発光信号線及び前記表示領域に対応する複数の第２発光信号線にオン電圧レベルの発光信号を伝達する段階；及び前記部分駆動モード時に前記複数の第１発光信号線にオフ電圧レベルの発光信号を伝達し、前記複数の第２発光信号線にオン電圧レベルの発光信号を伝達する段階；を含む。
【００１６】
前記オン電圧レベルの発光信号を伝達する段階は、前記部分駆動選択信号が第１レベルである時に前記同期信号によって前記第２発光クロック信号を受信して、前記第２発光クロック信号によって第１シフト信号及び前記第１シフト信号を反転させた第１発光信号を伝達する段階；及び前記部分駆動選択信号が前記第１レベルである時に前記第１シフト信号によって前記第１発光クロック信号を受信して、前記第１発光クロック信号によって第２シフト信号及び前記第２シフト信号を反転させた第２発光信号を伝達する段階；を含む。
【００１７】
前記オフ電圧レベルの発光信号を伝達する段階は、前記部分駆動信号が第２レベルである時に前記同期信号、第１及び第２発光クロック信号が所定の電圧レベルを維持する段階を含む。
また、本発明の実施形態による表示装置は、複数の走査信号が伝達される複数の走査線、複数のデータ信号が伝達される複数のデータ線、複数の発光信号が伝達される複数の発光信号線、及び前記複数の走査線、前記複数のデータ線、及び前記複数の発光信号線に各々連結された複数の画素を含む表示部；及び前記表示部の表示領域及び非表示領域を区分する領域選択信号、前記領域選択信号が反転した反転領域選択信号、及び前記複数の走査信号のうちの少なくとも二つの走査信号によって前記複数の発光信号のうちの前記表示領域に対応する発光信号をオン電圧レベルに生成し、前記非表示領域に対応する発光信号をオフ電圧レベルに生成する発光駆動部；を含む。
【００１８】
前記発光駆動部は、前記複数の発光信号線の各々に連結されて、前記反転領域選択信号及び前記複数の走査信号のうちの対応する第１走査信号によって前記オフ電圧レベルの発光信号を生成し、前記領域選択信号及び前記第１走査信号に続いて生成される第２走査信号によって前記オン電圧レベルの発光信号を生成する複数の発光信号生成部を含む。
【００１９】
複数の発光信号生成部の各々は、前記第１走査信号が入力されるゲート端子及び第１電源電圧が入力されるソース端子を含む第１トランジスタ；前記第２走査信号が入力されるゲート端子及び前記第１トランジスタのドレイン端子に連結されたソース端子を含む第２トランジスタ；前記領域選択信号が入力されるゲート端子、前記第２トランジスタのドレイン端子に連結されたソース端子、及び第２電源電圧が入力されるドレイン端子を含む第３トランジスタ；前記反転領域選択信号が入力されるゲート端子、前記第１電源電圧が入力されるソース端子、及び前記第１トランジスタのドレイン端子に連結されたドレイン端子を含む第４トランジスタ；前記第４トランジスタのドレイン端子に連結されたゲート端子及び前記第１電源電圧が入力されるソース端子を含む第５トランジスタ；前記第１電源電圧が入力される一端及び前記第５トランジスタのドレイン端子に連結された他端を含む第１キャパシタ；前記第１走査信号が入力されるゲート端子、前記第５トランジスタのドレイン端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第６トランジスタ；前記反転領域選択信号が入力されるゲート端子、前記第１キャパシタの他端に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第７トランジスタ；前記第１キャパシタの他端に連結されたゲート端子及び前記第１電源電圧が入力されるソース端子を含む第８トランジスタ；前記第５トランジスタのゲート端子に連結されたゲート端子、前記第８トランジスタのドレイン端子に連結されたソース端子、及び前記第２電源電圧が入力されるドレイン端子を含む第９トランジスタ；及び前記第９トランジスタのゲート端子に連結された一端及び前記第９トランジスタのソース端子に連結された他端を含む第２キャパシタ；を含む。
【００２０】
また、前記表示装置は、垂直同期信号に同期して発生する同期信号、第１発光クロック信号、前記第１発光クロック信号が半周期だけシフトされた第２発光クロック信号、前記第２発光クロック信号に対して所定の位相遅延を有する第１初期化信号、及び前記第１発光クロック信号に対して所定の位相遅延を有する第２初期化信号を受信して、前記複数の走査信号を順次に生成する走査駆動部をさらに含む。
【００２１】
前記走査駆動部は、前記第１発光クロック信号に同期して入力される第１入力信号及び前記第１初期化信号によって前記第２発光クロック信号及び第１電源電圧のうちの一つを複数の第１走査信号として出力する複数の第１走査信号生成部；及び前記第２発光クロック信号に同期して入力される第２入力信号及び前記第２初期化信号によって前記第１発光クロック信号及び前記第１電源電圧のうちの一つを複数の第２走査信号として出力する複数の第２走査信号生成部；を含む。
【００２２】
前記第１入力信号は、前記複数の第２走査信号生成部のうちの自身より先に隣接した第２走査信号生成部から出力された第２走査信号及び前記同期信号のうちのいずれか一つである。前記第２入力信号は、前記複数の第１走査信号生成部のうちの自身より先に隣接した第１走査信号生成部から出力された第１走査信号である。前記表示領域の複数のデータ線に有効データを伝達し、前記非表示領域の複数のデータ線に無効データを伝達するデータ駆動部をさらに含む。前記データ駆動部は、前記表示領域に対応する前記領域選択信号が印加される期間の間に前記有効データを前記複数のデータ線に伝達し、前記非表示領域に対応する前記領域選択信号が印加される期間の間に前記無効データを前記複数のデータ線に伝達する。
【００２３】
また、本発明による複数の走査信号が伝達される複数の走査線、複数のデータ信号が伝達される複数のデータ線、複数の発光信号が伝達される複数の発光信号線、及び前記複数の走査線、前記複数のデータ線、及び前記複数の発光信号線に各々連結された複数の画素を含む表示部を含む表示装置の駆動方法は、前記表示部の表示領域及び非表示領域を区分する領域選択信号、前記領域選択信号が反転した反転領域選択信号、及び前記複数の走査信号のうちの少なくとも二つの走査信号の伝達を受ける段階；前記反転領域選択信号及び前記二つの走査信号のうちの第１走査信号によって前記複数の発光信号のうちの前記表示領域に対応する発光信号をオン電圧レベルに生成する段階；及び前記領域選択信号及び前記二つの走査信号のうちの第２走査信号によって前記複数の発光信号のうちの前記非表示領域に対応する発光信号をオフ電圧レベルに生成する段階；を含む。
【００２４】
また、前記駆動方法は、垂直同期信号に同期して発生する同期信号、第１発光クロック信号、前記第１発光クロック信号が半周期だけシフトされた第２発光クロック信号、前記第２発光クロック信号に対して所定の位相遅延を有する第１初期化信号、及び前記第１発光クロック信号に対して所定の位相遅延を有する第２初期化信号を受信して、前記複数の走査信号を順次に生成する段階をさらに含む。
【００２５】
前記複数の走査信号を順次に生成する段階は、前記第１発光クロック信号に同期して入力される第１入力信号及び前記第１初期化信号によって前記第２発光クロック信号及び第１電源電圧のうちの一つを複数の第１走査信号として出力する段階；及び前記第２発光クロック信号に同期して入力される第２入力信号及び前記第２初期化信号によって前記第１発光クロック信号及び前記第１電源電圧のうちの一つを複数の第２走査信号として出力する段階；を含む。ここで、前記表示領域に対応する前記領域選択信号が印加される期間の間に前記複数のデータ線に有効データを伝達する段階；及び前記非表示領域に対応する前記領域選択信号が印加される期間の間に前記複数のデータ線に無効データを伝達する段階；をさらに含む。
【発明の効果】
【００２６】
以上で説明したように、本発明の特徴によれば、消費電力を減少させて、表示装置を駆動するための駆動部をＰＭＯＳトランジスタだけで構成して、工程を単純化させることができる効果を提供する。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施形態による表示装置を示したブロック図である。
【図２】図１に示された画素（ＰＸ）の等価回路図である。
【図３】図１に示された表示部１００に表示される映像を示した図面である。
【図４】図１に示された発光駆動部５００を示したブロック図である。
【図５】図４に示されたノーマル駆動部の詳細回路図である。
【図６】図４に示された部分駆動部の詳細回路図である。
【図７】図１に示された発光駆動部５００の動作を説明するための波形図である。
【図８】図１に示された発光駆動部５００の動作を説明するための波形図である。
【図９】本発明の第２実施形態による表示装置を示した図面である。
【図１０】図９に示された走査駆動部２００´を示したブロック図である。
【図１１】図９に示された走査駆動部２００´を示した詳細回路図である。
【図１２】図９に示された発光駆動部５００´を示したブロック図である。
【図１３】図９に示された発光駆動部５００´を示した詳細回路図である。
【図１４】本発明の第２実施形態による表示装置の駆動方法を説明するためのタイミング図である。
【発明を実施するための形態】
【００２８】
以下、添付した図面を参照して、本発明の実施形態について、本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異した形態に具現され、ここで説明する実施形態に限定されない。そして、図面では、本発明を明確に説明するために、説明に不要な部分は省略し、明細書全体にわたって類似した部分については、類似した図面符号を付けた。
【００２９】
明細書全体において、ある部分が他の部分と「連結」されているとする時、これは「直接的に連結」されている場合だけでなく、その中間に他の素子をおいて「電気的に連結」されている場合も含む。また、ある部分がある構成要素を「含む」とする時、これは特に反対になる記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
【００３０】
図１は本発明の第１実施形態による表示装置を示したブロック図であり、図２は図１に示された画素（ＰＸ）の等価回路図である。図３は図１に示された表示部１００に表示される映像を示した図面である。
【００３１】
図１を参照すれば、本発明の表示装置は、表示部１００、走査駆動部２００、データ駆動部３００、制御部４００、及び発光駆動部５００を含む。表示部１００は、等価回路で見る時、複数の信号線（ｓｉｇｎａｌ ｌｉｎｅ：Ｓ１〜Ｓｎ＋ｋ、Ｄ１〜Ｄｓ、Ｅ１〜Ｅｎ＋ｋ）、及びこれに連結されていて、ほぼ行列形態に配列された複数の画素（ｐｉｘｅｌ；ＰＸ）を含む。信号線（Ｓ１〜Ｓｎ＋ｋ、Ｄ１〜Ｄｓ、Ｅ１〜Ｅｎ＋ｋ）は、走査信号を伝達する複数の走査線Ｓ１〜Ｓｎ＋ｋ、データ電圧を伝達する複数のデータ線Ｄ１〜Ｄｓ、及び発光信号を伝達する複数の発光信号線Ｅ１〜Ｅｎ＋ｋを含む。走査線Ｓ１〜Ｓｎ＋ｋ及び発光信号線Ｅ１〜Ｅｎ＋ｋは、ほぼ行方向にのびて、互いにほぼ平行であり、データ線Ｄ１〜Ｄｓは、ほぼ列方向にのびて、互いにほぼ平行である。表示部１００は、図３に示されているように、映像が表示される表示領域（ＤＡ）及び映像が表示されない非表示領域（ＮＤＡ）を含む。図３の表示部１００は、携帯電話機の待機画面を例にあげて示したもので、本発明の実施形態では、待機画面で時計などのアイコンなどが表示される領域を表示領域（ＤＡ）と定義し、表示領域（ＤＡ）を除く他の領域を非表示領域（ＮＤＡ）と定義して説明する。
図２を参照すれば、各画素（ＰＸ）、例えばｉ番目（ｉ＝１、２、…、ｎ）の走査線Ｓｉ及びｊ番目（ｊ＝１、２、…、ｍ）のデータ線Ｄｊに連結された画素（ＰＸｉｊ）は、有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ；ＯＬＥＤ）、駆動トランジスタ（Ｍ１）、キャパシタ（Ｃｓｔ）、スイッチングトランジスタ（Ｍ２）、及び発光制御トランジスタ（Ｍ３）を含む。
【００３２】
駆動トランジスタ（Ｍ１）は、ソース端子で第１電源電圧（ＶＤＤ）を受信し、ドレイン端子は発光制御トランジスタ（Ｍ３）のソース端子に連結されている。駆動トランジスタ（Ｍ１）のゲート端子はスイッチングトランジスタ（Ｍ２）のドレイン端子に連結されている。
【００３３】
スイッチングトランジスタ（Ｍ２）は、ゲート端子が走査線Ｓｉに連結されていて、ソース端子はデータ線Ｄｊに連結されている。スイッチングトランジスタ（Ｍ２）は、走査線Ｓｉに印加される走査信号に応答してスイッチング動作して、スイッチングトランジスタ（Ｍ２）がターンオンされると、データ線Ｄｊに印加されるデータ信号、つまりデータ電圧が駆動トランジスタ（Ｍ３）のゲート端子に伝達される。
【００３４】
キャパシタ（Ｃｓｔ）は、駆動トランジスタ（Ｍ１）のソース端子及びゲート端子の間に連結されている。キャパシタ（Ｃｓｔ）は、駆動トランジスタ（Ｍ１）のゲート端子に印加されるデータ電圧を充電して、スイッチングトランジスタ（Ｍ２）がターンオフされた後にもこれを維持する。
【００３５】
発光制御トランジスタ（Ｍ３）は、ゲート端子が発光信号線Ｅｉに連結されていて、ドレイン端子は有機発光ダイオード（ＯＬＥＤ）のアノード電極に連結されている。発光制御トランジスタ（Ｍ３）は、発光信号線Ｅｉを通じて発光信号（ＥＭｎ）の印加を受けて選択的にターンオンされて、駆動トランジスタ（Ｍ１）に流れる電流（ＩOLED）を有機発光ダイオード（ＯＬＥＤ）に供給する役割を果たす。
【００３６】
有機発光ダイオード（ＯＬＥＤ）は、カソード電極で第２電源電圧（ＶＳＳ）の印加を受ける。有機発光ダイオード（ＯＬＥＤ）は、発光制御トランジスタ（Ｍ３）を通じて駆動トランジスタ（Ｍ１）が供給する電流（ＩOLED）によって異なる強さで発光することによって、映像を表示する。
【００３７】
再び図１を参照すれば、走査駆動部２００は、表示部１００の走査線Ｓ１〜Ｓｎ＋ｋに連結されていて、走査制御信号（ＣＯＮＴ１）によって走査線Ｓ１〜Ｓｎ＋ｋに順次に走査信号を印加する。走査信号は、スイッチングトランジスタ（Ｍ２）をターンオンさせることができる走査オン電圧（Ｖｏｎ_ｓ）、及びスイッチングトランジスタ（Ｍ２）をターンオフさせることができる走査オフ電圧（Ｖｏｆｆ_ｓ）の組み合わせからなる。スイッチングトランジスタ（Ｍ２）がｐチャンネル電界効果トランジスタである場合、走査オン電圧（Ｖｏｎ_ｓ）及び走査オフ電圧（Ｖｏｆｆ_ｓ）は各々低電圧及び高電圧である。
【００３８】
データ駆動部３００は、表示部１００のデータ線Ｄ１〜Ｄｓに連結されていて、データ制御信号（ＣＯＮＴ２）によって制御部４００から入力されるデータ信号（ＤＲ、ＤＧ、ＤＢ）をデータ電圧に変換して、データ線Ｄ１〜Ｄｓに印加する。
制御部４００は、外部から入力信号（Ｒ、Ｇ、Ｂ）、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）、及びメインクロック信号（ＭＣＬＫ）を受信して、映像データ（ＤＲ、ＤＧ、ＤＢ）、走査制御信号（ＣＯＮＴ１）、データ制御信号（ＣＯＮＴ２）、及び発光制御信号（ＣＯＮＴ３）を生成する。
【００３９】
走査制御信号（ＣＯＮＴ１）は、走査開始を指示する走査開始信号（ＳＴＶ）及び走査オン電圧（Ｖｏｎ_ｓ）の出力周期を制御する少なくとも１つのクロック信号を含む。走査制御信号（ＣＯＮＴ１）は、また、走査オン電圧（Ｖｏｎ_ｓ）の持続時間を限定する出力イネーブル信号（ＯＥ）をさらに含むことができる。データ制御信号（ＣＯＮＴ２）は、１つの行の画素（ＰＸ）に対する映像データ信号（ＤＲ、ＤＧ、ＤＢ）のデータ駆動部７００への伝送開始を知らせる水平同期開始信号（ＳＴＨ）、及びデータ線Ｄ１〜Ｄｓにデータ電圧の印加を指示するロード信号（ＬＯＡＤ）を含む。
【００４０】
本発明の第１実施形態による発光制御信号（ＣＯＮＴ３）は、同期信号（ＦＬＭ）、第１発光クロック信号（ＣＬＫ１）、第２発光クロック信号（ＣＬＫ２）、部分駆動選択信号（ＥＳＲ）、領域選択信号（ＰＴＡ）、及び反転領域選択信号（ＰＴＢ）を含む。同期信号（ＦＬＭ）は、垂直同期信号（Ｖｓｙｎｃ）に同期して発生する信号であって、フレームの開始時点を指示する。ここで、垂直同期信号（Ｖｓｙｎｃ）は、１フレームの映像が表示される期間を一周期として含む信号であって、フレームの開始を指示するローレベルパルスを一周期単位で含む。同期信号（ＦＬＭ）は、ノーマル駆動モード時に垂直同期信号（Ｖｓｙｎｃ）のローレベルパルスが発生した時点以降に最初に発生する第１発光クロック信号（ＣＬＫ１）のローレベルパルスに同期して発生するローレベルパルスを含む。同期信号（ＦＬＭ）は、部分駆動モード時にハイレベルに維持される。第１発光クロック信号（ＣＬＫ１）は、ノーマル駆動モード時に所定の周期によって発生する複数のローレベルパルスを含み、部分駆動モード時にハイレベルに維持される。第２発光クロック信号（ＣＬＫ２）は、ノーマル駆動モード時に第１発光クロック信号（ＣＬＫ１）と１８０度の位相差を有して、部分駆動モード時にハイレベルに維持される。
【００４１】
部分駆動選択信号（ＥＳＲ）は、駆動モードによって互いに異なるレベルを有する信号である。部分駆動選択信号（ＥＳＲ）は、ノーマル駆動モード時にハイレベルを維持し、部分駆動モード時にローレベルを維持する。領域選択信号（ＰＴＡ）は、表示領域（ＤＡ）に対する情報を含み、発光駆動部５００は、領域選択信号（ＰＴＡ）によって複数の発光信号線Ｅ１〜Ｅｎ＋ｋのうちの表示領域（ＤＡ）に対応する発光信号線に発光信号を伝達する。反転領域選択信号（ＰＴＢ）は、領域選択信号（ＰＴＡ）が反転した信号である。本発明の第１実施形態では、複数の発光信号線Ｅ１〜Ｅｎ＋ｋのうちの表示領域（ＤＡ）に対応する複数の発光信号線を発光信号線Ｅｎ＋１から発光信号線Ｅｍまでに設定する。一方、本発明の第１実施形態では、部分駆動モード時に領域選択信号（ＰＴＡ）が一部の区間でだけローレベルである場合を説明する。しかし、本発明はこれに限定されず、部分駆動モード時に領域選択信号（ＰＴＡ）は常にローレベルであってもよい。
【００４２】
発光駆動部５００は、表示部１００の複数の発光信号線Ｅ１〜Ｅｎ＋ｋに連結されていて、発光制御信号（ＣＯＮＴ３）によって複数の発光信号ＥＭ１〜ＥＭｎ＋ｋを複数の発光信号線Ｅ１〜Ｅｎ＋ｋに順次に印加する。本発明の第１実施形態による発光駆動部５００は、複数の発光信号線Ｅ１〜Ｅｎ＋ｋのうちの表示領域（ＤＡ）に対応する複数の発光信号線Ｅ１〜Ｅｎ、Ｅｍ＋１〜Ｅｎ＋ｋに発光オン電圧（Ｖｏｎ_ｅ）レベルの複数の発光信号を供給し、非表示領域（ＮＤＡ）に対応する複数の発光信号線Ｅｎ＋１〜Ｅｍに発光オフ電圧（Ｖｏｆｆ_ｅ）レベルの複数の発光信号を供給する。ここで、発光オン電圧（Ｖｏｎ_ｅ）は、発光制御トランジスタ（Ｍ３）をターンオンさせることができる電圧であり、発光オフ電圧（Ｖｏｆｆ_ｅ）は、発光制御トランジスタ（Ｍ３）をターンオフさせることができる電圧である。したがって、表示領域（ＤＡ）に対応する画素（ＰＸ）は発光し、非表示領域（ＮＤＡ）に対応する画素（ＰＸ）は発光しない。発光駆動部５００は、ＰＭＯＳトランジスタで具現され、具体的な構成は図４を参照して説明する。
【００４３】
図４は図１に示された発光駆動部５００を示したブロック図である。
図４を参照すれば、発光駆動部５００は、複数のノーマル駆動部５１０_１〜５１０_ｎ、５１０ｍ＋１〜５１０ｎ＋ｋ及び複数の部分駆動部５２０_１〜５２０_ｍを含む。
複数のノーマル駆動部５１０_１〜５１０_ｎ、５１０ｍ＋１〜５１０ｎ＋ｋは、複数の発光信号線Ｅ１〜Ｅｎ＋ｋのうちの表示領域（ＤＡ）に対応する複数の発光信号線Ｅ１〜Ｅｎ、Ｅｍ＋１〜Ｅｎ＋ｋに各々連結される。複数の部分駆動部５２０_１〜５２０_ｍは、複数の発光信号線Ｅ１〜Ｅｎ＋ｋのうちの非表示領域（ＮＤＡ）に対応する発光信号線Ｅｎ＋１〜Ｅｍに各々連結される。
【００４４】
複数のノーマル駆動部５１０_１〜５１０_ｎ＋ｋは、複数の発光信号ＥＭ１〜ＥＭｎ＋ｋのうちの偶数番目の発光信号を生成する複数のノーマル駆動部５１０_ｘ（ｘは１からｎ＋ｋのうちの偶数）（以下、第１ノーマル駆動部という）及び奇数番目の発光信号を生成する複数のノーマル駆動部５１０_ｙ（ｙは１からｎ＋ｋのうちの奇数）（以下、第２ノーマル駆動部という）を含む。
【００４５】
複数の第１ノーマル駆動部の各々は、ノーマル駆動モード時に自身より先に隣接した第２ノーマル駆動部から出力されたシフト信号を受信する。複数の第１ノーマル駆動部の各々は、隣接した第２ノーマル駆動部から伝達されたシフト信号によって第２発光クロック信号（ＣＬＫ２）を受信して、第２発光クロック信号（ＣＬＫ２）によってシフト信号及びシフト信号を反転させた発光信号を生成する。
【００４６】
複数の第１ノーマル駆動部のうちのいずれか一つに対して部分駆動部が先に隣接した場合、その第１ノーマル駆動部は、部分駆動部から伝達されたシフト信号によって第２発光クロック信号（ＣＬＫ２）を受信して、第２発光クロック信号（ＣＬＫ２）によってシフト信号及び発光信号を生成する。そして、複数の第１ノーマル駆動部のうちの一番目のノーマル駆動部５１０_１は、部分駆動選択信号（ＥＳＲ）、第１発光クロック信号（ＣＬＫ１）、及び同期信号（ＦＬＭ）を受信し、同期信号（ＦＬＭ）によって第２発光クロック信号（ＣＬＫ２）を受信する。ノーマル駆動部５１０_１は、入力される第２発光クロック信号（ＣＬＫ２）によってシフト信号（ＳＲ１）及び発光信号（ＥＭ１）を生成する。第１ノーマル駆動部５１０_１から出力されたシフト信号（ＳＲ１）は隣接した第２ノーマル駆動部５１０_２に伝達され、発光信号（ＥＭ１）は発光信号線Ｅ１に伝達される。
【００４７】
また、複数の第１ノーマル駆動部の各々は、部分駆動モード時に部分駆動選択信号（ＥＳＲ）によって第２電源電圧（ＶＳＳ）をシフト信号として出力し、第１電源電圧（ＶＤＤ）を発光信号として出力する。
【００４８】
複数の第２ノーマル駆動部の各々は、ノーマル駆動モード時に自身より先に隣接した第１ノーマル駆動部から出力されたシフト信号を受信する。複数の第２ノーマル駆動部の各々は、隣接した第１ノーマル駆動部から伝達されたシフト信号によって第１発光クロック信号（ＣＬＫ１）を受信して、第１発光クロック信号（ＣＬＫ１）によってシフト信号及びシフト信号を反転させた発光信号を生成する。複数の第２ノーマル駆動部のうちのいずれか一つに対して部分駆動部が先に隣接した場合、その第２ノーマル駆動部は、部分駆動部から伝達されたシフト信号によって第１発光クロック信号（ＣＬＫ１）を受信して、第１発光クロック信号（ＣＬＫ１）によってシフト信号及び発光信号を生成する。
【００４９】
そして、複数の第１ノーマル駆動部の各々は、部分駆動モード時に部分駆動選択信号（ＥＳＲ）によって第２電源電圧（ＶＳＳ）をシフト信号として出力し、第１電源電圧（ＶＤＤ）を発光信号として出力する。
図４に示された本発明の第１実施形態では、第１ノーマル駆動部５１０_ｍ＋１の直前に部分駆動部５２０_ｍが位置することが示されているが、本発明がこれに限定されるのではない。
【００５０】
したがって、複数の第２ノーマル駆動部のうちのいずれか一つに対して部分駆動部が先に隣接した場合、その第２ノーマル駆動部は、部分駆動部から伝達されたシフト信号によって第１発光クロック信号（ＣＬＫ１）を受信して、第１発光クロック信号（ＣＬＫ１）によってシフト信号及び発光信号を生成する。
【００５１】
複数の部分駆動部５２０_ｎ＋１〜５２０_ｍは、複数の発光信号ＥＭｎ＋１〜ＥＭｍのうちの偶数番目の発光信号を生成する複数の部分駆動部５２０_ｘ（以下、第１部分駆動部とする）及び奇数番目の発光信号を生成する複数の部分駆動部５２０_ｙ（以下、第２部分駆動部とする）を含む。
【００５２】
複数の第１部分駆動部の各々は、ノーマル駆動モード時に自身より先に隣接した第２部分駆動部から出力されたシフト信号を受信する。複数の第１部分駆動部の各々は、隣接した第２部分駆動部から伝達されたシフト信号によって第２発光クロック信号（ＣＬＫ２）を受信して、第２発光クロック信号（ＣＬＫ２）によってシフト信号及びシフト信号を反転させた発光信号を生成する。
【００５３】
複数の第１部分駆動部のうちのいずれか一つに対してノーマル駆動部が先に隣接した場合、その第１部分駆動部は、ノーマル駆動部から伝達されたシフト信号によって第２発光クロック信号（ＣＬＫ２）を受信して、第２発光クロック信号（ＣＬＫ２）によってシフト信号及び発光信号を生成する。
【００５４】
複数の第１部分駆動部の各々は、部分駆動モード時に部分駆動選択信号（ＥＳＲ）、領域選択信号（ＰＴＡ）、及び反転領域選択信号（ＰＴＢ）によって第１電源電圧（ＶＤＤ）をシフト信号として出力して、第２電源電圧（ＶＳＳ）を発光信号に生成する。
複数の第２部分駆動部の各々は、ノーマル駆動モード時に自身より先に隣接した第１部分駆動部から出力されたシフト信号を受信する。複数の第２部分駆動部の各々は、隣接した第１部分駆動部から伝達されたシフト信号によって第１発光クロック信号（ＣＬＫ１）を受信して、第１発光クロック信号（ＣＬＫ１）によってシフト信号及びシフト信号を反転させた発光信号を生成する。
【００５５】
複数の第２部分駆動部の各々は、部分駆動モード時に部分駆動選択信号（ＥＳＲ）、領域選択信号（ＰＴＡ）、及び反転領域選択信号（ＰＴＢ）によって第１電源電圧（ＶＤＤ）をシフト信号として出力して、第２電源電圧（ＶＳＳ）を発光信号に生成する。
【００５６】
図５は図４に示されたノーマル駆動部の詳細回路図である。図５は説明の便宜のためにノーマル駆動部５１０_１、５１０_２だけを示したが、他のノーマル駆動部の回路構成もこれと同一である。
図５を参照すれば、ノーマル駆動部５１０_１は、複数のトランジスタ（Ｐ１〜Ｐ１１）及び複数のキャパシタ（Ｃ１、Ｃ２）を含む。トランジスタ（Ｐ１）は、第１発光クロック信号（ＣＬＫ１）が入力されるゲート端子及び同期信号（ＦＬＭ）が入力されるドレイン端子を含む。トランジスタ（Ｐ２）は、部分駆動選択信号（ＥＳＲ）が入力されるゲート端子、第１電源電圧（ＶＤＤ）が入力されるソース端子、及びトランジスタ（Ｐ１）のソース端子に連結されたドレイン端子を含む。トランジスタ（Ｐ３）は、第１発光クロック信号（ＣＬＫ１）が入力されるゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。
【００５７】
トランジスタ（Ｐ４）は、トランジスタ（Ｐ２）のドレイン端子に連結されたゲート端子、トランジスタ（Ｐ３）のドレイン端子に連結されたソース端子、及び第２発光クロック信号（ＣＬＫ２）が入力されるドレイン端子を含む。トランジスタ（Ｐ５）は、部分駆動選択信号（ＥＳＲ）が入力されるゲート端子、トランジスタ（Ｐ４）のソース端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ６）は、トランジスタ（Ｐ５）のソース端子に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ７）は、第１発光クロック信号（ＣＬＫ１）が入力されるゲート端子、トランジスタ（Ｐ６）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。
【００５８】
トランジスタ（Ｐ８）は、トランジスタ（Ｐ６）のドレイン端子に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ９）は、トランジスタ（Ｐ６）のゲート端子に連結されたゲート端子、トランジスタ（Ｐ８）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ８）のドレイン端子及びトランジスタ（Ｐ９）のソース端子の接続点がシフト信号（ＳＲ１）の出力端子となる。トランジスタ（Ｐ１０）は、トランジスタ（Ｐ８）のドレイン端子に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。
【００５９】
トランジスタ（Ｐ１１）は、トランジスタ（Ｐ８）のゲート端子に連結されたゲート端子、トランジスタ（Ｐ１０）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ１０）のドレイン端子及びトランジスタ（Ｐ１１）のソース端子の接続点が発光信号（ＥＭ１）の出力端子となる。キャパシタ（Ｃ１）は、トランジスタ（Ｐ４）のゲート端子に連結された一端及びトランジスタ（Ｐ４）のソース端子に連結された他端を含む。キャパシタ（Ｃ２）は、トランジスタ（Ｐ１１）のゲート端子に連結された一端及びトランジスタ（Ｐ１１）のソース端子に連結された他端を含む。
【００６０】
ノーマル駆動部５１０_２は、複数のトランジスタ（Ｐ１２〜Ｐ２２）及び複数のキャパシタ（Ｃ３、Ｃ４）を含む。トランジスタ（Ｐ１２）は、第２発光クロック信号（ＣＬＫ２）が入力されるゲート端子及びシフト信号（ＳＲ１）が入力されるドレイン端子を含む。トランジスタ（Ｐ１３）は、部分駆動選択信号（ＥＳＲ）が入力されるゲート端子、第１電源電圧（ＶＤＤ）が入力されるソース端子、及びトランジスタ（Ｐ１２）のソース端子に連結されたドレイン端子を含む。トランジスタ（Ｐ１４）は、第２発光クロック信号（ＣＬＫ２）が入力されるゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。
【００６１】
トランジスタ（Ｐ１５）は、トランジスタ（Ｐ１３）のドレイン端子に連結されたゲート端子、トランジスタ（Ｐ１４）のドレイン端子に連結されたソース端子、及び第１発光クロック信号（ＣＬＫ１）が入力されるドレイン端子を含む。トランジスタ（Ｐ１６）は、部分駆動選択信号（ＥＳＲ）が入力されるゲート端子、トランジスタ（Ｐ１５）のソース端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ１７）は、トランジスタ（Ｐ１６）のソース端子に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ１８）は、第２発光クロック信号（ＣＬＫ２）が入力されるゲート端子、トランジスタ（Ｐ１７）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。
【００６２】
トランジスタ（Ｐ１９）は、トランジスタ（Ｐ１７）のドレイン端子に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ２０）は、トランジスタ（Ｐ１７）のゲート端子に連結されたゲート端子、トランジスタ（Ｐ１９）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ１９）のドレイン端子及びトランジスタ（Ｐ２０）のソース端子の接続点がシフト信号（ＳＲ２）の出力端子となる。トランジスタ（Ｐ２１）は、トランジスタ（Ｐ１９）のドレイン端子に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。
【００６３】
トランジスタ（Ｐ２２）は、トランジスタ（Ｐ１９）のゲート端子に連結されたゲート端子、トランジスタ（Ｐ２１）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ２１）のドレイン端子及びトランジスタ（Ｐ２２）のソース端子の接続点が発光信号（ＥＭ２）の出力端子となる。キャパシタ（Ｃ３）は、トランジスタ（Ｐ１５）のゲート端子に連結された一端及びトランジスタ（Ｐ１５）のソース端子に連結された他端を含む。キャパシタ（Ｃ４）は、トランジスタ（Ｐ２２）のゲート端子に連結された一端及びトランジスタ（Ｐ２２）のソース端子に連結された他端を含む。
【００６４】
図６は図４に示された部分駆動部の詳細回路図である。図６は説明の便宜のために部分駆動部５２０_ｎ＋１、５２０_ｎ＋２だけを示したが、他の部分駆動部の回路構成もこれと同一である。
図６を参照すれば、部分駆動部５２０_ｎ＋１は、複数のトランジスタ（Ｐ２３〜Ｐ３６）及び複数のキャパシタ（Ｃ５、Ｃ６）を含む。トランジスタ（Ｐ２３）は、第１発光クロック信号（ＣＬＫ１）が入力されるゲート端子及びシフト信号（ＳＲｎ）が入力されるドレイン端子を含む。トランジスタ（Ｐ２４）は、部分駆動選択信号（ＥＳＲ）が入力されるゲート端子、第１電源電圧（ＶＤＤ）が入力されるソース端子、及びトランジスタ（Ｐ２３）のソース端子に連結されたドレイン端子を含む。トランジスタ（Ｐ２５）は、第１発光クロック信号（ＣＬＫ１）が入力されるゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。
【００６５】
トランジスタ（Ｐ２６）は、トランジスタ（Ｐ２４）のドレイン端子に連結されたゲート端子、トランジスタ（Ｐ２５）のドレイン端子に連結されたソース端子、及び第２発光クロック信号（ＣＬＫ２）が入力されるドレイン端子を含む。トランジスタ（Ｐ２７）は、部分駆動選択信号（ＥＳＲ）が入力されるゲート端子、トランジスタ（Ｐ２６）のソース端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ２８）は、トランジスタ（Ｐ２７）のソース端子に連結されたゲート端子、トランジスタ（Ｐ２９）のドレイン端子に連結されたソース端子、及びトランジスタ（Ｐ３０）のソース端子に連結されたドレイン端子を含む。トランジスタ（Ｐ２９）は、領域選択信号（ＰＴＡ）が入力されるゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ３０）は、第１発光クロック信号（ＣＬＫ１）が入力されるゲート端子及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ３１）は、反転領域選択信号（ＰＴＢ）が入力されるゲート端子、トランジスタ（Ｐ２８）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。
【００６６】
トランジスタ（Ｐ３２）は、トランジスタ（Ｐ３１）のソース端子に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ３３）は、トランジスタ（Ｐ２８）のゲート端子に連結されたゲート端子、トランジスタ（Ｐ３２）のドレイン端子に連結されたソース端子、及びトランジスタ（Ｐ３４）のソース端子に連結されたドレイン端子を含む。トランジスタ（Ｐ３４）は、領域選択信号（ＰＴＡ）が入力されるゲート端子及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ３２）のドレイン端子及びトランジスタ（Ｐ３３）のソース端子の接続点がシフト信号（ＳＲｎ＋１）の出力端子となる。
【００６７】
トランジスタ（Ｐ３５）は、トランジスタ（Ｐ３２）のドレイン端子に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ３６）は、トランジスタ（Ｐ３２）のゲート端子に連結されたゲート端子、トランジスタ（Ｐ３５）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ３５）のドレイン端子及びトランジスタ（Ｐ３６）のソース端子の接続点が発光信号（ＥＭｎ＋１）の出力端子となる。キャパシタ（Ｃ５）は、トランジスタ（Ｐ２４）のドレイン端子に連結された一端及びトランジスタ（Ｐ２５）のドレイン端子に連結された他端を含む。キャパシタ（Ｃ６）は、トランジスタ（Ｐ３６）のゲート端子に連結された一端及びトランジスタ（Ｐ３６）のソース端子に連結された他端を含む。
【００６８】
部分駆動部５２０_ｎ＋２は、複数のトランジスタ（Ｐ３７〜Ｐ５０）及び複数のキャパシタ（Ｃ７、Ｃ８）を含む。トランジスタ（Ｐ３７）は、第２発光クロック信号（ＣＬＫ２）が入力されるゲート端子及びシフト信号（ＳＲｎ＋１）が入力されるドレイン端子を含む。トランジスタ（Ｐ３８）は、部分駆動選択信号（ＥＳＲ）が入力されるゲート端子、第１電源電圧（ＶＤＤ）が入力されるソース端子、及びトランジスタ（Ｐ３７）のソース端子に連結されたドレイン端子を含む。トランジスタ（Ｐ３９）は、第２発光クロック信号（ＣＬＫ２）が入力されるゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。
【００６９】
トランジスタ（Ｐ４０）は、トランジスタ（Ｐ３８）のドレイン端子に連結されたゲート端子、トランジスタ（Ｐ３９）のドレイン端子に連結されたソース端子、及び第１発光クロック信号（ＣＬＫ１）が入力されるドレイン端子を含む。トランジスタ（Ｐ４１）は、部分駆動選択信号（ＥＳＲ）が入力されるゲート端子、トランジスタ（Ｐ４０）のソース端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ４２）は、トランジスタ（Ｐ４１）のソース端子に連結されたゲート端子、トランジスタ（Ｐ４３）のドレイン端子に連結されたソース端子、及びトランジスタ（Ｐ４４）のソース端子に連結されたドレイン端子を含む。トランジスタ（Ｐ４３）は、領域選択信号（ＰＴＡ）が入力されるゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ４４）は、第２発光クロック信号（ＣＬＫ２）が入力されるゲート端子及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ４５）は、反転領域選択信号（ＰＴＢ）が入力されるゲート端子、トランジスタ（Ｐ４２）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。
【００７０】
トランジスタ（Ｐ４６）は、トランジスタ（Ｐ４５）のソース端子に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ４７）は、トランジスタ（Ｐ４２）のゲート端子に連結されたゲート端子、トランジスタ（Ｐ４６）のドレイン端子に連結されたソース端子、及びトランジスタ（Ｐ４８）のソース端子に連結されたドレイン端子を含む。トランジスタ（Ｐ４８）は、領域選択信号（ＰＴＡ）が入力されるゲート端子及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ４６）のドレイン端子及びトランジスタ（Ｐ４７）のソース端子の接続点がシフト信号（ＳＲｎ＋２）の出力端子となる。
【００７１】
トランジスタ（Ｐ４９）は、トランジスタ（Ｐ４６）のドレイン端子に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ５０）は、トランジスタ（Ｐ４６）のゲート端子に連結されたゲート端子、トランジスタ（Ｐ４９）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ４９）のドレイン端子及びトランジスタ（Ｐ５０）のソース端子の接続点が発光信号（ＥＭｎ＋２）の出力端子となる。キャパシタ（Ｃ７）は、トランジスタ（Ｐ３８）のドレイン端子に連結された一端及びトランジスタ（Ｐ３９）のドレイン端子に連結された他端を含む。キャパシタ（Ｃ８）は、トランジスタ（Ｐ５０）のゲート端子に連結された一端及びトランジスタ（Ｐ５０）のソース端子に連結された他端を含む。
【００７２】
図７は図１に示された発光駆動部５００の動作を説明するための波形図であって、ノーマル駆動モード時の動作を示したものである。
図７を参照して、まず、第１及び第２ノーマル駆動部５１０_１、５１０_２の動作について説明する。まず、時点（Ａ１）に垂直同期信号（Ｖｓｙｎｃ）がローレベルパルスに生成されると、時点（Ａ２）に同期信号（ＦＬＭ）が第１発光クロック信号（ＣＬＫ１）のローレベルパルスに同期して生成される。そして、第１発光クロック信号（ＣＬＫ１）によってトランジスタ（Ｐ１）がターンオンされ、同期信号（ＦＬＭ）によってトランジスタ（Ｐ４）がターンオンされる。この時、トランジスタ（Ｐ４）は、キャパシタ（Ｃ１）に充電された電圧によって所定の時間の間ターンオンされた状態を維持する。
【００７３】
その後、時点（Ａ３）に第２発光クロック信号（ＣＬＫ２）がローレベルになると、トランジスタ（Ｐ９）がターンオンされて、シフト信号（ＳＲ１）が第２電源電圧（ＶＳＳ）レベルになる。そして、ターンオンされたトランジスタ（Ｐ９）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ１０）のゲート端子に伝達されて、トランジスタ（Ｐ１０）がターンオンされて、発光信号（ＥＭ１）が第１電源電圧（ＶＤＤ）レベルで出力される。そして、第２発光クロック信号（ＣＬＫ２）によってトランジスタ（Ｐ６）がターンオンされ、ターンオンされたトランジスタ（Ｐ６）を通じて第１電源電圧（ＶＤＤ）がトランジスタ（Ｐ１１）のゲート端子に伝達されて、トランジスタ（Ｐ１１）がターンオフされる。
【００７４】
その後、時点（Ａ４）に第１発光クロック信号（ＣＬＫ１）がローレベルになると、トランジスタ（Ｐ７）がターンオンされる。そうすると、ターンオンされたトランジスタ（Ｐ７）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ８）のゲート端子に伝達されて、トランジスタ（Ｐ８）がターンオンされる。そうすると、シフト信号（ＳＲ１）が第１電源電圧（ＶＤＤ）レベルで出力されて、トランジスタ（Ｐ１０）がターンオフされる。そして、ターンオンされたトランジスタ（Ｐ７）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ１１）のゲート端子に伝達されて、トランジスタ（Ｐ１１）がターンオンされる。第１発光クロック信号（ＣＬＫ１）によってトランジスタ（Ｐ１１）はターンオンされた状態に維持されて、発光信号（ＥＭ１）は第２電源電圧（ＶＳＳ）レベルに維持される。
【００７５】
一方、時点（Ａ３）に第２発光クロック信号（ＣＬＫ２）がローレベルになると、トランジスタ（Ｐ１２）がターンオンされて、シフト信号（ＳＲ１）によってトランジスタ（Ｐ１５）がターンオンされる。時点（Ａ４）に第１発光クロック信号（ＣＬＫ１）がローレベルになると、トランジスタ（Ｐ２０）がターンオンされる。そうすると、シフト信号（ＳＲ２）が第２電源電圧（ＶＳＳ）レベルで出力されて、トランジスタ（Ｐ２１）がターンオンされる。それによって、発光信号（ＥＭ２）が第１電源電圧（ＶＤＤ）レベルで出力される。
【００７６】
その後、時点（Ａ５）に第２発光クロック信号（ＣＬＫ２）がローレベルになると、トランジスタ（Ｐ１８）がターンオンされる。そうすると、ターンオンされたトランジスタ（Ｐ１８）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ１９）のゲート端子に伝達されて、トランジスタ（Ｐ１９）がターンオンされる。そうすると、シフト信号（ＳＲ２）が第１電源電圧（ＶＤＤ）レベルで出力されて、トランジスタ（Ｐ２１）がターンオフされる。そして、ターンオンされたトランジスタ（Ｐ１８）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ２２）のゲート端子に伝達されて、トランジスタ（Ｐ２２）がターンオンされる。第２発光クロック信号（ＣＬＫ２）によってトランジスタ（Ｐ２２）はターンオンされた状態に維持されて、発光信号（ＥＭ２）は第２電源電圧（ＶＳＳ）レベルに維持される。このような方法で、時点（Ａ４）から複数の発光信号（ＥＭ１〜ＥＭｎ）が第２電源電圧（ＶＳＳ）レベルに順次に生成される。
【００７７】
その後の第１及び第２部分駆動部５２０_１、５２０_２の動作について説明する。まず、時点（Ａ６）に第１発光クロック信号（ＣＬＫ１）がローレベルになると、トランジスタ（Ｐ２３）がターンオンされる。その後、シフト信号（ＳＲｎ）によってトランジスタ（Ｐ２６）がターンオンされる。この時、トランジスタ（Ｐ２６）はキャパシタ（Ｃ５）に充電された電圧によって所定の時間の間ターンオンされた状態を維持する。
【００７８】
時点（Ａ７）に第２発光クロック信号（ＣＬＫ２）がローレベルになると、トランジスタ（Ｐ３３）がターンオンされる。この時、反転領域選択信号（ＰＴＢ）はローレベルであるため、トランジスタ（Ｐ３４）が反転領域選択信号（ＰＴＢ）によってターンオンされる。それによって、シフト信号（ＳＲｎ＋１）が第２電源電圧（ＶＳＳ）レベルで出力されて、トランジスタ（Ｐ３５）がターンオンされる。そうすると、発光信号（ＥＭｎ＋１）が第１電源電圧（ＶＤＤ）レベルで出力される。
【００７９】
時点（Ａ８）に第１発光クロック信号（ＣＬＫ１）がローレベルになると、トランジスタ（Ｐ３０）がターンオンされる。ターンオンされたトランジスタ（Ｐ３０）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ３２）のゲート端子に伝達されて、トランジスタ（Ｐ３２）がターンオンされる。そうすると、シフト信号（ＳＲｎ＋１）が第１電源電圧（ＶＤＤ）レベルで出力されて、トランジスタ（Ｐ３５）がターンオフされる。そして、ターンオンされたトランジスタ（Ｐ３０）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ３６）のゲート端子に伝達されて、トランジスタ（Ｐ３６）がターンオンされて、発光信号（ＥＭｎ＋１）が第２電源電圧（ＶＳＳ）レベルで出力される。
【００８０】
一方、時点（Ａ７）に第２発光クロック信号（ＣＬＫ２）がローレベルになると、トランジスタ（Ｐ３７）がターンオンされる。そして、シフト信号（ＳＲｎ＋１）によってトランジスタ（Ｐ４０）がターンオンされる。この時、トランジスタ（Ｐ４０）はキャパシタ（Ｃ７）に充電された電圧によって所定の時間の間ターンオンされた状態を維持する。時点（Ａ８）に第１発光クロック信号（ＣＬＫ１）がローレベルになると、トランジスタ（Ｐ４７）がターンオンされる。この時、反転領域選択信号（ＰＴＢ）はローレベルであるため、トランジスタ（Ｐ４８）が反転領域選択信号（ＰＴＢ）によってターンオンされる。それによって、シフト信号（ＳＲｎ＋２）が第２電源電圧（ＶＳＳ）レベルで出力されて、トランジスタ（Ｐ４９）がターンオンされる。そうすると、発光信号（ＥＭｎ＋２）が第１電源電圧（ＶＤＤ）レベルで出力される。
【００８１】
その後、時点（Ａ９）に第２発光クロック信号（ＣＬＫ２）がローレベルになると、トランジスタ（Ｐ４４）がターンオンされる。そうすると、トランジスタ（Ｐ４６）がターンオンされて、シフト信号（ＳＲｎ＋２）が第１電源電圧（ＶＤＤ）レベルで出力されて、トランジスタ（Ｐ４９）がターンオフされる。そして、ターンオンされたトランジスタ（Ｐ４４）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ５０）のゲート端子に伝達されて、トランジスタ（Ｐ５０）がターンオンされて、発光信号（ＥＭｎ＋２）が第２電源電圧（ＶＳＳ）レベルで出力される。このような方法で、複数の発光信号（ＥＭｎ＋１〜ＥＭｍ）が第２電源電圧（ＶＳＳ）レベルに順次に生成される。つまり、複数の部分駆動部５２０_ｎ＋１〜５２０_ｍは、ノーマル動作モード時に複数のノーマル駆動部５１０_１〜５１０_ｎ、５１０ｍ＋１〜５１０ｎ＋ｋと同様に複数の発光信号（ＥＭｎ＋１〜ＥＭｍ）を生成する。
【００８２】
図８は図１に示された発光駆動部５００の動作を説明するための波形図であって、部分駆動モード時の動作を示したものである。
図８を参照して、まず、第１ノーマル駆動部５１０_１の動作について説明する。時点（Ａ１１）に垂直同期信号（Ｖｓｙｎｃ）がローレベルパルスに生成される。この時、部分駆動モード時に同期信号（ＦＬＭ）、第１及び第２発光クロック信号（ＣＬＫ１、ＣＬＫ２）はハイレベルに生成され、部分駆動選択信号（ＥＳＲ）はローレベルに生成される。そうすると、部分駆動選択信号（ＥＳＲ）によってトランジスタ（Ｐ５）がターンオンされて、トランジスタ（Ｐ６）がターンオンされる。そうすると、ターンオンされたトランジスタ（Ｐ５）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ９）のゲート端子に伝達されて、トランジスタ（Ｐ９）がターンオンされる。そして、ターンオンされたトランジスタ（Ｐ６）を通じて第１電源電圧（ＶＤＤ）がトランジスタ（Ｐ８）のゲート端子に伝達されて、トランジスタ（Ｐ８）がターンオフされる。そうすると、シフト信号（ＳＲ１）が第２電源電圧（ＶＳＳ）レベルで出力される。そして、ターンオンされたトランジスタ（Ｐ９）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ１０）のゲート端子に伝達されて、トランジスタ（Ｐ１０）がターンオンされて、発光信号（ＥＭ１）が第１電源電圧（ＶＤＤＤ）レベルで出力される。
【００８３】
これと同様に、第２ノーマル駆動部５１０_２も、部分駆動選択信号（ＥＳＲ）によってトランジスタ（Ｐ１６）がターンオンされる。そうすると、ターンオンされたトランジスタ（Ｐ１６）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ２０）のゲート端子に伝達されて、トランジスタ（Ｐ２０）がターンオンされて、シフト信号（ＳＲ２）が第２電源電圧（ＶＳＳ）レベルで出力される。そして、ターンオンされたトランジスタ（Ｐ２０）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ２１）のゲート端子に伝達されて、トランジスタ（Ｐ２１）がターンオンされて、発光信号（ＥＭ２）が第１電源電圧（ＶＤＤ）レベルで出力される。つまり、第１及び第２ノーマル駆動部は、部分駆動モード時に第１電源電圧（ＶＤＤ）レベルの発光信号を出力する。
【００８４】
一方、第１部分駆動部５２０_１の動作について説明する。時点（Ａ１１）に部分駆動選択信号（ＥＳＲ）によってトランジスタ（Ｐ２７）がターンオンされる。そうすると、ターンオンされたトランジスタ（Ｐ２７）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ３３）のゲート端子に伝達されて、トランジスタ（Ｐ３３）がターンオンされる。この時、反転領域選択信号（ＰＴＢ）はローレベルであるため、トランジスタ（Ｐ３４）もターンオンされて、シフト信号（ＳＲｎ＋１）が第２電源電圧（ＶＳＳ）レベルで出力される。そして、ターンオンされたトランジスタ（Ｐ３３、Ｐ３４）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ３５）のゲート端子に伝達されて、トランジスタ（Ｐ３５）がターンオンされて、発光信号（ＥＭｎ＋１）が第１電源電圧（ＶＤＤ）レベルで出力される。その後、時点（Ａ１２）に領域選択信号（ＰＴＡ）がローレベルになると、トランジスタ（Ｐ３１）がターンオンされる。そうすると、ターンオンされたトランジスタ（Ｐ３１）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ３２）のゲート端子に伝達されて、トランジスタ（Ｐ３２）がターンオンされて、シフト信号（ＳＲｎ＋１）が第１電源電圧（ＶＤＤ）レベルで出力される。そして、ターンオンされたトランジスタ（Ｐ３０）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ３６）のゲート端子に伝達されて、トランジスタ（Ｐ３６）がターンオンされて、発光信号（ＥＭｎ＋１）が第２電源電圧（ＶＳＳ）レベルで出力される。
【００８５】
同様に、第２部分駆動部５２０_２も、時点（Ａ１２）に領域選択信号（ＰＴＡ）がローレベルになると、トランジスタ（Ｐ４５）がターンオンされる。そうすると、ターンオンされたトランジスタ（Ｐ４５）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ４６）のゲート端子に伝達されて、トランジスタ（Ｐ４６）がターンオンされて、シフト信号（ＳＲｎ＋２）が第１電源電圧（ＶＤＤ）レベルで出力される。そして、ターンオンされたトランジスタ（Ｐ４５）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ５０）のゲート端子に伝達されて、トランジスタ（Ｐ５０）がターンオンされて、発光信号（ＥＭｎ＋２）が第２電源電圧（ＶＳＳ）レベルで出力される。つまり、第１及び第２部分駆動部５２０_１、５２０_２は、部分駆動モード時に領域選択信号（ＰＴＡ）がローレベル区間である間は第２電源電圧（ＶＳＳ）レベルの発光信号を出力する。したがって、本発明の第１実施形態による発光駆動部５００は、部分駆動モード時に表示領域（ＤＡ）に対応する画素（ＰＸ）だけを発光させる部分駆動部５２０_１〜５２０_ｍを含むので、消費電力を減少させることができる。
【００８６】
図９は本発明の第２実施形態による表示装置を示した図面である。
図９を参照すれば、本発明の表示装置は、表示部１００´、走査駆動部２００´、データ駆動部３００´、制御部４００´、及び発光駆動部５００´を含む。
【００８７】
表示部１００´は、等価回路で見る時、複数の信号線（ｓｉｇｎａｌ ｌｉｎｅ；Ｓ１〜Ｓｎ、Ｄ１〜Ｄｓ、Ｅ１〜Ｅｎ）、及びこれに連結されていて、ほぼ行列形態に配列された複数の画素（ｐｉｘｅｌ；ＰＸ）を含む。本発明の第２実施形態による画素（ＰＸ）の構成は図２と同一であるので、これに対する説明は省略する。信号線（Ｓ１〜Ｓｎ、Ｄ１〜Ｄｓ、Ｅ１〜Ｅｎ）は、走査信号を伝達する複数の走査線Ｓ１〜Ｓｎ、データ電圧を伝達する複数のデータ線Ｄ１〜Ｄｓ、及び発光信号を伝達する複数の発光信号線Ｅ１〜Ｅｎを含む。走査線Ｓ１〜Ｓｎ及び発光信号線Ｅ１〜Ｅｎは、ほぼ行方向にのびていて、互いにほぼ平行であり、データ線Ｄ１〜Ｄｓは、ほぼ列方向にのびていて、互いにほぼ平行である。
【００８８】
走査駆動部２００´は、表示部１００´の走査線Ｓ１〜Ｓｎに連結されていて、走査制御信号（ＣＯＮＴ１）によって走査線Ｓ１〜Ｓｎに順次に走査信号を印加する。
データ駆動部３００´は、表示部１００´のデータ線Ｄ１〜Ｄｓに連結されていて、データ制御信号（ＣＯＮＴ２）によって制御部４００´から入力されるデータ信号（ＤＲ、ＤＧ、ＤＢ）をデータ電圧に変換して、データ線Ｄ１〜Ｄｓに印加する。データ駆動部３００´は、非表示領域（ＮＤＡ）にデータ電圧が伝達される期間の間に複数の非発光データ電圧を複数のデータ線に伝達する。データ駆動部３００´は、領域選択信号（ＰＴＡ）によって表示領域（ＤＡ）及び非表示領域（ＮＤＡ）に複数のデータ電圧が伝達される期間を区分することができる。
【００８９】
例えば、データ駆動部３００´は、ローレベルの領域選択信号（ＰＴＡ）が入力される期間の間に複数のデータ線Ｄ１〜Ｄｓに複数のデータ電圧を伝達し、ハイレベルの領域選択信号（ＰＴＡ）が入力される期間の間に複数のデータ線Ｄ１〜Ｄｓに複数の非発光データ電圧を伝達する。以下では、表示領域（ＤＡ）に伝達される複数のデータ電圧を有効データ（ＶＤ）とし、非表示領域（ＮＤＡ）に伝達される複数のデータ電圧を無効データ（ＮＶＤ）とする。本発明の画素（ＰＸ）構造は電圧記入型画素構造であって、データ駆動部３００´が映像データ（ＤＲ、ＤＧ、ＤＢ）に対応する複数のデータ電圧を生成して、複数のデータ線Ｄ１〜Ｄｓに伝達する。しかし、本発明はこれに限定されず、有機発光表示装置が電流記入型画素構造を含む場合、データ駆動部３００´が映像データ（ＤＲ、ＤＧ、ＤＢ）に対応する複数のデータ電流を生成して、複数のデータ線Ｄ１〜Ｄｓに伝達することもできる。
【００９０】
制御部４００´は、外部から入力信号（Ｒ、Ｇ、Ｂ）、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）、及びメインクロック信号（ＭＣＬＫ）を受信して、映像データ（ＤＲ、ＤＧ、ＤＢ）、走査制御信号（ＣＯＮＴ１）、データ制御信号（ＣＯＮＴ２）、及び発光制御信号（ＣＯＮＴ３）を生成する。
【００９１】
走査制御信号（ＣＯＮＴ１）は、同期信号（ＦＬＭ）、第１発光クロック信号（ＣＬＫ１、第２発光クロック信号（ＣＬＫ２）、第１初期化信号（ＩＮＴ１）、及び第２初期化信号（ＩＮＴ２）を含む。
【００９２】
同期信号（ＦＬＭ）は、垂直同期信号（Ｖｓｙｎｃ）に同期して発生する信号であって、フレームの開始時点を指示する。ここで、垂直同期信号（Ｖｓｙｎｃ）は、１フレームの映像が表示される期間を一周期として含む信号であって、フレームの開始を指示するローレベルパルスを一周期単位で含む。同期信号（ＦＬＭ）は、垂直同期信号（Ｖｓｙｎｃ）のローレベルパルスが発生した時点以降に最初に発生する第１発光クロック信号（ＣＬＫ１）のローレベルパルスに同期するローレベルパルスを含む。第１発光クロック信号（ＣＬＫ１）は、所定の周期によって発生する複数のローレベルパルスを含む。第２発光クロック信号（ＣＬＫ２）は、第１発光クロック信号（ＣＬＫ１）が半周期だけシフトされたクロック信号である。第１及び第２発光クロック信号（ＣＬＫ１、ＣＬＫ２）は、互いに同一な周波数を有する。第１初期化信号（ＩＮＴ１）は、第２発光クロック信号（ＣＬＫ２）に対して所定の位相遅延を有して生成され、第２発光クロック信号（ＣＬＫ２）と同一な周波数を有する。第２初期化信号（ＩＮＴ２）は、第１発光クロック信号（ＣＬＫ１）に対して所定の位相遅延を有して生成され、第１発光クロック信号（ＣＬＫ１）と同一な周波数を有する。
【００９３】
データ制御信号（ＣＯＮＴ２）は、１つの行の画素（ＰＸ）に対する映像データ信号（ＤＲ、ＤＧ、ＤＢ）のデータ駆動部３００への伝送開始を知らせる水平同期開始信号（ＳＴＨ）、及びデータ線Ｄ１〜Ｄｓにデータ電圧の印加を指示するロード信号（ＬＯＡＤ）を含む。また、本発明の第２実施形態によるデータ制御信号（ＣＯＮＴ２）は、領域選択信号（ＰＴＡ）によって有効データ（ｖａｌｉｄ ｄａｔａ）を出力するための部分データ駆動信号（ＰＤ）を含む。
【００９４】
発光制御信号（ＣＯＮＴ３）は、領域選択信号（ＰＴＡ）及び反転領域選択信号（ＰＴＢ）を含む。領域選択信号（ＰＴＡ）は、表示領域（ＤＡ）に対する情報を含み、複数の発光信号線Ｅ１〜Ｅｎのうちの表示領域（ＤＡ）に対応する発光信号線に発光信号が印加される時に生成される信号である。反転領域選択信号（ＰＴＢ）は、領域選択信号（ＰＴＡ）が反転した信号である。本発明の第２実施形態では、複数の発光信号線Ｅ１〜Ｅｎのうちの発光信号線Ｅ５〜Ｅ８に対応する領域を表示領域（ＤＡ）として例に挙げて説明する。
【００９５】
発光駆動部５００´は、表示部１００´の複数の発光信号線Ｅ１〜Ｅｎに連結されていて、発光制御信号（ＣＯＮＴ３）及び複数の走査信号（ＳＳ１〜ＳＳｎ）によって複数の発光信号（ＥＭ１〜ＥＭｎ）を複数の発光信号線Ｅ１〜Ｅｎに順次に印加する。本発明の第２実施形態による発光駆動部５００´は、複数の発光信号線Ｅ１〜Ｅｎのうちの表示領域（ＤＡ）に対応する発光信号線に発光オン電圧（Ｖｏｎ_ｅ）レベルの発光信号が印加されるように制御し、非表示領域（ＮＤＡ）に対応する発光信号線に発光オフ電圧（Ｖｏｆｆ_ｅ）レベルの発光信号が印加されるように制御する。
【００９６】
図１０は図９に示された走査駆動部２００´を示したブロック図である。
図１０を参照すれば、走査駆動部２００´は、複数の走査信号（ＳＳ１〜ＳＳｎ）のうちの偶数番目の走査信号を生成する複数の第１走査信号生成部２１０_１〜２１０_ｍ及び複数の走査信号（ＳＳ１〜ＳＳｎ）のうちの奇数番目の走査信号を生成する複数の第２走査信号生成部２２０_１〜２２０_ｋ（ここで、ｍ＋ｋ＝ｎ＋１）を含む。複数の走査信号（ＳＳ１〜ＳＳｎ＋１）のうちの最後の走査信号（ＳＳｎ＋１）を生成する走査信号生成部（図１０では２２０_ｍで示す）はダミー走査信号生成部であって、実際に画素（ＰＸ）には連結されずに発光信号（ＥＭｎ）を生成する役割を果たす。
【００９７】
複数の第１走査信号生成部２１０_１〜２１０_ｍの各々は、第１初期化信号（ＩＮＴ１）、第１及び第２発光クロック信号（ＣＬＫ１、ＣＬＫ２）を受信する。また、複数の第１走査信号生成部２１０_１〜２１０_ｍの各々は、複数の第２走査信号生成部２２０_１〜２２０_ｋのうちの自身より先に隣接した第２走査信号生成部から出力された走査信号を受信する。複数の第１走査信号生成部２１０_１〜２１０_ｍの各々は、第１発光クロック信号（ＣＬＫ１）に同期して、対応する走査信号及び第１初期化信号（ＩＮＴ１）によって第２発光クロック信号（ＣＬＫ２）及び第１電源電圧（ＶＤＤ）のうちの一つを自身の走査信号として出力する。ここで、複数の第１走査信号生成部２１０_１〜２１０_ｍのうちの一番目の走査信号生成部２１０_１は、走査信号の代わりに同期信号（ＦＬＭ）を受信する。したがって、走査信号生成部２１０_１は、第１発光クロック信号（ＣＬＫ１）に同期して、同期信号（ＦＬＭ）及び第１初期化信号（ＩＮＴ１）によって第２発光クロック信号（ＣＬＫ２）及び第１電源電圧（ＶＤＤ）のうちの一つを走査信号（ＳＳ１）として出力する。
【００９８】
複数の第２走査信号生成部２２０_１〜２２０_ｋの各々は、第２初期化信号（ＩＮＴ２）、第１及び第２発光クロック信号（ＣＬＫ１、ＣＬＫ２）を受信する。そして、複数の第２走査信号生成部２２０_１〜２２０_ｋの各々は、複数の第１走査信号生成部２１０_１〜２１０_ｍのうちの自身より先に隣接した第１走査信号生成部から出力された走査信号を受信する。複数の第２走査信号生成部２２０_１〜２２０_ｍの各々は、第２発光クロック信号（ＣＬＫ２）に同期して、対応する走査信号及び第２初期化信号（ＩＮＴ２）によって第１発光クロック信号（ＣＬＫ１）及び第１電源電圧（ＶＤＤ）のうちの一つを自身の走査信号として出力する。
【００９９】
図１１は図９に示された走査駆動部２００´を示した詳細回路図である。図１１は説明の便宜のために走査信号生成部２１０_１、２２０_１だけを示したが、他の走査信号生成部の回路構成もこれと同一である。
図１１を参照すれば、走査信号生成部２１０_１は、複数のトランジスタ（Ｐ５１〜Ｐ５６）及び複数のキャパシタ（Ｃ９、Ｃ１０）を含む。トランジスタ（Ｐ５１）は、第１発光クロック信号（ＣＬＫ１）が入力されるゲート端子及び同期信号（ＦＬＭ）が入力されるドレイン端子を含む。トランジスタ（Ｐ５２）は、トランジスタ（Ｐ５１）のドレイン端子に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ５３）は、トランジスタ（Ｐ５２）のドレイン端子に連結されたゲート端子、第１電源電圧（ＶＤＤ）が入力されるソース端子、及びトランジスタ（Ｐ５１）のソース端子に連結されたドレイン端子を含む。
【０１００】
トランジスタ（Ｐ５４）は、第１初期化信号（ＩＮＴ１）が入力されるゲート端子、キャパシタ（Ｃ９）の他端に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ５５）は、キャパシタ（Ｃ９）の他端に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ５６）は、トランジスタ（Ｐ５３）のドレイン端子に連結されたゲート端子、トランジスタ（Ｐ５５）のドレイン端子に連結されたソース端子、及び第２発光クロック信号（ＣＬＫ２）が入力されるドレイン端子を含む。トランジスタ（Ｐ５５）のドレイン端子及びトランジスタ（Ｐ５６）のソース端子の接続点が走査信号（ＳＳ１）の出力端子となる。キャパシタ（Ｃ９）は、第１電源電圧（ＶＤＤ）が入力される一端及びトランジスタ（Ｐ５３）のゲート端子に連結された他端を含む。トランジスタ（Ｃ１０）は、トランジスタ（Ｐ５６）のゲート端子に連結された一端及びトランジスタ（Ｐ５６）のソース端子に連結された他端を含む。
【０１０１】
走査信号生成部２１０_２は、複数のトランジスタ（Ｐ５７〜Ｐ６２）及び複数のキャパシタ（Ｃ１１、Ｃ１２）を含む。トランジスタ（Ｐ５７）は、第２発光クロック信号（ＣＬＫ２）が入力されるゲート端子及び走査信号（ＳＳ１）が入力されるドレイン端子を含む。トランジスタ（Ｐ５８）は、トランジスタ（Ｐ５７）のドレイン端子に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ５９）は、トランジスタ（Ｐ５８）のドレイン端子に連結されたゲート端子、第１電源電圧（ＶＤＤ）が入力されるソース端子、及びトランジスタ（Ｐ５７）のソース端子に連結されたドレイン端子を含む。
【０１０２】
トランジスタ（Ｐ６０）は、第２初期化信号（ＩＮＴ２）が入力されるゲート端子、キャパシタ（Ｃ１１）の他端に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ６１）は、キャパシタ（Ｃ１１）の他端に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ６２）は、トランジスタ（Ｐ５９）のドレイン端子に連結されたゲート端子、トランジスタ（Ｐ６１）のドレイン端子に連結されたソース端子、及び第１発光クロック信号（ＣＬＫ１）が入力されるドレイン端子を含む。トランジスタ（Ｐ６１）のドレイン端子及びトランジスタ（Ｐ６２）のソース端子の接続点が走査信号（ＳＳ２）の出力端子となる。キャパシタ（Ｃ１１）は、第１電源電圧（ＶＤＤ）が入力される一端及びトランジスタ（Ｐ５９）のゲート端子に連結された他端を含む。トランジスタ（Ｃ１２）は、トランジスタ（Ｐ６２）のゲート端子に連結された一端及びトランジスタ（Ｐ６２）のソース端子に連結された他端を含む。
【０１０３】
図１２は図９に示された発光駆動部５００´を示したブロック図である。
図１２を参照すれば、本発明の第２実施形態による発光駆動部５００´は、複数の発光信号生成部５１０´_１〜５１０´_ｎを含む。複数の発光信号生成部５１０´_１〜５１０´_ｎの各々は、領域選択信号（ＰＴＡ）、反転領域選択信号（ＰＴＢ）、複数の走査信号（ＳＳ１〜ＳＳｎ）のうちの自身と対応するｎ番目の走査信号及びｎ＋１番目の走査信号を受信する。複数の発光信号生成部５１０´_１〜５１０´_ｎの各々は、対応するｎ番目の走査信号によって第１電源電圧（ＶＤＤ）を発光信号として出力し、領域選択信号（ＰＴＡ）及びｎ＋１番目の走査信号によって第２電源電圧（ＶＳＳ）を発光信号として出力する。
【０１０４】
図１３は図９に示された発光駆動部５００´を示した詳細回路図である。図１３は説明の便宜のために発光信号生成部５１０´_１、５１０´_２だけを示したが、他の発光信号生成部の回路構成もこれと同一である。
図１３を参照すれば、発光信号生成部５１０´_１は、複数のトランジスタ（Ｐ６３〜Ｐ７１）及び複数のキャパシタ（Ｃ１３、Ｃ１４）を含む。トランジスタ（Ｐ６３）は、走査信号（ＳＳ１）が入力されるゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ６４）は、走査信号（ＳＳ２）が入力されるゲート端子及びトランジスタ（Ｐ６３）のドレイン端子に連結されたソース端子を含む。トランジスタ（Ｐ６５）は、領域選択信号（ＰＴＡ）が入力されるゲート端子、トランジスタ（Ｐ６４）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ６６）は、反転領域選択信号（ＰＴＢ）が入力されるゲート端子、第１電源電圧（ＶＤＤ）が入力されるソース端子、及びトランジスタ（Ｐ６３）のドレイン端子に連結されたドレイン端子を含む。
【０１０５】
トランジスタ（Ｐ６７）は、トランジスタ（Ｐ６６）のドレイン端子に連結されたゲート端子、第１電源電圧（ＶＤＤ）が入力されるソース端子、及びキャパシタ（Ｃ１３）の他端に連結されたドレイン端子を含む。トランジスタ（Ｐ６８）は、走査信号（ＳＳ１）が入力されるゲート端子、トランジスタ（Ｐ６７）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ６９）は、反転領域選択信号（ＰＴＢ）が入力されるゲート端子、キャパシタ（Ｃ１３）の他端に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。
【０１０６】
トランジスタ（Ｐ７０）は、キャパシタ（Ｃ１３）の他端に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ７１）は、トランジスタ（Ｐ６７）のゲート端子に連結されたゲート端子、トランジスタ（Ｐ７０）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ７０）のドレイン端子及びトランジスタ（Ｐ７１）のソース端子の接続点が発光信号（ＥＭ１）の出力端子となる。キャパシタ（Ｃ１３）は、第１電源電圧（ＶＤＤ）が入力される一端及びトランジスタ（Ｐ７０）のゲート端子に連結された他端を含む。キャパシタ（Ｃ１４）は、トランジスタ（Ｐ７１）のゲート端子に連結された一端及びトランジスタ（Ｐ７１）のソース端子に連結された他端を含む。
【０１０７】
発光信号生成部５１０´_２は、複数のトランジスタ（Ｐ７２〜Ｐ８０）及び複数のキャパシタ（Ｃ１５、Ｃ１６）を含む。トランジスタ（Ｐ７２）は、走査信号（ＳＳ２）が入力されるゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ７３）は、走査信号（ＳＳ３）が入力されるゲート端子及びトランジスタ（Ｐ７２）のドレイン端子に連結されたソース端子を含む。トランジスタ（Ｐ７４）は、領域選択信号（ＰＴＡ）が入力されるゲート端子、トランジスタ（Ｐ７３）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ７５）は、反転領域選択信号（ＰＴＢ）が入力されるゲート端子、第１電源電圧（ＶＤＤ）が入力されるソース端子、及びトランジスタ（Ｐ７２）のドレイン端子に連結されたドレイン端子を含む。
【０１０８】
トランジスタ（Ｐ７６）は、トランジスタ（Ｐ７５）のドレイン端子に連結されたゲート端子、第１電源電圧（ＶＤＤ）が入力されるソース端子、及びキャパシタ（Ｃ１５）の他端に連結されたドレイン端子を含む。トランジスタ（Ｐ７７）は、走査信号（ＳＳ２）が入力されるゲート端子、トランジスタ（Ｐ７６）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ７８）は、反転領域選択信号（ＰＴＢ）が入力されるゲート端子、キャパシタ（Ｃ１５）の他端に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。
【０１０９】
トランジスタ（Ｐ７９）は、キャパシタ（Ｃ１５）の他端に連結されたゲート端子及び第１電源電圧（ＶＤＤ）が入力されるソース端子を含む。トランジスタ（Ｐ８０）は、トランジスタ（Ｐ７６）のゲート端子に連結されたゲート端子、トランジスタ（Ｐ７９）のドレイン端子に連結されたソース端子、及び第２電源電圧（ＶＳＳ）が入力されるドレイン端子を含む。トランジスタ（Ｐ７９）のドレイン端子及びトランジスタ（Ｐ８０）のソース端子の接続点が発光信号（ＥＭ２）の出力端子となる。キャパシタ（Ｃ１５）は、第１電源電圧（ＶＤＤ）が入力される一端及びトランジスタ（Ｐ７９）のゲート端子に連結された他端を含む。キャパシタ（Ｃ１６）は、トランジスタ（Ｐ８０）のゲート端子に連結された一端及びトランジスタ（Ｐ８０）のソース端子に連結された他端を含む。
【０１１０】
図１４は本発明の第２実施形態による表示装置の駆動方法を説明するためのタイミング図面である。図１４で、区間（Ｔ１１）は各々第１初期化信号（ＩＮＴ１）の一周期を示し、区間（Ｔ１２）は各々第２初期化信号（ＩＮＴ２）の一周期を示す。図１４を参照すれば、まず、時点（Ａ２１）に第１初期化信号（ＩＮＴ１）がローレベルに生成されると、トランジスタ（Ｐ５４）がターンオンされる。そうすると、ターンオンされたトランジスタ（Ｐ５４）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ５５）のゲート端子に伝達されて、トランジスタ（Ｐ５５）がターンオンされて、走査信号（ＳＳ１）が第１電源電圧（ＶＤＤ）レベルに生成される。
【０１１１】
その後、時点（Ａ２２）に同期信号（ＦＬＭ）がローレベルパルスに生成されると、第１発光クロック信号（ＣＬＫ１）がローレベルに生成される。そうすると、トランジスタ（Ｐ５１）がターンオンされて、同期信号（ＦＬＭ）によってトランジスタ（Ｐ５６）がターンオンされる。それによって、第２発光クロック信号（ＣＬＫ２）が走査信号（ＳＳ１）に生成される。走査信号（ＳＳ１）は第１初期化信号（ＩＮＴ１）の一周期、つまり区間（Ｔ１１）の間第２発光クロック信号（ＣＬＫ２）に生成される。
【０１１２】
時点（Ａ２３）に第２初期化信号（ＩＮＴ２）がローレベルに生成されると、トランジスタ（Ｐ６０）がターンオンされる。そうすると、ターンオンされたトランジスタ（Ｐ６０）を通じて第２電源電圧（ＶＳＳ）がトランジスタ（Ｐ６１）のゲート端子に伝達されて、走査信号（ＳＳ２）が第１電源電圧（ＶＤＤ）レベルに生成される。
【０１１３】
その後、時点（Ａ２４）に第２発光クロック信号（ＣＬＫ２）によってトランジスタ（Ｐ５７）がターンオンされて、走査信号（ＳＳ１）によってトランジスタ（Ｐ６２）がターンオンされる。それによって、第１発光クロック信号（ＣＬＫ１）が走査信号（ＳＳ２）に生成される。走査信号（ＳＳ２）は第２初期化信号（ＩＮＴ２）の一周期、つまり区間（Ｔ１２）の間第１発光クロック信号（ＣＬＫ１）に生成される。このように、走査信号（ＳＳ１〜ＳＳｎ）は順次に出力される。
【０１１４】
一方、時点（Ａ２４）に走査信号（ＳＳ１）がローレベルに生成されると、トランジスタ（Ｐ６３）及びトランジスタ（Ｐ７０）がターンオンされる。そうすると、発光信号（ＥＭ１）が第１電源電圧（ＶＤＤ）レベルに生成される。その後、時点（Ａ２５）に走査信号（ＳＳ１）がハイレベルになって、走査信号（ＳＳ２）がローレベルに生成される。そうすると、トランジスタ（Ｐ６３）及びトランジスタ（Ｐ７０）がターンオフされて、トランジスタ（Ｐ６４）がターンオンされる。この時、領域選択信号（ＰＴＡ）はハイレベルであるため、発光信号（ＥＭ１）は第１電源電圧（ＶＤＤ）レベルを維持する。このように、領域選択信号（ＰＴＡ）がハイレベル区間に対応する発光信号が第１電源電圧（ＶＤＤ）レベルで出力される。
【０１１５】
この状態で、時点（Ａ２７）に領域選択信号（ＰＴＡ）がハイレベルからローレベルになると、トランジスタ（Ｐ６５）がターンオンされる。そして、時点（Ａ２７）に走査信号（ＳＳ６）がローレベルに生成されると、トランジスタ（Ｐ６４）がターンオンされる。この時、走査信号（ＳＳ５）はハイレベルであるため、トランジスタ（Ｐ６３）及びトランジスタ（Ｐ６８）はターンオフされた状態である。そうすると、トランジスタ（Ｐ６７）がターンオンされて、トランジスタ（Ｐ７０）のゲート端子に第１電源電圧（ＶＤＤ）が伝達されて、トランジスタ（Ｐ７０）がターンオフされる。そして、トランジスタ（Ｐ７１）のゲート端子に第２電源電圧（ＶＳＳ）が伝達されて、トランジスタ（Ｐ７１）がターンオンされる。したがって、発光信号（ＥＭ５）が第２電源電圧（ＶＳＳ）レベルで出力される。
【０１１６】
これと同様に、時点（Ａ２８）に走査信号（ＳＳ７）がローレベルに生成されると、トランジスタ（Ｐ７３）がターンオンされる。そうすると、トランジスタ（Ｐ８０）のゲート端子に第２電源電圧（ＶＳＳ）が伝達されて、トランジスタ（Ｐ８０）がターンオンされる。したがって、発光信号（ＥＭ６）が第２電源電圧（ＶＳＳ）レベルで出力される。このように、領域選択信号（ＰＴＡ）がローレベル区間に対応する発光信号（ＥＭ５〜ＥＭ８）が第２電源電圧（ＶＳＳ）レベルで出力される。したがって、発光信号線Ｅ５〜Ｅ８に連結された複数の画素（ＰＸ）だけが発光して、消費電力を減少させることができる。
【０１１７】
図１４で、表示領域が５行から８行までの領域を含むものと仮定して示している。つまり、表示領域は走査線Ｓ５〜Ｓ８及び発光信号線Ｅ５〜Ｅ８に対応する領域と仮定した。
図１４に示されているように、発光信号（ＥＭ５）に対応する発光領域から発光信号（ＥＭ８）に対応する発光領域まで移動するほど当該領域の発光期間が減少する。本発明の第２実施形態ではこれを補償するためにデータ信号を調節する。
【０１１８】
具体的に、図２に示されているように、駆動トランジスタ（Ｍ１）がＰチャンネルタイプである場合、発光期間が減少するほど当該領域に伝達されるデータ信号を低くして、減少する発光期間による輝度減少を補償する。
以上で、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属する。
【符号の説明】
【０１１９】
１００  表示部
２００  走査駆動部
３００  データ駆動部
４００  制御部
５００  発光駆動部
Ｓ１〜Ｓｎ＋ｋ  走査線
Ｅ１〜Ｅｎ＋ｋ  発光信号線
Ｄ１〜Ｄｓ  データ線
Ｍ１  駆動トランジスタ
Ｃｓｔ  キャパシタ
Ｍ２  スイッチングトランジスタ
Ｍ３  発光制御トランジスタ
ＯＬＥＤ  有機発光ダイオード
Ｒ、Ｇ、Ｂ  入力信号
Ｈｓｙｎｃ  水平同期信号
Ｖｓｙｎｃ  垂直同期信号
ＭＣＬＫ  メインクロック信号
ＤＲ、ＤＧ、ＤＢ  映像データ
ＣＯＮＴ１  走査制御信号
ＣＯＮＴ２  データ制御信号
ＣＯＮＴ３  発光制御信号
ＥＳＲ  部分駆動選択信号
ＰＴＢ  反転領域選択信号
ＰＴＡ  領域選択信号
５１０_１〜５１０_ｎ，５１０ｍ＋１〜５１０ｎ＋ｋ  ノーマル駆動部
５２０_１〜５２０_ｍ  部分駆動部
【図１】
0005404663.tif 000002
【図２】
0005404663.tif 000003
【図３】
0005404663.tif 000004
【図４】
0005404663.tif 000005
【図５】
0005404663.tif 000006
【図６】
0005404663.tif 000007
【図７】
0005404663.tif 000008
【図８】
0005404663.tif 000009
【図９】
0005404663.tif 000010
【図１０】
0005404663.tif 000011
【図１１】
0005404663.tif 000012
【図１２】
0005404663.tif 000013
【図１３】
0005404663.tif 000014
【図１４】
0005404663.tif 000015