(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に少なくとも第１の層と第２の層とを含んで形成される回路部と、
前記半導体基板上に前記回路部の前記第１の層と同工程において層として形成される低反射パターンと、
前記低反射パターン上に形成され、前記回路部の前記第２の層と同工程において層として形成される高反射パターンとを有し、
前記低反射パターン及び前記高反射パターンにより、前記半導体基板上にアライメントマークが形成されている半導体装置。
【請求項２】
前記第１の層は、磁気抵抗膜であり、
前記第２の層は、磁気抵抗膜と電気的に接続される電極である請求項１に記載の半導体装置。
【請求項３】
半導体基板上に回路部用のパターンと低反射パターンとを含む第１の層を形成する工程と、
前記第１の層上に前記回路部用のパターンと高反射パターンとを含む第２の層を形成する工程と、
前記低反射パターン及び前記高反射パターンにより、前記半導体基板上にアライメントマークを形成する工程とを有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の技術として、アライメントマークを有する半導体装置がある（例えば、特許文献１参照）。
【０００３】
この半導体装置は、半導体基板上に形成される任意の回路と、回路上にその保護膜として形成されるＳｉＯ２等の酸化膜と、酸化膜上に形成されるアルミニウム層による高反射率パターンとを有し、高反射率パターンと下地の酸化膜層を露出させた低反射率パターンとでＸ方向、Ｙ方向に略十字形状にアライメントマークを形成する。
【０００４】
この半導体装置によれば、反射率の異なる高反射パターンと低反射パターンとをアライメントマークに用いたため、高反射パターンのみでアライメントマークを形成した場合に比べてコントラストが向上し、位置合わせを確実にすることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−２２１１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１に示す半導体装置は、低反射率パターンとして酸化膜層を用いることで照射される光が基板に達するために低反射パターンの反射率が基板の反射率にも依存し、さらにはウエハ上において基板の反射率のばらつきがある場合には、高反射率パターンと低反射率パターンのコントラストが十分でないものが製造され、識別性が確保できない場合があった。
【０００７】
従って、本発明の目的は、基板の反射率に依存せず、アライメントマークの識別性を確保することができる半導体装置及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様は、半導体基板と、前記半導体基板上に少なくとも第１の層と第２の層とを含んで形成される回路部と、前記半導体基板上に前記回路部の前記第１の層と同工程において層として形成される低反射パターンと、前記低反射パターン上に形成され、前記回路部の前記第２の層と同工程において層として形成される高反射パターンとを有し、前記低反射パターン及び前記高反射パターンにより、前記半導体基板上にアライメントマークが形成されている半導体装置を提供する。
【０００９】
上記半導体装置の前記第１の層は、磁気抵抗膜であってもよく、前記第２の層は、磁気抵抗膜と電気的に接続される電極であってもよい。
【００１０】
また、本発明の一態様は、半導体基板上に回路部用のパターンと低反射パターンとを含む第１の層を形成する工程と、前記第１の層上に前記回路部用のパターンと高反射パターンとを含む第２の層を形成する工程と、前記低反射パターン及び前記高反射パターンにより、前記半導体基板上にアライメントマークを形成する工程とを有する半導体装置の製造方法を提供する。
【発明の効果】
【００１１】
本発明によれば、基板の反射率に依存せず、アライメントマークの識別性を確保することができる。
【図面の簡単な説明】
【００１２】
【図１Ａ】図１Ａは、実施の形態に係る半導体装置の構成の一例を示す概略平面図である。
【図１Ｂ】図１Ｂは、実施の形態に係る半導体装置の構成の一例を示す概略断面図である。
【図２】図２は、本発明の実施の形態に係る半導体装置の構成の一例を示す概略平面図である。
【図３】図３（ａ）は、本実施の形態に係る半導体装置のアライメントマーク付近を拡大した断面図であり、図３（ｂ）は、従来用いられてきた半導体装置のアライメントマーク付近を拡大した断面図である。
【図４】図４（ａ）及び（ｂ）は、本実施の形態に係る半導体装置及び従来の半導体装置のアライメントマーク全体を走査した場合（測定Ｌ）の反射強度を示すグラフ図である。
【図５】図５（ａ）及び（ｂ）は、本実施の形態に係る半導体装置及び従来の半導体装置のアルミパターンを走査した場合（測定Ｍ）の反射強度を示すグラフ図である。
【図６】図６（ａ）及び（ｂ）は、本実施の形態に係る半導体装置及び従来の半導体装置のアルミパターン以外を走査した場合（測定Ｎ）の反射強度を示すグラフ図である。
【図７】図７（ａ）〜（ｅ）は、本実施の形態に係る半導体装置の製造工程の一例を示す断面図である。
【発明を実施するための形態】
【００１３】
（半導体装置の構成）
図１Ａは、実施の形態に係る半導体装置の構成の一例を示す概略平面図である。また、図１Ｂは、実施の形態に係る半導体装置の構成の一例を示す概略断面図である。
【００１４】
この半導体装置１は、半導体プロセスによって作製された、位置合わせ用のアライメントマーク２と、磁気抵抗素子３Ａ及びバイポーラトランジスタ３Ｂを含む回路部３とを有する。
【００１５】
アライメントマーク２は、シリコン基板２４上に形成された酸化膜２３と、酸化膜２３上に形成された低反射パターンとしてのＮｉＣｏパターン２２と、ＮｉＣｏパターン２２上に形成された窒化膜２１と、窒化膜２１上に形成された高反射パターンとしてのアルミパターン２０とを有する。
【００１６】
磁気抵抗素子３Ａは、シリコン基板２４上に形成された酸化膜２３と、酸化膜２３上に形成された磁気抵抗膜としてのＮｉＣｏパターン３１と、ＮｉＣｏパターン３１上に形成された窒化膜２１と、窒化膜２１に開口部を設けてＮｉＣｏパターン３１上に形成されたアルミ電極３０とを有する。
【００１７】
バイポーラトランジスタ３Ｂは、シリコン基板２４に形成されたコレクタ３５、エミッタ３６及びベース３７と、シリコン基板２４上に形成された酸化膜２３と、酸化膜２３上に形成された窒化膜２１と、酸化膜２３及び窒化膜２１に開口を設けてコレクタ３５上に形成されたアルミ電極３２と、エミッタ３６上に形成されたアルミ電極３３と、ベース３７上に形成されたアルミ電極３４とを有する。
【００１８】
図２は、本発明の実施の形態に係る半導体装置の構成の一例を示す概略平面図である。
【００１９】
半導体装置１は、直径４インチのシリコンウエハ１０上に複数作製される。ここで、シリコンウエハ１０は、裏面の荒さが各領域で均一ではないため、アライメントマーク２が作製される前は、裏面の荒さが影響してシリコンウエハ１０自体の反射率が各領域において異なる値となる。
【００２０】
一例として、シリコンウエハ１０の領域を「ＣＥＮＴＥＲ」、「ＬＥＦＴ」、「ＲＩＧＨＴ」、「ＴＯＰ」、「ＢＯＴＴＯＭ」と分けたとき、後述する図６（ｂ）に示すように各領域の半導体装置１Ｃｅｎｔｅｒ、１Ｌｅｆｔ、１Ｒｉｇｈｔ、１Ｔｏｐ、１Ｂｏｔｔｏｍの反射率がばらつく。
【００２１】
（反射率の測定）
アライメントマークの反射率を測定するため、図３（ａ）及び（ｂ）に示す２つの例を比較した。
【００２２】
図３（ａ）は、本実施の形態に係る半導体装置のアライメントマーク付近を拡大した断面図であり、図３（ｂ）は、従来用いられてきた半導体装置のアライメントマーク付近を拡大した断面図である。
【００２３】
図３（ａ）に示すように、半導体装置１の上方からアライメントマーク２全体を走査する場合を測定Ｌ、アルミパターン２０を走査する場合を測定Ｍ、ＮｉＣｏパターン２２を走査する場合を測定Ｎとする。なお、各測定は、波長１３００ｎｍのレーザー光を照射して、その反射光の強度を測定し、照射光と反射光の強度比から反射率を算出することで行う。
【００２４】
また、図３（ｂ）に示すように、従来のアライメントマーク４全体を走査する場合を測定Ｌ、アルミパターン２０を走査する場合を測定Ｍ、アルミパターン２０以外の低反射パターンを走査する場合を測定Ｎとする。
【００２５】
図４（ａ）及び（ｂ）は、本実施の形態に係る半導体装置及び従来の半導体装置のアライメントマーク全体を走査した場合（測定Ｌ）の反射強度を示すグラフ図である。また、図５（ａ）及び（ｂ）は、本実施の形態に係る半導体装置及び従来の半導体装置のアルミパターンを走査した場合（測定Ｍ）の反射強度を示すグラフ図である。また、図６（ａ）及び（ｂ）は、本実施の形態に係る半導体装置及び従来の半導体装置のアルミパターン以外を走査した場合（測定Ｎ）の反射強度を示すグラフ図である。
【００２６】
シリコンウエハ１０の各領域における半導体装置１Ｃｅｎｔｅｒ、１Ｌｅｆｔ、１Ｒｉｇｈｔ、１Ｔｏｐ、１Ｂｏｔｔｏｍのいずれにおいても、図５（ａ）に示すように、アルミパターン２０の反射率のばらつきが少ない。また、図６（ａ）に示すように、ＮｉＣｏパターン２２の反射率のばらつきが少ない。さらに、図４（ａ）に示すように、アルミパターン２０の反射率とＮｉＣｏパターン２２の反射率との差が２５％程度である。
【００２７】
一方、シリコンウエハ１０の各領域における従来の半導体装置１Ｃｅｎｔｅｒ、１Ｌｅｆｔ、１Ｒｉｇｈｔ、１Ｔｏｐ、１Ｂｏｔｔｏｍにおいて、図５（ｂ）に示すように、アルミパターン２０の反射率が多少ばらつき、かつ図５（ａ）の場合に比べて反射率が劣る。また、図６（ｂ）に示すように、アルミパターン２０以外の領域の反射率がばらつき、最大１０％程度の差がある。さらに、図４（ｂ）に示すように、アルミパターン２０の反射率とアルミパターン２０以外の領域の反射率との差が最大でも１０％程度、最小では数％であり、本実施の形態の半導体装置１に比べてコントラストが低い。
【００２８】
（製造工程）
図７（ａ）〜（ｅ）は、本実施の形態に係る半導体装置の製造工程の一例を示す断面図である。
【００２９】
まず、図７（ａ）に示すように、シリコン基板２４にバイポーラトランジスタ３Ｂのコレクタ３５、エミッタ３６及びベース３７を形成する。
【００３０】
次に、図７（ｂ）に示すように、シリコン基板２４上にＳｉＯ２等の酸化膜２３をプラズマＣＶＤ法又は熱酸化法等により形成する。なお、適宜マスクの形成やエッチング等により酸化膜２３に開口を設ける。
【００３１】
次に、図７（ｃ）に示すように、酸化膜２３上にＮｉＣｏパターン２２及びＮｉＣｏパターン３１を同時にプラズマＣＶＤ法又はスパッタリング等により形成する。
【００３２】
次に、図７（ｄ）に示すように、ＮｉＣｏパターン２２、３１、酸化膜２３上にＳｉＮｘ等のプラズマＣＶＤ法により窒化膜２１を形成する。
【００３３】
次に、図７（ｅ）に示すように、アルミパターン２０、アルミ電極３０、３２、３３を同時にスパッタリング等により形成する。
【００３４】
（実施の形態の効果）
上記した実施の形態によると、アライメントマーク２の低反射パターンにＮｉＣｏパターン２２を用いたため、低反射パターンの反射率がシリコン基板２４の裏面の荒さの影響を受けず、シリコンウエハ１０のいずれの領域から半導体装置１を作製したとしても低反射パターンの反射率のばらつきが少なくなる。これにより、高反射パターンであるアルミパターン２０と低反射パターンであるＮｉＣｏパターン２２との反射率の差のばらつきも少なくなり、アライメントマーク２の識別性を確保できる。
【００３５】
また、ＮｉＣｏパターン２２は、磁気抵抗素子３ＡのＮｉＣｏパターン３１の作製工程において同時に作製し、アルミパターン２０は、アルミ電極３０、３２、３３、３４の作製工程において同時に作製するため、半導体装置１の製造工程を増加させることがない。
【００３６】
なお、本発明は、上記した実施の形態に限定されず、本発明の技術思想を逸脱あるいは調整しない範囲内で種々の変形が可能である。例えば、低反射パターン及び高反射パターンの材料は、ＮｉＣｏ及びＡｌに限らず低反射パターンと高反射パターンの反射率の差がアライメントマークを識別する装置又は利用者の識別能力内にあれば他の材料を用いることができる。
【符号の説明】
【００３７】
１     半導体装置
２     アライメントマーク
３     回路部
３Ａ   磁気抵抗素子
３Ｂ   バイポーラトランジスタ
４     アライメントマーク
１０   シリコンウエハ
２０   アルミパターン
２１   窒化膜
２２   ＮｉＣｏパターン
２３   酸化膜
２４   シリコン基板
３０、３２、３３、３４      アルミ電極
３１   ＮｉＣｏパターン
３５   コレクタ
３６   エミッタ
３７   ベース
【図１Ａ】
0005554293.tif 000002
【図１Ｂ】
0005554293.tif 000003
【図２】
0005554293.tif 000004
【図３】
0005554293.tif 000005
【図４】
0005554293.tif 000006
【図５】
0005554293.tif 000007
【図６】
0005554293.tif 000008
【図７】
0005554293.tif 000009