(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられ、屈折率の異なる誘電体膜が積層された多重積層反射膜と、
前記多重積層反射膜上に設けられ、有機導電性材料からなり、前記基板の対向面と反対側の面が平坦化処理された平坦化層と、
発光素子を含み、前記平坦化層上に貼り付けられた半導体薄膜と
を有し、
前記平坦化層の、前記基板の反対面の面の平坦性は５ｎｍ以下である
ことを特徴とする半導体装置。
【請求項２】
前記多重積層反射膜は、Ｓｉ／ＳｉＯ２積層膜であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記多重積層反射膜は、ＳｉＯ２／ＴｉＯ２積層膜であることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記多重積層反射膜は、低屈折率材料／高屈折率材料の積層膜であることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記低屈折率材料は、ＳｉＯ２、ＣａＦ２、ＬｉＦ、ＭｇＦ２の何れかであることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記高屈折率材料は、ＴｉＯ２、ＣｅＯ２、ＣｄＳ、ＺｎＳの何れかであることを特徴とする請求項４記載の半導体装置。
【請求項７】
基板と、
前記基板上に設けられ、屈折率の異なる誘電体膜が積層された多重積層反射膜と、
前記多重積層反射膜上に設けられ、有機導電性材料からなり、前記基板の対向面と反対側の面が平坦化処理された平坦化層と、
発光素子を含み、前記平坦化層上に貼り付けられたＬＥＤ薄膜と
を有し、
前記平坦化層の、前記基板の反対面の面の平坦性は５ｎｍ以下である
ことを特徴とするＬＥＤ装置。
【請求項８】
請求項７記載のＬＥＤ装置と、
前記ＬＥＤ薄膜が発光する光を導く光学系と
を有することを特徴とするＬＥＤヘッド。
【請求項９】
搬送手段により搬送される記録媒体に記録材による画像を形成する画像形成部を有する画像形成装置において、
前記画像形成部が、像担持体と、前記像担持体の表面を帯電する帯電手段と、帯電された前記表面に選択的に光を照射して静電潜像を形成する露光手段と、前記静電潜像を現像する現像手段とを有し、
前記露光手段として、請求項８記載のＬＥＤヘッドを用いたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ装置等の半導体装置、この半導体装置を用いた、ＬＥＤヘッド、画像形成装置に関する。
【背景技術】
【０００２】
図３３は、従来のＬＥＤプリントヘッド５００の一部を概略的に示す斜視図であり、図３４は、図３３のＬＥＤプリントヘッドに備えることができるＬＥＤアレイチップの一例としてのＬＥＤアレイチップ５０２の一部を示す平面図である。図示されたＬＥＤプリントヘッド５００は、基板５０１上に備えられたＬＥＤアレイチップ５０２の電極パッド５０３と、基板５０１上に備えられた駆動ＩＣチップ５０４の電極パッド５０５とをボンディングワイヤ５０６で接続した構造を持つ。また、下記の特許文献１には、薄膜化した発光ダイオードをカード基板に貼付した、カード型情報制御装置が開示されている。
（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０―０６３８０７号公報（図３から図６まで、図８、段落００２１）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、図３３及び図３４に示されたＬＥＤプリントヘッド５００では、ＬＥＤアレイチップ５０２と駆動ＩＣチップ５０４とをボンディングワイヤ５０６によって接続していたので、ＬＥＤアレイチップ５０２と駆動ＩＣチップ５０４のそれぞれにワイヤボンド用の大きな（例えば、１００μｍ×１００μｍ）電極パッド５０３及び５０５を設ける必要があった。このため、ＬＥＤアレイチップ５０２及び駆動ＩＣチップ５０４の面積を小さくすることが困難であり、その結果、材料コストを削減することが困難であった。
【０００５】
また、ＬＥＤアレイチップ５０２において、発光部５０７として機能する領域は、表面から５μｍ程度の深さの領域である。しかし、図３３及び図３４に示されたＬＥＤプリントヘッド５００では、安定したワイヤボンドの歩留りを確保するためには、ワイヤがＩＣチップ端部やＬＥＤアレイチップ端部に接触する可能性があるため、ＬＥＤアレイチップ５０２の厚さは駆動ＩＣチップ５０４の厚さ（例えば、２５０μｍ〜３００μｍ）と同程度にする必要があった。また、ワイヤボンドの際の衝撃が大きいため、ワイヤボンド用のパッドを設けたＬＥＤチップの厚さを薄膜化することは困難であった。このため、上記したＬＥＤプリントヘッド５００においては、ＬＥＤアレイチップ５０２の材料コストを削減することが困難であった。
【０００６】
そこで、ワイヤボンドによる接続を回避するために、上記特許文献１のように、配線を設けた基板にフリップチップボンディング法によって、導電性ペーストを使って、発光素子上のパッドと基板上のパッドを接続した形態が考えられる。しかし、この場合であっても、発光素子上にボンディング用パッドを設ける必要があること、低抵抗のコンタクト抵抗を得るためにはある程度大きい接着面積が必要であること（すなわち、ある程度大きいボンディング用パッドが必要であること）、から、ペーストを使ったフリップチップボンシング法を適用した場合においても、材料コストの削減には限界があった。
【０００７】
一方、フリップチップボンディング法などによる接続用パッド／接続用パッド間接続を行わずに、薄膜化した発光素子などの半導体薄膜を直接基板に貼り付ける形態が考えられる。この形態では、ある程度大きな面積を必要とする接続用パッドを必ずしも設ける必要がなくなる。しかし、薄膜化した半導体薄膜を直接基板に貼り付ける場合に、ペーストなどの接着剤を用いない場合には、薄膜化した半導体薄膜と基板上の貼り付け領域との間の貼り付け強度は、貼り付け領域の平坦性に強く依存していた。
【０００８】
本発明の目的は、これ等の問題点を解決し、薄型の半導体薄膜を基板に貼り付けて、該半導体薄膜と基板上の所定の配線ないし基板上に設けられた他の素子群との間に配線構造を設ける形態において、薄型の半導体薄膜と基板間で必要な接着強度が得られる形態、さらに、薄型の半導体薄膜の接着面で必要な接着強度と共に導通コンタクトを形成できる半導体装置、ＬＥＤ装置、ＬＥＤヘッド、及び画像形成装置を提供することにある。なお、本発明において、ＬＥＤは、発光ダイオード（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を意味する。
【課題を解決するための手段】
【０００９】
本発明の半導体装置は、
基板と、前記基板上に設けられ、屈折率の異なる誘電体膜が積層された多重積層反射膜と、前記多重積層反射膜上に設けられ、有機導電性材料からなり、前記基板の対向面と反対側の面が平坦化処理された平坦化層と、発光素子を含み、前記平坦化層上に貼り付けられた半導体薄膜とを有し、
前記平坦化層の、前記基板の反対面の面の平坦性は５ｎｍ以下であることを特徴とする。
【００１０】
また、本発明のＬＥＤ装置は、
基板と、前記基板上に設けられ、屈折率の異なる誘電体膜が積層された多重積層反射膜と、前記多重積層反射膜上に設けられ、有機導電性材料からなり、前記基板の対向面と反対側の面が平坦化処理された平坦化層と、発光素子を含み、前記平坦化層上に貼り付けられたＬＥＤ薄膜とを有し、
前記平坦化層の、前記基板の反対面の面の平坦性は５ｎｍ以下であることを特徴とする。
【００１１】
また、本発明によるＬＥＤヘッドは、
上記したＬＥＤ装置と、
前記ＬＥＤ薄膜が発光する光を導く光学系と
を有することを特徴とする。
【００１２】
更に、本発明による画像形成装置は、
搬送手段により搬送される記録媒体に記録材による画像を形成する画像形成部を有する画像形成装置であって、
前記画像形成部が、像担持体と、前記像担持体の表面を帯電する帯電手段と、帯電された前記表面に選択的に光を照射して静電潜像を形成する露光手段と、前記静電潜像を現像する現像手段とを有し、
前記露光手段として、上記ＬＥＤヘッドを用いたことを特徴とする。
【発明の効果】
【００１３】
本発明の半導体装置によれば、基板上に半導体薄膜層をボンディングして半導体装置を形成する際に、相互間を強固に接着することが可能である。また、本発明の別の形態によれば、基板と半導体薄膜間のボンディング強度を強固にすることができると共に、反射薄膜で反射した反射光も光放出面から放出することが可能である。
【図面の簡単な説明】
【００１４】
【図１】本発明による実施の形態１の半導体複合装置の積層構造を模式的に示す要部構成図である。
【図２】化合物半導体エピタキシャルを、ＬＥＤを含む半導体層で構成した場合の一構成例を模式的に示す要部構成図である。
【図３】平坦化層上に半導体薄膜層を貼り付けて形成した半導体複合装置の別の形成例を概念的に示す平面図である。
【図４】本発明による実施の形態２の半導体複合装置の要部構成を概略的に示す平面図である。
【図５】図４に示す半導体複合装置をＡ−Ａ線で切る断面を概略的に示す要部断面図である。
【図６】（ａ）は実施の形態２の変形例を示す図であり、（ｂ），（ｃ），（ｄ），（ｅ）は、それぞれ発光部領域と接続用パッドの別の接続例を示す部分上面図である。
【図７】本発明による実施の形態３の半導体複合装置の積層構造を模式的に示す要部構成図である。
【図８】（ａ）は、平坦化層として塗布膜を用いた場合の平坦化層の平坦化効果を示した図であり、（ｂ）は、実施の形態３の半導体複合装置の変形例を示す図である。
【図９】平坦化層上に半導体薄膜層を貼り付けて形成した半導体複合装置の別の形成例を概念的に示す平面図である。
【図１０】本発明による実施の形態４の半導体複合装置の要部構成を概略的に示す平面図である。
【図１１】図１０に示す半導体複合装置をＡ−Ａ線で切る断面を概略的に示す要部断面図である。
【図１２】本発明による実施の形態５の半導体複合装置の要部構成を概略的に示す断面図である。
【図１３】本発明による実施の形態６の半導体複合装置の要部構成を概略的に示す平面図である。
【図１４】図１３に示す半導体複合装置をＡ−Ａ線で切る断面を概略的に示す要部断面図である。
【図１５】実施の形態６の半導体複合装置の第１変形例の要部構成を概略的に示す断面図である。
【図１６】実施の形態６の半導体複合装置の第２変形例の要部構成を概略的に示す断面図である。
【図１７】実施の形態６の半導体複合装置の第３変形例の要部構成を概略的に示す断面図である。
【図１８】実施の形態６の半導体複合装置の第４変形例の要部構成を概略的に示す断面図である。
【図１９】（ａ）は、本発明による実施の形態７の半導体複合装置の要部構成を概略的に示す平面図であり、（ｂ）は、（ａ）に示す半導体複合装置をＢ−Ｂ線で切る面を概略的に示す要部断面図である。
【図２０】本発明による実施の形態８の半導体複合装置の要部構成を概略的に示す平面図である。
【図２１】図２０に示す半導体複合装置をＣ−Ｃ線で切る断面を概略的に示す要部断面図である。
【図２２】実施の形態８の半導体複合装置の第１変形例の要部構成を概略的に示す断面図である。
【図２３】実施の形態８の半導体複合装置の第２変形例の要部構成を概略的に示す断面図である。
【図２４】図２０に示す半導体複合装置をＤ−Ｄ線で切る断面を概略的に示す要部断面図である。
【図２５】本発明による実施の形態９の半導体複合装置の要部構成を概略的に示す平面図である。
【図２６】図２５に示す半導体複合装置をＥ−Ｅ線で切る断面を概略的に示す要部断面図である。
【図２７】図２５に示す半導体複合装置をＦ−Ｆ線で切る断面を概略的に示す要部断面図である。
【図２８】本発明による実施の形態１０の半導体複合装置の要部構成を概略的に示す断面図である。
【図２９】本発明による実施の形態１１の半導体複合装置の要部構成を概略的に示す断面図である。
【図３０】本発明のＬＥＤヘッドに基づく実施の形態１２のＬＥＤプリントヘッドを示す図である。
【図３１】ＬＥＤユニットの一構成例を示す平面配置図である。
【図３２】本発明の画像形成装置に基づく実施の形態１３の画像形成装置の要部構成を模式的に示す要部構成図である。
【図３３】従来のＬＥＤプリントヘッドの一部を概略的に示す斜視図である。
【図３４】図３３のＬＥＤプリントヘッドに備えることができるＬＥＤアレイチップの一例としてのＬＥＤアレイチップの一部を示す平面図である。
【発明を実施するための形態】
【００１５】
実施の形態１．
図１は、本発明による実施の形態１の半導体複合装置の積層構造を模式的に示す要部構成図である。
【００１６】
同図に示すように半導体複合装置１は、その最下層に第１の基板として例えば半導体基板であるＳｉ基板２を配し、その上には、Ｓｉ基板２の表面を平坦化する役目を担う平坦化層３が形成されている。表面が所定の平坦特性を備えた平坦化層３の上には、半導体薄膜層４、例えば化合物半導体エピタキシャル層が直接貼り付けられている。この化合物半導体エピタキシャル層は、例えば発光ダイオード（以下、ＬＥＤと称す）等の発光素子を含むＬＥＤ薄膜層とすることができ、この場合半導体複合装置１はＬＥＤ装置に相当する。
【００１７】
図２は、化合物半導体エピタキシャル（半導体薄膜層４）を、ＬＥＤを含む半導体層で構成した場合の一構成例を模式的に示す要部構成図である。
【００１８】
同図に示すように、半導体薄膜層４は、最下層から順に、第１導電型のコンタクト層で例えばｎ−ＧａＡｓ層４ａ、第１導電型のクラッド層で例えばｎ−ＡｌｘＧａ１−ｘＡｓ層４ｂ、第１導電型の活性層で例えばｎ−ＡｌｙＧａ１−ｙＡｓ層４ｃ、第２導電型のクラッド層で例えばｐ−ＡｌｚＧａ１−ｚＡｓ層４ｄ、そして第２のコンタクト層で例えばｐ−ＧａＡｓ層４ｅが積層したエピタキシャル層構造を有する。この例では、例えばｙ＜ｘ，ｚとすることによって高発光効率のＬＥＤを形成することができる。
【００１９】
図１において、層間絶縁膜７は、平坦化層３及び半導体薄膜層４を覆うように形成され、例えばＳｉｘＮｙ膜、ＡｌｘＯｙ膜、ＳｉｘＯｙ膜、ＰＳＧ膜（Ｐを含む酸化珪素膜）、ＢＳＧ膜（Ｂを含む酸化珪素膜）、及びＳｉｘＯｙＮｚ膜などの単層の薄膜、或いは積層膜である。接続配線５，６は、それぞれ層間絶縁膜７上に形成され、層間絶縁膜７に形成された開口部７ａ，７ｂを介して半導体薄膜層４の第１導電型領域及び第２導電型領域の各接合部とコンタクトを持つ。即ち、例えば半導体薄膜層４が図２に示す構造の場合には、接続配線５、６は、それぞれ、半導体薄膜の第１導電型層４ａ上、半導体薄膜の第２導電型層４ｅ上、でオーミックコンタクトを持つ。
【００２０】
この半導体複合装置１を形成する過程で、半導体薄膜層４は、第１の基板であるＳｉ基板２とは異なる図示しない第２の基板上に形成される。例えば、第２の基板をＧａＡｓ基板とし、その上に例えばＬＥＤを含む半導体薄膜層、ｎ−ＧａＡｓ／ｎ−ＡｌｘＧａ１−ｘＡｓ／ｎ−ＡｌｙＧａ１−ｙＡｓ／ｐ−ＡｌｚＧａ１−ｚＡｓ／ｐ−ＧａＡｓを設ける。この時、ＧａＡｓ基板と生成した半導体薄膜層４の間に、剥離層として、例えばＡｌＡｓ層を設ける。このようにして第２の基板上に、剥離層を介して半導体薄膜層４を生成した後、この剥離層を、例えば希釈した弗酸、塩酸などで選択的にエッチング除去し、生成した半導体薄膜層４を第２の基板（ＧａＡｓ基板）から剥離する。
【００２１】
本実施の形態の半導体複合装置１は、このようにして別途形成された半導体薄膜層４を、接着剤や、共晶を形成するような半田などの接合材料を介さずに、直接平坦化層３に貼り付けた構造とするものである。
【００２２】
平坦化層３は、例えば塗布膜層、酸化物、窒化物或いはＰＳＧ膜（Ｐを含む酸化珪素膜）の薄膜で形成することができる。塗布膜層とした場合の具体例としては、ＳＯＧ膜（スピン・オン・グラス膜）、ポリイミド膜、その他加熱処理によって溶剤を揮発させ、また加熱や光照射により架橋反応をおこさせて安定な薄膜層或いは厚膜層を形成する有機物膜がある。例えば、上層が化合物半導体材料のようにイオン結合性の材料の場合には、より極性を具えている有機物材料、上記化合物半導体材料がその構成材料として含む材料と同じ材料、或いは化学的に同等（例えば酸化反応の活性化エネルギーが同等）の酸化物を含む材料がより好適と考えられる。一方、上層がＳｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣのように共有結合性の材料の場合には、半導体材料が構成材料として含む材料と同じ材料、化学的に同等（例えば酸化反応の活性化エネルギーが同等）の酸化物や窒化物を含む材料（ＳｉではＳｉｘＯｙやＳｉｘＮｙ（例えばｘ＝３、ｙ＝４））、或いは共有結合性の化学的性質を有する有機材料が好適と考えられる。
【００２３】
また、平坦化層３として使用する有機材料は、例えば感光性を付与されたポリマーでもよく、例えば、これら有機材料において、ヘテロ原子に隣接するカルボニル基を有するポリマーでもよい。例えば、ポリイミド、ポリカーボネート、ポリエーテルイミド、ポリアリレート、ポリウレタン、ポリアミド、ポリアミドイミドを含むポリマーに感光性が付与された材料であってもよい。
【００２４】
また、平坦化層３は、その表面の平坦性Ｅが５ｎｍ以下であることが望ましい。この表面の平坦性は、例えばＡＦＭ（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ：原子間力顕微鏡）や、ＳＰＭ（Ｓｃａｎｎｉｎｇ  Ｐｒｏｂｅ  Ｍｉｃｒｏｓｃｏｐｅ：走査プローブ顕微鏡）などの表面の粗さをナノメートルのオーダーで評価測定できる手段を使用して得られる。表面の平坦性は、半導体薄膜層４を平坦化層３上に貼り付ける前の段階における平坦性で、その測定領域の平均的な頂上／谷の最大の高低差を示している。ここで、平均的な頂上／谷の最大の高低差は、例えば、表面にのったパーティクルなどの特異的なピークを除いた表面の頂上／谷の最大高低差を意味する。
【００２５】
この平坦性の測定については、以下の方法も有効である。即ち、半導体薄膜層４を貼り付けた後の状態においては半導体薄膜層４を貼り付けた領域、半導体薄膜層４を貼り付けた領域が半導体薄膜層４を貼り付けたこと及び後の処理によって貼り付け界面の状態が変化している状況においては、平坦化層３の表面状態が半導体薄膜層４を貼り付ける前の状態が保持されていると考えられる領域、例えば層間絶縁膜７の下の領域、の各断面のＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ：透過電子顕微鏡）像によって判断してもよい。
【００２６】
発明者らの系統的な実験によれば、平坦化層３の平坦性Ｅが、
２０ｎｍ＜Ｅの場合には、半導体薄膜層４を平坦化層３に貼り付けることは困難であり、
１０ｎｍ＜Ｅ≦２０ｎｍの場合には、半導体薄膜層４を部分的に平坦化層３に貼り付けることが可能な状態となり、
５ｎｍ＜Ｅ≦１０ｎｍの場合には、半導体薄膜層４を平坦化層３に貼り付けることができるが、貼り付け強度が弱く、
２ｎｍ＜Ｅ≦５ｎｍの場合には、半導体薄膜層４を平坦化層３に貼り付けることができ、その貼り付け強度も高い結果を得、更に
Ｅ≦２ｎｍの場合には、半導体薄膜層４を平坦化層３に貼り付けたときの貼り付け強度が安定して高い結果を得た。
【００２７】
発明者らの系統的な実験結果に基づく、平坦化層３の厚さに関しての好適な例は、以下の通りである。
【００２８】
平坦化層３を厚く設けられない場合、例えば、平坦化層３の厚さが３μｍ以下の場合、Ｓｉ基板２の表面の平坦性（平坦性の定義は上述と同様）を５０ｎｍ以下とすることが望ましい。また、Ｓｉ基板２の表面の平坦性が１０ｎｍを超えた場合、平坦化層３の厚さを１０ｎｍより厚くすることが望ましい。尚、ここでのＳｉ基板２の表面の平坦性とは、Ｓｉ基板２上に薄膜などが設けられている場合にはこの薄膜などの構造を含め、平坦化層３の下面が直接接する表面を意味する。
【００２９】
尚、平坦化層３は、形成時にその表面が半導体薄膜を貼るのに十分な平坦性を備えていることが望ましいが、化学的な表面処理（例えばエッチング）、または機械的な表面処理（例えば研磨）、またはメカノケミカル表面処理（化学的な表面処理と機械的な表面処理の両方を備えた処理）によって、平坦化層を構成する材料層を形成した後にその表面に半導体薄膜を貼るのに十分な平坦性を付与してもよい。
【００３０】
図３は、図１に示すように平坦化層３上に半導体薄膜層４を貼り付けて形成した半導体複合装置の別の形成例を概念的に示す平面図である。尚、同図では簡単のため、層間絶縁膜などを省略している。
【００３１】
同図中、Ｓｉ基板１２上には、複数の平坦化層１３ａ，１３ｂ，１３ｃを設け、各平坦化層上に、第１の基板であるＳｉ基板１２とは別の第２の基板で形成した半導体薄膜層１４ａ，１４ｂ，１４ｃをそれぞれ貼り付けている。このため、これ等の半導体薄膜層は、素子形態に従って別々の半導体薄膜層で構成することができ、例えば発光素子、受光素子、発信素子、或いは受信素子などの複数の素子を含んでいる。図３の半導体複合装置１１では、例えば、発光素子群を半導体薄膜層１４ａに、受光素子群を半導体薄膜層１４ｂに、そして受信・発信素子群を半導体薄膜層１４ｃにそれぞれ分離して設けている。以上のように、各平坦化層１３ａ，１３ｂ，１３ｃに貼り付けられた半導体薄膜層１４ａ，１４ｂ，１４ｃは、それぞれ別の基板上で形成されるため、例えば発光素子用の半導体薄膜層１４ａは、図２で示した積層構造とし、他の半導体薄膜層１４ｂ、１４ｃは、それぞれこれとは別の積層構造とすることができる。
【００３２】
Ｓｉ基板１２には、更に、各素子を制御するための集積回路１５、各素子領域への電源供給や信号入力、信号出力のためのパッド１６、及び各素子間を接続するための配線１７等が形成されている。このような機能集積素子チップを、例えばウエハ上で一括形成することができる。
【００３３】
尚、半導体薄膜層については、前記したように別の基板上に成長させた半導体層を化学的に剥離してから所定の基板に貼り付けてもよいし、貼り付けた後に化学的に基板を剥がしてもよいし、貼り付けた後に化学的或いは機械的研磨によって基板を除去してもよく、その形成方法は問わない。
【００３４】
また、本実施の形態では、第１の基板としてＳｉ基板を採用した例を示したが、これに限定されるものではなく、例えば、セラミック、メタル、ガラス、石英、サファイヤ、有機材料など種々の材料を基板として採用することができる。
【００３５】
また、前記した実施例では、平坦化層上に半導体薄膜層を貼り付けた例を示したが、これに限定されるものではなく、別の材料、或いは構造の材料層を貼り付ける構成としてもよい。
【００３６】
更に、図３での説明では、平坦化層１３ａ，１３ｂ，１３ｃを分割して形成し、各平坦化層の所定領域に半導体薄膜層１４ａ，１４ｂ，１４ｃを貼り付けた例を示したが、これに限定されるものではなく、例えば分割して形成したこれ等の平坦化層１３ａ，１３ｂ，１３ｃを連続した１つの平坦化層として形成してもよいなど、種々の態様を取り得るものである。
【００３７】
以上のように、本実施の形態の半導体複合装置によれば、基板上に平坦化層を設け、この平坦化層上に半導体薄膜層を貼り付けるようにしたので、半導体薄膜層が平坦化層を介して強固に基板に固定されるため、品質、信頼性が高い半導体複合装置を提供できる。
【００３８】
実施の形態２．
図４は、本発明による実施の形態２の半導体複合装置２１の要部構成を概略的に示す平面図であり、図５は、図４に示す半導体複合装置２１をＡ−Ａ線で切る断面を概略的に示す要部断面図である。尚、図４は、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜３５（図５）を省略し、更に説明のため、後述する個別電極コンタクト３０の一部を欠いた状態で示している。
【００３９】
図５の断面図に示すように、半導体複合装置２１は、その最下層に第１の基板として例えば半導体基板であるＳｉ基板２２を配し、このＳｉ基板２２の上には多層絶縁膜領域２３が形成されている。これらＳｉ基板２２と多層絶縁膜領域２３の所定領域には、後述する発光素子を駆動するための、Ｓｉを使ったＦＥＴや抵抗等を含む単位素子と各単位素子を多層配線を使って接続した駆動集積回路が形成された駆動集積回路領域２４が設けられている。多層絶縁膜領域２３は、例えばこの駆動集積回路領域２４と同等の層間絶縁膜積層構造を有する領域である。多層絶縁膜領域２３の上には、例えば有機物薄膜層からなる平坦化層２５が形成され、この平坦化層２５の上には半導体薄膜層２８が形成されている。
【００４０】
半導体複合装置２１を形成する過程で、半導体薄膜層２８は、第１の基板であるＳｉ基板２２とは異なる図示しない第２の基板上にエピタキシャル積層を成長させて形成したものである。例えば、第２の基板をＧａＡｓ基板とし、その上に、ｎ−ＧａＡｓ／ｎ−ＡｌｘＧａ１−ｘＡｓ／ｎ−ＡｌｙＧａ１−ｙＡｓ／ｐ−ＡｌｚＧａ１−ｚＡｓ／ｐ−ＧａＡｓを設ける。この時、ＧａＡｓ基板と生成した半導体薄膜層２８の間に、剥離層として、例えばＡｌＡｓ層を設ける。このようにして第２の基板上に、剥離層を介して半導体薄膜層２８（ｎ−ＧａＡｓ／ｎ−ＡｌｘＧａ１−ｘＡｓ／ｎ−ＡｌｙＧａ１−ｙＡｓ／ｐ−ＡｌｚＧａ１−ｚＡｓ／ｐ−ＧａＡｓ）を生成した後、この剥離層を、例えば希釈した弗酸、塩酸などで選択的にエッチング除去し、生成した半導体薄膜層２８を第２の基板（ＧａＡｓ基板）から剥離して、図５に示すように平坦化層２５上に貼り付ける。
【００４１】
更に半導体薄膜層２８は、少なくとも、ｐｎ接合が素子分離されるように一部がエッチング除去され、後述するように、下部領域２６と、その上の上部領域を素子分離して形成した個別素子領域である複数の上部構造２７を有する。ここで下部領域２６は、例えば第１導電型コンタクト層で例えばｎ−ＧａＡｓ層であり、上部構造２７は、第１導電型のクラッド層２７ａで例えばｎ−ＡｌｘＧａ１−ｘＡｓ層、第１導電型の活性層２７ｂで例えばｎ−ＡｌｙＧａ１−ｙＡｓ層、第２導電型のクラッド層２７ｃで例えばｐ−ＡｌｚＧａ１−ｚＡｓ層、及び第２導電型のコンタクト層２７ｄで例えばｐ−ＧａＡｓ層で構成される。そして例えば、ｙ＜ｘ，ｚとすることによって、上部構造２７を発光部とする高発光効率のＬＥＤとすることができる。以上のように半導体薄膜層２８は、半導体複合装置２１を形成する過程で、上部領域に、エッチングにより素子分離された複数の上部構造２７が形成される。
【００４２】
個別電極コンタクト３０は、層間絶縁膜３５上で上部構造２７を覆うように形成され、上部構造２７上に形成された層間絶縁膜３５の開口部３５ａを介して第２導電型のコンタクト層２７ｄに電気的に接続されている。更に個別電極コンタクト３０は透明導電膜であり、例えばインジウム・錫酸化物（ＩＴＯ）膜や酸化亜鉛膜（ＺｎＯ）などの無機材料酸化物薄膜や有機導電膜である。メタル配線３１は、層間絶縁膜３５上に形成され、この個別電極コンタクト３０とＬＥＤを駆動するための駆動集積回路の出力端子３２とを、この出力端子３２上に形成された層間絶縁膜３５の開口部３５ｂを介して電気的に接続している。
【００４３】
共通電極コンタクト３３は、層間絶縁膜３５上の、半導体薄膜層２８の下部領域２６に対向する位置（下部領域２６のコンタクト層上）に形成され、層間絶縁膜３５に形成された開口部３５ｃを介して、この下部領域２６に接続されたメタルコンタクトである。
【００４４】
一方、図４に示すように、平坦化層２５、半導体薄膜層２８の下部領域２６、及び共通電極コンタクト３３は、それぞれ半導体複合装置２１の長手方向に延在し、ＬＥＤの発光部に相当する素子分離された上部構造２７は、半導体複合装置２１の長手方向に略一列に複数配置されている。前記した駆動集積回路の出力端子３２も、それぞれ対応する発光部の近傍に整列して形成され、これ等の間を透明の個別電極コンタクト３０及びメタル配線３１で電気的に接続している。
【００４５】
接続用パッド３４は、層間絶縁膜３５（図５）上の共通電極コンタクト３３に沿った位置に所定の間隔で配設され、共通電位を、外部から半導体薄膜層２８の下部領域２６に印加すべく、それぞれが共通電極コンタクト３３と電気的に接続している。ここで、接続用パッド３４は必ずしも所定の間隔で配設する必要はなく、また、必ずしも複数の接続用パッドを設けなくともよい。入力パッド３６は、駆動集積回路領域２４（図５）に形成された集積回路への電源や駆動信号を供給するための外部接続部で、集積回路の所定部と電気的につながっている。
【００４６】
本実施の形態における平坦化層２５は、具体的にはポリイミド層、その他の有機物層であってもよい。また、有機材料の他、酸化物層、例えばＳｉＯ２膜などの塗布膜であってもよい。更にＳｉＯｘ，ＳｉＮ，ＳｉＯＮ，ＩＴＯ，ＺｎＯ，などの膜であってもよい。ここで、ＳｉＯｘは例えばスパッタ法、ＣＶＤ法、ｐ−ＣＶＤ法、塗布法によって形成することができ、ＳｉＮ、ＳｉＯＮ膜は例えばｐ−ＣＶＤ法で形成することができ、ＩＴＯは例えばスパッタ法で形成することができ、ＺｎＯは例えばスパッタ法、イオンプレーティング法で形成することができ、Ａｌ２Ｏ３膜は例えばスパッタ法によって形成することができる。
【００４７】
更に、平坦化層２５は、例えば、有機材料層で形成してもよい。有機材料層は、蒸着法や印刷法ないし塗布法によって形成してもよい。有機材料としては、例えば、ポリアセチレン、ポリピロール、ポリチオフェン、ポリパラフェニレン、ポリｐ−フェニレンビニレン、ポリナフチレンビニレン、ポリアニリン、ポリエチレンテレフタレートなどを使うことができる。その他に、ポリメチルメタクリレート、ポリプロピレン、ポリカーボネート、メチルメタクリレートスチレン、ポリビニルカーボネート、ポリメチルペンテン、ポリスチレン、脂環式ポリオレフィン樹脂などの透明な有機材料であってもよい。例えば、これらの有機材料に側鎖を導入して溶媒に可溶とし、溶媒に溶融した形態で塗布などの方法で有機材料層を形成してもよい。
【００４８】
また、本実施の形態における、半導体薄膜層２８を平坦下層２５に貼り付けた際の貼り付け強度は、少なくとも層間絶縁膜形成、層間絶縁膜への開口部形成、配線形成などの必要な作製プロセスにおいて、半導体薄膜が剥離などの素子の特性、歩留、信頼性に影響を及ぼす欠陥が発生しない強度が必要である。半導体薄膜の貼り付け強度は、例えば、エッチング・テストやテープ・テストによって簡易的に評価することができる。必要な貼り付け強度を得るための平坦化層２５の平坦性Eは、５ｎｍ以下が望ましく、更に２ｎｍ以下とすることによって、安定して高い貼り付け強度を得ることができる。尚、平坦性Ｅの定義は、実施の形態１で説明した通りであるため、ここでの説明は省略する。
【００４９】
尚、本実施の形態では、半導体薄膜層２８の少なくとも活性層までメサエッチングすることによって、素子分離した個別の上部構造２７（発光部）を形成したが、例えば第１導電型の半導体エピタキシャル層に、選択的に第２導電型不純物をドーピングする構造であってもよい。また、発光部である各上部構造２７の分割の方法、更には共通電極の分割の方法は適宜変形が可能である。また、発光素子群の駆動方式もマトリクス駆動方式が可能な配線形態であってもよい。
【００５０】
図６は、実施の形態２の変形例を示す図である。同図（ａ）に示すように透明な個別電極コンタクト３０（図５）を省いて、接続用パッド３６が発光部（上部構造２７に相当）領域の一部を被覆するように上部構造２７のコンタクト層２７ｄに電気的に接続するように構成してもよい。また、図６（ｂ）、図６（ｃ）、図６（ｄ）、図６（ｅ）は、それぞれ発光部（上部構造２７に相当）領域と接続用パッドの別の接続例を示す部分上面図である。同図（ｂ）は接続用パッド３６が発光部領域の途中まで形成された構成例を示し、同図（ｃ）は接続用パッド３６が発光部領域の近接する端部領域を覆うように形成され構成例を示している。また同図（ｄ）は、例えば上部構造２７に発光領域２７ｆから延在する導通層領域２７ｇを設け、この導通層領域２７ｇに接続用パッド３６を接続した構成例を示し、図６（ｅ）は接続用パッド３６が発光部領域を貫通するように形成された構成例を示している。更に、ここに示した例に限定されず、接続用パッド３６の形状は種々の変形ができる。例えば、発光部の周囲を囲う形態であってもよいし、横方向（配線３６の垂直方向）にも伸びた形態であってもよい。このように、透明な個別電極コンタクト３０を用いずに、発光領域から出力される光をあまり妨げることなく、或いは全く妨げることなく、電気的な配線を形成することもできる。
【００５１】
以上のように、本実施の形態２の半導体複合装置によれば、平坦な平坦化層上に半導体薄膜層を貼り付けて発光部を有する発光素子アレイを形成しているので、強固な貼り付け強度が得られ、信頼性が高く、特性にバラツキが少ない発光素子アレイを得ることができる。
【００５２】
実施の形態３．  
図７は、本発明による実施の形態３の半導体複合装置の積層構造を模式的に示す要部構成図である。
【００５３】
この半導体複合装置４１が、前記した図１に示す実施の形態１の半導体複合装置１と主に異なる点は、平坦化層４２の下に反射層４３を設けた点である。従って、この半導体複合装置４１が前記した実施の形態１の半導体複合装置１と共通する部分には同符号を付してここでの説明を省略し、異なる点を重点的に説明する。
【００５４】
平坦化層４２の下に設けた反射層４３は、例えばメタル層であり、Ｔｉ、Ａｕ、Ｇｅの中のいずれかの元素の、単層、積層、複合又は合金、Ｔｉ、Ｐｔ、又はＡｕを含む積層膜、又はＣｒ、Ｎｉ、Ｐｄ、又はＡｌを含む層である。特に平坦化層４２が有機物層である時、反射層４３の最上層は、Ｔｉ、Ａｕ、Ｃｒ、Ｎｉ、又はＡｌであることが望ましい。また、Ｓｉ基板が集積回路を含み、集積回路を作製する作製工程内でメタルの反射層を形成する場合には、Ａｕ系の材料を含まないメタル材料を使用することが望ましい。
【００５５】
また、反射層４３はメタル層でなくてもよく、例えば半導体／絶縁膜、或いは半導体／半導体層等の積層材料層であってもよい。半導体／絶縁膜では、例えばＳｉ／ＳｉＯ２積層膜や、ＳｉＯ２／ＴｉＯ２積層膜とすることができる。その他、低屈折率材料／高屈折率材料の積層膜としてもよい。低屈折率材料としては、ＳｉＯ２、ＣａＦ２、ＬｉＦ、ＭｇＦ２などの材料とすることができ、高屈折材料としては、ＴｉＯ２、ＣｅＯ２、ＣｄＳ、ＺｎＳなどとすることができる。その他、金属／半導体の積層膜であってもよい。
【００５６】
反射層４３の表面の平坦性は、５０ｎｍ以下がよく、更に望ましくは１５ｎｍ以下がよい。反射層４３の表面の平坦性を以上のようにすれば、上に設ける平坦化層４２での所望の平坦化が可能となる。図８（ａ）は例えば、平坦化層として塗布膜を用いた場合の平坦化層の平坦化効果を示した図である。図示したように、平坦化層の下に位置する下地（図７で言えば、反射層４３）の平坦性＝５０ｎｍに対して平坦化層上の平坦性は５ｎｍと約１桁平坦性が向上している。尚、平坦性の定義は、実施の形態１で説明した通りであるため、ここでの説明は省略する。
【００５７】
また、反射層４３は、基板上の全面にわたり形成したものでなくとも、基板上にパターン形成したものであってもよい。このようにパターン形成することによって、反射層４３上に、例えば有機材料薄膜で形成した平坦化層４２をより密着性よく設けることができる。更に、反射層４３は、例えばメタル層とすることによって、反射層としての機能の他に、平坦化層４２の上に貼り付ける材料の裏面側下方に設けた導通層、配線層としての機能を果たすこともできる。また、半導体複合装置４１の変形例として図８（ｂ）に示すように、基板２と反射層４３の間には別の層、例えば、ＳｉＮ膜、ＳｉＯ２膜などの誘電体膜４８があってもよい。
【００５８】
図９は、図７に示すように平坦化層４２上に半導体薄膜層４を貼り付けて形成した半導体複合装置の別の形成例を概念的に示す平面図である。尚、同図では簡単のため、層間絶縁膜などを省略し、更に説明のため、平坦化層１３ａ及び半導体薄膜層１４ａの一部を欠いた状態で示している。
【００５９】
また図９に示す半導体複合装置４５が、実施の形態１で説明した図３に示す半導体複合装置１１に対して異なる点は、平坦化層１３ａの下層に反射層４６を設けた点である。従って、この半導体複合装置４５が前記した図３に示す半導体複合装置１１と共通する部分には同符号を付してここでの説明を省略し、異なる点を重点的に説明する。
【００６０】
同図中、半導体薄膜層１４ａは発光素子（例えばＬＥＤ、ＬＥＤを１次元又は２次元に配列するＬＥＤアレイ、レーザーダイオード、レーザーダイオードを１次元又は２次元に配設したレーザーダイオードアレー）を備え、この半導体薄膜層１４ａの下層には平坦化層１３ａが形成され、更にその下層には反射層４６が形成されている。この半導体薄膜層１４ａは、例えば前記した実施の形態２で説明した半導体薄膜層２８と同じ構成とすることができる。
【００６１】
このように構成することによって、半導体薄膜層１４ａに設けた発光素子から裏面方向（半導体薄膜層１４ａより下層方向）に出射した光は、反射層４６で反射されて半導体薄膜層１４ａの上面から取り出すことができるため、実質的な発光効率を向上することができる。
【００６２】
以上のように、半導体薄膜層１４ａの裏面方向へ出射した光を、反射層４６で反射して上面から取り出す場合、反射層４６上に設けた平坦化層１３ａでの光吸収をできるだけ最小に抑えるため、平坦化層１３ａの層の厚さ（膜厚）を薄くする。特に平坦化層１３ａとして有機材料膜を使用した場合には、１μｍ以下とすることが望ましい。例えば、平坦化層１３ａにポリイミドなどの有機材料膜材料を使った場合、発明者らは、その膜厚を１μｍ以下とすることによって得られる裏面方向からの光反射によって、半導体薄膜層１４ａの上面から取り出される光量が実質的にほぼ２倍になることを実験的に確認した。
【００６３】
反射層４６は、導電性の液状材料を、塗布又は印刷によって形成したものであってもよい。例えばメタル材料を含む塗布材料を塗布した場合、この塗布材料は塗布後アニールすることによって硬化し、実質的にメタル層、或いは導電性材料層とすることができる。
【００６４】
以上のように、本実施の形態の半導体複合装置によれば、平坦化層の下に反射層を設けたので、半導体薄膜層が平坦化層を介して強固に基板に固定すると共に、発光部を有する半導体薄膜層からその裏面方向（下層方向）へ出射した光を反射して表面から取り出すことができるため、実質的な発光効率を向上することができる。また、反射層をメタル層で構成すれば、半導体薄膜層の下層側での導通層として利用することができる。
【００６５】
実施の形態４．
図１０は、本発明による実施の形態４の半導体複合装置５１の要部構成を概略的に示す平面図であり、図１１は、図１０に示す半導体複合装置２１をＡ−Ａ線で切る断面を概略的に示す要部断面図である。尚、図１０は、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜３５（図５）を省略し、更に説明のため、後述する個別電極コンタクト３０及び平坦化層２５の一部を欠いた状態で示している。
【００６６】
この半導体複合装置５１が、前記した図５に示す半導体複合装置２１と主に異なる点は、平坦化層２５の下に反射層５２を設けた点である。従って、この半導体複合装置５１が前記した実施の形態１の半導体複合装置２１と共通する部分には同符号を付してここでの説明を省略し、異なる点を重点的に説明する。尚、図１１では反射層５２を多層絶縁膜領域２３上に設けているが、必要に応じて反射層は、基板２２に接するように設けてもよいし、多層膜ではなく、基板２２上に設けた単層膜上に設けてもよい。
【００６７】
平坦化層２５の下に設けた反射層５２は、例えばメタル層であり、Ｔｉ、Ａｕ、Ｇｅの中のいずれかの元素の、単層、積層、複合又は合金、Ｔｉ、Ｐｔ、又はＡｕを含む積層膜、又はＣｒ、Ｎｉ、Ｐｄ、又はＡｌを含む層である。特に平坦化層２５が有機物層である時、反射層５２の最上層は、Ｔｉ、Ａｕ、Ｃｒ、Ｎｉ、又はＡｌであることが望ましい。尚、Ｓｉ基板が集積回路を含み、集積回路を作製する作製工程内でメタルの反射層を形成する場合には、Ａｕ系の材料を含まないメタル材料（例えば、Ｎｉ，Ｐｔ，Ｔｉ，Ａｌなどを含む材料）を使用することが望ましい。
【００６８】
また、反射層５２はメタル層でなくてもよく、例えば半導体／絶縁膜、或いは半導体／半導体層等の積層材料層であってもよい。半導体／絶縁膜では、例えばＳｉ／ＳｉＯ２積層膜や、ＳｉＯ２／ＴｉＯ２積層膜とすることができる。その他、低屈折率材料／高屈折率材料の積層膜としてもよい。低屈折率材料としては、ＳｉＯ２、ＣａＦ２、ＬｉＦ、ＭｇＦ２などの材料とすることができ、高屈折材料としては、ＴｉＯ、ＣｅＯ２、ＣｄＳ、ＺｎＳなどとすることができる。その他、金属／半導体の積層膜であってもよい。
【００６９】
反射層５２の表面の平坦性は、５０ｎｍ以下がよく、更に望ましくは１５ｎｍ以下がよい。反射層５２の表面の平坦性を以上のようにすれば、上に設ける平坦化層２５での所望の平坦化が可能となる。尚、平坦性の定義は、実施の形態１で説明した通りであるため、ここでの説明は省略する。
【００７０】
また、反射層５２は、基板上にパターン形成したものであってもよい。このようにパターン形成することによって、反射層５２上に、例えば有機材料薄膜で形成した平坦化層２５を密着性よく設けることができる。更に、反射層５２は、例えばメタル層とすることによって、反射層としての機能の他に、平坦化層２５の上に貼り付ける材料の裏面側下方に設けた導通層としての機能を果たすこともできる。
【００７１】
以上のように、本実施の形態４の半導体複合装置によれば、平坦な平坦化層上に半導体薄膜層を貼り付けて発光部を有する発光素子アレイを形成しているので、強固な貼り付け強度が得られ、信頼性が高く、特性にバラツキが少ない発光素子アレイを得ることができる。また、平坦化層の下に反射層、例えばメタル層を設けたので、発光効率が高い発光素子アレイを得ることができる。
【００７２】
実施の形態５．
図１２は、本発明による実施の形態５の半導体複合装置５５の要部構成を概略的に示す断面図である。
【００７３】
この半導体複合装置５５が、前記した図１１に示す実施の形態４の半導体複合装置５１と主に異なる点は、反射層５２と平坦化層２５の間に無機材料層（中間層）を設けた点である。従って、この半導体複合装置５５が前記した実施の形態４の半導体複合装置５１と共通する部分には同符号を付して、或いは図面を省いてここでの説明を省略し、異なる点を重点的に説明する。尚、この断面図１２に示す断面は、前記した実施の形態４の半導体複合装置５１における図１０の平面図に示すＡ−Ａ線で切る断面、即ち半導体複合装置５５の上部領域２７が形成されている部分での断面に相当する。
【００７４】
図１２に示すように、反射層５２と平坦化層２５の間には、中間層としての無機材料層５６が形成されている。反射層５２として好適な材料は、前記した実施の形態３，４で説明した通りであり、又平坦化層２５として好適な材料は、前記した実施の形態１乃至４で説明した通りであるので、ここでの説明は省略する。
【００７５】
中間層５６は酸化物膜や窒化物膜、例えばＳｉＯｘ（例えばｘ＝２）、ＳｉｘＯｙＮｚ、ＳｉｘＮｙ、Ａｌ２Ｏ３とすることができる。
【００７６】
以上のように、本実施の形態５の半導体複合装置によれば、中間層としての無機材料層５６を設けることによって、反射層５２上に設ける、例えば有機材料層とした平坦化層２５を、より密着性よく設けることができる。本実施の形態５においても、実施の形態２（図６）で述べたような電極形態の変形が可能である。
【００７７】
実施の形態６．
図１３は、本発明による実施の形態６の半導体複合装置１０１の要部構成を概略的に示す平面図であり、図１４は、図１３に示す半導体複合装置１０１をＡ−Ａ線で切る断面を概略的に示す要部断面図である。
【００７８】
図１４の断面図に示すように、半導体複合装置１０１は、その最下層に第１の基板として例えば半導体基板であるＳｉ基板１１０を配し、その上には半導体素子形成領域１１１が形成されている。この半導体素子形成領域１１１には、絶縁領域、不純物ドープ領域、又は接合領域が形成されて、ダイオード、トランジスタ、又は抵抗、容量などの各素子が構成され、例えば、デジタル又はアナログの集積回路が形成される。
【００７９】
その上の配線領域１１２は、半導体素子形成領域１１１の構成部品領域間を、２次元的或いは３次元的な配線によって結線する配線領域や、外部回路との接続のための配線パッド領域を有する回路配線領域１１２ａを含む。第２配線領域１１２ｂは、例えば配線領域１１２と同時に形成されて、膜構造などが配線領域１１２と同等の構成部分を備えた領域である。
【００８０】
導通層１１４は、第２配線領域１１２ｂ上に設けられた例えばメタル層で、Ａｕ、Ｎｉ、Ｇｅ、Ｐｔ、Ｔｉ、Ｉｎ、Ａｌの中の何れかの元素を含む、単層、積層、複合または合金材料で形成されている。導通層１１４は第２配線領域１１２ｂに設けられた配線接続パッドで駆動集積回路などの半導体複合装置を構成する素子または素子群と接続されている。或いは導通層１１４は、半導体装置外部との接続用のパッドに、図示しない配線によって接続されている。この導通層１１４の上には表面が、半導体薄膜を貼るのに十分良好な平坦性を備えた平坦化導電層１１５が形成されている。平坦化導電層１１５は、例えば、塗布法又は蒸着法又は印刷法などによって形成した、有機導電性材料層である。
【００８１】
有機導電性材料は、例えば、ポリアセチレン、ポリピロール、ポリチオフェン、ポリパラフェニレン、ポリｐ−フェニレンビニレン、ポリナフチレンビニレン、ポリアニリン、ポリエチレンテレフタレートなどを使うことができる。これらの材料に、適当なドーピングを行ったものを使うことができる。ドーパントとしては、例えば、沃素や臭素などのハロゲン、ＦｅＣｌ３、ＡｓＦ５などのルイス酸、ＨＮＯ３、Ｈ２ＳＯ４、ＨＣｌＯ４などのプロトン酸、ＦｅＣｌ３、ＭｏＣｌ５等の遷移金属ハライド、ＬＩ、Ｎａ、Ｋなどのアルカリ金属、テトラエチルアンモニウム等のアルキルアンモニウムインを使うことができる。有機材料層、特に高分子材料層では形成時に良好な表面平坦性を備えていることが期待できる。
【００８２】
平坦化導電層１１５の別の例では、透明導電性材料層、金属層であってもよい。透明導電性材料層は、例えばインジウム・錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、または酸化亜鉛（ＺｎＯ）、または、Ｃｕ、Ｓｒ、Ｂｉ、Ｃａ、Ｙ、Ｒｂなどの元素を含む、導電性金属酸化物であってもよい。金属層は、例えば、Ｔｉ、Ｎｉ、Ｃｒ、Ｇｅ、Ｐｄで形成される。尚、平坦化導電層１１５は、電流を流すことができる材料であって、形成時にその表面が半導体薄膜を貼るのに十分な平坦性を備えていることが望ましいが、化学的な表面処理（例えばエッチング）、又は機械的な表面処理（例えば研磨）、又はメカノケミカル表面処理によって、平坦化層を構成する材料層を形成した後にその表面に半導体薄膜を貼るのに十分な平坦性を付与してもよい。
【００８３】
この平坦化導電層１１５の上には半導体薄膜層１１６が配置される。この半導体薄膜層１１６は、例えば、ＧａＡｓ，ＡｌＧａＡｓ，ＡｌＧａＩｎＰ，ＩｎＰ，ＧａＰ，ＧａＩｎＰ，ＧａＮ，ＡｌＧａＮ，ＩｎＧａＮ，ＡｌＧａＩｎＡｓ、の単層、或いはこれ等の材料の種々の混晶比からなる積層構造をもつ。ここでの例では、ｐｎ接合を有する、ｎ−ＧａＡｓ／ｎ−ＡｌｘＧａ１−ｘＡｓ／ｎ−ＡｌｙＧａ１−ｙＡｓ／ｐ−ＡｌｚＧａ１−ｚＡｓ／ｐ−ＧａＡｓである。但し、０≦ｘ，ｙ，ｚ≦１で、例えば、ｙ＜ｘ，ｚである。
【００８４】
ここで、半導体薄膜層１１６は、少なくとも、ｐｎ接合が素子分離されるように一部をエッチング除去した構造を有し、後述するように、下部領域１１６ａと、上部領域１１６ｂを素子分離して形成した個別素子領域である複数の上部構造１１６ｃを有する。下部領域１１６ａは、例えばｎ−ＧａＡｓ／ｎ−ＡｌｘＧａ１−ｘＡｓであり、上部構造１１６ｂは、少なくともｐｎ接続領域を含み、例えばｎ−ＡｌｙＧａ１−ｙＡｓ層／ｐ−ＡｌｚＧａ１−ｚＡｓ／ｐ−ＧａＡｓ層である。下部領域１１６ａ、上部領域１１６ｂの構成は適宜変形が可能で、例えば、下部領域１１６ａをn−ＧａＡｓ 、上部領域１１６ｂをｎ−ＡｌｘＧａ１−ｘＡｓ／ｎ−ＡｌｙＧａ１−ｙＡｓ層／ｐ−ＡｌｚＧａ１−ｚＡｓ／ｐ−ＧａＡｓ層としてもよいし、下部領域１１６ａをｎ−ＧａＡｓ／ｎ−ＡｌｘＧａ１−ｘＡｓ、上部領域１１６ｂをｎ−ＡｌｘＧａ１−ｘＡｓ／ｎ−ＡｌｙＧａ１−ｙＡｓ層／ｐ−ＡｌｚＧａ１−ｚＡｓ／ｐ−ＧａＡｓ層としてもよい。
【００８５】
また、半導体材料は、ＡｌＧａＡｓ系の材料の他、ＡｌＧａＩｎＰ系、ＡｌＧａＡｓＰ系、ＡｌＧａＮ、ＧａＮ、ＡｌＩｎＮ、ＩｎＧａＮを含む窒化物系であってもよい。窒化物系半導体は、その他、ＧａＡｓＮ、ＧａＰＮ、ＩｎＡｓＮ、ＩｎＰＮ、ＩｎＧａＡｓＮ、ＩｎＰＡｓＮ、ＧａＰＡｓＮなどのIII−V−N型の半導体材料であってもよい。また、ＺｎＳｅ系などのI−VI族の化合物半導体材料であっても良い。
【００８６】
個別電極１１７は、層間絶縁膜１１３上に形成され、ｐｎ接合素子領域である半導体薄膜層１１６の上部構造１１６ｃと回路配線領域１１２ａの所定の出力端子領域である出力パッド１２２とを、層間絶縁膜１１３に形成された開口部１１３ａ、１１３ｂを介して個別に結線する金属配線（金属材料の薄膜で形成した配線）である。この個別電極１１７の素材は、例えば、Ｔｉ／Ｐｔ／Ａｕ、ＡｕＧｅ／Ｎｉ／Ａｕ、Ｔｉ／Ｐｔ／Ａｌ、Ｎｉ／Ａｌ、ＡｌＳｉＣｕ、ＴｉＮなどである。尚、半導体薄膜層１１６において、下部領域１１６ａと、上部領域１１６ｂを素子分離して形成した上部構造１１６ｃとの組み合せた部分が、本実施の形態６において半導体素子を形成する。
【００８７】
導通層１１４は、例えば、半導体薄膜層１１６に形成された各半導体素子に対して、共通電位、例えば接地電位を与える。このため、この導通層１１４へは、図示しない基板上の電極パッド、或いは集積回路の接地電位ラインを経由して、接地電位が供給される。
【００８８】
一方、図１３に示すように、回路配線領域１１２ａ、及び第２配線領域１１２ｂは、それぞれ半導体複合装置１０１の長手方向に延在する。この第２配線領域１１２ｂ上には導通層１１４が、またこの導通層１１４の上には平坦化導電層１１５が、更に平坦化導電層１５の上には半導体薄膜層１１６がそれぞれ半導体複合装置１０１の長手方向に延在している。半導体薄膜層１１６の下部領域１１６ａは、例えば少なくともｐｎ接合面よりも下の領域であり、上部領域１１６ｂは、下部領域１１６ａの上に位置してその領域に少なくともｐｎ接合面を含み、エッチング除去によって個別素子領域である複数の上部構造１１６ｃに素子分離されている。
【００８９】
図１３では下部領域１１６ａを複数の個別素子領域１１６ｃに共通の領域として描いているが、下部領域１１６ａもエッチングによって各個別領域に分離されている形態であってもよい。また図１３に図示したような、全個別素子に対して共通電極を備え、スタティック方式で駆動する形態の他、共通電極を複数に分割し共通電極と個別電極をマトリクス配線としマトリクス方式で駆動する形態であってもよい。また、個別電極１１７は金属薄膜の他、透明導電薄膜で形成してもよい。また個別電極１１７は図１２のごとく、透明導電薄膜と金属薄膜を組み合わせて形成してもよい。
【００９０】
更に、本実施の形態では半導体素子がＬＥＤであり、その発光部に相当する上部構造１１６ｃは、半導体複合装置１０１の長手方向に概略一列に複数配列されている。回路配線領域１１２ａの、複数の上部構造１１６ｃに相対する各位置には、ＬＥＤを駆動するための集積回路の出力パッド１２２が形成されている。同じく回路配線領域１１２ａの所定の位置には、外部からの信号、電源などを入力するための入力パッド１２１が形成されている。複数の上部構造１１６ｃとこれに相対して形成された出力パッド１２２間には、それぞれを個別に結線する個別電極１１７が形成されている。尚、この図１３には、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜１１３（図１４）が省略されている。
【００９１】
次に、以上のように構成された半導体複合装置１０１の動作について説明する。
【００９２】
半導体複合装置１０１は、入力パッド１２１（図１３）から、半導体薄膜層１１６に形成されたＬＥＤを駆動制御するための電源や信号を入力することにより、集積回路の出力パッド１２２から、半導体薄膜層１１６においてＬＥＤの発光部を形成する複数の上部構造１１６ｃに個別の電流が供給され各ＬＥＤが点灯制御される。また、各ＬＥＤの共通電位は、導通層１１４、平坦化導電層１１５を経由して半導体薄膜層１１６の下部領域１１６ａに供給される。
【００９３】
次に、以上のように構成された半導体複合装置１０１の製造方法について説明する。
【００９４】
半導体薄膜層１１６は、図示しない第２の基板上にエピタキシャル積層を成長させて形成したものである。例えば、第２の基板をＧａＡｓ基板とし、その上に例えば、ｎ−ＧａＡｓ／ｎ−ＡｌｘＧａ１−ｘＡｓ／ｎ−ＡｌｙＧａ１−ｙＡｓ／ｐ−ＡｌｚＧａ１−ｚＡｓ／ｐ−ＧａＡｓを設ける。この時、ＧａＡｓ基板と生成した半導体薄膜層１１６（ｎ−ＧａＡｓ／ｎ−ＡｌｘＧａ１−ｘＡｓ／ｎ−ＡｌｙＧａ１−ｙＡｓ／ｐ−ＡｌｚＧａ１−ｚＡｓ／ｐ−ＧａＡｓ）の間に、剥離層として、例えばＡｌＡｓ層を設ける。
【００９５】
このようにして第２の基板上に、剥離層を介して上記半導体薄膜層１１６を生成した後、この剥離層を、例えば希釈した弗酸、塩酸などで選択的にエッチング除去し、半導体薄膜層１１６を第２の基板（ＧａＡｓ基板）から剥離する。この際、生成した半導体薄膜層１１６を保護するための支持体を適宜設けることができる。
【００９６】
一方、Ｓｉ基板１１０（図１３）上には発光素子を駆動制御するための集積回路が形成される（半導体素子形成領域１１１及び配線領域１１２）。集積回路の上には集積回路を構成する多層配線領域である回路配線領域１１２ａ、第２配線領域１１２ｂが形成される。第２配線領域１１２ｂ上には、導通層１１４が形成され、平坦化導電層１１５が形成される。平坦化層１１５を、有機導電体材料で形成する場合、低分子有機材料の場合には蒸着法が、高分子有機材料の場合には塗布法（スピンコート法）、印刷法（スクリーン印刷法やインクジェット法）、ドクターブレード法などによって形成することができる。
【００９７】
平坦化導電層１１５を、ＩＴＯ、ＺｎＯなどの金属酸化物で形成する場合には、例えばスパッタ法、イオンプレーティング法などによって形成することができる。また平坦化導電層１１５を、Ｃｕ，Ｓｒ，Ｂｉ，Ｃａ，Ｙ，Ｒｂなどの元素を含む導電性金属酸化物で形成する場合には、スパッタ法などによって形成することができる。また平坦化導電層１１５を、金属層で形成する場合には、例えば抵抗加熱法、スパッタ法、又は電子ビーム蒸着法によって形成することができる。平坦化導電層１１５の膜厚を例えば５０ｎｍ−５μｍとすることができる。平坦化導電層１１５の抵抗については、例えば比抵抗を、５×１０−３Ωｃｍ以下とすることが望ましい。
【００９８】
平坦化導電層１１５で例えば、厚さ＝１μｍ、幅＝５０μｍ、長さ＝５０μｍに電流＝１ｍAが流れた場合の電圧降下は０．０５Ｖであり、ＬＥＤを駆動する際の電圧（駆動電圧：Ｖｆ）に大きな影響を与えることがない。平坦化導電層１１５の、薄い場合或いは厚い場合のメリット／デメリットについては、膜厚が薄い場合には抵抗が高くなり順方向Ｖｆが高くなり、膜厚が厚い場合には、抵抗は低減できるが、応力が大きくなる。
【００９９】
個別電極１１７の電極パターンは、標準的なリフトオフ法または、フォトリソ／エッチング法によって形成する。エッチングによってパターン形成する場合、ＩＴＯの場合には、例えば塩酸系のエッチング液を使用でき、ＺｎＯの場合には、例えば弗酸系のエッチング液を使用できる。Ｃｕ，Ｓｒ，Ｂｉ，Ｃａ，Ｙ，Ｒｂなどの元素を含む、導電性金属酸化物で形成する場合には、弗酸系や塩酸系のエッチング液を使ったフォトリソ／エッチングやリフトオフ法によって形成できる。なお、平坦化導電層１１５は、薄膜形成した段階で所望の平坦性が得られるように薄膜形成条件を最適化することが好適な方法である。
【０１００】
このようにして平坦化導電層１１５を形成した後、シンターを行って電気的なコンタクト抵抗の低減を図る。平坦化導電層１１５が金属酸化物で形成される場合、シンターによって平坦化導電層１１５の低効率の低減を図る。このときシンターは、シンター温度を、例えば導通層１１４や半導体素子形成領域１１１の素子および平坦化層電層１１５にダメージを与えない温度範囲で行う。平坦化薄膜が有機導電性材料の場合には材料の特性によって温度を設定し、例えば３００℃以下とする。金属酸化物材料の場合、５００℃以下に設定する。
【０１０１】
このようにして一例として示した透明導電膜による平坦化導電層１１５上に、前記したように図示しない第２の基板（ＧａＡｓ基板）上に形成されて、第２の基板から剥離した半導体薄膜層１１６をボンディングし、例えば、１００〜４００℃までの温度で、１〜３時間程度シンターし、半導体薄膜層１１６と平坦化導電層１１５の間で、必要なボンディング強度及び電気的コンタクトを得る。その後、前記したように、エッチング除去により上部領域１１６ｂを素子分離し、個別素子領域である複数の上部構造１１６ｃを形成する。本実施の形態では、この上部構造１１６ｃは、前記したように半導体素子であるＬＥＤの発光部に相当する。
【０１０２】
実施の形態６の半導体複合装置１０１は、その第１変形例として図１５に示すように、導通層１１４と配線領域１１２の間に接続用開口部１１８ａを備えた、ポリイミドなどの有機物材料や酸化物又は窒化物の誘電体薄膜などによる別の平坦化層１１８を設けることもできる。この場合導通層１１４は、接続用開口部１１８ａを介して第２配線領域１１２ｂと電気的に接続する。
【０１０３】
また実施の形態６の半導体複合装置１０１は、その第２変形例として図１６に示すように、導通層１１４を省略し、平坦化導電層１１５を配線領域１１２ｂの接続領域まで延在させて配線接続してもよい。
【０１０４】
また実施の形態６の半導体複合装置１０１は、その第３変形例として図１７に示すように、導通層１１４と平坦化導電層１１５の間に接続用開口部１１８ａを備えた、ポリイミドなどの有機物材料や酸化物または窒化物の誘電体薄膜など別の平坦化層１１８を設けることもできる。この場合平坦化導電層１１５は、接続用開口部１１８ａを介して導通層１１４と電気的に接続する。
【０１０５】
更に実施の形態６の半導体複合装置１０１は、その第４変形例として図１８に示すように、半導体薄膜層１１６と平坦化導電層１１５の間にメタル層１１９を設けることもできる。この場合には、例えばＡｌＧａＡｓ系の半導体薄膜層の裏面（コンタクト層として機能するＧａＡｓ層）に金属薄膜、例えばＡｕＧｅ／Ｎｉ／ＡｕやＴｉ／Ｐｔ／Ａｕを設け、平坦化導電層１１５上に貼る、又は平坦化導電層１１５上に金属層を設けてその上に半導体薄膜層を貼ることができる。半導体薄膜層１１６としてＧａＮ系の半導体薄膜を使う場合、金属薄膜層１１９として、ｐ型の層が接する場合には、アルミニウム又はチタン／アルミニウムなどの金属層、ｎ型の層が接する場合には、金、白金、ニッケルなどの金属層を設けることができる。これらの金属層厚を薄く形成し半透明の状態で形成してもよい。
【０１０６】
更に、例えば図１８で、導通層１１４に代えて平坦化導電層１１５で配線接続する、半導体素子形成領域１１１、第２配線領域１１２ｂを省略し導通層１１４を基板１１０上に設けるなど、図１５〜図１８に示した半導体薄膜層１１６の下方の薄膜構造を、適宜取捨選択して形成することができる。
【０１０７】
以上のような実施の形態６の半導体複合装置によれば、以下のような効果を得ることができる。
【０１０８】
平坦性に優れた導電性薄膜層上に半導体薄膜を貼り付けるので、強固に半導体薄膜を貼り付けることができるとともに、半導体薄膜の裏面でオーミック性のコンタクトを形成できるので、素子の配線構造を簡素化できるとともに、半導体薄膜のサイズを小さくすることができる。
【０１０９】
また、平坦化導電層を特に有機物導電層とすることによりさらに以下の効果が得られる。有機物薄膜材料、特に高分子系の材料においては下地の表面構造によく追随してその表面粗さを低減する効果があり、貼り付け強度を高める効果が得られる。また、例えば、ＬＥＤから放射される光のエネルギーに対して、平坦化層として使う材料の禁止帯幅（ＨＯＭＯ（最高被占準位）−ＬＵＭＯ（最低空準位））が大きい材料とするなど、光の吸収がない又は吸収が小さい材料を選択することにより、発光素子から出射した光の透過率を高くすることができる。従って、平坦化導通層の下に設けた導通層が金属などの反射率が高い層によって反射され、高い発光効率の半導体複合装置が得られる。
【０１１０】
また、平坦化導電層を特に透明酸化物層とすることにより更に以下の効果が得られる。先ず、平坦化導電層表面が酸化物層であるためその表面に親水性が得られ、水分を介在することにより強度の高い接着力が得られる。また、平坦化導電層が透明であるため、半導体薄膜層で発光し光放出面と反対側に放射した光が平坦化導電層を透過し、金属からなる導通層表面で反射して光放出面から放出されるため、発光強度を減ずることなく接着強度を高くすることができ、高い発光強度の半導体複合装置が得られる。
【０１１１】
尚、平坦化導電層が金属である場合には、光の散乱の少ない鏡面の金属層表面で高い反射率で反射が行なわれるので、高い発光強度の半導体複合装置が得られる。
【０１１２】
また、本実施の形態では、平坦化導電層１１５の下に導通層１１４を設け、この導通層１１４に、図示しない基板上の電極パッド、或いは集積回路の接地電位ラインを経由して、共通電位を供給する構成としているが、これに限定されるものではなく、導通層１１４を設けずに、直接平坦化導電層１１５に共通電位を供給するように構成しても良い。この場合、導通層１１４を省くことができる。また、この場合、平坦化導電層１１５が透明層であれば、その下層に直接反射層を設けることによって高い発光強度を維持することができる。
【０１１３】
実施の形態７．
図１９（ａ）は、本発明による実施の形態７の半導体複合装置１３１の要部構成を概略的に示す平面図であり、図１９（ｂ）は、図１９（ａ）に示す半導体複合装置１３１をＢ−Ｂ線で切る断面を概略的に示す要部断面図である。
【０１１４】
本実施の形態の半導体複合装置１３１が、前記した図１３に示す実施の形態６の半導体複合装置１０１と主に異なる点は、半導体薄膜層１３５に形成された半導体素子（例えばＬＥＤ）を駆動するための集積回路が形成される半導体素子形成領域１１１（図１４）及びこの集積回路の配線等が形成される配線領域１１２（図１４）が除かれ、これに伴って、新たに電極パッド１３９や電極コンタクト１３６等が設けられている点である。以下に本実施の形態の半導体複合装置１３１の構成について説明する。
【０１１５】
図１９（ｂ）の断面図に示すように、半導体複合装置１３１は、第１の基板として例えば半導体基板であるＳｉ基板１３２の上に導通層１３３が形成されている。この導通層１３３は、例えばメタル層で、Ａｕ，Ｎｉ，Ｇｅ，Ｐｔ，Ｔｉ，Ｉｎ，Ａｌの中のいずれかの元素を含む、単層、積層、複合または合金材料で形成されている。この導通層１３３の上には、平坦化導電層１３４が形成されている。平坦化導電層１３４は、例えば、塗布法または蒸着法または印刷法などによって形成した、有機導電性材料層である。有機導電性材料は、例えば、実施の形態６の説明の中で説明した材料で形成される。有機材料層、特に高分子材料層では形成時に良好な表面平坦性を備えていることが期待できる。
【０１１６】
平坦化導電層１３４の別の例では、透明導電性材料層、金属層であってもよい。透明導電性材料層は、例えばインジウム・錫酸化物（ＩＴＯ）、または酸化亜鉛（ＺｎＯ）、または、Ｃｕ、Ｓｒ、Ｂｉ、Ｃａ、Ｙ、Ｒｂなどの元素を含む、導電性金属酸化物であってもよい。金属層は、例えば、Ｔｉ、Ｎｉ、Ｃｒ、Ｇｅ、で形成される。尚、平坦化導電層１３４は、電流を流すことができる材料であって、形成時にその表面が半導体薄膜を貼るのに十分な平坦性を備えていることが望ましいが、化学的な表面処理（例えばエッチング）、又は機械的な表面処理（例えば研磨）、又はメカノケミカル表面処理によって、平坦化層を構成する材料層を形成した後にその表面に半導体薄膜を貼るのに十分な平坦性を付与してもよい。平坦化導通層１３４の上には半導体薄膜層１３５が配置されている。
【０１１７】
この半導体薄膜層１３５は、例えば前記した実施の形態６の半導体薄膜層１１６と全く同じ構成のもので、少なくとも、ｐｎ接合が素子分離されるように一部をエッチング除去した構造を有し、前記したように、下部領域１３５ａ（実施の形態６での下部領域１１６ａに相等）と、上部領域１３５ｂ（実施の形態６での下部領域１１６ｂに相等）を素子分離して形成した個別素子領域である複数の上部構造１３５ｃ（実施の形態６での上部構造１１６ｃに相等）を有する。
【０１１８】
また、半導体薄膜層１３５の製造方法、及び半導体薄膜層１３５を平坦化導電層１３４の上にボンディングする方法、及び平坦化導電層１３４を平坦化する方法等は、前記した実施の形態６で説明した方法で行われるものとし、ここでの説明は省略する。
【０１１９】
また、Ｓｉ基板１３２の下部面には共通電極１３７が形成されている。この共通電極１３７と導通層１３３とは、第１の基板１３２の基板表面でオーミックコンタクトを備えていることが望ましい。
【０１２０】
これ等の各層の上面には層間絶縁膜１３８（図１９（ｂ））が形成され（図１９（ａ）では省略されている）、第１基板１３２の上面には、層間絶縁膜１３８を介して、図１９（ａ）に示すように複数の電極パッド１３９が形成されている。互いに素子分離された複数の上部構成１３５ｃは、それぞれその上部に層間絶縁膜１３８の開口部１３８ａが形成され、この開口部１３８ａを介して電気的に接続する電極コンタクト１３６によって、対応する電極パッド１３９に電気的に接続されている。この電極パッド１３９は、外部駆動回路との接続のための接続用パッド（ワイヤボンディング・パッド）である。
【０１２１】
尚、本実施の形態では、導電性のＳｉ基板１３２上に導通層１３３を形成し、その上に平坦化導電層１３４を設けたが、Ｓｉ基板１３２上に直接設けるようにしてもよい。また、平坦化導電層１３４は、少なくとも半導体薄膜層１３５、或いは半導体薄膜層１３５が含む半導体素子、例えばＬＥＤの下にあればよく、その形成エリアについては種々変形が可能である。また、導通層、平坦化導電層は例えば集積回路上に、層間絶縁膜や別の平坦化層を介して形成されてもよい。配線のための開口部を、層間絶縁膜や平坦化層に適宜もうけることができる。また、半導体薄膜層１３５と平坦化導電層１３４の間に金属薄膜層などの導通層を設けてもよい。更に、導電性のＳｉ基板１３２は、Ｓｉ基板の他、化合物半導体基板、金属基板、導電性有機物基板、導電性ガラスなどの基板であってもよい。
【０１２２】
以上のように、実施の形態７の半導体複合装置によれば、前記した実施の形態６と同様の効果を得ることができる他に、外部接続用の電極パッドを設けることによって、装置内に集積回路を備えない場合においても対応することができる。
【０１２３】
実施の形態８．
図２０は、本発明による実施の形態８の半導体複合装置１４１の要部構成を概略的に示す平面図であり、図２１は、図２０に示す半導体複合装置１４１をＣ−Ｃ線で切る面を概略的に示す要部断面図であり、図２４は、図２０に示す半導体複合装置１４１をＤ−Ｄ線で切る面を概略的に示す要部断面図である。尚、図２０には、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜１１３（図２１）が省略されている。
【０１２４】
この半導体複合装置１４１が、前記した図１３に示す実施の形態６の半導体複合装置１０１と主に異なる点は、導通配線層１４３を介して導通層１１４に電気的に接続される電極パッド１４２を複数箇所に設ける点である。従って、この半導体複合装置１４１が前記した実施の形態６の半導体複合装置１０１と共通する部分には同符号を付してここでの説明を省略し、異なる点を重点的に説明する。
【０１２５】
半導体複合装置１４１の上部構造１１６ｃが形成されている部分での断面（図２０に示す半導体複合装置１４１をＤ−Ｄ線で切る面）は、図２４に示すように、前記した実施の形態６における半導体複合装置１０１の同位置での断面と略同じ積層構造である。
【０１２６】
一方、図２１の断面図は、半導体複合装置１４１の導通配線層１４３が形成されている部分での断面（図２０に示す半導体複合装置１４１をＣ−Ｃ線で切る面）である。同図に示すように、配線領域１１２の上には、導体複合装置１４１の長手方向と直交する幅方向において、上部構造１１６ｃが配列されている側と反対側に電極パッド１４２が形成されている。この電極パッド１４２からは、半導体複合装置１４１の幅方向に沿って上部構造１１６ｃが配列されている側に向って延在する導電配線層１４３が形成されている。そしてこの導電配線層１４３の先端部は、半導体薄膜層１１６下に形成された導通層１１４から延在する配線層１４４（図２１）に電気的に接続されている。これらの導電配線層１４３及び配線層１４４は、例えば金属層で形成されている。
【０１２７】
以上のように形成された導通配線層１４３は、電極パッド１４２と対になって、図２０に示すように、所定の間隔をあけて、半導体複合装置１４１の長手方向に複数配置されている。これ等の各電極パッド１４２には、所定の電位、例えば接地電位が外部から供給される。
【０１２８】
以上のように構成された半導体複合装置１４１において、例えばＬＥＤの発光部として形成される半導体薄膜層１１６中の複数の上部構造１１６ｃへの電流供給方法は前記した実施の形態６の方法と同じであるため、ここでの説明は省略する。また、導通層１１４には、所定の間隔を介して複数箇所で接続された電極パッド１４２及び導通配線層１４３を介して所定の共通電位、例えば接地電位が外部から供給される。このため、半導体薄膜層１１６のボンディング面において、導通層１１４内での電圧降下による電位差分布が発生するのを抑制することができる。
【０１２９】
次に、以上のように構成された半導体複合装置１４１の製造方法について説明する。尚、半導体薄膜層１１６の製造方法については、前記した実施形態第６で説明した方法と同等とすることができるので、ここでの説明を省略する。
【０１３０】
平坦化導電層１１５は、例えば、塗布法または蒸着法または印刷法などによって形成した、有機導電性材料層である。有機導電性材料は、例えば、実施の形態６の説明の中で説明した材料で形成される。有機材料層、特に高分子材料層では形成時に良好な表面平坦性を備えていることが期待できる。
【０１３１】
平坦化導電層の別の例では、透明導電性材料層、金属層であってもよい。透明導電性材料層は、例えばインジウム・錫酸化物（ＩＴＯ）、または酸化亜鉛（ＺｎＯ）、または、Ｃｕ、Ｓｒ、Ｂｉ、Ｃａ、Ｙ、Ｒｂなどの元素を含む、導電性金属酸化物であってもよい。金属層は、例えば、Ｔｉ、Ｎｉ、Ｃｒ、Ｇｅ、で形成される。尚、平坦化導電層１１５は、電流を流すことができる材料であって、形成時にその表面が半導体薄膜を貼るのに十分な平坦性を備えていることが望ましいが、化学的な表面処理（例えばエッチング）、または機械的な表面処理（例えば研磨）、またはメカノケミカル表面処理によって、平坦化層を構成する材料層を形成した後にその表面に半導体薄膜を貼るのに十分な平坦性を付与してもよい。
【０１３２】
また、平坦化導電層１１５を酸化亜鉛（ＺｎＯ）とする場合、ＺｎＯ膜はイオンプレーティング法によって形成することができる。平坦化導電層１１５は、例えば透明導電膜として、金属酸化物である酸化亜鉛（ＺｎＯ）膜とすることができる。この場合、ＺｎＯ膜はイオンプレーティング法によって形成することができる。ＺｎＯ膜を形成する際には、できるだけ低温、例えば、室温で形成することが望ましい。室温で成膜することによって、導通層１１４や半導体素子形成領域１１１の素子へのタメージを除くことができる。ＺｎＯ膜層のパターンの形成は、ＺｎＯ膜を形成した後、標準的なフォトリソグラフィ／エッチング工程によってパターン形成することができる。エッチング液は、例えば、バッファード・弗酸を使用することができる。尚、実施の形態６と同様に、リフトオフ法によって、ＺｎＯ膜パターンを形成することもできる。
【０１３３】
平坦化導電層１１５であるＺｎＯ膜上に、前記した実施の形態６の場合と同様に、別途形成した半導体薄膜層１１６をボンディングした後、例えば、５００℃以下でシンターする。より具体的には、例えば、１００〜４００℃までの温度で、１〜３時間程度シンターして、半導体薄膜層１１６と平坦化導電層１１５の間で、必要なボンディング強度及び電気的なコンタクトを得る。その後、エッチング除去により上部領域１１６ｂを素子分離し、個別素子領域である複数の上部構造１１６ｃを形成する。本実施の形態では、この上部構造１１６ｃは、前記したように半導体素子であるＬＥＤの発光部に相当する。
【０１３４】
尚、本実施の形態では、上部構造１１６ｃと集積回路の出力パッド１２２を個別電極１１７で接続する例を示したが、半導体複合装置１４１が集積回路を含まない場合には、前記した実施の形態７のように、外部駆動回路との接続のための接続用パッドを設け、上部構造１１６ｃと接続用パッドとを接続するように構成することもできる。
【０１３５】
また、実施の形態８の半導体複合装置１４１は、その第１変形例として図２２に示すように、導通層１１４の下に、別の平坦化層１４５を設けてもよい。この別の平坦化層１４５は、例えばポリイミドなどの有機物材料や、Ａｌ２Ｏ３やＳｉＯ２などの酸化物やＳｉｘＮｙなどの窒化物などの誘電体膜で形成することができる。
【０１３６】
更に、実施の形態８の半導体複合装置１４１は、その第２変形例として図２３に示すように、半導体薄膜１１６と平坦化導電層１１５の間に金属薄膜などの導通層１４６を設けても良い。また、導通層１１４の代わりに平坦化導電層１１５を直接配線１４３に接続してもよい。
【０１３７】
以上のような実施の形態８の半導体複合装置によれば、導通層１１４に複数の場所で所定の共通電位、例えば接地電位を供給できる構造としたので、平坦化導電層１１５の厚さを薄くしても、また、平坦化導電層１１５のシート抵抗が比較的高い場合であっても、半導体薄膜層１１６の下部領域１１６ａ（共通電位領域）において電位差分布が発生するのを抑制することができる。このため各発光部での光量バラツキの小さい良好な発光動作を得ることができる。
【０１３８】
更に、平坦化導電層１１５をＺｎＯ膜で形成した場合、ＺｎＯは室温で形成できるため、導通層１１４や半導体素子形成領域１１１の素子などに、加熱によるダメージが発生するのを防止できる。
【０１３９】
実施の形態９．
図２５は、本発明による実施の形態９の半導体複合装置１５１の要部構成を概略的に示す平面図であり、図２６は、図２５に示す半導体複合装置１５１をＥ−Ｅ線で切る断面を概略的に示す要部断面図であり、図２７は、図２５に示す半導体複合装置１５１をＦ−Ｆ線で切る断面を概略的に示す要部断面図である。
【０１４０】
尚、図２５は、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜１５５（図２６）を省略し、また説明のため、後述する透明導電膜層１５６を一部欠いた状態で示している。更に、図２６、図２７において、符号１１６，１１６ａ，１１６ｂは、後述するようにそれぞれの半導体素子１５４が素子分離される前の半導体薄膜層、及びその下部領域、上部領域を示す符号である。
【０１４１】
この半導体複合装置１５１が、前記した図１３に示す実施の形態６の半導体複合装置１０１と主に異なる点は、半導体薄膜層１１６の上部領域１１６ｂだけでなく、下部領域１１６ａ、第１の平坦化導電層（図１３に示す実施の形態６では、平坦化導電層１１５が相当する）１５３、及び個別導通層（図１３に示す実施の形態６では、導通層１１４が相当する）１５２まで素子分離され、これに伴って、各個別領域への給電経路が異なっている点である。従って、この半導体複合装置１５１が前記した実施の形態６の半導体複合装置１０１と共通する部分には同符号を付してここでの説明を省略し、異なる点を重点的に説明する。
【０１４２】
図２６の断面図は、半導体複合装置１５１の個別半導体領域１５９が形成されている部分での断面（図２５に示す半導体複合装置１５１をＥ−Ｅ線で切る面）を示している。同図に示すように、個別半導体領域１５９は、配線領域１１２の上部に形成されたメタル層の個別導通層１５２を最下層とし、その上に第１の平坦化導電膜層１５３が形成され、その上に半導体素子１５４が形成されている。
【０１４３】
個別導通層１５２は、この個別半導体領域１５９の半導体素子１５４を駆動するために回路配線領域１１２ａ内に形成された出力パッド１５７に電気的に接続する接続凸部を有する。第１の平坦化導電層１５３は、例えば、塗布法または蒸着法または印刷法などによって形成した、有機導電性材料層である。有機導電性材料は、例えば、実施の形態６の説明の中で説明した材料で形成される。有機材料層、特に高分子材料層では形成時に良好な表面平坦性を備えていることが期待できる。
【０１４４】
平坦化導電層１５３の別の例では、透明導電性材料層、金属層であってもよい。透明導電性材料層は、例えばインジウム・錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、または酸化亜鉛（ＺｎＯ）、または、Ｃｕ、Ｓｒ、Ｂｉ、Ｃａ、Ｙ、Ｒｂなどの元素を含む、導電性金属酸化物であってもよい。金属層は、例えば、Ｔｉ、Ｎｉ、Ｃｒ、Ｇｅ、Ｐｄで形成される。尚、平坦化導電層１５３は、電流を流すことができる材料であって、形成時にその表面が半導体薄膜を貼るのに十分な平坦性を備えていることが望ましいが、化学的な表面処理（例えばエッチング）、または機械的な表面処理（例えば研磨）、またはメカノケミカル表面処理によって、平坦化層を構成する材料層を形成した後にその表面に半導体薄膜を貼るのに十分な平坦性を付与してもよい。
【０１４５】
半導体素子１５４は、半導体薄膜層１１６の下部領域１１６ａと上部領域１１６ｂが、共にエッチング除去によって複数の下部構造１５４ａと上部構造１５４ｂに素子分離されて形成される。本実施の形態における半導体素子５４は、以上のように共に素子分離された一対の下部構造１５４ａと上部構造１５４ｂとによって構成されている。尚、本実施の形態では、この半導体素子１５４を例えばＬＥＤとして構成しているものとする。
【０１４６】
以上のように構成された個別半導体領域１５９は、図２５に示すように、半導体複合装置１５１の長手方向に沿って所定の間隔で複数形成され、後述する所定箇所を除いて、他の領域と共に層間絶縁膜１５５（図２７）で覆われる。尚、図２５は、簡単のため、各配線相互、配線と導電層間などのショートを防止するための層間絶縁膜１５５（図２７）を省略しているが、後述する貫通孔１５５ａ，１５５ｂのみを点線で示す。
【０１４７】
図２６及び図２７に示すように、層間絶縁膜１５５の、各個別半導体領域１５９の半導体素子１５４上のコンタクト領域に対応する部分には、貫通孔１５５ａが形成されている。また図２５に示すように、回路配線領域１１２ａ内には、この領域に形成された駆動集積回路の基準電位、例えば接地電位用の共通電位パッド１５８が、各個別半導体領域１５９の近傍に対応して配置されている。層間絶縁膜１５５は、各々の共通電位パッド１５８上の所定の領域においても、貫通孔１５５ｂを有する。
【０１４８】
この層間絶縁膜１５５の上には、例えばインジウム・錫酸化物（ＩＴＯ）や酸化亜鉛（ＺｎＯ）などの膜で形成された透明導電膜層１５６が形成されている。この透明導電膜層１５６は、図２５に示すように、全ての個別半導体領域１５９と共通電位パッド１５８を覆うように形成され、各個別半導体領域１５９のコンタクト領域に貫通孔１５５ａを介して、更に各共通電位パッド１５８上の所定の領域に貫通孔１５５ｂを介してそれぞれ電気的に接続されている。
【０１４９】
以上のように構成されることにより、透明導電膜層１５６は、各個別半導体領域１５９に形成された半導体素子１５４（ここではＬＥＤ）の共通電極に相当し、前記した個別導通層１５２は、各ＬＥＤを個別に駆動するための個別電極に相当する。また、各ＬＥＤの動作時における透明導電膜層１５６内での電圧降下によって、共通電極の電位が変動しないように、透明導電膜層１５６は、複数箇所で駆動集積回路の共通電位パッド１５８と接続している。
【０１５０】
尚、上記した本実施の形態の半導体複合装置１５１では、透明導電膜層１５６を連続した薄膜としたが、適宜分割することもできる。この場合、各々が個別半導体領域１５９を含む領域に分割することで、透明導電膜層１５６を個別電極として集積回路の出力パッド１５７に接続し、各個別領域の個別導通層１５２を共通電極として集積回路の共通電位パッド１５８にそれぞれ接続するように構成することもできる。
【０１５１】
更に、本実施の形態では、個別導通層１５２と集積回路の出力パッド１５７を接続する例を示したが、半導体複合装置１５１が集積回路を含まない場合には、前記した実施の形態７のように、外部駆動回路との接続のための接続用パッドを設け、この接続用パッドと個別導通層１５２とを接続するように構成することもできる。
【０１５２】
以上のように構成された実施の形態９の半導体複合装置１５１によれば、各個別半導体領域１５９に形成された半導体素子１５４、例えばＬＥＤの光取り出し面に設ける、ＬＥＤの一部または全部を覆う電極を透明電極（透明導電膜層１５６）としたので、光取り出し効率が向上する。また、個別電極をメタル層である個別導通層１５２側とすることによって、ＬＥＤの全面により効率よく電流が広がり、発光効率を向上することができる。
【０１５３】
また、個別電極用の配線層である個別導通層１５２（メタル層）は、半導体薄膜層１１６の下側に配置されるため、この個別導通層１５２の下層は段差が少ない構成となる。従って、個別導通層１５２の幅が狭くなっても配線切れが生じにくくなり、集積回路としての歩留まりが向上する。
【０１５４】
実施の形態１０．
図２８は、本発明による実施の形態１０の半導体複合装置１６１の要部構成を概略的に示す断面図である。
【０１５５】
この半導体複合装置１６１が、前記した図２６に示す実施の形態９の半導体複合装置１５１と主に異なる点は、第１の平坦化導電膜層１５３と出力パッド１５７を接続するメタル層の構成が異なる点である。従って、この半導体複合装置１６１が前記した実施の形態９の半導体複合装置１５１と共通する部分には同符号を付して、或いは図面を省いてここでの説明を省略し、異なる点を重点的に説明する。尚、この断面図２８に示す断面は、前記した実施の形態９の半導体複合装置１５１における図２５の平面図に示すＥ−Ｅ線で切る断面、即ち半導体複合装置１６１の個別半導体領域１５９が形成されている部分での断面に相当する。
【０１５６】
図２８に示すように、半導体複合装置１６１における個別導通層１６２は、第１の平坦化導電膜層１５３の上面端部を覆ってこれと電気的に接続すると共に、その側部から集積回路の出力パッド１５７の方に向って延在し、この出力パッド１５７と電気的に接続するように構成されたメタル層となっている。
【０１５７】
以上のように構成された実施の形態１０の半導体複合装置１６１によれば、第１の平坦化導電膜層１５３の直下にメタル層を設けずに、第１の平坦化導電膜層１５３の上面端部から別領域に延在するメタル層を設けるようにしたので、第１の平坦化導電膜層１５３のシンター温度を高くしても、メタル層にダメージを与えることがなく、より低抵抗でより品質の良い透明導電膜層を準備することができる。
【０１５８】
実施の形態１１．
図２９は、本発明による実施の形態１１の半導体複合装置１７１の要部構成を概略的に示す断面図である。
【０１５９】
この半導体複合装置１７１が、前記した図２８に示す実施の形態１０の半導体複合装置１６１と主に異なる点は、第１の平坦化導電膜層１５３と配線領域１１２の間に誘電体膜の多重積層反射膜層１７２を設けた点である。従って、この半導体複合装置１７１が前記した実施の形態１０の半導体複合装置１６１と共通する部分には同符号を付して、或いは図面を省いてここでの説明を省略し、異なる点を重点的に説明する。尚、この断面図２８に示す断面は、前記した実施の形態９の半導体複合装置１５１における図２５の平面図に示すＥ−Ｅ線で切る断面、即ち半導体複合装置１７１の個別半導体領域１５９が形成されている部分での断面に相当する。
【０１６０】
図２９に示す多重積層反射膜層１７２は、例えば屈折率の異なる材料を積層することによって反射層を形成した誘電体膜の多重積層反射膜である。この多重積層反射膜は、例えばＳｉ／ＳｉＯ２積層膜や、ＳｉＯ２／ＴｉＯ２積層膜とすることができる。その他、低屈折率材料／高屈折率材料の積層膜としてもよい。低屈折率材料としては、ＳｉＯ２、ＣａＦ２、ＬｉＦ、ＭｇＦ２などの材料とすることができ、高屈折材料としては、ＴｉＯ２、ＣｅＯ２、ＣｄＳ、ＺｎＳなどとすることができる。その他、金属／半導体の積層膜であってもよい。また、この多重積層反射膜層１７２は、例えばスパッタ法によって形成することができ、その上には第１の平坦化導電膜層１５３が形成され、その上には半導体薄膜１１６がボンディングされている。
【０１６１】
尚、誘電体のみの多重積層反射膜層１７２に替えて、誘電体膜と金属薄膜の多重積層反射膜層を設けてもよい。また、実施の形態６の半導体複合装置１０１においても、導通層１１４を平坦化導電層１１５の上面端部から他の領域に延在するように形成することにより、透明導電膜層で形成された平坦化導電層１１５の直下に、多重積層反射膜層１７２を設けることができる。
【０１６２】
以上のように構成された実施の形態１１の半導体複合装置１７１によれば、第１の平坦化導電膜層１５３の下に誘電体の多重積層反射膜層１７２を設けたので、多重積層反射膜層１７２で反射するＬＥＤの反射光も光放出面から得られると共に、半導体薄膜裏面で導通コンタクトが得られる。
【０１６３】
更に、第１の平坦化導電膜層１５３の直下にメタル層を設けずに誘電体多層積層膜を設けたので、前記した実施の形態９（図２６参照）のように第１の平坦化導電膜層１５３の直下にメタル層を設けた場合と比較して、シンターなどの熱処理による反射率変化の可能性がなく良好な反射率を得ることができる。
【０１６４】
実施の形態１２．
図３０は、本発明のＬＥＤヘッドに基づく実施の形態１２のＬＥＤプリントヘッド２００を示す図である。
【０１６５】
同図に示すように、ベース部材２０１上には、ＬＥＤユニット２０２が搭載されている。このＬＥＤユニット２０２は、実施の形態１乃至１１の何れかの半導体複合装置が実装基板上に搭載されたものである。図３１は、このＬＥＤユニット２０２の一構成例を示す平面配置図で、実装基板２０２ｅ上には、前記した各実施の形態で説明した、発光部と駆動部を複合した半導体複合装置が、発光部ユニット２０２ａとして長手方向に沿って複数配設されている。実装基板２０２ｅ上には、その他に、電子部品が配置されて配線が形成されている電子部品実装エリア２０２ｂ、２０２ｃ、及び外部から制御信号や電源などを供給するためのコネクタ２０２ｄ等が設けられている。
【０１６６】
発光部ユニット２０２ａの発光部の上方には、発部から出射された光を集光する光学素子としてのロッドレンズアレイ２０３が配設されている。このロッドレンズアレイ２０３は、柱状の光学レンズを発光部ユニット２０２ａの直線状に配列された発光部（例えば、図１３における個別素子領域１１６ｃの配列）に沿って多数配列したもので、光学素子ホルダに相当するレンズホルダ２０４によって所定位置に保持されている。
【０１６７】
このレンズホルダ２０４は、同図に示すように、ベース部材２０１及びＬＥＤユニット２０２を覆うように形成されている。そして、ベース部材２０１、ＬＥＤユニット２０２、及びレンズホルダ２０４は、ベース部材２０１及びレンズホルダ２０４に形成された開口部２０１ａ，２０４ａを介して配設されるクランパ２０５によって一体的に挟持されている。従って、ＬＥＤユニット２０２で発生した光はロッドレンズアレイ２０３を通して、所定の外部部材に照射される、このＬＥＤプリントヘッド２００は、例えば電子写真プリンタや電子写真コビー装置等の露光装置として用いられる。
【０１６８】
以上のように、本実施の形態のＬＥＤヘッドによれば、ＬＥＤユニット２０２として、前記した実施形態１乃至１１の各実施の形態で示した半導体複合装置の何れかが使用されるため、高品質で信頼性の高いＬＥＤヘッドを提供することができる。
【０１６９】
実施の形態１３．
図３２は、本発明の画像形成装置に基づく実施の形態１３の画像形成装置３００の要部構成を模式的に示す要部構成図である。
【０１７０】
同図に示すように、画像形成装置３００内には、イエロー、マゼンダ、シアン、ブラックの各色の画像を、各々に形成する四つのプロセスユニット３０１〜３０４が記録媒体３０５の搬送経路３２０に沿ってその上流側から順に配置されている。これらのプロセスユニット３０１〜３０４の内部構成は共通しているため、例えばシアンのプロセスユニット３０３を例にとり、これらの内部構成を説明する。
【０１７１】
プロセスユニット３０３には、像担持体として感光ドラム３０３ａが矢印方向に回転可能に配置され、この感光体ドラム３０３ａの周囲にはその回転方向上流側から順に、感光ドラム３０３ａの表面に電気供給して帯電させる帯電装置３０３ｂ、帯電された感光体ドラム３０３ａの表面に選択的に光を照射して静電潜像を形成する露光装置３０３ｃが配設される。更に、静電潜像が形成された感光体ドラム３０３ａの表面に、所定色（シアン）のトナーを付着させて顕像を発生させる現像装置３０３ｄ、及び感光体ドラム３０３ａの表面に残留したトナーを除去するクリーニング装置３０３ｅが配設される。尚、これら各装置に用いられているドラム又はローラは、図示しない駆動源及びギアによって回転させられる。
【０１７２】
また、画像形成装置３００は、その下部に、紙等の記録媒体３０５を堆積した状態で収納する用紙カセット３０６を装着し、その上方には記録媒体３０５を１枚ずつ分離させて搬送するためのホッピングローラ３０７を配設している。更に、記録媒体３０５の搬送方向における、このホッピングローラ３０７の下流側には、ピンチローラ３０８，３０９と共に記録媒体３０５を挟持することによって、記録媒体３０５の斜行を修正し、プロセスユニット３０１〜３０４に搬送するレジストローラ３１０，３１１を配設している。これ等のホッピングローラ３０７及びレジストローラ３１０，３１１は、図示しない駆動源及びギアによって連動回転する。
【０１７３】
プロセスユニット３０１〜３０４の各感光体ドラムに対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ３１２が配設されている。そして、感光体ドラム３０１ａ〜３０４ａ上のトナーを記録媒体３０５に付着させるために、感光体ドラム３０１ａ〜３０４ａの表面とこれらの各転写ローラ３１２の表面との間に所定の電位差が生じるように構成されている。
【０１７４】
定着装置３１３は、加熱ローラとバックアップローラとを有し、記録媒体３０５上に転写されたトナーを加圧、加熱することによって定着させる。また、排出ローラ３１４，３１５は、定着装置３１３から排出された記録媒体３０５を、排出部のピンチローラ３１６，３１７と共に挟持し、記録媒体スタッカ部３１８に搬送する。尚、排出ローラ３１４，３１５は、図示されない駆動源及びギアによって連動回転する。ここで使用される露光装置３０３ｃとしては、実施形態１２で説明したＬＥＤプリントヘッド２００が用いられる。
【０１７５】
次に、前記構成の画像形成装置の動作について説明する。
まず、用紙カセット３０６に堆積した状態で収納されている記録媒体３０５がホッピングローラ３０７によって、上から１枚ずつ分離されて搬送される。続いて、この記録媒体３０５は、レジストローラ３１０，３１１及びピンチローラ３０８，３０９に挟持されて、プロセスユニット３０１の感光ドラム３０１ａ及び転写ローラ３１２に搬送される。その後、記録媒体３０５は、感光体ドラム３０１ａ及び転写ローラ２１２に挟持され、その記録画面にトナー画像が転写されると同時に感光体ドラム３０１ａの回転によって搬送される。
【０１７６】
同様にして、記録媒体３０５は、順次プロセスユニット３０２〜３０４を通過し、その通過過程で、各露光装置３０１ｃ〜３０４ｃにより形成された静電潜像を、現像装置３０１ｄ〜３０４ｄによって現像した各色のトナー像がその記録画面に順次転写され重ね合わせられる。そして、その記録面上に各色のトナー像が重ね合わせられた後、定着装置３１３によってトナー像が定着された記録媒体３０５は、排出ローラ３１４，３１５及びピンチローラ３１６，３１７に挟持されて、画像形成装置３００の外部の記録媒体スタッカ部３１８に排出される。以上の過程を経て、カラー画像が記録媒体３０５上に形成される。
【０１７７】
以上のように、本実施の形態の画像形成装置によれば、前記した実施の形態１２で説明したＬＥＤプリントヘッドを採用するため、高品質で、信頼性の高い画像形成装置を提供することができる。
【０１７８】
尚、前記した実施の形態６〜１１まででは、半導体複合装置の半導体薄膜層に形成される半導体素子として、発光素子（ＬＥＤ）を形成した例について説明したが、これに限定されるものではなく、この発光素子に代えて受光素子を形成する、或いはこれ等の光素子だけでなく、その他の半導体素子を形成してもよいなど、種々の態様を取り得るものである。
【０１７９】
また、前記した特許請求の範囲、及び実施の形態の説明において、「上」、「下」といった言葉を使用したが、これらは便宜上であって、各装置を配置する状態における絶対的な位置関係を限定するものではない。
【符号の説明】
【０１８０】
１  半導体複合装置、  ２  Ｓｉ基板、  ３  平坦化層、  ４  半導体薄膜層、  ５，６  接続配線、  ７  層間絶縁膜、  １１  半導体複合装置、  １２  Ｓｉ基板、  １３ａ，１３ｂ，１３ｃ  平坦化層、  １４ａ，１４ｂ，１４ｃ  半導体薄膜層、  １５  集積回路、  １６  パッド、  １７  配線、  ２１  半導体複合装置、  ２２  Ｓｉ基板、  ２３  多層絶縁膜領域、  ２４  駆動集積回路領域、  ２５  平坦化層、  ２６  下部領域、  ２７  上部構造、  ２７ａ  第１導電型のクラッド層、  ２７ｂ  第１導電型の活性層、  ２７ｃ  第２導電型のクラッド層、  ２７ｄ  第２導電型のコンタクト層、  ２８  半導体薄膜層、  ３０  個別電極コンタクト、  ３１  メタル配線、  ３２  出力端子、  ３３  共通電極コンタクト、  ３４  接続用パッド、  ３５  層間絶縁膜、  ３６  接続用パッド、  ４１  半導体複合装置、  ４２  平坦下層、  ４３  反射層、  ４５  半導体複合装置、  ４６  反射層、  ４８  誘電体膜、  ５１  半導体複合装置、  ５２  反射層、  ５５  半導体複合装置、  ５６  無機材料層、  １０１  半導体複合装置、  １１０  Ｓｉ基板、  １１１  半導体素子形成領域、  １１２  配線領域、  １１２ａ  回路配線領域、  １１２ｂ  第２配線領域、  １１３  層間絶縁膜、  １１４  導通層、  １１５  平坦化導電層、  １１６  半導体薄膜層、  １１６ａ  下部領域、  １１６ｂ  上部領域、  １１６ｃ  （上部構造）個別素子領域、  １１７  個別電極、  １１８  平坦化層、  １１８ａ  接続用開口部、  １１９  メタル層、  １２１  入力パッド、  １２２  出力パッド、  １３１  半導体複合装置、  １３２  Ｓｉ基板、  １３３  導通層、  １３４  平坦化導電層、  １３５  半導体薄膜層、  １３５ａ  下部領域、  １３５ｂ  上部領域、  １３５ｃ  上部構造、  １３６  電極コンタクト、  １３８  層間絶縁膜、  １３８ａ  開口部、  １３９  電極パッド、  １４１  半導体複合装置、  １４２  電極パッド、  １４３  導通配線層、  １４４  配線層、  １４５  平坦化層、  １５１  半導体複合装置、  １５２  個別導通層、  １５３  第１の平坦化導電膜層、  １５４  半導体素子、  １５４ａ  下部個別領域、  １５４ｂ  上部個別領域、  １５５  層間絶縁膜、  １５５ａ，１５５ｂ  貫通孔、  １５６  透明導電膜層、  １５７  出力パッド、  １５８  共通電位パッド、  １５９  個別半導体領域、  １６１  半導体複合装置、  １６２  個別導通層、  １７１  半導体複合装置、  １７２  多重積層反射膜層、  ２００  ＬＥＤプリントヘッド、  ２０１  ベース部材、  ２０２  ＬＥＤユニット、  ２０２ａ  発光部ユニット、  ２０３  ロッドレンズアレイ、  ２０４  レンズホルダ、  ２０５  クランパ、  ３００  画像形成装置、  ３０１，３０２，３０３，３０４  プロセスユニット、  ３０１ａ〜３０４ａ  感光体ドラム、  ３０３ｂ  帯電装置、  ３０３ｃ  露光装置、  ３０３ｄ  現像装置、  ３０３ｅ  クリーニング装置、  ３０５  記録媒体、  ３０６  用紙カセット、  ３０７  ホッピングローラ、  ３０８，３０９  ピンチローラ、  ３１０，３１１  レジストローラ、  ３１２  転写ローラ、  ３１３  定着装置、  ３１４，３１５  排出ローラ、  ３１６，３１７  ピンチローラ、  ３１８  記録媒体スタッカ部。
【図１】
0005404709.tif 000002
【図２】
0005404709.tif 000003
【図３】
0005404709.tif 000004
【図４】
0005404709.tif 000005
【図５】
0005404709.tif 000006
【図６】
0005404709.tif 000007
【図７】
0005404709.tif 000008
【図８】
0005404709.tif 000009
【図９】
0005404709.tif 000010
【図１０】
0005404709.tif 000011
【図１１】
0005404709.tif 000012
【図１２】
0005404709.tif 000013
【図１３】
0005404709.tif 000014
【図１４】
0005404709.tif 000015
【図１５】
0005404709.tif 000016
【図１６】
0005404709.tif 000017
【図１７】
0005404709.tif 000018
【図１８】
0005404709.tif 000019
【図１９】
0005404709.tif 000020
【図２０】
0005404709.tif 000021
【図２１】
0005404709.tif 000022
【図２２】
0005404709.tif 000023
【図２３】
0005404709.tif 000024
【図２４】
0005404709.tif 000025
【図２５】
0005404709.tif 000026
【図２６】
0005404709.tif 000027
【図２７】
0005404709.tif 000028
【図２８】
0005404709.tif 000029
【図２９】
0005404709.tif 000030
【図３０】
0005404709.tif 000031
【図３１】
0005404709.tif 000032
【図３２】
0005404709.tif 000033
【図３３】
0005404709.tif 000034
【図３４】
0005404709.tif 000035