(57)【特許請求の範囲】
【請求項１】
Ｎ（Ｎは２以上の自然数）段のＤフリップフロップを備え、隣り合う前段のＤフリップフロップの非反転端子が隣り合う後段のＤフリップフロップの入力端子に接続され、最終段のＤフリップフロップの非反転端子及び最終段以外の１つの段のＤフリップフロップの非反転端子が排他的論理和回路を介して最初の段のＤフリップフロップの入力端子に接続され、最終段のＤフリップフロップの非反転端子から２Ｎ−１ビットのビットパターンを繰り返えしたパターン信号を出力する少なくとも１つのパターン信号出力回路と、
前記パターン信号が２Ｎ−１ビット出力される毎にビットパターン長を示す信号を出力する信号出力回路と、
前記信号出力回路から出力されたビットパターン長を示す信号に基づいて、前記パターン信号出力回路の非反転端子及び反転端子を含む複数の端子から複数の端子を複数個ずつ繰り返し選択するための選択信号を出力する選択信号出力回路と、
前記選択信号出力回路から出力された選択信号に応じて、前記複数の端子から出力された信号を選択し、選択した信号を擬似ランダム信号として出力する出力回路と、
を含む擬似ランダム信号発生回路。
【請求項２】
Ｎ（Ｎは２以上の自然数）段のＤフリップフロップを備え、隣り合う前段のＤフリップフロップの非反転端子が隣り合う後段のＤフリップフロップの入力端子に接続され、最終段のＤフリップフロップの非反転端子及び最終段以外の１つの段のＤフリップフロップの非反転端子が排他的論理和回路を介して最初の段のＤフリップフロップの入力端子に接続され、最終段のＤフリップフロップの非反転端子から２Ｎ−１ビットのビットパターンを繰り返えしたパターン信号を出力するパターン信号出力回路と、
前記パターン信号出力回路のＤフリップフロップの各非反転端子又は各反転端子に接続され、前記パターン信号が２Ｎ−１ビット出力される毎にビットパターン長を示す信号を出力する信号出力回路と、
２Ｎより小さいＭ（Ｍは２以上の自然数）個の出力端を備え、前記信号出力回路から出力されたビットパターン長を示す信号をカウントし、異なるＭ個の選択信号がＭ個ずつ繰り返し出力されるように、カウントする毎に該Ｍ個の選択信号のいずれか１つの選択信号を出力する選択信号出力回路と、
前記選択信号出力回路から出力された選択信号に応じて、前記パターン信号発生回路の最終段のＤフリップフロップの非反転端子から出力された信号、最終段のＤフリップフロップ以外のＭ−１個のＤフリップフロップの非反転端子のいずれかから出力された信号、及び該Ｍ−１個のＤフリップフロップの反転端子から出力された信号を選択し、選択した信号を擬似ランダム信号として出力する出力回路と、
を含む擬似ランダム信号発生回路。
【請求項３】
前記出力回路を、
各々に、前記Ｍ個の選択信号のいずれか１つが入力されると共に、前記パターン信号出力回路の最終段のＤフリップフロップの非反転端子から出力された信号、及び前記パターン信号出力回路の最終段のＤフリップフロップ以外のＭ−１個のＤフリップフロップのいずれかの非反転端子または反転端子から出力された信号のいずれかが入力されるように接続されたＭ個のアンド回路と、
前記Ｍ個のアンド回路から出力された信号が入力されるように接続され、前記Ｍ個のアンド回路から出力された信号を前記擬似ランダム信号として出力するオア回路と、
を含んで構成した請求項２記載の擬似ランダム信号発生回路。
【請求項４】
前記選択信号に応じて選択される複数の端子が３個以上ある場合には、隣り合うＤフリップフロップの端子が連続して選択されないように構成した請求項１〜請求項３のいずれか１項記載の擬似ランダム信号発生回路。
【請求項５】
前記選択信号に応じて前記Ｄフリップフロップ回路の反転端子及び非反転端子が交互に選択されるように構成した請求項１〜請求項４のいずれか１項記載の擬似ランダム信号発生回路。
【請求項６】
試験動作期間に前記擬似ランダム信号を出力する請求項１〜請求項５のいずれか１項記載の擬似ランダム信号発生回路、及び通常動作期間にシリアル信号を送信する通常動作送信回路を備えた送信装置と
前記試験動作期間に前記送信装置から送信された擬似ランダム信号を受信し、該受信した擬似ランダム信号に基づいて信号伝送状態を測定する測定回路、及び前記通常動作期間に前記送信装置から前記シリアル信号を受信する通常動作受信回路を備えた受信装置と、
を有する通信システム。
【請求項７】
試験動作期間に前記擬似ランダム信号を出力する請求項１〜請求項５のいずれか１項記載の擬似ランダム信号発生回路、及び通常動作期間に画像情報を含むシリアル信号を送信する通常動作送信回路を備えた画像データ送信装置と
前記試験動作期間に前記送信装置から送信された擬似ランダム信号を受信し、該受信した擬似ランダム信号に基づいて信号伝送状態を測定する測定回路、及び前記通常動作期間に前記送信装置から前記画像情報を含むシリアル信号を受信する通常動作受信回路、及び前記画像情報に基づいて画像を形成する画像形成部を備えた画像形成装置と、
を有する画像形成システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、擬似ランダム信号発生装置、通信システム、及び画像形成システムに関する。
【背景技術】
【０００２】
複数のデータ線を有するバスを介してデータを伝送するシステムであって、前記複数のデータ線によって伝送すべきデータを、前記複数のデータ線が発生するＥＭＩ（Electro-Magnetic Interference：電磁干渉）がデータ変換しない場合に比較して減少するような態様でデータ変換するための回路と、前記データ変換されたデータを復調するための回路と、を有するシステムが知られている（特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−０７９３１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、本構成を有しない場合に比べて、電磁波の放射ノイズを低減できる擬似ランダム信号発生装置、通信システム、及び画像形成システムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
請求項１の発明は、Ｎ（Ｎは２以上の自然数）段のＤフリップフロップを備え、隣り合う前段のＤフリップフロップの非反転端子が隣り合う後段のＤフリップフロップの入力端子に接続され、最終段のＤフリップフロップの非反転端子及び最終段以外の１つの段のＤフリップフロップの非反転端子が排他的論理和回路を介して最初の段のＤフリップフロップの入力端子に接続され、最終段のＤフリップフロップの非反転端子から２Ｎ−１ビットのビットパターンを繰り返えしたパターン信号を出力する少なくとも１つのパターン信号出力回路と、前記パターン信号が２Ｎ−１ビット出力される毎にビットパターン長を示す信号を出力する信号出力回路と、前記信号出力回路から出力されたビットパターン長を示す信号に基づいて、前記パターン信号出力回路の非反転端子及び反転端子を含む複数の端子から複数の端子を複数個ずつ繰り返し選択するための選択信号を出力する選択信号出力回路と、前記選択信号出力回路から出力された選択信号に応じて、前記複数の端子から出力された信号を選択し、選択した信号を擬似ランダム信号として出力する出力回路と、を含む擬似ランダム信号発生回路である。
【０００６】
請求項２の発明は、Ｎ（Ｎは２以上の自然数）段のＤフリップフロップを備え、隣り合う前段のＤフリップフロップの非反転端子が隣り合う後段のＤフリップフロップの入力端子に接続され、最終段のＤフリップフロップの非反転端子及び最終段以外の１つの段のＤフリップフロップの非反転端子が排他的論理和回路を介して最初の段のＤフリップフロップの入力端子に接続され、最終段のＤフリップフロップの非反転端子から２Ｎ−１ビットのビットパターンを繰り返えしたパターン信号を出力するパターン信号出力回路と、前記パターン信号出力回路のＤフリップフロップの各非反転端子又は各反転端子に接続され、前記パターン信号が２Ｎ−１ビット出力される毎にビットパターン長を示す信号を出力する信号出力回路と、２Ｎより小さいＭ（Ｍは２以上の自然数）個の出力端を備え、前記信号出力回路から出力されたビットパターン長を示す信号をカウントし、異なるＭ個の選択信号がＭ個ずつ繰り返し出力されるように、カウントする毎に該Ｍ個の選択信号のいずれか１つの選択信号を出力する選択信号出力回路と、前記選択信号出力回路から出力された選択信号に応じて、前記パターン信号発生回路の最終段のＤフリップフロップの非反転端子から出力された信号、最終段のＤフリップフロップ以外のＭ−１個のＤフリップフロップの非反転端子のいずれかから出力された信号、及び該Ｍ−１個のＤフリップフロップの反転端子から出力された信号を選択し、選択した信号を擬似ランダム信号として出力する出力回路と、を含む擬似ランダム信号発生回路である。
【０００７】
請求項３の発明は、前記出力回路を、各々に、前記Ｍ個の選択信号のいずれか１つが入力されると共に、前記パターン信号出力回路の最終段のＤフリップフロップの非反転端子から出力された信号、及び前記パターン信号出力回路の最終段のＤフリップフロップ以外のＭ−１個のＤフリップフロップのいずれかの非反転端子または反転端子から出力された信号のいずれかが入力されるように接続されたＭ個のアンド回路と、前記Ｍ個のアンド回路から出力された信号が入力されるように接続され、前記Ｍ個のアンド回路から出力された信号を前記擬似ランダム信号として出力するオア回路と、を含んで構成した請求項２記載の擬似ランダム信号発生回路である。
【０００８】
請求項４の発明は、前記選択信号に応じて選択される複数の端子が３個以上ある場合には、隣り合うＤフリップフロップの端子が連続して選択されないように構成した請求項１〜請求項３のいずれか１項記載の擬似ランダム信号発生回路である。
【０００９】
請求項５の発明は、前記選択信号に応じて前記Ｄフリップフロップ回路の反転端子及び非反転端子が交互に選択されるように構成した請求項１〜請求項４のいずれか１項記載の擬似ランダム信号発生回路である。
【００１０】
請求項６の発明は、試験動作期間に前記擬似ランダム信号を出力する請求項１〜請求項５のいずれか１項記載の擬似ランダム信号発生回路、及び通常動作期間にシリアル信号を送信する通常動作送信回路を備えた送信装置と前記試験動作期間に前記送信装置から送信された擬似ランダム信号を受信し、該受信した擬似ランダム信号に基づいて信号伝送状態を測定する測定回路、及び前記通常動作期間に前記送信装置から前記シリアル信号を受信する通常動作受信回路を備えた受信装置と、を有する通信システムである。
【００１１】
請求項７の発明は、試験動作期間に前記擬似ランダム信号を出力する請求項１〜請求項５のいずれか１項記載の擬似ランダム信号発生回路、及び通常動作期間に画像情報を含むシリアル信号を送信する通常動作送信回路を備えた画像データ送信装置と前記試験動作期間に前記送信装置から送信された擬似ランダム信号を受信し、該受信した擬似ランダム信号に基づいて信号伝送状態を測定する測定回路、及び前記通常動作期間に前記送信装置から前記画像情報を含むシリアル信号を受信する通常動作受信回路、及び前記画像情報に基づいて画像を形成する画像形成部を備えた画像形成装置と、を有する画像形成システムである。
【発明の効果】
【００１２】
請求項１に記載の発明によれば、本構成を有しない場合に比べて、電磁波の放射ノイズを低減できる。
【００１３】
請求項２に記載の発明によれば、本構成を有しない場合に比べて、電磁波の放射ノイズを低減できる。
【００１４】
請求項３に記載の発明によれば、本構成を有しない場合に比べて、電磁波の放射ノイズを低減できる。
【００１５】
請求項４に記載の発明によれば、隣り合うＤフリップフロップの端子が連続して選択される場合に比べて、電磁波の放射ノイズを低減できる。
【００１６】
請求項５に記載の発明によれば、反転端子が連続して選択される場合及び非反転端子が連続して選択される場合に比べて、電磁波の放射ノイズを低減できる。
【００１７】
請求項６に記載の発明によれば、本構成を有しない場合に比べて、電磁波の放射ノイズを低減できる。
【００１８】
請求項７に記載の発明によれば、本構成を有しない場合に比べて、電磁波の放射ノイズを低減できる。
【図面の簡単な説明】
【００１９】
【図１】第１〜第３実施の形態に係る画像形成システムの構成を示す図である。
【図２】第１〜第３の実施の形態のメインコントローラに設けられた送信回路、及び画像形成装置に設けられた受信回路の構成を示す図である。
【図３】第１〜第３の実施の形態の擬似ランダム信号発生回路の概略構成図である。
【図４】Ｎが７，Ｍが２の擬似ランダム信号発生回路の構成の一例を示す図である。
【図５】擬似ランダム信号発生回路に設けられた２７−１ビットのパターン信号出力回路が出力するパターン信号の遷移を示す表である。
【図６】Ｎが７，Ｍが２の擬似ランダム信号発生回路の構成の一例を示す図である。
【図７】Ｎが７，Ｍが２の擬似ランダム信号発生回路の構成の一例を示す図である。
【図８】Ｎが７，Ｍが２の擬似ランダム信号発生回路の構成の一例を示す図である。
【図９】Ｎが７，Ｍが４の擬似ランダム信号発生回路の構成の一例を示す図である。
【図１０】Ｎが７，Ｍが４の擬似ランダム信号発生回路の構成の一例を示す図である。
【図１１】Ｎが７，Ｍが４の擬似ランダム信号発生回路の構成の一例を示す図である。
【図１２】Ｎが９，Ｍが５の擬似ランダム信号発生回路の構成の一例を示す図である。
【図１３】図１１に示す擬似ランダム信号発生回路の出力波形である。
【図１４】図１１に示すパターン信号出力回路の出力波形である。
【図１５】図１１に示す擬似ランダム信号発生回路の出力波形を高速フーリエ変換（ＦＦＴ）したものを示す図である。
【図１６】図１１に示すパターン信号出力回路の出力波形のＦＦＴを示す図である。
【図１７】図１５及び図１６の波形を重ねて表した図である。
【図１８】図１２に示す擬似ランダム信号発生回路の出力波形である。
【図１９】図１２に示すパターン信号出力回路の出力波形である。
【図２０】図１２に示す擬似ランダム信号発生回路の出力波形のＦＦＴを示す図である。
【図２１】図１２に示すパターン信号出力回路の出力波形のＦＦＴを示す図である。
【図２２】図２０及び図２１の波形を重ねて表した図である。
【図２３】Ｎが７、Ｍが４の擬似ランダム信号発生回路のタップ位置の一例を模式的に示した図である。
【図２４】Ｎが７、Ｍが４の擬似ランダム信号発生回路のタップ位置の他の例を模式的に示した図である。
【図２５】図２３の擬似ランダム信号発生回路、図２４の擬似ランダム信号発生回路、及び最終段のＤフリップフロップＤＦＦ７のみを出力タップとした場合の擬似ランダム信号発生回路の各出力波形のＦＦＴを示す図である。
【図２６】Ｎが９、Ｍが５の擬似ランダム信号発生回路のタップ位置の一例を模式的に示した図である。
【図２７】Ｎが９、Ｍが５の擬似ランダム信号発生回路のタップ位置の一例を模式的に示した図である。
【図２８】図２６の擬似ランダム信号発生回路、図２７の擬似ランダム信号発生回路、及び最終段のＤフリップフロップＤＦＦ９のみを出力タップとした場合の擬似ランダム信号発生回路の各出力波形のＦＦＴを示す図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して、実施の形態について詳細に説明する。
【００２１】
［第１の実施の形態］
【００２２】
図１は、本実施の形態に係る画像形成システムの構成を示す図である。
【００２３】
図１に示すように、本実施の形態に係る画像形成システムは、メインコントローラ２０及び画像形成装置３０を備えている。メインコントローラ２０及び画像形成装置３０は、シリアルバス５０を介して接続されている。
【００２４】
本実施の形態に係る画像形成システムは、画像形成装置３０に画像データを送信して画像を形成させる通常モードと、シリアルバス５０を介したシリアル伝送のテストを行うテストモードとに切替え可能に構成されている。
【００２５】
この画像形成システムは、通常モード及びテストモードを有する。通常モードは、テスト用のデータ（擬似ランダム信号（PRBS : Pseudo Random Binary (Bit) Sequence））以外の画像データ等のシリアルデータを伝送して画像形成等の通常の動作を行うモードである。テストモードは、シリアルバス５０を介したシリアルデータの伝送状態を確認するためのモードである。通常モード中は、メインコントローラ２０は、送信対象の画像データ等をシリアルデータに変換して、シリアルバス５０を介して画像形成装置３０に送信する。テストモード中は、メインコントローラ２０から擬似ランダム信号を発生させてシリアルバス５０を介して画像形成装置３０に送信する。
【００２６】
メインコントローラ２０は、ＣＰＵ（Central Processing Unit）２１、ＲＯＭ（Read Only Memory）２２、ＲＡＭ（Random Access Memory）２３、ＨＤＤ（Hard Disk Drive）２４、通信インタフェース２５、操作パネル２６、及び送信回路２７を備え、各々システムバス２８を介して接続されている。
【００２７】
ＣＰＵ２１は、ＲＯＭ２２やＨＤＤ２４に記憶されているプログラム（通常モードとテストモードとを切替えるためのプログラムや、通常モード中に画像データを送信するためのプログラムなど）を実行し、メインコントローラ２０全体の動作を制御する。ＲＯＭ２２には、ＣＰＵ２１が実行するプログラムやＣＰＵ２１の処理に必要なデータ等が記憶されている。ＲＡＭ２３は、ワークメモリや画像データを一時的に記憶するイメージバッファとして使用される。
【００２８】
なお、ＣＰＵ２１が実行するプログラムを記憶するための記憶媒体は、ＲＯＭ２２やＨＤＤ２４に限定されない。例えば、フレキシブルディスクやＤＶＤディスク、光磁気ディスクやＣＤ−ＲＯＭ等（不図示）であってもよいし、通信インタフェース２５を介して接続された他の装置の記憶装置であってもよい。
【００２９】
通信インタフェース２５は、不図示の通信手段に接続され、該通信手段に接続された外部のホストコンピュータと通信を行うためのインタフェースである。通信手段は、例えば、公衆回線や、専用の通信回線であってもよいし、インターネット、ＬＡＮ(Local Area Network)、ＷＡＮ(Wide Area Network)等のネットワークであってもよい。また、通信手段を、無線の通信手段としてもよいし、有線の通信手段としてもよい。
【００３０】
操作パネル２６は、例えば、タッチパネルディスプレイから構成され、様々な情報や設定画面などを表示したり、利用者が接触操作することで情報や命令を指示入力したりする。ＣＰＵ２１は、操作パネル２６の表示を制御すると共に、操作パネル２６に対する操作を検出して、利用者の操作により指定された情報等を受け付ける。
【００３１】
送信回路２７は、シリアルバス５０に接続されている。メインコントローラ２０は、送信回路２７を介して画像形成装置３０にシリアルデータを送信する。
【００３２】
画像形成装置３０は、ＣＰＵ（Central Processing Unit）２１、ＲＯＭ（Read Only Memory）２２、ＲＡＭ（Random Access Memory）２３、画像形成部３４、及び受信回路３５を備え、各々システムバス３６を介して接続されている。
【００３３】
ＣＰＵ３１は、ＲＯＭ３２に記憶されているプログラム（受信した画像データに基づいて画像が形成されるよう画像形成部３４を制御するプログラム等を含む）を実行し、画像形成装置３０全体の動作を制御する。ＲＯＭ３２には、ＣＰＵ３１が実行するプログラムやＣＰＵ３１の処理に必要なデータ等が記憶されている。ＲＡＭ３３は、ワークメモリや画像データを一時的に記憶するイメージバッファとして使用される。
【００３４】
画像形成部３４は、画像データに基づいて画像を形成する。画像形成部３４は、感光体を帯電し、該感光体を画像データに基づいて露光し、トナーを用いて該露光により生成された静電潜像を現像し、該現像した画像を記録媒体に直接或いは中間転写体を介して転写して、該転写した画像を定着器を用いて定着する電子写真方式の画像形成部であってもよいし、画像データに基づいて記録媒体にインク滴を吐出するインクジェット方式の画像形成部であってもよい。
【００３５】
受信回路３５は、シリアルバス５０に接続されている。画像形成装置３０は、受信回路３５を介してメインコントローラ２０から送信されたシリアルデータを受信する。
【００３６】
図２は、メインコントローラ２０に設けられた送信回路２７、及び画像形成装置３０に設けられた受信回路３５の構成を示す図である。
【００３７】
送信回路２７は、通常データ送信回路４０、擬似ランダム信号発生回路４１、及び選択回路４２を含んで構成されている。受信回路３５は、通常データ受信回路４３、及び伝送状態測定部４４を含んで構成されている。
【００３８】
送信回路２７において、通常データ送信回路４０は、受信回路３５に送信すべき信号（前述の画像データ等）を送信する回路である。擬似ランダム信号発生回路４１は、擬似ランダム信号を発生させる回路である。選択回路４２は、通常モード中は、通常データ送信回路４０から出力された画像データ等のシリアルデータを選択してシリアルバス５０に伝送する。テストモード中は、擬似ランダム信号発生回路４１から出力された擬似ランダム信号を選択してシリアルバス５０に伝送する。選択回路４２の切替えは、ＣＰＵ２１により行われる。
【００３９】
受信回路３５において、通常データ受信回路４３は、通常データ送信回路４０からシリアルバス５０を介して伝送されたシリアルデータを受信して処理する。伝送状態測定部４４は、シリアル信号の伝送状態を示すビットエラー率を測定するものであって、擬似ランダム信号受信回路４５及びビットエラー測定部４６を備えている。擬似ランダム信号受信回路４５は、擬似ランダム信号発生回路４１から出力された擬似ランダム信号を受信して不図示のレジスタ等に蓄積する。ビットエラー測定部４６は、送信回路２７の擬似ランダム信号発生回路４１と同じ回路を有しており、該回路で発生させた擬似ランダム信号と、擬似ランダム信号受信回路４５で受信された擬似ランダム信号とを比較して伝送状態を示すビットエラー率を求める。該ビットエラー率は、不図示の送信機能を用いて受信回路４５からシリアルバス５０を介してメインコントローラ２０に送信してもよいし、何らかの表示デバイスに測定結果を表示させるようにしてもよい。このビットエラー率に応じて通常データ送信回路４０の設定（例えば、波形振幅やプリエンファシス、イコライジングなどのパラメータを設定）が、メインコントローラ２０のＣＰＵ２１により自動で、或いは管理者により手動で、変更される。なお、ここでは、ビットエラー率を測定する例について説明したが、受信信号の振幅等、他の特性を測定するものであってもよい。
【００４０】
図３は、擬似ランダム信号発生回路４１の概略構成図である。
【００４１】
擬似ランダム信号発生回路４１は、Ｎ（Ｎは２以上の自然数）段のＤフリップフロップを備えたパターン信号出力回路１０、ビットパターン長カウント回路１２、Ｍ（Ｍは、２以上且つ２Ｎより小さい自然数）進カウンタ回路１４、タップ出力シフト回路１６を備えている。
【００４２】
パターン信号出力回路１０は、２Ｎ−１ビットのビットパターンを繰り返したパターン信号を出力する。
【００４３】
ビットパターン長カウント回路１２は、上記パターン信号が２Ｎ−１ビット出力される毎にビットパターン長を示す信号を出力する。
【００４４】
Ｍ進カウンタ回路１４は、Ｍ個の出力端を備え、ビットパターン長カウント回路１２から出力されたビットパターン長を示す信号をカウントし、異なるＭ個の選択信号がＭ個ずつ繰り返し出力されるように、カウントする毎にＭ個の選択信号のいずれか１つの選択信号を出力する。
【００４５】
タップ出力シフト回路１６は、Ｍ進カウンタ回路１４から出力された選択信号に応じて、パターン信号出力回路１０のパターン信号を出力するタップ（端子）を切り換えて（選択して）、該選択したタップから出力された信号を擬似ランダム信号として出力する。
【００４６】
ここで、具体例を挙げて説明する。
【００４７】
図４は、Ｎを７、Ｍを２として、７ビットのランダムデータを模擬した擬似ランダム信号を発生する擬似ランダム信号発生回路の一例を示す図である。
【００４８】
図４に示すように、本実施の形態には、最終段から２７−１（＝１２７）ビットのビットパターンを繰り返したパターン信号を出力するパターン信号出力回路１０が設けられている。パターン信号出力回路１０には、３つのアンド回路ＡＮＤ１〜ＡＮＤ３を備えたビットパターン長カウント回路１２が接続されている。ビットパターン長カウント回路１２の出力端は、２つの出力端を備えた選択信号出力回路としての２進カウンタ回路１４の入力端に接続され、２進カウンタ回路１４の出力端は、擬似ランダム信号を出力するタップを切り換えて擬似ランダム信号を出力するタップ出力シフト回路１６に接続されている。
【００４９】
パターン信号出力回路１０は、７段のＤフリップフロップＤＦＦ１〜ＤＦＦ７を備えている。ＤフリップフロップＤＦＦ１〜ＤＦＦ７の隣り合う前段のＤフリップフロップＤＦＦＫ（Ｋ＝１〜６）の非反転端子Ｑは、隣り合う後段のＤフリップフロップＤＦＦＫ＋１の入力端子Ｄに接続されている。
【００５０】
最終段のＤフリップフロップＤＦＦ７の非反転端子Ｑ、及び最終段より１つ前の段のＤフリップフロップＤＦＦ６の非反転端子Ｑは、排他的論理和回路ＥＸＯＲを介して最初の段のＤフリップフロップＤＦＦ１の入力端子Ｄに接続されている。また、ＤフリップフロップＤＦＦ１〜ＤＦＦ７の各々のクロック端子ＣＬＫには、クロック信号が入力されるように図示しないクロック信号発生器に接続されている。
【００５１】
このパターン信号出力回路１０の最終段のＤフリップフロップＤＦＦ７の非反転端子Ｑからは、図５に示すように、２７−１（＝１２７）ビットのビットパターンを繰り返したパターン信号が出力される。
【００５２】
ビットパターン長カウント回路１２のアンド回路ＡＮＤ１の入力端には、パターン信号出力回路１０の１段目から４段目のＤフリップフロップＤＦＦ１〜ＤＦＦ４の非反転端子Ｑの各々が接続され、アンド回路ＡＮＤ２の入力端には、残りのＤフリップフロップ、すなわちＤフリップフロップＤＦＦ５〜ＤＦＦ７の各々の非反転端子Ｑが接続され、アンド回路ＡＮＤ１、ＡＮＤ２の各出力端は、アンド回路ＡＮＤ３の入力端に接続されている。
【００５３】
このビットパターン長カウント回路１２のアンド回路ＡＮＤ３からは、ＤフリップフロップＤＦＦ１〜ＤＦＦ７の非反転端子Ｑの全てからハイレベルの信号が出力される毎に、ハイレベルに立ち上がるビットパターン長を示す信号が出力される。
【００５４】
２進カウンタ回路１４には、１つのＤフリップフロップＤＦＦＡが設けられている。ＤフリップフロップＤＦＦＡの非反転端子ＱＡ及び反転端子／ＱＡは２つの出力端として機能する。
【００５５】
ＤフリップフロップＤＦＦＡのクロック端子には、ビットパターン長を示す信号が入力されるようにビットパターン長カウント回路１２のアンド回路ＡＮＤ３の出力端が接続されている。
【００５６】
タップ出力シフト回路１６には、２進カウンタ回路１４の出力端と同数のアンド回路ＡＮＤ４〜ＡＮＤ５、及びオア回路ＯＲが設けられている。
【００５７】
アンド回路ＡＮＤ４の入力端には、パターン信号出力回路１０の４段目のＤフリップフロップＤＦＦ４の非反転端子Ｑ、２進カウンタ回路１４のＤフリップフロップＤＦＦＡの非反転端子ＱＡの各々が接続されている。
【００５８】
アンド回路ＡＮＤ５の入力端には、パターン信号出力回路１０の最終段のＤフリップフロップＤＦＦ７の非反転端子Ｑ、２進カウンタ回路１４のＤフリップフロップＤＦＦＡの反転端子／ＱＡの各々が接続されている。
【００５９】
そして、アンド回路ＡＮＤ４〜ＡＮＤ５の出力端は、オア回路ＯＲの入力端に接続されている。
【００６０】
本実施の形態の擬似ランダム信号発生回路４１によれば、パターン信号出力回路１０のＤフリップフロップＤＦＦ１〜ＤＦＦ７の各非反転端子Ｑから出力された信号が、ビットパターン長カウント回路１２のアンド回路ＡＮＤ１、ＡＮＤ２の入力端の各々に入力される。ＤフリップフロップＤＦＦ１〜ＤＦＦ７の各非反転端子Ｑの全てからハイレベルの信号が出力されると、アンド回路ＡＮＤ１、ＡＮＤ２の各出力端からハイレベルの信号が出力されるため、アンド回路ＡＮＤ３からハイレベルの信号が出力される。
【００６１】
ＤフリップフロップＤＦＦ７の非反転端子Ｑからは２７−１ビットのパターン長を有するパターン信号が繰り返し出力されるが、このパターン信号が繰り返し出力される際に、２７−１ビット毎にＤフリップフロップＤＦＦ１〜ＤＦＦ７の各非反転端子Ｑの全てからハイレベルの信号が出力されるため、ビットパターン長カウント回路１２のアンド回路ＡＮＤ３からは、パターン信号のパターン長に相当する２７−１ビット分の信号がＤフリップフロップＤＦＦ７の非反転端子Ｑから出力される毎にハイレベルに立ち上がるパターン長を示す信号が出力される。
【００６２】
ビットパターン長カウント回路１２のアンド回路ＡＮＤ３から出力されたパターン長を示す信号は、２進カウンタ回路１４のＤフリップフロップ回路ＤＦＦＡのクロック端子ＣＬＫに入力される。従って、ビットパターン長カウント回路１２から出力されたビットパターン長を示す信号がハイレベルに立ち上がる毎に、２進カウンタ回路１４の非反転端子ＱＡ、反転端子／ＱＡの各々から表１に示すハイレベル及びローレベルを組合せた４種類の組合せ信号が繰り返し出力される。なお、表１において１はハイレベル、０はローレベルを各々示す。
【００６３】
【表１】
0005397254.tif 000002
【００６４】
ＤフリップフロップＤＦＦ１〜ＤＦＦ７の非反転端子の全てからハイレベルの信号が出力される毎に、ビットパターン長カウント回路１２から出力されるビットパターン長を示す信号がハイレベルに立ち上がるため、２進カウンタ回路１４の非反転端子ＱＡがハイレベルになると、このハイレベル信号が選択信号としてアンド回路ＡＮＤ４に入力される。アンド回路ＡＮＤ４には、ＤフリップフロップＤＦＦ４の非反転端子Ｑから出力された信号が入力されているので、この信号がハイレベルになる毎にアンド回路ＡＮＤ４及びオア回路ＯＲを介して擬似ランダム信号として出力される。このＤフリップフロップＤＦＦ４の非反転端子Ｑから出力された擬似ランダム信号は、ビットパターン長を示す信号が次に立ち上がるまで、すなわち１２７ビット分出力されるまで継続される。
【００６５】
同様に、２進カウンタ回路１４の反転端子／ＱＡからハイレベルの信号（選択信号）が出力されると、ＤフリップフロップＤＦＦ７の非反転端子Ｑから出力された信号が選択され、ＤフリップフロップＤＦＦ７の非反転端子Ｑから出力された信号がハイレベルになる毎にアンド回路ＡＮＤ５及びオア回路ＯＲを介して擬似ランダム信号として出力される。
【００６６】
上記の擬似ランダムパターン信号が表１に示した２種類の組合せ信号、すなわち選択信号の各々に応じてパターン信号出力回路１０の異なるタップから順に出力される。これらの擬似ランダム信号は、各々異なったタップから出力されるので、各々のパターンは異なっている。
【００６７】
これらの異なるパターンの擬似ランダム信号が２種類の組合せ信号により選択される毎に繰り返し出力される。この結果、４段目のＤフリップフロップＤＦＦ４の非反転端子Ｑと、最終段のＤフリップフロップＤＦＦ７の非反転端子Ｑとが交互に選択され、本実施の形態の擬似ランダム信号のビットパターン長は、１２７×２＝２５４ビットとなり、２５４（（２Ｎ−１）×Ｍ：ただし、Ｎ＝７、Ｍ＝２）ビットのビットパターンを繰り返した擬似ランダム信号が出力される。
【００６８】
なお、ここでは、ＤフリップフロップＤＦＦ４の非反転端子Ｑから出力された信号と、ＤフリップフロップＤＦＦ７の非反転端子Ｑから出力された信号とが、選択信号に応じて選択されて出力されるよう構成したが、これに限定されない。本実施の形態では、選択信号出力回路として２進カウンタを用いているため、パターン信号出力回路１０を構成するＤフリップフロップＤＦＦ１〜ＤＦＦ７の各非反転端子Ｑ及び各反転端子／Ｑの中の異なる２つの端子から出力される信号が選択されればよい。
【００６９】
従って、例えば、図６に示すように、タップ出力シフト回路１６のアンド回路ＡＮＤ４の入力端の一方に、パターン信号出力回路１０の４段目のＤフリップフロップＤＦＦ４の非反転端子Ｑの代わりに、パターン信号出力回路１０の２段目のＤフリップフロップＤＦＦ２の非反転端子Ｑが接続されていてもよい。このような構成により、２段目のＤフリップフロップＤＦＦ２の非反転端子Ｑと、最終段のＤフリップフロップＤＦＦ７の非反転端子Ｑとが交互に選択される。
【００７０】
また、図７に示すように、タップ出力シフト回路１６のアンド回路ＡＮＤ４の入力端の一方に、パターン信号出力回路１０の４段目のＤフリップフロップＤＦＦ４の非反転端子Ｑの代わりに、パターン信号出力回路１０の最終段のＤフリップフロップＤＦＦ７の反転端子／Ｑが接続されていてもよい。このような構成により、最終段のＤフリップフロップＤＦＦ７の反転端子／Ｑと、最終段のＤフリップフロップＤＦＦ７の非反転端子Ｑとが交互に選択される。
【００７１】
また、図７と同じことを２つのパターン信号出力回路を用いて行うようにしてもよい。例えば、図８に示すように、パターン信号出力回路１０と同じ構成を有するパターン信号出力回路１０Ａを設け、タップ出力シフト回路１６のアンド回路ＡＮＤ４の入力端には、パターン信号出力回路１０Ａの最終段のＤフリップフロップＤＦＦ７の反転端子／Ｑ、２進カウンタ回路１４のＤフリップフロップＤＦＦＡの非反転端子ＱＡの各々を接続し、アンド回路ＡＮＤ５の入力端に、パターン信号出力回路１０の最終段のＤフリップフロップＤＦＦ７の非反転端子Ｑ、２進カウンタ回路１４のＤフリップフロップＤＦＦＡの反転端子／Ｑの各々を接続して構成してもよい。このような構成により、パターン信号出力回路１０Ａの最終段のＤフリップフロップＤＦＦ７の反転端子／Ｑと、パターン信号出力回路１０の最終段のＤフリップフロップＤＦＦ７の非反転端子Ｑとが交互に選択される。
【００７２】
なお、図８では、ビットパターン長カウント回路１２のアンド回路ＡＮＤ１の入力端には、パターン信号出力回路１０の１段目から４段目のＤフリップフロップＤＦＦ１〜ＤＦＦ４の非反転端子Ｑの各々が接続され、アンド回路ＡＮＤ２の入力端には、残りのＤフリップフロップ、すなわちＤフリップフロップＤＦＦ５〜ＤＦＦ７の各々の非反転端子Ｑが接続されているが、アンド回路ＡＮＤ１の入力端にパターン信号出力回路１０Ａの１段目から４段目のＤフリップフロップＤＦＦ１〜ＤＦＦ４の非反転端子Ｑの各々が接続され、アンド回路ＡＮＤ２の入力端には、パターン信号出力回路１０ＡのＤフリップフロップＤＦＦ５〜ＤＦＦ７の各々の非反転端子Ｑが接続されていてもよい。
【００７３】
［第２の実施の形態］
【００７４】
第１の実施の形態では、選択信号出力回路として２進カウンタを用いて擬似ランダム信号発生回路４１を構成した場合について説明したが、これに限定されない。例えば、４進カウンタを用いて擬似ランダム信号発生回路４１を構成してもよい。
【００７５】
第２の実施の形態では、Ｎを７、Ｍを４として、７ビットのランダムデータを模擬した擬似ランダム信号を発生する擬似ランダム信号発生回路を例に挙げて説明する。なお、全体構成図は、第１の実施の形態において図１から図３を用いて説明した構成と同じであるため、説明を省略する。
【００７６】
図９に示すように、本実施の形態には、第１の実施の形態の擬似ランダム信号発生回路４１と同様に、最終段から２７−１（＝１２７）ビットのビットパターンを繰り返したパターン信号を出力するパターン信号出力回路１０が設けられている。パターン信号出力回路１０には、３つのアンド回路ＡＮＤ１〜ＡＮＤ３を備えたビットパターン長カウント回路１２が接続されている。ビットパターン長カウント回路１２の出力端は、４つの出力端を備えた選択信号出力回路としての４進カウンタ回路１４Ａ（第１の実施の形態の２進カウンタ回路と区別するため、Ａの符号を付す）の入力端に接続され、４進カウンタ回路１４Ａの各出力端は、擬似ランダム信号を出力するタップを切り換えて擬似ランダム信号を出力するタップ出力シフト回路１６Ａ（第１の実施の形態のタップ出力シフト回路１６と区別するため、Ａの符号を付す）に接続されている。
【００７７】
パターン信号出力回路１０、及びビットパターン長カウント回路１２については、第１の実施の形態と同じ構成であるため、ここでは説明を省略する。
【００７８】
４進カウンタ回路１４Ａには、２つのＤフリップフロップＤＦＦＡ、ＤＦＦＢが設けられている。ＤフリップフロップＤＦＦＡの非反転端子ＱＡ及び反転端子／ＱＡ、並びにＤフリップフロップＤＦＦＢの非反転端子ＱＢ及び反転端子／ＱＢの各々は、４つの出力端として機能する。
【００７９】
ＤフリップフロップＤＦＦＡのクロック端子には、ビットパターン長を示す信号が入力されるようにビットパターン長カウント回路１２のアンド回路ＡＮＤ３の出力端が接続されている。
【００８０】
ＤフリップフロップＤＦＦＡの非反転端子ＱＡは、ＤフリップフロップＤＦＦＢのクロック端子ＣＬＫに接続され、反転端子／ＱＡはＤフリップフロップＤＦＦＡの入力端Ｄに接続されている。また、ＤフリップフロップＤＦＦＢの反転端子／ＱＢもＤフリップフロップＤＦＦＡと同様に、ＤフリップフロップＤＦＦＢの入力端Ｄに接続されている。
【００８１】
タップ出力シフト回路１６Ａには、４進カウンタ回路１４Ａの出力端と同数のアンド回路ＡＮＤ４〜ＡＮＤ７、及びオア回路ＯＲが設けられている。
【００８２】
アンド回路ＡＮＤ４の入力端には、パターン信号出力回路１０の最初の段のＤフリップフロップＤＦＦ１の非反転端子Ｑ、４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＡの反転端子／ＱＡ、及び４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＢの反転端子／ＱＢの各々が接続されている。
【００８３】
アンド回路ＡＮＤ５の入力端には、パターン信号出力回路１０の３段目のＤフリップフロップＤＦＦ３の非反転端子Ｑ、４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＡの反転端子／ＱＡ、及び４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＢの非反転端子ＱＢの各々が接続されている。
【００８４】
アンド回路ＡＮＤ６の入力端には、パターン信号出力回路１０の５段目のＤフリップフロップＤＦＦ５の非反転端子Ｑ、４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＡの非反転端子ＱＡ、及び４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＢの反転端子／ＱＢの各々が接続されている。
【００８５】
また、アンド回路ＡＮＤ７の入力端には、パターン信号出力回路１０の最終段のＤフリップフロップＤＦＦ７の非反転端子Ｑ、４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＡの非反転端子ＱＡ、及び４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＢの非反転端子ＱＢの各々が接続されている。
【００８６】
そして、アンド回路ＡＮＤ４〜ＡＮＤ７の出力端は、オア回路ＯＲの入力端に接続されている。
【００８７】
本実施の形態の擬似ランダム信号発生回路４１によれば、パターン信号出力回路１０のＤフリップフロップＤＦＦ１〜ＤＦＦ７の各非反転端子Ｑから出力された信号が、ビットパターン長カウント回路１２のアンド回路ＡＮＤ１、ＡＮＤ２の入力端の各々に入力される。ＤフリップフロップＤＦＦ１〜ＤＦＦ７の各非反転端子Ｑの全てからハイレベルの信号が出力されると、アンド回路ＡＮＤ１、ＡＮＤ２の各出力端からハイレベルの信号が出力されるため、アンド回路ＡＮＤ３からハイレベルの信号が出力される。
【００８８】
ＤフリップフロップＤＦＦ７の非反転端子Ｑからは２７−１ビットのパターン長を有するパターン信号が繰り返し出力されるが、このパターン信号が繰り返し出力される際に、２７−１ビット毎にＤフリップフロップＤＦＦ１〜ＤＦＦ７の各非反転端子Ｑの全てからハイレベルの信号が出力されるため、ビットパターン長カウント回路１２のアンド回路ＡＮＤ３からは、パターン信号のパターン長に相当する２７−１ビット分の信号がＤフリップフロップＤＦＦ７の非反転端子Ｑから出力される毎にハイレベルに立ち上がるパターン長を示す信号が出力される。
【００８９】
ビットパターン長カウント回路１２のアンド回路ＡＮＤ３から出力されたパターン長を示す信号は、４進カウンタ回路１４ＡのＤフリップフロップ回路ＤＦＦＡのクロック端子ＣＬＫに入力される。従って、ビットパターン長カウント回路１２から出力されたビットパターン長を示す信号がハイレベルに立ち上がる毎に、４進カウンタ回路１４Ａの非反転端子ＱＡ、反転端子／ＱＡ、非反転端子ＱＢ、及び反転端子／ＱＢの各々から表２に示すハイレベル及びローレベルを組合せた４種類の組合せ信号が繰り返し出力される。なお、表２において１はハイレベル、０はローレベルを各々示す。
【００９０】
【表２】
0005397254.tif 000003
【００９１】
ＤフリップフロップＤＦＦ１〜ＤＦＦ７の非反転端子の全てからハイレベルの信号が出力される毎に、ビットパターン長カウント回路１２から出力されるビットパターン長を示す信号がハイレベルに立ち上がるため、４進カウンタ回路１４Ａの非反転端子ＱＡ及び非反転端子ＱＢがハイレベルになり、かつ反転端子／ＱＡ及び反転端子／ＱＢがローレベルになると、この２つのハイレベル信号が選択信号としてアンド回路ＡＮＤ７に入力される。アンド回路ＡＮＤ７には、ＤフリップフロップＤＦＦ７の非反転端子Ｑから出力された信号が入力されているので、この信号がハイレベルになる毎にアンド回路ＡＮＤ７及びオア回路ＯＲを介して擬似ランダム信号として出力される。このＤフリップフロップＤＦＦ７の非反転端子Ｑから出力された擬似ランダム信号は、ビットパターン長を示す信号が次に立ち上がるまで、すなわち１２７ビット分出力されるまで継続される。
【００９２】
同様に、４進カウンタ回路１４Ａの非反転端子ＱＡ及び反転端子／ＱＢからハイレベルの信号（選択信号）が出力されると、ＤフリップフロップＤＦＦ５の非反転端子Ｑから出力された信号が選択され、ＤフリップフロップＤＦＦ５の非反転端子Ｑから出力された信号がハイレベルになる毎にアンド回路ＡＮＤ６及びオア回路ＯＲを介して擬似ランダム信号として出力される。
【００９３】
また、４進カウンタ回路１４Ａの反転端子／ＱＡ及び非反転端子ＱＢからハイレベルの信号が出力されると、ＤフリップフロップＤＦＦ３の非反転端子Ｑから出力されたハイレベルの信号が、アンド回路ＡＮＤ５及びオア回路ＯＲを介して擬似ランダムパターン信号として出力される。
【００９４】
そして、４進カウンタ回路１４Ａの反転端子／ＱＡ及び反転端子／ＱＢからハイレベルの信号が出力されると、ＤフリップフロップＤＦＦ１の非反転端子Ｑから出力されたハイレベルの信号が、アンド回路ＡＮＤ４及びオア回路ＯＲを介して擬似ランダムパターン信号として出力される。
【００９５】
上記の擬似ランダムパターン信号が表２に示した４種類の組合せ信号、すなわち選択信号の各々に応じてパターン信号出力回路１０の異なるタップから順に出力される。これらの擬似ランダム信号は、各々異なったタップから出力されるので、各々のパターンは異なっている。
【００９６】
これらの異なるパターンの擬似ランダム信号が４種類の組合せ信号により選択される毎に繰り返し出力される。この結果、本実施の形態の擬似ランダム信号のビットパターン長は、図１３に示すように、１２７×４＝５０８ビットとなり、５０８（（２Ｎ−１）×Ｍ：ただし、Ｎ＝７、Ｍ＝４）ビットのビットパターンを繰り返した擬似ランダム信号が出力される。
【００９７】
なお、図９に示した例では、ＤフリップフロップＤＦＦ７の非反転端子Ｑから出力された信号、ＤフリップフロップＤＦＦ５の非反転端子Ｑから出力された信号、ＤフリップフロップＤＦＦ３の非反転端子Ｑから出力された信号、及びＤフリップフロップＤＦＦ１の非反転端子Ｑから出力された信号が、この順番で繰り返し選択され出力される（すなわち、選択される端子が、ＤＦＦ７の非反転端子Ｑ→ＤＦＦ５の非反転端子Ｑ→ＤＦＦ３の非反転端子Ｑ→ＤＦＦ１の非反転端子Ｑ→ＤＦＦ７の非反転端子Ｑ→ＤＦＦ５の非反転端子Ｑ・・・と順に変化する）よう構成したが、これに限定されず、タップ出力シフト回路１６Ａの各アンド回路ＡＮＤ５〜ＡＮＤ７の接続を変更して、上記端子の選択順序を変更してもよい。
【００９８】
例えば、図９に示す構成では、アンド回路ＡＮＤ５の入力端には、パターン信号出力回路１０の３段目のＤフリップフロップＤＦＦ３の非反転端子Ｑを接続し、アンド回路ＡＮＤ６の入力端には、パターン信号出力回路１０の５段目のＤフリップフロップＤＦＦ５の非反転端子Ｑを接続しているが、図１０に示すように、アンド回路ＡＮＤ５の入力端に、パターン信号出力回路１０の５段目のＤフリップフロップＤＦＦ５の非反転端子Ｑを接続し、アンド回路ＡＮＤ６の入力端に、パターン信号出力回路１０の３段目のＤフリップフロップＤＦＦ３の非反転端子Ｑを接続するようにしてもよい。これにより、選択される信号が、ＤＦＦ７の非反転端子Ｑから出力される信号→ＤＦＦ３の非反転端子Ｑから出力される信号→ＤＦＦ５の非反転端子Ｑから出力される信号→ＤＦＦ１の非反転端子Ｑから出力される信号→ＤＦＦ７の非反転端子Ｑから出力される信号→ＤＦＦ３の非反転端子Ｑから出力される信号・・・と変化する。
【００９９】
また、選択信号により選択される端子も、上記ＤフリップフロップＤＦＦ１の非反転端子Ｑ、ＤフリップフロップＤＦＦ３の非反転端子Ｑ、ＤフリップフロップＤＦＦ５の非反転端子Ｑ、及びＤフリップフロップＤＦＦ７の非反転端子Ｑに限定されない。本実施の形態では、選択信号出力回路として４進カウンタを用いているため、パターン信号出力回路１０を構成するＤフリップフロップＤＦＦ１〜ＤＦＦ７の各非反転端子Ｑ及び各反転端子／Ｑの中の異なる４つの端子が選択されればよい。
【０１００】
例えば、図１１に示すように、タップ出力シフト回路１６Ａのアンド回路ＡＮＤ４の入力端に、パターン信号出力回路１０の最初の段のＤフリップフロップＤＦＦ１の反転端子／Ｑ、４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＡの反転端子／ＱＡ、及び４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＢの反転端子／ＱＢの各々を接続する。
【０１０１】
アンド回路ＡＮＤ５の入力端には、パターン信号出力回路１０の６段目のＤフリップフロップＤＦＦ６の非反転端子Ｑ、４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＡの反転端子／ＱＡ、及び４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＢの非反転端子ＱＢの各々を接続する。
【０１０２】
アンド回路ＡＮＤ６の入力端には、パターン信号出力回路１０の３段目のＤフリップフロップＤＦＦ３の反転端子／Ｑ、４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＡの非反転端子ＱＡ、及び４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＢの反転端子／ＱＢの各々を接続する。
【０１０３】
また、アンド回路ＡＮＤ７の入力端には、パターン信号出力回路１０の最終段のＤフリップフロップＤＦＦ７の非反転端子Ｑ、４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＡの非反転端子ＱＡ、及び４進カウンタ回路１４ＡのＤフリップフロップＤＦＦＢの非反転端子ＱＢの各々を接続する。
【０１０４】
このような構成により、選択信号により選択される信号は、ＤＦＦ１の反転端子／Ｑから出力される信号、ＤＦＦ３の反転端子／Ｑから出力される信号、ＤＦＦ６の非反転端子Ｑから出力される信号、及びＤフリップフロップＤＦＦ７の非反転端子Ｑから出力される信号となり、また、選択される順番は、ＤＦＦ７の非反転端子Ｑから出力される信号→ＤＦＦ３の反転端子／Ｑから出力される信号→ＤＦＦ６の非反転端子Ｑから出力される信号→ＤＦＦ１の反転端子／Ｑから出力される信号→ＤＦＦ７の非反転端子Ｑから出力される信号→ＤＦＦ３の反転端子／Ｑから出力される信号・・・の順に選択される。
【０１０５】
［第３の実施の形態］
【０１０６】
第１の実施の形態では、選択信号出力回路として２進カウンタを用いて擬似ランダム信号発生回路４１を構成した場合について説明したが、これに限定されず、例えば、５進カウンタを用いて擬似ランダム信号発生回路４１を構成してもよい。また、第１及び第２の実施の形態では、Ｎを７として、７ビットのランダムデータを模擬した擬似ランダム信号を発生する擬似ランダム信号発生回路を例に挙げて説明したが、これに限定されず、例えば、９ビットのランダムデータを模擬した擬似ランダム信号を発生する擬似ランダム信号発生回路であってもよい。
【０１０７】
第３の実施の形態では、Ｎを９、Ｍを５として、９ビットのランダムデータを模擬した擬似ランダム信号を発生する擬似ランダム信号発生回路を例に挙げて説明する。なお、全体構成図は、第１の実施の形態において図１から図３を用いて説明した構成と同じであるため、説明を省略する。また、第１及び第２の実施の形態と区別するため、擬似ランダム信号発生回路４１の各構成要素の符号に更にＢの添字を付して説明する。
【０１０８】
図１２に示すように、本実施の形態には、最終段から２９−１（＝５１１）ビットのビットパターンを繰り返したパターン信号を出力するパターン信号出力回路１０Ｂが設けられている。パターン信号出力回路１０Ｂには、４つのアンド回路を備えたビットパターン長カウント回路１２Ｂが接続されている。ビットパターン長カウント回路１２Ｂの出力端は、５つの出力端を備えた選択信号出力回路としての５進カウンタ回路１４Ｂの入力端に接続され、５進カウンタ回路１４Ｂの各出力端は、擬似ランダム信号を出力するタップを切り換えて擬似ランダム信号を出力するタップ出力シフト回路１６Ｂに接続されている。
【０１０９】
パターン信号出力回路１０Ｂは、９段のＤフリップフロップＤＦＦ１〜ＤＦＦ９を備えている。ＤフリップフロップＤＦＦ１〜ＤＦＦ９の隣り合う前段のＤフリップフロップＤＦＦＫ（Ｋ＝１〜８）の非反転端子Ｑは、隣り合う後段のＤフリップフロップＤＦＦＫ＋１の入力端子Ｄに接続されている。
【０１１０】
最終段のＤフリップフロップＤＦＦ９の非反転端子Ｑ、及び最終段より４つ前の段のＤフリップフロップＤＦＦ５の非反転端子Ｑは、排他的論理和回路ＥＸＯＲを介して最初の段のＤフリップフロップＤＦＦ１の入力端子Ｄに接続されている。また、ＤフリップフロップＤＦＦ１〜ＤＦＦ９の各々のクロック端子ＣＬＫには、クロック信号が入力されるように図示しないクロック信号発生器に接続されている。
【０１１１】
このパターン信号出力回路１０Ｂの最終段のＤフリップフロップＤＦＦ９の非反転端子Ｑからは、２９−１（＝５１１）ビットのビットパターンを繰り返したパターン信号が出力される。
【０１１２】
ビットパターン長カウント回路１２Ｂの４つのアンド回路のうち３つのアンド回路に、パターン信号出力回路１０Ｂの各段のＤフリップフロップＤＦＦ１〜ＤＦＦ９の非反転端子Ｑの各々が接続され、該３つのアンド回路の各出力端は、残りのアンド回路の入力端に接続されている。そして、該残りのアンド回路から、ＤフリップフロップＤＦＦ１〜ＤＦＦ９の非反転端子Ｑの全てからハイレベルの信号が出力される毎に、ハイレベルに立ち上がるビットパターン長を示す信号が出力される。
【０１１３】
５進カウンタ回路１４Ｂには、３つのＤフリップフロップＤＦＦＡ、ＤＦＦＢ、及びＤＦＦＣが設けられ、図１２に示すように、各々４つのアンド回路及び１つのＯＲ回路を介して、各々図示されるように接続されている。
【０１１４】
ビットパターン長カウント回路１２Ｂから出力されたパターン長を示す信号は、５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＡのクロック端子ＣＬＫに入力される。ビットパターン長カウント回路１２Ｂから出力されたビットパターン長を示す信号がハイレベルに立ち上がる毎に、５進カウンタ回路１４Ｂの非反転端子ＱＡ、反転端子／ＱＡ、非反転端子ＱＢ、及び反転端子／ＱＢ、非反転端子ＱC、及び反転端子／ＱCの各々から表３に示すハイレベル及びローレベルを組合せた５種類の組合せ信号が繰り返し出力される。なお、表３において１はハイレベル、０はローレベルを各々示す。
【０１１５】
【表３】
0005397254.tif 000004
【０１１６】
タップ出力シフト回路１６Ｂには、５つのアンド回路ＡＮＤ１〜ＡＮＤ５、及びオア回路ＯＲが設けられている。
【０１１７】
アンド回路ＡＮＤ１の入力端には、パターン信号出力回路１０Ｂの最終段のＤフリップフロップＤＦＦ９の非反転端子Ｑ、５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＡの反転端子／ＱＡ、５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＢの反転端子／ＱＢ、及び５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＣの反転端子／ＱＣの各々が接続されている。
【０１１８】
アンド回路ＡＮＤ２の入力端には、パターン信号出力回路１０Ｂの３段目のＤフリップフロップＤＦＦ３の反転端子／Ｑ、５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＡの非反転端子ＱＡ、５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＢの反転端子／ＱＢ、及び５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＣの反転端子／ＱＣの各々が接続されている。
【０１１９】
アンド回路ＡＮＤ３の入力端には、パターン信号出力回路１０Ｂの７段目のＤフリップフロップＤＦＦ７の非反転端子Ｑ、５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＡの反転端子／ＱＡ、５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＢの非反転端子ＱＢ、及び５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＣの反転端子／ＱＣの各々が接続されている。
【０１２０】
アンド回路ＡＮＤ４の入力端には、パターン信号出力回路１０Ｂの初段のＤフリップフロップＤＦＦ１の反転端子／Ｑ、５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＡの非反転端子ＱＡ、５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＢの非反転端子ＱＢ、及び５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＣの反転端子／ＱＣの各々が接続されている。
【０１２１】
また、アンド回路ＡＮＤ５の入力端には、パターン信号出力回路１０Ｂの５段目のＤフリップフロップＤＦＦ５の非反転端子Ｑ、５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＡの反転端子／ＱＡ、５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＢの反転端子／ＱＢ、及び５進カウンタ回路１４ＢのＤフリップフロップＤＦＦＣの非反転端子ＱＣの各々が接続されている。
【０１２２】
そして、アンド回路ＡＮＤ１〜ＡＮＤ５の出力端は、オア回路ＯＲの入力端に接続されている。
【０１２３】
本実施の形態の擬似ランダム信号発生回路４１によれば、ＤフリップフロップＤＦＦ９の非反転端子Ｑからは２９−１ビットのパターン長を有するパターン信号が繰り返し出力されるが、このパターン信号が繰り返し出力される際に、２９−１ビット毎にＤフリップフロップＤＦＦ１〜ＤＦＦ９の各非反転端子Ｑの全てからハイレベルの信号が出力されるため、ビットパターン長カウント回路１２Ｂからは、パターン信号のパターン長に相当する２９−１ビット分の信号がＤフリップフロップＤＦＦ９の非反転端子Ｑから出力される毎にハイレベルに立ち上がるパターン長を示す信号が出力される。
【０１２４】
ビットパターン長カウント回路１２Ｂから出力されたパターン長を示す信号は、５進カウンタ回路１４ＢのＤフリップフロップ回路ＤＦＦＡのクロック端子ＣＬＫに入力されるため、ビットパターン長カウント回路１２Ｂから出力されたビットパターン長を示す信号がハイレベルに立ち上がる毎に、前述したように、５進カウンタ回路１４Ｂから５種類の組合せ信号が繰り返し出力される。
【０１２５】
ＤフリップフロップＤＦＦ１〜ＤＦＦ９の非反転端子Ｑの全てからハイレベルの信号が出力される毎に、ビットパターン長カウント回路１２Ｂから出力されるビットパターン長を示す信号がハイレベルに立ち上がるため、５進カウンタ回路１４Ｂの反転端子／ＱＡ、反転端子／ＱＢ、反転端子／ＱＣがハイレベルになり、かつ非反転端子ＱＡ、非反転端子ＱＢ、及び非反転端子ＱＣがローレベルになると、この３つのハイレベル信号が選択信号としてアンド回路ＡＮＤ１に入力される。アンド回路ＡＮＤ１には、ＤフリップフロップＤＦＦ９の非反転端子Ｑから出力された信号が入力されているので、この信号がハイレベルになる毎にアンド回路ＡＮＤ１及びオア回路ＯＲを介して擬似ランダム信号として出力される。このＤフリップフロップＤＦＦ９の非反転端子Ｑから出力された擬似ランダム信号は、ビットパターン長を示す信号が次に立ち上がるまで、すなわち５１１ビット分出力されるまで継続される。
【０１２６】
同様に、５進カウンタ回路１４Ｂの非反転端子ＱＡ、反転端子／ＱＢ、及び反転端子／ＱＣからハイレベルの信号（選択信号）が出力されると、ＤフリップフロップＤＦＦ３の反転端子／Ｑから出力された信号が選択され、ＤフリップフロップＤＦＦ３の反転端子／Ｑから出力された信号がハイレベルになる毎にアンド回路ＡＮＤ２及びオア回路ＯＲを介して擬似ランダム信号として出力される。
【０１２７】
また、５進カウンタ回路１４Ｂの反転端子／ＱＡ、非反転端子ＱＢ、及び反転端子／ＱＣからハイレベルの信号（選択信号）が出力されると、ＤフリップフロップＤＦＦ７の非反転端子Ｑから出力された信号が選択され、ＤフリップフロップＤＦＦ７の非反転端子Ｑから出力された信号がハイレベルになる毎にアンド回路ＡＮＤ３及びオア回路ＯＲを介して擬似ランダム信号として出力される。
【０１２８】
また、５進カウンタ回路１４Ｂの非反転端子ＱＡ、非反転端子ＱＢ、及び反転端子／ＱＣからハイレベルの信号（選択信号）が出力されると、ＤフリップフロップＤＦＦ１の反転端子／Ｑから出力された信号が選択され、ＤフリップフロップＤＦＦ１の反転端子／Ｑから出力された信号がハイレベルになる毎にアンド回路ＡＮＤ４及びオア回路ＯＲを介して擬似ランダム信号として出力される。
【０１２９】
そして、５進カウンタ回路１４Ｂの反転端子／ＱＡ、反転端子／ＱＢ、及び非反転端子ＱＣからハイレベルの信号（選択信号）が出力されると、ＤフリップフロップＤＦＦ５の非反転端子Ｑから出力された信号が選択され、ＤフリップフロップＤＦＦ５の非反転端子Ｑから出力された信号がハイレベルになる毎にアンド回路ＡＮＤ５及びオア回路ＯＲを介して擬似ランダム信号として出力される。
【０１３０】
上記の擬似ランダムパターン信号が表３に示した５種類の組合せ信号、すなわち選択信号の各々に応じてパターン信号出力回路１０Ｂの異なるタップから順に出力される。これらの擬似ランダム信号は、各々異なったタップから出力されるので、各々のパターンは異なっている。
【０１３１】
これらの異なるパターンの擬似ランダム信号が５種類の組合せ信号により選択される毎に繰り返し出力される。この結果、本実施の形態の擬似ランダム信号のビットパターン長は、５１１×５＝２５５５ビットとなり、２５５５（（２Ｎ−１）×Ｍ：ただし、Ｎ＝９、Ｍ＝５）ビットのビットパターンを繰り返した擬似ランダム信号が出力される。
【０１３２】
なお、選択信号により選択される信号は上記５つの信号に限定されず、また選択の順序も、上記に限らない。すなわち、本実施の形態では、選択信号出力回路として５進カウンタを用いているため、パターン信号出力回路１０Ｂを構成するＤフリップフロップＤＦＦ１〜ＤＦＦ９の各非反転端子Ｑ及び各反転端子／Ｑの中の異なる５つの端子から出力される信号が選択されればよい。また、タップ出力シフト回路１６Ｂの各アンド回路ＡＮＤ１〜ＡＮＤ５の接続を変更して、選択される端子の選択順序を変更もよい。
【０１３３】
［出力波形及びＦＦＴの比較］
【０１３４】
ここで、第２の実施の形態において図１１を用いて説明した擬似ランダム信号発生回路４１の出力波形を図１３に示す。比較例として、従来の擬似ランダム信号発生回路に相当する図１１のパターン信号出力回路１０の出力波形を図１４に示す。
【０１３５】
図１３に示すように、パターン信号出力回路１０からは、１２７ビットの同じパターンが繰り返されるため、基本周波数が2.5GHzの場合、63.5分の1の周波数（39.37MHｚ）を基本波とする放射ノイズが発生する。しかしながら、図１１に示すように、擬似ランダム信号発生回路４１を構成すると、127×4 = 508ビットの擬似ランダム信号のパターンが繰り返される。これにより、25.4ns毎にことによって発生する39.37MHzの高調波は大幅に低減される。
【０１３６】
図１５に、図１１を用いて説明した擬似ランダム信号発生回路４１の出力波形を高速フーリエ変換（ＦＦＴ）したものを示す。比較例として、従来の擬似ランダム信号発生回路に相当するパターン信号出力回路１０の出力波形のＦＦＴを図１６に示す。また、図１７は、図１５及び図１６の波形を重ねて表した図である。
【０１３７】
図示されるように、広い周波数帯域において39.37MHzの高調波が低減している。また、図１７における比較から明らかなように、大幅にＦＦＴのスペクトラムの尖頭値が下がっていることがわかる。ＦＦＴはEMI(Electromagnetic Interference)の不要輻射ノイズの要因となるため、ＦＦＴのスペクトラムの尖頭値を下げることで、EMIの不要輻射ノイズのレベルが下がる。
【０１３８】
次に、第３の実施の形態において図１２を用いて説明した擬似ランダム信号発生回路４１の出力波形を図１８に示す。比較例として、従来の擬似ランダム信号発生回路に相当するパターン信号出力回路１０Ｂの出力波形を図１９に示す。
【０１３９】
パターン信号出力回路１０Ｂの出力信号は、29-1=511ビットの擬似ランダム信号が繰り返される。例えば５Gbps（2.5GHz）の信号では1ビットの時間が200psになるので511ビットのランダム信号の時間は511×200ps = 102.2nsになり、102.2ns毎に同じパターンが繰り返される。しかしながら、図１２に示す擬似ランダム信号発生回路４１においては、出力タップ数を５個にしており、511×5 = 2555ビットの擬似ランダム信号のパターンが繰り返される。図１９から明らかなように、パターン信号出力回路１０Ｂの出力波形は、連続する５１１ビットのパターンは同じであるが、図１８に示す擬似ランダム信号発生回路からの出力波形は、連続する５１１ビットのパターンが異なっている。従って、基本周波数が2.5GHzの場合、102.2ns毎に同じパターンが繰り返されることによって発生する、102.2nsの逆数に相当する9.784MHzの高調波は抑制される。
【０１４０】
次に、図１２を用いて説明した擬似ランダム信号発生回路４１の出力波形のＦＦＴを図２０に示す。比較例として、従来の擬似ランダム信号発生回路に相当するパターン信号出力回路１０の出力波形のＦＦＴを図２１に示す。また、図２２は、図２０及び図２１の波形を重ねて表した図である。
【０１４１】
図２０のＦＦＴの結果を見ると、102.2nsの逆数に相当する9.784MHzの高調波が低減している。更に、図２２から明らかなように大幅にＦＦＴのスペクトラムの尖頭値が下がっていることがわかる。ＦＦＴはEMI(Electromagnetic Interference)の不要輻射ノイズの要因となるため、ＦＦＴのスペクトラムの尖頭値を下げることで、EMIの不要輻射ノイズのレベルが下がる。
【０１４２】
ここでは、図１１及び図１２に示す擬似ランダム信号発生回路４１についての出力波形及びＦＦＴを例に挙げて説明したが、他の構成においても、同様にEMIの不要輻射ノイズのレベルが下がる。
【０１４３】
［タップ選択］
【０１４４】
上記各実施の形態で説明したように、選択信号出力回路としてＭ進カウンタ回路１４を用いて、パターン信号出力回路１０を構成する各Ｄフリップフロップの各非反転端子Ｑ及び各反転端子／Ｑの中の異なるＭ個の端子から出力される信号を選択することにより、ＥＭＩの不要な輻射ノイズが低減される旨説明したが、タップ位置を以下のように設定することで、更に輻射ノイズの低減効果が高まる。
【０１４５】
ここで、Ｎを７、Ｍを４として、７ビットのランダムデータを模擬した擬似ランダム信号を発生する擬似ランダム信号発生回路４１を例に挙げて説明する。
【０１４６】
図２３は、隣り合うＤフリップフロップの端子が連続して選択されないように構成した場合の擬似ランダム信号発生回路４１を模式的に示した図である。ここでは一例として、最初の段のＤフリップフロップＤＦＦ１から１つおきに、ＤフリップフロップＤＦＦ３、ＤフリップフロップＤＦＦ５、及びＤフリップフロップＤＦＦ７の４つのフリップフロップの非反転端子Ｑ（または反転端子／Ｑ）がタップ位置となるように（選択される端子となるように）接続して構成した場合の擬似ランダム信号発生回路４１を模式的に示した。以下、図２３に示す構成の擬似ランダム信号発生回路４１を、擬似ランダム信号発生回路（tap1357）と表す。
【０１４７】
図２４は、隣り合うＤフリップフロップの端子が連続して選択されるように構成した場合の擬似ランダム信号発生回路４１を模式的に示した図である。ここでは一例として、最初の段のＤフリップフロップＤＦＦ４から順に、ＤフリップフロップＤＦＦ５、ＤフリップフロップＤＦＦ６、及びＤフリップフロップＤＦＦ７の４つのＤフリップフロップの非反転端子Ｑ（または反転端子／Ｑ）がタップ位置となるように接続して構成した場合の擬似ランダム信号発生回路４１を模式的に示した。以下、図２４に示す構成の擬似ランダム信号発生回路４１を、擬似ランダム信号発生回路（tap4567）と表す。
【０１４８】
また、図示は省略するが、最終段のＤフリップフロップＤＦＦ７のみを出力タップとした場合の擬似ランダム信号発生回路４１を、擬似ランダム信号発生回路（tap7）と表す。
【０１４９】
図２５は、擬似ランダム信号発生回路（tap1357）、擬似ランダム信号発生回路（tap4567）、及び擬似ランダム信号発生回路（tap7）の各出力波形のＦＦＴを示すグラフである。
【０１５０】
図２５から明らかなように、１９５MHz付近、及び２３５MHz付近を見ると、擬似ランダム信号発生回路（tap4567）より、擬似ランダム信号発生回路（tap1357）のほうが、放射ノイズの低減効果が大きいことがわかる。
【０１５１】
次に、Ｎを９、Ｍを５として、９ビットのランダムデータを模擬した擬似ランダム信号を発生する擬似ランダム信号発生回路４１を例に挙げて説明する。
【０１５２】
図２６は、隣り合うＤフリップフロップの端子が連続して選択されないように構成した場合の擬似ランダム信号発生回路４１を模式的に示した図である。ここでは一例として、最初の段のＤフリップフロップＤＦＦ１から１つおきに、ＤフリップフロップＤＦＦ３、ＤフリップフロップＤＦＦ５、ＤフリップフロップＤＦＦ７、及びＤフリップフロップＤＦＦ９の５つのフリップフロップの非反転端子Ｑ（または反転端子／Ｑ）がタップ位置となるように接続して構成した場合の擬似ランダム信号発生回路４１を模式的に示した。以下、図２６に示す構成の擬似ランダム信号発生回路４１を、擬似ランダム信号発生回路（tap13579）と表す。
【０１５３】
図２７は、隣り合うＤフリップフロップの端子が連続して選択されるように構成した場合の擬似ランダム信号発生回路４１を模式的に示した図である。ここでは一例として、最初の段のＤフリップフロップＤＦＦ５から順に、ＤフリップフロップＤＦＦ６、ＤフリップフロップＤＦＦ７、ＤフリップフロップＤＦＦ８、及びＤフリップフロップＤＦＦ９の５つのＤフリップフロップの非反転端子Ｑ（または反転端子／Ｑ）がタップ位置となるように接続して構成した場合の擬似ランダム信号発生回路４１を模式的に示した。以下、図２７に示す構成の擬似ランダム信号発生回路４１を、擬似ランダム信号発生回路（tap56789）と表す。
【０１５４】
図２８は、擬似ランダム信号発生回路（tap13579）、擬似ランダム信号発生回路（tap56789）、及び擬似ランダム信号発生回路（tap9）の各出力波形のＦＦＴを示すグラフである。
【０１５５】
図２８から明らかなように、２０５、２１５、２２５、２３５、２４５MHz付近を見ると、擬似ランダム信号発生回路（tap56789）より、擬似ランダム信号発生回路（tap13579）のほうが、放射ノイズの低減効果が大きいことがわかる。
【０１５６】
以上から、選択信号により隣り合うＤフリップフロップの端子が連続して選択されないように、例えば、ｋ個おきに（ｋは１以上の整数）選択されるように構成することで、放射ノイズが低減する。なお、タップ位置を以下の数式（１）により決定するようにしてもよい。
【０１５７】
Ｔｉ＋１=Ｔｉ  ＋  Ｎ／Ｍ  ・・・（１）
【０１５８】
ここで、Ｔは、タップ位置を示す。ここでは、初段から最終段までのＤフリップフロップの各々を１，２，３・・・・という数値で示す。
また、ｉは、タップ位置の各々を識別するシリアル番号であり、０以上ｎ−１以下の整数とする。なお、Ｎ／Ｍの小数点以下は切り上げとする。
更に、ここでは、初期値としてＴ０＝１を設定する。従って、最初の段のＤフリップフロップが出力タップ位置として選択される。
【０１５９】
Ｎ＝７、Ｍ＝４の場合には、Ｎ／Ｍ（小数点以下切り上げ）が２であるから、
Ｔ０＝１
Ｔ１＝Ｔ０＋２＝３
Ｔ２＝Ｔ１＋２＝５
Ｔ３＝Ｔ２＋２＝７
となるため、１，３，５，７番目のＤフリップフロップをタップ位置として構成すればよい。
【０１６０】
また、Ｎ＝９、Ｍ＝５の場合には、Ｎ／Ｍ（小数点以下切り上げ）が２であるから、
Ｔ０＝１
Ｔ１＝Ｔ０＋２＝３
Ｔ２＝Ｔ１＋２＝５
Ｔ３＝Ｔ２＋２＝７
Ｔ４＝Ｔ３＋２＝９
となるため、１，３，５，７，９番目のＤフリップフロップをタップ位置として構成すればよい。
【０１６１】
［その他の実施の形態］
【０１６２】
以上、様々な実施の形態について説明したが、これらに限定されるものではない。
【０１６３】
例えば、Ｎは２以上の自然数であればよいが、ITU（国際電気通信連合）-T勧告による規定では、従来の擬似ランダム信号は、Ｎを７、９、１１、１５、２３として以下の生成多項式などにより表されるパターン信号出力回路によって発生される。
【０１６４】
（１）  PRBS 27-1 = 1 + X6+ X7
（２）  PRBS 29-1 = 1 + X5+ X9
（３）  PRBS 211-1 = 1 + X9+ X11
（４）  PRBS 215-1 = 1 + X14+ X15
（５）  PRBS 223-1 = 1 + X18+ X23
【０１６５】
ここで、（１）は、７段のＤフリップフロップにより構成されたパターン信号出力回路を示しており、１２７ビットの擬似ランダム信号を生成する回路（PRBS 27-1）が、６段目のフリップフロップ（X6）と７段目のフリップフロップ（X7）の出力信号を排他的論理回路を介して最初の段のＤフリップフロップにフィードバックする構成であることを示している。また、（２）は、９段のＤフリップフロップにより構成されたパターン信号出力回路を示しており、５１１ビットの擬似ランダム信号を生成する回路（PRBS 29-1）が、５段目のフリップフロップ（X5）と９段目のフリップフロップ（X9）の出力信号を排他的論理回路を介して最初の段のＤフリップフロップにフィードバックする構成であることを示している。同様に、（３）は１１段、（４）は１５段、（５）は２３段のＤフリップフロップにより構成されたパターン信号出力回路を示している。
【０１６６】
なお、（１）は、第１及び第２の実施の形態のパターン信号出力回路１０の構成に相当し、（２）は、第３の実施の形態のパターン信号出力回路１０Ｂの構成に相当するが、パターン信号出力回路１０を（３）、（４）、（５）に示すような構成としてもよいのはもちろんである。
【０１６７】
また、排他的論理回路を介して最初の段のＤフリップフロップにフィードバックさせるタップ位置は上記（１）〜（５）に限定されない。例えば（１）に示す１２７ビットの擬似ランダム信号の他の生成多項式としては、
（１ａ）  PRBS 27-1 = 1 + X1+ X7
（１ｂ）  PRBS 27-1 = 1 + X3+ X7
（１ｃ）  PRBS 27-1 = 1 + X4+ X7
等が考えられるが、パターン信号出力回路１０の構成がこれら式で示される構成であってもよい。（２）〜（５）についても、同様である。
【０１６８】
こうしたパターン信号出力回路を用いて擬似ランダム信号発生回路４１を構成する場合も、前述したように、選択信号に応じて隣り合うＤフリップフロップの端子が連続して選択されないように構成してもよいし、選択信号に応じてＤフリップフロップ回路の反転端子及び非反転端子が交互に選択されるように構成してもよい。
【０１６９】
また、タップ位置の設定は、１つの回路から設定しても良いし、１または複数の同等の回路を設けて選択しても良い。例えば、図８ではパターン信号出力回路１０と同等の回路（パターン信号出力回路１０Ａ）を１つ追加して構成した例について説明したが、パターン信号出力回路１０と同等の回路を複数複数設けて、それぞれの回路が有する各Ｄフリップフロップの反転端子／Ｑ及び非反転端子Ｑのいずれかから信号を選択するよう構成する。
【０１７０】
また、上記では、第１及び第２の実施の形態では、パターン信号出力回路１０のＤフリップフロップＤＦＦ１〜ＤＦＦ７の非反転端子Ｑの全てからハイレベルの信号が出力される毎に、ビットパターン長を示す信号を出力する例について説明したが、ＤフリップフロップＤＦＦ１〜ＤＦＦ７の非反転端子Ｑの全てからローレベルの信号が出力される毎に、ビットパターン長を示す信号が出力されるように構成してもよい。この場合には、ＤフリップフロップＤＦＦ１〜ＤＦＦ７の非反転端子Ｑの各々をインバータ回路を介して、上記で説明したのと同様に各アンド回路ＡＮＤ１、ＡＮＤ２の各々に接続すれば良い。第３の実施の形態においても同様である。
【０１７１】
また、第１及び第２の実施の形態では、ＤフリップフロップＤＦＦ１〜ＤＦＦ７の非反転端子Ｑを用いてビットパターン長を示す信号を出力する例について説明したが、ＤフリップフロップＤＦＦ１〜ＤＦＦ７の反転端子／Ｑから出力される信号をビットパターン長カウント回路に入力してビットパターン長を示す信号が出力されるように構成してもよい。すなわち、ＤフリップフロップＤＦＦ１〜ＤＦＦ７の非反転端子Ｑの各々は、最終段のＤフリップフロップの非反転端子Ｑから１２７ビット分の信号が出力されている間、非反転端子Ｑから１ビットの信号が出力される毎に１２７通りの状態に切り換わるので、１２７通りの状態のいずれか１つの状態を用いて、ビットパターン長を示す信号を出力させることができる。第３の実施の形態においても同様である。
【０１７２】
また、上記実施の形態では、通常モードにおいて、メインコントローラから画像形成装置に対して画像データをシリアル送信する場合を例を挙げて説明したが、画像データの代わりに何らかのデータをシリアル送信する送信装置、また、該送信装置と該シリアル送信されたデータを受信して処理する受信装置とを有する通信システムであればよく、上記実施の形態に限定されない。
【符号の説明】
【０１７３】
１０  パターン信号出力回路
１２  ビットパターン長カウント回路
１４  Ｍ進カウンタ回路
１６  タップ出力シフト回路
２０  メインコントローラ
２１  ＣＰＵ
２２  ＲＯＭ
２３  ＲＡＭ
２４  ＨＤＤ
２５  通信インタフェース
２６  操作パネル
２７  送信回路
３０  画像形成装置
３１  ＣＰＵ
３２  ＲＯＭ
３３  ＲＡＭ
３４  画像形成部
３５  受信回路
４０  通常データ送信回路
４１  擬似ランダム信号発生回路
４１  擬似ランダム信号発生回路
４２  選択回路
４３  通常データ受信回路
４４  伝送状態測定部
４５  擬似ランダム信号受信回路
４６  ビットエラー測定部
５０  シリアルバス
【図１】
0005397254.tif 000005
【図２】
0005397254.tif 000006
【図３】
0005397254.tif 000007
【図４】
0005397254.tif 000008
【図５】
0005397254.tif 000009
【図６】
0005397254.tif 000010
【図７】
0005397254.tif 000011
【図８】
0005397254.tif 000012
【図９】
0005397254.tif 000013
【図１０】
0005397254.tif 000014
【図１１】
0005397254.tif 000015
【図１２】
0005397254.tif 000016
【図１３】
0005397254.tif 000017
【図１４】
0005397254.tif 000018
【図１５】
0005397254.tif 000019
【図１６】
0005397254.tif 000020
【図１７】
0005397254.tif 000021
【図１８】
0005397254.tif 000022
【図１９】
0005397254.tif 000023
【図２０】
0005397254.tif 000024
【図２１】
0005397254.tif 000025
【図２２】
0005397254.tif 000026
【図２３】
0005397254.tif 000027
【図２４】
0005397254.tif 000028
【図２５】
0005397254.tif 000029
【図２６】
0005397254.tif 000030
【図２７】
0005397254.tif 000031
【図２８】
0005397254.tif 000032