(57)【特許請求の範囲】
【請求項１】
一主面と他主面とを有し、前記一主面の一の領域及び他の領域に夫々露出するｐ型表面及びｎ型表面を有する太陽電池基板を形成する工程と、
スパッタリング法、蒸着法、印刷法、インクジェット法のいずれかを用いて、前記ｐ型表面上及びｎ型表面上に連なるように金属層を形成する工程と、
前記金属層を電気的に分離して前記ｐ型表面上及びｎ型表面上に夫々シード層を電気的に分離された状態で形成する工程と、
電解メッキ法を用いて前記ｐ型表面上及びｎ型表面上のシード層上に、夫々めっき膜を形成して、前記ｐ型表面及び前記ｎ型表面のうち面積の大きい一方の表面上に形成する前記めっき膜の厚みを、他方の表面上に形成する前記めっき膜の厚みより小さくする工程と、
を有する太陽電池の製造方法。
【請求項２】
前記ｐ型表面上及びｎ型表面上のシード層に、同一の電源を用いて電流を供給することを特徴とする請求項１に記載の太陽電池の製造方法。
【請求項３】
前記ｐ型表面は、結晶性半導体基板の上に形成されたｐ型非晶質半導体層の表面であり、
前記ｎ型表面は、前記結晶性半導体基板の上に形成されたｎ型非晶質半導体層の表面である、請求項１または２に記載の太陽電池の製造方法。
【請求項４】
前記太陽電池基板は一導電型の半導体基板を有し、
前記ｐ型表面及びｎ型表面のうち前記半導体基板と同じ導電型を有する表面上に絶縁層を形成する工程を備え、
前記絶縁層上を含んで前記ｐ側表面上及びｎ側表面上に連なるように前記金属層を形成し、次いで前記絶縁層上で前記金属層を除去することにより電気的に分離された前記シード層を形成することを特徴とする請求項１乃至３のいずれか一項に記載の太陽電池の製造方法。
【請求項５】
前記太陽電池基板の前記他主面は受光面である請求項１乃至４のいずれか一項に記載の
太陽電池の製造方法。
【請求項６】
前記太陽電池基板は、前記他主面にパッシベーション膜を有することを特徴とする請求項５に記載の太陽電池の製造方法。
【請求項７】
一主面と他主面とを有し、前記一主面の一の領域及び他の領域に夫々露出するｐ型表面及びｎ型表面を有する太陽電池基板と、
前記ｐ型表面上及びｎ型表面上にそれぞれ形成された電極層と、を有し、
前記ｐ型表面及び前記ｎ型表面のうち面積の大きい一方の表面上に形成された電極の厚みは、他方の表面上に形成された電極の厚みよりも小さいことを特徴とする太陽電池。
【請求項８】
前記ｐ型表面は、結晶性半導体基板の上に形成されたｐ型非晶質半導体層の表面であり、
前記ｎ型表面は、前記結晶性半導体基板の上に形成されたｎ型非晶質半導体層の表面である、請求項７に記載の太陽電池。
【請求項９】
前記他主面は受光面である請求項８に記載の太陽電池。
【請求項１０】
前記他主面に、パッシベーション膜を有することを特徴とする請求項８に記載の太陽電池。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、裏面接合型の太陽電池の製造方法及び太陽電池に関する。
【背景技術】
【０００２】
近年、環境に対する負荷が小さなエネルギー源として、太陽電池が大いに注目されている。このため、太陽電池に関する研究開発が活発に行われている。なかでも、太陽電池の発電効率を如何に高めるかが重要な課題となっており、向上した発電効率を有する太陽電池やその製造方法の研究開発が特に盛んに行われている。
【０００３】
発電効率が高い太陽電池としては、例えば下記の特許文献１などにおいて、太陽電池の裏面側にｐ型領域及びｎ型領域が形成されている所謂裏面接合型の太陽電池が提案されている。この裏面接合型の太陽電池では、受光面側に電極を設ける必要がない。このため、裏面接合型の太陽電池では、光の受光効率を高めることができる。従って、より向上した発電効率を実現し得る。また、配線材による太陽電池の接続を裏面側のみで行える。このため、幅の広い配線材を用いることができる。従って、複数の太陽電池を、配線材を用いて配線することによる電圧降下を抑制することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２００２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、太陽電池の発電効率を高め得る電極構造や電極の形成方法については、現在のところ、十分に検討が行われているとは言い難い状況にある。従って、電極構造及び電極の形成方法を好適化することにより、太陽電池の発電効率をさらに向上させることが重要な課題となっている。
【０００６】
本発明は、係る点に鑑みてなされたものであり、向上した発電効率を有する太陽電池を製造し得る方法及び向上した発電効率を有する太陽電池を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る太陽電池の製造方法では、一主面と他主面とを有し、一主面の一の領域及び他の領域に夫々露出するｐ型表面及びｎ型表面を有する太陽電池基板を形成する。ｐ型表面上及びｎ型表面上に夫々シード層を電気的に分離された状態で形成する。電解メッキ法を用いてｐ型表面上及びｎ型表面上のシード層上に、夫々めっき膜を形成する。
【０００８】
本発明に係る太陽電池は、太陽電池基板と、電極層とを有する。太陽電池基板は、一主面と他主面とを有する。太陽電池基板は、一主面の一の領域及び他の領域に夫々露出するｐ型表面及びｎ型表面を有する。電極層は、ｐ型表面上及びｎ型表面上にそれぞれ形成されている。ｐ型表面及びｎ型表面のうち面積の大きい一方の表面上に形成された電極の厚みは、他方の表面上に形成された電極の厚みよりも大きい。
【発明の効果】
【０００９】
本発明によれば、向上した発電効率を有する太陽電池を製造し得る方法及び向上した発電効率を有する太陽電池を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態における太陽電池の略図的平面図である。
【図２】図１の線ＩＩ−ＩＩにおける略図的断面図である。
【図３】第１の実施形態における太陽電池の製造工程を表すフローチャートである。
【図４】太陽電池の製造工程を説明するための略図的断面図である。
【図５】太陽電池の製造工程を説明するための略図的断面図である。
【図６】太陽電池の製造工程を説明するための略図的断面図である。
【図７】太陽電池の製造工程を説明するための略図的断面図である。
【図８】太陽電池の製造工程を説明するための略図的断面図である。
【図９】太陽電池の製造工程を説明するための略図的断面図である。
【図１０】太陽電池の製造工程を説明するための略図的断面図である。
【図１１】太陽電池の製造工程を説明するための略図的断面図である。
【図１２】太陽電池の製造工程を説明するための略図的断面図である。
【図１３】第２の実施形態における太陽電池の略図的断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の好ましい実施形態の一例について説明する。但し、下記の実施形態は、単なる一例である。本発明は、下記の実施形態に何ら限定されない。
【００１２】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１３】
《第１の実施形態》
（太陽電池１の構成）
まず、本実施形態において製造される太陽電池１の構成について、図１及び図２を参照しながら詳細に説明する。
【００１４】
太陽電池１は、裏面接合型の太陽電池であり、本実施形態では、ＨＩＴ（登録商標）構造を有する。なお、本実施形態の太陽電池１単体では、十分に大きな出力が得られない場合は、太陽電池１は、複数の太陽電池１が配線材により接続された太陽電池モジュールとして利用されることもある。
【００１５】
太陽電池１は、半導体基板１０を備えている。半導体基板１０は、第２の主面としての受光面１０ａと、第１の主面としての裏面１０ｂとを有する。半導体基板１０は、受光面１０ａにおいて、光１１を受光することによってキャリアを生成する。ここで、キャリアとは、光が半導体基板１０に吸収されることにより生成される正孔及び電子のことである。
【００１６】
半導体基板１０は、ｎ型またはｐ型の導電型を有する結晶性半導体基板により構成されている。結晶性半導体基板の具体例としては、例えば、単結晶シリコン基板、多結晶シリコン基板などの結晶シリコン基板が挙げられる。
【００１７】
なお、太陽電池がＨＩＴ構造を有するものでない場合は、半導体基板を結晶性半導体基板以外の半導体基板により構成することができる。例えば、ＧａＡｓやＩｎＰなどからなる化合物半導体基板を半導体基板１０に替えて用いることができる。以下、本実施形態では、半導体基板１０がｎ型の結晶シリコン基板により構成されている例について説明する。
【００１８】
半導体基板１０の受光面１０ａの上には、真性な非晶質半導体（以下、真性な半導体を「ｉ型半導体」とする。）からなるｉ型非晶質半導体層１７ｉが形成されている。本実施形態においては、ｉ型非晶質半導体層１７ｉは、具体的には、水素を含有するｉ型のアモルファスシリコンにより形成されている。ｉ型非晶質半導体層１７ｉの厚みは、発電に実質的に寄与しない程度の厚みである限りにおいて特に限定されない。ｉ型非晶質半導体層１７ｉの厚みは、例えば、数Å〜２５０Å程度とすることができる。
【００１９】
なお、本発明において、「非晶質半導体」には、微結晶半導体を含むものとする。微結晶半導体とは、非晶質半導体中に析出している半導体結晶の平均粒子径が約１ｎｍ〜８０ｎｍの範囲内にある半導体をいう。
【００２０】
ｉ型非晶質半導体層１７ｉの上には、半導体基板１０と同じ導電型を有するｎ型非晶質半導体層１７ｎが形成されている。ｎ型非晶質半導体層１７ｎは、ｎ型のドーパントが添加されており、ｎ型の導電型を有する非晶質半導体層である。具体的には、本実施形態では、ｎ型非晶質半導体層１７ｎは、水素を含有するｎ型アモルファスシリコンからなる。ｎ型非晶質半導体層１７ｎの厚みは、特に限定されない。ｎ型非晶質半導体層１７ｎの厚みは、例えば、２０Å〜５００Å程度とすることができる。
【００２１】
ｎ型非晶質半導体層１７ｎの上には、反射防止膜としての機能と保護膜としての機能とを兼ね備えた絶縁層１６が形成されている。絶縁層１６は、例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素により形成することができる。絶縁層１６の厚みは、付与しようとする反射防止膜の反射防止特性などに応じて適宜設定することができる。絶縁層１６の厚みは、例えば８０ｎｍ〜１μｍ程度とすることができる。
【００２２】
上記のｉ型非晶質半導体層１７ｉ、ｎ型非晶質半導体層１７ｎ及び絶縁層１６の積層構造は、半導体基板１０のパッシベーション層としての機能及び反射防止膜としての機能を有する。
【００２３】
半導体基板１０の裏面１０ｂの上には、ＩＮ積層体１２とＩＰ積層体１３とが形成されている。図１に示すように、ＩＮ積層体１２とＩＰ積層体１３とのそれぞれは、くし歯状に形成されている。ＩＮ積層体１２とＩＰ積層体１３とは互いに間挿し合うように形成されている。このため、裏面１０ｂ上において、ＩＮ積層体１２とＩＰ積層体１３とは、交差幅方向ｙに垂直な方向ｘに沿って交互に配列されている。方向ｘにおいて隣り合うＩＮ積層体１２とＩＰ積層体１３とは接触している。すなわち、本実施形態では、ＩＮ積層体１２とＩＰ積層体１３とによって、裏面１０ｂの実質的に全体が被覆されている。なお、ＩＮ積層体１２の幅Ｗ１（図２を参照）と、方向ｘにおけるＩＮ積層体１２の間隔Ｗ２とのそれぞれは、例えば、１００μｍ〜１．５ｍｍ程度とすることができる。幅Ｗ１と間隔Ｗ２とは、互いに等しくてもよいし、異なっていてもよい。
【００２４】
ＩＮ積層体１２は、裏面１０ｂの上に形成されているｉ型非晶質半導体層１２ｉと、ｉ型非晶質半導体層１２ｉの上に形成されているｎ型非晶質半導体層１２ｎとの積層体により構成されている。ｉ型非晶質半導体層１２ｉは、上記ｉ型非晶質半導体層１７ｉと同様に、水素を含有するアモルファスシリコンからなる。ｉ型非晶質半導体層１２ｉの厚みは、発電に実質的に寄与しない程度の厚みである限りにおいて特に限定されない。ｉ型非晶質半導体層１２ｉの厚みは、例えば、数Å〜２５０Å程度とすることができる。
【００２５】
ｎ型非晶質半導体層１２ｎは、上記ｎ型非晶質半導体層１７ｎと同様に、ｎ型のドーパントが添加されており、半導体基板１０と同様に、ｎ型の導電型を有する。具体的には、本実施形態では、ｎ型非晶質半導体層１２ｎは、水素を含有するｎ型アモルファスシリコンからなる。ｎ型非晶質半導体層１２ｎの厚みは、特に限定されない。ｎ型非晶質半導体層１２ｎの厚みは、例えば、２０Å〜５００Å程度とすることができる。
【００２６】
ＩＮ積層体１２の方向ｘにおける中央部を除く両端部の上には、絶縁層１８が形成されている。ＩＮ積層体１２の方向ｘにおける中央部は、絶縁層１８から露出している。絶縁層１８の方向ｘにおける幅Ｗ３は特に限定されず、例えば、幅Ｗ１の約１／３程度とすることができる。また、絶縁層１８間の方向ｘにおける間隔Ｗ４も特に限定されず、例えば、幅Ｗ１の約１／３程度とすることができる。
【００２７】
絶縁層１８の材質は、特に限定されない。絶縁層１８は、例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素などにより形成することができる。なかでも、絶縁層１８は、窒化ケイ素により形成されていることが好ましい。また、絶縁層１８は、水素を含んでいることが好ましい。
【００２８】
ＩＰ積層体１３は、裏面１０ｂのＩＮ積層体１２から露出した部分と、絶縁層１８の端部との上に形成されている。このため、ＩＰ積層体１３の両端部は、ＩＮ積層体１２と高さ方向ｚにおいて重なっている。
【００２９】
ＩＰ積層体１３は、裏面１０ｂの上に形成されているｉ型非晶質半導体層１３ｉと、ｉ型非晶質半導体層１３ｉの上に形成されているｐ型非晶質半導体層１３ｐとの積層体により構成されている。
【００３０】
ｉ型非晶質半導体層１３ｉは、水素を含有するアモルファスシリコンからなる。ｉ型非晶質半導体層１３ｉの厚みは、発電に実質的に寄与しない程度の厚みである限りにおいて特に限定されない。ｉ型非晶質半導体層１３ｉの厚みは、例えば、数Å〜２５０Å程度とすることができる。
【００３１】
ｐ型非晶質半導体層１３ｐは、ｐ型のドーパントが添加されており、ｐ型の導電型を有する非晶質半導体層である。具体的には、本実施形態では、ｐ型非晶質半導体層１３ｐは、水素を含有するｐ型のアモルファスシリコンからなる。ｐ型非晶質半導体層１３ｐの厚みは、特に限定されない。ｐ型非晶質半導体層１３ｐの厚みは、例えば、２０Å〜５００Å程度とすることができる。
【００３２】
このように、本実施形態では、結晶性の半導体基板１０とｐ型非晶質半導体層１３ｐとの間に、実質的に発電に寄与しない程度の厚みのｉ型非晶質半導体層１３ｉが設けられたＨＩＴ構造が構成されている。本実施形態のように、ＨＩＴ構造を採用することにより、半導体基板１０とＩＰ積層体１３との接合界面における小数キャリアの再結合を抑制することができる。その結果、光電変換効率の向上を図ることができる。
【００３３】
なお、非晶質半導体層１７、１２、１３のそれぞれは、パッシベーション性を高めるため、水素を含むものであることが好ましい。
【００３４】
ｎ型非晶質半導体層１２ｎの上には、電子を収集する、第１の電極としてのｎ側電極１４が形成されている。一方、ｐ型非晶質半導体層１３ｐの上には、正孔を収集する、第２の電極としてのｐ側電極１５が形成されている。ｐ側電極１５とｎ側電極１４とは、電気的に絶縁されている。なお、絶縁層１８の上におけるｎ側電極１４とｐ側電極１５との間の間隔Ｗ５は、例えば、幅Ｗ３の１／３程度とすることができる。
【００３５】
上述の通り、本実施形態では、ＩＮ積層体１２とＩＰ積層体１３とのそれぞれはくし歯状に形成されている。このため、図１に示すように、ｎ側電極１４及びｐ側電極１５のそれぞれは、バスバー１４Ａ，１５Ａ及び複数のフィンガー１４Ｂ，１５Ｂを有する。もっとも、ｎ側電極１４及びｐ側電極１５のそれぞれは、複数のフィンガーのみにより構成されており、バスバーを有さない所謂バスバーレス型の電極であってもよい。
【００３６】
本実施形態では、ｎ側電極１４のバスバー１４Ａと、ｐ側電極１５のバスバー１５Ａとは、実質的に同じ面積を有している。ｎ側電極１４のフィンガー１４Ｂは、ｐ側電極１５のフィンガー１５Ｂよりも幅狭である。すなわち、フィンガー１４Ｂの幅Ｗ６は、フィンガー１５Ｂの幅Ｗ７よりも小さい。また、フィンガー１４Ｂは、フィンガー１５Ｂよりも１本少ない。従って、ｎ側電極１４の方が、ｐ側電極１５よりも面積が小さい。
【００３７】
なお、Ｗ６／Ｗ７は、例えば、０．５〜１の範囲内であることが好ましい。
【００３８】
ｎ側電極１４及びｐ側電極１５のそれぞれは、キャリアを収集できるものである限りにおいて特に限定されない。本実施形態においては、ｎ側電極１４とｐ側電極１５とのそれぞれは、第１〜第４の導電層１９ａ〜１９ｄの積層体により形成されている。
【００３９】
第１の導電層１９ａは、例えば、ＩＴＯ（インジウム錫酸化物）などのＴＣＯ（Ｔｒａｎｓｐａｒｅｎｔ  Ｃｏｎｄｕｃｔｉｖｅ  Ｏｘｉｄｅ）等により形成することができる。具体的には、本実施形態では、第１の導電層１９ａは、ＩＴＯにより形成されている。第１の導電層１９ａの厚みは、例えば、５０〜１００ｎｍ程度とすることができる。なお、第１の導電層１９ａは、例えば、スパッタリング法やＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などの薄膜形成法により形成することができる。
【００４０】
第２〜第４の導電層１９ｂ〜１９ｄは、例えばＣｕなどの金属や合金により形成することができる。具体的には、本実施形態では、第２及び第３の導電層１９ｂ、１９ｃのそれぞれは、Ｃｕにより形成されている。第４の導電層１９ｄは、Ｓｎにより形成されている。第２〜第４の導電層１９ｂ〜１９ｄの厚みは、それぞれ、例えば、５０ｎｍ〜１μｍ程度、１０μｍ〜２０μｍ程度、１μｍ〜５μｍ程度とすることができる。
【００４１】
本実施形態においては、第１〜第４の導電層１９ａ〜１９ｄのうち、第２の導電層１９ｂがシード層を構成している。ここで、「シード層」とは、めっき成長の起点となる層のことをいう。シード層は、一般的には、金属や合金により構成されている。シード層としての第２の導電層１９ｂは、めっき法以外の、スパッタリング法や蒸着法、印刷法或いはインクジェット法などの薄膜形成法などにより形成することができる。
【００４２】
本実施形態においては、第３及び第４の導電層１９ｃ、１９ｄがめっき膜により構成されている。
【００４３】
次に、図３〜図１３を主として参照しながら、本実施形態の太陽電池１の製造方法について説明する。
【００４４】
まず、半導体基板１０（図４及び図２を参照）を用意する。次に、ステップＳ１において、半導体基板１０の受光面１０ａ及び裏面１０ｂの洗浄を行う。半導体基板１０の洗浄は、例えば、ＨＦ水溶液などを用いて行うことができる。なお、このステップＳ１において、半導体基板１０の受光面１０ａにテクスチャ構造を形成する。
【００４５】
次に、ステップＳ２において、半導体基板１０の受光面１０ａの上にｉ型非晶質半導体層１７ｉとｎ型非晶質半導体層１７ｎとを形成すると共に、裏面１０ｂの上にｉ型非晶質半導体層２１とｎ型非晶質半導体層２２とを形成する。ｉ型非晶質半導体層１７ｉ，２１及びｎ型非晶質半導体層１７ｎ，２２のそれぞれの形成方法は、特に限定されない。ｉ型非晶質半導体層１７ｉ，２１及びｎ型非晶質半導体層１７ｎ，２２のそれぞれは、例えば、プラズマＣＶＤ法等のＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などにより形成することができる。
【００４６】
次に、ステップＳ３において、ｎ型非晶質半導体層１７ｎの上に絶縁層１６を形成すると共に、ｎ型非晶質半導体層２２の上に絶縁層２３を形成する。なお、絶縁層１６，２３の形成方法は特に限定されない。絶縁層１６，２３は、例えば、スパッタリング法やＣＶＤ法等の薄膜形成法などにより形成することができる。
【００４７】
次に、ステップＳ４において、絶縁層２３をエッチングすることにより、絶縁層２３の一部分を除去する。具体的には、絶縁層２３のうち、後の工程で半導体基板１０にｐ型半導体層を接合させる領域の上に位置する部分を除去する。なお、絶縁層２３のエッチングは、絶縁層２３が酸化シリコン、窒化シリコンまたは酸窒化シリコンからなる場合は、例えば、ＨＦ水溶液等の酸性のエッチング液を用いて行うことができる。
【００４８】
次に、ステップＳ５において、ステップＳ４においてパターニングした絶縁層２３をマスクとして用いて、ｉ型非晶質半導体層２１とｎ型非晶質半導体層２２とを、アルカリ性のエッチング液を用いてエッチングすることにより、ｉ型非晶質半導体層２１及びｎ型非晶質半導体層２２の絶縁層２３により覆われている部分以外の部分を除去する。これにより、裏面１０ｂのうち、上方に絶縁層２３が位置していない部分を露出させると共に、半導体層２１，２２から、ｉ型非晶質半導体層１２ｉとｎ型非晶質半導体層１２ｎ（図２を参照）とを形成する。
【００４９】
ここで、上述の通り、本実施形態では、絶縁層２３が酸化シリコン、窒化シリコンまたは酸窒化シリコンからなる。このため、酸性のエッチング液による絶縁層２３のエッチング速度は高いものの、アルカリ性のエッチング液による絶縁層２３のエッチング速度は低い。一方、半導体層２１，２２は非晶質シリコンからなる。このため、半導体層２１，２２に関しては、酸性のエッチング液によるエッチング速度が低く、アルカリ性のエッチング液によるエッチング速度が高い。よって、ステップＳ４において用いた酸性のエッチング液によって、絶縁層２３はエッチングされるものの、半導体層２１，２２は、実質的にエッチングされない。一方、ステップＳ５において用いたアルカリ性のエッチング液によって半導体層２１，２２はエッチングされるものの、絶縁層２３は実質的にエッチングされない。従って、ステップＳ４及びステップＳ５において、絶縁層２３または半導体層２１，２２を選択的にエッチングすることができる。
【００５０】
以上のように、ステップＳ１〜Ｓ５によって、第１の主面としての裏面１０ｂと第２の主面としての受光面１０ａとを有し、裏面１０ｂの一部分の上にｎ型半導体からなるｎ型非晶質半導体層１２ｎが形成されており、さらにｎ型非晶質半導体層１２ｎを覆うように絶縁層２３が形成されている半導体基板１０を用意する。
【００５１】
次に、ステップＳ６において、裏面１０ｂを覆うように、ｉ型非晶質半導体層２４とｐ型非晶質半導体層２５とをこの順番で順次形成する。非晶質半導体層２４，２５の形成方法は特に限定されない。非晶質半導体層２４，２５は、例えば、ＣＶＤ法などにより形成することができる。
【００５２】
次に、ステップＳ７において、非晶質半導体層２４，２５の絶縁層２３の上に位置している部分の一部分をエッチングする。これにより、非晶質半導体層２４，２５からｉ型非晶質半導体層１３ｉとｐ型非晶質半導体層１３ｐとを形成する。
【００５３】
このステップＳ７においては、非晶質半導体層２４，２５に対するエッチング速度が絶縁層２３に対するエッチング速度よりも大きな第１のエッチング剤を使用する。このため、絶縁層２３と非晶質半導体層２４，２５のうち、非晶質半導体層２４，２５が選択的にエッチングされる。
【００５４】
なお、「エッチング剤」には、ペースト状のエッチングペーストや粘度が調製されたエッチングインクが含まれるものとする。
【００５５】
次に、ステップＳ８において絶縁層２３のエッチングを行う。具体的には、ステップＳ７におけるエッチングにより一部分が除去された非晶質半導体層２４，２５からなる非晶質半導体層１３ｉ、１３ｐの上から、第２のエッチング剤を用いて、絶縁層２３の露出部をエッチングにより除去する。これにより、ｎ型非晶質半導体層１２ｎを露出させると共に、絶縁層２３から絶縁層１８を形成する。
【００５６】
このステップＳ８においては、絶縁層２３に対するエッチング速度が非晶質半導体層２４，２５に対するエッチング速度よりも大きな第２のエッチング剤を使用する。このため、絶縁層２３と非晶質半導体層２４，２５のうち、絶縁層２３が選択的にエッチングされる。
【００５７】
以上のように、ステップＳ８までの工程において、一主面の一の領域にｐ型表面（ｐ型非晶質半導体層１３ｐの表面）を有し、他の領域にｎ型表面（ｎ型非晶質半導体層１２ｎの表面）を有する太陽電池基板２０が製造される。
【００５８】
次に、ステップＳ９において、ｎ型非晶質半導体層１２ｎ及びｐ型非晶質半導体層１３ｐのそれぞれの上にｎ側電極１４及びｐ側電極１５を形成する電極形成工程を行うことにより、太陽電池１を完成させることができる。
【００５９】
具体的には、まず、ステップＳ９−１において、ＴＣＯからなる導電層２６と、Ｃｕなどの金属や合金からなる導電層２７とを、プラズマＣＶＤ法等のＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタリング法等の薄膜形成法によりこの順番で形成する。その後、図１２に示すように、導電層２６，２７の絶縁層１８の上に位置している部分を分断する。これにより、導電層２６，２７から第１及び第２の導電層１９ａ、１９ｂが形成される。ここで、本実施形態では、上述のように、第２の導電膜１９ｂがシード層を構成しているため、ステップＳ９−１において、ｎ側電極１４及びｐ側電極１５夫々のシード層が形成される。
【００６０】
図１２に示すように、シード層としての第２の導電膜１９ｂには、ｎ型非晶質半導体層１２ｎの上に位置する第１のシード層１９ｂ１と、ｐ型非晶質半導体層１３ｐの上に位置する第２のシード層１９ｂ２とが含まれている。本実施形態では、第１のシード層１９ｂ１と第２のシード層１９ｂ２とは、面積が互いに異なる。具体的には、第１のシード層１９ｂ１の面積は、第２のシード層１９ｂ２の面積よりも小さい。また、第１のシード層１９ｂ１のフィンガー１４Ｂを構成する部分の幅は、第２のシード層１９ｂ２のフィンガー１５Ｂを構成する部分の幅よりも狭い。
【００６１】
なお、導電層２６，２７の分断は、例えばフォトリソグラフィー法などにより行うことができる。
【００６２】
次に、第１及び第２の導電層１９ａ、１９ｂの上に、電解めっきにより、Ｃｕからなる第３の導電層１９ｃと、Ｓｎからなる第４の導電層１９ｄとを順次形成することにより、図２に示すｎ側電極１４とｐ側電極１５とを完成させることができる。
【００６３】
ここで、本実施形態では、上述のように、第１のシード層１９ｂ１の面積は、第２のシード層１９ｂ２の面積よりも小さい。また、第１のシード層１９ｂ１と第２のシード層１９ｂ２とに、互いに同じ大きさの電流を流した場合、第１及び第２のシード層１９ｂ１，１９ｂ２のそれぞれの上に、同じ質量のめっき膜が形成される。このため、第１のシード層１９ｂ１と第２のシード層１９ｂ２とに、互いに同じ大きさの電流を流した場合、導電層１９ｃ、１９ｄのうち、第１のシード層１９ｂ１の上に位置している第１のめっき膜１９ｃｄ１の方が、第２のシード層１９ｂ２の上に位置している第２のめっき膜１９ｃｄ２よりも厚くなる。よって、相対的に面積が狭く、電気抵抗が高くなりがちなｎ側電極１４の電気抵抗を効果的に低減することができる。その結果、太陽電池１の発電効率をより高くすることができる。
【００６４】
ここで、第１のシード層１９ｂ１と第２のシード層１９ｂ２とに、同じ電源を用いて電流を供給することで、両シード層１９ｂ１及び１９ｂ２に容易に同じ大きさの電流を流すことができる。従って、太陽電池１の製造が容易になる。
【００６５】
例えば、電極の電気抵抗を低減する観点からは、ｎ側電極及びｐ側電極の両方を厚く形成することも考えられる。しかしながら、その場合は、隣接しているｎ側電極とｐ側電極とが接触してしまいやすくなる。このため、ｎ側電極とｐ側電極との間の間隔を大きくする必要がある。よって、ｎ側及びｐ側電極のそれぞれの面積が小さくなってしまい、電極の電気抵抗を低減できない場合がある。
【００６６】
それに対して、本実施形態では、相対的に面積が狭く、電気抵抗が高くなりがちなｎ側電極１４を、ｐ側電極１５に対して相対的に高くするため、ｎ側電極１４とｐ側電極１５とが接触しにくい。従って、ｎ側電極１４とｐ側電極１５との間の間隔Ｗ５を小さくすることができる。その結果、ｎ側電極１４の電気抵抗をより効果的に低減することができる。
【００６７】
また、ｎ側電極とｐ側電極との両方を厚く形成した場合は、半導体基板に大きな応力が働きやすく、半導体基板が反りやすくなる。それに対して、本実施形態では、ｐ側電極１５は、ｎ側電極１４に対して相対的に薄いため、半導体基板１０に大きな応力が働きにくい。従って、半導体基板１０が反ることを抑制することができる。
【００６８】
なお、ｎ側電極１４の厚みと、ｐ側電極１５の厚みとの比（（ｎ側電極１４の厚み）／（ｐ側電極１５の厚み））は、特に限定されないが、１〜２の範囲内であることが好ましい。
【００６９】
また、ステップＳ９−１の第１及び第２のめっき膜１９ｃｄ１，１９ｃｄ２を形成する工程において、第１及び第２のシード層１９ｂ１、１９ｂ２に流す電流を調整することにより、第１及び第２のめっき膜１９ｃｄ１，１９ｃｄ２の厚みを調整することができる。例えば、第１及び第２のシード層１９ｂ１、１９ｂ２に流す電流の大きさを相互に異ならせることにより、第１及び第２のシード層１９ｂ１、１９ｂ２に流す電流の大きさを等しくした場合とは異なる厚み比の第１及び第２のめっき膜１９ｃｄ１，１９ｃｄ２を形成することができる。具体的には、同じ厚みの第１及び第２のめっき膜１９ｃｄ１，１９ｃｄ２を形成することも可能となる。従って、太陽電池１の必要特性に応じて、ｎ側電極１４とｐ側電極１５の電気抵抗を調整することができる。
【００７０】
また、上記第１の実施形態では、図２に示すように、半導体基板１０として、ｎ型の導電型を有する結晶性半導体基板を用い、半導体基板１０の上にｎ型非晶質半導体層１２ｎ及びｐ型非晶質半導体層１３ｐを形成する例について説明した。但し、本発明は、この構成に限定されない。
【００７１】
例えば、図１３に示すように、ｎ型の結晶性半導体基板３０の裏面３０ｂ側の部分の一部分にｎ型のドーパントを熱拡散させることにより、結晶性半導体基板３０の裏面３０ｂの部分に高ドープのｎ＋型領域３１ｎを形成するようにしてもよい。
【００７２】
また、ｎ型の結晶性半導体基板３０の裏面の一の領域にｎ型のドーパントを熱拡散させて高ドープのｎ型領域を形成し、他の領域にｐ型のドーパントを熱拡散させてｐ型領域を形成するようにしてもよい。この場合には、半導体基板より高ドープのｎ型領域の表面が本発明のｎ型表面を構成し、ｐ型領域の表面がｐ型表面を構成する。
【００７３】
また、ｐ型表面あるいはｎ型表面が結晶性半導体の表面から構成される場合、ＴＣＯから構成される第１の導電層１９ａは特に設けなくてもよい。ｐ型表面及びｎ型表面のうち非晶質半導体層から構成されている表面上に、ＴＣＯから構成される第１の導電層１９ａを設けるとよい。
【符号の説明】
【００７４】
１…太陽電池
１０…半導体基板
１０ａ…受光面
１０ｂ…裏面
１１…光
１２…ＩＮ積層体
１２ｉ…ｉ型非晶質半導体層
１２ｎ…ｎ型非晶質半導体層
１３…ＩＰ積層体
１３ｉ…ｉ型非晶質半導体層
１３ｐ…ｐ型非晶質半導体層
１４…ｎ側電極
１５…ｐ側電極
１４Ａ，１５Ａ…バスバー
１４Ｂ，１５Ｂ…フィンガー
１６…絶縁層
１７ｉ…ｉ型非晶質半導体層
１７ｎ…ｎ型非晶質半導体層
１８…絶縁層
１９ａ…第１の導電層
１９ｂ…第２の導電層
１９ｂ１…第１のシード層
１９ｂ２…第２のシード層
１９ｃ…第３の導電層
１９ｄ…第４の導電層
１９ｃｄ１…第１のめっき膜
１９ｃｄ２…第２のめっき膜
２０…太陽電池基板
２１…ｉ型非晶質半導体層
２２…ｎ型非晶質半導体層
２３…絶縁層
２４…ｉ型非晶質半導体層
２５…ｐ型非晶質半導体層
２６，２７…導電層
３０…非晶質半導体基板
３０ｂ…裏面
３１ｎ…ｎ＋型領域
【図１】
0005485062.tif 000002
【図２】
0005485062.tif 000003
【図３】
0005485062.tif 000004
【図４】
0005485062.tif 000005
【図５】
0005485062.tif 000006
【図６】
0005485062.tif 000007
【図７】
0005485062.tif 000008
【図８】
0005485062.tif 000009
【図９】
0005485062.tif 000010
【図１０】
0005485062.tif 000011
【図１１】
0005485062.tif 000012
【図１２】
0005485062.tif 000013
【図１３】
0005485062.tif 000014