(57)【特許請求の範囲】
【請求項１】
分離されている複数の微細構造を有する微小電気機械システム（ＭＥＭＳ）デバイスを製造する方法において、
基板を設けるステップと、
前記基板上に犠牲層を形成するステップと、
前記犠牲層上にポリシリコン構造層を形成するステップと
ポリシリコン構造層を貫通して分離トレンチをエッチングし、および、分離トレンチに絶縁材料を堆積することによって、前記ポリシリコン構造層内に分離トレンチを形成するステップであって、前記分離トレンチに横方向に固定されるポリシリコン構造内の分離した前記微細構造を形成し、前記分離トレンチをエッチングすることによって前記犠牲層下にある部分を露出し、前記絶縁材料を堆積するステップは、
マスクを前記ポリシリコン構造層の上面に設けるステップと、
前記分離トレンチに絶縁膜を堆積し、かつ前記絶縁膜を前記マスク上に堆積するステップであって、前記絶縁膜が前記ポリシリコン構造層の横壁と前記露出した犠牲層下にある部分を覆うことによってサブトレンチを形成する、前記分離トレンチに絶縁膜を堆積し、かつ前記絶縁膜を前記マスク上に堆積するステップと、
犠牲材料を前記分離トレンチ内の前記絶縁膜上及び前記マスク上の前記絶縁膜に堆積し、犠牲材料を前記分離トレンチに充填するステップと、
第一エッチング処理を用いて上面から前記絶縁膜と前記犠牲材料とを除去するステップと、
第二エッチング処理を用いて前記分離トレンチから前記犠牲材料と前記マスクとを除去するステップと、
前記犠牲材料を除去した後に、前記サブトレンチを充填するために前記絶縁材料を前記サブトレンチに堆積するステップとを備える、分離トレンチを形成するステップと、
分離トレンチの上方に電気接続部を形成するステップと、
前記ＭＥＭＳデバイスの前記分離した微細構造が前記基板から離隔するように前記犠牲層を選択的に除去するステップとを備える、方法。
【請求項２】
前記第一エッチング処理は、リアクティブ・イオン・エッチングを実行することを含む、請求項１に記載の方法。
【請求項３】
前記第二エッチング処理は、緩衝酸化物エッチングを実行することを含む、請求項１に記載の方法。
【請求項４】
前記電気接続を形成するステップの後に、ビームを画成するために前記ポリシリコン構造層をパターニング及びエッチングするステップをさらに備え、
前記ＭＥＭＳデバイスの前記分離した微細構造が前記基板から離隔するように前記犠牲層を選択的に除去するステップは、前記犠牲層を選択的に除去するステップによって前記ビームが解放され、前記ビームが分離している前記微細構造のうち、可動に担持されているものを形成する、請求項１に記載の方法。
【請求項５】
ビームを画成するために前記ポリシリコン構造層をパターニング及びエッチングするステップであって、該ポリシリコン構造層をパターニング及びエッチングするステップによって前記犠牲層を露出する、ポリシリコン構造層をパターニング及びエッチングするステップをさらに備え、
前記ＭＥＭＳデバイスの前記分離した微細構造が前記基板から離隔するように前記犠牲層を選択的に除去するステップは、前記犠牲層を選択的に除去するステップによって前記ビームが解放され、前記ビームが分離している前記微細構造のうち、可動に担持されているものを形成する、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に微細構造を有する微小電気機械システム（ＭＥＭＳ）デバイスに関する。より詳細には、分離した微細構造及び高アスペクト比表面マイクロマシンを有するMEMSデバイスの製造に関する。
【背景技術】
【０００２】
微小電気機械システム（ＭＥＭＳ）デバイスは、同一基板に微細機械構造（以下、「微細構造」という）及びマイクロ電子回路を集積して集積回路を形成するための技術である。ＭＥＭＳデバイスは、例えば、圧力検知、加速度検知、慣性力検知、スイッチ、モーター等で使用される。マイクロ電子回路は、集積回路処理シーケンス（すなわち、ＣＭＯＳ、バイポーラ、あるいはＢＩＣＭＯＳ処理）を用いて製作されるが、微細構造は、適合する「マイクロマシニング」処理を用いて製作される。
【０００３】
ＭＥＭＳ技術を実行するための材料及び製造方法の選択は、作成されたデバイスとデバイスが関連する市場部門とによって異なる。例えば、微細構造の製作に適用できる典型的なマイクロマシニング処理には、表面マイクロマシニング及びバルク・マイクロマシニングが含まれる。表面マイクロマシニングでは、ＭＥＭＳデバイスは犠牲層を基板に堆積することによって製作される。そしてポリシリコン層は構造を形成する微細機械材料として、犠牲層上に堆積し、特定の微細構造の所望形状を形成するためにエッチングされる。そしてポリシリコン下にある犠牲材料の層は、微細構造の移動する部分の間に隙間または通路を開けるようにエッチングされる。従って、表面マイクロマシニングは、基板上に異なる構造層を堆積及びエッチングすることに基づく。これに対して、バルク・マイクロマシニングは、単結晶シリコンから機械的微細構造を製造するためにシリコンウェハを直接に、かつ選択的にエッチングすることによって、構造を画成する。
【０００４】
従来のＭＥＭＳキャパシタンスセンサーは、プルーフマスとしても公知の、可撓自在に実装された振動質量が、例えば加速度などの検出された要素によって、少なくとも一つの方向に偏向可能となるように作動する。プルーフマスの偏向は、プルーフマスに接続された差動回路のキャパシタンス変化をもたらす。機械的微細構造のアスペクト比は、機械的微細構造の高さ対横幅の比である。このキャパシタンス変化が上記の検出された要素の大きさを示す。機械的微細構造のアスペクト比は、当該構造の高さ対横幅で定義する。高アスペクト比の微細構造は、MEMSキャパシタンスセンシングデバイスにおいて、検知キャパシタンスの向上、及び交差軸感度の減少といった利点を有利に提供する。
【０００５】
バルク・マイクロマシニング処理は、高アスペクト比の微細構造の製作に使用可能である。しかし、バルク・マイクロマシニングは、表面マイクロマシニングより限定されており、より高価である場合が多い。
【０００６】
表面マイクロマシニングにおいて、ポリシリコンビルドアップ層の使用は、複雑な移動微細構造のフィーチャを集積するための設計自由度を高める。バルク・マイクロマシニングと比較した設計自由度の高さには、より多くの層を形成可能であることが含まれる。しかし、残留応力によって、ポリシリコンビルドアップ層の厚さが限られ、そのため製作が行われる平面から外に出るほどに薄膜層を可撓性にする。応力は亀裂、層間剥離、空隙の原因となる。また、応力は熱膨張係数の不整合、及び不均一変形という結果をもたらす。従って、応力は構成材の寿命を低下させ、通常作動中に誤作動をひき起こす。従って、表面マイクロマシニング処理を用いて所望の高アスペクト比を達成することは困難である。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
マイクマシングデバイスの複雑さが増加することに伴い、電気的な柔軟性を改善することはより重要になる。電気的な柔軟性を改善するための１つの方法は、ＭＥＭＳデバイスの性能を高めるために、機械的に一体である様々な微細構造素子間の電気的分離を提供することと、マイクロ電子回路から電気的分離を提供することである。バルク・マイクロマシニングでは、電気的分離は絶縁誘電体層によって誘電性金属層を分離することと、横方向の隣接微細構造を分離するトレンチ分離構造を形成することによって達成されてきた。しかし、バルク・マイクロマシニング処理で実行されてきた電気的分離技術は、表面マイクロマシニング処理で容易に実行することができない。
【課題を解決するための手段】
【０００８】
本発明の実施例について、複数の分離した微細機械構造（下述「微細構造」という）を有する小型電気機械システム（ＭＥＭＳ）デバイスと、そのＭＥＭＳデバイスを製作する方法を開示する。この方法は、表面マイクロマシニング処理を用いて、微細構造の高アスペクト比ポリシリコン構造層を製作する。温度係数の不整合、及び基板の捻れあるいは屈曲によるキャパシタンスオフセットを有意に減少するために、側方電気応力及び機械応力分離を与えるべく、分離トレンチを微細構造間に形成する。さらにこの方法によって、高性能及び安価なＭＥＭＳデバイス設計が提供される。
【図面の簡単な説明】
【０００９】
【図１】基板に配列された微小電気機械システム（ＭＥＭＳ）デバイスを示すブロック図。
【図２】ＭＥＭＳデバイスに含まれる複数の微細構造の一部を示す斜視図。
【図３】ＭＥＭＳデバイスを製造するための製造工程のフロー図。
【図４】図３の製造工程の操作を示す断面図。
【図５】図３の製造工程の操作を示す断面図。
【図６】図３の製造工程の操作を示す断面図。
【図７】図３の製造工程の操作を示す断面図。
【図８】図３の製造工程の操作を示す断面図。
【図９】図３の製造工程の操作を示す断面図。
【図１０】図３の製造工程の操作を示す断面図。
【図１１】図３の製造工程の操作を示す断面図。
【図１２】図３の製造工程の操作を示す断面図。
【図１３】図３の製造工程の操作を示す断面図。
【図１４】図３の製造工程の操作を示す断面図。
【図１５】図３の製造工程の操作を示す断面図。
【図１６】図３の製造工程の操作を示す断面図。
【図１７】図３の製造工程の操作を示す断面図。
【図１８】図３の製造工程の操作を示す断面図。
【図１９】図３の製造工程の操作を示す断面図。
【図２０】図３の製造工程の操作を示す断面図。
【図２１】図３の製造工程の操作を示す断面図。
【図２２】図３の製造工程の操作を示す断面図。
【図２３】図３の製造工程の操作を示す断面図。
【図２４】図３の製造工程の操作を示す断面図。
【図２５】図３の製造工程の操作を示す断面図。
【図２６】図３の製造工程の操作を示す断面図。
【発明を実施するための形態】
【００１０】
図１は、１つの実施形態において、基板２２上に設けられた微小電気機械システム（ＭＥＭＳ）デバイス２０を示す。ＭＥＭＳデバイス２０は基板２２（例えば、シリコン基板）に設けられた構造領域２４及び回路領域２６を含む。
【００１１】
構造領域２４はマシニングされた微細機械構造、すなわち、Ｍ１，Ｍ２，Ｍ３，Ｍ４で示した微細構造２８を含む。回路領域２６はデータ処理素子及びインタフェース回路であってもよい。データ処理素子は、例えばトランスデューサなどによって生成された情報を処理及び分析し、および／または微細構造２８を制御あるいは監視してもよい。インタフェース回路は、微細構造２８あるいはデータ処理素子、またはその両者から外部デバイス（図示せず）へ情報を供給してもよい。回路領域２６は、その回路がデバイスの用途に依存して異なるので、詳細に示していない。すなわち、回路機構は、ＭＥＭＳデバイス２０が、角加速度計、ジャイロスコープ、線形加速度計、スイッチ、マイクロアクチュエータ、などかどうかということに依存する。
【００１２】
回路領域２６のデータ処理素子またはインタフェース回路機構、あるいはその両者は基板２２に集積される可能性がある。そのような場合には、ＭＥＭＳデバイス２０は、回路領域２６のデータ処理素子またはインタフェース回路機構、あるいはその両者に加えて、構造領域２４の微細構造２８を含むモノリシック構造であってもよい。しかし、代替の実施形態において、回路領域２６のデータ処理素子またはインタフェース回路機構、あるいはその両者は、別個の基板に設けられて、製作後に基板２２に接続してもよい。
【００１３】
構造領域２４の微細構造２８は、導電性接続部３０によって回路領域２６に電気的に接続する。微細構造２８のうちのいくつか特定の構造が、以下に記述するように電気接続部３０によってさらに互いに電気的に接続されてもよい。電気接続部３０は、ポリシリコンまたは、アルミニウム、銅、またはタングステンのような金属から形成されてもよい。本明細書では４つの微細構造２８（Ｍ１，Ｍ２，Ｍ３，Ｍ４）のみを開示するが、ＭＥＭＳデバイス２０は、デバイスの用途によっていかなる数の微細構造２８を含むことも可能である。
【００１４】
図２は、ＭＥＭＳデバイス２０の構造領域２４に含まれる複数の微細構造２８の一部の斜視図を示す。示しているＭＥＭＳデバイス２０は線形加速度計である。しかし、本発明の原理は他のＭＥＭＳデバイスに適用でき、例えば、角加速度計、ジャイロスコープ、マイクロアクチュエータ、圧量センサー、スイッチ、などである。
【００１５】
一つの実施形態では、ＭＥＭＳデバイス２０は、可撓性部材（図示せず）によって基板２２上に固定されるプルーフマス３２を含む。周知のように、可撓性部材は、下にある基板２２から相隔てて、かつプルーフマス３２が矢印３４で示すＸ軸線に沿って、基板２２の表面と実質的に平行に移動することを可能にするように、プルーフマス３２を担持するように設計されている。複数の移動可能ビーム３６は、移動可能電極フィンガーとも呼ばれるが、プルーフマス３２から矢印３８で示すＹ軸と実質的に平行に突出する。複数の固定ビーム４０は、固定電極フィンガーとも呼ばれるが、固定フレーム４２から伸びており、基板２２に設けられた埋め込み電気接続部（図示ず）に固定される。固定ビーム４０は励起・駆動電極であり、Ｙ軸３８と実質的に平行に、内側に向って突出する。従って、各移動可能ビーム３６は一対の固定ビーム４０の間に配置される。
【００１６】
移動可能ビーム３６を有するプルーフマス３２及び固定ビーム４０を有する固定フレーム４２はポリシリコン構造層４６に形成する。ポリシリコン構造層４６、従って微細構造２８は、高さ４８を示す。一つの実施例では、高さ４８は約２５ミクロンである。しかし、望ましい高さ４８は、アプリケーション及び所望感度によって決定される。また、ビーム３６，４０は幅５０を示し、移動可能ビーム３６と固定ビーム４０との間の間隙は幅５２を示す。幅５０，５２は５ミクロン以下である。例えば、約２ミクロンである。また、望ましい幅５０，５２は、応用（アプリケーション）及び所望感度によって決定される。
【００１７】
幅５０が約２ミクロンである時、この実施例において、ビーム３６，４０は１２：１の高アスペクト比（すなわち、高さ４８対幅５０の比）を有する。同様に、幅５２が約２ミクロンである時、移動可能ビーム３６と固定ビーム４０との間の間隙は１２：１の高アスペクト比（すなわち、高さ４８対幅５０の比）を有する。
【００１８】
この高アスペクト比は、ビーム３６，４０の間の表面面積を増加させ、従ってより高い検知キャパシタンスを与える。この増加した検知キャパシタンスは、増加した信号対雑音比も提供する。また、微細構造２８の高い垂直アスペクト比は、より大きな質量及びより大きな慣性モーメントを生じ、その結果、熱雑音を減少させる。さらにこの高い垂直アスペクト比は、矢印５４で示すＺ軸に対してより堅牢な微細構造２８を生じ、したがって製作の面外に移動する可能性がより小さくなる。
【００１９】
一つの実施例では、プルーフマス３２は、ポリシリコン構造層４６の高さ４８を完全に通じて伸びる分離トレンチ５６を備える。プルーフマス３２の一部は、少なくとも一つの分離トレンチ５６に横方向に固定され、プルーフマス３２の一部から伸びている移動可能ビーム３６の対応する１つが、微細構造２８の１つを構成する。分離トレンチ５６は絶縁材料で充填される。一つの実施例では、この絶縁材料は窒化物、たとえばシリコン窒化物である。従って、分離トレンチ５６が、微細構造２８をそれぞれ電気的に分離する。また、分離トレンチ５６は、以下に詳細に記載されるように、横方向にて隣接する微細構造間の機械的応力分離を提供する。
【００２０】
また、分離トレンチ５６は、特定の微細構造２８の間と微細構造と回路領域２６（図１）の間の電気接続、すなわち、電気接続３０を支持するためのブリッジを提供できる。例において、微細構造２８の第１微細構造Ｍ１は、電気接続３０を介して微細構造２８の別の微細構造Ｍ３に電気的に接続される。より詳細には、導電経路は、コンタクト領域５５，５７を介して、第１の微細構造２８，Ｍ１のポリシリコン構造と、第２の微細構造２８，Ｍ３のポリシリコン構造層４６を通して、電気接続３０によって備えられる。例えば、電流は微細構造２８,Ｍ１から、コンタクト領域５５を通り、電気接続３０を通り、コンタクト領域５７を通って戻り、微細構造２８,Ｍ３を通るように流れる。しかし、微細構造２８のＭ２、Ｍ４は、微細構造２８、Ｍ２，Ｍ４と電気接続３０に挟まれた分離トレンチ５６、絶縁層５９によって伝導経路から分離される。
【００２１】
図３は、ＭＥＭデバイス２０を製造するための製作工程６０のフロー図を示す。製作工程６０は、分離微細構造２８を有する高アスペクト比ＭＥＭＳデバイス２０を製造するために、表面マイクロマシニング技術を利用する。図４〜２６は、図３の製作工程の操作を示す概略的断面図を示す。製作工程６０の操作は、図４〜２６を参照して検討されている。従って、製作工程６０の操作に関する検討を通して、図４〜２６の個々の説明がなされる。
【００２２】
本発明の様々な構成は可能であるが、基本工程は図４〜２６で示され、図４〜２６は、基板２２上に製作されたビーム（すなわち、移動可能ビーム３６（図２））を有する分離された微細構造２８のみを示す。しかし、ＭＥＭＳデバイス２０全体の構造領域２４は、デバイス機能に従って分離トレンチ５６に横方向に接続されたあらゆる数量の微細構造２８より構成され得ることを理解されたい。
【００２３】
製作工程６０はタスク６２で始まる。タスク６２において、基板２２が備えられる。一つの実施例では、基板２２はシリコンウェハである。しかし、製作工程６０は、微細構造２８が基板内ではなく、その上に形成される表面マイクロマシニングを採用するので、基板の特性は特に重要ではない。従って、基板２２は、グラスまたはプラスチックのようなより安価な材料で代わりに形成されてもよい。製作工程６０における以下の操作は、単一ＭＥＭＳデバイス２０（図１）の構造領域２４の分離された微細構造２８を製造する操作を述べている。しかし、製作工程に従って、構造領域２４（図１）及び回路領域２６（図１）の両者を含む複数のＭＥＭＳデバイス２０が同時に基板２２上に製造されてもよい。
【００２４】
製作工程６０はタスク６４に続く。タスク６４において、基板２２の表面前処理が実行され、周知の技術に従ってシリコンの局所的酸化物（ＬＯＣＯＳ）処理が実行される。図４〜６を参照し、図４〜６は製作工程６０のタスク６４で生じる操作を示す。凡例６６は図４に関連づけられている。
【００２５】
微細構造２８の製作で使用される様々な材料を表示するために、凡例６６は図１，２，４〜２６で使用された特定のパターンのリストを提供する。従って、第１のパターン６８は二酸化ケイ素といった、酸化物を示す。第２のパターン７０は多結晶シリコン（通常ポリシリコンと呼ばれる）を示す。第３のパターン７２は例えばシリコン窒化物またはシリコンリッチ窒化物といった窒化物を示す。第４のパターン７４は導電材料を示す（例えば、ドープされたシリコン、ドープされたゲルマニウム、またはアルミニウム、銅、モリブデン、タンタル、チタン、ニッケル、タングステンのような様々な金属の一つである）。従って、いくつかの実施例において、酸化物は、二酸化ケイ素ととして実施され、窒化物はシリコン窒化物またはシリコンリッチ窒化物として実施される。説明を明らかにするために、酸化物は以下において、酸化物６８とする。同様に、窒化物は以下において、窒化物７０とする。多結晶シリコンは、以下ポリシリコン７０とし、導電材料は以下導電材料７４とする。
【００２６】
図４において、製作は基板２２の洗浄で始まる。次に、基板２２上に酸化物パッド(図示せず)を構成するために熱酸化物処理を実行されてもよい。この酸化物パッドは、バッファ酸化物としても知られ、応力軽減層であり、約５０ナノメータの堆積の厚さを有してもよい。次に、窒化物７２は基板２２に堆積される。シリコン窒化物のような窒化物７２は、例えば、約１４０ナノメートルの厚さで基板上に窒化物層を提供するために、減圧化学気相成長（ＬＰＣＶＤ）またはプラスマ化学気相成長（ＰＥＣＶＤ）を用いて堆積される。パターンはフォトリソグラフィーを用いて窒化物７２に転写される。そして、このパターンは窒化物マスク層７６を形成するために、例えば反応性イオンエッチング（ＲＩＥ）を用いて、窒化物７２にエッチングされる。
【００２７】
図５において、基板２２に酸化物６８のフィールド酸化膜層７８を形成するために、熱フィールド酸化物処理が実行される。酸化物６８のフィールド酸化膜層７８は、約2,000〜3,000ナノメートルの厚さを有してもよい。フィールド酸化膜層７８が増大する間、窒化物マスク層７６は、フィールド酸化膜層及び窒化物マスク層７６の接合に沿って上に押し上げられる。図６において、基板２２上にフィールド酸化膜層７８を残し、いかなる酸窒化物及び窒化物マスク層７６の窒化物７２を除去するために、窒化物除去プロセスは実行される。フィールド酸化膜層７８上に形成されたアクティブデバイスの間のクロストークを抑制するために、フィールド酸化膜層７８は基板２２に埋め込まれた絶縁障壁を形成する。ここで熱フィールド酸化処理が検討されたが、別の実施例においてはフィールド酸化膜層７８を製造するために他の処理を利用できることを理解されたい。
【００２８】
また図３を参照し、タスク６４に続いて、タスク８０が実行される。タスク８０において、ポリシリコン層及び窒化物層は堆積され、パターニングされる。図７〜９は、製作工程６０のタスク８０で起こる操作を示している。図７において、ポリシリコン７０は、基板２２及びフィールド酸化膜層７８上に堆積される。ポリシリコン７０は約300〜500ナノメートルの堆積の厚さを有してもよい。ポリシリコン７０は、パターニングされたポリシリコン層８２を形成するために、例えば、フォトリソグラフィー処理を使用してパターニングされてもよいし、例えば、反応性イオンエッチング（ＲＩＥ）を使用してエッチングしてもよい。いくつかの実施例において、ポリシリコン層８２は好適には高導電度を有する。従って、ポリシリコン層８２は全表面領域をドープし、または高伝導度を有するように構成される。パターニング及びエッチングの後、ポリシリコン層８２は埋め込まれたポリシリコン導電領域を生じる。
【００２９】
図８において、窒化物７２は、基板２２とフィールド酸化膜層７８の露出された部分と同様にポリシリコン層８２の上に堆積される。窒化物７２は約300〜600ナノメータの堆積の厚さを有してもよい。図９において、窒化物７２は、パターニングされた窒化物８４を生じるために、例えば、フォトリソグラフィー処理を使用してパターニングされたり、例えば、ＲＩＥの使用によってエッチングされる。窒化物層８４が、ポリシリコン層８２の様々な領域を互いに絶縁する。
【００３０】
図３を参照すると、タスク８０に引き続き、タスク８６が実行される。タスク８６において、犠牲酸化物が堆積され、パターニングされる。図１０，１１は、製作工程６０のタスク８６において実行される操作を示す。図１０において、犠牲酸化膜層の第１の部分８８を構成するために、酸化物６８はフィールド酸化膜層７８、ポリシリコン層８２、窒化物層８４の上に堆積される。一つの実施例では、犠牲酸化膜層の第１の部分８８は、例えば、周知のテトラエチルオルトシリケート（ＴＥＯＳ）堆積処理を用いて形成してもよい。堆積された後、ＴＥＯＳは二酸化シリコン、すなわち、酸化物６８に容易に変換される。犠牲酸化膜層の第１の部分８８の酸化物６８は後に、例えば、フォトリソグラフィー処理によってパターニングされ、例えば、酸化物湿式エッチング処理を用いてエッチングされてもよい。
【００３１】
図１１において、酸化物６８の別の層が、犠牲酸化膜層の第２の部分９０を形成するために犠牲酸化膜層の第１の部分８８の上に堆積される。第２部分９０は、ＴＥＯＳ堆積処理によって形成され、フォトリソグラフィー処理及び酸化反応性イオンエッチング（ＲＩＥ）によってパターニングされる。犠牲酸化膜層の第２の部分９０は約１．６５ミクロン（１６５０ナノメートル）の堆積の厚さを有してもよい。第１の部分８８及び第２の部分９０を組み合わせることによって、基板２２上にある犠牲酸化膜層９２を形成する。示された実施例では、適切な堆積制御を達成するために、二層の犠牲酸化物堆積処理が実行される。しかし、この二層犠牲酸化堆積処理は必要条件ではない。他の実施例において、犠牲酸化膜９２は、単一層の堆積及びパターン化技術を用いて、形成される。
【００３２】
再び図３を参照すると、タスク８６に続いて、タスク９４が実行される。タスク９４において、厚いポリシリコン堆積が実行される。図１２は、製作工程６０のタスク９４において生じる操作を示す。図１２において、ポリシリコン７０は、ポリシリコン構造層４６を形成するために、基板２２上にすでに形成されている様々な構造の上に形成される。ポリシリコン構造層４６は、厚膜堆積に対する周知あるいは現在使用されている方法を用いて構成される。１つの例では、ポリシリコン出発層または種層は、図１２に示される構造の表面上に約100〜300ナノメートルの厚さで堆積される。次に、別の工程段階を用いて厚いシリコン層がポリシリコン出発層上に約２２，０００〜２８，０００ナノメータの厚さで堆積されてもよい。
【００３３】
厚いシリコン層の堆積は、周知の枚葉式化学蒸着（ＣＶＤ）反応器で生じてもよい。この枚葉式化学蒸着反応器は、単結晶シリコン基板上に単結晶シリコン層を製造するため半導体企業で通常使用されるシリコン層の堆積ための方法である。しかしこの実施例において、枚葉式ＣＶＤ反応器内の堆積は単結晶シリコン出発層上にて行われず、多結晶ポリシリコン（すなわち、ポリシリコン）出発層において行う。従って、厚い単結晶シリコン層が成長されるのではなく、厚い多結晶層、すなわち、ポリシリコン構造層４６を成長させる。別の例で、導電ポリシリコン種層及び厚い導電ポリシリコン層は、枚葉式ＣＶＤ反応器処理で、連続して処理される。この堆積の後、ポリシリコン構造層４６は粗い面を有するので、例えば、化学機械研磨処理を用いて、その後平坦化される。
【００３４】
ＣＶＤの利点は、有意の厚さで膜の構成を可能にする材料の高い成長率である。例えば、ポリシリコン構造層４６は、堆積後約３０ミクロンの堆積の厚さを有することが可能である。しかし、平坦化に続き、ポリシリコン構造層４６は、約２５ミクロンの高さ４８（図２）を示す。しかし、好適な高さ４８は、用途及び所望の感度によって決定される。
【００３５】
図１２はさらに鎖線１００を示す。鎖線１００は、説明を明確にするために、図１３〜２６において拡大して示される図１２の構造の部分を示す。
図３を再び参照すると、タスク９４に続いて、タスク１０２が実行される。タスク１０２において、分離トレンチ５６（図２）は、本発明の一つの実施例に従って構成される。図１３〜２０は、製作工程６０のタスク１０２において生じる操作を示す。
【００３６】
図１３において、酸化物６８は、ポリシリコン構造層４６の上面１０３上に堆積され、マスク１０４を形成するようにパターニングされる。一つの実施例では、マスク１０４はＴＥＯＳ堆積処理によって形成され、マスク１０４を形成するためにＴＥＯＳは酸化物に変換される。マスク１０４は、約６３０ナノメートルの堆積厚さを有してもよい。エッチパターンに従って、マスク１０４の開口１０６を生じるように、フォトリソグラフィー処理及び酸化物RIEは実行され、そして開口１０６においてポリシリコン構造層４６を露出する。
【００３７】
図１４において、分離トレンチ５６は、開口１０６を通してポリシリコン構造層４６から形成される。一つの実施例では、分離トレンチ５６は、例えば、ポリシリコンの深掘り反応性イオンエッチング（ＤＲＩＥ）を用いて、ポリシリコン構造４６を貫通するエッチングによって形成される。ＤＲＩＥは、２０：１またはそれ以上のアスペクト比を有する材料において深い、急峻な壁穴及びトレンチを形成する高異方性エッチ処理である。ＤＲＩＥのエッチ深度は、20ミクロン／分の割合で６００ミクロンまたはそれ以上にすることが可能で、それに対してＲＩＥのエッチ深度は、1ミクロン/分の割合で約10ミクロンに限定される。犠牲層９２の下にある部分１０８を露出し、ポリシリコン構造層４６内の分離トレンチ５６の側壁１０９を形成するために、ポリシリコン構造層４６の厚さ全体を貫通してエッチングされる。
【００３８】
図１５において、絶縁膜は、分離トレンチ５６及び分離トレンチ５６上にある酸化物マスク１０４に堆積される。一つの実施例では、窒化膜１１０で構成された窒化物７２は、低圧化学蒸着法（ＬＰＣＶＤ）を用いて、（堆積する前の洗浄と共に）堆積される。窒化膜１１０が、分離トレンチ５６内の側壁１０９及び犠牲層９２の下にある部分１０８を覆う。窒化膜１１０は、各分離トレンチ５６のサブトレンチ１１２(小さなトレンチ)を構成するために、約６００ナノメータの堆積の厚さを有してもよい。
【００３９】
図１６において、犠牲酸化物プラグ１１４が各サブトレンチ１１２に堆積される。一つの実施例では、酸化物６８は、準常圧化学蒸着法（ＳＡＣＶＤ）によって堆積される。酸化物６８が全体にサブトレンチ１１２を削り取り、同時にマスク１０４上の窒化膜１１０に窒化膜層１１６を堆積する。犠牲酸化物プラグ１１４は、分離トレンチ５６を覆う窒化膜１１０を後の処理操作から保護する。
【００４０】
図１７において、マスク１０４から酸化膜層１１６及び窒化膜１０を除去するために、酸化物/窒化物ＲＩＥエッチバック工程が実行される。これにより、分離トレンチ５６内の窒化膜１１０を保護するために、犠牲プラグ１１４のみがサブトレンチ１１２に残る。
【００４１】
図１８において、残留酸化物は、バッファ酸化物エッチング（ＢＯＥ）を用いて除去される。ＢＯＥは湿式エッチャントであり、例えば二酸化ケイ素のような薄膜をエッチングすることに主に使用する。ＢＯＥは、フッ化アンモニウム及びフッ化水素酸といったバッファ溶液の混合物をファン有する。混合物にバッファを含むことは、より制御可能なエッチングを提供し、そしてこの事例において、窒化膜１１０及びポリシリコン構造層４６は、ＢＯＥの間に影響されない。ポリシリコン構造層４６の上面１０３を露出するために、マスク１０４（図１７に図示する）が除去される。また、バッファ酸化物エッチ処理を通して、犠牲プラグ１１４（図１７に図示する）は、サブトレンチ１１２から除去される。従って、犠牲プラグ１１４は、様々なエッチング操作が終了するまで、そのエッチング操作を通して窒化物膜１１０を保護する。後に、ポリシリコン構造層４６の上面１０３と分離トレンチ５６を覆う窒化物１１０はそのままの状態で、マスク１０４及び犠牲プラグ１１４が除去される。
【００４２】
図１９において、窒化物プラッグ１１８はサブトレンチ１１２に形成され、窒化物絶縁層６９はポリシリコン構造層４６の上面１０３に形成される。すなわち、窒化物７２でサブトレンチ１１２が充填される。同時に、窒化物７２はポリシリコン構造層４６の上面１０３に堆積される。サブトレンチ１１２を全体に充填し、上面１０３上に約６００ナノメートルの窒化物絶縁層５９の堆積の厚さを形成するために、ＬＰＣＶＤを用いて、サブトレンチ１１２及び上面１０３に窒化物７２の堆積が実行される。
【００４３】
図２０において、上面１０３に堆積された窒化物７２は、例えば、フォトリソグラフィー処理を用いてパターニングされ、窒化物絶縁層５９をパターニングするために、例えば、ＲＩＥを用いてエッチングされる。窒化物絶縁層５９が、ポリシリコン構造層４６の上面１０３の様々な領域を互いに絶縁する。また、窒化物絶縁層５９のエッチングは、ポリシリコン構造層４６の上面１０３の領域１２０の露出する結果となり、前記領域１２０は、ＭＥＭＳデバイス（図１）の特定デザイン及び機能に従って、電気接続３０に相互接続するために使用される。すなわち、上面１０３の領域１２０は相互接続領域であって、前記相互接続領域において導電材料７４（７４）が電気接続３０の接触部５５，５７（図２）のために堆積される。
【００４４】
一実施例において、窒化物プラグ１１８及び窒化物絶縁層５９は、シリコンリッチ窒化ケイ素によって形成される。分離トレンチ５６内のデュアル窒化物堆積操作及びシリコンリッチ窒化物の使用は、いくつかの利点を提供する。デュアル窒化物堆積処理は、窒化物７２の厚さのより高い制御を可能にし、窒化物絶縁層５９における窒化物７２の厚さを定義する。シリコンリッチシリコン窒化物の使用について、化学量論的なシリコン窒化物、Ｓｉ３Ｎ４、は強い引張応力を有する。この引張応力は、200ナノメートルより厚い窒化膜に亀裂を入れる可能性がある。ＬＰＣＶＤによって堆積されたシリコンリッチ窒化物は、よりシリコンを多く、より窒素を少なく含有している。シリコンリッチ窒化物は、高い屈折率を有する低応力非晶質材料である。窒化膜１１０内シリコンリッチ窒化物及び窒化物プラグ１１８の使用は、横方向における隣接微細構造２８間の応力軽減を提供可能であり、化学量論的なシリコン窒化物よりポリシリコン構造層４６により優れた接着を提供可能である。
【００４５】
一実施例では、窒化膜１１０または窒化物プラグ１１８、あるいはその両者に使用されるシリコンリッチ窒化物は、２〜２．５の屈折率を示す。材料の屈折率は、その物質内で光速（あるいは音波の様な他の波）がどれだけ減弱されるかを計測した値である。シリコンリッチ窒化物に関連して、屈折率は、一般にシリコン含有量の増加とともに線形に増加する。従って、シリコンリッチ窒化物の屈折率は、シリコンリッチ窒化物におけるシリコン含有量を指示するものとして用いられる。２未満の屈折率で、ポリシリコン構造層４６に対する材料の密着特性を高めるために、シリコンリッチ窒化物は、その中に十分なシリコンを含有しない。一方、シリコンリッチ窒化物のシリコン含有量が増加した結果の２．５以上の屈折率は、シリコンリッチ窒化物の導電度を望ましくなく増加、あるいは高める。そのため分離トレンチ５６内に絶縁材料として役割を果たさない。従って、２〜２．５範囲の屈折率を有するシリコンリッチ窒化物は、化学量論的シリコン窒化物（Ｓｉ３Ｎ４）に比較して無視できる程度の導電度の増加した所望密着特性を有する材料を生じる。
【００４６】
従って、２〜２．５屈折率のシリコンリッチ窒化物を用いるデュアル窒化物堆積処理は、堆積の厚さを容易に制御可能な絶縁材料を提供できる。また、シリコンリッチ窒化物を用いるデュアル窒化物堆積処理は、分離トレンチ５６のポリシリコン側壁１０９により優れた密着性を有し、材料に亀裂が入る可能性が低減される。
【００４７】
図３を再び参照すると、タスク１０２に続いて、タスク１２２が実行される。タスク１２２において、電気接続部３０（図２）のような電気接触部が形成される。図２１，２２は、製作工程６０のタスク１２２において生じる工程を示す。図２１において、導電材料７４は窒化物絶縁層５９上及びポリシリコン構造層４６の露出された領域１２０上に堆積される。一実施例では、導電材料７４は、約０．３〜１．２ミクロンの堆積の厚さを有してもよい。さらに、上述のように、導電材料７４はドープされたシリコン、ドープゲルマニウム、またはアルミニウム、銅、モリブデン、タンタル、チタニウム、ニッケル、タングステンのような金属の一つ、またはほかのいかなる適切な導電材料であってもよい。
【００４８】
図２２において、構造化導電材料１２４が残るように、導電材料７４はパターニング及びエッチングされる。導電材料７４は、構造化電導性材料層１２４を製造するために、例えばフォトリソグラフィー処理によってパターニングされ、例えば、ＲＩＥによってエッチングされてもよい。構造化導電材料層１２４は、ＭＥＭＳデバイス２０（図１）の特定のデザインと機能に従って電気接続部３０、分離トレンチ５６の上、絶縁層５９、またはポリシリコン構造層４６の上面１０３のような、電気接触部の形成に使用可能である。
【００４９】
再び図３を参照すると、タスク１２２に続いて、タスク１２６が実行される。タスク１２６において、微細構造２８（図２）のプルーフマス３２（図２）及びビーム３６（図２）は、ポリシリコン構造層４６内に形成される。図２３〜２５は、製作工程６０のタスク１２６において生じる操作を示す。図２３において、酸化物６８は、酸化物ハードマスク１２８を形成するために、ポリシリコン構造層４６の上面１０３上及び構造の材料層１２４上に堆積される。一実施例では、酸化物ハードマスク１２８は、テトラエチルオルトシリケート（ＴＥＯＳ）堆積処理を用いて形成される。酸化物ハードマスク１２８は約630ナノメートルの堆積の厚さを有してもよい。
【００５０】
図２４において、酸化物ハードマスク１２８は、例えば、フォトリソグラフィー処理によってパターニングされ、例えば、酸化物ＲＩＥ処理によってエッチングされる。酸化物ハードマスク１２８をエッチングは、構造層４６の構造パターンに従って酸化物ハードマスク１２８に開口１３０を製造し、開口１３０でポリシリコン構造層４６を露出するように実施される。また、構造化導電材料層１２４はトリムエッチされてもよい。すなわち、構造化導電層１２４は、トリムされ、ポリシリコン構造層４６の構造パターンに自己整合していてもよい。
【００５１】
図２５において、通路１３４は、開口１３０（図２４）を貫通してポリシリコン構造層４６に形成される。一実施例では、通路１３４は、例えば、ポリシリコン深掘り反応性イオンエッチング（ＤＲＩＥ）を用いて、ポリシリコン構造層４６を貫通することによって形成される。犠牲層９２下にある部分１３６を露出し、構造パターンに従ってポリシリコン構造層４６内の微細構造２８（図２）のビーム３６及びプルーフマス３２を形成するようにポリシリコン構造層４６の全体の厚さがエッチングされる。
【００５２】
再び図３を参照すると、タスク１２６に続いて、タスク１３８が実行される。タスク１３８において、微細構造２８（図２）が解放される。図２６は製作工程６０のタスク１３８において生じる操作を示す。図２６において、犠牲酸化物層９２及び酸化物ハードマスク１２８を除去するようにエッチングが実行される。犠牲酸化物層９２及び酸化物ハードマスク１２８は、図２５に図示されるが、図２６では視認されない。一つの実施例において、蒸気相エッチ(VPE)工程が、実行される。蒸気相エッチングは、ドライエッチング法であり、エッチングされる物質は、気体分子に対する化学反応でその表面が溶解される。この例において、犠牲酸化物９２および酸化物ハードマスク１２８を除去するためにはフッ化水素（ＨＦ）ガスが使用されてもよい。犠牲酸化物層９２の除去に続いて、微細構造２８は、解放され、基板２２から分離される。従って、微細構造２８のプルーフマス３２（図２）及びビーム３６（図２）は、上記で図２を参照して説明したように可動に担持され、ＭＥＭＳデバイス２０の特定デザインに従って分離トレンチ５６を介して互いに電気的に分離される。
【００５３】
本発明に開示した実施例は、複数の分離された微細構造を有する微小電気機械システム（ＭＥＭＳ）デバイス及びそれを製造する方法である。この方法は、表面マイクロマシニング処理を用いて、複数微細構造の高アスペクト比ポリシリコン構造層を製造する。ポリシリコン構造層を通して選択的にエッチングすることによって、分離トレンチはポリシリコン構造層に形成される。トレンチに窒素物の第一層を堆積するためにデュアル層堆積処理が実行され、トレンチに別の窒化物層での埋め戻しがその後に続いて行われる。電気接続部は導電層の上部に形成される。微細構造は、ポリシリコン構造層内に形成され、ポリシリコン構造層下にある犠牲層のエッチングを通してその後に離される。窒化物が、横方向に隣接する微細構造間の電気及び機械的応力分離を提供するために、シリコンリッチ窒化物であるのは望ましい。また、シリコンリッチ窒化物は、ポリシリコン構造層及びごくわずかな導電力で結合するための所望密着特性を有するので、シリコンリッチ窒化物が選択される。その上、この方法は、高性能で安価なＭＥＭＳデバイス設計を歩留まるために容易に実行される。
【００５４】
本発明は、ある好ましい実施形態に関して説明されたが、当業者によりこの発明の新規な精神および範囲から離れることなく数多くの修正および変更を行なうことができる。
【図１】
0005602761.tif 000002
【図２】
0005602761.tif 000003
【図３】
0005602761.tif 000004
【図４】
0005602761.tif 000005
【図５】
0005602761.tif 000006
【図６】
0005602761.tif 000007
【図７】
0005602761.tif 000008
【図８】
0005602761.tif 000009
【図９】
0005602761.tif 000010
【図１０】
0005602761.tif 000011
【図１１】
0005602761.tif 000012
【図１２】
0005602761.tif 000013
【図１３】
0005602761.tif 000014
【図１４】
0005602761.tif 000015
【図１５】
0005602761.tif 000016
【図１６】
0005602761.tif 000017
【図１７】
0005602761.tif 000018
【図１８】
0005602761.tif 000019
【図１９】
0005602761.tif 000020
【図２０】
0005602761.tif 000021
【図２１】
0005602761.tif 000022
【図２２】
0005602761.tif 000023
【図２３】
0005602761.tif 000024
【図２４】
0005602761.tif 000025
【図２５】
0005602761.tif 000026
【図２６】
0005602761.tif 000027