(57)【特許請求の範囲】
【請求項１】
被写体の光学像を画像信号に変換して出力する撮像センサと、第１の分割ステップでゲインを変更して前記画像信号を増幅する第１の増幅手段と、前記第１の分割ステップよりも細かい第２の分割ステップでゲインを変更して前記画像信号を増幅する第２の増幅手段とを備え、前記第１の増幅手段のゲインと前記第２の増幅手段のゲインを組み合わせて所望のゲインで前記画像信号を増幅するカメラシステムであって、
前記第１及び第２の増幅手段のいずれか一方のゲインを所定ゲイン上げる場合、他方のゲインを前記所定ゲイン下げるとともに前記所定ゲインに相当する分だけ前記撮像センサのシャッタ速度が遅くなるように制御し、その後、前記一方のゲインを前記所定ゲイン上げるとともに前記所定ゲインに相当する分だけ前記撮像センサの前記シャッタ速度が速くなるように制御することで、前記第１及び前記第２の増幅手段のいずれか一方または両方のゲインの誤差を前記シャッタ速度により吸収する制御を行う制御手段と、
を有することを特徴とするカメラシステム。
【請求項２】
前記第１の増幅手段はアナログ画像信号を増幅し、前記第２の増幅手段はデジタル画像信号を増幅することを特徴とする請求項１に記載のカメラシステム。
【請求項３】
前記第１及び第２の増幅手段のゲインの誤差データをあらかじめ記憶した記憶手段を有することを特徴とする請求項１に記載のカメラシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の増幅手段を有するカメラシステムに関するものである。
【背景技術】
【０００２】
低照度下で撮影可能なカメラを実現するには、より多くのゲインをかけることが望まれている。その為に、複数の増幅手段を設け、トータルでの増幅率を上げることで低照度性能を向上している（例えば、特許文献１参照）。このような従来の技術について図４を用いて説明する。
【０００３】
撮像素子４０１は、不図示のレンズを介して撮像面上に結像された光学像を電気信号に変換し、画像信号として出力する。撮像素子４０１から出力された画像信号は、ゲイン分割ステップの大きい増幅器Ａ４０２と、ゲイン分割ステップの小さい増幅器Ｂ４０３の二段階の増幅手段により増幅される。そして、カメラ制御回路４０４によりそれぞれの増幅器を組み合わせて切り替えながら増幅率を制御する。画像処理回路４０５は、増幅器Ａ４０２と増幅器Ｂ４０３により増幅された画像信号に所定の信号処理を施してから出力する。
【０００４】
ここで、２種類の増幅器のゲイン切り替えは、ゲイン分割ステップの大きい増幅器Ａ４０２のゲイン切り替わりを考慮にいれて、ゲイン分割ステップが小さい増幅器Ｂ４０３のゲインを変化させることで、２種類の増幅器を組み合わせたゲイン変化に線形な特性を持たせている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特登録０３５７３４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の特許文献に開示された方法によりゲイン切り替え制御を行う場合には、組み合わせられる２種類のゲインの各ゲイン（増幅率）のバラツキ（誤差）が段差として発生し、２種類のゲインが同時に切り替わることでトータルゲインの段差となって表れる。すなわち、ゲイン変化に線形特性を得られず、ゲイン切り替え時に明るさが変動する輝度ショックが発生するという問題があった。これについて図５を用いて説明する。
【０００７】
図５において、（ａ）は分割ステップの小さい増幅器Ｂ４０３のゲイン切り替えステップであり、（ｂ）は分割ステップの大きい増幅器Ａ４０２のゲイン切り替えステップである。そして（ｃ）はこれら２種類の増幅器を組み合わせたトータルゲインの切り替えステップである。上記したように、それぞれの増幅器にはゲインバラツキがあるので、２種類の増幅器のゲインが同時に切り替わった時に段差が生じている。
【０００８】
本発明は、複数の増幅手段を用いた際に発生するゲイン切り替え時の段差をなくし、段差が無く線形なトータルゲイン特性が実現できるカメラシステムを提供することを目的としてなされたものである。
【課題を解決するための手段】
【０００９】
本発明は、上記目的を達成するためになされたものであり、本発明のカメラシステムは、被写体の光学像を画像信号に変換して出力する撮像センサと、第１の分割ステップでゲインを変更して前記画像信号を増幅する第１の増幅手段と、前記第１の分割ステップよりも細かい第２の分割ステップでゲインを変更して前記画像信号を増幅する第２の増幅手段とを備え、前記第１の増幅手段のゲインと前記第２の増幅手段のゲインを組み合わせて所望のゲインで前記画像信号を増幅するカメラシステムであって、前記第１及び第２の増幅手段のいずれか一方のゲインを所定ゲイン上げる場合、他方のゲインを前記所定ゲイン下げるとともに前記所定ゲインに相当する分だけ前記撮像センサのシャッタ速度が遅くなるように制御し、その後、前記一方のゲインを前記所定ゲイン上げるとともに前記所定ゲインに相当する分だけ前記撮像センサの前記シャッタ速度が速くなるように制御することで、前記第１及び前記第２の増幅手段のいずれか一方または両方のゲインの誤差を前記シャッタ速度により吸収する制御を行う制御手段と、を有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、撮像センサから出力される画像信号を複数の増幅手段を用いて増幅する場合に、トータルとしてリニアなゲイン特性を持つカメラシステムを提供することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】実施例のカメラシステムのブロック図。
【図２】実施例のゲイン切り替え方法を説明するための図。
【図３】実施例のゲイン切り替え方法を説明するためのフローチャート。
【図４】従来例を説明するための図。
【図５】従来例を説明するための図。
【発明を実施するための形態】
【００１２】
（実施例）
以下、図面を用いて本発明の実施例について説明する。図１は、本発明実施例のカメラシステムの構成を示すブロック図である。
【００１３】
図１において、撮像センサ１０１は、不図示のレンズを介して撮像センサ面に受光された被写体の光学像を電気信号に変換し、不図示のセンサ内増幅器で所定の信号レベルに増幅して画像信号として出力する。センサ駆動回路（タイミングジェネレータ）１０２は、撮像センサ１０１を駆動するための駆動信号を生成する。この駆動信号に同期したタイミングで撮像センサ１０１において変換された電気信号が画像信号として出力される。また、この駆動信号を制御することで、撮像センサ１０１において受光された光学像に応じて電荷が蓄積される蓄積時間（シャッタ速度）を変更する。
【００１４】
アナログ増幅回路１０３（第１の増幅手段）は、撮像センサ１０１から出力される画像信号を第１の分割ステップでゲイン（増幅率）を変更して増幅する。ここで撮像センサ１０１から出力される画像信号はアナログ画像信号であるため、アナログ増幅回路１０３は、アナログアンプで画像信号を増幅する。Ａ／Ｄ変換部１０４は、アナログ画像信号をデジタル画像信号に変換する。
【００１５】
デジタル増幅回路１０５（第２の増幅手段）は、Ａ／Ｄ変換部１０４から出力されるデジタル画像信号を前記第１の分割ステップよりも細かい分割ステップでゲインを変更して増幅する。ここでＡ／Ｄ変換部１０４からの画像信号はデジタル画像信号であるため、デジタル増幅回路１０５は、デジタル画像信号に倍率を乗算することで画像信号を増幅する。
【００１６】
そして、本実施例では、アナログ増幅回路１０３（第１の増幅手段）によるアナログゲインとデジタル増幅回路１０５（第２の増幅手段）によるデジタルゲインを組み合わせて、所望のゲインで撮像センサ１０１から出力される画像信号を増幅するように構成されている。デジタルゲインとアナログゲインを組み合わせることでトータルゲインとしてより大きなゲインをかけることが可能となる。
【００１７】
画像処理回路１０６は、デジタル増幅回路１０５で増幅されたデジタル画像信号に対して、ガンマ補正処理、色補正処理、ノイズリダクションといった各種信号処理を行う。カメラ制御回路１０７は、センサ駆動回路１０２に対してシャッタ速度（蓄積時間）情報を出力する。また、アナログ増幅回路１０３、デジタル増幅回路１０４に対してゲイン情報を出力する。また、不図示のレンズユニットによるズーム動作、フォーカス合焦動作、絞り制御動作といった制御もあわせて行う。
【００１８】
メモリ回路１０８は、アナログ増幅回路１０３によるアナログゲインのバラツキ（誤差）データ、デジタル増幅回路１０４によるデジタルゲインのバラツキ（誤差）データをそれぞれあらかじめ記憶している。また、画像メモリ回路１０９には、画像処理回路１０６により各種信号処理が施された画像信号が書き込まれる。Ｄ／Ａ変換部１１０は、画像処理回路１０６から出力されるデジタル画像信号をアナログ画像信号に変換して外部のモニタなどに出力する。
【００１９】
次に、アナログ増幅回路１０３のアナログゲイン、デジタル増幅回路１０５のデジタルゲインの各々におけるゲインのバラツキについて説明する。表１は、アナログ増幅回路１０３のアナログゲイン、デジタル増幅回路１０５のデジタルゲイン、撮像センサ１０１の蓄積時間（シャッタ速度）の各々における６ｄＢあたりのゲイン切り替えの分割ステップ数とゲイン（増幅率）のバラツキ（誤差）を示す表である。
【００２０】
【表１】
0005602581.tif 000002
【００２１】
表１から明らかなように、アナログゲインに比べてデジタルゲインの方が、ゲインを切り替える際の分割ステップ数が多く、ゲイン（増幅率）のバラツキ（誤差）は小さい。また、撮像センサのシャッタ速度（蓄積時間）をゲインにｄＢ換算してアナログゲイン及びデジタルゲインの双方と比較した場合、アナログゲイン及びデジタルゲインの双方よりもシャッタ速度（蓄積時間）の方がゲインを切り替える際の分割ステップ数が多く、ゲイン（増幅率）のバラツキ（誤差）が小さい。
【００２２】
アナログ増幅回路１０３によるアナログゲインのバラツキは、アナログアンプの回路特性に依存し、デジタル増幅回路１０５によるデジタルゲインのバラツキは、デジタル処理するビット幅に依存する。これに対してシャッタ速度（蓄積時間）のバラツキは、撮像センサを駆動するタイミング信号のクロック周波数の精度に依存するが、この精度は一般的に数１０ｐｐｍ（ｐａｒｔｓ  ｐｅｒ  ｍｉｌｌｉｏｎ）であるので、シャッタ速度のバラツキはアナログゲインやデジタルゲインと比較して相対的に小さくなる。
【００２３】
そこで本実施例では、アナログ増幅回路１０３によるアナログゲイン及びデジタル増幅回路１０５によるデジタルゲインの切り替え時に、センサ駆動回路による撮像センサのシャッタ速度（蓄積時間）を変更するように構成した。そして、アナログゲイン、デジタルゲインそれぞれのバラツキ（誤差）をシャッタ速度（蓄積時間）の微調整によって吸収し、トータルとしてゲイン段差が無く、増幅率が線形になるようなゲイン制御を可能としている。
【００２４】
図２は、本発明の実施例におけるカメラ制御回路１０７の制御によるゲイン（増幅率）の切り替え方法を説明する図である。図２において、（ａ）はデジタル増幅回路１０５によるデジタルゲインの切り替わりを示している。デジタル増幅回路１０５は、表１に示したように設定できるゲインの分割ステップがアナログ増幅回路１０３よりも小さいため、細かい分割ステップでゲインを変更することが可能である。（ｂ）はアナログ増幅回路１０３によるアナログゲインの切り替わりを示している。アナログ増幅回路１０３は、表１に示したように設定できるゲインの分割ステップがデジタル増幅回路１０５よりも大きいため、デジタルゲインと比較して大きな幅でゲインを変更する。（ｃ）はセンサ駆動回路１０２による撮像センサ１０１のシャッタ速度（蓄積時間）の切り替わりを示している。（ｄ）はデジタルゲイン、アナログゲイン、及びシャッタ速度（蓄積時間）のトータルゲインを示している。
【００２５】
本実施例では、次のようにしてアナログゲイン、デジタルゲインの各々で生じるゲインのバラツキを吸収して、段差のないリニアなトータルゲインを実現している。
【００２６】
まず、アナログ増幅回路１０３によるアナログゲインを０ｄＢから６ｄＢに一段分上げる場合、それに先だって、デジタル増幅回路１０５によるデジタルゲインを６ｄＢから０ｄＢに下げる。それと同時に、撮像センサ１０１のシャッタ速度を１／６０秒から１／３０秒に遅くなるように制御する。ここではデジタルゲインを６ｄＢから０ｄＢに下げるのに伴って、シャッタ速度を１／６０秒から１／３０秒に切り替えて１／３０秒長くすることで、６ｄＢ分のゲインをシャッタ速度で補っている。
【００２７】
ここで、デジタルゲインに０．１ｄＢのバラツキ（誤差）が発生している場合、デジタルゲインを６ｄＢから０ｄＢに下げるように制御したとしても実際には０ｄＢではなく、０．１ｄＢまでしか下がらないことになる。そこで、本実施例では、デジタルゲインの０．１ｄＢ分の誤差をシャッタ速度で吸収している。具体的には、｛１／３０−（０．１ｄＢ分のゲインに相当するシャッタ秒数）｝秒となるようにシャッタ速度を制御する。０．１ｄＢ分のゲインをシャッタ速度に換算すると０．０００３８秒となるため、シャッタ速度が（１／３０−０．０００３８）秒となるように制御すれば、デジタルゲインの誤差を吸収してトータルゲインが６ｄＢになる。
【００２８】
次に、アナログ増幅回路１０３によるアナログゲインを０ｄＢから６ｄＢに上げると同時に、撮像センサ１０１のシャッタ速度を１／３０秒から１／６０秒に戻して速くなるように制御する。ここではアナログゲインを０ｄＢから６ｄＢに上げるのに伴って、シャッタ速度を１／３０秒から１／６０秒に切り替えて１／３０秒短くすることで、シャッタ速度で６ｄＢ分のゲインを下げている。
【００２９】
ここで、アナログゲインに０．５ｄＢ分のバラツキ（誤差）が発生している場合、アナログゲインを０ｄＢから６ｄＢに上げる制御を行ったとしても、実際には６ｄＢではなく６．５ｄＢまで上がってしまうことになる。そこで、本実施例では、上記したデジタルゲインの０．１ｄＢ分のバラツキに加えて、アナログゲインの０．５ｄＢ分のバラツキをシャッタ速度で吸収している。具体的には、｛１／６０−（０．１ｄＢ分＋０．５ｄＢ分のゲインに相当するシャッタ秒数）｝秒となるようにシャッタ速度を制御する。シャッタ速度が１／６０秒の時に、０．６ｄＢのゲインをシャッタ速度に換算すると０．００１２秒となるため、シャッタ速度が（１／６０−０．００１２）秒となるように制御すれば、デジタルゲイン及びアナログゲインの誤差を吸収してトータルゲインが６ｄＢになる。
【００３０】
以上のように本実施例では、アナログ増幅回路１０３によるアナログゲイン、デジタル増幅回路１０５によるアナログゲインの切り替え時に、センサ駆動回路による撮像センサ１０１のシャッタ速度制御を組み合わせている。そして、このような制御により、アナログゲイン、デジタルゲインそれぞれのバラツキを吸収して、トータルとして段差のないリニアなゲイン制御が可能となる。
【００３１】
次に、本発明の実施例におけるゲイン（増幅率）の切り替え方法の流れを図３のフローチャートを用いて説明する。図３のフローチャートは、カメラ制御回路１０７の制御により実行される。アナログゲイン、デジタルゲインの各ゲインのバラツキ分をｄＢからシャッタ速度に換算するための変換テーブルをメモリ回路１０８に記憶しておき、ゲインアップ／ゲインダウンしたときのゲインの過不足分をシャッタ速度に換算して吸収する制御を行う。
【００３２】
ステップ３０１において、ゲイン変更ルーチンを開始する。ステップ３０２において、これからゲインを変更するのがアナログ増幅器１０３によるアナログゲインであるのか、デジタル増幅回路１０５によるデジタルゲインであるのかを判定する。これからアナログ増幅回路１０３によるアナログゲインを変更する場合には、ステップ３０３に進む。
【００３３】
ステップ３０３では、メモリ回路１０８にあらかじめ記憶されているアナログゲインのバラツキデータ（変換テーブル）を読み出して補正用パラメータとして一時的に記憶する。ステップ３０４において、アナログ増幅回路１０３によるアナログゲインを所定ゲイン（例えば６ｄＢ）変更する。
【００３４】
また、ステップ３０２において、これからデジタル増幅回路１０５によるデジタルゲインを変更する場合には、ステップ３０５に進む。ステップ３０５では、メモリ回路１０８にあらかじめ記憶されているデジタルゲインのバラツキデータ（変換テーブル）を読み出して補正用パラメータとして一時的に記憶する。ステップ３０６において、デジタルゲインを所定ゲイン（例えば６ｄＢ）変更する。
【００３５】
ステップ３０４又は３０６において各ゲインが変更されたら、ステップ３０７に進んで、ステップ３０３又は３０５において読み出されたゲインのバラツキデータ（変換テーブル）に基づいてゲインのバラツキを吸収するようにシャッタ速度を変更する。ステップ３０８において、ゲイン変更ルーチンが終了する。
【００３６】
これらの一連の制御を行うことでアナログゲイン、デジタルゲインそれぞれのバラツキを吸収して、トータルゲインとしてゲイン段差、バラツキの無い線形なゲイン制御が可能となる。ここで、上記の制御は１周期内で行うことが望ましいが、複数の周期をまたがって制御してもよい。
【００３７】
（その他の実施例）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
【００３８】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で様々の変形、及び変更が可能である。
【符号の説明】
【００３９】
１０１  撮像センサ
１０２  センサ駆動回路
１０３  アナログ増幅回路
１０５  デジタル増幅回路
１０６  画像処理回路
１０７  カメラ制御回路
１０８  メモリ回路
１０９  画像メモリ回路
【図１】
0005602581.tif 000003
【図２】
0005602581.tif 000004
【図３】
0005602581.tif 000005
【図４】
0005602581.tif 000006
【図５】
0005602581.tif 000007