(57)【特許請求の範囲】
【請求項１】
少なくとも１個のメモリセルを備える磁気メモリであって、
前記メモリセルは、記憶素子として磁気抵抗効果素子と、前記磁気抵抗効果素子に通電を行う第１および第２の電極と、を有し、
前記磁気抵抗効果素子は、
磁化の向きが膜面に略垂直でかつ可変である第１磁性層と、前記第１磁性層上に設けられたトンネルバリア層と、前記トンネルバリア層上に設けられ磁化の向きが膜面に略垂直でかつ不変の第２磁性層と、前記第２磁性層上に設けられ前記第２磁性層の磁化の向きと反平行な磁化を有する第３磁性層と、を備え、
前記第１磁性層の上面の直径は、前記トンネルバリア層の下面の直径よりも小さく、前記第２磁性層の下面の直径は、前記トンネルバリア層の上面の直径以下であり、
前記第１乃至第３磁性層は、それぞれ略垂直方向に磁気異方性を有し、前記第３磁性層の飽和磁化は、前記第２磁性層の飽和磁化以上であることを特徴とする磁気メモリ。
【請求項２】
前記第２磁性層の前記下面の直径は前記第１磁性層の前記上面の直径よりも大きいことを特徴とする請求項１記載の磁気メモリ。
【請求項３】
少なくとも１個のメモリセルを備える磁気メモリであって、
前記メモリセルは、記憶素子として磁気抵抗効果素子と、前記磁気抵抗効果素子に通電を行う第１および第２の電極と、を有し、
前記磁気抵抗効果素子は、
磁化の向きが膜面に略垂直でかつ可変である第１磁性層と、前記第１磁性層上に設けられたトンネルバリア層と、前記トンネルバリア層上に設けられ磁化の向きが膜面に略垂直でかつ不変の第２磁性層と、前記第２磁性層上に設けられ前記第２磁性層の磁化の向きと反平行な磁化を有する第３磁性層と、を備え、
前記第１磁性層の上面の直径は、前記トンネルバリア層の下面の直径よりも小さく、前記第２磁性層の下面の直径は、前記トンネルバリア層の上面の直径以下であり、前記第２磁性層は、上面の直径が前記下面の直径よりも小さいことを特徴とする磁気メモリ。
【請求項４】
前記第２磁性層と前記第３磁性層との間に非磁性層が設けられていることを特徴とする請求項１または３記載の磁気メモリ。
【請求項５】
前記第１の電極に電気的に接続された第１の配線と、
前記第２の電極に電気的に接続された第２の配線と、
前記第１の配線及び前記第２の配線に電気的に接続され、かつ前記磁気抵抗素子に双方向に電流を供給する書き込み回路と、
をさらに具備することを特徴とする請求項１または３記載の磁気メモリ。
【請求項６】
前記第２の電極と前記第２の配線との間に設けられる選択トランジスタと、
前記選択トランジスタのオン／オフを制御する第３の配線と、
をさらに備えていることを特徴とする請求項５記載の磁気メモリ。
【請求項７】
少なくとも１個のメモリセルを備える磁気メモリであって、
前記メモリセルは、記憶素子として磁気抵抗効果素子と、前記磁気抵抗効果素子に通電を行う第１および第２の電極と、を有し、
前記磁気抵抗効果素子は、
第１磁性層と、前記第１磁性層上に設けられ磁化の向きが膜面に略垂直であるとともに不変でかつ前記第１磁性層の磁化の向きと反平行な磁化を有する第２磁性層と、前記第２磁性層上に設けられたトンネルバリア層と、前記トンネルバリア層上に設けられ磁化の向きが膜面に略垂直でかつ可変の第３磁性層と、を備え、
前記第３磁性層の下面の直径は、前記トンネルバリア層の上面の直径よりも小さく、前記第２磁性層の上面の直径は、前記トンネルバリア層の下面の直径以下であり、
前記第１乃至第３磁性層は、それぞれ略垂直方向に磁気異方性を有し、前記第１磁性層の飽和磁化は、前記第２磁性層の飽和磁化以上であることを特徴とする磁気メモリ。
【請求項８】
少なくとも１個のメモリセルを備える磁気メモリであって、
前記メモリセルは、記憶素子として磁気抵抗効果素子と、前記磁気抵抗効果素子に通電を行う第１および第２の電極と、を有し、
前記磁気抵抗効果素子は、
第１磁性層と、前記第１磁性層上に設けられ磁化の向きが膜面に略垂直であるとともに不変でかつ前記第１磁性層の磁化の向きと反平行な磁化を有する第２磁性層と、前記第２磁性層上に設けられたトンネルバリア層と、前記トンネルバリア層上に設けられ磁化の向きが膜面に略垂直でかつ可変の第３磁性層と、を備え、
前記第３磁性層の下面の直径は、前記トンネルバリア層の上面の直径よりも小さく、前記第２磁性層の上面の直径は、前記トンネルバリア層の下面の直径以下であり、
前記第３磁性層は、上面の直径が前記下面の直径よりも小さいことを特徴とする磁気メモリ。
【請求項９】
前記第１の電極に電気的に接続された第１の配線と、
前記第２の電極に電気的に接続された第２の配線と、
前記第１の配線及び前記第２の配線に電気的に接続され、かつ前記磁気抵抗素子に双方向に電流を供給する書き込み回路と、
をさらに具備することを特徴とする請求項７または８記載の磁気メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気メモリに関する。
【背景技術】
【０００２】
従来から、磁性体の磁化方向を制御するために、磁界を印加する方法が知られている。例えば、ハードディスクドライブ（ＨＤＤ：Hard Disk Drive）においては、記録ヘッドから発生する磁場によって媒体の磁化方向を反転させて書き込みを行っている。また、従来型の磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）では、磁気抵抗効果素子の近傍に設けられた配線に電流を流すことで生じる電流磁界をセルに印加することで、セルの磁化方向を制御している。これらの外部磁場による磁化方向を制御する電流磁場書き込み方式は古い歴史があり、確立された技術といえる。【０００３】
一方、昨今のナノテクノロジーの進歩によって磁性材料の顕著な微細化が可能となり、磁化の制御をナノスケールで局所的に行う必要が出てきた。しかしながら、磁場は根本的には空間に広がる性質を有するため、局所化が難しい。特定の記憶単位領域（ビット）やメモリセルを選択してその磁化方向を制御させる場合に、ビットやメモリセルのサイズが微小化するのに伴い、隣のビットやメモリセルにまで磁場が及んでしまう「クロストーク」の問題が顕著となる。また、磁場を局所化させるために磁場発生源を小さくすると、磁化方向を制御するのに十分な磁場が発生することができないという問題が生じる。【０００４】
これを解決する技術として、磁性体に電流を流すことにより磁化反転を起こす「スピン注入磁化反転方式」が知られている（例えば、非特許文献１参照）。  
このスピン注入磁化反転方式は、磁気抵抗効果素子に書き込み電流としてのスピン注入電流を流し、そこで発生するスピン偏極された電子を用いて磁化反転を実行するものである。具体的には、スピン偏極された電子の角運動量が、磁気記録層としての磁性材料内の電子に伝達されることにより磁気記録層の磁化が反転する。【０００５】
このようなスピン注入磁化反転方式を用いれば、磁化状態をナノスケールで局所的に制御し易くなり、さらに、磁性材料の微細化に応じてスピン注入電流の値も小さくすることができる。このことは、高記録密度のハードディスクドライブや磁気ランダムアクセスメモリなどのスピンエレクトロニクスデバイスの実現に向けての手助けとなる。【０００６】
例えば、磁気ランダムアクセスメモリは、トンネル磁気抵抗（ＴＭＲ:Tunneling Magnetoresistive）効果を利用するＭＴＪ（Magnetic Tunnel Junction）膜を有する磁気抵抗効果素子を記憶素子として備えている。ＭＴＪ膜は、磁性材料からなる記録層および参照層と、これらに挟まれたトンネルバリア層との３層の薄膜で構成されており、記録層および参照層の磁化状態により情報を記憶する。スピン注入磁化反転方式を用いた、スピン注入型ＭＲＡＭでは、磁気抵抗効果素子への情報の書き込みは、ＭＴＪ膜の膜面に対して垂直方向に電流を流すことにより行なわれる。【０００７】
磁気抵抗効果素子に用いられる磁性層としては、磁化の方向が膜面に対して垂直方向を向く垂直磁化膜と、磁化の方向が面内方向を向く面内磁化膜とが知られている。垂直磁化膜を採用した場合、参照層の磁化によって発生する漏洩磁界は記録層の膜面に対して垂直方向を向いているため、記録層に大きな垂直成分を持つ磁界が作用する。記録層に作用する参照層からの漏洩磁界は、記録層の磁化を参照層の磁化と平行にする方向に作用する。そのため、反平行から平行に記録層の磁化を反転させる場合は小さなスピン注入電流でよいが、逆に平行から反平行に反転をさせる場合は大きな電流が必要になる。【０００８】
また、漏洩磁界のために反平行状態が不安定である場合において、漏洩磁界が記録層の保磁力よりも大きくなると、磁気抵抗効果素子の外部から磁界を印加しない状態では、磁気抵抗効果素子の磁化状態を反平行状態に保持することができなくなってしまう。また、漏洩磁界が記録層の保磁力より小さい場合でも、反平行状態を長時間維持している間に熱擾乱によって反平行状態から平行状態に反転してしまい情報を保持できなくなってしまう問題が生じる。そのため、参照層からの漏洩磁界は、記録層の保磁力に対して十分小さくする必要がある。【０００９】
一方、記録層の上下に非磁性層を挟んでそれぞれ参照層を配置するダブルジャンクション構造が提案されている（例えば、特許文献１参照）。垂直磁化膜を用いた磁気抵抗効果素子をダブルジャンクション構造にする場合は、２つの参照層の磁化の方向は互いに反平行になるように設定する。この場合、２つの参照層から発生し、記録層に作用する漏洩磁界の垂直成分は互いに逆方向を向くため、２つの参照層の飽和磁化Ｍｓ及び厚さがほぼ同じになるように調整することで、漏洩磁界のｚ成分（膜面に垂直方向の成分）をほぼキャンセルすることができる。【００１０】
しかし、漏洩磁界の動径方向の成分は互いに増強する方向に作用するため、特に記録層の外周において強い横磁場が作用する。この横磁場のために磁化の垂直性及び磁気抵抗特性が低下し、記録層の磁化反転の一様性も劣化する問題がある。また、ダブルジャンクション構造では２つの参照層を互いに反平行にする必要があり、そのためには、２つの参照層の保磁力差を十分つけて別々に着磁を行なう必要があり、材料や構造、プロセス条件の自由度が制限される。【００１１】
また、磁気抵抗効果素子においては、薄いトンネルバリア層を挟んで記録層と参照層とが積層された積層構造を有しており、記録層と参照層との距離が短い。このため、これらの積層構造を加工して、磁気抵抗効果素子を形成する際に、トンネルバリア層とともに磁性金属を含む記録層および参照層を削るため、金属の再付着物が、積層構造の側面においてトンネルバリア層をまたがって付着する可能性がある。この場合、再付着物による別のリーク電流のパスが生じるため、記録層と参照層とがショートし、磁気抵抗効果素子が不良となってしまい、磁気抵抗効果素子の歩留まりが低下するという問題がある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００４−１９３５９５号公報
【非特許文献】
【００１３】
【非特許文献１】F. J. Albert et al., Appl. Phy. Lett. 77, 3809 (2000)
【発明の概要】
【発明が解決しようとする課題】
【００１４】
また、参照層からの漏洩磁界を打ち消すために、参照層に対してトンネルバリア層とは反対側の面に磁性層を設けた磁気抵抗効果素子が本出願人により出願されている（特願２００８−２４８６３３号）。しかし、この磁性層の膜厚が非常に厚いので、この磁性層、参照層、トンネルバリア層、および記録層からなる積層膜の高さが高くなる。このため、上記積層膜をパターニングする際に、積層膜の形状がばらつき、これにより磁気抵抗効果素子の特性がばらつくことがある。【００１５】
本発明は、上記事情を考慮してなされたものであって、磁気抵抗効果素子の特性のばらつきを抑制し、かつ記録層に作用する参照層からの漏洩磁界を低減することが可能な磁気メモリを提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の第１の態様による磁気メモリは、少なくとも１個のメモリセルを備える磁気メモリであって、前記メモリセルは、記憶素子として磁気抵抗効果素子と、前記磁気抵抗効果素子に通電を行う第１および第２の電極と、を有し、前記磁気抵抗効果素子は、磁化の向きが膜面に略垂直でかつ可変である第１磁性層と、前記第１磁性層上に設けられたトンネルバリア層と、前記トンネルバリア層上に設けられ磁化の向きが膜面に略垂直でかつ不変の第２磁性層と、前記第２磁性層上に設けられ前記第２磁性層の磁化の向きと反平行な磁化を有する第３磁性層と、を備え、前記第１磁性層の上面の直径は、前記トンネルバリア層の下面の直径よりも小さく、前記第２磁性層の下面の直径は、前記トンネルバリア層の上面の直径以下であり、前記第１乃至第３磁性層は、それぞれ略垂直方向に磁気異方性を有し、前記第３磁性層の飽和磁化は、前記第２磁性層の飽和磁化以上であることを特徴とする。
【００１７】
また、本発明の第２の態様による磁気メモリは、少なくとも１個のメモリセルを備える磁気メモリであって、前記メモリセルは、記憶素子として磁気抵抗効果素子と、前記磁気抵抗効果素子に通電を行う第１および第２の電極と、を有し、前記磁気抵抗効果素子は、第１磁性層と、前記第１磁性層上に設けられ磁化の向きが膜面に略垂直であるとともに不変でかつ前記第１磁性層の磁化の向きと反平行な磁化を有する第２磁性層と、前記第２磁性層上に設けられたトンネルバリア層と、前記トンネルバリア層上に設けられ磁化の向きが膜面に略垂直でかつ可変の第３磁性層と、を備え、前記第３磁性層の下面の直径は、前記トンネルバリア層の上面の直径よりも小さく、前記第２磁性層の上面の直径は、前記トンネルバリア層の下面の直径以下であり、前記第１乃至第３磁性層は、それぞれ略垂直方向に磁気異方性を有し、前記第１磁性層の飽和磁化は、前記第２磁性層の飽和磁化以上であることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、磁気抵抗効果素子の特性のばらつきを抑制し、かつ記録層に作用する参照層からの漏洩磁界を低減することが可能な磁気メモリを提供することができる。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態によるＭＲＡＭに用いられる磁気抵抗効果素子を示す断面図。
【図２】第１実施形態の変形例によるＭＲＡＭに用いられる磁気抵抗効果素子の断面図。
【図３】第１実施形態の比較例に用いられる磁気抵抗効果素子の断面図。
【図４】第１実施形態に係る磁気抵抗効果素子おいて、参照層からの漏洩磁界を、バイアス磁界層が打ち消す様子を説明する図。
【図５】比較例に係る磁気抵抗効果素子おいて、参照層からの漏洩磁界を、バイアス磁界層が打ち消す様子を説明する図。
【図６】比較例の磁気抵抗効果素子において、参照層からの漏洩磁界を打ち消すために必要な膜厚のバイアス磁界層を、第１実施形態の磁気抵抗効果素子に用いた場合の、記録層での磁化分布のシミュレーション結果を示す図。
【図７】図７（ａ）はシミュレーションに用いられた各層の特性を示す図、図７（ｂ）は、記録層の直径と、バイアス磁界層の膜厚との関係を示すシミュレーション結果を示すグラフ。
【図８】図８（ａ）、８（ｂ）は第２実施形態による製造方法を示す断面図。
【図９】第２実施形態による製造方法を示す断面図。
【図１０】第２実施形態による製造方法を示す断面図。
【図１１】第２実施形態による製造方法を示す断面図。
【図１２】第２実施形態による製造方法を示す断面図。
【図１３】第２実施形態による製造方法を示す断面図。
【図１４】第２実施形態による製造方法を示す断面図。
【図１５】第２実施形態による製造方法を示す断面図。
【図１６Ａ】第２実施形態による製造方法を示す断面図。
【図１６Ｂ】第２実施形態の製造方法によって製造された磁気抵抗効果素子の上面図。
【図１７】第３実施形態による製造方法を示す断面図。
【図１８】第３実施形態による製造方法を示す断面図。
【図１９】第３実施形態による製造方法を示す断面図。
【図２０】第３実施形態による製造方法を示す断面図。
【図２１】第３実施形態による製造方法を示す断面図。
【図２２】第４実施形態による磁気メモリの回路図。
【図２３】第４実施形態による磁気メモリのメモリセルの断面図。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００２１】
(第１実施形態）
まず、本発明の第１実施形態による磁気メモリ（以下、ＭＲＡＭとも云う）を説明する。第１実施形態のＭＲＡＭは少なくとも１個のメモリセルを有している。なお、ＭＲＡＭがメモリセルを複数個有している場合には、複数のメモリセルは、マトリクス状に配列される。メモリセルは、記憶素子として磁気抵抗効果素子を備えており、この磁気抵抗効果素子を図１に示す。図１は、第１実施形態に係る磁気抵抗効果素子１０の断面図である。磁気抵抗効果素子１０は、後述する結晶配向用の下地層（図示せず）と、この下地層上に設けられた記録層（以下、自由層とも云う）１２と、記録層１２上に設けられたトンネルバリア層（非磁性層）１３と、トンネルバリア層１３上に設けられた参照層（固定層とも云う）１４と、参照層１４上に設けられたバイアス磁界層１６と、上部電極（図示せず）とが積層された積層構造を有する。以下の説明において、記録層１２、トンネルバリア層１３、および参照層１４の積層部分を、単にＭＴＪ膜と称する。本実施形態では、結晶配向用下地層が下部電極および引き出し線を兼ねた１つの層となっている例を示しているが、勿論、下地層と下部電極とを別々に積層してもよいし、下地層と下部電極を１つの層として引き出し線を別に積層してもよい。また、上部電極は、ハードマスク層としての機能を兼ねている。また、後述する図７（ａ）に示すように、参照層１４と、バイアス磁界層１６との間に非磁性層１５を設けた構成としてもよい。
【００２２】
本実施形態においては、図１に示すように、記録層１２のトンネルバリア層１３に接する面における直径（トンネルバリア層側の直径）φｆは、トンネルバリア層１３の膜面に平行な断面おける直径φｂよりも小さい。また、参照層１４のトンネルバリア層１３に接する面における直径（トンネルバリア層側の直径）φｒは、トンネルバリア層１３の直径φｂ以下であり、記録層１２のトンネルバリア側の直径φｆよりも大きい。ここで、ある層の直径とは、上記面における上記層の外周上の２点間の距離の最大値を意味する。また、ある層の「膜面」とは、その層の上面を意味する。なお、図１に示す本実施形態のＭＴＪ膜においては、参照層１４は、上面から下面まで、略同じ直径となるように構成されていたが、図２に示す本実施形態の変形例のように、上面からある面までは略同じ直径で、トンネルバリア層１３に近づくにつれて直径が増加するように構成されていてもよい。本実施形態においては、後述するように、記録層１２のトンネルバリア層側の直径φｆを、トンネルバリア層１３の膜面に平行な断面における直径φｂよりも小さくするとともに参照層１４のトンネルバリア層側の直径φｒよりも小さくすることにより、参照層１４からの漏洩磁界の影響を少なくし、かつバイアス磁界層１６の膜厚を減少させている。バイアス磁界層１６の膜厚が減少することにより、磁気抵抗効果素子の特性のばらつきが抑制できる。
【００２３】
記録層１２は、ＭＴＪ膜に、膜面に対して垂直方向に電流を流すことによって発生するスピン偏極された電子の角運動量が記録層１２の電子に伝達されることによって磁化（或いはスピン）の方向が反転する。すなわち、電流の流す向きによって記録層１２は、磁化の方向が可変となる。これに対して、参照層１４およびバイアス磁界層１６は、それぞれ磁化の方向が不変である。参照層１４およびバイアス磁界層１６の磁化の方向が「不変である」とは、記録層１２の磁化の方向を反転するための磁化反転電流を参照層１４およびバイアス磁界層１６に流した場合に、参照層１４およびバイアス磁界層１６の磁化の方向がそれぞれ変化しないことを意味する。従って、磁気抵抗効果素子１０において、参照層１４およびバイアス磁界層１６として反転電流の大きな磁性層を用い、記録層１２として参照層１４およびバイアス磁界層１６よりも反転電流の小さい磁性層を用いることによって、磁化方向が可変の記録層１２と、磁化方向が不変の参照層１４と、磁化方向が不変なバイアス磁界層１６とを備えた磁気抵抗効果素子１０を実現することができる。スピン偏極された電子により磁化反転を引き起こす場合、その反転電流は減衰定数、異方性磁界、およびＭＴＪ膜の体積に比例するため、これらを適切に調整して、記録層１２と参照層１４との反転電流に差を設けることができる。なお、図１および図２中の矢印は、磁化の方向を示している。
【００２４】
記録層１２、参照層１４、およびバイアス磁界層１６はそれぞれ膜面に垂直方向の磁気異方性を有し、したがって、記録層１２、参照層１４、およびバイアス磁界層１６の容易磁化方向は膜面（或いは積層面）に対して垂直である（以下、垂直磁化という）。すなわち、磁気抵抗効果素子１０は、記録層１２、参照層１４およびバイアス磁界層１６の磁化方向がそれぞれ膜面に対して垂直方向を向く、いわゆる垂直磁化型の磁気抵抗効果素子である。なお、容易磁化方向とは、あるマクロなサイズの強磁性体を想定して、外部磁界のない状態で自発磁化がその方向を向くと最も内部エネルギーが低くなる方向である。困難磁化方向とは、あるマクロなサイズの強磁性体を想定して、外部磁界のない状態で自発磁化がその方向を向くと最も内部エネルギーが大きくなる方向である。なお、本実施形態においては、参照層１４と、バイアス磁界層１６の磁界の向きは、互いに反平行（逆の向き）であるように設定される。
【００２５】
上述した下地層は、平坦な垂直磁化の磁性層を成長させるために必要な層であり、一例としては、窒化チタン（ＴｉＮ）等の化合物層と、タンタル（Ｔａ）、白金（Ｐｔ）等の金属層と、厚さ０．５ｎｍ以下の薄い酸化マグネシウム（ＭｇＯ）とが順に積層された積層構造を有している。
【００２６】
記録層１２、参照層１４、およびバイアス磁界層１６の材料としては、ＦｅＰｔ或いはＦｅＰｄ等のＬ１０構造或いはＬ１１構造を持つ強磁性材料、ＴｂＣｏＦｅ等のフェリ磁性材料、或いは、ＮｉＦｅ等の磁性材料とＣｕ等の非磁性材料との積層構造からなる人工格子等が挙げられる。
【００２７】
トンネルバリア層１３としては、酸化マグネシウム（ＭｇＯ）或いは酸化アルミニウム（Ａｌ２Ｏ３）等の絶縁材料が挙げられる。
【００２８】
上部電極（ハードマスク層）としては、タンタル（Ｔａ）或いは窒化チタン（ＴｉＮ）等の金属が挙げられる。
【００２９】
なお、これらの記録層１２、参照層１４、およびバイアス磁界層１６は、それぞれ膜面に平行方向の磁気異方性を有し、従って記録層１２、参照層１４およびバイアス磁界層１６の容易磁化方向は膜面（或いは積層面）に対して平行である（以下、面内磁化という）場合も、適宜特性要求に応じて使い分けることができる。
【００３０】
面内磁化の記録層および参照層の材料としては、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、クロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む磁性金属が挙げられる。
【００３１】
このように構成された磁気抵抗効果素子１０において、情報の書き込みは、以下のように行われる。情報の書き込み時、磁気抵抗効果素子１０は、膜面に垂直な方向において双方向に通電される。
【００３２】
書き込み電流を記録層１２から参照層１４の方向に流した場合、電子の流れは参照層１４から記録層１２の方向になる。この場合、記録層１２の磁化は参照層１４の磁化と揃う方向にスピントルクを受ける。このため、記録層１２の磁化の向きが参照層１４の磁化の向きと反平行であった場合、記録層１２の磁化は反転して参照層１４の磁化の向きと平行（同じ向き）になる。
【００３３】
一方、書き込み電流を参照層１４から記録層１２の方向に流した場合、電子の流れは記録層１２から参照層１４の方向になる。この場合、記録層１２の磁化は参照層１４の磁化の向きと反平行を向く方向にスピントルクを受ける。このため、記録層１２の磁化の向きが参照層１４の磁化の向きと平行であった場合、記録層１２の磁化は反転して参照層１４の磁化の向きと反平行になる。
【００３４】
磁気抵抗効果素子１０に膜面に垂直方向の読み出し電流を流した場合の抵抗値は、磁気抵抗効果により、記録層と参照層の磁化の相対的な向きに依存して変化する。つまり、磁気抵抗効果素子１０の抵抗値は、記録層１２と参照層１４との磁化の向きが互いに平行の場合は低抵抗となり、反平行の場合は高抵抗となる。図１および図２においては、記録層１２の磁化が上向きの状態が平行状態を示し、下向きの状態が反平行状態を示す。本実施形態においては、例えば、低抵抗状態をデータ“０”、高抵抗状態をデータ“１”と規定する。これにより、磁気抵抗効果素子１０に１ビットの情報を記憶させることができる。なお、低抵抗状態をデータ“１”、高抵抗状態をデータ“０”と規定してもよい。
【００３５】
平行状態の抵抗値をＲ０、反平行状態の抵抗値をＲ１とすると、“（Ｒ１−Ｒ０）／Ｒ０”で定義される値を磁気抵抗比（ＭＲ比）と呼ぶ。ＭＲ比は磁気抵抗効果素子１０を構成する材料やプロセス条件によって異なるが、数１０％から数１００％程度の値を取り得る。ＭＲＡＭは磁気抵抗効果を利用して、磁気抵抗効果素子１０に記憶された情報の読み出しを行なう。読み出し動作時に磁気抵抗効果素子１０に流す読み出し電流は、スピン注入により記録層１２の磁化の向きが反転する電流よりも十分小さい電流値に設定する。
【００３６】
上述したように、図１または図２に示すように、本実施形態においては、記録層１２のトンネルバリア層側の直径φｆは、トンネルバリア層１３の膜面に平行な断面おける直径φｂよりも小さい。また、参照層１４のトンネルバリア層側の直径φｒは、トンネルバリア層１３の直径φｂ以下であり、記録層１２のトンネルバリア層側の直径φｆよりも大きい。このような構成としたことの利点を以下に説明する。
【００３７】
図３は、比較例のＭＴＪ膜である。この比較例のＭＴＪ膜は、記録層１２、トンネルバリア層１３、および参照層１４が同一形状、すなわち同じ直径を有しているため、記録層１２と参照層１４との距離が短い。そして、この形状となるように加工する際、トンネルバリア層１３とともに、記録層１２および参照層１４を削るため、記録層１２および参照層１４に含まれる磁性金属の再付着物がトンネルバリア層１３をまたがって付着する可能性がある。この場合、再付着物による別のリーク電流のパスが生じるため、記録層１２と参照層１４とがショートし、磁気抵抗効果素子が動作不良となってしまい、磁気抵抗効果素子の歩留まりが低下するという問題がある。
【００３８】
これに対して、本実施形態では、トンネルバリア層１３の直径φｂを、記録層１２および参照層１４の、トンネルバリア層側の直径φｆおよびφｒよりも大きくなるように構成しているため（図１または図２参照）、記録層１２および参照層１４の物理的に隔たりが従来の場合に比べて増加することが可能となり、記録層１２と参照層１４とがショートするショートパスの形成を抑制することができる。また、トンネルバリア層１３を加工する際、加工エネルギーが蓄積し、トンネルバリア層１３の側面にダメージが入ることで、このダメージが絶縁不良を起こし、リークパスとなる場合もある。しかし、本実施形態のような構成とすることにより、仮にトンネルバリア層１３の側面にダメージが入っても、絶縁性を保つことができる。したがって、磁気抵抗効果素子の歩留まりが低下するのを抑制することができる。
【００３９】
次に、バイアス磁界層１６について説明する。このバイアス磁界層１６は、記録層１２に作用する参照層１４からの漏洩磁界を打ち消す機能を有している。ここで、「打ち消す」とは、記録層の上面と下面との間の中間の面にかかる漏洩磁界の膜面垂直成分の面積平均が０となることを意味する。図４は、本実施形態に係る磁気抵抗効果素子１０おいて、記録層１２に作用する参照層１４からの漏洩磁界を、バイアス磁界層１６が打ち消す様子を説明する図である。図５は、記録層１２、トンネルバリア層、および参照層１４がそれぞれ同じ直径を有する比較例の磁気抵抗効果素子にバイアス磁界層１６を設けた場合における、記録層１２に作用する参照層１４からの漏洩磁界を、バイアス磁界層１６が打ち消す様子を説明する図である。参照層１４とバイアス磁界層１６の磁化の向きは互いに反平行であるから、参照層１４の磁化の向きが上方向である場合、バイアス磁界層１６の磁化の向きは下方向に設定される。実線が、参照層１４より生ずる漏洩磁界であり、破線の矢印が、バイアス磁界層１６より生ずる漏洩磁界である。本実施形態のように、参照層１４のトンネルバリア層側の直径φｒと、記録層１２のトンネルバリア側の直径φｆとが、φｒ＞φｆとなる条件を満たすと、参照層１４からの記録層１２への漏洩磁界の影響する面積が小さくなる。このため、図４および図５からわかるように、本実施形態の磁気抵抗効果素子１０は、比較例の磁気抵抗効果素子に比べて必要とするバイアス磁界層１６からの漏洩磁界が小さくなる（図４、図５参照）。
【００４０】
記録層１２、トンネルバリア層、および参照層１４がそれぞれ同じ直径を有する比較例の磁気抵抗効果素子において、参照層１４からの漏洩磁界を打ち消すために必要な膜厚のバイアス磁界層を、本実施形態の磁気抵抗効果素子のバイアス磁界層１６として用いた場合の、記録層での磁化分布のシミュレーション結果を図６に示す。すなわち、図６は、本実施形態の磁気抵抗効果素子におけるバイアス磁界層１６の膜厚が、比較例の磁気抵抗効果素子において参照層１４からの漏洩磁界を打ち消すために必要なバイアス磁界層１６の膜厚と同じである場合のシミュレーション結果を示している。すなわち、比較例と同じようにバイアス磁界層１６の膜厚が厚い場合は、破線に示す領域内（記録層１２の直径が参照層１４およびバイアス磁界層１６の直径と同じ場合）では、ちょうど磁界がキャンセルアウトしているが、実線に示す領域内（記録層１２の直径が参照層１４およびバイアス磁界層１６の直径よりも小さい場合）では、バイアス磁界層１６による負の磁界の影響が強くなっていることがわかる。
【００４１】
そこで、本実施形態の磁気抵抗効果素子において、バイアス磁界層１６の膜厚の影響を調べるために、参照層１４、非磁性層１５、およびバイアス磁界層１６のそれぞれの直径を一定の６０ｎｍとし、参照層１４の膜厚を固定し、膜厚が２．４ｎｍの記録層１２の直径Ｄを変化させた時に、記録層１２における漏洩磁界を打ち消すのに必要なバイアス磁界層１６の膜厚ｔ２を求めた場合のシミュレーションを行った。そのシミュレーション結果を図７（ａ）、７（ｂ）を参照して説明する。図７（ａ）は、このシミュレーションに用いられた各層の特性を示し、図７（ｂ）は、記録層１２の直径Ｄ（ｎｍ）と、バイアス磁界層１６の膜厚ｔ２との関係を示すシミュレーション結果を示すグラフである。このシミュレーションに用いられた各層の特性は以下の通りとなっている。図７（ａ）に示すように、トンネルバリア層１３は膜厚が１ｎｍの酸化マグネシウム（ＭｇＯ）であり、参照層１４は膜厚が６ｎｍで飽和磁化Ｍｓが４００（ｅｍｕ／ｃｍ３）、非磁性層１５は膜厚が２ｎｍのＲｕであり、バイアス磁界層１６は飽和磁化Ｍｓが１０００（ｅｍｕ／ｃｍ３）である。図７（ｂ）からわかるように、記録層１２の直径Ｄが参照層１４およびバイアス磁界層１６と同じ直径（６０ｎｍ）の場合（比較例の場合）は、参照層１４による漏洩磁界を打ち消すためにはバイアス磁界層１６の直径が８ｎｍ必要である。この場合は、バイアス磁界層１６の必要な膜厚ｔ２は参照層１４の膜厚（６ｎｍ）よりも厚くなる。そしてこの場合の磁気抵抗効果素子を基準にすると、記録層１２の直径Ｄが小さくなるにつれて、参照層１４による漏洩磁界を打ち消すのに必要なバイアス磁界層１６の膜厚ｔ２は薄くなっていく。これは、参照層１４からの漏洩磁界を打ち消すためには、記録層１２の直径が小さくなるにつれて、バイアス磁界層１６の膜厚ｔ２を薄くすることが必要であることを示している。すなわち、記録層１２の直径が参照層１４の直径よりも小さい場合に、バイアス磁界層１６の膜厚を薄くすることによって記録層１２に加わるバイアス磁界層１６による負の磁界の影響を少なくし、参照層からの漏洩磁界を打ち消している。したがって、本実施形態では、バイアス磁界層１６は、比較例の磁気抵抗効果素子におけるバイアス磁界層よりも膜厚を薄くすることができ、参照層１４の磁化の保持に対し、有利な設計が可能となる。また、バイアス磁界層よりも膜厚を薄くすることができるので、磁気抵抗効果素子の特性のばらつきを抑制することが可能となる。
【００４２】
以上説明したように、本実施形態によれば、磁気抵抗効果素子の特性のばらつきを抑制することができ、かつ記録層に作用する参照層からの漏洩磁界を低減することができる。
【００４３】
（第２実施形態）
次に、本発明の第２実施形態によるＭＲＡＭの製造方法について図８（ａ）乃至図１６（Ｂ）を参照して説明する。この実施形態の製造方法によって製造されるＭＲＡＭは、図１に示す磁気抵抗効果素子１０を記憶素子として有する第１実施形態のＭＲＡＭである。
【００４４】
まず、図８（ａ）に示すように、図示しない半導体基板上に形成されたＭＯＳトランジスタやＦＥＯＬ（Front End Of Line）上に層間絶縁層２１を形成し、この層間絶縁層２１内に下部配線或いはＭＯＳトランジスタ等に電気的に接続されるコンタクト２２を形成する。なお、このコンタクト２２は、後述の磁気抵抗効果素子１０が形成される位置と異なった位置に形成される。図８（ａ）乃至図１６（Ａ）は、磁気抵抗効果素子１０が形成される位置の断面図を示している。その後、ＣＭＰ（Chemical Mechanical Polishing）およびエッチバックにより上面を平坦化する。層間絶縁層２１としては、例えば酸化シリコン（ＳｉＯ２）が用いられ、コンタクト２２としては、例えばタングステン（Ｗ）が用いられる。
【００４５】
続いて、図８（ｂ）に示すように、コンタクト２２を覆うように、下地層１１、ＭＴＪ膜、バイアス磁界層１６、上部となる電極ハードマスク層１８を順に、例えばスパッタにより成膜する。下地層１１は、コンタクト２２に接続するとともに平坦な垂直磁化の磁性層を成長させるために必要な層であり、前述した材料によって構成される。ＭＴＪ膜は、下から記録層１２、トンネルバリア層１３、参照層１４からなる。記録層１２および参照層１４の材料としては、例えばＬ１１構造を持つＦｅＰｄが用いられ、トンネルバリア層１３としては、例えば酸化マグネシウム（ＭｇＯ）が用いられる。ハードマスク層１８としては、例えばタンタル（Ｔａ）が用いられる。ＭＴＪ膜とバイアス磁界層１６との間には、薄い酸化マグネシウム（ＭｇＯ）或いはルテニウム（Ｒｕ）等の非磁性層を挟むようにしてもよい。バイアス磁界層１６の飽和磁化Ｍｓは、参照層１４の飽和磁化と同程度かそれ以上に設定される。
【００４６】
次に、周知の技術であるリソグラフィおよびエッチングを用いて素子分離を行なう。ハードマスク１８上にフォトレジストとからなるマスク（図示せず）を形成し、このマスクを用いて、図９に示すように、ハードマスク層１８、バイアス磁界層１６、および参照層１４までを、異方性エッチング（例えば、ＲＩＥ（Reactive Ion Etching））でパターニングし、トンネルバリア層１３の一部の領域を露出させる。
【００４７】
次に、図１０に示すように、参照層１４、バイアス磁界層１６、およびハードマスク層１８が積層された積層膜およびトンネルバリア層１３の露出した領域を覆うように、絶縁膜２３を堆積する。絶縁膜２３としては、例えば酸化シリコン（ＳｉＯ２）或いは窒化シリコン（ＳｉＮ）が用いられる。続いて、図１１に示すように、絶縁膜２３を、異方性エッチング（例えば、ＲＩＥ）を用いてエッチングし、参照層１４、バイアス磁界層１６、およびハードマスク層１８が積層された積層膜の上面およびトンネルバリア層１３の露出した領域の上面を露出させる。この時、参照層１４およびバイアス磁界層１６の側面は、絶縁膜２３により保護されて露出されないように、すなわち側面に絶縁膜２３が残置されるように加工する。したがって、参照層１４およびバイアス磁界層１６の側面に絶縁膜２３からなる側壁が形成される。なお、ハードマスク層１８の側面には、絶縁膜２３が残置されていても残置されていなくてもよい。
【００４８】
次に、図１２に示すように、側壁となる絶縁膜２３およびハードマスク層１８をマスクとしてトンネルバリア層１３、記録層１２、および下地層１１の一部をパターニングする。この時、側壁となる絶縁膜２３の分だけ、参照層１４よりもトンネルバリア層１３は大きな直径となるように加工される。また、下地層１１は、記録層１２に近い一部分がパターニングされ、層間絶縁層２１に近い部分はパターニングされない。なお、下地層１４は、上面から下面まで同じ直径を有するようにパターニングしてもよい。
【００４９】
次に、図１３に示すように、側面方向からのイオンミリングや選択性の高いＲＩＥを用いて、記録層１２および下地層の一部を、直径が参照層１４の直径よりも小さくなるように加工する。この時、側壁となる絶縁膜２３も加工されて薄くなるので、参照層１４の側面が露出されないように、堆積したときの絶縁膜２３の膜厚を設計しておく。
【００５０】
次に、図１４に示すように、下地層１１、ＭＴＪ膜、バイアス磁界層１６、およびハードマスク１８からなる積層膜の表面を薄い絶縁膜２４で覆う。これは、積層膜と絶縁膜２４との間に隙間を設けないようにする。隙間があると、後の熱処理等により、隙間が膨張して磁気抵抗効果素子を損傷させ、特性が劣化する可能性があるからである。絶縁膜２４を形成した後、全面に、例えば酸化シリコン（ＳｉＯ２）或いは窒化シリコン（ＳｉＮ）からなる層間絶縁層２５を堆積する。続いて、層間絶縁層２５の上面を例えば、ＣＭＰ法を用いて平坦化する。続いて、隣接するメモリセルと電気的に分離するために、層間絶縁層２５の平坦化した上面に、例えばフォトレジストからなるマスクを形成する。そして、このマスクを用いて、層間絶縁膜２５、絶縁膜２４、および下地層１１を、異方性エッチングを用いてパターニングする。その後、更にパターニングされた層間絶縁膜２５、絶縁膜２４、および下地層１１を覆うように層間絶縁膜２７を堆積する。
【００５１】
次に、図１５に示すように、ＣＭＰにより、層間絶縁層２７の平坦化を行ない、更に、層間絶縁膜２７、層間絶縁膜２５、および絶縁膜２４も削り、ＭＴＪ膜上のハードマスク層１８の上面を露出させる。
【００５２】
次に、図１６Ａに示すように、磁気抵抗効果素子１０上に、ハードマスク層１８と電気的に接続する上部配線２８を形成する。上部配線２８としては、例えばアルミニウム（Ａｌ）或いは銅（Ｃｕ）が用いられる。このようにして、本実施形態の製造方法によって、第１実施形態のＭＲＡＭのメモリセルが形成される。この時の、磁気抵抗効果素子１０の上面図を図１６Ｂに示す。図１６Ｂからわかるように、磁気抵抗効果素子１０が形成される位置と、コンタクト２２が形成される位置が異なっている。
【００５３】
本実施形態は、磁気抵抗効果素子の加工時に記録層１２まで一括で加工し、その後、イオンミリングなどで、指向的かつ、材料選択性を利用して、サイドエッチングしても形成できる。この時のイオンミリングレートは、記録層の材料＞参照層の材料＞バリア層の材料となることが好ましい。
【００５４】
本実施形態の製造方法によって製造されたＭＲＡＭは、第１実施形態と同様に、磁気抵抗効果素子の特性のばらつきを抑制することができ、かつ記録層に作用する参照層からの漏洩磁界を低減することができる。また、第１実施形態と同様に、記録層と参照層とがショートすることによる歩留まりの低下を抑制することができる。
【００５５】
なお、本実施形態は、下地層１１上に、記録層１２、トンネルバリア層１３、参照層１４、およびバイアス磁界層１５がこの順序で積層された積層構造を有する磁気抵抗効果素子の製造方法であった。下地層１１上に、バイアス磁界層１５、参照層１４、トンネルバリア層１３、および記録層１２がこの順序で積層された積層構造を有する磁気抵抗効果素子であっても製造することができる。この場合、まず、下地層１１上に、バイアス磁界層１５、参照層１４、トンネルバリア層１３、および記録層１２を順次形成する。続いて、記録層１２上にハードマスクを形成し、このハードマスクを用いて記録層１２をパターニングする。このパターニングは、トンネルバリア層１３の上面で停止する。その後、記録層１２の側部に絶縁膜からなる側壁を形成し、この側壁および上記ハードマスクを用いて、トンネルバリア層１３、参照層１４、およびバイアス磁界層１６をパターニングし、磁気抵抗効果素子を完成する。その後は、本実施形態と同様に、メモリセル毎の磁気抵抗効果素子に分割し、層間絶縁膜を堆積する。このような製造方法によって製造されたＭＲＡＭも、第１実施形態と同様に、磁気抵抗効果素子の特性のばらつきを抑制することができ、かつ記録層に作用する参照層からの漏洩磁界を低減することができる。また、第１実施形態と同様に、記録層と参照層とがショートすることによる歩留まりの低下を抑制することができる。
【００５６】
（第３実施形態）
次に、本発明の第３実施形態によるＭＲＡＭの製造方法について図１７乃至図２１を参照して説明する。この実施形態の製造方法によって製造されるＭＲＡＭは、図２に示す磁気抵抗効果素子１０を記憶素子として有する第１実施形態の変形によるＭＲＡＭである。なお、図１７乃至図２１は、本実施形態の製造方法によって製造されるＭＲＡＭの製造工程断面図であるが、説明を簡単にするために、下地層よりも下の層は表示を省略している。
【００５７】
図９に示す工程の前の工程までは、第２実施形態の製造方法と同様にして形成する。続いて、リソグラフィ及びエッチングにより素子分離を行なう。この素子分離は、図１７に示すように、ハードマスク層１８、バイアス磁界層１６、および参照層１４の一部を、イオンミリングを用いてパターニングする。このイオンミリングは、参照層１４のパターニングがトンネルバリア層１３の近傍領域に近づいたら止める。すると、イオンミリングの加工特性により、参照層１４の残りの部分（トンネルバリア層１３の近傍領域）、トンネルバリア層１３、および記録層１２も削られる。このため、参照層１４の残りの部分、トンネルバリア層１３、および記録層１２は、参照層１４のトンネルバリア層１３の近傍領域から記録層１２の下面に行くまで直径が段々増加するテーパー形状となる。したがって、本実施形態の製造方法においては、トンネルバリア層１３の近傍はテーパー角度があるため、再付着（リデポジション）作用よりも、エッチング作用が支配的となり、記録層１２と参照層１４はショートしない。
【００５８】
次に、図１８に示すように、参照層１４、バイアス磁界層１６、およびハードマスク層１８が積層された積層膜およびトンネルバリア層１３の露出した領域を覆うように、絶縁膜２３を堆積する。絶縁膜２３としては、例えば酸化シリコン（ＳｉＯ２）或いは窒化シリコン（ＳｉＮ）が用いられる。続いて、図１９に示すように、絶縁膜２３を、異方性エッチングを用いてエッチングし、参照層１４、バイアス磁界層１６、およびハードマスク層１８が積層された積層膜の上面および記録層１２の上面を露出させる。この時、参照層１４、バイアス磁界層１６の側面に絶縁膜２３からなる側壁を残置する。これにより、参照層１４、バイアス磁界層１６の側面は、絶縁膜２３により保護され、露出しない。なお、ハードマスク層１８の側面には、絶縁膜２３が残置されていてもされていなくてもよい。
【００５９】
次に、図２０に示すように、ハードマスク層１８および絶縁膜２３からなる側壁をマスクとして、トンネルバリア層１３および記録層１２をパターニングする。この時、参照層１４の側面に形成された絶縁膜２３の厚さ分だけ増えたサイズのマスクによって、トンネルバリア層１３、記録層１２をパターニングすることで、参照層１４よりもトンネルバリア層１３は大きな直径を有するように加工される。
【００６０】
次に、図２１に示すように、側面方向からのイオンミリングや選択性の高いＲＩＥを用いて、記録層１２を参照層１４の直径よりも小さくなるように加工する。この時、参照層１４の側壁が露出されないように、堆積時の絶縁膜２３の膜厚は設計する。
【００６１】
以下、第２実施形態の図１３乃至図１６Ａに示す工程と同じ工程を行って、図２に示すＭＴＪ素子を記憶素子として有する第１実施形態の変形例によるＭＲＡＭのメモリセルが形成される。
【００６２】
本実施形態の製造方法によって製造されたＭＲＡＭも、第１実施形態と同様に、磁気抵抗効果素子の特性のばらつきを抑制することができ、かつ記録層に作用する参照層からの漏洩磁界を低減することができる。また、第１実施形態と同様に、記録層と参照層とがショートすることによる歩留まりの低下を抑制することができる。
【００６３】
（第４実施形態）
次に、本発明の第４実施形態による磁気メモリ（ＭＲＡＭ）について図２２乃至図２３を参照して説明する。
【００６４】
本実施形態のＭＲＡＭの回路図を図２２に示す。本実施形態のＭＲＡＭは、第１実施形態、第１実施形態の変形例で説明した、図１および図２に示す磁気抵抗効果素子１０を、メモリセルの記憶素子として用いている。このＭＲＡＭは、マトリクス状に配列された複数のメモリセルＭＣを有するメモリセルアレイ３０を備えている。メモリセルアレイ３０には、それぞれが列（カラム）方向に延在するように、複数のビット線対ＢＬ、／ＢＬが配設されている。また、メモリセルアレイ３０には、それぞれが行（ロウ）方向に延在するように、複数のワード線ＷＬが配設されている。
【００６５】
ビット線ＢＬとワード線ＷＬとの交差部分には、メモリセルＭＣが配置されている。各メモリセルＭＣは、磁気抵抗効果素子１０、及びｎチャネルＭＯＳトランジスタからなる選択トランジスタ３１を備えている。磁気抵抗効果素子１０の一端は、ビット線ＢＬに接続されている。磁気抵抗効果素子１０の他端は、選択トランジスタ３１のドレイン端子に接続されている。選択トランジスタ３１のゲート端子は、ワード線ＷＬに接続されている。選択トランジスタ３１のソース端子は、ビット線／ＢＬに接続されている。
【００６６】
ワード線ＷＬには、ロウデコーダ３２が接続されている。ビット線対ＢＬ、／ＢＬには、書き込み回路３４及び読み出し回路３５が接続されている。書き込み回路３４及び読み出し回路３５には、カラムデコーダ３３が接続されている。各メモリセルＭＣは、ロウデコーダ３２及びカラムデコーダ３３により選択される。
【００６７】
メモリセルＭＣへのデータの書き込みは、以下のように行われる。先ず、データ書き込みを行うメモリセルＭＣを選択するために、このメモリセルＭＣに接続されたワード線ＷＬが活性化される。これにより、選択トランジスタ３１がオン状態となる。ここで、磁気抵抗効果素子１０には、書き込みデータに応じて、双方向の書き込み電流Ｉｗが供給される。具体的には、磁気抵抗効果素子１０に、図２２において左から右へ書き込み電流Ｉｗを供給する場合、書き込み回路３４は、ビット線ＢＬに正の電圧を印加し、ビット線／ＢＬに接地電圧を印加する。また、磁気抵抗効果素子１０に、図２２において右から左へ書き込み電流Ｉｗを供給する場合、書き込み回路３４は、ビット線／ＢＬに正の電圧を印加し、ビット線ＢＬに接地電圧を印加する。このようにして、メモリセルＭＣにデータ“０”、或いはデータ“１”を書き込むことができる。
【００６８】
次に、メモリセルＭＣからのデータ読み出しは、以下のように行われる。まず、データ読み出しを行うメモリセルＭＣを選択するために、このメモリセルＭＣに接続されたワード線ＷＬが活性化される。これにより、選択されたメモリセルＭＣの選択トランジスタ３１がオン状態となる。読み出し回路３５は、磁気抵抗効果素子１０に、例えば図２２において右から左へ流れる読み出し電流Ｉｒを供給する。そして、読み出し回路３５は、この読み出し電流Ｉｒに基づいて、磁気抵抗効果素子１０の抵抗値を検出する。このようにして、磁気抵抗効果素子１０に記憶されたデータを読み出すことができる。
【００６９】
次に、ＭＲＡＭの構造について説明する。図２３は、１個のメモリセルＭＣを中心に示したＭＲＡＭの構成を示す断面図である。
【００７０】
ｐ型半導体基板４０の表面領域には、素子分離絶縁層４１が設けられ、この素子分離絶縁層４１が設けられていない半導体基板４０の表面領域が素子を形成する素子領域（active area）となる。素子分離絶縁層４１は、例えばＳＴＩ（Shallow Trench Isolation）により構成される。ＳＴＩとしては、例えば酸化シリコンが用いられる。
【００７１】
半導体基板４０の素子領域に選択トランジスタ３１が形成される。この選択トランジスタ３１は、互いに離間したソース領域４２ａおよびドレイン領域４２ｂが設けられている。このソース領域４２ａおよびドレイン領域４２ｂはそれぞれ、半導体基板４０内に高濃度のｎ＋型不純物を導入して形成されたｎ＋型拡散領域から構成される。ソース領域４２ａおよびドレイン領域４２ｂ間のチャネル４３となる半導体基板４０の領域上には、ゲート絶縁膜５１が形成され、このゲート絶縁膜５１上にゲート電極５２が設けられている。
【００７２】
ゲート電極５２は、ワード線ＷＬとして機能する。
【００７３】
ソース領域４２ａ上には、コンタクト６２を介して配線層６３が設けられている。配線層６３は、ビット線／ＢＬとして機能する。ドレイン領域４２ｂ上には、コンタクト６４を介して引き出し線６５が設けられている。引き出し線６５上には、下部電極７１と、上部電極７２に挟まれた磁気抵抗効果素子１０が設けられている。上部電極７２上には、配線層７６が設けられている。配線層７６は、ビット線ＢＬとして機能する。また、半導体基板４０と配線層７６との間は、例えば酸化シリコンからなる層間絶縁層６７で満たされている。
【００７４】
本実施形態によれば、第１実施形態およびその変形例のいずれかによるＭＴＪ素子１０を用いてＭＲＡＭを構成することができる。なお、磁気抵抗効果素子１０は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリにも使用することが可能である。
【００７５】
本実施形態も第１実施形態と同様に、磁気抵抗効果素子の特性のばらつきを抑制することができ、かつ記録層に作用する参照層からの漏洩磁界を低減することができる。
【符号の説明】
【００７６】
１０  磁気抵抗効果素子
１１  下地層
１２  記録層
１３  トンネルバリア層
１４  参照層
１５  非磁性層
１６  バイアス磁界層
１８  ハードマスク層  
【図１】
0005542831.tif 000002
【図２】
0005542831.tif 000003
【図３】
0005542831.tif 000004
【図４】
0005542831.tif 000005
【図５】
0005542831.tif 000006
【図６】
0005542831.tif 000007
【図７】
0005542831.tif 000008
【図８】
0005542831.tif 000009
【図９】
0005542831.tif 000010
【図１０】
0005542831.tif 000011
【図１１】
0005542831.tif 000012
【図１２】
0005542831.tif 000013
【図１３】
0005542831.tif 000014
【図１４】
0005542831.tif 000015
【図１５】
0005542831.tif 000016
【図１６Ａ】
0005542831.tif 000017
【図１６Ｂ】
0005542831.tif 000018
【図１７】
0005542831.tif 000019
【図１８】
0005542831.tif 000020
【図１９】
0005542831.tif 000021
【図２０】
0005542831.tif 000022
【図２１】
0005542831.tif 000023
【図２２】
0005542831.tif 000024
【図２３】
0005542831.tif 000025