(57)【特許請求の範囲】
【請求項１】
光源を駆動する方法であって、前記光源はオン／オフパターンでスイッチオンオフを交互に切り替えられ、前記オン／オフパターンのデューティサイクルが前記光源の平均光強度を変化させるために変化し、前記オン／オフパターンの形状がデータを伝送するために変化し、前記デューティサイクルは、ほぼ０からほぼ１００％までの範囲の値で選択され、前記オン／オフパターンの形状が前記デューティサイクルに影響を及ぼすことなくデータを伝送するために変化され、デューティサイクル比Δを０．５には等しくない０から１の範囲内で定めるステップと、期間Ｔｃを持つ時間セルに分割される時間ベースを定めるステップとを有する方法において、各時間セルは２つのセルセグメントに副分割され、少なくとも１つの時間セルにおいて、第１のセルセグメントは期間Δ*Ｔｃを持ち、第２の時間セルは期間（１-Δ）*Ｔｃを持ち、第１の値を持つビットを符号化するため、前記光源は第１のセルセグメントにおいてスイッチオンであり、第２のセルセグメントにおいてスイッチオフであり、少なくとも一つの他の時間セルにおいて、第１のセルセグメントは期間（１-Δ）*Ｔｃを持ち、第２のセルセグメントは期間Δ*Ｔｃを持ち、第１の値とは異なる第２の値を持つビットを符号化するため、前記光源は第１のセルセグメントにおいてスイッチオフであり、第２のセルセグメントにおいてスイッチオンである、方法。
【請求項２】
各時間セルが、正の整数であるＮ個の相互に等しい期間のセルセグメントに副分割される、期間Ｔｃを持つ時間セルに分割される時間ベースを定めるステップと、ｍが１からＮ−１までの範囲の整数であって、デューティサイクル比Δ＝ｍ／Ｎを定めるステップと、各時間セルにおいて、エンコードされるべきデータに基づいて、前記データを表わすｍ個の前記セルセグメントのパターンを選択するステップと、前記ｍ個のセルセグメントの間前記光源をスイッチオンにし、残りのＮ−ｍ個の前記セルセグメントの間前記光源をスイッチオフにするステップとを有する、請求項１に記載の方法。
【請求項３】
ｍ個のセルセグメントの前記パターンが時間セル当たりｌｏｇ２
0005441900.tif 000013
ビットに対する異なる値をエンコードするために変化される、請求項２に記載の方法。
【請求項４】
複数ＮＬＳ個の光源を駆動するための請求項２に記載の方法であって、前記光源をｍ１個の光源の第１のグループ、ｍ２個の光源の第２のグループ、及びｍ３個の光源の第３のグループに分割するステップを有し、第１のグループのｍ１個の光源はオン状態を連続的に維持し、第２のグループのｍ２個の光源はオフ状態を連続的に維持し、第３のグループのｍ３個の光源は、ｍ個の前記セルセグメントの間スイッチオンであり、Ｎ−ｍ個の前記セルセグメントの間スイッチオフであり、ＮＬＳ＝ｍ１＋ｍ２＋ｍ３であり、ｍ１は０からＮＬＳ−１までの範囲の整数であり、ｍ２は０からＮＬＳ−１までの範囲の整数であり、ｍ３は１からＮＬＳまでの範囲の整数であり、ｍ１、ｍ２、ｍ３は前記デューティサイクル比Δ＝（ｍ１*Ｎ＋ｍ３*ｍ）／（ＮＬＳ*Ｎ）であるように選択される、方法。
【請求項５】
ｍが（Ｎ−１）／２から（Ｎ＋１）／２の範囲の整数である、請求項４に記載の方法。
【請求項６】
各時間セルが、正の偶数であるＮ個の相互に等しい期間のセルセグメントに副分割される、期間Ｔｃを持つ時間セルに分割される時間ベースを定めるステップと、前記Ｎ個のセルセグメントをＮ／２個の対のセルセグメントにグループ化するステップと、ｍが１からＮ−１までの範囲の整数であって、デューティサイクル比Δ＝ｍ／Ｎを定めるステップと、各時間セルにおいて、エンコードされるべきデータに基づいて、前記対の各々に対して、斯様な対に対応するデータビットをエンコードするために、第１の値を持つデータビットをエンコードするため前記対の第１のセルセグメントの間前記光源をスイッチオンさせ、前記対の第２のセルセグメントの間前記光源をスイッチオフさせるか、第１の値を持つデータビットをエンコードするために、前記対の第１のセルセグメントの間前記光源をスイッチオフさせ、前記対の第２のセルセグメントの間前記光源をスイッチオンさせるか、第２の値を持つデータビットをエンコードするために、前記対の第２のセルセグメントの間だけでなく前記対の第１のセルセグメントの間前記光源をスイッチオンさせるか、又は第２の値を持つデータビットをエンコードするために、前記対の第２のセルセグメントの間だけでなく前記対の第１のセルセグメントの間前記光源をスイッチオフさせるかのステップとを有し、前記光源がオンであるセルセグメントの合計数がｍに等しい、請求項１に記載の方法。
【請求項７】
セルセグメントの各対は２つの隣り合うセルセグメントを常に有する、請求項６に記載の方法。
【請求項８】
セルセグメントの各対は、ｉが１からＮ／２までであって、セルセグメントｉとセルセグメントｉ＋Ｎ／２とを常に有する、請求項６に記載の方法。
【請求項９】
セルセグメントの各対は、ｉが１からＮ／２までであって、セルセグメントｉとセルセグメントＮ＋１−ｉとを常に有する、請求項６に記載の方法。
【請求項１０】
期間Ｔｃを持つ時間セルに分割される時間ベースを定めるステップを有し、各時間セルがデータセル部分及びデューティサイクルセル部分に副分割され、前記データセル部分は期間Ｔｓを持つ複数ＮＰ１個のセルセグメントに副分割され、前記デューティサイクルセル部分は２つの部分に副分割され、各時間セルにおいて、エンコードされるべきデータに基づいて、前記データセル部分のｍ個の前記セルセグメントのパターンが選択され、ｍは１からＮＰ１−１までの範囲で選択される所定の整数であって、前記パターンは前記データを表わし、前記光源は前記データセル部分の前記ｍ個のセルセグメントの間スイッチオンであり、前記データセル部分の残りのＮＰ１−ｍ個のセルセグメントの間スイッチオフであり、前記光源は前記デューティサイクルセル部分の第１の部分の間スイッチオンであり、前記デューティサイクルセル部分の第２の部分の間スイッチオフであり、前記デューティサイクルセル部分の第１の部分の期間は前記デューティサイクル比Δを変化させるために変化され、ｍ個のセグメントの前記パターンは１以上のビットに対する異なる値をエンコードするために変化され、ｍの値は全ての時間セルに対して定数のままである、請求項１に記載の方法。
【請求項１１】
前記デューティサイクルセル部分が相互に等しい期間の複数のセルセグメントに副分割され、前記デューティサイクルセル部分の第１の部分が第１の数ＮＰＰ１個のセルセグメントに対応し、前記デューティサイクルセル部分の第２の部分が第２の数ＮＰＰ２個のセルセグメントに対応し、ＮＰＰ１＋ＮＰＰ２が定数である、請求項１０に記載の方法。
【請求項１２】
前記デューティサイクルセル部分の前記セルセグメントの期間が前記データセル部分の前記セルセグメントと同じ期間を持つ、請求項１１に記載の方法。
【請求項１３】
ｍが１に等しく、ＮＰ１が２に等しい、請求項１０に記載の方法。
【請求項１４】
ＮＰ１が５に等しく、ｍが１に等しく、少なくとも１つの時間セルにおいて前記光源が第１の値を持つビットを符号化するために前記データセル部分の第２のセルセグメントにおいてスイッチオンであり、少なくとも１つの他の時間セルにおいて前記光源が第１の値とは異なる第２の値を持つビットを符号化するために前記データセル部分の第４のセルセグメントにおいてスイッチオンである、請求項１０に記載の方法。
【請求項１５】
ＮＰ１が４に等しく、ｍが１に等しく、少なくとも１つの時間セルにおいて前記光源が第１の値を持つビットを符号化するために前記データセル部分の第１のセルセグメントにおいてスイッチオンであり、少なくとも１つの他の時間セルにおいて前記光源が第１の値とは異なる第２の値を持つビットを符号化するために前記データセル部分の第３のセルセグメントにおいてスイッチオンである、請求項１０に記載の方法。
【請求項１６】
ＮＰ１が４に等しく、ｍが１に等しく、少なくとも１つの時間セルにおいて前記光源が第１の値を持つビットを符号化するために前記データセル部分の第２のセルセグメントにおいてスイッチオンであり、少なくとも１つの他の時間セルにおいて前記光源が第１の値とは異なる第２の値を持つビットを符号化するために前記データセル部分の第４のセルセグメントにおいてスイッチオンである、請求項１０に記載の方法。
【請求項１７】
ＮＰ１が４に等しく、ｍが１に等しく、少なくとも１つの時間セルにおいて前記光源が第１の値を持つ第１のビットを符号化し第３の値を持つ第２のビットを符号化するために前記データセル部分の第１のセルセグメントにおいてスイッチオンであり、少なくとも１つの他の時間セルにおいて前記光源が第１の値とは異なる第２の値を持つ第１のビットを符号化し第３の値を持つ第２のビットを符号化するために前記データセル部分の第３のセルセグメントにおいてスイッチオンであり、少なくとも１つの時間セルにおいて前記光源が第１の値及び第２の値の一方を持つ第１のビットを符号化し第３の値とは異なる第４の値を持つ第２のビットを符号化するために前記データセル部分の第２のセルセグメントにおいてスイッチオンであり、少なくとも１つの他の時間セルにおいて前記光源が第１の値及び第２の値の他方を持つ第１のビットを符号化し第４の値を持つ第２のビットを符号化するために前記データセル部分の第４のセルセグメントにおいてスイッチオンであり、第３の値は第１の値と一定して等しいか又は第２の値と一定して等しい、請求項１０に記載の方法。
【請求項１８】
ＮＰ１が４に等しく、ｍが２に等しく、第４のセルセグメントは共に４象限符号化ダイビットを定める、請求項１０に記載の方法。
【請求項１９】
第１及び第３のセルセグメントがバイフェーズ符号化ビットを定めるために対にされ、前記光源が前記２つのセルセグメントの正確に一方においてスイッチオンであり、前記２つのセルセグメントの他方においてスイッチオフであり、第２及び第４のセルセグメントはバイフェーズ符号化ビットを定めるために対にされ、前記光源が前記２つのセルセグメントの正確に一方においてスイッチオンであり、前記２つのセルセグメントの他方においてスイッチオフである、請求項１８に記載の方法。
【請求項２０】
前記データセル部分は４つの連続するセルセグメントの複数ｑ／２個のグループを有し、ここで、ｑは２の倍数であり、ｑ≦Ｎ／２であり、斯様な各グループの４つのセルセグメントは共にそれぞれの４象限符号化ダイビットを定める、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、光源、特にＬＥＤを駆動するための方法及びデバイスに関する。本発明は、特定の実施例においては、複数のＬＥＤから光を受信する検出器が各個別のＬＥＤの寄与を認識できる態様で複数のＬＥＤを駆動する方法に関する。
【背景技術】
【０００２】
照明の分野の最近の開発は、光源の色制御及び輝度制御に関する。この技術はいくつかのタイプの光源にも原則として適用できるが、ＬＥＤがこの目的のために多く用いられる。ＬＥＤの色制御及び輝度制御はそれ自体公知であるので、ここでは簡単な説明だけで十分であろう。
【０００３】
ＬＥＤは、単一の色の光を生成するために開発されてきた。光源は、相互に異なる色の３つのＬＥＤを備えて、コーナーのポイントが個々のＬＥＤの色により定められる三角形の範囲内で色空間のカラーポイントを持つ光混合を生成することが可能である。このカラーポイントの位置は、個々の光寄与の相対的な平均強度を変化させることにより変化できる。輝度は、相対的な平均強度を一定に保ちながら、同程度まで個々の光寄与の強度を変化させることにより変化できる。１つの光源が、その色のための光出力を増大するために全く同一の色の複数のＬＥＤを実際に有することに留意されたい。このタイプの光源は、要求される色及び輝度を示す制御信号を受信する入力部と、個々のＬＥＤを駆動する出力部とを持つドライバを通常有する。受信制御信号に基づいて、斯様なドライバは、個々の光源を駆動するやり方を決定する。
【０００４】
基本的に、光源の色制御及び輝度制御は、構成しているＬＥＤの輝度制御に依存する。従って、以下本発明は、光源の輝度制御のために本発明がより一般に適用できることを念頭に入れながら、ＬＥＤの輝度制御に対して特に説明される。
【０００５】
簡単に述べると、ＬＥＤは、電流がＬＥＤに流れることにより駆動される。電圧源を使用できるが、光出力が電流に比例するという事実からみて、電流源を使用することがより適切である。光出力を変化させるための最も直接の方法は、電流レベルを変化させることである。しかしながら、出力色が電流レベルに依存するという理由だけならば、電流レベルを変えることは適切でない。従って、デューティサイクル制御を適用することが一般的である。このような場合、ＬＥＤは、特定のスイッチング周波数のオンオフで切替えられる。オフ状態において、ＬＥＤ電流は０又はほぼ０であり、ＬＥＤは光を生じないか、少なくとも実質的に光を生じない。オン状態において、ＬＥＤ電流は実質的に一定に保たれ、よって、光出力は実質的に一定に保たれる。オン／オフパターンの反復期間は、電流期間として示される。オン期間及び電流期間の比率は、デューティサイクルとして示される。デューティサイクルは、平均的ランプ電流、よって、平均光出力を決定する。スイッチング周波数は、設計パラメータであり、可視フリッカを回避するためにあまり低く選択されず、あまりに多くの切換損失を回避するためにあまり高くも選択されず、更にスイッチング周波数はドライバ／ＬＥＤの組合せの帯域幅の範囲内であるべきである。ランプ電流を固定レベルに保って、デューティサイクルが１（すなわち１００％）に等しいとき、平均光出力は最大であることに留意されたい。
【０００６】
より最近の開発において、照明システムは、部屋のような空間にわたって分散される複数のＬＥＤを有する。色及び輝度条件が部屋の至る所で同じであるように、すべてのＬＥＤが同じ態様で駆動されることは可能である。しかしながら、部屋の異なる区域で色及び輝度条件を独立して設定できることが望ましいだろう。斯様な照明システムのための制御システムは、局所的色及び輝度条件を表す信号を生成する特定の位置に置かれる光センサを有し、センサの位置で、必要とされる局所的色及び輝度条件が合うように、中央制御装置は照明システムのＬＥＤのための制御信号を補正する。斯様な動作のために、制御システムは、どのＬＥＤがその位置でどの程度まで照明に寄与するかを知る必要がある。センサ位置で照明に寄与するＬＥＤの識別を決定できるために、特定のＬＥＤの光出力がその特定のＬＥＤを識別するコードを含むことが望ましい。
【０００７】
光出力に斯様なコードを組み込むことは、オン状態のＬＥＤ電流の振幅変調によりできるが、前述したように、オン状態のＬＥＤ電流が一定に保たれることが好ましい。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
光出力に斯様なコードを組み込む他の方法は、一連のバイナリコードの０及び１を定める特定のパターンでのＬＥＤのオンオフ切替えである。ここでは、特にコードが照明機能を妨げないというような態様で、デューティサイクルのスイッチングがどのようにして符号化スイッチングと適切に組み合わされるかという課題が生じる。
【０００９】
上述のような、すなわち空間にわたって分散される複数のＬＥＤを有する照明システムにおいて、ＬＥＤ間の間隔はセンサが一度に１つのＬＥＤからだけ光を受信するようなものであることは可能である。しかしながら、単一のセンサ（光検出器）が同時に２つ以上のＬＥＤから光を受信するだろうことがあり得るし、実質的に均質の照明の場合、いっそうあり得る。符号化スイッチングの場合、センサは、同じ時刻に、２つ以上の符号化信号を受信するだろうし、互いに干渉するだろう。よって、個々のＬＥＤからの個々の信号が確実に区別できるような態様で、符号化スイッチングを実行するという課題が生じる。
【００１０】
他方では、本発明は、複数のＬＥＤに必ずしも関係するというわけではない。１つの単一のＬＥＤだけを有する照明システムでさえ、データ通信のため符号化スイッチングを色及び／又は輝度変化のためのデューティサイクル制御と組み合わせることが望ましい。識別コードを伝送することから離れて、部屋内の１人の（又は、より多くの）ユーザとのデータ通信のため部屋の照明を使用することが望ましい。例えば、このやり方で通信されるデータは、オーディオ及び／又はビデオ情報を含んでもよい。斯様なアプリケーションのために、非常に高いデータレートが望ましいだろう。
【００１１】
データを放射することを除いて、光出力を変化させるためにＬＥＤのデューティサイクルスイッチングはそれ自体公知であることに留意されたい。光強度を変化させるためのデューティサイクル変化を除いて、データを放射するためにＬＥＤの符号化スイッチングはそれ自体公知であることにも更に留意されたい。
【課題を解決するための手段】
【００１２】
本発明の目的は、一方が他方に影響を及ぼすことなく、デューティサイクルスイッチングが符号化スイッチングと適切に組み合わせられるようなＬＥＤを駆動する方法を提供することである。
【００１３】
本発明の他の目的は、信号スペクトルが、ＤＣ成分を考慮せず可視のフリッカを回避するために低周波信号の小さな寄与だけを含むような、符号化スイッチング及びデューティサイクル制御の組合せでＬＥＤを駆動する方法を提供することである。
【００１４】
本発明の他の目的は、高いデータレートが達成されるような、符号化スイッチング及びデューティサイクル制御の組合せでＬＥＤを駆動する方法を提供することである。
【００１５】
本発明の他の目的は、複数のＬＥＤの場合に、個々のＬＥＤからの個々の信号が容易に区別できるような、符号化スイッチング及びデューティサイクル制御の組合せでＬＥＤを駆動する方法を提供することである。
【００１６】
他の有利な改善は、従属クレームに記載されている。
【００１７】
本発明のこれら及び他の態様、特徴並びに効果は、同一の参照符号が同じ又は同様の部品を示す図面を参照して、以下の一つ以上の好ましい実施例の説明により更に説明されるだろう。
【図面の簡単な説明】
【００１８】
【図１】図１は、照明システムを概略的に例示するブロック図である。
【図２Ａ】図２Ａは、ＬＥＤの駆動信号の概略的タイミング図である。
【図２Ｂ】図２Ｂは、コードを通信するためのパルス化されたデータ信号を示す概略的タイミング図である。
【図２Ｃ】図２Ｃは、バイフェーズ変調を例示する概略的タイミング図である。
【図３Ａ】図３Ａは、本発明による駆動信号の実施例を例示する概略的タイミング図である。
【図３Ｂ】図３Ｂは、本発明による駆動信号の実施例を例示する概略的タイミング図である。
【図４Ａ】図４Ａは、整合フィルタを例示するためのブロック図である。
【図４Ｂ】図４Ｂは、整合フィルタの例示的な予めプログラムされた波形（フィルタ形状）を例示する概略的タイミング図である。
【図４Ｃ】図４Ｃは、整合フィルタの動作を例示するため、図４Ａの整合フィルタにより分析されるべき例示的な信号の概略的タイミング図である。
【図４Ｄ】図４Ｄは、整合フィルタの動作を例示するために、図４Ａの整合フィルタにより分析されるべき例示的な信号の概略的タイミング図である。
【図５Ａ】図５Ａは、信号デコード回路に概略的に例示するブロック図である。
【図５Ｂ】図５Ｂは、信号デコード回路の整合フィルタの例示的な予めプログラムされた波形（フィルタ形状）を例示する、図４Ｂと同等の概略的タイミング図である。
【図５Ｃ】図５Ｃは、図５Ａの信号デコード回路の動作を例示するグラフである。
【図５Ｄ】図５Ｄは、図５Ａの信号デコード回路の動作を例示するグラフである。
【図６Ａ】図６Ａは、本発明による駆動信号の実施例を例示する概略的タイミング図である。
【図６Ｂ】図６Ｂは、本発明による駆動信号の実施例を例示する概略的タイミング図である。
【図７】図７は、デューティサイクルの関数として、データレートを示すグラフである。
【図８】図８は、本発明によるＬＥＤドライバを例示するブロック図である。
【図９】図９は、整合フィルタの例示的な予めプログラムされた波形（フィルタ形状）を例示する概略的タイミング図である。
【図１０】図１０Ａ−Ｃは、セルセグメントを組にするための種々異なる態様を概略的に例示する。
【図１１Ａ】図１１Ａは、光を受信し復号するためのデバイスの実施例を概略的に例示するブロック図である。
【図１１Ｂ】図１１Ｂは、整合フィルタの例示的な予めプログラムされた波形（フィルタ形状）を例示する概略的タイミング図である。
【図１２Ａ】図１２Ａは、本発明による駆動信号の実施例を例示する概略的タイミング図である。
【図１２Ｂ】図１２Ｂは、図１２Ａの駆動信号との組合せに適している整合フィルタの典型的な予めプログラムされた波形（フィルタ形状）を例示する概略的タイミング図である。
【図１３Ａ】図１３Ａは、本発明による駆動信号の実施例を例示する概略的タイミング図である。
【図１３Ｂ】図１３Ｂは、図１３Ａの駆動信号との組合せに適している整合フィルタの典型的な予めプログラムされた波形（フィルタ形状）を例示する概略的タイミング図である。
【図１４】図１４Ａ−Ｃは、異なる駆動信号のスペクトル内容を例示するグラフである。
【図１５Ａ】図１５Ａは、本発明による駆動信号の実施例を例示する概略的タイミング図である。
【図１５Ｂ】図１５Ｂは、図１５Ａの駆動信号との組合せに適している整合フィルタの典型的な予めプログラムされた波形（フィルタ形状）を例示する概略的タイミング図である。
【図１５Ｃ】図１５Ｃは、図１５Ａの駆動信号との組合せに適している整合フィルタの典型的な予めプログラムされた波形（フィルタ形状）を例示する概略的タイミング図である。
【図１５Ｄ】図１５Ｄは、本発明による駆動信号の実施例を例示する概略的タイミング図である。
【図１６Ａ】図１６Ａは、整合フィルタの例示的な予めプログラムされた波形（フィルタ形状）を例示する概略的タイミング図である。
【図１６Ｂ】図１６Ｂは、決定回路の概略的なブロック図である。
【図１７】図１７は、時間ブロックを定めるためにグループ化される時間セルを例示する概略的タイミング図である。
【図１８Ａ】図１８Ａは、オーダー８のアダマール行列を示す。
【図１８Ｂ】図１８Ｂは、図１８Ａのアダマール行列から導かれるコードワード行列を示す。
【図１９】図１９は、複数の時間ブロック及びプリアンブルを持つ時間フレームを例示する概略的タイミング図である。
【発明を実施するための形態】
【００１９】
図１は、例証として本発明を実施する照明システム１を概略的に例示するブロック図である。照明システム１は、少なくとも一つの照明ユニット２０を有する。当該図では１つの照明ユニット２０を示すだけであるが、照明システム１が複数の照明ユニット２０を有することに留意されたい。
【００２０】
照明ユニット２０は、光源１０を有する。当該図は１つの光源１０を示すだけであるが、照明ユニット２０が複数の光源を有することに留意されたい。この例では、光源１０は、たとえば赤、緑、青の相互に異なる色のそれぞれの光１４、１５、１６を生成するために、３つのＬＥＤ１１、１２、１３を有し、この結果、この光源１０の組み合わされた光出力１７は可変カラーポイントを持つことができる。光出力を増大するために、光源１０は、相互に同じ色を持つ複数のＬＥＤを有してもよいことに留意されたい。単一のＬＥＤがそれ自体により色変化ができる場合、若しくは色変化が必要とされない場合、光源１０は１つの単一ＬＥＤだけを有してもよく、又は光源１０は相互に異なる色の３つより多くのＬＥＤを有してもよいことに更に留意されたい。
【００２１】
照明ユニット２０は、必要な光出力が達成されるように、光源１０のための適切な駆動信号ＳＤ（１１）、ＳＤ（１２）、ＳＤ（１３）を生成するソースドライバ２１を更に有する。光出力の要件は、色及び輝度を含む。必要な色及び輝度をソースドライバ２１と通信するための命令信号ＳＣが中央制御装置３０により生成され、当該中央制御装置３０はまた、あるならば他の照明ユニットのための斯様な制御信号を生成する。照明システム１が１つの照明ユニット２０だけを有する場合、ソースドライバ２１及び中央制御装置３０が集積されてもよいことに留意されたい。
【００２２】
当該図は更に光センサ４１を有する受信装置４０を示す。特定の実施例では、受信装置４０は、フィードバックループを中央制御装置３０に供給して受信光に関する情報を、参照符号４２により示されるような有線又は無線リンクを通じて中央制御装置３０へ通信するように設計されているので、中央制御装置３０はその制御信号を適応できる。これは、特に色及び輝度の制御に関係して適用する。
【００２３】
後で詳細に後述するように、光源１０の光出力１７は、符号化データを含む。この符号化データは、マルチソース照明システム１の個々の光源１０を識別するか、又は個々のＬＥＤ１１、１２、１３を識別するので、中央制御装置３０はどのＬＥＤが受信デバイス４０により受信される光に寄与するかを検出でき、その特定の光源１０に対してその命令信号ＳＣを適切に適応させることができる。
【００２４】
符号化データがオーディオ及び／又はビデオ情報を含み、受信デバイス４０がオーディオ及び／又はビデオ・プレーヤである（この場合フィードバック・リンク４２はなくてもよい）ことも可能である。
【００２５】
ＬＥＤ、ＬＥＤ用のドライバ、ドライバを制御するコントローラ及び光を受信する光センサは、それ自体公知であるので、これらの設計及びその機能について詳細な一般的説明は、ここでは省略されるだろう。
【００２６】
上記記載では、光源１０の制御は、色制御の観点で説明されていた。２つ以上の単色ＬＥＤを有する光源において、色制御は、実際には個々のＬＥＤの輝度制御に関わる。本発明の基本的な着想は、マルチ・カラーシステムの色制御に制限されず、単一のカラーシステム、単一のＬＥＤシステムにおける輝度調節にさえ適用できることである。従って、以下の説明の焦点は、単一のＬＥＤを駆動することに集中するだろう。
【００２７】
図２Ａは、ＬＥＤのための駆動信号ＳＤのタイミング図である。水平軸は時間を表し、垂直軸は駆動信号ＳＤの値を表す。駆動信号ＳＤが、Ｌ（ロウ）及びＨ（ハイ）を示す２つの値だけをとれることが分かる。駆動信号ＳＤがロウのときはいつでも、ＬＥＤ電流は実質的にゼロであり、ＬＥＤは実質的にオフである。駆動信号ＳＤがハイのときはいつでも、ＬＥＤ電流は予め定められた一定値を持ち、ＬＥＤはオンである。よって、駆動信号ＳＤを表す曲線の形状はまた時間の関数として、ＬＥＤ電流及び光出力を表す。
【００２８】
通常、駆動信号ＳＤは、ｔ１１からｔ２１までの期間Ｔを持つ周期的信号である。図２Ａの例において、駆動信号ＳＤは、時間ｔ１１でハイに行き、時間ｔ１２でロウに行き、オン期間ｔＯＮ＝ｔ１２−ｔ１１、オフ期間ｔＯＦＦ＝ｔ２１−ｔ１２を定める。デューティサイクルΔは、Δ＝ｔＯＮ／Ｔによって、信号周期Ｔに対するオン期間ｔＯＮの比率として定められる。期間Ｔより非常に大きい時間的尺度で計算されると、平均的ランプ電流及び平均光出力はデューティサイクルΔと比例している。よって、ＬＥＤの輝度制御は、信号周期Ｔが一定に保たれるとすると、デューティサイクルΔ、すなわち時間ｔ１２を変化させることにより実行できる。輝度に関係なく、電流（流れる場合）は常に同じ値を持つだろうし、ＬＥＤの効率及び／又は色が最適であるようにセットされる。
【００２９】
ＬＥＤのオン／オフスイッチングの迅速な遷移は、スイッチング周波数があまりに低い場合、目立つフリッカに結果としてなることに留意されたい。実際には、スイッチング周波数は、この問題を回避するためにｋＨｚの範囲又はそれより高い範囲で選択される。他方、スイッチングプロセスそのものは時間がかかって、エネルギーを消費するので、スイッチング周波数はあまり高くは選択されない。
【００３０】
コードを通信する目的のために、光を変調すること自体は一般に公知である。例えば、赤外線リモート・コントローラは、変調されるか又は速くオン／オフスイッチされる光を放射し、時間の関数としての光出力は、図２Ｂに示されるように、速い連続の光パルスを示す。これらのパルスにおいて、情報は、いくつかの態様で符号化でき、例えば、パルス幅変調又はパルス距離変調が可能である。
【００３１】
どの位置に検出器が位置されるかを検出するために、連続的にオンであるランプからの光出力を振幅変調すること自体も既知である。単純な検出スキームは、複数のランプを含み、各々のランプが特定の一定の周波数で変調されている。よって、光検出器出力信号の復調された周波数は、受信される光の光源、よって放射している当該光源の識別を示すランプの変調周波数に対応する。情報を配信するために、振幅変調が音声信号で実行されることは可能であり、その結果、復調信号はラジオシステムのような拡声器で再生できる。概して、斯様なランプの平均光強度は、変調周波数より大きい時間的尺度では一定のままである。輝度制御が必要とされる（調光する）場合、これはランプ電流レベルを変えることによりアナログ態様で典型的に実行される。
【００３２】
デジタル信号通信のフィールドでは、論理的「１」と論理的「０」との違いを決定するためにバイフェーズ変調を使用することが知られていることに更に留意されたい。これは、図２Ｃに概略的に例示される。デジタル信号Ｓは２つの信号の値Ｌ及びＨをとる。信号Ｓは、等しい期間の信号セルＣ１、Ｃ２、Ｃ３に副分割され、各セルが１つの符号ビットを表す。各セルは、等しい期間の２つのセグメントに分けられる。１つのセルの中で、信号Ｓは、ＨＬ（セルＣ１及びＣ２参照）と示され第１のセグメントでハイ及び第２のセグメントでロウであるか、又はその逆のＬＨ（セル３参照）と示されるかの何れかである。２つの可能性ＨＬ及びＬＨは、論理的「１」及び論理的「０」をそれぞれ定める。
【００３３】
しかしながら、この既知の技術が上述のような照明システムに組み込まれる場合、光出力のデューティサイクルが５０％に必然的に常に等しいことが明確でなければならない。
【００３４】
更に、この既知の技術では、各セルは、１ビットのデータだけ、すなわち「０」又は「１」の何れかだけを含む。
【００３５】
本発明は、デューティサイクルがデジタルデータと完全に独立して制御できるような態様で、デジタル通信及びデューティサイクル制御を１つの信号に組み込むことを意図する。
【００３６】
更に、本発明は、デジタルデータ及びデューティサイクルが各々から確実に独立して決定できるような態様で、受信光信号を処理するための方法を提供することを意図する。
【００３７】
図３Ａは、本発明により提案される駆動信号ＳＤの図２Ｃと同等のグラフである。また、信号は、各時間セルがデジタルビットを表す時間セルＣ（１）、Ｃ（２）等に分けられる。セルは相互に等しい期間ＴＣを持ち、これはクロック信号（単純にするため示されていない）により決定できる。また、各時間セルＣ（ｉ）は、２つの連続的なセルセグメントＣＳ１（ｉ）、ＣＳ２（ｉ）に副分割される。また、信号ＳＤは２つの信号の値Ｈ及びＬだけを持ち、第２のセルセグメントＣＳ２（ｉ）の信号値は、第１のセルセグメントＣＳ１（ｉ）の信号値とは常に逆である。値Ｈを持つセルセグメントはＨセグメントとして示される一方、他のセグメントはＬセグメントとして示される。かくして、第１のセルセグメントＣＳ１（ｉ）がＨである一方、第２のセルセグメントＣＳ２（ｉ）がＬであり、これは図３Ａの第１のセルＣ（１）に当てはまり、又は第２のセルセグメントＣＳ２（ｉ）がＨである一方、第１のセルセグメントＣＳ１（ｉ）がＬであり、これは図３Ａの第２のセルＣ（２）に当てはまる。第１のセルＣ（１）の値はＨＬとして示される一方で、第２のセルＣ（２）の値はＬＨとして示される。これら２つの異なる値は、それぞれデジタル０及びデジタル１を定め、ＨＬが０を示しＬＨが１を示すか、又はその反対であるかは重要ではない。
【００３８】
図３Ａにおいて、第１のセルＣ（１）はｔ０（１）で始まり、第２のセルＣ（２）はｔ０（２）で始まるので、セル期間ＴＣはｔ０（２）−ｔ０（１）に等しい。２つの連続的なセルセグメントＣＳ１（ｉ）からＣＳ２（ｉ）への間の遷移時間は、ｔＴ（ｉ）として示される。各セルＣ（ｉ）において、第１のセルセグメントＣＳ１（ｉ）の期間ｔ１（ｉ）はｔＴ（ｉ）−ｔ０（ｉ）に等しく、一方第２のセルセグメントＣＳ２（ｉ）の期間ｔ２（ｉ）がｔ０（ｉ＋１）−ｔＴ（ｉ）に等しい。各セルＣ（ｉ）において、デューティサイクルΔ（ｉ）は、セル期間ＴＣに対するＨセグメントの期間の比率として定義される。よって、第１のセルＣ（１）の場合、デューティサイクルΔ（１）＝ｔ１（１）／ＴＣとなり、一方、第２のセルＣ（２）の場合、デューティサイクルΔ（２）＝ｔ２（２）／ＴＣとなる。
【００３９】
したがって、信号は、デューティサイクル情報だけでなくデータを含む。
【００４０】
図３Ａにおいて、信号のデューティサイクルは、５０％より小さく、すなわち２５％にほぼ等しい。図３Ｂは図３Ａと同等であるが、ここで、信号のデューティサイクルは５０％より大きく、すなわち７５％にほぼ等しい。また、それぞれ、デジタルビット「０」及び「１」は、セル値ＨＬ及びＬＨにより明確に定められる。
【００４１】
上記の説明から、信号のデューティサイクル（よって、放射される光の平均強度）がデータ内容を妨げることなくかなりの範囲にわたって変化できることが明確である一方、逆にいえば、データ内容はデューティサイクル（平均強度）を妨げずに自由に選択できる。換言すれば、データ内容及びデューティサイクル（すなわち、平均強度）は、各々から独立している。
【００４２】
上記の説明で、第１のセルセグメントＣＳ１の期間ｔ１は一定でないが、これらＨセグメントの期間は一定であり、斯様なセグメントはセルデータが「１」又は「０」であるかに依存して、第１のセルセグメント又は第２のセルセグメントであることに留意されたい。上記説明の他の言い方は、各セルが指定された期間ｔＨの１つのＨセグメント及び指定された期間ｔＬ＝ｔＴ−ｔＨの１つのＬセグメントの組合せを含み、ここで、ｔＨ及びｔＬは一定であり、Ｈセグメントが第１のセグメントであるか、又はＬセグメントが第１のセグメントであるかの何れかであるということである。上記説明のさらにもう一つの言い方は、各セルが以下の３つのセグメント、期間ｔｘ＜Ｔｃの第１のセグメント、期間Ｔｃ−２ｔｘの第２のセグメント及び期間ｔｘの第３のセグメントに副分割され、ここで、セルデータ「１」に対して、第１のセグメントがＨセグメントであり、第３のセグメントがＬセグメントであり、又はセルデータ「０」に対してこの逆であり、第２のセグメントがセルデータに影響を与えることなく５０％を超えるか又は５０％未満であるデューティサイクルに依存してＨ又はＬであるということである。
【００４３】
図３Ａ、３Ｂに例示される信号は、ＬＥＤを駆動する駆動信号ＳＤであるが、周囲、例えば他の光源により生じるいくつかのノイズ又は干渉がおそらくあるとはいえ、ＬＥＤの光出力が同じ曲線に従い、この光出力を受信するセンサ４１の出力信号が基本的に同じ曲線に従うことが明確である。本発明の他の態様は、受信信号、すなわちセンサ出力信号を分析する課題に関する。以下の説明において、センサ４１の出力信号が中央制御装置３０（フィードバック・リンク４２）に通信され、中央制御装置３０が一方では信号のデータ内容を復号化するように設計され、他方ではセンサにより受信された光のピーク強度を測定するように設計されているとする。あるいは、例えば、別々のデコーダが、受信装置４０に備えられている。
【００４４】
検出信号を分析するために、本発明は、整合フィルタを使用することを提案する。デジタル信号を分析するための整合フィルタは、それ自体知られている。基本的に、斯様なフィルタは予めプログラムされた波形を含み、予めプログラムされた波形と分析されるべき受信信号とを相関させ、その出力信号は、受信信号と予めプログラムされた波形との間の相関の量を示す値を持つ。この出力相関値は、受信信号がどのくらいフィルタの予めプログラムされた波形に対応するかを示す。この出力相関値と閾値とを比較することから、受信信号がフィルタの予めプログラムされた波形を含むか否かについてのＹＥＳ／ＮＯ決定がなされる。この動作は図４Ａ―Ｄを参照して簡潔に説明され、ここで、予めプログラムされた波形は「フィルタ形状」ＦＳとして簡潔に示される。
【００４５】
図４Ａは、分析されるべき入力信号Ｓｉを受信するための入力部５１、及び出力信号Ｓｏを供給するための出力部５２を持つ整合フィルタ５０を図式的に示す。分析されるべき入力信号Ｓｉは、セル期間Ｔｃを持つ所定の時間セルを備える信号である。フィルタ５０は、図２Ｃを参照して説明されるように、バイフェーズ変調信号を分析することを目的とし、時間ｔ＝０から０．５Ｔｃまで値＋１を持ち、時間ｔ＝０．５ＴｃからＴｃまで値−１を持つ図４Ｂに図示されるフィルタ形状ＦＳを持つ。フィルタ５０は内積動作Ｓｏ＝ＩＰ（ＦＳ*Ｓｉ）に従ってその出力信号Ｓｏを計算するように設計され、ここで、Ｓｏは、０からＴｃまでの間の時間の値ごとに積ＦＳ（ｔ）*Ｓｉ（ｔ）をとり、０からＴｃまでの範囲にわたって積分したものとして定義される。
【００４６】
図４Ｃは、入力信号Ｓｉが図２Ｃに例示されるようにＨＬセルＣ１を含む場合に、何が起こるかを説明し、以下の説明では、低レベルＬは、ゼロに等しいとみなされる。ｔ＝０とｔ＝０．５*Ｔｃとの間の各時点で、入力信号は値Ｈを持ち、フィルタ形状ＦＳは値＋１を持つので、これらの時間の間は積ＦＳ（ｔ）*Ｓｉ（ｔ）＝Ｈである。ｔ＝０．５*Ｔｃとｔ＝Ｔｃとの間の各時点で、入力信号は値０を持ち、フィルタ形状ＦＳは値−１を持つので、これらの時間の間は積ＦＳ（ｔ）*Ｓｉ（ｔ）＝０である。０からＴｃまでの範囲にわたってこの積を積分すると、Ｓｏ＝０．５*Ｔｃ*Ｈを生ずる。
【００４７】
図４Ｄは、図２Ｃに例示されるように入力信号ＳｉがＬＨセルＣ３を含む場合に何が起こるかについて説明する。ｔ＝０とｔ＝０．５*Ｔｃとの間の各時点で、入力信号は値０を持ち、フィルタ形状ＦＳは値＋１を持つので、これらの時間の間は積ＦＳ（ｔ）*Ｓｉ（ｔ）＝０である。ｔ＝０．５*Ｔｃとｔ＝Ｔｃとの間の各時点で、入力信号は値Ｈを持ち、フィルタ形状ＦＳは値−１を持つので、これらの時間の間は積ＦＳ（ｔ）*Ｓｉ（ｔ）＝−Ｈである。０からＴｃまでの範囲にわたってこの積を積分すると、Ｓｏ＝−０．５*Ｔｃ*Ｈを生ずる。
【００４８】
図４Ａは、フィルタ出力信号Ｓｏがコンパレータ５３に供給され、フィルタ出力信号Ｓｏを所定の閾値レベルＴＨと比較することを更に示す。上記例の閾値レベルＴＨのための適切な値は、ゼロである。コンパレータ５３は、信号Ｓｏがゼロを超えることがわかる場合、デジタル「１」を出力することを決定し、コンパレータ５３は、信号Ｓｏがゼロを下回ることがわかる場合、デジタル「０」を出力することを決定する。
【００４９】
図４Ｃの例を参照すると、信号周期の第１の半分のある時間に信号の値がＨより少ないような、入力信号Ｓｉがノイズ又は減衰により妨げられる場合には、積分される出力信号への寄与が少なくなり、すなわち出力信号Ｓｏの値が減少する。同様に、信号周期の後半のある時間、信号の値がゼロを超える場合、積分される出力信号への負の寄与となり、出力信号Ｓｏの値は、また減少する。それにもかかわらず、出力信号Ｓｏがゼロを超える限り、入力信号Ｓｉが「０」に対するＬＨ信号符号化であるよりも大いにありそうであるという仮定に基づいて、入力信号Ｓｉは、「１」として復号化されるＨＬ信号として認識されるだろう。この「復号化」は、入力信号が２つの可能性がある形状の中から１つだけを持てるという情報と、これら２つの可能性がある形状を定めている情報とに基づくことに留意されたい。
【００５０】
上記から、図４Ｂに例示されるフィルタ形状ＦＳが図２Ｃのバイフェーズコード信号を復号化するために最も適切な形状であることになる（注意：同じことが、反転されたフィルタ形状を持つフィルタにも当てはまるだろう）。信号が２つの可能性がある波形のうちの１つだけをとることが予想され、フィルタ出力Ｓｏは入力信号が２つの予想される波形のうちの１つに正確に等しい場合最大絶対値を持つ。一般に、分析されるべき信号が２つの可能性がある波形のうち１つだけをとる場合、最適フィルタ形状はそれら２つの可能性がある波形を互いから減算することにより得られることを示すことができ、ＬＨ信号をＨＬ信号から減算することは、図４Ｂに図示されるフィルタ形状ＦＳを得ることになることが容易にわかる。
【００５１】
図３Ａ及び３Ｂを参照すると、ここで課題は、デューティサイクルがほぼ０からほぼ１００％までの何れの値もとることができるので、２つだけの可能性がある波形よりも、分析されるべき信号が多くあり得るという事実である。デューティサイクルが公知の場合だけ、分析されるべき信号は、再び、２つの可能性がある波形のうちの１つだけをとることができ（図３ＡのセルＣ（１）及びＣ（２）を参照）、フィルタ形状ＦＳを最適に適応させる（すなわち、フィルタを調整する）ことが可能である。
【００５２】
このことは、信号コードＨＬ又はＬＨを確実に検出することが不可能なことを意味しないことに留意されたい。図４Ｂのフィルタ形状ＦＳを使用して、図３ＡのセルＣ（１）が値Ｓｏ＝ｔＴ*Ｈを持つフィルタ出力Ｓｏに結果としてなる一方、図３ＡのセルＣ（２）が値Ｓｏ＝−ｔＴ*Ｈを持つフィルタ出力Ｓｏに結果としてなるだろうことは、明確である。同じことは、図３ＢのセルＣ（１）及びＣ（２）に当てはまる。それにもかかわらず、デューティサイクルを検出することが可能なことは望ましい。
【００５３】
残念なことに、値Ｈが固定せず、とりわけＬＥＤとセンサとの間の距離に依存するという事実からみて、入力信号Ｓｉの平均信号レベルに基づいてデューティサイクルを直接測定することは可能ではない。
【００５４】
本発明は、この課題を解決する方法を提供する。
【００５５】
図５Ａは、並列に配される２つの整合フィルタ６１及び６２を有する信号デコーディング回路６０を概略的に例示するブロック図である。回路６０は、分析されるべき信号Ｓｉを受信するための回路入力部６３を持ち、２つの整合フィルタ６１及び６２は回路入力部６３に結合されるそれぞれの入力部を持つので、これら両方は同じ信号を受信する。簡明のために示されないが、回路６０が入力増幅器を有することに留意されたい。２つの整合フィルタ６１及び６２は、相互に異なるフィルタ形状ＦＳ１及びＦＳ２をそれぞれ持つ。
【００５６】
図５Ｂは、フィルタ形状の一般的なプロフィールを例示する。時間ｔ＝０からｔｘの間、フィルタ形状ＦＳは、値＋１を持つ。時間ｔ＝（Ｔｃ−ｔｘ）からＴｃの間、フィルタ形状ＦＳは、値−１を持つ。時間ｔｘから（Ｔｃ−ｔｘ）の間、フィルタ形状ＦＳは、値０を持つ。前述したように、斯様なフィルタ形状は、デューティサイクルΔ＝ｔｘ／Ｔｃを持つ信号を復号化するために最適である。従って、以下、このフィルタ形状は、デューティサイクルΔの値により参照されるだろう。したがって、図４Ｂのフィルタ形状は５０％のフィルタ形状として示され、このフィルタ形状を持つ整合フィルタは５０％のフィルタとして示されるだろう。更に、フィルタがデューティサイクル値Δを持つと言われるだろう。
【００５７】
信号デコーディング回路６０の２つの整合フィルタ６１及び６２は、相互に異なるデューティサイクル値Δ１及びΔ２をそれぞれ持つ。重要ではないが、これらフィルタのうちの１つがデューティサイクル値５０％を持つことが好ましく、従って、図５Ａの例示的実施形態で、第１の整合フィルタ６１が５０％のフィルタ（図４Ｂを参照）である。第２の整合フィルタ６２は、Δ１より小さなデューティサイクル値Δ２を持ち、例えば、第２のデューティサイクル値Δ２（明快さのためのために、Δ２は、図５Ｂ−５Ｄにおいて誇張されている）は、０．１％の低さである。
【００５８】
図５Ｃは、分析されるべき入力信号ＳｉのデューティサイクルΔ（Ｓｉ）の関数として、それぞれ、第１及び第２の整合フィルタ６１、６２の出力信号Ｓｏ１及びＳｏ２の絶対値（垂直軸）を示すグラフである。上記の説明を参照して、入力信号ＳｉのデューティサイクルΔ（Ｓｉ）が５０％に等しい場合、第１の整合フィルタ６１の出力信号Ｓｏ１の絶対値｜Ｓｏ１｜は、最大値｜Ｓｏ１｜＝０．５*Ｔｃ*Ｈである。入力信号ＳｉのデューティサイクルΔ（Ｓｉ）が５０％より小さい場合、第１の整合フィルタ６１の出力信号Ｓｏ１の絶対値｜Ｓｏ１｜もより小さくなる。具体的には、入力信号ＳｉのデューティサイクルΔ（Ｓｉ）が０と５０％との間にある場合、第１の整合フィルタ６１の出力信号Ｓｏ１の絶対値｜Ｓｏ１｜は、｜Ｓｏ１｜＝Δ（Ｓｉ）*Ｔｃ*Ｈ（ライン部７１）にしたがって、デューティサイクルΔ（Ｓｉ）と比例する。同様に、入力信号ＳｉのデューティサイクルΔ（Ｓｉ）が５０％と１００％との間にある場合、｜Ｓｏ１｜＝（１−Δ（Ｓｉ））*Ｔｃ*Ｈ（ライン部７２）にしたがって、第１の整合フィルタ６１の出力信号Ｓｏ１の絶対値｜Ｓｏ１｜がデューティサイクルΔ（Ｓｉ）に反比例する。
【００５９】
第２の整合フィルタ６２に関して、５０％より小さなデューティサイクルΔ２を持って、同様の関係が存在することは容易に理解できる。入力信号ＳｉのデューティサイクルΔ（Ｓｉ）が０とΔ２との間にある場合、第２の整合フィルタ６２の出力信号Ｓｏ２の絶対値｜Ｓｏ２｜が、｜Ｓｏ２｜＝Δ（Ｓｉ）*Ｔｃ*Ｈ（ライン部７３）にしたがってデューティサイクルΔ（Ｓｉ）と比例するのに対し、入力信号ＳｉのデューティサイクルΔ（Ｓｉ）が１００％−Δ２と１００％との間にある場合、第２の整合フィルタ６２の出力信号Ｓｏ２の絶対値｜Ｓｏ２｜が、｜Ｓｏ２｜＝（１−Δ（Ｓｉ））*Ｔｃ*Ｈ（ライン部７４）にしたがってデューティサイクルΔ（Ｓｉ）に反比例する。時間Δ２*Ｔｃから時間（１００％−Δ２）*Ｔｃまでの入力信号Ｓｉは、出力信号Ｓｏ２に寄与しないので、入力信号ＳｉのデューティサイクルΔ（Ｓｉ）がΔ２と（１００％−Δ２）との間で変化する場合、第２の整合フィルタ６２の出力信号Ｓｏ２の絶対値｜Ｓｏ２｜は変化しない、すなわち、入力信号ＳｉのデューティサイクルΔ（Ｓｉ）がΔ２と（１００％−Δ２）（ライン部７５）との間にある場合、第２の整合フィルタ６２の出力信号Ｓｏ２の絶対値｜Ｓｏ２｜は一定である。
【００６０】
これによって、第１の整合フィルタ６１の出力信号Ｓｏ１を受信する第１の入力部６５と、第２の整合フィルタ６２の出力信号Ｓｏ２を受信する第２の入力部６６とを持つプロセッサ６４が、Ｒ＝｜Ｓｏ１｜／｜Ｓｏ２｜に従って、これらの２つの入力信号の比率Ｒを計算することにより入力信号ＳｉのデューティサイクルΔ（Ｓｉ）を示す信号を計算できる。入力信号ＳｉのデューティサイクルΔ（Ｓｉ）がΔ２と５０％との間である場合、前記比率ＲはΔ（Ｓｉ）／Δ２に等しく、よって、Δ（Ｓｉ）はΔ（Ｓｉ）＝Ｒ*Δ２に従って計算できる。入力信号ＳｉのデューティサイクルΔ（Ｓｉ）が５０％と（１００％−Δ２）との間にある場合、前記比率Ｒは、（１−Δ（Ｓｉ））／Δ２に等しく、よって、Δ（Ｓｉ）は、Δ（Ｓｉ）＝１−Ｒ*Δ２に従って計算できる。
【００６１】
デューティサイクルΔ（Ｓｉ）は、中央制御装置３０又は他の受信器に対してすでに重要なパラメータである。更に、受信信号の計算されたデューティサイクルΔ（Ｓｉ）に実質的に等しいように、受信信号の計算されたデューティサイクルΔ（Ｓｉ）が第２の整合フィルタ６２のデューティサイクルΔ２を適応させるために用いられ、入力信号Ｓｉに含まれるデータストリームを復号化するプロセスが最適化される。第２の整合フィルタ６２のこのチューニングは、図５Ａの点線６９により示される。プロセッサ６４（又は、異なるプロセッサ）は、ＨＬ及びＬＨセルにそれぞれエンコードされる「０」及び「１」ビットを検出するための入力として、調整された第２の整合フィルタ６２の出力信号Ｓｏ２を採用する。
【００６２】
受信器はデューティサイクルが５０％より下か上かを知る必要があり、この情報は信号の符号化データに含まれ得ることは、ここで留意されたい。
【００６３】
プロセッサ６４は、また、入力信号ＳｉのデューティサイクルΔ（Ｓｉ）がΔ２と（１００％―Δ２）との間にある場合、Ｓｍａｘ＝｜Ｓｏ２｜／Δ２に従って受信装置４０の位置に期待されるべき最大の可能性ある光出力レベルＳｍａｘを計算することを可能にするための充分な情報を持つことに更に留意されたい。
【００６４】
測定されるデューティサイクルに依存する代わりに、データ伝送がシステム情報を有する可能性があることに更に留意されたい。例えば、データは、各フレームが多くのデータフィールドを含む、当該フレームで伝送でき、これらのデータフィールドの１つはデューティサイクルを示す情報を含むことができる。このような場合、プロセッサ６４は、入力信号ＳｉのデータからデューティサイクルΔ（Ｓｉ）を得て、おそらくこの情報に基づいて第２のフィルタ６２を調整できる。
【００６５】
上記の方法は、２つの整合フィルタ６１及び６２の使用に依存する。代替の方法においては、１つの調整可能な整合フィルタ６２だけが必要である。特定のデューティサイクルΔ（Ｓｉ）を持つ入力信号Ｓｉが受信され、このデューティサイクルΔ（Ｓｉ）は５０％未満であるとする。図５Ｄは、調整可能な整合フィルタ６２（水平軸）のデューティサイクルΔ２の関数としての調整可能な整合フィルタ６２（垂直軸）の絶対値｜Ｓｏ２｜を例示するグラフである。調整可能な整合フィルタ６２のデューティサイクルΔ２が入力信号Ｓｉの特定のデューティサイクルΔ（Ｓｉ）より高い限りは、調整可能な整合フィルタ６２の出力信号Ｓｏ２の絶対値｜Ｓｏ２｜は一定である（ライン部７７）。調整可能な整合フィルタ６２のデューティサイクルΔ２が入力信号Ｓｉの特定のデューティサイクルΔ（Ｓｉ）より低い場合、調整可能な整合フィルタ６２の出力信号Ｓｏ２の絶対値｜Ｓｏ２｜は、｜Ｓｏ２｜＝Δ２*Ｔｃ*Ｈによって調整可能な整合フィルタ６２のデューティサイクルΔ２と比例している（ライン部７８）。
【００６６】
このように、本発明は、入力信号ＳｉのデューティサイクルΔ（Ｓｉ）を決定する方法を提案し、当該方法は、傾斜ライン部７８が水平ライン部７７と出会う特定の値Δｘを見つけるために調整可能な整合フィルタ６２のデューティサイクルΔ２を変化させるステップを有し、入力信号ＳｉのデューティサイクルΔ（Ｓｉ）はΔｘに等しくなる。特定の実施例において、当該方法は、ゼロで始まる調整可能な整合フィルタ６２のデューティサイクルΔ２を増大するか、又は５０％で始まる調整可能な整合フィルタ６２のデューティサイクルΔ２を減少させるステップを有する。
【００６７】
上記において、時間セルは、１ビットの情報だけを含む。本発明は、セル当たりのビットの数が１より大きく、信号のデューティサイクルがまだ変化できるような改良を提供することを更に意図する。
【００６８】
図６Ａは、本発明により提案される駆動信号ＳＤの図２Ｃと同等のグラフである。また、信号は、Ｃ（１）、Ｃ（２）等として示される時間セルに分割される。セルは、クロック信号（簡明のために示されない）により決定できる相互に等しい期間ＴＣを持つ。各時間セルＣ（ｉ）は、相互に等しい期間の複数Ｎ個の連続的なセルセグメントＣＳ１、ＣＳ２、ＣＳ３、．．．ＣＳ（Ｎ）に副分割される。このように、これは、Ｎ＝２のバイフェーズコード化信号の一般化として考慮できる。また、信号ＳＤは、２つの信号値Ｈ及びＬだけを持つ。より詳しくは、各セルセグメントにおいて、信号ＳＤはＨ又はＬの何れかであり、異なるセルセグメントＣＳの信号値は互いから独立して設定できる。
【００６９】
値Ｈを持つセルセグメントはＨセグメントとして示される一方、他のセグメントはＬセグメントとして示されるだろう。各セルＣ（ｉ）において、デューティサイクルΔ（ｉ）は、セル期間ＴＣに対するＨセグメントの結合期間の比率として規定される。よって、デューティサイクルΔ（ｉ）はＮ（Ｈ）／Ｎとして書くことができ、Ｎ（Ｈ）はＨセグメントの数を示す。よって、１／ＮのステップでセルのデューティサイクルΔ（ｉ）を０と１との間で変化させることが可能である。
【００７０】
通常、デューティサイクルは、セル期間より大きい時間にわたって実質的に一定であることに留意されたい。従って、以下の説明において、デューティサイクルは一定であるとみなされる。
【００７１】
図６Ａは、デューティサイクルΔ＝１／Ｎを持つ信号の例を示す。この例では、セルＣ（１）の第１のセルセグメントＣＳ１はＨである一方、他のセルセグメントはＬである。セルＣ（２）において、第４のセルセグメントＣＳ４がＨである一方、他のセルセグメントがＬである。
【００７２】
デューティサイクルに関する限り、どのセルセグメントがＨであるかは重要でないことは明らかである。他方で、どのセルがＨであるという選択により、Ｎ個の可能な情報を含み、セルは１からＮまでの「値」を持つことができる。簡潔のために、Ｎ＝２ｎとする。その場合、セルは、ｎビットに対してコード化できる。これは、図６Ａに図示され、ｎが４に等しく選択されるのでＮ＝１６である。セルセグメントにおいて、値０〜１５のためのバイナリコードが書かれている（すなわち００００から１１１１まで）。第１のセルセグメントＣＳ１がＨである場合、これはコード語００００に等しいと解釈される。第４のセルセグメントＣＳ４がＨである場合、これはコード語００１１に等しいと解釈される、などである（Ｈセグメントの番号とコード語との間の異なる翻訳が可能であることに留意されたい）。よって、デューティサイクルを一定に保ちながら、時間セル当たりに運ばれるビットの数は、時間セルが１ビットの情報だけを伝達する従来技術と比較して、因子４だけ増大した。
【００７３】
上記説明は、セル当たり２ｎ個のセルセグメントだけに当てはまらない。さらに一般的にいえば、セルがＮ個のセルセグメントを含む場合、一つのＨセグメントに対してＮ個の可能な位置があり、これはセル当たりｌｏｇ２（Ｎ）ビットをエンコードできる。
【００７４】
上記説明は、デューティサイクルΔ＝１／Ｎに当てはまる。図６Ｂは、デューティサイクルΔ＝２／Ｎを持つ信号の例を示す。この例では、第３及び第６のセグメントＣＳ３及びＣＳ６がＨである一方、他のセルセグメントがＬである。Ｎ＝１６の場合、セルの２つのＨセグメントの位置に対して可能な１２０個の異なる組合せがあることは当業者に明確であり、これはセル当たりｌｏｇ２（１２０）＝６．９ビットをコード化できる。さらに一般的にいえば、セルがＮ個のセルセグメントを含む場合、２つのＨセグメントに対する
0005441900.tif 000002
個の可能な組合せがあり、これはセル当たりｌｏｇ２
0005441900.tif 000003
ビットをコード化できる。さらにまた一般的に言えば、デューティサイクルΔ＝ｍ／Ｎ、ここでｍは１とＮ−１との間の整数である場合、ｍ個のＨセグメントに対する可能な
0005441900.tif 000004
個の組合せがあり、これはセル当たりｌｏｇ２
0005441900.tif 000005
ビットをエンコードできる。
【００７５】
上記の説明から、信号がデューティサイクル情報だけでなくデータを含むことは明確である。
【００７６】
上記の説明から、デューティサイクルにより決定される所与のデータレートに対して、データ内容がデューティサイクルを妨げずに自由に選択できることは、更に明確である。更に、デューティサイクルが（１／Ｎのステップで）変化でき、デューティサイクルの各値に対して、セル当たりの情報のビット数が従来のバイフェーズ・コーディングに対して増大することが明確であり、増加の程度はデューティサイクルに依存する。
【００７７】
通常は、デューティサイクルが一定に保たれて、セル当たりのビット数は、セル当たりのセルセグメントの数で増大する。しかしながら、セル長さが一定に保たれて、セルセグメントの期間に関して下限がある。セル当たりのセルセグメントの数を更に増大することが望ましい場合、セル長が増大されなければならない。しかしながら、それは無限にセル当たりのセルセグメントの数を増大する必要はなく、なぜならば、斯様な増加の効果は減少するからである。
【００７８】
図７は、デューティサイクルΔ＝ｍ／Ｎ（水平軸）の関数として、セルセグメント当たりのビット数として表される、データレート（垂直軸）を示すグラフである。第１の曲線８１は、１６個のセルセグメントを持つセルの上記例に関し、デューティサイクルΔ＝ｍ／１６の関数としてｌｏｇ２
0005441900.tif 000006
／１６を示す。水平ライン８２は、比較として、従来技術のデータレートを示す、１６個のセグメントを持つセルに対するセル当たり１ビットに対応する１／１６の量を示す。デューティサイクルが０．５のオーダーである場合、従来技術と比較したデータレートの改善が因子１０倍を含むことが分かる。第３の曲線８３は、達成できる最大データレート、すなわちＮが無限に接近する限界に対するｌｏｇ２
0005441900.tif 000007
／Ｎを示す。ここで、シャノンの「エントロピー関数」が参照される。セルセグメントの数Ｎを１６に設定することにより、最大限に可能なデータレートの８５％が達成されることが分かる。セルセグメントの数Ｎが１００まで増大される場合、データレートは最大限に可能性があるデータレートの９６％まで上昇するだけだろう。よって、データレートが懸念の唯一の論点である場合、Ｎ＝１６は適当且つ適切であって好適な選択である。しかしながら、上述のように、デューティサイクルが１／Ｎのステップでだけ変化できるので、例えば１０２４と同等又はそれ以上の非常に高いＮを有することが好ましいだろう。
【００７９】
図７は、デューティサイクルが約５０％である場合、最大データレートが得られることを示す。しかしながら、デューティサイクルは特定の照明効果（ＬＥＤの調光）を得る目的で決定されるので、デューティサイクルは、通常、最適データレートの目的で自由に選択できず、ＬＥＤのデータレート能力を決定するとき、所与の制約とみなされる。例えば、ＬＥＤが１２．５％のデューティサイクルで動作される場合、データレート能力が最大限に可能性があるデータレートのわずか４３％であることが図７においてわかり、これは５０％のデューティサイクルを持つ状況と比較して半分の能力である。
【００８０】
しかしながら、システムが複数のＬＥＤを有する場合、データレートを増大することは可能である。例えば、光源が増大された光出力のため４つのＬＥＤを有する実施例を考える。ＬＥＤが１２．５％のデューティサイクルで並列に動作される場合、データレート能力は、上述のようにわずか４３％である。しかしながら、他のＬＥＤをオフに保つ一方、５０％のデューティサイクルで１つのＬＥＤだけを使用することも可能であり、この場合、システムの光出力はまだ全体として最大の１２．５％に対応する一方で、データレート能力は１００％まで増大した。
【００８１】
同様に、光源が８７．５％の光出力で動作されるべき場合、１つのＬＥＤが５０％のデューティサイクルで切替えられる一方で他のＬＥＤを連続的にオンに保つ場合、データレート能力は増大される。
【００８２】
よって、通常は、Ｘ個のＬＥＤを有する光源がＹ％の光出力で動作される場合、本発明は、他のＬＥＤをオン又はオフに保ち続ける一方（５０％より高いか又は低いＹに依存して）、これらのＬＥＤの一部だけを動作させることを提案する。動作されるＬＥＤの数は、デューティサイクルができるだけ５０％に近くなるように選択される。
【００８３】
他のＬＥＤが全てオン又はオフであることが必要ではなく、他のＬＥＤの幾つかが連続的にオンである一方、残りの他のＬＥＤが連続的にオフであることも可能であることに留意されたい。例えば、１つのＬＥＤが５０％のデューティサイクルで切替えられ、１つのＬＥＤが連続的にオンであり、残りの２つのＬＥＤが連続的にオフである場合、平均光出力は、３７．５％に等しい。
【００８４】
可視フリッカが生じない限り、動作されるＬＥＤの数が１つの時間セルからと次の時間セルとで異なる場合、より多くの柔軟性が達成できることに留意されたい。例えば、１つの時間セルにおいて１つのＬＥＤだけが５０％のデューティサイクルで動作し、他の３つのＬＥＤがオフである場合、これら４つのＬＥＤにわたって考慮される全体の光出力平均は、最大光出力（４つ全てのＬＥＤが連続的にオンである場合に達成される）の１２．５％に等しい。次の時間セルにおいて２つのＬＥＤが５０％のデューティサイクルで動作し、他の３つのＬＥＤがオフである場合、これらの４つのＬＥＤにわたって考慮される全体の光出力平均は、２５％に等しい。これらの２つの時間セルにわたって考慮すると、全体の光出力平均は、１８．７５％に等しい。この第２のＬＥＤが各３つの時間セルに１回だけ用いられる場合、これら３つの時間セルにわたって考慮され、これらの４つのＬＥＤにわたって考慮される全体の光出力平均は、１６．６％に等しい。よって、最大データレートを達成するために５０％のデューティサイクルを５０％と異なる平均の全体光出力と組み合わせることは可能である。意図された光出力レベルにより近く接近できるために、能動的なＬＥＤのデューティサイクルが５０に等しくはないが５０に近くなるように設定されることは更に可能である。しかしながら、特に、この手法は、低周波内容を導き、よって、可視フリッカの機会を増大させる。
【００８５】
ＬＥＤが並列に動作される必要がない場合、データレートの更なる増大は可能であり、図７から容易に理解できるように、各々１２．５％のデューティサイクルで各々から独立して動作される４つのＬＥＤの結合されたデータレートは、５０％のデューティサイクルで動作する１つのＬＥＤのデータレートより大きい。
【００８６】
図８は、４つのＬＥＤ１１Ａ、１１Ｂ、１１Ｃ、１１Ｄを有する光源を駆動するため、動作の上述の方法を可能にする、本発明によるソースドライバ９０を例示するブロック図である。ドライバ９０は、調光レベル命令信号Ｓｃ（ＤＬ）を受信するための第１の入力部９１及びデータ入力信号Ｓｉ（Ｄ）を受信するための第２の入力部９２を持つ。これらの２つの入力部は、物理的に区別されてもよいが、これらは１つの結合入力として実行されてもよい。１つの動作モードにおいて、ドライバ９０は、ｍ＝ＤＬ*Ｎに従って（ここで、ＤＬは調光レベルを示す）、調光レベル命令信号Ｓｃ（ＤＬ）を基にして、能動的なセルセグメントの数ｍを決定する。必要ならば、ｍは丸められる。この数ｍ個の能動的なセグメント、すなわち値Ｈを持つｍ個のセグメントで、ドライバ９０は、Ｎ個のうちからｍ個のエンコードを実行しながら、並列にすべてのＬＥＤを駆動してもよく、これは、１つの出力だけを必要とする。
【００８７】
より効果的なデータレートのために、前記ドライバは、各々がＬＥＤ１１Ａ、１１Ｂ、１１Ｃ、１１Ｄに関連した４つの制御可能な３方向スイッチ９６Ａ、９６Ｂ、９６Ｃ、９６Ｄを有する。明快さのために、第１のＬＥＤ１１Ａに関連する１つのスイッチ９６Ａだけが示される。ドライバ９０は、１つのデータ出力９３と、各々が対応するスイッチ９６Ａ、９６Ｂ、９６Ｃ、９６Ｄの制御端子に結合される４つのスイッチ制御出力部９４Ａ、９４Ｂ、９４Ｃ、９４Ｄとを持つ。各スイッチは、定電圧源Ｖｃｌに結合される第１の入力部とゼロ電圧に結合される第２の入力部とデータ出力部９３に結合される第３の入力部とを持つ。更に、各スイッチは、対応するＬＥＤ１１Ａ、１１Ｂ、１１Ｃ、１１Ｄに結合される出力を持つ。それぞれのスイッチ制御出力９４Ａ、９４Ｂ、９４Ｃ、９４Ｄからのスイッチ制御信号により制御されて、３方向スイッチ９６Ａ、９６Ｂ、９６Ｃ、９６Ｄは、対応するＬＥＤ１１Ａ、１１Ｂ、１１Ｃ、１１Ｄが連続的にオンであるように、その出力がその第１の入力部に連続的に結合される第１の動作条件、対応するＬＥＤ１１Ａ、１１Ｂ、１１Ｃ、１１Ｄが連続的にオフであるように、その出力部がその第２の入力部に連続的に結合される第２の動作条件、又は、対応するＬＥＤ１１Ａ、１１Ｂ、１１Ｃ、１１Ｄがデューティサイクルを切替えるモードで動作されるように、その出力部がその第３の入力部に連続的に結合される第３の動作条件の何れかである。調光レベル命令信号に基づいて、前記ドライバは、ｍの適切な値、連続的にオンであるＬＥＤの数ｍ１と、連続的にオフであるＬＥＤの数ｍ２とを計算する。前記ドライバは、スイッチ９６Ａ、９６Ｂ、９６Ｃ、９６Ｄのためのスイッチ制御信号を生成し、ｍ３個のスイッチがこれらの第３の動作条件にあり、ｍ１個のスイッチがこれらの第１の動作条件にあり、ｍ２個のスイッチがこれらの第２の動作条件にあり、ここで、ｍ３＝ＮＬＳ−ｍ１−ｍ２であって、ＮＬＳは光源の総数を示す。
【００８８】
スイッチ９６Ａ、９６Ｂ、９６Ｃ、９６Ｄが、ドライバ９０の内部又は外部にあってもよいことに留意されたい。
【００８９】
上記の説明は、オン、オフ又はスイッチされるＬＥＤの数に関するのであって、ＬＥＤの識別に必ずしも関する必要がないことに更に留意されたい。例えば、特定のＬＥＤが最初の時間セルの間連続的にオンであり第２の時間セルの間連続的にオフである一方、第２の特定のＬＥＤが最初のセルの間連続的にオフであり第２の時間セルの間連続的にオンであることが可能であり、これはオンのＬＥＤ及びオフのＬＥＤの識別を変えるにもかかわらず、オンのＬＥＤの数又はオフのＬＥＤの数を変えない。
【００９０】
上記の説明は、Ｎ個のセグメントからｍ個のセグメントをＨに等しく設定し他をＬに設定することによりデューティサイクルを制御する、時間セルのＮ個のセグメントの使用に関し、これは、Ｎのうちからｍの動作として示される。他の改良において、本発明は、Ｎのうちからｍの動作をバイフェーズ概念と組み合わせることを提案する。また、時間セルはＮ個のセルセグメントに副分割され、ここでＮは偶数である。各セグメントは他のセグメントと対にされ、よってＮ／２個の対があり、ここで、フレーズ「対」が、互いに関連する２つのセグメントを意味するように用いられる。各セグメントは、Ｈ又はＬである。上記のようなオリジナルのバイフェーズ概念においては、Ｎ＝２であり、対のセグメントは常に逆の値を持つので、対はＨＬ又はＬＨだけでありえる。この特性は、デューティサイクルが５０％であるように固定される実施態様で使われる。デューティサイクルが変化できるために、本発明は、対の各セゲメントが、他のセグメントの値から独立してＨ又はＬに個々に設定でき、各対がＬＬ、ＬＨ、ＨＬ又はＨＨであることを更に提案する。前記対の値は、対の第１のセグメントに対して＋１、第２のセグメントに対して−１であり、他の全てのセグメントに対して０である整合フィルタを使用して測定できる。例えば、図９は、１６個のセグメントに分かれた時間セルにおいて、第１のセグメントの間＋１、最後のセグメントの間−１であり、セグメント２―１５の間０である整合フィルタのためのフィルタ形状を例示し、この整合フィルタは、当業者に明らかであるように、セグメント１及び１６の対を復号化することに適している。
【００９１】
斯様な対のセグメントの符号化は、以下の通りであり、ＬＬ及びＨＨは「０」を符号化し（フィルタ出力は、０である）、ＬＨ及びＨＬは「１」を符号化する（フィルタ出力の絶対値は閾値を越えるだろう）。
【００９２】
例えば、Ｎは１６に等しいとされ、対の数は８に等しい。デューティサイクルが１／Ｎ（この場合１／１６）に等しいと仮定する。これは、対の１つだけが「１」を符号化する一方、他の全ての対が「０」のためのＬＬ符号化でなければならず、正確に１つのセグメントがＨであることを意味する。そのようにする８つの可能性があり（すなわち、選択される８つの対がある）、これは３ビットの情報のコード語により表される。ＬＨ又はＨＬである対の選択は、第４のビットの情報を提供する。
【００９３】
デューティサイクルが２／Ｎ（この場合２／１６）に等しい場合、これを達成する２つの態様があり、１つの態様は、「１」に対する符号化の２つの対を持つ一方、他の全ての対が「０」に対するＬＬ符号化であり、他の態様は、「１」に対するＨＨ符号化の１つの対を持つ一方、他の全ての対が「０」に対するＬＬ符号化であることである。「１」に対する２つの対の符号化は、
0005441900.tif 000008
＝２８の可能な態様で選択でき、各対はＬＨ又はＨＬであり、よって、前記可能な態様の数を４倍する。ＨＨである１つの一対は、８つの可能な態様で選択できる。したがって、可能な態様の全体の数は４＊２８＋８＝１２０に等しく、これは６．９ビットの情報のコード語により表すことができる。
【００９４】
さらに一般的にいえば、デューティサイクルがｍ／Ｎ（この場合ｍ／１６）に等しい場合、Ｎ／２のうちからｍ個の対は、「１」を符号化すべきであり、そうする
0005441900.tif 000009
個の可能な態様があり、プラス対自身の情報のｍビットがある。
【００９５】
同様の計算は、ｍの他の値に対しても実行できる。ｍに対する計算がＮ−ｍに対する計算に等しいことは、明確である。
【００９６】
セルセグメント当たり伝達できる情報のビットの数としてデータレート能力を表すと、従来のバイフェーズ方法は、1セグメントにつき０．５ビット（ｂｐｓ）を得る。ｍ＝１又はｍ＝１５に対する本発明により提案された当該方法は、４／１６＝０．２５ｂｐｓを得て、ｍ＝２又はｍ＝１４に対しては、６．９／１６＝０．４３ｂｐｓを得る。３から１３までのｍのすべての値に対しては、データレート能力は、０．５ｂｐｓより大きいか等しいことを示すことができる。
【００９７】
セルセグメントを対にする可能ないくつかの方法があることに留意されたい。図１０Ａは、１６個のセルセグメントを持つ時間セルを例示し、ここで、８つのＵ字形の矢印はセグメント対を示す。図１０Ａの例において、セルセグメントは、「隣接する対」と称される構成で、その隣と常に対にされる。図１０Ａはまた、第１のセグメント対を分析するために適している整合フィルタのフィルタ形状を示し、このフィルタ形状は、第１のセルセグメントの間＋１であり、第２のセグメントの間―１であり、他の全てのセグメントに対しては０である。
【００９８】
図１０Ｂは、対の異なる態様を例示し、ここで、セルセグメントｉは、「インターリーブ対」と称される構成で、ｉ＝１から８において、セルセグメントｉ＋８と常に対にされる。図１０Ｂはまた、第１のセグメント対を分析するために適している整合フィルタのフィルタ形状を示し、このフィルタ形状は、第１のセルセグメントの間＋１であり、第９のセグメントの間−１であり、他の全てのセグメントに対しては０である。
【００９９】
図１０Ｃは、更に対の異なる態様を例示し、ここで、セルセグメントｉは、「入れ子対」と称される構成で、ｉ＝１から８において、セルセグメント１７−ｉと常に対にされる。図１０Ｃはまた、第１のセグメント対を分析するために適している整合フィルタのフィルタ形状を示し、このフィルタ形状は、第１のセルセグメントの間＋１であり、第１６のセグメントの間−１であり、他の全てのセグメントに対しては０である。
【０１００】
符号化及びデューティサイクルに関する限り、受信器／デコーダの整合フィルタが送信機により用いられるエンコード方法に対応する限り、対のどの方法が実行されるかは重要でないことに留意されたい。しかしながら、図１０Ｂの「インターリーブ対」方法又は図１０Ｃの「入れ子対」方法は、受信器が、初期の技術（旧版互換性を持つ）に従う５０％のデューティサイクルを持つバイフェーズ符号化である信号を受信し処理するためにも適しているという利点を提供する。図１０Ａの「隣接する対」方法は、図１０Ｂの「インターリーブ対」方法及び図１０Ｃの「入れ子対」方法と比較して、低周波成分がより低い。図１０Ｂの「インターリーブ対」方法は、実行がより容易である。
【０１０１】
図１１Ａは、本発明の上述された方法に従ったＬＥＤにより放射される光を受信し復号化するためのデバイス１１００の可能な実施例を概略的に例示するブロック図である。信号入力部１１０１で、分析されるべき信号Ｓｉ、すなわち光センサからの出力信号が受信される。デバイス１１００は、信号入力部１１０１に結合されるそれぞれの入力端子を持つ８つの整合フィルタ１１１１―１１１８の第１のシリーズを有する。第１のシリーズの各整合フィルタは、整合されたセグメントの対応する対がＨＬ又はＬＨであるかどうかを決定するため、整合されたセグメントのこの対応する対に適するフィルタ形状を持つ。図１０Ｃは、入れ子対の場合に対するフィルタ形状の例を例示し、第１のセルセグメントに対するフィルタ値は＋１に等しく、Ｎ番目のセルセグメントに対するフィルタ値は−１に等しく、他の全てのセルセグメントに対するフィルタ値は０である。
【０１０２】
デバイス１１００は、信号入力部１１０１に結合されるそれぞれの入力端子を持つ８つの整合フィルタ１１２１―１１２８の第２のシリーズを更に有する。第２のシリーズの各整合フィルタは、整合されたセグメントの対応する対がＬＬ又はＨＨであるかどうかを決定するため、整合されたセグメントのこの対応する対に適するフィルタ形状を持つ。図１１Ｂは、入れ子対の場合に対するフィルタ形状の例を例示し、第１のセルセグメントに対するフィルタ値は＋１に等しく、Ｎ番目のセルセグメントに対するフィルタ値は＋１に等しく、他の全てのセルセグメントに対するフィルタ値は０である。
【０１０３】
デバイス１１００は、フィルタ１１１１―１１１８及び１１２１―１１２８のそれぞれの出力部に結合される入力部を持つプロセッサ１１３０を更に有する。プロセッサ１１３０は、個々の時間セグメントからの複合情報を基にして、計算により、又はルックアップテーブルを考慮することにより、時間セルのデータ内容を決定できる。復号データ内容は、他の処理のために出力部１１３２に供給できる。
【０１０４】
必要であれば、プロセッサ１１３０は、受信した入力信号Ｓｉのデューティサイクルを計算できることに留意されたい。
【０１０５】
上記実施例において、各セルセグメントは、データ・コードに寄与するだけでなく、デューティサイクルに寄与する。以下に、データ情報及びデューティサイクル情報がセルの中で分離されている（多重化されている）、本発明の実施例が説明されている。これは、低い周波数のスペクトル内容が低減される効果を持つ。
【０１０６】
図１２Ａは、時間の関数として、ランプ信号（すなわち、駆動信号ＳＤ、光強度又は光センサ出力信号）を示す時間線図である。当該信号は、期間ＴＣを持つ時間セルに分割される。各時間セルは、２つのセル部Ｐ１及びＰ２に副分割され、それぞれデータ部及びデューティサイクル部として示される。前記データ部は、期間ＴＳを持つ所定の数のセルセグメントＣＳに副分割される。図１２Ａにおいて、この所定の数は２に等しく、セルセグメントがＣＳ１、ＣＳ２として示される。デューティサイクル部Ｐ２は、またセルセグメントに副分割され、この場合、デューティサイクル部のセルセグメントの期間がデータ部Ｐ１のセルセグメントの期間と好ましくは等しい。
【０１０７】
データ部Ｐ１の２つのセルセグメントＣＳ１、ＣＳ２はＬ又はＨの何れかであり、２つのセルセグメントＣＳ１、ＣＳ２は常に互いに反対の値を持つので、データ部Ｐ１はＬＨ又はＨＬの何れかとして表わすことができる。よって、データ部Ｐ１は、値「１」（ＬＨ）又は「０」（ＨＬ）の何れかであるバイフェーズ符号化ビットとして考えられる。
【０１０８】
デューティサイクル部Ｐ２は、関係するＬＥＤの照明レベルの平均強度を制御するために用いられる。この目的のために、デューティサイクル部Ｐ２は２つの部分ＰＰ１及びＰＰ２に副分割され、第１の部分ＰＰ１は連続的にＨであり、第２の部分ＰＰ２は連続的にＬである。第１及び第２の部分ＰＰ１及びＰＰ２の長さは、連続的に又は離散的の何れかで変化できる。デューティサイクル部Ｐ２がまたセルセグメントに副分割される場合、すべてのセグメントは同じ期間を持ち、以下の関係が当てはまる。Ｎ＝ＴＣ／ＴＳ、ここで、Ｎはセルのセグメントの数であり、ＮＰＰ２＝Ｎ−２−ＮＰＰ１、ここで、ＮＰＰ１及びＮＰＰ２はそれぞれデューティサイクル部Ｐ２内のＨ及びＬセグメントの数であり、Δ＝（ＮＰＰ１＋１）／Ｎ、ここでΔはデューティサイクルである。上記の説明から、信号がデューティサイクル情報だけでなくデータを含むことは明確である。好ましくは、Ｎは、２の大きいべき乗、たとえば１０２４に等しく、平均光レベルの１０ビット分解能を許容する。
【０１０９】
上記の説明から、データ内容がデューティサイクルを妨げずに自由に選択できることは更に明確であり、Ｈセグメントの数は、データ部Ｐ１の１に常に等しい。更に、デューティサイクルが、データを妨げずに、最小１／Ｎから最大（Ｎ―１）／Ｎまで変化できる（１／Ｎのステップで）ことは明確である。
【０１１０】
図１２Ｂは、信号のデータ内容を検出することに適している整合フィルタのフィルタ形状を例示する図である。このフィルタ形状は、データ部Ｐ１の第１のセグメントＣＳ１の間値＋１を持ち、データ部Ｐ１の第２のセグメントＣＳ２の間値―１を持ち、デューティサイクル部Ｐ２の間値０を持つ。このフィルタの出力値≧０は、「０」の復号化を表し、このフィルタの出力値＜０は「１」の復号化を表す。
【０１１１】
図１２Ａの符号化スキームで、データ部Ｐ１のバイフェーズ符号化ビットの２つのセルセグメントＣＳ１、ＣＳ２は、互いに直接、同じ時間セルの第１の部分ＰＰ１及び前のセルの第２の部分ＰＰ２と隣接する。符号間干渉、すなわち隣接する時間セルの間の干渉が発生する可能性が存在する。この効果を緩和するために、本発明は、図１２Ａと同等の時間線図である図１３Ａに図示される更なる改善を提案する。この場合、データ部のセルセグメントＣＳの所定の数は、５に等しい。第１、第３及び第５のセルセグメントＣＳ１、ＣＳ３、ＣＳ５は常にＬである。第２及び第４のセルセグメントＣＳ２、ＣＳ４はＬ又はＨの何れかであり、２つのセルセグメントＣＳ２、ＣＳ４は常に互いに反対の値を持つので、データ部Ｐ１はＬＨ又はＨＬの何れかとして表わせる。よって、データ部Ｐ１は、値「１」（ＬＨ）又は「０」（ＨＬ）の何れかであるバイフェーズ符号化ビットとして、再び考慮できる。よって、データ部Ｐ１のＨビットの数は常に１に等しく、データのビットはデューティサイクル設定と干渉することなく何れかの値（０、１）を持つことができる。
【０１１２】
図１３Ｂは、信号のデータ内容を検出するために適している整合フィルタのフィルタ形状を例示する、図１２Ｂと同等である線図である。このフィルタ形状は、データ部Ｐ１の第２のセグメントＣＳ２の間値＋１を持ち、データ部Ｐ１の第４のセグメントＣＳ４の間値−１を持ち、データ部Ｐ１の第１、第３及び第５のセグメントと、デューティサイクル部Ｐ２との間値０を持つ。このフィルタの出力値≧０は、「０」の復号化を表し、このフィルタの出力値＜０が「１」の復号化を表す。
【０１１３】
図１４Ａ−Ｃは、図３Ａ、３Ｂによる符号化スキーム（図１４Ａ）、図１２Ａによる符号化スキーム（図１４Ｂ）及び図１３Ａによる符号化スキーム（図１４Ｃ）に対する信号ＳＤのスペクトル内容を例示するグラフである。図１２Ａ及び図１３Ａによる符号化スキームの場合、スペクトル内容が、図３Ａ、３Ｂによる符号化スキームの場合と比較して、特に低い周波数で、より低いことが明確に理解できる。
【０１１４】
図１５Ａは、減少した数のビット当たりの遷移及び増大されたデータレートを供給する更なる改善を例示する、図１２Ａと同等の時間線図である。この場合、データ部のセルセグメントＣＳの所定の数は、４に等しい。第１及び第３のセルセグメントＣＳ１、ＣＳ３は、値「１」（ＬＨ）又は「０」（ＨＬ）の何れかを持つバイフェーズ符号化ビットを定めるように対にされる。同様に、第２及び第４のセルセグメントＣＳ２、ＣＳ４は、値「１」（ＬＨ）又は「０」（ＨＬ）の何れかを持つバイフェーズ符号化ビットを定めるように対にされる。よって、データ部Ｐ１のＨビットの数は常に２に等しく、データの２つのビットはデューティサイクル設定と干渉することなく何れかの値（００、０１、１０、１１）を持つことができる。図１５Ａは、値「１０」を例示する。
【０１１５】
上述のような４つのセルセグメントの組立ては、４象限フェーズ符号化ダイビット（すなわち２ビット）として示されるだろう。
【０１１６】
図１５Ｂ、１５Ｃは、信号のデータ内容のビットの一つを個々に検出するのに適している２つの整合フィルタのフィルタ形状を例示する、図１２Ｂと同等である線図である。図１５Ｂにおいて、このフィルタ形状は、データ部Ｐ１の第１のセグメントＣＳ１の間値＋１を持ち、データ部Ｐ１の第３のセグメントＣＳ３の間値−１を持ち、データ部Ｐ１の第２及び第４のセグメントと、デューティサイクル部Ｐ２との間値０を持つ。第１のデータビットに関して両方とも、このフィルタの出力値≧０は、「０」の復号化を表し、このフィルタの出力値＜０は「１」の復号化を表す。同様に、図１５Ｃにおいて、このフィルタ形状は、データ部Ｐ１の第２のセグメントＣＳ２の間値＋１を持ち、データ部Ｐ１の第４のセグメントＣＳ４の間値−１を持ち、データ部Ｐ１の第１及び第３のセグメントと、デューティサイクル部Ｐ２との間値０を持つ。
【０１１７】
図１３Ａの実施例と比較すると、図１５Ａの実施例は、データ部Ｐ１の４つのセグメントだけを必要とするので、デューティサイクル部Ｐ２は１つ多くのセルセグメントを持つことができる一方、１つのデータ対の２つのセルセグメントの間に常に１つのセルセグメントインターバルが依然ありながら、更に、時間セル当たりのビットの数は２倍になっている。
【０１１８】
デューティサイクル部Ｐ２のすべてのセグメントがＬであるとき、最も低い照明レベルが達成される。図１５Ａに従う信号の場合、この最も低い照明レベルは、レベル２／Ｎに対応する、すなわち常に２つのデータセグメントはＨである。対のセグメントの１つのスイッチを切ることにより最も低い照明レベルを更に５０％まで低下させることは可能であり、これは図１５Ｄに例示されている。この例では、第１及び第３のセルセグメントＣＳ１、ＣＳ３がバイフェーズ符号化ビットを定めるために依然動作可能である一方、第２及び第４のセルセグメントＣＳ２、ＣＳ４は常にＬである。ここで、データ部Ｐ１のＨビットの数は常に１に等しい。
【０１１９】
セルセグメントのこの１つの対、すなわち第１及び第３のセルセグメントＣＳ１、ＣＳ３で、データの１ビットだけがバイフェーズ符号化できる。同様に、セルセグメントの他方の対、すなわち第２及び第４のセルセグメントＣＳ２、ＣＳ４でデータの１ビットだけを符号化することも可能である。しかしながら、どの対が能動的でどの対が低いのかの選択により第２ビットを符号化することが可能である。
【０１２０】
上記例において、デューティサイクル部Ｐ２は、多くのＨ及びＬセグメントを含み、それぞれの数は要求される平均照明レベルに依存し、当該要求される平均照明レベルが増大する場合、Ｈセグメントの数は増大し、Ｌセグメントの数は減少するし、またこの逆も成立する。本発明の更なる改善によると、データ部Ｐ１のサイズを増大し、デューティサイクル部Ｐ２のサイズを減少させることによりデータレート能力を増大させることが可能である。前記要求される平均照明レベルがデューティサイクルｑ／Ｎに対応するとし、ここで、ｑが２の倍数であり、ｑ≦Ｎ／２である。これは、ｑ個のセグメントがＨであり、Ｎ−ｑ個のセグメントがＬであるべきことを意味する。これは、４つの連続的なセルセグメントのｑ／２個のグループを定めることにより遂行でき、斯様な各グループは、図１５Ａを参照して説明されたように４象限符号化ダイビットであり、すなわち、２つのＨセグメント及び２つのＬセグメントを常に含み、各々情報の２ビットを含み得る。このような場合、データ部Ｐ１は２ｑ個のセルセグメントを含み、デューティサイクル部Ｐ２はＮ―２ｑ個のセルセグメントを含み、全てがＬである。前記要求される平均照明レベルが１／Ｎだけデューティサイクル増大に対応するように増大する場合、デューティサイクル部Ｐ２の１つのセルセグメントがＨであろう。
【０１２１】
ｑ＞Ｎ／２の場合、ｑ´個のダイビットを持つことは可能であり、ここで、ｑ´＝Ｎ／２−ｑである。このような場合、データ部Ｐ１は２ｑ´個のセルセグメントを含み、デューティサイクル部Ｐ２はＮ―２ｑ´個のセルセグメントを含み、すべてがＨである。
【０１２２】
斯様な全ての場合に、デューティサイクルと干渉することなくデータを符号化できることは明確である。逆にいえば、デューティサイクルが変化する場合、ダイビットの数だけが、よって、データレートが変化するだろう。受信器がデータを正しく復号化できるために実際のデューティサイクルを知る必要があると思われたろうが、しかし、これは必要ではない。
【０１２３】
図１５Ａの場合、受信器が最初の４つのセルセグメントの１つのダイビットだけを期待するようにデザインされ、対応のデコーダが図１５Ｂ及び１５Ｃそれぞれのフィルタ形状を持つ２つの整合フィルタを持つだけであろうことに留意されたい。これに対して、本改善において、受信器が最大Ｎ／４個のダイビットを期待するようにデザインされ、ここで、Ｎは４の倍数であるとし、対応のデコーダがここでは隣接するダイビットに対してではあるが、図１５Ｂ及び１５Ｃのフィルタ形状と同等のフィルタ形状を持つ２つの整合フィルタのＮ／４個のセットを持つであろう。例えば、図１６Ａは、第４のダイビット、すなわちセルセグメント１３―１６で使用のための２つの整合フィルタのフィルタ形状を示す。
【０１２４】
図１６Ｂは、４つの連続的なセルセグメントのグループが有効なデータのダイビットとして使われるかどうかを決定する回路１６００の概略的なブロック図である。明確なように、デコーダはＮ／４個の斯様な回路を持ち、各々は４つの連続的なセルセグメントの対応するグループに関連する。決定回路１６００は、４つの連続的なセルセグメントのこの対応するグループと関連する第１の整合フィルタの出力信号Ｓｏ１を受信するための第１入力部１６０１と（例えば当該フィルタは図１６Ａの上のグラフのフィルタ形状を持つ）、４つの連続的なセルセグメントのこの対応するグループと関連する第２の整合フィルタの出力信号Ｓｏ２を受信するための第２入力部１６０２と（例えば前記フィルタは図１６Ａの下のグラフのフィルタ形状を持つ）を持つ。第１の回路入力部１６０１は第１の絶対値計算機１６０３に結合され、第２の回路入力部１６０２は第２の絶対値計算機１６０４に結合される。ＡＮＤゲート１６０５は２つの絶対値計算機１６０３、１６０４の出力部に結合される入力部を持ち、その出力部は回路出力部１６０６に結合される。
【０１２５】
４つの連続的なセルセグメントのグループがデータ部Ｐ１（すなわち、ダイビットとして使われる）の一部である場合、各フィルタ出力信号はビット値「０」又は「１」に対応する＋１又は―１であるので、各絶対値計算機の出力は「１」であり、その場合、回路出力部１６０６の信号は「１」であろう。４つの連続的なセルセグメントのグループがデューティサイクル部の一部である場合、少なくとも一つのフィルタ出力信号は０であるので、対応する絶対値計算機の出力は０であり、回路出力部１６０６の信号は「０」であろう。斯様な場合、デコーダは、すべての引き続くセルセグメントだけでなく４つの連続的なセルセグメントのこのグループもデューティサイクル部の一部であり、データを含まないと決定する。
【０１２６】
大きなｑに対して、ビット当たりのＨＬ遷移の数がユニティーに近づくことを示すことができる。
【０１２７】
上記において、本発明の態様は、個々のＬＥＤ又は並列に駆動されるＬＥＤのグループに関して説明された。特に、データがどのように伝送され、デューティサイクルが同じデジタル信号においてどのように変化できるかが示された。更に、データレートがどのように増大できるかが示された。ここで、本発明の他の態様は、システムが、異なる信号で駆動される複数のＬＥＤを有するという事実に関係する。
【０１２８】
例えば、伝送されるべきデータがそれぞれのＬＥＤ（又は、それぞれのＬＥＤのグループ）を識別することだけを目的とする照明システムにおいて、異なるＬＥＤは、異なる識別データを明らかに放射するだろう。更に、伝送されるべきデータがオーディオ及び／又はビデオを含むシステムにおいて、異なるオーディオ／ビデオが異なる位置で伝送される。斯様な状況の全てにおいて、受信器が異なるＬＥＤから光信号を受信し、これら異なる信号が互いに干渉することが起こり得る。例えば、データ「１０」を伝送するＬＥＤの時間の関数として光強度を例示する図１５Ａが参照される。隣接するＬＥＤがデータ「０１」を同時に伝送している場合、最初の４つのセルセグメントは「ＨＬＬＨ」である。両方の光信号を受信する受信器は、このとき加算信号、すなわち「ＨＨＨＨ」を受信するだろうし、当該受信器は、どの光がどのＬＥＤから生じるかについて区別する手段を持たない。
【０１２９】
本発明はまた、この複雑さに対する解決を提供することも意図する。
【０１３０】
図１７は、連続する時間ブロックＢ（１）、Ｂ（２）等に分けられる時間ライン（水平軸）を図式的に示す。各時間ブロックが順に時間セルＣ（１）、Ｃ（２）等の連続に副分割される。図１が再び参照される。時間セルの数は、ブロック長ＢＬとして示されて、すべての時間ブロックに対して等しい。図１７において、２つの時間ブロックが示され、各々が８個の時間セルを持ち、よって、ＢＬ＝８である。
【０１３１】
各ＬＥＤ１１、１２、１３は、いずれかの上述された方法に従って、デューティサイクルスイッチング及び符号化スイッチングの組合せで、個別に制御される。これは、各セル及び各ＬＥＤに対して、上記の説明を適用することを意味する。各ＬＥＤのスイッチングは、時間ベースがすべてのＬＥＤに対して同じである（同期）という条件で、他の全てのＬＥＤのスイッチングから独立している。以下の考察のために、ＬＥＤが各時間セルの間、１ビットだけを伝送する符号化スキームが用いられると仮定するが、以下の説明は、ＬＥＤが時間セル当たり複数のビットを伝送するスキームにも適用できることは当業者に明確であり、この場合、説明は斯様な時間セルの各個別のビットに関するものである。以下の説明のために、上記の符号化スキームのどれが使用されるかは無関係であることに特に留意されたい。受信器４０又はコントローラ３０が、時間セルのデューティサイクル内容により妨げられることなく、個別の時間セルのデータ内容を表す信号を引き出せると更に仮定する。
【０１３２】
各時間セルにおいて、受信器４０はその領域の中のすべてのＬＥＤからの寄与を受け取り、これらの寄与は必ずしも相互に等しい信号強度を持つというわけではない。一般に、受信器が１つの時間セル内で、どのＬＥＤが受信される光のどの部分のオリジンであるかを決定することは不可能である。
【０１３３】
１つの時間セルの間にＬＥＤにより伝送される各ビットは、「コードビット」により示される。本発明によると、１つの時間ブロックの連続する時間セルのコードビットは、ブロック語を一緒に形成する。従って、ブロック語の長さは、ＢＬビットに等しい。更に、各ＬＥＤは、すべての異なるＬＥＤが相互に異なるコード語を持つことを意味する固有の態様で、長さＢＬのバイナリコード語Ｗと関連する。よって、特定のコード語Ｗは、特定のＬＥＤを識別することができる。より詳しくは、異なるＬＥＤのバイナリコード語は、互いに直交であり、これは各コード語に対して、「０」が「―１」により置き換えられるならば、そのコード語と他のコード語の各々との間の内積がゼロに等しいことを満たすことを意味する。よって、ＢＬ個の異なるＬＥＤを有するシステムに対して、少なくとも長さＢＬのコード語が必要とされ、これは値―１を値０によりマトリクス要素を置き換えることにより、例えばオーダーＢＬのアダマール行列の行から適切に導かれる。
【０１３４】
更に、本発明によると、各ソースドライバ２１は、各時間ブロックＢにおいてＬＥＤのコードビットが、そのＬＥＤの関連するコード語Ｗを形成するか、又は、各ビット「１」は「０」により置き換えられ、各「０」は「１」により置き換えられて、ｍｏｄ２の反転語
0005441900.tif 000010
を形成するように、対応するＬＥＤを駆動するように設計された。ＬＥＤがその関連するコード語Ｗに対応する一連のコードビット又はそのｍｏｄ２反転語
0005441900.tif 000011
に対応する一連のコードビットを放射するかどうかの選択は、値「１」又は「０」をそれぞれ持つ単一ユーザビットを構成する。よって、各時間ブロックにおいて、ＬＥＤは１つのユーザビットだけを伝送する。よって、ユーザビットのデータレートは、因子ＢＬだけコードビットのデータレートより低い。
【０１３５】
ＬＥＤがコード語Ｗ＝１１００１１００と関連していたと仮定する。時間ブロックＢ（１）に対して図１７に図示されるように、このＬＥＤは、１つのユーザビット「１」を伝送するために時間セルＣ（１）−Ｃ（８）の連続するコードビット１、１、０、０、１、１、０、０を伝送し、時間ブロックＢ（２）に対して図１７に図示されるように、このＬＥＤは、１つのユーザビット「０」を伝送するために、連続するコードビット０、０、１、１、０、０、１、１を伝送する。
【０１３６】
図１８Ａはオーダー８のアダマール行列を示し、図１８Ｂはこのアダマール行列から得られるコード語マトリックスを示し、ここにおいて、各々の「−１」は「０」により置き換えられている。システムは、Ｗ（１１）、Ｗ（１２）、Ｗ（１３）により示されるように、このマトリックスの行２、３、８のコード語がそれぞれ割り当てられる３つのＬＥＤ１１、１２、１３を有すると仮定する。これらのＬＥＤが特定の時間ブロックの間、同時に「０」、「１」及び「１」をそれぞれ伝送すると更に仮定する。受信器は、この時間ブロックの間、
0005441900.tif 000012
＋Ｗ（１２）＋Ｗ（１３）、すなわち値１１３１２０２２を受信する。システムのコード語マトリクスの知識を持つデコーダ（検出器４０又はコントローラ３０内にある）は、この値がそれぞれコード語２、３、８を持つＬＥＤからのみ生じ、コード語２が反転され、よってＬＥＤ１１、１２、１３に対してそれぞれ「０」、「１」及び「１」を復号化することを見出すため、アダマール変換を実行することによりこの値を復号化できることは当業者に明確である。
【０１３７】
この目的で、デコーダは、複数の整合フィルタを有し、各整合フィルタは対応するＬＥＤのアダマール・コードに対応する。斯様な整合フィルタの出力は、信号ブロック語の値と対応するアダマール・コードとの内積に対応する。この内積の絶対値が特定の閾値より高い場合、対応するＬＥＤがビットを送ったと結論できるのに対し、この内積の絶対値が前記閾値より低い場合、対応するＬＥＤが何れのビットも送らなかったと結論できる。
【０１３８】
例えば、第２の整合フィルタに対して、内積は、以下の通りである：（−１、１、−１、１、−１、１、−１、１）・（１、１、３、１、２、０、２、２）＝−４、第２のＬＥＤに対するビット「０」を示す。
【０１３９】
更に、第３の整合フィルタに対して、内積は、以下の通りである：（−１、−１、１、１、−１、−１、１、１）・（１、１、３、１、２、０、２、２）＝＋４、第３のＬＥＤに対するビット「１」を示す。
【０１４０】
更に、第４の整合フィルタに対して、内積は、以下の通りである：（−１、１、１、−１、−１、１、１、−１）・（１、１、３、１、２、０、２、２）＝０、第４のＬＥＤに対して「伝送せず」を示す。
【０１４１】
よって、潜在的な干渉の課題が解決される。
【０１４２】
各単一のユーザビットをエンコードするために、長さＢＬのコード語を使用することを各ＬＥＤに要求することにより、ＬＥＤに対するデータレートは、因子ＢＬだけ低減されることに留意されたい。他方、ＬＥＤの数がＢＬに等しくできるので、システムのデータレートは全体として同じままである。
【０１４３】
バイフェーズ・デューティサイクル符号化の場合では、使用される整合フィルタは、５０％の大きなデューティサイクルを持つか、又は、例えば１０％の低いデューティサイクルを持つ。５０％の大きなデューティサイクルを持つ整合フィルタを使用することは、各ＬＥＤに対する最大信号出力を常に与える効果を持ち、これはいくつかのＬＥＤが検出器から離れる、よって大きな減衰を持つ場合、利点がある。他方では、斯様なフィルタは、最大のノイズ電力も蓄積し、これは低いデューティサイクルを持つＬＥＤにとって不利である。
【０１４４】
１０％の小さなデューティサイクルを持つ整合フィルタを使用することは、検出器により検知されるさまざまなＬＥＤ間の電力差を等化し、非常に小さいか又は非常に大きいデューティサイクルを持つＬＥＤに対して最適であるという利点を持つ。他方では、中間のデューティサイクルを持つＬＥＤに対して、潜在的な信号エネルギーが捨てられる。
【０１４５】
この不利な点を回避するために、デコーダが、各ＬＥＤに関して、たとえば１０％、２０％、３０％、４０％、５０％のデューティサイクルを持つ複数の整合フィルタを有することが可能である。受信された光信号は、並列にすべてのフィルタにより処理され、アダマール変換がすべてのフィルタの出力に実行され、よってＬＥＤｉにより送られるデータの複数の（ここでは５つの）見積を与える。種々異なる出力が異なる信号エネルギーを持つことは、明らかであろう。ここで、各ＬＥＤｉに対して、どのフィルタを「信じるべきか」についての選択が、なされなければならない。本発明によると、最も小さなデューティサイクルを持つが依然最大の信号エネルギーを持つ１つのフィルタのアダマール変換の結果が、他の処理のために選択される。
【０１４６】
どの整合フィルタがＬＥＤｉに対して用いられるかの選択が、後述するように既知の信号が伝送される、プリアンブルにおいて最適にされることに更に留意されたい。
【０１４７】
システムがすべてのドライバ用の１つの共通のコントローラ３０を有するので、異なるドライバの同期を実行することが比較的容易である。以下では、斯様な同期が黙ってもみなされている。しかしながら、検出器４０が別々のデバイス、たとえば携帯用デバイスであるシステムにおいては、検出器は、時間ベースに関して知識を持たない。この問題を解決するために、本発明は、斯様な同期情報を信号に含ませることにより検出器と同期情報を通信することを更に提案する。
【０１４８】
図１９に図示される実施例において、このことは信号をフレームに組織化することにより解決される。時間ベースがフレームＦ１、Ｆ２等に分割される。各時間フレームは、プリアンブル区域ＰＳ及びデータ区域ＤＳに副分割される。前記プリアンブルの間、各ＬＥＤそれ自身のデューティサイクルではあるが、すべてのＬＥＤは、同時に「０」及び「１」ビットの同じシーケンスを伝送する。結果として、検出器は干渉する信号を受信するのではなく、同時に起こる信号を受信する。「０」及び「１」ビットのシーケンスは、検出器がクロックの同期を合わせるように選択されるだろう。前記シーケンスはあらかじめ決められていて、検出器にとって既知であり、シーケンスの終わりはデータフィールドの始まりを示す。好ましい実施例において、前記プリアンブルは、同期信号だけでなくクロック信号を含む。
【０１４９】
データ区域の間、各ＬＥＤは、前述のようにその特定のコード化情報を伝送する。各データ区域は複数の時間ブロックを有し、ブロックの数は、とりわけクロックの精度に依存する。
【０１５０】
好ましい実施例において、各データ区域は、データフィールドＤＦに副分割され、ここで、データフィールドの１つ（好ましくは第１のデータフィールド）は、システム情報、たとえば使用されるアダマール行列を識別する情報、どのＬＥＤが能動的かどのＬＥＤがそうでないかの情報、それぞれの能動的なＬＥＤのデューティサイクルを識別する情報等を含む。このシステム情報が同時にすべてのＬＥＤにより伝送されることが好ましいので、このシステム情報データフィールドをプリアンブルの一部であるとして考慮することも可能である。
【０１５１】
照明目的のために用いられるが、一時的にデータ伝送に関しては不活性なＬＥＤがあることも可能である。斯様な不活性なＬＥＤが所定のダミー・コード、例えば連続的なシンボル「０」を連続的に伝送することが好ましい。これは、検出器４０が同期目的のための強いクロック信号を常に受信する利点を持つ。
【０１５２】
（能動的な）ＬＥＤの数が使用されるアダマール行列の収容力より少ない、すなわちアダマール行列の行の数（アダマール行列の「オーダー」）より少ないことに留意されたい。アダマール行列の第１の行（ビット「１」だけから成る）が使われないことが好ましい点に更に留意されたい、これは、強い背景クロックがこのアダマール行と関連するからである。
【０１５３】
要約すると、本発明は光源１１、１２、１３を駆動する方法を供給し、ここで、前記光源はオン／オフパターンでオンオフを交互に切り替えられ、前記オン／オフパターンのデューティサイクルは前記光源の平均光強度を変化させるために変化し、前記オン／オフパターンの形状はデータを伝送するために変化する。よって、光源に対する制御信号は、デューティサイクル情報だけでなくデータ情報を有する。デューティサイクルは、ほぼ０からほぼ１００％までの範囲で変化し、データはデューティサイクルに影響を及ぼすことなく変化し伝送される。更に、信号は、フリッカを防止するために、ＤＣの領域で周波数に対する比較的低いスペクトルエネルギーを持つ。
【０１５４】
本発明が例示されて、図面及び前述の説明で詳述されたが、斯様な図例及び説明は図例的又は例示的であって制限的ではないと考えられるべきであることは、当業者に明確である。本発明は、開示された実施例に限定されず、むしろ、請求項に記載の本発明の保護範囲の中で、いくつかの変形及び変更が可能である。
【０１５５】
例えば、本発明の特定の実施例だけに関係して説明された特徴は、他の実施例でも適用できる。
【０１５６】
開示された実施例に対する他の変形は、図面、上記説明及び添付の請求の範囲の学習から、請求された本発明を実施する際、当業者により理解され遂行できる。請求項において、「を有する」という語は、他の素子又はステップを除外しないし、不定冠詞「ａ」又は「ａｎ」は複数を除外しない。単一のプロセッサ又は他のユニットが、請求項において引用されるいくつかの項目の機能を満たしてもよい。特定の手段が相互に異なる従属請求項において引用されているという単なる事実は、これらの手段の組合せが有効に使用できないことを示すわけではない。コンピュータプログラムは、他のハードウェアと共に又はその一部として供給される光記憶媒体又はソリッドステート媒体のような、適切な媒体に格納／配布されてもよいが、インターネット、他の有線又は無線通信システムを介するような、他の形式で配布されてもよい。請求項の何れの参照符号も、範囲を制限するものとして解釈してはならない。
【０１５７】
上記において、本発明は、ブロック図を参照して説明され、ブロック図は本発明によるデバイスの機能的なブロックを例示する。これらの機能的ブロックの一つ以上がハードウェアで実行され、ここで、斯様な機能的ブロックの機能が個々のハードウェア部品により実行されるが、これらの機能的なブロックの一つ以上がソフトウェアで実行されることは可能でもあり、その結果斯様な機能的ブロックの機能は、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ等のようなプログラム可能なデバイス又はコンピュータプログラムの一つ以上のプログラムラインにより実行されることは、理解されるべきである。
【図１】
0005441900.tif 000014
【図２Ａ】
0005441900.tif 000015
【図２Ｂ】
0005441900.tif 000016
【図２Ｃ】
0005441900.tif 000017
【図３Ａ】
0005441900.tif 000018
【図３Ｂ】
0005441900.tif 000019
【図４Ａ】
0005441900.tif 000020
【図４Ｂ】
0005441900.tif 000021
【図４Ｃ】
0005441900.tif 000022
【図４Ｄ】
0005441900.tif 000023
【図５Ａ】
0005441900.tif 000024
【図５Ｂ】
0005441900.tif 000025
【図５Ｃ】
0005441900.tif 000026
【図５Ｄ】
0005441900.tif 000027
【図６Ａ】
0005441900.tif 000028
【図６Ｂ】
0005441900.tif 000029
【図７】
0005441900.tif 000030
【図８】
0005441900.tif 000031
【図９】
0005441900.tif 000032
【図１０Ａ】
0005441900.tif 000033
【図１０Ｂ】
0005441900.tif 000034
【図１０Ｃ】
0005441900.tif 000035
【図１１Ａ】
0005441900.tif 000036
【図１１Ｂ】
0005441900.tif 000037
【図１２Ａ】
0005441900.tif 000038
【図１２Ｂ】
0005441900.tif 000039
【図１３Ａ】
0005441900.tif 000040
【図１３Ｂ】
0005441900.tif 000041
【図１４Ａ】
0005441900.tif 000042
【図１４Ｂ】
0005441900.tif 000043
【図１４Ｃ】
0005441900.tif 000044
【図１５Ａ】
0005441900.tif 000045
【図１５Ｂ】
0005441900.tif 000046
【図１５Ｃ】
0005441900.tif 000047
【図１５Ｄ】
0005441900.tif 000048
【図１６Ａ】
0005441900.tif 000049
【図１６Ｂ】
0005441900.tif 000050
【図１７】
0005441900.tif 000051
【図１８Ａ】
0005441900.tif 000052
【図１８Ｂ】
0005441900.tif 000053
【図１９】
0005441900.tif 000054