(57)【特許請求の範囲】
【請求項１】
直流入力電圧が入力される直流電源入力部と、
磁気的に結合された１次巻線、２次巻線及びハイサイド駆動巻線を少なくとも備えたトランスと、
前記直流入力電圧を断続的に前記１次巻線に印加するように相補的にオン・オフを繰り返す、ローサイドの第１のスイッチング素子と、ローサイドの第１のスイッチング素子とはグランドレベルの異なるハイサイドの第２のスイッチング素子と、
前記第１のスイッチング素子を制御する第１のスイッチング制御回路と、
前記第２のスイッチング素子を制御する第２のスイッチング制御回路と、を備え、
前記２次巻線から出力される電圧によって負荷電流を出力し出力電圧を供給するスイッチング電源装置であって、
前記第１のスイッチング制御回路は、前記第１のスイッチング素子の制御端子へ所定のオン時間持続する信号を出力して、前記第１のスイッチング素子を所定のオン時間だけオンさせた後にターンオフさせる回路であり、
前記第２のスイッチング制御回路は、
第１のキャパシタと、
前記第１のスイッチング素子のオン期間に前記ハイサイド駆動巻線に発生する電圧を基にして前記第１のキャパシタを略一定の放電電流で負方向に放電する放電電流値を設定する放電電流設定回路と、前記第１のスイッチング素子のオフ期間に前記ハイサイド駆動巻線に発生する電圧を基にして前記第１のキャパシタを略一定の充電電流で正方向に充電する充電電流値を設定する充電電流設定回路と、を備えた双方向定電流回路と、
前記第１のキャパシタの充電電圧によって制御され、前記第１のキャパシタの充電電圧が所定のしきい値を超えるときに前記第２のスイッチング素子の制御端子の電圧を制御して前記第２のスイッチング素子をターンオフさせるトランジスタと、
前記ハイサイド駆動巻線に発生する電圧を前記第２のスイッチング素子の制御端子に印加して前記第２のスイッチング素子をターンオンさせるターンオン信号伝達回路と、を備え、
前記放電電流値に対する前記充電電流値の比率である充放電電流比率を設定して、
前記第１のスイッチング素子のオン時間に対する前記第２のスイッチング素子のオン時間の比率であるオン時間比率が前記負荷電流の変化に対して、ほぼ一定となるように前記第２のスイッチング素子のオン時間を制御するスイッチング電源装置。
【請求項２】
前記第２のスイッチング制御回路は、前記第１のスイッチング素子のターンオフをトリガとして前記ハイサイド駆動巻線に発生する電圧により前記ターンオン信号伝達回路を経て前記第２のスイッチング素子をターンオンさせ、
前記充放電電流比率をほぼ１に設定して、前記オン時間比率が前記負荷電流の変化に対してほぼ１となるように前記第２のスイッチング素子のオン時間を制御する、請求項１に記載のスイッチング電源装置。
【請求項３】
前記第２のスイッチング制御回路は、前記第１のスイッチング素子のターンオフをきっかけとして前記ハイサイド駆動巻線に発生する電圧により前記ターンオン信号伝達回路を経て前記第２のスイッチング素子Ｑ２をターンオンさせ、
前記充放電電流比率をＤｉ、前記直流入力電圧をＶｉ、前記出力電圧をＶｏ、前記１次巻線の巻回数をｎｐ、前記２次巻線の巻回数をｎｓで表したとき、Ｄｉがｎｓ・Ｖｉ／ｎｐ・Ｖｏよりも大きくなるように設定して、
前記オン時間比率が前記負荷電流の変化に対してほぼ一定となるように前記第２のスイッチング素子のオン時間を制御する、請求項１に記載のスイッチング電源装置。
【請求項４】
前記双方向定電流回路は、オペアンプによる定電流回路を含む、請求項１乃至３の何れかに記載のスイッチング電源装置。
【請求項５】
前記双方向定電流回路は、第１のトランジスタのベースが第２のトランジスタのコレクタに接続され、第１のトランジスタのエミッタが第２のトランジスタのベースに接続されたトランジスタ回路で構成された定電流回路を含む、請求項１乃至３の何れかに記載のスイッチング電源装置。
【請求項６】
前記双方向定電流回路は、ツェナーダイオードと抵抗で構成された定電流回路を含む、請求項１乃至３の何れかに記載のスイッチング電源装置。
【請求項７】
前記双方向定電流回路は、４つのダイオードによるダイオードブリッジ整流回路と、前記ダイオードブリッジ整流回路の出力端間に接続された１つの定電流回路とで構成された、請求項４乃至６の何れかに記載のスイッチング電源装置。
【請求項８】
前記双方向定電流回路は、２つのツェナーダイオードが逆方向に直列接続された双方向定電圧回路を含み、前記ハイサイド駆動巻線の電圧を入力して双方向に一定電圧を生成する、請求項１乃至３の何れかに記載のスイッチング電源装置。
【請求項９】
前記ハイサイド駆動巻線に発生する電圧を整流して、前記放電電流設定回路又は前記充電電流設定回路に電流を流す整流ダイオードのうち少なくとも一つにキャパシタが並列に接続された、請求項２又は３に記載のスイッチング電源装置。
【請求項１０】
前記ハイサイド駆動巻線に発生する電圧を整流して、前記放電電流設定回路又は前記充電電流設定回路に電流を流す整流ダイオードのうち少なくとも一つに抵抗が並列接続された、請求項２又は３に記載のスイッチング電源装置。
【請求項１１】
前記トランスはローサイド駆動巻線を備え、前記ローサイド駆動巻線の一端は前記直流電源入力部の低電位側に接続され、他端は第２の整流平滑回路を介して前記第１のスイッチング制御回路に対して直流電源電圧として供給されるように接続された、請求項１乃至１０の何れかに記載のスイッチング電源装置。
【請求項１２】
前記第１のスイッチング制御回路は、
前記ローサイド駆動巻線により前記トランスの電圧極性の反転を検出したとき前記第１のスイッチング素子をターンオンさせる駆動電圧信号を出力するスイッチング素子駆動回路と、
前記出力電圧を検出して基準電圧との比較により発生される帰還信号の電圧に応じて、前記第１のスイッチング素子のターンオンから前記第１のスイッチング素子のターンオフまでの時間を制御する電圧−時間変換回路と、を備えた、請求項１１に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、トランスと二つのスイッチング素子を備えたスイッチング電源装置に関するものである。
【背景技術】
【０００２】
従来、二つのスイッチング素子を相補的に交互にオン／オフさせるように構成されたスイッチング電源装置の一つが特許文献１、特許文献２に示されている。【０００３】
図１は特許文献１に示されているスイッチング電源装置の回路図である。図１において、スイッチング電源装置１は、一般にフライバックコンバータと呼ばれる回路を応用したものであり、主スイッチング素子Ｑ１がオンとオフとを交互に繰り返し、オンのとき、トランス１にエネルギが蓄積され、オフのとき、負荷に電力が供給される。また、スイッチング電源装置１は、主スイッチング素子Ｑ１に掛かるサージ電圧をクランプする、所謂アクティブクランプ方式を採用したものであり、主スイッチング素子Ｑ１および副スイッチング素子Ｑ２のゼロ電圧スイッチング動作が実現されるものである。【０００４】
スイッチング電源装置１は、主スイッチング素子としてのＦＥＴＱ１、トランスＴの１次巻線Ｎ１および直流電源Ｅが直列に接続され、副スイッチング素子としてのＦＥＴＱ２およびキャパシタＣ１の直列回路が、トランスＴの１次巻線Ｎ１の両端間に接続されている。【０００５】
ここで、ＦＥＴＱ１のゲートは、主スイッチング素子制御回路（主制御回路）２を介して、第１の駆動巻線Ｎ３の一端に接続される。また、ＦＥＴＱ２のソースは、ＦＥＴＱ１のドレインに接続され、ゲートは、副スイッチング素子制御回路（副制御回路）３を介して、トランスＴの第２の駆動巻線Ｎ４の一端に接続されている。【０００６】
また、ＦＥＴＱ２のゲートおよびソースは、副制御回路３を介して第２の駆動巻線Ｎ４の両端間に接続されている。副制御回路３は、トランジスタＱ３、キャパシタＣ２、抵抗Ｒ１、キャパシタＣ３、抵抗Ｒ２およびインダクタ４を備えている。このうち、キャパシタＣ２および抵抗Ｒ１は時定数回路を構成している。
また、スイッチング電源装置１は、トランスＴの２次側に、整流ダイオードＤｏ、および、平滑コンデンサＣ４を備えている。【０００７】
一方、特許文献２にはローサイド及びハイサイドの両方のスイッチング素子をＩＣで駆動するようにしたスイッチング電源装置が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−３７２２０号公報
【特許文献２】特開平７−２７４４９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１のスイッチング電源装置においては、トランスＴの駆動巻線Ｎ４と時定数回路でハイサイドのスイッチング素子Ｑ２を駆動するように構成されていて、シンプルな回路である。しかし、さらに周波数を変化させるような制御では、スイッチング素子Ｑ２のオン時間も変化させることが望ましいが、スイッチング素子Ｑ２のオン時間は時定数回路でほぼ固定されているため、対応することは困難である。【００１０】
一方、特許文献２のスイッチング電源装置のように、ローサイド及びハイサイドの両方のスイッチング素子をＩＣで駆動する構成では、前記時比率の設定や周波数の設定が比較的容易に行える。しかし、ハイサイドのスイッチング素子のグランド電位が電源電圧と同電位となる期間が存在するため、ＩＣで直接駆動させるためには高耐圧設計のＩＣが必要になる。高耐圧設計のＩＣは、その設計が複雑であり、非常に高価なＩＣを用いることになる。また一つのＩＣで２つのスイッチング素子を直接駆動する構成では、ＩＣの周辺回路の経路は２つのスイッチング素子にそれぞれ接続する必要があるため、周辺回路も複雑になる。そのため、さらに高コストなスイッチング電源装置とならざるを得ない。【００１１】
この発明の目的は、高耐圧のＩＣを不要にし、ローサイドとハイサイドの両方のスイッチング素子をオン時間比率ほぼ一定で駆動できるようにした低コストなスイッチング電源装置を提供することにある。また、特に、負荷電流が変化し、そのためにスイッチング周波数が変化した場合であっても、二つのスイッチング素子のそれぞれのオン時間の比率がほぼ一定で、かつ相補的に交互にオン／オフできるようにしたスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１２】
前記課題を解決するために、この発明のスイッチング電源装置は次にように構成する。
直流入力電圧が入力される直流電源入力部と、
磁気的に結合された１次巻線（ｎｐ）、２次巻線（ｎｓ）及びハイサイド駆動巻線（ｎｂ２）を少なくとも備えたトランス（Ｔ）と、
前記直流入力電圧を断続的に前記１次巻線（ｎｐ）に印加するように相補的にオン・オフを繰り返す、ローサイドの第１のスイッチング素子（Ｑ１）と、ローサイドの第１のスイッチング素子とはグランドレベルの異なるハイサイドの第２のスイッチング素子（Ｑ２）と、
前記第１のスイッチング素子（Ｑ１）を制御する第１のスイッチング制御回路と、
前記第２のスイッチング素子（Ｑ２）を制御する第２のスイッチング制御回路と、を備え、
前記２次巻線（ｎｓ）から出力される電圧によって負荷電流を出力し出力電圧（Ｖｏ）を供給するスイッチング電源装置であって、
前記第１のスイッチング制御回路は、前記第１のスイッチング素子（Ｑ１）の制御端子へ所定のオン時間持続する信号を出力して、前記第１のスイッチング素子（Ｑ１）を所定のオン時間だけオンさせた後にターンオフさせる回路であり、
前記第２のスイッチング制御回路は、
第１のキャパシタと、
前記第１のスイッチング素子（Ｑ１）のオン期間に前記ハイサイド駆動巻線（ｎｂ２）に発生する電圧（負電圧）を基にして前記第１のキャパシタを略一定の放電電流で負方向に放電する放電電流値（Ｉｂ１）を設定する放電電流設定回路と、前記第１のスイッチング素子（Ｑ１）のオフ期間に前記ハイサイド駆動巻線（ｎｂ２）に発生する電圧（正電圧）を基にして前記第１のキャパシタを略一定の充電電流で正方向に充電する充電電流値（Ｉｂ２）を設定する充電電流設定回路と、を備えた双方向定電流回路と、
前記第１のキャパシタの充電電圧によって制御され、前記第１のキャパシタの充電電圧が所定のしきい値を超えるときに前記第２のスイッチング素子（Ｑ２）の制御端子の電圧を制御して前記第２のスイッチング素子（Ｑ２）をターンオフさせるトランジスタ（Ｑ３）と、
前記ハイサイド駆動巻線（ｎｂ２）に発生する電圧を前記第２のスイッチング素子（Ｑ２）の制御端子に印加して前記第２のスイッチング素子（Ｑ２）をターンオンさせるターンオン信号伝達回路と、を備え、
前記放電電流値（Ｉｂ１）に対する前記充電電流値（Ｉｂ２）の比率である充放電電流比率（Ｄｉ）（＝Ｉｂ２／Ｉｂ１）を設定して、
前記第１のスイッチング素子（Ｑ１）のオン時間（ｔｏｎ１）に対する前記第２のスイッチング素子（Ｑ２）のオン時間（ｔｏｎ２）の比率であるオン時間比率（Ｄａ）（＝ｔｏｎ２／ｔｏｎ１）が前記負荷電流の変化に対して、ほぼ一定となるように前記第２のスイッチング素子（Ｑ２）のオン時間（ｔｏｎ２）を制御することを特徴とする。【００１３】
例えば、前記第２のスイッチング制御回路は、前記第１のスイッチング素子（Ｑ１）のターンオフをトリガとして前記ハイサイド駆動巻線（ｎｂ２）に発生する電圧により前記ターンオン信号伝達回路を経て前記第２のスイッチング素子（Ｑ２）をターンオンさせ、前記充放電電流比率（Ｄｉ）をほぼ１に設定して、前記オン時間比率（Ｄａ）が前記負荷電流の変化に対してほぼ１となるように前記第２のスイッチング素子（Ｑ２）のオン時間を制御する。【００１４】
例えば、前記第２のスイッチング制御回路は、前記第１のスイッチング素子（Ｑ１）のターンオフをきっかけとして前記ハイサイド駆動巻線（ｎｂ２）に発生する電圧により前記ターンオン信号伝達回路を経て前記第２のスイッチング素子Ｑ２をターンオンさせ、
前記充放電電流比率をＤｉ、前記直流入力電圧をＶｉ、前記出力電圧をＶｏ、前記１次巻線の巻回数をｎｐ、前記２次巻線の巻回数をｎｓで表したとき、Ｄｉがｎｓ・Ｖｉ／ｎｐ・Ｖｏよりも大きくなるように設定して、前記オン時間比率（Ｄａ）が前記負荷電流の変化に対してほぼ一定となるように前記第２のスイッチング素子（Ｑ２）のオン時間を制御する。【００１５】
例えば、前記双方向定電流回路は、オペアンプによる定電流回路を含む。
例えば、前記双方向定電流回路は、第１のトランジスタ（Ｑ１１）のベースが第２のトランジスタ（Ｑ１２）のコレクタに接続され、第１のトランジスタ（Ｑ１１）のエミッタが第２のトランジスタ（Ｑ１２）のベースに接続されたトランジスタ回路で構成された定電流回路を含む。【００１６】
例えば、前記双方向定電流回路は、ツェナーダイオードと抵抗で構成された定電流回路を含む。【００１７】
例えば、前記双方向定電流回路は、４つのダイオードによるダイオードブリッジ整流回路と、前記ダイオードブリッジ整流回路の出力端間に接続された１つの定電流回路とで構成される。【００１８】
例えば、前記双方向定電流回路は、２つのツェナーダイオードが逆方向に直列接続された双方向定電圧回路を含み、前記ハイサイド駆動巻線（ｎｂ２）の電圧を入力して双方向に一定電圧を生成する。【００１９】
例えば、前記ハイサイド駆動巻線（ｎｂ２）に発生する電圧を整流して、前記放電電流設定回路又は前記充電電流設定回路に電流を流す整流ダイオードのうち少なくとも一つにキャパシタが並列に接続されている。【００２０】
例えば、前記ハイサイド駆動巻線（ｎｂ２）に発生する電圧を整流して、前記放電電流設定回路又は前記充電電流設定回路に電流を流す整流ダイオードのうち少なくとも一つに抵抗が並列接続されている。【００２１】
例えば、前記トランス（Ｔ）はローサイド駆動巻線（ｎｂ１）を備え、前記ローサイド駆動巻線（ｎｂ１）の一端は前記直流電源入力部の低電位側に接続され、他端は第２の整流平滑回路を介して前記第１のスイッチング制御回路に対して直流電源電圧として供給されるように接続されている。【００２２】
例えば、前記第１のスイッチング制御回路は、前記ローサイド駆動巻線（ｎｂ１）により前記トランス（Ｔ）の電圧極性の反転を検出したとき前記第１のスイッチング素子（Ｑ１）をターンオンさせる駆動電圧信号を出力するスイッチング素子駆動回路と、前記出力電圧を検出して基準電圧（目標電圧）との比較により発生される帰還信号の電圧に応じて、前記第１のスイッチング素子（Ｑ１）のターンオンから前記第１のスイッチング素子（Ｑ１）のターンオフまでの時間を制御する電圧−時間変換回路と、を備える。
【発明の効果】
【００２３】
この発明によれば、高耐圧のＩＣが不要であるので、低コスト化が図れる。また、ハイサイドのスイッチング素子Ｑ２の駆動回路と制御回路とが一体化されて、一つのトランジスタ（Ｑ３）で第２のスイッチング制御回路が構成できる。そのため低コスト化が図れる。【００２４】
第２のスイッチング制御回路は、第１のスイッチング素子に対する第２のスイッチング素子のオン時間の比率がほぼ一定となるように第２のスイッチング素子をオンするので、負荷電流が変化し、そのためにスイッチング周波数が変化した場合であっても、例えばこのオン時間の比率がほぼ１であれば、第１・第２のスイッチング素子を容易にほぼ同じオン時間で動作させることができる。
【図面の簡単な説明】
【００２５】
【図１】特許文献１に示されているスイッチング電源装置の回路図である。
【図２】第１の実施形態に係るスイッチング電源装置１０１の回路図である。
【図３】第１のスイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１、第２のスイッチング素子Ｑ２のゲート・ソース間電圧Ｖｇｓ２、第１のスイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１、及びキャパシタＣｂ２の電圧の関係を示す波形図である。
【図４】ハイサイド駆動巻線ｎｂ２の電圧Ｖｎｂ２とキャパシタＣｂ２の電圧ＶＣｂ２の関係を示す波形図である。
【図５】第２の実施形態に係るスイッチング電源装置１０２の回路図である。
【図６】第３の実施形態に係るスイッチング電源装置１０３の回路図である。
【図７】第４の実施形態に係るスイッチング電源装置１０４の回路図である。
【図８】第５の実施形態に係るスイッチング電源装置１０５の回路図である。
【図９】第６の実施形態に係るスイッチング電源装置１０６の回路図である。
【図１０】図９における第１のスイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１、第２のスイッチング素子Ｑ２のゲート・ソース間電圧Ｖｇｓ２、第１のスイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１、及びキャパシタＣｂ２の電圧Ｖｃｂ２の関係を示す波形図である。
【図１１】第７の実施形態に係るスイッチング電源装置１０７の回路図である。
【図１２】図１１における第１のスイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１、第２のスイッチング素子Ｑ２のゲート・ソース間電圧Ｖｇｓ２、第１のスイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１、及びキャパシタＣｂ２の電圧Ｖｃｂ２の関係を示す波形図である。
【図１３】第８の実施形態に係るスイッチング電源装置１０８の回路図である。
【図１４】図１３における第１のスイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１、第２のスイッチング素子Ｑ２のゲート・ソース間電圧Ｖｇｓ２、第１のスイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１、及びキャパシタＣｂ２の電圧Ｖｃｂ２の関係を示す波形図である。
【図１５】第９の実施形態に係るスイッチング電源装置１０９の回路図である。
【図１６】第１０の実施形態に係るスイッチング電源装置１１０の回路図である。
【図１７】第１１の実施形態に係るスイッチング電源装置１１１の回路図である。
【図１８】第１２の実施形態に係るスイッチング電源装置１１２の回路図である。
【図１９】第１３の実施形態に係るスイッチング電源装置１１３の回路図である。
【図２０】第１４の実施形態に係るスイッチング電源装置１１４の回路図である。
【図２１】第１５の実施形態に係るスイッチング電源装置１１５の回路図である。
【図２２】第１６の実施形態に係るスイッチング電源装置１１６の回路図である。
【図２３】第１７の実施形態に係るスイッチング電源装置１１７の回路図である。
【図２４】第１８の実施形態に係るスイッチング電源装置１１８の回路図である。
【図２５】第１９の実施形態に係るスイッチング電源装置１１９の回路図である。
【図２６】第２０の実施形態に係るスイッチング電源装置１２０の回路図である。
【図２７】第２１の実施形態に係るスイッチング電源装置１２１の回路図である。
【発明を実施するための形態】
【００２６】
《第１の実施形態》
第１の実施形態に係るスイッチング電源装置について、図２・図３を参照して説明する。
図２は第１の実施形態に係るスイッチング電源装置１０１の回路図である。このスイッチング電源装置１０１の入力端子ＰＩ（＋）−ＰＩ（Ｇ）間に直流入力電源Ｖｉの電圧が入力される。そして、スイッチング電源装置１０１の出力端子ＰＯ（＋）−ＰＯ（Ｇ）間に接続される負荷Ｒｏへ所定の直流電圧が出力される。
【００２７】
入力端子ＰＩ（＋）−ＰＩ（Ｇ）間には、キャパシタＣｒ、インダクタＬｒ、トランスＴの１次巻線ｎｐ、第１のスイッチング素子Ｑ１及び電流検出用抵抗Ｒｉが直列に接続された第１の直列回路が構成されている。第１のスイッチング素子Ｑ１はＦＥＴからなり、ドレイン端子がトランスＴの１次巻線ｎｐに接続され、ソース端子が電流検出用抵抗Ｒｉに接続されている。
【００２８】
トランスＴの１次巻線ｎｐの両端には、第２のスイッチング素子Ｑ２とキャパシタＣｒ及びインダクタＬｒが直列に接続された第２の直列回路が構成されている。
【００２９】
トランスＴの２次巻線ｎｓ１，ｎｓ２には、ダイオードＤｓ，Ｄｆ及びキャパシタＣｏからなる第１の整流平滑回路が構成されている。この第１の整流平滑回路は２次巻線ｎｓ１，ｎｓ２から出力される交流電圧を全波整流し平滑して、出力端子ＰＯ（＋）−ＰＯ（Ｇ）へ出力する。
【００３０】
トランスＴのローサイド駆動巻線ｎｂ１には、ダイオードＤｂ及びキャパシタＣｂによる整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御ＩＣ８１のＧＮＤ端子及びＶＣＣ端子間に電源電圧として供給される。
【００３１】
スイッチング制御ＩＣ８１は、本発明の第１のスイッチング制御回路に相当する。スイッチング制御ＩＣ８１は、そのＯＵＴ端子から第１のスイッチング素子Ｑ１のゲートに対して駆動電圧を出力するスイッチング素子駆動回路を備えている。第１のスイッチング素子Ｑ１は、前記駆動電圧によってオン・オフ動作する。
【００３２】
トランスＴのハイサイド駆動巻線ｎｂ２と第２のスイッチング素子Ｑ２との間には第２のスイッチング制御回路６１が設けられている。具体的には、トランスＴのハイサイド駆動巻線ｎｂ２の第１端は第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２との接続点（第２のスイッチング素子Ｑ２のソース端子）に接続され、ハイサイド駆動巻線ｎｂ２の第２端と第２のスイッチング素子Ｑ２のゲート端子との間に第２のスイッチング制御回路６１が接続されている。第２のスイッチング素子Ｑ２のゲート端子とソース端子間には抵抗Ｒｇｓが接続されている。
【００３３】
第２のスイッチング制御回路６１は第２のスイッチング素子Ｑ２がターンオンした後、第１のスイッチング素子Ｑ１のオン時間と同じ時間が経過した時に強制的に第２のスイッチング素子Ｑ２をターンオフさせる。
【００３４】
出力端子ＰＯ（＋），ＰＯ（Ｇ）及びスイッチング制御ＩＣ８１の間には帰還回路が設けられている。但し、図２では簡易的に帰還の経路のみを一本の線（Ｆｅｅｄ  ｂａｃｋ）で表している。前記帰還回路は、具体的には出力端子ＰＯ（＋）−ＰＯ（Ｇ）間の電圧の分圧値と基準電圧との比較によって帰還信号を発生し、絶縁状態でスイッチング制御ＩＣ８１のＦＢ端子へフィードバック電圧を入力する。
【００３５】
スイッチング制御ＩＣ８１は、ローサイド駆動巻線ｎｂ１によりトランスＴの電圧極性の反転を検出したとき、第１のスイッチング素子Ｑ１をターンオンさせる駆動電圧信号を出力する。また、負荷への出力電圧を検出して基準電圧（目標電圧）との比較により発生される帰還信号の電圧に応じて、第１のスイッチング素子Ｑ１のターンオンからターンオフまでのオン時間を制御する電圧−時間変換回路を備えている。
【００３６】
前記第２のスイッチング制御回路６１は、４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４から構成されるダイオードブリッジ整流回路と、このダイオードブリッジ整流回路の出力端間に接続された定電流回路ＣＣ２とで構成された双方向定電流回路である。
【００３７】
第１のスイッチング素子Ｑ１がターンオンすると、ハイサイド駆動巻線ｎｂ２に誘起される負電圧で、キャパシタＣｂ２→ダイオードＤ３→定電流回路ＣＣ２→ダイオードＤ２→ハイサイド駆動巻線ｎｂ２の経路で、キャパシタＣｂ２が定電流によって負方向に放電される。
【００３８】
その後、第１のスイッチング素子Ｑ１がターンオフすると、ハイサイド駆動巻線ｎｂ２に誘起される正電圧で抵抗Ｒ５を介して第２のスイッチング素子Ｑ２に正電圧が印加されて、Ｑ２がターンオンする。また、ハイサイド駆動巻線ｎｂ２→ダイオードＤ１→定電流回路ＣＣ２→ダイオードＤ４→キャパシタＣｂ２の経路で、キャパシタＣｂ２が定電流によって正方向に充電される。キャパシタＣｂ２の電圧がトランジスタのしきい値電圧である約０．６Ｖを超えた時点でトランジスタＱ３がオンし、これにより、第２のスイッチング素子Ｑ２がターンオフする。
【００３９】
以上の動作によって、前記キャパシタＣｂ２の放電時間すなわち第１のスイッチング素子Ｑ１のオン時間と、キャパシタＣｂ２の充電時間すなわち第２のスイッチング素子Ｑ２のオン時間は等しくなる。
【００４０】
なお、第２のスイッチング素子Ｑ２のゲート端子とソース端子間に接続されている抵抗Ｒｇｓは第２のスイッチング素子Ｑ２のゲート・ソース間に加わる電圧値を調整したり、残留電荷を放電するように設けられているが、用いなくとも基本動作に大きな影響は無い。
【００４１】
図３は、第１のスイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１、第２のスイッチング素子Ｑ２のゲート・ソース間電圧Ｖｇｓ２、第１のスイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１、及びキャパシタＣｂ２の電圧の関係を示す波形図である。
【００４２】
第１のスイッチング素子Ｑ１がオンすると、ハイサイド駆動巻線ｎｂ２に負電圧が誘起され、キャパシタＣｂ２の充電電圧ＶＣｂ２はしきい値電圧の約０．６Ｖから低下していく。その後、第１のスイッチング素子Ｑ１がターンオフすると、ハイサイド駆動巻線ｎｂ２に正電圧が誘起され、キャパシタＣｂ２の充電電圧ＶＣｂ２は上昇していく。このキャパシタＣｂ２の充電電圧ＶＣｂ２がしきい値電圧の約０．６Ｖを超えると、トランジスタＱ３がオンする。これにより、第２のスイッチング素子Ｑ２のゲート電位が０Ｖになって、第２のスイッチング素子Ｑ２はターンオフする。キャパシタＣｂ２は同じ電流値の定電流で充放電されるので、充電電圧ＶＣｂ２の傾きは等しい。すなわち充放電電流比率Ｄｉは１：１である。そのため、第２のスイッチング素子Ｑ２のオン時間は第１のスイッチング素子Ｑ１のオン時間に等しい。
【００４３】
図３においてＴＱ１ＯＮ（１）とＴＱ２ＯＮ（１）は上述の動作により等しくなっている。ここで第１のスイッチング素子Ｑ１のオン時間が長くなりＴＱ１ＯＮ（２）となったとき、Ｖｄｓ１およびＶＣｂ２は点線で示された波形図となる。このときもＴＱ１ＯＮ（２）とＴＱ２ＯＮ（２）は上述の動作により等しくなっている。
【００４４】
図４は、前記ハイサイド駆動巻線ｎｂ２の電圧Ｖｎｂ２と前記キャパシタＣｂ２の電圧ＶＣｂ２の関係を示す波形図である。
このように、第１のスイッチング素子Ｑ１のオン時間が変化すれば、それに追従して、第２のスイッチング素子Ｑ２のオン時間が変化する。
【００４５】
なお、キャパシタＣｂ２の電荷が放電することで、トランジスタＱ３のベース・エミッタに逆バイアス電圧が掛かるが、通常−５Ｖ程度までの耐圧を有していて、設計余裕を考慮しても−４Ｖ〜０．６Ｖまでの広い範囲で充放電を行うことができる。キャパシタＣｂ２に対する電圧の変動幅を大きくすると、外乱ノイズへの耐量が大きくなり、また温度変化や部品の電気特性のばらつきなどに対しても誤差が小さくなり、安定して動作することが可能になる。
【００４６】
第１の実施形態によれば、次のような効果を奏する。
（ａ）第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２とはほぼ同じオン時間で対称波形で交互にオン・オフ動作させることができる。
【００４７】
（ｂ）第１のスイッチング素子Ｑ１のオン時間の検出と第２のスイッチング素子Ｑ２のターンオン及びターンオフさせる回路を一体化することができ、最小の部品数のディスクリート部品で第２のスイッチング制御回路を構成できる。
【００４８】
（ｃ）第２のスイッチング素子Ｑ２のトランスＴの１次巻線に接続されているグランド端子電位は第１のスイッチング素子Ｑ１のスイッチングによって変動するが、第２のスイッチング制御回路６１は、ハイサイド駆動巻線ｎｂ２に発生する交流電圧を用いて動作する回路であるため、前記グランド端子電位の変動にかかわらず誤動作が生じにくい。
【００４９】
（ｄ）トランス巻線に発生する電圧変化をトリガに用いて第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２はターンオンをし、最小のデッドタイムを挟んで交互にオン・オフ動作する。すなわち両スイッチング素子が同時にオンすることがなく、高い信頼性を確保することができる。また、デッドタイムは、ＺＶＳ（ゼロ電圧スイッチング）動作を達成できる最小値となるので、高い電力変換効率が得られる。
【００５０】
《第２の実施形態》
図５は第２の実施形態に係るスイッチング電源装置１０２の回路図である。
図２に示した第１のスイッチング電源装置１０１と異なるのは、第２のスイッチング制御回路６２の構成である。この図５の例では、定電流回路をより具体的に表している。すなわち、第１のトランジスタＱ１１のベースが第２のトランジスタＱ１２のコレクタに接続され、第１のトランジスタＱ１１のエミッタが第２のトランジスタＱ１２のベースに接続され、第１のトランジスタＱ１１のコレクタとベース間に抵抗Ｒ１２が接続され、第２のトランジスタＱ１２のエミッタとベース間に抵抗Ｒ１１が接続されることによって、一つの定電流回路が構成されている。
この構成によれば、最小の部品数のディスクリート部品で第２のスイッチング制御回路を構成できる。
【００５１】
なお、図５に示した例では、抵抗Ｒ６とダイオードＤ６との直列回路が抵抗Ｒ５に対して並列に接続されている。そのため、ハイサイド駆動巻線ｎｂ２に発生した電圧で第２のスイッチング素子Ｑ２の入力容量に電荷を充電して第２のスイッチング素子Ｑ２をターンオンする際の充電経路と、第２のスイッチング素子Ｑ２の入力容量から電荷を放電する際の放電経路とを変えてインピーダンスに差を持たせることができる。そのため、ハイサイド駆動巻線ｎｂ２に電圧変化が発生した時点からの遅延時間を調整することができ、第２のスイッチング素子Ｑ２を最適なタイミングでターンオンできるように設計できる。
【００５２】
《第３の実施形態》
図６は第３の実施形態に係るスイッチング電源装置１０３の回路図である。
図２に示した第１のスイッチング電源装置１０１と異なるのは、第２のスイッチング制御回路６３の構成である。この例では、ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４のそれぞれに並列にキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４が接続されている。
【００５３】
このように、定電流回路ＣＣ２の入出力電流を整流するダイオードにキャパシタを並列接続することにより、整流ダイオードに逆方向電圧が印加されている期間において、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４に電荷を蓄え、ハイサイド駆動巻線ｎｂ２の電圧が変化するデッドタイムにおいて、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４に蓄えられた電荷を放電することができ、結果的にダイオードよりも進み位相で電流を流すことができる。これによりキャパシタＣｂ２への充放電の電流量を調整することが可能となり、デッドタイム、特にキャパシタＣｂ２への充放電電流の方向が変化する際における充放電電流の歪みをキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４で補正できる。なおキャパシタは、ダイオードＤ１〜Ｄ４の全てと並列に接続する必要はなく、少なくとも１つと並列に接続すれば、充放電電流の歪みを補正することができる。
【００５４】
《第４の実施形態》
図７は第４の実施形態に係るスイッチング電源装置１０４の回路図である。
図５に示した第１のスイッチング電源装置１０２と異なるのは、第２のスイッチング制御回路６４の構成である。この例では、ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４のそれぞれに並列にキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４が接続されている。
【００５５】
このように、トランジスタＱ１１，Ｑ１２による定電流回路の入出力電流を整流するダイオードにキャパシタを並列接続することにより、整流ダイオードに逆方向電圧が印加されている期間において、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４に電荷を蓄え、ハイサイド駆動巻線ｎｂ２の電圧が変化するデッドタイムにおいて、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４に蓄えられた電荷を放電することができ、結果的に整流ダイオードだけの場合よりも進み位相で電流を流すことができる。これによりキャパシタＣｂ２への充放電の電流量を調整することが可能となり、デッドタイム、特にキャパシタＣｂ２への充放電電流の方向が変化する際における充放電電流の歪みをキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４で補正できる。
【００５６】
《第５の実施形態》
図８は第５の実施形態に係るスイッチング電源装置１０５の回路図である。
図２に示した第１のスイッチング電源装置１０１と異なるのは、第２のスイッチング制御回路６５の構成である。この例では、ダイオードＤ１，Ｄ２のそれぞれに並列にキャパシタＣ１，Ｃ２が接続されている。また、ダイオードＤ３，Ｄ４のそれぞれに並列に抵抗Ｒ３，Ｒ４が接続されている。
【００５７】
この抵抗Ｒ３，Ｒ４の抵抗値を異ならせることによって、キャパシタＣｂ２に対する充電経路と放電経路のインピーダンス（時定数）を異ならせることができる。そのため、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２の若干のオン時間の差分を補正することができる。また、抵抗Ｒ３，Ｒ４を用いて抵抗値を調整することにより、入力電圧若しくは出力電圧が変化した際に必要となる若干のオン時間の差分を補正することができる。すなわち、ハイサイド駆動巻線ｎｂ２の電圧が変化することを利用して、抵抗Ｒ３，Ｒ４を用いて抵抗値を調整する。定電流回路により決まる電流にハイサイド駆動巻線ｎｂ２の電圧と抵抗Ｒ３または抵抗Ｒ４により決まる電流を加算して重畳し、キャパシタＣｂ２に対する充電または放電の電流とすることにより、入出力電圧が変化した際の補正を行うことができる。これらにより、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２のオン時間をより高精度に等しくできる。なお、抵抗はダイオードＤ１〜Ｄ４の少なくとも１つと並列に接続すればよい。なお抵抗を並列に接続しない箇所には、代わりにキャパシタを接続してもよいし、しなくてもよい。
【００５８】
《第６の実施形態》
図９は第６の実施形態に係るスイッチング電源装置１０６の回路図である。
第１〜第５の実施形態で示したスイッチング電源装置と異なるのは、第２のスイッチング制御回路６６の構成である。この例では、２つのツェナーダイオードＤｚ１，Ｄｚ２が逆方向に直列接続され、さらに抵抗Ｒ７が直列接続された回路が設けられている。この回路はハイサイド駆動巻線ｎｂ２の出力電圧を入力して双方向に一定電圧を発生する。この直列接続されたツェナーダイオードＤｚ１，Ｄｚ２の両端電圧が、キャパシタＣｂ２及び抵抗Ｒ８による充放電回路に印加される。
【００５９】
キャパシタＣｂ２の充電と放電の電流を等しくするため、基本的に、２つのツェナーダイオードＤｚ１，Ｄｚ２のツェナー電圧は等しい。
【００６０】
図１０は、図９における第１のスイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１、第２のスイッチング素子Ｑ２のゲート・ソース間電圧Ｖｇｓ２、第１のスイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１、及びキャパシタＣｂ２の電圧Ｖｃｂ２の関係を示す波形図である。
【００６１】
先ず、第１のスイッチング素子Ｑ１がターンオンすると、ハイサイド駆動巻線ｎｂ２に誘起される負電圧が、ツェナーダイオードＤｚ１，Ｄｚ２及び抵抗Ｒ７の直列回路で定電圧化され、キャパシタＣｂ２及び抵抗Ｒ８による時定数回路に印加される。
【００６２】
その後、第１のスイッチング素子Ｑ１がターンオフすると、ハイサイド駆動巻線ｎｂ２に誘起される正電圧が抵抗Ｒ５を介して第２のスイッチング素子Ｑ２に正電圧が印加されて、Ｑ２がターンオンする。また、ハイサイド駆動巻線ｎｂ２に誘起される正電圧が、ツェナーダイオードＤｚ１，Ｄｚ２及び抵抗Ｒ７の直列回路で定電圧化され、キャパシタＣｂ２及び抵抗Ｒ８による時定数回路に、前記安定化された正電圧が印加される。
【００６３】
キャパシタＣｂ２の電圧が約０．６Ｖを超えた時点でトランジスタＱ３がオンし、これにより、第２のスイッチング素子Ｑ２がターンオフする。
【００６４】
以上の動作によって、キャパシタＣｂ２の充電時間すなわち第１のスイッチング素子Ｑ１のオン時間と、キャパシタＣｂ２の放電時間すなわち第２のスイッチング素子Ｑ２のオン時間はほぼ等しくなる。
【００６５】
図１０においてＴＱ１ＯＮ（１）とＴＱ２ＯＮ（１）は上述の動作により等しくなっている。ここで第１のスイッチング素子Ｑ１のオン時間が長くなりＴＱ１ＯＮ（２）となったとき、Ｖｄｓ１およびＶＣｂ２は点線で示された波形図となる。このときもＴＱ１ＯＮ（２）とＴＱ２ＯＮ（２）は上述の動作により等しくなっている。
【００６６】
《第７の実施形態》
図１１は第７の実施形態に係るスイッチング電源装置１０７の回路図である。
第１〜第６の実施形態ではオン時間比率Ｄａ（＝TQ2ON／TQ1ON）＝１  となるようにしたが、第７の実施形態では、オン時間比率Ｄａ（＝TQ2ON／TQ1ON）≠１  に対応する例である。
【００６７】
第１の実施形態で示したスイッチング電源装置と異なるのは、第２のスイッチング制御回路６７の構成である。この例では、２つの定電流回路ＣＣ２１，ＣＣ２２、逆流防止用のダイオードＤ１，Ｄ２キャパシタＣ５を備えている。
【００６８】
第１のスイッチング素子Ｑ１がターンオンすると、ハイサイド駆動巻線ｎｂ２に誘起される電圧で、キャパシタＣｂ２→定電流回路ＣＣ２２→ダイオードＤ２→ハイサイド駆動巻線ｎｂ２の経路で、キャパシタＣｂ２が定電流によって負方向に放電される。
【００６９】
その後、第１のスイッチング素子Ｑ１がターンオフすると、ハイサイド駆動巻線ｎｂ２に誘起される正電圧で抵抗Ｒ５及びキャパシタＣ５を介して第２のスイッチング素子Ｑ２に正電圧が印加されて、Ｑ２がターンオンする。また、ハイサイド駆動巻線ｎｂ２→ダイオードＤ１→定電流回路ＣＣ２１→キャパシタＣｂ２の経路で、キャパシタＣｂ２が定電流によって正方向に充電される。キャパシタＣｂ２の電圧が約０．６Ｖを超えた時点でトランジスタＱ３がオンし、これにより、第２のスイッチング素子Ｑ２がターンオフする。
【００７０】
キャパシタＣｂ２に対する充電電流と放電電流が独立に定められるので、キャパシタＣｂ２の放電時間すなわち第１のスイッチング素子Ｑ１のオン時間と、キャパシタＣｂ２の充電時間すなわち第２のスイッチング素子Ｑ２のオン時間は異なる。但し、キャパシタＣｂ２に対する充電時間と放電時間との比は一定であり、且つ第１のスイッチング素子Ｑ１のオン時間と比例関係（線形）にある。そのため、オン時間比率Ｄａ（＝TQ2ON／TQ1ON）は予め定めた関係で一定に保たれる。
【００７１】
ここで例えば、電力変換回路がフライバックコンバータを応用した回路構成であるとする。さらに、スイッチング素子Ｑ２がターンオフしてからトランスのリセット時間が終了し、トランスのリセットが終了したことによるトランス電圧の反転を利用してスイッチング素子Ｑ１をターンオンさせることでトランスに流れる電流を電流臨界モードで動作させる場合について検討する。
【００７２】
電流臨界モードで動作させるとゼロ電圧スイッチングが容易に達成でき、また2次側の整流ダイオードの逆回復時間に伴う損失を低減でき、特定の設計条件において、高効率な動作が実現できる。しかしながら、ＲＣＣ（リンギングチョークコンバータ）のように電流臨界モードで動作させると、負荷の変動に対してスイッチング素子Ｑ１のオン時間が大きく変化し、これに追従してスイッチング素子Ｑ２のオン時間を変化させて、スイッチング周期を変化させることは、従来技術では非常に困難であった。本実施例では、このような課題を次のように解決している。
【００７３】
図１１において、直流入力電圧をＶｉ、出力電圧をＶｏ、１次巻線の巻回数をｎｐ、２次巻線の巻回数をｎｓで表したとき、トランスを励磁する時間ｔｓとトランスをリセットする時間ｔｒとの間には、トランスの磁束の連続性より、ｔｓ・Ｖｉ／ｎｐ＝ｔｒ・Ｖｏ／ｎｓの関係式が成り立つ。よってトランスを励磁する時間ｔｓに対するトランスをリセットする時間ｔｒの比は、ｔｒ／ｔｓ＝（ｎｓ・Ｖｉ）／（ｎｐ・Ｖｏ）と表せる。
【００７４】
ここでキャパシタＣｂ２の放電時間TQ1ONと放電電流値Ｉｂ１との積TQ1ON・Ｉｂ１は、放電電荷量となる。同様に、充電電荷量はTQ2ON・Ｉｂ２と表される。定常状態では、放電電荷量と充電電荷量が等しいことから、TQ1ON・Ｉｂ１＝TQ2ON・Ｉｂ２が成り立つ。したがって、オン時間比率Ｄａ＝TQ2ON／TQ1ON＝Ｉｂ１／Ｉｂ２＝1／Ｄｉが成り立つ。
【００７５】
今、Ｄｉ（＝１／Ｄａ）＞（ｔｒ／ｔｓ）、すなわちＤａ＜（ｔｒ／ｔｓ）と設定すると、スイッチング素子Ｑ１のオン時間TQ1ONが変化しても、スイッチング素子Ｑ２のオン時間TQ2ONは、トランスのリセット時間ｔｒよりも常に短くなる。このように設定すると、スイッチング素子Ｑ２がターンオフしてから、トランスのリセット時間が終了することになり、トランスのリセットが終了したことによるトランス電圧の反転を利用してスイッチング素子Ｑ１をターンオンさせることでトランスに流れる電流を電流臨界モードで動作させることができる。さらに、負荷の変動に対してスイッチング素子Ｑ１のオン時間が大きく変化した場合においても、これに追従してスイッチング素子Ｑ２のオン時間を変化させ、電流臨界モードで動作が実現できる。
【００７６】
すなわち本実施例では、充放電電流比率Ｄｉ（＝Ｉｂ２／Ｉｂ１）とオン時間比率Ｄａ（＝TQ2ON／TQ1ON）とは、Ｄｉ＝１／Ｄａの関係が成り立ち、Ｄｉが（ｎｓ・Ｖｉ）／（ｎｐ・Ｖｏ）よりも大きくなるように設定し、オン時間比率（Ｄａ）が負荷電流の変化に対してほぼ一定となるように第２のスイッチング素子Ｑ２のオン時間を制御することにより、コンバータを電流臨界モードで動作させ、負荷の変化に対してスイッチング素子Ｑ１のオン時間が変化して、スイッチング周期が変化しても、ゼロ電圧スイッチングを達成して、2次側の整流ダイオードの逆回復時間に伴う損失を低減することが可能となる。
【００７７】
このように、ローサイドのオン時間に応じた適切なハイサイドのオン時間を、常に一定比率で生成できるので、ハイサイドとローサイドのオン時間が一定でなくてもよい回路方式（例えば前述のフライバック方式やフォワード方式など）にも適用できる。
【００７８】
図１２は、図１１における第１のスイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１、第２のスイッチング素子Ｑ２のゲート・ソース間電圧Ｖｇｓ２、第１のスイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１、及びキャパシタＣｂ２の電圧Ｖｃｂ２の関係を示す波形図である。
【００７９】
第１のスイッチング素子Ｑ１がオンすると、ハイサイド駆動巻線ｎｂ２に負電圧が誘起され、キャパシタＣｂ２の充電電圧ＶＣｂ２は約０．６Ｖから低下していく。その後、第１のスイッチング素子Ｑ１がターンオフすると、ハイサイド駆動巻線ｎｂ２に正電圧が誘起され、キャパシタＣｂ２の充電電圧ＶＣｂ２は上昇していく。このキャパシタＣｂ２の充電電圧ＶＣｂ２が約０．６Ｖを超えると、トランジスタＱ３がオンする。これにより、第２のスイッチング素子Ｑ２のゲート電位が０Ｖになって、第２のスイッチング素子Ｑ２はターンオフする。
【００８０】
キャパシタＣｂ２は定電流回路ＣＣ２１で充電され、定電流回路ＣＣ２２で放電されるので、充電電圧ＶＣｂ２の上昇過程の傾きと下降過程の傾きは異なる。しかし、第１のスイッチング素子Ｑ１のオン時間が変化しても充電電圧ＶＣｂ２の上昇過程の傾きと下降過程の傾きはそれぞれ一定である。そのため、オン時間比率Ｄａ（＝TQ2ON／TQ1ON）は予め定めた関係で一定に保たれる。
【００８１】
《第８の実施形態》
図１３は、第８の実施形態に係るスイッチング電源装置１０８の回路図である。
図１１に示したスイッチング電源装置と異なるのは、第２のスイッチング制御回路６８の構成である。この例では、抵抗Ｒ８１及びダイオードＤ８１の直列回路と、抵抗Ｒ８２及びダイオードＤ８２の直列回路とが並列接続され、この並列回路に抵抗Ｒ７が直列されている。この直列回路がハイサイド駆動巻線ｎｂとキャパシタＣｂ２との間に接続されている。また、ダイオードＤ１１とツェナーダイオードＤｚ１２が逆方向に直列接続された回路がキャパシタＣｂ２の両端に接続されている。
【００８２】
この回路構成によって、ハイサイド駆動巻線ｎｂ２の出力電圧を入力して双方向に一定電圧を発生する。但し、キャパシタＣｂ２に対する充電電流は抵抗Ｒ８１を経由し、放電電流は抵抗Ｒ８２を経由するので、キャパシタＣｂ２に対する充電時定数と放電時定数は異なる。
【００８３】
なお、ダイオードＤ８２にキャパシタＣ８２を並列接続することによって、このキャパシタＣ８２によっても、キャパシタＣｂ２への充電時定数と放電時定数を異ならせている。ダイオードＤ８２に逆方向電圧が印加されている期間において、キャパシタＣ８２に電荷を蓄え、ハイサイド駆動巻線ｎｂ２の電圧が変化するデッドタイムにおいて、キャパシタＣ８２に蓄えられた電荷を放電することができ、結果的に整流ダイオードだけの場合よりも進み位相で電流を流すことができる。これによりキャパシタＣｂ２への充放電の電流量を調整することが可能となり、デッドタイム、特にキャパシタＣｂ２への充放電電流の方向が変化する際における充放電電流の歪みをキャパシタＣ８２で補正できる。
【００８４】
また、キャパシタＣｂ２の両端に接続されているダイオードＤ１１とツェナーダイオードＤｚ１２が逆方向に直列接続された回路は、トランジスタＱ３のベース・エミッタ間の逆方向に印加される電圧をクランプして、過電圧が加えられるのを保護することが可能となる。
【００８５】
図１４は、図１３における第１のスイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１、第２のスイッチング素子Ｑ２のゲート・ソース間電圧Ｖｇｓ２、第１のスイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１、及びキャパシタＣｂ２の電圧Ｖｃｂ２の関係を示す波形図である。
【００８６】
第１のスイッチング素子Ｑ１がオンすると、ハイサイド駆動巻線ｎｂ２に負電圧が誘起され、キャパシタＣｂ２の充電電圧ＶＣｂ２は約０．６Ｖから低下していく。その後、第１のスイッチング素子Ｑ１がターンオフすると、ハイサイド駆動巻線ｎｂ２に正電圧が誘起され、キャパシタＣｂ２の充電電圧ＶＣｂ２は上昇していく。このキャパシタＣｂ２の充電電圧ＶＣｂ２が約０．６Ｖを超えると、トランジスタＱ３がオンする。これにより、第２のスイッチング素子Ｑ２のゲート電位が０Ｖになって、第２のスイッチング素子Ｑ２はターンオフする。
【００８７】
キャパシタＣｂ２に対する充電時定数と放電時定数は異なるが、その比はほぼ一定である。そのため、オン時間比率Ｄａ（＝TQ2ON／TQ1ON）は予め定めた関係で一定に保たれる。
【００８８】
《第９の実施形態》
図１５は、第９の実施形態に係るスイッチング電源装置１０９の回路図である。
図１３に示したスイッチング電源装置と異なるのは、第２のスイッチング制御回路６９の構成である。この例では、抵抗Ｒ８１及びダイオードＤ８１の直列回路と、抵抗Ｒ８２及びダイオードＤ８２の直列回路とが並列接続され、この並列回路と抵抗Ｒ７との接続点とハイサイド駆動巻線ｎｂの一端との間に、２つのツェナーダイオードＤｚ１，Ｄｚ２が逆方向に直列接続された回路が接続されている。すなわち、ツェナーダイオードＤｚ１，Ｄｚ２を付加している。
【００８９】
このように、ハイサイド駆動巻線ｎｂの出力を、ツェナーダイオードＤｚ１，Ｄｚ２と抵抗Ｒ７との直列回路に入力し、ツェナーダイオードＤｚ１，Ｄｚ２の直列回路の電圧を供給するようにしたことにより、ハイサイド駆動巻線ｎｂの電圧の変動による影響を抑制（補正）できる。
【００９０】
《第１０の実施形態》
図１６は、第１０の実施形態に係るスイッチング電源装置１１０の回路図である。
図１５に示したスイッチング電源装置と異なるのは、第２のスイッチング制御回路７０の構成である。ツェナーダイオードＤｚ１，Ｄｚ２の接続関係及びその他の接続関係が異なるが、作用効果は基本的に第９の実施形態と同様である。
【００９１】
このように、ハイサイド駆動巻線ｎｂ２の出力を、ツェナーダイオードＤｚ１，Ｄｚ２と抵抗Ｒ７１、Ｒ７２との直列回路に入力し、ツェナーダイオードＤｚ１，Ｄｚ２に加えられる電圧をキャパシタＣｂ２と抵抗Ｒ８１またはＲ８２とから成る直列回路に供給するようにしたことにより、ハイサイド駆動巻線ｎｂ２の電圧の変動による影響を抑制（補正）できる。
【００９２】
《第１１の実施形態》
図１７は、第１１の実施形態に係るスイッチング電源装置１１１の回路図である。
図１６に示したスイッチング電源装置と異なるのは、第２のスイッチング制御回路７１の構成である。第２のスイッチング制御回路７１では、キャパシタＣ５を抵抗Ｒ５に対して直列接続している。
【００９３】
キャパシタＣ５と抵抗Ｒ５は、第２のスイッチング素子Ｑ２のゲートへの電圧印加に関して時定数に基づいた遅延回路として作用し、第２のスイッチング素子Ｑ２のゲート・ソース間の入力容量に関連して、第２のスイッチング素子Ｑ２のターンオン遅延時間、ゲート・ソース間の電圧値を制御する。
【００９４】
《第１２の実施形態》
図１８は第１２の実施形態に係るスイッチング電源装置１１２の回路図である。
第２の実施形態で図５に示したスイッチング電源装置と異なるのは、第１のスイッチング制御回路８９の構成である。この例では、第１のスイッチング素子Ｑ１の駆動制御回路をＩＣではなくディスクリートの部品で構成している。また、この例では出力電圧検出回路９０の具体例も示している。
【００９５】
出力電圧検出回路９０は、抵抗Ｒ２３、フォトカプラＰＣの発光素子、及びツェナーダイオードＤｚ３の直列回路、抵抗Ｒ２１，Ｒ２２の抵抗分圧回路、この抵抗分割回路の出力部とツェナーダイオードＤｚ３のカソード間を接続する抵抗Ｒ２４及びキャパシタＣ２４から構成されている。
【００９６】
前記出力電圧検出回路９０の構成により、出力電圧が上昇する程、又、上昇変化率が大きい程、フォトカプラＰＣの発光量が増大する、
第１のスイッチング制御回路８９おいて、ローサイド駆動巻線ｎｂ１の一端が抵抗Ｒ９及びキャパシタＣ９を介して第１のスイッチング素子Ｑ１のゲートに接続されている。第１のスイッチング素子Ｑ１のゲートとグランドとの間には、ダイオードＤ７及びトランジスタＱ４の直列回路が接続されている。ローサイド駆動巻線ｎｂ１の両端には、フォトカプラＰＣの受光素子、抵抗Ｒ１０、及びキャパシタＣ１０の充放電回路（時定数回路）が接続されている。そしてキャパシタＣ１０の電圧がトランジスタＱ４のベースに印加されるように、キャパシタＣ１０がトランジスタＱ４に接続されている。
【００９７】
また、第１のスイッチング素子Ｑ１のゲートとグランドとの間にダイオードＤ８とトランジスタＱ５との直列回路が接続されている。さらに、第１のスイッチング素子Ｑ１のソースとトランジスタＱ５のベースとの間に抵抗Ｒ１１が接続されている。
【００９８】
前記第１のスイッチング制御回路８９の動作は次のとおりである。
先ず、図外の起動回路（例えばＰＩ（＋）とＱ１のゲート端子間に接続される起動抵抗など）によって、第１のスイッチング素子Ｑ１がオンすることにより起動動作、すなわち後述する過電流保護動作が開始される。定格動作では、ローサイド駆動巻線ｎｂ１に生じる正電圧によって、フォトカプラＰＣのフォトトランジスタ素子と抵抗Ｒ１０の並列回路を介してキャパシタＣ１０を充放電する充放電回路（時定数回路）の充電が開始される。キャパシタＣ１０の充電電圧が約０．６Ｖに達すると、トランジスタＱ４がターンオンする。これにより、第１のスイッチング素子Ｑ１のゲート電位が低下して、第１のスイッチング素子Ｑ１がターンオフする。第１のスイッチング素子Ｑ１のオフにより、ローサイド駆動巻線ｎｂ１に発生する負電圧により、キャパシタＣ１０の電荷が放電され、負電圧が充電される。
【００９９】
前記第１のスイッチング素子Ｑ１のターンオフ後、第２のスイッチング制御回路６２の作用により、第２のスイッチング素子Ｑ２が第１のスイッチング素子Ｑ１のオン時間と同じ時間だけオンした後、ターンオフする。
【０１００】
第２のスイッチング素子Ｑ２のターンオフにより、ローサイド駆動巻線ｎｂ１に発生する正電圧が抵抗Ｒ９及びキャパシタＣ９を介して第１のスイッチング素子Ｑ１のゲートに印加されて、Ｑ１がターンオンする。
以上の動作を繰り返す。
【０１０１】
なお、第１のスイッチング素子Ｑ１のゲートとグランドとの間にダイオードＤ８及びトランジスタＱ５の直列回路が接続され、第１のスイッチング素子Ｑ１のソースとトランジスタＱ５のベースとの間に抵抗Ｒ１１が接続されている。この構成により、トランジスタＱ５のベース電位が約０．６Ｖを超えるほどの過電流が第１のスイッチング素子Ｑ１に流れると、トランジスタＱ５のオンにより、第１のスイッチング素子Ｑ１が強制的にターンオフされる。すなわち、起動動作や過負荷動作において過電流保護動作をする。
【０１０２】
第１２の実施形態によれば、部品数が少なくスイッチング電源の小型軽量化を図ることができる。
【０１０３】
《第１３の実施形態》
図１９は第１３の実施形態に係るスイッチング電源装置１１３の回路図である。
第１の実施形態で図２に示したスイッチング電源装置と異なるのは、第１のスイッチング制御ＩＣ８４及びその周辺回路の構成である。
前記スイッチング制御ＩＣ８４は、ＩＳ端子を備えた電流モードで動作する一般に廉価なＩＣである。
【０１０４】
スイッチング制御ＩＣ８４のＯＵＴ端子には定電流回路ＣＣ１及びキャパシタＣｂ１の直列回路が接続されていて、キャパシタＣｂ１の充電電圧がＩＳ端子に入力されるように接続されている。
【０１０５】
第２のスイッチング素子Ｑ２のターンオフによりローサイド駆動巻線ｎｂ１に誘起される逆起電力の電圧がＺＴ端子に入力されることにより、スイッチング制御ＩＣ８４はＯＵＴ端子をハイレベルにする。これにより、第１のスイッチング素子Ｑ１がターンオンする。
【０１０６】
定電流回路ＣＣ１は、スイッチング制御ＩＣ８４のＯＵＴ端子の電圧によりキャパシタＣｂ１を定電流充電する。スイッチング制御ＩＣ８４内のコンパレータはキャパシタＣｂ１の電圧とＦＢ端子の電圧とを比較し、ＦＢ端子の電圧が低くなるほど、キャパシタＣｂ１の充電時間が短くなる。すなわち、第１のスイッチング素子Ｑ１のオン時間が短くなって、定電圧化される。
なお、ダイオードＤ９はキャパシタＣｂ１の電荷の放電経路を構成する。
【０１０７】
《第１４の実施形態》
図２０は第１４の実施形態に係るスイッチング電源装置１１４の回路図である。
第１３の実施形態で図１９に示したスイッチング電源装置と異なるのは、第１のスイッチング制御ＩＣ８４の周辺回路の構成である。
スイッチング制御ＩＣ８４のＯＵＴ端子には、抵抗Ｒ１３及びツェナーダイオードＤｚ４からなる定電圧回路が構成されている。このツェナーダイオードＤｚ４には、抵抗Ｒ１４及びキャパシタＣｂ１による時定数回路が接続されている。キャパシタＣｂ１の両端には、抵抗Ｒ１５，Ｒ１６による抵抗分割回路が接続されている。そしてこの抵抗分割回路の出力電圧がスイッチング制御ＩＣ８４のＩＳ端子に接続されている。
その他の構成は、第７の実施形態と同様である。
このように、定電圧で時定数回路を充電するようにしてもよい。
【０１０８】
《第１５の実施形態》
図２１は第１５の実施形態に係るスイッチング電源装置１１５の回路図である。
第１の実施形態で図２に示したスイッチング電源装置と異なるのは、キャパシタＣｒの位置である。図２１においては、トランスＴの二次側を整流平滑回路９１としてブロック化して表している。
【０１０９】
共振キャパシタＣｒは、第１のスイッチング素子Ｑ１のオフ時にインダクタＬｒに流れる電流が流れる経路に挿入されていればよい。そのため、キャパシタＣｒは図２１のように、第２のスイッチング素子Ｑ２のドレインと入力端子ＰＩ（＋）との間に接続されていてもよい。
【０１１０】
《第１６の実施形態》
図２２は第１６の実施形態に係るスイッチング電源装置１１６の回路図である。
第１の実施形態で図２に示したスイッチング電源装置と異なるのは、第２のスイッチング素子Ｑ２及びキャパシタＣｒの位置である。
【０１１１】
共振キャパシタＣｒは、第１のスイッチング素子Ｑ１のオフ時にインダクタＬｒに流れる電流が流れる経路に挿入されていればよいので、キャパシタＣｒは図２２のように、第２のスイッチング素子Ｑ２のドレインと入力端子ＰＩ（Ｇ）との間に接続されていてもよい。
【０１１２】
《第１７の実施形態》
図２３は第１７の実施形態に係るスイッチング電源装置１１７の回路図である。
第１の実施形態で図２に示したスイッチング電源装置と異なるのは、第２のスイッチング素子Ｑ２及びキャパシタＣｒの位置である。
【０１１３】
共振キャパシタＣｒは、第１のスイッチング素子Ｑ１のオフ時にインダクタＬｒに流れる電流が流れる経路に挿入されていればよいので、キャパシタＣｒは図２３のように、１次巻線ｎｐの一端と第２のスイッチング素子Ｑ２のソースとの間に接続されていてもよい。
【０１１４】
《第１８の実施形態》
図２４は第１８の実施形態に係るスイッチング電源装置１１８の回路図である。
第１７の実施形態で図２３に示したスイッチング電源装置と異なるのは、キャパシタＣｒ以外にキャパシタＣｒ１，Ｃｒ２を設けた点である。
【０１１５】
インダクタ、１次巻線ｎｐ、キャパシタＣｒ、第２のスイッチング素子Ｑ２、キャパシタＣｒ１が閉ループを構成するように、キャパシタＣｒ及びＣｒ１を設けている。
【０１１６】
また、キャパシタＣｒ１とインダクタＬｒとの接続点と入力端子ＰＩ（Ｇ）との間にキャパシタＣｒ２を接続している。このように、第２のスイッチング素子Ｑ２に対して直列接続される共振キャパシタ（Ｃｒ１，Ｃｒ２）は複数であってもよい。
【０１１７】
キャパシタＣｒ２を接続することにより、電源電圧Ｖｉから供給される電流は、第１のスイッチング素子Ｑ１のオン時間と第２のスイッチング素子Ｑ２のオン時間の双方の期間において流れ、第１のスイッチング素子Ｑ１のオン時間しか流れない図２３の回路構成と比較して、電源電圧Ｖｉから供給される電流の実効電流が低減される。これにより、電源電圧Ｖｉから供給される電流による導通損を低減することができる。
【０１１８】
《第１９の実施形態》
図２５は第１９の実施形態に係るスイッチング電源装置１１９の回路図である。
この例では、トランスＴの二次巻線ｎｓに、ダイオードＤｓ及びキャパシタＣｏによる整流平滑回路を設けている。また、ダイオードＤｓに対してキャパシタＣｓを並列に接続している。この二次側の構成により、スイッチング電源装置１１９は半波整流のコンバータとして作用する。
【０１１９】
また、図２５では、第１のスイッチング素子Ｑ１の寄生ダイオードＤｑ１及び寄生容量Ｃｑ１、第２のスイッチング素子Ｑ２の寄生ダイオードＤｑ２及び寄生容量Ｃｑ２をそれぞれ図示している。スイッチング素子Ｑ１，Ｑ２の両端には、寄生ダイオードと同方向のダイオードを外付けしてもよい。また、スイッチング素子Ｑ１，Ｑ２の両端にキャパシタを外付けしてもよい。
【０１２０】
《第２０の実施形態》
図２６は第２０の実施形態に係るスイッチング電源装置１２０の回路図である。
第１の実施形態で図２に示したスイッチング電源装置と異なるのは、トランスＴの二次側の構成である。
【０１２１】
第２０の実施形態では、トランスＴの２次巻線ｎｓに、ダイオードＤ２１，Ｄ２２，Ｄ２３，Ｄ２４によるダイオードブリッジ回路及びキャパシタＣｏが接続されている。
このようにダイオードブリッジ回路で全波整流してもよい。
【０１２２】
《第２１の実施形態》
図２７は第２１の実施形態に係るスイッチング電源装置１２１の回路図である。
第１の実施形態で図２に示したスイッチング電源装置と異なるのは、トランスＴの二次側の構成である。
【０１２３】
第２１の実施形態では、トランスＴの２次巻線ｎｓ１の両端に、ダイオードＤｓ及びキャパシタＣｏ１による整流平滑回路が構成され、出力端子ＰＯ（＋）−ＰＯ（Ｇ）間にキャパシタＣｏ３が接続されている。またダイオードＤｆ及びキャパシタＣｏ２の直列回路の中点が出力端子ＰＯ（Ｇ）に接続され、両端はトランスＴの２次巻線ｎｓ１の両端に接続されている。
【０１２４】
このように倍電圧整流回路としてもよい。
【０１２５】
なお、以上に示した各実施形態では、トランスＴの二次側の回路にダイオードによる整流回路を構成したが、このダイオードに代えて整流用のＦＥＴを設けて同期整流してもよい。このことにより、二次側の回路の損失を低減することができる。
【０１２６】
また、本発明は、ハーフブリッジコンバータだけでなく、フルブリッジコンバータなどの多石式のコンバータ、電圧クランプコンバータなどにおいて、二つのスイッチング素子を相補的に交互にオン／オフするスイッチング電源装置に適用できる。
【符号の説明】
【０１２７】
ＣＣ１，ＣＣ２…定電流回路
Ｌｒ…インダクタ
ｎｂ１…ローサイド駆動巻線
ｎｂ２…ハイサイド駆動巻線
ｎｐ…１次巻線
ｎｓ…２次巻線
ｎｓ１，ｎｓ２…２次巻線
ＰＣ…フォトカプラ
ＰＩ（＋），ＰＩ（Ｇ）…入力端子
ＰＯ（＋），ＰＯ（Ｇ）…出力端子
Ｑ１…第１のスイッチング素子
Ｑ２…第２のスイッチング素子
Ｔ…トランス
ｎｐ…１次巻線
ｎｓ…２次巻線
ｎｓ１，ｎｓ２…２次巻線
８１，８４…スイッチング制御ＩＣ（第１のスイッチング制御回路）
６１〜７１…第２のスイッチング制御回路
８５，８６，８７，８８…第２のスイッチング制御回路
８９…第１のスイッチング制御回路
９０…出力電圧検出回路
９１…整流平滑回路
１０１〜１２１…スイッチング電源装置
【図１】
0005397534.tif 000002
【図２】
0005397534.tif 000003
【図３】
0005397534.tif 000004
【図４】
0005397534.tif 000005
【図５】
0005397534.tif 000006
【図６】
0005397534.tif 000007
【図７】
0005397534.tif 000008
【図８】
0005397534.tif 000009
【図９】
0005397534.tif 000010
【図１０】
0005397534.tif 000011
【図１１】
0005397534.tif 000012
【図１２】
0005397534.tif 000013
【図１３】
0005397534.tif 000014
【図１４】
0005397534.tif 000015
【図１５】
0005397534.tif 000016
【図１６】
0005397534.tif 000017
【図１７】
0005397534.tif 000018
【図１８】
0005397534.tif 000019
【図１９】
0005397534.tif 000020
【図２０】
0005397534.tif 000021
【図２１】
0005397534.tif 000022
【図２２】
0005397534.tif 000023
【図２３】
0005397534.tif 000024
【図２４】
0005397534.tif 000025
【図２５】
0005397534.tif 000026
【図２６】
0005397534.tif 000027
【図２７】
0005397534.tif 000028