(57)【特許請求の範囲】
【請求項１】
それぞれ不均等な数のフィンガー（unequal number of fingers）を有する第１のトランジスタと、第２のトランジスタとを備える第１のスィッチであって、前記第１のトランジスタの電流経路の一端と、前記第２のトランジスタの電流経路の一端とが接続される、前記第１のスィッチと、
それぞれ不均等な数のフィンガーを有する第３のトランジスタと、第４のトランジスタとを備える第２のスィッチであって、前記第３のトランジスタのドレインと、前記第４のトランジスタのドレインとが接続される、前記第２のスイッチと、
それぞれが第１のＬＯ信号に結合される第１及び第２のローカル・オシレータ（ＬＯ）ＡＣカップリング・キャパシタであって、前記第１のＬＯ  ＡＣカップリング・キャパシタの出力は、前記第１のトランジスタのゲート電極及び前記第４のトランジスタのゲート電極に結合され、前記第２のＬＯ  ＡＣカップリング・キャパシタの出力は、前記第２のトランジスタのゲート電極及び前記第３のトランジスタのゲート電極に結合される、前記第１及び第２のローカル・オシレータ（ＬＯ）ＡＣカップリング・キャパシタと、
を備え、
前記第１、第２、第３、及び第４のトランジスタの電流経路の一端に、無線周波数信号が入力され、
前記第１、第２、第３、及び第４のトランジスタの電流経路の他端は、ベースバンド出力端子に接続される二重平衡変調器（double balanced mixer）。
【請求項２】
前記第１及び第３のトランジスタは、ｎ−１個のフィンガーを有し、前記第２及び第４のトランジスタは、ｎ＋１個のフィンガーを有する
請求項１の二重平衡変調器（double balanced mixer）。
【請求項３】
それぞれ不均等な数のフィンガーを有する第５のトランジスタと、第６のトランジスタとを備える第３のスィッチであって、前記第５のトランジスタの電流経路の一端と、前記第６のトランジスタの電流経路の一端とが接続される、前記第３のスィッチと、
それぞれ不均等な数のフィンガーを有する第７のトランジスタと、第８のトランジスタとを備える第４のスィッチであって、前記第７のトランジスタの電流経路の一端と、前記第８のトランジスタの電流経路の一端とが接続される、前記第４のスイッチと、
それぞれが第２のＬＯ信号に結合される第３及び第４のＬＯ  ＡＣカップリング・キャパシタであって、前記第３のＬＯ  ＡＣカップリング・キャパシタの出力は、前記第５のトランジスタのゲート電極及び前記第８のトランジスタのゲート電極に結合され、前記第４のＬＯ  ＡＣカップリング・キャパシタの出力は、前記第６のトランジスタのゲート電極及び前記第７のトランジスタのゲート電極に結合される、前記第３及び第４のＬＯ  ＡＣカップリング・キャパシタと、
を更に備え、
前記第５、第６、第７、及び第８のトランジスタの電流経路の一端に、無線周波数信号が入力され、
前記第５、第６、第７、及び第８のトランジスタの電流経路の他端に、ベースバンド出力端子に接続される
請求項１の二重平衡変調器（double balanced mixer）。
【請求項４】
前記第１、第２、第３、第４、第５、第６、第７、及び第８のトランジスタは、ＭＯＳトランジスタである
請求項３の二重平衡変調器（double balanced mixer）。
【請求項５】
前記二重平衡変調器は、前記二重平衡変調器のＩＭ２ミスマッチについて校正するデジタル・アナログ変換器（ＤＡＣ）に連結することについて適用される
請求項１の二重平衡変調器（double balanced mixer）。
【請求項６】
前記二重平衡変調器は、パッシヴ二重平衡変調器である
請求項１の二重平衡変調器（double balanced mixer）。
【請求項７】
前記二重平衡変調器は、パッシヴ二重平衡変調器である
請求項２の二重平衡変調器（double balanced mixer）。
【請求項８】
前記二重平衡変調器は、パッシヴ二重平衡変調器である
請求項３の二重平衡変調器（double balanced mixer）。
【請求項９】
前記二重平衡変調器は、パッシヴ二重平衡変調器である
請求項４の二重平衡変調器（double balanced mixer）。
【請求項１０】
前記二重平衡変調器は、パッシヴ二重平衡変調器である
請求項５の二重平衡変調器（double balanced mixer）。
【請求項１１】
前記二重平衡変調器は、アクティヴ二重平衡変調器である
請求項１の二重平衡変調器（double balanced mixer）。
【請求項１２】
それぞれ不均等な数のフィンガー（unequal number of fingers）を有する第１のトランジスタと、第２のトランジスタとを備える第１のスィッチであって、前記第１のトランジスタの電流経路の一端と、前記第２のトランジスタの電流経路の一端とが接続される、前記第１スィッチと、
それぞれ不均等な数のフィンガーを有する第３のトランジスタと、第４のトランジスタとを備える第２のスィッチであって、前記第３のトランジスタの電流経路の一端と、前記第４のトランジスタの電流経路の一端とが接続される、前記第２のスイッチと、
それぞれが第１のＬＯ信号に結合される第１及び第２のＬＯ  ＡＣカップリング・キャパシタであって、前記第１のＬＯ  ＡＣカップリング・キャパシタの出力は、前記第１のトランジスタのゲート電極及び前記第４のトランジスタのゲート電極に結合され、前記第２のＬＯ  ＡＣカップリング・キャパシタの出力は、前記第２のトランジスタのゲート電極及び前記第３のトランジスタのゲート電極に結合される、前記第１及び第２のローカル・オシレータ（ＬＯ）ＡＣカップリング・キャパシタと、
を備え、
前記第１、第２、第３、及び第４のトランジスタの電流経路の一端に、無線周波数信号が入力され、
前記第１、第２、第３、及び第４のトランジスタの電流経路の他端に、ベースバンド出力端子に接続される二重平衡変調器（double balanced mixer）を含む無線通信デバイス。
【請求項１３】
前記第１及び第３のトランジスタは、ｎ−１個のフィンガーを有し、前記第２及び第４のトランジスタは、ｎ＋１個のフィンガーを有する請求項１２の無線通信デバイス。
【請求項１４】
それぞれ不均等な数のフィンガーを有する第５のトランジスタと、第６のトランジスタとを備える第３のスィッチであって、前記第５のトランジスタの電流経路の一端と、前記第６のトランジスタの電流経路の一端とが接続される、前記第３のスィッチと、
それぞれ不均等な数のフィンガーを有する第７のトランジスタと、第８のトランジスタとを備える第４のスィッチであって、前記第７のトランジスタの電流経路の一端と、前記第８のトランジスタの電流経路の一端とが接続される、前記第４のスイッチと、
それぞれが第２のＬＯ信号に結合される第３及び第４のＬＯ  ＡＣカップリング・キャパシタであって、前記第３のＬＯ  ＡＣカップリング・キャパシタの出力は、前記第５のトランジスタのゲート電極及び前記第８のトランジスタのゲート電極に結合され、前記第４のＬＯ  ＡＣカップリング・キャパシタの出力は、前記第６のトランジスタのゲート電極及び前記第７のトランジスタのゲート電極に結合される、前記第３及び第４のＬＯ  ＡＣカップリング・キャパシタと、
を更に備え、
前記第５、第６、第７、及び第８のトランジスタの電流経路の一端に、無線周波数信号が入力され、
前記第５、第６、第７、及び第８のトランジスタの電流経路の他端に、ベースバンド出力端子に接続される
請求項１２の無線通信デバイス。
【請求項１５】
前記二重平衡変調器は、パッシヴ二重平衡変調器である
請求項１２の無線通信デバイス。
【請求項１６】
前記二重平衡変調器は、ネガティヴ二重平衡変調器である
請求項１２の無線通信デバイス。
【請求項１７】
それぞれ不均等な数のフィンガー（unequal number of fingers）を有する第１のトランジスタと、第２のトランジスタとを備える第１のスィッチであって、前記第１のトランジスタの電流経路の一端と、前記第２のトランジスタの電流経路の一端とが接続される、前記第１のスィッチと、
それぞれ不均等な数のフィンガーを有する第３のトランジスタと、第４のトランジスタとを備える第２のスィッチであって、前記第３のトランジスタの電流経路の一端と、前記第４のトランジスタの電流経路の一端とが接続される、前記第２のスイッチと、
それぞれが第１のＬＯ信号に結合される第１及び第２のローカル・オシレータ（ＬＯ）ＡＣカップリング・キャパシタであって、前記第１のＬＯ  ＡＣカップリング・キャパシタの出力は、前記第１のトランジスタのゲート電極及び前記第４のトランジスタのゲート電極に結合され、前記第２のＬＯ  ＡＣカップリング・キャパシタの出力は、前記第２のトランジスタのゲート電極及び前記第３のトランジスタのゲート電極に結合される、前記第１及び第２のローカル・オシレータ（ＬＯ）ＡＣカップリング・キャパシタと、
を備え、
前記第１、第２、第３、及び第４のトランジスタの電流経路の一端に、無線周波数信号が入力され、
前記第１、第２、第３、及び第４のトランジスタの電流経路の他端に、ベースバンド出力端子に接続される二重平衡変調器（double balanced mixer）を含む集積回路。
【請求項１８】
それぞれ、パラレル・トランジスタ・フィンガー（parallel transistor fingers）で定義される複数のトランジスタを含む複数のスィッチであって、それぞれのスィッチの少なくとも第１のトランジスタのフィンガー数は、同じスィッチの少なくとも第２のトランジスタのフィンガー数に関して不均等であり、前記第１のトランジスタの電流経路の一端と、前記第２のトランジスタの電流経路の一端と、が接続される、前記複数のスィッチと、
それぞれが、ＬＯキャパシタミスマッチを減少するために、前記複数のスィッチのそれぞれの前記第１及び第２のトランジスタのゲート電極と、ＬＯ信号の一端と、に結合される複数のＬＯ  ＡＣカップリング・キャパシタと、
を備え、
前記第１、及び第２のトランジスタの電流経路の一端に、無線周波数信号が入力され、
前記第１、及び第２のトランジスタの電流経路の他端に、ベースバンド出力端子に接続される二重平衡変調器（double balanced mixer）を含む装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して変調器回路に関する。より具体的には、本開示は、成分マッチングが改善された二重平衡変調器回路（double balanced mixer circuits）に関する。
【背景技術】
【０００２】
変調器回路は、種々の用途で用いられる。例えば、変調器回路は、アップ・コンバーティング（up-converting）、またはダウン・コンバーティング（down-converting）の無線周波数（ＲＦ）アプリケーションでしばしば用いられる。この文脈において、アップ・コンバーティング（up-converting）は、差動ベースバンド信号（differential baseband signal）のようなベースバンド信号と、ＲＦ範囲で動作するローカル・オシレータ回路によって生成されるＲＦ信号と、をミキシングする（mixing）プロセスである。このプロセスは、ローカル・オシレータによって生成されたＲＦ信号内に含まれるベースバンド情報を用いて、ミックスＲＦ信号（mixed RF signal）を生成する。ダウン・コンバーティング（down-converting）は、ローカル・オシレータによって生成されるミックスＲＦ信号からベースバンド信号を分ける（separating）プロセスである。無線周波数（ＲＦ）スペクトル（spectrum）が、第１のダウン・コンバージョン（down-conversion）のベースバンドに直接変換される場合、レシーバは、「ホモダイン（homodyne）」「ダイレクト・コンバージョン（direct conversion）」または「Ｚｅｒｏ−ＩＦ」アーキテクチャと呼ばれる。
【０００３】
図１は、従来の二重平衡変調器（double balanced mixer）１００を示している。二重平衡変調器（ＤＢＭ：double balanced mixer）１００は、コモン・ロード（common load）に結合される出力を含む二つの変調器回路を備える。ＤＢＭ１００は概して、それぞれ第１の差動入力信号ＲＦ＿Ｐ、ＲＦ＿Ｍを受信する差動トランジスタ・ペアＭ１／Ｍ２  １１０／１１２及びＭ３／Ｍ４  １１４／１１６の２セットを含む。差動トランジスタ・ペアＭ１／Ｍ２  １１０／１１２及びＭ３／Ｍ４  １１４／１１６の２セットは、それぞれトランジスタ・ペアＭ１／Ｍ２  １１０／１１２及びＭ３／Ｍ４  １１４／１１６のゲートを駆動する第２の差動信号ＬＯ＿Ｐ、ＬＯ＿Ｍを受信する。この第２の差動信号は、典型的にローカル・オシレータ（ＬＯ）から到達する。トランジスタのＭ１  １１０、Ｍ２  １１２、Ｍ３  １１４，及びＭ４  １１６のゲート、ドレイン、ソース端子へのバイアス（biasing）は、従来からよく知られ、記載する必要はない。
【０００４】
Ｍ１  １１０、Ｍ２  １１２、Ｍ３  １１４，及びＭ４  １１６は、トランジスタ・デバイスとして示されるので、図示するような構成において、増幅（amplifying）またはスイッチングデバイスと同等のものとして代用できると知られている。パッシヴ（passive）という用語は、一般的に増幅を実行しない変調器構成を示すように用いられる。アクティヴ（active）という用語は、一般的に増幅を実行する変調器構成を示すように用いられる。ＣＭＯＳ（complementary-metal-oxide）半導体技術は、通常の製造プロセス技術である。
【０００５】
Ｍ１  １１０、Ｍ２  １１２、Ｍ３  １１４，及びＭ４  １１６を適合させることが望ましい。しかしながら、製造誤差は、回路の構成をミスマッチさせ得る。そのようなミスマッチは、回路の出力に、種々の不要な周波数を含ませ得る。例えば、差動デバイスＭ１  １１０、Ｍ２  １１２、Ｍ３  １１４，及びＭ４  １１６のミスマッチは、偶数の調和振動（even harmonics）を引き起こし得る。いくつかのケースにおいて、製造誤差の結果としての調和振動不純物（harmonic impurities）は、とても小さく、事実上ごくわずかであり得る。変動が十分に大きい場合、調和振動不純物（harmonic impurities）は、システム・パフォーマンスにインパクトを与え得る。例えば、ダイレクト・コンバージョン・レシーバのＤＢＭにおいて、２次インター・モジュレーション（ＩＭ２：second order inter-modulation）製品（products）は特に、ベースバンドで信号対雑音電力比（signal to noise ratio）を低下し得る。大きな製造誤差は、システムを完全に動作不能にさせ得る。従って、製造プロセスによって生成された回路のいくつかの部分は、廃棄され得る。それにより、プロセスの“効率（yield）”に影響がある。製造が、より小さなプロセス・ノードに移行する場合、製造プロセス誤差を制御することは、難易度の上昇である。そのような方法は、与えられた変調器回路のスペクトル純度（spectral purity）を改善する。
【０００６】
図２は、ＩＭ製品ミスマッチ修正（ＩＭ２  product mismatch correction）を備える図１の二重平衡変調器を示している。
【０００７】
ミスマッチの影響に対応するため、トランジスタＭ１  ２１０、Ｍ２  ２１２、Ｍ３  ２１４，及びＭ４  ２１６の一つまたはそれ以上のバイアス電圧は、調整され得る。図２の特定の例において、トランジスタＭ２  ２１２、及びＭ４  ２１６のゲート端子は、レジスタＲ２  ２１４及びＲ４  ２１８をそれぞれ介してゲート電圧Ｖｇに接続される。Ｖｇは、オン・チップ電圧リファレンスに結びつけられる場合、構造化可能ではない。
【０００８】
デジタル・アナログ変換器（ＤＡＣ）２２２は、それぞれレジスタＲ１  ２１２及びＲ３  ２１６を通ってトランジスタＭ１  ２１０及びＭ３  ２１４のゲートを構成する。レジスタＲ１  ２１２、Ｒ２  ２１４、Ｒ３  ２１６、及びＲ４  ２１８は、名目上同じ値を有している。より具体的には、差動信号ＩＦ＿Ｐ及びＩＦ＿Ｍがマッチしない場合、ＤＡＣ２２２は、信号ＩＦ＿Ｐ及びＩＦ＿Ｍに厳密にマッチさせるために、二つのデバイスＭ１  ２１０及びＭ３  ２１４のゲートで適当なＤＣ電圧を導入する。デバイスＭ１  ２１０、Ｍ２  ２１２、Ｍ３  ２１４，及びＭ４  ２１６のゲートにおいて、それぞれのバイアス電圧からローカル・オシレータ回路のＤＣ電圧を分離させるので、キャパシタＣ１Ｐ  ２０２、Ｃ１Ｍ  ２０６、Ｃ２Ｐ  ２０４及びＣ２Ｍ  ２０８は、変調器への信号ＬＯ＿Ｐ及びＬＯ＿ＭのＡＣ成分のみを結合するのに役立つ。キャパシタＣ１Ｐ  ２０２、Ｃ１Ｍ  ２０６、Ｃ２Ｐ  ２０４及びＣ２Ｍ  ２０８は、は名目上同じキャパシタンス値を有している。
【０００９】
図２に示す構成において、デバイス・ミスマッチは、考えられるＡＣ結合キャパシタＣ１Ｐ  ２０２、Ｃ１Ｍ  ２０６、Ｃ２Ｐ  ２０４及びＣ２Ｍ  ２０８間のミスマッチによってひきおこされる出力におけるスペクトル純度は考慮せずに修正される。大きなキャパシタが、変調器へのローカル・オシレータ信号を結合するために用いられる場合、ＡＣ結合キャパシタＣ１Ｐ  ２０２、Ｃ１Ｍ  ２０６、Ｃ２Ｐ  ２０４及びＣ２Ｍ  ２０８間のミスマッチは、概してＩＭ２製品のメイン・ソース（main source）ではない。
【００１０】
しかしながら、デバイスが小さくなるにつれて、特により小さいマルチ・モード、マルチ・プロトコル無線トランシーバ・アーキテクチャに対する需要に後押しされ、本明細書に組み込まれた変調器による電力消費及びダイ・エリアを減少することについての必要性が生じる。
【００１１】
技術がスケール・ダウンする場合、本明細書に記載のアクティヴ・デバイス（ダイオード及びトランジスタ等）もまた、サイズがスケール・ダウンする。パッシヴ・デバイス（レジスタ、キャパシタ、またはインジケータ等）は、比べると、比例してスケール・ダウンしない。結果的に、パッシヴ構成は、小型化、及び電力効率のための重要なスタンブリング・ブロック（stumbling block）になるということになる。これは特に変調器において用いられるＡＣカップリング・キャパシタを用いるケースである。
【００１２】
ＡＣカップリング・キャパシタ・サイズの最適なサイズは、変調器の動作の望ましい周波数に直接関連する。動作の望ましい周波数が上昇すると、ＡＣカップリング・キャパシタ値のサイズは、また減少し得る。
【００１３】
しかしながら、任意の減少は、ローカル・オシレータにおいて、キャパシタサイズの減少という願望によって動機付けられたＡＣカップリング・キャパシタンスは、大きなミスマッチという結果になる。このミスマッチは、ＬＯ＿Ｐ及びＬＯ＿Ｍ信号間のカップリング信号強さ（strength）の差を生じ得る。これは、同様に、校正及び修正を要求する変調器のＩＭ２パフォーマンスにインパクトをあたえる。これは、追加のエリア、回路複雑性（circuit complexity）及び電力非効率（power inefficiency）に貢献する追加の回路無しには不可能である。
【００１４】
所定の追加の校正回路なしに、この追加のインパクトのソースを最小限にすることは、同じ極性の一つまたはそれ以上のローカル・オシレータ（ＬＯ）キャパシタが、ＩＭ２校正の目的で分割される二重平衡変調器では有益である。
【図面の簡単な説明】
【００１５】
【図１】図１は、二重平衡変調器を示している。
【図２】図２は、ＩＭ２製品ミスマッチ修正を含む図１の二重平衡変調器を示している。
【図３】図３は、ミスマッチＬＯカップリング・キャパシタを含む二重平衡変調器を示している。
【図４】図４は、例示的な実施形態に従った、パッシヴ二重平衡変調器を示している。
【図５】図５は、他の例示的な実施形態に従った、アクティヴ二重平衡変調器を示している。
【発明を実施するための形態】
【００１６】
“例示的”という言葉は、本明細書では、“例、事例、または実例として役目を果たす”という意味で用いられる。“例示”として本明細書に記載される実施形態は、他の実施形態よりも好ましいまたは有利であるとして解釈される必要はない。
【００１７】
添付した図面に関連して下に示す詳細な記載は、本発明の例示的な実施形態の記載として示され、本発明が実施することができる唯一の実施形態を意味するように示されない。この記載を通して用いられる用語“例示”は、“例、事例、または実例として役目を果たす”ことを意味し、他の例示的な実施形態よりも好ましいまたは有利であるとして解釈されるべきではない。詳細な記載は、発明の例示的な実施形態の十分な理解を提供する目的のために、特定の詳細を含む。発明の例示的な実施形態は、これらの特定の詳細無しで実施されるということが当業者に明らかになるだろう。
【００１８】
当業者は、情報及び信号は、種々のテクノロジー及び技術の多様性のいくつかを用いることで、表され得るということを理解するだろう。例えば、上の記載を通して言及され得る、データ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁場または磁粒、光学場または光子、またはこれらのあらゆる組み合わせにより表され得る。
【００１９】
本開示は、同じ極性（polarity）の一つまたはそれ以上のローカル・オシレータ（ＬＯ）キャパシタが、ＩＭ２校正目的で分割されている二重平衡変調器について記載している。
【００２０】
図３は、ミスマッチLOカップリング・キャパシタ３０２、３０４、３０６、及び３０８を含む二重平衡変調器３００を示している。図示するように、ポジティヴ・ローカル・オシレータ信号（ＬＯＰ）は、キャパシタ３０２及び３０６の第１の端子に結合される。キャパシタ３０２の第２の端子は、トランジスタ３１０のゲート端子に結合される。トランジスタ３１０のドレイン端子は、ポジティヴ・ベースバンド出力端子（ＢＢＰ）に結合される。キャパシタ３０６の第２の端子は、トランジスタ３１４のゲート端子に結合される。トランジスタ３１４のドレイン端子は、ネガティヴ・ベースバンド出力端子（ＢＢＭ）に結合される。
【００２１】
ネガティヴ・ローカル・オシレータ信号（ＬＯＭ）は、キャパシタ３０４及び３０８の第１の端子に結合される。キャパシタ３０４の第２の端子は、トランジスタ３１２のゲート端子に結合される。トランジスタ３１２のソース端子は、ネガティヴ・ベースバンド出力端子（ＢＢＭ）に結合される。キャパシタ３０８の第２の端子は、トランジスタ３１６のゲート端子に結合される。トランジスタ３１６のソース端子は、ポジティヴ・ベースバンド出力端子（ＢＢＰ）に結合される。トランジスタ３１０のソース端子は、トランジスタ３１２のドレイン端子、及びポジティヴＲＦ入力信号（ＲＦＰ）に結合される。トランジスタ３１４のソース端子は、トランジスタ３１６のドレイン端子、及びネガティヴＲＦ入力信号（ＲＦＭ）に結合される。
【００２２】
トランジスタ３１０のゲート端子に存在する信号は、以下のように表される。
【数１】
0005547295.tif 000002
同様にトランジスタ３１２のゲート端子に存在する信号は、以下のように表される。
【数２】
0005547295.tif 000003
トランジスタ３１４のゲート端子に存在する信号は、以下のように表される。
【数３】
0005547295.tif 000004
トランジスタ３１６のゲート端子に存在する信号は、以下のように表される。
【数４】
0005547295.tif 000005
ポジティヴ・ベースバンド出力端子に存在する結果的な信号（resulting signal）は、以下のように表される。
【数５】
0005547295.tif 000006
ネガティヴ・ベースバンド出力端子に存在する結果的な信号は、以下のように表される。
【数６】
0005547295.tif 000007
式５、及び６から、ベースバンド出力端子に存在する結果的な信号は、以下のように表される。
【数７】
0005547295.tif 000008
以上のように、キャパシタ電圧ミスマッチは、かなり、変調器３００の出力ですべてのベースバンド電圧レベルに影響を及ぼす。
【００２３】
現象されたキャパシタ電圧ミスマッチを含む改善されたパッシヴ二重平衡変調器は以下に記載されている。パッシヴ二重平衡変調器は、それぞれがスィッチを含む変調器回路の二つのセットを含んでいる。それぞれのスィッチは、不均等な数のフィンガー（unequal number of fingers）の第１の部分及び第２の部分に別々に分割される。所定のスィッチに関連する第１及び第２のＬＯ  ＡＣカップリング・キャパシタは、第１のLO信号の一端に結合される。第１及び第２のＬＯ  ＡＣカップリング・キャパシタの出力は、対応して、二つのスィッチの第１及び第２の部分に結合される。一実施形態において、不均等な数のフィンガー（unequal number of fingers）は、それぞれ、ｎ＋１及びｎ−１の数のフィンガー（the number of fingers）によって定義される。
【００２４】
図４は、例示的な実施形態に従った、パッシヴ二重平衡変調器４００を示している。ここで、各スィッチ４３０、４３２、４３４、及び４３６は、それぞれが分けられ、性質の異なるトランジスタを構成する不均等な数のフィンガー（unequal number of fingers）Ｎ−Ｘ及びＮ＋Ｘに分割された二つの部分に分割された２Ｎフィンガー（fingers）を有する。例示的な実施形態において、第１の部分はＮ−１フィンガーを含み、第２の部分はＮ＋１フィンガーを含む。ポジティヴ・ローカル・オシレータ信号（ＬＯＰ）は、キャパシタ４０２及び４０６の第１の端子に結合される。キャパシタ４０２の第２の端子は、トランジスタ４１０（Ｎ−１フィンガーを有している）、及び４１５（Ｎ＋１フィンガーを有している）のゲート端子に結合される。トランジスタ４１０のドレイン端子は、ポジティヴ・ベースバンド出力端子（ＢＢＰ）に結合される。トランジスタ４１５のドレイン端子は、ネガティヴ・ベースバンド出力端子（ＢＢＭ）に結合される。キャパシタ４０６の第２の端子は、トランジスタ４１４（Ｎ−１フィンガーを有している）、及び４１１（Ｎ＋１フィンガーを有している）のゲート端子に結合される。トランジスタ４１４のドレイン端子は、ネガティヴ・ベースバンド出力端子（ＢＢＭ）に結合される。トランジスタ４１１のドレイン端子は、ポジティヴ・ベースバンド出力端子（ＢＢＰ）に結合される。
【００２５】
ネガティヴ・ローカル・オシレータ信号（ＬＯＭ）は、キャパシタ４０４及び４０８の第１の端子に結合される。キャパシタ４０４の第２の端子は、トランジスタ４１２（Ｎ−１フィンガーを有している）、及び４１７（Ｎ＋１フィンガーを有している）のゲート端子に結合される。トランジスタ４１２のソース端子は、ネガティヴ・ベースバンド出力端子（ＢＢＭ）に結合される。トランジスタ４１７のソース端子は、ポジティヴ・ベースバンド出力端子（ＢＢＰ）に結合される。キャパシタ４０８の第２の端子は、トランジスタ４１６（Ｎ−１フィンガーを有している）、及び４１３（Ｎ＋１フィンガーを有している）のゲート端子に結合される。トランジスタ４１６のソース端子は、ポジティヴ・ベースバンド出力端子（ＢＢＰ）に結合される。トランジスタ４１３のソース端子は、ネガティヴ・ベースバンド出力端子（ＢＢＭ）に結合される。
【００２６】
トランジスタ４１０のソース端子は、トランジスタ４１２のドレイン端子、トランジスタ４１３のドレイン端子、トランジスタ４１１のソース端子、及びポジティヴＲＦ入力信号（ＲＦＰ）に結合される。トランジスタ４１４のソース端子は、トランジスタ４１６のドレイン端子、トランジスタ４１７のドレイン端子、トランジスタ４１５のソース端子、及びネガティヴＲＦ入力信号（ＲＦＭ）に結合される。
【００２７】
単純化するため、図４の数のフィンガーは、標準化（Ｎ−１の代わりに、我々は（Ｎ−１）／２を有し、Ｎ＋１の代わりに、我々は（Ｎ＋１）／２を有する）されることが考えられる。
【００２８】
パッシヴ二重平衡変調器４００の構成において、トランジスタ４１０及び４１６のゲート端子に存在する信号は以下のように表される。
【数８】
0005547295.tif 000009
トランジスタ４１２及び４１７のゲート端子に存在する信号は以下のように表される。
【数９】
0005547295.tif 000010
トランジスタ４１４及び４１１のゲート端子に存在する信号は以下のように表される。
【数１０】
0005547295.tif 000011
トランジスタ４１６及び４１３のゲート端子に存在する信号は以下のように表される。
【数１１】
0005547295.tif 000012
ポジティヴ・ベースバンド出力端子に存在する結果的な信号（resulting signal）は以下のように表される。
【数１２】
0005547295.tif 000013
ネガティヴ・ベースバンド出力端子に存在する結果的な信号は以下のように表される。
【数１３】
0005547295.tif 000014
ベースバンド出力端子に存在する結果的な信号は以下のように表される。
【数１４】
0005547295.tif 000015
式１４に記載された結果的なベースバンド出力信号からわかるように、ＡＣカップリング・キャパシタからのＬＯミスマッチ結果（LO mismatch resulting）は、スィッチ分割（switch splitting）がパッシヴ・変調器回路内で改善された場合、１／Ｎのファクターによって減少される。
【００２９】
当業者は、さらに、パッシヴ二重変調器は、トランスコンダクタンス増幅器を含むアクティヴ変調器として構成されることができるということを理解するだろう。アクティヴ変調器構成もまた、セパレート部分に分割するスィッチにおいて概して有益であるということも、理解されるべきである。
【００３０】
図５は、他の例示的な実施形態に従った、アクティヴ二重平衡（ＡＤＢ：active double balanced）変調器５００を示している。ここで、ＲＦ信号は、変調器へ、望ましい増幅を供給するトランスコンダクタンス増幅器５２２を介してＡＤＢ変調器５００に結合されている。ここで、図４の実施形態のように、各スィッチ５３０、５３２、５３４、及び５３６は、それぞれが分けられ、性質の異なるトランジスタを構成する不均等な数のフィンガー（unequal number of fingers）Ｎ−Ｘ及びＮ＋Ｘに分割された二つの部分に分割された２Ｎフィンガーを有する。他の例示的な実施形態において、第１の部分はＮ−１フィンガーを含み、第２の部分はＮ＋１フィンガーを含む。図５の例示的な実施形態において、ポジティヴ・ローカル・オシレータ信号（ＬＯＰ）は、キャパシタ５０２及び５０６の第１の端子に結合される。キャパシタ５０２の第２の端子は、トランジスタ５１０（Ｎ−１フィンガーを有している）、及び５１５（Ｎ＋１フィンガーを有している）のゲート端子に結合される。トランジスタ５１０のドレイン端子は、ポジティヴ・ベースバンド出力端子（ＢＢＰ）に結合される。トランジスタ５１５のドレイン端子は、ネガティヴ・ベースバンド出力端子（ＢＢＭ）に結合される。キャパシタ５０６の第２の端子は、トランジスタ５１４（Ｎ−１フィンガーを有している）、及び５１１（Ｎ＋１フィンガーを有している）のゲート端子に結合される。トランジスタ５１４のドレイン端子は、ネガティヴ・ベースバンド出力端子（ＢＢＭ）に結合される。トランジスタ５１１のドレイン端子は、ポジティヴ・ベースバンド出力端子（ＢＢＰ）に結合される。
【００３１】
ネガティヴ・ローカル・オシレータ信号（ＬＯＭ）は、キャパシタ５０４及び５０８の第１の端子に結合される。キャパシタ５０４の第２の端子は、トランジスタ５１２（Ｎ−１フィンガーを有している）、及び５１７（Ｎ＋１フィンガーを有している）のゲート端子に結合される。トランジスタ５１２のドレイン端子は、ネガティヴ・ベースバンド出力端子（ＢＢＭ）に結合される。トランジスタ５１７のドレイン端子は、ポジティヴ・ベースバンド出力端子（ＢＢＰ）に結合される。キャパシタ５０８の第２の端子は、トランジスタ５１６（Ｎ−１フィンガーを有している）、及び５１３（Ｎ＋１フィンガーを有している）のゲート端子に結合される。トランジスタ５１６のドレイン端子は、ポジティヴ・ベースバンド出力端子（ＢＢＰ）に結合される。トランジスタ５１３のドレイン端子は、ネガティヴ・ベースバンド出力端子（ＢＢＭ）に結合される。
【００３２】
トランジスタ５１０のソース端子は、トランジスタ５１２のソース端子、トランジスタ５１３のソース端子、トランジスタ５１１のソース端子、及びトランスコンダクタンス増幅器５２２に結合される。トランジスタ５１４のソース端子は、トランジスタ５１６のソース端子、トランジスタ５１７のソース端子、トランジスタ５１５のソース端子、及びトランスコンダクタンス増幅器５２２に結合される。
【００３３】
ＡＤＢ変調器は、トランスコンダクタンス増幅器の特定の構成を含んで見えるので、これは、例示の目的のみである、変調器設計の当業者は、そのようなトランスコンダクタンス増幅器は、種々の実施形態で改善され得るだろうということをすぐに理解するだろう。
【００３４】
更に、上述された実施形態には二つの部分に分けられたスィッチが記載されているので、一つのスィッチまたは二つのスィッチを、二つ以上の部分に分割すること、一つを他の物に分割しないことが可能または必要であるということが理解されるべきである。
【００３５】
当業者は更に、本明細書で開示された実施形態に関連して述べられた種々の例示的な論理ブロック、モジュール、回路、及びアルゴリズム・ステップが、電子的なハードウェア、コンピュータソフトウェア、またはこの組み合わせが実施され得るということを、正しく理解するだろう。ハードウェア、及びソフトウェアのこの互換性を明確に例示するために、様々な例示的な要素部品、ブロック、モジュール、回路、及びステップは、一般的にそれらの機能に関して上で述べられてきた。そのような機能がハードウェアまたはソフトウェアとして実施されるか否かは、特定のアプリケーション及びシステム全体に課せられた設計制限に依存する。当業者は、記述した機能を特定の各アプリケーションのために様々な方法で実施し得るが、そのような実施の決定は、本発明の例示的な実施形態の範囲から逸脱するものと解釈されるべきではない。
【００３６】
本明細書の開示された実施形態に関連して述べた様々な例示の論理ブロック、モジュール、及び回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル論理デバイス、ディスクリート・ゲートまたはトランジスタ論理、ディスクリート・ハードウェア部品、または、本明細書で述べた機能を実行するように設計されたこれらの組み合わせによって実施され、または実行され得る。汎用プロセッサは、マイクロプロセッサであって良いが、これに代わるものでは、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステート・マシンであり得る。プロセッサはまた、計算デバイスの組み合わせ、例えば、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連係した一つまたはそれ以上のマイクロプロセッサ、または他の任意のそのような構成として実装され得る。
【００３７】
本明細書に開示された実施形態に関連して述べた方法またはアルゴリズムのステップは、直接、ハードウェアにおいて、プロセッサによって実行されるソフトウェア・モジュールにおいて、またはその二つの組み合わせにおいて具体化され得る。ソフトウェア・モジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュ・メモリ、読み出し専用メモリ（ＲＯＭ）、消去及び書き込み可能な読み出し専用メモリ（ＥＰＲＯＭ）、電気的に消去及び書き込み可能な読み出し専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハード・ディスク、リムーバル・ディスク、ＣＤ−ＲＯＭ、または当技術分野で既知である他の形のあらゆる記憶媒体に存在し得る。例となる記憶媒体は、記憶媒体から情報を読み取ることができ、記憶媒体に情報を書き込むことができるようなプロセッサに結合されることができる。代替的に、記憶媒体は、プロセッサに不可欠であり得る。プロセッサと記憶媒体はＡＳＩＣ内にあっても良い。このＡＳＩＣはユーザー装置内にあっても良い。あるいは、プロセッサと記憶媒体は、ディスクリート部品としてユーザー装置内にあっても良い。
【００３８】
一つまたはそれ以上のデザイン例において、述べた機能は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組み合わせ内に実装され得る。ソフトウェアに実装された場合、コンピュータ読み取り可能な媒体に、記憶され、または、一つまたはそれ以上の命令またはコードとして送信され得る。コンピュータ読み取り可能な媒体は、一箇所から他の場所へのコンピュータ・プログラムの転送を促進する任意のメディアを含んでいるコンピュータ記憶メディア及び通信メディアを含む。記憶媒体は、コンピュータによってアクセスされることができる任意の入手可能な媒体であり得る。例のため、そして例に限らず、そのようなコンピュータ読み取り可能な媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光学ディスク記憶、磁気ディスク記憶、または他の磁気記憶デバイス、または、命令またはデータ構造の形態において、望ましいプログラム・コードを運び、記憶することができ、コンピュータによってアクセスされることができる任意の他の媒体を備えることができる。また、任意のつながりは、適切にコンピュータ読み取りメディアと称される。例えば、ソフトウェアが、ウェブサイト、サーバー、または、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、デジタル加入者線（ＤＳＬ）、または赤外線、無線、及びマイクロ波のようなワイヤレス技術を用いる他の遠隔ソース、から送信される場合、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、ＤＳＬ、または赤外線、無線、及びマイクロ波のようなワイヤレス技術は、媒体の定義に含まれる。本明細書に用いたように、ディスク（disk）及びディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、及びブルーレイ（登録商標）ディスク、を含み、ディスク（disk）は大抵磁気的にデータを再生し、ディスク（disc）は光学的またはレーザーでデータを再生する。上の組み合わせは、また、コンピュータ読み取り可能なメディアの範囲の中に含まれるべきである。
【００３９】
開示された例示的な実施形態のこれまでの記載は、当業者が本発明を行う、または用いることを可能にするために提供される。例示的な実施形態の種々の変形は、当業者に直ちに理解され、本明細書で定義された一般的な原理は、本発明のスピリットや範囲から逸脱しない他の実施形態に適用され得る。従って、本開示は、本明細書に記載の例に限定されることは意図されず、開示された本明細書の原理及び新規性のある特徴に一致する広い範囲は認められる。
下記に出願当初明細書の特許請求の範囲を付記する。
１．それぞれのスィッチが不均等な数のフィンガー（unequal number of fingers）の第１の部分及び第２の部分に分割される二つのスィッチと、
それぞれが第１のＬＯ信号に結合される第１及び第２のローカル・オシレータ（ＬＯ）ＡＣカップリング・キャパシタであって、前記第１及び第２のＬＯ  ＡＣカップリング・キャパシタの出力は、それぞれ前記二つのスィッチの前記第１の部分及び第２の部分に結合される前記第１及び第２のローカル・オシレータ（ＬＯ）ＡＣカップリング・キャパシタと、
を備える二重平衡変調器（double balanced mixer）。
２．前記不均等な数のフィンガー（unequal number of fingers）の第１の部分及び第２の部分は、それぞれ、ｎ−１及びｎ＋１の数のフィンガーを含む
１の二重平衡変調器（double balanced mixer）。
３．前記二つのスィッチはスィッチの第１のセットを定義し、前記二重平衡変調器はスィッチの第２のセットを更に備え、前記スィッチの第２のセットは、それぞれ不均等な数のフィンガー（unequal number of fingers）の第１の部分及び第２の部分に分割される
１の二重平衡変調器（double balanced mixer）。
４．前記第１のＬＯ信号に対して反対の極性の第２のＬＯ信号にそれぞれ結合される第３及び第４のＬＯ  ＡＣカップリング・キャパシタであって、
前記第３及び第４のＬＯ  ＡＣカップリング・キャパシタの出力は、前記スィッチの第２のセットの前記第１及び第２の部分に結合される前記第３及び第４のＬＯ  ＡＣカップリング・キャパシタ
を更に備える３の二重平衡変調器（double balanced mixer）。
５．前記スィッチの第１及び第２のセットは、ブリッジ構成（bridge configuration）の中にある
４の二重平衡変調器（double balanced mixer）。
６．前記スィッチの第１及び第２のセットは、ＭＯＳトランジスタである
４の二重平衡変調器（double balanced mixer）。
７．前記二重平衡変調器は、前記二重平衡変調器のＩＭ２ミスマッチについて校正するデジタル・アナログ変換器（ＤＡＣ）に連結することについて適用される
１の二重平衡変調器（double balanced mixer）。
８．前記二重平衡変調器は、パッシヴ二重平衡変調器である
１の二重平衡変調器（double balanced mixer）。
９．前記二重平衡変調器は、パッシヴ二重平衡変調器である
２の二重平衡変調器（double balanced mixer）。
１０．前記二重平衡変調器は、パッシヴ二重平衡変調器である
３の二重平衡変調器（double balanced mixer）。
１１．前記二重平衡変調器は、パッシヴ二重平衡変調器である
４の二重平衡変調器（double balanced mixer）。
１２．前記二重平衡変調器は、パッシヴ二重平衡変調器である
５の二重平衡変調器（double balanced mixer）。
１３．前記二重平衡変調器は、パッシヴ二重平衡変調器である
６の二重平衡変調器（double balanced mixer）。
１４．前記二重平衡変調器は、パッシヴ二重平衡変調器である
７の二重平衡変調器（double balanced mixer）。
１５．前記二重平衡変調器は、アクティヴ二重平衡変調器である
１の二重平衡変調器（double balanced mixer）。
１６．それぞれのスィッチが不均等な数のフィンガー（unequal number of fingers）の第１の部分及び第２の部分に分割される二つのスィッチと、
それぞれが第１のＬＯ信号に結合される第１及び第２のＬＯ  ＡＣカップリング・キャパシタであって、前記第１及び第２のＬＯ  ＡＣカップリング・キャパシタの出力は、それぞれ前記二つのスィッチの前記第１の部分及び第２の部分に結合される前記第１及び第２のローカル・オシレータ（ＬＯ）ＡＣカップリング・キャパシタと、
を備える二重平衡変調器（double balanced mixer）を含む無線通信デバイス。
１７．前記不均等な数のフィンガー（unequal number of fingers）の第１の部分及び第２の部分は、それぞれ、ｎ−１及びｎ＋１の数のフィンガーを含む
１６の無線通信デバイス。
１８．前記二つのスィッチはスィッチの第１のセットを定義し、前記二重平衡変調器はスィッチの第２のセットを更に備え、前記スィッチの第２のセットは、それぞれ不均等な数のフィンガー（unequal number of fingers）の第１の部分及び第２の部分に分割される
１６の無線通信デバイス。
１９．前記第１のＬＯ信号に対して反対の極性の第２のＬＯ信号にそれぞれ結合される第３及び第４のＬＯ  ＡＣカップリング・キャパシタであって、
前記第３及び第４のＬＯ  ＡＣカップリング・キャパシタの出力は、前記スィッチの第２のセットの前記第１及び第２の部分に結合される前記第３及び第４のＬＯ  ＡＣカップリング・キャパシタ
１８の無線通信デバイス。
２０．前記二重平衡変調器は、パッシヴ二重平衡変調器である
１６の無線通信デバイス。
２１．前記二重平衡変調器は、ネガティヴ二重平衡変調器である
１６の無線通信デバイス。
２２．それぞれのスィッチが不均等な数のフィンガー（unequal number of fingers）の第１の部分及び第２の部分に分割される二つのスィッチと、
それぞれが第１のＬＯ信号に結合される第１及び第２のＬＯ  ＡＣカップリング・キャパシタであって、前記第１及び第２のＬＯ  ＡＣカップリング・キャパシタの出力は、それぞれ前記二つのスィッチの前記第１の部分及び第２の部分に結合される前記第１及び第２のローカル・オシレータ（ＬＯ）ＡＣカップリング・キャパシタと、
を備える二重平衡変調器（double balanced mixer）を含む集積回路。
２３．それぞれのスィッチは、パラレル・トランジスタ・フィンガー（parallel transistor fingers）で定義される多くの部分を含み、不均等なフィンガー（unequal fingers）である各スィッチの少なくとも第１の部分の数のフィンガーは、同じスィッチの少なくとも第２の部分の数のフィンガーに関連する複数のスィッチと、
それぞれが、ＬＯキャパシタミスマッチを減少するために、前記複数のスィッチのそれぞれの部分に関連する他端と、ＬＯ信号の一端と、に結合される複数のＬＯ  ＡＣカップリング・キャパシタと、
を備える二重平衡変調器（double balanced mixer）を含む装置。
【図１】
0005547295.tif 000016
【図２】
0005547295.tif 000017
【図３】
0005547295.tif 000018
【図４】
0005547295.tif 000019
【図５】
0005547295.tif 000020