(57)【特許請求の範囲】
【請求項１】
基板ベース（１００；６００；１００２）上にアクティブ層（１０１；６０１；１００１）を特にエピタキシーにより形成する段階、およびトレンチ（１０２；６２０；１００５）を特にエッチングによりアクティブ層（１０１；６０１；１００１）内に形成することにより、前記コンポーネントを個別化する段階を含むタイプの、個別電子コンポーネント（１１１；６１１；８０１）のマトリクスを形成する方法であって、前記個別化する段階が、少なくとも前記基板ベース（１００；６００；１００２）を露出するものであり、
前記アクティブ層（１０１；１００１）上に機能材料（１０３；１００７）の層を蒸着する段階と、
前記トレンチ（１０２；１００５）を充填し、前記電子コンポーネント（１１１）の上側面に薄膜（１０５）を形成するように、機能材料の前記層（１０３；１００７）上に、事前に設定されている放射線に対する感光性を有する樹脂（１０４；１００８）を蒸着する段階と、
前記トレンチ（１０２；６２０；１００５）を充填する樹脂の部分の露光を少なくしつつ前記樹脂（１０４；１００８）を前記放射線に少なくとも部分的に曝露する段階と、
前記適切に露光された部分を除去するように前記樹脂（１０４；１００８）を現像する段階と、
前記現像段階の後、外面に現われる前記機能材料層（１０３；１００７）部分を除去する段階と、
残存樹脂の前記部分を除去する段階とを含むことを特徴とする方法。
【請求項２】
前記機能材料（１０３；１００７）は、弾力性および／または導電性および／または不透明性を有することを特徴とする請求項１に記載の個別電子コンポーネントのマトリクスを形成する方法。
【請求項３】
前記露光段階は、フォトリソグラフィマスク（１０７；１００９）を前記樹脂の前記表面に施す段階を含むことを特徴とする請求項１または２に記載の個別電子コンポーネントのマトリクスを形成する方法。
【請求項４】
前記フォトリソグラフィマスク（１０７；１００９）は、前記トレンチを覆う部分を備えることを特徴とする請求項３に記載の個別電子コンポーネントのマトリクスを形成する方法。
【請求項５】
前記露光段階は、前記トレンチ（１０２；１００５）の深さよりも小さく、前記電子コンポーネント（１１１；８０１）の上側面を覆う前記樹脂膜（１０５）の厚さよりも大きい事前に設定されている放射線の被写界深度を選択する段階を含むことを特徴とする請求項１から４のいずれか一項に記載の個別電子コンポーネントのマトリクスを形成する方法。
【請求項６】
前記アクティブ層を形成する前記段階の後に、前記アクティブ層（１０１；６０１；１００１）の前記空き表面上に前記コンポーネントに特徴的な機能素子（６０３；１００４）を蒸着し、および／または埋め込む段階が続くことを特徴とする請求項１から５のいずれか一項に記載の個別電子コンポーネントのマトリクスを形成する方法。
【請求項７】
機能素子（６０３；１００４）を蒸着し、および／または埋め込む前記段階は、電極および／またはメタライゼーション層を蒸着し、および／または埋め込み、それぞれのコンポーネントのハイブリダイゼーションを可能にする段階を含むことを特徴とする請求項６に記載の個別電子コンポーネントのマトリクスを形成する方法。
【請求項８】
前記アクティブ層（１００１）は、第１のタイプの半導体層であること、および機能素子を蒸着し、および／または埋め込む前記段階は、前記アクティブ層の前記空き表面内にそれぞれのコンポーネントに対する第２のタイプ（１００４）の半導体領域を形成する段階を含むことを特徴とする請求項６に記載の個別電子コンポーネントのマトリクスを形成する方法。
【請求項９】
トレンチを形成することにより前記コンポーネントを個別化する前記段階は、それぞれのコンポーネントの少なくとも１つの側面内に前記第２のタイプ（１００６）の半導体領域を形成する段階を含むか、またはその段階が後に続くことを特徴とする請求項８に記載の個別電子コンポーネントのマトリクスを形成する方法。
【請求項１０】
前記側方エッジ内に前記第２のタイプの半導体領域を形成する前記段階は、特に前記「ループホール」タイプのドーピングにより実装されることを特徴とする請求項８に記載の個別電子コンポーネントのマトリクスを形成する方法。
【請求項１１】
前記機能材料は、金属であること、および前記フォトリソグラフィマスクは、前記アクティブ層の前記空き表面上に形成された前記第２のタイプの前記半導体領域（１００４）の前記表面上に金属層（１０１０）を形成するように選択されることを特徴とする、請求項３に依存している場合の請求項８から１０のいずれか一項に記載の個別電子コンポーネントのマトリクスを形成する方法。
【請求項１２】
前記金属層のそれぞれの表面上に導電性バンプ接触部（８１３）を形成する段階を含むことを特徴とする請求項１１に記載の個別電子コンポーネントのマトリクスを形成する方法。
【請求項１３】
前記現像段階の結果、基板（４０２；５０２；６０２；８０３）上に前記マトリクスをハイブリダイズする段階を含むことを特徴とする請求項１から１２のいずれか一項に記載の個別電子コンポーネントのマトリクスを形成する方法。
【請求項１４】
隣接する電子コンポーネントの対毎に、前記コンポーネントを隔てるスルートレンチ（１０２、１００５）を少なくとも部分的に覆い、前記トレンチの上部につるされ、前記トレンチを定める側壁のそれぞれとの少なくとも１つの接点を含む、前記コンポーネント（１１１；３０３、３１１；４０３、４１１、４１２；５０１；６０１；８０１、８０２）に接続されている少なくとも１つの膜素子（１１２；３０５、３０７；４０５、４０７；５０６、５１６、５２６；６０６；８１４）を備えることを特徴とする、中に形成されたスルートレンチ（１０２；１００５）を使ってアクティブ層（１０１）内で個別化された少なくとも２つの電子コンポーネント（１１１；３０３、３１１；４０３、４１１、４１２；５０１；６０１；８０１、８０２）のマトリクス。
【請求項１５】
それぞれのコンポーネント（１１１；３０３、３１１；４０３、４１１、４１２；５０１；６０１；８０１、８０２）は、正多角形の全体的形状、特に矩形ベースの平行六面体形状を有することを特徴とする請求項１４に記載のマトリクス。
【請求項１６】
前記素子（１１２；３０５、３０７；４０５、４０７；５０６、５１６、５２６；６０６；８１４）は、不透明であることを特徴とする請求項１４または１５に記載のマトリクス。
【請求項１７】
前記素子（１１２；３０５、３０７；４０５、４０７；５０６、５１６、５２６；６０６；８１４）は、コンポーネント間の相対的変位があっても隣接するコンポーネントとの電気的接続の完全性を維持する十分な弾力性を有することを特徴とする請求項１４から１６の一項に記載のマトリクス。
【請求項１８】
前記素子（１１２；３０５、３０７；４０５、４０７；５０６、５１６、５２６；６０６；８１４）は、導電性であることを特徴とする請求項１４から１７のいずれか一項に記載のマトリクス。
【請求項１９】
前記素子（１１２；３０５、３０７；４０５、４０７；５０６、５１６、５２６；６０６；８１４）は、糸状であることを特徴とする請求項１８に記載のマトリクス。
【請求項２０】
前記素子（１１２；３０５、３０７；４０５、４０７；５０６、５１６、５２６；６０６；８１４）は、表面ベースであることを特徴とする請求項１８に記載のマトリクス。
【請求項２１】
前記素子（３０５、３０６、３０７；４０５、４０７；５０６、５１６、５２６；６０６）は、電気的接触ピックアップ（３０４、３０８、３０９；４０４、４０８、４０９；５０８、５０９；５１８、５１９；５２８、５２９；６０８、６０９）と接触していることを特徴とする請求項１８から２０のいずれか一項に記載のマトリクス。
【請求項２２】
前記接触ピックアップ（３０４、３０８、３０９；４０４、４０８、４０９；５０８、５０９；５１８、５１９；５２８、５２９；６０８、６０９）は、隣接する電子コンポーネント（３０３、３１１；４０３、４１１、４１２；５０１；６０１）の前記対のコンポーネントの面上に形成されることを特徴とする請求項２１に記載のマトリクス。
【請求項２３】
前記接触ピックアップ（５０８、５０９）は、考察対象のコンポーネントの横断面（５０２）の１つに形成されることを特徴とする請求項２１に記載のマトリクス。
【請求項２４】
前記素子（１１２；３０５、３０７；４０５、４０７；５０６、５１６、５２６；６０６；８１４）は、導電層；および、前記接触ピックアップ上に組み立てを行えるようにし、それとともに接触することを意図されている結合層を含む、複数の層から構成されることを特徴とする請求項１７から２３のいずれか一項に記載のマトリクス。
【請求項２５】
前記結合層は、チタン（Ｔｉ）、クロム（Ｃｒ）、およびチタンとタングステンの合金（ＴｉＷ）からなる群から選択された材料で構成されること、および前記導電層は、白金、金、アルミニウム、銅、または銅とベリリウムの合金からなる群から選択された材料で構成されることを特徴とする請求項２４に記載のマトリクス。
【請求項２６】
前記素子（１１２；３０５、３０７；４０５、４０７；５０６、５１６、５２６；６０６；８１４）は、前記コンポーネントの全部または一部に共通であり、連続線またはグリッドを形成することを特徴とする請求項１８から２５の一項に記載のマトリクス。
【請求項２７】
それぞれの電子コンポーネント（８０１）は、バイポーラトランジスタであり、その少なくとも１つの半導体領域（８０５、８０６；１００６）は、その前記側面の１つに形成され、前記素子（８１４）と接触することを特徴とする請求項１８から２６のいずれか一項に記載のマトリクス。
【請求項２８】
基板（６０２）に追加された複数の電子コンポーネント（６１１）を備える電子デバイスを製造する方法であって、
エピタキシーによりアクティブ層（６０１）を犠牲層（６００）上に形成する段階と、
前記アクティブ層（６０１）の空き表面上に、前記コンポーネント（６１１）に特徴的な機能素子（６０３）を蒸着し、および／または埋め込む段階と、
マトリクス内の前記コンポーネント（６１１）を個別化するように、少なくとも前記犠牲層（６００）が出現するまで前記アクティブ層（６０１）内の行および／または列内にトレンチ（６２０）をエッチングする段階と、
接触ピックアップ（６０８、６０９）を形成するように、そのように個別化されたそれぞれのコンポーネント（６１１）の空き面の少なくとも１つに導電性バンプ接触部を形成する段階と、
隣接するコンポーネント（６１１）の前記接触ピックアップ（６０８、６０９）を少なくとも２つずつ接続するように前記トレンチ（６２０）上に広がる少なくとも１つの導電性膜（６０６）を蒸着により形成し、前記膜（６０６）がコンポーネント（６１１）間の相対的変位があるにもかかわらず前記電気的接続を維持するのに十分な弾力性を与えるために設定された厚さを有する段階と、
前記コンポーネント（６１１）を基板（６０２）上にハイブリダイズする段階と、
前記機能素子（６０３）の全部または一部を突起したまま残すようにして、前記基板（６０２）に向かい合って配置されているそれぞれのコンポーネント（６１１）の面を選択的に薄くする段階と、
前記導電性膜（６０６）を露出するように、機械的加工または化学攻撃により前記犠牲層（６００）を除去する段階とを含み、
請求項１により前記アクティブ層を形成し、トレンチをエッチングし、前記少なくとも１つの膜を蒸着する前記段階を含むことを特徴とする方法。
【請求項２９】
前記蒸着段階は、
前記アクティブ層（７０１）の表面全体、つまり、前記トレンチ（７２０）の表面全体および前記コンポーネント（７０１）の表面全体を覆う電気絶縁材料の層（７４１）を蒸着する段階と、
フォトリソグラフィにより電気絶縁材料の前記層（７４１）に孔をあけ、その後、前記トレンチ（７２０）の底部で、および前記トレンチ（７２０）のエッジの全部または一部の上で実行されるエッチング作業が続く段階と、
前記コンポーネント（７０１）および前記トレンチ（７２０）の空き表面の全部または一部上に前記導電性膜（７０６）を蒸着する段階と、
前記コンポーネント（７０１）の前記表面をエッチングすることにより前記導電性膜（７０６）を局所的に除去する段階とを含むことを特徴とする請求項２８に記載の複数の電子コンポーネントを備える電子デバイスを製造する方法。
【請求項３０】
前記導体は、導電層および前記接触ピックアップ上に組み立てを行えるようにすることを意図されている結合層を含む複数の層で構成されること、および前記除去段階は、少なくとも前記導電層に関して不活性となるように選択されたプラズマを使用して実行されることを特徴とする請求項２８または２９に記載の複数の電子コンポーネントを備える電子デバイスを製造する方法。
【請求項３１】
基板（３０２；４０２；５０２）に追加された複数の電子コンポーネント（３０３、３１１；４０３、４１１、４１２；５０１；６０１）を備える電子デバイスであって、それぞれのコンポーネント（３０３、３１１；４０３、４１１、４１２；５０１；６０１）はリンク素子（３０１；４０１；５０３；６０３）を使って前記基板（３０２；４０２；５０２；６０２）に機械的に接続され、それぞれのコンポーネント（３０３、３１１；４０３、４１１、４１２；５０１；６０１）は、それに加えて、導体（３０５、３０６、３０７；４０５、４０７；５０６、５１６、５２６；６０６）を形成する部分を使って少なくとも１つの隣接するコンポーネントに電気的に接続され、前記コンポーネントおよびその関連する導体は、請求項１４から２７のいずれか一項に記載のマトリクスを形成することを特徴とする電子デバイス。
【請求項３２】
前記接触ピックアップ（５０８、５０９）は、前記基板（５０２）上に付けられたコンポーネント面に対向するコンポーネント面上に形成されることを特徴とする請求項３１に記載の電子デバイス。
【請求項３３】
前記接触ピックアップ（３０４、３０８、３０９；４０４、４０８、４０９；５１８、５１９；６０８、６０９）は、前記基板（３０２；４０２；５０２；６０２）上に付けられたコンポーネント面上に形成されることを特徴とする請求項３１に記載の電子デバイス。
【請求項３４】
前記コンポーネントは、トランジスタまたはダイオードであることを特徴とする請求項３１から３３のいずれか一項に記載の電子デバイス。
【請求項３５】
請求項３１から３４の一項に記載のデバイスを備え、それぞれのコンポーネント（３０３、３１１；４０３、４１１、４１２；５０１；６０１）は、考察対象の放射線と相互作用することができる材料を含むことを特徴とする、Ｘ線、赤外線、または可視光線のような電磁放射線の検出器。
【請求項３６】
請求項３１から３４の一項に記載のデバイスを備え、それぞれのコンポーネント（３０３、３１１；４０３、４１１、４１２；５０１；６０１）は、垂直キャビティ面発光レーザー放射体（ＶＣＳＥＬ）または発光ダイオードにより構成されることを特徴とする、レーザービームのような電磁放射線の放射体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、個別化された電子コンポーネントの集積化の分野、およびそのような電子コンポーネントを含む集積回路の実装面の機能高密度化に関する。
【０００２】
本発明は、より具体的には、特にエピタキシーにより基板ベース上にアクティブ層を製造する段階および少なくとも基板ベースが現れるまで、トレンチを特にエッチングによりアクティブ層内に形成することで前記コンポーネントを個別化する段階を含むタイプの、個別電子コンポーネントのマトリクスを形成する方法に関する。
【０００３】
本発明は、さらに、中に形成されたスルートレンチを使ってアクティブ層内に個別化された少なくとも２つの電子コンポーネントのマトリクスにも関係する。
【背景技術】
【０００４】
例えばマトリクス検出器などの電子マトリクスデバイスでは、マトリクスを形成する単一素子、または画像処理の分野との類似性により「ピクセル」は、独立の局所的挙動を定義するためにトレンチにより個別化される。例えば、マトリクス検出器の場合、個別コンポーネントにより、そこに入射する放射線を他のコンポーネントと独立して測定することができ、これにより、結局、区別できるドットの画像が形成されうる。
【０００５】
そのように定義されたコンポーネント間の空間は、一般的には、欠点として認識されるが、それは、単位面積当たりのコンポーネントの集積度を制限するだけでなく、またこの体積が、隣接するコンポーネントの挙動を損なったり、または高い故障率を引き起こしたりすることなく一般的な技術と併用するのが困難であると考えられているからである。
【０００６】
例えば、隣接するコンポーネント間の電気的接続は、コンポーネントの上面に溶接された電線を使用して形成されている。しかし、溶接された電線は、使用された溶接部のため脆くなっており、それに加えて、コンポーネントの作業面の一部を使用する。
【０００７】
本発明の目的は、個別コンポーネントのマトリクスおよびそれを形成する方法を提案することにより上述の問題を解決することであるが、ただし、コンポーネント間の空間は、例えば、隣接するピクセル間に信頼性の高い電気的接続を形成したり、隣接するピクセル間の相対的変位を吸収したり、または相互接続部により占有される表面を減らすことによりピクセル密度を高めたりするために、最適な形で使用される。
【０００８】
本発明は、電子コンポーネントのマトリクスの製造の分野に適用され、そのいくつかの寸法は、特にコンポーネント同士を隔てる空間に関係する寸法は、約１０μｍ未満であることに留意されたい。周知のように、このようなコンポーネントの製造は、例えばフォトリソグラフィなどの、これらの規模に特有の技術の実装を必要とする特定の問題の影響を受けることがある。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】「Ｓｕｍｍａｒｙ  ｏｆ  ＨｇＣｄＴｅ  ２Ｄ  ａｒｒａｙ  ｔｅｃｈｎｏｌｏｇｙ  ｉｎ  ｔｈｅ  ＵＫ」、Ｂａｋｅｒ  Ｉ．Ｍ．およびＭａｘｅｙ  Ｃ．Ｄ．、Ｊｏｕｒｎａｌ  ｏｆ  Ｅｌｅｃｔｒｏｎｉｃ  Ｍａｔｅｒｉａｌｓ、第９０巻、第６号、２００１年
【発明の概要】
【発明が解決しようとする課題】
【００１０】
そこで、本発明の目的は、特にエピタキシーにより基板ベース上にアクティブ層を形成する段階、および少なくとも基板ベースが現れるまでトレンチを特にエッチングによりアクティブ層内に形成することで前記コンポーネントを個別化する段階、を含むタイプの、個別電子コンポーネントのマトリクスを形成する方法である。
【課題を解決するための手段】
【００１１】
本発明によれば、この方法は、
アクティブ層上に機能材料の層を蒸着する段階と、
前記トレンチを充填し、電子コンポーネントの上側面に薄膜を形成するようにして、機能材料の層上に、事前に設定されている放射線に対する感光性を有する樹脂を蒸着する段階と、
トレンチを充填する樹脂の部分の露光を少なくしつつ樹脂を前記放射線に少なくとも部分的に曝露する段階と、
適切に露光された部分を除去するように樹脂を現像する段階と、
現像段階の後、外面に現われる機能材料層部分を除去する段階と、
樹脂の残り部分を除去する段階とを含む。
【００１２】
言い換えると、機能材料の層は、露光の結果、これらの段階においてトレンチを充填する樹脂により保護されるということである。実際、トレンチ内の樹脂の露光が不足しているため、その現像が妨げられる。実際、電子コンポーネントを機能化する作業が完了した後（エッチング、イオン攻撃など）、トレンチ内の機能材料の層は損なわれていない。したがって、例えば化学浴法によりトレンチ内の樹脂が除去された後、隣接する電子コンポーネント同士を接続する機能材料の膜が形成される。
【００１３】
次いで、この膜は、特に前記コンポーネントの側部または側面を覆う隣接するコンポーネント同士を隔てる空間を正確に満たすことがわかるであろう。
【００１４】
例えば、マトリクス検出器内のコンポーネントマトリクスを使用し、それを基板にハイブリダイズし（例えば、よく知られているいわゆる「フリップチップ」技術を使用して）、次いで、基板ベースを縮小することを考慮した場合、幅がトレンチと正確に等しい機能材料のブリッジにより接続される電子コンポーネントのマトリクスが得られる。
【００１５】
次いで、多くの応用事例も考えられる。
【００１６】
例えば、このようにして形成されたブリッジを使用し、弾力性のあるブリッジを選択する（例えば、あまり厚くなくすることを選択する）ことにより、隣接するコンポーネント間の相対的変位の問題を解決することも考えられる。これは、ブリッジがさらにコンポーネント間の電気的相互接続部として使用される場合に特に有利である。実際、これらの相互接続部は、隣接するコンポーネント間の相対的変位の大きさが何であれ、与えられ続ける。例えば、あまり厚くないブリッジを用意することを選んだ場合、前記ブリッジは、帯状材または軟質フィルムのような挙動を示し、使用されている電子コンポーネントにより持続されうる相対的変位の大きさに比べて一般的に大きい有意な大きさの歪みを有する。
【００１７】
例えば、機能材料が伝導性を有する場合、ブリッジは、コンポーネントの電気的相互接続部に使用されうる。この電気的相互接続部は、コンポーネントの側面に形成されうるので、その上側面が空きになる。
【００１８】
他の応用事例では、ブリッジが、不透明材料で作られる場合、コンポーネントの完全な光アイソレーションが得られ、したがって、「クロストーク」と呼ばれ、マトリクス検出器においてよく見られる外部ノイズが防止される。実際、いかなる放射線も、これらのブリッジにより保護されているトレンチに到達しえない。したがって、検出される放射線は、電子コンポーネントの検出面に入射する放射線に正確に対応する。
【００１９】
さらに、本発明は、最終的に、ミクロンクラスのマトリクスデバイスの製造の分野において以前には一般に欠陥としてみなされていたものを実装することに留意されたい。
【００２０】
例えば、メタライゼーション領域などの、トレンチにより分離される電子コンポーネントの表面上の機能パターンは、一般に、放射線に基づくサブトラクション法を使用して形成される。サブトラクションという用語は、ここでは、機能材料のコンポーネントの広範な層が表面に蒸着され、余剰機能材料が取り除かれて、パターンを形成するという状況を指している。フォトリソグラフィは、特にこの点に関して引用されうる。
【００２１】
この技術の実施例について考えると、機能材料の広範な層は、感光性樹脂でコーティングされ、次いで、機能パターンを形成するために除去される材料層部分を定義するサブトラクションマスクを通じて、紫外線（ＵＶ）が施される。ＵＶ放射線の効果の下で、露光されたポジティブ樹脂部分は、塩基性溶液を使用する現像プロセスを通じてその樹脂部分を除去することを可能にする化学的転換を維持する。
【００２２】
現像が実行された後、除去すべき材料層の部分は、次いで、外面に現われるようになり、化学エッチングにより除去される。それと同時に、非露光樹脂は、現像によって除去されておらず、したがって、パターンの材料はエッチングから保護される。この非露光樹脂部分が、化学浴法により除去された後、必要な機能パターンが、電子コンポーネントの表面上に現れる。
【００２３】
しかし、よく知られているように、マスキングによりミクロンパターンを形成するためには、放射線波長は、パターンの寸法よりも小さくなければならず、特に、放射線がマスクを通過するときの回折現象を避けるべきである場合にはそうであり、したがって、紫外線を使用してミクロンパターンを形成する。したがって、放射線波長が小さければ小さいほど、放射線の樹脂貫通能力が低いか、または被写界深度が低い。
【００２４】
トレンチを充填する樹脂は、かなりの厚さを有しているため、そっくりそのまま露光されることはなく、したがって、現像により完全に除去することもできない。したがって、トレンチの底部にある不要な材料は、露光した後も、化学エッチングにより除去されえない。
【００２５】
それまでの間、エッチングにより除去することが不可能であるならば、いわゆる深いトレンチ内の機能材料の蒸着は回避されている。
【００２６】
したがって、本発明では、トレンチ底部に機能材料を意図的に蒸着することにより、従来技術においてトレンチを正確に覆うリンク素子を製造する際の欠陥として以前にはみなされていたものを有利に使用する。
【００２７】
本発明によれば、この方法は、有利な特徴として、
機能材料は、考えられる用途に応じて、弾力性を有し、および／または伝導性を有し、および／または不透明である、
露光段階は、フォトリソグラフィマスクを感光性樹脂の表面に施す段階を含む、
フォトリソグラフィマスクは、トレンチを覆う部分を含む、
露光段階は、トレンチの深さよりも小さく、電子コンポーネントの上側面をコーティングする樹脂膜の厚さよりも大きい、樹脂が曝露される放射線に対する被写界深度を選択する段階を含む、
アクティブ層形成段階の後に、前記コンポーネントに特徴的な機能素子を前記アクティブ層の空き表面に蒸着し、および／または埋め込む段階が続く、
機能素子を蒸着し、および／または埋め込む段階は、電極および／またはメタライゼーション層を蒸着し、および／または埋め込み、それぞれのコンポーネントのハイブリダイゼーションを可能にする段階を含む、
アクティブ層は、第１のタイプの半導体層であり、機能素子を蒸着し、および／または埋め込む段階は、アクティブ層の空き表面内にそれぞれのコンポーネントに対する第２のタイプの半導体領域を形成する段階を含む、
トレンチを形成することにより前記コンポーネントを個別化する段階は、それぞれのコンポーネントの少なくとも１つの側面内に第２のタイプの半導体領域を形成する段階を含むか、またはその段階が後に続く、
前記側方エッジ内に第２のタイプの半導体領域を形成する段階は、ドーピング、特に「ループホール（ｌｏｏｐｈｏｌｅ）」ドーピングにより実装される（「ループホール」ドーピングは、材料を同時にドープするイオン衝撃によるエッチングである）、
機能材料は、金属であり、フォトリソグラフィマスクは、アクティブ層の空き表面上に形成された第２のタイプの半導体領域の表面上に金属層を形成するように選択される、
この方法は、前記金属層のそれぞれの表面上に導電性バンプ接触部を形成する段階を含む、
この方法は、現像段階の結果として、基板上にマトリクスをハイブリダイズする段階を含む、という特徴のうちの１つまたは複数を含む。
【００２８】
本発明の他の目的は、さらに、中に形成されたスルートレンチを使ってアクティブ層内に個別化された少なくとも２つの電子コンポーネントのマトリクスである。
【００２９】
本発明によれば、このマトリクスは、隣接する電子コンポーネントのそれぞれの対について、前記コンポーネントに接続されている少なくとも１つの素子を含み、前記コンポーネントを分離するトレンチを少なくとも部分的に覆い、前記トレンチを定める側壁のそれぞれとの少なくとも１つの接点を含む。
【００３０】
言い換えると、隣接するコンポーネント同士の間のリンク素子は、トレンチの全長にわたって広がる少なくとも１つの部分を含む。したがって、最適な使用は、コンポーネント間空間を使用するものである。
【００３１】
特定の実施形態によれば、このマトリクスは、
それぞれのコンポーネントは、正多角形の形状、特に矩形、六角形、三角形などに基づく平行六面体形状を全体として有する、
リンク素子は、不透明である、
リンク素子は、コンポーネント間の相対的な変位に関わらず隣接するコンポーネントとの電気的接続の安全性を維持するのに十分な弾力性を有する、
リンク素子は、導電性である、
リンク素子は、糸状である、
リンク素子は、表面ベースである、
リンク素子は、１つまたは複数のコンポーネントの電気的接触ピックアップと接触している、
前記接触ピックアップは、考察対象のコンポーネントの横断面の側面の１つまたは横断面の１つに形成される、
リンク素子は、接触ピックアップ上に組み立てられるようにすることを意図されている導電層および結合層を含む、複数の層で構成され、外部層は、有利には、チタン（Ｔｉ）、クロム（Ｃｒ）、およびチタンとタングステンの合金（ＴｉＷ）からなる群から選択された材料で構成され、導電層は、有利には、白金、金、アルミニウム、銅、または銅とベリリウムの合金からなる群から選択された材料で構成される、
リンク素子は、前記コンポーネントの全部または一部に共通であり、連続線またはグリッドを形成する、
それぞれの電子コンポーネントは、バイポーラトランジスタであり、その少なくとも１つの半導体領域は、その側面の１つに形成され、前記リンク素子と接触する、という特徴の１つまたは複数を備える。
【００３２】
本発明の他の目的は、基板に加えられた複数の電子コンポーネントを備える電子デバイスを製造する方法である。
【００３３】
本発明によれば、この方法は、
エピタキシーによりアクティブ層を犠牲層上に形成する段階と、
前記アクティブ層の空き表面上に、電極、特にアノード、および／またはそれぞれのコンポーネントをハイブリダイズできるメタライゼーション層などの、前記コンポーネントに特徴的な機能素子を蒸着し、および／または埋め込む段階と、
マトリクス内の前記コンポーネントを個別化するようにして、少なくとも前記犠牲層が出現するまで前記アクティブ層内の行および／または列内にトレンチをエッチングする段階と、
接触ピックアップを形成するようにして、そのように個別化されたそれぞれのコンポーネントの空き面の少なくとも１つに導電性バンプ接触部を形成する段階と、
隣接するコンポーネントの前記接触ピックアップを少なくとも２つずつ接続するように前記トレンチ上に広がる少なくとも１つの導電性膜を蒸着により形成し、前記膜がコンポーネント間の相対的変位があるにもかかわらず電気的接続を維持するのに十分な弾力性を与えるために設定された厚さを有する段階と、
コンポーネントを基板上にハイブリダイズする段階と、
前記機能素子の全部または一部を突起したまま残すようにして、前記基板に向かい合って配置されているそれぞれのコンポーネントの面を選択的に薄くする段階と、
導電性膜が出現するように、機械的加工または化学攻撃により前記犠牲層を除去する段階とを含み、
アクティブ層を形成し、トレンチをエッチングし、少なくとも１つの膜を蒸着する前記段階は前記の方法によるものである。
【００３４】
本発明の特定のいくつかの実施形態によれば、この方法は、以下の特徴の１つまたは複数を含み、
したがって、有利には、蒸着段階は、
前記アクティブ層の表面全体、つまり、トレンチの表面全体および前記コンポーネントの表面全体を覆う電気絶縁材料の１つの層を蒸着する段階と、
フォトリソグラフィにより電気絶縁材料の前記層に孔をあけ、その後、底部で、および前記トレンチのエッジの全部または一部の上で実行されるエッチング作業が続く段階と、
前記コンポーネントおよび前記トレンチの空き表面の全部または一部上に前記導電性膜を蒸着する段階と、
前記コンポーネントの表面をエッチングすることにより前記導電性膜を局所的に取り除く段階とを含む。
【００３５】
さらに、有利なことに、得られる導体は、導電層および接触ピックアップ上に組み立てを行えるようにすることを意図されている結合層を含む複数の層で構成され、また除去段階は、少なくとも前記導電層に関して不活性となるように選択されたプラズマの下で実行される。
【００３６】
本発明の他の目的は、基板に加えられた複数の電子コンポーネントを備える電子デバイスがあり、それぞれのコンポーネントはリンク素子を使って前記基板に機械的に接続されており、それぞれのコンポーネントは、それに加えて、導電体を形成する少なくとも１つの部分を使って少なくとも１つの隣接するコンポーネントに電気的に接続される。本発明によれば、コンポーネントおよびその関連する導体は、前述のタイプのマトリクスを形成する。
【００３７】
特定の実施形態によれば、このデバイスは、
接触ピックアップは、基板上に施されているコンポーネント面と反対側のコンポーネント面上に形成される、
接触ピックアップは、前記基板上に施されているコンポーネント面上に形成される、という特徴の１つまたは複数を含む。
【００３８】
本発明の他の目的は、Ｘ線、赤外線、または可視光線などの電磁放射線の検出器である。本発明によれば、このような検出器は、すでに説明されているようにデバイスにより形成されるマトリクスを備え、それぞれのコンポーネントは、この放射線と相互作用することができる材料を含む。
【００３９】
本発明の他の目的は、すでに説明されているようなデバイスにより形成されるマトリクスを含む、レーザービームなどの電磁放射線の放射体であり、それぞれのコンポーネントは、垂直キャビティ面発光レーザー放射体（ＶＣＳＥＬ）または発光ダイオード（ＬＥＤ）である。
【００４０】
本発明は、もっぱら例により示され、付属の図面に関してなされている、同一の参照符号は同一または類似の素子に関係する、以下の説明を読むことによりよく理解されるであろう。
【図面の簡単な説明】
【００４１】
【図１ａ】本発明に従って、ブリッジにより接続される個別電子コンポーネントを製造する方法を示す図である。
【図１ｂ】本発明に従って、ブリッジにより接続される個別電子コンポーネントを製造する方法を示す図である。
【図１ｃ】本発明に従って、ブリッジにより接続される個別電子コンポーネントを製造する方法を示す図である。
【図１ｄ】本発明に従って、ブリッジにより接続される個別電子コンポーネントを製造する方法を示す図である。
【図１ｅ】本発明に従って、ブリッジにより接続される個別電子コンポーネントを製造する方法を示す図である。
【図１ｆ】本発明に従って、ブリッジにより接続される個別電子コンポーネントを製造する方法を示す図である。
【図１ｇ】本発明に従って、ブリッジにより接続される個別電子コンポーネントを製造する方法を示す図である。
【図１ｈ】本発明に従って、ブリッジにより接続される個別電子コンポーネントを製造する方法を示す図である。
【図１ｉ】本発明による電子コンポーネントのマトリクスの線図である。
【図２ａ】従来技術の電子デバイスの断面を表す線図である。
【図２ｂ】従来技術の電子デバイスの断面を表す線図である。
【図３】本発明による電子コンポーネントのマトリクスを含む第１の電子デバイスの断面を表す線図である。
【図４】本発明による電子コンポーネントのマトリクスを含む第２の電子デバイスの断面を表す線図である。
【図５ａ】それぞれ電気的接触ピックアップの代替え位置を有する本発明による電子コンポーネントのマトリクスを含むデバイスの断面を表す線図である。
【図５ｂ】それぞれ電気的接触ピックアップの代替え位置を有する本発明による電子コンポーネントのマトリクスを含むデバイスの断面を表す線図である。
【図５ｃ】それぞれ電気的接触ピックアップの代替え位置を有する本発明による電子コンポーネントのマトリクスを含むデバイスの断面を表す線図である。
【図６ａ】図３および４のデバイスを製造する方法における異なる段階を示す断面を表す線図である。
【図６ｂ】図３および４のデバイスを製造する方法における異なる段階を示す断面を表す線図である。
【図６ｃ】図３および４のデバイスを製造する方法における異なる段階を示す断面を表す線図である。
【図６ｄ】図３および４のデバイスを製造する方法における異なる段階を示す断面を表す線図である。
【図６ｅ】図６ｄに示されている電子デバイスの上から見た図である。
【図７ａ】図３および４のデバイスを製造する方法の一実施形態におけるいくつかの段階を示す断面を表す線図である。
【図７ｂ】図３および４のデバイスを製造する方法の一実施形態におけるいくつかの段階を示す断面を表す線図である。
【図７ｃ】図３および４のデバイスを製造する方法の一実施形態におけるいくつかの段階を示す断面を表す線図である。
【図７ｄ】図３および４のデバイスを製造する方法の一実施形態におけるいくつかの段階を示す断面を表す線図である。
【図７ｅ】図３および４のデバイスを製造する方法の一実施形態におけるいくつかの段階を示す断面を表す線図である。
【図７ｆ】図３および４のデバイスを製造する方法の一実施形態におけるいくつかの段階を示す断面を表す線図である。
【図８】本発明による電子コンポーネントのマトリクスを含む第３の電子デバイスの断面を表す線図である。
【図９】図８のデバイスを表す電子回路図である。
【図１０ａ】図８のデバイスを製造する方法を示す図である。
【図１０ｂ】図８のデバイスを製造する方法を示す図である。
【図１０ｃ】図８のデバイスを製造する方法を示す図である。
【図１０ｄ】図８のデバイスを製造する方法を示す図である。
【図１０ｅ】図８のデバイスを製造する方法を示す図である。
【発明を実施するための形態】
【００４２】
本発明による方法の実施形態
図１ａから１ｈは、本発明によるミクロンクラスの電子コンポーネントのマトリクスを形成する方法の一実施形態の異なる連続する段階を示している。本発明によれば、この方法は、最初に、例えばエピタキシーにより、基板ベース１００上にアクティブ層１０１を形成する段階（図１ａ）を含む。層１０１は、製造される電子コンポーネントの主要機能に必要であるため、アクティブであると言われる。層１０１は、例えば、ＣｄＨｇＴｅ、ＩｎＳｂ、ＡｓＧａ、Ｓｉ、Ｇｅ、またはさらに複数の量子井戸などのいわゆる検出または発光材料から作られる。
【００４３】
次の段階は、形成されるマトリクス内のコンポーネント１１１を個別化するように、少なくとも基板ベース１００が出現するまで、アクティブ層１０１の行と列内にトレンチ１０２をエッチングすることである（図１ｂ）。エッチングは、例えば、イオンエッチング、反応性プラズマエッチング、または化学エッチングである。
【００４４】
次いで、いわゆる「リフトオフ」技術を使用して、例えば、そうしてエッチングされたアクティブ層１０１の表面上に機能材料１０３の膜が蒸着される（図１ｃ）。膜１０３は、例えば、ＴｉＰｄＡｕ、ＴｉＮｉＡｕ、ＴｉＰｔ、ＣｒＰｄＡｕ、ＯｒＮｉＡｕ、ＣｒＰｔ、Ａｌ、ＣｕＢｅからなる。いくつかの場合において、この膜を形成する層は、異なる材料、例えば、適度の弾力性レベルが得られるように選択された、トレンチの底部の第１の材料、および溶接に適するように選択された、表面の第２の材料で構成することができる。
【００４５】
感光性樹脂１０４は、トレンチ１０２を充填し、電子コンポーネント１１１の上側面に薄膜１０５を形成するようにして、機能膜１０３上に蒸着される（図１ｄ）。ここで使用されている記述用語「薄（い）」は、現像に必要な、樹脂の化学修飾に使用される放射線が膜１０５を完全に貫通してその後の現像において露光された膜部分が完全に除去されうるくらい膜の厚さが十分に小さいことを表す概念を指す。
【００４６】
フォトリソグラフィマスク１０７は、樹脂１０４に向かい合う形で施され、全体がマスク１０７を通じて紫外線１０４に曝される。紫外線の被写界深度は、膜１０５をその厚さ全体にわたって貫通するが、トレンチ１０２の内側の深さ全体にわたって樹脂を貫通することはないように選択される。フォトリソグラフィの分野では周知のように、適切に露光された樹脂部分のみが、化学反応に曝される。マスク１０７の下に配置されているような露光不足の部分およびトレンチ１０２を充填する部分は、このような反応に曝されない。
【００４７】
図１ｅの実施例では、トレンチは、マスクされない。別の方法として、フォトリソグラフィマスク１０７は、前記トレンチ１０２をマスクする。したがって、被写界深度を正確に定めるために、放射線を制御する必要はない。
【００４８】
露光が生じた後、適切に露光された樹脂が現像される（図１ｆ）。この段階の終わりに、マスク１０７によりマスクされた樹脂部分１０９およびトレンチ１０２を充填する部分のみが残る。
【００４９】
次いで、樹脂が消失することにより見えるように残された機能膜１０３の部分は、現像段階に続いて化学攻撃によりエッチングされ（図１ｇ）、次いで、残留樹脂が化学浴法により除去される（図１ｈ）。
【００５０】
この段階の終わりに、次いで、２つの隣接するコンポーネント１１１の間に、トレンチ１０２の壁の直後のブリッジ１１２、およびそれぞれのコンポーネント１１１の上側面上の膜１１０の領域がある。
【００５１】
応用事例によっては、トレンチの樹脂内にＵＶ放射線が貫通する深さを正確に制御することは重要でないことに留意されたい。肝心なのは、現像プロセスの終わりに、トレンチ１０２内に蒸着された膜１０３上に保護樹脂１０４の膜が残っていることである。
【００５２】
機能材料の膜の一領域がそれぞれのコンポーネント１１１の上側面上に形成されるこの方法の一実施形態が説明されている。
【００５３】
この実施形態は、特に、複数の電気的接続部の形成に有用である。実際、導電性機能材料を選択することで、隣接するコンポーネント１１１のそれぞれの対とそれぞれのコンポーネント１１１の上側面上の接続領域との間がブリッジにより相互接続される。
【００５４】
コンポーネント１１１の上側面上に機能材料の一領域を保持する必要がない場合、露光段階で使用されるフォトリソグラフィマスク１０７は無意味なものとなる。次いで、樹脂１０４の表面全体が露光され、樹脂が現像された後、コンポーネントの上側面全体がエッチングされる。
【００５５】
同様に、膜の領域１１０とは別に、コンポーネントの機能化がいっさい実行されない一実施形態が説明されている。途中の段階は、以下の応用例で説明されるようにコンポーネントに特徴的な他の機能素子を蒸着するか、または埋め込むために、必要に応じて実行されうる。
【００５６】
本発明によれば、図１ｉに示されているように、アクティブ層１０１において個別化されている電子コンポーネント１１１のマトリクスは、中に形成されたスルートレンチ１０２を使用して得られる。本発明のマトリクスは、隣接する電子コンポーネント１１１のそれぞれの対について、前記コンポーネント１１１に接続されている少なくとも１つの素子１１２を含み、前記コンポーネントを分離するトレンチ１０２を少なくとも部分的に覆い、前記トレンチ１０２を定める側壁のそれぞれとの少なくとも１つの接点１１４、１１６を含む。
【００５７】
素子１１２、つまり、図１ｉの実施例のブリッジは、アクティブ層１０１内にエッチングされたトレンチ１０２の形状および図１ｃに示されている機能材料膜を蒸着するプロセスに応じてさまざまな形態および寸法を取りうる。例えば、膜は、糸状素子を形成するようにして蒸着されうる。
【００５８】
コンポーネント１１１およびブリッジ１１２により形成され、本発明の方法を使用して得られる、電子コンポーネントのマトリクスには、非常に多くの応用が考えられる。
【００５９】
これは、基板ベース１００を保持するか、または保持せずに、そのようなものとして使用され、および／または電子回路上にハイブリダイズされうる。
【００６０】
本発明の他の特徴および利点は、後述の応用例に関してより明確に現れる。
【００６１】
本発明による方法およびマトリクスの第１の特定の応用
図２から７は、電子マトリクスデバイスの分野における本発明の応用例を示しており、そこでは、個別化された電子コンポーネントのマトリクスが基板上にハイブリダイズされている。前記図は、特にマトリクス検出器での応用を示しており、そこでは、複数の単一検出器素子のマトリクスが感知基板に追加される。
【００６２】
マトリクス検出器を構成するものなどの電子デバイスを組み立てるか、または使用したときに、組み立てられた素子間の膨張差の問題が発生しうる。これらの素子の組み立てまたはハイブリダイゼーションの際に生じるこのような膨張差現象は、電子デバイスの動作を損なう限りにおいて回避されるべきである。実際、これらは、一般的に、組み立てられた電子デバイスを冷却する際に生じる熱機械応力により引き起こされるコンポーネント間の電気的接続の不具合の原因である。
【００６３】
従来技術で説明されている基板を使ってマイクロ電子コンポーネントを組み立てる方法がいろいろあるが、比較的高い温度で溶接または鑞付けすることにより一般的に実施される、組み立て時に発生するこれらの膨張差現象に対する解決策が提案されている。
【００６４】
しかしながら、これらの従来技術の方法は、デバイスのハイブリダイゼーションにおいて生じる膨張差を対処するものであるが、こうして組み立てられたマイクロ電子デバイスは、マイクロ電子デバイスを使用したときに生じる膨張差に必ずしも耐えるわけではない。実際、マイクロ電子デバイスが使用される温度は、それがハイブリダイズされたときの温度と実質的に異なることがある。
【００６５】
したがって、これらの従来技術の方法の１つに従って組み立てられたマイクロ電子デバイスが、程度の差はあれ、組み立てまたはハイブリダイゼーションの際の膨張差を免れている場合でも、使用しているときに発生する膨張差による機械的応力には耐えなければならない。これらの応力は、構成素子間の電気的接続部の不具合、したがってその動作不良を引き起こすことすらありうる。
【００６６】
したがって、残存膨張応力を制限または取り除いて周囲温度で電子コンポーネントを組み立てることが可能であるが、デバイスが使用可能な非常に低い作業温度、例えば、−２００℃と非常に低い温度だと、膨張差が、コンポーネント間に過剰な相対的変位を引き起こす原因となり、延いては、特にマイクロ電子デバイスの端部において、電気的接続に不具合を生じることがある。
【００６７】
従来技術では、そのようなマイクロ電子デバイスをデバイスの使用段階において膨張差により引き起こされる機械的応力に耐えられるようにする２つの解決策が提案されている。これら２つの解決策は、原理については類似しており、それぞれ図２ａおよび２ｂに示されている。
【００６８】
図２ａの実施例では、電子デバイスは、例えば、マトリクス検出器用の感知回路を形成する基板２、および一組の電子コンポーネント３、例えば、半導体材料から作られ、機械的にリンクされ、鑞付けボールなどの接続素子１を使って電気的に接続された「ピクセル」を備える。図２ａに示されている組み立ては、例えば、よく知られている「フリップチップ」組み立て法により行うことができる。
【００６９】
図２ａに示されている電子デバイスでは、一組のコンポーネント１を形成する材料の層は、デバイスの使用段階において膨張差が生じるときに接続素子３により維持される機械的応力を低減するように薄くされる。このような薄い層構造は、実際に、電気的接続部３が故障する危険性を低減するけれども、それと引き換えに、薄層１内の機械的応力および熱的応力を増大し、結局、実際にはこのような応力によりもたらされる問題は前記層へと移される。
【００７０】
その結果、層１は、高いレベルの応力を維持しなければならず、したがって、細部に大きな注意を払って設計および製造されなければならず、そのため、コストが増大する。したがって、その構成材料は、そのような応力に耐えられるように選択されなければならず、そのような選択ですぐに不適切な材料が使用されることがなくなり、これにより、そのような薄層１により実行できる電子的機能が制限される。
【００７１】
図２ｂは、材料層２を薄くし、例えば基板を構成し、その上に層４を重ね合わせることを伴う他の従来技術の解決策を示している。このような構造のため、電気的接続部３により持続される応力を実質的に低減することが可能になるが、図２ａの場合のように、結局、材料層２上の使用段階において作用する機械的および熱的応力が増大する。図２ａに関してすでに述べられている結果とは別に、さらにこの構造により、製造コストの負担が増す。
【００７２】
それに加えて、図２ａまたは２ｂのうちの一方に示されているようなデバイスの構造を有する電子デバイスは、その電子コンポーネントを小型化できる極限を表すものとなっている。実際、それぞれのピクセルが、ある設定された数の電気的接続部を必要とする限りにおいて、デバイスは、それらの電気的接続部を形成する素子３を埋め込むのに必要な空間に依存する。
【００７３】
したがって、そのような電子デバイスにより構成される多数の電磁放射線検出器について、それぞれのピクセルは、少なくとも２つの電気的接続部、つまり、ピクセル特有の接続部とすべてのピクセルに共通の接続部とを備えていなければならない。実際、現在の傾向は、特に検出器またはマトリクス放射体の分野におけるマイクロ電子コンポーネントの小型化である。
【００７４】
次に、開示されたばかりの従来技術の欠点を有していない製造のデバイスおよび方法について説明する。そこで、本発明の応用例の１つは、一方で電気的接続部には使用段階における故障の危険性がなく、他方で電子コンポーネントの適合性がそれらの電気的接続部に必要な空間により制限されることはない、電子デバイスに関するものである。
【００７５】
図３は、本発明の方法により得られる、基板３０２に追加される複数の個別化された電子コンポーネント３０３、３１１を備える電子デバイスの第１の実施形態を示している。
【００７６】
図３に実施例では以下の図のように、電子コンポーネント３０３、３１１は、検出対象の電磁放射線と相互作用することができる材料および例えば、赤外線を検出するのに適しているカドミウム（Ｃｄ）、水銀（Ｈｇ）、およびテルル（Ｔｅ）の合金からなる。しかしながら、電子コンポーネントは、他のタイプのものでもよく、またＸ線、可視（ＬＥＤ）、レーザー（ＶＣＳＥＬ）などの他の形態の放射線の検出または放射などの他の機能を持つものでもよい。実際、大半の検出器および放出体が関わる。
【００７７】
基板３０２それ自体は、一般に電磁放射線のマトリクス検出器の場合と同様に、ＣＭＯＳタイプの半導体回路により構成されうる。
【００７８】
それぞれの電子コンポーネント３０３、３１１は、「フリップチップ」組み立て法の一部として使用されている鑞付けボール、または電気伝導性重合体バンプ接触部などのリンク素子３０１、３１０を使って基板３０２に機械的にリンクされ、また電気的に接続される。したがって、リンク素子は、組み立て物の機械的結合性を確保するのに役立つ。
【００７９】
電磁放射線を検出するために電子デバイスが使用される場合、リンク素子３０１、３１０は、それぞれの電子コンポーネントのアノード極を構成することができる。したがって、光子とコンポーネント３０３、３１１中の物質との間に相互作用が生じたときに放出される電荷担体は、感知回路３０２へと導かれうる。このような電子放射線検出器は、従来、例えば、それぞれマトリクス検出器の１つのピクセルに対応する矩形、正方形、六角形、または三角形に基づく平行六面体の形状などの正多角形の形状全体の中にコンポーネントを収める。
【００８０】
本発明によれば、それぞれのコンポーネント３０３、３１１は、さらに、隣接するコンポーネントのうちの少なくとも１つに電気的に接続される。この電気的接続は、少なくとも１つの弾力的に歪ませることができる導体３０５〜３０７を使って形成される。したがって、導電体３０５〜３０７は、それぞれの電子コンポーネントの表面のうちの１つに電気的接触ピックアップ機能を実現しうる。
【００８１】
さらに、導体３０５〜３０７は弾力があるため、コンポーネント３０３、３１１および基板３０２に膨張差が生じたときに発生する熱機械応力により引き起こされる歪みを吸収することができる。実際、従来技術に関して開示されているように、基板３０２およびコンポーネント３０３、３１１を構成する材料の膨張に差が生じた場合に、それらの素子間に相対的変位が観察されうる。これらの応力は、主に、剪断応力を含むが、クリープ応力なども含みうる。
【００８２】
図３の実施例では、導体３０５〜３０７は、実質的に刃の形をしている、言い換えると、図３の平面に垂直な方向で考えたときに厚さも幅もあまり大きくないということである。したがって、導体３０５〜３０７は、実際、図６ｅにおいて上から見た形で示されているデバイスのようにグリッドの形をとっているため、図３に示されている検出器のすべての点において同じ電位を有する。
【００８３】
導体３０５〜３０７は、それぞれのコンポーネント３０３、３１１の側部の拡張面上に接触部を形成する連続的帯状材またはフィルムの外観を呈する。このような表面ベースの接触は、図３に示されている検出デバイスに共通のカソードを形成しうる、導体３０５〜３０７に向かう電荷担体の流れに対する電気的抵抗を下げるという利点を有する。その結果、アクティブ材料内の応力の除去を通じてそれぞれの電子コンポーネント内の信号劣化を制限する高い信号対雑音比が維持されうる。さらに、デバイスの量子効率を高め、隣接するデバイス間の混変調（漏れ電流）を下げることができる。
【００８４】
ここで、機能材料で作られたブリッジ、この場合導体３０５〜３０７により接続された個別電子コンポーネント３０３、３１１のマトリクスを見ることができる。
【００８５】
さらに、直接的に、またはそれぞれのコンポーネント３０３、３１１に関連する接続手段を通じて、それぞれのピクセルの側部３０４、３０８、および３０９上の導体３０５〜３０７の接触ピックアップを形成できる。
【００８６】
実際、導体は、少なくとも２つの層、つまり、接触ピックアップレベルで関連するコンポーネントによる組み立てが可能な結合層、および定義により、検出器のピクセルの全部または一部に共通の捕集チャネル内の電荷担体を移動するために使用される導電層を含む。
【００８７】
結合または「ロックオン」層は、たまたまチタン（Ｔｉ）から作られるが、クロム（Ｃｒ）などの結合特性に関して知られている他の材料から構成することも可能である。導電層は、白金（Ｐｔ）、金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、または銅とベリリウムの合金（ＣｕＢｅ）などの良導体材料からなる。
【００８８】
しかしながら、ただし本発明の範囲から逸脱することなく、半導体材料中に弾力性のある導体を形成することが考えられる。これは、１つの単一材料を使用して、導電性および機械的結合機能を実現することができることを意味している。
【００８９】
図４は、コンポーネント４０３、４１１、４１２がＣＭＯＳタイプの基板４０２に電気的に接続されている本発明の第２の実施形態を示している。さらに、コンポーネント４０３、４１１、４１２は、基板４０２の表面上に設けられたキャビティ４２０の底部に挿入されたリンク素子４０１、４２３を使って基板４０２に機械的にリンクされる。これにより、このようなリンク素子４０１、４２３は、常温接続を可能にし、溶接に必要な発熱を回避するある種のコネクタを構成する。
【００９０】
さらに、図３に示されている電子デバイスの場合のように、弾力性のある導体４０５、４０７により、隣接するコンポーネント４０３、４１１を互いに電気的に接続することができる。図３の場合のように、導体４０５、４０７は、図４の電子デバイスを構成する素子の材料同士の間の膨張の差により引き起こされる熱機械応力の大半に十分に耐えられる弾力性を有している。
【００９１】
図３に示されている電子デバイスとは異なり、図４に示されているデバイスは、４１１、４１２が２つずつ並んで配置されているピクセルを備え、これにより、導体４０５、４０７との接触ピックアップ４０８〜４０９とともに側部に取り付けられたブロックを構成する。この実施形態は、コンポーネント４１１、４１２を合わせて「島」にすることができること、したがって、接続する箇所の個数を減らし、電子デバイスを製造する方法を簡素化できることを意味している。それに加えて、アクティブ面を増やすことができることを意味している。しかし、基板４０２の周辺領域に配置されている電子コンポーネント４０３は、個別化されたままであり、導体４０５との接触ピックアップ４０４を有する。
【００９２】
ここで、機能材料のブリッジ、この場合導体４０５〜４０７によりリンクされた個別電子コンポーネント４０３、４１１を備える本発明によるマトリクスが得られる。
【００９３】
図５ａ、５ｂ、および５ｃは、電子デバイスを形成するコンポーネント５０１の異なる面上の弾力性のある導体５０６、５１６、５２６の接触ピックアップに対する代替え形態をそれぞれ示している。
【００９４】
したがって、図５ａでは、接触ピックアップ５０８、５０９が、基板５０２上に付けられた面と反対側のコンポーネント５０１の面上に形成される。これは、一方では、ピクセルの下側面上の電気的接続部により占有される空間を減らせることを、他方では、隣接するコンポーネントの間に必要な間隙を縮めることによりコンポーネントのコンパクトさを高めることができることを意味している。
【００９５】
図５ｃの場合、接触ピックアップ５２８、５２９は、基板５０２上に施されたコンポーネントの面上に、言い換えると、この基板５０２と向かい合い、リンク素子、特に鑞付けボール５０３などの機械的素子を受け入れるように配置された下側面上に、特にこの面がすでに接触ピックアップを有している場合に、形成される。これにより、できる限りコンポーネントの上側面に空きを作ることができる。
【００９６】
図５ｂは、接触ピックアップ５１８、５１９が、図３および４に示されている電子デバイスと同様に、それぞれのコンポーネントの側部または側面上に形成される代替え形態を示している。このような代替え形態は、それぞれのコンポーネントの上側表面と下側表面に空きを作り、それにより検出または放射のための「アクティブ」体積を最大にする。
【００９７】
図６ａから６ｄは、本発明により電子デバイスを製造する方法の一実施形態における異なる連続する段階を示している。本発明によれば、図６に示されている方法は、エピタキシーにより犠牲層６００上にアクティブ層６０１を最初に形成する段階を含み、この層は、例えば検出器のピクセルの場合に入射光子と相互作用して電荷担体を放出することによりコンポーネントの主要機能を実現する。
【００９８】
次いで、コンポーネント６１１に特徴的な機能素子６０３が、このアクティブ層６０１の空き表面上に蒸着され、および／または埋め込まれ、たまたま、これらは、個別のアノードおよびメタライゼーション層であり、これによりそれぞれのコンポーネント６１１をハイブリダイズすることができる。
【００９９】
マトリクス内の前記コンポーネント６１１を個別化するように、少なくとも犠牲層６００が出現するまで、アクティブ層６０１内の行および列内にトレンチ６２０がエッチングされる。
【０１００】
導電性バンプ接触部は、接触ピックアップ６０８、６０９を形成するように、個別化されたコンポーネント６１１の側部または側面に形成され、これらの側部は、基板から現れるので「空き」と称されうる。
【０１０１】
次いで、エッチングされたトレンチ６２０上に広がる導電性膜６０６が、例えば、いわゆる「リフトオフ」技術を使用し、隣接するコンポーネント６１１の接触ピックアップ６０８、６０９を互いに接続するようにして、蒸着される。
【０１０２】
本発明によれば、この膜６０６の厚さは、デバイス内に膨張の差が生じた場合に、コンポーネント６１１間に相対的変位があっても電気的接続を維持するのに十分な弾力性をもたらすように決定される。
【０１０３】
次いで、コンポーネント６１１は、基板６０２上にハイブリダイズされ、ここではＣＭＯＳ回路により構成され、次いで、基板６０２と向かい合う形で配置されているそれぞれのコンポーネント６１１の面は、機能素子６０３を突起した状態に残すようにして選択的に薄くされる。
【０１０４】
最後に、導電性膜６０６を露出するように、化学攻撃を使用して犠牲層６００が除去される。
【０１０５】
したがって、アクティブ層を形成し、トレンチをエッチングし、機能膜を蒸着する異なる段階が、図１ａから１ｈに関して説明されている、本発明の方法により実装されることがわかるであろう。
【０１０６】
その後、例えばカソード出力チャネルを形成するように、検出器のすべてのピクセルに共通の捕集手段６３０を加える設定を行うことができる。
【０１０７】
したがって、このような方法を使用することで、本発明による電子デバイスを直接的で費用効果の高い方法により製造することができる。
【０１０８】
したがって、この方法は、事前処理された検出器回路、またはセンサーがまとめてハイブリダイズされている、シリコン（Ｓｉ）ファウンドリからのＣＭＯＳウェハに適用することができる。
【０１０９】
犠牲層６００を除去する段階の化学攻撃を実装するために、この犠牲層を機械加工で厚さ１０μｍにしてから、トレンチ６２０の底部の金属に到達するまでフッ素化プラズマ処理でゲルマニウムの残存層をエッチングするようにできる。この作業を行う際に、ＣＭＯＳ感知回路などの電子デバイスの他の露出部分、またはセンサーもしくは検出回路のエッジを保護することが望ましい。
【０１１０】
図７ａから７ｆは、上述の方法の文脈において実装されうる段階のシーケンスを示しており、これは、
アクティブ層７０１の表面全体、つまりエッチングで形成されたトレンチ７２０の表面全体およびコンポーネント７０１の表面全体を覆う電気絶縁材料７４１の層を蒸着する段階と、
フォトリソグラフィにより電気絶縁材料７４１の前記層に孔をあけ、その後、底部で、および前記トレンチ７２０のエッジの一部の上で実行されるエッチング作業が続き、そうして、それぞれのピクセルの空いている「上側」部分が絶縁材料を剥ぎ取られる段階と、
コンポーネント７０１の空き表面全体にわたって、またトレンチ７２０の表面全体にわたって導電性膜７０６を蒸着する段階と、
前記コンポーネント７０１の表面をエッチングすることにより導電性膜７０６を局所的に取り除く段階とを含む。
【０１１１】
このような段階のシーケンスにより、トレンチ７２０における導電性膜７０６と底部のピクセル７０１との間、したがって、複数のコンポーネント７０１のうちのそれぞれのコンポーネントの空き表面、言い換えると、図７に示されていない基板上に施された面と反対側に配置されている表面上で、接触ピックアップ領域を位置決めすることが可能になる。こうして、接触ピックアップは、コンポーネントのアクティブ部分７０１から遠ざけられ、これにより、電気的攪乱の危険性が制限されるが、これは、近すぎると電気的干渉が誘発されるからである。
【０１１２】
１辺４ｃｍの正方形の検出器を構成する、１５μｍから２０μｍまでのピッチを有する２０００×２０００ピクセルのマトリクス検出器を形成することが可能である。このような検出器では、温度が周囲温度から７７Ｋまで低下したときに膨張が対角線方向に１８μｍに達する可能性がある。実際、このようなピクセルピッチを使用すると、図２ａまたは２ｂに示されている従来の方法では、コンポーネント毎に、言い換えるとピクセル毎に、２つのリンクを実装することは、不可能でないとしても、非常に困難ではある。しかし、この製造法を使用すると、電子放射線検出器を構成するために完全に機能する本発明による電子デバイスを製造することが可能である。
【０１１３】
したがって、上昇であろうと下降であろうと、温度偏差があるときに、本発明の電子デバイスの膨張挙動により、熱機械応力が弾力性のある導体に伝えられうる。それぞれの電子コンポーネントは、個別に、基板を構成する材料の全体的膨張による変位に従う。
【０１１４】
さらに、弾力性のある導体を通じて基板によりそれぞれの電子コンポーネントに局所的に加えられる機械応力および熱応力は、比較的小さく、さらには、弾力性のある導体を構成する材料がインジウム（Ｉｎ）のように比較的軟らかい場合、および／または弾力性のある導体がそれを受け入れる面の中心でそれぞれのコンポーネントに固定される場合に無視できるくらい小さな値にすることさえできる。これは、膨張した際に、歪み、コンポーネントと基板との間の膨張差による機械応力を局所的に「吸収」する弾力性のある導体である。
【０１１５】
膨張に対する抵抗があるというこのような重要な利点とは別に、本発明の電子デバイスを使用することで、基板に追加されるそれぞれのコンポーネントの面上で必要な機械的および電気的リンク素子の数を、例えば、２つから１つに減らすことが可能になる。したがって、このような電子デバイスを小型化することが可能である。
【０１１６】
さらに、本発明によるデバイスは、さらに、表面全体に、例えば、膨張率が電子デバイスに依存しない支持材上に接着されるようにすることにより、集積化できるという利点を有する。したがって、常温の平面物体により感知基板に加えられる機械応力は、基板から機械的に減結合されるので、いっさいピクセルには伝えられない。
【０１１７】
必要になった場合には、直接入射または放射される光子から来る信号への干渉を避けるように、弾力性のある導体膜上に反射防止層を蒸着することも可能である。
【０１１８】
本発明の他の実施形態は、本発明の範囲から逸脱することなく可能である。したがって、検出ピクセルを形成するコンポーネントは、上に示されているように、垂直キャビティ面発光レーザー（略してＶＣＳＥＬ）または発光ダイオード（またはＬＥＤ）などの基本的なレーザー放射体で置き換えることができる。
【０１１９】
言い換えると、図２ａおよび２ｂに関して説明されている問題を解決するという状況では、個別化された電子コンポーネントのマトリクスが感知基板上にハイブリダイズされている、本発明の説明されたばかりの電子マトリクスデバイスへの応用は以下のように要約することができる。
【０１２０】
まず第１に、この応用は、構成素子、コンポーネント、および／または基板が比較的低い熱機械応力に曝され、その電気接続部が特に使用段階において膨張差に耐え、また電子コンポーネントの小型化に対する制限となることがない、電子デバイスに関係する。
【０１２１】
本出願の主題となる電子デバイスは、基板に追加された複数の個別化された電子コンポーネントを備え、それぞれのコンポーネントはリンク素子により基板に機械的にリンクされる。それぞれのコンポーネントは、さらに、電気的接触ピックアップ機能を実現する少なくとも１つの導体を使って少なくとも１つの隣接するコンポーネントに電気的に接続され、前記導体はコンポーネント同士の間に相対的な変位があっても電気的接続を維持する十分な弾力性を有する。
【０１２２】
言い換えると、電子コンポーネントは、すべて、デバイスの素子間の膨張差により引き起こされる熱機械応力をピックアップする少なくとも１つの「柔軟な」導体を使って電気的に接続されまとめられる。さらに、このような導体は、電子コンポーネント間の電気的接触ピックアップ機能を実現するが、これは、基板とそれぞれの電子コンポーネントとの間の機械的および電気的リンク素子の個数を１つに制限できることを意味する。したがって、リンク素子によって必要とされる領域の縮小は、電子コンポーネントを小型化できることを意味している。
【０１２３】
第１の実施形態によれば、この導体は糸状とすることができる。この種の導体構造は、ほとんどスペースを占有しない電気的接触ピックアップをそれぞれの電子コンポーネントの表面上に形成できることを意味する。
【０１２４】
したがって、単純な「電線」で２つの隣接する電子コンポーネントを接続することができる。
【０１２５】
第２の実施形態によれば、この導体は表面ベースの導体とすることができる。表面ベースの導体とは、糸状部分とは反対に、拡張された表面部分のことである。したがって、表面ベース部分という用語は、膜、帯状材、または薄板を記述するために使用されうる。
【０１２６】
言い換えると、このような導体により、電気的接触ピックアップをそれぞれの電子コンポーネントの比較的広範な表面上に配置することができ、これにより、接触部の電気抵抗を下げられる。
【０１２７】
実際、導体は、電気的接触ピックアップと接触していてもよい。
【０１２８】
実用的な一実施形態によれば、それぞれのコンポーネントは、例えば、矩形、正方形、六角形、または三角形に基づく平行六面体形状などの正多角形の全体的形状を有することができる。
【０１２９】
このような形状により、それぞれのコンポーネントがピクセルとして働くマトリクスを形成できる。
【０１３０】
この実用的な一実施形態では、接触ピックアップは、コンポーネントの側面のうちの１つに形成されうる。
【０１３１】
このことは、２つの隣接する電子コンポーネントが、比較的直接的な、したがって費用効果の高い方法で電気的に接続できることを意味する。側面は、基板と向かい合って配置されているコンポーネントの面に垂直な面を意味するものと解釈する。
【０１３２】
この実用的な実施形態によれば、接触ピックアップは、基板上に施されているコンポーネント面と反対側のコンポーネント面上に形成されうる、言い換えると、これが基板上に置かれたときにコンポーネントの上側面に形成されうる。
【０１３３】
このタイプの接触ピックアップは、２つの電子コンポーネントを隔てる間隙を最大限減らして、コンポーネントのコンパクトさを高めることができることを意味している。
【０１３４】
この実用的な実施形態の他の代替え形態によれば、接触ピックアップは、さらに、基板上に施されたコンポーネント面上にも形成されうる、言い換えると、これが基板上に置かれたときにコンポーネントの下側面上に形成されうる。これは、例えば、適切な局所的ドーピングの場合に、接触ピックアップがこの面上ですでに利用可能である場合に特に有益である。
【０１３５】
一実施形態によれば、導体は、接触ピックアップ上に組み立てられるようにすることを意図されている導電層および結合層を含む、複数の層で構成されうる。
【０１３６】
この多層構造により、導体により実現されなければならない２つの機能、つまり、コンポーネント間の導電性と膨張差の熱機械応力を許容するために必要な弾力性が分離されうる。
【０１３７】
こうして、導体の層のそれぞれが、これらの機能の一方または他方を適宜実現できる。
【０１３８】
実際、外部層は、チタン（Ｔｉ）、クロム（Ｃｒ）、およびチタンとタングステンの合金（ＴｉＷ）からなる群から選択された材料で構成され、導電層は、白金（Ｐｔ）、金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、または銅とベリリウムの合金（ＣｕＢｅ）からなる群から選択された材料で構成されうる。
【０１３９】
このような材料により、その複数の機能を適宜実現する導体を製造することができる。
【０１４０】
特定の一実施形態によれば、導体は、コンポーネントの全部または一部に共通であり、この導体は例えば連続線またはグリッドを形成する。
【０１４１】
このような特徴があるため、導体は、例えば、検出器のカソードを構成するために、比較的直接的に、費用効果の高い方法で製造することができる。
【０１４２】
さらに、本出願は、Ｘ線、赤外線、または可視光線などの電磁放射線の検出器に関する。本出願によれば、このような検出器は、すでに説明されているようにデバイスにより形成されるマトリクスを備え、それぞれのコンポーネントは、この放射線と相互作用することができる材料を含む。
【０１４３】
そのように構成された検出器は、構成素子間の膨張差により引き起こされる機械応力に耐える、高水準の小型化を達成できる。
【０１４４】
実際、この検出器の基板は、ＣＭＯＳ技術を使用して半導体回路により構成され、前記放射線と相互作用できる材料は、カドミウム（Ｃｄ）、水銀（Ｈｇ）、およびテルル（Ｔｅ）の合金、ＩｎＧａＡｓ、ＩｎＳｂ、Ｓｉ、またはＧｅとしてよい。このような検出器は、高度の小型化に適合する検出性能を発揮する。
【０１４５】
他方では、本出願は、すでに説明されているようなデバイスにより形成されるマトリクスを含む、レーザービームなどの電磁放射線の放射体に関するものであるが、ただし、それぞれのコンポーネントは、垂直キャビティ面発光レーザー放射体（ＶＣＳＥＬ）または発光ダイオード（ＬＥＤ）である。
【０１４６】
そのように構成された放射体は、高度の小型化を実現することができる。
【０１４７】
さらに、本出願は、基板に加えられた複数の電子コンポーネントを備える電子デバイスを製造する方法に関する。本発明の方法は、
エピタキシーによりアクティブ層を犠牲層上に形成する段階と、
このアクティブ層の空き表面上に、アノード、および／またはそれぞれのコンポーネントをハイブリダイズできるメタライゼーション層などの、これらのコンポーネントに特徴的な機能素子を蒸着し、および／または埋め込む段階と、
マトリクス内のこれらのコンポーネントを個別化するようにして、少なくともこの犠牲層が出現するまでこのアクティブ層内の行および／または列内にトレンチをエッチングする段階と、
接触ピックアップを形成するように、そのように個別化されたそれぞれのコンポーネントの空き面の少なくとも１つに導電性バンプ接触部を形成する段階と、
例えばいわゆるリフトオフ技術を使用して、隣接するコンポーネントの接触ピックアップを少なくとも２つずつ接続するようにトレンチ上に広がる少なくとも１つの導電性膜を蒸着により形成する段階であって、この膜がコンポーネント間の相対的変位があるにもかかわらず電気的接続を維持するのに十分な弾力性を与えるために設定された厚さを有する段階と、
ＣＭＯＳ半導体回路などの、基板上のコンポーネントをハイブリダイズする段階と、
これらの機能素子の全部または一部を突起したまま残すようにして、基板に向かい合って配置されているそれぞれのコンポーネントの面を選択的に薄くする段階と、
導電性膜を露出するように、機械的加工または化学攻撃を使用して犠牲層を除去する段階のシーケンスを含む。
【０１４８】
言い換えると、トレンチをエッチングし、接触ピックアップを形成した後に、本発明の対象を形成する方法は、コンポーネントと場合によっては基板との間に柔軟な導体を形成するのに適している膜を蒸着する段階を含む。
【０１４９】
実際に、この蒸着段階は、
アクティブ層の表面全体、つまり、トレンチの表面全体およびコンポーネントの表面全体を覆う電気絶縁材料の１つの層を蒸着する段階と、
フォトリソグラフィにより電気絶縁材料の層に孔をあけ、その後、底部で、および前記トレンチのエッジの全部または一部の上で実行されるエッチング作業が続く段階と、
コンポーネントおよびトレンチの空き表面の全部または一部上に導電性膜を蒸着する段階と、
コンポーネントの表面をエッチングすることにより導電性膜を局所的に取り除く段階のシーケンスを含む。
【０１５０】
このような製造方法により、電気的接触ピックアップを複数の電子コンポーネントのうちのそれぞれの電子コンポーネントの空き部分の中に形成し、そうして、ピクセル間の電荷担体の外乱および漏れにより引き起こされるそれぞれのコンポーネントの信号の劣化を低減するようにできる。「空き」は、基板により覆われていないコンポーネントの表面の部分、したがってその側面および上側面を意味するものと解釈される。
【０１５１】
特定の一実施形態によれば、導体は、接触ピックアップ上に組み立てられるようにすることを意図されている導電層および結合層を含む、複数の層で構成されうる。さらに、除去段階は、少なくともこの導電層に関して不活性となるように選択されたプラズマを使用して実行されうる。
【０１５２】
これは、良質の導体を比較的安価に製造できることを意味している。
【０１５３】
ブリッジ３０５、３０７、４０５、４０７、６０６の機能が、隣接する電子コンポーネント３０３、３１１、４０３、４１１、６１１の間の電気的相互接続を形成すること、および相対的変位がある場合に前記相互接続を固定することである、マトリクス検出器の製造を対象とする本発明の応用について説明された。
【０１５４】
これらのブリッジ３０５、３０７、４０５、４０７、６０６に対し不透明材料を選択することにより、感光コンポーネント３０３、３１１、４０３、４１１の完全な光分離がなされる。図６ｅを見るとわかるように、電子コンポーネント６１１の上側面のみが入射放射線に自由に曝されるが、それはこれらのコンポーネント間のスペースがブリッジ６０６により光照射から保護されているからであることに留意されたい。
【０１５５】
本発明による方法およびマトリクスの第２の特定の応用
図８から１０は、図２から７に関して説明されているものと似た応用例を示している。第２の応用は、主に電子コンポーネントがバイポーラトランジスタまたはダイオードであるという点で第１の応用と異なる。
【０１５６】
したがって、図２から７に関して説明されている内容は、該当する場合に当業者の技量の範囲内でわずかに修正を加えるだけで後述の応用にも当てはまることは理解されるであろう。
【０１５７】
図８では、感知基板８０３上にハイブリダイズされたコレクタ接地配列のバイポーラトランジスタ８０１、８０２のマトリクスを備える検出器が示されている。次にＮＰＮ型トランジスタの実施例を考察することにする。明らかに、以下に述べることは、ＰＮＰ型トランジスタにも当てはまる。
【０１５８】
それぞれのトランジスタ８０１、８０２は、検出対象の電磁放射線と相互作用することができる、Ｐ型ドーピングされた材料、例えば、赤外線を検出するのに適している、カドミウム（Ｃｄ）、水銀（Ｈｇ）、およびテルル（Ｔｅ）のＰ型ドーピングされた合金から作られたブロック８０４内に形成される。
【０１５９】
それぞれのトランジスタ８０１、８０２は、さらに、ブロック８０４内に形成された３つの領域８０５、８０６、８０７を備え、第１の２つの８０５、８０６は、トランジスタの側面８０８、８０９に出現し、第３の８０７は、基板８０３上に施されているブロック８０４の面８１０上に出現する。領域８０５、８０６、８０７は、これらがＮ型ドーピングされていることを除き、ブロック８０４と同じ材料から形成されている。
【０１６０】
基板８０３上に施されているブロック８０４の面は、さらに、第３の領域８０７上に出現する開口８１２を含む反射防止層８１１で覆われる。開口８０７は、導電性材料、例えば、白金（Ｐｔ）または金（Ａｕ）の材料で充填される。
【０１６１】
基板８０３それ自体は、一般に電磁放射線のマトリクス検出器の場合と同様に、ＣＭＯＳタイプの半導体感知回路により構成される。
【０１６２】
それぞれのトランジスタ８０１、８０２は、「フリップチップ」組み立て法の一部として使用されている鑞付けボール、または電気伝導性重合体バンプ接触部などのリンク素子８１３を使って基板８０３に機械的にリンクされ、また電気的に接続される。したがって、リンク素子は、組み立て物の機械的結合性を確保するのに役立つ。
【０１６３】
それぞれのトランジスタ８０２、８０３は、それに加えて、少なくとも１つの弾力的に変形できる導体８１４を使って隣接する複数のトランジスタのうちの少なくとも１つのトランジスタに電気的に接続され、またそれらのトランジスタのうちのそれぞれのトランジスタのＮ型ドーピングされた側方領域８０５、８０６に接続される。導体８１４は、図３から７に関して説明され、本発明の方法を使用して製造されるものに適合している。
【０１６４】
したがって、導体８１４は、糸状であるか、または表面ベースであるとしてよい。導体は、さらに、すべてのトランジスタに共通で、一体形成されうる。
【０１６５】
最後に、マトリクスは、それぞれの行および／または列の末尾に、感知基板８０３のコモンモードコレクタ接続領域とともに隣接しているトランジスタの導体８１４の電気的ピックアップを保証するコンポーネント８１５を備える。
【０１６６】
したがって、それぞれのトランジスタ８０１、８０２のＮ型ドーピング領域８０５、８０６、８０７およびＰ型ドーピングブロック８０４は、バイポーラトランジスタの構成素子であるＰＮおよびＮＰ接合を形成する。それに加えて、こうして形成されたバイポーラトランジスタは、導体８１４により共通に接続されているコレクタを有する。したがって、２つの隣接するトランジスタの間の導体８１４は、側面上の接触ピックアップ内にある。
【０１６７】
トランジスタのベースは、浮動状態であり、放射線に曝される。図８のマトリクスと等価な電子回路図が図９に示されている。
【０１６８】
それとは別に、領域８０７は、ブロック８０４に関してドーピングされない。ダイオードタイプの簡素化された構成がこうして得られる。
【０１６９】
図８のデバイスを製造する方法は、図１０ａから１０ｅに示されており、
エピタキシーによりＰ型アクティブ層１００１を犠牲層１００２上に形成する段階と、
エピタキシーにより反射防止材料の層１００３をアクティブ層１００１の空き面に形成する段階と、
それぞれのトランジスタについて、例えば、イオン注入法または機械加工法を使ってアクティブ層１００１内にＮ型領域１００４を形成する段階と、
個別のトランジスタのマトリクスを形成し、個別のトランジスタの側部または側面内にＮ型領域１００６を形成し、前記トランジスタのコレクタを形成するように、Ｎ型領域１００４の周囲にトレンチ１００５をエッチングする段階であって、ＣｄＨｇＴｅの特定の場合では領域１００６に対し、例えば、非特許文献１で説明されているいわゆる「ループホール」技術を使用してエッチングと形成が同時に行われる段階と、
いわゆる「リフトオフ」技術を使用して導電性の弾力的な膜を形成するように、エッチングされた組み立て物の表面全体にわたって二重層メタライゼーション１００７を施す段階であって、このメタライゼーション１００７が例えば、チタンまたはクロムで第１の接触部およびロックオン層の蒸着を行い、次いで、すでに説明されているように、白金または金で第２の導電層の蒸着を行うことを含む段階と、
組み立て物を感光性樹脂で覆い、トランジスタの上側面上のＮ型領域１００４を覆う樹脂およびトレンチの樹脂をマスクするフォトリソグラフィマスクを通じてＵＶ放射線に曝す段階と、
露光した樹脂を現像し、現像後メタライゼーション１００７をエッチングして外面に現われるようにし、残存樹脂を除去する段階と、
いわゆる「フリップチップ」技術を使用してＣＭＯＳ感知回路上の組み立て物をハイブリダイズする段階と、
トレンチのメタライゼーションを露出するように、化学攻撃および／または機械的な攻撃を使用して犠牲層１００２を除去する段階のシーケンスを含む。
【０１７０】
メタライゼーション、樹脂蒸着、露光、現像、およびエッチングの段階は、図１ａから１ｉに関して説明されている方法により実行される。
【０１７１】
好ましくは、犠牲層の除去は、
トレンチのメタライゼーションの上にある犠牲層の薄い、例えば１０ミクロン未満の残存層を残すように犠牲層１００２を機械加工で薄くする段階と、
トレンチメタライゼーションでデバイスの他の部分を保護するように注意が払われている限りは犠牲層の残存層をフッ素化プラズマ処理でエッチングする段階とを含む。
【０１７２】
こうして、得られるバイポーラトランジスタのマトリクスは、
ピクセルサイズが縮小され、実際、マトリクスを構成するときにより小さなピッチが形成されるただ１つの接続部がデバイスの上側面に設けられるという利点、
アクティブ層を通じてのトランジスタとの接続が形成されないのでトランジスタアクセス抵抗が低減され、さらに、トランジスタ間の接続の実効断面積が、それらの間の導電性膜の有効面により増大するという利点、
二重層膜が不透明であり、柔軟であるという利点、
二重層膜が正確にトレンチを覆うという利点を有する。
【符号の説明】
【０１７３】
１  接続素子
２  基板
３  一組の電子コンポーネント
４  層
１００  基板ベース
１０１  活性層
１０２  トレンチ
１０３  機能膜
１０４  感光性樹脂
１０５  薄膜
１０７  フォトリソグラフィマスク
１０９  マスクされた樹脂部分
１１０  膜
１１１  電子コンポーネント
１１２  ブリッジ
３０１、３１０  リンク素子
３０２  基板
３０４、３０８、および３０９  ピクセルの側部
３０３、３１１  個別化された電子コンポーネント
３０５〜３０７  導体
４０１、４２３  リンク素子
４０２  ＣＭＯＳタイプの基板
４０３、４１１、４１２  コンポーネント
４０４  接触ピックアップ
４０５、４０７  弾力性のある導体
４０８〜４０９  接触ピックアップ
４２０  キャビティ
５０１  コンポーネント
５０２  基板
５０６、５１６、５２６  弾力性のある導体
５０８、５０９  接触ピックアップ
５１８、５１９  接触ピックアップ
６００  犠牲層
６０１  アクティブ層
６０３  機能素子
６０６  導電性膜
６０８、６０９  接触ピックアップ
６１１  コンポーネント
６２０  トレンチ
６３０  捕集手段
７０１  アクティブ層
７０６  導電性膜
７２０  トレンチ
７４１  電気絶縁材料
８０１、８０２  バイポーラトランジスタ
８０３  感知基板
８０４  ブロック
８０５、８０６、８０７  領域
８０８、８０９  トランジスタの側面
８１０  面
８１２  開口
８１１  反射防止層
８１３  リンク素子
８１４  導体
８１５  コンポーネント
１００１  Ｐ型アクティブ層
１００２  犠牲層
１００３  反射防止材料の層
１００４  Ｎ型領域
１００５  トレンチ
１００６  Ｎ型領域
１００７  メタライゼーション
１００８  樹脂
【図１ａ】
0005388847.tif 000002
【図１ｂ】
0005388847.tif 000003
【図１ｃ】
0005388847.tif 000004
【図１ｄ】
0005388847.tif 000005
【図１ｅ】
0005388847.tif 000006
【図１ｆ】
0005388847.tif 000007
【図１ｇ】
0005388847.tif 000008
【図１ｈ】
0005388847.tif 000009
【図１ｉ】
0005388847.tif 000010
【図２ａ】
0005388847.tif 000011
【図２ｂ】
0005388847.tif 000012
【図３】
0005388847.tif 000013
【図４】
0005388847.tif 000014
【図５ａ】
0005388847.tif 000015
【図５ｂ】
0005388847.tif 000016
【図５ｃ】
0005388847.tif 000017
【図６ａ】
0005388847.tif 000018
【図６ｂ】
0005388847.tif 000019
【図６ｃ】
0005388847.tif 000020
【図６ｄ】
0005388847.tif 000021
【図６ｅ】
0005388847.tif 000022
【図７ａ】
0005388847.tif 000023
【図７ｂ】
0005388847.tif 000024
【図７ｃ】
0005388847.tif 000025
【図７ｄ】
0005388847.tif 000026
【図７ｅ】
0005388847.tif 000027
【図７ｆ】
0005388847.tif 000028
【図８】
0005388847.tif 000029
【図９】
0005388847.tif 000030
【図１０ａ】
0005388847.tif 000031
【図１０ｂ】
0005388847.tif 000032
【図１０ｃ】
0005388847.tif 000033
【図１０ｄ】
0005388847.tif 000034
【図１０ｅ】
0005388847.tif 000035