(57)【特許請求の範囲】
【請求項１】
非多孔質ｎ型領域と非多孔質ｐ型領域との間に配置された発光層を含む発光素子を有する半導体構造体と、
前記ｎ型領域及び前記ｐ型領域のうちの一方に対して電気的に接続されたコンタクトとを具備し、
前記半導体構造体が前記コンタクトと前記発光素子との間に配置された多孔質領域を含み、前記発光層からの光を前記コンタクトから離れる方向に散乱させ、
前記半導体構造体が、該半導体構造体から抽出される光が放出される上部表面をさらに含み、
前記発光素子が前記上部表面と前記多孔質領域との間に配置される、
ことを特徴とするデバイス。
【請求項２】
前記多孔質領域が４ミクロンと４０ミクロンとの間の厚さを有する、請求項１に記載のデバイス。
【請求項３】
前記多孔質領域が５％と８０％の間の多孔率を有し、
該多孔率が前記多孔質領域中の空気の容量百分率である、請求項１に記載のデバイス。
【請求項４】
前記多孔質領域が２０％と４０％の間の多孔率を有し、
該多孔率が前記多孔質領域の中の空気の容量百分率である、請求項１に記載のデバイス。
【請求項５】
前記多孔質領域がｎ型領域を含む請求項１に記載のデバイス。
【請求項６】
前記多孔質領域がｐ型領域を含む請求項１に記載のデバイス。
【請求項７】
前記多孔質領域がＧａＰを含む請求項１に記載のデバイス。
【請求項８】
前記発光層に最も近い前記多孔質領域の表面が、該発光層に対して０．１ミクロンから０．４ミクロンだけ間隔をおかれている、請求項１に記載のデバイス。
【請求項９】
前記多孔質領域が前記ｎ型領域と前記コンタクトとの間に配置される、請求項１に記載のデバイス。
【請求項１０】
前記コンタクトが第１コンタクトであり、該第１コンタクトが前記半導体構造体の底部表面上の前記ｎ型領域に対して電気的に接続された、デバイスであって、
さらに、前記半導体構造体の上部表面上の前記ｐ型領域に対して電気的に接続された第２コンタクトを具備する、請求項９に記載のデバイス。
【請求項１１】
前記多孔質領域が前記ｐ型領域と前記コンタクトとの間に配置される、請求項１に記載のデバイス。
【請求項１２】
前記コンタクトが第１コンタクトであり、該第１コンタクトが前記ｐ型領域に対して電気的に接続された、デバイスであって、
さらに、前記ｎ型領域に対して電気的に接続された第２コンタクトを具備し、
前記第１コンタクトが、前記半導体構造体の底部表面上に配置され、前記第２コンタクトの少なくとも一部分が該半導体構造体中に形成されたトレンチ内に配置される、請求項１１に記載のデバイス。
【請求項１３】
前記コンタクトが第１コンタクトであるデバイスであって、
さらに第２コンタクトを具備し、
前記第１コンタクト及び前記第２コンタクトのうちの一方が前記半導体構造体の底部表面上に配置され、前記第１コンタクト及び前記第２コンタクトのうちの他方が前記半導体構造体中に形成されたトレンチ内に配置される、請求項１に記載のデバイス。
【請求項１４】
前記半導体構造体の上部表面の上に配置された導電性材料をさらに具備する、請求項１３に記載のデバイス。
【請求項１５】
前記導電性材料がインジウムスズ酸化物を含む請求項１４に記載のデバイス。
【請求項１６】
ＡｌＩｎＰ及びＩｎＧａＰの交互層を含む超格子をさらに具備し、
該超格子が、前記発光層と前記半導体構造体の上部表面との間に配置される、請求項１３に記載のデバイス。
【請求項１７】
前記半導体構造体の側部表面が該半導体構造体の上部表面に対して実質的に垂直である、請求項１に記載のデバイス。
【請求項１８】
前記半導体構造体の側部表面が該半導体構造体の上部表面に対して傾斜している、請求項１に記載のデバイス。
【請求項１９】
前記半導体構造体の側部表面が多孔質である請求項１に記載のデバイス。
【請求項２０】
前記半導体構造体の上部表面の上に配置された偏光子をさらに具備する、請求項１に記載のデバイス。
【請求項２１】
非多孔質ｎ型領域と非多孔質ｐ型領域との間に配置される発光層を含んだ発光素子を有する半導体構造体を準備する段階と、
前記半導体構造体における他の領域を多孔質にする段階と、
前記半導体構造体の上にコンタクトを形成する段階と、
を含み、
前記コンタクトが前記ｎ型領域及び前記ｐ型領域のうちの一方に対して電気的に接続されており、
前記半導体構造体における前記多孔質領域が、前記コンタクトと前記発光素子との間に配置されており、前記発光層からの光を前記コンタクトから離れる方向に散乱させ、
前記半導体構造体が、さらに、該半導体構造体から抽出される光が放出される上部表面を具備し、
前記発光素子が前記上部表面と前記多孔質領域との間に配置されている、
ことを特徴とする方法。
【請求項２２】
前記半導体構造体を準備する段階が、成長基板の上に半導体構造体を成長させることを含み、
さらに、
前記成長基板を取り除く段階と、
前記半導体構造体をホスト基板に接合する段階と、
を含む、請求項２１に記載の方法。
【請求項２３】
前記半導体構造体を準備する段階が、成長基板の上に半導体構造体を成長させることを含み、
さらに、
前記半導体構造体をダイシングして個別の発光デバイスにする段階と、
単一の発光デバイスをマウントに接続する段階と、
前記接続する段階の後に、前記成長基板を除去する段階と、
を含む、請求項２１に記載の方法。
【請求項２４】
さらに、前記成長基板を取り除く段階により露出した表面を粗面化する段階を含む、請求項２３に記載の方法。
【請求項２５】
さらに、前記成長基板を取り除く段階により露出した表面の上に導電性材料を形成する段階を含む、請求項２３に記載の方法。
【請求項２６】
さらに、前記成長基板を取り除く段階により露出した表面の上に偏光子を配置する段階を含む、請求項２３に記載の方法。
【請求項２７】
前記半導体構造体における或る領域を多孔質にする段階の後に、前記多孔質領域が５％と８０％との間の多孔率を有し、該多孔率が多孔質領域中の空気の容量百分率である、請求項２１に記載の方法。
【請求項２８】
前記半導体構造体における或る領域を多孔質にする段階の後に、前記多孔質領域が２０％と４０％との間の多孔率を有し、該多孔率が多孔質領域中の空気の容量百分率である、請求項２１に記載の方法。
【請求項２９】
前記多孔質領域がｎ型領域を含む請求項２１に記載の方法。
【請求項３０】
前記多孔質領域がｐ型領域を含む請求項２１に記載の方法。
【請求項３１】
前記多孔質領域がＧａＰを含む請求項２１に記載の方法。
【請求項３２】
前記半導体構造体における他の領域を多孔質にする段階が、
前記半導体構造体の中にｎ型層を準備すること、
前記ｎ型層を多孔質にすること、及び、
前記ｎ型多孔質層をｐ型導電型に変換すること、
を含む、請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多孔質半導体層を含む発光ダイオードのような半導体発光デバイスに関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ）のような半導体発光デバイスは、現在利用可能な最も効率的な光源の１つである。可視スペクトル全域で作動可能な高輝度ＬＥＤの製造において現在関心を集める材料系は、ＩＩＩ−Ｖ族半導体、特に、ＩＩＩ族窒化物材料とも称されるガリウム、アルミニウム、インジウム、及び窒素の２元、３元、及び４元合金、並びにガリウム、アルミニウム、インジウム、ヒ素及びリンの２元、３元、及び４元合金を含む。多くの場合、有機金属化学気相成長法（ＭＯＣＶＤ）、分子線エピタキシ（ＭＢＥ）、又は他のエピタキシャル技術によって、ＩＩＩ族窒化物デバイスは、サファイア、シリコンカーバイド、又はＩＩＩ族窒化物基板上でエピタキシャル成長し、ＩＩＩ族リン化物デバイスは、ガリウムヒ素上でエピタキシャル成長する。多くの場合、ｎ型領域が基板上に堆積され、その次に活性領域がｎ型領域上に堆積され、その後、ｐ型領域が活性領域上に堆積される。層の順序は、ｐ型領域が基板に隣接するように反転される場合もある。
【０００３】
市販のＬＥＤは理想的なデバイスではなく、半導体層内部及び半導体−金属界面の両方で多くの光学的損失機構を含み、例えば、半導体層の内部においては活性層再吸収及びフリー・キャリア吸収があり、半導体金属界面においては高反射性の有効なオーミック・コンタクトを実現するのが困難である。内部全反射又は導波現象によって捕捉される光線は、特にこれらの機構によって影響を受ける。
【０００４】
図１は、ここに引用により組み入れられる米国特許番号第６，２２９，１６０号においてより詳しく説明される発光デバイスを図示する。図１のＬＥＤは、基板、例えばＧａＡｓ、ＧａＰ、又はサファイアの上に成長した複数のｐ型及びｎ型のドープされたエピタキシャル層１０を備えた、ヘテロ構造体を含む。ｐ型層及びｎ型層は、活性領域１１の中又は近くにｐ−ｎ接合領域を設けるように配置される。透過な基板又は層１２である光抽出（及び電流広がり）のための窓は、デバイスの上部窓層である。同様に、光抽出（及び電流広がり）のための窓層１３が、ウェハ接合、エピタキシャル成長、又は再成長によって、上部窓層の反対側のエピタキシャル層に取り付けられて、底部窓層となる場合がある。窓層に取り付けられた上部及び底部の電気的オーミック・コンタクト１４、１５は、再結合及びそれに続く活性領域からの光の発生のための、ｐ−ｎ接合領域の中へ電子及び正孔の注入を可能にする。
【０００５】
デバイスからの光の抽出を増加させるために、第１の窓の側壁１６は、上部表面１７の領域の広さが活性デバイスの領域の広さより大きくなるように、垂直方向に対して１つの角度β（又は複数の角度）で配向する。側壁は、ヘテロ構造体に対して斜角をなす。角度βは、（図１に示すように）デバイスの高さの関数として一定である必要はなく、デバイスの高さに従って連続的に変化して、その結果、部分的又は全体的に凹形又は凸形の側壁形状となる場合もある。側壁の配向により、図１の光線１８によって示されるように、側壁に当たった光はデバイスの上部表面におけるエスケープ・コーンの中へ内部全反射される。上部表面において内部全反射された光の殆どは、光線１９によって示されるように、側壁におけるエスケープ・コーンの中へと方向を変える。
【０００６】
図１に示されるデバイスの成形は、光抽出を増加させる場合もあるが、このデバイスは幾つかの欠点を有する。第一に、デバイスの効率は、コンタクト１４及び１５の固有の吸収のために、依然として損なわれる。バック・コンタクト１５として一般的に使用されるフルシート合金化されたＡｕＺｎを用いると、光出力は低い反射率のせいで減少する。反射性のＡｇを基にしたダイ接着エポキシと共に、パターン形成した（約２０％の面積被覆率の）ＡｕＺｎバック・コンタクトで置き換えることにより、わずかに光出力を増大させることができる。第二に、デバイスの中の１つ又はそれ以上の厚い窓層の存在は、実際的には高温での成長及びプロセシングのステップによってのみ実現可能であるが、これは、欠陥及びドーパント原子を再分配させることによって半導体層の品質を損なうことがある。第三に、構造体の厚さ及び横方向の広がりは、適切な形状を維持するように、一緒に縮小拡大されなければならない。従って、成形チップは簡単に縮小拡大可能ではなく、非正方形のフットプリントには適していない。活性領域面積は、チップの横方向の広がり全体の約半分であるので、その結果、活性領域における電流密度は２倍になり、そのことにより高い動作温度及び高い電流における内部効率を減少させる場合がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
当該技術分野において、光抽出を向上させる技術が必要とされる。
【課題を解決するための手段】
【０００８】
本発明の実施形態によると、発光デバイスは、ｎ型領域とｐ型領域との間に配置された発光層を有する半導体構造体を含む。多孔質領域は、発光層とｎ型領域及びｐ型領域のうちの１つに電気的に接続したコンタクトとの間に配置される。多孔質領域は、吸収性のコンタクトから離れる方向に光を散乱させ、これによりデバイスからの光抽出を向上させることができる。幾つかの実施形態において、多孔質領域は、ＧａＮ又はＧａＰのようなｎ型半導体材料である。
【発明を実施するための最良の形態】
【０００９】
本発明の実施形態によると、半導体発光デバイスは、多孔質半導体層のような散乱層を含む。散乱層は、デバイスから放出されたフォトンの方向をランダム化し、デバイスの上部表面といった、デバイスから抽出された光の大部分が放出され得る所望のデバイスの発光面に向けて光を散乱する拡散反射面として機能することによって、吸収性コンタクトのような吸収性の構造体から離れる方向に光を方向づけるように配置される。下記の例において説明されるデバイスは、一般に、ＧａＡｓ基板上に成長するＩＩＩ族リン化物半導体層を含むが、幾つかの実施形態においては、ＩＩＩ族窒化物半導体層が使用される場合がある。
【００１０】
幾つかの実施形態において、散乱層は多孔質ＧａＰ又は他のＩＩＩ族−Ｐ層である。多孔質層は、一般に電気的及び熱的に伝導性である。多孔質層は、多くの場合ｎ型層から形成されるが、下記の幾つかの実施形態で説明されるように、多孔質とされた後に、ｎ型多孔質層をｐ型導電性へと変換することができる。散乱の量は、多孔質層の厚さ及び多孔率によって決定される。多孔質層は一般に４ミクロンと４０ミクロンの間の厚さを有するが、幾つかの実施形態において、デバイス中のｎ型にドープされた基板全体又は２元エピタキシャル層を多孔質とすることができる。多孔質層は、５％と８０％の間の多孔率を有する場合があり、多くの場合２０％と４０％の間の多孔率を有する。多孔率は、下限は光を散乱する多孔質層の能力によって、上限は多孔質層の抵抗率及び機械的安定性によって、限定される。適切な多孔率は、多孔質領域の厚さに関係する場合がある。同じ量の散乱を提供するために、より厚い多孔質領域は、薄い多孔質領域よりも多孔性が低くてもよい。
【００１１】
多孔質層は、２ステップ・プロセスによって形成することができる。第１のステップにおいて、電気化学陽極エッチングによって、孔が作られる。このステップにおいて、多孔質領域の深さが決定される。第２ステップにおいて、孔は、所望の多孔率に達するまで、光化学陽極エッチングによって拡大される。電気化学陽極エッチングの第１ステップの一例が、図８に示される。エッチングされる層は、例えば、２×１０17ｃｍ-3のドナー密度を有するｎ型ＧａＰ単結晶層とすることができる。ウェハ８０は、例えば銀ペースト８４によって、銅板８２に接続される。テフロン（登録商標）８６のような材料が、多孔質とされることになるウェハ８０の部分８８を隔離する。ウェハは、参照電極としての標準カロメル電極（ＳＣＥ）８３及び白金対極８５を備えた標準電気化学セルの中の作用電極として、０．５ＭのＨ2ＳＯ4電解液に曝される。セルは、ポテンシオスタット８７によって制御される。強い正電位（１５Ｖ  ＳＣＥ）の印加は、表面欠陥において、ミクロンオーダーで離間したサブミクロンのピットのエッチングを引き起こす。これらのピットは、トンネル様構造を有する表面下ネットワークのエッチングのための開始点として機能する。エッチングは主としてトンネルの端部で生じるので、ネットワークはより深く成長するが、トンネルは拡大及び融合しない。エッチャント溶液、バイアス電圧、及び基板のドーピングが孔の密度及び大きさに影響するが、除去される材料の量は、主として時間積算電流密度の関数である。結果として生じる多孔質構造の深さは、これら全ての変数の関数である。多孔質領域の横方向の広がりは、エッチングの前に、例えばＳｉＮ又はフォトレジストで非多孔質領域をマスキングすることによって、制御することができる。
【００１２】
光化学陽極エッチングの第２ステップの一例において、電気化学的にエッチングされたウェハは、２Ｖ  ＳＣＥの正電位の印加下で、５０ｍＷ／ｃｍ2のＸｅランプからのサブバンドギャップ光を使用して、Ｈ2Ｏ：Ｈ2ＳＯ4：Ｈ2Ｏ2電解液に曝される。印加された電位は上述の陽極エッチングプロセスを生じさせるには低すぎ、且つサブバンドギャップ光は、電解液−半導体界面においてのみ吸収されるので、主たる効果は、第１ステップにおいて規定された層の多孔率を増加させることである。多孔率の度合いは、光度、エッチャント濃度、及び基板パラメータの関数である時間積算電流密度により決定される。Ｓｉ、ＧａＮ、ＳｉＣ、及びＧａＰのような任意の適切な半導体材料が、上述のプロセスによって多孔質とされることができる。ＧａＰ及びＧａＮのような２元材料は、多孔質領域の魅力的な候補であるが、３元及び４元のＩＩＩ族リン化物及びＩＩＩ族窒化物材料もまた、多孔質とすることができる。半導体材料における導電型及びドーパント濃度は、例えば形成される孔の大きさ及び間隔に影響を与えることによって、多孔質層の特性に影響を及ぼす場合がある。幾つかの実施形態において、多孔質領域は、ｐ型層でない層、すなわち意図的にドープされない層、又はゼロ（意図的にドープされない）と１０19ｃｍ-3の間のドーパント濃度でドープされたｎ型層から形成される。
【００１３】
図２、図３、及び図４は、本発明の１つの実施形態の製作を示す。図２において、例えばｎ型ＡｌＩｎＧａＰ層を含むｎ型領域３２を、ｎ型ＧａＡｓ又は任意の他の適切な基板３０の上で成長させる。例えば、単一のＡｌＩｎＧａＰ発光層、又は障壁層によって分離された多重ＡｌＩｎＧａＰ量子井戸層を含む発光領域又は活性領域３４を、ｎ型領域３２の上に成長させ、次いで、例えばｐ型ＡｌＧａＡｓ領域を含むｐ型領域３６を成長させる。ｎ型領域３２、活性領域３４、及びｐ型領域３６のそれぞれは、例えば、反対の導電型の層又は意図的にドープされない層、バッファ層又は核形成層のような準備層（ｐｒｅｐａｒａｔｉｏｎ  ｌａｙｅｒ）、後で成長基板の剥離を促進するように設計され、又は基板除去の後に半導体構造体を薄くする、剥離層、及び発光領域が効率的に発光するために望ましい特定の光学的又は電気的特性のために設計されたデバイス層といった、異なる組成及びドーパント濃度の多層を含むことができる。厚い領域３８は、例えば、気相エピタキシによって形成される厚いｐ型ＧａＰ領域とすることができ、これをｐ型領域３６の上に成長させる。厚い領域３８は、エピタキシャル層３２、３４、及び３６に機械的支持を提供するので、基板３０を除去することができる。
【００１４】
図３において、吸収性ＧａＡｓ基板とすることができる基板３０は取り除かれ、基板３０の除去によって露出したｎ型領域３２の表面に接合３９される透明領域４０で置き換えられる。接合は、ここに引用により組み入れられる米国特許番号第５，３７６，５８０号においてより詳細に説明される。接合領域４０は、例えば、ｎ型ＧａＰ領域とすることができる。接合の後、図４に示されるように、領域４０の全て又は幾らかの部分を、上述のように多孔質とすることができる。デバイスは、図示されるように成形され、第１及び第２のコンタクト４６及び４４が、デバイスの上部表面及び底部表面に形成される。多孔質領域４０は、デバイスの底部表面の方向に向かう光を、さもなければ光がそこで吸収される場合があるコンタクト４４から離れる方向に散乱する。デバイスの主たる光抽出面は、その上にコンタクト４６が形成される上部表面（図４における厚い領域３８の上部表面）、及びデバイスの４つの側面である。垂直な側壁を備える直方体、又は内向きの角度をなす側壁を備える切頭角錐を含む他の形状も可能である。光抽出を増加させるために、領域３８の上部及びチップの側部上にランダム又は周期的な表面テクスチャが加えられる場合がある。幾つかの実施形態において、デバイスの１つ又はそれ以上の側壁が、多孔質とされる。
【００１５】
図５、図６、及び図７は、本発明のまた別の実施形態の製作を示す。図５に示されるように、ｐ型領域３６がまず基板３０上に形成され、次いで活性領域３４及びｎ型領域３６が形成される。約１５ミクロンのオーダーの厚さの、厚いｎ型領域３８がｎ型領域３２の上に形成される。領域３８の一部分又は全てが、上述のように多孔質とされる。図６に示されるように、コンタクト金属４４が領域３８に取り付けられる。半導体構造体はその後、コンタクト４４を介してホスト基板４２に接合される。図７に示されるように、基板３０は取り除かれ、第２のコンタクト４６が、ｐ型領域３６の露出した表面上に形成される。図７に示されるデバイスは、図３においてｎ型領域３２を接合領域４０へと接合するのに必要とされるような、高温のウェハ接合ステップを回避する。
【００１６】
図９、図１０、図１１、及び図１２は、本発明のまた別の実施形態の製作を示す。図９において、ｎ型ＩｎＧａＰ−ＡｌＩｎＰ超格子又はｎ型ＡｌＧａＡｓ層９２、発光領域９４、ｐ型ＡｌＩｎＧａＰ層９６、及び厚いｎ型ＧａＰ層９８を含むデバイス層を、基板３０上で成長させる。図１０において、厚いｎ型ＧａＰ領域９８は、上述のプロセスによって多孔質とされる。例えばＡｕＺｎとすることができるＺｎを含む層１２４（図１１）が、ｎ型多孔質ＧａＰ層９８の上に形成され、その後、層９８は、Ｚｎが層１２４から層９８へと拡散するようにデバイスを加熱することによって、ｐ型にされる。あるいは、層９８は、気相プロセスによってｐ型にされてもよく、その場合、Ｚｎを入れたアンプル中にデバイスを置き、次にアンプルを加熱して、Ｚｎを気相から層９８の中へ送り込む。あるいは、層９８は、成長反応器の中にデバイスを配置し、ジエチル亜鉛のようなＺｎ源を導入して、ＺｎがＺｎ源から解離して層９８の中へ取り込まれるようにすることによって、ｐ型にされることができる。
【００１７】
図１１に示されるように、多孔質領域９８、ｐ型領域９６、及び活性領域９４の一部分が取り除かれて、ｎ型領域９２の一部分を露出するメサ１２１が形成される。幾つかの実施形態において、基板３０とｎ型領域９２との間の界面９１は、メサ１２１がエッチングされるときに、エッチング停止層として作用する。コンタクト１２０が、例えば蒸着又はめっきによって、メサ１２１の中に形成される。コンタクト１２０は、メサ１２１の側部及び／又は底部においてｎ型領域９２に電気的に接続し、誘電体層１２２によってｐ型領域９６及び９８から電気的に隔離される。デバイスのウェハは、まずダイシングされて個々のデバイスとされ、次にそれぞれのデバイスは、成長方向に対して反転されてマウント１３０の上にマウントとされ、この場合、マウント１３０は、デバイスよりも大きい横方向の広がりを有することができる。あるいは、デバイスのウェハをマウントのウェハに接続し、次にダイシングして個々のデバイスとすることができる。マウント１３０は、例えば、Ｓｉのような半導体、金属、又はＡｌＮのようなセラミックとすることができ、ｐコンタクト１２６に電気的に接続する少なくとも１つの金属パッド１３２、及びｎコンタクト１２０に電気的に接続する少なくとも１つの金属パッド１３４を有することができる。相互接続部１２８は、例えば、はんだ又は金スタッド・バンプとすることができ、これが半導体デバイスをマウント１３０に接続する。
【００１８】
図１２において、基板３０は、基板材料に適したエッチングのようなプロセスによって除去される。半導体層を支持し、基板除去の間のクラッキングを防ぐために、デバイスとマウント１３０の間に剛性のアンダーフィルを設けることができる。基板３０の除去によって露出されたｎ型領域９２の上部表面は、例えば、光電気化学的エッチングのようなエッチングプロセスによって、又は研削のような機械的プロセスによって、粗面化１３６されてもよい。光が抽出される表面を粗面化することで、デバイスからの光抽出を向上させることができる。あるいは、フォトニック結晶構造を、基板３０の除去によって露出されたｎ型領域９２の上部表面に形成することができる。幾つかの実施形態においては、勾配付けされたアルミニウム含有層をＧａＡｓ成長基板上に成長させる。ＧａＡｓ基板はエッチングによって取り除かれるので、エッチャントが勾配付けされたアルミニウム含有層に接触するとき、エッチング速度はアルミニウム含有量に伴って変化し、その結果、粗い表面が得られる。成長基板はこのように取り除かれ、露出された表面は、単一のエッチング・ステップによって粗面化することができる。成長基板が取り除かれる実施形態において、成長基板はウェハ・スケールで取り除かれることができ、すなわち成長基板はデバイスのウェハ全体から１ステップで取り除かれ、次いで成長基板の除去の後、個別のデバイスがダイシングされる。あるいは、デバイスのウェハをダイシングして個別のデバイスとし、個別のデバイスを任意の横方向の広がりの別の構造体へと取り付け、その後、成長基板をダイ・スケールで個別のデバイスから取り除くことができる。
【００１９】
上述の実施形態において、多孔質領域は吸収性コンタクトから離れる方向に光を散乱する。コンタクトに到達する光の量が減少するため、吸収性コンタクトの横方向の広がりは限定される必要はなく、このことによりデバイスの電気的特性を向上させることができ、それにより性能が改善される。それに加えて、コンタクトの横方向の広がりが増加することで、同様の特性をもつ非多孔質層と比較して高い、多孔質層の抵抗率に起因する抵抗の増加を補償することができる。いくつかの実施形態において、多孔質領域は、活性領域に最も近接した多孔質領域の表面が活性領域から０．１ミクロンから０．４ミクロン離間するように、活性領域と吸収性コンタクトの間に位置し、この多孔質層は、導波管の中に捕捉された光を散乱するために役立つ。散乱光のうちの幾らかは有効に抽出されることができ、デバイスの効率に寄与する。幾つかの実施形態において、随意のワイヤグリッド偏光子１３８が、デバイス（図１２）の上部表面１３６の上に形成され、所望されない偏光の光をチップの中へと反射して戻しながら、一方で所望の偏光の光がチップから外にでることを可能にする。多孔質層は逆反射された光の偏光をランダム化して、所望の偏光の光の出力の増大を提供することができる。幾つかの実施形態において、チップを横切る電流広がりを増加させるために、インジウムスズ酸化物（ＩＴＯ）のような透明導電体を上部表面１３６の上に形成することができる。基板３０の除去によりコンタクト金属１２０の一部が露出され、改善された導電率のための直接的な金属ＩＴＯコンタクトを提供することができる。
【００２０】
多孔質領域はまた、チップ内部に横方向に光を閉じ込めるために用いられる場合もある。図１３は、散乱層を含むスポットエミッタ・デバイスの断面図である。領域１４０及び１４２を含むｎ型領域を成長基板の上で成長させ、次いで活性領域１４６及びｐ型領域１４８を成長させる。活性領域１４６及びｐ型領域１４８の一部は取り除かれ、そのためｐコンタクト１４７及びｎコンタクト１４４の両方をデバイスの底部表面上に形成することができる。デバイスは、マウント１４５の上にマウントされる。成長基板（図示せず）は、取り除くことができる。ｎ型領域の部分１４０は、上述のように多孔質とされる。電流は、ｎコンタクト１４４から多孔質領域１４０及びｎ型領域１４２を通って、活性領域１４６へと広がる。多孔質領域１４０は、いかなる光もｎ型領域の非多孔質領域１４２の中へと散乱するので、デバイスから放出されるいかなる光もｎ型領域１４２に対応する表面から放出される。多孔質領域１４０は、このように光を小さい発光領域に限定して、望ましくは小さな光源サイズを作り出す。ｎ型領域１４２、活性領域１４６、及びｐ型領域１４８は、ＩＩＩ族リン化物又はＩＩＩ族窒化物層とすることができる。
【００２１】
幾つかの実施形態において、蛍光体、及び／又はダイクロイック又は偏光子といった二次的な光学素子のような波長変換層を、当技術分野で公知のように、デバイスの表面の上に付与することができる。
【００２２】
図１４は、米国特許番号第６，２７４，９２４号においてより詳細に説明されるパッケージされた発光デバイスの分解図である。ヒート・シンク・スラグ１００が、インサート成形されたリードフレームの中へ配置される。インサート成形されたリードフレームは、例えば、電気経路を提供する金属フレーム１０６の周りに成形された、充填材入りプラスチック材料１０５である。スラグ１００は、任意にリフレクタ・カップ１０２を含むことができる。前述の実施形態において説明されたデバイスのいずれかとすることができる発光デバイスのダイ１０４が、直接的に又は熱伝導性サブマウント１０３を介して間接的にスラグ１００にマウントされる。光学レンズとすることができるカバー１０８を付加することができる。
【００２３】
詳細に本発明が説明されたので、本開示が与えられたならば、当業者は、本明細書において説明された本発明の概念の精神から逸脱することなく、改変を行うことができることを理解することになる。例えば、上述のように、実施例はＩＩＩ族リン化物半導体層を有するデバイスを説明するが、本発明の実施形態は、ＩＩＩ族窒化物半導体層、ＩＩ−ＶＩ族半導体層、又は他の任意の適切な材料系の半導体層で実施できる。さらに、上記の実施例において、所与のエピタキシャル構造は、特定のコンタクト配置と共に示されるが、エピタキシャル構造及びコンタクト配置は互換性があり、示された特定の実施に限定されない。従って、本発明の範囲は、図示及び説明された特定の実施形態に限定されることを意図するものではない。
【図面の簡単な説明】
【００２４】
【図１】米国特許番号第６，２２９，１６０号に記載された半導体ＬＥＤの断面図である。
【図２】基板上に成長したデバイス層の断面図である。
【図３】第２の構造体に接合した図２のデバイスの断面図である。
【図４】コンタクトと半導体デバイス層との間に配置された多孔質半導体領域を含み、コンタクトが半導体構造体の上部表面及び底部表面上に配置された、成形されたデバイスの断面図である。
【図５】基板上に成長したデバイス層の断面図である。
【図６】第２の構造体に接合した図５のデバイスの断面図である。
【図７】コンタクトと半導体デバイス層との間に配置された多孔質半導体領域を含み、コンタクトが両方とも半導体構造体の底部表面上に配置された、成形されたデバイスの断面図である。
【図８】多孔質半導体領域を形成するための、電気化学陽極エッチングのプロセスを図示する。
【図９】基板上に成長したデバイス層の断面図である。
【図１０】多孔質半導体領域を含む、基板上に成長したデバイス層の断面図である。
【図１１】コンタクトを形成し、マウント上にデバイスをマウントした後の、図１０に示されたデバイスの断面図である。
【図１２】成長基板を除去し、基板の除去によって露出した表面を粗面化した後の、図１１に示されたデバイスの断面図である。
【図１３】多孔質半導体領域を含む、スポットエミッタ・デバイスの断面図である。
【図１４】半導体発光デバイスのためのパッケージの分解図である。
【符号の説明】
【００２５】
３０  基板
３２、９２  ｎ型領域
３４、９４、１４６  活性領域
３６、９６、１４８  ｐ型領域
３８、９８  厚い領域、多孔質領域
４０  接合領域、多孔質領域
４４、１２０、１４４  ｎコンタクト
４６、１２６、１４７  ｐコンタクト
１２１  メサ
１４０  多孔質領域
１３０、１４５  マウント
【図１】
0005456957.tif 000002
【図２】
0005456957.tif 000003
【図３】
0005456957.tif 000004
【図４】
0005456957.tif 000005
【図５】
0005456957.tif 000006
【図６】
0005456957.tif 000007
【図７】
0005456957.tif 000008
【図８】
0005456957.tif 000009
【図９】
0005456957.tif 000010
【図１０】
0005456957.tif 000011
【図１１】
0005456957.tif 000012
【図１２】
0005456957.tif 000013
【図１３】
0005456957.tif 000014
【図１４】
0005456957.tif 000015