(57)【特許請求の範囲】
【請求項１】
商用交流電源を整流・平滑して直流電圧を出力する直流変換回路と、前記直流電圧を高周波交流電圧に変換する第１のスイッチング素子乃至第４のスイッチング素子から成るフルブリッジのインバータ回路と、前記高周波交流電圧を負荷に適した電圧に変換する変圧器と、前記インバータ回路を制御する出力制御信号を出力すると共に前記変圧器の入力電流が予め定めた基準電流以上になると予め定めた時間前記インバータ回路を停止する出力制御回路と、前記出力制御信号に応じてパルストランスの１次側に所定電圧を印加し２次側に誘導起電圧を出力し抵抗を介して前記スイッチング素子を駆動すると共に逆バイアスコンデンサに電流を供給するスイッチング素子駆動回路と、を備えたアーク加工用電源装置において、前記インバータ回路が停止しているとき、前記第１のスイッチング素子及び第４のスイッチング素子が０から１／２周期の間で重ならないようにオンし、前記第２のスイッチング素及び第３のスイッチング素子が１／２から１周期の間で重ならないようにオンするスイッチング制御回路、を備えたことを特徴とするアーク加工用電源装置。
【請求項２】
前記スイッチング制御回路は、前記第１のスイッチング素子のオン時間を０から１／４周期、前記第２のスイッチング素子のオン時間を１／４から２／４周期、前記第３のスイッチング素子のオン時間を２／４から３／４周期、前記第４のスイッチング素子のオン時間を３／４から４／４周期にすること、を特徴とする請求項１記載のアーク加工用電源装置。
【請求項３】
前記インバータ回路が停止しているとき、前記スイッチング素子の最少オン時間は１周期の５％であること、を特徴とする請求項１記載のアーク加工用電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に内蔵されているインバータ回路を駆動するスイッチング素子駆動回路の制御に関するものである。
【背景技術】
【０００２】
アーク加工用電源装置に内蔵されているインバータ回路のスイッチング素子は、逆バイアス電圧が低下するとターン・オフに遅れが生じてターン・オフ損失が増加する。
【０００３】
図４は、従来技術のアーク加工用電源装置の電気接続図である。同図において、直流変換回路は、１次整流回路ＤＲ１及び１次整流回路ＤＲ１の出力側に並列に設けた平滑コンデンサーＣ１から形成される。
【０００４】
インバータ回路ＩＮＶは、相対向する第１のスイッチング素子ＴＲ１乃至第４のスイッチング素子ＴＲ４からフルブリッジを形成し、直流電圧を高周波交流電圧に変換して出力する。
【０００５】
変圧器ＩＮＴは、インバータ回路ＩＮＶによって変換された高周波交流電圧をアーク加工に適した高周波交流電圧に変換し、２次整流回路ＤＲ２は、主変圧器ＩＮＴの出力を整流し直流リアクトルＤＣＬを介して消耗電極１と被加工物Ｍとの間に電力を供給してアークを発生させる。
【０００６】
図４に示す１次電流検出回路ＩＤは、変圧器ＩＮＴの１次側の入力電流を検出して１次電流検出信号Ｉｄとして出力する。出力電流検出回路ＯＤは、主変圧器ＩＮＴの２次側の出力電流を検出して出力電流検出信号Ｏｄとして出力する。１次過電流検出回路ＯＣＰは、１次電流検出信号Ｉｄの値と図示省略の予め定めた基準電流信号Ｉｆの値とを比較し、１次電流検出値が基準電流値以上になると１次過電流検出信号Ｏｃｐを出力する。
【０００７】
図４に示す出力制御回路ＳＣは、パルス周波数が一定でパルス幅を変調するＰＷＭ制御を行ない、出力電流検出信号Ｏｄに応じて互いに半周期ずれた第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とをのパルス幅を制御する。そして、１次過電流検出信号Ｏｃｐが入力すると前記第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２の出力を所定時間Ｔ１の間禁止する。
【０００８】
図２は、パルストランスを用いた、例えば、図１に示す第1のスイッチング素子駆動回路ＤＫ１の詳細図であり、第１のスイッチング素子駆動回路ＤＫ１は、１次駆動スイッチング素子ＴＲ５、パルストランスＰＴ、２次駆動スイッチング素子ＴＲ６、抵抗器Ｒ６及び逆バイアスコンデンサＣ２で形成し、第１の出力制御信号Ｓｃ１に応じて導通する１次駆動スイッチング素子ＴＲ５、この１次駆動スイッチング素子ＴＲ５の導通に応じて所定の電圧をパルストランスＰＴの１次巻線に印加し、この印加電圧に応じて誘導起電圧を発生しパルストランスＰＴの２次巻線に出力する。続いて、誘導起電圧に応じて２次駆動スイッチング素子ＴＲ６が遮断し、インバータ回路を形成する第１のスイッチング素子ＴＲ１のゲートに抵抗器Ｒ６を介して順バイアス電圧として印加する、と共に抵抗器Ｒ５及び抵抗器Ｒ６を介して電流を逆バイアスコンデンサＣ２に供給し逆バイアス電圧を生成する。
【０００９】
図５は、従来技術の動作を説明する波形タイミング図である。図５において、同図（Ａ）の波形は１次過電流検出信号Ｏｃｐを示し、同図（Ｂ）の波形は第１の出力制御信号Ｓｃ１を示し、同図（Ｃ）の波形は第２の出力制御信号Ｓｃ２を示し、同図（Ｄ）の波形は第１のスイッチング駆動信号Ｄｋ１を示し、同図（ｄ）の波形は第２のスイッチング駆動信号Ｄｋ２を示す。
【００１０】
図５に示す時刻ｔ＝ｔ１において、同図（Ｂ）に示す第１の出力制御信号Ｓｃ１がＨｉｇｈレベルになると、図２に示す第１のスイッチング素子駆動回路ＤＫ１の１次駆動スイッチング素子ＴＲ５が導通し、パルストランスＰＴの１次巻線Ｎ１に所定の１次電圧を印加する。そして、パルストランスＰＴは１次巻線Ｎ１に１次電圧が印加されると２次巻線Ｎ２に誘導起電圧を発生する。
【００１１】
時刻ｔ＝ｔ１において、誘導起電圧に応じて２次駆動スイッチング素子ＴＲ６が遮断し、インバータ回路を形成する第１のスイッチング素子ＴＲ１に抵抗器Ｒ６を介して順バイアス電圧が印加されて導通する。さらに、抵抗器Ｒ６を介して電流を逆バイアスコンデンサＣ２に供給すると共に抵抗器Ｒ５を介して電流を逆バイアスコンデンサＣ２に供給し逆バイアス電圧（例えば、−８Ｖ）を生成する。
【００１２】
時刻ｔ＝ｔ２において、図５（Ｂ）に示す第１の出力制御信号Ｓｃ１がＬｏｗレベルになると１次駆動スイッチング素子ＴＲ５が遮断され、パルストランスＴ１の１次巻線Ｎ１に１次電圧の印加が停止する。
【００１３】
時刻ｔ＝ｔ２において、図２に示すパルストランスＴ１の１次巻線Ｎ１に１次電圧の印加が停止すると、２次巻線Ｎ２の誘導起電圧の発生が停止する。このとき、２次駆動スイッチング素子Ｔ６が導通すると順バイアス電圧から逆バイアス電圧（例えば＋１６Ｖから−８Ｖ）に変化し、図４に示す第１のスイッチング素子ＴＲ１を遮断する。
【００１４】
このとき、時刻ｔ＝ｔ２において、アーク発生中に長期短絡が発生すると、図４に示す１次過電流検出回路ＯＣＰが長期短絡による１次過電流を検出し１次過電流検出信号Ｏｃｐを出力する。そして、出力制御回路ＳＣは１次過電流検出信号Ｏｃｐが入力すると、予め定めた時間Ｔ１（例えば、インバータ周期の２周期）の間は、第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２の出力を禁止しインバータ回路の動作を停止させることで、長期短絡による電力損失の増加からスイッチング素子の破壊を回避していた。
【００１５】
しかし、図５（Ｃ）に示すように、第２の出力制御信号Ｓｃ２の出力禁止時間が長くなると、逆バイアスコンデンサＣ２の電荷が放電されて逆バイアス電圧が低下する。
【００１６】
時刻ｔ＝ｔ４において、第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２の出力禁止時間Ｔ１が終了し、時刻ｔ＝ｔ５において、図５（Ｂ）に示す第１の出力制御信号Ｓｃ１がＨｉｇｈレベルになり、第１のスイッチング素子ＴＲ１に順バイアス電圧が印加されて導通する。
【００１７】
時刻ｔ＝ｔ６において、図５（Ｂ）に示す第１の出力制御信号Ｓｃ１がＬｏｗレベルになると第１のスイッチング素子ＴＲ１を遮断する。このとき逆バイアス電圧（例えば−８Ｖから−２Ｖ）が低下しているために、第１のスイッチング素子ＴＲ１のターン・オフに遅れが生じてターン・オフ損失及びターン・オフ時のスイッチング素子のコレクタ電流が増加する。このとき、インバータ回路を形成するスイッチング素子の許容範囲を超えるとスイッチング素子の劣化に繋がってしまう。
（例えば、特許文献１）
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開昭５９−１０４８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
図４に示す従来技術のアーク加工用電源装置において、アーク発生中に長期短絡が生じると、インバータ回路を形成する各スイッチング素子に大電流が流れて電力損失が大きくなりスイッチング素子の破壊に繋がる。そこで、スイッチング素子の破壊を回避するために、従来ではインバータ回路のスイッチング素子に大電流が流れたとき、所定時間（例えば、インバータ周期の１周期から３周期）の間、インバータ回路の動作を停止してインバータ周期を長くしスイッチング素子の電力損失及びスイッチング素子に流れる大電流の発生回数を減少させて破壊を回避していた。
【００２０】
しかし、インバータ回路の動作停止時間が長くなると、スイッチング素子駆動回路を形成する逆バイアスコンデンサの充電が不十分になり逆バイアス電圧が低下する。そして、逆バイアス電圧が低下するとスイッチング素子のターン・オフ速度が遅くなり、この状態で長期短絡が解除しインバータ回路が動作を開始すると、初回のターン・オフ損失及びターン・オフ時のスイッチング素子のコレクタ電流が大きく増加し、スイッチング素子の劣化に繋がるという問題を生じてしまう。
【００２１】
そこで、本発明では、アーク発生中に長期短絡が生じても過電流保護が充分機能するアーク加工用電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２２】
上述した課題を解決するために、第１の発明は、商用交流電源を整流・平滑して直流電圧を出力する直流変換回路と、前記直流電圧を高周波交流電圧に変換する第１のスイッチング素子乃至第４のスイッチング素子から成るフルブリッジのインバータ回路と、前記高周波交流電圧を負荷に適した電圧に変換する変圧器と、前記インバータ回路を制御する出力制御信号を出力すると共に前記変圧器の入力電流が予め定めた基準電流以上になると予め定めた時間前記インバータ回路を停止する出力制御回路と、前記出力制御信号に応じてパルストランスの１次側に所定電圧を印加し２次側に誘導起電圧を出力し抵抗を介して前記スイッチング素子を駆動すると共に逆バイアスコンデンサに電流を供給するスイッチング素子駆動回路と、を備えたアーク加工用電源装置において、前記インバータ回路が停止しているとき、前記第１のスイッチング素子及び第４のスイッチング素子が０から１／２周期の間で重ならないようにオンし、前記第２のスイッチング素及び第３のスイッチング素子が１／２から１周期の間で重ならないようにオンするスイッチング制御回路、を備えたことを特徴とするアーク加工用電源装置である。
【００２３】
第２の発明は、前記スイッチング制御回路は、前記第１のスイッチング素子のオン時間を０から１／４周期、前記第２のスイッチング素子のオン時間を１／４から２／４周期、前記第３のスイッチング素子のオン時間を２／４から３／４周期、前記第４のスイッチング素子のオン時間を３／４から４／４周期にすること、を特徴とする請求項１記載のアーク加工用電源装置である。
【００２４】
第３の発明は、前記インバータ回路が停止しているとき、前記スイッチング素子の最少オン時間は１周期の５％であること、を特徴とする請求項１記載のアーク加工用電源である。
【発明の効果】
【００２５】
上述した課題を解決するために、第１の発明は、アーク発生中に長期短絡が生じてインバータ回路のスイッチング素子に大電流が流れたとき、インバータ回路を所定時間停止する、と共に停止中にスイッチング素子駆動回路を形成する逆バイアスコンデンサに電荷を供給し逆バイアス電圧の低下を防止するので、長期短絡が解除しインバータ回路が動作を開始するときのターン・オフ速度に遅れが生じなくなり、初回のターン・オフ損失及びコレクタ電流の増加抑制が可能となり、スイッチング素子を劣化又は破壊から回避できる。
【００２６】
第２の発明及び第３の発明は、インバータのオンデューチイを適正な値に設定することで、逆バイアスコンデンサに電荷が充分供給でき逆バイアス電圧を適正な値で維持できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態１に係るアーク加工用電源装置の電気接続図である。
【図２】図１に示す第１のスイッチング素子駆動回路の詳細図である。
【図３】実施の形態１の動作を説明する波形タイミング図である。
【図４】従来技術のアーク加工用電源装置の電気接続図である。
【図５】従来技術の動作を説明する波形タイミング図である。
【発明を実施するための形態】
【００２８】
図１は、本発明の実施の形態１に係るアーク加工用電源装置の電気接続図である。同図において、図４に示す従来技術の電気接続図と同一符号の構成物は、同一動作を行なうので説明は省略し符号の相違する構成物についてのみ説明する。
【００２９】
図１に示す出力制御回路ＳＣは、パルス周波数が一定でパルス幅を変調するＰＷＭ制御を行ない、出力電流検出信号Ｏｄに応じて互いに半周期ずれた第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２のパルス幅を制御する。そして、１次過電流検出信号Ｏｃｐが入力すると予め定めた時間Ｔ１（例えば、インバータ周期の１周期から３周期）の位相制御信号Ｓｃｔを出力すると共に位相制御信号Ｓｃｔが出力している間、第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２のオンデューチイを予め定めた値（例えば、５％から２５％）に固定して出力する。
【００３０】
図１に示すスイッチング制御回路ＤＳは、第１の出力制御信号Ｓｃ１に応じて第１のスイッチング制御信号Ｄｓ１及び第４のスイッチング制御信号Ｄｓ４を出力し第１のスイッチング素子駆動回路ＤＫ１及び第４のスイッチング素子駆動回路ＤＫ４を駆動させ、第２の出力制御信号Ｓｃ２に応じて第２のスイッチング制御信号Ｄｓ２及び第３のスイッチング制御信号を出力し第２のスイッチング素子駆動回路ＤＫ２及び第３のスイッチング素子駆動回路ＤＫ３を駆動させると、共に位相制御信号Ｓｃｔが入力しているときは、例えば、第１のスイッチング制御信号Ｄｓ１に対向する第４のスイッチング制御信号Ｄｓ４を１／４周期位相シフトし、第２のスイッチング制御信号Ｄｓ２に対向する第３のスイッチング制御信号Ｄｓ３を１／４周期位相シフトして出力する。
【００３１】
図３は、本発明の実施の形態１の動作を説明する波形タイミング図である。
図３おいて、同図（Ａ）の波形は１次過電流検出信号Ｏｃｐを示し、同図（Ｂ）の波形は位相制御信号Ｓｃｔを示し、同図（Ｃ）の波形は第１の出力制御信号Ｓｃ１を示し、同図（Ｄ）の波形は第２の出力制御信号Ｓｃ２を示し、同図（Ｅ）の波形は第１のスイッチング制御信号Ｄｓ１を示し、同図（Ｆ）の波形は第２のスイッチング制御信号Ｄｓ２を示し、同図（Ｇ）の波形は第３のスイッチング制御信号Ｄｓ３を示し、同図（Ｈ）の波形は第４のスイッチング制御信号Ｄｓ４を示し、同図（Ｉ）の波形は第１のスイッチング駆動信号Ｄｋ１を示し、同図（Ｊ）の波形は第２のスイッチング駆動信号Ｄｋ２を示す。
【００３２】
次に、本発明の動作について説明する。
図３に示す時刻ｔ＝ｔ１において、同図（Ｃ）に示す第１の出力制御信号Ｓｃ１がＨｉｇｈレベルになると、スイッチング制御回路ＤＳは第１の出力制御信号Ｓｃ１のＨｉｇｈレベルに応じて第１のスイッチング制御信号Ｄｓ１及び第４のスイッチング制御信号Ｄｓ４を出力する。
【００３３】
図２に示す第１のスイッチング素子駆動回路ＤＫ１に第１のスイッチング制御信号Ｄｓ１が入力されて１次駆動スイッチング素子ＴＲ５が導通すると、１次駆動スイッチング素子ＴＲ５は、パルストランスＰＴの１次巻線Ｎ１に所定の１次電圧を印加し、パルストランスＰＴは１次巻線Ｎ１に１次電圧が印加されると２次巻線Ｎ２に誘導起電圧を発生する。そして、誘導起電圧に応じて２次駆動スイッチング素子ＴＲ６が遮断し、インバータ回路を形成する第１のスイッチング素子ＴＲ１のゲートに抵抗器Ｒ６を介して順バイアス電圧として印加すると共に抵抗器Ｒ５及び抵抗器Ｒ６を介して電流を逆バイアスコンデンサＣ２に供給し逆バイアス電圧（例えば、−８Ｖ）を生成する。そして、第４のスイッチング素子駆動回路ＤＫ４も上記と同一動作を行うので説明は省略する。
【００３４】
時刻ｔ＝ｔ２において、図３（Ｃ）に示す第１のスイッチング制御信号Ｄｓ１がＬｏｗレベルになると、第１のスイッチング素子駆動回路ＤＫ１のパルストランスＰＴの１次巻線Ｎ１に１次電圧の印加が停止し、２次巻線Ｎ２の誘導起電圧の発生も停止する。このとき、２次駆動スイッチング素子Ｔ６が導通し図３（Ｉ）に示すように順バイアス電圧から逆バイアス電圧（例えば＋１６Ｖから−８Ｖ）に変化し第１のスイッチング素子ＴＲ１が遮断する。
【００３５】
時刻ｔ＝ｔ２において、アーク発生中に長期短絡が発生すると、１次過電流検出回路ＯＣＰが長期短絡による１次過電流を検出し１次過電流検出信号Ｏｃｐとして出力する。そして、出力制御回路ＳＣは１次過電流検出信号に応じて予め定めた時間Ｔ１の位相制御信号Ｓｃｔを出力すると共に位相制御信号Ｓｃｔが出力している間、第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２のオンデューチイを予め定めた値（例えば、１０％）に設定する。
【００３６】
図１に示すスイッチング制御回路ＤＳは、時刻ｔ＝ｔ３において位相制御信号ＳｃｔがＨｉｇｈレベルになると、時刻ｔ＝ｔ４において、図３（Ｆ）に示す第２のスイッチング制御信号Ｄｓ２に対向する、同図（Ｇ）に示す第３のスイッチング制御信号Ｄｓ３を１／４周期位相シフトし、時刻ｔ＝ｔ６において同図（Ｅ）に示す第１のスイッチング制御信号Ｄｓ１に対向する、同図（Ｈ）に示す第４のスイッチング制御信号Ｄｓ４を１／４周期位相シフトして出力する。
【００３７】
図３に示す第２のスイッチング制御信号Ｄｓ２に対向する第３のスイッチング制御信号Ｄｓ３が１／４周期位相シフトすると、第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３は遮断状態となり、インバータ回路は動作を停止する。このとき、第２のスイッチング素子駆動回路ＤＫ２は、第２のスイッチング制御信号Ｄｓ２に応じて所定の電圧がパルストランスＰＴの１次巻線に印加し、この印加電圧に応じて誘導起電圧を発生しパルストランスＴ２の２次巻線に出力する。そして、誘導起電圧に応じて２次駆動スイッチング素子ＴＲ６が遮断し、インバータ回路を形成する第１のスイッチング素子ＴＲ１のゲートに抵抗器Ｒ６を介して順バイアス電圧として印加すると共に抵抗器Ｒ５及び抵抗器Ｒ６を介して電流を逆バイアスコンデンサＣ２に供給し逆バイアス電圧（例えば、−８Ｖ）を維持する。
【００３８】
上記に示す同一動作を位相制御信号Ｓｃｔの出力時間中、第１のスイッチング素子駆動回路ＤＫ１、第３のスイッチング素子駆動回路ＤＫ３及び第４のスイッチング素子駆動回路ＤＫ４も行ない逆バイアス電圧（例えば、−８Ｖ）を維持する。
【００３９】
時刻ｔ＝ｔ１１において、位相制御信号ＳｃｔがＬｏｗレベルになるとスイッチング制御回路ＤＳは、位相制御からＰＷＭ制御に移行し、時刻ｔ＝ｔ１２において、第１のスイッチング制御信号Ｄｓ１と第４のスイッチング制御信号Ｄｓ４とがＨｉｇｈレベルになると、第１のスイッチング素子ＴＲ１と第４のスイッチング素子ＴＲ４とは導通する。
【００４０】
続いて、時刻ｔ＝ｔ１３において、第１のスイッチング制御信号Ｄｓ１及び第４のスイッチング制御信号Ｄｓ４がＬｏｗレベルになると、第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４を遮断する。このとき逆バイアス電圧が（例えば−８Ｖ）を維持しているので、第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４のターン・オフ速度に遅れが生じなくなる。
【００４１】
上述より、アーク発生中に長期短絡により１次過電流が発生したとき、インバータ回路をＰＷＭ制御から位相制御に移行し、位相制御でスイッチング素子に印加する逆バイアス電圧を所定電圧に維持することで、位相制御が終了しＰＷＭ制御に移行した初回のターン・オフ損失及びターン・オフ時のコレクタ電流の増加が抑制でき、スイッチング素子の保護が向上する。
【００４２】
上述において、第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２のオンデューチイを５％にすると、逆バイアス電圧が略維持でき、スイッチング素子のターン・オフ速度に遅れが生じなくなる。
【符号の説明】
【００４３】
１              消耗電極
ＡＣ            商用交流電源
Ｃ１            平滑コンデンサー
ＤＳ            スイッチング制御回路
Ｄｓ１          第１のスイッチング制御信号
Ｄｓ２          第２のスイッチング制御信号
Ｄｓ３          第３のスイッチング制御信号
Ｄｓ４          第４のスイッチング制御信号
ＤＣＬ          直流リアクトル
ＤＲ１          １次整流回路
ＤＲ２          ２次整流回路
ＤＫ１          第１のスイッチング素子駆動回路
ＤＫ２          第２のスイッチング素子駆動回路
ＤＫ３          第３のスイッチング素子駆動回路
ＤＫ４          第４のスイッチング素子駆動回路
Ｄｋ１          第１のスイッチング素子駆動信号
Ｄｋ２          第２のスイッチング素子駆動信号
Ｄｋ３          第３のスイッチング素子駆動信号
Ｄｋ４          第４のスイッチング素子駆動信号
ＩＤ            １次電流検出回路
Ｉｄ            １次電流検出信号
ＩＲ            出力電流設定回路
Ｉｒ            出力電流設定信号
ＩＮＴ          変圧器
ＯＤ            出力電流検出回路
Ｏｄ            出力電流検出信号
ＯＣＰ          １次過電流検出回路
Ｏｃｐ          １次過電流検出信号
Ｍ              被加工物
ＳＣ            主制御回路
Ｓｃ１          第1の出力制御信号
Ｓｃ２          第２の出力制御信号
ＴＨ            トーチ
ＴＳ            起動スイッチ
Ｔｓ            起動信号
ＴＲ１          第１のスイッチング素子
ＴＲ２          第２のスイッチング素子
ＴＲ３          第３のスイッチング素子
ＴＲ４          第４のスイッチング素子
【図１】
0005584101.tif 000002
【図２】
0005584101.tif 000003
【図３】
0005584101.tif 000004
【図４】
0005584101.tif 000005
【図５】
0005584101.tif 000006