(57)【特許請求の範囲】
【請求項１】
２つのエンハンスメント型ＭＯＳトランジスタから構成されたカレントミラー回路と、
前記カレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタのドレインに接続され、定電流源として機能するデプレッション型ＭＯＳトランジスタと、
前記カレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタのソースに接続された負の温度特性を有する抵抗と、を含み、
前記抵抗の値は、前記カレントミラー回路を構成する前記２つのエンハンスメント型ＭＯＳトランジスタのサイズに基づき決定され、前記デプレッション型ＭＯＳトランジスタのドレイン電流の温度特性を相殺することを特徴とする電流源回路。
【請求項２】
請求項１記載の電流源回路において、
前記抵抗は、ポリシリコンで形成されたことを特徴とする電流源回路。
【請求項３】
請求項２記載の電流源回路において、
前記エンハンスメント型ＭＯＳトランジスタに直列又は並列に接続される複数のＭＯＳトランジスタ又は前記負の温度特性を有する抵抗に直列又は並列に接続される抵抗と、該複数のＭＯＳトランジスタ又は該抵抗に接続された複数のヒューズで構成される調整回路を更に有することを特徴とする電流源回路。
【請求項４】
前記２つのエンハンスメント型ＭＯＳトランジスタはＰチャネル型であり、前記抵抗は電源供給ラインと前記カレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタのソースとの間に挿入接続され、
前記デプレッション型ＭＯＳトランジスタはＮチャネル型であり、ドレインが前記カレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタのドレインに接続され、ソースが接地され、
前記カレントミラー回路の出力側の前記エンハンスメント型ＭＯＳトランジスタのドレインから電流を出力することを特徴とする請求項１乃至３のいずれか一項に記載の電流源回路。
【請求項５】
２つのエンハンスメント型ＭＯＳトランジスタから構成された第１のカレントミラー回路と、
該第１のカレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタのドレインに接続され、定電流源として機能するデプレッション型ＭＯＳトランジスタと、
該第１のカレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタのソースに接続された負の温度特性を有する第１の抵抗と、を含み、
前記２つのエンハンスメント型ＭＯＳトランジスタはＰチャネル型であり、前記抵抗は電源供給ラインと前記第１のカレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタのソースとの間に挿入接続され、
前記デプレッション型ＭＯＳトランジスタはＮチャネル型であり、ドレインが前記第１のカレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタのドレインに接続され、ソースが接地され、
前記第１のカレントミラー回路の出力側の前記エンハンスメント型ＭＯＳトランジスタのドレインから電流を出力し、
前記第１のカレントミラー回路の出力側のエンハンスメント型ＭＯＳトランジスタのソースと電源供給ラインとの間に挿入接続された正の温度係数を有する第２の抵抗と、
前記第１のカレントミラー回路の後段に設けられ、２つのＰチャネルＭＯＳトランジスタから構成される第２のカレントミラー回路と、
前記第１のカレントミラー回路の出力と、該第２のカレントミラー回路の入力側の前記ＰチャネルＭＯＳトランジスタのドレインとの間に接続された定電流回路とを有し、
該定電流回路は、前記第１のカレントミラー回路の出力側のエンハンスメント型ＭＯＳトランジスタのドレインに接続された第３の抵抗と、
前記第２のカレントミラー回路の入力側の前記ＰチャネルＭＯＳトランジストのドレインに、前記第２のカレントミラー回路を駆動させる駆動トランジスタを介して接続され、前記第３の抵抗と同じ種類の材料から構成され、前記第２のカレントミラー回路の入力電流を定める第４の抵抗と、
前記第１のカレントミラー回路の出力側のエンハンスメント型ＭＯＳトランジスタのドレインと、前記駆動トランジスタのゲートとの間に挿入されたオペアンプとを有し、
前記オペアンプの非反転入力端子に前記第１のカレントミラー回路の出力側のエンハンスメント型ＭＯＳトランジスタのドレインが接続され、出力端子に前記駆動トランジスタのゲートが接続され、反転入力端子に前記駆動トランジスタのソースが接続されたことを特徴とする電流源回路。
【請求項６】
請求項１乃至５のいずれか１項記載の電流源回路と、
前記電流源回路の出力電流で充電されるコンデンサと、
前記コンデンサの充電電圧を所定の閾値と比較して比較結果を出力するコンパレータと、
を有し、前記コンデンサの充電開始から前記比較結果の出力まで所定時間を遅延することを特徴とする遅延回路。
【請求項７】
請求項１乃至５のいずれか１項記載の電流源回路と、
前記電流源回路の出力電流で充電されるコンデンサと、
前記コンデンサを放電する第１のスイッチと、
前記コンデンサの充電電圧を第１閾値又は第２閾値と比較して比較結果を出力するコンパレータと、
前記コンパレータに供給する前記第１閾値と前記第２閾値を切替えて生成する第２スイッチと、
を有し、前記第１スイッチ及び前記第２スイッチを前記コンパレータの比較結果で切替えることを特徴とする発振回路。
【請求項８】
請求項１乃至５のいずれか１項記載の電流源回路と、
リング状に接続されており前記電流源回路から動作電流を供給される複数のインバータ及び出力用インバータと、
前記複数のインバータの出力端子と所定電位間に接続された複数のコンデンサと、
を有することを特徴とする発振回路。
【請求項９】
請求項１乃至５のいずれか１項記載の電流源回路と、
前記電流源回路の出力電流で充電されるコンデンサと、
前記コンデンサの電圧と、所定の基準電圧とを比較するコンパレータと、
前記コンパレータの比較結果に基づいて、前記コンデンサに充電された電荷を放電させるスイッチング素子と、を有することを特徴とする発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デプレッション型ＭＯＳ（金属酸化膜半導体）トランジスタを用いた電流源回路及びそれを用いた遅延回路及び発振回路に関する。
【背景技術】
【０００２】
従来から電流源回路としてデプレッション型ＭＯＳトランジスタが各種用途に用いられている。
【０００３】
図２６に従来のデプレッション型ＭＯＳトランジスタを用いた電流源回路の一例の回路図を示す。図２６（Ａ）において、デプレッション型ＮチャネルＭＯＳトランジスタ１のドレインは直流電源２の正極に接続され、直流電源２の負極は接地されている。ＭＯＳトランジスタ１のソースとゲートは共通接続されて端子３に接続されている。この電流源回路は端子３に定電流を流し込む。
【０００４】
図２６（Ｂ）において、デプレッション型ＮチャネルＭＯＳトランジスタ１のドレインは端子４に接続されている。ＭＯＳトランジスタ１のソースとゲートは共通接続されて接地されている。この電流源回路は端子４から定電流を引き込む。
【０００５】
なお、抵抗やエンハンスメント型ＭＯＳトランジスタを用いて、デプレッション型ＮチャネルＭＯＳトランジスタの電流・温度特性を補償する技術が知られている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−２３６５２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図２６（Ａ），（Ｂ）に示す従来回路において、デプレッション型ＮチャネルＭＯＳトランジスタ１は温度が高くなるとドレイン電流が増加する正の温度特性を持っている。図２７にデプレッション型ＭＯＳトランジスタのドレイン電流・温度特性を示す。このように、図２６（Ａ），（Ｂ）に示す従来のデプレッション型ＭＯＳトランジスタを用いた電流源回路は正の温度特性を持つため、電流源回路の温度特性をフラットにするには、温度特性を補償する必要があった。
【０００８】
本発明は上記の点に鑑みてなされたもので、簡単な構成でデプレッション型ＭＯＳトランジスタの温度特性を補償する電流源回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一実施態様による電流源回路は、２つのエンハンスメント型ＭＯＳトランジスタ（Ｑ２、Ｑ３）から構成されたカレントミラー回路と、
前記カレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタ（Ｑ２）のドレインに接続され、定電流源として機能するデプレッション型ＭＯＳトランジスタ（Ｑ１）と、
前記カレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタ（Ｑ２）のソースに接続された負の温度特性を有する抵抗（Ｒ）と、を含み、
前記抵抗の値は、前記カレントミラー回路を構成する前記２つのエンハンスメント型ＭＯＳトランジスタ（Ｑ２、Ｑ３）のサイズに基づき決定され、前記デプレッション型ＭＯＳトランジスタ（Ｑ１）のドレイン電流の温度特性を相殺することを特徴とする電流源回路。
【００１０】
好ましくは、前記抵抗（Ｒ）は、ポリシリコンで形成される。
【００１１】
好ましくは、前記エンハンスメント型ＭＯＳトランジスタ（Ｑ２、Ｑ３）に直列又は並列に接続される複数のＭＯＳトランジスタ（Ｑ１−１〜Ｑ１−ｎ）又は前記負の温度特性を有する抵抗に直列又は並列に接続される抵抗（Ｒ１−１〜Ｒ１−ｎ）と、該複数のＭＯＳトランジスタ（Ｑ１−１〜Ｑ１−ｎ）又は該抵抗（Ｒ１−１〜Ｒ１−ｎ）に接続された複数のヒューズ（Ｆ１−１〜Ｆ１−ｎ）で構成される調整回路を更に有する。
【００１２】
好ましくは、前記２つのエンハンスメント型ＭＯＳトランジスタ（Ｑ２、Ｑ３）はＰチャネル型であり、前記抵抗（Ｒ）は電源供給ラインと前記カレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタ（Ｑ２）のソースとの間に挿入接続され、
前記デプレッション型ＭＯＳトランジスタ（Ｑ１）はＮチャネル型であり、ドレインが前記カレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタ（Ｑ２）のドレインに接続され、ソースが接地され、
前記カレントミラー回路の出力側の前記エンハンスメント型ＭＯＳトランジスタ（Ｑ２）のドレインから電流を出力する。
【００１３】
本発明の一実施態様による電流源回路は、２つのエンハンスメント型ＭＯＳトランジスタ（Ｍ２、Ｍ３）から構成された第１のカレントミラー回路と、
該第１のカレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタ（Ｍ２）のドレインに接続され、定電流源として機能するデプレッション型ＭＯＳトランジスタ（Ｍ１）と、
該第１のカレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタ（Ｍ２）のソースに接続された負の温度特性を有する第１の抵抗（Ｒ２１）と、を含み、
前記２つのエンハンスメント型ＭＯＳトランジスタ（Ｍ２、Ｍ３）はＰチャネル型であり、前記抵抗は電源供給ラインと前記第１のカレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタ（Ｍ２）のソースとの間に挿入接続され、
前記デプレッション型ＭＯＳトランジスタ（Ｍ１）はＮチャネル型であり、ドレインが前記第１のカレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタ（Ｍ２）のドレインに接続され、ソースが接地され、
前記第１のカレントミラー回路の出力側の前記エンハンスメント型ＭＯＳトランジスタ（Ｍ３）のドレインから電流を出力し、
前記第１のカレントミラー回路の出力側のエンハンスメント型ＭＯＳトランジスタ（Ｍ３）のソースと電源供給ラインとの間に挿入接続された正の温度係数を有する第２の抵抗（Ｒ２２）と、
前記第１のカレントミラー回路の後段に設けられ、２つのＰチャネルＭＯＳトランジスタ（Ｍ４、Ｍ５）から構成される第２のカレントミラー回路と、
前記第１のカレントミラー回路の出力と、該第２のカレントミラー回路の入力側の前記ＰチャネルＭＯＳトランジスタ（Ｍ４）のドレインとの間に接続された定電流回路とを有し、
該定電流回路は、前記第１のカレントミラー回路の出力側のエンハンスメント型ＭＯＳトランジスタ（Ｍ３）のドレインに接続された第３の抵抗（Ｒ２３）と、
前記第２のカレントミラー回路の入力側の前記ＰチャネルＭＯＳトランジスト（Ｍ４）のドレインに、前記第２のカレントミラー回路を駆動させる駆動トランジスタ（Ｍ６）を介して接続され、前記第３の抵抗（Ｒ２３）と同じ種類の材料から構成され、前記第２のカレントミラー回路の入力電流を定める第４の抵抗（Ｒ２４）と、
前記第１のカレントミラー回路の出力側のエンハンスメント型ＭＯＳトランジスタのドレイン（Ｍ３）と、前記駆動トランジスタ（Ｍ６）のゲートとの間に挿入されたオペアンプ（３０）とを有し、
前記オペアンプ（３０）の非反転入力端子に前記第１のカレントミラー回路の出力側のエンハンスメント型ＭＯＳトランジスタ（Ｍ３）のドレインが接続され、出力端子に前記駆動トランジスタ（Ｍ６）のゲートが接続され、反転入力端子に前記駆動トランジスタ（Ｍ６）のソースが接続されたことを特徴とする電流源回路。
【００１４】
本発明の一実施態様による遅延回路は、請求項１乃至６のいずれか１項記載の電流源回路（２０）と、
前記電流源回路（２０）の出力電流で充電されるコンデンサ（Ｃ１）と、
前記コンデンサ（Ｃ１）の充電電圧を所定の閾値と比較して比較結果を出力するコンパレータ（２１）と、
を有し、前記コンデンサ（Ｃ１）の充電開始から前記比較結果の出力まで所定時間を遅延する。
【００１５】
本発明の一実施態様による発振回路は、請求項１乃至５のいずれか１項記載の電流源回路（２０）と、
前記電流源回路（２０）の出力電流で充電されるコンデンサ（Ｃ２）と、
前記コンデンサ（Ｃ２）を放電する第１のスイッチ（ＳＷ２）と、
前記コンデンサ（Ｃ２）の充電電圧を第１閾値又は第２閾値と比較して比較結果を出力するコンパレータ（２２）と、
前記コンパレータ（２２）に供給する前記第１閾値と前記第２閾値を切替えて生成する第２スイッチ（ＳＷ３）と、
を有し、前記第１スイッチ（ＳＷ２）及び前記第２スイッチ（ＳＷ３）を前記コンパレータ（２２）の比較結果で切替える。
【００１６】
本発明の一実施態様による発振回路は、請求項１乃至５のいずれか１項記載の電流源回路（２０）と、
リング状に接続されており前記電流源回路（２０）から動作電流を供給される複数のインバータ（２４〜２６）及び出力用インバータ（２７）と、
前記複数のインバータ（２４〜２６）の出力端子と所定電位間に接続された複数のコンデンサ（Ｃ３〜Ｃ５）と、を有する。
【００１７】
本発明の一実施態様による発振回路は、請求項１乃至６のいずれか１項記載の電流源回路（２０，４０）と、
前記電流源回路（２０，４０）の出力電流で充電されるコンデンサ（Ｃ６）と、
前記コンデンサ（Ｃ６）の電圧と、所定の基準電圧とを比較するコンパレータ（５１）と、
前記コンパレータ（５１）の比較結果に基づいて、前記コンデンサ（Ｃ６）に充電された電荷を放電させるスイッチング素子（Ｍ７）と、を有することを特徴とする発振回路。
【００１８】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１９】
本発明によれば、簡単な構成でデプレッション型ＭＯＳトランジスタの温度特性を補償することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の電流源回路の一実施形態の回路図である。
【図２】本発明の電流源回路の他の実施形態の回路図である。
【図３】ポリシリコン抵抗の温度特性を示す図である。
【図４】本発明の電流源回路の温度特性を示す図である。
【図５】電流源回路の第１変形例の回路図である。
【図６】電流源回路の第２変形例の回路図である。
【図７】電流源回路の第３変形例の回路図である。
【図８】電流源回路の第４変形例の回路図である。
【図９】電流源回路の第５変形例の回路図である。
【図１０】電流源回路の第６変形例の回路図である。
【図１１】電流源回路の第７変形例の回路図である。
【図１２】電流源回路の第８変形例の回路図である。
【図１３】本発明の電流源回路を適用した遅延回路の一実施形態の構成図である。
【図１４】遅延回路の動作を説明するための波形図である。
【図１５】電流源回路を適用した発振回路の一実施形態の構成図である。
【図１６】発振回路の動作を説明するための波形図である。
【図１７】電流源回路を適用したリングオッシレータの一実施形態の構成図である。
【図１８】リングオッシレータの動作を説明するための波形図である。
【図１９】本発明の図１乃至図１２とは異なる電流源回路の一実施形態を示した回路図である。
【図２０】本発明の実施形態に係る発振回路の一例を示した回路図である。
【図２１】接続点Ｖｆの電圧波形と出力端子ＯＵＴの出力電圧の波形の一例を示した図である。図２１（Ａ）は、接続点Ｖｆの電圧波形を示した図である。図２１（Ｂ）は、発振回路の出力端子ＯＵＴから出力される電圧波形を示している。
【図２２】図２０に係る発振回路において、電流Ｉ４の温度特性を示した図である。
【図２３】電流Ｉ３の温度特性の一例を示した図である。
【図２４】本実施形態に係る電流源回路４０の第１変形例を示した回路図である。
【図２５】本実施形態に係る電流源回路４０の第２変形例を示した回路図である。
【図２６】従来のデプレッション型ＭＯＳトランジスタを用いた電流源回路の一例の回路図である。
【図２７】デプレッション型ＭＯＳトランジスタのドレイン電流・温度特性を示す図である。
【発明を実施するための形態】
【００２１】
以下、図面に基づいて本発明の実施形態について説明する。
【００２２】
＜電流源回路の回路図＞
図１は本発明の電流源回路の一実施形態の回路図を示す。図１において、デプレッション型ＮチャネルＭＯＳトランジスタＱ１のドレインはエンハンスメント型ＰチャネルＭＯＳトランジスタＱ２のドレインに接続されている。ＭＯＳトランジスタＱ１のソースとゲートは共通接続されて接地されている。
【００２３】
ＭＯＳトランジスタＱ２のドレイン及びゲートはエンハンスメント型ＰチャネルＭＯＳトランジスタＱ３のゲートと共通接続され、ＭＯＳトランジスタＱ２，Ｑ３はカレントミラー回路を構成している。ＭＯＳトランジスタＱ２のソースは抵抗Ｒの一端に接続され、抵抗Ｒの他端は直流電源Ｅ１の正極に接続され、直流電源Ｅ１の負極は接地されている。また、ＭＯＳトランジスタＱ３のソースは直流電源Ｅ１の正極に接続され、ＭＯＳトランジスタＱ３のドレインは端子１１に接続されている。図１の電流源回路は端子１１に定電流を流し込む回路であり、この電流源回路は半導体集積回路で構成される。
【００２４】
なお、デプレッション型ＮチャネルＭＯＳトランジスタＱ１は、定電流源として機能し、カレントミラー回路の入力電流（参照電流）を定める役割を果たす。
【００２５】
図２は本発明の電流源回路の他の実施形態の回路図を示す。図２において、図１と同一部分には同一符号を付す。デプレッション型ＮチャネルＭＯＳトランジスタＱ１のドレインは直流電源Ｅ１の正極に接続され、直流電源Ｅ１の負極は接地されている。ＭＯＳトランジスタＱ１のソースとゲートは共通接続されてエンハンスメント型ＮチャネルＭＯＳトランジスタＱ１２のドレインに接続されている。
【００２６】
ＭＯＳトランジスタＱ１２のドレイン及びゲートはエンハンスメント型ＮチャネルＭＯＳトランジスタＱ１３のゲートと共通接続され、ＭＯＳトランジスタＱ１２，Ｑ１３はカレントミラー回路を構成している。ＭＯＳトランジスタＱ１２のソースは抵抗Ｒの一端に接続され、抵抗Ｒの他端は接地されている。また、ＭＯＳトランジスタＱ１３のソースは接地され、ＭＯＳトランジスタＱ１３のドレインは端子１２に接続されている。図２の電流源回路は端子１２から定電流を引き込む回路であり、この電流源回路は半導体集積回路で構成される。
【００２７】
図１及び図２において、抵抗Ｒはポリシリコンで形成されており、ポリシリコン抵抗は図３に示すように、負の温度特性を有している。
【００２８】
＜電流源回路の温度補償＞
ＭＯＳトランジスタのドレイン電流ＩＤは（１）式で表される。なお、μｓを電子の表面移動度、Ｃ０を単位面積当たりのゲート容量、Ｗ／ＬをＭＯＳゲートサイズ、ＶＧＳをゲート・ソース間電圧、ＶＴをスレッショールド電圧とする。
【００２９】
ＩＤ＝（１／２）×μｓ×Ｃ０×（Ｗ／Ｌ）×（ＶＧＳ−ＶＴ）２      …（１）
ここで、Ｗ／Ｌ，ＶＧＳそれぞれに添え字１，２，３を付けてＭＯＳトランジスタＱ１，Ｑ２，Ｑ３に対応することを表した場合、（１）式からＭＯＳトランジスタＱ２，Ｑ３のドレイン電Ｉ２，Ｉ３は（２），（３）式で表される。
【００３０】
Ｉ２＝（１／２）×μｓ×Ｃ０×（Ｗ２／Ｌ２）×（ＶＧＳ２−ＶＴ）２      …（２）
Ｉ３＝（１／２）×μｓ×Ｃ０×（Ｗ３／Ｌ３）×（ＶＧＳ３−ＶＴ）２      …（３）
また、ＭＯＳトランジスタＱ２，Ｑ３で構成するカレントミラー回路から（４）式が得られる。Ｒは抵抗Ｒの抵抗値を表す。
【００３１】
ＶＧＳ３＝ＶＧＳ２＋Ｒ×Ｉ２          …（４）
（３）式に（２），（４）式を代入すると（５）式が得られる。
【００３２】
Ｉ３＝（１／２）×μｓ×Ｃ０×（Ｗ３／Ｌ３）×
｛［（（２×Ｉ２）／（μｓ×Ｃ０））×（Ｌ２／Ｗ２）］１／２＋Ｒ×Ｉ２｝２  …（５）
また、Ｉ２＝Ｉ１からＩ３とＩ２の関係式は（６）式となる。
【００３３】
Ｉ３＝（１／２）×μｓ×Ｃ０×（Ｗ３／Ｌ３）×
｛［（（２×Ｉ１）／（μｓ×Ｃ０））×（Ｌ２／Ｗ２）］１／２＋Ｒ×Ｉ１｝２  …（６）
（６）式のＲ×Ｉ１項において、負の温度係数である抵抗Ｒの値を調整することで、図１のデプレッション型ＭＯＳトランジスタＱ１によって正の温度係数を持つ電流Ｉ１の補償を行うことができる。上記の（１）〜（６）式でＭＯＳトランジスタＱ１２，Ｑ１３のＷ／Ｌ，ＶＧＳをＷ２／Ｌ２，Ｗ３／Ｌ３，ＶＧＳ２，ＶＧＳ３と表せば、図２のデプレッション型ＭＯＳトランジスタＱ１によって正の温度係数を持つ電流Ｉ１の補償を行うことができることが分かる。
【００３４】
これにより、簡単な構成で、電流源回路の温度特性を調整することができ、最終的には電流源回路の温度特性を例えば図４に示すようにフラットな特性とすることができる。
【００３５】
＜電流源回路の変形例＞
図５は電流源回路の第１変形例の回路図を示す。この回路は図１の変形例であり、デプレッション型ＮチャネルＭＯＳトランジスタＱ１のドレインに、縦型に接続されたデプレッション型ＮチャネルＭＯＳトランジスタＱ１−１〜Ｑ１−ｎのうちＭＯＳトランジスタＱ１−１のソースが接続されている。そして、ＭＯＳトランジスタＱ１−ｎのドレインがＭＯＳトランジスタＱ２のドレイン及びゲートに接続されている。ＭＯＳトランジスタＱ１−１〜Ｑ１−ｎそれぞれのゲートはＭＯＳトランジスタＱ１のゲートに共通接続されている。ＭＯＳトランジスタＱ１−１〜Ｑ１−ｎそれぞれのソースとドレイン間はヒューズＦ１−１〜Ｆ１−ｎそれぞれで接続されている。
【００３６】
この変形例では、ヒューズＦ１−１〜Ｆ１−ｎのいずれかにレーザ光を照射して切断することで、ＭＯＳトランジスタＱ１に接続されるＭＯＳトランジスタが増加して、温度係数をプラス方向に調整することができる。
【００３７】
図６は電流源回路の第２変形例の回路図を示す。この回路は図１の変形例であり、デプレッション型ＮチャネルＭＯＳトランジスタＱ１のソースにデプレッション型ＮチャネルＭＯＳトランジスタＱ１−１〜Ｑ１−ｎのソースが共通に接続され、ＭＯＳトランジスタＱ１−１〜Ｑ１−ｎそれぞれのドレインに一端を接続されたヒューズＦ１−１〜Ｆ１−ｎの他端がＭＯＳトランジスタＱ１のドレインに共通に接続されている。
【００３８】
この変形例では、ヒューズＦ１−１〜Ｆ１−ｎのいずれかにレーザ光を照射して切断することで、ＭＯＳトランジスタＱ１に並列接続されるＭＯＳトランジスタが減少して、温度係数をマイナス方向に調整することができる。
【００３９】
図７は電流源回路の第３変形例の回路図を示す。この回路は図１の変形例であり、抵抗Ｒの一端とＭＯＳトランジスタＱ２のドレインの間に、直列接続されたポリシリコンの抵抗Ｒ１−１〜Ｒ１−ｎが挿入接続されている。そして、抵抗Ｒ１−１〜Ｒ１−ｎそれぞれの両端間はヒューズＦ１−１〜Ｆ１−ｎそれぞれで接続されている。
【００４０】
この変形例では、ヒューズＦ１−１〜Ｆ１−ｎのいずれかにレーザ光を照射して切断することで、抵抗Ｒに直列接続されるポリシリコンの抵抗が増加して、温度係数をマイナス方向に調整することができる。
【００４１】
図８は電流源回路の第４変形例の回路図を示す。この回路は図１の変形例であり、抵抗Ｒの一端（ＭＯＳトランジスタＱ２のドレイン側）にポリシリコンの抵抗Ｒ１−１〜Ｒ１−ｎそれぞれの一端が共通に接続され、抵抗Ｒ１−１〜Ｒ１−ｎそれぞれの他端に一端を接続されたヒューズＦ１−１〜Ｆ１−ｎの他端は抵抗Ｒの他端（直流電源Ｅ１側）に共通に接続されている。
【００４２】
この変形例では、ヒューズＦ１−１〜Ｆ１−ｎのいずれかにレーザ光を照射して切断することで、抵抗Ｒに並列接続されるポリシリコンの抵抗が増加して、温度係数をプラス方向に調整することができる。
【００４３】
図９は電流源回路の第５変形例の回路図を示す。この回路は図１の変形例であり、デプレッション型ＮチャネルＭＯＳトランジスタＱ１のドレインに、縦型に接続されたエンハンス型ＰチャネルＭＯＳトランジスタＱ２−１〜Ｑ２−ｎのうちＭＯＳトランジスタＱ２−１のドレインが接続されている。そして、ＭＯＳトランジスタＱ２−ｎのソースがＭＯＳトランジスタＱ２のドレインに接続されている。ＭＯＳトランジスタＱ２−１〜Ｑ２−ｎそれぞれのゲートはＭＯＳトランジスタＱ２のゲートに共通接続され、ＭＯＳトランジスタＱ２のゲートはＭＯＳトランジスタＱ１のドレインに接続されている。ＭＯＳトランジスタＱ２−１〜Ｑ２−ｎそれぞれのソースとドレイン間はヒューズＦ１−１〜Ｆ１−ｎそれぞれで接続されている。
【００４４】
ここで、ＭＯＳトランジスタＱ２−１〜Ｑ２−ｎのうちソースとドレイン間のヒューズが切断されたトランジスタはカレントミラー回路を構成するＭＯＳトランジスタＱ２のソース電流（すなわち抵抗Ｒを流れる電流）を増大させる。したがって、この変形例では、ヒューズＦ１−１〜Ｆ１−ｎのいずれかにレーザ光を照射して切断することで、ＭＯＳトランジスタＱ２のソース電流が増加して、温度係数をマイナス方向に調整することができる。
【００４５】
図１０は電流源回路の第６変形例の回路図を示す。この回路は図１の変形例であり、ＭＯＳトランジスタＱ２のドレインにエンハンス型ＰチャネルＭＯＳトランジスタＱ２−１〜Ｑ２−ｎのドレインが共通に接続され、ＭＯＳトランジスタＱ２−１〜Ｑ２−ｎそれぞれのソースに一端を接続されたヒューズＦ１−１〜Ｆ１−ｎの他端がＭＯＳトランジスタＱ２のソースに共通に接続されている。また、ＭＯＳトランジスタＱ２−１〜Ｑ２−ｎそれぞれのゲートはＭＯＳトランジスタＱ２のゲートに共通に接続されている。
【００４６】
ここで、ＭＯＳトランジスタＱ２−１〜Ｑ２−ｎのソースのヒューズが切断されると抵抗Ｒに流れる電流が減少する。したがって、この変形例では、ヒューズＦ１−１〜Ｆ１−ｎのいずれかにレーザ光を照射して切断することで、ＭＯＳトランジスタＱ２のソース電流が減少して、温度係数をプラス方向に調整することができる。
【００４７】
図１１は電流源回路の第７変形例の回路図を示す。この回路は図１の変形例であり、カレントミラー回路を構成するＭＯＳトランジスタＱ３のドレインに、縦型に接続されたエンハンス型ＰチャネルＭＯＳトランジスタＱ３−１〜Ｑ３−ｎのうちＭＯＳトランジスタＱ３−１のソースが接続されている。そして、ＭＯＳトランジスタＱ３−ｎのドレインが端子１１に接続されている。ＭＯＳトランジスタＱ３−１〜Ｑ３−ｎそれぞれのゲートはＭＯＳトランジスタＱ３のゲートに共通接続されている。ＭＯＳトランジスタＱ３−１〜Ｑ３−ｎそれぞれのソースとドレイン間はヒューズＦ１−１〜Ｆ１−ｎそれぞれで接続されている。
【００４８】
ここで、ＭＯＳトランジスタＱ３−１〜Ｑ３−ｎのうちソースとドレイン間のヒューズが切断されたトランジスタはカレントミラー回路を構成するＭＯＳトランジスタＱ３のソース電流を増大させ、抵抗Ｒに流れる電流を減少させる。したがって、この変形例では、ヒューズＦ１−１〜Ｆ１−ｎのいずれかにレーザ光を照射して切断することで、ＭＯＳトランジスタＱ２のソース電流が減少して、温度係数をプラス方向に調整することができる。
【００４９】
図１２は電流源回路の第８変形例の回路図を示す。この回路は図１の変形例であり、カレントミラー回路を構成するＭＯＳトランジスタＱ３のドレインにエンハンス型ＰチャネルＭＯＳトランジスタＱ３−１〜Ｑ３−ｎのドレインが共通に接続され、ＭＯＳトランジスタＱ３−１〜Ｑ３−ｎそれぞれのソースに一端を接続されたヒューズＦ１−１〜Ｆ１−ｎの他端がＭＯＳトランジスタＱ３のソースに共通に接続されている。また、ＭＯＳトランジスタＱ３−１〜Ｑ３−ｎそれぞれのゲートはＭＯＳトランジスタＱ３のゲートに共通に接続されている。
【００５０】
ここで、ＭＯＳトランジスタＱ３−１〜Ｑ３−ｎのソースのヒューズが切断されると抵抗Ｒに流れる電流が増大する。したがって、この変形例では、ヒューズＦ１−１〜Ｆ１−ｎのいずれかにレーザ光を照射して切断することで、ＭＯＳトランジスタＱ２のソース電流が増大して、温度係数をマイナス方向に調整することができる。
【００５１】
＜電流源回路の応用１＞
図１３は本発明の電流源回路を適用した遅延回路の一実施形態の構成図を示す。図１３において、電流源回路２０は例えば図１に示す回路である。電流源回路２０の端子１１はスイッチＳＷ１を介してコンデンサＣ１の一端及びコンパレータ２１に接続されている。コンデンサＣ１の他端は接地されている。コンパレータ２１はコンデンサの充電電圧を所定の閾値と比較して充電電圧が閾値を超えるとハイレベルの信号を出力する。
【００５２】
スイッチＳＷ１のオン（時刻ｔ０）によりコンデンサＣ１の充電電圧は図１４に実線で示すように上昇し、時刻ｔ１にコンデンサＣ１の充電電圧が閾値を超えると、コンパレータ２１の出力は図１４に破線で示すようにハイレベルとなる。電流源回路２０の出力電流の温度特性をフラット（平坦）に調整しておくことにより、時刻ｔ０から時刻ｔ１までの所定時間の遅延を温度によらず一定にすることができる。
【００５３】
図１５は本発明の電流源回路を適用した発振回路の一実施形態の構成図を示す。図１５において、電流源回路２０は例えば図１に示す回路である。電流源回路２０の端子１１はコンデンサＣ２の一端及びスイッチＳＷ２の一端及びコンパレータ２２の反転入力端子に接続されている。コンデンサＣ２の他端及びスイッチＳＷ２の他端は接地されている。
【００５４】
また、直流電源Ｅ１の正極に抵抗Ｒ１１の一端が接続され、抵抗Ｒ１１の他端は抵抗Ｒ１２を介して接地されると共に抵抗Ｒ１３と直列接続されたスイッチＳＷ３を介して接地され、かつ、コンパレータ２２の非反転入力端子に接続されている。コンパレータ２２の出力信号は端子２３から出力されると共にスイッチＳＷ２，ＳＷ３の制御端子に供給される。スイッチＳＷ２，ＳＷ３それぞれは制御端子にハイレベルの信号を供給されたときにオンし、ローレベルの信号を供給されたときにオフする。
【００５５】
コンパレータ２２出力がローレベルのときスイッチＳＷ３がオフのためコンパレータ２２の閾値は高くなり（第１閾値）、コンデンサＣ２が電流源回路２０の出力電流により充電され、図１６に示すように増大する。
【００５６】
コンデンサＣ２の充電電圧が第１閾値を超えるとコンパレータ２２出力がハイレベルとなり、スイッチＳＷ３のオンによりコンパレータ２２の閾値は低くなる（第２閾値）と共に、スイッチＳＷ２のオンによりコンデンサＣ２が放電され、コンデンサＣ２の電圧は図１６に示すように減少する。コンデンサＣ２の電圧が第２閾値以下となるとコンパレータ２２出力はローレベルとなる。
【００５７】
上記動作を繰り返すことにより、端子２３から一定周期の矩形波が出力される。電流源回路２０の出力電流の温度特性をフラット（平坦）に調整しておくことにより、矩形波の周期を温度によらず一定にすることができる。
【００５８】
図１７は本発明の電流源回路を適用した発振回路の一実施形態の構成図を示す。図１７において、電流源回路２０は例えば図１に示す回路である。インバータ２４，２５，２６及び出力用インバータ２７はリング状に接続され、インバータ２４，２５，２６それぞれの出力端子に一端を接地されたコンデンサＣ３，Ｃ４，Ｃ５の他端が接続されることでリングオッシレータ２８が構成されている。電流源回路２０はインバータ２４，２５，２６に動作電流すなわちコンデンサＣ３，Ｃ４，Ｃ５の充電電流を供給している。出力用インバータ２７は直流電源Ｅ１から直接、動作電流を供給されている。
【００５９】
例えばコンデンサＣ５はインバータ２６のハイレベル出力時に電流源回路２０からの電流で充電され、インバータ２６のローレベル出力時にインバータ２６を介して放電され、コンデンサＣ５の電圧は図１８に示すような電圧波形となる。これにより、リングオッシレータ２８の出力端子（インバータ２７の出力）から一定周期の矩形波が出力される。電流源回路２０の出力電流の温度特性をフラット（平坦）に調整しておくことにより、矩形波の周期を温度によらず一定にすることができる。
【００６０】
＜電流源回路の応用２＞
図１９は、本発明の図１乃至図１２とは異なる電流源回路の一実施形態を示した回路図である。図１９においては、図１に係る電流源回路を応用し、発振器等の周波数の調整が必要な電流源に有効な電流源回路の実施形態を示す。
【００６１】
図１９において、本実施形態に係る電流源回路４０は、デプレッション型のＮチャネルＭＯＳトランジスタＭ１と、ＰチャネルＭＯＳトランジスタＭ２、Ｍ３と、抵抗Ｒ２１、Ｒ２２、Ｒ２３と、オペアンプ３０と、ＮチャネルＭＯＳトランジスタＭ６と、ＰチャネルＭＯＳトランジスタＭ４、Ｍ５と、抵抗Ｒ４とを備える。
【００６２】
図１９において、デプレッション型ＮチャネルＭＯＳトランジスタＭ１は、図１に係る電流源回路のデプレッション型ＮチャネルトランジスタＱ１に相当し、ＰチャネルＭＯＳトランジスタＭ２、Ｍ３は、図１に係る電源回路のＰチャネルＭＯＳトランジスタＱ２、Ｑ３に各々相当する。よって、ＰチャネルＭＯＳトランジスタＭ２、Ｍ３は、カレントミラー回路を構成している。また、抵抗Ｒ２１は、図１に係る電流源回路の抵抗Ｒに相当する。よって、図１と同様に、デプレッション型ＮチャネルＭＯＳトランジスタＭ１は、ソースとゲートが共通接地されており、ドレインは、ＰチャネルＭＯＳトランジスタＭ２のドレイン及びゲート、ＰチャネルＭＯＳトランジスタＭ３のゲートに共通接続されている。また、ＰチャネルＭＯＳトランジスタＭ２のソースは、抵抗Ｒ２１を介して電源供給ラインＶＣＣに接続されている。
【００６３】
ＰチャネルＭＯＳトランジスタＭ３のソースは、抵抗Ｒ２２を介して電源供給ラインＶＣＣに接続されており、ＰチャネルＭＯＳトランジスタＱ３のソースが電源Ｅ１の正極に直接接続された図１に係る電流源回路と異なっている。また、ＰチャネルＭＯＳトランジスタＭ３のドレインは、抵抗Ｒ２３を介して接地されており、電流源回路の出力用の端子１１となっていた図１に係る電流源回路と異なっている。
【００６４】
また、図１９に係る電流源回路４０において新たに追加された構成として、ＰチャネルＭＯＳトランジスタＭ３のドレインは、オペアンプ３０の非反転入力端子に接続されている。また、オペアンプ３０の反転入力端子は、抵抗Ｒ４を介して接地されており、オペアンプ３０の出力端子は、ＮチャネルＭＯＳトランジスタＭ６のゲートに接続されている。ＮチャネルＭＯＳトランジスタＭ６のソースは、オペアンプ３０の非反転入力端子と共通接続されて抵抗Ｒ２４を介して接地されている。ＮチャネルＭＯＳトランジスタＭ６のドレインは、ＰチャネルＭＯＳトランジスタＭ４のドレイン及びゲート、ＰチャネルＭＯＳトランジスタＭ５のゲートに共通接続されている。ＰチャネルＭＯＳトランジスタＭ４、Ｍ５のソースは電源供給ラインＶＣＣに各々接続されており、カレントミラー回路を構成している。また、ＰチャネルＭＯＳトランジスタＭ５のドレインは、図１９に係る電流源回路の出力端子Ｖｆに接続されている。
【００６５】
かかる構成の電流源回路４０において、デプレッション型のＮチャネルＭＯＳトランジスタＭ１は正の温度特性（温度係数）、抵抗Ｒ２１は負の温度特性、抵抗Ｒ２２は正の温度特性を有するように各素子を構成し、温度特性が平坦であり、温度特性の影響を受けない電流Ｉ３を生成する。
【００６６】
オペアンプ３０は、抵抗Ｒ２２を流れる電流Ｉ３を増幅して、ＮチャネルＭＯＳトランジスタＭ６のゲートに供給する。抵抗Ｒ２３と抵抗Ｒ２４には、同じ種類のポリシリコン抵抗を用いるようにし、両者の温度特性が同等となるように構成する。これにより、温度が変化しても、抵抗Ｒ２３と抵抗Ｒ２４は類似した温度特性で変化するため、オペアンプ３０の非反転入力端子に入力される電圧と、反転入力端子に入力される電圧を同等の温度特性とすることができ、一定の電流を出力することができる。
【００６７】
抵抗Ｒ２２は、図１に係る電流源回路で説明した抵抗Ｒ及び（Ｗ／Ｌ）による基本的な補正を行った電流温度特性について、更に電流温度特性を微調整して補正するための抵抗である。以下、抵抗Ｒ２２を用いた電流温度特性の補正について説明する。
【００６８】
まず、図１９において、ＭＯＳトランジスタＭ２、Ｍ３のゲート・ソース間電圧を各々ＶＧＳ２、ＶＧＳ３とし、ＭＯＳトランジスタＭ２、Ｍ３を流れるドレイン電流を各々Ｉ２、Ｉ３とすると、ゲートは共通接続されて共通電位であるので、（７）式が成立する。
【００６９】
ＶＧＳ２＋Ｒ２１＊Ｉ２＝ＶＧＳ３＋Ｒ２２＊Ｉ３      …（７）
（７）式を変形すると、（８）式が導かれる。
【００７０】
Ｉ３＝（ＶＧＳ２−ＶＧＳ３＋Ｒ２１＊Ｉ２）／Ｒ２２      …（８）
また、（２）、（３）式と同様に、μｓを電子の表面移動度、Ｃ０を単位面積当たりのゲート容量、Ｗ／ＬをＭＯＳゲートサイズ、ＶＴをスレッショールド電圧とすると、ＭＯＳトランジスタＭ２、Ｍ３のゲート・ソース電圧ＶＧＳ２、ＶＧＳ３は、（９）、（１０）式のように表される。
【００７１】
ＶＧＳ２＝{（２＊Ｉ２）／（μｓ＊Ｃ０）／（Ｗ２／Ｌ２）}−１／２＋ＶＴ      …（９）
ＶＧＳ３＝{（２＊Ｉ３）／（μｓ＊Ｃ０）／（Ｗ３／Ｌ３）}−１／２＋ＶＴ      …（１０）
式（８）、（９）、（１０）より、（Ｗ／Ｌ）とＲ２１で基本的な電流温度特性の補正を行い、（１／Ｒ２２）倍により、電流Ｉ３の微調整を行えることが分かる。
【００７２】
このような微調整を行ってＩ３を生成し、最終的に電流温度特性の平坦な電流Ｉ５を生成することができる。
【００７３】
なお、抵抗Ｒ２２、Ｒ２３、Ｒ２４の抵抗値は、トリミングを行うことにより容易かつ高精度に調整でき、高精度に電流を出力することができる。
【００７４】
次に、図１９に示した電流源回路４０を、発振回路の電流源として用いた一実施形態について説明する。
【００７５】
図２０は、本発明の実施形態に係る発振回路５０の一例を示した回路図である。本実施形態に係る発振回路５０は、図１９において説明した電流源回路４０に加えて、コンデンサＣ６と、ＮチャネルＭＯＳトランジスタＭ７と、コンパレータ５１と、基準電圧発生手段５２と、出力端子ＯＵＴとを備える。
【００７６】
電流源回路の出力は、接続点Ｖｆであり、コンデンサＣ６を介して接地されている。また、接続点Ｖｆは、コンパレータ５１の非反転入力端子に接続されているとともに、ＮチャネルＭＯＳトランジスタＭ７のドレインにも接続されている。また、基準電圧発生手段５２は、電源供給ラインＶＣＣに接続されるとともに接地され、かつコンパレータ５１の反転入力端子に接続され、基準電圧をコンパレータ５１の非反転入力端子に供給している。コンパレータ５１の出力端子は、発振回路の出力端子ＯＵＴ及びＮチャネルＭＯＳトランジスタＭ７のゲートに接続されている。ＮチャネルＭＯＳトランジスタＭ７は、ドレインがコンパレータ５１の非反転入力端子に接続され、ソースが接地されている。
【００７７】
かかる本実施形態に係る発振回路において、接続点Ｖｆに電流Ｉ５を出力する電流源回路は、図１９において説明した構成と同様であるので、（８）、（９）、（１０）式を満たし、抵抗Ｒ２２による電流温度特性の微調整が可能な回路となっている。
【００７８】
図２１は、接続点Ｖｆの電圧波形と、出力端子ＯＵＴの出力電圧の波形の一例を示した図である。図２１（Ａ）は、接続点Ｖｆの電圧波形を示し、図２１（Ｂ）は、発振回路の出力端子ＯＵＴから出力される電圧波形を示している。
【００７９】
図２０に示すように、コンデンサＣ６に電流Ｉ５は充電電流として流れ込む。充電電流は一定の値で流れ込むので、時間に比例してコンデンサＣ６に電荷が蓄えられ、図２１（Ａ）に示すように、時間に比例して接続点Ｖｆの電圧が増加する。そして、接続点Ｖｆの電圧が、基準電圧発生手段５２が出力する基準電圧ＶREFよりも高くなったときに、コンパレータ５１はハイレベルの電圧を出力するので、ＮチャネルＭＯＳトランジスタＭ７のゲートにはハイレベルの電圧が印加され、ＮチャネルＭＯＳトランジスタＭ７はオンする。すると、コンデンサＣ６に蓄積された電荷はゼロになり、接続点Ｖｆの電圧もゼロになる。
【００８０】
このとき、図２１（Ｂ）に示すように、接続点Ｖｆの電圧が基準電圧ＶＲＥＦを超えた間に、所定の時間遅れを有して出力端子ＯＵＴから、一定の周波数でパルス電圧が出力され、発振状態となる。
【００８１】
ここで、コンデンサＣ６に流れる充電電流をＩ、コンデンサＣ６の容量をＣ、基準電圧ＶＲＥＦをＶとすると、発振周波数ｆは、（１１）式のように表される。
【００８２】
ｆ＝Ｉ／ＣＶ      …（１１）
(１１)式より、発振周波数ｆを高精度にするには、コンデンサＣ６の充電電流Ｉと、基準電圧Ｖの精度を高精度にする必要があることが分かる。また、発振周波数ｆは、充電電流Ｉの大きさにより変化する。よって、所望の周波数を得るためには、充電電流Ｉを調整できることが好ましいことが分かる。
【００８３】
図２２は、図２０に示す発振回路において、抵抗Ｒ２４に流れる電流Ｉ４の温度特性を示した図である。図２２において、横軸は温度〔℃〕、縦軸は電流Ｉ４〔μＡ〕を示している。図２２に示すように、抵抗Ｒ２２の抵抗値を、Ｒ２２＝５ｋΩ、１０ｋΩ、２０ｋΩと変化させることにより、抵抗Ｒ２４を流れる電流の温度特性が、０．１μＡ単位で微妙に増減して変化する。このように、抵抗Ｒ２２を変化させることにより、電流Ｉ４の値を０．１μＡレベルで調整することが可能であり、カレントミラー回路によりＩ４≒Ｉ５であるので、コンデンサＣ６に流れ込む充電電流Ｉを変化させることができることが分かる。
【００８４】
図２３は、電流Ｉ３の温度特性の一例を示した図である。図２３において、横軸は温度〔℃〕、縦軸は電流Ｉ３〔ｎＡ〕を示しており、電流Ｉ３のオーダーレベルは、図２２よりも小さく示されている。
【００８５】
図２３において、Ｒ２２をＲ２２＝５ｋΩ、１０ｋΩ、２０ｋΩと変化させることにより、電流Ｉ３が１０ｎＡレベルで変化している。つまり、図２０に示した発振回路に用いられた電流源回路において、Ｒ２２の抵抗値を調整することにより、ＰチャネルＭＯＳトランジスタＭ３を流れて１段目の電流源回路から出力される電流Ｉ３を、１０ｎＡオーダーレベルで微調整している。そして、オペアンプ３０により電流Ｉ３は増幅され、図２２で示したように、Ｒ２４を流れる電流Ｉ４は、０．１μＡ（＝１００ｎＡ）レベルオーダーで微調整され、発振回路５０のコンデンサＣ６への充電電流Ｉのオーダーレベルで微調整を行うことができる。
【００８６】
また、このようなＲ２２の抵抗値の調整は、図７及び図８において説明したようなヒューズのトリミングで容易に行うことができ、容易に高精度な電流出力を行うことができる。
【００８７】
このように、本実施形態に係る発振回路５０によれば、電流源回路４０を２段階に構成し、１段目の接地抵抗Ｒ２３と２段目の接地抵抗Ｒ２４を同等の電流温度特性を有する抵抗とし、１段目の電流源回路のカレントミラー回路のＰチャネルＭＯＳトランジスタＭ３のソースと電源供給ラインＶＣＣ間に、１段目の電流源回路の出力電流Ｉ３の微調整を行う抵抗Ｒ２２を設け、１段目の電流源回路の出力電流Ｉ３を増幅する手段を設けることにより、発振回路５０の発振周波数を定めるコンデンサＣ６の充電電流Ｉ（＝Ｉ５）を変化させ、所望の発振周波数で発振出力を得ることができる。
【００８８】
なお、１段目の電流源回路の出力電流Ｉ３を増幅する手段は、図１９及び図２０においては、オペアンプ３０を用いているが、電流を増幅可能な手段であれば、他の手段を用いてもよい。
【００８９】
図２４は、本実施形態に係る電流源回路４０の第１変形例を示した回路図である。第１変形例に係る電流源回路は、図２０に示した電流源回路４０から、オペアンプ３０を除去し、ＰチャネルＭＯＳトランジスタＭ３のドレインがＮチャネルＭＯＳトランジスタＭ６のゲートに直接接続された構成を有する。かかる構成では、図２０に示した電流源回路４０から、符号が反転するオペアンプ３０が除去されたことに伴い、抵抗Ｒ２３と抵抗Ｒ２４との電流温度特性の符号が逆となるように構成する必要がある。つまり、抵抗Ｒ２３がある正の電流温度特性を有する場合には、その正の電流温度特性を打ち消すような、対称な負の温度特性を有するように構成する。これにより、オペアンプを用いずに、平坦な電流温度特性を有する電流源を実現することができる。なお、他の構成要素は、図２０に係る電流源回路４０と同様であるので、同一の参照符号を付してその説明を省略する。
【００９０】
このように、１段目の電流源回路の出力電流Ｉ３が、直接２段目の電流源回路に直接的に入力され、ＮチャネルＭＯＳトランジスタＭ６をオンとする構成としてもよい。変形例１に係る電流源回路によれば、少ない部品点数で平坦な電流温度特性を実現しつつ、出力電流値の調整を行うことが可能となる。
【００９１】
図２５は、本実施形態に係る電流源回路４０の第２変形例を示した回路図である。第２変形例に係る電流源回路は、第１変形例に係る電流源回路のＮチャネルＭＯＳトランジスタＭ６を、バイポーラトランジスタＴｒ６に置き換えた構成となっている。
【００９２】
このように、２段目の電流源回路の入力を、バイポーラトランジスタＴｒ６としてもよい。なお、バイポーラトランジスタＴｒ６は、図２５においては、ＮＰＮ型トランジスタとして構成されている。そして、ＰチャネルＭＯＳトランジスタＭ３のドレインが、バイポーラトランジスタＴｒ６のベースに接続され、バイポーラトランジスタＴｒ６のコレクタはＰチャネルＭＯＳトランジスタＭ４のゲート及びドレインと、ＰチャネルＭＯＳトランジスタＭ４のゲートに共通接続されており、バイポーラトランジスタＴｒ６のエミッタは、抵抗Ｒ２４を介して接地された構成となっている。かかる構成においても、図２４に示した電流源回路と同様に、抵抗Ｒ２３と抵抗Ｒ２４との電流温度特性の符号が逆となるように構成する必要がある。なお、他の構成要素については、図２０に係る電流源回路４０及び図２４の第１変形例に係る電流源回路と同様であるので、同一の参照符号を付してその説明を省略する。
【００９３】
第２変形例に係る電流源回路においても、第１変形例に係る電流源回路と同様に、少ない部品点数で、平坦な電流温度特性を実現しつつ、出力電流値の調整を行うことが可能となる。
【００９４】
なお、今まで説明した各実施形態は、矛盾のない範囲で互いに組み合わせることが可能であり、例えば、図２０に係る電流源回路４０、電流源回路４０の第１変形例及び第２変形例に係る電流源回路を、図１３及び図１４において説明した遅延回路、図１５乃至図１８において説明した発振回路に用いたり、図１乃至図１２に係る電流源回路を、図２０に係る発振回路５０に用いたりすることも可能である。
【符号の説明】
【００９５】
Ｃ，Ｃ１〜Ｃ６  コンデンサ
Ｅ１  直流電源
Ｆ１−１〜Ｆ１−ｎ  ヒューズ
Ｑ１，Ｍ１  デプレッション型ＮチャネルＭＯＳトランジスタ
Ｑ２，Ｑ３，Ｑ１２，Ｑ１３，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６  ＭＯＳトランジスタ
Ｒ，Ｒ１１〜Ｒ１３，Ｒ２１〜Ｒ２６  抵抗
１１，Ｖｆ，ＯＵＴ  端子
２０，４０  電流源回路
２１  コンパレータ
２２  コンパレータ
２４，２５，２６，２７  インバータ
２８  リングオッシレータ
５０  発振回路
５１  コンパレータ
５２  基準電圧発生手段
【図１】
0005533345.tif 000002
【図２】
0005533345.tif 000003
【図３】
0005533345.tif 000004
【図４】
0005533345.tif 000005
【図５】
0005533345.tif 000006
【図６】
0005533345.tif 000007
【図７】
0005533345.tif 000008
【図８】
0005533345.tif 000009
【図９】
0005533345.tif 000010
【図１０】
0005533345.tif 000011
【図１１】
0005533345.tif 000012
【図１２】
0005533345.tif 000013
【図１３】
0005533345.tif 000014
【図１４】
0005533345.tif 000015
【図１５】
0005533345.tif 000016
【図１６】
0005533345.tif 000017
【図１７】
0005533345.tif 000018
【図１８】
0005533345.tif 000019
【図１９】
0005533345.tif 000020
【図２０】
0005533345.tif 000021
【図２１】
0005533345.tif 000022
【図２２】
0005533345.tif 000023
【図２３】
0005533345.tif 000024
【図２４】
0005533345.tif 000025
【図２５】
0005533345.tif 000026
【図２６】
0005533345.tif 000027
【図２７】
0005533345.tif 000028