(57)【特許請求の範囲】
【請求項１】
入力電源と接地点間に直列接続された第１スイッチ及び第２スイッチと、
前記入力電源と接地点間に接続されたレギュレータと、
前記第１スイッチ及び前記第２スイッチの接続点に一方の端子が接続された第１インダクタと、
一方の端子が前記第１インダクタの他方の端子に接続され、他方の端子は、負荷と第２コンデンサが並列接続された一方の端子に接続される第２インダクタと、
前記負荷と、前記第２コンデンサが並列接続された他方の端子は、接地点に接続され、
カソード端子が前記第１インダクタの他方の端子と前記第２インダクタの一方の端子の接続点に接続され、アノード端子が前記接地点に接続された第１ダイオードと、
前記レギュレータの出力と前記第１インダクタの他方の端子間に接続された第１コンデンサと、
を備え、
前記第１インダクタのインダクタンスを前記第２インダクタのインダクタンスより小さな値としたことを特徴とするスイッチング電源装置。
【請求項２】
前記第１スイッチをオンさせる前に前記第２インダクタの電流が不連続状態となる軽負荷状態において、前記不連続状態が開始される時点と前記第１スイッチをオンさせる時点の間に前記第２スイッチを所定時間だけオンさせる制御手段を備えたことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記制御手段は、前記第１スイッチをオンさせる前に前記第２インダクタの電流が不連続状態とならない負荷状態においては、前記第２スイッチをオン動作させないようにすることを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記第１インダクタは、前記第２スイッチが所定時間オンした後オフしたとき前記第１スイッチをオンするまでに、前記第１スイッチのドレイン・ソース間の存在する浮遊容量の電荷を放電しドレイン・ソース間電圧が略０Ｖになるインダクタンス値に設定されていることを特徴とする請求項１から請求項３のいずれか一項に記載のスイッチング電源装置。
【請求項５】
前記第１コンデンサは、前記レギュレータの出力から第２ダイオードを介して一方の端子が接続され、他方の端子は前記第１インダクタの他方の端子と第２インダクタの一方の端子の接続点に接続されたブートストラップコンデンサであることを特徴とする請求項１から請求項４のいずれか一項に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に係り、特に軽負荷時において高周波化に対応可能なゼロクロススイッチングを行うことのできるスイッチング電源装置に関する。
【背景技術】
【０００２】
従来のスイッチング電源装置などでは、スイッチング損失を低減させるために、電圧がゼロの時点でスイッチングを行う（ゼロボルトスイッチング（ＺＶＳ））、あるいは電流がゼロの時点でスイッチングを行う（ゼロカレントスイッチングＺＣＳ）ようにしたゼロクロススイッチング方式を採用しているものがある。
例えば、特開２００７−６８２６９号公報（特許文献１、以下従来技術という）にみられるように、出力電圧が形成される電流平滑用のインダクタＬ１の出力側と接地電位との間にコンデンサＣ０を設け、ハイサイドスイッチＱ１とローサイドスイッチＱ２の接続点に上記インダクタＬ１の入力側を接続し、負荷回路が軽負荷状態にあるとき、ローサイドスイッチＱ２がオフされたときに上記インダクタＬ１の入力側の電圧が入力電圧Ｖｉｎに相当する電圧に達したこと（換言すればハイサイドスイッチＱ１のドレイン・ソース間電圧がゼロボルトに達したこと）を検出して上記ハイサイドスイッチＱ１をオンするようにしている。これにより従来技術に記載された発明では軽負荷時におけるゼロボルトスイッチング（ＺＶＳ）を達成している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−６８２６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記従来技術に記載されたゼロボルトスイッチング（ＺＶＳ）は、上記インダクタＬ１と、コンデンサＣ０、ハイサイドスイッチＱ１の寄生容量、あるいはローサイドスイッチＱ２の寄生容量との自由振動の電圧を利用してゼロボルトスイッチング（ＺＶＳ）動作させている。このインダクタＬ１は出力電圧を平滑するために設けられているので比較的大きなインダクタンス値を有している。したがって、インダクタＬ１の入力側の電圧変化の傾斜が緩いため、ハイサイドスイッチＱ１のゼロボルトスイッチング（ＺＶＳ）までの時間が長くなり、高周波化には適さない。また、自由振動によるインダクタＬ１の入力側電圧が入力電圧Ｖｉｎまで達したことを検出してからハイサイドスイッチＱ１をオンしなければならず、タイミング制御回路が複雑になるという問題があった。
本発明の目的は、上記問題点に鑑み、従来技術の問題を解決し、複雑なタイミング制御回路を必要とせず、高周波化にも対応したゼロボルトスイッチング（ＺＶＳ）を実現したスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００５】
本発明のスイッチング電源装置は、入力電源と接地点間に直列接続された第１スイッチ及び第２スイッチと、前記入力電源と接地点間に接続されたレギュレータと、前記第１スイッチ及び前記第２スイッチの接続点に一方の端子が接続された第１インダクタと、一方の端子が前記第１インダクタの他方の端子に接続され、他方の端子は、負荷と第２コンデンサが並列接続された一方の端子に接続される第２インダクタと、前記負荷と、前記第２コンデンサが並列接続された他方の端子は、接地点に接続され、カソード端子が前記第１インダクタの他方の端子と前記第２インダクタの一方の端子の接続点に接続され、アノード端子が前記接地点に接続された第１ダイオードと、前記レギュレータの出力と前記第１インダクタの他方の端子間に接続された第１コンデンサと、を備え、前記第１インダクタのインダクタンスを前記第２インダクタのインダクタンスより小さな値としたことを特徴とする。
また、本発明のスイッチング電源装置は、前記第１スイッチをオンさせる前に前記第２インダクタの電流が不連続状態となる軽負荷状態において、前記不連続状態が開始される時点と前記第１スイッチをオンさせる時点の間に前記第２スイッチを所定時間だけオンさせる制御手段を備えたことを特徴とする。
また、本発明のスイッチング電源装置は、前記制御手段が、前記第１スイッチをオンさせる前に前記第２インダクタの電流が不連続状態とならない負荷状態においては、前記第２スイッチをオン動作させないようにすることを特徴とする。
また、本発明のスイッチング電源装置は、前記第１インダクタが、前記第２スイッチが所定時間オンした後オフしたとき前記第１スイッチをオンするまでに、前記第１スイッチのドレイン・ソース間の存在する浮遊容量の電荷を放電しドレイン・ソース間電圧が略０Ｖになるインダクタンス値に設定されていることを特徴とする。
また、本発明のスイッチング電源装置は、前記第１コンデンサが、前記レギュレータの出力から第２ダイオードを介して一方の端子が接続され、他方の端子は前記第１インダクタの他方の端子と第２インダクタの一方の端子の接続点に接続されたブートストラップコンデンサであることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、複雑なタイミング制御回路を必要とせず、高周波化にも対応したゼロボルトスイッチング（ＺＶＳ）を実現したスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【０００７】
【図１】本発明による実施形態のスイッチング電源装置１の回路構成を示した図である。
【図２】本発明による実施形態のスイッチング電源装置１の各部動作波形を示した図である。
【図３】本発明による実施形態のスイッチング電源装置１の、期間Ｔ１の回路動作を説明する図である。
【図４】本発明による実施形態のスイッチング電源装置１の、期間Ｔ２の回路動作を説明する図である。
【図５】本発明による実施形態のスイッチング電源装置１の、期間Ｔ３の回路動作を説明する図である。
【図６】本発明による実施形態のスイッチング電源装置１の、期間Ｔ４の回路動作を説明する図である。
【図７】本発明による実施形態のスイッチング電源装置１の、期間Ｔ５の回路動作を説明する図である。
【図８】期間Ｔ５の回路動作を説明するために時間軸を拡大して示した図である。
【発明を実施するための形態】
【０００８】
次に、本発明の実施形態を、図面を参照して具体的に説明する。
【０００９】
図１に、本発明による実施形態のスイッチング電源装置１の回路構成を示す。このスイッチング電源装置１は、入力電源Ｖｉｎ（Ｖｉｎは、入力電源Ｖｉｎの電圧に注目しているときは入力電圧Ｖｉｎと記載することにする）とＧＮＤ間に直列に接続されたハイサイドスイッチＱ１とローサイドスイッチＱ２を備え、ハイサイドスイッチＱ１とローサイドスイッチＱ２の接続点からインダクタＬ０及び電流平滑用のインダクタＬ１を介して負荷回路３に直流電力を供給するようになっている。また、インダクタＬ１とインダクタＬ０の接続点にコンデンサＣ１とダイオードＦＤが接続され、インダクタＬ１の出力側には電圧平滑用のコンデンサＣ２が接続されている。また、ハイサイドスイッチＱ１とローサイドスイッチＱ２は制御回路２によりゲート信号が制御され、負荷回路３の電圧が一定になるようにスイッチングされる。なお、インダクタＬ０は、インダクタＬ１よりも十分小さなインダクタンス値に設定され、インダクタンスＬ０の巻線間容量などによる影響がないような値とする。これに対しインダクタＬ１は電流平滑用として利用するためインダクタンス値は大きく、巻数は多い。したがって、インダクタＬ１の巻線間の浮遊容量は比較的大きくなる。また、コンデンサＣ１はゲートドライブ回路５の電源を作るブートストラップ回路用コンデンサを利用している。
【００１０】
スイッチング電源装置１の回路構成を更に詳述する。入力電圧ＶｉｎはＧＮＤを基準電位０Ｖとした直流電源の電圧であり、図示しない交流電源から整流して得た直流電源の電圧、あるいはバッテリーなどの直流電源の電圧を示している。入力電源ＶｉｎとＧＮＤ間にはハイサイドスイッチＱ１とローサイドスイッチＱ２が直列接続されており、ハイサイドスイッチＱ１のドレイン端子が入力電源Ｖｉｎに接続され、ハイサイドスイッチＱ１のソース端子がローサイドスイッチＱ２のドレイン端子に接続され、ローサイドスイッチＱ２のソース端子はＧＮＤに接続されている。
【００１１】
これらハイサイドスイッチＱ１のソース端子とローサイドスイッチＱ２のドレイン端子の接続点は、インダクタＬ０の一方の端子に接続され、Ｌ０の他方の端子はインダクタＬ１の一方の端子に接続されている。また、Ｌ０の他方の端子とインダクタＬ１の一方の端子の接続点にはダイオードＦＤのカソード端子及びコンデンサＣ１の一方の端子も接続されている。インダクタＬ１の他方の端子には負荷回路３の一方の端子が接続され、また、コンデンサＣ２の一方の端子と抵抗Ｒ１の一方の端子にも接続されている。
【００１２】
ダイオードＦＤのアノード端子、コンデンサＣ２の他方の端子、負荷回路３の他方の端子はＧＮＤに接続されている。また、抵抗Ｒ１の他方の端子は抵抗Ｒ２の一方の端子に接続され、抵抗Ｒ２の他方の端子はＧＮＤに接続されている。なお、ＤＱ１として示したダイオードはハイサイドスイッチＱ１に内蔵された内蔵ダイオード（寄生ダイオード）であり、ＤＱ２として示したダイオードはローサイドスイッチＱ２に内蔵された内蔵ダイオード（寄生ダイオード）である。
【００１３】
制御回路２は、ゲート信号制御回路４、ゲートドライバー回路５、増幅／比較回路６、レギュレータ７、ダイオードＤ１を備えている。レギュレータ７は三端子レギュレータとすることができ、レギュレータ７は入力電源ＶｉｎとＧＮＤ間に電源が接続され、出力端子がダイオードＤ１のアノード端子に接続されている。また、制御回路２には入力電源Ｖｉｎをゲート信号制御回路４とレギュレータ７に入力するための端子ＴＭ１、レギュレータ７の電圧をダイオードＤ１を介してコンデンサＣ１の他方の端子に出力するための端子ＴＭ２、ゲートドライバー回路５からハイサイドスイッチＱ１のゲート信号を出力するための端子ＴＭ３、ハイサイドスイッチＱ１とローサイドスイッチＱ２との接続点の電圧を入力するための端子ＴＭ４、ゲートドライバー回路５からローサイドスイッチＱ２のゲート信号を出力するための端子ＴＭ５、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧を増幅／比較回路６に入力するための端子ＴＭ６が備わっている。
【００１４】
ゲート信号制御回路４には入力電源Ｖｉｎが接続され直流電力が供給されている。また、ゲート信号制御回路４には増幅／比較回路６からの信号が入力されており、増幅／比較回路６からの信号を基にスイッチング電源装置１の出力電圧が目標の電圧になるように、ハイサイドスイッチＱ１とローサイドスイッチＱ２をオン／オフするゲート信号を生成する。そして生成されたゲート信号はゲートドライバー回路５に出力される。ゲートドライバー回路５は、ゲート信号制御回路４及びハイサイドスイッチＱ１とローサイドスイッチＱ２との接続点の電圧を入力してゲート信号をハイサイドスイッチＱ１とローサイドスイッチＱ２に出力する。また、ゲートドライバー回路５にはダイオードＤ１を介してレギュレータ７の直流電圧出力端子が接続されており、レギュレータ７から直流電力が供給され、ゲート信号はこの直流電力によりパワー増幅される。増幅／比較回路６は、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧、すなわちスイッチング電源装置１の出力電圧を分圧した電圧を入力して増幅し、スイッチング電源装置１の出力電圧の目標電圧に対応する基準電圧（不図示）と比較してその差分をゲート信号制御回路４に出力する。
【００１５】
上記のように構成されたスイッチング電源装置１の、負荷回路３が軽負荷状態における、ゼロボルトスイッチング（ＺＶＳ）動作について次に説明する。
【００１６】
図２は、スイッチング電源装置１が軽負荷時にゼロボルトスイッチング（ＺＶＳ）しているときの各部動作波形を示している。図２の各波形は、上から、ハイサイドスイッチＱ１のゲート信号波形ＶｇｓＨ、ローサイドスイッチＱ２のゲート信号波形ＶｇｓＬ、ハイサイドスイッチＱ１のドレイン・ソース間電圧波形Ｑ１（Ｖｄｓ）、ローサイドスイッチＱ２のドレイン・ソース間電圧波形Ｑ２（Ｖｄｓ）、ハイサイドスイッチＱ１に流れる電流波形ＩＱ１（内蔵ダイオードに流れる負電流を含む）、ローサイドスイッチＱ２に流れる電流波形ＩＱ２（内蔵ダイオードに流れる負電流を含む）、ダイオードＦＤに流れる電流波形ＩＦＤ、インダクタＬ１に流れる電流波形ＩＬを示している。また、図２の最下段に各波形のタイミングを示す時刻ｔ１〜ｔ７、及びそれら時刻間の期間Ｔ１〜Ｔ５を示している。
【００１７】
各期間Ｔ１〜Ｔ５の動作を説明するため、各期間Ｔ１〜Ｔ５の動作を図３〜図７のように分解して示した。図３〜図７の各図において（ａ）は図１の回路構成から動作説明に必要な要素のみを取り出して示している。また（ｂ）には、注目している期間がＴ１〜Ｔ５のいずれであるか分かるように示している。（ｂ）の波形は、図２からハイサイドスイッチＱ１のドレイン・ソース間電圧波形Ｑ１（Ｖｄｓ）、ローサイドスイッチＱ２のドレイン・ソース間電圧波形Ｑ２（Ｖｄｓ）、インダクタＬ１に流れる電流波形ＩＬを抜き出して示しているが、図２と対応させることにより、その他の波形との関係もわかる。
【００１８】
まず、図３を参照して、期間Ｔ１の動作について説明する。期間Ｔ１ではハイサイドスイッチＱ１がオンしており、ローサイドスイッチＱ２はオフしている。この期間Ｔ１は、ハイサイドスイッチＱ１のドレイン・ソース間電圧が略０Ｖのオン電圧となりローサイドスイッチＱ２のドレイン・ソース間電圧は略入力電圧Ｖｉｎとなっている。入力電圧ＶｉｎがインダクタＬ０、Ｌ１を介して負荷回路３に印加されるので、入力電源Ｖｉｎから負荷回路３にインダクタＬ０、Ｌ１を介して電流ｉ１が流れる。したがって、インダクタＬ１に流れる電流ＩＬ＝ｉ１は次第に増加していく。
【００１９】
次に、図４を参照して、期間Ｔ２の動作について説明する。期間Ｔ２ではハイサイドスイッチＱ１がオフしており、ローサイドスイッチＱ２もオフしている。この期間Ｔ２はインダクタＬ０、Ｌ１の自己誘導起電力により電流ｉ２、ｉ３が流れる。電流ｉ２はダイオードＦＤを介して流れ、電流ｉ３はローサイドスイッチＱ２の内蔵ダイオードＤＱ２を介して流れる。これらの電流は次第に減衰し、時刻ｔ３で０Ａとなる。この期間Ｔ２ではダイオードＦＤや内蔵ダイオードＤＱ２に電流が流れるのでローサイドスイッチＱ２のドレイン・ソース間電圧は略０Ｖとなり、ハイサイドスイッチＱ１のドレイン・ソース間電圧は略入力電圧Ｖｉｎとなっている。
【００２０】
次に、図５を参照して、期間Ｔ３の動作について説明する。期間Ｔ３ではハイサイドスイッチＱ１はオフしており、ローサイドスイッチＱ２もオフしている。負荷回路が軽負荷状態のときは、インダクタＬ１の電流が図５の時刻ｔ３以降に示した期間で電流の向きが反転する状態が生じる。この場合、ダイオードＦＤの浮遊容量、ローサイドスイッチＱ２のドレイン・ソース間に存在する浮遊容量、インダクタＬ１の巻線に存在する浮遊容量などとインダクタＬ１のインダクタンスとが自由振動状態となる。ハイサイドスイッチＱ１とローサイドスイッチＱ２の浮遊容量（点線により図示）はこの自由振動電流ｉ５により充放電して、図５（ｂ）に示したようにドレイン・ソース間電圧Ｑ１（Ｖｄｓ）及びＱ２（Ｖｄｓ）が変化する。すなわち、ハイサイドスイッチＱ１のドレイン・ソース間電圧は入力電圧Ｖｉｎから０Ｖに向かって減少し、ローサイドスイッチＱ２のドレイン・ソース間電圧は０Ｖから入力電圧Ｖｉｎに向かって増加する。
【００２１】
次に、図６を参照して、期間Ｔ４の動作について説明する。期間Ｔ４ではハイサイドスイッチＱ１はオフしており、ローサイドスイッチＱ２はオンしている。ローサイドスイッチＱ２がオンすることによりインダクタＬ１から電流ｉ６が流れる。
【００２２】
また、時刻ｔ４においてローサイドスイッチＱ２がオンされると、ローサイドスイッチＱ２のドレイン・ソース間電圧は略０Ｖとなり、入力電圧Ｖｉｎ→レギュレータ７→コンデンサＣ１→インダクタＬ０→ローサイドスイッチＱ２→ＧＮＤの経路に電流ｉ７が流れる。すなわち、ブートストラップ回路はゲートドライバー回路５に電力を供給しているので、期間Ｔ４時点でコンデンサＣ１は満充電の電圧より低下しており、ローサイドスイッチＱ２がオンされると満充電時の電圧との差電圧によりインダクタＬ０に電圧が印加され、これにより電流ｉ７が流れる。
【００２３】
ここで、インダクタＬ０のインダクタンス値をインダクタＬ１のインダクタンス値に比べ十分小さな値に調整することにより、インダクタＬ０による自由振動の周期をインダクタＬ１による自由振動の周期より充分短くできる。すなわち、インダクタＬ１からローサイドスイッチＱ２に流れる電流ｉ６は緩い傾斜の自由振動の周期により変化するが、コンデンサＣ１からインダクタＬ０を介してローサイドスイッチＱ２に流れる電流ｉ７は、インダクタＬ０のインダクタンス値をインダクタＬ１より小さくなるように調整することにより急速に変化させることができる。これにより電流ｉ７を大きな値まで立ち上げることができ、次の期間Ｔ５において発生するインダクタＬ０の自己誘導起電力を大きくできる。
【００２４】
次に、図７を参照して、期間Ｔ５の動作について説明する。期間Ｔ５ではハイサイドスイッチＱ１はオフしており、ローサイドスイッチＱ２もオフしている。但し、ハイサイドスイッチＱ１については、時刻ｔ６においてオンし、このときのスイッチングを確実にゼロボルトスイッチング（ＺＶＳ）とすることができる。これを以下説明する。
【００２５】
期間Ｔ５の開始点の時刻ｔ５においてローサイドスイッチＱ２がオフすると、今までインダクタＬ０からローサイドスイッチＱ２に流れていた電流はインダクタＬ０の自己誘導起電力によりローサイドスイッチＱ２のドレイン・ソース間に存在する浮遊容量を急速に充電し０Ｖから略入力電圧Ｖｉｎまで立ち上げる。これと同時にハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量はインダクタＬ０の自己誘導起電力により急速に放電し入力電圧Ｖｉｎから負電圧であって略０Ｖまで立ち下がり、ハイサイドスイッチＱ１の内蔵ダイオードに電流が流れるようになる。このとき、ハイサイドスイッチＱ１のドレイン・ソース間電圧は負電圧であって略０Ｖの電圧となり、ローサイドスイッチＱ２のドレイン・ソース間電圧は略入力電圧Ｖｉｎであるが、ハイサイドスイッチＱ１のドレイン・ソース間電圧が略０Ｖの負電圧となった分だけ高い電圧となる。
【００２６】
ハイサイドスイッチＱ１のドレイン・ソース間電圧が略０Ｖになると、入力電圧ＶｉｎがインダクタＬ０、Ｌ１を介してコンデンサＣ２に接続されるので、インダクタＬ０、Ｌ１を介してコンデンサＣ２から入力電源Ｖｉｎに流れる電流ｉ８は、電流の向きを変えて次第に変化し増加していく。ここで、電流ｉ８がコンデンサＣ２から入力電源Ｖｉｎ側の向きに流れる電流であるとき、ローサイドスイッチング素子Ｑ２をオフすることで、この電流がハイサイドスイッチＱ１のドレイン・ソース間電圧を入力電圧Ｖｉｎから０Ｖに向けて変化させる効果がある。しかし、インダクタＬ１による自由振動であるため変化は従来技術と同じで緩慢である。
【００２７】
これに対し電流ｉ９は、インダクタＬ１の巻線間浮遊容量を通して流れるインダクタＬ０による自由振動である。インダクタＬ１にはインダクタンス分に等価的に並列に分布する比較的大きな巻線間浮遊容量（図７（ａ）に点線で示すインダクタＬ１に並列接続されたコンデンサ）が存在するので、電流ｉ９は、インダクタＬ１のインダクタンス分ではなくこの浮遊容量を通して流れることができる。したがって、インダクタＬ０による自由振動は、インダクタＬ１のインダクタンス分が関与しないので従来技術のインダクタＬ１のみによる自由振動に較べ急速に変化する（インダクタＬ０のインダクタンス値はインダクタＬ１のインダクタンス値に較べ充分小さく選定している）。したがって、ハイサイドスイッチＱ１のドレイン・ソース間電圧に存在する浮遊容量の電荷を急速に放電することができ、期間Ｔ５の終点の時刻ｔ６においてハイサイドスイッチＱ１のドレイン・ソース間電圧Ｖｄｓを確実に略０Ｖとすることができる。したがって、時刻ｔ６でハイサイドスイッチＱ１をオンするゲート信号を供給すると、ハイサイドスイッチＱ１のドレイン・ソース間電圧が略０Ｖのタイミングでオンさせることができる。すなわち、ゼロボルトスイッチング（ＺＶＳ）が確実に達成できる。
【００２８】
期間Ｔ５の動作を、時間軸を引き延ばした図８を参照して更に説明する。図８（ａ）に本発明のインダクタＬ０を設けた場合の、ハイサイドスイッチＱ１のゲート信号ＶｇｓＨ、ハイサイドスイッチＱ１のドレイン・ソース間電圧波形、図８（ｂ）に従来技術のインダクタＬ０を設けない場合の、ハイサイドスイッチＱ１のゲート信号ＶｇｓＨ、ハイサイドスイッチＱ１のドレイン・ソース間電圧波形Ｑ１（Ｖｄｓ）を対比して示している。本発明では、時刻ｔ５において、ローサイドスイッチＱ２がオフするとハイサイドスイッチＱ１のドレイン・ソース間電圧は急速に下降し、Ａ点で０Ｖに達し、その後の時刻ｔ６時点では内蔵ダイオードＤＱ１に電流が流れて内蔵ダイオードＤＱ１のオン電圧で決まる若干の負電圧状態となっている。このように略０Ｖ状態になった時刻ｔ６においてハイサイドスイッチＱ１がオンされるとハイサイドスイッチＱ１はドレイン・ソース間電圧が略０Ｖでオンされる（ゼロボルトスイッチング（ＺＶＳ）が実現される）。
【００２９】
ハイサイドスイッチＱ１のドレイン・ソース間電圧は、ハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量の電圧によって決まる。このハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量は、インダクタＬ０及びインダクタＬ１との自由振動周期で放電される。このとき本発明ではインダクタＬ１とハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量との自由振動の他に、インダクタＬ０とハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量との自由振動がある。インダクタＬ０をインダクタＬ１より小さなインダクタンスとすることにより、インダクタＬ０とハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量との自由振動の振動周期を、インダクタＬ１とハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量との自由振動の振動周期より短くすることができる。したがって、ハイサイドスイッチＱ１のドレイン・ソース間電圧が略０Ｖまで下降する時間を短くすることができるのである。
【００３０】
これに対し図８（ｂ）に示した従来技術では、時刻ｔ５において、ローサイドスイッチＱ２がオフするとハイサイドスイッチＱ１のドレイン・ソース間電圧は下降するが、インダクタＬ１とハイサイドスイッチＱ１のドレイン・ソース間に存在する浮遊容量との自由振動のみなので、本発明に比べハイサイドスイッチＱ１のドレイン・ソース間電圧の変化が緩慢であり、時刻ｔ６におけるＢ点で示した時点においてまだ０Ｖまで下がりきれていない。本発明と同じ時刻ｔ６においてハイサイドスイッチＱ１がオンされると、ハイサイドスイッチＱ１のドレイン・ソース間電圧が高い状態でオンされることになり、大きなスイッチングロスが生じることになる。
【００３１】
以上説明した上記実施形態の説明は、負荷回路３が軽負荷状態で、インダクタＬ１に流れる電流が不連続状態のときの動作であり、例えば負荷回路３が定格負荷状態などでインダクタＬ１に流れる電流が連続状態になったときはローサイドスイッチＱ２をオフさせた状態とする。インダクタＬ１に流れる電流が連続状態か不連続状態かは、ハイサイドスイッチＱ１をオンさせる直前の端子ＴＭ４からゲートドライバ５に入力される期間Ｔ３の電圧により検知することができる。
【００３２】
このように、本発明では従来技術に対しハイサイドスイッチＱ１のドレイン・ソース間電圧を急速に０Ｖまで下降させることができる。したがってスイッチング周波数を高めることができ、高周波化に対応することができる。また、本発明ではハイサイドスイッチＱ１をオンするタイミング（時刻ｔ６）で確実に０Ｖとすることができるので、従来技術のように５０ｎｓなどの最大デッドタイムを設けてスイッチングが遅れないように制限をかける必要が無い。また、従来技術では、ハイサイドスイッチＱ１をオンするタイミングで０Ｖにできない状態が生じ効率の改善で十分ではないが、本発明では確実に０Ｖとしてゼロボルトスイッチング（ＺＶＳ）動作させることができ、効率を向上させることができる。また、本発明ではハイサイドスイッチＱ１をオンするタイミング（時刻ｔ６）で確実に０Ｖとすることができるので、従来技術のように自由振動の電圧が入力電圧Ｖｉｎまで達したことを検出してからハイサイドスイッチＱ１をオンするような複雑なタイミング制御回路を必要としない。したがって本発明では簡単な回路構成とすることができる。また、インダクタＬ０が設けられたことにより、ハイサイドスイッチＱ１がオンするときのダイオードＦＤのリカバリー電流がインダクタＬ０で制限され、小さくなる。したがって、ダイオードＦＤのリカバリー電流によるノイズが緩和されるという効果がある。
【００３３】
以上、具体的な実施例により本発明を説明したが、これは例示であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでもない。上記実施形態ではコンデンサＣ１としてブートストラップ回路のコンデンサを利用したが、これには限定されない。
【符号の説明】
【００３４】
１・・・スイッチング電源装置
２・・・制御回路
３・・・負荷回路
４・・・ゲート信号制御回路
５・・・ゲートドライバー回路
６・・・増幅／比較回路
７・・・レギュレータ
Ｑ１・・・ハイサイドスイッチ（第１スイッチ）
Ｑ２・・・ローサイドスイッチ（第２スイッチ）
Ｒ１，Ｒ２・・・抵抗
Ｄ１、ＦＤ・・・ダイオード
ＤＱ１、ＤＱ２・・・内蔵ダイオード（寄生ダイオード）
Ｃ１、Ｃ２・・・コンデンサ
Ｌ０・・・インダクタ（第１インダクタ）
Ｌ１・・・インダクタ（第２インダクタ）
Ｖin・・・入力電源（入力電圧）
ＴＭ１〜ＴＭ６・・・端子
ＶｇｓＨ・・・ハイサイドスイッチＱ１のゲート信号
ＶｇｓＬ・・・ローサイドスイッチＱ２のゲート信号
【図１】
0005533250.tif 000002
【図２】
0005533250.tif 000003
【図３】
0005533250.tif 000004
【図４】
0005533250.tif 000005
【図５】
0005533250.tif 000006
【図６】
0005533250.tif 000007
【図７】
0005533250.tif 000008
【図８】
0005533250.tif 000009