(57)【特許請求の範囲】
【請求項１】
チップ搭載領域を有し、前記チップ搭載領域に樹脂性の固定材を介して半導体チップが搭載されるインターポーザチップを含む半導体装置であって、
絶縁膜と、
前記絶縁膜上に前記絶縁膜と接して形成される配線層と、
を具備し、
前記チップ搭載領域の縁部に対応する位置に、前記絶縁膜と前記配線層との接着力が周
囲よりも高められた補強領域が形成されている
インターポーザチップを含む半導体装置。
【請求項２】
請求項１に記載されたインターポーザチップを含む半導体装置であって、
前記補強領域において、前記絶縁膜には複数の凹部が設けられ、
前記複数の凹部は、前記配線層により埋められているインターボーザチップを含む半導体装置。
【請求項３】
請求項２に記載されたインターポーザチップを含む半導体装置であって、
前記配線層は、
前記凹部を埋める第１配線層と、
前記第１配線層に接し、前記補強領域において前記絶縁膜と接しないように配置され
た第２配線層とを備えているインターポーザチップを含む半導体装置。
【請求項４】
請求項３に記載されたインターポーザチップを含む半導体装置であって、
前記第２配線層は、前記補強領域において、前記第１配線層上に設けられているインターポーザチップを含む半導体装置。
【請求項５】
請求項３に記載されたインターポーザチップを含む半導体装置であって、
前記第１配線層は、前記補強領域には設けられておらず、前記補強領域外で前記第１配
線層に接しているインターポーザチップを含む半導体装置。
【請求項６】
請求項３乃至５のいずれかに記載されたインターポーザチップを含む半導体装置であって、
前記第１配線層は、タングステンを含んでおり、
前記第２配線層は、アルミニウムを含んでいる
インターポーザチップを含む半導体装置。
【請求項７】
請求項１乃至６のいずれかに記載されたインターポーザチップを含む半導体装置であって、
前記半導体チップは、樹脂製の封止材によって封止され、
前記固定材と前記封止材とは、硬化温度が異なっているインターポーザチップを含む半導体装置。
【請求項８】
主基板と、
前記主基板上に実装された第１の半導体チップと、
前記主基板上に、請求項１乃至７のいずれかに記載されたインターポーザチップを介し
て実装された、第２の半導体チップと、
を具備する半導体装置。
【請求項９】
チップ搭載領域を有し、前記チップ搭載領域に樹脂性の固定材を介して半導体チップが
搭載されるインターポーザチップを含む半導体装置の製造方法であって、
絶縁膜を形成する工程と、
前記絶縁膜上に前記絶縁膜と接して配線層を形成する工程と、
前記チップ搭載領域の縁部に対応する位置に、前記絶縁膜と前記配線層との接着力が周
囲よりも高められた補強領域を形成する工程と、
を具備するインターポーザチップを含む半導体装置の製造方法。
【請求項１０】
請求項９に記載されたインターポーザチップを含む半導体装置の製造方法であって、
前記補強領域を形成する工程は、前記絶縁膜に複数の凹部を形成する工程を備え、
前記配線層を形成する工程は、前記複数の凹部を埋めるように前記配線層を形成する工程を含んでいるインターボーザチップを含む半導体装置の製造方法。
【請求項１１】
請求項１０に記載されたインターポーザチップを含む半導体装置の製造方法であって、
前記配線層を形成する工程は、
第１配線層を前記複数の凹部に埋め込む工程と、
前記第１配線層に接し、前記補強領域において前記絶縁膜と接しないように、第２配
線層を形成する工程とを備えているインターポーザチップを含む半導体装置の製造方法。
【請求項１２】
請求項１１に記載されたインターポーザチップを含む半導体装置の製造方法であって、
前記配線層を形成する工程は、
前記絶縁膜上の全面に前記第１配線層を配置する工程と、
前記第１配線層を所定パターンでエッチングする工程と、
前記第１配線層を所定パターンでエッチングする工程の後に、前記絶縁膜上の全面に
前記第２配線層を配置する工程と、
前記第２配線層を所定パターンでエッチングする工程とを備えるインターポーザチップを含む半導体装置の製造方法。
【請求項１３】
請求項１２に記載されたインターポーザチップを含む半導体装置の製造方法であって、
前記第２配線層を所定パターンでエッチングする工程は、前記第１配線層上に前記第２
配線層が残存するようにエッチングする工程を備えている
インターポーザチップを含む半導体装置の製造方法。
【請求項１４】
請求項１２に記載されたインターポーザチップを含む半導体装置の製造方法であって、
前記第２配線層を所定パターンでエッチングする工程は、前記第２配線層が前記補強領
域において除去され、前記補強領域外で前記第２配線層が前記第１配線層に接するように
、エッチングする工程を備えている
インターポーザチップを含む半導体装置の製造方法。
【請求項１５】
請求項１４に記載されたインターポーザチップを含む半導体装置の製造方法であって、
前記配線層を形成する工程は、
前記絶縁膜上の全面に第１配線層を配置する工程と、
前記第１配線層上の全面に、第２配線層を配置する工程と、
前記第１配線層及び前記第２配線層を一括してエッチングする工程とを備えているインターポーザチップを含む半導体装置の製造方法。
【請求項１６】
請求項１１乃至１５のいずれかに記載されたインターポーザチップを含む半導体装置の製造方法であって、
前記第１配線層は、タングステンを含んでおり、
前記第２配線層は、アルミニウムを含んでいるインターポーザチップを含む半導体装置の製造方法。
【請求項１７】
請求項１乃至７のいずれかに記載されたインターポーザチップ上に、樹脂製の固定材を
介して半導体チップを搭載する工程と、
加熱により前記固定材を硬化させる工程と、
前記半導体チップを、樹脂製の封止材により封止する工程と、
加熱により前記封止材を硬化させる工程と、
を具備し、
前記固定材を硬化させる工程における硬化温度と、前記封止材を硬化させる工程における硬化温度とは、異なっている半導体装置の製造方法。
【請求項１８】
主基板を用意する工程と、
前記主基板上に第１の半導体チップを実装する工程と、
前記主基板上に、請求項１乃至７のいずれかに記載されたインターポーザチップを介し
て、第２の半導体チップを実装する工程と、
を具備する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを搭載するインターポーザチップ及びその製造方法に関し、特に、パッケージ内に複数の半導体チップが封止されたＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  ａ  Ｐａｃｋａｇｅ）構造で用いられるインターポーザチップ及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置では、絶縁膜上に配線層が形成される。配線層は、絶縁膜から剥がれないよう配置されていることが求められる。
【０００３】
半導体装置の構造を頑強にする点に関連する技術が、特許文献１（特開２０００−２６９２１５号公報）及び特許文献２（特開２００４−２８２０００号公報）に記載されている。
【０００４】
また、特許文献３（特開２００７−１４２３３３号公報）には、半導体装置のパッド下構造を、押し込み方向、引き剥がし方向、水平方向の力に対して耐性を強いものとすることを課題とした半導体装置が記載されている。図１Ａは、特許文献３に記載された半導体装置のパッド部分における平面透視図であり、図１Ｂは図１ＡのＣ−Ｃ'線に沿った断面図である。この半導体装置は、パッド１０４の下部に位置するパッド下部領域に補強パターン（１２４、１２６、１３２、１３４、１４０、１４２、１４８）を備えている。補強パターンの占有率は、各パッド下部領域で認められる所定の範囲内であり、かつ、補強パターンの、所定のチップエッジ部分に対して垂直な方向における占有率は、所定のチップエッジ部分に対して水平な方向の占有率よりも大きい。
【０００５】
ところで、システムＬＳＩなどの半導体装置の高度化・多機能化に伴って、製造プロセスが長大化し、歩留り確保が困難になっている。この観点から、一つのパッケージ内に複数の汎用的な半導体チップが封止されるＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  ａ  Ｐａｃｋａｇｅ）が注目されている。ＳＩＰでは、インターポーザチップが用いられる。インターポーザチップは、複数の半導体チップから伸びる配線の順番を入れ替える（再配線する）ために用いられ、再配線を行う為の再配線層を備える。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−２６９２１５号公報
【特許文献２】特開２００４−２８２０００号公報
【特許文献３】特開２００７−１４２３３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図２Ａは、ＳＩＰ３０の平面図であり、図２ＢはＳＩＰ３０の断面図を示している。図２Ａ及び図２Ｂに示されるように、ＳＩＰ３０は、リードフレーム（１、７）と、第１半導体チップ２と、第２半導体チップ５と、インターポーザチップ３とを備えている。第１半導体チップ２は、固定材４を介してリードフレームのアイランド部１上に載せられている。第２半導体チップ５は、インターポーザチップ３を介して、アイランド部１上に実装されている。インターポーザチップ３は、固定材４によりアイランド部１上に固定されており、第２半導体チップ５も固定材４によりインターポーザチップ３上に固定されている。図示していないが、既述のように、インターポーザチップ３内には、再配線層が設けられている。インターポーザチップ３は、ボンディングワイヤ６を介して、第１半導体チップ２、第２半導体チップ５、及びリードフレームのリード端子７（パッケージリード端子）に接続されている。また、アイランド部１、第１半導体チップ２、インターポーザチップ３、及び第２半導体チップ５は、封止樹脂８によって封止されている。
【０００８】
本発明者らの検討の結果、ＳＩＰ３０において、インターポーザチップ３内の配線が剥離することがあることが判った。また、この配線の剥離は、固定材４と封止樹脂８の組み合わせに関係があることも判った。
【０００９】
図３Ａは、インターポーザチップ３を示す断面図である。図３Ａを参照して、配線が剥離する箇所について説明する。図３Ａに示されるように、インターポーザチップ３は、基板１１と、基板１１上に設けられた層間絶縁膜１２と、層間絶縁膜１２上に形成された配線層１３と、配線層１３を被覆するカバー絶縁膜１４と、カバー絶縁膜１４上に形成されたパッシベーション膜１５とを備えている。配線層１３はバリアメタル層（図３Ａには図示されていない）を含んでおり、バリアメタル層で層間絶縁膜１２に接している。パッシベーション膜１５上には、固定材４を介して、第２半導体チップ５が固定される。ここで、配線層１３が層間絶縁膜１２から剥離する箇所は、第２半導体チップ５の縁部の下部（図中、剥離部）であった。図３Ｂは、剥離部における電子顕微鏡写真を示している。図３Ｂからも明らかなように、層間絶縁膜１２と配線層１３との間に隙間が生じており（参照符号Ｘで示されている）、配線層１３に含まれるバリアメタル層１６が、層間絶縁膜１２から剥がれている。
【００１０】
半導体チップの縁部で配線層が剥離し易い理由について説明する。図４Ａ乃至図４Ｄは、第２半導体チップ５をインターポーザチップ３に実装する工程を示す工程断面図である。図４Ａに示されるように、まず、インターポーザチップ３をリードフレームのアイランド部１上に、固定材４を介して固定する。
【００１１】
次に、図４Ｂに示されるように、第２半導体チップ５を、固定材４を介して、パッシベーション膜１５上に固定する。ここで、固定材４としては、樹脂製の材料が用いられる。固定材４は、パッシベーション膜１５上に塗布される。塗布された固定材４上に、第２半導体チップ５が載せられ、固定材４が所定の硬化温度で硬化される。これにより、第２半導体チップ５が固定される。第２半導体チップ５を載せる際、固定材４の量は、第２半導体チップ５の縁部で多くなる。
【００１２】
続いて、図４Ｃに示されるように、封止樹脂８により、アイランド部１、インターポーザチップ３、及び第２半導体チップ５が封止される。封止の際には、封止樹脂８が所定の硬化温度で硬化される。封止樹脂８は、硬化後に冷却される。
【００１３】
配線層１３の剥離が発生しやすいのは、固定材４の硬化温度が封止樹脂８の硬化温度に比べてかなり低い場合であった。固定材４の硬化温度が低い場合、樹脂封止工程（図４Ｃ参照）で封止樹脂８を加熱する際に、固定材４が図中矢印Ｙで示される方向に熱膨張するものと考えられる。一方、樹脂封止工程における冷却時には、膨張した固定材４は収縮すると考えられる。収縮時に、固定材４は、図４Ｄ中に矢印Ｚで示される方向に、インターポーザチップ３の表面を強く引っ張る。これによって、密着性の弱い配線層１３と層間絶縁膜１２との間では、配線層１３が剥離しやすくなる。固定材４による引張力は、固定材４が多量に存在する半導体チップ５の縁部分で大きくなる。従って、半導体チップ５の縁部に対応する部分（図４Ｄ中、Ｘで示される部分）では、配線層１３が剥離し易い。
【００１４】
そこで、本発明の目的は、インターポーザチップ３において発生する配線剥がれを防止することのできる、インターポーザチップ、及びインターポーザチップの製造方法を提供することにある。
【００１５】
尚、既述の特許文献３に記載された技術は、構造を補強する目的であるものの、インターポーザチップ３に関する点については記載されていない。また、パッド下部の構造を補強する技術であり、半導体チップの縁部に対応する領域において配線の剥がれを防止することについては、記載されていない。すなわち、パッド以外の領域にも配線層を剥離するような応力が働く場合に、パッド以外の領域において配線層が剥がれることを防止できない。また、ＳＩＰのインターポーザチップでは、再配線層が必要であるだけなので、補強のために多層配線構造を適用することは不利となる。補強のために多層構造とすることは、工程増加や材料費などの観点から、不利となってしまう。
【課題を解決するための手段】
【００１６】
本発明に係るインターポーザチップ（３）は、チップ（５）搭載領域を有し、そのチップ搭載領域に樹脂性の固定材（４）を介して半導体チップ（５）が搭載されるインターポーザチップである。このインターポーザチップ（３）は、絶縁膜（３２）と、その絶縁膜（３２）上に絶縁膜（３２）と接して形成される配線層（３４、３６）とを具備する。そのチップ搭載領域の縁部に対応する位置に、絶縁膜（３２）と配線層（３４、３６）との接着力が高められた補強領域が形成されている。
【００１７】
この発明によれば、チップ搭載領域の縁部において、絶縁膜（３２）と配線層（３４、３６）との接着力が補強されるので、固定材（４）が収縮したとしても、配線層（３４、３６）が絶縁膜（３２）から剥がれてしまうことが防止される。
【００１８】
本発明に係る半導体装置は、主基板（１）と、主基板（１）上に実装された第１半導体チップ（２）と、主基板（１）上に、上述のインターポーザチップ（３）を介して実装された、第２の半導体チップ（５）とを具備する。
【００１９】
本発明に係るインターポーザチップの製造方法は、チップ搭載領域を有し、そのチップ搭載領域に樹脂性の固定材（４）を介して半導体チップが搭載されるインターポーザチップの製造方法である。この製造方法は、絶縁膜（３２）を形成する工程と、絶縁膜（３２）上に絶縁膜（３２）と接して配線層（３４、３６）を形成する工程と、チップ搭載領域の縁部に対応する位置に、絶縁膜（３２）と配線層（３４、３６）との接着力が高められた補強領域を形成する工程とを具備する。
【００２０】
本発明に係る半導体装置の製造方法は、上述のインターポーザチップ（３）上に、樹脂製の固定材（４）を介して半導体チップ（５）を搭載する工程と、加熱により固定材（４）を硬化させる工程と、その半導体チップを、樹脂製の封止材（８）により封止する工程と、加熱により封止材（８）を硬化させる工程とを具備する。その固定材（４）を硬化させる工程における硬化温度と、その封止材（８）を硬化させる工程における硬化温度とは、異なっている。
【００２１】
本発明にかかる半導体装置の他の形態は、主基板（１）を用意する工程と、主基板（１）上に第１半導体チップ（２）を実装する工程と、主基板（１）上に、インターポーザチップ（３）を介して、第２半導体チップ（５）を実装する工程とを具備する。
【発明の効果】
【００２２】
本発明によれば、インターポーザチップ３において発生する配線剥がれを防止することのできる、インターポーザチップ、及びインターポーザチップの製造方法が提供される。
【図面の簡単な説明】
【００２３】
【図１Ａ】従来例を示す平面図である。
【図１Ｂ】従来例を示す断面図である。
【図２Ａ】ＳＩＰの平面図である。
【図２Ｂ】ＳＩＰの断面図である。
【図３Ａ】インターポーザチップを模式的に示す部分断面図である。
【図３Ｂ】インターポーザチップのＳＥＭ写真である。
【図４Ａ】第２の半導体チップを搭載する工程を示す工程断面図である。
【図４Ｂ】第２の半導体チップを搭載する工程を示す工程断面図である。
【図４Ｃ】第２の半導体チップを搭載する工程を示す工程断面図である。
【図４Ｄ】第２の半導体チップを搭載する工程を示す工程断面図である。
【図５Ａ】第１の実施形態に係るインターポーザチップを示す透視平面図である。
【図５Ｂ】第１の実施形態に係るインターポーザチップを示す断面図である。
【図６Ａ】第１の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【図６Ｂ】第１の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【図６Ｃ】第１の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【図６Ｄ】第１の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【図６Ｅ】第１の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【図７Ａ】第２の実施形態に係るインターポーザチップを示す透視平面図である。
【図７Ｂ】第２の実施形態に係るインターポーザチップを示す断面図である。
【図８Ａ】第２の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【図８Ｂ】第２の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【図８Ｃ】第２の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【図８Ｄ】第２の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【図８Ｅ】第２の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【図９Ａ】第３の実施形態に係るインターポーザチップを示す透視平面図である。
【図９Ｂ】第３の実施形態に係るインターポーザチップを示す断面図である。
【図１０Ａ】第３の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【図１０Ｂ】第３の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【図１０Ｃ】第３の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【図１０Ｄ】第３の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【図１０Ｅ】第３の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【図１０Ｆ】第３の実施形態に係るインターポーザチップの製造方法を示す工程断面図である。
【発明を実施するための形態】
【００２４】
（第１の実施形態）
図面を参照しつつ、本発明の第１の実施形態について説明する。本実施形態に係る半導体装置は、図２Ａ及び図２Ｂで示したＳＩＰと同様に、リードフレーム（１、７）と、第１半導体チップ２と、第２半導体チップ５と、インターポーザチップ３とを備えている。半導体装置の全体としての構成は、図２Ａ及び図２Ｂに示したＳＩＰと同じであるので、説明は省略する。本実施形態では、図２Ａ及び図２Ｂで示したＳＩＰに対して、インターポーザチップ３の構成が工夫されている。
【００２５】
図５Ａは、インターポーザチップ３の一部を示す透視平面図である。また、図５Ｂは、インターポーザチップ３の一部を示す断面図であり、図５ＡにおけるＡＡ’断面を示している。
【００２６】
図５Ｂに示されるように、インターポーザチップ３は、基板３１と、層間絶縁膜３２と、配線層（３４、３６）と、カバー絶縁膜（３７）と、パッシベーション膜３８とを備えている。
【００２７】
基板３１としては、例えば、シリコン基板が用いられる。
【００２８】
層間絶縁膜３２は、基板３１の主面上に形成されている。層間絶縁膜３２としては、例えば、ＳｉＯ２層などが用いられる。
【００２９】
配線層（３４、３６）は、層間絶縁膜３２上に形成されている。配線層（３４、３６）は、第１配線層３４と、第２配線層３６とを備えている。第１配線層３４としては、ビア埋め込み性の良好なものが用いられ、例えばタングステンなどが用いられる。第２配線層３６は、第２配線層３６としては、電気抵抗値の低いアルミニウムなどが用いられ、バリアメタル（Ｔｉ、ＴｉＮなど）を介して層間絶縁膜３２及び第１配線層３４上に形成されている。
【００３０】
カバー絶縁膜３７は、配線層（３４、３６）を被覆するように設けられている。カバー絶縁膜としては、例えば、プラズマ酸窒化膜などが用いられる。
【００３１】
パッシベーション膜３８は、カバー絶縁膜３７上に設けられており、配線層（３４、３６）やカバー絶縁膜３７を保護している。パッシベーション膜３８としては、例えば、ポリイミド樹脂製の膜が用いられる。
【００３２】
パッシベーション膜３８上には、固定材４を介して、第２半導体チップ５が固定されている。固定材４としては、加熱により硬化する熱硬化性樹脂が用いられる。固定材４の量は、第２半導体チップ５の縁部分で多い。
【００３３】
図５Ａに示されるように、配線層（３４、３６）は、第２半導体チップ５が配置された領域（チップ搭載領域）を横切るように、配置されている。配線層３６は、主として、第２配線層３６により形成される。第２配線層３６は、アルミニウムなどの導電性の良好な材料により形成されている。第２配線層３６は、バリアメタル（Ｔｉ，ＴｉＮ，［Ｔａ、ＴａＮ］など）層を含んでおり、バリアメタル層を介して、第１配線層３４及び層間絶縁膜３２上に形成されている。バリアメタルと層間絶縁膜３２との接着力は一般にさほど大きくない。したがって、既述の通り、第２半導体チップ５の縁部分では、樹脂封止工程後の冷却時に、固定材４の収縮により、配線層が剥がれることが懸念される。
【００３４】
そこで、本実施形態では、配線層（３４、３６）が設けられた領域のうちで、第２半導体チップ５の縁部分に対応する位置に、補強領域が設けられている。補強領域は、配線層（３４、３６）と層間絶縁膜３２との接着力が周囲よりも高められた領域である。
【００３５】
図５Ｂに示されるように、補強領域では、層間絶縁膜３２に複数のビア３３が設けられている。複数のビア３３の底部は、層間絶縁膜３２中に設けられている。すなわち、複数のビア３３は、基板３１まで到達していない。複数のビア３３には、第１配線層３４が埋め込まれている。第１配線層３４は導電性であり、ビア埋め込み性の良好な材料（例えばタングステンなど）により形成される。補強領域では、第２配線層３６は、第１配線層３４上に設けられている。従って、補強領域では、第２配線層３６は直接に層間絶縁膜３２に接していない。尚、補強領域以外の領域では、第２配線層３６は層間絶縁膜３２上に直接形成されている。
【００３６】
複数のビア３３が第１配線層３４により埋め込まれていることにより、配線層（３４、３６）が層間絶縁膜３２から剥がれにくくなる。また、補強領域においては、層間絶縁膜３２から比較的剥がれ易い第２配線層３６が、直接に層間絶縁膜３２に接していない。この観点からも、配線層（３４、３６）が層間絶縁膜３２から剥がれにくくなっている。
【００３７】
続いて、本実施形態に係る半導体装置の製造方法について説明する。図６Ａ乃至図６Ｅは、本実施形態に係る半導体装置の製造方法を示す工程断面図である。
【００３８】
まず、図６Ａに示されるように、基板３１上に層間絶縁膜３２を形成する。そして、複数のビア３３を層間絶縁膜３２に形成する。
【００３９】
次に、図６Ｂに示されるように、第１配線層３４を、層間絶縁膜３２上の全面に成膜する。このとき、複数のビア３３は、第１配線層３４により埋め込まれる。
【００４０】
次に、図６Ｃに示されるように、フォトレジスト３５を用いて補強領域をマスクし、第１配線層３４をエッチングする。
【００４１】
次に、図６Ｄに示されるように、第２配線層３６を、第１配線層３４が被覆されるように、全面に成膜する。その後、必要なパターンをフォトレジストによりマスクして、第２配線層３６をエッチングする。これにより、所定の配線パターンで配線層（３４、３６）が形成される。
【００４２】
次に、図６Ｅに示されるように、第２配線層３４を被覆するように、カバー絶縁膜３７（例えばプラズマ酸窒化膜）、及びパッシベーション膜３８（例えばポリイミド膜）をこの順番で成膜する。更に、ボンディングワイヤ用の窓として、カバー絶縁膜３７及びパッシベーション膜３８に開口を形成する。これにより、インターポーザチップ３が完成する。
【００４３】
本実施系形態に係る半導体装置の製造方法は、図４Ａ乃至図４Ｄで説明した方法と同様である。すなわち、リードフレームのアイランド部上に、第１半導体チップ２を配置する。また、上述の方法により製造されたインターポーザチップ３を、固定材を介して、アイランド部上に配置する。さらに、固定材４を介して、パッシベーション膜１５上に第２半導体チップ５を配置する。その後、第１半導体チップ２及び第２半導体チップ５を、封止樹脂８により封止する。
【００４４】
その際、固定材４の硬化温度と封止樹脂８の硬化温度とが異なっていても、補強領域において強固に配線層（３４、３６）が層間絶縁膜３２上に形成されているので、配線層（３４、３６）が剥がれることはない。すなわち、半導体チップの下に配線パターンが通っていても、チップの固定材４や封止時におけるストレスによって配線層が剥がれてしまうことが防止できる。
【００４５】
（第２の実施形態）
続いて、第２の実施形態について説明する。本実施形態は、第１の実施形態に対して、配線層（３４、３６）の構造及び形成方法が異なっている。その他の点については、第１の実施形態と同様とすることができるので、詳細な説明は省略する。
【００４６】
図７Ａは、本実施形態に係るインターポーザチップ３の透視平面図であり、図７Ｂは図７ＡにおけるＡＡ’断面を示す断面図である。図７Ａ及び図７Ｂに示されるように、第２配線層３６は、補強領域以外の領域においても、第１配線層３４上に設けられている。
【００４７】
図８Ａ乃至図８Ｅは、本実施形態に係るインターポーザチップ３の製造方法を示す工程断面図である。
【００４８】
まず、図８Ａに示されるように、基板３１上に層間絶縁膜３２を形成し、基板に達しないように、複数のビア３３を形成する。
【００４９】
次に、図８Ｂに示されるように、ビア埋め込み材（例えばタングステン）を全面に成膜し、第１配線層３４を形成する。複数のビア３３は、第１配線層３４により埋め込まれる。
【００５０】
続いて、図８Ｃに示されるように、アルミニウムに例示される第２配線層３６を成膜する。
【００５１】
次に、図８Ｄに示されるように、フォトレジスト３５により、配線層（３４、３６）として必要な部分をマスクし、第１配線層３４及び第２配線層３６の双方を一括でエッチングする。エッチング後、フォトレジスト３５を除去することにより、配線パターンが完成する。
【００５２】
その後、図８Ｅに示されるように、カバー絶縁膜３７（例えばプラズマ酸窒化膜）とパッシベーション膜３８（例えばポリイミド膜）を成膜し、ボンディング用の窓として開口を設ける。これにより、本実施形態に係るインターポーザチップ３が完成する。
【００５３】
本実施形態によれば、第１配線層３４と比較して剥がれ易い第２配線層３６が、補強領域以外の部分においても層間絶縁膜３２と直接接しない。従って、第１の実施形態よりも更に、配線層を剥がれにくくすることができる。
【００５４】
また、本実施形態では、配線層における厚みが厚くなるため、配線層をエッチングする際の条件が第１の実施形態よりも厳しくなる（例えば、エッチング時間が増大する）。従って、フォトレジスト３５に高いエッチング耐性が要求される。しかし、フォトレジスト３５の厚膜化などにより、そのような懸念は解消可能である。
【００５５】
（第３の実施形態）
続いて、第３の実施形態について説明する。本実施形態では、既述の実施形態と比較して、補強領域における配線層の構成が更に工夫されている。その他の点については、既述の実施形態と同様とすることができるので、詳細な説明は省略する。
【００５６】
図９Ａは、本実施形態に係るインターポーザチップの透視平面図であり、図９Ｂは、図９ＡにおけるＡＡ’断面を示す断面図である。
【００５７】
図９Ａ及び図９Ｂに示されるように、本実施形態では、補強領域に第２配線層３６が設けられていない。第２配線層３６は、補強領域外において、第１配線層３４に接している。補強領域では、第１配線層３４上に、カバー絶縁膜３７及びパッシベーション膜３８が形成されている。
【００５８】
図１０Ａ乃至図１０Ｆは、本実施形態に係るインターポーザチップ３の製造工程を示す工程断面図である。
【００５９】
まず、図１０Ａに示されるように、基板３１上に層間絶縁膜３２を形成し、基板に達しない複数のビア３３を形成する。
【００６０】
次に、図１０Ｂに示されるように、ビア埋め込み材（例えばタングステン）を全面に成膜し、第１配線層３４を形成する。複数のビア３３は、第１配線層３４により埋め込まれる。
【００６１】
次に、図１０Ｃに示されるように、フォトレジスト３５により補強領域をマスクし、マスクされていない部分の第１配線層３４をエッチングする。
【００６２】
次に、図１０Ｄに示されるように、フォトレジスト３５を除去し、第２配線層３６（例えばＡｌ）を成膜する。
【００６３】
次に、図１０Ｅに示されるように、フォトレジストにて配線パターン部分をマスクした状態で、第２配線層３６をエッチングする。この際、補強領域では第２配線層３６が除去されるようなパターンをマスクとして、エッチングを行う。エッチング後、フォトレジストを除去することにより、配線パターンが完成する。なお、第１配線層３４も導電性であるため、第２配線層３６が除去されていても電気信号を通過させることは可能である。
【００６４】
次に、図１０Ｆに示されるように、カバー絶縁膜３７（例えばプラズマ酸窒化膜）とパッシベーション膜３８（例えばポリイミド膜）を成膜し、ボンディング用の窓を開口として形成する。これにより、本実施形態に係るインターポーザチップ３が完成する。
【００６５】
本実施形態によれば、補強領域において、剥離の発生し易い第２配線層３６が設けられていない。第２配線層３６は、固定材４の引張力を受ける位置から遠くに離間している。従って、配線層の剥離をより確実に防止することができる。
【００６６】
尚、既述の実施形態と比較すると、補強領域において導電性の高い第１配線層３６を用いることができず、配線層が全体として高抵抗になり易い。但し、製品の動作速度によっては、許容可能である。
【符号の説明】
【００６７】
１  アイランド部
２  第１半導体チップ
３  インターポーザチップ
４  固定材
５  第２半導体チップ
６  ボンディングワイヤ
７  パッケージリード端子
８  パッケージ封止樹脂
１１  基板
１２  層間絶縁膜
１３  配線層
１４  カバー絶縁膜
１５  パッシベーション膜
３１  基板
３２  層間絶縁膜
３３  ビア
３４  ビア埋め込み材（第１配線層）
３５  フォトレジスト
３６  第２配線層
３７  カバー絶縁膜
３８  パッシベーション膜
１２４  補強ビア
１２６  補強配線
１３２  補強ビア
１３４  補強配線
１４０  ビア
１４２  配線
１４８  ビア
【図１Ａ】
0005456411.tif 000002
【図１Ｂ】
0005456411.tif 000003
【図２Ａ】
0005456411.tif 000004
【図２Ｂ】
0005456411.tif 000005
【図３Ａ】
0005456411.tif 000006
【図３Ｂ】
0005456411.tif 000007
【図４Ａ】
0005456411.tif 000008
【図４Ｂ】
0005456411.tif 000009
【図４Ｃ】
0005456411.tif 000010
【図４Ｄ】
0005456411.tif 000011
【図５Ａ】
0005456411.tif 000012
【図５Ｂ】
0005456411.tif 000013
【図６Ａ】
0005456411.tif 000014
【図６Ｂ】
0005456411.tif 000015
【図６Ｃ】
0005456411.tif 000016
【図６Ｄ】
0005456411.tif 000017
【図６Ｅ】
0005456411.tif 000018
【図７Ａ】
0005456411.tif 000019
【図７Ｂ】
0005456411.tif 000020
【図８Ａ】
0005456411.tif 000021
【図８Ｂ】
0005456411.tif 000022
【図８Ｃ】
0005456411.tif 000023
【図８Ｄ】
0005456411.tif 000024
【図８Ｅ】
0005456411.tif 000025
【図９Ａ】
0005456411.tif 000026
【図９Ｂ】
0005456411.tif 000027
【図１０Ａ】
0005456411.tif 000028
【図１０Ｂ】
0005456411.tif 000029
【図１０Ｃ】
0005456411.tif 000030
【図１０Ｄ】
0005456411.tif 000031
【図１０Ｅ】
0005456411.tif 000032
【図１０Ｆ】
0005456411.tif 000033