(57)【特許請求の範囲】
【請求項１】
半導体材料のエピタキシャル成長の間のメモリ効果を低減する方法であって、
反応チャンバを提供する段階と、
半導体基板を提供する段階と、
前駆体ガスを提供する段階と、
前記反応チャンバにおいて、前記半導体基板上でのドープされた半導体材料のエピタキシャルＣＶＤ成長を実施して前記半導体基板上に第１層を形成する段階であって、部分的に反応したガスが前記反応チャンバ内に捕捉されて副堆積物となる段階と、
反応領域から前記副堆積物を著しく除去せずに、水素及びハロゲン含有ガスを含む混合ガスで前記反応チャンバを洗い流す段階と、
前記洗い流す段階に続いて、前記反応チャンバにおいて、半導体基板上でのドープされた半導体材料のエピタキシャルＣＶＤ成長を実施して前記第１層上に第２層を形成する段階と、
を含み、
前記半導体材料がＳｉＣ、ＧａＮ、及びＧａＡｓから選択され、
前記反応チャンバを１３００℃から１６００℃の間の温度で洗い流す、方法。
【請求項２】
前記ハロゲン化ガスがＨＣｌ、Ｃｌ２、Ｆ２、ＣＦ４、ＣｌＦ３、及びＨＢｒから選択される請求項１に記載の方法。
【請求項３】
前記洗い流す段階の間、前記半導体基板を前記チャンバ内に維持する請求項１に記載の方法。
【請求項４】
前記洗い流す段階より前に前記チャンバから前記半導体基板を取り出し、前記洗い流す段階の後に戻す請求項１に記載の方法。
【請求項５】
前記洗い流す段階より前に前記チャンバから前記半導体基板を取り出し、前記洗い流す段階の後に新たな半導体基板と取り替える請求項１に記載の方法。
【請求項６】
ドープされた半導体材料の前記第１層がｎ型ドープＳｉＣを含み、ドープされた半導体材料の前記第２層がｐ型ドープＳｉＣを含む請求項１に記載の方法。
【請求項７】
ドープされた半導体材料の前記第１層がｐ型ドープＳｉＣを含み、ドープされた半導体材料の前記第２層が前記第１層よりも低いドーパント濃度を有するｐ型ドープＳｉＣを含む請求項１に記載の方法。
【請求項８】
前記ハロゲン含有ガスの濃度が０．１から１０％の間である請求項１に記載の方法。
【請求項９】
請求項１に記載の方法によって作製された基板上に形成された炭化ケイ素半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体材料のエピタキシャル成長の間のメモリ効果を低減する方法に関し、特に、複数のエピタキシャル成長反応同士間に混合ガスを使用して反応チャンバを浄化し、半導体の電気特性における再現性を改良する化学気相成長法に関する。
【背景技術】
【０００２】
エピタキシーは、半導体業界、および特にシリコン系半導体材料の製造において一般的に使用されている。ＣＶＤエピタキシーでは、基板（結果として得られるＣＶＤ膜の結晶構造を定めるように選択される）を有する成長または反応チャンバへの前駆体ガスの導入、基板表面上への反応物の堆積／吸着、及び排出される副生成物の脱着を含む化学気相成長（ＣＶＤ）法が典型的に採用される。さらに、層の電気特性を制御するために、成長工程の間に、エピタキシャル層に不純物をドープすることができる。炭化ケイ素（ＳｉＣ）半導体デバイスは、ＳｉＣ基板上にエピタキシャル成長したｎ−及びｐ−ドープＳｉＣの連続した層から構成され得る。ドーパントの種類は、電子または正孔を発生させる不純物を示す「ｎ」または「ｐ」で表され、その濃度は、それぞれ高及び低ドーパント濃度を示す「＋」または「−」で表される。高濃度は典型的に５×１０１７ｃｍ−３から１×１０２０ｃｍ−３の範囲であり、低濃度は５×１０１３ｃｍ−３から５×１０１７ｃｍ−３の範囲である。ＳｉＣ、ＳｉまたはＳｉＧｅ  ＣＶＤ工程において使用される典型的なドーパントは、ホウ素（前駆体ガスＢ２Ｈ６またはＢＣｌ３）、リン（前駆体ガスＰＨ３または（ＣＨ３）３Ｐ）、及びアルミニウム（前駆体ガス（ＣＨ３）３Ａｌ）及びヒ素（ＡｓＨ３）を含む。
【０００３】
ＳｉＣ  ＣＶＤ工程用の典型的な気体前駆体は、シラン（ＲｘＳｉＨ（４−Ｘ）またはＲｘＳｉＣｌ（４−ｘ）であり、ＲはＨまたは炭化水素であってよい）及び炭化水素（ＣＨ４、Ｃ３Ｈ８）を含む。シリコンＣＶＤ工程用の典型的な気体前駆体は、シラン（ＨｘＳｉＨ（４−ｘ）またはＨｘＳｉＣｌ（４−ｘ））である。
【０００４】
ＧａＡｓ  ＣＶＤ工程において使用される典型的なドーパントガスは、シラン（ＨｘＳｉＨ（４−ｘ）またはＨｘＳｉＣｌ（４−ｘ））、有機亜鉛化合物、または炭素含有ガス（ＣＨ４、ＣＣｌ４）であり、典型的な気体前駆体は、トリメチルガリウム及びヒ素である。
【０００５】
ＧａＮ  ＣＶＤ工程において使用される典型的なドーパントガスは、シラン（ＨｘＳｉＨ（４−ｘ）またはＨｘＳｉＣｌ（４−ｘ））、有機マグネシウム化合物、または炭素含有ガス（ＣＨ４、ＣＣｌ４）であり、典型的な気体前駆体は、トリメチルガリウム、窒素、及び／またはアンモニアである。
【０００６】
しかし、成長反応の間に、部分的に反応した前駆体及び／またはドーパントガスは、反応チャンバ内の低流量領域内または多孔性材料に捕捉され得る。さらに、ドーパントを含む反応セル壁上に副堆積物が形成され得る。部分的に反応した前駆体及び副堆積物の潜在的放出及び／または蒸発によって、エピタキシャル層の電気特性が再現不可能となることもある。この現象は一般的に「メモリ効果」と言われる。例えば、トリメチルアルミニウム（ＴＭＡｌ）ドーパントを使用してｐ型炭化ケイ素を成長させる場合、グラファイト材料を含むＣＶＤ真空チャンバの反応領域へと拡散され得る。ＳｉＣ含有アルミニウムが反応セルの壁上にも形成される。反応チャンバにおける工程の複数回の反復によって、堆積物が蒸発し、「捕捉された」アルミニウムドーパントが反応領域へと引き戻され、新たに形成されるエピタキシャル層に組み込まれる。ＳｉＣ副堆積物からの残留するｐ型不純物がＳｉＣにドープされてｎ型ドーパントの電気的効果を打ち消す、すなわちチャンバが先のｐ型成長工程を「記憶」しているため、新たなドープ膜がｎ型膜であるような場合にこれは望ましくない。
【０００７】
メモリ効果現象及びＴＭＡｌドーパントが工程に戻る量を予測することは困難であるため、エピタキシャル層中のドーピング濃度を再現することが不可能となる。
【０００８】
汚染されたＣＶＤサセプタ部分の機械的洗浄または取替えが考えられる解決方法であるが、高価であり、ｐ＋／ｐ−構造のような連続多層成長には実用的でない。
【０００９】
ＳｉＣエピタキシーにおけるメモリ効果を最小限にするためのその他の試みも行われている。例えば、ｐ−型エピタキシー成長段階の後、チャンバを低濃度ｎ型ＳｉＣで被覆することができる。非特許文献１を参照する。この工程は、付随するｐ型ＳｉＣで被覆／含浸された反応領域上を被覆する膜を形成し、次のエピタキシー工程においてｐ型不純物の輸送を防ぐ。しかし、この方法はメモリ効果を低減する一方で、反応領域部材の早期の劣化及び過剰な粒子汚染の早期の形成をもたらし得るため、非効率的であり高価である。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】Ｂｅｒｎｄ  Ｔｈｏｍａｓ，  “Ａｄｖａｎｃｅｓ  ｉｎ  ４Ｈ−ＳｉＣ  Ｈｏｍｏｅｐｉｔａｘｙ  ｆｏｒ  Ｐｒｏｄｕｃｔｉｏｎ  ａｎｄ  Ｄｅｖｅｌｏｐｍｅｎｔ  ｏｆ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅｓ，”  Ｍａｔｅｒ．  Ｒｅｓ．  Ｓｏｃ．  Ｓｙｍｐ．  Ｐｒｏｃ．  ２００６年，  Ｖｏｌ．  ９１１
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従って、半導体材料のエピタキシャル成長の間に起こるメモリ効果を低減し、電気特性の再現性に優れた半導体デバイス構造のエピタキシャルＣＶＤ成長を可能にする方法が必要とされている。
【課題を解決するための手段】
【００１２】
本発明の実施形態は、複数のエピタキシャル成長反応同士の間に水素及びハロゲン含有ガスを含む混合ガスを使用してＣＶＤ反応チャンバを洗い流すことによって、エピタキシャル成長の間に起こり得るメモリ効果を低減または排除する方法を提供するという要求を満たす。この方法は、反応チャンバから効果的に残留ドーパント源を除去する。この方法を使用して、再現性に優れたｎ＋ＳｉＣ／ｎ−ＳｉＣ／ｐ＋ＳｉＣエピタキシー構造などのシリコンベースの構造を成長させることに成功した。本方法を使用して、ＳｉＣ、ＧａＮ、ＧａＡｓ、及びＳｉＧｅを含む半導体材料のエピタキシャル成長における再現性を向上させることもできる。
【００１３】
本発明の１態様によると、反応チャンバを提供する段階と、半導体基板を提供する段階と、前駆体ガスを提供する段階と、反応チャンバにおいて、基板上でのドープされた半導体材料のエピタキシャルＣＶＤ成長を実施して第１層を形成する段階と、水素及びハロゲン含有ガスを含む混合ガスで反応チャンバを洗い流す段階と、反応チャンバにおいて、基板上での第２のドープされた半導体材料のエピタキシャルＣＶＤ成長を実施して第２層を形成する段階と、を含む半導体材料のエピタキシャル成長の間のメモリ効果を低減する方法を提供する。
【００１４】
半導体基板は、洗浄工程の間チャンバ内に維持してよく、または洗浄工程より前に取り出してもよい。また、半導体基板（その上に第１層を備える）を洗浄工程より前に取り出し、第２層のエピタキシャル成長のために新たな半導体基板を洗浄工程の後に提供してもよい。
【００１５】
反応チャンバは、約４５０℃から１８００℃の間の温度、より好ましくは約１０００℃から１６００℃の間、またはそれ以上、最も好ましくは約１３００℃から１６００℃の間の温度で洗い流される。
【００１６】
ハロゲン含有ガスは、ＨＣｌ、Ｃｌ２、Ｆ２、ＣＦ４、ＣｌＦ３、及びＨＢｒから選択され得る。
【００１７】
本発明の別の実施形態における方法は、反応チャンバを提供する段階と、半導体基板を提供する段階と、前駆体ガスを提供する段階と、ｎ型ドープＳｉＣ層のエピタキシャルＣＶＤ成長を実施する段階と、ｐ型ドープＳｉＣ層のエピタキシャルＣＶＤ成長を実施する段階と、その上に層を備えた基板を取り出す段階と、水素及びハロゲン含有ガスを含む混合ガスで反応チャンバを洗い流す段階と、その上に層を備えた基板をチャンバ内に戻す段階と、前駆体ガスを提供する段階と、反応チャンバにおいてｎ型ドープＳｉＣ層のエピタキシャルＣＶＤ成長を実施する段階と、反応チャンバにおいてｐ型ドープＳｉＣ層のエピタキシャルＣＶＤ成長を実施する段階と、を含む。
【００１８】
本発明の別の実施形態における方法は、反応チャンバを提供する段階と、半導体基板を提供する段階と、前駆体ガスを提供する段階と、反応チャンバにおいて第１ｐ型ドープＳｉＣ層のエピタキシャルＣＶＤ成長を実施する段階と、水素及びハロゲン含有ガスを含む混合ガスで反応チャンバを洗い流す段階と、第１ｐ型ドープＳｉＣ層よりも低いドーパント濃度を有する第２ｐ型ドープＳｉＣ層のエピタキシャルＣＶＤ成長を実施する段階と、を含む。
【００１９】
上述の方法は、２つ以上のエピタキシャル層を備えるＳｉＣ、ＧａＡｓ、ＧａＮ、またはＳｉＧｅ構造に適用することができる。本方法はまた、基板及びエピタキシャル層が原則的に同一材料（ホモエピタキシー）または異なる材料（ヘテロエピタキシー）を含む構造に適用することができる。
【００２０】
本方法によってＳｉＣ基板構造が形成される実施形態では、ＳｉＣ半導体デバイスをＣＶＤ成長エピタキシャル層を含む基板上に形成することができる。
【００２１】
従って、本発明は、半導体材料のエピタキシャル成長の間のメモリ効果を低減する方法を提供することを特徴とする。本発明のこれらおよびその他の特徴ならびに利点は、以下の発明の詳細な説明、添付の図面及び特許請求の範囲から明らかになるであろう。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態によって形成されたｐ＋ＳｉＣエピタキシャルＣＶＤ層におけるアルミニウム濃度を示すグラフである。
【図２】ｎ−ＳｉＣエピタキシャルＣＶＤ形成層におけるアルミニウム濃度を示すグラフである。
【図３】ｎ−ＳｉＣエピタキシャルＣＶＤ形成層における窒素濃度を示すグラフである。
【発明を実施するための形態】
【００２３】
本発明の方法の実施形態は、従来のエピタキシャル成長に優るいくつかの利点を提供する。複数のエピタキシャル成長工程同士の間に高温ガス洗浄を組み込むことで、ＳｉＣにおける残留ｐ型不純物からの望ましくないドーピングを抑制して再現可能なｐ−ｎ構造の連続的成長を可能にすることができることが予期せず発見された。また、反応領域から副堆積物を著しく除去せずにメモリ効果が排除されることが発見された。
【００２４】
ＣＶＤ  ＳｉＣエピタキシーのための本発明の好ましい実施形態では、化学気相成長反応チャンバ内の温度は約１５５０から１６５０℃の間、圧力は約１００から１５０ｍｂａｒの間に維持される。本発明において使用するための適切なシリコンソースガスは、ジクロロシラン及びトリクロロシランを含む。炭素ソースガスは、プロパンを含み得る。キャリアガスは水素を含み得る。ｎ型ドーパントガスは窒素を含み、ｐ型ドーパントガスはトリメチルアルミニウムを含み得る。
【００２５】
本発明の方法の１実施形態では、ｐ型ドープエピタキシャル層の形成後、反応チャンバを水素及びハロゲン含有ガスの混合ガスで洗い流す。ハロゲン含有ガスは、ＨＣｌ、Ｃｌ２、Ｆ２、ＣＦ４、ＣｌＦ３、またはＨＢｒを含んでよく、好ましくは約０．００１％から５０％の間の濃度、さらに好ましくは約０．０５％から２０％の間の濃度、最も好ましくは約０．１から１０％の間の濃度で使用することができる。しかし、当然のことながら、ハロゲン含有ガスの量は、反応チャンバの寸法及び表面積に応じて変更してよい。好ましい実施形態では、混合ガスは約６０ｓｌｍのＨ２及び１００ｓｃｃｍのＨＣｌを含む。
【００２６】
「洗い流す（洗浄）」とは、主な前駆体種の非存在下、つまり堆積種が含まれないチャンバに混合ガスを通過させることを意味する。洗い流した後、別のｎ型ドープエピタキシャル層またはｐ型ドープエピタキシャル層を成長させることができる。目的とするｎ型またはｐ型層のドーパント濃度は、好ましくは約５×１０１３ｃｍ−３から１×１０１９ｃｍ−３の間である。
【００２７】
本方法の別の実施形態では、第１ｐ型ドープエピタキシャル層を成長させた後、水素／ハロゲン含有混合ガスで洗い流し、次いで第２ｐ型ドープエピタキシャル層を成長させ、ここで第２ｐ型ドープ層のドーパント濃度は第１層のものよりも低い。この実施形態では、第１ｐ型ドープ層のドーパント濃度は約１×１０１６ｃｍ−３から１×１０１９ｃｍ−３の間であり、第２ｐ型ドープ層のドーパント濃度は約５×１０１３から１×１０１７ｃｍ−３の間である。水素／ハロゲン含有洗浄用混合ガスを使用することで、反応チャンバ内での先のエピタキシャル成長工程からの残留不純物が効果的に除去され、メモリ効果が著しく低減する。連続するエピタキシャル工程の各々の間にＣＶＤ反応チャンバが洗い流される限り、連続するｎ型及びｐ型層または連続するｐ＋／ｐ−型層のドーピング濃度を再現することが可能である。本方法は、ＰｉＮダイオード、ＭＥＳＦＥＴＳ、バイポーラ接合トランジスタ、及び類似のものなどの多様な多層ＳｉＣデバイス構造を成長させるために使用することができる。
【００２８】
当然のことながら、ＳｉＣエピタキシー構造が、ドーパントキャリアの型が変化する（ｐ−ｎ）、または第３層（例えばｎ−ｐ−ｎ）が所望されるような成長順序を必要とする場合は、各成長工程に続いて洗い流す工程を実施することができる。洗い流す工程の間に基板がチャンバ内に維持されるような場合には、洗い流す段階は、既に成長した層の一部をエッチングした結果であり得る。従って、所望の厚さのｐ型層を得るためには、洗浄の間にエッチング除去可能な追加の厚さ範囲を含む厚さに成長させて、所望の最終厚さが得られるようにすべきである。連続する層の各々がより低いドーパント濃度を有するような複数のｐ型層を成長させる場合にも同様の技術を採用することができる。
【００２９】
本発明をより理解し易くするために、以下の実施例を参照する。これらは本発明の例示を目的とするものであり、その範囲を限定するものではない。
【実施例】
【００３０】
（実施例１）
マルチウエハ遊星運動誘導加熱ＣＶＤ反応チャンバにおいて以下の工程条件下でＳｉＣエピタキシャル成長工程を実施した。
【００３１】
【表１】
0005478616.tif 000002
【００３２】
ｎ＋（層１）ｎ−（層２）／ｐ＋（層３）を備えた薄膜構造のＳｉＣ  ＣＶＤエピタキシャル成長の直後に反応チャンバから基板を取り出し、１００ｓｃｃｍのＨＣｌガス及び６０ｓｌｍのＨ２の混合ガスでチャンバを洗い流した。ＨＣｌ／Ｈ２混合ガスは、圧力５００ｍｂａｒ、温度１６００℃で４時間ＳｉＣエピタキシー反応器内に導入した。洗い流す工程に続いて、新たな基板をチャンバ内に配置し、低ドープｎ型ＳｉＣのＳｉＣ  ＣＶＤエピタキシー工程を実施した。結果を以下の表１に示す。
【００３３】
【表２】
0005478616.tif 000003
［表１］
【００３４】
この結果から、３つの連続したｎ型ドープ層成長実験（１３４〜１３６）によってｎ型ドープレベルの基準値が設定され、水銀プローブＣ−Ｖ測定に基づいて約２×１０１５ｃｍ−３ｎ型である一貫して低い総ドープ濃度が得られたことが示される。次にｐ＋層成長（実験１３７）を実施し、続いて４時間ＨＣｌ／Ｈ２洗浄を行った。次に、同様の条件下でｎ型ドープ層を成長させ、総ドープ濃度２．１×１０１５ｃｍ−３ｎ型を得た。この結果から、残留アルミニウムが反応チャンバから除去され、ＨＣｌ／Ｈ２洗浄で清浄な環境が得られたことが示唆される。続く実験１３８では、サイクルを２回以上連続して繰り返した。層のｎ型ドーパント濃度の再現性は表１において示唆されている。ｎ型層における総ドープの制御は２倍以内で維持された。
【００３５】
サンプル１３７をＳＩＭＳ（二次イオン質量分析法）で分析すると、図１に示すように１×１０１９ｃｍ−３を超える濃度のアルミニウムが検出された。サンプル１３８も同様にＳＩＭＳで分析すると、図２及び３に示すように、窒素及びアルミニウムの両方が検出限界（それぞれ２×１０１５ｃｍ−３及び５×１０１３ｃｍ−３）以下であった。
【００３６】
ｐ＋ＳｉＣエピ層成長後のＨ２／ＨＣｌ洗浄段階によって、反応チャンバから残留アルミニウム源が効果的に除去され、ドープメモリ効果が著しく低減すると結論付けることができる。
【００３７】
発明の詳細に説明及び好ましい実施形態の参照によって、本発明の範囲から逸脱しない範囲で修正及び変形を行うことが可能であることは明らかである。
【図１】
0005478616.tif 000004
【図２】
0005478616.tif 000005
【図３】
0005478616.tif 000006