(57)【特許請求の範囲】
【請求項１】
互いに交差する走査線及びデータ線と、
前記データ線と交差する電源線と、
前記走査線とデータ線との交差に対応して設けられた画素とを備え、
前記画素は、
駆動電流に応じて発光する発光素子と、
前記電源線と前記発光素子との間に接続された前記駆動電流を制御する駆動トランジスタと、
第１電極及び第２電極を備え、前記第１電極が前記駆動トランジスタのゲートに接続された第１容量と、
第３電極及び第４電極を備え、前記第３電極が前記駆動トランジスタのゲートに接続されるとともに、前記第４電極が前記電源線に接続された第２容量と、
前記駆動トランジスタと前記電源線との間に接続された第１トランジスタと、
前記駆動トランジスタのゲートと、前記駆動トランジスタと前記発光素子との間にあるノードとの間に接続された第２トランジスタと、
前記第１容量の第２電極と前記データ線との間に接続された第３トランジスタと、
前記ノードと前記発光素子との間に接続された第４トランジスタと、を備え、
第１期間において、前記第１、第２及び第３トランジスタがオン状態となり、前記第４トランジスタがオフ状態となり、前記データ線に基準電圧が供給され、
第２期間において、前記第２トランジスタ及び第３トランジスタがオン状態となり、前記第１トランジスタ及び前記第４トランジスタがオフ状態となり、前記データ線に前記発光素子が発光すべき階調に応じたデータ電圧が供給され、
第３期間において、前記第２トランジスタ及び第３トランジスタがオフ状態となり、前記第１トランジスタ及び前記第４トランジスタがオン状態となることで、前記発光素子が発光することを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード（Organic  Light  Emitting  Diode、以下では適宜に
「ＯＬＥＤ」と略称する）素子などの発光素子の挙動を制御する技術に関する。
【背景技術】
【０００２】
近年、液晶素子に代わる次世代の発光デバイスとして、有機ＥＬ（Electronic Lumines
cence）素子や発光ポリマー素子などと呼ばれるＯＬＥＤ素子が注目されている。このＯ
ＬＥＤ素子は、自発光型であるために視野角依存性が少なく、また、バックライトや反射
光が不要であるために低消費電力化や薄型化に向いているなど、表示パネルとして優れた
特性を有している。
【０００３】
ＯＬＥＤ素子は、これに流れる電流が途絶えると発光を維持できなくなる電流駆動型の
発光素子である。このため、ＯＬＥＤ素子をアクティブマトリクス方式で駆動する場合、
書込期間において、画素の階調に応じて駆動トランジスタのゲート電極に印加される電圧
（以下「データ電圧」という）を容量素子によって保持し、この電圧に応じた電流を駆動
トランジスタがＯＬＥＤ素子に流し続ける構成が一般的となっている（例えば非特許文献
１）。このような駆動方法は電圧プログラム方式と呼ばれる。
【非特許文献１】“51.4:Invited Paper: Modelling and Design of Polysilicon Drive Circuitsfor OLED Displays”, Simon W.-B. Tam ,Tatsuya Shimoda, SID 04 Digest, p1406-p1409
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、以上に説明した構成のもとでは、書込期間におけるデータ電圧の供給に伴っ
て駆動トランジスタに電流が流れると、電源線に付随する抵抗に起因して当該電源線の電
圧が降下する。そして、容量素子の一方の電極と駆動トランジスタのソース電極とが電源
線に接続された構成においては、書込期間における電源線の電圧の変動に伴って容量素子
の両端の電圧が変動し、この結果として駆動期間では正確な輝度でＯＬＥＤ素子を発光さ
せることができなくなるという問題がある。本発明は、このような事情に鑑みてなされた
ものであり、発光素子を高い精度で所期の輝度に発光させるという課題の解決を目的とし
ている。
【課題を解決するための手段】
【０００５】
この課題を解決するために、本発明の第１の特徴に係る電子回路は、第１端子と第２端
子とゲート端子とを備え、電源線と前記被駆動素子との電気的接続を制御し、前記第１端
子と前記第２端子との間に流れる駆動電流の電流レベルが前記ゲート端子の電圧に応じて
変化する駆動トランジスタ（例えば図２の駆動トランジスタＱdr）と、前記ゲート端子に
接続された第１電極（例えば図２の第１電極Ｌ0a）と前記電源線に接続された第２電極（
例えば図２の第２電極Ｌ0b）とを備えた容量素子（図２の容量素子Ｃ0）と、前記駆動ト
ランジスタの前記第１端子と前記電源線との電気的接続を制御する第１スイッチング素子
（例えば図２の第１トランジスタＱa1）と、前記駆動トランジスタの前記第１端子または
前記第２端子と前記駆動トランジスタの前記ゲート端子との電気的接続を制御する第２ス
イッチング素子（例えば図２の第２トランジスタＱa2）と、データ電圧が供給されるデー
タ線と前記駆動トランジスタの前記第２端子との電気的接続を制御する第３スイッチング
素子（例えば図２の第３トランジスタＱa3）とを具備する。この構成の具体例は第１実施
形態（特に図２参照）として後述される。
【０００６】
この構成によれば、第２スイッチング素子と第３スイッチング素子とを書込期間におい
てオン状態（導通状態）とすることによって容量素子にデータ電圧が書き込まれる。この
書込期間において駆動トランジスタから発光素子に駆動電流が流れると電源線の電源電圧
が降下する。本発明の電子回路によれば、駆動トランジスタと電源線との電気的接続が第
１スイッチング素子によって切り替えられるから、書込期間において第１スイッチング素
子をオフ状態（非導通状態）とすることによって駆動電流の経路を遮断することができる
。したがって、本発明によれば、電源電圧の降下を防止して容量素子に高い精度で所期の
電圧を書き込むことができる。
【０００７】
なお、この電子回路においては、所定の電圧が印加される配線と前記駆動トランジスタ
の前記ゲート端子との電気的接続を制御する第４スイッチング素子（例えば図２の第４ト
ランジスタＱa4）をさらに配置してもよい。この構成において、前記データ電圧が前記デ
ータ線から前記第３スイッチング素子を介して前記駆動トランジスタの前記第２端子に印
加されるのに先立って、前記第４スイッチング素子をオン状態とすれば、データ電圧の書
込みに先立って駆動トランジスタのゲート端子の電圧を所定の電圧に設定することができ
るから、データ電圧を迅速かつ効率的に書き込むことが可能となる。
【０００８】
また、本発明の第２の特徴に係る電子回路は、第１端子と第２端子とゲート端子とを備
え、電源線と前記被駆動素子との電気的接続を制御し、前記第１端子と前記第２端子との
間に流れる駆動電流の電流レベルが前記ゲート端子の電圧に応じて変化する駆動トランジ
スタ（例えば図７の駆動トランジスタＱdr）と、第１電極（Ｌ1a）と第２電極（Ｌ1b）と
を備え、前記第１電極が前記ゲート端子に接続された第１容量素子（例えば図７の第１容
量素子Ｃ1）と、第３電極（Ｌ2a）と第４電極（Ｌ2b）とを備え、前記第４電極が前記電
源線に接続された第２容量素子（例えば図７の第２容量素子Ｃ2）と、前記駆動トランジ
スタの前記第１端子と前記電源線との電気的接続を制御する第１スイッチング素子（例え
ば図７の第１トランジスタＱb1）と、前記駆動トランジスタの前記第１端子または前記第
２端子と前記駆動トランジスタのゲート端子との電気的接続を制御する第２スイッチング
素子（例えば図７の第２トランジスタＱb2）と、データ電圧が供給されるデータ線と前記
第１容量素子の前記第２電極との電気的接続を制御する第３スイッチング素子（例えば図
７の第３スイッチング素子Ｑb3とを具備する。この態様の具体例は第２実施形態として後
述される。この構成においても、データ線と第２容量素子の第２電極とが第３スイッチン
グ素子によって導通する書込期間において、電源線から駆動トランジスタを経由して発光
素子に至る駆動電流の経路を第１スイッチング素子によって遮断することができる。した
がって、電源電圧の降下を防止して容量素子に高い精度で所期の電圧を書き込むことがで
きる。なお、この構成において、前記ゲート端子の電圧は、前記第２容量素子を介した容
量カップリングにより前記第４電極の電圧の変化の影響を受ける。また、例えば図７に例
示されるように、第１電極と第３電極とはゲート端子に接続される。
【０００９】
前記第１スイッチング素子は、前記第３スイッチング素子を介して前記データ電圧を前
記第１容量素子の前記第２電極に供給する書込期間においてオフ状態となり、前記被駆動
素子に前記駆動電流を供給する駆動期間においてオン状態となる。この態様によれば、書
込期間において第１スイッチング素子がオフ状態となるから、書込期間における電源電圧
の降下を確実に防止することができる。
【００１０】
第１および第２の特徴に係る電子回路の望ましい態様においては、前記駆動トランジス
タの前記第２端子と前記被駆動素子との電気的接続を制御する第５スイッチング素子（例
えば図２や図７における発光制御トランジスタＱel）が配置され、前記第５スイッチング
素子は、前記データ電圧を前記第１容量素子の前記第２電極に供給する書込期間において
オフ状態となり、前記被駆動素子に前記駆動電流を供給する駆動期間においてオン状態と
なる。この態様によれば、第１スイッチング素子に加えて発光制御スイッチング素子によ
って駆動電流の経路の遮断および形成を確実に制御することができる。
【００１１】
本発明に係る駆動方法の第１の特徴は、第１端子と第２端子とゲート端子とを備え、前
記第１端子と前記第２端子との間に流れる駆動電流の電流レベルが前記ゲート端子の電圧
に応じて変化する駆動トランジスタと、前記駆動トランジスタの前記ゲート端子に接続さ
れた第１電極と電源線に接続された第２電極とを有する容量素子とを備え、被駆動素子を
駆動する電子回路の駆動方法であって、書込期間において、前記駆動トランジスタの前記
第１端子または前記第２端子と前記駆動トランジスタの前記ゲート端子とを電気的に接続
するとともに前記駆動トランジスタの前記第２端子にデータ電圧を供給することによって
前記駆動トランジスタの導通状態を設定し、
前記書込期間の後の駆動期間において、前記書込期間にて設定された前記駆動トランジ
スタの前記導通状態に応じた電流レベルの前記駆動電流を前記被駆動素子に供給し、前記
書込期間においては、前記被駆動素子を前記電源線から電気的に切断することにある。換
言すると、前記書込期間の後の駆動期間において、前記書込期間にて設定された前記駆動
トランジスタの前記導通状態に応じた電流レベルの前記駆動電流が前記電源線から前記被
駆動素子に供給され、少なくとも前記書込期間の終了の時点において、前記被駆動素子は
前記電源線から電気的に切断される。これらの態様の具体例は第１実施形態として後述さ
れる。この発明によれば、書込期間においては駆動電流の供給が停止されるから電源線の
電位は変動しない。したがって、データ電圧を正確に書き込むことが可能となる。
【００１２】
また、本発明に係る駆動方法の第２の特徴は、第１端子と第２端子とゲート端子とを備
え、電源線と被駆動素子との電気的接続を制御し、前記第１端子と前記第２端子との間に
流れる駆動電流の電流レベルが前記ゲート端子の電圧に応じて変化する駆動トランジスタ
と、第１電極と第２電極とを備え前記第１電極が前記ゲート端子に接続された第１容量素
子と、第３電極と第４電極とを備え前記第４電極が電源線に接続された第２容量素子とを
具備する電子回路の駆動方法であって、書込期間において、前記駆動トランジスタの前記
第１端子または前記第２端子と前記駆動トランジスタの前記ゲート端子とを電気的に接続
するとともに前記第１容量素子の前記第２電極にデータ電圧を供給し、前記書込期間の後
の駆動期間において、前記書込期間にて設定された前記駆動トランジスタの前記導通状態
に応じた電流レベルの駆動電流を前記電源線から前記被駆動素子に供給し、前記書込期間
の少なくとも一部においては、前記被駆動素子を前記電源線から電気的に切断することに
ある。この態様の具体例は第２実施形態（図７）および第３実施形態（図１３）として後
述される。この発明によっても、第１の特徴に係る駆動方法と同様に、データ電圧を正確
に電子回路に書き込むことが可能となる。
【００１３】
本発明の駆動方法において、書込期間においては、駆動トランジスタと電源線との間に
介在するスイッチング素子をオフ状態とすることによって経路を遮断してもよいし、駆動
トランジスタと発光素子との間に介在するスイッチング素子をオフ状態とすることによっ
て経路を遮断してもよい。これらの態様によれば、スイッチング素子の制御によって駆動
電流の経路の遮断および形成を簡易かつ確実に切り替えることができる。
【００１４】
本発明に係る駆動方法の望ましい態様においては、書込期間と駆動期間との間の休止期
間が設定される（例えば図１２や図１４参照）。この休止期間においては、第１容量素子
の第２電極とデータ線とが非導通とされるとともに、電源線から発光素子に駆動電流を供
給する経路が遮断される。すなわち、休止期間においてはデータ電圧の書き込みおよび発
光素子に対する駆動電流の供給の何れも実行されない。この態様によればデータ電圧の書
き込みと発光素子に対する駆動電流の供給とが重複して実行される事態を確実に防止する
ことができる。したがって、書込期間における電源電圧の変動を確実に防止してデータ電
圧をより確実に電子回路に書き込むことができる。また、前記書込期間と前記駆動期間と
の間の休止期間において、前記第１容量素子の前記第２電極がフローティング状態とされ
てもよい。
【００１５】
本発明に係る電気光学装置の第１の特徴は、複数の走査線と、複数のデータ線と、前記
複数の走査線および前記複数のデータ線の交差部に対応して配列された複数の電子回路と
、複数の電源線と、前記複数の走査線を駆動する走査線駆動回路と、前記複数のデータ線
を駆動するデータ線駆動回路とを含み、前記複数の電源線には、前記複数の電子回路のう
ちひとつのグループに属する各電子回路が接続され、前記複数の電子回路の各々は、電気
光学素子と、第１端子と第２端子とゲート端子とを備え、前記電源線と前記被駆動素子と
の電気的接続を制御し、前記第１端子と前記第２端子との間に流れる駆動電流の電流レベ
ルが前記ゲート端子の電圧に応じて変化する駆動トランジスタと、第１電極と第２電極と
を備え、前記第１電極が前記ゲート端子に接続された容量素子と、前記駆動トランジスタ
の前記第１端子と前記電源線との電気的接続を制御する第１スイッチング素子と、前記駆
動トランジスタの前記第１端子または前記第２端子と前記駆動トランジスタの前記ゲート
端子との電気的接続を制御する第２スイッチング素子と、データ電圧が供給されるデータ
線と前記駆動トランジスタの前記第２端子との電気的接続を制御する第３スイッチング素
子とを備えることにある。この発明によっても第１の特徴に係る電子回路と同様の効果が
奏される。なお、この構成の具体例は第１実施形態（図２）として後述される。
【００１６】
本発明に係る電気光学装置の第２の特徴は、複数の走査線と、複数のデータ線と、前記
複数の走査線および前記複数のデータ線の交差部に対応して配列された複数の電子回路と
、複数の電源線と、前記複数の走査線を駆動する走査線駆動回路と、複数のデータ線を駆
動するデータ線駆動回路とを含み、前記複数の電源線には、前記複数の電子回路のうちひ
とつのグループに属する各電子回路が接続され、前記複数の電子回路の各々は、電気光学
素子と、第１端子と第２端子とゲート端子とを備え、前記電源線と前記被駆動素子との電
気的接続を制御し、前記第１端子と前記第２端子との間に流れる前記駆動電流の電流レベ
ルが前記ゲート端子の電圧に応じて変化する駆動トランジスタと、第１電極と第２電極と
を備え、前記第１電極が前記ゲート端子に接続された第１容量素子と、第３電極と第４電
極とを備え、前記第４電極が前記電源線に接続された第２容量素子と、前記第２端子と前
記複数の電源線の１つの電源線との電気的接続を制御する第１スイッチング素子と、前記
駆動トランジスタの前記第１端子または前記第２端子と前記駆動トランジスタの前記ゲー
ト端子との電気的接続を制御する第２スイッチング素子と、データ電圧が供給されるデー
タ線と前記第１容量素子の前記第２電極との電気的接続を制御する第３スイッチング素子
とを備えることにある。この態様の具体例は第２実施形態（図７）として後述される。こ
の発明によっても、第２の特徴に係る電子回路と同様の理由により、各電源線の電源電圧
の変動を抑制してデータ電圧を正確に各電子回路に書き込むことができる。
【００１７】
なお、以上の各態様に係る電気光学装置においては、前記複数の電源線が前記複数のデ
ータ線に交差する構成が望ましい。この態様によれば、走査線に沿って配列する複数の電
子回路（すなわち同時にデータ電圧の書き込みを実行する電子回路）が共通の電源線に接
続されるから、書込期間にある電子回路が接続された電源線における電源電圧の変動を確
実に防止することができる。したがって、各電子回路に対して正確にデータ電圧を書き込
むことができる。
【００１８】
また、第２の特徴に係る電気光学装置を別の観点から捉えると、複数の走査線と、複数
のデータ線と、前記複数の走査線および前記複数のデータ線の交差部に対応して配列され
た複数の電子回路と、前記複数のデータ線と交差する複数の電源線と、前記複数の走査線
を駆動する走査線駆動回路と、前記複数のデータ線を駆動するデータ線駆動回路とを含み
、前記複数の電源線には、前期複数の電子回路のうちひとつのグループに属する各電子回
路が接続され、前記複数の電子回路の各々は、電気光学素子と、第１端子と第２端子とゲ
ート端子とを備え、前記第１端子と前記第２端子との間に流れる駆動電流の電流レベルが
前記ゲート端子の電圧に応じて変化する駆動トランジスタと、第１電極と第２電極とを備
え、前記第１電極が前記駆動トランジスタの前記ゲート端子に接続された第１容量素子と
、第３電極と第４電極とを備え、前記第４電極が前記電源線に接続された第２容量素子と
、前記駆動トランジスタの前記第１端子または前記第２端子と前記駆動トランジスタの前
記ゲート端子との電気的接続を制御する第１スイッチング素子と、前記データ線と前記第
１容量素子の前記第２電極との電気的接続を制御する第２スイッチング素子とを備え、前
記第１のスイッチング素子がオン状態とされた後、前記第２のスイッチング素子がオン状
態である期間の少なくとも一部に前記データ電圧が前記第２スイッチング素子を介して前
記第２電極に供給されることによって前記駆動トランジスタの導通状態が設定され、前記
駆動トランジスタの導通状態に応じて、各電源線から前記発光素子に供給される駆動電流
の電流レベルが設定され、前記第２電極に前記データ電圧が供給されている期間の終了後
から前記電気光学素子に対する前記駆動電流の供給が開始されるまで、前記電気光学素子
は前記電源線から電気的に切り離される構成としてもよい。
【００１９】
本発明に係る電気光学装置は各種の電子機器に使用される。この電子機器の典型例は、
電気光学装置を表示装置として利用した機器である。この種の電子機器としては、パーソ
ナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電気光学装置の用途
は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体
に潜像を形成するための露光装置としても本発明の電気光学装置を適用することができる
。
【発明を実施するための最良の形態】
【００２０】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。同
図に示されるように、電気光学装置１は、画素領域Ａ、走査線駆動回路１００、データ線
駆動回路２００、制御回路３００および電源回路５００を備える。このうち画素領域Ａに
は、Ｘ方向に延在するｍ本の走査線１０と、各走査線１０に対をなしてＸ方向に延在する
ｍ本の電源線３１と、Ｘ方向に直交するＹ方向に延在するｎ本のデータ線１０３とが形成
される。走査線１０とデータ線１０３との各交差に対応する位置には画素回路４００が配
置される。したがって、これらの画素回路４００は、縦ｍ行×横ｎ列のマトリクス状に配
列する。
【００２１】
走査線駆動回路１００は、画素領域Ａに配列する各画素回路４００を水平走査期間ごと
に行単位で選択して動作させるための回路である。一方、データ線駆動回路２００は、各
水平走査期間において、走査線駆動回路１００が選択した１行分（ｎ個）の画素回路４０
０の各々に対応するデータ電圧Ｖdataを生成して各データ線１０３に出力する。このデー
タ電圧Ｖdataは、各画素回路４００について指定された階調（輝度）に対応する電圧であ
る。
【００２２】
制御回路３００は、クロック信号など各種の制御信号を走査線駆動回路１００およびデ
ータ線駆動回路２００に供給することによって各回路を制御するとともに、各画素回路４
００の階調を指定する画像データをデータ線駆動回路２００に供給する。一方、電源回路
５００は、電源の高位側の電圧（以下「電源電圧」という）Ｖddと低位側の電圧（以下「
接地電圧」という）Ｖssとを生成する。電源電圧Ｖddは電源線３１を介して各画素回路４
００に給電される。また、接地電圧Ｖssは、所定の配線（図２に示される接地線３２）を
介して総ての画素回路４００に供給される。この接地電圧Ｖssは電圧の基準となる電位で
ある。
【００２３】
次に、図２を参照して、各画素回路４００の構成を説明する。同図においては、第ｉ行
（ｉは１≦ｉ≦ｍを満たす整数）に属する第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のひ
とつの画素回路４００のみが図示されているが、他の画素回路４００も同様の構成である
。なお、画素回路４００を構成する各トランジスタの導電型は図２の例示に何ら限定され
ない。また、図２（および後掲の図７）に示される各トランジスタの典型例は、低温ポリ
シリコンを半導体層に利用した薄膜トランジスタであるが、各トランジスタの形態や材料
は何ら限定されない。
【００２４】
図２に示されるように、画素回路４００は、電源電圧Ｖddが供給される電源線３１と接
地電圧Ｖssが供給される接地線３２との間に各々が介挿されたＯＬＥＤ素子４２０および
ｐチャネル型のトランジスタ（以下「駆動トランジスタ」という）Ｑdrを含む。ＯＬＥＤ
素子４２０は、その順方向に流れる電流（以下「駆動電流」という）に応じた輝度に発光
する素子であり、有機ＥＬ材料からなる発光層を陽極と陰極との間に介在させた構造とな
っている。この発光層は、例えば、インクジェット方式（液滴吐出方式）のヘッドから有
機ＥＬ材料の液滴を吐出し、これを乾燥させることによって形成される。ＯＬＥＤ素子４
２０の陰極は接地線３２に接続される。一方、駆動トランジスタＱdrは、ＯＬＥＤ素子４
２０に流れる駆動電流を制御するためのトランジスタである。
【００２５】
なお、ＯＬＥＤ素子４２０の材料としては、低分子・高分子またはデンドリマーなどの
有機発光材料が利用される。もっとも、ＯＬＥＤ素子４２０は発光素子の一例に過ぎない
。すなわち、ＯＬＥＤ素子４２０に代えて、無機ＥＬ素子や、フィールド・エミッション
（ＦＥ）素子、表面導電型エミッション（ＳＥ：Surface-conduction  Electron-emitter
）素子、弾道電子放出（ＢＳ：Ballistic electron  Surface  emitting）素子、ＬＥＤ
（Light Emitting  Diode）素子など様々な自発光素子、さらには、電気泳動素子やエレ
クトロ・クロミック素子などを利用してもよい。また、光書込型のプリンタや電子複写機
に利用される書込ヘッドなどの露光装置にも本実施形態と同様に本発明が適用される。さ
らに、例えば、バイオチップなどのセンシング装置にも本発明は適用される。
【００２６】
さて、図１において便宜的に１本の配線として図示された走査線１０は、実際には図２
に示されるように第１制御線１１と第２制御線１２とを含む。各行の第１制御線１１には
、データ電圧Ｖdataを画素回路４００に取り込む期間を規定するための第１制御信号Ｓa1
[1]ないしＳa1[m]が走査線駆動回路１００から供給される。一方、各行の第２制御線１２
には、画素回路４００に保持される電圧を初期化する期間を規定するための第２制御信号
Ｓa2[1]ないしＳa2[m]が走査線駆動回路１００から供給される。なお、各信号の具体的な
波形やこれに応じた画素回路４００の動作については後述する。
【００２７】
図２に示される第１トランジスタＱa1は、そのドレイン電極が駆動トランジスタＱdrの
ソース電極に接続されるとともにソース電極が電源線３１に接続されたｐチャネル型のト
ランジスタであり、駆動トランジスタＱdrのソース電極と電源線３１との導通および非導
通を切り替えるスイッチング素子として機能する。一方、図２に示される発光制御トラン
ジスタＱelは、そのドレイン電極がＯＬＥＤ素子４２０の陽極に接続されるとともにソー
ス電極が駆動トランジスタＱdrのドレイン電極に接続されたｐチャネル型のトランジスタ
であり、駆動トランジスタＱdrからＯＬＥＤ素子４２０に対する駆動電流の供給の可否を
制御するためのスイッチング素子として機能する。第１トランジスタＱa1および発光制御
トランジスタＱelの各々のゲート電極は第１制御線１１に接続される。したがって、第１
トランジスタＱa1および発光制御トランジスタＱelの各々は、第１制御信号Ｓa1[i]がハ
イレベルであればオフ状態となって第１制御信号Ｓa1[i]がローレベルであればオン状態
となる。
【００２８】
図２に示される第２トランジスタＱa2は、そのドレイン電極が駆動トランジスタＱdrの
ソース電極に接続されるとともにソース電極が駆動トランジスタＱdrのゲート電極に接続
されたｎチャネル型のトランジスタである。また、図２に示される第３トランジスタＱa3
は、そのドレイン電極が駆動トランジスタＱdrのドレイン電極に接続されるとともにソー
ス電極がデータ線１０３に接続されたｎチャネル型のトランジスタであり、駆動トランジ
スタＱdrのドレイン電極とデータ線１０３との導通および非導通を切り替えるためのスイ
ッチング素子として機能する。第２トランジスタＱa2および第３トランジスタＱa3の各々
のゲート電極は第１制御線１１に接続される。したがって、第２トランジスタＱa2および
第３トランジスタＱa3の各々は、第１制御信号Ｓa1[i]がハイレベルであればオン状態と
なって第１制御信号Ｓa1[i］がローレベルであればオフ状態となる。第２トランジスタＱ
a2がオン状態に遷移すると駆動トランジスタＱdrはゲート電極とソース電極とが導通して
ダイオードとして機能する。
【００２９】
次に、図２に示される容量素子Ｃ0は、第１電極Ｌ0aと第２電極Ｌ0bとの間に電荷を保
持する容量である。第１電極Ｌ0aは駆動トランジスタＱdrのゲート電極に接続され、第２
電極Ｌ0bは電源線３１に接続される。容量素子Ｃ0の第１電極Ｌ0aと駆動トランジスタＱd
rのゲート電極との接続点ＮGには第４トランジスタＱa4のドレイン電極が接続される。こ
の第４トランジスタＱa4は、ソース電極が接地線３２に接続されたｎチャネル型のトラン
ジスタであり、接続点ＮGと接地線３２との電気的接続を制御する（典型的には両者の導
通および非導通を切り替える）スイッチング素子として機能する。第４トランジスタＱa4
のゲート電極は第２制御線１２に接続される。したがって、第２制御信号Ｓa2[i]がハイ
レベルであれば第４トランジスタＱa4はオン状態となって第２制御信号Ｓa2[i]がローレ
ベルであれば第４トランジスタＱa4はオフ状態となる。
【００３０】
次に、図３を参照して、第１制御信号Ｓa1[1]ないしＳa1[m]および第２制御信号Ｓa2[1
]ないしＳa2[m]の具体的な波形を説明する。同図に示されるように、第１制御信号Ｓa1[1
]ないしＳa1[m]は、水平走査期間（１Ｈ）ごとに順番にハイレベルとなる信号である。す
なわち、第１制御信号Ｓa1[i]は、垂直走査期間（１Ｖ）のうち第ｉ番目の水平走査期間
においてハイレベルを維持するとともにそれ以外の期間においてローレベルを維持する。
第１制御信号Ｓa1[i]のハイレベルへの遷移は第ｉ行目の各画素回路４００の選択を意味
する。図３に示されるように、第１制御信号Ｓa1[i]がハイレベルとなる水平走査期間に
おいては、第ｉ行目の各画素回路４００の階調に対応したデータ電圧Ｖdataがデータ線１
０３に供給される。このデータ電圧Ｖdataは、ハイレベルの第１制御信号Ｓa1[i]によっ
てオン状態となった第３トランジスタＱa3を介して画素回路４００に取り込まれる。以下
では第１制御信号Ｓa1[1]ないしＳa1[m]の各々がハイレベルとなる期間（すなわち水平走
査期間）を「書込期間ＴWRT」と表記する。一方、書込期間ＴWRT以外の期間（すなわち第
１制御信号Ｓa1[1]ないしＳa1[m]の各々がローレベルとなる期間）は、ＯＬＥＤ素子４２
０が実際に発光する期間（以下「駆動期間ＴEL」という）である。
【００３１】
第１制御信号Ｓa1[i]がハイレベルとなる書込期間ＴWRTは第１期間Ｔ1と第２期間Ｔ2と
に区分される。第１期間Ｔ1は、書込期間ＴWRTの始点から所定の時間長が経過するまでの
期間であり、第２期間Ｔ2は当該書込期間ＴWRTの残余の期間である。第２制御信号Ｓa2[i
]は、第１期間Ｔ1においてハイレベルを維持するとともにそれ以外の期間（すなわち第２
期間Ｔ2および駆動期間ＴEL）においてローレベルを維持する信号である。この第２制御
信号Ｓa2[i]がハイレベルになると、オン状態となった第４トランジスタＱa4を介して図
２の接続点ＮGが接地線３２に導通する。
【００３２】
次に、図４ないし図６を参照しながら画素回路４００の具体的な動作を説明する。以下
では、第１行に属する第ｊ列目の画素回路４００の動作を、第１期間Ｔ1と第２期間Ｔ2と
駆動期間ＴELとの各々に区分して説明する。
【００３３】
(a) 第１期間Ｔ1（書込期間ＴWRT）  
第１期間Ｔ1においては、図３に示されるように、第１制御信号Ｓa1[i]および第２制御
信号Ｓa2[i]の双方がハイレベルを維持する。したがって、第２トランジスタＱa2、第３
トランジスタＱa3および第４トランジスタＱa4がオン状態となり、第１トランジスタＱa1
および発光制御トランジスタＱelはオフ状態となる。図４は、このときの画素回路４００
の電気的な構成を等価的に示す回路図である。同図に示されるように、接続点ＮG（すな
わち駆動トランジスタＱdrのゲート電極）はオン状態となった第４トランジスタＱa4を介
して接地線３２に導通するから、図３に示されるように、接続点ＮGの電圧ＶGは第１期間
Ｔ1において接地電圧Ｖssまで低下する。換言すると、図３に示される第１期間Ｔ1は、接
続点ＮGの電圧ＶGが接地電圧Ｖssに到達するために充分な時間長に選定される。なお、第
１期間Ｔ1では、データ線１０３と接地線３２との間に、第４トランジスタＱa4、第２ト
ランジスタＱa2および駆動トランジスタＱdrを介して電流が流れる。この電流は一種のプ
リチャージ用の電流としての役割を果たす。
【００３４】
(b) 第２期間Ｔ2（書込期間ＴWRT）  
第２期間Ｔ2においては、図３に示されるように、第１制御信号Ｓa1[i]はハイレベルを
維持する一方、第２制御信号Ｓa2[i]はローレベルを維持する。したがって、第２トラン
ジスタＱa2および第３トランジスタＱa3がオン状態となる一方、第１トランジスタＱa1・
第４トランジスタＱa4および発光制御トランジスタＱelはオフ状態となる。図５(a)は、
このときの画素回路４００の電気的な構成を等価的に示す回路図である。同図に示される
ように、第４トランジスタＱa4がオフ状態に遷移することによって接続点ＮGは接地線３
２から電気的に切り離される。さらに、第２トランジスタＱa2がオン状態となることによ
って駆動トランジスタＱdrがダイオード接続されたうえで、そのドレイン電極が第３トラ
ンジスタＱa3を介してデータ線１０３に接続される。したがって、このときの画素回路４
００は、図５(b)に示されるように、相互に直列に接続された容量素子Ｃ0とダイオード（
駆動トランジスタＱdr）とが電源線３１とデータ線１０３との間に介挿された回路と等価
となる。したがって、容量素子Ｃ0と駆動トランジスタＱdrとの間の接続点ＮGの電圧ＶG
は、図３に示されるように、データ線１０３の電圧Ｖdataから駆動トランジスタＱdrの閾
値電圧Ｖthを減算したレベル（ＶG＝Ｖdata−Ｖth）に到達するまで徐々に増加していく
。第２期間Ｔ2は、第２トランジスタＱa2および第３トランジスタＱa3がオン状態となっ
た時点から接続点ＮGの電圧ＶGが電圧「Ｖdata−Ｖth」に到達するために充分な時間長に
選定される。
【００３５】
以上に説明したように書込期間ＴWRT（第１期間Ｔ1および第２期間Ｔ2）においては、
第１制御信号Ｓa1[i]がハイレベルを維持することによって第１トランジスタＱa1および
発光制御トランジスタＱelの双方がオフ状態となる。したがって、電源線３１と駆動トラ
ンジスタＱdrとが電気的に絶縁されるとともに、電源線３１からＯＬＥＤ素子４２０を経
由して接地線３２に至る電流の経路が遮断される。このような状態にある画素回路４００
には電源線３１から電流が流れ込まないから、この電源線３１における電圧降下は発生し
ない。したがって、書込期間ＴWRTにおいては、電源線３１と接続点ＮGとの間に介挿され
た容量素子Ｃ0に所期の電荷量を高い精度で保持させることが可能となる。
【００３６】
(c) 駆動期間ＴEL 
駆動期間ＴELにおいては、第１制御信号Ｓa1[i]および第２制御信号Ｓa2[i]の双方がロ
ーレベルとなる。したがって、第２トランジスタＱa2・第３トランジスタＱa3および第４
トランジスタＱa4がオフ状態となる一方、第１トランジスタＱa1および発光制御トランジ
スタＱelがオン状態となる。図６は、このときの画素回路４００の等価的な構成を示す回
路図である。同図に示されるように、第１トランジスタＱa1および発光制御トランジスタ
Ｑelがオン状態に遷移することによって電源線３１から駆動トランジスタＱdrおよびＯＬ
ＥＤ素子４２０を経由して接地線３２に至る経路が形成される。このときに駆動トランジ
スタＱdrのゲート電極の電圧ＶGは、図３に示されるように、書込期間ＴWRTにて容量素子
Ｃ0に保持された電圧（すなわちデータ電圧Ｖdataに応じた電圧）に維持されているから
、電源線３１からＯＬＥＤ素子４２０に流れ込む駆動電流Ｉelはデータ電圧Ｖdataに応じ
た電流量となる。したがって、ＯＬＥＤ素子４２０はデータ電圧Ｖdataに応じた輝度に発
光する。
【００３７】
ここで、駆動トランジスタＱdrのソース電極からドレイン電極に流れる駆動電流Ｉelは
以下の式(1)によって表現される。
Ｉel＝（1/2）β（Ｖgs−Ｖth）2      ……(1)
なお、式(1)における「Ｖgs」は駆動トランジスタＱdrのゲート-ソース間の電圧であり
、「β」は駆動トランジスタＱdrの利得係数である。駆動期間ＴELにおいては、その直前
の書込期間ＴWRTにて容量素子Ｃ0に保持された電圧ＶG（＝Ｖdata−Ｖth）がゲート電極
に印加されるとともに、オン状態となった第１トランジスタＱa1を介して駆動トランジス
タＱdrのソース電極に電源電圧Ｖddが供給されるから、電圧Ｖgsは「Ｖdd−（Ｖdata−Ｖ
th）」となる。これを式(1)に代入して変形すると駆動電流Ｉelは以下の式(2)で表現され
る。
Ｉel＝(1/2）β（Ｖdd−Ｖdata）2      ……(2)
すなわち、駆動電流Ｉelは駆動トランジスタＱdrの閾値電圧Ｖthに依存しない。したが
って、本実施形態によれば、各画素回路４００における駆動トランジスタＱdrの閾値電圧
Ｖthのバラツキを補償して、ＯＬＥＤ素子４２０を高い精度で所期の輝度に発光させるこ
とができる。
【００３８】
ところで、実際の画素回路４００においては駆動電流Ｉelが流れると電源電圧Ｖddが低
下する。このときの電圧の降下分を「ΔＶ」とすれば、降下後の電源電圧は「Ｖdd−ΔＶ
」となる。駆動期間ＴELにおいて接続点ＮGはフローティング状態にあるから、電源電圧
ＶddがΔＶだけ降下すると接続点ＮGの電圧もΔＶだけ降下する。したがって、式(2)にお
ける「Ｖdd」が「Ｖdd−ΔＶ」となる一方で同式の「Ｖdata」が「Ｖdata−ΔＶ」となる
から、駆動電流Ｉelに対する電源電圧Ｖddの降下の影響は結果的にキャンセルされる。す
なわち、駆動期間ＴELにおいて電源電圧Ｖddが降下してもＯＬＥＤ素子４２０の輝度に影
響はない。
【００３９】
また、本実施形態においては、走査線駆動回路１００によって一度に選択される各画素
の配列の方向（すなわちデータ電圧の取り込みを同時に実行する画素の配列の方向）に沿
って各電源線３１が形成されているから、書込期間ＴWRTにおける電源電圧Ｖddの降下を
確実に防止することができるという利点がある。この点について詳述すると以下の通りで
ある。
【００４０】
いま、本実施形態との対比例として、データ線１０３に沿う方向に電源線３１が延在す
る構成を想定する。この構成においては、第１制御信号Ｓa1[i]がハイレベルに遷移する
ことによって走査線駆動回路１００が第ｉ行を選択すると、この行に属する各列の画素回
路４００にデータ電圧Ｖdataが取り込まれる。この書込期間ＴWRTにおいて第ｉ行目の画
素回路４００の第１トランジスタＱa1や発光制御トランジスタＱelをオフ状態として駆動
電流Ｉelの経路を遮断したとしても、それ以外の各行に属する画素回路４００（すなわち
駆動期間ＴELにある画素回路４００）のＯＬＥＤ素子４２０には駆動電流Ｉelが供給され
るから各列の電源線３１の電源電圧Ｖddは降下する。すなわち、第ｉ行目に属する各画素
回路４００のデータ電圧が書込期間ＴWRTにて取り込まれている最中に容量素子Ｃ0の第２
電極Ｌ0bに供給される電源電圧Ｖddが変動するから、この容量素子Ｃ0にデータ電圧Ｖdat
aに応じた所期の電荷量を保持させることは困難となる。
【００４１】
一方、本実施形態のように行方向に沿って電源線３１が形成された構成においては、１
本の電源線３１に共通に接続された第ｉ行の各画素回路４００が走査線駆動回路１００に
よって選択されると、これらｎ個の画素回路４００において一斉にデータ電圧Ｖdataの取
り込みが実行される。したがって、ＯＬＥＤ素子４２０への駆動電流Ｉelの供給によって
電源線３１の電源電圧Ｖddが降下することを防止してデータ電圧Ｖdataを正確に各画素回
路４００に取り込むことができる。
【００４２】
ところで、電源回路５００から各画素回路４００に電源電圧Ｖddを供給するための配線
は、画素領域Ａの周囲に配置される主電源線と画素回路４００の内部にて行方向に延在す
る補助電源線とを含む。補助電源線は、各ＯＬＥＤ素子４２０が発光する面積（開口率）
を充分に確保するという観点から、主電源線と比較して狭い線幅に形成される。したがっ
て、電源電圧Ｖddの電圧降下の大半は補助電源線において発生する。第ｉ行の各画素回路
４００が選択される期間においては、その他の行に属する各画素回路４００は駆動期間Ｔ
ELにあるから各々のＯＬＥＤ素子４２０に駆動電流Ｉelが流れ込む。しかしながら、電源
線３１の抵抗の大半は補助電源線に存在するため、本実施形態のように補助電源線を行方
向に形成すれば、電源電圧Ｖddの電圧降下を改善するという所期の効果は確かに奏される
。
【００４３】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、本実施形態のうち第１実施形態
と同様の要素については共通の符号を付してその説明を適宜に省略する。
【００４４】
図７は、本実施形態に係る画素回路の構成を示す回路図である。同図に示されるように
、本実施形態の画素回路４０１は、第１実施形態と同様に、電源線３１と接地線３２との
間に各々が介挿されたＯＬＥＤ素子４２０およびｐチャネル型の駆動トランジスタＱdrを
含む。駆動トランジスタＱdrとＯＬＥＤ素子４２０との間にはｎチャネル型の発光制御ト
ランジスタＱelが介挿される。この発光制御トランジスタＱelのゲート電極は第１制御信
号Ｓb1[i]が供給される第１制御線１１に接続される。一方、駆動トランジスタＱdrのソ
ース電極は第１トランジスタＱb1のソース電極に接続される。この第１トランジスタＱb1
は、ドレイン電極が電源線３１に接続されたｎチャネル型のトランジスタであり、駆動ト
ランジスタＱdrのソース電極と電源線３１との導通および非導通を切り替えるスイッチン
グ素子として機能する。第１トランジスタＱb1のゲート電極は第２制御信号Ｓb2[i]が供
給される第２制御線１２に接続される。
【００４５】
一方、図７に示される第２トランジスタＱb2は、そのソース電極が駆動トランジスタＱ
drのドレイン電極に接続されるとともにドレイン電極が駆動トランジスタＱdrのゲート電
極に接続されたｐチャネル型のトランジスタである。この第２トランジスタＱb2のゲート
電極は第１制御線１１に接続される。また、駆動トランジスタＱdrのゲート電極には、第
１容量素子Ｃ1の第１電極Ｌ1aと第２容量素子Ｃ2の第１電極Ｌ2aとが接続される。第２容
量素子Ｃ2の第２電極Ｌ2bは電源線３１に接続される。第１容量素子Ｃ1の第２電極Ｌ1bは
第３トランジスタＱb3のドレイン電極に接続される。この第３トランジスタＱb3は、デー
タ線１０３と第１容量素子Ｃ1の第２電極Ｌ1bとの電気的接続を制御する（典型的には両
者の導通および非導通を切り替える）ためのスイッチング素子であり、そのソース電極が
データ線１０３に接続されるとともにゲート電極が第１制御線１１に接続される。なお、
本実施形態においては各トランジスタの電極に供給される電位が動作の状態に応じて適宜
に変化する。一般的にｐチャネル型のトランジスタでは高電位側の電極がソース電極と定
義されるため、厳密に言えば本実施形態の各トランジスタにおいてはソース電極とドレイ
ン電極とが動作の状態に応じて随時に入れ替わることになる。しかしながら、本明細書に
おいては発明の理解の便宜のために、形式的に各トランジスタの一方の電極をソース電極
と表記するとともに他方の電極をドレイン電極と表記している。
【００４６】
次に、図８は、本実施形態における第１制御信号Ｓb1[1]ないしＳb1[m]および第２制御
信号Ｓb2[1]ないしＳb2[m]の波形を示すタイミングチャートである。同図に示されるよう
に、各垂直走査期間（１Ｖ）における第ｉ番目の水平走査期間（１Ｈ）は、第ｉ行目の各
画素回路４０１における駆動トランジスタＱdrの閾値電圧Ｖthの補償とデータ電圧Ｖdata
の取込みとが実行される書込期間ＴWRTとして利用され、それ以外の期間は各画素回路４
０１のＯＬＥＤ素子４２０が発光する駆動期間ＴELとして利用される。第１制御信号Ｓb1
[1]ないしＳb1[m]は、各行が選択される書込期間ＴWRTごとに順番にローレベルとなる信
号である。すなわち、第１制御信号Ｓb1[i]は、第ｉ行が選択される書込期間ＴWRTにおい
てローレベルとなり、それ以外の期間（第ｉ行に対応する駆動期間ＴEL）においてハイレ
ベルとなる。書込期間ＴWRTは、駆動トランジスタＱdrの閾値電圧Ｖthを補償するための
第１期間Ｔ1と、画素回路４０１にデータ電圧Ｖdataを取込むための第２期間Ｔ2とに区分
される。図８に示されるように、第２制御信号Ｓb2[i]は、第１制御信号Ｓb1[i]がローレ
ベルとなる書込期間ＴWRTのうち第２期間Ｔ2においてローレベルとなり、それ以外の期間
（駆動期間ＴELおよび第１期間Ｔ1）においてハイレベルとなる。
【００４７】
次に、本実施形態における画素回路４０１の動作を書込期間ＴWRTの第１期間Ｔ1および
第２期間Ｔ2と駆動期間ＴELとに区分して説明する。なお、以下では第ｉ行に属する第ｊ
列目の画素回路４０１に特に着目して動作を説明するが、他の画素回路４０１の動作も同
様である。
【００４８】
(a) 第１期間Ｔ1（書込期間ＴWRT）
第１期間Ｔ1においては、第１制御信号Ｓb1[i]がローレベルに遷移するとともに第２制
御信号Ｓb2[i]がハイレベルを維持するから、図９に示されるように、第１トランジスタ
Ｑb1と第２トランジスタＱb2と第３トランジスタＱb3とがオン状態に遷移するとともに、
発光制御トランジスタＱelがオフ状態となる。したがって、第１期間Ｔ1においては、駆
動トランジスタＱdrのゲート電極と第１容量素子Ｃ1との接続点ＮGの電圧ＶGは、電源電
圧Ｖddと駆動トランジスタＱdrの閾値電圧Ｖthとの差分値（ＶG＝Ｖdd−Ｖth）に収束す
る。一方、第１期間Ｔ1においてデータ線１０３には所定の電圧（以下「基準電圧」とい
う）Ｖrefが印加される。この基準電圧Ｖrefは、オン状態にある第３トランジスタＱb3を
介して第１容量素子Ｃ1の第２電極Ｌ1bに印加される。基準電圧Ｖrefは、例えば接地電圧
Ｖssである。
【００４９】
(b) 第２期間Ｔ2（書込期間ＴWRT）
第２期間Ｔ2においては、第１制御信号Ｓb1[i]および第２制御信号Ｓb2[i]の双方がロ
ーレベルを維持するから、図１０に示されるように、第１トランジスタＱb1および発光制
御トランジスタＱelはともにオフ状態となる。したがって、電源線３１と駆動トランジス
タＱdrとが電気的に絶縁されるとともに、電源線３１からＯＬＥＤ素子４２０を経由して
接地線３２に至る電流の経路が遮断される。このような状態にある画素回路４０１には電
源線３１から電流が流れ込まないから、この電源線３１における電圧降下は発生しない。
したがって、電源線３１と接続点ＮGとの間に介挿された第２容量素子Ｃ2の第２電極Ｌ2b
に対して所期の電圧を高い精度で印加することが可能となる。すなわち、本実施形態にお
いても第１実施形態と同様の作用および効果が奏される。
【００５０】
また、第２制御信号Ｓb2[i]がローレベルとなる第２期間Ｔ2においては、第ｉ行目の画
素回路４０１の階調に応じたデータ電圧Ｖdataがデータ線１０３に印加される。図１０に
示されるように、このとき第３トランジスタＱb3はローレベルの第１制御信号Ｓb1[i]に
よってオン状態となっているから、データ電圧Ｖdataは第３トランジスタＱb3を介して第
１容量素子Ｃ1の第２電極Ｌ1bに印加される。すなわち、第２電極Ｌ1bの電圧は、第１期
間Ｔ1にて設定された基準電圧Ｖrefからデータ電圧Ｖdataに変化する。こうして第２電極
Ｌ1bの電圧がΔＶ（ΔＶ＝Ｖref−Ｖdata）だけ変化すると、第１容量素子Ｃ1と第２容量
素子Ｃ2との容量カップリングによって、駆動トランジスタＱdrのゲート電極の電圧ＶGは
、第２電極Ｌ1bにおける電圧の変化分ΔＶを第１容量素子Ｃ1の静電容量Ｃaと第２容量素
子Ｃ2との静電容量Ｃbとの比率に応じて分割したレベルだけその直前の電圧（Ｖdd−Ｖth
）から変化する。接続点ＮGにおける電圧ＶGの変化分は「ΔＶ・Ｃa／（Ｃa＋Ｃb）」と
表現されるから、第２期間Ｔ2において接続点ＮGの電圧ＶGは以下の式(3)で表現されるレ
ベルに安定する。
ＶG＝Ｖdd−Ｖth−ΔＶ・Ｃa／（Ｃa＋Ｃb）      ……(3)
以上に説明したように本実施形態においては、データ電圧Ｖdataの取り込みに先立って
第２電極Ｌ1bの電圧が所定の基準電圧Ｖrefに設定されるから、第２期間Ｔ2において駆動
トランジスタＱdrのゲート電極の電圧ＶGをデータ電圧Ｖdataに応じたレベルに正確に設
定することができる。
【００５１】
(b) 駆動期間ＴEL 
駆動期間ＴELにおいては、第１制御信号Ｓb1[i]および第２制御信号Ｓb2[i]の双方がハ
イレベルとなる。したがって、図１１に示されるように、第２トランジスタＱb2および第
３トランジスタＱb3はオフ状態となる。一方、第１トランジスタＱb1および発光制御トラ
ンジスタＱelはともにオン状態となるから、電源線３１から駆動トランジスタＱdrおよび
ＯＬＥＤ素子４２０を経由して接地線３２に至る経路が形成される。書込期間ＴWRTにお
ける接続点ＮGの電圧ＶGは第２トランジスタＱb2や第３トランジスタＱb3がオフ状態とな
った駆動期間ＴELにおいても維持されるから、ＯＬＥＤ素子４２０には、駆動トランジス
タＱdrのゲート-ソース間の電圧に応じた駆動電流Ｉelが供給される。
【００５２】
駆動期間ＴELにおいて駆動トランジスタＱdrのソース電極を基準としたときのゲート電
極の電圧は「−（ＶG−Ｖdd）」であるから、駆動電流Ｉelは以下の式(4)によって表現さ
れる。
Ｉel＝(1/2）β（Ｖdd−ＶG−Ｖth）2      ……(4)
この式(4)に式(3)を代入して変形すると以下の式(5)が導出される。
Ｉel＝(1/2）β（ｋ・ΔＶ）2      ……(5)
ただし、ｋは「Ｃa／（Ｃa＋Ｃb）」である。この式(5)に示されるように、ＯＬＥＤ素
子４２０に供給される駆動電流Ｉelは、データ電圧Ｖdataと電源電圧Ｖddとの差分ΔＶ（
＝Ｖdd−Ｖdata）のみによって決定され、駆動トランジスタＱdrの閾値電圧Ｖthには依存
しない。すなわち、本実施形態においても、各画素回路４０１における駆動トランジスタ
Ｑdrの閾値電圧Ｖthのバラツキを補償して、ＯＬＥＤ素子４２０を高い精度で所期の輝度
に発光させることができる。
【００５３】
なお、以上の態様においては書込期間ＴWRTと駆動期間ＴELとが時間軸上において連続
する構成を例示したが、書込期間ＴWRTにおける電源線３１の電圧降下を確実に防止する
ために、書込期間ＴWRTと駆動期間ＴELとの間に休止期間ＴOFFを介挿してもよい。この休
止期間ＴOFFは、画素回路４０１に対するデータ電圧Ｖdataの取り込みもＯＬＥＤ素子４
２０に対する駆動電流Ｉelの供給も実施されない期間である。例えば、この態様における
第２制御信号Ｓb2[i]は、図１２に示されるように、書込期間ＴWRTの第２期間Ｔ2とその
直後の休止期間ＴOFFの双方においてローレベルを維持し、休止期間ＴOFFの終点から次の
第２期間Ｔ2の始点までの期間においてハイレベルを維持する。したがって、休止期間ＴO
FFにおいては、ハイレベルの第１制御信号Ｓb1[i]によって第２トランジスタＱb2および
第３トランジスタＱb3がオフ状態を維持する（すなわち第１容量素子Ｃ1の第２電極Ｌ1b
がフローティング状態となる）から画素回路４０１に対するデータ電圧Ｖdataの取り込み
は停止し、さらに、ローレベルの第２制御信号Ｓb2[i]によって第１トランジスタＱb1が
オフ状態を維持するから（すなわち電源線３１から接地線３２への経路は遮断されるから
）電源線３１における電圧降下は発生しない。図８に示したように書込期間ＴWRTと駆動
期間ＴELとが連続する構成においては、第１制御信号Ｓb1[i]や第２制御信号Ｓb2[i]の遅
延や波形の歪みなどに起因して書込期間ＴWRTと駆動期間ＴELとが相互に重なり合う場合
（すなわち画素回路４０１に対するデータの取り込みとＯＬＥＤ素子４２０に対する駆動
電流Ｉelの供給とが同時に実行される場合）も生じ得るが、図１２に示される態様によれ
ば、画素回路４０１にデータ電圧Ｖdataの取り込んでいる最中にＯＬＥＤ素子４２０に駆
動電流Ｉelが供給されるといった事態を確実に防止することができる。
【００５４】
＜Ｃ：第３実施形態＞
次に、本発明の第３実施形態について説明する。なお、本実施形態のうち第１実施形態
および第２実施形態と同様の要素については共通の符号を付してその説明を適宜に省略す
る。
【００５５】
図１３は、本実施形態における画素回路の構成を示す回路図である。同図に示されるよ
うに、この画素回路４０２は、図７に示した画素回路４０１の第１トランジスタＱb1が省
略された構成となっている。すなわち、駆動トランジスタＱdrのソース電極は電源線３１
に対して直接に接続される。また、駆動トランジスタＱdrとＯＬＥＤ素子４２０との間に
介挿された発光制御トランジスタＱelのゲート電極は第３制御線１３に接続される。した
がって、発光制御トランジスタＱelは、第３制御線１３に供給される第３制御信号Ｓc3[i
]がハイレベルであればオン状態となりローレベルであればオフ状態となる。
【００５６】
また、本実施形態の画素回路４０２は、図７に示した画素回路４０１の第２トランジス
タＱb2および第３トランジスタＱb3の代わりに、ｎチャネル型の第２トランジスタＱc2お
よび第３トランジスタＱc3を具備する。第２トランジスタＱc2のゲート電極は第２制御信
号Ｓc2[i]が供給される第２制御線１２に接続され、第３トランジスタＱc3のゲート電極
は第１制御信号Ｓc1[i]が供給される第１制御線１１に接続される。
【００５７】
図１４は、画素回路４０２に供給される各信号の波形を示すタイミングチャートである
。同図に示されるように、第１制御信号Ｓc1[1]ないしＳc1[m]は水平走査期間（１Ｈ）ご
とに順番にハイレベルとなる。第１制御信号Ｓc1[i]がハイレベルを維持する書込期間ＴW
RT（水平走査期間）は第１期間Ｔ1とこれに続く第２期間Ｔ2とに区分される。第２制御信
号Ｓc2[i]は、書込期間ＴWRTの始点よりも所定の時間長だけ手前の時点から第１期間Ｔ1
の終点までの期間にてハイレベルとなり、それ以外の期間においてローレベルとなる信号
である。第１期間Ｔ1および第２期間Ｔ2における動作は第２実施形態と同様である。すな
わち、第１期間Ｔ1においては、ハイレベルの第１制御信号Ｓc1[i]によってオン状態とな
った第３トランジスタＱc3を介してデータ線１０３から第１容量素子Ｃ1の第２電極Ｌb1
に基準電圧Ｖrefが印加されるとともに、ハイレベルの第２制御信号Ｓc2[i]によって第２
トランジスタＱc2がオン状態となることによって駆動トランジスタＱdrのゲート電極の電
圧ＶGが「Ｖdd−Ｖth」に収束する。そして、第２期間Ｔ2においては、第２トランジスタ
Ｑc2がオフ状態とされたうえでデータ電圧Ｖdataが第１容量素子Ｃ1の第２電極Ｌ1bに印
加されることによって、駆動トランジスタＱdrの電圧ＶGがデータ電圧Ｖdataに応じて式(
4)のレベルまで降下する。
【００５８】
一方、第３制御信号Ｓc3[1]ないしＳc3[m]は、書込期間ＴWRTにおいて画素回路４０２
に取り込まれたデータ電圧Ｖdataに応じてＯＬＥＤ素子４２０を実際に発光させる駆動期
間ＴELを規定する信号である。すなわち、この第３制御信号Ｓc3[i]がハイレベルに遷移
すると発光制御トランジスタＱelがオン状態となって電源線３１からＯＬＥＤ素子４２０
に至る経路が形成され、この経路を介して駆動トランジスタＱdrのゲート電極の電圧ＶG
に応じた駆動電流ＩelがＯＬＥＤ素子４２０に供給される。この駆動電流Ｉelの電流量は
式(6)で説明した通りである。
【００５９】
本実施形態における第３制御信号Ｓc3[i]は、第１制御信号Ｓc1[i]がローレベルに立ち
下がってから（すなわち書込期間ＴWRTの終点から）休止期間ＴOFFが経過した時点にてハ
イレベルに立ち上がる。すなわち、本実施形態においては、図１２に示した構成と同様に
、書込期間ＴWRTと駆動期間ＴELとの間には休止期間ＴOFFが介挿される。この休止期間Ｔ
OFFは、画素回路４０２に対するデータ電圧Ｖdataの取り込みもＯＬＥＤ素子４２０に対
する駆動電流Ｉelの供給も実行されない期間である。すなわち、この休止期間ＴOFFにお
いては、第１制御信号Ｓc1[i]・第２制御信号Ｓc2[i]および第３制御信号Ｓc3[i]の何れ
もがローレベルとなる。したがって、休止期間ＴOFFにおいては、発光制御トランジスタ
Ｑel・第２トランジスタＱc2および第３トランジスタＱc3の何れもがオフ状態となる。こ
のように書込期間ＴWRTと駆動期間ＴELとの間に休止期間ＴOFFを介挿させた構成によれば
、画素回路４０２に対するデータの取り込んでいる最中にＯＬＥＤ素子４２０に駆動電流
Ｉelが供給されるといった事態を確実に防止することができる。したがって、書込期間に
おける電源線３１の電圧降下を抑制して所期のデータ電圧Ｖdataを高い精度で画素回路４
０２に書き込むことが可能となる。
【００６０】
＜Ｄ：応用例＞
次に、本発明に係る電気光学装置１を利用した電子機器について説明する。図１５は、
各実施形態に係る電気光学装置１を表示装置として採用したモバイル型のパーソナルコン
ピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置とし
ての電気光学装置１と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２
００１およびキーボード２００２が設けられている。この電気光学装置１はＯＬＥＤ素子
４２０に有機ＥＬ材料を使用しているので、視野角が広く見易い画面を表示できる。
【００６１】
図１６に、実施形態に係る電気光学装置１を適用した携帯電話機の構成を示す。携帯電
話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに
表示装置としての電気光学装置１を備える。スクロールボタン３００２を操作することに
よって、電気光学装置１に表示される画面がスクロールされる。
【００６２】
図１７に、実施形態に係る電気光学装置１を適用した携帯情報端末（ＰＤＡ：Personal
Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４０
０１および電源スイッチ４００２、ならびに表示装置としての電気光学装置１を備える。
電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気
光学装置１に表示される。
【００６３】
なお、本発明に係る電気光学装置１が適用される電子機器としては、図１５から図１７
に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーショ
ン装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーシ
ョン、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチ
パネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像
の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装
置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込み
ヘッドが使用されるが、この種の書込みヘッドとしても本発明の電気光学装置は利用され
る。本発明にいう電子回路とは、各実施形態のように表示装置の画素を構成する画素回路
のほか、画像形成装置における露光の単位となる回路をも含む概念である。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】各画素回路の構成を示す回路図である。
【図３】画素回路に供給される信号の波形を示すタイミングチャートである。
【図４】第１期間における画素回路の構成を示す回路図である。
【図５】第２期間における画素回路の構成を示す回路図である。
【図６】駆動期間における画素回路の構成を示す回路図である。
【図７】第２実施形態に係る画素回路の構成を示す回路図である。
【図８】画素回路に供給される信号の波形を示すタイミングチャートである。
【図９】第１期間における画素回路の構成を示す回路図である。
【図１０】第２期間における画素回路の構成を示す回路図である。
【図１１】駆動期間における画素回路の構成を示す回路図である。
【図１２】他の態様に係る信号の波形を示すタイミングチャートである。
【図１３】第３実施形態に係る画素回路の構成を示す回路図である。
【図１４】画素回路に供給される信号の波形を示すタイミングチャートである。
【図１５】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１６】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１７】本発明に係る電子機器の具体的な形態を示す斜視図である。
【符号の説明】
【００６５】
１……電気光学装置、Ａ……画素領域、１００……走査線駆動回路、２００……データ線
駆動回路、３００……制御回路、４００，４０１，４０２……画素回路、５００……電源
回路、３１……電源線、３２……接地線、１０……走査線、１１……第１制御線、１２…
…第２制御線、１３……第３制御線、１０３……データ線、４２０……ＯＬＥＤ素子、Ｑ
dr……駆動トランジスタ、Ｑel……発光制御トランジスタ、Ｑa1，Ｑb1……第１トランジ
スタ、Ｑa2，Ｑb2，Ｑc2……第２トランジスタ、Ｑa3，Ｑb3，Ｑc3……第３トランジスタ
、Ｑa4……第４トランジスタ、ＴWRT……書込期間、ＴEL……駆動期間、ＴOFF……休止期
間、Ｓa1[1]〜Ｓa1[m]，Ｓb1[1]〜Ｓb1[m]，Ｓc1[1]〜Ｓc1[m]……第１制御信号、Ｓa2[1
]〜Ｓa2[m]，Ｓb2[1]〜Ｓb2[m]，Ｓc2[1]〜Ｓc2[m]……第２制御信号、Ｓc3[1]〜Ｓc3[m]
……第３制御信号、Ｉel……駆動電流。
【図１】
0005392963.tif 000002
【図２】
0005392963.tif 000003
【図３】
0005392963.tif 000004
【図４】
0005392963.tif 000005
【図５】
0005392963.tif 000006
【図６】
0005392963.tif 000007
【図７】
0005392963.tif 000008
【図８】
0005392963.tif 000009
【図９】
0005392963.tif 000010
【図１０】
0005392963.tif 000011
【図１１】
0005392963.tif 000012
【図１２】
0005392963.tif 000013
【図１３】
0005392963.tif 000014
【図１４】
0005392963.tif 000015
【図１５】
0005392963.tif 000016
【図１６】
0005392963.tif 000017
【図１７】
0005392963.tif 000018