(57)【特許請求の範囲】
【請求項１】
半導体領域と、
前記半導体領域に設けられたピンド層を有するスピン流源と、
前記半導体領域に設けられたフリー層を有するスピン流吸収電極と、
前記半導体領域に設けられ、前記スピン流吸収電極との間の電圧を測定するための検出用電極と、
前記半導体領域における前記スピン流源と前記スピン流吸収電極との間に位置し、前記スピン流源の電位に対して正の電位が印加される非磁性体を含むバイアス印加電極と、を備え、
前記バイアス印加電極は、非磁性体からなる金属層と、前記非磁性体からなる金属層と前記半導体領域との間に介在するトンネル障壁とを備え、磁性体からなる金属層を備えないことを特徴とするスピン伝導素子。
【請求項２】
前記スピン流吸収電極、前記検出用電極及びバイアス印加電極からなる電極群の数は、
１つの前記スピン流源に対して複数設けられていることを特徴とする請求項１に記載のスピン伝導素子。
【請求項３】
それぞれの前記バイアス印加電極に前記電位を与えるためのバイアス電源と、
前記バイアス電源とそれぞれのバイアス印加電極との間に介在するスイッチと、
を備え、
それぞれの前記スイッチは、選択的に接続されることを特徴とする請求項２に記載のスピン伝導素子。
【請求項４】
前記フリー層の磁化の向きを制御するための電流源と、
前記スピン流吸収電極と前記検出用電極との間の電圧を検出する電圧検出手段と、
を備えることを特徴とする請求項１乃至３のいずれか１項に記載のスピン伝導素子。
【請求項５】
前記半導体領域を含む半導体基板を備え、
前記半導体基板における前記半導体領域の外側の領域の抵抗率は、前記半導体領域よりも高いことを特徴とする請求項１乃至４のいずれか１項に記載のスピン伝導素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気センサやＭＲＡＭ（磁気抵抗ランダムアクセスメモリ）などに利用可能なスピン伝導素子に関する。
【背景技術】
【０００２】
従来、磁気ヘッド等で広く用いられている磁気抵抗素子（ＭＲ素子）が知られている。ＭＲ素子は、電子のスピンを利用している。電子がスピンを保持できるスピン拡散長は数十〜数百ｎｍ程度であるため、電子走行距離は、スピン拡散長以下にする必要がある。近年のＭＲ素子は、積層された磁性層／非磁性層／磁性層からなる構造を有しており、層面に垂直な方向に電流を流すＣＰＰ（Ｃｕｒｒｅｎｔ  Ｐｅｒｐｅｎｄｉｃｕｌａｒ  ｔｏ  Ｐｌａｎｅ）構造を構成している。層厚を薄くする製造技術は確立しているため、積層方向に電子を流す構造の場合、各層の厚みを薄くすることで、電子走行距離を短くすることができる。
【０００３】
近年、積層技術のみでなく、横方向の微細構造作製技術が進歩し、面内において電流を流す構造においても、電子走行距離を、スピン拡散長以下にすることができるようになった。このような面内デバイスでは、２端子構造のデバイスのみならず、３端子以上の構造のデバイスの作製も容易であり、例えば、ソース電極とドレイン電極との間の領域に、ゲート電極を配置したスピントランジスタに応用することも可能となる。
【０００４】
２端子のＭＲ素子を面内に形成した磁気デバイスとして、局所構造及び非局所構造の磁気センサが考えられる。図２２（ａ）は局所構造の磁気センサを示し、図２２（ｂ）は非局所構造の磁気センサを示している。
【０００５】
図２２（ａ）に示すように、局所構造の磁気センサでは、Ｃｕなどの非磁性層２上の一箇所に強磁性体からなるピンド層（固定層）Ａ’を配置し、これから離隔した非磁性層２上の他の箇所に強磁性体からなるフリー層Ｂ’を配置する。これにより、ピンド層Ａ’とフリー層Ｂ’は非磁性層２を介して電気的に接続されたことになる。局所構造の磁気センサでは、電流源Ｊからの流れる電流Ｉは、フリー層Ｂ’、非磁性層２及びピンド層Ａ’を順次介して流れる。電子の流れる向きは電流Ｉとは逆である。これにより、フリー層Ｂ’の受ける外部磁場に応じて、ＭＲ素子の抵抗値Ｒが変化し、ＭＲ素子の両端子を構成するピンド層Ａ’とフリー層Ｂ’との間の電圧Ｖ（＝Ｉ×Ｒ）が変化する。この電圧Ｖを電圧計Ｖによって、測定することで、外部磁場の大きさを測定することができる。
【０００６】
図２２（ｂ）に示すように、非局所構造の磁気センサは、一対の電極パッドＰＡ１、ＰＢ１を備えており、電極パッドＰＡ１、ＰＢ１はＣｕなどの非磁性層２を介して接続されている。非磁性層２上の一箇所に強磁性体からなるピンド層Ａ’を配置し、これから離隔した非磁性層２上の他の箇所に強磁性体からなるフリー層Ｂ’を配置する。これにより、ピンド層Ａ’とフリー層Ｂ’は非磁性層２を介して電気的に接続されたことになるが、非局所構造の磁気センサにおいては、電流の流れる経路と、電圧を測定する経路が異なっており、スピン流を用いるスピン蓄積型磁気センサを構成している。
【０００７】
スピン流に関しては幾つかの現象が知られている。例えば、上向きのスピン電子と下向きのスピン電子が互いに逆方向に同一量だけ流れる場合、電子の流れは相殺されるが、スピン流は発生している。すなわち、電子流が存在しない場合においてもスピン流は発生し、一領域内に電荷蓄積が行われる現象が存在する。このような現象は、スピン電子が蓄積された領域からスピン流が染み出していると捉えることもできる。
【０００８】
また、ピンド層Ａ’に電流Ｉを流すことにより、ピンド層Ａ’中でスピン流が発生する。ピンド層Ａ’を通過した電子はフリー層Ｂ’内には流れ込まないため、ピンド層Ａ’とフリー層Ｂ’との間のチャネル領域では電流がゼロである。スピン流は保存量であるため、ピンド層Ａ’／非磁性層２の界面からスピン流が非磁性層２中にも染み出すと捉えることもできる。ピンド層Ａ’／非磁性層２の界面近傍では、スピンの向きによって電子濃度が異なる領域が形成されており、このような現象はスピン蓄積と呼ばれている。
【０００９】
いずれにしても、スピン電子が非磁性層２中を流れる場合において、電子流とは別にスピン流が発生し、スピン流が流れている状態では、フリー層Ｂ’の磁化の向きに応じて、電圧が観察される。詳説すれば、ピンド層Ａ’に流れる電子流によってピンド層Ａ’中にスピン流が生成され，ピンド層Ａ’／非磁性層２の界面付近にスピン蓄積が生じる。スピンが蓄積された領域からスピンが拡散してスピン流が発生し、このスピン流はフリー層Ｂ’が吸収する。このときフリー層Ｂ’とピンド層Ａ’の磁化の向きの相対角度によって、フリー層Ｂ’の電位が変動し、非磁性層２とフリー層Ｂ’との間に電圧変化が発生する。この電圧変化を検出する。すなわち，フリー層Ｂ’の磁化の向きだけを外部磁化で変化させると、磁化の向きに応じた電圧Ｖが発生し、これをセンサ出力として検出することができる。
【００１０】
この電圧を測定することが、スピン蓄積型磁気センサの原理である。このような構造の場合、電圧測定経路内において電流が寄与していないため、精密な測定が期待される。上述のような原理の磁気センサ等への応用は、例えば、下記特許文献１，２に記載されている。これらのデバイスは注入電流を入力とし、外部磁場によるフリー層の電圧変化を出力としている。外部磁場或いはスピン注入によって、フリー層内の磁化の向きを書き込む構造とすると、このデバイスを磁気メモリとして機能させることができる。すなわち、図２２（ｂ）において、フリー層Ｂ’の正の磁化の向き及び負の磁化の向きを、それぞれ情報「１」又は情報「０」に対応づけておくと、記憶された情報は、センス用の電流Ｉを流すことで、書き込まれた情報を電圧として読み出すことができる。
【００１１】
上述の非局所構造によれば、スピン流だけを発生させ、これに伴うフリー層の磁化反転前後の電圧差を精度よく測定できるため、スピン流の定量的な評価手法として用いることができる。スピン流は、ＡＭＲ（異方向性磁気抵抗）効果やジュール熱等に起因するノイズが極めて小さく、良質のスピン情報の伝達に向いている。上述のように、非局所構造のスピン伝導素子をデバイスに応用する試みが始まっており、例えば、特許文献１ではスピントランジスタ、特許文献２ではハードデイスク磁気再生ヘッドへの応用が開示されている。
【００１２】
最近のスピン伝導デバイスの技術動向については、非特許文献１に記載されている。スピン流を用いたデバイスは、低ノイズ、かつ熱エネルギーの発生量が小さく、消費電力が低いことから、低電圧動作するデバイスに適しており、スピン情報の伝達に利用することができる。非特許文献１には、スピン流の発生及び検出機能を有する面内スピントロニクス素子の概念図が開示されている。このスピントロニクス素子では、スピン情報のミキシング、増幅、変調機能を持つ部位が、スピン流の伝導チャネルに接続されている。
【００１３】
スピン伝導素子が実際に産業に利用される場合、できるだけ大きな出力電圧を得るため、磁性体と非磁性体チャネルの間にトンネル障壁を構成する絶縁膜を設けることが好ましい。これによって、磁性体と非磁性体チャネルとの界面での抵抗整合性が向上し、出力が大きくなる。
【００１４】
この構造は、特許文献１，２のような金属チャネルを用いた場合のみならず、半導体領域を用いた場合にも適用することができる。非特許文献２ではＧａＡｓチャネルを用いた例が示され、非特許文献３ではＳｉチャネルを用いた例が示されている。ただし、非特許文献２では、ＧａＡｓと金属磁性体の界面に形成されるショットキーバリアをトンネルさせることで、絶縁層に代えてトンネル障壁を実質的に形成している。
【００１５】
また、非特許文献４では、電場依存のスピン拡散と半導体内へのスピン注入が示されている。非特許文献４では、スピンが電場内でドリフトすることが示されており、スピンは以下のドリフト−拡散方程式（式（１））に従って進行する。ｎｕｐはアップスピン電子濃度、ｎｄｏｗｎはダウンスピン電子濃度、λＮ＝（Ｄτ）１／２は電場がゼロの場合のスピン拡散長、すなわち、真性スピン拡散長（Ｄ：スピン拡散係数、τ：スピン寿命）であり、ｅは電気素量、Ｅは電場、ｋＢはボルツマン定数、Ｔは絶対温度である。
【００１６】
【数１】
0005477060.tif 000002
【００１７】
スピンの拡散自体は、従来、金属内において見出されており、拡散方程式で扱われていたが、非特許文献４では第２項に電場の項が付加された。この理論によれば、電場の影響は、実効的なスピン拡散長の変化として扱うことができ、電子のドリフト方向（ｄｏｗｎ−ｓｔｒｅａｍ）のスピン拡散長λｄは長くなり、その反対方向（ｕｐ−ｓｔｒｅａｍ）  のスピン拡散長λｕは短くなる。なお、スピン拡散長は、式（２−１）、（２−２）で与えられる。Ｅが無限大の場合、式（２−１）及び式（２−２）は、それぞれ式（２−１−１）、（２−２−１）となる。なお、μをスピンの移動度とする。
【００１８】
【数２】
0005477060.tif 000003
【００１９】
非特許文献５では、３５０μｍの厚みを有するウェハであっても、電場を利用することでスピンが伝達できることを実験的に証明している。但し、この実験はホットエレクトロンを使ったスピン伝導に関するものである。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００４−１８６２７４号公報
【特許文献２】特開２００７−２９９４６７号公報
【非特許文献】
【００２１】
【非特許文献１】及川亨、「スピントロニクス技術調査研究報告書Ｉ」、社団法人・電子情報技術産業協会、２００９年３月
【非特許文献２】ＸＩＡＯＨＵＡ．Ｌｏｕ  ｅｔ  ａｌ．、「Ｅｌｅｃｔｒｉｃａｌ  ｄｅｔｅｃｔｉｏｎ  ｏｆ  ｓｐｉｎ  ｔｒａｎｓｐｏｒｔ  ｉｎ  ｌａｔｅｒａｌ  ｆｅｒｒｏｍａｇｎｅｔ-ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｅｖｉｃｅｓ」（エレクトリカル・ディテクション・オブ・スピン・トランスポート・イン・ラテラル・フェロマグネット・セミコンダクター・デバイス）、Ｎａｔｕｒｅ  Ｐｈｙｓｉｃｓ（ネイチャー・フィジックス）、２００７年３月、Ｖｏｌ．３、ｐｐ．１９７−２０２
【非特許文献３】Ｏ．Ｍ．Ｊ．ｖａｎ’ｔ  Ｅｒｖｅ  ｅｔ  ａｌ．、「Ｅｌｅｃｔｒｉｃａｌ  ｉｎｊｅｃｔｉｏｎ  ａｎｄ  ｄｅｔｅｃｔｉｏｎ  ｏｆ  ｓｐｉｎ−ｐｏｌａｒｉｚｅｄ  ｃａｒｒｉｅｒｓ  ｉｎ  ｓｉｌｉｃｏｎ  ｉｎ  ａ  ｌａｔｅｒａｌ  ｔｒａｎｓｐｏｒｔ  ｇｅｏｍｅｔｒｙ」（エレクトリカル・インジェクション・アンド・ディテクション・オブ・スピン・ポーラライズド・キャリアズ・イン・シリコン・イン・ア・ラテラル・トランスポート・ジオメトリ）、Ａｐｐｌｉｅｄ  ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ（アプライド・フィジックス・レターズ），２００７年６月、９１，２１２１０
【非特許文献４】Ｚ．Ｇ．Ｙｕ、Ｍ．Ｅ．Ｆｌａｔｔｅ、「Ｅｌｅｃｔｒｉｃ−ｆｉｅｌｄ  ｄｅｐｅｎｄｅｎｔ  ｓｐｉｎ  ｄｉｆｆｕｓｉｏｎ  ａｎｄ  ｓｐｉｎ  ｉｎｊｅｃｔｉｏｎ  ｉｎｔｏ  ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」（エレクトリック・フィールド・デペンデント・スピン・ディフュージョン・アンド・スピン・インジェクション・イントウ・セミコンダクターズ）、  Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ（フィジカル・レビュー）、２００２年１１月１４日、Ｂ６６、２０１２０２（Ｒ）
【非特許文献５】Ｂｉｑｉｎ  Ｈｕａｎｇ  ｅｔ  ａｌ．、「Ｃｏｈｅｒｅｎｔ  Ｓｐｉｎ  Ｔｒａｎｓｐｏｒｔ  ｔｈｒｏｕｇｈ  ａ  ３５０  Ｍｉｃｒｏｎ  Ｔｈｉｃｋ  Ｓｉｌｉｃｏｎ  Ｗａｆｅｒ」（コヒーレント・スピン・トランスポート・スルー・ア・３５０ミクロン・シック・シリコン・ウェハ）、Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｌｅｔｔｅｒｓ（フィジカル・レビュー・レターズ）、２００７年１０月２６日、９９、１７７２０９
【発明の概要】
【発明が解決しようとする課題】
【００２２】
しかしながら、素子機能を集積しようとする場合は、１つの信号を複数の電極に伝導するマルチチャネル型のスピン伝導素子を構成することが好ましい。ところが、単一のスピン流源から複数のスピン流吸収電極にスピン流を供給しようとした場合、真性スピン拡散長の上限は数μｍであり、複数のスピン流吸収電極を配置するだけの物理的スペースを確保することができず、マルチチャネル型のスピン伝導素子を構成することができない。特に、１つのスピン流源の周囲に複数のスピン流吸収電極を配置した場合、スピン流は全方位に拡散して進行するため、１つのスピン流吸収電極に供給されるスピン流の大きさは著しく小さくなり、そのため、出力が小さくなってしまうという問題がある。したがって、従来はマルチチャネル型のスピン伝導素子は構成することができなかった。
【００２３】
本発明は、このような課題に鑑みてなされたものであり、マルチチャネル型にも適用可能なスピン伝導素子を提供することを目的とする。
【課題を解決するための手段】
【００２４】
本発明は、上述の課題を解決するため、本発明に係るスピン伝導素子は、半導体領域と、前記半導体領域に設けられたピンド層を有するスピン流源と、前記半導体領域に設けられたフリー層を有するスピン流吸収電極と、前記半導体領域に設けられ、前記スピン流吸収電極との間の電圧を測定するための検出用電極と、前記半導体領域における前記スピン流源と前記スピン流吸収電極との間に位置し、前記スピン流源に対して正の電位が印加される非磁性体を含むバイアス印加電極と、を備えることを特徴とする。
【００２５】
本発明に係るスピン伝導素子によれば、バイアス印加電極には、スピン流源に対して正の電位が印加されるので、スピン流源の直下に蓄積されたスピンは、この電位によって形成される電場にしたがって、バイアス印加電極の直下まで移動する。バイアス印加電極の直下からは、スピンが染み出して拡散し、スピン流吸収電極内部に吸収される。
【００２６】
この際、スピン流吸収電極の磁化の向きと、スピン流源の上部に設けられたピンド層の磁化の向きの相対角度に応じて、スピン流吸収電極と検出用電極との間の電圧が異なる。このスピン伝導素子では、バイアス印加電極の存在によって、スピン流源から比較的遠くにこれを配置することができるので、複数のバイアス印加電極を配置するスペースが確保でき、したがって、これに隣接してスピン流吸収電極を配置し、マルチチャネル型のスピン伝導素子を実現することが可能となる。また、このスピン伝導素子をマルチチャネル型にしない場合においても、スペースの増大により設計の自由度が増加するため、各種の素子を集積していくことが可能となる。
【００２７】
また、本発明に係るスピン伝導素子は、前記スピン流吸収電極、前記検出用電極及びバイアス印加電極からなる電極群の数は複数であることを特徴とする。これらの電極群が複数である場合には、マルチチャネル型のスピン伝導素子を形成することができるため、単一のスピン源に対して複数の電圧検出部位を設けることができ、素子機能を集積することができる。
【００２８】
また、本発明に係るスピン伝導素子は、それぞれの前記バイアス印加電極に前記電位を与えるためのバイアス電源と、前記バイアス電源とそれぞれのバイアス印加電極との間に介在するスイッチと、を備え、それぞれの前記スイッチは、選択的に接続されることを特徴とする。すなわち、スイッチを選択的に接続することにより、単一のスピン流源から各バイアス印加電極に向けて流れるスピン流の密度の低下を抑制することができる。これにより、十分な量のスピン流をスピン流吸収電極に供給することができ、精密な電圧出力を得ることができる。
【００２９】
また、本発明に係るスピン伝導素子は、前記フリー層の磁化の向きを制御するための電流源と、前記スピン流吸収電極と前記バイアス印加電極との間の電圧を検出する電圧検出手段と、を備えることを特徴とする。前記フリー層の正負の磁化の向きを０，１の情報に対応づけておけば、フリー層は情報を記憶していることになる。この磁化の向きは、検出した電圧の大きさによって判定することができる。
【００３０】
また、本発明に係るスピン伝導素子は、前記半導体領域を含む半導体基板を備え、前記半導体基板における前記半導体領域の外側の領域の抵抗率は、前記半導体領域よりも高いことを特徴とする。この場合、スピン流は半導体領域内を選択的に流れるため、その流路の大きさを制限し、安定したスピン流の伝達を行うことができる。
【発明の効果】
【００３１】
本発明によれば、マルチチャネル型にも適用可能なスピン伝導素子を提供することができる。
【図面の簡単な説明】
【００３２】
【図１】第１実施形態に係るスピン伝導素子の斜視図である。
【図２】図１に示したスピン伝導素子のＩＩ−ＩＩ矢印断面図である。
【図３】一例としてのスピン流源Ａの断面図である。
【図４】第２実施形態に係るスピン伝導素子の斜視図である。
【図５】フリー層の磁化の向きを制御する電流源Ｊ２を説明する図である。
【図６】フリー層の磁化の向きを制御する別のタイプの電流源Ｊ２を説明する図である。
【図７】スピン伝導素子を用いた磁気メモリの回路図である。
【図８】スピンの拡散の様子を示すグラフであり、横軸は位置を示し、縦軸はスピン濃度を示している。
【図９】計算に用いられるスピン伝導素子の斜視図である。
【図１０】電流とスピン拡散長との関係を示す図表である。
【図１１】比較例Ａに係るドリフト距離Ｌ１（μｍ）とスピン蓄積量（ｍＶ）との関係を示すグラフである。
【図１２】比較例Ｂに係るドリフト距離Ｌ１（μｍ）とスピン蓄積量（ｍＶ）との関係を示すグラフである。
【図１３】比較例Ｂに係るドリフト距離Ｌ１（μｍ）とスピン蓄積量（ｍＶ）との関係を示すグラフである。
【図１４】実施例Ａに係るドリフト距離Ｌ１（μｍ）とスピン蓄積量（ｍＶ）との関係を示すグラフである。
【図１５】実施例Ｂに係るドリフト距離Ｌ１（μｍ）とスピン蓄積量（ｍＶ）との関係を示すグラフである。
【図１６】実施例Ｂに係るドリフト距離Ｌ１（μｍ）とスピン蓄積量（ｍＶ）との関係を示すグラフである。
【図１７】実施例Ｃに係るドリフト距離Ｌ１（μｍ）とスピン蓄積量（ｍＶ）との関係を示すグラフである。
【図１８】実施例Ｃに係るドリフト距離Ｌ１（μｍ）とスピン蓄積量（ｍＶ）との関係を示すグラフである。
【図１９】バイアス電圧Ｖｂ（Ｖ）と出力電圧Ｖ（ｍＶ）のドリフト距離Ｌ１毎の関係を示す図表である。
【図２０】バイアス電圧Ｖｂ（Ｖ）と出力電圧Ｖ（ｍＶ）のドリフト距離Ｌ１毎の関係を示すグラフである。
【図２１】比較例１に係るスピン伝導素子の断面図である。
【図２２】局所構造の磁気センサ（ａ）及び非局所構造の磁気センサ（ｂ）を模式的に示す図である。
【発明を実施するための形態】
【００３３】
以下、実施の形態に係るスピン伝導素子について説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
【００３４】
図１は、第１実施形態に係るスピン伝導素子の斜視図である。
【００３５】
このスピン伝導素子は、半導体基板１上に形成された複数の電極群ＰＡ１，ＰＢ１、Ａ，Ｂ，Ｃを備えている。半導体基板１の表面領域を半導体領域とすると、この半導体領域には、これに接触した電極パッドＰＡ１，電極パッド（検出用電極）ＰＢ１、ピンド層を有するスピン流源Ａ、フリー層を有するスピン流吸収電極Ｂと、非磁性体を含むバイアス印加電極Ｃが設けられている。なお、図示の如く三次元直交座標系を設定し、半導体基板１の厚み方向をＺ軸方向とし、電場−Ｅの印加方向をＸ軸方向、Ｚ軸及びＸ軸の双方に垂直な方向をＹ軸方向とする。
【００３６】
スピン流源Ａは、スピン流を発生する素子であり、非磁性金属からなる電極パッドＰＡ１との間に電流源Ｊから電子が供給されることにより、スピン流源Ａの直下の半導体領域内にスピンが蓄積される。スピン流源Ａは、磁化の向きが固定された強磁性層ＰＡ２と、強磁性層ＰＡ２と半導体領域との間に介在するトンネル障壁層（絶縁層）Ａ３を備えている。なお、電流源Jの極性は逆でも構わないが、図２のような極性の方が、スピン蓄積を大きくすることができるので好ましい。
【００３７】
スピン流吸収電極Ｂは、磁化の向きを変えることが可能な強磁性層ＰＢ２と、強磁性層ＰＢ２と半導体領域との間に介在するトンネル障壁層（絶縁層）Ｂ３とを備えており、スピン流吸収電極Ｂと非磁性金属からなる検出用電極ＰＢ１との間の電圧Ｖは、電圧計Ｖによって計測することができる。この測定は、非局所測定である。なお、電圧計Ｖの符号は、便宜上、これによって計測される出力電圧Ｖと同一とした。
【００３８】
バイアス印加電極Ｃは、非磁性体からなる金属層ＰＣと、金属層ＰＣと半導体領域との間に介在するトンネル障壁Ｃ３とを備えている。金属層ＰＣはＣｕやＡｌなどの非磁性金属からなる。すなわち、バイアス印加電極Ｃを構成する金属層ＰＣは、非磁性体である。なお、金属層ＰＣが、磁性体からなる場合には、本来のスピン信号に、磁性体金属層ＰＣからのスピン注入の信号がノイズとして重畳するので、好ましくない。バイアス印加電極Ｃは、半導体領域におけるスピン流源Ａとスピン流吸収電極Ｂとの間に位置し、スピン流源Ａに対して、バイアス電源Ｖｂから正の電位（Ｖｂ）が印加される。なお、バイアス電源Ｖｂの符号は、便宜上、これから出力される電圧Ｖｂと同一とした。
【００３９】
上述の素子において、トンネル障壁層Ａ３、Ｂ３、Ｃ３の材料としては、ＭｇＯが好適であるが、その他にも、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＯ２、ＨｆＯ２、Ｚｒ２Ｏ３、Ｃｒ２Ｏ３、ＴｉＯ２、ＳｒＴｉＯ３、或いはＺｎＯ、ＭｇＡｌＯ２などを用いることができる。また、同図では、トンネル障壁層Ａ３、Ｂ３、Ｃ３は物理的に分離しているが、これは一体的に形成されていてもよい。
【００４０】
非磁性金属の材料としては、ＡｌやＣｕを用いることができる。
【００４１】
半導体の材料としては、Ｓｉ，Ｇｅ、ＧａＡｓ、ＩｎＡｓ又はＩｎＳｂなどを用いることが可能である。
【００４２】
強磁性体の材料としては、Ｆｅ、ＣｏＦｅ或いはＮｉＦｅ等を使用することができる。強磁性層ＰＡ２の磁化の向きＤＭＡは、同図ではＹ軸に平行であり、強磁性層ＰＢ２の磁化の向きＤＭＢもＹ軸に平行又は反平行である。これらの磁化の向きは、各層のアスペクト比を大きくして、形状異方性を変更することで、制御することができるが、磁化の向きが固定された強磁性層ＰＡ２としては、反強磁性体を強磁性層に交換結合させることで、その磁化の向きを一方向に強く固定することができる。また、磁化の向きＤＭＡ，ＤＭＢは、Ｘ軸に平行或いは反平行とすることもできる。
【００４３】
スピン流源Ａとバイアス印加電極Ｃとの間には電圧Ｖｂが印加されている。なお、この電圧Ｖｂはスピン流源Ａの電位をグランド電位とした場合の電圧である。電圧Ｖｂの印加によって、スピン流減Ａとバイアス印加電極Ｃとの間の半導体領域内には電場−Ｅが形成されている。電場−Ｅ内に置かれた電子は、電極Ａから電極Ｃに向かう方向に力を受ける。
【００４４】
図２は、図１に示したスピン伝導素子のＩＩ−ＩＩ矢印断面図である。
上述の各電極上には、電気的な接触を得るためのコンタクト層Ｇが設けられている。すなわち、電極パッドＰＡ１，ＰＢ１、強磁性層ＰＡ１、金属層ＰＣ、強磁性層ＰＢ２の表面には、Ａｌなどの金属からなるコンタクト層Ｇが形成されている。
【００４５】
スピン流源Ａの直下の半導体領域（スピン蓄積領域Ｒ１）内には、電極パッドＰＡ１及び半導体基板１の表面に位置する半導体領域を介して、電子流が流れ込み、一方の極性のスピンはトンネル障壁層Ａ３を介して、強磁性層ＰＡ２に吸い込まれ、他方の極性のスピンは、スピン蓄積領域Ｒ１内に残留する。スピン蓄積領域Ｒ１内に蓄積されたスピンは、電場−Ｅにしたがって、ドリフト走行し、半導体基板１のスピン蓄積領域Ｒ２内に到達する。
【００４６】
すなわち、バイアス印加電極Ｃには、スピン流源Ａに対して正の電位Ｖｂが印加されるので、スピン流源Ａの直下の領域Ｒ１に蓄積されたスピンは、この電位Ｖｂによって形成される電場−Ｅにしたがって、バイアス印加電極Ｃの直下まで移動する。バイアス印加電極Ｃの直下からは、スピンが染み出して拡散し、トンネル障壁層Ｂ３を介して、スピン流吸収電極Ｂ内部に吸収される。
【００４７】
この際、スピン流吸収電極Ｂの磁化の向きＤＭＢと、スピン流源Ａの上部に設けられた強磁性層ＰＡ２（ピンド層）の磁化の向きＤＭＡの相対角度に応じて、スピン流吸収電極Ｂと検出用電極ＰＢ１との間の電圧Ｖが異なる。
【００４８】
このスピン伝導素子では、バイアス印加電極Ｃの存在によって、スピン流源Ａから比較的遠くにこれを配置することができるので、複数のバイアス印加電極Ｃを配置するスペースが確保でき、したがって、これに隣接してスピン流吸収電極Ｂを配置し、マルチチャネル型のスピン伝導素子を実現することが可能となる。また、このスピン伝導素子をマルチチャネル型にしない場合においても、スペースの増大により設計の自由度が増加するため、各種の素子を集積していくことが可能となる。
【００４９】
なお、電極ＰＡ１と電極Ａとの間の距離をＬ０、電極Ａと電極Ｃとの間の距離をＬ１，電極Ｃと電極Ｂとの間の距離をＬ２、電極Ｂと電極ＰＢ１との間の距離をＬ３とする。本例では、距離Ｌ０は１０μｍ、Ｌ１は３０μｍ、Ｌ２は５００ｎｍ，Ｌ３は３０μｍとする。なお、距離Ｌ１は、電場がゼロの場合の真性スピン拡散長λＮよりも長く設定されている。すなわち、本発明では、バイアスの印加によって、スピン拡散長λＮは、これより長いスピンドリフト距離まで延長されている。
【００５０】
図３は、一例としてのスピン流源Ａの断面図である。
【００５１】
半導体基板１上には、トンネル障壁層Ａ３を介して、ピンド層（強磁性層ＰＡ２１、非磁性層ＰＡ２２、強磁性層ＰＡ２３）と、反強磁性層ＰＡ２４とが順次形成されており、シンセティック・フェリマグネティック層を構成している。強磁性層ＰＡ２１、ＰＡ２３の一例としてはＣｏＦｅ、非磁性層ＰＡ２２としてはＲｕ、反強磁性層ＰＡ２４としてはＰｔＭｎを上げることができる。非磁性層ＰＡ２２としてはＣｕなどを用いることも可能である。また、反強磁性体としては、ＩｒＭｎ、ＲｕＲｈＭｎ、ＰｔＰｄＭｎなどが知られている。
【００５２】
図４は、第２実施形態に係るスピン伝導素子の斜視図である。
【００５３】
このスピン伝導素子では、前述のスピン流吸収電極Ｂ、検出用電極ＰＢ１及びバイアス印加電極Ｃからなる電極群の数は複数であり、本例では３つのスピン流チャネルが形成さている。すなわち、これらの電極群が複数である場合には、マルチチャネル型のスピン伝導素子を形成することができるため、単一のスピン源Ａに対して複数の電圧検出部位（Ｂ，ＰＢ１，Ｖ）を設けることができ、素子機能を集積することができる。
【００５４】
また、本例のスピン伝導素子は、半導体基板に１おける表面の半導体領域をチャネルＣＨ０〜ＣＨ３として周囲から隔離している。すなわち、チャネルＣＨ０〜ＣＨ３の外側の領域ＩＮＳの抵抗率は、チャネルＣＨ０〜ＣＨ３内の半導体領域の抵抗率よりも高い。好ましくは、領域ＩＮＳは、半導体を参加することで形成した絶縁体領域とすることができる。また、チャネルＣＨ０〜ＣＨ３内の半導体領域は、領域ＩＮＳ内よりも不純物濃度を増加させることで低抵抗率にしてもよい。これらの場合、スピン流はチャネルＣＨ０〜ＣＨ３の半導体領域内を選択的に流れるため、その流路の大きさを制限し、安定したスピン流の伝達を行うことができる。
【００５５】
なお、チャネルＣＨ０は電極ＰＡ１と電極Ａとの間の半導体領域に形成され、チャネルＣＨ１〜ＣＨ３は電極Ａと電極Ｃ，Ｂ，電極ＰＢ１との間の半導体領域に形成されている。なお、電極Ａから電極Ｃまでのスピン流の走行経路は実質的に等しくなるように設定されている。なお、チャネルＣＨ０〜ＣＨ３を形成しない場合においても、スピン伝導デバイスは動作する。
【００５６】
また、それぞれのバイアス印加電極Ｃには、第１実施形態と同様に、電位Ｖｂを与えるためのバイアス電源Ｖｂが設けられており、バイアスの印加の有無は、バイアス電源Ｖｂとバイアス印加電極Ｃとの間にそれぞれ介在するスイッチＳＷによって制御する構成となっている。それぞれのスイッチＳＷは、制御回路ＣＯＮＴからの制御信号φ１、φ２、φ３に応じて、選択的に接続される。すなわち、スイッチＳＷを選択的に接続することにより、単一のスピン流源Ａから各バイアス印加電極Ｃに向けて流れるスピン流の密度の低下を抑制することができる。これにより、十分な量のスピン流を目的のスピン流吸収電極Ｂに供給することができ、精密な電圧出力Ｖを得ることができる。もちろん、スピン流の量が、複数の出力Ｖを得るのに十分であれば、同時にＯＮするスイッチＳＷの数を増加させてもよい。
【００５７】
また、第２実施形態のスピン伝導素子は、スピン流吸収電極Ｂと検出用電極ＰＢ１との間の電圧を検出する電圧計（電圧検出手段）Ｖの他に、強磁性層（フリー層）ＰＢ２の磁化の向きＤＭＢを制御するための電流源Ｊ２を備えている（図５、図６参照）。この電流源Ｊ２は、第１実施形態においても設けることができる。
【００５８】
フリー層の正負の磁化の向きを０，１の情報に対応づけておけば、フリー層は情報を記憶していることになる。この磁化の向きは、検出した電圧Ｖの大きさによって判定することができる。
【００５９】
図５は、フリー層の磁化の向きを制御する電流源Ｊ２を説明する図である。
【００６０】
電流源Ｊ２は、制御信号φｓに応じて、その電流の向きを変えることができる。もちろん、制御信号φｓは、電流（電子流）の供給停止を電流源Ｊ２に指示することもできる。チャネルＣＨ１（ＣＨ２，ＣＨ３）には、補助チャネルＣＨβが連続しており、補助電極Ｆが形成されている。補助電極Ｆは、補助チャネルＣＨβ内の半導体基板１上に形成されたトンネル障壁層Ｆ３と、トンネル障壁層Ｆ３上に形成された強磁性層ＰＦ２とを備えており、強磁性層ＰＦ２はピンド層を含み、磁化の向きが固定されている。
【００６１】
換言すれば、補助電極Ｆの構造は、スピン流源（電極）Ａの構造と同一であり、その構成材料もスピン流源Ａと同一である。電流源Ｊ２から一方向に流れ出た電子流は、補助電極Ｆ内に入り、半導体基板１のチャネルＣＨβ内を通って、電極ＢのＣｏＦｅなどからなる強磁性層（フリー層）ＰＢ２内に入る。フリー層ＰＢ２の磁化の向きＤＭＢは、注入されたスピンの向きに揃う。したがって、この場合には、ピンド層の磁化の向きＤＭＦとフリー層の磁化の向きＤＭＢが等しくなる。
【００６２】
電流源Ｊ２から逆方向に電子流を出力した場合、これは電極Ｂを介して、その一部のスピンが電極Ｆのピンド層内に入り、ピンド層内に入れない向きのスピンがフリー層内に残留する。すなわち、この場合には、ピンド層の磁化の向きＤＭＦとフリー層の磁化の向きＤＭＢが反対になる。このように、フリー層へのスピン注入磁化反転現象を用いることにより、電流源Ｊ２から出力される電子流を用いて、フリー層の磁化の向きＤＭＢを制御することができる。
【００６３】
図６は、フリー層の磁化の向きを制御する別のタイプの電流源Ｊ２を説明する図である。
【００６４】
電流源Ｊ２は、制御信号φｓに応じて、その電流の向きを変えることができる。もちろん、制御信号φｓは、電流（電子流）の供給停止を電流源Ｊ２に指示することもできる。電流が電流源Ｊ２から出力されると、その電流伝達経路である配線Ｗの周囲に電場Ｅ２が形成される。配線Ｅ２はフリー層の近傍を通って延びており、周辺電場Ｅ２の向きが磁化の向きＤＭＢに一致するように配置されている。電場Ｅ２の向きにフリー層の磁化の向きＤＭＢは揃うことになる。電流の向きを変えることで、磁化の向きＤＭＢを変更することができる。
【００６５】
以上、説明したフリー層の磁化の向きＤＭＢの制御は、情報の書き込みに相当する。すなわち、磁化の向きＤＭＢを０，１の情報に対応づけて、フリー層内に書き込み、スイッチＳＷをＯＮすることで、スピン流をフリー層に供給し、このときの電圧Ｖを測定することにより、書き込まれた情報を読み出すことができる。
【００６６】
図７は、上述のスピン伝導素子を用いた磁気メモリの回路図である。
【００６７】
上述のスピン蓄積領域Ｒ１をスピン流源ＳＳとし、これと上述のバイアス印加電極Ｃとの間の半導体領域を符号ＤＲＩＦＴで示すとすると、スイッチＳＷをＯＮすることでバイアス電圧Ｖｂを印加すると、半導体領域ＤＲＩＦＴ内に電場−Ｅが形成され、スピン流源ＳＳから、バイアス印加電極Ｃに向けてスピン流がドリフト走行して流れ、ここからスピン流が拡散して、スピン流吸収電極Ｂ内に流れ込み、スピン流吸収電極Ｂ内の磁化の向きに応じた電圧Ｖが、電極Ｂと電極ＰＢ１との間で計測され、計測された出力電圧Ｖは制御回路ＣＯＮＴに入力される。
【００６８】
制御回路ＣＯＮＴからの制御信号φｓに応じて、電流源Ｊ２が制御され、スピン流吸収電極Ｂの磁化の向き（ＤＭＢ：図５、図６参照）が制御される。また、制御回路ＣＯＮＴから、制御信号φ１〜φ３がスイッチＳＷに入力されることで、スピン流のバイアス印加電極Ｃへの供給の有無が制御される。このように、磁気メモリでは、制御信号φｓによって情報の書き込みが行われ、制御信号φ１〜φ３によって書き込まれた情報の読出しが行われる。
【００６９】
図８は、スピンの拡散の様子を示すグラフであり、横軸は位置を示し、縦軸はスピン濃度を示している。
【００７０】
実効的なスピン拡散長は、重心についての拡散とドリフト距離を同時に含むものであり、これを用いることで、電場がかかった状態でのスピン伝導を、従来の金属素子の設計手法で行うことができる。電場がゼロの場合、時間ｔの経過に伴って、スピンは（ａ）のように拡散し、初期位置を中心とした正規分布の中心におけるスピン濃度が低下していく。
【００７１】
一方、電場の存在する状態では、同様に、正規分布の中心におけるスピン濃度が低下するが、同時に、速度ｖに時間ｔを乗じた距離ｘだけ、正規分布の中心位置が移動し、実効的なスピン拡散長が延びることになる（ｂ）。
【００７２】
ドリフトの様子を具体的に調べるために、チャネル中のスピン蓄積の分布を上述の実効的スピン拡散長を用いて計算した。図９は、計算に用いられるスピン伝導素子の斜視図である。半導体基板１の一端にスピン流源Ａを配置し、他方端にバイアス印加電極Ｂを配置し、これらの電極間距離をＬ１とし、これらの間にバイアス電圧Ｖｂを印加した。これにより、半導体基板１の内部には電場−Ｅが発生し、電極Ｂの直下にはスピン蓄積領域Ｒ２が形成される。電極幅を２０μｍ、スピン伝導に寄与する半導体基板１の厚みを１００ｎｍとした。
【００７３】
図１０は、電流とスピン拡散長との関係を示す図表である。
【００７４】
半導体基板１はＳｉからなり、Ｓｉの抵抗率ρは１×１０−３Ωｃｍ、スピン抵抗４０Ω、真性スピン拡散長λＮは２μｍ、強磁性体とＳｉとの抵抗比（ＲＦ／ＲＳｉ）＝１０とし、トンネル障壁を介して電子流が流れることとした。また、スピン分極率を０．５として計算を行った。このような強磁性体としてはＦｅやＮｉＦｅがある。
【００７５】
スピン拡散長λｄ（μｍ）は電流（μＡ）（電圧Ｖｂ）が大きくなるに従って、長くなるなり、１ｍＡ（１０００μＡ）では、無バイアスのときの真性スピン拡散長λＮの１０倍を超えることになる。なお、逆方向のスピン拡散長λｕ（μｍ）は電流（μＡ）（電圧Ｖｂ）が大きくなるに従って、短くなる。
【００７６】
なお、上述のバイアス印加電極Ｃを構成する金属層ＰＣは、現実的な適用として、非磁性体であることが必要である。すなわち、バイアス印加電極の金属層ＰＣを強磁性体とした場合、この電極からもスピンが半導体内に注入され、ドリフトして蓄積されたスピンに、別途、強磁性体金属層ＰＣから注入されたスピンが重畳してしまう。これは本来の信号に対するノイズになるため、好ましくない。なお、比較例として、金属層ＰＣを強磁性体としたものについて、図１１〜図１３を用いて、説明しておく。
【００７７】
図１１は、比較例Ａに係るドリフト距離Ｌ１（μｍ）とスピン蓄積量Ｖｓ（ｍＶ）との関係を示すグラフである。
【００７８】
比較例Ａでは、バイアス印加電極Ｃを構成する金属層ＰＣ（図２参照）が強磁性体であるとし、ピンド層と金属層ＰＣの磁化の向きは平行であるとする。Ｌ１が１μｍの場合、バイアス電圧Ｖｂを０．５ｍＶ，１ｍＶ，２．５ｍＶ，３．５ｍＶ，５ｍＶと変化させ、それぞれの場合に電流源Ｊ（図２参照）から供給される電流を１００μＡ，２００μＡ，５００μＡ，７００μＡ，１ｍＡとする。Ｌ１が０μｍの場合と、１μｍの場合において、出力Ｖｓの符号が変化している。これは、強磁性体金属層ＰＣから注入されたスピンが重畳することで、本来の信号より大きなノイズが発生することを意味している。本来の信号は符号が正である。ノイズ成分と信号成分とは符号が逆であり、符号が負に変化しているということは、ノイズ成分が信号成分よりも大きくなっていることを示している。
【００７９】
図１２は、比較例Ｂに係るドリフト距離Ｌ１（μｍ）とスピン蓄積量Ｖｓ（ｍＶ）との関係を示すグラフであり（Ｌ１が１００μｍの場合）、図１３は、ドリフト距離Ｌ１（μｍ）とスピン蓄積量（ｍＶ）との関係を示すグラフ（Ｌ１が１００μｍ付近の拡大グラフ）である。
【００８０】
上記と同様に、比較例Ｂでは、バイアス印加電極Ｃを構成する金属層ＰＣ（図２参照）が強磁性体であるとし、ピンド層と金属層ＰＣの磁化の向きは平行であるとする。Ｌ１が１００μｍの場合、バイアス電圧Ｖｂを５０ｍＶ，１００ｍＶ，２５０ｍＶ、３５０ｍＶ，５００ｍＶと変化させ、それぞれの場合に電流源Ｊ（図２参照）から供給される電流を１００μＡ，２００μＡ，５００μＡ，７００μＡ，１ｍＡとする。Ｌ１が０μｍの場合と、１００μｍの場合において、出力Ｖｓの符号が変化しており、上記と同様に、ノイズ成分が信号成分よりも大きくなっていることを示している。
【００８１】
図１４は、実施例Ａに係るドリフト距離Ｌ１（μｍ）とスピン蓄積量Ｖｓ（ｍＶ）との関係を示すグラフである。
【００８２】
実施例Ａではバイアス印加電極Ｃを構成する金属層ＰＣ（図２参照）が非磁性体（Ａｌ）であるとする。Ｌ１が１μｍの場合、バイアス電圧Ｖｂを０．５ｍＶ，１ｍＶ，２．５ｍＶ，３．５ｍＶ，５ｍＶと変化させ、それぞれの場合に電流源Ｊ（図２参照）から供給される電流を１００μＡ，２００μＡ，５００μＡ，７００μＡ，１ｍＡとすると、Ｌ１が１μｍの位置でも、スピンが蓄積されていることがわかる。もちろん、バイアス電圧Ｖｂが大きいほどスピン蓄積量は大きい。金属層ＰＣは非磁性体からなるため、そこからのスピン注入ノイズは無く、純粋にドリフトしてきたスピンが信号成分として走行の終点位置に蓄積している。従って出力Ｖｓの符号の変化はなく、常に正であり、図１１〜図１３に示した比較例Ａ，Ｂのものよりも優れた信号伝達特性を有している。
【００８３】
図１５は、実施例Ｂに係るドリフト距離Ｌ１（μｍ）とスピン蓄積量Ｖｓ（ｍＶ）との関係を示すグラフであり（Ｌ１が３０μｍの場合）、図１６は、ドリフト距離Ｌ１（μｍ）とスピン蓄積量（ｍＶ）との関係を示すグラフ（Ｌ１が３０μｍ付近の拡大グラフ）である。
【００８４】
実施例Ｂではバイアス印加電極Ｃを構成する金属層ＰＣ（図２参照）が非磁性体（Ａｌ）であるとする。Ｌ１が３０μｍの場合、バイアス電圧Ｖｂを１５ｍＶ，３０ｍＶ，７５ｍＶ，１０５ｍＶ，１５０ｍＶと変化させ、それぞれの場合に電流源Ｊ（図２参照）から供給される電流を１００μＡ、２００μＡ、５００μＡ、７００μＡ、１ｍＡとすると、Ｌ１が３０μｍの位置でも、スピンが蓄積されていることがわかる。なお、図１６では電流が５００μＡ以下ではＶｓは略零である。もちろん、バイアス電圧Ｖｂが大きいほどスピン蓄積量は大きい。金属層ＰＣは非磁性体からなるため、そこからのスピン注入ノイズは無く、純粋にドリフトしてきたスピンが信号成分として走行の終点位置に蓄積している。従って出力Ｖｓの符号の変化はなく、常に正であり、図１１〜図１３に示した比較例Ａ，Ｂのものよりも優れた信号伝達特性を有している。
【００８５】
図１７は、実施例Ｃに係るドリフト距離Ｌ１（μｍ）とスピン蓄積量Ｖｓ（ｍＶ）との関係を示すグラフであり（Ｌ１が１００μｍの場合）、図１８は、ドリフト距離Ｌ１（μｍ）とスピン蓄積量（ｍＶ）との関係を示すグラフ（Ｌ１が１００μｍ付近の拡大グラフ）である。
【００８６】
実施例Ｃではバイアス印加電極Ｃを構成する金属層ＰＣ（図２参照）が非磁性体（Ａｌ）であるとする。Ｌ１が１００μｍの場合、バイアス電圧Ｖｂを５０ｍＶ，１００ｍＶ，２５０ｍＶ，３５０ｍＶ，５００ｍＶと変化させ、それぞれの場合に電流源Ｊ（図２参照）から供給される電流を１００μＡ，２００μＡ，５００μＡ，７００μＡ，１ｍＡとすると、Ｌ１が１００μｍの位置でも、スピンが蓄積されていることがわかる。なお、図１８では電流が５００μＡ以下ではＶｓは略零である。もちろん、バイアス電圧Ｖｂが大きいほどスピン蓄積量は大きい。金属層ＰＣは非磁性体からなるため、そこからのスピン注入ノイズは無く、純粋にドリフトしてきたスピンが信号成分として走行の終点位置に蓄積している。従って出力Ｖｓの符号の変化はなく、常に正であり、図１１〜図１３に示した比較例Ａ，Ｂのものよりも優れた信号伝達特性を有している。
【００８７】
上述のように、金属層ＰＣ（図２参照）に非磁性体を用いた場合（実施例Ａ〜Ｃ）、スピン蓄積は全てドリフトによるものであり、強磁性体を用いたもの（比較例Ａ，Ｂ）に比べてノイズ混入は少ない。以下、実測を行った。
【００８８】
図１９は、バイアス電圧Ｖｂ（Ｖ）と出力電圧Ｖ（ｍＶ）のドリフト距離Ｌ１毎の関係を示す図表であり、図２０は、バイアス電圧Ｖｂ（Ｖ）と出力電圧Ｖ（ｍＶ）のドリフト距離Ｌ１毎の関係を示すグラフである。
【００８９】
本例では、第２実施形態のスピン伝導素子を用い、実施例１ではＳｉの表面の全面に５×１０１９／ｃｍ３のリン（Ｐ）をドープしてｎ型Ｓｉを電気伝導に寄与する半導体領域とし、実施例２では、ＣＨ０〜ＣＨ３のみに同様にリン（Ｐ）をドープした。Ｓｉの厚さは１００ｎｍとした。寸法は前述の通りである。この素子を、フォトリソグラフィーとイオンミリングで作製した。トンネル障壁層はＭｇＯとし、強磁性層はＦｅとし、非磁性層からなる電極は全てＡｌからなることとし、Ｓｉのチャネルとオーミックコンタクトさせた。ドリフト距離Ｌ１を、１μｍ、３０μｍ、１００μｍとして変化させた。
【００９０】
実施例１では、電流源Ｊから１ｍＡの電子注入を行い、およそ１ｍＶのスピン蓄積を入力とし、単一のスイッチＳＷをＯＮさせた場合の出力電圧Ｖを測定した。バイアス電圧Ｖｂとともに出力の増大が観測され、スピン拡散長２μｍ以上の長い距離でスピンの伝導が確認された。実用的には０．００１ｍＶ以上の出力電圧Ｖが好ましいが、距離１００μｍでも、電圧５Ｖ以上でそれを満たしている。
【００９１】
バイアス電圧ＶｂのスイッチＳＷを同時にＯＮさせたときは、出力がＯＮしたスイッチＳＷの個数にほぼ反比例して低下したが、検出は十分に可能であった。また注入電流を上げることでも補償できる。バイアス電圧Ｖｂは直流電圧（ＤＣ）以外の電圧、すなわち、交流電圧やパルス電圧としても出力を得ることができた。
【００９２】
実施例２においては、出力Ｖのバイアス電圧依存性は実施例１とほぼ同じあったが、出力の大きさはいずれも約３０％増大した。これは、注入電極から出る電気力線の広がりが抑えられ、電場が大きくなったとして解釈できる。
【００９３】
図２１は、比較例１に係るスピン伝導素子の断面図である。
【００９４】
比較例１に係るスピン伝導素子においては、上述の実施形態に係るスピン伝導素子からバイアス印加電極を除いたものである。比較例１に係るスピン伝導素子では、バイアス印加電極がないため、スピン蓄積領域Ｒからのスピン流は、僅かな距離しか拡散することができず、したがって、マルチチャネル型のスピン伝導素子を構成することは困難である。また、スピン流吸収電極Ｂを２μｍ以上スピン流源Ａから離した場合には、出力Ｖはゼロとなる。
【００９５】
なお、上述のスピン伝導素子においては、従来知られている純スピン流の伝導を用いたスピントランジスタや磁気センサのような用途でもメリットがある。すなわち、ドリフト利用によって検出端子の設置場所を注入電極からスピン拡散長以上に離すことができ、また複数の場所で検出できる。その他、ドリフトは拡散過程より高速の過程なので、高周波化に向いており、ＧＨｚオーダーの信号も伝導できる利点があり、短いパルス信号のスピン情報も送ることができる。本発明は、スピン流を用いた磁気センサやスピン情報処理デバイス、スピン流回路或いはＭＲＡＭなどに用いられるスピン伝導素子に用いることができる。
【産業上の利用可能性】
【００９６】
本発明は、スピン伝導素子に用いることができる。
【符号の説明】
【００９７】
１…半導体基板、Ａ…スピン流源、Ｂ…スピン流吸収電極、ＰＢ１…検出用電極、Ｃ…バイアス印加電極。
【図１】
0005477060.tif 000004
【図２】
0005477060.tif 000005
【図３】
0005477060.tif 000006
【図４】
0005477060.tif 000007
【図５】
0005477060.tif 000008
【図６】
0005477060.tif 000009
【図７】
0005477060.tif 000010
【図８】
0005477060.tif 000011
【図９】
0005477060.tif 000012
【図１０】
0005477060.tif 000013
【図１１】
0005477060.tif 000014
【図１２】
0005477060.tif 000015
【図１３】
0005477060.tif 000016
【図１４】
0005477060.tif 000017
【図１５】
0005477060.tif 000018
【図１６】
0005477060.tif 000019
【図１７】
0005477060.tif 000020
【図１８】
0005477060.tif 000021
【図１９】
0005477060.tif 000022
【図２０】
0005477060.tif 000023
【図２１】
0005477060.tif 000024
【図２２】
0005477060.tif 000025