(57)【特許請求の範囲】
【請求項１】
磁気ランダム・アクセス・メモリを製造する方法であって、前記方法は、
キャップ層を磁気トンネル接合（ＭＴＪ）構造上に堆積させることと、
第１のスピンオン材料層を前記キャップ層上に堆積させることと、
前記第１のスピンオン材料層および前記キャップ層の少なくとも一部をエッチングすることと、
前記第１のスピンオン材料層を前記キャップ層上に堆積させる前に前記キャップ層上に層間絶縁膜（ＩＬＤ）層を堆積させることと、
前記第１のスピンオン材料層を堆積させる前に化学的機械的研磨操作を前記ＩＬＤ層の少なくとも一部上で行うことと、
前記第１のスピンオン材料層の中心厚さが前記第１のスピンオン材料層の外側厚さと異なるように、前記スピンオン材料のプロファイルを制御することと
を備える方法。
【請求項２】
磁気ランダム・アクセス・メモリを製造する方法であって、前記方法は、
キャップ層を磁気トンネル接合（ＭＴＪ）構造上に堆積させることと、
第１のスピンオン材料層を前記キャップ層上に堆積させることと、
前記第１のスピンオン材料層および前記キャップ層の少なくとも一部をエッチングすることと、
前記第１のスピンオン材料層の中心厚さが前記第１のスピンオン材料層の外側厚さと異なるように、前記スピンオン材料のプロファイルを制御することと
を備える方法。
【請求項３】
前記第１のスピンオン材料層を前記キャップ層上に堆積させる前に前記キャップ層上に層間絶縁膜（ＩＬＤ）層を堆積させることをさらに備える請求項２に記載の方法。
【請求項４】
前記第１のスピンオン材料層および前記キャップ層をエッチングした後に前記ＭＴＪ構造の一部が露出される請求項１または２に記載の方法。
【請求項５】
前記露出部分は前記ＭＴＪ構造の上部電極コンタクト層部分を含む請求項４に記載の方法。
【請求項６】
前記第１のスピンオン材料層を堆積させた後、および前記第１のスピンオン材料層および前記キャップ層をエッチングした後に第２のスピンオン材料層を前記キャップ層上に堆積させることをさらに備える請求項１または２に記載の方法。
【請求項７】
前記ＭＴＪ構造の一部を露出させるために前記第２のスピンオン材料層をエッチングすることをさらに備える請求項６に記載の方法。
【請求項８】
エッチング後に、前記ＭＴＪ構造の上部電極コンタクト層が露出されていることを検知することをさらに備える請求項１または２に記載の方法。
【請求項９】
複数回のＳＯＭ堆積およびエッチングサイクルを前記ＭＴＪの上部を開けるために実行することをさらに備える請求項１または２に記載の方法。
【請求項１０】
前記スピンオン材料はスピンオンガラスである請求項１または２に記載の方法。
【請求項１１】
前記スピンオン材料はフォトレジスト材料である請求項１または２に記載の方法。
【請求項１２】
前記スピンオン材料は有機反射防止膜（ＡＲＣ）材料である請求項１または２に記載の方法。
【請求項１３】
前記スピンオン材料のプロファイルは凸状プロファイルおよび凹状プロファイルのうちの一方である請求項１または２に記載の方法。
【請求項１４】
磁気トンネル接合（ＭＴＪ）構造上に堆積されたキャップ層上に第１のスピンオン材料層を堆積させる手段と、
前記第１のスピンオン材料層を堆積させる前に層間絶縁膜（ＩＬＤ）層を前記キャップ層上に堆積させる手段と、
を備え、
スピンオン材料層を堆積させる前記手段は、前記第１のスピンオン材料層の中心厚さが前記第１のスピンオン材料層の外側厚さと異なるように、前記スピンオン材料のプロファイルを制御するように構成される、
システム。
【請求項１５】
第１のスピンオン材料層を堆積させる前記手段は、前記第１のスピンオン材料層を前記キャップ層上に堆積させる前に前記スピンオン材料層のプロファイルの調整を可能にするように構成される請求項１４に記載のシステム。
【請求項１６】
磁気ランダム・アクセス・メモリを製造する方法であって、前記方法は、
キャップ層を磁気トンネル接合（ＭＴＪ）構造上に堆積させることと、
第１のスピンオン材料層の凸状プロファイルおよび凹状プロファイルの一方を選択することと、
前記第１のスピンオン材料層を前記キャップ層上に堆積させることと、
前記第１のスピンオン材料層および前記キャップ層の少なくとも一部をエッチングすることと、
を備え、
前記第１のスピンオン材料層の中心厚さが前記第１のスピンオン材料層の外側厚さと異なる、方法。
【請求項１７】
前記スピンオン材料はスピンオンガラスである請求項１６に記載の方法。
【請求項１８】
前記スピンオン材料はフォトレジスト材料である請求項１６に記載の方法。
【請求項１９】
前記スピンオン材料は有機反射防止膜（ＡＲＣ）材料である請求項１６に記載の方法。
【請求項２０】
さらに前記エッチング後に前記有機反射防止膜（ＡＲＣ）材料を剥離することを備える請求項１９に記載の方法
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は一般に磁気ランダム・アクセス・メモリを製造するシステムおよび方法に関する。
【背景技術】
【０００２】
技術の進歩は、より小型でより強力なコンピューティング機器をもたらしている。現在では、様々な携帯用パーソナルコンピューティング機器が存在し、例えば小型軽量でユーザが持ち運びしやすい携帯無線電話、携帯情報端末（ＰＤＡ）、ページング機器のような無線コンピューティング機器を含む。もっと具体的には、セルラ電話やインターネットプロトコル（ＩＰ）電話のような携帯無線電話が音声およびデータパケットを無線ネットワーク上で通信できる。さらに、このような多くの無線電話はこれに組み込まれる別タイプの機器を含む。例えば、１つの無線電話がディジタル静止画カメラ、ディジタル・ビデオ・カメラ、ディジタルレコーダ、オーディオ・ファイル・プレーヤをも含み得る。また、このような無線電話は、インターネットにアクセスするために使用可能なウェブ・ブラウザ・アプリケーションのようなソフトウェアアプリケーションを含む実行可能命令を処理できる。そういうものとして、これら無線電話はかなりの計算能力を持つことができる。
【発明の概要】
【０００３】
電力消費の低減は、このような携帯機器内でのより小さな回路構成および動作電圧をもたらすものである。構成サイズおよび動作電圧の低減は、電力消費を低減する一方で、製造プロセス変動に対する過敏性を増大させる。それゆえ、低減された構成サイズでメモリ装置の信頼性を向上できる製造技術が望ましい。
【０００４】
１つの特定実施形態では、方法が開示される。この方法は、キャップ層を磁気トンネル接合（ＭＴＪ：magnetic tunnel junction）構造上に堆積させることを備える。この方法は、さらに第１のスピンオン材料層を前記キャップ層上に堆積させること、および前記第１のスピンオン材料層および前記キャップ層の少なくとも一部をエッチングすることを備える。
【０００５】
他の特定実施形態では、装置が開示される。この装置は、磁気トンネル接合（ＭＴＪ）構造と、前記ＭＴＪ構造にコンタクトするキャップ層とを備える。また、この装置は前記キャップ層の側壁部分にコンタクトするスピンオン材料層と、少なくとも前記スピンオン材料層および前記ＭＴＪ構造の一部にコンタクトする導電層も備える。前記キャップ層は前記ＭＴＪ構造の電極コンタクト層の一部を露出させるようにエッチングされており、この導電層は前記ＭＴＪ構造の前記電極コンタクト層の露出部分に電気的にコンタクトしている。
【０００６】
他の特定実施形態では、システムが開示される。このシステムは磁気トンネル接合（ＭＴＪ）構造上に堆積されたキャップ層上にスピンオン材料層を堆積させる手段を備え、層間絶縁膜（ＩＬＤ）層が前記スピンオン材料層を堆積させる前に前記キャップ層上に堆積される。
【０００７】
磁気ランダム・アクセス・メモリを製造するシステムおよび方法の開示実施形態の少なくとも１つにより提供される１つの格別な利点は改善された歩留りである。この磁気ランダム・アクセス・メモリを製造するシステムおよび方法の開示実施形態の少なくとも１つにより提供される他の格別な利点は、磁気ランダム・アクセス・メモリの改善された信頼性である。
【０００８】
本開示の他の態様、利点および特徴は、次の部分：図面の簡単な説明、詳細な説明、および特許請求の範囲を含む本出願全体を考察して明らかになるはずである。
【図面の簡単な説明】
【０００９】
【図１】製造における磁気ランダム・アクセス・メモリのキャップ層の堆積を示す特定の例示的実施形態の横断面図である。
【図２】製造における磁気ランダム・アクセス・メモリの層間絶縁膜（ＩＬＤ）の堆積を示す特定の例示的実施形態の横断面図である。
【図３】製造における磁気ランダム・アクセス・メモリの化学的機械的平坦化（ＣＭＰ）を示す特定の例示的実施形態の横断面図である。
【図４】製造における磁気ランダム・アクセス・メモリを示す特定の例示的実施形態の横断面図である。
【図５】製造における磁気ランダム・アクセス・メモリのスピンオン材料（ＳＯＭ）層の堆積を示す特定の例示的実施形態の横断面図である。
【図６】製造における磁気ランダム・アクセス・メモリのスピンオン材料層およびキャップ層のエッチングを示す特定の例示的実施形態の横断面図である。
【図７】製造中におけるスピンオン材料層およびキャップ層のエッチング後のランダム・アクセス・メモリを示す特定の例示的実施形態の横断面図である。
【図８】製造中における磁気ランダム・アクセス・メモリの第２のスピンオン材料（ＳＯＭ）層の堆積を示す特定の例示的実施形態の横断面図である。
【図９】製造における磁気ランダム・アクセス・メモリの第２のスピンオン材料層およびキャップ層のエッチングを示す特定の例示的実施形態の横断面図である。
【図１０】磁気ランダム・アクセス・メモリの製造中における第２のスピンオン材料層、第１のスピンオン材料およびキャップ層のエッチング後の磁気ランダム・アクセス・メモリを示す特定の例示的実施形態の横断面図である。
【図１１】製造における磁気ランダム・アクセス・メモリの磁気トンネル接合の対応コンタクト電極にコンタクトする導電層を含む磁気ランダム・アクセス・メモリの特定の例示的実施形態の横断面図である。
【図１２】磁気ランダム・アクセス・メモリを製造するためのスピンオン材料層の不均一な堆積を示す特定の例示的実施形態の図である。
【図１３】磁気ランダム・アクセス・メモリを製造する方法の特定の例示的実施形態の流れ図である。
【発明を実施するための形態】
【００１０】
図１を参照すると、製造における磁気ランダム・アクセス・メモリのキャップ層の堆積を示す特定の例示的実施形態が全体として１００で指示される。磁気ランダム・アクセス・メモリ１０２は基板１０３上に製造され、見本である磁気トンネル接合構造（ＭＴＪ）１０４、１３０、１４０、１５０、１６０、１７０、および１８０を含む複数のＭＴＪを含む。磁気ランダム・アクセス・メモリ１０２上に堆積される材料１２０はキャップ層１１２を形成する。１つの特定の例示的実施形態では、材料１２０は、窒化ケイ素、炭化ケイ素、や他の電気的絶縁材料、または材料の組み合わせである。磁気ランダム・アクセス・メモリ１０２の製造では、材料１２０の堆積が通常、層間絶縁膜層および保護スピンオン材料層の堆積に先立って行われる。
【００１１】
図２を参照すると、製造における磁気ランダム・アクセス・メモリの層間絶縁膜（ＩＬＤ）の堆積を示す特定の例示的実施形態の横断面図が示され、全体として２００で指示される。ＭＲＡＭ２０２は基板２０３上において部分的に形成されている。ＭＲＡＭ２０２はＭＴＪ２０４を含む複数の磁気トンネル接合（ＭＴＪ）セルを含む。ＭＴＪ２０４は、下部強磁性層２０６（本願では「固定層」または「ピン止め層」ともいう）、トンネル障壁２０８、および上部電極コンタクト層２１０（本願では「強磁性自由層」または「自由層」ともいう）を含む。ＭＴＪ２０４は基板２０３を覆い得るキャップ層２１２で実質的に囲まれる。ＭＴＪ２０４は、層間絶縁膜（ＩＬＤ）材料２２４をキャップ層２１２上に堆積させることにより形成される層間絶縁膜（ＩＬＤ）層２１４で囲まれてもよい。層間絶縁膜材料２２４の堆積は、例えば、化学蒸着や物理蒸着によって、あるいは他の堆積技術によって実現されてもよい。１つの特定説明例では、層間絶縁膜材料２２４がシリコン酸化膜または他の電気的絶縁材料であってよい。
【００１２】
図３を参照すると、製造における磁気ランダム・アクセス・メモリの化学的機械的平坦化（ＣＭＰ）を示す特定の例示的実施形態の横断面図が示され、全体として３００で指示される。１つの特定の実施形態において、図３は図２のＭＲＡＭ２０２の製造のＣＭＰステージを描いている。磁気ランダム・アクセス・メモリ３０２はＭＴＪセル３０４のような複数のＭＴＪセルを含む。これらＭＴＪセルの各々はＩＬＤ層３１４を形成するＩＬＤ材料で囲まれており、これらＭＴＪセルの各々はＩＬＤ層３１４で覆われている。ＭＲＡＭ３０２は基板３０３上に製造されたもので、回転可能なマウント装置３０１上に設置される。化学物質ディスペンサ３２２は平坦化工程で使用されるべき化学物質３２４を投与できる。機械的平坦化装置３２０は回転可能なもので、ＩＬＤ層３１４を含むＭＲＡＭ３０２の上部を平坦化するために投与化学物質３２４と併用できる。
【００１３】
図４を参照すると、製造における磁気ランダム・アクセス・メモリの特定の例示的実施形態の横断面図が示され、全体として４００で指示される。１つの特定の実施形態において、図４は図２のＭＲＡＭ２０２の製造の平坦化後のステージを描いている。製造における磁気ランダム・アクセス・メモリ４０２はＭＴＪ４０４のような複数のＭＴＪを含む。ＭＲＡＭ４０２は、例えば、図３に示すような化学的機械的平坦化や他の平坦化技術によって平坦化されている。キャップ層４１２は、上部電極コンタクト層部分４１０、トンネル障壁４０８、およびピン止め層４０６を含むＭＴＪ４０４の内側部分を保護する。平坦化の結果として、キャップ層４１２を囲むＩＬＤ層４１４が部分的に除去され、キャップ層４１２の最上部のキャップ層部分４１６を露出させる。後続のエッチング処理中、一般にＩＬＤ層４１４と異なる材料からなるキャップ層４１２はＩＬＤ層４１４より低速でエッチングし得る。付加的保護層がなければ、エッチング処理中に各ＭＴＪの周りのＩＬＤ層４１４の後退が生じ得る。
【００１４】
図５を参照すると、製造における磁気ランダム・アクセス・メモリのスピンオン材料（ＳＯＭ）層の堆積を示す特定の例示的実施形態の横断面図が全体として５００で指示される。１つの特定の実施形態において、図５は図２のＭＲＡＭ２０２の製造のＳＯＭ堆積ステージを描いている。ＭＲＡＭ５０２は、ＭＴＪ５０４のような複数のＭＴＪを含む。ＭＲＡＭ５０２は回転可能な支持構造５０１上に配置され得る。ＳＯＭディスペンサ５４０は、支持構造５０１に対して半径方向に、支持構造５０１の回転軸５４６から半径方向距離５４４だけ隔てられて位置決めされ得る。ＳＯＭディスペンサ５４０は、支持構造５０１が回転する間にスピンオン材料（ＳＯＭ）５４２を投与できる。支持構造５０１の回転角加速度および回転角速度は調整可能である。半径方向距離５４４は堆積中に変化させられ、スピンオン材料をＭＲＡＭ５０２の上部を横切って堆積されるようにできる。支持構造５０１の回転角加速度および回転角速度を調整することは、堆積されるＳＯＭ層５３０の厚さプロファイル（本願では半径方向プロファイルともいう）および厚さ均一性を変化させることができる。ＳＯＭ５４２の堆積中の半径方向距離５４４を変化させることにより、どちらも予め堆積されているＩＬＤ層５１４とキャップ層５１２を覆うＳＯＭ層５３０を形成して、ＩＬＤ層５１４をキャップ層５１３の下部とＳＯＭ層５３０との間に位置させることができる。
【００１５】
ＳＯＭ層５３０の半径方向プロファイル、すなわちＭＲＡＭ５０２の中心からの距離の関数としてのＳＯＭ層５３０の厚さは、ディスペンサ半径方向速度のプロファイルを時間の関数として選択することによって予め決定できる。例えば、支持構造５０１が回転する際に実質的に一定のレートでＳＯＭを投与するようにＳＯＭディスペンサ５４０の均一な半径方向速度を選択すれば、実質的に均一な厚さを有するＳＯＭ層５３０を作り出すこともできる。他の特定の例示的実施形態では、支持構造５０１の回転時におけるディスペンサ５４０の不均一な半径方向速度を選択することにより、例示的非限定的な例としては、凹状プロファイルや凸状プロファイルのような不均一なプロファイルを作り出すこともできる。また、ＳＯＭ５４２の投与が完了した後で、支持構造５０１の回転角速度および回転角加速度を調整することにより、ＳＯＭ層５３０の半径方向プロファイルおよび厚さ均一性を変更することもできる。
【００１６】
図６を参照すると、製造における磁気ランダム・アクセス・メモリのスピンオン材料層およびキャップ層のエッチングを示す特定の例示的実施形態の横断面図が示され、全体として６００で指示される。１つの特定の実施形態において、図６は図２のＭＲＡＭ２０２の製造のエッチングステージを描いている。ＭＲＡＭ６０２はＭＴＪ６０４のような複数のＭＴＪを含み、ＭＲＡＭ６０２の一部を化学エッチングチャンバ６５０に浸すことによって行われ得る、ドライエッチングやウェットエッチングのような、エッチング処理を施すことができる。このエッチング処理に先立ち、キャップ層６１２、ＩＬＤ層６１４、およびＳＯＭ層６３０が上部電極コンタクト層部分６１０上に堆積されている。ＭＴＪ６０４の上部電極コンタクト層部分６１０は、エッチング処理中にキャップ層６１２によって化学エッチングチャンバ６５０から保護され得る。エッチング処理中、ＳＯＭ層６３０の一部がエッチングされ、キャップ層６１２の一部が化学エッチングチャンバ６５０に露出されるときにキャップ層６１２の露出部分もエッチングされ得る。ＳＯＭ層６３０は化学エッチングチャンバ６５０によってエッチングされることからＩＬＤ層６１４を保護するのに役立ち得る。ＳＯＭ層６３０は、エッチングされることからキャップ層６１２を保護することもできる。ＳＯＭ層６３０の一部をエッチングした後、キャップ層６１２の一部は化学エッチングチャンバ６５０に露出し得る。ＳＯＭ層６３０のエッチングされていない部分は、化学エッチングチャンバ６５０からＩＬＤ層６１４を保護し続けることができる。
【００１７】
図７を参照すると、製造中におけるスピンオン材料層およびキャップ層のエッチング後のランダム・アクセス・メモリを示す特定の例示的実施形態の横断面図が示される。１つの特定の実施形態において、図７は図２のＭＲＡＭ２０２の製造のエッチング後ステージを描いている。ＭＲＡＭ７０２はＭＴＪ７０４のような複数のＭＴＪを含む。キャップ層７１２の一部はＭＴＪ７０４の上部電極コンタクト部分７１０を露出させるためにエッチング除去されている。ＩＬＤ層７１４は製造のエッチングステージ中においてＳＯＭ層７３０の一部によって保護され得る。ＩＬＤ層７１４はそのまま残り、キャップ層７１２の側壁部分７１３への構造的支持を提供できる。ＭＴＪ７０４の上部電極コンタクト部分７１０は、この後導電層（図示せず）にコンタクトして設置され得る。同様に、ＭＲＡＭ７０２のＭＴＪの各々は、対応ＭＴＪの上部電極コンタクト部分（本願では「上部電極コンタクト窓」ともいう）を露出させるために除去されるキャップ層７１２の一部を持つことができる。ＭＴＪの上部電極コンタクト部分の開口は、目視検査によって、または、ＭＴＪ７０４の上部電極部分７１０に電気的にコンタクトする電気プローブ７６０のような電気プローブを使用して検知できる。
【００１８】
各ＭＴＪの対応上部電極コンタクト部分は、この後導電層にコンタクトして設置され得る。導電層（図示せず）は各ＭＴＪを隣接ＭＴＪから隔てるようにパターニングされることができる。ＭＴＪの特定の上部電極コンタクト部分が導電層に接続されてもよい。導電層は接続（図示せず）をとるために配線金属線に接続され得る。
【００１９】
図８を参照すると、製造における磁気ランダム・アクセス・メモリの第２のスピンオン材料（ＳＯＭ）層の堆積を示す特定の例示的実施形態の横断面図が全体として８００で指示される。製造中におけるＭＲＡＭ８０２はＭＴＪ８０４のような複数のＭＴＪを含む。ＭＲＡＭ８０２は回転可能な支持構造８０１上に配置された基板８０３上に製造される。ＳＯＭディスペンサ８４０はＭＲＡＭ８０２の一部上にＳＯＭ８４２を投与できる。ディスペンサ８４０は回転可能な支持構造８０１の回転軸８４６に対して半径方向距離８４４のところに位置決めでき、半径方向距離８４４は時間と共に変化してよい。ＭＲＡＭ８０２は、各ＭＴＪをそれぞれが囲むキャップ層８１２およびＩＬＤ層８１４を覆って保護するもので予め堆積されてエッチングされた第１のＳＯＭ層８３０を含む。第１のＳＯＭ層８３０の複数の部分はエッチングプロセスを経て除去されていてもよい。ＭＲＡＭ８０２上に堆積されたＳＯＭ８４２は、キャップ層８１２およびＩＬＤ層８１４をさらに覆って保護する第２のＳＯＭ層８３２を形成している。他の特定の例示的実施形態において、第１のＳＯＭ層８３０は、第２のＳＯＭ８４２が堆積される前に剥離されてよい。支持構造８０１は、経時的に変化させるか経時的にほぼ一定されるか選択可能な回転速度を有してよい。ディスペンサの半径方向距離８４４は、一定の半径方向速度プロファイルまたは非線形の半径方向速度プロファイルで経時的に変化してよい。
【００２０】
第２のＳＯＭ層８３２は第１のＳＯＭ層８３０の上に選択可能な層厚プロファイルで堆積できる。１つの特定の例示において、ディスペンサ８４０の半径方向速度プロファイルは非線形であり、第１のＳＯＭ層８３０上に堆積された結果の第２のＳＯＭ層８３２のプロファイルは支持構造８０１が回転されているときのディスペンサ８４０の半径方向速度プロファイルに依存して凸状または凹状になり得る。他の特定の例示において、ディスペンサ８４０の半径方向速度は一定であり、第２のＳＯＭ層８３２は第１のＳＯＭ層８３０全体に渡ってほぼ一定の厚さを持つことになる。第２のＳＯＭ層８３２はＭＲＡＭ８０２の製造中に第２のエッチング処理に対抗する付加的な保護を提供してよい。
【００２１】
図９を参照すると、製造における磁気ランダム・アクセス・メモリの第２のスピンオン材料層およびキャップ層のエッチングを示す特定の例示的実施形態の横断面図が示される。ＭＴＪ９０４のような複数のＭＴＪを含むＭＲＡＭ９０２は、ＭＲＡＭ９０２の一部をエッチングチャンバ９５０に浸すことによってエッチング処理を施される。ＭＲＡＭ９０２は第１のＳＯＭ層９３０上に予め堆積された第２のＳＯＭ層９３２を含む。第２のＳＯＭ層９３２は、第１のＳＯＭ層９３０によってエッチングチャンバ９５０から保護され得るキャップ層９１２に付加的保護を提供する。第２のＳＯＭ層９３２および第１のＳＯＭ層９３０はエッチング処理中にＩＬＤ層９１４も保護できる。ＭＲＡＭ９０２上に複数のＳＯＭ層を堆積させることにより、各ＭＴＪを囲むＩＬＤ層９１４を過度にエッチングせずに上部電極コンタクト層部分９１０のようなＭＴＪの１つの上部電極コンタクト層部分を露出させるようにエッチングを制御できる。１つの特定の例示的実施形態において、エッチングはＭＲＡＭ９０２上にＳＯＭ層を堆積させるたびに行ってよい。各ＭＴＪを囲むＩＬＤ層９１４のエッチングを低減すると、ＩＬＤ層９１４が各ＭＴＪを囲むキャップ層９１２の側壁部分９１３を支持してＭＲＡＭ９０２の構造的完全性を高めることができる。第２のＳＯＭ層９３２を追加すれば、ＭＲＡＭ装置歩留まりがエッチング期間のようなプロセスパラメータのより大きな許容窓によって改善され得る。
【００２２】
図１０を参照すると、磁気ランダム・アクセス・メモリ（ＭＲＡＭ）の製造中におけるエッチング後の磁気ランダム・アクセス・メモリを示す特定の例示的実施形態の横断面図が示される。ＭＲＡＭ１００２は１回または複数回のエッチング処理を施されており、第１のＳＯＭ層１０３０および第２のＳＯＭ層１０３２を含む。キャップ層１０１２の最上部はエッチング処理によって除去され、上部電極コンタクト層部分１０１０を露出させている。上部電極コンタクト層部分１０１０はこの後電気的コンタクト層（図示せず）に接続され得る。側壁部分１０１３を含むキャップ層１０１２の側壁部分は、第１のＳＯＭ層１０３０および第２のＳＯＭ層１０３２によってエッチングから保護されている。第１のＳＯＭ層１０３０および第２のＳＯＭ層１０３２の複数の部分は除去される。第１のＳＯＭ層１０３０および第２のＳＯＭ層１０３２の残りの部分は各ＭＴＪを囲むＩＬＤ層１０１４を保護でき、このＩＬＤ層１０１４は各ＭＴＪの構造的完全性を高めることができる。上部電極コンタクト層部分１０１０を開ける複数回のＳＯＭ堆積−エッチングサイクルにより、ＭＲＡＭ１００２の構造的完全性が改善され、エッチングの均一性や選択性のようなプロセスパラメータの製造プロセス窓が緩和できる。ＭＲＡＭ１００２の構造的完全性および製造プロセス窓の拡大の両方が製造歩留まりを向上できる。
【００２３】
図１１を参照すると、磁気ランダム・アクセス・メモリ（ＭＲＡＭ）の特定の例示的実施形態が示され、全体として１１００で指示される。製造におけるＭＲＡＭ１１００はＭＴＪ１１０４のような複数のＭＴＪを含むもので、エッチングを施されて上部電極コンタクト層部分１１１０を露出させている。上部電極コンタクト層部分１１１０はエッチングに続いて堆積された導電層１１７０にコンタクトするように示される。キャップ層１１１２はＭＴＪ１１０４の電気活性部分を保護する側壁部分１１１３のような複数の側壁部分を含む。ＳＯＭ層１１３０は各ＭＴＪを囲むＩＬＤ層１１１４を保護する。上部電極コンタクト層部分１１１０は、各ＭＴＪを他のＭＴＪから隔てるようにパターニングされ得る。各ＭＴＪは導電層１１７０を介して外界に接続され得る。エッチング中にＩＬＤ層１１１４を保護し、側壁部分１１１３のようなキャップ層１１１２の複数の部分を保護する１層または複数のＳＯＭ層１１３０を堆積させることにより、ＭＲＡＭ製造プロセスパラメータ窓を拡大し、より大きな歩留まりを達成することができる。
【００２４】
図１２を参照すると、磁気ランダム・アクセス・メモリ（ＭＲＡＭ）を製造するためのスピンオン材料層の不均一な堆積を示す特定の例示的実施形態の図が全体として１２００で指示される。基板１２０３は回転可能なマウント構造体１２０１上に配置される。基板１２０３は図４のＭＴＪ４０４のような１つまたは複数のＭＴＪを含むＭＲＡＭを形成するように部分的にパターニングされている。ＳＯＭディスペンサ１２４０はマウント構造体１２０１の回転軸１２４６から調整可能な半径方向距離１２４４のところに位置決めでき、この半径方向距離１２４４は経時的に変化してよい。ディスペンサ１２４０は基板１２０３上に堆積されるＳＯＭ材料１２４２を投与することができる。ディスペンサ１２４０によるＳＯＭ材料投与のレートは選択可能である。１つの特定の例示的実施形態において投与レートは経時的にほぼ一定になるように選択され得る。他の特定の例示的実施形態において投与レートは、経時的に変化し得るように選択され得る。ディスペンサ１２４０の半径方向速度のレートは選択可能である。半径方向速度プロファイル（経時的半径方向距離）の選択およびＳＯＭディスペンサ１２４０によるＳＯＭ液の投与レートの選択によって、所定の厚さプロファイルの堆積ＳＯＭ層１２３０を作り出すことができる。１つの特定の非限定的例示では、均一な投与レートおよびディスペンサ１２４０の一定の半径方向速度により、基板１２０３全体に渡って実質的に一定の厚さを有する堆積ＳＯＭ層を作ることができる。他の特定の例示では、ＳＯＭ液１２４２の不均一な投与レートおよびディスペンサ１２４０の均一または不均一な半径方向速度プロファイルにより、不均一な厚さプロファイルのＳＯＭ層１２３０を作ることができる。さらに他の特定の例示では、ＳＯＭ液の均一な投与およびディスペンサ１２４０の不均一な半径方向速度プロファイルにより、不均一な厚さプロファイルのＳＯＭ層１２３０を作ることができる。厚さプロファイルは、ＳＯＭ液の投与レートプロファイル、およびディスペンサ１２４０の半径方向速度プロファイルを含み得る要因に依存して一定、凸状または凹状とすることができる。
【００２５】
１つの特定の例示的実施形態では、基板の外側部分、すなわち外周部分が中心の部分より大きいエッチングレートになり、凹状ＳＯＭ層１２３０形状がエッチング中に基板１２０３の外側部分および基板１２０３上で製造中のＭＲＡＭ（図示せず）を保護するために有利になり得る。１つの特定の例示では、不均一なＳＯＭ層厚さプロファイル１２８０がエッチングプロセス中に基板１２０３の外周部分により大きな保護を提供するために用いられ得る。例えばＳＯＭ層厚さプロファイル１２８０は、基板１２０３の中心からの半径方向距離に対して概ね直線的に変化する厚さを示し、凹状のＳＯＭ層１２３０を作り出す。凹状の厚さプロファイルのような不均一なＳＯＭ厚さプロファイルは製造におけるＭＲＡＭ構造のウェーハ上外側部分をＭＲＡＭの製造中のオーバーエッチングに対して保護することができる。不均一なＳＯＭ厚さプロファイルは基板の不均一性を補償し、複数のＭＴＪ構造の各々の上部をより均一にすることができる。
【００２６】
図１３を参照すると、磁気ランダム・アクセス・メモリを製造する方法の特定の例示的実施形態の流れ図が示される。ブロック１３０２では、層間絶縁膜（ＩＬＤ）が磁気ランダム・アクセス・メモリ（ＭＲＡＭ）の磁気トンネル接合（ＭＴＪ）キャップ層上に堆積される。ブロック１３０４に進み、化学的機械的平坦化（ＣＭＰ）プロセスがＩＬＤ層に施される。ブロック１３０６に進み、スピンオンガラス、フォトレジスト、反射防止膜、有機材料、または無機材料などのスピンオン材料（ＳＯＭ）がＭＴＪキャップ層およびＩＬＤ層上に堆積され、エッチング処理中にキャップ層およびＩＬＤ層を保護するのに役立つことができる。（無機ＳＯＭ材料が使用される場合には、高密度化加熱プロセスが適用されてもよい。）ブロック１３０８に移動し、エッチング処理が行われ、ＳＯＭ層および露出してよいキャップ層をエッチングする。（ＳＯＭが有機材料である場合、ＳＯＭはエッチング後に剥離されてよい。）判断ブロック１３１０に進み、上部電極コンタクト層窓（本願では「上部電極コンタクト層部分」ともいう）が開いているかどうか判定される。上部電極コンタクト層窓が各ＭＴＪにおいて開いているとき、この方法は１３１４で終了する。上部電極コンタクト窓が各ＭＴＪにおいて開いていないとき、この方法は判断ブロック１３１２に進み、ここで、付加的なＳＯＭ層が後続のエッチング処理においてＩＬＤおよびキャップ層の一部をさらに保護するために堆積させるべきかどうか判定される。後続のエッチング処理に先立って付加的ＳＯＭ層を堆積させる判定がブロック１３１２でなされると、ブロック１３０６に戻り、このＳＯＭ層がブロック１３０８における後続のエッチングに先立って堆積される。ブロック１３１２で他のＳＯＭ層を追加すべきでないと判定されると、処理は、以前に堆積されたＳＯＭ層およびキャップ層の一部上で行われる付加的なエッチング処理をブロック１３０８で続ける。
【００２７】
開示実施形態の前記記述は当業者が開示の実施形態を実施または使用可能にするために提供されたものである。これら実施形態に対する様々な変形は当業者にとって容易に明らかなはずであり、ここで定義された原理はこの開示範囲を逸脱することなく他の実施形態にも適用可能である。従って、本開示はここに示す実施形態だけに限定されることは意図されず、添付の特許請求の範囲で定義される原理および新規な特徴に整合可能な最大範囲に従うべきものである。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
キャップ層を磁気トンネル接合（ＭＴＪ）構造上に堆積させることと、
第１のスピンオン材料層を前記キャップ層上に堆積させることと、
前記第１のスピンオン材料層および前記キャップ層の少なくとも一部をエッチングすることと、
を備える方法。
［Ｃ２］
前記第１のスピンオン材料層を前記キャップ層上に堆積させる前に前記キャップ層上に層間絶縁膜（ＩＬＤ）層を堆積させることをさらに備えるＣ１に記載の方法。
［Ｃ３］
前記第１のスピンオン材料層を堆積させる前に化学的機械的研磨操作を前記ＩＬＤ層の少なくとも一部上で行うことをさらに備えるＣ２に記載の方法。
［Ｃ４］
前記第１のスピンオン材料層および前記キャップ層をエッチングした後に前記ＭＴＪ構造の一部が露出されるＣ１に記載の方法。
［Ｃ５］
前記露出部分は前記ＭＴＪ構造の上部電極コンタクト層部分を含むＣ４に記載の方法。
［Ｃ６］
前記第１のスピンオン材料層を堆積させた後、および前記第１のスピンオン材料層および前記キャップ層をエッチングした後に第２のスピンオン材料層を前記キャップ層上に堆積させることをさらに備えるＣ１に記載の方法。
［Ｃ７］
前記ＭＴＪ構造の一部を露出させるために前記第２のスピンオン材料層をエッチングすることをさらに備えるＣ６に記載の方法。
［Ｃ８］
エッチング後に、前記ＭＴＪ構造の上部電極コンタクト層が露出されていることを検知することをさらに備えるＣ１に記載の方法。
［Ｃ９］
複数回のＳＯＭ堆積およびエッチングサイクルを前記ＭＴＪの上部を開けるために実行することをさらに備えるＣ１に記載の方法。
［Ｃ１０］
前記スピンオン材料はスピンオンガラスであるＣ１に記載の方法。
［Ｃ１１］
前記スピンオン材料はフォトレジスト材料であるＣ１に記載の方法。
［Ｃ１２］
前記スピンオン材料は有機反射防止膜（ＡＲＣ）材料であるＣ１に記載の方法。
［Ｃ１３］
前記第１のスピンオン材料層の中心厚さが前記第１のスピンオン材料層の外側厚さと異なるように、前記スピンオン材料のプロファイルを制御することをさらに備える、Ｃ１に記載の方法。
［Ｃ１４］
磁気トンネル接合（ＭＴＪ）構造と、
前記ＭＴＪ構造にコンタクトするキャップ層と、
前記キャップ層の側壁部分にコンタクトするスピンオン材料層と、
少なくとも前記スピンオン材料層および前記ＭＴＪ構造の一部にコンタクトする導電層と
を備え、
前記キャップ層は前記ＭＴＪ構造の電極コンタクト層の一部を露出させるようにエッチングされており、
前記導電層は前記ＭＴＪ構造の前記電極コンタクト層の露出部分に電気的にコンタクトしている装置。
［Ｃ１５］
前記スピンオン材料層は無機材料を備えるＣ１４に記載の装置。
［Ｃ１６］
前記スピンオン材料層は有機材料を備えるＣ１４に記載の装置。
［Ｃ１７］
前記キャップ層の下部と前記スピンオン材料層の間に位置する層間絶縁膜（ＩＬＤ）層をさらに備えるＣ１４に記載の装置。
［Ｃ１８］
前記キャップ層のエッチングの前に、前記スピンオン材料層が前記キャップ層の一部を覆うＣ１４に記載の装置。
［Ｃ１９］
磁気トンネル接合（ＭＴＪ）構造上に堆積されたキャップ層上にスピンオン材料層を堆積させる手段と、
前記スピンオン材料層を堆積させる前に層間絶縁膜（ＩＬＤ）層を前記キャップ層上に堆積させる手段と、
を備えるシステム。
［Ｃ２０］
スピンオン材料層を堆積させる前記手段は、前記スピンオン材料層を前記キャップ層上に堆積させる前に前記スピンオン材料層のプロファイルの調整を可能にするように構成されるＣ１９に記載のシステム。
【図１】
0005456775.tif 000002
【図２】
0005456775.tif 000003
【図３】
0005456775.tif 000004
【図４】
0005456775.tif 000005
【図５】
0005456775.tif 000006
【図６】
0005456775.tif 000007
【図７】
0005456775.tif 000008
【図８】
0005456775.tif 000009
【図９】
0005456775.tif 000010
【図１０】
0005456775.tif 000011
【図１１】
0005456775.tif 000012
【図１２】
0005456775.tif 000013
【図１３】
0005456775.tif 000014