(57)【特許請求の範囲】
【請求項１】
第１の電極と、前記第１の電極と間隙を挟んで設けられた第２の電極を備える振動膜と、から少なくとも構成されるセルを含むエレメントを複数個有する電気機械変換装置であって、
前記複数のエレメントは、エレメント毎に互いに分離され、それぞれ独立して集積回路基板上に配置されているとともに、前記エレメント間には絶縁材料が充填されており、
前記複数のエレメント間の前記第２の電極同士は、前記絶縁材料上に設けられた配線により電気的に接続されており、
前記複数のエレメントのそれぞれと、前記集積回路基板に設けられた複数の処理回路のそれぞれと、は機械的及び電気的に結合されていることを特徴とする電気機械変換装置。
【請求項２】
前記複数のエレメントは、互いに異なった共振周波数特性を持つ複数のエレメントを含むことを特徴とする請求項１に記載の電気機械変換装置。
【請求項３】
前記第１の電極はシリコン基板からなること特徴とする請求項１又は２に記載の電気機械変換装置。
【請求項４】
第１の電極と、前記第１の電極と間隙を挟んで設けられた第２の電極を備える振動膜と、から少なくとも構成されるセルを含むエレメントを複数個有する電気機械変換装置の作製方法であって、
前記複数のエレメントを基板上に作製する作製工程と、
前記基板に作製された複数のエレメントのうちから所望のエレメントを切り出す工程と、
複数の処理回路が形成された集積回路基板上に、切り出されたエレメントのそれぞれを互いに分離して独立的に配置する配置工程と、
前記エレメント間に絶縁材料を充填する工程と、
前記絶縁材料上に、前記エレメント間の前記第２の電極同士を電気的に接続する配線を形成する工程と、
を備え、
前記複数のエレメントのそれぞれと、前記複数の処理回路のそれぞれと、は機械的及び電気的に結合することを特徴とする電気機械変換装置の作製方法。
【請求項５】
前記配線をインクジェット描画により形成することを特徴とする請求項４に記載の電気機械変換装置の作製方法。
【請求項６】
前記配置工程では、互いに共振周波数特性が異なるエレメントを配置することを特徴とする請求項４または５に記載の電気機械変換装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波などの弾性波の受信及び送信のうちの少なくとも一方を行う容量型超音波変換装置などの電気機械変換装置及びその作製方法に関するものであり、高感度な二次元センサデバイスなどの実現に適用可能な技術に関する。
【背景技術】
【０００２】
近年、マイクロマシンニング工程を用いて作製される容量型電気機械変換装置が盛んに研究されている。通常の容量型電気機械変換装置は、下部電極と間隔を隔てて支持された振動膜と、振動膜の表面に配設される上部電極とを含むセルを有する。これは、例えば、容量型超音波変換装置（ＣＭＵＴ:Capacitive-Micromachined-Ultrasonic-Transducer）などとして用いられる。一般的に、ＣＭＵＴは、複数（通常１００〜３０００個程度）のセルを１エレメント（１素子）として、２００〜４０００程度のエレメントから構成され、ＣＭＵＴ自体は数ｍｍ程度のサイズである。ＣＭＵＴは、軽量の振動膜を用いて超音波の送信や受信を行い、液中や空気中でも優れた広帯域特性を持つものが容易に得られる。このＣＭＵＴを利用すると、従来の医療診断より高精度な診断が可能となるため、有望な技術として注目されつつある。
【０００３】
容量型電気機械変換装置の動作原理について説明する。超音波などの弾性波を送信する際には、下部電極と上部電極との間に、ＤＣ電圧に微小なＡＣ電圧を重畳して印加する。これにより、振動膜が振動し弾性波が発生する。弾性波を受信する際には、振動膜が弾性波により変形するので、変形に伴う下部電極と上部電極との間の容量変化により弾性波の信号を検出する。一般に、超音波、音波などの送信や受信を行う為には、複数のエレメントをアレイ化した電気機械変換装置が使用されている。
【０００４】
電気機械変換装置のアレイ化に係わる技術として、圧電体と回路基板を結合させたものが提案されている（特許文献１参照）また、センサアレイと集積回路モジュールを備えた電子素子アレイのアセンブリの提案がある（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００-２９８１１９号公報
【特許文献２】特開２００８-１４７６２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、所望の周波数帯域で所望の感度を持つ二次元容量型電気機械変換装置を歩留まり良く作製する為には、上述のアレイ化技術では充分とは言い難い。
【課題を解決するための手段】
【０００７】
上記課題に鑑み、第１の電極と、前記第１の電極と間隙を挟んで設けられた第２の電極と、から少なくとも構成されるセルを含むエレメントを複数個有する本発明の電気機械変換装置は次の特徴を有する。すなわち、前記複数のエレメントは、複数の処理回路が形成された集積回路基板上のそれぞれ対応する処理回路に対して、互いに分離して独立的に配置される。また、各エレメント毎に信号の入出力ができる様に、対応する前記複数の処理回路とそれぞれ機械的及び電気的に結合される。
【０００８】
また、上記課題に鑑み、第１の電極と、前記第１の電極と間隙を挟んで設けられた第２の電極と、から少なくとも構成されるセルを含むエレメントを複数個有する本発明の電気機械変換装置の作製方法は次の工程を含むことを特徴とする。基板に複数のエレメントを多面配置して作製する作製工程。前記基板に作製された複数のエレメントのうちから良好なエレメントを選択して切り出し、複数の処理回路が形成された集積回路基板上のそれぞれ対応する処理回路に対して、互いに分離して独立的に配置する配置工程。前記複数のエレメントを、各エレメント毎に信号の入出力ができる様に、対応する前記複数の処理回路とそれぞれ機械的及び電気的に結合する結合工程。
【発明の効果】
【０００９】
本発明によれば、基板に作製された複数のチップ（エレメント）のうちから、予め検査された良品チップを選択して切り出し、集積回路基板上の対応する処理回路に接続することができる。従って、所望の周波数帯域で良好な感度を有する二次元容量型電気機械変換装置などを無欠陥ないし歩留まり良く作製することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態１に係る電気機械変換装置の断面図。
【図２】実施形態１の作製工程を説明する図。
【図３】実施形態１に使用するセンサチップのＳｉＮ成膜の条件を示す表。
【図４】実施形態１の作製工程を説明する図。
【図５】実施形態１の作製工程を説明する図。
【図６】実施形態１の作製工程を説明する図。
【図７】実施形態１の複数のセンサチップの共振周波数特性及び実施形態１の電気機械変換装置の共振周波数特性を示すグラフ。
【図８】本発明の実施形態２の作製工程を説明する図。
【図９】実施形態２の電気機械変換装置の共振周波数特性を示すグラフ。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について説明する。本発明では、基板に作製された複数のチップ（エレメント）のうちから良好なチップを選択して切り出し、集積回路基板上の対応する処理回路に接続して電気機械変換装置を構成しようとするものである。この考え方に基づき、本発明の電気機械変換装置及びその作製方法の基本的な形態は、上述した様な構成を有する。この基本的な形態を基に、次に述べる様な実施形態が可能である。
【００１２】
前記複数のエレメント（素子）は、互いに異なった共振周波数特性を持つ複数のエレメントを含むことができる。一般に、超音波画像診断では、対象とする被検体物により検出する周波数が異なり、より広帯域が要求される。共振周波数を決定するのは、ＣＭＵＴなどを構成するキャビティの大きさ、電極間のギャップ、メンブレン膜材料の物性値（ヤング率、ポアソン比）や膜厚である。このことから、同一基板上の構成に、異なる共振周波数を持たせる為にはキャビティ径を変える方法が簡易的である。しかしながら、この方法では、一定の面積内において、それぞれのキャビティ径による送受信構造の総合面積を異ならせて配置するか、非効率的な配置を取らざるを得ない。上記の如く異なった共振周波数特性を持つ複数のエレメントを含む構成は、こうした課題を解決して上記要求に答えるものである。この構成によれば、異なった周波数帯域に感度特性を持つ複数種のセンサチップを同じキャビティ径でメンブレン膜（振動膜）の硬さ（物性値におけるヤング率に相当する）などを変えて作製できる。こうして、所望の周波数帯域でより高感度な二次元容量型電気機械変換装置などを無欠陥ないし歩留まり良く作製することが可能となる。
【００１３】
また、複数のエレメントを、集積回路基板上のそれぞれ対応する処理回路に直結させて接続することができる。一般に、二次元化に伴ない電気実装の負荷が増大し、ワイヤーボンディングなどの手段では高密度化ができない。更に、ＣＭＵＴなどにおいては超音波による振動信号を容量値の変化に変換する為、デバイスが持つ寄生容量が大きいと、それだけ感度特性を悪化させることになり、寄生容量の低減は大きな課題である。上記集積回路基板上にて直結させる構造は、こうした課題を解決するものである。
【００１４】
以下、本発明の実施形態を図を参照しながら説明する。
（実施形態１）
本発明の実施形態１を説明する。図１に示す本実施形態の電気機械変換装置は、少なくとも１つのセルを含むエレメントであるセンサチップを複数個有する。各セルは、第１の電極である下部電極とキャビティ（間隙）を隔てて対向して設けられた第２の電極である上部電極とを含む。エレメントは、1つ以上の前記セルからなり、複数のセルを有する場合は、エレメント内の各セルは電気的に並列に接続されている。センサチップは、共振周波数が１ＭＨｚを持つセンサチップ１、共振周波数が５ＭＨｚを持つセンサチップ２、共振周波数が１０ＭＨｚを持つセンサチップ３を含む。これらのセンサチップは、バンプ４により電気実装されて集積回路基板５と電気的に接続されている。また、絶縁材料のアンダーフィル６により、センサチップ１〜３と集積回路基板５との間の隙間及びセンサチップ１〜３間の隙間が充填されており、その上層に共通上配線７がインクジェット描画機により直接描画されてセルの上部電極を共通電極としている。複数のセンサチップ１〜３は互いに分離して独立的に配置されて、それぞれ、集積回路基板５上の対応するエレメント単位の処理回路にバンプ４で直結されているので、電気機械変換装置は寄生容量を殆ど持たない。
【００１５】
本実施形態の電気機械変換装置作製方法を説明する。図２（ａ）は、本実施形態の作製に用いるセンサチップ９のシリコン基板８上での配置を示す上面図、図２（ｂ）は、センサチップ９の各セルのキャビティ１１形成用の犠牲層の形成工程を示す上面図である。また、図２（ｃ）は、図２（ｂ）のセルとなる部分のＡ−Ａ’断面図である。図２（ａ）に示す様に、比抵抗値０.０２Ω・ｃｍの４インチシリコン基板８に、２ｍｍ角のエレメント単位のセンサチップ９を多面配置して作製する。この作製は、以下のサーフェイス型ＭＥＭＳ工法に従って行われる。図２（ｂ）と図２（ｃ）のキャビティ１１となる犠牲層の形成工程では、クロム膜１０を２００ｎｍ厚シリコン基板８上に成膜し、フォトリソにて、２５μｍΦのキャビティ１１となる様に犠牲層のパターニングを行う。そして、図２（ｃ）に示す様に、シリコン基板８にプラズマＣＶＤ装置にて、メンブレン膜（振動膜）となるＳｉＮ膜１２を４００ｎｍ厚成膜する。この時、成膜パラメータとして、ＳｉＨ４ガス流量、ＮＨ３ガス流量、Ｎ２ガス流量、高周波（ＲＦ）電源の周波数、ＲＦパワー、基板温度によりＳｉＮ膜１２の物性値が制御可能である。ヤング率は、ＳｉとＮの成分比率においてＳｉが多くなると低下する。従って、ＳｉＨ４ガスとＮＨ３ガスの流量比によりヤング率の制御が可能となる。本実施形態では、シリコン基板８自体を下部電極として用いる。また、メンブレン膜となるＳｉＮ膜１２のヤング率を１００ＧＰａ、１７０ＧＰａ、２４０ＧＰａとして、センサチップの各共振周波数を１ＭＨｚ、５ＭＨｚ、１０ＭＨｚとなる様にした。すなわち、図３に示すレシピＡ、Ｂ、Ｃで、３枚のウェーハ基板８にそれぞれ異なるＳｉＮ膜１２の成膜を行った。
【００１６】
図４（ａ）、（ｂ）はキャビティ形成工程を示す。ここでは、キャビティ１１形成用の犠牲層であるパターニングされたクロム膜１０上に成膜されたＳｉＮ膜１２の一部に、ドライエッチングにて、各クロム膜１０に通じる微細なエッチング孔１３を開ける。そして、エッチャントとしての硝酸セリウムアンモニウム液に基板を浸漬してクロム犠牲層１０をエッチング除去し、水洗と乾燥を経てキャビティ（空洞部）１４を形成する。次に、図５（ａ）、（ｂ）は上部電極形成工程を示す。ここでは、基板上にスパッタにてアルミ膜を４００ｎｍ厚成膜し、エッチング孔１３の封止１６と上部電極パターン１７を形成する。
【００１７】
図６（ａ）は電気実装を行う為のＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）層形成工程を示す。ここでは、ウェーハ（基板）８の裏面に、ステンシルマスク１８に形成された孔を各センサチップ９と対応させて該ステンシルマスク１８をアライメントセットする。そして、センサチップ９と対応したウェーハ裏面の各部分に、チタン／ニッケル／金（＝ＵＢＭ層）１９を連続成膜で形成する。こうして、基板８に複数のエレメント９を多面配置して作製する作製工程が実行される。
【００１８】
その後、ウェーハ上に複数配置されたセンサチップ９について、上部電極と下電極間の短絡不良やクロム除去の不良などを検査する。そして、全てのセルが良品であるセンサチップ９をダイシングで切り出し選別した。ここでは、約８０％の良品のセンサチップ（エレメント）９が選別された。図６（ｂ）は電気実装終了時の形態を示す。この電気実装工程では、良品のチップ９のＵＢＭ層１９にクリーム半田を印刷で転写し、リフロー炉に通してバンプ４を形成する。一方、エレメント単位に処理回路２０が複数配置された集積回路基板５側のＵＢＭ層２１に、クリーム半田を印刷する。そして、フリップチップボンダーにて、対応する処理回路２０のＵＢＭ層２１にセンサチップ９をアライメント実装した後に、リフロー炉に通して電気的接続を完了させる。更に、毛細管現象を利用して、センサチップ９と集積回路基板５との間及び複数のエレメント間にアンダーフィル材６を充填し、加熱硬化して機械的結合を完了させる。以上の様にして、基板８に作製された複数のエレメント９のうちから良好なエレメントを選択して切り出し、複数の処理回路２０が形成された集積回路基板５上のそれぞれ対応する処理回路に対して、互いに分離して独立的に配置する配置工程が実行される。また、複数のエレメント９を、エレメント毎に信号の入出力ができる様に、対応する複数の処理回路２０とそれぞれ機械的及び電気的に結合する結合工程が実行される。
【００１９】
図６（ｃ）は最終工程を示す。ここでは、電気機械変換装置の各セルの上部電極を共通電極とする為に、インクジェット描画機２２にて導電ペースト２３を吐出し、各センサチップ９の上部電極パターン１７と電気的接続が取れる様に共通上配線７を描画する。そして、共通上配線７を加熱硬化して電気実装工程を完了させる。こうして、前記充填された絶縁材料６の表面に、複数のエレメント９の各セルの一方の電極を共通電極とする配線をインクジェット描画により形成することができる。こうして作製された本実施形態の二次元容量型電気機械変換装置の受信特性を、校正されたハイドロフォンにより、ひまし油の満たされた中で計測した。その結果、図７（ａ）に示す個別の周波数帯域を持つセンサチップ９を含む容量型電気機械変換装置の周波数帯域として図７（ｂ）に示す広帯域化された周波数帯域が計測された。
【００２０】
（実施形態２）
次に、本発明の実施形態２を説明する。本実施形態は、共振周波数特性を更に近接させて制御する形態である。本実施形態の電気機械変換装置では、それぞれのセンサチップの共振周波数が１ＭＨｚ、２ＭＨｚ、３ＭＨｚである。こうした共振周波数の実現には、ヤング率が同じメンブレン膜（振動膜）の膜厚を変化させる手法が有効である。本実施形態では、ヤング率が１３０ＧＰａの＜１００＞単結晶シリコンを各セルのメンブレン膜とする為に、シリコン直接接合型ＭＥＭＳ工法に従って電気機械変換装置を作製する。
【００２１】
本実施形態の作製方法を説明する。図８（ａ）は、本実施形態の作製に用いるセンサチップ（エレメント）２５のシリコン基板２４上での多面配置を示す上面図、図８（ｂ）は、センサチップ２５の酸化膜２６の形成工程を示す断面図である。また、図８（ｃ）は、センサチップ２５の酸化膜２６のエッチング工程を示す断面図、図８（ｄ）は、センサチップ２５におけるウェーハ接合工程を示す断面図、図８（ｅ）は、センサチップ２５のメンブレン膜３１の形成工程を示す断面図である。ここでは、図８（ａ）に示す様に、比抵抗値０.０２Ω・ｃｍの４インチシリコン基板２４に、２ｍｍ角のエレメント単位のセンサチップ２５を多面配置して作製を行う。この作製は、以下の接合型ＭＥＭＳ工法に従って行われる。図８（ｂ）の酸化膜形成工程では、熱酸化炉におけるパイロジェニック酸化（１０００℃、９０分）で２００ｎｍ厚の酸化膜２６をシリコン基板２４に形成する。図８（ｃ）の酸化膜エッチング工程では、キャビティとなる部分２７の酸化膜２６をＣＦ４ガスによるＲＩＥエッチングで除去する。図８（ｄ）のウェーハ接合工程は、結晶方位＜１００＞のシリコン活性層を有するＳＯＩ基板２８との接合工程であり、事前にそれぞれの基板２４、２８を洗浄し、Ｎ２プラズマに１０分曝して活性化した面を真空接合装置にて約０.４Ｐａの雰囲気で貼り合わせる。その後、１１００℃で２時間の加熱を行い２枚のシリコン基板２４、２８の接合を完了させる。ここで、シリコン活性層２９の膜厚が４００ｎｍ、８００ｎｍ、１１００ｎｍと異なる３種類のＳＯＩ基板２８を使用して接合を行った。
【００２２】
図８（ｅ）の形成工程では、その後、ＳＯＩ基板２８の裏面から、バックグラインダーとＫＯＨ液を用いてＢＯＸ（埋め込み酸化膜）層３０まで除去し、最後にフッ酸にてＢＯＸ層３０を除去して単結晶シリコンのメンブレン膜（振動膜）３１を形成する。更に、実施形態１と同様に、電気実装の為のＵＢＭ層を形成し、検査を行い、３種類の共振周波数を持つ約６０％の良品チップを用いて二次元容量型電気機械変換装置を作製した。同じく、受信特性として、図９に示す様な５ＭＨｚ以下の帯域で高感度な受信特性を確認した。この様に比較的低周波の帯域に高感度な共振周波数特性を有する電気機械変換装置は、乳がん等の早期発見のために使用されるセンサデバイスとして有効とされている。本実施形態によれば、目的に適合したセンサデバイスをエレメント欠陥無くないし歩留まり良く作製することができる。
【００２３】
尚、上記実施形態ではシリコン基板を用いてセンサチップを作製したが、これに限ることなく他の材料（ガラス基板など）を用いたチップでも構わない。また、電気実装においてバンプ接続を用いたが、導電性接着剤、異方性導電フィルムなどを用いる実装技術でも採用可能である。更に、インクジェット描画装置による上配線形成法は、比較的段差のある面においても断切れすることなく配線を容易に形成でき、成膜装置やフォトリソなどの大型装置を用いることなく配線形成が可能であるので、非常に有効な手法である。
【符号の説明】
【００２４】
１、２、３、９、２５…エレメント（センサチップ）、５…集積回路基板、８、２４…基板（シリコン基板）、１２、３１…メンブレン膜（振動膜）、１４、２７…キャビティ（空洞部）、１７…上部電極、２０…処理回路
【図１】
0005529577.tif 000002
【図２】
0005529577.tif 000003
【図３】
0005529577.tif 000004
【図４】
0005529577.tif 000005
【図５】
0005529577.tif 000006
【図６】
0005529577.tif 000007
【図７】
0005529577.tif 000008
【図８】
0005529577.tif 000009
【図９】
0005529577.tif 000010