(57)【特許請求の範囲】
【請求項１】
制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、
前記出力信号を分周する分周器と、
基準信号と分周された出力信号との位相差を検出し、前記位相差に応じて第１検出信号および第２検出信号を生成する位相比較器と、
前記第１検出信号に基づいてオン／オフが制御される第１スイッチおよび前記第２検出信号に基づいてオン／オフが制御される第２スイッチを含み、前記制御電圧を調整するチャージポンプ回路と、
前記チャージポンプ回路により充放電される容量素子を含み、前記チャージポンプ回路の出力を平滑化して前記制御電圧を生成するローパスフィルタと、
前記電圧制御発振器に初期電圧を与える初期設定期間に、前記第１スイッチおよび前記第２スイッチの少なくとも一方をオンし、前記容量素子の充放電を制御することにより、前記制御電圧を前記初期電圧に設定する電圧供給部とを備え、
前記チャージポンプ回路は、前記第１スイッチを介して前記容量素子を充電する第１電流源と、前記第２スイッチを介して前記容量素子を放電する第２電流源とを有し、
前記電圧供給部は、前記初期設定期間に、前記第１スイッチおよび前記第１電流源間のノードと、前記第２スイッチおよび前記第２電流源間のノードとの少なくとも一方のノードに、前記初期電圧を与え、前記第１スイッチおよび前記第２スイッチのうち、前記初期電圧が与えられたノードと前記容量素子との間に配置された方をオンし、前記制御電圧を前記初期電圧に設定する
ことを特徴とするＰＬＬ回路。
【請求項２】
前記電圧供給部は、前記電圧制御発振器の目標周波数に応じて、前記初期電圧を可変に設定する
ことを特徴とする請求項１記載のＰＬＬ回路。
【請求項３】
基準信号に基づく周波数の出力信号を生成するＰＬＬ回路を備え、
前記ＰＬＬ回路は、
制御電圧に応じた周波数の前記出力信号を生成する電圧制御発振器と、
前記出力信号を分周する分周器と、
前記基準信号と分周された出力信号との位相差を検出し、前記位相差に応じて第１検出信号および第２検出信号を生成する位相比較器と、
前記第１検出信号に基づいてオン／オフが制御される第１スイッチおよび前記第２検出信号に基づいてオン／オフが制御される第２スイッチを含み、前記制御電圧を調整するチャージポンプ回路と、
前記チャージポンプ回路により充放電される容量素子を含み、前記チャージポンプ回路の出力を平滑化して前記制御電圧を生成するローパスフィルタと、
前記電圧制御発振器に初期電圧を与える初期設定期間に、前記第１スイッチおよび前記第２スイッチの少なくとも一方をオンし、前記容量素子の充放電を制御することにより、前記制御電圧を前記初期電圧に設定する電圧供給部とを備え、
前記チャージポンプ回路は、前記第１スイッチを介して前記容量素子を充電する第１電流源と、前記第２スイッチを介して前記容量素子を放電する第２電流源とを有し、
前記電圧供給部は、前記初期設定期間に、前記第１スイッチおよび前記第１電流源間のノードと、前記第２スイッチおよび前記第２電流源間のノードとの少なくとも一方のノードに、前記初期電圧を与え、前記第１スイッチおよび前記第２スイッチのうち、前記初期電圧が与えられたノードと前記容量素子との間に配置された方をオンし、前記制御電圧を前記初期電圧に設定する
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ回路および半導体装置に関する。
【背景技術】
【０００２】
ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路は、出力信号の位相を基準信号の位相に同期させる回路である。一般的に、ＰＬＬ回路は、位相比較器、チャージポンプ回路、ループフィルタ、電圧制御発振器および分周器を有している。位相比較器は、電圧制御発振器から分周器を介してフィードバックされた信号（出力信号を分周した分周信号）と基準信号との位相差を比較する。そして、ＰＬＬ回路は、位相比較器により検出された位相差に基づいて、電圧制御発振器の出力信号の周波数を調整する。例えば、電圧制御発振器は、位相差に基づいて調整された制御電圧を受け、制御電圧に応じた周波数の出力信号を生成する。これにより、出力信号の位相は、基準信号の位相に同期する。
【０００３】
ここで、ＰＬＬ回路が動作していないときには、制御電圧は、例えば、０Ｖ（あるいはＰＬＬ回路の電源電圧）に維持されている。そして、ＰＬＬ回路が動作したとき、制御電圧は、０Ｖから出力信号の目標周波数に対応する電圧まで徐々に上昇する。ＰＬＬ回路の動作開始時の制御電圧が０Ｖ（あるいはＰＬＬ回路の電源電圧）であるため、ＰＬＬ回路の発振周波数が安定するまで時間がかかる。
【０００４】
ＰＬＬ回路の発振周波数が安定するまでの時間（以下、ロックアップタイムとも称する）を短縮するために、電圧制御発振器に所定の初期電圧を与えるＰＬＬ回路が提案されている（例えば、特許文献１）。この種のＰＬＬ回路は、例えば、電圧制御発振器の入力端子（制御電圧を受ける端子）に接続された電圧供給回路を有している。例えば、電圧供給回路は、ＰＬＬ回路の動作開始時に、電圧制御発振器の入力端子に電気的に接続され、電圧制御発振器に所定の初期電圧を与える。その後、電圧供給回路は、電圧制御発振器の入力端子と電気的に非接続される。これ以降、電圧制御発振器は、位相差に基づいて調整された制御電圧を受け、制御電圧に応じた周波数の出力信号を生成する。
【０００５】
なお、Ｄ／Ａ変換器により生成された電圧を電圧制御発振器に与えるＰＬＬ回路も提案されている（例えば、特許文献２）。例えば、Ｄ／Ａ変換器は、電圧制御発振器の目標周波数に対応する電圧を生成する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−６１８５２号公報
【特許文献２】特開２０００−４０９５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電圧制御発振器の入力端子に電圧供給回路が接続された構成では、電圧供給回路から電圧制御発振器の入力端子への電流パスが形成されている。このため、電圧供給回路と電圧制御発振器の入力端子とを電気的に非接続にしても、電圧供給回路内のトランジスタ等のリーク電流が電圧制御発振器の入力端子に流れるおそれがある。電圧供給回路からのリーク電流により制御電圧が揺れると、ＰＬＬ回路の発振精度が低下する。このため、ロックアップタイムが長くなる。なお、トランジスタ等のリーク電流は、製造プロセスの微細化に伴い増加している。このため、電圧供給回路から電圧制御発振器の入力端子に流れるリーク電流も増加する。リーク電流の増加に伴い、ＰＬＬ回路の発振精度がさらに低下すると、ＰＬＬ回路が正常に機能しないおそれがある。
【０００８】
本発明の目的は、ＰＬＬ回路の発振精度の低下を抑制しつつ、ロックアップタイムを短縮することである。
【課題を解決するための手段】
【０００９】
本発明の一形態では、ＰＬＬ回路は、制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、出力信号を分周する分周器と、基準信号と分周された出力信号との位相差を検出し、位相差に応じて第１検出信号および第２検出信号を生成する位相比較器と、第１検出信号に基づいてオン／オフが制御される第１スイッチおよび第２検出信号に基づいてオン／オフが制御される第２スイッチを含み、制御電圧を調整するチャージポンプ回路と、チャージポンプ回路により充放電される容量素子を含み、チャージポンプ回路の出力を平滑化して制御電圧を生成するローパスフィルタと、電圧制御発振器に初期電圧を与える初期設定期間に、第１スイッチおよび第２スイッチの少なくとも一方をオンし、容量素子の充放電を制御することにより、制御電圧を初期電圧に設定する電圧供給部とを備え、チャージポンプ回路は、第１スイッチを介して容量素子を充電する第１電流源と、第２スイッチを介して容量素子を放電する第２電流源とを有し、電圧供給部は、初期設定期間に、第１スイッチおよび第１電流源間のノードと、第２スイッチおよび第２電流源間のノードとの少なくとも一方のノードに、初期電圧を与え、第１スイッチおよび第２スイッチのうち、初期電圧が与えられたノードと容量素子との間に配置された方をオンし、制御電圧を初期電圧に設定する。
【発明の効果】
【００１０】
ＰＬＬ回路の発振精度の低下を抑制しつつ、ロックアップタイムを短縮できる。
【図面の簡単な説明】
【００１１】
【図１】一実施形態におけるＰＬＬ回路の例を示している。
【図２】図１に示したＰＬＬ回路の初期設定期間の動作の一例を示している。
【図３】図１に示したＰＬＬ回路の通常動作期間の動作の一例を示している。
【図４】別の実施形態におけるＰＬＬ回路の一例を示している。
【図５】図４に示した各電流源の少なくとも一部をＭＯＳトランジスタで構成したときのＰＬＬ回路の一例を示している。
【図６】図５に示したＰＬＬ回路の初期設定期間の動作の一例を示している。
【図７】図５に示したＰＬＬ回路の通常動作期間の動作の一例を示している。
【図８】別の実施形態におけるＰＬＬ回路の一例を示している。
【図９】図８に示したＰＬＬ回路の初期設定期間の動作の一例を示している。
【図１０】別の実施形態におけるＰＬＬ回路の一例を示している。
【図１１】図１０に示した電圧供給部の出力端子の電圧を抵抗分割により生成するＰＬＬ回路の一例を示している。
【図１２】図１１に示したＰＬＬ回路の初期設定期間の動作の一例を示している。
【図１３】図１１に示したＰＬＬ回路の通常動作期間の動作の一例を示している。
【図１４】別の実施形態におけるＰＬＬ回路の一例を示している。
【発明を実施するための形態】
【００１２】
以下、実施形態を図面を用いて説明する。
【００１３】
図１は、一実施形態におけるＰＬＬ回路１０の例を示している。なお、図１の二重丸は、スイッチＳＷ（ＳＷ１、ＳＷ２）のオン／オフを制御する信号を受ける制御端子を示している。ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路１０は、例えば、半導体装置の少なくとも一部を構成する。例えば、ＰＬＬ回路１０は、位相比較器ＰＦＤ、チャージポンプ回路ＣＰ１、ローパスフィルタＬＰＦ、電圧制御発信器ＶＣＯ、分周器ＤＩＶおよび電圧供給部ＶＳ１を有している。ＰＬＬ回路１０は、分周器ＤＩＶの出力信号（電圧制御発信器ＶＣＯの出力信号を分周した信号）の位相を、位相比較器ＰＦＤで受けた基準信号の位相に同期させる。
【００１４】
位相比較器ＰＦＤは、入力端子ＣＫで受けた基準信号と入力端子ＦＢで受けたフィードバック信号との位相差を検出する。フィードバック信号は、例えば、分周器ＤＩＶの出力信号や電圧制御発信器ＶＣＯの出力信号である。そして、位相比較器ＰＦＤは、基準信号とフィードバック信号との位相差に応じて、検出信号を出力端子ＵＰ、ＤＮを介してチャージポンプ回路ＣＰ１に出力する。出力端子ＵＰ、ＤＮは、例えば、チャージポンプ回路ＣＰ１の第１スイッチＳＷ１の制御端子および第２スイッチＳＷ２の制御端子にそれぞれ接続されている。
【００１５】
例えば、位相比較器ＰＦＤは、フィードバック信号の位相が基準信号の位相に対して遅れているとき、電圧制御発信器ＶＣＯの出力信号の周波数を高くするためのアップ信号を、出力端子ＵＰを介してチャージポンプ回路ＣＰ１に出力する。また、例えば、位相比較器ＰＦＤは、フィードバック信号の位相が基準信号の位相に対して進んでいるとき、電圧制御発信器ＶＣＯの出力信号の周波数を低くするためのダウン信号を、出力端子ＤＮを介してチャージポンプ回路ＣＰ１に出力する。すなわち、位相比較器ＰＦＤは、基準信号と分周器ＤＩＶの出力信号との位相差を検出し、位相差に応じてアップ信号およびダウン信号を生成する。
【００１６】
チャージポンプ回路ＣＰ１は、例えば、内部電源線と接地線との間に直列に接続された第１電流源ＩＳ１０、第１スイッチＳＷ１、第２スイッチＳＷ２および第２電流源ＩＳ２０を有している。第１スイッチＳＷ１と第２スイッチＳＷ２との接続ノードＮ１は、例えば、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴと、ローパスフィルタＬＰＦの容量素子Ｃ１および抵抗Ｒ１とに接続されている。例えば、チャージポンプ回路ＣＰ１は、第１スイッチＳＷ１および第２スイッチＳＷ２の一方をオンすることにより、電圧制御発信器ＶＣＯの制御電圧（入力端子ＶＣＮＴの電圧）を調整する。
【００１７】
第１スイッチＳＷ１は、例えば、制御端子（図のスイッチＳＷ１の二重丸）で受けるアップ信号等に基づいてオン／オフが制御される。また、第２スイッチＳＷ２は、例えば、制御端子（図のスイッチＳＷ２の二重丸）で受けるダウン信号等に基づいてオン／オフが制御される。第１電流源ＩＳ１０は、第１スイッチＳＷ１がオンしたとき、ローパスフィルタＬＰＦの容量素子Ｃ１を、第１スイッチＳＷ１を介して充電する。また、第２電流源ＩＳ２０は、第２スイッチＳＷ２がオンしたとき、ローパスフィルタＬＰＦの容量素子Ｃ１を、第１スイッチＳＷ１を介して放電する。
【００１８】
ローパスフィルタＬＰＦは、例えば、チャージポンプ回路ＣＰ１のノードＮ１と接地線との間に並列に接続された容量素子Ｃ１および抵抗Ｒ１を有している。例えば、ローパスフィルタＬＰＦは、チャージポンプ回路ＣＰ１の出力を平滑化して制御電圧を生成する。制御電圧は、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴに入力される。すなわち、ローパスフィルタＬＰＦは、チャージポンプ回路ＣＰ１の出力を平滑化して、電圧制御発信器ＶＣＯの制御電圧を生成する。
【００１９】
電圧制御発信器ＶＣＯは、入力端子ＶＣＮＴで受けた制御電圧に応じた周波数の出力信号を生成し、生成した出力信号を出力端子ＳＯＵＴから出力する。例えば、電圧制御発信器ＶＣＯの出力信号は、ＰＬＬ回路１０の外部に出力される。また、電圧制御発信器ＶＣＯの出力信号は、分周器ＤＩＶを介して、位相比較器ＰＦＤの入力端子ＦＢに入力される。これにより、電圧制御発信器ＶＣＯの出力信号は、分周器ＤＩＶを介して、位相比較器ＰＦＤにフィードバックされる。
【００２０】
分周器ＤＩＶは、電圧制御発信器ＶＣＯと位相比較器ＰＦＤとの間に配置されている。例えば、分周器ＤＩＶは、入力端子ＤＩＮＦで受けた信号が示す分周比で、入力端子ＣＩＮで受けた信号を分周する。そして、分周器ＤＩＶは、分周した信号を出力端子ＣＯＵＴから出力する。例えば、分周器ＤＩＶの入力端子ＣＩＮは、電圧制御発信器ＶＣＯの出力端子ＳＯＵＴに接続され、分周器ＤＩＶの出力端子ＣＯＵＴは、位相比較器ＰＦＤの入力端子ＦＢに接続されている。
【００２１】
すなわち、分周器ＤＩＶは、電圧制御発信器ＶＣＯの出力信号を所定の分周比で分周し、分周した信号を位相比較器ＰＦＤに出力する。これにより、ＰＬＬ回路１０は、出力信号（電圧制御発信器ＶＣＯの出力信号）の周波数が基準信号（位相比較器ＰＦＤの入力端子ＣＫで受ける信号）の周波数より高いときにも、出力信号の位相を基準信号の位相に同期させることができる。
【００２２】
電圧供給部ＶＳ１は、例えば、位相比較器ＰＦＤの検出信号が無効のときに、第１スイッチＳＷ１および第２スイッチＳＷ２のオン／オフを制御する。例えば、電圧供給部ＶＳ１の出力端子ＥＮ１は、第１スイッチＳＷ１の制御端子に接続されている。また、例えば、電圧供給部ＶＳ１の出力端子ＥＮ２は、第２スイッチＳＷ２の制御端子に接続されている。
【００２３】
ここで、位相比較器ＰＦＤの検出信号が無効の期間は、例えば、ＰＬＬ回路１０がオフしている期間である。あるいは、ＰＬＬ回路１０の発振周波数を変更させる際に、位相比較器ＰＦＤの検出信号を所定時間無効にしてもよい。例えば、位相比較器ＰＦＤの検出信号が無効の期間に、電圧供給部ＶＳ１は、第１スイッチＳＷ１および第２スイッチＳＷ２をオンし、電圧制御発信器ＶＣＯに初期電圧を与える。すなわち、電圧供給部ＶＳ１は、電圧制御発信器ＶＣＯに初期電圧を与える初期設定期間に、第１スイッチＳＷ１および第２スイッチＳＷ２をオンする。
【００２４】
なお、ＰＬＬ回路１０の構成は、この例に限定されない。例えば、ＰＬＬ回路１０は、位相比較器ＰＦＤの出力信号と電圧供給部ＶＳ１の出力信号とを切り替えてチャージポンプ回路ＣＰ１（より詳細には、スイッチＳＷ１、ＳＷ２）に出力するセレクタを有してもよい。また、分周器ＤＩＶの分周比は、固定されていてもよい。例えば、分周器ＤＩＶは、入力端子ＤＩＮＦが省かれて構成されてもよい。あるいは、ＰＬＬ回路１０は、分周器ＤＩＶが省かれて構成されてもよい。例えば、電圧制御発信器ＶＣＯの出力信号は、位相比較器ＰＦＤの入力端子ＦＢに直接入力されてもよい。これにより、電圧制御発信器ＶＣＯの出力信号は、分周器ＤＩＶを介さずに、位相比較器ＰＦＤにフィードバックされる。
【００２５】
図２は、図１に示したＰＬＬ回路１０の初期設定期間の動作の一例を示している。すなわち、図２は、電圧制御発信器ＶＣＯに初期電圧を設定する際のＰＬＬ回路１０の動作の一例を示している。図２の二重丸の意味は、図１と同じである。図２の破線は、位相比較器ＰＦＤの検出信号が無効であることを示している。例えば、初期設定期間では、位相比較器ＰＦＤの出力端子ＵＰ、ＤＮは、高インピーダンス状態に設定されている。
【００２６】
電圧供給部ＶＳ１は、初期設定期間に、第１スイッチＳＷ１をオンさせる制御信号を出力端子ＥＮ１から第１スイッチＳＷ１の制御端子に出力するとともに、第２スイッチＳＷ２をオンさせる制御信号を出力端子ＥＮ２から第２スイッチＳＷ２の制御端子に出力する。すなわち、電圧供給部ＶＳ１は、初期設定期間に、第１スイッチＳＷ１および第２スイッチＳＷ２をオンし、容量素子Ｃ１の充放電を制御する。
【００２７】
例えば、容量素子Ｃ１の電圧がチャージポンプ回路ＣＰ１の各素子の特性で決まるノードＮ１の電圧より低いとき、第１電流源ＩＳ１０から容量素子Ｃ１に向かって、電流Ｉ１０が流れる。これにより、容量素子Ｃ１が充電され、容量素子Ｃ１の電圧が上昇する。あるいは、容量素子Ｃ１の電圧がチャージポンプ回路ＣＰ１の各素子の特性で決まるノードＮ１の電圧より高いとき、容量素子Ｃ１から第２電流源ＩＳ２０に向かって、電流Ｉ２０が流れる。これにより、容量素子Ｃ１が放電され、容量素子Ｃ１の電圧が低下する。
【００２８】
したがって、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴの電圧（容量素子Ｃ１の電圧）は、内部電源線と接地線との間に直列に接続された第１電流源ＩＳ１０、第１スイッチＳＷ１、第２スイッチＳＷ２および第２電流源ＩＳ２０の特性により決まるノードＮ１の電圧で安定する。これにより、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴの初期電圧は、例えば、電源電圧と接地電圧との中間の電圧に設定される。
【００２９】
このように、電圧供給部ＶＳ１は、例えば、ＰＬＬ回路がオフしているときに、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴの電圧を、電源電圧と接地電圧との中間の電圧（チャージポンプ回路ＣＰ１の各素子の特性で決まるノードＮ１の電圧）に設定する。これにより、この実施形態では、入力端子ＶＣＮＴの電圧が接地電圧や電源電圧に維持されている構成に比べて、入力端子ＶＣＮＴの電圧が目標周波数に対応する電圧に到達するまでの時間を短縮できる。
【００３０】
この結果、この実施形態では、ＰＬＬ回路１０の発振周波数が安定するまでの時間（以下、ロックアップタイムとも称する）を短縮できる。なお、例えば、ＰＬＬ回路１０がオンしている期間（初期設定期間後の通常動作期間）では、電圧供給部ＶＳ１の出力端子ＥＮ１、ＥＮ２は、高インピーダンス状態に設定されている。
【００３１】
ここで、例えば、電圧制御発信器ＶＣＯに初期電圧を与える必要がないときには、電圧供給部ＶＳ１は、ＰＬＬ回路１０のオフ期間に、第１スイッチＳＷ１および第２スイッチＳＷ２をオフしてもよい。また、第１電流源ＩＳ１０および第２電流源ＩＳ２０は、例えば、電圧制御発信器ＶＣＯに初期電圧を与える必要がないときには、ＰＬＬ回路１０のオフ期間に、オフしてもよい。
【００３２】
図３は、図１に示したＰＬＬ回路１０の通常動作期間の動作の一例を示している。なお、図３は、分周器ＤＩＶの出力信号（電圧制御発信器ＶＣＯの出力信号を分周した信号）の位相が基準信号の位相に対して進んでいるときのＰＬＬ回路１０の動作を示している。図３の二重丸の意味は、図１と同じである。図３の破線は、電圧供給部ＶＳ１の出力端子ＥＮ１、ＥＮ２の信号が無効であることを示している。例えば、初期設定期間後の通常動作期間では、電圧供給部ＶＳ１の出力端子ＥＮ１、ＥＮ２は、高インピーダンス状態に設定されている。
【００３３】
位相比較器ＰＦＤは、入力端子ＣＫで受けた基準信号と入力端子ＦＢで受けたフィードバック信号（分周器ＤＩＶの出力信号や電圧制御発信器ＶＣＯの出力信号）との位相差に応じて、検出信号を出力端子ＵＰ、ＤＮを介してチャージポンプ回路ＣＰ１に出力する。
【００３４】
例えば、位相比較器ＰＦＤは、フィードバック信号の位相が基準信号の位相に対して進んでいるとき、ダウン信号を出力端子ＤＮから第２スイッチＳＷ２の制御端子に出力する。第２スイッチＳＷ２は、制御端子で受けたダウン信号に応答して、オンする。なお、第１スイッチＳＷ１は、第１スイッチＳＷ１をオンさせるアップ信号が位相比較器ＰＦＤから出力されていないため、オフしている。
【００３５】
このため、ローパスフィルタＬＰＦの容量素子Ｃ１からチャージポンプ回路ＣＰ１の第２電流源ＩＳ２０に向かって電流が流れ、容量素子Ｃ１が放電される。容量素子Ｃ１の放電により、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴの電圧が低下する。この結果、電圧制御発信器ＶＣＯの出力信号の周波数が低くなる。なお、フィードバック信号の位相が基準信号の位相に対して遅れているときは、第１スイッチＳＷ１がオンし、第２スイッチＳＷ２がオフする。これにより、容量素子Ｃ１が充電され、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴの電圧が上昇する。この結果、電圧制御発信器ＶＣＯの出力信号の周波数が高くなる。
【００３６】
このように、ＰＬＬ回路１０は、基準信号と分周器ＤＩＶの出力信号（電圧制御発信器ＶＣＯの出力信号を分周した信号）との位相差に応じて、電圧制御発信器ＶＣＯの制御電圧を制御する。これにより、電圧制御発信器ＶＣＯの出力信号の位相は、基準信号の位相に同期する。
【００３７】
ここで、電圧供給部ＶＳ１で発生するリーク電流は、チャージポンプ回路ＣＰ１の電流源ＩＳ１０、ＩＳ２０の電流に比べて、極めて小さい。このため、通常動作期間では、電圧供給部ＶＳ１で発生したリーク電流は、チャージポンプ回路ＣＰ１の電流源ＩＳ１０、ＩＳ２０の電流の中に埋もれ、電圧制御発信器ＶＣＯの制御電圧にほとんど影響を与えない。したがって、この実施形態では、ＰＬＬ回路１０の発振精度を低下させることなく、ロックアップタイムを短縮できる。
【００３８】
さらに、この実施形態では、電圧供給部ＶＳ１は、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴに接続されていない。すなわち、この実施形態では、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴに接続されるトランジスタ等を追加することなく、電圧制御発信器ＶＣＯの制御電圧を初期電圧に設定できる。このため、この実施形態では、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴに電圧供給回路が接続された構成に比べて、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴに流れるリーク電流を低減できる。
【００３９】
したがって、この実施形態では、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴに流れるリーク電流を抑制しつつ、電圧制御発信器ＶＣＯの制御電圧を初期電圧に設定できる。すなわち、この実施形態では、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴに流れるリーク電流を抑制しつつ、ロックアップタイムを短縮できる。
【００４０】
以上、この実施形態では、ＰＬＬ回路１０の電圧供給部ＶＳ１は、初期設定期間に、ローパスフィルタＬＰＦの容量素子Ｃ１を、チャージポンプ回路ＣＰ１のスイッチＳＷ１、ＳＷ２を介して充放電する。このため、この実施形態では、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴに電圧供給回路が接続された構成に比べて、電圧供給部ＶＳ１のリーク電流が電圧制御発信器ＶＣＯの制御電圧に与える影響を小さくできる。したがって、この実施形態では、ＰＬＬ回路１０の発振精度の低下を抑制しつつ、ロックアップタイムを短縮できる。
【００４１】
図４は、別の実施形態におけるＰＬＬ回路１０の一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図４の電流源ＩＳ（ＩＳ１２、ＩＳ２２）の二重丸は、電流源ＩＳの電流供給能力を制御する信号を受ける制御端子を示している。また、図４のスイッチＳＷ（ＳＷ１、ＳＷ２）の二重丸の意味は、図１と同じである。この実施形態のＰＬＬ回路１０では、図１に示したチャージポンプ回路ＣＰ１および電圧供給部ＶＳ１の代わりにチャージポンプ回路ＣＰ２および電圧供給部ＶＳ２がそれぞれ設けられている。ＰＬＬ回路１０のその他の構成は、上述した実施形態と同じである。
【００４２】
チャージポンプ回路ＣＰ２は、図１に示した第１電流源ＩＳ１０および第２電流源ＩＳ２０の代わりに、第１電流源ＩＳ１２および第２電流源ＩＳ２２を有している。チャージポンプ回路ＣＰ２のその他の構成は、チャージポンプ回路ＣＰ１と同じである。第１電流源ＩＳ１２および第２電流源ＩＳ２２は、例えば、それぞれの制御端子で受ける電圧により、電流供給能力やオン／オフが制御される。
【００４３】
電圧供給部ＶＳ２は、第１電流源ＩＳ１２および第２電流源ＩＳ２２の電流供給能力を制御することを除いて、電圧供給部ＶＳ１と同じである。例えば、電圧供給部ＶＳ２の出力端子ＩＣＮＴ１は、第１電流源ＩＳ１２の制御端子に接続されている。また、例えば、電圧供給部ＶＳ２の出力端子ＩＣＮＴ２は、第２電流源ＩＳ２２の制御端子に接続されている。
【００４４】
例えば、電圧供給部ＶＳ２は、初期設定期間に、第１電流源ＩＳ１２の制御端子の電圧および第２電流源ＩＳ２２の制御端子の電圧をそれぞれ制御する。これにより、第１電流源ＩＳ１２および第２電流源ＩＳ２２のそれぞれの電流供給能力が調整され、ノードＮ１の電圧が調整される。すなわち、電圧供給部ＶＳ２は、初期設定期間に、第１電流源ＩＳ１２および第２電流源ＩＳ２２のそれぞれの電流供給能力を制御することにより、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴに任意の初期電圧を与える。
【００４５】
これにより、この実施形態では、例えば、電圧制御発信器ＶＣＯの目標周波数に対応する電圧を、電圧制御発信器ＶＣＯの初期電圧に設定できる。したがって、この実施形態では、ロックアップタイムをさらに短縮できる。また、この実施形態では、初期設定期間における第１電流源ＩＳ１２および第２電流源ＩＳ２２のそれぞれの電流供給能力を小さくすることにより、初期設定期間の消費電力を低減できる。
【００４６】
なお、ＰＬＬ回路１０の構成は、この例に限定されない。例えば、ＰＬＬ回路１０は、分周器ＤＩＶが省かれて構成されてもよい。すなわち、電圧制御発信器ＶＣＯの出力信号は、分周器ＤＩＶを介さずに、位相比較器ＰＦＤにフィードバックされてもよい。あるいは、分周器ＤＩＶの分周比は、固定されていてもよい。
【００４７】
図５は、図４に示した各電流源ＩＳ１２、ＩＳ２２の少なくとも一部をＭＯＳトランジスタで構成したときのＰＬＬ回路１０の一例を示している。図５の二重丸の意味は、図４と同じである。
【００４８】
第１電流源ＩＳ１２は、例えば、ｐＭＯＳトランジスタＭＩ１を有している。トランジスタＭＩ１は、ソースが内部電源線に接続され、ドレインが第１スイッチＳＷ１に接続され、ゲートが制御端子に接続されている。すなわち、トランジスタＭＩ１は、電圧供給部ＶＳ２の出力端子ＩＣＮＴ１から出力された電圧をゲートで受ける。
【００４９】
第２電流源ＩＳ２２は、例えば、ｎＭＯＳトランジスタＭＩ２を有している。トランジスタＭＩ２は、ソースが接地線に接続され、ドレインが第２スイッチＳＷ２に接続され、ゲートが制御端子に接続されている。すなわち、トランジスタＭＩ２は、電圧供給部ＶＳ２の出力端子ＩＣＮＴ２から出力された電圧をゲートで受ける。
【００５０】
トランジスタＭＩ１、ＭＩ２のオン抵抗は、ゲートで受ける電圧に応じて変化する。したがって、電圧供給部ＶＳ２は、初期設定期間に、トランジスタＭＩ１のゲートに印加する電圧およびトランジスタＭＩ２のゲートに印加する電圧をそれぞれ制御することにより、トランジスタＭＩ１、ＭＩ２のオン抵抗をそれぞれ調整する。これにより、電圧供給部ＶＳ２は、ノードＮ１の電圧を調整する。すなわち、電圧供給部ＶＳ２は、第１電流源ＩＳ１２の制御端子および第２電流源ＩＳ２２の制御端子に電圧をそれぞれ与えることにより、電圧制御発信器ＶＣＯの制御電圧を任意の初期電圧に設定できる。
【００５１】
なお、電流源ＩＳ（ＩＳ１２、ＩＳ２２）の構成は、この例に限定されない。例えば、各電流源ＩＳは、複数のＭＯＳトランジスタを有してもよい。さらに、各電流源ＩＳは、ｐＭＯＳトランジスタおよびｎＭＯＳトランジスタの両方を有してもよい。あるいは、第１電流源ＩＳ１２は、例えば、ｐＭＯＳトランジスタＭＩ１の代わりにｎＭＯＳトランジスタを有してもよい。
【００５２】
図６は、図５に示したＰＬＬ回路１０の初期設定期間の動作の一例を示している。図６の二重丸の意味は、図４と同じである。図６の破線の意味は、図２と同じである。例えば、初期設定期間では、位相比較器ＰＦＤの出力端子ＵＰ、ＤＮは、高インピーダンス状態に設定されている。
【００５３】
初期設定期間におけるＰＬＬ回路１０の動作は、電圧供給部ＶＳ２がトランジスタＭＩ１、ＭＩ２のゲートの電圧をそれぞれ制御することを除いて、図２で説明したＰＬＬ回路１０の動作と同じである。例えば、電圧供給部ＶＳ２は、初期設定期間に、第１スイッチＳＷ１および第２スイッチＳＷ２をオンするとともに、第１電流源ＩＳ１２の制御端子および第２電流源ＩＳ２２の制御端子に電圧をそれぞれ与える。これにより、内部電源線と接地線との間に直列に接続されたトランジスタＭＩ１、第１スイッチＳＷ１、第２スイッチＳＷ２およびトランジスタＭＩ２のうちのトランジスタＭＩ１、ＭＩ２のオン抵抗がそれぞれ調整される。この結果、ノードＮ１の電圧が調整され、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴの電圧が調整される。
【００５４】
図７は、図５に示したＰＬＬ回路１０の通常動作期間の動作の一例を示している。なお、図７は、分周器ＤＩＶの出力信号（電圧制御発信器ＶＣＯの出力信号を分周した信号）の位相が基準信号の位相に対して進んでいるときのＰＬＬ回路１０の動作を示している。図７の二重丸の意味は、図４と同じである。図７の破線の意味は、図３と同じである。例えば、通常動作期間では、電圧供給部ＶＳ２の出力端子ＥＮ１、ＥＮ２は、高インピーダンス状態に設定されている。
【００５５】
通常動作期間におけるＰＬＬ回路１０の動作は、電圧供給部ＶＳ２がトランジスタＭＩ１、ＭＩ２のゲートに電圧をそれぞれ印加することを除いて、図３で説明したＰＬＬ回路１０の動作と同じである。例えば、通常動作期間では、電圧供給部ＶＳ２は、第１電流源ＩＳ１２の電流供給能力を所定の能力にする電圧を、第１電流源ＩＳ１２の制御端子に印加し、第２電流源ＩＳ２２の電流供給能力を所定の能力にする電圧を、第２電流源ＩＳ２２の制御端子に印加する。これにより、通常動作期間では、ＰＬＬ回路１０は、図３で説明した動作と同じように動作する。
【００５６】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、第１電流源ＩＳ１２の制御端子の電圧および第２電流源ＩＳ２２の制御端子の電圧をそれぞれ制御することにより、電圧制御発信器ＶＣＯの制御電圧を任意の初期電圧（例えば、電圧制御発信器ＶＣＯの目標周波数に対応する電圧）に設定できる。これにより、この実施形態では、ロックアップタイムをさらに短縮できる。また、この実施形態では、初期設定期間における第１電流源ＩＳ１２および第２電流源ＩＳ２２のそれぞれの電流供給能力を小さくすることにより、初期設定期間の消費電力を低減できる。
【００５７】
図８は、別の実施形態におけるＰＬＬ回路１０の一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図８の二重丸の意味は、図１と同じである。この実施形態のＰＬＬ回路１０は、図１に示した電圧供給部ＶＳ１の代わりに電圧供給部ＶＳ３を有している。ＰＬＬ回路１０のその他の構成は、図１−図３で説明した実施形態と同じである。
【００５８】
この実施形態では、チャージポンプ回路ＣＰ１の第１スイッチＳＷ１および第２スイッチＳＷ２は、例えば、ｐＭＯＳトランジスタＭＳ１およびｎＭＯＳトランジスタＭＳ２をそれぞれ有している。トランジスタＭＳ１は、ソースが第１電流源ＩＳ１０に接続され、ドレインがトランジスタＭＳ２のドレインに接続され、ゲートが制御端子に接続されている。トランジスタＭＳ２は、ソースが第２電流源ＩＳ２０に接続され、ドレインがトランジスタＭＳ１のドレインに接続され、ゲートが制御端子に接続されている。すなわち、トランジスタＭＳ１、ＭＳ２のドレインは、ノードＮ１に接続されている。
【００５９】
なお、スイッチＳＷ（ＳＷ１、ＳＷ２）の構成は、この例に限定されない。例えば、各スイッチＳＷは、複数のＭＯＳトランジスタを有してもよい。さらに、各スイッチＳＷは、ｐＭＯＳトランジスタおよびｎＭＯＳトランジスタの両方を有してもよい。あるいは、第１スイッチＳＷ１は、例えば、ｐＭＯＳトランジスタＭＳ１の代わりにｎＭＯＳトランジスタを有してもよい。また、各スイッチＳＷは、ＭＯＳトランジスタを含まずに構成されてもよい。
【００６０】
電圧供給部ＶＳ３は、第１スイッチＳＷ１のオン抵抗および第２スイッチＳＷ２のオン抵抗を初期設定期間にそれぞれ制御することを除いて、電圧供給部ＶＳ１と同じである。例えば、電圧供給部ＶＳ３の出力端子ＳＣＮＴ１は、第１スイッチＳＷ１の制御端子に接続されている。また、例えば、電圧供給部ＶＳ３の出力端子ＳＣＮＴ２は、第２スイッチＳＷ２の制御端子に接続されている。
【００６１】
例えば、電圧供給部ＶＳ３は、初期設定期間に、第１スイッチＳＷ１の制御端子の電圧および第２スイッチＳＷ２の制御端子の電圧をそれぞれ制御する。これにより、第１スイッチＳＷ１のオン抵抗および第２スイッチＳＷ２のオン抵抗がそれぞれ調整され、ノードＮ１の電圧が調整される。
【００６２】
すなわち、電圧供給部ＶＳ３は、初期設定期間に、第１スイッチＳＷ１の制御端子および第２スイッチＳＷ２の制御端子に調整電圧をそれぞれ与えることにより、第１スイッチＳＷ１および第２スイッチＳＷ２のオン抵抗をそれぞれ制御し、電圧制御発信器ＶＣＯの制御電圧を初期電圧に設定する。
【００６３】
なお、ＰＬＬ回路１０の構成は、この例に限定されない。例えば、ＰＬＬ回路１０は、分周器ＤＩＶが省かれて構成されてもよい。すなわち、電圧制御発信器ＶＣＯの出力信号は、分周器ＤＩＶを介さずに、位相比較器ＰＦＤにフィードバックされてもよい。あるいは、分周器ＤＩＶの分周比は、固定されていてもよい。
【００６４】
図９は、図８に示したＰＬＬ回路１０の初期設定期間の動作の一例を示している。図９の二重丸の意味は、図８と同じである。図９の破線の意味は、図２と同じである。例えば、初期設定期間では、位相比較器ＰＦＤの出力端子ＵＰ、ＤＮは、高インピーダンス状態に設定されている。
【００６５】
初期設定期間におけるＰＬＬ回路１０の動作は、電圧供給部ＶＳ３がトランジスタＭＳ１、ＭＳ２のゲートの電圧をそれぞれ制御することを除いて、図２で説明したＰＬＬ回路１０の動作と同じである。例えば、電圧供給部ＶＳ３は、初期設定期間に、トランジスタＭＳ１、ＭＳ２のゲートに調整電圧をそれぞれ与える。すなわち、トランジスタＭＳ１は、電圧供給部ＶＳ３の出力端子ＳＣＮＴ１から出力された調整電圧をゲートで受け、トランジスタＭＳ２は、電圧供給部ＶＳ３の出力端子ＳＣＮＴ２から出力された調整電圧をゲートで受ける。
【００６６】
トランジスタＭＳ１、ＭＳ２のオン抵抗は、ゲートで受ける電圧に応じて変化する。したがって、内部電源線と接地線との間に直列に接続された第１電流源ＩＳ１０、トランジスタＭＳ１、トランジスタＭＳ２および第２電流源ＩＳ２０のうちのトランジスタＭＳ１、ＭＳ２のオン抵抗が電圧供給部ＶＳ３によりそれぞれ調整される。この結果、ノードＮ１の電圧が調整され、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴの電圧が調整される。
【００６７】
すなわち、電圧供給部ＶＳ３は、初期設定期間に、第１スイッチＳＷ１の制御端子の電圧および第２スイッチＳＷ２の制御端子の電圧をそれぞれ制御することにより、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴに任意の初期電圧を与える。これにより、この実施形態では、例えば、電圧制御発信器ＶＣＯの目標周波数に対応する電圧を、電圧制御発信器ＶＣＯの初期電圧に設定できる。したがって、この実施形態では、ロックアップタイムをさらに短縮できる。
【００６８】
なお、通常動作期間のＰＬＬ回路１０の動作は、図３で説明したＰＬＬ回路１０の動作と同じである。例えば、通常動作期間では、電圧供給部ＶＳ３の出力端子ＳＣＮＴ１、ＳＣＮＴ２は、高インピーダンス状態に設定されている。これにより、位相比較器ＰＦＤは、基準信号と分周器ＤＩＶの出力信号（電圧制御発信器ＶＣＯの出力信号を分周した信号）との位相差に応じて、第１スイッチＳＷ１および第２スイッチＳＷ２のオン／オフを制御できる。
【００６９】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、第１スイッチＳＷ１の制御端子の電圧および第２スイッチＳＷ２の制御端子の電圧をそれぞれ制御することにより、電圧制御発信器ＶＣＯの制御電圧を任意の初期電圧（例えば、電圧制御発信器ＶＣＯの目標周波数に対応する電圧）に設定できる。また、この実施形態では、初期設定期間における第１スイッチＳＷ１のオン抵抗および第２スイッチＳＷ２のオン抵抗を大きくすることにより、第１スイッチＳＷ１および第２スイッチＳＷ２に流れる初期設定期間の電流を低減できる。この結果、この実施形態では、初期設定期間の消費電力を低減できる。
【００７０】
図１０は、別の実施形態におけるＰＬＬ回路１０の一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図１０の二重丸の意味は、図４と同じである。この実施形態のＰＬＬ回路１０は、図４に示した電圧供給部ＶＳ２の代わりに電圧供給部ＶＳ４を有している。ＰＬＬ回路１０のその他の構成は、図４−図７で説明した実施形態と同じである。
【００７１】
電圧供給部ＶＳ４は、例えば、初期設定期間に、出力端子ＶＲから出力される電圧を用いて、電圧制御発信器ＶＣＯに初期電圧を与える。例えば、電圧供給部ＶＳ４の出力端子ＶＲは、第１電流源ＩＳ１２と第１スイッチＳＷ１との接続ノードＮ２に接続されている。また、電圧供給部ＶＳ４の出力端子ＥＮ１、ＥＮ２は、第１スイッチＳＷ１の制御端子および第２スイッチＳＷ２の制御端子にそれぞれ接続されている。そして、電圧供給部ＶＳ４の出力端子ＥＮ３、ＥＮ４は、第１電流源ＩＳ１２の制御端子および第２電流源ＩＳ２２の制御端子にそれぞれ接続されている。
【００７２】
例えば、電圧供給部ＶＳ４は、初期設定期間に、第１スイッチＳＷ１をオンし、第２スイッチＳＷ２をオフし、第１電流源ＩＳ１２および第２電流源ＩＳ２２をオフする。これにより、電圧供給部ＶＳ４の出力端子ＶＲの電圧が電圧制御発信器ＶＣＯの入力端子ＶＣＮＴに与えられる。
【００７３】
なお、出力端子ＶＲは、チャージポンプ回路ＣＰ２のノードＮ２に接続されずに、第２電流源ＩＳ２２と第２スイッチＳＷ２との接続ノードＮ３に接続されてもよい。この場合、電圧供給部ＶＳ４は、初期設定期間に、第１スイッチＳＷ１をオフし、第２スイッチＳＷ２をオンし、第１電流源ＩＳ１２および第２電流源ＩＳ２２をオフする。すなわち、電圧供給部ＶＳ４は、初期設定期間に、第１スイッチＳＷ１および第２スイッチＳＷ２のうち、出力端子ＶＲに接続されたノードとローパスフィルタＬＰＦの容量素子Ｃ１との間に配置された方のスイッチをオンする。
【００７４】
ここで、例えば、出力端子ＶＲの電圧は、図１１に示すように、抵抗分割により生成される。なお、出力端子ＶＲの電圧は、抵抗分割以外の方法（例えば、バンドギャップ回路により生成された電圧）により与えられてもよい。また、この実施形態では、第１電流源ＩＳ１２および第２電流源ＩＳ２２は、電圧供給部ＶＳ４の出力端子ＥＮ３、ＥＮ４の電圧によりオン／オフが制御される構成であればよい。すなわち、第１電流源ＩＳ１２および第２電流源ＩＳ２２の電流供給能力は、電圧供給部ＶＳ４の出力端子ＥＮ３、ＥＮ４の電圧で制御されなくてもよい。
【００７５】
なお、ＰＬＬ回路１０の構成は、この例に限定されない。例えば、ＰＬＬ回路１０は、分周器ＤＩＶが省かれて構成されてもよい。すなわち、電圧制御発信器ＶＣＯの出力信号は、分周器ＤＩＶを介さずに、位相比較器ＰＦＤにフィードバックされてもよい。あるいは、分周器ＤＩＶの分周比は、固定されていてもよい。
【００７６】
図１１は、図１０に示した電圧供給部ＶＳ４の出力端子ＶＲの電圧を抵抗分割により生成するＰＬＬ回路１０の一例を示している。図１１の二重丸の意味は、図１０と同じである。
【００７７】
電圧供給部ＶＳ４は、出力端子ＶＲに電圧を供給する電圧生成部ＶＧ１を有している。電圧生成部ＶＧ１は、例えば、内部電源線と接地線との間に直列に接続された抵抗Ｒ１０、スイッチＳＷ１０、ＳＷ２０および抵抗Ｒ２０を有している。なお、図１１では、図を見やすくするために、スイッチＳＷ１０、ＳＷ２０のオン／オフを制御する信号を受ける制御端子の記載を省略している。
【００７８】
出力端子ＶＲは、スイッチＳＷ１０とスイッチＳＷ２０との接続ノードに接続されている。したがって、出力端子ＶＲの電圧は、例えば、スイッチＳＷ１０、ＳＷ２０がオンしたとき、抵抗Ｒ１０およびスイッチＳＷ１０のオン抵抗と、スイッチＳＷ２０のオン抵抗および抵抗Ｒ１０とにより分割された電圧に設定される。例えば、スイッチＳＷ１０、ＳＷ２０のオン抵抗が小さいとき、出力端子ＶＲの電圧は、抵抗Ｒ１０、Ｒ２０で分割された電圧に設定される。
【００７９】
なお、電圧供給部ＶＳ４の構成は、この例に限定されない。例えば、スイッチＳＷ２０の抵抗Ｒ２０に接続されていない方の端子は、チャージポンプ回路ＣＰ２のノードＮ２に接続されずに、第２電流源ＩＳ２２と第２スイッチＳＷ２との接続ノードＮ３に接続されてもよい。この場合、電圧供給部ＶＳ４は、初期設定期間に、第１スイッチＳＷ１および第２スイッチＳＷ２をオンし、第１電流源ＩＳ１２および第２電流源ＩＳ２２をオフする。また、例えば、電圧生成部ＶＧ１は、電圧供給部ＶＳ４の外部に設けられてもよい。
【００８０】
図１２は、図１１に示したＰＬＬ回路１０の初期設定期間の動作の一例を示している。図１２の二重丸の意味は、図１０と同じである。図１２の破線の意味は、図２と同じである。例えば、初期設定期間では、位相比較器ＰＦＤの出力端子ＵＰ、ＤＮは、高インピーダンス状態に設定されている。また、図１２の破線の電流源ＩＳ１２、ＩＳ２２は、電流源ＩＳ１２、ＩＳ２２がオフしていることを示している。
【００８１】
電圧供給部ＶＳ４は、初期設定期間に、電圧生成部ＶＧ１のスイッチＳＷ１０、ＳＷ２０をオンし、抵抗Ｒ１０、Ｒ２０で分割された電圧を出力端子ＶＲに出力する。そして、電圧供給部ＶＳ４は、初期設定期間に、第１スイッチＳＷ１をオンし、第２スイッチＳＷ２をオフし、第１電流源ＩＳ１２および第２電流源ＩＳ２２をオフする。これにより、抵抗Ｒ１０、Ｒ２０で分割された電圧（出力端子ＶＲの電圧）が電圧制御発信器ＶＣＯの入力端子ＶＣＮＴに与えられる。
【００８２】
例えば、容量素子Ｃ１の電圧が出力端子ＶＲの電圧より低いとき、出力端子ＶＲから容量素子Ｃ１に向かって、電流Ｉ３０が流れる。これにより、容量素子Ｃ１が充電され、容量素子Ｃ１の電圧が上昇する。あるいは、容量素子Ｃ１の電圧が出力端子ＶＲの電圧より高いとき、容量素子Ｃ１から出力端子ＶＲに向かって、電流Ｉ３０が流れる。これにより、容量素子Ｃ１が放電され、容量素子Ｃ１の電圧が低下する。
【００８３】
すなわち、電圧供給部ＶＳ４は、初期設定期間に、第１スイッチＳＷ１および第２スイッチＳＷ２の少なくとも一方をオンし、容量素子Ｃ１の充放電を制御する。容量素子Ｃ１の充放電により、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴの電圧（容量素子Ｃ１の電圧）は、出力端子ＶＲの電圧で安定する。
【００８４】
このように、電圧供給部ＶＳ４は、初期設定期間に、電圧制御発信器ＶＣＯの制御電圧を、出力端子ＶＲの電圧（初期電圧）に設定する。したがって、この実施形態のＰＬＬ回路１０においても、ロックアップタイムを短縮できる。また、例えば、図１２に示した構成では、抵抗Ｒ１０、Ｒ２０を大きくすることにより、電圧生成部ＶＧ１の電流を低減でき、消費電力を低減できる。なお、例えば、通常動作期間では、電圧供給部ＶＳ４の出力端子ＥＮ１、ＥＮ２、ＶＲは、高インピーダンス状態に設定されている。
【００８５】
図１３は、図１１に示したＰＬＬ回路１０の通常動作期間の動作の一例を示している。なお、図１３は、分周器ＤＩＶの出力信号（電圧制御発信器ＶＣＯの出力信号を分周した信号）の位相が基準信号の位相に対して進んでいるときのＰＬＬ回路１０の動作を示している。図１３の二重丸の意味は、図１０と同じである。図１３の破線は、電圧供給部ＶＳ４の出力端子ＥＮ１、ＥＮ２、ＶＲの信号が無効であることを示している。例えば、通常動作期間では、電圧供給部ＶＳ４の出力端子ＥＮ１、ＥＮ２、ＶＲは、高インピーダンス状態に設定されている。
【００８６】
通常動作期間におけるＰＬＬ回路１０の動作は、電圧供給部ＶＳ４の出力端子ＶＲが高インピーダンス状態に設定されることを除いて、図７で説明したＰＬＬ回路１０の動作と同じである。例えば、通常動作期間では、電圧供給部ＶＳ４は、電圧生成部ＶＧ１のスイッチＳＷ１０、ＳＷ２０をオフし、出力端子ＶＲを高インピーダンス状態に設定する。これにより、通常動作期間では、ＰＬＬ回路１０は、図３および図７で説明した動作と同じように動作する。なお、この実施形態では、電圧供給部ＶＳ４の出力端子ＶＲが第１スイッチＳＷ１を介して電圧制御発信器ＶＣＯの入力端子ＶＣＮＴに接続されているため、電圧供給部ＶＳ４のリーク電流が電圧制御発信器ＶＣＯの制御電圧に与える影響を小さくできる。
【００８７】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、電圧生成部ＶＧ１により生成された電圧が、電圧制御発信器ＶＣＯの初期電圧に設定される。これにより、この実施形態では、チャージポンプ回路ＣＰ２の各素子の特性に拘わらず、電圧制御発信器ＶＣＯの初期電圧を簡易に生成できる。
【００８８】
図１４は、別の実施形態におけるＰＬＬ回路１０の一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。なお、図１４の二重丸の意味は、図１０と同じである。この実施形態のＰＬＬ回路１０では、図１０に示したＰＬＬ回路１０に選択部ＳＥＬが設けられ、電圧供給部ＶＳ４の代わりに電圧供給部ＶＳ５が設けられている。ＰＬＬ回路１０のその他の構成は、図１０−図１３で説明した実施形態と同じである。なお、図１４では、図を見やすくするために、電圧供給部ＶＳ５（より詳細には、電圧生成部ＶＧ２）内の各スイッチＳＷ（ＳＷ１０、ＳＷ１１、ＳＷ１２、ＳＷ２０、ＳＷ２１、ＳＷ２２）のオン／オフを制御する信号を受ける制御端子の記載を省略している。
【００８９】
電圧供給部ＶＳ５は、電圧生成部ＶＧ１の代わりに電圧生成部ＶＧ２を有している。電圧供給部ＶＳ５のその他の構成は、電圧供給部ＶＳ４と同じである。例えば、電圧供給部ＶＳ５は、選択部ＳＥＬから受けた信号に基づいて、出力端子ＶＲの電圧を設定する。出力端子ＶＲの電圧は、電圧生成部ＶＧ２で生成される。
【００９０】
電圧生成部ＶＧ２は、例えば、内部電源線と出力端子ＶＲとの間に配置された可変抵抗と、出力端子ＶＲと接地線との間に配置された可変抵抗とを有している。可変抵抗は、例えば、抵抗およびスイッチが直列に接続されたペアを、複数有している。例えば、電圧生成部ＶＧ２では、内部電源線と出力端子ＶＲとの間に、抵抗Ｒ１０およびスイッチＳＷ１０のペアと、抵抗Ｒ１１およびスイッチＳＷ１１のペアと、抵抗Ｒ１２およびスイッチＳＷ１２のペアとが並列に接続されている。さらに、出力端子ＶＲと接地線との間に、スイッチＳＷ２０および抵抗Ｒ２０のペアと、スイッチＳＷ２１および抵抗Ｒ２１のペアと、スイッチＳＷ２２および抵抗Ｒ２２のペアとが並列に接続されている。なお、抵抗およびスイッチのペアの数は、この例に限定されない。
【００９１】
電圧生成部ＶＧ２で生成される電圧（出力端子ＶＲの電圧）は、例えば、内部電源線と出力端子ＶＲとの間の抵抗と、出力端子ＶＲと接地線との間の抵抗との比を変更することにより、可変に設定される。例えば、内部電源線と出力端子ＶＲとの間の抵抗は、電圧生成部ＶＧ２内の抵抗Ｒ１０、Ｒ１１、Ｒ１２の組み合わせを変更することにより、可変に設定される。また、出力端子ＶＲと接地線との間の抵抗は、電圧生成部ＶＧ２内の抵抗Ｒ２０、Ｒ２１、Ｒ２２の組み合わせを変更することにより、可変に設定される。
【００９２】
なお、抵抗Ｒ１０、Ｒ１１、Ｒ１２の組み合わせは、スイッチＳＷ１０、ＳＷ１１、ＳＷ１２のオン／オフの制御により、変更される。また、抵抗Ｒ１０、Ｒ１１、Ｒ１２の組み合わせは、スイッチＳＷ２０、ＳＷ２１、ＳＷ２２のオン／オフの制御により、変更される。すなわち、出力端子ＶＲの電圧は、スイッチＳＷ１０、ＳＷ１１、ＳＷ１２、ＳＷ２０、ＳＷ２１、ＳＷ２２のオン／オフを制御することにより、可変に設定される。
【００９３】
分周器ＤＩＶは、電圧制御発信器ＶＣＯと位相比較器ＰＦＤとの間に配置されている。例えば、分周器ＤＩＶは、入力端子ＤＩＮＦで受けた信号が示す分周比で、入力端子ＣＩＮで受けた信号を分周する。そして、分周器ＤＩＶは、分周した信号を出力端子ＣＯＵＴから出力する。例えば、分周器ＤＩＶの入力端子ＣＩＮは、電圧制御発信器ＶＣＯの出力端子ＳＯＵＴに接続され、分周器ＤＩＶの出力端子ＣＯＵＴは、位相比較器ＰＦＤの入力端子ＦＢに接続されている。
【００９４】
すなわち、分周器ＤＩＶは、電圧制御発信器ＶＣＯの出力信号を所定の分周比で分周し、分周した信号を位相比較器ＰＦＤに出力する。これにより、ＰＬＬ回路１０は、出力信号（電圧制御発信器ＶＣＯの出力信号）の周波数が基準信号（位相比較器ＰＦＤの入力端子ＣＫで受ける信号）の周波数より高いときにも、出力信号の位相を基準信号の位相に同期させることができる。
【００９５】
選択部ＳＥＬは、例えば、電圧生成部ＶＧ２内の抵抗（Ｒ１０−Ｒ１２、Ｒ２０−Ｒ２２）の組み合わせを示す信号を、入力端子ＳＩＮＦで受けた信号が示す分周比に基づいて生成する。例えば、選択部ＳＥＬの入力端子ＳＩＮＦは、分周器ＤＩＶの入力端子ＤＩＮＦに接続されている。なお、選択部ＳＥＬは、分周比を示す信号の代わりに、電圧制御発信器ＶＣＯの出力信号の目標周波数を示す信号を受けてもよい。
【００９６】
電圧生成部ＶＧ２内の抵抗（Ｒ１０−Ｒ１２、Ｒ２０−Ｒ２２）の組み合わせを示す信号は、例えば、各スイッチＳＷ１０、ＳＷ１１、ＳＷ１２、ＳＷ２０、ＳＷ２１、ＳＷ２２をオンするかオフするかを示す信号である。この信号は、例えば、選択部ＳＥＬの出力端子ＲＥＳＬ１−ＲＥＳＬ６からそれぞれ出力される。
【００９７】
例えば、ＰＬＬ回路１０の出力信号（電圧制御発信器ＶＣＯの出力信号）の周波数が高いときには、分周器ＤＩＶの分周比は、ＰＬＬ回路１０の出力信号の周波数が低いときに比べて、大きく設定される。このため、出力端子ＶＲの電圧は、分周器ＤＩＶの分周比が大きいとき（例えば、分周比が３のとき）には、分周器ＤＩＶの分周比が小さいとき（例えば、分周比が２のとき）に比べて、高く設定される。
【００９８】
したがって、選択部ＳＥＬは、例えば、入力端子ＳＩＮＦで受けた信号が示す分周比が大きいときには、出力端子ＶＲの電圧を高くする抵抗（Ｒ１０−Ｒ１２、Ｒ２０−Ｒ２２）の組み合わせを示す信号を、出力端子ＲＥＳＬ１−ＲＥＳＬ６から出力する。また、選択部ＳＥＬは、例えば、入力端子ＳＩＮＦで受けた信号が示す分周比が小さいときには、出力端子ＶＲの電圧を低くする抵抗（Ｒ１０−Ｒ１２、Ｒ２０−Ｒ２２）の組み合わせを示す信号を、出力端子ＲＥＳＬ１−ＲＥＳＬ６から出力する。
【００９９】
これにより、電圧供給部ＶＳ５は、例えば、初期設定期間に、選択部ＳＥＬから受けた信号に基づいて、出力端子ＶＲの電圧を適切に設定できる。なお、初期設定期間におけるＰＬＬ回路１０の動作は、電圧供給部ＶＳ５が選択部ＳＥＬから受けた信号に基づいて出力端子ＶＲの電圧を設定することを除いて、図１２で説明したＰＬＬ回路１０の動作と同じである。例えば、電圧供給部ＶＳ５は、初期設定期間に、第１スイッチＳＷ１をオンし、第２スイッチＳＷ２をオフし、第１電流源ＩＳ１２および第２電流源ＩＳ２２をオフする。また、通常動作期間におけるＰＬＬ回路１０の動作は、分周器ＤＩＶにより分周された信号と基準信号との位相差が検出されることを除いて、図１３で説明したＰＬＬ回路１０の動作と同じである。
【０１００】
なお、電圧供給部ＶＳ５の構成は、この例に限定されない。例えば、出力端子ＶＲは、チャージポンプ回路ＣＰ２のノードＮ２に接続されずに、ノードＮ３に接続されてもよい。この場合、電圧供給部ＶＳ５は、初期設定期間に、第１スイッチＳＷ１をオフし、第２スイッチＳＷ２をオンし、第１電流源ＩＳ１２および第２電流源ＩＳ２２をオフする。
【０１０１】
また、例えば、スイッチＳＷ２０、ＳＷ２１、ＳＷ２２の抵抗Ｒ２０、Ｒ２１、Ｒ２２に接続されていない方の端子は、ノードＮ２に接続されずに、ノードＮ３に接続されてもよい。この場合、電圧供給部ＶＳ５は、初期設定期間に、第１スイッチＳＷ１および第２スイッチＳＷ２をオンし、第１電流源ＩＳ１２および第２電流源ＩＳ２２をオフする。また、例えば、電圧生成部ＶＧ２は、電圧供給部ＶＳ５の外部に設けられてもよい。あるいは、出力端子ＶＲの電圧は、抵抗分割以外の方法により可変に生成されてもよい。
【０１０２】
さらに、ＰＬＬ回路１０は、分周器ＤＩＶが省かれて構成されてもよい。すなわち、電圧制御発信器ＶＣＯの出力信号は、分周器ＤＩＶを介さずに、位相比較器ＰＦＤにフィードバックされてもよい。あるいは、分周器ＤＩＶの分周比は、固定されていてもよい。これらの場合、選択部ＳＥＬは、例えば、電圧生成部ＶＧ２内の抵抗（Ｒ１０−Ｒ１２、Ｒ２０−Ｒ２２）の組み合わせを示す信号を、ＰＬＬ回路１０の出力信号（電圧制御発信器ＶＣＯの出力信号）の目標周波数に応じて生成する。また、図４−図９で説明したＰＬＬ回路１０において、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴの初期電圧（制御電圧の初期電圧）を可変に設定してもよい。
【０１０３】
例えば、図６に示した電圧供給部ＶＳ２は、電圧制御発信器ＶＣＯの出力信号の目標周波数に応じて、電流源ＩＳ１２、ＩＳ２２の制御端子の電圧をそれぞれ調整することにより、トランジスタＭＩ１のオン抵抗とトランジスタＭＩ２のオン抵抗との比を調整する。これにより、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴの初期電圧は、可変に設定される。また、例えば、図９に示した電圧供給部ＶＳ３は、電圧制御発信器ＶＣＯの出力信号の目標周波数に応じて、スイッチＳＷ１、ＳＷ２の制御端子の電圧をそれぞれ調整することにより、トランジスタＭＳ１のオン抵抗とトランジスタＭＳ２のオン抵抗との比を調整する。これにより、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴの初期電圧は、可変に設定される。
【０１０４】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴに与える初期電圧を可変に設定できるため、ＰＬＬ回路１０の出力信号（電圧制御発信器ＶＣＯの出力信号）の目標周波数に応じた適切な初期電圧を、電圧制御発信器ＶＣＯの入力端子ＶＣＮＴに与えることができる。これにより、この実施形態では、ＰＬＬ回路１０の出力信号の周波数が変更されたときにも、ロックアップタイムを短縮できる。
【０１０５】
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１）
制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、
前記出力信号を分周する分周器と、
基準信号と前記分周された出力信号との位相差を検出し、前記位相差に応じて第１検出信号および第２検出信号を生成する位相比較器と、
前記第１検出信号に基づいてオン／オフが制御される第１スイッチおよび前記第２検出信号に基づいてオン／オフが制御される第２スイッチを含み、前記制御電圧を調整するチャージポンプ回路と、
前記チャージポンプ回路により充放電される容量素子を含み、前記チャージポンプ回路の出力を平滑化して前記制御電圧を生成するローパスフィルタと、
前記電圧制御発振器に初期電圧を与える初期設定期間に、前記第１スイッチおよび前記第２スイッチの少なくとも一方をオンし、前記容量素子の充放電を制御することにより、前記制御電圧を前記初期電圧に設定する電圧供給部と
を備えていることを特徴とするＰＬＬ回路。
（付記２）
前記チャージポンプ回路は、
第１制御端子が受ける電圧により制御され、前記第１スイッチを介して前記容量素子を充電する第１電流源と、
第２制御端子が受ける電圧により制御され、前記第２スイッチを介して前記容量素子を放電する第２電流源とを有し、
前記電圧供給部は、前記初期設定期間に、前記第１スイッチおよび前記第２スイッチをオンするとともに、前記第１制御端子および前記第２制御端子に電圧をそれぞれ与えることにより、前記制御電圧を前記初期電圧に設定すること
を特徴とする付記１記載のＰＬＬ回路。
（付記３）
前記第１電流源は、前記第１制御端子の電圧をゲートで受けるＭＯＳトランジスタを有し、
前記第２電流源は、前記第２制御端子の電圧をゲートで受けるＭＯＳトランジスタを有し、
前記電圧供給部は、前記初期設定期間に、前記第１制御端子の電圧および前記第２制御端子の電圧をそれぞれ制御することにより、前記第１電流源および前記第２電流源のそれぞれのＭＯＳトランジスタのオン抵抗を制御し、前記制御電圧を前記初期電圧に設定すること
を特徴とする付記２記載のＰＬＬ回路。
（付記４）
前記電圧供給部は、前記初期設定期間に、前記第１スイッチのオン／オフを制御する信号を受ける端子に第１調整電圧を与えるとともに、前記第２スイッチのオン／オフを制御する信号を受ける端子に第２調整電圧を与えることにより、前記第１スイッチおよび前記第２スイッチのオン抵抗を制御し、前記制御電圧を前記初期電圧に設定すること
を特徴とする付記１記載のＰＬＬ回路。
（付記５）
前記第１スイッチは、前記第１調整電圧をゲートで受けるＭＯＳトランジスタを有し、
前記第２スイッチは、前記第２調整電圧をゲートで受けるＭＯＳトランジスタを有していること
を特徴とする付記４記載のＰＬＬ回路。
（付記６）
前記チャージポンプ回路は、前記第１スイッチを介して前記容量素子を充電する第１電流源と、前記第２スイッチを介して前記容量素子を放電する第２電流源とを有し、
前記電圧供給部は、前記初期設定期間に、前記第１スイッチおよび前記第１電流源間のノードと、前記第２スイッチおよび前記第２電流源間のノードとの少なくとも一方のノードに、前記初期電圧を与え、前記第１スイッチおよび前記第２スイッチのうち、前記初期電圧が与えられたノードと前記容量素子との間に配置された方をオンし、前記制御電圧を前記初期電圧に設定すること
を特徴とする付記１記載のＰＬＬ回路。
（付記７）
前記電圧供給部は、前記電圧制御発振器の目標周波数に応じて、前記初期電圧を可変に設定すること
を特徴とする付記６記載のＰＬＬ回路。
（付記８）
前記電圧供給部は、前記電圧制御発振器の目標周波数に応じて、前記初期電圧を可変に設定すること
を特徴とする付記１ないし付記５のいずれか１項に記載のＰＬＬ回路。
（付記９）
前記チャージポンプ回路は、
第１制御端子が受ける電圧により制御され、前記第１スイッチを介して前記容量素子を充電する第１電流源と、
第２制御端子が受ける電圧により制御され、前記第２スイッチを介して前記容量素子を放電する第２電流源とを有し、
前記電圧供給部は、前記初期設定期間に、前記第１スイッチおよび前記第２スイッチをオンするとともに、前記電圧制御発振器の目標周波数に応じて、前記第１制御端子および前記第２制御端子の電圧をそれぞれ調整し、前記制御電圧の前記初期電圧を可変に設定すること
を特徴とする付記１記載のＰＬＬ回路。
（付記１０）
前記電圧供給部は、前記初期設定期間に、前記電圧制御発振器の目標周波数に応じて、前記第１スイッチのオン／オフを制御する信号を受ける端子の電圧と、前記第２スイッチのオン／オフを制御する信号を受ける端子の電圧とをそれぞれ調整することにより、前記第１スイッチのオン抵抗と前記第２スイッチのオン抵抗との比を調整し、前記制御電圧の前記初期電圧を可変に設定すること
を特徴とする付記１記載のＰＬＬ回路。
（付記１１）
基準信号に基づく周波数の出力信号を生成するＰＬＬ回路を備え、
前記ＰＬＬ回路は、
制御電圧に応じた周波数の前記出力信号を生成する電圧制御発振器と、
前記出力信号を分周する分周器と、
前記基準信号と前記分周された出力信号との位相差を検出し、前記位相差に応じて第１検出信号および第２検出信号を生成する位相比較器と、
前記第１検出信号に基づいてオン／オフが制御される第１スイッチおよび前記第２検出信号に基づいてオン／オフが制御される第２スイッチを含み、前記制御電圧を調整するチャージポンプ回路と、
前記チャージポンプ回路により充放電される容量素子を含み、前記チャージポンプ回路の出力を平滑化して前記制御電圧を生成するローパスフィルタと、
前記電圧制御発振器に初期電圧を与える初期設定期間に、前記第１スイッチおよび前記第２スイッチの少なくとも一方をオンし、前記容量素子の充放電を制御することにより、前記制御電圧を前記初期電圧に設定する電圧供給部とを備えている
ことを特徴とする半導体装置。
【０１０６】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【０１０７】
１０‥ＰＬＬ回路；Ｃ１‥容量素子；ＣＰ１、ＣＰ２‥チャージポンプ回路；ＤＩＶ‥分周器；ＩＳ１０、ＩＳ１２、ＩＳ２０、ＩＳ２２‥電流源；ＬＰＦ‥ローパスフィルタ；ＭＩ１、ＭＩ２、ＭＳ１、ＭＳ２‥ＭＯＳトランジスタ；ＰＦＤ‥位相比較器；Ｒ１、Ｒ１０−Ｒ１２、Ｒ２０−Ｒ２２‥抵抗；ＳＥＬ‥選択部；ＳＷ１、ＳＷ２、ＳＷ１０−ＳＷ１２、ＳＷ２０−ＳＷ２２‥スイッチ；ＶＧ１、ＶＧ２‥電圧供給部；ＶＳ１−ＶＳ５‥電圧供給部
【図１】
0005630294.tif 000002
【図２】
0005630294.tif 000003
【図３】
0005630294.tif 000004
【図４】
0005630294.tif 000005
【図５】
0005630294.tif 000006
【図６】
0005630294.tif 000007
【図７】
0005630294.tif 000008
【図８】
0005630294.tif 000009
【図９】
0005630294.tif 000010
【図１０】
0005630294.tif 000011
【図１１】
0005630294.tif 000012
【図１２】
0005630294.tif 000013
【図１３】
0005630294.tif 000014
【図１４】
0005630294.tif 000015