(57)【特許請求の範囲】
【請求項１】
第１の導電層と、
前記第１の導電層上の絶縁層と、
前記絶縁層上の第２の導電層と、
前記絶縁層上の第３の導電層と、有する電子機器において、
前記絶縁層は接続孔を有し、
前記接続孔において、前記第１の導電層と前記第２の導電層が接続し、
前記接続孔において、前記第１の導電層と前記第３の導電層が接続し、
前記第１の導電層は前記接続孔の内部に４方のうちの４方の端部を有し、
前記第２の導電層は前記接続孔の内部に端部を有し、
前記第３の導電層は前記接続孔の内部に端部を有することを特徴とする電子機器。
【請求項２】
第１の導電層と、
前記第１の導電層上の絶縁層と、
前記絶縁層上の第２の導電層と、
前記絶縁層上の第３の導電層と、を有する電子機器において、
前記絶縁層は接続孔を有し、
前記接続孔において、前記第１の導電層と前記第２の導電層が接続し、
前記第２の導電層は前記接続孔の内部に端部を有し、
前記第３の導電層は前記接続孔の内部に４方のうちの３方の端部を有し、
前記第１の導電層は前記接続孔の内部に４方のうちの４方の端部を有することを特徴とする電子機器。
【請求項３】
第１の導電層と、
前記第１の導電層上の絶縁層と、
前記絶縁層上の第２の導電層と、
前記絶縁層上の第３の導電層と、を有する電子機器において、
前記絶縁層は接続孔を有し、
前記接続孔において、前記第１の導電層と前記第２の導電層が接続し、
前記第２の導電層は前記接続孔の内部に４方のうちの３方の端部を有し、
前記第３の導電層は前記接続孔の内部に端部を有し、
前記第１の導電層は前記接続孔の内部に４方のうちの４方の端部を有することを特徴とする電子機器。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１の導電層は、ゲート配線と同一の導電膜から形成された導電層であり、
前記第２の導電層は、ソース配線またはドレイン配線であり、
前記第３の導電層は、画素電極であることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線が積層された半導体装置に関する。
【背景技術】
【０００２】
近年、配線基板及び半導体装置は、半導体素子の集積度が向上し、高集積化されている。
このため、配線幅がより微細化されていると共に、配線の本数が増大している。更には、
配線の多層化により半導体装置の面積の縮小化が図られている。
【０００３】
半導体装置を構成する半導体素子の代表例として、薄膜トランジスタを図１６を用いて
説明する。図１６（Ａ）は薄膜トランジスタの上面図であり、図１６（Ｂ）、（Ｃ）は、
それぞれ図１６（Ａ）のＡ−Ｂ及びＣ−Ｄの断面図を示す。なお、図１６（Ａ）において
、図１６（Ｂ）、及び（Ｃ）に示される基板１０１、絶縁層１０２、１０７、１１５及び
ゲート絶縁層１０４は省略する。
【０００４】
図１６（Ｂ）に示すように、薄膜トランジスタ１１０は、半導体領域１０３とゲート電
極１０５とがゲート絶縁層１０４で絶縁され、ゲート電極１０５と配線１０８、１０９と
が絶縁層１０７で絶縁されている。また、ゲート絶縁層１０４上にゲート電極１０５と同
時に導電層１０６が形成されており、導電層１０６と配線１０９とが、絶縁層１０７を介
して絶縁されている。
【０００５】
また、絶縁層１０７に形成される接続孔１１１を介して半導体領域１０３のソース領域
又はドレイン領域の一方と配線１０８とが接続されている。また、絶縁層１０７に形成さ
れる接続孔１１２を介して半導体領域１０３のソース領域又はドレイン領域の他方と配線
１０９とが接続されており、絶縁層１０７に形成される接続孔１１３を介して配線１０９
と導電層１０６とが接続されている。
【０００６】
このような構造により、薄膜トランジスタの半導体領域、ゲート電極、配線等を積層す
ることが可能である。
【０００７】
図１６（Ａ）に示すように、配線１０８、１０９は、接続孔１１１〜１１３の面積より
広い断面積で形成されている。また、絶縁層１０７をＣＶＤ法やスパッタリング法等の薄
膜形成方法を用いて形成する場合、絶縁層１０７の表面が平坦化されず、絶縁層１０７の
下地となる層の凹凸の影響を受ける。このため、配線１０８、１０９や絶縁層１０７の表
面は、図１６（Ｂ）に示すように、凹凸が増加する。
【０００８】
液晶表示装置において、このような薄膜トランジスタを用いて画素電極を駆動する素子
を形成する場合、絶縁層の凹凸が配向膜のラビングむらの原因となり、液晶の配向乱れ、
及びそれに伴う画質の低下が生じるという問題がある。このため、絶縁層１０７及び配線
１０８、１０９上に平坦化された絶縁層１１５を形成する。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
絶縁層１１５の形成方法としては、ＣＶＤ法やＰＶＤ法で形成した絶縁膜をＣＭＰ等の研
磨により平坦化する方法や、塗布法により平坦性の高い絶縁層を形成する方法がある。
【００１０】
塗布法により平坦性の高い絶縁層１１５を形成する場合、絶縁層を形成する組成物を、
スピンコート法、スリットコート法等の塗布法により塗布した後、組成物を焼成して絶縁
層１１５を形成する。しかしながら、絶縁層１１５の下地となる配線１０８、１０９や絶
縁層１０７の凸部では、絶縁層１１５の膜厚は薄くて済むが、凹部では絶縁層１１５の膜
厚を厚くする必要がある。この結果、凹凸差が少ない絶縁層及び配線上に絶縁層を形成す
る場合と比較して、絶縁層１１５を形成する組成物の量が増大し、材料コストが増大する
と共に生産性が低下するという問題がある。また、絶縁層１１５を感光性材料を用いて形
成し、後の工程で露光する場合、膜厚が厚いと露光時間が増大するという問題がある。
【００１１】
また、図１６（Ｂ）に示すように、膜厚の厚い導電層１０６及び絶縁層１０７が重畳す
る配線１０９の領域１１６は、導電層１０６が存在しない絶縁層１０７を重畳する配線１
０９の領域１１７と比較して、凹凸差が大きい。このため、領域１１６及び領域１１７に
おける組成物の塗布むらの原因となり、絶縁層１１５の領域１１６においては、膜厚が薄
くなる。この結果、絶縁層１１５上に形成される配線と配線１０９とが短絡しやすくなる
問題がある。
【００１２】
そこで本発明は、配線の凹凸差を緩和することが可能な構造の半導体装置を提供するこ
とを課題とする。
【課題を解決するための手段】
【００１３】
本発明の一は、第１の導電層と、第１の導電層上の絶縁層と、前記絶縁層に形成された
少なくとも１つの接続孔と、前記絶縁層上に形成され、前記接続孔において前記第１の導
電層と接する第２の導電層と、を有し、前記第２の導電層は端部の一部を前記接続孔の内
側に有し、前記第２の導電層の端部の一部は前記第１の導電層に接することを特徴とする
半導体装置である。
【００１４】
即ち、接続孔において、第１の領域及び第２の領域を有し、第１の領域は第２の導電層
が第１の導電層と接する領域であり、第２の領域は第２の導電層が第１の導電層と接しな
い領域である。
【００１５】
さらには、接続孔において、上記第１の領域及び第２の領域に加えて、第３の領域を有
してもよい。第３の領域は、第１の導電層が第２の導電層と接しない領域である。
【００１６】
なお、第２の導電層は第１の導電層の一部を重畳する。
【００１７】
また、前記第１の導電層は、第１の膜厚の領域と第２の膜厚の領域を有し、前記第１の
膜厚は、前記第２の膜厚より薄く、前記第２の導電層は、前記第１の導電層の前記第１の
膜厚の領域で接続してもよい。
【００１８】
また、前記第１の導電層に接続される画素電極を有してもよい。
【００１９】
また、前記第２の導電層と接続する第１の導電層の端部の一部が前記接続孔の内側に形
成されてもよい。
【００２０】
また、本発明の一は、第１の導電層と、第２の導電層と、前記第１の導電層及び前記第
２の導電層の間に形成されると共に、接続孔を有する絶縁層と、前記第１の導電層及び前
記第２の導電層に接続すると共に、少なくとも端部の一部が前記接続孔の内側に形成され
る第３の導電層と、を有することを特徴とする半導体装置である。
【００２１】
また、本発明の一は、第１の導電層と、第２の導電層と、前記第１の導電層及び前記第
２の導電層の間に形成されると共に、接続孔を有する絶縁層と、前記第１の導電層及び前
記第２の導電層に接続すると共に、少なくとも前記第２の導電層に接続する端部が前記接
続孔の内側に形成される第３の導電層と、を有することを特徴とする半導体装置である。
【００２２】
即ち、接続孔において、第１の領域及び第２の領域を有し、第１の領域は第３の導電層
が第２の導電層と接する領域であり、第２の領域は第３の導電層が第２の導電層と接しな
い領域である。
【００２３】
さらには、接続孔において、上記第１の領域及び第２の領域に加えて、第３の領域を有
してもよい。第３の領域は、第２の導電層が第３の導電層と接しない領域である。
【００２４】
なお、前記第３の導電層と接続する第２の導電層の端部の一部が前記接続孔の内側に形
成される。
【００２５】
また、前記第１の導電層及び前記第３の導電層が接続する接続孔と、前記第２の導電層
及び前記第３の導電層が接続する接続孔とが異なってもよい。また、前記第１の導電層及
び前記第３の導電層が接続する接続孔と、前記第２の導電層及び前記第３の導電層が接続
する接続孔とが同一であってもよい。
【００２６】
また、前記第１の導電層及び前記第２の導電層の間に前記第１の導電層及び前記第２の
導電層を絶縁する絶縁層を有し、前記第２の導電層は前記第１の導電層の一部を重畳して
もよい。
【００２７】
また、前記第２の導電層は、第１の膜厚の領域と第２の膜厚の領域を有し、前記第１の膜
厚は、前記第２の膜厚より薄く、前記第３の導電層は、前記第２の導電層の前記第１の膜
厚の領域で接続してもよい。
【００２８】
また、前記第２の導電層に接続される画素電極を有してもよい。
【００２９】
また、前記第１の導電層として、第１のトランジスタのソース領域又はドレイン領域とし
て用い、前記第２の導電層として、第２のトランジスタのゲート電極を用いることができ
る。第３の導電層としてソース領域又はドレイン領域の一方とゲート電極とを接続する配
線を用いることができる。
【００３０】
なお、ここでの端部とは、導電層を基板の上面から見たときの導電層の端を意味する。
【発明の効果】
【００３１】
本発明の半導体装置は、第１の導電層、及び第１の導電層と接続する第２の導電層にお
いて、第２の導電層の端部の少なくとも一部が接続孔内に位置する。即ち、第１の導電層
及び第２の導電層が接続する接続孔付近において、第２の導電層が第１の絶縁層を介さず
第１の導電層に重畳し、第２の導電層の端部が第１の絶縁層上に形成されない。このため
、第２の導電層の凹凸を低減することが可能である。
【００３２】
このため、第２の導電層上に形成される第２の絶縁層の凹凸も低減することが可能であ
る。
【００３３】
本発明の半導体装置は、第１の導電層及び第２の導電層を接続する第３の導電層において
、第２の導電層及び第３の導電層が接続孔で接続し、第３の導電層の端部の少なくとも一
部が接続孔内に位置する。即ち、第２の導電層及び第３の導電層が接続する接続孔付近に
おいて、第３の導電層が第１の絶縁層を介して第２の導電層に重畳せず、第３の導電層の
端部が第１の絶縁層上に形成されない。このため、第３の導電層の凹凸を低減することが
可能である。
【００３４】
このため、第３の導電層上に形成される第２の絶縁層の凹凸も低減することが可能である
。塗布法により平坦性の高い第２の絶縁層を形成する場合、第２の絶縁層を厚くしないで
済むため材料を削減することが可能である。よって、コストを削減することが可能である
と共に生産性を高めることが可能である。
【００３５】
また、第２の絶縁層が感光性材料で形成する場合、第２の絶縁層の膜厚を相対的に均一に
形成することが可能である。従来と比較すると、第２の絶縁層を厚くしないですむため露
光する時間を短縮することが可能である。このため、スループットを向上させることが可
能である。
【００３６】
また、第２の絶縁層の凹凸を低減すること可能であり、第２の絶縁層の上下間に形成さ
れる導電層同士が短絡することを防止することが可能であり、半導体装置の信頼性を高め
ることが可能であるとともに、歩留まりを向上させることができる。
【００３７】
また、第２の絶縁層の凹凸を低減すること可能であり、第２の絶縁層上に形成される上
下電極の間隔の狭い素子、例えば上下電極に挟まれる有機化合物層の膜厚の薄いＥＬ素子
等を形成しても、上下電極が短絡することを防止することが可能であり、半導体装置の信
頼性を高めることが可能であるとともに、歩留まりを向上させることができる。
【００３８】
また、塗布法により平坦性の高い第２の絶縁層を形成する場合、材料の塗布むらを低減す
ることが可能である。このため、第２の絶縁層上に形成される第４の導電層と第３の導電
層との短絡を回避することが可能である。このため、信頼性高く半導体装置を作製するこ
とが可能である。
【図面の簡単な説明】
【００３９】
【図１】本発明の半導体装置を示した上面図及び断面図である。
【図２】本発明の半導体装置を示した上面図及び断面図である。
【図３】本発明の半導体装置を示した上面図及び断面図である。
【図４】本発明の半導体装置を示した上面図及び断面図である。
【図５】本発明の半導体装置を示した上面図及び断面図である。
【図６】本発明の半導体装置を示した断面図である。
【図７】本発明の半導体装置を示した上面図である。
【図８】本発明の半導体装置を示した上面図及び断面図である。
【図９】本発明の半導体装置の作製工程を示した断面図である。
【図１０】本発明の半導体装置の等価回路を示した図である。
【図１１】本発明の半導体装置を示した断面図である。
【図１２】本発明の半導体装置を示した断面図である。
【図１３】本発明の半導体装置を示した上面図である。
【図１４】本発明の半導体装置を示した斜視図である。
【図１５】本発明の半導体装置を示した斜視図である。
【図１６】本発明の半導体装置を示した上面図及び断面図である。
【図１７】本発明の半導体装置を示した上面図及び断面図である。
【図１８】本発明の半導体装置を示した上面図及び断面図である。
【図１９】本発明の半導体装置を示した上面図及び断面図である。
【図２０】本発明の半導体装置を示した断面図である。
【図２１】本発明及び従来例の半導体装置を示した上面図である。
【図２２】本発明の半導体装置を示した断面図である。
【図２３】従来の半導体装置を示した断面図である。
【発明を実施するための形態】
【００４０】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる形
態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施
の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するため
の全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り
返しの説明は省略する。
【００４１】
（実施の形態１）
本実施の形態では、絶縁層を介して形成される複数の導電層において、複数の導電層が接
続孔内で接続し、一方の導電層の端部の少なくとも一部が接続孔内に位置することを特徴
とする半導体装置について説明する。代表的には、第１の導電層及び第２の導電層に接続
する第３の導電層を有する半導体装置において、第２の導電層及び第３の導電層が接続孔
で接続し、第３の導電層の端部が接続孔内に位置すると共に、第３の導電層が、第１の導
電層及び第２の導電層と異なる接続孔で接続することを特徴とする半導体装置について図
１を用いて説明する。
【００４２】
ここでは、第１の導電層としては、第１のトランジスタの半導体領域のソース領域又は
ドレイン領域の一方を用い、第２の導電層としては、第２のトランジスタのゲート電極を
用い、第３の導電層としては、ソース領域又はドレイン領域の一方と、ゲート電極とを接
続する配線を用いて説明する。ここでは、第１のトランジスタ及び第２のトランジスタと
して、それぞれ薄膜トランジスタを用いて示す。
【００４３】
なお、本実施の形態では、第１の導電層の膜厚としては、２０ｎｍ以上１００ｎｍ以下
、さらには４０ｎｍ以上６０ｎｍ以下が好ましい。また、第２の導電層の膜厚としては、
２００ｎｍ以上６００ｎｍ以下、さらには３００ｎｍ以上５００ｎｍ以下が好ましい。
【００４４】
なお、本実施の形態では、第１の導電層として、第１のトランジスタのソース領域又は
ドレイン領域を用いて説明したが、これに限定されるものではなく、金属層で形成される
配線、電極、端子、画素電極等を適宜適用することが可能である。また、第２の導電層と
して、第２のトランジスタのゲート電極を用いて説明したが、これに限定されるものでは
なく、金属層で形成される配線、他の電極、端子、画素電極や、ソース領域、ドレイン領
域等を適宜適用することが可能である。
【００４５】
図１（Ａ）は、第１のトランジスタの上面図であり、図１（Ｂ）及び図１（Ｃ）はそれ
ぞれ図１（Ａ）のＡ−Ｂ、Ｃ−Ｄの断面図である。なお、図１（Ａ）において、図１（Ｂ
）、及び（Ｃ）に示される基板１０１、絶縁層１０２、１０７、及びゲート絶縁層１０４
は省略する。
【００４６】
図１（Ｂ）に示すように、基板１０１上に絶縁層１０２が形成され、絶縁層１０２上に
第１のトランジスタとして薄膜トランジスタ１１０が形成される。薄膜トランジスタ１１
０は、絶縁層１０２上に形成される半導体領域１０３、ゲート電極１０５、配線１０８、
１０９、半導体領域１０３とゲート電極を絶縁するゲート絶縁層１０４、ゲート電極１０
５及び配線１０８、１０９を絶縁する絶縁層１０７を有する。
【００４７】
また、ゲート絶縁層１０４上にゲート電極１０５と同時に形成される第２のトランジス
タのゲート電極として機能する導電層（以下、ゲート電極１０６と示す。）が形成される
。
【００４８】
本実施の形態では、第１の導電層である半導体領域のソース領域又はドレイン領域と、
第３の導電層である配線１０９が、絶縁層１０７に形成された接続孔１１２において接続
されている。また、第３の導電層である配線１０９と第２の導電層であるゲート電極１０
６とが、絶縁層１０７に形成された接続孔１１３において接続されている。更には、第３
の導電層である配線１０９の端部の一部が接続孔１１３内に配置されている。このため、
第３の導電層である配線１０９と第２の導電層であるゲート電極１０６とが重畳する領域
において、配線１０９の端部が絶縁層１０７上に形成されない。この結果、配線の凹凸を
低減することが可能である。特に、膜厚の厚い導電層（ここでは、ゲート電極１０６及び
配線１０９）が接する領域において、導電層の端部が絶縁層上に形成されないため、配線
の凹凸を低減することが可能である。
【００４９】
さらには、第２の導電層であるゲート電極１０６において、第３の導電層である配線１
０９と接する端部も接続孔１１３内に配置されている。
【００５０】
即ち、接続孔１１３において、第３の導電層である配線１０９が第２の導電層であるゲ
ート電極１０６と接する第１の領域１２０ｂと、第３の導電層である配線１０９が第２の
導電層であるゲート電極１０６と接しない第２の領域１２０ａを有する。
【００５１】
さらには、接続孔において、上記第１の領域及び第２の領域に加えて、第２の導電層で
あるゲート電極１０６が第３の導電層である配線１０９と接しない第３の領域１２０ｃを
有する。
【００５２】
なお、第１の導電層であるソース領域又はドレイン領域を含む半導体領域１０３の厚さ
が２０ｎｍ以上１００ｎｍ以下、さらには４０ｎｍ以上６０ｎｍ以下の場合、半導体領域
１０３に重なる絶縁層１０７上に第３の導電層である配線１０９を形成することができる
。これは、第１の導電層であるソース領域又はドレイン領域を含む半導体領域１０３の厚
さが、第２の導電層であるゲート電極１０６の厚さと比較して薄いため、半導体領域１０
３に重なる絶縁層１０７上の配線１０９が、ゲート電極１０５を覆う絶縁層１０７の表面
より凸状に突出しにくいためである。
【００５３】
また、図１（Ｃ）に示すように、第３の導電層である配線１０９の端部は、絶縁層１０
７上に形成されず、第２の導電層であるゲート電極１０６上に形成されている。また、接
続孔１１３の内側において、第３の導電層である配線１０９と第２の導電層であるゲート
電極１０６の端部が位置する。
【００５４】
なお、第２の導電層であるゲート電極１０６及び第３の導電層である配線１０９が接続す
る接続孔の形状において、図１（Ｃ）に示す接続孔１１３のように、接続孔１１３の内側
において、第３の導電層である配線１０９と第２の導電層であるゲート電極１０６の端部
が位置する形状の代わりに、図８（Ａ）及び（Ｃ）に示すように、絶縁層１７１の端部が
第２の導電層であるゲート電極１０６上に位置してもよい。即ち、第２の導電層であるゲ
ート電極１０６及び第３の導電層である配線１０９が接する付近において、第２の導電層
であるゲート電極１０６の端部が絶縁層１７１に覆われて露出せず、第３の導電層である
配線１０９の端部のみが露出してもよい。
【００５５】
なお、本実施の形態において、接続孔１１１、１１２の上面形状を円形、矩形、楕円形
等の形状を適宜用いることができる。また、接続孔１１３を一つ形成しているが、複数の
接続孔を形成してもよい。
【００５６】
ここで、第１のトランジスタである薄膜トランジスタ１１０の構成について説明する。
【００５７】
基板１０１としては、ガラス基板、石英基板、セラミックス基板、後工程の処理温度に
耐え得る耐熱性を有するプラスチック基板、シリコンウェハ、金属板等を用いることがで
きる。なお、基板にガラス基板、金属基板等を用いる場合は、基板から後に形成される半
導体層へ不純物が拡散することを防止するために絶縁層１０２を形成することが望ましい
。絶縁層１０２は、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シ
リコン、窒化アルミニウム（ＡｌＮｘ）などを用いて形成する。また、基板１０１として
、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いて半導体膜を形成し
ても良い。また、基板１０１がガラス基板の場合、３２０ｍｍ×４００ｍｍ、３７０ｍｍ
×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０
ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３
００ｍｍのような大面積基板を用いることができる。なお、基板１０１にプラスチック基
板を用いる場合、ＰＣ（ポリカーボネート）、ＰＥＳ（ポリエチレンスルホン）、ＰＥＴ
（ポリエチレンテレフタレート）もしくはＰＥＮ（ポリエチレンナフタレート）等のガラ
ス転移点が比較的高いものを用いることが好ましい。さらには、基板１０１にガラス基板
、石英基板、シリコンウェハを用いる場合、基板を研磨しても良い。この工程により、後
に形成する半導体装置を薄膜化することが可能である。
【００５８】
なお、絶縁層１０２として、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸
化窒化シリコンを形成する場合、基板１０１の表面を高密度プラズマによって処理するこ
とによって形成してもよい。高密度プラズマは例えば２．４５ＧＨｚのマイクロ波を用い
ることによって生成され、電子密度が１×１０１１〜１×１０１３／ｃｍ３かつ電子温度
が２ｅＶ以下、イオンエネルギーが５ｅＶ以下のものであるとする。このような高密度プ
ラズマは活性種の運動エネルギーが低く、従来のプラズマ処理と比較してプラズマによる
ダメージが少なく、欠陥の少ない膜を形成することができる。
【００５９】
例えば窒素と希ガスを含む雰囲気下、または窒素と水素と希ガスを含む雰囲気下、また
はアンモニアと希ガスを含む雰囲気下において、上記高密度プラズマ処理を行うことによ
って基板１０１の表面を窒化することができる。基板１０１としてガラス基板、石英基板
またはシリコンウェハなどを用いた場合、上記高密度プラズマによる窒化処理を行うこと
で、基板１０１表面に窒素、珪素を主成分とする窒化珪素層を形成することができる。こ
の窒化珪素層の上に酸化珪素層または酸化窒化珪素層をプラズマＣＶＤ法により形成して
複数層よりなる絶縁層１０２としてもよい。
【００６０】
また酸化珪素層や酸化窒化珪素層などの表面に同様に高密度プラズマによる窒化処理
を行うことによって、窒素、珪素を主成分とする窒化珪素層を形成することができる。
【００６１】
ここでは、基板１０１としてガラス基板を用いる。また、絶縁層１０２として、プラズマ
ＣＶＤ法により窒化酸化珪素層を形成する。
【００６２】
薄膜トランジスタの半導体領域１０３は、結晶構造を有する半導体で形成される層であり
、非単結晶半導体若しくは単結晶半導体を用いることができる。特に、非晶質若しくは微
結晶質の半導体を、レーザ光の照射により結晶化させた結晶性半導体、加熱処理により結
晶化させた結晶性半導体、加熱処理とレーザ光の照射を組み合わせて結晶化させた結晶性
半導体を適用することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長
する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。
【００６３】
半導体にレーザビームを照射して結晶化する場合には、連続発振型のレーザビーム（Ｃ
Ｗ（Ｃｏｎｔｉｎｕｏｕｓ  Ｗａｖｅ  Ｌａｓｅｒ）レーザビーム）やパルス発振型のレ
ーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレ
ーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹ
ＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若し
くは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、
ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複
数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサン
ドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種
または複数種から発振されるものを用いることができる。このようなレーザビームの基本
波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、
大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ
）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。この
ときレーザのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜
１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２００ｃｍ／ｓｅｃ程度と
して照射する。
【００６４】
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３
、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ
３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａ
のうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、ま
たはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作や
モード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせるこ
とも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜
がレーザによって溶融してから固化するまでの間に、次のパルスのレーザビームが半導体
膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体
中において固液界面を連続的に移動させることができるため、レーザビームの走査方向に
向かって連続的に成長した結晶粒を得ることができる。
【００６５】
レーザの媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形
状に媒質を形成することが可能である。レーザの媒質として単結晶を用いる場合、直径数
ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさら
に大きいものを作ることが可能である。
【００６６】
発光に直接寄与する媒質中のドーパントの濃度は、単結晶中でも多結晶中でも大きくは
変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界があ
る。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくす
ることができるため大幅な出力向上が期待できる。
【００６７】
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成する
ことが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進
行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で
発振させることが可能になる。また、このような形状の媒質から射出されるレーザビーム
は射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整
形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形する
ことによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得
ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長
辺方向にエネルギー分布の均一なものとなる。
【００６８】
上記結晶化工程を、ガラス基板の耐熱温度（約６００℃）以下の結晶化プロセスを用いる
場合、大面積ガラス基板を用いることが可能である。このため、基板あたり大量の半導体
装置を作製することが可能であり、低コスト化が可能である。
【００６９】
また、ガラス基板の耐熱温度以上の加熱により、結晶化工程を行い、半導体領域１０３を
形成してもよい。代表的には、基板１０１に石英基板を用い、非晶質若しくは微結晶質の
半導体を７００度以上で加熱して半導体領域１０３を形成する。この結果、結晶性の高い
半導体を形成することが可能である。このため、応答速度や移動度などの特性が良好で、
高速な動作が可能な薄膜トランジスタを提供することができる。
【００７０】
さらには、半導体領域１０３として、単結晶半導体を用いてＭＯＳトランジスタを形成し
てもよい。
【００７１】
このような単結晶半導体で半導体層が形成されるＭＯＳトランジスタは、応答速度や移
動度などの特性が良好なために、高速な動作が可能なトランジスタを提供することができ
る。また、トランジスタは、その特性のバラツキが少ないために、高い信頼性を実現した
半導体装置を提供することができる。
【００７２】
ゲート絶縁層１０４は、ＣＶＤ法やＰＶＤ法等の薄膜形成方法により、酸化珪素層、窒化
珪素層、酸化窒化珪素層等を適宜形成する。また、半導体領域表面を、酸素、水素、及び
希ガス流入しながら高密度プラズマによって処理することによって形成してもよい。高密
度プラズマは例えば２．４５ＧＨｚのマイクロ波を用いることによって生成され、電子密
度が１×１０１１〜１×１０１３／ｃｍ３かつ電子温度が２ｅＶ以下、イオンエネルギー
が５ｅＶ以下のものであるとする。この結果、緻密で膜厚の薄いゲート絶縁層を形成する
ことが可能である。また、ＣＶＤ法やＰＶＤ法等の薄膜形成方法により、酸化珪素層、窒
化珪素層、酸化窒化珪素層等を適宜形成した後、その表面を酸素、水素、及び希ガス流入
しながら高密度プラズマによって処理してもよい。更には、半導体領域表面を酸素、水素
、及び希ガス流入しながら高密度プラズマ処理した後、ＣＶＤ法やＰＶＤ法により酸化珪
素層、窒化珪素層、酸化窒化珪素層等を適宜形成してもよい。
【００７３】
ゲート電極１０５、１０６は金属又は一導電型の不純物を添加した多結晶半導体で形成
することができる。金属を用いる場合は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チ
タン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを用いることができる。ま
た、金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からな
る第１の層と当該金属から成る第２の層とを積層させた構造としても良い。積層構造とす
る場合には、第１の層の端部が第２の層の端部より外側に突き出した形状としても良い。
このとき第１の層を金属窒化物で形成することで、バリアメタルとすることができる。す
なわち、第２の層の金属が、ゲート絶縁層１０４やその下層の半導体領域１０３に拡散す
ることを防ぐことができる。
【００７４】
ゲート電極１０５、１０６の側面には、サイドウォール（側壁スペーサ）が形成されても
よい。サイドウォールは、基板上にＣＶＤ法により酸化珪素で形成される絶縁層を形成し
、該絶縁層をＲＩＥ（Ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ：反応性イオンエッチ
ング）法により異方性エッチングすることで形成できる。
【００７５】
絶縁層１０７は、酸化シリコン及び酸化窒化シリコンなどの無機絶縁材料で形成する。
形成方法としては、ＣＶＤ法又はＰＶＤ法等の薄膜形成方法を用いる。
【００７６】
絶縁層１０７の接続孔１１１、１１２において半導体領域１０３と接続される配線１０
８、１０９は、ゲート電極１０５、１０６と同時に形成される配線と交差して設けること
が可能であり、当該構成により多層配線構造を形成している。絶縁層１０７と同様に絶縁
層を複数積層して、その層上に配線を形成することで多層配線構造を形成することができ
る。配線１０８、１０９は、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造、モリブ
デン（Ｍｏ）とアルミニウム（Ａｌ）との積層構造など、アルミニウム（Ａｌ）のような
低抵抗材料と、チタン（Ｔｉ）やモリブデン（Ｍｏ）などの高融点金属材料を用いたバリ
アメタルとの組み合わせで形成することが好ましい。
【００７７】
半導体領域１０３、ゲート絶縁層１０４、ゲート電極１０５、配線１０８、１０９など
を組み合わせて構成される薄膜トランジスタは、シングルドレイン構造、ＬＤＤ（低濃度
ドレイン）構造、ゲートオーバーラップドレイン構造など各種構造を適用することができ
る。ここでは、シングルドレイン構造の薄膜トランジスタを示す。また、シングルゲート
構造、等価的には同電位のゲート電圧が印加されるトランジスタが直列に接続された形と
なるマルチゲート構造、半導体層を上下にゲート電極で挟むデュアルゲート構造を適宜適
用することができる。
【００７８】
本実施の形態に示すように、第１の導電層及び第２の導電層に接続する第３の導電層であ
る配線１０９を有する半導体装置において、第２の導電層及び第３の導電層である配線１
０９が接続孔で接続し、第３の導電層である配線１０９の端部が接続孔内に位置する構造
により、第３の導電層である配線１０９の凹凸を低減することが可能である。このため、
第３の導電層である配線１０９上に形成される絶縁層の凹凸も低減することが可能であり
、塗布法により平坦性の高い絶縁層を形成する場合、材料を削減することが可能である。
よって、コストを削減することが可能であると共に生産性を高めることが可能である。
【００７９】
（実施の形態２）
本実施の形態では、第１の導電層及び第２の導電層に接続する第３の導電層を有する半
導体装置において、第２の導電層及び第３の導電層が接続孔で接続し、第３の導電層の端
部が接続孔内に位置すると共に、第１の導電層及び第３の導電層が接続する接続孔と第２
の導電層及び第３の導電層接続する接続孔が、同一であることを特徴とする半導体装置に
ついて図２を用いて説明する。
【００８０】
ここでも実施の形態１と同様に、第１の導電層としては、第１のトランジスタの半導体
領域のソース領域又はドレイン領域の一方を用い、第２の導電層としては、第２のトラン
ジスタのゲート電極を用い、第３の導電層としては、ソース領域又はドレイン領域の一方
と、ゲート電極を接続する配線を用いて説明する。また、第１のトランジスタ及び第２の
トランジスタとして、それぞれ薄膜トランジスタを用いて示す。
【００８１】
図２（Ａ）は、第１のトランジスタの上面図であり、図２（Ｂ）及び図２（Ｃ）はそれ
ぞれ図２（Ａ）のＡ−Ｂ、Ｃ−Ｄの断面図である。なお、図２（Ａ）において、図２（Ｂ
）、及び（Ｃ）に示される基板１０１、絶縁層１３１、１３３、及びゲート絶縁層１３２
は省略する。
【００８２】
図２（Ｂ）に示すように、基板１０１上に絶縁層１３１が形成され、絶縁層１３１上に
第１のトランジスタとして薄膜トランジスタ１１０が形成される。薄膜トランジスタ１１
０は、絶縁層１３１上に形成される半導体領域１０３、ゲート電極１０５、配線１３４、
１３５、半導体領域１０３とゲート電極とを絶縁するゲート絶縁層１３２、ゲート電極１
０５及び配線１３４、１３５を絶縁する絶縁層１３３を有する。
【００８３】
また、ゲート絶縁層１３２上にゲート電極１０５と同時に形成される第２のトランジス
タの第２の導電層であるゲート電極１０６が形成される。
【００８４】
絶縁層１３１、ゲート絶縁層１３２、配線１３４、１３５、絶縁層１３３はそれぞれ、実
施の形態１の絶縁層１０２、ゲート絶縁層１０４、配線１０８、１０９、絶縁層１０７を
適宜用いることが可能である。
【００８５】
なお、接続孔１３６において、半導体領域１０３と第２の導電層であるゲート電極１０
６に覆われていない絶縁層１３１は、接続孔１１１、１３６を形成する際にオーバーエッ
チングされる場合がある。ここでは、当該オーバーエッチングにより、一部膜厚が薄くな
っている絶縁層１３１を示す。また、同様に、第２の導電層であるゲート電極１０６に覆
われていないゲート絶縁層１３２は、接続孔１１１、１３６を形成する際にエッチングさ
れる。
【００８６】
本実施の形態では、第１の導電層である半導体領域のソース領域又はドレイン領域及び
配線１３５が、絶縁層１３３及びゲート絶縁層１３２に形成された接続孔１３６において
接続されている。また、同様の接続孔１３６において、配線１３５と第２の導電層である
ゲート電極１０６とが接続されている。更には、配線１３５の端部の一部が接続孔１３６
内に配置されている。このため、配線１３５と第２の導電層であるゲート電極１０６とが
接する領域において、配線１３５の端部が絶縁層１３３上に形成されない。この結果、配
線の凹凸を低減することが可能である。特に、膜厚の厚い導電層（ここでは、配線１３５
及び第２の導電層であるゲート電極１０６）が接する領域において、導電層の端部が絶縁
層上に形成されないため、配線の凹凸を低減することが可能である。
【００８７】
また、第２の導電層であるゲート電極１０６において、第３の導電層である配線１３５
と接する端部も接続孔１３６内に配置されている。
【００８８】
即ち、接続孔１３６において、第３の導電層である配線１３５が第２の導電層であるゲ
ート電極１０６と接する第１の領域１２１ｂと、第３の導電層である配線１３５が第２の
導電層であるゲート電極１０６と接しない第２の領域１２１ａ、１２１ｄを有する。なお
領域１２１ｄでは、第３の導電層である配線１３５は第１の導電層である半導体領域１０
３と接する領域である。
【００８９】
さらには、接続孔において、上記第１の領域及び第２の領域に加えて、第２の導電層で
あるゲート電極１０６が第３の導電層である配線１３５と接しない第３の領域１２１ｃを
有する。
【００９０】
また、図２（Ｃ）に示すように、配線１３５の端部は、絶縁層１３３上に形成されず、
第２の導電層であるゲート電極１０６上に形成されている。また、接続孔１３６の内側に
おいて、配線１３５と第２の導電層であるゲート電極１０６の端部が位置する。
【００９１】
なお、第２の導電層であるゲート電極１０６及び第３の導電層である配線１３５が接続す
る接続孔１３６の形状において、実施の形態１の図８（Ｃ）に示す構造と同様に、絶縁層
１０７の端部が第２の導電層であるゲート電極１０６上に位置してもよい。即ち、第２の
導電層であるゲート電極１０６及び第３の導電層である配線１３５が接する付近において
、第２の導電層であるゲート電極１０６の端部が絶縁層１３３に覆われて露出せず、第３
の導電層である配線１３５の端部のみが露出してもよい。
【００９２】
本実施の形態により、第１の導電層及び第３の導電層の接触面積を増大させると共に、第
２の導電層と第３の導電層との接触面積を増大させることが可能である。このため、接触
抵抗を低下させることが可能であり、高速動作が可能な半導体装置を作製することが可能
である。
【００９３】
また、１の導電層及び第２の導電層に接続する第３の導電層を有する半導体装置において
、第２の導電層及び第３の導電層が接続孔で接続し、第３の導電層の端部が接続孔内に位
置する構造により、第３の導電層の凹凸を低減することが可能である。このため、第３の
導電層上に形成される絶縁層の凹凸も低減することが可能であり、塗布法により平坦性の
高い絶縁層を形成する場合、材料を削減することが可能である。よって、コストを削減す
ることが可能であると共に生産性を高めることが可能である。
【００９４】
（実施の形態３）
本実施の形態では、実施の形態２において第２の導電層の一部が第１の導電層の一部を重
畳することを特徴とする半導体装置について図３を用いて説明する。
【００９５】
本実施の形態では、実施の形態１と同様に、第１の導電層としては、第１のトランジスタ
の半導体領域のソース領域又はドレイン領域の一方を用い、第２の導電層としては、第２
のトランジスタのゲート電極を用い、第３の導電層としては、ソース領域又はドレイン領
域の一方と、ゲート電極を接続する配線を用いて説明する。また、第１のトランジスタ及
び第２のトランジスタとして、それぞれ薄膜トランジスタを用いて示す。
【００９６】
図３（Ａ）は、第１のトランジスタの上面図であり、図３（Ｂ）及び図３（Ｃ）はそれ
ぞれ図３（Ａ）のＡ−Ｂ、Ｃ−Ｄの断面図である。なお、図３（Ａ）において、図３（Ｂ
）、及び（Ｃ）に示される基板１０１、絶縁層１０２、１４３、及びゲート絶縁層１０４
は省略する。
【００９７】
図３（Ｂ）に示すように、基板１０１上に絶縁層１０２が形成され、絶縁層１０２上に
第１のトランジスタとして薄膜トランジスタ１１０が形成される。薄膜トランジスタ１１
０は、絶縁層１０２上に形成される半導体領域１０３、ゲート電極１０５、配線１４４、
１４５、半導体領域１０３とゲート電極１０５を絶縁するゲート絶縁層１０４、ゲート電
極１０５及び配線１４４、１４５を絶縁する絶縁層１４３を有する。
【００９８】
また、ゲート絶縁層１０４上に、ゲート電極１０５と同時に形成される第２のトランジ
スタのゲート電極１４２が形成される。ここで、第２のトランジスタのゲート電極１４２
の一部は、第１のトランジスタの半導体領域１０３の一部を重畳している。このため、半
導体領域１０３において、ゲート電極１４２と重畳する領域は、ゲート電極１０５に覆わ
れる半導体領域（チャネル領域）１００と同様に、不純物が添加されない領域１４７を有
する。
【００９９】
なお、本実施の形態において、ゲート電極１４２、配線１４４、１４５、絶縁層１４３は
それぞれ、実施の形態１の第２の導電層であるゲート電極１０６、配線１０８、１０９、
絶縁層１０７を適宜用いることが可能である。
【０１００】
本実施の形態では、第１の導電層である半導体領域１０３のソース領域又はドレイン領
域と、配線１４５が、絶縁層１４３及びゲート絶縁層１０４に形成された接続孔１４６に
おいて接続されると共に、第２の薄膜トランジスタのゲート電極１４２とも接続されてい
る。更には、配線１４５とゲート電極１４２とが接する領域において、配線１４５の端部
の一部が接続孔１４６内に配置されている。このため、配線１４５とゲート電極１４２と
が接する領域において、配線１４５の端部が絶縁層１４３上に形成されない。この結果、
配線の凹凸を低減することが可能である。特に、膜厚の厚い導電層（ここでは、ゲート電
極１４２及び配線１４５）が接する領域において、配線１４５の端部が絶縁層上に形成さ
れないため、配線の凹凸を低減することが可能である。
【０１０１】
また、第２の導電層であるゲート電極１４２において、第３の導電層である配線１４５
と接する端部も接続孔１４６内に配置されている。
【０１０２】
即ち、接続孔１４６において、第３の導電層である配線１４５が第２の導電層であるゲ
ート電極１４２と接する第１の領域１２２ｂと、第３の導電層である配線１４５が第２の
導電層であるゲート電極１４２と接しない第２の領域１２２ａを有する。なお領域１２２
ａにおいて、第３の導電層である配線１４５は第１の導電層である半導体領域１０３と接
する領域を有する。
【０１０３】
さらには、接続孔１４６において、上記第１の領域及び第２の領域に加えて、第２の導
電層であるゲート電極１４２が第３の導電層である配線１４５と接しない第３の領域１２
２ｃを有する。
【０１０４】
また、図３（Ｃ）に示すように、配線１４５の端部は、絶縁層１４３上に形成されず、
ゲート電極１４２上に形成されている。また、接続孔１４６の内側において、配線１４５
とゲート電極１４２の端部が位置する。
【０１０５】
なお、第２の導電層であるゲート電極１４２及び第３の導電層である配線１４５が接続す
る接続孔１４６の形状において、実施の形態１の図８（Ｃ）に示す構造と同様に、絶縁層
１４３の端部が第２の導電層であるゲート電極１４２上に位置してもよい。即ち、第２の
導電層であるゲート電極１４２及び第３の導電層である配線１４５が接する付近において
、第２の導電層であるゲート電極１４２の端部が絶縁層１４３に覆われて露出せず、第３
の導電層である配線１４５の端部のみが露出してもよい。
【０１０６】
本実施の形態により、第２のトランジスタのゲート電極１４２が、第１のトランジスタ
の半導体領域１０３の一部を重畳しているため、単位面積当たりに、より多くのトランジ
スタを形成することが可能である。この結果、高集積化された半導体装置を作製すること
が可能である。
【０１０７】
また、１の導電層及び第２の導電層に接続する第３の導電層を有する半導体装置において
、第２の導電層及び第３の導電層が接続孔で接続し、第３の導電層の端部が接続孔内に位
置する構造により、第３の導電層の凹凸を低減することが可能である。このため、第３の
導電層上に形成される絶縁層の凹凸も低減することが可能であり、塗布法により平坦性の
高い絶縁層を形成する場合、材料を削減することが可能である。よって、コストを削減す
ることが可能であると共に生産性を高めることが可能である。
【０１０８】
（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３において第２の導電層が膜厚の薄い
領域と膜厚の厚い領域とを有し、膜厚の薄い領域において、第２の導電層及び第３の導電
層が接続することを特徴とする半導体装置について図４を用いて説明する。本実施の形態
では、実施の形態１を用いて説明するが、実施の形態２及び実施の形態３に適宜適用する
ことが可能である。
【０１０９】
本実施の形態においては、実施の形態１と同様に、第１の導電層としては、第１のトラ
ンジスタの半導体領域のソース領域又はドレイン領域の一方を用い、第２の導電層として
は、第２のトランジスタのゲート電極を用い、第３の導電層としては、ソース領域又はド
レイン領域の一方と、ゲート電極を接続する配線を用いて説明する。また、第１のトラン
ジスタ及び第２のトランジスタとして、それぞれ薄膜トランジスタを用いて示す。
【０１１０】
図４（Ａ）は、第１のトランジスタの上面図であり、図４（Ｂ）及び図４（Ｃ）はそれ
ぞれ図４（Ａ）のＡ−Ｂ、Ｃ−Ｄの断面図である。なお、図４（Ａ）において、図４（Ｂ
）、及び（Ｃ）に示される基板１０１、絶縁層１５１、１５５、及びゲート絶縁層１５２
は省略する。
【０１１１】
図４（Ｂ）に示すように、基板１０１上に絶縁層１５１が形成され、絶縁層１５１上に
第１のトランジスタとして薄膜トランジスタ１１０が形成される。薄膜トランジスタ１１
０は、絶縁層１５１上に形成される半導体領域１０３、ゲート電極１５３、配線１５６、
１５７、半導体領域１０３とゲート電極を絶縁するゲート絶縁層１５２、ゲート電極１５
３及び配線１５６、１５７を絶縁する絶縁層１５５を有する。
【０１１２】
また、ゲート絶縁層１５２上にゲート電極１５３と同時に形成される第２のトランジスタ
のゲート電極１５４が形成される。
【０１１３】
ゲート電極１５３、１５４はそれぞれ、膜厚の薄い領域１５３ａ、１５４ａ、及び膜厚の
厚い領域１５３ｂ、１５４ｂを有する。
【０１１４】
本実施の形態においては、絶縁層１５１、ゲート絶縁層１５２、配線１５６、１５７、絶
縁層１５５はそれぞれ、実施の形態１の絶縁層１０２、ゲート絶縁層１０４、配線１０８
、１０９、絶縁層１０７を適宜用いることが可能である。
【０１１５】
また、半導体領域１０３において、ゲート電極１５３の膜厚の薄い領域１５３ａと重畳す
る領域は、低濃度不純物領域１５０ａ、１５０ｂが形成される。
【０１１６】
なお、接続孔１５９において、半導体領域１０３やゲート電極１５４に覆われていない
絶縁層１５１は、接続孔１１１、１５８、１５９を形成する際にオーバーエッチングされ
る場合がある。ここでは、当該オーバーエッチングにより、一部膜厚が薄くなっている絶
縁層１５１を示す。また、同様に、ゲート電極１５４に覆われていないゲート絶縁層１５
２は、接続孔１１１、１５８、１５９を形成する際にエッチングされる。
【０１１７】
本実施の形態では、第１の導電層である半導体領域のソース領域又はドレイン領域と、
配線１５７が、絶縁層１５５及びゲート絶縁層１５２に形成された接続孔１５８において
接続されている。また、配線１５７とゲート電極１５４の膜厚の薄い領域１５４ａとが、
絶縁層１５５及びゲート絶縁層１５２に形成された接続孔１５９において接続されている
。更には、配線１５７の端部の一部が接続孔１５９内に配置されている。
【０１１８】
また、第２の導電層であるゲート電極１５４において、第３の導電層である配線１５７
と接する端部も接続孔１５９内に配置されている。
【０１１９】
本実施の形態においては、第２のトランジスタのゲート電極の膜厚の薄い領域１５４ａ
において、配線１５７と接続されている。このため、実施の形態１乃至実施の形態３と比
較して、絶縁層１５５の表面よりも高く突出する配線の割合を低減することが可能である
。
【０１２０】
また、図４（Ｃ）に示すように、配線１５７の端部は、絶縁層１５５上に形成されず、
ゲート電極１５４の膜厚の薄い領域１５４ａ上に形成されている。また、接続孔１５９の
内側において、配線１５７とゲート電極１５４の膜厚の薄い領域１５４ａの端部が位置す
る。
【０１２１】
なお、第２の導電層であるゲート電極１５４及び第３の導電層である配線１５７が接続す
る接続孔１５９の形状において、実施の形態１の図８（Ｃ）に示す構造と同様に、絶縁層
１５５の端部が第２の導電層であるゲート電極１５４上に位置してもよい。即ち、第２の
導電層であるゲート電極１５４及び第３の導電層である配線１５７が接する付近において
、第２の導電層であるゲート電極１５４の端部が絶縁層１５５に覆われて露出せず、第３
の導電層である配線１５７の端部のみが露出してもよい。
【０１２２】
ここで、図９を用いて膜厚の薄い領域１５３ａ、１５４ａ、及び膜厚の厚い領域１５３
ｂ、１５４ｂを有するゲート電極１５３、１５４の形成方法について説明する。
【０１２３】
図９（Ａ）に示すように、ゲート絶縁層１５２上に導電層２０４を形成し、導電層２０４
上にレジスト２０５を塗布する。次いで、回折格子パターン或いは半透膜からなる光透過
率低減する補助パターンを設置したフォトマスクまたはレチクルを用いて、レジストの一
部を露光し、現像して導電層２０４をエッチング加工するためのマスクパターンを形成す
る。ここでは、導電層２０４として単層で形成される導電層を示したが、これに限られず
、複数の導電層を積層させた構造としてもよい。例えば、ゲート絶縁層１５２上に、タン
グステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウ
ム（Ａｌ）などのいずれかの金属窒化物で形成される第１の導電層を形成し、その上に上
記金属のいずれかで形成される第２の導電層を積層させた構造としても良い。
【０１２４】
回折格子パターンとは、解像度限界以下の間隔を有する複数スリットである。当該スリッ
トからレジストへ光を照射することで、感光及び非感光の途中の状態を与えるレベル（グ
レーレベル）の光をレジストへ照射することができる。
【０１２５】
半透膜からなる光透過率を低減する補助パターンとは、露光光を遮断する領域と、感光及
び非感光の途中の状態を与えるレベル（グレーレベル）の露光を行うことのできる領域と
を有する補助パターンである。
【０１２６】
ここでは、珪化モリブデン（ＭｏＳｉｘ）で形成される半透膜２０２ａ及びクロム（Ｃｒ
）で形成される遮光膜２０２ｂを有する補助パターン２０２、並びに珪化モリブデン（Ｍ
ｏＳｉｘ）で形成される半透膜２０３ａ及びクロム（Ｃｒ）で形成される遮光膜２０３ｂ
を有する補助パターン２０３が設置されたフォトマスク２００を用いてレジスト２０５の
一部を露光し、現像する。
【０１２７】
この結果、図９（Ｂ）に示すように、マスクパターンの断面形状において、中央部におい
ての膜厚が厚い領域２１２ｂ、２１３ｂと、端部において膜厚の薄い領域２１２ａ、２１
３ａを有するマスクパターン２１２、２１３を形成する。
【０１２８】
膜厚の異なるマスクパターン２１２、２１３を用いて導電層２０４をエッチングすると
、マスクパターン２１２、２１３の形状が、形成される導電層の形状に反映する。このよ
うな作用を有効に利用すると、１回のフォトリソグラフィー工程（１回の露光）で、膜厚
の異なる領域を有する導電層を形成することができる。図９（Ｃ）において、マスクパタ
ーン２１２で覆われた導電層をエッチングすることで、膜厚の厚い領域１５３ｂ、１５４
ｂ、及び膜厚の薄い領域１５３ａ、１５４ａを有するゲート電極１５３、１５４を形成す
ることができる。
【０１２９】
また、上記のような回折格子又は補助パターンを有するフォトマスク又はレチクルを用い
ずとも、特開２００２−２５２３５２号公報で示される方法により、膜厚の厚い導電層及
び膜厚の薄い導電層が積層された導電層を形成することが可能である。具体的には、エッ
チング速度異なる導電層を２層積層し、これらの導電層をテーパー状になるようなエッチ
ング及び異方性エッチングして、膜厚の薄い導電層及び膜厚の厚い導電層を形成してもよ
い。
【０１３０】
（実施の形態５）
本実施の形態では、トランジスタの配線に接続する画素電極において、配線の膜厚に由来
する画素電極の被覆率の低減に伴う切断を回避することが可能な構造を、図５を用いて説
明する。本実施の形態では、実施の形態１を用いて説明するが、適宜実施の形態２乃至実
施の形態４を適用することが可能である。
【０１３１】
ここでは、第１の導電層としては、薄膜トランジスタの半導体領域のソース領域又はド
レイン領域の一方を用い、第２の導電層としては、画素電極と配線とを接続する接続用導
電層を用い、第３の導電層としては、半導体領域のソース領域又はドレイン領域の一方と
、接続用導電層を接続する配線を用いて説明する。また、トランジスタとして、薄膜トラ
ンジスタを用いて示す。
【０１３２】
図５（Ａ）は、トランジスタの上面図であり、図５（Ｂ）は図５（Ａ）のＡ−Ｂの断面
図である。なお、図５（Ａ）において、図５（Ｂ）、及び（Ｃ）に示される基板１０１、
絶縁層１６０、１６３、及びゲート絶縁層１０４は省略する。
【０１３３】
図５（Ｂ）に示すように、基板１０１上に絶縁層１６０が形成され、絶縁層１６０上に
トランジスタとして薄膜トランジスタ１１０が形成される。薄膜トランジスタ１１０は、
絶縁層１６０上に形成される半導体領域１０３、ゲート電極１０５、配線１０８、１０９
、半導体領域１０３及びゲート電極を絶縁するゲート絶縁層１０４、ゲート電極１０５及
び配線１０８、１０９を絶縁する絶縁層１６３を有する。
【０１３４】
また、ゲート絶縁層１０４上にゲート電極１０５と同時に形成される接続用導電層１６
４が形成される。
【０１３５】
なお、本実施の形態において、絶縁層１６３は、実施の形態１の絶縁層１０７を適宜用い
ることが可能である。
【０１３６】
本実施の形態では、第１の導電層である半導体領域１０３のソース領域又はドレイン領
域及び配線１０９が、絶縁層１６３及びゲート絶縁層１０４に形成された接続孔１１２に
おいて接続さている。また、配線１０９と接続用導電層１６４とが、絶縁層１６３及びゲ
ート絶縁層１０４に形成された接続孔１１３において接続されている。なお、配線１０９
の端部の一部が接続孔１１３内に配置されている。更には、接続用導電層１６４と画素電
極１６１とが、絶縁層１６３に形成される接続孔１６２において接続される。
【０１３７】
また、第２の導電層である接続用導電層１６４において、第３の導電層である配線１０
９と接する端部も接続孔１１３内に配置されている。
【０１３８】
また、図１７に示すように、絶縁層１６３及びゲート絶縁層１０４に形成された接続孔１
８１の内側に接続用導電層１８２が配置され、当該接続孔１８１において配線１０９及び
接続用導電層１８２が接続すると共に、画素電極１８３及び接続用導電層１８２が接続す
る。なお、図１７においては、接続用導電層１８２は、配線１０９及び画素電極１８３に
接する端部のみが接続孔１８１の内側に配置されていれば良く、接続用導電層１８２にお
いて配線１０９及び画素電極１８３に接しない領域においては、接続孔１８１の外側に接
続用導電層１８２が配置されていても良い。即ち、配線１０９及び画素電極１８３に接し
ない接続用導電層１８２の端部は、接続孔１８１の外側に配置されていても良い。
【０１３９】
また、第２の導電層である接続用導電層１８２において、第３の導電層である配線１０
９と接する端部も接続孔１８１内に配置されている。更には、画素電極１８３が接続用導
電層１８２と接する端部も接続孔１８１内部に配置されている。
【０１４０】
更には、図１８に示すように、絶縁層１６３及びゲート絶縁層１０４に形成された接続孔
１９１の内側において配線１０９及び接続用導電層１６４が接続すると共に、画素電極１
９２及び接続用導電層１６４が接続される。図１８においては、接続孔１９１の一部が接
続用導電層１６４上に形成されており、当該領域において接続用導電層１６４及び画素電
極１９２が接続する。
【０１４１】
また、第２の導電層である接続用導電層１６４において、第３の導電層である配線１０
９と接する端部も接続孔１９１内に配置されている。更には、画素電極１９２が接続用導
電層１６４と接する端部も接続孔１９１内部に配置されている。
【０１４２】
また、図１８においては、接続用導電層１６４は、接続孔１９１の外側においても、画
素電極１９２と重畳している。
【０１４３】
本実施の形態においては、配線１０９の端部に画素電極が乗り上げない構造で、薄膜ト
ランジスタと画素電極とが接続されている。このため、画素電極の段切れを防止すること
が可能である。また、特に、膜厚の厚い導電層（ここでは、配線１０９及び接続用導電層
１６４）が接続する領域において、配線１０９の端部が絶縁層１６３上に形成されないた
め、配線の凹凸を低減することが可能である。
【実施例１】
【０１４４】
本実施例では、ＥＬ表示パネルについて図６、７用いて説明する。図７（Ａ）は、ＥＬ表
示パネルの一画素の上面図であり、図６は図７（Ａ）のＡ−Ｂにおける断面図である。ま
た、図７（Ｂ）は図７（Ａ）の駆動用のＴＦＴと第１の画素電極とが接続する領域の拡大
図である。また、図７（Ｃ）は図７（Ａ）のスイッチング用のＴＦＴの配線と、駆動用の
ＴＦＴのゲート電極とが接続する領域の拡大図である。
【０１４５】
図６（Ａ）は、ＥＬ表示パネルにおいて、スイッチング用のＴＦＴ６０２、駆動用のＴ
ＦＴ６０３、発光素子６２４で構成される画素が基板６００上に形成される。ここでは、
基板６００上に絶縁層６０１が形成され、絶縁層６０１上にスイッチング用のＴＦＴ６０
２、駆動用のＴＦＴ６０３が形成される領域を示す。
【０１４６】
ここでは、基板６００としてガラス基板を用い、絶縁層６０１としてＣＶＤ法により膜厚
１４０ｎｍの窒化酸化珪素膜、膜厚１００ｎｍの酸化窒化珪素膜を順に積層して形成する
。
【０１４７】
スイッチング用のＴＦＴ６０２は、半導体領域６０２ａ、ゲート絶縁層６０４、ゲート電
極６０５、絶縁層６０８、半導体領域のソース領域、ドレイン領域に接続する配線６１１
、６１２で構成される。配線６１１、６１２は、絶縁層６０８に形成される接続孔６３１
、６３２において、半導体領域６０２ａのソース領域、ドレイン領域と接続する。
【０１４８】
駆動用のＴＦＴ６０３は、半導体領域６０３ａ、ゲート絶縁層６０４、ゲート電極６０６
、絶縁層６０８、半導体領域のソース領域、ドレイン領域に接続する配線６１３、６１４
で構成される。配線６１３、６１４は、絶縁層６０８に形成される接続孔６３３、６３４
において、半導体領域６０３ａのソース領域、ドレイン領域と接続する。
【０１４９】
スイッチング用のＴＦＴ６０２の配線６１２は、絶縁層６０８に形成される接続孔６３
２において、駆動用のＴＦＴ６０３のゲート電極６０６と接続する。このとき、配線６１
２の端部の一部は接続孔６３２の内側に位置する。
【０１５０】
駆動用のＴＦＴ６０３の配線６１４は、ゲート電極６０５、６０６と同時に形成される接
続用導電層６０７と接続孔６３４において接続する。また、接続孔６３４において、接続
用導電層６０７と第１の画素電極６１５とが接続する。ここでは、配線６１４と第１の画
素電極６１５とが重複しないことが好ましい。この構造により、第１の画素電極６１５の
段切れを防止することが可能であり、画素の不良を防止することが可能である。
【０１５１】
ここでは、スイッチング用のＴＦＴ６０２として、ｎチャネル型ＴＦＴを形成する。また
、駆動用のＴＦＴ６０３としてｐチャネル型のＴＦＴを形成する。半導体領域６０２ａ、
６０３ａは、膜厚５０ｎｍの結晶性珪素膜を所望の形状にエッチングして形成する。スイ
ッチング用のＴＦＴ６０２の半導体領域６０２ａのソース領域、ドレイン領域には、リン
がドーピングされている。また、駆動用のＴＦＴ６０３の半導体領域６０３ａのソース領
域、ドレイン領域には、ボロンがドーピングされている。
【０１５２】
スイッチング用のＴＦＴ６０２の半導体領域６０２ａは、ゲート電極６０５に覆われない
領域において、リンが添加された低濃度不純物領域６２５ａ〜６２５ｄを有する。また、
半導体領域６０２ａにおいて、ゲート電極６０５に覆われる領域６２７ａ、６２７ｂ、及
びゲート電極６０６に覆われる６２７ｃには、リンは添加されていない。
【０１５３】
駆動用のＴＦＴ６０３の半導体領域６０３ａは、ゲート電極６０６に覆われる領域におい
て、ボロンが添加された低濃度不純物領域６２８ａ〜６２８ｃを有する。また、半導体領
域６０３ａにおいて、ゲート電極６０６及び接続用導電層６０７に覆われる領域６２７ｄ
〜６２７ｆには、リンは添加されていない。
【０１５４】
ゲート絶縁層６０４としては、オルトケイ酸テトラエチル（Ｔｅｔｒａｅｔｈｙｌ  Ｏｒ
ｔｈｏ  Ｓｉｌｉｃａｔｅ：ＴＥＯＳ）とＯ２とを原料に用いたＣＶＤ法により膜厚１１
０ｎｍの酸化珪素層を形成する。ゲート電極６０５、６０６、接続用導電層６０７は、ス
パッタリング法を用いて膜厚３０ｎｍの窒化タンタル層と、膜厚３７０ｎｍのタングステ
ン層で形成する。配線６１１〜６１４は、スパッタリング法を用いて膜厚１００ｎｍのチ
タン層、膜厚７００ｎｍのアルミニウム層、膜厚１００ｎｍのチタン層を順に積層して形
成する。
【０１５５】
また、絶縁層６０８、配線６１１〜６１４、及び画素電極６１５の一部を覆う絶縁層６２
１が形成される。絶縁層６２１は各画素を隔てる隔壁として機能する。
【０１５６】
ここでは、絶縁層６０８としては、ＣＶＤ法により、膜厚５０ｎｍの酸化窒化珪素層、膜
厚１４０ｎｍの窒化酸化珪素層、膜厚６７０ｎｍの酸化窒化珪素層を形成する。第１の画
素電極６１５は、スパッタリング法により膜厚１２５ｎｍの酸化珪素を含むＩＴＯで形成
する。絶縁層６２１は、スピンコート法により組成物を塗布し焼成して、膜厚１．２μｍ
の感光性ポリイミドで形成し、その後露光及び現像して、第１の画素電極６１５の一部を
露出して絶縁層６２１を形成する。
【０１５７】
なお、第１の画素電極６１５として、酸化タングステンを含むインジウム酸化物（ＩＷ
Ｏ）、酸化タングステンを含むインジウム亜鉛酸化物（ＩＷＺＯ）、酸化チタンを含むイ
ンジウム酸化物（ＩＴｉＯ）、酸化チタンを含むインジウム錫酸化物（ＩＴＴｉＯ）、イ
ンジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）などを用いることができ
る。
【０１５８】
また、絶縁層６２１として、組成物を塗布し焼成して、シロキサン又はアクリルで形成
してもよい。
【０１５９】
図６（Ｂ）に示すように、図６（Ａ）の塗布法で形成された絶縁層６２１の代わりに、
ＣＶＤ法やＰＶＤ法等により形成された絶縁層６４１を形成してもよい。本実施例の配線
の構造により、配線と絶縁層６０８との表面の凹凸差を緩和することが可能であるため、
隔壁として機能する絶縁層６４１をＣＶＤ法やＰＶＤ法により形成しても、凹凸が低減さ
れる。
【０１６０】
さらには、図１９に示すように、第１の画素電極６８３が、接続用導電層６８１及び配
線６８２の両方と接していてもよい。即ち、第１の画素電極６８３は、接続孔６８４にお
いて露出する接続用導電層６８１の一部、及び配線６８２の一部に接するように形成され
る。なお、図１９（Ｂ）は、図１９（Ａ）の駆動用のＴＦＴ６０３及び第１の画素電極６
８３の接続領域の拡大図であり、図１９（Ｃ）は図１９（Ｂ）Ｂ−Ｃの断面図である。
【０１６１】
また、第１の画素電極６８３が、配線６８２のみと接してしてもよい。
【０１６２】
なお、図１９（Ｃ）において、絶縁層６２１は、図６（Ａ）と同様に塗布法を用いて形
成した図を示したが、絶縁層６２１の代わりに図６（Ｂ）と同様にＣＶＤ法やＰＶＤ法等
により形成された絶縁層６４１を形成してもよい。
【０１６３】
さらには、図２０に示すように、絶縁層６０８及び配線６１１〜６１４と、絶縁層６２
１との間に絶縁層６９１を設けてもよい。絶縁層６９１により、配線６１１〜６１４が露
出することを防止することが可能であり、外部からの汚染物質がＴＦＴ６０２、６０３に
侵入するのを防ぐことができる。
【０１６４】
また、同様に、絶縁層６０８と第１の画素電極６９２との間に、絶縁層６９１を設けて
もよい。絶縁層６９１を設けることにより、絶縁層６０８の凹凸を緩和することが可能で
あり、第１の画素電極６９２の凹凸を低減することが可能である。この結果、第１の画素
電極６９２及び第２の画素電極６２３がショートすることを防止することが可能であり、
画素の表示欠陥を低減することが可能である。ここでは、第１の画素電極６９２、発光層
６２２、及び第２の画素電極６２３により発光素子６９３を構成することができる。
【０１６５】
絶縁層６９１としては、配線６１１〜６１４を形成した後、ＣＶＤ法またはスパッタリ
ング法により、配線６１１〜６１４及び絶縁層６０８上に厚さ５０ｎｍ〜３００ｎｍ、好
ましくは１００〜１５０ｎｍの酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などで形成
される絶縁層を形成する。なお、絶縁層は、単層又は２以上の複数層で形成すればよい。
この後、当該絶縁層の一部をエッチングして、接続用導電層６０７の一部を露出させる。
さらに、当該露出部において、接続用導電層６０７を介して配線６１４と電気的に接続す
る第１の画素電極６９２を形成する。
【０１６６】
図２０においては、図６（Ａ）に示されるように、絶縁層６２１は、塗布法を用いて形
成した図を示したが、絶縁層６２１の代わりに図６（Ｂ）と同様にＣＶＤ法やＰＶＤ法等
により形成された絶縁層６４１を用いて形成してもよい。
【０１６７】
第１の画素電極６９２上に発光層６２２、第２の画素電極６２３が形成される。また、第
１の画素電極６９２、発光層６２２、及び第２の画素電極６２３で発光素子６９３が形成
される。
【０１６８】
なお、図７に示すように、ゲート電極６０５、接続用導電層６０７、配線６１１、６１２
、第１の画素電極６１５それぞれの上面形状は、角部において９０度より大きな角度を有
する、好ましくは角部が円弧状であることが望ましい。このような形状をとることで、ド
ライエッチングの際に、角部においてプラズマが集中的に放電する（異常放電）ことを回
避することが可能であり、この結果異常放電による微粉の発生を抑えることが可能である
。また、例え微粉が発生しても、洗浄のときに微粉が角部に集まりにくくなり、洗浄効果
が高まり、微粉が原因による歩留まり低下を抑制することが可能である。
【０１６９】
ここでは、赤色を表示する発光素子として、第１の画素電極として膜厚１２５ｎｍの酸化
珪素を含むＩＴＯ層を形成する。また、発光層として、ＤＮＴＰＤを５０ｎｍ、ＮＰＢを
１０ｎｍ、ビス［２，３−ビス（４−フルオロフェニル）キノキサリナト］イリジウム（
アセチルアセトナート）（略称：Ｉｒ（Ｆｄｐｑ）２（ａｃａｃ））が添加されたＮＰＢ
を３０ｎｍ、Ａｌｑ３を３０ｎｍ、及びＬｉＦを１ｎｍ積層して形成する。第２の画素電
極として、膜厚２００ｎｍのＡｌ層を形成する。
【０１７０】
また、緑色を表示する発光素子として、第１の画素電極として膜厚１２５ｎｍの酸化珪素
を含むＩＴＯ層を形成する。また、発光層として、ＤＮＴＰＤを５０ｎｍ、ＮＰＢを１０
ｎｍ、クマリン５４５Ｔ（Ｃ５４５Ｔ）が添加されたＡｌｑ３を４０ｎｍ、Ａｌｑ３を３
０ｎｍ、及びＬｉＦを１ｎｍ積層して形成する。第２の画素電極として、膜厚２００ｎｍ
のＡｌ層を形成する。
【０１７１】
また、青色を表示する発光素子として、第１の画素電極として膜厚１２５ｎｍの酸化珪素
を含むＩＴＯ層を形成する。また、発光層として、ＤＮＴＰＤを５０ｎｍ、ＮＰＢを１０
ｎｍ、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）が添加
された、９−［４−（Ｎ−カルバゾリル）］フェニル−１０−フェニルアントラセン（略
称：ＣｚＰＡ）を３０ｎｍ、Ａｌｑ３を３０ｎｍ、及びＬｉＦを１ｎｍ積層して形成する
。第２の画素電極として、膜厚２００ｎｍのＡｌ層を形成する。
【０１７２】
ここで本実施例において、フルカラー表示する場合の画素における等価回路図を図１０に
示す。図１０において、破線で囲まれるＴＦＴ６３８が図６のスイッチング用のＴＦＴ６
０２に対応しており、破線で囲まれるＴＦＴ６３９が駆動用のＴＦＴ６０３に対応してい
る。
【０１７３】
赤色を表示する画素は、駆動用のＴＦＴ６３９のドレイン領域に赤色を発光するＯＬＥＤ
７０３Ｒが接続され、ソース領域にはアノード側電源線（Ｒ）７０６Ｒが設けられている
。また、ＯＬＥＤ７０３Ｒには、カソード側電源線７００が設けられている。また、スイ
ッチング用のＴＦＴ６３８はゲート配線７０５に接続され、駆動用のＴＦＴ６３９のゲー
ト電極は、スイッチング用のＴＦＴ６３８のドレイン領域に接続される。なお、スイッチ
ング用のＴＦＴ６３８のドレイン領域は、アノード側電源線（Ｒ）７０６（Ｒ）に接続さ
れた容量素子７０７と接続している。
【０１７４】
また、緑色を表示する画素は、駆動用のＴＦＴのドレイン領域に緑色を発光するＯＬＥＤ
７０３Ｇが接続され、ソース領域にはアノード側電源線（Ｇ）７０６Ｇが設けられている
。また、スイッチング用のＴＦＴ６３８はゲート配線７０５に接続され、駆動用のＴＦＴ
６３９のゲート電極は、スイッチング用のＴＦＴ６３８のドレイン領域に接続される。な
お、スイッチング用のＴＦＴ６３８のドレイン領域は、アノード側電源線（Ｇ）７０６（
Ｇ）に接続された容量素子７０７と接続している。
【０１７５】
また、青色を表示する画素は、駆動用のＴＦＴのドレイン領域に青色を発光するＯＬＥ
Ｄ７０３Ｂが接続され、ソース領域にはアノード側電源線（Ｂ）７０６Ｂが設けられてい
る。また、スイッチング用のＴＦＴ６３８はゲート配線７０５に接続され、駆動用のＴＦ
Ｔ６３９のゲート電極は、スイッチング用のＴＦＴ６３８のドレイン領域に接続される。
なお、スイッチング用のＴＦＴ６３８のドレイン領域は、アノード側電源線（Ｂ）７０６
（Ｂ）に接続された容量素子７０７と接続している。
【０１７６】
それぞれ色の異なる画素にはＥＬ材料に応じて異なる電圧をそれぞれ印加する。
【０１７７】
なお、ここでは、ソース配線７０４とアノード側電源線７０６Ｒ、７０６Ｇ、７０６Ｂと
を平行に形成しているが、これに限られず、ゲート配線７０５とアノード側電源線７０６
Ｒ、７０６Ｇ、７０６Ｂとを平行に形成してもよい。更には、駆動用のＴＦＴ６３９をマ
ルチゲート電極構造としてもよい。
【０１７８】
また、発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方
法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法
とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソ
ース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であっても
よく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【０１７９】
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電
圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ
）には、発光素子に印加される信号の電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加
される信号の電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの
（ＣＣ）には、発光素子に印加される信号の電圧が一定のもの（ＣＣＣＶ）と、発光素子
に印加される信号の電流が一定のもの（ＣＣＣＣ）とがある。
【０１８０】
また、発光装置において、静電破壊防止のための保護回路（保護ダイオードなど）を設
けてもよい。
【０１８１】
また、本実施例は実施の形態１、実施の形態２、実施の形態３、実施の形態４、または実
施の形態５と自由に組み合わせることができる。
【０１８２】
次に、図６、７、１０で示す画素を、画素部に有するＥＬ表示パネルについて、図１１を
用いて説明する。
【０１８３】
図１１は、ＥＬ表示パネルの断面図を示す。ＥＬ表示パネルは、第１の基板６００に形成
される絶縁層６０８と第２の基板６４０とがシール材６５０で封止されている。シール材
６５０としては、フィラーを含む粘性の高いエポキシ系樹脂を用いるのが好ましい。シー
ル材はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０１８４】
シール材６５０、第１の基板６００、第２の基板６４０の内側において、駆動回路部６４
４、画素部６４５を有する。また、シール材６５０の外側に端子部６４３を有する。
【０１８５】
端子部６４３においては、各ＴＦＴのゲート配線、ソース配線に接続される接続端子（図
１１においては、ソース配線に接続される接続端子６５４を示す。）が形成されている。
また、接続端子は、異方性導電膜６５６を介して入力端子となるＦＰＣ（フレキシブルプ
リント配線）６５５に接続されており、異方性導電膜６５６を介してビデオ信号やクロッ
ク信号を受け取る。
【０１８６】
駆動回路部６４４においては、ソースドライバやゲートドライバ等の画素を駆動する回路
が形成される。ここでは、画素部のスイッチング用のＴＦＴ６０２と同様に形成されるｎ
チャネル型のＴＦＴ６５１、画素部の駆動用のＴＦＴ６０３と同様に形成されるｐチャネ
ル型のＴＦＴ６５２が配置されている。なお、ｎチャネル型のＴＦＴ６５１及びｐチャネ
ル型のＴＦＴ６５２によりＣＭＯＳ回路が形成されている。
【０１８７】
画素部６４５においてスイッチング用のＴＦＴ６０２、駆動用のＴＦＴ６０３、発光素子
６２４で構成させる画素（図７（Ａ）の領域６１０）がマトリクス状に配置されている。
【０１８８】
画素部の発光素子６２４及び絶縁層６２１上に、保護層が形成されてもよい。保護層は、
発光素子６２４や絶縁層６２１に水分や酸素等が侵入することを防ぐためのものである。
保護層は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、
酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウ
ム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、その他の絶縁性材
料を用いて形成することが好ましい。
【０１８９】
本実施例においては、同一基板上にソースドライバ、ゲートドライバ、及び画素部のＴ
ＦＴが形成されている。このため、発光表示パネルを薄くすることができる。
【０１９０】
なお、第２の基板６４０と、保護層６５３との間の領域６４２に、不活性ガス、例えば
窒素ガスを充填した空間を有してもよい。このため、発光素子や絶縁層６２１に水分や酸
素が侵入することを低減することができる。
【０１９１】
また、第２の基板６４０に着色層を設けることができる。この場合、各画素に白色発光が
可能な発光素子を設け、ＲＧＢを示す着色層を別途設けることでフルカラー表示すること
ができる。また、各画素に青色発光が可能な発光素子を設け、色変換層などを別途設ける
ことによってフルカラー表示することができる。このようなＥＬ表示モジュールは、各Ｒ
ＢＧの色純度が高く、高精細な表示が可能となる。さらには、各画素において、赤色、緑
色、青色の発光を示す発光素子を形成し、且つ着色層を用いることもできる。
【０１９２】
また、発光素子６２４が発光する光が第１の基板６００側へ射出される場合、第１の基
板６００の表面に、偏光板及び位相差板を設けても良い。また、発光素子６２４が発光す
る光が第２の基板６４０側へ射出される場合、第２の基板６４０の表面に、偏光板及び位
相差板を設けても良い。さらには、発光素子６２４が発光する光が第１の基板６００及び
第２の基板側へ射出される場合、第１の基板６００及び第２の基板６４０の表面に、偏光
板及び位相差板を設けても良い。
【０１９３】
また、第１の基板６００又は第２の基板６４０の一方、若しくは両方にフィルム又は樹
脂等の基板を用いて発光表示パネルを形成してもよい。このように対向基板を用いず封止
すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。
【０１９４】
更には、発光表示パネルに電源回路、コントローラ等の外部回路を接続して、発光表示
モジュールを形成することが可能である。
【実施例２】
【０１９５】
本実施例では、液晶表示パネルについて図１２を用いて説明する。液晶表示パネルは、第
１の基板６００、第２の基板６６４、及び液晶層６７４がシール材６５０で封止されてい
る。シール材６５０には基板間隔を保持する保持材、代表的にはフィラーを含有している
ことが好ましい。
【０１９６】
シール材６５０、第１の基板６００、第２の基板６６４の内側において、駆動回路部６６
２、画素部６６３を有する。また、シール材６５０の外側に端子部６６１を有する。
【０１９７】
第２の基板６６４には、カラーフィルタやブラックマトリックスとして機能する着色層
６６５、第２の画素電極６６６、配向膜として機能する絶縁層６６７が形成されている。
また、図示しないが、第１の基板６００、第２の基板６６４の一方又は両方に偏光板が設
けられている。
【０１９８】
端子部６６１においては、実施例１で示す端子部６４３と同様に、各ＴＦＴのゲート配線
、ソース配線に接続される接続端子（図１２においては、ゲート配線に接続される接続端
子６５４を示す。）が形成されている。また、接続端子は、異方性導電膜６５６を介して
入力端子となるＦＰＣ（フレキシブルプリント配線）に接続されており、異方性導電膜６
５６を介してビデオ信号やクロック信号を受け取る。
【０１９９】
駆動回路部６６２においては、実施例１で示す駆動回路部６４４と同様に、ソースドライ
バやゲートドライバ等の画素を駆動する回路が形成される。ここでは、ｎチャネル型のＴ
ＦＴ６５１、ｐチャネル型のＴＦＴ６５２が配置されている。なお、ｎチャネル型のＴＦ
Ｔ６５１及びｐチャネル型のＴＦＴ６５２によりＣＭＯＳ回路が形成されている。
【０２００】
画素部６６３には、複数の画素が形成されており、各画素には液晶素子６６８が形成さ
れている。液晶素子６６８は、第１の画素電極６７２、第２の画素電極６６６及びその間
に充填されている液晶層６７４が重なっている部分である。液晶素子６６８が有する第１
の画素電極６７２は、接続用導電層６７１を介してＴＦＴ６０２と電気的に接続されてい
る。液晶素子６６８の第２の画素電極６６６は、第２の基板６６４側に形成される。また
、第１の画素電極６７２と液晶層６７４の間に、配向膜として機能する絶縁層６７３が形
成され、第２の画素電極６６６と液晶層６７４の間に配向膜として機能する絶縁層６６７
が形成される。
【０２０１】
第１の基板６００及び第２の基板６６４の間隔は、表示ムラを低減するため、一定の間隔
で保たれることが好ましい。よって、間隔保持材であるスペーサ６７５が第１の基板６０
０及び第２の基板６６４の間に散布されている。なお、ここでは、スペーサ６７５は、球
状スペーサを示したが、これに限られず、柱状のスペーサを用いることもできる。
【実施例３】
【０２０２】
本実施例では、上記実施例に示した表示パネルへの駆動回路の実装について、図１３を
用いて説明する。
【０２０３】
図１３（Ａ）に示すように、画素部１４０１の周辺にソースドライバ１４０２、及びゲ
ートドライバ１４０３ａ、１４０３ｂを実装する。図１３（Ａ）では、ソースドライバ１
４０２、及びゲートドライバ１４０３ａ、１４０３ｂ等として、異方性導電接着剤、及び
異方性導電フィルムを用いた実装方法、ＣＯＧ方式、ワイヤボンディング方法、並びに半
田バンプを用いたリフロー処理等により、基板１４００上にＩＣチップ１４０５を実装す
る。ここでは、ＣＯＧ方式を用いる。そして、ＦＰＣ（フレキシブルプリントサーキット
）１４０６を介して、ＩＣチップと外部回路とを接続する。
【０２０４】
なお、ソースドライバ１４０２の一部、例えばアナログスイッチを基板上に一体形成し
、かつその他の部分を別途ＩＣチップで実装してもよい。
【０２０５】
また、図１３（Ｂ）に示すように、ＳＡＳや結晶性半導体でＴＦＴを形成する場合、画
素部１４０１とゲートドライバ１４０３ａ、１４０３ｂ等を基板上に一体形成し、ソース
ドライバ１４０２等を別途ＩＣチップとして実装する場合がある。図１３（Ｂ）において
、ソースドライバ１４０２として、ＣＯＧ方式により、基板１４００上にＩＣチップ１４
０５を実装する。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する
。
【０２０６】
なお、ソースドライバ１４０２の一部、例えばアナログスイッチを基板上に一体形成し
、かつその他の部分を別途ＩＣチップで実装してもよい。
【０２０７】
さらに、図１３（Ｃ）に示すように、ＣＯＧ方式に代えて、ＴＡＢ方式によりソースド
ライバ１４０２等を実装する場合がある。そして、ＦＰＣ１４０６を介して、ＩＣチップ
と外部回路とを接続する。図１３（Ｃ）において、ソースドライバをＴＡＢ方式により実
装しているが、ゲートドライバをＴＡＢ方式により実装してもよい。
【０２０８】
ＩＣチップをＴＡＢ方式により実装すると、基板に対して画素部を大きく設けることが
でき、狭額縁化を達成することができる。
【０２０９】
ＩＣチップは、シリコンウェハを用いて形成するが、ＩＣチップの代わりにガラス基板
上に回路を形成したＩＣ（以下、ドライバＩＣと表記する）を設けてもよい。ＩＣチップ
は、円形のシリコンウェハからＩＣチップを取り出すため、母体基板形状に制約がある。
一方ドライバＩＣは、母体基板がガラスであり、形状に制約がないため、生産性を高める
ことができる。そのため、ドライバＩＣの形状寸法は自由に設定することができる。例え
ば、ドライバＩＣの長辺の長さを１５〜８０ｍｍとして形成すると、ＩＣチップを実装す
る場合と比較し、必要なドライバＩＣの数を減らすことができる。その結果、接続端子数
を低減することができ、製造上の歩留まりを向上させることができる。
【０２１０】
ドライバＩＣは、基板上に形成された結晶質半導体を用いて形成することができ、結晶
質半導体は連続発振型のレーザ光を照射することで形成するとよい。連続発振型のレーザ
光を照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結
果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速
駆動が可能となり、ドライバＩＣに好適である。
【実施例４】
【０２１１】
次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する
。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０
１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２
７０５を有する（図１４参照）。パネル２７０１はハウジング２７０２に脱着自在に組み
込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７
０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される
。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されて
おり、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線
基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰ
Ｕ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ、電源回路、音声処理
回路、送受信回路等のいずれかの機能を有する。
【０２１２】
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３が接続さ
れる。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作
ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される
。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認
できるように配置されている。
【０２１３】
上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上
記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用する
ことができる。また、コスト削減が可能であり、信頼性高い半導体装置を有する電子機器
を作製することができる。
【実施例５】
【０２１４】
実施の形態や実施例に示される半導体装置を有する電子機器として、テレビジョン装置
（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカ
メラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、
携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再
生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例
について、図１５を参照して説明する。
【０２１５】
図１５（Ａ）に示す携帯情報端末は、本体９２０１、表示部９２０２等を含んでいる。
表示部９２０２は、実施の形態１〜５、及び実施例１〜４で示すものを適用することがで
きる。本発明の一である表示装置を用いることにより、信頼性高い携帯情報端末を安価に
提供することができる。
【０２１６】
図１５（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含
んでいる。表示部９７０１は、実施の形態１〜５、及び実施例１〜４で示すものを適用す
ることができる。本発明の一である表示装置を用いることにより、信頼性高いデジタルビ
デオカメラを安価に提供することができる。
【０２１７】
図１５（Ｃ）に示す携帯端末は、本体９１０１、表示部９１０２等を含んでいる。表示
部９１０２は、実施の形態１〜５、及び実施例１〜４で示すものを適用することができる
。本発明の一である表示装置を用いることにより、信頼性高い携帯端末を安価に提供する
ことができる。
【０２１８】
図１５（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を
含んでいる。表示部９３０２は、実施の形態１〜５、及び実施例１〜４で示すものを適用
することができる。本発明の一である表示装置を用いることにより、信頼性高い携帯型の
テレビジョン装置を安価に提供することができる。このようなテレビジョン装置は携帯電
話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、
また、大型のもの（例えば４０インチ以上）まで、幅広く適用することができる。
【０２１９】
図１５（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含ん
でいる。表示部９４０２は、実施の形態１〜５、及び実施例１〜４で示すものを適用する
ことができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携
帯型のコンピュータを安価に提供することができる。
【０２２０】
図１５（Ｆ）に示すテレビジョン装置は、本体９５０１、表示部９５０２等を含んでい
る。表示部９５０２は、実施の形態１〜５、及び実施例１〜４で示すものを適用すること
ができる。本発明の一である表示装置を用いることにより、信頼性高いテレビジョン装置
を安価に提供することができる。
【実施例６】
【０２２１】
本実施例では、従来の薄膜トランジスタ及び本発明の薄膜トランジスタにおいて、画素
電極及び半導体領域の接続部、並びに、ゲート電極及びドレイン配線の接続部における構
造をＦＩＢ（収束イオンビーム加工観察装置（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ  ｓｙ
ｓｔｅｍ））で観察した結果について、図２１、２２を用いて説明する。
【０２２２】
図２１（Ａ）は、本発明の薄膜トランジスタのドレイン電極及び画素電極の上面図を示
す。また、図２１（Ａ）のＡ−Ｂの断面をＦＩＢで観察した観察像を図２２（Ａ）に示し
、図２２（Ａ）の模式図を図２２（Ｂ）に示す。また、図２１（Ａ）のＣ−Ｄの断面をＦ
ＩＢで観察した観察像を図２２（Ｃ）に示し、図２２（Ｃ）の模式図を図２２（Ｄ）に示
す。なお、ＦＩＢの観察は斜め（ｔｉｌｔ角度が６０°）から行っている。
【０２２３】
図２１（Ａ）及び図２２（Ｂ）、（Ｄ）に示すように、基板３０１上に形成される薄膜
トランジスタ３５０は、半導体領域３０２ａ、３０２ｂ、ゲート絶縁層３１３、ゲート電
極３５１、ソース電極３５２及びドレイン電極３０５ａ〜３０５ｃで構成される。また、
ソース電極３５２及びドレイン電極３０５ａ〜３０５ｃとゲート電極３５１とは層間絶縁
層３０６、３０７で絶縁されている。また、ソース電極３５２及びドレイン電極３０５ａ
〜３０５ｃと接続用導電層３０４とは層間絶縁層３０６、３０７で絶縁されている。また
、接続孔３５３を介して、半導体領域３０２ｂ及びソース電極３５２が接続されている。
なお、薄膜トランジスタ３５０は、絶縁層３１２を介して基板３０１上に形成されている
。
【０２２４】
また、ゲート電極３５１と同時に形成された接続用導電層３０４は、ゲート絶縁層３１
３を介して半導体領域３０２ａと重畳している。又、接続孔３０９において接続用導電層
３０４とドレイン電極３０５ａ〜３０５ｃが接続している。また、同様に、接続孔３０９
において接続用導電層３０４と画素電極３０８が接続している。本発明の薄膜トランジス
タ３５０のドレイン電極３０５ａ〜３０５ｃの端部は、接続孔３０９の内部に配置されて
いる。また、半導体領域３０２ｂは、ドレイン電極３０５ａ〜３０５ｃ及び接続用導電層
３０４を介して画素電極３０８と接続されている。
【０２２５】
また、ソース電極３５２、ドレイン電極３０５ａ〜３０５ｃ、接続用導電層３０４、画
素電極３０８、層間絶縁層３０７上には、塗布法により形成された絶縁層３１１が形成さ
れている。
【０２２６】
ここでは、基板３０１としてガラス基板を用い、絶縁層３１２としてＣＶＤ法により膜
厚１４０ｎｍの窒化酸化珪素膜、膜厚１００ｎｍの酸化窒化珪素膜を順に積層して形成す
る。半導体領域３０２ａ、３０２ｂとして、膜厚５０ｎｍの結晶性珪素層を形成する。ゲ
ート絶縁層３１３として、オルトケイ酸テトラエチル（Ｔｅｔｒａｅｔｈｙｌ  Ｏｒｔｈ
ｏ  Ｓｉｌｉｃａｔｅ：ＴＥＯＳ）とＯ２とを原料に用いたＣＶＤ法により膜厚１１０ｎ
ｍの酸化珪素層を形成する。ゲート電極３５１、接続用導電層３０４としては、スパッタ
リング法を用いて膜厚３０ｎｍの窒化タンタル層と、膜厚３７０ｎｍのタングステン層を
形成する。ドレイン電極３０５ａ〜３０５ｃとして、スパッタリング法を用いて膜厚１０
０ｎｍのチタン層、膜厚７００ｎｍのアルミニウム層、膜厚１００ｎｍのチタン層を順に
積層して形成する。なお、ソース電極３５２は、図２１（Ａ）では示さないが、ドレイン
電極３０５ａ〜３０５ｃと同様の構造で積層されている。また、層間絶縁層３０６として
、ＣＶＤ法により膜厚１４０ｎｍの窒化酸化珪素層を形成し、層間絶縁層３０７として膜
厚６７０ｎｍの酸化窒化珪素層を形成する。画素電極３０８として、スパッタリング法に
より膜厚１２５ｎｍの酸化珪素を含むＩＴＯを形成する。
【０２２７】
図２２（Ｃ）、（Ｄ）は、図２２（Ａ）、（Ｂ）と交差する方向における断面図である
。図２２（Ｃ）、（Ｄ）に示すように、接続用導電層３０４に接続するドレイン電極３０
５ａ〜３０５ｃの端部が接続孔３０９内部に配置されている。
【０２２８】
図２１（Ｂ）は、従来の薄膜トランジスタのドレイン電極及び画素電極の接続部の上面
図を示し、図２１（Ｃ）は、薄膜トランジスタのドレイン電極及び接続用導電層の接続部
の上面図を示す。また、図２１（Ｂ）のＡ−Ｂの断面をＦＩＢで観察した観察像を図２３
（Ａ）に示し、図２３（Ａ）の模式図を図２３（Ｂ）に示す。また、図２１（Ｃ）のＣ−
Ｄの断面をＦＩＢで観察した観察像を図２３（Ｃ）に示し、図２３（Ｃ）の模式図を図２
３（Ｄ）に示す。
【０２２９】
図２１（Ｂ）、図２３（Ｂ）に示すように、基板３２１上に形成される薄膜トランジス
タ３６０は、半導体領域３２３、ゲート絶縁層３２４、ゲート電極３６１、ソース電極３
６２及びドレイン電極３２８ａ〜３２８ｃで構成される。また、ソース電極３６２及びド
レイン電極３２８ａ〜３２８ｃとゲート電極３６１とは層間絶縁層３２５、３２６で絶縁
されている。また、接続孔３６３において、半導体領域３２３及びソース電極３６２が接
続されている。なお、薄膜トランジスタ３６０は、絶縁層３２２を介して基板３２１上に
形成されている。
【０２３０】
また、接続孔３３１において半導体領域３２３とドレイン電極３２８ａ〜３２８ｃが接
続している。また、層間絶縁層３２６の一部及びドレイン電極３２８ｃ上に画素電極３２
９が形成され、ドレイン電極３２８ｃと画素電極３２９が接続している。従来例の薄膜ト
ランジスタ３６０のドレイン電極３２８ａ〜３２８ｃの端部は、接続孔３３１の内部には
配置されず、層間絶縁層３２６上に形成されている。また、半導体領域３２３は、ドレイ
ン電極３２８ａ〜３２８ｃを介して画素電極３２９と接続されている。
【０２３１】
また、層間絶縁層３２６、画素電極３２９上には塗布法により形成された絶縁層３３０
が形成されている。
【０２３２】
次に、図２１（Ｃ）のＣ−Ｄの断面図に対応する図を図２３（Ｃ）、図２３（Ｄ）に示
す。
【０２３３】
図２１（Ｃ）、図２３（Ｄ）に示すように、薄膜トランジスタ３６０と同様に、基板３
２１上に形成される薄膜トランジスタ３７０は、半導体領域３７４、ゲート絶縁層３２４
、ゲート電極３７１、ソース電極３７２及びドレイン電極３４８ａ〜３４８ｃで構成され
る。また、ソース電極３７２及びドレイン電極３４８ａ〜３４８ｃとゲート電極３７１と
は層間絶縁層３２５、３２６で絶縁されている。また、接続孔３７３において、半導体領
域３７４及びソース電極３７２が接続されている。なお、薄膜トランジスタ３７０は、絶
縁層３２２を介して基板３０１上に形成されている。
【０２３４】
また、接続孔３７５において半導体領域３７４とドレイン電極３４８ａ〜３４８ｃが接
続している。また、ゲート電極３７１と同時に形成される導電層３２７とドレイン電極３
４８ａ〜３４８ｃとが接続孔３３２において接続されている。従来例の薄膜トランジスタ
３７０のドレイン電極３４８ａ〜３４８ｃの端部は、接続孔３３２の内部には配置されず
、層間絶縁層３２６上に形成されている。
【０２３５】
ここでは、基板３２１としてガラス基板を用い、絶縁層３２２としてＣＶＤ法により膜
厚１４０ｎｍの窒化酸化珪素膜、膜厚１００ｎｍの酸化窒化珪素膜を順に積層して形成す
る。半導体領域３２３として、膜厚５０ｎｍの結晶性珪素層を形成する。ゲート絶縁層３
２４として、オルトケイ酸テトラエチル（Ｔｅｔｒａｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉ
ｃａｔｅ：ＴＥＯＳ）とＯ２とを原料に用いたＣＶＤ法により膜厚１１０ｎｍの酸化珪素
層を形成する。ゲート電極３６１、３７１としては、スパッタリング法を用いて膜厚３０
ｎｍの窒化タンタル層と、膜厚３７０ｎｍのタングステン層を形成する。ドレイン電極３
２８ａ〜３２８ｃ、３４８ａ〜３４８ｃとして、スパッタリング法を用いて膜厚１００ｎ
ｍのチタン層、膜厚７００ｎｍのアルミニウム層、膜厚１００ｎｍのチタン層を順に積層
して形成する。なお、ソース電極３６２、３７２は、図２１（Ｂ）及び（Ｃ）では示さな
いが、それぞれドレイン電極３２８ａ〜３２８ｃ、３４８ａ〜３４８ｃと同様の構造で積
層されている。また、層間絶縁層３２５として、ＣＶＤ法により膜厚１４０ｎｍの窒化酸
化珪素層を形成し、層間絶縁層３２６として膜厚６７０ｎｍの酸化窒化珪素層を形成する
。画素電極３２９として、スパッタリング法により膜厚１２５ｎｍの酸化珪素を含むＩＴ
Ｏを形成する。
【０２３６】
図２２（Ａ）〜（Ｄ）と、図２３（Ａ）〜（Ｄ）とを比較すると、従来例の薄膜トラン
ジスタ３６０、３７０の絶縁層３３０と比較して、本発明の薄膜トランジスタ３５０の絶
縁層３１１の凹凸差が少ないことが分かる。このことから、塗布法により平坦性の高い絶
縁層を形成することができる。また、当該絶縁層を形成する場合、材料を削減することが
可能である。よって、コストを削減することが可能であると共に生産性を高めることが可
能である。
【図１】
0005526119.tif 000002
【図２】
0005526119.tif 000003
【図３】
0005526119.tif 000004
【図４】
0005526119.tif 000005
【図５】
0005526119.tif 000006
【図６】
0005526119.tif 000007
【図７】
0005526119.tif 000008
【図８】
0005526119.tif 000009
【図９】
0005526119.tif 000010
【図１０】
0005526119.tif 000011
【図１１】
0005526119.tif 000012
【図１２】
0005526119.tif 000013
【図１３】
0005526119.tif 000014
【図１４】
0005526119.tif 000015
【図１５】
0005526119.tif 000016
【図１６】
0005526119.tif 000017
【図１７】
0005526119.tif 000018
【図１８】
0005526119.tif 000019
【図１９】
0005526119.tif 000020
【図２０】
0005526119.tif 000021
【図２１】
0005526119.tif 000022
【図２２】
0005526119.tif 000023
【図２３】
0005526119.tif 000024