(57)【特許請求の範囲】
【請求項１】
膜面に垂直な方向の磁化を有する記録層と、膜面に垂直な一方向に固定された磁化を有する固定層と、前記固定層と前記記録層の間に形成された非磁性障壁層とを含む磁気抵抗効果素子と、
前記磁気抵抗効果素子に直列に接続された選択トランジスタと、
前記磁気抵抗効果素子と前記選択トランジスタに所望の方向の電流を流す機構と、
前記固定層と前記記録層に、前記固定層の磁化の向きと逆向きの磁界を印加する磁界印加機構とを備え、
前記磁界印加機構は、前記磁気抵抗効果素子の上下それぞれに設けられた膜面に垂直方向の磁化を有する永久磁石層からなり、
前記選択トランジスタを通して前記記録層の膜面に垂直な方向に流されるスピン偏極した電流によって、前記記録層の磁化の方向をスイッチングし、
前記記録層の磁化方向と前記固定層の磁化方向が略平行か、略反平行かによって情報の記録を行うことを特徴とする磁気メモリセル。
【請求項２】
請求項１記載の磁気メモリセルにおいて、前記磁気抵抗効果素子の上下に設けられた永久磁石層の異方性磁界をそれぞれＨk1，Ｈk2とし、前記記録層と前記固定層の異方性磁界をそれぞれＨk3，Ｈk4とするとき、Ｈk1，Ｈk2がＨk3，Ｈk4より大きいことを特徴とする磁気メモリセル。
【請求項３】
請求項１記載の磁気メモリセルにおいて、前記記録層の飽和磁化の値をＭs3とし、前記固定層の飽和磁化の値をＭs4とするとき、Ｈk3−４π・Ｍs3＜Ｈk4−４π・Ｍs4であることを特徴とする磁気メモリセル。
【請求項４】
相互に平行に並べられた複数のビット線と、前記ビット線と平行に並べられた複数のソース線と、前記ビット線と交差し且つ互いに平行に並べられた複数のワード線と、前記ビット線と前記ワード線とが交差する部分に配置された複数の磁気メモリセルとによって構成されたサブアレイを有する磁気ランダムアクセスメモリにおいて、
前記磁気メモリセルは、
膜面に垂直な方向の磁化を有する記録層と、膜面に垂直な一方向に固定された磁化を有する固定層と、前記固定層と前記記録層の間に形成された非磁性障壁層とを含み、前記固定層側が前記ビット線に電気的に接続された磁気抵抗効果素子と、
ソース電極とドレイン電極とゲート電極を有し、前記ソース電極が前記ソース線に電気的に接続され、前記ドレイン電極が前記磁気抵抗効果素子の前記記録層側に電気的に接続され、前記ゲート電極が前記ワード線に電気的に接続された選択トランジスタと、
前記磁気抵抗効果素子と前記選択トランジスタに所望の方向の電流を流す機構と、
前記固定層と前記記録層に、前記固定層の磁化の向きと逆向きの磁界を印加する磁界印加機構とを備え、
前記磁界印加機構は、個々の磁気メモリセル毎に、前記選択トランジスタのドレイン電極と前記記録層の間に形成された第１の永久磁石層と、前記固定層と前記ビット線の間に形成された第２の永久磁石層とを含み、
前記第１の永久磁石層及び前記第２の永久磁石層の磁化方向は前記固定層の磁化方向と逆方向を向いており、
前記選択トランジスタを通して前記記録層の膜面に垂直に前記ビット線から前記ソース線の方向に、あるいは前記ソース線から前記ビット線の方向に流されるスピン偏極した電流によって、前記記録層の磁化の方向をスイッチングし、
前記記録層の磁化方向と前記固定層の磁化方向が略平行か、略反平行かによって情報の記録を行うことを特徴とする磁気ランダムアクセスメモリ。
【請求項５】
相互に平行に並べられた複数のビット線と、前記ビット線と平行に並べられた複数のソース線と、前記ビット線と交差し且つ互いに平行に並べられた複数のワード線と、前記ビット線と前記ワード線とが交差する部分に配置された複数の磁気メモリセルとによって構成されたサブアレイを有する磁気ランダムアクセスメモリにおいて、
前記磁気メモリセルは、
膜面に垂直な方向の磁化を有する記録層と、膜面に垂直な一方向に固定された磁化を有する固定層と、前記固定層と前記記録層の間に形成された非磁性障壁層とを含み、前記固定層側が前記ビット線に電気的に接続された磁気抵抗効果素子と、
ソース電極とドレイン電極とゲート電極を有し、前記ソース電極が前記ソース線に電気的に接続され、前記ドレイン電極が前記磁気抵抗効果素子の前記記録層側に電気的に接続され、前記ゲート電極が前記ワード線に電気的に接続された選択トランジスタと、
前記磁気抵抗効果素子と前記選択トランジスタに所望の方向の電流を流す機構と、
前記固定層と前記記録層に、前記固定層の磁化の向きと逆向きの磁界を印加する磁界印加機構とを備え、
前記磁界印加機構は、各磁気メモリセルの前記選択トランジスタのドレイン電極と前記記録層の間に形成された第１の永久磁石層と、前記ビット線に対して前記磁気抵抗効果素子と反対側の位置に前記サブアレイ全体を覆うように設けられた第２の永久磁石層とを含み、
前記第１の永久磁石層及び前記第２の永久磁石層の磁化方向は前記固定層の磁化方向と逆方向を向いており、
前記選択トランジスタを通して前記記録層の膜面に垂直に前記ビット線から前記ソース線の方向に、あるいは前記ソース線から前記ビット線の方向に流されるスピン偏極した電流によって、前記記録層の磁化の方向をスイッチングし、
前記記録層の磁化方向と前記固定層の磁化方向が略平行か、略反平行かによって情報の記録を行うことを特徴とする磁気ランダムアクセスメモリ。
【請求項６】
相互に平行に並べられた複数のビット線と、前記ビット線と平行に並べられた複数のソース線と、前記ビット線と交差し且つ互いに平行に並べられた複数のワード線と、前記ビット線と前記ワード線とが交差する部分に配置された複数の磁気メモリセルとによって構成されたサブアレイを有する磁気ランダムアクセスメモリにおいて、
前記磁気メモリセルは、
膜面に垂直な方向の磁化を有する記録層と、膜面に垂直な一方向に固定された磁化を有する固定層と、前記固定層と前記記録層の間に形成された非磁性障壁層とを含み、前記固定層側が前記ビット線に電気的に接続された磁気抵抗効果素子と、
ソース電極とドレイン電極とゲート電極を有し、前記ソース電極が前記ソース線に電気的に接続され、前記ドレイン電極が前記磁気抵抗効果素子の前記記録層側に電気的に接続され、前記ゲート電極が前記ワード線に電気的に接続された選択トランジスタと、
前記磁気抵抗効果素子と前記選択トランジスタに所望の方向の電流を流す機構と、
前記固定層と前記記録層に、前記固定層の磁化の向きと逆向きの磁界を印加する磁界印加機構とを備え、
前記磁界印加機構は、前記磁気抵抗効果素子の前記記録層に対して前記固定層と反対側の位置に電気的に絶縁して設けられた第１の永久磁石層と、前記固定層と前記ビット線の間に形成された第２の永久磁石層とを含み、
前記第１の永久磁石層及び前記第２の永久磁石層の磁化方向は前記固定層の磁化方向と逆方向を向いており、
前記選択トランジスタを通して前記記録層の膜面に垂直に前記ビット線から前記ソース線の方向に、あるいは前記ソース線から前記ビット線の方向に流されるスピン偏極した電流によって、前記記録層の磁化の方向をスイッチングし、
前記記録層の磁化方向と前記固定層の磁化方向が略平行か、略反平行かによって情報の記録を行うことを特徴とする磁気ランダムアクセスメモリ。
【請求項７】
請求項６記載の磁気ランダムアクセスメモリにおいて、前記第１の永久磁石層は細長い形状を有し、前記ソース線と平行に配置されていることを特徴とする磁気ランダムアクセスメモリ。
【請求項８】
相互に平行に並べられた複数のビット線と、前記ビット線と平行に並べられた複数のソース線と、前記ビット線と交差し且つ互いに平行に並べられた複数のワード線と、前記ビット線と前記ワード線とが交差する部分に配置された複数の磁気メモリセルとによって構成されたサブアレイを有する磁気ランダムアクセスメモリにおいて、
前記磁気メモリセルは、
膜面に垂直な方向の磁化を有する記録層と、膜面に垂直な一方向に固定された磁化を有する固定層と、前記固定層と前記記録層の間に形成された非磁性障壁層とを含み、前記固定層側が前記ビット線に電気的に接続された磁気抵抗効果素子と、
ソース電極とドレイン電極とゲート電極を有し、前記ソース電極が前記ソース線に電気的に接続され、前記ドレイン電極が前記磁気抵抗効果素子の前記記録層側に電気的に接続され、前記ゲート電極が前記ワード線に電気的に接続された選択トランジスタと、
前記磁気抵抗効果素子と前記選択トランジスタに所望の方向の電流を流す機構と、
前記固定層と前記記録層に、前記固定層の磁化の向きと逆向きの磁界を印加する磁界印加機構とを備え、
前記磁界印加機構は、前記磁気抵抗効果素子の前記記録層に対して前記固定層と反対側の位置に電気的に絶縁して設けられた第１の永久磁石層と、前記ビット線に対して前記磁気抵抗効果素子と反対側の位置に前記サブアレイ全体を覆うように設けられた第２の永久磁石層とを含み、
前記第１の永久磁石層及び前記第２の永久磁石層の磁化方向は前記固定層の磁化方向と逆方向を向いており、
前記選択トランジスタを通して前記記録層の膜面に垂直に前記ビット線から前記ソース線の方向に、あるいは前記ソース線から前記ビット線の方向に流されるスピン偏極した電流によって、前記記録層の磁化の方向をスイッチングし、
前記記録層の磁化方向と前記固定層の磁化方向が略平行か、略反平行かによって情報の記録を行うことを特徴とする磁気ランダムアクセスメモリ。
【請求項９】
請求項８記載の磁気ランダムアクセスメモリにおいて、前記第１の永久磁石層は細長い形状を有し、前記ソース線と平行に配置されていることを特徴とする磁気ランダムアクセスメモリ。
【請求項１０】
請求項４〜９のいずれか１項記載の磁気ランダムアクセスメモリにおいて、前記第１の永久磁石層と前記第２の永久磁石層の異方性磁界をそれぞれＨk1，Ｈk2とし、前記記録層と前記固定層の異方性磁界をそれぞれＨk3，Ｈk4とするとき、Ｈk1，Ｈk2がＨk3，Ｈk4より大きいことを特徴とする磁気ランダムアクセスメモリ。
【請求項１１】
請求項１０記載の磁気ランダムアクセスメモリにおいて、前記記録層の飽和磁化の値をＭs3とし、前記固定層の飽和磁化の値をＭs4とするとき、Ｈk3−４π・Ｍs3＜Ｈk4−４π・Ｍs4であることを特徴とする磁気ランダムアクセスメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピントルク磁化反転を応用した磁気メモリセル及び磁気ランダムアクセスメモリに関するものである。
【背景技術】
【０００２】
近年、従来の揮発型のダイナミック・ランダム・アクセスメモリ（ＤＲＡＭ）を置きかえる可能性を有する不揮発の磁気ランダム・アクセスメモリ（ＭＲＡＭ）が注目されている。ＤＲＡＭでは、回路の電源をオフにすると情報が消えてしまうという問題があったが、ＭＲＡＭでは回路の電源をオフにしても情報が消えてしまわないため、メモリの電源を必要なときのみＯＮにすることができ、大幅な低消費電力化が可能となるためである。最初のＭＲＡＭでは、例えば米国特許第５７３４６０５号明細書に記載されているように、磁性膜／非磁性絶縁膜／磁性膜の多層構造を有するトンネル磁気抵抗効果（ＴＭＲ）素子の一方の磁性膜の磁化を、ＴＭＲ素子の上下に互いに直交する方向に設けられた２つの金属配線に流れる電流が作る合成磁界を用いて反転させることにより記録を行う方式が採用されている。しかしながら、ＭＲＡＭにおいても、大容量化のためＴＭＲ素子のサイズを小さくすると磁化反転に要する磁界の大きさが大きくなり、たくさんの電流を金属配線に流すことが必要となり、消費電力の増加、ひいては配線の破壊を招いてしまうという課題が指摘されている。【０００３】
磁界を用いずに磁化反転する方法として、例えば、Journal of Magnetism and Magnetic Materials, 159, L1-6 (1996)に記載されているように、磁気再生ヘッドで用いられる巨大磁気抵抗効果（ＧＭＲ）膜やトンネル磁気抵抗効果（ＴＭＲ）膜に、一定以上の電流を流すだけで磁化反転が可能であることが理論的に示された。その後、例えばPhysical Review Letters, Vol.84, No.14, pp.2149-2152 (2000)には、二つのＣｕの電極の間にＣｏ／Ｃｕ／Ｃｏの多層膜（ＧＭＲ膜）を含む直径１３０ｎｍのピラーを形成し、そのピラーに電流を流し、流れる電流のスピンからＣｏ層の磁化に与えられるスピントルクを用いて、Ｃｏ層の磁化を反転する記録方式の実験例が報告されている。さらに、近年では、例えば、Applied Physics Letters, Vol.84, pp.2118-2120 (2004)に記載されているように、ＴＭＲ膜を用いたナノピラーを用いて、スピントルク磁化反転が実証された。スピントルク磁化反転を応用したＭＲＡＭ（ＳＴＴ−ＭＲＡＭ）では、書込みに必要な電流がＴＭＲピラーの面積とともに減少するため、微細化とともに書込みパワーを低減できるというスケーラビリティが保証されているため、次世代の不揮発ＲＡＭとして、おおいに注目を集めている。【０００４】
以上言及したスピントルク磁化反転の模式図を図１に示す。図１に示したメモリセルは、ビット線１に、磁化方向が変化する第１の強磁性層（記録層）２、中間層３、磁化方向が固定された第２の強磁性層（固定層）４からなる磁気抵抗効果素子と、ゲート電極５で伝導を制御されたトランジスタ６が接続され、トランジスタのもう一方の端子はソース線７に接続されている。図１（ａ）のように、固定層４と記録層２の磁化を反平行（高抵抗）状態から平行（低抵抗）状態に変化させる場合には、電流８はビット線１からソース線７に流す。このとき、電子９はソース線７からビット線１に流れる。一方、図１（ｂ）のように、固定層４と記録層２の磁化を平行（低抵抗）状態から反平行（高抵抗）状態に変化させる場合には、電流８はソース線７からビット線１の方向に流せばよい。このとき、電子９はビット線１からソース線７の方向に流れる。【０００５】
その後、例えば、特開２００８−２５２０１８号公報に記載されているように、固定層４及び記録層２の磁化の方向を、各磁性層の膜面と垂直方向に向ける垂直ＴＭＲピラーを用いたスピントルク磁化反転応用ＭＲＡＭ（ＳＴＴ−ＭＲＡＭ）が提案されている（図２）。この垂直ＴＭＲ型ＳＴＴ−ＭＲＡＭでは、強磁性層に材料固有の磁気異方性が大きな材料（硬磁性材料）を用いることができるので、ＴＭＲピラーの面積が減少しても熱安定性を保持できるという特徴がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第５７３４６０５号明細書
【特許文献２】特開２００８−２５２０１８号公報
【非特許文献】
【０００７】
【非特許文献１】Journal of Magnetism and Magnetic Materials, 159, L1-6 (1996)
【非特許文献２】Physical Review Letters, Vol.84, No.14, pp.2149-2152 (2000)
【非特許文献３】Applied Physics Letters, Vol.84, pp.2118-2120 (2004)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、従来のＳＴＴ−ＭＲＡＭには、以下のような問題がある。【０００９】
スピントルク磁化反転を応用した磁気メモリでは、書換え電流の低減と不揮発性を保証する熱安定性の確保が極めて重要である。スピントルク磁化反転の書換え電流は電流密度で決まることが知られており、例えばPhysical Review B, Vol.62, No.1, pp.570-578によれば、図１のように面内に磁化が向いたＴＭＲピラーに対しては、しきい電流密度Ｊc0は式（１）で与えられることが知られている。【００１０】
Ｊc0∝（αＭsｔ／ｇ）（Ｈk＋Ｍeff）        （１）
ここで、αはギルバートのダンピング定数、Ｍsは記録層の飽和磁化、ｔは記録層の膜厚、ｇはスピントルクの効率、Ｈkは記録層の異方性磁界、Ｍeffは膜面に垂直方向に働く反磁界の効果を差し引いた記録層の有効磁化である。【００１１】
一方、熱安定性を特徴づけるエネルギー障壁、すなわち二つの安定な磁化方向の間で磁化反転をするために必要なエネルギーは、式（２）で与えられる。【００１２】
Ｅ〜（ＭsＨkＳｔ）／２                    （２）
ここで、ＳはＴＭＲピラーの断面積である。【００１３】
式（１）（２）からわかるように、Ｊc0，ＥともにＭsｔに比例する量である。したがって熱安定性を確保するためにＭsｔを増加させるとＪc0も大きくなり、書き込みに要する消費電力が増える。他方、しきい電流を減らすためにＭsｔを減少させるとＥも減少し、熱安定性が損なわれる。すなわち、Ｊc0とＥはトレードオフの関係にある。【００１４】
一方、特開２００８−２５２０１８号公報に記載されている垂直ＴＭＲ型ＳＴＴ−ＭＲＡＭでは、しきい電流密度Ｊc0は、
Ｊc0∝（αＭsｔ／ｇ）（Ｈk−４πＭs）      （３）
となり、一方、障壁エネルギーＥは
Ｅ〜［Ｍs（Ｈk−４πＭs）Ｓｔ］／２        （４）
と書ける。この場合も、Ｊc0，ＥともにＭsｔに比例するが、前述のように垂直型ＭＴＪでは異方性磁界を大きくすることができるので、Ｅの大きさに関しては問題ない。しかしながら、Ｈkを大きくした場合Ｊc0も増大するので、αを減少させる等の手段を講じてＪc0の増大を防ぐことが課題である。【００１５】
上記のように垂直ＴＭＲ型のＳＴＴ−ＭＲＡＭは、面内磁化ＴＭＲ型のＳＴＴ−ＭＲＡＭに比べて熱安定性を向上できるという利点があるが、以下のような別の課題がある。【００１６】
図３（ａ）及び図３（ｂ）は、垂直ＴＭＲの二つの代表的な磁化配置を示した図である。第一の配置は、図３（ａ）に示すように、記録層２の磁化と固定層４の磁化が平行な場合（平行配置）であり、このときＴＭＲ素子の抵抗が低い。第二の配置は、図３（ｂ）に示すように、記録層２の磁化と固定層４の磁化が反平行な場合（反平行配置）であり、このときＴＭＲ素子の抵抗が高い。平行配置の場合は、ちょうど磁性膜２，４の磁石のＮ極とＳ極が交互に配置された状態で、磁束の流れが閉じた安定なエネルギー配置となる。例えば図３（ａ）の場合、固定層４のＮ極から記録層２のＳ極に向かって磁束３１が流れ、それに伴って磁界Ｈsが発生する。その大きさはＭsの値にもよるが、通常、１０００〜数１０００Ｏｅという大きな値である。一方、図３（ｂ）に示すような反平行配置の場合には、Ｎ極とＮ極（又はＳ極とＳ極）が角を突き合わせた状態になり、磁束３２が発生し、エネルギー的に不安定となる。その結果、スピントルク磁化反転の電流−抵抗ヒステリシス曲線は、図３（ａ）のような平行配置が安定なため、平行⇒反平行配置への書換えの場合に、より大きな電流が必要となる。加えて、式（３）におけるｇの値は、平行⇒反平行配置の書換えの場合の方が、反平行⇒平行配置への書換えの場合に比べて小さい（通常、１／２程度）ので、平行⇒反平行配置への書換えに要する電流は、反平行⇒平行配置への書換えの場合よりさらに増大するという課題がある。【００１７】
これに対し、面内磁化ＴＭＲにおいては、固定層を互いに磁化の向きが反平行になるように配置した積層フェリ固定層とし、固定層の内部に磁束の流れを閉じ込めることで、上記のような問題を回避できる。【００１８】
したがって、垂直ＴＭＲ型ＳＴＴ−ＭＲＡＭを実用に供するためには、上記の平行⇒反平行書換えと反平行⇒平行書換えに要する電流値の非対称性を改善することが肝要である。
【課題を解決するための手段】
【００１９】
本発明の磁気メモリセルは、膜面に垂直な方向の磁化を有する記録層と、膜面に垂直な一方向に固定された磁化を有する固定層と、固定層と記録層の間に形成された非磁性障壁層とを含む磁気抵抗効果素子と、磁気抵抗効果素子に直列に接続された選択トランジスタと、磁気抵抗効果素子と選択トランジスタに所望の方向の電流を流す機構と、固定層と記録層に、固定層の磁化の向きと逆向きの磁界を印加する磁界印加機構とを備え、選択トランジスタを通して記録層の膜面に垂直な方向に流されるスピン偏極した電流によって、記録層の磁化の方向をスイッチングし、記録層の磁化方向と固定層の磁化方向が略平行か、略反平行かによって情報の記録を行う。【００２０】
磁界印加機構は、磁気抵抗効果素子の上下それぞれに設けられた膜面に垂直方向の磁化を有する永久磁石層で構成することができる。そして、磁気抵抗効果素子の上下に設けられた永久磁石層の異方性磁界をそれぞれＨk1，Ｈk2とし、記録層と固定層の異方性磁界をそれぞれＨk3，Ｈk4とするとき、Ｈk1，Ｈk2はＨk3，Ｈk4より大きい。また、記録層の飽和磁化の値をＭs3とし、固定層の飽和磁化の値をＭs4とするとき、Ｈk3−４π・Ｍs3＜Ｈk4−４π・Ｍs4である。【００２１】
本発明の磁気ランダムアクセスメモリは、相互に平行に並べられた複数のビット線と、ビット線と平行に並べられた複数のソース線と、ビット線と交差し且つ互いに平行に並べられた複数のワード線と、ビット線とワード線とが交差する部分に配置された複数の磁気メモリセルとによって構成されたサブアレイを有する。磁気メモリセルとしては、上記本発明の磁気メモリセルを用いる。【００２２】
より具体的には、磁気メモリセルは、膜面に垂直な方向の磁化を有する記録層と、膜面に垂直な一方向に固定された磁化を有する固定層と、固定層と記録層の間に形成された非磁性障壁層とを含み、固定層側がビット線に電気的に接続された磁気抵抗効果素子と、ソース電極とドレイン電極とゲート電極を有し、ソース電極がソース線に電気的に接続され、ドレイン電極が磁気抵抗効果素子の記録層側に電気的に接続され、ゲート電極がワード線に電気的に接続された選択トランジスタと、磁気抵抗効果素子と選択トランジスタに所望の方向の電流を流す機構と、固定層と記録層に、固定層の磁化の向きと逆向きの磁界を印加する磁界印加機構とを備え、選択トランジスタを通して記録層の膜面に垂直にビット線からソース線の方向に、あるいはソース線からビット線の方向に流されるスピン偏極した電流によって、記録層の磁化の方向をスイッチングし、記録層の磁化方向と固定層の磁化方向が略平行か、略反平行かによって情報の記録を行う。【００２３】
磁界印加機構は、個々の磁気メモリセル毎に、選択トランジスタのドレイン電極と記録層の間に形成された第１の永久磁石層と、固定層と前記ビット線の間に形成された第２の永久磁石層とで構成することができる。このとき、第１の永久磁石層及び第２の永久磁石層の磁化方向は固定層の磁化方向と逆方向に設定する。【００２４】
また、磁界印加機構は、各磁気メモリセルの前記選択トランジスタのドレイン電極と記録層の間に形成された第１の永久磁石層と、ビット線に対して磁気抵抗効果素子と反対側の位置にサブアレイ全体を覆うように設けられた第２の永久磁石層とで構成することができる。このとき、第１の永久磁石層及び第２の永久磁石層の磁化方向は固定層の磁化方向と逆方向に設定する。【００２５】
また、磁界印加機構は、磁気抵抗効果素子の記録層に対して固定層と反対側の位置に電気的に絶縁して設けられた第１の永久磁石層と、固定層とビット線の間に形成された第２の永久磁石層とで構成してもよい。このとき、第１の永久磁石層及び第２の永久磁石層の磁化方向は固定層の磁化方向と逆方向に設定する。【００２６】
また、磁界印加機構は、磁気抵抗効果素子の記録層に対して固定層と反対側の位置に電気的に絶縁して設けられた第１の永久磁石層と、ビット線に対して磁気抵抗効果素子と反対側の位置にサブアレイ全体を覆うように設けられた第２の永久磁石層とで構成してもよい。このとき、第１の永久磁石層及び第２の永久磁石層の磁化方向は固定層の磁化方向と逆方向に設定する。
【発明の効果】
【００２７】
本発明によれば、読出し時に熱的に安定で、かつ書き込み時の電流を低減した、垂直磁化型トンネル磁気抵抗効果素子を用いたスピントルク磁化反転応用の磁気ランダムアクセスメモリを提供することができる。
【図面の簡単な説明】
【００２８】
【図１】スピントルク磁化反転の原理を示す図であり、（ａ）は反平行状態から平行状態への磁化反転を示す図、（ｂ）は平行状態から反平行状態への磁化反転を示す図。
【図２】従来の垂直ＴＭＲ型ＳＴＴ−ＭＲＡＭの模式図。
【図３】垂直型ＳＴＴ−ＭＲＡＭの課題を示す図。
【図４】本発明におけるメモリアレイ回路の一例を表す図。
【図５】本発明のメモリアレイ回路のレイアウトを示す図。
【図６】本発明による磁気メモリセルの実施例を示す断面模式図。
【図７】垂直ＴＭＲ素子の書換え動作を説明する図。
【図８】ＴＭＲ比を向上するための界面層挿入を示す図。
【図９】本発明による磁気メモリセルの実施例を示す断面模式図。
【図１０】本発明による磁気メモリセルの実施例を示す断面模式図。
【図１１】本発明による磁気メモリセルの実施例を示す断面模式図。
【発明を実施するための形態】
【００２９】
以下、図面を参照して本発明の実施の形態を説明する。
【００３０】
［メモリアレイ構造］
図４は、本発明のメモリアレイ回路の一例を示す図であり、サブアレイの一部を示す模式図である。図４において、４１はビット線、４２は磁気抵抗効果素子であり、４３はソース線、４４はセル選択トランジスタ、４５はワード線、４６は一つのメモリセルを表す。４７と４８はビット線に流す電流の大きさを制御する抵抗変化素子（例えばトランジスタ）、４９は抵抗変化素子４７と４８の伝導状態を制御する抵抗制御用のワード線である。
【００３１】
図４に示すように、セル選択トランジスタ４４のソース電極Ｓはソース線４３に、ドレイン電極Ｄは磁気抵抗効果素子４２に接続されている。また、ゲート電極Ｇはワード線４５に接続されている。ビット線４１は互いに平行に並んでおり、ソース線４３はビット線と平行な方向に並んでいる。ワード線４５は互いに平行に、かつビット線４１及びソース線４３と交差する向きに配列されている。
【００３２】
これらのサブアレイは、図５のように配置されている。本構成の場合の書込みは、例えばセル４６への書き込みを行う場合、まず、ＣＰＵからアドレスコントローラに書込むべきセル４６のアドレスを指定する信号が送られる。次にアドレスコントローラから、電流を流したいビット線４１に接続された書き込みドライバーにライトイネーブル信号を送って昇圧し、次に抵抗制御ドライバーの電圧を制御して、ビット線４１に所定の電流を流す。電流の向きに応じ、抵抗変化素子４７に接続されている書き込みドライバーないし、抵抗変化素子４８に接続されている書き込みドライバーのいずれかをグラウンドに落として、電位差を調節して電流方向を制御する。次に所定時間経過後、ワード線４５に接続された書き込みドライバーにライトイネーブル信号を送り、書き込みドライバーを昇圧して、トランジスタ４４をオンにする。これにより磁気抵抗効果素子４２に電流が流れ、スピントルク磁化反転が行われる。所定の時間、トランジスタ４４をオンにしたのち、書込みドライバーへの信号を切断し、トランジスタ４４をオフにする。
【００３３】
読出しの際は、ＣＰＵからアドレスコントローラに、読み出すべきセル４６のアドレスを指定する信号が送られる。次にアドレスコントローラからの信号で、読出したいメモリセルにつながったビット線４１のみを読出し電圧Ｖに昇圧し、選択トランジスタ４４につながっているソース線４３のみを他方の書込みドライバーで選択し、ワード線４５にイネーブル信号を送ってトランジスタ４４をオンにして電流を流す。そして、所望のメモリセル４６の磁気抵抗効果素子４２の抵抗の両端にかかる電圧差をセンスアンプで増幅することで、読出しを行う。この場合、読出し時の電流方向は、常にソース線４３からビット線４１の方向になるようにする。これによって読出し電流による誤書込みを減らし、より大きな読出し電流を流すことが可能となって、高速の読み出しが可能となる。この構造は最も単純な１トランジスタ＋１メモリセルの配置なので、単位セルの占める面積は２Ｆ×４Ｆ＝８Ｆ2と高集積なものにすることができる。
【００３４】
以下、具体的な磁気抵抗効果素子やセルの構造を、ＴＭＲ素子を例にとっていくつか詳述する。
【００３５】
［実施例１］
図６は、本発明の第１の実施例におけるＴＭＲピラーを備える磁気メモリセルの断面模式図である。図６において、４３はソース線、４４はＴＭＲピラーへ供給する電流を制御するトランジスタ、５０３は下地膜、５０４は永久磁石層、５０５は非磁性の中間層、５０６は記録層、５０７は非磁性障壁層、５０８は固定層、５０９は非磁性の中間層、５１０は永久磁石層、４１はビット線である。永久磁石層５０４と５１０は、ともに下向きに磁化されており、その間に大きな下向きの磁界Ｈexを発生させる。固定層５０８は上向きに磁化されている。記録層５０６の磁化の向きは、電流を記録層５０６から固定層５０８の方向に流したときに下向きから上向きに変えられる。すなわち反平行⇒平行書換えが行われる。また、電流を固定層５０８から記録層５０６の方向に流した場合には、上向きから下向きに向きが変えられ、平行⇒反平行書換えが行われる。
【００３６】
図７は、垂直ＴＭＲ素子の書換え動作を説明する図である。図７（ａ）は、本発明におけるＴＭＲ素子の書換え動作における電流−抵抗ヒステリシスを表している。この図では、図６のメモリセルにおいて電流が固定層から記録層へ流れる場合、すなわち電流がビット線４１からソース線４３へ流れる場合を正と定義している。図中の四角の囲みは、トランジスタ４４によって供給可能な電流の値の範囲を表す。
【００３７】
一般にＣＭＯＳトランジスタとＴＭＲ素子のような抵抗型の素子を図６のように直列に接続すると、ソース線４３を接地して電流をビット線４１からソース線方向（図７（ａ）の正の電流方向）に流す方が、逆方向（図７（ａ）の負の電流方向）に流す場合より大きな電流を流すことができる。これは、ソース線４３からビット線４１に向かって電流を流すと、抵抗であるＴＭＲ素子の部分で大きな電圧降下が起こるので、トランジスタ４４のソースＳとワード線４５との間にかかる電圧が下がってしまうためである。
【００３８】
本発明では、永久磁石層５０４，５１０の間に働く磁界Ｈexの向きと平行配置における記録層５０６、固定層５０８の磁化の向きが反対のため、平行配置における記録層５０６のエネルギー状態が不安定化されている。このため、平行⇒反平行書換え時の書換え電流の絶対値が低減される。他方、反平行⇒平行書換えの書換え電流の絶対値は増加するが、もともと平行⇒反平行書換えに要する電流の方が、反平行⇒平行書換えの電流値より大きいので、問題にはならない。
【００３９】
さらに、図２に示した典型的な垂直ＴＭＲ膜と比較して、記録層と固定層の積層順が反対となっているため、書換え電流がたくさんとれるソース接地（すなわち図７（ａ）の正方向の電流の向き）で平行⇒反平行書換え動作が行えるため、電流のマージンが大きく、歩留まりの高いＳＴＴ−ＭＲＡＭが提供できる。
【００４０】
図７（ｂ）は比較のため、永久磁石層からの磁界がない場合の電流−抵抗ヒステリシスを表している。この場合には、平行⇒反平行書換えに必要な電流が、十分に提供できないことが分かる。
【００４１】
以下、それぞれの磁性層の材料選択について述べる。永久磁石層５０４，５１０、及び記録層５０６、固定層５０８の異方性磁界エネルギー密度をＫu1，Ｋu2，Ｋu3，Ｋu4、飽和磁化をＭs1，Ｍs2，Ｍs3，Ｍs4、異方性磁界をＨk1，Ｈk2，Ｈk3，Ｈk4とする。ここで異方性磁界エネルギーＫui（i＝1〜4）は、各層の飽和磁化Ｍsi（i＝1〜4）、異方性磁界Ｈki（i＝1〜4）と、Ｋui＝（Ｍsi・Ｈki）／２の関係がある。異方性磁界エネルギーの値には、Ｈk1，Ｈk2＞Ｈk3，Ｈk4という関係が必要である。これはＴＭＲピラーを製膜したのち各層の磁化方向を固定するための磁界中熱処理と関係する。すなわち図６において、まず、Ｈk1，Ｈk2より大きな下向きの磁界をかけてすべての層を下向きに磁化する。次に、Ｈk1，Ｈk2より小さくＨk3，Ｈk4より大きな上向き磁界をかけると、記録層５０６、固定層５０８のみの磁界が上向きになり、図６のような磁化配置となる。さらに、式（３）（４）からわかるように、Ｈk3−４π・Ｍs3＜Ｈk4−４π・Ｍs4となることが望ましい。これは、記録層５０６、固定層５０８の書換え電流密度を、
記録層の書換え電流密度＜固定層の書換え電流密度
とするために必要であり、また記録層５０６、固定層５０８の保磁力Ｈc3，Ｈc4は異方性磁界Ｈk3，Ｈk4に比例するため、固定層の磁化を記録層の磁化より外部磁界に対して安定化するためにも必要である。また、大きな磁界Ｈexを記録層５０６に印加するためには、飽和磁化Ｍs1，Ｍs2の大きな永久磁石材料を用いることが望ましい。
【００４２】
以上の方針に基いた具体的な材料の選択に関して、以下詳述する。まず、下地層５０３、非磁性中間層５０５，５０９は、導電率が高く、かつ永久磁石層の結晶の配向を良好にする非磁性材料が好ましい。具体的にはＲｕ，Ｔａあるいはその積層膜などが用いられる。永久磁石層５０４，５１０としては、Ｌ１０規則化合金であるＦｅＰｔ、及びＣｏＰｔを用いるのがよい。特にＦｅＰｔは、異方性磁界Ｈk1（又はＨk2）が４０ｋＯｅ以上と極めて大きく、かつ飽和磁化Ｍs1（又はＭs2）も１１００ｅｍｕ／ｃｍ3以上であり十分大きいので、永久磁石層として好適な材料である。
【００４３】
また、固定層５０８の材料としては、ＦｅＰｔやＣｏＰｔほど異方性磁界Ｈkが大きくないが、十分大きな異方性磁界Ｈkを示す物質として、Ｌ１０の規則化合金であるＦｅＰｄ，ＣｏとＰｔ、ないしＰｄの多層膜等が好適である。例えばＦｅＰｄの場合、異方性磁界Ｈk4は約２０ｋＯｅとＦｅＰｔ合金に比べて小さく、飽和磁化Ｍs4は８００ｅｍｕ／ｃｍ3程度と比較的大きいので、スピントルク磁化反転を行うための電流通電に関して安定である。次に、記録層５０６の材料としては、しきい電流密度Ｊc0を低減するためにダンピング定数αを低減する必要があるため、ＦｅＰｄにＣｒ，Ｖ，Ｍｎ，Ｃｕ，Ｓｎ，Ｐｂ，Ｓｂ，Ｂｉ等の元素を添加した材料、又はＣｏをベースとし、Ｃｒ，Ｐｔ，Ｂ等を添加した合金が好適である。例えば、ＦｅＰｄ合金にＣｒないしＭｎを１０％程度添加した場合は、異方性磁界Ｈk3は１５ｋＯｅに減少したが、飽和磁化Ｍs3は約７００ｅｍｕ／ｃｍ3と大きく減少はしなかった。Ｈk4＞Ｈk3の条件が満足されているので、記録層として好適であることが分かる。また、この層の膜厚を３ｎｍ、ＴＭＲピラーを直径４０ｎｍの円形に加工した場合、式（４）のエネルギーＥを、ボルツマン定数×絶対温度（３００Ｋ）で割って算出される熱安定性指数は１９０となるので、微細なＴＭＲピラーを有する垂直ＴＭＲ型ＳＴＴ−ＭＲＡＭに十分適用できることがわかった。
【００４４】
さらにＴＭＲ比を向上するためには、非磁性障壁層５０７としてＭｇＯをベースとした材料を用いることが望ましいが、高いＴＭＲ比を得るためには、ＭｇＯの結晶構造を体心立方格子の（００１）配向とする必要があり、そのためには図８に示すように、記録層５０６と非磁性障壁層５０７、及び非磁性障壁層５０７と固定層５０８の間に、体心立方格子構造を有する金属層、例えばＦｅやＣｏＦｅＢ等の界面層７０１，７０２を挿入するのがよい。
【００４５】
［実施例２］
図９は、本発明の第２の実施例におけるＴＭＲピラーを備える磁気メモリセルの断面模式図である。図９において、４３はソース線、４４はＴＭＲピラーへ供給する電流を制御するトランジスタ、５０３は下地膜、５０４は永久磁石層、５０５は非磁性の中間層、５０６は記録層、５０７は非磁性障壁層、５０８は固定層、５０９は非磁性の中間層、４１はビット線、８０１はパターニングされていない永久磁石層である。二つの永久磁石層５０４，８０１の磁化の向きは、固定層５０８の磁化の向きに対して逆方向を向いている。パターニングされていない永久磁石層８０１は、ビット線４１が配列された平面に対して磁気メモリセル群と反対側の位置に電気的に絶縁された状態で配置されており、図５に示した１つのサブアレイ全体を覆う大きさに形成されている。
【００４６】
本実施例では、一見、二つの永久磁石層５０４，８０１の間隔が離れているので、永久磁石層間に働く磁界の大きさは小さくなると考えられるが、一方で上部の永久磁石層８０１の面積が大きくなり、磁束を集める効果が大きくなるので、実際には、二つの永久磁石層間に働く磁界の大きさは実施例１の構造に比較してほとんど減少しない。一方で、本実施例ではＴＭＲピラー自体の高さを減少させることができるので、ＴＭＲピラー作製誤差を小さく抑えられるという効果がある。
【００４７】
［実施例３］
図１０（ａ）は、本発明の第３の実施例におけるＴＭＲピラーを備えるメモリセルの断面模式図、図１０（ｂ）は図１０（ａ）のＡＢ断面図である。図１０（ａ）（ｂ）には、図６に記号で表示していたＣＭＯＳトランジスタの断面を詳細に描いてある。
【００４８】
図１０（ａ）において、９０１はトランジスタのソース部、９０２はワード線、９０３はトランジスタのドレイン部、９０４はトランジスタとＴＭＲピラーを接続するメタルビア、９０５が下部永久磁石層、９０６はＴＭＲピラーの下部電極、５０３は下地膜、５０６は記録層、５０７は非磁性障壁層、５０８は固定層、５０９は非磁性の中間層、５１０は永久磁石層、４１はビット線、４３はソース線である。下部永久磁石層９０５は、ＴＭＲピラーやＣＭＯＳトランジスタから電気的に絶縁して設けられている。永久磁石層９０５，５１０の磁化の方向は、固定層５０８の磁化の方向と逆方向を向いている。
【００４９】
図１０（ｂ）に示すように、下部永久磁石層９０５とソース線４３は、ともにビット線４１と垂直な方向に伸びている。本実施例では、下部永久磁石層９０５が、ＴＭＲピラーの下部電極層９０６の下側に形成されており、二つの永久磁石層間の距離が多少大きくなるが、ＴＭＲピラー自体の高さを減少させることができるので、ＴＭＲピラー作製誤差を小さく抑えられるという効果がある。
【００５０】
なお、図１０に示した下部永久磁石層９０５は、隣接する複数のＴＭＲピラーの下部電極層９０６の下側に連続して延びる細長い層として設けているが、個々のＴＭＲピラーの下部電極層９０６の下側だけにそれぞれ離散的に設けてもよい。
【００５１】
［実施例４］
図１１は、本発明の第４の実施例におけるＴＭＲピラーを備えるメモリセルの断面模式図である。図１１において、９０１はトランジスタのソース部、９０２はワード線、９０３はトランジスタのドレイン部、９０４はトランジスタとＴＭＲピラーを接続するメタルビア、９０５が下部永久磁石層、９０６はＴＭＲピラーの下部電極、５０３は下地膜、５０６は記録層、５０７は非磁性障壁層、５０８は固定層、５０９は非磁性の中間層、８０１はパターニングされていない永久磁石層、４１はビット線、４３はソース線である。
【００５２】
下部永久磁石層９０５は、ＴＭＲピラーの記録層に対して固定層と反対側の位置に電気的に絶縁して設けられている。また、パターニングされていない永久磁石層８０１は、ビット線が配列された平面に対してＴＭＲピラーと反対側の位置に、サブアレイ全体を覆う大きさに他の要素から電気的に絶縁されて形成されている。永久磁石層８０１，９０５の磁化の方向は、固定層５０８の磁化の方向と逆方向を向いている。
【００５３】
本実施例では、二つの永久磁石層間の距離が多少大きくなるが、ＴＭＲピラー自体の高さを最も小さくすることができるので、ＴＭＲピラー作製誤差を最も小さく抑えられるという効果がある。
【００５４】
なお、本実施例の下部永久磁石層９０５は、個々のＴＭＲピラーの下部電極層９０６の下側だけにそれぞれ独立して設けてもよいし、図１０（ｂ）に示すように、ソース線４３に平行に延びる細長い層として設けてもよい。
【符号の説明】
【００５５】
１…ビット線、２…記録層、３…障壁層、４…固定層、５…ゲート電極、６…トランジスタ、７…ソース線、８…電流方向、９…電子が移動する方向、３１，３２…障壁層内の磁束、４１…ビット線、４２…磁気抵抗効果素子、４３…ソース線、４４…セル選択トランジスタ、４５…ワード線、４６…メモリセル、４７，４８…ビット線に流す電流の大きさを制御する抵抗変化素子、４９…抵抗変化素子の伝導状態を制御する抵抗制御用のワード線、５０３…下地膜、５０４…永久磁石層、５０５…非磁性の中間層、５０６…記録層、５０７…非磁性障壁層、５０８…固定層、５０９…非磁性の中間層、５１０…永久磁石層、７０１，７０２…界面層、８０１…パターニングされていない永久磁石層、９０１…トランジスタのソース部、９０２…ワード線、９０３…トランジスタのドレイン部、９０４…トランジスタとＴＭＲピラーを接続するメタルビア、９０５…下部永久磁石層、９０６…ＴＭＲピラーの下部電極。
【図１】
0005442121.tif 000002
【図２】
0005442121.tif 000003
【図３】
0005442121.tif 000004
【図４】
0005442121.tif 000005
【図５】
0005442121.tif 000006
【図６】
0005442121.tif 000007
【図７】
0005442121.tif 000008
【図８】
0005442121.tif 000009
【図９】
0005442121.tif 000010
【図１０】
0005442121.tif 000011
【図１１】
0005442121.tif 000012