(57)【特許請求の範囲】
【請求項１】
第1の電極および第2の電極と、
前記第1の電極と前記第2の電極の間のトンネル障壁と、
前記第2の電極と前記トンネル障壁の間のフリー層と、
前記第1の電極と前記トンネル障壁の間のピン層と、
前記第1の電極と前記ピン層の間の、ある反強磁性材料(AFM)層長さのAFM層と、
を備え、前記ピン層は前記フリー層の上部に配置され、前記ピン層が、前記フリー層のフリー層表面積よりも少なくとも10％大きなピン層表面積を有し、前記AFM層の表面積は前記ピン層表面積に比べて同じかより大きい、磁気トンネル接合(MTJ)。
【請求項２】
前記ピン層が、合成反強磁性(SAF)ピン層構造で構成されている、請求項1に記載のMTJ。
【請求項３】
前記SAFピン層構造が、結合層で隔てられた少なくとも2つの強磁性層を備えている、請求項2に記載のMTJ。
【請求項４】
前記ピン層および前記フリー層のうちの少なくとも1つが、強磁性材料から形成されている、請求項1に記載のMTJ。
【請求項５】
前記ピン層表面積および前記フリー層表面積が、長さ、幅、直径、半径、および外周から成るグループの寸法から構成されている、請求項1に記載のMTJ。
【請求項６】
前記ピン層が、あるピン層長さを有し、前記フリー層が、あるフリー層長さを有し、前記ピン層長さが前記フリー層長さと異なっている、請求項1に記載のMTJ。
【請求項７】
前記フリー層が、あるフリー層幅を有し、前記ピン層が、あるピン層幅を有し、前記ピン層幅が前記フリー層幅と異なっている、請求項1に記載のMTJ。
【請求項８】
前記第2の電極と前記フリー層の間に第2のピン層をさらに備えている、請求項1に記載のMTJ。
【請求項９】
前記フリー層と前記第2のピン層の間に非磁性スペーサ層または実質的非磁性スペーサ層をさらに備えている、請求項8に記載のMTJ。
【請求項１０】
前記第2の電極と前記第2のピン層の間にAFM層をさらに備えている、請求項8に記載のMTJ。
【請求項１１】
前記フリー層と前記第2の電極の間に第2のトンネル障壁をさらに備えている、請求項1に記載のMTJ。
【請求項１２】
前記第2のトンネル障壁と前記第2の電極の間に第2のピン層をさらに備えている、請求項11に記載のMTJ。
【請求項１３】
少なくとも1つの半導体ダイ中に集積された請求項1に記載のMTJ。
【請求項１４】
セットトップボックス、娯楽端末、ナビゲーションデバイス、通信デバイス、携帯型情報端末(PDA)、固定型ロケーションデータユニット、モバイルロケーションデータユニット、携帯電話、セルラー方式携帯電話、コンピュータ、携帯用コンピュータ、デスクトップ型コンピュータ、モニタ、コンピュータ用モニタ、テレビジョン、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、ディジタル音楽プレーヤ、携帯用音楽プレーヤ、ビデオプレーヤ、ディジタルビデオプレーヤ、ディジタルビデオディスク(DVD)プレーヤ、および携帯用ディジタルビデオプレーヤから成るグループから選ばれ、その中にMTJが集積されているデバイスをさらに構成している、請求項1に記載のMTJ。
【請求項１５】
ゲート、ソース、およびドレインを有するアクセストランジスタと、
第1の電極および第2の電極と、
前記第1の電極と前記第2の電極の間のトンネル障壁と、
前記第2の電極と前記トンネル障壁の間のフリー層と、
前記第1の電極と前記トンネル障壁の間のピン層と、
前記第1の電極と前記ピン層の間の、ある反強磁性材料(AFM)層長さのAFM層と、を備え、
前記ピン層は前記フリー層の上部に配置され、前記ピン層が、前記フリー層のフリー層表面積よりも少なくとも10％大きなピン層表面積を有し、前記AFM層の表面積は前記ピン層表面積に比べて同じかより大きい、磁気トンネル接合(MTJ)と、
を備える磁気ランダムアクセスメモリ(MRAM)ビットセルであって、書込み線が前記ゲートに結合され、前記第2の電極が前記ドレインに結合され、さらにビット線が前記第1の電極に結合されている、磁気ランダムアクセスメモリ(MRAM)ビットセル。
【請求項１６】
MRAMアレイを形成するように複数の前記MRAMビットセルを構成している、請求項15に記載のMRAMビットセル。
【請求項１７】
少なくとも1つの半導体ダイ中に集積された請求項15に記載のMRAMビットセル。
【請求項１８】
セットトップボックス、娯楽端末、ナビゲーションデバイス、通信デバイス、携帯型情報端末(PDA)、固定型ロケーションデータユニット、モバイルロケーションデータユニット、携帯電話、セルラー方式携帯電話、コンピュータ、携帯用コンピュータ、デスクトップ型コンピュータ、モニタ、コンピュータ用モニタ、テレビジョン、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、ディジタル音楽プレーヤ、携帯用音楽プレーヤ、ビデオプレーヤ、ディジタルビデオプレーヤ、ディジタルビデオディスク(DVD)プレーヤ、および携帯用ディジタルビデオプレーヤから成るグループから選ばれ、その中にMRAMビットセルが集積されているデバイスをさらに構成している、請求項15に記載のMRAMビットセル。
【請求項１９】
第1の電極および第2の電極を設けるステップと、
前記第1の電極と前記第2の電極の間にトンネル障壁を配置するステップと、
前記第2の電極と前記トンネル障壁の間にフリー層を配置するステップと、
前記第1の電極と前記トンネル障壁の間にピン層を配置するステップと、
前記ピン層に結合された、ある反強磁性材料(AFM)層長さのAFM層を配置するステップと、
を含み、前記ピン層は前記フリー層の上部に配置され、前記ピン層が、前記フリー層のフリー層表面積よりも少なくとも10％大きなピン層表面積を有し、前記AFM層の表面積は前記ピン層表面積に比べて同じかより大きい、磁気トンネル接合(MTJ)を形成する方法。
【請求項２０】
前記第1の電極と前記トンネル障壁の間に前記ピン層を配置する前記ステップが、
反強磁性材料(AFM)層に結合された第1の強磁性層を配置するステップであって、前記結合が直接または間接的であり得るステップと、
結合層を介して前記第1の強磁性層に結合された第2の強磁性層を配置するステップであって、前記結合が直接または間接的であり得るステップと、
を含む、請求項19に記載の方法。
【請求項２１】
前記第2の電極と前記フリー層の間に第2のピン層を配置するステップをさらに含む、請求項19に記載の方法。
【請求項２２】
前記フリー層と前記第2の電極の間に第2のトンネル障壁を配置するステップをさらに含む、請求項19に記載の方法。
【請求項２３】
前記第2のトンネル障壁と前記第2の電極の間に第2のピン層を配置するステップをさらに含む、請求項22に記載の方法。
【請求項２４】
前記MTJを少なくとも1つの半導体ダイ中に集積するステップをさらに含む、請求項19に記載の方法。
【請求項２５】
ピン層とフリー層の間にトンネル障壁を設ける手段と、
前記ピン層に結合された、ある反強磁性材料(AFM)層長さのAFM層と、を含み、
前記ピン層は前記フリー層の上部に配置され、前記ピン層が、前記フリー層のフリー層表面積よりも少なくとも10％大きなピン層表面積を有し、前記AFM層の表面積は前記ピン層表面積に比べて同じかより大きい、磁気トンネル接合(MTJ)。
【請求項２６】
ピン層とフリー層の間にトンネル障壁を配置するステップと、
前記ピン層に結合された、ある反強磁性材料(AFM)層長さのAFM層を配置するステップと、を含み、
前記ピン層は前記フリー層の上部に配置され、前記ピン層が、前記フリー層のフリー層表面積よりも少なくとも10％大きなピン層表面積を有し、前記AFM層の表面積は前記ピン層表面積に比べて同じかより大きい、磁気トンネル接合(MTJ)を形成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願の技術は、一般的に、磁気トンネル接合(MTJ)、関連した方法、および磁気ランダムアクセスメモリ(MRAM)でのMTJの使用に関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリ(MRAM)は、不揮発性メモリであり、磁気トンネル接合(MTJ)をプログラミングすることによってデータが格納される。電力がオフになったときでもMTJを使用して情報を格納することができるので、MRAMは有利である。データは、電荷または電流としてではなく小さな磁気素子としてMTJ中に格納される。例示のMTJ10が図1に図示されている。固定層またはピン層14の上に配列されたフリー層12の2つの層の間の磁場配向に従って、データはMTJ10中に格納される。フリー層12およびピン層14は、強磁性材料から形成される。MTJ10は、従来の「ボトムスピンバルブ」構成で構成され、この構成では、ピン層14は、フリー層12の下に配列されている。フリー層12とピン層14は、トンネル接合または薄い非磁性誘電体層によって形成された障壁16によって隔てられている。MTJ10のヒステリシス・ループ18のために磁界Hが「0」のときでも、フリー層12およびピン層14は情報を格納することができる。MTJ10の端部に結合された2つの電極20、22の間にバイアス電圧が加えられると、電子はトンネル障壁16をトンネルすることができる。トンネル電流は、フリー層12とピン層14の相対的な配向に依存している。スピントルクトランスファー(STT)MTJを使用するとき、フリー層とピン層のスピン配列がPとAPの間で切り換えられるときのトンネル電流の差は、トンネル磁気抵抗比(TMR)として知られている。
【０００３】
フリー層12とピン層14の磁場配向が互いに反平行(AP)であるとき(図1にMTJ10’として示されている)、第1の記憶状態が存在する(例えば、論理「1」)。フリー層12とピン層14の磁場配向が互いに平行(P)であるとき(図1にMTJ10’’として示されている)、第2の記憶状態が存在する(例えば、論理「0」)。電流がMTJ10を流れるときの抵抗を感知することによって、フリー層12およびピン層14の磁場配向を感知して、MTJ10に格納されたデータを読み出すことができる。また、フリー強磁性層12の配向をピン層14に対してPかAPかのどちらかの磁場配向に変えるように磁界を加えることによって、MTJ10にデータを書き込みおよび格納することができる。フリー層12の磁場配向は変えることができるが、ピン層14の磁場配向は固定されている。
【０００４】
図2は、図1のMTJ10と同様な設計のSTTMTJ23(「MTJ23」と呼ばれる)を図示する。MTJ23は、MRAMビットセル24の一部として設けられて不揮発性データを格納する。MRAMビットセル24は、メモリアレイ中に設けられて、電子メモリを必要とする任意の型のシステム、例としてコンピュータ処理装置(CPU)またはプロセッサ・ベースのシステムなどの記憶貯蔵として使用されることがある。金属酸化物半導体(一般に、n型MOS、すなわちNMOS)のアクセストランジスタ26が、MTJ23の読出しおよび書込みを制御するために設けられる。アクセストランジスタ26のドレイン(D)は、ピン層14に結合されたMTJ23の下部電極22に結合されている。書込み線(VWL)が、アクセストランジスタ26のゲート(G)に結合されている。アクセストランジスタ26のソース(S)が電圧源(VS)に結合されている。ビット線(VBL)が、フリー層12に結合されたMTJ23の上部電極20に結合されている。
【０００５】
MTJ23に格納されたデータを読み出すとき、ビット線(VBL)が活性化されて、アクセストランジスタ26に電流が電極20、22の間でMTJ23を通って流れることができるようにする。ビット線(VBL)に加えられた電圧を測定電流で割ることによって測定されるような低抵抗は、フリー層12とピン層14の間のP配向に関連している。より高い抵抗は、フリー層12とピン層14の間のAP配向に関連している。MTJ23にデータを書き込むとき、書込み線(VWL)を活性化することによってアクセストランジスタ26のゲート(G)が活性化される。ビット線(VBL)とソース線(VS)の間の電圧差が、加えられる。その結果として、ドレイン(D)とソース(S)の間に書込み電流(I)が発生する。磁場配向がAPからPに変えられるべき場合には、上部電極20から下部電極22に流れる書込み電流(IAP-P)が発生し、この電流(IAP-P)が、フリー層12の磁場配向をピン層14に対してPに変えるようにフリー層12にスピントランスファートルク(STT)を誘起する。磁場配向がPからAPに変えられるべき場合には、下部電極22から上部電極20に流れる電流(IP-AP)が生成され、この電流(IP-AP)が、フリー層12の磁場配向をピン層14に対してAPに変えるようにフリー層12にSTTを誘起する。
【０００６】
図2に図示されているように、MRAMビットセル24中のMTJ23をP状態からAP状態(IP‐AP)へ切り換える回路よりもAP状態からP状態(IAP‐P)へ切り換える回路が、より多くの書込み電流(I)を供給することができる。これは、MRAMビットセル24中のアクセストランジスタ26のソース負荷によっている。アクセストランジスタ26のソース負荷には、MTJ23をP状態からAP状態へ切り換えるよりもAP状態からP状態へ切り換えるためにより多くの書込み電流(I)を供給する効果がある。しかし、MTJ23の固有磁気特性は、その反対を要求する。すなわち、図2に図示されるように、MTJ23がMRAMビットセル24で使用されるとき、MTJ23をAP状態からP状態へ切り換えるよりもP状態からAP状態へ切り換えるためにより多くの書込み電流(I)が必要とされる。このことは、図3にグラフ30で示されており、このグラフは、MTJ23の固有磁気特性を書込み電流(IC)の関数として図示している。そこに示されているように、MTJ23をP状態からAP状態へ切り換える(IC P-AP)ために必要とされる書込み電流(I)の量は、MTJ23をAP状態からP状態へ切り換える(IC AP-P)ために必要とされる書込み電流(I)の量よりも遥かに多い。これは、設計上の衝突である。一方で、MTJ23の固有磁気特性は、MTJ23をAP状態からP状態へ切り換えるよりもP状態からAP状態へ切り換えるためにより多くの書込み電流(I)を必要とする。しかし、MTJ23がMRAMビットセル24で使用されるとき、MTJ23をP状態からAP状態へ切り換える回路よりもAP状態からP状態へ切り換える回路が、より多くの書込み電流(I)を供給することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願公開第２００８／０１８０８５９号明細書
【特許文献２】米国特許出願公開第２００６／０１４１６４０号明細書
【特許文献３】米国特許出願公開第２００７／００６３２３６号明細書
【特許文献４】米国特許出願公開第２００５／０２７６０９９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以上のことをまとめると、この設計上の衝突の結果として、MTJ23の固有書込み電流特性は、MRAMビットセル24に使用されるときのMTJ23の書込み供給電流能力に合っていない。MRAMビットセル24で使用されるとき、MTJ23をP状態からAP状態へ切り換えるためにより多くの書込み電流が必要とされる。しかし、MRAMビットセル24は、MTJ23をAP状態からP状態へ切り換えるためにより多くの書込み電流を供給することができる。したがって、この設計上の衝突を解決するMTJ設計を提供する必要がある。MRAMを使用する回路および/または用途で、メモリ状態のより効率的な切換えが、結果として実現される可能性がある。
【課題を解決するための手段】
【０００９】
詳細な説明に開示される実施形態は、磁気トンネル接合(MTJ)およびこれを形成する方法を含む。MTJは、磁気ランダムアクセスメモリ(MRAM)ビットセルで使用されてデータの磁気記憶を行うことができる。MRAMビットセルは、MTJとアクセストランジスタで構成される。MTJは、第1の電極と第2の電極の間にトンネル障壁を備えるMTJ層構造で構成されている。フリー層が、第2の電極とトンネル障壁の間に配列されている。基準またはピン層が、第1の電極とトンネル障壁の間に配列されている。このMRAMビットセル構造の実現は、アクセストランジスタのドレインをMTJのフリー層に結合する。その結果として、MTJを平行(P)状態から反平行(AP)状態へ切り換えるMRAMビットセル書込み回路によって、より多くの書込み電流を供給または提供することができるようになる。このことは、ピン層の上にフリー層を配列しアクセストランジスタのドレインがピン層に結合されている従来のMTJ設計と反対であり、この従来設計では、MRAMビットセルは、MTJをP状態からAP状態へ切り換えるためにより少ない書込み電流を供給することができる。本明細書で提案されるように、アクセストランジスタのドレインがフリー層に結合されるようにMTJ中にピン層を配列することによって、MTJの固有書込み電流特性は、MRAMビットセル中で使用されるときのMTJの書込み供給電流能力に合わせられる。両方の場合に、MTJをAP状態からP状態へ切り換えるよりもP状態からAP状態へ切り換えるために、より多くの書込み電流が必要とされる。その結果として、MRAMビットセル中でMTJをP状態からAP状態へ切り換えるために、MRAMビットセルで使用される従来のMTJ設計よりも多くの電流が供給される可能性がある。
【００１０】
アクセストランジスタのドレインがフリー層に結合されるようにMTJ設計中でピン層およびフリー層を配列するときでも、ピン層の磁化は、定められた方向に固定されている。ピン層の磁化が失われると、MTJは、情報を保持または格納するために使用することができない。この点に関して、反強磁性材料(AFM)がAFM層を実現するために使用されることがある。AFM層は、ピン層の磁化を定められた方向にピン止めまたは固定する。AFM層は、一般にテクスチャ層でないピン層に直接または間接的に結合されている。したがって、AFM層は成長しないこともあり、またピン層の縁部を強くピン止めしないことがある。このことは、AFM層が、ピン層の下のテクスチャ層の最下部に堆積されている従来のMTJ構造と反対である。この点に関して、本明細書で開示されたMTJ実施形態は、フリー層のフリー層表面積よりも大きなピン層表面積を有するピン層を実現する。このことで、AFM層のより大きな表面積をピン層に結合することができるようになる。したがって、たとえピン層の縁部がAFM層によって強くピン止めされなくても、ピン層の十分な内部面積が、AFM層によって十分にピン止めされて、MTJ中の定められたフリー層サイズに対して磁化を保持し、十分な基準層としての役割を果たすことができる。フリー層のフリー層表面積よりも大きなピン層表面積を有するピン層が設けられなければ、AFM層によって強くピン止めされたピン層の表面積は、MTJが適切に機能するようにピン層が磁化を保持しおよび/または十分な基準層を実現するのに足りるほど、十分に大きくない可能性がある。
【図面の簡単な説明】
【００１１】
【図１】従来技術での磁気トンネル接合(MTJ)を示す図であり、平行(P)状態と反平行(AP)状態の両方が示されている。
【図２】従来技術で従来のMTJ設計を使用する例示のMRAMビットセルを示す図である。
【図３】図2のMTJの状態をPからAPへとAPからPへの両方へ切り換える書込み電流を示す例示のグラフである。
【図４ａ】フリー層の上に配列されたピン層を設ける例示のMTJ設計を使用する例示のMRAMビットセルを示す図である。
【図４ｂ】ピン層の上に配列されたフリー層を設ける例示のMTJ設計を使用する例示のMRAMビットセルを示す図である。
【図５ａ】図4aのMRAMビットセルで使用されることがあるMTJの一部の例示の断面を示す図である。
【図５ｂ】図4bのMRAMビットセルで使用されることがあるMTJの一部の例示の断面を示す図である。
【図６ａ】フリー層の上に配列されフリー層の長さよりも長い長さを有するピン層を持った、図4aのMRAMビットセルで使用されることがあるMTJの一部の例示の断面を示す図である。
【図６ｂ】フリー層の下に配列されフリー層の長さよりも長い長さを有するピン層を持った、図4bのMRAMビットセルで使用されることがあるMTJの一部の例示の断面を示す図である。
【図７】フリー層の上に配列されフリー層の長さよりも長い長さを有するピン層を持った、図4aまたは図4bのMRAMビットセルで使用されることがあるデュアルスピン構造MTJの一部の例示の断面を示す図である。
【図８】フリー層の上に配列されフリー層の長さよりも長い長さを有するピン層を持った、図4aまたは図4bのMRAMビットセルで使用されることがあるデュアルスピン構造MTJの一部の他の例示の断面を示す図である。
【発明を実施するための形態】
【００１２】
さて図面に関連して、本開示のいくつかの例示の実施形態が説明される。「例示」という用語は、本明細書では、「例、実例、または例証として役立つこと」を意味するように使用される。本明細書で「例示」として説明されるどの実施形態も、必ずしも他の実施形態よりも好ましいと、または有利であると解釈されるべきでない。
【００１３】
詳細な説明で開示される実施形態は、磁気トンネル接合(MTJ)およびこれを形成する方法を含む。MTJは、磁気ランダムアクセスメモリ(MRAM)ビットセルで使用されて、データの磁気記憶を実現することができる。MRAMビットセルは、MTJとアクセストランジスタで構成されている。MTJは、第1の電極と第2の電極の間にトンネル障壁を備えているMTJ層構造で構成されている。第2の電極とトンネル障壁の間にフリー層が配列されている。第1の電極とトンネル障壁の間に基準層またはピン層が配列されている。このMRAMビットセル構造の実現は、アクセストランジスタのドレインをMTJのフリー層と結合する。その結果として、MTJを平行(P)状態から反平行(AP)状態へ切り換えるために、MRAMビットセル書込み回路が、より多くの書込み電流を供給または提供することができる。このことは、ピン層の上にフリー層を配列しアクセストランジスタのドレインがピン層に結合されている従来のMTJ設計と反対であり、この従来設計では、MRAMビットセルがMTJをP状態からAP状態へ切り換えるためにより少ない書込み電流を供給することができる。本明細書で実現されるように、アクセストランジスタのドレインがフリー層に結合されるようにMTJ中でピン層を配列することによって、MTJの固有書込み電流特性は、MRAMビットセルで使用されるときのMTJの書込み供給電流能力に合わせられる。両方の場合に、MTJをAP状態からP状態へ切り換えるよりもP状態からAP状態へ切り換えるために、より多くの書込み電流が必要とされる。その結果として、MRAMビットセルで使用される従来のMTJ設計よりも多くの電流が、MRAMビットセルでMTJをP状態からAP状態へ切り換えるために供給される可能性がある。
【００１４】
この点に関して、図4aは、例示のMTJ42を含む例示のMRAMビットセル40を図示している。データをMTJ42に格納するために、MTJ42の向きは、アクセストランジスタのドレインが、ピン層46にではなく、MTJ42のフリー層44に結合されるようになっている。図4aのMTJ42は、フリー強磁性層44の上に配列されたピン層46を実現するように構成されている。これは、図2に図示されたMTJ23などの、フリー層がピン層の上に配列されている従来のMTJ設計と反対である。この向きの切換えは、MTJの書込み電流特性とこのMTJを使用するMRAMビットセルの書込み電流供給能力との間の上記の設計上の衝突に対処している。当業者は理解するであろうが、ピン層46は、また、フリー強磁性層44の下に配列されることがある。図4bは、そのような例示の実施形態を示している。
【００１５】
図4bは、例示のMTJ43を含む例示のMRAMビットセル49を図示している。図4bのMTJ43は、ピン層46の上に配列されたフリー強磁性層44を実現するように構成されている。ピン層46は、第1の電極48に結合されている。フリー層44は、第2の電極50に結合されている。ビット線(VBL)が第1の電極48に結合されている。アクセストランジスタ54のドレイン(D)は、第2の電極50に結合されている。アクセストランジスタ54のドレインに対するフリー層44のこの向きの切り替えは、MTJの書込み電流特性とこのMTJを使用するMRAMビットセルの書込み電流供給能力との間の上記の設計上の衝突に対処している。議論の目的のために図4aを参照するが、例示のMRAMビットセル49が使用可能であることを当業者は理解するであろう。
【００１６】
図2に図示されたMRAMビットセル24のようなピン層とは対照的に、図4aでは、この配列でピン層46の下にフリー層44を配列することによって、アクセストランジスタのドレインをMTJ42のフリー層44に結合することができるようにしている。その結果として、MTJ42をAP状態からP状態へ切り換えるよりもP状態からAP状態へ切り換えるためにより多くの書込み電流を供給することができる。したがって、MRAMビットセル40でMTJ42が使用されるとき、MTJ42の固有書込み電流特性は、MRAMビットセル40で使用されるときのMTJ42の書込み電流供給能力に適合し、または合わせられる。この適合性または整合が意味していることは、MTJ42の固有書込み電流特性が、MTJ42をAP状態からP状態へ切り換えるよりもP状態からAP状態へ切り換えるためにより多くの電流を必要とし、一方で、MRAMビットセル40で使用されるときのMTJ42の書込み電流供給能力がまた、MTJ42をAP状態からP状態へ切り換えるよりもP状態からAP状態へ切り換えるためにより多くの電流を供給することができることである。
【００１７】
図4aの例示のMRAMビットセル40に図示されるように、ピン層46は第1の電極48に結合されている。フリー層44は、第2の電極50に結合されている。ビット線(VBL)は、第1の電極48に結合されている。アクセストランジスタ54のドレイン(D)は、第2の電極50に結合されている。アクセストランジスタ44は、NMOSトランジスタとして示されている。しかし、任意の型のトランジスタが望み通りに使用可能である。書込み線(VWL)は、アクセストランジスタ54のゲート(G)に結合されている。アクセストランジスタ54のソース(S)は、電圧源(VS)に結合されている。ビット線(VBL)は、MTJ42の第1の電極48に結合されている。MTJ42に格納されたデータを読み出すとき、書込み線(VWL)が活性化されて、電流が第1と第2の電極48、50の間のMTJ42を通って流れることができるようにアクセストランジスタ54を活性化する。ビット線(VBL)に加えられた電圧を測定電流で割ることによって測定されるような低抵抗は、フリー層44とピン層46の間のP配向に関連している。より高い抵抗は、フリー層44とピン層46の間のAP配向に関連している。
【００１８】
MTJ42にデータを書き込むとき、最初に、フリー層44およびピン層46の現在の磁場配向が決定される。MTJ42に新しいデータを格納するために磁場配向を変える必要がある場合には、書込み線(VWL)に電圧を加えることによってアクセストランジスタ54のゲート(G)が活性化される。書込み電流がドレイン(D)とソース(S)の間に発生する。MTJ42の磁場配向をP状態からAP状態へ変えるべき場合には、フリー層44の磁場配向をピン層46に対してAPに変えるようにフリー層44にスピントランスファートルク(STT)を誘起するために、第1の電極48から第2の電極50に流れる電流(IP-AP)が生成される。MTJ42の磁場配向をAP状態からP状態へ変えるべき場合には、フリー層44の磁場配向をピン層46に対してPに変えるようにフリー層44にSTTを誘起するために、第2の電極50から第1の電極48に流れる電流(IAP-P)が生成される。
【００１９】
図5aは、図4aのMRAMビットセル40で使用されたMTJ42の例示の断面を図示している。MTJ42中の層は各々、「L1」として示された略同じ長さを有し、この長さL1は、例として、1.0ナノメートル(nm)から1.0マイクロメートル(μm)であることがある。そこでは、ピン層60は、図4aのMRAMビットセル40中の切換え電流の流れ方向を変えるために、フリー層44の上に配列されている。ピン層60は、合成反強磁性(SAF)ピン層構造58の一部として設けられることがある。このことは、以下でさらに述べられる。MTJ42は、多数の層を第2の電極50の上に堆積することによって形成される。MTJ42中の層は、スパッタリングまたはイオンビーム堆積によって形成されることがある。この実施形態では、最初に、フリー層44が第2の電極50の上に配置または堆積される。フリー層44は、ピン層60または58の磁気モーメントに対してPかAPかのどちらかの磁気モーメントを有している。フリー層44の磁気モーメントは、外部磁界に応答して変化することができ、トンネル電流したがってトンネル障壁52の抵抗を決定するのは、フリー層44とピン層60または58の間の、磁気モーメントの相対的な向きである。フリー層44は、適切な厚さで形成することができ、その厚さは、例として、略1nmから1μmであることがある。フリー層44は、望ましい任意の適切な強磁性材料から形成することができる。例には、コバルト(Co)‐鉄(Fe)‐ホウ素(B)(CoFeB)、CoFe、およびニッケル(Ni)‐鉄(Fe)(NiFe)がある。フリー層44はまた、複合強磁性層で構成されることもある。
【００２０】
次に、薄い誘電材料がフリー層44の上に配置または堆積されて、トンネル障壁52を形成し、これにピン層60または58が続いている。トンネル障壁52は、適切な厚さで形成することができ、その厚さは、例として、略1から20オングストロームであることがある。トンネル障壁52は、望ましい任意の適切な誘電材料から形成することができる。例には、酸化マグネシウム(MgO)、酸化アルミニウム(AlOx)、および酸化チタン(TiOx)がある。ピン層60は、結合層64によって隔てられた2つの強磁性層60、62で構成された合成反強磁性(SAF)ピン層構造58の一部として実現されることがある。結合層64は、非磁性または実質的に非磁性のベース材料から形成されて非磁性スペーサ層を形成することがあり、その例にはルテニウム(Ru)がある。強磁性層60、62は、鉄を含む合金で構成されることがある。ピン層60はまた、単一のピン強磁性層で構成されることもある。ピン層60は、任意の適切な強磁性材料から形成されることがあり、さらに任意の適切な厚さであることがあり、その厚さは、例として、略1から100オングストロームであることがある。
【００２１】
反強磁性材料(AFM)層66は、固定方向でピン層60に直接または間接的に結合されている。AFM層66は、ピン層60の上に配置または堆積されて、ピン層60の磁気モーメントを固定方向に保持または「ピン止め」することができる。AFM層66は、SAFピン層構造58の磁化をピン止めする。ピン層60または58は、定められた方向に磁化された隣接するAFM層66と交換結合することによって、その定められた方向にピン止めされる。AFM層66は、適切な厚さで形成することができ、その厚さは、例として、略10から10000オングストロームであることがある。AFM層66は、望ましい任意の適切な反強磁性材料から形成することができる。例には、白金‐マンガン(PtMn)、およびイリジウム‐マンガン(IrMn)がある。
【００２２】
図5bは、図4bのMRAMビットセル49で使用されたMTJ43の例示の断面を図示している。MTJ43中の層は各々、「L1」として示された略同じ長さを有し、この長さL1は、例として、1.0ナノメートル(nm)から1.0マイクロメートル(μm)であることがある。そこでは、ピン層60は、図4bのMRAMビットセル49中の切換え電流の流れ方向を変えるために、フリー層44の下に配列されている。MTJ43は、第1の電極48の上に多数の層を堆積することによって形成される。MTJ43中の層は、スパッタリングまたはイオンビーム堆積によって形成されることがある。
【００２３】
図5bにおいて、反強磁性材料(AFM)層66は、第1の電極48の上に配置または堆積されることによって第1の電極48に結合されて、ピン層60の磁気モーメントを固定方向に保持または「ピン止め」している。結合は、直接または間接的であることがある。AFM層66は、適切な厚さで形成することができ、その厚さは、例として、略10から10000オングストロームであることがある。AFM層66は、望ましい任意の適切な反強磁性材料から形成することができる。例には、白金‐マンガン(PtMn)、およびイリジウム‐マンガン(IrMn)がある。ピン層60は、合成反強磁性(SAF)ピン層構造58の一部としてAFM66の上に配置または堆積されることがある。AFM層66は、SAFピン層構造58の磁化をピン止めする。次に、薄い誘電材料がピン層60の上に配置または堆積されて、トンネル障壁52を形成し、これにフリー層44が続いている。トンネル障壁52は、適切な厚さで形成することができ、その厚さは、例として、略1から20オングストロームであることがある。トンネル障壁52は、望ましい任意の適切な誘電材料から形成することができる。例には、酸化マグネシウム(MgO)、酸化アルミニウム(AlOx)、および酸化チタン(TiOx)がある。強磁性層60、62は、鉄を含む合金で構成されることがある。ピン層60はまた、単一のピン強磁性層で構成されることがある。ピン層60は、任意の適切な強磁性材料から形成されることがあり、さらに任意の適切な厚さであることがあり、その厚さは、例として、略1から100オングストロームであることがある。
【００２４】
この実施形態では、フリー層44は、トンネル障壁52の上に、且つ第2の電極50の下に配置または堆積されている。フリー層44は、ピン層60または58の磁気モーメントに対してPかAPかのどちらかの磁気モーメントを有している。フリー層44の磁気モーメントは、外部磁界に応答して変化することができ、トンネル電流したがってトンネル障壁52の抵抗を決定するのは、フリー層44とピン層60または58の間の磁気モーメントの相対的な向きである。フリー層44は、適切な厚さで形成することができ、その厚さは、例として、略1nmから1μmであることがある。フリー層44は、望ましい任意の適切な強磁性材料から形成することができる。例には、コバルト(Co)‐鉄(Fe)‐ホウ素(B)(CoFeB)、CoFe、およびニッケル(Ni)‐鉄 (NiFe)がある。フリー層44はまた、複合強磁性層で構成されることもある。
【００２５】
図4aおよび4bに図示された例示の実施形態で前に述べられたように、フリー層44は、アクセストランジスタ54のドレインに結合されている。これが、図4aおよび4bのMRAMビットセル40および49の中の切換え電流の流れ方向を変える。したがって、MRAMビットセル40および49は、MTJ42および43をP状態からAP状態へそれぞれ切り換えるためにより多くの書込み電流を供給することができ、このPからAPへの切換えはまた、より多くの書込み電流を必要とする。しかし、図5aにおいて、AFM層66はSAFピン層構造58の磁化を十分にピン止めしないことがあり、SAFピン層構造58が、特にMTJ縁部で、磁化を失い得る。その理由は、AFM層66が、一般にテクスチャ層でないSAFピン層構造58の上に配置または堆積されているからである。したがって、AFM層66は、従来のMTJ構造中に実現できるほど十分に成長させることができない。従来のMTJ構造では、ピン層がフリー層の下に配列されているために、AFM層は、ピン層の下のテクスチャシード層の下部に堆積される。したがって、例えば、図5aのMTJ42では、AFM層66は、SAFピン層構造58の縁部を強くピン止めしないことがある。SAFピン層構造58が強くピン止めされていない場合、これは、動作マージン喪失さらには磁化喪失、また結果として、MTJ42に格納されたデータの破損をもたらすことがあり得る。
【００２６】
この問題に対処するために、図6aは、MTJ設計の例示の代替え実施形態およびこれを形成する方法を図示している。MTJ70は、示されるように、半導体ダイの一部として実現される。ピン層72の磁化を固定方向に固定またはピン止めするために、反強磁性材料(AFM)が使用されて、図5aのMTJ42と同様なAFM層78を実現する。しかし、MTJ70は、フリー層76のフリー層表面積よりも大きなピン層表面積を有するピン層72を備えている。この実施形態では、例として、ピン層72は、ピン層72の断面の表面積がフリー層76の断面の表面積よりも大きいように、フリー層76の長さよりも長いピン層長さを有している。フリー層76のフリー層表面積よりも大きなピン層表面積を有するピン層72を設けることによって、AFM層78のより大きな表面積をピン層72の上に配置し、堆積し、または成長することができるようになる。したがって、ピン層72の縁部がたとえAFM層78によって強くピン止めされなくても、ピン層72の十分な内部面積は、AFM層78によって十分にピン止めされて、MTJ70中の定められたフリー層76のサイズに対して磁化を保持し、および／または基準層として十分に役割を果たすことができる。ピン層72がフリー層76のフリー層表面積よりも大きなピン層表面積を有しない場合には、AFM層78によって強くピン止めされたピン層72の表面積は、それの磁化を保持するのに足りるほど、またはMTJ70のために十分な基準層を実現するのに足りるほど、十分に大きくないことがある。
【００２７】
ピン層表面積がフリー層表面積よりも大きいことは、どんな特定の形状または物理的設計にも限定されない。例えば、ピン層の長さおよび/または幅寸法は、フリー層よりも大きな表面積を有するピン層を実現するように、フリー層の長さおよび/または幅寸法よりも大きいことがある。他の例として、ピン層および/またはフリー層の断面の構造が円形または楕円形である場合には、これらの寸法は直径または半径、外周、あるいは両方を含むことができる。楕円は、2つの半径を有し、どちらか一方または両方が、フリー層よりもピン層で大きくてもよい。ピン層および/またはフリー層の断面の構造が多角形である場合には、寸法は、辺の長さ、辺間の角度、高さ、および/または幅、あるいはこれらの任意の組合せを含むことができる。さらに、ピン層および/またはフリー層の断面の構造が違っている場合には、ピン層の表面積がフリー層の表面積よりも大きい限り、寸法はどんなやり方で与えられてもよい。ピン層の断面が楕円形でフリー層の断面が多角形である場合や、その逆である場合は、そのようなものの例である。対応する寸法には、例として、長さに対して直径、長さに対して半径、幅に対して直径、および幅に対して半径があるかもしれない。
【００２８】
図6aのMTJ70に図示されるように、ピン層72およびフリー層76の断面は長方形である。ピン層72は、「L2」と示された第1の長さ(以下、「ピン層長さ」)で実現されている。フリー層76は、「L3」と示された第2の長さ(以下、「フリー層長さ」)で実現されている。ピン層長さL2は、フリー層長さL3の長さよりも大きい。このことが、この実施形態で、ピン層72の表面積がフリー層76の表面積よりも大きいことを実現している。ピン層長さは、望ましい任意の長さであってもよい。例えば、ピン層長さは、フリー層長さよりも少なくとも10パーセント(10%)長いことがある。1つの例示の実施形態は、フリー層長さよりも略110パーセント(110%)から300パーセント(300%)長いピン層長さを実現する。
【００２９】
変形物が実現可能である。例えば、図6aのMTJ70では、第2の電極82および/またはトンネル障壁74の長さおよび/または幅は、フリー層と同じまたは実質的に同じ長さおよび/または幅でMTJ70中に配置または堆積されることがあり、あるいは、それらは、異なる長さおよび/または幅でMTJ70中に配置または堆積されることがある。また、例として、AFM層78の上に配置された第1の電極83の長さは、ピン層72がフリー層76のフリー層表面積よりも大きなピン層表面積を有している限り、AFM層78、ピン層72、またはフリー層76の長さおよび/または幅に比べて同じ、より長い、またはより短い長さおよび/または幅であってもよい。例えば、図6aに「W2」と示されたピン層72の幅(以下で、「ピン層幅」)は、図6aに「W3」と示されたフリー層76の幅(以下で、「フリー層幅」)よりも大きいことがある。例として、ピン層幅W2は120nmであることがあり、フリー層幅W3は100nmであることがある。代わりに、ピン層幅とフリー層幅は同じまたは実質的に同じであることがある。大抵の設計は、配置または堆積技術の制限のために、フリー層幅と同じまたは実質的に同じであるピン層幅かフリー層幅よりも大きなピン層幅かのどちらかを有するピン層を設けるだろうが、ピン層幅はまた、フリー層幅よりも小さくてもよい。
【００３０】
当業者は理解することであろうが、図5bのSAFピン層58のピン止めはまた、上で述べられた同様な方法で強められることがある。図6bは、MTJ構造79の実施形態を図示し、ピン層72はフリー層76の表面積よりも大きな表面積を有している。フリー層76のフリー層表面積よりも大きなピン層表面積を有するピン層72を設けることによって、上で述べられた理由のためにピンSAF層72のピン止めの強化が可能になる。ピン層表面積がフリー層表面積よりも大きいことは、どんな特定の形状または物理的設計にも限定されない。
【００３１】
図7および8は、図4aのMRAMビットセル40および図4bのMRAMビットセル49などでも使用可能なMTJ構造の代替え実施形態を図示している。これらのMTJ構造は、2つのピン層が使用されるデュアルスピン構造を使用している。デュアルスピンMTJ構造は、切換えが2つのピン層の2つのスピントルクの影響を受ける1つのフリー層を備えている。上で提供されたMTJの前の例は、ただ1つのピン層が使用される単一スピン構造であった。デュアルスピンMTJ構造は、一般に、単一スピンMTJ構造に一般に要求される書込み電流よりも少ない書込み電流でフリー層磁化を切換えることを可能にする。図7および8に図示されたデュアルスピンMTJ構造の各々では、各構造は、フリー層の表面積よりも大きなピン層表面積を有する少なくとも1つのピン層を含んでおり、AFM層が確実にピン層をピン止めするための表面積を実現している。図6aおよび6bの単一スピンMTJ70に実現され、上で述べられた全ての実現可能なことはまた、図7および8のデュアルスピンMTJ構造でも可能である。しかし、この議論の目的にために、図4aおよび6aの構成が図7および8で述べられる実施形態の構成例として使用される。当業者は理解することであるが、図4bおよび6bもまた、図7および8で説明された実施形態の構成例として使用可能である。
【００３２】
図7に注意を向けると、第1のデュアルスピンMTJ84が図示されている。フリー層86およびトンネル障壁88は、上部および下部ピン層90、92に囲まれている。下部ピン層92は、AFM層94、例としてPtMn、の上に配置または堆積されている。AFM層94は、第2の電極98の上に配置または堆積されている。フリー層86は、下部ピン層92の上に配置または堆積された非磁性スペーサ層99、例としてRu、の上に配置または堆積されている。下部ピン層92は、SAFピン層構造の形で設けることができる。上部ピン層90は、SAFピン層構造の形で設けられている。AFM層100は、SAFピン層構造90の上に配置または堆積されて、SAFピン層構造90の磁化を定められた方向にピン止めする。SAFピン層構造90のピン層長さ(「L4」とラベル表示される)は、フリー層86のフリー層長さ(「L5」とラベル表示される)よりも長い。このことが、この実施形態で、フリー層86の表面積よりも大きなSAFピン層構造90の表面積を実現している。SAFピン層構造90のピン層長さは、望ましい任意の寸法であってもよく、フリー層86の表面積よりも大きな表面積を持つことができる。1つの例示の実施形態は、フリー層長さよりも略110パーセント(110%)から300パーセント(300%)長いSAFピン層構造90のピン層長さを実現する。上部ピン層90はまた、単一ピン層構造の形で実現されてもよい。
【００３３】
再び、変形物が実現可能である。例えば、第2の電極98、AFM層94、下部ピン層92、非磁性スペーサ層99、および/またはトンネル障壁88のどれの長さおよび/または幅でも、フリー層長さと同じまたは実質的に同じ長さおよび/または幅でMTJ84中に配置または堆積されることがあり、またはそれらは、異なる長さおよび/または幅でMTJ84中に配置または堆積されることがある。また、例として、AFM層100の上に配置された第1の電極101の長さは、AFM層100、SAFピン層構造90、またはフリー層86の長さおよび/または幅に比べて同じ、より長い、またはより短い長さおよび/または幅であることがある。例えば、図7に「W4」と示されたSAFピン層構造90のピン層幅は、図7に「W5」と示されたフリー層86のフリー層幅よりも大きいことがある。例として、ピン層幅W4は120nmであることがあり、フリー層幅W5は100nmであることがある。代わりに、ピン層幅とフリー層幅が同じまたは実質的に同じ幅であることがある。大抵の設計は、配置または堆積技術の制限のために、SAFピン層構造90およびフリー層86に同じまたは実質的に同じピン層幅を設けるか、フリー層幅よりも大きなピン層幅でSAFピン層構造90を設けるかのどちらかであろうが、SAFピン層構造90のピン層幅はまた、フリー層幅よりも小さくてもよい。必要とされることは、ピン層がフリー層のフリー層表面積よりも大きなピン層表面積を有することだけである。
【００３４】
図8は、代替えのデュアルスピンMTJ102を図示する。このMTJ102では、第1および第2のトンネル障壁104、106が設けられている。フリー層108は、第1および第2のトンネル障壁104、106に直接囲まれている。第1および第2のトンネル障壁104、106は、上部および下部ピン層110、112にそれぞれ直接囲まれている。下部ピン層112は、図7のMTJ設計と同様にAFM層114の上に配置または堆積されている。AFM層114は、第2の電極118の上に配置または堆積されている。上部および下部ピン層110、112は、SAFピン層構造か単一ピン層構造かのどちらかの形で実現することができる。AFM層120は、SAFピン層構造110の上に配置または堆積されて、SAFピン層構造110の磁化を定められた方向にピン止めする。SAFピン層構造110のピン層長さ(「L6」とラベル表示される)は、フリー層108の長さ(「L7」とラベル表示される)よりも、長さが長い。このことが、この実施形態で、SAFピン層構造110の表面積がフリー層108の表面積よりも大きいことを実現している。SAFピン層構造110のピン層長さは、望ましい任意の長さであってもよく、限定でなくフリー層長さよりも長くてもよい。しかし、1つの例示の実施形態は、フリー層長さよりも略110パーセント(110%)から300パーセント(300%)長いSAFピン層構造110のピン層長さを実現する。
【００３５】
再び、変形物が実現可能である。例えば、第2の電極118、AFM層114、下部ピン層112、および第1および第2のトンネル障壁104、106のうちのどれの長さおよび/または幅でも、フリー層と同じまたは実質的に同じ長さおよび/または幅でMTJ102中に配置または堆積されることがあり、あるいはそれらは、異なる長さおよび/または幅でMTJ102中に配置または堆積されることがある。また、例として、AFM層120の上に配置された第1の電極121の長さは、AFM層120、SAFピン層構造110、またはフリー層108の長さおよび/または幅に比べて同じ、より長い、またはより短い長さおよび/または幅であることがある。さらに、図8に「W6」と示された、SAFピン層構造110のピン層幅は、図8に「W7」と示された、フリー層108のフリー層幅よりも大きいことがある。例として、幅W6は120nmであることがあり、幅W7は100nmであることがある。代わりに、これらの幅は、同じまたは実質的に同じであることがある。大抵の設計は、堆積技術の制限のために、SAFピン層構造110とフリー層108の間に同じ幅を設けるか、フリー層108の幅よりも大きな幅を有するSAFピン層構造110を設けるかのどちららかだろうが、SAFピン層構造110の幅はまた、フリー層108の幅よりも小さくてもよい。必要とされることは、ピン層がフリー層のフリー層表面積よりも大きなピン層表面積を有することだけである。
【００３６】
上のMTJ構造に対して様々な修正物が作られる可能性がある。MTJ構造は、垂直(図示されるように)、水平、または傾斜などの任意の向きまたは軸で実現可能である。さらに、MTJ層の断面は、長方形、他の多角形、または楕円形などの望ましい任意の形で実現可能である。ピン層およびフリー層を含めてMTJ層は、同じ寸法か異なる寸法を有する異なる形または構造であることがある。使用される様々な層の組成およびエッチングに依存して、ある層を配置または堆積する順序を変えることができる。長さおよび/または幅寸法を有するMTJ構造では、MTJ構造中に設けられた層の長さおよび/または幅寸法は、ピン層がフリー層のフリー層表面積よりも大きなピン層表面積を有する限り、望ましい任意の長さおよび/または幅で、かつ他の層に対して任意の長さおよび/または幅の比であってもよい。また、上の実施形態において、層の順序およびそれらの層を形成する材料は単に例示に過ぎないことは、認められるであろう。その上、図示の実施形態では、支持構造は一般に丸いものまたは丸みのある角を有するものとして表わされているが、代替え実施形態では、支持構造は異なる形を有することがある。さらに、いくつかの実施形態では、MTJデバイスの部分を形成するために、または基板上に他の構造を形成するために、他の層(示されない)が配置または堆積され、処理されることがある。他の実施形態では、当業者に知られているように、これらの層は、代替えの堆積、パターニング、および材料のエッチング並びに処理を使用して形成されることがあり、異なる順序で配置または堆積されることがあり、または異なる材料で構成されることがある。
【００３７】
さらに、MTJは、データを格納するために任意の電子デバイス中に設けられることがある。MTJデバイスは、データを格納するようにMRAMビットセルおよび/またはMRAMビットセル回路中に設けられることがあり、そのようなデータをMTJに格納し、MTJから読み出し、および/またはMTJに書き込むことができる。本明細書に開示された実施形態に従ったMTJは、半導体ダイ中および/または電子デバイスなどの任意の他のデバイス中に含められ、または集積されることがある。そのようなデバイスの例には、限定でなく、セットトップボックス、娯楽端末、ナビゲーションデバイス、通信デバイス、携帯型情報端末(PDA)、固定型ロケーションデータユニット、モバイルロケーションデータユニット、携帯電話、セルラー方式携帯電話、コンピュータ、携帯用コンピュータ、デスクトップ型コンピュータ、モニタ、コンピュータ用モニタ、テレビジョン、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、ディジタル音楽プレーヤ、携帯用音楽プレーヤ、ビデオプレーヤ、ディジタルビデオプレーヤ、ディジタルビデオディスク(DVD)プレーヤ、および携帯用ディジタルビデオプレーヤがある。
【００３８】
本明細書の例示の実施形態のどれで説明された動作ステップも、例を提供し議論を行うために説明されていることにも注意すべきである。説明された動作は、例示されたシーケンス以外に多くの異なるシーケンスで行われることがある。さらに、単一動作ステップの中で説明された動作が、実際には、いくつかの異なるステップの中で行われることがある。その上、例示の実施形態で述べられた1つまたは複数の動作ステップが組み合わせられることがある。理解すべきことは、流れ図中に図示された動作ステップは、当業者には容易に明らかになるような数多くの異なる修正を受ける可能性があることである。また、当業者は理解するだろうが、情報および信号は、種々の異なる技術および技法の何れかを使用して表現することができる。例えば、上の説明全体を通して参照されることがあるデータ、命令、指令、情報、信号、ビット、記号、およびチップは、電圧、電流、電磁波、磁場または磁粉、光場または光学粒子、またはこれらの任意の組合せによって表わされることがある。
【００３９】
本開示についての前の説明は、すべての当業者が本開示を作りまたは使用することができるようにするために提供されている。本開示の様々な修正が当業者には容易に明らかになり、本明細書で定義された一般的な原理は、本開示の精神または範囲から逸脱することなく他の変形物に応用される可能性がある。したがって、本開示は、本明細書で説明された例および設計に限定される意図でなく、本明細書で開示された原理および新規な特徴に、一貫性のある最も広い範囲が与えられるべきである。
【符号の説明】
【００４０】
40、49  MRAMビットセル
42、43  磁気トンネル接合(MTJ)
44、76、86、108  フリー層(フリー強磁性層)
46、72  ピン層
48、83、101、121  第1の電極
50、82、98、118  第2の電極
52、74、88、104、106  トンネル障壁
54  アクセストランジスタ
58  合成反強磁性ピン層構造(SAFピン層構造)
60  ピン層(強磁性層)
62  強磁性層
64  結合層
66、78、94、100、114、120  反強磁性層(AFM層)
70  単一スピンMTJ構造
79  MTJ構造
84、102  デュアルスピンMTJ構造
90、110  上部ピン層(SAFピン層構造)
92、112  下部ピン層
99  非磁性スペーサ層
VBL  ビット線
VWL  書込み線
VS  電圧源
IP‐AP  第1の電極から第2の電極に流れる電流
IAP‐P  第2の電極から第1の電極に流れる電流
L2、L4、L6  ピン層長さ
L3、L5、L7  フリー層長さ
W2、W4、W6  ピン層幅
W3、W5、W7  フリー層幅
【図１】
0005584754.tif 000002
【図２】
0005584754.tif 000003
【図３】
0005584754.tif 000004
【図４ａ】
0005584754.tif 000005
【図４ｂ】
0005584754.tif 000006
【図５ａ】
0005584754.tif 000007
【図５ｂ】
0005584754.tif 000008
【図６ａ】
0005584754.tif 000009
【図６ｂ】
0005584754.tif 000010
【図７】
0005584754.tif 000011
【図８】
0005584754.tif 000012