(57)【特許請求の範囲】
【請求項１】
液晶性有機半導体材料を配向させる配向層上にソース電極およびドレイン電極を形成するソース電極およびドレイン電極形成工程と、
前記ソース電極および前記ドレイン電極を覆うように前記配向層上に、液晶性有機半導体材料を有する有機半導体層を形成する有機半導体層形成工程と、
前記有機半導体層上の一部であり、且つ、少なくとも前記ソース電極および前記ドレイン電極間のチャネル領域上に、誘電体層を形成する誘電体層形成工程と、
表面の一部に前記誘電体層が形成された前記有機半導体層を前記液晶性有機半導体材料の液晶相温度でアニール処理し、前記配向層上の前記誘電体層が形成されていない領域上に、前記有機半導体層に含まれる前記液晶性有機半導体材料の凝集物を形成し、前記有機半導体層をパターニングするアニール処理工程と、
を有することを特徴とする有機半導体素子の製造方法。
【請求項２】
前記ソース電極およびドレイン電極形成工程の前に、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、前記電極積層体の前記ゲート絶縁層上に前記配向層を形成する配向層形成工程を有することを特徴とする請求項１に記載の有機半導体素子の製造方法。
【請求項３】
前記配向層が、前記液晶性有機半導体材料を垂直配向させることができるものであることを特徴とする請求項１または請求項２に記載の有機半導体素子の製造方法。
【請求項４】
液晶性有機半導体材料を配向させる配向層と、
前記配向層上に形成されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極を覆うように前記配向層上に形成され、液晶性有機半導体材料を有する有機半導体層と、
前記有機半導体層上の少なくとも前記ソース電極および前記ドレイン電極間のチャネル領域上に形成された誘電体層と、
を有し、
前記配向層上の前記誘電体層が形成されていない誘電体層非形成領域上に、前記液晶性有機半導体材料の凝集物が形成されていることを特徴とする有機半導体素子。
【請求項５】
前記配向層が、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁層とを有する電極積層体の前記ゲート絶縁層上に形成されていることを特徴とする請求項４に記載の有機半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に有機トランジスタが形成された有機半導体素子およびその製造方法に関するものである。
【背景技術】
【０００２】
ＴＦＴに代表される半導体トランジスタは、近年、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。このような半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。
【０００３】
従来、上記半導体トランジスタに用いられる半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）やインジウムガリウム砒素（ＩｎＧａＡｓ）などの無機半導体材料が用いられてきた。近年、普及が拡大している液晶表示装置のディスプレイ用ＴＦＴアレイ基板にもこのような無機半導体材料を用いた半導体トランジスタが用いられている。
【０００４】
一方、上記半導体材料としては、有機化合物からなる有機半導体材料も知られている。有機半導体材料は、プロセス温度が低いため、フレキシブルなプラスチック基板上に形成できる。このため、機械的衝撃に対して安定であり、軽くできるという利点を有している。また、印刷法等の塗布プロセスで作製できることから、上記無機半導体材料に比べて低コストで大面積かつ大量生産の可能性がある。したがって、このような有機半導体材料を対象として、電子ペーパーに代表されるフレキシブルディスプレイ等の次世代ディスプレイ装置への応用や、印刷ＲＦＩＤタグなどを想定した研究が活発に行われている。
【０００５】
有機半導体材料が用いられた有機トランジスタを製造する際には、通常、有機半導体層をパターニングする必要がある。有機半導体層のパターニング手法として、インクジェット法等が報告されているが、基板に親疎水パターンを形成する、または隔壁を形成する等の工程が必要である。しかし、これらの工程を経ることで、有機半導体層の移動度が低下するという問題がある。
【０００６】
一方で、全面に有機半導体層を形成した後、保護層を形成し、保護層をマスクとして保護されていない部分を非活性化する試みや、有機半導体層の一部を除去する試みもなされている（例えば、特許文献１〜４参照）。非活性化する手法としては、プラズマ処理、酸化剤の使用等が検討されており、除去する手法としては、レーザー照射等が検討されている。
【０００７】
しかしながら、これらの方法においては、有機半導体素子を製造する際に、有機半導体層の非活性化または除去により有機半導体層をパターニングするため、工程が煩雑でコストが高くなってしまう。
【０００８】
また一方、液晶性有機半導体材料を用い、親疎水パターンまたは転写法等により有機半導体層をパターニングする手法が知られている（例えば、特許文献５、６参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】国際公開第２００６／０４８０９２号パンフレット
【特許文献２】国際公開第２００８／１３１８３６号パンフレット
【特許文献３】特開２００８−２７７３８１号公報
【特許文献４】特開２００８−２７０４９４号公報
【特許文献５】特開２００５−２９４５３０号公報
【特許文献６】特開２００９−２００４７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上記実情に鑑みてなされたものであり、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングした有機半導体素子を得ることができる有機半導体素子の製造方法を提供することを主目的とするものである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明は、液晶性有機半導体材料を配向させる配向層上に、ソース電極およびドレイン電極を形成するソース電極およびドレイン電極形成工程と、上記ソース電極および上記ドレイン電極を覆うように上記配向層上に、液晶性有機半導体材料を有する有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、誘電体層を形成する誘電体層形成工程と、上記誘電体層が形成された上記有機半導体層を上記液晶性有機半導体材料の液晶相温度でアニール処理するアニール処理工程と、を有することを特徴とする有機半導体素子の製造方法を提供する。
【００１２】
本発明によれば、上記アニール処理工程を有することにより、配向層上の誘電体層非形成領域上では、液晶性有機半導体材料の凝集物が形成され、有機半導体層を有さないのに対して、配向層上の誘電体層形成領域上では、液晶性有機半導体材料の凝集物が形成されず、有機半導体層を有することで、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができる。また、液晶相温度でアニール処理を行うため、有機半導体層における液晶性有機半導体材料の配向処理も同時に行うことができる。
【００１３】
上記発明においては、上記ソース電極およびドレイン電極形成工程の前に、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、上記電極積層体の上記ゲート絶縁層上に上記配向層を形成する配向層形成工程を有していてもよい。このような配向層形成工程を有することにより、ボトムゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
【００１４】
上記発明においては、上記配向層が、上記液晶性有機半導体材料を垂直配向させることができるものであることが好ましい。配向層がこのような垂直配向性を有することにより、配向層上に形成された有機半導体層において、液晶性有機半導体材料を垂直配向させることが可能になる。これにより、有機半導体層の面内方向における電荷の移動度を向上させることができるようになるため、本発明によりトランジスタ特性が優れた有機半導体素子を製造することが可能になるからである。
【００１５】
また、本発明は、液晶性有機半導体材料を配向させる配向層と、上記配向層上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極を覆うように上記配向層上に形成され、液晶性有機半導体材料を有する有機半導体層と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に形成された誘電体層と、を有し、上記配向層上の上記誘電体層が形成されていない誘電体層非形成領域上に、上記液晶性有機半導体材料の凝集物が形成されていることを特徴とする有機半導体素子を提供する。
【００１６】
本発明によれば、配向層上の誘電体層非形成領域上では、液晶性有機半導体材料の凝集物が形成されており、有機半導体層を有していないのに対して、配向層上の誘電体層形成領域上では、液晶性有機半導体材料の凝集物が形成されておらず、有機半導体層を有していることから、有機半導体層上に誘電体層が形成されているか否かに応じて、有機半導体層が良好にパターニングされた有機半導体素子とすることができる。また、液晶性有機半導体材料を配向させる配向層上に形成された有機半導体層中において、液晶性有機半導体材料を配向させることができ、有機半導体層の移動度を向上させることができる。したがって、トランジスタ特性に優れた有機半導体素子とすることができる。
【００１７】
上記発明においては、上記配向層が、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体の上記ゲート絶縁層上に形成されていてもよい。本発明の有機半導体素子がこのような構成を有することで、ボトムゲート・ボトムコンタクト型の有機半導体素子とすることができる。
【発明の効果】
【００１８】
本発明は、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングした有機半導体素子を得ることができるという効果を奏する。
【図面の簡単な説明】
【００１９】
【図１】本発明の有機半導体素子の製造方法の一例を示す工程図である。
【図２】本発明の有機半導体素子の製造方法の他の例を示す工程図である。
【図３】本発明の有機半導体素子の一例を示す概略断面図である。
【図４】本発明の有機半導体素子の他の例を示す概略断面図である。
【図５】本発明の有機半導体素子の他の例を示す概略断面図である。
【図６】本発明の有機半導体素子の他の例を示す概略断面図である。
【図７】本発明の有機半導体素子の他の例を示す概略断面図である。
【図８】実施例１において作製された有機半導体素子の観察結果を示すグラフである。
【図９】実施例１において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。
【図１０】比較例１において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。
【図１１】実施例２において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。
【図１２】比較例２において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。
【発明を実施するための形態】
【００２０】
以下、本発明の有機半導体素子の製造方法および有機半導体素子について詳細に説明する。
【００２１】
Ａ．有機半導体素子の製造方法
まず、本発明の有機半導体素子の製造方法について説明する。本発明の有機半導体素子の製造方法は、液晶性有機半導体材料を配向させる配向層上に、ソース電極およびドレイン電極を形成するソース電極およびドレイン電極形成工程と、上記ソース電極および上記ドレイン電極を覆うように上記配向層上に、液晶性有機半導体材料を有する有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、誘電体層を形成する誘電体層形成工程と、上記誘電体層が形成された上記有機半導体層を上記液晶性有機半導体材料の液晶相温度でアニール処理するアニール処理工程と、を有することを特徴とするものである。
【００２２】
このような本発明の有機半導体素子の製造方法について、図面を参照しながら説明する。図１は、本発明の有機半導体素子の製造方法の一例を示す工程図である。図１に例示するように、本発明の有機半導体素子の製造方法は、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４を用い（図１（ａ））、電極積層体１４のゲート絶縁層１３上に、液晶性有機半導体材料を配向させる配向層１を形成する配向層形成工程（図１（ｂ））と、配向層１上にソース電極２およびドレイン電極３を形成するソース電極およびドレイン電極形成工程（図１（ｃ））と、ソース電極２およびドレイン電極３を覆うように配向層１上に、液晶性有機半導体材料を有する有機半導体層４を形成する有機半導体層形成工程（図１（ｄ））と、有機半導体層４上の少なくともソース電極２およびドレイン電極３間のチャネル領域Ｃ上に、誘電体層５を形成する誘電体層形成工程（図１（ｅ））と、誘電体層５が形成された有機半導体層４を液晶性有機半導体材料の液晶相温度でアニール処理するアニール処理工程（図示なし）と、を有することにより、有機半導体素子１０を製造するものである（図１（ｆ））。また、図１（ｆ）に例示するように、本発明の有機半導体素子の製造方法により製造される有機半導体素子１０においては、配向層１上の誘電体層５が形成されていない誘電体層非形成領域Ｘ上に、液晶性有機半導体材料の凝集物６が形成されている。
【００２３】
本発明によれば、上記アニール処理工程を行うことにより、配向層上の誘電体層非形成領域上では、液晶性有機半導体材料の凝集物が形成され、有機半導体層を有さないのに対して、配向層上の誘電体層形成領域上では、液晶性有機半導体材料の凝集物が形成されず、有機半導体層を有することで、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができる。また、液晶相温度でアニール処理を行うため、有機半導体層における液晶性有機半導体材料の配向処理も同時に行うことができる。
【００２４】
本発明の有機半導体素子の製造方法は、少なくとも、ソース電極およびドレイン電極形成工程と、有機半導体層形成工程と、誘電体層形成工程と、アニール処理工程とを有するものであり、必要に応じて他の任意の工程を有していてもよいものである。
以下、本発明の有機半導体素子の製造方法における各工程について説明する。
【００２５】
１．ソース電極およびドレイン電極形成工程
まず、本発明におけるソース電極およびドレイン電極形成工程について説明する。本工程は、液晶性有機半導体材料を配向させる配向層上に、ソース電極およびドレイン電極を形成する工程である。
【００２６】
本工程に用いられる配向層は、液晶性有機半導体材料を配向させる機能を有するものである。上記配向層は、後述する有機半導体層形成工程により形成される有機半導体層に含まれる液晶性有機半導体材料を配向させることができるものであれば特に限定されるものではなく、液晶性有機半導体材料の種類に応じて適宜選択して用いることができる。このような配向層としては、上記液晶性有機半導体材料を配向層上において配向層の表面に対して平行方向に配向させる平行配向膜と、上記液晶性有機半導体材料を配向層上において配向層の表面に対して垂直に配向させる垂直配向膜とを挙げることができる。
【００２７】
上記平行配向膜としては、液晶性有機半導体材料を所定の方向に配向させることができるものであれば特に限定されるものではない。このような平行配向膜としては、例えば、ラビング処理を施すことによりラビング方向に液晶性有機半導体材料を配向させる機能を付与することができるラビング膜や、光反応性材料が用いられ、偏光が照射されることにより一定の方向に液晶性有機半導体材料を配向させる機能を付与することができる光配向膜等を挙げることができる。
上記ラビング膜としては、例えば、ポリイミド、ポリアミド、ポリビニルアルコール、ポリビニルフェノール、ポリエステル、ナイロン等からなる膜を挙げることができる。
また、上記光配向膜としては、例えば、ポリイミド、ポリアミド、ポリビニルシンナメート等からなる膜を挙げることができる。
【００２８】
一方、上記垂直配向膜としては、液晶性有機半導体材料を配向層の表面に対して垂直方向に配向させることができるものであれば特に限定されるものではない。このような垂直配向膜としては、例えば、ポリイミド、フッ素系ポリマー、シランカップリング剤、シリコーン系ポリマー等からなる膜を挙げることができる。
【００２９】
本工程に用いられる配向層としては、上記平行配向膜または上記垂直配向膜のいずれであっても好適に用いることができるが、中でも、垂直配向膜を用いることが好ましい。上記配向層として垂直配向膜を用いることにより、配向層上に形成された有機半導体層の面内方向の移動度を向上させることができ、その結果として、本発明により製造される有機半導体素子のトランジスタ性能を向上させることができるからである。
【００３０】
本工程に用いられる配向層の厚みは、配向層として用いられる配向膜の種類等に応じて、所望の配向機能を付与できる範囲内であれば特に限定されるものではないが、通常、１ｎｍ〜１μｍの範囲内であることが好ましく、１ｎｍ〜０．５μｍの範囲内であることがより好ましく、１ｎｍ〜０．１μｍの範囲内であることがさらに好ましい。
【００３１】
本工程により形成されるソース電極およびドレイン電極は、配向層上に、通常、互いに一定の間隔をもって対向するように形成されるものである。また、ソース電極およびドレイン電極間に設けられた間隔は、チャネル領域となるものである。上記ソース電極および上記ドレイン電極の構成材料としては、所望の導電性を有する導電性材料であれば特に限定されるものではない。このような導電性材料としては、例えば、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、Ａｕ、Ａｇ、Ｐｔ、Ｃｕ、Ｍｏ−Ｔａ合金、ＩＴＯ（酸化インジウムスズ）、ＩＺＯ（酸化インジウム亜鉛）等の無機材料、および、ＰＥＤＯＴ／ＰＳＳ（ポリエチレンジオキシチオフェン／ポリスチレンスルホン酸）等の導電性を有する有機材料を挙げることができる。なお、ソース電極およびドレイン電極は、１種類の導電性材料からなるものであってもよく、２種類以上の導電性材料からなるものであってもよい。また、ソース電極およびドレイン電極において、同一の導電性材料が用いられていてもよく、互いに異なる導電性材料が用いられていてもよい。
【００３２】
本工程においてソース電極およびドレイン電極を形成する方法としては、所望の導電性材料を用いて予め定められた形状のソース電極およびドレイン電極を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法等のドライプロセス、および、電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、有機金属分解（ＭＯＤ）法、スピンコート法、ブレードコート法、ディップ法、スプレーコート法、インクジェット法、フレキソ印刷法、マイクロコンタクトプリント法、スクリーン印刷法、オフセット印刷法、グラビア印刷法等のウェットプロセスを挙げることができる。
【００３３】
また、本工程により形成されるソース電極およびドレイン電極間にはチャネル領域が形成されることになるが、上記ソース電極および上記ドレイン電極間の距離は、通常、０．１μｍ〜１ｍｍの範囲内であることが好ましく、０．５μｍ〜２００μｍの範囲内であることがより好ましく、１μｍ〜１００μｍの範囲内であることがさらに好ましい。
【００３４】
また、本工程により形成されるソース電極およびドレイン電極の厚みは、使用される導電性材料の種類に応じて、所望の電気抵抗を達成できる範囲内であれば特に限定されるものではないが、通常、１ｎｍ〜１μｍの範囲内であることが好ましく、１０ｎｍ〜２００ｎｍの範囲内であることがより好ましく、２０ｎｍ〜１００ｎｍの範囲内であることがさらに好ましい。
【００３５】
２．有機半導体層形成工程
次に、本発明における有機半導体層形成工程について説明する。本工程は、上記ソース電極および上記ドレイン電極を覆うように上記配向層上に、液晶性有機半導体材料を有する有機半導体層を形成する工程である。
【００３６】
本工程により形成される有機半導体層は、液晶性有機半導体材料を有するものである。本工程に用いられる液晶性有機半導体材料としては、半導体特性を備え、所定の温度で液晶相を示す材料であれば特に限定されるものではなく、本発明により製造される有機半導体素子の用途等に応じて、適宜選択して用いることができる。中でも、本工程に用いられる液晶性有機半導体材料は、液晶相を示す液晶相温度が、４５０℃以下であることが好ましく、３００℃以下であることがより好ましく、２００℃以下であることがさらに好ましい。なお、上記液晶相温度は、通常、４０℃以上である。
ここで、上記液晶相温度とは、上記液晶性有機半導体材料が液晶相を発現する温度を意味するものである。このような液晶相温度は、例えば、示差走査熱量測定（ＤＳＣ）による熱分析や、偏光顕微鏡によるテクスチャー観察等によって測定することができる。
【００３７】
本工程に用いられる液晶性有機半導体材料としては、高分子系液晶性有機半導体材料と、低分子系液晶性有機半導体材料とを挙げることができる。本工程においては、高分子系液晶性有機半導体材料と、低分子系液晶性有機半導体材料とのいずれであっても好適に用いることができる。
【００３８】
上記高分子系液晶性有機半導体材料としては、例えば、ポリチオフェン誘導体、ポリフェニレン誘導体、ポリアニリン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアセチレン誘導体、ポリジアセチレン誘導体、ポリトリフェニルアミン誘導体、トリフェニルアミンとフェニレンビニレンとの共重合誘導体、チオフェンとフェニレンとの共重合誘導体、チオフェンとチエノチオフェンとの共重合誘導体、およびチオフェンとフルオレンとの共重合誘導体等を挙げることができる。
【００３９】
一方、上記低分子系液晶性有機半導体材料としては、例えば、オリゴカルコゲノフェン誘導体、オリゴフェニレン誘導体、カルコゲノフェンとフェニレンのコオリゴマー誘導体、テトラチエノアセン等のカルコゲノフェンの縮環化合物誘導体、カルコゲノフェンとフェニレンの縮環化合物誘導体、アントラセン、テトラセン、ペンタセン、ピレン、トリフェニレン、コロネン等の縮合多環炭化水素誘導体、カルコゲノフェンと縮合多環炭化水素とのコオリゴマー誘導体、フタロシアニン誘導体、ポルフィリン誘導体、テトラチオフルバレン誘導体、トリフェニルアミン誘導体、テトラシアノキノジメタン誘導体、ベンゾキノン誘導体、チアゾロチアゾール誘導体、アントラジチフォエン誘導体、ベンゾチエノベンゾチオフェン誘導体、ジナフトチエノチオフェン誘導体およびフラーレン誘導体等を挙げることができる。
【００４０】
中でも、本発明においては、本工程に用いられる液晶性有機半導体材料が上記低分子系液晶性有機半導体材料であることが好ましい。
【００４１】
なお、本工程に用いられる液晶性有機半導体材料は、１種類のみであってもよく、２種類以上であってもよい。
【００４２】
本工程において有機半導体層を形成する方法としては、少なくともソース電極およびドレイン電極が形成された配向層上に、ソース電極およびドレイン電極を覆うように所望の有機半導体層を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、液晶性有機半導体材料を含有する有機半導体層形成用塗工液を用い、当該有機半導体層形成用塗工液をソース電極およびドレイン電極が形成された配向層上の全面に塗布するスピンコート法、ブレードコート法、ディップ法、スプレーコート法、インクジェット法、フレキソ印刷法、マイクロコンタクトプリント法、スクリーン印刷法、オフセット印刷法、グラビア印刷法等を挙げることができる。
【００４３】
本工程により形成される有機半導体層の厚みとしては、上記有機半導体材料の種類等に応じて、所望の半導体特性を備える有機半導体層を形成できる範囲であれば特に限定されないが、通常、１ｎｍ〜１０００ｎｍの範囲内であることが好ましく、５ｎｍ〜５００ｎｍの範囲内であることがより好ましく、１０ｎｍ〜３００ｎｍの範囲内であることがさらに好ましい。
【００４４】
３．誘電体層形成工程
次に、本発明における誘電体層形成工程について説明する。本工程は、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、誘電体層を形成する工程である。
【００４５】
本工程に用いられる誘電体層の材料としては、絶縁性を有し、上記有機半導体層を侵さないものであれば特に限定されるものではない。このような材料としては、例えば、ＰＴＦＥ、ＣＹＴＯＰ（旭硝子株式会社製）等のフッ素系樹脂、アクリル系樹脂、フェノール系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができ、中でも、有機半導体層に全く影響を及ぼさないフッ素系溶剤に溶解するフッ素系樹脂が好ましい。なお、本工程に用いられる誘電体層の材料は、１種類のみであってもよく、２種類以上であってもよい。
【００４６】
本工程において誘電体層を形成する方法としては、有機半導体層上の少なくともソース電極およびドレイン電極間のチャネル領域上に、所望の誘電体層を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、誘電体層の材料と、フッ素系溶媒等の有機半導体層に影響を与えない溶媒とを含有する誘電体層形成用塗工液を用い、スクリーン印刷等の印刷法で当該誘電体層形成用塗工液を有機半導体層上に塗布する方法、誘電体層の材料のターゲットを用い、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等の蒸着法で有機半導体層上に堆積させる方法を挙げることができる。
【００４７】
本工程により形成される誘電体層の厚みとしては、後述するアニール処理工程において、有機半導体層の流出、および液晶性有機半導体材料の凝集物の形成を防止することができる範囲内であれば特に限定されるものではないが、通常、１０ｎｍ〜１００μｍの範囲内であることが好ましく、５０ｎｍ〜１０μｍの範囲内であることがより好ましく、１００ｎｍ〜１μｍの範囲内であることがさらに好ましい。
【００４８】
４．アニール処理工程
次に、本発明におけるアニール処理工程について説明する。本工程は、上記誘電体層が形成された上記有機半導体層を上記液晶性有機半導体材料の液晶相温度でアニール処理する工程である。本工程を行うことで、上記配向層上の上記誘電体層が形成されていない誘電体層非形成領域上に、上記液晶性有機半導体材料の凝集物を形成し、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができる。
【００４９】
ここで、本工程により、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができる理由は、以下のように考えられる。誘電体層が形成されている領域の有機半導体層は、液晶相温度でのアニール処理により液晶性有機半導体材料に流動性が生じても、有機半導体層の表面に誘電体層があるため、表面張力により液晶性有機半導体材料が流出せず、薄膜形状を保つことができるのに対して、誘電体層が形成されていない領域の有機半導体層は、液晶相温度でのアニール処理により液晶性有機半導体材料に流動性が生じると、有機半導体層の表面がなくなるため、液晶性有機半導体材料が流出し、薄膜形状を保つことができずに凝集物を形成してしまう。その結果、有機半導体層の移動度を低下させることなく、有機半導体層を自動的にパターニングすることができる。
【００５０】
また、本工程においては、液晶相温度でアニール処理を行うため、有機半導体層における液晶性有機半導体材料の配向処理も同時に行うことができる。これにより、有機半導体層において液晶性有機半導体材料を規則的に配列させることが可能となり、有機半導体層の移動度を向上させることができる。なお、本発明においては、液晶性有機半導体材料を配向させる配向層上に有機半導体層が形成されていることから、アニール処理後も有機半導体層における液晶性有機半導体材料の配向性を安定化させることができる。
【００５１】
本工程に用いられるアニール処理方法は、上記誘電体層が形成された上記有機半導体層を液晶性有機半導体材料の液晶相温度でアニール処理することを特徴とするものであるが、当該液晶相温度については、上記「２．有機半導体層形成工程」の項において説明したものと同様であるため、ここでの説明は省略する。
【００５２】
本工程におけるアニール処理温度としては、上記液晶相温度に該当する温度であれば特に限定されるものではなく、具体的なアニール処理温度は液晶性有機半導体材料の種類等に応じて適宜決定することができるものである。
【００５３】
また、本工程におけるアニール処理時間としては、上記配向層上の上記誘電体層が形成されていない誘電体層非形成領域上に、上記液晶性有機半導体材料の凝集物を形成することができれば特に限定されるものではなく、具体的なアニール処理時間は液晶性有機半導体材料の種類等に応じて適宜決定することができるものであるが、通常、１秒間〜２４時間の範囲内であることが好ましい。
【００５４】
また、本工程におけるアニール処理雰囲気としては、例えば、大気雰囲気、窒素ガスおよびアルゴンガス等の不活性ガス雰囲気、真空等を挙げることができ、中でも、大気雰囲気、不活性ガス雰囲気が好ましい。
【００５５】
本発明においては、本工程を行うことで、通常、上記配向層上の上記誘電体層が形成されていない誘電体層非形成領域上に、上記液晶性有機半導体材料の凝集物を形成する。上記凝集物の形状としては、例えば、粒状等を挙げることができる。また、上記凝集物が粒状の場合、その平均粒径は、特に限定されるものではないが、通常、１０００μｍ以下であることが好ましく、１００μｍ以下であることがより好ましく、１０μｍ以下であることがさらに好ましい。なお、上記平均粒径は、例えば、偏光顕微鏡による観察等により測定することができる。
【００５６】
５．その他の工程
本発明の有機半導体素子の製造方法は、少なくとも、ソース電極およびドレイン電極形成工程と、有機半導体層形成工程と、誘電体層形成工程と、アニール処理工程とを有するものであるが、必要に応じて他の工程を有していてもよいものである。本発明に用いられる他の工程は、特に限定されるものではなく、本発明において製造される有機半導体素子の用途等に応じて、任意の工程を用いることができる。本発明においては、上記他の工程として、上記ソース電極およびドレイン電極形成工程の前に、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、上記電極積層体の上記ゲート絶縁層上に上記配向層を形成する配向層形成工程を有していてもよい。上記配向層形成工程を有することにより、ボトムゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
【００５７】
本発明の有機半導体素子の製造方法が、上記配向層形成工程を有する場合、上述した図１に例示するように、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４を用い（図１（ａ））、電極積層体１４のゲート絶縁層１３上に液晶性有機半導体材料を配向させる配向層１を形成し（図１（ｂ）、配向層形成工程）、配向層１上にソース電極２およびドレイン電極３を形成し（図１（ｃ）、ソース電極およびドレイン電極形成工程）、ソース電極２およびドレイン電極３を覆うように有機半導体層４を形成し（図１（ｄ）、有機半導体層形成工程）、有機半導体層４上の少なくともソース電極２およびドレイン電極３間のチャネル領域Ｃ上に、誘電体層５を形成し（図１（ｅ）、誘電体層形成工程）、誘電体層５が形成された有機半導体層４を液晶性有機半導体材料の液晶相温度でアニール処理し（図示なし、アニール処理工程）、有機半導体素子１０を製造する（図１（ｆ））。このとき、図１（ｆ）に例示する有機半導体素子１０においては、配向層１上の誘電体層５が形成されていない誘電体層非形成領域Ｘ上に、液晶性有機半導体材料の凝集物６が形成されている。
【００５８】
電極積層体に用いられる基板は、本発明により製造される有機半導体素子の用途等に応じて適宜決定することができるものであり、特に限定されるものではない。したがって、上記基板は、可撓性を有するフレキシブル基板であってもよく、可撓性を有しないリジット基板であってもよい。上記基板の具体例としては、例えば、ポリイミド、ポリエチレンナフタレート、ポリエチレンテレフタラート、ポリエーテルスルホン、ポリカーボネート、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルケトン、ポリフェニレンスルフィド、液晶ポリマー、エポキシ樹脂、シリコーン樹脂、フェノール樹脂等からなるものや、ガラス基板、ＳＵＳ基板等を挙げることができる。
また、上記基板の厚みは、上記基板の種類等に応じて適宜決定されるものであるが、通常、１ｍｍ以下であることが好ましく、中でも、１μｍ〜７００μｍの範囲内であることが好ましい。
【００５９】
電極積層体に用いられるゲート電極は、上述した基板上に形成されるものである。上記ゲート電極は、上記基板上に所定のパターン状に形成されるのが通常である。上記ゲート電極としては、所望の導電性を備える導電性材料からなるものであれば特に限定されるものではなく、一般的に有機トランジスタのゲート電極に用いられる導電性材料を用いることができる。このような導電性材料としては、例えば、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、Ａｕ、Ａｇ、Ｐｔ、Ｍｏ−Ｔａ合金、ＩＴＯ、ＩＺＯ等の無機材料、および、ＰＥＤＯＴ／ＰＳＳ等の導電性を有する有機材料を挙げることができる。
また、上記ゲート電極の厚みは、当該ゲート電極を形成するために用いられる導電性材料の種類等に応じて、所望の導電性を達成できる範囲内で適宜決定されるものであるが、通常、１０ｎｍ〜１μｍの範囲内であることが好ましい。
【００６０】
電極積層体に用いられるゲート絶縁層は、上述したゲート電極を覆うように基板上に形成されるものである。また、本発明により製造される有機半導体素子において、ソース電極およびドレイン電極と、ゲート電極とを絶縁する機能を有するものである。上記ゲート絶縁層を構成する材料としては、所望の絶縁性を有する絶縁性材料であれば特に限定されるものではない。このような絶縁性材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂、ポリパラキシレン等の有機材料や、ＳｉＯ２（二酸化ケイ素）、ＳｉＮｘ（窒化ケイ素）、Ａｌ２Ｏ３（酸化アルミニウム）等の無機材料を挙げることができる。なお、上記ゲート絶縁層に用いられる絶縁性材料は、１種類のみであってもよく、２種類以上であってもよい。
また、上記ゲート絶縁層の厚みは、当該ゲート絶縁層を形成するために用いられる絶縁性材料の種類等に応じて、所望の絶縁性を達成できる範囲内で適宜決定されるものであるが、通常、１０ｎｍ〜５μｍの範囲内であることが好ましい。
【００６１】
上記配向層形成工程において配向層を形成する方法としては、液晶性有機半導体材料を所望の方向に配向させる配向層を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、スピンコート法、ブレードコート法、ディップ法、浸漬法、スプレーコート法、インクジェット法、フレキソ印刷法、マイクロコンタクトプリント法、スクリーン印刷法、オフセット印刷法、グラビア印刷法等を挙げることができる。
なお、上記配向層形成工程において、配向層を形成するために用いられる構成材料、および形成される配向層の厚みについては、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
【００６２】
一方、本発明においては、上記他の工程として、上記有機半導体層形成工程の前に、基板を用い、上記基板上に上記配向層を形成する配向層形成工程と、上記誘電体層形成工程と上記アニール処理工程との間に、上記誘電体層上にゲート電極を形成するゲート電極形成工程とを有していてもよい。上記配向層形成工程および上記ゲート電極形成工程を有することにより、トップゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
【００６３】
本発明の有機半導体素子の製造方法が、上記配向層形成工程および上記ゲート電極形成工程を有する場合、図２に例示するように、基板１１を用い（図２（ａ））、基板１１上に液晶性有機半導体材料を配向させる配向層１を形成し（図２（ｂ）、配向層形成工程）、配向層１上にソース電極２およびドレイン電極３を形成し（図２（ｃ）、ソース電極およびドレイン電極形成工程）、ソース電極２およびドレイン電極３を覆うように有機半導体層４を形成し（図２（ｄ）、有機半導体層形成工程）、有機半導体層４上の少なくともソース電極２およびドレイン電極３間のチャネル領域Ｃ上に、誘電体層５を形成し（図２（ｅ）、誘電体層形成工程）、誘電体層５上にゲート電極１２を形成し（図２（ｆ）、ゲート電極形成工程）、誘電体層５およびゲート電極１２が形成された有機半導体層４を液晶性有機半導体材料の液晶相温度でアニール処理し（図示なし、アニール処理工程）、有機半導体素子１０を製造する（図２（ｇ））。このとき、図２（ｇ）に例示する有機半導体素子１０においては、配向層１上の誘電体層５が形成されていない誘電体層非形成領域Ｘ上に、液晶性有機半導体材料の凝集物６が形成されている。なお、図２は、本発明の有機半導体素子の製造方法の他の例を示す工程図である。
【００６４】
上記配向層形成工程において、用いられる基板および配向層の材料、配向層の形成方法、形成される配向層の厚みについては、上述した内容と同様である。
【００６５】
上記ゲート電極工程においてゲート電極を形成する方法としては、所望の導電性材料を用いて予め定められた形状のゲート電極を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法等のドライプロセス、および電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、有機金属分解（ＭＯＤ）法、スピンコート法、ブレードコート法、ディップ法、スプレーコート法、インクジェット法、フレキソ印刷法、マイクロコンタクトプリント法、スクリーン印刷法、オフセット印刷法、グラビア印刷法等のウェットプロセスを挙げることができる。
なお、上記ゲート電極形成工程において、ゲート電極を形成するために用いられる構成材料、および形成されるゲート電極の厚みについては、上述した内容と同様である。また、本発明においては、上記アニール処理工程の後に、上記ゲート電極形成工程を有していてもよい。
【００６６】
さらに、本発明においては、上記他の工程として、上記誘電体層形成工程および上記アニール処理工程の間に、または、上記アニール処理工程の後に、誘電体層を覆うように有機半導体層上にパッシベーション層を形成するパッシベーション層形成工程を有していてもよい。有機半導体素子の経時劣化を防止する機能を有するパッシベーション層を形成することで、本発明により製造される有機半導体素子を耐久性に優れたものにすることができる。
【００６７】
上記パッシベーション層形成工程に用いられるパッシベーション層の構成材料としては、本発明により製造される有機半導体素子において、有機半導体層が空気中に含有される水分等に曝露されることを所望の程度に防止できるものであれば特に限定されるものではない。このような材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、ビニルアセテート系樹脂、イミド系樹脂、ノボラック系樹脂等の樹脂材料を挙げることができる。
【００６８】
上記パッシベーション層形成工程においてパッシベーション層を形成する方法としては、誘電体層を覆うように有機半導体層上に所望のパッシベーション層を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、パッシベーション層の構成材料と誘電体層の材料を侵さない溶媒とを含有するパッシベーション層形成用塗工液を用い、スクリーン印刷等の印刷法で当該パッシベーション層形成用塗工液を誘電体層を覆うように有機半導体層上に塗布するウェットプロセス、もしくは有機半導体層、および誘電体層の材料を侵さない温度、及び圧力にて誘電体層を覆うように有機半導体層上にパッシベーション層を加熱圧着するドライプロセスを挙げることができる。
【００６９】
また、上記パッシベーション層形成工程により形成されるパッシベーション層の厚みは、構成材料の種類等に応じて所望の耐久性を実現できる範囲で適宜決定されるものであり、特に限定されないが、通常、１μｍ〜５０μｍの範囲内であることが好ましい。
【００７０】
Ｂ．有機半導体素子
次に、本発明の有機半導体素子について説明する。本発明の有機半導体素子は、液晶性有機半導体材料を配向させる配向層と、上記配向層上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極を覆うように上記配向層上に形成され、液晶性有機半導体材料を有する有機半導体層と、上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に形成された誘電体層と、を有し、上記配向層上の上記誘電体層が形成されていない誘電体層非形成領域上に、上記液晶性有機半導体材料の凝集物が形成されていることを特徴とするものである。
【００７１】
このような本発明の有機半導体素子について、図面を参照しながら説明する。図３は、本発明の有機半導体素子の一例を示す概略断面図である。図３に例示するように、本発明の有機半導体素子１０は、基板１１、基板１１上に形成されたゲート電極１２、およびゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３を有する電極積層体１４と、電極積層体１４のゲート絶縁層１３上に形成され、液晶性有機半導体材料を配向させる配向層１と、配向層１上に形成されたソース電極２およびドレイン電極３と、ソース電極２およびドレイン電極３を覆うように配向層１上に形成され、液晶性有機半導体材料を有する有機半導体層４と、有機半導体層４上の少なくともソース電極２およびドレイン電極３間のチャネル領域Ｃ上に形成された誘電体層５と、を有するものである。また、図３に例示される本発明の有機半導体素子１０は、配向層１上の誘電体層５が形成されていない誘電体層非形成領域Ｘ上に、液晶性有機半導体材料の凝集物６が形成されていることを特徴とするものである。
【００７２】
本発明によれば、配向層上の誘電体層非形成領域上では、液晶性有機半導体材料の凝集物が形成されており、有機半導体層を有していないのに対して、配向層上の誘電体層形成領域上では、液晶性有機半導体材料の凝集物が形成されておらず、有機半導体層を有していることから、有機半導体層上に誘電体層が形成されているか否かに応じて、有機半導体層が良好にパターニングされた有機半導体素子とすることができる。また、液晶性有機半導体材料を配向させる配向層上に形成された有機半導体層中において、液晶性有機半導体材料を配向させることができ、有機半導体層の移動度を向上させることができる。したがって、トランジスタ特性に優れた有機半導体素子とすることができる。
【００７３】
本発明の有機半導体素子は、少なくとも、配向層と、ソース電極およびドレイン電極と、有機半導体層と、誘電体層と、凝集物とを有するものであり、必要に応じて他の構成を有していてもよいものである。
以下、本発明の有機半導体素子における各構成について説明する。
【００７４】
１．有機半導体層
まず、本発明における有機半導体層について説明する。本発明における有機半導体層は、ソース電極およびドレイン電極を覆うように配向層上に形成され、液晶性有機半導体材料を有するものである。本発明に用いられる液晶性有機半導体材料については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。また、本発明に用いられる有機半導体層の厚み等についても、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様である。
【００７５】
２．誘電体層
次に、本発明における誘電体層について説明する。本発明における誘電体層は、上記有機半導体層上の少なくともソース電極およびドレイン電極間のチャネル領域上に形成されるものである。本発明に用いられる誘電体層の材料および厚み等については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
【００７６】
３．凝集物
次に、本発明における凝集物について説明する。本発明における凝集物は、配向層上の誘電体層が形成されていない誘電体層非形成領域上に形成されるものであり、液晶性有機半導体材料が凝集したものである。本発明における凝集物の詳細については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
【００７７】
４．配向層
次に、本発明における配向層について説明する。本発明における配向層は、液晶性有機半導体材料を配向させるものである。本発明に用いられる配向層の材料および厚み等については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
【００７８】
５．ソース電極およびドレイン電極
次に、本発明におけるソース電極およびドレイン電極について説明する。本発明におけるソース電極およびドレイン電極は、配向層上に、通常、互いに一定の間隔をもって対向するように形成されるものである。また、ソース電極およびドレイン電極間に設けられた間隔は、チャネル領域となるものである。本発明に用いられるソース電極およびドレイン電極の材料や厚み、ならびにソース電極およびドレイン電極間の距離等については、上記「Ａ．有機半導体素子の製造方法」の項において記載したものと同様であるので、ここでの説明は省略する。
【００７９】
６．有機半導体素子
本発明の有機半導体素子は、少なくとも、上記配向層、上記ソース電極および上記ドレイン電極、上記有機半導体層、上記誘電体層、および上記凝集物を有するものであり、必要に応じて他の構成を有していてもよいものである。本発明に用いられる他の構成としては、特に限定されるものではなく、本発明の有機半導体素子の用途や、本発明の有機半導体素子の製造方法等に応じて、所望の機能を有するものを適宜選択して用いることができる。本発明においては、上記他の構成として、通常、基板、ゲート電極、およびゲート絶縁層が用いられる。なお、基板、ゲート電極、およびゲート絶縁層については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
【００８０】
本発明においては、上記配向層が、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体の上記ゲート絶縁層上に形成されていてもよい。本発明の有機半導体素子がこのような構成を有することで、ボトムゲート・ボトムコンタクト型の有機半導体素子とすることができる。上述した図３に例示するように、本発明の有機半導体素子１０においては、配向層１が、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４のゲート絶縁層１３上に形成されていてもよい。
【００８１】
一方、本発明においては、上記配向層が基板上に形成され、ゲート電極が誘電体層上に形成されていてもよい。本発明の有機半導体素子がこのような構成を有することで、トップゲート・ボトムコンタクト型の有機半導体素子とすることができる。図４に例示するように、本発明の有機半導体素子１０においては、配向層１が基板１１上に形成され、ゲート電極１２が誘電体層５上に形成されていてもよい。なお、図４は、本発明の有機半導体素子の他の例を示す概略断面図であり、説明していない符号については図３と同様であるので、ここでの説明は省略する。
【００８２】
また、本発明においては、上記他の構成として、有機半導体素子の経時劣化を防止する機能を有するパッシベーション層を有していてもよい。このようなパッシベーション層を用いることにより、本発明の有機半導体素子を耐久性に優れたものにすることができる。なお、パッシベーション層の構成材料および厚み等については、上記「Ａ．有機半導体素子の製造方法」の項において説明したものと同様であるので、ここでの説明は省略する。
【００８３】
本発明の有機半導体素子がボトムゲート・ボトムコンタクト型で、パッシベーション層を有する場合、図５に例示するように、本発明の有機半導体素子１０においては、パッシベーション層１５が誘電体層５および凝集物６を覆うように配向層１上に形成されていてもよい。一方、本発明の有機半導体素子がトップゲート・ボトムコンタクト型で、パッシベーション層を有する場合、図６に例示するように、本発明の有機半導体素子１０においては、パッシベーション層１５がゲート電極１２および凝集物６を覆うように配向層１上に形成されていてもよく、図７に例示するように、本発明の有機半導体素子１０においては、パッシベーション層１５が誘電体層５および凝集物６を覆うように配向層１上に形成され、ゲート電極１２がパッシベーション層１５上に形成されていてもよい。なお、図５〜図７は、本発明の有機半導体素子の他の例を示す概略断面図であり、説明していない符号については図３と同様であるので、ここでの説明は省略する。
【００８４】
本発明の有機半導体素子は、例えば、上記「Ａ．有機半導体素子の製造方法」の項において説明した方法により製造することができる。
【００８５】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【実施例】
【００８６】
以下、実施例を挙げることにより、本発明について具体的に説明する。
【００８７】
［実施例１］
（液晶相同定・相転移温度確認実験）
液晶性有機半導体材料である５，５’’−Ｄｉｏｃｔｙｌ−２，２’：５’，２’’−Ｔｅｒｔｈｉｏｐｈｅｎｅ、（以下、「８−ＴＴＰ−８」）の液晶相、相転移温度を確認するため、加熱ステージ（メトラー・ドレド社製ＦＰ８２ＨＴ、ＦＰ８０ＨＴ）を用いた偏光顕微鏡（オリンパス株式会社製ＢＨ２−ＵＭＡ）によるテクスチャー観察、およびＤＳＣ（示差走査型熱量計：Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｃａｎｎｉｎｇ  Ｃａｌｏｒｉｍｅｔｅｒ，ＮＥＴＺＳＣＨ社製ＤＳＣ２０４  μ‐Ｓｅｎｓｏｒ）測定を実施し、Ｉｓｏ  ９２．０  ＳｍＣ  ８８．１  ＳｍＦ  ７３．６  ＳｍＧ  ６５．３  Ｃｒｙｓｔ．（℃）の結果を得た。
【００８８】
（電極積層体の作製）
＜基板、ゲート電極およびゲート絶縁層＞
基板としては、厚さ約３０００Å（３００ｎｍ）の酸化ケイ素層が付した厚さ０．６ｍｍのｎ−ヘビードープシリコンウエハを用いた。これは、ｎ−ヘビードープシリコン部がゲート電極として機能する一方、酸化ケイ素層はゲート絶縁層として働くものであり、その静電容量は約１１ｎＦ／ｃｍ２（ナノファラッド／平方センチメートル）であった。
【００８９】
（配向層形成工程）
上記電極積層体を０．１Ｍのｎ−Ｏｃｔｙｌｔｒｉｃｈｌｏｒｏｓｉｌａｎｅ（ＯＴＳ）の脱水トルエン溶液に６０℃で２０分間浸した。次いで、このウエハをトルエン、アセトン、イソプロピルアルコールで洗い、残液を窒素ガンで除いた後、１００℃で１時間乾燥することにより、液晶性有機半導体材料を表面に対して垂直に配向させる配向層（厚さ１〜２ｎｍ）を形成した。
【００９０】
（ソース電極およびドレイン電極形成工程）
上記配向層上に、厚さ３ｎｍのＣｒおよび厚さ２７ｎｍのＡｕを、Ｗ（幅）＝１０００μｍ、Ｌ（長さ）＝５０μｍにてシャドウマスクを通して真空蒸着し、ソース電極およびドレイン電極とした。
【００９１】
（有機半導体層形成工程）
上記ソース電極および上記ドレイン電極を覆うように上記配向層上に、液晶性有機半導体材料である上記８−ＴＴＰ−８を４ｗｔ％含有するクロロホルム溶液をスピンコート（２０００ｒｐｍ、１０秒）し、厚さ１００ｎｍ程度の有機半導体層を形成した。
【００９２】
（誘電体層形成工程）
上記有機半導体層上の少なくとも上記ソース電極および上記ドレイン電極間のチャネル領域上に、Ｔｅｆｌｏｎ  ＡＦ（三井・デュポンフロロケミカル株式会社製）を６ｗｔ％でＦＣ−４０（住友スリーエム株式会社製）に溶解させた誘電体層形成用塗工液をスクリーン印刷法にて塗布し、６０℃で３０分間乾燥することにより、厚さ５５０ｎｍの誘電体層を形成した。
【００９３】
（アニール処理工程）
上記電極積層体、上記配向層、上記ソース電極および上記ドレイン電極、上記有機半導体層、ならびに上記誘電体層からなる積層体に対して、大気下、９０℃、１分間の条件でアニール処理を行い、有機半導体素子を作製した。
【００９４】
［比較例１］
上記アニール処理工程を行わなかったこと以外は、実施例１と同様の方法により、有機半導体素子を作製した。
【００９５】
［実施例２］
上記誘電体層形成工程および上記アニール処理工程の間に、下記のパッシベーション層形成工程を行ったこと以外は、実施例１と同様の方法により、有機半導体素子を作製した。
【００９６】
（パッシベーション層形成工程）
上記誘電体層を覆うように上記有機半導体層上に、厚さ１００μｍのラミネートフィルム（株式会社明光商会製）を９０℃にて加熱圧着させることにより、パッシベーション層を形成した。
【００９７】
［比較例２］
上記アニール処理工程を行わなかったこと以外は、実施例２と同様の方法により、有機半導体素子を作製した。
【００９８】
［評価］
（有機半導体素子の観察）
上記実施例および比較例において作製した有機半導体素子について、偏光顕微鏡を用いて上面（誘電体層側）から観察した。実施例１で得られた有機半導体素子の観察結果を図８に示す。図８に示されるように、実施例１においては、誘電体層非形成領域上に液晶性有機半導体材料の凝集物が形成されていることが確認された。また、図示しないが、実施例２においても、同様に誘電体層非形成領域上に液晶性有機半導体材料の凝集物が確認されたのに対して、比較例１および比較例２においては、液晶性有機半導体材料の凝集物が確認されなかった。
【００９９】
（トランジスタ特性評価）
上記実施例および比較例において作製した有機半導体素子について、トランジスタ特性評価した。トランジスタ特性評価は、ＫＥＩＴＨＬＥＹ製  ２３７ＨＩＧＨ  ＶＯＬＴＡＧＥ  ＳＯＵＲＣＥ  ＭＥＡＳＵＲＥＭＥＮＴ  ＵＮＩＴで行った。キャリヤ移動度（μ）は、飽和領域（ゲート電圧Ｖｇ＜ソース・ドレイン電圧Ｖｓｄ）におけるデータより、下記式に従って計算した。式中、Ｉｄは飽和領域におけるドレイン電流であり、ＷとＬはそれぞれ半導体チャネルの幅と長さであり、Ｃｉはゲート電極の単位面積当たりの静電容量であり、ＶｇおよびＶｔｈはそれぞれ、ゲート電圧および閾電圧である。この装置のＶｔｈは、飽和領域におけるＩｄの平方根と、測定データからＩｄ＝０を外挿して求めた装置のＶｇとの関係から求めた。
Ｉｄ＝Ｃｉμ（Ｗ／２Ｌ）（Ｖｇ−Ｖｔｈ）２
【０１００】
評価結果を以下の表１に示す。また、実施例１、比較例１、実施例２および比較例２で作製された有機半導体素子のトランジスタ特性評価の結果をそれぞれ図９〜図１２に示す。なお、下記表１における移動度は５個以上のトランジスタから得られた有機半導体層の移動度の平均値であり、測定条件は大気下、ゲート電圧Ｖｇを＋２０Ｖ〜−４０Ｖ、ソース・ドレイン電圧Ｖｓｄを−４０Ｖ印加した。また、図９〜図１２におけるＦＥＭは、有機半導体層の移動度を表す。
【０１０１】
【表１】
0005630364.tif 000002
【０１０２】
図９および図１０を比較すると、実施例１では比較例１よりもＯＦＦ電流値が低下していることが確認された。また、表１に示されるように、実施例１では比較例１に比べて有機半導体層の移動度が向上していることが確認された。
一方、図１１および図１２を比較すると、同様に、実施例２では比較例２よりもＯＦＦ電流値が低下していることが確認された。また、表１に示されるように、実施例２では比較例２とほぼ同等の有機半導体層の移動度が得られていることが確認された。
以上の結果から、本発明の有機半導体素子の製造方法においては、アニール処理工程により、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができたと考えられる。
【符号の説明】
【０１０３】
１  …  配向層
２  …  ソース電極
３  …  ドレイン電極
４  …  有機半導体層
５  …  誘電体層
６  …  凝集物
１０  …  有機半導体素子
１１  …  基板
１２  …  ゲート電極
１３  …  ゲート絶縁層
１４  …  電極積層体
１５  …  パッシベーション層
Ｃ  …  チャネル領域
Ｘ  …  誘電体層非形成領域
【図１】
0005630364.tif 000003
【図２】
0005630364.tif 000004
【図３】
0005630364.tif 000005
【図４】
0005630364.tif 000006
【図５】
0005630364.tif 000007
【図６】
0005630364.tif 000008
【図７】
0005630364.tif 000009
【図９】
0005630364.tif 000010
【図１０】
0005630364.tif 000011
【図１１】
0005630364.tif 000012
【図１２】
0005630364.tif 000013
【図８】
0005630364.tif 000014