(57)【特許請求の範囲】
【請求項１】
複数の抵抗状態を有する相変化物質を所定の抵抗範囲内の所定の抵抗を有するターゲット抵抗状態にプログラミングする方法であって、
前記ターゲット抵抗状態に到達するよう前記相変化物質をプログラムするため、更新可能な持続時間と振幅とを有する矩形パルスの電流信号を前記相変化物質に印加するステップと、
前記相変化物質の抵抗を測定するステップと、
前記測定された抵抗が前記所定の抵抗範囲を下回る場合、前記持続時間をより短く、前記振幅をより高くなるよう更新し、前記測定された抵抗が前記所定の抵抗範囲を上回る場合、前記振幅をより低くなるよう更新するステップと、
を有し、
前記印加するステップは、前記所定の抵抗範囲より低い抵抗に前記相変化物質を設定するための持続時間と振幅とを有する矩形パルスの電流信号を前記相変化物質に初期的に印加し、
前記測定された抵抗が前記所定の抵抗範囲内になるまで、前記印加するステップ、前記測定するステップ及び前記更新するステップを繰り返す方法。
【請求項２】
前記複数の抵抗状態は、設定された抵抗を有する設定抵抗状態と、リセットされた抵抗を有するリセット抵抗状態と、前記設定された抵抗より大きく、前記リセットされた抵抗より小さい抵抗を有する複数の中間抵抗状態とを含む、請求項１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相変化物質をプログラミングする技術に関する。
【背景技術】
【０００２】
記憶装置に使用される相変化物質は、少なくとも２つの相異なる状態を示し、このため、データの１ビットを格納するのに利用可能である。これらの状態は、非晶質（ａｍｏｒｐｈｏｕｓ）状態と結晶（ｃｒｙｓｔａｌｌｉｎｅ）状態と呼ばれるかもしれない。これらの状態は、非晶質状態が一般に結晶状態より大きな抵抗を示すことから識別されるかもしれない。一般に、非晶質状態は、より無秩序な原子構造を伴う。
【０００３】
メモリセルの相変化物質は、当該物質の抵抗を変更することによりプログラムされるかもしれない。しかしながら、物質の変化、製造プロセス及び動作環境により、相変化物質はプログラムされた後、相変化物質の抵抗は変動するかもしれない。従って、当初１つの状態にプログラムされたいくつかのセルは、プログラム後は異なる状態に好ましくなく変化するかもしれないし、あるいはいくつかのセルの抵抗はこれら状態間の適切な検知マージンを提供しないレベルに変動するかもしれない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、上記問題点に鑑み、記憶装置に好適に利用される相変化物質をプログラミングする方法を提供することである。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明の一特徴は、相変化物質をプログラミングする方法であって、設定された抵抗を有する設定抵抗状態と、リセットされた抵抗を有するリセット抵抗状態と、前記設定された抵抗より大きく、前記リセットされた抵抗より小さい抵抗を有する複数の中間抵抗状態とを含む複数の抵抗状態を有する相変化物質を提供するステップと、第１抵抗を有する前記相変化物質の第１中間抵抗状態を含む前記相変化物質の第１メモリ状態を規定するステップと、前記第１抵抗を上回る第２抵抗を有する前記相変化物質の第２中間抵抗状態を含む前記相変化物質の第２メモリ状態を規定するステップと、前記相変化物質を前記第１メモリ状態と前記第２メモリ状態との一方にプログラミングするステップとを有し、前記プログラミングするステップは、第１プログラミング信号と第２プログラミング信号とを前記相変化物質に印加する方法に関する。
【０００６】
本発明の他の特徴は、相変化物質をプログラミングする方法であって、設定された抵抗を有する設定抵抗状態と、リセットされた抵抗を有するリセット抵抗状態と、前記設定された抵抗より大きく、前記リセットされた抵抗より小さい抵抗を有する複数の中間抵抗状態とを含む複数の抵抗状態を有する相変化物質を提供するステップと、前記相変化物質を第１抵抗ターゲットを有する第１メモリ状態にプログラミングするステップとを有し、前記プログラミングするステップは、前記相変化物質を第１抵抗を有する第１抵抗状態に変化させる第１プログラミング信号と、前記相変化物質を前記第１抵抗ターゲットに変化させる第２プログラミング信号とを印加することを含む方法に関する。
【発明の効果】
【０００７】
本発明によると、記憶装置に好適に利用される相変化物質をプログラミングする方法を提供することが可能となる。
【発明を実施するための最良の形態】
【０００８】
図１を参照するに、一実施例による計算システム１００が示される。計算システム１００は、例えば、携帯情報端末（ＰＤＡ）、双方向ページャ、携帯電話、携帯コンピュータ、デスクトップコンピュータ、ワークステーション、サーバ、ビデオ装置などの各種アプリケーションにおいて利用されるかもしれない。しかしながら、請求される主題の範囲及び適用は、これらの例に決して限定されるものでないということは指摘されるべきである。
【０００９】
本実施例では、計算システム１００は、互いにバス１２０を介し接続されるプロセッサ１０５、メモリコントローラ１１０及び記憶装置１１５から構成されてもよい。バス１２０は、例えば、計算システム１００の一部から他の部分にデータを送信するためのデータ群を有するデータパスであってもよい。
【００１０】
請求される主題の範囲はこの点に限定されるものではないが、プロセッサ１０５は、例えば、１以上のマイクロプロセッサ、デジタル信号プロセッサ、マイクロコントローラなどから構成されてもよい。プロセッサ１０５は、ソフトウェアプログラムやオペレーティングシステムなどのソフトウェアプロセスを実行するようにしてもよく、ここでは、ソフトウェアプロセスはデータ及び/または命令などのデジタル情報を利用するかもしれない。
【００１１】
一部の実施例では、プロセッサ１０５と共にメモリコントローラ１１０が、記憶装置１１５を制御するかもしれない。例えば、メモリコントローラ１１０は、プロセッサ１１０、メモリコントローラ１１０及び記憶装置１１５の間のなど、計算システム１００の内部での情報の転送を制御するかもしれない。すなわち、メモリコントローラ１１０は、記憶装置１１５に対する書き込みまたは読み出し動作に関する制御信号、アドレス信号及びデータ信号を生成するかもしれない。ある書き込みまたは読み出し動作は、記憶装置１１５への情報の書き込み、あるいは記憶装置１１５からの情報の読み出しに同時に関するものであるかもしれない。
【００１２】
記憶装置１１５は、格納装置と呼ばれるかもしれず、プロセッサ１０５により実行されるソフトウェアプログラムやオペレーティングシステムにより用いられるデータまたは命令などの情報を格納するよう構成されるかもしれない。請求される主題の範囲はこの点に限定されるものではないが、一部の実施例では、記憶装置１１５は、相変化物質などの記憶物質を含む複数のメモリセルから構成されるメモリアレイであってもよい。相変化物質の一例として、情報を格納するため異なるメモリ状態にプログラム可能なカルコゲニド物質があげられる。この物質は、例えば、比較的非晶質な状態から比較的結晶または多結晶な状態への可逆構造相変化を示すカルコゲニド合金であってもよい。可逆構造のため温度変化に反応して、相変化物質は非晶質状態から結晶状態に変化し、その後非晶質状態に戻る（その逆もある）かもしれない。多結晶状態とは、相変化物質の一部が非晶質のままとなる可能性により複数の粒界結晶が存在する状態として定義されるかもしれない。
【００１３】
様々な相変化合金が使用されてもよい。例えば、周期表の第５列の１以上の元素を含むカルコゲニド合金が記憶装置１１５において利用されてもよい。例えば、記憶装置１１５はＧｅＳｂＴｅ合金から構成されるかもしれない。
【００１４】
ある体積のカルコゲニド合金が、高抵抗状態と低抵抗状態との間で可逆的に変化する不揮発性プログラマブルレジスタとして機能するようメモリセルに集積されてもよい。相変化物質の結晶化は、温度と当該温度に物質が滞留した時間の両方の結果であるかもしれない。従って、相変化は、相変化物質を流れる電流を利用した抵抗熱により引き起こされる。一部の実施例では、プログラマブルレジスタは、結晶状態（低抵抗）と非晶質状態（高抵抗）との間の抵抗の４０倍以上の動的領域を示しかもしれず、１つのメモリセルへの複数ビットの格納を可能にする複数の中間状態を表すことが可能である。従って、相変化物質の抵抗は、情報を相変化物質に格納するよう変更され、相変化物質に格納された情報は、物質の抵抗を測定することにより読み出されるかもしれない。
【００１５】
例えば、１ビットのデータを格納するバイナリシステムでは、第１状態は「１」状態または「セット」状態として定義され、第２状態は「０」状態または「リセット」状態として定義することができ、請求される主題が限定されるものではないが、リセット状態は実質的な非晶質状態として定義され、セット状態は実質的な結晶状態として定義されてもよい。
【００１６】
マルチレベルセル（ＭＬＣ）動作では、相変化物質は、複数のデータビットを格納するため複数の状態を表すのに利用され、３以上の状態を有する相変化物質の状態変更は、当該相変化物質の抵抗/伝導性を変化させることにより実現されてもよい。例示のため、ここでの実施例は、各メモリセルに対し２ビットを格納し、４つの状態を利用するバイナリシステムを説明する。（０，０）状態は、実質的な非晶質（高抵抗）状態として定義され、（１，１）状態は、実質的な結晶（低抵抗）状態として定義され、（０，１）状態及び（１，０）状態は、実質的な非晶質状態と実質的な結晶状態との間の中間状態である。これらの中間状態は、不均一（ｈｅｔｅｒｏｇｅｎｅｏｕｓ）状態と呼ばれるかもしれない。さらに、実質的な非晶質状態は、相対的な非晶質状態または一般的な非晶質状態と呼ばれ、実質的な結晶状態は、相対的な結晶状態または一般的な結晶状態と呼ばれる。４状態の例では、相変化物質の４つの状態は、以下の抵抗関係を有すると定義される。すなわち、状態（０，０）における相変化物質の抵抗は、状態（０，１）の相変化状態の抵抗より大きく、状態（０，１）における相変化物質の抵抗は、状態（１，０）の相変化状態の抵抗より大きく、状態（１，０）における相変化物質の抵抗は、状態（１，１）の相変化状態の抵抗より大きい。
【００１７】
バイナリ２ビット単位セルシステムが例示のため説明されるが、請求される主題の範囲はこれに限定されるものでない。請求される主題の原理は、相変化物質が３以上の状態を有する任意のシステムに同様にして適用可能である。例えば、非バイナリシステムでは、メモリ状態は、３または他の複数の非バイナリベースとすることができる。
【００１８】
図２を参照するに、一実施例による記憶装置１１５が示される。記憶装置１１５は、相変化物質から構成されるメモリセル１４０〜１４３の２×２のアレイ１３９を有する。２×２のアレイ１３９が図２において示されているが、請求される主題の範囲は、これに限定されるものでない。例えば、記憶装置１１５は、より大きなメモリセルアレイを有するものであってもよい。
【００１９】
メモリセル１４０〜１４３のプログラミングは、１以上の書き込み動作と１以上の読出し動作から構成される。記憶装置１１５は、書き込みまたは読出し動作に対してアレイ１３９のあるセルを選択するため、列ライン１３０及び１３１と、行ライン１３２及び１３３とを有する。メモリセル１４０〜１４３は列ライン１３０と１３１に接続され、セル分離要素（ダイオード１４６〜１４９など）を介し行ライン１３２と１３３に接続されるかもしれない。従って、あるメモリセル（たとえば、メモリセル１４０など）が選ばれると、それに関連する列ライン（例えば、１３０など）がＨｉｇｈ駆動され、関連する行ライン（例えば、１３２など）がＬｏｗ駆動され、当該メモリセルに電流が駆動される。ダイオード１４６〜１４９はまた、ソースが接地され、ゲートがデコードされ、ドレインが行ラインを駆動するＮチャネルＭＯＳ装置などのスイッチとして実現されてもよい。
【００２０】
本実施例では、記憶装置１１５はさらに、書き込み動作を実行する信号生成装置１６０と、読出し動作を実行する読出し装置１５０と、読出し及び書き込み動作を支援するためのタイミング信号を生成するタイミング装置１７０とを有する。信号生成装置１６０は、メモリセル１４０〜１４３に印加されるプログラミング信号を生成するよう構成される。例えば、信号生成装置１６０は、図３及び４に示されるプログラミング信号の生成及び印加を行うよう構成されてもよい。ＭＬＣ動作では、読出し装置１５０は、プログラミング中にメモリセル１４０〜１４３の状態をチェックするのに利用されてもよい。例えば、読出し装置１５０は、あるメモリセルのメモリ物質が、それへのプログラミング信号の印加後に２以上の可能な状態の１つの選択された状態にあるか判断するため、確認動作を実行するのに利用される。
【００２１】
読出し装置１５０は、メモリセル１４０〜１４３に格納される情報を読出すための回路を有する。一例として、読出し装置１５０は、メモリセル１４０に沿った電圧の展開を生成するメモリセル１４０を介し電流を誘導させるための回路を有するものであってもよい。高い電圧は、当該セルが相対的に高い抵抗状態にあることを示し、低い電圧は、当該セルが相対的に低い抵抗状態にあるということを示す。図６を参照して、読出し装置の一例が説明される。
【００２２】
上述のように、相変化物質の結晶化は、温度と当該温度における物質の経過時間の結果であるかもしれない。一部の実施例では、異なる振幅と持続時間を有するプログラミング信号（例えば、電流信号など）を相変化物質に印加することにより、様々な持続時間に対して相変化物質を加熱し、その結果、相変化物質の抵抗を変化させるかもしれない。さらに、プログラミング信号がメモリセルに印加された後、当該メモリセルが所望の状態にプログラムされたか判断するため、相変化物質の抵抗が読み出される。プログラミング信号を印加し、メモリセルの抵抗を読出しまたは検証する上記プロセスは、メモリセルをプログラミングするためのフィードバックアプローチと呼ばれるかもしれない。
【００２３】
一例として、メモリセル１４０を所定の状態に、すなわち、所定の抵抗範囲内の所定の抵抗にプログラムするため、相対的に長い持続時間と相対的に低い振幅を有する電流信号が、メモリセル１４０の相変化物質の抵抗を相対的に低い抵抗レベルに設定するため、メモリセル１４０にまず印加される。その後、相変化物質の抵抗の詳細な調整が、相対的に短い持続時間と様々な振幅を有する信号を印加することにより行われる。これらの信号をメモリセル１４０に印加することにより、メモリセル１４０の相変化物質の抵抗は所望の抵抗または所望の抵抗範囲内に設定される。
【００２４】
初期信号に続いて、初期信号印加後、メモリセル１４０の相変化物質の結果として得られる抵抗を判断するため、読出し動作が実行される。初期信号後に目標とする抵抗が実現されていない場合、初期信号より相対的に短い持続時間と相対的に大きな振幅を有する信号が、相変化物質の抵抗を変化させるためメモリセル１４０に印加される。相変化物質の抵抗を判断するのに、他の読出し動作が実行されてもよい。目標とする抵抗が第２の信号の印加後に実現されていない場合、第２信号と同一または異なる持続時間及び振幅を有する他の信号が、抵抗をさらに微増減するためメモリセルに印加されてもよい。同一または異なる持続期間と振幅を有する信号を印加することにより、メモリセル１４０の抵抗がメモリセルに格納されている情報を正確に読み出すのに適切であると判断される範囲内に属するまで繰り返されてもよい。すなわち、メモリセル１４０の相変化物質の抵抗は、適切なマージンが隣接するメモリ状態間に存在するよう調整されてもよい。例えば、適切なマージンを与えるため、所望の抵抗レベル周辺の範囲が、隣接状態間に重複がないように十分狭く画定され、また隣接状態間の重複していないスペースが読み出し装置による２つの隣接状態を識別する閾値に適応するのに適切なものとなるよう画定されてもよい。
【００２５】
結果として生じる抵抗が目標とする抵抗を下回る場合、相対的に大きな振幅を有する信号が以降において印加される。他方、結果として生じる抵抗が目標とする抵抗を上回る場合、相対的に小さな振幅を有する信号が以降において印加される。この結果、相対的に長い持続時間の信号に続いて、相対的に短い持続時間と同一または異なる振幅を有する信号を印加することにより、正確な抵抗を獲得することができる。さらに、様々な持続時間を有する信号を提供することにより、同一の持続時間を有する複数の信号を適用することと比較して、相対的に高速なプログラミング動作を提供することができる。
【００２６】
図３を参照するに、請求される主題の一実施例による複数のプログラミング信号（２００〜２０７）が示される。図３において、異なる時間Ｔ０〜Ｔ１６が時間軸上に示され、異なる電流Ｉ０〜Ｉ５が電流軸上に示される。
【００２７】
図３に示される実施例では、信号２００〜２０７は様々な振幅及び/または持続時間を有する実質的に矩形の電流であり、プログラムすべきメモリセル１４０〜１４３（図２）に印加される。特に、信号２００〜２０７が、相変化物質の抵抗を設定するためにメモリセル１４０〜１４３の相変化物質を加熱するようメモリセル１４０〜１４３に印加され、これにより、関連するメモリセルの状態が設定される。
【００２８】
信号の持続時間（例えば、信号の幅またはパルス幅など）は、当該信号の始まりと終わりの間の時間を測定することにより決定される。例えば、最小振幅Ｉ０と最大振幅Ｉ１を有する信号２００は、時間Ｔ１において始まり、時間Ｔ２において終わる。このため、持続時間はＴ２−Ｔ１となる。
【００２９】
一実施例では、メモリセル１４０〜１４３の相変化物質が３以上の状態を有するものとして定義されるＭＬＣ動作では、信号２００〜２０７は、あるメモリセルの相変化物質の状態を３以上の状態の１つに設定するのに使用される。例えば、信号２００〜２０７は、メモリセル１４０の相変化物質を状態（１，１）に配置するのに利用されるかもしれない。言い換えると、状態（１，１）に対応する所定の抵抗または所定の抵抗範囲内の抵抗レベルにメモリセル１４０の抵抗を変化させるため、信号２００〜２０７がメモリセル１４０に印加されるかもしれない。一例として、状態（１，１）は、メモリセル１４０の相変化物質の抵抗がおよそ９．５〜１０．５キロオームの範囲内に属する状態として定義されてもよい。
【００３０】
一実施例では、信号２０１〜２０７より相対的に小さい振幅と相対的に長い持続時間を有する信号２００が、メモリセル１４０の相変化物質の抵抗を約６キロオームなどの相対的に低い抵抗レベルに設定するため、メモリセル１４０に初期的に印加される。請求される主題の範囲を限定するものではないが、一例として、信号２００は約１ミリアンペアの振幅と約５００ナノ秒の持続時間または幅を有するかもしれない。理解されるように、あるプログラミング信号に対するメモリ物質の結果として生じる抵抗は、物質の変化、製造プロセス及び動作環境により変動するかもしれない。
【００３１】
信号２００をメモリセル１４０に印加した後、メモリセル１４０の抵抗が測定されてもよい。本例では、信号２００の印加後のメモリセル１４０の相変化物質の抵抗は、約９．５〜１０．５キロオームの目標とする抵抗範囲を下回る約６キロオームとなる。
【００３２】
以前に印加された信号より相対的に大きな振幅を有する信号をメモリセル１４０に印加することにより、メモリセル１４０の相変化物質の抵抗は大きくなる。メモリセル１４０の相変化物質の抵抗を変更するため、信号２００の後に信号２０１と２０２が印加されてもよい。本実施例では、信号２００の持続時間（Ｔ２−Ｔ１）は信号２０１の持続時間（Ｔ４−Ｔ３）より大きく、また信号２０２の持続時間（Ｔ６−Ｔ５）より大きい。さらに、信号２００の最大振幅（Ｉ１）は信号２０１及び２０２の最大振幅（Ｉ２）より小さい。一例として、信号２０１と２０２の各々は、約５０ナノ秒の持続時間を有する。本例では、信号２０１を印加した後、相変化物質の抵抗は約７．４キロオームに増大する。以前に印加した信号にほぼ等しい振幅及び持続時間を有する信号を印加することにより、メモリセル１４０の相変化物質の抵抗を比較的小さな変化量だけ増減することができる。本例では、信号２０１に引き続き信号２０２をメモリセル１４０に印加することにより、メモリセル１４０の相変化物質の抵抗を約７．７キロオームに増やすことができる。
【００３３】
メモリセル１４０の相変化物質の抵抗を変更するため、信号２０２の後に信号２０３と２０４がメモリセル１４０に印加されてもよい。本実施例では、信号２０３の持続時間（Ｔ８−Ｔ７）と信号２０４の持続時間（Ｔ１０−Ｔ９）は、信号２０２の持続時間より短い。さらに、信号２０３と２０４の最大振幅（Ｉ３）は、信号２０２の最大振幅（Ｉ２）より大きい。一例として、信号２０３と２０４の各々は、約１０ナノ秒の持続時間を有する。本例では、信号２０３を印加した後、メモリセル１４０の相変化物質の抵抗は、約９キロオームに増大する。信号２０３に引き続き信号２０４をメモリセル１４０に印加することにより、メモリセル１４０の相変化物質の抵抗を約８．８キロオームまで下げることができる。
【００３４】
メモリセル１４０の相変化物質の抵抗を変更するため、信号２０４の後に信号２０５と２０６がメモリセル１４０に印加されてもよい。本実施例では、信号２０５の持続時間（Ｔ１２−Ｔ１１）と信号２０６の持続時間（Ｔ１４−Ｔ１３）は、信号２０４の持続時間とほぼ等しい。さらに、信号２０５と２０６の最大振幅（Ｉ５）は、信号２０４の最大振幅（Ｉ３）より大きい。一例として、信号２０５と２０６の各々は、約３ミリアンペアの最大振幅と約１０ナノ秒の持続時間を有する。本例では、信号２０５を印加した後、メモリセル１４０の相変化物質の抵抗は、約１１キロオームに増大する。信号２０５に引き続き信号２０６をメモリセル１４０に印加することにより、メモリセル１４０の相変化物質の抵抗は約１１キロオームに設定される。本例では、メモリセル１４０の相変化物質の抵抗は、信号２０５と２０６を印加した後には約１１キロオームとなり、相変化物質の抵抗が目標とする抵抗範囲を上回ることから、オーバーシュート（ｏｖｅｒｓｈｏｏｔ）状態と呼ばれるかもしれない。
【００３５】
信号２０６の後に、信号２０７がメモリセル１４０に印加される。本実施例では、信号２０７の持続時間（Ｔ１６−Ｔ１５）は信号２０６の持続時間とほぼ等しく、信号２０７の最大振幅（Ｉ４）は信号２０６の最大振幅（Ｉ５）より小さい。一例として、信号２０７は、約２．５マイクロアンペアの最大振幅と約１０ナノ秒の持続時間を有する。本例では、信号２０７を印加した後、メモリセル１４０の相変化物質の抵抗が約１０キロオームに下げられる。
【００３６】
信号２００〜２０７の印加後に目標抵抗に達したか判断するため、メモリセル１４０の相変化物質の抵抗が測定される。本例では、目標抵抗レベルには信号２０７の印加後に到達する。
【００３７】
図３を参照して示される実施例では、８つの信号がメモリセル１４０を選択された抵抗にプログラムするため使用されるが、このことは請求される主題を限定するものではない。他の実施例では、８以外の個数の信号を用いて、メモリセルを所定の抵抗にプログラムされるかもしれない。例えば、一部の実施例では、異なる持続時間と異なる振幅を有する１〜３個までの信号がメモリセルを所定の状態にプログラムするため、メモリセルのメモリ物質に印加されてもよい。
【００３８】
図４を参照するに、請求される主題の一実施例に従う複数のプログラミング信号（４００〜４０８）が示される。図４では、異なる時間Ｔ０〜Ｔ１９が時間軸上に示され、異なる電流Ｉ０〜Ｉ６が電流軸に示される。
【００３９】
信号４００〜４０８は、これらの信号が各自の最大レベルに到達する前、あるいは到達したときに発生するリード部分と、信号が各自の最大レベルに到達した後に発生するトレイル部分と、リード部分とトレイル部分との間の中間部分とを有する。例えば、信号４００は、リード部分４１１と、中間部分４１２とトレイル部分４１３とを有し、信号４０１は、リード部分４１５と、中間部分４１６と、トレイル部分４１７とを有する。
【００４０】
図４に示される実施例では、信号４００〜４０８は電流パルスであり、信号４００は信号４０１〜４０８より実質的に大きなフォール時間（ｆａｌｌ  ｔｉｍｅ）を有する。信号のフォール時間は、トレイル部分が最大レベルから最小レベルに低下する時間として定義されるかもしれない。他の実施例では、このフォール時間は、トレイル部分が最大レベルの９０％から１０％まで低下する時間として定義されるかもしれない。一例として、信号４００のフォール時間は、トレイル部分が最大電流振幅Ｉ５から最小電流振幅Ｉ０まで低下するのにかかる時間、すなわち、時間Ｔ３とＴ２との差である。
【００４１】
本実施例では、信号４０１は実質的にゼロのフォール時間を有する。なぜなら、信号４０１のトレイル部分は、時間Ｔ５において最大振幅（Ｉ１）から最小振幅（Ｉ０）に低下するためである。同様に、信号４０２〜４０８のフォール時間は、実質的にゼロである。信号４０１〜４０８は実質的に矩形パルスであり、信号４００は実質的に非矩形パルスである。信号４００はまた、三角パルスと呼ばれるかもしれない。
【００４２】
上述のように、信号生成装置１６０（図２）は、メモリセル１４０〜１４３に印加するプログラミング信号４００〜４０８を生成するよう構成される。一部の実施例では、信号生成装置１６０は、プログラミング信号４００〜４０８のフォール時間を設定する回路を有するかもしれない。例えば、信号生成装置１６０は、プログラミング信号のトレイル部分の傾斜を整形することにより、プログラミング信号のフォール時間を設定する回路を有するかもしれない。信号生成装置１６０は、プログラミング信号のフォール時間を設定するため、レジスタ（図示せず）とキャパシタ（図示せず）から構成される回路を有する。このレジスタとキャパシタは、結果として得られるレジスタとキャパシタの時定数がプログラミング信号のフォール時間を設定するよう選択される。他の実施例では、信号生成装置１６０は、例えば、インテグレータ/ランプ回路、指数及び対数回路などのアナログ波形整形回路からなる波形整形回路（図示せず）を有するものであってもよい。
【００４３】
図４に示される実施例では、信号４０１のリード部分４１５とトレイル部分４１７の傾斜は実質的に垂直になるよう設定され、信号４０１の中間部分４１７の傾斜は実質的に水平になるよう設定される。信号４００は、実質的に垂直な傾斜に設定されたリード部分４１１と、実質的に水平な傾斜に設定された中間部分４１２と、負の傾斜に設定されたトレイル部分４１３とを有する。
【００４４】
プログラミング信号の減衰または傾斜するトレイル部分がメモリセルを所望の状態に配置するのに十分な速さで相変化メモリ物質を冷却することができるようにフォール時間を設定することにより、プログラミング信号は整形される。例えば、相変化物質に印加されるプログラミング信号のフォール時間は、相変化物質の抵抗を低下させるため長くされ、他方、相変化物質の抵抗を大きくするため、プログラミング信号のフォール時間は短くされる。
【００４５】
一部の実施例では、信号生成装置１６０は、メモリセルの相変化物質を非晶質温度まで加熱し、相変化物質を実質的に非晶質状態に配置するのに十分な振幅にプログラミング信号の振幅を設定するかもしれない。相変化物質を実質的に非晶質状態に維持するため、相変化物質は急速に冷却される。これは、印加されるプログラミング信号に対する相対的に速いフォール時間を有することにより実現されるかもしれない。
【００４６】
あるいは、相変化物質が相対的に低い抵抗を有するように相変化物質を多結晶状態に置くため、信号生成装置１６０は、相変化物質を非晶質温度に加熱するのに十分な振幅にプログラミング信号の振幅を設定し、メモリ物質が非晶質温度に到達した後、相変化メモリ物質が多結晶状態となるのに十分な速さで冷却されてもよい。
【００４７】
上記説明から理解されるように、異なる振幅、持続時間及びフォール時間を有する信号をメモリセル１４０〜１４３に印加することにより、相変化物質の抵抗を設定するためメモリセル１４０〜１４３の相変化物質の加熱及び冷却が行われ、これにより、関連するメモリセルの状態を設定することができる。言い換えると、一部の実施例では、相変化物質の抵抗を所望の抵抗に設定するようプログラミングの持続時間と振幅が選択される。さらに、信号のフォール時間は、相変化物質の抵抗を所望の抵抗に設定するよう制御される。
【００４８】
メモリセル１４０〜１４３の相変化物質が３以上の状態を有するＭＬＣ動作では、信号４００〜４０８は、あるメモリセルの相変化物質の状態を３以上の状態の１つに設定するのに用いられる。例えば、信号４００は、状態（１，１）などの実質的な結晶状態にメモリセル１４０の相変化物質を置くのに利用されるかもしれない。信号４０１と４０２は、状態（１，０）などの中間状態にメモリセル１４０の相変化物質を置くのに利用されるかもしれない。信号４０３と４０４は、状態（０，１）などの他の中間状態にメモリセル１４０の相変化物質を置くのに利用されてもよい。信号４０５と４０６は、状態（０，０）などの実質的な非晶質状態にメモリセル１４０の相変化物質を置くのに利用されるかもしれない。
【００４９】
他の実施例では、信号４００〜４０８は、フィードバックアプローチを利用してメモリセルの状態を設定するのに利用されるかもしれない。例えば、メモリセル１４０を状態（１，１）などの所望の状態に設定するため、信号４００は、メモリセル１４０に初期的に印加されるかもしれない。その後、読出し装置１５０（図２）は、メモリセル１４０が（１，１）の選択された状態にプログラムされたか判断するため、検証動作を実行するのに利用されてもよい。例えば、読出し装置１５０は、メモリセル１４０の相変化物質の抵抗を測定し、相変化物質の抵抗が目標とする抵抗を上回っているか、あるいは下回っているか判断するため、この測定された抵抗と基準抵抗を比較する。信号４００の印加後、プログラミング信号４０１〜４０８をメモリセル１４０に以降において印加することにより、相変化物質の抵抗が変更される。メモリセル１４０を少なくとも３つの状態の１つにプログラムするため、同一のまたは異なる振幅、持続時間及びフォール時間を有するプログラミング信号を印加する繰り返しのプロセスは、相変化物質の所望の状態（例えば、所望の抵抗など）が実現されるまで繰り返される。
【００５０】
一例として、メモリセル１４０の相変化物質の抵抗を約８〜９キロオームの範囲内の抵抗レベルに設定するため、信号４００〜４０８が利用されてもよい。本例では、信号４０１〜４０８より相対的に大きな振幅、相対的に大きなフォール時間及び相対的に長い持続時間を有する信号４００が、メモリセル１４０の相変化物質の抵抗を、例えば、約５キロオームなどの相対的に低い抵抗レベルに設定するためメモリセル１４０に初期的に印加される。本例では、信号４００は、約３ミリアンペアの最大振幅（Ｉ５）と、約１．１マイクロ秒の持続時間（Ｔ３−Ｔ１）及び約１マイクロ秒のフォール時間（Ｔ３−Ｔ２）を有するかもしれない。信号４００をメモリセル１４０に印加した後、メモリセル１４０の抵抗が測定される。
【００５１】
信号４００の後に、信号４０１と４０２がメモリセル１４０に印加される。信号４０１と４０２の各々は、約１ミリアンペアの最大振幅と約３０ナノ秒の持続時間を有する。本例では、信号４０１の印加後、メモリセル１４０の相変化物質の抵抗が約６キロオームに増大される。信号４０１に引き続き信号４０２をメモリセル１４０に印加することにより、メモリセル１４０の相変化物質の抵抗を約６．３キロオームに増大させることができる。
【００５２】
信号４０２の後に、信号４０３と４０４がメモリセル１４０に印加される。信号４０３と４０４の各々は、約１．５ミリアンペアの最大振幅と約５ナノ秒の持続時間を有する。本例では、信号４０３をメモリセル１４０に印加した後、メモリセル１４０の相変化物質の抵抗が約７キロオームに増大される。信号４０３に引き続き信号４０４をメモリセル１４０に印加することにより、メモリセル１４０の相変化物質の抵抗を約７．５キロオームに設定する。
【００５３】
信号４０４の後に、信号４０５と４０６がメモリセル１４０に印加される。信号４０５と４０６の各々は、約２．５ミリアンペアの最大振幅と約５ナノ秒の持続時間を有する。本例では、信号４０５をメモリセル１４０に印加した後、メモリセル１４０の相変化物質の抵抗が約９．５キロオームに増大される。信号４０５に引き続き信号４０６をメモリセル１４０に印加することにより、メモリセル１４０の相変化物質の抵抗を約９．５キロオームに設定する。
【００５４】
メモリセル１４０の相変化物質の抵抗を変更するため、信号４０６の後に、信号４０７と４０８がメモリセル１４０に印加される。本例では、信号４０７の持続時間（Ｔ１７−Ｔ１６）は信号４０６の持続時間にほぼ等しく、信号４０８の持続時間（Ｔ１５−Ｔ１４）は信号４０７の持続時間にほぼ等しい。さらに、信号４０７と４０８の最大振幅（Ｉ３）は信号４０６の最大振幅（Ｉ４）より小さい。一例として、信号４０７と４０８の各々は、約２ミリアンペアの最大振幅と約５ナノ秒の持続時間を有する。本例では、信号４０７をメモリセル１４０に印加した後、メモリセル１４０の相変化物質の抵抗は約８．２キロオームに低下される。信号４０７に引き続き信号４０８をメモリセル１４０に印加することにより、メモリセル１４０の相変化物質の抵抗は約８．５キロオームに設定される。
【００５５】
信号４０１〜４０８の印加後に目標とする抵抗に到達したか判断するため、メモリセル１４０の相変化物質の抵抗が測定される。本例では、目標とする抵抗レベルには、信号４０７と４０８の印加後に到達する。
【００５６】
図５を参照するに、請求される主題の一実施例によるメモリセルのプログラミング特性が示される。図５のプログラミング特性は、様々な電流レベル（Ｉ１〜Ｉ１０）を有する電流信号がメモリセルに印加された後のメモリセルの結果として生じる抵抗レベル（５０１〜５１０）を有する。図５では、異なる抵抗レベルＲ１〜Ｒ１０が抵抗軸に示され、異なる電流レベルＩ０〜Ｉ１０が電流軸に示される。図５に示される例では、あるメモリセルにより大きな電流を印加することにより、メモリセル内により大きな抵抗レベルが生じる。
【００５７】
図５に示される例では、結果として得られる抵抗レベル５０１、５０２及び５０３は、抵抗の下限Ｒ１と上限Ｒ２を有する抵抗範囲内にある。結果として得られる抵抗レベル５０４及び５０５は、抵抗の下限Ｒ２と上限Ｒ３を有する抵抗範囲内にある。結果として得られる抵抗レベル５０６は、抵抗の下限Ｒ３と上限Ｒ４を有する抵抗範囲内にある。結果として得られる抵抗レベル５０７は、抵抗の下限Ｒ５と上限Ｒ６を有する抵抗範囲内にある。結果として得られる抵抗レベル５０８は、抵抗の下限Ｒ６と上限Ｒ７を有する抵抗範囲内にある。結果として得られる抵抗レベル５０９は、抵抗の下限Ｒ７と上限Ｒ８を有する抵抗範囲内にある。結果として得られる抵抗レベル５１０は、抵抗の下限Ｒ８と上限Ｒ９を有する抵抗範囲内にある。
【００５８】
一部の実施例では、あるメモリ物質をプログラミングすることにより、当該メモリ物質の抵抗を抵抗スペクトルの相対的に低い抵抗範囲内のある抵抗レベルへの設定に限定することにより制御されてもよい。例えば、図５を参照して示されるメモリセルは、少なくとも２つの抵抗範囲（例えば、抵抗Ｒ１とＲ５により画定される相対的に低い抵抗領域と、抵抗Ｒ５とＲ１０により画定される相対的に高い抵抗領域）を有する。一部の実施例では、メモリセルの抵抗への格納を相対的に低い抵抗範囲に限定するため、メモリセルの抵抗のみが、メモリセルへの情報の格納中に相対的に低い抵抗範囲の抵抗レベルに設定されるかもしれない。他の実施例では、あるメモリセルの抵抗プログラミング動作の範囲は、相対的な結晶動作領域に限定されるかもしれない。メモリセルのプログラミングを限定するため、メモリセルの抵抗を相対的に低い抵抗領域または相対的な結晶動作領域のみに設定することにより、システムの電力消費を抑えることができる。メモリをプログラムするのに低い電流レベルが使用されるため、より少ない電力消費が実現される。さらに、より低い電流レベルによるプログラミングによりメモリセルの動作温度を抑えることが可能となるため、メモリセルの持続期間は増大する。またいくつかのメモリでは、動作温度の変動に従い、物質の抵抗が変動する。メモリ物質のプログラミングを相対的に低い抵抗に限定することにより、メモリセルのプログラムされた抵抗の変動を抑えることができる。
【００５９】
一部の実施例では、低い抵抗状態は高い抵抗状態と比較して低い温度係数を有するため、プログラミング信号の持続時間と振幅は、相変化物質の抵抗を温度による相対的に低い抵抗範囲の下位部分に設定するよう選択される。一部の実施例では、低い電流によってだけでなく、より広くかつさらに広くなるパルス幅により、高い抵抗をより低くなるよう調整される。さらに、信号のフォール時間は、相変化物質の抵抗を相対的に低い抵抗範囲の下位部分に設定するよう制御される。
【００６０】
一例として、図５は、メモリセル１４０（図２）をプログラミングするためのプログラミング特性を示す。請求される主題の範囲はこれに限定されるものではないが、抵抗Ｒ０〜Ｒ１０はそれぞれ、０オーム、１０キロオーム、２０キロオーム、３０キロオーム、４０キロオーム、５０キロオーム、６０キロオーム、７０キロオーム、８０キロオーム、９０キロオーム及び１００キロオームの抵抗レベルに対応するものであってもよい。電流Ｉ０〜Ｉ１０はそれぞれ、０アンペア、１ミリアンペア、１．２ミリアンペア、１．３ミリアンペア、１．４ミリアンペア、１．５ミリアンペア、１．６ミリアンペア、１．７ミリアンペア、１．８ミリアンペア、１．９ミリアンペア及び２ミリアンペアの電流レベルに対応するものであってもよい。本例では、メモリセル１４０のプログラミングは、プログラミング抵抗範囲を約０オーム（Ｒ０など）から約４０キロオーム（Ｒ４など）までの抵抗範囲に限定することにより制御される。本例では、これは、許容されるプログラミング信号を約０アンペア（Ｉ０など）から約１．６ミリアンペア（Ｉ６）までの電流を有する信号に限定することにより実現される。理解されるように、プログラミングを選択された抵抗範囲に限定することは、複数の抵抗レベルがメモリセルにおいて実現されるため、メモリセルへの単一ビットまたは複数ビットの格納を可能にするかもしれない。
【００６１】
他方他の実施例では、メモリセルの抵抗は、メモリセルへの格納を相対的に高い抵抗範囲に限定するため、メモリセルへの情報の格納中に相対的に高い抵抗範囲の抵抗レベルにのみ設定される。例えば、図５を参照して示されるメモリセルのプログラミングは、プログラミング抵抗範囲を抵抗Ｒ５からＲ１０までの相対的に高い抵抗範囲に限定することにより制御されてもよい。
【００６２】
さらに一部の実施例では、ある抵抗レベルを達成するのにどのプログラミング特性が利用されるか格納するための学習アルゴリズムが提供されるかもしれない。例えば、図５に示される例では、電流Ｉ１〜Ｉ１０を有する信号が抵抗レベル５０１〜５１０を実現するのに利用される。学習アルゴリズムは、行、列、アレイあるいはチップにより実行されてもよい。上記プログラミング特性は、他のデータ及び命令と共に記憶装置１１５（図１）に格納されてもよい。これらのプログラミング特性は、記憶装置１１５の変動を補償するため、製造中または現場において調整されてもよい。
【００６３】
図６を参照するに、請求される主題による読出し装置１５０の一実施例が与えられる。バイナリＭＬＣ動作では、３つの比較器７１１、７１２及び７１３を利用して、メモリセル１４０などのあるメモリセルのメモリ状態が検出される。比較器７１１〜７１３の非反転入力端子は、メモリセル１４０の抵抗の表示を受け取るためメモリセル１４０に接続される。比較器７１１、７１２及び７１３の反転入力端子はそれぞれ、基準電圧信号ＲＥＦ１、ＲＥＦ２及びＲＥＦ３に接続される。比較器７１１、７１２及び７１３の出力端子はそれぞれ、Ｄフリップフロップ７２１、７２２及び７２３のＤ入力端子に接続される。Ｉｃとラベル付けされたリード電流を利用して、比較器７１１〜７１３の非反転入力端子で受け取られるリード電圧が生成される。このリード電圧はメモリセル１４０の抵抗を表し、このため、メモリセルの状態を示すのに使用される。
【００６４】
基準電圧とリード電圧の比較により、メモリセル１４０の状態を示すのに利用される出力信号Ｃ１、Ｃ２及びＣ３が生成され、これらはフリップフロップ７２１−７２３に格納されてもよい。フリップフロップ７２１−７２３の出力端子は、信号ＯＵＴ１とＯＵＴ２を出力端子において生成するエンコード回路７３０に接続される。
【００６５】
基準電圧信号ＲＥＦ１、ＲＥＦ２及びＲＥＦ３は、ＲＥＦ１＞ＲＥＦ２＞ＲＥＦ３の電圧関係を有する。この構成により、メモリセル１４０の相対的に高い抵抗状態に対し、比較器７１１、７１２及び７１３はそれぞれ、論理Ｈｉｇｈ電位（「Ｈ」）を有する出力信号Ｃ１、Ｃ２及びＣ３を生成し、状態（０，０）と定義されるかもしれない。他方、メモリセル１４０の相対的に低い抵抗状態に対し、比較器７１１、７１２及び７１３はそれぞれ、論理Ｌｏｗ電位（「Ｌ」）を有する出力信号Ｃ１、Ｃ２及びＣ３を生成し、状態（１，１）として定義されるかもしれない。以下の真理値テーブルは、エンコード回路７３０の真理値テーブルの一実施例を示す。
【００６６】
【表１】
0005478861.tif 000002
プログラミング信号の生成に関するタイミングは、タイミング装置１７０（図２）により決定される。タイミング装置１７０は、信号生成装置１６０と読出し装置１５０がメモリセルの抵抗を測定するか（読出し動作またはプログラム検証動作）、あるいは正確なタイミングでのプログラミングパルスを選択されたメモリセルに提供するように、信号生成装置１６０と読出し装置１５０に制御信号を提供する。メモリセルへのアクセスはランダムに行われ、メモリセルは個別にアクセスされてもよいし、あるいは行及び列単位で行われてもよい。
【００６７】
本発明のある特徴が例示及び説明されたが、当業者には多数の改良、置換、変更及び均等物が想到されるであろう。例えば、ここで示された実施例の一部は相変化物質を構成するメモリセルを説明したが、ここで開示された情報を格納するための方法はまた、フラッシュメモリなどの他のメモリ技術に適用可能である。従って、添付された請求項は、本発明の趣旨に属するすべての改良及び変更をカバーするということは理解されるであろう。
【図面の簡単な説明】
【００６８】
【図１】図１は、請求される主題の一実施例による計算システムを示すブロック図である。
【図２】図２は、請求される主題の一実施例による記憶装置を示す概略ブロック図である。
【図３】図３は、請求される主題の一実施例による複数のプログラミング信号を示す。
【図４】図４は、請求される主題の他の実施例による複数のプログラミング信号を示す。
【図５】図５は、請求される主題の他の実施例によるメモリセルのプログラミング特性を示す図である。
【図６】図６は、請求される主題の一実施例による読出し回路を示す。
【符号の説明】
【００６９】
１００  計算システム
１０５  プロセッサ
１１０  メモリコントローラ
１１５  記憶装置
１２０  バス
１４０〜１４３  メモリセル
【図１】
0005478861.tif 000003
【図２】
0005478861.tif 000004
【図３】
0005478861.tif 000005
【図４】
0005478861.tif 000006
【図５】
0005478861.tif 000007
【図６】
0005478861.tif 000008