(57)【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層とゲート絶縁膜を介して重なる領域を有するゲート電極と、
前記半導体層の上方の、有機材料を有する絶縁膜と、
前記有機材料を有する絶縁膜の上方の第１の導電層と、
前記第１の導電層の上方に設けられ、前記第１の導電層及び前記有機材料を有する絶縁膜のコンタクトホールを介して前記半導体層と電気的に接続された第２の導電層と、を有し、
前記第１の導電層の材料は、前記第２の導電層の材料と比較して、抵抗率が低く、且つ、コンタクト界面からの拡散が多く、
前記第２の導電層の材料は、前記第１の導電層の材料と比較して、抵抗率が高く、且つ、コンタクト界面からの拡散が少ないことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１の導電層の材料は、アルミニウムを主成分として含み、
前記第２の導電層の材料は、チタンを主成分として含んでいることを特徴とする半導体装置。
【請求項３】
半導体層と、前記半導体とゲート絶縁膜を介して重なる領域を有するゲート電極と、を形成し、
前記半導体層の上方に、有機材料を有する第１の絶縁膜を形成し、
前記第１の絶縁膜の上方に第１の導電膜を形成し、
前記第１の導電膜を、レジストを用いて加工してマスクを形成し、
前記マスクを用いて、前記第１の絶縁膜に第１のコンタクトホールを形成するとともに、前記レジストを除去し、
前記マスクの上方、及び、前記第１のコンタクトホールに第２の導電膜を形成し、
前記第２の導電膜の上方に、無機材料を有する第２の絶縁膜を形成し、
前記マスクと前記第２の導電膜と前記第２の絶縁膜とを加工して、前記第１の導電層と前記第２の導電層と無機材料を有する絶縁層とを形成し、
前記第１の絶縁膜及び前記無機材料を有する絶縁層の上方に、有機材料を有する第３の絶縁膜を形成し、
前記有機材料を有する第３の絶縁膜のうち、前記無機材料を有する絶縁層の上方に開口を形成し、
前記開口に、保持容量の上部電極として機能することができる領域を有する第３の導電層を形成し、
前記第２の導電層は、前記半導体層とコンタクトする領域と、前記保持容量の下部電極として機能することができる領域と、を有し、
前記第１の導電層の材料は、前記第２の導電層の材料と比較して、抵抗率が低く、且つ、コンタクト界面からの拡散が多く、
前記第２の導電層の材料は、前記第１の導電層の材料と比較して、抵抗率が高く、且つ、コンタクト界面からの拡散が少ないことを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の構成および作製方法に関する。特に半導体薄膜を利用したアクティブマトリクス型液晶表示装置およびその作製方法に関する。また、本願発明は、そのような表示装置を具備した電気光学装置に応用することが可能である。
【０００２】
なお、本明細書中では半導体特性を利用して機能しうる装置全てを半導体装置と呼ぶ。従って、上記特許請求の範囲に記載された半導体装置は、ＴＦＴ等の単体の半導体素子だけでなく、半導体素子で構成した半導体回路や電気光学装置およびそれらを部品として搭載した電気機器をも包含する。半導体素子としては薄膜トランジスタ（ＴＦＴ）が代表的であるが、その他にも絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）、薄膜ダイオード、ＭＩＭ素子、バリスタ素子が挙げられる。
【背景技術】
【０００３】
近年、絶縁性基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）等の半導体素子を用いた半導体装置を作製する技術が急速に発達している。その理由は、液晶表示装置（代表的には、アクティブマトリクス型液晶表示装置）の需要が高まってきたことによる。アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの表示画素に出入りする電荷を表示画素のスイッチング素子により制御して画像を表示するものである。
【０００４】
また、半導体装置は、ＴＦＴ等を用いて形成されたアクティブマトリクス回路、ＩＣ、ＵＬＳＩ、ＶＬＳＩなどの集積回路を有しており、近年、これら集積回路は、益々微細化の一途をたどる傾向があり、サブミクロン領域での加工寸法が要求されている。
【０００５】
そこで、集積回路における半導体素子の各部分のサイズ（配線幅、チャネル幅、コンタクトホールの直径等）を縮小する試みがなされている。特に、微細化技術と多層配線技術とにより径の小さいコンタクトホールの底部で電気的接続をとる必要性が高まっている。
【０００６】
従来では、層間絶縁膜としてＣＶＤ法で成膜される絶縁膜（酸化珪素膜、窒化珪素膜等）がよく使用され、ドライエッチング法やウェットエッチング法を用いてコンタクトホールを形成している。
【０００７】
例えば、酸化珪素膜を薄膜トランジスタの第１の層間絶縁膜に使用する場合、コンタクトホールの形成には、層間絶縁膜と半導体層との選択比及び作業の容易さの点からウェットエッチング法を用いている。ドライエッチング法を用いた場合は、珪素を主成分としている半導体層と酸化珪素膜とは構成主成分が同じため、選択比が低く、膜厚の薄い半導体層が同時に除去される問題があった。
【０００８】
しかしながら、従来よりもさらに微小なコンタクトホールを形成しようとした場合、ウェットエッチング法は、等方性エッチングのため、オーバーエッチングが不可避的に発生してしまい、微細化を妨げていた。例えば、直径２μｍのコンタクトホールを形成しようとした場合、膜厚等にもよるが約２倍以上の直径を有するコンタクトホールが形成されていた。
【０００９】
本発明は、特にサブミクロン領域での薄膜トランジスタの作製方法において、従来よりも微小なコンタクトホール（代表的には２〜３μｍ以下）形成方法に関するものである。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、層間絶縁膜に有機材料を使用し、有機材料でなる層間絶縁膜にコンタクトホールをドライエッチング法を用いて形成する構成とするものである。
【００１１】
従来、ドライエッチング法においてレジストマスクを用いた場合は、構成成分が似ているため、有機材料膜とレジストマスクとの選択比が取りにくく、コンタクトホールの形成、特に微小なコンタクトホールの形成が困難であった。よって、有機材料からなる層間絶縁膜に設けるコンタクトホールの形成にレジストマスクを使用することは避けられていた。
【００１２】
本明細書で開示する発明は、上記問題を解決して微小なコンタクトホールを形成し、集積回路を微細化することを課題とする。
【課題を解決するための手段】
【００１３】
本明細書で開示する本発明の構成は、導電性を有する材料層上に有機材料からなる層間絶縁膜と、前記層間絶縁膜上に第１の金属層と、前記第１の金属層上に第２の金属層とを有し、前記層間絶縁膜に設けられたコンタクトホールの底部で前記導電性を有する材料層と前記第２の金属層が接続されていることを特徴とする半導体装置である。
【００１４】
即ち、上記構成は、前記層間絶縁膜及び前記第１の金属層に設けられたコンタクトホールの底部で前記導電性を有する材料層と前記第２の金属層が接していることを特徴としている。
【００１５】
さらに、他の発明の構成は、薄膜トランジスタ上に有機材料からなる層間絶縁膜と、前記層間絶縁膜上に第１の金属層と、前記第１の金属層上に第２の金属層と、前記層間絶縁膜に設けられたコンタクトホールの底部で前記薄膜トランジスタのソース領域またはドレイン領域と前記第２の金属層が接続されていることを特徴とする半導体装置である。
【００１６】
即ち、上記構成は、図１に示すように第１の層間絶縁膜１１１及び前記第１の金属層１１２に設けられたコンタクトホールの底部で前記薄膜トランジスタのソース領域１０５と前記第２の金属層１１４が接し、第１の層間絶縁膜１１１及び前記第１の金属層１１３に設けられたコンタクトホールの底部で前記薄膜トランジスタのドレイン領域１０６と前記第２の金属層１１５が接していることを特徴としている。
【００１７】
上記各構成における第１の金属層または第２の金属層としては、導電性を有する材料を用いることが可能である。例えば、Ａｌ、Ｔａ、Ｔｉ、Ｃｒ、Ｗ、Ｍｏ、または導電性が付与されたシリコン等を主成分とする材料層またはそれらの積層膜を用いることができる。なお、第１の金属層としては低抵抗な材料であるアルミニウムまたはアルミニウムを主成分とする材料で構成することが好ましい。
【００１８】
また、上記第２の金属層としては、コンタクト特性のよい材料であるチタンまたはチタンを主成分とする材料で構成することが好ましい。
【００１９】
上記各構成において、前記層間絶縁膜はポリイミド、ポリイミドアミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）を主成分とする有機系の樹脂材料からなることを特徴としている。
【００２０】
また、上記構成を実現するため発明の構成は、絶縁表面上に薄膜トランジスタを形成する工程と、前記薄膜トランジスタを覆って有機材料からなる層間絶縁膜を成膜する工程と、前記層間絶縁膜を覆って第１の金属膜を成膜する工程と、前記第１の金属膜をパターニングし、第１の金属層を形成する工程と、前記第１の金属層をマスクとして、前記層間絶縁膜をエッチングし、コンタクトホールを形成する工程と、前記第１の金属層および前記コンタクトホールを覆って第２の金属膜を成膜する工程と、前記第１の金属層および前記第２の金属膜をパターニングし、積層構造を一部有する配線を形成する工程とを有することを特徴とする半導体装置の作製方法である。
【００２１】
さらに、他の発明の構成は、絶縁表面上に導電性を有する第１の材料層を形成する工程と、前記第１の材料層を覆って有機材料からなる層間絶縁膜を成膜する工程と、前記層間絶縁膜を覆って第１の金属膜を成膜する工程と、前記第１の金属膜をパターニングし、第１の金属層を形成する工程と、前記第１の金属層をマスクとして、前記層間絶縁膜をエッチングし、コンタクトホールを形成する工程と、前記第１の金属層および前記コンタクトホールを覆って第２の金属膜を成膜する工程と、前記第２の金属膜を覆って、無機絶縁膜を成膜する工程と、前記第１の金属層と前記第２の金属膜と前記無機絶縁膜とをパターニングし、上面に無機絶縁層を有する配線を形成する工程と、前記配線上に接して導電性を有する第２の材料層を形成し、前記無機絶縁層を誘電体として、前記配線と前記第２の材料層とで容量を形成する工程と、を有することを特徴とする半導体装置の作製方法である。
【００２２】
上記各構成において、前記無機絶縁膜は、ＣＶＤ法で成膜することを特徴としている。
【００２３】
また、上記各構成において、前記第１の金属膜および前記第２の金属膜は、スパッタリング法で成膜することを特徴としている。
【００２４】
また、上記各構成において、前記層間絶縁膜をエッチングし、コンタクトホールを形成する工程は、ドライエッチング法で行うことを特徴としている。
【００２５】
なお、本明細書において、成膜形成した直後のものを「膜」と呼び、パターニングを施したものを「層」と呼んでいる。
【発明の効果】
【００２６】
このように、層間絶縁膜に有機材料を用い、第１の金属膜をドライエッチング工程のマスクとして用いることによって、従来よりも微小なコンタクトホール（直径が、３μｍ以下、好ましくは、２μｍ〜０．１μｍを有する）を形成することが実現できる。
【００２７】
また、本発明においては、第１層間絶縁膜が有機材料で形成されているので、無機材料を使用した場合と比較して十分に平坦化することができる。さらに、第２、第３層間絶縁膜を有機材料で形成すると、十分に平坦化された領域に画素電極を形成することができるため、確実なラビング処理を行うことができ、液晶配向の乱れを抑えることができる。
【００２８】
また、第２の金属層と比較して低抵抗な金属材料を第１の金属膜として用いることによって、配線を低抵抗化することができる。加えて、半導体層（例えばシリコン）と良好なコンタクト界面を形成することが可能な金属材料を第２の金属膜として用いることによって、コンタクト不良を低減することができる。
【００２９】
また、有機材料とシリコンを主成分とする半導体層との選択比が十分とれるため、微小なコンタクトホールを形成することができ、表示素子のサイズを小さくすることができる。その結果、開口率を大きくすることが実現できる。
【図面の簡単な説明】
【００３０】
【図１】本発明の構造の一例を示す図（実施例１）。
【図２】本発明の作製工程の１例を示す図（実施例２）。
【図３】本発明の作製工程の１例を示す図（実施例２）。
【図４】本発明の構造の一例を示す図（実施例３）。
【図５】本発明の構造の一例を示す図（実施例４）。
【図６】本発明の作製工程の一例を示す図（実施例５）。
【図７】本発明の作製工程の一例を示す図（実施例５）。
【図８】本発明の作製工程の一例を示す図（実施例５）。
【図９】本発明の作製工程の一例を示す図（実施例５）。
【図１０】本発明の構造の一例を示す図（実施例５）。
【図１１】本発明の構造の一例を示す図（実施例５）。
【図１２】本発明の構造の一例を示す図（実施例７）。
【図１３】アクティブマトリクス型ＥＬ表示装置の断面図および上面図を示す図（実施例９）。
【図１４】アクティブマトリクス型ＥＬ表示装置の断面図を示す図（実施例１０）。
【図１５】アクティブマトリクス型ＥＬ表示装置の上面図を示す図（実施例１０）。
【図１６】アクティブマトリクス型ＥＬ表示装置の断面図を示す図（実施例１１）。
【図１７】アクティブマトリクス型ＥＬ表示装置の構造を示す図（実施例１２）。
【図１８】電子機器の一例を示す図（実施例１４）
【図１９】電子機器の一例を示す図（実施例１４）
【図２０】電子機器の一例を示す図（実施例１４）
【発明を実施するための形態】
【００３１】
本発明の実施の形態を図１を用いて以下に説明する。
【００３２】
本発明の構成においては、スイッチング素子および各配線を覆う層間絶縁膜として有機材料からなる材料を用い、且つ、金属膜からなるマスクを用いて、ドライエッチング法によってコンタクトホールを形成することを特徴としている。
【００３３】
また、本発明の構成において有機材料膜上に存在している配線（１１２〜１１５）は、すくなくとも一部が積層構造〔第１の金属層（下層）／第２の金属層（上層）〕である。なお、第１の金属層（１１２、１１３）が形成されている領域は、少なくとも積層構造である。また、コンタクトホール内部の配線は積層構造ではなく、第２の金属層（１１４、１１５）で構成され、ソース領域１０６またはドレイン領域１０５と接しており電気的に接続されている。
【００３４】
本発明の構成での、第１の金属層（１１２、１１３）または第２の金属層（１１４、１１５）としては、導電性を有する材料を用いる。例えば、Ａｌ、Ｔａ、Ｔｉ、Ｃｒ、Ｗ、ＭｏまたはＴｉＮ等を主成分とする材料層またはそれらの積層膜を用いることができる。なお、第１の金属層としてはアルミニウムのような低抵抗な材料で構成し、第２の金属層としては、成膜後の熱処理によってコンタクト界面から拡散せず、被覆性が良好な材料、例えばチタンを主成分とする材料で構成することが好ましい。
【００３５】
なお、本発明は、有機材料からなる層間絶縁膜（１１１、１１６、１１８）の下に存在する、絶縁基板並びに該基板上に作製された各配線、半導体素子（ＴＦＴ）は如何なる構造、例えば、トップゲート型（プレーナ型、コプレナー型、スタガー型）またはボトムゲート型（チャネルエッチ型、チャネルストップ型）であっても適用可能である。
【００３６】
次に、本発明のコンタクトホールの形成工程を図２及び図３を用いて以下に説明する。
【００３７】
まず、基板上に各敗戦または半導体素子を形成し、ポリイミド、ポリイミドアミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等の有機材料で構成される平坦な第１の層間絶縁膜１１１を成膜する。なお、これらの有機樹脂材料は熱硬化性であっても光硬化性であってもよい。本発明においては、異なる層間絶縁膜上に設けられた各信号配線との間で発生する寄生容量を低減するために、膜厚０．６〜２μｍの範囲を有する第１の層間絶縁膜１１１を設けることが好ましい。（図２（Ａ））
【００３８】
こうして得られた第１の層間絶縁膜上に第１の金属膜を形成し、レジストマスク２０１を用いてパターニングを施す。（図２（Ｂ））
【００３９】
その後、パターニングの施された第１の金属膜２０４をマスクとしてドライエッチングを行い、コンタクトホール２０２、２０３を形成する。（図２（Ｃ））
この工程の際、コンタクトホールの形成と同時にレジストマスク２０１も除去できる。又、 Ａｌ、Ｔｉ、Ｃｒ、Ｗ、またはＴｉＮを第１の金属膜に用いた場合は、塩素系のエッチャントガスを用いてエッチングすればよい。Ｔａを第１の金属膜に用いた場合は、フッ素系のエッチャントガスを用いてエッチングすればよい。なお、本発明は、その後の工程でマスクとして用いられた第１の金属膜に再度パターニングを施し、配線の一部として使用することを特徴としている。
【００４０】
本発明においては、ＴＦＴ構造は図１に示す構造に限定されるものではなく、例えば逆スタガ型ＴＦＴやシリサイド構造を有するような構造であっても実施者の必要に応じて本発明を適用することは容易である。
【００４１】
また、本明細書中では、樹脂材料でなる層間絶縁膜の除去を行うためにドライエッチング法を用いているが、エッチャントガスとして、塩素系、フッ素系、酸素、を必要に応じて適宜使用する。
【００４２】
本明細書中でいう塩素系のエッチャントガスとは、塩素若しくは塩素を一部に含む気体を指し、例えば、Ｃｌ2 、ＢＣｌ3 、ＳｉＣｌ4 、ＨＣｌ、ＣＣｌ4 等の単一気体若しくは混合気体、さらにこれらの単一気体若しくは混合気体を塩素を含まない気体（例えばＨ2 、Ｏ2 、Ｎ2 等）で希釈したものを指す。
【００４３】
更に、本明細書中でいうフッ素系のエッチャントガスとは、フッ素若しくはフッ素を一部に含む気体を指し、例えば、Ｆ2 、ＢＦ3 、ＳｉＦ4 、ＨＦ、ＣＦ4 等の単一気体若しくは混合気体、さらにこれらの単一気体若しくは混合気体を塩素を含まない気体（例えばＨ2 、Ｏ2 、Ｎ2 等）で希釈したものを指す。
【００４４】
さらに、以下に示す実施例でもって半導体装置およびその作製方法の詳細な説明を行うものとする。
【００４５】
以下、本発明の実施例を説明するが、この実施例に限定されないことは勿論である。
【実施例１】
【００４６】
本実施例では、絶縁性基板上に作製された本発明の半導体素子の断面構造図を図１を用いて説明する。
【００４７】
図中の１００は基板であり、１０１が下地膜である。また、１０２はチャネル形成領域、１０３と１０４は低濃度不純物領域、１０５はドレイン領域、１０６はソース領域、１０７はゲート絶縁膜、１０８はゲート配線、１０９は陽極酸化膜、１１０は保護膜、１１１は有機材料膜（第１の層間絶縁膜）、１１２と１１３は第１の金属層、１１４と１１５は第２の金属層、１１６は有機材料膜（第２の層間絶縁膜）、１１７はブラックマスク、１１８は有機材料膜（第３の層間絶縁膜）、１１９は画素電極である。
【００４８】
本発明の配線（１１２〜１１５）は、有機材料膜上に接して設けられた第１の金属膜（１１２、１１３）と該膜上に設けられた第２の金属膜（１１４、１１５）との積層構造を有している。また、有機材料膜に設けられたコンタクトホールの内壁部分および底部に接して、第２の金属膜（１１４、１１５）のみを成膜した構造を有している。
【００４９】
第１の金属層または第２の金属層としては、導電性を有する材料であれば特に限定されない。例えば、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、ＷまたはＣｒを主成分とする材料層またはそれらの積層膜を用いることができる。本実施例では、第１の金属膜としてＡｌを主成分とする材料を用いたため配線の低抵抗化が図れた。なお、Ａｌを主成分とする材料は、平坦な表面に成膜するのは特に問題はないが、表面に凹凸を有する領域にスパッタ法で成膜した場合、凹凸部へのカバレッジが不良好であり、且つ、コンタクト界面からアルミニウムが半導体層中に拡散する恐れがあるため、半導体層（例えばシリコン）に接して形成することは避けられている。
【００５０】
そこで、本実施例では第２の金属膜として窒化チタン（ＴｉＮ）を用いた。窒化チタンは、アルミニウムと比較して抵抗率は高いが、凹凸を有する領域へのカバレッジが良好であり、且つ、半導体層（例えばシリコン）とのコンタクト界面を良好なものとすることができた。
【実施例２】
【００５１】
本実施例では、絶縁性表面を有する基板上に、半導体素子の作製工程、特にコンタクトホールの形成工程および配線の形成工程を図２および図３を用いて以下に示す。
【００５２】
まず、絶縁表面を有する基板１００上に下地膜１０１を形成する。基板としては、ガラス基板、石英基板、セラミックス基板、半導体基板を用いることができる。また、プロセス温度が耐えうる温度範囲内であるならプラスチック基板を用いてもよい。本実施例においてはガラス基板を用いた。下地膜は、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜を１００〜３００ｎｍの膜厚で利用することができる。本実施例では、ＴＥＯＳを原料に用い、酸化珪素膜を２００ｎｍの膜厚に形成する。なお、石英基板のように十分平坦性を有しているなら、下地膜は特に設けなくともよい。
【００５３】
次に、基板または下地膜の上に活性層を形成する。活性層は膜厚が20〜100 nm（好ましくは25〜70nm）の結晶性半導体膜（代表的には結晶性珪素膜）で構成すれば良い。結晶性珪素膜の形成方法は公知の如何なる手段を用いても良いが、本実施例では特開平９−３１２２６０号公報記載の技術を用い、５０ｎｍの膜厚に形成した。
【００５４】
こうして形成した結晶性珪素膜をパターニングして活性層を形成し、ゲート絶縁膜１０７を形成する。ゲート絶縁膜は酸化珪素膜、窒化珪素膜、酸化窒化珪素膜またはこれらの積層膜を１００〜３００ｎｍの膜厚で用いることができる。本実施例ではプラズマＣＶＤ法により窒化酸化珪素膜を１５０ｎｍの膜厚としてゲート絶縁膜１０７とした。
【００５５】
次に、アルミニウムまたはアルミニウムを主成分とする材料（本実施例では２wt％のスカンジウムを含有したターゲットを使用して成膜した、膜厚４００ｎｍのアルミニウム膜）をスパッタ法により成膜し、パターニングしてゲート配線１０８を形成した。
【００５６】
次に、特開平７−１３５３１８号公報記載の技術を用いて１３族または１５族元素を添加し、ソース領域１０６、ドレイン領域１０５、チャネル形成領域１０２、ＬＤＤ（Lightly doped drain ）領域１０３、１０４の形成を行った。本実施例ではソース領域、ドレイン領域とチャネル形成領域との間に 0.5〜1.5 μｍ（代表的には 0.7〜１μｍ）のＬＤＤ領域１０３、１０４を形成した。また、本実施例では、ゲート配線１０８と接して陽極酸化膜１０９を形成したが特に形成しなくともよい。
【００５７】
次に、活性層に添加した不純物元素（１３族または１５族元素）を熱アニールまたはレーザー照射によって活性化した。本実施例では、エキシマレーザを用いて活性化させた後、さらに、４５０℃、２時間の熱アニールを行った。
【００５８】
その後、基板全面を覆って、保護膜１１０を形成する。保護膜としては、窒化珪素膜、窒化酸化珪素膜を用いることができる。本実施例では、保護膜となる窒化珪素膜を膜厚２５ｎｍで形成した。なお、保護膜成膜後の断面図を図２（Ａ）
に示した。
【００５９】
さらに、基板全面を覆って、第１の層間絶縁膜１１１として膜厚０．５〜３μｍの有機材料膜を形成する。成膜方法は、スピナーを用いたスピンコーティング法を利用することにより、容易に表面が平坦な被膜を得ることができる。続いて、２５０℃、１時間加熱することにより焼成する。本実施例では、アクリルを１μｍの膜厚に成膜した。また、第１の層間絶縁膜としてはアクリルの他にポリイミド、ＢＣＢ（ベンゾシクロブテン）あるいは他の有機材料を使用することが可能である。
【００６０】
こうして得られた平坦な第１の層間絶縁膜の上に、第１の金属膜をＲＦスパッタ法で成膜する。その後、レジスト２０１を設け、ドライエッチングにより、第１の金属膜をパターニングする。第１の金属膜は１００ｎｍ〜２μｍ、本実施例では、アルミニウムを主成分とする金属膜を５００ｎｍの膜厚に成膜し、塩素系のエッチャントガスでドライエッチングした。（図２（Ｂ））
【００６１】
次に、パターニングされた第１の金属膜１１２をマスクとしてドライエッチングを行い、第１の層間絶縁膜にコンタクトホール２０２、２０３を形成する。この工程によって同時に、第１の層間絶縁膜の材料と組成が似ている材料からなるレジストも除去される。（図２（Ｃ））なお、本実施例のように保護膜を設けた場合は、再度エッチングを行い、保護膜１１０を除去してコンタクトホール底部に半導体層（１０６、１０５）を露出させる。本実施例では保護膜である窒化珪素膜をＲＩＥ（reactive ion etching）等による異方性のドライエッチングによってエッチングした。エッチャントガスとしてはフッ素系、ＣＨＦ3 ガスを用いた。
【００６２】
また、工程数を低減するために、ＣＦ4 と酸素とＨｅの混合ガスを用いて第１の層間絶縁膜及び保護膜を同時にエッチングすることが好ましい。
【００６３】
その後、第２の金属膜３０１をＲＦスパッタ法で成膜する。（図３（Ａ））この工程によって、有機材料膜に設けられたコンタクトホールの底部で、前記薄膜トランジスタのドレイン領域１０５と第２の金属膜とを接してコンタクトを形成する。第２の金属膜の膜厚は１０ｎｍ〜１μｍ、本実施例ではＴｉＮ膜を１５０ｎｍの膜厚に成膜した。
【００６４】
第１の金属層または第２の金属層としては、スパッタ法が適用できる導電性を有する材料であれば特に限定されない。例えば、Ａｌ、Ｔａ、Ｔｉ、Ｃｒを主成分とする材料層またはそれらの積層膜を用いることができる。なお、同一の材料を用いて第１の金属層と第２の金属層を形成する構造としてもよい。
【００６５】
次に、パターニングを施し、第１の金属膜と第２の金属膜をドライエッチングにより、エッチングしてソース電極とドレイン電極の電極パターンを形成した。
本実施例では、塩素系のエッチャントガス、Ｃｌ2 ／ＢＣｌ3 ／ＳｉＣｌ4 を４０sccm／１０sccm／１８０sccmを用いてドライエッチングした。（図３（Ｂ））
【００６６】
こうして完成した配線（１１２〜１１５）は、有機材料膜上に接して設けられた第１の金属膜と該膜上に設けられた第２の金属膜との積層構造を有している。
また、有機材料膜１１１に設けられたコンタクトホールの内壁部分および底部に接して、第２の金属膜（１１４、１１５）のみを成膜した構造を有している。本実施例では、アルミニウムを主成分とする第１の金属膜を用いたため配線の低抵抗化が図れ、且つ、チタンを主成分とする第２の金属膜をコンタクトに使用し、良好なコンタクトを形成することができた。
【００６７】
そして、基板全面を覆って第２の層間絶縁膜１１６を形成する。なお第２の層間絶縁膜として膜厚０．５〜３μｍの有機材料膜を形成する。本実施例では再びアクリルを膜厚１μｍで成膜した。その上にブラックマスク１１７としてＴｉをスパッタ法で成膜し、パターニングする。
【００６８】
その後、基板全面を覆って第３の層間絶縁膜１１８を形成する。なお第３の層間絶縁膜として膜厚０．５〜３μｍの有機材料膜を形成する。本実施例では再度アクリルを膜厚１μｍで成膜した。
【００６９】
上記第２の層間絶縁膜及び第３の層間絶縁膜にドレイン電極と電気的に接続をとるためのコンタクトホールを形成する。この工程は、フッ素系のエッチャントガス、本実施例ではＣＦ4 ／Ｏ2 ／Ｈｅを５sccm／９５sccm／４０sccmを用いたドライエッチングにより行う。なお、本実施例のように第１の層間絶縁膜と第２の層間絶縁膜と第３の層間絶縁膜とを同一材料で形成すると、応力を抑制することができ、各層間絶縁膜同士で優れた密着性を得ることができる。
【００７０】
そして、画素電極１１９となる導電膜を形成し、配線（１１２〜１１５）を介してＴＦＴのドレイン領域１０５と電気的に接続させた。（図３（Ｃ））本実施例では、この導電膜にＩＴＯを用い、透過型の液晶表示装置を作製したが、画素電極にＡｌやＴｉ等の反射電極を用いて反射型の液晶表示装置を作製することも可能である。ＡｌやＴｉ等の反射電極は、スパッタ法を用いて形成すればよい。
【００７１】
以上の作製工程で画素電極に液晶駆動用の電圧を印加するためのスイッチング素子（ＴＦＴ）を完成させ、複数の画素を形成して画素マトリクス回路を有するアクティブマトリクス基板を完成した。画素マトリクス回路内の各画素には少なくとも一つのスイッチング素子と第１の保持容量とを配置すれば良い。なお、本明細書中では、図３（Ｂ）において構成された素子をスイッチング素子（代表的にはＴＦＴ、ＭＩＭ素子でも良い）と呼ぶ。
【００７２】
なお、アクティブマトリクス基板上には画素マトリクス回路以外にも駆動回路（ドライバー回路）や信号処理回路（γ補正回路、Ｄ／Ａコンバータ等のロジック回路）を形成することが可能である。これらの回路の作製工程は、基本的には本実施例に示した作製工程と同一（実際には図３（Ｂ）の工程で完成する）であるため、詳細な説明は省略する。
【００７３】
また、本願発明はコンタクトホールの形成および配線の構成に関する発明であるため、同一基板上に形成される他の素子（容量素子や記憶素子）の構成は如何なるものであっても良い。その様な回路の作製工程や構造は実施者が適宜決定すれば良い。
【実施例３】
【００７４】
本実施例では、図４にその構造を示したように逆スタガ型のＴＦＴを用いた例である。公知の技術により逆スタガ型ＴＦＴを作製する工程と異なる本実施例の工程は、層間絶縁膜４１１に有機材料を用いる工程と、金属膜をマスクとして用いてドライエッチングによりコンタクトホールを形成する工程と、第１の金属層４１２と第２の金属膜４１４とで構成された配線の形成を行う工程を有している。なお、ＴＦＴ構造は図４に示す構造（チャネルストップ型）に限定されるものではなく、例えばチャネルエッチ型ＴＦＴやシリサイド構造を有するような構造であっても実施者の必要に応じて本発明を適用することは容易である。
【実施例４】
【００７５】
本実施例は、画素電極に液晶制御用の電圧を印加するためのスイッチング素子（ＴＦＴ）と同時に保持容量を形成する例である。図５には、保持容量が作製されたコンタクト部分の断面図を図示した。
【００７６】
本実施例は、実施例１の図２（Ｃ）の工程と同一工程で作製されるため、記載および図面は省略する。
【００７７】
従来、ＣＶＤ法等で作製される無機絶縁膜を有機材料膜の上に設ける際、表面に有機材料が露呈していると有機材料膜から水やメタン等のガスが発生し、良質な膜を得ることは難しかった。
【００７８】
本実施例においては、実施例２の図２（Ｃ）と同一の状態が得られたら、基板全面を覆って第２の金属膜をスパッタ法で成膜し、有機材料が露呈した箇所を完全に無くし上記ガスの発生を防止した後、連続的にＣＶＤ法によって無機絶縁膜を成膜した。無機絶縁膜は、プラズマＣＶＤ法を用いて膜厚１０〜１００ｎｍ、本実施例では窒化珪素膜を膜厚５０ｎｍに成膜した。無機絶縁膜は、単層でも良いし、二層以上の積層構造、例えば窒化珪素膜（下層）／酸化珪素膜（上層）としても良い。
【００７９】
次に、パターニングを行ない、上面が無機絶縁膜５２１で覆われた配線５１２、５１４を形成する。そして、基板全面を覆って第２の層間絶縁層５１６を形成し、後に保持容量５２０を構成する部分のみに凹部を設けた。第２の層間絶縁膜は単層でも良いし、二層以上の積層構造としても良い。
【００８０】
本実施例では第２の層間絶縁層として、アクリル膜（１μｍ）からなる絶縁層を用いる。アクリルの代わりにポリイミド、ＢＣＢ（ベンゾシクロブテン）等の他の有機材料を用いても構わない。
【００８１】
そして、凹部を形成するには、ドライエッチング法によりアクリル膜を開口する。この時、窒化珪素膜５２１がエッチングストッパとして機能する。従って、凹部の底面には窒化珪素膜が残る。本実施例の場合にはこの膜５２１を保持容量の誘電体として利用する。勿論、ウェットエッチングを用いてもよい。また、ハーフエッチングにより凹部を形成して薄膜化された部分を保持容量の誘電体として使用しても良い。
【００８２】
こうして第２の層間絶縁層に対して凹部を形成した後、所望の位置にブラックマスクを形成する。本実施例ではブラックマスク５１７としてチタンを用いるが、クロムやタンタル等の他の金属膜であっても良い。
【００８３】
この状態で、ドレイン電極５１２、５１４とブラックマスク５１７を上下電極とし、第２の層間絶縁層５２１（正確には窒化珪素膜）を誘電体とする保持容量５２０が形成される。（図５）
【００８４】
こうして、画素電極に液晶制御用の電圧を印加するためのスイッチング素子（ＴＦＴ）と同時に保持容量５２０を形成した。
【００８５】
また、上記各実施例における有機材料で構成された上記各層間絶縁膜は、単層でもよいし、二層以上の積層構造としても良い。
【００８６】
なお、本実施例は実施例１〜３のいずれの構成とも自由に組み合わせることができる。
【実施例５】
【００８７】
本発明の実施例について図６〜図１０を用いて説明する。ここでは、同一基板上に画素回路とその画素回路を駆動するための駆動回路とを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路では、シフトレジスタ回路、バッファ回路等の基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することとする。
【００８８】
図６（Ａ）において、基板６０１には、石英基板やシリコン基板を使用することが望ましい。本実施例では石英基板を用いた。その他にも金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。本実施例の場合、８００℃以上の温度に耐えうる耐熱性を要求されるので、それを満たす基板であればどのような基板を用いても構わない。
【００８９】
そして、基板６０１のＴＦＴが形成される表面には、２０〜１００ｎｍ（好ましくは４０〜８０ｎｍ）の厚さの非晶質構造を含む半導体膜６０２を減圧熱ＣＶＤ方、プラズマＣＶＤ法またはスパッタ法で形成する。
【００９０】
また、非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。さらに、基板上に下地膜と非晶質シリコン膜とを大気解放しないで連続的に形成することも有効である。そうすることにより基板表面の汚染が非晶質シリコン膜に影響を与えないようにすることが可能となり、作製されるＴＦＴの特性バラツキを低減させることができる。
【００９１】
次に、非晶質シリコン膜６０２上に珪素（シリコン）を含む絶縁膜でなるマスク膜６０３を形成し、パターニングによって開口部６０４a 、６０４b を形成する。この開口部は、次の結晶化工程の際に結晶化を助長する金属元素を添加するための添加領域となる。（図６（Ａ））
【００９２】
なお、珪素を含む絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を用いることができる。窒化酸化シリコン膜は、珪素、窒素及び酸素を所定の量で含む絶縁膜であり、ＳｉＯｘＮｙで表される絶縁膜である。窒化酸化シリコン膜はＳｉＨ4 、Ｎ2 Ｏ及びＮＨ3 を原料ガスとして作製することが可能であり、含有する窒素濃度が２５atomic% 以上５０atomic% 未満とすると良い。
【００９３】
また、このマスク膜６０３のパターニングを行うと同時に、後のパターニング工程の際、位置の基準となるマーカーパターンを形成しておく。
【００９４】
次に、特開平１０−２４７７３５号公報（米国出願番号０９／０３４，０４１に対応）に記載された技術に従って、結晶構造を含む半導体膜を形成する。同公報記載の技術は、非晶質構造を含む半導体膜の結晶化に際して、結晶化を助長する元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素）を用いる結晶化手段である。
【００９５】
具体的には、非晶質構造を含む半導体膜の表面に結晶化を助長する金属元素を保持させた状態で加熱処理を行い、非晶質構造を含む半導体膜を、結晶構造を含む半導体膜に変化させるものである。なお、結晶化手段としては、特開平７−１３０６５２号公報の実施例１に記載された技術を用いても良い。また、結晶質構造を含む半導体膜には、いわゆる単結晶半導体膜も多結晶半導体膜も含まれるが、同公報で形成される結晶構造を含む半導体膜は結晶粒界を有している。
【００９６】
なお、同公報では結晶化を助長する金属元素を含む層をマスク膜上に形成する際にスピンコート法を用いているが、結晶化を助長する金属元素を含む薄膜をスパッタ法や蒸着法といった気相法を用いて成膜する手段をとっても良い。
【００９７】
また、非晶質シリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で１時間程度の加熱処理を行い、水素を十分に脱離させてから結晶化させることが望ましい。その場合、含有水素量を５atom％以下とすることが好ましい。
【００９８】
結晶化工程は、まず４００〜５００℃で１時間程度の熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜６００℃）で６〜１６時間（好ましくは８〜１４時間）の熱処理を行う。
【００９９】
本実施例では、結晶化を助長する金属元素としてニッケルを用い、５７０℃で１４時間の熱処理を行う。その結果、開口部６０４a 、６０４b を起点として概略基板と平行な方向（矢印で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶構造を含む半導体膜（本実施例では結晶質シリコン膜）６０５a 〜６０５d が形成される。( 図６（Ｂ）) 
【０１００】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。本実施例では、先ほど形成したマスク膜６０３をそのままマスクとして１５族に属する元素（本実施例ではリン）を添加する工程を行い、開口部６０４a 、６０４b で露出した結晶質シリコン膜に１×１０19〜１×１０20atoms/cm3 の濃度でリンを含むリン添加領域（以下、ゲッタリング領域という）
６０６a 、６０６b を形成する。（図６（Ｃ））
【０１０１】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の熱処理工程を行う。この熱処理工程により結晶質シリコン膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によって、結晶質シリコン膜中からニッケルが除去されるため、ゲッタリング後の結晶質シリコン膜６０７a 〜６０７d に含まれるニッケル濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3にまで低減することができる。
【０１０２】
次に、マスク膜６０３を除去し、結晶質シリコン膜６０７a 〜６０７d 上に後の不純物添加時のために保護膜６０８を形成する。保護膜６０８は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いると良い。この保護膜６０８は不純物添加時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。
【０１０３】
そして、その上にレジストマスク６０９を形成し、保護膜６０８を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2 Ｈ6 ）
を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【０１０４】
この工程により１×１０15〜１×１０18atoms/cm3 （代表的には５×１０16〜５×１０17atoms/cm3 ）の濃度でｐ型不純物元素（本実施例ではボロン）を含む不純物領域６１０a 、６１０b を形成する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域（但し、リンは含まれていない領域）をｐ型不純物領域（ｂ）と定義する。（図６（Ｄ））
【０１０５】
次に、レジストマスク６０９を除去し、結晶質シリコン膜をパターニングして島状の半導体層（以下、活性層という）６１１〜６１４を形成する。なお、活性層６１１〜６１４は、ニッケルを選択的に添加して結晶化することによって、非常に結晶性の良い結晶質シリコン膜で形成されている。具体的には、棒状または柱状の結晶が、特定の方向性を持って並んだ結晶構造を有している。また、結晶化後、ニッケルをリンのゲッタリング作用により除去又は低減しており、活性層６１１〜６１４中に残存するニッケル元素の濃度は、１×１０17atoms/cm3 以下、好ましくは１×１０16atoms/cm3 である。（図６（Ｅ））
【０１０６】
また、ｐチャネル型ＴＦＴの活性層６１１は意図的に添加された不純物元素を含まない領域であり、ｎチャネル型ＴＦＴの活性層６１２〜６１４はｐ型不純物領域（ｂ）となっている。本明細書中では、この状態の活性層６１１〜６１４は全て真性または実質的に真性であると定義する。即ち、ＴＦＴの動作に支障をきたさない程度に不純物元素が意図的に添加されている領域が実質的に真性な領域と考えて良い。
【０１０７】
次に、プラズマＣＶＤ法またはスパッタ法により１０〜１００ｎｍ厚の珪素を含む絶縁膜を形成する。本実施例では、３０ｎｍ厚の窒化酸化シリコン膜を形成する。この珪素を含む絶縁膜は、他の珪素を含む絶縁膜を単層または積層で用いても構わない。
【０１０８】
次に、８００〜１１５０℃（好ましくは９００〜１０００℃）の温度で１５分〜８時間（好ましくは３０分〜２時間）の熱処理工程を、酸化性雰囲気下で行う（熱酸化工程）。本実施例では酸素雰囲気中に３体積％の塩化水素を添加した雰囲気中で９５０℃８０分の熱処理工程を行う。なお、図６（Ｄ）の工程で添加されたボロンはこの熱酸化工程の間に活性化される。（図７（Ａ））
【０１０９】
この熱酸化工程の間、珪素を含む絶縁膜とその下の活性層６１１〜６１４との界面においても酸化反応が進行する。本実施例の熱酸化工程では、６０ｎｍ厚の活性層のうち２５ｎｍが酸化されて活性層６１１〜６１４の膜厚は４５ｎｍとなる。また、３０ｎｍ厚の珪素を含む絶縁膜に対して５０ｎｍ厚の熱酸化膜が加わるので、最終的なゲート絶縁膜６１５の膜厚は１１０nmとなる。
【０１１０】
次に、新たにレジストマスク６１６〜６１９を形成する。そして、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加してｎ型を呈する不純物領域６２０〜６２２を形成する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリンまたは砒素を用いることができる。（図７（Ｂ））
【０１１１】
この不純物領域６２０〜６２２は、後にＣＭＯＳ回路およびサンプリング回路のｎチャネル型ＴＦＴにおいて、ＬＤＤ領域として機能させるための不純物領域である。なお、ここで形成された不純物領域にはｎ型不純物元素が２×１０16〜５×１０19atoms/cm3 （代表的には５×１０17〜５×１０18atoms/cm3 ）の濃度で含まれている。本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｂ）と定義する。
【０１１２】
なお、ここではフォスフィン（ＰＨ3 ）を質量分離しないでプラズマ励起したイオンドープ法でリンを１×１０18atoms/cm3 の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート膜６１５を介して結晶質シリコン膜にリンを添加する。
【０１１３】
次に、６００〜１０００℃（好ましくは７００〜８００℃）の不活性雰囲気中で熱処理を行い、図７（Ｂ）の工程で添加されたリンを活性化する。本実施例では８００℃１時間の熱処理を窒素雰囲気中で行う。（図７（Ｃ））
【０１１４】
この時、同時にリンの添加時に損傷した活性層及び活性層とゲート絶縁膜との界面を修復することが可能である。この活性化工程は電熱炉を用いたファーネスアニールが好ましいが、ランプアニールやレーザーアニールといった光アニールを併用しても良い。
【０１１５】
この工程によりｎ型不純物領域（ｂ）６２０〜６２２の境界部、即ち、ｎ型不純物領域（ｂ）の周囲に存在する真性又は実質的に真性な領域（勿論、ｐ型不純物領域（ｂ）も含む）との接合部が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【０１１６】
次に、ゲート配線となる導電膜を形成する。なお、ゲート配線は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。本実施例では、第１導電膜６２３と第２導電膜６２４とでなる積層膜を形成する。（図７（Ｄ））
【０１１７】
ここで第１導電膜６２３、第２導電膜６２４としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を主成分とする導電膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）を用いることができる。
【０１１８】
なお、第１導電膜６２３は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、第２導電膜６２４は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、第１導電膜６２３として、５０ｎｍ厚の窒化タングステン（ＷＮ）膜を、第２導電膜６２４として、３５０ｎｍ厚のタングステン膜を用いる。なお、図示しないが、第１導電膜６２３の下にシリコン膜を２〜２０ｎｍ程度の厚さで形成しておくことは有効である。
【０１１９】
次に、第１導電膜６２３と第２導電膜６２４とを一括でエッチングして４００ｎｍ厚のゲート配線６２５〜６２８を形成する。この時、駆動回路に形成されるゲート配線６２６、６２７はｎ型不純物領域（ｂ）６２０〜６２２の一部とゲート絶縁膜６１５を介して重なるように形成する。この重なった部分が後にＬov領域となる。なお、ゲート配線６２８a 、６２８b は断面では二つに見えるが実際は連続的に繋がった一つのパターンから形成されている。（図７（Ｅ））
【０１２０】
次に、レジストマスク６２９を形成し、ｐ型不純物元素（本実施例ではボロン）を添加して高濃度にボロンを含む不純物領域６３０、６３１を形成する。本実施例ではジボラン（Ｂ2 Ｈ6 ）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）により３×１０20〜３×１０21atoms/cm3 （代表的には５×１０20〜１×１０21atoms/cm3 ）濃度でボロンを添加する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域をｐ型不純物領域（ａ）と定義する。（図８（Ａ））
【０１２１】
次に、レジストマスク６２９を除去し、ゲート配線及びｐチャネル型ＴＦＴとなる領域を覆う形でレジストマスク６３２〜６３４を形成する。そして、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域６３５〜６４１を形成する。ここでも、フォスフィン（ＰＨ3 ）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3 （代表的には２×１０20〜５×１０21atoms/cm3 ）とする。（図８（Ｂ））
【０１２２】
なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ａ）と定義する。また、不純物領域６３５〜６４１が形成された領域には既に前工程で添加されたリンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、前工程で添加されたリンまたはボロンの影響は考えなくて良い。従って、本明細書中では不純物領域６３５〜６４１はｎ型不純物領域（ａ）と言い換えても構わない。
【０１２３】
次に、レジストマスク６３２〜６３４を除去し、珪素を含む絶縁膜でなる保護膜６４２を形成する。膜厚は２５〜１００ｎｍ（好ましくは３０〜５０ｎｍ）とすれば良い。本実施例では２５ｎｍ厚の窒化珪素膜を用いることとする。
【０１２４】
次に、ゲート配線６２５〜６２８をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成された不純物領域６４３〜６４６には前記ｎ型不純物領域（ｂ）の１／２〜１／１０（代表的には１／３〜１／４）の濃度（但し、前述のチャネルドープ工程で添加されたボロン濃度よりも５〜１０倍高い濃度、代表的には１×１０16〜５×１０18atoms/cm3 、典型的には３×１０17〜３×１０18atoms/cm3 ）でリンが添加されるように調節する。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域（但し、ｐ型不純物領域（ａ）を除く）をｎ型不純物領域（ｃ）と定義する。（図８（Ｃ））
【０１２５】
この工程では１０５ｎｍの膜厚の絶縁膜（キャップ膜６４２とゲート絶縁膜６１５との積層膜）を通してリンを添加することになるが、保護膜６４２もマスクとして機能する。即ち、保護膜６４２の膜厚に相当する長さのオフセット領域が形成されることになる。
【０１２６】
なお、この工程ではゲート配線で隠された部分を除いて全ての不純物領域にも１×１０16〜５×１０18atoms/cm3 の濃度でリンが添加されているが、非常に低濃度であるため各不純物領域の機能には影響を与えない。また、ｎ型不純物領域（ｂ）６４３〜６４６には既にチャネルドープ工程で１×１０15〜１×１０18atoms/cm3 の濃度のボロンが添加されているが、この工程ではｐ型不純物領域（ｂ）に含まれるボロンの５〜１０倍の濃度でリンが添加されるので、この場合もボロンはｎ型不純物領域（ｂ）の機能には影響を与えないと考えて良い。
【０１２７】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。ファーネスアニール法で行う場合は、不活性雰囲気中において５００〜８００℃、好ましくは５５０〜６００℃で行えば良い。本実施例では６００℃、４時間の熱処理を行い、不純物元素を活性化する。（図８（Ｄ））
【０１２８】
なお、本実施例では窒化シリコン膜６４２を積層した状態でゲート配線を覆い、その状態で活性化工程を行っている。本実施例では窒化シリコン膜を積層しているため、ピンホールの問題を気にせずに高い温度で活性化工程を行うことが可能である。
【０１２９】
次に、活性化工程の後、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜４時間の熱処理を行い、活性層の水素化を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１３０】
活性化工程を終えたら、５００ｎｍ〜１．５μm 厚の第１層間絶縁膜６５０を形成する。本実施例では第１層間絶縁膜６５０として１μm 厚のアクリルを塗布法により形成する。また、他の第１層間絶縁膜６５０として、ポリイミド、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂膜を用いることも可能である。
【０１３１】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成する。この時、スパッタ法によりＴｉ膜を全面に成膜した後、レジストマスクを用いてドライエッチングによりＴｉ膜と有機樹脂膜を貫くコンタクトホールを形成する。上記ドライエッチングと同時に、レジストマスクが除去され、アルミニウムを主成分とする膜を全面に形成し、パターニングを行って、ソース配線６５１〜６５４と、ドレイン配線６５５〜６５７を形成する。こうして、本発明の実施の形態で示したコンタクト構造を実現する。
【０１３２】
なお、ＣＭＯＳ回路を形成するためにドレイン配線６５５はｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとの間で共通化されている。また、図示していないが、本実施例ではこの配線を、Ｔｉ膜を２００ｎｍ、Ｔｉを含むアルミニウム膜５００ｎｍ、を形成した２層構造の積層膜とする。（図９（Ａ））
【０１３３】
また、この後さらに水素化工程を行っても良い。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。
【０１３４】
その後、有機樹脂からなる第２層間絶縁膜６５９を約１μm の厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO 化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。
【０１３５】
次に、画素回路となる領域において、第２層間絶縁膜６５９上に遮蔽膜６６０を形成する。なお、本明細書中では光と電磁波を遮るという意味で遮蔽膜という文言を用いる。遮蔽膜６６０はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素でなる膜またはいずれかの元素を主成分とする膜で１００〜３００ｎｍの厚さに形成する。本実施例では1wt%のチタンを含有させたアルミニウム膜を１２５ｎｍの厚さに形成する。
【０１３６】
なお、第２層間絶縁膜６５９上に酸化シリコン膜等の絶縁膜を５〜５０ｎｍ形成しておくと、この上に形成する遮蔽膜の密着性を高めることができる。また、有機樹脂で形成した第２層間絶縁膜６５９の表面にＣＦ4 ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する遮蔽膜の密着性を向上させることができる。
【０１３７】
また、このチタンを含有させたアルミニウム膜を用いて、遮蔽膜だけでなく他の接続配線を形成することも可能である。例えば、駆動回路内で素子間をつなぐ接続配線を形成できる。但し、その場合は遮蔽膜または接続配線を形成する材料を成膜する前に、予め第２層間絶縁膜にコンタクトホールを形成しておく必要がある。
【０１３８】
次に、遮蔽膜６６０の表面に陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さの酸化物６６１を形成する。本実施例では遮蔽膜６６０としてアルミニウムを主成分とする膜を用いたため、陽極酸化物６６１として酸化アルミニウム膜（アルミナ膜）が形成される。
【０１３９】
次に、第３層間絶縁膜６５９、パッシベーション膜６５８にドレイン配線６５７に達するコンタクトホールを形成し、画素電極６６２を形成する。なお、画素電極６６３は隣接する別の画素の画素電極である。画素電極６６２、６６３は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には反射性を有する材料膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さにスパッタ法で形成する。
【０１４０】
また、この時、画素電極６６２と遮蔽膜６６０とが陽極酸化物６６１を介して重なり、保持容量（キャハ゜シタンス ・ストレーシ゛ ）６６４を形成する。なお、この場合、遮蔽膜６６０をフローティング状態（電気的に孤立した状態）か固定電位、好ましくはコモン電位（データとして送られる画像信号の中間電位）に設定しておくことが望ましい。
【０１４１】
こうして同一基板上に、駆動回路と画素回路とを有したアクティブマトリクス基板が完成した。なお、図９（Ｂ）においては、駆動回路にはｐチャネル型ＴＦＴ３０１、ｎチャネル型ＴＦＴ８０２、８０３が形成され、画素回路にはｎチャネル型ＴＦＴでなる画素ＴＦＴ８０４が形成される。
【０１４２】
ここでアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図９（Ｂ）の状態の基板に対し、配向膜を形成する。本実施例では配向膜としてポリイミド膜を用いる。また、対向基板には、透明導電膜と、配向膜４とを形成する。なお、対向基板には必要に応じてカラーフィルターや遮蔽膜を形成しても良い。
【０１４３】
次に、配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するように調節する。そして、画素回路と、駆動回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶を注入し、封止剤（図示せず）によって完全に封止する。液晶には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。
【０１４４】
次に、このアクティブマトリクス型液晶表示装置の構成を、図１０の斜視図を用いて説明する。なお、図８は、図１〜図４の断面構造図と対応つけるため、共通の符号を用いている。アクティブマトリクス基板は、石英基板６０１上に形成された、画素回路９０１と、走査（ゲート）信号駆動回路９０２と、画像（ソース）信号駆動回路９０３で構成される。画素回路の画素ＴＦＴ８０４はｎチャネル型ＴＦＴであり、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路９０２と、画像信号駆動回路９０３はそれぞれゲート配線６２８とソース配線６５４で画素回路９０１に接続されている。また、ＦＰＣ９０４が接続された外部入出力端子９０５から駆動回路の入出力端子までの接続配線９０６、９０７が設けられている。
【０１４５】
次に、図１０に示したアクティブマトリクス型液晶表示装置の回路構成の一例を図１１に示す。本実施例のアクティブマトリクス型液晶表示装置は、画像信号駆動回路１００１、走査信号駆動回路（Ａ）１００７、走査信号駆動回路（Ｂ）１０１１、プリチャージ回路１０１２、画素回路１００６を有している。なお、本明細書中において、駆動回路には画像信号処理回路１００１および走査信号駆動回路１００７が含まれる。
【０１４６】
画像信号駆動回路１００１は、シフトレジスタ回路１００２、レベルシフタ回路１００３、バッファ回路１００４、サンプリング回路１００５を備えている。
また、走査信号駆動回路（Ａ）１００７は、シフトレジスタ回路１００８、レベルシフタ回路１００９、バッファ回路１０１０を備えている。走査信号駆動回路（Ｂ）１０１１も同様な構成である。
【０１４７】
なお、本実施例の構成は、図６〜９に示した工程に従ってＴＦＴを作製することによって容易に実現することができる。また、本実施例では画素回路と駆動回路の構成のみ示しているが、本実施例の作製工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらにはマイクロプロセッサ回路などの信号処理回路（論理回路と言っても良い）を同一基板上に形成することも可能である。
【０１４８】
このように本発明は、同一基板上に画素回路と該画素回路を駆動するための駆動回路とを少なくとも含む半導体装置、例えば同一基板上に信号処理回路、駆動回路および画素回路とを具備した半導体装置を実現しうる。
【０１４９】
また、本実施例の図７（Ｂ）までの工程を行うと、結晶格子に連続性を持つ特異な結晶構造の結晶質シリコン膜が形成される。以下、本出願人が実験的に調べた結晶構造の特徴について概略を説明する。なお、この特徴は、本実施例によって完成されたＴＦＴの活性層を形成する半導体層の特徴と一致する。
【０１５０】
上記結晶質シリコン膜は、微視的に見れば複数の針状又は棒状の結晶（以下、棒状結晶と略記する）が集まって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認できる。
【０１５１】
本実施例の結晶質シリコン膜は結晶粒内の欠陥が極端に少なく、結晶粒界が実質的に存在しないと見なせるため、単結晶シリコン膜又は実質的な単結晶シリコン膜と考えて良い。
【０１５２】
なお、本実施例の構成は、実施例１〜４のいずれの構成とも自由に組み合わせることが可能である。
【実施例６】
【０１５３】
本発明は従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成する際に用いることも可能である。即ち、三次元構造の半導体装置を実現することも可能である。また、基板としてＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）などのＳＯＩ基板を用いることも可能である。
【０１５４】
なお、本実施例の構成は、実施例１〜５のいずれの構成とも自由に組み合わせることが可能である。
【実施例７】
【０１５５】
本発明はアクティブマトリクス型ＥＬディスプレイに適用することも可能である。その例を図１２に示す。
【０１５６】
図１２はアクティブマトリクス型ＥＬディスプレイの回路図である。８１は画素回路を表しており、その周辺にはＸ方向駆動回路８２、Ｙ方向駆動回路８３が設けられている。また、画素回路８１の各画素は、スイッチング用ＴＦＴ８４、コンデンサ８５、電流制御用ＴＦＴ８６、有機ＥＬ素子８７を有し、スイッチング用ＴＦＴ８４にＸ方向信号線８８a （または８８b ）、Ｙ方向信号線８９a （または８９b 、８９c ）が接続される。また、電流制御用ＴＦＴ８６には、電源線９０a 、９０b が接続される。
【０１５７】
本実施例のアクティブマトリクス型ＥＬディスプレイでは、Ｘ方向駆動回路８２、Ｙ方向駆動回路８３または電流制御用ＴＦＴ８６に用いられるＴＦＴを図９（Ｂ）のｐチャネル型ＴＦＴ３０１、ｎチャネル型ＴＦＴ３０２または３０３を組み合わせて形成する。また、スイッチング用ＴＦＴ８４のＴＦＴを図９（Ｂ）
のｎチャネル型ＴＦＴ８０４で形成する。
【０１５８】
なお、本実施例のアクティブマトリクス型ＥＬディスプレイに対して、実施例１〜６のいずれの構成を組み合わせても良い。
【実施例８】
【０１５９】
本発明によって作製された液晶表示装置は様々な液晶材料を用いることが可能である。そのような材料として、ＴＮ液晶、ＰＤＬＣ（ポリマー分散型液晶）、ＦＬＣ（強誘電性液晶）、ＡＦＬＣ（反強誘性電液晶）、またはＦＬＣとＡＦＬＣの混合物（反強誘電性混合液晶）が挙げられる。
【０１６０】
例えば、「H.Furue et al.;Charakteristics and Drivng Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability,SID,1998」、「T.Yoshida et al.;A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time,841,SID97DIGEST,1997」、「S.Inui et al.;Thresholdless antiferroelectricity in liquid crystals and its application to displays,671-673,J.Mater.Chem.6(4),1996」、または米国特許第5,594,569 号に開示された材料を用いることができる。
【０１６１】
特に、電場に対して透過率が連続的に変化する電気光学応答特性を示す無しきい値反強誘電性混合液晶（Thresholdless Antiferroelectric LCD ：ＴＬ−ＡＦＬＣと略記する）にはＶ字型（またはＵ字型）の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。そのため、画素回路用の電源電圧が５〜８Ｖ程度で済む場合があり、駆動回路と画素回路を同じ電源電圧で動作させる可能性が示唆されている。
即ち、液晶表示装置全体の低消費電力化を図ることができる。
【０１６２】
また、強誘電性液晶や反強誘電性液晶はＴＮ液晶に比べて応答速度が速いという利点をもつ。本発明で用いるようなＴＦＴは非常に動作速度の速いＴＦＴを実現しうるため、強誘電性液晶や反強誘電性液晶の応答速度の速さを十分に生かした画像応答速度の速い液晶表示装置を実現することが可能である。
【０１６３】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。そういった意味で実施例５の図９（Ｂ）で示した保持容量は小さい面積で大きな容量を蓄積することができるので好ましい。
【０１６４】
なお、本実施例の液晶表示装置をパーソナルコンピュータ等の電子機器の表示ディスプレイとして用いることが有効であることは言うまでもない。
【０１６５】
また、本実施例の構成は、実施例１〜７のいずれの構成とも自由に組み合わせることが可能である。
【実施例９】
【０１６６】
本実施例では、本発明を用いてＥＬ（エレクトロルミネセンス）表示装置を作製した例について説明する。なお、図１３（Ａ）は本発明のＥＬ表示装置の上面図であり、図１３（Ｂ）はその断面図である。
【０１６７】
図１３（Ａ）において、４００１は基板、４００２は画素部、４００３はソース側駆動回路、４００４はゲート側駆動回路であり、それぞれの駆動回路は配線４００５を経てＦＰＣ（フレキシブルプリントサーキット）４００６に至り、外部機器へと接続される。
【０１６８】
このとき、画素部４００２、ソース側駆動回路４００３及びゲート側駆動回路４００４を囲むようにして第１シール材４１０１、カバー材４１０２、充填材４１０３及び第２シール材４１０４が設けられている。
【０１６９】
また、図１３（Ｂ）は図１３（Ａ）をＡ−Ａ' で切断した断面図に相当し、基板４００１の上にソース側駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示している。）４２０１及び画素部４００２に含まれる電流制御用ＴＦＴ（ＥＬ素子への電流を制御するＴＦＴ）４２０２が形成されている。
【０１７０】
本実施例では、駆動ＴＦＴ４２０１には図９のｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴと同じ構造のＴＦＴが用いられ、電流制御用ＴＦＴ４２０２には図９のｐチャネル型ＴＦＴと同じ構造のＴＦＴが用いられる。また、画素部４００２には電流制御用ＴＦＴ４２０２のゲートに接続された保持容量（図示せず）
が設けられる。
【０１７１】
駆動ＴＦＴ４２０１及び画素ＴＦＴ４２０２の上には有機樹脂材料でなる層間絶縁膜（平坦化膜）４３０１が形成され、その上に画素ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４３０２が形成される。画素電極４３０２としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０１７２】
そして、画素電極４３０２の上には絶縁膜４３０３が形成され、絶縁膜４３０３は画素電極４３０２の上に開口部が形成されている。この開口部において、画素電極４３０２の上にはＥＬ（エレクトロルミネッセンス）層４３０４が形成される。ＥＬ層４３０４は公知の有機ＥＬ材料または無機ＥＬ材料を用いることができる。また、有機ＥＬ材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０１７３】
ＥＬ層４３０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０１７４】
ＥＬ層４３０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４３０５が形成される。また、陰極４３０５とＥＬ層４３０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で両者を連続成膜するか、ＥＬ層４３０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４３０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１７５】
そして陰極４３０５は４３０６で示される領域において配線４００５に電気的に接続される。配線４００５は陰極４３０５に所定の電圧を与えるための配線であり、異方導電性フィルム４３０７を介してＦＰＣ４００６に電気的に接続される。
【０１７６】
以上のようにして、画素電極（陽極）４３０２、ＥＬ層４３０４及び陰極４３０５からなるＥＬ素子が形成される。このＥＬ素子は、第１シール材４１０１及び第１シール材４１０１によって基板４００１に貼り合わされたカバー材４１０２で囲まれ、充填材４１０３により封入されている。
【０１７７】
カバー材４１０２としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０１７８】
但し、ＥＬ素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０１７９】
また、充填材４１０３としては紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材４１０３の内部に吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質を設けておくとＥＬ素子の劣化を抑制できる。
【０１８０】
また、充填材４１０３の中にスペーサを含有させてもよい。このとき、スペーサを酸化バリウムで形成すればスペーサ自体に吸湿性をもたせることが可能である。また、スペーサを設けた場合、スペーサからの圧力を緩和するバッファ層として陰極４３０５上に樹脂膜を設けることも有効である。
【０１８１】
また、配線４００５は異方導電性フィルム４３０７を介してＦＰＣ４００６に電気的に接続される。配線４００５は画素部４００２、ソース側駆動回路４００３及びゲート側駆動回路４００４に送られる信号をＦＰＣ４００６に伝え、ＦＰＣ４００６により外部機器と電気的に接続される。
【０１８２】
また、本実施例では第１シール材４１０１の露呈部及びＦＰＣ４００６の一部を覆うように第２シール材４１０４を設け、ＥＬ素子を徹底的に外気から遮断する構造となっている。こうして図１３（Ｂ）の断面構造を有するＥＬ表示装置となる。
【０１８３】
なお、本実施例のＥＬ表示装置は実施例１〜７のいずれの構成を組み合わせて作製しても構わない。
【実施例１０】
【０１８４】
ここで画素部のさらに詳細な断面構造を図１４に、上面構造を図１５（Ａ）に、回路図を図１５（Ｂ）に示す。図１４、図１５（Ａ）及び図１５（Ｂ）では共通の符号を用いるので互いに参照すれば良い。
【０１８５】
図１４において、基板４４０１上に設けられたスイッチング用ＴＦＴ４４０２は図９のｎチャネル型ＴＦＴを用いて形成される。従って、構造の説明はｎチャネル型ＴＦＴの説明を参照すれば良い。また、４４０３で示される配線は、スイッチング用ＴＦＴ４４０２のゲート電極４４０４a 、４４０４b を電気的に接続するゲート配線である。
【０１８６】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１８７】
また、スイッチング用ＴＦＴ４４０２のドレイン配線４４０５は電流制御用ＴＦＴ４４０６のゲート電極４４０７に電気的に接続されている。なお、電流制御用ＴＦＴ４４０６は図９のｐチャネル型ＴＦＴを用いて形成される。従って、構造の説明はｐチャネル型ＴＦＴの説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１８８】
スイッチング用ＴＦＴ４４０２及び電流制御用ＴＦＴ４４０６の上には第１パッシベーション膜４４０８が設けられ、その上に樹脂からなる平坦化膜４４０９が形成される。平坦化膜４４０９を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１８９】
また、４４１０は透明導電膜からなる画素電極（ＥＬ素子の陽極）であり、電流制御用ＴＦＴ４４０６のドレイン配線４４１７に電気的に接続される。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０１９０】
画素電極４４１０の上にはＥＬ層４４１１が形成される。なお、図１４では一画素しか図示していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応したＥＬ層を作り分けている。また、本実施例では蒸着法により低分子系有機ＥＬ材料を形成している。具体的には、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3 ）膜を設けた積層構造としている。Ａｌｑ3 にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
【０１９１】
但し、以上の例はＥＬ層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例では低分子系有機ＥＬ材料をＥＬ層として用いる例を示したが、高分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。
これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１９２】
次に、ＥＬ層４４１１の上には導電膜からなる陰極４４１２が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【０１９３】
この陰極４４１２まで形成された時点でＥＬ素子４４１３が完成する。なお、ここでいうＥＬ素子４４１３は、画素電極（陽極）４４１０、ＥＬ層４４１１及び陰極４４１２で形成されたコンデンサを指す。
【０１９４】
次に、本実施例における画素の上面構造を図１５（Ａ）を用いて説明する。スイッチング用ＴＦＴ４４０２のソース領域はソース配線４４１５に接続され、ドレインはドレイン配線４４０５に接続される。また、ドレイン配線４４０５は電流制御用ＴＦＴ４４０６のゲート電極４４０７に電気的に接続される。また、電流制御用ＴＦＴ４４０６のソース領域は電流供給線４４１６に電気的に接続され、ドレインはドレイン配線４４１７に電気的に接続される。また、ドレイン配線４４１７は点線で示される画素電極（陽極）４４１８に電気的に接続される。
【０１９５】
このとき、４４１９で示される領域には保持容量が形成される。保持容量４４１９は、電流供給線４４１６と電気的に接続された半導体膜４４２０、ゲート絶縁膜と同一層の絶縁膜（図示せず）及びゲート電極４４０７との間で形成される。また、ゲート電極４４０７、第１層間絶縁膜と同一の層（図示せず）及び電流供給線４４１６で形成される容量も保持容量として用いることが可能である。
【実施例１１】
【０１９６】
本実施例では、実施例１０とは異なる画素構造を有したＥＬ表示装置について説明する。説明には図１６を用いる。なお、図１４と同一の符号が付してある部分については実施例１０の説明を参照すれば良い。
【０１９７】
図１６では電流制御用ＴＦＴ４５０１として図９のｎチャネル型ＴＦＴと同一構造のＴＦＴを用いる。勿論、電流制御用ＴＦＴ４５０１のゲート電極４５０２はスイッチング用ＴＦＴ４４０２のドレイン配線４４０５に電気的に接続されている。また、電流制御用ＴＦＴ４５０１のドレイン配線４５０３は画素電極４５０４に電気的に接続されている。
【０１９８】
本実施例では、導電膜からなる画素電極４５０４がＥＬ素子の陰極として機能する。具体的には、アルミニウムとリチウムとの合金膜を用いるが、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【０１９９】
画素電極４５０４の上にはＥＬ層４５０５が形成される。なお、図１６では一画素しか図示していないが、本実施例ではＧ（緑）に対応したＥＬ層を蒸着法及び塗布法（好ましくはスピンコーティング法）により形成している。具体的には、電子注入層として２０ｎｍ厚のフッ化リチウム（ＬｉＦ）膜を設け、その上に発光層として７０ｎｍ厚のＰＰＶ（ポリパラフェニレンビニレン）膜を設けた積層構造としている。
【０２００】
次に、ＥＬ層４５０５の上には透明導電膜からなる陽極４５０６が設けられる。本実施例の場合、透明導電膜として酸化インジウムと酸化スズとの化合物もしくは酸化インジウムと酸化亜鉛との化合物からなる導電膜を用いる。
【０２０１】
この陽極４５０６まで形成された時点でＥＬ素子４５０７が完成する。なお、ここでいうＥＬ素子４５０７は、画素電極（陰極）４５０４、ＥＬ層４５０５及び陽極４５０６で形成されたコンデンサを指す。
【０２０２】
ＥＬ素子に加える電圧が１０Ｖ以上といった高電圧の場合には、電流制御用ＴＦＴ４５０１においてホットキャリア効果による劣化が顕在化してくる。このような場合に、電流制御用ＴＦＴ４５０１として本発明の構造のｎチャネル型ＴＦＴを用いることは有効である。
することで図１５（Ａ）、（Ｂ）に示した保持容量４４１８と同等の機能を持たせることも可能である。特に、ＥＬ表示装置をデジタル駆動方式で動作させる場合においては、保持容量のキャパシタンスがアナログ駆動方式で動作させる場合よりも小さくて済むため、ゲート容量で保持容量を代用しうる。
【０２０３】
なお、ＥＬ素子に加える電圧が１０Ｖ以下、好ましくは５Ｖ以下となった場合、上記ホットキャリア効果による劣化はさほど問題とならなくなるため、図１６においてＬＤＤ領域４５０９を省略した構造のｎチャネル型ＴＦＴを用いても良い。
【実施例１２】
【０２０４】
本実施例では、実施例１０もしくは実施例１１に示したＥＬ表示装置の画素部に用いることができる画素構造の例を図１７（Ａ）〜（Ｃ）に示す。なお、本実施例において、４６０１はスイッチング用ＴＦＴ４６０２のソース配線、４６０３はスイッチング用ＴＦＴ４６０２のゲート配線、４６０４は電流制御用ＴＦＴ、４６０５はコンデンサ、４６０６、４６０８は電流供給線、４６０７はＥＬ素子とする。
【０２０５】
図１７（Ａ）は、二つの画素間で電流供給線４６０６を共通とした場合の例である。即ち、二つの画素が電流供給線４６０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０２０６】
また、図１７（Ｂ）は、電流供給線４６０８をゲート配線４６０３と平行に設けた場合の例である。なお、図１７（Ｂ）では電流供給線４６０８とゲート配線４６０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線４６０８とゲート配線４６０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０２０７】
また、図１７（Ｃ）は、図１７（Ｂ）の構造と同様に電流供給線４６０８をゲート配線４６０３と平行に設け、さらに、二つの画素を電流供給線４６０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線４６０８をゲート配線４６０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【実施例１３】
【０２０８】
実施例９乃至１２のいずれか一のＥＬ表示装置は一つの画素内にいくつのＴＦＴを設けた構造としても良い。例えば、三つ乃至六つまたはそれ以上のＴＦＴを設けても構わない。本発明はＥＬ表示装置の画素構造に限定されずに実施することが可能である。
【実施例１４】
【０２０９】
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０２１０】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８、図１９及び図２０に示す。
【０２１１】
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の駆動回路に適用することができる。
【０２１２】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の駆動回路に適用することができる。
【０２１３】
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の駆動回路に適用できる。
【０２１４】
図１８（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２やその他の駆動回路に適用することができる。
【０２１５】
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部２４０２やその他の駆動回路に適用することができる。
【０２１６】
図１８（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の駆動回路に適用することができる。
【０２１７】
図１９（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０２１８】
図１９（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０２１９】
なお、図１９（Ｃ）は、図１９（Ａ）及び図１９（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１９（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２２０】
また、図１９（Ｄ）は、図１９（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１９（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２２１】
ただし、図１９に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【０２２２】
図２０（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の駆動回路に適用することができる。
【０２２３】
図２０（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の信号回路に適用することができる。
【０２２４】
図２０（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０２２５】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１３のどのような組み合わせからなる構成を用いても実現することができる。
【図１】
0005478566.tif 000002
【図２】
0005478566.tif 000003
【図３】
0005478566.tif 000004
【図４】
0005478566.tif 000005
【図５】
0005478566.tif 000006
【図６】
0005478566.tif 000007
【図７】
0005478566.tif 000008
【図８】
0005478566.tif 000009
【図９】
0005478566.tif 000010
【図１０】
0005478566.tif 000011
【図１１】
0005478566.tif 000012
【図１２】
0005478566.tif 000013
【図１３】
0005478566.tif 000014
【図１４】
0005478566.tif 000015
【図１５】
0005478566.tif 000016
【図１６】
0005478566.tif 000017
【図１７】
0005478566.tif 000018
【図１８】
0005478566.tif 000019
【図１９】
0005478566.tif 000020
【図２０】
0005478566.tif 000021