(57)【特許請求の範囲】
【請求項１】
第１のトランジスタと、
第２のトランジスタと、
素子と、
前記第１のトランジスタのゲート及び前記第２のトランジスタのゲートの上方の第１の絶縁膜と、
前記第１の絶縁膜の上方の第１の導電膜と、
前記第１の導電膜の上方の第２の絶縁膜と、
前記第２の絶縁膜の上方の第２の導電膜と、
前記第２の導電膜の上方の第３の導電膜と、を有し、
前記第２の導電膜は、前記第２の絶縁膜のコンタクトホールにおいて前記第１の導電膜と接する領域を有し、
前記第３の導電膜は、前記第２の導電膜と接する領域を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのゲートは、前記第１のトランジスタのソースと電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソースと電気的に接続され、
前記素子の第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記素子の第１の端子に第１の電圧が供給された場合の前記素子の第１の端子と前記素子の第２の端子との間の容量値は、前記素子の第１の端子に第２の電圧が供給された場合の前記素子の第１の端子と前記素子の第２の端子との間の容量値よりも小さい値を有し、
前記第１の電圧は、前記第２の電圧よりも大きい値を有することを特徴とする半導体装置。
【請求項２】
第１のトランジスタと、
第２のトランジスタと、
第３のトランジスタと、
前記第１のトランジスタのゲート及び前記第２のトランジスタのゲートの上方の第１の絶縁膜と、
前記第１の絶縁膜の上方の第１の導電膜と、
前記第１の導電膜の上方の第２の絶縁膜と、
前記第２の絶縁膜の上方の第２の導電膜と、
前記第２の導電膜の上方の第３の導電膜と、を有し、
前記第２の導電膜は、前記第２の絶縁膜のコンタクトホールにおいて前記第１の導電膜と接する領域を有し、
前記第３の導電膜は、前記第２の導電膜と接する領域を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのゲートは、前記第１のトランジスタのソースと電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソースと電気的に接続され、
前記第３のトランジスタのソース及びドレインは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのゲートに第１の電圧が供給された場合の前記第３のトランジスタのゲートと前記第３のトランジスタのソース又はドレインとの間の容量値は、前記第３のトランジスタのゲートに第２の電圧が供給された場合の前記第３のトランジスタのゲートと前記第３のトランジスタのソース又はドレインとの間の容量値よりも小さい値を有し、
前記第１の電圧は、前記第２の電圧よりも大きい値を有することを特徴とする半導体装置。
【請求項３】
第１のトランジスタと、
第２のトランジスタと、
素子と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのゲートは、前記第１のトランジスタのソースと電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソースと電気的に接続され、
前記素子の第２の端子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記素子の第１の端子に第１の電圧が供給された場合の前記素子の第１の端子と前記素子の第２の端子との間の容量値は、前記素子の第１の端子に第２の電圧が供給された場合の前記素子の第１の端子と前記素子の第２の端子との間の容量値よりも小さい値を有し、
前記第１の電圧は、前記第２の電圧よりも大きい値を有することを特徴とする半導体装置。
【請求項４】
第１のトランジスタと、
第２のトランジスタと、
第３のトランジスタと、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのゲートは、前記第１のトランジスタのソースと電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソースと電気的に接続され、
前記第３のトランジスタのソース及びドレインは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのゲートに第１の電圧が供給された場合の前記第３のトランジスタのゲートと前記第３のトランジスタのソース又はドレインとの間の容量値は、前記第３のトランジスタのゲートに第２の電圧が供給された場合の前記第３のトランジスタのゲートと前記第３のトランジスタのソース又はドレインとの間の容量値よりも小さい値を有し、
前記第１の電圧は、前記第２の電圧よりも大きい値を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リミッタとしての機能を兼ね備えた整流回路に関する。さらに本発明は、該整
流回路により整流化された電圧を用いることで、無線での通信を行うことが出来る半導体
装置及びその駆動方法に関する。
【背景技術】
【０００２】
集積回路及びアンテナが組み込まれた媒体（タグ）との間で、非接触にて信号の送受信を
行う技術（ＲＦＩＤ：Ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ  ｉｄｅｎｔｉｆｉｃａｔｉｏｎ
）は、様々な分野において実用化が進められており、新しい情報通信の形態としてさらな
る市場の拡大が見込まれている。ＲＦＩＤで用いられるタグの形状は、カード状、或いは
カードよりもさらに小型のチップ状であることが多いが、用途に合わせて様々な形状を採
りうる。
【０００３】
ＲＦＩＤでは、タグとリーダの間の通信は電波を用いて行なうことができる。具体的には
、リーダから発せられる電波がタグ内のアンテナにおいて電気信号に変換され、該電気信
号に従い、タグ内の集積回路が動作する。そして、集積回路から出力された電気信号に従
って変調された電波が、アンテナから発せられることで、非接触にて信号をリーダに送る
ことができる。
【０００４】
なおタグは、アクティブタイプとパッシブタイプの２つに大別することができる。アクテ
ィブタイプは一次電池を内蔵しており、タグ内で電気エネルギーの生成は行わない。
【０００５】
一方パッシブタイプは、リーダからの電波を用い、電気エネルギーをタグ内において生成
することができる。具体的には、リーダから受信した電波をアンテナにおいて交流電圧に
変換した後、該交流電圧を整流回路において整流化し、タグ内の各回路に供給している。
よってアンテナにおいて受信できる電波のエネルギーが高ければ高いほど、高い電気エネ
ルギーの生成が可能である。しかしリーダから発せられる電波の強度は規定により定めら
れているため、タグ内において生成される電気エネルギーは、通常、所定の範囲内に収め
られる。
【０００６】
ところが、リーダからの電波にノイズが含まれていたり、リーダ以外の電子機器から不要
輻射が発せられていたりすると、規定を上回る強力な電波にタグがさらされてしまう。こ
の場合、所定の範囲を逸脱するような過度に大きい交流電圧がアンテナにおいて生じる。
その結果、集積回路内の半導体素子に供給される電流値が急激に上昇し、絶縁破壊により
集積回路が破壊または劣化されてしまう恐れがある。
【０００７】
特に通信距離を伸ばすために高い周波数の電波を用いて通信を行う場合、集積回路をより
高速で動作させることが出来るように、集積回路を構成している半導体素子を微細化する
傾向がある。しかし半導体素子を微細化すると、より耐圧が低くなり、さらに過電流によ
りタグが壊れやすくなる。
【０００８】
またタグとリーダ間の通信距離が近い場合の電波の強度と、タグとリーダ間の通信距離が
遠い場合の電波の強度とが同じだと、タグにおいて生成される電気エネルギーは、タグと
リーダ間の通信距離が近いほど大きくなる。よって、通信距離が短いときに、余分な電気
エネルギーが生成されてしまう場合がある。
【０００９】
そこで、余分な電気エネルギーを放出する機能を有するリミッタを、集積回路内に設ける
ことは、タグの信頼性を向上させるのに非常に有効である。リミッタは、入力された電圧
に関わらず出力される電圧を設定電圧（リミット電圧）以下に抑える機能を有している。
リミッタを用いることで、上述した過電流による半導体素子の劣化または破壊を防いでい
る。
【００１０】
タグの場合、最も過電流により半導体素子が劣化または破壊されやすい回路は、アンテナ
からの交流電圧が直接入力される回路である。整流回路はその一つであり、下記の特許文
献１には、リミッタとして機能するダイオードを入力側に設けた整流回路について記載さ
れている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００２−１７６１４１号公報（第６頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしリミッタをアンテナと整流回路の間に設けた場合、過電流が生じていなくても、リ
ミッタ内の寄生容量や寄生インダクタンスにより整流回路がグラウンド（ＧＮＤ）側と短
絡し、電力を消耗してしまうという問題があった。
【００１３】
図１９（Ａ）に、アンテナ１９０１と、リミッタ１９０２と、整流回路１９０３の一般的
な構成を示す。リミッタ１９０２と整流回路１９０３は集積回路の一部に相当し、リミッ
タ１９０２はアンテナ１９０１が有する端子Ａ１及び端子Ａ２と接続されている。また整
流回路１９０３はリミッタ１９０２の後段に接続されている。
【００１４】
図１９（Ｂ）に、図１９（Ａ）に示したアンテナ１９０１、リミッタ１９０２、整流回路
１９０３の等価回路図を示す。なお図１９（Ｂ）では、端子Ａ２をＧＮＤに落とした状態
における回路図を示している。アンテナ１９０１は並列に接続されたインダクタ１９１０
と共振容量１９１１とを有している。リミッタ１９０２は、端子Ａ１と端子Ａ２の間の接
続を制御するスイッチ１９１２を有している。また整流回路１９０３はリミッタ１９０２
の後段において、端子Ａ１と端子Ａ２に接続されている。
【００１５】
規定より低い電圧が端子Ａ１と端子Ａ２の間に印加されると、スイッチ１９１２は開放し
、端子Ａ１と端子Ａ２の間の電圧はそのまま整流回路１９０３に印加される。逆に規定よ
り大きい振幅の電圧が端子Ａ１と端子Ａ２の間に印加されると、スイッチ１９１２が短絡
することで過電流は端子Ａ２（ＧＮＤ）側へ流れ、結果的に整流回路１９０３に印加され
る電圧が抑えられるという仕組みになっている。
【００１６】
ところで、このスイッチ１９１２は通常トランジスタやダイオードなどの半導体素子を用
いて形成されているため、寄生容量や寄生インダクタンスを有している。そのため端子Ａ
１と端子Ａ２の間に高い周波数の交流電圧が印加されると、スイッチ１９１２が開放して
いる場合であっても、該寄生容量や寄生インダクタンスにより、端子Ａ２側にも該交流電
圧が印加され、電力が損失してしまう。タグ内において形成できる電気エネルギーには限
りがあるので、不要な電力の損失は極力避けたいというのが現状である。
【００１７】
本発明は上記問題に鑑み、半導体素子が有する寄生容量や寄生インダクタンスによる電力
の損失を抑えることが出来る、整流回路の提供を課題とする。さらに本発明は、該整流回
路により整流化された電圧を用い、無線での通信を行うことが出来る半導体装置及びその
駆動方法に関する。
【課題を解決するための手段】
【００１８】
本発明の整流回路は、入力された交流電圧の振幅に従い、前段の回路と該整流回路の間に
おけるインピーダンスを整合または不整合にすることを特徴とする。入力される交流電圧
が規定の振幅以下である場合は、インピーダンスを整合にし、該交流電圧をそのまま整流
回路に印加する。逆に入力される交流電圧が規定の振幅よりも大きい場合は、インピーダ
ンスを不整合にし、反射により該交流電圧の振幅を小さくしてから整流回路に印加する。
【００１９】
そして本発明では、整流回路に可変容量を設け、該可変容量を用いて整流回路の入力イン
ピーダンスを調整する。詳述すると、可変容量の容量値は整流回路に入力される交流電圧
の振幅に従って変化する。そして整流回路の入力インピーダンスの虚数部に相当するリア
クタンスは、可変容量の容量値に従って変化する。よって、整流回路と前段の回路の間の
インピーダンスマッチングは、交流電圧の振幅に合わせて該可変容量の容量値を変化させ
ることで、整合または不整合とすることが出来る。
【００２０】
不整合は、整流回路の入力インピーダンスを前段の回路の出力インピーダンスよりも大き
くすることでも実現できるが、逆に整流回路の入力インピーダンスを前段の回路の出力イ
ンピーダンスよりも小さくすることでも実現可能である。
【００２１】
また本発明の半導体装置は、アンテナにおいて生成される交流電圧の振幅に従い、アンテ
ナと整流回路の間におけるインピーダンスを整合または不整合にすることを特徴とする。
アンテナにおいて生成される交流電圧が規定の振幅以下である場合は、インピーダンスを
整合にし、該交流電圧をそのまま整流回路に印加する。逆にアンテナにおいて生成される
交流電圧が規定の振幅よりも大きい場合は、インピーダンスを不整合にし、反射により該
交流電圧の振幅を小さくしてから整流回路に印加する。
【００２２】
そして本発明の半導体装置では、整流回路に可変容量を設ける。整流回路の入力インピー
ダンスの虚数部に相当するリアクタンスは、該可変容量の容量値によって決定する。よっ
て、インピーダンスの整合と不整合の選択は、交流電圧の振幅に合わせて該可変容量の容
量値を変化させることで、行うことが出来る。整流回路の入力インピーダンスをアンテナ
の出力インピーダンスよりも大きくすることで、インピーダンスを不整合にすることが出
来る。逆に整流回路の入力インピーダンスをアンテナの出力インピーダンスよりも小さく
することで、インピーダンスを不整合にすることも出来る。
【００２３】
可変容量は少なくとも２つの電極を有する。またアンテナは少なくとも２つの端子を有す
る。そしてアンテナが有する２つの端子のうち、いずれか一方から供給される交流電圧が
、可変容量の２つの電極のいずれか一方に印加されるように、可変容量は整流回路内にお
いて接続されている。
【００２４】
なお本発明の半導体装置は、少なくとも集積回路を有していれば良く、アンテナを有して
いなくても良い。本発明の半導体装置が有する集積回路は、アンテナにおいて生成された
交流電圧を整流化して直流の電源電圧を生成する整流回路と、該電源電圧を用いて動作す
る演算回路と、該演算回路から生成された信号を用いて電波を変調するための変調回路と
を有していれば良い。
【発明の効果】
【００２５】
本発明の整流回路はリミッタとしての機能を兼ね備えているので、従来のように整流回路
の前段にリミッタを設けなくとも、過電流による整流回路内の半導体素子の劣化または破
壊を抑えることができる。
【００２６】
そして、過度の電波に半導体装置がさらされていない場合であっても、リミッタのスイッ
チとして機能する半導体素子が予め有している寄生容量や寄生インダクタンスを介してグ
ラウンド（ＧＮＤ）側と短絡し、電力を消耗してしまう、といった事態を避けることが出
来る。本発明ではインピーダンスの不整合により生じる反射を敢えて用いることで、アン
テナにおいて生成される交流電圧の振幅を小さく抑えることが出来るので、過電流により
整流回路内の半導体素子が劣化または破壊されるのを防ぎつつ、なおかつ半導体装置の信
頼性を向上させることが出来る。さらに半導体装置内の電力の損失を抑えることで、半導
体装置をより高機能化させる、或いは通信距離を伸ばすことが可能である。
【図面の簡単な説明】
【００２７】
【図１】本発明の整流回路の構成を示す回路図。
【図２】本発明の整流回路の構成を示す回路図。
【図３】本発明の整流回路の構成を示す回路図。
【図４】ＭＯＳバラクタの特性を示す図。
【図５】本発明の整流回路の構成を示す回路図。
【図６】本発明の整流回路の構成を示す回路図。
【図７】本発明の整流回路の構成を示す回路図。
【図８】本発明の整流回路の構成を示す回路図。
【図９】本発明の半導体装置の構成を示すブロック図。
【図１０】本発明の半導体装置の外観を示す図。
【図１１】本発明の整流回路の上面図。
【図１２】本発明の半導体装置の作製方法を示す図。
【図１３】本発明の半導体装置の作製方法を示す図。
【図１４】本発明の半導体装置の作製方法を示す図。
【図１５】本発明の半導体装置の作製方法を示す図。
【図１６】本発明の半導体装置の作製方法を示す図。
【図１７】本発明の半導体装置の作製方法を示す図。
【図１８】本発明の半導体装置の作製方法を示す図。
【図１９】従来の半導体装置の構成を示す図。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。
【００２９】
（実施の形態１）
図１を用いて、本発明の整流回路の構成について説明する。図１（Ａ）において、整流回
路１０１はアンテナ１０２が有する端子Ａ１、端子Ａ２に接続されており、アンテナ１０
２が有する端子Ａ１、端子Ａ２が、整流回路１０１の入力端子として機能する。なお図１
（Ａ）ではアンテナ１０２がコイル状になっている場合を図示しているが、本発明にて用
いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界を用いて行う場合
には、アンテナ１０２はコイル状である必要はない。
【００３０】
整流回路１０１は、可変容量１０３と、端子Ａ１と端子Ａ２の間に印加された交流電圧を
整流化するためのダイオード１０４及びダイオード１０５と、整流化された電圧を平滑化
するための平滑用容量１０６とを有している。可変容量１０３は少なくとも２つの電極を
有している。この第１の電極と第２の電極の間に印加される電圧の値に従って、可変容量
１０３はその容量値が変化する。本実施の形態では可変容量１０３として、可変容量ダイ
オードを用いる。
【００３１】
平滑用容量１０６は、整流回路１０１が有する出力端子ＯＵＴ１と出力端子ＯＵＴ２の間
に接続されている。なお図１（Ａ）に示した整流回路は、整流化された電圧の平滑化のた
めに平滑用容量１０６を用いているが、必ずしも平滑用容量１０６は用いなくとも良い。
ただし平滑用容量１０６を用いることで、整流化された電圧が有するリプルなどの直流以
外の成分を、低減させることが出来る。
【００３２】
また整流回路１０１が有するダイオードの数及びその接続は、図１（Ａ）に示した構成に
限定されない。本発明の整流回路１０１では、少なくとも２つのダイオード１０４、１０
５が、直列に、なおかつ各ダイオードの順方向が揃うように接続されている。そして上記
２つのダイオード１０４、１０５のうち、一方は可変容量１０３の第２の電極と整流回路
１０１の出力端子ＯＵＴ１との間において直列に接続されており、他方は可変容量１０３
の第２の電極と整流回路１０１の出力端子ＯＵＴ２との間において直列に接続されている
。
【００３３】
具体的に図１（Ａ）に示す整流回路１０１では、可変容量１０３が有する第１の電極が端
子Ａ１に接続されている。また、可変容量１０３が有する第２の電極は、ダイオード１０
４が有する第２の電極（カソード）及びダイオード１０５が有する第１の電極（アノード
）に接続されている。ダイオード１０４が有する第１の電極（アノード）は端子Ａ２及び
出力端子ＯＵＴ２に接続されている。ダイオード１０５が有する第２の電極（カソード）
は出力端子ＯＵＴ１に接続されている。平滑用容量１０６が有する第１の電極は出力端子
ＯＵＴ１に接続され、平滑用容量１０６が有する第２の電極は出力端子ＯＵＴ２に接続さ
れている。
【００３４】
端子Ａ２をグラウンド（ＧＮＤ）に落とした場合の、図１（Ａ）に示した整流回路１０１
とアンテナ１０２の等価回路図を、図１（Ｂ）に示す。
【００３５】
アンテナ１０２は、インダクタ１０７と共振容量１０８とを有している。インダクタ１０
７は少なくとも２つの端子を有し、一方の端子は端子Ａ１に接続され、他方の端子はＧＮ
Ｄに落とされる。また共振容量１０８は少なくとも２つの電極を有し、一方の電極は端子
Ａ１に接続され、他方の電極はＧＮＤに落とされる。このようにインダクタ１０７と共振
容量１０８とが並列に接続されることで、アンテナ１０２では並列共振回路が形成されて
いる。
【００３６】
また図１（Ｂ）では、ダイオード１０４が有する第１の電極がＧＮＤに落とされる。平滑
用容量１０６が有する第２の電極はＧＮＤに落とされる。
【００３７】
アンテナ１０２が特定の範囲の波長を有する電波にさらされると、アンテナ１０２におい
て交流起電力が生じ、端子Ａ１と端子Ａ２の間に交流電圧が印加される。
【００３８】
端子Ａ２よりも高い電圧Ｖｈが端子Ａ１に印加されると、該電圧Ｖｈは可変容量１０３の
第１の電極に与えられる。すると可変容量１０３の第２の電極側には負の電荷が蓄積され
るため、可変容量１０３の第２の電極の電圧は端子Ａ２の電圧（この場合ＧＮＤ）よりも
低くなる。するとダイオード１０４がオンとなり、可変容量１０３の第２の電極に端子Ａ
２の電圧（この場合ＧＮＤ）が与えられる。次に端子Ａ２よりも低い電圧Ｖｌ（＝−Ｖｈ
）が端子Ａ１に印加されると、該電圧Ｖｌは可変容量１０３の第１の電極に与えられる。
ここで、可変容量１０３に蓄積されている電荷は保存されるので、可変容量１０３の第２
の電極における電圧は、電圧Ｖｈを２倍にした高さとなる。そしてダイオード１０４はオ
フ、ダイオード１０５はオンとなり、電圧Ｖｈの２倍の電圧が出力端子ＯＵＴ１に与えら
れる。
【００３９】
なお可変容量１０３は、第１の電極に印加される電圧の値によって、その容量値が変化す
る。整流回路１０１の入力インピーダンスは、可変容量１０３の容量値に従って変化させ
ることが可能である。よって可変容量１０３の第１の電極に印加される電圧と、容量値の
関係は、予め設計の段階で定めておく。すなわち、可変容量１０３の第１の電極に印加さ
れる電圧の値が所定の範囲内に収まっている場合、整流回路１０１とアンテナ１０２の間
においてインピーダンスの整合が取れるように、可変容量１０３の特性を予め定めておく
。また、可変容量１０３の第１の電極に所定の範囲を逸脱するような大きい振幅の電圧が
印加された場合、整流回路１０１とアンテナ１０２の間においてインピーダンスが不整合
となるように、可変容量１０３の特性を予め定めておく。
【００４０】
図１（Ｂ）に示した整流回路１０１の場合、可変容量１０３が有する第１の電極に所定の
範囲内の電圧が印加されると、整流回路１０１とアンテナ１０２の間においてインピーダ
ンスが整合となる。そして、可変容量１０３が有する第１の電極に印加された交流電圧は
、可変容量１０３の後段の半導体素子に印加される。具体的にはダイオード１０４の第２
の電極及びダイオード１０５の第１の電極に印加される。
【００４１】
一方、図１（Ｂ）に示した整流回路１０１の場合、可変容量１０３が有する第１の電極に
所定の範囲を逸脱した大きい振幅の電圧が印加されると、可変容量１０３の容量値が小さ
くなる。整流回路１０１の入力端子に相当する端子Ａ１と出力端子ＯＵＴ１の間において
直列に接続されている可変容量１０３の場合、ωを角周波数、Ｃを容量値、ｊを虚数単位
とすると、インピーダンスＺは１／（ｊωＣ）で表される。よって、可変容量１０３の容
量値を小さくすればするほど、整流回路１０１の入力インピーダンスは大きくなり、整流
回路１０１とアンテナ１０２の間においてインピーダンスを不整合とすることが出来る。
その結果、第１の電極に印加された交流電圧は反射によりその振幅が抑えられ、可変容量
１０３の後段の半導体素子に印加される。具体的にはダイオード１０４の第２の電極及び
ダイオード１０５の第１の電極に印加される。
【００４２】
なお、どこまでが整合であり、どこまでが不整合であるかの判断は、反射により低下する
電圧の値によって、設計者が適宜定めれば良い。例えば、アンテナ１０２において発生す
る交流電圧の振幅と、実際に整流回路１０１に入力される交流電圧の振幅とを比較し、電
圧の低下が３％未満であるときは整合が取れているものとし、電圧の低下が１０％以上で
あるときは整合が取れていない、すなわち不整合であると判断することができる。
【００４３】
なお実際の設計では、配線の特性インピーダンスも考慮に入れることで、より設計に即し
た特性を有する整流回路を形成することが出来る。
【００４４】
本実施の形態の整流回路は可変容量を有し、入力電圧に応じて該可変容量の容量値が変化
するように構成されている。可変容量の容量値の変化は整流回路の入力インピーダンスを
変化させ、入力信号が反射するように作用する。この作用により、過大な交流電圧が整流
回路に印加され、過電流による整流回路内の半導体素子の劣化または破壊を抑えることが
できる。
【００４５】
なお、このような整流回路を備える半導体装置とリーダとの通信は、リーダから送られて
くる搬送波の反射波に変調を加えることで行っている。この通信における反射波は、整流
回路に入力される交流電圧の振幅を抑えるための反射電力と比べて十分大きい。よって、
アンテナと整流回路間でインピーダンスを敢えて不整合としても、信号の送信が妨げられ
にくいという利点を有している。
【００４６】
このように本発明の整流回路は、過大な交流電圧が入力されないように入力インピーダン
スを変化させる特性を有している。よって、過電流により整流回路１０１内のダイオード
１０４、１０５、平滑用容量１０６などの半導体素子の劣化または破壊を抑えることがで
きる。また従来のように整流回路の前段にリミッタを設けなくとも良いので、リミッタが
有する寄生容量や寄生インダクタンスを介してグラウンド（ＧＮＤ）側と短絡し、電力を
消耗してしまう、といった事態を避けることが出来る。
【００４７】
なお整流回路１０１に用いられる半導体素子の種類及びその数は、本実施の形態に示した
構成に限定されない。より理想的に近い整流特性を得るために、図１（Ａ）に示した半導
体素子に加えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても
良い。
【００４８】
（実施の形態２）
図２を用いて、本発明の整流回路の構成について説明する。図２（Ａ）において、整流回
路２０１はアンテナ２０２が有する端子Ａ１、端子Ａ２に接続されており、アンテナ２０
２が有する端子Ａ１、端子Ａ２が、整流回路２０１の入力端子として機能する。なお図２
（Ａ）ではアンテナ２０２がコイル状になっている場合を図示しているが、本発明にて用
いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界を用いて行う場合
には、アンテナ２０２はコイル状である必要はない。
【００４９】
整流回路２０１は、可変容量２０３と、端子Ａ１と端子Ａ２の間に印加された交流電圧を
整流化するためのダイオード２０４及びダイオード２０５と、ローパスフィルタとして機
能する抵抗２０９と、整流回路から出力される電圧を２倍圧にするための容量２１０とを
有している。可変容量２０３は少なくとも２つの電極を有している。この第１の電極と第
２の電極の間に印加される電圧の値に従って、可変容量２０３はその容量値が変化する。
本実施の形態では可変容量２０３として、可変容量ダイオードを用いる。
【００５０】
整流回路２０１が有するダイオードの数及びその接続は、図２（Ａ）に示した構成に限定
されない。本発明の整流回路２０１では、少なくとも２つのダイオード２０４、２０５が
、直列に、なおかつ各ダイオードの順方向が揃うように接続されている。そして上記２つ
のダイオード２０４、２０５のうち、一方は容量２１０の第２の電極と整流回路２０１の
出力端子ＯＵＴ１との間において直列に接続されており、他方は容量２１０の第２の電極
と整流回路２０１の出力端子ＯＵＴ２との間において直列に接続されている。
【００５１】
具体的に図２（Ａ）に示す整流回路２０１では、容量２１０が有する第１の電極が端子Ａ
１に接続されている。また、容量２１０が有する第２の電極は、抵抗２０９が有する第１
の端子に接続されている。抵抗２０９が有する第２の端子は可変容量２０３が有する第１
の電極、ダイオード２０４が有する第２の電極（カソード）及びダイオード２０５が有す
る第１の電極（アノード）に接続されている。可変容量２０３が有する第２の電極及びダ
イオード２０４が有する第１の電極（アノード）は、端子Ａ２及び出力端子ＯＵＴ２に接
続されている。ダイオード２０５が有する第２の電極（カソード）は出力端子ＯＵＴ１に
接続されている。
【００５２】
端子Ａ２をグラウンド（ＧＮＤ）に落とした場合の、図２（Ａ）に示した整流回路２０１
とアンテナ２０２の等価回路図を、図２（Ｂ）に示す。
【００５３】
アンテナ２０２は、インダクタ２０７と共振容量２０８とを有している。インダクタ２０
７は少なくとも２つの端子を有し、一方の端子は端子Ａ１に接続され、他方の端子はＧＮ
Ｄに落とされる。また共振容量２０８は少なくとも２つの電極を有し、一方の電極は端子
Ａ１に接続され、他方の電極はＧＮＤに落とされる。このようにインダクタ２０７と共振
容量２０８とが並列に接続されることで、アンテナ２０２では並列共振回路が形成されて
いる。
【００５４】
また図２（Ｂ）では、ダイオード２０４が有する第１の電極がＧＮＤに落とされる。可変
容量２０３が有する第２の電極はＧＮＤに落とされる。
【００５５】
アンテナ２０２が特定の範囲の波長を有する電波にさらされると、アンテナ２０２におい
て交流起電力が生じ、端子Ａ１と端子Ａ２の間に交流電圧が印加される。
【００５６】
端子Ａ２よりも高い電圧Ｖｈが端子Ａ１に印加されると、該電圧Ｖｈは容量２１０の第１
の電極に与えられる。すると容量２１０の第２の電極側には負の電荷が蓄積されるため、
容量２１０の第２の電極の電圧は端子Ａ２の電圧（この場合ＧＮＤ）よりも低くなる。す
るとダイオード２０４がオンとなり、容量２１０の第２の電極に端子Ａ２の電圧（この場
合ＧＮＤ）が与えられる。次に端子Ａ２よりも低い電圧Ｖｌ（＝−Ｖｈ）が端子Ａ１に印
加されると、該電圧Ｖｌは容量２１０の第１の電極に与えられる。ここで、容量２１０に
蓄積されている電荷は保存されるので、容量２１０の第２の電極における電圧は、電圧Ｖ
ｈを２倍にした高さとなる。そしてダイオード２０４はオフ、ダイオード２０５はオンと
なり、電圧Ｖｈの２倍の電圧が出力端子ＯＵＴ１に与えられる。
【００５７】
可変容量２０３は、第１の電極に印加される電圧の値によって、その容量値が変化する。
整流回路２０１の入力インピーダンスは、可変容量２０３の容量値に従って変化させるこ
とが可能である。よって可変容量２０３の第１の電極に印加される電圧と、容量値の関係
は、予め設計の段階で定めておく。すなわち、可変容量２０３の第１の電極に印加される
電圧の値が所定の範囲内に収まっている場合、整流回路２０１とアンテナ２０２の間にお
いてインピーダンスの整合が取れるように、可変容量２０３の特性を予め定めておく。ま
た、可変容量２０３の第１の電極に所定の範囲を逸脱するような大きい振幅の電圧が印加
された場合、整流回路２０１とアンテナ２０２の間においてインピーダンスが不整合とな
るように、可変容量２０３の特性を予め定めておく。
【００５８】
図２（Ｂ）に示した整流回路２０１の場合、可変容量２０３が有する第１の電極に所定の
範囲内の電圧が印加されると、整流回路２０１とアンテナ２０２の間においてインピーダ
ンスが整合となる。そして、容量２１０の第１の電極に印加された交流電圧は、可変容量
２０３の後段の半導体素子に印加される。具体的にはダイオード２０４の第２の電極及び
ダイオード２０５の第１の電極に印加される。
【００５９】
一方、図２（Ｂ）に示した整流回路２０１の場合、可変容量２０３が有する第１の電極に
所定の範囲を逸脱した大きい振幅の電圧が印加されると、可変容量２０３の容量値が大き
くなる。整流回路２０１の入力端子に相当する端子Ａ１と出力端子ＯＵＴ２の間において
直列に接続されている可変容量２０３の場合、ωを角周波数、Ｃを容量値、ｊを虚数単位
とすると、インピーダンスＺは１／（ｊωＣ）で表される。よって、可変容量２０３の容
量値を大きくすればするほど、整流回路２０１の入力インピーダンスは小さくなり、整流
回路２０１とアンテナ２０２の間においてインピーダンスを不整合とすることが出来る。
その結果、容量２１０の第１の電極に印加された交流電圧は反射によりその振幅が抑えら
れ、可変容量２０３の後段の半導体素子に印加される。具体的にはダイオード２０４の第
２の電極及びダイオード２０５の第１の電極に印加される。
【００６０】
なお、どこまでが整合であり、どこまでが不整合であるかの判断は、反射により低下する
電圧の値によって、設計者が適宜定めれば良い。また実際の設計では、配線の特性インピ
ーダンスも考慮に入れることで、より設計に即した特性を有する整流回路を形成すること
が出来る。
【００６１】
このように本発明の整流回路は、反射を用いることで交流電圧の振幅を抑えることが出来
る。よって、過電流により整流回路２０１内のダイオード２０４、２０５などの半導体素
子の劣化または破壊を抑えることができる。また従来のように整流回路の前段にリミッタ
を設けなくとも良いので、リミッタが有する寄生容量や寄生インダクタンスを介してグラ
ウンド（ＧＮＤ）側と短絡し、電力を消耗してしまう、といった事態を避けることが出来
る。
【００６２】
なお整流回路２０１に用いられる半導体素子の種類及びその数は、本実施の形態に示した
構成に限定されない。より理想的に近い整流特性を得るために、図２（Ａ）に示した半導
体素子に加えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても
良い。
【００６３】
（実施の形態３）
本実施の形態では、可変容量としてＭＯＳ（ｍｅｔａｌ‐ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）バラクタを用いた整流回路の構成について説明する。
【００６４】
図３（Ａ）に、ＭＯＳバラクタを用いた本発明の整流回路の一形態を示す。図３（Ａ）で
は、図１（Ａ）に示した整流回路１０１が有する可変容量１０３として、ＭＯＳバラクタ
を用いた例を示している。また図３（Ａ）では、ダイオード１０４及びダイオード１０５
としてＭＯＳトランジスタを用いた例を示している。
【００６５】
可変容量１０３として用いられているＭＯＳバラクタは、ソース領域（Ｓ）とドレイン領
域（Ｄ）が電気的に接続されたｐチャネル型のＭＯＳトランジスタである。そして、該Ｍ
ＯＳトランジスタのゲート電極（Ｇ）が第１の電極に相当する。またソース領域（Ｓ）及
びドレイン領域（Ｄ）は第２の電極に相当する。
【００６６】
ダイオード１０４として用いられているトランジスタは、ソース領域（Ｓ）とゲート電極
（Ｇ）が電気的に接続されたｎチャネル型のＭＯＳトランジスタである。そして該ＭＯＳ
トランジスタのソース領域（Ｓ）及びゲート電極（Ｇ）は、ダイオード１０４の第１の電
極（アノード）に相当し、ドレイン領域（Ｄ）はダイオード１０４の第２の電極（カソー
ド）に相当する。
【００６７】
ダイオード１０５として用いられているトランジスタは、ダイオード１０４と同様に、ソ
ース領域（Ｓ）とゲート電極（Ｇ）が電気的に接続されたｎチャネル型のＭＯＳトランジ
スタである。そして該ＭＯＳトランジスタのソース領域（Ｓ）及びゲート電極（Ｇ）は、
ダイオード１０５の第１の電極（アノード）に相当し、ドレイン領域（Ｄ）はダイオード
１０５の第２の電極（カソード）に相当する。
【００６８】
なお図３（Ａ）では、ｐチャネル型のＭＯＳトランジスタを用いてＭＯＳバラクタを形成
しているが、本発明はこの構成に限定されない。ｎチャネル型のＭＯＳトランジスタを用
いてＭＯＳバラクタを形成しても良い。ただし、図３（Ａ）のように、端子Ａ１と出力端
子ＯＵＴ１の間においてＭＯＳバラクタが直列に接続されている場合、ＭＯＳバラクタと
してｐチャネル型のＭＯＳトランジスタを用いる方が望ましい。なぜならば、ｐチャネル
型のＭＯＳトランジスタを用いて形成されたＭＯＳバラクタの場合、図４（Ａ）に示すよ
うに、破線４０１で囲まれた領域を用いて動作を行う。よって、第１の電極に印加される
電圧が高くなるほど、可変容量１０３は容量値が小さくなり、インピーダンスは逆に大き
くなる。インピーダンスは形式的には直流回路の抵抗と同様に扱うことができるので、イ
ンピーダンスが大きいほど可変容量１０３の第２の電極に供給される交流の電流の振幅を
抑えることが出来る。よって、可変容量１０３の第２の電極と出力端子ＯＵＴ１の間に接
続されている半導体素子（この場合ダイオード１０５）において、電流による絶縁破壊が
生じるのを、より効果的に抑えることが出来る。同様に可変容量１０３の第２の電極と出
力端子ＯＵＴ２の間に接続されている半導体素子（この場合ダイオード１０４）において
、電流による絶縁破壊が生じるのを、より効果的に抑えることが出来る。
【００６９】
また図３（Ａ）では、ｎチャネル型のＭＯＳトランジスタを用いてダイオード１０４及び
ダイオード１０５を形成しているが、本発明はこの構成に限定されない。ｐチャネル型の
ＭＯＳトランジスタを用いてダイオード１０４及びダイオード１０５を形成しても良い。
ただしこの場合、ＭＯＳトランジスタのドレイン領域（Ｄ）が、ダイオード１０４、１０
５の第１の電極（アノード）に相当し、ソース領域（Ｓ）及びゲート電極（Ｇ）がダイオ
ード１０４、１０５の第２の電極（カソード）に相当する。
【００７０】
図３（Ｂ）に、ＭＯＳバラクタを用いた本発明の整流回路の、図３（Ａ）とは異なる形態
を示す。図３（Ｂ）では、図２（Ａ）に示した整流回路２０１が有する可変容量２０３と
して、ＭＯＳバラクタを用いた例を示している。また図３（Ｂ）では、ダイオード２０４
及びダイオード２０５としてｎチャネル型のＭＯＳトランジスタを用いた例を示している
。
【００７１】
可変容量２０３として用いられているＭＯＳバラクタは、ソース領域（Ｓ）とドレイン領
域（Ｄ）が電気的に接続されたｎチャネル型のＭＯＳトランジスタである。そして、該Ｍ
ＯＳトランジスタのゲート電極（Ｇ）が第１の電極に相当する。またソース領域（Ｓ）及
びドレイン領域（Ｄ）は第２の電極に相当する。
【００７２】
ダイオード２０４として用いられているトランジスタは、ソース領域（Ｓ）とゲート電極
（Ｇ）が電気的に接続されたｎチャネル型のＭＯＳトランジスタである。そして該ＭＯＳ
トランジスタのソース領域（Ｓ）及びゲート電極（Ｇ）は、ダイオード２０４の第１の電
極（アノード）に相当し、ドレイン領域（Ｄ）はダイオード２０４の第２の電極（カソー
ド）に相当する。
【００７３】
ダイオード２０５として用いられているトランジスタは、ダイオード２０４と同様に、ソ
ース領域（Ｓ）とゲート電極（Ｇ）が電気的に接続されたｎチャネル型のＭＯＳトランジ
スタである。そして該ＭＯＳトランジスタのソース領域（Ｓ）及びゲート電極（Ｇ）は、
ダイオード２０５の第１の電極（アノード）に相当し、ドレイン領域（Ｄ）はダイオード
２０５の第２の電極（カソード）に相当する。
【００７４】
なお図３（Ｂ）では、ｎチャネル型のＭＯＳトランジスタを用いてＭＯＳバラクタを形成
しているが、本発明はこの構成に限定されない。ｐチャネル型のＭＯＳトランジスタを用
いてＭＯＳバラクタを形成しても良い。ただし、図３（Ｂ）のように、端子Ａ１と出力端
子ＯＵＴ２の間においてＭＯＳバラクタが直列に接続されている場合、ＭＯＳバラクタと
してｎチャネル型のＭＯＳトランジスタを用いる方が望ましい。なぜならば、ｎチャネル
型のＭＯＳトランジスタを用いて形成されたＭＯＳバラクタの場合、図４（Ｂ）に示すよ
うに、破線４０２で囲まれた領域を用いて動作を行う。よって、第１の電極に印加される
電圧が高くなるほど、可変容量２０３は容量値が大きくなり、インピーダンスは逆に小さ
くなる。インピーダンスは形式的には直流回路の抵抗と同様に扱うことができるので、イ
ンピーダンスが小さいほど可変容量２０３の第２の電極に供給される交流の電流の振幅を
抑えることが出来る。よって、可変容量２０３の第１の電極と出力端子ＯＵＴ１の間に接
続されている半導体素子（この場合ダイオード２０５）において、電流による絶縁破壊が
生じるのを、より効果的に抑えることが出来る。同様に可変容量２０３の第１の電極と出
力端子ＯＵＴ２の間に接続されている半導体素子（この場合ダイオード２０４）において
、電流による絶縁破壊が生じるのを、より効果的に抑えることが出来る。
【００７５】
また図３（Ｂ）では、ｎチャネル型のＭＯＳトランジスタを用いてダイオード２０４及び
ダイオード２０５を形成しているが、本発明はこの構成に限定されない。ｐチャネル型の
ＭＯＳトランジスタを用いてダイオード２０４及びダイオード２０５を形成しても良い。
ただしこの場合、ＭＯＳトランジスタのドレイン領域（Ｄ）が、ダイオード２０４、２０
５の第１の電極（アノード）に相当し、ソース領域（Ｓ）及びゲート電極（Ｇ）がダイオ
ード２０４、２０５の第２の電極（カソード）に相当する。
【００７６】
なおＭＯＳバラクタまたはダイオードとして用いられるトランジスタは、半導体基板を用
いて形成されたトランジスタであっても良いし、ＳＯＩ基板を用いて形成されたトランジ
スタであっても良い。或いは、ガラス基板、石英基板、プラスチック基板などの絶縁表面
を有する基板上に形成された薄膜の半導体膜を用いて形成されたトランジスタであっても
良い。
【００７７】
本発明の整流回路は、可変容量を含め、全て通常のＭＯＳのプロセスで形成することが可
能である。従来のリミッタでは、スイッチとして機能する半導体素子としてツェナーダイ
オードを用いる場合がある。ツェナーダイオードは通常のＭＯＳ（ｍｅｔａｌ‐ｏｘｉｄ
ｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）のプロセスを用いて形成することが困難であった。し
かし本発明の整流回路は、可変容量を含め、全て通常のＭＯＳのプロセスで形成すること
が可能である。この場合、整流回路、ひいては該整流回路を用いた半導体装置を小型化す
ることが出来る。
【実施例１】
【００７８】
本実施例では、出力電圧の高さを３倍にすることができる、本発明の整流回路の構成につ
いて、図５を用いて説明する。
【００７９】
図５において、整流回路５０１はアンテナ５０２が有する端子Ａ１、端子Ａ２に接続され
ており、アンテナ５０２が有する端子Ａ１、端子Ａ２が、整流回路５０１の入力端子とし
て機能する。なお図５ではアンテナ５０２がコイル状になっている場合を図示しているが
、本実施例にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界
を用いて行う場合には、アンテナ５０２はコイル状である必要はない。
【００８０】
整流回路５０１は、可変容量５０３と、端子Ａ１と端子Ａ２の間に印加された交流電圧を
整流化するためのダイオード５０４、ダイオード５０５及びダイオード５０７と、整流化
された電圧を平滑化するための平滑用容量５０６及び平滑用容量５０８とを有している。
可変容量５０３は少なくとも２つの電極を有している。この第１の電極と第２の電極の間
に印加される電圧の値に従って、可変容量５０３はその容量値が変化する。本実施例では
可変容量５０３として、可変容量ダイオードを用いる。
【００８１】
平滑用容量５０６及び平滑用容量５０８は、整流回路５０１が有する出力端子ＯＵＴ１と
出力端子ＯＵＴ２の間に直列に接続されている。なお図５に示した整流回路５０１は、整
流化された電圧の平滑化のために平滑用容量５０６及び平滑用容量５０８を用いているが
、必ずしもこれらの容量は用いなくとも良い。ただし平滑用容量５０６及び平滑用容量５
０８を用いることで、整流化された電圧が有するリプルなどの直流以外の成分を、低減さ
せることが出来る。
【００８２】
図５に示す整流回路５０１では、端子Ａ１が、可変容量５０３が有する第１の電極及びダ
イオード５０７が有する第１の電極（アノード）に接続されている。また、可変容量５０
３が有する第２の電極は、ダイオード５０４が有する第２の電極（カソード）及びダイオ
ード５０５が有する第１の電極（アノード）に接続されている。ダイオード５０４が有す
る第１の電極（アノード）及びダイオード５０７が有する第２の電極（カソード）は、平
滑用容量５０６が有する第２の電極及び平滑用容量５０８が有する第１の電極に接続され
ている。ダイオード５０５が有する第２の電極（カソード）及び平滑用容量５０６が有す
る第１の電極は出力端子ＯＵＴ１に接続されている。平滑用容量５０８が有する第２の電
極は端子Ａ２及び出力端子ＯＵＴ２に接続されている。
【００８３】
図５において端子Ａ２がグラウンド（ＧＮＤ）に落とされると、平滑用容量５０８が有す
る第２の電極はＧＮＤに落とされる。
【００８４】
アンテナ５０２が特定の範囲の波長を有する電波にさらされると、アンテナ５０２におい
て交流起電力が生じ、端子Ａ１と端子Ａ２の間に交流電圧が印加される。端子Ａ１と端子
Ａ２の間に印加される交流電圧の振幅がＶｈであるとすると、出力端子ＯＵＴ１には、Ｖ
ｈの３倍の高さに相当する電圧が与えられる。
【００８５】
整流回路５０１の入力インピーダンスは、可変容量５０３の容量値に従って変化させるこ
とが可能である。可変容量５０３は、第１の電極に印加される電圧の値によって、その容
量値を変化させることが出来る。図５に示した整流回路５０１の場合、可変容量５０３が
有する第１の電極に所定の範囲内の電圧が印加されると、整流回路５０１とアンテナ５０
２の間においてインピーダンスが整合となる。そして、第１の電極に印加された交流電圧
は、可変容量５０３の後段の半導体素子に印加される。具体的にはダイオード５０４の第
２の電極及びダイオード５０５の第１の電極に印加される。
【００８６】
一方、図５に示した整流回路５０１の場合、可変容量５０３が有する第１の電極に所定の
範囲を逸脱した大きい振幅の電圧が印加されると、可変容量５０３の容量値が小さくなる
。可変容量５０３の容量値を小さくすればするほど、整流回路５０１の入力インピーダン
スは大きくなるので、整流回路５０１とアンテナ５０２の間においてインピーダンスを不
整合とすることが出来る。その結果、第１の電極に印加された交流電圧は反射によりその
振幅が抑えられ、可変容量５０３の後段の半導体素子に印加される。具体的にはダイオー
ド５０４の第２の電極及びダイオード５０５の第１の電極に印加される。
【００８７】
このように本実施例の整流回路は、反射を用いることで交流電圧の振幅を抑えることが出
来る。よって、過電流により整流回路５０１内のダイオード５０４、５０５、平滑用容量
５０６などの半導体素子の劣化または破壊を抑えることができる。また従来のように整流
回路の前段にリミッタを設けなくとも良いので、リミッタが有する寄生容量や寄生インダ
クタンスを介してグラウンド（ＧＮＤ）側と短絡し、電力を消耗してしまう、といった事
態を避けることが出来る。
【００８８】
なお整流回路５０１に用いられる半導体素子の種類及びその数は、本実施例に示した構成
に限定されない。より理想的に近い整流特性を得るために、図５に示した半導体素子に加
えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。
【実施例２】
【００８９】
本実施例では、出力電圧の高さを３倍にすることができる、本発明の整流回路の構成につ
いて、図６を用いて説明する。
【００９０】
図６において、整流回路６０１はアンテナ６０２が有する端子Ａ１、端子Ａ２に接続され
ており、アンテナ６０２が有する端子Ａ１、端子Ａ２が、整流回路６０１の入力端子とし
て機能する。なお図６ではアンテナ６０２がコイル状になっている場合を図示しているが
、本実施例にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界
を用いて行う場合には、アンテナ６０２はコイル状である必要はない。
【００９１】
整流回路６０１は、可変容量６０３と、端子Ａ１と端子Ａ２の間に印加された交流電圧を
整流化するためのダイオード６０４、ダイオード６０５及びダイオード６０７と、整流化
された電圧を平滑化するための平滑用容量６０６及び平滑用容量６０８とを有している。
可変容量６０３は少なくとも２つの電極を有している。この第１の電極と第２の電極の間
に印加される電圧の値に従って、可変容量６０３はその容量値が変化する。本実施例では
可変容量６０３として、可変容量ダイオードを用いる。
【００９２】
平滑用容量６０６及び平滑用容量６０８は、整流回路６０１が有する出力端子ＯＵＴ１と
出力端子ＯＵＴ２の間に直列に接続されている。なお図６に示した整流回路６０１は、整
流化された電圧の平滑化のために平滑用容量６０６及び平滑用容量６０８を用いているが
、必ずしもこれらの容量は用いなくとも良い。ただし平滑用容量６０６及び平滑用容量６
０８を用いることで、整流化された電圧が有するリプルなどの直流以外の成分を、低減さ
せることが出来る。
【００９３】
図６に示す整流回路６０１では、端子Ａ１は、可変容量６０３が有する第１の電極及びダ
イオード６０７が有する第２の電極（カソード）に接続されている。また、可変容量６０
３が有する第２の電極は、ダイオード６０４が有する第２の電極（カソード）及びダイオ
ード６０５が有する第１の電極（アノード）に接続されている。ダイオード６０４が有す
る第１の電極（アノード）及び端子Ａ２は、平滑用容量６０６が有する第２の電極及び平
滑用容量６０８が有する第１の電極に接続されている。ダイオード６０７が有する第１の
電極（アノード）及び平滑用容量６０８が有する第２の電極は、出力端子ＯＵＴ２に接続
されている。ダイオード６０５が有する第２の電極（カソード）及び平滑用容量６０６が
有する第１の電極は出力端子ＯＵＴ１に接続されている。
【００９４】
図６において端子Ａ２がグラウンド（ＧＮＤ）に落とされると、ダイオード６０４が有す
る第１の電極（アノード）、平滑用容量６０６が有する第２の電極、平滑用容量６０８が
有する第１の電極が、ＧＮＤに落とされる。
【００９５】
アンテナ６０２が特定の範囲の波長を有する電波にさらされると、アンテナ６０２におい
て交流起電力が生じ、端子Ａ１と端子Ａ２の間に交流電圧が印加される。端子Ａ１と端子
Ａ２の間に印加される交流電圧の振幅がＶｈであるとすると、出力端子ＯＵＴ１には、Ｖ
ｈの３倍の高さに相当する電圧が与えられる。
【００９６】
整流回路６０１の入力インピーダンスは、可変容量６０３の容量値に従って変化させるこ
とが可能である。可変容量６０３は、第１の電極に印加される電圧の値によって、その容
量値を変化させることが出来る。図６に示した整流回路６０１の場合、可変容量６０３が
有する第１の電極に所定の範囲内の電圧が印加されると、整流回路６０１とアンテナ６０
２の間においてインピーダンスが整合となる。そして、第１の電極に印加された交流電圧
は、可変容量６０３の後段の半導体素子に印加される。具体的にはダイオード６０４の第
２の電極及びダイオード６０５の第１の電極に印加される。
【００９７】
一方、図６に示した整流回路６０１の場合、可変容量６０３が有する第１の電極に所定の
範囲を逸脱した大きい振幅の電圧が印加されると、可変容量６０３の容量値が小さくなる
。可変容量６０３の容量値を小さくすればするほど、整流回路６０１の入力インピーダン
スは大きくなるので、整流回路６０１とアンテナ６０２の間においてインピーダンスを不
整合とすることが出来る。その結果、第１の電極に印加された交流電圧は反射によりその
振幅が抑えられ、可変容量６０３の後段の半導体素子に印加される。具体的にはダイオー
ド６０４の第２の電極及びダイオード６０５の第１の電極に印加される。
【００９８】
このように本実施例の整流回路は、反射を用いることで交流電圧の振幅を抑えることが出
来る。よって、過電流により整流回路６０１内のダイオード６０４、６０５、平滑用容量
６０６などの半導体素子の劣化または破壊を抑えることができる。また従来のように整流
回路の前段にリミッタを設けなくとも良いので、リミッタが有する寄生容量や寄生インダ
クタンスを介してグラウンド（ＧＮＤ）側と短絡し、電力を消耗してしまう、といった事
態を避けることが出来る。
【００９９】
なお整流回路６０１に用いられる半導体素子の種類及びその数は、本実施例に示した構成
に限定されない。より理想的に近い整流特性を得るために、図６に示した半導体素子に加
えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。
【実施例３】
【０１００】
本実施例では、出力電圧の高さを４倍にすることができる、本発明の整流回路の構成につ
いて、図７を用いて説明する。
【０１０１】
図７において、整流回路７０１はアンテナ７０２が有する端子Ａ１、端子Ａ２に接続され
ており、アンテナ７０２が有する端子Ａ１、端子Ａ２が、整流回路７０１の入力端子とし
て機能する。なお図７ではアンテナ７０２がコイル状になっている場合を図示しているが
、本実施例にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界
を用いて行う場合には、アンテナ７０２はコイル状である必要はない。
【０１０２】
整流回路７０１は、可変容量７０３及び可変容量７０９と、端子Ａ１と端子Ａ２の間に印
加された交流電圧を整流化するためのダイオード７０４、ダイオード７０５、ダイオード
７０７及びダイオード７１０と、整流化された電圧を平滑化するための平滑用容量７０６
及び平滑用容量７０８とを有している。可変容量７０３と可変容量７０９は、少なくとも
２つの電極をそれぞれ有している。この第１の電極と第２の電極の間に印加される電圧の
値に従って、可変容量７０３と可変容量７０９はその容量値が変化する。本実施例では可
変容量７０３及び可変容量７０９として、可変容量ダイオードを用いる。
【０１０３】
平滑用容量７０６及び平滑用容量７０８は、整流回路７０１が有する出力端子ＯＵＴ１と
出力端子ＯＵＴ２の間に直列に接続されている。なお図７に示した整流回路７０１は、整
流化された電圧の平滑化のために平滑用容量７０６及び平滑用容量７０８を用いているが
、必ずしもこれらの容量は用いなくとも良い。ただし平滑用容量７０６及び平滑用容量７
０８を用いることで、整流化された電圧が有するリプルなどの直流以外の成分を、低減さ
せることが出来る。
【０１０４】
図７に示す整流回路７０１では、端子Ａ１は、可変容量７０３が有する第１の電極に接続
されている。また、可変容量７０３が有する第２の電極は、可変容量７０９が有する第１
の電極、ダイオード７１０が有する第１の電極（アノード）及びダイオード７０７が有す
る第２の電極（カソード）に接続されている。可変容量７０９が有する第２の電極は、ダ
イオード７０４が有する第２の電極（カソード）及びダイオード７０５が有する第１の電
極（アノード）に接続されている。ダイオード７０７が有する第１の電極（アノード）及
び平滑用容量７０８が有する第２の電極は、端子Ａ２及び出力端子ＯＵＴ２に接続されて
いる。ダイオード７０４が有する第１の電極（アノード）及びダイオード７１０が有する
第２の電極（カソード）は、平滑用容量７０６が有する第２の電極及び平滑用容量７０８
が有する第１の電極に接続されている。ダイオード７０５が有する第２の電極（カソード
）及び平滑用容量７０６が有する第１の電極は出力端子ＯＵＴ１に接続されている。
【０１０５】
図７において端子Ａ２がグラウンド（ＧＮＤ）に落とされると、ダイオード７０７が有す
る第１の電極（アノード）及び平滑用容量７０８が有する第２の電極がＧＮＤに落とされ
る。
【０１０６】
アンテナ７０２が特定の範囲の波長を有する電波にさらされると、アンテナ７０２におい
て交流起電力が生じ、端子Ａ１と端子Ａ２の間に交流電圧が印加される。端子Ａ１と端子
Ａ２の間に印加される交流電圧の振幅がＶｈであるとすると、出力端子ＯＵＴ１には、Ｖ
ｈの４倍の高さに相当する電圧が与えられる。
【０１０７】
整流回路７０１の入力インピーダンスは、可変容量７０３の容量値と、可変容量７０９の
容量値に従って変化させることが可能である。可変容量７０３と可変容量７０９は、第１
の電極に印加される電圧の値によって、その容量値を変化させることが出来る。図７に示
した整流回路７０１の場合、可変容量７０３が有する第１の電極に所定の範囲内の電圧が
印加されると、整流回路７０１とアンテナ７０２の間においてインピーダンスが整合とな
る。そして、第１の電極に印加された交流電圧は、可変容量７０３の後段の半導体素子に
印加される。具体的には可変容量７０９の第１の電極、ダイオード７１０の第１の電極及
びダイオード７０７の第２の電極に印加される。
【０１０８】
一方、可変容量７０３が有する第１の電極に所定の範囲を逸脱した大きい振幅の電圧が印
加されると、可変容量７０３の容量値が小さくなる。可変容量７０３の容量値を小さくす
ればするほど、整流回路７０１の入力インピーダンスは大きくなるので、整流回路７０１
とアンテナ７０２の間においてインピーダンスを不整合とすることが出来る。その結果、
第１の電極に印加された交流電圧は反射によりその振幅が抑えられ、可変容量７０３の後
段の半導体素子に印加される。具体的には可変容量７０９の第１の電極、ダイオード７１
０の第１の電極及びダイオード７０７の第２の電極に印加される。
【０１０９】
さらに可変容量７０９の第１の電極、ダイオード７１０の第１の電極及びダイオード７０
７の第２の電極に印加される交流の電圧の振幅が、依然として所定の範囲を逸脱する程度
に大きい場合も想定される。本実施例ではこの場合でも、可変容量７０９の容量値が小さ
くなることで、インピーダンスを不整合とすることが出来る。その結果、可変容量７０９
の第１の電極に印加された交流電圧は反射によりその振幅が抑えられ、可変容量７０９の
後段の半導体素子に印加される。具体的にはダイオード７０５の第１の電極及びダイオー
ド７０４の第２の電極に印加される。
【０１１０】
このように本実施例の整流回路７０１は、反射を用いることで交流電圧の振幅を抑えるこ
とが出来る。よって、過電流により整流回路７０１内のダイオード７０４、７０５、７０
７、７１０、平滑用容量７０６、７０８などの半導体素子の劣化または破壊を抑えること
ができる。また従来のように整流回路の前段にリミッタを設けなくとも良いので、リミッ
タが有する寄生容量や寄生インダクタンスを介してグラウンド（ＧＮＤ）側と短絡し、電
力を消耗してしまう、といった事態を避けることが出来る。
【０１１１】
なお本実施例では、可変容量を２つ用いた整流回路の構成について説明したが、可変容量
７０３と可変容量７０９のうちいずれか一方を、容量値が固定の容量で置き換えても良い
。ただし可変容量７０３と可変容量７０９を用いることで、より整流回路７０１の信頼性
を高めることが出来る。
【０１１２】
また整流回路７０１に用いられる半導体素子の種類及びその数は、本実施例に示した構成
に限定されない。より理想的に近い整流特性を得るために、図７に示した半導体素子に加
えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。
【実施例４】
【０１１３】
本実施例では、出力電圧の高さを４倍にすることができる、本発明の整流回路の構成につ
いて、図８を用いて説明する。
【０１１４】
図８において、整流回路８０１はアンテナ８０２が有する端子Ａ１、端子Ａ２に接続され
ており、アンテナ８０２が有する端子Ａ１、端子Ａ２が、整流回路８０１の入力端子とし
て機能する。なお図８ではアンテナ８０２がコイル状になっている場合を図示しているが
、本実施例にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界
を用いて行う場合には、アンテナ８０２はコイル状である必要はない。
【０１１５】
整流回路８０１は、可変容量８０３及び可変容量８０９と、端子Ａ１と端子Ａ２の間に印
加された交流電圧を整流化するためのダイオード８０４、ダイオード８０５、ダイオード
８０７及びダイオード８１０と、整流化された電圧を平滑化するための平滑用容量８０６
及び平滑用容量８０８とを有している。可変容量８０３と可変容量８０９は、少なくとも
２つの電極をそれぞれ有している。この第１の電極と第２の電極の間に印加される電圧の
値に従って、可変容量８０３と可変容量８０９はその容量値が変化する。本実施例では可
変容量８０３及び可変容量８０９として、可変容量ダイオードを用いる。
【０１１６】
平滑用容量８０６及び平滑用容量８０８は、整流回路８０１が有する出力端子ＯＵＴ１と
出力端子ＯＵＴ２の間に直列に接続されている。なお図８に示した整流回路８０１は、整
流化された電圧の平滑化のために平滑用容量８０６及び平滑用容量８０８を用いているが
、必ずしもこれらの容量は用いなくとも良い。ただし平滑用容量８０６及び平滑用容量８
０８を用いることで、整流化された電圧が有するリプルなどの直流以外の成分を、低減さ
せることが出来る。
【０１１７】
図８に示す整流回路８０１では、端子Ａ１は、可変容量８０３が有する第１の電極及び可
変容量８０９が有する第１の電極に接続されている。また、可変容量８０９が有する第２
の電極は、ダイオード８１０が有する第１の電極（アノード）及びダイオード８０７が有
する第２の電極（カソード）に接続されている。可変容量８０３が有する第２の電極は、
ダイオード８０４が有する第２の電極（カソード）及びダイオード８０５が有する第１の
電極（アノード）に接続されている。ダイオード８０７が有する第１の電極（アノード）
及び平滑用容量８０８が有する第２の電極は、出力端子ＯＵＴ２に接続されている。ダイ
オード８０４が有する第１の電極（アノード）及びダイオード８１０が有する第２の電極
（カソード）は、端子Ａ２、平滑用容量８０６が有する第２の電極及び平滑用容量８０８
が有する第１の電極に接続されている。ダイオード８０５が有する第２の電極（カソード
）及び平滑用容量８０６が有する第１の電極は出力端子ＯＵＴ１に接続されている。
【０１１８】
図８において端子Ａ２がグラウンド（ＧＮＤ）に落とされると、ダイオード８０４の第１
の電極、ダイオード８１０の第２の電極、平滑用容量８０６の第２の電極、平滑用容量８
０８の第１の電極が、ＧＮＤに落とされる。
【０１１９】
アンテナ８０２が特定の範囲の波長を有する電波にさらされると、アンテナ８０２におい
て交流起電力が生じ、端子Ａ１と端子Ａ２の間に交流電圧が印加される。端子Ａ１と端子
Ａ２の間に印加される交流電圧の振幅がＶｈであるとすると、出力端子ＯＵＴ１には、Ｖ
ｈの４倍の高さに相当する電圧が与えられる。
【０１２０】
整流回路８０１の入力インピーダンスは、可変容量８０３の容量値と、可変容量８０９の
容量値に従って変化させることが可能である。可変容量８０３と可変容量８０９は、第１
の電極に印加される電圧の値によって、その容量値を変化させることが出来る。図８に示
した整流回路８０１の場合、可変容量８０３と可変容量８０９がそれぞれ有する第１の電
極に所定の範囲内の電圧が印加されると、整流回路８０１とアンテナ８０２の間において
インピーダンスが整合となる。そして、第１の電極に印加された交流電圧は、可変容量８
０３と可変容量８０９の後段の半導体素子に印加される。具体的にはダイオード８１０の
第１の電極、ダイオード８０７の第２の電極、ダイオード８０４の第２の電極、ダイオー
ド８０５の第１の電極に印加される。
【０１２１】
一方、可変容量８０３と可変容量８０９がそれぞれ有する第１の電極に所定の範囲を逸脱
した大きい振幅の電圧が印加されると、可変容量８０３と可変容量８０９の容量値がそれ
ぞれ小さくなる。可変容量８０３と可変容量８０９の容量値を小さくすればするほど、整
流回路８０１の入力インピーダンスは大きくなるので、整流回路８０１とアンテナ８０２
の間においてインピーダンスを不整合とすることが出来る。その結果、第１の電極に印加
された交流電圧は反射によりその振幅が抑えられ、可変容量８０３と可変容量８０９の後
段の半導体素子に印加される。具体的にはダイオード８１０の第１の電極、ダイオード８
０７の第２の電極、ダイオード８０４の第２の電極、ダイオード８０５の第１の電極に印
加される。
【０１２２】
このように本実施例の整流回路８０１は、反射を用いることで交流電圧の振幅を抑えるこ
とが出来る。よって、過電流により整流回路８０１内のダイオード８０４、８０５、８０
７、８１０、平滑用容量８０６、８０８などの半導体素子の劣化または破壊を抑えること
ができる。また従来のように整流回路の前段にリミッタを設けなくとも良いので、リミッ
タが有する寄生容量や寄生インダクタンスを介してグラウンド（ＧＮＤ）側と短絡し、電
力を消耗してしまう、といった事態を避けることが出来る。
【０１２３】
なお本実施例では、可変容量を２つ用いた整流回路の構成について説明したが、可変容量
８０３と可変容量８０９のうちいずれか一方を、容量値が固定の容量で置き換えても良い
。ただし可変容量８０３と可変容量８０９を用いることで、より整流回路８０１の信頼性
を高めることが出来る。
【０１２４】
また整流回路８０１に用いられる半導体素子の種類及びその数は、本実施例に示した構成
に限定されない。より理想的に近い整流特性を得るために、図８に示した半導体素子に加
えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。
【実施例５】
【０１２５】
本発明の半導体装置の構成について、図９を用いて説明する。図９は本発明の半導体装置
の一形態を示すブロック図である。図９において半導体装置９００は、アンテナ９０１と
、集積回路９０２とを有している。集積回路９０２は、整流回路９０３、復調回路９０４
、変調回路９０５、レギュレータ９０６、信号生成回路９０７、エンコーダ９０８、メモ
リ９０９を有している。
【０１２６】
リーダから電波が送られてくると、アンテナ９０１において該電波が交流電圧に変換され
る。整流回路９０３では、アンテナ９０１からの交流電圧を整流化し、電源用の電圧を生
成する。本発明の整流回路９０３では、アンテナ９０１において生成される交流電圧が、
所定の範囲を逸脱するほど大きい振幅を有していても、整流回路９０３内の半導体素子の
劣化または破壊を抑えつつ、電源用の電圧を生成することが出来る。
【０１２７】
整流回路９０３において生成された電源用の電圧は、信号生成回路９０７とレギュレータ
９０６に与えられる。レギュレータ９０６は、整流回路９０３からの電源用の電圧を安定
化させるか、またはその高さを調整した後、集積回路９０２内の復調回路９０４、変調回
路９０５、信号生成回路９０７、エンコーダ９０８またはメモリ９０９などの各種回路に
該電圧を供給する。
【０１２８】
復調回路９０４は、アンテナ９０１からの交流電圧を復調して信号を生成し、後段の信号
生成回路９０７に出力する。信号生成回路９０７は復調回路９０４から入力された信号に
従って演算処理を行い、別途信号を生成する。上記演算処理を行う際に、メモリ９０９は
一次キャッシュメモリまたは二次キャッシュメモリとして用いることが出来る。信号生成
回路９０７において生成された信号はエンコーダ９０８において符号化された後、変調回
路９０５に出力される。変調回路９０５は該信号に従って、アンテナ９０１において生成
される電波に変調を加える。アンテナ９０１において該変調が加えられた電波が生成され
ると、リーダは該電波で受け取ることで、信号生成回路９０７からの信号を受信すること
ができる。
【０１２９】
このように半導体装置９００とリーダとの間における通信は、キャリア（搬送波）として
用いる電波を変調することで行うことが出来る。キャリアとして、１２５ｋＨｚ、１３．
５６ＭＨｚ、９５０ＭＨｚなど様々な周波数の電波を用いることができる。変調の方式も
振幅変調、周波数変調、位相変調など様々な方式があるが、特に限定はされない。
【０１３０】
信号の伝送方式は、キャリアの波長によって電磁結合方式、電磁誘導方式、マイクロ波方
式など様々な種類に分類することが出来る。電磁結合方式や電磁誘導方式の場合、強い電
波に半導体装置がさらされることで、アンテナに過度に大きい交流電圧が生じてしまう恐
れがある。本発明の整流回路を用いることは、過度に大きい交流電圧によって集積回路内
の、集積回路において半導体素子が劣化または破壊されるのを防止することができるので
、電磁結合方式や電磁誘導方式の場合は特に有効である。
【０１３１】
メモリ９０９は不揮発性メモリであっても揮発性メモリであってもどちらでも良い。メモ
リ９０９として、例えばＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ、ＥＥＰＲＯＭ、ＦｅＲ
ＡＭなどを用いることが出来る。
【０１３２】
本実施例では、アンテナ９０１を有する半導体装置９００の構成について説明しているが
、本発明の半導体装置は必ずしもアンテナを有していなくとも良い。また図９に示した半
導体装置に、発振回路または二次電池を設けても良い。
【０１３３】
また図９では、アンテナを１つだけ有する半導体装置の構成について説明したが、本発明
はこの構成に限定されない。電力を受信するためのアンテナと、信号を受信するためのア
ンテナとの、２つのアンテナを有していても良い。アンテナが１つだと、例えば９５０Ｍ
Ｈｚの電波で電力の供給と信号の伝送を両方行う場合、遠方まで大電力が伝送され、他の
無線機器の受信妨害を起こす可能性がある。そのため、電力の供給は電波の周波数を下げ
て近距離にて行う方が望ましいが、この場合通信距離は必然的に短くなってしまう。しか
しアンテナが２つあると、電力を供給する電波の周波数と、信号を送るための電波の周波
数とを使い分けることができる。例えば電力を送る際は電波の周波数を１３．５６ＭＨｚ
として磁界を用い、信号を送る際は電波の周波数を９５０ＭＨｚとして電界を用いること
ができる。このように機能合わせてアンテナを使い分けることによって、電力の供給は近
距離のみの通信とし、信号の伝送は遠距離も可能なものとすることができる。
【０１３４】
本実施例は、実施の形態１〜３、実施例１〜４と適宜組み合わせて実施することが可能で
ある。
【実施例６】
【０１３５】
次に、本発明の半導体装置の外観について説明する。
【０１３６】
図１０（Ａ）に、チップ状に形成された本発明の半導体装置の一形態を、斜視図で示す。
１６０１は集積回路、１６０２はアンテナに相当する。アンテナ１６０２は集積回路１６
０１に接続されている。１６０３は基板、１６０４はカバー材に相当する。本発明の整流
回路は集積回路１６０１に含まれている。集積回路１６０１は基板１６０３上に形成され
ており、カバー材１６０４は集積回路１６０１及びアンテナ１６０２を覆うように基板１
６０３と重なっている。なおアンテナ１６０２は基板１６０３上にて形成されていても良
いし、別途形成したアンテナ１６０２を、集積回路１６０１形成後に基板１６０３上に貼
り付けても良い。
【０１３７】
図１０（Ｂ）に、カード状に形成された本発明の半導体装置の一形態を、斜視図で示す。
１６０５は集積回路、１６０６はアンテナに相当し、アンテナ１６０６は集積回路１６０
５に接続されている。１６０８はインレットシートとして機能する基板、１６０７、１６
０９はカバー材に相当する。集積回路１６０５及びアンテナ１６０６は基板１６０８上に
形成されており、基板１６０８は２つのカバー材１６０７、１６０９の間に挟まれている
。
【０１３８】
なお図１０（Ａ）及び図１０（Ｂ）では、アンテナ１６０２及びアンテナ１６０６がコイ
ル状になっている場合を図示しているが、本発明にて用いられるアンテナの形状はこれに
限定されない。通信を磁界でなく電界を用いて行う場合には、アンテナ１６０２及びアン
テナ１６０６はコイル状である必要はない。
【０１３９】
本発明の整流回路は、可変容量を含め、全て通常のＭＯＳのプロセスで形成することが可
能である。よって、整流回路、ひいては該整流回路を用いた半導体装置を小型化すること
が出来る。
【実施例７】
【０１４０】
次に、本発明の半導体装置の作製方法について詳しく述べる。なお本実施例では薄膜トラ
ンジスタ（ＴＦＴ）を半導体素子の一例として示すが、本発明の半導体装置に用いられる
半導体素子はこれに限定されない。例えばＴＦＴの他に、記憶素子、ダイオード、抵抗、
コイル、容量、インダクタなどを用いることができる。
【０１４１】
まず図１２（Ａ）に示すように、耐熱性を有する基板３００上に、絶縁膜３０１、剥離層
３０２、下地膜として機能する絶縁膜３０３と、半導体膜３０４とを順に形成する。絶縁
膜３０１、剥離層３０２、絶縁膜３０３及び半導体膜３０４は連続して形成することが可
能である。
【０１４２】
基板３００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなど
のガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基
板を含む金属基板、またはシリコン基板等の半導体基板を用いても良い。プラスチック等
の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度は低い
傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である
。
【０１４３】
プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエス
テル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカ
ーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホ
ン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレ
ンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、
ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【０１４４】
なお本実施例では、剥離層３０２を基板３００上の全面に設けているが本発明はこの構成
に限定されない。例えばフォトリソグラフィ法などを用いて、基板３００上において剥離
層３０２を部分的に形成する様にしても良い。
【０１４５】
絶縁膜３０１、絶縁膜３０３は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒
化珪素（ＳｉＮｘ、Ｓｉ３Ｎ４等）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒
化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁性を有する材料を用いて形成する。
【０１４６】
絶縁膜３０１、絶縁膜３０３は、基板３００中に含まれるＮａなどのアルカリ金属やアル
カリ土類金属が半導体膜３０４中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及
ぼすのを防ぐために設ける。また絶縁膜３０３は、剥離層３０２に含まれる不純物元素が
半導体膜３０４中に拡散するのを防ぎ、なおかつ後の半導体素子を剥離する工程において
、半導体素子を保護する役目も有している。
【０１４７】
絶縁膜３０１、絶縁膜３０３は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を
積層して用いたものであっても良い。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜、
膜厚５０ｎｍの窒化酸化珪素膜、膜厚１００ｎｍの酸化窒化珪素膜を順に積層して絶縁膜
３０３を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例
えば、下層の酸化窒化珪素膜に代えて、膜厚０．５〜３μｍのシロキサン系樹脂をスピン
コート法、スリットコーター法、液滴吐出法、印刷法などによって形成しても良い。また
、中層の窒化酸化珪素膜に代えて、窒化珪素膜（ＳｉＮｘ、Ｓｉ３Ｎ４等）を用いてもよ
い。また、上層の酸化窒化珪素膜に代えて、酸化珪素膜を用いていても良い。また、それ
ぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択すること
ができる。
【０１４８】
或いは、剥離層３０２に最も近い、絶縁膜３０３の下層を酸化窒化珪素膜または酸化珪素
膜で形成し、中層をシロキサン系樹脂で形成し、上層を酸化珪素膜で形成しても良い。
【０１４９】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキ
ル基、または芳香族炭化水素のうち、少なくとも１種を有していても良い。
【０１５０】
酸化珪素膜は、ＳｉＨ４／Ｏ２、ＴＥＯＳ（テトラエトキシシラン）／Ｏ２等の混合ガス
を用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によっ
て形成することができる。また、窒化珪素膜は、代表的には、ＳｉＨ４／ＮＨ３の混合ガ
スを用い、プラズマＣＶＤによって形成することができる。また、酸化窒化珪素膜、窒化
酸化珪素膜は、代表的には、ＳｉＨ４／Ｎ２Ｏの混合ガスを用い、プラズマＣＶＤによっ
て形成することができる。
【０１５１】
剥離層３０２は、金属膜、金属酸化膜、金属膜と金属酸化膜とを積層して形成される膜を
用いることができる。金属膜と金属酸化膜は、単層であっても良いし、複数の層が積層さ
れた積層構造を有していても良い。また、金属膜や金属酸化膜の他に、金属窒化物や金属
酸化窒化物を用いてもよい。剥離層３０２は、スパッタ法やプラズマＣＶＤ法等の各種Ｃ
ＶＤ法等を用いて形成することができる。
【０１５２】
剥離層３０２に用いられる金属としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チ
タン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ
）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パ
ラジウム（Ｐｄ）、オスミウム（Ｏｓ）またはイリジウム（Ｉｒ）等が挙げられる。剥離
層３０２は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された
膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。
【０１５３】
また剥離層３０２は珪素（Ｓｉ）単体で形成された膜を用いても良いし、珪素（Ｓｉ）を
主成分とする化合物で形成された膜を用いても良い。或いは、珪素（Ｓｉ）と上記金属と
を含む合金で形成された膜を用いても良い。珪素を含む膜は、非晶質、微結晶、多結晶の
いずれでもよい。
【０１５４】
剥離層３０２は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用い
ても良い。金属膜と金属酸化膜とが積層された剥離層３０２は、元となる金属膜を形成し
た後、該金属膜の表面を酸化または窒化させることで形成することができる。具体的には
、酸素雰囲気中またはＮ２Ｏ雰囲気中で元となる金属膜にプラズマ処理を行ったり、酸素
雰囲気中またはＮ２Ｏ雰囲気中で金属膜に加熱処理を行ったりすればよい。また元となる
金属膜上に接するように、酸化珪素膜または酸化窒化珪素膜を形成することでも、酸化を
行うことが出来る。また元となる金属膜上に接するように、窒化酸化珪素膜または窒化珪
素膜を形成することで、窒化を行うことが出来る。
【０１５５】
金属膜の酸化または窒化を行うプラズマ処理として、プラズマ密度が１×１０１１ｃｍ−
３以上、好ましくは１×１０１１ｃｍ−３から９×１０１５ｃｍ−３以下であり、マイク
ロ波（例えば周波数２．４５ＧＨｚ）などの高周波を用いた高密度プラズマ処理を行って
も良い。
【０１５６】
なお元となる金属膜の表面を酸化することで、金属膜と金属酸化膜とが積層した剥離層３
０２を形成するようにしても良いが、金属膜を形成した後に金属酸化膜を別途形成するよ
うにしても良い。
【０１５７】
例えば金属としてタングステンを用いる場合、スパッタ法やＣＶＤ法等により元となる金
属膜としてタングステン膜を形成した後、該タングステン膜にプラズマ処理を行う。これ
により、金属膜に相当するタングステン膜と、該金属膜に接し、なおかつタングステンの
酸化物で形成された金属酸化膜とを、形成することができる。
【０１５８】
なおタングステンの酸化物はＷＯｘで表される。ｘは２以上３以下の範囲内にあり、ｘが
２の場合（ＷＯ２）、ｘが２．５の場合（Ｗ２Ｏ５）、ｘが２．７５の場合（Ｗ４Ｏ１１
）、ｘが３の場合（ＷＯ３）となる。タングステンの酸化物を形成するにあたりｘの値に
特に制約はなく、エッチングレート等をもとにｘの値を定めれば良い。
【０１５９】
半導体膜３０４は、絶縁膜３０３を形成した後、大気に曝さずに形成することが望ましい
。半導体膜３０４の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは
５０〜１５０ｎｍ）とする。なお半導体膜３０４は、非晶質半導体であっても良いし、多
結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用い
ることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜
４．５ａｔｏｍｉｃ％程度であることが好ましい。
【０１６０】
なお半導体膜３０４は、公知の技術により結晶化しても良い。公知の結晶化方法としては
、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元
素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板
３００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結
晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０
℃程度の高温アニールを自由に組み合わせた結晶法を用いても良い。
【０１６１】
例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜３０４
の耐性を高めるために、５５０℃、４時間の加熱処理を該半導体膜３０４に対して行なう
。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ
光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：Ｙ
ＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５
ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ４レーザから射出されたレ
ーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、
好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体
膜３０４に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（
好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２００
０ｃｍ／ｓｅｃ程度とし、照射する。
【０１６２】
連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また
連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ
３レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レ
ーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレー
ザなどを用いることが出来る。
【０１６３】
またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ
２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３
レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレ
ーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
【０１６４】
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数
十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なって
も良い。パルス発振でレーザ光を半導体膜３０４に照射してから半導体膜３０４が完全に
固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を
用いることで、半導体膜３０４がレーザ光によって溶融してから固化するまでに、次のパ
ルスのレーザ光を照射できる。したがって、半導体膜３０４中において固液界面を連続的
に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半
導体膜３０４が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜
３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形
成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成するこ
とで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜３０
４の形成が可能となる。
【０１６５】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並
行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波
のレーザ光とを並行して照射するようにしても良い。
【０１６６】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。
これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度の
ばらつきによって生じる閾値のばらつきを抑えることができる。
【０１６７】
上述したレーザ光の照射により、結晶性がより高められた半導体膜３０４が形成される。
なお、予め半導体膜３０４に、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成し
た多結晶半導体を用いるようにしても良い。
【０１６８】
また本実施例では半導体膜３０４を結晶化しているが、結晶化せずに非晶質珪素半導体膜
または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半
導体を用いたＴＦＴは、多結晶半導体を用いたＴＦＴよりも作製工程が少ない分、コスト
を抑え、歩留まりを高くすることができるというメリットを有している。
【０１６９】
非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。珪
素を含む気体としては、ＳｉＨ４、Ｓｉ２Ｈ６が挙げられる。この珪素を含む気体を、水
素、水素及びヘリウムで希釈して用いても良い。
【０１７０】
次に図１２（Ｂ）に示すように、半導体膜３０４を所定の形状に加工（パターニング）し
、島状の半導体膜３０５〜３０７を形成する。そして、島状の半導体膜３０５〜３０７を
覆うように、ゲート絶縁膜３０８を形成する。ゲート絶縁膜３０８は、プラズマＣＶＤ法
またはスパッタリング法などを用い、窒化珪素、酸化珪素、窒化酸化珪素または酸化窒化
珪素を含む膜を、単層で、または積層させて形成することができる。積層する場合には、
例えば、基板３００側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好
ましい。
【０１７１】
ゲート絶縁膜３０８は、高密度プラズマ処理を行うことにより島状の半導体膜３０５〜３
０７の表面を酸化または窒化することで形成しても良い。高密度プラズマ処理は、例えば
Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの
混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで
、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマ
で生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジ
カルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１
〜２０ｎｍ、代表的には膜厚５〜１０ｎｍの絶縁膜が半導体膜に接するように形成される
。この膜厚５〜１０ｎｍの絶縁膜をゲート絶縁膜３０８として用いる。
【０１７２】
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲ
ート絶縁膜と半導体膜の界面準位密度をきわめて低くすることができる。また高密度プラ
ズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのば
らつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理
を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化
が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成す
ることができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部ま
たは全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【０１７３】
次に図１２（Ｃ）に示すように、ゲート絶縁膜３０８上に導電膜を形成した後、該導電膜
を所定の形状に加工（パターニング）することで、島状の半導体膜３０５〜３０７の上方
にゲート電極３０９を形成する。本実施例では積層された２つの導電膜をパターニングし
てゲート電極３０９を形成する。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チ
タン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ
）、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いて
も良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与する
リン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い
。
【０１７４】
本実施例では、１層目の導電膜として窒化タンタル膜またはタンタル（Ｔａ）膜を、２層
目の導電膜としてタングステン（Ｗ）膜を用いる。２つの導電膜の組み合わせとして、本
実施例で示した例の他に、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモ
リブデン膜、アルミニウム膜とタンタル膜、アルミニウム膜とチタン膜等が挙げられる。
タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の行程に
おいて、熱活性化を目的とした加熱処理を行うことができる。また、２層目の導電膜の組
み合わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とＮｉＳｉ（ニ
ッケルシリサイド）、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用い
ることが出来る。
【０１７５】
また、本実施例ではゲート電極３０９を積層された２つの導電膜で形成しているが、本実
施例はこの構成に限定されない。ゲート電極３０９は単層の導電膜で形成されていても良
いし、３つ以上の導電膜を積層することで形成されていても良い。３つ以上の導電膜を積
層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採
用するとよい。
【０１７６】
導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。本実施例では１
層目の導電膜を２０〜１００ｎｍの厚さで形成し、２層目の導電膜を１００〜４００ｎｍ
の厚さで形成する。
【０１７７】
なおゲート電極３０９を形成する際に用いるマスクとして、レジストの代わりに酸化珪素
、酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、
酸化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減
りがレジストよりも少ないため、所望の幅を有するゲート電極３０９を形成することがで
きる。またマスクを用いずに、液滴吐出法を用いて選択的にゲート電極３０９を形成して
も良い。
【０１７８】
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定
のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１７９】
次に、ゲート電極３０９をマスクとして、島状の半導体膜３０５〜３０７に、ｎ型を付与
する不純物元素（代表的にはＰ（リン）またはＡｓ（砒素））を低濃度にドープする（第
１のドーピング工程）。第１のドーピング工程の条件は、ドーズ量：１×１０１５〜１×
１０１９／ｃｍ３、加速電圧：５０〜７０ｋｅＶとしたが、これに限定されるものではな
い。この第１のドーピング工程によって、ゲート絶縁膜３０８を介してドーピングがなさ
れ、島状の半導体膜３０５〜３０７に、一対の低濃度不純物領域３１０がそれぞれ形成さ
れる。なお、第１のドーピング工程は、ｐチャネル型ＴＦＴとなる島状の半導体膜３０５
をマスクで覆って行っても良い。
【０１８０】
次に図１３（Ａ）に示すように、ｎチャネル型ＴＦＴとなる島状の半導体膜３０６、３０
７を覆うように、マスク３１１を形成する。そしてマスク３１１に加えてゲート電極３０
９をマスクとして用い、島状の半導体膜３０５に、ｐ型を付与する不純物元素（代表的に
はＢ（ホウ素））を高濃度にドープする（第２のドーピング工程）。第２のドーピング工
程の条件は、ドーズ量：１×１０１９〜１×１０２０／ｃｍ３、加速電圧：２０〜４０ｋ
ｅＶとして行なう。この第２のドーピング工程によって、ゲート絶縁膜３０８を介してド
ーピングがなされ、島状の半導体膜３０５に、ｐ型の高濃度不純物領域３１２が形成され
る。
【０１８１】
次に図１３（Ｂ）に示すように、マスク３１１をアッシング等により除去した後、ゲート
絶縁膜３０８及びゲート電極３０９を覆うように、絶縁膜を形成する。該絶縁膜は、プラ
ズマＣＶＤ法やスパッタリング法等により、珪素膜、酸化珪素膜、酸化窒化珪素膜または
窒化酸化珪素膜や、有機樹脂などの有機材料を含む膜を、単層または積層して形成する。
本実施例では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。
【０１８２】
そして、垂直方向を主体とした異方性エッチングにより、ゲート絶縁膜３０８及び該絶縁
膜を部分的にエッチングする。上記異方性エッチングによりゲート絶縁膜３０８が部分的
にエッチングされて、島状の半導体膜３０５〜３０７上に部分的に形成されたゲート絶縁
膜３１３が形成される。また上記異方性エッチングにより絶縁膜が部分的にエッチングさ
れて、ゲート電極３０９の側面に接するサイドウォール３１４が形成される。サイドウォ
ール３１４は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際の
ドーピング用のマスクとして用いる。本実施例ではエッチングガスとしては、ＣＨＦ３と
Ｈｅの混合ガスを用いる。なお、サイドウォール３１４を形成する工程は、これらに限定
されるものではない。
【０１８３】
次にｐチャネル型ＴＦＴとなる島状の半導体膜３０５を覆うようにマスクを形成する。そ
して、形成したマスクに加えてゲート電極３０９及びサイドウォール３１４をマスクとし
て用い、ｎ型を付与する不純物元素（代表的にはＰまたはＡｓ）を高濃度にドープする（
第３のドーピング工程）。第３のドーピング工程の条件は、ドーズ量：１×１０１９〜１
×１０２０／ｃｍ３、加速電圧：６０〜１００ｋｅＶとして行なう。この第３のドーピン
グ工程によって、島状の半導体膜３０６、３０７に、一対のｎ型の高濃度不純物領域３１
５がそれぞれ形成される。
【０１８４】
なおサイドウォール３１４は、後に高濃度のｎ型を付与する不純物をドーピングし、サイ
ドウォール３１４の下部に低濃度不純物領域またはノンドープのオフセット領域を形成す
る際のマスクとして機能するものである。よって、低濃度不純物領域またはオフセット領
域の幅を制御するには、サイドウォール３１４を形成する際の異方性エッチングの条件ま
たはサイドウォール３１４を形成するための絶縁膜の膜厚を適宜変更し、サイドウォール
３１４のサイズを調整すればよい。
【０１８５】
次に、マスクをアッシング等により除去した後、不純物領域の加熱処理による活性化を行
っても良い。例えば、５０ｎｍの酸化窒化珪素膜を形成した後、５５０℃、４時間、窒素
雰囲気中において、加熱処理を行なえばよい。
【０１８６】
また、水素を含む窒化珪素膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒
素雰囲気中において加熱処理を行ない、島状の半導体膜３０５〜３０７を水素化する工程
を行なっても良い。或いは、水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の
加熱処理を行ない、島状の半導体膜３０５〜３０７を水素化する工程を行なっても良い。
加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを用いることが出来
る。加熱処理により、水素化のみならず、半導体膜に添加された不純物元素の活性化も行
うことが出来る。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起
された水素を用いる）を行っても良い。この水素化の工程により、熱的に励起された水素
によりダングリングボンドを終端することができる。
【０１８７】
上述した一連の工程により、ｎチャネル型ＴＦＴ３１８、３１９、ｐチャネル型ＴＦＴ３
１７が形成される。
【０１８８】
次に図１３（Ｃ）に示すように、ＴＦＴ３１７〜３１９を保護するためのパッシベーショ
ン膜として機能する絶縁膜３２０を形成する。絶縁膜３２０は必ずしも設ける必要はない
が、絶縁膜３２０を形成することで、アルカリ金属やアルカリ土類金属などの不純物がＴ
ＦＴ３１７〜３１９へ侵入するのを防ぐことが出来る。具体的に絶縁膜３２０として、窒
化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるの
が望ましい。本実施例では、膜厚６００ｎｍ程度の酸化窒化珪素膜を、絶縁膜３２０とし
て用いる。この場合、上記水素化の工程は、該酸化窒化珪素膜形成後に行っても良い。
【０１８９】
次に、ＴＦＴ３１７〜３１９を覆うように、絶縁膜３２０上に絶縁膜３２１を形成する。
絶縁膜３２１は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等
の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率
材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化
酸化珪素、ＰＳＧ（リンシリケートガラス）、ＢＰＳＧ（リンボロンシリケートガラス）
、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、
アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。なお、こ
れらの材料で形成される絶縁膜を複数積層させることで、絶縁膜３２１を形成しても良い
。
【０１９０】
絶縁膜３２１の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピン
コート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オ
フセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコータ
ー等を用いることができる。
【０１９１】
次に島状の半導体膜３０５〜３０７がそれぞれ一部露出するように絶縁膜３２０及び絶縁
膜３２１にコンタクトホールを形成する。そして、導電膜３２２と、該コンタクトホール
を介して島状の半導体膜３０５〜３０７に接する導電膜３２３〜３２６とを形成する。コ
ンタクトホール開口時のエッチングに用いられるガスは、ＣＨＦ３とＨｅの混合ガスを用
いたが、これに限定されるものではない。
【０１９２】
導電膜３２２〜３２６は、ＣＶＤ法やスパッタリング法等により形成することができる。
具体的に導電膜３２２〜３２６として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チ
タン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ
）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭
素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記金属を主成分とする合金を用
いても良いし、上記金属を含む化合物を用いても良い。導電膜３２２〜３２６は、上記金
属が用いられた膜を単層または複数積層させて形成することが出来る。
【０１９３】
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含む
ものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一
方または両方とを含むものも例として挙げることが出来る。アルミニウムやアルミニウム
シリコンは抵抗値が低く、安価であるため、導電膜３２２〜３２６を形成する材料として
最適である。特にアルミニウムシリコン（Ａｌ−Ｓｉ）膜は、導電膜３２２〜３２６をパ
ターニングするとき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて
防止することができる。また、珪素（Ｓｉ）の代わりに、アルミニウム膜に０．５％程度
のＣｕを混入させても良い。
【０１９４】
導電膜３２２〜３２６は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と
バリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜
とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物
、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリ
コン（Ａｌ−Ｓｉ）膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニ
ウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素で
あるチタンを用いてバリア膜を形成すると、島状の半導体膜３０５〜３０７上に薄い酸化
膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜３２
３〜３２６と島状の半導体膜３０５〜３０７が良好なコンタクトをとることができる。ま
たバリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜３２２〜
３２６をチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンの順に積層さ
れた５層構造とすることが出来る。
【０１９５】
なお、導電膜３２４、３２５はｎチャネル型ＴＦＴ３１８の高濃度不純物領域３１５に接
続されている。導電膜３２５、３２６はｎチャネル型ＴＦＴ３１９の高濃度不純物領域３
１５に接続されている。導電膜３２３はｐチャネル型ＴＦＴ３１７の高濃度不純物領域３
１２に接続されている。ｐチャネル型ＴＦＴ３１７は、導電膜３２３によりその不純物領
域３１２が全て電気的に接続されている。またｐチャネル型ＴＦＴ３１７は２つのゲート
電極３０９が電気的に接続されており、ＭＯＳバラクタとして機能する。
【０１９６】
次に図１４（Ａ）に示すように、導電膜３２２〜３２６を覆うように絶縁膜３３０を形成
し、その後、導電膜３２２の一部が露出するように、該絶縁膜３３０にコンタクトホール
を形成する。そして該コンタクトホールおいて導電膜３２２と接するように、導電膜３３
１を形成する。導電膜３２２〜３２６に用いることが出来る材料であるならば、導電膜３
３１の材料として使用することが出来る。
【０１９７】
絶縁膜３３０は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成するこ
とができる。有機樹脂膜ならば、例えばアクリル、エポキシ、ポリイミド、ポリアミド、
ポリビニルフェノール、ベンゾシクロブテンなどを用いることが出来る。無機絶縁膜なら
ば酸化珪素、酸化窒化珪素、窒化酸化珪素、ＤＬＣ（ダイヤモンドライクカーボン）に代
表される炭素を含む膜などを用いることができる。なおフォトリソグラフィ法で開口部を
形成するのに用いるマスクを、液滴吐出法または印刷法で形成することができる。また絶
縁膜３３０はその材料に応じて、ＣＶＤ法、スパッタ法、液滴吐出法または印刷法でなど
で形成することが出来る。
【０１９８】
次にアンテナとして機能する導電膜３３２を、その一部が導電膜３３１と接するように形
成する。導電膜３３２は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、
クロム（Ｃｒ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ
）、タングステン（Ｗ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、亜鉛
（Ｚｎ）、錫（Ｓｎ）、ニッケル（Ｎｉ）などの金属を用いて形成することが出来る。導
電膜３３２は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成され
た膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。導電膜３３２
は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。
【０１９９】
導電膜３３２は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷
法、液滴吐出法、ディスペンサ法、めっき法、フォトリソグラフィ法、蒸着法等を用いて
形成することが出来る。
【０２００】
例えばスクリーン印刷法を用いる場合、粒径が数ｎｍから数十μｍの導電性を有する粒子
（導電体粒子）を有機樹脂に分散させた導電性のペーストを、絶縁膜３３０上に選択的に
印刷することで導電膜３３２を形成することができる。導電体粒子は、銀（Ａｇ）、金（
Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル
（Ｔａ）、モリブデン（Ｍｏ）、錫（Ｓｎ）、鉛（Ｐｂ）、亜鉛（Ｚｎ）、クロム（Ｃｒ
）またはチタン（Ｔｉ）等を用いて形成することが出来る。導電体粒子は上記金属で形成
されたものの他に、上記金属を主成分とする合金で形成されていても良いし、上記金属を
含む化合物を用いて形成されていても良い。またハロゲン化銀の微粒子または分散性ナノ
粒子も用いることができる。また、導電性ペーストに含まれる有機樹脂として、ポリイミ
ド、シロキサン系樹脂、エポキシ樹脂、珪素樹脂等を用いることが出来る。
【０２０１】
上記金属の合金の一例として、銀（Ａｇ）とパラジウム（Ｐｄ）、銀（Ａｇ）と白金（Ｐ
ｔ）、金（Ａｕ）と白金（Ｐｔ）、金（Ａｕ）とパラジウム（Ｐｄ）、銀（Ａｇ）と銅（
Ｃｕ）の組み合わせが挙げられる。また例えば、銅（Ｃｕ）を銀（Ａｇ）でコートした導
電体粒子なども用いることが可能である。
【０２０２】
なお導電膜３３２の形成にあたり、印刷法や液滴吐出法で導電性のペーストを押し出した
後に焼成することが好ましい。例えば、導電性のペーストに、銀を主成分とする導電体粒
子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲
で焼成することにより、導電膜３３２を形成することができる。焼成は、赤外ランプ、キ
セノンランプ、ハロゲンランプなどを用いたランプアニールで行なっても良いし、電気炉
を用いたファーネスアニールで行なっても良い。またエキシマレーザや、Ｎｄ：ＹＡＧレ
ーザを用いたレーザーアニール法で行なっても良い。また、半田や鉛フリーの半田を主成
分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好
ましい。半田や鉛フリーの半田は、低コストであるといった利点を有している。
【０２０３】
印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも導電膜３３２を形成す
ることが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、
エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスク
を用いなくとも良いので、半導体装置の作製に費やされるコストを抑えることができる。
【０２０４】
次に図１４（Ｂ）に示すように、導電膜３３１及び導電膜３３２を覆うように、絶縁膜３
３０上に絶縁膜３３３を形成する。絶縁膜３３３は、有機樹脂膜、無機絶縁膜またはシロ
キサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、エ
ポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンなどを用
いることが出来る。無機絶縁膜ならば酸化珪素、酸化窒化珪素、窒化酸化珪素、ＤＬＣ（
ダイヤモンドライクカーボン）に代表される炭素を含む膜などを用いることができる。な
おフォトリソグラフィ法で開口部を形成するのに用いるマスクを、液滴吐出法または印刷
法で形成することができる。また絶縁膜３３３はその材料に応じて、ＣＶＤ法、スパッタ
法、液滴吐出法または印刷法でなどで形成することが出来る。
【０２０５】
次に図１５（Ａ）に示すように、絶縁膜３０３から絶縁膜３３３までの、ＴＦＴに代表さ
れる半導体素子と各種導電膜を含む層（以下、「素子形成層３３４」と記す）を、基板３
００から剥離する。本実施例では、第１のシート材３３５を素子形成層３３４の絶縁膜３
３３側の面に貼り合わせ、物理的な力を用いて基板３００から素子形成層３３４を剥離す
る。剥離層３０２は、全て除去せず一部が残存した状態であっても良い。
【０２０６】
また上記剥離は、剥離層３０２のエッチングを用いた方法で行っても良い。この場合、剥
離層３０２が一部露出するように溝を形成する。溝は、ダイシング、スクライビング、Ｕ
Ｖ光を含むレーザ光を用いた加工、フォトリソグラフィ法などにより、溝を形成する。溝
は、剥離層３０２が露出する程度の深さを有していれば良い。そしてエッチングガスとし
てフッ化ハロゲンを用い、該ガスを溝から導入する。本実施例では、例えばＣｌＦ３（三
フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：６Ｔｏｒｒ、時間
：３ｈの条件で行なう。また、ＣｌＦ３ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ
３等のフッ化ハロゲンを用いることで、剥離層３０２が選択的にエッチングされ、基板３
００をＴＦＴ３１７〜３１９から剥離することができる。なおフッ化ハロゲンは、気体で
あっても液体であってもどちらでも良い。
【０２０７】
次に図１５（Ｂ）に示すように、素子形成層３３４の上記剥離により露出した面に、第２
のシート材３３６を貼り合わせた後、素子形成層３３４を第１のシート材３３５から剥離
する。
【０２０８】
なお基板３００上に複数の半導体装置に対応する半導体素子を形成している場合には、素
子形成層３３４を半導体装置ごとに分断する。分断は、レーザ照射装置、ダイシング装置
、スクライブ装置等を用いることができる。
【０２０９】
なお本実施例では、アンテナを半導体素子と同じ基板上に形成する例について説明したが
、本発明はこの構成に限定されない。半導体素子を形成した後、別途形成したアンテナを
、集積回路と電気的に接続するようにしても良い。この場合、アンテナと集積回路との電
気的な接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔ
ｉｖｅ  Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎ
ｄｕｃｔｉｖｅ  Ｐａｓｔｅ））等で圧着させることにより電気的に接続することが出来
る。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や
半田接合等を用いて接続を行うことも可能である。
【０２１０】
なお、図１５（Ｂ）に示す半導体装置が完成したら、絶縁膜３３３を覆うように第３のシ
ート材を貼り合わせ、加熱処理と加圧処理の一方または両方を行って第２のシート材３３
６と第３のシート材を貼り合わせる様にしても良い。第２のシート材３３６、第３のシー
ト材として、ホットメルトフィルム等を用いることができる。また第３のシート材を用意
せずとも、第１のシート材３３５を剥離せずに、第１のシート材３３５と第２のシート材
３３６を貼り合わせる様にしても良い。
【０２１１】
また第２のシート材３３６、第３のシート材として、静電気等を防止する帯電防止対策を
施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィ
ルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって
半導体素子に悪影響が及ぶことを抑制することができる。
【０２１２】
帯電防止フィルムは、帯電を防ぐことが出来る材料（帯電防止剤）がフィルムに練り込ま
れたタイプ、フィルムそのものが帯電を防ぐ効果を有するタイプ、及び帯電防止剤をフィ
ルムにコーティングしたタイプ等が挙げられる。帯電防止剤は、ノニオンポリマー系、ア
ニオンポリマー系、カチオンポリマー系、ノニオン界面活性剤系、アニオン界面活性剤系
、カチオン界面活性剤系、両性界面活性剤系を用いることが出来る。また金属、インジウ
ムと錫の酸化物（ＩＴＯ）等も帯電防止剤として用いることが出来る。また帯電を防ぐ効
果を有するフィルムの材料として、オレフィン系樹脂、ＡＢＳ樹脂、スチレン系樹脂、Ｐ
ＭＭＡ樹脂、ポリカーボネート系樹脂、ＰＶＣポリエステル系樹脂、ポリアミド樹脂、変
性ＰＰＯ樹脂などを用いることが出来る。
【０２１３】
なお、本実施例は、上記実施の形態及び実施例と組み合わせて実施することが出来る。
【実施例８】
【０２１４】
本実施例では、単結晶基板に形成されたトランジスタを用いて、本発明の半導体装置を作
製する例について説明する。単結晶基板に形成されたトランジスタは特性のばらつきを抑
えることが出来るので、半導体装置に用いるトランジスタの数を抑えることが出来る。
【０２１５】
まず図１６（Ａ）に示すように、半導体基板２３００に、半導体素子を電気的に分離する
ための素子分離用絶縁膜２３０１を絶縁膜で形成する。素子分離用絶縁膜２３０１の形成
により、トランジスタを形成するための領域（素子形成領域）２３０２と、素子形成領域
２３０３とを電気的に分離することが出来る。
【０２１６】
半導体基板２３００は、例えば、ｎ型またはｐ型の導電型を有する単結晶シリコン基板、
化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基
板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  
Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏ
ｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０２１７】
素子分離用絶縁膜２３０１の形成には、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄ
ａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）またはトレンチ分離法等を用いることができる
。
【０２１８】
また本実施例ではｎ型の導電型を有する単結晶シリコン基板を半導体基板２３００として
用い、素子形成領域２３０３にｐウェル２３０４を形成した例を示している。半導体基板
２３００の素子形成領域２３０３に形成されたｐウェル２３０４は、ｐ型の導電型を付与
する不純物元素を素子形成領域２３０３に選択的に導入することによって形成することが
できる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガ
リウム（Ｇａ）等を用いることができる。また半導体基板２３００としてｐ型の導電型を
有する半導体基板を用いる場合、素子形成領域２３０２にｎ型を付与する不純物元素を選
択的に導入し、ｎウェルを形成すれば良い。
【０２１９】
なお本実施例では、半導体基板２３００としてｎ型の導電型を有する半導体基板を用いて
いるため、素子形成領域２３０２には不純物元素の導入を行っていない。しかし、ｎ型を
付与する不純物元素を導入することにより素子形成領域２３０２にｎウェルを形成しても
よい。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることが
できる。
【０２２０】
次に図１６（Ｂ）に示すように、素子形成領域２３０２、２３０３を覆うように絶縁膜２
３０５、２３０６をそれぞれ形成する。本実施例では、半導体基板２３００を熱酸化する
ことで素子形成領域２３０２、２３０３に形成された酸化珪素膜を、絶縁膜２３０５、２
３０６として用いる。また、熱酸化により酸化珪素膜を形成した後、窒化処理を行うこと
によって酸化珪素膜の表面を窒化させて酸窒化珪素膜を形成し、酸化珪素膜と酸窒化珪素
膜とが積層された層を絶縁膜２３０５、２３０６として用いても良い。
【０２２１】
他にも、上述したように、プラズマ処理を用いて絶縁膜２３０５、２３０６を形成しても
よい。例えば、高密度プラズマ処理により半導体基板２３００の表面を酸化または窒化す
ることで、素子形成領域２３０２、２３０３に、絶縁膜２３０５、２３０６として用いる
酸化珪素（ＳｉＯｘ）膜または窒化珪素（ＳｉＮｘ）膜を形成することができる。
【０２２２】
次に図１６（Ｃ）に示すように、絶縁膜２３０５、２３０６を覆うように導電膜を形成す
る。本実施例では、導電膜として、順に積層された導電膜２３０７と導電膜２３０８とを
用いた例を示している。導電膜は、単層の導電膜を用いていても良いし、３層以上の導電
膜が積層された構造を用いていても良い。
【０２２３】
導電膜２３０７、２３０８として、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔ
ｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオ
ブ（Ｎｂ）等を用いることが出来る。また導電膜２３０７、２３０８は、上記金属で形成
された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化
合物を用いて形成された膜を用いても良い。または、半導体膜に導電性を付与するリン等
の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。本実
施例では、窒化タンタルを用いて導電膜２３０７を形成し、タングステンを用いて導電膜
２３０８を形成する。
【０２２４】
次に図１７（Ａ）に示すように、積層して設けられた導電膜２３０７、２３０８を所定の
形状に加工（パターニング）することによって、絶縁膜２３０５、２３０６上にゲート電
極２３０９、２３１０を形成する。
【０２２５】
次に図１７（Ｂ）に示すように、素子形成領域２３０２を覆うように、レジストでマスク
２３１１を選択的に形成する。そして、素子形成領域２３０３に不純物元素を導入する。
マスク２３１１に加えてゲート電極２３１０もマスクとして機能するので、上記不純物元
素の導入により、ｐウェル２３０４にソース領域またはドレイン領域として機能する不純
物領域２３１２と、チャネル形成領域２３１３が形成される。不純物元素は、ｎ型を付与
する不純物元素またはｐ型を付与する不純物元素を用いる。ｎ型を付与する不純物元素と
しては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素
としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることがで
きる。本実施例では、不純物元素として、リン（Ｐ）を用いる。
【０２２６】
次にマスク２３１１を除去した後、図１７（Ｃ）に示すように、素子形成領域２３０３を
覆うようにレジストでマスク２３１４を選択的に形成する。そして素子形成領域２３０２
に不純物元素を導入する。マスク２３１４に加えてゲート電極２３０９もマスクとして機
能するので、上記不純物元素の導入により、素子形成領域２３０２内の半導体基板２３０
０において、ソース領域またはドレイン領域として機能する不純物領域２３１５と、チャ
ネル形成領域２３１６が形成される。不純物元素としては、ｎ型を付与する不純物元素ま
たはｐ型を付与する不純物元素を用いる。ｎ型を付与する不純物元素としては、リン（Ｐ
）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン
（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。本実施例で
は、図１７（Ｂ）で素子形成領域２３０３に導入した不純物元素と異なる導電型を有する
不純物元素（例えば、ボロン（Ｂ））を導入する。
【０２２７】
次に図１８（Ａ）に示すように、絶縁膜２３０５、２３０６、ゲート電極２３０９、２３
１０を覆うように絶縁膜２３１７を形成する。そして絶縁膜２３１７にコンタクトホール
を形成し、不純物領域２３１２、２３１５を一部露出させる。次にコンタクトホールを介
して不純物領域２３１２、２３１５と接続する導電膜２３１８を形成する。導電膜２３１
８は、ＣＶＤ法やスパッタリング法等により形成することができる。
【０２２８】
絶縁膜２３１７は、無機絶縁膜、有機樹脂膜またはシロキサン系絶縁膜を用いて形成する
ことができる。無機絶縁膜ならば酸化珪素、酸化窒化珪素、窒化酸化珪素、ＤＬＣ（ダイ
ヤモンドライクカーボン）に代表される炭素を含む膜などを用いることができる。有機樹
脂膜ならば、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノー
ル、ベンゾシクロブテンなどを用いることが出来る。また絶縁膜２３１７はその材料に応
じて、ＣＶＤ法、スパッタ法、液滴吐出法または印刷法でなどで形成することが出来る。
【０２２９】
なお本発明の半導体装置に用いるトランジスタは、本実施例において図示した構造に限定
されるものではない。例えば、逆スタガ構造であっても良い。
【０２３０】
次に図１８（Ｂ）に示すように層間膜２３２４を形成する。そして層間膜２３２４をエッ
チングしコンタクトホールを形成し、導電膜２３１８の一部を露出させる。層間膜２３２
４は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹
脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクト
ホールを形成しても良い。次に層間膜２３２４上に、コンタクトホールを介して導電膜２
３１８と接する配線２３２５を形成する。
【０２３１】
次にアンテナとして機能する導電膜２３２６を、配線２３２５と接するように形成する。
導電膜２３２６は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム
（Ｃｒ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タ
ングステン（Ｗ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ
）、錫（Ｓｎ）、ニッケル（Ｎｉ）などの金属を用いて形成することが出来る。導電膜２
３２６は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜
、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。導電膜２３２６は
、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。
【０２３２】
導電膜２３２６は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印
刷法、液滴吐出法、ディスペンサ法、めっき法、フォトリソグラフィ法、蒸着法等を用い
て形成することが出来る。
【０２３３】
なお本実施例では、アンテナを半導体素子と同じ基板上に形成する例について説明したが
、本発明はこの構成に限定されない。半導体素子を形成した後、別途形成したアンテナを
、集積回路と電気的に接続するようにしても良い。この場合、アンテナと集積回路との電
気的な接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔ
ｉｖｅ  Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎ
ｄｕｃｔｉｖｅ  Ｐａｓｔｅ））等で圧着させることにより電気的に接続することが出来
る。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や
半田接合等を用いて接続を行うことも可能である。
【０２３４】
上記作製方法を用いることで、本発明の半導体装置は、半導体基板にトランジスタを形成
し、その上に薄膜二次電池を有する構成を取り得る。上記構成により、より極薄化、小型
化された半導体装置を提供することができる。
【０２３５】
なお、本実施例は、上記実施の形態及び実施例と組み合わせて実施することが出来る。
【実施例９】
【０２３６】
本実施例では、図３（Ａ）に示した本発明の整流回路の構成を、その上面図を用いて説明
する。
【０２３７】
図１１に、本発明の整流回路の上面図を示す。図１１において、１０３は可変容量、１０
４はダイオード、１０５はダイオード、１０６は平滑用容量に相当する。図１１では可変
容量１０３としてｐチャネル型のＭＯＳバラクタを用いている。またダイオード１０４、
ダイオード１０５として、ｎチャネル型のトランジスタを用いている。
【０２３８】
導電膜１３０には入力端子Ａ１の電位が与えられている。そして、導電膜１３０は導電膜
１３２と接続されている。導電膜１３２は、その一部が、可変容量１０３として用いるＭ
ＯＳバラクタの第１の電極として機能する。可変容量１０３が有する半導体膜１３１の不
純物領域は、ＭＯＳバラクタの第２の電極として機能し、全て導電膜１３４に接続されて
いる。
【０２３９】
導電膜１３７には入力端子Ａ２の電位が与えられており、なおかつ導電膜１３７の電位は
出力端子ＯＵＴ２の電位として後段の回路に与えられる。導電膜１３７は、ダイオード１
０４が有する半導体膜１３５のソース領域と接続されている。導電膜１３３は、その一部
がダイオード１０４のゲート電極として機能し、導電膜１３７に接続されている。ダイオ
ード１０４が有する半導体膜１３５のドレイン領域は、導電膜１３４に接続されている。
【０２４０】
導電膜１４３は、その一部がダイオード１０５のゲート電極として機能し、導電膜１３４
に接続されている。ダイオード１０５が有する半導体膜１３６のソース領域は、導電膜１
３４に接続されている。ダイオード１０５が有する半導体膜１３６のドレイン領域は、導
電膜１３８に接続されている。導電膜１３８の電位は、出力端子ＯＵＴ１の電位として後
段の回路に与えられる。
【０２４１】
平滑用容量１０６が有する半導体膜１４０は、ゲート絶縁膜を間に挟んで導電膜１４１と
重なっている。導電膜１４１は導電膜１３８に接続されており、半導体膜１４０は導電膜
１３７に接続されている。ゲート絶縁膜を間に挟んで半導体膜１４０と導電膜１４１とが
重なっている領域が、平滑用容量１０６として機能する。
【０２４２】
なおダイオード１０４において、半導体膜１３５のドレイン領域はカソードとして機能し
、ソース領域はゲート電極と共にアノードとして機能する。またダイオード１０５におい
て、半導体膜１３６のドレイン領域はカソードとして機能し、ソース領域はゲート電極と
共にアノードとして機能する。
【０２４３】
本発明の整流回路は、通常の薄膜のトランジスタのプロセスを用いて形成することができ
る。よって、整流回路、延いては該整流回路を用いた半導体装置を作製するためのコスト
を抑えることが出来る。
【符号の説明】
【０２４４】
１０１    整流回路
１０２    アンテナ
１０３    可変容量
１０４    ダイオード
１０５    ダイオード
１０６    平滑用容量
１０７    インダクタ
１０８    共振容量
１３０    導電膜
１３１    半導体膜
１３２    導電膜
１３３    導電膜
１３４    導電膜
１３５    半導体膜
１３６    半導体膜
１３７    導電膜
１３８    導電膜
１４０    半導体膜
１４１    導電膜
１４３    導電膜
２０１    整流回路
２０２    アンテナ
２０３    可変容量
２０４    ダイオード
２０５    ダイオード
２０７    インダクタ
２０８    共振容量
２０９    抵抗
２１０    容量
３００    基板
３０１    絶縁膜
３０２    剥離層
３０３    絶縁膜
３０４    半導体膜
３０５    半導体膜
３０６    半導体膜
３０８    ゲート絶縁膜
３０９    ゲート電極
３１０    不純物領域
３１１    マスク
３１２    不純物領域
３１３    ゲート絶縁膜
３１４    サイドウォール
３１５    不純物領域
３１７    ＴＦＴ
３１８    ＴＦＴ
３１９    ＴＦＴ
３２０    絶縁膜
３２１    絶縁膜
３２２    導電膜
３２３    導電膜
３２４    導電膜
３２５    導電膜
３３０    絶縁膜
３３１    導電膜
３３２    導電膜
３３３    絶縁膜
３３４    素子形成層
３３５    シート材
３３６    シート材
４０１    破線
４０２    破線
５０１    整流回路
５０２    アンテナ
５０３    可変容量
５０４    ダイオード
５０５    ダイオード
５０６    平滑用容量
５０７    ダイオード
５０８    平滑用容量
６０１    整流回路
６０２    アンテナ
６０３    可変容量
６０４    ダイオード
６０５    ダイオード
６０６    平滑用容量
６０７    ダイオード
６０８    平滑用容量
７０１    整流回路
７０２    アンテナ
７０３    可変容量
７０４    ダイオード
７０５    ダイオード
７０６    平滑用容量
７０７    ダイオード
７０８    平滑用容量
７０９    可変容量
７１０    ダイオード
８０１    整流回路
８０２    アンテナ
８０３    可変容量
８０４    ダイオード
８０５    ダイオード
８０６    平滑用容量
８０７    ダイオード
８０８    平滑用容量
８０９    可変容量
８１０    ダイオード
９００    半導体装置
９０１    アンテナ
９０２    集積回路
９０３    整流回路
９０４    復調回路
９０５    変調回路
９０６    レギュレータ
９０７    信号生成回路
９０８    エンコーダ
９０９    メモリ
１６０１    集積回路
１６０２    アンテナ
１６０３    基板
１６０４    カバー材
１６０５    集積回路
１６０６    アンテナ
１６０７    カバー材
１６０８    基板
１９０１    アンテナ
１９０２    リミッタ
１９０３    整流回路
１９１０    インダクタ
１９１１    共振容量
１９１２    スイッチ
２３００    半導体基板
２３０１    素子分離用絶縁膜
２３０２    素子形成領域
２３０３    素子形成領域
２３０４    ｐウェル
２３０５    絶縁膜
２３０７    導電膜
２３０８    導電膜
２３０９    ゲート電極
２３１０    ゲート電極
２３１１    マスク
２３１２    不純物領域
２３１３    チャネル形成領域
２３１４    マスク
２３１５    不純物領域
２３１６    チャネル形成領域
２３１７    絶縁膜
２３１８    導電膜
２３２４    層間膜
２３２５    配線
２３２６    導電膜
【図１】
0005526215.tif 000002
【図２】
0005526215.tif 000003
【図３】
0005526215.tif 000004
【図４】
0005526215.tif 000005
【図５】
0005526215.tif 000006
【図６】
0005526215.tif 000007
【図７】
0005526215.tif 000008
【図８】
0005526215.tif 000009
【図９】
0005526215.tif 000010
【図１０】
0005526215.tif 000011
【図１１】
0005526215.tif 000012
【図１２】
0005526215.tif 000013
【図１３】
0005526215.tif 000014
【図１４】
0005526215.tif 000015
【図１５】
0005526215.tif 000016
【図１６】
0005526215.tif 000017
【図１７】
0005526215.tif 000018
【図１８】
0005526215.tif 000019
【図１９】
0005526215.tif 000020