(57)【特許請求の範囲】
【請求項１】
チャネルボード−ＤＩＢ連結マルチモジュールであって、
ａ）複数のパフォーマンスクリティカルなチャネル電子モジュールを収納するエンクロージャ内の前記複数のパフォーマンスクリティカルなチャネル電子モジュールであって、少なくとも被試験デバイスの入力要件を満たすドライバ機能と、試験応答信号を伝達する送信ラインのための適切な終端ロード装置を提供するロード機能と、前記試験応答信号の電圧状態を決定するコンパレータ機能とを実行するべく構成された複数のパフォーマンスクリティカルなチャネル電子モジュールと、
ｂ）前記エンクロージャ内に冷却を提供するための前記エンクロージャ内の冷却剤分配装置と、
ｃ）前記チャネルボード−ＤＩＢ連結マルチモジュールのチャネルボード端部のチャネルボード接続装置と、
ｄ）前記チャネルボード−ＤＩＢ連結マルチモジュールのデバイスインターフェースボード（ＤＩＢ）端部のケーブルレス接続装置と
を含む、チャネルボード−ＤＩＢ連結マルチモジュール。
【請求項２】
前記エンクロージャが封止され、前記冷却剤分配装置が前記エンクロージャ内の流体導管を含む、請求項１に記載のチャネルボード−ＤＩＢ連結マルチモジュール。
【請求項３】
前記複数のパフォーマンスクリティカルなチャネル電子モジュールが、前記流体導管を含むフレーム内に搭載される、請求項２に記載のチャネルボード−ＤＩＢ連結マルチモジュール。
【請求項４】
前記複数のパフォーマンスクリティカルなチャネル電子モジュールが、前記エンクロージャ内の補強材内に搭載され、前記補強材が前記エンクロージャ内において冷却媒体を方向付けるための前記流体導管を含む、請求項２に記載のチャネルボード−ＤＩＢ連結マルチモジュール。
【請求項５】
前記複数のパフォーマンスクリティカルなチャネル電子モジュールの少なくとも１つが、ヒートシンクを更に含み、前記流体導管が前記ヒートシンク上に冷却媒体を方向付けるように構成されている、請求項２に記載のチャネルボード−ＤＩＢ連結マルチモジュール。
【請求項６】
前記複数のパフォーマンスクリティカルなチャネル電子モジュールの少なくとも１つの上に冷却媒体を方向付けるように位置付けられた、逆ヒートシンクを更に含む、請求項２に記載のチャネルボード−ＤＩＢ連結マルチモジュール。
【請求項７】
前記複数のパフォーマンスクリティカルなチャネル電子モジュールの少なくとも１つの上に冷却媒体を方向付けるように位置付けられた、衝突プレートを更に含む、請求項２に記載のチャネルボード−ＤＩＢ連結マルチモジュール。
【請求項８】
前記冷却剤分配装置が、前記複数のパフォーマンスクリティカルなチャネル電子モジュールと接触する少なくとも１つの冷却板を含む、請求項１に記載のチャネルボード−ＤＩＢ連結マルチモジュール。
【請求項９】
前記冷却剤分配装置が、前記チャネルボード−ＤＩＢ連結マルチモジュールの前記チャネルボード端部に供給及び戻し流体接続部を含む、請求項１に記載のチャネルボード−ＤＩＢ連結マルチモジュール。
【請求項１０】
自動試験装置であって、
ａ）試験ヘッドであって、
１）デバイスインターフェースボード（ＤＩＢ）と、
２）少なくとも１つのチャネルボードと、
３）前記少なくとも１つのチャネルボードに電気的に接続される複数のチャネルボード−ＤＩＢ連結マルチモジュールと
を含む試験ヘッドを含み、
前記チャネルボード−ＤＩＢ連結マルチモジュールはそれぞれ、
（ｉ）前記複数のチャネルボード−ＤＩＢ連結マルチモジュールそれぞれの内部に収容される複数のパフォーマンスクリティカルなチャネル電子モジュールであって、少なくとも被試験デバイスの入力要件を満たすドライバ機能と、試験応答信号を伝達する送信ラインのための適切な終端ロード装置を提供するロード機能と、前記試験応答信号の電圧状態を決定するコンパレータ機能とを実行するべく構成された複数のパフォーマンスクリティカルなチャネル電子モジュールと、
（ｉｉ）前記複数のパフォーマンスクリティカルなチャネル電子モジュールと前記デバイスインターフェースボードとの間のケーブルレス接続装置と、
（ｉｉｉ）前記複数のチャネルボード−ＤＩＢ連結マルチモジュールそれぞれの内部の冷却剤分配装置と
を含む、自動試験装置。
【請求項１１】
前記冷却剤分配装置が、前記チャネルボード−ＤＩＢ連結マルチモジュールの前記チャネルボード端部に供給及び戻し流体接続部を含む、請求項１０に記載の自動試験装置。
【請求項１２】
前記エンクロージャが封止され、前記冷却剤分配装置が、前記エンクロージャ内に及び前記複数のパフォーマンスクリティカルなチャネル電子モジュール上に冷却媒体を提供するための流体導管を含む、請求項１０に記載の自動試験装置。
【請求項１３】
前記複数のパフォーマンスクリティカルなチャネル電子モジュールの少なくとも１つが、ヒートシンクを更に含み、前記流体導管が、前記ヒートシンク上に冷却媒体を方向付けるように構成されている、請求項１２に記載の自動試験装置。
【請求項１４】
前記複数のパフォーマンスクリティカルなチャネル電子モジュールの少なくとも１つの上に冷却媒体を方向付けるように位置付けられた、逆ヒートシンクを更に含む、請求項１２に記載の自動試験装置。
【請求項１５】
前記複数のパフォーマンスクリティカルなチャネル電子モジュールの少なくとも１つの上に冷却媒体を方向付けるように位置付けられた衝突プレートを更に含む、請求項１２に記載の自動試験装置。
【請求項１６】
前記冷却剤分配装置が、前記複数のパフォーマンスクリティカルなチャネル電子モジュールと接触する、少なくとも１つの冷却板を含む、請求項１０に記載の自動試験装置。
【請求項１７】
自動試験装置であって、
ａ）試験ヘッドであって、
１）デバイスインターフェースボード（ＤＩＢ）と、
２）少なくとも１つのチャネルボードと、
３）前記少なくとも１つのチャネルボードに電気的に接続される複数のチャネルボード−ＤＩＢ連結マルチモジュールと
を含む試験ヘッドを含み、
前記複数のチャネルボード−ＤＩＢ連結マルチモジュールはそれぞれ、
（ｉ）封止したエンクロージャ内に搭載された複数のパフォーマンスクリティカルなチャネル電子モジュールであって、少なくとも被試験デバイスの入力要件を満たすドライバ機能と、試験応答信号を伝達する送信ラインのための適切な終端ロード装置を提供するロード機能と、前記試験応答信号の電圧状態を決定するコンパレータ機能とを実行するべく構成された複数のパフォーマンスクリティカルなチャネル電子モジュールと、
（ｉｉ）前記複数のパフォーマンスクリティカルなチャネル電子モジュールに接続され、かつ、前記チャネルボード−ＤＩＢ連結マルチモジュールのデバイスインターフェースボード端部に位置するケーブルレスＤＩＢコネクタであって、前記チャネルボード−ＤＩＢ連結マルチモジュールは、前記ケーブルレスＤＩＢコネクタを介して前記デバイスインターフェースボードに接続されるケーブルレスＤＩＢコネクタと、
（ｉｉｉ）前記複数のパフォーマンスクリティカルなチャネル電子モジュール上に冷却媒体を分配するための液体浸漬冷却剤分配装置であって、前記チャネルボード−ＤＩＢ連結マルチモジュールの前記チャネルボード端部に供給及び戻し流体接続部を含む液体浸漬冷却剤分配装置と
を含む、自動試験装置。
【請求項１８】
前記液体浸漬冷却剤分配装置が、前記エンクロージャ内に及び前記複数のパフォーマンスクリティカルなチャネル電子モジュールに沿って冷却媒体を提供するための流体導管を含む、請求項１７に記載の自動試験装置。
【請求項１９】
前記複数のパフォーマンスクリティカルなチャネル電子モジュールの少なくとも１つがヒートシンクを更に含み、前記流体導管が前記ヒートシンク上に冷却媒体を方向付けるように構成されている、請求項１８に記載の自動試験装置。
【請求項２０】
前記複数のパフォーマンスクリティカルなチャネル電子モジュールの少なくとも１つの上に冷却媒体を方向付けるように位置付けられた逆ヒートシンクを更に含む、請求項１８に記載の自動試験装置。
【請求項２１】
前記複数のパフォーマンスクリティカルなチャネル電子モジュールの少なくとも１つの上に冷却媒体を方向付けるように位置付けられた衝突プレートを更に含む、請求項１８に記載の自動試験装置。
【請求項２２】
前記複数のパフォーマンスクリティカルなチャネル電子モジュールが前記エンクロージャ内の補強材内に搭載され、前記補強材が前記流体導管を含む、請求項１７に記載の自動試験装置。
【発明の詳細な説明】
【背景技術】
【０００１】
ムーアの法則により集積回路はますます高密度になっているため、機能及び性能を評価する自動試験装置システムは、試験中の集積回路デバイスに刺激信号を提供し、ここから応答信号を受信するための計測ボード上のより多くの通信経路又はチャネルに適合することができなくてはならない。これらのより高い回路密度は、接続密度の増加及びクロック速度の増加並びに回路遅延時間の減少につながっている。これらの性能要件はまた、自動試験装置システムの回路内の、ますます高い出力密度につながった。ムーアの法則によって示されるように、熱伝導技術の対応する改善がなく、冷却要求が、時間と共に１９７０年代の自然対流から、現行の技術の高価な真空ろう付け冷却板を使用した間接液体冷却まで増加した。
【０００２】
更に、少ない遅延時間及び高いクロック速度は同軸ケーブル又は同等の高速ケーブルで送信されなくてはならない信号を生成した。集積回路の性能要件は、試験中のデバイスへの１つ又は更に２つの同軸ケーブルの使用を余儀なくした。更にこれらの要件は、より大きな導体の同軸ケーブルの使用を更に余儀なくした。同軸ケーブルバンドルは物理的に長く、広くかつ重い。タイミング精度は、メイン電子試験制御回路から、試験中のデバイスを接続する試験ヘッドへの経路における信号劣化によって制限されつつある。
【０００３】
本発明者らは更に、増えつつあるチャネルの数及び性能要件が、メイン電子試験制御回路において、試験中のデバイスと直接通信する試験回路の殆どをパケージ化し続けることを非実用的にしたことを認識した。現行及び将来の技術における集積回路のトランジスタの性能及び小型化は、試験回路と試験中のデバイスを受容する物理的デバイスインターフェースボードとの間の経路におけるケーブルの問題を生じた。莫大な、数千×２フィート（０．６１ｍ）同軸ケーブルは、重く高価な同軸ケーブルの質量を繰り返しルーティング及び拘束するための問題を生じている。ケーブル直径と信号忠実度との間の設計折衷は、集積回路自動試験システムの性能に影響を与える。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
したがって、高密度及び高クロック速度における高性能を可能にするための方法が必要とされている。
【課題を解決するための手段】
【０００５】
一実施形態において、チャネルボード−ＤＩＢ連結マルチモジュールが提供され、これは、複数のパフォーマンスクリティカルなチャネル電子モジュールを収容するエンクロージャ内にパフォーマンスクリティカルなチャネル電子モジュールを含む。冷却剤分配装置が、エンクロージャ内に提供されて、エンクロージャ内の冷却を提供する。チャネルボード接続装置が、チャネルボード−ＤＩＢ連結マルチモジュールのチャネルボード端部に位置し、ケーブルレス接続装置がチャネルボード−ＤＩＢ連結マルチモジュールのＤＩＢ端部に位置する。
【図面の簡単な説明】
【０００６】
【図１Ａ】自動試験装置システムの単純化したブロック図。
【図１Ｂ】テスターコントローラから試験中のデバイスへの、自動試験装置システムチャネル通路の単純化したブロック図。
【図２】接続されたチャネルボード−ＤＩＢ連結マルチモジュールを有する、自動試験装置システムのチャネルボードの実施形態の斜視図。
【図３】１つのチャネルボード−ＤＩＢ連結マルチモジュールを有する、自動試験装置システムのチャネルボードの実施形態の平面図。
【図４Ａ】チャネルボード−ＤＩＢ連結マルチモジュールの実施形態の斜視図。
【図４Ｂ】マルチチップモジュール及びその取り付けられた中空の補強材の実施形態の斜視図。
【図４Ｃ】逆ヒートシンクの一実施形態の斜視図。
【図４Ｄ】衝突プレートの一実施形態の斜視図。
【図５】１つのチャネルボード−ＤＩＢ連結マルチモジュール内のチャネル電子カードの実施形態の平面図。
【図６】１つのチャネルボード−ＤＩＢ連結マルチモジュールの実施形態の正面図。
【図７】リボン化可撓性ケーブル及び冷却媒体分配管を図示する１つのチャネルボード−ＤＩＢ連結マルチモジュールの実施形態の斜視図。
【図８Ａ】デバイスインターフェースボードと１つのチャネルボード−ＤＩＢ連結マルチモジュールとの間の適合−圧力コネクタの接続システムの実施形態の斜視図。
【図８Ｂ】デバイスインターフェースボードと１つのチャネルボード−ＤＩＢ連結マルチモジュールとの間の適合−圧力コネクタの接続システムの実施形態の斜視図。
【図８Ｃ】デバイスインターフェースボードと１つのチャネルボード−ＤＩＢ連結マルチモジュールとの間の適合−圧力コネクタの接続システムの実施形態の斜視図。
【図９】先行技術の自動試験装置の試験ヘッドの図。
【図１０】自動試験装置の試験ヘッドの実施形態の図。
【発明を実施するための形態】
【０００７】
本発明者らは、試験中のデバイス（ＤＵＴ）との間の短い通信距離のための、デバイスインターフェースボード（ＤＩＢ）と近接する試験中のデバイスとの直接的に通信する試験回路（ピンエレクトロニクス）の殆どとパッケージ化される自動試験装置ピンエレクトロニクスが必要とされていることを認識した。ピンエレクトロニクスのドライバ及びコンパレータが試験中のデバイスへのケーブルレスアクセスを有することが必要とされている。
【０００８】
図１Ａは、自動試験装置システムの単純化したブロック図である。自動試験装置５は、試験ヘッド１５と通信する試験制御メインフレーム１０を含む。試験ヘッド１５は、デバイスインターフェースボード（ＤＩＢ）２０と接続している。いくつかの実施形態において、試験ヘッド１５からの信号は、デバイスインターフェースボード２０へとルーティングされ得る。動作中、デバイスインターフェースボード２０は、試験中のデバイス２５を試験するために、試験中のデバイス（ＤＵＴ）２５と電気的に接続されている。例えば、自動試験装置（ＡＴＥ）システム５は集積回路を試験するためのものであってもよく、試験中のデバイス２５は、集積回路を含む半導体装置であってもよい。上記のように、試験ヘッド１５からの信号は、ケーブル（図示されない）を通じてデバイスインターフェースボード２０へとルーティングされ得る。
【０００９】
試験制御メインフレーム１０は、試験信号を生成し、試験信号を評価するための回路を含む。テスターメインフレーム１０は試験中のデバイス２５に試験信号を送信し、試験中のデバイス２５から、試験ヘッド１５及びインターフェースボード２０を通じて試験信号を受信する。試験中のデバイス２５は、試験される集積回路を含むパッケージ化されたシリコンダイであり得る。別の実施形態では、インターフェースボード２０はプローブインターフェースボードであり、試験中のデバイス２５は試験される集積回路を含む半導体ウエファーであり得る。
【００１０】
上記のように、集積回路はますます高密度になっており、高性能を有し、より多くの出力を放散しなくてはならない。機能及び性能を評価する自動試験装置システム５は、試験中の集積回路デバイス２５に刺激信号を提供し、ここから応答信号を受信するための試験ヘッド１５の計測ボード上のより多くの通信経路又はチャネルに適合することができなくてはならない。更に自動試験装置５はここでまた、ますます高い出力密度を試験ヘッド１５の回路へと放散させなくてはならない。加えて、自動試験装置システム５は必要な信号忠実度を提供し、刺激信号及び応答信号が正しく解釈されることを可能にしなくてはならない。
【００１１】
図１Ｂは、テスターコントローラから試験中のデバイスへの、自動試験装置システムチャネル通路の単純化したブロック図である。自動試験装置は、試験中のデバイス１３０のパラメーター及び機能試験のための全体的な機能制御を提供する、テスター制御ユニット１０５を有する。パラメーター及び機能試験の定義は試験ベクトル１０７に記載され、これは保存されて個別のチャネルに送信され、これは刺激入力試験信号を提供し、試験中の信号１３０の応答出力信号をモニタリングする。試験ベクトル１０７は試験パターン生成器１１０に送信される。試験パターン生成器１１０は試験ベクトル１０７をデコードし、各チャネルのための及びしたがって試験中のデバイス１３０の入力又は出力ピンのための、刺激試験信号の特定のパターンを決定する。試験パターン生成器１１０の出力は、刺激試験信号フォーマッタ１１５である。刺激試験信号フォーマッタ１１５は、生成された試験刺激信号を受信し、命令される試験ベクトルのための正確な電圧振幅及びシーケンスのために信号をフォーマットする。刺激試験信号フォーマッタ１１５の出力は試験刺激信号タイミング生成器１２０である。試験刺激信号タイミング生成器１２０は、刺激試験信号が、試験中のデバイス１３０のタイミング仕様と合うように正確に合わせられるように、これらを調節する。試験刺激信号タイミング生成器１２０の出力は、試験刺激信号ドライバ１２５への入力である。試験刺激信号ドライバ１２５は、試験中のデバイス１３０の入力要件を満たすように、適切な信号源インピーダンス並びに駆動電流及び電圧を提供する。試験刺激信号ドライバ１２５からの試験刺激信号１２７が、試験中のデバイス１３０に適用される。
【００１２】
試験応答信号１３２は、試験刺激信号ドライバ１２５の入力に応答して試験中のデバイス１３０から生成される信号であり、試験応答コンパレータ／ロード回路１３５への入力である。試験応答コンパレータ／ロード回路１３５は、試験応答信号１３２を伝達する送信ライン（プリント回路ランド、コネクタ及びケーブル）のための適切な終端ロード装置を提供する。試験反応コンパレータ／ロード回路１３５は、試験応答信号１３２の電圧状態を決定するためのコンパレータ回路を更に有する。試験応答信号１３２が論理信号である場合、これは論理１又は論理０、すなわち論理状態である。あるいは、試験応答信号１３２がアナログ信号である場合、コンパレータは実際に、アナログ試験応答信号１３２を更なる評価のためにサンプリングするための、アナログ−デジタル変換器であり得る。
【００１３】
復元した試験応答信号１３７は、試験応答コンパレータ／ロード回路１３５から試験応答信号タイミング復元回路１４０へと送信される。試験応答信号タイミング復元回路１４０は、復元された試験応答信号１３７のタイミングを確立し、復元された試験応答信号１３７が、試験中のデバイス１３０のタイミングに対して正確に受信されていることを確実にする。復元され、タイミングされた試験応答信号１４２はその後、試験応答信号エラー比較及び記録回路１４５に伝達される。試験比較信号エラー比較及び記録回路１４５は、復元され、タイミングされた試験応答信号１４２と比較するために、試験パターン生成器１１０からの期待応答信号１１２を受信する。比較の結果がコンパイルされて試験結果レポート１４７となり、これは更なる処理及び評価のために、テスター制御ユニット１０５に伝達される。
【００１４】
図１Ａに戻り、様々な実施形態の自動試験装置システム５が、試験ヘッド１５内でパッケージ化されたピンエレクトロニクスを提供し、デバイスインターフェースボード２０（ＤＩＢ）と近接する試験中のデバイス２５と直接通信する。ピンエレクトロニクスは、試験中のデバイス２５との短い通信距離を提供する適合／圧縮コネクタを通じてデバイスインターフェースボード２０と直接接続される。ピンエレクトロニクスのドライバ及びコンパレータなどの、図１Ｂの自動試験装置構造の高性能エレクトロニクスはしたがって、試験中のデバイスへのケーブルレスアクセスを備え得る。更に、自動試験装置５の集積レベル及び性能要件が増加すると、パターン生成、パターンフォーマット、タイミング生成、タイミング復元、応答フォーマット並びにエラー判定及び記録が、実施形態の試験ヘッド１５内のピンエレクトロニクスパッケージ装置内に組み込まれてもよい。密度の増加したピンエレクトロニクスは、誘電フッ素化炭化水素での浸漬冷却などの向上した冷却技術を必要とする。
【００１５】
上記のように、試験装置システムは、試験中のデバイスに可能な限り近く定置される多くのチャネル又は計器板を有する。現在、これらのチャネルボードは、デバイスインターフェースボード（ＤＩＢ）及びしたがって試験中のデバイスに接続される「試験ヘッド」内に位置する。図２は、接続されたチャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄを有する、自動試験装置システムのチャネルボードの実施形態の斜視図である。チャネルボード２００は、ノンクリティカルチャネル支持電子集積回路２０５が搭載される、プリント回路基板である。チャネル支持電子集積回路２０５は、一般的に、チャネルパッケージのための出力供給及び出力調整回路を含む。また、チャネル支持電子集積回路２０５は、チャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄのためのマスタクロッキングを生成するためのマスタ発振器を提供する。チャネル支持電子集積回路２０５はまた、テスター制御回路から送信され、これに送信される試験ベクトル及び他の試験結果レポートを保存するためのメモリ構造を提供する。他のノンクリティカル試験支持機能がまた、チャネル支持電子集積回路２０５によって行われる。
【００１６】
チャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄは、機械的フレーム（図示されない）によってチャネルボード２００に機械的に固定される。チャネルボード２００とチャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄとの間の電気的接続は、リボン化可撓性ケーブル２２０ａ、２２０ｂ、２２０ｃ及び２２０ｄによる。
【００１７】
チャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄは、試験中のデバイスへの試験刺激信号のための高性能駆動能力及び試験中のデバイスのための試験応答信号のためのコンパレータ及びロード機能を提供し得る。試験中のデバイスの性能が増加すると、クロック周波数が増加し、試験中のデバイスの遅延が増加し、より多くのパフォーマンス・クリティカルな電子信号がチャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄ内にパッケージ化され得る。したがって、チャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄはまた、試験刺激生成器、試験信号フォーマッタ及び試験刺激信号タイミング生成器を含んでもよい。また、チャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄは、試験応答信号タイミング復元回路並びに試験応答信号エラー比較及び記録回路を含み得る。
【００１８】
図３は、チャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄを有する、自動試験装置システムのチャネルボードの実施形態の平面図である。リボン化可撓性ケーブル２２０ａ、２２０ｂ、２２０ｃ及び２２０ｄは、リボン化可撓性ケーブル２２０ａ、２２０ｂ、２２０ｃ及び２２０ｄのパッド２４５の、チャネルボード２００上のパッドへの直接的なはんだ付け若しくはろう付けにより又は当該技術分野において既知の適合／圧力フィットコネクタのいずれかにより、チャネルボード２００に取り付けられる。
【００１９】
チャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄは、供給流体冷却剤接続部２２５ａ、２２５ｂ、２２５ｃ及び２２５ｄ並びに戻し流体冷却剤接続部２３０ａ、２３０ｂ、２３０ｃ及び２３０ｄを有し、これが冷却媒体を提供する。本実施形態において冷却媒体は、３Ｍ  Ｃｏｒｐｏｒａｔｉｏｎ，Ｓｔ．Ｐａｕｌ，ＭＮからのＮｏｖｅｃ  ＨＦＥ−７１００などの不活性誘電フッ素化炭化水素である。供給流体冷却接続部２２５ａ、２２５ｂ、２２５ｃ及び２２５ｄ及び戻し流体冷却接続部２３０ａ、２３０ｂ、２３０ｃ及び２３０ｄは、冷却剤マニホールド２４０に接続されている。冷却剤マニホールド２４０は、急速脱着コネクタ２３５に接続される冷却剤分配部に接続されている。
【００２０】
ノンクリティカルチャネル支持電子集積回路２０５ａ及び２０５ｂは、チャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄのための出力生成、調整及び分配回路を提供する。ノンクリティカルチャネル支持電子集積回路２０５ａ及び２０５ｂは更に、直流及びほぼ直流の信号（これは、試験中のデバイスとチャネルボード２００との間の相互接続によりそれほど大きく劣化していない）の精密な測定のための精密測定ユニット（ＰＭＵ）を含む。ノンクリティカルチャネル支持電子集積回路２０５ａ及び２０５ｂの他の機能としては、マスタ発振器、パターン生成器並びに試験ベクトルをチャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄに送信するためのデータバスドライバ及びレシーバーが挙げられる。
【００２１】
図２又は図３には図示されないが、様々な実施形態において、チャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄは、機械的フレーム（図示されない）によって、チャネルボード２００に直接又は間接的に固定され得る。いくつかの実施形態において、本発明と同じ譲受人に付与されている米国特許公開第２００７／０００４２３８号（Ｂｒｅｉｎｌｉｎｇｅｒら）（本明細書においてその全体が参照として組み込まれる）の教示に従い、チャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄと関連する適合接続部が存在し得る。例えば、いくつかの実施形態において、取り付けブラケット（図示されない）がチャネルボード２００に固定され、チャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄが適合接続部を介して取り付けブラケットに接続され、チャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄとＤＩＢ（又は他の何らかの係合コネクタ、容器、ボード、インタポーザ、表面など）の係合を促進する。
【００２２】
図４Ａは、チャネルボード−ＤＩＢ連結マルチモジュール２１０の実施形態の斜視図である。チャネルボード−ＤＩＢ連結マルチモジュール２１０はそれぞれ、多数の（本実施形態では４つ）のマルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄを収容するためのエンクロージャ３００を有する。図示される実施形態では、エンクロージャは、ほぼ矩形又は正方形の断面を有する管状エンクロージャであり、これは複数のチャネルボード−ＤＩＢ連結マルチモジュール２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄ（図２）がデバイスインターフェースボード２０（図１）と係合することを可能にする。エンクロージャ３００は、マルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄ上に搭載される集積回路チップ３５０、３５５及び３６０の浸漬冷却を可能にするように封止され得る。
【００２３】
各マルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄは、マルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄに支持及び位置合わせを提供する補強材３３５ａ、３３５ｂ、３３５ｃ及び３３５ｄを有する。補強材３３５ａ、３３５ｂ、３３５ｃ及び３３５ｄは、内部に冷却流体が流れるチャネルを提供するために中空であってもよい。冷却剤流体は、各補強材３３５ａ、３３５ｂ、３３５ｃ及び３３５ｄの反対側の端部から出て、高出力消費集積回路チップ３６０を最初に冷却する。マルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄの冷却機構の構造が以降に記載される。中空の補強材３３５ａ、３３５ｂ、３３５ｃ及び３３５ｄは、部分的な又は全体的なフレームを提供し、これは、エンクロージャ３００内に定置される任意の挿入部３０５に定置され固定されてもよい。
【００２４】
マルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄはパフォーマンスクリティカルなチャネル電子モジュールであり、ここに積層回路チップ３５０、３５５及び３６０が搭載され、これは少なくとも、自動試験装置システムの動作にとって重要なドライバ、コンパレータ及びロード機能を実行する。試験刺激パターン生成、試験刺激フォーマット、試験刺激タイミング生成、試験応答タイミング復元、試験応答フォーマット並びに／又は試験応答エラー判定及び記録などの追加的な機能が、これらの実行が、集積回路デバイスの試験における自動試験装置システムの動作にとってより重要になるに伴い、組み込まれてもよい。
【００２５】
冷却媒体をこれがチャネルボード−ＤＩＢ連結マルチモジュール２１０を通過する際に保持するために、第１エンドキャップ封止部３１５がマルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄそれぞれの一端において定置される。インタポーザコネクタ領域３３０が、チャネルボード−ＤＩＢ連結マルチモジュール２１０の間のインタポーザコネクタと以降に記載される適合圧力コネクタとの間の接続のために、第１エンドキャップ封止部３１５の外側に定置される。
【００２６】
第２エンドキャップ封止部３２０は、冷却媒体をこれがチャネルボード−ＤＩＢ連結マルチモジュール２１０を通過する際に更に保持するために、各マルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄの反対側の端部に定置される。リボン化可撓性ケーブル２２０が第２エンドキャップ封止部３２０を通過し、マルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄに取り付けられる。１つのリボン化可撓性ケーブル２２０が一般的に各マルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄにはんだ付けされる。はんだ付けが、リボン化可撓性ケーブル２２０を各マルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄに取り付けるための一般的に許容される様式である一方で、リボン化可撓性ケーブル２２０は、各マルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄにろう付けされてもよく又はリボン化可撓性ケーブル２２０のマルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄとの接続及び切断を可能にするコネクタシステムを有してもよい。
【００２７】
エンドキャップ封止部３２０は、供給流体冷却接続部２２５を受容する開口部及び図４Ｂに例示される冷却部材４１５を提供する戻し流体冷却接続部２３０を有する。上記のように冷却媒体４１５は、３Ｍ  Ｃｏｒｐｏｒａｔｉｏｎ，Ｓｔ．Ｐａｕｌ，ＭＮからのＮｏｖｅｃ  ＨＦＥ−７１００などの不活性誘電フッ素化炭化水素である。
【００２８】
図４Ｂは、マルチチップモジュール３１０及びその取り付けられた中空の補強材３３５の実施形態の斜視図である。中空の補強材３３５は、位置合わせ及び支持を提供するマルチモジュール３１０を受容する溝を有する。中空の補強材３３５は、図４Ａの供給流体冷却剤接続部２２５を通じた冷却媒体４１５を受容する入口マニホールド４１０に接続されている。中空の補強材３３５は更に、冷却媒体４１５を強化材３３５の長さにわたり出口３２８に導く中空の管を有し、出口３２８は冷却媒体４１５を高出力消費集積回路チップ３６０へと方向付ける。冷却媒体４１５は、高出力消費集積回路チップ３６０のヒートシンク３６１を超えて流れる。
【００２９】
高出力消費集積回路チップ３６０を超えた後、高度集積回路チップ３５５の冷却のために冷却媒体４１５は流体案内プレート４０５の下、高度集積回路チップ３５５の上に方向付けられる。冷却媒体４１５は次に集積回路チップ３５０を通過する。一度冷却媒体４１５がチャネルボード−ＤＩＢ連結マルチモジュール３１０全体を通過すると、プレナム領域４４５が冷却媒体４１５を回収し、これは再循環のために戻し流体冷却接続部２３０（図４Ａ）を通じて移送される。プレナム領域４４５は、流体の漏れを防ぐｏリングを含む頂部封止カラー４２５の前にある。１つの頂部封止カラー４２５が、図４Ａの各マルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄに取り付けられる。頂部封止カラー４２５は、図４Ａの第２エンドキャップ封止部３２０に組み込まれる。リボン化可撓性ケーブル４２０が頂部封止カラー４２５を通過し、プレナム領域４４５の下のマルチチップモジュール３１０の領域内のマルチチップモジュール３１０に接続される。
【００３０】
底部封止カラー４３０は、ｏリングを含み、流体の漏れを防ぐ。１つの底部封止カラー４３０が、図４Ａの各マルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄに取り付けられる。底部封止カラー４３０は、図４Ａの第１エンドキャップ封止部３１５に組み込まれる。
【００３１】
集積回路チップ３５０、３５５及び３６０は、集積回路チップ３５０、３５５及び３６０上の冷却媒体４１５の方向付けられた流れによって直接冷却されるものとして図示される。他の実施形態において、集積回路チップ３５０、３５５及び３６０は集積回路チップ３５０、３５５及び３６０に接触する冷却板（図示されない）で冷却されて、集積回路チップ３５０、３５５及び３６０から熱を除去するために冷却媒体４１５が冷却板内を通過することを可能にし得る。
【００３２】
図４Ｃに図示される別の浸漬冷却実施形態において、図４Ｂに図示される集積回路チップ３５０、３５５及び３６０は、逆ヒートシンク３６２で冷却され得る。図４Ｃは、逆ヒートシンク３６２の斜視図を図示する。逆ヒートシンク３６２は、補強材３３６内に位置し、逆ヒートシンク３６２内のマイクロチャネル３６４を使用して、冷却媒体を集積回路チップ３５０、３５５及び３６０の１つ以上の頂部上に方向付けてもよい。いくつかの実施形態において、１つ以上の逆ヒートシンクプレート３６２は、集積回路チップ３５０、３５５及び３６０のいくつか又は全ての上に直接搭載されてもよい。
【００３３】
図４Ｄに図示される別の代替的な浸漬冷却実施形態では、集積回路チップ３５０、３５５及び３６０（図４Ｂ）の１つ以上に隣接する衝突プレート３６６が、冷却媒体４１５を集積回路チップ３５０、３５５及び３６０上に推進し得る。衝突プレート３６６があると、冷却媒体４１５が衝突プレート３６６によって又はこれを通じて、集積回路チップ３５０、３５５及び３６０の１つ以上の上に方向付けられ得る。例えば、冷却媒体４１５のいくつか又は全てが衝突プレート挿入部３６６を通じて流れ、集積回路チップ３５０、３５５及び３６０の１つ以上の上に位置する衝突ジェット３６７から出てもよい。衝突プレート３６６又は逆ヒートシンク３６２（図４Ｃ）は、各集積回路チップ３５０、３５５及び３６０のために流量を収束及び／又は調整するために使用され得る。衝突プレート３６６若しくは逆ヒートシンク３６２又は同様のプレートは、例えば図４Ｂに図示される４０５などの別個のプレートであってもよく又は集積回路チップ３５０、３５５及び３６０を保持する補強材に隣接する補強材３３６内へと統合されるか若しくは挿入されてもよい。
【００３４】
図５は、チャネルボード−ＤＩＢ連結マルチモジュール２１０内のチャネルエレクトロニクスマルチチップモジュール３１０の１つの実施形態の平面図である。集積回路チップ３５０、３５５、３６０及び３６５は、ドライバ及びロード回路並びにコンパレータ回路、試験刺激パターン生成回路、試験刺激フォーマット回路、試験刺激タイミング生成回路、試験応答タイミング復元回路、並びに／又は試験応答エラー判定及び記録など（高度集積回路チップ３５５に組み込まれる）の、パフォーマンスクリティカルなチャネルエレクトロニクス機能を提供する。任意のメモリ記憶装置が、ランダムアクセスメモリ（ＲＡＭ）チップ３５０に含まれる。これらのチップは、特定の機能の性能による要求によって、動的ＲＡＭチップ又は静的ＲＡＭチップであり得る。
【００３５】
図４Ｂのリボン化可撓性ケーブル４２０は、位置３７５においてマルチチップモジュール３１０に接続される。インタポーザコネクタがインタポーザコネクタ領域３３０で取り付けられて、マルチチップモジュール３１０から、以下に記載される移送ボードまでの接続を提供する。底部封止カラーが、領域３７０に搭載されて、マルチチップモジュール３１０を収容するエンクロージャからの冷却媒体の漏れを防ぐ。
【００３６】
図６は、１つのチャネルボード−ＤＩＢ連結マルチモジュールの実施形態の正面図である。チャネルボード−ＤＩＢ連結マルチモジュール２１０は、カード案内挿入部３０５が内部に定置され固定されるエンクロージャ３００を有する。パフォーマンスクリティカルなチャネル電子モジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄが、図４Ｂのこれらの中空の補強材３３５で、カード案内挿入部３０５へと挿入されて固定される。
【００３７】
各パフォーマンスクリティカルなチャネル電子モジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄが、高出力消費集積回路チップ３６０、高度集積回路チップ３５５、例えば、試験刺激パターン生成回路、試験刺激フォーマット回路、試験刺激タイミング生成回路、試験応答タイミング復元回路並びに／又は試験応答エラー判定及び記録を含む。任意のメモリ記憶装置が、ランダムアクセスメモリ（ＲＡＭ）チップ３５０に含まれる。これらのチップは特定の機能の性能による要求によって、動的ＲＡＭチップ、例えば、ダブルデータ速度動的ランダムアクセスメモリ（ＤＤＲ  ＤＲＡＭ）又は静的ラムチップであり得る。
【００３８】
頂部封止カラー４２５及び底部封止カラー４３０は、各マルチチップモジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄそれぞれに搭載され、エンクロージャ３００の各端部に集合的に定置されて、エンクロージャ３００からの冷却媒体の漏れを防ぐ。頂部封止カラー４２５は、ｏリングを含み、流体の漏れを防ぐ。各リボン化可撓性ケーブル４２０ａ、４２０ｂ、４２０ｃ及び４２０ｄは、頂部封止カラー４２５の１つを通過する。上記のように、リボン化可撓性ケーブル４２０ａ、４２０ｂ、４２０ｃ及び４２０ｄの１つが、各パフォーマンスクリティカルなチャネル電子モジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄに取り付けられる。エンクロージャ３００及びリボン化可撓性ケーブル４２０ａ、４２０ｂ、４２０ｃ及び４２０ｄが、上記のチャネルボードに固定される。
【００３９】
各パフォーマンスクリティカルなチャネル電子モジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄが底部封止カラー４３０の１つを通過して、ケーブルレス接続装置４３５に接続される。ケーブルレス接続装置４３５は、以降に記載されるコネクタインタポーザ４４０ａ、４４０ｂ、４４０ｃ及び４４０ｄにより、パフォーマンスクリティカルなチャネル電子モジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄに接続される。ケーブルレス接続装置４３５は、パフォーマンスクリティカルなチャネル電子モジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄと試験中のデバイスとの間の、ＤＩＢを通じた必要な高周波性能相互接続を提供する。
【００４０】
図７は、リボン化可撓性ケーブル４２０ａ、４２０ｂ、４２０ｃ及び４２０ｄ並びに冷却媒体分配管を図示する１つのチャネルボード−ＤＩＢ連結マルチモジュール２１０の実施形態の斜視図である。エンクロージャ３００は、封止部４２５をエンクロージャ３００内へと固定するエンドキャップ封止部３２０を有する。エンドキャップ封止部３２０及び封止部４２５の開口部は、リボン化可撓性ケーブル４２０ａ、４２０ｂ、４２０ｃ及び４２０ｄのマルチモジュールからの通過を可能にする。連結部５２０ａ、５２０ｂ、５４５ａ及び５４５ｂは、エンドキャップ封止部３２０及び封止部４２５の開口部内に挿入される。高分子可撓性管５１５ａ、５１５ｂ、５４０ａ及び５４０ｂは、それぞれ、連結部５２０ａ、５２０ｂ、５４５ａ及び５４５ｂ内に挿入される。漏れ防止急速脱着取り付け部５０５ａ及び５０５ｂは、高分子可撓性管５１５ａ、５１５ｂに取り付けられて、冷却媒体４１５のチャネルボード−ＤＩＢ連結マルチモジュール２１０への入口経路を提供する。漏れ防止急速脱着取り付け部５３０ａ及び５３０ｂは、高分子可撓性管５４０ａ及び５４０ｂに取り付けられて、冷却媒体４１５のチャネルボード−ＤＩＢ連結マルチモジュール２１０からの出口経路を提供する。冷却部材４１５の漏れを防ぐために好適な一体性及び動作の耐用寿命を提供するいずれかの好適な可撓性管が、本実施形態の意図に一致することに留意すべきである。
【００４１】
高分子可撓性管５１５ａ及び５１５ｂが、Ｙ字取り付け部（図示されない）で単一の高分子可撓性管に接合され得る。２つの漏れ防止急速脱着取り付け部５０５ａ及び５０５ｂではなく、単一の急速脱着取り付け部がこの目的のために使用される。同様に、高分子可撓性管５３０ａ及び５３０ｂが、Ｙ字取り付け部（図示されない）で単一の高分子可撓性管に接合され得る。漏れ防止急速脱着取り付け部５３０ａ及び５３０ｂではなく、単一の急速脱着取り付け部がこの目的のために使用される。
【００４２】
図８Ａ〜８Ｃは、デバイスインターフェースボードと１つのチャネルボード−ＤＩＢ連結マルチモジュール２１０との間の適合−圧力コネクタの接続システムの実施形態の斜視図である。第１エンドキャップ封止部３１５は、パフォーマンスクリティカルなチャネル電子モジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄの端部に適合し、エンクロージャ３００内に定置される。エンドキャップ封止部３１５は、底部封止カラー４３０を包含して、冷却媒体の漏れを防ぐ。
【００４３】
第１エンドキャップ封止部３１５とケーブルレス接続装置４３５との間の空間は、パフォーマンスクリティカルなチャネル電子モジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄからケーブルレス接続装置４３５への接続が形成される開放領域である。パフォーマンスクリティカルなチャネル電子モジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄからケーブルレス接続装置４３５への電気接続は、コネクタインタポーザ４４０ａ、４４０ｂ、４４０ｃ及び４４０ｄであり、これは様々な方法で形成され得る。より低い波長信号（〜１Ｇｂｐｓ）には、０．５ｍｍのピッチで導体を有する従来のエッジコネクタが使用され得る。８Ｇｂｐｓなどのより高いデータ速度には、カスタムコネクタソリューションが開発されなてくはならない。エッジ搭載インタポーザ、屈曲ピン及びエラストマー系コネクタを含む、いくつかの種類のコネクタ技術が存在する。全ての場合において、各信号導体は、遮蔽及び制御された特性インピーダンスを提供するために、設置導体の対を必要とする。図８Ａ及び図８Ｃは、誘電フレームを取り除いたエッジ搭載インタポーザ５６０及び５６５の実施例を例示する。この種類の導体５６０及び５６５は、パフォーマンスクリティカルなチャネル電子モジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄの両面上のパッド５７０ａ、５７０ｂ、５７０ｃ及び５７０ｄに結合され、導体５６０及び５６５は、ケーブルレス接続装置４３５に向かって湾曲している。導体５６０及び５６５は、順応性を提供し、インタポーザ導体５６０及び５６５がパッド５７５ａ、５７５ｂ、５７５ｃ及び５７５ｄに押し込まれた際に接続を形成する。
【００４４】
他の実施形態において５６０及び５６５は、ケーブルレス接続装置４３５又は表面搭載コネクタ内に延びる導体ピンであり得る。更に他の実施形態において、パフォーマンスクリティカルなチャネル電子モジュール３１０ａ上の縁部接触子（図示されない）は、パフォーマンスクリティカルなチャネル電子モジュール３１０ａ上の表面パッドに直接又は間接的に接触し得る。
【００４５】
上記のように、ケーブルレス接続装置４３５は、パフォーマンスクリティカルなチャネル電子モジュール３１０ａ、３１０ｂ、３１０ｃ及び３１０ｄと試験中のデバイスとの間の、ＤＩＢを通じた必要な高周波性能相互接続を提供する。ケーブルレス接続装置４３５のＤＩＢ側部５５５は、好ましくはボード間の相互接続を可能にし、これはインタポーザ（図示されない）などの適合接続を含み得る。ケーブルレス接続装置４３５は、図示されるように、印刷パッド間ＰＣＢ変換ボードであり得る。この種類の用途において使用され得るコネクタの種類の他の例としては、Ｔｙｃｏ  Ｅｌｅｃｔｒｏｎｉｃｓ，Ｂｅｒｗｙｎ，ＰＡからの圧縮ボード間コネクタ又は本明細書において参照としてその全体を組み込まれる、本発明と同じ譲受人に付与されている米国特許出願公開番号第２００７／０００７０３４号（Ｂｅｈｚｉｚら）に記載されるコネクタ−パッドプリント回路基板変換系が挙げられる。掲載される実施例は、決して完全なものではなく、記載される実施形態の自動試験装置に必要とされる信号忠実度のための適切な種類のコネクタの例示を提供するのみである。
【００４６】
図９は先行技術の自動試験装置の試験ヘッドの図である。図１０は自動試験装置の試験ヘッドの実施形態の図である。図９において、先行技術の試験ヘッド６００は、多くの同軸ケーブル６１０を通じてデバイスインターフェースボード（ＤＩＢ）６１５に接続される多くのチャネルボード６０５を有する。ＤＩＢ  ６１５は、同軸ケーブル６１０から試験中のデバイス（ＤＵＴ）６２０への必要な接続を提供する。トランジスタの性能及び小型化は同軸ケーブル６１０アセンブリ及び性能における課題を生じた。莫大な、数千×２フィート（０．６１ｍ）同軸ケーブル６１０は、製造技術における問題を生じており、重く高価な同軸ケーブルの質量を繰り返しルーティング及び拘束するために多くの人年の作業を必要とする。ケーブル直径と信号忠実度の間の設計折衷は困難になりつつある。ケーブル６１０の質量の問題の解決法は、チャネルエレクトロニクス（ピンエレクトロニクス）ボード６５０をＤＩＢ  ６１５の直下に移動することであり、ここでパフォーマンスクリティカルなチャネルエレクトロニクス、例えば、ドライバ、ロード及びコンパレータ回路は、ＤＵＴ  ６２０へのケーブルレスアクセスを有し得る。
【００４７】
図１０の試験ヘッド７００では、チャネルボード７０５は、ＤＩＢ  ７１５に近接するように上がっている。チャネルボード−ＤＩＢ連結マルチモジュール７１０ａ、７１０ｂ、７１０ｃ及び７１０ｄは、各チャネルボード７１５に固定及び接続されている。チャネルボード−ＤＩＢ連結マルチモジュール７１０ａ、７１０ｂ、７１０ｃ及び７１０ｄは上記のように、図６のケーブルレス接続装置４３５を通じてＤＩＢ  ７１５に接続され、パフォーマンスクリティカルなチャネルエレクトロニクスとＤＵＴ  ７２０との間のＤＩＢ  ７１５を通じた接続を提供する。
【００４８】
これらのチャネルボード−ＤＩＢ連結マルチモジュール７１０ａ、７１０ｂ、７１０ｃ及び７１０ｄをチャネルボード７０５に接続する導体の数は多いが、性能要件は、より低い周波数及びおよそ５００Ｍｂｐｓの帯域幅要件に限定される。図２の低費用のリボン化可撓性ケーブル２２０ａ、２２０ｂ、２２０ｃ及び２２０ｄは、チャネルボード７０５とチャネルボード−ＤＩＢ連結マルチモジュール７１０ａ、７１０ｂ、７１０ｃ及び７１０ｄとの間に出力及び他の信号を提供するために十分である。図２のリボン化可撓性ケーブル２２０ａ、２２０ｂ、２２０ｃ及び２２０ｄ（これらが接続されるエレクトロニクスと同様）は、垂直に配置され、同軸ケーブルとの「もつれ」の問題を回避する。性能要件が増加するとチャネルボード−ＤＩＢ連結マルチモジュール７１０ａ、７１０ｂ、７１０ｃ及び７１０ｄはまた、刺激パターン生成回路、試験刺激フォーマット回路、試験刺激タイミング生成回路、試験応答タイミング復元回路及び試験応答エラー判定及び記録回路を含み得る。
【００４９】
チャネルボード−ＤＩＢ連結マルチモジュール７１０ａ、７１０ｂ、７１０ｃ及び７１０ｄは、本明細書においてその全体が参照として組み込まれる、本発明と同じ譲受人に付与されている米国特許公開番号第２００６／００７３７２３号（Ｃｏｗｇｉｌｌら）に教示されるように浮動インターフェースアセンブリ内に搭載され得る。図２のリボン化可撓性ケーブル２２０ａ、２２０ｂ、２２０ｃ及び２２０ｄが、チャネルボード７０５と、チャネルボード−ＤＩＢ連結マルチモジュール７１０ａ、７１０ｂ、７１０ｃ及び７１０ｄとの間で接続される。浮動インターフェースアセンブリ（図示されない）は、チャネルボード−ＤＩＢ連結マルチモジュール７１０ａ、７１０ｂ、７１０ｃ及び７１０ｄを保持し、チャネルボード−ＤＩＢ連結マルチモジュール７１０ａ、７１０ｂ、７１０ｃ及び７１０ｄをＤＩＢ  ７１５と接触させ、チャネルボード−ＤＩＢ連結マルチモジュール７１０ａ、７１０ｂ、７１０ｃ及び７１０ｄとＤＩＢ  ７１５との間の圧縮及び適合接続を形成する。いくつかの実施形態において、浮動インターフェースアセンブリは、ＤＩＢ  ７１５の対応するコネクタと位置合わせするように、図６のケーブルレス接続装置４３５の多数の軸移動を可能にする。
【００５０】
本発明について、それらの実施形態に関連して具体的に示し説明してきたが、当業者であれば、形態及び詳細における様々な変更が、本発明の趣旨及び範囲から逸脱することなく行われ得ることが当業者によって理解される。
【図１Ａ】
0005586634.tif 000002
【図１Ｂ】
0005586634.tif 000003
【図２】
0005586634.tif 000004
【図３】
0005586634.tif 000005
【図４Ａ】
0005586634.tif 000006
【図４Ｂ】
0005586634.tif 000007
【図４Ｃ】
0005586634.tif 000008
【図４Ｄ】
0005586634.tif 000009
【図５】
0005586634.tif 000010
【図６】
0005586634.tif 000011
【図７】
0005586634.tif 000012
【図８Ａ】
0005586634.tif 000013
【図８Ｂ】
0005586634.tif 000014
【図８Ｃ】
0005586634.tif 000015
【図９】
0005586634.tif 000016
【図１０】
0005586634.tif 000017