(57)【特許請求の範囲】
【請求項１】
電源回路（１０１Ａ）であって、  前記電源回路と負荷（Ｍ）と間の接続を導通又は遮断する第１のスイッチ（ＳＷ１）と、  前記電源回路の高電位側ライン（ＬＵ）と低電位側ライン（ＬＬ）との間に直列接続された第１及び第２のキャパシタ（Ｃ１、Ｃ２）と、  前記第１及び第２のキャパシタの接続点（ＰＭ）に接続された第２のスイッチ（ＳＷ２）と、を備え、  前記第２のスイッチは、前記接続点（ＰＭ）とグランドとの間を接続又は遮断することを特徴とする、電源回路。
【請求項２】
請求項１に記載の電源回路において、  前記第１のスイッチが前記電源回路と前記負荷との間の接続を遮断するタイミングに同期して、前記第２のスイッチが前記接続点と前記グランドとを接続する、電源回路。
【請求項３】
請求項２に記載の電源回路において、  前記第１のキャパシタが電源回路の高電位側ラインに接続されており、  前記第２のスイッチが前記接続点と前記グランドとを接続する期間において、前記第１のキャパシタの高電位側端子の電位（ＵＢ）を監視することにより、前記第１及び第２キャパシタの故障を検知する、電源回路。
【請求項４】
請求項１乃至３の何れかに記載の電源回路において、  前記電源回路は、車両の電子制御ユニット（１００）に搭載され、  前記グランドは、前記電子制御ユニットの信号グランド（ＳＧ）である、電源回路。
【請求項５】
請求項１乃至４の何れかに記載の電源回路において、前記電源回路が前記負荷をパルス幅変調（ＰＷＭ）制御により駆動する、電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関し、例えば、モータ等の高電流負荷に電力を供給する電源回路に関する。
【背景技術】
【０００２】
電源回路のノイズを抑制する回路構成として、例えば、特許文献１及び２に記載されたものがある。
【０００３】
特許文献１の電源回路では、フューズＦＳを有するＡＣ入力部２と、サージ電圧吸収回路３ａと、ノイズ遮断部４と、整流平滑回路５とを介して、交流電源１がＤＣ−ＤＣコンバータ６に接続されている（第１図）。サージ電圧吸収回路３ａは、ホットラインＨとニュートラルラインＮとの間に直列接続されたコンデンサ８、９と、コンデンサ８、９の間とフレームグランドＦＧとの間に介装された定電圧素子１０からなる。ノイズ遮断部４は、バリスタＺＶと、アクロス・ザ・ライン・コンデンサＣ１と、チョークコイルＬと、フレームグランドＦＧとホットラインＨ及びニュートラルラインＮとの間にそれぞれ接続されるバイパスコンデンサＣ２、Ｃ３とからなる。この電源回路では、ＤＣ−ＤＣコンバータ６から内部ノイズとして交流電力ラインにリークしたノイズのうち、コモンモードノイズはコンデンサＣ２又はＣ３によりフレームグランドＦＧに流され、ノーマルモードノイズはコンデンサＣ２、Ｃ３の直列回路によりバイパスされる。
【０００４】
特許文献２の電源回路は、昇圧チョークコイルＬ１及びスイッチング素子３からなる昇圧チョッパ回路と、入力コンデンサ回路１１と、抵抗分圧回路１２と、電位差検知回路５と、スイッチ駆動回路６とを備えている（第１図）。また、昇圧チョッパの入力側には、突入電流防止抵抗ＲＴと、突入電流防止抵抗ＲＴをバイパスさせるためのスイッチ素子２とが接続されている。入力コンデンサ回路１１は、正及び負のライン間に直列接続された電界コンデンサＣ１、Ｃ２からなる。抵抗分圧回路１２は、コンデンサＣ１、Ｃ２のそれぞれに均等に電圧を分配するための抵抗Ｒ１と抵抗Ｒ２、Ｒ３とからなる。抵抗分圧回路１２は、抵抗Ｒ１及びＲ２と抵抗Ｒ３とで分圧した電圧Ｖ１を電位差検知回路５に出力する。また、ライン間に直列接続された抵抗Ｒ４、Ｒ５からなる基準電圧出力回路１４が設けられており、ライン間の電圧を抵抗Ｒ４と抵抗Ｒ５で分圧した電圧Ｖ２を基準電圧として電位差検知回路５に出力する。ライン間の電圧をコンデンサＣ１、Ｃ２に均等に印加するため、抵抗Ｒ１〜Ｒ３の抵抗値は、Ｒ１＝Ｒ２＋Ｒ３の関係を満たす。また、コンデンサ及び抵抗が正常である場合には、電圧Ｖ１と電圧Ｖ２とが一致するように、抵抗Ｒ１〜Ｒ５の抵抗値は、Ｒ１＋Ｒ２：Ｒ３＝Ｒ４：Ｒ５の関係を満たすように設定されている。電位差検知回路５は、抵抗Ｒ２とＲ３の間の電圧Ｖ１と、抵抗Ｒ４とＲ５との間の電圧Ｖ２との差分ΔＶを算出し、ΔＶが閾値を超えた場合に異常検出信号Ｅ１を出力する。
【０００５】
電源回路の動作中に、コンデンサＣ１、Ｃ２の何れか一方が短絡した場合には、ΔＶが閾値を超え、電位差検知回路５は、異常検出信号Ｅ１を出力する。スイッチ駆動回路６は、異常検出信号Ｅ１の入力を受けて、スイッチ素子２を開放して正ライン上に突入電流防止抵抗ＲＴを挿入状態とするとともに、チョッパ回路のスイッチング素子３をオン状態に固定する。これにより、入力端子から突入電流防止抵抗ＲＴ、スイッチング素子３を通って電流がながれ、フューズ抵抗が切れて切断状態となる。
【０００６】
図１は、関連技術に係る電源回路１０１の回路図であり、この電源回路１０１は、車両に搭載される各種モータＭを負荷とするものである。図中、ＥＣＵ１００は、電源回路１０１を含む電子制御ユニットである。モータＭの高電位側端子及び低電位側端子は、それぞれ、ＥＣＵ１００の外部接続端子ＴＭＵ及びＴＭＧに接続されている。外部接続端子ＴＭＵ及びＴＭＧは、それぞれ、電源回路１０１の高電位側ラインＬＵ（パワーライン）及び低電位側ラインＬＬ（パワーグランド）に接続されている。この電源回路１０１は、外部の直流電源Ｅから電圧の供給を受け、この電圧を適宜変換してモータＭに電力（電流、電圧）を供給する。直流電源Ｅの正極端子ＴＥＵ及び負極端子ＴＥＧのそれぞれは、ハーネスを介してＥＣＵ１００の外部接続端子ＴＵ及びＴＰＧにそれぞれ接続されている。ＥＣＵ１００には、図示していないマイクロコンピュータ（マイコン）、ＲＡＭ、ＲＯＭ、フラッシュメモリ等のメモリ、マイコンからの制御信号により各スイッチＳＷ１、ＳＷ３を駆動するドライブ回路等が設けられている。
【０００７】
電源回路１０１の高電位側ラインＬＵにＰＷＭ制御用のスイッチＳＷ１が設けられている。スイッチＳＷ１は、電源回路１０１とモータＭとの間の接続を導通及び遮断し、モータＭをパルス幅変調（ＰＷＭ）制御するためのものである。具体的には、モータＭに供給するアナログ電圧に対応する電圧パルス列をスイッチＳＷ１により生成し、ＥＣＵ１００からモータＭに供給することにより、モータＭをＰＷＭ制御する。つまり、スイッチＳＷ１が導通状態では、電源回路１０１からモータＭに電源電圧Ｅのパルスが供給され、スイッチＳＷ１が非導通状態では、モータＭにパルスが供給されない。
【０００８】
また、ＥＣＵ１００には、モータＭと並列に接続される還流ダイオードＤ１と、モータＭと還流ダイオードＤ１との間の接続を導通又は遮断するスイッチＳＷ３とが設けられている。スイッチＳＷ１が電源回路１０１とモータＭとの間の接続を遮断すると、スイッチＳＷ３が導通され、モータＭのコイルに蓄積されたエネルギーがスイッチＳＷ３、還流ダイオードＤ１を通じて流れる。
【０００９】
図１中、Ｌ１は、電源回路１０１の外部接続端子ＴＵと直流電源Ｅの正極端子ＴＥＵとの間の導電線路が有するインダクタンスを示す。Ｌ２は、電源回路１０１の外部接続端子ＴＰＧ（パワーグランド端子）と直流電源Ｅの負極端子ＴＥＧとの間の導電線路が有するインダクタンスを示す。Ｌ３は、ＥＣＵ１００の信号グランドＳＧと接続される信号グランド端子ＴＳＧと、直流電源Ｅの負極端子ＴＥＧとの間の導電線路が有するインダクタンスを示す。一例では、Ｌ１、Ｌ２、Ｌ３は、略同一のインダクタンス値Ｌを有する。ＥＣＵ１００の信号グランドＳＧは、フレームグランドＦＧ（ＥＣＵ１００のハウジング）に直接又はキャパシタを介して接続される。
【００１０】
スイッチＳＷ１の導通／非導通の切り換えの際には、電源回路１０１の負荷（電流）が大きく変動するため、インダクタンスＬ１、Ｌ２によって、電源回路１０１の高電位側の端子ＴＵの電圧ＵＢ＿ＭＲが上昇するとともに、電源回路１０１の低電位側の端子ＴＰＧの電圧ＧＮＤ＿ＭＲが下降しようとする。ＰＷＭ制御中にスイッチＳＷ１が遮断されるタイミングでは、電源回路１０１の高電位側の端子ＴＵの電圧ＵＢ＿ＭＲは、電源電圧ＥからＬ（ｄｉ／ｄｔ）上昇し、低電位側の端子ＴＰＧの電圧ＧＮＤ＿ＭＲは、Ｌ（ｄｉ／ｄｔ）下降しようとする。ここで、Ｌは、Ｌ１、Ｌ２のインダクタンス値、ｄｉ／ｄｔは、Ｌ１、Ｌ２を流れる電流の時間変化率である。このような急激な電圧変動は、伝導性放射ノイズ発生の原因となる。高電位側及び低電位側の端子ＴＵ、ＴＰＧにおける電圧変動を防止するために、図１の例では、電源回路１０１の高電位側ラインＬＵと低電位側ラインＬＬにキャパシタＣ１及びＣ２を直列に介装するとともに、低電位側ラインＬＬ（パワーグランド）を、キャパシタＣ３を介してＥＣＵ１００の信号グランドＳＧに接続している。インダクタンスＬ１（＝Ｌ）による高電位側端子ＴＵの電圧上昇は、電流ＪＣ１をキャパシタＣ１及びＣ２に流入させることにより抑制し、一方、インダクタンスＬ２（＝Ｌ）による低電位側端子ＴＰＧの電圧下降は、信号グランドＳＧからキャパシタＣ３を介して低電位側ラインＬＬに電流ＪＣ３が供給されることにより抑制している。
【００１１】
図２は、電源回路１０１の各部における電圧及び電流の波形を示す。図２において、時刻ｔ１でスイッチＳＷ１が遮断されると、モータＭの高電位側端子の電圧ＵＭが急激に降下するとともに、電源回路１０１の高電位側ラインＬＵの電圧ＵＢ＿ＭＲがインダクタンスＬ１の影響により上昇し始め、低電位側ラインＬＬの電圧ＧＮＤ＿ＭＲがインダクタンスＬ２の影響により下降し始める。また、還流ダイオードＤ１の電圧ＵＦの極性が反転する。時刻ｔ２でスイッチＳＷ３が導通されると、モータＭと還流ダイオードＤ１とが電流ループを形成して、この電流ループに電流ＪＭ及びＪＤが流れ、電圧ＵＭ及びＵＦが０Ｖに近づく。また、電源回路１０１の高電位側ラインＬＵとキャパシタＣ１、Ｃ２との間で電流ＪＣ１が流れることにより、電圧ＵＢ＿ＭＲが電源電圧Ｅに収束し、低電位側ラインＬＬとキャパシタＣ３との間で電流ＪＣ３が流れることにより、電圧ＧＮＤ＿ＭＲが０Ｖに収束する。
【００１２】
上記のような電源回路１０１では、モータのような高電流負荷の切り換え時の電圧変動を抑制するために、大容量のキャパシタを用いる必要がある。また、機械的なストレス等によりキャパシタが短絡して、高電位側ラインＬＵと低電位側ラインＬＬとの間が短絡されることを防止するために、高電位側ラインＬＵと低電位側ＬＬラインとの間に少なくとも２つのキャパシタＣ１及びＣ２を直列に接続する必要がある。同一の静電容量（以下、単に容量と称す）のキャパシタＣ１、Ｃ２を直列接続する場合、キャパシタＣ１、Ｃ２の合成容量は、各キャパシタの容量の２分の１となるため、各キャパシタの容量は、所望の合成容量の２倍のものを用いる必要がある。
【００１３】
また、電源回路１０１のパワーグランドである低電位側ラインＬＬと信号グランドＳＧとの間にも、キャパシタＣ１、Ｃ２の合成容量と同程度の容量を持つキャパシタＣ３を介装する必要がある。例えば、各キャパシタＣ１、Ｃ２の容量を１０μＦとすると、Ｃ３の容量は、キャパシタＣ１、Ｃ２の直列接続の合成容量５μＦと同程度である。従って、電源回路１０１の伝導性放射を抑制するためには、容量の大きなキャパシタを多数用いる必要があり、コストダウンの妨げとなっていた。
【００１４】
また、伝導性放射ノイズ抑制の観点では、キャパシタの容量が大きい方が望ましいが、容量を大きくし過ぎるとリーク電流が増加する問題がある。従って、リーク電流の増加を防止しつつ、伝導性放射ノイズの抑制効果を向上させる課題もある。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平５−３１６６４７号公報（第１−４図）
【特許文献２】特開２００６−３０４４１４号公報（第１−２図）
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明は、電源回路において、負荷切り換え時に発生し得る伝導性放射ノイズを効果的に抑制することにある。また、伝導性放射ノイズ抑制の性能を低下させることなく、伝導性放射ノイズ抑制用のキャパシタの容量及び／又は数を低減することにある。
【課題を解決するための手段】
【００１７】
本発明は、電源回路（１０１Ａ）と負荷（Ｍ）と間の接続を導通又は遮断する第１のスイッチ（ＳＷ１）と、前記電源回路の高電位側ライン（ＬＵ）と低電位側ライン（ＬＬ）との間に直列接続された第１及び第２のキャパシタ（Ｃ１、Ｃ２）と、前記第１及び第２のキャパシタの接続点（ＰＭ）に接続された第２のスイッチ（ＳＷ２）と、を備え、前記第２のスイッチは、前記接続点（ＰＭ）とグランドとの間を接続又は遮断することを特徴とする電源回路を提供する。
【００１８】
この電源回路では、第１のスイッチ（ＳＷ１）によって電源回路（１０１Ａ）と負荷（Ｍ）との間の接続を導通又は切断状態に切り換える際に、電源回路（１０１Ａ）に発生する電圧変動を、第２のスイッチ（ＳＷ２）により第１及び第２のキャパシタの接続点（ＰＭ）をグランド（ＳＧ）に接続することにより抑制することができる。第２のスイッチ（ＳＷ２）を介して第１及び第２のキャパシタ（Ｃ１、Ｃ２）をそれぞれグランド（ＳＧ）に接続することにより、電源回路（１０１Ａ）の高電位側ライン（ＬＵ）を第１のキャパシタ（Ｃ１）を介してグランド（ＳＧ）に接続するとともに、電源回路（１０１Ａ）の低電位側ライン（ＬＬ）を第２のキャパシタ（Ｃ２）を介してグランド（ＳＧ）に接続する。これにより、電源回路の高電位側ライン（ＬＵ）とグランド（ＳＧ）との間に第１のキャパシタ（Ｃ１）の全容量が挿入され、電源回路の低電位側ライン（ＬＬ）とグランド（ＳＧ）との間に第２のキャパシタ（Ｃ２）の全容量が挿入される。よって、第１及び第２のキャパシタの直列接続による合成容量（Ｃ１・Ｃ２／（Ｃ１＋Ｃ２））によって電圧変動を抑制する場合に比較して、大きな容量（Ｃ１、Ｃ２）により電圧変動を吸収することができる。
また、第２のスイッチＳＷ２により低電位側ライン（ＬＬ）が、第１又は第２のキャパシタ（Ｃ１、Ｃ２）を介してグランド（ＳＧ）に接続されるため、低電位側ライン（ＬＬ）を別途のキャパシタ（Ｃ３）を用いてグランド（ＳＧ）に接続する必要がなく、低電位側ライン（ＬＬ）とグランド（ＳＧ）との間のキャパシタ（Ｃ３）を省略することができる。
【００１９】
なお、第１及び第２のキャパシタ（Ｃ１、Ｃ２）は、典型的には、同一容量のものを用いる。
【００２０】
本発明の一実施形態では、前記第１のスイッチ（ＳＷ１）が前記電源回路（１０１Ａ）と前記負荷（Ｍ）との間の接続を遮断するタイミングに同期して、前記第２のスイッチ（ＳＷ２）が前記接続点（ＰＭ）と前記グランド（ＳＧ）とを接続する。
【００２１】
第２のスイッチ（ＳＷ２）が非導通状態の間に第１及び第２のキャパシタ（Ｃ１、Ｃ２）に各キャパシタの容量に逆比例して電源電圧（Ｅ）を分圧した電圧Ｖ１、Ｖ２（＜電源電圧）に充電しておき、第１のスイッチ（ＳＷ１）が電源回路（１０１Ａ）と負荷（Ｍ）との間の接続を遮断するタイミングで、第２のスイッチ（ＳＷ２）を導通して、高電位側ライン（ＬＵ）を第１のキャパシタ（Ｃ１）を介してグランド（ＳＧ）に接続するとともに、低電位側ライン（ＬＬ）を第２のキャパシタ（Ｃ２）を介してグランド（ＳＧ）に接続する。このように制御することにより、電圧が上昇しようとする高電位側ライン（ＬＵ）が、Ｖ１（＜Ｅ）に充電された第１のキャパシタ（Ｃ１）を介して電圧降下されるとともに、電圧が下降しようとする低電圧側ライン（ＬＬ）が、Ｖ２（＜Ｅ）に充電された第２のキャパシタ（Ｃ２）から電流の供給を受けて電圧下降が阻止される。なお、典型的には、第１及び第２のキャパシタ（Ｃ１、Ｃ２）は同一容量のものを用いるため、Ｖ１＝Ｖ２＝Ｅ／２となる。
【００２２】
本発明の一実施形態では、前記第１のキャパシタ（Ｃ１）が電源回路（１０１Ａ）の高電位側ライン（ＬＵ）に接続されている。そして、前記第２のスイッチ（ＳＷ２）が前記接続点（ＰＭ）と前記グランド（ＳＧ）とを接続する期間において、前記第１のキャパシタ（Ｃ１）の高電位側端子の電位（ＵＢ）を監視することにより、前記第１及び第２キャパシタ（Ｃ１、Ｃ２）の故障を検知する。
【００２３】
第１及び第２のキャパシタ（Ｃ１、Ｃ２）が正常である場合には、第２のスイッチ（ＳＷ２）が導通した時点で、電位（ＵＢ）は第１のキャパシタ（Ｃ１）の充電電圧Ｖ１程度まで下降し、その後、第２のスイッチ（ＳＷ２）が導通状態である期間に電源電圧Ｅまで回復する。第１のキャパシタ（Ｃ１）が短絡状態である場合には、第２のスイッチ（ＳＷ２）が導通した時点で、電位（ＵＢ）は、短絡状態の第１のキャパシタ（Ｃ１）を介してグランド（ＳＧ）に接続されるため、グランド（ＳＧ）の電位程度まで下降し、その後、第２のスイッチ（ＳＷ２）が導通状態である期間中はグランド電位程度に固定される。第２のキャパシタ（Ｃ２）が短絡状態である場合には、第２のスイッチ（ＳＷ２）が導通する前に第１のキャパシタ（Ｃ１）に電源電圧（Ｅ）が充電されているため、第２のスイッチ（ＳＷ２）が導通状態になっても、電位（ＵＢ）が電源電圧Ｅに固定される。従って、第２のスイッチ（ＳＷ２）が前記接続点（ＰＭ）とグランド（ＳＧ）とを接続している期間において、電位（ＵＢ）を監視するという簡易な方法で第１及び第２のキャパシタ（Ｃ１、Ｃ２）の故障を検知することができる。
【００２４】
本発明の一実施形態では、グランドは低電位側ライン（ＬＬ）とは異なる。例えば、電源回路（１０１Ａ）は、車両の電子制御ユニット（ＥＣＵ１００）に搭載されるものであり、グランドは、電子制御ユニット（ＥＣＵ）の信号グランド（ＳＧ）である。
【００２５】
本発明の一実施形態では、電源回路（１０１Ａ）が負荷（Ｍ）をパルス幅変調（ＰＷＭ）制御により駆動する。負荷をＰＷＭ制御する場合には、電源回路（１０１Ａ）と負荷（Ｍ）との間の接続が接続状態と遮断状態とで頻繁に切り換えられ、電源回路の高電位側ライン（ＬＵ）及び低電位側ライン（ＬＬ）の電圧が頻繁に上昇及び下降するおそれがあるが、上述したように高電位側ライン及び低電位側ラインの間に直列接続した第１及び第２のキャパシタの接続点（ＰＭ）を第２のスイッチ（ＳＷ２）によりグランド（ＳＧ）に接続することにより、各ライン（ＬＵ、ＬＬ）における電圧の上昇及び下降を効果的に抑制できる。
【図面の簡単な説明】
【００２６】
【図１】関連技術に係る電源回路の回路図。
【図２】関連技術に係る電源回路の各部の電圧、電流波形を示すグラフ。
【図３】本発明の一実施形態に係る電源回路の回路図。
【図４】スイッチの切り換えタイミングを示すチャート。
【図５】キャパシタの故障検知を説明するための波形図。
【発明を実施するための形態】
【００２７】
図３は、本発明の一実施形態に係る電源回路１０１Ａの回路図を示す。ここでは、車両に搭載されるモータＭに電力を供給する電源回路１０１Ａを例に挙げる。モータＭは、例えば、アンチロック・ブレーキ・システム（ＡＢＳ:Antilock Brake System）、横滑り防止装置（ＥＳＣ：Electronic Stability Control）等の油圧ポンプを作動させるモータ、パワーウィンドウを作動させるモータ等である。なお、本発明は、特に、モータのような高電流負荷に好適に適用されるが、モータＭを負荷とする場合に限定されるものではなく、任意の負荷に適用可能である。
【００２８】
図３では、図１と同様の構成には同一の符号を付し、詳細な説明を省略する。以下、図１の構成と異なる点について詳述する。
【００２９】
本発明に係る電源回路１０１Ａでは、高電位側ラインＬＵと低電位側ラインＬＬとの間に直列接続されるキャパシタＣ１、Ｃ２の接続点ＰＭが、スイッチＳＷ２を介して、ＥＣＵ１００の信号グランドＳＧに接続され、図１において低電位側ラインＬＬと信号グランドＳＧとの間に接続されていたキャパシタＣ３は省略される。ここで、低電位側ラインＬＬは、負荷（モータＭ）の低電位側端子を接地するパワーグランドである。また、信号グランドＳＧは、ＥＣＵ１００の信号ラインの基準電位を提供するグランドであり、フレームグランド（ＥＣＵ１００のハウジング）に直接又はキャパシタを介して接続される。
【００３０】
スイッチＳＷ１は、モータＭ（負荷）をＰＷＭ制御するため、図４の曲線Ｉに示す導通期間（オン期間）を断続的に繰り返し、モータＭにパルスを供給する。一方、スイッチＳＷ２は、図４の曲線ＩＩに示すように、スイッチＳＷ１がオフされるタイミング（時刻ｔ２）に同期して、一定期間の間だけ導通される。
【００３１】
ここで、キャパシタＣ１、Ｃ２の各々が同一の容量を有する場合を例に挙げて説明すると、各キャパシタＣ１、Ｃ２は、スイッチＳＷ２がオンされる前の期間において、電源電圧Ｅの半分の電圧Ｅ／２に充電される。スイッチＳＷ２は、スイッチＳＷ１がオフになるタイミング（電源回路１０１ＡとモータＭとの間の接続が遮断されるタイミング）と同期して、オンされる。
【００３２】
ここで、各キャパシタＣ１、Ｃ２の容量を例えばそれぞれ１０μＦとすると、スイッチＳＷ２がオフの状態では、高電位側ラインＬＵと低電位側ラインＬＬとの間に、キャパシタＣ１、Ｃ２の直列接続の合成容量５μＦが存在することになる。一方、スイッチＳＷ１がオフされ、スイッチＳＷ２がオンされた場合には、高電位側ラインＬＵがキャパシタＣ１の単独の容量１０μＦを介して信号グランドＳＧに接続され、低電位側ラインＬＬがキャパシタＣ２の単独の容量１０μＦを介して信号グランドＳＧに接続される。この点が、本発明の電源回路１０１Ａの特徴である。
【００３３】
以下、関連技術に係る電源回路１０１と、本発明の一実施形態に係る電源回路１０１Ａとにおける、負荷切り換え時の電圧変動の抑制特性の比較を説明する。
【００３４】
ここでは、電源電圧Ｅ＝１３Ｖとする。また、電源回路において、モータ負荷切り離し時に、高電位側ラインＬＵの電圧は１５Ｖまでの電圧上昇が許容され、低電位側ラインＬＬの電圧は１１Ｖまでの電圧降下が許容されるとして説明する。各キャパシタＣ１、Ｃ２の容量は、１０μＦとする。
【００３５】
関連技術に係る電源回路１０１では、キャパシタＣ１、Ｃ２の直列接続の合成容量は５μＦであるので、スイッチＳＷ１をオフに切り換えるときに、キャパシタＣ１、Ｃ２の直列接続に蓄積可能なエネルギーは、以下の式（１）により表される。
（１／２）＊５μＦ＊（１５Ｖ−１３Ｖ）＾２＝１０μＪ      （１）
【００３６】
一方、本発明の一実施形態に係る電源回路１０１Ａでは、モータ負荷切り離し時（スイッチＳＷ１をオフし、スイッチＳＷ２をオンする時）に、Ｃ１、Ｃ２の接続点ＰＭを信号グランドＳＧに接続するため、高電位側ラインＬＵが接続点ＰＭ、キャパシタＣ１を介して信号グランドＳＧに接続されるとともに、低電位側ラインＬＬが接続点ＰＭ、キャパシタＣ２を介して信号グランドＳＧに接続される。つまり、高電位側ラインＬＵと信号グランドＳＧとの間には単独のキャパシタＣ１（１０μＦ）が存在し、低電位側ラインＬＬと信号グランドＳＧとの間に単独のキャパシタＣ２（１０μＦ）が存在することになる。また、各キャパシタＣ１、Ｃ２は、それぞれ、スイッチＳＷ１がオン状態、スイッチＳＷ２がオフ状態の間に、電源電圧Ｅ＝１３Ｖの半分である６．５Ｖに充電されている。よって、スイッチＳＷ１をオフに切り換えるときにキャパシタＣ１に蓄積可能なエネルギーは、以下の式（２）により表される。
（１／２）＊１０μＦ＊（１５Ｖ−１３／２Ｖ）＾２＝３６１．２５μＪ      （２）
【００３７】
従って、本発明の一実施形態の構成では、関連技術の構成に比べて、キャパシタに蓄積可能なエネルギーが３６倍改善する。このため、キャパシタＣ１、Ｃ２の容量を１μＦ（関連技術の各Ｃ１、Ｃ２の容量１０μＦの１０分の１）としても、蓄積可能エネルギーは、式（２）の値の１０分の１である３６．１２５μＪとなり、関連技術による蓄積可能エネルギー（１０μＪ）の約３．６倍に改善できる。よって、本実施形態に係る電源回路１０１Ａによれば、伝導性放射ノイズの抑制効果を改善し、且つ、伝導性放射ノイズ抑制用のキャパシタＣ１、Ｃ２の容量を大幅に低減することができる。
【００３８】
また、本発明の一実施形態によれば、スイッチＳＷ２の導通により、低電位側ラインＬＬがキャパシタＣ２を介して信号グランドＳＧに接続されるため、関連技術の構成において低電位側ラインＬＬと信号グランドＳＧとの間に介装するキャパシタＣ３を省略することができ、キャパシタの数も低減される。
【００３９】
（キャパシタの故障検知）
図５は、本発明の一実施形態に係る電源回路１０１ＡによるキャパシタＣ１、Ｃ２の故障検知の原理を説明する説明図である。
【００４０】
曲線Ｉは、スイッチＳＷ２のタイミングチャートであり、ローレベルでスイッチＳＷ２のオフ状態を示し、ハイレベルでスイッチＳＷ２のオン状態を示している。曲線ＩＩ〜ＩＶは、キャパシタＣ１の高電位側端子の電位ＵＢを示す。曲線ＩＩは、キャパシタＣ１、Ｃ２が共に正常時の場合の電位ＵＢを示す。曲線ＩＩＩは、キャパシタＣ１が短絡した場合の電位ＵＢを示す。曲線ＩＶは、キャパシタＣ２が短絡時の電位ＵＢを示す。この故障検知は、システムのスタンバイ時、起動時などに、スイッチＳＷ１が非導通の状態で、スイッチＳＷ２を図５の曲線Ｉのようにオン状態に切り換えて実行する。電位ＵＢは、例えば、図示しないマイコンのアナログ・デジタルコンバータ（ＡＤＣ）に入力され、マイコンにおいて監視される。
【００４１】
キャパシタＣ１、Ｃ２が共に正常時の場合には、スイッチＳＷ２がオンになったタイミング（図５の時刻ｔ１）で、電位ＵＢは、キャパシタＣ１の充電電圧６Ｖ（電源電圧Ｅの半分）程度まで一時的に下降し、その後、スイッチＳＷ２のオン期間中にキャパシタＣ１が電源電圧Ｅ＝１３Ｖまで充電され、電位ＵＢは電源電圧Ｅ＝１３Ｖまで回復する。
【００４２】
一方、キャパシタＣ１が短絡している場合には、キャパシタＣ１の高電位側端子の電位ＵＢとキャパシタＣ１、Ｃ２の接続点ＰＭの電位が同一であり、スイッチＳＷ２がオンされる前（時刻ｔ１より前）に、キャパシタＣ２のみが電源電圧Ｅ＝１３Ｖに充電される。スイッチＳＷ２がオンになったタイミング（図５の時刻ｔ１）では、キャパシタＣ１の高電位側端子は、短絡したキャパシタＣ１を通じて信号グランドＳＧに短絡されることになり、信号グランドＳＧの電位近傍（実際には、線路のインダクタンス成分等の影響で２Ｖ程度）まで下降し、スイッチＳＷ２のオン期間中に電圧値ＵＢは２Ｖ程度に下降したままとなる。
【００４３】
また、キャパシタＣ２が短絡している場合には、スイッチＳＷ２がオンされる前（時刻ｔ１より前）に、キャパシタＣ１が電源電圧Ｅ＝１３Ｖに充電され、キャパシタＣ２は単なる導体として機能し、接続点ＰＭは低電位側ラインＬＬ（パワーグランド）に短絡される。よって、スイッチＳＷ２がオン（時刻ｔ１）になっても、接続点ＰＭがさらに信号グランドＳＧに接続されるのみで、接続点ＰＭの電位にほとんど変化はなく、キャパシタＣ１の高電位側端子の電位ＵＢに変動はない。つまり、スイッチＳＷ２のオン期間中、電位ＵＢは電源電圧Ｅ＝１３Ｖに固定されたまま変化しない。
【００４４】
以上のように、スイッチＳＷ２をオンしたときに、キャパシタＣ１、Ｃ２が共に正常な場合と、キャパシタＣ１が短絡した場合、及び、キャパシタＣ２が短絡した場合で、電位ＵＢの挙動が異なるので、電位ＵＢを監視することによりキャパシタＣ１、Ｃ２の短絡状態を検知することができる。
【００４５】
（他の実施形態）
上記実施形態では、図４の曲線Ｉ、ＩＩに示すように、スイッチＳＷ１をオフさせるタイミングと同期して、スイッチＳＷ２をオンさせたが、曲線Ｉ、ＩＩＩに示すように、スイッチＳＷ１のオフタイミングとスイッチＳＷ２のオンタイミングを同期させない制御としても良い。この場合、スイッチＳＷ１をオンする前に、スイッチＳＷ２がオンされているので、キャパシタＣ１は、高電位側ラインＬＵと信号グランドＳＧとの間に接続され、電源電圧Ｅ（＝１３Ｖ）に充電される（電源電圧の半分Ｅ／２ではない）。この場合であっても、スイッチＳＷ２のオンにより、信号グランドＳＧと高電位側ラインＬＵとの間、及び、信号グランドＳＧと低電位側ラインＬＬとの間には、それぞれ、キャパシタＣ１及びキャパシタＣ２の単独の容量が存在するので、スイッチＳＷ１切り換え時における蓄積可能エネルギーは、以下の式（３）で表され、関連技術の蓄積可能エネルギーの約２倍に改善することができる。
（１／２）＊１０μＦ＊（１５Ｖ−１３Ｖ）＾２＝２０μＪ      （３）
従って、他の実施形態に係る電源回路により関連技術と同程度の電圧変動抑制特性を実現するには、半分の５μＦのキャパシタＣ１、Ｃ２を用いれば良い。また、関連技術の構成において低電位側ラインＬＬと信号グランドＳＧとの間に介装するキャパシタＣ３を省略することができる。
【符号の説明】
【００４６】
Ｍ：モータ
Ｄ１：還流ダイオード
１００：電子制御ユニット（ＥＣＵ）
１０１、１０１Ａ：電源回路
ＳＷ１、ＳＷ２、ＳＷ３：スイッチ
Ｃ１、Ｃ２、Ｃ３：キャパシタ
Ｌ１、Ｌ２、Ｌ３：導電線路のインダクタンス
ＴＵ、ＴＰＧ、ＴＳＧ、ＴＭＵ、ＴＭＧ：ＥＣＵの外部接続端子
ＴＥＵ、ＴＥＧ：直流電源の端子
【図１】
0005584541.tif 000002
【図２】
0005584541.tif 000003
【図３】
0005584541.tif 000004
【図４】
0005584541.tif 000005
【図５】
0005584541.tif 000006