(57)【特許請求の範囲】
【請求項１】
増幅素子と振動子とが並列に接続された回路を有する発振回路、
前記増幅素子の入力端子に出力端子が接続されており、かつ前記出力端子から発振起動用パルスを出力するスリーステート回路素子、および
前記スリーステート回路素子の入力端子および制御端子に接続され、前記スリーステート回路素子の入力端子に送出される第１の信号、および前記スリーステート回路素子の制御端子に送出され、前記第１の信号よりも前記スリーステート回路素子のスレショルドレベルに到達する時間が遅い第２の信号を発生する信号発生部、を有し、
前記信号発生部は、第１の抵抗と第１のコンデンサーとが直列に接続された第１の積分回路と、第２の抵抗と第２のコンデンサーとが直列に接続された第２の積分回路と、を備え、
前記スリーステート回路素子の入力端子は、前記第１の抵抗と前記第１のコンデンサーとの間に接続され、前記スリーステート回路素子の制御端子は、前記第２の抵抗と前記第２のコンデンサーとの間に接続されており、
前記スリーステート回路素子は、前記第１の信号により、前記発振起動用パルスを出力し、前記第２の信号により、前記信号発生部と前記発振回路との間を電気的に遮断することを特徴とする信号発生部付き発振回路。
【請求項２】
前記第２のコンデンサーの容量は、前記第１のコンデンサーの容量よりも大きいことを特徴とする請求項１に記載の信号発生部付き発振回路。
【請求項３】
増幅素子と振動子とが並列に接続された回路を有する発振回路、
前記増幅素子の入力端子に出力端子が接続されており、かつ前記出力端子から発振起動用パルスを出力するスリーステート回路素子、および
前記スリーステート回路素子の入力端子および制御端子に接続され、前記スリーステート回路素子の入力端子に送出される第１の信号、および前記スリーステート回路素子の制御端子に送出され、前記第１の信号よりも前記スリーステート回路素子のスレショルドレベルに到達する時間が遅い第２の信号を発生する信号発生部、を有し、
前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路、および入力端子が前記抵抗と前記コンデンサーとの間に接続され、出力端子が前記スリーステート回路素子の制御端子に接続されたインバーター、を有し、
前記スリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されており、
前記スリーステート回路素子は、前記第１の信号により、前記発振起動用パルスを出力し、前記第２の信号により、前記信号発生部と前記発振回路との間を電気的に遮断することを特徴とする信号発生部付き発振回路。
【請求項４】
前記信号発生部は、前記スリーステート回路素子に直列に接続されたインバーターを有することを特徴とする請求項１ないし３のいずれか一項に記載の信号発生部付き発振回路。
【請求項５】
前記信号発生部は、電源投入時から前記第１の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が１ｎ秒以上５００ｎ秒以下であることを特徴とする請求項１ないし４のいずれか一項に記載の信号発生部付き発振回路。
【請求項６】
前記発振起動用パルスは、前記第１の信号が前記スリーステート回路素子のスレショルドレベルに到達したとき、立ち上がるかまたは立ち下がる変位部を有しており、
前記信号発生部は、電源投入時から前記第２の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が、前記発振回路に入力された前記発振起動用パルスの前記変位部が前記発振回路から出力されるまでの時間以上であることを特徴とする請求項１ないし５のいずれか一項に記載の信号発生部付き発振回路。
【請求項７】
前記振動子は、音叉型振動子または双音叉型振動子であることを特徴とする請求項１ないし６のいずれか一項に記載の信号発生部付き発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号発生部付き発振回路に関するものである。
【背景技術】
【０００２】
電子機器、例えば、携帯電話においては、長時間の連続使用が可能なように、基準発振源として使用している水晶発振器を間欠的に動作させて、低消費電力化を図っている。このように間欠動作させる水晶発振器にあっては、駆動開始から所望の出力信号を発振するまでに要する時間が短時間であることが望まれている。
なお、水晶発振器は、電源が投入されると、発振を開始し、出力信号の振幅が徐々に増大し、安定した発振状態となる。この場合、電源投入時から発振を開始するまでの時間を「起動時間」と言い、発振開始時から出力信号の振幅が所定の値（レベル）に到達するまでの時間を「立ち上がり時間」と言う。
【０００３】
ところで、圧電発振器の起動時間を短縮する従来技術として特許文献１には、圧電振動子と、増幅回路と、高速起動用回路とを備える圧電発振器が開示されている。高速起動用回路は、ＮＰＮ型トランジスタと、容量とを有しており、ＮＰＮ型トランジスタは、電源電圧Ｖｃｃラインと圧電振動子の一端との間に順方向に接続され、容量は、電源電圧ＶｃｃラインとＮＰＮ型トランジスタのベースとの間に接続されている。この圧電発振器では、電源電圧Ｖｃｃが投入された後、容量への電荷の蓄積が完了するまでの所定時間、ＮＰＮ型トランジスタにベース電流が流れ、ＮＰＮ型トランジスタがオンし、そのＮＰＮ型トランジスタを介して電源電圧Ｖｃｃラインから圧電振動子に起動促進用電圧が印加される。これにより、圧電発振器の起動時間が短縮される。
【０００４】
しかしながら、前記特許文献１に記載された圧電発振器では、圧電振動子に起動促進用電圧を印加する際、ＮＰＮ型トランジスタにベース電流が流れるので、これにより、消費電力が大幅に増大するという欠点がある。
また、特許文献１に記載されている圧電発振器の発振回路は、クリスタルインピーダンス（ＣＩ値）が数１０Ω〜数１００Ω程度である厚みすべり振動子（ＡＴカット水晶振動子）を用いることを前提とするトランジスタ回路（トランジスタ型の発振回路）で構成されている。トランジスタ型の発振回路は、ゲインが低く、このため、厚みすべり振動子を発振させることはできるが、クリスタルインピーダンスが数ｋΩ〜数１００ｋΩ程度である音叉型振動子や双音叉型振動子を発振させることはできない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第０２／７３０２号パンフレット
【特許文献２】特開２００３−２２９７２０号公報
【特許文献３】特許第４３３２８５９号公報
【特許文献４】特開２００９−２５８０８５号公報
【特許文献５】特公平１−１６０４９号公報
【特許文献６】特開昭６３−３１６５０９号公報
【特許文献７】特開平６−１８８６３１号公報
【特許文献８】特開２０００−２８６６３７号公報
【特許文献９】特開２００８−１３６０３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、発振回路の起動時間を短縮することができ、起動時の消費電力が小さく、クリスタルインピーダンスが比較的大きい振動子を発振させることができる信号発生部付き発振回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
［適用例１］
本発明の信号発生部付き発振回路は、増幅素子と振動子とが並列に接続された回路を有する発振回路、
前記増幅素子の入力端子に出力端子が接続されており、かつ前記出力端子から発振起動用パルスを出力するスリーステート回路素子、および
前記スリーステート回路素子の入力端子および制御端子に接続され、前記スリーステート回路素子の入力端子に送出される第１の信号、および前記スリーステート回路素子の制御端子に送出され、前記第１の信号よりも前記スリーステート回路素子のスレショルドレベルに到達する時間が遅い第２の信号を発生する信号発生部、を有し、
前記スリーステート回路素子は、前記第１の信号により、前記発振起動用パルスを出力し、前記第２の信号により、前記信号発生部と前記発振回路との間を電気的に遮断することを特徴とする。
【０００８】
これにより、発振回路の起動時間（電源投入時から発振を開始するまでの時間）を短縮することができる。
また、発振開始後は、スリーステート回路素子の出力がハイインピーダンスとなり、信号発生部と、発振回路とが電気的に遮断されるので、発振回路の発振に影響を与えることがない。
また、発振回路がインバーター型であるので、音叉型振動子や双音叉型振動子等のクリスタルインピーダンスが比較的大きい振動子を発振させることができ、また、特許文献１に記載されている圧電発振器に比べ、起動時の消費電力を低減することができる。
【０００９】
［適用例２］
本発明の信号発生部付き発振回路では、前記信号発生部は、第１の抵抗と第１のコンデンサーとが直列に接続された第１の積分回路と、第２の抵抗と第２のコンデンサーとが直列に接続された第２の積分回路と、を備え、
前記スリーステート回路素子の入力端子は、前記第１の抵抗と前記第１のコンデンサーとの間に接続され、前記スリーステート回路素子の制御端子は、前記第２の抵抗と前記第２のコンデンサーとの間に接続されていることが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
［適用例３］
本発明の信号発生部付き発振回路では、前記第２のコンデンサーの容量は、前記第１のコンデンサーの容量よりも大きいことが好ましい。
これにより、第２の信号を確実に発生させることができる。
【００１０】
［適用例４］
本発明の信号発生部付き発振回路では、前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路、および入力端子が前記抵抗と前記コンデンサーとの間に接続され、出力端子が前記スリーステート回路素子の制御端子に接続されたインバーター、を有し、
前記スリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されていることが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
【００１１】
［適用例５］
本発明の信号発生部付き発振回路では、前記信号発生部は、タイマーを有することが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
【００１２】
［適用例６］
本発明の信号発生部付き発振回路では、前記信号発生部は、前記スリーステート回路素子に直列に接続されたインバーターを有することが好ましい。
これにより、簡易な構成で、その信号発生部にインバーターを設けない場合に対し、発振起動用パルスを反転させることができる。
【００１３】
［適用例７］
本発明の信号発生部付き発振回路では、前記信号発生部は、電源投入時から前記第１の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が１ｎ秒以上５００ｎ秒以下であることが好ましい。
これにより、発振回路の起動時間を短縮しつつ、確実に発振させることができる。
【００１４】
［適用例８］
本発明の信号発生部付き発振回路では、前記発振起動用パルスは、前記第１の信号が前記スリーステート回路素子のスレショルドレベルに到達したとき、立ち上がるかまたは立ち下がる変位部を有しており、
前記信号発生部は、電源投入時から前記第２の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が、前記発振回路に入力された前記発振起動用パルスの前記変位部が前記発振回路から出力されるまでの時間以上であることが好ましい。
これにより、確実に発振させることができる。
［適用例９］
本発明の信号発生部付き発振回路では、前記振動子は、音叉型振動子または双音叉型振動子であることが好ましい。
これにより、発振の精度を向上させることができる。
［適用例１０］
本発明の信号発生部付き発振回路は、増幅素子と振動子とが並列に接続された回路を有する発振回路、
前記増幅素子の入力端子に出力端子が接続されており、かつ前記出力端子から発振起動用パルスを出力するスリーステート回路素子、および
前記スリーステート回路素子の入力端子および制御端子に接続され、前記スリーステート回路素子の入力端子に送出される第１の信号、および前記スリーステート回路素子の制御端子に送出され、前記第１の信号よりも前記スリーステート回路素子のスレショルドレベルに到達する時間が遅い第２の信号を発生する信号発生部、を有し、
前記信号発生部は、第１の抵抗と第１のコンデンサーとが直列に接続された第１の積分回路と、第２の抵抗と第２のコンデンサーとが直列に接続された第２の積分回路と、を備え、
前記スリーステート回路素子の入力端子は、前記第１の抵抗と前記第１のコンデンサーとの間に接続され、前記スリーステート回路素子の制御端子は、前記第２の抵抗と前記第２のコンデンサーとの間に接続されており、
前記スリーステート回路素子は、前記第１の信号により、前記発振起動用パルスを出力し、前記第２の信号により、前記信号発生部と前記発振回路との間を電気的に遮断することを特徴とする。
［適用例１１］
本発明の信号発生部付き発振回路は、増幅素子と振動子とが並列に接続された回路を有する発振回路、
前記増幅素子の入力端子に出力端子が接続されており、かつ前記出力端子から発振起動用パルスを出力するスリーステート回路素子、および
前記スリーステート回路素子の入力端子および制御端子に接続され、前記スリーステート回路素子の入力端子に送出される第１の信号、および前記スリーステート回路素子の制御端子に送出され、前記第１の信号よりも前記スリーステート回路素子のスレショルドレベルに到達する時間が遅い第２の信号を発生する信号発生部、を有し、
前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路、および入力端子が前記抵抗と前記コンデンサーとの間に接続され、出力端子が前記スリーステート回路素子の制御端子に接続されたインバーター、を有し、
前記スリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されており、
前記スリーステート回路素子は、前記第１の信号により、前記発振起動用パルスを出力し、前記第２の信号により、前記信号発生部と前記発振回路との間を電気的に遮断することを特徴と
【図面の簡単な説明】
【００１５】
【図１】本発明の発振起動用パルス発生回路付き発振回路の第１実施形態を示す回路図である。
【図２】図１に示す発振起動用パルス発生回路付き発振回路のタイミングチャートである。
【図３】図１に示す発振起動用パルス発生回路付き発振回路のスリーステートインバーターＩＣ１１の真理値表である。
【図４】本発明の発振起動用パルス発生回路付き発振回路の第２実施形態における発振起動用パルス発生回路を示す回路図である。
【図５】本発明の発振起動用パルス発生回路付き発振回路の第３実施形態における発振起動用パルス発生回路を示す回路図である。
【図６】本発明の発振起動用パルス発生回路付き発振回路の第４実施形態における発振起動用パルス発生回路を示す回路図である。
【図７】本発明の発振起動用パルス発生回路付き発振回路の第５実施形態における発振起動用パルス発生回路を示す回路図である。
【図８】本発明の発振起動用パルス発生回路付き発振回路の第６実施形態における発振起動用パルス発生回路を示す回路図である。
【発明を実施するための形態】
【００１６】
以下、本発明の発振起動用パルス発生回路付き発振回路（信号発生部付き発振回路）を添付図面に示す好適な実施形態に基づいて詳細に説明する。
＜第１実施形態＞
図１は、本発明の発振起動用パルス発生回路付き発振回路の第１実施形態を示す回路図、図２は、図１に示す発振起動用パルス発生回路付き発振回路のタイミングチャート、図３は、図１に示す発振起動用パルス発生回路付き発振回路のスリーステートインバーターＩＣ１１の真理値表である。
【００１７】
図１に示すように、発振起動用パルス発生回路付き発振回路１は、インバーター型の発振回路２と、発振回路２の入力側に接続され、発振起動用パルスを出力する発振起動用パルス発生回路３とを有している。
なお、パルスは、矩形のもののみならず、信号が立ち下がるかまたは立ち下がる少なくとも１つの変位部を有するものが含まれる。
【００１８】
発振回路２は、コルピッツ発振回路であり、インバーターＩＣ１と、抵抗（帰還抵抗）Ｒ１と、振動子（振動片）Ｙ１および抵抗Ｒ２の直列接続回路とが並列に接続された回路を有している。インバーターＩＣ１としては、特に限定されないが、例えば、ＭＯＳＦＥＴを用いたＭＯＳインバーター等を用いることが好ましい。
また、振動子Ｙ１としては、特に限定されず、用途等に応じて適宜選択することができるが、例えば、音叉型振動子または双音叉型振動子等を用いることが好ましい。これにより、発振の精度を向上させることができる。
【００１９】
また、発振回路２において、インバーターＩＣ１の入力端子と、抵抗Ｒ１の一端側と、振動子Ｙ１の一端側には、コンデンサーＣ１の一端側が接続され、そのコンデンサーＣ１の他端側は、接地されている。
また、振動子Ｙ１と抵抗Ｒ２との間には、コンデンサーＣ２の一端側が接続され、そのコンデンサーＣ２の他端側は、接地されている。
【００２０】
発振起動用パルス発生回路３は、スリーステート回路素子であるスリーステートインバーターＩＣ１１と、スリーステートインバーターＩＣ１１の入力端子および制御端子に接続され、その入力端子に送出される第１の信号および出力端子に送出される第２の信号を発生する信号発生部４とを有している。第２の信号は、第１の信号よりもスリーステートインバーターＩＣ１１のスレショルドレベルに到達する時間が遅い信号である。なお、この発振起動用パルス発生回路３では、スリーステートインバーターＩＣ１１の出力端子から発振起動用パルスが出力される。
【００２１】
信号発生部４は、抵抗（第１の抵抗）Ｒ１１とコンデンサー（第１のコンデンサー）Ｃ１１とが直列に接続された積分回路（第１積分回路）４１と、抵抗Ｒ（第２の抵抗）１２とコンデンサー（第２のコンデンサー）Ｃ１２とが直列に接続された積分回路（第２の積分回路）４２とを有している。抵抗Ｒ１１およびＲ１２の一端側は、それぞれ電源側に接続され、また、コンデンサーＣ１１およびＣ１２の一端側は、それぞれ接地されている。
【００２２】
スリーステートインバーターＩＣ１１の入力端子は、抵抗Ｒ１１とコンデンサーＣ１１との間に接続され、スリーステートインバーターＩＣ１１の制御端子は、抵抗Ｒ１２とコンデンサーＣ１２との間に接続されている。これにより、積分回路４１からスリーステートインバーターＩＣ１１の入力端子に第１の信号が送出され、積分回路４２からスリーステートインバーターＩＣ１１の制御端子に第２の信号が送出される。また、スリーステートインバーターＩＣ１１の出力端子は、発振回路２、すなわち、インバーターＩＣ１の入力端子に接続されている。
【００２３】
また、本実施形態は、コンデンサーＣ１２の容量は、コンデンサーＣ１１の容量よりも大きく設定されている。これにより、コンデンサーＣ１２の充電速度が、コンデンサーＣ１１の充電速度よりも遅くなり、第２の信号は、第１の信号よりもスリーステートインバーターＩＣ１１のスレショルドレベルに到達する時間が遅くなる。
また、スリーステートインバーターＩＣ１１は、制御端子が反転型のものであり、制御端子に入力される信号のレベルが、Ｈ（ハイレベル）（１）のとき、その出力がハイインピーダンスとなり、Ｌ（ローレベル）（０）のとき、インバーターとして作動する。
【００２４】
この場合、スリーステートインバーターＩＣ１１の入力側および制御側には、それぞれ、スレショルドレベルが設定されている。そして、スリーステートインバーターＩＣ１１の入力端子に入力される信号のレベルがスレショルドレベル未満の場合は、その入力端子に入力される信号のレベルは、Ｌとされ、スレショルドレベル以上の場合は、その入力端子に入力される信号のレベルは、Ｈとされる。同様に、スリーステートインバーターＩＣ１１の制御端子に入力される信号のレベルがスレショルドレベル未満の場合は、その制御端子に入力される信号のレベルは、Ｌとされ、スレショルドレベル以上の場合は、その制御端子に入力される信号のレベルは、Ｈとされる。
なお、スリーステート回路素子としては、前記スリーステートインバーターＩＣ１１に代えて、スリーステートバッファーを用いてもよい。また、スリーステートインバーターＩＣ１１、スリーステートバッファーのいずれにおいても、制御端子が反転型のものと、非反転型のものとのいずれも用いることができる。
【００２５】
次に、発振起動用パルス発生回路付き発振回路１の作用（動作）について説明するが、その理解を容易にするため、まずは、発振起動用パルス発生回路３が設けられていない場合の作用を説明する。
発振回路２の発振は、電源を投入した直後の初期状態から図１中矢印で示すように、抵抗Ｒ１およびコンデンサーＣ１で構成される積分回路のコンデンサーＣ１で充電または放電されることにより起動される。その発振の起動の要因としては、積分回路の充電または放電によりインバーターＩＣ１の入力が反転することにより、その出力が反転し、この時に発生する高調波やノイズ等により振動子Ｙ１を経由した発振ループでの発振が誘導されるものと考えられる。
この場合の起動時間は、抵抗Ｒ１の値（抵抗）とコンデンサーＣ１の値（容量）との積となる。
【００２６】
次に、発振起動用パルス発生回路付き発振回路１について説明する。
なお、電源投入時から第１の信号がスリーステートインバーターＩＣ１１のスレショルドレベルに到達するまでの時間をＴ１、第２の信号がスリーステートインバーターＩＣ１１のスレショルドレベルに到達するまでの時間をＴ２とする。
図２に示すように、電源が投入されると、コンデンサーＣ１およびＣ２が、それぞれ、充電されてゆき、スリーステートインバーターＩＣ１１の入力端子に印加される電圧および制御端子に印加される電圧、すなわち、第１の信号のレベルおよび第２の信号のレベルは、それぞれ、徐々に増大する。第１の信号のレベルおよび第２の信号のレベルがそれぞれスリーステートインバーターＩＣ１１のスレショルドレベルに到達していない状態では、そのスリーステートインバーターＩＣ１１入力端子に入力される信号のレベルおよび制御端子に入力される信号のレベルは、それぞれＬ（１）であり、スリーステートインバーターＩＣ１１の出力信号のレベルは、Ｈ（１）となる（図３参照）。
【００２７】
そして、第１の信号のレベルが、スレショルドレベルに到達すると、そのスリーステートインバーターＩＣ１１の入力端子に入力される信号のレベルは、Ｈとなり、スリーステートインバーターＩＣ１１の出力信号のレベルは、Ｌとなる（図３参照）。このようにして、スリーステートインバーターＩＣ１１の出力端子から、発振起動用パルスが出力される。この場合、発振起動用パルスの立ち下がり（変位部）が発振の起動に寄与する。なお、発振起動用パルスの立ち上がりが変位部となるように構成してもよい。
【００２８】
ここで、電源投入時から第１の信号がスリーステートインバーターＩＣ１１のスレショルドレベルに到達するまでの時間Ｔ１を小さく設定することにより、発振の起動時間を短くすることができる。具体的には、信号発生部４は、時間Ｔ１が、１〜５００ｎ秒程度に設定されていることが好ましく、１〜３００ｎ秒程度に設定されていることがより好ましい。これにより、起動時間を短縮しつつ、確実に発振させることができる。
【００２９】
発振起動用パルスは、発振回路２のインバーターＩＣ１に入力され、インバーターＩＣ１で反転されて出力される。そして、この発振起動用パルスの変位部がインバーターＩＣ１で反転されて出力されたときに、発振を開始する。但し、インバーターＩＣ１での入力と出力との間には遅延時間が生じる。
【００３０】
そこで、信号発生部４は、電源投入時から第２の信号がスリーステートインバーターＩＣ１１のスレショルドレベルに到達するまでの時間Ｔ２が、電源投入時からインバーターＩＣ１に入力された発振起動用パルスの変位部がインバーターＩＣ１で反転されて出力されるまでの時間と同一またはその時間よりも大きくなるよう構成されていることが好ましく、同一になるよう構成されていることがより好ましい。これにより、確実に発振させることができる。
なお、時間Ｔ２が、電源投入時からインバーターＩＣ１に入力された発振起動用パルスの変位部がインバーターＩＣ１で反転されて出力されるまでの時間よりも大きく設定される場合、その時間Ｔ２は、２〜８００ｎ秒程度に設定されることが好ましく、２〜５００ｎ秒程度に設定されることがより好ましい。
【００３１】
第２の信号のレベルが、スレショルドレベルに到達すると、スリーステートインバーターＩＣ１１の制御端子に入力される信号のレベルは、Ｈとなり、スリーステートインバーターＩＣ１１の出力は、ハイインピーダンスとなる（図３参照）。これにより、発振起動用パルス発生回路３と発振回路２とは、電気的に遮断される。したがって、時間Ｔ２を電源投入時からインバーターＩＣ１に入力された発振起動用パルスの変位部がインバーターＩＣ１で反転されて出力されるまでの時間と同一に設定することにより、発振を開始するのと同時に、スリーステートインバーターＩＣ１１の出力がハイインピーダンスとなり、発振起動用パルス発生回路３と発振回路２とを電気的に遮断することができる。
【００３２】
ここで、この発振起動用パルス発生回路付き発振回路１と、発振起動用パルス発生回路３が設けられていない場合とのそれぞれの起動時間を計算で求めると下記の通りである。
まず、発振起動用パルス発生回路付き発振回路１の発振回路２の抵抗Ｒ１、コンデンサーＣ１、発振起動用パルス発生回路３の抵抗Ｒ１１、コンデンサーＣ１１の各値は、１例を挙げると、抵抗Ｒ１の抵抗値は１０ＭΩ、コンデンサーＣ１の容量は１００ｐＦ、抵抗Ｒ１１の抵抗値は１０ｋΩ、コンデンサーＣ１１の容量は１００ｐＦである。
【００３３】
発振起動用パルス発生回路３が設けられていない場合は、起動時間は、おおよそ、抵抗Ｒ１の抵抗値×コンデンサーＣ１の容量であるので、１ｍ秒となる。
これに対し、発振起動用パルス発生回路付き発振回路１では、起動時間は、おおよそ、抵抗Ｒ１１の抵抗値×コンデンサーＣ１１の容量であるので、１μ秒となり、起動時間が大幅に短縮されることが判る。
【００３４】
以上説明したように、この発振起動用パルス発生回路付き発振回路１によれば、発振起動用パルス発生回路３により強制的に発振起動用パルスをインバーターＩＣ１に入力するので、発振回路２の起動時間（電源投入時から発振を開始するまでの時間）を短縮することができる。
また、発振開始後は、スリーステートインバーターＩＣ１１の出力がハイインピーダンスとなり、発振起動用パルス発生回路３と、発振回路２とが電気的に遮断されるので、発振回路２の発振に影響を与えることがない。
また、発振回路２がインバーター型であるので、音叉型振動子や双音叉型振動子等のクリスタルインピーダンスが比較的大きい振動子を発振させることができ、また、特許文献１に記載されている圧電発振器に比べ、起動時の消費電力を低減することができる。
【００３５】
＜第２実施形態＞
図４は、本発明の発振起動用パルス発生回路付き発振回路の第２実施形態における発振起動用パルス発生回路を示す回路図である。
第２実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第１実施形態と同様である。
【００３６】
図４に示すように、第２実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３の信号発生部４は、スリーステートインバーターＩＣ１１に直列に接続されたインバーターＩＣ１２を有している。このインバーターＩＣ１２の入力端子は、第１の積分回路４１の抵抗Ｒ１１とコンデンサーＣ１１との間に接続され、出力端子は、スリーステートインバーターＩＣ１１の入力端子に接続されている。
【００３７】
これにより、第１の信号は、インバーターＩＣ１２で反転されてスリーステートインバーターＩＣ１１の入力端子に入力され、スリーステートインバーターＩＣ１１の出力端子からは、第１実施形態における発振起動用パルスとは位相が逆転した発振起動用パルスが出力される。この場合、発振起動用パルスの立ち上がり（変位部）が発振の起動に寄与する。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
【００３８】
＜第３実施形態＞
図５は、本発明の発振起動用パルス発生回路付き発振回路の第３実施形態における発振起動用パルス発生回路を示す回路図である。
第３実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第１実施形態と同様である。
【００３９】
図５に示すように、第３実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３は、スリーステート回路素子としてスリーステートバッファーＩＣ１３を有している。
このスリーステートバッファーＩＣ１３は、制御端子が反転型のものであり、制御端子に入力される信号のレベルが、Ｈ（１）のとき、その出力がハイインピーダンスとなり、Ｌ（０）のとき、バッファーとして作動する。
これにより、スリーステートバッファーＩＣ１３の出力端子からは、第１実施形態における発振起動用パルスとは位相が逆転した発振起動用パルスが出力される。この場合、発振起動用パルスの立ち上がり（変位部）が発振の起動に寄与する。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
【００４０】
＜第４実施形態＞
図６は、本発明の発振起動用パルス発生回路付き発振回路の第４実施形態における発振起動用パルス発生回路を示す回路図である。
第４実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第１実施形態と同様である。
【００４１】
図６に示すように、第４実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３は、スリーステート回路素子としてスリーステートバッファーＩＣ１４を有している。
このスリーステートバッファーＩＣ１４は、制御端子が非転型のものであり、制御端子に入力される信号のレベルが、Ｌ（０）のとき、その出力がハイインピーダンスとなり、Ｈ（１）のとき、バッファーとして作動する。
また、信号発生部４は、入力端子が第２の積分回路４２の抵抗Ｒ１２とコンデンサーＣ１２との間に接続され、出力端子がスリーステートバッファーＩＣ１４の制御端子に接続されたインバーターＩＣ１５を有している。これにより、第２の信号は、インバーターＩＣ１５で反転されてスリーステートバッファーＩＣ１４の制御端子に入力される。
【００４２】
これにより、スリーステートバッファーＩＣ１４の出力端子からは、第１実施形態における発振起動用パルスとは位相が逆転した発振起動用パルスが出力される。この場合、発振起動用パルスの立ち上がり（変位部）が発振の起動に寄与する。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
【００４３】
＜第５実施形態＞
図７は、本発明の発振起動用パルス発生回路付き発振回路の第５実施形態における発振起動用パルス発生回路を示す回路図である。
第５実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第１実施形態と同様である。
【００４４】
図７に示すように、第５実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３は、スリーステート回路素子としてスリーステートインバーターＩＣ１６を有している。
このスリーステートインバーターＩＣ１６は、制御端子が非転型のものであり、制御端子に入力される信号のレベルが、Ｌ（０）のとき、その出力がハイインピーダンスとなり、Ｈ（１）のとき、インバーターとして作動する。
【００４５】
また、信号発生部４は、抵抗Ｒ１１とコンデンサーＣ１１とが直列に接続された積分回路４１と、入力端子が抵抗Ｒ１１とコンデンサーＣ１１との間に接続され、出力端子がスリーステートインバーターＩＣ１６の制御端子に接続されたインバーターＩＣ１７とを有している。
これにより、積分回路４１からスリーステートインバーターＩＣ１６の入力端子に第１の信号が送出される。
また、積分回路４１から出力された第１の信号は、インバーターＩＣ１７で反転され、かつ、遅延されて、第２の信号となり、その第２の信号は、スリーステートインバーターＩＣ１６の制御端子に送出される。
【００４６】
また、インバーターＩＣ１７としては、発振回路２のインバーターＩＣ１と同一のものを用いることが好ましい。これにより、発振回路２のインバーターＩＣ１での入力と出力との間の遅延時間と、インバーターＩＣ１７での入力と出力との間の遅延時間とが等しくなり、電源投入時から第２の信号がスリーステートインバーターＩＣ１６のスレショルドレベルに到達するまでの時間Ｔ２と、電源投入時からインバーターＩＣ１に入力された発振起動用パルスの変位部がインバーターＩＣ１で反転されて出力されるまでの時間とが等しくなる。これによって、発振を開始するのと同時に、スリーステートインバーターＩＣ１６の出力がハイインピーダンスとなり、発振起動用パルス発生回路３と発振回路２とを電気的に遮断することができる。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
【００４７】
＜第６実施形態＞
図８は、本発明の発振起動用パルス発生回路付き発振回路の第６実施形態における発振起動用パルス発生回路を示す回路図である。
第６実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第１実施形態と同様である。
【００４８】
図８に示すように、第６実施形態の発振起動用パルス発生回路付き発振回路１では、発振起動用パルス発生回路３の信号発生部４は、タイマー（時計手段）を有するタイマー回路用ＩＣで構成されている。そして、信号発生部４は、そのタイマーで時間を計測して、第１の信号および第２の信号をそれぞれ送出する。これにより、確実に第１の信号および第２の信号をそれぞれ送出することができる。
なお、第１の信号および第２の信号としては、それぞれ、パルス信号、特に、矩形のパルス信号を用いることが好ましい。
この発振起動用パルス発生回路付き発振回路１によれば、前述した第１実施形態と同様の効果が得られる。
【００４９】
以上、本発明の発振起動用パルス発生回路付き発振回路を、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や、工程が付加されていてもよい。
また、本発明は、前記各実施形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【符号の説明】
【００５０】
１…発振起動用パルス発生回路付き発振回路  ２…発振回路  ３…発振起動用パルス発生回路  ４…信号発生部  ４１、４２…積分回路  Ｒ１、Ｒ２、Ｒ１１、Ｒ１２…抵抗  Ｃ１、Ｃ２、Ｃ１１、Ｃ１２…コンデンサー  ＩＣ１、ＩＣ１２、ＩＣ１５、ＩＣ１７…インバーター  ＩＣ１１、ＩＣ１６…スリーステートインバーター  ＩＣ１３、ＩＣ１４…スリーステートバッファー  Ｙ１…振動子
【図１】
0005533051.tif 000002
【図２】
0005533051.tif 000003
【図３】
0005533051.tif 000004
【図４】
0005533051.tif 000005
【図５】
0005533051.tif 000006
【図６】
0005533051.tif 000007
【図７】
0005533051.tif 000008
【図８】
0005533051.tif 000009