(57)【特許請求の範囲】
【請求項１】
入力回路ブロックと、
出力回路ブロックと、
前記入力回路ブロックの入力配線が接続される第１の外部接続用電極と、
前記出力回路ブロックの出力配線が接続される第２の外部接続用電極と、
前記第１及び第２の外部接続用電極がそれぞれ金属細線を介して電気的に接続されるリード電極と、
を有する半導体集積回路装置において、
前記第１の外部接続用電極は、前記入力回路ブロックと前記出力回路ブロックとの間に複数配置されており、
前記第２の外部接続用電極は、前記出力回路ブロックと前記リード電極との間に複数配置されており、
前記リード電極は、前記入力回路ブロック、前記第１の外部接続用電極、前記出力回路ブロック、前記第２の外部接続用電極、及び、前記リード電極が第１方向に沿って順に並ぶ位置に複数配置されており、
同一のリード電極に接続される第１及び第２の外部接続用電極のペアは、前記第１方向と直交する第２方向において、互いの位置をずらして配置されている、
ことを特徴とする半導体集積回路装置。
【請求項２】
前記金属細線の太さは、前記入力配線及び前記出力配線の太さに比して大きいことを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記金属細線は、金で構成されていることを特徴とする請求項２に記載の半導体集積回路装置。
【請求項４】
前記入力配線及び前記出力配線は、アルミで構成されていることを特徴とする請求項３に記載の半導体集積回路装置。
【請求項５】
前記第１及び第２の外部接続用電極は、前記複数のリード電極のいずれに接続されるペアについても、それぞれ同一の距離だけずらして配置されていることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項６】
前記第１の外部接続用電極は、前記第２方向において、前記第２の外部接続用電極よりも前記半導体集積回路装置の内部方向にずらして配置されていることを特徴とする請求項５に記載の半導体集積回路装置。
【請求項７】
請求項１〜請求項６のいずれか一項に記載の半導体集積回路装置を備える磁気ディスク装置。
【請求項８】
前記入力回路ブロックは読出回路ブロックであり、前記出力回路ブロックは書込回路ブロックであり、前記磁気ディスク装置は同一ヘッドで読出／書込を行うことを特徴とする請求項７に記載の磁気ディスク装置。
【請求項９】
読出回路ブロックと、
書込回路ブロックと、
前記読出回路ブロックの読出用配線が接続される第１の外部接続用電極と、
前記書込回路ブロックの書込用配線が接続される第２の外部接続用電極と、
前記第１及び第２の外部接続用電極がそれぞれ金属細線を介して電気的に接続されるリード電極と、
を有する半導体集積回路装置を備え、同一ヘッドで読出／書込を行う磁気ディスク装置であって、
前記第１の外部接続用電極は、前記読出回路ブロックと前記書込回路ブロックとの間に複数配置されており、
前記第２の外部接続用電極は、前記書込回路ブロックと前記リード電極との間に複数配置されており、
前記リード電極は、前記読出回路ブロック、前記第１の外部接続用電極、前記書込回路ブロック、前記第２の外部接続用電極、及び、前記リード電極が第１方向に沿って順に並ぶ位置に複数配置されている、
ことを特徴とする磁気ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号と出力信号とが同一の外部端子により入出力される半導体集積回路装置（ＩＣ）に関する。
【背景技術】
【０００２】
入力信号回路と出力信号回路が設けられ、それら両回路の入出力信号が同一の外部接続端子により入出力されるように構成されたＩＣが、例えば磁気ディスク装置の読出／書込用等に使用されている。
【０００３】
図４は、従来の、同一ヘッドで読出／書込を行う機能を持った磁気ディスク装置用のＩＣの構成を示す図であり、図５はその回路を例示する図である。
【０００４】
図４において、ＩＣ４０のＩＣチップ４１には、読出回路４２と書込回路４３が配置され、また外部接続用のボンディングパッドＰ１，Ｐ２がその周辺部に配置されている。そして、読出回路４２とボンディングパッドＰ１，Ｐ２との間が読出用配線Ｗｒ１，Ｗｒ２で接続され、書込回路４３とボンディングパッドＰ１，Ｐ２との間が書込用配線Ｗｗ１，Ｗｗ２で接続されている。
【０００５】
このＩＣチップ４１のボンディングパッドＰ１，Ｐ２とリード電極４４，４５とが金属細線（ワイヤ）Ｗｂ１，Ｗｂ２によりワイヤボンディング接続され、さらにモールド等が施されてＩＣ４０が形成されている。
【０００６】
ＩＣチップ４１の外部接続用端子であるボンディングパッドＰ１，Ｐ２はリード電極４４，４５を介して、図５に示されるように、磁気ディスク装置の磁気ヘッド５０と接続され、書込回路４３からの書込信号が磁気ヘッド５０によりデータが磁気ディスクに書き込まれ、また磁気ヘッド５０により、磁気ディスクに書き込まれているデータが読み出され読出回路４２でデータの増幅を行うようになっている。なお、読出回路４２は微弱な読出信号を判別するためにトランジスタ差動増幅回路で構成され、また書込回路はトランジスタ化されたＨブリッジ回路で構成されるが、これら回路の構成自体は周知のものであるので、説明は省略する。
【先行技術文献】
【特許文献】
【０００７】
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来のＩＣチップ４１では、読出回路４２と書込回路４３が、周辺に配置された同じボンディングパッドＰ１，Ｐ２に接続されているから、ＩＣチップ内の接続配線が長くなってしまう。図４の例のように、書込回路４３をボンディングパッドＰ１，Ｐ２に近づけて配置すると、読出回路４２は離れて配置されることになるから、その読出用配線Ｗｒ１，Ｗｒ２は、長くなってしまう。この長さは、回路の大きさにもよるが、通常、数１００μｍの長さになる。
【０００９】
この長くなった読出用配線Ｗｒ１，Ｗｒ２により、寄生インダクタンス、寄生静電容量、寄生抵抗が大きくなる。図５に示されるように、これら寄生素子成分による等価回路４７，４８が読出用配線Ｗｒ１，Ｗｒ２に挿入されることになり、これら寄生素子成分による影響を避けられない。例えば、寄生素子成分による等価回路４７，４８が挿入されることにより、予定していない周波数特性の回路が付加されるから、読出回路４２の本来の動作に影響を受けるし、また、電圧降下が発生するから読出データの判定レベルに誤差が発生する。さらに、近接する他回路からの干渉（ノイズ）などの影響を受けることがある。
【００１０】
また、読出回路４２と書込回路４３との配置を逆にしたとしても、今度は書込回路４３の書込動作に、寄生素子成分による影響を受けることになってしまう。
【００１１】
そこで、本発明は、入力回路ブロックと、出力回路ブロックと、これら両ブロックの入力配線及び出力配線が接続される外部接続用電極を有し、それらのレイアウトを工夫して、入力配線及び出力配線の長さを短くしたＩＣを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の目的を達成するために、本発明に係る半導体集積回路装置は、入力回路ブロックと、出力回路ブロックと、前記入力回路ブロックの入力配線が接続される第１の外部接続用電極と、前記出力回路ブロックの出力配線が接続される第２の外部接続用電極と、前記第１及び第２の外部接続用電極がそれぞれ金属細線を介して電気的に接続されるリード電極と、を有する半導体集積回路装置において、前記第１の外部接続用電極は、前記入力回路ブロックと前記出力回路ブロックとの間に複数配置されており、前記第２の外部接続用電極は、前記出力回路ブロックと前記リード電極との間に複数配置されており、前記リード電極は、前記入力回路ブロック、前記第１の外部接続用電極、前記出力回路ブロック、前記第２の外部接続用電極、前記リード電極の順に配置された方向と平行する方向に複数配置されている構成（第１の構成）とされている。
【００１３】
なお、上記第１の構成から成る半導体集積回路装置において、前記第１及び第２の外部接続用電極は、前記入力回路ブロック、前記第１の外部接続用電極、前記出力回路ブロック、前記第２の外部接続用電極、前記リード電極の順に配置された方向と直交する方向において、互いの位置をずらして配置されている構成（第２の構成）にするとよい。
【００１４】
また、上記第２の構成から成る半導体集積回路装置において、前記金属細線の太さは、前記入力配線及び前記出力配線の太さに比して大きい構成（第３の構成）にするとよい。
【発明の効果】
【００１５】
本発明によれば、入力回路ブロックの入力配線及び出力回路ブロックの出力配線はともに短くなり、配線の寄生素子成分による影響を小さくすることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施の形態に係るＩＣの構成図。
【図２】本発明の第２の実施の形態に係るＩＣの構成図。
【図３】本発明の第３の実施の形態に係るＩＣの構成図。
【図４】従来のＩＣの構成図。
【図５】従来のＩＣの回路を例示する図。
【発明を実施するための形態】
【００１７】
以下、本発明のＩＣを、同一ヘッドで読出／書込を行う磁気ディスク装置用の読出／書込機能を持ったＩＣに適用した場合の各実施の形態について、図を参照して説明する。
【００１８】
図１は、本発明の第１の実施の形態に係るＩＣの構成を示す図である。この図において、ＩＣチップ１１には、入力回路ブロックである読出回路ブロック（以下、読出回路）１２と、出力回路ブロックである書込回路ブロック（以下、書込回路）１３とが、互いに対向するように配置される。
【００１９】
読出回路１２と書込回路１３との間に挟まれるように、共通の外部接続用電極であるボンディングパッドＰ１，Ｐ２が配置される。
【００２０】
読出回路１２とボンディングパッドＰ１，Ｐ２とは、読出用配線Ｗｒ１，Ｗｒ２で接続され、また、書込回路１３とボンディングパッドＰ１，Ｐ２とは、書込用配線Ｗｗ１，Ｗｗ２で接続される。
【００２１】
リード電極１４，１５は、ボンディングパッドＰ１，Ｐ２に対して書込回路１３（或いは読出回路１２）の反対側に配置される。即ち、読出回路１２、ボンディングパッドＰ１，Ｐ２、書込回路１３、リード電極１４，１５の順に配置される。
【００２２】
そして、ボンディングパッドＰ１，Ｐ２は、金属細線Ｗｂ１，Ｗｂ２を介してリード電極１４，１５に接続され、さらにモールド等が施されてＩＣ１０が形成されている。
【００２３】
このように、読出回路１２と書込回路１３との間に挟まれるように、共通のボンディングパッドＰ１，Ｐ２が配置されるから、読出回路１２の読出用配線Ｗｒ１，Ｗｒ２の長さｄ１及び書込回路１３の書込用配線Ｗｗ１，Ｗｗ２の長さｄ２はともに短くなる。この長さｄ１，ｄ２は、ボンディングパッドＰ１，Ｐ２のレイアウトルールにもよるが、５０μｍ程度まで短縮することができるから、従来のもの（図４）に比べて、格段に短くなる。
【００２４】
なお、金属細線Ｗｂ１，Ｗｂ２の長さは、従来のもの（図４）に比べて長くなる。しかし、この金属細線Ｗｂ１，Ｗｂ２の太さ（断面積）は、ＩＣ内の内部配線である読出用配線Ｗｒ１，Ｗｒ２、書込用配線Ｗｗ１，Ｗｗ２の太さ（断面積）に比して大きいし、さらに金属細線Ｗｂ１，Ｗｂ２の材質が通常金（Ａｕ）であり、材質がアルミ（Ａｌ）である内部配線に比して、インピーダンスが低いから、金属細線Ｗｂ１，Ｗｂ２が長くなることによる影響は極めて小さい。
【００２５】
したがって、本発明では、読出用配線Ｗｒ１，Ｗｒ２の長さｄ１及び書込用配線Ｗｗ１，Ｗｗ２の長さｄ２が短くなることに伴い、それら配線Ｗｒ１，Ｗｒ２，Ｗｗ１，Ｗｗ２の寄生素子成分が小さくなるから、その寄生素子成分による影響を小さくすることができる。また、近接する他回路からの干渉（ノイズ）などの影響も低減される。
【００２６】
なお、図１の第１の実施の形態において、読出回路１２と書込回路１３との位置関係を逆にしても、同様の効果を得ることができる。
【００２７】
図２は、本発明の第２の実施の形態に係るＩＣの構成を示す図である。この第２の実施の形態においても、ＩＣチップ２１には入力回路ブロックである読出回路２２と、出力回路ブロックである書込回路２３とが、互いに対向するように配置され、また、読出回路２２と書込回路２３との間に挟まれるように、共通の外部接続用電極であるボンディングパッドＰ１，Ｐ２が配置される。
【００２８】
ただ、この実施の形態では、リード電極２４，２５が、読出回路２２、ボンディングパッドＰ１，Ｐ２、書込回路２３の順に配置された方向と直交する方向に配置される。このリード電極２４，２５の配置の点で、図１の第１の実施の形態と異なっている。
【００２９】
このため、ボンディングパッドＰ１とボンディングパッドＰ２とは、一方は書込回路２３に近づき（距離ｄ１）、読出回路２２から隔たる（距離ｄ２）ように配置され、他方は読出回路２２に近づき（距離ｄ１）、書込回路２３から隔たる（距離ｄ２）ように配置され、その位置をずらして配置されている。この位置をずらせたことにより、パッドＰ１とリード電極２４とのワイヤボンディング及びパッドＰ２とリード電極２５とのワイヤボンディングが容易である。
【００３０】
読出回路２２とボンディングパッドＰ１，Ｐ２とは、読出用配線Ｗｒ１，Ｗｒ２で接続され、また、書込回路２２とボンディングパッドＰ１，Ｐ２とは、書込用配線Ｗｗ１，Ｗｗ２で接続される。
【００３１】
そして、ボンディングパッドＰ１，Ｐ２は、金属細線Ｗｂ１，Ｗｂ２を介してリード電極２４，２５に接続され、さらにモールド等が施されてＩＣ２０が形成されている。
【００３２】
この第２の実施の形態によれば、第１の実施の形態と同様の効果を得ることができるほか、各構成部の配置の自由度が得られる。
【００３３】
図３は、本発明の第３の実施の形態に係るＩＣの構成を示す図である。この第３の実施の形態においても、ＩＣチップ３１には入力回路ブロックである読出回路３２と、出力回路ブロックである書込回路３３とが、互いに対向するように配置され、また、読出回路３２と書込回路３３のリード電極側に、外部接続用電極であるボンディングパッドＰ１〜Ｐ４が配置される。
【００３４】
ただ、この実施の形態では、ボンディングパッドＰ２，Ｐ３が読出回路３２用に、また、ボンディングパッドＰ１，Ｐ４が書込回路３３用に、それぞれ専用に設けられている。このボンディングパッドＰ１〜Ｐ４の点で、図１の第１の実施の形態と異なっている。
【００３５】
読出回路３２とボンディングパッドＰ２，Ｐ３とは、読出用配線Ｗｒ１，Ｗｒ２で接続され、また、書込回路３３とボンディングパッドＰ１，Ｐ４とは、書込用配線Ｗｗ１，Ｗｗ２で接続される。
【００３６】
リード電極３４，３５は、ボンディングパッドＰ１〜Ｐ４に対して書込回路３３（或いは読出回路３２）の外側に配置される。
【００３７】
そして、ボンディングパッドＰ１，Ｐ２は、金属細線Ｗｂ１，Ｗｂ２を介してリード電極３４に接続され、ボンディングパッドＰ３，Ｐ４は、金属細線Ｗｂ３，Ｗｂ４を介してリード電極３５に接続され、さらにモールド等が施されてＩＣ３０が形成されている。
【００３８】
なお、ボンディングパッドＰ２，Ｐ３とボンディングパッドＰ１，Ｐ４とは、図のようにそれぞれ距離ｄだけずらせて配置してもよい。
【００３９】
この第３の実施の形態によれば、第１の実施の形態と同様の効果を得ることができるほか、読出回路３２，書込回路３３の配線上の自由度が得られる。
【００４０】
なお、以上の各実施の形態では、ＩＣチップの外部接続電極であるボンディングパッドＰ１〜Ｐ４と外部との接続をリード電極へのワイヤボンディングにより行うこととして説明したが、これに限らず、ＩＣのボンディングパッドＰ１〜Ｐ４をフリップチップ方式やＴＡＢ方式によるワイヤレスボンディングにより、外部と接続することができる。この場合にも、各実施の形態におけると同様の効果を得ることができる。
【符号の説明】
【００４１】
１０、２０、３０ ＩＣ
１１、２１、３１ ＩＣチップ
１２、２２、３２ 読出回路
１３、２３、３３ 書込回路
１４、１５、２４、２５、３４、３５ リード電極
Ｐ１〜Ｐ４ ボンディングパッド
Ｗｒ１，Ｗｒ２ 読出用配線
Ｗｗ１，Ｗｗ２ 書込用配線
Ｗｂ１〜Ｗｂ４ 金属細線（ワイヤ）
【図１】
0005442047.tif 000002
【図２】
0005442047.tif 000003
【図３】
0005442047.tif 000004
【図４】
0005442047.tif 000005
【図５】
0005442047.tif 000006