(57)【特許請求の範囲】
【請求項１】
第１の基板上に、端子部と、画素電極と、酸化物半導体を有するスイッチングトランジスタと、可視光に対して高い分光感度を有する第１の光センサと、赤外光に分光感度を有し、第１の光センサより可視光に対する分光感度が低い第２の光センサと、を有し、
第２の基板上に対向電極を有し、
前記端子部から前記スイッチングトランジスタを介して前記対向電極へ電位を供給する表示装置において、
前記第１及び第２の光センサを用いて前記表示装置周囲の照度を検出し、
前記照度を参照して表示映像の輝度を調整し、
前記第１の光センサと前記第２の光センサの特性差を用いて、前記表示装置の周囲の赤外光照度を検出することを特徴とする表示装置の駆動方法。
【請求項２】
請求項１において、
周囲の照度が弱い時は前記第１の光センサを用い、周囲の照度が強い時は前記第２の光センサを用いて、
前記表示装置の周囲の照度を検出することを特徴とする表示装置の駆動方法。
【請求項３】
請求項１または請求項２において、
前記第１の光センサまたは前記第２の光センサにより、前記表示装置の周囲の色温度を検出し、前記表示映像の色調補正を行うことを特徴とする表示装置の駆動方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
静止画を表示する期間において、
前記スイッチングトランジスタを非導通状態として、前記対向電極を浮遊状態とすることを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、薄膜半導体を用いた光センサと、該光センサを内蔵した表示装置に関
する。
【背景技術】
【０００２】
近年、液晶表示装置に代表されるアクティブマトリクス型表示装置においては、画面サイ
ズが対角２０インチ以上と大型化する傾向にあり、さらには、対角１００インチ以上の画
面サイズも視野に入れた開発が行われている。加えて、画面の解像度も、ハイビジョン画
質（ＨＤ、１３６６×７６８）、フルハイビジョン画質（ＦＨＤ、１９２０×１０８０）
と高精細化の傾向にあり、解像度が３８４０×２０４８または４０９６×２１８０といっ
た、いわゆる４Ｋデジタルシネマ用表示装置の開発も急がれている。
【０００３】
画面サイズの大型化や高精細化により、トランジスタには高い電界効果移動度が求められ
ている。また、画面サイズが大きくなると消費電力の増加だけでなく、表示ムラや色調な
ど表示品質が観察者に認識されやすくなる。
【０００４】
加えて、観察者が感じる輝度や発色などの表示品質は、表示装置が設置されている環境の
照度や色温度にも大きく左右される。例えば、特許文献１には、表示装置に入射する外光
の強度（照度）に応じて、表示装置の発光強度を制御する表示装置が開示されている。
【０００５】
また、表示装置を屋内だけでなく屋外でも使用する場合は、低照度から高照度までの変化
量が大きいため、低照度用の光センサは、高照度下においては出力が飽和してしまい、高
照度用の光センサは、低照度下において照度検出そのものが困難となる。特許文献２には
、可視光域に光感度を持つ光センサと、赤外光域に光感度を持つ光センサを用いて屋内か
屋外かを判別する表示装置が開示されているものの、低照度から高照度まで安定した出力
が得られる光センサについては示されていない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１１２３８２号公報
【特許文献２】特開２００３−２９２３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
画面サイズの大型化や高精細化は、それにともなう配線抵抗や寄生容量の増加により、表
示装置の表示品質の低下や、消費電力の増加を生じてしまう。特にアクティブマトリクス
型表示装置においては、画面サイズが大きくなるほど、各画素に用いられるトランジスタ
のオフ電流や閾値などの特性バラツキが消費電力や表示品質などに大きく影響する。
【０００８】
また、画面サイズが大きくなると消費電力の増加だけでなく、表示ムラや色調などの表示
品質が観察者に認識されやすくなるため、表示装置が設置されている環境の照度や色温度
に応じて、表示映像を適正な発光強度や色調に補正することで、表示装置の電力消費を抑
えつつ、周囲の環境に起因する表示品質低下の改善が求められている。
【０００９】
本発明の一態様は、表示装置の省電力化を実現することを課題の一つとする。
【００１０】
また、本発明の一態様は、周囲の環境に応じて最適な表示品質を提供することを課題の一
つとする。
【００１１】
また、本発明の一態様は、室温から１８０℃程度の温度範囲で安定して動作するトランジ
スタ及びそれを用いた表示装置を提供することを課題の一つとする。
【課題を解決するための手段】
【００１２】
本発明の一態様は、可視光に対して高い光感度を有する非晶質薄膜光センサと、非晶質薄
膜光センサよりも可視光に対する光感度は低いが赤外光にも光感度を有する多結晶薄膜光
センサを用いて、表示装置周囲の照度や色温度を検出し、検出結果をもとに表示映像の輝
度や色調を調整することを特徴とする表示装置である。
【００１３】
また、本発明の一態様は、可視光に対して高い光感度を有する非晶質薄膜光センサと、非
晶質薄膜光センサよりも可視光に対する光感度は低いが赤外光にも光感度を有する多結晶
薄膜光センサを用いて、表示装置周囲の照度や色温度を検出し、検出結果をもとに表示映
像の輝度や色調を調整し、静止画を表示する際の書き込み間隔を１秒以上とすることを特
徴とする表示装置である。
【００１４】
また、本発明の一態様は、第１の基板上に、端子部と、画素電極と、スイッチングトラン
ジスタと、可視光に対して高い光感度を有する非晶質薄膜光センサと、赤外光に光感度を
有し、非晶質薄膜光センサよりも可視光に対する光感度が低い多結晶薄膜光センサを有し
、第２の基板上に対向電極を有し、端子部からスイッチングトランジスタを介して対向電
極へ電位を供給し、光センサを用いて表示装置周囲の照度や色温度を検出し、検出結果を
もとに表示映像の輝度や色調を調整し、静止画を表示する際は、スイッチングトランジス
タを非導通状態として、対向電極の電位を浮遊状態とすることを特徴とする表示装置であ
る。
【００１５】
また、本発明の一態様は、第１の基板上に、第１の光センサと、第２の光センサと、複数
の画素を有する画素回路が形成され、第１の光センサは、非晶質半導体を有する第１の光
電変換素子と、酸化物半導体を有するトランジスタで構成された第１の増幅回路を有し、
第２の光センサは、多結晶半導体を有する第２の光電変換素子と、酸化物半導体を有する
トランジスタで構成された第２の増幅回路を有し、画素回路は、画素電極と、酸化物半導
体を有するトランジスタを有することを特徴とする表示装置である。
【００１６】
また、本発明の一態様は、互いに向かい合って配置された第１の基板と第２の基板を有し
、第１の基板上に、端子部と、第１の光センサと、第２の光センサと、複数の画素を有す
る画素回路が形成され、第１の光センサは、非晶質半導体を有する第１の光電変換素子と
、酸化物半導体を有するトランジスタで構成された第１の増幅回路を有し、第２の光セン
サは、多結晶半導体を有する第２の光電変換素子と、酸化物半導体を有するトランジスタ
で構成された第２の増幅回路を有し、画素回路は、画素電極と、酸化物半導体を有するト
ランジスタを有し、第２の基板は対向電極を有し、対向電極は、第１の基板上に形成され
た酸化物半導体を有するトランジスタを介して端子部と電気的に接続されていることを特
徴とする表示装置である。
【００１７】
また、本発明の一態様は、互いに向かい合って配置された第１の基板と第２の基板を有し
、第１の基板上に、端子部と、酸化物半導体を有するスイッチングトランジスタと、第１
の光センサと、第２の光センサと、複数の画素を有する画素回路と、画素回路と基板端部
の間に駆動回路が形成され、第１の光センサは、非晶質半導体を有する第１の光電変換素
子と、酸化物半導体を有するトランジスタで構成された第１の増幅回路を有し、第２の光
センサは、多結晶半導体を有する第２の光電変換素子と、酸化物半導体を有するトランジ
スタで構成された第２の増幅回路を有し、第２の基板は対向電極を有し、対向電極は、ス
イッチングトランジスタを介して端子部と電気的に接続され、スイッチングトランジスタ
と端子部を接続する配線は、駆動回路と基板端部の間に形成されていることを特徴とする
表示装置である。
【００１８】
また、具体的には、キャリア密度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２
／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満とした酸化物半導体を用いる
。
【００１９】
非晶質半導体は、非晶質シリコンを用いることができる。多結晶半導体は、多結晶シリコ
ンまたは微結晶シリコンを用いることができる。
【００２０】
静止画を表示する期間において、ゲート線駆動回路または信号線駆動回路からの信号を停
止させることができる。
【００２１】
静止画を表示する期間において、スイッチングトランジスタを非導通状態として、対向電
極を浮遊状態とすることができる。
【発明の効果】
【００２２】
本発明の一態様により、消費電力が少なく、表示品質の良い表示装置を提供することがで
きる。
【図面の簡単な説明】
【００２３】
【図１】表示装置を説明する図。
【図２】光センサの光感度特性を示す図。
【図３】表示装置のブロック図。
【図４】表示装置の構成を説明する図。
【図５】表示装置の画素回路の構成を説明する図。
【図６】光センサ読み出し回路の構成を説明する図。
【図７】光センサの読み出し動作を説明するタイミングチャート。
【図８】トランジスタ及び光センサの作製工程を説明する図。
【図９】トランジスタ及び光センサの作製工程を説明する図。
【図１０】トランジスタ及び光センサの作製工程を説明する図。
【図１１】画素スイッチ用トランジスタの構成を説明する図。
【図１２】トランジスタの構成を説明する図。
【図１３】表示装置の構成を説明する図。
【図１４】表示装置の動作を説明するタイミングチャート。
【図１５】逆スタガ型のトランジスタの縦断面図。
【図１６】図１５におけるＡ−Ａ’断面のエネルギーバンド図。
【図１７】図１５におけるＢ−Ｂ’断面のエネルギーバンド図。
【図１８】真空準位と金属の仕事関数と酸化物半導体の電子親和力の関係を示す図。
【図１９】電子機器を説明する図。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態及び実施例について図面を参照しながら説明する。但し、本発
明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱
することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解され
る。従って本実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお
、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において
共通とする。
【００２５】
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、又は領域は、明
瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定
されない。
【００２６】
本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素
の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【００２７】
なお、電圧とは、ある電位と、基準の電位（例えばグラウンド電位）との電位差のことを
示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換え
ることが可能である。
【００２８】
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御
するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、
ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉ
ｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）
を含む。
【００２９】
本明細書における回路図において、酸化物半導体層を用いるトランジスタと明確に判明で
きるように、酸化物半導体層を用いるトランジスタの記号には「ＯＳ」と記載している。
【００３０】
（実施の形態１）
本実施の形態では、光センサを内蔵する表示装置の一形態について説明する。図１は光セ
ンサを内蔵する表示装置８００を示している。図１（Ａ）は、表示部８０１の外側上部に
光センサ８０２及び光センサ８０３が設けられている。図１（Ｂ）は表示部８０１の周囲
に光センサ８０２及び光センサ８０３が複数設けられている。
【００３１】
光センサ８０２は光電変換素子が非晶質半導体で構成されており、光センサ８０３は光電
変換素子が多結晶半導体で構成されている。光センサ８０２または光センサ８０３により
表示装置周囲の照度を検出し、表示装置の発光輝度を調整する。例えば、表示装置周囲の
照度が強い場合は表示部８０１の発光輝度を大きくし、表示装置周囲の照度が弱い場合は
表示部８０１の発光輝度を小さくすることで、使用者の体感上の輝度変化を軽減し、消費
電力の増加を抑えることができる。
【００３２】
図１（Ｂ）に示したように、光センサ８０２及び光センサ８０３を複数配置することで、
表示装置周囲の照度をより正確に検出することができる。また、例えば幾つかの光センサ
が隠された場合においても、残りの光センサにより表示装置周囲の照度を検出することが
できる。
【００３３】
図２（Ａ）は、光電変換素子に非晶質半導体として非晶質シリコン薄膜を用いた光センサ
（以下、非晶質薄膜光センサという）と、光電変換素子に多結晶半導体として多結晶シリ
コン薄膜を用いた光センサ（以下、多結晶薄膜光センサという）の光感度特性を示す図で
ある。図２（Ａ）中、特性８１１は非晶質薄膜光センサの光感度特性を示し、特性８１２
が多結晶薄膜光センサの光感度特性を示している。
【００３４】
非晶質薄膜光センサおよび多結晶薄膜光センサとも、波長０．４〜０．８μｍの可視光に
対して光感度を有している。また、非晶質薄膜光センサは可視光に対しての光感度が大き
く、波長０．６μｍ付近に最大感度を有している。多結晶薄膜光センサは、可視光に対す
る光感度は非晶質薄膜光センサよりも小さいものの、波長０．７μｍ付近に最大感度を有
しており、また、赤外光の検出も可能である。
【００３５】
図２（Ｂ）は、入射照度に対する光センサの出力の関係を説明する図である。特性８２１
は非晶質薄膜光センサの入射照度と出力の関係を示しており、特性８２２は多結晶薄膜光
センサの入射照度と出力の関係を示している。非晶質薄膜光センサは可視光に対して光感
度が大きいため、比較的暗い環境下においても正確に照度を測定することができるが、屋
外などの照度が強いところでは出力が飽和してしまい、正確な照度を測定することができ
ない。一方、多結晶薄膜光センサは、非晶質薄膜光センサよりも可視光に対して光感度が
小さいため、入射照度が強くても出力が飽和しにくく、照度を正確に測定することができ
る。
【００３６】
可視光に対して異なる光感度を持つ光センサを用いることで、表示装置周囲の明るさをよ
り正確に検出し、表示装置の輝度を最適な状態とすることができる。
【００３７】
図３は、本実施の形態を適用した表示装置のブロック図である。中央制御部８３１は入出
力ポート、メモリなどを有している。外部入力８３３は、外部からの映像信号の入り口で
あり、各種映像信号は外部入力８３３を通じて中央制御部８３１に入力される。使用者は
操作部８３４において、輝度や色調などを別途設定することができる。光センサ８４１及
び光センサ８４２は、可視光の検出感度が異なる光センサであり、例えば、光センサ８４
１として非晶質薄膜光センサを用い、光センサ８４２として多結晶薄膜光センサを用いる
。
【００３８】
中央制御部８３１は、操作部８３４で設定された輝度や色調などを基に、光センサ８４１
及び光センサ８４２により検出された表示装置周囲の照度を考慮して、外部入力８３３か
ら入力された映像信号を変換し、表示部８３２に映像を表示する。
【００３９】
中央制御部８３１は、光センサ８４１及び光センサ８４２の双方の信号出力を比較し、通
常は信号強度の強い光センサ８４１（非晶質薄膜光センサ）の出力をもとに表示部８３２
に表示する映像の輝度補正を行う。ただし、信号強度が強くても、信号出力が飽和してい
る場合は、光センサ８４２（多結晶薄膜光センサ）の信号出力をもとに表示部８３２に表
示する映像の輝度補正を行う。このようにして、光センサ８４１と光センサ８４２を使い
分けることで、表示装置周囲の照度変化が大きくても適切に輝度補正を行うことができる
。
【００４０】
また、図２（Ａ）で示した通り、非晶質薄膜光センサである光センサ８４１は赤外光を検
出しないが、多結晶薄膜光センサである光センサ８４２は赤外光も検出する。この特性差
を利用し、中央制御部８３１に予め記憶させた算出方法を用いて双方の出力差を検出する
ことで、表示装置周囲の赤外光の照度を検出することができる。
【００４１】
例えば、通常は室内よりも屋外の方が赤外光の照度が強いため、赤外光の照度が強い場合
は、可視光の照度を基にした輝度補正のみでなく、屋外使用を前提とした色調補正を同時
に行うことで、表示品質を改善することができる。
【００４２】
非晶質薄膜光センサは、例えば非晶質シリコン膜を用いたｐｉｎ型のフォトダイオードを
用いることができる。まず、第１の半導体層としてｐ型の導電型を有する半導体層を形成
し、次に第２の半導体層として高抵抗な半導体層（ｉ型半導体層）を形成し、次に第３の
半導体層としてｎ型の導電型を有する半導体層を形成する。
【００４３】
第１の半導体層はｐ型半導体層であり、ｐ型を付与する不純物元素を含む非晶質シリコン
膜により形成することができる。第１の半導体層は、１３族の不純物元素（例えばボロン
（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料
ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２
、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まない
非晶質シリコン膜を形成した後に、拡散法やイオン注入法を用いて該非晶質シリコン膜に
不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を
行うことで、不純物元素を拡散させるとよい。この場合に非晶質シリコン膜を形成する方
法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１
の半導体層の膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
【００４４】
第２の半導体層は、ｉ型半導体層（真性半導体層）であり、非晶質シリコン膜により形成
する。第２の半導体層は、半導体材料ガスを用いて、非晶質シリコン膜をプラズマＣＶＤ
法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。また
は、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよ
い。第２の半導体層の形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行
っても良い。第２の半導体層の膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成
することが好ましい。
【００４５】
第３の半導体層は、ｎ型半導体層であり、ｎ型を付与する不純物元素を含む非晶質シリコ
ン膜により形成する。第３の半導体層は、１５族の不純物元素（例えばリン（Ｐ））を含
む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしては
シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ
３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まない非晶質シリコ
ン膜を形成した後に、拡散法やイオン注入法を用いて該非晶質シリコン膜に不純物元素を
導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、
不純物元素を拡散させるとよい。この場合に非晶質シリコン膜を形成する方法としては、
ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３の半導体層の
膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
【００４６】
また、第１の半導体層、第２の半導体層、及び第３の半導体層として、非晶質半導体では
なく多結晶半導体もしくは微結晶半導体を用いることで、多結晶薄膜光センサを形成する
ことができる。また、第２の半導体層のみを多結晶半導体もしくは微結晶半導体で形成し
てもよい。
【００４７】
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。
即ち、単結晶シリコンを示す５２０ｃｍ−１と非晶質シリコンを示す４８０ｃｍ−１の間
に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボ
ンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませて
いる。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格
子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【００４８】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、ま
たは周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる
。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、Ｓ
ｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び
水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の
希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪
素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、
更に好ましくは１００倍とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６
等の炭化物気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよ
い。
【００４９】
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、半導体層を
積層して形成するｐｉｎ型フォトダイオードの場合は、ｐ型の半導体層側を受光面とする
とよい。
【００５０】
このようにして、可視光に対して異なる光感度を持つ非晶質薄膜光センサと多結晶薄膜光
センサを用いることで、周囲の照度を正確に検出し、表示装置の発光輝度を最適な状態と
することで、使用者の体感上の輝度変化を軽減し、消費電力の増加を抑えることができる
。また、非晶質薄膜光センサと多結晶薄膜光センサの出力差により赤外光の照度を検出し
、表示部の色調補正を行うことで、表示品質を改善することができる。
【００５１】
（実施の形態２）
本実施の形態では、光センサを内蔵する表示装置の実施の形態１とは異なる形態について
説明する。
【００５２】
表示装置の一例として、本実施の形態では液晶表示装置を例として図４を参照して説明す
る。表示装置２２０は、画素回路２２１、表示素子制御回路２２２及び光センサ制御回路
２２３を有する。画素回路２２１は、マトリクス状に配置された複数の画素２２４を有す
る。各々の画素２２４は、表示素子２２５と光センサ２２６もしくは光センサ２３６を有
する。
【００５３】
光センサ２２６は、実施の形態１で説明した非晶質薄膜光センサであり、光センサ２３６
は多結晶薄膜光センサである。図４では、光センサ２２６を有する画素と、光センサ２３
６を有する画素が一列ずつ交互に配置する例が示されているが、特にこれに限定されない
。例えば、すべての画素に光センサ２２６もしくは光センサ２３６が配置されていなくて
もよく、一画素おきまたは数画素おきに配置されていてもよい。
【００５４】
表示素子２２５は、トランジスタ、保持容量、液晶層を有する液晶素子などを有する。ト
ランジスタは、保持容量への電荷の注入もしくは排出を制御する機能を有する。保持容量
は、液晶層に印加する電圧に相当する電荷を保持する機能を有する。液晶層に電圧を印加
することで偏光方向が変化する現象を利用して、液晶層を透過する光の明暗（階調）を作
り、画像表示が実現される。液晶表示装置には、光源（バックライト）を液晶層の後面側
に設け、光源から液晶層を透過してきた光で画像を表示する透過型液晶表示装置と、外光
もしくは液晶層の前面側に設けた光源（フロントライト）の光を反射させて画像を表示す
る反射型液晶表示装置がある。
【００５５】
なお、カラー画像表示を行う方式として、カラーフィルタを用いる方式、所謂、カラーフ
ィルタ方式がある。これは、液晶層を透過した光がカラーフィルタを通過することで、特
定の色（例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ））の階調を作ることができる。ここで、
カラーフィルタ方式を用いる際に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの色を発光
する機能を有する画素２２４を、各々、Ｒ画素、Ｇ画素、Ｂ画素と呼ぶことにする。なお
、白黒画像表示のみを行う場合は、カラーフィルタを用いなくてもよい。
【００５６】
また、カラー画像表示を行う別の方式として、バックライトを特定の色（例えば、赤（Ｒ
）、緑（Ｇ）、青（Ｂ））の光源で構成して各色を順次点灯する方式、所謂、フィールド
シーケンシャル方式がある。フィールドシーケンシャル方式では、各色の光源が点灯して
いる期間に、液晶層を透過する光の明暗を作ることで、当該色の諧調を作ることができる
。
【００５７】
なお、表示素子２２５が液晶素子を有する場合について説明したが、発光素子などの他の
素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御される素子で
あり、具体的には発光ダイオード、ＥＬ素子（有機ＥＬ素子（Ｏｒｇａｎｉｃ  Ｌｉｇｈ
ｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＯＬＥＤ）、無機ＥＬ素子）などが挙げられる。
【００５８】
本実施の形態で示す光センサ２２６及び光センサ２３６は、フォトダイオードなど、受光
することで電気信号を発する機能を有する素子（光電変換素子）と、トランジスタとを有
する。
【００５９】
表示素子制御回路２２２は、表示素子２２５を制御するための回路であり、ビデオデータ
信号線などの信号線（「ソース信号線」ともいう）を介して表示素子２２５に信号を入力
する表示素子駆動回路２２７と、走査線（「ゲート信号線」ともいう）を介して表示素子
２２５に信号を入力する表示素子駆動回路２２８を有する。例えば、表示素子駆動回路２
２８は、特定の行に配置された画素が有する表示素子２２５を選択する機能を有する。ま
た、表示素子駆動回路２２７は、選択された行の画素が有する表示素子２２５に任意の電
位を与える機能を有する。なお、表示素子駆動回路２２８により高電位を印加された表示
素子では、トランジスタが導通状態となり、表示素子駆動回路２２７により与えられる電
位が供給される。
【００６０】
光センサ制御回路２２３は、光センサ２２６を制御するための回路であり、光センサ出力
信号線、光センサ基準信号線などの光センサ読み出し回路２２９と、光センサ駆動回路２
３０を有する。光センサ駆動回路２３０は、特定の行に配置された画素が有する光センサ
２２６に対して、後述するリセット動作と選択動作とを行う機能を有する。また、光セン
サ読み出し回路２２９は、選択された行の画素が有する光センサ２２６の出力信号を取り
出す機能を有する。なお、光センサ読み出し回路２２９は、アナログ信号である光センサ
の出力を、ＯＰアンプを用いてアナログ信号のまま表示装置外部に取り出す構成や、Ａ／
Ｄ変換回路を用いてデジタル信号に変換してから表示装置外部に取り出す構成としてもよ
い。
【００６１】
光センサを含む表示装置２２０において、酸化物半導体を用いたトランジスタを有する回
路を設ける構成とする。
【００６２】
光センサを含む表示装置２２０に含まれる酸化物半導体層を用いるトランジスタは、その
電気的特性変動を抑止するため、変動要因となる水素、水分、水酸基又は水素化物（水素
化合物ともいう）などの不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除
工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給
することによって、酸化物半導体層を高純度化及び電気的にｉ型（真性）化する。
【００６３】
よって酸化物半導体中の水素及びキャリアは少なければ少ないほどよく、本明細書に開示
するトランジスタは、酸化物半導体に含まれる水素が５×１０１９／ｃｍ３以下、好まし
くは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下か、または１
×１０１６／ｃｍ３未満として、酸化物半導体に含まれる水素をゼロに近いほど極力除去
し、キャリア密度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、
さらに好ましくは１×１０１１／ｃｍ３未満とした酸化物半導体でチャネル形成領域が形
成されるトランジスタである。
【００６４】
酸化物半導体を用いたトランジスタは、酸化物半導体中にキャリアが極めて少ない（ゼロ
に近い）ため、トランジスタのオフ電流を少なくすることができる。トランジスタのオフ
電流は少なければ少ないほど好ましい。オフ電流とは、−１Ｖ〜−１０Ｖの間のいずれか
のゲート電圧を印加した場合のトランジスタのソース、ドレイン間を流れる電流のことで
あり、本明細書に開示する酸化物半導体を用いたトランジスタは、チャネル幅（Ｗ）１μ
ｍあたりの電流値が１０ａＡ／μｍ以下、好ましくは１ａＡ／μｍ以下、さらに好ましく
は１ｚＡ／μｍ以下である。さらに、ｐｎ接合がなく、ホットキャリア劣化がないため、
トランジスタの電気的特性がこれらの影響を受けない。
【００６５】
画素２２４の回路図の一例について、図５を用いて説明する。画素２２４は、トランジス
タ２０１、保持容量２０２及び液晶素子２０３を有する表示素子２２５と、フォトダイオ
ード２０４、トランジスタ２０５及びトランジスタ２０６を有する光センサ２２６もしく
は光センサ２３６とを有する。
【００６６】
トランジスタ２０１は、ゲートがゲート信号線２０７に、ソース又はドレインの一方がビ
デオデータ信号線２１０に、ソース又はドレインの他方が保持容量２０２の一方の電極と
液晶素子２０３の一方の電極に電気的に接続されている。保持容量２０２の他方の電極と
液晶素子２０３の他方の電極は一定の電位に保たれている。液晶素子２０３は、一対の電
極と、該一対の電極の間に液晶層を含む素子である。
【００６７】
トランジスタ２０１は、ゲート信号線２０７に”Ｈ”が印加されると、ビデオデータ信号
線２１０の電位を保持容量２０２と液晶素子２０３に供給する。保持容量２０２は、供給
された電位を保持する。液晶素子２０３は、供給された電位により、光の透過率を変更す
る。
【００６８】
酸化物半導体を用いたトランジスタであるトランジスタ２０１、２０５、２０６は、オフ
電流が非常に小さいため、保持容量は非常に小さくてよく、また設けなくてもよい。
【００６９】
フォトダイオード２０４は、非晶質半導体、または多結晶半導体、または微結晶半導体で
形成され、一方の電極がフォトダイオードリセット信号線２０８に、他方の電極がゲート
信号線２１３を介してトランジスタ２０５のゲートに電気的に接続されている。トランジ
スタ２０５は、ソース又はドレインの一方が光センサ基準信号線２１２に、ソース又はド
レインの他方がトランジスタ２０６のソース又はドレインの一方に電気的に接続されてい
る。トランジスタ２０６は、ゲートがゲート信号線２０９に、ソース又はドレインの他方
が光センサ出力信号線２１１に電気的に接続されている。
【００７０】
なお、トランジスタ２０５とトランジスタ２０６の配置は、図５の構成に限定されない。
例えば、トランジスタ２０６のソース又はドレインの一方が光センサ基準信号線２１２に
、他方がトランジスタ２０５のソース又はドレインの一方に電気的に接続され、トランジ
スタ２０５のゲートがゲート信号線２０９に、ソース又はドレインの他方が光センサ出力
信号線２１１に電気的に接続される構成としてもよい。
【００７１】
次に、光センサ読み出し回路２２９の構成の一例について、図６を用いて説明する。図６
において、光センサ読み出し回路２２９が有する画素１列に対応する光センサ駆動回路２
３０は、トランジスタ２３１と保持容量２３２を有する。また、２１１は当該画素１列に
対応する光センサ出力信号線、２３３はプリチャージ信号線である。
【００７２】
図５において、トランジスタ２０５、トランジスタ２０６、図６においてトランジスタ２
３１は酸化物半導体層を用いるトランジスタである。
【００７３】
図４に示した光センサ読み出し回路２２９が有する画素１列に対応する光センサ駆動回路
２３０では、画素内における光センサの動作に先立ち、光センサ出力信号線２１１の電位
を基準電位に設定する。光センサ出力信号線２１１に設定する基準電位は高電位でも低電
位でもよい。図６では、プリチャージ信号線２３３を”Ｈ”とすることで、光センサ出力
信号線２１１を基準電位である高電位に設定することができる。なお、保持容量２３２は
、光センサ出力信号線２１１の寄生容量が大きい場合には、特別に設けなくても良い。
【００７４】
次に、表示装置における光センサの読み出し動作の一例について、図７のタイミングチャ
ートを用いて説明する。図７において、信号２５１〜信号２５４は、図５におけるフォト
ダイオードリセット信号線２０８、トランジスタ２０６のゲートが接続されたゲート信号
線２０９、トランジスタ２０５のゲートが接続されたゲート信号線２１３、光センサ出力
信号線２１１の電位に相当する。また、信号２５５は、図６におけるプリチャージ信号線
２３３の電位に相当する。
【００７５】
時刻Ａにおいて、フォトダイオードリセット信号線２０８の電位（信号２５１）を”Ｈ”
とする（リセット動作）と、フォトダイオード２０４が導通し、トランジスタ２０５のゲ
ートが接続されたゲート信号線２１３の電位（信号２５３）が”Ｈ”となる。また、プリ
チャージ信号線２３３の電位（信号２５５）を”Ｈ”とすると、光センサ出力信号線２１
１の電位（信号２５４）は”Ｈ”にプリチャージされる。
【００７６】
時刻Ｂにおいて、フォトダイオードリセット信号線２０８の電位（信号２５１）を”Ｌ”
にする（累積動作）と、フォトダイオード２０４の光電流により、トランジスタ２０５の
ゲートが接続されたゲート信号線２１３の電位（信号２５３）が低下し始める。フォトダ
イオード２０４は、光が照射されると光電流が増大するので、照射される光の量に応じて
トランジスタ２０５のゲートが接続されたゲート信号線２１３の電位（信号２５３）は変
化する。すなわち、トランジスタ２０５のソースとドレイン間の電流が変化する。
【００７７】
時刻Ｃにおいて、ゲート信号線２０９の電位（信号２５２）を”Ｈ”にする（選択動作）
と、トランジスタ２０６が導通し、光センサ基準信号線２１２と光センサ出力信号線２１
１とが、トランジスタ２０５とトランジスタ２０６とを介して導通する。すると、光セン
サ出力信号線２１１の電位（信号２５４）は、低下していく。なお、時刻Ｃ以前に、プリ
チャージ信号線２３３の電位（信号２５５）を”Ｌ”とし、光センサ出力信号線２１１の
プリチャージを終了しておく。ここで、光センサ出力信号線２１１の電位（信号２５４）
が特定の電位に達するまでの時間（電位が変化する速さ）は、トランジスタ２０５のソー
スとドレイン間の電流に依存する。すなわち、フォトダイオード２０４に照射されている
光の量に応じて変化する。
【００７８】
時刻Ｄにおいて、ゲート信号線２０９の電位（信号２５２）を”Ｌ”にすると、トランジ
スタ２０６が遮断され、光センサ出力信号線２１１の電位（信号２５４）は、時刻Ｄ以後
、一定値となる。ここで、一定値となる電位は、フォトダイオード２０４に照射されてい
る光の量に応じて変化する。したがって、光センサ出力信号線２１１の電位を取得するこ
とで、フォトダイオード２０４に照射されている光の量を知ることができる。
【００７９】
上記のように、個々の光センサの動作は、リセット動作、累積動作、選択動作を繰り返す
ことで実現される。表示装置において高速撮像を実現するためには、全画素のリセット動
作、累積動作、選択動作を高速に実行することが必要である。また、図５におけるトラン
ジスタ２０６のオフリーク電流が大きいと、トランジスタ２０５を介して、光センサ出力
信号線２１１から、光センサ基準信号線２１２へリーク電流が流れてしまう。すると、リ
セット動作中にトランジスタ２０５のゲート電圧が所望の電圧に達しない、光センサ出力
信号線２１１及び光センサ基準信号線２１２の電位が不安定になる、などの光センサ動作
の不具合が生じる恐れがある。
【００８０】
しかし、本明細書に開示する発明においては、トランジスタ２０６を、酸化物半導体を用
いたトランジスタで形成しており、オフ電流が非常に小さいので上記不具合を低減するこ
とができる。
【００８１】
本実施の形態では、光センサを表示部外ではなく表示部内に設けることで、より正確に輝
度や色調の補正が可能となる。また、光センサを表示部内に設けることで、光センサが隠
される可能性が極めて低くなる。
【００８２】
また、画素内の光センサ上にカラーフィルタを設けることで、表示装置周囲の照度をＲＧ
Ｂの各色成分に分光して検出することができる。表示装置周囲の照度をＲＧＢに分光して
検出することで、表示装置周囲の色温度や色度分布をより正確に検出し、表示映像の緻密
な色調補正を実現することができる。
【００８３】
（実施の形態３）
本実施の形態は、実施の形態１及び実施の形態２で説明したトランジスタ及び光センサの
作製工程の一例を、図８乃至図１１の断面図を参照して説明する。図１０（Ｂ）に示すト
ランジスタ３９０はボトムゲート構造の一種であり、逆スタガ型トランジスタもしくはチ
ャネルエッチ型トランジスタともいう。光センサ３９１は非晶質薄膜光センサであり、非
晶質シリコンで形成したｐ層、ｉ層、及びｎ層を積層したｐｉｎ型のフォトダイオードを
有している。光センサ３９２は多結晶薄膜光センサであり、光電変換素子として一つの多
結晶シリコンもしくは微結晶シリコン層中に、ｐ層、ｉ層、及びｎ層を形成したｐｉｎ型
のフォトダイオードを有している。なお、光センサ３９１及び光センサ３９２は、基板側
から入射する光ではなく、絶縁層３１２側から入射する外光３５０を検出することを前提
としている。
【００８４】
なお、本実施の形態で示す光センサ３９１及び光センサ３９２は、光センサの光電変換素
子部分であるフォトダイオードの断面構造を示している。光センサのトランジスタ部分は
トランジスタ３９０と同様に作製することができる。
【００８５】
また、トランジスタ３９０はシングルゲート構造のトランジスタを用いて説明するが、必
要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタとして形成
することもできる。
【００８６】
以下、図８乃至図１０を用いて、基板３００上にトランジスタ３９０を作製する工程を説
明する。
【００８７】
まず、絶縁表面を有する基板３００上に導電層を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層３０１、配線層３０２及び配線層３０３を形成する。形成された
ゲート電極層及び配線層の端部がテーパー形状であると、上に積層するゲート絶縁層の被
覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよ
い。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製
造コストを低減できる。
【００８８】
基板３００は、ガラス基板、セラミック基板、石英基板、サファイア基板の他、本作製工
程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる
。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁
膜を設けたものを用いてもよい。他にも、結晶化ガラスなどを用いることができる。
【００８９】
ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のもの
を用いると良い。また、ガラス基板には、例えば、バリウムホウケイ酸ガラス、アルミノ
ホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよ
い。なお、酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませるこ
とで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガ
ラス基板を用いることが好ましい。
【００９０】
また、基板３００として、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００
ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍ
ｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６
世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８
世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または
２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のガラス
基板を用いることができる。
【００９１】
基板３００とゲート絶縁層３０４との間に、下地絶縁層を設けてもよい。下地絶縁層は、
基板３００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコ
ン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による
積層構造により形成することができる。下地絶縁層は、スパッタリング法、ＣＶＤ法、塗
布法、印刷法等を適宜用いて形成することができる。下地絶縁膜の膜中にハロゲン元素、
例えばフッ素、塩素等を少量添加し、ナトリウム等の可動イオンの固定化をさせてもよい
。下地絶縁膜に含ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析法）を用
いた分析により得られる濃度ピークが１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３以
下の範囲内とすることが好ましい。
【００９２】
また、ゲート電極層３０１、配線層３０２及び配線層３０３（これと同じ層で形成される
配線層や電極層を含む）の材料は、モリブデン、チタン、クロム、タンタル、タングステ
ン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする
合金材料を用いて、単層で又は積層して形成することができる。
【００９３】
例えば、ゲート電極層３０１、配線層３０２及び配線層３０３の２層の積層構造としては
、アルミニウム層上にモリブデン層が積層された２層の積層構造、銅層上にモリブデン層
を積層した２層構造、銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層構造
、窒化チタン層とモリブデン層とを積層した２層構造、又は窒化タングステン層とタング
ステン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タング
ステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニ
ウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層とすることが好
ましい。
【００９４】
次いで、ゲート電極層３０１、配線層３０２及び配線層３０３上にゲート絶縁層３０４を
形成する。
【００９５】
ゲート絶縁層３０４は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層
、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハ
フニウム層を単層で又は積層して形成することができる。スパッタリング法により酸化シ
リコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲット
を用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【００９６】
なお、後に形成する高純度化された酸化物半導体（不純物を除去することによりｉ型化又
は実質的にｉ型化された酸化物半導体）は、界面準位、界面電荷に対して極めて敏感とな
るため、高純度化された酸化物半導体とゲート絶縁層（ＧＩ）の界面特性は特に重要であ
る。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求され
る。
【００９７】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法は、緻密で絶縁耐圧の
高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲ
ート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとするこ
とができるからである。
【００９８】
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても
良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【００９９】
さらに、トランジスタに対して行う８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイ
アス・熱ストレス試験（ＢＴ試験）においては、酸化物半導体に不純物が含まれていると
、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温
度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発す
ることとなる。
【０１００】
これに対して、本明細書に開示する発明は、酸化物半導体の不純物、特に水素や水等を極
力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に
対しても安定なトランジスタを得ることを可能としている。
【０１０１】
ゲート絶縁層３０４は、ゲート電極層３０１側から窒化物絶縁層と、酸化物絶縁層との積
層構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法により
膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第
１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シ
リコン層（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層とする。ゲ
ート絶縁層の膜厚は、トランジスタに要求される特性によって適宜設定すればよく３５０
ｎｍ乃至４００ｎｍ程度でもよい。
【０１０２】
また、ゲート絶縁層３０４として、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ
＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０）
）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、
酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク
電流を低減できる。さらには、ｈｉｇｈ−ｋ材料と、酸化シリコン、窒化シリコン、酸化
窒化シリコン、窒化酸化シリコン、または酸化アルミニウムのいずれか一以上との積層構
造とすることができる。
【０１０３】
また、ゲート絶縁層３０４に水素、水酸基及び水分がなるべく含まれないようにするため
に、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極層３０１が形成
された基板３００、又はゲート絶縁層３０４までが形成された基板３００を予備加熱し、
基板３００に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、
予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以
下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この
予備加熱の処理は省略することもできる。
【０１０４】
次いで、ゲート絶縁層３０４上に、スパッタリング法により膜厚２ｎｍ以上２００ｎｍ以
下の酸化物半導体層３０５を形成する（図８（Ａ）参照。）。
【０１０５】
酸化物半導体層３０５はスパッタリング法により成膜する。酸化物半導体層３０５として
は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物である
Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇ
ａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属酸化
物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、
Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、
Ｚｎ−Ｏ膜などの酸化物半導体層を用いることができる。また、上記酸化物半導体層にＳ
ｉＯ２を含んでもよい。
【０１０６】
酸化物半導体層３０５をスパッタリング法で作製するためのターゲットとして、酸化亜鉛
を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のター
ゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比と
して、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］、Ｉｎ２Ｏ３：Ｇａ
２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いることができる。また、Ｉｎ、Ｇａ
、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：
２：１［ｍｏｌ数比］、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数
比］の組成比を有するターゲットを用いることもできる。金属酸化物ターゲットの充填率
は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い
金属酸化物ターゲットを用いて形成した酸化物半導体層３０５は緻密な膜となる。
【０１０７】
本実施の形態では、酸化物半導体層３０５をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲッ
トを用いてスパッタリング法により成膜する。また、酸化物半導体層３０５は、希ガス（
代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び
酸素雰囲気下においてスパッタリング法により形成することができる。
【０１０８】
酸化物半導体層の形成は、減圧状態に保持された処理室内に基板を保持し、基板を室温又
は４００℃未満の温度に加熱する。そして、処理室内の残留水分を除去しつつ水素及び水
分が除去されたスパッタガスを導入し、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物をターゲット
として基板３００上に酸化物半導体層３０５を成膜する。処理室内の残留水分を除去する
ためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオ
ンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段とし
ては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを
用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（
より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸
化物半導体膜に含まれる不純物の濃度を低減できる。また、クライオポンプにより処理室
内に残留する水分を除去しながらスパッタ成膜を行うことで、酸化物半導体層３０５を成
膜する際の基板温度は室温から４００℃未満とすることができる。
【０１０９】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源電力０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適
用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パー
ティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半
導体膜の膜厚は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体
材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１１０】
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法、直流
電源を用いるＤＣスパッタリング法、さらにパルス的にバイアスを与えるパルスＤＣスパ
ッタリング法がある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、Ｄ
Ｃスパッタリング法は主に金属膜を成膜する場合に用いられる。
【０１１１】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
【０１１２】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲス
パッタリング法を用いるスパッタ装置がある。
【０１１３】
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガ
ス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法
や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【０１１４】
酸化物半導体膜を成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素
化物などの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスが好ま
しい。
【０１１５】
次いで、酸化物半導体層３０５を第２のフォトリソグラフィ工程により島状の酸化物半導
体層３０６に加工する（図８（Ｂ）参照。）。また、島状の酸化物半導体層３０６を形成
するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをイン
クジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１１６】
なお、ここでの酸化物半導体層３０５のエッチングは、ドライエッチングでもウェットエ
ッチングでもよく、両方を用いてもよい。
【０１１７】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（
ＣＣｌ４）など）が好ましい。
【０１１８】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（Ｓ
Ｆ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（Ｈ
Ｂｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガ
スを添加したガス、などを用いることができる。
【０１１９】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
【０１２０】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液や、
アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２容
量比）などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよ
い。
【０１２１】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
【０１２２】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
【０１２３】
次いで、ゲート絶縁層３０４の上に半導体層３０７を形成する。半導体層３０７としては
、既知のＣＶＤ法、スパッタ法を用いて結晶構造が微結晶または多結晶である半導体層を
形成することができる。ＣＶＤ法で形成する場合の堆積性気体としては、シリコンまたは
ゲルマニウムを含むガスを用いることができる。シリコンを含む堆積性気体としては、シ
ラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロロシラン（ＳｉＨ２Ｃ１２）、Ｓｉ
ＨＣｌ３、塩化珪素（ＳｉＣｌ４）、フッ化珪素（ＳｉＦ４）などを用いることができる
。ゲルマニウムを含む堆積性気体としては、ゲルマン（ＧｅＨ４）、ジゲルマン（Ｇｅ２
Ｈ６）、フッ化ゲルマン（ＧｅＦ４）などを用いることができる。
【０１２４】
また、多結晶半導体は、非晶質半導体または微結晶半導体を形成した後、６００℃以上の
加熱処理、ＲＴＡ処理、またはレーザー光照射により形成することができる。ＲＴＡ処理
、レーザー光照射による結晶化は、半導体膜を瞬間的に加熱することができるため、歪点
が低い基板上に多結晶半導体を形成する場合に特に有効である。
【０１２５】
また、非晶質半導体または微結晶半導体に、結晶化を助長する元素を接触もしくは添加す
ることで、結晶化のための熱処理温度を４５０℃程度まで下げることができる。結晶化を
助長する金属元素としては鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウ
ム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスニウム（Ｏｓ）、イリジウム
（Ｉｒ）、チタン（Ｔｉ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種
又は複数種類を用いることができる。
【０１２６】
本実施の形態では、半導体層３０７としてプラズマＣＶＤ法により非晶質シリコン層を形
成し、第３のフォトリソグラフィ工程により島状の半導体層とする。また、結晶化を助長
する金属元素として半導体層３０７にニッケル（Ｎｉ）を添加する。（図８（Ｃ）参照。
）
【０１２７】
次いで、酸化物半導体層３０６の脱水化または脱水素化を行う。脱水化または脱水素化を
行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは５５０℃以上６０
０℃以下とする。この時、半導体層３０７の結晶化も同時に行う。なお、加熱処理時間は
、１時間以上行うこととする。ここでは、加熱処理装置の一つである電気炉に基板を導入
し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、大気に触れるこ
となく、酸化物半導体層への水や水素の再混入を防ぐ。その後、同じ炉に高純度の酸素ガ
ス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以
下）を導入して冷却を行う。酸素ガスまたはＮ２Ｏガスに、水、水素などが含まれないこ
とが好ましい。または、加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６
Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素
ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）と
することが好ましい。
【０１２８】
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈ
ｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  
Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用
いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノン
アークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのラ
ンプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲ
ＴＡ装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によっ
て、被処理物を加熱する装置を備えていてもよい。ＧＲＴＡとは高温のガスを用いて加熱
処理を行う方法である。ガスには、アルゴンなどの希ガス、または窒素のような、加熱処
理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００℃
〜７５０℃で数分間加熱処理を行ってもよい。
【０１２９】
また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ま
しくは２００℃以上３００℃以下の温度で酸素ガスまたはＮ２Ｏガス雰囲気下での加熱処
理を行ってもよい。
【０１３０】
以上の工程を経ることによって、酸化物半導体層３０６及び半導体層３０７が多結晶化し
た半導体層３０８を得る。（図８（Ｄ）参照。）
【０１３１】
本実施の形態では、半導体層３０８を酸化物半導体層３０６と同様にゲート絶縁層３０４
上に形成しているが、半導体層３０８と酸化物半導体層３０６は異なる層位置となるよう
に形成してもよい。例えば、半導体層３０７を酸化物半導体層３０６の下層に形成し、第
１の加熱処理を行っても、酸化物半導体層３０６の脱水化または脱水素化と、半導体層３
０７の多結晶化を同時に行うことができる。
【０１３２】
なお、本実施の形態で用いる酸化物半導体は、酸化物半導体に含まれる水素が５×１０１
９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／
ｃｍ３以下か、または１×１０１６／ｃｍ３未満であり、酸化物半導体に含まれる水素が
除去されている。即ち、酸化物半導体の主成分以外の不純物が極力含まれないように高純
度化されている。なお、酸化物半導体層中の水素濃度測定は、二次イオン質量分析法（Ｓ
ＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行えば
よい。
【０１３３】
また、キャリア密度は、ホール効果（Ｈａｌｌ  ｅｆｆｅｃｔ）測定や、ＣＶ（Ｃａｐａ
ｃｉｔａｎｃｅ  Ｖｏｌｔａｇｅ）測定により測定することができる。ホール効果測定や
ＣＶ測定により測定される酸化物半導体のキャリア密度は、シリコンの真性キャリア密度
１．４５×１０１０／ｃｍ３と同等、もしくはそれ以下である。なお、フェルミディラッ
クの分布則に従って計算すると、シリコンの真性キャリア密度は１０１０／ｃｍ３である
のに対し、エネルギーギャップが３ｅＶ以上ある酸化物半導体の真性キャリア密度は１０
−７／ｃｍ３である。即ち、酸化物半導体の真性キャリア密度は、限りなくゼロに近い。
【０１３４】
エネルギーギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以
上として、ドナーを形成する水素等の不純物を極力低減し、キャリア密度を１×１０１４
／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／
ｃｍ３未満となるようにする。即ち、酸化物半導体層のキャリア密度を限りなくゼロに近
くすることができる。また、エネルギーギャップの広い酸化物半導体層を用いることで、
室温から１８０℃程度の実用的な範囲で温度特性を安定化させることができる。
【０１３５】
また、本実施の形態に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除
去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによ
り真性（ｉ型）とし、または真性型とせんとしたものである。すなわち、不純物を添加し
てｉ型化するのでなく、水素、水、水酸基または水素化物などの不純物を極力除去するこ
とにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴としてい
る。そうすることにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベ
ルにまですることができる。
【０１３６】
このように酸化物半導体に含まれる水素を徹底的に除去することにより高純度化された酸
化物半導体をトランジスタのチャネル形成領域に用いることで、チャネル幅が１０ｍｍの
場合でさえも、ドレイン電圧が１Ｖ及び１０Ｖの場合において、ゲート電圧が−５Ｖから
−２０Ｖの範囲において、トランジスタのドレイン電流を１×１０−１３Ａ以下とするこ
とができる。
【０１３７】
上述の酸化物半導体を具備するトランジスタは、チャネル幅１μｍあたりのオフ電流を１
０ａＡ／μｍ（１×１０−１７Ａ／μｍ）以下、好ましくは１ａＡ／μｍ（１×１０−１
８Ａ／μｍ）以下、さらに好ましくは１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下とす
ることができる。このように、酸化物半導体の主成分以外の不純物、代表的には水素、水
、水酸基または水素化物などが極力含まれないように高純度化することにより、トランジ
スタの動作を良好なものとすることができる。
【０１３８】
ここで、酸化物半導体を用いたトランジスタの電導機構につき、図１５乃至図１８を用い
て説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そ
のすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考
察に過ぎず、発明の有効性に影響を与えるものではないことを付記する。
【０１３９】
図１５は、酸化物半導体を用いたトランジスタ（薄膜トランジスタ）の断面図である。ゲ
ート電極（ＧＥ１）上にゲート絶縁層（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けら
れ、その上にソース電極（Ｓ）およびドレイン電極（Ｄ）が設けられ、ソース電極（Ｓ）
およびドレイン電極（Ｄ）を覆うように絶縁層が設けられている。
【０１４０】
図１６には、図１５のＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。また
、図１６中の黒丸（●）は電子を示し、白丸（○）は正孔を示し、それぞれは電荷（−ｑ
，＋ｑ）を有している。ドレイン電極に正の電圧（ＶＤ＞０）を印加した上で、破線はゲ
ート電極に電圧を印加しない場合（ＶＧ＝０）、実線はゲート電極に正の電圧（ＶＧ＞０
）を印加する場合を示す。ゲート電極に電圧を印加しない場合は高いポテンシャル障壁の
ために電極から酸化物半導体側へキャリア（電子）が注入されず、電流を流さないオフ状
態を示す。一方、ゲートに正の電圧を印加するとポテンシャル障壁が低下し、電流を流す
オン状態を示す。
【０１４１】
図１７には、図１５におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）を示
す。図１７（Ａ）は、ゲート電極（ＧＥ１）に正の電圧（ＶＧ＞０）が与えられた状態で
あり、ソース電極とドレイン電極との間にキャリア（電子）が流れるオン状態を示してい
る。また、図１７（Ｂ）は、ゲート電極（ＧＥ１）に負の電圧（ＶＧ＜０）が印加された
状態であり、オフ状態（少数キャリアは流れない状態）である場合を示す。
【０１４２】
図１８は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係
を示す。常温において金属中の電子は縮退しており、フェルミ準位は伝導帯内に位置する
。一方、従来の酸化物半導体はｎ型であり、そのフェルミ準位（ＥＦ）は、バンドギャッ
プ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。な
お、酸化物半導体において水素の一部はドナーとなりｎ型化する要因の一つであることが
知られている。
【０１４３】
これに対して開示する発明の一態様に係る酸化物半導体は、ｎ型化の要因である水素を酸
化物半導体から除去し、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれな
いように高純度化することにより真性（ｉ型）とし、または真性とせんとしたものである
。すなわち、不純物元素を添加してｉ型化するのでなく、水素や水等の不純物を極力除去
することにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴と
している。これにより、フェルミ準位（ＥＦ）は真性フェルミ準位（Ｅｉ）と同程度とす
ることができる。
【０１４４】
酸化物半導体のバンドギャップ（Ｅｇ）は３．１５ｅＶで、電子親和力（χ）は４．３Ｖ
と言われている。ソース電極およびドレイン電極を構成するチタン（Ｔｉ）の仕事関数は
、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面に
おいて、電子に対してショットキー型の障壁は形成されない。
【０１４５】
このとき電子は、図１７（Ａ）で示すように、ゲート絶縁層と高純度化された酸化物半導
体との界面付近（酸化物半導体のエネルギー的に安定な最低部）を移動する。
【０１４６】
また、図１７（Ｂ）に示すように、ゲート電極（ＧＥ１）に負の電位が与えられると、少
数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる
。
【０１４７】
このように酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純
度化することにより、真性（ｉ型）とし、または実質的に真性となるため、ゲート絶縁層
との界面特性が顕在化する。そのため、ゲート絶縁層には、酸化物半導体と良好な界面を
形成できるものが要求される。具体的には、例えば、ＶＨＦ帯〜マイクロ波帯の電源周波
数で生成される高密度プラズマを用いたＣＶＤ法で作製される絶縁層や、スパッタリング
法で作製される絶縁層などを用いることが好ましい。
【０１４８】
酸化物半導体を高純度化しつつ、酸化物半導体とゲート絶縁層との界面を良好なものとす
ることにより、例えば、トランジスタのチャネル幅（Ｗ）が１×１０４μｍ、チャネル長
（Ｌ）が３μｍの場合には、１０−１３Ａ以下のオフ電流、０．１Ｖ／ｄｅｃ．のサブス
レッショルドスイング値（Ｓ値）（ゲート絶縁層の厚さ：１００ｎｍ）が実現され得る。
【０１４９】
このように、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高
純度化することにより、トランジスタの動作を良好なものとすることができる。
【０１５０】
従って、単にバンドギャップの広い酸化物半導体をトランジスタに適用するのではなく、
酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、キ
ャリア密度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに
好ましくは１×１０１１／ｃｍ３未満となるようにすることで、実用的な動作温度で熱的
に励起されるキャリアを排除して、ソース側から注入されるキャリアのみによってトラン
ジスタを動作させることができる。それにより、オフ電流を１×１０−１７Ａ以下にまで
下げると共に、温度変化によってオフ電流がほとんど変化しない極めて安定に動作するト
ランジスタを得ることができる。
【０１５１】
本発明の技術思想の一つは、酸化物半導体中に、更に加えることをせずに逆に不本意に存
在する水、水素という不純物を除去することにより、酸化物半導体自体を高純度化するこ
とにある。すなわち、ドナー準位を構成する水または水素を除去することにより、更に酸
素欠損を除去するために酸素を十分に供給することにより、酸化物半導体自体を高純度化
することを特徴としている。
【０１５２】
酸化物半導体は成膜直後ですら１０２０／ｃｍ３のレベルの水素がＳＩＭＳ（二次イオン
質量分析法）で観察される。このドナー準位を作る水または水素という不純物を意図的に
除去し、更に水または水素の除去に伴い同時に減少してしまう酸素（酸化物半導体の成分
の一つ）を酸化物半導体に加えることにより、酸化物半導体を高純度化し、電気的にｉ型
（真性）半導体とすることを技術思想の一つとしている。
【０１５３】
結果として、水素の量は少なければ少ないほど良く、酸化物半導体中のキャリアも少なけ
れば少ないほど良い。酸化物半導体は、絶縁ゲート型トランジスタに用いる場合に半導体
としてのキャリアを意図的に有するというよりも、逆に酸化物半導体のキャリアは無くし
てしまい、半導体としてはキャリアを通過させる通路としての意味を与えた、いわゆる高
純度化したｉ型（真性）半導体である。
【０１５４】
その結果、酸化物半導体中にキャリアが無い、または極めて少なくさせることにより、絶
縁ゲート型トランジスタではオフ電流が少なくなるというのが本発明の一態様における技
術思想である。すなわち、その指標として、キャリア密度は１×１０１４／ｃｍ３未満、
好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満が求
められる。本発明の技術思想的には、ゼロまたはゼロに近いことが理想である。
【０１５５】
また結果として、酸化物半導体は通路（パス）として機能し、酸化物半導体自体がキャリ
アを有さない、または極めて少ないように高純度化したｉ型（真性）とし、キャリアはソ
ース側となる電極により供給される。供給の程度は、酸化物半導体の電子親和力χ、フェ
ルミレベル、理想的には真性フェルミレベルと一致したフェルミレベル、及びソース、ド
レインの電極の仕事関数より導かれるバリアハイト（障壁高さ）で決められる。
【０１５６】
このため、オフ電流は少なければ少ないほど良く、ドレイン電圧を１〜１０Ｖのいずれか
の電圧とした場合の絶縁ゲート型トランジスタ特性において、オフ電流を１０ａＡ／μｍ
（チャネル幅１μｍ当たりの電流）以下、好ましくは１ａＡ／μｍ以下とすることができ
る。
【０１５７】
次に、半導体層３０８中にドナーまたはアクセプタとなる不純物元素を添加し、ｎ型不純
物領域３０８ａ、ｐ型不純物領域３０８ｃを形成する。不純物元素の添加は、イオンドー
ピング装置を用いて実現することができる。イオンドーピング装置は、ソースガスを励起
してプラズマを生成し、プラズマ中からイオンを引き出し、質量分離せずにイオンを被処
理物に導入する。イオンドーピング装置を用いることにより、半導体層３０８中に均一に
イオンを導入することができる。なお、質量分離装置を備えているイオンドーピング装置
では、質量分離を伴うイオン注入を行うことができる。
【０１５８】
まず、第４のフォトリソグラフィ工程により、ｎ型不純物領域３０８ａとなる領域以外に
レジストマスクを形成する。なお、レジストマスクをインクジェット法で形成してもよい
。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造
コストを低減できる。
【０１５９】
次に、本実施の形態では不純物元素を含むソースガスとしてホスフィン（ＰＨ３）を用い
、ｎ型不純物領域３０８ａにｎ型を付与する不純物元素が１×１０１９〜５×１０２０／
ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物
元素としてリン（Ｐ）を用いる。
【０１６０】
次に、第５のフォトリソグラフィ工程により、ｐ型不純物領域３０８ｃとなる領域以外に
レジストマスクを形成する。
【０１６１】
次に、本実施の形態では不純物元素を含むソースガスとしてジボラン（Ｂ２Ｈ６）を用い
、ｐ型不純物領域３０８ｃにｐ型を付与する不純物元素が１×１０１９〜５×１０２０／
ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、ｐ型を付与する不純物
元素としてボロン（Ｂ）を用いる。
【０１６２】
ｎ型不純物領域３０８ａとｐ型不純物領域３０８ｃに挟まれた、ｉ型領域３０８ｂは真性
半導体として機能する。真性半導体は、理想的には、不純物を含まずにフェルミレベルが
禁制帯のほぼ中央に位置する半導体であるが、ドナーとなる不純物（例えば、リン（Ｐ）
など）またはアクセプタとなる不純物（例えば、ボロン（Ｂ）など）を添加して、フェル
ミレベルが禁制帯の中央に位置するように調整してもよい。（図９（Ａ）参照。）
【０１６３】
本実施の形態では、第１の加熱処理の後に半導体層３０８中に不純物を添加するが、第１
の加熱処理の前に不純物を添加してもよい。
【０１６４】
なお、配線層３０３は基板側から入射する光が、半導体層３０８に当たらないようにする
ための遮光膜としても機能する。さらに、半導体層３０８を透過した外光３５０を反射さ
せ、再度、半導体層３０８に入射させることで、光センサ３９２の検出感度を良好なもの
とすることができる。
【０１６５】
次いで、第６のフォトリソグラフィ工程によりレジストマスクを形成し、配線層３０３と
重なるゲート絶縁層の一部を選択的にエッチング除去して、コンタクトホール３０９を形
成した後、レジストマスクを除去する。
【０１６６】
次いで、ゲート絶縁層３０４、及び酸化物半導体層３０６上に、ソース電極層またはドレ
イン電極層として機能する電極層３１０ａおよび電極層３１０ｂを形成するための導電層
を形成する。導電層はスパッタリング法や真空蒸着法で形成すればよい。ソース電極層及
びドレイン電極層（これと同じ層で形成される配線層や電極層を含む）となる導電層の材
料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上
述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。ま
た、Ａｌ、Ｃｕなどの金属層の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融
点金属層を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎ
ｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素をＡｌ材料
に添加することで、Ａｌ材料の耐熱性を向上させることが可能となる。
【０１６７】
また、導電層は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを
含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ
膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する
３層構造などが挙げられる。
【０１６８】
また、ソース電極層及びドレイン電極層（これと同じ層で形成される配線層を含む）とな
る導電層としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸
化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジ
ウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜
鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコ
ンを含ませたものを用いることができる。
【０１６９】
第７のフォトリソグラフィ工程により導電層上にレジストマスクを形成し、選択的にエッ
チングを行って電極層３１０ａ、電極層３１０ｂ、電極層３１１ａ、電極層３１１ｂを形
成した後、レジストマスクを除去する（図９（Ｂ）参照。）。電極層３１１ａは、ｎ型不
純物領域３０８ａに接続し、コンタクトホール３０９を介して配線層３０３と接続されて
いる。電極層３１１ｂは、ｐ型不純物領域３０８ｃに接続し、図示していない共通配線層
に接続している。また、酸化物半導体層３０６に接続する電極層３１０ａおよび電極層３
１０ｂのどちらか一方は、トランジスタのソース電極層として機能し、他方はトランジス
タのドレイン電極層として機能する。
【０１７０】
第７のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いる。トランジスタのチャネル長Ｌは、酸化物半導体層３０
６上で隣り合い、かつ、酸化物半導体層３０６と接する電極層３１０ａの端部と、酸化物
半導体層３０６と接する電極層３１０ｂの端部までの距離によって決定される。なお、チ
ャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短
い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第７のフォトリソグラ
フィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光は、解像度が高く
焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上
１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電
流値が極めて小さいため、低消費電力化も図ることができる。
【０１７１】
なお、導電層のエッチングの際に、酸化物半導体層３０６は除去されないようにそれぞれ
の材料及びエッチング条件を適宜調節する。
【０１７２】
本実施の形態では、導電層としてＴｉ膜を用いて、酸化物半導体層３０６にはＩｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水を用いる。
【０１７３】
なお、第７のフォトリソグラフィ工程では、酸化物半導体層３０６は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。また、電極層３１０ａ
、電極層３１０ｂを形成するためのレジストマスクをインクジェット法で形成してもよい
。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造
コストを低減できる。
【０１７４】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１７５】
第７のフォトリソグラフィ工程終了後、レジストマスクを除去した後にＮ２Ｏ、Ｎ２、ま
たはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体層の表面に
付着した吸着水などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズ
マ処理を行ってもよい。
【０１７６】
プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護
絶縁膜となる酸化物絶縁層として絶縁層３１２を形成する（図９（Ｃ）参照。）。本実施
の形態では、酸化物半導体層３０６が電極層３１０ａ、電極層３１０ｂと重ならない領域
において、酸化物半導体層３０６と絶縁層３１２とが接するように形成する。
【０１７７】
本実施の形態では、絶縁層３１２として、基板３００を室温又は１００℃未満の温度に加
熱し、シリコン半導体のターゲットを用いて、スパッタガスとして水素及び水分が除去さ
れた高純度酸素を含むガスを導入し、スパッタリング法により欠陥を含む酸化シリコン層
を成膜する。
【０１７８】
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗値１Ω・ｍ
）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ
、直流（ＤＣ）電源電力６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣス
パッタリング法により酸化シリコン膜を成膜する。膜厚は３００ｎｍとする。なお、シリ
コンターゲットに代えて石英（好ましくは合成石英）を酸化シリコン膜を成膜するための
ターゲットとして用いることができる。なお、スパッタガスとして酸素又は、酸素及びア
ルゴンの混合ガスを用いる。
【０１７９】
この場合において、処理室内の残留水分を除去しつつ絶縁層３１２を成膜することが好ま
しい。これは、酸化物半導体層３０６及び絶縁層３１２に水素、水酸基又は水分が含まれ
ないようにするためである。
【０１８０】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した絶縁層３１２
に含まれる不純物の濃度を低減できる。
【０１８１】
なお、絶縁層３１２として、酸化シリコン層に代えて、酸化窒化シリコン層、酸化アルミ
ニウム層、または酸化窒化アルミニウム層などを用いることもできる。
【０１８２】
さらに、絶縁層３１２と酸化物半導体層３０６とを接した状態で１００℃乃至４００℃で
加熱処理を行ってもよい。本実施の形態における絶縁層３１２は欠陥を多く含むため、こ
の加熱処理によって酸化物半導体層３０６中に含まれる水素、水分、水酸基又は水素化物
などの不純物を絶縁層３１２に拡散させ、酸化物半導体層３０６中に含まれる該不純物を
より低減させることができる。
【０１８３】
酸化物絶縁層上に保護絶縁層を設けてもよい。本実施の形態では、保護絶縁層３１３を絶
縁層３１２上に形成する。保護絶縁層３１３としては、窒化シリコン膜、窒化酸化シリコ
ン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いる。
【０１８４】
保護絶縁層３１３として、絶縁層３１２まで形成された基板３００を１００℃〜４００℃
の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリ
コンターゲットを用いて、スパッタリング法により窒化シリコン膜を成膜する。この場合
においても、絶縁層３１２と同様に、処理室内の残留水分を除去しつつ保護絶縁層３１３
を成膜することが好ましい。
【０１８５】
保護絶縁層３１３を形成する場合、保護絶縁層３１３の成膜時に１００℃〜４００℃に基
板３００を加熱することで、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁
層に拡散させることができる。この場合上記絶縁層３１２の形成後に加熱処理を行わなく
てもよい。
【０１８６】
絶縁層３１２として酸化シリコン層を形成し、保護絶縁層３１３として窒化シリコン層を
積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシリコン
ターゲットを用いて成膜することができる。先に酸素を含むエッチングガスを導入して、
処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次にエッチ
ングガスを、窒素を含むエッチングガスに切り替えて同じシリコンターゲットを用いて窒
化シリコン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに連続し
て形成することができるため、酸化シリコン層表面に水素や水分などの不純物が吸着する
ことを防止することができる。この場合、絶縁層３１２として酸化シリコン層を形成し、
保護絶縁層３１３として窒化シリコン層を積層した後、酸化物半導体層中に含まれる水素
若しくは水分を酸化物絶縁層に拡散させるための加熱処理（温度１００℃乃至４００℃）
を行うとよい。
【０１８７】
保護絶縁層３１３の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０
時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱し
てもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から
室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁
層の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮する
ことができる。この加熱処理によって、ノーマリーオフとなるトランジスタを得ることが
できる。よって表示装置の信頼性を向上できる。
【０１８８】
また、ゲート絶縁層上にチャネル形成領域とする酸化物半導体層を成膜するに際し、反応
雰囲気中の残留水分を除去することで、該酸化物半導体層中の水素及び水素化物の濃度を
低減することができる。
【０１８９】
上記の工程は、液晶表示パネル、エレクトロルミネセンス表示パネル、電子インクを用い
た表示装置などのバックプレーン（トランジスタが形成された基板）の製造に用いること
ができる。
【０１９０】
以上の工程で、水素、水分、水酸基又は水素化物の濃度が低減された酸化物半導体層３０
６を有するトランジスタ３９０を形成することができる（図９（Ｃ）参照。）。
【０１９１】
次に、第８のフォトリソグラフィ工程により、レジストマスクを形成し、絶縁層３１２お
よび保護絶縁層３１３を選択的にエッチング除去することにより、コンタクトホール３１
４を形成する。
【０１９２】
次いで、ゲート電極層３０１と同様の材料を用いて導電層を形成し、第９のフォトリソグ
ラフィ工程によりレジストマスクを形成し、導電層を選択的にエッチング除去することに
より、電極層３１５を形成する。ここでは電極層３１５としてチタンを単層で形成し、Ｂ
Ｃｌ３とＣｌ２の混合ガスを用いてドライエッチングを行う。電極層３１５は、コンタク
トホール３１４を介して配線層３０２と接続されている（図９（Ｄ）参照。）。
【０１９３】
この時、酸化物半導体層３０６と重畳するように導電層を残し、ゲート電極層３６０を形
成してもよい。本実施の形態において、ゲート電極層３６０はいわゆるバックゲートとし
て機能する。ゲート電極層３６０を有することで、酸化物半導体層３０６中の電界を制御
することが可能であり、これによって、トランジスタ３９０の電気的特性を制御すること
ができる。なお、ゲート電極層３６０は、他の配線層や電極などと電気的に接続されて何
らかの電位が与えられても良いし、絶縁されてフローティング状態であっても良い。
【０１９４】
次に、電極層３１５上に第１半導体膜、第２半導体膜、第３半導体膜を順次積層する。こ
こでは、第１半導体膜は、ｎ型半導体層であり、ｎ型を付与する不純物元素を含む非晶質
シリコン膜により形成する。第１半導体膜は、１５族の不純物元素（例えばリン（Ｐ））
を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとし
てはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨ
Ｃｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まない非晶質シ
リコン膜を形成した後に、拡散法やイオン注入法を用いて該非晶質シリコン膜に不純物元
素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うこと
で、不純物元素を拡散させるとよい。この場合に非晶質シリコン膜を形成する方法として
は、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体膜
の膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
【０１９５】
第２半導体膜は、ｉ型半導体層（真性半導体層）であり、非晶質シリコン膜により形成す
る。第２半導体膜は、半導体材料ガスを用いて、非晶質シリコン膜をプラズマＣＶＤ法に
より形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、
Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。
第２半導体膜の形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行っても
良い。第２半導体膜の膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成すること
が好ましい。
【０１９６】
第３半導体膜はｐ型半導体層であり、ｐ型を付与する不純物元素を含む非晶質シリコン膜
により形成する。第３半導体膜は１３族の不純物元素（例えばボロン（Ｂ））を含む半導
体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まない非晶質シリコン膜を
形成した後に、拡散法やイオン注入法を用いて該非晶質シリコン膜に不純物元素を導入し
てもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物
元素を拡散させるとよい。この場合に非晶質シリコン膜を形成する方法としては、ＬＰＣ
ＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体膜の膜厚は１
０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
【０１９７】
また、第１半導体膜、及び第３半導体膜は、非晶質半導体ではなく、多結晶半導体または
微結晶半導体を用いて形成してもよい。
【０１９８】
次に、第９のフォトリソグラフィ工程を行い、レジストマスクを形成し、第１半導体膜、
第２半導体膜、および第３半導体膜の不要な部分を選択的にエッチング除去して、第１半
導体層３１６、第２半導体層３１７、第３半導体層３１８を形成する（図１０（Ａ）参照
）。なお、ここではＣＦ４とＣｌ２の混合ガス、ＣＦ４とＯ２の混合ガス、ＣＨＦ３とＨ
ｅの混合ガス等を用いてドライエッチングを行い、テーパー部にエッチング残渣が残らな
いようにする。
【０１９９】
なお、電極層３１５は基板側から入射する光が、第２半導体層３１７に当たらないように
するための遮光膜としても機能する。さらに、第１半導体層３１６、第２半導体層３１７
、第３半導体層３１８を透過した外光３５０を反射させ、再度、第２半導体層３１７に入
射させることで、光センサ３９１の検出感度を良好なものとすることができる。
【０２００】
次に、絶縁層３１９を形成する。絶縁層３１９は窒化シリコン膜、酸化シリコン膜、窒化
酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造に
より形成することができる。ここでは、絶縁層３１９として、酸化シリコン膜を形成する
。
【０２０１】
次に、第１０のフォトリソグラフィ工程により、レジストマスクを形成し、第３半導体層
３１８上の絶縁層３１９を選択的にエッチング除去することにより、コンタクトホール３
２０を形成する。
【０２０２】
次いで、ゲート電極層３０１と同様の材料を用いて導電膜を成膜し、第１１のフォトリソ
グラフィ工程により、レジストマスクを形成し、導電膜の不要な部分を選択的にエッチン
グ除去して電極層３２１を形成する。ここでは、導電膜としてアルミニウムを主成分とす
る膜とチタン膜をスパッタリング法により積層して成膜する。
【０２０３】
電極層３２１は、コンタクトホール３２０を介して第３半導体層３１８と接続し、図示し
ていない共通配線層に接続している。
【０２０４】
上記の作製工程により、基板上にトランジスタおよび光センサを形成することができる。
本実施の形態では、光センサ３９２が有するｐｉｎ型フォトダイオードを、ｐ層、ｉ層、
及びｎ層を横に並べて配置する横型のｐｉｎ型フォトダイオードで説明したが、光センサ
３９１が有するｐｉｎ型フォトダイオードの様に、ｐ層、ｉ層、及びｎ層を縦方向に積層
形成する構成としてもよい。
【０２０５】
図１１は、上記の工程で作製したトランジスタを、画素スイッチ用トランジスタとして用
いる一例を示している。トランジスタ３９５は、酸化物半導体層３０６を有するトランジ
スタであり、図８乃至図１０で説明したトランジスタ３９０とほぼ同様に作製することが
できる。トランジスタ３９５はバックゲートとして機能するゲート電極層３６０を有して
いないが、必要であれば適宜バックゲートを形成してもよい。
【０２０６】
図１１では、トランジスタ３９５上に平坦化絶縁層として絶縁層３３１が形成されており
、絶縁層３３１の上に画素電極層３３２が形成されている。絶縁層３３１としてはポリイ
ミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱
性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌ
ｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラ
ス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させる
ことで、絶縁層３３１を形成してもよい。
【０２０７】
画素電極層３３２としては、前述したゲート電極層や、ソース電極層、ドレイン電極層と
同様の材料を用いることができる。
【０２０８】
次に、トランジスタ３９５形成後から、画素電極層３３２を形成するまでの工程について
説明する。絶縁層３１９を形成した後、第１０のフォトリソグラフィ工程により、コンタ
クトホール３２０を形成するが、この時同時に電極層３１０ｂ上の絶縁層３１２、保護絶
縁層３１３、絶縁層３１９、を選択的にエッチング除去し、コンタクトホール３３０を形
成する。
【０２０９】
次いで、第１１のフォトリソグラフィ工程により、レジストマスクを形成し、導電膜の不
要な部分を選択的にエッチング除去して電極層３２１を形成するが、電極層３２１の形成
と同時にコンタクトホール３３０を覆う電極層３２２を形成する。
【０２１０】
次いで、平坦化絶縁層として機能する絶縁層３３１を形成する。本実施の形態では、感光
性ポリイミド樹脂を用いて、第１２のフォトリソグラフィ工程により、電極層３２２上の
ポリイミド樹脂を選択的に除去し、コンタクトホール３３３を形成する。感光性材料を用
いることで、レジストマスクの形成を省略することができる。
【０２１１】
次いで、絶縁層３３１上に画素電極を形成するための導電層を形成する。本実施の形態で
は、導電層としてＩＴＯを形成する。その後、第１３のフォトリソグラフィ工程により、
レジストマスクを形成し、導電層の不要な部分を選択的にエッチング除去して画素電極層
３３２を形成する。画素電極層３３２は電極層３２２を介して電極層３１０ｂと接続され
ている。
【０２１２】
上記の作製工程により、基板上に画素スイッチ用トランジスタを形成することができる。
【０２１３】
また、本実施の形態では、ボトムゲート構造のチャネルエッチ型のトランジスタ３９５の
作製方法について説明したが、本実施の形態の構成はこれに限られるものではない。図１
２（Ａ）に示すような、ボトムゲート構造のボトムコンタクト型（逆コプラナ型とも呼ぶ
）のトランジスタ３８１や、図１２（Ｂ）に示すような、チャネル保護層３３４を有する
チャネル保護型（チャネルストップ型ともいう）のトランジスタ３８２等も同様の材料、
方法を用いて形成することができる。図１２（Ｃ）は、トランジスタ３９５とは異なるチ
ャネルエッチ型トランジスタの例を示している。図１２（Ｃ）に示すトランジスタ３８３
は、ゲート電極層３１０が酸化物半導体層３０６の端部よりも外側に伸びた構造となって
いる。
【０２１４】
なお、トランジスタのチャネル長Ｌは、チャネルエッチ型のトランジスタの場合は、前述
したように電極層３１０ａと電極層３１０ｂとの距離で定義されるが、チャネル保護型の
トランジスタのチャネル長は、キャリアの流れる方向と平行な方向の、酸化物半導体層３
０６と接するチャネル保護層３３４の長さで定義される。
【０２１５】
（実施の形態４）
本実施の形態では、図１３及び図１４を用いて、液晶表示装置の概略図、回路図、及びタ
イミングチャート等について示し、本実施の形態の構成とすることによる効果について説
明することにする。まず図１３を用いて、液晶表示装置の概略図について説明を行う。
【０２１６】
図１３（Ａ）で示す液晶表示装置は、第１の基板１０１、第２の基板１０２で構成される
。第１の基板１０１には、画素回路１０３、ゲート線駆動回路１０４、信号線駆動回路１
０５、端子部１０６、スイッチングトランジスタ１０７を有する。第２の基板１０２には
、共通接続部１０８（コモンコンタクトともいう）、対向電極１０９を有する。
【０２１７】
第１の基板１０１上には、実施の形態１で説明した光センサが設けられ、端子部１０６に
接続されている。光センサ１３１は、非晶質薄膜光センサであり、光センサ１３２は、多
結晶薄膜光センサである。
【０２１８】
第１の基板１０１及び第２の基板１０２は、透光性を有し、且つ後の加熱処理に耐えうる
程度の耐熱性を有している必要がある。アルミノシリケートガラス、アルミノホウケイ酸
ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板（「無アル
カリガラス基板」とも呼ばれる）、石英基板、セラミック基板、プラスチック基板等を用
いることができる。
【０２１９】
なお図１３（Ａ）に示す画素回路１０３、ゲート線駆動回路１０４、信号線駆動回路１０
５、及びスイッチングトランジスタ１０７は、第１の基板１０１上に形成されるトランジ
スタにより回路が構成されるものでもよい。なお、表示装置の大型化や高精細化に伴い、
ゲート線駆動回路１０４や、信号線駆動回路１０５、また、他の実施の形態で説明した、
光センサ駆動回路や、光センサ読み出し回路などの駆動回路に対して、さらなる高速動作
などが求められる場合は、必要に応じて、駆動回路の機能の一部または全部を、例えば単
結晶半導体を用いて別途基板上に作製し、第１の基板１０１上に単数もしくは複数に分け
て接続してもよい。
【０２２０】
なお、別途基板上に形成した駆動回路の接続方法は特に限定されるものではなく、ＣＯＧ
法、ワイヤボンディング法、或いはＴＡＢ法などを用いることができる。本実施の形態で
は、ゲート線駆動回路１０４及び信号線駆動回路１０５を、単結晶半導体で作製したいわ
ゆるＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）またはＬＳＩ（Ｌａｒｇｅ  Ｓｃａ
ｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）を用いて、ＣＯＧ法にて接続する。
【０２２１】
なお画素回路１０３には、ゲート線駆動回路１０４及び信号線駆動回路１０５より延在し
て、複数のゲート線及び信号線が設けられ、ゲート線及び信号線に環囲された複数の画素
が設けられる。そして複数の信号線には、各画素の画素電極に供給する画像信号が供給さ
れ、複数のゲート線は、信号線より供給される画像信号を選択して各画素の画素電極に供
給するよう画素トランジスタを制御する。またゲート線駆動回路１０４及び信号線駆動回
路１０５は、それぞれゲート線、信号線に供給する信号を生成し出力するための回路であ
る。
【０２２２】
なお、画素回路１０３における画像の表示方式は、プログレッシブ方式やインターレース
方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては
、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（
Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したもの
がある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし
、本発明の一態様はカラー表示の液晶表示装置に限定されるものではなく、モノクロ表示
の液晶表示装置に適用することもできる。
【０２２３】
なお本明細書で述べるスイッチングトランジスタとは、ゲートに印加する電位に応じて、
ソース端子及びドレイン端子間の二端子間の導通または非導通を選択して、スイッチング
動作を実現しうるトランジスタによる素子を意味する。一例としては、トランジスタが線
形領域で動作するようゲート端子に印加する電位を調整して動作させた素子であればよい
。なおスイッチングトランジスタ１０７のゲートに印加する電位は、端子部１０６より配
線１４１を介して供給される構成とすればよい。また、配線１４２を介して端子部１０６
に接続される、スイッチングトランジスタ１０７のソース端子またはドレイン端子の一方
の端子を第１の端子、配線１４３及び共通接続部１０８を介して対向電極１０９に接続さ
れる、スイッチングトランジスタ１０７のソース端子またはドレイン端子の他方の端子を
第２の端子と呼ぶことにする。なおスイッチングトランジスタ１０７の第１の端子には、
対向電極１０９に供給する共通電位（コモン電位ともいう）が供給され、ゲート端子に印
加される電位によりスイッチングトランジスタ１０７の導通または非導通が制御されるこ
ととなる。
【０２２４】
配線１４１及び配線１４２は、ゲート線駆動回路１０４及び信号線駆動回路１０５の外側
、つまり、画素回路１０３が無い側の、ゲート線駆動回路１０４と基板端部の間、及び信
号線駆動回路１０５と基板端部の間を通って端子部１０６に接続する。このように、配線
１４１及び配線１４２を、ゲート線駆動回路１０４及び信号線駆動回路１０５を囲うよう
に配置することで、外部ノイズの進入や、静電気による破壊などを防ぐことができる。ま
た、配線は、配線１４１及び配線１４２だけでなく、Ｖｄｄ電位線や、Ｖｓｓ電位線、グ
ラウンド電位線などを用いても構わない。
【０２２５】
なおスイッチングトランジスタの構造については逆スタガ型の構造でもよいし、順スタガ
型の構造でもよい。または、チャネル領域が複数の領域に分かれて直列に接続された、ダ
ブルゲート型の構造でもよい。または、ゲート電極がチャネル領域の上下に設けられたデ
ュアルゲート型の構造でもよい。また、スイッチングトランジスタを構成する半導体層を
複数の島状の半導体層にわけて形成し、スイッチング動作を実現しうるトランジスタ素子
としてもよい。
【０２２６】
また端子部１０６には、ゲート線駆動回路１０４、及び信号線駆動回路１０５より、画素
回路１０３で表示を行うパルス信号を出力するための信号（スタートパルスＳＰ、クロッ
ク信号等）、画像信号（ビデオ電圧、ビデオ信号、ビデオデータともいう）、電源電圧で
ある高電源電位Ｖｄｄ及び低電源電位Ｖｓｓ、対向電極１０９に供給する共通電位、並び
にスイッチングトランジスタ１０７を動作させるための信号等が供給されることとなる。
【０２２７】
なお高電源電位Ｖｄｄとは、基準電位より高い電位のことであり、低電源電位とは基準電
位以下の電位のことをいう。なお高電源電位及び低電源電位ともに、トランジスタが動作
できる程度の電位であることが望ましい。
【０２２８】
共通電位は、画素電極に供給される画像信号の電位に対して基準となる電位であればよく
、一例としてはグラウンド電位であってもよい。
【０２２９】
共通接続部１０８は、第１の基板１０１でのスイッチングトランジスタ１０７の第２の端
子と、第２の基板１０２での対向電極１０９と、の電気的な接続を図るために設けられて
おり、配線１４２、スイッチングトランジスタ１０７、配線１４３及び共通接続部１０８
を介して、端子部１０６より共通電位が対向電極１０９に供給されることとなる。共通接
続部１０８の具体的な一例としては、金属薄膜が被覆された導電粒子により、配線１４３
と対向電極１０９との電気的な接続を図ればよい。なお、スイッチングトランジスタ１０
７及び共通接続部１０８は、第１の基板１０１及び第２の基板１０２の間で複数箇所設け
られる構成としてもよい。
【０２３０】
対向電極１０９は、画素回路１０３が有する画素電極と重畳して設けられることが好まし
い。また対向電極１０９及び画素回路１０３が有する画素電極は、多様な開口パターンを
有する形状としてもよい。
【０２３１】
また、第１の基板１０１上には、実施の形態１で説明した光センサが設けられ、端子部１
０６に接続されている。光センサ１３１は、非晶質薄膜光センサであり、光センサ１３２
は、多結晶薄膜光センサである。
【０２３２】
また画素回路１０３及びスイッチングトランジスタ１０７を第１の基板１０１に形成する
場合、各回路を構成するトランジスタは、高純度化された酸化物半導体をチャネル形成領
域に用いたトランジスタを用いる。高純度化された酸化物半導体を用いたトランジスタは
、オフ電流値が極めて小さいトランジスタである。
【０２３３】
このようにオフ電流値が極めて小さいトランジスタを用いて、スイッチング素子などを作
製した場合、オフ電流値が小さくほとんどリークがないため、当該スイッチング素子に接
続されるノードの電荷のリークを限りなく低減することができ、当該ノードでの電位の保
持時間を長くすることができる。
【０２３４】
上述の酸化物半導体を用いたトランジスタは、チャネル幅１μｍあたりのオフ電流を１ａ
Ａ／μｍ（１×１０−１８Ａ／μｍ）以下にすること、さらには１ｚＡ／μｍ（１×１０
−２１Ａ／μｍ）以下とすることができる。一方低温ポリシリコンを用いたトランジスタ
では、オフ電流が１×１０−１２Ａ相当であると見積もって設計等行うこととなっている
。そのため、酸化物半導体を用いたトランジスタでは、電位の保持期間を低温ポリシリコ
ンを用いたトランジスタの１００００倍程度に引き延ばすことができる。また、アモルフ
ァスシリコンを用いたトランジスタの場合、チャネル幅１μｍあたりのオフ電流は、１×
１０−１３Ａ／μｍ以上である。したがって、保持容量が同等（０．１ｐＦ程度）である
際、高純度の酸化物半導体を用いたトランジスタの方が、電圧の保持期間をアモルファス
シリコンを用いたトランジスタの１０４倍以上に引き延ばすことができる。
【０２３５】
具体的には、酸化物半導体を用いたトランジスタでは、各画素での画像信号の保持時間を
長くすることができるため、例えば、静止画を表示する際の書き込みの間隔は１秒以上、
好ましくは１０秒以上、さらに好ましくは３０秒以上、より好ましくは１分以上１０分未
満とすることができる。すなわち、保持期間を長くとれることで、特に静止画の表示を行
う際に、画素電極及び対向電極への画像信号及び共通電位の供給を行う頻度を低減するこ
とができる。そのため、低消費電力化を図ることができる。
【０２３６】
なお、静止画表示において、保持期間中の液晶素子に印加されている電圧の保持率を考慮
して、適宜リフレッシュ動作してもよい。例えば、液晶素子の画素電極に信号を書き込ん
だ直後における電圧の値（初期値）に対して所定のレベルまで電圧が下がったタイミング
でリフレッシュ動作を行えばよい。所定のレベルとする電圧は、初期値に対してチラツキ
を感じない程度に設定することが好ましい。具体的には、表示対象が映像の場合、初期値
に対して１．０％低い状態、好ましくは０．３％低い状態となる毎に、リフレッシュ動作
（再度の書き込み）を行うのが好ましい。また、表示対象が文字の場合、初期値に対して
１０％低い状態、好ましくは３％低い状態となる毎に、リフレッシュ動作（再度の書き込
み）を行うのが好ましい。
【０２３７】
なお、一例として、通常、低温ポリシリコンを用いたトランジスタを有する画素では表示
を６０フレーム／秒（１フレームあたり１６ｍｓｅｃ）で行っている。これは静止画であ
っても同じで、レートを低下させる（書き込みの間隔を伸ばす）と、画素の電圧が低下し
て表示に支障をきたすためである。一方、上述の酸化物半導体を用いたトランジスタを用
いた場合、オフ電流が小さいため、１回の信号書き込みによる保持期間を１０４倍の１６
０秒程度とすることができる。
【０２３８】
そして、少ない画像信号の書き込み回数でも、表示部での静止画の表示を行うことができ
る。保持期間を長くとれるため、特に静止画の表示を行う際に、信号の書き込みを行う頻
度を低減することができる。例えば、一つの静止画像の表示期間に画素に書き込む回数は
、１回またはｎ回とすることができる。なお、ｎは２以上１０３回以下とする。こうして
、表示装置の低消費電力化を図ることができる。
【０２３９】
なお、トランジスタのオフ電流の流れ難さをオフ抵抗率として表すことができる。オフ抵
抗率とは、トランジスタがオフのときのチャネル形成領域の抵抗率であり、オフ抵抗率は
オフ電流から算出することができる。
【０２４０】
具体的には、オフ電流とドレイン電圧との値が分かればオームの法則からトランジスタが
オフのときの抵抗値（オフ抵抗Ｒ）を算出することができる。そして、チャネル形成領域
の断面積Ａとチャネル形成領域の長さ（ソースドレイン電極間の距離に相当する）Ｌが分
かればρ＝ＲＡ／Ｌの式（Ｒはオフ抵抗）からオフ抵抗率ρを算出することができる。
【０２４１】
ここで、断面積Ａは、チャネル形成領域の膜厚をｄとし、チャネル幅をＷとするとき、Ａ
＝ｄＷから算出することができる。また、チャネル形成領域の長さＬはチャネル長Ｌであ
る。以上のように、オフ電流からオフ抵抗率を算出することができる。
【０２４２】
本実施の形態の酸化物半導体を用いるトランジスタのオフ抵抗率は１×１０９Ω・ｍ以上
が好ましく、１×１０１０Ω・ｍ以上がより好ましい。
【０２４３】
なお、静止画と動画像が交互に切り替わって表示を行う液晶表示装置の場合には、ゲート
線駆動回路１０４、及び信号線駆動回路１０５への画素回路１０３で表示を行うパルス信
号を出力するための信号の供給、及びスイッチングトランジスタの導通または非導通を制
御し、各駆動回路からのパルス信号の供給または停止、及びスイッチングトランジスタの
導通または非導通を繰り返すことで低消費電力化を図ることができる。
【０２４４】
なお動画像は、複数のフレームに時分割した複数の画像を高速に切り替えることで人間の
目に動画像として認識される画像のことをいう。具体的には、１秒間に６０回（６０フレ
ーム）以上画像を切り替えることで、人間の目にはちらつきが少なく動画像と認識される
、連続する画像信号のことである。一方静止画は、動画像と異なり、複数のフレーム期間
に時分割した複数の画像を高速に切り替えて動作させるものの、連続するフレーム期間、
例えばｎフレーム目と、（ｎ＋１）フレーム目とで画像信号が変化しない画像信号のこと
をいう。
【０２４５】
なお静止画と動画像が交互に切り替わって表示を行う液晶表示装置の場合、動画像か静止
画かの判定については、別の基板等でフレーム間の画像の比較を行い、動画像か静止画か
の判定を行う構成とすればよい。一例としては記憶回路及び比較回路を設け、フレーム毎
に画像信号を記憶するために別途設けた記憶回路より連続するフレーム期間の画像信号を
選択的に読み出して、比較回路にて当該画像信号の比較を行い、差分を検出した際には動
画像、検出されない際には静止画と判定する回路を設ければよい。具体的な動作としては
、比較回路により動画像と判断、すなわち連続フレーム期間の画像信号の差分が抽出され
た場合には、画像信号、共通電位が画素回路１０３の各画素、対向電極に供給される。一
方、比較回路により静止画と判断、すなわち連続フレーム期間の画像信号の差分を抽出し
ない場合には、画素回路１０３の各画素、対向電極への画像信号、共通電位を停止するこ
ととなる。また静止画の場合に画像信号の停止とともに、高電源電位Ｖｄｄ、低電源電位
Ｖｓｓ等の電源電圧の停止を行わない構成とすることで、さらなる低消費電力化を図るこ
とができる。
【０２４６】
なお画像信号、電源電圧、共通電位の供給とは、配線に所定の電位を供給することをいう
。また電源電圧の停止とは、配線への所定の電位、例えば高電源電位Ｖｄｄの供給を停止
し、他の固定電位が供給される配線、例えば低電源電位Ｖｓｓや共通電位が供給された配
線に接続することで、配線が接続された回路または回路を構成する素子に、動作可能とな
る電位を生じさせないことをいう。また画像信号、共通電位の停止とは、所定の電位を供
給されている配線との電気的な接続を切断し、配線を浮遊状態とすることをいう。
【０２４７】
なお画像信号、共通電位の停止は、画素回路１０３の各画素で画像信号を保持できる期間
にわたって行うことが望ましく、各画素での保持期間の後に再度画像信号及び共通電位を
供給する構成とすればよい。
【０２４８】
次いで図１３（Ｂ）に、図１３（Ａ）での液晶表示装置の概略図について、特に画素回路
１０３の構成を詳細にした回路図について示す。
【０２４９】
図１３（Ｂ）に示す液晶表示装置は、図１３（Ａ）と同様に、第１の基板１０１、第２の
基板１０２が設けられている。また第１の基板１０１には、画素回路１０３、ゲート線駆
動回路１０４、信号線駆動回路１０５、端子部１０６、スイッチングトランジスタ１０７
を有する。第２の基板１０２には、共通接続部１０８、対向電極１０９を有する。
【０２５０】
図１３（Ｂ）においては、画素回路１０３において、複数のゲート線１１１、複数の信号
線１１２が縦横に設けられており、ゲート線１１１及び信号線１１２には、画素トランジ
スタ１１４、第１の電極と第２の電極との間に液晶が挟持されて形成される液晶素子１１
５を有する画素１１３が設けられている様子を示している。図１３（Ｂ）において、画素
トランジスタ１１４のソース端子またはドレイン端子の一方を第１の端子、ソース端子ま
たはドレイン端子の他方を第２の端子といい、第１の端子が信号線１１２に接続され、ゲ
ート端子がゲート線１１１に接続され、第２の端子が液晶素子１１５の第１の電極に接続
される。なお、液晶素子１１５の第１の電極は、画素電極に相当する。なお液晶素子１１
５の第２の電極は、前述の対向電極１０９に相当する。
【０２５１】
なお、画素を構成する画素トランジスタ１１４は、スイッチングトランジスタ１０７と同
様に、半導体層として酸化物半導体を用いて形成される。酸化物半導体を用いることによ
り、画素トランジスタを流れるオフ電流を大幅に低減し、画素電極に供給される画像信号
に応じた電位の保持期間を長くすることができる。
【０２５２】
次いで、画素電極を有する画素の、一画素についての回路図を図１３（Ｃ）に示す。図１
３（Ｃ）には、画素トランジスタ１１４、スイッチングトランジスタ１０７に着目して示
しており、画素トランジスタ１１４のゲート端子がゲート線１１１に接続され、画素トラ
ンジスタ１１４の第１の端子が信号線１１２に接続され、画素トランジスタ１１４の第２
の端子が画素電極１２１に接続される。またスイッチングトランジスタ１０７のゲート端
子が端子部１０６の端子１０６Ａに接続され、スイッチングトランジスタ１０７の第１の
端子が端子部１０６の端子１０６Ｂに接続され、スイッチングトランジスタ１０７の第２
の端子が共通接続部１０８を介して電気的に対向電極１２２に接続される。なお画素電極
１２１と対向電極１２２との間には、液晶１２３が挟持され、画素電極１２１、対向電極
１２２、及び液晶１２３を併せて液晶素子と呼ぶこともある。
【０２５３】
なお図１３（Ｃ）では、液晶素子に保持容量を並列に接続しても良い。なお、保持容量の
大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間
電荷を保持できるように設定すればよい。保持容量の大きさは、トランジスタのオフ電流
等を考慮して設定すればよい。本実施の形態では、トランジスタとして高純度の酸化物半
導体を有するトランジスタを用いていることにより、各画素における液晶容量に対して１
／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である
。
【０２５４】
液晶１２３としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液
晶、強誘電性液晶、反強誘電性液晶等を用いる。これらの液晶材料は、条件により、コレ
ステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示
す。
【０２５５】
また、液晶１２３の固有抵抗は、１×１０１０Ω・ｍ以上であり、好ましくは１×１０１
１Ω・ｍを越えていることであり、さらに好ましくは１×１０１２Ω・ｍを越えているこ
とである。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。なお液
晶の固有抵抗は、電極間に挟持して液晶素子（液晶セルともいう）とした際、固有抵抗が
配向膜、シール材等の部材に起因して不純物の混入もあり得るため、１×１０９Ω・ｍ以
上、より好ましくは１×１０１０Ω・ｍを越えていることとなることもある。
【０２５６】
液晶材料の固有抵抗が大きいほど液晶材料を介して漏れる電荷を減らすことができ、液晶
素子の動作状態を保持する電圧が経時的に低下する現象を緩和できる。その結果、保持期
間を長くとれるため、信号の書き込みを行う頻度を低減でき、液晶表示装置の低消費電力
化を図ることができる。
【０２５７】
また、液晶１２３としてブルー相を示す液晶材料を用いてもよい。ブルー相は液晶相の一
つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移す
る直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を
改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用い
る。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下
と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配
向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き
起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽
減することができる。よって液晶表示装置の生産性を向上させることが可能となる。特に
、酸化物半導体を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特
性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体を用いるトラン
ジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
【０２５８】
また、本実施の形態の構成は、液晶表示装置に限定されず、表示素子としてエレクトロル
ミネッセンス素子（ＥＬ素子ともいう）などの発光素子を用いた自発光型の表示装置にも
適用可能である。自発光型の表示装置の場合は、画像表示時に発光素子へ常に電荷を供給
する必要があるが、静止画を表示する際に、駆動回路に供給するクロック信号、及びスタ
ートパルスを停止することにより駆動回路を停止させ、低消費電力化を図ることができる
。
【０２５９】
また図１４においては、図１３（Ｃ）に示す回路図での各端子、ゲート線駆動回路１０４
、信号線駆動回路１０５に供給する信号の様子について表すタイミングチャート図を示し
ている。なお一例として説明をするために、図１４に示す期間１５１は動画像書き込み期
間、期間１５２は静止画表示期間に相当し、前述の動画像または静止画の判定の結果によ
って、いずれかの期間とすればよい。また図１４中でＧＣＫはゲート線駆動回路１０４に
供給するクロック信号であり、ＧＳＰはゲート線駆動回路１０４に供給するスタートパル
スであり、ＳＣＫは信号線駆動回路１０５に供給するクロック信号であり、ＳＳＰは信号
線駆動回路１０５に供給するスタートパルスである。また、図１４では併せて、信号線１
１２の電位、画素電極１２１の電位、端子１０６Ａの電位、端子１０６Ｂの電位、対向電
極１２２の電位、について示したものである。
【０２６０】
なお期間１５１の動画像書き込み期間は、前述の連続するフレーム期間の画像信号の比較
を行い、差分を検出した際の期間に相当する。また、期間１５２の静止画書き込み期間は
、前述の連続するフレーム期間の画像信号の比較を行い、差分を検出しない際の期間に相
当する。従って、期間１５１では、画像信号、共通電位が画素回路１０３の各画素、対向
電極に供給されるように動作することとなる。一方、期間１５２では、画素回路１０３の
各画素、対向電極への画像信号、共通電位を停止することとなる。
【０２６１】
具体的には図１４に示すように期間１５１において、クロック信号ＧＣＫは常時クロック
信号を供給することとなる。また図１４に示すように、スタートパルスＧＳＰは、垂直同
期周波数に応じてパルスを供給することとなる。また図１４に示すように期間１５１にお
いて、クロック信号ＳＣＫは常時クロック信号を供給することとなる。また図１４に示す
ようにスタートパルスＳＳＰは、１ゲート選択期間に応じてパルスを供給することとなる
。また図１４に示すように、信号線１１２には各行の画素に供給するための画像信号ｄａ
ｔａが供給され、ゲート線１１１の電位に応じて画素内の画素電極１２１に信号線１１２
の電位が供給されることとなる。また図１４に示すように、スイッチングトランジスタ１
０７のゲート端子にあたる端子１０６Ａの電位は、スイッチングトランジスタ１０７を導
通状態とする電位を供給し、端子１０６Ｂの電位である共通電位が、対向電極１２２に供
給されることとなる。
【０２６２】
また図１４に示すように期間１５２において、クロック信号ＧＣＫ及びスタートパルスＧ
ＳＰは共に停止する。また図１４に示すように、クロック信号ＳＣＫ及びスタートパルス
ＳＳＰも共に停止する。また図１４に示すように信号線１１２に供給していた画像信号ｄ
ａｔａも停止する。また図１４に示すように、クロック信号ＧＣＫ及びスタートパルスＧ
ＳＰは共に停止するため、画素トランジスタ１１４が非導通状態となり画像信号ｄａｔａ
の供給が停止して、画素電極１２１が浮遊状態（フローティング）となる。また、スイッ
チングトランジスタ１０７のゲート端子にあたる端子１０６Ａの電位は、スイッチングト
ランジスタ１０７を非導通状態とする電位を供給し、端子１０６Ｂの電位である共通電位
の供給が停止して、対向電極１２２が浮遊状態となる。
【０２６３】
すなわち、期間１５２では、液晶１２３の両端の電極、即ち画素電極１２１及び対向電極
１２２を浮遊状態とすることで新たに電位を供給することなく、静止画の表示を行うこと
ができる。ゲート線駆動回路１０４、信号線駆動回路１０５に供給するクロック信号、及
びスタートパルスを停止することにより低消費電力化を図ることができる。
【０２６４】
また、画素トランジスタ１１４及びスイッチングトランジスタ１０７を、オフ電流を著し
く低減することのできる酸化物半導体を用いたトランジスタで形成することで、液晶素子
の両端を非導通状態とした時の液晶素子の電位変動を著しく低減することができる。
【０２６５】
上述のように酸化物半導体を用いるトランジスタは、オフ電流が０．１ｆＡ以下とするこ
とができる。そのため、非晶質シリコン等を半導体層に用いたトランジスタに比べ、画素
電極１２１及び対向電極１２２を浮遊状態とする期間となる保持期間を大きくとることが
できる。そのため、本実施の形態における静止画の表示を行う際に低消費電力化を図るう
えでの相乗効果が見込めることとなる。
【０２６６】
なお図１３（Ｃ）での液晶１２３の抵抗率は、おおよそ１×１０１０乃至１×１０１１［
Ω・ｍ］程度である。図１４での期間１５２では、液晶１２３の両端の電極、即ち画素電
極１２１及び対向電極１２２を、オフ電流のほとんどないトランジスタによって浮遊状態
とすることにより、液晶１２３の両端に印加される電圧による液晶１２３を流れるオフ電
流を低減することができる。
【０２６７】
その結果、静止画表示を行う際、低消費電力化を図りつつ、且つ画像の乱れの低減された
液晶表示装置とすることができる。
【０２６８】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２６９】
（実施の形態５）
本実施の形態においては、上記実施の形態で説明した表示装置を具備する電子機器の例に
ついて説明する。
【０２７０】
図１９（Ａ）はテレビ受像器であり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、等を有することができる。図１９（Ａ）に示す
テレビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して
表示に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能、等を有す
ることができる。なお、図示していないが、表示部９６３１は、実施の形態２で説明した
構成を適用し、光センサを有する。図１９（Ａ）に示すテレビ受像機が有する機能はこれ
に限定されず、様々な機能を有することができる。前述の実施の形態で説明した構成を用
いることで、周囲の光量や色温度を検出し、常に見やすい表示状態とすることができる。
また、低消費電力化を図りつつ、画像の乱れの低減された、安定した画像が得られる。
【０２７１】
このようにして、可視光に対して異なる光感度を持つ非晶質薄膜光センサと多結晶薄膜光
センサを用いることで、周囲の照度を正確に検出し、表示装置の発光輝度を最適な状態と
することで、使用者の体感上の輝度変化を軽減し、消費電力の増加を抑えることができる
。また、非晶質薄膜光センサと多結晶薄膜光センサの出力差により赤外光の照度を検出し
、表示部の色調補正を行うことで、表示品質を改善することができる。
【０２７２】
図１９（Ｂ）は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
【０２７３】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。図示していないが、表示部２７０５および表示部２７０７は実施の形態２
で説明した構成を適用し、光センサを有する。表示部２７０５および表示部２７０７は、
続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異な
る画面を表示する構成とすることで、例えば右側の表示部（図１９（Ｂ）では表示部２７
０５）に文章を表示し、左側の表示部（図１９（Ｂ）では表示部２７０７）に画像を表示
することができる。
【０２７４】
また、図１９では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
【０２７５】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【０２７６】
前述の実施の形態で説明した構成を用いることで、周囲の光量や色温度を検出し、常に見
やすい表示状態とすることができる。また、低消費電力化を図りつつ、画像の乱れの低減
された、安定した画像が得られる。
【符号の説明】
【０２７７】
１０１    基板
１０２    基板
１０３    画素回路
１０４    ゲート線駆動回路
１０５    信号線駆動回路
１０６    端子部
１０７    スイッチングトランジスタ
１０８    共通接続部
１０９    対向電極
１１１    ゲート線
１１２    信号線
１１３    画素
１１４    画素トランジスタ
１１５    液晶素子
１２１    画素電極
１２２    対向電極
１２３    液晶
１３１    光センサ
１３２    光センサ
１４１    配線
１４２    配線
１４３    配線
１５１    期間
１５２    期間
２０１    トランジスタ
２０２    保持容量
２０３    液晶素子
２０４    フォトダイオード
２０５    トランジスタ
２０６    トランジスタ
２０７    ゲート信号線
２０８    フォトダイオードリセット信号線
２０９    ゲート信号線
２１０    ビデオデータ信号線
２１１    光センサ出力信号線
２１２    光センサ基準信号線
２１３    ゲート信号線
２２０    表示装置
２２１    画素回路
２２２    表示素子制御回路
２２３    光センサ制御回路
２２４    画素
２２５    表示素子
２２６    光センサ
２２７    表示素子駆動回路
２２８    表示素子駆動回路
２２９    回路
２３０    光センサ駆動回路
２３１    トランジスタ
２３２    保持容量
２３３    プリチャージ信号線
２３６    光センサ
２５１    信号
２５２    信号
２５３    信号
２５４    信号
２５５    信号
３００    基板
３０１    ゲート電極層
３０２    配線層
３０３    配線層
３０４    ゲート絶縁層
３０５    酸化物半導体層
３０６    酸化物半導体層
３０７    半導体層
３０８    半導体層
３０９    コンタクトホール
３１０    ゲート電極層
３１２    絶縁層
３１３    保護絶縁層
３１４    コンタクトホール
３１５    電極層
３１６    半導体層
３１７    半導体層
３１８    半導体層
３１９    絶縁層
３２０    コンタクトホール
３２１    電極層
３２２    電極層
３３０    コンタクトホール
３３１    絶縁層
３３２    画素電極層
３３３    コンタクトホール
３３４    チャネル保護層
３５０    外光
３６０    ゲート電極層
３８１    トランジスタ
３８２    トランジスタ
３８３    トランジスタ
３９０    トランジスタ
３９１    光センサ
３９２    光センサ
３９５    トランジスタ
８００    表示装置
８０１    表示部
８０２    光センサ
８０３    光センサ
８１１    特性
８１２    特性
８２１    特性
８２２    特性
８３１    中央制御部
８３２    表示部
８３３    外部入力
８３４    操作部
８４１    光センサ
８４２    光センサ
２７００    電子書籍
２７０１    筐体
２７０３    筐体
２７０５    表示部
２７０７    表示部
２７１１    軸部
２７２１    電源
２７２３    操作キー
２７２５    スピーカ
９６３０    筐体
９６３１    表示部
９６３３    スピーカ
９６３５    操作キー
９６３６    接続端子
１０６Ａ    端子
１０６Ｂ    端子
３０８ａ    ｎ型不純物領域
３０８ｂ    ｉ型領域
３０８ｃ    ｐ型不純物領域
３１０ａ    電極層
３１０ｂ    電極層
３１１ａ    電極層
３１１ｂ    電極層
【図１】
0005529321.tif 000002
【図２】
0005529321.tif 000003
【図３】
0005529321.tif 000004
【図４】
0005529321.tif 000005
【図５】
0005529321.tif 000006
【図６】
0005529321.tif 000007
【図７】
0005529321.tif 000008
【図８】
0005529321.tif 000009
【図９】
0005529321.tif 000010
【図１０】
0005529321.tif 000011
【図１１】
0005529321.tif 000012
【図１２】
0005529321.tif 000013
【図１３】
0005529321.tif 000014
【図１４】
0005529321.tif 000015
【図１５】
0005529321.tif 000016
【図１６】
0005529321.tif 000017
【図１７】
0005529321.tif 000018
【図１８】
0005529321.tif 000019
【図１９】
0005529321.tif 000020