(57)【特許請求の範囲】
【請求項１】
単結晶炭化珪素基板（１０）を用意する工程と、
前記単結晶炭化珪素基板（１０）の主表面から水素イオンを注入してダメージ層（１１）を形成するダメージ層形成工程と、
単結晶炭化珪素より比抵抗が低い材料で構成された基板（１ａ）を用意する工程と、
前記基板（１ａ）を炭化珪素組成薄膜（１ｂ）で被覆した支持基板（１）を形成する工程と、
前記単結晶炭化珪素基板（１０）の前記主表面に前記支持基板（１）を接合する接合工程と、
熱処理することにより、前記ダメージ層（１１）で前記単結晶炭化珪素基板（１０）を剥離し、前記単結晶炭化珪素基板（１０）の一部によって構成される単結晶炭化珪素層（２）を前記支持基板（１）上に備えた構造とする剥離工程と、を含む工程を行うことを特徴とする炭化珪素半導体基板の製造方法。
【請求項２】
前記接合工程では、前記剥離工程のときの熱処理温度以下の温度と圧力を加えて接合することを特徴とする請求項１に記載の炭化珪素半導体基板の製造方法。
【請求項３】
前記支持基板（１）を形成する工程では、前記基板（１ａ）を覆う状態で炭化珪素組成粉末（１５）を配置し、加圧・加熱処理することで前記炭化珪素組成粉末（１５）を焼結体化させると同時に前記基板（１ａ）と一体化させて前記支持基板（１）を形成することを特徴とする請求項１または２に記載の炭化珪素半導体基板の製造方法。
【請求項４】
前記支持基板（１）を形成する工程では、化学的気相成長法又は物理的気相成長法により前記基板（１ａ）を被覆する炭化珪素組成薄膜（１ｂ）を形成することを特徴とする請求項１または２に記載の炭化珪素半導体基板の製造方法。
【請求項５】
前記剥離工程の後に、前記単結晶炭化珪素層（２）上に炭化珪素をエピタキシャル成長させて活性層（３）を形成する工程を行い、
前記基板（１ａ）として、前記活性層（３）が形成されるときの温度以上の耐熱性を有するものを用意することを特徴とする請求項１ないし４のいずれか１つに記載の炭化珪素半導体基板の製造方法。
【請求項６】
請求項５に記載の製造方法で形成された炭化珪素半導体基板を用意し、
前記炭化珪素半導体基板に熱処理を含む工程を行って縦型の半導体素子の構成要素（４〜９）を形成する工程を行い、
前記基板（１ａ）として、前記熱処理を含む工程が行われるときの温度以上の耐熱性を有するものを用意することを特徴とする炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単結晶の炭化珪素（以下、単にＳｉＣという）を含むＳｉＣ半導体基板の製造方法およびＳｉＣ半導体装置の製造方法に関するもので、特に、基板の縦方向に電流を流すタイプの縦型の半導体素子の形成が可能となるＳｉＣ半導体基板の製造方法およびＳｉＣ半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
シリコン（以下、単にＳｉという）よりも大きな物性値を持つＳｉＣに形成した半導体素子は、Ｓｉに形成した半導体素子よりも優れた性能を実現できる。具体的には、広いエネルギーギャップ（Ｓｉに対して約３倍）によって高温まで半導体として機能できること、高い絶縁破壊耐圧（Ｓｉに対して約１０倍）によって高耐圧化が可能なこと、高い熱伝導率（Ｓｉに対して約３倍）によって放熱性に優れていることから、さらなる大電流化を図ることが可能となる。
【０００３】
図４は、従来のＳｉＣ半導体装置の断面構成を示す図である。図４に示されるように、ＳｉＣ半導体装置は、例えば高不純物濃度のｎ＋型の単結晶ＳｉＣで構成されたＳｉＣ基板Ｊ１上に、ＳｉＣからなる低不純物濃度のｎ−型ドリフト層Ｊ２がエピタキシャル成長させられたＳｉＣ半導体基板を用いて構成されている。そして、ｎ−型ドリフト層Ｊ２には、ｐ型ベース領域Ｊ３およびｎ＋型ソース領域Ｊ４が形成されていると共に、ゲート絶縁膜Ｊ５を介してゲート電極Ｊ６が備えられている。また、ＳｉＣ基板Ｊ１の裏面にはドレイン電極Ｊ７が備えられている。つまり、図４に示されるＳｉＣ半導体装置は、基板の縦方向（厚み方向）に電流を流すタイプの縦型の半導体素子が形成されたものである。
【０００４】
このＳｉＣ半導体装置のｎ−型ドリフト層Ｊ２は、上述の高い絶縁破壊耐圧によって、同じ耐圧仕様のＳｉの半導体素子に対して不純物濃度を１００倍に、厚みを１／１０にすることができることから、電気抵抗を１／１０００に低減することができる。
【０００５】
このように、ＳｉＣ基板Ｊ１を用いることにより優れた特性を有する半導体素子を形成することができるが、上記ＳｉＣ半導体装置はＳｉＣ基板Ｊ１の価格が高いことが課題としてあげられる。価格、すなわち製造コストが高くなる原因は、大口径で高品質の単結晶ＳｉＣ基板の成長が難しいこと、また超硬質材である単結晶ＳｉＣ基板をウェハ形状にするための「切る」、「削る」、「磨く」加工が難しいことにある。したがって、高品質の単結晶ＳｉＣ基板を有効に活用することが必要である。
【０００６】
そこで、シリコンのＳＯＩ（Silicon On Insulator）ウェハを製造する技術として使われている「水素イオンをシリコンウェハに注入して、シリコンの薄膜を乖離させる技術」をＳｉＣ半導体基板の製造に取り入れることにより、ＳｉＣ半導体基板を低コストで製造する方法が提案されている。
【０００７】
例えば、特許文献１には、次の製造方法が開示されている。すなわち、まず、単結晶ＳｉＣ基板の主表面から水素イオンを注入すると共に単結晶ＳｉＣ基板の主表面にベース基板を接合してダメージ層で剥離する。その後、剥離した単結晶ＳｉＣ層に堆積法によって支持基板を形成し、ベース基板を除去して所望のＳｉＣ半導体基板を形成する。
【０００８】
また、特許文献２には、次の製造方法が開示されている。すなわち、まず、単結晶ＳｉＣ基板の主表面から酸素イオンを注入すると共に単結晶ＳｉＣ基板を熱処理して埋め込み酸化膜を形成する。その後、単結晶ＳｉＣ基板の主表面に化学的気相成長法によりグラファイトを形成し、グラファイト層の周囲に当該グラファイトの酸化を抑制する多結晶または非晶質のＳｉＣ膜を形成して、グラファイトおよびＳｉＣ膜を含む支持基板を形成する。その後、埋め込み酸化膜を蒸発除去して支持基板に剥離した単結晶ＳｉＣ層が備えられた所望のＳｉＣ半導体基板を形成する。
【０００９】
これら特許文献１および２の製造方法では、以上のようにして、高価で高品質な単結晶ＳｉＣ基板の使用量を減らすことで低コスト化を図っている。
【００１０】
また、図４のような基板の縦方向に電流を流すタイプのＳｉＣ半導体装置では、単結晶ＳｉＣ層を搭載する支持基板が電流経路となるため、支持基板の材料は低抵抗であることが求められている。このため、特許文献１では、例えば、不純物を高濃度に含有するＳｉＣやＳｉ、もしくは金属を用いて支持基板を構成することが提案されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００２−２８０５３１号公報
【特許文献２】特開２０１０−６２３４８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記特許文献１の製造方法では、水素イオンを注入した単結晶ＳｉＣ基板をベース基板に接合した後ダメージ層で剥離し、次に剥離した単結晶ＳｉＣ層上に堆積法によって支持基板を形成し、その後ベース基板を除去してＳｉＣ半導体基板を形成している。このため、最終的な形状であるＳｉＣ半導体基板に不要なベース基板が中間介在物として必要になり、ベース基板自体のコストは勿論のこと単結晶のＳｉＣ領域を単結晶ＳｉＣ基板から一旦ベース基板に移した後に支持基板に移すという２段階の手順が必要となるためにその工程も煩雑となる。したがって、製造工程を十分に簡略化することができないため、十分な低コストとは言えず、更に安価なＳｉＣ半導体基板が望まれている。
【００１３】
また、特許文献１および２の製造方法では、支持基板を堆積法により形成しているため、十分な膜厚を得るのに長い時間を要するという問題がある。これは、プロセスコストの増大を引き起こし、本来の目的である低コスト化を妨げることになる。
【００１４】
さらに、特許文献１の製造方法で製造されたＳｉＣ半導体基板は、その後、単結晶ＳｉＣ層上に活性層（図４中ｎ−型ドリフト層Ｊ２）が形成され、続いて、酸化膜等のマスクを用いた不純物のイオン注入や熱処理工程等が行われて図４に示すＳｉＣ半導体装置が製造される。この場合、支持基板としてタングステン等の金属を用いた場合には、薬品によってマスクを洗浄および除去する際に支持基板が溶解してしまうという問題がある。
【００１５】
本発明は上記点に鑑みて、縦型の半導体素子の形成が可能で、かつ高品質な単結晶ＳｉＣ基板の使用量を減らすことが可能であるＳｉＣ半導体基板の製造方法およびＳｉＣ半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記目的を達成するため、請求項１に記載の発明では、単結晶ＳｉＣ基板（１０）を用意する工程と、単結晶ＳｉＣ基板（１０）の主表面から水素イオンを注入してダメージ層（１１）を形成するダメージ層形成工程と、単結晶ＳｉＣより比抵抗が低い材料で構成された基板（１ａ）を用意する工程と、基板（１ａ）をＳｉＣ組成薄膜（１ｂ）で被覆して支持基板（１）を形成する工程と、単結晶ＳｉＣ基板（１０）の主表面に支持基板（１）を接合する接合工程と、熱処理することにより、ダメージ層（１１）で単結晶ＳｉＣ基板（１０）を剥離し、単結晶ＳｉＣ基板（１０）の一部によって構成される単結晶ＳｉＣ層（２）を支持基板（１）上に備えた構造とする剥離工程と、を含む工程を行うことを特徴としている。
【００２６】
このような製造方法により、単結晶ＳｉＣ層（２）と、支持基板（１）とが一体となったＳｉＣ半導体基板を製造することができる。このようなＳｉＣ半導体基板は、単結晶ＳｉＣ基板（１０）を剥離することによって単結晶ＳｉＣ層（２）を構成したものであるため、高品質な単結晶ＳｉＣ基板の使用量を減らすことが可能となる。また、ベース基板のような中間介在物を必要とすることもない。したがって、製造コストの低減を図ることができる。
【００２７】
また、基板（１ａ）をＳｉＣ組成薄膜（１ｂ）で被覆して支持基板（１）を形成しているため、支持基板（１）を用いてマスクの洗浄および除去を含む工程を行ってＳｉＣ半導体装置を形成する場合、基板（１ａ）が薬品に溶解することを抑制することができる。
【００２８】
そして、請求項２に記載の発明のように、接合工程では、剥離工程のときの熱処理温度以下の温度と圧力を加えて接合することが好ましい。接合工程の際に、剥離工程のときの熱処理温度より高い温度を加えると、単結晶ＳｉＣ基板（１０）がダメージ層（１１）で分離した後に再び接合してしまい、その後に熱処理を行っても単結晶ＳｉＣ基板（１０）から単結晶ＳｉＣ層（２）を剥離することができなくなるためである。
【００２９】
また、請求項３に記載の発明のように、支持基板（１）を形成する工程では、基板（１ａ）を覆う状態でＳｉＣ組成粉末（１５）を配置し、加圧・加熱処理することでＳｉＣ組成粉末（１５）を焼結体化させると同時に基板（１ａ）と一体化させて支持基板（１）を形成することができる。
【００３０】
そして、請求項４に記載の発明のように、支持基板（１）を形成する工程では、化学的気相成長法又は物理的気相成長法により基板（１ａ）を被覆するＳｉＣ組成薄膜（１ｂ）を形成することができる。
【００３１】
さらに、請求項５に記載の発明のように、剥離工程の後に、単結晶ＳｉＣ層（２）上にＳｉＣをエピタキシャル成長させて活性層（３）を形成する工程を行い、基板（１ａ）として、活性層（３）が形成されるときの温度以上の耐熱性を有するものを用意することができる。
【００３２】
また、請求項６に記載の発明のように、請求項５に記載の製造方法で形成されたＳｉＣ半導体基板を用意し、このＳｉＣ半導体基板に熱処理を含む工程を行って縦型の半導体素子の構成要素（４〜９）を形成する工程を行い、基板（１ａ）として、半導体素子の構成要素（４〜９）が形成されるときの温度以上の耐熱性を有するものを用意することができる。
【００３３】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１実施形態におけるＳｉＣ半導体装置の断面構成を示す図である。
【図２】図１に示すＳｉＣ半導体装置に用いられるＳｉＣ半導体基板の製造工程を示す断面図である。
【図３】本発明の第２実施形態におけるＳｉＣ半導体基板の製造工程を示す断面図である。
【図４】従来のＳｉＣ半導体装置の断面構成を示す図である。
【発明を実施するための形態】
【００３５】
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本発明の第１実施形態におけるＳｉＣ半導体基板に縦型の半導体素子を形成したＳｉＣ半導体装置の断面構成を示す図である。
【００３６】
図１に示されるように、本実施形態のＳｉＣ半導体装置は、支持基板１の主表面に単結晶ＳｉＣ基板から剥離したｎ＋型ＳｉＣ層２が備えられ、ｎ＋型ＳｉＣ層２の表面にＳｉＣからなるｎ−型ドリフト層３がエピタキシャル成長させられたＳｉＣ半導体基板を用いて構成されている。なお、本実施形態では、ｎ＋型ＳｉＣ層２が本発明の単結晶ＳｉＣ層に相当しており、ｎ−型ドリフト層３が本発明の活性層に相当している。
【００３７】
ｎ−型ドリフト層３の表層部における所定領域には、所定深さを有するｐ型ベース領域４が離間して形成されている。また、ｐ型ベース領域４の表層部には、ｐ型ベース領域４よりも浅い高不純物濃度のｎ＋型ソース領域５が形成されている。
【００３８】
さらに、ｎ＋型ソース領域５とｎ−型ドリフト層３の間におけるｐ型ベース領域４の表面部およびｎ−型ドリフト層３の表面には、シリコン酸化膜等で構成されたゲート絶縁膜６が形成され、ゲート絶縁膜６の上にはゲート電極７が形成されている。また、ゲート電極７は図示しない層間絶縁膜にて覆われており、層間絶縁膜に形成されたコンタクトホールを通じてｎ＋型ソース領域５およびｐ型ベース領域４に電気的に接続されるソース電極８が形成されている。そして、支持基板１の裏面側には、ドレイン電極９が形成されている。
【００３９】
すなわち、本実施形態のＳｉＣ半導体装置は、上記ｐ型ベース領域４やｎ＋型ソース領域５等の構成要素を含んで構成される縦型の半導体素子としてパワーＭＯＳＦＥＴが形成されたものである。
【００４０】
支持基板１は、基板１ａと、基板１ａとｎ＋型ＳｉＣ層２との間および基板１ａとドレイン電極９との間に配置されたＳｉＣ組成薄膜１ｂとを有して構成されている。具体的には、基板１ａは、単結晶ＳｉＣよりも比抵抗が低い材料であって、ｎ−型ドリフト層３が形成されるときの温度およびｐ型ベース領域４やｎ＋型ソース領域５等の半導体素子の構成要素が形成されるときの温度以上の耐熱性を有する材料、つまりこれらの温度以上の温度に融点を有する材料を用いて構成されている。さらに、好ましくは、基板１ａは、比抵抗が１０ｍΩ・ｃｍ以下である材料を用いて構成されるのがよい。本実施形態では、基板１ａは、比抵抗が３５．９μΩ・ｃｍであり、融点が３９８５℃である炭化タンタル粉末を焼結したものが用いられている。すなわち、本発明の基板１ａとは、焼結体を含むものである。以上説明したように、図１に示すＳｉＣ半導体装置が構成されている。
【００４１】
このように構成された縦型の半導体素子を備えたＳｉＣ半導体装置は、単結晶ＳｉＣ基板を剥離することによってｎ＋型ＳｉＣ層２を構成したものであり、高品質な単結晶ＳｉＣ基板の使用量を減らすことが可能な構造となる。また、本実施形態では、支持基板１を構成する基板１ａを焼結体にて構成しているため、材料の複合化や粒径の制御によって電気伝導性や熱膨張係数、切削の容易さに関わる機械的特性を容易に制御することができる。
【００４２】
次に、上記ＳｉＣ半導体装置に用いられるＳｉＣ半導体基板の製造方法について説明する。図２は、本実施形態におけるＳｉＣ半導体基板の製造工程を示す断面図である。
【００４３】
まず、図２（ａ）に示されるように、高品位かつ表面が平坦であり、板厚が約４００μｍ〜６００μｍであるｎ＋型の単結晶ＳｉＣ基板１０を用意する。そして、図２（ｂ）に示されるように、この単結晶ＳｉＣ基板１０の主表面に対して水素イオンを注入し、単結晶ＳｉＣ基板１０に水素と結晶欠陥が高密度に偏析するダメージ層１１を形成する。例えば、加速エネルギー２００ｋｅＶ、ドーズ量２．０×１０１７／ｃｍ２で単結晶ＳｉＣ基板１０の主表面に水素イオンを注入することにより、約１．３μｍ程度の深さにダメージ層１１を形成する。
【００４４】
なお、ダメージ層１１の深さは、加速エネルギーを適宜変更することにより変更可能である。
また、イオン注入時にチャネリング防止用のキャップ酸化膜を単結晶ＳｉＣ基板１０の表面に形成しておき、イオン注入後に除去するようにしても良い。この場合、キャップ酸化膜により単結晶ＳｉＣ基板１０の主表面にコンタミネーションが付着することを抑制することもできる。
【００４５】
また、図２（ｃ）に示されるように、図２（ａ）および（ｂ）とは別工程において、例えばカーボン製の型を構成する中空円柱状のダイ１２と、ダイ１２の中空部と同径とされた円柱状のパンチ１３を用意する。そして、ダイ１２の中空部内に炭化タンタル粉末１４を配置すると共に、パンチ１３を炭化タンタル粉末１４を挟むように配置し、４．０ｋＮ／ｃｍ２の圧力と１６００℃の温度を１０分間加えて、図２（ｄ）に示されるように、炭化タンタルで構成された焼結体からなる基板１ａを形成する。このような焼結化処理は放電プラズマ焼結装置やホットプレス装置のような圧力と温度を同時に付加できる装置によって行うことができる。
【００４６】
その後、図２（ｅ）に示されるように、ダイ１２の中空部内に周囲がＳｉＣ組成粉末１５で覆われる状態で上記基板１ａを配置すると共に、パンチ１３をＳｉＣ組成粉末１５を挟むように配置する。そして、４．０ｋＮ／ｃｍ２の圧力と１６００℃の温度を１０分間加えてＳｉＣ組成粉末１５を焼結体に変化させて基板１ａと一体化させ、図２（ｆ）に示されるように、基板１ａが数μｍ〜数十μｍのＳｉＣ組成薄膜１ｂで覆われた支持基板１を形成する。
【００４７】
なお、ＳｉＣ組成粉末１５は市販されているものであっても、メカニカルアロイング等で珪素と炭素から合成したものでも良い。また、ＳｉＣ組成薄膜１ｂの抵抗を下げるために炭化チタン等の不純物が添加されていてもよい。
【００４８】
その後、単結晶ＳｉＣ基板１０の主表面（ダメージ層１１を形成する水素イオンの注入を行った一面）と、支持基板１のいずれか一方の面を研削等で平坦化する。例えば、＃６００の砥石で粗研削をした後、＃３００００の砥石で仕上げ研削を行い、表面粗度Ｒａが５ｎｍ以下になるまで平坦化加工を行う。さらに、この平坦化工程においては、より目の細かい砥石による研削や化学的機械的研磨法等を用いて表面粗度Ｒａがさらに低くなるようにしても良い。
【００４９】
次に、図２（ｇ）に示されるように、ダイ１２の中空部内に支持基板１およびダメージ層１１を形成しておいた単結晶ＳｉＣ基板１０を配置する。具体的には、支持基板１のうちの平坦化工程を行った側の一面と、単結晶ＳｉＣ基板１０の主表面とが向かい合うように配置する。そして、パンチ１３を支持基板１と単結晶ＳｉＣ基板１０とを挟むように配置し、４．０ｋＮ／ｃｍ２の圧力と８００℃の温度を３０分間加えて支持基板１と単結晶ＳｉＣ基板１０との接合を行って単結晶ＳｉＣ基板１０と支持基板１とを一体化させる。
【００５０】
なお、この工程で加えられる８００℃の温度は、単結晶ＳｉＣ基板１０がダメージ層１１で完全に剥離する温度以下の温度である。すなわち、後述の図２（ｈ）では、９００℃の温度を３０分間加えることにより単結晶ＳｉＣ基板１０をダメージ層１１にて剥離するが、図２（ｇ）の工程において、例えば、１０００℃の温度を３０分間加えて支持基板１と単結晶ＳｉＣ基板１０とを接合しようとすると、加圧しているため、単結晶ＳｉＣ基板１０はダメージ層１１で分離（剥離）した後に再び接合してしまい、その後に加熱しても単結晶ＳｉＣ基板１０からｎ＋型ＳｉＣ層２が剥離しなくなるためである。このため、支持基板１と単結晶ＳｉＣ基板１０との接合工程は、単結晶ＳｉＣ基板１０がダメージ層１１で完全に剥離する温度より低い温度で行う。
【００５１】
続いて、図２（ｈ）に示されるように、一体化した支持基板１と単結晶ＳｉＣ基板１０とをダイ１２およびパンチ１３から取り出し、真空中またはアルゴン等の不活性ガス雰囲気中にて９００℃の温度を３０分間加えて単結晶ＳｉＣ基板１０をダメージ層１１にて剥離する。これにより、ｎ＋型ＳｉＣ層２が接合された支持基板１が得られる。
【００５２】
なお、ダメージ層１１にて分離された単結晶ＳｉＣ基板１０の残部は再度水素イオンを注入して新たなｎ＋型ＳｉＣ層２を形成するためのＳｉＣ素材として再利用される。また、真空中または不活性ガス中にて剥離工程を行うことにより、ｎ＋型ＳｉＣ層２の表面に酸化膜が形成されることを抑制することができる。
【００５３】
次に、図２（ｉ）に示されるように、支持基板１に接合されたｎ＋型ＳｉＣ層２側の表面、つまりｎ＋型ＳｉＣ層２のうち支持基板１と接合された一面と反対側の一面に対して研磨や水素エッチング等を行い、ダメージ領域を除去する。そして、低不純物濃度のＳｉＣを約１６００℃の成長温度にてエピタキシャル成長させてｎ−型ドリフト層３を形成する。このとき、単結晶のｎ＋型ＳｉＣ層２の表面にｎ−型ドリフト層３を形成しているため、ｎ−型ドリフト層３の結晶性はｎ＋型ＳｉＣ層２の結晶性が引き継がれて単結晶のＳｉＣとなる。
【００５４】
以上の工程により、活性領域となる単結晶のＳｉＣで構成されたｎ＋型ＳｉＣ層２およびｎ−型ドリフト層３と、支持基板１とが一体となったＳｉＣ半導体基板が製造される。なお、この状態のＳｉＣ半導体基板は、基板１がＳｉＣ組成薄膜１ｂで被覆された状態であり、言い換えるとウェハ状態である。
【００５５】
そして、上記製造工程により得られたＳｉＣ半導体基板に対して周知のデバイス形成プロセスを実施して縦型の半導体素子を形成することにより、図１に示すＳｉＣ半導体装置が製造される。すなわち、ｎ−型ドリフト層３に対して酸化膜等のマスクを用いて不純物をイオン注入し、約１６５０℃で熱処理を行うことでｐ型ベース領域４およびｎ＋型ソース領域５を形成する。その後、熱酸化等によってゲート絶縁膜６を形成すると共に、ドープトＰｏｌｙ−Ｓｉの成膜およびパターニングによりゲート電極７を形成する。そして、層間絶縁膜の形成工程、コンタクトホールの形成工程、ソース電極８の形成工程、ゲート配線のパターニング工程、ドレイン電極９の形成工程等を行い、適宜ダイシングカットすることにより、図１に示すＳｉＣ半導体装置が製造される。
【００５６】
以上説明したように、本実施形態のＳｉＣ半導体基板の製造方法によれば、活性領域となる単結晶のＳｉＣで構成されたｎ＋型ＳｉＣ層２およびｎ−型ドリフト層３と、支持基板１とが一体となった縦型の半導体素子が形成可能なＳｉＣ半導体基板を製造することができる。このようなＳｉＣ半導体基板は、単結晶ＳｉＣ基板１０を剥離することによってｎ＋型ＳｉＣ層２を構成したものであるため、高品質な単結晶ＳｉＣ基板１０の使用量を減らすことが可能となる。また、ベース基板のような中間介在物を必要とすることもなく、製造コストの低減を図ることができる。
【００５７】
また、従来のＳｉＣ半導体装置では、基板抵抗をできるだけ低くするためにｐ型ベース領域４およびｎ＋型ソース領域５等を形成した後に基板の裏面を研削して薄板化する処理がなされるが、単結晶ＳｉＣ基板は単結晶ＳｉＣの機械的性質により研削に時間がかかるという問題があった。しかしながら、本実施形態のように、支持基板１の基礎となる基板１ａの比抵抗を１０ｍΩ・ｃｍ以下とすることで薄板化しなくても良いことや、研削する場合であっても裏面のＳｉＣ組成薄膜１ｂの被覆が薄いことおよび支持基板１の基礎である基板１ａがＳｉＣより硬度の低い炭化タンタルであること等により、単結晶ＳｉＣと比較して研削性を向上させることができ、研削にかかる時間を短縮することができる。なお、ＳｉＣ組成薄膜１ｂは基板１ａに対して比抵抗は高いものの、十分にその厚さが薄いために抵抗としては問題にならない。
【００５８】
さらに、支持基板１は、基板１ａが耐薬品性の高いＳｉＣ組成薄膜１ｂで被覆されている。このため、マスクの洗浄および除去を行う際に基板１ａが薬品に溶解することを抑制することができる。すなわち、基板１ａとしてＳｉＣより耐薬品性の低い材料、例えば、上記炭化タンタル等を利用することができ、材料の選択性を広くすることができる。
【００５９】
また、基板１ａは、ｎ−型ドリフト層３が形成されるときの温度およびｐ型ベース領域４およびｎ＋型ソース領域５等の半導体素子の構成要素が形成されるときの温度以上の耐熱性を有する材料を用いて構成されているため、これらの工程の際に温度制限を特に設ける必要はなく、従来通りのデバイス形成プロセスを行うことができる。このため、製造工程が複雑になることもない。
【００６０】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態のＳｉＣ半導体装置は、支持基板１の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図３は、本実施形態におけるＳｉＣ半導体基板の製造工程を示す図である。
【００６１】
まず、図３（ａ）および図３（ｂ）に示されるように、図２（ａ）および図２（ｂ）と同様に、高品位かつ表面が平坦なｎ＋型の単結晶ＳｉＣ基板１０を用意し、この単結晶ＳｉＣ基板１０の主表面に対して水素イオンを注入する工程を行う。
【００６２】
また、図３（ｃ）に示されるように、市販のタングステン板を基板形状に加工したタングステン基板１ａを用意し、図３（ｄ）に示されるように、化学的気相成長法によりタングステン基板１ａをＳｉＣ組成薄膜１ｂにて被覆して支持基板１を形成する。なお、ＳｉＣ組成薄膜１ｂは、スパッタ装置等を用いて物理的気相成長法等で構成してもよい。また、ＳｉＣ組成薄膜１ｂは、窒素等の任意の不純物を導入することにより抵抗値を任意に変化させてもよい。次に、図２（ｆ）の工程と同様に、支持基板１のいずれか一方の面を研削等で平坦化する。
【００６３】
その後は、図３（ｅ）〜（ｇ）に示されるように、図２（ｇ）〜（ｉ）と同様に、ダイ１２の中空部内に支持基板１および単結晶ＳｉＣ基板１０を配置して接合し、単結晶ＳｉＣ基板１０をダメージ層１１にて分離する。そして、支持基板１に接合されたｎ＋型ＳｉＣ層２側の表面に低不純物濃度のＳｉＣをエピタキシャル成長してｎ−型ドリフト層３を形成することにより、ＳｉＣ半導体基板が製造される。
【００６４】
以上説明したように、本実施形態では、基板１を形成する焼結工程を無くすことができ、上記第１実施形態と比較して製造工程を簡略化することができる。また、本実施形態のように、基板１ａとしてタングステン板を用いた場合には、タングステンとＳｉＣの熱膨張係数が約４．５×１０−６／Ｋ程度とほぼ一致するため、ｎ−型ドリフト層３を形成するときや不純物領域を形成するときに接合面に応力が発生することを抑制でき、支持基板１およびｎ＋型ＳｉＣ層２の反りや割れを抑制することができる。
【００６５】
さらに、基板１ａをタングステンのような金属材料としてＳｉＣ半導体装置を構成した場合、支持基板１のうちｎ＋型ＳｉＣ層２側と反対側の裏面に配置されたＳｉＣ組成薄膜１ｂを研削等で除去することにより、裏面に形成されるドレイン電極９とのコンタクト抵抗は金属同士の接触となるため低抵抗とすることが可能となる。
【００６６】
（他の実施形態）
上記第１実施形態では、基板１ａを構成する焼結体を炭化タンタルにて構成したものを説明し、上記第２実施形態では、基板１ａをタングステン板を用いて構成した例について説明した。しかしながら、これらの材料は単なる一例を示したにすぎず、他の材料、例えば、多結晶または非晶質のＳｉＣ、炭素、金属炭化物、金属窒化物、金属硼化物、導電性セラミックス、高融点金属の少なくともいずれか一つを主成分とする材料を用いて焼結体を形成することができるし、これらの材料を用いて形成された基板を用いることができる。そして、これらの材料の中でもより好ましくは、上記第２実施形態で説明したタングステンのように、ＳｉＣと熱膨張係数が近いものを用いるのがよい。具体的には、炭化タングステン、金属モリブデン等が挙げられる。なお、これらの材料は、単結晶ＳｉＣよりも比抵抗の低い材料である。
【００６７】
また、上記第１実施形態では焼結によりＳｉＣ組成薄膜１ｂを基板１ａと一体化させる方法について説明したが、上記第２実施形態のように、化学的気相成長法または物理的気相成長法により基板１ａにＳｉＣ組成薄膜１ｂを配置してもよい。同様に、上記第２実施形態において、タングステン基板１ａに焼結によりＳｉＣ組成薄膜１ｂを配置してもよい。
【００６８】
さらに、上記各実施形態では、真空中または不活性ガス雰囲気中で剥離工程を行う例について説明したが、例えば、大気中で剥離工程を行うこともできる。
【００６９】
そして、上記各実施形態では、ＳｉＣ半導体基板に対して縦型の半導体素子としてパワーＭＯＳＦＥＴを形成したものを例に挙げて説明したが、例えば、縦型の半導体素子として、ショットキーバリアダイオード等を形成することもできる。すなわち、上記各実施形態の製造方法によって製造したＳｉＣ半導体基板は、このような縦型の半導体素子の形成にも適しており、このような縦型の半導体素子を形成する場合にも上記各実施形態と同様の効果を得ることができる。
【００７０】
また、上記各実施形態では、ｎ＋型ＳｉＣ層２の上にｎ−型ドリフト層３を形成した構造について説明したが、ｐ＋型ＳｉＣ層の上にｎ−型ドリフト層を形成するＳｉＣ半導体基板を上記のような製造方法によって製造しても構わない。また、上記各実施形態ではｎチャネルタイプの縦型半導体素子を例に挙げたが、各部の導電型を逆にしたｐチャネルタイプの縦型半導体素子を製造しても良い。
【００７１】
さらに、上記各実施形態では、支持基板１と単結晶ＳｉＣ基板１０との接合を４．０ｋＮ／ｃｍ２の圧力と８００℃の温度を３０分間加えて行う例について説明したが、例えば、常温直接接合により行うこともできる。すなわち、まず、支持基板１と単結晶ＳｉＣ基板１０とを真空チャンバ内に搬送し、真空チャンバ内の圧力が２×１０−６Ｐａ以下になるまで真空引きする。その後、支持基板１のうちの平坦化工程を行った側の一面、および単結晶ＳｉＣ基板１０の主表面（ダメージ層１１を形成する水素イオンの注入を行った側の一面）に対して１分間アルゴンイオンを照射して表面をエッチングし、表面の不純物の除去および表面の活性化を行う。続いて、支持基板１および単結晶ＳｉＣ基板１０のうちアルゴンイオンが照射された面同士を向かい合わせ、２００℃の温度と４．０ｋＮ／ｃｍ２の圧力を１０分間加えて支持基板１と単結晶ＳｉＣ基板１０とを接合することもできる。
【符号の説明】
【００７２】
１      支持基板
１ａ    基板
１ｂ    ＳｉＣ組成薄膜
２      ｎ＋型ＳｉＣ層
３      ｎ−型ドリフト層
４      ｐ型ベース領域
５      ｎ＋型ソース領域
６      ゲート絶縁膜
７      ゲート電極
８      ソース電極
９      ドレイン電極
１０    単結晶ＳｉＣ基板
１１    ダメージ層
１２    ダイ
１３    パンチ
１４    炭化タンタル粉末
１５    ＳｉＣ組成粉末
【図１】
0005477302.tif 000002
【図２】
0005477302.tif 000003
【図３】
0005477302.tif 000004
【図４】
0005477302.tif 000005