(57)【特許請求の範囲】
【請求項１】
基板上に、
互いに交差して配設された複数の走査配線及び複数の信号配線と、
各々が、電磁波が照射されることにより電荷が発生する半導体層、前記半導体層の前記電磁波が照射される照射面側に前記電磁波に対して透過性を有する導電性部材により形成され、当該半導体層に対してバイアス電圧を印加する第１電極、及び前記半導体層の前記電磁波に対する非照射面側に形成され、当該半導体層に発生した電荷を収集する第２電極を備えたセンサ部を含み、２次元状に配列された複数の画素と、
前記センサ部と絶縁膜を介して設けられ、前記バイアス電圧を供給するための共通電極配線と、
前記第１電極と前記共通電極配線とを接続する複数のコンタクトと、
を備え、
前記第１電極が隣接する他の何れかの第１電極と電気的に接続され、
前記複数のコンタクトは、前記第１電極が電気的に接続された一群のセンス部毎に各々前記絶縁膜に設けられ、各一群のセンサ部毎に、当該一群のセンサ部に属するセンサ部の数よりも少ない数の接続箇所で前記絶縁膜に形成されたコンタクトホールを介して当該一群のセンサ部に属する何れかのセンサ部の第１電極と前記共通電極配線とを接続し、
前記共通電極配線は、前記第２電極の前記電磁波に対する非照射面側に形成されており、かつ、複数の前記第２電極と前記絶縁膜を介して設けられ、
前記複数のコンタクトは、前記電磁波の下流側から前記絶縁膜に形成されたコンタクトホールを介して前記第１電極と前記共通電極配線とを接続し、
前記センサ部は、前記半導体層及び前記第２電極が前記コンタクトホールから所定距離を隔てて形成されている
電磁波検出素子。
【請求項２】
さらに、前記第２電極で収集された電荷を前記信号配線に読み出すスイッチ素子を複数備えた
請求項１に記載の電磁波検出素子。
【請求項３】
さらに、前記スイッチ素子が、前記第２電極の前記電磁波に対する非照射面側に形成されている
請求項２に記載の電磁波検出素子。
【請求項４】
前記信号配線と前記共通電極配線とが同一層に形成されている
請求項１から請求項３の何れか１項に記載の電磁波検出素子。
【請求項５】
前記スイッチ素子は、前記信号配線と電気的に接続するソース電極、及び前記第２電極と電気的に接続するドレイン電極を備え、
前記信号配線、前記共通電極配線、前記ソース電極、及び前記ドレイン電極は同一層に形成されている
請求項２または請求項３に記載の電磁波検出素子。
【請求項６】
前記複数の走査配線と前記共通電極配線とを互いに絶縁し、前記複数の走査配線と前記共通電極配線との間に設けられ、複数の前記センサ部と前記共通電極配線とを絶縁する前記絶縁膜とは異なる第２の絶縁膜をさらに備えた
請求項４または請求項５に記載の電磁波検出素子。
【請求項７】
前記基板上に、
前記複数の走査配線と、
前記第２の絶縁膜と、
前記複数の信号配線及び前記共通電極配線と、
前記絶縁膜と、
前記第２電極と、
前記半導体層と、
前記第１電極と、
がこの順に積層された
請求項６に記載の電磁波検出素子。
【請求項８】
前記信号配線と前記走査配線とが異なる層に形成され、かつ、前記信号配線と前記共通電極配線とが異なる層に形成されている
請求項１から請求項３の何れか１項に記載の電磁波検出素子。
【請求項９】
前記複数のセンサ部は、前記走査配線方向又は前記信号配線方向の一方向に沿って前記第１電極が電気的に接続され、
前記複数のコンタクトは、前記一方向に対してセンサ部所定個分ずつの間隔で、且つ前記走査配線方向又は前記信号配線方向の他方向に対して１ライン又は複数ライン毎に前記一方向に配置位置をずらして設けられている
請求項１から請求項８の何れか１項に記載の電磁波検出素子。
【請求項１０】
前記共通電極配線は、前記信号配線方向に沿って複数配設され、
前記複数のセンサ部は、前記信号配線方向に沿って前記第１電極が電気的に接続され、当該第１電極を電気的に接続する接続部位が前記信号配線と交差しないように配置されている
請求項１から請求項９の何れか１項に記載の電磁波検出素子。
【請求項１１】
前記走査配線は、前記共通電極配線が形成された配線層よりも絶縁膜を介して前記電磁波の下流側に形成された配線層により形成されており、
前記コンタクトホールは、前記走査配線が形成された領域の前記照射面側の位置に形成されている
請求項１から請求項１０の何れか１項に記載の電磁波検出素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁波検出素子に係り、特に、互いに交差して配設された複数の走査配線及び複数の信号配線の各交差部に対応してセンサ部が設けられ、画像を検出するＴＦＴアクティブマトリクス基板を用いた電磁波検出素子に関する。
【背景技術】
【０００２】
近年、ＴＦＴ（Thin film transistor）アクティブマトリックス基板上にＸ線感応層を配置し、Ｘ線情報を直接デジタルデータに変換できるＦＰＤ（flat panel detector）等の放射線画像検出装置が実用化されている。このＦＰＤは、従来のイメージングプレートに比べて、即時に画像を確認でき、動画も確認できるといったメリットがあり、急速に普及が進んでいる。
【０００３】
この種の放射線画像検出装置は、種々のタイプのものが提案されており、例えば、放射線を直接電荷に変換して蓄積する直接変換方式や、放射線を一度ＣｓＩ：Ｔｌ、ＧＯＳ（Ｇｄ２Ｏ２Ｓ：Ｔｂ）などのシンチレータで光に変換し、変換した光を半導体層で電荷に変換して蓄積する間接変換方式がある（例えば、本願出願人による特許文献１）。
【０００４】
一例として、図１２には、間接変換型の放射線画像検出装置に用いられる電磁波検出素子１０’の１画素単位の構造を示す平面図が示されており、図１３には、図１２のＡ−Ａ線断面図が示されている。
【０００５】
図１２に示すように、電磁波検出素子１０’は、互いに交差して配設された複数の走査配線１０１’及び複数の信号配線３’の各交差部に対応してセンサ部１０３’が設けられている。
【０００６】
このセンサ部１０３’は、図１３に示されるように、光が照射されることにより電荷が発生する半導体層６’、半導体層６’の光が照射される照射面側に光透過性を有する導電性部材により形成され、当該半導体層６’に対してバイアス電圧を印加する上部電極７’、及び半導体層６’の光の非照射面側に形成され、当該半導体層６’に発生した電荷を収集する下部電極１４’を備えている。
【０００７】
また、この電磁波検出素子１０’では、上部電極７にバイアス電圧を供給する共通電極配線２５’が半導体層６’の上層に配置されている。この共通電極配線２５’は、電荷を供給するため抵抗を低くする必要があるため、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とする低抵抗配線材料を用いて形成される。
【０００８】
また、特許文献２には、透明導電部材からなる上部電極を各々接続し、共通電極配線の機能も兼ねるようにする技術が記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−１３７０８０号公報
【特許文献２】米国特許５，７７７，３５５号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、図１３に示されるように、共通電極配線２５’を半導体層６’の照射面側に配置した場合、共通電極配線２５’と上部電極７’を接続するためコンタクト部２７’が必要であるが、このコンタクト部２７’によって光の利用効率が低下する、という問題点があった。
【００１１】
すなわち、コンタクト部２７’の中央には、コンタクトホール２７Ａ’が配置されており、共通電極配線２５’と上部電極７’のコンタクト抵抗を低く抑制するため、また、電磁波検出素子１０’を製造する際のフォトリソグラフィー工程の製造歩留まりの観点から、コンタクトホール２７Ａ’のサイズは、４×４μｍ以上、好ましくは８×８μｍ以上が必要である。また、コンタクト部２７’では、共通電極配線２５’と上部電極７’を電気的に接続するコンタクトパッド２７Ｂ’をコンタクトホール２７Ａ’よりも大きくする必要があるため、コンタクト部２７’のサイズは１０×１０μｍ、好ましくは１５×１５μｍ以上が必要であった。
【００１２】
ここで、この問題点を解決するために、上記特許文献２に記載の技術を用いて透明導電部材からなる上部電極７’を各々接続して共通電極配線の機能も兼ねさせることが考えられる。
【００１３】
しかしながら、通常、透明導電部材の抵抗率は、低抵抗配線材料の５０〜２００倍と非常に大きく、上部電極７’を各々接続して共通電極配線の機能を兼ねた場合、共通電極配線の配線負荷（抵抗、容量）が増加して所望の応答が実現できない。このため、上部電極７’を各々接続して共通電極配線の機能を兼ねさせることはできない。
【００１４】
また、発明者は、共通電極配線２５’を半導体層６’よりも電磁波照射面の下流に配置する構造を提案している。
【００１５】
一例として、図１４には、共通電極配線２５’を半導体層６’よりも電磁波照射面の下流に配置した電磁波検出素子１０’の１画素単位の構造を示す平面図が示されており、図１５（Ａ）には、図１４のＡ−Ａ線断面図が示されており、図１５（Ｂ）には、図１４のＢ−Ｂ線断面図が示されている。
【００１６】
本構造では、共通電極配線２５’による光利用効率の低下は発生しないが、各センサ部１０３’の上部電極７’にバイアス電圧を印加するため、各センサ部１０３’にそれぞれコンタクト部２２’を設けて共通電極配線２５’と各センサ部１０３’の上部電極７’とを各々電気的に接続している。特に、本構造では、従来構造に比べコンタクト部２２’近傍に半導体層６’を配置できないため、光の利用効率の低下が大きい。
【００１７】
なお、上記では、半導体層６’が光を検出対象としているため、光の利用効率について記載したが、検出対象が紫外線、赤外線を含む電磁波の何れであっても共通する課題である。
【００１８】
本発明は上記問題点を解消するためになされたものであり、センサ部での電磁波の利用効率の低下を抑制することができる電磁波検出素子を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記目的を達成するために、本発明の電磁波検出素子は、基板上に、互いに交差して配設された複数の走査配線及び複数の信号配線と、各々が、電磁波が照射されることにより電荷が発生する半導体層、半導体層の電磁波が照射される照射面側に電磁波に対して透過性を有する導電性部材により形成され、半導体層に対してバイアス電圧を印加する第１電極、及び半導体層の電磁波に対する非照射面側に形成され、半導体層に発生した電荷を収集する第２電極を備えたセンサ部を含み、２次元状に配列された複数の画素と、センサ部と絶縁膜を介して設けられ、バイアス電圧を供給するための共通電極配線と、第１電極と共通電極配線とを接続する複数のコンタクトと、を備え、第１電極が隣接する他の何れかの第１電極と電気的に接続され、複数のコンタクトは、第１電極が電気的に接続された一群のセンス部毎に各々絶縁膜に設けられ、各一群のセンサ部毎に、一群のセンサ部に属するセンサ部の数よりも少ない数の接続箇所で絶縁膜に形成されたコンタクトホールを介して一群のセンサ部に属する何れかのセンサ部の第１電極と共通電極配線とを接続し、共通電極配線は、第２電極の電磁波に対する非照射面側に形成されており、かつ、複数の第２電極と絶縁膜を介して設けられ、複数のコンタクトは、電磁波の下流側から絶縁膜に形成されたコンタクトホールを介して第１電極と共通電極配線とを接続し、センサ部は、半導体層及び第２電極がコンタクトホールから所定距離を隔てて形成されている。
【００２０】
なお、上記電磁波検出素子は、さらに、第２電極で収集された電荷を信号配線に読み出すスイッチ素子を複数備えた構成であってもよい。
【００２１】
また、上記電磁波検出素子は、さらに、スイッチ素子が、第２電極の電磁波に対する非照射面側に形成されていることが好ましい。
【００２２】
また、上記電磁波検出素子は、信号配線と共通電極配線とが同一層に形成されていることが好ましい。
【００２３】
また、上記電磁波検出素子のスイッチ素子は、信号配線と電気的に接続するソース電極、及び第２電極と電気的に接続するドレイン電極を備え、信号配線、共通電極配線、ソース電極、及びドレイン電極は同一層に形成されていることが好ましい。
【００２４】
また、上記電磁波検出素子は、複数の走査配線と共通電極配線とを互いに絶縁し、複数の走査配線と共通電極配線との間に設けられ、複数のセンサ部と共通電極配線とを絶縁する絶縁膜とは異なる第２の絶縁膜をさらに備えることが好ましい。
【００２５】
また、上記電磁波検出素子は、基板上に、複数の走査配線と、第２の絶縁膜と、複数の信号配線及び共通電極配線と、絶縁膜と、第２電極と、半導体層と第１電極と、がこの順に積層されていることが好ましい。
【００２６】
また、上記電磁波検出素子は、信号配線と走査配線とが異なる層に形成され、かつ、信号配線と共通電極配線とが異なる層に形成されていることが好ましい。
【００２７】
また、上記電磁波検出素子の複数のセンサ部は、走査配線方向又は信号配線方向の一方向に沿って第１電極が電気的に接続され、複数のコンタクトは、一方向に対してセンサ部所定個分ずつの間隔で、且つ走査配線方向又は信号配線方向の他方向に対して１ライン又は複数ライン毎に一方向に配置位置をずらして設けられていることが好ましい。
【００２８】
また、上記電磁波検出素子の共通電極配線は、信号配線方向に沿って複数配設され、複数のセンサ部は、信号配線方向に沿って第１電極が電気的に接続され、第１電極を電気的に接続する接続部位が信号配線と交差しないように配置されていることが好ましい。
【００２９】
また、上記電磁波検出素子の走査配線は、共通電極配線が形成された配線層よりも絶縁膜を介して電磁波の下流側に形成された配線層により形成されており、コンタクトホールは、走査配線が形成された領域の照射面側の位置に形成されていることが好ましい。
【００３０】
ここで、電磁波は上記センサ部で主として検出される電磁波を意味し、たとえば間接変換方式の放射線画像検出装置に用いられる電磁波検出素子の場合はシンチレータによって発せられる光がこれに相当する。したがって、半導体層のシンチレータと向き合う側が電磁波照射面となり、シンチレータとは反対側が電磁波の非照射面となる。一方、その他の配線層等についてはそのシンチレータ側を上流側、その反対側を下流側と表記するものとする。
【発明の効果】
【００３１】
本発明によれば、センサ部での電磁波の利用効率の低下を抑制することができる、という優れた効果を有する。
【図面の簡単な説明】
【００３２】
【図１】第１及び第２の実施の形態に係る放射線画像検出装置の全体構成を示す構成図である。
【図２】第１の実施の形態に係る電磁波検出素子の４画素単位の構成を示す平面図である。
【図３】第１の実施の形態に係る電磁波検出素子の線断面図である。
【図４】第１の実施の形態に係るシンチレータが貼り付けられた電磁波検出素子の線断面図である。
【図５】第１の実施の形態に係る電磁波検出素子の製造工程を説明するための図である。
【図６】第２の実施の形態に係る電磁波検出素子の４画素単位の構成を示す平面図である。
【図７】第２の実施の形態に係る電磁波検出素子の線断面図である。
【図８】第２の実施の形態に係るシンチレータが貼り付けられた電磁波検出素子の線断面図である。
【図９】第２の実施の形態に係る電磁波検出素子の４画素単位の他の構成を示す平面図である。
【図１０】他の形態に係る電磁波検出素子の１画素単位の構成を示す平面図である。
【図１１】他の形態に係る実施の形態に係る電磁波検出素子の線断面図である。
【図１２】従来の電磁波検出素子の１画素単位の構成を示す平面図である。
【図１３】従来の電磁波検出素子の線断面図である。
【図１４】共通電極配線を半導体層よりも電磁波照射面の下流に配置した電磁波検出素子の１画素単位の構成を示す平面図である。
【図１５】共通電極配線を半導体層よりも電磁波照射面の下流に配置した電磁波検出素子の線断面図である。
【発明を実施するための形態】
【００３３】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下では、本発明を、放射線画像検出装置１００に適用した場合について説明する。
【００３４】
［第１の実施の形態］
【００３５】
図１には、第１の実施の形態に係る放射線画像検出装置１００の全体構成が示されている。ただし、放射線を光に変換するシンチレータは省略されている。
【００３６】
同図に示すように、本実施の形態に係る放射線画像検出装置１００は、電磁波検出素子１０を備えている。
【００３７】
電磁波検出素子１０は、後述する上部電極と半導体層と下部電極を備え、照射された放射線をシンチレータで変換した光を受けて電荷を蓄積するセンサ部１０３と、センサ部１０３に蓄積された電荷を読み出すためのＴＦＴスイッチ４と、を含んで構成される画素が２次元状に多数設けられている。
【００３８】
また、電磁波検出素子１０には、上記ＴＦＴスイッチ４をＯＮ／ＯＦＦするための複数の走査配線１０１と、上記センサ部１０３に蓄積された電荷を読み出すための複数の信号配線３と、が互いに交差して設けられている。
【００３９】
各信号配線３には、当該信号配線３に接続された何れかのＴＦＴスイッチ４がＯＮされることによりセンサ部１０３に蓄積された電荷量に応じた電気信号が流れる。各信号配線３には、各信号配線３に流れ出した電気信号を検出する信号検出回路１０５が接続されており、各走査配線１０１には、各走査配線１０１にＴＦＴスイッチ４をＯＮ／ＯＦＦするための制御信号を出力するスキャン信号制御装置１０４が接続されている。
【００４０】
信号検出回路１０５は、各信号配線３毎に、入力される電気信号を増幅する増幅回路を内蔵している。信号検出回路１０５では、各信号配線３より入力される電気信号を増幅回路により増幅して検出することにより、画像を構成する各画素の情報として、各センサ部１０３に蓄積された電荷量を検出する。
【００４１】
この信号検出回路１０５及びスキャン信号制御装置１０４には、信号検出回路１０５において検出された電気信号に所定の処理を施すとともに、信号検出回路１０５に対して信号検出のタイミングを示す制御信号を出力し、スキャン信号制御装置１０４に対してスキャン信号の出力のタイミングを示す制御信号を出力する信号処理装置１０６が接続されている。
【００４２】
次に、図２及び図３を参照して、本実施形態に係る電磁波検出素子１０についてより詳細に説明する。なお、図２には、本実施形態に係る電磁波検出素子１０の４画素単位の構造を示す平面図が示されており、図３には、図２のＡ−Ａ線断面図が示されている。
【００４３】
図３に示すように、電磁波検出素子１０は、無アルカリガラス等からなる絶縁性の基板１上に、走査配線１０１、ゲート電極２が形成されており、走査配線１０１とゲート電極２は接続されている（図２参照。）。走査配線１０１及びゲート電極２が形成された配線層（以下、この配線層を「第１信号配線層」ともいう。）は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜を用いて形成されているが、これらに限定されるものではない。
【００４４】
この走査配線１０１及びゲート電極２上には、走査配線１０１及びゲート電極２を覆い一面に絶縁膜１５が形成されており、ゲート電極２上に位置する部位がＴＦＴスイッチ４におけるゲート絶縁膜として作用する。この絶縁膜１５は、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ（Chemical Vapor Deposition）成膜により形成される。
【００４５】
絶縁膜１５上のゲート電極２上には、半導体活性層８が島状に形成されている。この半導体活性層８は、ＴＦＴスイッチ４のチャネル部であり、例えば、アモルファスシリコン膜からなる。
【００４６】
これらの上層には、ソース電極９、及びドレイン電極１３が形成されている。このソース電極９及びドレイン電極１３が形成された配線層には、ソース電極９、ドレイン電極１３とともに、信号配線３が形成されている。ソース電極９は信号配線３に接続されている（図２参照。）。信号配線３、及びソース電極９が形成された配線層（以下、この配線層を「第２信号配線層」ともいう。）は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜が用いて形成されるが、これらに限定されるものではない。
【００４７】
このソース電極９及びドレイン電極１３と半導体活性層８との間にはコンタクト層（不図示）が形成されている。このコンタクト層は、不純物添加アモルファスシリコン等の不純物添加半導体からなる。これらによりスイッチング用のＴＦＴスイッチ４が構成される。
【００４８】
これら半導体活性層８、ソース電極９、ドレイン電極１３、及び信号配線３を覆い、基板１上の画素が設けられた領域のほぼ全面（ほぼ全領域）には、ＴＦＴ保護膜層１１が形成されている。このＴＦＴ保護膜層１１は、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ成膜により形成される。
【００４９】
このＴＦＴ保護膜層１１上には、塗布型の層間絶縁膜１２が形成されている。この層間絶縁膜１２は、低誘電率（比誘電率εｒ＝２〜４）の感光性の有機材料（例えば、ポジ型感光性アクリル系樹脂：メタクリル酸とグリシジルメタクリレートとの共重合体からなるベースポリマーに、ナフトキノンジアジド系ポジ型感光剤を混合した材料など）により１〜４μｍの膜厚で形成されている。本実施の形態に係る電磁波検出素子１０では、この層間絶縁膜１２によって層間絶縁膜１２上層と下層に配置される金属間の容量を低く抑えている。また、一般的にこのような材料は平坦化膜としての機能も有しており、下層の段差が平坦化される効果も有する。これにより、上層に配置される半導体層６の形状が平坦化されるため、半導体層６の凹凸による吸収効率の低下や、リーク電流の増加を抑制することができる。この層間絶縁膜１２及びＴＦＴ保護膜層１１には、ドレイン電極１３と対向する位置にコンタクトホール１６が形成されている。
【００５０】
層間絶縁膜１２上には、コンタクトホール１６を埋めつつ、画素領域を覆うようにセンサ部１０３の下部電極１４が形成されており、この下部電極１４は、ＴＦＴスイッチ４のドレイン電極１３と接続されている。この下部電極１４は、後述する半導体層６が１μｍ前後と厚い場合には導電性があれば材料に制限がほとんどない。このため、Ａｌ系材料、ＩＴＯ（酸化スズインジウム）など導電性の金属を用いて形成すれば問題ない。
【００５１】
一方、半導体層６の膜厚が薄い場合（０．２〜０．５μｍ前後）、半導体層６で光が吸収が十分でないため、ＴＦＴスイッチ４への光照射によるリーク電流の増加を防ぐため、遮光性メタルを主体とする合金、若しくは積層膜とすることが好ましい。
【００５２】
下部電極１４上には、フォトダイオードとして機能する半導体層６が形成されている。本実施の形態では、半導体層６として、ＰＩＮ構造のフォトダイオードを採用しており、下層からｎ＋層、ｉ層、ｐ＋層を順に積層して形成する。なお、本実施の形態では、下部電極１４を半導体層６よりも大きくしている。なお、半導体層６の膜厚が薄い場合（例えば、０．５μｍ以下の場合）には、ＴＦＴスイッチ４への光入射を防ぐ目的で、遮光性金属を配置してＴＦＴスイッチ４を覆うことが好ましい。
【００５３】
また、本実施の形態では、デバイス内部の光の乱反射によるＴＦＴスイッチ４への光進入を抑制するため、ＴＦＴスイッチ４のチャネル部から遮光性金属からなる下部電極１４の端部への間隔を５μｍ以上確保している。
【００５４】
層間絶縁膜１２及び半導体層６上には、各半導体層６部分で開口を持つように第１保護絶縁膜１７Ａが形成されている。第１保護絶縁膜１７ＡはＴＦＴ保護膜層１１と同じく、例えば、ＳｉＮx 等からなっており、例えば、ＣＶＤ成膜により形成される。
【００５５】
半導体層６及び第１保護絶縁膜１７Ａ上には、少なくとも第１保護絶縁膜１７Ａの開口部を覆うように上部電極７が形成されている。この上部電極７には、例えば、ＩＴＯやＩＺＯ（酸化亜鉛インジウム）などの光透過性の高い材料を用いている。
【００５６】
上部電極７、及び第１保護絶縁膜１７Ａ上層には、第２保護絶縁膜１７Ｂが配置されている。第２保護絶縁膜１７Ｂは、第１保護絶縁膜１７Ａと同じく、例えば、ＳｉＮx 等からなっており、例えば、ＣＶＤ成膜により形成される。
【００５７】
この第２保護絶縁膜１７Ｂ上には、共通電極配線２５がＡｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした合金あるいは積層膜で形成される。
【００５８】
さらに、第２保護絶縁膜１７Ｂには、共通電極配線２５と上部電極７を接続するためコンタクト部２７が設けられている。
【００５９】
このコンタクト部２７には、中央に第２保護絶縁膜１７Ｂの形成されたコンタクトホール２７Ａが設けられており、コンタクトホール２７Ａを覆うようにコンタクトパッド２７Ｂが設けられている。本実施の形態では、共通電極配線２５と上部電極７との抵抗値を小さく抑えるため、また、電磁波検出素子１０を製造する際のフォトリソグラフィー工程の製造歩留まりの観点から、コンタクトホール２７Ａのサイズを８×８μｍとし、共通電極配線２５と上部電極７と電気的に接続するコンタクトパッド２７Ｂのサイズを１５×１５μｍ（アライメントマージン±３．５μｍ）としている。
【００６０】
共通電極配線２５は、第２保護絶縁膜１７Ｂに設けられたコンタクト部２７を介して上部電極７と電気的に接続される。
【００６１】
また、本実施の形態に係る電磁波検出素子１０では、図２に示すように、信号配線方向に沿って２個ずつセンサ部１０３の上部電極７の一部を互いに延伸して、互いの上部電極７を電気的に接続させている。また、本実施の形態に係る電磁波検出素子１０では、上部電極７が電気的に接続された一群のセンサ部１０３（本実施の形態では２個のセンサ部１０３）毎に１個の割合でコンタクト部２７を設けており、走査配線方向に対して１ライン毎にコンタクト部２７の配置位置を信号配線方向にセンサ部１０３、１個分ずつずらしてコンタクト部２７をモザイク状に配置している。
【００６２】
よって、本実施の形態に係る電磁波検出素子１０では、センサ部１０３の数に対してコンタクト部２７の数が半分となっている。
【００６３】
このように形成された電磁波検出素子１０には、図４に示すように、光吸収性の低い接着樹脂２８等を用いてＧＯＳ等からなるシンチレータ３０が貼り付けられている。
【００６４】
次に、図５（Ａ）〜（Ｊ）を参照して、第１の実施形態に係る電磁波検出素子１０の製造工程の一例を説明する。
【００６５】
まず、基板１上に、第１信号配線層として、ゲート電極２、走査配線１０１を形成する（図５（Ａ））。この第１信号配線層は、Ａｌ、Ａｌ合金等の低抵抗金属、若しくは高融点金属からなるバリアメタル層との積層膜からなり、膜厚が１００〜３００ｎｍ前後でスパッタリング法にて基板１上に堆積される。その後、フォトリソグラフィー技術にてレジスト膜のパターンニングを行う。その後、Ａｌ用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第１信号配線層が完成する。
【００６６】
次に、第１信号配線層上に、絶縁膜１５、半導体活性層８、コンタクト層（不図示）を順次堆積する（図５（Ｂ））。絶縁膜１５はＳｉＮｘからなり膜厚は２００〜６００ｎｍ、半導体活性層８はアモルファスシリコンからなり膜厚２０〜２００ｎｍ前後、コンタクト層は不純物添加アモルファスシリコンからなり膜厚１０〜１００ｎｍ前後で、Ｐ−ＣＶＤ（Plasma-Chemical Vapor Deposition）法にて堆積する。その後、第１信号配線層と同様に、フォトリソグラフィー技術によりレジストのパターンニングを行う。その後、半導体活性層８と不純物添加半導体によるコンタクト層を絶縁膜１５に対し選択的にドライエッチングすることにより半導体活性領域を形成する。
【００６７】
次に、絶縁膜１５、及び半導体活性層８の上層に、第２信号配線層として、信号配線３、ソース電極９、ドレイン電極１３を形成する（図５（Ｃ））。この第２信号配線層は、第１信号配線層と同様に、Ａｌ、Ａｌ合金等の低抵抗金属、若しくは高融点金属からなるバリアメタル層との積層膜、又はＭｏ等の高融点金属膜単層からなり、膜厚が１００〜３００ｎｍ前後である。第１信号配線層と同様に、フォトリソグラフィー技術にてパターンニングを行い、Ａｌ用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その際、選択的にエッチング法を採用することにより絶縁膜１５は除去されない。ドライエッチ法にて、コンタクト層と半導体活性層８の一部を除去しチャネル領域を形成する。
【００６８】
次に、上記のように形成された層の上層に、ＴＦＴ保護膜層１１及び層間絶縁膜１２を順次形成する（図５（Ｄ））。ＴＦＴ保護膜層１１及び層間絶縁膜１２は無機材料単体の場合や、無機材料からなる保護絶縁膜と有機系材料からなる層間絶縁膜の積層により形成する場合や、有機系からなる層間絶縁膜単層により形成する場合がある。本実施形態では、下層の共通電極配線２５と下部電極１４間との静電容量を抑制する一方で、ＴＦＴスイッチ４の特性を安定させるため感光性の層間絶縁膜１２と無機材料からなるＴＦＴ保護膜層１１の積層構造としており、例えば、ＣＶＤ成膜によりＴＦＴ保護膜層１１を形成し、塗布系材料である感光性の層間絶縁膜１２材料を塗布、プリベーク後、露光、現像のステップを通過後、焼成を行なって各層を形成する。
【００６９】
次に、フォトリソグラフィー技術によりＴＦＴ保護膜層１１をパターンニングする（図５（Ｅ））。なお、ＴＦＴ保護膜１１を配置しない場合には、このステップは必要ない。
【００７０】
次に、上記の層の上層にＡｌ系材料、若しくはＩＴＯ等の金属材料をスパッタリング法により堆積する。膜厚は２０〜２００ｎｍ前後である。フォトリソグラフィー技術にてパターンニングを行い、メタル用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングして下部電極１４を形成する（図５（Ｆ））。
【００７１】
次に、ＣＶＤ法で下層より順にｎ＋、ｉ、ｐ＋の各層を堆積して半導体層６を形成する（図５（Ｇ））。膜厚は、それぞれｎ＋層５０〜５００ｎｍ、ｉ層０．２〜２μｍ、ｐ＋層５０〜５００ｎｍである。半導体層６は各層を順に積層してフォトリソグラフィー技術により、半導体層６をパターンニングし、ドライエッチ、若しくはウェットエッチによる下層の層間絶縁膜１２との選択エッチすることにより完成する。
【００７２】
ここでは、ｎ＋、ｉ、ｐ＋の順で積層したが、ｐ＋、ｉ、ｎ＋の順で積層し、ＰＩＮダイオードとしてもかまわない。
【００７３】
次に、ＣＶＤ法等で、半導体層６を覆うようにＳｉＮｘ膜からなる第１保護絶縁膜１７Ａを堆積する。膜厚は１００〜３００ｎｍ前後である。その後、フォトリソグラフィー技術にてパターンニングを行い、ドライエッチ法にてパターンニングし、開口部を形成する。（図５（Ｈ））。ここでは、一例としてＣＶＤ成膜のＳｉＮｘを記載したが、絶縁材料であれば適用でき、ＳｉＮｘに限定するものではない。
【００７４】
次に、上部電極７を形成する（図５（Ｉ））。上部電極７は上記のようにして形成された層の上層に、ＩＴＯ等の透明電極材料をスパッタリング法により堆積する。膜厚は２０〜２００ｎｍ前後である。フォトリソグラフィー技術にてパターンニングを行い、ＩＴＯ用のエッチャント等によるウェットエッチ法か、ドライエッチ法にて上部電極７をパターンニングする。
【００７５】
次に、第２保護絶縁膜１７Ｂ、共通電極配線２５及びコンタクト部２７を形成する（図５（Ｊ））。第２保護絶縁膜１７Ｂは、第１保護絶縁膜１７Ａと同様に、上部電極７及び第１保護絶縁膜１７Ａを覆うようにＳｉＮｘ膜からなる第２保護絶縁膜１７Ｂを堆積する。膜厚は２００〜５００ｎｍ前後である。その後、フォトリソグラフィー技術にてパターンニングを行い、ドライエッチ法にてパターンニングしてコンタクトホール２７Ａを形成する。ここでは、一例としてＣＶＤ成膜のＳｉＮｘを記載したが、絶縁材料であれば適用でき、ＳｉＮｘに限定するものではない。共通電極配線２５及びコンタクトパッド２７Ｂは、上記のようにして形成された層の上層に、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした合金等の金属材料をスパッタリング法により堆積する。膜厚は１００〜５００ｎｍ前後である。フォトリソグラフィー技術にてパターンニングを行い、メタル用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングして共通電極配線２５及びコンタクトパッド２７Ｂを形成する。
【００７６】
最後にこのように形成された電磁波検出素子１０に接着樹脂２８等を用いてＧＯＳからなるシンチレータ３０が貼り付けることにより、図４に示すような電磁波検出素子１０が形成される。
【００７７】
次に、上記構造の放射線画像検出装置１００の動作原理について説明する。
【００７８】
図４の上方からＸ線が照射されると、照射されたＸ線は、シンチレータ３０に吸収され、可視光に変換される。Ｘ線は、図４の下方から照射してもかまわない。この場合にも、Ｘ線はシンチレータ３０に吸収され、可視光に変換される。シンチレータ３０から発生する光量は、通常の医療診断用のＸ線撮影では０．５〜２μＷ／ｃｍ2である。この発生した光は、接着樹脂２８の層を通過して、ＴＦＴアレイ基板上にアレイ状に配置されたセンサ部１０３の半導体層６に照射される。
【００７９】
電磁波検出素子１０には、半導体層６が各画素単位に分離して備えられている。半導体層６は、共通電極配線２５を介して上部電極７から所定のバイアス電圧が印加されており、光が照射されると内部に電荷が発生する。例えば、半導体層６が下層からｎ＋層、ｉ層、ｐ＋層（ｎ＋アモルファスシリコン、アモルファスシリコン、ｐ＋アモルファスシリコン）の順に積層したＰＩＮ構造の場合は、上部電極７に負のバイアス電圧が印加されるものとされており、Ｉ層の膜厚が１μｍ程度の場合、印加されるバイアス電圧が−５〜−１０Ｖ程度である。半導体層６には、このような状態で光が未照射の場合、数ｐＡ／ｍｍ２以下の電流しか流れない。一方、半導体層６には、このような状態で光が照射（１μＷ／ｃｍ２）されると、数〜数十ｎＡ／ｍｍ２程度の明電流が発生する。この発生した電荷は下部電極１４により収集される。下部電極１４は、ＴＦＴスイッチ４のドレイン電極１３と接続されており、ＴＦＴスイッチ４のソース電極９は、信号配線３に接続されている。画像検出時には、ＴＦＴスイッチ４のゲート電極２に負バイアスが印加されてオフ状態に保持されており、下部電極１４に収集された電荷が蓄積される。
【００８０】
画像読出時には、ＴＦＴスイッチ４のゲート電極２に走査配線１０１を介して順次ＯＮ信号（＋１０〜２０Ｖ）が印加される。これにより、ＴＦＴスイッチ４が順次ＯＮされることにより下部電極１４に蓄積された電荷量に応じた電気信号が信号配線３に流れ出す。信号検出回路１０５は、信号配線３に流れ出した電気信号に基づいて各センサ部１０３に蓄積された電荷量を、画像を構成する各画素の情報として検出する。これにより、電磁波検出素子１０に照射されたＸ線により示される画像を示す画像情報を得ることができる。
【００８１】
ところで、本実施形態に係る電磁波検出素子１０では、コンタクト部２７を上部電極７が接続された２つのセンサ部１０３毎に１個しか設けておらず、図２に示すように、４個のセンサ部１０３に対してコンタクト部２７が２個しか配置されていない。これにより、シンチレータ３０により可視光に変換されて半導体層６に照射される光がコンタクトパッド２７Ｂよって遮断される平均的な面積が減少するため、照射される光の利用効率の低下を抑制することができる。
【００８２】
ここで、例えば、コンタクトホール１７Ａのサイズを８×８μｍとし、コンタクトパッド２７Ｂのサイズを１５×１５μｍとし、さらに、共通電極配線２５の幅を４μｍとし、半導体層６のサイズが５０×５０μｍであるものとした場合、共通電極配線２５とコンタクトパッド２７Ｂによって光が遮断される面積は３６５μｍ２（＝４×（５０−１５）＋１５×１５μｍ）である。
【００８３】
このうち、コンタクトパッド２７Ｂによる有効領域のロス分は１６５μｍ２（＝（１５−４）×１５μｍ）である。
【００８４】
従って、各センサ部１０３の半導体層６上にそれぞれコンタクト部２７を設けて共通電極配線２５から各センサ部１０３の上部電極７にバイアス電圧を印加するものとした場合、各センサ部１０３の有効領域の面積が６．６％減少（＝１６５／（５０×５０））する。
【００８５】
一方、本実施形態に係る電磁波検出素子１０では、コンタクト部２７の数を間引きして、２つのセンサ部１０３毎にコンタクト部２７を設けているため、各センサ部１０３の有効領域の面積は平均的には３．３％しか減少しない。センサ部１０３のセンサ感度は、センサ部１０３の有効領域の面積に比例するため、本実施形態に係る電磁波検出素子１０は、センサ感度が向上する。
【００８６】
また、本実施形態に係る電磁波検出素子１０では、コンタクト部２２がモザイク状に配置されているため、電磁波検出素子１０にＸ線が照射されて得られた画像情報により示される画像において、画質の低下を視認しずらくすることができる。
【００８７】
［第２の実施の形態］
【００８８】
次に、共通電極配線２５を半導体層６よりも電磁波照射面の下流に配置する構造とした場合について説明する。
【００８９】
図６には、第２の実施形態に係る電磁波検出素子１０の４画素単位の構造を示す平面図が示されており、図７（Ａ）には、図６のＡ−Ａ線断面図が示されており、図７（Ｂ）には、図６のＢ−Ｂ線断面図が示されている。なお、図６及び図７における図２及び図３と同一部分については説明を省略する。
【００９０】
本実施の形態では、共通電極配線２５は信号配線３と同じ第２信号配線層によって、信号配線３と並行に形成されている。なお、共通電極配線２５は第２信号配線層とは別に設けた金属配線層によって形成してもよい。
【００９１】
また、半導体層６及び第１保護絶縁膜１７Ａ上には、少なくとも第１保護絶縁膜１７Ａの開口部を覆うように上部電極７が形成されている。この上部電極７には、例えば、ＩＴＯやＩＺＯ（酸化亜鉛インジウム）などの光透過性の高い材料を用いている。上部電極７は、下層に配置された共通電極配線２５から当該上部電極７にバイアス電圧を供給するための導電部材も兼ねている。
【００９２】
この第１保護絶縁膜１７Ａには、図７（Ｂ）に示すように、共通電極配線２５と上部電極７を接続するためコンタクト部２２が設けられている。
【００９３】
このコンタクト部２２には、ＴＦＴ保護膜層１１及び第１の層間絶縁膜１２に形成されたコンタクトホール２２Ａと第１保護絶縁膜１７Ａに形成されたコンタクトホール２２Ｂが設けられており、コンタクトホール２２Ａを覆うように形成されたコンタクトパッド２２Ｃが設けられている。
【００９４】
共通電極配線２５は、第１の層間絶縁膜１２に設けられたコンタクトホール２２Ａを介して、下部電極１４の層に形成されたコンタクトパッド２２Ｃと接続され、さらに第１保護絶縁膜１７Ａに設けられたコンタクトホール２２Ｂ上を上部電極７で覆うことで、上部電極７と共通電極配線２５とが電気的に接続されている。
【００９５】
ここで、上部電極７と、共通電極配線２５に接続する導電部材とは別層の金属で形成してもかまわない。例えば、図１０、及び図１１に示す電磁波検出素子１０の他の構成例では、半導体層６と上部電極７とのコンタクト抵抗を低減するため、上部電極７と半導体層６とを一体形成しており、図１１（Ａ）（Ｂ）に示すように、上部電極７と半導体層６とが同一形状になっている。また、第１保護絶縁膜１７Ａの開口部上には上部電極７と別層に共通電極配線２５に接続する導電部材２６を配置している。この導電部材２６は上部電極７と同じく、ＩＴＯやＩＺＯ（酸化亜鉛インジウム）などの光透過性の高い材料を用いている。
【００９６】
本実施の形態では、共通電極配線２５と上部電極７のコンタクト抵抗を低く抑制するため、また、電磁波検出素子１０を製造する際のフォトリソグラフィー工程の製造歩留まりの観点から、コンタクト部２２のサイズを２０×２０μｍとしている。また、半導体層６及び下部電極１４がコンタクトホール２２Ａ及びコンタクトホール２２Ｂから所定距離を隔てて形成されている。この所定距離を走査配線方向、及び信号配線方向ともに１０μｍとすると３０×３０μｍの半導体層６及び下部電極１４を配置できない領域が発生する。
【００９７】
また、本実施の形態に係る電磁波検出素子１０でも、図６に示すように、信号配線方向に沿って２個ずつセンサ部１０３の上部電極７の一部を互いに延伸して互いの上部電極７を電気的に接続するように形成しており、上部電極７を電気的に接続する接続部位にコンタクト部２２を設けている。このように上部電極７を電気的に接続する接続部位にコンタクト部２２を設けることにより、各センサ部１０３の半導体層６を配置できない領域を減らすことができるため、光の利用効率の低下を抑制できる。
【００９８】
また、本実施の形態に係る電磁波検出素子１０では、上部電極７が接続された２個のセンサ部１０３の半導体層６を、当該２個のセンサ部１０３の境界となる境界線に対して略線対称に形成されている。このように半導体層６を略線対称に形成することによる２個のセンサ部１０３の感度の差を少なく抑えられる。
【００９９】
また、本実施の形態に係る電磁波検出素子１０では、上部電極７が電気的に接続された一群のセンサ部１０３（本実施の形態では２個のセンサ部１０３）毎に１個の割合でコンタクト部２２を設けており、走査配線方向に対して１ライン毎にコンタクト部２２の配置位置を信号配線方向にセンサ部１０３、１個分ずつずらしてコンタクト部２２をモザイク状に配置している。
【０１００】
よって、本実施の形態に係る電磁波検出素子１０では、センサ部１０３の数に対してコンタクト部２７の数が半分となっている。
【０１０１】
このように形成された電磁波検出素子１０には、図８に示すように、光吸収性の低い接着樹脂２８等を用いてＧＯＳ等からなるシンチレータ３０が貼り付けられている。
【０１０２】
次に、第２の実施形態に係る電磁波検出素子１０の製造工程の一例を説明する。なお、以下では、上述した第１の実施の形態の電磁波検出素子１０を製造工程（図５）との差違点のみ説明する。
【０１０３】
第２の実施形態に係る電磁波検出素子１０では、図７（Ａ），（Ｂ）に示すように、絶縁膜１５、及び半導体活性層８の上層に、第２信号配線層として、信号配線３、ソース電極９、ドレイン電極１３と共に、共通電極配線２５を形成する。
【０１０４】
また、積層された層間絶縁膜１２に対して塗布系材料である感光性の層間絶縁膜１２材料を塗布、プリベーク後、露光、現像のステップを通過後、焼成を行ない、さらに、積層されたＴＦＴ保護膜層１１をフォトリソグラフィー技術によりパターンニングして、コンタクトホール２２Ａを形成する。
【０１０５】
また、下部電極１４を形成するパターンニングにおいて、下部電極１４と共に、コンタクトパッド２２Ｃを形成する。
【０１０６】
また、上部電極７を形成するパターンニングにおいて、下部電極１４と共に、コンタクトホール２２Ｂ上を上部電極７で覆うように形成することで共通電極配線２５との接続部位を形成する。
【０１０７】
そして、最後にこのように形成された電磁波検出素子１０に接着樹脂２８等を用いてＧＯＳからなるシンチレータ３０が貼り付けることにより、図８に示すような電磁波検出素子１０が形成される。
【０１０８】
本実施形態のように、共通電極配線２５が半導体層６よりも電磁波照射面の下流に配置された構造の電磁波検出素子１０では、コンタクト部２２及び接続部位を介して上部電極７と共通電極配線２５との接続を行なう必要がある。このため、コンタクト部２２及び接続部位より所定距離離れた領域には半導体層６を配置することができない。
【０１０９】
しかし、本実施形態に係る電磁波検出素子１０では、上部電極７が接続された２つのセンサ部１０３毎にしかコンタクト部２２を設けておらず、図６に示すように、４個のセンサ部１０３に対してコンタクト部２２が２個しか配置されていない。これにより、シンチレータ３０により可視光に変換されて半導体層６に照射される光がコンタクト部２２よって遮断される平均的な面積が減少するため、照射される光の利用効率の低下を抑制することができる。
【０１１０】
また、本実施形態に係る電磁波検出素子１０では、上述した第１の実施の形態と異なり、２つのコンタクトホール２２Ａ，２２Ｂが必要であり、さらに、下部電極１４と同層の材料からなるコンタクトパッド２２Ｃと、下部電極１４、及び半導体層６とのリーク不良を防止するため５〜２０μｍ前後のギャップが必要である。
【０１１１】
ここで、例えば、コンタクト部２２のサイズを２０×２０μｍとし、コンタクト部２２と半導体層６との間のギャップを走査配線方向（Ｘ方向），信号配線方向（Ｙ方向）とも５μｍとすると全体として３０×３０μｍの半導体層を配置できない領域が発生する。一方、隣接する半導体層６には電気的に画素同士を分離するギャップが必要であり、本実施の形態では、この領域にコンタクト部２２を設置する。この上下の半導体層６のギャップを１５μｍとすると、センサ部１０３のロス面積が４５０μｍ２減少（＝（３０−１５）（Ｙ）×３０（Ｘ）μｍ）となる。
【０１１２】
従って、各センサ部１０３の半導体層６のサイズが５０×５０μｍの場合、各センサ部１０３にそれぞれコンタクト部２２を設けて共通電極配線２５から各センサ部１０３の上部電極７にバイアス電圧を印加するものとした場合、コンタクト部２２の設置により半導体層６の面積が１８％減少（＝４５０／（５０×５０））する。
【０１１３】
一方、本実施形態に係る電磁波検出素子１０では、コンタクト部２２の数を間引きして、２つのセンサ部１０３毎に設けているため、各センサ部１０３の半導体層６の面積の減少を平均的に９％に抑制することができる。
【０１１４】
このように、本実施形態に係る電磁波検出素子１０では、コンタクト部２２を全てのセンサ部１０３に配置していないため、コンタクトによる照射される光の利用効率の低下を抑制することができる。
【０１１５】
なお、上記各実施の形態では、２個のセンサ部１０３毎にコンタクト部を設ける場合について説明したが、コンタクト部の数をさらに減らすことで、半導体層６の面積を増やすことも可能である。
【０１１６】
また、上記各実施の形態では、センサ部１０３の上部電極７を２個分ずつ接続する場合について説明したが、走査配線方向又は信号配線方向の一方向に沿ってセンサ部１０３の上部電極７を２個以上の所定個ずつ接続するようにしてもよい。また、一方向に沿って各ラインの上部電極７を全て接続するようにしてもよい。
【０１１７】
また、走査配線方向に対して１ライン毎にコンタクト部の配置位置を信号配線方向にセンサ部１０３、１個分ずつずらす場合について説明したが複数ライン毎にずらすようにしてもよく、また、センサ部１０３、複数個分ずつずらすようにしてもよい。
【０１１８】
また、上記各実施の形態では、走査配線方向及び信号配線方向の２×２個のセンサ部１０３の配列を繰り返したパターンでセンサ部１０３が配置されている場合について説明したが、これに限定されるものではない。
【０１１９】
また、上記第１の実施の形態では、コンタクト部２２を半導体層６の上部に設けた場合について説明したが、コンタクト部２２を、２個のコンタクト部２２の上部電極７を電気的に接続する接続部位に設けるようにしてもよい。これにより、コンタクト部２２によるセンサ部１０３の有効領域の面積の減少を抑制することができる。
【０１２０】
また、上記各実施の形態によれば、共通電極配線２５を信号配線３と並行に形成しているので、信号配線３が共通電極配線２５と交差しなくなり、信号配線３に共通電極配線２５と交差したことによる配線の静電容量の増加を防ぐことができるため、信号配線３に発生する電子ノイズを低減することができる。
【０１２１】
また、上記各実施の形態では、上部電極７を信号配線３に沿って隣接する他の画素の上部電極７と接続した場合について説明したが、本発明はこれに限定されるものではなく、例えば、図９に示すように、さらに上部電極７を走査配線１０１に沿って隣接する他の画素の上部電極７と接続してもよい。これにより、走査配線１０１方向に沿った電極電位分布に起因したアーティファクトの発生を抑制できる。なお、上部電極７を走査配線１０１に沿って隣接する他の画素の上部電極７のみと接続するようにしてもよい。
【０１２２】
また、上記各実施の形態では、共通電極配線２５を信号配線３と並行に形成した場合について説明したが、本発明はこれに限定されるものではなく、例えば、共通電極配線２５を走査配線１０１と並行に形成してもよい。
【０１２３】
また、上記各実施の形態では、放射線を一度シンチレータ３０で光に変換し、変換した光を半導体層６で電荷に変換して蓄積する間接変換方式の電磁波検出素子１０に本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、放射線を直接、アモルファスシリコン等の半導体層で電荷に変換して蓄積する直接変換方式の電磁波検出素子に適用してもよい。
【０１２４】
間接変換方式の電磁波検出素子１０では、放射線がシンチレータ３０で光に変換され、シンチレータ３０で変換された光を受けてセンサ部１０３に電荷を蓄積される。このため、間接変換方式の電磁波検出素子の場合は、本発明のセンサ部が検出対象とする画像を示す電磁波は、光である。また、本実施の形態に係る電磁波検出素子１０は基板１側から放射線が照射された場合でも放射線がシンチレータ３０で光に変換され、変換された光がセンサ部１０３に照射されて半導体層６で電荷が発生する。このため、基板１側から放射線が照射される場合でも、半導体層６の出対象とする電磁波が照射される照射面側はシンチレータ３０側であり、非照射面側は基板１側となる。
【０１２５】
一方、直接変換方式の電磁波検出素子では、放射線を半導体層で直接電荷に変換する。このため、直接変換方式の電磁波検出素子では、本発明のセンサ部が検出対象とする画像を示す電磁波は放射線である。また、直接変換方式の電磁波検出素子の場合は、放射線を半導体層で直接電荷に変換するため、半導体層の電磁波が照射される照射面側は放射線が照射される側であり、非照射面側は放射線が照射されない側である。例えば、基板側から放射線が照射された場合は半導体層の電磁波が照射される照射面側は基板側であり、非照射面側は半導体層に対して基板の反対側となる。
【０１２６】
また、上記各実施の形態では、検出対象とする電磁波としてＸ線を検出することにより画像を検出する放射線画像検出装置１００に本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、検出対象とする電磁波は可視光や紫外線、赤外線等いずれであってもよい。
【０１２７】
その他、上記各実施の形態で説明した放射線画像検出装置１００の構成（図１参照。）及び電磁波検出素子１０の構成（図２〜図１１）は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
【符号の説明】
【０１２８】
３  信号配線
６  半導体層
７  上部電極（第１電極）
１０  電磁波検出素子
１４  下部電極（第２電極）
２２  コンタクト部（コンタクト）
２２Ａ、２２Ｂ  コンタクトホール
２２Ｃ  コンタクトパッド
２５  共通電極配線
２７  コンタクト部（コンタクト）
２７Ａ  コンタクトホール
２７Ｂ  コンタクトパッド
１０１  走査配線
１０３  センサ部
【図１】
0005456185.tif 000002
【図３】
0005456185.tif 000003
【図４】
0005456185.tif 000004
【図５】
0005456185.tif 000005
【図６】
0005456185.tif 000006
【図７】
0005456185.tif 000007
【図８】
0005456185.tif 000008
【図９】
0005456185.tif 000009
【図１０】
0005456185.tif 000010
【図１１】
0005456185.tif 000011
【図１２】
0005456185.tif 000012
【図１３】
0005456185.tif 000013
【図１４】
0005456185.tif 000014
【図１５】
0005456185.tif 000015
【図２】
0005456185.tif 000016