(57)【特許請求の範囲】
【請求項１】
送受に複数のアンテナを用いて無線伝送を行う多入力多出力（Multiple-Input Multiple-Output: ＭＩＭＯ）システムにおける時空間ビタビ復号器であって、
受信信号の逆正規化を行う逆正規化部と、
ブランチ・メトリックおよび状態メトリックの計算を行うメトリック計算部と、
状態メトリック情報を格納する状態メトリック・メモリと、生き残りパス情報を格納する生き残りパス・メモリと、
生き残りパス情報の書き込みを行う生き残りパス書込み制御部と、
トレースバックの制御を行うトレースバック制御部と、
復号の制御を行う復号制御部とを備え、
前記逆正規化部は、送信側でマッピングを行う際の正規化係数を受信信号に掛け、時空間トレリス符号化器の出力シンボル点が整数精度の値となるようにして逆正規化受信信号を生成する手段を有し、
前記メトリック計算部は、前記逆正規化受信信号と、時空間トレリス符号化器の出力シンボルの候補にチャネル推定値を掛けて求めた逆正規化受信信号のレプリカからブランチ・メトリックを計算し、生き残りパスおよび状態メトリックを決定する手段を有し、
前記生き残りパス・メモリは、同一のパス長からなる少なくとも４つのメモリ・バンクで構成され、
前記生き残りパス書込み制御部は、メモリ・バンクごとに順番に、生き残りパス情報を生き残りパス・メモリにブロック的に書き込み、
前記トレースバック制御部は、メモリ・バンクごとに順番に、生き残りパスの書き込みが終わってから生き残りパスのトレースバックをブロック的に行い、
前記復号制御部は、メモリ・バンクごとに順番に、生き残りパスのトレースバックが終わってから復号をブロック的に行い、
前記生き残りパス・メモリに対して、前記書き込み、前記トレースバック、及び前記復号の処理を順次行うように構成されていることを特徴とする時空間ビタビ復号器。
【請求項２】
前記生き残りパス・メモリは、前記書き込み、前記トレースバック、及び前記復号の処理を順次行うよう４つのメモリ・バンクで構成されていることを特徴とする、請求項１に記載の時空間ビタビ復号器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多入力多出力（Multiple-Input Multiple-Output: ＭＩＭＯ）システムに適
用される時空間トレリス符号（Space-Time Trellis Code: ＳＴＴＣ）を復号する時空間ビタビ復号器に関する。
【背景技術】
【０００２】
送信と受信に複数のアンテナを用いて無線伝送を行うＭＩＭＯ伝送方式の一つに時空間トレリス符号がある。時空間トレリス符号は、畳込み符号とマッピングを含む符号化変調であり、一つの情報を伝送するために複数の送信アンテナを冗長系として利用し、かつ、時間的にも冗長に送ることによって回線信頼性の向上を図っている。
【０００３】
時空間トレリス符号は、復号処理は複雑であるが符号化利得が得られるために、フェージングや相関のあるチャネルにおいても誤り率特性が優れており、片方向で途切れにくい伝送を必要とするアプリケーションに適している。そのようなアプリケーションの一つに、マラソンや駅伝のようなロードレース中継の番組素材伝送がある。ロードレース中継では、選手や周囲がめまぐるしく動く様子をカメラで撮影した高精細なハイビジョン映像を、ＦＰＵと呼ばれる伝送装置を用いて中継車からビルの屋上などに設けた受信点まで無線伝送する。このように、時空間トレリス符号をＦＰＵに適用した技術が知られている（例えば、特許文献１参照）。
【０００４】
0005498846.tif 000002
【０００５】
このように、時空間トレリス符号化器では、各送信系統のブロックが同じ構造であるため、同じ入力信号に対して各送信系統で同じ状態遷移となる。一方、各送信系統で畳込み符号化部２３の重み付け係数が異なるため、各送信系統で出力シンボルは異なる。この様子を表したものが、図６に示す状態遷移図である。図６では、レジスタが６個で状態数が６４の１６−ＱＡＭの時空間トレリス符号の状態遷移を模式的に示している。図６のように、各レジスタの値に応じて６４の状態が定義され、それぞれの状態において、［ｂ３ｂ２ｂ１ｂ０］の入力信号が入力されると、送信系統＃１が［ｃ１３ｃ１２ｃ１１ｃ１０］を出力、送信系統＃２が［ｃ２３ｃ２２ｃ２１ｃ２０］を出力・・・、送信系統＃Ｎが［ｃＮ３ｃＮ２ｃＮ１ｃＮ０］を出力して、次の状態に遷移する。４ビットの入力信号であるため、各状態から次の状態へは１６のパスが存在し、それぞれのパスはブランチと呼ばれる。
【０００６】
時空間トレリス符号の復号には、ビタビ復号法を応用した時空間ビタビ復号が用いられる。時空間トレリス符号では前述したように符号化器の内部レジスタの状態が入力信号により遷移し、符号化器に固有の状態遷移図が描ける。ビタビ復号法では、まず、状態遷移図の各状態（図６に示す右側の各状態）に対して、このノードに入力される各ブランチの出力シンボルと推定したチャネル応答から受信信号のレプリカを作成し、受信信号とそのレプリカの間の２乗ユークリッド距離とこのブランチがつながる直前の状態の状態メトリックとの和をブランチ・メトリックとする。次に、ブランチ・メトリックが最小であるブランチを生き残りパスとし、生き残りパスのブランチ・メトリックを当該状態の状態メトリックとする。さらに、複数の受信信号に渡って各状態の生き残りパスの判定とメトリックの計算を行い、これをパス・メモリ長Ｐまで行って状態メトリックが最小となる状態から生き残りパスをトレースバックし、最後の生き残りパスに対応する入力信号を復号結果として出力する。この様子を図７に示す。ビタビ復号法のトレースバック処理を高速に行う技術も知られている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−０１０９３９号公報
【特許文献２】特開２００６−２２９３７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
前述のように、移動しながら高ビットレートの情報を途切れずに無線伝送しなければならないロードレース中継のようなアプリケーションには、時空間トレリス符号が適している。しかし、時空間トレリス符号は、同じ時空間符号の一つである時空間ブロック符号や空間多重ＭＩＭＯと比較して復号方法が複雑であるため、符号化利得により優れた伝送特性が得られるにも関わらず、実現が難しいとされてきた。そこで、ハードウェア実装が容易な時空間ビタビ復号器が望まれていた。
【０００９】
前述した特許文献１では、主に、時空間トレリス符号化の方法について述べており、効率的な時空間ビタビ復号法について課題を有したままである。また、前述した特許文献２で述べられているビタビ復号法の高速化手法は、ビット単位の畳込み符号化を前提としたものであり、時空間トレリス符号が行うシンボル単位の符号化に対応していないため、効率的かつ高速に行うには更なる改善が必要である。従って、時空間トレリス符号の復号を行う時空間ビタビ復号を、性能劣化なく、効率的かつ高速に行うことが課題である。
【００１０】
本発明の目的は、上述の課題を鑑みて為されたものであり、性能劣化なく、効率的かつ高速に行う時空間ビタビ復号器を提供することにある。
【課題を解決するための手段】
【００１１】
本発明では、送受に複数のアンテナを用いて無線伝送を行う多入力多出力（Multiple-Input Multiple-Output: ＭＩＭＯ）システムの一つである時空間トレリス符号（Space-Time Trellis Code: ＳＴＴＣ）に対して、これを効率的に復号する時空間ビタビ復号器を提供する。本発明の第１の特徴は、レプリカ演算を容易にするために、受信信号に正規化係数を掛けて受信信号の逆正規化を行い、回路規模を削減することにある。また、本発明の第２の特徴は、複数の受信信号で生き残りパス情報の書き込みとトレースバックおよび復号をブロック的に行い、復号時間を短縮することにある。これを実現するために、生き残りパス・メモリを少なくとも４つのメモリ・バンクで構成し、書き込み、トレースバック、復号の手順を順次行う。これによりメモリアクセスが競合することなく、効率的な時空間ビタビ復号を実現する。
【００１２】
即ち、本発明の時空間ビタビ復号器は、送受に複数のアンテナを用いて無線伝送を行う多入力多出力（Multiple-Input Multiple-Output: ＭＩＭＯ）システムにおける時空間ビタビ復号器であって、
受信信号の逆正規化を行う逆正規化部と、
ブランチ・メトリックおよび状態メトリックの計算を行うメトリック計算部と、
状態メトリック情報を格納する状態メトリック・メモリと、生き残りパス情報を格納する生き残りパス・メモリと、
生き残りパス情報の書き込みを行う生き残りパス書込み制御部と、
トレースバックの制御を行うトレースバック制御部と、
復号の制御を行う復号制御部とを備え、
前記逆正規化部は、送信側でマッピングを行う際の正規化係数を受信信号に掛け、時空間トレリス符号化器の出力シンボル点が整数精度の値となるようにして逆正規化受信信号を生成する手段を有し、
前記メトリック計算部は、前記逆正規化受信信号と、時空間トレリス符号化器の出力シンボルの候補にチャネル推定値を掛けて求めた逆正規化受信信号のレプリカからブランチ・メトリックを計算し、生き残りパスおよび状態メトリックを決定する手段を有し、
前記生き残りパス・メモリは、同一のパス長からなる少なくとも４つのメモリ・バンクで構成され、
前記生き残りパス書込み制御部は、メモリ・バンクごとに順番に、生き残りパス情報を生き残りパス・メモリにブロック的に書き込み、
前記トレースバック制御部は、メモリ・バンクごとに順番に、生き残りパスの書き込みが終わってから生き残りパスのトレースバックをブロック的に行い、
前記復号制御部は、メモリ・バンクごとに順番に、生き残りパスのトレースバックが終わってから復号をブロック的に行い、
前記生き残りパス・メモリに対して、前記書き込み、前記トレースバック、及び前記復号の処理を順次行うように構成されていることを特徴とする。
【００１３】
これにより、受信信号のレプリカ生成が容易になるように受信信号の逆正規化を行なうこと、および、生き残りパス・メモリを少なくとも４つのメモリ・バンクで構成し、生き残りパスの書き込み、トレースバック、復号をメモリ・バンク構成でブロック的に順次行なうことにより、従来の課題を解決することができる。
【００１４】
また、本発明の時空間ビタビ復号器において、前記生き残りパス・メモリは、前記書き込み、前記トレースバック、及び前記復号の処理を順次行うよう４つのメモリ・バンクで構成されていることを特徴とする。
【００１５】
このように、生き残りパス・メモリを４つのメモリ・バンクで構成することにより、最も処理効率の高い構成で実現することができるようになる。
【発明の効果】
【００１６】
本発明の時空間ビタビ復号器は、受信信号の逆正規化を行なうことにより、送信系統ごとの受信信号のレプリカを作成するときの演算をチャネル応答の整数倍やその符号反転など簡単なビット操作で実現することができる。さらに、生き残りパス・メモリを同一のパス長からなる少なくとも４つのメモリ・バンクで構成し、生き残りパスの書き込み、トレースバック、復号をメモリ・バンク構成でブロック的に順次行なうことにより、メモリアクセスが競合することなく、高速な時空間ビタビ復号が実現できる。ここで、１メモリ・バンクあたりのパス・メモリを、十分なトレースバックが行なえるメモリ長（例えば、拘束長の２倍以上となるメモリ長）とすることにより、ブロック的な復号処理では、このメモリ長以上の長さでトレースバックを行なうことに相当するので、一定の復調性能を維持できるようになる。
【００１７】
このように、本発明により、時空間トレリス符号の復号を行う時空間ビタビ復号を、性能劣化なく、効率的かつ高速に行うことが可能となる。
【図面の簡単な説明】
【００１８】
【図１】本発明による一実施例の時空間ビタビ復号器の構成を示すブロック図である。
【図２】本発明による一実施例の時空間ビタビ復号器における生き残りパス・メモリの構成を示す図である。
【図３】本発明による一実施例の時空間ビタビ復号器における４つのメモリ・バンク構成の生き残りパス・メモリの各メモリ・バンクにおける書込み、トレースバック、復号の動作を説明する図である。
【図４】１６−ＱＡＭの時空間トレリス符号化器の構成例を表すブロック図である。
【図５】図４に対応する１６−ＱＡＭのマッピング例を表す図である。
【図６】６４状態の１６−ＱＡＭの時空間トレリス符号化器に対応する状態遷移を示す図である。
【図７】生き残りパスのトレースバックと復号について説明した図である。
【図８】本発明による一実施例の時空間ビタビ復号器における時空間ビタビ復号器の、パス長Ｌをパラメータとした平均ＣＮＲ対平均ＢＥＲの特性例を示す図である。
【図９】本発明による一実施例の時空間ビタビ復号器における５つのメモリ・バンク構成の生き残りパス・メモリの各メモリ・バンクにおける書込み、トレースバック、復号の動作を説明する図である。
【発明を実施するための形態】
【００１９】
以下、本発明による一実施例の時空間ビタビ復号器について、図面を参照して説明する。図１は、本発明による一実施例の時空間ビタビ復号器の構成を表すブロック図である。図１において、時空間ビタビ復号器１は、逆正規化部２と、メトリック計算部３と、状態メトリック・メモリ４と、生き残りパス・メモリ５と、生き残りパス書込み制御部６と、トレースバック制御部７と、復号制御部８とを備える。
【００２０】
以下では、送信アンテナ数をＮ、受信アンテナ数をＭとして、１６−ＱＡＭの時空間トレリス符号を例に動作を説明する。送信側では、図４に示すような１６−ＱＡＭの時空間トレリス符号化器により符号化され、図５に示すようなマッピング・ルールでマッピングされた送信信号ｘ1，ｘ２，．．．，ｘＮが、Ｎ個の送信アンテナからそれぞれ送信され、空間で合成されて、Ｍ個の受信アンテナでそれぞれｒ１，ｒ２，．．．，ｒＭとして受信される。送信アンテナｉと受信アンテナｊとの間のチャネル応答をｈｊｉで表すと、受信信号ｒｊは、式（１）で表される。
【００２１】
【数１】
0005498846.tif 000003
【００２２】
0005498846.tif 000004
【００２３】
0005498846.tif 000005
【００２４】
0005498846.tif 000006
【００２５】
【数２】
0005498846.tif 000007
【００２６】
0005498846.tif 000008
【００２７】
メトリックには、式（３）に示す２乗ユークリッド距離ＳＥＤを用いるのが原理的である。
【００２８】
【数３】
0005498846.tif 000009
【００２９】
また、式（３）では乗算器を多用するためハードウェアのリソースを多く消費する欠点がある。そこで、復調性能はＳＥＤに比べて少し劣化するが、計算が容易な式（４）に示すマンハッタン・メトリックＭＭなどを使用することもできる。式（４）でRe{ｚ}、Im{ｚ}はそれぞれｚの実部およびｚの虚部である。
【００３０】
【数４】
0005498846.tif 000010
【００３１】
ブランチ・メトリックは、そのブランチに対応する逆正規化受信信号のレプリカと実際の逆正規化受信信号との間のメトリック（ＳＥＤやＭＭなど）と、そのブランチがつながる直前の状態の状態メトリックの和で表す。各状態において、ブランチ・メトリックが最小になるブランチを生き残りパスとして、そのブランチ・メトリックをその状態の状態メトリックに、生き残りパスがつながる直前の状態番号を生き残りパス情報とする。状態メトリックの値は、次の受信信号についてのブランチ・メトリックを求める際に使用するので、状態メトリック・メモリ４に格納する。
【００３２】
また、トレースバックを開始する際に状態メトリックの値が最小である状態の情報が必要となるので、メトリック計算部３では、状態メトリックの値が最小である状態を検出し、その状態番号をトレースバック制御部７に渡す。
【００３３】
生き残りパス・メモリ５は、図２に示す第１メモリ・バンク１０〜第４メモリ・バンク１３の４つのメモリ・バンクで構成される。各メモリ・バンク１０，１１，１２，１３は、２次元メモリとなっており、状態番号０〜Ｎｓ−１と、パス番号１〜Ｌでアドレスが定義される。
【００３４】
生き残りパス書き込み制御部６では、メトリック計算部３で判定した各状態の生き残りパス情報（各状態で、生き残りパスがつながる直前の状態番号）を生き残りパス・メモリ５に書き込む制御を行う。書き込みの動作について図３を参照して説明する。書き込みは、１〜Ｌの連続する受信信号を一つのブロックとして、第１メモリ・バンク１０〜第４メモリ・バンク１３に順番に行う。期間１では、はじめに１番目の受信信号ｒｊ（ｔ＝１）についての各状態の生き残りパス情報を第１メモリ・バンク１０のパス番号１の列に書き込む。次に２番目の受信信号ｒｊ（ｔ＝２）についての生き残りパス情報を第１メモリ・バンク１０のパス番号２の列に書き込み、これを次々と行って、Ｌ番目の受信信号ｒｊ（ｔ＝Ｌ）についての生き残りパス情報を第１メモリ・バンク１０のパス番号Ｌの列に書き込こむところまで行う。期間２では次の受信信号のブロックについて第２メモリ・バンク１１に同様の書き込みを行い、期間３ではその次の受信信号のブロックについて第３メモリ・バンク１２に同様の書き込みを行い、期間４ではさらにその次の受信信号ブロックについて第４メモリ・バンク１３に同様の書き込みを行う。その後、第１メモリ・バンク１０に戻って、この動作を繰り返し行う。
【００３５】
トレースバック制御部７は、生き残りパス書き込み制御部６が生き残りパス・メモリ５のメモリ・バンクへの書き込みを終了した後に、メトリック計算部３から得られたパス番号Ｌの状態メトリックが最小である状態番号を元に、生き残りパス・メモリ５の各メモリ・バンクから生き残りパス情報を次々と読み出して、生き残りパスのトレースバックを行う。
【００３６】
トレースバックの動作について図３を参照して説明する。期間３で、はじめに期間２の最後に第２メモリ・バンク１１に書き込んだパス番号Ｌに対応する受信信号について、最小の状態メトリックとなる状態番号Ｓｍｉｎをメトリック計算部３から受け取る。次に第２メモリ・バンク１１から、パス番号Ｌ、状態番号Ｓｍｉｎの生き残りパス情報を読み取る。この生き残りパス情報は、状態番号Ｓｍｉｎの生き残りパスがつながる直前の状態番号であるため、この生き残りパス情報でＳｍｉｎを更新する。続いて第２メモリ・バンク１１から、パス番号Ｌ−１、状態番号Ｓｍｉｎの生き残りパス情報を読み取り、この生き残りパス情報でＳｍｉｎを更新する。これをパス番号１まで繰り返し、最後のＳｍｉｎを復号制御部８に渡す。次の期間４では第３メモリ・バンク１２について、期間５では第４メモリ・バンク１３について、期間６では第１メモリ・バンク１０についてという様に、生き残りパス書き込み制御部６が１つのメモリ・バンクへの書き込みを終了した後に、順番にトレースバックを行う。
【００３７】
復号制御部８は、トレースバック制御部７が生き残りパス・メモリ５の１つのメモリ・バンクのトレースバックを終了した後に、トレースバック制御部７から受け取ったＳｍｉｎを元に、生き残りパス・メモリ５のメモリ・バンクから生き残りパス情報を次々と読み出して、生き残りパスのトレースバックを行うのと同時に、その生き残りパスに対応する符号化器入力信号を復号結果として出力する。
【００３８】
復号の動作について、図３を参照して説明する。期間４で、はじめにトレースバック制御部７から、第２メモリ・バンク１１のトレースバックで最後に更新されたＳｍｉｎを受け取る。次に、第１メモリ・バンク１０からパス番号Ｌ、状態番号Ｓｍｉｎの生き残りパス情報を読みとりＳｍｉｎを更新する。ここで、更新前のＳｍｉｎを遷移後の状態番号、更新後のＳｍｉｎを遷移前の状態番号として、図６に示すような時空間トレリス符号化器に固有の状態遷移情報から対応するブランチ、つまり生き残りパスを特定し、そのブランチに対応する符号化器入力をパス番号Ｌの復号結果とする。
【００３９】
続いて、第１メモリ・バンク１０からパス番号Ｌ−１、状態番号Ｓｍｉｎの生き残りパス情報を読み取ってＳｍｉｎを更新し、パス番号Ｌと同様にして特定した生き残りパスに対応する符号化器入力をパス番号Ｌ−１の復号結果とする。これをパス番号１まで繰り返すことにより、第１メモリ・バンク１０に書き込んだ１〜Ｌの連続した受信信号に対してブロック的に復号を行う。次の期間５では第２メモリ・バンク１１に書き込んだ１〜Ｌの連続した受信信号に対して、期間６では第３メモリ・バンク１２に書き込んだ１〜Ｌの連続した受信信号に対して、期間７では第４メモリ・バンク１３に書き込んだ１〜Ｌの連続した受信信号に対してという様に、順番にブロック的に復号処理を行う。本発明による実施例の時空間ビタビ復号器１のトレースバック長は、１番目の受信信号が２Ｌ、２番目の受信信号が２Ｌ−１，．．．，Ｌ番目の受信信号がＬ＋１である。
【００４０】
図８は、特許文献１で示されている時空間トレリス符号に対して、本発明を適用した場合の平均ＣＮＲ対平均ＢＥＲの特性を、パス長Ｌをパラメータにプロットしたものである。図８より、パス長Ｌを７以上（これは、例えば６４状態の１６ＱＡＭにおいて、拘束長の２倍以上を意味する）に設定することで十分な復調性能が得られることがわかる。
【００４１】
以上述べたように、本発明の時空間ビタビ復号器によれば、受信信号の逆正規化によりレプリカ演算が容易に実現でき、生き残りパス・メモリ５を同一のパス長からなる４つのメモリ・バンク構成として書き込み、トレースバック、復号を順番にブロック的に行うことにより、生き残りパス・メモリのアクセスが競合せず、高速な復号が実現できる。
【００４２】
なお、生き残りパス・メモリを同一のパス長からなる５つのメモリ・バンクで構成した場合の各メモリ・バンクにおける書込み、トレースバック、復号の動作を説明したものが図９である。図９が示すように、４つ以上のメモリ・バンクで構成した場合にも、生き残りパス・メモリのアクセスが競合せず、高速な復号が実現できる。しかし、１つの受信ブロックは４つ分の期間をかけて復号されることから、４つのメモリ・バンクで構成した方がメモリ・バンクを効率的に使用できることが分かる。
【産業上の利用可能性】
【００４３】
本発明の時空間ビタビ復号器によれば、受信信号の逆正規化を行なうことにより、送信系統ごとの受信信号のレプリカを作成するときの演算をチャネル応答の整数倍やその符号反転など簡単なビット操作で実現することができ、さらに、生き残りパス・メモリを同一のパス長からなる少なくとも４つのメモリ・バンクで構成し、生き残りパスの書き込み、トレースバック、復号をメモリ・バンクごとにブロック的に順次行なうことにより、メモリアクセスが競合することなく、高速な時空間ビタビ復号が実現できるから、送受に複数のアンテナを用いて無線伝送を行う多入力多出力（Multiple-Input Multiple-Output: ＭＩＭＯ）システムの用途に有用である。
【符号の説明】
【００４４】
１  時空間ビタビ復号器
２  逆正規化部
３  メトリック計算部
４  状態メトリック・メモリ
５  生き残りパス・メモリ
６  生き残りパス書込み制御部
７  トレースバック制御部
８  復号制御部
１０  第１メモリ・バンク
１１  第２メモリ・バンク
１２  第３メモリ・バンク
１３  第４メモリ・バンク
２０  時空間トレリス符号化器
２１  時空間トレリス符号化器のうちの送信系統＃１のブロック
２２  シリアル・パラレル変換部
２３  畳込み符号化部
２４  マッピング部
【図１】
0005498846.tif 000011
【図２】
0005498846.tif 000012
【図３】
0005498846.tif 000013
【図４】
0005498846.tif 000014
【図５】
0005498846.tif 000015
【図６】
0005498846.tif 000016
【図７】
0005498846.tif 000017
【図８】
0005498846.tif 000018
【図９】
0005498846.tif 000019