(57)【特許請求の範囲】
【請求項１】
ゲート配線、ソース配線、及び薄膜トランジスタを有する第１の基板と、前記第１の基板と対向配置された第２の基板との間に液晶が挟持された液晶表示装置であって、
前記第１の基板上において、少なくとも一部が前記薄膜トランジスタのドレイン電極に直接重なるよう、前記ドレイン電極の上又は下に直接形成された画素電極と、
前記画素電極を覆う層間絶縁膜と、
前記層間絶縁膜上に形成され、前記画素電極との間でフリンジ電界を発生させる複数のスリットを有する対向電極と、を備え、
隣接する前記ゲート配線間で前記ソース配線が屈曲することで、前記ソース配線がゲート配線に対して所定角度の２方向を有し、
前記複数のスリットが前記２方向と平行な２方向を含んでおり、
前記対向電極は、前記ソース配線を跨ぐように形成されることで、前記ソース配線を挟んで隣接する画素の前記対向電極と接続され、
前記対向電極は、前記ゲート配線の上を跨ぐように形成されることで、前記ゲート配線を挟んで隣接する画素の前記対向電極と接続され、
前記対向電極が、前記ソース配線が前記ゲート配線と交差する交差部分を除いて形成され、
前記対向電極が、前記ゲート配線と前記薄膜トランジスタが重複する領域を除いて形成され、
前記交差部分を除く前記ソース配線の大部分において、前記対向電極が前記ソース配線を覆っており、
前記対向電極の前記ソース配線を跨ぐ部分、前記ゲート配線を跨ぐ部分、及び画素内の部分が、透明導電膜によって一体に形成されている液晶表示装置。
【請求項２】
前記ゲート配線が、前記薄膜トランジスタのゲート電極と同層に形成され、
前記ゲート配線上にゲート絶縁膜が形成され、
前記ソース配線が前記薄膜トランジスタのソース／ドレイン電極と同層に形成され、前記ゲート絶縁膜を介して前記ゲート配線と交差している請求項１に記載の液晶表示装置。
【請求項３】
前記ソース配線と重なり合う領域の前記対向電極は、前記ソース配線の幅より片側２μｍ以上大きい請求項１、又は２に記載の液晶表示装置。
【請求項４】
前記ソース配線と前記対向電極との間に形成され、前記ソース配線を覆う有機膜をさらに備える請求項１乃至３のいずれか一項に液晶表示装置。
【請求項５】
前記複数のスリットの前記２方向が、前記ゲート配線と平行な方向を基準として、対称になっている請求項１乃至４のいずれか一項に液晶表示装置。
【請求項６】
ゲート配線、ソース配線、及び薄膜トランジスタを有する第１の基板と、前記第１の基板と対向配置された第２の基板との間に液晶が挟持された液晶表示装置の製造方法であって、
第１の基板上において、少なくとも一部が前記薄膜トランジスタのドレイン電極に直接重なる画素電極を前記ドレイン電極の上又は下に直接形成する工程と、
前記画素電極を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記画素電極との間でフリンジ電界を発生させる複数のスリットを有する対向電極を形成する工程と、を備え、
隣接する前記ゲート配線間で前記ソース配線が屈曲することで、前記ソース配線がゲート配線に対して所定角度の２方向を有し、
前記複数のスリットが前記２方向と平行な２方向を含んでおり、
前記対向電極は、前記ソース配線を跨ぐように形成されることで、前記ソース配線を挟んで隣接する画素の前記対向電極と接続され、
前記対向電極は、前記ゲート配線の上を跨ぐように形成されることで、前記ゲート配線を挟んで隣接する画素の前記対向電極と接続され、
前記対向電極が、前記ソース配線が前記ゲート配線と交差する交差部分を除いて形成され、
前記対向電極が、前記ゲート配線と前記薄膜トランジスタが重複する領域を除いて形成され、
前記ソース配線の前記交差部分を除く大部分において、前記対向電極が前記ソース配線を覆っており、
前記対向電極の前記ソース配線を跨ぐ部分、前記ゲート配線を跨ぐ部分、及び画素内の部分が、透明導電膜によって一体に形成されている液晶表示装置の製造方法。
【請求項７】
前記対向電極の形成工程では、前記ソース配線と重なり合う領域の前記対向電極を、前記ソース配線の幅より片側２μｍ以上大きく形成する請求項６に記載の液晶表示装置の製造方法。
【請求項８】
前記層間絶縁膜の形成前に、前記ソース配線を覆う有機膜を形成する工程、又は、前記層間絶縁膜の形成後に、前記層間絶縁膜を介して前記ソース配線を覆う有機膜を形成する工程をさらに備える請求項６、又は７に液晶表示装置の製造方法。
【請求項９】
前記複数のスリットの前記２方向が、前記ゲート配線と平行な方向を基準として、対称になっている請求項６乃至８のいずれか一項に液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置、及びその製造方法に関し、特に詳しくはフリンジフィールドスイッチングモードの液晶表示装置、及びその製造方法に関する。
【背景技術】
【０００２】
インプレーンスイッチング（In-Plane Switching：ＩＰＳ）モードの液晶表示装置は、対向する基板間に挟持された液晶に横電界を印加して表示を行う表示方式である。ＩＰＳモードは、ＴＮ（Twisted Nematic）モードと比較して視野角特性に優れており、高画質化への要求を満足することが可能な表示方式であると考えられている。
【０００３】
ＩＰＳモードの液晶表示装置では、画素電極と対向電極とを金属膜により形成し、同一の基板上に対向配置する構成が一般的である。このような構造の液晶表示装置は、通常のＴＮモードと比べて画素開口率を大きくすることが困難であり、そのため光利用効率が低いという欠点がある。
【０００４】
ＩＰＳモードの液晶表示装置における開口率及び透過率を改善するために、フリンジフィールドスイッチング（Fringe Field Switching：ＦＦＳ）モードが提案されている（例えば、特許文献１、２）。ＦＦＳモードの液晶表示装置は、対向する基板間に狭持された液晶にフリンジ電界を印加して表示を行う表示方式である。ＦＦＳモードの液晶表示装置では、画素電極と対向電極とを透明導電膜により形成しているため、ＩＰＳモードより開口率及び透過率が向上することになる。また、ＦＦＳモードの液晶表示装置では、これら透明導電膜間によって保持容量が形成されるため、保持容量形成部による透過率ロスがない。
【特許文献１】特開２００１−２３５７６３号公報
【特許文献２】特開２００２−１８２２３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のＦＦＳモードの液晶表示装置では、上層に設けられたスリットを有する画素電極と、絶縁膜を介して下層に設けられた対向電極との間に発生するフリンジ電界で液晶を駆動する構成となっている。このとき、画素電極は、ソース配線との寄生容量を小さくするため、各画素内においてソース配線と重複しないよう離間して設けられている。すなわち、ソース配線から一定の距離離れて画素電極が形成されている。ソース配線と画素電極との間の寄生容量を小さくすることで、表示品位の劣化を防止できる。
【０００６】
しかしながら、この構成では、ソース配線に電圧が印加された状態においては、その電圧によって電界が発生し、ソース配線近傍の比較的広い範囲における液晶の配向状態を変えてしまう。従来のＦＦＳモードの液晶表示装置では、対向電極は、ソース配線よりも下層に形成されているので、ソース配線からの電界を遮蔽することができない。その結果、ソース配線近傍に光漏れが発生していた。このソース配線近傍の漏れ光を遮光するために、従来のＦＦＳモードの液晶表示装置では、ソース配線、及びソース配線近傍を覆うブラックマトリクスを対向基板側に形成している。このブラックマトリクスは、ソース配線、及びソース配線近傍の比較的広い範囲と重複するように形成されている。そのため、ソース配線近傍では、表示に寄与しない無効領域（非透過領域）が大きくなり、開口率が低下してしまうといった問題がある。
【０００７】
また、従来のＦＦＳモードの液晶表示装置では、画素電極は、薄膜トランジスタのドレイン電極と絶縁膜を介した別層に形成された構成となっている。この構成では、画素電極とドレイン電極とを電気的に接続するためのコンタクトホールが必要となる。すなわち、コンタクトホール形成に要する大きさと、コンタクトホール周辺に確保される位置余裕とが必要となる。これらの領域は光を透過しない非透過領域であることから、開口率をさらに低下させる要因の一つとなっている。
【０００８】
本発明は、上記のような問題点を解決するためになされたものであり、開口率を向上することができるＦＦＳモードの液晶表示装置、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明にかかる液晶表示装置は、薄膜トランジスタを有する第１の基板と、前記第１の基板と対向配置された第２の基板との間に液晶が挟持された液晶表示装置であって、前記第１の基板上において、少なくとも一部が前記薄膜トランジスタのドレイン電極に直接重なるよう、前記ドレイン電極の上又は下に直接形成された画素電極と、前記画素電極を覆う層間絶縁膜と、前記層間絶縁膜上に形成され、前記画素電極との間でフリンジ電界を発生させるスリットを有する対向電極と、を備えるものである。
【００１０】
また、本発明にかかる液晶表示装置の製造方法は、薄膜トランジスタを有する第１の基板と、前記第１の基板と対向配置された第２の基板との間に液晶が挟持された液晶表示装置の製造方法であって、第１の基板上において、少なくとも一部が前記薄膜トランジスタのドレイン電極に直接重なる画素電極を前記ドレイン電極の上又は下に形成する工程と、前記画素電極を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜上に、前記画素電極との間でフリンジ電界を発生させるスリットを有する対向電極を形成する工程と、を備えるものである。
【発明の効果】
【００１１】
本発明によれば、開口率を向上することができるＦＦＳモードの液晶表示装置、及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
始めに、図１を用いて、本実施の形態に係る液晶表示装置について説明する。図１は、液晶表示装置に用いられる薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）アレイ基板の構成を示す正面図である。本実施の形態に係る液晶表示装置は、ＴＦＴアレイ基板に画素電極と対向電極とが形成されたＦＦＳモードの液晶表示装置である。この液晶表示装置の全体構成については、以下に述べる第１〜第３の実施形態で共通である。
【００１３】
本実施の形態に係る液晶表示装置は、基板１０を有している。基板１０は、例えば、ＴＦＴアレイ基板等のアレイ基板である。基板１０には、表示領域４１と表示領域４１を囲むように設けられた額縁領域４２とが設けられている。この表示領域４１には、複数のゲート配線（走査信号線）４３と複数のソース配線（表示信号線）４４とが形成されている。複数のゲート配線４３は平行に設けられている。同様に、複数のソース配線４４は平行に設けられている。ゲート配線４３とソース配線４４とは、互いに交差するように形成されている。隣接するゲート配線４３とソース配線４４とで囲まれた領域が画素４７となる。従って、基板１０では、画素４７がマトリクス状に配列される。
【００１４】
基板１０の額縁領域４２には、走査信号駆動回路４５と表示信号駆動回路４６とが設けられている。ゲート配線４３は、表示領域４１から額縁領域４２まで延設され、基板１０の端部で、走査信号駆動回路４５に接続される。ソース配線４４も同様に、表示領域４１から額縁領域４２まで延設され、基板１０の端部で、表示信号駆動回路４６と接続される。走査信号駆動回路４５の近傍には、外部配線４８が接続されている。また、表示信号駆動回路４６の近傍には、外部配線４９が接続されている。外部配線４８、４９は、例えば、ＦＰＣ（Flexible Printed Circuit）等の配線基板である。
【００１５】
外部配線４８、４９を介して走査信号駆動回路４５、及び表示信号駆動回路４６に外部からの各種信号が供給される。走査信号駆動回路４５は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線４３に供給する。このゲート信号によって、ゲート配線４３が順次選択されていく。表示信号駆動回路４６は外部からの制御信号や、表示データに基づいて表示信号をソース配線４４に供給する。これにより、表示データに応じた表示電圧を各画素４７に供給することができる。
【００１６】
画素４７内には、少なくとも１つのＴＦＴ５０が形成されている。ＴＦＴ５０はソース配線４４とゲート配線４３の交差点近傍に配置される。例えば、このＴＦＴ５０が画素電極に表示電圧を供給する。即ち、ゲート配線４３からのゲート信号によって、スイッチング素子であるＴＦＴ５０がオンする。これにより、ソース配線４４から、ＴＦＴ５０のドレイン電極に接続された画素電極に表示電圧が印加される。さらに、画素電極は、スリットを有する共通電極（対向電極）と絶縁膜を介して対向配置されている。画素電極と対向電極との間には、表示電圧に応じたフリンジ電界が生じる。なお、基板１０の表面には、配向膜（図示せず）が形成されている。画素４７の詳細な構成については、後述する。
【００１７】
更に、基板１０には、対向基板が対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、及び配向膜等が形成されている。基板１０と対向基板との間には液晶層が狭持される。即ち、基板１０と対向基板との間には液晶が導入されている。更に、基板１０と対向基板との外側の面には、偏光板、及び位相差板等が設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設される。
【００１８】
画素電極と対向電極との間のフリンジ電界によって、液晶が駆動される。即ち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。即ち、偏光板を通過して直線偏光となった光は液晶層によって、偏光状態が変化する。具体的には、バックライトユニットからの光は、アレイ基板側の偏光板によって直線偏光になる。この直線偏光が液晶層を通過することによって、偏光状態が変化する。
【００１９】
偏光状態によって、対向基板側の偏光板を通過する光量は変化する。即ち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。即ち、画素ごとに表示電圧を変えることによって、所望の画像を表示することができる。
【００２０】
続いて、本実施の形態に係る液晶表示装置の画素構成について、図２及び図３を用いて説明する。図２は、実施の形態１に係るＴＦＴアレイ基板の画素構成を示した平面図である。図３は、実施の形態１に係るＴＦＴアレイ基板の画素構成を示した断面図である。図２はＴＦＴアレイ基板の画素４７の１つを示している。図３（ａ）は図２のIIIA−IIIA断面図であり、図３（ｂ）は図２のIIIB−IIIB断面図である。ここでは、チャネルエッチ型のＴＦＴ５０が形成されている場合について例示的に説明をする。
【００２１】
図２及び図３において、ガラス等の透明な絶縁性の基板１０上に、その一部がゲート電極１を構成するゲート配線４３が形成されている。ゲート配線４３は、基板１０上において一方向に直線的に延在するように配設されている。ゲート電極１及びゲート配線４３は、例えばＣｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇやこれらを主成分とする合金膜、またはこれらの積層膜によって形成されている。
【００２２】
ゲート電極１及びゲート配線４３を覆うように、第１の絶縁膜であるゲート絶縁膜１１が設けられている。ゲート絶縁膜１１は、窒化シリコン、酸化シリコン等の絶縁膜により形成されている。そして、ＴＦＴ５０の形成領域では、ゲート絶縁膜１１を介してゲート電極１の対面に半導体層２が設けられている。ここでは、半導体層２はゲート配線４３と重なるようゲート絶縁膜１１の上に形成され、この半導体層２と重複する領域のゲート配線４３がゲート電極１となる。半導体層２は、例えば、非晶質シリコン、多結晶ポリシリコン等により形成されている。
【００２３】
また、半導体層２上の両端に、導電性不純物がドーピングされたオーミックコンタクト膜３がそれぞれ形成されている。オーミックコンタクト膜３に対応する半導体層２の領域は、ソース・ドレイン領域となる。具体的には、図３（ａ）中の左側のオーミックコンタクト膜３に対応する半導体層２の領域がソース領域となる。そして、図３（ａ）中の右側のオーミックコンタクト膜３に対応する半導体層２の領域がドレイン領域となる。このように、半導体層２の両端にはソース・ドレイン領域が形成されている。そして、半導体層２のソース・ドレイン領域に挟まれた領域がチャネル領域となる。半導体層２のチャネル領域上には、オーミックコンタクト膜３は形成されていない。オーミックコンタクト膜３は、例えば、リン（Ｐ）等の不純物が高濃度にドーピングされた、ｎ型非晶質シリコンやｎ型多結晶シリコンなどにより形成されている。
【００２４】
オーミックコンタクト膜３の上に、ソース電極４及びドレイン電極５が形成されている。具体的には、ソース領域側のオーミックコンタクト膜３上に、ソース電極４が形成されている。そして、ドレイン領域側のオーミックコンタクト膜３の上に、ドレイン電極５が形成されている。このように、チャネルエッチ型のＴＦＴ５０が構成されている。そして、ソース電極４及びドレイン電極５は、半導体層２のチャネル領域の外側へ延在するように形成されている。すなわち、ソース電極４及びドレイン電極５は、オーミックコンタクト膜３と同様、半導体層２のチャネル領域上には形成されない。
【００２５】
ソース電極４は、半導体層２のチャネル領域の外側へ延在し、ソース配線４４と繋がっている。ソース配線４４は、ゲート絶縁膜１１上に形成され、基板１０上においてゲート配線４３と交差する方向に直線的に延在するように配設されている。したがって、ソース配線４４は、ゲート配線４３との交差部において分岐してからゲート配線４３に沿って延在し、ソース電極４となる。
【００２６】
ドレイン電極５は、半導体層２のチャネル領域の外側へ延在し、画素電極６と電気的に接続している。すなわち、ドレイン電極５は、ＴＦＴ５０の外側へと延在する延在部を有している。そして、この延在部において、ドレイン電極５と画素電極６とが電気的に接続する。ソース電極４、ドレイン電極５、及びソース配線４４は、例えばＣｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇやこれらを主成分とする合金膜、またはこれらの積層膜によって形成されている。
【００２７】
ここで、本実施の形態では、画素電極６は、その一部がドレイン電極５の延在部に直接重なるように形成されて、ドレイン電極５と電気的に接続している。そして、画素電極６は、ドレイン電極５の延在部上から画素４７内へと延在して形成されている。具体的には、図２及び図３に示すように、画素電極６はソース配線４４及びゲート配線４３と重複しないよう離間して設けられ、ソース配線４４とゲート配線４３とに囲まれた領域のうちＴＦＴ５０を除く略全面に形成されている。画素電極６は、ＩＴＯ等の透明導電膜によって形成されている。
【００２８】
すなわち、本実施の形態の画素電極６は、絶縁膜を介さずに、ソース電極４、ドレイン電極５、及びソース配線４４の上層に直接形成されている。よって、本実施の形態では、従来のＦＦＳモードの液晶表示装置と異なり、ドレイン電極５と画素電極６との間には絶縁膜が挟持されていない。このような構成により、画素電極６をドレイン電極５と電気的に接続するためのコンタクトホールが不要となる。すなわち、ドレイン電極５の延在部には、コンタクトホール形成に要する大きさと、コンタクトホール周辺に確保される位置余裕とが不要となり、画素電極６の一部がその上に直接接触して形成可能な大きさのみを有していればよい。従って、ドレイン電極５の延在部を従来のＦＦＳモードの液晶表示装置よりも小さくすることができ、開口率が向上する。
【００２９】
ソース電極４、ドレイン電極５、ソース配線４４、及び画素電極６を覆うように、第２の絶縁膜である層間絶縁膜１２が設けられている。層間絶縁膜１２は、窒化シリコン、酸化シリコン等の絶縁膜により形成されている。
【００３０】
そして、本実施の形態では、層間絶縁膜１２の上に対向電極８が形成されている。対向電極８は、層間絶縁膜１２を介して画素電極６の対面に配設され、画素電極６との間にフリンジ電界を発生させるためのスリットが設けられている。このスリットは、図２に示すように、ソース配線４４と略並行に複数設けられている。スリットは、例えばゲート配線４３と交差する方向に直線状に設けられている。対向電極８は、ＩＴＯ等の透明導電膜によって形成されている。
【００３１】
また、対向電極８は、ソース配線４４を覆うように形成されている。具体的には、図２及び図３（ｂ）に示すように、層間絶縁膜１２を介してソース配線４４の対面には、ソース配線４４より幅の広い対向電極８が配設されている。対向電極８は、画素部のソース配線４４の大部分を覆っている。すなわち、ソース配線４４のうち、ゲート配線４３と交差する部分を除く領域の大部分が、対向電極８と重なり合う。このような構成により、ソース配線４４から発生する電界が対向電極８によって遮られるため、液晶まで及ばず、液晶の配向状態の変化を低減することができる。従って、ソース配線４４が発生する電界による光漏れが大幅に抑制されるため、対向基板側には、ソース配線４４を覆うように広い範囲でブラックマトリクスを形成する必要がない。よって、ソース配線４４近傍の非透過領域を小さくすることができ、開口率が向上する。
【００３２】
このとき、ソース配線４４を覆う部分の対向電極８の幅は、ソース配線４４より片側２μｍ以上幅広に形成されていることが好ましい。これにより、ソース配線４４の電界を有効に遮蔽できる。このように、対向電極８は、ソース配線４４を覆うことで、ソース配線４４を挟んで隣接する画素の対向電極８と接続する。
【００３３】
さらに、対向電極８は、ゲート配線４３の少なくとも一部を覆うように形成されている。すなわち、対向電極８は、ゲート配線４３を挟んで隣接する画素の対向電極８と接続するように、ゲート配線４３の少なくとも一部において重なり合うように形成されている。ここでは、対向電極８は、ソース配線４４又はＴＦＴ５０と重複しない領域のゲート配線４３を跨ぐように形成されている。以上のような構成により、対向電極８は、隣接する全ての画素４７の対向電極８と、一体的に繋がって形成され、電気的に接続する。すなわち、表示領域４１内の全ての画素４７の対向電極８が電気的に接続するため、対向電極８の抵抗を低減することが可能となる。対向電極８に比較的抵抗率の高い透明導電膜を用いる場合、従来のＦＦＳモードの液晶表示装置では、比較的抵抗率の低い非透過の共通配線を配置して、各画素４７の対向電極８に信号を供給していたが、本実施の形態ではこの共通配線を形成する必要がない。従って、開口率が向上する。
【００３４】
続いて、本実施の形態における液晶表示装置の製造方法について説明する。まず初めに、ガラス等の透明な絶縁性の基板１０上全面に、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇやこれらを主成分とする合金膜、またはこれらの積層膜を成膜する。例えば、スパッタ法や蒸着法などを用いて基板１０全面に成膜する。その後、レジストを塗布して、塗布したレジストをフォトマスク上から露光し、レジストを感光させる。次に、感光させたレジストを現像して、レジストをパターニングする。以後、これら一連の工程を写真製版と呼ぶ。その後、このレジストパターンをマスクとしてエッチングし、フォトレジストパターンを除去する。以後、このような工程を微細加工技術と呼ぶ。これにより、ゲート電極１及びゲート配線４３がパターニングされる。
【００３５】
次に、ゲート電極１及びゲート配線４３を覆うように、ゲート絶縁膜１１となる第１の絶縁膜、半導体層２となる材料、及びオーミックコンタクト膜３となる材料をこの順に成膜する。例えば、プラズマＣＶＤ、常圧ＣＶＤ、減圧ＣＶＤなどを用いて、これらを基板１０全面に成膜する。ゲート絶縁膜１１として、窒化シリコン、酸化シリコン等を用いることができる。なお、ゲート絶縁膜１１は、ピンホール等の膜欠陥発生による短絡を防止するため、複数回に分けて成膜することが好ましい。
【００３６】
半導体層２となる材料には、非晶質シリコン、多結晶ポリシリコンなどを用いることができる。また、オーミックコンタクト膜３となる材料には、リン（Ｐ）等の不純物を高濃度に添加したｎ型非晶質シリコンやｎ型多結晶シリコンなどを用いることができる。その後、写真製版及び微細加工技術により、半導体層２となる膜、及びオーミックコンタクト膜３となる膜を、ゲート電極１上に島状にパターニングする。
【００３７】
次に、本実施の形態では、これらを覆うように、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇやこれらを主成分とする合金膜、またはこれらの積層膜を成膜する。例えば、スパッタ法や蒸着法など用いて成膜する。その後、写真製版及び微細加工技術によりパターニングして、ソース電極４、ドレイン電極５、及びソース配線４４を形成する。
【００３８】
続いて、ソース電極４、ドレイン電極５、及びソース配線４４を覆うように、ＩＴＯ等の透明導電膜をスパッタ法等により基板１０全面に成膜する。そして、写真製版及び微細加工技術により、この透明導電膜をパターニングする。これにより、一部がドレイン電極５上に直接接触する画素電極６が形成される。
【００３９】
次に、ソース電極４及びドレイン電極５をマスクとして、オーミックコンタクト膜３となる膜をエッチングする。すなわち、島状にパターニングされたオーミックコンタクト膜３のうち、ソース電極４又はドレイン電極５に覆われずに露出した部分をエッチングにより除去する。これにより、ソース電極４とドレイン電極５との間にチャネル領域が設けられた半導体層２及びオーミックコンタクト膜３が形成される。なお、上記説明では、ソース電極４及びドレイン電極５をマスクとしてエッチングを行ったが、ソース電極４及びドレイン電極５をパターニングする際に用いたレジストパターンをマスクとして、オーミックコンタクト膜３のエッチングを行ってもよい。その場合は、ソース電極４及びドレイン電極５上のレジストパターンを除去する前に、オーミックコンタクト膜３のエッチングを行う。すなわち、画素電極６の形成とオーミックコンタクト膜３のエッチングとの順番が逆になる。
【００４０】
続いて、ソース電極４、ドレイン電極５、ソース配線４４、及び画素電極６を覆うように、層間絶縁膜１２となる第２の絶縁膜を成膜する。例えば、層間絶縁膜１２として窒化シリコン、酸化シリコン等の無機絶縁膜を、ＣＶＤ法などを用いて基板１０全面に成膜する。これにより、半導体層２のチャネル領域が層間絶縁膜１２に覆われる。なお、額縁領域４２では、走査信号駆動回路４５又は表示信号駆動回路４６と接続するための端子（不図示）がゲート配線４３又はソース配線４４と同じ層によって形成される。そのため、層間絶縁膜１２を成膜した後に、写真製版及び微細加工技術により、これら端子に到達するコンタクトホールを層間絶縁膜１２及びゲート絶縁膜１１に形成する。
【００４１】
次に、層間絶縁膜１２の上に、ＩＴＯ等の透明導電膜をスパッタ法等により基板１０全面に成膜する。そして、写真製版及び微細加工技術により、この透明導電膜をパターニングする。これにより、層間絶縁膜１２を介して画素電極６の対面に、スリットを有する対向電極８が形成される。また、対向電極８は、ソース配線４４の大部分とゲート配線４３の少なくとも一部とを覆い、隣接する画素の対向電極８と繋がって形成される。なお、額縁領域４２では、コンタクトホールを介してゲート端子と接続するゲート端子パッドが、対向電極８と同じ透明導電膜によって形成される。同様に、コンタクトホールを介してソース端子と接続するソース端子パッドが対向電極８と同じ透明導電膜によって形成される。以上の工程を経て、本実施の形態のＴＦＴアレイ基板が完成する。
【００４２】
このように作製したＴＦＴアレイ基板の上に、その後のセル工程において配向膜を形成する。また、別途作製された対向基板の上に配向膜を同様に形成する。そして、この配向膜に対して、液晶との接触面に一方向にミクロな傷をつける配向処理（ラビング処理）を施す。次に、シール材を塗布して、ＴＦＴアレイ基板と対向基板とを貼り合せる。ＴＦＴアレイ基板と対向基板とを貼り合わせた後、真空注入法等を用い、液晶注入口から液晶を注入する。そして、液晶注入口を封止する。このようにして形成した液晶セルの両面に偏光板を貼り付けて、駆動回路を接続した後、バックライトユニットを取り付ける。このようにして、本実施の形態の液晶表示装置が完成する。
【００４３】
以上のように、本実施の形態では、画素電極６と、その上層に層間絶縁膜１２を介して対向配置されたスリットを有する対向電極８と、の間でフリンジ電界発生させて液晶を駆動する。そして、画素電極６を、絶縁膜を介さずに、ドレイン電極５上に直接形成している。このような構成により、画素電極６をとドレイン電極５とを電気的に接続するためのコンタクトホールを形成する必要がなくなり、開口率を向上することができる。
【００４４】
また、ソース配線４４を覆うようにして対向電極８を配設している。すなわち、ソース配線４４から発生する電界を、ソース配線４４の液晶側に配置した対向電極８により遮蔽する。これにより、ソース配線４４から発生する電界が液晶まで及ばず、ソース配線４４近傍の光漏れを大幅に抑制することができる。従って、対向基板側には、ソース配線４４近傍の広い範囲にブラックマトリクスを形成する必要がなくなるので、開口率をさらに向上することができる。
【００４５】
さらに、対向電極８を隣接する画素間で繋がるように形成している。すなわち、対向電極８は、ソース配線４４及びゲート配線４３を跨いで隣接する画素の対向電極８と繋がって形成されている。よって、表示領域４１内の全画素４７の対向電極８が一体的に形成され、電気的に接続する。これにより、対向電極８の抵抗を低減することができ、非透過の共通配線を形成する必要がなくなり、開口率をさらに向上することができる。
【００４６】
実施の形態２．
本実施の形態に係る液晶表示装置の画素構成について、図４及び図５を用いて説明する。図４は、実施の形態２に係るＴＦＴアレイ基板の画素構成を示した平面図である。図５は、実施の形態２に係るＴＦＴアレイ基板の画素構成を示した断面図である。図４はＴＦＴアレイ基板の画素４７の１つを示している。図５（ａ）は図４のVA−VA断面図であり、図５（ｂ）は図４のVB−VB断面図である。
【００４７】
本実施の形態では、実施の形態１にさらに有機膜９が設けられた構成となっていて、それ以外の構成については実施の形態１と同様であるため、説明を省略する。図４及び図５おいて、本実施の形態では、有機膜９がソース配線４４と層間絶縁膜１２との間に配設されている。有機膜９は、ソース配線４４を覆うように形成され、隣接する画素電極６間においてソース配線４４に沿って延在している。なお、光を透過する領域には、有機膜９は形成されていない。すなわち、有機膜９は、ソース配線４４の線幅よりも幅広く形成されるが、画素電極６とは重ならないようにその幅が調整されている。
【００４８】
有機膜９は、例えば、フォトレジスト材料によって形成されている。ここで、有機膜９は、透明性の高い有機樹脂材料でもよいが、非透過の領域に設けられているため、透明性の低いものでもよい。ここでは、有機膜９は、通常のアレイ基板製造に用いられる、安価で透明性の低いフォトレジスト材料によって形成されている。これにより、有機膜９形成のプロセス付加に対するコスト上昇を抑制できる。
【００４９】
このような構成のＴＦＴアレイ基板は、実施の形態１で層間絶縁膜１２を形成する前に、有機膜９を形成する工程を追加して行えばよい。具体的には、半導体層２、オーミックコンタクト膜３、ソース電極４、ドレイン電極５、ソース配線４４、及び画素電極６を形成した後、これらを覆うように、有機膜９となる材料を塗布する。ここでは、例えばフォトレジストを用いる。そして、写真製版により、このフォトレジストをパターニングする。これにより、ソース配線４４を覆う有機膜９を形成する。その後、これらの上に層間絶縁膜１２を形成する。それ以外の工程については、実施の形態１と同様であるため、説明を省略する。
【００５０】
なお、有機膜９の写真製版では、裏面露光プロセスを用いてもよい。具体的には、有機膜９となる材料を塗布した後、裏面側（ガラス面側）から露光する。すなわち、ソース配線４４、ゲート配線４３、ソース電極４、ドレイン電極５、及び半導体層２のパターンがマスクとなる。この場合、有機膜９は、ソース配線４４、ゲート配線４３、ソース電極４、ドレイン電極５、及び半導体層２を覆うように形成される。これにより、有機膜９をパターニングするために新たなマスクを用いることがなく、マスク枚数が増加することを防止できる。従って、有機膜９形成のプロセス付加に対するコスト上昇を抑制できる。
【００５１】
以上のように、本実施の形態では、ソース配線４４を覆うように有機膜９を形成している。すなわち、ソース配線４４と対向電極８との間に設けられる絶縁膜は、有機膜９及び層間絶縁膜１２となり、膜厚が厚くなる。これにより、ソース配線４４と対向電極８との間の容量を低減することができる。従って、液晶表示装置の消費電力を低減することができる。また、ソース配線４４と対向電極８との間におけるショートの発生率を低減できる。従って、液晶表示装置の歩留まりを向上することができる。さらに、本実施の形態によっても実施の形態１と同様の効果を奏し、開口率を向上することができる。
【００５２】
なお、本実施の形態では、有機膜９がソース配線４４と層間絶縁膜１２との間に配設される場合について例示的に説明をしたが、これに限るものではない。図６は、本実施の形態の別の実施例に係るＴＦＴアレイ基板の画素構成を示した断面図である。図６では、図４のVB−VB断面に相当する断面を示している。有機膜９は、図６に示すように、層間絶縁膜１２と対向電極８との間に配設されている。すなわち、有機膜９は、層間絶縁膜１２の上において、ソース配線４４を覆うように形成されていてもよい。具体的には、有機膜９は、ソース配線４４の線幅よりも幅広く形成され、層間絶縁膜１２を介してソース配線４４を覆うように配設されている。このような構成のＴＦＴアレイ基板は、実施の形態１で層間絶縁膜１２を形成した後に、有機膜を形成する工程を追加して行えばよい。その後、有機膜９の上から、対向電極８を形成する。これにより、ソース配線４４と対向電極８との間に設けられる絶縁膜は、層間絶縁膜１２及び有機膜９となり、膜厚が厚くなる。従って、有機膜９がソース配線４４と層間絶縁膜１２との間に形成される場合と同様の効果を奏することができる。
【００５３】
実施の形態３．
本実施の形態に係る液晶表示装置の画素構成について、図６を用いて説明する。図６は、実施の形態３に係るＴＦＴアレイ基板の画素構成を示した平面図である。図６はＴＦＴアレイ基板の画素４７の１つを示している。本実施の形態では、ソース配線４４、画素電極６、及び対向電極８の形状が実施の形態１と異なるのみであり、それ以外の構成については実施の形態１と同様であるため説明を省略する。
【００５４】
実施の形態１では、対向電極８にスリットを１方向に設けていたが、本実施の形態は、対向電極８に設けるスリットの方向を１画素内で２方向にしたものである。一般的に、ＦＦＳモード等にみられる、横方向に液晶分子を回転させて表示を行う液晶モードでは、液晶分子の向きが１方向に向いていることに起因する色度のわずかな変化が存在することが知られている。そのため、１画素内の液晶の回転方向を２方向にすれば、その色度変化を１画素内で補償することが可能となる。
【００５５】
図６において、対向電極８には、２方向にスリットが設けられている。スリットは、ゲート配線４３と垂直な方向に対して所定の傾斜角度で設けられている。そして、ゲート配線４３を基準として対称となる２方向を含む傾斜角度でスリットが設けられている。ここでは、スリットは、例えばくの字状に形成されている。このスリットは、図６に示すように、画素電極６と重複する領域において、ソース配線４４と略並行に複数設けられている。
【００５６】
また、本実施の形態では、ソース配線４４は、このスリットに沿った形状に形成されている。すなわち、隣接するゲート配線４３間において、ソース配線４４は屈曲して形成される。同様に、画素電極６は、このスリットに沿った形状に形成されている。具体的には、画素電極６が、層間絶縁膜１２を介して、対向電極８のくの字状のスリットの対面に配置されるよう、屈曲した形状に形成されている。このように、対向電極８のスリットに沿って、ソース配線４４及び画素電極６を屈曲させて配置することで、透過率の減少を抑制することができる。なお、本実施の形態の製造方法は、実施の形態１と同様であるため、説明を省略する。
【００５７】
以上のように、本実施の形態では、対向電極８に設けるスリットの方向を１画素内で２方向にしている。これにより、液晶分子の向きが１方向に向いていることに起因する色度のわずかな変化が、１画素内で補償することができる。従って、表示品位を向上することが可能となる。また、本実施の形態によっても実施の形態１と同様の効果を奏し、開口率を向上することができる。
【００５８】
上記実施の形態１〜３では、画素電極６の一部をドレイン電極５上に接触して配設する場合について例示的に説明をしたが、ドレイン電極５の下に接触して配設してもよい。すなわち、ドレイン電極５の延在部が画素電極６の上に直接接触して設けられる。この場合は、ソース電極４、ドレイン電極５、及びソース配線４４の形成工程と、画素電極６の形成工程とが、逆になる。すなわち、画素電極６を形成後に、ソース電極４、ドレイン電極５、及びソース配線４４を形成する。
【００５９】
また、ソース電極４、ドレイン電極５、及びソース配線４４の形成と、画素電極６の形成とを、別々の写真製版を用いて行ったが、これらを１回の写真製版で行ってもよい。具体的には、半導体層２となる膜、及びオーミックコンタクト膜３となる膜を、ゲート電極１上に島状にパターニングした後、画素電極６となる透明導電膜と、ソース電極４、ドレイン電極５、及びソース配線４４となる電極膜とを順次成膜する。そして、ハーフトーンやグレートーン等の多段階露光技術を用いて、写真製版を行い、膜厚差を有するレジストパターンを形成する。このとき、ソース電極４、ドレイン電極５、及びソース配線４４の形成領域上にレジストパターンの厚膜部、画素電極６の形成領域上に薄膜部を形成する。このレジストパターンをマスクとして、電極膜及び透明導電膜をエッチングする。
【００６０】
その後、膜厚差を有するレジストパターンをアッシングして、薄膜部のレジストパターンを除去する。そして、薄膜部の除去されたレジストパターンをマスクとして、画素電極６の形成領域上の電極膜をエッチングして除去する。これにより、ソース電極４、ドレイン電極５、ソース配線４４、及び画素電極６を同じ写真製版で形成できる。従って、写真製版工程を削減できる。なお、この場合、ソース電極４、ドレイン電極５、及びソース配線４４は、画素電極６と同じ透明導電膜が下層に積層された積層膜となる。
【００６１】
さらに、実施の形態１〜３では、チャネルエッチ型のＴＦＴ５０が形成された液晶表示装置について説明したが、トップゲート型など他のＴＦＴ５０が設けられていてもよい。また、上記実施の形態では、透過型の液晶表示装置について説明したが、本発明はこれに限られるものではない。例えば、半透過型の液晶表示装置であってもよい。この場合は、ドレイン電極５の延在部を拡大して形成すればよい。すなわち、ドレイン電極５が画素電極６と重なる領域を増加させて、この部分を反射板として機能させることができる。また、実施の形態１〜３では、対向電極８のスリットの方向がソース配線４４と平行な場合について例示的に説明したが、これに限るものではない。対向電極８のスリットの方向は、ソース配線４４と平行な方向だけでなく、任意の方向、または任意の異なる方向の組み合わせとしてもよい。なお、上記実施の形態１〜３は、適宜組み合わせて実施することができる。
【００６２】
以上の説明は、本発明の実施の形態を説明するものであり、本発明が以上の実施の形態に限定されるものではない。また、当業者であれば、以上の実施の形態の各要素を、本発明の範囲において、容易に変更、追加、変換することが可能である。
【図面の簡単な説明】
【００６３】
【図１】液晶表示装置に用いられるＴＦＴアレイ基板の構成を示す正面図である。
【図２】実施の形態１に係るＴＦＴアレイ基板の画素構成を示した平面図である。
【図３】実施の形態１に係るＴＦＴアレイ基板の画素構成を示した断面図である。
【図４】実施の形態２に係るＴＦＴアレイ基板の画素構成を示した平面図である。
【図５】実施の形態２に係るＴＦＴアレイ基板の画素構成を示した断面図である。
【図６】実施の形態２の別の実施例に係るＴＦＴアレイ基板の画素構成を示した断面図である。
【図７】実施の形態３に係るＴＦＴアレイ基板の画素構成を示した平面図である。
【符号の説明】
【００６４】
１  ゲート電極、２  半導体層、３  オーミックコンタクト膜、
４  ソース電極、５  ドレイン電極、６  画素電極、８  対向電極、
９  有機膜、１０  基板、１１  ゲート絶縁膜、１２  層間絶縁膜、
４１  表示領域、４２  額縁領域、４３  ゲート配線、４４  ソース配線、
４５  走査信号駆動回路、４６  表示信号駆動回路、４７  画素、
４８、４９  外部配線、５０  ＴＦＴ
【図１】
0005456980.tif 000002
【図２】
0005456980.tif 000003
【図３】
0005456980.tif 000004
【図４】
0005456980.tif 000005
【図５】
0005456980.tif 000006
【図６】
0005456980.tif 000007
【図７】
0005456980.tif 000008