(57)【特許請求の範囲】
【請求項１】
互いに対向する第１の表面および第１の裏面を有し、かつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面を有し、かつ単結晶構造を有する第２の炭化珪素基板とを準備する工程と、
前記第１および第２の裏面の各々が一の方向に露出するように前記第１および第２の炭化珪素基板を配置する工程と、
前記第１および第２の裏面を互いにつなぐ結合部を形成する工程とを備え、
前記結合部は、成長層を含み、前記結合部を形成する工程は、前記第１および第２の裏面の各々の上に炭化珪素からなる前記成長層を、前記一の方向から昇華物を供給する昇華法により形成する工程を含む、半導体基板の製造方法。
【請求項２】
前記成長層を形成する工程は、
前記一の方向に露出する前記第１および第２の裏面の各々と、前記第１および第２の裏面に対して前記一の方向に配置され、かつ炭化珪素からなる固体原料の表面とを、間隔を空けて対向させる工程と、
前記固体原料の表面において炭化珪素を昇華させることで気体を発生させる工程と、
前記第１および第２の裏面の各々の上で前記気体を固化させる工程とを含む、請求項１に記載の半導体基板の製造方法。
【請求項３】
前記間隔の平均値は前記昇華法における昇華ガスの平均自由行程よりも小さい、請求項２に記載の半導体基板の製造方法。
【請求項４】
前記成長層を形成する工程において、前記第１および第２の炭化珪素基板の各々の温度は、前記固体原料の温度よりも低くされる、請求項２に記載の半導体基板の製造方法。
【請求項５】
前記固体原料は一塊の炭化珪素の固形物である、請求項２に記載の半導体基板の製造方法。
【請求項６】
前記配置する工程は、前記第１および第２の炭化珪素基板の間の最短間隔が１ｍｍ以下となるように行なわれる、請求項１に記載の半導体基板の製造方法。
【請求項７】
前記成長層は単結晶構造を有する、請求項１に記載の半導体基板の製造方法。
【請求項８】
前記第１の裏面の結晶面に対して前記第１の裏面上の前記成長層の結晶面の傾きは１０°以内であり、
前記第２の裏面の結晶面に対して前記第２の裏面上の前記成長層の結晶面の傾きは１０°以内である、請求項７に記載の半導体基板の製造方法。
【請求項９】
前記第１および第２の炭化珪素基板の各々の不純物濃度と、前記成長層の不純物濃度とは互いに異なる、請求項１に記載の半導体基板の製造方法。
【請求項１０】
前記第１および第２の炭化珪素基板の各々の不純物濃度よりも、前記成長層の不純物濃度の方が高い、請求項１に記載の半導体基板の製造方法。
【請求項１１】
前記第１の炭化珪素基板の{０００１}面に対する前記第１の表面のオフ角は５０°以上６５°以下であり、かつ前記第２の炭化珪素基板の{０００１}面に対する前記第２の表面のオフ角は５０°以上６５°以下である、請求項１に記載の半導体基板の製造方法。
【請求項１２】
前記第１の表面のオフ方位と前記第１の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下であり、かつ前記第２の表面のオフ方位と前記第２の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下である、請求項１１に記載の半導体基板の製造方法。
【請求項１３】
前記第１の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する前記第１の表面のオフ角は−３°以上５°以下であり、前記第２の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する前記第２の表面のオフ角は−３°以上５°以下である、請求項１２に記載の半導体基板の製造方法。
【請求項１４】
前記第１の表面のオフ方位と前記第１の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下であり、かつ前記第２の表面のオフ方位と前記第２の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下である、請求項１１に記載の半導体基板の製造方法。
【請求項１５】
前記成長層を形成する工程は、大気雰囲気を減圧することにより得られた雰囲気中で行われる、請求項１に記載の半導体基板の製造方法。
【請求項１６】
前記成長層を形成する工程は、１０-1Ｐａよりも高く１０4Ｐａよりも低い圧力を有する雰囲気中で行われる、請求項１に記載の半導体基板の製造方法。
【請求項１７】
前記第１および第２の裏面の各々は、スライスによって形成された面である、請求項１に記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板の製造方法に関し、特に、単結晶構造を有する炭化珪素（ＳｉＣ）からなる部分を含む半導体基板の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の製造に用いられる半導体基板としてＳｉＣ基板の採用が進められつつある。ＳｉＣは、より一般的に用いられているＳｉ（シリコン）に比べて大きなバンドギャップを有する。そのためＳｉＣ基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。【０００３】
半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第７３１４５２０号明細書（特許文献１）によれば、７６ｍｍ（３インチ）以上のＳｉＣ基板を製造することができるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７３１４５２０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＳｉＣ基板の大きさは工業的には１００ｍｍ（４インチ）程度にとどまっており、このため大型の基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系のＳｉＣにおいて、（０００１）面以外の面の特性が利用される場合、上記の問題が特に深刻となる。このことについて、以下に説明する。【０００６】
欠陥の少ないＳｉＣ基板は、通常、積層欠陥の生じにくい（０００１）面成長で得られたＳｉＣインゴットから切り出されることで製造される。このため（０００１）面以外の面方位を有するＳｉＣ基板は、成長面に対して非平行に切り出されることになる。このため基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、ＳｉＣの（０００１）面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。【０００７】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ＳｉＣを用いた半導体装置を効率よく製造するための半導体基板の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の半導体基板の製造方法は、以下の工程を有する。
互いに対向する第１の表面および第１の裏面を有し、かつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面を有し、かつ単結晶構造を有する第２の炭化珪素基板とが準備される。第１および第２の裏面の各々が一の方向に露出するように第１および第２の炭化珪素基板が配置される。第１および第２の裏面を互いにつなぐ結合部が形成される。結合部を形成する工程は、第１および第２の裏面の各々の上に炭化珪素からなる成長層を、一の方向から昇華物を供給する昇華法により形成する工程を含む。【０００９】
本製造方法によれば、第１および第２の炭化珪素基板が結合部を介して１つの半導体基板として一体化される。この半導体基板は、半導体装置が形成される基板面として、第１および第２の炭化珪素基板のそれぞれが有する第１および第２の表面の両方を含む。すなわちこの半導体基板は、第１および第２の炭化珪素基板のいずれかが単体で用いられる場合に比して、より大きな基板面を有する。よってこの半導体基板を用いることで、炭化珪素を用いた半導体装置を効率よく製造することができる。【００１０】
また第１および第２の裏面の各々の上に形成される成長層が第１および第２の炭化珪素基板と同様に炭化珪素からなるので、第１および第２の炭化珪素基板と成長層との間で諸物性が近くなる。よってこの諸物性の相違に起因した半導体基板の反りや割れを抑制することができる。【００１１】
また昇華法を用いることで、成長層を高い品質で、かつ高速で形成することができる。
なお上記の製造方法の説明において第１および第２の炭化珪素基板について言及しているが、このことは、第１および第２の炭化珪素基板に加えてさらに１つ以上の炭化珪素基板が用いられる形態を除外するものではない。【００１２】
上記の製造方法において好ましくは、成長層を形成する工程は、以下の工程を有する。
一の方向に露出する第１および第２の裏面の各々と、第１および第２の裏面に対して一の方向に配置され、かつ炭化珪素からなる固体原料の表面とが、間隔を空けて対向させられる。固体原料の表面において炭化珪素を昇華させることで気体が発生させられる。その気体が第１および第２の裏面の各々の上で固化させられる。【００１３】
これにより、成長層を高い品質で、かつ高速で形成することができる。
より好ましくは、上記間隔の平均値は昇華法における昇華ガスの平均自由行程よりも小さくされる。これにより成長層の膜厚分布を小さくすることができる。【００１４】
上記の製造方法において好ましくは、成長層を形成する工程において、第１および第２の炭化珪素基板の温度は、固体原料の温度よりも低くされる。これにより、昇華された炭化珪素を第１および第２の炭化珪素基板上において効率よく固化させることができる。【００１５】
上記の製造方法において好ましくは、固体原料は一塊の炭化珪素の固形物である。この場合、たとえ第１および第２の裏面の各々の上の成長層が分離して形成されてしまっても、この各々の成長層を一塊の固形物のうち昇華されなかった部分によってつなぐことができる。よって、より確実に第１および第２の炭化珪素基板をつなぐことができる。【００１６】
より好ましくは、第１および第２炭化珪素基板を配置する工程は、第１および第２の炭化珪素基板の間の最短間隔が１ｍｍ以下となるように行なわれる。これにより、より確実に、第１および第２の裏面をつなぐように成長層を形成することができる。【００１７】
上記の製造方法において好ましくは、成長層は単結晶構造を有する。これにより、成長層の諸物性を、同じく単結晶構造を有する第１および第２の炭化珪素基板の各々の諸物性に近づけることができる。【００１８】
より好ましくは、第１の裏面の結晶面に対して第１の裏面上の成長層の結晶面の傾きは１０°以内である。また第２の裏面の結晶面に対して第２の裏面上の成長層の結晶面の傾きは１０°以内である。これにより成長層の異方性を、第１および第２の炭化珪素基板の各々の異方性に近づけることができる。【００１９】
上記の製造方法において好ましくは、第１および第２の炭化珪素基板の各々の不純物濃度と、成長層の不純物濃度とは互いに異なる。これにより不純物濃度の異なる２層構造を有する半導体基板を得ることができる。【００２０】
上記の製造方法において好ましくは、第１および第２の炭化珪素基板の各々の不純物濃度よりも、成長層の不純物濃度の方が高くされる。これにより第１および第２の炭化珪素基板の各々の抵抗率に比して、成長層の抵抗率を小さくすることができる。【００２１】
上記の製造方法において好ましくは、第１の炭化珪素基板の{０００１}面に対する第１の表面のオフ角は５０°以上６５°以下であり、かつ第２の炭化珪素基板の{０００１}面に対する第２の表面のオフ角は５０°以上６５°以下である。これにより、第１および第２の表面が｛０００１｝面である場合に比して、第１および第２の表面におけるチャネル移動度を高めることができる。【００２２】
より好ましくは、第１の表面のオフ方位と第１の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下であり、かつ第２の表面のオフ方位と第２の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下である。これにより第１および第２の表面におけるチャネル移動度をより高めることができる。【００２３】
さらに好ましくは、第１の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する第１の表面のオフ角は−３°以上５°以下であり、第２の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する第２の表面のオフ角は−３°以上５°以下である。これにより第１および第２の表面におけるチャネル移動度をさらに高めることができる。【００２４】
上記の製造方法において好ましくは、第１の表面のオフ方位と第１の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下であり、かつ第２の表面のオフ方位と第２の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下である。これにより、第１および第２の表面が｛０００１｝面である場合に比して、第１および第２の表面におけるチャネル移動度を高めることができる。【００２５】
上記の製造方法において好ましくは、成長層を形成する工程は、大気雰囲気を減圧することにより得られた雰囲気中で行われる。【００２６】
上記の製造方法において好ましくは、成長層を形成する工程は、１０-1Ｐａよりも高く１０4Ｐａよりも低い圧力を有する雰囲気中で行われる。【００２７】
上記の製造方法において、第１および第２の裏面の各々は、スライスによって形成された面であってもよい。
【発明の効果】
【００２８】
以上の説明から明らかなように、本発明の半導体基板の製造方法によれば、炭化珪素を用いた半導体装置を効率よく製造するための半導体基板の製造方法を提供することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態１における半導体基板の構成を概略的に示す平面図である。
【図２】図１の線ＩＩ−ＩＩに沿う概略断面図である。
【図３】本発明の実施の形態１における半導体基板の製造方法の概略フロー図である。
【図４】図３における結合部を形成する工程の概略フロー図である。
【図５】本発明の実施の形態１における半導体基板の製造方法の第１工程を概略的に示す断面図である。
【図６】本発明の実施の形態１における半導体基板の製造方法の第２工程を概略的に示す断面図である。
【図７】本発明の実施の形態１における半導体基板の製造方法の第３工程を概略的に示す断面図である。
【図８】本発明の実施の形態１における半導体基板の製造方法の第１工程の第１の変形例を概略的に示す断面図である。
【図９】本発明の実施の形態１における半導体基板の製造方法の第１工程の第２の変形例を概略的に示す断面図である。
【図１０】本発明の実施の形態１における半導体基板の製造方法の第１工程の第３の変形例を概略的に示す断面図である。
【図１１】本発明の実施の形態２における半導体基板の製造方法の一工程を概略的に示す断面図である。
【図１２】図１１の工程の変形例を概略的に示す断面図である。
【図１３】本発明の実施の形態３における半導体装置の構成を概略的に示す部分断面図である。
【図１４】本発明の実施の形態３における半導体装置の製造方法の概略フロー図である。
【図１５】本発明の実施の形態３における半導体装置の製造方法の第１工程を概略的に示す部分断面図である。
【図１６】本発明の実施の形態３における半導体装置の製造方法の第２工程を概略的に示す部分断面図である。
【図１７】本発明の実施の形態３における半導体装置の製造方法の第３工程を概略的に示す部分断面図である。
【図１８】本発明の実施の形態３における半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
【発明を実施するための形態】
【００３０】
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１および図２を参照して、本実施の形態の半導体基板８０は、単結晶構造を有する複数のＳｉＣ基板１１〜１９（炭化珪素基板）と、結合部５０とを有する。結合部５０は、ＳｉＣからなる成長層３０を含み、本実施の形態においては実質的に成長層３０からなる。成長層３０は、ＳｉＣ基板１１〜１９の裏面（図１に示される面と反対の面）を互いにつないでおり、これによりＳｉＣ基板１１〜１９は互いに固定されている。ＳｉＣ基板１１〜１９のそれぞれは同一平面上において露出した表面を有し、たとえばＳｉＣ基板１１および１２のそれぞれは、表面Ｆ１およびＦ２（図２）を有する。これにより半導体基板８０はＳｉＣ基板１１〜１９の各々に比して大きな表面を有する。よってＳｉＣ基板１１〜１９の各々を単独で用いる場合に比して、半導体基板８０を用いる場合、ＳｉＣを用いた半導体装置をより効率よく製造することができる。
【００３１】
次に本実施の半導体基板８０の製造方法について説明する。なお以下において説明を簡略化するためにＳｉＣ基板１１〜１９のうちＳｉＣ基板１１および１２に関してのみ言及する場合があるが、ＳｉＣ基板１３〜１９もＳｉＣ基板１１および１２と同様に扱われる。
【００３２】
図５を参照して、単結晶構造を有するＳｉＣ基板１１（第１の炭化珪素基板）、およびＳｉＣ基板１２（第２の炭化珪素基板）が準備される（図３：ステップＳ１０）。ＳｉＣ基板１１は互いに対向する表面Ｆ１（第１の表面）および裏面Ｂ１（第１の裏面）を有し、ＳｉＣ基板１２は互いに対向する表面Ｆ２（第２の表面）および裏面Ｂ２（第２の裏面）を有する。具体的には、たとえば、六方晶系における（０００１）面で成長したＳｉＣインゴットを（０３−３８）面に沿ってスライスすることによって、ＳｉＣ基板１１および１２が準備される。好ましくは、裏面Ｂ１およびＢ２のラフネスがＲａとして１００μｍ以下である。裏面Ｂ１およびＢ２の各々は、上記のスライスによって形成された面（いわゆるアズスライス面）、すなわち上記スライス後に研磨が行われていない面であってもよい。
【００３３】
次に処理室内において第１の加熱体８１上に、裏面Ｂ１およびＢ２の各々が一の方向（図５における上方向）に露出するようにＳｉＣ基板１１および１２が配置される（図３：ステップＳ２０）。すなわちＳｉＣ基板１１および１２が、平面視において並ぶように配置される。
【００３４】
好ましくは、上記の配置は、裏面Ｂ１およびＢ２の各々が同一平面上に位置するか、または表面Ｆ１およびＦ２の各々が同一平面上に位置するように行なわれる。
【００３５】
また好ましくはＳｉＣ基板１１および１２の間の最短間隔（図５における横方向の最短間隔）は５ｍｍ以下とされ、より好ましくは１ｍｍ以下とされ、さらに好ましくは１００μｍ以下とされ、さらに好ましくは１０μｍ以下とされる。具体的には、たとえば、同一の矩形形状を有する基板が１ｍｍ以下の間隔を空けてマトリクス状に配置されればよい。
【００３６】
次に裏面Ｂ１およびＢ２を互いにつなぐ結合部５０（図２）が形成される（図３：ステップＳ３０）。この結合部５０を形成する工程は、成長層３０（図２）を形成する工程を含む。この成長層３０を形成する工程には、昇華法が用いられ、好ましくは近接昇華法が用いられる。以下にこの結合部５０を形成する工程について詳しく説明する。
【００３７】
まず一の方向（図５における上方向）に露出する裏面Ｂ１およびＢ２の各々と、裏面Ｂ１およびＢ２に対して一の方向（図５における上方向）に配置された固体原料２０の表面ＳＳとが、間隔Ｄ１を空けて対向させられる（図４：ステップＳ３１）。好ましくは、間隔Ｄ１の平均値は昇華法における昇華ガスの平均自由行程よりも小さくされ、たとえば１μｍ以上１ｃｍ以下とされる。この昇華ガスは、固体ＳｉＣが昇華することによって形成されるガスであって、たとえばＳｉ、Ｓｉ2Ｃ、およびＳｉＣ2を含む。
【００３８】
固体原料２０はＳｉＣからなり、好ましくは一塊の炭化珪素の固形物であり、具体的には、たとえばＳｉＣウエハである。固体原料２０のＳｉＣの結晶構造は特に限定されない。また好ましくは、固体原料２０の表面ＳＳのラフネスはＲａとして１ｍｍ以下である。
【００３９】
なお間隔Ｄ１（図５）をより確実に設けるために、間隔Ｄ１に対応する高さを有するスペーサ８３（図８）が用いられてもよい。この方法は、間隔Ｄ１の平均値が１００μｍ程度以上の場合に特に有効である。
【００４０】
次に第１の加熱体８１によってＳｉＣ基板１１および１２が所定の基板温度まで加熱される。また第２の加熱体８２によって固体原料２０が所定の原料温度まで加熱される。固体原料２０が原料温度まで加熱されることによって、固体原料の表面ＳＳにおいてＳｉＣが昇華することで、昇華物、すなわち気体が発生する（図４：ステップＳ３２）。この気体は、一の方向（図５における上方向）から、裏面Ｂ１およびＢ２の各々の上に供給される。
【００４１】
好ましくは基板温度は原料温度よりも低くされ、より好ましくは両温度の差は１℃以上１００℃以下とされる。また好ましくは、基板温度は１８００℃以上２５００℃以下である。
【００４２】
図６を参照して、上記のように供給された気体は、裏面Ｂ１およびＢ２の各々の上で、固化させられることで再結晶化される（図４：ステップＳ３３）。これにより裏面Ｂ１およびＢ２を互いにつなぐ成長層３０ｐが形成される。また固体原料２０（図５）は、消耗して小さくなることで固体原料２０ｐになる。
【００４３】
主に図７を参照して、さらに昇華が進むことで、固体原料２０ｐ（図６）が消失する。これにより裏面Ｂ１およびＢ２を互いにつなぐ、結合部５０としての成長層３０が形成される。
【００４４】
成長層３０が形成される際、処理室内の雰囲気は、大気雰囲気を減圧することにより得られた雰囲気であってもよい。この場合、雰囲気の圧力は、好ましくは、１０-1Ｐａよりも高く１０4Ｐａよりも低くされる。
【００４５】
上記の雰囲気は不活性ガスであってもよい。不活性ガスとしては、たとえば、Ｈｅ、Ａｒなどの希ガス、窒素ガス、または希ガスと窒素ガスとの混合ガスを用いることができる。この混合ガスが用いられる場合、窒素ガスの割合は、たとえば６０％である。また処理室内の圧力は、好ましくは５０ｋＰａ以下とされ、より好ましくは１０ｋＰａ以下とされる。
【００４６】
また好ましくは、成長層３０ｐを含む成長層３０は単結晶構造を有する。より好ましくは、裏面Ｂ１の結晶面に対して裏面Ｂ１上の成長層３０の結晶面の傾きは１０°以内であり、また裏面Ｂ２の結晶面に対して裏面Ｂ２上の成長層３０の結晶面の傾きは１０°以内である。これらの角度関係は、裏面Ｂ１およびＢ２の各々に対して成長層３０がエピタキシャル成長することによって容易に実現される。
【００４７】
なおＳｉＣ基板１１、１２の結晶構造は六方晶系であることが好ましく、４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣであることがより好ましい。また、ＳｉＣ基板１１、１２と成長層３０とは、同一の結晶構造を有するＳｉＣ単結晶からなっていることが好ましい。
【００４８】
ＳｉＣ基板（ＳｉＣ基板１１、１２など）と、成長層３０とが同一の結晶構造を有するＳｉＣ単結晶からなっている場合に、両者の間に結晶学的な特性の差異が存在してもよい。このような特性としては、たとえば、欠陥密度、結晶の品質、および不純物濃度がある。このことについて、以下に説明する。
【００４９】
成長層３０の欠陥密度は、ＳｉＣ基板１１〜１９の欠陥密度より大きくてもよく、よって実質的に成長層３０からなる結合部５０は、その大きさがＳｉＣ基板１１〜１９の各々に比して大きいにもかかわらず、容易に形成され得る。具体的には、成長層３０のマイクロパイプ密度は、ＳｉＣ基板１１〜１９のマイクロパイプ密度より大きくてもよい。また成長層３０の貫通らせん転位密度は、ＳｉＣ基板１１〜１９の貫通らせん転位密度より大きくてもよい。また成長層３０の貫通刃状転位密度は、ＳｉＣ基板１１〜１９の貫通刃状転位密度より大きくてもよい。また成長層３０の基底面転位密度は、ＳｉＣ基板１１〜１９の基底面転位密度より大きくてもよい。また成長層３０の混合転位密度は、ＳｉＣ基板１１〜１９の混合転位密度より大きくてもよい。また成長層３０の積層欠陥密度は、ＳｉＣ基板１１〜１９の積層欠陥密度より大きくてもよい。また成長層３０の点欠陥密度は、ＳｉＣ基板１１〜１９の点欠陥密度より大きくてもよい。
【００５０】
また成長層３０の結晶の品質は、ＳｉＣ基板１１〜１９の結晶の品質より低くてもよく、よって実質的に成長層３０からなる結合部５０は、その大きさがＳｉＣ基板１１〜１９の各々に比して大きいにもかかわらず、容易に形成され得る。具体的には、成長層３０のＸ線ロッキングカーブの半値幅は、ＳｉＣ基板１１〜１９のＸ線ロッキングカーブの半値幅より大きくてもよい。
【００５１】
また好ましくは、ＳｉＣ基板１１および１２の各々の濃度と、成長層３０の不純物濃度とは互いに異なる。より好ましくは、ＳｉＣ基板１１および１２の各々の不純物濃度よりも、成長層３０の不純物濃度の方が高い。なおＳｉＣ基板１１、１２の不純物濃度は、たとえば５×１０16ｃｍ-3以上５×１０19ｃｍ-3以下である。また成長層３０の不純物濃度は、たとえば５×１０16ｃｍ-3以上５×１０21ｃｍ-3以下である。また上記の不純物としては、たとえば窒素またはリンを用いることができる。なお成長層３０に含まれる不純物と、ＳｉＣ基板１１および１２に含まれる不純物とは、互いに異なっていてもよい。
【００５２】
また好ましくは、ＳｉＣ基板１１の{０００１}面に対する表面Ｆ１のオフ角は５０°以上６５°以下であり、かつＳｉＣ基板の{０００１}面に対する表面Ｆ２のオフ角は５０°以上６５°以下である。
【００５３】
より好ましくは、表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１−１００＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位と基板１２の＜１−１００＞方向とのなす角は５°以下である。
【００５４】
さらに好ましくは、ＳｉＣ基板１１の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ１のオフ角は−３°以上５°以下であり、ＳｉＣ基板１２の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ２のオフ角は−３°以上５°以下である。
【００５５】
なお上記において、「＜１−１００＞方向における{０３−３８}面に対する表面Ｆ１のオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る射影面への表面Ｆ１の法線の正射影と、{０３−３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。また「＜１−１００＞方向における{０３−３８}面に対する表面Ｆ２のオフ角」についても同様である。
【００５６】
また好ましくは、表面Ｆ１のオフ方位と基板１１の＜１１−２０＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位と基板１２の＜１１−２０＞方向とのなす角は５°以下である。
【００５７】
本実施の形態によれば、図２に示すように、ＳｉＣ基板１１および１２が結合部５０を介して１つの半導体基板８０として一体化される。半導体基板８０は、トランジスタなどの半導体装置が形成される基板面として、ＳｉＣ基板のそれぞれが有する表面Ｆ１およびＦ２の両方を含む。すなわち半導体基板８０は、ＳｉＣ基板１１および１２のいずれかが単体で用いられる場合に比して、より大きな基板面を有する。よって半導体基板８０により、ＳｉＣを用いた半導体装置を効率よく製造することができる。
【００５８】
また裏面Ｂ１およびＢ２の各々の上に形成される成長層３０がＳｉＣ基板１１および１２と同様にＳｉＣからなるので、ＳｉＣ基板と成長層３０との間で諸物性が近くなる。よってこの諸物性の相違に起因した半導体基板８０の反りや割れを抑制できる。
【００５９】
また昇華法を用いることで、成長層３０を高い品質で、かつ高速で形成することができる。また昇華法が特に近接昇華法であることにより、成長層３０をより均一に形成することができる。
【００６０】
また裏面Ｂ１およびＢ２の各々と固体原料２０の表面との間隔Ｄ１（図５）の平均値が１ｃｍ以下とされることにより、成長層３０の膜厚分布を小さくすることができる。また、間隔Ｄ１の平均値が１ｍｍ以下とされることにより、成長層３０の膜厚分布をさらに小さくすることができる。またこの間隔Ｄ１の平均値が１μｍ以上とされることにより、ＳｉＣが昇華する空間を十分に確保することができる。
【００６１】
また成長層３０（図７）を形成する工程において、ＳｉＣ基板１１および１２の温度は固体原料２０（図５）の温度よりも低くされる。これにより、昇華されたＳｉＣをＳｉＣ基板１１および１２上において効率よく固化させることができる。
【００６２】
また成長層３０を形成する工程（図５〜図７）は、成長層３０が裏面Ｂ１およびＢ２をつなぐように行なわれる。これにより成長層３０のみでＳｉＣ基板１１および１２をつなぐことができる。すなわちＳｉＣ基板１１および１２を均質な材料でつなぐことができる。
【００６３】
また好ましくは、ＳｉＣ基板１１および１２を配置する工程は、ＳｉＣ基板１１および１２の間の最短間隔が１ｍｍ以下となるように行なわれる。これにより成長層３０を、ＳｉＣ基板１１の裏面Ｂ１と、ＳｉＣ基板１２の裏面Ｂ２とをより確実につなぐように形成することができる。
【００６４】
また好ましくは、成長層３０は単結晶構造を有する。これにより、成長層３０の諸物性を、同じく単結晶構造を有するＳｉＣ基板１１および１２の各々の諸物性に近づけることができる。
【００６５】
より好ましくは、裏面Ｂ１の結晶面に対して裏面Ｂ１上の成長層３０の結晶面の傾きは１０°以内である。また裏面Ｂ２の結晶面に対して裏面Ｂ２上の成長層３０の結晶面の傾きは１０°以内である。これにより成長層３０の異方性を、ＳｉＣ基板１１および１２の各々の異方性に近づけることができる。
【００６６】
また好ましくは、ＳｉＣ基板１１および１２の各々の不純物濃度と、成長層３０の不純物濃度とは互いに異なる。これにより不純物濃度の異なる２層構造を有する半導体基板８０（図２）を得ることができる。
【００６７】
また好ましくは、ＳｉＣ基板１１および１２の各々の不純物濃度よりも成長層３０の不純物濃度の方が高い。よってＳｉＣ基板１１および１２の各々の抵抗率に比して、成長層３０の抵抗率を小さくすることができる。これにより、成長層３０の厚さ方向に電流を流す半導体装置、すなわち縦型の半導体装置の製造に好適な半導体基板８０を得ることができる。
【００６８】
また好ましくは、ＳｉＣ基板１１の{０００１}面に対する表面Ｆ１のオフ角は５０°以上６５°以下であり、かつＳｉＣ基板１２の{０００１}面に対する表面Ｆ２のオフ角は５０°以上６５°以下である。これにより、表面Ｆ１およびＦ２が｛０００１｝面である場合に比して、表面Ｆ１およびＦ２におけるチャネル移動度を高めることができる。
【００６９】
より好ましくは、表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１−１００＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１−１００＞方向とのなす角は５°以下である。これにより表面Ｆ１およびＦ２におけるチャネル移動度をより高めることができる。
【００７０】
さらに好ましくは、ＳｉＣ基板１１の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ１のオフ角は−３°以上５°以下であり、ＳｉＣ基板１２の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ２のオフ角は−３°以上５°以下である。これにより表面Ｆ１およびＦ２におけるチャネル移動度をさらに高めることができる。
【００７１】
また好ましくは、表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１１−２０＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１１−２０＞方向とのなす角は５°以下である。これにより、表面Ｆ１およびＦ２が｛０００１｝面である場合に比して、表面Ｆ１およびＦ２におけるチャネル移動度を高めることができる。
【００７２】
なお上記において固体原料２０としてＳｉＣウエハを例示したが、固体原料２０はこれに限定されるものではなく、たとえばＳｉＣ粉体またはＳｉＣ焼結体であってもよい。
【００７３】
また第１および第２の加熱体８１、８２としては、対象物を加熱することができるものであれば用いることができ、たとえば、グラファイトヒータを用いるような抵抗加熱方式のもの、または誘導加熱方式のものを用いることができる。
【００７４】
また図５においては、裏面Ｂ１およびＢ２の各々と、固体原料２０の表面ＳＳとの間は、全体に渡って間隔が空けられる。しかし本明細書において「間隔を空ける」ということは、より広い意味を有し、上記間隔の平均値がゼロを超えるようにするということである。よって裏面Ｂ１およびＢ２と、固体原料２０の表面ＳＳとの間が一部接触しつつ、裏面Ｂ１およびＢ２の各々と固体原料２０の表面ＳＳとの間に間隔が空けられる、という場合もあり得る。この場合に相当する２つの変形例について、以下に説明する。
【００７５】
図９を参照して、この例においては、固体原料２０としてのＳｉＣウエハの反りによって、上記間隔が確保される。より具体的には、本例においては、間隔Ｄ２は、局所的にはゼロになるが、平均値としては必ずゼロを超える。また好ましくは、間隔Ｄ１の平均値と同様に、間隔Ｄ２の平均値は昇華法における昇華ガスの平均自由行程よりも小さくされ、たとえば１μｍ以上１ｃｍ以下とされる。
【００７６】
図１０を参照して、この例においては、ＳｉＣ基板１１〜１３の反りによって、上記間隔が確保される。より具体的には、本例においては、間隔Ｄ３は、局所的にはゼロになるが、平均値としては必ずゼロを超える。また好ましくは、間隔Ｄ１の平均値と同様に、間隔Ｄ３の平均値は昇華法における昇華ガスの平均自由行程よりも小さくされ、たとえば１μｍ以上１ｃｍ以下とされる。
【００７７】
なお、図９および図１０の各々の方法の組み合わせによって、すなわち、固体原料２０としてのＳｉＣウエハの反りと、ＳｉＣ基板１１〜１３の反りとの両方によって、上記間隔が確保されてもよい。
【００７８】
以上、図９および図１０の各々の方法、または両方法の組み合わせによる方法は、上記間隔の平均値が１００μｍ以下の場合に特に有効である。
【００７９】
次に上記の半導体基板８０の製造に適した製造条件を検討した結果について、以下に説明する。
【００８０】
第１に、成長層３０が形成される際のＳｉＣ基板１１、１２の基板温度の検討を行なった。なお処理室内の圧力は、真空ポンプによって排気されることにより大気圧から減圧されて１Ｐａに保持された。また裏面Ｂ１およびＢ２の各々と、固体原料２０の表面ＳＳとの間隔Ｄ１（図５）は５０μｍとされた。またＳｉＣ基板１１、１２の温度は、固体原料２０の温度に比して、１００℃だけ低くされた。その結果を、以下に示す。
【００８１】
【表１】
0005477380.tif 000002
【００８２】
この結果から、ＳｉＣ基板１１および１２を一体化するためには、基板温度は、１６００℃では低過ぎ、１８００℃以上が好ましいことがわかった。また基板の結晶性が低下することを避けるには、基板温度は、３０００℃では高過ぎ、２５００℃以下が好ましいことがわかった。以上から、基板温度は１８００℃以上２５００℃以下が好ましいことがわかった。
【００８３】
第２に、固体原料２０の温度に比してＳｉＣ基板１１、１２の温度をどの程度低くするべきか、その温度差の検討を行なった。なお、処理室内の圧力は、真空ポンプによって排気されることにより大気圧から減圧されて１Ｐａに保持された。また基板温度は２０００℃に固定された。また裏面Ｂ１およびＢ２の各々と、固体原料２０の表面ＳＳとの間隔Ｄ１（図５）は５０μｍとされた。その結果を以下に示す。
【００８４】
【表２】
0005477380.tif 000003
【００８５】
この結果から、成長層３０の成長速度を十分に確保するためには、温度差は、０．１℃では小さ過ぎ、１℃以上が好ましいことがわかった。また成長層３０の膜厚分布を抑制するためには、温度差は５００℃では大きすぎ、１００℃以下が好ましいことがわかった。以上から、温度差は１℃以上１００℃以下が好ましいことがわかった。
【００８６】
第３に、成長層３０が形成される際の雰囲気の圧力の検討を行なった。なお上述した温度差は１００℃とされた。また基板温度は２０００℃に固定された。また裏面Ｂ１およびＢ２の各々と、固体原料２０の表面ＳＳとの間隔Ｄ１（図５）は５０μｍとされた。その結果を、以下に示す。
【００８７】
【表３】
0005477380.tif 000004
【００８８】
この結果から、ＳｉＣ基板１１および１２を一体化するためには、圧力は、１００ｋＰａでは高過ぎ、５０ｋＰａ以下が好ましく、１０ｋＰａ以下が特に好ましいことがわかった。
【００８９】
第４に、裏面Ｂ１およびＢ２の各々と、固体原料２０の表面ＳＳとの間隔Ｄ１（図５）の検討を行なった。なお、処理室内の圧力は、真空ポンプによって排気されることにより大気圧から減圧されて１Ｐａに保持された。また基板温度は２０００℃に固定された。また上述した温度差は５０℃とされた。
【００９０】
その結果、間隔Ｄ１＝５ｃｍ場合は成長層３０の膜厚分布が大きくなり過ぎたが、間隔Ｄ１＝１ｃｍ、１ｍｍ、５００μｍ、または１μｍの場合は成長層３０の膜厚分布を十分に小さくすることができた。この結果から、成長層３０の膜厚分布を十分に小さくするためには、間隔Ｄ１は１ｃｍ以下が好ましいことがわかった。
【００９１】
なお上記の間隔Ｄ１の適正な値は、昇華法における昇華ガスの平均自由行程に関係していると考えられる。具体的には、間隔Ｄ１の平均値がこの平均自由行程よりも小さくされることが好ましいと考えられる。たとえば、圧力１Ｐａ、温度２０００℃の下では、原子、分子の平均自由行程は、厳密には原子半径、分子半径に依存するが、おおよそ数〜数十ｃｍ程度であり、よって現実的には間隔Ｄ１を数ｃｍ以下とすることが好ましい。
【００９２】
第５に、裏面Ｂ１およびＢ２のラフネスの検討を行なった。なお、雰囲気の圧力は１Ｐａに、基板温度は２０００℃に固定された。その結果、ラフネスのＲａがＲａ＝５００μｍの場合は成長層３０の表面に大きな段差が生じたが、Ｒａ＝１００μｍ、１μｍ、または０．１ｎｍの場合はこの段差を十分に小さくすることができた。この結果から、成長層３０の表面の段差を十分に小さくするためには、裏面Ｂ１およびＢ２のラフネスは１００μｍ以下が好ましいことがわかった。なお裏面Ｂ１およびＢ２の各々がいわゆるアズスライス面であっても、上記段差を十分に小さくすることができた。
【００９３】
なお、雰囲気の圧力が１Ｐａ、基板温度が２０００℃の下で、たとえば、以下の諸条件を、問題なく用いることができることを確かめた。
【００９４】
成長層３０の形成時間として、１分、１時間、３時間、または２４時間を用いることができた。また雰囲気ガスとして、Ｈｅ、Ａｒ、Ｎ2、または６０％濃度のＮ2を用いた不活性ガス雰囲気を用いることができ、また不活性ガス雰囲気の代わりに、大気雰囲気を減圧することにより得られた雰囲気を用いることもできた。また固体原料２０（図５）の形態として、単結晶、多結晶、焼結体、またはＳｉＣ粉末を用いることができた。またＳｉＣ基板１１および１２が（０３−３８）の面方位を有する場合に、固体原料２０の表面ＳＳ（図５）の面方位として、（０００１）、（０３−３８）、（１１−２０）、または（１−１００）を用いることができた。また固体原料２０（図５）が有する不純物として、５×１０15cm-3、８×１０18cm-3または５×１０21cm-3の濃度で、窒素またはリンを用いることができた。またＳｉＣ基板１１および１２のポリタイプが４Ｈの場合に、固体原料２０のポリタイプとして、４Ｈ、６Ｈ、１５Ｒ、または３Ｃを用いることができた。
【００９５】
（実施の形態２）
図１１を参照して、本実施の形態においては、結合部５０Ｖは、成長層３０Ｖと、中間層４０とにより形成される。成長層３０Ｖは、実施の形態１の成長層３０（図７）とほぼ同様に昇華法によって形成されるが、成長層３０と異なりＳｉＣ基板１１および１２の各々の上に互いに分離して形成される。そして各成長層３０Ｖは、ＳｉＣからなる中間層４０を介してつながっている。中間層４０は、固体原料２０が昇華せずに残った部分である。
【００９６】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００９７】
本実施の形態によれば、ＳｉＣ基板１１および１２の各々の上の成長層３０Ｖが互いに直接つながっていなくても、成長層３０Ｖおよび中間層４０を有する結合部５０Ｖによって、裏面Ｂ１およびＢ２を互いにつなぐことができる。
【００９８】
また本実施の形態においては、固体原料２０として、粉体ではなく、ＳｉＣウエハなどの一塊のＳｉＣの固形物を用いることが好ましい。これにより、固体原料２０の一部である中間層４０も、粉体状ではなく、固形状となる。よって隣り合う成長層３０Ｖ間を、粉体ではなく、固形物でつなぐことができる。これにより隣り合う成長層３０Ｖ間を十分な強度でつなぐことができる。
【００９９】
なお複数のＳｉＣ基板の間（たとえばＳｉＣ基板１１および１２の間）の隙間が、ＳｉＣの昇華および再結晶によって形成された充填部３０Ｗ（図１２）によって埋められていてもよい。この充填部３０Ｗによって、複数のＳｉＣ基板を互いにより強固に接続することができる。
【０１００】
（実施の形態３）
図１３を参照して、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ(Double  Implanted  Metal  Oxide  Semiconductor  Field  Effect  Transistor)であって、基板８０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。
【０１０１】
基板８０は、本実施の形態においてはｎ型の導電型を有し、また実施の形態１で説明したように、成長層３０およびＳｉＣ基板１１を有する。ドレイン電極１１２は、ＳｉＣ基板１１との間に成長層３０を挟むように、成長層３０上に設けられている。バッファ層１２１は、成長層３０との間にＳｉＣ基板１１を挟むように、ＳｉＣ基板１１上に設けられている。
【０１０２】
バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
【０１０３】
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化ケイ素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
【０１０４】
この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
【０１０５】
酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
【０１０６】
次に半導体装置１００の製造方法について説明する。なお図１５〜図１８においてはＳｉＣ基板１１〜１９（図１）のうちＳｉＣ基板１１の近傍における工程のみを示すが、ＳｉＣ基板１２〜ＳｉＣ基板１９の各々の近傍においても、同様の工程が行なわれる。
【０１０７】
まず基板準備工程（ステップＳ１１０：図１４）にて、半導体基板８０（図１および図２）が準備される。すなわちステップＳ１０〜Ｓ３０（図３：実施の形態１）により半導体基板８０が形成される。半導体基板８０の導電型はｎ型とされる。
【０１０８】
図１５を参照して、エピタキシャル層形成工程（ステップＳ１２０：図１４）により、バッファ層１２１および耐圧保持層１２２が、以下のように形成される。
【０１０９】
まず基板８０のＳｉＣ基板１１上にバッファ層１２１が形成される。バッファ層１２１は、導電型がｎ型の炭化ケイ素からなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。
【０１１０】
次にバッファ層１２１上に耐圧保持層１２２が形成される。具体的には、導電型がｎ型の炭化ケイ素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
【０１１１】
図１６を参照して、注入工程（ステップＳ１３０：図１４）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
【０１１２】
まず導電型がｐ型の不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【０１１３】
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
【０１１４】
図１７を参照して、ゲート絶縁膜形成工程（ステップＳ１４０：図１４）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
【０１１５】
その後、窒素アニール工程（ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
【０１１６】
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
【０１１７】
図１８を参照して、電極形成工程（ステップＳ１６０：図１４）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
【０１１８】
まず酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
【０１１９】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
【０１２０】
再び図１３を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、基板８０の裏面上にドレイン電極１１２が形成される。また酸化膜１２６上にゲート電極１１０が形成される。以上により、半導体装置１００が得られる。
【０１２１】
なお本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。
【０１２２】
また半導体装置１００を作製するための半導体基板は、実施の形態１の半導体基板８０に限定されるものではなく、たとえば実施の形態２によって得られる半導体基板であってもよい。
【０１２３】
また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の半導体基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ−ＪＦＥＴ(Reduced  Surface  Field-Junction  Field  Effect  Transistor)またはショットキーダイオードが製造されてもよい。
【０１２４】
まとめると、本実施の形態の半導体基板は、以下の製造方法で作製されたものである。
互いに対向する第１の表面および第１の裏面を有し、かつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面を有し、かつ単結晶構造を有する第２の炭化珪素基板とが準備される。第１および第２の裏面の各々が一の方向に露出するように第１および第２の炭化珪素基板が配置される。第１および第２の裏面を互いにつなぐ結合部が形成される。結合部を形成する工程は、第１および第２の裏面の各々の上に炭化珪素からなる成長層を、一の方向から昇華物を供給する昇華法により形成する工程を含む。
【０１２５】
また本実施の形態の半導体装置は、以下の製造方法で作製された半導体基板を用いて作製されたものである。
【０１２６】
互いに対向する第１の表面および第１の裏面を有し、かつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面を有し、かつ単結晶構造を有する第２の炭化珪素基板とが準備される。第１および第２の裏面の各々が一の方向に露出するように第１および第２の炭化珪素基板が配置される。第１および第２の裏面を互いにつなぐ結合部が形成される。結合部を形成する工程は、第１および第２の裏面の各々の上に炭化珪素からなる成長層を、一の方向から昇華物を供給する昇華法により形成する工程を含む。
【０１２７】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１２８】
本発明の半導体基板の製造方法は、単結晶構造を有する炭化珪素からなる部分を含む半導体基板の製造方法に、特に有利に適用され得る。
【符号の説明】
【０１２９】
１１  ＳｉＣ基板(第１の炭化珪素基板）、１２  ＳｉＣ基板（第２の炭化珪素基板）、１３〜１９  ＳｉＣ基板、２０，２０ｐ  固体原料、３０，３０ｐ，３０Ｖ  成長層、３０Ｗ  充填部、４０  中間層、５０，５０Ｖ  結合部、８０  半導体基板、８１  第１の加熱体、８２  第２の加熱体、１００  半導体装置。
【図１】
0005477380.tif 000005
【図２】
0005477380.tif 000006
【図３】
0005477380.tif 000007
【図４】
0005477380.tif 000008
【図５】
0005477380.tif 000009
【図６】
0005477380.tif 000010
【図７】
0005477380.tif 000011
【図８】
0005477380.tif 000012
【図９】
0005477380.tif 000013
【図１０】
0005477380.tif 000014
【図１１】
0005477380.tif 000015
【図１２】
0005477380.tif 000016
【図１３】
0005477380.tif 000017
【図１４】
0005477380.tif 000018
【図１５】
0005477380.tif 000019
【図１６】
0005477380.tif 000020
【図１７】
0005477380.tif 000021
【図１８】
0005477380.tif 000022