(57)【特許請求の範囲】
【請求項１】
半導体基板における上部に形成された光電変換を行うフォトダイオードと、
前記半導体基板の上に、前記フォトダイオードを覆うように形成された第１の絶縁膜と、
前記第１の絶縁膜の上に形成され、前記フォトダイオードの上方の全部又は一部分を露出する開口部を有する第２の絶縁膜とを備え、
前記第１の絶縁膜は、前記フォトダイオードの全部又は一部の上方において、前記第１の絶縁膜の端部よりも膜厚が薄い薄膜部を有し、
前記第１の絶縁膜と前記第２の絶縁膜とは、前記フォトダイオードが形成されている領域以外の領域で重なっている、固体撮像素子。
【請求項２】
前記半導体基板の上であって、前記フォトダイオードの側方に形成されたトランジスタをさらに備える、請求項１に記載の固体撮像素子。
【請求項３】
前記第１の絶縁膜と前記第２の絶縁膜とは、前記トランジスタのゲート電極の上方で重なっている、請求項２に記載の固体撮像素子。
【請求項４】
前記フォトダイオードとは反対側にある前記トランジスタの側面に形成されたサイドウォールスペーサをさらに備える、請求項３に記載の固体撮像素子。
【請求項５】
前記サイドウォールスペーサは、断面形状がＬ字状の第３の絶縁膜と、前記第３の絶縁膜の上に形成され、前記第３の絶縁膜とは異なる材料の第４の絶縁膜とを含む、請求項４に記載の固体撮像素子。
【請求項６】
前記第３の絶縁膜は、シリコン酸化膜である、請求項５に記載の固体撮像素子。
【請求項７】
前記第４の絶縁膜は、シリコン窒化膜である、請求項５または６に記載の固体撮像素子。
【請求項８】
前記第４の絶縁膜は、前記第１の絶縁膜と同一の膜である、請求項６または７に記載の固体撮像素子。
【請求項９】
前記半導体基板と前記第１の絶縁膜の間に形成された第５の絶縁膜をさらに備える、請求項１〜８のいずれか１項に記載の固体撮像素子。
【請求項１０】
前記第５の絶縁膜の屈折率は、前記第１の絶縁膜の屈折率と異なる、請求項９に記載の固体撮像素子。
【請求項１１】
前記第５の絶縁膜の屈折率は、前記第２の絶縁膜の屈折率と異なる、請求項９または１０に記載の固体撮像素子。
【請求項１２】
前記第５の絶縁膜は、シリコン酸化膜である、請求項９〜１１のいずれか１項に記載の固体撮像素子。
【請求項１３】
前記第３の絶縁膜は、前記第５の絶縁膜と同一の膜である、請求項９〜１２のいずれか１項に記載の固体撮像素子。
【請求項１４】
前記第１の絶縁膜は、シリコン窒化膜である、請求項１〜１３のいずれか１項に記載の固体撮像素子。
【請求項１５】
前記第２の絶縁膜は、シリコン窒化膜である、請求項１〜１４のいずれか１項に記載の固体撮像素子。
【請求項１６】
前記薄膜部の厚みは３０ｎｍ以上８０ｎｍ以下である、請求項１〜１５のいずれか１項に記載の固体撮像素子。
【請求項１７】
前記薄膜部は、前記開口部によって露出されている、請求項１〜１６のいずれか１項に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＣＭＯＳイメージセンサなどの固体撮像素子及びその製造方法に関し、特に半導体基板に形成されたフォトダイオード上に反射防止膜を備えた固体撮像素子及びその製造方法に関するものである。
【背景技術】
【０００２】
固体撮像素子として、画素部と周辺のＣＭＯＳロジック回路部とからなるＣＭＯＳイメージセンサが知られている。ＣＭＯＳイメージセンサは、高い量子効率、高ダイナミックレンジ、及びランダムアクセスといった長所を持ち、製造プロセスにおいてはＣＭＯＳプロセスとの互換性を実現し易いことから、Ａ／Ｄコンバーターや様々な信号処理回路を同一チップ内に形成することが可能となる。このような固体撮像素子においては近年、多画素化や画素寸法の縮小が急激に進んでおり、感度の維持又は向上が大きな課題となってきている。
【０００３】
固体撮像素子では、受光部としてフォトダイオードが半導体基板に形成されており、フォトダイオード上に形成されている層間絶縁膜（通常はシリコン酸化膜）と半導体基板を構成するシリコンとの屈折率の差により、半導体基板表面において入射した光の一部が上方へ反射することから、フォトダイオードまで到達する光が低減し、感度の低下を招く。この対策として、例えばシリコン基板上にシリコン酸化膜を介してシリコン窒化膜からなる反射防止膜を設けることにより、多重干渉効果を利用して入射光の損失を低減し、感度の向上を図ることが知られている。
【０００４】
以下で説明するように、ＣＭＯＳイメージセンサの製造方法の一例として、ＣＭＯＳプロセスとの互換性を維持しつつフォトダイオード上に反射防止膜を形成する方法が提案されている（例えば、特許文献１参照）。
【０００５】
図１１（ａ）〜（ｅ）は、上記特許文献１に開示された従来の固体撮像素子の製造方法を工程順に示す要部工程断面図である。
【０００６】
まず、図１１（ａ）に示すように、画素部を構成するフォトダイオード領域１００ＡとＣＭＯＳロジック回路部を構成するトランジスタ領域１００Ｂとを有する半導体基板１００に、シリコン酸化膜からなる素子分離領域１０１を形成する。続いて、半導体基板１００上に、熱酸化によってシリコン酸化膜１０６を形成し、その後、減圧ＣＶＤ法によってポリシリコン膜１０８を形成する。
【０００７】
次に、図１１（ｂ）に示すように、フォトリソグラフィー及びエッチング技術により、シリコン酸化膜１０６及びポリシリコン膜１０８をパターニングして、ゲート酸化膜１０６ａ及びゲート電極１０８ａを形成する。続いて、イオン注入１１０を施すことにより、トランジスタ領域１００Ｂにおいては、ゲート電極１０８ａがマスクとなって、半導体基板１００におけるゲート電極１０８ａの外側方下の領域に低濃度不純物拡散層１１２を形成すると同時に、フォトダイオード領域１００Ａにおいては、半導体基板１００における上部に低濃度不純物拡散層１１２を形成する。
【０００８】
次に、図１１（ｃ）に示すように、減圧ＣＶＤ法を用いて、半導体基板１００の全面にシリコン酸化膜又はシリコン窒化膜を堆積した後に、異方性エッチングを行うことにより、ゲート電極１０８ａの側面にサイドウォールスペーサ１１４を形成する。続いて、イオン注入１１８を施すことにより、トランジスタ領域１００Ｂにおいては、半導体基板１００におけるサイドウォールスペーサ１１４の外側方下の領域にソース・ドレイン拡散層１
２０を形成すると同時に、フォトダイオード領域１００Ａにおいては、高濃度不純物拡散層１２２を形成する。
【０００９】
次に、図１１（ｄ）に示すように、フォトダイオード領域１００Ａにおいて、素子分離領域１０１及び高濃度不純物拡散層１２２の上に、シリコン酸化膜からなるシリサイド形成防止膜１２４を形成する。続いて、サリサイド法によって、ゲート電極１０８ａの上面及びソース・ドレイン拡散層１２０の上面にシリサイド層１２６を形成する。
【００１０】
次に、図１１（ｅ）に示すように、プラズマＣＶＤ法を用いて、半導体基板１００上のフォトダイオード領域１００Ａ及びトランジスタ領域１００Ｂを含む全面に、シリコン窒化膜からなるライナー層１２８を形成する。このとき、フォトダイオード領域１００Ａにおいては、シリコン窒化膜からなるライナー層１２８は、シリコン酸化膜からなるシリサイド形成防止膜１２４とは異なる屈折率を有し、反射防止膜として機能する。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許ＵＳ６，９０６，３６４Ｂ２
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、上記従来の固体撮像素子の製造方法においては、図１１（ｃ）に示すように、トランジスタのサイドウォールスペーサ１１４を構成するシリコン酸化膜又はシリコン窒化膜は、フォトダイオード領域１００Ａにおいては、サイドウォールスペーサ１１４形成時のドライエッチングによって除去される。このため、同工程において、フォトダイオード表面には、ドライエッチング時に半導体基板の表面荒れや予期せぬ金属不純物などの半導体基板への打ち込みが発生することにより、イメージセンサ特性の劣化（感度低下、感度ばらつき増大、及び暗電流の増加）が生じるという問題があった。
【００１３】
また、図１１（ｅ）に示すように、シリコン窒化膜からなるライナー層１２８は、フォトダイオード領域１００Ａにおいては反射防止膜として用いられるが、ＣＭＯＳの製造プロセスにおける例えばコンタクトホール形成時にエッチングストッパーとして機能するライナー層として要求される膜厚（２０〜３０ｎｍ程度）と、反射防止膜として要求される最適な膜厚（３０〜８０ｎｍ程度）とを一致させることは製造上困難であるため、フォトダイオード領域１００Ａにおいて十分な反射防止効果を得ることができないという問題もあった。
【００１４】
前記に鑑み、本発明の目的は、一般的なＣＭＯＳ製造プロセスを適用した場合においても、イメージセンサ特性の劣化（感度低下、感度ばらつき増大、及び暗電流の増加）を生じさせることがない構造を有する固体撮像素子及びその製造方法を提供することである。また、製造プロセス上の制約を受けることなく、フォトダイオード上に形成された反射防止膜の膜厚を最適化できる構造を有する固体撮像素子及びその製造方法を提供することである。
【課題を解決するための手段】
【００１５】
前記の目的を達成するために、本発明の第１の形態に係る固体撮像素子は、半導体基板における上部に形成された光電変換を行うフォトダイオードと、半導体基板上に、フォトダイオードを覆うように形成された第１の絶縁膜と、第１の絶縁膜の上に形成された第２の絶縁膜とを備え、第２の絶縁膜は、フォトダイオードの全部又は一部の上において、第２の絶縁膜における少なくとも端部の膜厚よりも薄い膜厚部分を有し、第２の絶縁膜上に形成され、第２の絶縁膜におけるフォトダイオード上の全部又は一部分を露出する開口部を有する第３の絶縁膜をさらに備え、第２の絶縁膜と第３の絶縁膜とは、フォトダイオードが形成されている領域以外の領域で積層されている。
【００１６】
本発明の第１の形態に係る固体撮像素子において、第２の絶縁膜と前記第３の絶縁膜とは、転送ゲートのゲート電極の上で積層されている。
【００１７】
この場合、第２の絶縁膜における少なくとも端部の膜厚よりも薄い膜厚部分は、第２の絶縁膜における開口部に露出する部分である。
【００１８】
本発明の第２の形態に係る固体撮像素子は、半導体基板における上部に形成された光電変換を行うフォトダイオードと、半導体基板上におけるフォトダイオードと電気的に分離される領域に形成され、ゲート電極の側面にサイドウォールスペーサを有するトランジスタと、半導体基板上に、フォトダイオードを覆うように形成された第１の絶縁膜と、第１の絶縁膜の上に形成された第２の絶縁膜とを備え、サイドウォールスペーサは、ゲート電極の側面に近い側から順に形成された第１の絶縁膜及び第２の絶縁膜の積層構造よりなり、半導体基板の全面上にトランジスタを覆うように形成され、第２の絶縁膜におけるフォトダイオード上の全部又は一部分を露出する開口部を有する第３の絶縁膜をさらに備え、第２の絶縁膜と第３の絶縁膜とは、フォトダイオードが形成されている領域以外の領域で積層されている。
【００１９】
本発明の第２の形態に係る固体撮像素子において、第２の絶縁膜は、フォトダイオードの全部又は一部の上において、第２の絶縁膜における少なくとも端部の膜厚よりも薄い膜厚部分を有している。
【００２０】
本発明の第２の形態に係る固体撮像素子において、第２の絶縁膜と前記第３の絶縁膜とは、転送ゲートのゲート電極の上で積層されている。
【００２１】
この場合、第２の絶縁膜における少なくとも端部の膜厚よりも薄い膜厚部分は、第２の絶縁膜における開口部に露出する部分である。
【００２２】
本発明の第１又は第２の形態に係る固体撮像素子において、第２の絶縁膜の屈折率は、第１の絶縁膜の屈折率と異なり、第２の絶縁膜の膜厚は、３０ｎｍ以上であって且つ８０ｎｍ以下である。
【００２３】
本発明の第１又は第２の形態に係る固体撮像素子において、第１の絶縁膜はシリコン酸化膜よりなり、第２の絶縁膜はシリコン窒化膜よりなる。
【００２４】
本発明の第１又は第２の形態に係る固体撮像素子において、第１の絶縁膜はシリコン酸化膜よりなり、第２の絶縁膜及び第３の絶縁膜はシリコン窒化膜よりなる。
【００２５】
本発明の一形態に係る固体撮像素子の製造方法は、半導体基板における上部に形成された光電変換を行うフォトダイオードと、半導体基板上におけるフォトダイオードと電気的に分離される領域に形成され、フォトダイオードにて光電変換された信号を処理するトランジスタとを備えた固体撮像素子の製造方法であって、フォトダイオードが形成される領域とトランジスタが形成される領域とが電気的に分離するように、半導体基板に素子分離領域を形成する工程（ａ）と、フォトダイオードが形成される領域において、半導体基板における上部に拡散層よりなるフォトダイオードを形成し、トランジスタが形成される領域において、半導体基板上にトランジスタを形成する工程（ｂ）と、半導体基板の上に、フォトダイオード及びトランジスタを覆うように、第１の絶縁膜を形成する工程（ｃ）と、第１の絶縁膜の上に、第２の絶縁膜を形成する工程（ｄ）と、第２の絶縁膜におけるフォトダイオード上の全部又は一部分を覆う第１のレジストパターンを形成する工程（ｅ）と、第１のレジストパターンをマスクに用いたエッチングにより、フォトダイオード上に第１の絶縁膜及び第２の絶縁膜を残存させると共に、トランジスタを構成するゲート電極の側面に第１の絶縁膜及び第２の絶縁膜よりなるサイドウォールスペーサを形成する工程
（ｆ）と、第１のレジストパターンを除去する工程（ｇ）とを備え、工程（ｇ）の後に、半導体基板の全面に、トランジスタを覆うように、第３の絶縁膜を形成する工程（ｊ）と、第３の絶縁膜におけるフォトダイオード上の全部又は一部分を露出する開口部を有する第３のレジストパターンを形成する工程（ｋ）と、第３のレジストパターンをマスクに用いたエッチングにより、第３の絶縁膜におけるフォトダイオード上の全部又は一部分を除去することにより、第２の絶縁膜におけるフォトダイオード上の全部又は一部分を露出する工程（ｌ）とをさらに備え、第２の絶縁膜と前記第３の絶縁膜とは、フォトダイオードが形成されている領域以外の領域で積層される。
【００２６】
本発明の一形態に係る固体撮像素子の製造方法において、第２の絶縁膜と前記第３の絶縁膜とは、転送ゲートのゲート電極の上で積層されている。
【００２７】
この場合、工程（ｌ）は、第２の絶縁膜におけるフォトダイオード上の全部又は一部分を露出すると共に、第２の絶縁膜におけるフォトダイオード上の全部又は一部分を薄膜化する工程を含む。
【００２８】
本発明の一形態に係る固体撮像素子の製造方法において、第２の絶縁膜の屈折率は、第１の絶縁膜の屈折率と異なり、第２の絶縁膜の膜厚は、３０ｎｍ以上であって且つ８０ｎｍ以下である。
【００２９】
本発明の一形態に係る固体撮像素子の製造方法において、第１の絶縁膜はシリコン酸化膜よりなり、第２の絶縁膜はシリコン窒化膜よりなる。
【００３０】
本発明の一形態に係る固体撮像素子の製造方法において、第１の絶縁膜はシリコン酸化膜よりなり、第２の絶縁膜及び第３の絶縁膜はシリコン窒化膜よりなる。
【発明の効果】
【００３１】
本発明に係る固体撮像素子及びその製造方法によると、一般的なＣＭＯＳ製造プロセスを適用した場合においても、半導体基板の表面荒れや金属不純物の半導体基板への打ち込みに起因する、イメージセンサ特性の劣化（感度低下、感度ばらつき増大、及び暗電流の増加）の発生を抑制することが可能となる。また、製造プロセス上の制約を受けることなく、フォトダイオード上に形成された反射防止膜の膜厚を最適化できる。
【図面の簡単な説明】
【００３２】
【図１】（ａ）及び（ｂ）は、本発明の第１の実施形態に係る固体撮像素子の構造を示す図であって、具体的にはＣＭＯＳイメージセンサを例として示しており、（ａ）は平面図であり、（ｂ）は（ａ）のIb-Ib線に対応する断面図である。
【図２】（ａ）及び（ｂ）は、本発明の第１の本実施形態に係る固体撮像素子の製造方法を工程順に示す要部断面図であって、図１（ｂ）の断面に対応する工程断面図である。
【図３】（ａ）及び（ｂ）は、本発明の第１の本実施形態に係る固体撮像素子の製造方法を工程順に示す要部断面図であって、図１（ｂ）の断面に対応する工程断面図である。
【図４】（ａ）及び（ｂ）は、本発明の第２の実施形態に係る固体撮像素子の構造を示す図であって、具体的にはＣＭＯＳイメージセンサを例として示しており、（ａ）は平面図であり、（ｂ）は（ａ）のIVb-IVb線に対応する断面図である。
【図５】本発明の第２の実施形態に係る固体撮像素子の製造方法を示す工程断面図であって、図４（ａ）のIVb-IVb線に対応する工程断面図である。
【図６】（ａ）及び（ｂ）は、本発明の第３の実施形態に係る固体撮像素子の構造を示す図であって、具体的にはＣＭＯＳイメージセンサを例として示しており、（ａ）は平面図であり、（ｂ）は（ａ）のVIb-VIb線に対応する断面図である。
【図７】（ａ）及び（ｂ）は、本発明の第３の実施形態に係る固体撮像素子の製造方法を示す工程断面図であって、上述の図６（ａ）のVIb-VIb線に対応する工程断面図である。
【図８】（ａ）及び（ｂ）は、本発明の第４の実施形態に係る固体撮像素子の構造を示す図であって、具体的にはＣＭＯＳイメージセンサを例として示しており、（ａ）は平面図であり、（ｂ）は（ａ）のVIIIb-VIIIb線に対応する断面図である。
【図９】本発明の第４の実施形態に係る固体撮像素子の製造方法を示す工程断面図であって、図８（ａ）のVIIIb-VIIIb線に対応する工程断面図である。
【図１０】本発明の第３の実施形態に係る固体撮像素子の製造方法において、サリサイド層が露出した構造を比較例として示した断面図である。
【図１１】（ａ）〜（ｅ）は、従来の固体撮像素子の製造方法を工程順に示す要部工程断面図である。
【発明を実施するための形態】
【００３３】
以下、本発明の各実施形態について図面を参照しながら説明する。
【００３４】
［第１の実施形態］
本発明の第１の実施形態に係る固体撮像素子及びその製造方法について説明する。
【００３５】
まず、本発明の第１の実施形態に係る固体撮像素子の構造について説明する。
【００３６】
図１（ａ）及び（ｂ）は、本発明の第１の実施形態に係る固体撮像素子の構造を示す図であって、具体的にはＣＭＯＳイメージセンサを例として示しており、（ａ）は平面図であり、（ｂ）は（ａ）のIb-Ib線に対応する断面図である。
【００３７】
図１（ａ）に示す平面図では、複数の画素をアレイ状に配置した構造の要部が示されており、光電変換を行うフォトダイオード１１を含む活性領域１、転送ゲートを構成するゲート電極１６、ｎ型拡散層からなる浮遊拡散層１４、リセットトランジスタを構成するゲート電極４、アンプトランジスタを構成するゲート電極５、及び、活性領域１におけるフ
ォトダイオード１１上のシリコン酸化膜１７（図示せず）及びシリコン窒化膜１８からなる積層構造が形成されている。
【００３８】
図１（ｂ）に示す断面図では、シリコン基板１０上に、画素部を構成する光電変換を行うフォトダイオード１１が形成されたセンサ領域１０Ａと、図１（ａ）には示されていないＣＭＯＳロジック回路部を構成するＭＯＳトランジスタが形成されたトランジスタ領域１０Ｂとが示されている。
【００３９】
具体的に、図１（ｂ）に示すように、センサ領域１０Ａにおいては、ｎ型のシリコン基板１０内には素子分離領域１２が形成されており、素子分離領域１２によって区画された素子形成領域には、活性領域１を構成する深いｐ型ウェル１３が形成されている。ｐ型ウェル１３の上部には、ｎ型拡散層からなるフォトダイオード１１が形成されている。シリコン基板１０上におけるフォトダイオード１１に隣接する領域には、シリコン酸化膜からなるゲート絶縁膜１５を介して、ポリシリコン膜からなる転送ゲートのゲート電極１６が形成されている。
【００４０】
ゲート電極１６の側面には、断面形状がＬ字状のシリコン酸化膜１９ａ及び該シリコン酸化膜１９ａの内側表面に形成されたシリコン窒化膜１９ｂからなるサイドウォールスペーサ１９が形成されている。シリコン基板１０におけるゲート電極１６の外側方下の領域には、低濃度不純物拡散層３５が形成されており、低濃度不純物拡散層３５の内側には浮遊拡散層１４が形成されている。フォトダイオード１１上には、素子分離領域１２上から、転送ゲートのゲート電極１６におけるフォトダイオード１１が形成されている側の側面及び上面の一部にかけて、上記サイドウォールスペーサ１９の積層構造と同じシリコン酸化膜１７及びシリコン窒化膜１８からなる積層構造が形成されている。
【００４１】
一方、図１（ｂ）に示すように、トランジスタ領域１０Ｂにおいては、シリコン基板１０内には素子分離領域１２が形成されており、素子分離領域１２によって区画された素子形成領域には、活性領域１を構成する深いｐ型ウェル２１が形成されている。シリコン基板１０上には、シリコン酸化膜からなるゲート絶縁膜１５を介して、ポリシリコン膜からなるトランジスタのゲート電極２４が形成されており、該ゲート電極２４の側面には、サイドウォールスペーサ１９の積層構造と同じ断面形状がＬ字状のシリコン酸化膜２５ａ及び該シリコン酸化膜２５ａの内側表面に形成されたシリコン窒化膜２５ｂからなる積層構造のサイドウォールスペーサ２５が形成されている。シリコン基板１０におけるゲート電極２４の外側方下の領域には、低濃度不純物拡散層３６が形成されており、シリコン基板１０におけるサイドウォールスペーサ２５の外側方下の領域には、トランジスタのソース拡散層２２及びドレイン拡散層２３が形成されている。
【００４２】
次に、本発明の第１の実施形態に係る固体撮像素子の製造方法について説明する。
【００４３】
図２（ａ）及び（ｂ）並びに図３（ａ）及び（ｂ）は、本発明の第１の本実施形態に係る固体撮像素子の製造方法を工程順に示す要部断面図であって、上記図１（ｂ）の断面に対応する工程断面図である。なお、シリコン基板１０に形成する素子分離領域１２、ｐ型ウェル１３及び２１、並びにフォトダイオード１１は、公知の方法で形成されるものであって、当該固体撮像素子の製造方法の説明では説明の簡易化のためにその具体的な説明は省略する。
【００４４】
まず、図２（ａ）に示すように、センサ領域１０Ａ及びトランジスタ領域１０Ｂにおいて、ｎ型のシリコン基板１０内には素子分離領域１２が形成されており、素子分離領域１２によって区画された素子形成領域には、活性領域１を構成する深いｐ型ウェル１３及び２１が形成されている。また、センサ領域１０Ａにおいて、ｐ型ウェル１３の上部には、
ｎ型の拡散層からなるフォトダイオード１１が形成されている。この状態で、センサ領域１０Ａ及びトランジスタ領域１０Ｂにおいて、フォトダイオード１１が形成されたシリコン基板１０上に、熱酸化により、膜厚が１０ｎｍ程度のシリコン酸化膜３１を形成した後、シリコン酸化膜３１及び素子分離領域１２の上に、減圧ＣＶＤ法により、膜厚が２００ｎｍ程度のポリシリコン膜３２を堆積する。
【００４５】
次に、図２（ｂ）に示すように、センサ領域１０Ａ及びトランジスタ領域１０Ｂにおいて、ポリシリコン膜３２及びシリコン酸化膜３１をパターニングすることにより、センサ領域５０においては、シリコン酸化膜３１からなるゲート絶縁膜１５を介してポリシリコン膜３２からなる転送ゲートのゲート電極１６を形成すると共に、トランジスタ領域１０Ｂにおいては、ポリシリコン膜３２からなるトランジスタのゲート電極２４を形成する。続いて、センサ領域１０Ａにおいて、フォトダイオード１１上を覆うように、素子分離領域１２上から、転送ゲートのゲート電極１６におけるフォトダイオード１１が形成されている側の側面及び上面の一部にかけてレジストパターン３３を形成する。レジストパターン３３をマスクに用いてリンイオンのイオン注入３４を行うことにより、センサ領域１０Ａにおいては、ｐ型ウェル領域１３におけるゲート電極１６の外側方下の領域に低濃度不純物拡散層３５を形成すると共に、トランジスタ領域１０Ｂにおいては、シリコン基板１０におけるトランジスタのゲート電極２４の外側方下の領域に低濃度不純物拡散層３６を形成する。ここで、リンイオンを用いたイオン注入３４は、例えば加速エネルギーが４５ｋｅＶであって且つ注入ドーズ量が５×１０１２ｃｍ−２程度の条件下で、シリコン基板１０に向けて注入するとよい。
【００４６】
次に、図３（ａ）に示すように、センサ領域１０Ａ及びトランジスタ領域１０Ｂにおいて、シリコン基板１０の全面に、減圧ＣＶＤ法により、膜厚が２０ｎｍ程度のシリコン酸化膜３７を堆積した後、該シリコン酸化膜３７の上に、減圧ＣＶＤ法により、膜厚が８０ｎｍ程度のシリコン窒化膜３８を堆積する。このとき、シリコン窒化膜３８は、トランジスタの電気特性を最適化するために必要なサイドウォールスペーサ幅を確保できる膜厚分だけ堆積される。また、シリコン窒化膜３８は、以降の工程における薬液を用いた洗浄等が加わった場合においても、膜減りや膜質劣化の影響を抑える必要があるため、緻密で安定した膜質を実現できるように、上述の通り減圧ＣＶＤ法によって形成することが最適である。さらに、シリコン窒化膜３８は、後述のように、フォトダイオード１１上に残存させるため、入射光の透過性、すなわち透明性を確保することが要求される。
【００４７】
次に、図３（ｂ）に示すように、素子分離領域１２上から、フォトダイオード１１上を含んで転送ゲートのゲート電極１６の上面の一部までを覆う一方で、転送ゲート電極１６の上面の一部及び後述のサイドウォールスペーサ１９から素子分離領域１２上の一部までを開口するレジストパターン３９をセンサ領域１０Ａに形成する。レジストパターン３９をマスクとして、異方性ドライエッチングを行うことにより、シリコン窒化膜３８及びシリコン酸化膜３７を順次エッチング除去する。これにより、センサ領域１０Ａにおいては、転送ゲートのゲート電極１６におけるフォトダイオード１１が形成されていない側の側面に、断面形状Ｌ字状のシリコン酸化膜１９ａ及び該シリコン酸化膜１９ａの内側表面上に形成されたシリコン窒化膜１９ｂの積層構造からなるサイドウォールスペーサ１９を形成すると共に、トランジスタ領域１０Ｂにおいては、トランジスタのゲート電極２４の両側面に、断面形状Ｌ字状のシリコン酸化膜２５ａ及び該シリコン酸化膜２５ａの内側表面上に形成されたシリコン窒化膜２５ｂの積層構造からなるサイドウォールスペーサ２５を形成する。
【００４８】
続いて、センサ領域１０Ａでは、レジストパターン３９、転送ゲートのゲート電極１６、及びサイドウォールスペーサ１９、トランジスタ領域１０Ｂでは、トランジスタのゲート電極２４、及びサイドウォールスペーサ２５をマスクとして、ヒ素イオンのイオン注入
４０を行うことにより、センサ領域１０Ａにおいては、ｐ型ウェル１３におけるゲート電極１６の外側方下の領域に浮遊拡散層１４を形成すると共に、トランジスタ領域１０Ｂにおいては、ｐ型ウェル領域２１におけるサイドウォールスペーサ２５の外側方下の領域にソース拡散層２２及びドレイン拡散層２３を形成する。このとき、ヒ素イオンのイオン注入は、例えば加速エネルギーが５０ｋｅＶであって且つ注入ドーズ量が２×１０１５ｃｍ−２程度の条件下で、シリコン基板１０に向けて注入するとよい。その後、レジストパターン３９を除去することにより、上記図１（ｂ）に示した構造を有する本実施形態に係る固体撮像素子が形成される。
【００４９】
以上のように、本発明の第１の実施形態に係る固体撮像素子及びその製造方法によると、一般的なＣＭＯＳ製造プロセスを適用した場合においても、トランジスタのサイドウォールスペーサ形成時には、フォトダイオード１１上に堆積されたシリコン酸化膜３７及びシリコン窒化膜３８はエッチングされずに残存するため、サイドウォールスペーサを形成するためのドライエッチング時にフォトダイオード１１の表面において、半導体基板の表面荒れや予期せぬ金属不純物などの半導体基板への打ち込みが発生することがない。このため、半導体基板の表面荒れや金属不純物の半導体基板への打ち込みに起因する、イメージセンサ特性の劣化（感度低下、感度ばらつき増大、及び暗電流の増加）の発生を抑制することが可能となる。
【００５０】
なお、本実施形態では、図１（ａ）に示したように、１画素１セルの構成を有する固体撮像素子の場合を例に説明したが、後述の第４の実施形態のように、複数の画素で、転送ゲート、浮遊拡散層、リセットトランジスタ、及び、アンプトランジスタを共有する多画素１セルの構成を有する場合であっても、上述と同様の効果を得ることができる。
【００５１】
［第２の実施形態］
本発明の第２の実施形態に係る固体撮像素子及びその製造方法について説明する。
【００５２】
まず、本発明の第２の実施形態に係る固体撮像素子の構造について説明する。
【００５３】
図４（ａ）及び（ｂ）は、本発明の第２の実施形態に係る固体撮像素子の構造を示す図であって、具体的にはＣＭＯＳイメージセンサを例として示しており、（ａ）は平面図であり、（ｂ）は（ａ）のIVb-IVb線に対応する断面図である。
【００５４】
図４（ａ）及び（ｂ）に示す本実施形態に係る固体撮像素子の構造は、上述の図１（ａ）及び（ｂ）に示した第１の実施形態に係る固体撮像素子の構造と比較すると、シリコン窒化膜１８の構造が異なっている点で異なり、その他の構造は同様である。
【００５５】
すなわち、図４（ａ）及び（ｂ）に示すように、本実施形態に係る固体撮像素子の構造では、シリコン窒化膜１８が、フォトダイオード１１上の少なくとも一部、並びに転送ゲートのゲート電極１６におけるフォトダイオード１１が形成されている側の側面及び上面の一部において、素子分離領域１２上又は転送ゲートのゲート電極１６の上面上に位置するシリコン窒化膜１８の端部の膜厚と比べて、薄膜化されている膜厚の領域２０ａを有している点に特徴がある。なお、その他の構造は、上述の第１の実施形態と同様であるから、その説明は繰り返さない。
【００５６】
次に、本発明の第２の実施形態に係る固体撮像素子の製造方法について説明する。
【００５７】
図５は、本発明の第２の実施形態に係る固体撮像素子の製造方法を示す工程断面図であって、上述の図４（ａ）のIVb-IVb線に対応する工程断面図である。なお、本実施形態に
係る固体撮像素子の製造方法は、上述の図４（ａ）及び（ｂ）を用いて説明した固体撮像
素子の構造における特徴に伴う工程に特徴を有しており、その他の工程は、上述の第１の実施形態に係る固体撮像素子の製造方法と同様であるから、以下ではその特徴部分を中心に説明する。
【００５８】
まず、本実施形態においても、上述の第１の実施形態における図２（ａ）及び（ｂ）並びに図３（ａ）及び（ｂ）に示す工程での説明と同様にして、上述の図１（ｂ）に示す構造を得る。
【００５９】
次に、図５に示すように、センサ領域１０Ａにおいては、シリコン窒化膜１８における、フォトダイオード１１上の少なくとも一部上、並びに転送ゲートのゲート電極１６におけるフォトダイオード１１が形成されている側の側面及び上面の一部上を露出する一方で、転送ゲートのゲート電極１６の一部上からサイドウォールスペーサ１９の表面を含み、シリコン窒化膜１８における素子分離領域１２上の端部近傍までを覆うと共に、トランジスタ領域１０Ｂにおいては、シリコン基板１０の全面を覆う、レジストパターン４１を形成する。続いて、レジストパターン４１をマスクとしたドライエッチングにより、センサ領域１０Ａにおいて、フォトダイオード１１上の少なくとも一部の上、並びに転送ゲートのゲート電極１６におけるフォトダイオード１１が形成されている側の側面及び上面の一部の上において、膜厚が４０ｎｍ程度に薄膜化された領域２０ａをシリコン窒化膜１８に形成する。ここで、シリコン窒化膜１８における薄膜化された部分の膜厚としては、下地のシリコン酸化膜１７の膜厚にも左右されるものの、シリコン基板１０からの反射を防止するために最適な膜厚となる３０ｎｍ以上であって且つ８０ｎｍの範囲内であることが望ましい。
【００６０】
以上のように、本発明の第２の実施形態に係る固体撮像素子及びその製造方法によると、上述の第１の実施形態と同様に、イメージセンサ特性の劣化（感度低下、感度ばらつき増大、及び暗電流の増加）の発生を抑制することが可能となるという効果を奏することができる。さらに、フォトダイオード１１上の少なくとも一部上においてシリコン窒化膜３８をエッチングにより薄膜化できるように、フォトダイオード１１上におけるシリコン窒化膜３８の膜厚を自在に調整することが可能となるため、ＣＭＯＳの製造プロセスにおけるサイドウォールスペーサ２５を構成するシリコン窒化膜２５ｂとして要求される膜厚と、反射防止膜として機能するために最適なシリコン窒化膜１８の膜厚とをそれぞれ独立に制御することができる。したがって、フォトダイオード１１上には十分な反射防止効果をもった反射防止膜を形成することができるため、画素寸法の縮小が進んだ場合においても感度の維持又は向上を実現することが容易となる。
【００６１】
また、上述したように、フォトダイオード１１上におけるシリコン窒化膜３８の膜厚を独立して調整することが可能となるため、フォトダイオード１１上の絶縁膜として、例えばシリコン窒化膜などの膜応力（ストレス）がシリコンよりも大きい材質の絶縁膜を堆積する場合においては、その膜厚を必要最低限に薄膜化することが可能となるため、膜応力によって発生するシリコン基板１０の結晶欠陥を抑制できる。したがって、フォトダイオード１１が形成されている領域に位置するシリコン基板１０の結晶欠陥の存在によって生じる、イメージセンサの特性劣化（暗電流の増加や画像のキズ）を抑制することも可能となる。
【００６２】
なお、本実施形態では、図４（ａ）に示したように、１画素１セルの構成を有する固体撮像素子の場合を例に説明したが、後述の第４の実施形態のように、複数の画素で、転送ゲート、浮遊拡散層、リセットトランジスタ、及び、アンプトランジスタを共有する多画素１セルの構成を有する場合であっても、上述と同様の効果を得ることができる。
【００６３】
［第３の実施形態］
本発明の第３の実施形態に係る固体撮像素子及びその製造方法について説明する。
【００６４】
まず、本発明の第３の実施形態に係る固体撮像素子の構造について説明する。
【００６５】
図６（ａ）及び（ｂ）は、本発明の第３の実施形態に係る固体撮像素子の構造を示す図であって、具体的にはＣＭＯＳイメージセンサを例として示しており、（ａ）は平面図であり、（ｂ）は（ａ）のVIb-VIb線に対応する断面図である。
【００６６】
図６（ａ）及び（ｂ）に示す本実施形態に係る固体撮像素子の構造は、上述の図１（ａ）及び（ｂ）に示した第１の実施形態に係る固体撮像素子の構造と比較すると、シリコン基板１０の全面上に形成されたシリコン窒化膜からなるライナー膜２６（なお、（ａ）では図示を省略している）をさらに備えている点で異なり、その他の構造は同様である。
【００６７】
すなわち、図６（ａ）及び（ｂ）に示すように、本実施形態に係る固体撮像素子の構造では、シリコン基板１０の全面に形成され、フォトダイオード１１上の少なくとも一部、並びに転送ゲートのゲート電極１６におけるフォトダイオード１１が形成されている側の側面及び上面の一部の上に形成されているシリコン窒化膜１８を露出する開口部を領域２０ｂに有する、シリコン窒化膜からなるライナー膜２６が形成されている。なお、その他の構造は、上述の第１の実施形態と同様であるから、その説明は繰り返さない。
【００６８】
次に、本発明の第３の実施形態に係る固体撮像素子の製造方法について説明する。
【００６９】
図７（ａ）及び（ｂ）は、本発明の第３の実施形態に係る固体撮像素子の製造方法を示す工程断面図であって、上述の図６（ａ）のVIb-VIb線に対応する工程断面図である。な
お、本実施形態に係る固体撮像素子の製造方法は、上述の図６（ａ）及び（ｂ）を用いて説明した固体撮像素子の構造における特徴に伴う工程に特徴を有しており、その他の工程は、上述の第１の実施形態に係る固体撮像素子の製造方法と同様であるから、以下ではその特徴部分を中心に説明する。
【００７０】
まず、本実施形態においても、上述の第１の実施形態における図２（ａ）及び（ｂ）並びに図３（ａ）及び（ｂ）に示す工程での説明と同様にして、上述の図１（ｂ）に示す構造を得る。
【００７１】
次に、図７（ａ）に示すように、シリコン基板１０の全面にコバルトを堆積した後、サリサイド法により、センサ領域１０Ａにおいては、転送ゲートのゲート電極１６における上面の一部及び浮遊拡散層１４の上面の一部に、トランジスタ領域１０Ｂにおいては、ゲート電極２４における上面、ソース拡散層２２及びドレイン拡散層２３の上面に、コバルトシリサイドからなるサリサイド層４２を形成する。続いて、シリコン基板１０の全面に、プラズマＣＶＤ法により、膜厚が３０ｎｍ程度のシリコン窒化膜からなるライナー層２６を形成する。このとき、ライナー膜２６を構成するシリコン窒化膜２６は、本実施形態の説明では図示しないが、ゲート電極２４、ソース拡散層２２、及びドレイン拡散層２３上に到達するコンタクトホールを形成する際のドライエッチングを実施した際に、エッチングストッパー膜として必要となる膜厚である３０ｎｍ程度だけ堆積される。また、ライナー膜２６を構成するシリコン窒化膜は、下地に形成されたコバルトシリサイドからなるサリサイド層４２の変質（サリサイド層の異常成長やサリサイド層の高抵抗化）を抑制するために、６００℃以下の温度で成膜する必要があり、比較的低温下でシリコン窒化膜を形成することが可能なプラズマＣＶＤ法による形成が最適である。
【００７２】
次に、図７（ｂ）に示すように、ライナー膜２６の上に、領域２０ｂを開口領域とするレジストパターン４４を形成した後、該レジストパターン４４を用いてドライエッチング
を行う。これにより、ライナー膜２６には、領域２０ｂにおいて、フォトダイオード１１上の少なくとも一部、並びに転送ゲートのゲート電極１６におけるフォトダイオード１１が形成されている側の側面及び上面の一部の上に形成されているシリコン窒化膜１８を露出する開口部が形成される。その後、レジストパターン４４を除去することで、上述の図６（ｂ）に示した構造を得る。なお、領域２０ｂにおいてライナー膜２６に開口部を形成する工程では、シリコン窒化膜１８を露出させることなく、下地となるシリコン窒化膜１８とで構成する反射防止機能が発揮される程度に、ライナー膜２６の一部が残存するように開口部を形成してもかまわない。この場合に残存させる膜厚としては、第２の実施形態におけるシリコン窒化膜１８と同様に、３０ｎｍ以上であって且つ８０ｎｍの範囲内であることが望ましい。
【００７３】
以上のように、本発明の第３の実施形態に係る固体撮像素子及びその製造方法によると、上述の第１の実施形態と同様に、イメージセンサ特性の劣化（感度低下、感度ばらつき増大、及び暗電流の増加）の発生を抑制することが可能となるという効果を奏することができる。さらに、シリコン基板１０の表面にサリサイド層４２を形成する際には、フォトダイオード１１上にシリコン窒化膜１８が存在しているため、フォトダイオード１１の表面にはサリサイド層４２が形成されることはない。この点、フォトダイオード上にサリサイド層が形成された場合には、サリサイド層によって入射光の透過が妨げれて感度の低下が発生するだけではなく、シリサイド化せずに残留したコバルト原子がフォトダイオードを形成しているシリコン基板内において結晶欠陥を誘発するためリーク電流が生じて、暗電流の増加や感度のばらつきといった問題が発生すると考えられるが、本発明によるとこのような事態を防止することができる。
【００７４】
さらに、フォトダイオード１１上に形成されたシリコン窒化膜からなるライナー膜２６のみを選択的に除去することが可能となるため、固体撮像素子に光が入射した際、フォトダイオード１１上のみに効率良く光を入射させることができる。一方で、フォトダイオード１１が存在している領域以外の領域には、シリコン窒化膜１８及びシリコン窒化膜からなるライナー膜２６が積層して形成されているため、入射光が透過しにくくなる。このため、例えば、隣り合うフォトダイオード１１とフォトダイオード１１との間に存在する素子分離領域１２に光が入射することによって発生する混色現象（隣り合うフォトダイオード１１への入射光の漏れ）だけでなく、周辺のＣＭＯＳ回路部へ強い光が入射することによって発生する回路誤動作を抑制することが可能となる。またここで、フォトダイオード１１が存在している領域以外の領域への入射光の透過をさらに抑制するためには、ライナー層２６を構成する材料として、シリコン窒化膜よりも光透過率が低く、且つ、エッチングストッパー膜としても使用できる材料を用いてもい。例えば、アルミナ（Ａｌ２Ｏ３）等の金属酸化物や、水素化窒化ケイ素化合物（ＳｉＯｘＮｙＨｚ）からなるライナー層２６を形成すればよい。
【００７５】
また、上述したように、フォトダイオード１１上におけるシリコン窒化膜からなるライナー膜２６の膜厚を独立して調整することが可能となるため、フォトダイオード１１上の絶縁膜として、例えばシリコン窒化膜などの膜応力（ストレス）がシリコンよりも大きい材質の絶縁膜を堆積する場合においては、その膜厚を必要最低限に薄膜化することが可能となるため、膜応力によって発生するシリコン基板１０の結晶欠陥を抑制できる。したがって、フォトダイオード１１が形成されている領域に位置するシリコン基板１０の結晶欠陥の存在によって生じる、イメージセンサの特性劣化（暗電流の増加や画像のキズ）を抑制することも可能となる。
【００７６】
さらに、本実施形態に係る固体撮像素子の製造方法では、図３（ｂ）工程で用いたレジストパターン３９の形成位置と図７（ｂ）に示したレジストパターン４４の形成位置とが、転送ゲートのゲート電極１６上でオーバーラップするように、図７（ｂ）に示す工程に
おいてレジストパターン４４を形成することにより、該レジストパターン４４を用いたエッチングの際にコバルトシリサイドからなるサリサイド層４２が露出することがない。このため、エッチング時やその後の洗浄時において、本実施形態に係る固体撮像素子だけではなく製造設備へのコバルトによる金属汚染が発生しないという効果も奏することができる。すなわち、図１０に示すように、転送ゲートのゲート電極１６上において図３（ｂ）工程で用いたレジストパターン３９の形成位置とオーバーラップしないようにレジストパターン４４を形成した場合には、該レジストパターン４４を用いたエッチングの際に転送ゲートのゲート電極１６上のコバルトシリサイドからなるサリサイド層４２が露出する領域４５が生じるため、上記した固体撮像素子だけではなく製造設備へのコバルトによる金属汚染が発生するが、本発明によるとこのような事態を防止することができる。
【００７７】
なお、本実施形態においては、サリサイド層４２をセンサ領域１０Ａ及びトランジスタ領域１０Ｂにおいて形成した場合について説明したが、周辺のＣＭＯＳ回路部を構成するトランジスタ領域１０Ｂにだけ設ける構成であっても、センサ領域１０Ａ及びトランジスタ領域１０Ｂのいずれの領域においても設けない構成であっても、上記サリサイド層と関係する効果以外の効果を同様に得ることができる。
【００７８】
なお、本実施形態では、図６（ａ）に示したように、１画素１セルの構成を有する固体撮像素子の場合を例に説明したが、後述の第４の実施形態のように、複数の画素で、転送ゲート、浮遊拡散層、リセットトランジスタ、及び、アンプトランジスタを共有する多画素１セルの構成を有する場合であっても、上述と同様の効果を得ることができる。
【００７９】
［第４の実施形態］
本発明の第４の実施形態に係る固体撮像素子及びその製造方法について説明する。
【００８０】
まず、本発明の第４の実施形態に係る固体撮像素子の構造について説明する。
【００８１】
図８（ａ）及び（ｂ）は、本発明の第４の実施形態に係る固体撮像素子の構造を示す図であって、具体的にはＣＭＯＳイメージセンサを例として示しており、（ａ）は平面図であり、（ｂ）は（ａ）のVIIIb-VIIIb線に対応する断面図である。
【００８２】
図８（ａ）及び（ｂ）に示す本実施形態に係る固体撮像素子の構造は、上述の図４（ａ）及び（ｂ）に示した第２の実施形態に係る固体撮像素子の構造と上述の図６（ａ）及び（ｂ）に示した第３の実施形態に係る固体撮像素子の構造とを組み合わせた構造である。
【００８３】
すなわち、図８（ａ）及び（ｂ）に示すように、本実施形態に係る固体撮像素子の構造では、上述の第２の実施形態と同様に、シリコン窒化膜１８は、フォトダイオード１１上の少なくとも一部の上、並びに転送ゲートのゲート電極１６におけるフォトダイオード１１が形成されている側の側面及び上面の一部の上において、素子分離領域１２上又は転送ゲートのゲート電極１６の上面上に位置するシリコン窒化膜１８の端部の膜厚と比べて、薄膜化されている膜厚の領域２０ｃを有している。さらに、上述の第３の実施形態と同様に、シリコン基板１０の全面に形成され、フォトダイオード１１上の少なくとも一部、並びに転送ゲートのゲート電極１６におけるフォトダイオード１１が形成されている側の側面及び上面の一部の上に形成されているシリコン窒化膜１８の薄膜化されている部分を露出する開口部を有する、シリコン窒化膜からなるライナー膜２６が形成されている。なお、その他の構造は、上述の第１の実施形態と同様であるから、その説明は繰り返さない。但し、本実施形態では、図６（ａ）に示すように、複数の画素で、転送ゲート、浮遊拡散層、リセットトランジスタ、及び、アンプトランジスタを共有する多画素１セルの場合の構成を例にしてしる。
【００８４】
次に、本発明の第４の実施形態に係る固体撮像素子の製造方法について説明する。
【００８５】
図９は、本発明の第４の実施形態に係る固体撮像素子の製造方法を示す工程断面図であって、上述の図８（ａ）のVIIIb-VIIIb線に対応する工程断面図である。なお、本実施形
態に係る固体撮像素子の製造方法は、上述の図８（ａ）及び（ｂ）を用いて説明した固体撮像素子の構造における特徴に伴う工程に特徴を有しており、その他の工程は、上述の第１の実施形態に係る固体撮像素子の製造方法と同様であるから、以下ではその特徴部分を中心に説明する。
【００８６】
まず、本実施形態においても、上述の第１の実施形態における図２（ａ）及び（ｂ）並びに図３（ａ）及び（ｂ）に示す工程での説明と同様にして、上述の図１（ｂ）に示す構造を得る。続いて、上述の第２の実施形態における図７（ａ）に示す工程での説明と同様にして、シリコン基板１０の全面にシリコン窒化膜からなるライナー膜２６を形成する。
【００８７】
次に、図９に示すように、センサ領域１０Ａにおいては、ライナー膜２６における、フォトダイオード１１上の少なくとも一部上、並びに転送ゲートのゲート電極１６におけるフォトダイオード１１が形成されている側の側面及び上面の一部上を露出する一方で、転送ゲートのゲート電極１６の一部上からサイドウォールスペーサ１９の表面を含み、シリコン窒化膜１８における素子分離領域１２上の端部近傍までを覆うと共に、トランジスタ領域１０Ｂにおいては、シリコン基板１０の全面を覆う、レジストパターン４４を形成する。続いて、レジストパターン４１をマスクとしたドライエッチングにより、センサ領域１０Ａにおいて、フォトダイオード１１上の少なくとも一部、並びに転送ゲートのゲート電極１６におけるフォトダイオード１１が形成されている側の側面及び上面の一部において、ライナー膜２６を除去すると共に、シリコン窒化膜１８に膜厚が４０ｎｍ程度に薄膜化された領域２０ｃを形成する。なお、シリコン窒化膜１８における薄膜化された部分の膜厚としては、第２の実施形態と同様に、３０ｎｍ以上であって且つ８０ｎｍの範囲内であることが望ましい。
【００８８】
以上のように、本発明の第４の実施形態に係る固体撮像素子及びその製造方法によると、上述の第１の実施形態と同様に、イメージセンサ特性の劣化（感度低下、感度ばらつき増大、及び暗電流の増加）の発生を抑制することが可能となるという効果を奏することができる。さらに、上述の第２の実施形態と同様に、フォトダイオード１１上の少なくとも一部上においてシリコン窒化膜３８をエッチングにより薄膜化できるように、フォトダイオード１１上におけるシリコン窒化膜３８の膜厚を自在に調整することが可能となるため、ＣＭＯＳの製造プロセスにおけるサイドウォールスペーサ２５を構成するシリコン窒化膜２５ｂとして要求される膜厚と、反射防止膜として機能するために最適なシリコン窒化膜１８の膜厚とをそれぞれ独立に制御することができる。したがって、フォトダイオード１１上には十分な反射防止効果をもった反射防止膜を形成することができるため、多画素化や画素寸法の縮小が進んだ場合においても感度の維持又は向上を実現することが容易となる。
【００８９】
さらに、上述の第３の実施形態と同様に、シリコン基板１０の表面にサリサイド層４２を形成する際には、フォトダイオード１１上にシリコン窒化膜１８が存在しているため、フォトダイオード１１の表面にはサリサイド層４２が形成されることはない。この点、フォトダイオード上にサリサイド層が形成された場合には、サリサイド層によって入射光の透過が妨げれて感度の低下が発生するだけではなく、シリサイド化せずに残留したコバルト原子がフォトダイオードを形成しているシリコン基板内において結晶欠陥を誘発するためリーク電流が生じて、暗電流の増加や感度のばらつきといった問題が発生すると考えられるが、本発明によるとこのような事態を防止することができる。
【００９０】
さらに、フォトダイオード１１上に形成されたシリコン窒化膜からなるライナー膜２６のみを選択的に除去することが可能となるため、固体撮像素子に光が入射した際、フォトダイオード１１上のみに効率良く光を入射させることができる。一方で、フォトダイオード１１が存在している領域以外の領域には、シリコン窒化膜１８及びシリコン窒化膜からなるライナー膜２６が積層して形成されているため、入射光が透過しにくくなる。このため、例えば、隣り合うフォトダイオード１１とフォトダイオード１１との間に存在する素子分離領域１２に光が入射することによって発生する混色現象（隣り合うフォトダイオード１１への入射光の漏れ）だけでなく、周辺のＣＭＯＳ回路部へ強い光が入射することによって発生する回路誤動作を抑制することが可能となる。またここで、フォトダイオード１１が存在している領域以外の領域への入射光の透過をさらに抑制するためには、ライナー層２６を構成する材料として、シリコン窒化膜よりも光透過率が低く、且つ、エッチングストッパー膜としても使用できる材料を用いることもできる。例えば、アルミナ（Ａｌ２Ｏ３）等の金属酸化物や、水素化窒化ケイ素化合物（ＳｉＯｘＮｙＨｚ）からなるライナー層２６を形成すればよい。
【００９１】
また、上述したように、フォトダイオード１１上におけるシリコン窒化膜からなるライナー膜２６の膜厚を独立して調整することが可能となるため、フォトダイオード１１上の絶縁膜として、例えばシリコン窒化膜などの膜応力（ストレス）がシリコンよりも大きい材質の絶縁膜を堆積する場合においては、その膜厚を必要最低限に薄膜化することが可能となるため、膜応力によって発生するシリコン基板１０の結晶欠陥を抑制できる。したがって、フォトダイオード１１が形成されている領域に位置するシリコン基板１０の結晶欠陥の存在によって生じる、イメージセンサの特性劣化（暗電流の増加や画像のキズ）を抑制することも可能となる。
【００９２】
さらに、上述の第３の実施形態と同様に、本実施形態に係る固体撮像素子の製造方法では、図３（ｂ）工程で用いたレジストパターン３９の形成位置と図９に示したレジストパターン４４の形成位置とが、転送ゲートのゲート電極１６上でオーバーラップするように、図９に示す工程においてレジストパターン４４を形成することにより、該レジストパターン４４を用いたエッチングの際にコバルトシリサイドからなるサリサイド層４２が露出することがない。このため、エッチング時やその後の洗浄時において、本実施形態に係る固体撮像素子だけではなく製造設備へのコバルトによる金属汚染が発生しないという効果も奏することができる。
【００９３】
なお、本実施形態においては、コバルトシリサイドからなるサリサイド層４２をセンサ領域１０Ａ及びトランジスタ領域１０Ｂにおいて形成した場合について説明したが、周辺のＣＭＯＳ回路部を構成するトランジスタ領域１０Ｂにだけ設ける構成であっても、センサ領域１０Ａ及びトランジスタ領域１０Ｂのいずれの領域においても設けない構成であっても、上記サリサイド層と関係する効果以外の効果を同様に得ることができる。
【００９４】
なお、本実施形態では多画素１セルの構成を有する固体撮像素子の場合について説明したが、上述の第１〜第３の実施形態と同様に、複数の画素で、転送ゲート、浮遊拡散層、リセットトランジスタ、及び、アンプトランジスタを共有しない１画素１セルの構成を有する場合であっても、上述と同様の効果を得ることができる。
【００９５】
なお、以上の各実施形態では、サイドウォールスペーサ（１９、２５）の構成として、断面形状Ｌ字状のシリコン酸化膜（１９ａ、２５ａ）及び該シリコン酸化膜の内側表面に形成されたシリコン窒化膜（１９ｂ、２５ｂ）からなる積層構造である場合について説明したが、断面形状Ｌ字状のシリコン酸化膜（１９ａ、２５ａ）とゲート電極（１６、２４）の側面との間に断面形状Ｉ字状の絶縁膜を設ける構成としてもよい。この場合、転送ゲートのゲート電極１６におけるフォトダイオードが形成されている側の側面とシリコン酸
化膜１７との間にも断面形状Ｉ字状の絶縁膜が形成される構造、もしくは、断面形状Ｉ字状のサイドウォールスペーサを構成する絶縁膜が、フォトダイオード１１上を含んで転送ゲートのゲート電極１６の上面の一部まで覆う構造をとることになる。
【００９６】
なお、以上の各実施形態において、反射防止膜として機能するシリコン窒化膜１８又はシリコン窒化膜からなるライナー膜２６の屈折率は、下地となるシリコン酸化膜１７の屈折率とは異なるものである。
【産業上の利用可能性】
【００９７】
本発明は、一般的なＣＭＯＳ製造プロセスを適用した場合においてもイメージセンサ特性の劣化（感度低下、感度ばらつき増大、及び暗電流の増加）を生じさせることがなく、さらに、フォトダイオード上に形成された反射防止膜の膜厚を、製造プロセス上の制約を受けることなく最適化できるため、多画素化や画素寸法の縮小が進んだ場合においても感度の維持あるいは向上を実現することができ、固体撮像素子における性能向上及び占有面積の縮小等にとって有効である。
【符号の説明】
【００９８】
１  活性領域
４  リセットトランジスタのゲート電極
５  アンプトランジスタのゲート電極
１０  シリコン基板
１０Ａ  センサ領域
１０Ｂ  トランジスタ領域
１１  フォトダイオード
１２  素子分離領域
１３、２１  深いｐ型ウェル
１４  浮遊拡散層
１５  ゲート絶縁膜
１６  転送ゲートのゲート電極
１７  シリコン酸化膜
１８  シリコン窒化膜
１９ａ、２５ａ  断面形状Ｌ字状のシリコン酸化膜
１９ｂ、２５ｂ  シリコン窒化膜
１９、２５  サイドウォールスペーサ
２０ａ〜２０ｃ  領域
２２  ソース拡散層
２３  ドレイン拡散層
２４  トランジスタのゲート電極
２６  ライナー層
３１  シリコン酸化膜
３２  ポリシリコン膜
３３、３９、４１、４４  レジストパターン
３４、４０、４１  イオン注入
３５  転送ゲートの低濃度不純物拡散層
３６  トランジスタの低濃度不純物拡散層
３７  シリコン酸化膜
３８  シリコン窒化膜
４２  サリサイド層
４３  シリコン窒化膜
４５  サリサイド層が露出した領域
【図１】
0005442085.tif 000002
【図２】
0005442085.tif 000003
【図３】
0005442085.tif 000004
【図４】
0005442085.tif 000005
【図５】
0005442085.tif 000006
【図６】
0005442085.tif 000007
【図７】
0005442085.tif 000008
【図８】
0005442085.tif 000009
【図９】
0005442085.tif 000010
【図１０】
0005442085.tif 000011
【図１１】
0005442085.tif 000012