(57)【特許請求の範囲】
【請求項１】
送受信装置とアンテナとの間に接続され、高周波信号に対して所定の処理を行うフロントエンドデバイスであって、
第１のインターフェース部を有する第１の高周波デバイスと、
第２のインターフェース部と第２の高周波デバイス用処理部とを有する第２の高周波デバイスとを備え、
前記第１のインターフェース部は、前記送受信装置と前記第２のインターフェース部とに接続され、前記送受信装置からシリアル信号を受信し、前記シリアル信号をパラレル信号に変換し、前記第２のインターフェース部に前記パラレル信号を送信し、
前記第２のインターフェース部は前記パラレル信号を受信し、前記第２の高周波デバイス用処理部に前記パラレル信号を伝達し、
前記第２の高周波デバイス用処理部は、前記送受信装置と前記アンテナとの間に接続され、前記パラレル信号に基づき前記高周波信号に対して所定の処理を行うフロントエンドデバイス。
【請求項２】
前記第１の高周波デバイスは第１の高周波デバイス用処理部を有し、
前記第１の高周波デバイス用処理部は、前記送受信装置と前記アンテナとの間に接続され、
前記シリアル信号を前記第１のインターフェース部が受信し、前記シリアル信号を前記パラレル信号に変換し、前記第１の高周波デバイス用処理部は、前記第１のインターフェース部から送信される制御信号により前記高周波信号に対して所定の処理を行う、請求項１に記載のフロントエンドデバイス。
【請求項３】
複数の前記第２の高周波デバイスを備えた、請求項１または２に記載のフロントエンドデバイス。
【請求項４】
前記第１の高周波デバイスと第２の高周波デバイスとの組を複数備えた、請求項１ないし３のいずれかに記載のフロントエンドデバイス。
【請求項５】
前記第１または第２の高周波デバイス用処理部は、前記送受信装置と前記アンテナとを接続する高周波信号経路を切り換えるスイッチ回路である、請求項１ないし４のいずれかに記載のフロントエンドデバイス。
【請求項６】
前記第１または第２の高周波デバイス用処理部は、前記パラレル信号に基づいて前記アンテナから送信または受信される前記高周波信号を増幅する増幅回路である、請求項１ないし５のいずれかに記載のフロントエンドデバイス。
【請求項７】
前記第１の高周波デバイスと前記第２の高周波デバイスとの組が１つのＩＣパッケージにより構成される、請求項１ないし６のいずれかに記載のフロントエンドデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送受信装置とアンテナとの間に接続され、高周波信号に対して所定の処理を行うフロントエンドデバイスに関する。
【背景技術】
【０００２】
近年、複数の通信方式および周波数帯域に対応する携帯電話端末等の移動体通信端末が広く普及している。このような移動体通信端末に用いられるフロントエンドデバイスには、スイッチＩＣ、パワーアンプＩＣ等の多くの半導体部品が実装されている。そして、複数の通信方式および周波数帯域に対応するために、フロントエンドデバイスに実装される半導体部品の数は増加する傾向にある。フロントエンドデバイスとして、例えば、特許文献１に示すようなものがある。特許文献１に記載のフロントエンドデバイスは、複数の通信方式および周波数帯域に対応するために、複数のスイッチＩＣおよびパワーアンプを備えている。
【０００３】
従来、携帯電話端末等の移動体通信端末に用いられる半導体部品はＧＰＩＯ（General Purpose Input/Output）に代表されるパラレル伝送方式で制御されていた。しかし、配線数の低減、低消費電力化等の要求を満たすため、移動体通信端末に用いられる半導体部品は、ＭＩＰＩ（Mobile Industry Processor Interface）に代表されるシリアル伝送方式で制御される傾向にある。シリアル伝送方式を用いたシステムとして、例えば、特許文献２に示すようなものがある。特許文献２に記載の移動体通信端末においては、半導体デバイスの制御信号を差動伝送方式によりシリアル伝送している。
【０００４】
また、シリアル伝送方式を用いた従来のフロントエンドデバイスとして、例えば、図３に示すようなものがある。図３は従来のフロントエンドデバイス１Ｐを示す回路図である。フロントエンドデバイス１Ｐは５つの高周波デバイス１１Ｐを備える。各高周波デバイス１１ＰはＳ／Ｐ（Serial/Parallel）インターフェース部１１ａＰと高周波処理部１１ｂとを有する。５つの高周波デバイス１１ＰにはそれぞれＩＤ（識別用固有番号）が割り振られている。高周波デバイス１１Ｐは、例えば、スイッチＩＣ、パワーアンプＩＣ等の半導体部品である。
【０００５】
Ｓ／Ｐインターフェース部１１ａＰはＲＦＩＣ３１のシリアルインターフェース部３１ａに３本の信号線により接続されている。高周波処理部１１ｂはＲＦＩＣとアンテナ（図示せず）との間に接続されている。ＲＦＩＣ３１は、アンテナから送受信される高周波信号を入出力するとともに、シリアルインターフェース部３１ａからシリアル信号を出力することによりフロントエンドデバイス１Ｐを制御する。
【０００６】
Ｓ／Ｐインターフェース部１１ａＰは、シリアルインターフェース部３１ａからのシリアル信号を受信し、シリアル信号に含まれるＩＤ情報と自らのＩＤとを照合する。ＩＤが一致する場合、Ｓ／Ｐインターフェース部１１ａＰは、シリアル信号をパラレル信号に変換し、当該パラレル信号に基づいて高周波処理部１１ｂを制御する。高周波処理部１１ｂはＲＦＩＣ３１側またはアンテナ側から入力される高周波信号に対してＳ／Ｐインターフェース部１１ａＰの制御に基づいて所定の処理を行う。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特表２０１２−５０１６１４号公報
【特許文献２】特開２００９−１４１５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図３に示すように、シリアル伝送方式に対応する高周波デバイスはシリアル／パラレル変換を行うＳ／Ｐインターフェース部を備える必要がある。一方、Ｓ／Ｐインターフェース部は一般に大きな実装面積を必要とする。このため、高周波デバイスの制御にシリアル伝送方式を用いたフロントエンドデバイスにおいて、実装される各高周波デバイスのサイズが大きくなる。この結果、複数の高周波デバイスを備えるフロントエンドデバイスのサイズが大きくなる。すなわち、高周波デバイスの制御にシリアル伝送方式を用いる場合、大型化した複数の高周波デバイスを実装する必要があるため、フロントエンドデバイスのサイズが大きくなる。
【０００９】
本発明の目的は、処理機能を維持しつつ、小型化されたフロントエンドデバイスを提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係るフロントエンドデバイスは以下のように構成される。フロントエンドデバイスは、送受信装置とアンテナとの間に接続され、高周波信号に対して所定の処理を行う。フロントエンドデバイスは第１の高周波デバイスと第２の高周波デバイスとを備える。第１の高周波デバイスは第１のインターフェース部を有する。第２の高周波デバイスは第２のインターフェース部と第２の高周波デバイス用処理部とを有する。第１のインターフェース部は、送受信装置と第２のインターフェース部とに接続され、送受信装置からシリアル信号を受信し、シリアル信号をパラレル信号に変換し、第２のインターフェース部にパラレル信号を送信する。第２のインターフェース部は、パラレル信号を受信し、前記第２の高周波デバイス用処理部に前記パラレル信号を伝達する。第２の高周波デバイス用処理部は、送受信装置とアンテナとの間に接続され、パラレル信号に基づき高周波信号に対して所定の処理を行う。
【００１１】
この構成では、第１の高周波デバイスのみが、シリアル／パラレル変換機能を有する第１のインターフェース部を備える。このため、第１の高周波デバイスのサイズは第２の高周波デバイスのサイズに比べて大きくなる。言い換えると、第１の高周波デバイスのサイズのみが大きくなり、第２の高周波デバイスのサイズが大きくなることを避けることができる。したがって、送受信装置により制御されるすべての高周波デバイスに第１のインターフェース部を実装する場合に比べて、サイズが大きくなる高周波デバイスの数を減らすことができる。また、必要に応じて、複数の第２の高周波デバイスをフロントエンドデバイスに設けることができる。このため、処理機能を維持しつつ、小型化されたフロントエンドデバイスを得ることができる。
【００１２】
また、本発明に係るフロントエンドデバイスは、好ましくは、以下のように構成される。第１の高周波デバイスは第１の高周波デバイス用処理部を有する。第１の高周波デバイス用処理部は、送受信装置とアンテナとの間に接続され、シリアル信号を第１のインターフェース部が受信し、シリアル信号をパラレル信号に変換し、第１の高周波デバイス用処理部は、第１のインターフェース部から送信される制御信号により高周波信号に対して所定の処理を行う。
【００１３】
この構成では、第１の高周波デバイスも高周波信号を処理することができる。このため、第１の高周波デバイスが第１のインターフェース部のみ有している場合に比べて、第２の高周波デバイスの数を減らすことができる。これにより、処理機能を維持しつつ、さらに小型化されたフロントエンドデバイスを得ることができる。
【発明の効果】
【００１４】
本発明によると、シリアル／パラレル変換を行う高周波デバイスの数を減らすことができるので、処理機能を維持しつつ、小型化されたフロントエンドデバイスを実現することができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態に係るフロントエンドデバイスを示す回路図である。
【図２】第２の実施形態に係るフロントエンドデバイスの一部を示す回路図である。
【図３】従来のフロントエンドデバイスを示す回路図である。
【発明を実施するための形態】
【００１６】
本発明の第１の実施形態に係るフロントエンドデバイス１について説明する。図１はフロントエンドデバイス１を示す回路図である。フロントエンドデバイス１は上位デバイス１１，１２と下位デバイス２１，２２，２３とを備える。上位デバイス１１，１２は本発明の第１の高周波デバイスに相当する。下位デバイス２１，２２，２３は本発明の第２の高周波デバイスに相当する。
【００１７】
上位デバイス１１はＳ／Ｐインターフェース部１１ａと高周波処理部１１ｂとを有する。上位デバイス１２はＳ／Ｐインターフェース部１２ａと高周波処理部１２ｂとを有する。下位デバイス２１はパラレルインターフェース部２１ａと高周波処理部２１ｂとを有する。下位デバイス２２はパラレルインターフェース部２２ａと高周波処理部２２ｂとを有する。下位デバイス２３はパラレルインターフェース部２３ａと高周波処理部２３ｂとを有する。Ｓ／Ｐインターフェース部１１ａ，１２ａは本発明の第１のインターフェース部に相当する。パラレルインターフェース部２１ａ，２２ａ，２３ａは本発明の第２のインターフェース部に相当する。高周波処理部１１ｂ，１２ｂ，２１ｂ，２２ｂ，２３ｂは、例えば、スイッチ回路、低雑音増幅回路、パワーアンプ等である。なお、それぞれの高周波処理部に割り当てる機能は、実装面積、高周波デバイスの配置、コスト等により決定される。
【００１８】
Ｓ／Ｐインターフェース部１１ａ，１２ａは、ＲＦＩＣ（RadioFrequency Integrated Circuit）３１のシリアルインターフェース部３１ａに３本の信号線により接続されている。３本の信号線は、それぞれデータ信号用、クロック信号用および電源用に用いられる。ＲＦＩＣ３１は、本発明の送受信装置に相当する。Ｓ／Ｐインターフェース部１１ａは、パラレルインターフェース部２１ａに２本の信号線により接続され、パラレルインターフェース部２２ａに１本の信号線により接続されている。Ｓ／Ｐインターフェース部１２ａはパラレルインターフェース部２３ａに１本の信号線により接続されている。
【００１９】
なお、シリアルインターフェース部とＳ／Ｐインターフェース部との間の信号線の構成は、シリアル伝送方式であれば上記のような構成に限定されない。また、Ｓ／Ｐインターフェース部とパラレルインターフェース部との間の信号線の本数も、上記に限定されず、パラレルインターフェース部により制御される高周波処理部の機能に依存する。
【００２０】
上位デバイス１１と下位デバイス２１，２２とは高周波デバイスグループ４１を構成する。上位デバイス１２と下位デバイス２３とは高周波デバイスグループ４２を構成する。高周波デバイスグループ４１，４２は本発明の「第１の高周波デバイスと第２の高周波デバイスとの組」に相当する。高周波デバイスグループ４１，４２にはそれぞれＩＤが割り振られている。
【００２１】
高周波処理部１１ｂ，１２ｂ，２１ｂ，２２ｂ，２３ｂはＲＦＩＣ３１とアンテナ（図示せず）との間に接続されている。高周波処理部１１ｂ，１２ｂは本発明の第１の高周波デバイス用処理部に相当する。高周波処理部２１ｂ，２２ｂ，２３ｂは本発明の第２の高周波デバイス用処理部に相当する。
【００２２】
ＲＦＩＣ３１は、アンテナから送受信される高周波信号を入出力するとともに、シリアルインターフェース部３１ａからシリアル信号を出力することによりフロントエンドデバイス１を制御する。具体的には、ＲＦＩＣ３１は、上位デバイス１１，１２および下位デバイス２１，２２，２３の高周波処理部が所望の信号処理を行うように、制御信号を出力する。
【００２３】
なお、フロントエンドデバイス１を実装する場合、例えば、上位デバイスまたは下位デバイスが１つのＩＣパッケージ内に構成され、各ＩＣパッケージが基板上に配置される。また、高周波デバイスグループが１つのＩＣパッケージ内に構成されてもよい。また、フロントエンドデバイス１が１つのＩＣパッケージ内に構成されてもよい。さらに、ＲＦＩＣ３１とフロントエンドデバイス１との間およびフロントエンドデバイス１とアンテナとの間には、整合回路、フィルタ等の他の回路素子が配置されてもよい。
【００２４】
Ｓ／Ｐインターフェース部１１ａはシリアルインターフェース部３１ａからのシリアル信号Ｓ１を受信する。Ｓ／Ｐインターフェース部１１ａはシリアル信号Ｓ１に含まれるＩＤ情報と自らの高周波デバイスグループに割り振られたＩＤとを照合する。ＩＤが一致する場合、Ｓ／Ｐインターフェース部１１ａは、シリアル信号Ｓ１をパラレル信号Ｐ１に変換し、パラレルインターフェース部２１ａ，２２ａにパラレル信号Ｐ１を送信する。また、Ｓ／Ｐインターフェース部１１ａは高周波処理部２１ｂにパラレル信号Ｐ１を伝達する。ＩＤが一致しない場合、Ｓ／Ｐインターフェース部１１ａは、信号処理をせず、再び待機状態となる。Ｓ／Ｐインターフェース部１２ａはパラレルインターフェース部２３ａおよび高周波処理部１２ｂに対して同様の処理を行う。
【００２５】
パラレルインターフェース部２１ａは、Ｓ／Ｐインターフェース部１１ａからパラレル信号Ｐ１を受信し、パラレル信号Ｐ１を高周波処理部２１ｂに伝達する。パラレルインターフェース部２２ａは高周波処理部２２ｂに対して、パラレルインターフェース部２３ａは高周波処理部２３ｂに対して、それぞれ同様の処理を行う。
【００２６】
高周波処理部１１ｂは、ＲＦＩＣ３１またはアンテナから入出力される高周波信号に対して、パラレル信号Ｐ１に基づいて所定の処理を行う。高周波処理部１２ｂ，２１ｂ，２２ｂ，２３ｂについても同様である。
【００２７】
一般に、Ｓ／Ｐインターフェース部は大きな実装面積を必要とする。このため、Ｓ／Ｐインターフェース部を有する高周波デバイスのサイズは大きくなる。第１の実施形態によると、シリアル信号を受信する上位デバイス１１，１２はＳ／Ｐインターフェース部を有する。しかし、パラレル信号を受信する下位デバイス２１，２２，２３はＳ／Ｐインターフェース部を必要としない。このため、上位デバイス１１，１２のサイズのみが大きくなり、下位デバイスのサイズが大きくなることを避けることができる。したがって、ＲＦＩＣにより制御されるすべての高周波デバイスにＳ／Ｐインターフェース部を実装する場合に比べて、サイズが大きくなる高周波デバイスの数を減らすことができる。また、必要に応じて、複数の第２の高周波デバイスをフロントエンドデバイスに設けることができる。
【００２８】
したがって、処理機能を維持しつつ、小型化されたフロントエンドデバイス１を得ることができる。
【００２９】
また、フロントエンドデバイス１Ｐの高周波デバイス１１Ｐに比べて、上位デバイス１１では外部接続端子が３つ増え、下位デバイス２１では外部接続端子が１つ減り、下位デバイス２２では外部接続端子が２つ減る。上位デバイス１２では外部接続端子が１つ増え、下位デバイス２３では外部接続端子が２つ減る。したがって、従来のフロントエンドデバイス１Ｐに比べてフロントエンドデバイス１では外部接続端子の数を１つ減らすことができる。
【００３０】
また、高周波デバイスグループ４１，４２に対してＩＤが付与されるため、従来のフロントエンドデバイス１Ｐに比べて少ないＩＤにより、ＲＦＩＣ３１はフロントエンドデバイス１を制御することができる。
【００３１】
また、従来のフロントエンドデバイス１Ｐに比べて、ＲＦＩＣ３１とフロントエンドデバイス１との間の配線数を低減させることができる。
【００３２】
また、ＲＦＩＣ３１の出力負荷インピーダンスが小さくなるため、ＲＦＩＣ３１の出力バッファサイズを小さくすることができる。このため、ＲＦＩＣ３１の消費電力を低減させるとともに、ＲＦＩＣ３１の実装面積を小さくすることができる。
【００３３】
なお、第１の実施形態では、本発明の送受信装置の一例としてＲＦＩＣを挙げたが、例えば、ＢＢＩＣ（Baseband Integrated Circuit）等の半導体素子であってもよい。
【００３４】
次に、本発明の第２の実施形態に係るフロントエンドデバイス１Ａについて説明する。図２はフロントエンドデバイス１Ａの一部を示す回路図である。フロントエンドデバイス１Ａは上位デバイス１１Ａと下位デバイス２１Ａ，２２Ａ，２３Ａとを備える。また、図示されていない他の上位デバイスおよび下位デバイスを備える。
【００３５】
上位デバイス１１ＡはＳ／Ｐインターフェース部１１ａとスイッチ回路１１ｂＡとを有する。スイッチ回路１１ｂＡは本発明の第１の高周波デバイス用処理部に相当する。下位デバイス２１Ａはパラレルインターフェース部２１ａとスイッチ回路２１ｂＡとを有する。下位デバイス２２Ａはパラレルインターフェース部２２ａとパワーアンプ２２ｂＡとを有する。下位デバイス２３Ａはパラレルインターフェース部２３ａとパワーアンプ２３ｂＡとを有する。パワーアンプ２２ｂＡ，２３ｂＡは本発明の増幅回路および第２の高周波デバイス用処理部に相当する。スイッチ回路１１ｂＡはスイッチ共通端子と第１ないし第５の切り換え端子とを有する。スイッチ回路２１ｂＡはスイッチ共通端子と第１ないし第３の切り換え端子とを有する。
【００３６】
Ｓ／Ｐインターフェース部１１ａはＲＦＩＣ３１のシリアルインターフェース部３１ａに３本の信号線により接続されている。Ｓ／Ｐインターフェース部１１ａは、パラレルインターフェース部２１ａに３本の信号線により接続され、パラレルインターフェース部２２ａに１本の信号線により接続され、パラレルインターフェース部２３ａに２本の信号線により接続されている。
【００３７】
スイッチ回路１１ｂＡのスイッチ共通端子はアンテナ３２に接続されている。スイッチ回路１１ｂＡの第１の切り換え端子はデュプレクサＤＵ１に接続されている。スイッチ回路１１ｂＡの第２の切り換え端子はデュプレクサＤＵ２に接続されている。スイッチ回路１１ｂＡの第３の切り換え端子は送信用フィルタＦＲ１を介してスイッチ回路２１ｂＡの第１の切り換え端子に接続されている。スイッチ回路１１ｂＡの第４の切り換え端子は送信用フィルタＦＲ２を介してスイッチ回路２１ｂＡの第２の切り換え端子に接続されている。スイッチ回路１１ｂＡの第５の切り換え端子は送信用フィルタＦＲ３を介してスイッチ回路２１ｂＡの第３の切り換え端子に接続されている。
【００３８】
デュプレクサＤＵ１の送信側フィルタはパワーアンプ２２ｂＡを介してＲＦＩＣ３１に接続されている。デュプレクサＤＵ２の送信側フィルタはパワーアンプ２３ｂＡを介してＲＦＩＣ３１に接続されている。デュプレクサＤＵ１，ＤＵ２の受信側フィルタはＲＦＩＣ３１に接続されている。スイッチ回路２１ｂＡのスイッチ共通端子はＲＦＩＣ３１に接続されている。
【００３９】
例えば、デュプレクサＤＵ１を通る高周波信号経路を選択する場合、フロントエンドデバイス１Ａは以下のように動作する。
【００４０】
ＲＦＩＣ３１のシリアルインターフェース部３１ａは、スイッチ回路１１ｂＡを制御するためのシリアル信号Ｓ２を上位デバイス１１ＡのＳ／Ｐインターフェース部１１ａに送信する。Ｓ／Ｐインターフェース部１１ａは、シリアル信号Ｓ２を受信し、シリアル信号Ｓ２に含まれるＩＤ情報と自らの高周波デバイスグループに割り振られたＩＤとを照合する。Ｓ／Ｐインターフェース部１１ａは、ＩＤが一致することを確認した後、シリアル信号Ｓ２をパラレル信号Ｐ２に変換する。そして、Ｓ／Ｐインターフェース部１１ａは、パラレル信号Ｐ２をスイッチ回路１１ｂＡに伝達する。スイッチ回路１１ｂＡは、パラレル信号Ｐ２に基づき、スイッチ共通端子を第１の切り換え端子に接続する。これにより、デュプレクサＤＵ１を通る高周波信号経路が選択される。
【００４１】
シリアルインターフェース部３１ａは、パワーアンプ２２ｂＡを制御するためのＳ／Ｐシリアル信号Ｓ３をインターフェース部１１ａに送信する。Ｓ／Ｐインターフェース部１１ａは、シリアル信号Ｓ３を受信し、シリアル信号Ｓ３に含まれるＩＤ情報と自らの高周波デバイスグループに割り振られたＩＤとを照合する。Ｓ／Ｐインターフェース部１１ａは、ＩＤが一致することを確認した後、シリアル信号Ｓ３をパラレル信号Ｐ３に変換し、パラレルインターフェース部２２ａにパラレル信号Ｐ３を送信する。パラレルインターフェース部２２ａは、パラレル信号Ｐ３を受信し、パラレル信号Ｐ３をパワーアンプ２２ｂＡに伝達する。パワーアンプ２２ｂＡは、パラレル信号Ｐ３に基づいてＲＦＩＣ３１から出力された高周波信号を増幅する。
【００４２】
ＲＦＩＣ３１から出力された高周波信号は、パワーアンプ２２ｂＡにより所定の振幅に増幅され、デュプレクサＤＵ１の送信用フィルタ素子とスイッチ回路１１ｂＡとを通過して、アンテナ３２から送信される。
【００４３】
また、送信用フィルタＦＲ１を通る高周波信号経路を選択する場合、フロントエンドデバイス１Ａは以下のように動作する。
【００４４】
ＲＦＩＣ３１のシリアルインターフェース部３１ａは、スイッチ回路１１ｂＡ，２１ｂＡを制御するためのシリアル信号Ｓ４を上位デバイス１１ＡのＳ／Ｐインターフェース部１１ａに送信する。Ｓ／Ｐインターフェース部１１ａは、シリアル信号Ｓ４を受信し、シリアル信号Ｓ４に含まれるＩＤ情報と自らの高周波デバイスグループに割り振られたＩＤとを照合する。Ｓ／Ｐインターフェース部１１ａは、ＩＤが一致することを確認した後、シリアル信号Ｓ４をパラレル信号Ｐ４に変換し、パラレルインターフェース部２１ａにパラレル信号Ｐ４を送信する。また、Ｓ／Ｐインターフェース部１１ａは、スイッチ回路１１ｂＡにパラレル信号Ｐ４を伝達する。スイッチ回路１１ｂＡは、パラレル信号Ｐ４に基づき、スイッチ回路１１ｂＡのスイッチ共通端子を第３の切り換え端子に接続する。パラレルインターフェース部２１ａは、パラレル信号Ｐ４を受信し、パラレル信号Ｐ４をスイッチ回路２１ｂＡに伝達する。スイッチ回路２１ｂＡは、パラレル信号Ｐ４に基づき、スイッチ回路２１ｂＡのスイッチ共通端子を第１の切り換え端子に接続する。これにより、送信用フィルタＦＲ１を通る高周波信号経路が選択される。
【００４５】
ＲＦＩＣ３１から出力された高周波信号は、スイッチ回路２１ｂＡ、送信用フィルタＦＲ１およびスイッチ回路１１ｂＡを通過して、アンテナ３２から送信される。
【００４６】
第２の実施形態によると、第１の実施形態と同様に、処理機能を維持しつつ、小型化されたフロントエンドデバイス１Ａを得ることができる。
【符号の説明】
【００４７】
ＤＵ１，ＤＵ２…デュプレクサ
ＦＲ１，ＦＲ２，ＦＲ３…送信用フィルタ
１，１Ａ，１Ｐ…フロントエンドデバイス
１１，１２，１１Ａ…上位デバイス
１１ａ，１２ａ，１１ａＰ…Ｓ／Ｐインターフェース部
１１ｂ，１２ｂ，２１ｂ，２２ｂ，２３ｂ…高周波処理部
１１ｂＡ，２１ｂＡ…スイッチ回路
１１Ｐ…高周波デバイス
２１，２２，２３，２１Ａ，２２Ａ，２３Ａ…下位デバイス
２１ａ，２２ａ，２３ａ…パラレルインターフェース部
２２ｂＡ，２３ｂＡ…パワーアンプ
３１…ＲＦＩＣ
３１ａ…シリアルインターフェース部
３２…アンテナ
【図１】
0005630493.tif 000002
【図２】
0005630493.tif 000003
【図３】
0005630493.tif 000004