(57)【特許請求の範囲】
【請求項１】
絶縁性の樹脂で形成されているとともに該樹脂より熱伝導率の高い充填材を含む絶縁層と、
前記絶縁層に設けられている電極と、を備え、
前記充填材は、前記絶縁層の前記電極が露出している側と同じ側の表面から露出している露出部を有し、該露出部の少なくとも一部の高さが前記電極の高さよりも高くなるように構成されていることを特徴とする素子搭載用基板。
【請求項２】
前記絶縁層の一方の面上に形成されている配線層を更に備え、
前記電極は、前記配線層と電気的に接続されているビア導体を含むことを特徴とする請求項１に記載の素子搭載用基板。
【請求項３】
半導体素子と電気的に接続可能なように前記絶縁層の一方の面上に形成されている第１の配線層と、
前記絶縁層の他方の面上に形成されている第２の配線層と、
前記絶縁層を貫通し、前記第１の配線層と前記第２の配線層との間を電気的に接続するビア導体と、を備え、
前記電極は、前記第１の配線層の一部を含むことを特徴とする請求項１に記載の素子搭載用基板。
【請求項４】
前記充填材は、ガラス繊維であることを特徴とする請求項１乃至３のいずれかに記載の素子搭載用基板。
【請求項５】
半導体素子と、
請求項１乃至４のいずれかに記載の素子搭載用基板と、を備え、
前記露出部は、前記半導体素子の表面と接触していることを特徴とする半導体モジュール。
【請求項６】
絶縁性の樹脂で形成されているとともに該樹脂より熱伝導率の高い充填材を含む絶縁層を有する基板を用意する工程と、
前記絶縁層に電極を形成する工程と、
前記電極が露出している側と同じ側の前記絶縁層の表面を除去し、充填材の一部を露出させることで、該露出した部分の少なくとも一部の高さを前記電極の高さよりも高くする工程と、
を含むことを特徴とする素子搭載用基板の製造方法。
【請求項７】
前記電極を形成する工程は、
一方の面に第１の導体膜が形成されているとともに他方の面に第２の導体膜が形成されている前記絶縁層にビアを形成する工程と、
前記ビアを介して前記第１の導体膜と前記第２の導体膜とを導通させるビア導体を形成する工程と、
前記第１の導体膜の少なくとも一部を除去する工程と、
を有し、
充填材の一部を露出させる工程は、前記第１の導体膜が除去されている前記絶縁層の表面を除去することを特徴とする請求項６に記載の素子搭載用基板の製造方法。
【請求項８】
前記第１の導体膜の少なくとも一部を除去する工程の後に、前記ビア導体の一部を除去する工程を更に含むことを特徴とする請求項７に記載の素子搭載用基板の製造方法。
【請求項９】
前記充填材は、ガラス繊維であることを特徴とする請求項６乃至８のいずれかに記載の素子搭載用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩ等の回路素子のさらなる高性能化、高機能化にともない、その消費電力は増加の傾向にある。また、電子機器の小型化にともなって、実装基板にも小型化、高密度化が求められている。このため、回路基板の体積当たりの消費電力（熱密度）は上昇し、その放熱対策の必要性が高まっている。
【０００３】
一方、機器の小型化、機器設計の自由度向上の要求から、フレキシブル基板が多用されるようになってきた。フレキシブル基板は、例えば、絶縁物からなる支持膜と、支持膜に接するように金属で形成された配線層とを含む。フレキシブル基板は硬質プリント基板に対して非常に薄く、同時に質量も小さいため、機器の小型化、軽量化に非常に貢献している。また、回路基板として、強度や機能性向上のために樹脂にガラス繊維を混入した絶縁層を有する基板も用いられている（例えば、特許文献１）。
【特許文献１】特開２００７−２２７８０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明はこうした状況に鑑みてなされたものであり、その目的とするところは、放熱性の高い素子搭載用基板およびそれを備えた半導体モジュールを実現する技術を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明のある態様の素子搭載用基板は、絶縁性の樹脂で形成されているとともに該樹脂より熱伝導率の高い充填材を含む絶縁層と、絶縁層に設けられている電極と、を備える。充填材は、絶縁層の電極が露出している側と同じ側の表面から露出している露出部を有する。
【０００６】
この態様によると、半導体素子を搭載して動作させた場合、半導体素子における発熱を絶縁層の樹脂より熱伝導率の高い充填材を介して放熱することが可能となる。
【０００７】
本発明の別の態様は、半導体モジュールである。この半導体モジュールは、半導体素子と、素子搭載用基板と、を備える。露出部は、半導体素子の表面と接触している。
【０００８】
この態様によると、半導体素子を動作させた場合、半導体素子における発熱を絶縁層の樹脂より熱伝導率の高い充填材を介して放熱することが可能な半導体モジュールを簡易な構成で実現することができる。
【０００９】
本発明のさらに別の態様は、素子搭載用基板の製造方法である。この方法は、絶縁性の樹脂で形成されているとともに該樹脂より熱伝導率の高い充填材を含む絶縁層を有する基板を用意する工程と、絶縁層に電極を形成する工程と、絶縁層の電極が露出している側と同じ側の表面を除去し、充填材の一部を露出させる工程と、を含む。
【００１０】
この態様によると、放熱性の高い素子搭載用基板を簡易に製造することができる。
【発明の効果】
【００１１】
本発明によれば、素子搭載用基板およびそれを備えた半導体モジュールの放熱性を高めることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を図面を参照して説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。
【００１３】
（第１の実施の形態）
図１は、第１の実施の形態に係る素子搭載用基板の概略構成を示す断面図である。素子搭載用基板１０は、絶縁性の樹脂で形成されている絶縁層１２と、絶縁層１２に設けられている電極１４と、を備える。絶縁層１２は、含有されている樹脂の熱伝導率より高い熱伝導率を有する充填材としてガラスクロス１６を含んでいる。ガラスクロス１６は、繊維の向きが基板の表面に垂直な方向と交差するように配向された繊維状の充填材である。本実施の形態に係る樹脂の熱伝導率は０．２Ｗ／ｍ・Ｋ、ガラスクロス１６の熱伝導率は１．０Ｗ／ｍ・Ｋ程度である。ガラスクロス１６は、絶縁層１２の電極１４が露出している側と同じ側の表面から露出している露出部１６ａを有する。
【００１４】
そのため、周知の技術により所定の回路が形成されている半導体素子を素子搭載用基板１０に搭載して動作させた場合、半導体素子における発熱を樹脂より熱伝導率の高いガラスクロス１６を介して放熱することが可能となる。
【００１５】
また、素子搭載用基板１０は、図１に示す絶縁層１２の下面側に配線層１８が形成されている。本実施の形態に係る電極１４は、絶縁層１２を貫通する孔に形成され、配線層１８と一端が電気的に接続されているビア導体２０を含んでいる。つまり、ビア導体２０は、その他端が半導体素子の端子が接続される電極として機能する。
【００１６】
絶縁層１２の配線層１８が形成されていない側のガラスクロス１６は、露出部１６ａの少なくとも一部の高さｈ１が電極１４の高さｈ２よりも高くなるように構成されていてもよい。ここで、高さとは、絶縁層１２の表面と平行な基準面に対して垂直な方向の凹凸の程度としてとらえることができる。これにより、素子搭載用基板１０は、半導体素子が搭載され、半導体素子の端子と電極１４とが接続された場合、露出部１６ａが半導体素子と接触する可能性が高くなるため、より放熱性を高めることができる。
【００１７】
次に、素子搭載用基板１０の製造方法について説明する。図２乃至図４は、第１の実施の形態に係る素子搭載用基板の製造方法を示す工程断面図である。
【００１８】
はじめに、図２（ａ）に示すように、絶縁性の樹脂で形成されているとともに該樹脂より熱伝導率の高いガラスクロス１６を含む絶縁層１２を有する基板２２を用意する。絶縁層１２は、その一方の面に第１の導体膜２４が形成されているとともに他方の面に第２の導体膜２６が形成されている。
【００１９】
次に、図２（ｂ）に示すように、第２の導体膜２６側からレーザを照射して第１の導体膜２４が露出するまで絶縁層１２の一部を除去し、開口部２８を形成する。ここで、レーザ照射には、例えば、炭酸ガスレーザを用いることができる。レーザ照射は、エネルギー密度の高いビームによって任意の深さまで掘る第１の照射条件と、エネルギー密度の低いビームでビア側壁の形状を整える第２の照射条件の二段階で行われる。これにより、絶縁層１２の表面から第１の導体膜２４に近づくにつれて径が縮小するテーパ形状の側壁を有する直径８０〜１００μｍ程度の開口部２８をビアとして形成することができる。
【００２０】
次に、図３（ａ）に示すように、無電解めっき法および電解めっき法を用いて開口部２８の内面上に銅を約２０μｍの厚さでめっきする。この結果、開口部２８の内部にビア導体３０が形成され、ビアを介して第１の導体膜２４と第２の導体膜２６とが導通される。その後、図３（ｂ）に示すように、公知の方法により第２の導体膜２６を所定のパターンにエッチングして配線層１８を形成する。
【００２１】
次に、図４（ａ）に示すように、第１の導体膜２４を剥離し、更にビア導体３０の一部をエッチングにより除去する。これにより、絶縁層１２に電極１４が形成される。その後、図４（ｂ）に示すように、絶縁層１２の、電極１４が露出している側と同じ側の表面の樹脂を溶解、除去し、ガラスクロス１６の一部を露出させ、素子搭載用基板１０が製造される。このように、本実施の形態によれば、放熱性の高い素子搭載用基板１０を簡易に製造することができる。また、本実施の形態では、ビア導体３０の一部を除去して電極を形成しているので、露出部１６ａの高さが電極１４の高さよりも高くなる素子搭載用基板を簡便に製造することができる。
【００２２】
図５は、第１の実施の形態に係る半導体モジュールの製造方法を示す工程断面図である。はじめに、図５（ａ）に示すように、ＬＳＩやＩＣ等の半導体素子３２を素子搭載用基板１０に搭載する。このとき、半導体素子３２の端子３４と素子搭載用基板１０の電極１４とは圧着による金属接合により接続される。圧着の際の圧力は、例えば、１．５ＭＰａ程度である。また、本実施の形態では、端子３４と電極１４の材質は同じ銅を用いているが、例えば、銅の表面に金をめっきし、金同士を圧着して接合してもよい。
【００２３】
その後、図５（ｂ）に示すように、配線層１８をソルダーレジスト層３６により覆う。ソルダーレジスト層３６は、配線層１８の保護膜として機能し、エポキシ樹脂などを用いることができる。そして、はんだ印刷法を用いて、ソルダーレジスト層３６の開口部から露出する部分の配線層１８に対して外部接続端子として機能するはんだバンプ３８を形成し、半導体モジュール１００が完成する。
【００２４】
半導体モジュール１００は、図５（ｂ）に示すように、ガラスクロス１６の露出部１６ａが、半導体素子３２の端子３４側の表面と接触している。このように、本実施の形態に係る半導体モジュール１００は、半導体素子３２における発熱を絶縁層１２の樹脂より熱伝導率の高いガラスクロス１６を介して放熱することが可能である。
【００２５】
（第２の実施の形態）
第１の実施の形態に係る半導体モジュール１００は、端子３４と電極１４との接続を金属接合により直接行っていたが、本実施の形態に係る半導体モジュールは、端子３４と電極１４との接合をはんだを介して行っている。以下、第１の実施の形態と異なる点を中心に説明する。
【００２６】
図６および図７は、第２の実施の形態に係る素子搭載用基板の製造方法の工程断面図である。本実施の形態に係る素子搭載用基板は、図２に示す工程と同様にレーザで開口部２８が形成された基板２２を用いて製造される。
【００２７】
図６（ａ）に示すように、本実施の形態に係る素子搭載用基板の製造方法によれば、無電解めっき法および電解めっき法を用いて開口部２８をすべて銅で充填する。この結果、開口部２８の内部にビア導体４２が形成され、ビアを介して第１の導体膜２４と第２の導体膜２６とが導通される。その後、図６（ｂ）に示すように、公知の方法により第２の導体膜２６を所定のパターンにエッチングして配線層１８を形成する。
【００２８】
次に、図７（ａ）に示すように、第１の導体膜２４を剥離し、更にビア導体４２の一部をエッチングにより除去する。これにより、絶縁層１２に電極１４が形成される。この際、ビア導体４２は開口部２８全体に充填されているため、除去されるビア導体４２のエッチング量が多くなっても、ビア導体４２に貫通孔ができることを防止することができる。
【００２９】
また、ビア導体４２のエッチング量が多くなることで、絶縁層１２より凹んでいる側のビア導体４２の表面と絶縁層１２の表面との段差が大きくなる。そのため、図７（ｂ）に示すように、絶縁層１２の、電極１４が露出している側と同じ側の表面の樹脂を溶解し除去した場合、ガラスクロス１６の露出部１６ａが多くなり、露出部１６ａの高さｈ３と電極１４の高さｈ４との差が大きくなる。このように、本実施の形態によれば、放熱性の更に高い素子搭載用基板４０を簡易に製造することができる。また、本実施の形態では、ビア導体４２の一部を除去して電極を形成しているので、露出部１６ａの高さが電極１４の高さよりも高くなる素子搭載用基板を簡便に製造することができる。
【００３０】
図８は、第２の実施の形態に係る半導体モジュールの製造方法を示す工程断面図である。はじめに、図８（ａ）に示すように、ＬＳＩやＩＣ等の半導体素子３２を素子搭載用基板４０に搭載する。このとき、半導体素子３２の端子３４と素子搭載用基板１０の電極１４とは、はんだ４４を介して接続される。素子搭載用基板４０は、前述のように、露出部１６ａの高さｈ３と電極１４の高さｈ４との差が、第１の実施の形態の素子搭載用基板１０の場合よりも大きい。そのため、厚みのあるはんだ４４を用いた半導体モジュールの製造が可能となり、製造工程の自由度が高まる。
【００３１】
その後、図８（ｂ）に示すように、配線層１８をソルダーレジスト層３６により覆う。ソルダーレジスト層３６は、配線層１８の保護膜として機能し、エポキシ樹脂などを用いることができる。そして、はんだ印刷法を用いて、ソルダーレジスト層３６の開口部から露出する部分の配線層１８に対して外部接続端子として機能するはんだバンプ３８を形成し、半導体モジュール２００が完成する。
【００３２】
半導体モジュール２００は、図８（ｂ）に示すように、ガラスクロス１６の露出部１６ａが、半導体素子３２の端子３４側の表面と接触している。このように、本実施の形態に係る半導体モジュール２００は、半導体素子３２における発熱を絶縁層１２の樹脂より熱伝導率の高いガラスクロス１６を介して放熱することが可能である。
【００３３】
（第３の実施の形態）
上述の各半導体モジュールでは、半導体素子の端子が表面より突出するように設けられていたが、本実施の形態では、半導体素子の端子が表面より凹んだ箇所に設けられている場合について説明する。
【００３４】
図９は、第３の実施の形態に係る素子搭載用基板の製造方法の工程断面図である。本実施の形態に係る素子搭載用基板は、図３に示す工程で配線層１８が形成された基板２２を用いて製造される。
【００３５】
本実施の形態に係る素子搭載用基板の製造方法によれば、図９（ａ）に示すように、第１の導体膜２４の一部をエッチングにより除去し、その他の部分を電極１４として機能する配線層として残しておく。これにより、ビア導体３０の一部を除去する工程を必要とせずに、絶縁層１２に配線層を含んだ電極１４が形成される。その後、図９（ｂ）に示すように、絶縁層１２の、電極１４が露出している側と同じ側であって第１の導体膜２４が除去されている表面の樹脂を溶解、除去し、ガラスクロス１６の一部を露出させ素子搭載用基板５０が製造される。このように、本実施の形態によれば、放熱性の高い素子搭載用基板５０を簡易に製造することができる。
【００３６】
また、本実施の形態では、第１の導体膜２４の一部を残して電極１４として用いるため、露出部１６ａの高さが電極１４の高さよりも低くなる素子搭載用基板を簡便に製造することができる。
【００３７】
図１０は、第３の実施の形態に係る半導体モジュールの製造方法を示す工程断面図である。はじめに、図１０（ａ）に示すように、ＬＳＩやＩＣ等の半導体素子５２を素子搭載用基板５０に搭載する。このとき、半導体素子５２の端子５４は、半導体素子５２の表面より凹んだ箇所に設けられている。そのため、電極１４が露出部１６ａより突出している素子搭載用基板５０に半導体素子５２を搭載しても、露出部１６ａが半導体素子５２の表面に接触することが可能となる。
【００３８】
つまり、搭載される半導体素子５２の端子５４が表面より凹んだ箇所に設けられている場合、ビア導体３０の一部を除去して電極１４を形成しなくても、半導体素子５２の端子５４が設けられている側の面と露出部１６ａとが接することが可能なため、工程を簡略化することができる。
【００３９】
その後、図１０（ｂ）に示すように、配線層１８をソルダーレジスト層３６により覆う。ソルダーレジスト層３６は、配線層１８の保護膜として機能し、エポキシ樹脂などを用いることができる。そして、はんだ印刷法を用いて、ソルダーレジスト層３６の開口部から露出する部分の配線層１８に対して外部接続端子として機能するはんだバンプ３８を形成し、半導体モジュール３００が完成する。
【００４０】
半導体モジュール３００は、図１０（ｂ）に示すように、ガラスクロス１６の露出部１６ａが、半導体素子３２の端子３４側の表面と接触している。このように、本実施の形態に係る半導体モジュール３００は、半導体素子５２における発熱を絶縁層１２の樹脂より熱伝導率の高いガラスクロス１６を介して放熱することが可能である。
【００４１】
以上、本発明を上述の各実施の形態を参照して説明したが、これは例示であり、本発明は上述の各実施の形態に限定されるものではなく、各実施の形態の構成を適宜組み合わせたものや置換したものについても本発明に含まれるものである。また、当業者の知識に基づいて各種の設計変更等の変形を各実施の形態に対して加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうる。
【図面の簡単な説明】
【００４２】
【図１】第１の実施の形態に係る素子搭載用基板の概略構成を示す断面図である。
【図２】図２（ａ）および図２（ｂ）は、第１の実施の形態に係る素子搭載用基板の製造方法を示す工程断面図である。
【図３】図３（ａ）および図３（ｂ）は、第１の実施の形態に係る素子搭載用基板の製造方法を示す工程断面図である。
【図４】図４（ａ）および図４（ｂ）は、第１の実施の形態に係る素子搭載用基板の製造方法を示す工程断面図である。
【図５】図５（ａ）および図５（ｂ）は、第１の実施の形態に係る半導体モジュールの製造方法を示す工程断面図である。
【図６】図６（ａ）および図６（ｂ）は、第２の実施の形態に係る素子搭載用基板の製造方法を示す工程断面図である。
【図７】図７（ａ）および図７（ｂ）は、第２の実施の形態に係る素子搭載用基板の製造方法の工程断面図である。
【図８】図８（ａ）および図８（ｂ）は、第２の実施の形態に係る半導体モジュールの製造方法を示す工程断面図である。
【図９】図９（ａ）および図９（ｂ）は、第３の実施の形態に係る素子搭載用基板の製造方法の工程断面図である。
【図１０】図１０（ａ）および図１０（ｂ）は、第３の実施の形態に係る半導体モジュールの製造方法を示す工程断面図である。
【符号の説明】
【００４３】
１０  素子搭載用基板、  １２  絶縁層、  １４  電極、  １６  ガラスクロス、  １６ａ  露出部、  １８  配線層、  ２０  ビア導体、  ２２  基板、  ２４  第１の導体膜、  ２６  第２の導体膜、  ２８  開口部、  ３０  ビア導体、  ３２  半導体素子、  ３４  端子、  ３６  ソルダーレジスト層、  ３８  はんだバンプ、  ４０  素子搭載用基板、  ４２  ビア導体、  ４４  はんだ、  ５０  素子搭載用基板、  ５２  半導体素子、  ５４  端子、  １００  半導体モジュール。  
【図１】
0005442192.tif 000002
【図２】
0005442192.tif 000003
【図３】
0005442192.tif 000004
【図４】
0005442192.tif 000005
【図５】
0005442192.tif 000006
【図６】
0005442192.tif 000007
【図７】
0005442192.tif 000008
【図８】
0005442192.tif 000009
【図９】
0005442192.tif 000010
【図１０】
0005442192.tif 000011