(57)【特許請求の範囲】
【請求項１】
基板（１０）上にあるパターン化エレクトレット構造（２１）であって、
該パターン化エレクトレット構造（２１）は、誘電体構造を備え、
該誘電体構造は、少なくとも第１非パターン誘電体層（２２）および第２パターン化誘電体層（２３）を含み、さらに、第１非パターン誘電体層（２２）と第２パターン化誘電体層（２３）との間の界面において電荷パターン（１４）を含み、
第１非パターン誘電体層（２２）の内部および第２パターン化誘電体層（２３）の内部には電荷が存在せず、
電荷パターンは、電荷有り領域が電荷無し領域と交互に配置しており、
第２パターン化誘電体層（２３）は、電荷有り領域と電荷無し領域の境界を定めるようにパターン化されているパターン化エレクトレット構造。
【請求項２】
少なくとも１つの導電層（２５）をさらに備える請求項１記載のパターン化エレクトレット構造（２１）。
【請求項３】
電荷有り領域を区切るパターン化第２誘電体層（２３）のエッジにおいて追加の誘電体層をさらに備える請求項１または２記載のパターン化エレクトレット構造（２１）。
【請求項４】
少なくとも１つの非パターン誘電体層（２２）は、電荷有り領域と電荷無し領域の境界を定めるようにパターン化していない誘電体層である請求項１〜３のいずれかに記載のパターン化エレクトレット構造（２１）。
【請求項５】
請求項１〜４のいずれかに記載のパターン化エレクトレット構造（２１）を製造する方法であって、
少なくとも第１非パターン誘電体層（２２）および第２パターン化誘電体層（２３）を含む誘電体構造を基板（１０）の上に設けることと、
誘電体構造の第１非パターン誘電体層（２２）と第２パターン化誘電体層（２３）との間の界面に電荷パターン（１４）を設けることとを含み、
電荷パターン（１４）は、電荷有り領域が電荷無し領域と交互に配置しており、
電荷パターン（１４）を設けることは、誘電体構造を帯電するとと、熱処理を行うことによって、該誘電体構造に存在する電荷を局所的に放電することとを含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターン化エレクトレット(electret)層または構造およびパターン化エレクトレット層または構造を形成する方法に関するものであり、パターン化エレクトレット層は、良好な電荷安定性を有し、電荷安定性は、パターン化エレクトレット構造のライン幅とは実質的に独立している。本発明はまた、パターン化エレクトレット構造を製造する方法および、こうしたエレクトレット構造からマイクロ構造を製造する方法（例えば、トランスデューサ、マイクロモータ、マイクロベアリング、エネルギースカベンジャ(scavenger)などの小型発電機などのデバイスでの使用のため）に関する。
【背景技術】
【０００２】
エレクトレットまたはエレクトレット構造が、誘電体材料および擬似永久電荷を含む構造であり、エレクトレット構造は、擬似永久の電荷またはダイポール分極のいずれかを示す。エレクトレットは、誘電体表面上（表面電荷）または誘電体体積内（空間電荷）の電荷トラップにおいて正または負の電荷を含有してもよく、あるいは、配向（整列）したダイポールを含有してもよい。エレクトレットは、その融点を超えて加熱した後に強い電界内で適切な誘電体材料を冷却することによって、あるいは、コロナまたは電子ビーム注入の適用によって、例えば、高電界の存在下で分極によって形成可能である。エレクトレットの理論および応用は、過去数十年で研究されている。
【０００３】
エレクトレットを、例えば、圧力波、熱波、機械歪みまたは光波に曝した場合、信号が外部回路において出力可能である。従って、エレクトレットは、圧力、温度、光または音を検知するために使用できる。エレクトレットは、エアフィルタ、放射線量計、リレーやマイクロフォンなどのトランスデューサ、センサなど、多数の用途で使用される。
【０００４】
有機材料および無機材料の両方が、エレクトレットを形成するために使用できる。二酸化シリコンおよび窒化シリコンをベースとした材料が、ＭＥＭＳ技術との適合性の点で、ＭＥＭＳ応用のための興味深い無機エレクトレット材料である。
【０００５】
パターン化エレクトレット構造は、電荷パターン、即ち、電荷有り領域と電荷無し領域の交互配置または連続を持つエレクトレット構造である。先行技術では、パターン化エレクトレット構造は、１つ又はそれ以上の誘電体層をパターン形成し、これらの１つ又はそれ以上の誘電体層を（完全に）帯電させることによって形成される。マイクロマシンデバイスにおいてしばしば、電荷有り領域が電荷無し領域とともに交互配置される必要性がある。電荷有り領域は、エレクトレットを提供することによって作成される。電荷有り領域の間には、基板だけが存在する。
【０００６】
図１は、基板１０（例えば、シリコン基板１０などの半導体基板）上の先行技術のエレクトレット構造１１を示す。図１に示すエレクトレット構造１１は、第１パターン化誘電体層１２（例えば、パターン化シリコン酸化物層）、例えば、エレクトレット電荷が存在すべき領域を規定するようにパターン化した誘電体層１２と、例えば、第１パターン化誘電体層１２と同じ場所にパターン化した第２パターン化誘電体層１３（例えば、パターン化シリコン窒化物層）とを備える。第１パターン化誘電体層１２と第２パターン化誘電体層１３との間にある界面において、電荷、例えば、正の電荷１４が蓄積、捕獲される。正電荷１４は、例えば、コロナ放電、または当業者に知られた他の方法によって注入してもよい。
【０００７】
さらに、図１（ａ）に示すように、分布した捕獲電荷１５（空間電荷）が、第１パターン化誘電体層１２及び／又は第２パターン化誘電体層１３に存在してもよい。誘電体材料内でのこれらの分布した捕獲電荷１５は、誘電体層の界面にある電荷１４と比べてあまり安定しておらず、適切な処理、例えば、アニール工程（空間電荷については主要な熱刺激放電（ＴＳＤ）ピークを超える温度、例えば、４５０度の温度）を用いて除去してもよい。これは、図１（ｂ）に示すような構造をもたらし、パターン化エレクトレット構造１１は、電荷が捕獲される領域を実質的に界面捕獲電荷１４だけに規定する２つのパターン化誘電体層１２，１３を備える。先行技術で知られているような代替のパターン化エレクトレット構造において、図１に示す二重層構造の代わりに、例えば、図２に示すように、単一のパターン化エレクトレット層、例えば、パターン化二酸化シリコン層またはパターン化窒化シリコン層を使用してもよい。
【０００８】
エレクトレットまたはエレクトレット構造の重要な態様が、長期の電荷安定性である。
【０００９】
上昇した温度での処理が、エレクトレットの電荷安定性のために使用されている。例えば、文献（Leonov V. et al., "Stabilization of positive charge in SiO2/Si3N4 electrets," IEEE Transactions on Dielectrics and Electrical Insulation, Vol.13, 2006, pp 1049-1056）で報告されている。オクタデシルジメチル（ジメチルアミノ）シランまたはヘキサメチルジシラザン（ＨＭＤＳ）などの疎水性材料を用いたエレクトレットの表面処理が、電荷を安定化するのに役立ち、エレクトレット層全体またはエレクトレット層の所定部分での電荷保持を改善する。
【００１０】
先行技術のパターン化エレクトレット構造の電荷安定性は、パターンまたは構造の寸法が減少するとともに、特に、エレクトレット構造１１の幅Ｗが減少するとともに劣化する。このことは、例えば、二酸化シリコンエレクトレット構造について、文献（T. Genda et al., "High power electrostatic motor with micropatterned electret on shrouded turbine," Proceedings of the 13-th International Conference on Solid-State Sensors, Actuators and Microsystems, June 5-9, 2005, pp. 709-712）によって記載されている。マイクロパターン化エレクトレットの電荷安定性は、幅が数十ミクロン未満に減少すると、かなり劣化した。エレクトレット表面を通る漏れ電流１６が、図２に概略的に示すように（一例として、正の電荷）、表面ポテンシャル減衰に関する支配的な理由と考えられている。この効果は、より狭い構造ほどより顕著である。電荷安定性は、エレクトレット表面の表面処理を用いて改善でき、例えば、フッ素化シランカップリング剤によってエレクトレットを終端させることになる。しかし、この改善は、例えば、ＭＥＭＳデバイスにおいて、小さなパターン（例えば、１０マイクロメータ幅のパターンまたはそれより小さいパターン）を備えた実用的な応用にとっては充分でない。
【００１１】
さらに、例えば、パターン化エレクトレット構造を形成するために、先行技術のパターン化誘電体構造をコロナ放電を用いて帯電した場合、図３に示すように、電荷の一部が、パターン化誘電体構造のエッジ付近で逸脱することが判った。その結果、エレクトレット構造の幅が小さいほど、エレクトレット構造に作成可能なポテンシャルが小さくなる。これは、エレクトレット帯電の際、接地され、あるいはエレクトレット構造より低いポテンシャルを有する、導電性または半導電性の基板の存在に関連する。図３に示すように、コロナ放電が、エレクトレット構造の中央部での電荷密度と比べて、エレクトレット構造のエッジ付近でより小さい電荷密度を持つ電荷分布をもたらす。この効果は、より小さな寸法を持つエレクトレット構造ほどより顕著である。小さいエレクトレットパターン（例えば、４００マイクロメータより低い幅を持つパターン）では、コロナ放電が極めて困難、または不可能であることが判った。このことを図４に示す。
【００１２】
図４は、異なる幅を持つ先行技術のエレクトレット構造について測定したポテンシャルを示すものであり、エレクトレット構造は、コロナ放電を用いて帯電した。エレクトレット構造は、矩形形状を有し、シリコンウエハ上に５５０ｎｍ厚のシリコン酸化物層を備える。図４は、減少する幅および距離を持つエレクトレットの平行な「ライン」を備えた先行技術のエレクトレット構造の測定を示す。これは、図の下方に黒／白パターンで概略的に示している（黒領域が帯電領域に対応）。横軸は、この構造のエッジからの距離を示す。図４（ａ）と図４（ｂ）において「距離」で示した方向に、エレクトレット構造の幅は減少している。図４（ａ）は、帯電直後の測定したポテンシャルを示す。図４（ｂ）は、帯電後２日目の測定したポテンシャルを示す。図４（ａ）に示す測定結果から、４００マイクロメータ未満の幅では、電荷が作成されないと結論付けられる。さらに、図４（ｂ）の測定結果から結論付けられるように、エレクトレット構造の放電が、構造のライン幅に依存している。エレクトレット構造のライン幅が小さいほど、電荷を失うのがより速くなる。
【００１３】
エレクトレットの高解像度パターニングでは、マイクロ電子技術が用いられる。例えば、フォトレジストマスクが用いられ、エレクトレット層はエッチングされ、フォトレジストで保護されていない領域にあるエレクトレットを除去する。しかしながら、これらのマイクロ電子プロセスは、安定したエレクトレットを提供しない。電荷安定性は、特徴部サイズに依存し、小さいまたは狭いパターン化構造は極めて速く放電される。従って、先行技術のエレクトレットパターニング方法は、市販のデバイスおよびシステムでの使用のための狭いエレクトレット構造（例えば、１０マイクロメータ〜１００マイクロメータ幅のライン）において充分な電荷安定性を提供できていない
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明の実施形態の目的は、小さな特徴部サイズ、例えば、５００μｍより小さいサイズを持つ安定したパターン化エレクトレット構造を提供することである。本発明の更なる目的は、小さな特徴部サイズを持つ安定したパターン化エレクトレット構造を製造するための方法を提供することである。
【課題を解決するための手段】
【００１５】
上記目的は、本発明に係る方法およびデバイスによって達成される。
【００１６】
本発明の特定の好ましい態様は、添付の独立および従属の請求項に記述している。従属請求項の特徴が、独立請求項の特徴および他の従属請求項の特徴とともに、適切に、請求項に明示的に記述したものだけでなく、組み合わせてもよい。
【００１７】
本発明は、良好な電荷安定性を有し、パターン化エレクトレット構造のライン幅とは実質的に独立した電荷安定性を有するパターン化したエレクトレット層またはエレクトレット構造を提供する。本発明はまた、こうしたパターン化エレクトレット構造を製造するための方法を提供する。本発明のパターン化エレクトレット構造は、例えば、５００マイクロメータより小さい、２００マイクロメータより小さい、１００マイクロメータより小さい、５０マイクロメータより小さい、２０マイクロメータより小さい、１０マイクロメータより小さい、または、例えば、５マイクロメータ未満、または２マイクロメータ未満の寸法を持つパターンを備えてもよい。
【００１８】
本発明の実施形態に係るパターン化エレクトレット構造は、例えば、トランスデューサ、マイクロモータ、マイクロベアリング、エネルギースカベンジャなどの小型発電機などのデバイスで使用してもよい。本発明の実施形態のパターン化エレクトレット構造の利点は、エレクトレット電荷がこれらのデバイスの寿命期間（例えば、１〜１０年またはそれ以上）は安定であることである。従って、本発明のパターン化エレクトレット構造は、こうしたマイクロデバイスに終身バイアス電源を提供するために使用することができ、こうしたデバイスでの一次電池の必要性を回避できる。
【００１９】
一態様において、本発明は、基板上にパターン化エレクトレット構造を提供するものであり、該パターン化エレクトレット構造は、誘電体構造を備え、該誘電体構造は、少なくとも１つの非パターン誘電体層と、誘電体構造内、及び／又は、誘電体構造の一部である誘電体層の表面、及び／又は、誘電体構造の一部である誘電体層間の界面における電荷パターンとを含む。非パターン誘電体層は、本発明の状況において、電荷が存在する領域と電荷が存在しない領域の境界を定めるようにパターン化していない誘電体層を意味する。非パターン誘電体層の存在により、エレクトレット構造の電荷に対する導電性基板（例えば、シリコン基板などの半導体基板）の存在の影響が緩和され、これにより時間に関する電荷安定性を増加させる。さらに、本発明の実施形態において、電荷安定性は、電荷パターンの幅（パターン化エレクトレット構造のライン幅に対応）とは実質的に独立している。
【００２０】
設定される電荷パターンは、電荷を含む層において、１つ又はそれ以上の電荷有り領域が１つ又はそれ以上の電荷無し領域と交互に配置するようにしている。
【００２１】
誘電体構造は、単一の非パターン誘電体層を含んでもよい。それは、第１非パターン誘電体層と、第２誘電体層とを含んでもよく、第２誘電体層はパターン化していてもそうでなくてもよい。それは、少なくとも１つの追加のパターン化または非パターンの誘電体層をさらに備えてもよい。それは、少なくとも１つの導電層を備えてもよい。本発明の実施形態において、パターン化エレクトレット構造は、電荷有り領域を区切るパターン化誘電体層のエッジにおいて追加の誘電体層を備えてもよい。こうした追加の誘電体層の利点は、エレクトレット電荷安定性に対する大気イオンの影響をかなり低減できることである。
【００２２】
本発明の実施形態に係るパターン化エレクトレット構造が、こうしたパターン化エレクトレット構造、例えば、トランスデューサ、マイクロモータ、マイクロベアリング、エネルギースカベンジャなどの小型発電機などを使用するマイクロ構造の一部を形成してもよい。
【００２３】
他の態様において、本発明は、パターン化エレクトレット構造を製造する方法を提供する。該方法は、少なくとも１つの非パターン誘電体層を含む誘電体構造を基板上に設けることと、誘電体構造の内部または表面に電荷パターンを設けることとを含む。電荷パターンは、電荷を含む層において、少なくとも１つの電荷有り領域が少なくとも１つの電荷無し領域と交互に配置するようにしている。
【００２４】
電荷パターンを設けることは、誘電体構造を帯電し、所定場所の電荷を除去することを含んでもよい。特定の実施形態において、電荷パターンを設けることは、誘電体構造を帯電する前にマスキング層を設けることと、続いて誘電体構造を帯電することと、続いて、例えば、熱処理（例えば、４５０℃未満の温度、例えば、３００℃〜４５０℃の温度、例えば、３５０℃〜４５０℃の温度）を行うことによって、マスキング層が存在する領域にある電荷を除去することとを含む。代替の実施形態において、電荷パターンを設けることは、誘電体構造を帯電し、何れか適切な方法、例えば、これに限定されないが、熱処理を行うこと、または帯電した誘電体構造と導電性スタンプまたは導電性マスクとの間の電気コンタクトを形成することによって、所定場所の電荷を除去することを含んでもよい。本発明の特定の実施形態において、エレクトレットの局部放電を得るための熱処理は、レーザビームアニール、例えば、パルスレーザアニールを用いて実施できる。これは、この場合の熱波は、エレクトレット面内で大きな距離まで広がらずに、狭いパターンを作成することが可能になるため、特に好都合である。狭いパターンは、幾つかの最新のリソグラフ手順において重要である。
【００２５】
本発明の実施形態に係る方法が、半導体デバイス、例えば、トランスデューサ、マイクロモータ、マイクロベアリング、エネルギースカベンジャなどの小型発電機などを製造する方法の一部を形成してもよい。
【００２６】
本発明および先行技術に対して達成される利点を要約するために、本発明の一定の目的および利点をここでは説明している。当然ながら、必ずしも全てのこうした目的または利点が本発明の何れの特定の実施形態に従って達成できるわではないと理解すべきである。例えば、本発明は、ここで教示または示唆するような他の目的または利点を必ずしも達成することなく、ここで教示したような１つの利点または一群の利点を達成または最適化する方法で具体化または実施してもよいことは、当業者は認識されよう。この要約は、単なる一例に過ぎず、請求項のような発明の範囲を限定することは意図していないことは理解されよう。本発明は、構成および動作方法に関して、これらの特徴および利点とともに、添付図面と関連して読む場合、下記の詳細な説明を参照することによって最もよく理解されるであろう。
【図面の簡単な説明】
【００２７】
【図１】第１パターン化誘電体層と第２パターン化誘電体層を備える、先行技術のパターン化エレクトレットを示し、図１（ａ）は帯電後のエレクトレット構造を示し、図１（ｂ）は、浅いトラップから電荷を除去するための処理後のエレクトレット構造を示す。
【図２】先行技術のパターン化エレクトレットにおいて、電荷安定性に対する漏れ電流の影響を示す。
【図３】先行技術のパターン化エレクトレットのためのコロナ放電処理を示す。
【図４】図４（ａ）は、先行技術のエレクトレット構造について、帯電直後に測定したポテンシャルをエレクトレット幅の関数として示す。図４（ｂ）は、図４（ａ）のエレクトレット構造について、帯電後２日目に測定したポテンシャルをエレクトレット幅の関数として示す。
【図５】本発明の一実施形態に係るパターン化エレクトレット構造を示し、該エレクトレット構造は、非パターン誘電体層、即ち、電荷が存在する領域と電荷が存在しない領域の境界を定めるようにパターン化していない誘電体層を備える。図５（ａ）は、誘電体エレクトレット層が設けられた第１実施形態を示し、その表面には、電荷パターンが、誘電体層の中央に電荷を有し、その周りには電荷が存在しない電荷有り領域と電荷無し領域の連続形態で存在している。図５（ｂ）は、誘電体エレクトレット層が設けられた他の実施形態を示し、その表面には電荷有り領域と電荷無し領域の連続が設けられる。
【図６】図６（ａ）は、本発明の一実施形態に係るパターン化エレクトレット構造を示し、エレクトレット構造は、非パターン誘電体層とパターン化誘電体層とを備える。図６（ｂ）は、本発明の一実施形態に係るパターン化エレクトレット構造を示し、エレクトレット構造は、２つの非パターン誘電体層を備える。
【図７】本発明の一実施形態に係るパターン化エレクトレット構造を示し、エレクトレット構造は、２つの非パターン誘電体層と、パターン化誘電体層とを備える。
【図８】本発明の一実施形態に係るパターン化エレクトレット構造を示し、エレクトレット構造は、デバイスの電極として機能できるパターン化導電層を備える。
【図９】本発明の一実施形態に係るパターン化エレクトレット構造を示し、エレクトレット構造は、電荷有り領域のエッジにおいて誘電体層を備える。
【図１０】本発明の第１実施形態に係る、パターン化エレクトレット構造を製造する方法を示し、方法の別々のステップを図１０（ａ）〜図１０（ｃ）に示す。
【図１１】本発明の第２実施形態に係る、パターン化エレクトレット構造を製造する方法を示し、方法の別々のステップを図１１（ａ）と図１１（ｂ）に示す。
【図１２】本発明の第３実施形態に係る、パターン化エレクトレット構造を製造する方法を示し、方法の別々のステップを図１２（ａ）と図１２（ｂ）に示す。
【図１３】５５０ｎｍ厚の非パターンＳｉＯ２層の上に、いろいろな幅を持つＳｉ３Ｎ４矩形体を備えた、本発明の一実施形態に係るパターン化エレクトレット構造について測定したポテンシャルをエレクトレット幅の関数として示す。
【図１４】パターン化エレクトレット構造のポテンシャルの変化をライン幅の関数として示すもので、本発明の一実施形態に係るパターン化エレクトレット構造については製造から１年後（実線、○）、先行技術のパターン化エレクトレット構造については製造から２日後（破線、▲）である。
【図１５】本発明の一実施形態に係るエレクトレット構造を含む静電エネルギー収穫器を示す。
【００２８】
請求項中のいずれの参照符号も、本発明の範囲を限定するものとして解釈すべきでない。異なる図面において、同じ参照符号は、同じまたは類似の要素を参照する。
【発明を実施するための形態】
【００２９】
下記の詳細な説明では、本発明の充分な理解を提供し、特定の実施形態においてどのように実用化できるかを提供するために、多数の具体的な詳細を記述している。しかしながら、本発明は、これらの特定の詳細なしでも実用化できることは理解されよう。他の例では、本発明を曖昧にしないために、周知の方法、手順、手法は、詳細には説明していない。本発明は、特定の実施形態に関して一定の図面を参照して説明しているが、参照はこれに限定されない。ここに含まれる図面は、概略的なものであり、本発明の範囲を限定するものでない。図面において、幾つかの要素のサイズは強調していることがあり、説明目的のため、スケールどおりに描いていない。
【００３０】
さらに、説明での用語「第１」「第２」などは、類似の要素を区別するために使用しており、必ずしも時間的または空間的な順番をランキングや他の方法で記述するためではない。ここで使用した用語は、適切な状況下で交換可能であり、ここで本発明の実施形態は、ここで説明したり図示したものとは別の順番で動作可能であると理解すべきである。
【００３１】
さらに、説明および請求項での用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本発明の実施形態がここで説明または図示した以外の他の向きで動作可能である。
【００３２】
用語「備える、含む(comprising)」は、それ以降に列挙された手段に限定されるものと解釈すべきでなく、他の要素またはステップを除外していない。記述した特徴、整数、ステップまたは構成要素の存在を、参照したように特定するように解釈する必要があるが、１つ又はそれ以上の他の特徴、整数、ステップまたは構成要素、あるいはこれらのグループの存在または追加を除外していない。こうして表現「手段Ａ，Ｂを備えるデバイス」の範囲は、構成要素Ａ，Ｂのみから成るデバイスに限定すべきでない。
【００３３】
本発明の実施形態は、無機エレクトレット層についてさらに説明している。しかしながら、本発明は、これに限定されず、有機エレクトレット層について使用してもよい。
【００３４】
本発明の実施形態は、正の捕獲電荷を有するエレクトレット層についてさらに説明している。しかしながら、本発明は、負の捕獲電荷を有するエレクトレット層について使用してもよい。
【００３５】
本発明は、良好な安定性、必要ならば先行技術のエレクトレット構造より良好な電荷安定性を有し、エレクトレット構造の幅に対する電荷安定性の限定した依存性、必要ならば先行技術の手法と比べて依存性の少ない、好ましくは全く依存性がないパターン化エレクトレット構造を提供する。
【００３６】
本発明の実施形態に係るパターン化エレクトレット構造は、誘電体構造を備え、該誘電体構造は、少なくとも１つの非パターン誘電体層と、誘電体構造内、及び／又は、誘電体構造の誘電体層の表面（例えば、誘電体構造内にある第１誘電体層と第２誘電体層との界面）における電荷パターンとを含む。非パターン誘電体層は、本発明の状況において、電荷が存在する領域と電荷が存在しない領域の境界を定めるようにパターン化していない誘電体層として定義される。本発明の実施形態に係るパターン化エレクトレット構造の利点は、先行技術のパターン化エレクトレット構造と比べて、エレクトレット幅に対する電荷安定性の依存性が回避または実質的に低減されることである。本発明の実施形態に係るパターン化エレクトレット構造の利点は、エレクトレット構造内に電荷パターンを形成するためのコロナ放電の際、電荷の偏差が回避または実質的に低減され、パターン化エレクトレット構造において良好な電荷均一性、必要ならば先行技術の手法と比べてより良好な電荷均一性が得られることである。本発明はまた、パターン化エレクトレット構造を製造するための方法を提供する。
【００３７】
本発明の状況において、「パターン化エレクトレット」または「パターン化エレクトレット構造」とは、誘電体層のバルク内、誘電体層の表面の平面、または２つの誘電体層間の界面の平面に電荷パターンを備えた誘電体構造、特に電荷有り領域と、電荷無しまたはほぼ電荷無し領域とを備える誘電体構造を意味する。電荷パターンは、本発明の状況において、電荷有り領域と電荷無し領域の連続である。参照した誘電体構造は、少なくとも１つの非パターン誘電体層、即ち、エレクトレット構造内で、電荷有り領域と電荷無し領域の境界を定めるようにパターン化していない少なくとも１つの誘電体層を備える。それは、１つまたはそれ以上のパターン化または非パターン誘電体層をさらに備えてもよく、それは、１つまたはそれ以上の導電層を備えてもよい。
【００３８】
本発明の実施形態において、電荷パターンを誘電体構造内に設けることによって、パターン化エレクトレット層が形成され、誘電体構造は、少なくとも１つの非パターン誘電体層を備える。電荷パターンを設けることによって、誘電体層の表面の平面または２つの誘電体層間の界面の平面に、電荷有り領域と、電荷無しまたはほぼ電荷無し領域とを備えるエレクトレット構造が得られ、即ち、（より）高いポテンシャルを有する領域と、（より）低いポテンシャルを有する領域とを備える誘電体構造が得られる。
【００３９】
本発明の一実施形態に係るパターン化エレクトレット構造２１を図５に概略的に示す。図５（ａ）に示すエレクトレット構造２１は、電荷無し領域によって包囲された、幅Ｗで電荷を持つ単一のパターン化特徴部を形成する電荷パターンを有する。従って、幅Ｗは、非パターン誘電体層２２の幅より小さい。図５（ｂ）は、３つのパターン化特徴部を形成する電荷パターンを備えたエレクトレット構造２１を示す。エレクトレット構造２１は、３つの電荷有り領域（Ｗ１，Ｗ２，Ｗ３）と、電荷有り領域の間にある電荷無し領域とを備える。図５（ａ）と図５（ｂ）に示すように、本発明の本実施形態のエレクトレット構造２１は、誘電体材料からなる少なくとも１つの非パターン層２２を基板１０の上に備える。基板１０は、任意の適切な材料、例えば、無機材料（例えば、ガラス）、有機材料（例えば、ポリマー膜）、誘電体（例えば、酸化物または窒化物）、導電材料（例えば、金属）または半導体材料（例えば、シリコン）を備えてもよい。
【００４０】
エレクトレット構造が第１非パターン誘電体層２２と第２誘電体層２３とを備えた、本発明の実施形態に係るエレクトレット構造２１を図６（ａ）と図６（ｂ）に示す。第２誘電体層２３は、パターン化層または非パターン層でもよい。図６（ａ）と図６（ｂ）に示すような２層エレクトレット構造または二重層エレクトレット構造は、第１誘電体層２２は、例えば、ＳｉＯ２を含み、第２誘電体層２３は、例えば、Ｓｉ３Ｎ４を含み、電荷が第１誘電体層２２と第２誘電体層２３との間に捕獲されており、ただ１つの誘電体層を持つエレクトレット構造（例えば、図５（ａ）と図５（ｂ）に示すもの）と比べて、より良好な電荷安定性を提供できる。従って、図６（ａ）と図６（ｂ）に示す二重層エレクトレット構造は、好ましく使用できる。幾つかの図面は、単一の誘電体層を持つエレクトレット構造を示し、エレクトレット構造の幾つかの実施形態および例を単一の誘電体層を用いて説明しているが、本発明はこれに限定されず、二重層エレクトレット構造または多重層エレクトレット構造は、単一誘電体層エレクトレット構造の代わりに使用してもよい。図６（ａ）に示した例では、非パターン誘電体層２２を基板１０の上に設け、パターン化誘電体層２３を非パターン誘電体層２２の上に設けているが、他の構成も可能である。例えば、基板１０の上に、最初にパターン化誘電体層を設けて、次に非パターン誘電体層を形成してもよい。
【００４１】
本発明の実施形態に係るエレクトレット構造２１の他の例を図７に示す。エレクトレット構造２１は、第１誘電体層２２および第２誘電体層２３とは別に、第３誘電体層２４を基板１０と第１誘電体層２２の間に備える。この第３誘電体層２４は、好ましくは、電荷トラップとして機能できる極めて少ない欠陥を含む層である。例えば、層２４は、ＳｉＣまたはダイヤモンド類似の材料を含んでもよい。
【００４２】
図８は、本発明の他の実施形態に係るパターン化エレクトレット構造２１を示し、該構造は、第１非パターン誘電体層２２の下方に、デバイスの電極として機能できるパターン化導電層２５を備える。パターン化導電層２５の幅Ｗ４は、エレクトレットパターンの幅Ｗ（これは非パターン層２２の対応する寸法より小さい）より小さいことが好ましい。
【００４３】
図９は、本発明のさらに他の実施形態に係るパターン化エレクトレット構造２１を示し、エレクトレット構造は、第１誘電体層２２と第２誘電体層２３の間の界面における電荷有り領域のエッジに第４誘電体層２７を備える。こうした第４誘電体層２７が欠如すると（即ち、図８に示す実施形態）、エレクトレット構造の電荷有り領域のエッジにおけるフリンジ電界が大気イオンを引き寄せることがあり、電荷の損失を生じさせる。第４誘電体層２７が存在すると、エレクトレット電荷に対する大気イオンの影響は、かなり低減できる。
【００４４】
本発明の一実施形態に係るエレクトレット構造２１を製造する方法を図１０に概略的に示す。該方法は、誘電体構造、例えば、非パターン誘電体層２２を基板上に設けること（再度、非パターン誘電体層は、本発明の状況において、電荷有り領域と電荷無し領域の境界を定めるようにパターン化していない誘電体層を意味する。）と、マスキング層４１を誘電体構造の上に設けること（例えば、感光材料の層、電磁放射、熱または温度に対して感度を有する材料を、例えば、スピニング、スプレーコーティングなどの任意の適切な手段を用いて設けることによって）と、当業者に知られた任意のパターニング法によってマスキング層をパターン化することとを含んでもよい。
【００４５】
結果として、誘電体層２２の上にパターン化したマスキング層４１が得られる（図１０（ａ））。本発明の特定の実施形態において、マスキング層は、加熱すると導電性になる材料で製作してもよく、その結果、電荷が除去できる。その一例は、フォトレジストマスキング層である。パターン化したマスキング層４１を設けた後、当業者に知られた任意の適切な方法、例えば、接触帯電、液体帯電、電子またはイオンビーム帯電、またはコロナ帯電によって、誘電体構造の帯電を行ってもよく（図１０（ｂ））、これにより非パターンエレクトレット層を形成する。誘電体構造を帯電することによって、マスキング層４１の存在にも関わらず、電荷が誘電体層に渡って、例えば、誘電体層の表面に渡って分布する。
【００４６】
単一の誘電体層２２を備えたエレクトレット構造２１についての製造方法を図１０に示したが、該方法は、２つ又は複数の誘電体層を備えたエレクトレット構造２１を形成するために使用してもよく、この場合、電荷は、例えば、２つの誘電体層間にある界面に分布できる。例えば、図１０（ｂ）に示すような非パターンエレクトレット層からスタートして、本発明に係るパターン化したエレクトレット層２１が、例として後述するように、例えば、熱処理をサンプルに印加する（例えば、加熱炉内）ことによって形成できる。熱処理によって、電荷は、パターン化したマスキング層４１が存在する場所において消滅する。その後、マスキング層４１は除去してもよい。エレクトレット構造２１を製造する方法は、アニール（例えば、浅いトラップに捕獲された電荷を除去するため）、そして表面処理（例えば、疎水性材料を用いて）をさらに含んでもよい。
【００４７】
本発明の一実施形態に係る製造方法を用いて、２つのタイプのエレクトレット構造２１を製造した。第１のエレクトレット構造は、０．５マイクロメータ厚の非パターンＳｉＯ２誘電体層２２を備えた。このＳｉＯ２層２２は、シリコン基板１０の熱酸化によって形成した。しかしながら、本発明はこれに限定されず、誘電体層は、他の任意の方法、例えば、堆積(deposition)によって設けてもよい。第２のエレクトレット構造は、０．５マイクロメータ厚の非パターンＳｉＯ２誘電体層２２の上部に０．１マイクロメータ厚の非パターンＳｉ３Ｎ４層２３を備えた。フォトレジスト層４１（ＩＸ８４５フォトレジスト）を誘電体構造の上部に設けて、フォトリソグラフ手段によってパターン化した。フォトレジスト層のパターン形成は、パターニング後、フォトレジスト構造の一部を基板から絶縁して、即ち、レジストパターンを非パターン誘電体層の上にレジストアイランドで構成するようにした。
【００４８】
フォトレジストの残部は、基板と接続した状態とし、即ち、レジストを非パターン誘電体層のエッジに設けた。レジストパターンを設けた後、サンプルを加熱炉に投入し、予め定めた温度／時間パターン、例えば、順次、９０℃で２０分、１６０℃で２０分、４５０℃で２０分のパターンとした。異なる温度からなるこの連続の理由は、レジスト層の乾燥（水分の除去）と関連している。従って、最初の温度は、水の沸点より低い。直ちに最高温度に達すると、レジスト内に水や泡を生じさせるであろう。第２の温度は、レジストをより焼成するためであり、最高温度はある種のレジスト焼けを生じさせる。そして、更なる電荷安定性のために、気相ヘキサメチルジシラザン（ＨＭＤＳ）を用いて表面処理を行った。誘電体は、８ｋＶの先端電圧および１．２ｋＶのグリッド電圧のコロナ放電を用いて帯電した。帯電の際、誘電体構造内、例えば、誘電体層２２または、フォトレジストの絶縁アイランドを含むサンプルについては第１誘電体層と第２誘電体層、例えば、ＳｉＯ２層とＳｉ３Ｎ４層の間の界面に、均一な電荷を作成した。しかしながら、基板と接触したフォトレジスト層で被覆した領域には電荷は作成されなかった。
【００４９】
これをベースとして、パターン化エレクトレット構造、例えば、４００マイクロメータより小さい、１００マイクロメータより小さい、２０マイクロメータより小さい、１０マイクロメータより小さい、５マイクロメータ未満、または５マイクロメータ未満、２マイクロメータ未満の寸法など、小さい寸法を持つパターン化エレクトレット構造が形成可能であり、エレクトレット構造は、所定の電荷パターンを有する非パターン誘電体層を備える。実験では、レジストパターンを設けた後、帯電の前に、二重層エレクトレット構造を持つ幾つかのサンプルを加熱炉に投入しなかった。これらのサンプルは、製造プロセスの完了後、電荷パターンを有しておらず、むしろ実質的に均質な電荷層（図１０（ｂ）に示す）を有していた。
【００５０】
これらのサンプルでは、修正したプロセスを適用した。これらのサンプルは、帯電だけの後に、加熱炉に投入し、予め定めた温度／時間パターン、例えば、順次、１６０℃で２０分、４５０℃で２０分のパターンとした。この高温処理の際、基板と接触したフォトレジストで被覆した領域に電荷パターンを上手に作成した。可能な説明が、フォトレジストの溶融であり、これにより基板と接続した被覆ゾーンの何らかのイオン伝導および放電を一時的に可能にしたと考えられる。
【００５１】
上記の実験から、フォトレジストマスクの加熱がエレクトレット層の局所放電を生じさせる導電パターンをもたらし、そして、基板または導電層と接触した、フォトレジストマスクが存在する場所に、本発明の実施形態に係る電荷パターンを作成することが理解できる。フォトレジストマスクが基板または導電層と電気的に接触していない場合、本発明の実施形態に係る電荷パターンは形成されない。フォトレジストマスクの加熱は、エレクトレット構造の帯電の前または後で実施でき、両方とも同じ結果が得られる。
【００５２】
本発明の実施形態に係る製造方法の他の例を図１１に示す。基板１０の上に誘電体層、例えば、ＳｉＯ２層２２の堆積または形成の後、そして任意のＨＭＤＳを用いた処理の後、誘電体層、例えば、ＳｉＯ２層２２の帯電を行う。電荷は、均質層として誘電体層の表面に付与される。電荷パターンを作成するため、例えば、別途製作したスタンプ３０を用いて選択放電を行う。例えば、スタンプ３０は、基板３１、例えば、シリコンウエハなどの半導体の上に製作でき、例えば、金属などの導電材料からなるパターン化層３２を含んでもよい。
【００５３】
代替として、所定の起伏形状を有するパターン化導電性基板をスタンプ３０として使用してもよい。この起伏形状は、例えば、導電性基板、例えば、導電性半導体、例えば、シリコンなどのウエハなどにおいてあるパターンのエッチングを施すことによって設置できる。スタンプ３０の起伏形状は、好ましくは０．５マイクロメータより大きい、好ましくは２マイクロメータより大きい高さを持つ特徴部を備え、電界放出によるエレクトレットの放電を回避している。スタンプ３０は、帯電した誘電体層と接触するように戴置され、導電性基板１０または導電層（例えば、電極）と電気接続する。そして、エレクトレット層２２は、エレクトレット層２２がスタンプ３０と接触した領域において放電し、その結果、電荷パターンが作成され、本発明の一実施形態に係るパターン化エレクトレット層が得られる。スタンプ３０のポテンシャルは、好ましくは、より速く放電するために、エレクトレットのポテンシャルと比べて逆極性のものである。使用する特定のエレクトレット層に依存して、電荷の熱刺激(thermally stimulated)移動度によって放電処理を加速するための熱処理が実施できる。電荷パターンを作成する際、スタンプ３０は除去可能である。
【００５４】
本発明の一実施形態に係るエレクトレット構造２２の製造方法の他の例を図１２に示す。誘電体層２２（例えば、ＳｉＯ２層）の堆積の際、導電層３３（例えば、金属層）が、誘電体層２２の上に堆積され、パターン形成される。そして、例えば、ＨＭＤＳ層を用いた処理の後、導電層３３を基板１０またはある導電層（例えば、電極）と電気接続することによって、例えば、導電ワイヤ３４を基板１０と金属層３３との間に設けることによって（図１２（ｂ））、誘電体層２２の放電を行う。使用する特定のエレクトレット層に依存して、電荷の熱刺激移動度によって放電処理を加速するための熱処理が実施できる。そして、導電層３３のパターンで被覆された誘電体層２２の領域は放電され、一方、導電層３３のパターンで被覆されていない領域では電荷が残留する。こうして電荷パターンが誘電体層２２の中に作成でき、その結果、パターン化エレクトレット構造２１が得られる。
【００５５】
電荷パターンを作成した後、基板１０と導電層３３との間の電気接続（例えば、ワイヤ３４）は除去できる。導電ワイヤ３４を用いて金属層３３を基板１０と電気接続する代わりに、例えば、金属層３３と基板１０との間に電源を電気接続することによって、金属層と基板との間に電圧が供給可能である。好ましくは、金属層３３のポテンシャルは、帯電した誘電体層２２のポテンシャルと比べて逆極性のものである。
【００５６】
図６（ａ）に示すように、第１非パターン誘電体層２２および第２パターン化誘電体層２３を含むエレクトレット構造２１が、後述するようにして製造可能である。第１誘電体層２２、例えば、ＳｉＯ２の堆積の際、第２誘電体層２３、例えば、Ｓｉ３Ｎ４が第１誘電体層２２の上に堆積され、パターン形成される。好ましくは、サンプルは、脱水のために例えば、３５０℃〜４５０℃の範囲の温度でアニール処理される。そして、好ましくは、その場(in situ)（アニール炉内）で、またはサンプルを１５０〜１００℃未満に冷却する前に、ＨＭＤＳ層が設けられる。そして、帯電が行われ、サンプルは、加熱炉内に投入し、３５０℃〜４５０℃の範囲の温度で、所定の期間（例えば、５分〜６０分の範囲内、例えば、１０分〜３０分の範囲内）とする。
【００５７】
温度範囲は、熱刺激放電（ＴＳＤ）と関連しており、この温度範囲では、酸化物と窒化物との間の界面での電荷は、依然として安定であり、界面に残留している。しかしながらバルク内および誘電体層の表面での電荷があまり安定でなく、この温度範囲でこれらの電荷は消失する（「熱刺激放電」）。加熱炉内でのこの高温処理は、単一の誘電体層２２が基板上に存在している場所における放電を生じさせる。電荷は基板へ漏れる。二重誘電体層が存在する場所では、電荷は、第１誘電体層２２と第２誘電体層２３との間にある界面に残留している。こうして電荷パターンが誘電体スタック内に作成され、パターン化エレクトレット構造２１が得られる。そして、好ましくは、その場(in situ)、またはサンプルを１５０〜１００℃未満に冷却する前に、ＨＭＤＳ層が設けられる。
【００５８】
本発明の特定の実施形態では、電荷が誘電体材料からなる二重層の間に存在する場合、電荷パターンは、例えば、図１０、図１１または図１２に示し、上述したような方法によって得ることができる。誘電体層の絶縁破壊電界に接近する数百Ｖを印加することによって電荷が除去され、その結果、電荷が漏洩可能であり、要求される電荷パターンが生成される。
【００５９】
図１３は、本発明の一実施形態に係るパターン化エレクトレット構造の幅の関数としてポテンシャルを示す。エレクトレット構造は、５５０ｎｍ厚の非パターンＳｉＯ２層の上に、いろいろな幅を持つＳｉ３Ｎ４矩形体を備える。測定ツールは、空間的感度で制限されているため、狭いラインでは、平均ポテンシャル値を示している。図１３からは、５０マイクロメータ未満のライン幅であっても、パターン化エレクトレット構造内に電荷が作成されると結論できる（先行技術のエレクトレット構造では、図４（ａ）に示したものとは逆である）。また、図１３からは、５００マイクロメータ〜２０マイクロメータのライン幅の範囲では、ライン幅に対するポテンシャルの依存性がないと結論できる。
【００６０】
図１４は、パターン化エレクトレット構造のポテンシャルの変化をライン幅の関数として示す。実線および円○は、本発明の一実施形態のパターン化エレクトレット構造について製造から１年後に行った測定値に対応しており、パターン化エレクトレット構造は、非パターンＳｉＯ２層の上にＳｉ３Ｎ４ラインを備える。これらのパターン化エレクトレット構造は、基板上に、０．５マイクロメータ厚の熱ＳｉＯ２層と、０．１マイクロメータ厚のＬＰＣＶＤ  Ｓｉ３Ｎ４層とを含む誘電体構造を設けることによって形成した。Ｓｉ３Ｎ４層は、ドライエッチングによってパターン形成し、ＳｉＯ２層は、非パターンのままであった。この誘電体構造のコロナ放電の後、単一のＳｉＯ２層のみを備えた領域とＳｉＯ２／Ｓｉ３Ｎ４層（二重層）を備えた領域の両方が帯電した。帯電後、単一層構造と比べて、二重層構造においてより高いポテンシャルが観測された。帯電後(post-charging)アニールを４５０℃で１０分間行った。このステップは、ＳｉＯ２層およびＳｉ３Ｎ４層における浅いトラップから電荷を除去し、これにより最大値と最小値の間のポテンシャル差の意味でより良好な電荷パターンを形成する。
【００６１】
図１４中の破線および三角▲は、先行技術のＳｉＯ２エレクトレットラインについて製造から２日後に行った測定に対応する。こうした先行技術のエレクトレット構造では、ライン幅に対して電荷安定性の強い依存性があると結論できる。約１ｍｍより広いエレクトレットラインでは、２日後の残留ポテンシャルは、エレクトレットライン幅とは線形的に変化する。さらに、１ｍｍより狭いラインを持つ先行技術のエレクトレット構造は、製造から２日後に完全に放電している。本発明の実施形態に係るエレクトレットラインの電荷安定性は、製造から１年後でもライン幅とは独立している。図１４に示すＳｉＯ２／Ｓｉ３Ｎ４エレクトレット構造では、１年経過後に、初期ポテンシャルの約４０％が残留し、２０マイクロメータのライン幅までライン幅とは独立していた。
【００６２】
実験は、エレクトレットパターンおよび、これらのエッジにあるエレクトレット膜サンプルの放電は、電界放出の存在下でのフリンジ電界および自然大気イオン化と関連していることを示した。従って、エレクトレットの外表面から遠くに配置される、空間電荷および誘電体層の界面での電荷は、エレクトレットの外表面に保存される電荷と比べてより安定である。本発明の特定の実施形態では、フリンジ電界を層内にさらに封入し、これにより空気中でのそれを低減するために、高誘電率を持つ誘電体層を使用することが好都合である。特定の実施形態では、エレクトレット含有デバイスの真空パッケージは、エレクトレット安定性を改善するのに役立つ。
【００６３】
空気中の水分子は、エレクトレット表面に引き寄せられ、エレクトレットの劣化を引き起こすイオンの供給源でもある。従って、エレクトレットベースのデバイスの防水カプセル封入を提供することは好都合である。さらに、カプセル封入が、ＭＥＭＳベースのコンポーネントにとって重要である防塵性の役割を果たす。
【００６４】
エレクトレットベースのコンポーネントにおいて、パターンの幅は、重要なパラメータであろう。一例として、静電エネルギー収穫器(harvester)が考えられ、収穫器の機械振動を質量およびエレクトレットパターンの相対運動に相互に変換し、そして、関連した静電容量の変化を電気回路での交流電流に変換するためである。こうしたエネルギー収穫器は、図１５に示すように、デバイスケースに固定されたエレクトレット構造２０と、エレクトレット構造２０に対して移動可能な可動部５０とを備え、可動部５０は、質量５１と、エレクトレット構造２０から小さな距離５３で懸架された導電性、例えば、金属のパターン５２とを備える。固定されたエレクトレット構造２０の誘電体層２１に設けられた電荷パターンと、可動部５０での導電パターン５２との間の距離５３は、好ましくは、エネルギー収穫器のより良好な性能特性にとって小さくする必要がある。距離５３は、好ましくは、電荷パターンおよび導電パターン５２の幅Ｗより小さくする必要があり、導電パターン５２の隣接エレメント（ライン）間の距離Ｗ５より小さく、そして、エレクトレット構造の電荷パターンの隣接エレメント（ライン）間の距離Ｗ６より小さくする必要がある。理想的には、こうしたデバイスによって発生するパワーは、エレクトレット構造２０と可動部５０の導電パターン５２との間の距離５３に反比例する。
【００６５】
適用に依存して、即ち、ｘｙｚ方向の振動の特定のスペクトルに依存して、最小距離５３は、例えば、１〜２μｍにできる。エレクトレット構造２０の対応する電荷パターンおよび対応する導電パターンは、２〜５μｍの特徴部サイズを有してもよい。他の等しい条件でパターンの特徴部サイズを増加させると、典型的には特徴部サイズに反比例するパワー出力を減少させることになる。従って、狭いライン（支配的な線形振動の場合）または小さな四角形が、２Ｄ振動（または他の構造の形態）の場合、エレクトレット構造２０および対向電極５２の両方について要求される。
【００６６】
高いエレクトレット電圧、例えば、２００〜３００Ｖ、および小さな距離５３、例えば、１〜２μｍでは、カソードからの電子の量子力学的電界放出は、パッシェンの法則で予測されるものより低い絶縁破壊電圧をもたらす。この場合、負に帯電したエレクトレットは、同じトラップエネルギーで、正に帯電したものより良好な電荷保持を示すことがある。これは、負に帯電したエレクトレットの場合、カソードはエレクトレットであり、金属アノードから空気中へトンネリングを行う電子が電界によって元に戻るためである。しかしながら、例えば、ＳｉＯ２／Ｓｉ３Ｎ４エレクトレットの場合、一般的な観察結果は、文献によれば、負のトラップがより良好なトラップエネルギーを示すものであり、正および負のエレクトレットの両方が議論中の応用にとって有用であろう。さらに、正に帯電したエレクトレットの場合、パターン５２は、薄い誘電体層でコートして、電界放出を防止することが可能である。
【００６７】
こうした構造内に存在するフリンジ電界は、エレクトレットおよびパターン５２内のパターンエッジ近くにおいて、エレクトレットの安定性の電界放出の悪影響を増加させる。電界放出はパターンエッジで集中しているためである。実際のエネルギー収穫器において、パターン５２のエッジが、典型的には、振動に起因してエレクトレットパターンに対して移動している限りは、エレクトレット全体は、カソードからの電界放出に起因した放電に曝される。さらに、自然の大気イオンの存在は、エレクトレット放電をさらに加速する。従って、パターン化エレクトレットベースのデバイスの耐用年数を増加させるために、こうしたデバイスの堅固なカプセル封入が好都合である。
【００６８】
パターン５２を誘電体層でコートしない場合、距離５３を大きく、例えば、５〜１０μｍ程度にしなければ、電界放出は実際には完全に阻止できない。実験により、８．５μｍの距離で、エレクトレット構造２１でのポテンシャルが１００Ｖで、野外(open air)での保管第１年での電荷損失は、数パーセントだけ減少し、エレクトレットベースのデバイスについて許容できる耐用年数を提供することが判った。距離５３の増加は、より幅広の特徴部サイズ、例えば、５〜２０μｍを必要とする。しかしながら、特徴部サイズの増加は、上述した振動エネルギー収穫器によって発生するパワーのほぼ比例的な損失を生じさせる。
【００６９】
図示した実施形態は単なる例に過ぎず、本発明の範囲を限定するものとして採用すべきでないと理解すべきである。請求項は、その効果に言及していない限りは、記載した順序または要素に限定するものと読むべきでない。従って、下記の請求項およびその均等物の範囲および精神の内にある全ての実施形態は、本発明として請求される。
【図１】
0005474977.tif 000002
【図２】
0005474977.tif 000003
【図３】
0005474977.tif 000004
【図５（ａ）】
0005474977.tif 000005
【図５（ｂ）】
0005474977.tif 000006
【図６（ａ）】
0005474977.tif 000007
【図６（ｂ）】
0005474977.tif 000008
【図７】
0005474977.tif 000009
【図８】
0005474977.tif 000010
【図９】
0005474977.tif 000011
【図１０（ａ）】
0005474977.tif 000012
【図１０（ｂ）】
0005474977.tif 000013
【図１０（ｃ）】
0005474977.tif 000014
【図１１（ａ）】
0005474977.tif 000015
【図１１（ｂ）】
0005474977.tif 000016
【図１２（ａ）】
0005474977.tif 000017
【図１２（ｂ）】
0005474977.tif 000018
【図１３】
0005474977.tif 000019
【図１４】
0005474977.tif 000020
【図１５】
0005474977.tif 000021
【図４】
0005474977.tif 000022