(57)【特許請求の範囲】
【請求項１】
波長が８μｍ以上１０μｍ以下の赤外線に応答し前記赤外線の光電界成分のうちの結像面に垂直な光電界成分より前記赤外線の光電界成分のうちの前記結像面に並行な光電界成分に弱く応答する量子井戸赤外線検出器と、前記量子井戸赤外線検出器の一面に設けられ且つ前記赤外線に応答し前記赤外線に対する応答の偏波依存性が前記量子井戸赤外線検出器より小さい量子ドット赤外線検出器とを有する画素と、
前記量子井戸赤外線検出器の出力信号に基づく第１画素信号と、前記量子ドット赤外線検出器の出力信号に基づく第２画素信号とを前記画素から読み出す周辺回路部と、
を備えたイメージセンサ。
【請求項２】
請求項１に記載のイメージセンサにおいて、
前記画素は、前記量子井戸赤外線検出器の出力信号を積分して前記第１画素信号を生成する積分器と、前記量子ドット赤外線検出器の出力信号を積分して前記第２画素信号を生成する積分器とを有し、
前記周辺回路部は、前記第１画素信号および前記第２画素信号を並列に出力することを特徴とするイメージセンサ。
【請求項３】
請求項１に記載のイメージセンサにおいて、
前記画素は、前記量子井戸赤外線検出器の出力信号と前記量子ドット赤外線検出器の出力信号とを交互に積分して、前記第１画素信号と前記第２画素信号とを生成する積分器を有し、
前記周辺回路部は、前記第１画素信号および前記第２画素信号を直列に出力することを特徴とするイメージセンサ。
【請求項４】
請求項１に記載のイメージセンサにおいて、
前記周辺回路部は、前記第１画素信号に基づいて、前記第２画素信号より前記垂直な光電界成分への応答が抑制された第３画素信号を生成する画素信号処理部を有することを
特徴とするイメージセンサ。
【請求項５】
波長が８μｍ以上１０μｍ以下の赤外線に応答し前記赤外線の光電界成分のうちの結像面に垂直な光電界成分より前記赤外線の光電界成分のうちの前記結像面に並行な光電界成分に弱く応答する量子井戸赤外線検出器と、前記量子井戸赤外線検出器の一面に設けられ且つ前記赤外線に応答し前記赤外線に対する応答の偏波依存性が前記量子井戸赤外線検出器より小さい量子ドット赤外線検出器と、前記量子井戸赤外線検出器の出力信号に基づく第１画素信号と前記量子ドット赤外線検出器の出力信号に基づく第２画素信号とを生成する画素信号生成部と、前記第１画素信号に基づいて、前記第２画素信号より前記垂直な光電界成分への応答が抑制された第３画素信号を生成する画素信号処理部とを有する画素と、
前記第３画素信号を前記画素から読み出す周辺回路部と、
を有することを特徴とするイメージセンサ。
【請求項６】
請求項１乃至５のいずれか１項に記載のイメージセンサにおいて、
前記量子井戸赤外線検出器は、前記結像面に沿って延在しｎ型又はｐ型不純物がドーピングされた量子井戸構造と、前記量子井戸構造の一方の面に設けられ前記量子井戸構造と同じ導電型を有する第１半導体電極層と、前記量子井戸構造の他方の面に設けられ前記量子井戸構造と同じ導電型を有する第２半導体電極層とを備え、
前記量子ドット赤外線検出器は、前記結像面に沿って延在しｎ型又はｐ型不純物がドーピングされた量子ドット構造と、前記量子ドット構造の一方の面に設けられ前記量子ドット構造と同じ導電型を有する第３半導体電極層と、前記量子ドット構造の他方の面に設けられ前記量子ドット構造と同じ導電型を有する第４半導体電極層とを備えることを特徴とするイメージセンサ。
【請求項７】
波長が８μｍ以上１０μｍ以下の赤外線に応答し前記赤外線の光電界成分のうちの結像面に垂直な光電界成分より前記赤外線の光電界成分のうちの前記結像面に並行な光電界成分に弱く応答する量子井戸赤外線検出器、および前記量子井戸赤外線検出器の一面に設けられ且つ前記赤外線に応答し前記赤外線に対する応答の偏波依存性が前記量子井戸赤外線検出器より小さい量子ドット赤外線検出器を有する画素と、前記量子井戸赤外線検出器の出力信号に基づく第１画素信号、および前記量子ドット赤外線検出器の出力信号に基づく第２画素信号を出力する周辺回路部と、を備えるイメージセンサと、
前記第１画素信号に基づいて、前記第２画素信号より前記垂直な光電界成分への応答が抑制された第３画素信号を生成する画素信号処理ユニットと、
を有することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ及び撮像装置に関する。
【背景技術】
【０００２】
ＦＰＡ(focal plane array）は、一チップ内に光検出器を１次元または２二次元に配列し、焦点面（結像面）に結像した画像を撮影するイメージセンサである。ＦＰＡ型のイメージセンサとしては、例えば、量子ドットのサブバンド間遷移を利用した赤外線光検出器がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−６５１４１号公報
【非特許文献】
【０００４】
【非特許文献１】B.F.Levine, J.Appl.Phys., 74 (1993) R1.
【非特許文献２】V. Ryzhii, Semicond. Sci. Technol., 11 (1996)759.
【非特許文献３】Y.Nakata et.al., Semiconductors and Semimetals., Vol. 60, Chapter 2 (1999)Academic Press.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、このようなイメージセンサには、各画素で散乱された入射光が、隣接する画素に再入射して、画像をぼけさせるという問題がある。
【課題を解決するための手段】
【０００６】
発明の一観点によれば、結像面に垂直な光電界成分より前記結像面に並行な光電界成分に弱く応答する第１光検出器と、前記第１光検出器の一面に設けられ且つ応答の偏波依存性が前記第１光検出器より小さい第２光検出器とを有する画素と、前記第１光検出器の出力信号に基づく第１画素信号と、前記第２光検出器の出力信号に基づく第２画素信号とを前記画素から読み出す周辺回路部と、を備えたイメージセンサが提供される。 
【０００７】
発明の別の一観点によれば、結像面に垂直な光電界成分より前記結像面に並行な光電界成分に弱く応答する第１光検出器、および前記第１光検出器の一面に設けられ且つ応答の偏波依存性が前記第１光検出器より小さい第２光検出器を有する画素と、前記第１光検出器の出力信号に基づく第１画素信号、および前記第２光検出器の出力信号に基づく第２画素信号を出力する周辺回路部と、を備えるイメージセンサと、前記第１画像信号に基づいて、前記第２画素信号より前記垂直な光電界成分への応答が抑制された第３画素信号を生成する画素信号処理ユニットとを有する撮像装置が提供される。
【発明の効果】
【０００８】
本装置によれば、散乱光による画像のぼやけを抑制するイメージセンサ及び撮像装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１のイメージセンサの構成図である。
【図２】実施の形態１の画素の断面図である。
【図３】目的光が光センサ部に入射した状態を説明する図である。
【図４】実施の形態１の電子回路部の回路図である。
【図５】実施の形態１の電子回路部のタイミング図である。
【図６】実施の形態２のイメージセンサの構成図である。
【図７】実施の形態２の電子回路部の回路図である。
【図８】実施の形態２の電子回路部のタイミング図である。
【図９】実施の形態３のイメージセンサの構成図である。
【図１０】実施の形態４の撮像装置の構成図である。
【発明を実施するための形態】
【００１０】
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。
【００１１】
（実施の形態１）
（１）構  造
図１は、本実施の形態のイメージセンサ２の構成図である。本イメージセンサ２は、図１に示すように、画素アレイ部４と周辺回路部６を有している。
【００１２】
画素アレイ部４には、図１に示すように、複数のゲート線（配線）８と複数の出力線対１０が格子状に配置されている。このゲート線８と出力線対１０の交差位置に、画素が一つずつ配置されている。出力線対１０は、第１出力線（配線）１４ａおよび第２出力線（配線）１４ｂを有している。各画素は、この第１出力線１４ａに接続された第１垂直選択スイッチ８４（後記図４参照）と、第２出力線１４ｂに接続された第２垂直選択スイッチ８８（後記図４参照）を有している。
【００１３】
周辺回路部６は、この第１及び第２垂直選択スイッチ８４,８８を所定の時間閉じその後開く垂直選択信号Ｖを、ゲート線８に供給する垂直走査シフトレジスタ１２を有している。
【００１４】
また、周辺回路部６は、第１出力線１４ａに接続された第１水平選択スイッチ１６ａを有している。第１水平選択スイッチ１６ａは、例えばＭＯＳトランジスタ（Metal-Oxide-Semiconductorトランジスタ）である。また、周辺回路部６は、第２出力線１４ｂに接続された第２水平選択スイッチ１６ｂを有している。第２水平選択スイッチ１６ｂは、例えばＭＯＳトランジスタである。更に、周辺回路部６は、第１水平選択スイッチ１６ａおよび第２水平選択スイッチ１６ｂを、所定の時間閉じその後開く水平選択信号Ｈを出力線対１０に供給する、水平走査シフトレジスタ１８を有している。
【００１５】
また、周辺回路部６は、第１水平選択スイッチ１６ａに接続された第１共通出力線２０ａを有している。また、周辺回路部６は、第２水平選択スイッチ１６ｂに接続された第２共通出力線２０ｂを有している。
【００１６】
また、周辺回路部６は、第１共通出力線２０ａの一端に接続された第１増幅器２２ａと、第２共通出力線２０ｂの一端に接続された第２増幅器２２ｂを有している。これら第１増幅器２２ａおよび第２増幅器２２ｂの出力は、それぞれ第１出力端子２３ａおよび第２出力端子２３ｂに接続されている。また、周辺回路部６は、第１共通出力線２０ａを接地面（図示せず）に接続する第１トランジスタ２４ａと、第２共通出力線２０ｂを接地面（図示せず）に接続する第２トランジスタ２４ｂを有している。第１トランジスタ２４ａおよび第２トランジスタ２４ｂは、例えばＭＯＳトランジスタである。この第１トランジスタ２４ａは、第１増幅器２２ａに供給される各画素の出力電圧を調整する。同様に、第２トランジスタ２４ｂは、第２増幅器２２ｂに供給される各画素の出力電圧を調整する。
【００１７】
更に、周辺回路部６は、周辺回路部６の各電子回路（垂直走査シフトレジスタ、水平走査シフトレジスタ等）および各画素の電子回路部３６（後記図４参照）の動作を制御する制御部２６を有している。
【００１８】
図２は、本実施の形態の画素２８の断面図である。画素２８は、第１半導体基板３０（例えば、ＧａＡｓ基板）の一面に設けられた光センサ部３２と、第２半導体基板３４（例えば、Ｓｉ基板）の一面に設けられた電子回路部３６を有している。尚、本イメージセンサが撮影する像の波長は、例えば、８〜１０μｍ程度である。
【００１９】
―光センサ部―
光センサ部３２は、図２に示すように、第１光検出器３８と、第１光検出器の一面に設けられた第２光検出器４０とを有している。この第１および第２光検出器３８,４０は、撮影対象の像の光（目的光）の波長に感度を有する光検出器である。
【００２０】
そして、第１光検出器３８は、本イメージセンサ２の結像面（イメージセンサ２により撮影される像が結ばれる面）に垂直な光電界成分Ｅｖより、結像面４２に並行な光電界成分Ｅｐに弱く応答する光検出器である。すなわち、第１光検出器３８は、結像面に並行な光電界成分Ｅｐに対する感度Ｓｐが、結像面に垂直な光電界成分Ｅｖに対する感度Ｓｖより小さい光検出器である。すなわち、入射光４１の進行方向が結像面の垂線に対して傾くほど、第１光検出器３８の感度は高くなる。
【００２１】
ここで、光電界成分とは、光検出器に入射する光（すなわち、入射光４１）の電界Ｅを、互いに直交する方向に分解した電界成分のことである。また、「結像面に垂直な光電界成分」とは、振動方向が結像面４２に垂直は光電界成分Ｅｖのことである。同様に、「結像面に並行な光電界成分」とは、振動方向が結像面に並行な光電界成分Ｅｐのことである。また感度とは、光検出器の入力（例えば、結像面に垂直な光電界成分Ｅｖの強度Ｅｖ２）と光検出器の応答（例えば、光検出器のコンダクタンスの変化ΔＧ）の比（＝ΔＧ／Ｅｖ２）のことである。
【００２２】
一方、第２光検出器４０は、第１光検出器３８より応答の偏波依存性が小さい光検出器である。すなわち、第２光検出器４０は、その応答（または、感度）が、第１光検出器３８より光電界成分の方向に依存しない光検出器である。従って、第２光検出器４０は、結像面４２に並行な光電界成分Ｅｐに対する感度Ｓｐと結像面４２に垂直な光電界成分Ｅｖに対する感度Ｓｖの比（＝Ｓｐ／Ｓｖ）が、第１光検出器３８より１に近い光検出器である（１−Ｓｐ／Ｓｖの絶対値が、第１光検出器より小さい光検出器）。
【００２３】
本実施の形態の第１光検出器３８は、例えば、図２に示すように、結像面４２に沿って延在し、ｎ型（又はｐ型）不純物がドーピングされた量子井戸構造（障壁層と障壁層よりバンドギャップが狭い量子井戸とが積層された半導体層）４４を有している。また、第１光検出器３８は、量子井戸構造４４の一方の面に設けられ量子井戸構造４４と同じ導電型を有する第１半導体電極層４６を有している。また、第１光検出器３８は、量子井戸構造４４の他方の面に設けられ量子井戸構造４４と同じ導電型を有する第２半導体電極層４８を有している。すなわち、第１光検出器３８は、量子井戸赤外線検出器（Quantum-Well Infrared Photodetector, QWIP）である。
【００２４】
一方、第２光検出器４０は、結像面４２に沿って延在しｎ型（又はｐ型）不純物がドーピングされた量子ドット構造（量子ドットと、この量子ドットを覆い且つ量子ドットよりバンドギャップが狭い中間層を有する半導体層）５０を有している。また、第２光検出器４０は、量子ドット構造５０の一方の面に設けられ量子ドット構造５０と同じ導電型を有する第３半導体電極層５２を有している。また、第２光検出器４０は、量子ドット構造５０の他方の面に設けられ量子ドット構造５０と同じ導電型を有する第４半導体電極層５４層を有している。すなわち、第２光検出器４０は、量子ドット赤外線検出器(Quantum-Dot Infrared Photodetector, QDIP)である。
【００２５】
ここで、本実施の形態では、図２に示すように、第１光検出器３８の第２半導体電極層４８と第２光検出器４０の第３半導体電極層５２は、同じ半導体層（以下、共通電極と呼ぶ）である。すなわち、第１光検出器３８と第２光検出器４０は、共通電極を共有している。尚、図２に示した例では、第２光検出器４０が結像面４２に接しているが、第１光検出器３８が結像面４２に接してもよい。
【００２６】
ところで、よく知られているように、量子井戸赤外線検出器（第１光検出器３８）は、量子井戸構造４４に並行な光電界成分Ｅｐには殆ど応答せず、量子井戸構造４４に垂直な光電界成分ＥＶに応答する（非特許文献１）。すなわち、第１光検出器３８は、結像面４２に垂直な光電界成分Ｅｖより、結像面４２に並行な光電界成分ＥＰに弱く応答する光検出器である。
【００２７】
一方、量子ドット赤外線検出器（第２光検出器４０）は、量子ドット構造５０に並行な光電界成分Ｅｐおよび量子ドット構造５０に垂直な光電界成分ＥＶに略同じように応答する（非特許文献２）。すなわち、第２光検出器４０は、応答の偏波依存性が第１光検出器３８より小さい光検出器である。
【００２８】
図３は、光センサ部３２に目的光５２が入射した状態を説明する図である。図３には、隣接する画素の光センサ部３２ａも示されている。尚、光センサ部３２,３２ａの細部および光センサ部３２ａに入射する目的光は、省略されている。また、図３では、２つの光センサ部３２,３２ａが左右対称に描かれている。しかし、光センサ部３２,３２ａは、左右対称でなくてもよい。
【００２９】
目的光は、所定の光学系により、結像面４２にほぼ垂直に照射される。結像面４２に照射された目的光は、光センサ部３２に入射し、その後、光センサ部３２の内部構造（各半導体層の界面や量子ドット構造）や光センサ部３２の側面５１で四方に散乱され散乱光５６になる。この散乱光５６の一部は、隣接する光センサ部３２ａに入射して、その第１光検出器３８ａおよび第２光検出器４０ａで検出される。
【００３０】
一般的な量子ドット赤外線検出器では、目的光および散乱光の両方に応答した画素信号をそのまま出力してしまので、画像がぼやけてしまう。
【００３１】
上述したように、第１光検出器（ＱＷＩＰ）３８ａは、結像面４２に垂直に入射する光、すなわち目的光には殆ど応答しない。しかし、第１光検出器（ＱＷＩＰ）３８ａは、散乱光５６には応答する。これは、散乱光５６が、結像面４２に垂直な光電界成分Ｅｖを有するからである。従って、第１光検出器（ＱＷＩＰ）３８ａの出力信号を第２光検出器（ＱＤＩＰ）４０ａの出力信号から差し引くことにより、散乱光の影響を抑制した画像データを生成することができる。
【００３２】
ここで、結像面４２に垂直な光電界成分Ｅｖに対する感度Ｓｖの違いがなくなるように、第１光検出器（ＱＷＩＰ）３８ａの出力を増幅又は減衰してから、第２光検出器（ＱＷＤＰ）４０ａの出力信号から差し引くことが好ましい。尚、第１光検出器（ＱＷＩＰ）３８ａの出力信号から第２光検出器（ＱＤＩＰ）４０ａの出力信号を直接差し引くより、以下に説明するように、一旦積分してから差し引くほうが好ましい。
【００３３】
―電子回路部―
電子回路部３６は、図２に示すように、半導体基板３４に設けられたデバイス領域５８と多層配線層６０を有している。デバイス領域５８には、ＭＯＳトランジスタ等の半導体デバイスが設けられている。多層配線層６０には、電子回路部３６の配線と共に、ゲート線８および出力線対１０等の配線が設けられている。
【００３４】
図４は、電子回路部３６の回路図である。電子回路部３６は、図４に示すように、画素信号生成部６２と画素信号送出部６４を有している。
【００３５】
画素信号生成部６２は、第１積分器６６と、第１積分器６６を第１光検出器（ＱＷＩＰ）３８に接続する第１画素スイッチ６８を有している。第１画素スイッチ６８は、例えばＭＯＳトランジスタである。尚、第１光検出器３８は、上述したように、光センサ部３２に設けられている。しかし、回路図が複雑にならないように、図４では、第１光検出器３８は、画素信号生成部６２に示されている。第２光検出器４０についても、同様である。
【００３６】
また、画素信号生成部６２は、第２積分器７０と、第２積分器７０を第２光検出器４０（ＱＤＩＰ）に接続する第２画素スイッチ７２を有している。第２画素スイッチ７２は、例えばＭＯＳトランジスタである。
【００３７】
第１積分器６６は、一端が接地された第１キャパシタ７４と、第１キャパシタ７４に一端が接続され他端が電源電圧ＶＰＰに接続された第３画素スイッチ７６を有している。第３画素スイッチ７６は、例えばＭＯＳトランジスタである。この第３画素スイッチ７６と第１キャパシタ７４の接続点Ｎ１に、第１画素スイッチ６８が接続されている。
【００３８】
同様に、第２積分器７０は、一端が接地された第２キャパシタ７８と、一端がこのキャパシタ７８に接地され他端が電源電圧ＶＰＰに接続された第４画素スイッチ８０を有している。第４画素スイッチ８０は、例えばＭＯＳトランジスタである。この第４画素スイッチ８０と第２キャパシタ７８の接続点Ｎ２に、第２画素スイッチ７２が接続されている。
【００３９】
第１光検出器３８および第２光検出器４０の一端は、図４に示すように、それぞれ第１画素スイッチ６８および第２画素スイッチ７２に接続されている。一方、第１光検出器３８および第２光検出器４０の他端（共通電極）は、接地されている。
【００４０】
更に、電子回路部３６は、第１〜第４画素スイッチ６８,７２,７６,８０を開閉する第１〜第４画素スイッチ信号Ｇ１〜Ｇ４を生成するゲート制御回路８１を有している。
【００４１】
第１積分器６６の第３画素スイッチ７６は、１フレーム周期ごとに短時間（所定の期間）開き、その間、第１画素スイッチ６８は閉じられる。これにより、第１キャパシタ７４は、所定の電圧（＝ＶＰＰ−Ｖｔｈ；  Ｖｔｈは、ＭＯＳトランジスタの閾値）に充電される。その後、第１画素スイッチ６８は開き、第３画素スイッチ７６は閉じる。これにより、第１キャパシタ７４は放電を開始する。
【００４２】
第１光検出器３８は、上述したようにＱＷＩＰである。ＱＷＩＰは、そのコンダクタンスが、光が入射すると抵抗値が減少する可変抵抗素子である。従って、第１画素スイッチ６８が閉じると、充電された第１キャパシタ７４の電圧により第１光検出器３８に電流が流れ、第１キャパシタ７４が放電される。この時に放電される電荷量は、第１光検出器３８に流れる電流の積分値である。すなわち、第１積分器６６は、第１光検出器３８に流れる電流（第１光検出器６６の出力信号）を積分する積分器である。
【００４３】
充電直後の第１キャパシタ７４の電圧から充電中の第１キャパシタ７４の電圧を差し引いた電圧が、上記積分値に対応している。しかし、充電直後の第１キャパシタ７４の電圧は一定なので、このような演算を行わず、充電中の第１キャパシタ７４の電圧を上記積分値とみなしても何ら問題のないことは明らかである。第２積分器７０も、同様に、第２光検出器４０に流れる電流（第２光検出器４０の出力信号）を積分する積分器である。
【００４４】
画素信号送出部６４は、図４に示すように、第１積分器６６の接続点Ｎ１に入力端が接続された第１電圧バッファ回路８２を有している。また、画素信号送出部６４は、第１電圧バッファ回路８２の出力端と第１出力線１４ａを接続する第１垂直選択スイッチ８４を有している。
【００４５】
ここで、第１電圧バッファ回路８２は、図４に示すように、ゲート（入力端）に第１積分器６６の接続点Ｎ１が接続され、ドレインに電源電圧Ｖｐｐが接続され、ソース（出力端）に第１垂直選択スイッチ８４が接続されたＭＯＳトランジスタである。この第１垂直選択スイッチ８４は、ＭＯＳトランジスタである。そして、そのゲートは、図４に示すように、ゲート線８に接続されている。
【００４６】
同様に、画素信号送出部６４は、第２積分器７０の接続点Ｎ２に入力端が接続された第２電圧バッファ回路８６を有している。また、画素信号送出部６４は、第２電圧バッファ回路８６と第２出力線１４ｂを接続する第２垂直選択スイッチ８８を有している。第２電圧バッファ回路８６は、図４に示すように、ゲート（入力端）に第２積分器７０の接続点Ｎ２が接続され、ドレインに電源電圧Ｖｐｐが接続され、ソース（出力端）に第２垂直選択スイッチ８８が接続されたＭＯＳトランジスタである。この第２垂直選択スイッチ８８は、ＭＯＳトランジスタである。そして、そのゲートは、図４に示すように、ゲート線８に接続されている。
【００４７】
（２）動  作
本イメージセンサ２の各画素２８は、第１光検出器３８の出力信号に基づく第１画素信号と第２光検出器４０の出力信号に基づく第２画素信号とを生成する。周辺回路部６は、これら第１画素信号と第２画素信号を各画素２８から読み出し、第１出力端子２３ａおよび第２出力端子２３ｂから並列に出力する。この第１画像信号と第２画像信号を外部回路により処理することで、散乱光によるぼやけを抑制した画像データを生成することができる。
【００４８】
図５は、電子回路部３６のタイミング図である。図５には、垂直走査シフトレジスタ１２がゲート線８に供給する垂直選択信号Ｖが示されている。図５に示された垂直選択信号Ｖは、画素アレイ部４の一番上に設けられたゲート線８に供給される垂直選択信号Ｖである。
【００４９】
また、図５には、水平走査シフトレジスタ１８が第１水平選択スイッチ１６ａおよび第２水平選択スイッチ１６ｂに供給する水平選択信号Ｈが示されている。図５に示された水平選択信号Ｈは、周辺回路部６の左端に設けられた第１水平選択スイッチ１６ａ１および第２水平選択スイッチ１６ａ２に供給される水平選択信号Ｈである。
【００５０】
垂直選択信号Ｖは、図５に示すように、周期的にハイレベルになり所定の時間Ｔ１の間保持された後ローレベルに戻り、次のフレーム周期（画像データを読み出す周期）で再びハイレベルになる。垂直選択信号Ｖは、対応するゲート線８の位置に従って、例えば上から順番にハイレベルになる。
【００５１】
水平選択信号Ｈは、図５に示すように、垂直選択信号Ｖが立ち上がった後（または、同時に）ハイレベルになり、所定の時間Ｔ２の間保持された後、ローレベルに戻る。水平選択信号Ｈは、対応する第１水平選択スイッチ１６ａおよび第２水平選択スイッチ１６ｂの位置に従って、例えば左から順番にハイレベルになる。
【００５２】
各フレーム周期では、まず１行目のゲート線８ａの垂直選択信号Ｖがハイレベルになり、１行目の各画素の第１垂直選択スイッチ８４が閉じられる。これにより、第１行目の各画素２８の第１電圧バッファ回路８２が、第１出力線１４ａに接続される。同様に、第１行目の各画素２８の第２電圧バッファ回路８６が、第２出力線１４ｂに接続される。
【００５３】
この時、一列目の水平選択スイッチ１６ａ１に供給される水平選択スイッチ信号Ｈがハイレベルになり水平選択スイッチ１６ａ１が閉じられる。これにより、水平選択スイッチ１６ａ１に接続された第１出力線１４ａが、第１共通出力線２０ａに接続される。同様に、一列目の第２出力線１４ｂが、第２共通出力線２０ｂに接続される。
【００５４】
これにより、１行目１列の画素の第１電圧バッファ回路８２が、第１増幅器２２ａに接続される。ここで、第１バッファ回路８２は、画素２８が生成する第１画素信号を、略そのまま出力する。従って、一行目一列の画素２８が生成する第１画素信号が第１増幅器２２ａに供給される。同様に、１行目１列の画素の第２電圧バッファ回路８６が第２増幅器２２ｂに接続される。これにより、一行目一列の画素２８が生成する第２画素信号が第２増幅器２２ｂに供給される。
【００５５】
以上により、１行目１列の画素の第１画素信号および第２画素信号が、画素信号送出部６４から送出され、第１増幅器２２ａおよび第２増幅器２２ｂに供給される。すなわち、１行目１列の画素の第１画素信号および第２画素信号が、周辺回路部６に読み出される。第１増幅器２２ａおよび第２増幅器２２ｂは、それぞれ読み出された第１画素信号および第２画素信号を増幅し、第１出力端子２３ａおよび第２出力端子２３ｂから並列に出力する。
【００５６】
その後、各列の水平選択スイッチ信号Ｈが順次ハイレベルになり、１行目の各画素が順次選択される。これにより、その第１画素信号および第２画素信号が、第１出力端子２３ａおよび第２出力端子２３ｂから順次並列に出力される。
【００５７】
１行目の全ての画素が選択されると、２行目以降の各行の垂直選択信号Ｖが順次ハイレベルになり、２行目以降の各行が順次選択される。選択された行では、各画素が水平選択信号Ｈにより順次選択される。選択された画素の第１画素信号および第２画素信号は、第１出力端子２３ａおよび第２出力端子２３ｂから順次並列に出力される。以上により、１フレーム分の画像データ（第１画素信号および第２画素信号）が、各画素から周辺回路部６に読み出され、並列に出力される。以後、各フレーム周期で、同様の動作が繰り返される。
【００５８】
次に、画素信号生成部６２の動作を説明する。
【００５９】
図５には、第１画素スイッチ６８を開閉する第１画素スイッチ信号Ｇ１が示されている。また、図５には、第２画素スイッチ７２を開閉する第２画素スイッチ信号Ｇ２が示されている。また、図５には、第３画素スイッチ７６を開閉する第３画素スイッチ信号Ｇ３が示されている。また、図５には、第４画素スイッチ８０を開閉する第４画素スイッチ信号Ｇ４が示されている。図５に示された第１〜第４画素スイッチ信号は、一行目１列の画素に供給される信号である。ここで、図５に示すように、第１画素スイッチ信号Ｇ１と第２画素スイッチ信号Ｇ２は、略同じ信号である。また、第３画素スイッチ信号Ｇ３と第４画素スイッチ信号Ｇ４は、略同じ信号である。
【００６０】
垂直選択信号Ｖおよび水平選択信号Ｈにより選択された画素が第１画素信号および第２画素信号を送出すると、そのゲート制御回路８１は、図５に示すように、第１画素スイッチ信号Ｇ１をハイレベルからローレベルに切換える。この第１画素スイッチ信号Ｇ１により、第１画素スイッチ６８が閉じる。
【００６１】
ほぼ同時に、ゲート制御回路８１は、第３画素スイッチ信号Ｇ３をローレベルからハイレベルに切換える。この第３画素スイッチ信号Ｇ３により、第３画素スイッチ７６が開き、第１積分器６６の第１キャパシタ７４が、電源電圧Ｖｐｐに近い電圧（＝Ｖｐｐ−Ｖｔｈ）に充電される。尚、第１画素スイッチ信号Ｇ１および第３画素スイッチ信号Ｇ３のレベルは、例えば、水平選択信号Ｈの立下りに同期して切り替わる。
【００６２】
第１画素スイッチ信号Ｇ１は、所定の期間Ｔ３の間ローレベルに保持された後、元のハイレベルに戻り、第１画素スイッチ６８を開く。一方、第３画素スイッチ信号Ｇ３は、所定の期間Ｔ３の間ハイレベルに保持された後、元のローレベルに戻り、第３画素スイッチ７６を閉じる。このスイッチ動作により、第１キャパシタ７４は充電され、その後第１光検出器３８に接続される。その後、次のフレーム周期で当該画素が選択されるまで、第１キャパシタ７４は徐々に放電される。
【００６３】
この間、第１キャパシタ７４の両端の電圧は、第１光検出器３８に流れる電流の積分値に応じて徐々に減少する。そして、次のフレーム周期で当該画素が選択されると、第１キャパシタ７４の両端の電圧が、第１画素信号として読み出される。すなわち、第１積分器６６は、第１光検出器３８に流れる電流（出力信号）を、積分して第１画素信号を生成する。
【００６４】
同様に、第２積分器７０は、第２光検出器４０に流れる電流（出力信号）を、積分して第２画素信号を生成する。この時、第２画素スイッチ７２および第４画素スイッチ７８は、それぞれ第１画素スイッチ６８および第３画素スイッチ７６と略同時に開閉する。従って、第１積分信号と第２積分信号は略同時に生成される。
【００６５】
生成された第１画素信号および第２画素信号は、上述したように、周辺回路部６により外部に出力される。この出力を外部回路で処理することで、散乱光によるぼやけを抑制した画像データを生成することができる。すなわち、本イメージセンサ２によれば、散乱光による画像のぼやけを抑制することができる。
【００６６】
ところで、散乱光による画像のぼやけを抑制するためは、各画素の間に遮光材を設けてもよい。しかし、画素間に遮光材を設けると、第１光検出器３８および第２光検出器４０の受光面積が小さくなる。その結果、イメージセンサの感度が低下してしまう。本イメージセンサ２は、このような遮光材を用いずに散乱光によるぼやけを抑制するので、本イメージセンサ２の感度は低下しない。また、本イメージセンサ２では、画素ごとに散乱光を検出する。従って、加工精度のばらつきにより散乱光強度が変化しても、画像のぼやけを確実に抑制することができる。
【００６７】
（３）製造方法
次に、本イメージセンサ２の製造方法を説明する。
【００６８】
まず、ＧａＡｓ基板（第１半導体基板３０）の（１００）面に、Ｓｉを約１×１０１８ｃｍ−３含む厚さ１μｍ程度の半導体電極層５４（ｎ型ＧａＡｓ層）を成長する（図２参照）。
【００６９】
次に、この半導体電極層５４の上に、例えば、厚さ５０ｎｍ程度の中間層（ｎ型ＧａＡｓ層）と、Ｓ−Ｋモード（Stranski-Krastanovモード）により生成されるＩｎＧａＡｓ量子ドットとを交互に２０層成長して、量子ドット構造５０を形成する。
【００７０】
次に、この量子ドット構造５０の上に、Ｓｉを約１×１０１８ｃｍ−３含む厚さ約１μｍの共通電極層４８,５２（ｎ型ＧａＡｓ層）を成長する。
【００７１】
次に、この共通電極層４８,５２の上に、Ｓｉを約１×１０１６ｍ−３含む厚さ５０ｎｍ程度のＡｌ０．２５Ｇ１０．７５Ａｓバリア層と、Ｓｉを約１×１０１８ｃｍ−３を含む厚さ５ｎｍ程度のＧａＡｓウエル層を交互に２０層成長して、量子井戸構造４４を形成する。
【００７２】
次に、この量子井戸構造４４の上に、Ｓｉを約１×１０１８ｃｍ−３含む厚さ約１μｍの半導体電極層４６（ｎ型ＧａＡｓ層）を成長する。上記各半導体層は、例えば、分子線エピタキシャル法により成長することができる（非特許文献３）。
【００７３】
次に、上記各半導体層を、フォトリソグラフィ技術により形成したマスクを用いてエッチングし、光検出器の２次元アレイ構造を形成する。この時、第４半導体電極層５４と共通電極層４８,５２を露出させる。次に、第４半導体電極層５４、共通電極層４８,５２、および第１半導体電極層４６に、Ａｕ・Ｇｅ／Ｎｉコンタクト層を形成する。
【００７４】
次に、第１半導体基板３０および上記２次元アレイ構造の上に、絶縁膜６１（例えば、ＳｉＯ２膜）を堆積する。この絶縁膜６１に、各Ａｕ・Ｇｅ／Ｎｉコンタクト層に達する貫通孔を形成し、この貫通孔を金属で埋め込んで貫通電極１００を形成する。更に、この貫通電極の表面に、電極パッド１０３を設ける。以上により、光センサ部３２が形成される。
【００７５】
次に、電子回路部３６が設けられた第２半導体基板３４を、第１半導体基板３０の上に載置する。この時、電子回路部３６の電極パッド１０６と光センサ部３２の電極パッド１０３が重なるようにする。図２に示すように、電子回路部３６の電極パッド１０６は、貫通電極１０２を介してデバイス領域５８に接続されている。また、この電極パッド１０６の表面には、はんだバンプ１０８が設けられている。
【００７６】
次に、リフロー処理により、このはんだバンプ１０８を融解して、光センサ部３２とデバイス領域５８を接続する。その後、第１半導体基板３０と第２半導体基板３４を分割して、本イメージセンサ２を形成する。
【００７７】
尚、量子井戸構造４４および量子ドット層構造５０の構造は、目的光の波長に応じて適宜変更される。例えば、ＩｎＧ１xＡｓ1-x量子ドットの組成比ｘは、０〜０．５の範囲で適宜変更される。これにより、第２光検出器４０の検出波長は、２〜２０μｍの範囲で変化する。
【００７８】
（実施の形態２）
本実施の形態のイメージセンサは、多くの点で、実施の形態１のイメージセンサ２に共通している。従って、実施の形態１のイメージセンサ２と共通する部分については、説明を省略する。
【００７９】
（１）構  造
図６は、本実施の形態のイメージセンサ２ａの構成図である。本イメージセンサ２ａは、図６に示すように、画素アレイ部４ａと周辺回路部６ａを有している。
【００８０】
画素アレイ部４ａには、図６に示すように、複数のゲート線（配線）８と複数の出力線１０が格子状に配置されている。このゲート線８と出力線１０の交差位置に、画素が一つずつ配置されている。各画素は、出力線１０に接続された垂直選択スイッチ８４ａ（図７参照）を有している。
【００８１】
周辺回路部６ａは、この垂直選択スイッチ８４ａを所定の時間閉じその後開く垂直選択信号Ｖを、ゲート線８に供給する垂直走査シフトレジスタ１２を有している。また、周辺回路部６ａは、出力線１０に接続された水平選択スイッチ１６を有している。水平選択スイッチ１６は、例えばＭＯＳトランジスタである。また、周辺回路部６ａは、水平選択スイッチ１６を所定の時間閉じその後開く水平選択信号Ｈを、水平選択スイッチ１６に供給する水平走査シフトレジスタ１８ａを有している。また、周辺回路部６ａは、水平選択スイッチ１６に接続された共通出力線２０を有している。
【００８２】
また、周辺回路部６ａは、共通出力線２０の一端に接続された増幅器２２を有している。この増幅器２２の出力は、出力端子２３に接続されている。また、周辺回路部６ａは、共通出力線２０を接地面（図示せず）に接続するトランジスタ２４を有している。更に、周辺回路部６ａは、周辺回路部６ａの各電子回路（垂直走査シフトレジスタ１２、水平走査シフトレジスタ１８ａ等）および各画素の電子回路部３６ａ（図７参照）の動作を制御する制御部２６ａを有している。
【００８３】
本実施の形態の画素２８ａの断面図は、実施の形態１の画素２８の断面図（図２）と略同じである。すなわち、各画素は、第１半導体基板３０（例えば、ＧａＡｓ基板）の一面に設けられた光センサ部３２ａと、第２半導体基板３４（例えば、Ｓｉ基板）に設けられた電子回路部３６ａを有している。光センサ部３２ａの構造は、実施の形態１の光センサ部３２と略同じである。従って、光センサ部の説明は省略する。
【００８４】
―電子回路部―
図７は、電子回路部３６ａの回路図である。電子回路部３６ａは、図７に示すように、画素信号生成部６２ａと画素信号送出部６４ａとを有している。
【００８５】
画素信号生成部６２ａは、一端が接地されたキャパシタ７４ａと、このキャパシタ７４ａの他端を接地面に接続する第５画素スイッチ７６ａを有する積分器６６ａを有している。第５画素スイッチ７６ａは、例えばＭＯＳトランジスタである。
【００８６】
また、画素信号生成部６２ａは、第５画素スイッチ７６ａとキャパシタ７４ａの接続点Ｎ３に、第１光検出器３８と第２光検出器４０の接続点Ｎ４（共通電極）を接続する第６画素スイッチ９０を有している。第６画素スイッチ９０は、例えばＭＯＳトランジスタである。
【００８７】
また、画素信号生成部６２ａは、第１光検出器３８を電源電圧Ｖｐｐに接続する第７画素スイッチ９２と、第２光検出器４０を電源電圧Ｖｐｐに接続する第８画素スイッチ９４を有している。更に、電子回路部３６ａは、第５〜第８画素スイッチ７６ａ,９０,９２,９４を開閉する第５〜第８画素スイッチ信号Ｇ５〜Ｇ８を生成するゲート制御回路８１ａを有している。
【００８８】
尚、第１光検出器（ＱＷＩＰ）３８および第２光検出器（ＱＤＩＰ）４０は、光センサ部３２ａに設けられている。しかし、回路図が複雑にならないように、図７では、第１光検出器３８および第２光検出器４０は画素信号生成部６２ａに示されている。
【００８９】
積分器６６ａの第５画素スイッチ７６ａは、フレーム周期の前半部分と後半部分で１回ずつ短時間開く。この時、第６画素スイッチ９０は閉じられる。これにより、キャパシタ７４ａは放電される。その後、第５画素スイッチ７６ａは閉じ、第６画素スイッチ９０は開く。この時、第７画素スイッチ９２が開くと、電源電圧Ｖｐｐと接続点Ｎ３の電位差により第１光検出器３８に電流が流れ、キャパシタ７４ａが徐々に充電される。キャパシタ７４ａに充電される電荷量は、第１光検出器３８に流れる電流の積分値である。従って、積分器６６ａは、第１光検出器３８に流れる電流（出力信号）を積分する。同様に、第５画素スイッチ７６ａが閉じ第６画素スイッチ９０が開くと共に第８画素スイッチ９４が開くと、積分器６６ａは、第２光検出器４０に流れる電流を積分する。
【００９０】
画素信号送出部６４ａは、図７に示すように、積分器６６ａの接続点Ｎ３に入力端が接続された電圧バッファ回路８２ａを有している。また、画素信号送出部６４ａは、電圧バッファ回路８２ａの出力端と出力線１０を接続する垂直選択スイッチ８４ａを有している。垂直選択スイッチ８４ａは、例えばＭＯＳトランジスタである。ここで、電圧バッファ回路８２ａの構造は、実施の形態１の第１電圧バッファ回路８２と同じである。
【００９１】
（２）動  作
図８は、電子回路部３６ａのタイミング図である。図８には、垂直走査シフトレジスタ１２がゲート線８に供給する垂直選択信号Ｖが示されている。また、図８には、水平走査シフトレジスタ１８ａが水平選択スイッチ１６に供給する水平選択信号Ｈが示されている。ここで、図８に示された垂直選択信号Ｖは、画素アレイ部４の一番上に設けられたゲート線８に供給される垂直選択信号Ｖである。図８に示された水平選択信号Ｈは、周辺回路部６ａの左端に設けられた第１水平選択スイッチに供給される水平選択信号Ｈである。
【００９２】
垂直選択信号Ｖは、図８に示すように、周期的にハイレベルになり所定の時間Ｔ１の間保持され、その後ローレベルに戻る。垂直選択信号Ｖは、図８に示すように、１フレーム周期に２回ハイレベルになる。ここで、各ゲート線８の垂直選択信号Ｖは、ゲート線８の位置に従って、例えば上から順番にハイレベルになる。
【００９３】
水平選択信号Ｈは、図８に示すように、垂直選択信号Ｖが立ち上がった後（または、同時に）ハイレベルになり、所定の時間Ｔ２の間保持され、その後ローレベルに戻る。ここで、各水平選択スイッチ１６の水平選択信号Ｈは、水平選択スイッチ１６の位置に従って、例えば左から順番にハイレベルになる。
【００９４】
この垂直選択信号Ｖと水平選択スイッチＨにより、フレーム周期の前半部分および後半部分それぞれにおいて各画素は１回選択される。尚、画素の選択動作は、実施の形態１において説明した、第１垂直選択スイッチ８４と第１水平選択スイッチ１６ａによる画素の選択動作と略同じである。
【００９５】
選択された各画素の電圧バッファ回路８２ａは、出力線１０と水平選択スイッチ１６を介して、共通出力線２０に接続される。これにより、画素信号送信部６４ａは、積分器６６ａが生成する画素信号を周辺回路部６ａに送出する。その後、周辺回路部６ａは、この画素信号を増幅器２２により増幅して出力する。
【００９６】
次に、画素信号生成部６２ａの動作を説明する。
【００９７】
図８には、第５〜８画素スイッチ７６ａ,９０,９２,９４をそれぞれ開閉する第５〜第８画素スイッチ信号Ｇ５〜Ｇ８が示されている。ここで、図８に示された各画素スイッチ信号Ｇ５〜Ｇ８は、１行目１列の画素に供給される画素スイッチ信号である。
【００９８】
画素が選択され画素信号送出部６４ａが画素信号を送出すると、当該画素のゲート制御回路８１ａは、第５画素スイッチ信号Ｇ５をローレベルからハイレベルに切換え、第６画素スイッチ信号Ｇ６をハイレベルからローレベルに切換える。これにより、第５画素スイッチ信号７６ａは開き、第６画素スイッチ９０が閉じる。その結果、キャパシタ７４ａが放電され、キャパシタ７４ａの両端の電位差は略０Ｖになる。
【００９９】
第５画素スイッチ信号Ｇ５は、所定の期間Ｔ３の間ハイレベルに保持された後、元のローレベルに戻る。一方、第６画素スイッチ信号Ｇ６も、所定の期間Ｔ３の間ローレベルに保持された後、元のハイレベルに戻る。これにより、これにより、第５画素スイッチ７６ａは閉じ、第６画素スイッチ９０は開く。
【０１００】
また、フレーム周期の前半部分で画素が選択されその画素信号送出部６４ａが画素信号を送出すると、各画素のゲート制御回路８１ａは、その画素の第７画素スイッチ信号Ｇ７をハイレベルし、第８画素スイッチ信号Ｇ８をローレベルにする。これにより、第７画素スイッチ９２が開き、第８画素スイッチ９４は閉じる。この状態は、フレーム周期の後半部分で、再度、当該画素が選択されその画素信号送出部６４ａが画素信号を送出するまで保持される。従って、フレーム周期の前半部分では、第１光検出器３８を介して電源電圧Ｖｐｐがキャパシタ７４ａに接続される。これにより、積分器６６ａは、第１光検出器３８の出力信号を積分して、第１画素信号を生成する。
【０１０１】
一方、フレーム周期の後半部分で当該画素が選択されその画素信号送出部６４ａが画素信号を送出すると、当該画素のゲート制御回路８１ａは、第８画素スイッチ信号Ｇ８をハイレベルし、第７画素スイッチ信号Ｇ７をローレベルにする。この状態は、次のフレーム周期の前半部分で、当該画素が選択されその画素信号送出部６４ａが画素信号を送出するまで保持される。従って、フレーム周期の後半部分では、第２光検出器４０を介して電源電圧Ｖｐｐがキャパシタ７４ａに接続される。これにより、積分器６６ａは、第２光検出器４０の出力信号を積分して、第２画素信号を生成する。
【０１０２】
このように、積分器６６ａは、第１光検出器３８の出力信号と第２光検出器４０の出力信号を交互に積分して、第１画素信号と第２画素信号を生成する。各画素は、上述したように、各フレーム周期の前半部分と後半部分で１回ずつ選択され、増幅器２２に接続される。従って、増幅器２２は、各画素で生成される第１画素信号と第２画素信号を増幅して直列に出力する。すなわち、周辺回路部６ａは、各画素から第１画素信号と第２画素信号を読み出して、直列に出力する。
【０１０３】
この第１画像信号および第２画像信号を外部回路で処理することで、散乱光によるぼやけを抑制した画像データを生成することができる。すなわち、本イメージセン２ａによれば、散乱光による画像のぼやけを抑制することができる。
【０１０４】
ところで、各画素に設けられる積分キャパシタ（キャパシタ７４ａ）は一つである。従って、本実施の形態によれば、各画素に設けられる積分キャパシタを大きくすることができる。ところで、イメージセンサの用途によっては、積分キャパシタの容量を大きくすることが好ましい場合がある。このような用途には、本イメージセンサ２ａが適している。
【０１０５】
（実施の形態３）
図９は、本実施の形態のイメージセンサ２ｃの構成図である。本イメージセンサ２ｃの構成は、実施の形態１のイメージセンサ２と略同じである。従って、図９には、実施の形態１のイメージセンサ２と異なる部分及びその周辺が示されている。
【０１０６】
本イメージセンサ２ｃの画素アレイ部４の構成は、実施の形態１の画素アレイ部４と略同じである。従って、本イメージセンサ２ｃの画素は、実施の形態１で説明した第１光検出器３８と第２光検出器４０を有している(図２参照)。また、本イメージセンサ２ｃの画素は、第１光検出器３８の出力信号に基づく第１画素信号と第２光検出器４０の出力信号に基づく第２画素信号とを生成する画素信号生成部６２と、第１画素信号および第２画素信号を送出する画素信号送出部６４を有している（図４参照）。
【０１０７】
また、本イメージセンサ２ｃの周辺回路部６ｂの構成も、実施の形態１の周辺回路６と略同じである（図４参照）。但し、本周辺回路部６ｂは、第１画像信号に基づいて、第２画素信号より垂直な光電界成分への応答が抑制された第３画素信号を生成する画素信号処理部９６を有している。
【０１０８】
画素信号処理部９６は、例えば、以下に説明する所定の増幅率Ａ（増幅率が１の場合も含む）で第１画素信号を増幅または減衰した補正信号を第１画素信号から差し引いて、垂直な光電界成分への応答が抑制された前記第３画像信号を生成する。従って、本イメージセンサ２ｃによれば、散乱光の影響による画像のぼやけを抑制することができる。
【０１０９】
本画素信号処理部９６は、例えば、少なくても一方の入力信号を所定の増幅率で増幅又は減衰してから差動増幅を行う差動増幅器である。画素信号処理部９６は、アナログデジタル変換機と、ラッチ回路と、ＣＰＵ（Central Processing Unit）と、このＣＰＵで実行されるプログラムが記録されたメモリとを有する信号処理回路であってもよい。尚、画素信号処理部９６として差動増幅器を用いる場合には、第１増幅器２２ａおよび第２増幅器２２ｂを省略することができる。
【０１１０】
以下、第１画素信号の好ましい増幅率Ａについて説明する。
【０１１１】
実施の形態１で説明したように、第１画素信号は、第１光検出器３８に流れる電流を積分した積分信号である。第１光検出器３８はＱＷＩＰであり、そのコンダクタンスＧｗは、次式で表すことができる。
【０１１２】
Ｇｗ＝ＧＷ０+ＳＷＰ・ＥＰ２+ＳＷＶ・ＥＷ２        ・・・・（１）
ここで、Ｇｗ０は定数である。ＥＰは、結像面に並行な光電界成分である。ＥＶは、結像面に垂直な光電界成分である。ＳＷＰは、結像面に並行な光電界成分に対する第１光検出器３８の感度である。ＳＷＶは、結像面に垂直な光電界成分に対する第１光検出器３８の感度である。
【０１１３】
ここで、第１光検出器３８の両端の電圧をＶｗとすると、第１光検出器３８に流れる電流Ｉｗは次式で表すことができる。
【０１１４】
ＩＷ＝（ＧＷＯ+ＳＷＰ・ＥＰ２+ＳＷＶ・ＥＶ２）×ＶＷ        ・・・・（２）
同様に、第２光検出器４０に流れる電流ＩＤは次式で表すことができる。
【０１１５】
ＩＤ＝（ＧＤ０+ＳＤＰ・ＥＰ２+ＳＤＶ・ＥＶ２）×ＶＤ        ・・・・（３）
ここで、ＧＤ０は定数である。ＳＤＰは、結像面に並行な光電界成分に対する第２光検出器４０の感度である。ＳＤＶは、結像面に垂直な光電界成分に対する第２光検出器４０の感度である。ＶＤは、第２光検出器４０の両端の電圧である。
【０１１６】
入射光強度があまり強くない範囲では、Ｖｗは充電直後の第１キャパシタ７４の両端の電圧Ｖｃ１で近似することができる。同様に、ＶＤは充電直後の第２キャパシタ７８の両端の電圧Ｖｃ２で近似することができる。
【０１１７】
ここで、電圧Ｖｃ１および電圧Ｖｃ２は、電源電圧ＶｐｐからＭＯＳトランジスタの閾値Ｖｔｈを差し引いた電圧である。従って、電圧Ｖｃ１と電圧Ｖｃ２は略等しい。従って、下記増幅率Ａで第１画素信号を増幅又は減衰した補正信号を第２画素信号から差し引くことで、結像面に垂直な光電界成分に応答しない第３画素信号を得ることができる（下記式（５）参照）。
【０１１８】
Ａ＝ＳＤＶ/ＳＷＶ                    ・・・・（４）
ID-A・IW={(GD0-A・GW0)+(SDP-A・SWP)・EP2}×Vc1      ・・・・（５）
式（５）から明らかように、式（４）で与えられる増幅率Ａを用いることにより、第２検出器４０の応答ＩＤから、結像面に垂直な光電界成分の寄与を除去することができる。従って、上記増幅率Ａによれば、散乱光によるぼやけを抑制した第３画像信号を生成することができる。尚、増幅率Ａは、式（４）で与えられる値に正確に一致していなくてもよい。
【０１１９】
ところで、本イメージセンサ２ｃの画素アレイ部４および周辺回路部６ｂ（画像処理部９６は除く）の構成は、それぞれ実施の形態１の画素アレイ部４および周辺回路部６と同じである。しかし、本画素アレイ部４と本周辺回路部６ｂ（画像処理部９６は除く）の構成は、それぞれ実施の形態２の画素アレイ部４ａおよび周辺回路部６ａと同じであってもよい。また、本実施の形態では、画素信号処理部９６は周辺回路部６ｂに設けられている。しかし、画素信号処理部９６は、各画素に設けられてもよい。この場合、画素信号処理部９６の入力端は、例えば第１電圧バッファ回路８２及び第２電圧バッファ８６回路の出力端に接続される。そして、周辺回路部は、この画素信号処理部９６の出力（第３画素信号）を順次読み出して外部に出力する。
【０１２０】
（実施の形態４）
図１０は、本実施の形態の撮像装置９８の構成図である。
【０１２１】
本撮像装置９８は、図１０に示すように、実施の形態１のイメージセンサ１１０と、画像信号処理ユニット１００とを有している。ここで、イメージセンサ１１０は、実施の形態１のイメージセンサ２（または、実施の形態２のイメージセンサ２ａ）である。従って、イメージセンサ１１０は、第１光検出器３８の出力信号に基づく第１画素信号と第２光検出器４０の出力信号に基づく第２画素信号とを出力するイメージセンサである。
【０１２２】
画像信号処理ユニット１００は、この第１画像信号に基づいて、第２画素信号より垂直な光電界成分への応答が抑制された第３画素信号を生成する画素信号処理ユニット１００である。この画素信号処理ユニット１００は、実施の形態２の画素信号処理部９６と略同じ回路構成を有している。従って、本撮像装置９８によれば、散乱光による画像のぼやけを抑制することができる。尚、この第３画素信号は、画素信号処理ユニット１００は出力端子２３ｃに接続されており、この出力端子２３ｃから第３画素信号が出力される。
【０１２３】
以上の実施の形態では、第２光検出器はＱＤＩＰである。しかし、第２光検出器は、他の光検出器、例えばＨｇＣｄＴｅ層を光吸収層とするpinフォトダイオードであってもよい。
【０１２４】
また、以上の実施の形態では、第１光検出器はＱＷＩＰである。しかし、第１光検出器は、他の光検出器、例えば量子井戸層と量子ドット層を半導体電極層で挟んだ光検出器であってもよい。
【符号の説明】
【０１２５】
２・・・イメージセンサ
２８・・・画素
３８・・・第１光検出器
４０・・・第２光検出器
４２・・・結像面
４４・・・量子井戸構造
４６,４８,５２,５４・・・半導体電極層
５０・・・量子ドット構造
６６・・・第１積分器
７０・・・第２積分器
【図１】
0005533294.tif 000002
【図２】
0005533294.tif 000003
【図３】
0005533294.tif 000004
【図４】
0005533294.tif 000005
【図５】
0005533294.tif 000006
【図６】
0005533294.tif 000007
【図７】
0005533294.tif 000008
【図８】
0005533294.tif 000009
【図９】
0005533294.tif 000010
【図１０】
0005533294.tif 000011