(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に積層されるとともに、上面部を有する半導体層と、
前記半導体層の前記上面部を覆って形成されるとともに、反射主領域を有する反射膜と、
前記反射膜の上面の少なくとも一部を覆って形成されるとともに、前記反射膜を貫いて延び前記半導体層の前記上面部と接する接合部を有する上部電極と、
を備え、前記半導体基板の前記半導体層側とは反対側から入射する光を検出する半導体受光素子であって、
前記上部電極の前記接合部は、前記反射膜の前記反射主領域の周縁の一部を囲い、前記反射主領域は、前記反射膜のうち、前記接合部の外方に位置する領域と連なっており、
前記接合部が前記反射膜を貫いている領域は、前記上部電極から前記半導体層への電気的な導通をするために前記反射膜に形成されるスルーホールである、
ことを特徴とする、半導体受光素子。
【請求項２】
前記反射膜の前記反射主領域は、円形状であり、前記上部電極の前記接合部の前記反射主領域の周縁に接する断面は、前記円形状の周縁の外方に形成される環状形状から、前記円形状の周縁の一または複数の箇所から外方に亘る領域を除いた形状である、
ことを特徴とする、請求項１に記載の半導体受光素子。
【請求項３】
前記接合部の前記断面は、前記円形状の周縁の一又は複数の箇所には、前記円形状の周縁の一箇所と、前記円形状の中心に対して反対側に位置する前記円形状の周縁の一箇所とを含む、
ことを特徴とする、請求項２に記載の半導体受光素子。
【請求項４】
半導体基板に、上面部を有する半導体層を積層する工程と、
反射主領域を有する反射膜を、前記半導体層の前記上面部を覆って形成する工程と、
前記反射膜の上面にレジストを形成する工程と、
前記レジストのうち、前記反射主領域の周縁を囲う領域の一部の上側に位置する領域を除去する工程と、
前記反射膜のうち、前記反射主領域の周縁を囲う領域の一部の上側に位置する領域を除去することでスルーホールを形成する工程と、
上部電極を、前記反射膜のうち除去された前記領域に形成される接合部を含んで、前記反射膜の上面の少なくとも一部を覆って形成する工程と、
を含む、
前記半導体基板の前記半導体層側とは反対側から入射する光を検出する半導体受光素子の製造方法。
【請求項５】
前記反射膜の前記反射主領域を、円形状とし、前記反射主領域の周縁を囲う領域の一部とは、前記円形状の周縁の外方に形成させる環形状から、前記円形状の周縁の一又は複数の箇所から外方に亘る領域を除いた形状とする、
ことを特徴とする、請求項４に記載の半導体受光素子の製造方法。
【請求項６】
前記反射主領域の周縁を囲う領域の一部とは、前記円形状の周縁の外方に形成される環状形状から、前記円形状の周縁の一又は複数の箇所に、前記円形状の周縁の一箇所と、前記円形状の中心に対して反対側に位置する前記円形状の周縁の一箇所とを含む、
ことを特徴とする、請求項５に記載の半導体受光素子の製造方法。
【請求項７】
半導体基板と、
前記半導体基板に積層されるとともに、上面部を有する半導体層と、
前記半導体層の前記上面部を覆って形成されるとともに、反射主領域を有する反射膜と、
前記反射膜の上面の少なくとも一部を覆って形成される上部電極と、を備え、
前記反射膜には、前記反射主領域を囲むようにスルーホールが形成されており、
前記反射膜は、前記スルーホールによって囲まれた内側の前記反射主領域と、前記スルーホールの外側の領域とが部分的に繋がる形状であり、
前記上部電極と前記半導体層は、前記スルーホールを介して導通している、
ことを特徴とする半導体受光素子。
【請求項８】
請求項７に記載の半導体受光素子であって、
前記反射主領域は円形状であり、
前記スルーホールは、一部が途切れている円環状であり、
前記反射膜は、前記スルーホールの前記途切れている一部で、前記スルーホールによって囲まれた内側の前記反射主領域と、前記スルーホールの外側の領域とが部分的に繋がる形状である、
ことを特徴とする半導体受光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体受光素子及びその製造方法に関し、特に、裏面入射型の半導体受光素子の電極形状の改良による歩留まり向上に関する。
【背景技術】
【０００２】
従来より、半導体基板上に、光吸収層を含む半導体多層が形成され、当該半導体多層を覆うように、反射膜が形成される半導体受光素子がある。当該反射膜の一部を覆うように、電極が形成されている。当該反射膜の所定の形状が除去されて、スルーホールが形成されており、スルーホールを介して、電極と半導体多層が電気的に接続されている。
【０００３】
このような半導体受光素子では、半導体基板（裏面）側から入射する光が、光吸収層に吸収され、吸収された光により生じる電流が検出されるので、裏面入射型半導体受光素子と呼ばれている。例えば、特許文献１に、裏面入射型半導体受光素子の構造の一例が、記載されている。
【０００４】
さらに、当該半導体受光素子は、半導体多層を覆うように形成されている反射膜を有しているので、半導体多層を透過した光も反射膜を反射し、光吸収層に吸収されるので、受光素子としての受光感度はさらに高まることとなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２００２０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図５Ａは、従来技術の製造方法によって正常に製造される半導体受光素子の断面を示す模式図である。図に示す半導体多層２２０は、図中横方向を貫く断面は、円形状であり、基板から図中上方向に進むにつれて、断面の直径が小さくなるメサ構造となっている。半導体多層２２０の上面及び斜面には、反射膜２１１が形成されている。反射膜２１１にはスルーホールが設けられ、反射膜２１１の上面に設けられるｐ型電極２１２（上部電極）は、半導体多層２２０の上面と、スルーホールを介して、電気的に接続されている。ここで、ｐ型電極２１２のうち、スルーホールに形成される部分を、接合部とする。
【０００７】
図４は、従来技術の製造方法に係るフォトレジスト３００のマスクパターンを示す図である。製造工程において、半導体多層２２０の上面及び斜面の表面全域に、反射膜２１１が形成され、反射膜２１１の表面全域に、フォトレジスト３００が塗布される。そして、フォトリソグラフィ技術により、図４に白色で示す環形状の領域を露光し、当該領域のフォトレジスト３００を除去することにより、図４に示すフォトレジスト３００のみを残存し、マスクパターンが形成される。図４に示すフォトレジスト３００をマスクとして、エッチング工程により、図４に白色で示す円環形状の領域にある反射膜２１１を除去し、スルーホールが形成される。
【０００８】
図５Ｂは、図５Ａに示す半導体受光素子が製造される工程中、フォトレジスト３００のマスクパターン形成工程後の断面を示す図であり、図５Ｃは、エッチング工程後の断面を示す図である。前述の通り、その後、ｐ型電極２１２を形成し、半導体受光素子が製造される（図５Ａ）。図４に示すフォトレジスト３００のマスクパターンのうち、内部の円形状の領域に対応する領域の下側に位置する反射膜２１１が、図５Ａに示す通り、図５Ａの下側から入射する光を、半導体多層２２０の内部に配置される光吸収層へ反射することとなる。ここで、反射膜２１１の当該領域を反射主領域とする。反射膜２１１の反射主領域は、ｐ型電極２１２の接合部の外方に位置する反射膜の領域とは、隔離されている。
【０００９】
なお、半導体受光素子の感度を上げるために、半導体受光素子に入射する光をより光吸収層で吸収するのが望ましく、等方性の観点より、反射膜２１１の反射主領域は、円形状をしているのが一般的である。さらに、反射膜２１１の反射主領域の周縁を囲む円環形状の領域が除去され、その結果、ｐ型電極２１２の接合部の断面も、環形状をしているのが、一般的である。
【００１０】
しかし、特に、図５Ａに示す半導体受光素子のように、半導体多層２２０の上面の直径が小さくなっている場合、フォトレジスト３００のマスクパターンの設計にも制限が増えることとなる。
【００１１】
図４に示すフォトレジスト３００のマスクパターンの形状のうち、内部の円形状の領域の直径を十分にとることが出来なかったり、内部の円形状の直径に対して、図４に白色で示す環形状の領域の幅（内径と外径の差）を大きく取らざるを得ないなどの条件下において、フォトリソグラフィ技術による露光量が多くなると、内部のフォトレジスト３００が消失してしまう場合がある。また、エッチング工程において、内部のフォトレジスト３００が消失してしまう場合もあり得る。
【００１２】
図６Ａは、従来技術の製造方法によって異常に製造される半導体受光素子の断面の一例を示す模式図である。図６Ｂは、図６Ａに示す半導体受光素子が製造される工程中、フォトレジスト３００のマスクパターン形成工程後の断面を示す図であり、図６Ｃは、エッチング工程後の断面を示す図である。
【００１３】
図６Ｂに示す通り、内部のフォトレジスト３００が消失しており、図６Ｃに示す通り、エッチング工程によって、円環状ではなく、円形状のスルーホールが形成される。その後、図６Ａに示す通り、ｐ型電極２１２を形成し、半導体受光素子が製造される。
【００１４】
図６Ａに示す通り、ｐ型電極２１２の下面は、入射する光の一部を反射するものの、反射率は、反射膜２１１と比較して低いために、光吸収層へ反射される光の量が低減し、半導体受光素子としての受光感度が低下してしまう。
【００１５】
これに対して、内部の円形状の領域にあるフォトレジスト３００の消失を考慮して、図４に白色で示す環形状の領域の幅を小さくせざるを得ない条件下において、フォトリソグラフィ技術による露光量が少なくなると、フォトレジスト３００のマスクパターンが十分に形成されず、その結果、スルーホールが十分に形成されなくなる場合がある。
【００１６】
図７Ａは、従来技術の製造方法によって異常に製造される半導体受光素子の断面の他の一例を示す模式図である。図７Ｂは、図７Ａに示す半導体受光素子が製造される工程中、フォトレジスト３００のマスクパターン形成工程後の断面を示す図であり、図７Ｃは、エッチング工程後の断面を示す図である。
【００１７】
図７Ｂに示す通り、フォトレジスト３００のマスクパターンが形成されず、反射膜２１１の上面全域にフォトレジスト３００が形成されており、図７Ｃに示す通り、エッチング工程によって、スルーホールが形成されていない。その後、図７Ａに示す通り、ｐ型電極２１２を形成し、半導体受光素子が製造される。
【００１８】
図７Ａに示す通り、ｐ型電極２１２は、半導体多層２２０と電気的に接続しておらず、半導体多層２２０の内部に、所望の電界を印加することが出来ないため、半導体受光素子として機能することが出来なくなってしまう。
【００１９】
本発明は、上記課題に鑑みてなされたものであり、半導体受光素子の電極と半導体層の電気的接続を確保しつつ、安定的に製造されることにより、歩留まりが向上される半導体受光素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
（１）上記課題を解決するために、本発明に係る半導体受光素子は、半導体基板と、前記半導体基板に積層されるとともに、上面部を有する半導体層と、前記半導体層の前記上面部を覆って形成されるとともに、反射主領域を有する反射膜と、前記反射膜の上面の少なくとも一部を覆って形成されるとともに、前記反射膜を貫いて延び前記半導体層の前記上面部と接する接合部を有する上部電極と、を備え、前記半導体基板の前記半導体層側とは反対側から入射する光を検出する半導体受光素子であって、前記上部電極の前記接合部は、前記反射膜の前記反射主領域の周縁の一部を囲い、前記反射主領域は、前記反射膜のうち、前記接合部の外方に位置する領域と連なっており、前記接合部が前記反射膜を貫いている領域は、前記上部電極から前記半導体層への電気的な導通をするために前記反射膜に形成されるスルーホールである、ことを特徴とする。
【００２１】
（２）上記（１）に記載の半導体受光素子であって、前記反射膜の前記反射主領域は、円形状であり、前記上部電極の前記接合部の前記反射主領域の周縁に接する断面は、前記円形状の周縁の外方に形成される環状形状から、前記円形状の周縁の一または複数の箇所から外方に亘る領域を除いた形状であってもよい。
【００２２】
（３）上記（２）に記載の半導体受光素子であって、前記接合部の前記断面は、前記円形状の周縁の一又は複数の箇所には、前記円形状の周縁の一箇所と、前記円形状の中心に対して反対側に位置する前記円形状の周縁の一箇所とを含んでいてもよい。
【００２３】
（４）本発明に係る半導体受光素子の製造方法は、半導体基板に、上面部を有する半導体層を積層する工程と、反射主領域を有する反射膜を、前記半導体層の前記上面部を覆って形成する工程と、前記反射膜の上面にレジストを形成する工程と、前記レジストのうち、前記反射主領域の周縁を囲う領域の一部の上側に位置する領域を除去する工程と、前記反射膜のうち、前記反射主領域の周縁を囲う領域の一部の上側に位置する領域を除去することでスルーホールを形成する工程と、上部電極を、前記反射膜のうち除去された前記領域に形成される接合部を含んで、前記反射膜の上面の少なくとも一部を覆って形成する工程と、を含む、前記半導体基板の前記半導体層側とは反対側から入射する光を検出する半導体受光素子の製造方法であってもよい。
【００２４】
（５）上記（４）に記載の半導体受光素子の製造方法であって、前記反射膜の前記反射主領域を、円形状とし、前記反射主領域の周縁を囲う領域の一部とは、前記円形状の周縁の外方に形成させる環形状から、前記円形状の周縁の一又は複数の箇所から外方に亘る領域を除いた形状としてもよい。
【００２５】
（６）上記（５）に記載の半導体受光素子の製造方法であって、前記反射主領域の周縁
を囲う領域の一部とは、前記円形状の周縁の外方に形成される環状形状から、前記円形状
の周縁の一又は複数の箇所に、前記円形状の周縁の一箇所と、前記円形状の中心に対して
反対側に位置する前記円形状の周縁の一箇所とを含んでいてもよい。
（７）本発明に係る半導体受光素子は、半導体基板と、前記半導体基板に積層されるとともに、上面部を有する半導体層と、前記半導体層の前記上面部を覆って形成されるとともに、反射主領域を有する反射膜と、前記反射膜の上面の少なくとも一部を覆って形成される上部電極と、を備え、前記反射膜には、前記反射主領域を囲むようにスルーホールが形成されており、前記反射膜は、前記スルーホールによって囲まれた内側の前記反射主領域と、前記スルーホールの外側の領域とが部分的に繋がる形状であり、前記上部電極と前記半導体層は、前記スルーホールを介して導通していてもよい。
（８）上記（７）に記載の半導体受光素子であって、前記反射主領域は円形状であり、前記スルーホールは、一部が途切れている円環状であり、前記反射膜は、前記スルーホールの前記途切れている一部で、前記スルーホールによって囲まれた内側の前記反射主領域と、前記スルーホールの外側の領域とが部分的に繋がる形状であってもよい。
【発明の効果】
【００２６】
本発明によれば、半導体受光素子の電極と半導体層の電気的接続を確保しつつ、安定的に製造されることにより、歩留まりが向上される半導体受光素子及びその製造方法が提供される。
【図面の簡単な説明】
【００２７】
【図１Ａ】本発明の実施形態に係る裏面入射型アバランシェホトダイオードをサブマウントに実装した組立完成品の全体斜視図である。
【図１Ｂ】本発明の実施形態に係る裏面入射型アバランシェホトダイオードをサブマウントに実装した組立完成品の上面図である。
【図２】本発明の実施形態に係る裏面入射型アバランシェホトダイオードの構造を示す断面図である。
【図３Ａ】本発明の第１の実施形態に製造方法に係るフォトレジスト３００のマスクパターンを示す図である。
【図３Ｂ】本発明の第２の実施形態に製造方法に係るフォトレジスト３００のマスクパターンを示す図である。
【図３Ｃ】本発明の第３の実施形態に製造方法に係るフォトレジスト３００のマスクパターンを示す図である。
【図３Ｄ】本発明の第４の実施形態に製造方法に係るフォトレジスト３００のマスクパターンを示す図である。
【図４】従来技術の製造方法に係るフォトレジストのマスクパターンを示す図である。
【図５Ａ】従来技術の製造方法によって正常に製造される半導体受光素子の断面を示す模式図である。
【図５Ｂ】図５Ａに示す半導体受光素子が製造される工程中、フォトレジストのマスクパターン形成工程後の断面を示す図である。
【図５Ｃ】図５Ａに示す半導体受光素子が製造される工程中、エッチング工程後の断面を示す図である。
【図６Ａ】従来技術の製造方法によって異常に製造される半導体受光素子の断面の一例を示す模式図である。
【図６Ｂ】図６Ａに示す半導体受光素子が製造される工程中、フォトレジストのマスクパターン形成工程後の断面を示す図である。
【図６Ｃ】図６Ａに示す半導体受光素子が製造される工程中、エッチング工程後の断面を示す図である。
【図７Ａ】従来技術の製造方法によって異常に製造される半導体受光素子の断面の一例を示す模式図である。
【図７Ｂ】図７Ａに示す半導体受光素子が製造される工程中、フォトレジストのマスクパターン形成工程後の断面を示す図である。
【図７Ｃ】図７Ａに示す半導体受光素子が製造される工程中、エッチング工程後の断面を示す図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施形態に係る半導体受光素子及びその製造方法について、図面を参照しながら以下に説明する。ただし、以下に示す図は、あくまで、各実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。
【００２９】
［第１の実施形態］
本発明の第１の実施形態に係る半導体受光素子について説明する。本発明の第１の実施形態に係る半導体受光素子は、裏面入射型アバランシェホトダイオード（Avalanche Photodiode：以下、ＡＰＤと記す）である。
【００３０】
図１Ａは、当該実施形態に係る裏面入射型ＡＰＤをサブマウントに実装した組立完成品の全体斜視図であり、図１Ｂは、組立完成品の上面図である。
【００３１】
図１Ａ及び図１Ｂに示す通り、当該裏面入射型ＡＰＤが、ＡＰＤ素子１０１として、窒化アルミニウム製のサブマウント１０２に搭載されている。サブマウント１０２には、ｐ型電極パターン１０３及びｎ型電極パターン１０４が形成されている。ｐ型電極パターン１０３は、ＡＰＤ素子１０１の上部電極であるｐ型電極２１２（図示せず）と、ｎ型電極パターン１０４は、ＡＰＤ素子１０１のｎ型電極（図示せず）と接続されている。
【００３２】
図２は、当該実施形態に係る裏面入射型ＡＰＤの構造を示す断面図である。例えば、図１ＢのＡＡ断面図の主要部を表している。ｎ型ＩｎＰ基板２０１の上面に、ｎ型ＩｎＡｌＡｓバッファ層２０２、ｎ型ＩｎＡｌＡｓ増倍層２０３、ｐ型ＩｎＡｌＡｓ電界調整層２０４、ｐ型ＩｎＧａＡｓ光吸収層２０５、ｐ型ＩｎＡｌＧａＡｓキャップ層２０６、ｐ型ＩｎＧａＡｓコンタクト層２０７が、順に形成されており、半導体多層２２０が形成されている。ここで、ｐ型ＩｎＧａＡｓ光吸収層２０５とｎ型ＩｎＡｌＡｓ増倍層２０３の間に配置されるｐ型ＩｎＡｌＡｓ電界調整層２０４の濃度は適切に調整されており、ｐ型ＩｎＧａＡｓ光吸収層２０５及びｎ型ＩｎＡｌＡｓ増倍層２０３に、それぞれ所望の電界が印加されることが可能となっている。
【００３３】
半導体多層２２０の断面のうち、積層方向に垂直な断面は円形状をしており、半導体多層２２０は、ｎ型ＩｎＰ基板２０１から上方に進むにつれて、断面の直径が小さくなるメサ構造となっている。ｐ型ＩｎＡｌＡｓ電界調整層２０４は、メサ構造中心部が周辺部より厚くなっている構造を有し、これによりエッジ降伏が抑制される。
【００３４】
すなわち、ｐ型ＩｎＡｌＡｓ電界調整層２０４の層の途中から、図中上方向（積層方向）に沿って、ｐ型ＩｎＧａＡｓ光吸収層２０５、ｐ型ＩｎＡｌＧａＡｓキャップ層２０６、ｐ型ＩｎＧａＡｓコンタクト層２０７と、断面の直径が徐々に小さくなっており、これを第１メサ構造２０８とする。第１メサ構造２０８の周囲に、埋め込み層２０９が形成されており、ｎ型ＩｎＰ基板２０１の層の途中から、図中上方向（積層方向）に沿って、ｎ型ＩｎＡｌＡｓバッファ層２０２、ｎ型ＩｎＡｌＡｓ増倍層２０３、ｐ型ＩｎＡｌＡｓ電界調整層２０４の層の途中までと、さらに、埋め込み層２０９と、断面の直径が徐々に小さくなっており、これを第２メサ構造２１０とする。図２には、第１メサ構造２０８が太線にて、第２メサ構造２１０が破線にて、示されている。
【００３５】
半導体多層２２０及び埋め込み層２０９、すなわち、第２メサ構造２１０の表面全体に、絶縁性の反射膜２１１が形成されているが、反射膜２１１の上面のうち、後述する形状が除去されてスルーホールを形成している。反射膜２１１は、ｎ型ＩｎＰ基板２０１の裏面から入射した光を、半導体多層２２０へ反射する役割の他に、半導体多層２２０や埋め込み層２０９を保護する役割も担っている。
【００３６】
さらに、上部電極であるｐ型電極２１２が、反射膜２１１の上面の少なくとも一部を覆って形成されており、ｐ型電極２１２は、半導体多層２２０の最上層であるｐ型ＩｎＧａＡｓコンタクト層２０７と、電気的に接続されている。なお、ｐ型電極２１２のうち、スルーホールに形成される部分を接合部とする。ｐ型電極２１２は、反射膜２１１の上面の少なくとも一部を覆って形成される部分から、接合部が反射膜２１１を貫いて延びており、接合部の下面は、ｐ型ＩｎＧａＡｓコンタクト層２０７の上面と接している。
【００３７】
図２の図中下側から上側へ、すなわち、ｎ型ＩｎＰ基板２０１の裏面から当該裏面入射型ＡＰＤの内部へ、光が入射し、その光の一部は、ｐ型ＩｎＧａＡｓ光吸収層２０５に吸収され、また、半導体多層２２０を透過した光の一部は、反射膜２１１若しくはｐ型電極２１２の接合部の下面に反射し、さらに、その光の一部が、ｐ型ＩｎＧａＡｓ光吸収層２０５に吸収される。ｐ型ＩｎＧａＡｓ光吸収層２０５において吸収される光の光電変換により発生する電子は、半導体多層２２０に印加される電界により加速され、ｎ型ＩｎＡｌＡｓ増倍層２０３を通過する。その際に、ｎ型ＩｎＡｌＡｓ増倍層２０３において、アバランシェ増倍作用によりキャリアの増倍が行われ、電流として検出される。
【００３８】
本発明の特徴は、反射膜２１１の上面の形状及び上部電極であるｐ型電極２１２の接合部の形状にある。
【００３９】
図３Ａは、当該実施形態に係る製造方法におけるフォトレジスト３００のマスクパターンを示す図である。詳細については後述するが、製造工程において、第２メサ構造２１０の上面及び斜面の表面全域に、反射膜２１１が形成され、反射膜２１１の表面全域に、フォトレジスト３００が塗布される。そして、フォトリソグラフィ技術により、図３Ａに白色で示すそれぞれほぼ半円環形状である２つの領域を露光し、当該領域のフォトレジスト３００を除去することにより、図３Ａに示すフォトレジスト３００のみを残存し、マスクパターンが形成される。図３Ａに示すフォトレジスト３００をマスクとして、エッチング工程により、図３Ａに白色で示すそれぞれほぼ半円環形状である２つの領域にある反射膜２１１を除去し、スルーホールが形成される。スルーホールに形成されるのが、ｐ型電極２１２の接合部である。ここで、エッチング工程とは、ウェットエッチング若しくはドライエッチング又はその両方のいずれであってもよい。
【００４０】
すなわち、図３Ａに示すフォトレジスト３００のマスクパターンは、第２メサ構造２１０の上面に形成される反射膜２１１の形状に対応しており、図３Ａに白色で示すそれぞれほぼ半円環形状である２つの領域の形状は、ｐ型電極２１２の接合部の断面の形状に対応している。
【００４１】
図３Ａに示す白色で示すほぼ半円環形状である２つの領域に囲まれる円形状の領域に対応する反射膜２１１の領域が、反射主領域である。当該裏面入射型ＡＰＤの裏面から入射し、反射膜２１１で反射した後、ｐ型ＩｎＧａＡｓ光吸収層２０５に吸収される光の多くが、反射膜２１１のうち、反射主領域で反射されている。
【００４２】
ｐ型電極２１２の接合部は、反射膜２１１の反射主領域の周縁の一部を囲っている。そして、反射膜２１１の反射主領域は、図３Ａに示す白色に示す２つの領域の端部の間にそれぞれ位置する領域に対応する反射膜２１１の領域（連結領域）を介して、ｐ型電極２１２の接合部の外方に位置する反射膜２１１の領域と連なっている。とくに、ｐ型電極２１２の接合部の断面は、反射膜２１１の反射主領域の周縁の外方に形成される環状形状から、反射主領域の周縁の一箇所と、反射主領域の中心に対して反対側に位置する反射主領域の周縁の一箇所から外方に亘る領域が取り除かれている。すなわち、反射主領域の周縁の当該二箇所を結ぶ領域に、反射主領域の中心が含まれている。
【００４３】
当該実施形態に係る裏面入射型ＡＰＤの反射膜２１１及びｐ型電極２１２の接合部が、図３Ａに示すフォトレジスト３００のマスクパターンに対応する形状をしていることにより、ｐ型電極２１２とｐ型ＩｎＧａＡｓコンタクト層２０７の電気的な接続を確保しつつ、製造工程において反射膜２１１の反射主領域が消失されることを抑制される。その結果、安定的に当該実施形態に係る裏面入射型ＡＰＤの製造をすることが出来、歩留まりが向上する。また、安定的に反射膜２１１の反射主領域が形成されるので、反射膜２１１の形状やｐ型電極２１２の接合部の形状に設計の自由度が増す。すなわち、半導体多層２２０も上面の直径が小さい素子の製造においても、フォトレジスト３００のマスクパターンの設計における制限を抑制することが出来る。
【００４４】
当該実施形態に係る裏面入射型ＡＰＤの反射膜２１１の形状は、反射主領域の中心を通り、図３Ａの横方向に沿って、反射主領域と、外方に位置する領域とが、反射主領域の両側にある連結領域を介して、連なっている。すなわち、反射主領域と、外方に位置する領域とが、反射主領域の中心を通る直線上にある二箇所の連結領域によって、連なっている。
【００４５】
それゆえ、入射する光の光軸調整（アライメント）がより正確にすることが出来る。例えば、光が光ファイバー線により入射される場合を考える。図１Ａの組立完成品の下面（図示せず）に配置される入力部に、光ファイバー線が接続される。この場合、光ファイバー線に沿って、光ファイバー線の断面の中心を貫く直線（以下、光軸と記す）が、当該裏面入射型ＡＰＤの反射膜２１１の反射主領域の中央を貫いているのが望ましい。この場合、裏面入射型ＡＰＤに対する光ファイバー線の位置を調整することになる。
【００４６】
従来技術に係る半導体受光素子の場合、反射膜２１１の反射主領域の周縁のすべてをｐ型電極２１２の接合部が囲っている。それゆえ、一定量の光を出射する光ファイバー線を、反射主領域の中央を貫く直線に沿って動かす場合、光ファイバ線の光軸が反射主領域の中心を貫くとき、半導体受光素子の受光感度は最も大きく、中心から離れるにつれて、受光感度は小さくなり、光軸がｐ型電極２１２の接合部を貫く時、受光感度はさらに小さくなり、光軸がｐ型電極２１２の接合部の外方を貫く時、受光感度は再び大きくなる。すなわち、受光感度は、反射主領域の中央から外側に向けて徐々に小さく変化するが、ｐ型電極２１２の接合部付近で、小さいピーク（肩）が生じてしまうので、光ファイバー線の光軸調整（アライメント）が非常に困難である。
【００４７】
これに対して、当該実施形態に係る裏面入射型ＡＰＤの場合、反射膜２１１は、反射主領域の中心を通り、図３Ａの横方向に沿って、両側に連なっている。それゆえ、この方向に沿って、光ファイバー線の光軸調整を行う場合、受光感度は、反射主領域の中央から外側に向けて、徐々に小さく変化するが、従来技術においてみられるｐ型電極２１２の接合部付近に対応する小さいピーク（肩）は抑制されているので、光ファイバー線の光軸調整（アライメント）がより正確に行うことが出来る。また、光ファイバー線の光軸調整において、ｐ型電極２１２の接合部付近に対応する小さいピーク（肩）が観測されたとすると、図３Ａの中央を通り、図３Ａの横方向に沿う直線から、光軸が外れていることがわかる。
【００４８】
以下、当該実施形態に係る裏面入射型ＡＰＤの製造方法について、説明する。
【００４９】
図２に示す通り、ｎ型ＩｎＰ基板２０１に、分子線エピタキシャル成長法を用いて、順に、ｎ型ＩｎＡｌＡｓバッファ層２０２、ｎ型ＩｎＡｌＡｓ増倍層２０３、ｐ型ＩｎＡｌＡｓ電界調整層２０４、ｐ型ＩｎＧａＡｓ光吸収層２０５、ｐ型ＩｎＡｌＧａＡｓキャップ層２０６、ｐ型ＩｎＧａＡｓコンタクト層２０７を、形成する。
【００５０】
その後、さらに上部に、円形のハードマスクが形成され、ｐ型ＩｎＧａＡｓコンタクト層２０７、ｐ型ＩｎＡｌＧａＡｓキャップ層２０６、ｐ型ＩｎＧａＡｓ光吸収層２０５およびｐ型ＩｎＡｌＡｓ電界調整層２０４の層の途中まで、エッチングを施すことにより、第１メサ構造２０８を形成する。前述の通り、第１メサ構造２０８は、図２において、太線にて示されている。
【００５１】
次に、有機金属気相エピタキシャル（Metal Organic VaporPhase Epitaxy：以下、ＭＯＶＰＥと記す）法を用いて、第１メサ構造２０８の周囲に、Ｆｅが添加されたＩｎＰからなる埋め込み層２０９を、ｐ型ＩｎＧａＡｓコンタクト層２０７の上面の高さまで成長させ、その後、ハードマスクを除去する。
【００５２】
さらに、ｐ型ＩｎＧａＡｓコンタクト層２０７、埋め込み層２０９の上部に、第１メサ構造２０８よりも径の大きい直径の円形の平面パターンを有するフォトレジストが形成され、このフォトレジストをマスクとして、埋め込み層２０９、ｐ型ＩｎＡｌＡｓ電界調整層２０４、ｎ型ＩｎＡｌＡｓ増倍層２０３、ｎ型ＩｎＡｌＡｓバッファ層２０２およびｎ型ＩｎＰ基板２０１の層の途中まで、Ｂｒ系エッチング液により、エッチングを施す。以上の工程により、第１メサ構造２０８の周囲に、第２メサ構造２１０が形成される。第２メサ構造２１０は、第１メサ構造２０８に対して同心円状の平面パターンを有している。なお、前述の通り、第２メサ構造２１０は、図２において、破線にて示されている。
【００５３】
そして、フォトレジストを除去した後、ｎ型ＩｎＰ基板２０１の表面全体に絶縁性の反射膜２１１を成膜する。反射膜２１１は、ＳｉＮ層とＳｉＯ２層とで構成される。反射膜２１１の表面にフォトレジスト３００を塗布した後、フォトリソグラフィ技術によって、半導体多層２２０の上方に、図３Ａに示すフォトレジスト３００のマスクパターンを、第２メサ構造２１０の外側に位置するｎ型ＩｎＰ基板２０１の上面に、ｎ型電極（図示せず）との接続のためのマスクパターン（図示せず）を、形成する。さらに、フォトレジスト３００をマスクとして、エッチング工程により、反射膜２１１の一部を除去し、ｐ型ＩｎＧａＡｓコンタクト層２０７の上面の一部と、ｎ型ＩｎＰ基板２０１の上面の一部（図示せず）に、スルーホールを形成する。前述の通り、エッチング工程とは、ウェットエッチング若しくはドライエッチング又はその両方のいずれであってもよい。
【００５４】
さらに、ｐ型ＩｎＧａＡｓコンタクト層２０７と接続されるｐ型電極２１２と、ｎ型ＩｎＰ基板２０１に接続されるｎ型電極とを形成する。蒸着法によって、順に、チタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）を積層し、フォトリソグラフィ技術でパターニングすることによって、これら電極を形成する。反射膜２１１の上面にｐ型電極２１２が形成されることにより、反射膜２１１のうち上側にｐ型電極２１２が形成される領域は、鏡（ミラー）としての機能がさらに強化される。また、ｐ型電極２１２の接合部の下面も、鏡（ミラー）として機能する。
【００５５】
次に、ｎ型ＩｎＰ基板２０１の裏面、すなわち、図２の図中下側の面に、ＳｉＮからなる反射防止膜２１３を形成し、ウエハ工程が完成する。最後に、このウエハを、素子毎に分割され、当該裏面入射型ＡＰＤが製造される。
【００５６】
さらに、窒化アルミニウム製のサブマウント１０２に、蒸着法によって、順に、Ｔｉ、Ｐｔ、Ａｕを積層して、フォトリソグラフィ技術でパターニングすることにより、ｐ型電極パターン１０３及びｎ型電極パターン１０４を形成する。ｐ型電極パターン１０３の一端及びｎ型電極パターン１０４の一端に、当該裏面入射型ＡＰＤであるＡＰＤ素子１０１のそれぞれｐ型電極２１２及びｎ型電極の位置に合わせて、ＡｕＳｎはんだ蒸着パターンを形成する。そして、適切な荷重と温度を加え、ｐ型電極パターン１０３とｐ型電極２１２と、ｎ型電極パターン１０４とｎ型電極とを、同時にはんだ接続することにより、組立完成品が製造される。
【００５７】
前述の通り、図３Ａに示すフォトレジスト３００のマスクパターンを用いて、反射膜２１１にエッチングを施すことにより、反射主領域にある反射膜２１１の消失を抑制することが出来る。当該製造方法により、安定的に当該実施形態に係る裏面入射型ＡＰＤの製造をすることが出来、歩留まりが向上される。また、当該製造方法により、反射膜２１１の形状やｐ型電極２１２の接合部の形状に設計の自由度が増すこととなる。
【００５８】
［第２の実施形態］
本発明の第２の実施形態に係る半導体受光素子は、裏面入射型ＡＰＤであって、当該実施形態に係る裏面入射型ＡＰＤの基本的な構成は、第１の実施形態に係る裏面入射型ＡＰＤの構成と同じである。当該実施形態に係る裏面入射型ＡＰＤは、反射膜２１１の上面の形状及び上部電極であるｐ型電極２１２の接合部の形状が、第１の実施形態に係る裏面入射型ＡＰＤと異なっている。
【００５９】
図３Ｂは、当該実施形態に係る製造方法におけるフォトレジスト３００のマスクパターンを示す図である。前述の通り、図に示すフォトレジスト３００のマスクパターンは、第２メサ構造２１０の上面に形成される反射膜２１１の形状に対応しており、図３Ｂに白色で示すそれぞれ、ほぼ四分円環形状である４つの領域の形状は、ｐ型電極２１２の接合部の断面の形状に対応している。
【００６０】
第１の実施形態に係る裏面入射型ＡＰＤの反射膜２１１において、反射主領域と、外方に位置する領域とが、二箇所の連結領域によって連なっているのに対して、第２の実施形態に係る裏面入射型ＡＰＤの反射膜２１１は、反射主領域と、外方に位置する領域とが、四箇所の連結領域によって連なっている。
【００６１】
反射主領域が、外方に位置する領域と四箇所の連結領域と連なっていることにより、より安定的に、反射膜２１１の形成をすることが出来る。また、これら四箇所の連結領域は、反射主領域の中心を通る異なる２本の直線上にあるそれぞれ２対の連結領域となっており、入射する光の光軸調整を、第１の実施形態に係る裏面入射型ＡＰＤより、さらに正確にすることが出来る。
【００６２】
［第３の実施形態］
本発明の第３の実施形態に係る半導体受光素子は、裏面入射型ＡＰＤであって、同様に、反射膜２１１の上面の形状及び上部電極であるｐ型電極２１２の接合部の形状が、第１の実施形態に係る裏面入射型ＡＰＤと異なっている。
【００６３】
図３Ｃは、当該実施形態に係る製造方法におけるフォトレジスト３００のマスクパターンを示す図である。同様に、反射膜２１１の形状は、当該マスクパターンに対応しており、反射主領域と、外方に位置する領域とが、１箇所の連結領域によって連なっている。また、これに対応して、ｐ型電極２１２の接合部の断面の形状は、Ｃ字形状をしている。
【００６４】
当該実施形態に係る裏面入射型ＡＰＤは、第１及び第２の実施形態に係る裏面入射型ＡＰＤと比較して、ｐ型電極２１２とｐ型ＩｎＧａＡｓコンタクト層２０７との電気的接続を重視する構造となっており、その上で、連結領域により、製造工程における反射主領域の消失を抑制し、反射膜２１１を安定的に形成することが出来る。
【００６５】
［第４の実施形態］
本発明の第４の実施形態に係る半導体受光素子は、裏面入射型ＡＰＤであって、同様に、反射膜２１１の上面の形状及び上部電極であるｐ型電極２１２の接合部の形状が、第１の実施形態に係る裏面入射型ＡＰＤと異なっている。
【００６６】
図３Ｄは、当該実施形態に係る製造方法におけるフォトレジスト３００のマスクパターンを示す図である。第１乃至第３の実施形態に係る裏面入射型ＡＰＤの反射膜２１１の反射主領域の形状は円形状であったが、これに限定されることはない。図３Ｄに示すフォトレジスト３００のマスクパターンに対応する反射膜２１１の反射主領域の形状は正六角形をしており、反射主領域は、外方に位置する領域と、二箇所の連結領域によって連なっている。
【００６７】
当該実施形態に係る裏面入射型ＡＰＤにおいても、二箇所の連結領域により、より安定的に、反射膜２１１の形成をすることが出来る。また、第１の実施形態に係る裏面入射型ＡＰＤと同様に、入射する光の光軸調整をより正確にすることが出来る。
【００６８】
このように、反射膜２１１の反射主領域の形状は、円形状に限定されることはなく、六角形や八角形などであってもよいが、半導体受光素子の受光感度の等方性の観点からは、正ｎ角形が望ましく、また、ｎがより大きな数であるｎ角形が望ましい。
【００６９】
反射主領域の形状が、ｎが偶数である正ｎ角形であるばあいは、円形状である場合と同様に、反射主領域の周縁のうち、向かい合う二つの辺の一部に、それぞれ連結領域があり、これら二箇所を結ぶ領域に、正ｎ角形の中心が含まれているならば、入射する光の光軸調整をより正確にすることが出来る。
【００７０】
なお、本発明に係る半導体受光素子は、上記実施形態に係る裏面入射型ＡＰＤに限定されるものではない。埋め込み層２０９を有していない一重のメサ構造をとる裏面入射型ＡＰＤであってもよいし、また、メサ構造を有しておらず、半導体多層２２０の各層の断面が等しい場合であってもよい。また、裏面入射型ｐｉｎフォトダイオードであってもよいし、その他の半導体受光素子であってもよい。
【符号の説明】
【００７１】
１０１  ＡＰＤ素子、１０２  サブマウント、１０３  ｐ型電極パターン、１０４  ｎ型電極パターン、２０１  ｎ型ＩｎＰ基板、２０２  ｎ型ＩｎＡｌＡｓバッファ層、２０３  ｎ型ＩｎＡｌＡｓ増倍層、２０４  ｐ型ＩｎＡｌＡｓ電界調整層、２０５  ｐ型ＩｎＧａＡｓ光吸収層、２０６  ｐ型ＩｎＡｌＧａＡｓキャップ層、２０７  ｐ型ＩｎＧａＡｓコンタクト層、２０８  第１メサ構造、２０９  埋め込み層、２１０  第２メサ構造、２１１  反射膜、２１２  ｐ型電極、２１３  反射防止膜、２２０  半導体多層、３００  フォトレジスト。
【図１Ａ】
0005394966.tif 000002
【図１Ｂ】
0005394966.tif 000003
【図２】
0005394966.tif 000004
【図３Ａ】
0005394966.tif 000005
【図３Ｂ】
0005394966.tif 000006
【図３Ｃ】
0005394966.tif 000007
【図３Ｄ】
0005394966.tif 000008
【図４】
0005394966.tif 000009
【図５Ａ】
0005394966.tif 000010
【図５Ｂ】
0005394966.tif 000011
【図５Ｃ】
0005394966.tif 000012
【図６Ａ】
0005394966.tif 000013
【図６Ｂ】
0005394966.tif 000014
【図６Ｃ】
0005394966.tif 000015
【図７Ａ】
0005394966.tif 000016
【図７Ｂ】
0005394966.tif 000017
【図７Ｃ】
0005394966.tif 000018