(57)【特許請求の範囲】
【請求項１】
入力された高周波信号を分岐する分岐部と、
この分岐部からの一方の出力信号を増幅するキャリア増幅器と、
このキャリア増幅器からの増幅信号の全域成分を通過させおよびこの増幅信号の位相をシフトさせる特性を有する第１フィルタ回路と、
この第１フィルタ回路に対して並列に前記分岐部に接続されこの分岐部からの他方の出力信号の全域成分を通過させおよびこの出力信号の位相をシフトさせる特性を有する第２フィルタ回路と、
この第２フィルタ回路からの出力信号を増幅するピーク増幅器と、
このピーク増幅器からの増幅信号および前記第１フィルタ回路からの出力信号を合成する合成部と、を備え、
前記第１フィルタ回路および前記第２フィルタ回路のうちの少なくとも何れか一方は集中定数素子により構成され、
前記第１フィルタ回路は、
前記増幅信号の高域周波数成分を通過させる第１高域通過フィルタと、
この第１高域通過フィルタの入出力端子間に並列に接続され、前記増幅信号の低域周波数成分を通過させる第１低域通過フィルタとを備えたドハティ回路。
【請求項２】
入力された高周波信号を分岐する分岐部と、
この分岐部からの一方の出力信号を増幅するキャリア増幅器と、
このキャリア増幅器からの増幅信号の全域成分を通過させおよびこの増幅信号の位相をシフトさせる特性を有する第１フィルタ回路と、
この第１フィルタ回路に対して並列に前記分岐部に接続されこの分岐部からの他方の出力信号の全域成分を通過させおよびこの出力信号の位相をシフトさせる特性を有する第２フィルタ回路と、
この第２フィルタ回路からの出力信号を増幅するピーク増幅器と、
このピーク増幅器からの増幅信号および前記第１フィルタ回路からの出力信号を合成する合成部と、を備え、
前記第１フィルタ回路および前記第２フィルタ回路のうちの少なくとも何れか一方は集中定数素子により構成され、
前記第２フィルタ回路は、
前記分岐部からの前記他方の出力信号の高域周波数成分を通過させる第２高域通過フィルタと、
この第２高域通過フィルタの入出力端子間に並列に接続され、前記他方の出力信号の低域周波数成分を通過させる第２低域通過フィルタとを備えたドハティ回路。
【請求項３】
入力された高周波信号を分岐する分岐部と、
この分岐部からの一方の出力信号を増幅するキャリア増幅器と、
このキャリア増幅器からの増幅信号の全域成分を通過させおよびこの増幅信号の位相をシフトさせる特性を有する第１フィルタ回路と、
この第１フィルタ回路に対して並列に前記分岐部に接続されこの分岐部からの他方の出力信号の全域成分を通過させおよびこの出力信号の位相をシフトさせる特性を有する第２フィルタ回路と、
この第２フィルタ回路からの出力信号を増幅するピーク増幅器と、
このピーク増幅器からの増幅信号および前記第１フィルタ回路からの出力信号を合成する合成部と、を備え、
前記第１フィルタ回路および前記第２フィルタ回路のうちの少なくとも何れか一方は集中定数素子により構成され、
前記第１フィルタ回路は、
前記増幅信号の高域周波数成分を通過させる第１高域通過フィルタと、
この第１高域通過フィルタの入出力端子間に並列に接続され、前記増幅信号の低域周波数成分を通過させる第１低域通過フィルタとを備え、
前記第２フィルタ回路は、
前記分岐部からの前記他方の出力信号の高域周波数成分を通過させる第２高域通過フィルタと、
この第２高域通過フィルタの入出力端子間に並列に接続され、前記他方の出力信号の低域周波数成分を通過させる第２低域通過フィルタとを備えたドハティ回路。
【請求項４】
入力された高周波信号を分岐する分岐部と、
この分岐部からの一方の出力信号を増幅するキャリア増幅器と、
このキャリア増幅器からの増幅信号の全域成分を通過させおよびこの増幅信号の位相をシフトさせる特性を有する第１フィルタ回路と、
この第１フィルタ回路に対して並列に前記分岐部に接続されこの分岐部からの他方の出力信号を増幅するピーク増幅器と、
このピーク増幅器からの増幅信号および前記第１フィルタ回路からの出力信号を合成する合成部と、を備え、
前記第１フィルタ回路は集中定数素子により構成され、
前記第１フィルタ回路は、
前記増幅信号の高域周波数成分を通過させる第１高域通過フィルタと、
この第１高域通過フィルタの入出力端子間に並列に接続され、前記増幅信号の低域周波数成分を通過させる第１低域通過フィルタとを備えたドハティ回路。
【請求項５】
入力された高周波信号を分岐する分岐部と、
この分岐部からの一方の出力信号を増幅するキャリア増幅器と、
このキャリア増幅器に対して並列に前記分岐部に接続されこの分岐部からの他方の出力信号の全域成分を通過させおよびこの出力信号の位相をシフトさせる特性を有する第２フィルタ回路と、
この第２フィルタ回路からの出力信号を増幅するピーク増幅器と、
このピーク増幅器からの増幅信号および前記キャリア増幅器からの増幅信号を合成する合成部と、を備え、
前記第２フィルタ回路は集中定数素子により構成され、
前記第２フィルタ回路は、
前記分岐部からの前記他方の出力信号の高域周波数成分を通過させる第２高域通過フィルタと、
この第２高域通過フィルタの入出力端子間に並列に接続され、前記他方の出力信号の低域周波数成分を通過させる第２低域通過フィルタとを備えたドハティ回路。
【請求項６】
前記第１フィルタ回路は信号位相を９０度シフトさせる請求項１〜３、４の何れかに記載のドハティ回路。
【請求項７】
前記第２フィルタ回路は信号位相を９０度シフトさせる請求項１〜３、５の何れかに記載のドハティ回路。
【請求項８】
前記第１フィルタ回路は前記キャリア増幅器の出力側の特性インピーダンス、位相シフト量および前記高周波信号の使用周波数によって複数の集中定数素子の素子定数を決めた請求項１〜３、４の何れかに記載のドハティ回路。
【請求項９】
前記第２フィルタ回路は前記ピーク増幅器の入力側の特性インピーダンス、位相シフト量および前記高周波信号の使用周波数によって複数の集中定数素子の素子定数を決めた請求項１〜３、５の何れかに記載のドハティ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
一実施形態はドハティ回路に関する。
【背景技術】
【０００２】
マイクロ波電力を増幅するドハティ増幅器が知られており、このドハティ増幅器は高い電力効率及び高い線形性を有する（例えば非特許文献１、２参照）。ドハティ増幅器は、Ａ級からＡＢ級ないしはＢ級にバイアスされたキャリア増幅器と、電流を抑えた状態即ちＣ級にバイアスされたピーク増幅器とを有する（例えば非特許文献３参照）。ドハティ増幅器は入力端子からの高周波信号を２分岐し、一方をキャリア増幅器に入力し、他方を１／４波長の伝送線路を伝播させてからピーク増幅器に入力する。ドハティ増幅器は、キャリア増幅器の後段に１／４波長の別の伝送線路を有し、この伝送線路を伝播した一方の信号と、ピーク増幅器から出力される他方の信号とを合成して出力する（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１６６１４１号公報
【特許文献２】特開２００３−１９８３２８号公報
【非特許文献】
【０００４】
【非特許文献１】Ｒ．Ｊ． ＭｃＭｏｒｒｏｗ、 Ｄ．Ｍ． Ｕｐｔｏｎ ａｎｄ Ｐ．Ｒ． Ｍａｌｏｎｅｙ、「Ｔｈｅ Ｍｉｃｒｏｗａｖｅ Ｄｏｈｅｒｔｙ Ａｍｐｌｉｆｉｅｒ」、 ＩＥＥＥ １９９４ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ， Ｖｏｌ． ３， ｐｐ． １６５３−１６５６．
【非特許文献２】Ｉ．Ｔａｋｅｎａｋａ ｅｔ ａｌ．, 「Ａ ２４０Ｗ Ｄｏｈｅｒｔｙ ＧａＡｓ ｐｏｗｅｒ ＦＥＴ Ａｍｐｌｉｆｉｅｒ ｗｉｔｈ Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ ａｎｄ Ｌｏｗ Ｄｉｓｔｏｒｔｉｏｎ ｆｏｒ Ｗ−ＣＤＭＡ Ｂａｓｅ Ｓｔａｔｉｏｎｓ」， ２００４ ＩＥＥＥ ＭＴＴ−Ｓ Ｉｎｔ． Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐ． Ｄｉｇｅｓｔ，ｐｐ． ５２５−５２８．
【非特許文献３】中山正敏、高木 直、「電力増幅器の低歪み・高効率化の手法」、三菱電機情報技術総合研究所、２００５年、ＭＷＥ２００４ Ｍｉｃｒｏｗａｖｅ Ｗｏｒｋｓｈｏｐ Ｄｉｇｅｓｔ，ｐｐ．５７５−５８４
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、波長λの高周波信号に対して９０度の位相差を与える伝送線路にはλ／４の線路長を持つ分布定数線路が使用されるため、ドハティ回路の回路規模が大きくなる。
【課題を解決するための手段】
【０００６】
このような課題を解決するため、一実施形態によれば、入力された高周波信号を分岐する分岐部と、この分岐部からの一方の出力信号を増幅するキャリア増幅器と、このキャリア増幅器からの増幅信号の全域成分を通過させおよびこの増幅信号の位相をシフトさせる特性を有する第１フィルタ回路と、この第１フィルタ回路に対して並列に前記分岐部に接続されこの分岐部からの他方の出力信号の全域成分を通過させおよびこの出力信号の位相をシフトさせる特性を有する第２フィルタ回路と、この第２フィルタ回路からの出力信号を増幅するピーク増幅器と、このピーク増幅器からの増幅信号および前記第１フィルタ回路からの出力信号を合成する合成部と、を備え、前記第１フィルタ回路および前記第２フィルタ回路のうちの少なくとも何れか一方は集中定数素子により構成され、前記第１フィルタ回路は、前記増幅信号の高域周波数成分を通過させる第１高域通過フィルタと、この第１高域通過フィルタの入出力端子間に並列に接続され、前記増幅信号の低域周波数成分を通過させる第１低域通過フィルタとを備えたドハティ回路が提供される。
別の一実施態様によれば、入力された高周波信号を分岐する分岐部と、この分岐部からの一方の出力信号を増幅するキャリア増幅器と、このキャリア増幅器からの増幅信号の全域成分を通過させおよびこの増幅信号の位相をシフトさせる特性を有する第１フィルタ回路と、この第１フィルタ回路に対して並列に前記分岐部に接続されこの分岐部からの他方の出力信号の全域成分を通過させおよびこの出力信号の位相をシフトさせる特性を有する第２フィルタ回路と、この第２フィルタ回路からの出力信号を増幅するピーク増幅器と、このピーク増幅器からの増幅信号および前記第１フィルタ回路からの出力信号を合成する合成部と、を備え、前記第１フィルタ回路および前記第２フィルタ回路のうちの少なくとも何れか一方は集中定数素子により構成され、前記第２フィルタ回路は、前記分岐部からの前記他方の出力信号の高域周波数成分を通過させる第２高域通過フィルタと、この第２高域通過フィルタの入出力端子間に並列に接続され、前記他方の出力信号の低域周波数成分を通過させる第２低域通過フィルタとを備えたドハティ回路が提供される。
別の一実施態様によれば、入力された高周波信号を分岐する分岐部と、この分岐部からの一方の出力信号を増幅するキャリア増幅器と、このキャリア増幅器からの増幅信号の全域成分を通過させおよびこの増幅信号の位相をシフトさせる特性を有する第１フィルタ回路と、この第１フィルタ回路に対して並列に前記分岐部に接続されこの分岐部からの他方の出力信号の全域成分を通過させおよびこの出力信号の位相をシフトさせる特性を有する第２フィルタ回路と、この第２フィルタ回路からの出力信号を増幅するピーク増幅器と、このピーク増幅器からの増幅信号および前記第１フィルタ回路からの出力信号を合成する合成部と、を備え、前記第１フィルタ回路および前記第２フィルタ回路のうちの少なくとも何れか一方は集中定数素子により構成され、前記第１フィルタ回路は、前記増幅信号の高域周波数成分を通過させる第１高域通過フィルタと、この第１高域通過フィルタの入出力端子間に並列に接続され、前記増幅信号の低域周波数成分を通過させる第１低域通過フィルタとを備え、前記第２フィルタ回路は、前記分岐部からの前記他方の出力信号の高域周波数成分を通過させる第２高域通過フィルタと、この第２高域通過フィルタの入出力端子間に並列に接続され、前記他方の出力信号の低域周波数成分を通過させる第２低域通過フィルタとを備えたドハティ回路が提供される。
【０００７】
また、別の一実施形態によれば、入力された高周波信号を分岐する分岐部と、この分岐部からの一方の出力信号を増幅するキャリア増幅器と、このキャリア増幅器からの増幅信号の全域成分を通過させおよびこの増幅信号の位相をシフトさせる特性を有する第１フィルタ回路と、この第１フィルタ回路に対して並列に前記分岐部に接続されこの分岐部からの他方の出力信号を増幅するピーク増幅器と、このピーク増幅器からの増幅信号および前記第１フィルタ回路からの出力信号を合成する合成部と、を備え、前記第１フィルタ回路は集中定数素子により構成され、前記第１フィルタ回路は、前記増幅信号の高域周波数成分を通過させる第１高域通過フィルタと、この第１高域通過フィルタの入出力端子間に並列に接続され、前記増幅信号の低域周波数成分を通過させる第１低域通過フィルタとを備えたドハティ回路が提供される。
【０００８】
また、別の一実施形態によれば、入力された高周波信号を分岐する分岐部と、この分岐部からの一方の出力信号を増幅するキャリア増幅器と、このキャリア増幅器に対して並列に前記分岐部に接続されこの分岐部からの他方の出力信号の全域成分を通過させおよびこの出力信号の位相をシフトさせる特性を有する第２フィルタ回路と、この第２フィルタ回路からの出力信号を増幅するピーク増幅器と、このピーク増幅器からの増幅信号および前記キャリア増幅器からの増幅信号を合成する合成部と、を備え、前記第２フィルタ回路は集中定数素子により構成され、前記第２フィルタ回路は、前記分岐部からの前記他方の出力信号の高域周波数成分を通過させる第２高域通過フィルタと、この第２高域通過フィルタの入出力端子間に並列に接続され、前記他方の出力信号の低域周波数成分を通過させる第２低域通過フィルタとを備えたドハティ回路が提供される。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係るドハティ回路のブロック図である。
【図２】（ａ）は第１の実施形態に係るドハティ回路に用いられる第１フィルタ回路の素子定数の一例を示す図であり、（ｂ）は第１フィルタ回路の振幅特性を示す図であり、（ｃ）は第１フィルタ回路のオールパスフィルタリング特性を説明するための図である。
【図３】第１の実施形態に係るドハティ回路の動作を説明するための図である。
【図４】従来例によるドハティ回路のブロック図である。
【図５】（ａ）は第１の実施形態の第１の変形例に係るドハティ回路のブロック図であり、（ｂ）は第１の実施形態の第２の変形例に係るドハティ回路のブロック図である。
【図６】（ａ）は第２の実施形態に係るドハティ回路のブロック図である。（ｂ）は第２の実施形態に係るドハティ回路に用いられる第１フィルタ回路の素子定数の一例を示す図である。
【図７】（ａ）は第２の実施形態の第１の変形例に係るドハティ回路のブロック図であり、（ｂ）は第２の実施形態の第２の変形例に係るドハティ回路のブロック図である。
【図８】第３の実施形態に係るドハティ回路のブロック図である。
【図９】第３の実施形態の変形例に係るドハティ回路のブロック図である。
【発明を実施するための形態】
【００１０】
以下、実施の形態に係るドハティ回路について、図１乃至図９を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。
【００１１】
（第１の実施形態）
図１は第１の実施形態に係るドハティ回路のブロック図である。ドハティ増幅器１（ドハティ回路）は、入力端子１０と、入力端子１０より入力されたマイクロ波信号を分岐する分岐部１１と、分岐部１１からの一方の出力信号を増幅するキャリア増幅器１２と、キャリア増幅器１２の出力側に設けられこのキャリア増幅器１２からの増幅信号の全域成分を通過させ及びこの増幅信号の位相をシフトさせる特性を有する第１フィルタ回路１３とを備えている。
【００１２】
更にドハティ増幅器１は、第１フィルタ回路１３に対して並列に分岐部１１に接続されこの分岐部１１からの他方の出力信号の全域成分を通過させ及びこの出力信号の位相を９０度シフトさせる特性を有する第２フィルタ回路１４と、第２フィルタ回路１４からの出力信号を増幅するピーク増幅器１５とを備えている。ドハティ増幅器１はピーク増幅器１５からの増幅信号及び第１フィルタ回路１３からの出力信号を合成する合成部１６と、合成部１６に接続された出力端子１７とを備えている。第１フィルタ回路１３及び第２フィルタ回路１４はそれぞれ複数の集中定数素子により形成されている。
【００１３】
入力端子１０には搬送周波数がマイクロ波帯域内のマイクロ波信号が入力される。分岐部１１は入力信号の電力を２系統に分配する。分岐部１１は例えば２入力端及び２出力端を持つ９０度ハイブリッド回路を用いる。一方の入力端にはマイクロ波信号が入力され、他方の入力端には終端抵抗器が接続される。分岐部１１は各出力端から振幅が等しい信号を出力する。
【００１４】
キャリア増幅器１２は増幅素子と、この増幅素子の動作点をＡ級、ＡＢ級又はＢ級に設定するバイアス回路とを有する。増幅素子は例えばＦＥＴ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）である。
【００１５】
第１フィルタ回路１３は、増幅信号の高域周波数成分を通過させるＨＰＦ（ｈｉｇｈ ｐａｓｓ ｆｉｌｔｅｒ）１８と、このＨＰＦ１８に並列に接続されこの増幅信号の低域周波数成分を通過させるＬＰＦ（ｌｏｗ ｐａｓｓ ｆｉｌｔｅｒ）１９とを備えている。ＨＰＦ１８は１つのキャパシタである。以下ＨＰＦ１８をキャパシタ１８と表記することがある。ＬＰＦ１９は、一端がキャリア増幅器１２の出力側に設けられたインダクタ２０と、一端がこのインダクタ２０の他端に接続され他端が出力端子１７側に接続された別のインダクタ２１と、一端がこれらのインダクタ２０、２１間の接続点に接続され他端がシャント接続された別のキャパシタ２２とを備えている。キャパシタ１８、インダクタ２０、インダクタ２１及びキャパシタ２２には、誘電体基板上に実装されるチップ部品が用いられる。
【００１６】
これらのキャパシタ１８、インダクタ２０、インダクタ２１及びキャパシタ２２の各素子定数は、特性インピーダンスと、９０度の位相シフト量と、ドハティ増幅器１への入力信号の使用周波数とによって決められる。特性インピーダンスとはキャリア増幅器１２の出力側においてこのキャリア増幅器１２を見たインピーダンスを言う。９０度の位相シフトとは９０度の通過位相差、即ち移相量を信号に与えることを言い、入力信号の信号位相φに対して９０度位相が遅れた信号位相（φ−９０）の出力信号を出力することを意味する。使用周波数とは第１フィルタ回路１３の位相特性曲線上でロス無しで信号位相が１８０度変わるときの周波数Ｆoの半分の周波数Ｆaを言う。
【００１７】
図２（ａ）は第１フィルタ回路１３の構成要素の素子定数の一例を示す図である。図２（ｂ）は図２（ａ）中のＨＰＦ１８及びＬＰＦ１９の並列接続による合成振幅特性を示す図である。これらの図中、既述の符号はそれらと同じ要素を表す。第１フィルタ回路１３は、信号経路に直列に挿入されたＨＰＦ１８に対して、インダクタ２０、インダクタ２１及びキャパシタ２２をＴ字形に接続した構成を有する。キャパシタ１８（ＨＰＦ１８）は素子定数としてキャパシタンスＣ／２を有する。インダクタ２０、２１はそれぞれ素子定数としてインダクタンスＬを有し、キャパシタ２２はキャパシタンス２Ｃを有する。これらのＣ、Ｌは何れも式（Ｉ）、（ＩＩ）の関係を満たす値を有する。
【００１８】
Ｆo＝１／｛（２π）√（ＬＣ）｝    …（Ｉ）
Ｚo＝√（Ｌ／Ｃ）                …（ＩＩ）
ここで、周波数Ｆoは位相特性曲線上における信号位相の１８０度変化点である。信号が搬送周波数Ｆoを持つとした場合にこの信号が第１フィルタ回路１３により１８０度の移相量を受ける。特性インピーダンスＺoはキャリア増幅器１２の出力側において入力端子１０側を見た伝送線路の特性インピーダンスを表す。√は平方根の演算を表す。
【００１９】
図２（ｂ）にはＨＰＦ１８単体の周波数特性を示す振幅特性２８と、ＬＰＦ１９単体の周波数特性を示す振幅特性２９と、これらのＨＰＦ１８及びＬＰＦ１９が並列接続されたときの周波数特性を示す振幅特性３０とが表示されている。振幅特性とは入力された参照信号に対する出力信号の電圧の比の周波数特性を言う。振幅特性３０は第１フィルタ回路１３へ入力されるマイクロ波信号の電圧に対する第１フィルタ回路１３の通過後の電圧の減衰量をｄＢ表示している。振幅特性２８を有するＨＰＦ１８と、振幅特性２９を有するＬＰＦ１９とを並列に接続することによって第１フィルタ回路１３は０〜３０ＧＨｚの帯域に亘って平坦な振幅特性３０を実現するようになっている。図２（ａ）、図２（ｂ）のように第１フィルタ回路１３はオールパスフィルタと呼ばれるフィルタのフィルタ定数を使うことによって、この第１フィルタ回路１３の構成要素を集中定数回路として実装することが可能になっている。
【００２０】
図２（ｃ）は図２（ａ）の第１フィルタ回路１３のオールパスフィルタリング特性を説明するための図である。既述の符号や記号はそれらと同じ要素を表す。Ｓ（２、１）はＳパラメータの損失特性Ｓ２１に対応する。同図の上半分に振幅特性３１が示されており、下半分に位相特性曲線３２が示されている。振幅特性３１で表されるように、ドハティ増幅器１はマイクロ波帯域の信号を通過損失０ｄＢで出力させている。また、位相特性曲線３２で表されるように、周波数Ｆoでの位相シフト量は１８０度であり、周波数Ｆaでの位相シフト量は同相で９０度である。Ｃ、Ｌ、Ｆa間は式（ＩＩＩ）、（ＩＶ）の関係を満たす。
【００２１】
Ｆa＝１／｛２＊（２π）√（ＬＣ）｝    …（ＩＩＩ）
Ｚa＝√（Ｌ／Ｃ）                      …（ＩＶ）
周波数Ｆaは位相特性曲線３２上において周波数Ｆoの半分の値を持つ使用周波数である。特性インピーダンスＺaは特性インピーダンスＺoに等しい。ドハティ増幅器１へ入力されるマイクロ波信号が使用周波数Ｆaを持つとした場合にこのマイクロ波信号が第１フィルタ回路１３により９０度の移相量を受ける。*は乗算を表す。
【００２２】
また、図１の第２フィルタ回路１４は、分岐部１１により分岐された他方の出力信号の高域周波数成分を通過させるＨＰＦ２３と、このＨＰＦ１８に並列に接続されこの分岐出力信号の低域周波数成分を通過させるＬＰＦ２４とを備えている。ＨＰＦ２３は１つのキャパシタから成る。以下ＨＰＦ２３をキャパシタ２３と表記することがある。ＬＰＦ２４は、一端が入力端子１０側に接続されたインダクタ２５と、一端がこのインダクタ２５の他端に接続され他端がピーク増幅器１５の入力側に接続された別のインダクタ２６と、一端がインダクタ２５、２６間の接続点に接続され他端がシャント接続されたキャパシタ２７とを備えている。キャパシタ２３、インダクタ２５、インダクタ２６及びキャパシタ２７には、誘電体基板上に実装されるチップ部品が用いられる。これらのキャパシタ２３、インダクタ２５、インダクタ２６及びキャパシタ２７は互いにＴ字形接続構造を形成している。これらのキャパシタ２３、インダクタ２５等の各素子定数は、第１フィルタ回路１３の各素子定数の例と同じようにして決められる。また、第２フィルタ回路１４はオールパスフィルタであり、ＬＰＦ２３及びＨＰＦ２４が互いに並列に接続されることによって生成される合成振幅と同等な振幅特性を有する。第２フィルタ回路１４の振幅特性は振幅特性３１の例と実質同じである。第２フィルタ回路１４の位相特性も位相特性曲線３２の例と実質同じである。
【００２３】
ピーク増幅器１５は他の増幅素子と、この増幅素子の動作点をＢ級又はＣ級に設定するバイアス回路とを有する。増幅素子はキャリア増幅器１２用のＦＥＴとは異なるＦＥＴである。２つのＦＥＴは接地端子を共用してもよい。
【００２４】
合成部１６はピーク増幅器１５からの増幅信号及び第１フィルタ回路１３からの出力信号のうち、同じ周波数帯域の信号を合成して出力する。合成部１６には例えば誘電体基板上の一対の並行な線路が用いられる。
【００２５】
このような構成を有するドハティ増幅器１（図１）は、信号入力が無いとき、キャリア増幅器１２はそのＦＥＴをＡＢ級又はＢ級にバイアスし、ピーク増幅器１５はそのＦＥＴをＣ級にバイアスする。
【００２６】
図３（ａ）は入力電力が小さいときのドハティ増幅器１の動作を説明するための図である。図３（ｂ）は入力電力が大きいときのドハティ増幅器１の動作を説明するための図である。電力が小さい、大きいとはキャリア増幅器１２のＦＥＴが、増幅特性上で入出力の線形性を保つことができる範囲の内又は範囲の外を言う。既述の符号はそれらと同じ要素を表す。ドハティ増幅器１へは図示しないインピーダンス整合回路を介してマイクロ波信号が入力される。
【００２７】
瞬時入力電力が小さい場合、図３（ａ）に示すように、Ｃ級にバイアスされたピーク増幅器１５はオフの状態であり、ピーク増幅器１５の出力インピーダンスは開放状態である。ドハティ増幅器１は、キャリア増幅器１２に単独で増幅動作を行わせる。ドハティ増幅器１はキャリア増幅器１２により出力信号のみを負荷３３に供給する。負荷３３は出力端子１７及び接地間に接続され負荷インピーダンスＲ0／２を有するものとする。第１フィルタ回路１３の特性インピーダンスがＲ0に設定されているとする。
【００２８】
ドハティ増幅器１は無損失線路であるとすると、無損失線路の入力端での電圧Ｖ0、電流Ｉ0と、出力端での電圧ＶL、電流ＩLとは回路方程式から、ＶL＝ｊＲ0Ｉ0、ＩL＝（ｊ／Ｒ0）Ｖ0で表される。第１フィルタ回路１３の出力端から見た負荷インピーダンスＶL／ＩLはＲ0／２であることから、これらのＶL、ＩLを代入すると次式が得られる。
【００２９】
Ｒ0／２＝ＶL／ＩL＝（Ｒ0）２（Ｉ0／Ｖ0）
この式の変形によりＶ0／Ｉ0＝２Ｒ0が得られる。Ｖ0＝２Ｒ0Ｉ0が得られる。これは第１フィルタ回路１３の入力端から見た負荷インピーダンスが２Ｒ0になることを示す。この結果はキャリア増幅器１２の出力側から見た負荷３３のインピーダンス値はＲ0／２から２Ｒ0に変換されたことを示す。この高い負荷インピーダンスは、電源電圧が一定である場合、小さな電力を増幅するときの効率を高くする。負荷インピーダンスが２Ｒ0である場合、キャリア増幅器１２の飽和電力は小さいが効率はよい。キャリア増幅器１２の消費電力が抑えられ、ドハティ増幅器１は高い電力効率で動作する。
【００３０】
瞬時入力電力の変化に対してキャリア増幅器１２はその動作点を増幅特性上で変化させることによって追従する。キャリア増幅器１２はＦＥＴの動作点を飽和領域側にずらして動作することによって、やや大きくされた瞬時入力電力を持つマイクロ波信号をドハティ増幅器１は増幅する。更にレベルが大きい電力の入力によって、キャリア増幅器１２の動作は飽和し、キャリア増幅器１２は増幅線形性が崩れた状態になる。キャリア増幅器１２が増幅することができない電力の不足を補うようにピーク増幅器１５が動作する。
【００３１】
瞬時入力電力が大きい場合、図３（ｂ）に示すように、ピーク増幅器１５がオン状態となり、ドハティ増幅器１はピーク増幅器１５からの出力信号を負荷３３に供給し、キャリア増幅器１２による増幅信号とピーク増幅器１５による増幅信号とを合成する。第１フィルタ回路１３の出力端の負荷インピーダンスＶL／ＩLはＲ0であり、ピーク増幅器１５の出力端の負荷インピーダンスもＲ0である。無損失線路の回路方程式にＶL、ＩLを代入すると次式が得られる。
【００３２】
Ｒ0＝ＶL／ＩL＝（Ｒ0）２（Ｉ0／Ｖ0）
この式の変形によってＶ0／Ｉ0＝Ｒ0が得られ、Ｖ0＝Ｒ0Ｉ0が求められる。これは第１フィルタ回路１３の入力端から見た負荷インピーダンスがＲ0になることを示す。この結果は第１フィルタ回路１３によるインピーダンスの変換は行われず、キャリア増幅器１２の出力側から見た負荷インピーダンスもＲ0となる。負荷インピーダンスがＲ0である場合、キャリア増幅器１２及びピーク増幅器１５はともに飽和電力が大きくなるように各動作点がバイアスされているため、ドハティ増幅器１は瞬時入力電力のときの飽和電力レベルよりも大きなレベルの飽和電力を得る。ドハティ増幅器１は飽和電力を出力する動作点に近づいた状態で動作するため、高い電力効率が得られる。
【００３３】
入力端子１０からのマイクロ波信号の電力レベルが更に増加したとき、ピーク増幅器１５も飽和し始めるが、キャリア増幅器１２、ピーク増幅器１５ともに飽和している。このときもキャリア増幅器１２、ピーク増幅器１５の効率は良い。
【００３４】
図４は従来例によるドハティ増幅器のブロック図である。既述の符号はそれらと同じか同等の要素を表す。ドハティ増幅器１００は、キャリア増幅器１２の出力側に設けられた電気長λ／４を有する第１の伝送線路３４と、ピーク増幅器１５の入力側に設けられたλ／４を有する第２の伝送線路３５とを備えている。これらの伝送線路３４、３５は何れもλ／４の線路長よりも長いサイズを要し９０度の移相差を生成する分布定数線路によって実現されている。
【００３５】
しかしこの図４の例ではλ／４波長の線路を使用するため、線路長により回路規模が大きくなる。例えば自由空間でのλ／４波長は１ＧＨｚにおいて７５ｍｍであり、１０ＧＨｚにおいてλ／４波長は７．５ｍｍである。従来例によるドハティ回路ではこれらの７５ｍｍや７．５ｍｍという値はたとえ波長短縮率を考慮したとしても、回路の小型化の実現するためには技術的課題となっている。波長短縮率とはマイクロストリップ線路上の電磁波エネルギの伝搬速度の光速に対する比率を言い、０よりも大きく１よりも小さい値をとる。一般に自由空間での電磁波の一波長は誘電体基板により短縮されて短くなる。たとえ短縮された一波長に等しい長さの回路サイズにまで抑えて回路を生成したとしてもλ／４波長の線路は回路規模を増大させてしまう。これらの伝送線路３４、３５を用いてドハティ増幅器をＭＭＩＣ（ｍｏｎｏｌｉｔｈｉｃ ｍｉｃｒｏｗａｖｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）化により実現することはチップサイズが大きくなるという技術的課題が存在する。例えば非特許文献１では回路基板上での分布定数線路の具体例が示されている（同文献のＦｉｇｕｒｅ ２を参照）。
【００３６】
これに対してドハティ増幅器１によれば、従来例による９０度位相回路を、オールパスフィルタである第１フィルタ回路１３、第２フィルタ回路１４を用いることで実現するため、回路の素子の集中定数化を図ることができる。λ／４波長の伝送線路３４、３５の代わりに集中定数素子の全域通過特性を持つフィルタ回路を用いることができ、回路の小型化ができる。同じ機能をＭＭＩＣによって実現できるようになる。また、オールパスフィルタ回路である第１フィルタ回路１３、第２フィルタ回路１４の通過損失は０ｄＢにされているため、ドハティ増幅器１全体の利得の減少分を減らすことが可能になる。
【００３７】
（第１の実施形態の変形例）
実施の形態に係るドハティ回路は、２系統のラインのうちの一方だけにオールパスフィルタを設けてもよい。
【００３８】
図５（ａ）は第１の実施形態の第１の変形例に係るドハティ回路のブロック図である。既述の符号はそれらと同じ要素を表す。ドハティ増幅器２は分岐出力した信号の一方に第１フィルタ回路１３を設けている。ドハティ増幅器２は第１フィルタ回路１３によってキャリア増幅器１２からの増幅信号の全域成分を通過させ及びその位相を９０度シフトさせ、伝送線路３４によって分岐された他方の出力信号に９０度の移相差を生成するようになっている。分岐された一方の第１フィルタ回路１３の素子が集中定数化されており、分岐された他方の伝送線路３４はλ／４波長の分布定数線路として信号に移相量を与える。
【００３９】
また、図５（ｂ）は第１の実施形態の第２の変形例に係るドハティ回路のブロック図である。既述の符号はそれらと同じ要素を表す。ドハティ増幅器３は分岐出力した他方の信号に第２フィルタ回路１４を設けている。ドハティ増幅器３は第２フィルタ回路１４によって分岐部１１からの分岐信号の全域成分を通過させ及びその位相を９０度シフトさせ、伝送線路３５によって分岐された一方の出力信号に９０度の移相差を生成している。第２フィルタ回路１４の素子が集中定数化されており、伝送線路３５はλ／４波長の分布定数線路として機能している。
【００４０】
この変形例によれば、何れか１系統のラインだけが回路の集中定数化を図ることにより、回路規模を小さくすることができる。また、オールパスフィルタを用いているため、ドハティ増幅器２及びドハティ増幅器３の全体の利得の減少分を減らすことができる。
【００４１】
（第２の実施形態）
上記第１フィルタ回路１３及び第２フィルタ回路１４の構成要素は別の集中定数素子を用いてもよい。
【００４２】
図６（ａ）は第２の実施形態に係るドハティ回路のブロック図である。既述の符号はそれらと同じ要素を表す。ドハティ増幅器４は、キャリア増幅器１２からの増幅信号の全域成分を通過させ及びこの増幅信号の位相を９０度シフトさせる特性を有する第１フィルタ回路３６と、分岐部１１からの他方の出力信号の全域成分を通過させ及びこの出力信号の位相を９０度シフトさせる特性を有する第２フィルタ回路３７とを備えている。第１フィルタ回路３６及び第２フィルタ回路３７はそれぞれ複数の集中定数素子により形成されている。
【００４３】
第１フィルタ回路３６は、増幅信号の低域周波数成分を通過させるＬＰＦ３８（以下インダクタ３８と表記することがある）と、このＬＰＦ３８に並列に接続されこの増幅信号の高域周波数成分を通過させるＨＰＦ３９とを備えている。ＨＰＦ３９は、一端がキャリア増幅器１２の出力側に設けられたキャパシタ４０と、一端がこのキャパシタ４０の他端に接続され他端が出力端子１７側に接続された別のキャパシタ４１と、一端がこれらのキャパシタ４０、４１間の接続点に接続され他端がシャント接続された別のインダクタ４２とを備えている。インダクタ３８、キャパシタ４０、キャパシタ４１及びインダクタ４２には、誘電体基板上のチップ部品が用いられる。これらのインダクタ３８、キャパシタ４０、キャパシタ４１及びインダクタ４２は互いにＴ字形接続構造を形成する。これらのインダクタ３８等の各素子定数は、上記第１実施形態の第１フィルタ回路１３の各素子定数の例と同じようにして決められる。
【００４４】
図６（ｂ）はＬＰＦ３８の構成要素及びＨＰＦ３９の構成要素の各素子定数の一例を示す図である。既述の符号はそれらと同じ要素を表す。インダクタ３８は素子定数としてインダクタンス２Ｌを有する。キャパシタ４０、４１はそれぞれ素子定数としてキャパシタンスＣを有し、インダクタ４２はインダクタンスＬ／２を有する。これらのＣ、Ｌは何れも第１実施形態の上記式（Ｉ）、（ＩＩ）の関係あるいはこの関係と実質同じ関係式によって求められる。
【００４５】
第１フィルタ回路３６の振幅特性について述べると、この第１フィルタ回路３６はオールパスフィルタであり、ＬＰＦ３８及びＨＰＦ３９が互いに並列に接続されることによって生成される合成振幅と同等な振幅特性を有する。第１フィルタ回路３６の振幅特性は図２（ｃ）の上半分の振幅特性３１の例と実質同じように、０〜３０ＧＨｚの周波数帯域の変動に対して平坦な特性曲線を有する。第１フィルタ回路３６の位相特性も図２（ｃ）の下半分の位相特性曲線３２の例と実質同じである。ドハティ増幅器４は搬送周波数Ｆaのマイクロ波信号に９０度の移相量を与えて出力するようになっている。
【００４６】
他方図６（ａ）の第２フィルタ回路３７は、分岐出力された他方の出力信号の低域周波数成分を通過させるＬＰＦ４３（インダクタ４３）と、このＬＰＦ４３に並列に接続されこの分岐出力信号の高域周波数成分を通過させるＨＰＦ４４とを備えている。このＨＰＦ４４は、一端が入力端子１０側に接続されたキャパシタ４５と、一端がこのキャパシタ４５の他端に接続され他端がピーク増幅器１５の入力側に接続された別のキャパシタ４６と、一端がキャパシタ４５、４６間の接続点に接続され他端がシャント接続されたインダクタ４７とを備えている。これらのキャパシタ４５、キャパシタ４６及びインダクタ４７によりＴ字形接続構造が形成されている。この第２フィルタ回路３７を構成するＬＰＦ４３及びＨＰＦ４４の各素子定数も、第１の実施形態の第１フィルタ回路１３の各素子定数の例と同じようにして決められる。また、第２フィルタ回路３７はオールパスフィルタであり、ＬＰＦ４３及びＨＰＦ４４が互いに並列に接続されることによって生成される合成振幅と同等な振幅特性を有する。第２フィルタ回路３７の振幅特性は振幅特性３１の例と実質同じである。第２フィルタ回路３７の位相特性も位相特性曲線３２の例と実質同じである。
【００４７】
このような構成を有するドハティ増幅器４は第１実施形態のドハティ増幅器１の例と同様に、瞬時入力電力が小さいとき、及び瞬時入力電力が大きいときに高い電力効率で動作する。
【００４８】
ドハティ増幅器４によれば、オールパスフィルタである第１フィルタ回路３６及び第２フィルタ回路３７を用いるため、集中定数化を図ることができ、入力されたマイクロ波信号に９０度の移相量を与えることができるため回路の小型化が可能となる。ＭＭＩＣ化が図れる。オールパスフィルタ回路である第１フィルタ回路１３、第２フィルタ回路１４の通過損失は０ｄＢにされているため、ドハティ増幅器１全体の利得の減少分を減らすことが可能になる。
【００４９】
（第２の実施形態の変形例）
実施の形態に係るドハティ回路は２系統のラインのうちの一方だけにオールパスフィルタを設けてもよい。
【００５０】
図７（ａ）は第２の実施形態の第１の変形例に係るドハティ回路のブロック図である。ドハティ増幅器５は分岐出力した一方の信号に第１フィルタ回路３６を設けている。図７（ｂ）は第２の実施形態の第２の変形例に係るドハティ回路のブロック図である。ドハティ増幅器６は分岐出力した他方の信号に第２フィルタ回路３７を設けている。既述の符号はそれらと同じ要素を表す。
【００５１】
これによって、図７（ａ）のように、ドハティ増幅器５は第１フィルタ回路３６によってキャリア増幅器１２からの増幅信号の全域成分を通過させ及びその位相を９０度シフトさせ、伝送線路３４によって分岐された他方の出力信号に９０度の移相差を生成する。
【００５２】
また、図７（ｂ）のように、ドハティ増幅器６は第２フィルタ回路３７によって分岐部１１からの分岐信号の全域成分を通過させ及びその位相を９０度シフトさせ、伝送線路３５によって分岐された一方の出力信号に９０度の移相差を生成する。
【００５３】
ドハティ増幅器５、６は、１系統のラインだけ、即ち第１フィルタ回路３６及び第２フィルタ回路３７の各素子を集中定数化している。回路の集中定数化を図ることにより、回路規模を小さくすることができる。また、オールパスフィルタを用いているため、ドハティ増幅器５及びドハティ増幅器６の全体の利得の減少分を減らすことができる。
【００５４】
（第３の実施形態）
図２（ａ）の構成を有するオールパスフィルタと、図６（ｂ）の構成を有するオールパスフィルタとを分岐された各ラインにそれぞれ設けてもよい。
【００５５】
図８は第３の実施形態に係るドハティ回路のブロック図である。図９は第３の実施形態の変形例に係るドハティ回路のブロック図である。既述の符号はそれらと同じ要素を表す。
【００５６】
図８のドハティ増幅器７及び図９のドハティ増幅器８によっても、ドハティ増幅器１と実質同じ動作を行う。回路定数を集中定数化することにより回路規模を小さくすることができる。また、オールパスフィルタによって通過損失は０ｄＢにされているため、ドハティ増幅器７、８は全体の利得の減少分を減らすことが可能になる。
【００５７】
（その他）
上記説明ではドハティ増幅器１はキャリア増幅器１２の増幅素子には入出力端子にそれぞれ内部整合回路を接続してもよい。内部整合回路（ｉｎｔｅｒｎａｌ ｍａｔｃｈｅｄ ｎｅｔｗｏｒｋ）はＦＥＴの入力段及び出力段におけるインピーダンスを整合させる。ピーク増幅器１５の増幅素子には内部整合回路が接続される。また、ドハティ増幅器１は分岐部１１の出力側、及び合成部１６の入力側に、インピーダンス変換回路を接続してもよい。
【００５８】
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００５９】
１，２，３，４，５，６，７，８…ドハティ増幅器（ドハティ回路）、１０…入力端子、１１…分岐部、１２…キャリア増幅器、１３…第１フィルタ回路、１４…第２フィルタ回路、１５…ピーク増幅器、１６…合成部、１７…出力端子、１８…ＨＰＦ（キャパシタ）、１９…ＬＰＦ、２０，２１，２５，２６…インダクタ、２２，２７…キャパシタ、２３…ＨＰＦ、２４…ＬＰＦ、２８，２９，３０，３１…振幅特性、３２…位相特性曲線、３３…負荷、３４，３５…伝送線路、３６…第１フィルタ回路、３７…第２フィルタ回路、３８…ＬＰＦ、３９…ＨＰＦ、４０，４１…キャパシタ、４２…インダクタ、４３…ＬＰＦ、４４…ＨＰＦ、４５，４６…キャパシタ、４７…インダクタ。
【図１】
0005586653.tif 000002
【図２】
0005586653.tif 000003
【図３】
0005586653.tif 000004
【図４】
0005586653.tif 000005
【図５】
0005586653.tif 000006
【図６】
0005586653.tif 000007
【図７】
0005586653.tif 000008
【図８】
0005586653.tif 000009
【図９】
0005586653.tif 000010