(57)【特許請求の範囲】
【請求項１】
入力する高周波信号を増幅する増幅回路と、前記増幅回路の入出力間に並列に接続され、入力する前記高周波信号のバイパス経路となるバイパス回路とを備えた利得可変型増幅器において、
前記増幅回路は、信号増幅動作をする第１のトランジスタと、前記増幅回路の動作電流を導通または遮断するための第２のトランジスタとを備え、
前記第１のトランジスタのソースと前記第２のトランジスタのドレインを接続し、前記第２のトランジスタのソースを接地し、
前記第１のトランジスタのゲートに高周波信号を入力し、前記第１のトランジスタのドレインから増幅した高周波信号を出力する構成とし、
コンデンサ素子の一方の端子を前記第２のトランジスタのドレインに、あるいは前記第１のトランジスタのゲートに接続し、
前記コンデンサ素子の他方の端子を前記第２のトランジスタのゲートに接続したことを特徴とする利得可変型増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機器、テレビジョン放送受信機等に用いられる利得可変型増幅器に係り、特に低コスト化、広帯域化を図ったものに関する。
【背景技術】
【０００２】
移動体通信機器等の無線通信に用いられる増幅器は、強電界の入力信号を増幅する際、増幅信号に歪みが発生してしまうため、利得可変型増幅器とする場合がある。一般的な利得可変型増幅器は、例えば特許文献１に記載されているように、バイパス回路を備えている。
【０００３】
図５に、特許文献１に開示されている第１の従来例の利得可変増幅器を示す。図５に示すように、増幅回路３０１は高周波信号を増幅する回路であり、バイパス回路３０２は強電界の入力信号により増幅回路３０１で増幅された信号が歪むのを防ぐために、入力信号をバイパスする回路である。増幅回路３０１の入力およびバイパス回路３０２の入力は、入力側のインピーダンス整合回路３０３を介して信号入力端子３０５に接続している。増幅回路３０１の出力およびバイパス回路３０２の出力は、出力側のインピーダンス整合回路３０４を介して信号出力端子３０６に接続している。
【０００４】
電源供給端子３０７は、バイパス回路３０２を構成する電界効果型トランジスタ３２１のゲートに電圧を供給するとともに、インピーダンス整合回路３０４を介して増幅回路３０１を構成する電界効果型トランジスタ３１１のドレインに電圧を供給するように接続している。
【０００５】
制御端子３０８は、増幅回路３０１を構成する抵抗素子３１６を介し、電界効果型トランジスタ３１２のゲートに接続するとともに、バイパス回路３０２を構成する抵抗素子３２５を介して電界効果型トランジスタ３２１のドレインに接続している。
【０００６】
増幅回路３０１は、電界効果型トランジスタ３１１を主に構成され、電界効果型トランジスタ３１１のソースは、コンデンサ素子３１３を介して接地されるとともに電界効果型トランジスタ３１２のドレインに接続し、電界効果型トランジスタ３１２のソースは、ダイオード素子３１４と抵抗素子３１５の直列接続を介して接地されている。また電界効果型トランジスタ３１１のゲートは、インピーダンス整合回路３０３を介して高周波信号が入力される信号入力端子３０５に接続している。
【０００７】
バイパス回路３０２は、電界効果型トランジスタ３２１を主に構成され、電界効果型トランジスタ３２１のドレインは、コンデンサ素子３２６を介して出力側のインピーダンス整合回路３０４に接続するとともに、抵抗素子３２５を介して制御端子３０８に接続し、電界効果型トランジスタ３２１のソースは、コンデンサ素子３２２を介して入力側のインピーダンス整合回路３０３に接続している。また電界効果型トランジスタ３２１のドレインとソースは、抵抗素子３２３を介して互いに接続している。
【０００８】
制御端子３０８に印加する電圧は、利得最大時には、信号入力端子３０５に入力した信号が増幅回路３０１を通過して信号増幅動作が行われるとともに、バイパス回路３０２を通過しないような値に設定される。一方利得最小時には、増幅回路３０１を信号が通過せず、バイパス回路３０２を信号が通過するような値に設定される。
【０００９】
図５に示す第１の従来例では、利得可変型増幅器を構成する全ての電界効果型トランジスタが、ゲートとソースが短絡された際にドレインとソース間が導通する、いわゆるディプレッション型で構成されている。
【００１０】
一方、増幅回路の性能向上を目的として、利得可変型増幅器を構成する全ての電界効果型トランジスタが、ゲートとソースが短絡された際にドレインとソース間の導通が遮断される、いわゆるエンハンスメント型で構成した利得可変型増幅器とすることもできる。
【００１１】
図６に、電界効果型トランジスタをエンハンスメント型で構成した第２の従来例の利得可変型増幅器を示す。図６に示すように、増幅回路４０１は入力する高周波信号を増幅する回路であり、バイパス回路４０２は強電界の入力信号により増幅回路４０１で増幅された信号が歪むのを防ぐために、入力信号をバイパスする回路である。増幅回路４０１の入力およびバイパス回路４０２の入力は、入力側のインピーダンス整合回路４０３を介して信号入力端子４０５に接続している。増幅回路４０１の出力およびバイパス回路４０２の出力は、出力側のインピーダンス整合回路４０４を介してコンデンサ素子４４２の一方の端子に接続し、コンデンサ素子４４２の他方の端子は、信号出力端子４０６に接続している。
【００１２】
電源供給端子４０７は、インダクタンス素子４４１を介して出力側のインピーダンス整合回路４０４に接続している。
【００１３】
増幅回路４０１は、電界効果型トランジスタ４１１、４１２を主に構成し、電界効果型トランジスタ４１１のソースは、電界効果型トランジスタ４１２のドレインと接続し、電界効果型トランジスタ４１１のドレインは、出力側のインピーダンス整合回路４０４に接続し、電界効果型トランジスタ４１１のゲートは、抵抗素子４１５を介してゲート電圧供給端子４１０に接続している。電界効果型トランジスタ４１２のゲートは、抵抗素子４１６を介して第１の制御端子４０８と接続し、電界効果型トランジスタ４１２のソースは接地している。また増幅回路４０１の入力は、コンデンサ素子４１７を介して入力側のインピーダンス整合回路４０３に接続している。
【００１４】
バイパス回路４０２は、電界効果型トランジスタ４２１を主に構成し、電界効果型トランジスタ４２１のゲートは、抵抗素子４２４を介して第２の制御端子４０９に接続し、電界効果型トランジスタ４２１のドレインは、コンデンサ素子４２６を介して出力側のインピーダンス整合回路４０４に接続するとともに、抵抗素子４２５を介して第１の制御端子４０８に接続し、電界効果型トランジスタ４２１のソースは、コンデンサ素子４２２を介して入力側のインピーダンス整合回路４０３に接続している。また電界効果型トランジスタ４２１のドレインとソースは、抵抗素子４２３を介して互いに接続している。
【００１５】
第１、第２の制御端子４０８、４０９およびゲート電圧供給端子４１０に印加する電圧は、利得最大時には、信号入力端子４０５に入力した信号が、増幅回路４０１を通過して信号増幅動作が行われると共に、バイパス回路４０２を遮断するような値に設定され、一方利得最小時には、増幅回路４０１を信号が通過せずバイパス回路４０２を通過するような値に設定されている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００２−２４６８５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
以上のような利得可変型増幅器は、例えば、テレビジョン放送受信機に用いられる場合、受信機の低コスト化の要求の高まりとともに、低コスト化が要求されている。また世界中のテレビジョン放送の周波数に対応するため、数十ＭＨｚから数百ＭＨｚ帯までの広い周波数帯域に対応することが要求されている。このような要求に応えるには、集積化された半導体チップの製造コストを削減し、数十ＭＨｚの低い周波数から対応する性能を有することで対応することが考えられる。
【００１８】
しかしながら、従来の利得可変型増幅器では、このような要求に応えることは容易ではなかった。たとえば、図６に示す第２の従来例では、数十ＭＨｚのような低い周波数において利得最大時の雑音指数が劣化し、受信機の求める性能特性を満足することができない。
【００１９】
図７に、第２の従来例における利得最大時の雑音指数を示す。図７に示すように、入力信号の周波数が１００ＭＨｚ付近を境に、数十ＭＨｚ程度の低い周波数で雑音指数が急激に劣化していることがわかる。特に、２００ＭＨｚの信号を印加したときの雑音指数が約２．７ｄＢであるのに対し、２０ＭＨｚの信号を入力したときは約５ｄＢと大幅に劣化していることがわかる。
【００２０】
このような低い周波数における雑音指数の劣化のメカニズムは、次のように考えられる。図６に示した電界効果型トランジスタ４１２は、利得最小時において電界効果型トランジスタ４１１のドレイン−ソース間の動作電流を遮断し、利得最大時には電界効果型トランジスタ４１１のドレイン−ソース間の動作電流を導通させるよう動作する、いわゆるＤＣバイアススイッチ回路の構成となっている。
【００２１】
この利得最大時における電界効果型トランジスタ４１２のドレインとソース間は、理想的には短絡の状態であることが望ましい。しかしながら、電界効果型トランジスタ４１２は、電界効果型トランジスタの性能上、ゲートに印加された電圧に応じた電流をドレインとソース間に導通させることから、ドレインとソース間に等価抵抗が生じることになる。
【００２２】
図８に電界効果型トランジスタのドレイン−ソース間の電圧と、ドレイン−ソース間の電流を表す、いわゆる静特性の概略図を示す。仮にドレインに０．２５〜０．３５Ｖの電圧振幅が印加し、ゲートには０．８５Ｖの電圧を印加する場合、ドレインの電圧振幅が最大の場合、ドレインとソース間の電流は図８のＡ点の値（約４２ｍＡ）となる。一方、ドレインの電圧振幅が最小の場合、ドレインとソース間の電流はＢ点の値（約３５ｍＡ）となる。このときのドレインとソース間の等価的な抵抗値は約１４Ωである。
【００２３】
ところで、電界効果型トランジスタは、構成上ドレインとゲート間、及びソースとゲート間に寄生の容量を有している。ドレインに印加される信号周波数において、この寄生容量が充分に小さいインピーダンスであれば、ドレインに印加された電圧振幅が、ドレインとゲート間の寄生容量を介してゲートに電圧振幅を生じさせる。
【００２４】
これらドレインの電圧振幅と、ゲートの電圧振幅はほぼ同じ位相となるため、ドレイン電圧が最大の時、ゲート電圧も最大となる。
【００２５】
仮にドレインに０．２５〜０．３５Ｖの電圧振幅が印加されたとき、ドレインとゲート間の寄生容量を介して、ゲートに０．８〜０．９Ｖの電圧振幅が生じていたとする。この場合、ドレインの電圧振幅が最大の時、ゲートの電圧振幅も最大となり、ドレインとソース間の電流は図８に示すＣ点の値（約４８ｍＡ）となる。一方、ドレインの電圧振幅が最小の時、ゲートの電圧振幅も最小となり、ドレインとゲート間の電流はＤ点の値（約３２ｍＡ）となる。この時のドレインとソース間の等価的な抵抗値は約６Ωである。
【００２６】
図８におけるＡ点とＢ点の例に比べ、Ｃ点とＤ点の例ではドレインの電圧振幅とゲートの電圧振幅が同位相であることから、ゲートとドレイン間の電圧振幅は小さいものとなる。
【００２７】
以上より、ゲートとドレイン間の電圧振幅が大きいほど、ドレインとソース間の等価抵抗は大きく、ゲートとドレイン間の電圧振幅が小さいほど、ドレインとソース間の等価抵抗は小さくなる。
【００２８】
図９及び図１０に第２の従来例における電界効果型トランジスタ４１２のドレイン−ゲート間電圧を示す。図９は信号入力端子４０５に入力する周波数が２００ＭＨｚの時の例である。このときの電界効果型トランジスタ４１２のドレイン−ゲート間電圧は約０．５７０Ｖから約０．５７６Ｖの波形であり、この電圧振幅は約６ｍＶである。
【００２９】
一方、図１０は信号入力端子４０５に入力する周波数が２０ＭＨｚの時の例である。このときの電界効果型トランジスタ４１２のドレイン−ゲート間電圧は約０．５６７Ｖから約０．５７９Ｖの波形であり、この電圧振幅は約１２ｍＶである。
【００３０】
以上説明したように図９と図１０を比べると、２００ＭＨｚの信号を印加したときに比べて、２０ＭＨｚの信号を印加したときは、およそ２倍の電圧振幅が生じている。すなわち、２００ＭＨｚの信号を印加したときに比べると、２０ＭＨｚの信号を印加したときは、電界効果型トランジスタ４１２のドレインとソース間の等価抵抗が大きくなっているといえる。
【００３１】
ところで、増幅回路において、増幅用の電界効果型トランジスタのソースを接地する場合、ソースとグランドの間に寄生する抵抗が大きいほど雑音指数が劣化することが一般的に知られている。
【００３２】
図６の第２の従来例において、増幅用の電界効果型トランジスタ４１１のソースは電界効果型トランジスタ４１２のドレインとソースを介して接地している。このため電界効果型トランジスタ４１２のドレインとソース間の等価抵抗が大きい場合、増幅回路４１２の雑音指数が劣化することになる。
【００３３】
また図５の第１の従来例も第２の従来例と同様の回路構成であり、同様に雑音指数が劣化する。
【００３４】
このような数十ＭＨｚ程度の低い周波数における雑音指数を改善するために、電界効果型トランジスタ４１２のドレインとソース間の等価抵抗を小さくすることを目的として、電界効果型トランジスタ４１２のゲート幅を増加させることが考えられる。しかし、所望の雑音指数の特性を得るためには大幅にゲート幅を増加させる必要があり、集積化された半導体チップの製造コストの増加につながることから、前述の低コスト化の課題を解決することができない。
【００３５】
本発明は上記のような問題を鑑みてなされたものであり、数十ＭＨｚ程度の低い周波数での雑音指数を改善しつつ、低コスト化の要求に応えることを可能とした利得可変型増幅器を提供する。
【課題を解決するための手段】
【００３６】
上記課題を解決するため本願発明は、入力する高周波信号を増幅する増幅回路と、前記増幅回路の入出力間に並列に接続され、入力する前記高周波信号のバイパス経路となるバイパス回路とを備えた利得可変型増幅器において、前記増幅回路は、信号増幅動作をする第１のトランジスタと、前記増幅回路の動作電流を導通または遮断するための第２のトランジスタとを備え、前記第１のトランジスタのソースと前記第２のトランジスタのドレインを接続し、前記第２のトランジスタのソースを接地し、前記第１のトランジスタのゲートに高周波信号を入力し、前記第１のトランジスタのドレインから増幅した高周波信号を出力する構成とし、コンデンサ素子の一方の端子を前記第２のトランジスタのドレインに、あるいは前記第１のトランジスタのゲートに接続し、前記コンデンサ素子の他方の端子を前記第２のトランジスタのゲートに接続したことを特徴とする。
【発明の効果】
【００３７】
本発明の利得可変型増幅器は、増幅回路の電流を導通、遮断するトランジスタのゲートと、このトランジスタのドレインまたは増幅回路のトランジスタのゲートとの間をコンデンサ素子を介して接続することで、数十ＭＨｚ程度の低い周波数での雑音指数の劣化を抑えつつ、低コスト化の要求に応えることを可能とする。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施例を示す回路図である。
【図２】第１の実施例における利得最大時の電界効果型トランジスタ１１２のドレインとゲート間の電圧（入力信号２０ＭＨｚ）を示す図である。
【図３】第１の実施例における利得最大時の雑音指数を示す図である。
【図４】本発明の第２の実施例を示す回路図である。
【図５】第１の従来の技術を示す回路図である。
【図６】第２の従来の技術を示す回路図である。
【図７】第２の従来例における利得最大時の雑音指数を示す図である。
【図８】電界効果型トランジスタのドレイン−ソース間電圧に対するドレイン−ソース間の電流を示す図である。
【図９】第２の従来例における利得最大時の電界効果型トランジスタ４１２のドレイン−ゲート間電圧（入力信号２００ＭＨｚ）を示す図である。
【図１０】第２の従来例における利得最大時の電界効果型トランジスタ４１２のドレイン−ゲート間電圧（入力信号２０ＭＨｚ）を示す図である。
【発明を実施するための形態】
【００３９】
本発明の利得可変型増幅器は、増幅回路の電流を導通、遮断するトランジスタのゲートと、このトランジスタのドレインとの間に、あるいは増幅回路のトランジスタのゲートとの間に、コンデンサ素子を備えることで、増幅回路の電流を導通、遮断するトランジスタのドレインとゲート間の電圧振幅が抑えられ、数十ＭＨｚ程度の低い周波数での雑音指数の劣化を抑える構成としている。以下、本発明の実施例について、詳細に説明する。
【実施例１】
【００４０】
図１は本発明における第１の実施例の利得可変型増幅器である。増幅回路１０１は入力する高周波信号を増幅する回路であり、バイパス回路１０２は強電界の入力信号により増幅回路１０１で増幅された信号が歪むのを防ぐために、入力信号をバイパスする回路である。増幅回路１０１の入力およびバイパス回路の１０２の入力は、入力側のインピーダンス整合回路１０３を介して信号入力端子１０５に接続している。増幅回路１０１の出力およびバイパス回路１０２の出力は、出力側のインピーダンス整合回路１０４を介してコンデンサ素子１４２の一方の端子に接続し、コンデンサ素子１４２の他方の端子は、信号出力端子１０６に接続している。
【００４１】
電源供給端子１０７は、インダクタンス素子１４１を介して出力側のインピーダンス整合回路１０４に接続している。
【００４２】
増幅回路１０１は、電界効果型トランジスタ１１１、１１２を主に構成し、電界効果型トランジスタ１１１のソースは、電界効果型トランジスタ１１２のドレインに接続し、電界効果型トランジスタ１１１のドレインは、出力側のインピーダンス整合回路１０４に接続し、電界効果型トランジスタ１１１のゲートは、抵抗素子１１５を介しゲート電圧供給端子１１０に接続している。電界効果型トランジスタ１１２のゲートは、抵抗素子１１６を介して第１の制御端子１０８に接続している。また電界効果型トランジスタ１１２のドレインとゲートは、コンデンサ素子１１８を介して接続している。
【００４３】
バイパス回路１０２は、電界効果型トランジスタ１２１を主に構成し、電界効果型トランジスタ１２１のゲートは、抵抗素子１２４を介して第２の制御端子１０９に接続し、電界効果型トランジスタ１２１のドレインは、コンデンサ素子１２６を介して出力側のインピーダンス整合回路１０４に接続するとともに、抵抗素子１２５を介して第１の制御端子１０８に接続し、電界効果型トランジスタ１２１のソースは、コンデンサ素子１２２を介して入力側のインピーダンス整合回路１０３に接続している。また電界効果型トランジスタ１２１のドレインとソースは、抵抗素子１２３を介して互いに接続している。
【００４４】
第１、第２の制御端子１０８、１０９およびゲート電圧供給端子１１０に印加する電圧は、利得最大時には、信号入力端子１０５に入力した信号が、増幅回路１０１を通過して信号増幅動作が行われるとともに、バイパス回路１０２を遮断するような値に設定され、一方利得最小時には、増幅回路１０１を信号が通過せず、バイパス回路１０２を信号が通過するような値に設定される。
【００４５】
このように第１の実施例では、前述の第２の従来例と異なり、コンデンサ素子１１８が電界効果型トランジスタ１１２のドレインとゲートとの間に接続した構成となっている。
【００４６】
次に、この第１の実施例におけるコンデンサ素子１１８の効果について説明する。図１に示した電界効果型トランジスタ１１２は、利得最小時において電界効果型トランジスタ１１１のドレイン、ソース間の動作電流を遮断し、利得最大時には電界効果型トランジスタ１１１のドレイン、ソース間の動作電流を導通させるよう動作する、いわゆるＤＣバイアススイッチ回路の構成である。
【００４７】
前述したとおり、このスイッチ回路を構成する電界効果型トランジスタのドレインとゲート間に生じる電圧振幅が大きいほど、ドレインとソース間の等価抵抗は大きく、ドレインとゲート間に生じる電圧振幅が小さいほど、ドレインとソース間の等価抵抗は小さくなる。すなわち、ドレインとゲート間の電圧が小さいほど、雑音指数が小さく良好となる。
【００４８】
電界効果型トランジスタ１１２のドレインから入力した信号は、この電界効果型トランジスタ１１２のドレインとゲート間に寄生する容量を介してゲートに伝わる。ドレインに入力した信号の電圧振幅と、ゲートに伝わった信号の電圧振幅はほぼ同じ位相であることから、これらの電圧振幅の差が、電界効果型トランジスタ１１２のドレインとゲート間の電圧振幅となる。
【００４９】
ところで一般的に、コンデンサ素子または寄生の容量を通過するインピーダンスは入力する周波数に反比例する。このため、数十ＭＨｚ程度の低い周波数では、ドレインに入力した信号が充分ゲートへ伝わらず、ドレインとゲート間の電圧振幅が大きくなる。
【００５０】
第１の実施例におけるコンデンサ素子１１８は、電界効果型トランジスタ１１２のドレインに入力された信号が数十ＭＨｚ程度であっても、充分ゲートに伝わるよう、ドレインとゲート間の容量を大きくし、電界効果型トランジスタ１１２のドレインとゲート間の電圧振幅が小さくなるようにする働きをもつ。
【００５１】
図２に第１の実施例における利得最大時の電界効果型トランジスタ１１２のドレイン−ゲート間の電圧を示す。この図２は信号入力端子105に入力する周波数が２０ＭＨｚの時の例である。このときの電界効果型トランジスタ１１２のドレインとゲート間の電圧は約０．５７１Ｖから約０．５７５Ｖの波形であり、この電圧振幅は約４ｍＶである。
【００５２】
一方、図１０に示した第２の従来例では、この電圧振幅が約１２ｍＶであり、第１の実施例では電圧振幅が小さくなっていることがわかる。
【００５３】
以上のことから、コンデンサ素子１１８は、電界効果型トランジスタ１１２のドレインに入力した信号を数十ＭＨｚ程度の低い周波数においても充分ゲートに伝える役割を持っていることが確認された。
【００５４】
この第１の実施例における利得最大時の雑音指数を図３に示す。入力信号の周波数が１００ＭＨｚ付近より低い周波数で急激に劣化することがなく、数十ＭＨｚ程度の低い周波数でも良好な雑音指数となっている。具体的には、２００ＭＨｚの信号を入力したときの雑音指数が約２．５ｄＢであることに対し、２０ＭＨｚの信号を入力したときは約２．６ｄＢとなっている。
【００５５】
前述の図７に示した第２の従来例における利得最大時の雑音指数と比較すると、数十ＭＨｚ程度の低い周波数での雑音指数が大幅に改善されたことがわかる。
【００５６】
以上説明したとおり、コンデンサ素子１１８を備えることにより、電界効果型トランジスタ１１２のドレインとゲート間の電圧振幅が抑えられ、数十ＭＨｚ程度の低い周波数での雑音指数の劣化が抑えられることが確認された。なお、上記例では、コンデンサ素子１１８の容量は１０ｐＦと小さいものであり、半導体装置で形成した場合でも、大幅なチップサイズの拡大を伴うことはない。
【実施例２】
【００５７】
図４は本発明における第２の実施例の利得可変型増幅器である。増幅回路２０１は入力する高周波信号を増幅する回路であり、バイパス回路２０２は強電界の入力信号により増幅回路２０１で増幅された信号が歪むのを防ぐために、入力信号をバイパスする回路である。増幅回路２０１の入力およびバイパス回路の２０２の入力は、入力側のインピーダンス整合回路２０３を介して信号入力端子２０５に接続している。増幅回路２０１の出力およびバイパス回路２０２の出力は、出力側のインピーダンス整合回路２０４を介してコンデンサ素子２４２の一方の端子に接続し、コンデンサ素子２４２の他方の端子は、信号出力端子２０６に接続している。
【００５８】
電源供給端子２０７は、インダクタンス素子２４１を介して出力側のインピーダンス整合回路２０４に接続している。
【００５９】
増幅回路２０１は、電界効果型トランジスタ２１１、２１２を主に構成し、電界効果型トランジスタ２１１のソースは、電界効果型トランジスタ２１２のドレインに接続し、電界効果型トランジスタ２１１のドレインは、出力側のインピーダンス整合回路２０４に接続し、電界効果型トランジスタ２１１のゲートは、抵抗素子２１５を介しゲート電圧供給端子２１０に接続している。電界効果型トランジスタ２１２のゲートは、抵抗素子２１６を介して、第１の制御端子２０８に接続している。また電界効果型トランジスタ２１２のゲートは、コンデンサ素子２１８を介して電界効果型トランジスタ２１１のゲートに接続している。
【００６０】
バイパス回路２０２は、電界効果型トランジスタ２２１を主に構成し、電界効果型トランジスタ２２１のゲートは、抵抗素子２２４を介して第２の制御端子２０９に接続し、電界効果型トランジスタ２２１のドレインは、コンデンサ素子２２６を介して出力側のインピーダンス整合回路２０４に接続するとともに、抵抗素子２２５を介して第１の制御端子２０８に接続し、電界効果型トランジスタ２２１のソースは、コンデンサ素子２２２を介して入力側のインピーダンス整合回路２０３に接続している。また電界効果型トランジスタ２２１のドレインとソースは、抵抗素子２２３を介して互いに接続している。
【００６１】
第１、第２の制御端子２０８、２０９およびゲート電圧供給端子２１０に印加する電圧は、利得最大時には、信号入力端子２０５に入力した信号が、増幅回路２０１を通過して信号増幅動作が行われるとともに、バイパス回路２０２を遮断するような値に設定され、一方利得最小時には、増幅回路２０１を信号が通過せず、バイパス回路２０２を信号が通過するような値に設定される。
【００６２】
このように第２の実施例では、前述の第１の実施例と異なり、コンデンサ素子２１８が電界効果型トランジスタ２１２のゲートと電界効果型トランジスタ２１１のゲートに接続した構成となっている。
【００６３】
次に、この第２の実施例におけるコンデンサ素子２１８の効果について説明する。信号入力端子２０５に信号が入力すると、電界効果型トランジスタ２１２のドレイン、すなわち電界効果型トランジスタ２１１のソースに生じる電圧振幅と、電界効果型トランジスタ２１１のゲートに生じる電圧振幅は同じ位相となる。このことから、コンデンサ素子２１８は、第１の実施例で説明したコンデンサ素子１１８が伝える信号の電圧振幅は同じ位相であり、同じ役割、効果を担うことになる。
【００６４】
以上説明したように第２の実施例においても、第１の実施例と同様に大幅なチップサイズの拡大を伴うことなく、数十ＭＨｚ程度の低い周波数の雑音指数を改善することで、低コスト化の要求に応えることを可能となった。
【００６５】
以上、本発明の実施の形態について説明してきたが、本発明は上記の実施の形態に限定されるものではなく、例えば第１、第２の実施例を組み合わせた形態としてもよく、またスイッチ回路や増幅回路、バイパス回路を多段に接続してもよい。またエンハンスメント型の電界効果型トランジスタは、電界効果型トランジスタに限定されるものでなく、同等の性能特性をもったバイポーラトランジスタとしても良い。さらにデプレッション型の電界効果トランジスタで構成することも可能である。
【符号の説明】
【００６６】
１０１、２０１：増幅回路、１０２、２０２：バイパス回路、１０３、２０３：インピーダンス整合回路、１０４、２０４：インピーダンス整合回路、１０５、２０５：信号入力端子、１０６、２０６：信号出力端子、１０７、２０７：電源供給端子、１０８、２０８：第１の制御端子、１０９、２０９：第２の制御端子、１１０、２１０：ゲート電圧供給端子、１１１、２１１：第１の電界効果型トランジスタ、１１２、２１２：第２の電界効果型トランジスタ、１１８、２１８：コンデンサ素子
【図１】
0005584112.tif 000002
【図２】
0005584112.tif 000003
【図３】
0005584112.tif 000004
【図４】
0005584112.tif 000005
【図５】
0005584112.tif 000006
【図６】
0005584112.tif 000007
【図７】
0005584112.tif 000008
【図８】
0005584112.tif 000009
【図９】
0005584112.tif 000010
【図１０】
0005584112.tif 000011