(57)【特許請求の範囲】
【請求項１】
導体箔の上に樹脂層を形成する工程と、
一方の主面にパターンが形成された導体プレートを前記樹脂層に押し当て、該樹脂層に前記パターンを埋め込む工程と、
前記導体プレート、前記樹脂層、及び前記導体箔の各々に貫通孔を形成する工程と、
前記貫通孔内に導体を埋め込む工程と、
前記導体箔をパターニングすることにより、前記導体と電気的に接続された第１の導体パターンを形成する工程と、
前記樹脂層が現れるまで前記導体プレートの他方の主面に対して研磨、CMP、又は研削を行うことにより、前記導体を介して前記第１の導体パターンと電気的に接続された第２の導体パターンを前記樹脂層に形成する工程と、
を有することを特徴とする電子部品の製造方法。
【請求項２】
回路基板の電極に前記第１の導体パターンを電気的に接続する工程を更に有し、
前記第２の導体パターンを形成する工程は、前記回路基板を支持部材として使用しながら、前記導体プレートの他方の主面を研磨、CMP、又は研削することにより行われることを特徴とする請求項１に記載の電子部品の製造方法。
【請求項３】
前記回路基板の前記電極に前記第１の導体パターンを電気的に接続する工程は、
前記回路基板の上に熱硬化性樹脂を塗布する工程と、
前記電極と前記第１の導体パターンとの間にはんだ及び錫のいずれかが介在した状態で、前記熱硬化性樹脂に前記第１の導体パターンを埋め込む工程と、
前記はんだ及び錫のいずれかを加熱して溶融することにより、該はんだ及び錫のいずれかを介して前記電極と前記第１の導体パターンとを電気的に接続すると共に、前記熱硬化性樹脂を熱硬化させる工程とを有することを特徴とする請求項２に記載の電子部品の製造方法。
【請求項４】
前記貫通孔内に前記導体を埋め込む工程は、
前記導体箔の表面にマスクを形成する工程と、
前記導体プレートには給電を行わず、かつ、前記導体箔に給電を行いながら、電解めっきにより前記貫通孔に前記導体を成長させる工程とを有することを特徴とする請求項１に記載の電子部品の製造方法。
【請求項５】
樹脂層と、
前記樹脂層に垂直に形成された貫通孔と、
前記貫通孔に埋め込まれた導体と、
前記樹脂層の一方の主面に形成された第１の導体パターンと、
前記樹脂層の他方の主面に埋め込まれ、該主面と同じ高さの上面を有し、前記導体により前記第１の導体パターンと電気的に接続された第２の導体パターンと、
を有することを特徴とする電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品とその製造方法に関する。
【背景技術】
【０００２】
LSI等の半導体素子は微細化の一途を辿っており、出荷される製品の中にはサブミクロンレベルの配線幅を有するものもある。
【０００３】
これに対し、半導体素子を実装するための回路基板では、配線幅が最小でも１０数μm程度に留まっており、半導体素子と比べて２桁も大きな配線幅となっている。電子機器の高速度化や携帯機器の更なる小型化を実現するには、回路基板に半導体素子を高密度に実装しなければならず、そのためにも回路基板における配線幅の縮小化が望まれる。
【０００４】
回路基板における配線の形成方法としては、サブトラクト法、セミアディティブ法、及びインプリント法等が知られている。
【０００５】
このうち、サブトラクト法は、レジストパターンをマスクにしながら導電膜をウエットエッチングすることにより配線を形成するものである。この方法では、エッチングが等方的に進行するため微細な配線の形成には不利であり、最小でも３５μm程度の配線幅しか実現できない。
【０００６】
また、セミアディティブ法では、絶縁層上にシード層を形成した後、その上にめっきレジストを形成し、シード層に給電を行いながらめっきレジストの開口内に電解めっきにより導電膜を形成する。そして、めっきレジストを除去した後にシード層をウエットエッチングすることにより、エッチングされずに残った導電膜よりなる配線が形成される。
【０００７】
そのようなセミアディティブ法によれば、サブトラクト法と比較して配線幅を縮小することができる。但し、配線幅が５μm程度となると、安定した形状に配線を形成するのが困難になると共に、配線と下地との密着性が劣化する。そのため、セミアディティブ法は、幅が１０μmよりも広い配線の形成に使用されることが多い。
【０００８】
これに対し、インプリント法は、導体プレート（スタンパ）の表面の凹凸を樹脂層に印刻することにより、樹脂層に配線溝やホールを形成するものである。配線溝を形成した後は、配線溝にめっき法等により導電膜を形成し、樹脂層上の余分な導電膜をCMP(Chemical Mechanical Polishing)等により除去し、配線溝内に配線を形成する。
【０００９】
しかしながら、微細で複雑な形状の配線を形成する場合にインプリント法を用いると、樹脂層から導体プレートを剥離させるときに、樹脂層の一部が導体プレートに付着し、配線溝が欠損してしまうという問題がある。更に、導体プレートを何度も使用している間に、導体プレートに形成されている配線形状の凹凸が変形するという問題もインプリント法にはある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−３６２１７号公報
【特許文献２】特開２００６−１００４６３号公報
【特許文献３】特開２００５−５７２１号公報
【特許文献４】特開２００６−３０３４３８号公報
【特許文献５】特開２００８−８４９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
電子部品とその製造方法において、従来よりも微細な導体パターンを形成することを目的とする。
【課題を解決するための手段】
【００１２】
以下の開示の一観点によれば、導体箔の上に樹脂層を形成する工程と、一方の主面にパターンが形成された導体プレートを前記樹脂層に押し当て、該樹脂層に前記パターンを埋め込む工程と、前記導体プレート、前記樹脂層、及び前記導体箔の各々に貫通孔を形成する工程と、前記貫通孔内に導体を埋め込む工程と、前記導体箔をパターニングすることにより、前記導体と電気的に接続された第１の導体パターンを形成する工程と、前記樹脂層が現れるまで前記導体プレートの他方の主面に対して研磨、CMP、又は研削を行うことにより、前記導体を介して前記第１の導体パターンと電気的に接続された第２の導体パターンを前記樹脂層に形成する工程とを有する電子部品の製造方法が提供される。
【００１３】
また、その開示の他の観点によれば、樹脂層と、前記樹脂層に垂直に形成された貫通孔と、前記貫通孔に埋め込まれた導体と、前記樹脂層の一方の主面に形成された第１の導体パターンと、前記樹脂層の他方の主面に埋め込まれ、該主面と同じ高さの上面を有し、前記導体により前記第１の導体パターンと電気的に接続された第２の導体パターンとを有する電子部品が提供される。
【発明の効果】
【００１４】
以下の開示によれば、樹脂層中に埋め込まれた導体プレートの凸パターンを第２の導体パターンとするので、樹脂層から導体プレートを剥離する必要がなく、樹脂層の欠損を防いで微細な第２の導体パターンを得ることができる。
【００１５】
しかも、樹脂層の厚みを制御することで、樹脂層の両主面に形成される第１の導体パターンと第２の導体パターンとを含む回路の特性インピーダンスを高精度に制御することができる。
【図面の簡単な説明】
【００１６】
【図１】図１（ａ）〜（ｃ）は、第１実施形態に係る電子部品の製造途中の断面図（その１）である。
【図２】図２（ａ）〜（ｃ）は、第１実施形態に係る電子部品の製造途中の断面図（その２）である。
【図３】図３（ａ）〜（ｃ）は、第１実施形態に係る電子部品の製造途中の断面図（その３）である。
【図４】図４（ａ）〜（ｃ）は、第１実施形態に係る電子部品の製造途中の断面図（その４）である。
【図５】図５（ａ）、（ｂ）は、第１実施形態に係る電子部品の製造途中の断面図（その５）である。
【図６】図６は、第１実施形態に係る電子部品の製造途中の断面図（その６）である。
【図７】図７（ａ）、（ｂ）は、第１実施形態に係る電子部品の製造途中の断面図（その７）である。
【図８】図８（ａ）、（ｂ）は、第１実施形態に係る電子部品の製造途中の断面図（その８）である。
【図９】図９は、第１実施形態に係る電子部品の製造途中の断面図（その９）である。
【図１０】図１０は、第１実施形態に係る電子部品の製造途中の断面図（その１０）である。
【図１１】図１１は、第１実施形態に係る電子部品が備える第１の導体パターンの平面図である。
【図１２】図１２（ａ）、（ｂ）は、第２実施形態に係る電子部品の製造途中の断面図（その１）である。
【図１３】図１３（ａ）、（ｂ）は、第２実施形態に係る電子部品の製造途中の断面図（その２）である。
【図１４】図１４（ａ）〜（ｃ）は、第３実施形態に係るマスター型の製造途中の断面図（その１）である。
【図１５】図１５（ａ）〜（ｃ）は、第３実施形態に係るマスター型の製造途中の断面図（その２）である。
【図１６】図１６（ａ）、（ｂ）は、第３実施形態に係るマスター型の製造途中の断面図（その３）である。
【発明を実施するための形態】
【００１７】
以下に、添付図面を参照しながら、本実施形態について説明する。
【００１８】
（第１実施形態）
図１〜図１０は、本実施形態に係る電子部品の製造途中の断面図である。
【００１９】
本実施形態では、電子部品としてBGA(Ball Grid Array)型の半導体パッケージを製造する。
【００２０】
まず、図１（ａ）に示すように、熱硬化性の樹脂を成型してなるマスター型１を用意する。そのマスター型１の主面１ｘには、成型時に複数の凹部１ａが形成される。
【００２１】
次いで、図１（ｂ）に示すように、マスター型１の主面１ｘにスパッタ法で不図示の銅層を形成した後、その銅層を給電層にして電解銅めっき膜を成長させ、その電解銅めっき膜により凹部１ａを完全に埋め込んで導体プレート２を形成する。
【００２２】
後述のように導体プレート２は導体パターンとして供されるが、上記のように導体プレート２の材料として銅を使用すると、導体パターンの電気抵抗を低減することができる。
【００２３】
そして、図１（ｃ）に示すように、マスター型１から導体プレート２を剥がす。マスター型１は、導体プレート２とは異なる材料である樹脂を含むため、本工程では両者を簡単に剥離することができる。
【００２４】
また、剥離した導体プレート２の一方の主面２ｘには、マスター型１の凹部１ａを反映した高さが約５μmの凸パターン２ｗが形成される。
【００２５】
次に、図２（ａ）に示す断面構造を得るまでの工程について説明する。
【００２６】
まず、厚さが約１８μmキャリア銅箔３上に導体箔４として厚さが約５μmの銅箔が接着された積層体５を用意する。
【００２７】
次いで、その積層体５の上に、半硬化（Ｂステージ）の熱硬化性エポキシ系樹脂を含む樹脂シートを貼付することにより、樹脂層６を約１０μmの厚さに形成する。樹脂層６の材料は特に限定されない。樹脂層６として使用し得る熱硬化性樹脂としては、エポキシ系樹脂の他に、シリコーン系樹脂、シアネート系樹脂、ポリオレフィン系樹脂、アクリル系樹脂、及びベンゾシクロブテン等もある。
【００２８】
なお、熱硬化性樹脂に代えて、熱可塑性樹脂を含む樹脂層６を形成してもよい。
【００２９】
そして、その樹脂層６の上方に既述の導体プレート２を配する。
【００３０】
続いて、図２（ｂ）に示すように、不図示のオートクレーブを利用して減圧雰囲気下において樹脂層６に導体プレート２を押し当てることにより樹脂層６に凸パターン２ｗを埋め込む。
【００３１】
このとき、上記のように樹脂層６は半硬化の状態なので、導体プレート２を押し当てるときに樹脂層６が流動し、当該樹脂層６に凸パターン２ｗを隙間なく埋め込むことができる。また、本工程を減圧雰囲気下で行うことにより、樹脂層６と導体プレート２との間に空気が入り込んでこれらの間に隙間が発生するのを防止できる。
【００３２】
その後、加熱温度が約１８０℃、加熱時間が約３０分の条件で樹脂層６を加熱して熱硬化させる。
【００３３】
なお、樹脂層６の材料として熱可塑性樹脂を使用する場合は、導体プレート２の押し当てと同時に樹脂層６を加熱することにより、加熱によって軟化した樹脂層６に凸パターン２ｗを容易に埋め込むことができる。
【００３４】
ここで、樹脂層６の元となる樹脂シートは、シート状に成型した時点で既にその厚さが均一になっている。そのため、樹脂層６は、その厚さにむらが発生し難く、厚さの制御が簡単である。その結果、本工程では、樹脂層６の厚さのむらが原因で導体プレート２が導体箔４に対して傾くのを防ぎつつ、導体箔４と導体プレート２との間隔を高精度に制御することができる。
【００３５】
次いで、図２（ｃ）に示すように、凸パターン２ｗを通るように、直径が約５０μmの貫通孔６ａを形成する。貫通孔６ａの形成方法は特に限定されない。本実施形態では、ドリル加工により導体プレート２、樹脂層６、導体箔４、及びキャリア銅箔３の各々に貫通孔６ａを形成する。
【００３６】
このようにドリル加工を用いる場合、貫通孔６ａの側壁６ｘは、レーザ加工を用いる場合のように樹脂層の主面６ｂから傾くことはなく、当該主面６ｂに対して垂直になる。
【００３７】
このとき、樹脂層６や導体箔４はその下のキャリア銅箔３によって支持されているため、各層４、６のハンドリングが良好になり、ドリル加工により貫通孔６ａを簡単に形成することができる。
【００３８】
このように、キャリア銅箔３は、ドリル加工時の支持部材として機能するものであるが、貫通孔６ａを形成した後は不要となる。
【００３９】
そこで、次の工程では、図３（ａ）に示すように、導体箔４からキャリア銅箔３を剥離する。なお、各箔３、４の接着力は弱いため、本工程ではこれらの箔３、４を簡単に剥離することができる。
【００４０】
次に、図３（ｂ）に示すように、導体箔４の表面にマスク１０としてドライフィルムレジストを貼付する。
【００４１】
マスク１０は、導体箔４の表面を保護する機能があればドライフィルムレジストに限定されず、樹脂フィルムであってもよい。
【００４２】
続いて、図３（ｃ）に示すように、導体箔４に給電を行いながら電解銅めっきにより貫通孔６ａ内に導体１１を成長させる。このように導体箔４を給電層にするので、本実施形態では貫通孔６ａ内に給電層として無電解銅めっき層を予め形成しておく必要はない。
【００４３】
また、本工程では導体プレート２には給電を行わず、導体箔４に対してのみ給電を行う。そのため、導体１１の成長初期の段階では、導体プレート２が露出している部分の貫通孔６ａには導体１１は成長せず、給電が行われている導体箔４が露出している部分の貫通孔６ａから上に向かって導体１１が成長する。
【００４４】
そして、図４（ａ）に示すように、導体１１が導体プレート２の表面にまで達したところで導体箔４への給電を止め、導体１１の成長を停止する。
【００４５】
このように、本実施形態では導体１１を下から上に順次成長させるので、導体プレート２にも給電を行って貫通孔６ａの上下方向から導体１１を成長させる場合のように導体１１中に空洞が取り込まれる危険性を低減できる。
【００４６】
また、給電が行われる導体箔４の表面にマスク１０を形成してあるので、当該表面に不要な電解銅めっき膜が形成されるのを防止できる。
【００４７】
その後に、図４（ｂ）に示すように、マスク１０を剥離して除去する。
【００４８】
続いて、図４（ｃ）に示すように、導体箔４の上にドライフィルムレジストを貼付し、それを露光、現像することによりレジストパターン１３を形成する。
【００４９】
なお、図３（ｂ）〜図４（ａ）の工程をイエロールーム内で行うことが可能であり、マスク１０として形成したドライフィルムレジストが感光するおそれがない場合は、そのマスク１０を露光、現像してレジストパターン１３としてもよい。
【００５０】
そして、図５（ａ）に示すように、レジストパターン１３をマスクにして導体箔４をウエットエッチングするサブトラクト法により、第１の電極４ａと接地層４ｂとを備えた第１の導体パターン４ｘを形成する。
【００５１】
なお、このウエットエッチングでは、エッチング液として過酸化水素水と硫酸との混合溶液を使用する。
【００５２】
図１１は、このようにして形成された第１の導体パターン４ｘの平面図である。
【００５３】
図１１に示されるように、第１の電極４ａの平面形状は概略円形である。そして、接地層４ｂは、第１の電極４ａから間隔をおいて樹脂層６のほぼ全面にベタ状に形成される。
【００５４】
その後に、図５（ｂ）に示すように、レジストパターン１３を除去する。
【００５５】
ここまでの工程により、樹脂層６の両主面に導体プレート２と第１の導体パターン４ｘとを備えてなる構造体１５が形成されたことになる。
【００５６】
その構造体１５は、以下に説明する回路基板と共に使用され、その回路基板と半導体素子のそれぞれの配線ピッチを整合させる役割を担う。
【００５７】
図６は、本実施形態で使用する回路基板３０の断面図である。
【００５８】
その回路基板３０は、樹脂基材２０と、その両主面に積層された第１〜第４の層間絶縁層２１〜２４を有する。このうち、第１〜第４の層間絶縁膜２１〜２４は、エポキシ樹脂等の絶縁性の樹脂を含む。
【００５９】
また、樹脂基材２０には、貫通孔２０ａが形成されており、その貫通孔２０ａ内には銅等のスルーホール導体１９が埋め込まれる。そして、第１の層間絶縁膜２１と第３の層間絶縁膜２３には銅等を含むビア導電体２５、２７が埋め込まれる。
【００６０】
また、第２の層間絶縁膜２２と第４の層間絶縁膜２４には、それぞれ第２の電極２６及び第３の電極２８として供される銅を含むビア導電体が埋め込まれる。
【００６１】
そして、第４の層間絶縁膜２４の上にはソルダレジスト層２９が形成されており、そのソルダレジスト層２９の窓２９ａから上記の第３の電極２８が露出する。
【００６２】
このような回路基板３０を用意した後は、図７〜図８の工程に移る。なお、図７〜図８では、説明をし易くするために、回路基板３０の要部を拡大してある。
【００６３】
まず、図７（ａ）に示すように、回路基板３０の第２の電極２６の上に、低融点金属３１としてはんだを印刷する。なお、印刷に代えてめっきにより低融点金属３１を形成してもよい。
【００６４】
また、低融点金属３１は、はんだのような合金に限定されず、錫等の単体の金属であってもよい。
【００６５】
次いで、図７（ｂ）に示すように、回路基板３０の上に、熱硬化性樹脂３２としてエポキシ系樹脂を塗布する。なお、エポキシ系樹脂に代えて、シリコーン系樹脂、シアネート系樹脂、ポリオレフィン系樹脂、アクリル系樹脂、及びベンゾシクロブテンのいずれかを熱硬化性樹脂３２として使用してもよい。
【００６６】
この段階では、熱硬化性樹脂３２は未硬化の状態である。
【００６７】
そして、既述の構造体１５を用意し、当該構造体１５の第１の電極４ａと回路基板３０の第２の電極２６との位置合わせを行う。
【００６８】
次に、図８（ａ）に示すように、各電極４ａ、２６の間に低融点金属３１が介在した状態で熱硬化性樹脂３２に第１の導体パターン４ｘを埋め込む。
【００６９】
そして、低融点金属３１を加熱して溶融することにより、該低融点金属３１を介して第２の電極２６と第１の導体パターン４ｘとを電気的かつ機械的に接続すると共に、熱硬化性樹脂３２を熱硬化させる。
【００７０】
本工程における加熱条件は特に限定されない。本実施形態では、加熱温度を約２００℃、加熱時間を約３０分とする条件で、低融点金属３１の溶融と熱硬化性樹脂３２の熱硬化とを行う。
【００７１】
このように熱硬化性樹脂３２を熱硬化させることで、第２の電極２６と第１の導体パターン４ｘとの接続強度が補強され、これらの接続信頼性を向上させることができる。
【００７２】
なお、上記では予め第２の電極２６側に低融点金属３１を設けていたが、本実施形態はこれに限定されない。例えば、第２の電極２６側ではなく、第１の電極４ａ側に予め低融点金属３１を設けるようにしてもよい。
【００７３】
続いて、図８（ｂ）に示すように、樹脂層６が現れるまで導体プレート２の他方の主面２ｙに対して研磨、CMP、又は研削を行い、導体プレート２の凸パターン２ｗを樹脂層６に第２の導体パターン２ｚとして残す。なお、製造コストの低減という観点からすると、研磨やCMPよりもプロセスコストの安い切削により本工程を行うのが好ましい。また、切削には、研磨やCMPよりも高速で処理できるという利点もある。
【００７４】
このようにして形成された微細な第２の導体パターン２ｚは、導体１１を介して第１の導体パターン４ｘと電気的に接続されると共に、接地層４ｂと協働してマイクロストリップラインとして機能する。
【００７５】
既述のように、樹脂シートから形成した樹脂層６は、厚さにむらが生じ難く厚さの制御が簡単である。そのため、本実施形態では接地層４ｂと第２の導体パターン２ｚとの間隔を調節してマイクロストリップラインの特性インピーダンスを高精度に制御するのが容易である。
【００７６】
また、このように研磨等によって導体パターン２ｚを形成することで、その導体パターン２ｚの上面の高さを樹脂層６の主面６ｂの高さとほぼ同じにすることができる。
【００７７】
研磨等を用いた上記のプロセスによれば、導体プレート２の凸パターン２ｗ自身を第２の導体パターン２ｚとして利用するので、インプリント法のように樹脂層６から導体プレート２を剥離する必要がない。
【００７８】
そのため、導体プレート２の剥離時に樹脂層６の一部が欠損するというインプリント法の問題を克服することができ、最小の配線幅が１μm程度の微細な導体パターン２ｚを高い歩留まりで形成することが可能となる。
【００７９】
また、本工程では、回路基板３０が支持部材として機能するため、研磨等の圧力によって樹脂層６が大きく撓むことがなく、樹脂層６の全面にわたって導体プレート２を均等に研磨等することができる。
【００８０】
更に、第１の導体パターン４ｘは、粗いパターニングに有利なサブトラクト法で形成されるため、第１の導体パターン４ｘの配線幅W1は上記の微細な第２の導体パターン２ｚの配線幅W2と比較して広くなる。
【００８１】
このように、本実施形態では、樹脂層６の両主面において配線幅W1、W2の広狭が異なる構造を得ることができる。
【００８２】
このような特徴を利用して、以下の図９〜図１０の工程では、各導体パターン２ｚ、４ｘを、半導体素子と回路基板３０との配線ピッチを整合させるのに使用する。
【００８３】
なお、図９〜図１０では、説明をし易くするために、図７〜図８におけるよりも広範な領域の断面を示してある。
【００８４】
まず、図９に示すように、上記の導体パターン２ｚの上に印刷法等により基板側はんだバンプ３７を形成する。
【００８５】
そして、回路基板３０の上方に半導体素子３５を用意し、その半導体素子３５の端子３４上に形成された素子側はんだバンプ３３と上記の基板側はんだバンプ３７との位置合わせを行う。
【００８６】
次に、図１０に示すように、リフローによって各はんだバンプ３３、３７同士を接合することにより、第２の導体パターン２ｚと半導体素子３５とを電気的かつ機械的に接続する。
【００８７】
そして、第２の導体パターン２ｚと半導体素子３５との接続信頼性を高めるべく、これらの間の隙間にアンダーフィル樹脂３６を充填する。
【００８８】
その後に、ソルダレジスト層２９から露出している部分の第３の電極２８上に外部接続端子３８としてはんだバンプを接合し、本実施形態に係るBGA型の半導体パッケージの基本構造を完成させる。
【００８９】
以上説明した本実施形態によれば、図８（ｂ）で説明したように、導体プレート２の凸パターン２ｗ自身を第２の導体パターン２ｚとして利用する。そのため、インプリント法のように樹脂層６から導体プレート２を剥離する必要がなく、樹脂層６の欠損を防止して微細な第２の導体パターン２ｚを形成できる。
【００９０】
また、このように第２の導体パターン２ｚが微細であることから、図１０のように端子３４間のピッチが狭い半導体素子３５を第２の導体パターン２ｚ上に接続することができる。一方、第１の導体パターン４ｘは、第２の導体パターン２ｚよりも配線幅が広いため、配線ピッチの広い回路基板３０と接続するのが好適である。
【００９１】
このように配線幅の広狭が異なる導体パターン２ｚ、４ｘを導体１１で接続したことで、本実施形態では回路基板３０と半導体素子３５の各々の配線ピッチの不整合を解消することができる。
【００９２】
更に、第２の導体パターン２ｚは、接地層４ｂと協働してマクロストリップラインとして機能するので、そのマイクロストリップラインにより回路基板３０と半導体素子３５とのインピーダンスマッチングを行うことができ、高品位なBGAを提供できる。
【００９３】
特に、樹脂シートから形成した樹脂層６は厚さの制御が簡単なため、微細な第２の導体パターン２ｚを備えたマイクロストリップラインの特性インピーダンスを高精度に制御するのが簡単である。
【００９４】
（第２実施形態）
第１実施形態では、図７（ｂ）に示したように、各電極４ａ、２６を接続する前に、予め回路基板３０に熱硬化性樹脂３２を塗布した。
【００９５】
これに対し、本実施形態では、各電極４ａ、２６を接続した後にその熱硬化性樹脂３２を充填する。
【００９６】
図１２〜図１３は、本実施形態に係る電子部品の製造途中の断面図である。なお、これらの図において第１実施形態と同じ要素には第１実施形態と同じ符号を付し、以下ではその説明を省略する。
【００９７】
まず、図１２（ａ）に示すように、第１実施形態で説明した回路基板３０を用意し、その第２の電極２６の上に低融点金属３１としてはんだを印刷する。なお、印刷に代えてめっきにより低融点金属３１を形成してもよい。
【００９８】
そして、第１実施形態で作製した構造体１５を別途用意し、その構造体１５の第１の電極４ａと回路基板３０の第２の電極２６との位置合わせを行う。
【００９９】
次いで、図１２（ｂ）に示すように、低融点金属３１に第１の電極４ａが当接した状態で低融点金属３１を加熱して溶融し、低融点金属３１を介して第１の導体パターン４ｘと第２の電極２６とを電気的かつ機械的に接続する。
【０１００】
続いて、図１３（ａ）に示すように、第１の導体パターン４ｘと回路基板３０との間の隙間に熱硬化性樹脂３２としてエポキシ樹脂系を充填する。なお、エポキシ系樹脂に代えて、シリコーン系樹脂、シアネート系樹脂、ポリオレフィン系樹脂、アクリル系樹脂、及びベンゾシクロブテンのいずれかを熱硬化性樹脂３２として使用してもよい。
【０１０１】
そして、加熱温度を約１５０℃、加熱時間を約６０分とする条件で熱硬化性樹脂３２を熱硬化させる。
【０１０２】
このように硬化した熱硬化性樹脂３２によって構造体１５と回路基板３０とが機械的に強固に接続され、第１の導体パターン４ｘと第２の電極２６との接続信頼性が向上する。
【０１０３】
その後に、図１３（ｂ）に示すように、樹脂層６が現れるまで導体プレート２の他方の主面２ｙに対して研磨、CMP、又は研削を行い、導体プレート２の凸パターン２ｗを樹脂層６に第２の導体パターン２ｚとして残す。
【０１０４】
この後は、第１実施形態の図９〜図１０の工程を行って第２の導体パターン２ｚ上に半導体素子を電気的かつ機械的に接続する工程に移るが、その詳細については省略する。
【０１０５】
以上説明した本実施形態によれば、図１３（ａ）に示したように、各電極４ａ、２６が低融点金属３１で接続された状態で、回路基板３０と第１の導体パターン４ｘとの間に熱硬化性樹脂３２を充填する。
【０１０６】
これによれば、各電極４ａ、２６の間に熱硬化性樹脂３２が介在する危険性が少なくなり、熱硬化性樹脂３２が原因で各電極４ａ、２６間の電気抵抗が上昇するのを防止できる。
【０１０７】
（第３実施形態）
本実施形態では、第１実施形態で説明したマスター型１（図１（ａ）参照）の製造方法について説明する。
【０１０８】
図１４〜図１６は、そのマスター型１の製造途中の断面図である。
【０１０９】
マスター型１を製造するには、まず、図１４（ａ）に示すように、シリコン基板４０の上側全面にフォトレジスト４１を塗布し、それをベークし半硬化の状態とする。
【０１１０】
次に、図１４（ｂ）に示すように、透明基板４２ａの上にクロム膜等の遮光パターン４２ｂを形成してなる露光マスク４２をシリコン基板４０の上方に配置する。
【０１１１】
そして、その露光マスク４２を通じてフォトレジスト４１に露光光を照射することにより、フォトレジスト４１を露光する。
【０１１２】
なお、このようにシリコン基板４０の上方に露光マスク４２を配置するのではなく、ステッパ等の露光装置を用いてフォトレジスト４１を露光するようにしてもよい。
【０１１３】
その後、図１４（ｃ）に示すように、フォトレジスト４１を現像することにより、フォトレジスト４１に複数の窓４１ａを形成する。
【０１１４】
次いで、図１５（ａ）に示すように、上記の窓４１ａを通じてシリコン基板４０をRIE(Reactive Ion Etching)によりドライエッチングして、シリコン基板４０に複数の溝４０ａを形成する。
【０１１５】
このドライエッチングの条件は特に限定されないが、本実施形態では反応性ガスと不活性ガスとの混合ガスをエッチングガスとして使用する。このうち、反応性ガスとしては、F2、SF6、CF4、及びC4F8のいずれかのフッ素系ガスを使用し得る。或いは、Cl2又はH2を反応性ガスとして使用してもよい。また、不活性ガスとしては、例えばアルゴンガスがある。
【０１１６】
なお、このようなドライエッチングに代えて、フッ酸又はKOH等のエッチング液を使用するウエットエッチングを行ってもよい。
【０１１７】
このエッチングを終了後、フォトレジスト４１を除去する。
【０１１８】
これにより、図１５（ｂ）に示すように、マスター型１用の母型４４が完成する。
【０１１９】
次に、図１５（ｃ）に示すように、溝４０ａを埋め込むように母型４４上に金属層を形成し、その金属層よりなる子型４５を作製する。その金属層は、例えば、電解めっきにより形成されたニッケル層である。
【０１２０】
そして、母型４４から子型４５を取り外した後、図１６（ａ）に示すように、熱硬化性樹脂によって子型４５の型取りを行い、熱硬化性樹脂よりなるマスター型１を得る。なお、樹脂で型取りをするのではなく、ニッケルの電鋳により子型４５の型取りを行い、マスター型１を作製してもよい。
【０１２１】
この後は、図１６（ｂ）に示すように、子型４５からマスター型１を取り外す。
【０１２２】
以上により、第１実施形態で使用したマスター型１が完成した。
【０１２３】
導体プレート２（図１（ｂ）参照）を作製するときにそのマスター型１を繰り返し利用することで、同じ形状で同じ品質の複数の導体プレート２を作り出すことができ、導体プレート２を安価に大量生産することが可能となる。
【０１２４】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【０１２５】
（付記１）  導体箔の上に樹脂層を形成する工程と、
一方の主面にパターンが形成された導体プレートを前記樹脂層に押し当て、該樹脂層に前記パターンを埋め込む工程と、
前記導体プレート、前記樹脂層、及び前記導体箔の各々に貫通孔を形成する工程と、
前記貫通孔内に導体を埋め込む工程と、
前記導体箔をパターニングすることにより、前記導体と電気的に接続された第１の導体パターンを形成する工程と、
前記樹脂層が現れるまで前記導体プレートの他方の主面に対して研磨、CMP、又は研削を行うことにより、前記導体を介して前記第１の導体パターンと電気的に接続された第２の導体パターンを前記樹脂層に形成する工程と、
を有することを特徴とする電子部品の製造方法。
【０１２６】
（付記２）  回路基板の電極に前記第１の導体パターンを電気的に接続する工程を更に有し、
前記第２の導体パターンを形成する工程は、前記回路基板を支持部材として使用しながら、前記導体プレートの他方の主面を研磨、CMP、又は研削することにより行われることを特徴とする付記１に記載の電子部品の製造方法。
【０１２７】
（付記３）  前記回路基板の前記電極に前記第１の導体パターンを電気的に接続する工程は、
前記回路基板の上に熱硬化性樹脂を塗布する工程と、
前記電極と前記第１の導体パターンとの間に低融点金属が介在した状態で、前記熱硬化性樹脂に前記第１の導体パターンを埋め込む工程と、
前記低融点金属を加熱して溶融することにより、該低融点金属を介して前記電極と前記第１の導体パターンとを電気的に接続すると共に、前記熱硬化性樹脂を熱硬化させる工程とを有することを特徴とする付記２に記載の電子部品の製造方法。
【０１２８】
（付記４）  前記回路基板の前記電極に前記第１の導体パターンを電気的に接続する工程は、
低融点金属を介して前記電極と前記第１の導体パターンとを電気的に接続する工程と、
前記電極と前記第１の導体パターンとを接続した後、該第１の導体パターンと前記回路基板との間の隙間に樹脂を充填する工程とを有することを特徴とする付記２に記載の電子部品の製造方法。
【０１２９】
（付記５）  前記貫通孔内に前記導体を埋め込む工程は、
前記導体箔の表面にマスクを形成する工程と、
前記導体プレートには給電を行わず、かつ、前記導体箔に給電を行いながら、電解めっきにより前記貫通孔に前記導体を成長させる工程とを有することを特徴とする付記１に記載の電子部品の製造方法。
【０１３０】
（付記６）  前記第１の導体パターンは接地層を有し、
前記第２の導体パターンは、前記接地層と協働してマイクロスリップラインとして機能することを特徴とする付記１に記載の電子部品の製造方法。
【０１３１】
（付記７）  前記貫通孔を形成する工程は、前記導体箔の表面にキャリア箔が接着された状態で行われることを特徴とする付記１に記載の電子部品の製造方法。
【０１３２】
（付記８）  前記第２の導体パターンと半導体素子とを電気的に接続する工程を更に有することを特徴とする付記１に記載の電子部品の製造方法。
【０１３３】
（付記９）  樹脂層と、
前記樹脂層に垂直に形成された貫通孔と、
前記貫通孔に埋め込まれた導体と、
前記樹脂層の一方の主面に形成された第１の導体パターンと、
前記樹脂層の他方の主面に埋め込まれ、該主面と同じ高さの上面を有し、前記導体により前記第１の導体パターンと電気的に接続された第２の導体パターンと、
を有することを特徴とする電子部品。
【０１３４】
（付記１０）  前記１の導体パターンと電気的に接続された回路基板と、
前記第２の導体パターンと電気的に接続された半導体素子とを更に有することを特徴とする付記９に記載の電子部品。
【符号の説明】
【０１３５】
１…マスター型、１ａ…凹部、１ｘ…主面、２…導体プレート、２ｘ、２ｙ…主面、２ｚ…第２の導体パターン、２ｗ…凸パターン、３…キャリア銅箔、４…導体箔、４ａ…第１の電極、４ｂ…接地層、４ｘ…第１の導体パターン、５…積層体、６…樹脂層、６ａ…貫通孔、６ｂ…主面、１１…導体、１５…構造体、１９…スルーホール導体、２０…樹脂基材、２０ａ…貫通孔、２１〜２４…第１〜第４の層間絶縁膜、２５、２７…ビア導体、２６、２８…第２、第３の電極、２９…ソルダレジスト層、２９ａ…窓、３０…回路基板、３１…低融点金属、３２…熱硬化性樹脂、３３…素子側はんだバンプ、３４…端子、３５…半導体素子、３６…アンダーフィル樹脂、３７…基板側はんだバンプ、４０…シリコン基板、４０ａ…溝、４１…フォトレジスト、４１ａ…窓、４４…母型、４５…子型。
【図１】
0005392167.tif 000002
【図２】
0005392167.tif 000003
【図３】
0005392167.tif 000004
【図４】
0005392167.tif 000005
【図５】
0005392167.tif 000006
【図６】
0005392167.tif 000007
【図７】
0005392167.tif 000008
【図８】
0005392167.tif 000009
【図９】
0005392167.tif 000010
【図１０】
0005392167.tif 000011
【図１１】
0005392167.tif 000012
【図１２】
0005392167.tif 000013
【図１３】
0005392167.tif 000014
【図１４】
0005392167.tif 000015
【図１５】
0005392167.tif 000016
【図１６】
0005392167.tif 000017