(57)【特許請求の範囲】
【請求項１】
主表面を有する半導体基板と、
前記半導体基板の主表面上に間隔をあけて形成された第１、第２及び第３フローティングゲートと、
前記第１、第２及び第３フローティングゲート上にそれぞれ形成された第１、第２及び第３コントロールゲートと、
前記第１コントロールゲート上に形成され、前記第１コントロールゲート上端部から上方に向かうに従って側方に膨出させるように形成された第１絶縁膜と、
前記第２コントロールゲート上に形成され、前記第２コントロールゲート上端部から上方に向かうに従って側方に膨出させるように形成された第２絶縁膜と、
前記第３コントロールゲート上に形成され、前記第３コントロールゲート上端部から上方に向かうに従って側方に膨出させるように形成された第３絶縁膜と、
前記第１絶縁膜、前記第２絶縁膜及び前記第３絶縁膜の表面上に接して覆うように形成された第４絶縁膜と、
前記第１絶縁膜、前記第２絶縁膜及び第３絶縁膜によって形成され、少なくとも前記第１フローティングゲートと前記第２フローティングゲート間、前記第２フローティングゲートと前記第３フローティングゲート間に形成された空隙部とを備え、
前記第４絶縁膜は、前記第１、前記第２及び第３絶縁膜と異なる材質であり、
前記空隙部の底面は、前記第１、前記第２および第３絶縁膜のいずれによっても覆われていない、不揮発性半導体装置。
【請求項２】
前記空隙部は、前記第１と第２フローティングゲート間から、前記第１と第２コントロールゲートの上端部より上方に亘って形成され、前記第２と第３フローティングゲート間から、前記第２と第３コントロールゲートの上端部より上方に亘って形成された、請求項１に記載の不揮発性半導体装置。
【請求項３】
前記第１絶縁膜、前記第２絶縁膜及び前記第３絶縁膜は、酸化シリコン膜より誘電率が低い多孔質の絶縁膜から形成された、請求項１に記載の不揮発性半導体装置。
【請求項４】
少なくとも前記第１および第２フローティングゲートの側面と、前記第１および第２コ
ントロールゲートの側面とを覆う第５絶縁膜をさらに備えた、請求項１から請求項３のいずれかに記載の不揮発性半導体装置。
【請求項５】
半導体基板の主表面上に第１、第２及び第３フローティングゲートを形成する工程と、
前記第１、第２及び第３フローティングゲート上にそれぞれ第１、第２及び第３コントロールゲートを形成する工程と、
前記第１、第２及び第３コントロールゲート上に、前記第１、第２及び第３コントロールゲートのそれぞれの上端部から上方に向かうに従って側方に膨出させるように第１、第２及び第３絶縁膜を形成する工程と、
前記第１絶縁膜、前記第２絶縁膜及び前記第３絶縁膜の表面上に接して覆うように第４絶縁膜を形成する工程とを備え、
前記第１絶縁膜、前記第２絶縁膜及び前記第３絶縁膜とによって形成され、少なくとも前記第１フローティングゲートと前記第２フローティングゲート間および前記第２フローティングゲートと前記第３フローティングゲート間に空隙部を形成し、
前記第４絶縁膜は、前記第１絶縁膜、前記第２絶縁膜および前記第３絶縁膜と異なる材質であり、
前記空隙部の底面は、前記第１、前記第２および第３絶縁膜のいずれによっても覆われていないことを特徴とする、不揮発性半導体装置の製造方法。
【請求項６】
前記第１絶縁膜および前記第２絶縁膜の表面上に、他の絶縁膜を形成する工程をさらに備える、請求項５に記載の不揮発性半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フローティングゲート間の容量結合の軽減が図られた不揮発性半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
一般に、電気的に書込み、消去可能な不揮発性半導体装置としては、半導体基板の主表面上に形成された複数のフローティングゲート電極と、このフローティングゲート電極上に形成されたコントロールゲート電極とを備えたものが知られている。近年、半導体集積回路の高集積化に伴い、フローティングゲート間の寸法が狭くなり、隣接するフローティングゲート同士間に、大きな容量が生じ易くなっていた。このため、周囲のフローティングゲートの電位によって、フローティングゲートの読出し時のしきい値電圧が変動するという、いわゆる容量連結による問題が生じていた。
【０００３】
そこで、従来から、隣接するフローティングゲート同士の容量結合が抑制された不揮発性半導体装置が提案されている。例えば、特開２０００−１００９７６号公報には、隣接するフローティングゲート間および隣接するコントロールゲート間に空洞が形成された不揮発性半導体装置や、隣接するフローティングゲート間および隣接するコントロールゲート間に酸化シリコンより比誘電率が低い絶縁膜が形成された不揮発性半導体装置が記載されている。
【０００４】
このフローティングゲート電極間およびコントロールゲート電極間に空洞が形成された不揮発性半導体装置の製造工程は、半導体基板の上面上に、複数のコントロールゲート電極を形成する工程と、常圧の気相成長法により絶縁膜を堆積する工程とを備えている。
【０００５】
そして、絶縁膜を堆積する工程においては、堆積される絶縁膜がコントロールゲート電極間およびコントロールゲート間に埋まりきらず、空洞が形成される。
【０００６】
また、フローティングゲート電極およびコントロールゲート電極間に、酸化シリコン膜より誘電率が低い絶縁膜が形成された不揮発性半導体装置の製造工程は、半導体基板に複数のコントロールゲート電極を形成する工程と、フローティングゲート電極を形成する工程と、形成されたコントロールゲート電極およびフローティングゲート電極間にフッ素添加ポリイミド（比誘電率２．７）を形成する工程とを備えている。
【０００７】
また、特開２００２−７６２９９号公報には、表面を有する半導体基板と、半導体基板の主表面に形成された溝と、溝に埋込まれた第１絶縁膜と、第１絶縁膜上に間隔を隔てて形成された２つの導電層と、２つの導電層によって挟まれた領域の直下に位置する半導体基板の表面を露出する、第１絶縁膜に形成された開口部と、開口部を埋込むとともに、２つの導電層を覆うように形成された第２絶縁膜と、第２絶縁膜によって埋込まれた開口部内に形成された空隙とを備えた半導体装置が記載されている。
【０００８】
この不揮発性半導体装置においても、２つの導電層の間に位置する空隙により２つの導電層間の容量が低減されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−１００９７６号公報
【特許文献２】特開２００２−７６２９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、コントロールゲート間およびフローティングゲート間に空洞が形成された不揮発性半導体装置においては、フローティングゲート間およびコントロールゲート間に空洞を形成する工程において、フローティングゲート間やコントロールゲート間に絶縁膜が入り込む場合が生じやすいという問題があった。また、コントロールゲートの側面やフローティングゲートの側面に形成された膜厚が厚くなり易いという問題があった。これに伴い、隣接するフローティングゲート間の容量結合を抑制することが困難なものとなり、選択されたフローティングゲートのしきい値電圧が変動するという問題があった。さらに、フローティングゲート間およびコントロールゲート間に、酸化シリコン膜より誘電率が小さい低誘電率膜が形成された不揮発性半導体装置においては、水素や水分がゲート絶縁膜に染み出すおそれがあるという問題があり、不揮発性半導体装置の機能が阻害されるという問題があった。
【００１１】
本発明に不揮発性半導体装置は、主表面を有する半導体基板と、半導体基板の主表面上に間隔をあけて形成された第１と第２、及び第３フローティングゲートと、第１と第２、及び第３フローティングゲート上にそれぞれ形成された第１と第２及び第３コントロールゲートとを備える。不揮発性半導体装置は、第１コントロールゲート上に形成され、第１コントロールゲート上端部から上方に向かうに従って側方に膨出させるように形成された第１絶縁膜と、第２コントロールゲート上に形成され、第２コントロールゲート上端部から上方に向かうに従って側方に膨出させるように形成された第２絶縁膜とを備える。不揮発性半導体装置は、上記３コントロールゲート上に形成され、第３コントロールゲート上端部から上方に向かうに従って側方に膨出させるように形成された第３絶縁膜と、第１絶縁膜、第２絶縁膜及び第３絶縁膜の表面上を覆うように形成された第４絶縁膜とを備える。不揮発性半導体装置は、上記第４絶縁膜の埋め込み性よりも埋め込み性の低い第１絶縁膜、第２絶縁膜、及び第３絶縁膜によって形成され、少なくとも第１フローティングゲートと第２フローティングゲート間、第２フローティングゲートと第３ゲート間に形成された空隙部を備える。上記第４絶縁膜は、第１、第２及び第３絶縁膜と異なる材質である。本発明に係る不揮発性半導体装置の製造方法は、半導体基板の主表面上に第１、第２及び第３フローティングゲートを形成する工程と、第１、第２及び第３フローティングゲート上にそれぞれ第１、第２及び第３コントロールゲートを形成する工程とを備える。この製造方法は、第１、第２及び第３コントロールゲート上に、第１、第２及び第３コントロールゲートのそれぞれの上端部から上方に向かうに従って側方に膨出させるように第１、第２及び第３絶縁膜を形成する工程と、第１絶縁膜、第２絶縁膜及び第３絶縁膜の表面上を覆うように第４絶縁膜を形成する工程とを備える。上記第４絶縁膜の埋め込み性よりも埋め込み性の低い第１絶縁膜、第２絶縁膜及び第３絶縁膜とによって形成され、少なくとも第１フローティングゲートと第２フローティングゲート間および第２フローティングゲートと第３フローティングゲート間に空隙部を形成する。上記第４絶縁膜は、第１絶縁膜、第２絶縁膜および第３絶縁膜と異なる材質であることを特徴とする。
【課題を解決するための手段】
【００１２】
本発明に係る不揮発性半導体装置は、主表面を有する半導体基板と、半導体基板の主表面上に間隔をあけて形成された第１と第２フローティングゲートと、第１と第２フローティングゲート上の第１と第２コントロールゲートと、第１コントロールゲート上に形成された第１絶縁膜と、第２コントロールゲート上に形成され、第１絶縁膜に接触するように形成された第２絶縁膜と、第１絶縁膜と、第２絶縁膜とを接触させることで、少なくとも第１フローティングゲートと第２フローティングゲート間に形成された空隙部とを備える。
【発明の効果】
【００１３】
本発明に係る不揮発性半導体装置およびその製造方法によれば、不揮発性半導体装置の機能を確保しつつ、フローティングゲートのしきい値電圧の変動を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】本実施の形態１に係る不揮発性半導体装置の平面図である。
【図２】図１のＩＩ−ＩＩ線における断面図である。
【図３】図１のＩＩＩ−ＩＩＩ線における断面図である。
【図４】不揮発性半導体装置の第１工程を示す断面図である。
【図５】不揮発性半導体装置の第２工程を示す断面図である。
【図６】不揮発性半導体装置の第３工程を示す断面図である。
【図７】不揮発性半導体装置の第４工程を示す断面図である。
【図８】不揮発性半導体装置の第５工程を示す断面図である。
【図９】フローティングゲートのポテンシャルの変動量（相対比）ΔＶｔｈと絶縁膜の厚さとの関係を示したグラフである。
【図１０】本実施の形態２に係る不揮発性半導体装置の断面図である。
【図１１】不揮発性半導体装置の製造工程の第１工程を示す断面図である。
【図１２】不揮発性半導体装置の製造工程の第２工程を示す断面図である。
【図１３】不揮発性半導体装置の製造工程の第３工程を示す断面図である。
【図１４】一般的なＡＮＤ型フラッシュ・アレイ構造を示す回路図である。
【図１５】メモリセルトランジスタの断面図である。
【図１６】一般的なＮＡＮＤ型フラッシュ・アレイ構造を示す回路図である。
【図１７】メモリセルトランジスタの詳細断面図である。
【発明を実施するための形態】
【００１５】
図１から図１７を用いて、本発明に係る不揮発性半導体装置の実施の形態について説明する。
【００１６】
（実施の形態１）
図１は、本実施の形態１に係る不揮発性半導体装置１０の平面図である。この図１に示されるように、主表面を有する半導体基板１１と、半導体基板１１の主表面上に形成され一方向に向けて延在し、間隔を隔てて形成されたアシストゲート１３ａ、１３ｂと、半導体基板１１の主表面上に形成されたフローティングゲート（第１フローティングゲート）１４ａ〜１６ａ、１４ｃ〜１６ｃと、フローティングゲート１４ａ〜１６ａ、１４ｃ〜１６ｃと間隔をあけて形成されたフローティングゲート（第２フローティングゲート）１４ｂ〜１６ｂとを備えている。
【００１７】
また、不揮発性半導体装置１０は、フローティングゲート１４ａ〜１６ａ、１４ｃ〜１６ｃ上に形成されたコントロールゲート（第１コントロールゲート）１２ａ、１２ｃと、フローティングゲート１４ｂ〜１６ｂ上に形成されたコントロールゲート（第２コントロールゲート）１２ｂとを備えている。
【００１８】
フローティングゲート１５ａ〜１５ｃは、アシストゲート１３ａ、１３ｂ間に形成されており、アシストゲート１３ａ、１３ｂが延在する方向に沿って、間隔を隔てて、複数形成されている。そして、アシストゲート１３ａ、１３ｂが延在する方向に隣接するフローティングゲート１４ａ〜１６ａ、１４ｂ〜１６ｂ、１４ｃ〜１６ｃ間には、空隙部２５ａ〜２７ａ、２５ｂ〜２７ｂが形成されている。
【００１９】
図２は、図１のＩＩ−ＩＩ線における断面図である。この図２に示されるように、半導体基板１１の主表面上には、絶縁膜２０が形成されており、この絶縁膜２０を介して、半導体基板１１の主表面上に、アシストゲート１３ａ、１３ｂと、フローティングゲート１４ｂ〜１６ｂとが形成されている。アシストゲート１３ａ、１３ｂの上面上には、キャップ絶縁膜２１ａ、２１ｂが形成されている。そして、フローティングゲート１４ｂ〜１６ｂの上端部側には、ＯＮＯ膜２２が形成されており、このＯＮＯ膜２２を介してコントロールゲート１２ｂが形成されている。なお、ＯＮＯ膜２２は、例えば酸化シリコン、窒化シリコンおよび酸化シリコンを下層から順に積層して形成されている。そして、フローティングゲート１４ｂ〜１６ｂ間には、アシストゲート１３ａ、１３ｂが配置されておりアシストゲート１３ａ、１３ｂとフローティングゲート１４ｂ〜１６ｂとの間には、絶縁膜２３が形成されている。
【００２０】
図３は、図１のＩＩＩ−ＩＩＩ線における断面図である。この図３に示されるように、コントロールゲート１２ａ〜１２ｃは、低抵抗な多結晶シリコンからなる導体膜１２ａ２〜１２ｃ２と、この導体膜１２ａ２〜１２ｃ２の上面上に形成されたタングステンシリサイド（ＷＳｉx）等のような高融点金属シリサイド膜１２ａ１〜１２ｃ１とから構成され
ている。このコントロールゲート１２ａ〜１２ｃの上端面には、ＴＥＯＳ（Tetraethoxysilane）膜が形成されている。そして、このＴＥＯＳ膜のキャップ絶縁膜３０ａ〜３０ｃ
の表面上と、コントロールゲート１２ａ〜１２ｃの側面と、ＯＮＯ膜２２の側面と、フローティングゲート１５ａ〜１５ｃの側面とを覆う絶縁膜３１ａ〜３１ｃが形成されている。
【００２１】
そして、キャップ絶縁膜３０ａ、３０ｃおよび絶縁膜３１ａ、３１ｃを介して、コント
ロールゲート１２ａ、１２ｃ上に絶縁膜（第１絶縁膜）３２ａ、３２ｃが形成されている。そして、キャップ絶縁膜３０ｂおよび絶縁膜３１ｂを介して、コントロールゲート１２ｂ上に絶縁膜（第２絶縁膜）３２ｂが形成されている。
【００２２】
そして、絶縁膜３２ａ、３２ｃは、上方に向かうに従って、側方に膨出するように形成されており、絶縁膜３２ｂは、絶縁膜３２ａ、３２ｃに接触するように形成されている。絶縁膜３２ａ、３２ｃと、絶縁膜３２ｂとが接触することで、コントロールゲート１２ａ〜１２ｃ間およびフローティングゲート１５ａ〜１５ｃ間は、コントロールゲート１２ａ〜１２ｃより上方で閉塞されている。このため、少なくとも、フローティングゲート１５ａ、１５ｃと、フローティングゲート１５ｂとの間に空隙部２６ａ、２６ｂが形成されている。ここで、絶縁膜３２ａ〜３２ｃは、コントロールゲート１２ａ〜１２ｃの上端部から下方に向かうに従って、漸次厚さが薄くなるように形成されている。そして、フローティングゲート１５ａ〜１５ｃの下端部側では、絶縁膜３２ａ〜３２ｃが殆んど形成されておらず、また、フローティングゲート１５ａ〜１５ｃ間に位置する半導体基板１１の主表面上には、絶縁膜３２ａ〜３２ｃが殆んど形成されていない。
【００２３】
このため、形成された空隙部２６ａ、２６ｂは、コントロールゲート１２ａ〜１２ｃの上端部側から下方に向かうに従って、幅が漸次広くなるように形成されている。特に、コントロールゲート１２ａ〜１２ｃ間およびフローティングゲート１５ａ〜１５ｃ間では、空隙部２６ａ、２６ｂの幅は広く形成されている。
【００２４】
そして、絶縁膜３２ａ〜３２ｃ同士の接触部Ｓは、コントロールゲート１２ａ〜１２ｃより上方に位置している。このため、空隙部２６ａ、２６ｂは、フローティングゲート１５ａ〜１５ｃ間からコントロールゲート１２ａ〜１２ｃの上端部より上方に亘って形成されている。なお、絶縁膜３２ａ〜３２ｃは、酸化シリコン膜より誘電率の低い多孔質の絶縁膜から形成してもよい。例えば、シリセスキオンサン、ポーラスシリカ、エアロゲル薄膜、ＨＳＧ−２５５等のポーラス膜が好適である。
【００２５】
そして、このような絶縁膜３２ａ〜３２ｃの表面上に形成され、絶縁膜３２ａ〜３２ｃ同士の接触部Ｓを覆う絶縁膜３３が形成されている。この絶縁膜３３は、耐湿性がよく、絶縁膜３２ａ〜３２ｃと材質が異なる絶縁膜により形成されている。
【００２６】
図４から図８は、上記のように構成された不揮発性半導体装置１０の製造工程を示す図である。図４は、不揮発性半導体装置１０の第１工程を示す断面図である。この図４に示されるように、半導体基板１１の主表面上に絶縁膜１３４を形成する。この絶縁膜１３４は、形成されるフローティングゲートのトンネル絶縁膜として機能する絶縁膜であり、例えば酸窒化シリコン（ＳｉＯＮ）等からなる。
【００２７】
そして、この絶縁膜１３４の上面上に、例えば低抵抗な多結晶シリコンからなる導体膜１１５をＣＶＤ法等により堆積する。そして、この導体膜１１５の表面上に、酸化シリコンからなる絶縁膜、窒化シリコンからなる絶縁膜および酸化シリコンからなる絶縁膜をＣＶＤ法等により下層から順に堆積することにより、ＯＮＯ膜１２２を形成する。続いて、低抵抗な多結晶シリコンからなる導体膜１１２Ａと、導体膜１１２Ａよりも低抵抗な導体膜１１２Ｂとして、例えばタングステンシリサイド等のような高融点金属シリサイド膜とを下層から順にＣＶＤ（Chemical Vapor Deposition）法等により堆積する。
【００２８】
例えば酸化シリコンからなる絶縁膜１３０をＴＥＯＳガスを用いたＣＶＤ法等により堆積した後、その上に、例えば低抵抗な多結晶シリコンからなるハードマスク膜１２６をＣＶＤ法等により堆積し、さらにその上に、例えば酸窒化シリコン（ＳｉＯＮ）からなる反射防止膜１２７をＣＶＤ法等により堆積する。
【００２９】
次いで、反射防止膜１２７上にコントロールゲート形成用のレジストパターンを形成し、これをエッチングマスクとして反射防止膜１２７およびハードマスク膜１２６をパターニングした後、ワード線形成用のレジストパターンを除去する。続いて、残されたハードマスク膜１２６と反射防止膜１２７との積層膜をエッチングマスクとして、そこから露出される絶縁膜１３０、高融点金属シリサイド膜１１２Ａおよび導体膜１１２Ｂをエッチングする。
【００３０】
図５は、不揮発性半導体装置１０の第２工程を示す断面図である。この図５に示されるように、形成されたコントロールゲート１２ａ〜１２ｃをマスクとして、図４に示されたＯＮＯ膜１２２と、導体膜１１５と、絶縁膜１３４とにエッチングを施す。そして、図５に示すように、フローティングゲート１５ａ、１５ｃが形成される。図６は、不揮発性半導体装置１０の第３工程を示す断面図である。この図６に示されるように、フローティングゲート１５ａ〜１５ｃの両側面と、コントロールゲート１２ａ〜１２ｃの両側面と、キャップ絶縁膜３０ａ〜３０ｃの表面上に、ＣＶＤ（Chemical Vapor Deposition）法等に
より絶縁膜３１ａ〜３１ｃを形成する。なお、絶縁膜３１ａ〜３１ｃは、シリコン酸化膜またはシリコン窒化膜から構成されている。この際、フローティングゲート１５ａ〜１５ｃ間から外方に露出する半導体基板１１の主表面上に絶縁膜が形成され、図５に示す絶縁膜３４ａ〜３４ｃと連結して、半導体基板１１の主表面上の全面に、絶縁膜２０が形成される。
【００３１】
図７は、不揮発性半導体装置１０の第４工程を示す断面図である。この図７に示されるように、第４工程においては、キャップ絶縁膜３０ａ〜３０ｃおよび絶縁膜３１ａ〜３１ｃを介して、絶縁膜３２ａ〜３２ｃを形成する。この絶縁膜３２ａ〜３２ｃを形成するには、図示されないプラズマＣＶＤ装置の成膜ガスの流量を増加させる。ガスの供給量を過剰にすることにより、デポートが上がり、埋め込み性が低下する。例えば、Ｎ２Ｏガスの供給量を５００ｓｃｃｍ以上６００ｓｃｃｍ以下に設定し、ＳｉＨ４のガス供給量を３ｓｃｃｍ以上５ｓｃｃｍ以下程度に設定するのが好ましい。
【００３２】
特に、絶縁膜３２ａ〜３２ｃの成膜の際に、Ｎ２Ｏ／ＳｉＨ４比を上げるのが好ましい。Ｎ２Ｏ／ＳｉＨ４比を上げることにより、カバレッジ（Coverage）を悪化させることができ、埋め込み性を低下させることができる。例えば、Ｎ２Ｏ／ＳｉＨ４比は、１〜２の範囲が好ましい。
【００３３】
さらに、絶縁膜３２ａ〜３２ｃの成膜の際に、成膜温度を通常より低く設定する。成膜温度を低く設定すると、表面反応が停滞し、カバレッジを低下させることができ、埋め込み性を低下させることができる。例えば、成膜温度は、２００℃以上２５０℃以下の範囲が好ましい。
【００３４】
また、絶縁膜３２ａ〜３２ｃの成膜の際に、プラズマ発生源のパワーを低く設定する。パワーを低く設定することにより、プラズマ密度が下がり、ラジカル（radical)が減少し、カバレッジが低くなり、埋め込み性が低下する。例えば、プラズマ発生源のパワーは、１２５Ｗ〜９２５Ｗ程度の範囲が好ましい。
【００３５】
そして、絶縁膜３２ａ〜３２ｃの成膜の際に、成膜圧力を通常時より低下させる。成膜圧力が低下すると、成膜の指向性が向上して、コントロールゲート１２ａ〜１２ｃの側面やフローティングゲート１５ａ〜１５ｃの側面に絶縁膜が形成されることが抑制される。例えば、成膜圧力としては、１０−２Ｔｏｒｒ以上９ｔｏｒｒ以下の範囲が好ましい。
【００３６】
このように、成膜ガスの流量と、Ｎ２Ｏ／ＳｉＨ４比と、成膜温度と、成膜時のパワー
と、成膜圧力とを調整することにより、絶縁膜３２ａ、３２ｃの埋め込み性を低下させる。また、コントロールゲート１２ａ〜１２ｃ間およびフローティングゲート１５ａ〜１５ｃ間のアスペクト比は、３．５〜５．０程度と高アスペクト比とされているため、絶縁膜３２ａ〜３２ｂがコントロールゲート１２ａ〜１２ｃ間およびフローティングゲート１５ａ〜１５ｃ間に入り込み難い形状となっている。このため、絶縁膜３２ａ〜３２ｃがコントロールゲート１２ａ〜１２ｃの上端部側に形成される。
【００３７】
絶縁膜３２ａ〜３２ｃは、コントロールゲート１２ａ〜１２ｃの上端部に順次積層されると共に、側方に向けて膨出する。さらに、絶縁膜３２ａ〜３２ｃは、成長することにより、隣接するコントロールゲート１２ａ〜１２ｃの上端部に形成された絶縁膜３２ａ〜３２ｃと接触して、コントロールゲート１２ａ〜１２ｃ間の開口部を閉鎖する。この際、絶縁膜３２ａ〜３２ｃは、コントロールゲート１２ａ〜１２ｃの上端部に順次積層された後に、コントロールゲート１２ａ〜１２ｃの開口部を閉鎖するため、絶縁膜３２ａ〜３２ｃの接触部Ｓは、コントロールゲート１２ａ〜１２ｃの上端部より上方に位置する。また、コントロールゲート１２ａ〜１２ｃの上端部には、キャップ絶縁膜膜３０ａ〜３０ｃが形成されているため、絶縁膜３２ａ〜３２ｃ同士の接触部Ｓは、確実にコントロールゲート１２ａ〜１２ｃの上端部より上方に位置する。
【００３８】
このため、絶縁膜３２ａ〜３２ｃの接触部Ｓより下方に形成される空隙部２６ａ、２６ｂは、半導体基板１１の主表面上からコントロールゲート１２ａ〜１２ｃの上端部より上方に亘って形成される。また、絶縁膜３２ａ〜３２ｃの埋め込み性が低く設定されているため、コントロールゲート１２ａ〜１２ｃの側面およびフローティングゲート１５ａ〜１５ｃの側面に絶縁膜３２ａ〜３２ｃが形成され難く、空隙部２６ａ、２６ｂの幅は、上端部から下端部に亘って確保されている。特に、フローティングゲート１５ａ〜１５ｃは、コントロールゲート１２ａ〜１２ｃの下面側に形成されているため、フローティングゲート１５ａ〜１５ｃの側面には、絶縁膜３２ａ〜３２ｃが形成され難くなっている。
【００３９】
なお、絶縁膜３２ａ、３２ｃを形成する際には、コントロールゲート１２ａ〜１２ｃおよびフローティングゲート１５ａ〜１５ｃの表面上に絶縁膜が形成されているため、コントロールゲート１２ａ〜１２ｃおよびフローティングゲート１５ａ〜１５ｃへのプラズマダメージ等が軽減されている。また、本実施の形態１においては、絶縁膜３２ａ〜３２ｃを形成する際には、コントロールゲート１２ａ〜１２ｃの上端部には、キャップ絶縁膜３０ａ〜３０ｃが残留しているが、除去してもよい。キャップ絶縁膜３０ａ〜３０ｃを除去した場合には、形成する絶縁膜３２ａ〜３２ｃの形状を制御しやすくなる。このため、絶縁膜３２ａ〜３２ｃを、コントロールゲート１２ａ〜１２ｃの上端部から上方に向かうに従って、確実に側方に膨出させることができる。
【００４０】
図８は、不揮発性半導体装置１０の第５工程を示す断面図である。この図８に示されるように、絶縁膜３２ａ〜３２ｃの表面上に形成され、絶縁膜３２ａ〜３２ｃ同士の接触部Ｓを覆うように酸化シリコン等からなる絶縁膜３３を形成する。このように、絶縁膜３３が絶縁膜３２ａ〜３２ｃ同士の接触部Ｓを覆うため、後のＣＭＰ（Chemical Mechanical Polishing）工程の際に、空隙部２６ａ、２６ｂ内へ水分が入り込むことが抑制されてい
る。
【００４１】
図９は、フローティングゲートのポテンシャルの変動量（相対比）ΔＶｔｈと絶縁膜の厚さとの関係を示したグラフである。この図９において、ボトム膜厚ａ０、ａ１、ａ２とは、図８において、フローティングゲート１５ａ〜１５ｃ間から外方に露出する半導体基板１１の主表面上に形成された絶縁膜の膜厚を意味する。そして、ａ０＝０ｎｍ＜ａ１＜ａ２＜＜エアギャップなしとする。また、側壁膜厚ｂ０、ｂ１、ｂ２とは、フローティングゲート１５ａ〜１５ｃの側面部分に形成された絶縁膜の厚さを意味する。そして、ｂ０
＝０ｎｍ＜ｂ１＜ｂ２＜＜エアギャップなしとする。なお、エアギャップとは、図１において、空隙部２５ａ〜２７ａ、２５ｂ〜２７ｂ、２５ｃ〜２７ｃのことを意味し、エアギャップなしとは、フローティングゲート間およびコントロールゲート間が絶縁膜により充填されていることを意味する。
【００４２】
図１において、フローティングゲート１５ｂと、これに隣接するフローティングゲート１４ａ〜１４ｃ、１５ａ〜１５ｃ、１６ａ〜１６ｃのうち、いずれかフローティングゲートαの電位がＶＨからＶＬへ変動したとする。このときのフローティングゲート１５ｂのポテンシャルの変動量（相対比）ΔＶｔｈは、下記式により示される。
【００４３】
【数１】
0005526162.tif 000002
【００４４】
（但し、（Ｃｆｇ１５ｂ−ｆｇα）は、フローティングゲート１５ｂとこれと隣接するフローティングゲートαとの間の容量、ｍは、電位変動したフローティイングゲートの数、Ｃｆｇｔｏｔａｌは、フローティングゲート１５ｂとこれに隣接するフローティングゲートとの間に形成される全容量を意味する。）
図９に示されるように、ボトム膜厚が厚くなるほど、ΔＶｔｈが大きくなり、側壁膜厚が大きくなる程、ΔＶｔｈが大きくなる。そして、図８に示された空隙部２６ａ、２６ｂが形成されない場合においては、ΔＶｔｈが大きくなっていることがわかる。すなわち、図１において、空隙部２５ａ〜２７ａ、２５ｂ〜２７ｂ、２５ｃ〜２７ｃの底面および側面に形成された絶縁膜の厚さが薄いほどフローティングゲート１４ａ〜１４ｃ、１５ａ〜１５ｃ、１６ａ〜１６ｃ間の容量結合を低減することができることが分かる。
【００４５】
ここで、本実施の形態１に係る不揮発性半導体装置１０の製造工程においては、絶縁膜３２ａ〜３２ｃを形成する際に、成膜圧力を低減して、成膜の指向性を向上させているため、空隙部２５ａ〜２７ａ、２５ｂ〜２７ｂ、２５ｃ〜２７ｃの側面に絶縁膜が形成され難くなっている。さらに、絶縁膜３２ａ〜３２ｃの成膜工程においては、成膜ガスの流量と、Ｎ２Ｏ／ＳｉＨ４比と、成膜温度と、成膜時のパワーとを上記の範囲に設定することにより、埋め込み性を低く設定しているので、絶縁膜が半導体基板１１の主表面にまで到らず、空隙部２５ａ〜２７ａ、２５ｂ〜２７ｂ、２５ｃ〜２７ｃの底面に絶縁膜が形成され難くなっている。このため、本実施の形態１に係る不揮発性半導体装置１０においては、フローティングゲート１４ａ〜１４ｃ、１５ａ〜１５ｃ、１６ａ〜１６ｃのポテンシャルの変動量（相対比）ΔＶｔｈが低減されることが分かる。
【００４６】
ここで、本実施の形態１に係る不揮発性半導体装置１０においては、図３に示されるように、空隙部２６ａ、２６ｂは、フローティングゲート１５ａ〜１５ｃ間からコントロールゲート１２ａ〜１２ｃの上端部より上方に亘って形成されているため、隣接するコントロールゲート１２ａ〜１２ｃ間に形成される容量が低減されている。また、空隙部２６ａ、２６ｂにより、例えば、フローティングゲート１５ｂと、このフローティングゲート１５ｂに隣接するフローティングゲート１５ａ、１５ｃの上面上のコントロールゲート１２ａ、１２ｃとの間に形成される容量が低減されている。特に、空隙部２６ａ、２６ｂの上端部は、コントロールゲート１２ａ、１２ｃの上端部より上方に位置させることにより、コントロールゲート１２ａ、１２ｃの側面に形成された絶縁膜の膜厚が薄くすることができる。このため、コントロールゲート間１２ａ、１２ｃ間の容量および、フローティングゲート１５ｂと、このフローティングゲート１５ｂに隣接するフローティングゲート１５ａ、１５ｃの上面上のコントロールゲート１２ａ、１２ｃとの間に形成される容量を確実に軽減される。
【００４７】
このように本実施の形態１に係る不揮発性半導体装置１０によれば、図１において、フローティングゲート１４ａ〜１４ｃ、１５ａ〜１５ｃ、１６ａ〜１６ｃ間に形成される容量連結を抑制することができるため、隣接するフローティングゲート１４ａ〜１４ｃ、１５ａ〜１５ｃ、１６ａ〜１６ｃの電位が変化しても、フローティングゲート１４ａ〜１４ｃ、１５ａ〜１５ｃ、１６ａ〜１６ｃのしきい値電圧の変動を小さく抑えることができ、正確に読出しを行なうことができる。さらに、フローティングゲート１４ａ〜１６ｃと、このフローティングゲート１４ａ〜１６ｃに隣接するフローティングゲート１４ａ〜１６ｃ上に形成されたコントロールゲート１２ａ〜１２ｃとの間の容量を軽減することができるので、さらに、正確に読出しを行なうことができる。特に、絶縁膜３２ａ〜３２ｃのうち、フローティングゲート１５ａ〜１５ｃの側面の部分の厚さは、薄いため、フローティングゲート１５ａ〜１５ｃ間の容量を確実に小さく抑えることができる。
【００４８】
すなわち、空隙部２６ａ、２６ｂの上端部をコントロールゲート１２ａ〜１２ｃの上端部より上方に位置させることにより、コントロールゲート１２ａ〜１２ｃの側面およびフローティングゲート１５ａ〜１５ｃの側面に形成される絶縁膜３２ａ〜３２ｃの膜厚を薄くすることができ、フローティングゲート１５ａ〜１５ｃおよびコントロールゲート１２ａ〜１２ｃに形成される容量を小さく低減することができる。
【００４９】
また、隣接するコントロールゲート１２ａ〜１２ｃ間の容量も低減することができ、動作速度の高速化を確保することができる。特に、絶縁膜３２ａ〜３２ｃのうち、コントロールゲート１２ａ〜１２ｃの側面の部分の膜厚は、薄く、空隙部２６ａ、２６ｂがコントロールゲート１２ａ〜１２ｃの上端部より上方にまで形成されているので、コントロールゲート１２ａ〜１２ｃ間に生じる容量を小さく抑えることができる。
【００５０】
さらに、上記不揮発性半導体装置１０の製造方法によれば、絶縁膜３２ａ〜３２ｃの成膜工程において、Ｎ２Ｏ／ＳｉＨ４比を、１〜２とし、成膜温度を、２００℃以上２５０℃以下の範囲とし、プラズマ発生源のパワーを、１２５Ｗ〜９２５Ｗ程度の範囲とし、成膜圧力を、１０−２Ｔｏｒｒ以上９ｔｏｒｒ以下の範囲とすることにより、絶縁膜３２ａ〜３２ｃをコントロールゲート１２ａ〜１２ｃの上端部に確実に形成することができる。すなわち、成膜条件を上記の範囲に設定することにより、絶縁膜３２ａ〜３２ｃの埋め込み性を低減させることができ、絶縁膜３２ａ〜３２ｃをコントロールゲート１２ａ〜１２ｃの上端部側にのみ形成することができる。
【００５１】
また、絶縁膜３２ａ〜３２ｃの成膜工程前に、コントロールゲート１２ａ〜１２ｃの表面上に絶縁膜が形成されているため、絶縁膜３２ａ〜３２ｃを形成する際に、コントロールゲート１２ａ〜１２ｃおよびフローティングゲート１５ａ〜１５ｃへのプラズマダメージ等を軽減することができる。さらに、絶縁膜３２ａ〜３２ｃの成膜工程後に、絶縁膜３３を形成するため、後のＣＭＰ工程等の際に、空隙部２６ａ、２６ｂ間へ水分が入り込むことを抑制することができる。
【００５２】
（実施の形態２）
図１０から図１７を用いて、実施の形態２に係る不揮発性半導体装置５０について、説明する。図１０は、本実施の形態２に係る不揮発性半導体装置５０の断面図である。この図１０に示されるように、不揮発性半導体装置５０は、半導体基板１１の主表面上に形成された絶縁膜２０と、絶縁膜２０を介して主表面上に形成されたフローティングゲート１５ａ〜１５ｃと、このフローティングゲート１５ａ〜１５ｃの上面上に形成されたＯＮＯ膜２２と、このＯＮＯ膜２２を介してフローティングゲート１５ａ〜１５ｃ上に形成されたコントロールゲート１２ａ〜１２ｃとを備えている。
【００５３】
そして、不揮発性半導体装置５０は、コントロールゲート１２ａ〜１２ｃ間およびフローティングゲート１５ａ〜１５ｃ間に、形成された絶縁膜４０を備えている。この絶縁膜４０は、酸化シリコン膜より誘電率が低く、多孔質の絶縁膜である。この絶縁膜４０としては、誘電率が２．６程度のポーラス膜が用いられ、具体的には、シルセスキオンサン、ポーラスシリカ、エアロゲル薄膜、ＨＳＧ−２５５（高強度低誘電率有機SOG材料）等が
挙げられる。このようなポーラス膜等から構成された絶縁膜４０は、複数の孔が内部に形成されている。このため、絶縁膜４０の表面積は大きく、絶縁膜４０は、吸湿性や水素を吸収する性質を有している。
【００５４】
絶縁膜４０の表面上には、絶縁膜４１が形成されている。絶縁膜４１は、絶縁膜４０と異なり、耐湿性を有する絶縁材料により形成されている。
【００５５】
図１１から図１３を用いて上記不揮発性半導体装置５０の製造方法を説明する。図１１は、不揮発性半導体装置５０の製造工程の第１工程を示す断面図である。この図１１に示されるように、半導体基板１１の主表面上に間隔を隔てて形成された絶縁膜３４ａ〜３４ｃと、この絶縁膜３４ａ〜３４ｃの上面上に形成されたフローティングゲート１５ａ〜１５ｃと、フローティングゲート１５ａ〜１５ｃの上面上に形成されたＯＮＯ膜２２と、このＯＮＯ膜２２の上面上に形成されたコントロールゲート１２ａ〜１２ｃと、このコントロールゲート１２ａ〜１２ｃとを形成する。なお、コントロールゲート１２ａ〜１２ｃの上面上には、コントロールゲート１２ａ〜１２ｃのマスクとして機能したキャップ絶縁膜３０ａ、３０ｃが残留している。
【００５６】
図１２は、不揮発性半導体装置５０の製造工程の第２工程を示す断面図である。図１２に示されるように、フローティングゲート１５ａ〜１５ｃの側面と、コントロールゲート１２ａ〜１２ｃの側面と、キャップ絶縁膜３０ａ〜３０ｃの表面上を覆う絶縁膜３１ａ〜３１ｃを形成する。そして、フローティングゲート１５ａ〜１５ｃ間およびコントロールゲート１２ａ〜１２ｃ間に絶縁膜４０を充填する。
【００５７】
図１３は、不揮発性半導体装置５０の製造工程の第３工程を示す断面図である。この図１３に示されるように、絶縁膜４０の上面上に絶縁膜４１を形成する。
【００５８】
上記のようにして形成された不揮発性半導体装置５０は、図１０において、フローティングゲート１５ａ〜１５ｃ間に低誘電率膜の絶縁膜４０が充填されているため、フローティングゲート１５ａ〜１５間に形成される容量を低減することができる。これにより、各フローティングゲート１５ａ〜１５ｃのしきい値電圧の変動を抑制することができる。
【００５９】
また、絶縁膜４０がコントロールゲート１２ａ〜１２ｃ間にも充填されているため、コントロールゲート１２ａ〜１２ｃ間に形成される容量を低減することができる。これにより、動作速度の高速化を図ることができる。また、絶縁膜４０は、コントロールゲート１２ａ〜１２ｃの上端部より上方にまで充填されているため、フローティングゲート１５ａ〜１５ｃと、コントロールゲート１２ａ〜１２ｃ間に形成される容量も確実に低減することができる。
【００６０】
また、絶縁膜４０は、水分や水素を吸着するため、絶縁膜２０に水分や水素が染み出すことを防止することができる。このため、書込み動作や読出し動作および消去動作を正確に行なうことができる。さらに、この絶縁膜４０の上面上には、耐湿性を有する絶縁膜４１が形成されているため、後のＣＭＰ（Chemical Mechanical Polishing）工程の際に、
絶縁膜４０に水分が入り込むことを防止することができる。このため、絶縁膜４０の吸湿性や水素を吸着する機能を確保することができる。なお、上記実施の形態１および実施の形態２においては、ＡＧ（アシストゲート）−ＡＮＤ型のフラッシュメモリに適用した場
合について説明したが、これに限られない。
【００６１】
図１４は、一般的なＡＮＤ型フラッシュ・アレイ構造６０を示す回路図である。この図１４に示されるように、一般的なＡＮＤ型フラッシュ・アレイ構造６０は、ワード線６４により接続された複数のメモリセルトランジスタ６２と、主ビット線６６に接続された選択トランジスタ６１と、ソース線に接続された選択トランジスタ６３とを備えている。
【００６２】
図１５は、メモリセルトランジスタ６２の断面図であり、この図１５に示すように、メモリセルトランジスタ６２は、フローティングゲート１５ａ〜１５ｃ間からコントロールゲート１２ａ〜１２ｃの上端部より上方にまで亘って形成された空隙部２６ａ、２６ｂを備えている。また、上記実施の形態２と同様に、酸化シリコン膜より誘電率が低く、多孔質性の絶縁膜を、フローティングゲート１５ａ〜１５ｃ間からコントロールゲート１２ａ〜１２ｃの上端部より上方に亘って、充填してもよい。このように形成された一般的なＡＮＤ型フラッシュ・アレイ構造６０によれば、フローティングゲート１５ａ、１５ｃ同士間等に形成される容量を低減することができ、しきい値電圧の変動を抑制することができる。
【００６３】
図１６は、一般的なＮＡＮＤ型フラッシュ・アレイ構造７０を示す回路図である。この図１６に示されるように、ＮＡＮＤ型フラッシュ・アレイ構造７０は、ビット線７５にそれぞれ接続された複数の選択トランジスタ７１と、ソース線に接続された選択トランジスタ７３と、各選択トランジスタ７１と各選択トランジスタ７３との間に配置された複数のメモリセルトランジスタ７２とを備えている。図１７は、メモリセルトランジスタ７２の詳細断面図であり、この図１７に示されるよに、メモリセルトランジスタ７２は、フローティングゲート１５ａ〜１５ｃ間からコントロールゲート１２ａ〜１２ｃの上端部より上方にまで形成された空隙部２６ａ〜２６ｂを備えている。また、上記実施の形態２と同様に、酸化シリコン膜より誘電率が低く、多孔質性の絶縁膜を、フローティングゲート１５ａ〜１５ｃ間からコントロールゲート１２ａ〜１２ｃの上端部より上方に亘って、充填してもよい。このように、構成されたＮＡＮＤ型フラッシュ・アレイ構造７０によれば、フローティングゲート１５ａ、１５ｃ間に形成される容量を低減することができる。また、上記実施の形態１、実施の形態２に係る不揮発性半導体装置と同様の効果を得ることができる。
【００６４】
以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００６５】
本発明は、不揮発性半導体装置および不揮発性半導体装置の製造方法に良好に適用することができる。
【符号の説明】
【００６６】
１０  不揮発性半導体装置、１１  半導体基板、１２ａ，１２ｂ  コントロールゲート、１４ａ〜１４ｃ、１５ａ〜１５ｃ、１６ａ〜１６ｃ  フローティングゲート、５０  不揮発性半導体装置。
【図１】
0005526162.tif 000003
【図２】
0005526162.tif 000004
【図３】
0005526162.tif 000005
【図４】
0005526162.tif 000006
【図５】
0005526162.tif 000007
【図６】
0005526162.tif 000008
【図７】
0005526162.tif 000009
【図８】
0005526162.tif 000010
【図９】
0005526162.tif 000011
【図１０】
0005526162.tif 000012
【図１１】
0005526162.tif 000013
【図１２】
0005526162.tif 000014
【図１３】
0005526162.tif 000015
【図１４】
0005526162.tif 000016
【図１５】
0005526162.tif 000017
【図１６】
0005526162.tif 000018
【図１７】
0005526162.tif 000019