(57)【特許請求の範囲】
【請求項１】
複数の単位データからなる第１データ群から、複数ビットの単位データを第１パラレルデータ群として順次抽出する抽出手段と、
前記第１パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第２データ群に変換して、複数の前記第２データ群からなる第３データ群を生成する第１生成手段と、
前記第３データ群を構成する前記第２データ群の単位データを、１ビットずつ出力する出力手段と、
前記出力手段から出力される単位データの選択を、前記第２データ群ごとに実行し、選択した単位データを出力する選択手段と、
前記選択手段から出力される単位データからなる第２パラレルデータ群を生成する第２生成手段と、
周期が前記第２データ群が出力される時間と等価であり、前記第２データ群を構成する選択すべきデータが出力されるときに、ハイレベルとなる信号を生成する選択信号生成手段と、
を備え、
前記選択手段は、前記信号がハイレベルのときに、前記第２データ群の単位データを選択するデータ変換装置。
【請求項２】
デジタル画像を表示する表示装置であって、
前記デジタル画像を規定する複数の単位データからなる第１データ群から、複数ビットの単位データを第１パラレルデータ群として順次抽出する抽出手段と、
前記第１パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第２データ群に変換して、複数の前記第２データ群からなる第３データ群を生成する第１生成手段と、
前記第３データ群を構成する前記第２データ群の単位データを、１ビットずつ出力する出力手段と、
前記出力手段から出力される単位データの選択を、前記第２データ群ごとに実行し、選択した単位データを出力する選択手段と、
前記選択手段から出力される単位データからなる第２パラレルデータ群を生成する第２生成手段と、
周期が前記第２データ群が出力される時間と等価であり、前記第２データ群を構成する選択すべきデータが出力されるときに、ハイレベルとなる信号を生成する選択信号生成手段と、
を備え、
前記選択手段は、前記信号がハイレベルのときに、前記第２データ群の単位データを選択する表示装置。
【請求項３】
前記第１生成手段は、前記第１パラレルデータ群を構成する単位データを、１ビットの単位データごとに、複数の単位データに変換して前記第２データ群に変換する請求項２に記載の表示装置。
【請求項４】
前記第１生成手段は、前記第１パラレルデータ群を構成する単位データを、複数ビット単位で抽出し、抽出した複数ビットの単位データをパラレルに配列することにより、前記第２データ群に変換する請求項２に記載の表示装置。
【請求項５】
前記第２パラレルデータ群の単位データが入力される複数の入力ラインを有し、前記第２パラレルデータ群に基づく前記デジタル画像を表示する表示手段を有する請求項２乃至４のいずれか一項に記載の表示装置。
【請求項６】
前記第２パラレルデータ群の単位データの数よりも、前記入力ラインの数の方が多い場合に、単位データが入力される前記入力ライン以外の前記入力ラインに、ダミーデータを出力する出力手段を備える請求項５に記載の表示装置。
【請求項７】
複数の単位データからなる第１データ群から、複数ビットの単位データを第１パラレルデータ群として順次抽出する工程と、
前記第１パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第２データ群に変換して、複数の前記第２データ群からなる第３データ群を生成する工程と、
前記第３データ群を構成する前記第２データ群の単位データを、１ビットずつ出力する工程と、
出力された単位データの選択を、前記第２データ群ごとに実行する工程と、
選択された単位データからなる第２パラレルデータ群を生成する工程と、
周期が前記第２データ群が出力される時間と等価であり、前記第２データ群を構成する選択すべきデータが出力されるときに、ハイレベルとなる信号を生成する工程と、
前記信号がハイレベルのときに、前記第２データ群の単位データを選択する工程と、
を含むデータ変換方法。
【請求項８】
デジタル画像を表示するための表示方法であって、
前記デジタル画像を規定する複数の単位データからなる第１データ群から、複数ビットの単位データを第１パラレルデータ群として順次抽出する工程と、
前記第１パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第２データ群に変換して、複数の前記第２データ群からなる第３データ群を生成する工程と、
前記第３データ群を構成する前記第２データ群の単位データを、１ビットずつ出力する工程と、
出力された単位データの選択を、前記第２データ群ごとに実行する工程と、
選択された単位データからなる第２パラレルデータ群を生成する工程と、
周期が前記第２データ群が出力される時間と等価であり、前記第２データ群を構成する選択すべきデータが出力されるときに、ハイレベルとなる信号を生成する工程と、
前記信号がハイレベルのときに、前記第２データ群の単位データを選択する工程と、
を含む表示方法。
【請求項９】
ユーザからの指令を受け付けるためのインタフェースと、
前記ユーザからの指令に基づいてデジタル画像を表示する請求項２乃至６のいずれか一項に記載の表示装置と、
を備えるリモートコントロール装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ変換装置、表示装置、データ変換方法、表示方法及びリモートコントロール装置に関し、更に詳しくは、抽出されたデータ群を、所定のパラレルデータ群に変換するデータ変換装置、デジタル画像を表示する表示装置、抽出されたデータ群を、所定のパラレルデータ群に変換するためのデータ変換方法、デジタル画像を表示するための表示方法、及び前記表示装置を備えるリモートコントロール装置に関する。
【背景技術】
【０００２】
工場やビル内に設置される空気調和装置などの設備機器は、当該設備機器を操作するためのリモートコントロール装置と連動して動作する。この種のリモートコントロール装置の液晶ディスプレイには、室温などが表示されるほか、電源切り替えスイッチや設定温度変更スイッチなどが表示される（例えば特許文献１参照）。ユーザは、表示される情報から空気調和装置の運転状態を把握することができ、また、表示されたスイッチをタッチすることによって、空気調和装置の電源の投入や設定温度の変更などを行うことができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３６８８７２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ユーザが要求する情報を、リモートコントロール装置の液晶ディスプレイに、表示させるためには、表示対象となる画像のデジタルデータを、液晶ディスプレイごとに規定されるフォーマットに変換する処理（以下、変換処理という）を行う必要がある。このため、当該装置のＣＰＵ（Central Processing Unit）には、この変換処理を行うための負荷がかかっている。【０００５】
本発明は、上述の事情の下になされたもので、デジタル画像を表示する際に実行すべき処理をハードウエアに実行させることで、ＣＰＵなどの制御部にかかる負荷を軽減することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の第１の観点に係るデータ変換装置は、
複数の単位データからなる第１データ群から、複数ビットの単位データを第１パラレルデータ群として順次抽出する抽出手段と、
前記第１パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第２データ群に変換して、複数の前記第２データ群からなる第３データ群を生成する第１生成手段と、
前記第３データ群を構成する前記第２データ群の単位データを、１ビットずつ出力する出力手段と、
前記出力手段から出力される単位データの選択を、前記第２データ群ごとに実行し、選択した単位データを出力する選択手段と、
前記選択手段から出力される単位データからなる第２パラレルデータ群を生成する第２生成手段と、
周期が前記第２データ群が出力される時間と等価であり、前記第２データ群を構成する選択すべきデータが出力されるときに、ハイレベルとなる信号を生成する選択信号生成手段と、
を備え、
前記選択手段は、前記信号がハイレベルのときに、前記第２データ群の単位データを選択する。
【０００７】
本発明の第２の観点に係る表示装置は、
デジタル画像を表示する表示装置であって、
前記デジタル画像を規定する複数の単位データからなる第１データ群から、複数ビットの単位データを第１パラレルデータ群として順次抽出する抽出手段と、
前記第１パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第２データ群に変換して、複数の前記第２データ群からなる第３データ群を生成する第１生成手段と、
前記第３データ群を構成する前記第２データ群の単位データを、１ビットずつ出力する出力手段と、
前記出力手段から出力される単位データの選択を、前記第２データ群ごとに実行し、選択した単位データを出力する選択手段と、
前記選択手段から出力される単位データからなる第２パラレルデータ群を生成する第２生成手段と、
を備える。【０００８】
本発明の第３の観点に係るデータ変換方法は、
複数の単位データからなる第１データ群から、複数ビットの単位データを第１パラレルデータ群として順次抽出する工程と、
前記第１パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第２データ群に変換して、複数の前記第２データ群からなる第３データ群を生成する工程と、
前記第３データ群を構成する前記第２データ群の単位データを、１ビットずつ出力する工程と、
出力された単位データの選択を、前記第２データ群ごとに実行する工程と、
選択された単位データからなる第２パラレルデータ群を生成する工程と、
を含む。【０００９】
本発明の第４の観点に係る表示方法は、
デジタル画像を表示するための表示方法であって、
前記デジタル画像を規定する複数の単位データからなる第１データ群から、複数ビットの単位データを第１パラレルデータ群として順次抽出する工程と、
前記第１パラレルデータ群を構成する単位データを、順に複数ビットの単位データからなる第２データ群に変換して、複数の前記第２データ群からなる第３データ群を生成する工程と、
前記第３データ群を構成する前記第２データ群の単位データを、１ビットずつ出力する工程と、
出力された単位データの選択を、前記第２データ群ごとに実行する工程と、
選択された単位データからなる第２パラレルデータ群を生成する工程と、
を含む。【００１０】
本発明の第５の観点に係るリモートコントロール装置は、
ユーザからの指令を受け付けるためのインタフェースと、
前記ユーザからの指令に基づいてデジタル画像を表示する本発明の表示装置と、
を備える。
【発明の効果】
【００１１】
本発明によれば、データの変換の際に実行すべき処理をハードウエアに実行させることができるため、ＣＰＵの負荷が軽減される。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係る空調システムのブロック図である。
【図２】制御ユニットと表示ユニットのブロック図である。
【図３】デジタルデータ群の一例を模式的に示す図である。
【図４】バッファへ出力されるパラレルデータ群を示す図である。
【図５】選択部の動作を説明するための図である。
【図６】ディスプレイユニットに出力されるパラレルデータ群を示す図である。
【図７】デジタル画像を構成するピクセルの輝度と、単位データとの関係を示す図である。
【図８】バッファへ出力されるパラレルデータ群を示す図である。
【図９】選択部の動作を説明するための図である。
【図１０】ディスプレイユニットに出力されるパラレルデータ群を示す図である。
【図１１】制御ユニットの変形例を示す図（その１）である。
【図１２】制御ユニットの変形例を示す図（その２）である。
【発明を実施するための形態】
【００１３】
《第１の実施形態》
以下、本発明の第１の実施形態を、図面を参照しつつ説明する。図１は、本実施形態に係る空調システム１０の概略的な構成を示すブロック図である。空調システム１０は、室内を一定の温度及び湿度に維持するシステムである。図１に示されるように、この空調システム１０は、空気調和装置５０、空気調和装置５０に接続されたリモートコントロール装置２０を有している。
【００１４】
空気調和装置５０は、例えばコンプレッサ、ヒータ、電動ファンなどを有している。そして、リモートコントロール装置２０から通知される指令に基づいて、所定の温度に加熱或いは冷却した空気を吐出する。
【００１５】
リモートコントロール装置２０は、例えばユーザなどの指令を受け付けて、当該指令を空気調和装置５０に通知する。また、空気調和装置５０を構成する各部の運転状況などの情報を受信し、受信した情報に基づく画像を表示する。
【００１６】
このリモートコントロール装置２０は、図１に示されるように、制御ユニット２１、表示ユニット２２、入力インタフェース２３、外部インタフェース２４、及び上記各部を接続するバス２５を有している。
【００１７】
図２は、制御ユニット２１と表示ユニット２２のブロック図である。制御ユニット２１は、集積回路がセラミックなどによってパッケージングされたＩＣチップとして構成されている。図２に示されるように、制御ユニット２１は、バス２１ｇによって相互に接続された制御部２１ａ、記憶部２１ｂ、バッファ２１ｃ、シリアルインタフェース２１ｄ、ＰＷＭ制御部２１ｅ、及び表示ユニット２２へ複数の単位データからなるデータ群ＳＤ２を出力する選択部２１ｆを有している。
【００１８】
記憶部２１ｂは、ＶＲＡＭ（Video Random Access Memory）及びＲＡＭ（Random Access Memory）を有している。この記憶部２１ｂのＶＲＡＭには、表示ユニット２２に表示されるデジタル画像を規定する複数の単位データＰ（ｘ，ｙ）からなるデジタルデータ群ＰＤ１が記憶される。また、ＲＡＭには、ＰＷＭ制御部２１ｅの制御に用いられるデューティ比に関する情報が記憶される。
【００１９】
図３は、デジタルデータ群ＰＤ１の一例を模式的に示す図である。このデジタルデータ群ＰＤ１は、輝度が高い高輝度画素と輝度が低い低輝度画素から構成されるモノクロ二値画像に基づくデータである。図３に示されるように、デジタルデータ群ＰＤ１は、例えば１６行１６列のマトリクス状に配置された１ビットの単位データＰ（ｘ，ｙ）から構成されている。
【００２０】
なお、ｘは１から１６までの整数であり、ｙは１から１６までの整数である。また、図３においては、低輝度ピクセルに割り当てられた単位データＰ（ｘ，ｙ）が着色して示されている。この着色して示された単位データＰ（ｘ，ｙ）の値は０である。また、高輝度ピクセルに割り当てられた単位データＰ（ｘ，ｙ）の値は１である。
【００２１】
図２に戻り、制御部２１ａは、記憶部２１ｂに記憶されたデジタルデータ群ＰＤ１を構成する単位データＰ（ｘ，ｙ）を、８ビットの単位データＰ（ｘ，ｙ）からなるパラレルデータ群ＰＤ２として読み出すことにより順次抽出する。そして、抽出したパラレルデータ群ＰＤ２を、バッファ２１ｃへ出力する。図４は、バッファ２１ｃへ出力されるパラレルデータ群ＰＤ２を示す図である。このパラレルデータ群ＰＤ２は、８つのピクセルに対応する８ビットの単位データＰ（ｘ，ｙ）から構成される。
【００２２】
図４を参照するとわかるように、具体的には、制御部２１ａは、まず８つの単位データＰ（１，１）〜Ｐ（１，８）をパラレルデータ群ＰＤ２として抽出し、以降順に単位データＰ（１，９）〜Ｐ（１，１６）、Ｐ（２，１）〜Ｐ（２，８）、…、Ｐ（１６，９）〜Ｐ（１６，１６）を順次パラレルデータ群ＰＤ２として抽出する。そして、抽出した単位データＰ（ｘ，ｙ）を順次バッファ２１ｃへ出力する。
【００２３】
この他、制御部２１ａは、制御ユニット２１の動作の指標となるクロック信号ＣＬＫに基づいて、上記各部２１ｂ〜２１ｅを統括的に制御する。図５に示されるように、このクロック信号ＣＬＫは、周期をＴとする矩形波である。
【００２４】
図２に戻り、バッファ２１ｃは、例えば揮発性のメモリ或いは記憶回路などから構成され、単位データＰ（ｘ，ｙ）を時系列的に記憶する。そして、シリアルインタフェース２１ｄの要求に応じて、単位データＰ（ｘ，ｙ）を順次シリアルインタフェース２１ｄへ出力する。
【００２５】
シリアルインタフェース２１ｄは、８ビット（１バイト）単位で単位データＰ（ｘ，ｙ）をセットすると、セットされた単位データＰ（ｘ，ｙ）を１ビットずつ出力する送信データレジスタを備えている。そこで、シリアルインタフェース２１ｄは、バッファ２１ｃに記憶された単位データＰ（ｘ，ｙ）を順次読み出す。そして、図５を参照するとわかるように、読み出した１ビットの単位データＰ（ｘ，ｙ）を、８ビットの単位データｐ（ｘ，ｙ）に変換することにより８つの単位データからなるデータ群Ｇ（ｘ，ｙ）を順次生成する。これにより、単位データＰ（ｘ，ｙ）がハードウエアによる処理に適したフォーマットに変換される。また、ここでは単位データＰ（ｘ，ｙ）の個数と等しい２５６（＝１６×１６）個のデータ群Ｇ（ｘ，ｙ）からなる、二次的なデータ群ＳＤ１が生成される。
【００２６】
シリアルインタフェース２１ｄは、データ群Ｇ（ｘ，ｙ）を構成する単位データｐ（ｘ，ｙ）を、例えばクロック信号ＣＬＫの立ち上がりに同期するタイミングで順次出力する。
【００２７】
図５を参照するとわかるように、例えばシリアルインタフェース２１ｄからは、まず、フレーム長がＴである８ビットの単位データｐ（１，１）が順次出力され、次に、８ビットの単位データｐ（１，２）が順次出力される。そして、最後に、８ビットの単位データｐ（１６，１６）が出力される。シリアルインタフェース２１ｄから出力された単位データｐ（ｘ，ｙ）は、順に選択部２１ｆに受信される。
【００２８】
ＰＷＭ制御部２１ｅは、記憶部２１ｂに記憶されたデューティ比情報を参照して、単位データｐ（ｘ，ｙ）のフレーム長の８倍に相当する周期の選択信号ＳＳを出力する。この選択信号ＳＳは、図５に示されるように、周期が８Ｔの矩形波である。この選択信号ＳＳのデューティ比は、上述のデューティ比情報によって決定される。
【００２９】
デューティ比情報は、選択信号ＳＳがハイレベルになる時間と、選択信号の周期との比である。このデューティ比情報の内容は、表示ユニット２２の仕様によって決定される。例えば、デューティ比情報が５／８であるとすると、ＰＷＭ制御部２１ｅは、１周期（＝８Ｔ）のうち、時間５Ｔが経過するまでハイレベルとなり、その後時間３Ｔが経過するまでローベルとなる信号を、選択信号ＳＳとして生成する。そして、選択信号ＳＳを、データ群Ｇ（１，１）を構成する単位データｐ（１，１）が最初に出力されるタイミングに同期させて出力する。
【００３０】
これにより、図５に示されるように、選択信号ＳＳの立ち上がりは、各データ群Ｇ（ｘ，ｙ）を構成する単位データｐ（ｘ，ｙ）が最初に出力されるタイミングと同期する。この選択信号ＳＳは、選択部２１ｆへ出力される。
【００３１】
選択部２１ｆは、選択信号ＳＳに基づいて、データ群Ｇ（ｘ，ｙ）ごとに、シリアルインタフェース２１ｄから出力される単位データｐ（ｘ，ｙ）を選択する。そして、選択した単位データｐ（ｘ，ｙ）を、表示ユニット２２へ出力する。具体的には、選択部２１ｆは、選択信号ＳＳがハイレベルのときに、シリアルインタフェース２１ｄから出力される単位データｐ（ｘ，ｙ）を選択し、選択した単位データｐ（ｘ，ｙ）を表示ユニット２２へ出力する。
【００３２】
例えば、図５に示されるように、データ群Ｇ（１，１）を構成する単位データｐ（１，１）が順次出力される場合には、選択部２１ｆは、選択信号ＳＳが立ち上がってハイレベルとなる時刻ｔ０から、選択信号ＳＳが立ち下がってローレベルとなる時刻ｔ１までの間に、シリアルインタフェース２１ｄから出力される５ビットの単位データｐ（１，１）を選択し出力する。次に、選択部２１ｆは、選択信号ＳＳが立ち上がってハイレベルとなる時刻ｔ２から、選択信号ＳＳが立ち下がってローレベルとなる時刻ｔ３までの間に、シリアルインタフェース２１ｄから出力される５ビットの単位データｐ（１，２）を選択し出力する。以降、選択部２１ｆは、データ群Ｇ（ｘ，ｙ）ごとに、上述の動作を繰り返し実行する。
【００３３】
これにより、図５に示されるように、時刻ｔ０から時間８Ｔが経過するごとに、５ビットの単位データｐ（ｘ，ｙ）からなるデータ群Ｇ（ｘ，ｙ）が、順次表示ユニット２２へ出力される。ここでは、５ビットの単位データｐ（ｘ，ｙ）から構成される複数のデータ群Ｇ（ｘ，ｙ）を、データ群ＳＤ２と総称するものとする。
【００３４】
図２に示されるように、表示ユニット２２は、ディスプレイコントローラ２２ａと、ディスプレイユニット２２ｂを有している。
【００３５】
ディスプレイコントローラ２２ａは、選択部２１ｆから出力されるデータ群ＳＤ２を構成する単位データｐ（ｘ，ｙ）を受信する。そして、例えば図６に示されるように、１５ビットの単位データをグループ化するとともに、１ビットのダミーデータＤＤを付加して、１６ビットのパラレルデータ群ＰＤ３を順次生成する。そして、生成したパラレルデータ群ＰＤ３を順次ディスプレイユニット２２ｂへ出力する。
【００３６】
図２に戻り、ディスプレイユニット２２ｂは、ディスプレイコントローラから出力される単位データｐ（ｘ，ｙ）が伝送される１６ラインのパラレルケーブルを介して、ディスプレイコントローラ２２ａと接続されている。このディスプレイユニット２２ｂは、ディスプレイコントローラ２２ａからパラレルデータ群ＰＤ３が出力されると、このパラレルデータ群ＰＤ３を内部メモリに順次記憶していく。これにより、ディスプレイユニット２２ｂの内部メモリには、図３に示されるデジタルデータ群ＰＤ１を構成する単位データＰ（ｘ，ｙ）が、多ビット化されることにより形成されたデジタルデータ群が記憶される。そして、ディスプレイユニット２２ｂは、内部メモリに記憶されたデジタルデータ群によって規定される画像を表示する。
【００３７】
以上説明したように、本実施形態では、制御部２１ａによって、デジタルデータ群ＰＤ１を構成する単位データＰ（ｘ，ｙ）が、８ビット単位のパラレルデータ群ＰＤ２として抽出され、バッファ２１ｃに出力される。そして、バッファ２１ｃに蓄積された単位データＰ（ｘ，ｙ）に基づいて、ハードウエアによる処理に適した８ビットの単位データｐ（ｘ，ｙ）からなるデータ群Ｇ（ｘ，ｙ）が順次生成される。したがって、シリアルインタフェース２１ｄでの処理効率が向上し、表示ユニット２２へのデータ送信を正確かつ迅速に行うことが可能となる。
【００３８】
本実施形態では、データ群Ｇ（ｘ，ｙ）ごとに、８ビットの単位データｐ（ｘ，ｙ）のうちから、例えば表示ユニット２２からの要求に基づいて、５ビットの単位データｐ（ｘ，ｙ）が選択され、表示ユニット２２へ出力される。つまり本実施形態では、バッファ２１ｃに蓄積された単位データＰ（ｘ，ｙ）が、シリアルインタフェース２１ｄ、ＰＷＭ制御部２１ｅ、及び選択部２１ｆ等のハードウエアが協働することによって、例えば表示ユニット２２から要求されるビット数（ここでは５ビット）の単位データｐ（ｘ，ｙ）に変換される。このため、制御部２１ａは、デジタルデータ群ＰＤ１をディスプレイユニット２２ｂから要求されるフォーマットに変換する処理を行う必要がなくなる。したがって、制御部２１ａの負荷が軽減される。
【００３９】
また、制御部２１ａは、負荷が軽減された分だけ他の処理を実行することができる。したがって、システム全体としての処理能力が向上する。
【００４０】
本実施形態では、選択部２１ｆが、図５に示される選択信号ＳＳのレベルに応じて、シリアルインタフェース２１ｄから出力される単位データｐ（ｘ，ｙ）の選択を行う。このため、ＰＷＭ制御部２１ｅから出力される選択信号ＳＳのデューティ比を増減することで、選択部２１ｆによって選択される単位データｐ（ｘ，ｙ）の個数を増減することができる。
【００４１】
例えば、記憶部２１ｂに記憶されているデューティ比情報を５／８よりも小さい４／８に変更することにより、４ビットの単位データｐ（ｘ，ｙ）を表示ユニット２２へ出力させることができる。また、デューティ比情報を５／８よりも大きい６／８に変更することにより、６ビットの単位データｐ（ｘ，ｙ）を表示ユニット２２へ出力させることができる。
【００４２】
したがって、制御ユニット２１のハードウエアの構成を変更等することなく、デジタルデータ群ＰＤ１の単位データＰ（ｘ，ｙ）を、表示ユニット２２のフォーマットに要求されるビット数の単位データｐ（ｘ，ｙ）に変換することができる。これにより、例えば表示ユニット２２の仕様が変更された場合にも、データを送信する制御ユニット２１の構成を変更することなく、表示ユニット２２に要求されるビット数の単位データを生成し、出力することが可能となる。
【００４３】
本実施形態では、記憶部２１ｂに記憶されているデューティ比情報の値を書き換えることにより、データ群Ｇ（ｘ，ｙ）ごとに選択される単位データｐ（ｘ，ｙ）の個数を変更することができる。したがって、デジタルデータ群ＰＤ１の単位データＰ（ｘ，ｙ）を、表示ユニット２２のフォーマットに要求されるビット数の単位データｐ（ｘ，ｙ）に、簡単に変換することができる。
【００４４】
《第２の実施形態》
次に、本発明の第２の実施形態に係る制御ユニット２１及び表示ユニット２２について説明する。第２の実施形態では、４種類の階調のピクセルによって構成されるデジタル画像のデジタルデータ群ＰＤ１が、制御ユニット２１及び表示ユニット２２との間で伝送される。
【００４５】
図７は、デジタル画像を構成するピクセルＰＸの輝度と、単位データＰ（ｘ，ｙ）との関係を示す図である。図７に示されるように、デジタル画像を構成するピクセルＰＸには、２つの単位データＰ１（ｘ，ｙ），Ｐ２（ｘ，ｙ）が割り当てられている。そして、ピクセルＰＸの輝度は、２つの単位データＰ１（ｘ，ｙ），Ｐ２（ｘ，ｙ）によって規定される。
【００４６】
ピクセルＰＸの輝度は、例えば値が０の１組の単位データＰ１（ｘ，ｙ），Ｐ２（ｘ，ｙ）によって第１の輝度になり、値が１の単位データＰ１（ｘ，ｙ）と値が０の単位データＰ２（ｘ，ｙ）とによって第２の輝度になり、値が０の単位データＰ１（ｘ，ｙ）と値が１の単位データＰ２（ｘ，ｙ）とによって第３の輝度となり、値が１の１組の単位データＰ１（ｘ，ｙ），Ｐ２（ｘ，ｙ）によって第４の輝度となる。図７を参照するとわかるように、第４の輝度、第３の輝度、第２の輝度、第１の輝度の順で、その値が高い。
【００４７】
制御部２１ａは、記憶部２１ｂに記憶されたデジタルデータ群ＰＤ１を構成する単位データＰｋ（ｘ，ｙ）を、８ビットの単位データＰｋ（ｘ，ｙ）からなるパラレルデータ群ＰＤ２として読み出すことにより順次抽出する。そして、抽出したパラレルデータ群ＰＤ２を、バッファ２１ｃへ出力する。図８は、バッファ２１ｃへ出力されるパラレルデータ群ＰＤ２を示す図である。このパラレルデータ群ＰＤ２は、４つのピクセルに対応する８ビットの単位データＰｋ（ｘ，ｙ）から構成される。
【００４８】
図８を参照するとわかるように、制御部２１ａは、４ピクセル分の８つの単位データＰｋ（１，１）、Ｐｋ（１，２）、Ｐｋ（１，３）、Ｐｋ（１，４）をパラレルデータ群ＰＤ２として抽出し、以降順にＰｋ（１，５）〜Ｐｋ（１，８）、…、Ｐｋ（１６，１３）〜Ｐｋ（１６，１６）を順次パラレルデータ群として抽出する。そして、抽出した単位データＰｋ（ｘ，ｙ）を順にバッファ２１ｃへ出力する。なお、ここでのｋは１又は２である。
【００４９】
バッファ２１ｃは、単位データＰｋ（ｘ，ｙ）を時系列的に記憶する。そして、シリアルインタフェース２１ｄの要求に応じて、単位データＰｋ（ｘ，ｙ）を順次シリアルインタフェース２１ｄへ出力する。
【００５０】
シリアルインタフェース２１ｄは、８ビット（１バイト）単位で単位データＰｋ（ｘ，ｙ）をセットすると、セットされた単位データＰｋ（ｘ，ｙ）を１ビットずつ出力する送信データレジスタを備えている。そこで、シリアルインタフェース２１ｄは、バッファ２１ｃに記憶された単位データＰ１（ｘ，ｙ）及びＰ２（ｘ，ｙ）を順次読み出す。そして、図９を参照するとわかるように、読み出した２ビットの単位データＰ１（ｘ，ｙ）及び単位データＰ２（ｘ，ｙ）を交互に配列することにより、８つの単位データからなるデータ群Ｇ（ｘ，ｙ）を順次生成する。これにより、単位データＰｋ（ｘ，ｙ）がハードウエアによる処理に適したフォーマットに変換される。
【００５１】
データ群Ｇ（ｘ，ｙ）は、交互に配列された４つの単位データＰ１（ｘ，ｙ）及び４つの単位データＰ２（ｘ，ｙ）とから構成される。例えば、データ群Ｇ（１，２）は、交互に配列された４つの単位データＰ１（１，２）及び４つの単位データＰ２（１，２）から構成される。上述のように、８つの単位データからなるデータ群Ｇ（ｘ，ｙ）が順次生成されることにより、最終的に、２５６（＝１６×１６）個のデータ群Ｇ（ｘ，ｙ）からなるデータ群ＳＤ１が生成される。
【００５２】
シリアルインタフェース２１ｄは、データ群Ｇ（ｘ，ｙ）を構成する単位データＰｋ（ｘ，ｙ）を、例えばクロック信号ＣＬＫの立ち上がりに同期するタイミングで順次出力する。
【００５３】
図９を参照するとわかるように、例えばシリアルインタフェース２１ｄからは、まず、フレーム長がＴである４つの単位データＰ１（１，１）と４つの単位データＰ２（１，１）とが交互に出力され、次に、４つの単位データＰ１（１，２）と４つの単位データＰ２（１，２）とが交互に出力される。そして、最後に、４つの単位データＰ１（１６，１６）と４つの単位データＰ２（１６，１６）とが交互に出力される。シリアルインタフェース２１ｄから出力された単位データＰｋ（ｘ，ｙ）は、順に選択部２１ｆに受信される。
【００５４】
ＰＷＭ制御部２１ｅは、記憶部２１ｂに記憶されたデューティ比情報を参照して、単位データＰｋ（ｘ，ｙ）のフレーム長の８倍に相当する周期の選択信号ＳＳを出力する。選択信号ＳＳは、図９に示されるように、周期が８Ｔの矩形波である。この選択信号ＳＳのデューティ比は、上述のデューティ比情報によって決定される。ここでは、デューティ比は５／８であるものとし、ＰＷＭ制御部２１ｅからは、図９に示される選択信号ＳＳが出力されるものとする。
【００５５】
選択部２１ｆは、選択信号ＳＳに基づいて、データ群Ｇ（ｘ，ｙ）ごとに、シリアルインタフェース２１ｄから出力される単位データＰｋ（ｘ，ｙ）を選択する。そして、選択した単位データＰｋ（ｘ，ｙ）を、表示ユニット２２へ出力する。
【００５６】
例えば、図９に示されるように、データ群Ｇ（１，１）を構成する単位データＰｋ（１，１）が順次出力される場合には、選択部２１ｆは、選択信号ＳＳが立ち上がってハイレベルとなる時刻ｔ０から、選択信号ＳＳが立ち下がってローレベルとなる時刻ｔ１までの間に、３つの単位データＰ１（１，１）と、２つの単位データＰ２（１，１）とを選択し出力する。
【００５７】
次に、選択部２１ｆは、選択信号ＳＳが立ち上がってハイレベルとなる時刻ｔ２から、選択信号ＳＳが立ち下がってローレベルとなる時刻ｔ３までの間に、３つの単位データＰ１（１，２）と、２つの単位データＰ２（１，２）とを選択し出力する。以降、選択部２１ｆは、データ群Ｇ（ｘ，ｙ）ごとに、上述の動作を繰り返し実行する。
【００５８】
これにより、図９に示されるように、時刻ｔ０から時間８Ｔが経過するごとに、交互に配列された３つの単位データＰ１（ｘ，ｙ）及び２つの単位データＰ２（ｘ，ｙ）からなるデータ群Ｇ（ｘ，ｙ）が、順次表示ユニット２２へ出力される。ここでは、５ビットの単位データＰｋ（ｘ，ｙ）から構成される複数のデータ群Ｇ（ｘ，ｙ）を、データ群ＳＤ２と総称するものとする。
【００５９】
図２に示される表示ユニット２２のディスプレイコントローラ２２ａは、選択部２１ｆから出力されるデータ群ＳＤ２を構成する単位データＰｋ（ｘ，ｙ）を受信する。そして、例えば図１０に示されるように、１５ビットの単位データをグループ化するとともに、１ビットのダミーデータＤＤを付加して、１６ビットのパラレルデータ群ＰＤ３を順次生成する。そして、生成したパラレルデータ群ＰＤ３を順次ディスプレイユニット２２ｂへ出力する。
【００６０】
ディスプレイユニット２２ｂは、ディスプレイコントローラ２２ａからパラレルデータ群ＰＤ３が出力されると、このパラレルデータ群ＰＤ３を内部メモリに順次記憶していく。これにより、ディスプレイユニット２２ｂの内部メモリには、図３に示されるデジタルデータ群ＰＤ１を構成する単位データＰ（ｘ，ｙ）が、多ビット化されることにより形成されたデジタルデータ群が記憶される。そして、ディスプレイユニット２２ｂは、内部メモリに記憶されたデジタルデータ群によって規定される画像を表示する。
【００６１】
以上説明したように、本実施形態では、制御部２１ａによって、デジタルデータ群ＰＤ１を構成する単位データＰｋ（ｘ，ｙ）が、８ビット単位のパラレルデータ群ＰＤ２として抽出され、バッファ２１ｃに出力される。そして、バッファ２１ｃに蓄積された単位データＰｋ（ｘ，ｙ）に基づいて、ハードウエアによる処理に適した８ビットの単位データＰｋ（ｘ，ｙ）からなるデータ群Ｇ（ｘ，ｙ）が順次生成される。したがって、シリアルインタフェース２１ｄでの処理効率が向上し、表示ユニット２２へのデータ送信を正確かつ迅速に行うことが可能となる。
【００６２】
本実施形態では、データ群Ｇ（ｘ，ｙ）ごとに、８ビットの単位データＰｋ（ｘ，ｙ）のうちから、例えば表示ユニット２２からの要求に基づいて、５ビットの単位データＰｋ（ｘ，ｙ）が選択され、表示ユニット２２へ出力される。つまり本実施形態では、バッファ２１ｃに蓄積された単位データＰｋ（ｘ，ｙ）が、シリアルインタフェース２１ｄ、ＰＷＭ制御部２１ｅ、及び選択部２１ｆ等のハードウエアが協働することによって、例えば表示ユニット２２から要求されるビット数（ここでは５ビット）の単位データＰｋ（ｘ，ｙ）に変換される。このため、制御部２１ａは、デジタルデータ群ＰＤ１をディスプレイユニット２２ｂから要求されるフォーマットに変換する処理を行う必要がなくなる。したがって、制御部２１ａの負荷が軽減される。
【００６３】
また、制御部２１ａは、負荷が軽減された分だけ他の処理を実行することができる。したがって、システム全体としての処理能力が向上する。
【００６４】
本実施形態では、選択部２１ｆが、図５に示される選択信号ＳＳのレベルに応じて、シリアルインタフェース２１ｄから出力される単位データＰｋ（ｘ，ｙ）の選択を行う。このため、ＰＷＭ制御部２１ｅから出力される選択信号ＳＳのデューティ比を増減することで、選択部２１ｆによって選択される単位データＰｋ（ｘ，ｙ）の個数を増減することができる。
【００６５】
したがって、制御ユニット２１のハードウエアの構成を変更等することなく、デジタルデータ群ＰＤ１の単位データＰｋ（ｘ，ｙ）を、表示ユニット２２のフォーマットに要求されるビット数の単位データＰｋ（ｘ，ｙ）に変換することができる。これにより、例えば表示ユニット２２の仕様が変更された場合にも、データを送信する制御ユニット２１の構成を変更することなく、表示ユニット２２に要求されるビット数の単位データを生成し、出力することが可能となる。
【００６６】
本実施形態では、記憶部２１ｂに記憶されているデューティ比情報の値を書き換えることにより、データ群Ｇ（ｘ，ｙ）ごとに選択される単位データＰｋ（ｘ，ｙ）の個数を変更することができる。したがって、デジタルデータ群ＰＤ１の単位データＰｋ（ｘ，ｙ）を、表示ユニット２２のフォーマットに要求されるビット数の単位データＰｋ（ｘ，ｙ）に、簡単に変換することができる。
【００６７】
以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。例えば上記実施形態では、シリアルインタフェース２１ｄが、クロック信号ＣＬＫに同期して単位データを出力する、いわゆる同期シリアル通信を行う場合について説明した。これに限らず、シリアルインタフェース２１ｄは、非同期シリアル通信を行うこととしてもよい。
【００６８】
この場合には、図１１を参照するとわかるように、シリアルインタフェース２１ｄは、データ群Ｇ（ｘ，ｙ）を構成する単位データＰｋ（ｘ，ｙ）を出力する前にスタートビットＳＴを出力する。そして、データ群Ｇ（ｘ，ｙ）を構成する単位データＰｋ（ｘ，ｙ）の出力が終了するとストップビットＳＰを出力する。
【００６９】
ＰＷＭ制御部２１ｅは、選択信号ＳＳのデューティ比を、スタートビットＳＴとストップビットＳＰを考慮して変更する。具体的には、ＰＷＭ制御部２１ｅは、図１１に示されるように、スタートビットＳＴが出力されてから時間６Ｔ経過するまでハイレベルとなり、その後時間３Ｔが経過するまでローレベルとなり、ストップビットＳＰが出力されるとハイレベルとなる選択信号ＳＳを出力する。
【００７０】
選択部２１ｆは、選択信号ＳＳがハイレベルのときに、シリアルインタフェース２１ｄから出力される単位データＰｋ（ｘ，ｙ）、スタートビットＳＴ、及びストップビットＳＰを選択し、選択した単位データＰｋ（ｘ，ｙ）、スタートビットＳＴ、及びストップビットＳＰを表示ユニット２２へ出力する。
【００７１】
これにより、図１１に示されるように、時刻ｔ０から時間１０Ｔが経過するごとに、交互に配列された３つの単位データＰ１（ｘ，ｙ）及び２つの単位データＰ２（ｘ，ｙ）とからなるデータ群Ｇ（ｘ，ｙ）が、スタートビットＳＴ及びストップビットＳＰとともに出力される。
【００７２】
上記実施形態では、選択部２１ｆは、選択信号ＳＳに基づいて単位データの選択を行った。これに限らず、選択部２１ｆは、例えば図１２に示されるように、カウンタ２１ｈからの出力に基づいて、単位データの選択を行ってもよい。
【００７３】
この場合、カウンタ２１ｈは、まず記憶部２１ｂに記憶された初期値を読み込む。この初期値は、データ群を構成する８つの単位データのうちからいくつの単位データを出力するかを決定するための単位データ数である。次に、カウンタ２１ｈは、シリアルインタフェース２１ｄから単位データが出力されるたびに、カウンタ値をインクリメントする。そして、カウンタ値が初期値（ここでは５とする）と等しくなったら、カウンタ値が８になるまで、選択部２１ｆに単位データの出力を停止させる。次に、カウンタ２１ｈは、カウンタ値が８になったら、カウンタ値をリセットし、以降上述の動作を繰り返す。これにより、選択部２１ｆから、所望のビット数（ここでは５ビット）の単位データが出力される。
【００７４】
上記実施形態では、単位データが、制御ユニット２１のシリアルインタフェース２１ｄで、複数ビットの単位データに変換される場合について説明した。これに限らず、単位データがシリアルインタフェース２１ｄへ入力される前に、当該単位データを複数ビットの単位データに変換しておいてもよい。この場合は、単位データを複数ビットの単位データに変換させる機能を、バッファ２１ｃ等に付加しておくことなどが考えられる。
【００７５】
上記実施形態では、選択部２１ｆが、データ群Ｇ（ｘ，ｙ）を構成する単位データｐ（ｘ，ｙ）から５ビットの単位データｐ（ｘ，ｙ）を選択する場合について説明した。これに限らず、選択部２１ｆは、５ビット以下の単位データｐ（ｘ，ｙ）を選択することとしてもよく、また、６ビット以上の単位データｐ（ｘ，ｙ）を選択することとしてもよい。選択される単位データｐ（ｘ，ｙ）のビット数の変更は、上述したように、選択信号ＳＳのデューティ比を変更することで、簡単かつ迅速に実現することができる。
【００７６】
上記実施形態では、シリアルインタフェース２１ｄが、単位データＰ（ｘ，ｙ）を８ビットの単位データｐ（ｘ，ｙ）に変換する場合について説明した。これに限らず、シリアルインタフェース２１ｄは、単位データＰ（ｘ，ｙ）を、７ビット以下、或いは９ビット以上の単位データｐ（ｘ，ｙ）に変換することとしてもよい。
【００７７】
上記実施形態では、リモートコントロール装置２０が、空気調和装置５０の制御を行う場合について説明したが、本発明はこれに限定されるものではない。また、本実施形態に係る制御ユニット２１及び表示ユニット２２を、携帯電話に代表される通信端末など、リモートコントロール装置以外の機器に用いてもよい。
【００７８】
上記実施形態では、デジタル画像のデジタルデータ群ＰＤが、パラレルデータ群ＰＤ３に変換される場合について説明した。本発明はこれに限定されるものではなく、変換対象となるデータ群は、デジタル画像を規定するデータ群でなくてもよい。
【００７９】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。つまり、本発明の範囲は、実施形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。
【００８０】
本出願は、２０１０年７月２３日に出願された、日本国特許出願２０１０−１６６５３８号に基づく。本明細書中に日本国特許出願２０１０−１６６５３８号の明細書、特許請求の範囲、図面全体を参照して取り込むものとする。
【産業上の利用可能性】
【００８１】
本発明のデータ変換装置及びデータ変換方法は、データの変換に適している。また、本発明の表示装置及び表示方法は画像を表示するのに適している。また、本発明のリモートコントロール装置は、被操作機器の制御に適している。
【符号の説明】
【００８２】
１０  空調システム
２０  リモートコントロール装置
２１  制御ユニット
２１ａ  制御部
２１ｂ  記憶部
２１ｃ  バッファ
２１ｄ  シリアルインタフェース
２１ｅ  ＰＷＭ制御部
２１ｆ  選択部
２１ｇ  バス
２１ｈ  カウンタ
２２  表示ユニット
２２ａ  ディスプレイコントローラ
２２ｂ  ディスプレイユニット
２３  入力インタフェース
２４  外部インタフェース
２５  バス
５０  空気調和装置
ＣＬＫ  クロック信号
Ｇ  データ群
Ｐ，ｐ  単位データ
ＰＸ  ピクセル
ＰＤ１  デジタルデータ群
ＰＤ２，ＰＤ３  パラレルデータ群
ＳＰ  ストップビット
ＳＳ  選択信号
ＳＴ  スタートビット
ＳＤ１，ＳＤ２  データ群
【図１】
0005442123.tif 000002
【図２】
0005442123.tif 000003
【図３】
0005442123.tif 000004
【図４】
0005442123.tif 000005
【図５】
0005442123.tif 000006
【図６】
0005442123.tif 000007
【図７】
0005442123.tif 000008
【図８】
0005442123.tif 000009
【図９】
0005442123.tif 000010
【図１０】
0005442123.tif 000011
【図１１】
0005442123.tif 000012
【図１２】
0005442123.tif 000013