(57)【特許請求の範囲】
【請求項１】
振動子を発振駆動するとともに、前記振動子の検出信号に基づいて所定の物理量の大きさに応じた信号を生成する信号処理回路であって、
前記振動子の発振電流を電圧に変換する電流電圧変換部と、
前記電流電圧変換部により電圧に変換された信号を位相シフトする位相シフト部と、
前記位相シフト部により位相シフトされた信号を２値化して切り替え制御信号を生成し、前記位相シフト部により位相シフトされた信号を前記切り替え制御信号に基づいて全波整流し、全波整流された信号に基づいて前記振動子を駆動する駆動信号の振幅を制御する駆動振幅制御部と、
前記電流電圧変換部により電圧に変換された信号に基づいて、同期検波用の参照信号を生成する参照信号生成部と、
前記参照信号と前記切り替え制御信号との位相差に基づいて、前記駆動信号の周波数の２倍の周波数のクロック信号を生成するクロック信号生成部と、
前記参照信号に基づいて、前記振動子の前記検出信号を含む信号に対して同期検波を行う同期検波部と、
前記クロック信号に基づいて、前記同期検波部により同期検波された信号をフィルター処理するスイッチトキャパシタフィルターと、を含む、信号処理回路。
【請求項２】
請求項１において、
前記クロック信号生成部は、
前記参照信号と前記切り替え制御信号との排他的論理和を演算することにより前記クロック信号を生成する、信号処理回路。
【請求項３】
請求項１又は２において、
前記位相シフト部は、
抵抗と、コンデンサーと、を含み、前記抵抗の抵抗値と前記コンデンサーの容量値に応じて周波数特性が決定されるＲＣフィルターである、信号処理回路。
【請求項４】
請求項１乃至３に記載の信号処理回路と、
当該信号処理回路により発振駆動されるとともに検出処理される振動子、とを含む、物理量検出装置。
【請求項５】
請求項１乃至３に記載の信号処理回路を含む、角速度検出装置。
【請求項６】
請求項１乃至３に記載の信号処理回路を含む、集積回路装置。
【請求項７】
請求項１乃至３に記載の信号処理回路を含む、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理回路、物理量検出装置、角速度検出装置、集積回路装置及び電子機器に関する。
【背景技術】
【０００２】
デジタルカメラ、ナビゲーション装置、携帯電話など、様々な電子機器にジャイロセンサーが搭載されており、ジャイロセンサーが検出した角速度の大きさに基づいて、手振れ補正、デッドレコニング、モーションセンシングなどの処理が行われる。
【０００３】
近年、ジャイロセンサーの小型化と高い検出精度が要求されるようになり、これらの要求を満たすジャイロセンサーとして、例えば、水晶振動子の共振現象を利用した振動ジャイロセンサーが広く使用されている。このような振動ジャイロセンサーでは、小型化に伴って振動子から出力される検出信号がより微小になるため、高い検出精度を実現するためには、ジャイロセンサーに対して駆動や検出を行う信号処理回路の低ノイズ化が極めて重要になる。
【０００４】
信号処理回路の検出処理では、振動子から出力される微小な検出信号を増幅して同期検波した後、ローパスフィルターを通して高調波成分や高域のノイズが取り除かれる。このローパスフィルターとしては、容量比とサンプリング周波数（クロック周波数）により周波数特性が決まるスイッチトキャパシタフィルター（ＳＣＦ：Switched Capacitor Filter）が用いられる。スイッチトキャパシタフィルターは、ＲＣフィルターよりも特性ばらつきが小さい利点を有する（特許文献１、２）。このＳＣＦのサンプリング周波数ｆｓｐは、小型化の要求を満たすため、振動子の駆動周波数ｆｄと一致させている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１４９３２号公報
【特許文献２】特開２００８−６４６６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、ＳＣＦのサンプリングにより、ｆｄ、２ｆｄ、３ｆｄ、・・・などの周波数帯域のノイズがＤＣ帯域に折り返すため、これらの帯域のノイズが検出信号に重畳されることになる。これまでは、ＳＣＦで発生するノイズは相対的に小さく、無視することができたが、さらなる低ノイズ化を実現しようとすると、ＳＣＦで発生するノイズが無視できなくなってくる。ＳＣＦのサンプリング周波数を高くすることで、ＤＣ帯域に折り返すノイズ量を減らすことができるが、一般的には、信号処理回路に振動子の駆動周波数よりも高い周波数の信号は存在しないので、駆動周波数よりも高い周波数の信号を生成する回路を新たに付加する必要が生じる。ＰＬＬ（Phase locked Loop）のような逓倍回路を付加することで、駆動周波数の逓倍の周波数の信号を生成することは可能であるが、回路面積が大幅に増加するので小型化の要求に反することになる。
【０００７】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、回路面積の増加を抑えながら従来よりも低ノイズ化が可能な信号処理回路、物理量検出装置、角速度検出装置、集積回路装置及び電子機器を提供することができる。
【課題を解決するための手段】
【０００８】
（１）本発明は、振動子を発振駆動するとともに、前記振動子の検出信号に基づいて所定の物理量の大きさに応じた信号を生成する信号処理回路であって、前記振動子の発振電流を電圧に変換する電流電圧変換部と、前記電流電圧変換部により電圧に変換された信号を位相シフトする位相シフト部と、前記位相シフト部により位相シフトされた信号を２値化して切り替え制御信号を生成し、前記位相シフト部により位相シフトされた信号を前記切り替え制御信号に基づいて全波整流し、全波整流された信号に基づいて前記振動子を駆動する駆動信号の振幅を制御する駆動振幅制御部と、前記電流電圧変換部により電圧に変換された信号に基づいて、同期検波用の参照信号を生成する参照信号生成部と、前記参照信号と前記切り替え制御信号との位相差に基づいて、前記駆動信号の周波数の２倍の周波数のクロック信号を生成するクロック信号生成部と、前記参照信号に基づいて、前記振動子の前記検出信号を含む信号に対して同期検波を行う同期検波部と、前記クロック信号に基づいて、前記同期検波部により同期検波された信号をフィルター処理するスイッチトキャパシタフィルターと、を含む、信号処理回路である。
【０００９】
本発明によれば、同期検波に必要な参照信号と駆動信号の振幅制御のための全波整流に必要な切り替え制御信号の周波数はともに振動子の発振周波数（振動子の駆動周波数）と同じであり、位相シフト部を設けることで生じる参照信号と切り替え制御信号との位相差を利用することで、ＰＬＬのような逓倍回路を必要としない簡単な構成で、駆動周波数の２倍の周波数を有するＳＣＦ用のクロック信号を生成することができる。そして、ＳＣＦ用のクロック信号の周波数が駆動周波数の２倍の周波数になることにより、従来よりもＳＣＦで発生する折り返しノイズを低下させることができるので、回路面積の増加を抑えながら従来よりも低ノイズ化が可能な信号処理回路を実現することができる。
【００１０】
（２）この信号処理回路において、前記クロック信号生成部は、前記参照信号と前記切り替え制御信号との排他的論理和を演算することにより前記クロック信号を生成するようにしてもよい。
【００１１】
参照信号と切り替え制御信号は、ともに駆動周波数と同じ周波数で、かつ、位相が異なるため、これらの信号の排他的論理和を演算することにより、極めて小さい回路面積で駆動周波数の２倍の周波数を有するＳＣＦ用のクロック信号を生成することができる。
【００１２】
（３）この信号処理回路において、前記位相シフト部は、抵抗と、コンデンサーと、を含み、前記抵抗の抵抗値と前記コンデンサーの容量値に応じて周波数特性が決定されるＲＣフィルターであるようにしてもよい。
【００１３】
このようにすれば、ＲＣフィルターにより抵抗値と容量値に応じた位相遅れが生じさせることができるので、簡単な構成により、切り替え制御信号の位相を参照信号に対して遅らせることができる。
【００１４】
また、電流電圧変換部に含まれる抵抗の抵抗値の製造ばらつきや温度変動を、ＲＣフィルターに含まれる抵抗によって打ち消すことができる。また、同期検波の前段に、振動子の検出電荷（検出電流）を電圧に変換するチャージアンプを設けた場合、このチャージアンプに含まれるコンデンサーの容量値の製造ばらつきや温度変動を、ＲＣフィルターに含まれるコンデンサーによって打ち消すことができる。従って、ＲＣフィルターを設けることで、物理量の検出精度や検出感度を向上させることができる。
【００１５】
（４）本発明は、上記のいずれかの信号処理回路と、当該信号処理回路により発振駆動されるとともに検出処理される振動子、とを含む、物理量検出装置である。
【００１６】
本発明によれば、従来よりも低ノイズ化が可能な物理量検出装置を提供することができる。
【００１７】
（５）本発明は、上記のいずれかの信号処理回路を含む、角速度検出装置である。
【００１８】
本発明によれば、より低ノイズ化が可能な角速度検出装置を提供することができる。
【００１９】
（６）本発明は、上記のいずれかの信号処理回路を含む、集積回路装置である。
【００２０】
（７）本発明は、上記のいずれかの信号処理回路を含む、電子機器である。
【図面の簡単な説明】
【００２１】
【図１】本実施形態の角速度検出装置（物理量検出装置の一例）の機能ブロック図。
【図２】振動子の振動片の平面図。
【図３】振動子の動作について説明するための図。
【図４】振動子の動作について説明するための図。
【図５】シリアルインターフェース回路の構成例を示す図。
【図６】駆動回路の構成例を示す図。
【図７】排他的論理和（ＥＸＯＲ）回路の入出力信号のタイミングチャート図。
【図８】検出回路の構成例を示す図。
【図９】ＳＣＦ回路の構成例を示す図。
【図１０】電子機器の機能ブロック図。
【発明を実施するための形態】
【００２２】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２３】
１．物理量検出装置
以下では、物理量として角速度を検出する物理量検出装置（角速度検出装置）を例にとり説明するが、本発明は、角速度、角加速度、加速度、力等の種々の物理量のいずれかを検出することができる装置に適用可能である。
【００２４】
図１は、本実施形態の角速度検出装置（物理量検出装置の一例）の機能ブロック図である。本実施形態の角速度検出装置１は、振動子（センサー素子）１００と信号処理ＩＣ（集積回路装置）２を含んで構成されている。
【００２５】
振動子１００は、駆動電極と検出電極が配置された振動片が不図示のパッケージに封止されて構成されている。一般的に、振動片のインピーダンスをできるだけ小さくして発振効率を高めるためにパッケージ内の気密性が確保されている。
【００２６】
本実施形態の振動子１００は、Ｚカットの水晶基板により形成された振動片を有する。水晶を材料とする振動片は、温度変化に対する共振周波数の変動が極めて小さいので、角速度の検出精度を高めることができるという利点がある。ただし、振動子１００の振動片の材料としては、水晶（ＳｉＯ２）だけでなく、例えば、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）等の圧電単結晶やジルコン酸チタン酸鉛（ＰＺＴ）等の圧電セラミックスなどの圧電性材料を用いてもよいし、シリコン半導体を用いてもよい。例えば、シリコン半導体の表面の一部に、駆動電極に挟まれた酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）等の圧電薄膜を配置した構造であってもよい。
【００２７】
本実施形態では、振動子１００は、Ｔ型の２つの駆動振動腕を有するいわゆるダブルＴ型の振動片により構成される。ただし、振動子１００の振動片は、ダブルＴ型に限定されず、例えば、音叉型やくし歯型であってもよいし、三角柱、四角柱、円柱状等の形状の音片型であってもよい。
【００２８】
図２は、本実施形態の振動子１００の振動片の平面図である。図２におけるＸ軸、Ｙ軸、Ｚ軸は水晶の軸を示す。
【００２９】
図２に示すように、振動子１００の振動片は、２つの駆動用基部１０４ａ、１０４ｂからそれぞれ駆動振動腕１０１ａ、１０１ｂが＋Ｙ軸方向及び−Ｙ軸方向に延出している。ここで、駆動振動腕１０１ａ、１０１ｂの延出方向は、Ｙ軸からのずれが±５°以内であればよい。駆動振動腕１０１ａの側面及び上面にはそれぞれ駆動電極１１２及び１１３が形成されており、駆動振動腕１０１ｂの側面及び上面にはそれぞれ駆動電極１１３及び１１２が形成されている。駆動電極１１２、１１３は、それぞれ、図１に示した信号処理ＩＣ２の外部出力端子８１、外部入力端子８２を介して駆動回路２０に接続される。
【００３０】
駆動用基部１０４ａ、１０４ｂは、それぞれ−Ｘ軸方向と＋Ｘ軸方向に延びる連結腕１０５ａ、１０５ｂを介して矩形状の検出用基部１０７に接続されている。ここで、連結腕１０５ａ、１０５ｂの延出方向は、Ｘ軸からのずれが±５°以内であればよい。
【００３１】
検出振動腕１０２は、検出用基部１０７から＋Ｙ軸方向及び−Ｙ軸方向に延出している。ここで、検出振動腕１０２の延出方向は、Ｙ軸からのずれが±５°以内であればよい。検出振動腕１０２の上面には検出電極１１４及び１１５が形成されており、検出振動腕１０２の側面には共通電極１１６が形成されている。検出電極１１４、１１５は、それぞれ、図１に示した信号処理ＩＣ２の外部入力端子８３、８４を介して検出回路３０に接続される。また、共通電極１１６は接地される。
【００３２】
駆動振動腕１０１ａ、１０１ｂの駆動電極１１２と駆動電極１１３との間に駆動信号として交流電圧が与えられると、図３に示すように、駆動振動腕１０１ａ、１０１ｂは逆圧電効果によって矢印Ｂのように、２本の駆動振動腕１０１ａ、１０１ｂの先端が互いに接近と離間を繰り返す屈曲振動（励振振動）をする。
【００３３】
この状態で、振動子１００の振動片にＺ軸を回転軸とした角速度が加わると、駆動振動腕１０１ａ、１０１ｂは、矢印Ｂの屈曲振動の方向とＺ軸の両方に垂直な方向にコリオリの力を得る。その結果、図４に示すように、連結腕１０５ａ、１０５ｂは矢印Ｃで示すような振動をする。そして、検出振動腕１０２は、連結腕１０５ａ、１０５ｂの振動（矢印Ｃ）に連動して矢印Ｄのように屈曲振動をする。このコリオリ力に伴う検出振動腕１０２の屈曲振動と駆動振動腕１０１ａ、１０１ｂの屈曲振動（励振振動）とは位相が９０°ずれている。
【００３４】
ところで、駆動振動腕１０１ａ、１０１ｂが屈曲振動（励振振動）をするときの振動エネルギーの大きさ又は振動の振幅の大きさが２本の駆動振動腕１０１ａ、１０１ｂで等しければ、駆動振動腕１０１ａ、１０１ｂの振動エネルギーのバランスがとれており、振動子１００に角速度がかかっていない状態では検出振動腕１０２は屈曲振動しない。ところが、２つの駆動振動腕１０１ａ、１０１ｂの振動エネルギーのバランスがくずれると、振動子１００に角速度がかかっていない状態でも検出振動腕１０２に屈曲振動が発生する。この屈曲振動は漏れ振動と呼ばれ、コリオリ力に基づく振動と同様に矢印Ｄの屈曲振動であるが、駆動信号とは同位相である。
【００３５】
そして、圧電効果によってこれらの屈曲振動に基づいた交流電荷が、検出振動腕１０２の検出電極１１４、１１５に発生する。ここで、コリオリ力に基づいて発生する交流電荷は、コリオリ力の大きさ（言い換えれば、振動子１００に加わる角速度の大きさ）に応じて変化する。一方、漏れ振動に基づいて発生する交流電荷は、振動子１００に加わる角速度の大きさに関係せず一定である。
【００３６】
なお、駆動振動腕１０１ａ、１０１ｂの先端には、駆動振動腕１０１ａ、１０１ｂよりも幅の広い矩形状の錘部１０３が形成されている。駆動振動腕１０１ａ、１０１ｂの先端に錘部１０３を形成することにより、コリオリ力を大きくするとともに、所望の共振周波数を比較的短い振動腕で得ることができる。同様に、検出振動腕１０２の先端には、検出振動腕１０２よりも幅の広い錘部１０６が形成されている。検出振動腕１０２の先端に錘部１０６を形成することにより、検出電極１１４、１１５に発生する交流電荷を大きくすることができる。
【００３７】
以上のようにして、振動子１００は、Ｚ軸を検出軸としてコリオリ力に基づく交流電荷（角速度成分）と、励振振動の漏れ振動に基づく交流電荷（振動漏れ成分）とを検出電極１１４、１１５を介して出力する。
【００３８】
図１に戻り、本実施形態の信号処理ＩＣ２は、電源回路６、基準電圧回路１０、駆動回路２０、検出回路３０、シリアルインターフェース回路４０、不揮発性メモリー５０、調整回路６０、レベル判定回路７０を含んで構成されている。なお、本実施形態の信号処理ＩＣ２は、これらの一部の構成（要素）を省略したり、新たな構成（要素）を追加した構成としてもよい。
【００３９】
電源回路６は、外部入力端子８６，８７からそれぞれ電源電圧ＶＤＤ（例えば３Ｖ）とグランド電圧ＶＳＳ（０Ｖ）が供給され、信号処理ＩＣ２の内部の電源電圧を生成する。
【００４０】
基準電圧回路１０は、電源回路６を介して供給される電源電圧から基準電圧１２（例えば１／２ＶＤＤ）を生成する。
【００４１】
駆動回路２０は、振動子１００を励振振動させるための駆動信号２２を生成し、外部出力端子８１を介して振動子１００の駆動電極１１２に供給する。また、駆動回路２０は、振動子１００の励振振動により駆動電極１１３に発生する発振電流２４が外部入力端子８２を介して入力され、この発振電流２４の振幅が一定に保持されるように駆動信号２２の振幅レベルをフィードバック制御する。また、駆動回路２０は、検出回路３０に含まれる同期検波回路の参照信号２６とスイッチトキャパシタフィルター（ＳＣＦ）回路のクロック信号２８を生成する。
【００４２】
検出回路３０は、外部入力端子８３，８４を介して、振動子１００の検出電極１１４、１１５に発生する交流電荷（検出電流）３２，３４がそれぞれ入力され、これらの交流電荷（検出電流）に含まれる角速度成分のみを検出し、角速度の大きさに応じた電圧レベルの信号（角速度信号）３６を生成し、外部出力端子８８を介して外部に出力する。この角速度信号３６は、例えば、外部出力端子８８に接続された不図示のマイクロコンピューターにおいてＡ／Ｄ変換され、角速度データとして種々の処理に用いられる。なお、本実施形態の信号処理ＩＣ２にＡ／Ｄ変換器を内蔵し、角速度を表すデジタルデータを、例えばシリアルインターフェース回路４０を介して外部に出力するようにしてもよい。
【００４３】
このように、駆動回路２０と検出回路３０は、振動子１００に対する信号処理を行う信号処理回路４として機能する。
【００４４】
調整回路６０は、レベル判定回路７０出力するレベル判定信号７２に応じて調整データ５２と調整データ４２のいずれかを選択し、信号処理回路４（駆動回路２０，検出回路３０）に対するアナログ調整電圧６２（オフセット補償電圧や温度補償電圧など）を生成する。調整回路６０は、例えば、Ｄ／Ａ変換器などである。
【００４５】
不揮発性メモリー５０は、信号処理回路４（駆動回路２０，検出回路３０）に対する各種の調整データ５２を保持し、例えば、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）として構成することができる。
【００４６】
シリアルインターフェース回路４０は、外部入力端子８９と外部入出力端子９０を介して、クロック信号４６とシリアルデータ信号４８による２線論理で不揮発性メモリー５０に対する調整データ５２の書き込みや読み出しの処理、内部レジスター（不図示）に対する調整データ４２やモード設定データ４４の書き込みや読み出しの処理を行う。
【００４７】
図５は、シリアルインターフェース回路４０の構成例を示す図である。シリアルインターフェース回路４０は、データ書き込み時は、外部入力端子８９から入力されるクロック信号４６に同期して、外部入出力端子９０から入力されるシリアルデータ信号４８をシフトレジスター４００に取り込んでパラレルデータに変換し、リード／ライト制御回路４１０の制御のもと、不揮発性メモリー５０又は内部レジスター群４２０に含まれるいずれかのレジスター（調整レジスター４２２やモード設定レジスター４２４など）に書き込む。一方、データ読み出し時は、リード／ライト制御回路４１０の制御のもと、不揮発性メモリー５０に記憶されているデータ又は内部レジスター群４２０に含まれるいずれかのレジスターに記憶されているデータをシフトレジスター４００にパラレルロードし、外部入力端子８９から入力されるクロック信号４６に同期してシフトレジスター４００のデータをシフトさせて外部入出力端子９０からシリアルデータ信号４８を出力する。
【００４８】
不揮発性メモリー５０にデータを書き込むには、メモリー素子に保持されているデータを反転させるのに十分なエネルギーを供給する必要がある。そのため、図１に示すように、不揮発性メモリー５０には、データ書き込み時は外部入力端子８５を介して高い電源電圧ＶＰＰ（例えば１５Ｖ以上）が供給される。
【００４９】
本実施形態では、不揮発性メモリー５０へのデータの書き込みは、角速度検出装置１の組み立て、検査、評価、解析等の場合に限って行われ、市場で使用される際には不揮発性メモリー５０へのデータの書き込みは禁止される。そのため、角速度検出装置１を市場で使用する際は外部入力端子８５をオープンに設定する。これにより、外部入力端子８５の電圧ＶＰＰは、プルアップ抵抗９２を介してＶＤＤにほぼ等しくなり、誤書き込みを防止することができる。
【００５０】
調整データ５２は、例えば、角速度検出装置１の組み立て後の最終検査時等に不揮発性メモリー５０に書き込まれる。具体的には、シリアルインターフェース回路４０の内部レジスター群に含まれる調整レジスター４２２に調整値を書き込み、調整レジスター４２２に書き込まれた調整値（調整データ４２）を用いて、信号処理回路４（駆動回路２０，検出回路３０）の動作を確認する。この調整値を変更しながら、信号処理回路４（駆動回路２０，検出回路３０）が所望の動作をする最適な調整値を決定し、その最適な調整値を調整データ５２として１回だけ不揮発性メモリー５０に書き込む。こうすることで、検査時間を短縮することができるとともに、データ書き込みの際の高電源電圧の印加による信頼性の低下を最小限に抑えることができる。
【００５１】
このような調整方法を実現するためには、調整回路６０が不揮発性メモリー５０と調整レジスター４２２のいずれの調整データを用いるかを選択できるようにする必要がある。そこで、本実施形態では、レベル判定回路７０がＶＰＰの電圧レベルを判定し、ＶＰＰがＶＤＤより高い所定の電圧値Ｖ１（例えば８Ｖ）以上又はＶＤＤより低い所定の電圧値Ｖ２（例えば１／２ＶＤＤ）以下の電圧値であるか、ＶＰＰがＶ２より高くＶ１より低い電圧値であるかを示すレベル判定信号７２を生成する。そして、調整回路６０は、レベル判定信号７２に応じて、ＶＰＰ≧Ｖ１又はＶＰＰ≦Ｖ２の時は内部レジスターの調整データ４２を選択し、Ｖ２＜ＶＰＰ＜Ｖ１の時は不揮発性メモリー５０の調整データ５２を選択する。
【００５２】
前述したように、角速度検出装置１を市場で使用する際は、外部入力端子８５がオープンに設定されるので、プルアップ抵抗９２によりＶＰＰはＶＤＤとほぼ等しくなり、調整回路６０により必ず調整データ５２が選択される。一方、角速度検出装置１の組み立て、検査、評価、解析時等には、外部入力端子８５にＶ１以上の電圧又はＶ２以下の電圧（例えば０Ｖ）を印加することで、調整回路６０に調整データ４２を選択させることもできる。
【００５３】
また、本実施形態では、モード設定レジスター４２４の設定値を書き換えることで、市場で使用される通常の動作モード（モード１）か角速度検出装置１の組み立て、検査、評価、解析等に使用される動作モード（モード２）のいずれかを選択することができるようになっている。例えば、５ビットのモード設定レジスター４２４の設定値が「０００００」であればモード１、「００００１」〜「１１１１１」のいずれかであればモード２となる。また、モード２は、「００００１」〜「１１１１１」の各々の設定値によって細分化され、信号処理回路４（駆動回路２０，検出回路３０）に対して、設定値に応じてモニターするノードを選択したり、接続関係を変更したりすることができる。
【００５４】
本実施形態では、市場では信頼性を確保するためモード１のみ可能でモード２への書き換えが禁止され、角速度検出装置１の組み立て、検査、評価、解析等の場合のみモード１又はモード２に設定可能にする。これを実現するために、ＶＰＰ≧Ｖ１又はＶＰＰ≦Ｖ２の場合のみモード設定レジスター４２４の設定値の書き換えを有効にし、それ以外の場合は無効にする。そこで、本実施形態では、モード設定レジスター４２４の非同期リセット端子にレベル判定信号７２を供給する。これにより、ＶＰＰ≧Ｖ１又はＶＰＰ≦Ｖ２の時はモード設定レジスター４２４の設定値は「０００００」にリセットされてモード１になるとともに書き換えが無効になり、Ｖ２＜ＶＰＰ＜Ｖ１の時はモード設定レジスター４２４の設定値の書き換えが有効になる。
【００５５】
本実施形態では、特に、ＶＰＰ≧Ｖ１の場合だけでなくＶＰＰ≦Ｖ２の場合にも、調整回路６０により調整データ４２が選択されるとともに、モード設定レジスター４２４の設定値の書き換えを有効にすることで、高い電圧を発生する電源装置が無いような環境でも角速度検出装置１の評価や解析が可能となるという利点がある。
【００５６】
次に、駆動回路２０について説明する。図６は、駆動回路２０の構成例を示す図である。図６に示すように、本実施形態の駆動回路２０は、Ｉ／Ｖ変換回路（電流電圧変換回路）２００、ハイパスフィルター（ＨＰＦ）２１０、コンパレーター２１２、ＲＣフィルター２２０、アンプ２３０、全波整流回路２４０、減算器２５０、積分器２５２、プルアップ抵抗２５４、コンパレーター２６０、排他的論理輪和（ＥＸＯＲ）回路２７０を含んで構成されている。なお、本実施形態の駆動回路２０は、これらの一部の構成（要素）を省略したり、新たな構成（要素）を追加した構成としてもよい。
【００５７】
振動子１００の振動片に流れた駆動電流は、Ｉ／Ｖ変換回路２００によって交流電圧信号に変換される。本実施形態のＩ／Ｖ変換回路２００は、オペアンプ２０２の反転入力端子（−入力端子）と出力端子の間に抵抗２０４が接続され、オペアンプ２０２の非反転入力端子（＋入力端子）がアナロググランドに接続された構成である。このＩ／Ｖ変換回路２００の出力電圧ＶＩＶは、振動子１００の発振電流をi、抵抗２０４の抵抗値をＲとすると、次式（１）で表される。
【００５８】
【数１】
0005638419.tif 000002
【００５９】
Ｉ／Ｖ変換回路２００の出力信号は、ハイパスフィルター２１０でオフセットがキャンセルされてコンパレーター２１２に入力される。コンパレーター２１２は、入力信号の電圧を増幅して２値化信号（方形波電圧信号）を出力する。ただし、本実施形態では、コンパレーター２１２は、ローレベルのみ出力可能なオープンドレイン出力のコンパレーターであり、ハイレベルはプルアップ抵抗２５４を介して積分器２５２の出力電圧にプルアップされる。そして、コンパレーター２１２が出力する２値化信号は、駆動信号２２として、外部出力端子８１を介して振動子１００の振動片の駆動電極１１２に供給される。この駆動信号２２の周波数（駆動周波数ｆｄ）を振動子１００の共振周波数と一致させることで、振動子１００を安定発振させることができる。
【００６０】
さらに、本実施形態では、振動子１００の発振電流が一定になるように、すなわち、Ｉ／Ｖ変換回路２００の出力電圧のレベルが一定になるように駆動信号２２の振幅が調整される。こうすることで、振動子１００を極めて安定に発振させることができ、角速度の検出精度を向上させることができる。
【００６１】
ところが、Ｉ／Ｖ変換回路２００に含まれる抵抗２０４の抵抗値Ｒは、製造ばらつきのため、ＩＣ毎に設計値に対して±２０％程度のばらつきが生じるため、振動子１００の発振電流からＩ／Ｖ変換回路２００の出力電圧への変換率がＩＣ毎にばらつくことになる。従って、Ｉ／Ｖ変換回路２００の出力電圧が一定の設計値になるように駆動信号２２の振幅を調整すると、振動子１００の発振電流がＩＣ毎に異なることになる。その結果、設計値に対する発振電流のずれが大きいＩＣほど角速度の検出精度や検出感度を劣化させる要因となり得る。
【００６２】
また、抵抗２０４の抵抗値の温度特性がフラットではないので、振動子１００の発振電流が一定であっても、Ｉ／Ｖ変換回路２００の出力電圧は、抵抗２０４の影響を受けて変動してしまう。その結果、振動子１００の発振電流が温度に応じて変動することになり、角速度の検出精度や検出感度を劣化させる要因となり得る。同様に、後述する検出回路３０に含まれるチャージアンプ３００，３１０の構成要素であるコンデンサー３０４，３１４の容量値の製造ばらつきや温度変動も角速度の検出精度や検出感度を劣化させる要因となり得る。
【００６３】
そこで、本実施形態では、抵抗２０４の抵抗値やコンデンサー３０４，３１４の容量値のばらつきや温度変動分をキャンセルし、角速度の検出精度や検出感度の劣化を抑制する目的でＲＣフィルター２２０を設け、Ｉ／Ｖ変換回路２００の出力信号をＲＣフィルター２２０を通過させる。ＲＣフィルター２２０を設けることで、角速度の検出精度や検出感度の劣化を抑制できる理由については、検出回路３０の説明において後述する。
【００６４】
ＲＣフィルター２２０は、抵抗２２２とコンデンサー２２４を含み、１次のローパスフィルターとして機能する。すなわち、抵抗２２２の抵抗値をＲ１、コンデンサー２２４の容量値をＣ１とすると、ＲＣフィルター２２０の伝達関数は、次式（２）で表される。
【００６５】
【数２】
0005638419.tif 000003
【００６６】
式（２）より、ＲＣフィルター２２０の電圧利得の周波数特性は次式（３）で表される。
【００６７】
【数３】
0005638419.tif 000004
【００６８】
本実施形態では、振動子１００の発振角周波数ωｄ（＝２πｆｄ）に対して（ωｄ・Ｃ１・Ｒ１）２≫１となるようにＲ１とＣ１を選択する。この場合、ＲＣフィルター２２０の出力電圧ＶＲＣは、式（１）と式（３）より、次式（４）のように表される。
【００６９】
【数４】
0005638419.tif 000005
【００７０】
また、式（２）より、ＲＣフィルター２２０の位相の周波数特性は次式（５）で表される。
【００７１】
【数５】
0005638419.tif 000006
【００７２】
従って、式（５）より、Ｉ／Ｖ変換回路２００の出力信号（角周波数：ωｄ）は、ＲＣフィルター２２０を通過することで、θ＝ａｒｃｔａｎ（ωｄ・Ｃ１・Ｒ１）だけ位相が遅れる。つまり、ＲＣフィルター２２０は、位相シフト回路としても機能する。例えば、ωｄ＝２π×５０ｋＨｚ（ｆｄ＝５０ｋＨｚ）、Ｃ１・Ｒ１＝１／（２π×５ｋＨｚ）とすると、θ≒８４°となる。
【００７３】
ただし、式（４）より、Ｉ／Ｖ変換回路２００の出力信号（角周波数：ωｄ）は、ＲＣフィルター２２０を通過することで、振幅が約１／（ωｄ・Ｃ１・Ｒ１）倍に減衰する。例えば、ωｄ＝２π×５０ｋＨｚ（ｆｄ＝５０ｋＨｚ）、Ｃ１・Ｒ１＝１／（２π×５ｋＨｚ）とすると、ＲＣフィルター２２０の出力信号の振幅は、Ｉ／Ｖ変換回路２００の出力信号の振幅の約１／１０になる。そこで、本実施形態では、ＲＣフィルター２２０の後段の回路での信号処理を容易にするために、ＲＣフィルター２２０の出力信号を増幅する電圧補正用のアンプ２３０（例えば、入力信号をωｄ・Ｃ１・Ｒ１倍に増幅するアンプ）が付加されている。ただし、ＲＣフィルター２２０の後段の回路が、ＲＣフィルター２２０の出力信号に対して直接的に信号処理が可能であれば、アンプ２３０を付加しなくてもよい。
【００７４】
アンプ２３０の出力信号は、全波整流回路２４０に入力される。全波整流回路２４０は、反転アンプ２４１、コンパレーター２４２、２つのスイッチ２４３，２４４、インバーター回路（反転論理回路）２４５を含んで構成されている。スイッチ２４３にはアンプ２３０の出力信号が入力され、そのオン／オフはコンパレーター２４２の出力信号で制御される。コンパレーター２４２の出力信号の周波数は、駆動周波数ｆｄと等しい。また、スイッチ２４４には反転アンプ２４１の出力信号（アンプ２３０の出力信号の反転信号）が入力され、そのオン／オフはインバーター回路２４５の出力信号（コンパレーター２４２の出力信号の反転論理信号）で制御される。つまり、スイッチ２４３とスイッチ２４４のオン／オフは排他的に行われ、アンプ２３０の出力信号が全波整流される。
【００７５】
全波整流回路２４０の出力信号は、減算器２５０に入力されて基準電圧１２との電圧減算処理がされた後、積分器２５２で積分される。この積分器２５２の出力電圧は、Ｉ／Ｖ変換回路２００の出力信号の振幅が大きいほど低くなる。そして、駆動信号２２のハイレベルはプルアップ抵抗２５４を介して積分器２５２の出力電圧にプルアップされるので、駆動信号２２の振幅ＶＤＲは、ＲＣフィルター２２０の出力電圧ＶＲＣと反比例の関係になり、式（４）より、適当な係数Ａを用いて次式（６）で表される。
【００７６】
【数６】
0005638419.tif 000007
【００７７】
このような構成により、振動子１００の発振電流２４の振幅が一定に保持されるように駆動信号２２の振幅レベルがフィードバック制御される。
【００７８】
本実施形態の駆動回路２０には、さらに、ハイパスフィルター２１０の出力信号を増幅して２値化信号（方形波電圧信号）を出力するコンパレーター２６０が設けられており、この２値化信号は、検出回路３０に含まれる同期検波回路の参照信号２６として用いられる。この参照信号２６の周波数は駆動周波数ｆｄと等しい。なお、コンパレーター２１２の出力信号は、ハイレベルが変動するので、このハイレベルが同期検波回路における論理閾値を越えないようなことがあると不具合が生じるため参照信号として用いず、コンパレーター２６０を別個に設けている。
【００７９】
また、本実施形態の駆動回路２０には、コンパレーター２６０が出力する２値化信号（参照信号２６）と全波整流回路２４０に含まれるコンパレーター２４２が出力する２値化信号（切り替え制御信号２７）との排他的論理和演算を行う排他的論理和（ＥＸＯＲ）回路２７０が設けられている。前述したように、Ｉ／Ｖ変換回路２００の出力信号は、ＲＣフィルター２２０を通過することで位相が遅れる。その結果、参照信号２６と切り替え制御信号２７は、周波数が等しいが位相がずれている。また、参照信号２６と切り替え制御信号２７は、ともに駆動周波数ｆｄと同じ周波数である。
【００８０】
従って、図７のタイミングチャートに示すように、排他的論理和（ＥＸＯＲ）回路２７０の出力信号は、参照信号２６や切り替え制御信号２７の周波数の２倍の周波数（駆動周波数ｆｄの２倍の周波数）の信号となる。この排他的論理和（ＥＸＯＲ）回路２７０の出力信号は、検出回路３０に含まれるＳＣＦ回路のクロック信号２８として用いられる。ただし、このクロック信号２８は、ＳＣＦ回路に含まれる各キャパシター（コンデンサー）が電荷をチャージ又はディスチャージするのに十分な時間を確保できるようなデューティー比とする必要がある。前述したように、例えば、ωｄ＝２π×５０ｋＨｚ（ｆｄ＝５０ｋＨｚ）、Ｃ１・Ｒ１＝１／（５ｋＨｚ）とすると、ＲＣフィルター２２０での位相遅れは約８９°なので、この要求を満たすデューティー比を実現することができる。
【００８１】
このように、本実施形態では、角速度の検出精度や検出感度の劣化を抑制することを目的として設けられているＲＣフィルター２２０の位相シフト機能に着目し、２つの２値化信号（参照信号２６と切り替え制御信号２７）に必然的に位相差が生じることをうまく利用することで、回路面積が極めて小さい排他的論理和（ＥＸＯＲ）回路２７０を付加するのみで、駆動周波数ｆｄの２倍の周波数のクロック信号２８を生成することに成功している。
【００８２】
次に、検出回路３０について説明する。図８は、検出回路３０の構成例を示す図である。図８に示すように、本実施形態の検出回路３０は、チャージアンプ３００，３１０、差動アンプ３２０、ハイパスフィルター（ＨＰＦ）３２２、アンプ３２４、同期検波回路３２６、可変ゲインアンプ３２８、スイッチトキャパシタフィルター（ＳＣＦ）３３０、出力バッファ３３２を含んで構成されている。なお、本実施形態の検出回路３０は、これらの一部の構成（要素）を省略したり、新たな構成（要素）を追加した構成としてもよい。
【００８３】
チャージアンプ３００には、外部入力端子８３を介して振動子１００の振動片の検出電極１１４から角速度成分と振動漏れ成分を含む交流電荷（検出電流）３２が入力される。同様に、チャージアンプ３１０には、外部入力端子８４を介して振動子１００の振動片の検出電極１１５から角速度成分と振動漏れ成分を含む交流電荷（検出電流）３４が入力される。
【００８４】
本実施形態のチャージアンプ３００は、オペアンプ３０２の反転入力端子（−入力端子）と出力端子の間にコンデンサー３０４が接続され、オペアンプ３０２の非反転入力端子（＋入力端子）がアナロググランドに接続された構成である。同様に、本実施形態のチャージアンプ３１０は、オペアンプ３１２の反転入力端子（−入力端子）と出力端子の間にコンデンサー３１４が接続され、オペアンプ３１２の非反転入力端子（＋入力端子）がアナロググランドに接続された構成である。コンデンサー３０４と３１４の容量値は同じ値に設定される。このチャージアンプ３００及び３１０は、それぞれ入力された交流電荷（検出電流）３２，３４を交流電圧信号に変換する。チャージアンプ３００に入力される交流電荷（検出電流）３２とチャージアンプ３１０に入力される交流電荷（検出電流）３４は互いに位相が１８０°異なり、チャージアンプ３００の出力信号とチャージアンプ３１０の出力信号の位相は互いに逆位相である（１８０°ずれている）。
【００８５】
このチャージアンプ３００の出力電圧ＶＣＡ１は、検出電流３２をi１、検出電流３２の角周波数をω１、コンデンサー３０４の容量値をＣとすると、次式（７）で表される。
【００８６】
【数７】
0005638419.tif 000008
【００８７】
チャージアンプ３１０の出力電圧ＶＣＡ２は、検出電流３４が−i１、検出電流３４の周波数がω１、コンデンサー３１４の容量値がＣなので、次式（８）で表される。
【００８８】
【数８】
0005638419.tif 000009
【００８９】
ここで、ｉ１は、駆動信号２２の振幅ＶＤＲに比例するので、式（６）、式（７）、式（８）より、ＶＣＡ１とＶＣＡ２は、適当な係数Ｂを用いてそれぞれ式（９）と式（１０）で表される。
【００９０】
【数９】
0005638419.tif 000010
【００９１】
【数１０】
0005638419.tif 000011
【００９２】
差動アンプ３２０は、チャージアンプ３００の出力信号とチャージアンプ３１０の出力信号を差動増幅する。差動アンプ３２０により、同相成分はキャンセルされ、逆相成分は加算増幅される。この差動アンプ３２０の出力電圧ＶＤＦは、差動アンプ３２０のゲインを１とすると、式（９）と式（１０）より、次式（１１）で表される。
【００９３】
【数１１】
0005638419.tif 000012
【００９４】
式（１１）より、差動アンプ３２０の出力信号において、前述したＩ／Ｖ変換回路２００の抵抗２０４の抵抗値Ｒの製造ばらつきや温度変動分は、ＲＣフィルター２２０の抵抗２２２の抵抗値Ｒ１の製造ばらつきや温度変動分によって打ち消されることになる。同様に、チャージアンプ３００のコンデンサー３０４やチャージアンプ３１０のコンデンサー３１４の容量値Ｃの製造ばらつきや温度変動分は、ＲＣフィルター２２０のコンデンサー２２４の容量値Ｃ１の製造ばらつきや温度変動分によって打ち消されることになる。これにより、角速度の検出精度や検出感度の劣化を抑制することができる。
【００９５】
ハイパスフィルター３２２は、差動アンプ３２０の出力信号に含まれる直流成分をキャンセルする。
【００９６】
アンプ３２４は、ハイパスフィルター３２２の出力信号を増幅した交流電圧信号を出力する。
【００９７】
同期検波回路３２６は、駆動回路２０に含まれるコンパレーター２６０が出力する２値化信号を参照信号２６として、アンプ３２４の出力信号に含まれる角速度成分を同期検波する。同期検波回路３２６は、例えば、参照信号２６がハイレベルの時はアンプ３２４の出力信号をそのまま選択し、参照信号２６がローレベルの時はアンプ３２４の出力信号を基準電圧１２に対して反転した信号を選択する回路として構成することができる。
【００９８】
アンプ３２４の出力信号には角速度成分と振動漏れ成分が含まれているが、この角速度成分は参照信号２６と同位相であるのに対して、振動漏れ成分は逆位相である。そのため、同期検波回路３２６により角速度成分は同期検波されるが、振動漏れ成分は検波されないようになっている。
【００９９】
可変ゲインアンプ３２８は、同期検波回路３２６の出力信号を増幅又は減衰させて所望の電圧レベルの信号を出力し、可変ゲインアンプ３２８の出力信号はスイッチトキャパシタフィルター（ＳＣＦ）回路３３０に入力される。
【０１００】
ＳＣＦ回路３３０は、可変ゲインアンプ３２８の出力信号に含まれる高周波成分を除去するとともに仕様で決められる周波数範囲の信号を通過させるローパスフィルターとして機能する。
【０１０１】
図９は、ＳＣＦ回路３３０の構成例を示す図である。このＳＣＦ回路３３０は、１２個のスイッチ３４１，３４２，３４４，３４５，３４８，３４９，３５１，３５２，３５５，３５６，３５８，３５９、６個のキャパシター（コンデンサー）３４３，３４７，３５０，３５４，３５７，３６０、２個のオペアンプ３４６，３５３、１個のインバーター回路（反転論理回路）３６１を含んで構成されている。
【０１０２】
スイッチ３４１の第１端子は、ＳＣＦ回路３３０の入力端子に接続されており、可変ゲインアンプ３２８の出力信号が供給される。スイッチ３４１の第２端子、スイッチ３４２の第１端子及びキャパシター３４３の第１端子が共通接続されており、スイッチ３４２の第２端子はアナロググランドに接続されている。
【０１０３】
キャパシター３４３の第２端子、スイッチ３４４の第１端子、スイッチ３４５の第２端子、キャパシター３５７の第１端子及びキャパシター３６０の第１端子が共通接続されており、スイッチ３４４の第２端子はアナロググランドに接続されている。
【０１０４】
スイッチ３４５の第１端子、オペアンプ３４６の反転入力端子（−入力端子）及びキャパシター３４７の第１端子が共通接続されており、オペアンプ３４６の非反転入力端子（＋入力端子）はアナロググランドに接続されている。
【０１０５】
キャパシター３５７の第２端子、スイッチ３５５の第１端子及びスイッチ３５６の第１端子が共通接続されており、スイッチ３５６の第２端子はアナロググランドに接続されている。
【０１０６】
キャパシター３６０の第２端子、スイッチ３５８の第１端子及びスイッチ３５９の第１端子が共通接続されており、スイッチ３５９の第２端子はアナロググランドに接続されている。
【０１０７】
オペアンプ３４６の出力端子、キャパシター３４７の第２端子、スイッチ３５８の第２端子及びスイッチ３４８の第１端子が共通接続されている。スイッチ３４８の第２端子、スイッチ３４９の第１端子及びキャパシター３５０の第１端子が共通接続されており、スイッチ３４９の第２端子はアナロググランドに接続されている。
【０１０８】
キャパシター３５０の第２端子、スイッチ３５１の第１端子及びスイッチ３５２の第２端子が共通接続されており、スイッチ３５１の第２端子はアナロググランドに接続されている。
【０１０９】
スイッチ３５２の第１端子、オペアンプ３５３の反転入力端子（−入力端子）及びキャパシター３５４の第１端子が共通接続されており、オペアンプ３５３の非反転入力端子（＋入力端子）はアナロググランドに接続されている。
【０１１０】
オペアンプ３５３の出力端子、キャパシター３５４の第２端子及びスイッチ３５５の第２端子がＳＣＦ回路３３０の出力端子に共通接続されている。
【０１１１】
排他的論理和（ＥＸＯＲ）回路２７０が出力するクロック信号２８（周波数：２ｆｄ）は、インバーター回路３６１に入力されてその論理が反転される。クロック信号２８とインバーター回路３６１の出力信号は、ＳＣＦ回路３３０を動作させる２相クロック信号φ１とφ２として機能する。クロック信号φ１は、スイッチ３４１，３４４，３４８，３５１，３５６，３５９のオン／オフを制御し、クロック信号φ２は、スイッチ３４２，３４５，３４９，３５２，３５５，３５８のオン／オフを制御する。
【０１１２】
このような構成において、スイッチ３４１、スイッチ３４２及びキャパシター３４３によりＳＣＦ回路３３０の入力部が構成され、その他の要素で構成されるフィードバック回路により周波数特性が決定される。
【０１１３】
クロック信号φ１，φ２の周期をＴ（＝１／（２ｆｄ））、キャパシター３４３，３４７，３５０，３５４，３５７，３６０の容量値をそれぞれＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６とすると、ＳＣＦ回路３３０の伝達関数（離散時間での伝達関数）と等価な連続時間での伝達関数は、次式（１２）で表される。
【０１１４】
【数１２】
0005638419.tif 000013
【０１１５】
すなわち、式（１２）より、ＳＣＦ回路３３０は、２次のローパスフィルターとして機能し、ゲインＫ、カットオフ角周波数ωｃ、クオリティファクターＱは、それぞれ、式（１３）、式（１４）、式（１５）で表される。
【０１１６】
【数１３】
0005638419.tif 000014
【０１１７】
【数１４】
0005638419.tif 000015
【０１１８】
【数１５】
0005638419.tif 000016
【０１１９】
式（１３）より、ＳＣＦ回路３３０のゲインは、キャパシター３４３とキャパシター３５７の容量比で決まる。また、式（１４）より、ＳＣＦ回路３３０のカットオフ周波数ｆｃ（＝ωｃ／２π）は、クロック信号２８の周波数ｆｄ（＝１／Ｔ）及び、キャパシター３５０，３５７の各容量値の積とキャパシター３４７，３５４の各容量値の積との比によって決まる。また、式（１５）より、ＳＣＦ回路３３０のクオリティファクターは、キャパシター３４７，３５０，３５７の各容量値の積とキャパシター３５４の容量値とキャパシター３６０の容量値の２乗の積との比によって決まる。つまり、ＳＣＦ回路３３０（ローパスフィルター）のゲイン及び周波数特性は、振動子１００の安定発振により得られるクロック信号２８の周波数やキャパシターの容量比によって決まるため、ＲＣローパスフィルターと比較して、周波数特性のばらつきが極めて小さいという利点がある。
【０１２０】
なお、Ｃ１＝ＣＧ、Ｃ３＝Ｃ５＝Ｃｒ、Ｃ２＝Ｃ４＝Ｃｆ、Ｃ６＝ＣＱとなるように、容量値Ｃ１〜Ｃ６を選択すると、式（１３）、式（１４）、式（１５）は、それぞれ、式（１６）、式（１７）、式（１８）のように簡略化することができる。
【０１２１】
【数１６】
0005638419.tif 000017
【０１２２】
【数１７】
0005638419.tif 000018
【０１２３】
【数１８】
0005638419.tif 000019
【０１２４】
ＳＣＦ回路３３０の出力信号は、出力バッファ３３２でバッファリングされるとともに、必要に応じて所望の電圧レベルの信号に増幅又は減衰される。この出力バッファ３２６の出力信号は角速度に応じた電圧レベルの信号であり、角速度信号３６として、信号処理ＩＣ２の外部出力端子８８を介して外部に出力される。
【０１２５】
このように、本実施形態では、クロック信号２８の周波数、すなわちクロック信号φ１，φ２の周波数は駆動周波数ｆｄの２倍の周波数である。従って、本実施形態では、ＳＣＦ回路３３０で、２ｆｄ及びその高調波（４ｆｄ，６ｆｄ，８ｆｄ，・・・）近傍のノイズのみがＤＣ帯域に折り返すことになる。これに対して、従来のように、駆動周波数ｆｄに等しい周波数のクロック信号でＳＣＦ回路を動作させた場合、ＳＣＦ回路では、ｆｄ及びその高調波（２ｆｄ，３ｆｄ，４ｆｄ，・・・）近傍のノイズがＤＣ帯域に折り返す。従って、本実施形態によれば、ＳＣＦ回路３３０でＤＣ帯域に折り返すノイズパワーを従来の１／２に、ノイズ電圧を１／√２に低減させることができるので、従来よりも低ノイズ化が可能である。
【０１２６】
特に、本実施形態によれば、ＲＣフィルター２２０を設けることで生じる参照信号２６と切り替え制御信号２７の位相差を利用することで、ＰＬＬのような逓倍回路を必要としない簡単な構成で、駆動周波数ｆｄの２倍の周波数を有するＳＣＦ用のクロック信号２８を生成することができる。
【０１２７】
また、参照信号２６は同期検波に必要な既存の信号であり、切り替え制御信号２７も駆動信号２２の振幅制御のための全波整流に必要な既存の信号であるので、駆動周波数ｆｄの２倍の周波数を有するＳＣＦ用のクロック信号２８を生成するために必要な回路面積の増加はわずかで済む。特に、排他的論理和（ＥＸＯＲ）回路２７０を用いることで、極めて小さい回路面積で駆動周波数の２倍の周波数を有するクロック信号２８を生成することができる。
【０１２８】
なお、本実施形態における信号処理回路４は、本発明における「信号処理回路」に相当する。また、Ｉ／Ｖ変換回路２００は、本発明における「電流電圧変換部」に相当する。また、ＲＣフィルター２２０は、本発明における「位相シフト部」に相当する。また、ＲＣフィルター２２０、アンプ２３０、全波整流回路２４０、減算器２５０、積分器２５２及びプルアップ抵抗２５４による構成は、本発明における「駆動振幅制御部」に相当する。また、ハイパスフィルター２１０とコンパレーター２６０による構成は、本発明における「参照信号生成部」に相当する。また、排他的論理和（ＥＸＯＲ）回路２７０は、本発明における「クロック信号生成部」に相当する。また、同期検波回路３２６は、本発明における「同期検波部」に相当する。また、スイッチトキャパシタフィルター３３０は、本発明における「スイッチトキャパシタフィルター」に相当する。
【０１２９】
２．電子機器
図１０は、本実施形態の電子機器の構成例を示す機能ブロック図である。本実施形態の電子機器５００は、信号生成部６００、ＣＰＵ７００、操作部７１０、表示部７２０、ＲＯＭ（Read Only Memory）７３０、ＲＡＭ（Random Access Memory）７４０、通信部７５０を含んで構成されている。なお、本実施形態の電子機器は、図１０の構成要素（各部）の一部を省略したり、他の構成要素を付加した構成としてもよい。
【０１３０】
信号生成部６００は、信号処理回路６１０を含み、ＣＰＵ７００の制御に応じて所与の信号を生成してＣＰＵ７００に出力する。信号処理回路６１０は、振動子（不図示）を発振駆動するとともに、当該振動子の出力信号に基づいて所定の物理量の大きさに応じた信号を生成する処理を行う。
【０１３１】
ＣＰＵ７００は、ＲＯＭ７３０に記憶されているプログラムに従って、各種の計算処理や制御処理を行う。具体的には、ＣＰＵ７００は、信号生成部６００を制御したり、信号生成部６００が生成した信号などを受け取って各種の計算処理をする。また、ＣＰＵ７００は、操作部７１０からの操作信号に応じた各種の処理、表示部７２０に各種の情報を表示させるための表示信号を送信する処理、外部とデータ通信を行うために通信部７５０を制御する処理等を行う。
【０１３２】
操作部７１０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ７００に出力する。
【０１３３】
表示部７２０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ７００から入力される表示信号に基づいて各種の情報を表示する。
【０１３４】
ＲＯＭ７３０は、ＣＰＵ７００が各種の計算処理や制御処理を行うためのプログラムや、所定の機能を実現するための各種プログラムやデータ等を記憶している。
【０１３５】
ＲＡＭ７４０は、ＣＰＵ７００の作業領域として用いられ、ＲＯＭ７３０から読み出されたプログラムやデータ、操作部７１０から入力されたデータ、ＣＰＵ７００が各種プログラムに従って実行した演算結果等を一時的に記憶する。
【０１３６】
通信部７５０は、ＣＰＵ７００と外部装置との間のデータ通信を成立させるための各種制御を行う。
【０１３７】
信号処理回路６１０として本実施形態の信号処理回路（図１の信号処理回路４）を電子機器５００に組み込むことにより、より高精度な処理を実現することができる。
【０１３８】
なお、電子機器５００としては種々の電子機器が考えられ、例えば、デジタルスチールカメラ、ビデオカメラ、ナビゲーション装置、車体姿勢検出装置、ポインティングデバイス、ゲームコントローラー、携帯電話、ヘッドマウントディスプレイ（ＨＭＤ）などが挙げられる。
【０１３９】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１４０】
例えば、振動子（センサー素子）の駆動振動の励振手段や検出振動の検出手段は、本実施形態で説明した圧電効果によるものだけでなく、静電気力（クーロン力）を用いた静電型や、磁力を利用したローレンツ型などでも良い。
【０１４１】
また、例えば、駆動信号２２のハイレベルが同期検波回路３２６における論理閾値を越えない場合は、駆動信号２２と切り替え制御信号２７との排他的論理和演算により得られる信号をＳＣＦ回路３３０のクロック信号２８としてもよい。
【０１４２】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１４３】
１  角速度検出装置、２  信号処理ＩＣ（集積回路装置）、４  信号処理回路、６  電源回路、１０  基準電圧回路、２０  駆動回路、２２  駆動信号、２４  発振電流、２６  参照信号、２７  切り替え制御信号、２８  クロック信号、３０  検出回路、３２，３４  交流電荷（検出電流）、３６  角速度信号、４０  シリアルインターフェース回路、４２  調整データ、４４  モード設定データ、４６  クロック信号、４８  シリアルデータ信号、５０  不揮発性メモリー、５２  調整データ、６０  調整回路、６２  アナログ調整電圧、７０  レベル判定回路、７２  レベル判定信号、８１  外部出力端子、８２，８３，８４，８５，８６，８７  外部入力端子、８８  外部出力端子、８９  外部入力端子、９０  外部入出力端子、９２  プルアップ抵抗、１００  振動子、１０１ａ〜１０１ｂ  駆動振動腕、１０２  検出振動腕、１０３  錘部、１０４ａ〜１０４ｂ  駆動用基部、１０５ａ〜１０５ｂ  連結腕、１０６  錘部、１０７  検出用基部、１１２〜１１３  駆動電極、１１４〜１１５  検出電極、１１６  共通電極、２００  Ｉ／Ｖ変換回路（電流電圧変換回路）、２０２  オペアンプ、２０４  抵抗、２１０  ハイパスフィルター（ＨＰＦ）、２１２  コンパレーター、２２０  ＲＣフィルター、２２２  抵抗、２２４  コンデンサー、２３０  アンプ、２４０  全波整流回路、２４２  反転アンプ、２４２  コンパレーター、２４３，２４４  スイッチ、２４５  インバーター回路（反転論理回路）、２５０  減算器、２５２  積分器、２５４  プルアップ抵抗、２６０  コンパレーター、２７０  排他的論理輪和（ＥＸＯＲ）回路、３００  チャージアンプ、３０２  オペアンプ、３０４  コンデンサー、３１０  チャージアンプ、３１２  オペアンプ、３１４  コンデンサー、３２０  差動アンプ、３２２  ハイパスフィルター（ＨＰＦ）、３２４  アンプ、３２６  同期検波回路、３２８  可変ゲインアンプ、３３０  スイッチトキャパシタフィルター（ＳＣＦ）、３３２  出力バッファ、３４１，３４２，３４４，３４５，３４８，３４９，３５１，３５２，３５５，３５６，３５８，３５９  スイッチ、３４３，３４７，３５０，３５４，３５７，３６０  キャパシター（コンデンサー）、３４６，３５３  オペアンプ、３６１  インバーター回路（反転論理回路）、５００  電子機器、６００  信号生成部、６１０  信号処理回路、７００  ＣＰＵ、７１０  操作部、７２０  表示部、７３０  ＲＯＭ、７４０  ＲＡＭ、７５０  通信部
【図１】
0005638419.tif 000020
【図２】
0005638419.tif 000021
【図３】
0005638419.tif 000022
【図４】
0005638419.tif 000023
【図５】
0005638419.tif 000024
【図６】
0005638419.tif 000025
【図７】
0005638419.tif 000026
【図８】
0005638419.tif 000027
【図９】
0005638419.tif 000028
【図１０】
0005638419.tif 000029