(57)【特許請求の範囲】
【請求項１】
バイアス電圧、もしくは駆動電圧を印加されることによってリリースされた位置と、作動位置との間で可動である層を有する微小電気機械システム（ＭＥＭＳ）素子を含むＭＥＭＳアレイを駆動するための電圧を調整する方法であって、
前記ＭＥＭＳ素子に少なくとも１つの電圧を印加するステップと、
前記少なくとも１つの電圧を印加している間に、所望の作動応答時間とリリース応答時間が測定されるまで前記少なくとも１つの電圧を変更することによって、前記ＭＥＭＳ素子の作動応答時間とリリース応答時間との比率が所定範囲内となるように前記ＭＥＭＳ素子の前記リリース応答時間および前記作動応答時間を調整するステップと
を含む方法。
【請求項２】
前記ＭＥＭＳアレイは干渉変調ディスプレイであり、
前記ＭＥＭＳ素子は干渉変調器である、請求項１に記載の方法。
【請求項３】
印加された前記電圧は、画像データに基づいている、請求項２に記載の方法。
【請求項４】
印加された前記電圧は、作動状態およびリリース状態の１つ以上の状態で前記ＭＥＭＳ素子を維持するバイアス電圧を含む、請求項１に記載の方法。
【請求項５】
印加された前記電圧は、作動状態およびリリース状態の間で前記ＭＥＭＳ素子の状態を変更させる駆動電圧を含む、請求項１に記載の方法。
【請求項６】
バイアス電圧、もしくは駆動電圧を印加されることによってリリースされた位置と、作動位置との間で可動である層を有する微小電気機械システム（ＭＥＭＳ）素子を含むＭＥＭＳ干渉変調ディスプレイを駆動するための電圧を調整する方法であって、
ａ）ディスプレイにおける１つ以上のＭＥＭＳ干渉変調表示素子に１つ以上のバイアス電圧を印加するステップであって、前記バイアス電圧は、作動状態およびリリース状態の１つ以上にある前記１つ以上のＭＥＭＳ干渉変調表示素子を維持する電圧であるステップと、
ｂ）画像データに基づいてディスプレイにおける１つ以上のＭＥＭＳ干渉変調表示素子に駆動電圧を印加するステップであって、前記駆動電圧は、作動状態およびリリース状態の間で少なくとも１つのＭＥＭＳ干渉変調表示素子の状態を変更させる電圧であるステップと、
ｃ）前記少なくとも１つのＭＥＭＳ干渉変調表示素子の状態変更についての応答時間の１つ以上の特性値を決定するステップと、
ｄ）前記応答時間の特性値に基づいてバイアス電圧または駆動電圧の１つ以上を調整するステップと、
ｅ）ＭＥＭＳ干渉変調器の作動応答時間の１つ以上の特性値と、ＭＥＭＳ干渉変調器のリリース応答時間の１つ以上の特性値と、を決定するステップと、
ｆ）ＭＥＭＳ干渉変調器の作動応答時間の前記１つ以上の特性値とＭＥＭＳ干渉変調器のリリース応答時間の前記１つ以上の特性値との比率が所定範囲内になるように、異なるバイアス電圧を選択するステップと、
を含む方法。
【請求項７】
ＭＥＭＳ干渉変調器の作動応答時間の１つ以上の特性値が第１所定範囲内の値になり、さらに、ＭＥＭＳ干渉変調器のリリース応答時間の１つ以上の特性値が第２所定範囲内の値になるように、異なるバイアス電圧を選択するステップ、をさらに含む、請求項６に記載の方法。
【請求項８】
複数のバイアス電圧についての応答時間の１つ以上の特性値を取得するために、前記ステップａ）からｄ）を１回以上繰り返すステップ、をさらに含む、請求項６に記載の方法。
【請求項９】
前記複数のバイアス電圧についての応答時間の前記取得された特性値に基づいて異なる
バイアス電圧を選択するステップ、をさらに含む、請求項８に記載の方法。
【請求項１０】
応答時間の１つ以上の特性値を決定する前記ステップは、前記駆動電圧に対応して少なくとも１つのＭＥＭＳ干渉変調表示素子によって引き起こされた電流を測定するステップを含む、請求項６に記載の方法。
【請求項１１】
応答時間の１つ以上の特性値を決定する前記ステップは、前記駆動電圧に対応して少なくとも１つのＭＥＭＳ干渉変調表示素子から光変調の変化を検出するステップを含む、請求項６に記載の方法。
【請求項１２】
応答時間の１つ以上の前記特性値は、時定数を含む、請求項６に記載の方法。
【請求項１３】
バイアス電圧、もしくは駆動電圧を印加されることによってリリースされた位置と、作動位置との間で可動である層を有する微小電気機械システム（ＭＥＭＳ）素子を含む複数のＭＥＭＳ干渉変調表示素子と、
画像データに対応して１つ以上のＭＥＭＳ干渉変調表示素子に１つ以上のバイアスおよび駆動電圧を印加するように構成された駆動モジュールと、
駆動電圧に対応して１つ以上のＭＥＭＳ干渉変調表示素子によって引き起こされた電流を測定するように構成された検流器と、
前記検流器によって測定された前記電流に基づいてＭＥＭＳ干渉変調器素子の作動とリリースの状態変化のための応答時間の１つ以上の特性値を決定するように構成された、かつ、前記干渉変調器素子の作動応答時間及びリリース応答時間の前記１つ以上の特性値の比率が所定範囲内になるように、バイアス電圧もしくは駆動電圧を調整するように構成された計算モジュールと
を含むＭＥＭＳ干渉変調器ディスプレイ。
【請求項１４】
ＭＥＭＳ干渉変調器素子の状態変化のための応答時間の複数の特性値を記憶するように構成されたメモリを含む、請求項１３に記載のディスプレイ。
【請求項１５】
前記表示素子と電気通信するプロセッサであって、前記画像データを処理するように構成されたプロセッサと、
前記プロセッサと電気通信するメモリデバイスと
をさらに含む、請求項１３に記載のディスプレイ。
【請求項１６】
少なくとも１つの信号を前記表示素子に送信するように構成された第１コントローラと、
少なくとも前記画像データの一部分を前記第１コントローラに送信するように構成された第２コントローラと
をさらに含む、請求項１５に記載のディスプレイ。
【請求項１７】
前記画像データを前記プロセッサに送信するように構成された画像ソースモジュールをさらに含む、請求項１５に記載のディスプレイ。
【請求項１８】
前記画像ソースモジュールは、受信機と、トランシーバと、送信機とのうちの少なくとも１つを含む、請求項１７に記載のディスプレイ。
【請求項１９】
入力データを受信するとともに、前記入力データを前記プロセッサと通信するように構成された入力デバイスをさらに含む、請求項１５に記載のディスプレイ。
【請求項２０】
バイアス電圧、もしくは駆動電圧を印加されることによってリリースされた位置と、作動位置との間で可動である層を有する微小電気機械システム（ＭＥＭＳ）素子を含む、光を干渉変調する光変調手段と、
画像データに対応して１つ以上のバイアスおよび駆動電圧を前記光変調手段に印加する印加手段と、
前記駆動電圧に対応して前記光変調手段によって引き起こされた電流を測定する電流測定手段と、
前記電流測定手段によって測定された前記電流に基づいて前記光変調手段の作動応答時間とリリース応答時間の１つ以上の特性値を決定し、かつ、前記ＭＥＭＳ干渉変調器素子の作動応答時間及びリリース応答時間の前記１つ以上の特性値の比率が所定範囲内になるように、前記バイアス電圧もしくは駆動電圧を調整する決定手段と
を含むＭＥＭＳ干渉変調器ディスプレイ。
【請求項２１】
前記光変調手段は、複数のＭＥＭＳ干渉変調表示素子を含む、請求項２０に記載のディスプレイ。
【請求項２２】
前記印加手段は、駆動モジュールを含む、請求項２０に記載のディスプレイ。
【請求項２３】
電流測定手段は、検流器を含む、請求項２０に記載のディスプレイ。
【請求項２４】
前記決定手段は、計算モジュールを含む、請求項２０に記載のディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２００８年２月１１日に出願された米国仮出願第６１／０２７，７８３号の、合衆国法典第３５編第１１９条（ｅ）下における優先権の利益を主張する。この優先出願の開示全体が、参照により本明細書に組み込まれる。
【０００２】
本発明は、干渉変調器ディスプレイの調整方法に関するものである。
【背景技術】
【０００３】
微小電気機械システム（ＭＥＭＳ）は、微小機械素子、アクチュエータ、および、電子機器を含む。微小機械素子は、堆積、エッチング、および／又は、他の微小機械加工プロセス（基板および／又は堆積させた物質層の一部をエッチングしたり、電気的および電気機械的デバイスを形成するための層を追加したりする）を用いて、形成され得る。ＭＥＭＳデバイスの一種類は、干渉変調器と呼ばれる。本願において、干渉変調器または干渉光変調器という用語は、光干渉原理を用いて光を選択的に吸収および／又は反射するデバイスを指称する。特定の実施形態において、干渉変調器は、一対の導電性板を備える。その一対の導電性板の一方または両方は、その全体または一部が透明および／又は反射性であり、適切な電気信号の印加に対して相対的に動くことができる。特定の実施形態において、一方の板は、基板上に堆積させた静止層を備え、他方の板は、空隙によって静止層から離隔された金属膜を備える。本願において詳述されるように、他方の板に対する一方の板の位置によって、干渉変調器に入射する光の光学干渉を変化させることができる。このようなデバイスは広範な応用を有し、こうした種類のデバイスの特性を利用および／又は変更する分野において有用であり、その特徴を、既存の製品を改善し、また、未だ開発されていない新規製品を創作するのに活かすことができる。
【発明の概要】
【課題を解決するための手段】
【０００４】
本明細書に開示された一実施形態は、干渉変調ディスプレイの駆動を調整する方法を含み、前記方法は、干渉変調表示素子に少なくとも１つの電圧を印加するステップと、前記電圧を印加している間に、前記干渉変調表示素子のリリースおよび作動応答時間を調整するステップとを含む。
【０００５】
本明細書に開示された他の実施形態は、干渉変調ディスプレイの駆動を調整する方法を含み、前記方法は、前記ディスプレイにおける１つ以上の干渉変調表示素子に１つ以上のバイアス電圧を印加するステップと、画像データに基づいて前記ディスプレイにおける１つ以上の干渉変調表示素子に駆動電圧を印加するステップと、前記少なくとも１つの干渉変調表示素子の状態変化についての応答時間の１つ以上の特性値を決定するステップと、１つ以上のバイアス電圧を調整するステップとを含み、前記駆動電圧は、少なくとも１つの干渉変調表示素子の状態を変更させる電圧である。
【０００６】
本明細書に開示された他の実施形態は、複数の干渉変調表示素子と、画像データに対応して１つ以上の干渉変調表示素子に１つ以上のバイアスおよび駆動電圧を印加するように構成された駆動モジュールと、駆動電圧に対応して１つ以上の干渉変調表示素子によって引き起こされた電流を測定するように構成された検流器と、前記検流器によって測定された前記電流に基づいて干渉変調器素子の状態変化のための応答時間の１つ以上の特性値を決定するように構成された計算モジュールとを含む、干渉変調器ディスプレイ、を含む。
【０００７】
本明細書に開示された更なる他の実施形態は、干渉変調ディスプレイの駆動を調整する方法を含み、前記方法は、干渉変調表示素子にバイアス電圧を印加するステップであって、前記バイアス電圧は、作動状態またはリリース状態にある干渉変調表示素子を維持する電圧であるステップと、前記干渉変調表示素子の作動電圧およびリリース電圧に対するバイアス電圧の値の光学的、機械的または電気的パラメータの特性のうちの１つ以上を決定するステップであって、前記決定では、前記１つ以上の干渉変調表示素子の状態を変更させないステップと、１つ以上の前記パラメータを１つ以上の基準パラメータと比較するステップと、前記比較に基づいて前記バイアス電圧を調整するステップと、を含む。
【０００８】
本明細書に開示された他の実施形態は、複数の干渉変調表示素子と、干渉変調表示素子にバイアス電圧を印加するように構成された駆動モジュールと、バイアス電圧に重畳された電圧波形を印加するように構成された電圧波形発生器と、前記電圧波形の印加に対応して光学的、機械的または電気的パラメータのうちの１つ以上を決定するように構成された検出器と、前記光学的、機械的または電気的パラメータのための１つ以上の基準値を記憶するメモリと、前記決定された光学的、機械的または電気的パラメータと光学的、機械的または電気的パラメータの前記基準値とを比較するとともに、前記干渉変調表示素子の作動電圧およびリリース電圧に関連して前記バイアス電圧のための調整を決定する、ように構成された計算モジュールと、を含み、前記電圧波形は、前記干渉変調表示素子の状態を変更させないものであり、前記パラメータは、前記干渉変調表示素子の作動電圧およびリリース電圧に対する前記バイアス電圧の値の特性である、干渉変調ディスプレイを含む。
【図面の簡単な説明】
【０００９】
【図１】第１の干渉変調器の可動反射層が弛緩位置にあり、第２の干渉変調器の可動反射層が作動位置にある干渉変調器ディスプレイの一実施形態の一部分を示す等角図である。
【図２】３×３干渉変調器ディスプレイを組み込んだ電子デバイスの一実施形態を示すシステムブロック図である。
【図３】図１の干渉変調器の１つの例示的な実施形態についての可動ミラー位置対印加電圧の説明図である。
【図４】干渉変調器ディスプレイを駆動するために使用可能である行電圧と列電圧との組を示す図である。
【図５Ａ】図２の３×３干渉変調器ディスプレイの表示データのフレームの一例である。
【図５Ｂ】図５Ａのフレームを描くために使用可能な行および列の信号用のタイミング図の一例である。
【図６Ａ】複数の干渉変調器を備える視覚的ディスプレイデバイスの実施形態を示すシステムブロック図である。
【図６Ｂ】複数の干渉変調器を備える視覚的ディスプレイデバイスの実施形態を示すシステムブロック図である。
【図７Ａ】図１のデバイスの断面図である。
【図７Ｂ】干渉変調器の代替の実施形態の断面図である。
【図７Ｃ】干渉変調器の別の代替の実施形態の断面図である。
【図７Ｄ】干渉変調器のさらなる別の代替の実施形態の断面図である。
【図７Ｅ】干渉変調器の追加の代替の実施形態の断面図である。
【図８Ａ】所定期間にわたる電流測定に対する印加電圧の効果を示すグラフである。
【図８Ｂ】所定期間にわたる電流測定に対する印加電圧の効果を示すグラフである。
【図８Ｃ】所定期間にわたる電流測定に対する印加電圧の効果を示すグラフである。
【図８Ｄ】所定期間にわたる電流測定に対する印加電圧の効果を示すグラフである。
【図９】干渉変調器のバイアスおよび／又は駆動電圧を調整する方法を示すフローチャートである。
【図１０】図１の干渉変調器の一例実施形態についてのキャパシタンス対印加電圧のグラフである。
【図１１】干渉変調器のバイアス電圧を調整するための他の方法を示すフローチャートである。
【図１２】例えば図２の干渉変調器ディスプレイのような、ディスプレイアレイ１０２を駆動するとともに、選択された表示素子の電気的応答を測定するように構成された一例システムを示すブロック図である。
【図１３】例えば図２の干渉変調器ディスプレイのように、選択された表示素子に刺激を与えることに使用される同一の回路を介して、選択された表示素子の電気的応答の測定に使用され得る回路の他の実施形態を示すブロック図である。
【発明を実施するための形態】
【００１０】
以下の詳細な記載は、本発明の特定の実施形態に対するものである。しかしながら、本明細書に記載された技術は、多種多様な方法で実施可能である。この記載においては、全体にわたり同様の部分には同様の参照符号を付した図面を参照する。以下の記載から明らかになるように、動的な画像（例えば、ビデオ）または静的な画像（例えば、静止画）、および文字または図表の画像を表示するように構成されているあらゆる装置において、本実施形態は実施可能である。特に、携帯電話、無線装置、ＰＤＡ、携帯型コンピュータ、ＧＰＳ受信機／ナビゲータ、カメラ、ＭＰ３プレーヤ、カムコーダ、ゲーム機、腕時計、置時計、計算機、テレビモニタ、フラットパネルディスプレイ、コンピュータ用モニタ、自動車用ディスプレイ（例えば、走行距離計等）、コックピット制御機器および／又はディスプレイ、カメラビューのディスプレイ（例えば、自動車の後方ビューカメラのディスプレイ）、電子写真、電光掲示板または電光サイン、プロジェクタ、建築物、パッケージング、審美的構造（例えば、宝石に対する画像表示）等の多種多様な電子機器において又はこれらに関連して、本実施形態を実施可能であるが、これらに限定されるものではない。本明細書で開示されるような構造のＭＥＭＳデバイスは、電子スイッチデバイスなどのディスプレイ以外の応用においても使用可能である。
【００１１】
ディスプレイにおける干渉変調器の動作は、ディスプレイの使用期間、温度などで変化し得る。例えば、干渉変換器が作動またはリリースするためにかかる時間である作動時間およびリリース時間は、ディスプレイの使用期間、温度、または他の変化によって変わる。干渉変調器の作動時間およびリリース時間は、作動およびリリース電圧に関連するデバイスの動作で使用されるバイアスおよび駆動電圧に依存する。したがって、干渉変調器の作動時間およびリリース時間は、バイアスおよび駆動電圧を調整することによって調整できる。これらの電圧は、それらが所定範囲に収まるように、ディスプレイの耐用期間を通じて定期的または連続的に調整できる。作動時間およびリリース時間の測定は、直接的にまたは間接的に行うことができる。直接的に、デバイスの応答時間は、デバイスの状態を実際に変更すること、および前記状態の変更にどれほどかかるか判断すること、によって測定することができる。間接的に、状態を変更させずに、ヒステリシス曲線に沿った前記変調器の位置を測定することがでる。これらの測定値から、作動時間およびリリース時間の値を推定することができる。
【００１２】
干渉ＭＥＭＳ表示素子を備える１つの干渉変調器ディスプレイの実施形態が、図１に示されている。これらのデバイスにおいては、ピクセルは、明状態か暗状態かのいずれかにある。明（「弛緩」または「開」）状態においては、表示素子は、入射可視光の大部分をユーザに反射する。暗（「作動」または「閉」）状態にある場合、表示素子は、入射可視光をユーザにほとんど反射しない。実施形態によっては、「オン」状態および「オフ」状態の光反射特性は、入れ換え可能である。ＭＥＭＳピクセルは、主に選択されたカラーで反射するように構成可能であり、白黒に加えて、カラーディスプレイを可能にする。
【００１３】
図１は、視覚ディスプレイの一連のピクセル内の２つの隣接するピクセルを示す等角図であり、ここでは、各ピクセルは、ＭＥＭＳ干渉変調器を含む。いくつかの実施形態においては、干渉変調器ディスプレイは、これらの干渉変調器の行／列アレイを含む。各干渉変調器は、少なくとも１つの可変寸法を有する共鳴光学ギャップを形成するように、互いから可変な、かつ制御可能な距離に位置付けられている１対の反射層を含む。一つの実施形態においては、反射層のうちの１つは、２つの位置の間を動くことが可能である。本明細書では弛緩位置と呼ばれる第１の位置においては、可動反射層は、固定された部分反射層から比較的遠い距離に位置付けられている。本明細書では作動位置と呼ばれる第２の位置においては、可動反射層は、部分反射層に、より近く隣接して位置付けられている。２つの層から反射する入射光は、可動反射層の位置に応じて、建設的または破壊的に干渉し、各ピクセルに対して全体的な反射状態または非反射状態のいずれかをもたらす。
【００１４】
図１のピクセルアレイの示されている部分は、２つの隣接する干渉変調器１２ａおよび１２ｂを含む。左側の干渉変調器１２ａにおいては、可動反射層１４ａが、部分反射層を含む光学スタック１６ａから所定の距離で弛緩位置に示されている。右側の干渉変調器１２ｂにおいては、可動反射層１４ｂは、光学スタック１６ｂに隣接して作動位置に示されている。
【００１５】
光学スタック１６ａおよび１６ｂ（まとめて光学スタック１６と呼ばれる）は、本明細書において参照されるように、典型的には、いくつかの融合層を有し、それらの層は、インジウムスズ酸化物（ＩＴＯ）などの電極層、クロムなどの部分反射層、および透明誘電体を含むことが可能である。したがって、光学スタック１６は、電気的に導電性であり、部分的に透明であり、部分的に反射性であり、例えば、上述の１つまたは複数の層を透明基板２０上に堆積することによって製作可能である。部分反射層は、様々な金属、半導体、および誘電体などの部分的に反射性である様々な材料から形成可能である。部分反射層は、材料の１つまたは複数の層で形成可能であり、層のそれぞれは、単一の材料または材料の組合せで形成可能である。
【００１６】
いくつかの実施形態においては、光学スタックの層１６は、平行なストリップにパターニングされ、さらに後述されるディスプレイデバイス内の行電極を形成することが可能である。可動反射層１４ａ、１４ｂは、ポスト１８の上面と、ポスト１８相互間に堆積された介在する犠牲材料との上に堆積された列を形成するための（行電極１６ａおよび１６ｂに直交する）堆積金属層または複数の層の一連の平行なストリップとして形成可能である。犠牲材料がエッチング除去されると、可動反射層１４ａ、１４ｂは、光学スタック１６ａ、１６ｂから、規定間隙１９だけ分離される。アルミなどの高い導電性および反射性の材料が反射層１４に使用可能であり、これらのストリップは、ディスプレイデバイス内に列電極を形成することが可能である。図１が実寸で図示されたものではない点に留意すべきである。いくつかの実施形態においては、ポスト１８間のスペースは１０−１００マイクロｍのオーダーになり得る。一方、間隙１９は、１０００オングストローム未満のオーダーになり得る。
【００１７】
印加電圧がなければ、間隙１９は、可動反射層１４ａと光学スタック１６ａとの間に残留し、可動反射層１４ａは、図１のピクセル１２ａによって示されているように、機械的に弛緩された状態にある。しかし、電位差（電圧）が、選択された行および列に印加されると、対応するピクセルにおける行電極および列電極の交点に形成されるコンデンサは充電されるようになり、静電気力が、電極をともに引き付ける。前記電圧が十分に高い場合は、可動反射層１４は変形し、光学スタック１６に対して押し付けられる。図１の右側の作動ピクセル１２ｂによって示されるように、光学スタック１６内の誘電体層（この図には示されていない）は、短絡を防止し、層１４と１６との間の分離距離を制御することが可能である。この挙動は、印加される電位差の極性にかかわらず同じである。
【００１８】
図２から図５は、ディスプレイ用途において、干渉変調器のアレイを使用するための１つの例示的なプロセスおよびシステムを示している。
【００１９】
図２は、干渉変調器を組み込むことが可能である電子デバイスの一実施形態を示すシステムブロック図である。前記電子デバイスは、ＡＲＭ、Ｐｅｎｔｉｕｍ（登録商標）、８０５１、ＭＩＰＳ（登録商標）、Ｐｏｗｅｒ  ＰＣ（登録商標）、ＡＬＰＨＡ（登録商標）などの任意の汎用のシングルチップマイクロプロセッサもしくはマルチチップマイクロプロセッサ、またはデジタル信号プロセッサ、マイクロコントローラなどの任意の専用のマイクロプロセッサ、あるいはプログラマブルゲートアレイであることが可能なプロセッサ２１を含む。当技術分野において従来的であるように、プロセッサ２１は、１つまたは複数のソフトウェアモジュールを実行するように構成可能である。オペレーティングシステムを実行することに加えて、プロセッサは、ウェブブラウザ、電話機アプリケーション、電子メールプログラム、または任意の他のソフトウェアアプリケーションを含む１つまたは複数のソフトウェアアプリケーションを実行するように構成可能である。
【００２０】
一つの実施形態においては、プロセッサ２１はまた、アレイドライバ２２と通信するように構成されている。一つの実施形態においては、アレイドライバ２２は、信号をディスプレイアレイまたはパネル３０に供給する行ドライバ回路２４および列ドライバ回路２６を含む。図１に示されているアレイの断面は、図２の線１−１によって示される。図２では、明確化のために３×３アレイの干渉変調器を示しているが、ディスプレイアレイ３０は、非常に多数の干渉変調器を含んでもよいとともに、列における干渉変調器の数と行における干渉変調器の数とが異なってもよい（例えば、行当たり３００ピクセルに対して列当たり１９０ピクセル）、ことに留意すべきである。
【００２１】
図３は、図１の干渉変調器の１つの例示的な実施形態についての可動ミラー位置対印加電圧の図である。ＭＥＭＳ干渉変調器に対しては、行／列の作動プロトコルは、図３に示されるデバイスのヒステリシス特性を利用し得る。例えば、干渉変調器は、可動層を緩和状態から作動状態に変形させるために、１０ボルトの電位差が必要とされる。しかしながら、この値よりも電圧が減少すると、電圧が１０ボルト未満に下がっても、可動層がその状態を維持する。図３の例示的な実施形態では、可動層は、電圧が２ボルト未満に下がるまでは完全には緩和しない。従って、図３に示されている例では、約３から７Ｖの電圧範囲があり、デバイスが緩和状態または作動状態のどちらかで安定している印加電圧のウィンドウが存在する。これを本願では、「ヒステリシスウィンドウ」または「安定ウィンドウ」と称する。図３のヒステリシス特性を有するディスプレイアレイに対しては、行／列の作動プロトコルを以下のように構成可能である。即ち、行のストローブ中には、作動されるべきストローブ行のピクセルが略１０ボルトの電位差をうけるように、かつ弛緩されるべきピクセルがゼロボルトに近い電位差をうけるように構成可能である。ストローブの後、ピクセルは、定常状態にされ、または、約５ボルトのバイアス電位差を受け、それにより、ピクセルは、行ストローブがピクセルをどんな状態に置いたとしても、その状態を保つ。書き込まれた後、各ピクセルは、この例では３〜７ボルトの「安定ウィンドウ」の範囲内の電位差を受ける。この特徴は、作動または弛緩された状態のいずれかのこれまでの状態で、同じ印加電圧条件の下、図１に示されているピクセル構造を安定させる。作動された状態にあるか、または弛緩された状態にあるかにかかわらず、干渉変調器の各ピクセルが、基本的に、固定反射層および移動反射層によって形成されるコンデンサであるので、この安定状態は、ほとんど電力消費することなく、ヒステリシスウィンドウの範囲内の電圧で保持可能である。印加電圧が固定されていれば、基本的に、電流は、ピクセルに流れ込まない。
【００２２】
下記でさらに説明するように、典型的な応用においては、画像のフレームが、第１の行における作動ピクセルの所望の組に従った列電極の組の全体にデータ信号の組（それぞれが所定の電圧レベルを持つ）を送信することによって創出可能である。次いで、行パルスが第１行の電極に印加され、前記データ信号の組に対応するピクセルを作動させる。次いで、前記データ信号の組は、第２の行における作動されたピクセルの所望の組に対応するように変更される。次いで、パルスが第２の行に印加され、前記データ信号に従って第２の行における適切なピクセルを作動させる。第１の行のピクセルは、第２の行のパルスによって影響されず、そのピクセルが第１の行のパルスの間に設定された状態のままである。これは、連続的な方式で一連の行全体について繰り返されて、フレームを生成することが可能である。一般に、フレームは、１秒当たり、ある所望の数のフレームでこのプロセスを継続的に繰り返すことによって、新規画像データにリフレッシュおよび／または更新される。画像フレームを生成するために、ピクセルアレイの行電極および列電極を駆動するための幅広い様々なプロトコルが使用可能である。
【００２３】
図４および図５は、図２の３×３アレイ上にディスプレイフレームを生成するための１つの可能な作動プロトコルを示している。図４は、図３のヒステリシス曲線を示すピクセルに使用可能である列電圧レベルおよび行電圧レベルの可能な組を示している。図４の実施形態において、ピクセルを作動させることは、適切な列を−Ｖｂｉａｓに、および適切な行を＋ΔＶに設定することを含み、それはそれぞれ、−５ボルトおよび＋５ボルトに対応することが可能である。ピクセルを弛緩することは、適切な列を＋Ｖｂｉａｓに、および適切な行を同じ＋ΔＶに設定することによって達成され、ピクセル全域にゼロボルトの電位差をもたらす。行電圧がゼロボルトに保持されるそれらの行においては、列が＋Ｖｂｉａｓであるか、または−Ｖｂｉａｓであるかにかかわらず、ピクセルが元々どんな状態にあったとしても、ピクセルは安定している。また、図４に示されているように、上述されたものとは反対の極性の電圧が使用可能であり、例えば、ピクセルを作動させることは、適切な列を＋Ｖｂｉａｓに、および適切な行を−ΔＶに設定することを含むことが可能である。この実施形態においては、ピクセルをリリースすることは、適切な列を−Ｖｂｉａｓに、および適切な行を同じ−ΔＶに設定することによって達成され、ピクセル全域にゼロボルトの電位差をもたらす。
【００２４】
図５Ｂは、作動されたピクセルが非反射である図５Ａに示されているディスプレイ配列に結果的になる、図２の３×３アレイに印加される一連の行信号および列信号を示すタイミング図である。図５Ａに示されているフレームを書き込む前に、ピクセルは、任意の状態にあってよく、この例では、すべての行は初期に０ボルトであり、すべての列は＋５ボルトである。これらの印加電圧により、すべてのピクセルは、それらの現在の作動された状態または弛緩された状態で安定している。
【００２５】
図５Ａのフレームにおいては、ピクセル（１、１）、（１、２）、（２、２）、（３、２）および（３、３）が作動されている。これを達成するために、行１についての「ライン時間」の間、列１および列２は、−５ボルトに設定され、列３は、＋５ボルトに設定される。すべてのピクセルが３〜７ボルトの安定ウィンドウ内のままでいるという理由から、これは、どのピクセルの状態も変えない。次いで、行１は、０から５ボルトまで上がり、ゼロに戻るパルスでストローブされる。これは、（１、１）のピクセルおよび（１、２）のピクセルを作動させ、（１、３）のピクセルを弛緩する。アレイ内のその他のピクセルは影響されない。行２を所望されるように設定するために、列２は−５ボルトに設定され、列１および列３は、＋５ボルトに設定される。次いで、行２に印加された同じストローブは、ピクセル（２、２）を作動させることになり、ピクセル（２、１）およびピクセル（２、３）を弛緩することになる。またしても、アレイのその他のピクセルは、影響されない。行３は、同様に、列２および列３を−５ボルトに、および列１を＋５ボルトに設定することによって設定される。行３のストローブは、図５Ａに示されているように行３のピクセルを設定する。フレームを書き込んだ後、行電位はゼロであり、列電位は＋５ボルトまたは−５ボルトのいずれかに留まることが可能であり、そのとき、ディスプレイは、図５Ａの配列において安定している。同じ手順が数十または数百の行および列のアレイに対して採用可能である。また、行および列の作動を実行するために使用される電圧のタイミング、シーケンス、およびレベルは、上で概説された一般的な原理の範囲内で広範囲に変形可能であり、上記の例はほんの一例であり、任意の作動電圧方法が、本明細書に説明されているシステムおよび方法とともに使用可能である。
【００２６】
図６Ａおよび図６Ｂは、ディスプレイデバイス４０の実施形態を示すシステムブロック図である。例えば、ディスプレイデバイス４０は、セルラ電話機または携帯電話機であることが可能である。しかし、ディスプレイデバイス４０の同じコンポーネントまたはそのわずかな変形形態もまた、テレビおよび携帯型メディアプレーヤなどの様々なタイプのディスプレイデバイスの例示とされる。
【００２７】
ディスプレイデバイス４０は、ハウジング４１、ディスプレイ３０、アンテナ４３、スピーカ４４、入力デバイス４８、およびマイクロフォン４６を含む。ハウジング４１は、一般に、射出成型および真空形成を含む、様々な製造プロセスのうちのいずれかから形成される。加えて、ハウジング４１は、様々な材料のうちのいずれかから形成可能であり、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含むが、これらに限定されない。一つの実施形態においては、ハウジング４１は、異なるカラーの、または異なるロゴ、絵柄、もしくは符号を含む他の取り外し可能な部分と交換可能な取り外し可能な部分（図示せず）を含む。
【００２８】
例示的なディスプレイデバイス４０のディスプレイ３０は、本明細書において説明されているように、双安定ディスプレイを含む様々なディスプレイのうちのいずれかであってよい。他の実施形態においては、ディスプレイ３０は、上述されたプラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ  ＬＣＤまたはＴＦＴ  ＬＣＤなど、フラットパネルディスプレイ、またはＣＲＴもしくは他のチューブデバイスなど、非フラットパネルディスプレイを含む。しかし、本実施形態を説明する目的では、ディスプレイ３０は、本明細書に説明されているように、干渉変調器ディスプレイを含む。
【００２９】
例示的なディスプレイデバイス４０の１つの実施形態のコンポーネントは、図６Ｂに概略的に示されている。示されている例示的なディスプレイデバイス４０は、ハウジング４１を含み、少なくとも部分的にその中に納められた追加のコンポーネントを含むことが可能である。例えば、一つの実施形態においては、例示的なディスプレイデバイス４０は、トランシーバ４７に結合されているアンテナ４３を含むネットワークインターフェース２７を含む。トランシーバ４７は、プロセッサ２１に接続され、そのプロセッサは、コンディショニングハードウェア５２に接続されている。コンディショニングハードウェア５２は、信号をコンディショニングする（例えば、信号をフィルタリングする）ように構成可能である。コンディショニングハードウェア５２は、スピーカ４５およびマイクロフォン４６に接続されている。プロセッサ２１はまた、入力デバイス４８およびドライバコントローラ２９に接続されている。ドライバコントローラ２９は、フレームバッファ２８と、アレイドライバ２２とに結合されており、そのアレイドライバ２２は、続いてディスプレイアレイ３０に結合されている。電源５０は、特定の例示的なディスプレイデバイス４０の設計によって必要とされるすべてのコンポーネントに電力を供給する。
【００３０】
ネットワークインターフェース２７は、アンテナ４３およびトランシーバ４７を含み、それにより、例示的なディスプレイデイバス４０は、ネットワークを介して１つまたは複数のデバイスと通信することが可能である。一つの実施形態においては、ネットワークインターフェース２７はまた、プロセッサ２１の必要条件を軽減するためにいくつかの処理能力を有することが可能である。アンテナ４３は、信号を送受信するための任意のアンテナである。一つの実施形態においては、アンテナは、ＩＥＥＥ８０２．１１（ａ）、（ｂ）、または（ｇ）を含むＩＥＥＥ８０２．１１規格に従って、ＲＦ信号を送受信する。別の実施形態においては、アンテナは、ＢＬＵＥＴＯＯＴＨ規格により、ＲＦ信号を送受信する。セルラ電話機の場合、アンテナは、ＣＤＭＡ、ＧＳＭ、ＡＭＰＳ、または無線セル電話ネットワークの範囲内で通信するために使用される他の知られている信号を受信するように設計されている。トランシーバ４７は、アンテナ４３から受信された信号を前処理し、それにより、その信号は、プロセッサ２１によって受信、さらには操作可能になる。トランシーバ４７はまた、プロセッサ２１から受信された信号を処理し、それにより、その信号は、アンテナ４３を介して例示的なディスプレイデバイス４０から送信可能になる。
【００３１】
代替の実施形態においては、トランシーバ４７は、レシーバによって置き換え可能である。さらなる別の代替の実施形態においては、ネットワークインターフェース２７は、画像ソースによって置き換え可能であり、前記画像ソースは、プロセッサ２１に送られるべき画像データを記憶または生成することが可能である。例えば、画像ソースは、画像データを含むデジタルビデオディスク（ＤＶＤ）もしくはハードディスクドライブ、または画像データを生成するソフトウェアモジュールであることが可能である。
【００３２】
プロセッサ２１は、概して、例示的なディスプレイデバイス４０の全体的な動作を制御する。プロセッサ２１は、ネットワークインターフェース２７または画像ソースからの圧縮された画像データなどのデータを受信し、前記データを生の画像データに、または生の画像データに容易に処理されるフォーマットに処理する。プロセッサ２１は次いで、処理されたデータをドライバコントローラ２９に、または記憶するためのフレームバッファ２８に送信する。生のデータは、典型的には、画像内のそれぞれの場所で画像特性を識別する情報を示す。例えば、このような画像特性は、カラー、彩度、およびグレースケールレベルを含むことが可能である。
【００３３】
一つの実施形態においては、プロセッサ２１は、例示的なディスプレイデバイス４０の動作を制御するためのマイクロコントローラ、ＣＰＵ、または論理ユニットを含む。コンディショニングハードウェア５２は、概して、信号をスピーカ４５に送信するための、および信号をマイクロフォン４６から受信するための増幅器およびフィルタを含む。コンディショニングハードウェア５２は、例示的なディスプレイデバイス４０内のディスクリートコンポーネントであってよく、またはプロセッサ２１もしくは他のコンポーネント内に組込まれていてもよい。
【００３４】
ドライバコントローラ２９は、プロセッサ２１によって生成された生の画像データをプロセッサ２１から直接、またはフレームバッファ２８からのいずれかで取り込み、アレイドライバ２２への高速送信に適切に生の画像データを再フォーマットする。具体的には、ドライバコントローラ２９は、ディスプレイアレイ３０全体にわたって走査するのに適している時間順序を持つように、生の画像データをラスタ状のフォーマットを有するデータフローに再フォーマットする。次いで、ドライバコントローラ２９は、フォーマットされた情報をアレイドライバ２２に送る。ＬＣＤコントローラなどのドライバコントローラ２９は、しばしば、スタンドアロン型集積回路（ＩＣ）としてシステムプロセッサ２１と関連付けられるが、このようなコントローラは、多くのやり方で実装可能である。それらは、ハードウェアとしてプロセッサ２１内に埋め込まれても、ソフトウェアとしてプロセッサ２１内に埋め込まれても、またはアレイドライバ２２とともにハードウェア内に完全に一体化されてもよい。
【００３５】
典型的には、アレイドライバ２２は、フォーマットされた情報をドライバコントローラ２９から受け取り、ディスプレイのｘ−ｙのピクセルマトリクスから生じる数百、時には数千のリードに、毎秒多くの回数印加される波形の平行な組にビデオデータを再フォーマットする。
【００３６】
一つの実施形態においては、ドライバコントローラ２９、アレイドライバ２２、およびディスプレイアレイ３０は、本明細書に説明されているディスプレイのいずれのタイプにも適合する。例えば、一つの実施形態においては、ドライバコントローラ２９は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ（例えば干渉変調器コントローラ）である。別の実施形態においては、アレイドライバ２２は、従来のドライバまたは双安定ディスプレイドライバ（例えば干渉変調ディスプレイ）である。一つの実施形態においては、ドライバコントローラ２９は、アレイドライバ２２とともに一体化される。このような実施形態は、セルラ電話、腕時計、および他の小面積のディスプレイなどの高集積化システムにおいては一般的である。さらなる別の実施形態においては、ディスプレイアレイ３０は、典型的なディスプレイアレイまたは双安定ディスプレイアレイ（例えば、干渉変調器のアレイを含むディスプレイ）である。
【００３７】
入力デバイス４８は、ユーザが、例示的なディスプレイデバイス４０の動作を制御することを可能にする。一つの実施形態においては、入力デバイス４８は、ＱＷＥＲＴＹキーボードまたは電話機キーパッドなどのキーパッド、ボタン、スイッチ、タッチセンサスクリーン、感圧もしくは感熱の膜を含む。一つの実施形態においては、マイクロフォン４６は、例示的なディスプレイデバイス４０のための入力デバイスである。マイクロフォン４６がデータをデバイスに入力するために使用される場合、音声コマンドが、例示的なディスプレイデバイス４０の動作を制御するためにユーザによって供給可能である。
【００３８】
電源５０は、当技術分野においてよく知られているような様々なエネルギー貯蔵デバイスを含むことが可能である。例えば、一つの実施形態においては、電源５０は、ニッケルカドミウム電池またはリチウムイオン電池など、再充電可能な電池である。別の実施形態においては、電源５０は、再生可能なエネルギー源、コンデンサ、またはプラスチック太陽電池および太陽電池ペイントを含む太陽電池である。別の実施形態においては、電源５０は、電力を壁コンセントから受け取るように構成されている。
【００３９】
いくつかの実装形態においては、上述されたように、制御プログラマビリティは、電子ディスプレイシステム内のいくつかの場所に配置可能であるドライバコントローラ内に存在する。場合によっては、制御プログラマビリティは、アレイドライバ２２内に存在する。上述された最適化が、任意の数のハードウェアおよび／またはソフトウェアのコンポーネントにおいて、ならびに様々な構成において実装可能である。
【００４０】
上述された原理により動作する干渉変調器の構造の詳細は、幅広く変わることが可能である。例えば、図７Ａ〜図７Ｅは、可動反射層１４およびその支持構造の５つの異なる実施形態を示している。図７Ａは、図１の実施形態の断面であり、ここでは、金属材料１４のストリップが、直交して延在する支持体１８上に堆積される。図７Ｂにおいては、各干渉変調器の可動反射層１４は、形が正方形または長方形であるとともに、テザー３２上に隅部においてのみ支持体に取り付けられている。図７Ｃにおいては、可動反射層１４は、形が正方形または長方形であるとともに、変形可能層３４から懸架され、それは、可撓性金属を含むことが可能である。変形可能層３４は、変形可能層１４の周囲を囲んで基板２０に直接的または間接的に接続している。これらの接続部は、本明細書においては支持ポストと呼ばれる。図７Ｄに示されている実施形態は、支持ポストプラグ４２を有し、その上に変形可能層３４が置かれている。可動反射層１４は、図７Ａ〜図７Ｃのように、ギャップ全体にわたって懸架されたままであるが、変形可能層３４は、変形可能層３４と光学スタック１６との間の穴を充填することによって、支持ポストを形成するのではない。そうではなく、支持ポストは、支持ポストプラグ４２を形成するために使用される平坦化材料で形成される。図７Ｅに示されている実施形態は、図７Ｄに示されている実施形態に基づいているが、また、図７Ａ〜図７Ｃに示されている実施形態ならびに図示されていない追加の実施形態のうちのいずれかにより動作するように適合可能である。図７Ｅに示されている実施形態においては、金属または他の導電性材料の追加層が、バス構造４４を形成するために使用されている。これは、信号が、干渉変調器の背面に沿ってルーチングすることを可能にし、そうでなければ基板２０上に形成される必要があったかもしれないいくつかの電極を削除する。
【００４１】
図７に示されているものなどの実施形態においては、干渉変調器は直視デバイスとして機能し、その中で画像は、透明基板２０の正面側、変調器が配置されている側とは反対の側から見られる。これらの実施形態においては、反射層１４は、変形可能層３４を含む、基板２０の反対の反射層の側の干渉変調器の一部分を光学的に遮蔽する。これは、遮蔽された範囲が画像品質にマイナスの影響を及ぼすことなく構成され、動作することを可能にする。例えば、このような遮蔽は、図７Ｅにおけるバス構造４４を可能にし、それは、アドレッシングおよびそのアドレッシングの結果生じる動きなどの変調器の電気機械的特性から、変調器の光学的特性を分離する能力をもたらす。この分離可能な変調器アーキテクチャは、変調器の電気機械的態様および光学的態様に使用される構造的な設計および材料が、互いに独立して選択され、機能することを可能にする。さらには、図７Ｃ〜図７Ｅに示されている実施形態は、反射層１４の光学的特性をその機械的特性から切り離すことから引き出した追加の利点を有し、それは、変形可能層３４によって実行される。これは、反射層１４に使用される構造的な設計および材料が、光学的特性に対して最適化されることを可能にし、変形可能層３４に使用される構造的な設計および材料が所望の機械的特性に対して最適化されることを可能にする。
【００４２】
上述のように、ディスプレイにおける干渉変調器の動作は、ディスプレイの使用期間、温度などで変化し得る。例えば、作動時間およびリリース時間は、上記パラメータまたは他のパラメータによって異なり得る。したがって、いくつかの実施形態においては、干渉変調器の駆動に使用されるバイアスおよび／または駆動電圧は、最適な作動およびリリース時間になるように調整（adjusted）されるかまたは調整（tuned）される。一実施形態では、応答時間（例えば時定数）または特性値を決定するステップの後に、決定された応答時間に基づいて干渉変調器のバイアス電圧および／または駆動電圧を調整するステップを含む。
【００４３】
一般に、干渉変調器の応答時間は、作動またはリリースの前後両方の印加電圧レベルに依存する。例えば、弛緩状態に保持された変調器が、該変調器の作動電圧にクロスする方形波パルスの印加によって作動されるとき、前記変調器の作動時間は、前記方形波パルスの長さと、初期バイアス電圧の値と、前記変調器の作動およびリリース電圧に関連して印加された作動電圧とに依存する。同様に、作動状態に保持された変調器が、該変調器のリリース電圧にクロスする方形波パルスの印加によってリリースされるとき、前記変調器のリリース時間は、前記方形波パルスのサイズと、初期バイアス電圧の値と、前記変調器の作動およびリリース電圧に関連して印加されたリリース電圧とに依存する。一実施形態では、干渉変調器の応答時間から電圧調整情報を推定するために、応答時間と上述の電圧との間の関係を利用する方法を含む。前記方法によれば、バイアスおよび／または駆動電圧は、所望の作動時間およびリリース時間になるように調整されることができる。
【００４４】
図８Ａ−８Ｄは、様々な大きさの電圧ステップ８４が印加された一例干渉変調デバイスの電流応答８２をそれぞれ示すグラフである。これらの図は、応答時間が印加された電圧ステップの電圧レベルに依存することを示している。図８Ａ−８Ｄに示されているように、電圧ステップ８４が干渉変調器１２に印加されたとき、電流応答８２が測定可能となる。初期電圧は、作動またはリリース状態のいずれかに干渉変調器１２を維持するのに十分なバイアス電圧であると仮定する。前記電圧ステップの印加後の終止電圧が状態（例えば、作動またはリリース）の変化を引き起こすことを可能とするか、または可能としないかは、干渉変調器１２の作動またはリリース電位（potential）に対するその値に依存する。最終電位が作動またはリリースを引き起こすのに十分である場合は、派生電流において複数のピーク８６，８８を示すことができる。一般に、電圧ステップ８４に対する電流応答８２は、下記の数式で示すことができる。
【００４５】
【数１】
0005526041.tif 000002
【００４６】
本数式の第１項
【００４７】
【数２】
0005526041.tif 000003
【００４８】
は、作動またはリリースの前の容量充電のためのものであり、主として電流応答８２の第１のシャープピーク８６に寄与する。第２項
【００４９】
【数３】
0005526041.tif 000004
【００５０】
は、作動またはリリースによって引き起こされたキャパシタンス変化のためのものであって、主として電流応答８２の第２の小シャープピーク８８に寄与する。これらのピークは、以下で説明するように図８Ｂ−８Ｄにおいて明らかである。
【００５１】
図８Ａは、４ボルトのパルス８４が印加された一例の干渉変調器の電流応答８２を示すグラフである。この場合、４ボルトは前記デバイスを作動させるのに十分高くないとともに、上記数式の第１項に対応するシャープピーク８６のみが見られる。図８Ｂは、６ボルトのパルス８４が印加された前記変調器の電流応答８２を示すグラフである。この場合、干渉変調器１２は作動し、電流応答８２において２つのピーク８６，８８をもたらす。第１のピーク８６は図８Ａの場合よりも高い。これは電圧における変化がより大きいからである。第２のピーク８８は、前記変調器の状態変化に応じての該変調器のキャパシタンスの変化から生じる。図８Ｃは、７ボルトのパルス８４が印加された前記変調器の電流応答８２を示すグラフである。またもや、第１のピーク８６は図８Ａおよび図８Ｂのいずれの場合よりも高い。これは電圧における変化がより大きいからである。第２のピーク８８は、前記変調器における状態変化に対応して、図８Ｂの場合に比較して、より迅速に立ち上がり、よりシャープであり、より高い。図８Ｄは、８ボルトのパルス８４が印加された前記変調器の電流応答８２を示すグラフである。これまでのものと同様に、第１のピーク８６は図８Ａ−８Ｃのものよりも高く、第２のピーク８８は、図８Ｂおよび８Ｃの場合に比較して、より迅速に立ち上がり、よりシャープであり、より高い。
【００５２】
電流応答８２から、応答時間の多くのパラメータ特性を定義することができる。例えば、パルスの印加と第２のピーク８８の頂点との間の時間は、応答時間を示すものとして使用することができる。あるいはまた、電流応答８２は、応答時間の濃度曲線下面積の特性とインテグレートすることができる。他の実施形態において、第２のピーク８８の鋭さは、当業者に知られている技術を使用して決定することができる。例えば、第２のピークの頂点の７０％に達する時と第２のピーク８８の頂点の８０％まで低下する時との間の時間は、第２のピーク８８の鋭さの測定に使用することができる。あるいはまた、電流応答８８は、応答時間の特性である時定数を測定するために上記の数式によって決定される曲線に適合させることができる。
【００５３】
いくつかの実施形態においては、バイアスおよび／または駆動電圧は、応答時間のパラメータ特性（例えば上述のパラメータの一つ）が事前に定義された範囲内になるまで、またはそのようなパラメータの比率（例えば、作動応答時間パラメータとリリース応答時間パラメータとの比率）が事前に定義された範囲内になるまで、調整される。いくつかの実施形態においては、バイアスおよび／または駆動電圧は、作動時間とリリース時間とがほとんど等しくなるまで調整される。
【００５４】
図９は、応答時間を決定して、次いで干渉変調器のバイアスおよび／または駆動電圧を調整する一つの方法を示すフローチャートである。特定の実施形態によれば、本願のフローチャートに示されたものに幾つかのステップを追加することができ、または幾つかのステップを削除することができる。さらに、ステップの順番を用途にしたがって組み替えることができる。第１段階９０では、バイアス電圧が干渉変調器１２に印加され、変調器１２は維持状態におかれる。次の段階９２では、状態の変更を変調器１２に引き起こすために、駆動電圧が変調器１２に印加されるとともに、派生電流が検出される。駆動電圧の印加中に干渉変調器１２から得られた電流は、当業者に知られた任意の適当な方法によって検出することができる。例えば、前記電流は、アレイドライバモジュール２２に集積された回路によって検出できる。次の段階９４では、作動またはリリースのいずれかの変調器の応答時間が例えば上述の方法の一つなどによって測定される。コンピュータプロセッサ２１は、応答時間を決定するために、または応答時間の特性値を決定するために、段階９２で測定された電流を分析することに使用できる。コンピュータプロセッサ２１は、応答時間を決定するために、または応答時間の特性値を決定するために、段階９２で測定された電流を分析することに使用できる。いくつかの実施形態では、最終的な所望応答時間が測定されるまで、バイアス電圧および／または駆動電圧が図９の処理を繰り返すことによって調整され、その都度バイアス電圧および／または駆動電圧を変更する。
【００５５】
いくつかの実施形態では、図９に示されたプロセスは、干渉変調ディスプレイにおけるプロセスを示す正像（normal image）の一部として実施される。例えば、バイアス電圧および駆動電圧の印加は、プロセスを示す正像の一部として干渉変調器１２が状態を変更するときに必要とする画像データの受信に対応していることとしてもよい。したがって、応答時間の決定は、正常なディスプレイ駆動タイミングを変更せずに実行することができる。いくつかの実施形態では、段階９２で決定された応答時間が全ての干渉変調器についての応答電流を検出することによって、またはプロセスを示す画像の一部として状態を変更する複数の干渉変調器のグルーピングをすることによって、決定される。他の実施形態では、応答電流は、個別に検出されるとともに、それぞれの干渉変調器１２のために分析される。
【００５６】
他の実施形態は、作動またはリリース電圧にクロスすることなく光学的、機械的または電気的方法によって、干渉変調器１２などのＭＥＭＳデバイスの作動またはリリース電位、または前記作動またはリリース電位との関連でＭＥＭＳデバイスに印加されるバイアス電圧の大きさ、を評価する方法を含んでいる。この方法は、前記デバイスの状態を変更せずにヒステリシスウィンドウの中の干渉変調器１２に印加されたバイアス電圧の相対的な電位を評価する。したがって、前記方法は、前記デバイスの視覚的状態またはカラーにおける無視できない変化をすることなく前記デバイスの作動またはリリース電位を予測する。
【００５７】
維持状態にある干渉変調器における、キャパシタンス、および他のパラメータは、ヒステリシスウィンドウの範囲内で印加されたバイアス電圧の関数である。換言すれば、これらのパラメータは、作動またはリリース電位に対して印加バイアス電圧がどれぐらい近いかに依存して、ヒステリシスウィンドウの範囲内で異なる。したがって、いくつかの実施形態では、干渉変調器１２が印加されたバイアス電位で維持されている間、キャパシタンスまたは他のパラメータが決定される。そして、バイアスと作動電位とリリース電位との間に望ましい関係が成立するように、バイアスおよび／または駆動電位が調整されることとしてもよい。例えば、前記変調器の反射率、機械的な共振周波数、２つの層間のスペース１９の広さ、またはデバイスのキャパシタンスを測定することができる。その結果、これらのパラメータの一つの測定は、ヒステリシスウィンドウの範囲内でバイアス電圧の相対的な電位を明らかにすることができる。ある実施形態では、キャパシタンスがバイアス電圧上の正弦波または三角波などの小さい振幅の周期的な波形によって測定され、次いで周期的な電流応答を測定する。
【００５８】
図１０は、図１の干渉変調器の一例実施形態についてのキャパシタンス対印加電圧のグラフである。いくつかの実施形態では、図１０に示すように、干渉変調器１２が作動状態、維持状態またはリリース状態のいずれかであるとき、干渉変調器１２のキャパシタンスは、印加電圧の関数として一定ではない。同様の応答が光学的測定値（例えば、干渉変調器１９における２つの反射層の間の距離）について観測される。さらに、干渉変調器の共振周波数は、印加電圧によって異なる。したがって、多くのパラメータが干渉変調器のヒステリシス曲線の範囲内での印加電圧の相対的な電位を決定することに使用される。
【００５９】
したがって、いくつかの実施形態では、ヒステリシス曲線の範囲内での印加電圧の相対的な位置（例えば、作動およびリリース電位に対する位置）は、光学的、機械的または電気的パラメータの測定と、基準ヒステリシス曲線（すなわち、モデル）とのその後の比較と、を介して評価される。いくつかの実施形態では、前記モデルは、電圧の関数としての測定パラメータ（例えば、キャパシタンス）の変化を示すデータセットを含んでいる。前記モデルは、理論的に導き出されたもの、または実験的に決定されたもの、のいずれでもよい。実験的に決定されたモデルは、前記デバイスのフルレンジの電圧印加に対応する所望測定パラメータの明示的な測定値を介して構成されることとしてもよい。論理的モデルが使用される場合、完全なデータセットが、ある基準定数（例えば、ゼロ電圧、高（作動）電圧など、で選択された測定パラメータ（キャパシタンスなど）の値）を使用することで構成されることとしてもよい。これらの常数は、セオリー（theory）を介して、または同一のデバイスの他の時点でのこれらのパラメータの測定を介して、または異なる干渉変調デバイスでのこれらのパラメータの測定を介して、決定されることとしてもよい。
【００６０】
ヒステリシスウィンドウの範囲内でのバイアスの位置を評価した後、応答時間が推定できるとともに、調整できる。干渉変調器１２の作動またはリリースのための応答時間がバイアス電圧および駆動電圧に依存しているとき、作動またはリリース時間を変更するように、バイアス電圧または駆動電圧が調整されることとしてもよい。事前に定義した範囲内に収まるように干渉変調器１２の作動時間およびリリース時間を調整すること、または作動時間およびリリース時間の比率が事前に定義された範囲に入るようにすること、が有利となる場合がある。
【００６１】
図１１は、干渉変調器のバイアス電圧を調整するための他の方法を示すフローチャートである。第１段階１１０では、バイアス電圧が干渉変調器１２に印加され、変調器１２は維持状態におかれる。次の段階１１２では、印加バイアス電圧の関数として異なる１つ以上のパラメータが決定される（例えばキャパシタンス）。次の段階１１４では、前記測定された１つ以上のパラメータが基準パラメータと比較される。最終段階９６では、前記比較に基づいて、バイアス電圧および／または駆動電圧が調整される。いくつかの実施形態では、前記測定および調整はディスプレイの通常動作の間に行われることとしてもよい。例えば、図１１の処理は、干渉変調器にバイアス電位のみが印加される画像更新の間の期間中に実行することとしてもよい。
【００６２】
上記で説明した電流応答など、干渉変調器の電気的応答の測定は、多くの方法を使用することができる。例えば、干渉変調器がテレビのようなアクティブ・ディスプレイの一部であるとき、電気的応答が測定できる。そのような測定のための適切な回路について、ここで説明する。図１２は、ディスプレイアレイ２０２を駆動するとともに、例えば図１の干渉変調器１２ａおよび１２ｂのような、選択された表示素子の電気的応答を測定するように構成された一例システム２００を示すブロック図である。ディスプレイアレイ２０２は、Ｎ要素ピクセルの行Nrowついて列Ncolを含む（例えば、Ｎは、例えば赤、緑、青を含む、３つの表示素子としてもよい）。システム２００は、２つ以上の駆動電圧レベルを供給するための２つ以上のデジタル／アナログ変換器（ＤＡＣ）２０４と、信号を供給する列を選択するためのスイッチ・サブシステム２０６と、を含む列ドライバをさらに含む。システム２００は、２つ以上の駆動電圧レベルを供給するための２つ以上のＤＡＣ２０８と、ストローブに行を選択するためのスイッチ回路２１０と、を含む行駆動回路を、さらに含む。ディスプレイアレイに直接に接続される行および列ドライバは、本構成ではスイッチで構成されるが、フル・アナログディスプレイドライバを含むドライバ設計に置換するように、以下で説明されるいくつかの方法を適用することができる。
【００６３】
行および列ドライバ回路は、ＤＡＣ２０４，２０８と、アレイドライバ２１２によって制御されるスイッチ２０６，２１０とを含む。図２および図３に関して上記で説明したように、アレイドライバ２１２のデジタルロジックに含まれた行／列動作プロトコルは、干渉変調ＭＥＭＳデバイスのヒステリシス特性の利点を利用することができる。例えば、ディスプレイアレイは、図３のヒステリシス特性を持つ干渉変調器１２を含み、行／列作動プロトコルは、行がストローブされている間、ストローブ行の表示素子が作動電位差（例えば、約１０ボルト）にさらされて作動され、表示素子が、ゼロボルトのクローズの電位差にさらされて弛緩される、ように設計されることができる。前記ストローブの後に、表示素子がバイアス電圧（例えば、約５ボルト）として知られている定常状態電位差にさらされ、前記行ストローブに置かれた表示素子がいかなる状態であっても維持される。書き込みが行われた後、各表示素子は、本実施形態では３から７ボルトの「安定ウィンドウ」の範囲内の電位差にされる。しかしながら、上記で説明したように、表示素子の特性は、時間および／または温度とともに変化することとしてもよく、または異なる駆動電圧レベルに対してより早くまたはより遅く応答することとしてもよい。そこで、アレイドライバ２１２およびＤＡＣ２０４，２０８は、実施形態に応じて、可変電圧レベルを供給するように構成されることとしてもよい。
【００６４】
上述の駆動回路（ＤＡＣ２０４，２０９とスイッチ２０６，２１０とアレイドライバ２１２とを含む）に加えて、システム２００における残りのブロックが、選択された表示素子にさらなる電気的刺激の印加を可能とするように追加されており（例えば、キャパシタンスを決定（determine）するために、小さい振幅の周期的な波形を印加するように）、同様に、ディスプレイアレイ２０２において選択された表示素子の電気的応答の測定を可能とするように追加されている。この実施形態では、デジタル／アナログ変換器（ＤＡＣ）２１４，２１６は、それぞれ、列および行スイッチ２０６，２０７を介してディスプレイアレイ２０２に追加電圧を供給する。一般に、これらは、行および列駆動回路への内部または外部電圧源入力として表すことができる。
【００６５】
本実施形態では、ダイレクト・デジタル・シンセシス（ＤＤＳｌ）ブロック２１８が、列スイッチ２０６に接続されたＤＡＣ２１４によって生成された電圧レベルのトップに追加される電気電圧刺激を発生させるために使用されている。また、一般に、DDSlブロック２１８によって生成された刺激信号は、当業者にとって身近な、電気振動子、ノコギリ波発生器などのようないくつかの代替手段によって作り出すことができる。また、前記刺激について、電流または充電、または制御された出力インピーダンス、とすることが可能である。
【００６６】
図１２に示されている実施形態において、電気的応答は、それぞれ、行および／または列スイッチ２０６，２１０を介して行および／または列電極へ印加された電圧刺激がもたらしたディスプレイデバイスを通って流れる電流の形で測定される。トランス−インピーダンス増幅器２２０（抵抗２２０Ａの直後に増幅器２２０Ｂが接続されているものとして、図１２では示されている）は、電気的応答の測定に使用されることとしてもよい。測定された電気的応答に対応する表示素子は、列および行スイッチ２０６，２０７の状態に依存する。アナログ、デジタルまたはミックス信号の処理は、ディスプレイデバイスの電気的応答の測定を目的として使用することができる。
【００６７】
一つの実施形態において、表示素子の電気的応答は、トランス−インピーダンス増幅器２２０の出力電流を測定することによって直接測定される。本実施形態において、当業者に知られているプロファイル値および／またはピーク値、その他の特性が、表示素子の何らかの動作特性を特定するために使用されることができる。
【００６８】
他の実施形態において、測定される表示素子の動作特性は、トランス−インピーダンス増幅器２２０からの電気的応答出力のさらなる後処理によって特性化されることができる。図１２の回路を使用する干渉変調器のインピーダンスのキャパシタンスおよび抵抗要素の特性化に使用される後処理技術の実施形態がここで説明される。
【００６９】
干渉変調器はコンデンサとして機能するので、ＤＤＳｌ２１８を使用して印加することができるような周期的な刺激は、９０度の位相遅れを持つ周期的出力の電気的応答をもたらす。例えば、ＤＤＳｌ２１８は、表示素子の列電極に、サイン(ωt)という正弦曲線電圧波形を印加することができる。理想的なコンデンサに関しては、表示素子の電気的応答は、印加された刺激の時間導関数となり、コサイン(ωt)に比例する。したがって、トランス−インピーダンス増幅器２２０の出力は、余弦関数となる。第２のＤＤＳ（ＤＤＳ２  ２２２）から出力されたコサイン電圧波形は、乗算器２２４において、トランス−インピーダンス増幅器２２０の出力と、乗算される。その結果は、一定成分および周期的成分を有する波形である。乗算器２２４の出力の一定成分は、表示素子のキャパシタンスに比例している。フィルタ２２６は前記周期的成分を除去するために使用され、電気的応答においてその結果はキャパシタンスを特性化するために使用される。このキャパシタンスは、説明したように、干渉変調器のバイアスおよび／または駆動電圧の調整または調節に使用されることができる。
【００７０】
理想的なコンデンサである表示素子については、正弦関数である刺激が印加される実施形態について、トランス−インピーダンス増幅器２２０の出力が純粋な余弦関数となる。しかしながら、例えば漏電のために、表示素子がインピーダンスを示す場合、トランス−インピーダンス増幅器２２０の出力が正弦成分を含むことになる。この正弦成分はキャパシタンスの測定に影響しない。これは前記正弦成分がフィルタ２２６によって除去されるからである。前記正弦成分は、表示素子のインピーダンスの抵抗成分を特性化するために使用される。
【００７１】
例えば、sin(wt)である、ＤＤＳｌによって印加された刺激と同様な周期的な電圧波形は、乗算器２２８において、トランス−インピーダンス増幅器２２０の出力と、乗算される。その結果は、一定成分および周期的成分を有する電気的応答である。前記一定成分は、測定される表示素子のインピーダンスの抵抗成分に比例している。フィルタ２３０は、前記周期的成分を除去するために使用され、信号においてその結果は表示素子のインピーダンスの抵抗成分を特性化するために使用される。
【００７２】
フィルタの出力は、デュアル・アナログ／デジタル変換器（ＡＤＣ）２３２の使用によってデジタル領域に変換される。上記で説明した方法を使用するために、デュアルＡＤＣ２３２の出力は、アレイドライバ２１２に受信される。
【００７３】
図１２に示された実施形態回路において、刺激が列電極に印加され、そして電気的応答が行電極を介して測定される。他の実施形態においては、例えば、刺激が印加される、行または列の同じ電極から、電気的応答が測定できる。
【００７４】
図１３は、例えば図２の干渉変調器ディスプレイデバイスのように、選択された表示素子に刺激を与えることに使用される回路を介して、選択された表示素子の電気的応答の測定に使用され得る回路２５０の実施形態を示すブロック図である。回路２５０は、表示素子に印加される信号Voutを駆動するために使用される電流源トランジスタＮ２，Ｐ２からの電流をミラーするトランジスタＮ１，Ｐ１を有する。したがって、電流Ｉｏｕｔは、信号Voutを駆動するために使用される電流と実質的に等しい。そこで、信号Ｉｏｕｔの電気的応答を測定することが、干渉変調器のキャパシタンスのような、干渉変調器の動作特性の決定に使用されることができる。また、他の回路を使用することができる。図１３に示されている回路２５０は、電圧波形Ｖｏｕｔを供給するために、ドライバＩＣデザインまたは駆動構成を代替することが可能である。図１３の構成で示されている回路２５０は、電流コンベヤー回路で、および電流帰還増幅器で使用されることができるとともに、ディスプレイアレイ部に電気電圧刺激を印加することができ、電気センシングを目的として、異なるピン（Ｉｏｕｔ）に電流（応答）を同時に複製することができる。
【００７５】
表示素子のディスプレイアレイの異なる部分をセンシングする様々な方法がある。例えば、１つのテストでディスプレイアレイの全体を検知することを選択できる。他の実施形態では、ディスプレイの代表部分のみが検知されるように選択される。選択された行電極（または列電極）からのフィードバック信号は、図１２に示されているトランス−インピーダンス増幅器２２０に電気的に接続されることとしてもよい。この場合、列電極に信号を送るタイミング、および行電極に信号を送るタイミングは、個々の表示素子についてアレイドライバ２１２によって同期され、ピクセルまたはサブピクセル（例えば、赤、緑、青サブピクセル）は特定の時にモニタされることができる。また、一度に１つ以上の特定の行または列電極のモニタまたは測定を選択することができるとともに、アレイにおける選択部分がモニタされるまで他の行および列電極をモニタするように任意に切り換えることができる。最後に、個々の表示素子を測定するように選択することができるとともに、アレイにおける選択部分が測定されるまで他の表示素子をモニタまたは測定するように任意に切り換えることができる。
【００７６】
一つの実施形態において、１つ以上の選択された行または列電極は、残っていものがない間、前記刺激および／または検知回路に恒久的に接続されることとしてもよい。また、刺激または検知を目的として、ディスプレイエリアに意図的に追加（extra）電極を追加することも可能である。これらの他の電極は、ディスプレイエリアを見る人にとって可視であってもよく、可視でなくてもよい。最後に、他のオプションとして、刺激、駆動および／または検知回路が、スイッチまたは代替電子部品を介して、１つ以上の行または列電極に、接続または非接続することができる。
【００７７】
上記で説明されたシステムおよび方法の実施形態は、モノクロ、二色（bi-chrome）またはカラーディスプレイに適用されることができる。駆動電圧を印加することによる、および／または検知回路による、行および列電極の適当な選択によって様々な色のピクセルのグループを測定することができる。例えば、赤（Ｒ）、緑（Ｇ）および青（Ｂ）サブピクセルが異なる列ラインに配置されているＲＧＢレイアウトを、ディスプレイが使用する場合、個々のカラー領域は、「赤」列のみへ刺激を印加するとともに行において検知することを介して測定されることとしてもよい。あるいはまた、刺激は行に印加されることとしてもよいが、「赤」列のみで検知される。
【００７８】
本発明は、実施形態および実施例に基づいて説明されたが、本発明の趣旨から逸脱することなく、非常の多くの変形をすることができる、と理解されるべきである。したがって、本発明は、特許請求の範囲の記載のみによって限定される。
【符号の説明】
【００７９】
２００  システム
２０２  ディスプレイアレイ
２０４  デジタル／アナログ変換器（ＤＡＣ）
２０６  スイッチ・サブシステム
２０８  ＤＡＣ
２１０  スイッチ回路
２１２  アレイドライバ
２１４  ＤＡＣ
２１６  ＤＡＣ
２１８  ダイレクト・デジタル・シンセシス（ＤＤＳｌ）ブロック
２２０  トランス−インピーダンス増幅器
２２０ａ  抵抗
２２０ｂ  増幅器
２２２  第２のＤＤＳ（ＤＤＳ２）
２２４  乗算器
２２６  フィルタ
２２８  乗算器
２３０  フィルタ
２３２  デュアル・アナログ／デジタル変換器（ＡＤＣ）
２５０  回路
【図１】
0005526041.tif 000005
【図２】
0005526041.tif 000006
【図３】
0005526041.tif 000007
【図４】
0005526041.tif 000008
【図５Ａ】
0005526041.tif 000009
【図５Ｂ】
0005526041.tif 000010
【図６Ａ】
0005526041.tif 000011
【図６Ｂ】
0005526041.tif 000012
【図７Ａ】
0005526041.tif 000013
【図７Ｂ】
0005526041.tif 000014
【図７Ｃ】
0005526041.tif 000015
【図７Ｄ】
0005526041.tif 000016
【図７Ｅ】
0005526041.tif 000017
【図８Ａ】
0005526041.tif 000018
【図８Ｂ】
0005526041.tif 000019
【図８Ｃ】
0005526041.tif 000020
【図８Ｄ】
0005526041.tif 000021
【図９】
0005526041.tif 000022
【図１０】
0005526041.tif 000023
【図１１】
0005526041.tif 000024
【図１２】
0005526041.tif 000025
【図１３】
0005526041.tif 000026