(57)【特許請求の範囲】
【請求項１】
半透過型液晶表示装置用表示板であって、
基板と、
前記基板上に形成されている透明電極と、
前記透明電極上に形成されている反射電極と
を備え、前記反射電極は非晶質シリコン下部膜と金属上部膜を有することを特徴とする表示板。
【請求項２】
前記金属上部膜はアルミニウム、銀、クロムまたはその合金を含むことを特徴とする請求項１に記載の表示板。
【請求項３】
前記金属上部膜は単一層であることを特徴とする請求項２に記載の表示板。
【請求項４】
前記非晶質シリコン下部膜は導電性不純物を含むことを特徴とする請求項２に記載の表示板。
【請求項５】
前記基板上に形成されているソース電極及びドレイン電極を含む薄膜トランジスタと、
前記ソース電極に接続されているデータ線と、
前記データ線上に形成されている保護膜と、をさらに有し、
前記透明電極は前記ドレイン電極と接続されて保護膜上に形成されていることを特徴とする請求項２に記載の表示板。
【請求項６】
前記保護膜は有機物を含み、前記保護膜の表面には凹凸が形成されていることを特徴とする請求項５に記載の表示板。
【請求項７】
前記反射電極は前記凹凸に沿って折れ曲がっていることを特徴とする請求項６に記載の表示板。
【請求項８】
半透過型液晶表示装置の薄膜トランジスタ表示板を製造する方法であって、
基板上に透明電極を形成するステップと、
前記透明電極上に非晶質半導体層を積層するステップと、
前記非晶質半導体層上に金属層を積層するステップと、
前記金属層をエッチングして上部反射電極を形成するステップと、
前記上部反射電極で覆われない非晶質半導体層部分を除去して下部反射電極を形成するステップと
を含むことを特徴とする薄膜トランジスタ表示板の製造方法。
【請求項９】
前記上部反射電極はアルミニウム、銀、クロムまたはその合金を含むことを特徴とする請求項８に記載の薄膜トランジスタ表示板の製造方法。
【請求項１０】
前記非晶質半導体層は非晶質シリコンを有することを特徴とする請求項８に記載の薄膜トランジスタ表示板の製造方法。
【請求項１１】
前記非晶質シリコンは導電性不純物を含有することを特徴とする請求項１０に記載の薄膜トランジスタ表示板の製造方法。
【請求項１２】
前記金属層は単一層であることを特徴とする請求項８に記載の薄膜トランジスタ表示板の製造方法。
【請求項１３】
前記金属層積層ステップ後に、前記基板を熱処理するステップをさらに含むことを特徴とする請求項８に記載の薄膜トランジスタ表示板の製造方法。
【請求項１４】
前記熱処理は２００℃〜３００℃で行われることを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。
【請求項１５】
前記透明電極の下に薄膜トランジスタを形成するステップと、
前記薄膜トランジスタと前記透明電極の間に保護膜を形成するステップと
をさらに含むことを特徴とする請求項８に記載の薄膜トランジスタ表示板の製造方法。
【請求項１６】
前記保護膜の表面に凹凸を形成して前記反射電極が折れ曲がるようにするステップをさらに含み、前記保護膜は有機物を含むことを特徴とする請求項１５に記載の薄膜トランジスタ表示板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示板及び薄膜トランジスタ表示板の製造方法に関する。
【背景技術】
【０００２】
一般に、薄膜トランジスタ（ＴＦＴ）は、液晶表示装置や有機発光表示装置などの平板表示装置において各画素を独立的に駆動するためのスイッチング素子として用いられる。薄膜トランジスタを備える薄膜トランジスタ表示板は、薄膜トランジスタとこれに接続されている画素電極の他にも、薄膜トランジスタに走査信号を伝達する走査信号線（またはゲート線）とデータ信号を伝達するデータ線などを備える。
【０００３】
薄膜トランジスタは、ゲート線に接続されているゲート電極と、データ線に接続されているソース電極と、画素電極に接続されているドレイン電極及び絶縁膜を介在してゲート電極と対向する半導体層などからなり、ゲート線からの走査信号に従ってデータ線からのデータ信号を画素電極に伝達する。この時、薄膜トランジスタの半導体層は、多結晶シリコンまたは非晶質シリコンからなる。
【０００４】
多結晶シリコンは、非晶質シリコンに比べて電子移動度が大きいため、多結晶シリコン薄膜トランジスタを用いれば高速駆動が可能である。また、薄膜トランジスタ表示板を駆動するための駆動回路を別途の集積回路チップ状に付着せず、薄膜トランジスタの形態に基板上に形成することができる。
【０００５】
このような多結晶シリコンを用いた薄膜の電気的特性は、結晶粒の大きさ及び均一性に大きな影響を受ける。即ち、粒子の大きさ及び均一性が増加することによって電界効果移動度が増加する。そのため、粒子を大きくしながら均一な多結晶シリコンを形成する方法に関心が高まっている。
【０００６】
多結晶シリコンを形成する方法には、ＥＬＡ（eximer laser anneal）、炉熱処理（chamber anneal）などがあり、近年は、レーザでケイ素結晶の側面成長を誘導し多結晶シリコンを製造するＳＬＳ（sequential lateral solidification）技術が提案された。
【０００７】
ＳＬＳ結晶化方式は、ＥＬＡ方式に比べて結晶粒の大きさの大きくて電界効果移動度が優れている。しかし、ＳＬＳ結晶化方式によって成長した多結晶シリコンの表面には突起が形成されることがあり、突起は、多結晶シリコンとその上の金属配線の接触抵抗を大きくすることがある。
【０００８】
これを改善するために、多くの企業では突起の形成を抑えるための開発を進めているが、多結晶シリコンとその上の金属配線の接触抵抗は１０Ω以上の値を有し、ＳＬＳ結晶化方式によって形成された多結晶シリコン薄膜トランジスタは、ＥＬＡ方式で形成された多結晶シリコン薄膜トランジスタに比べてそのしきい電圧値の分布が大きく改善されない。これは、薄膜トランジスタの特性を低下させ、製品の信頼性を低下させることがある。
【０００９】
また、ゲート線及びゲート電極はアルミニウムなどの低抵抗金属で形成されるが、これらは側面傾斜角、つまりテーパ構造が多様でないので他の金属と接触抵抗が大きくなることがある。その結果、薄膜トランジスタの特性が低下することがある。
【００１０】
一方、薄膜トランジスタを備える液晶表示装置（ＬＣＤ）は、現在最も広く使用されている平板表示装置の一つであって、電極が備えられている二枚の基板と、その間に挿入されている液晶層とからなり、電極に印加される電圧を調節して液晶層の液晶分子を再配列することによって液晶層を通過する光の透過率を調節する表示装置である。この時、光の透過率は、液晶層を通過するときに液晶物質の光学的特性によって生ずる位相遅延（phase retardation）によって決定され、このような位相遅延は、液晶物質の屈折率異方性と両基板との間の間隔を調節して決定する。
【００１１】
液晶表示装置の中でも現在主に用いられるものは、両基板に電極が各々備えられており、電極に印加される電圧をスイッチングする薄膜トランジスタ（ＴＦＴ）を備える液晶表示装置であり、薄膜トランジスタは、両基板の一方に形成されるのが一般的である。
【００１２】
このような液晶表示装置は、人工光源であるバックライトランプによって発光した光を液晶層に透過させて画像を表示する透過型と、自然光などの外部光を液晶表示装置の反射電極で液晶層に反射させて画像を表示する反射型に分けられ、近年は、反射モードと透過モードの両方で動作する半透過モードが開発されている。
【００１３】
半透過液晶表示装置の画素は、透過領域と反射領域に区分される。透過領域は反射電極がない領域であり、反射領域は反射電極が存在する領域である。
このような反射電極は、保護膜上に形成された透明電極上に形成される。従来の反射電極は、不透明で反射性があるアルミニウム、銀、クロムまたはその合金などからなる。また、反射電極は、モリブデンまたはモリブデン合金、クロム、チタニウムまたはタンタルなどからなる下部層をさらに有する構造に形成されることもできる。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、反射電極が有する上部層と下部層との間の接触抵抗が大きく、下部層として用いるモリブデン系の物質は、反射電極形成のための乾式エッチング工程に対する選択性が劣る。これによって、半透過型液晶表示装置の性能が低下することがある。
また、単一膜構造のアルミニウム系物質の反射電極を形成する場合、反射電極下部に形成された透明電極と反応し、反射電極が腐食する問題が生じることもある。
本発明の目的は、薄膜トランジスタの特性及び表示装置の性能を向上させることである。
【課題を解決するための手段】
【００１５】
本発明による表示板は、半透過型液晶表示装置用表示板であって、基板と、前記基板上に形成されている透明電極と、前記透明電極上に形成されている反射電極とを備え、前記反射電極は非晶質シリコン下部膜と金属上部膜を有する。
【００１６】
前記金属上部膜はアルミニウム、銀、クロムまたはその合金を含むことができる。
前記金属上部膜は単一層でありうる。
前記非晶質シリコン下部膜は導電性不純物を含むことができる。
前記薄膜トランジスタ表示板は、基板上に形成されているソース電極及びドレイン電極を含む薄膜トランジスタと、前記ソース電極に接続されているデータ線と、前記データ線上に形成されている保護膜と、をさらに有し、前記透明電極は前記ドレイン電極と接続されて保護膜上に形成されていることができる。
前記保護膜は有機物を含み、前記保護膜の表面には凹凸が形成されていることができる。
前記反射電極は前記凹凸に沿って折れ曲がっていることができる。
【００１７】
本発明はまた、薄膜トランジスタ表示板の製造方法を提供する。
前記薄膜トランジスタ表示板の製造方法は、半透過型液晶表示装置の薄膜トランジスタ表示板を製造する方法であって、基板上に透明電極を形成するステップと、前記透明電極上に非晶質半導体層を積層するステップと、前記非晶質半導体層上に金属層を積層するステップと、前記金属層をエッチングして上部反射電極を形成するステップと、前記上部反射電極で覆われない非晶質半導体層部分を除去して下部反射電極を形成するステップと
を含む。
【００１８】
前記上部反射電極はアルミニウム、銀、クロムまたはその合金を含むことができる。
前記非晶質半導体層は非晶質シリコンを有することができる。
前記非晶質シリコンは導電性不純物を含有することができる。
前記金属層は単一層でありうる。
前記金属層積層ステップ後に、前記基板を熱処理するステップをさらに含むことができる。
前記熱処理は２００℃〜３００℃で行われることができる。
前記薄膜トランジスタ表示板の製造方法は、前記透明電極の下に薄膜トランジスタを形成するステップと、前記薄膜トランジスタと前記透明電極の間に保護膜を形成するステップとをさらに含むことができる。
前記薄膜トランジスタ表示板の製造方法は、前記保護膜の表面に凹凸を形成して前記反射電極が折れ曲がるようにするステップをさらに含み、前記保護膜は有機物を含むことができる。
【発明の効果】
【００２３】
本発明による薄膜トランジスタ製造方法は、層間絶縁膜と金属膜の間及びゲート絶縁膜と金属膜の間に接着力が優れた非晶質シリコン膜を設けて側面傾斜を多様にし、基板を熱処理して金属膜と非晶質シリコン膜の間の接着力を向上させることで、接触抵抗を一層減少させることができる。その結果、薄膜トランジスタの特性及び信頼性を向上させることができる。
また、ゲート導電体及び保持電極線の予備下部膜を設け半導体に不純物イオンを高濃度に注入することによって、高濃度不純物領域、チャンネル領域及び低濃度不純物領域を同時に形成することができるので工程が単純化される。
また、本発明による半透過型液晶表示装置は、反射領域に形成されている透明電極と反射層の間に非晶質シリコンからなる非晶質層を形成し、基板を熱処理して反射層と非晶質層の間の接着力を向上させることで、接触抵抗を低減させることができる。
【発明を実施するための最良の形態】
【００２４】
以下、添付した図面を参照して、本発明の実施形態を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施形態に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な参照符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
図面を参照して本発明の実施形態に係る薄膜トランジスタ及び薄膜トランジスタ表示板の製造方法について説明する。
【００２５】
図１及び図２を参照して本発明の一実施形態に係る表示装置について詳細に説明する。
図１は、本発明の一実施形態による表示装置のブロック図であり、図２は本発明の一実施形態による表示装置の一例である液晶表示装置の一つの画素に対する等価回路図である。
図１に示すように、本発明の一実施形態による表示装置は、表示板部３００及びこれに接続されたゲート駆動部４００、データ駆動部５００、データ駆動部５００に接続された階調電圧（階調信号）生成部８００、並びにこれらを制御する信号制御部６００を備える。
【００２６】
図１に示すように、表示板部３００は等価回路的に見れば、複数の表示信号線G１-Gn、D１-Dmと、これに接続されほぼ行列状に配列されており、表示領域DAをなす複数の画素PXとを有する。
図２のように、液晶表示装置の表示板部３００は、下部及び上部表示板１００、２００とその間の液晶層３とを有する。有機発光表示装置の場合、表示板部３００が一つの表示板のみを有することができる。
【００２７】
表示信号線G１-Gn、D１-Dmは、ゲート信号（走査信号とも言う。）を伝達する複数のゲート線G１-Gnとデータ信号を伝達するデータ線D１-Dmを有する。ゲート線G１-Gnはほぼ行方向に延び互いにほぼ平行であり、データ線D１-Dmはほぼ列方向に延び互いにほぼ平行である。
各画素PXは、薄膜トランジスタなど、少なくとも一つのスイッチング素子（図示せず）と少なくとも一つのキャパシタ（図示せず）とを有する。
【００２８】
図２に示すように、液晶表示装置の各画素PXは、例えばi番目ゲート線Giとj番目データ線Djで画定される画素は、表示信号線Gi、Djに接続されたスイッチング素子Qと、これに接続された液晶キャパシタCLC及びストレージキャパシタCSTとを有する。表示信号線Gi、Djは下部表示板１００に配置されており、ストレージキャパシタCSTは必要に応じて省略することができる。
【００２９】
多結晶シリコン薄膜トランジスタなどのスイッチング素子Qは、下部表示板１００に備えられており、各々ゲート線G１-Gnに接続されている制御端子、データ線D１-Dmに接続されている入力端子、並びに液晶キャパシタCLC及びストレージキャパシタCSTに接続されている出力端子を有する三端子素子である。
【００３０】
液晶キャパシタCLCは、下部表示板１００の画素電極１９１と上部表示板２００の共通電極２７０を二つの端子とし、二つの電極１９１、２７０の間の液晶層３は誘電体として機能する。画素電極１９１はスイッチング素子Qに接続されており、共通電極２７０は上部表示板２００の前面に形成され共通電圧Vcomの印加を受ける。図２とは異なって、共通電極２７０が下部表示板１００に備えられる場合もあり、その場合には二つの電極１９１、２７０をいずれも線形または棒形に形成することができる。
【００３１】
ストレージキャパシタCSTは、液晶キャパシタCLCを補助する保持キャパシタであって、下部表示板１００に備えられた別個の信号線（図示せず）と画素電極１９１が重畳してなり、この別個の信号線には共通電圧Vcomなどの定められた電圧が印加される。しかし、ストレージキャパシタCSTは、画素電極１９１が絶縁体を媒介としてすぐ上の前段ゲート線（すなわち、前の行であるゲート線）と重畳して構成されることができる。
【００３２】
色表示を実現するため、各画素PXが複数の基本色（primary color）一つを固有に表示したり（空間分割）、複数の基本色を交互に表示する（時間分割）ことにより、基本色の空間的、時間的な作用で所望の色相を表示する。基本色の例としては赤色、緑色及び青色を含む三原色がある。
【００３３】
図２は、各画素PXが上部表示板２００において画素電極１９１と対向する対応する領域に基本色の一色を示すカラーフィルタ２３０を備えた空間分割の例を示している。これとは異なって、カラーフィルタ２３０は、下部表示板１００の画素電極１９１の上または下に形成することもできる。
表示板部３００の二つの表示板１００、２００の少なくとも一つの外側面には、光を偏光させる一つ以上の偏光子（図示せず）が付着されている。
【００３４】
有機発光表示装置の各画素PXは、表示信号線G１-Gn、D１-Dmに接続されたスイッチングトランジスタ（図示せず）、これに接続された駆動トランジスタ（図示せず）及びストレージキャパシタ（図示せず）、並びに発光ダイオード（ＯＬＥＤ）（図示せず）を有することができる。発光ダイオードは、アノード電極（図示せず）とカソード電極（図示せず）及びその間の有機発光部材（図示せず）を有する。
【００３５】
図１を再び参照すれば、階調電圧生成部８００は画素PXの透過率に関連する複数の階調信号を生成する。液晶表示装置用の階調電圧生成部８００の場合には、共通電圧Vcomに対してプラスの値とマイナスの値をそれぞれ有する二組の階調電圧を生成する。
【００３６】
ゲート駆動部４００は、表示板部３００のゲート線G１-Gnに接続され、ゲートオン電圧Von及びゲートオフ電圧Voffと各々同一な二つの値を有するゲート信号をゲート線G１-Gnに印加する。ゲート駆動部４００は、表示板部３００に集積されており、複数の駆動回路（図示せず）を有する。ゲート駆動部４００を構成するそれぞれの駆動回路は、一つのゲート線G１-Gnに接続され、複数のN型、P型、相補型多結晶シリコン薄膜トランジスタを有する。
しかし、ゲート駆動部４００を集積回路（ＩＣ）チップの形態に表示板部３００上に装着したり、可撓性印刷回路（ＦＰＣ）フィルム上に装着できる。後者の場合には、可撓性印刷回路フィルムが表示板部３００上に付着される。
【００３７】
データ駆動部５００は、表示板部３００のデータ線D１-Dmに接続されており、階調電圧生成部８００からの階調電圧を選択してデータ電圧としてデータ線D１-Dmに印加する。また、データ駆動部５００は表示板部３００に集積されたり、一つ以上の集積回路チップ状に表示板部３００上に装着されたり、表示板部３００上に付着された可撓性印刷回路フィルム上に装着されることができる。
【００３８】
駆動部４００、５００またはこれらが装着されている可撓性印刷回路フィルムは、表示板部３００において、表示領域DAの外側方向に位置した周辺領域に配置される。
信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などを制御し、印刷回路基板（ＰＣＢ）などに装着されることができる。
【００３９】
既に説明したように、このような表示装置では多結晶シリコン薄膜トランジスタが用いられ、多結晶シリコン薄膜トランジスタでは多結晶シリコンと信号線の接触構造が重要である。このような接触構造の一例について、図３を参照して詳細に説明する。
【００４０】
図３は、本発明の一実施形態による多層薄膜の断面図であって、多結晶半導体膜と配線の接触構造を示した図である。ここで多層薄膜とは、互いに異なる層にある複数の薄膜を意味し、これらは導体、半導体または絶縁体などで形成することができる。
【００４１】
透明なガラスまたはプラスチックなどで形成された基板４１上に多結晶シリコン膜４２が形成されている。多結晶シリコン膜４２の表面には、非晶質シリコンから多結晶シリコンに変換する過程で生じる突起が存在し得、多結晶シリコン膜４２には、不純物イオンが注入されていることがある。
多結晶半導体４２上には、多結晶シリコン膜４２の表面を露出させるコンタクトホール４４を有する絶縁膜４３が形成されている。
【００４２】
絶縁膜４３上には、非晶質シリコン膜４５と導電膜４６の二重膜構造を有する配線が形成されている。
非晶質シリコン膜４５は、コンタクトホール４４を介して露出した多結晶シリコン膜４２と接触している。非晶質シリコン膜４５は多結晶シリコン膜４２と接着力が良いので、多結晶シリコン膜４２に突起があっても接触する面積が広い。そのため、非晶質シリコン膜４５と多結晶シリコン膜４２の間の接触抵抗が小さい。また、非晶質シリコン膜４５の上面は、突起がある多結晶シリコン膜４２の粗い表面より滑らかである。
【００４３】
導電膜４６は、非晶質シリコン膜４５上に配置し、アルミニウム系の金属で形成された単一膜構造を有するのが良い。導電膜４６は、非晶質シリコン膜４５と実質的に同一な平面形状を有する。
既に上述したように、非晶質シリコン膜４５の表面が多結晶シリコン膜４２の表面より滑らかであるので、多結晶シリコン膜４２と接触するときより非晶質シリコン膜４５と接触する方が接触抵抗が小さい。
【００４４】
また、非晶質シリコン膜４５の上面付近に熱処理などによって導電膜４６の金属原子が浸透することもあり、これによって非晶質シリコン膜４５と導電膜４６の接触抵抗がより小さくなることがある。
このように、非晶質シリコン膜４５と半導体４２の間の接触抵抗が小さく、導電膜４６と非晶質シリコン膜４５の接触抵抗も小さいので、多結晶シリコン膜４２と導電膜４６の間の接触抵抗も小さくなることができる。その結果、多結晶シリコン膜４２と配線４５、４６の間の接触抵抗が極めて小さい。
【００４５】
従って、薄膜トランジスタなどのチャネルをなす多結晶シリコン膜と薄膜トランジスタから信号を受けたり、薄膜トランジスタに信号を伝達する金属配線の間に上述したような非晶質シリコン膜を形成すれば、多結晶シリコン膜と金属配線の間の接触抵抗を大きく低減させることができる。また、非晶質シリコン膜自体も金属配線と共に信号を伝達する配線としての役割を充分に果たすことができる。
【００４６】
次に、図４〜図７を参照して図３に示す薄膜トランジスタ表示板の一例について詳細に説明する。
図４及び図６は、本発明の一実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図５及び図７は、図４及び図６の薄膜トランジスタ表示板をV-V’、VII-VII’線に沿って切断した断面図である。
ここで画素（PX）の薄膜トランジスタはN型であり、ゲート駆動部４００の薄膜トランジスタはP型と仮定する。
【００４７】
透明なガラスまたはプラスチックなどからなる絶縁基板１１０上に、窒化ケイ素（SiNx）または酸化ケイ素（SiO２）からなる遮断膜（blocking film）１１１が形成されている。遮断膜１１１は複層構造を有することもできる。
遮断膜１１１上には、多結晶シリコンなどからなる複数の画素部島状半導体１５１a及び駆動部島状半導体１５１bが形成されている。画素部島状半導体１５１a及び駆動部島状半導体１５１bの表面には、非晶質シリコンから多結晶シリコンに変換する過程で生じた突起が存在し得る。
【００４８】
各々の半導体１５１a、１５１bは、導電性不純物を含有する不純物領域と導電性不純物を殆ど含有しない真性領域とを有し、不純物領域には不純物濃度が高い高濃度領域と不純物濃度が低い低濃度領域がある。
【００４９】
画素部半導体１５１aの真性領域はチャンネル領域１５４aを有し、高濃度不純物領域はチャンネル領域１５４aを中心に順次に分離されているソース領域１５３a、中間領域１５６a及びドレイン領域１５５aを有し、低濃度不純物領域１５２は真性領域１５４a、１５７と高濃度不純物領域１５３a、１５５a、１５６aとの間に配置されてその幅が狭い。特に、ソース領域１５３aとチャンネル領域１５４aとの間及びドレイン領域１５５aとチャンネル領域１５４aとの間に配置された低濃度不純物領域１５２は、低濃度ドーピングドレイン領域（LDD region）と称する。低濃度ドーピング領域１５２は、薄膜トランジスタの漏洩電流やパンチスルー現象が生ずるのを防ぎ、不純物が含有されていないオフセット領域に代替することができ、このような低濃度ドーピングドレイン領域は省略可能である。
【００５０】
駆動部半導体１５１bの真性領域はチャネル領域１５４bを有し、高濃度不純物領域はソース領域１５３bとドレイン領域１５５bを有する。
ここで、P型導電性不純物としてはホウ素（B）、ガリウム（Ga）などが挙げられ、N型不純物としてはリン（P）、ヒ素（As）などが挙げられる。
【００５１】
半導体１５１a、１５１b及び遮断膜１１１上には、窒化ケイ素または酸化ケイ素などで形成されたゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上には、ゲート電極１２４aを有する複数のゲート線１２１と複数の制御電極１２４bを有するゲート導電体と複数の保持電極線１３１が形成されている。
【００５２】
ゲート線１２１はゲート信号を伝達し主に横方向に延びている。ゲート電極１２４aは、ゲート線１２１から下方に延びて画素部半導体１５１bと交差するが、チャネル領域１５４aと重畳する。各ゲート線１２１は、他の層または外部駆動回路との接続のため面積が広い端部を有することができる。ゲート信号を生成するゲート駆動回路（図示せず）が基板１１０上に集積されている場合には、ゲート線１２１が延びてゲート駆動回路と直接接続されることができる。
【００５３】
制御電極１２４bは、ゲート線１２１と分離されており、駆動部半導体１５１bのチャネル領域１５４bと重畳し、制御信号を印加する他の信号線（図示せず）と接続されている。
保持電極線１３１は共通電極（図示せず）に印加される共通電圧など所定電圧の印加を受け、上方に拡張され面積が広い拡張部１３７と上方に長く延びた縦部１３３を有する。
【００５４】
ゲート導電体１２１、１２４b及び保持電極線１３１は、アルミニウム（Al）やアルミニウム合金などのアルミニウム系金属、銀（Ag）や銀合金などの銀系金属、銅（Cu）や銅合金などの銅系金属、モリブデン（Mo）やタンタル（Ta）、チタニウム（Ti）、タングステン（W）などからなることができる。しかし、ゲート線１２１、保持電極線１３１及び制御電極１２４bは、物理的性質が異なる二つの導電膜（図示せず）を含む多層膜構造を有することもできる。前記導電膜の一つは、ゲート線１２１、保持電極線１３１及び制御電極１２４bの信号遅延や電圧降下を減らすことができるように低い抵抗特性の金属、例えばアルミニウム系金属、銀系金属、銅系金属からなることができる。もう一つの導電膜は、他の物質、特にＩＴＯ（indium tin oxide）及びＩＺＯ（indium zinc oxide）との接触特性が優れた物質、たとえば、モリブデン系金属、クロム、タンタル、またはチタニウムなどからなることができる。このような組み合わせの良い例として、クロム下部膜とアルミニウム（合金）上部膜、及びアルミニウム（合金）下部膜とモリブデン（合金）上部膜がある。しかし、ゲート線１２１はその他にも様々な金属と導電体で形成することができる。
【００５５】
ゲート導電体１２１、１２４b及び保持電極線１３１の側面は、基板１１０面に対し３０°〜８０°程度の傾斜角で傾斜していることが好ましい。
ゲート導電体１２１、１２４b及び保持電極線１３１上には、層間絶縁膜１６０が形成されている。層間絶縁膜１６０は、窒化ケイ素や酸化ケイ素などの無機絶縁物、有機絶縁物、低誘電率絶縁物などで形成される。有機絶縁物と低誘電率絶縁物の誘電常数は４.０以下であることが好ましく、低誘電率絶縁物の例としては、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるa-Si:C:O、a-Si:O:Fなどが挙げられる。有機絶縁物のうち感光性を有するもので層間絶縁膜１６０を形成することもでき、層間絶縁膜１６０の表面は平坦化することができる。
【００５６】
層間絶縁膜１６０とゲート絶縁膜１４０には、ソース及びドレイン領域１５３a、１５３b、１５５a、１５５bを露出させる複数のコンタクトホール１６３、１６５、１６６、１６７が形成されている。
層間絶縁膜１６０上には、複数のデータ線１７１、複数のドレイン電極１７５a、複数の入力電極１７３b及び複数の出力電極１７５bを有する複数のデータ導電体が形成されている。
【００５７】
データ線１７１はデータ信号を伝達し、主に縦方向に延びてゲート線１２１と交差する。各データ線１７１は、コンタクトホール１６３を介してソース領域１５３aと接続されているソース電極１７３aを有し、他の層または外部の駆動回路と接続するために面積が広い端部を有することができる。データ信号を生成するデータ駆動回路（図示せず）が基板１１０上に集積される場合には、データ線１７１がデータ駆動回路に直接接続される。
【００５８】
ドレイン電極１７５aは、ソース電極１７３aと離れ、コンタクトホール１６５を介してドレイン領域１５５aと接続されており、保持電極線１３１の拡張部１３７及び縦部１３３と各々重畳する拡張部１７７及び縦部１７６を有する。ドレイン電極１７５の縦部１７６とデータ線１７１の対向する境界線の間に保持電極線１３１の縦部１３３が配置され、これらの間の信号干渉を防ぐ。
入力電極１７３bと出力電極１７５bは制御電極１２４bを中心に互いに離れており、他の信号線（図示せず）と接続され得る。
【００５９】
ゲート導電体１２１、１２１bと同様に、データ導電体１７１、１７２、１７５a、１７５bも、その側面が基板１１０面に対し３０°〜８０°程度の傾斜角で傾斜していることが好ましい。ゲート導電体１２１、１２４b及び保持電極線１３１上には、層間絶縁膜１６０が形成されている。層間絶縁膜１６０は、窒化ケイ素や酸化ケイ素などの無機絶縁物、有機絶縁物、低誘電率絶縁物などで形成することができる。有機絶縁物と低誘電率絶縁物の誘電常数は４.０以下であることが好ましく、低誘電率絶縁物の例として、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるa-Si:C:O、a-Si:O:Fなどが挙げられる。有機絶縁物のうち感光性を有するもので層間絶縁膜１６０を形成することができ、層間絶縁膜１６０の表面は平坦化することができる。
【００６０】
層間絶縁膜１６０とゲート絶縁膜１４０には、ソース及びドレイン領域１５３a、１５３b、１５５a、１５５bを露出させる複数のコンタクトホール１６３、１６５、１６６、１６７が形成されている。
層間絶縁膜１６０上には、複数のデータ線１７１、複数のドレイン電極１７５a、複数の入力電極１７３b及び複数の出力電極１７５bを有する複数のデータ導電体が形成されている。
【００６１】
データ導電体１７１、１７３b、１７５a、１７５bは、下部膜及び上部膜を有する。下部膜は非晶質シリコン（a-Si）で形成され、非晶質シリコンは導電性不純物を含むことができ、上部膜はアルミニウム-アルミニウム合金（AlNd）のようなアルミニウム系金属で形成することができる。ここで、下部膜の厚さは５００A〜１,０００Aであることが好ましい。
【００６２】
データ線１７１は、データ信号を伝達し、主に縦方向に延びてゲート線１２１と交差する。各データ線１７１は、コンタクトホール１６３を介してソース領域１５３aと接続されているソース電極１７３aを有し、他の層または外部の駆動回路と接続するため面積が広い端部を有することができる。データ信号を生成するデータ駆動回路（図示せず）が基板１１０上に集積される場合には、データ線１７１がデータ駆動回路に直接接続される。
【００６３】
ドレイン電極１７５aは、ソース電極１７３aと離れ、コンタクトホール１６５を介してドレイン領域１５５aと接続されており、保持電極線１３１の拡張部１３７及び縦部１３３と各々重畳する拡張部１７７及び縦部１７６を有する。ドレイン電極１７５の縦部１７６とデータ線１７１の対向する境界線の間に保持電極線１３１の縦部１３３が配置され、これらの間の信号干渉を防ぐ。入力電極１７３bと出力電極１７５bは、制御電極１２４bを中心に互いに分離され、他の信号線（図示せず）と接続されることができる。
【００６４】
このようなデータ導電体１７１、１７３b、１７５a、１７５bの下部膜は、コンタクトホール１６３、１６５、１６６、１６７を介してソース領域１５３a、１５３b、ドレイン領域１５５a、１５５bと接触し、その表面は平坦である。このような下部膜は、半導体１５１a、１５１bと接着力が良いので、半導体１５３a、１５５a、１５３b、１５５bに突起があっても接触する面積が広い。そのため、データ導電体１７１、１７３b、１７５a、１７５bの下部膜と接触する半導体１５３a、１５５a、１５３b、１５５b間の抵抗が小さい。また、下部膜の表面は突起がある半導体１５３a、１５５a、１５３b、１５５bの粗い表面より滑らかである。
【００６５】
従って、データ導電体１７１、１７３b、１７５a、１７５bの下部膜の表面が半導体１５３a、１５５a、１５３b、１５５bの表面より滑らかであるため、半導体１５３a、１５５a、１５３b、１５５bとデータ導電体１７１、１７３b、１７５a、１７５bの上部膜が直接接触するときより下部膜と接触する方が接触抵抗が小さい。
このように、データ導電体１７１、１７３b、１７５a、１７５bの下部膜と半導体１５３a、１５５a、１５３b、１５５bの間の接触抵抗が小さく、データ導電体１７１、１７３b、１７５a、１７５bの上部膜と下部膜の接触抵抗も小さいので、データ導電体１７１、１７３b、１７５a、１７５b間の接触抵抗も小さくなることができる。
【００６６】
一方、接触部材１７０a、１７０b、１７２a、１７２b内には、データ導電体１７１、１７３b、１７５a、１７５bのアルミニウム粒子が拡散していることがあり、このようなアルミニウム粒子は、接触部材１７０a、１７０b、１７２a、１７２bの抵抗を低くする。
【００６７】
図４〜図７においては、データ導電体１７１、１７３b、１７５a、１７５bに対し、下部膜はp、上部膜はqを図面符号として付して示す。
ゲート導電体１２１、１２１bと同様に、データ導電体１７１、１７２、１７５a、１７５bも、その側面が基板１１０面に対し３０°〜８０°程度の傾斜角で傾斜していることが好ましい。
【００６８】
データ導電体１７１、１７３b、１７５a、１７５b及び層間絶縁膜１６０上には、下部保護膜１８０p及び上部保護膜１８０qを有する保護膜１８０が形成されている。下部保護膜１８０pは窒化ケイ素または酸化ケイ素など無機絶縁物で形成され、上部保護膜１８０qは平坦化特性が優れた有機物などで形成される。上部保護膜１８０qは、感光性を有することができ、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるa-Si:C:O、a-Si:O:Fなど誘電常数４.０以下の低誘電率絶縁物質からなることもできる。
【００６９】
保護膜１８０には、ドレイン電極１７５aの拡張部１７７を露出させる複数のコンタクトホール１８５が形成されている。また、保護膜１８０にはデータ線１７１の端部を露出させる複数のコンタクトホール（図示せず）が形成されることができ、保護膜１８０と層間絶縁膜１６０には、ゲート線１２１の端部を露出させる複数のコンタクトホール（図示せず）が形成されることができる。このような保護膜１８０は駆動部において省略可能である。
【００７０】
保護膜１８０上には、複数の画素電極１９１が形成されている。画素電極１９１はコンタクトホール１８５を介してドレイン電極１７５aと物理的・電気的に接続されており、ＩＴＯまたはＩＺＯなどの透明な導電物質やアルミニウム、銀、クロムまたはその合金などの反射性金属で形成される。
【００７１】
画素電極１９１はコンタクトホール１８５を介してドレイン領域１５５aに接続された接触部材１７２aと接触するドレイン電極１７５aと接続され、ドレイン領域１５５a及びドレイン電極１７５aからデータ電圧の印加を受ける。データ電圧が印加された画素電極１９１は、共通電圧の印加を受ける共通電極２７０と共に電場を生成することによって、二つの電極１９１、２７０間の液晶層３の液晶分子の方向を決定したり、二つの電極間の発光層（図示せず）に電流を流して発光させる。
【００７２】
図２を参照すれば、画素電極１９１と共通電極２７０は、液晶キャパシタ（CLC）を構成し、薄膜トランジスタ（Q）がターンオフされた後にも印加された電圧を保持し、ストレージキャパシタ（CST）は、画素電極１９１及びドレイン電極１７５aの一部及び保持領域１５７と拡張部１３７を始めとする保持電極線１３１の重畳により形成される。
保護膜１８０を低誘電率の有機物質で形成する場合、画素電極１９１をデータ線１７１及びゲート線１２１と重畳させて開口率を向上させることができる。
【００７３】
次に、図１及び図７に示す薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図８〜図２１を参照して詳細に説明する。
図８及び図９は、本発明の実施形態による図４〜図７に示す薄膜トランジスタ表示板を製造する中間工程における配置図であり、図１０は、図８及び図９の薄膜トランジスタ表示板をX-X’、X’-X”線に沿って切断し繋げた断面図であり、図１１及び図１２は、図８及び図９に続く工程における薄膜トランジスタ表示板の配置図であり、図１３は、図１１及び図１２の薄膜トランジスタ表示板をXIII-XIII’、XIII’-XIII”線に沿って切断し繋げた断面図であり、図１４及び図１５は、図１０及び図１１に続く工程における薄膜トランジスタ表示板の配置図であり、図１６は、図１４及び図１５の薄膜トランジスタ表示板をXVI-XVI’、XVI’-XVI”線に沿って切断し繋げた断面図であり、図１７は、図１６に続く工程における薄膜トランジスタ表示板をXVI-XVI’、XVI’-XVI”線に沿って切断し繋げた断面図であり、図１８は、図１７に続く工程における薄膜トランジスタ表示板をXVI-XVI’、XVI’-XVI”線に沿って切断し繋げた断面図であり、図１９及び図２０は、図１４及び図１５に続く工程における薄膜トランジスタ表示板の配置図であり、図２１は、図１９及び図２０の薄膜トランジスタ表示板をXXI-XXI’、XXI’-XXI”線に沿って切断し繋げた断面図である。
【００７４】
まず、図８〜図１０に示すように、透明な絶縁基板１１０上に遮断膜１１１を形成した後、化学気相蒸着（ＣＶＤ）、スパッタリングなどの方法で非晶質シリコンからなる半導体膜を形成する。次に、レーザ熱処理、炉熱処理または順次側面結晶化（ＳＬＳ）法で半導体膜を結晶化する。この時、半導体膜の表面には突起が形成されることができる。
その後、半導体膜をパターニングして複数の画素部及び駆動部島状半導体１５１a、１５１bを形成する。
【００７５】
次に、図１１〜図１３を参照すれば、半導体１５１a、１５１b上に化学気相蒸着法などでゲート絶縁膜１４０を形成し、その上にゲート電極１２４aを有する複数のゲート線１２１、拡張部１３７を有する複数の保持電極線１３１及び制御電極１２４bを形成する。
【００７６】
次に、図１４〜図１８に示すように、基板１１０全面に層間絶縁膜１６０を積層しフォトエッチングして、ソース及びドレイン領域１５３a、１５５a、１５３b、１５３bを各々露出させる複数のコンタクトホール１６３、１６５、１６６、１６７を形成する。
ここで、層間絶縁膜１６０は変形温度が２００℃〜３００℃であり、透過率が良い有機膜物質で形成される。
【００７７】
その後、コンタクトホール１６３、１６５、１６６、１６７を介して露出した半導体１５３a、１５５a、１５３b、１５５b部分と層間絶縁膜１６０の表面の不純物をプラズマ処理して除去する。
次に、非晶質シリコン（a-Si）で形成される接触補助層１７４及びアルミニウム-アルミニウム合金（AlNd）のようなアルミニウム系金属層１７８を順次に積層する。ここで、非晶質シリコンは面抵抗値が１０９Ω/平方以上であることができ、リンなどのn型不純物が高濃度にドーピングされていることができる。
【００７８】
接触補助層１７４は、半導体１５１a、１５１bと接着力が良いので半導体１５３a、１５５a、１５３b、１５５bに突起が存在しても接触する面積が広く、接触補助層１７４と半導体１５１a、１５１bの接触抵抗が小さい。そして、接触補助層１７４の露出する表面が平坦であるので、接触補助層１７４と金属層１７８の接触抵抗が小さくなる。この時、接触補助層１７４の厚さは５００A〜１，０００Aであることが好ましい。
【００７９】
次に、２００℃〜３００℃の熱処理工程を行う。この工程は、金属層１７８のアルミニウム原子を接触補助層１７４内部に拡散させる工程であって、半導体１５３a、１５５a、１５３b、１５５bと金属層１７８の接触力を向上させ、その結果、接触抵抗が一層低くなる。このようにして、結局、半導体１５３a、１５５a、１５３b、１５５bと金属層１７８の接触抵抗が一層減少する。
【００８０】
以下の表１は、それぞれ異なる厚さを有する非晶質シリコン（a-Si）またはn型不純物が高濃度に注入された非晶質シリコン（n+a-Si）と金属層１７８の熱処理後に、接触面の抵抗（Ω/平方）を、位置を異ならせて数回測定した値を示すものである。
【００８１】
【表１】
0005392971.tif 000002
【００８２】
表１に示すように、熱処理工程は、接触補助層１７４の抵抗値を１０４Ω/平方の水準に低下させ、金属層１７８と接触補助層１７４が接触する面抵抗値の分布をほぼ均一にする。
【００８３】
次に、金属層１７８上に感光膜７１、７２、７３、７４を形成し、これをマスクとして金属層１７８を湿式または乾式エッチングして、ソース電極１７３aを有する複数のデータ線１７３a、ドレイン電極１７５a、入力電極１７３b及び出力電極１７５bの上部膜を形成した後、感光膜７１、７２、７３、７４をマスクとして接触補助層１７４をエッチングすることによって、ソース電極１７３aを有する複数のデータ線１７３a、ドレイン電極１７５a、入力電極１７３b及び出力電極１７５bの下部膜を形成する。この時、感光膜７１、７２、７３、７４を除去し、データ線１７１、ドレイン電極１７５a、入力電極１７３b及び出力電極１７５bをマスクとすることができる。ここで、接触補助層１７４のエッチングは乾式エッチングで行うのが良い。
【００８４】
図１７及び図１８において、図面符号１７３ap、１７３aq、１７３bp、１７３bq、１７５ap、１７５aq、１７５bp、１７５bqは、各々ソース電極１７３a、データ線１７３a、ドレイン電極１７５a、入力電極１７３b及び出力電極１７５bのゲート電極１２４a、制御電極１２４b及び拡張部１３７の下部膜を示す。
【００８５】
次に、図１９〜図２１に示すように、無機物で形成された下部保護膜１８０pを化学気相蒸着などで積層し、感光性有機物で形成された上部保護膜１８０qを塗布する。次に、光マスク（図示せず）を介して上部保護膜１８０qに光を照射した後、現像して下部保護膜１８０pを露出させた後、乾式エッチング法で下部保護膜１８０pの露出した部分とその下のゲート絶縁膜１４０部分を除去して、画素部のドレイン電極１７５aを露出させる複数のコンタクトホール１８５を形成する。
【００８６】
最後に、図３及び図４に示すように、保護膜１８０上にＩＺＯ、ＩＴＯなどのような透明な導電物質でコンタクトホール１８５を介してドレイン電極１７５aと接続される複数の画素電極１９１を形成する。
【００８７】
次に、図２２〜図２５を参照して、本発明の他の実施形態による薄膜トランジスタ表示板について詳細に説明する。
図２２及び図２４は、本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図２３及び図２５は、図２２及び図２４の薄膜トランジスタ表示板を各々XXIII-XXIII’、XXV-XXV’線に沿って切断した断面図である。
【００８８】
図２２〜図２５のように、本実施形態による薄膜トランジスタ表示板の層状構造は、図４〜図７に示す薄膜トランジスタ表示板の層状構造とほぼ同一である。
即ち、基板１１０上に画素部島状半導体１５１a及び駆動部島状半導体１５１bが形成されており、その上にゲート絶縁膜１４０、ゲート電極１２４aを有する複数のゲート線１２１、制御電極１２４b及び保持電極線１３１が順次に形成されている。
【００８９】
ゲート絶縁膜１４０、ゲート線１２１、制御電極１２４b及び保持電極線１３１上に、複数のコンタクトホール１６３、１６５、１６６、１６７を有する層間絶縁膜１６０が形成されており、ゲート絶縁膜１４０、コンタクトホール１６３、１６５、１６６、１６７及び層間絶縁膜１６０上には、ソース電極１７３aを有するデータ線１７１、入力電極１７３b及び出力電極１７５bが形成されており、その上にはコンタクトホール１８５を有する保護膜１８０が形成されている。保護膜１８０上には画素電極１９１が形成されている。
【００９０】
しかし、図４〜図７の薄膜トランジスタ表示板と異なって、ゲート導電体１２１、１２４b及び保持電極線１３１は下部膜及び上部膜を有する。下部膜は非晶質シリコン（a-Si）で形成され、非晶質シリコンは導電性不純物を含むことができる。上部膜は、アルミニウム-アルミニウム合金（AlNd）のようなアルミニウム系金属及びモリブデン-タングステン（MoW）のようなモリブデン系金属で形成される。ゲート導電体１２１、１２４b及び保持電極線１３１は、アルミニウム（合金）またはモリブデン（合金）下部膜と非晶質シリコン上部膜の二重膜と非晶質シリコン下部膜とアルミニウム（合金）またはモリブデン（合金）中間膜及び非晶質シリコン上部膜の三重膜構造を有することもできる。
【００９１】
ゲート導電体１２１、１２４b及び保持電極線１３１の下部膜内には、上部膜のアルミニウムまたはモリブデン粒子が拡散していることもあり、これは下部膜と上部膜の間の接着力を向上させ、下部膜の抵抗を低くする。
【００９２】
図２２〜図２５において、ゲート電極１２４a、制御電極１２４b及び保持電極１３７に対し、下部膜はp、上部膜はqの図面符号を付して示す。
このようなゲート電極１２４a、制御電極１２４b及び保持電極１３７は、低濃度ドーピング領域１５２と重畳することができる。
【００９３】
以下、図２２〜図２５に示す薄膜トランジスタ表示板を本発明の他の実施形態による薄膜トランジスタ表示板の製造方法について、図２６〜図４２を参照して詳細に説明する。
【００９４】
図２６及び図２７は、本発明の実施形態による図２２〜図２５に示す薄膜トランジスタ表示板を製造する中間工程における配置図であり、図２８は、図２６及び図２７の薄膜トランジスタ表示板をXXVIII-XXVIII’、XXVIII’-XXVIII”線に沿って切断し繋げた断面図であり、図２９及び図３０は、図２６及び図２７に続く工程における薄膜トランジスタ表示板の配置図であり、図３１は、図２９及び図３０の薄膜トランジスタ表示板をXXXI-XXXI’、XXXI’-XXXI”線に沿って切断し繋げた断面図であり、図３２は、図３１に続く工程における薄膜トランジスタ表示板の断面図で、XXXII-XXXII’、XXXII’-XXXII”線に沿って切断し繋げた図であり、図３３は、図３２に続く工程における薄膜トランジスタ表示板の断面図で、XXXIII-XXXIII’、XXXIII’-XXXIII”線に沿って切断し繋げた図であり、図３４及び図３５は、図２９及び図３０に続く工程における薄膜トランジスタ表示板の配置図であり、図３６は、図３４及び図３５の薄膜トランジスタ表示板をXXXVI-XXXVI’、XXXVI’-XXXVI”線に沿って切断し繋げた断面図であり、図３７及び図３８は、図３４及び図３５に続く工程における薄膜トランジスタ表示板の配置図であり、図３９は、図３７及び図３８の薄膜トランジスタ表示板をXXXIX-XXXIX’、XXXIX’-XXXIX”線に沿って切断し繋げた断面図であり、図４０及び図４１は、図３７及び図３８に続く工程における薄膜トランジスタ表示板の配置図であり、図４２は、図４１及び図４２の薄膜トランジスタ表示板をXXXXII-XXXXII’、XXXXII’-XXXXII”線に沿って切断し繋げた断面図である。
【００９５】
まず、図２６〜図２８に示すように、基板１１０上に遮断膜１１１を形成し、その上に複数の画素部及び駆動部島状半導体１５１a、１５１bを形成する。
次に、図２９〜図３１に示すように、半導体１５１a、１５１b上にゲート絶縁膜１４０を形成し、その上に非晶質シリコン膜とアルミニウムまたはモリブデン系金属で形成された金属膜を順次に積層する。
ここで、非晶質シリコン膜は面抵抗値を１０９Ω/平方以上にすることができ、リンなどのn型不純物を高濃度にドーピングすることができる。
【００９６】
次に、２００℃〜３００℃の熱処理工程を行なう。この工程は、金属膜のアルミニウム及びモリブデン原子を非晶質シリコン膜内部に拡散させる工程であって、金属膜と非晶質シリコン膜の間の接着力を向上させ、その結果、接触抵抗が一層低くなる。また、熱処理工程は、非晶質シリコン膜の抵抗値を１０４Ω/平方の水準に低下させ、金属膜と非晶質シリコン膜が接触する面抵抗値の分布をほぼ均一にする。
その後、金属膜上に感光膜５０を形成する。
【００９７】
感光膜５０をエッチングマスクで金属膜を湿式エッチングして、ゲート電極１２４を有する複数のゲート線１２１の上部膜と保持電極拡張部１３７を有する複数の保持電極線１３１の上部膜を形成する一方、駆動部の上部膜１２０bqは残す。図３１において、図面符号１２４aq、１２４bq、１３７qは各々ゲート電極１２４a、制御電極１２４b及び保持電極線１３１の拡張部１３７の上部膜を示す。
この時、エッチング時間を十分に長くして金属膜が感光膜５０より過エッチングされるようにすれば、ゲート線１２１及び保持電極線１３１の幅が感光膜５０より狭くなる。
【００９８】
次に、感光膜５０をマスクとして非晶質シリコン膜をエッチングしてゲート線１２１及び保持電極線１３１の予備下部膜を形成する一方、駆動部の下部膜１２０bpは残す。図３１において、図面符号１２８、１３４は各々ゲート電極１２４a及び保持電極拡張部１３７の予備下部膜を示す。ゲート線１２１及び保持電極線１３１の予備下部膜は上部膜より幅が広い。
【００９９】
次に、図３２に示すように、感光膜５０を除去し、半導体層１５１a、１５１bにN型不純物イオンを高濃度に注入する。この時、予備下部膜１２８、１３４のみで覆われている部分の下側領域は不純物が含有される濃度が低くなる。よって、N型高濃度不純物領域１５３a、１５５a、１５８、チャンネル１５６a、真性領域１５４a、１５７及び低濃度不純物領域１５２、１５６が同時に形成される。
【０１００】
次に、図３３に示すように、ゲート線１２１及び保持電極線１３１の上部膜をマスクとして予備下部膜の露出した部分を乾式エッチングで除去してゲート線１２１及び保持電極線１３１の下部膜を形成する。この時、上部膜と下部膜の幅が異なるようにすることができ、その結果、様々な傾斜構造が形成される。図３３において、図面符号１２４ap、１２４bp、１３７pは各々、ゲート電極１２４a、制御電極１２４b及び保持電極拡張部１３７の下部膜を示す。
その結果、ゲート電極１２４を有する複数のゲート線１２１、保持電極の拡張部１３７を有する複数の保持電極線１３１が形成される。
【０１０１】
次に、図３４〜図３６に示すように、感光膜６０を形成し、駆動部の上部膜１２０bqと下部膜１２０bpを各々湿式及び乾式エッチングして制御電極１２４bの上部膜１２４bq及び下部膜１２４bpを形成する。
次いで、P型不純物イオンを高濃度に注入して、半導体１５１bにP型ソース領域１５３b及びドレイン領域１５５bを形成する。
【０１０２】
次に、図３７〜図３９に示すように、基板１１０全面に層間絶縁膜１６０を積層し、フォトエッチングして、ソース及びドレイン領域１５３a、１５５a、１５３b、１５３bを各々露出させる複数のコンタクトホール１６３、１６５、１６６、１６７を形成する。
その後、スパッタリング法などにより金属膜を積層しパターニングして、ソース電極１７３aを有する複数のデータ線１７１、複数のドレイン電極１７５a、入力電極１７３b及び出力電極１７５bを形成する。
【０１０３】
次に、図４０〜図４２に示すように、無機物で形成された下部保護膜１８０pを化学気相蒸着などで積層し、感光性有機物で形成された上部保護膜１８０qを塗布する。次いで、光マスク（図示せず）を介して上部保護膜１８０qに光を照射した後、現像して下部保護膜１８０pを露出させた後、乾式エッチング法で下部保護膜１８０pの露出した部分とその下のゲート絶縁膜１４０部分を除去して、画素部のドレイン電極１７５aの拡張部１７７を露出させる複数のコンタクトホール１８５を形成する。
最後に、図２２及び図２３に示すように、保護膜１８０上にコンタクトホール１８５を介してドレイン電極１７５aと接続する複数の画素電極１９１を形成する。
【０１０４】
次に、図４３〜図４６を参照して本発明の他の実施形態による薄膜トランジスタ表示板について詳細に説明する。
図４３及び図４５は、本発明の他の実施形態による半透過型液晶表示装置用の薄膜トランジスタ表示板の配置図であり、図４４及び図４６は、図４３及び図４５の薄膜トランジスタ表示板と共通電極表示板を備える液晶表示装置を各々XLIV-XLIV’、XLVI-XLVI’線に沿って切断した断面図である。
【０１０５】
図４３〜図４６のように、本実施形態による薄膜トランジスタ表示板の層状構造は、図４〜図７に示す薄膜トランジスタ表示板の層状構造と略同一である。そして、このような薄膜トランジスタ表示板は、共通電極表示板と対向している。
薄膜トランジスタ表示板は、基板１１０上に画素部島状半導体１５１a及び駆動部島状半導体１５１bが形成されており、その上にゲート絶縁膜１４０、ゲート電極１２４aを有する複数のゲート線１２１、制御電極１２４b及び保持電極線１３１が順次に形成されている。
【０１０６】
ゲート絶縁膜１４０、ゲート線１２１、制御電極１２４b及び保持電極線１３１上に複数のコンタクトホール１６３、１６５、１６６、１６７を有する層間絶縁膜１６０が形成されており、ゲート絶縁膜１４０、コンタクトホール１６３、１６５、１６６、１６７及び層間絶縁膜１６０上には、ソース電極１７３aを有するデータ線１７１、入力電極１７３b及び出力電極１７５bが形成されており、その上には、コンタクトホール１８５を有する保護膜１８０が形成されている。このような保護膜１８０上には画素電極１９１が形成されている。
【０１０７】
しかし、図４〜図７の薄膜トランジスタ表示板と異なって、保護膜１８０の表面は凹凸構造を有する。そして、保護膜１８０上に設けられた各画素電極１９１は透明電極１９２及びその上の反射電極１９４を有する。この時、反射電極１９４は下部膜１９４p及び上部膜１９４qを有する。
【０１０８】
透明電極１９２はＩＴＯまたはＩＺＯ等の透明な導電物質で形成され、反射電極の下部膜１９４pは非晶質シリコン（a-Si）で形成され、反射電極の上部膜１９４qはアルミニウム（合金）のようなアルミニウム系金属及び銀（合金）の銀系金属の反射性金属で形成される。非晶質シリコンは導電性物質を含むことができる。
【０１０９】
反射電極の下部膜１９４p内には、反射電極の上部膜１９４qのアルミニウム及び銀粒子が拡散していることがあり、このようなアルミニウム及び銀粒子は下部膜１９４pの抵抗を低下させ、下部膜１９４pと上部膜１９４qの間の接触抵抗も低下させる。
また、下部膜１９４pは、上部膜１９４qと透明電極１９２の間の反応を防ぐことができ、様々な傾斜を形成することができる。
画素電極１９１は上部保護膜１８０qの凹凸に沿って折れ曲がっており、反射電極１９４は上部保護膜１８０qの開口部に配置され、透明電極１９２を露出させる透過窓１９６を有している。
【０１１０】
画素電極１９１は、コンタクトホール１８５を介してドレイン電極１７５aと物理的・電気的に接続されており、ドレイン電極１７５aからデータ電圧の印加を受ける。データ電圧が印加された画素電極１９１は、共通電圧の印加を受ける他の表示板２００の共通電極２７０と共に電場を生成することによって二つの電極間の液晶層３の液晶分子の方向を決定する。このように決定された液晶分子の方向によって、液晶層３を通過する光の偏光が変わる。画素電極１９１と共通電極２７０は液晶キャパシタを構成し、薄膜トランジスタがターンオフされた後にも印加された電圧を保持する。
【０１１１】
一方、半透過型液晶表示装置は、透明電極１９２及び反射電極１９４によって各々画定される透過領域（TA）及び反射領域（RA）に区画される。具体的には、薄膜トランジスタ表示板１００、共通電極表示板２００及び液晶層３等で透明電極１９２の露出した部分の下上に位置する部分は透過領域（TA）となり、反射電極１９４の下上に位置する部分は反射領域（RA）となる。透過領域（TA）において、液晶表示装置の背面、つまり薄膜トランジスタ表示板１００側から入射した光が液晶層を通過して前面、つまり共通電極表示板２００側に出ることによって表示が行なわれ、反射領域（RA）において、前面から入った光が液晶層３に入り反射電極１９４によって反射され、液晶層を再び通過して前面に出ることによって表示が行なわれる。
【０１１２】
画素電極１９１は拡張部１３７を始めとする保持電極線１３１と重畳し、画素電極１９１及びこれと電気的に接続されたドレイン電極１７５が保持電極線１３１と重畳して構成するキャパシタが“ストレージキャパシタ”であり、ストレージキャパシタは液晶キャパシタの電圧保持能力を強化する。
【０１１３】
一方、薄膜トランジスタ表示板１００と対向する共通電極表示板２００には、透明なガラスまたはプラスチックなどの絶縁物質からなる基板２１０上にブラックマトリックスという遮光部材２２０が形成されている。遮光部材２２０は、画素電極１９１間の光漏れを防ぎ、画素電極１９１と対向する開口領域を画定する。
複数のカラーフィルタ２３０が基板２１０と遮光部材２２０上に形成されており、遮光部材２２０が画定する開口領域内に略入るように配置されている。隣接する二つのデータ線１７１間に配置され、縦方向に配列されたカラーフィルタ２３０が互いに接続され、一つの帯をなすことができる。各カラーフィルタ２３０は、赤色、緑色及び青色など三原色の一つを表示することができる。
【０１１４】
各カラーフィルタ２３０は、反射領域（RA）に比べて透過領域（TA）において厚いので、光がカラーフィルタ２３０を通過する回数が透過領域（TA）と反射領域（RA）とで異なることによる色調差を補償することができる。その他に、カラーフィルタ２３０の厚さを同様に保持し、反射領域（RA）のカラーフィルタ２３０にホールすなわち開口を形成することによって色調差を補償することもできる。
遮光部材２２０及びカラーフィルタ２３０上には、ＩＴＯまたはＩＺＯの透明な導電物質からなる共通電極２７０が形成されている。
【０１１５】
以下、図４３〜図４６に示す半透過型液晶表示装置用の薄膜トランジスタ表示板を製造する、本発明の他の実施形態による薄膜トランジスタ表示板の製造方法について図４７〜図６０を参照して詳細に説明する。
【０１１６】
図４７及び図４８は、本発明の実施形態による図４〜図７に示す薄膜トランジスタ表示板を製造する中間工程における配置図であり、図４９は、図４７及び図４８の薄膜トランジスタ表示板をXLIX-XLIX’、XLIX’-XLIX”線に沿って切断し繋げた断面図であり、図５０及び図５１は、図４７及び図４８に続く工程における薄膜トランジスタ表示板の配置図であり、図５２は、図５０及び図５１の薄膜トランジスタ表示板をLII-LII’、LII’-LII”線に沿って切断し繋げた断面図であり、図５３及び図５４は、図５０及び図５１に続く工程における薄膜トランジスタ表示板の配置図であり、図５５は、図５３及び図５４の薄膜トランジスタ表示板をLV-LV’、LV’-LV”線に沿って切断し繋げた断面図であり、図５６及び図５７は、図５３及び図５４に続く工程における薄膜トランジスタ表示板の配置図であり、図５８は、図５６及び図５７の薄膜トランジスタ表示板をLVIII-LVIII’、LVIII’-LVIII”線に沿って切断し繋げた断面図であり、図５９は、図５８に続く工程における薄膜トランジスタ表示板をLIX-LIX’、LIX’-LIX”線に沿って切断し繋げた断面図であり、図６０は、図５９に続く工程における薄膜トランジスタ表示板をLX-LX’、LX’-LX”線に沿って切断し繋げた断面図である。
【０１１７】
まず、図４７〜図４９に示すように、基板１１０上に遮断膜１１１を形成し、複数の画素部及び駆動部島状半導体１５１a、１５１bを形成する。
次に、図５０〜図５２に示すように、半導体１５１a、１５１b上に化学気相蒸着法などでゲート絶縁膜１４０を形成し、その上にゲート電極１２４aを有する複数のゲート線１２１、拡張部１３７を有する複数の保持電極線１３１及び制御電極１２４bを形成する。半導体層１５１a、１５１bに不純物イオンを注入してN型高濃度不純物領域１５３a、１５３b、１５５a、１５５b、１５６a、チャンネル領域１５４a及び低濃度不純物領域１５２を形成する。
【０１１８】
その後、図５３〜図５５に示すように、基板１１０全面に層間絶縁膜１６０を積層し、フォトエッチングして、ソース及びドレイン領域１５３a、１５５a、１５３b、１５３bを各々露出させる複数のコンタクトホール１６３、１６５、１６６、１６７を形成する。
次に、層間絶縁膜１６０上にソース及びドレイン領域１５３a、１５５a、１５３b、１５３bと接続されるデータ導電体１７３a、１７３b、１７５a、１７５bを形成する。
【０１１９】
次に、図５６〜図５９に示すように、無機物で形成された下部保護膜１８０pと感光性有機物で形成された上部保護膜１８０qを順次に塗布する。次いで、光マスク（図示せず）を介して上部保護膜１８０qに光を照射した後、現像して上部保護膜１８０q表面に凹凸を形成すると同時に下部保護膜１８０pを一部露出させる複数のコンタクトホール１８５などを形成する。
その後、その上にＩＺＯ、ＩＴＯのような透明な導電物質でコンタクトホール１８５を介して拡張部１７７と接続される透明電極１９２を形成する。
【０１２０】
次に、基板１１０上に非晶質層１９５及び反射層１９６を順次に積層する。ここで、非晶質層１９５は面抵抗値が１０９Ω以上である非晶質シリコン（a-Si）で形成され、反射層１９６はアルミニウム-アルミニウム合金（AlNd）のようなアルミニウム系金属及び銀（Ag）系金属で形成することができる。この時、非晶質シリコンは、リンなどのn型不純物を含むことができる。
【０１２１】
次に、２００℃〜３００℃の高温熱処理工程を行なう。この工程は、反射層１９６を非晶質層１９５内部に拡散させる工程であって、反射層１９６と非晶質層１９５の間の接着力を向上させ、接触抵抗を低減させる。このような熱処理工程は、非晶質層１９５の抵抗値を１０４Ωの水準に低下させ、反射層１９６と非晶質層１９５が接触する面抵抗値の分布をほぼ均一にする。その結果、表示装置の性能が向上される。
【０１２２】
その後、図６０に示すように、反射層１９６をエッチングして反射電極の上部膜１９４qを形成し、これをマスクとして乾式エッチングを行い反射電極の下部膜１９４pを形成する。この時、下部膜１９４qのテーパ構造は様々な形態に形成することができる。
【０１２３】
以上で本発明の好適な実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものでなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属する。
【図面の簡単な説明】
【０１２４】
【図１】本発明の一実施形態による表示装置のブロック図である。
【図２】本発明の一実施形態による液晶表示装置の一つの画素に対する等価回路図である。
【図３】本発明の一実施形態による多結晶構造と信号線の接触構造の断面図である。
【図４】本発明の一実施形態による薄膜トランジスタ表示板の配置図である。
【図５】図４の薄膜トランジスタ表示板をV-V’線に沿って切断した断面図である。
【図６】本発明の一実施形態による薄膜トランジスタ表示板の配置図である。
【図７】図６の薄膜トランジスタ表示板をVII-VII’線に沿って切断した断面図である。
【図８】図４〜図７に示す薄膜トランジスタ表示板を製造する中間工程における配置図である。
【図９】図４〜図７に示す薄膜トランジスタ表示板を製造する中間工程における配置図である。
【図１０】図８及び図９の薄膜トランジスタ表示板をX-X’、X’-X”線に沿って切断し繋げた断面図である。
【図１１】図８及び図９に続く工程における薄膜トランジスタ表示板の配置図である。
【図１２】図８及び図９に続く工程における薄膜トランジスタ表示板の配置図である。
【図１３】図１１及び図１２の薄膜トランジスタ表示板をXIII-XIII’、XIII’-XIII”線に沿って切断し繋げた断面図である。
【図１４】図１０及び図１１に続く工程における薄膜トランジスタ表示板の配置図である。
【図１５】図１０及び図１１に続く工程における薄膜トランジスタ表示板の配置図である。
【図１６】図１４及び図１５の薄膜トランジスタ表示板をXVI-XVI’、XVI’-XVI”線に沿って切断し繋げた断面図である。
【図１７】図１６に続く工程における薄膜トランジスタ表示板をXVI-XVI’、XVI’-XVI”線に沿って切断し繋げた断面図である。
【図１８】図１７に続く工程における薄膜トランジスタ表示板をXVI-XVI’、XVI’-XVI”線に沿って切断し繋げた断面図である。
【図１９】図１４及び図１５に続く工程における薄膜トランジスタ表示板の配置図である。
【図２０】図１４及び図１５に続く工程における薄膜トランジスタ表示板の配置図である。
【図２１】図１９及び図２０の薄膜トランジスタ表示板をXXI-XXI’、XXI’-XXI”線に沿って切断し繋げた断面図である。
【図２２】本発明の他の実施形態による液晶表示装置用の薄膜トランジスタ表示板の配置図である。
【図２３】図２２の薄膜トランジスタ表示板をXXIII-XXIII’線に沿って切断した断面図である。
【図２４】本発明の他の実施形態による液晶表示装置用の薄膜トランジスタ表示板の配置図である。
【図２５】図２４の薄膜トランジスタ表示板をXXV-XXV’線に沿って切断した断面図である。
【図２６】本発明の実施形態による図２２〜図２５に示す薄膜トランジスタ表示板を製造する中間工程における配置図である。
【図２７】本発明の実施形態による図２２〜図２５に示す薄膜トランジスタ表示板を製造する中間工程における配置図である。
【図２８】図２６及び図２７の薄膜トランジスタ表示板をXXVIII-XXVIII’、XXVIII’-XXVIII”線に沿って切断し繋げた断面図である。
【図２９】図２６及び図２７に続く工程における薄膜トランジスタ表示板の配置図である。
【図３０】図２６及び図２７に続く工程における薄膜トランジスタ表示板の配置図である。
【図３１】図２９及び図３０の薄膜トランジスタ表示板をXXXI-XXXI’、XXXI’-XXXI”線に沿って切断し繋げた断面図である。
【図３２】図３１に続く工程における薄膜トランジスタ表示板の断面図であって、XXXII-XXXII’、XXXII’-XXXII”線に沿って切断し繋げたものである。
【図３３】図３２に続く工程における薄膜トランジスタ表示板の断面図であって、XXXIII-XXXIII’、XXXIII’-XXXIII”線に沿って切断し繋げたものである。
【図３４】図２９及び図３０に続く工程における薄膜トランジスタ表示板の配置図である。
【図３５】図２９及び図３０に続く工程における薄膜トランジスタ表示板の配置図である。
【図３６】図３４及び図３５の薄膜トランジスタ表示板をXXXVI-XXXVI’、XXXVI’-XXXVI”線に沿って切断し繋げた断面図である。
【図３７】図３４及び図３５に続く工程における薄膜トランジスタ表示板の配置図である。
【図３８】図３４及び図３５に続く工程における薄膜トランジスタ表示板の配置図である。
【図３９】図３７及び図３８の薄膜トランジスタ表示板をXXXIX-XXXIX’、XXXIX’-XXXIX”線に沿って切断し繋げた断面図である。
【図４０】図３７及び図３８に続く工程における薄膜トランジスタ表示板の配置図である。
【図４１】図３７及び図３８に続く工程における薄膜トランジスタ表示板の配置図である。
【図４２】図４１及び図４２の薄膜トランジスタ表示板をXXXXII-XXXXII’、XXXXII’-XXXXII”線に沿って切断し繋げた断面図である。
【図４３】本発明の他の実施形態による半透過型液晶表示装置用薄膜トランジスタ表示板の配置図である。
【図４４】図４３の薄膜トランジスタ表示板と共通電極表示板を備える液晶表示装置をXLIV-XLIV’線に沿って切断した断面図である。
【図４５】本発明の他の実施形態による半透過型液晶表示装置用薄膜トランジスタ表示板の配置図である。
【図４６】図４５の薄膜トランジスタ表示板と共通電極表示板を備える液晶表示装置をXLVI-XLVI’線に沿って切断した断面図である。
【図４７】本発明の実施形態による図４〜図７に示す薄膜トランジスタ表示板を製造する中間工程における配置図である。
【図４８】本発明の実施形態による図４〜図７に示す薄膜トランジスタ表示板を製造する中間工程における配置図である。
【図４９】図４７及び図４８の薄膜トランジスタ表示板をXLIX-XLIX’、XLIX’-XLIX”線に沿って切断し繋げた断面図である。
【図５０】図４７及び図４８に続く工程における薄膜トランジスタ表示板の配置図である。
【図５１】図４７及び図４８に続く工程における薄膜トランジスタ表示板の配置図である。
【図５２】図５０及び図５１の薄膜トランジスタ表示板をLII-LII’、LII’-LII”線に沿って切断し繋げた断面図である。
【図５３】図５０及び図５１に続く工程における薄膜トランジスタ表示板の配置図である。
【図５４】図５０及び図５１に続く工程における薄膜トランジスタ表示板の配置図である。
【図５５】図５３及び図５４の薄膜トランジスタ表示板をLV-LV’、LV’-LV”線に沿って切断し繋げた断面図である。
【図５６】図５３及び図５４に続く工程における薄膜トランジスタ表示板の配置図である。
【図５７】図５３及び図５４に続く工程における薄膜トランジスタ表示板の配置図である。
【図５８】図５６及び図５７の薄膜トランジスタ表示板をLVIII-LVIII’、LVIII’-LVIII”線に沿って切断し繋げた断面図である。
【図５９】図５８に続く工程における薄膜トランジスタ表示板をLIX-LIX’、LIX’-LIX”線に沿って切断し繋げた断面図である。
【図６０】図５９に続く工程における薄膜トランジスタ表示板をLX-LX’、LX’-LX”線に沿って切断し繋げた断面図である。
【符号の説明】
【０１２５】
１１０  絶縁基板
１２１  ゲート線
１２４a  ゲート電極
１３１  保持電極線
１３７  拡張部
１４０  ゲート絶縁膜
１５３a  ソース領域
１５４a  チャネル領域
１５５a  ドレイン領域
１７１  データ線
１７３a  ソース電極
１７５a  ドレイン電極
１９１  画素電極
【図１】
0005392971.tif 000003
【図２】
0005392971.tif 000004
【図３】
0005392971.tif 000005
【図４】
0005392971.tif 000006
【図５】
0005392971.tif 000007
【図６】
0005392971.tif 000008
【図７】
0005392971.tif 000009
【図８】
0005392971.tif 000010
【図９】
0005392971.tif 000011
【図１０】
0005392971.tif 000012
【図１１】
0005392971.tif 000013
【図１２】
0005392971.tif 000014
【図１３】
0005392971.tif 000015
【図１４】
0005392971.tif 000016
【図１５】
0005392971.tif 000017
【図１６】
0005392971.tif 000018
【図１７】
0005392971.tif 000019
【図１８】
0005392971.tif 000020
【図１９】
0005392971.tif 000021
【図２０】
0005392971.tif 000022
【図２１】
0005392971.tif 000023
【図２２】
0005392971.tif 000024
【図２３】
0005392971.tif 000025
【図２４】
0005392971.tif 000026
【図２５】
0005392971.tif 000027
【図２６】
0005392971.tif 000028
【図２７】
0005392971.tif 000029
【図２８】
0005392971.tif 000030
【図２９】
0005392971.tif 000031
【図３０】
0005392971.tif 000032
【図３１】
0005392971.tif 000033
【図３２】
0005392971.tif 000034
【図３３】
0005392971.tif 000035
【図３４】
0005392971.tif 000036
【図３５】
0005392971.tif 000037
【図３６】
0005392971.tif 000038
【図３７】
0005392971.tif 000039
【図３８】
0005392971.tif 000040
【図３９】
0005392971.tif 000041
【図４０】
0005392971.tif 000042
【図４１】
0005392971.tif 000043
【図４２】
0005392971.tif 000044
【図４３】
0005392971.tif 000045
【図４４】
0005392971.tif 000046
【図４５】
0005392971.tif 000047
【図４６】
0005392971.tif 000048
【図４７】
0005392971.tif 000049
【図４８】
0005392971.tif 000050
【図４９】
0005392971.tif 000051
【図５０】
0005392971.tif 000052
【図５１】
0005392971.tif 000053
【図５２】
0005392971.tif 000054
【図５３】
0005392971.tif 000055
【図５４】
0005392971.tif 000056
【図５５】
0005392971.tif 000057
【図５６】
0005392971.tif 000058
【図５７】
0005392971.tif 000059
【図５８】
0005392971.tif 000060
【図５９】
0005392971.tif 000061
【図６０】
0005392971.tif 000062