(57)【特許請求の範囲】
【請求項１】
ＩｎＰに格子整合または擬格子整合し、砒素を含まない３−５族化合物の第１半導体層と、
前記第１半導体層に接して形成され、ＩｎＰに格子整合または擬格子整合する３−５族化合物の第２半導体層と、
前記第２半導体層を覆って形成され、開口部を有するオーミック層と、
前記開口部に露出した前記第２半導体層の部分を、前記第１半導体層に対し選択的に酸化して形成した酸化層と、
前記第１半導体層に形成されるチャネルに電界を加える制御電極と、
を備え、
前記オーミック層に前記開口部を形成する工程の後は、前記第２半導体層をエッチングせずに、前記酸化層が形成された半導体装置。
【請求項２】
前記酸化層は、前記第１半導体層と前記制御電極との間に形成された制御電極絶縁層である
請求項１に記載の半導体装置。
【請求項３】
前記酸化層と同一の層に、前記第２半導体層の非酸化部が残存し、
前記オーミック層は、前記第２半導体層の前記非酸化部より上層に形成され、前記酸化層が形成された部分に開口部を有し、
前記オーミック層より上層に形成された、前記チャネルに流れる電流を供給する一対の入出力電極を更に備えた請求項１または請求項２に記載の半導体装置。
【請求項４】
前記制御電極は、前記開口部の内部の前記酸化層の上に形成された、
請求項３に記載の半導体装置。
【請求項５】
前記オーミック層は、ＩｎＰに格子整合または擬格子整合する、アルミニウムを含まない３−５族化合物半導体層である、
請求項３または請求項４に記載の半導体装置。
【請求項６】
前記オーミック層は、ｐ形またはｎ形にドープされている、
請求項５に記載の半導体装置。
【請求項７】
ＩｎＰに格子整合または擬格子整合し、砒素を含まない３−５族化合物の第１半導体層と、前記第１半導体層に接して形成され、ＩｎＰに格子整合または擬格子整合する３−５族化合物の第２半導体層と、を有する半導体基板を準備する基板準備段階と、
前記第２半導体層を覆うオーミック層を形成する段階と、
前記オーミック層に開口部を形成して、前記開口部の底面に前記第２半導体層を露出する段階と、
前記開口部を形成して第２半導体層を露出する段階の後は、前記第２半導体層をエッチングせずに、前記第２半導体層を前記第１半導体層に対して選択的に酸化して酸化層を形成する酸化段階と、
前記酸化段階で形成した前記酸化層より上層に制御電極を形成する制御電極形成段階と、
を備えた半導体装置の製造方法。
【請求項８】
前記酸化段階は、前記オーミック層をマスクとして前記開口部に露出した前記第２半導体層を酸化雰囲気に曝露することにより、前記酸化層を前記マスクに自己整合的に形成する段階である、
請求項７に記載の半導体装置の製造方法。
【請求項９】
前記オーミック層は、ＩｎＰに格子整合または擬格子整合する、アルミニウムを含まない３−５族化合物のｐ形半導体層またはｎ形半導体層である、
請求項７または８に記載の半導体装置の製造方法。
【請求項１０】
前記酸化段階は、ウェット酸化法により前記酸化層を形成する段階である、
請求項７から請求項９の何れか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板、半導体装置および半導体装置の製造方法に関する。本発明は、特に、簡単な工程でＭＯＳ構造が形成できる化合物半導体装置に適用して有効な半導体基板、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
高い電子移動度を有するという特性から、化合物半導体によるＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）の実用化が望まれている。たとえば、非特許文献１は、ＩｎＡｌＡｓの酸化処理、およびその半導体装置製造用の半導体基板への応用について開示している。すなわち、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系のＭＯＳ型ＨＥＭＴ（高電子移動度トランジスタ）におけるゲート絶縁層を想定して、半導体基板に形成され、チャネル層として機能しうるＩｎＧａＡｓ層上のｎ形ＩｎＡｌＡｓ層を酸化してなる半導体基板が記載されている。
【０００３】
【非特許文献１】Ｎ．Ｃ．Ｐａｕｌ他著、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、第４４巻（２００５年）、Ｎｏ．３、１１７４から１１８０ページ
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、化合物半導体たとえば３−５族化合物半導体を有する半導体基板において、良好なＭＯＳ界面（半導体層と酸化物層との界面）を形成することは難しく、半導体装置の製造の障害になっている。よって、実用的に簡単な手法で、３−５族化合物半導体と酸化層との良好な界面を形成した半導体基板が望まれている。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の第１の形態においては、ＩｎＰに格子整合または擬格子整合する砒素を含まない３−５族化合物の第１半導体層と、前記第１半導体層に接して形成された、ＩｎＰに格子整合または擬格子整合する３−５族化合物の半導体層であって、前記第１半導体層に対し選択的に酸化が可能な第２半導体層と、を備えた半導体基板が提供される。前記第１半導体層はアルミニウムを含まないものであってよい。前記第１半導体層に接して形成され、ＩｎＰに格子整合または擬格子整合し、電子親和力がＩｎＰより大きい、３−５族化合物の半導体を備えてよい。前記第２半導体層は、アルミニウムを含んでよく、具体的には前記第２半導体層は、ＩｎｘＡｌ１−ｘＡｓであり、ｘは、０と１との間の値であってよい。
【０００６】
本発明の第２の形態においては、ＩｎＰに格子整合または擬格子整合し、砒素を含まない３−５族化合物の第１半導体層と、前記第１半導体層に接して形成され、ＩｎＰに格子整合または擬格子整合する３−５族化合物の第２半導体層と、前記第２半導体層を覆って形成され、開口部を有するオーミック層と、前記開口部に露出した前記第２半導体層の部分を、前記第１半導体層に対し選択的に酸化して形成した酸化層と、前記第１半導体層に形成されるチャネルに電界を加える制御電極と、を備え、前記オーミック層に前記開口部を形成する工程の後は、前記第２半導体層をエッチングせずに、前記酸化層が形成された半導体装置が提供される。前記酸化層は、前記第１半導体層と前記制御電極との間に形成された制御電極絶縁層であってよい。前記酸化層と同一の層に、前記第２半導体層の非酸化部が残存し、前記オーミック層は、前記第２半導体層の前記非酸化部より上層に形成され、前記酸化層が形成された部分に開口部を有し、前記オーミック層より上層に形成された、前記チャネルに流れる電流を供給する一対の入出力電極を更に備えてよい。前記制御電極は、前記開口部の内部の前記絶縁層の上に形成されてよい。前記オーミック層は、ＩｎＰに格子整合または擬格子整合する、アルミニウムを含まない３−５族化合物半導体層であってよく、前記オーミック層は、ｐ形またはｎ形にドープされてよい。
【０００７】
本発明の第３の形態においては、ＩｎＰに格子整合または擬格子整合する砒素を含まない３−５族化合物の第１半導体層と、前記第１半導体層に接して形成された、ＩｎＰに格子整合または擬格子整合する３−５族化合物の第２半導体層と、を有する半導体基板を準備する基板準備段階と、前記第２半導体層を覆うオーミック層を形成する段階と、前記オーミック層に開口部を形成して、前記開口部の底面に前記第２半導体層を露出する段階と、前記開口部を形成して第２半導体層を露出する段階の後は、前記第２半導体層をエッチングせずに、前記第２半導体層を前記第１半導体層に対して選択的に酸化して酸化層を形成する酸化段階と、前記酸化段階で形成した前記酸化層より上層に制御電極を形成する制御電極形成段階と、を備えた半導体装置の製造方法が提供される。前記酸化段階は、前記オーミック層をマスクとして前記開口部に露出した前記第２半導体層を酸化雰囲気に曝露することにより、前記酸化層を前記マスクに自己整合的に形成する段階であってよい。前記オーミック層は、ＩｎＰに格子整合または擬格子整合する、アルミニウムを含まない３−５族化合物のｐ形半導体層またはｎ形半導体層であってよい。前記酸化段階は、ウェット酸化法により前記酸化層を形成する段階であってよい。
【０００８】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【０００９】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１０】
図１は、本実施形態の半導体装置１００の断面例を示す。半導体装置１００は、基板１０２、バッファ層１０４、第１半導体層１０６、第２半導体層１０８、酸化層１１０、制御電極１１２、オーミック層１１４および入出力電極１１６を備える。
【００１１】
基板１０２は、その表面に化合物半導体の結晶層が形成できる限り、任意の材質等が選択できる。基板１０２として、たとえば単結晶シリコンウェハ、サファイア基板、単結晶ＩｎＰ基板等が例示できる。
【００１２】
バッファ層１０４は、第１半導体層１０６と格子整合または擬格子整合する化合物半導体層であってよく、第１半導体層１０６と基板１０２との間に形成される。バッファ層１０４は、第１半導体層１０６の結晶性を高める目的で、あるいは、基板１０２からの不純物の影響を低減する目的で形成されてよい。バッファ層１０４として、たとえば不純物がドープされたあるいはドープされないＩｎＰ層、ＩｎＧａＡｓ層もしくはＩｎＡｌＡｓ層またはこれらの積層が例示できる。この場合、ＩｎＰ層、ＩｎＧａＡｓ層またはＩｎＡｌＡｓ層は、たとえば有機金属ガスを原料ガスとしたＭＯＣＶＤ法（有機金属気相成長法）を用いて形成できる。
【００１３】
第１半導体層１０６は、ＩｎＰに格子整合または擬格子整合する砒素を含まない３−５族化合物であってよい。また第１半導体層１０６は、アルミニウムを含まないものであってよい。アルミニウムを含まないことにより、第２半導体層１０８を酸化して酸化層１１０を形成するときに、第１半導体層１０６が酸化されないようにできる。さらに第１半導体層１０６は、電子親和力がＩｎＰより大きいものであってよい。電子親和力を大きくすることにより、第１半導体層１０６と酸化層１１０との界面に形成される界面準位の深さを小さくできる。その結果デバイスの性能を向上できる。
【００１４】
第１半導体層１０６は、電子デバイスの機能層として機能してよく、たとえばＭＩＳＦＥＴのチャネルが形成されるチャネル層であってよい。第１半導体層１０６として、たとえばＩｎＰ層が例示できる。第１半導体層１０６は、不純物がドープされていてもよく、ドープされていなくてもよい。第１半導体層１０６は、たとえば有機金属ガスを原料ガスとしたＭＯＣＶＤ法を用いて形成できる。
【００１５】
なお、バッファ層１０４と第１半導体層１０６との間に、他の半導体層を形成してよい。他の半導体層は砒素を含んでよい。砒素を含む半導体層として、たとえばＩｎＧａＡｓ層が例示できる。他の半導体層は、たとえばＭＩＳＦＥＴのチャネル層であってよく、他の半導体層と第１半導体層１０６とでチャネル層になってもよい。この場合、チャネルは、他の半導体層と第１半導体層１０６との界面に形成されてよく、第１半導体層１０６より上層に形成される酸化層１１０との界面から遠ざけられる。チャネルが酸化層１１０との界面から遠ざけられることにより、半導体−絶縁体界面に存在する界面準位の影響が回避でき、デバイスの性能を向上できる。
【００１６】
第２半導体層１０８は、第１半導体層１０６に接して形成される、第２半導体層１０８は、ＩｎＰに格子整合または擬格子整合する３−５族化合物の半導体層であってよい、第２半導体層１０８は、第１半導体層１０６に対し選択的に酸化が可能なものであってよい。第２半導体層１０８は、アルミニウムを含んでよく、具体的には、ＩｎｘＡｌ１−ｘＡｓ（ただし０＜ｘ＜１）、であってよい。ただし、アルミニウムはインジュウムに対して５０％以上であることが望ましい。
【００１７】
酸化層１１０は、第１半導体層１０６に接して形成され、第２半導体層１０８の少なくとも一部を第１半導体層１０６に対し選択的に酸化して形成される。また、酸化層１１０は、第１半導体層１０６と制御電極１１２との間に形成された制御電極を絶縁する絶縁層すなわち、ＭＯＳＦＥＴの場合のゲート絶縁層であってよい。あるいは、第１半導体層１０６より基板１０２の側に埋め込んで形成された埋め込み酸化層であってよい。埋め込み酸化層として酸化層１１０を形成する場合、ダブルゲート構造のＭＯＳＦＥＴを形成できる。
【００１８】
酸化層１１０の組成は、第２半導体層１０８を酸化して形成するので、第２半導体層１０８の組成に応じて定まる。第２半導体層１０８の酸化方法として、たとえばウェット法が例示できる。５００℃以上の処理条件でのウェット法により第２半導体層１０８を酸化して酸化層１１０を形成した場合、界面準位の密度を１０１２台に減少できる。
【００１９】
制御電極１１２は、酸化層１１０の上に形成され、第１半導体層１０６に形成されるチャネルに電界を加える。制御電極１１２は、たとえばＭＩＳＦＥＴのゲート電極として機能できる。制御電極１１２として、たとえば任意の金属、ポリシリコン、メタルシリサイド等が例示できる。制御電極１１２は、第２半導体層１０８が酸化された酸化層１１０が形成された開口領域１１８に形成される。
【００２０】
オーミック層１１４は、入出力電極１１６をオーミック接合する。オーミック層１１４は、酸化層１１０と同一層の第２半導体層１０８の非酸化部が残存した領域１２０より上層に形成される。オーミック層１１４は、酸化層１１０が形成された部分に開口領域１１８を有する。オーミック層１１４は、ＩｎＰに格子整合または擬格子整合する、アルミニウムを含まない３−５族化合物半導体層であってよい。オーミック層１１４は、ｐ形またはｎ形にドープされてよい。
【００２１】
入出力電極１１６は、一対の電極としてオーミック層１１４より上層に形成される。入出力電極１１６は、チャネルに流れる電流を供給する。入出力電極１１６は、たとえばＭＩＳＦＥＴのソースまたはドレイン電極として機能する。入出力電極１１６として、たとえばニッケル、白金、金等の金属、ヘビードープしたポリシリコン、メタルシリサイド等が例示できる。
【００２２】
なお、上記説明では、半導体装置１００を説明したが、基板１０２、バッファ層１０４、第１半導体層１０６および第２半導体層１０８を一つの半導体基板として把握してもよい。このような半導体基板は第２半導体層１０８を任意に酸化させて制御電極酸化層を形成でき、速やかにＭＯＳＦＥＴ等のデバイスを製造できる。半導体基板にはバッファ層１０４は必須でなく、第１半導体層１０６自体が基板１０２であってもよい。
【００２３】
また上記説明では、半導体装置１００として、ＭＯＳＦＥＴを例示して説明したが、他の電子デバイスであってもよい。たとえば半導体装置１００は、第２半導体層１０８を酸化して形成した酸化層１１０を制御電極１１２および第１半導体層１０６で挟んだコンデンサであってもよい。
【００２４】
図２から図５は、半導体装置１００の製造過程における断面例を示す。図２に示すように、バッファ層１０４および第１半導体層１０６を有する基板１０２を準備する。バッファ層１０４および第１半導体層１０６は、たとえばＭＯＣＶＤ法を用いたエピタキシャル成長により形成できる。
【００２５】
図３に示すように、第１半導体層１０６より上層に第２半導体層１０８を形成する。第２半導体層１０８は、たとえばＭＯＣＶＤ法により形成できる。第２半導体層１０８は、ｐ形またはｎ形にドープして形成されてもよい。
【００２６】
図４に示すように、第２半導体層１０８を覆うオーミック層１１４を形成した後、オーミック層１１４に開口部を形成して、開口部の底面に第２半導体層１０８を露出する。そして図５に示すように、開口部に露出した第２半導体層１０８を酸化する。酸化は、第１半導体層１０６に対して選択的に第２半導体層１０８に実施される。また酸化は、オーミック層１１４の開口部に選択的に第２半導体層１０８に実施される。第２半導体層１０８の酸化により酸化層１１０が形成される。
【００２７】
第２半導体層１０８にはアルミニウムが含まれる一方、第１半導体層１０６およびオーミック層１１４にはアルミニウムが含まれない。このため、第１半導体層１０６およびオーミック層１１４は酸化されず、酸化は第２半導体層１０８に選択的にかつ開口部に対して自己整合的に実施される。これにより、酸化層１１０が簡単に形成できる。この場合の酸化処理は、開口部に露出した第２半導体層１０８を酸化雰囲気に曝露することにより実施できる。
【００２８】
その後、制御電極１１２および入出力電極１１６を導電膜の形成およびパターニングにより形成する。そして、図１に示す半導体装置１００が製造できる。
【００２９】
上記した半導体装置１００によれば、第２半導体層１０８を選択的に酸化して酸化層１１０を形成するので、ＭＯＳＦＥＴが簡便に製造できる。また、酸化はウェット法が利用できるので、界面準位を低減でき、実用的な化合物半導体ＭＯＳＦＥＴが形成できる。
【００３０】
（実験例）
不純物をドープしないＩｎＰ基板の（１００）面上にＩｎＡｌＡｓを１０ｎｍ形成した。その後、ＩｎＡｌＡｓ層を選択的に酸化して絶縁膜を形成した。酸化には５２５℃の処理温度でのウェット法を用いた。絶縁膜上にアルミニウム電極を蒸着法により形成して実験サンプルとした。
【００３１】
図６は、実験サンプルの電流電圧特性を示す。ウェット酸化を４５分実施したサンプルでは良好な絶縁性が確認できた。比較として示したウェット酸化を３０分実施したサンプルでは、絶縁性の低下が確認できた。さらに比較として示したウェット酸化を実施しないサンプルでは、絶縁性のさらなる低下が確認できた。
【００３２】
図７は、ウェット酸化を４５分間実施したサンプルの容量電圧特性を示す。電圧変化に対し容量変化が５ｋＨｚから１ＭＨｚの範囲で確認できた。すなわち、絶縁層の下部のＩｎＰ層には反転層が形成され、ＭＯＳとして動作していることが確認された。コンダクタンス法により界面準位を評価した結果、１０１２台の界面準位が測定できた。
【００３３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００３４】
【図１】本実施形態の半導体装置１００の断面例を示す。
【図２】半導体装置１００の製造過程における断面例を示す。
【図３】半導体装置１００の製造過程における断面例を示す。
【図４】半導体装置１００の製造過程における断面例を示す。
【図５】半導体装置１００の製造過程における断面例を示す。
【図６】実験サンプルの電流電圧特性を示す。
【図７】ウェット酸化を４５分間実施したサンプルの容量電圧特性を示す。
【符号の説明】
【００３５】
１００  半導体装置
１０２  基板
１０４  バッファ層
１０６  第１半導体層
１０８  第２半導体層
１１０  酸化層
１１２  制御電極
１１４  オーミック層
１１６  入出力電極
１１８  開口領域
１２０  領域
【図１】
0005498662.tif 000002
【図２】
0005498662.tif 000003
【図３】
0005498662.tif 000004
【図４】
0005498662.tif 000005
【図５】
0005498662.tif 000006
【図６】
0005498662.tif 000007
【図７】
0005498662.tif 000008