(57)【特許請求の範囲】
【請求項１】
半導体基板上に、光を信号電荷に変換して蓄積するフォトダイオードが行列状（ｉ，ｊ）に複数配置された画素アレイを有し、その上部と下部に読み出し回路を兼ね備え、前記フォトダイオードに蓄積された前記信号電荷を読み出すための電荷転送ゲートと、前記電荷転送ゲートを介して読み出した前記フォトダイオードで光電変換された前記信号電荷を電位に変換するフローティングディフュージョンとが設けられ、前記信号電荷をリセットするリセットトランジスタ及び読出した信号電荷を増幅する増幅トランジスタを隣接する４つの前記フォトダイオードで共有する固体撮像装置であって、第１フォトダイオード（ｉ，ｊ）と第２フォトダイオード（ｉ，ｊ＋１）と第３フォトダイオード（ｉ＋１，ｊ＋ｎ）と第４フォトダイオード（ｉ＋ｎ，ｊ＋ｎ＋１）が配置され、かつ、前記ｎが−１又は＋１である固体撮像装置において、前記第１フォトダイオードと前記第３フォトダイオードは前記画素アレイの上部および下部の読み出し回路のどちらか一方で読みだされ、前記第２フォトダイオードと前記第４フォトダイオードは、前記第１フォトダイオードと前記第３フォトダイオードで使用した読み出し回路で無い方の読み出し回路で読みだされることを特徴とする
固体撮像装置。
【請求項２】
前記第１から第４のフォトダイオードは、同一の読み出しブランキング期間内に２つずつのフォトダイオードの信号が読み出され、前記同一ブランキング期間内に読みだされる２つのフォトダイオードが第１フォトダイオードと第２フォトダイオードであり、次のブランキング期間内に読みだされる２つのフォトダイオードが第３フォトダイオードと第４フォトダイオードであることを特徴とする
請求項１に記載の固体撮像装置。
【請求項３】
半導体基板上に、光を信号電荷に変換して蓄積するフォトダイオードが行列状（ｉ，ｊ）に複数配置された画素アレイを有し、その上部と下部に読み出し回路を兼ね備え、前記フォトダイオードに蓄積された前記信号電荷を読み出すための電荷転送ゲートと、前記電荷転送ゲートを介して読み出した前記フォトダイオードで光電変換された前記信号電荷を電位に変換するフローティングディフュージョンとが設けられ、前記信号電荷をリセットするリセットトランジスタ及び読出した信号電荷を増幅する増幅トランジスタを隣接する４つの前記フォトダイオードで共有する固体撮像装置であって、第１フォトダイオード（ｉ，ｊ）と第２フォトダイオード（ｉ，ｊ＋１）と第３フォトダイオード（ｉ＋１，ｊ＋ｎ）と第４フォトダイオード（ｉ＋ｎ，ｊ＋ｎ＋１）が配置され、かつ、前記ｎが−１又は＋１である固体撮像装置において、
前記ｎが＋１の場合、前記第１フォトダイオードに隣接された第５フォトダイオード（ｉ＋１、ｊ）と前記第４フォトダイオードに隣接された第６フォトダイオード（ｉ、ｊ＋２）を有し、同一の読み出しブランキング期間内に前記第１フォトダイオードと前記第５フォトダイオードの組み合わせもしくは、前記第４フォトダイオードと前記第６フォトダイオードの組み合わせで読み出されることを特徴とする
固体撮像装置。
【請求項４】
半導体基板上に、光を信号電荷に変換して蓄積するフォトダイオードが行列状（ｉ，ｊ）に複数配置された画素アレイを有し、その上部と下部に読み出し回路を兼ね備え、前記フォトダイオードに蓄積された前記信号電荷を読み出すための電荷転送ゲートと、前記電荷転送ゲートを介して読み出した前記フォトダイオードで光電変換された前記信号電荷を電位に変換するフローティングディフュージョンとが設けられ、前記信号電荷をリセットするリセットトランジスタ及び読出した信号電荷を増幅する増幅トランジスタを隣接する４つの前記フォトダイオードで共有する固体撮像装置であって、第１フォトダイオード（ｉ，ｊ）と第２フォトダイオード（ｉ，ｊ＋１）と第３フォトダイオード（ｉ＋１，ｊ＋ｎ）と第４フォトダイオード（ｉ＋ｎ，ｊ＋ｎ＋１）が配置され、かつ、前記ｎが−１又は＋１である固体撮像装置において、
前記ｎが−１の場合、前記第２フォトダイオードに隣接された第７フォトダイオード（ｉ＋１、ｊ＋１）と前記第３フォトダイオードに隣接された第８フォトダイオード（ｉ、ｊ−１）を有し、同一の読み出しブランキング期間内に前記第２フォトダイオードと前記第７フォトダイオードの組み合わせもしくは、前記第８フォトダイオードと前記第３フォトダイオードの組み合わせで読み出されることを特徴とする
固体撮像装置。
【請求項５】
前記第１〜４のフォトダイオードのうちいずれかと、前記第５〜第８のフォトダイオードのいずれかを同一の読み出しブランキング期間内で順次読みだす際に、１番目に読みだすフォトダイオードと２番目に読みだすフォトダイオードのそれぞれの読み出し動作の間に、１番目のフォトダイオードが他のフォトダイオードと共有するフローティングディフュージョンを選択状態から非選択状態に変更する動作があることを特徴とする
請求項３又は請求項４に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に係わり、特に複数の画素が増幅用トランジスタとリセットトランジスタを共有する固体撮像装置に関する。
【背景技術】
【０００２】
近年、ビデオカメラや電子カメラが広く普及している。これらのカメラには、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）や、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｃｏｎｄｕｃｔｏｒ）イメージセンサなどの固体撮像素子が用いられている。固体撮像素子の撮像部には、フォトダイオードからなる光電変換部が複数個２次元アレイ状に配置され、各フォトダイオードを中心的機能部として単位領域（単位画素）が形成されている。【０００３】
ＣＣＤは、各単位画素に入射した光をフォトダイオードによって光電変換し、生じた信号電荷を、垂直ＣＣＤ転送レジスタ及び水平ＣＣＤ転送レジスタを介して、出力部に設けたフローティングディフュージョン（ＦＤ）部に転送する。その後、ＣＣＤは、このＦＤ部の電位変動をＭＯＳトランジスタによって検出し、それを増幅することにより、撮像信号として出力する。【０００４】
一方、ＣＭＯＳイメージセンサは、各単位画素内にＦＤ部や転送、増幅などのための各種ＭＯＳトランジスタを有することから、電荷転送が不要である。従って、ＣＭＯＳイメージセンサは、ＣＣＤ型固体撮像素子よりも低電圧で動作可能であり、省電力化に適している。また、ＣＭＯＳイメージセンサは、複雑な信号処理機能を容易にワンチップ化できるため、撮像素子の小型化に適している。従来は、各画素に増幅機能を有するＭＯＳトランジスタを配置し、画素セルの微細化に伴い、１つの画素セルあたり、３つのトランジスタで構成するものが多く用いられている。【０００５】
さらなる微細化のため、従来１画素あたりにひとつずつ配置していたリセットトランジスタと増幅トランジスタを複数画素で共有される構造がとられている。【０００６】
図９は、リセットトランジスタと増幅トランジスタを４画素で共有した構造のＣＭＯＳイメージセンサを示す。画素アレイ９１６には、共有画素９０１に示すように４つのフォトダイオード９０２、９０４、９０６、９０８と４つの電荷転送ゲート９０３、９０５、９０７、９０９が配置され、リセットトランジスタ９１０と増幅トランジスタ９１１を共有化している。【０００７】
図１０は、共有化されている画素配列の構造を示した図で有り、フォトダイオード９０２に該当する画素セルは、画素セル１００１となる。同様にフォトダイオード９０４は画素セル１００２、フォトダイオード９０６は画素セル１００３、フォトダイオード９０８は画素セル１００４となる。（例えば、特許文献１参照。）【０００８】
受光動作時には、フォトダイオード９０２に蓄積された信号電荷（電子）は、読み出し信号線Ｔｘ０１から電荷転送ゲート９０３のゲート電極に印加される読み出しパルスに基づいて、電荷転送ゲート９０３を介してフローティングディフュージョン（ＦＤ）部に転送される。【０００９】
ＦＤ部は、増幅トランジスタ９１１のゲート電極に接続されており、信号電荷（電子）によるＦＤ部の電位変化が、増幅用トランジスタ９１１によってインピーダンス変換された後、垂直信号線に出力される。【００１０】
読み出し回路９１３は、水平シフトレジスタ９１４に接続され、画素クロックごとに選択され、信号出力ｒｅａｄｏｕｔから画像出力を得る。その後、リセットトランジスタ９１０は、垂直リセット線Ｒｘ０からゲート電極に印加される垂直リセットパルスに基づいて、ＦＤ部の電位を電源線ＰＶの電位にリセットする働きをする。【００１１】
垂直シフトレジスタ９１５は、順次読み出し信号線Ｔｘと垂直リセット線Ｒｘをアクティブにしながら、フォトダイオードの信号を信号出力Ｒｅａｄｏｕｔより読み出す。【００１２】
また、読み出し回路部では、列毎に設けられたノイズ用メモリと信号用メモリを用いたＣＤＳ動作によって、画素部で発生するＦＰＮノイズやｋＴＣノイズの除去も可能となっている。【００１３】
この構成により、高感度低ノイズのＭＯＳ固体撮像装置が可能となり、画質的にもＣＣＤを用いたデジタルスチルカメラを凌ぐ特性を有するデジタルスチルカメラが実現可能になってきている。【００１４】
さらにデジタルスチルカメラの画素数向上にともない、１画素あたりの面積が小さくなり、微細加工技術が不可欠になってきた。特許文献１に詳しく記載されているが、回路設計上もリセットトランジスタと増幅ＭＯＳトランジスタを４画素で共有して使用する構成をとることによって、フォトダイオードの開口面積を広くする構成をとっている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００５−１９８００１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
以上のように、従来の固体撮像装置において高Ｓ／Ｎ撮像を行うためには、１画素当たり３つのＭＯＳトランジスタが必要となるため、画素セルの微細化に対して明らかに不利である。ＣＭＯＳイメージセンサにおいて、半導体製造プロセスの微細化加工技術の進化により、或る程度の画素サイズの縮小は可能となるが、電源電圧の低下によるダイナミックレンジの低減、増幅トランジスタの微細化による１／ｆノイズの増大等が課題となる。【００１７】
従って、高ダイナミックレンジと高Ｓ／Ｎを実現させるには、トランジスタサイズの微細化よりもトランジスタそのものの数を減らすことが効果的である。そのため、従来の固体撮像装置では４つの光電撮像素子を１つのフローティングディフュージョンに接続し、増幅ＭＯＳトランジスタを共有することで、１画素当たりにしめるトランジスタ数の低減を行っている。【００１８】
しかしながら、更なる半導体プロセスの微細化に伴い、画素セルの微細化がすすみ、デジタルスチルカメラの画素数向上が進むと、トランジスタの共有化のほかに単位画素当りの配線数を減らすことも課題になってくる。【００１９】
トランジスタを共有化することで１画素あたりのトランジスタ数を減らし、配線を共有化する構造をとった時に、高速かつ従来のＣＭＯＳイメージセンサとの互換性を持った信号出力である扱いやすい信号出力を確実に得ることも技術的課題である。【００２０】
また、トランジスタの共有に関してはさまざまな提案がされているが、これまで従来のＣＭＯＳイメージセンサとの互換性を有した駆動タイミングまで考慮されていなかった。
【課題を解決するための手段】
【００２１】
本発明の第１の手段は、半導体基板上に、光を信号電荷に変換して蓄積するフォトダイオードが行列状（ｉ，ｊ）に複数配置された画素アレイを有し、前記フォトダイオードに蓄積された前記信号電荷を読み出すための電荷転送ゲートと、前記電荷転送ゲートを介して読み出した前記フォトダイオードで光電変換された前記信号電荷を電位に変換するフローティングディフュージョンとが設けられ、前記信号電荷をリセットするリセットトランジスタ及び読出した信号電荷を増幅する増幅トランジスタを隣接する４つの前記フォトダイオードで共有する固体撮像装置であって、第１フォトダイオード（ｉ，ｊ）と第２フォトダイオード（ｉ，ｊ＋１）と第３フォトダイオード（ｉ＋１，ｊ＋ｎ）と第４フォトダイオード（ｉ＋ｎ，ｊ＋ｎ＋１）が配置され、かつ、前記ｎが−１又は＋１である固体撮像装置において、前記増幅用トランジスタをアクティブにした状態で、前記第１および第２および第３および第４のフォトダイオードに接続された電荷転送ゲートを連続してＯＮして順次、前記フローティングディフュージョンを介して、フォトダイオードに蓄積された電荷を読み出すことを特徴としている。【００２２】
本発明の第２の手段は、半導体基板上に、光を信号電荷に変換して蓄積するフォトダイオードが行列状（ｉ，ｊ）に複数配置された画素アレイを有し、その上部と下部に読み出し回路を兼ね備え、前記フォトダイオードに蓄積された前記信号電荷を読み出すための電荷転送ゲートと、前記電荷転送ゲートを介して読み出した前記フォトダイオードで光電変換された前記信号電荷を電位に変換するフローティングディフュージョンとが設けられ、前記信号電荷をリセットするリセットトランジスタ及び読出した信号電荷を増幅する増幅トランジスタを隣接する４つの前記フォトダイオードで共有する固体撮像装置であって、第１フォトダイオード（ｉ，ｊ）と第２フォトダイオード（ｉ，ｊ＋１）と第３フォトダイオード（ｉ＋１，ｊ＋ｎ）と第４フォトダイオード（ｉ＋ｎ，ｊ＋ｎ＋１）が配置され、かつ、前記ｎが−１又は＋１である固体撮像装置において、前記第１フォトダイオードと前記第３フォトダイオードは前記上部および下部の読み出し回路のどちらか一方で読みだされ、前記第２フォトダイオードと前記第４フォトダイオードは、前記第１フォトダイオードと前記第３フォトダイオードで使用した読み出し回路で無いほうの読み出し回路で読みだされることを特徴とする。【００２３】
また、前記第１から第４のフォトダイオードは、同一の読み出しブランキング期間内に２つずつのフォトダイオードの信号が読み出され、前記同一ブランキング期間内に読みだされる２つのフォトダイオードが第１フォトダイオードと第２フォトダイオードであり、次のブランキング期間内に読みだされる２つのフォトダイオードが第３フォトダイオードと第４フォトダイオードであることを特徴とする。【００２４】
本発明の第３の手段は、半導体基板上に、光を信号電荷に変換して蓄積するフォトダイオードが行列状（ｉ，ｊ）に複数配置された画素アレイを有し、その上部と下部に読み出し回路を兼ね備え、前記フォトダイオードに蓄積された前記信号電荷を読み出すための電荷転送ゲートと、前記電荷転送ゲートを介して読み出した前記フォトダイオードで光電変換された前記信号電荷を電位に変換するフローティングディフュージョンとが設けられ、前記信号電荷をリセットするリセットトランジスタ及び読出した信号電荷を増幅する増幅トランジスタを隣接する４つの前記フォトダイオードで共有する固体撮像装置であって、第１フォトダイオード（ｉ，ｊ）と第２フォトダイオード（ｉ，ｊ＋１）と第３フォトダイオード（ｉ＋１，ｊ＋ｎ）と第４フォトダイオード（ｉ＋ｎ，ｊ＋ｎ＋１）が配置され、かつ、前記ｎが−１又は＋１である固体撮像装置において、前記ｎが、＋１の場合、前記第１フォトダイオードに隣接された第５フォトダイオード（ｉ＋１、ｊ）と前記第４フォトダイオードに隣接された第６フォトダイオード（ｉ、ｊ＋２）を有し、同一の読み出しブランキング期間内に前記第１フォトダイオードと前記第５フォトダイオードの組み合わせもしくは、前記第４フォトダイオードと前記第６フォトダイオードの組み合わせで読み出されることを特徴とする。【００２５】
また、前記ｎが、−１の場合、前記第２フォトダイオードに隣接された第７フォトダイオード（ｉ＋１、ｊ＋１）と前記第３フォトダイオードに隣接された第８フォトダイオード（ｉ、ｊ−１）を有し、同一の読み出しブランキング期間内に前記第２フォトダイオードと前記第７フォトダイオードの組み合わせもしくは、前記第８フォトダイオードと前記第６フォトダイオードの組み合わせで読み出されることを特徴とする。【００２６】
また、前記第１〜４のフォトダイオードのうちいずれかと、前記第５〜第８のフォトダイオードのいずれかを同一の読み出しブランキング期間内で順次読みだす際に、１番目に読みだすフォトダイオードと２番目に読みだすフォトダイオードのそれぞれの読み出し動作の間に、１番目のフォトダイオードが他のフォトダイオードと共有するフローティングディフュージョンを選択状態から非選択状態に変更する動作があることを特徴とする。
【発明の効果】
【００２７】
本発明の第１の手段においては、第１から第４のフォトダイオードとそれぞれのフォトダイオードに接続された電荷転送ゲートと共有化されたリセットトランジスタと増幅トランジスタから構成された画素セルをアクティブにさせた状態から、第１から第４のフォトダイオードの電荷を連続して読み出すことができ、読み出しブランキング期間を最短化することができ、高速に信号電荷を読み出すことが可能となる。【００２８】
また、読み出し信号線は、フォトダイオードの列に対して２列に１本の配線で済むため、フォトダイオードの開口部を広くすることが可能になる。【００２９】
本発明の第２の手段においては、画素アレイの上下部に配置された読み出し回路に第１から第４のフォトダイオードの信号を２画素ごとに読みだすことで、上下の複数の読み出し回路があるにもかかわらず、同色のフォトダイオード信号を上下の読み出し回路のいずれか一方から読み出されるという関係が保てることになる。そのため、読み出し回路のゲインばらつきなどによる画像劣化を防ぐことができ、良好な画像を得ることができる。【００３０】
本発明の第３の手段においては、従来のＣＭＯＳイメージセンサと互換性のあるラスタースキャン方式で信号を出力することが可能になり、周辺の回路を変えること無く、高性能なＣＭＯＳイメージセンサに切り替えることができる。【００３１】
本発明によれば、半導体製造プロセスの微細加工の技術が進化するとともにＭＯＳ型固体撮像装置の微細化が可能になり、小型でありながら画素数の多い固体撮像装置を提供することができ、ノイズを抑えることができるため良好な画像を生成することができるようになる。【００３２】
従来のシステムとの親和性も保てるため、周辺の設計を変えること無く高性能なＣＭＯＳイメージセンサへ切り替えることが可能になる。【００３３】
また、本固体撮像装置を用いたビデオカメラ、デジタルカメラ、モバイル端末機器、カメラ付き携帯電話等において、撮影画像の画質向上を図ることができる。【００３４】
また、本発明の固体撮像装置により、装置の小型化、低コスト化、低消費電力化も同時に実現されるため、特に小型デジタルスチルカメラ、携帯電話カメラ等に最適な固体撮像装置が実現できる。
【図面の簡単な説明】
【００３５】
【図１Ａ】本発明のＣＭＯＳイメージセンサ構成図。
【図１Ｂ】図１Ａの一部（Ｘ領域）の拡大図。
【図２】本発明の共有化された画素セル構成図。
【図３】本発明の共有化された画素セル配置図（ｎが＋１の場合）。
【図４】本発明の共有化された画素セル配置図（ｎが−１の場合）。
【図５】本発明の実施例１における垂直シフトレジスタ例。
【図６】本発明の実施例１における駆動タイミングチャート。
【図７】本発明の実施例３における垂直シフトレジスタ例。
【図８】本発明の実施例３における駆動タイミングチャート。
【図９】従来のＣＭＯＳイメージセンサ構成図。
【図１０】従来の共有化された画素セル配置図。
【符号の説明】
【００３６】
１０１  本発明の共有化された第１の画素セル
１０２  本発明の第１フォトダイオード
１０３  本発明の第１フォトダイオードの電荷転送ゲート
１０４  本発明の第２フォトダイオード
１０５  本発明の第２フォトダイオードの電荷転送ゲート
１０６  本発明の第３フォトダイオード
１０７  本発明の第３フォトダイオードの電荷転送ゲート
１０８  本発明の第４フォトダイオード
１０９  本発明の第４フォトダイオードの電荷転送ゲート
１１０  本発明のリセットトランジスタ
１１１  本発明の増幅トランジスタ
１１２  本発明の負荷トランジスタ
１１３  本発明の読み出し回路
１１４  本発明の水平シフトレジスタ（上部）
１１５  本発明の垂直シフトレジスタ
１１６  本発明の水平シフトレジスタ（下部）
１１７  本発明の画素アレイ
１１８  本発明の共有化された第２の画素セル
２０１  本発明の第１画素セル
２０２  本発明の第２画素セル
２０３  本発明の第３画素セル
２０４  本発明の第４画素セル
２０５  本発明の第１画素セルの電荷転送ゲート駆動信号線
２０６  本発明の第２画素セルの電荷転送ゲート駆動信号線
２０７  本発明の第３画素セルの電荷転送ゲート駆動信号線
２０８  本発明の第４画素セルの電荷転送ゲート駆動信号線
２０９  本発明の共有化された画素セルのリセット信号線
２１０  本発明の共有化された画素セルのＦＤ領域
２１１  本発明の共有化された画素セルの電源線
２１２  本発明の共有化された画素セルの信号出力線
２１３  本発明の増幅トランジスタ用負荷トランジスタのバイアス千線
３０１  本発明の実施例３における第５フォトダイオード
３０２  本発明の実施例３における第６フォトダイオード
４０１  本発明の実施例３における第７フォトダイオード
４０２  本発明の実施例３における第８フォトダイオード
９０１  従来の共有化された画素セル
９０２  従来の第１フォトダイオード
９０３  従来の第１フォトダイオードの電荷転送ゲート
９０４  従来の第２フォトダイオード
９０５  従来の第２フォトダイオードの電荷転送ゲート
９０６  従来の第３フォトダイオード
９０７  従来の第３フォトダイオードの電荷転送ゲート
９０８  従来の第４フォトダイオード
９０９  従来の第４フォトダイオードの電荷転送ゲート
９１０  従来のリセットトランジスタ
９１１  従来の増幅トランジスタ
９１２  従来の負荷トランジスタ
９１３  従来の読み出し回路
９１４  従来の水平シフトレジスタ
９１５  従来の垂直シフトレジスタ
９１６  従来の画素アレイ
【発明を実施するための形態】
【００３７】
画素セルの微細化を実現するためにトランジスタおよび配線を共有化した画素セルを高速かつ従来のＣＭＯＳイメージセンサとの互換性を持たせた駆動に関する固体撮像装置を提供する。以下に本発明の実施の形態を添付図面に基づいて説明する。
【実施例１】
【００３８】
図１Ａは本発明の特徴を最も良く表す図面であり、リセットトランジスタと増幅トランジスタを共有化し、画素セルをアレイ状に配置したＣＭＯＳイメージセンサの構成図である。また、図１Ｂは、図１Ａの一部（Ｘ領域）の拡大図である。【００３９】
画素セル１０１は、第１から第４のフォトダイオード１０２、１０４、１０６、１０８とそれぞれのフォトダイオードから電荷を転送する電荷転送ゲート１０３、１０５、１０７、１０９とＦＤ部とＦＤ部をリセットするためのリセットトランジスタ１１０とＦＤ部の信号を増幅して出力するための増幅トランジスタ１１１で構成される。【００４０】
フォトダイオードは、行列状（ｉ，ｊ）に配置され、画素アレイ１１７を構成する。電荷転送ゲート１０３、１０５、１０７、１０９のゲートは、読み出し信号線Ｔｘ０１〜Ｔｘ０４を介して垂直シフトレジスタと接続される。また、リセットトランジスタ１１０は、垂直シフトレジスタからの垂直リセット線がゲートに接続されている。【００４１】
増幅トランジスタ１１１の出力は、読み出し信号線として列方向に配線され、同一の列の増幅トランジスタの出力は接続され、共通化している。画素アレイ１１７の上下の部分には、増幅トランジスタの負荷となるトランジスタ１１２が配置され、接続されている。【００４２】
読み出し信号線は、画素アレイ１１７の上部と下部に読み出し回路１１３が配置され、接続されている。読み出し回路１１３は、ノイズを除去するサンプルホールド回路や水平画素の選択のためのトランジスタ回路等で構成されている。【００４３】
読み出し回路１１３は、水平シフトレジスタ１１４、１１６と接続され、画素単位の信号出力を行う。読み出し回路１１３は、画素アレイ１１７の上部と下部に構成され、フォトダイオード列の２列ごとに上下に１つずつ配置されている。同様に増幅トランジスタ１１１から出力されている読み出し信号線もフォトダイオード列の２列ごと１本配線されている。【００４４】
このように構成された図１Ａ及び図１Ｂは、本発明のＣＭＯＳイメージセンサ構成図である。【００４５】
画素セル１０１は、４つのフォトダイオードと４つの電荷転送ゲートと共有化されたＦＤ部とリセットトランジスタと増幅トランジスタで構成される。この画素セル構成図を図２に示す。【００４６】
図２に示す画素セル構成図内には回路として記述は無いが、ＦＤ部は電荷転送ゲートに接続されている２１０上に形成されている。【００４７】
図２に記載されている負荷トランジスタ１１２は、図１Ａにしめす負荷トランジスタ１１２と同等であるが、図１Ａでは画素アレイ１１７の上下に配置されている。これはＣＭＯＳイメージセンサの対称性を保つために配置した構成図であるためで、上下の片側のみに配しても構わない。【００４８】
垂直シフトレジスタ１１５の回路の一例として、図５のような構成がとられる。図５に示す垂直シフトレジスタは、垂直シフトレジスタクロックＶＣＫと垂直シフトレジスタスタートパルスＶＳＴによって駆動され、図６にしめすタイミングチャートのように動作する。【００４９】
図５のＴｘ０１、Ｔｘ０２、Ｔｘ０３、Ｔｘ０４およびＲｘ０は、図１ＡのＴｘ０１、Ｔｘ０２、Ｔｘ０３、Ｔｘ０４およびＲｘ０に接続されているものとする。また、図５のＴｘ１１、Ｔｘ１２、Ｔｘ１３（図示しない）、Ｔｘ１４（図示しない）およびＲｘ１は、図１ＡのＴｘ１１、Ｔｘ１２、Ｔｘ１３、Ｔｘ１４およびＲｘ１に接続されているものとする。【００５０】
Ｔｘ０１、Ｔｘ０２、Ｔｘ０３、Ｔｘ０４およびＲｘ０は、第１の画素セル１０１を駆動し、Ｔｘ１１、Ｔｘ１２、Ｔｘ１３、Ｔｘ１４およびＲｘ１は、第２の画素セル１１８を駆動する。【００５１】
第１の画素セル１０１及び第２の画素セル１１８を動作させるために垂直シフトレジスタ１１５は、図６に示すような駆動パルスを発生させる。【００５２】
はじめに第１の画素セル１０１のＦＤ部がアクティブになり、増幅トランジスタを介して画素信号が読み出される。画素信号は、まずＲｘ０がＯＮされ、ＰＶとＦＤ部を接続させる。この状態でＦＤ部がリセットされる。【００５３】
次に電荷転送ゲートをＯＮさせるためにＴｘ０１がＯＮされる。リセットされたＦＤ部に第１のフォトダイオード１０２から信号電荷を読み出し、増幅トランジスタを介して画素アレイ１１７の上部もしくは下部に配置された読み出し回路１１３へ読みだす。【００５４】
その後、ＦＤ部をリセットさせるためにＲｘ０がＯＮされる。ＴＸ０２がＯＮされ、第２のフォトダイオード１０４が読みだされる。これを繰り返し、第３のフォトダイオード、第４のフォトダイオードの信号まで読みだす。【００５５】
画素セル１０１で共有化された第１から第４のフォトダイオードを読みだした後、画素セル１０１に配置されたＦＤ部を非選択にするため、ＰＶをＬレベルにして、かつ、Ｒｘ０をＯＮする。【００５６】
その後、第２の画素セル１１８を読み出すためにＴｘ１１、Ｔｘ１２、Ｔｘ１３、Ｔｘ１４およびＲｘ１は、上記の画素セル１０１と同様にＦＤ部をアクティブにしてから共有化された４つのフォトダイオードを連続して読みだす。その後、ＰＶとＲｘ１によってＦＤ部を非選択状態にする。【００５７】
以上のように順次、画素セルごとにＰＶによる非選択動作が１回行われることで４つのフォトダイオードの読み出しを行うことができる。このように読みだすことで非選択動作が、４画素あたり１回になるため、高速に垂直シフトレジスタのスキャンをすることができる。
【実施例２】
【００５８】
次に、本発明の実施例２について説明する。【００５９】
図１Ａは本発明の特徴を最も良く表す図面であり、リセットトランジスタと増幅トランジスタを共有化し、画素セルをアレイ状に配置したＣＭＯＳイメージセンサの構成図である。また、図１Ｂは、図１Ａの一部（Ｘ領域）の拡大図である。【００６０】
画素セル１０１は、第１から第４のフォトダイオード１０２、１０４、１０６、１０８とそれぞれのフォトダイオードから電荷を転送する電荷転送ゲート１０３、１０５、１０７、１０９とＦＤ部とＦＤ部をリセットするためのリセットトランジスタ１１０とＦＤ部の信号を増幅して出力するための増幅トランジスタ１１１で構成される。【００６１】
フォトダイオードは、行列状（ｉ，ｊ）に配置され、画素アレイ１１７を構成する。電荷転送ゲート１０３、１０５、１０７、１０９のゲートは、読み出し信号線Ｔｘ０１〜Ｔｘ０４を介して垂直シフトレジスタと接続される。また、リセットトランジスタ１１０は、垂直シフトレジスタからの垂直リセット線がゲートに接続されている。【００６２】
増幅トランジスタ１１１の出力は、読み出し信号線として列方向に配線され、同一の列の増幅トランジスタの出力は接続され共通化している。画素アレイ１１７の上下の部分には、増幅トランジスタの負荷となるトランジスタ１１２が配置され、接続されている。【００６３】
読み出し信号線は、画素アレイ１１７の上部と下部に読み出し回路１１３が配置され、接続されている。読み出し回路１１３は、ノイズを除去するサンプルホールド回路や水平画素の選択のためのトランジスタ回路等で構成されている。【００６４】
読み出し回路１１３は、水平シフトレジスタ１１４、１１６と接続され、画素単位の信号出力を行う。読み出し回路１１３は、画素アレイ１１７の上部と下部に構成され、フォトダイオード列の２列ごとに上下に１つずつ配置されている。同様に増幅トランジスタ１１１から出力されている読み出し信号線もフォトダイオード列の２列ごと１本配線されている。【００６５】
このように構成された図１Ａ及び図１Ｂは、本発明のＣＭＯＳイメージセンサ構成図である。【００６６】
ＣＭＯＳイメージセンサは、カラー画像を得るためにフォトダイオード上にカラーフィルターを配置されている。カラーフィルターは、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の原色を用いたものか、Ｃｙ（シアン）、Ｙｅ（黄色）、Ｇ（緑色）、Ｍｇ（マゼンタ）の補色を用いたものが用いられる。【００６７】
原色の色フィルターを配置した場合でも、補色のフィルターを配置した場合でも、Ｇの色フィルターは、市松状に配置されている。Ｇの色フィルターに対応したフォトダイオードの４つの斜め方向には、同色のＧフィルターが配置されている。【００６８】
画素セル１０１に配置された第１のフォトダイオード上にＧの色フィルターが配置されている場合は、第３のフォトダイオード上にＧの色フィルターが配置されていることになる。また、第２のフォトダイオード上にＧの色フィルターが配置されている場合は、第４のフォトダイオード上にＧの色フィルターが配置されていることになる。【００６９】
また、図６の読み出しタイミングに示すように１回の読み出しブランキング期間には、２つのフォトダイオードの信号を読み出すことになる。このとき同一の読み出しブランキング期間には、第１のフォトダイオードと第２のフォトダイオードの信号が読み出しされる。【００７０】
第１のフォトダイオードの読み出し信号が、画素アレイ１１７の上部に配置した読み出し回路１１３へ読みだしたときは、第２のフォトダイオードの読み出し信号が、画素アレイ１１７の下部に配置した読み出し回路１１３へ読みだしされる。または、第１のフォトダイオードの読み出し信号が、画素アレイ１１７の下部に配置した読み出し回路１１３へ読みだしたときは、第２のフォトダイオードの読み出し信号が、画素アレイ１１７の上部に配置した読み出し回路１１３へ読みだしされる。【００７１】
次の読み出しブランキング期間には、画素セル１０１で共有化された第３のフォトダイオードの信号と第４のフォトダイオードの信号が読みださせる。その際は、第３のフォトダイオードが読みだされた時は、第１のフォトダイオードが読みだされた読み出し回路１１３へ信号が読み出しされる。もう一方の第４のフォトダイオードが読みだされた時は、第２のフォトダイオードが読みだされた読み出し回路１１３へ信号が読み出しされる。【００７２】
このように第１のフォトダイオードと第３のフォトダイオードを上部または下部に配置した同一の読み出し回路１１３を通過させるように読み出しを行う。また、第２のフォトダイオードと第４のフォトダイオードを第１のフォトダイオードと第３のフォトダイオードを読み出さなかった側の同一の読み出し回路１１３を通過させるように読み出しを行う。【００７３】
このように読みだすことでＧの信号が通過する読み出し回路１１３は上部か下部どちらか一方に統一することができる。読み出し回路１１３を統一することで、読み出し時に発生する特性ばらつきを抑えることができる。【００７４】
Ｇ信号に特性ばらつきが発生した場合は、一般的に横縞のノイズが画像に発生してしまう。このように同じ読み出し回路を通過させることで、特性の対称性を保つことができる。【００７５】
また、本発明に記載した画素セル構造の共有化をすることでＧの色フィルターが配置されたフォトダイオードは、対称性のあるレイアウト構造を構成することができるようになり、光学的にも対称性を保てることになる。
【実施例３】
【００７６】
次に、本発明の実施例３について説明する。【００７７】
図１Ａは本発明の特徴を最も良く表す図面であり、リセットトランジスタと増幅トランジスタを共有化し、画素セルをアレイ状に配置したＣＭＯＳイメージセンサの構成図である。また、図１Ｂは、図１Ａの一部（Ｘ領域）の拡大図である。【００７８】
画素セル１０１は、第１から第４のフォトダイオード１０２、１０４、１０６、１０８と、それぞれのフォトダイオードから電荷を転送する電荷転送ゲート１０３、１０５、１０７、１０９と、ＦＤ部とＦＤ部をリセットするためのリセットトランジスタ１１０と、ＦＤ部の信号を増幅して出力するための増幅トランジスタ１１１とで構成される。【００７９】
フォトダイオードは、行列状（ｉ，ｊ）に配置され、画素アレイ１１７を構成する。電荷転送ゲート１０３、１０５、１０７、１０９のゲートは、読み出し信号線Ｔｘ０１〜Ｔｘ０４を介して垂直シフトレジスタに接続される。また、リセットトランジスタ１１０は、垂直シフトレジスタからの垂直リセット線がゲートに接続されている。【００８０】
増幅トランジスタ１１１の出力は、読み出し信号線として列方向に配線され、同一の列の増幅トランジスタの出力は接続され、共通化している。画素アレイ１１７の上下の部分には、増幅トランジスタの負荷となるトランジスタ１１２が配置され、接続されている。【００８１】
読み出し信号線は、画素アレイ１１７の上部と下部に読み出し回路１１３が配置され、接続されている。読み出し回路１１３は、ノイズを除去するサンプルホールド回路や水平画素の選択のためのトランジスタ回路等で構成されている。【００８２】
読み出し回路１１３は、水平シフトレジスタ１１４、１１６と接続され、画素単位の信号出力を行う。読み出し回路１１３は、画素アレイ１１７の上部と下部に構成され、フォトダイオード列の２列ごとに上下に１つずつ配置されている。同様に増幅トランジスタ１１１から出力されている読み出し信号線もフォトダイオード列の２列ごと１本配線されている。【００８３】
図７は、本発明の実施例３における垂直シフトレジスタ１１５の一例である。図７のＴｘ０１（図示しない）、Ｔｘ０２、Ｔｘ０３、Ｔｘ０４およびＲｘ０は、図１ＡのＴｘ０１、Ｔｘ０２、Ｔｘ０３、Ｔｘ０４およびＲｘ０に接続されているものとする。また、図７のＴｘ１１、Ｔｘ１２、Ｔｘ１３、Ｔｘ１４（図示しない）およびＲｘ１は、図１ＡのＴｘ１１、Ｔｘ１２、Ｔｘ１３、Ｔｘ１４およびＲｘ１に接続されているものとする。【００８４】
Ｔｘ０１、Ｔｘ０２、Ｔｘ０３、Ｔｘ０４およびＲｘ０は、第１の画素セル１０１を駆動し、Ｔｘ１１、Ｔｘ１２、Ｔｘ１３、Ｔｘ１４およびＲｘ１は、第２の画素セル１１８を駆動する。【００８５】
第１の画素セル１０１及び第２の画素セル１１８を動作させるために垂直シフトレジスタ１１５は、図８に示すような駆動パルスを発生させる。【００８６】
図３は、本発明の共有化された画素セル配置図であり、本発明の第３の手段のｎが＋１の場合の画素セル配置図であり、第１のフォトダイオードの右隣に第５のフォトダイオードが配置されている。また、第６のフォトダイオードが第４のフォトダイオードに配置されている。【００８７】
図４は、本発明の共有化された画素セル配置図であり、本発明の第３の手段のｎが−１の場合の画素セル配置図であり、第３のフォトダイオードの左隣に第８のフォトダイオードが配置されている。また、第７のフォトダイオードが第２のフォトダイオードに配置されている。【００８８】
図６のタイミングチャートに示すようにＦＤ部の非選択動作は、フォトダイオードの１つの信号を読み出すたびに繰り返される。【００８９】
その動作は、前記ｎが、＋１の場合、前記第１フォトダイオードが読み出された後に第５フォトダイオードが同一の読み出しブランキング期間内に読み出しされ、次の読み出しブランキング期間で第３フォトダイオードが読み出された後に第２フォトダイオードが同一の読み出しブランキング期間内に読み出しされる。さらに次の読み出しブランキング期間内では、第６フォトダイオードが読み出され、その後に第４フォトダイオードが、同一の読み出しブランキング期間内に読み出しされる。【００９０】
また、前記ｎが、−１の場合、前記第８フォトダイオードが読み出された後に第３フォトダイオードが同一の読み出しブランキング期間内に読み出しされ、次の読み出しブランキング期間で第４フォトダイオードが読み出された後に第１フォトダイオードが同一の読み出しブランキング期間内に読み出しされる。さらに次の読み出しブランキング期間内では、第２フォトダイオードが読み出され、その後に第７フォトダイオードが、同一の読み出しブランキング期間内に読み出しされる。【００９１】
このように読み出されることによって、ＣＭＯＳイメージセンサの出力は横方向に１列ごとによみだされるため、従来のＣＭＯＳイメージセンサと互換性のあるラスタースキャン方式で信号を出力することが可能になり、周辺の回路を変えること無く、高性能なＣＭＯＳイメージセンサに切り替えることができる。
【産業上の利用可能性】
【００９２】
本発明の固体撮像素子及びその製造方法、並びに撮像装置は、ＣＭＯＳイメージセンサ並びに電子カメラなどに応用され、ＣＭＯＳイメージセンサの小型化、高画素数化、及び飽和信号量や感度の低下などの撮像特性の低下の防止に寄与することができる。また、本発明の固体撮像装置は、高画質を重視するカメラ又はカメラシステム、例えばデジタルスチルカメラ、携帯カメラ、医療用カメラ、車載カメラ、ビデオカメラ、監視カメラ、又はセキュリティーカメラなどのシステムに広く利用され得る。
【図１Ａ】
0005526342.tif 000002
【図１Ｂ】
0005526342.tif 000003
【図２】
0005526342.tif 000004
【図３】
0005526342.tif 000005
【図４】
0005526342.tif 000006
【図５】
0005526342.tif 000007
【図６】
0005526342.tif 000008
【図７】
0005526342.tif 000009
【図８】
0005526342.tif 000010
【図９】
0005526342.tif 000011
【図１０】
0005526342.tif 000012