(57)【特許請求の範囲】
【請求項１】
シリコン半導体膜上に、Ｐドープｎ＋型アモルファスシリコン膜と、該Ｐドープｎ＋型アモルファスシリコン膜上に形成された配線とを有するシリコンデバイス構造において、
前記配線が、前記Ｐドープｎ＋型アモルファスシリコン膜の表面に形成されたシリコン酸化膜と、銅合金膜とからなり、
前記銅合金膜は、Ｃｕ−Ｍｎ−Ｐ合金からなる銅合金をスパッタリングにより形成した膜であり、
前記スパッタリングターゲット材である銅合金中のＭｎ濃度は１原子％以上５原子％以下であると共に、Ｐ濃度は０．０５原子％以上１．０原子％以下であるシリコンデバイス構造。
【請求項２】
シリコン半導体膜上に、Ｐドープｎ＋型アモルファスシリコン膜と、該Ｐドープｎ＋型アモルファスシリコン膜上に形成された配線とを有するシリコンデバイス構造において、
前記配線が、前記Ｐドープｎ＋型アモルファスシリコン膜の表面に形成されたシリコン酸化膜と、銅合金膜とからなり、
前記銅合金膜は、Ｃｕ−Ｍｎ−Ｐ合金からなり、該銅合金膜中のＭｎ濃度は０．９原子％以上５原子％以下であると共に、Ｐ濃度は０．０２５原子％以上０．３原子％以下であるシリコンデバイス構造。
【請求項３】
前記銅合金膜は、１．９原子％以上５原子％以下のＭｎ及び０．０２５原子％以上０．３原子％以下のＰを含む銅合金膜である請求項２に記載のシリコンデバイス構造。
【請求項４】
前記シリコン酸化膜の膜厚が１ｎｍ以下である請求項１から請求項３のいずれか１項に記載のシリコンデバイス構造。
【請求項５】
前記銅合金膜の上に純銅膜が形成されている請求項１から請求項４のいずれか１項に記載のシリコンデバイス構造。
【請求項６】
前記シリコンデバイス構造が液晶パネル用薄膜トランジスタ構造である請求項１ないし５のいずれか１項に記載のシリコンデバイス構造。
【請求項７】
請求項１ないし６のいずれか１項に記載のシリコンデバイス構造の形成に用いるスパッタリングターゲット材であって、
前記スパッタリングターゲット材である銅合金が鋳造法で溶融され合金化されて形成され、１原子％以上５原子％以下のＭｎ及び０．０５原子％以上１．０原子％以下のＰを含む
スパッタリングターゲット材。
【請求項８】
前記銅合金は、１原子％以上５原子％以下のＭｎ及び０．１原子％以上１．０原子％以下のＰを含む銅合金である請求項７に記載のスパッタリングターゲット材。
【請求項９】
前記銅合金は、２原子％以上５原子％以下のＭｎ及び０．０５原子％以上１．０原子％以下のＰを含む銅合金である請求項７に記載のスパッタリングターゲット材。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンデバイス構造、及びその形成に用いるスパッタリングターゲット材に係り、特に液晶パネル用ＴＦＴ素子構造に好適に用いられるものに関する。
【背景技術】
【０００２】
液晶パネルは大型化、動作速度の高速化のため、液晶パネル用ＴＦＴ素子のアレイ配線の低抵抗化が必要となり、従来のアルミニウム（Ａｌ）配線よりも低抵抗な銅（Ｃｕ）配線が一部採用され始めている。また、現行の液晶パネル用ＴＦＴ素子構造は、その電極において、従来のＡｌ膜においても、一部採用され始めたＣｕ膜においても、電極膜とシリコン（Ｓｉ）半導体膜との界面に拡散バリア層となるモリブデン（Ｍｏ）やチタン（Ｔｉ）膜を形成し、その上にＡｌ膜またはＣｕ膜を形成している。
【０００３】
ＭｏやＴｉ膜を形成するのは、配線ないし電極（以下、これらをまとめて単に配線という場合もある）形成後に行われる後工程の絶縁膜形成時における２００〜３００℃の加熱温度で、ＡｌやＣｕがＳｉ中に拡散し、ＴＦＴの素子特性が得られなくなるためである。しかし、ＭｏやＴｉは材料コストが高く、液晶パネルコストが高くなる。従って、それを低減するためＣｕの代替となる合金やその配線形成プロセスが検討されている。
【０００４】
検討初期に行われていたＳｉ半導体層の表面に合金を直接形成する方法では、十分な拡散バリア性が得られる合金とその形成プロセスはなかなか見つからなかった。そこで、後に、界面に酸化層や窒化層を形成することが検討され始め、近年、複数の報告がなされている。    
【０００５】
例えば、特許文献１では、酸素プラズマを照射するプラズマ酸化法または酸素ガス雰囲気下での加熱による熱酸化法により、Ｓｉ半導体膜表面を酸化して酸素含有層を形成し、その上に純ＣｕまたはＣｕ合金の薄膜を形成するＴＦＴの配線構造が提案されている。
【０００６】
非特許文献１では、アモルファスシリコン（ａ−Ｓｉ）膜を１０Ｐａ程度のＯ２雰囲気で、室温で１分間プラズマ処理した後、Ｃｕ−Ｍｎ合金を成膜して２５０℃で１０分間熱処理すると、厚さ１〜３ｎｍの酸化層が得られ、このＭｎ酸化物層は，拡散バリア性と良好な導通性を示すオーミックコンタクト性，密着性を兼ね備えることを確認したことが報告されている。
【０００７】
特許文献２では、ＣｕにＺｒを添加したスパッタリングターゲット材が提案され、これによりＳｉやガラスに対する密着性が高く、比抵抗が低く、ＣｕがＳｉに拡散しにくい導電膜を得ている。また、Ｍｎ、Ｚｎ、Ｓｎ等の第２の添加元素によりＳｉ、ガラス、ＩＴＯに対する密着性をさらに高めている。さらに、成膜のプロセスガスとしてＡｒに酸素または窒素を混合した酸化性、窒化性ガスを用いた反応性スパッタが検討されている。
【０００８】
非特許文献２では、Ａｌ系電極よりも低抵抗のメリットを有するＣｕ合金電極が検討され、スパッタリングのプロセスガスとしてＡｒ−Ｏ２ガスを用いることで、スパッタ膜中の結晶粒界や膜界面にＣｕや添加元素（Ｍｇ，Ｔｉ，Ｚｒ等）の酸化物相を形成させ、界面密着性および拡散バリア性の向上を図る方法が報告されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−４５１８号公報
【特許文献２】特開２００８−１１２９８９号公報
【非特許文献】
【００１０】
【非特許文献１】ウェブサイトＴｅｃｈ−Ｏｎ！  ＦＰＤ  Ｉｎｔｅｒｎａｔｉｏｎａｌ    ２００８．９．９掲載「大型ＴＦＴ液晶パネルのゲート電極とソース・ドレイン電極を共にＣｕ配線にするＣｕ−Ｍｎ合金プロセス技術を東北大が開発《訂正あり》」インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｔｅｃｈｏｎ．ｎｉｋｋｅｉｂｐ．ｃｏ．ｊｐ／ａｒｔｉｃｌｅ／ＮＥＷＳ／２００８０９０９／１５７７１４／＞
【非特許文献２】ウェブサイトＴｅｃｈ−Ｏｎ！ＦＰＤ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  ２００８．２．７掲載「アルバック、大型液晶パネルのＴＦＴ向けにＣｕスパッタリング技術を開発」インターネット＜ｈｔｔｐ：／／ｔｅｃｈｏｎ．ｎｉｋｋｅｉｂｐ．ｃｏ．ｊｐ／ａｒｔｉｃｌｅ／ＴＯＰＣＯＬ／２００８１００８／１５９３２３／＞
【発明の概要】
【発明が解決しようとする課題】
【００１１】
特許文献１及び非特許文献１については、我々も、ａ−Ｓｉ半導体層表面を酸素プラズマにより酸化して酸素含有層（Ｓｉ酸化膜）を形成し、その上にスパッタリングによりＣｕ−Ｍｎ合金膜を形成したＴＦＴの配線構造を有するＴＦＴ素子を作製し、現行のＭｏバリアとＴＦＴの飽和移動度特性を比較した。酸化膜バリアを用いたＴＦＴ素子の飽和移動度特性は、プロセス条件を種々検討したが、現行のＭｏバリアの８０％程度しか得られなかった。原因としては、Ｓｉ酸化膜の寄生抵抗分の重畳やプラズマ照射によるａ−Ｓｉ半導体層表面へのダメージの影響の可能性がある。
【００１２】
特許文献２のＣｕ−Ｚｒ合金については、我々も検討したが、Ｃｕ合金／Ｓｉ半導体の積層膜の深さ方向の分析を行った結果、若干の拡散が見られ、バリア性は不十分であると考えられる。
【００１３】
非特許文献２については、我々もＳｉ半導体膜上にＡｒ−Ｏ２反応性スパッタによりＣｕ合金膜の成膜を行ったが、膜中の酸素が拡散し界面に酸化層を形成する反応よりも、メタル原子の拡散の方が早く進行し、十分な拡散バリア性は得られなかった。また、Ａｒ−Ｏ２反応性スパッタは、以下の点でも問題があると考えられる。純Ｃｕのスパッタリングで問題となっているが、ターゲット（ＴＧ）表面に酸化物が存在すると、そこで異常放電が発生し、ＴＧ材料が液滴状となってガラス基板に付着するスプラッシュと呼ばれる膜欠陥不良が発生することがある。Ａｒ−Ｏ２スパッタではＴＧ表面に酸化層が形成する可能性があり、異常放電が発生しやすいプロセスであることが懸念される。また、最近の大型基板用スパッタ装置はチャンバが縦型であり、Ａｒ−Ｏ２混合ガスの場合、分子量の小さいＯ２が上方に、大きいＡｒが下方に分離する可能性があり、膜中のＯ２量が膜面内で不均一になり、これにより膜の抵抗率、バリア性、オーミックコンタクト性の特性が基板面内で不均一になる可能性がある。
【００１４】
従って、いずれの文献に記載の銅合金を用いてもシリコンデバイスの飽和移動度特性は十分ではなかった。
【００１５】
本発明の目的は、シリコン酸化膜とＣｕＭｎ合金を用いた配線膜であっても、合金組成を改善することによって、シリコンデバイスの飽和移動度特性を向上することが可能なシリコンデバイス構造、及びその形成に用いるスパッタリングターゲット材を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の一実施の態様は、シリコン半導体上に、Ｐドープｎ＋型アモルファスシリコン膜と、該Ｐドープｎ＋型アモルファスシリコン膜上に形成された配線とを有するシリコンデバイス構造において、前記配線が、前記Ｐドープｎ＋型アモルファスシリコン膜の表面に形成されたシリコン酸化膜と、銅合金膜とからなり、前記銅合金膜は、１原子％以上５原子％以下のＭｎ及び０．０５原子％以上１．０原子％以下のＰを含む銅合金をスパッタリングにより形成した膜であるシリコンデバイス構造が提供される。
【００１７】
本発明の他の実施の態様は、シリコン半導体上に、Ｐドープｎ＋型アモルファスシリコン膜と、該Ｐドープｎ＋型アモルファスシリコン膜上に形成された配線とを有するシリコンデバイス構造において、前記配線が、前記Ｐドープｎ＋型アモルファスシリコン膜の表面に形成されたシリコン酸化膜と、銅合金膜とからなり、前記銅合金膜は、０．９原子％以上５原子％以下のＭｎ及び０．０２５原子％以上０．３原子％以下のＰを含む組成で、銅合金をスパッタリングにより形成した膜であるシリコンデバイス構造が提供される。
この場合、前記銅合金膜は、１．９原子％以上５原子％以下のＭｎ及び０．０２５原子％以上０．３原子％以下のＰを含む銅合金膜であることが好ましい。また、前記シリコン酸化膜の膜厚は１ｎｍ以下であることが好ましい。又、前記銅合金膜の上に純銅膜が形成されていることが好ましい。また、シリコンデバイス構造は、液晶パネル用ＴＦＴ素子構造であることが好ましい。
【００１８】
また、本発明の他の実施の態様は、シリコンデバイス構造の形成に用いるスパッタリングターゲット材であって、前記スパッタリングターゲット材である銅合金が鋳造法で溶融され合金化されて形成され、１原子％以上５原子％以下のＭｎ及び０．０５原子％以上１．０原子％以下のＰを含むスパッタリングターゲット材が提供される。
この場合、前記銅合金は、１原子％以上５原子％以下のＭｎ及び０．１原子％以上１．０原子％以下のＰを含む銅合金であることが好ましい。さらに、前記銅合金は、２原子％以上５原子％以下のＭｎ及び０．０５原子％以上１．０原子％以下のＰを含む銅合金であることがより好ましい。
【発明の効果】
【００１９】
本発明によれば、シリコンデバイスの飽和移動度特性を向上できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例の液晶パネル用薄膜トランジスタ素子構造の概略断面図である。
【図２】従来例のＳｉ酸化膜の無いＭｏバリアを有する液晶パネル用薄膜トランジスタ素子構造の概略断面図である。
【図３】本発明の実施例及び比較例におけるＴＦＴ素子の動作特性の評価方法を示す説明図である。
【図４】本発明の実施例及び比較例におけるＴＦＴ素子の飽和閾値電圧（Ｖｔｈ）の求め方を示す説明図である。
【図５】実施例１のＣｕ合金を用いたＴＦＴ素子（３００℃熱処理後）のＶＧ−Ｉｄ特性図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態を説明する。
【００２２】
既に述べた通り、酸素プラズマを照射してＳｉ酸化膜を形成し、その上にＣｕＭｎ合金を形成する方式では、拡散バリア膜となるＭｏやＴｉ膜を形成するよりもシリコンデバイスの飽和移動度特性が劣る。この理由としてＳｉ酸化膜の寄生抵抗分の重畳やプラズマ照射によるａ−Ｓｉ半導体膜表面へのダメージの影響の可能性がある。本発明の一実施の形
態によれば、Ｃｕ−ＭｎにＰを添加したＣｕ−Ｍｎ−Ｐ合金を配線膜に使用することにより、コンタクト層であるＰドープｎ＋ａ−Ｓｉ膜に拡散しキャリアが増加する。このように、コンタクト層であるＰドープｎ＋ａ−Ｓｉ膜に拡散しキャリアが増加することで、飽和移動度特性を改善することが可能となる。
【００２３】
［実施の形態の要約］
一実施の形態のシリコンデバイス構造は、
シリコン半導体膜上に、Ｐドープｎ＋型アモルファスシリコン膜と、該Ｐドープｎ＋型アモルファスシリコン膜上に形成された配線とを有するシリコンデバイス構造において、
前記配線が、前記Ｐドープｎ＋型アモルファスシリコン膜の表面に形成されたシリコン
酸化膜と、銅合金膜とからなり、
前記銅合金膜は、１原子％以上５原子％以下のＭｎ及び０．０５原子％以上１．０原子％以下のＰを含む銅合金をスパッタリングにより形成した膜である。
【００２４】
他の実施の形態のシリコンデバイス構造は、
シリコン半導体膜上に、Ｐドープｎ＋型アモルファスシリコン膜と、該Ｐドープｎ＋型アモルファスシリコン膜上に形成された配線とを有するシリコンデバイス構造において、
前記配線が、前記Ｐドープｎ＋型アモルファスシリコン膜の表面に形成されたシリコン
酸化膜と、銅合金膜とからなり、
前記銅合金膜は、０．９原子％以上５原子％以下のＭｎ及び０．０２５原子％以上０．３原子％以下のＰを含む銅合金膜である。
【００２５】
前記他の実施の形態において、前記銅合金膜は、１．９原子％以上５原子％以下のＭｎ及び０．０２５原子％以上０．３原子％以下のＰを含む銅合金膜である。
【００２６】
前記実施の形態において、前記シリコン酸化膜の膜厚が１ｎｍ以下である。
【００２７】
前記実施の形態において、前記銅合金膜の上に純銅膜が形成されている。
【００２８】
前記実施の形態において、前記シリコンデバイス構造が液晶パネル用薄膜トランジスタ構造である。
【００２９】
一実施の形態のスパッタリングターゲット材は、上述したシリコンデバイス構造の形成に用いるスパッタリングターゲット材であって、
前記スパッタリングターゲット材である銅合金が鋳造法で溶融され合金化されて形成され、１原子％以上５原子％以下のＭｎ及び０．０５原子％以上１．０原子％以下のＰを含む。
【００３０】
前記一実施の形態のスパッタリングターゲット材において、前記銅合金は、１原子％以上５原子％以下のＭｎ及び０．１原子％以上１．０原子％以下のＰを含む銅合金である。
【００３１】
前記一実施の形態のスパッタリングゲート材において、前記銅合金は、２原子％以上５原子％以下のＭｎ及び０．０５原子％以上１．０原子％以下のＰを含む銅合金である。
【００３２】
［シリコンデバイス構造におけるスパッタ膜組成］
具体的には、シリコン半導体膜上に、Ｐドープｎ＋型アモルファスシリコン膜と、該Ｐドープｎ＋型アモルファスシリコン膜上に形成された配線とを有するシリコンデバイス構造において、前記配線が、前記Ｐドープｎ＋型アモルファスシリコン膜の表面に形成されたシリコン酸化膜と、銅合金膜とからなり、前記銅合金膜は、０．９原子％以上５原子％以下のＭｎ及び０．０２５原子％以上０．３原子％以下のＰを含む組成で、銅合金膜をス
パッタリングにより形成されている。
【００３３】
シリコン半導体膜にはアモルファスシリコン半導体膜の他にポリシリコン膜が含まれる。配線には電極につながる配線のみならずソース電極やドレイン電極などの電極も含まれる。配線は、実施の形態によっては、液晶パネル用ＴＦＴ素子やシリコン太陽電池のシリコン半導体の配線であることもある。このような実施の形態ではシリコンデバイス構造は、液晶パネル用ＴＦＴ素子構造やシリコン太陽電池構造となる。
【００３４】
例えば、上記液晶パネル用ＴＦＴ素子構造は、一対の基板と、一対の基板間に挟持される液晶膜と、一方の基板の液晶膜側の表面に形成されたＴＦＴ素子と、これにつながる配線、並びに画素電極と、他方の基板の液晶膜側の表面に形成された共通電極とを有する。ＴＦＴ素子はゲート電極、ソース電極、ドレイン電極を有し、そのうちのソース電極とドレイン電極がＳｉ半導体膜上に形成されている。
【００３５】
Ｓｉ酸化膜はＣｕ−Ｍｎ−Ｐ合金膜とｎ＋ａ−Ｓｉ膜との良好な導通性を得るため、１ｎｍ以下の薄い膜厚としている。Ｓｉ酸化膜の形成は、例えば酸素プラズマ処理によって実現するが、その他にオゾンや水分などの酸素を含む雰囲気中での加熱処理等によっても良い。
【００３６】
［ＴＧ材組成］
Ｃｕ−Ｍｎ−Ｐ合金ＴＧ材のＭｎ添加量を１〜５原子％、Ｐ添加量を０．０５〜１．０原子％としたのは次の通りである。Ｍｎ添加量は１原子％以上の添加により良好な拡散バリア効果が現れ、添加濃度が高いほど拡散バリア効果は向上するが、５原子％を超えると拡散バリア効果は飽和し、合金の鋳造や圧延加工も困難となる。又、Ｐ添加量は膜中のＰ濃度が０．０２５原子％以上の添加によりＴＦＴ素子の飽和移動度特性の向上が見られ、添加濃度が高いほど飽和移動度特性は向上するが、合金鋳造時の添加量が１．０原子％を超えると合金の鋳造や圧延加工が困難となる。
【００３７】
そしてスパッタ膜中のＰ濃度はＴＧ材中のＰ濃度に対して３０％程度しか入らない結果が得られている（後述する表１参照）。ＴＧ材の組成の下限値をスパッタ条件によっては上記の３０％が５０％程度に向上する場合も考慮し０．０２５原子％の２倍である０．０５原子％以上とした。なお、５０％へ向上させる方法については、後述する。
【００３８】
後に詳述するように、Ｃｕ−Ｍｎ−Ｐの３元系合金の抵抗率は純Ｃｕよりも数倍から１桁程度高いが、Ｃｕ配線構造を純Ｃｕ／Ｃｕ−Ｍｎ−Ｐの積層構造とすることにより、配線抵抗を下げることが可能となる。
【００３９】
上述したシリコンデバイス構造を構成する銅合金膜は、スパッタリングにより形成するが、そのスパッタリングのターゲット材である銅合金は、上述した１原子％以上５原子％以下のＭｎ及び０．０５原子％以上１．０原子％以下のＰを含むように、鋳造法で溶融され合金化されて形成される。
【００４０】
［実施の形態の効果］
本実施の形態によれば、以下に挙げる１つまたはそれ以上の効果を有する。
【００４１】
Ｃｕ−ＭｎにＰを添加したＣｕ−Ｍｎ−Ｐ合金を配線（電極）膜に使用したので、Ｐに起因するキャリア濃度の増加により、シリコンデバイスの飽和移動度特性を向上できる。シリコンデバイスが液晶パネル用ＴＦＴ素子である場合、ＴＦＴ素子の飽和移動度特性が向上する。ＴＦＴ素子などの半導体シリコンデバイス製造プロセスでは配線（電極）形成後の絶縁膜形成のために行われる加熱工程において、Ｃｕ−Ｍｎ−Ｐ中のＰがコンタクト
層であるＰドープｎ＋ａ−Ｓｉ膜に拡散してキャリア濃度を増加したことによるものと推測される。
【００４２】
さらに、Ｃｕ−ＭｎにＰを添加したＣｕ−Ｍｎ−Ｐ合金を用いたことで、Ｐドープｎ＋ａ−Ｓｉ膜から、Ｓｉ酸化膜を透過して、Ｃｕ−Ｍｎ合金側へ流れ込むＰの量を緩和することができる。すなわち、Ｐドープｎ＋ａ−Ｓｉ膜における、Ｓｉ酸化膜方向への拡散速度を抑えることができる。
【００４３】
またさらに、ＰはＣｕと親和性が高いが、Ｃｕ−Ｍｎ−Ｐ合金を用いたことにより、Ｃｕ−Ｍｎ−Ｐ合金側からｎ＋ａ−Ｓｉ膜への拡散を抑える効果も考えられる。
【００４４】
また、Ｃｕ−ＭｎにＰを添加したＣｕ−Ｍｎ−Ｐ合金として、０．９原子％以上５原子％以下のＭｎ及び０．０２５原子％以上０．３原子％以下のＰを含む銅合金の膜抵抗率は４〜１５μΩｃｍ程度であり、Ｍｏの３０μΩｃｍの半分以下程度である。従って本実施の形態の銅合金を用いて配線膜を形成すると、低い固有抵抗を実現することができるので、Ｓｉ酸化膜をバリアとしても、従来のＭｏやＴｉバリアと同等以上のデバイス動作特性を有する配線（電極）が得られる。
【００４５】
また、従来のＡｌ配線よりも低抵抗なＣｕ配線を用い、さらにＭｏ、Ｔｉ等の高コストな拡散バリア層を省略して、Ｓｉ半導体表面に酸素プラズマを照射することにより得られる酸化膜をバリアとして用いると、製造コストの低減が図れる。特に、液晶パネル用ＴＦＴ素子構造に適用した場合には、従来の液晶パネル用ＴＦＴアレイ配線で使用されているＭｏやＴｉのバリア層の形成を省略でき、Ｓｉ半導体膜表面の酸化処理で置き換わることにより、パネルの製造コストの大幅な低減が得られる。さらに、液晶パネルの大型化と高画質化のための設計コストの低減も可能となる。
【００４６】
また、前記銅合金膜の上に純銅膜が形成されているとよい。上述したＣｕ−Ｍｎ−Ｐの３元系合金の抵抗率は純Ｃｕの１．７〜１．８μΩｃｍよりも数倍から１桁程度高いが、Ｃｕ配線構造を純Ｃｕ／Ｃｕ−Ｍｎ−Ｐの積層構造とすることにより、信号電流はほとんど純Ｃｕ配線側を流れることになり、配線抵抗を下げることができる。すなわち、Ｐドープｎ＋ａ−Ｓｉ膜側には、上述した理由でＣｕ−Ｍｎ−Ｐの３元系を用いることで、ドーパントを実質的に減らさずに、かつ、配線側には純銅を用いることで、低抵抗なＴＦＴアレイ配線を得ることができる。
【００４７】
さらに、電極膜のパターニング工程でも純Ｃｕ／Ｃｕ合金の同種の金属の積層膜なので、一液エッチングが可能で、従来の純Ｃｕ／Ｍｏよりもエッチングコストが低減できる。
【００４８】
また、１原子％以上５原子％以下のＭｎ及び０．０５原子％以上１．０原子％以下のＰを含むように鋳造法で溶融され合金化されて形成されたスパッタリングターゲット材を用いてスパッタリングにより配線膜を形成すると、低い固有抵抗を有する銅合金膜をＳｉ半導体膜上に実現することができる。
【００４９】
［他の実施の形態］
なお、上述した実施の形態では、前記銅合金膜は、０．９原子％以上５原子％以下のＭｎ及び０．０２５原子％以上０．３原子％以下のＰを含む銅合金膜としたが、本発明はこれに限定されない。例えば、前記銅合金膜は、１原子％以上５原子％以下のＭｎ及び０．０５原子％以上１．０原子％以下のＰを含む銅合金をスパッタリングにより形成した膜としてもよい。スパッタ条件によってはこのようにＭｎ、Ｐの組成範囲を拡大することが可能である。
【実施例】
【００５０】
シリコンデバイス構造を液晶パネル用ＴＦＴ素子構造に適用した実施例について説明する。
【００５１】
従来のＭｏ、先行技術文献記載例（公知例）のＣｕ−Ｍｎ合金、実施例のＣｕ−Ｍｎ−Ｐ合金のスパッタリングターゲット材（ＴＧ材）をそれぞれ作製し、これらを用いてＴＦＴ素子を作製し、ＴＦＴ素子の動作特性（飽和移動度、飽和閾値電圧Ｖｔｈ、Ｓ値（サブスレショルド係数）を測定した。Ｍｏについてはｎ＋ａ−Ｓｉ膜に直接Ｍｏバリア膜を形成し、純Ｃｕ／Ｍｏから構成された電極構造のレファレンスとした。その他はｎ＋ａ−Ｓｉ膜表面に酸素プラズマを照射しＳｉ酸化膜を形成したのち、Ｃｕ合金膜を形成した。以下、詳しく説明する。
【００５２】
［Ｃｕ合金ＴＧ材の製造方法］
スパッタリングターゲットの製造方法は、まず、所定の配合となるように、純度９９．９９％質量％の無酸素銅（純Ｃｕ）と、Ｍｎと、１５％のリンを含む銅合金とを、を配合して、Ｃｕ‐Ｍｎ-Ｐ母合金を、作成する（母合金作成工程）。次にＡｒ雰囲気中で、こ
の母合金を溶解して溶湯にする（溶湯工程）。次に、この溶湯を鋳型に流し込んでスパッタリングターゲット材用の銅合金の母材を作製する（鋳造工程）。次に、この母材に、圧延ロールを用いて８５０℃、２時間の熱間圧延加工を施す（熱間圧延工程）。次に、熱間圧延がほどこされた母材に、圧延ロールを用いた冷間圧延を施す（冷間圧延工程）。ここでは、加工熱のみがかかっている。次に、冷間圧延加工が施された母材に６００℃、１時間の熱処理を施す（熱処理工程）。次に、熱処理が行われた母材が、所望のサイズとなるように、切削工程を施す（切削工程）。これにより、直径１００ｍｍ、厚さ５ｍｍのターゲット材を作製した。
【００５３】
［ＴＧ材の組成］
表１に、上述のように作製したＴＧ材の組成を示す。本発明の実施の形態の組成範囲（１原子％以上５原子％以下のＭｎ、及び０．１原子％以上１．０原子％以下のＰ）の実施例１〜９と、上記組成範囲から外れる比較例１〜１１を作製した。比較例１、２、４はＰを含まない銅合金とし、比較例３及び５はＰを０．１原子％未満とし、比較例６及び７はＭｎを５原子％を超えるものとし、比較例８及び９はＰを１原子％を超えるものとし、比較例１０及び１１はＭｇまたはＡｌをＣｕ−Ｍｎ−Ｐ合金に添加したものとした。ＴＧ材加工性評価については鋳造、圧延によるＴＧ材への加工後に割れが見られなかったものを○とし、割れが見られたものを×とした。
【００５４】
１〜５原子％のＭｎの添加（実施例１〜９、比較例２〜５、１０、１１）は加工性に特に問題を与えないと思われる。ＣｕとＭｎは任意の割合で混じり合う全率固溶系であるため、鋳造性が良好でその後の圧延加工性も良好であったと思われるが、５原子％を越えると（比較例６、７）加工硬化しやすく圧延加工性が悪くなったと考えられる。一方、Ｃｕ−Ｍｎ合金へのＰの添加は１原子％を超えると（比較例８．９）、Ｃｕ−Ｍｎ−Ｐ３元系合金の加工性は悪くなるが、Ｃｕ−Ｍｎ−Ｐ３元系合金ではＭｎとＰを多量に含む析出物が生成しており、これが加工性に悪影響を与えていると考えられる。
【００５５】
［スパッタ膜組成］
上述したＴＧ材組成に対応したスパッタ膜組成を表１の右欄に示す。これより、スパッタ膜中のＭｎ濃度はＴＧ材中のＭｎ濃度に対してほぼ１００％入る結果が得られているが、スパッタ膜中のＰ濃度はＴＧ材中のＰ濃度に対して３０％程度しか入らない結果が出ているのがわかる。従って、Ｐに関して、所望のスパッタ膜組成を得るにはＴＧ組成のＰはスパッタ膜組成よりも過剰にする必要がある。
【００５６】
【表１】
0005638369.tif 000002
【００５７】
［ＴＦＴ素子構造］
図１及び図２に、実施例の評価に用いたＴＦＴ素子構造（ＴＦＴ素子サンプル）の概略図を示す。図１は、ｎ＋ａ−Ｓｉ膜６表面にＳｉ酸化膜（ＳｉＯｘ）５を形成し、これをバリア膜としその上にＣｕ合金膜４及び純Ｃｕ膜３を形成する液晶パネル用薄膜トランジスタ素子構造を示す。図２は、ｎ＋ａ−Ｓｉ膜６上にＭｏバリア膜１２を形成し、その上に純Ｃｕ膜３を形成するＳｉ酸化膜の無いＭｏバリアの構造を有する現行のＴＦＴ素子構造を示す。この図２に示すＭｏバリア構造を後述するレファレンスとした。
【００５８】
図１に示すＴＦＴ素子サンプルは次のようにして形成した。厚さ７００μｍのガラス基板１１の上に厚さ３００μｍのゲート電極膜（Ｃｒ）１０を形成し、その上に厚さ３５０μｍのゲート絶縁膜（ＳｉＮ）９を形成した。ゲート絶縁膜９の上に厚さ１８０ｎｍのａ−Ｓｉ膜８を形成した。このａ−Ｓｉ膜８の上にコンタクト層としてＰドープｎ＋ａ−Ｓｉ膜６を形成した。ｎ＋ａ−Ｓｉ膜６の膜厚は３０ｎｍとした。
【００５９】
（酸化膜の形成方法）
ｎ＋ａ−Ｓｉ膜６の表面に酸素プラズマを、ＲＦパワー２００Ｗでプラズマ照射時間１分として、照射して、１ｎｍ程度のバリア膜としてのＳｉ酸化膜（ＳｉＯｘ）５を形成した。ＳｉＯｘの膜厚と酸素原子の濃度分布はＳＩＭＳ分析で確認出来た。
【００６０】
Ｓｉ酸化膜（ＳｉＯｘ）５は、ｎ＋ａ−Ｓｉ膜６の表層部においてSiが酸素原子と反応し、さらに酸素原子がｎ＋ａ−Ｓｉ膜６の内部に拡散し、Ｓｉと反応することにより形成
される。
【００６１】
（Ｃｕ合金膜の製造方法）
この上にスパッタリングでＣｕ合金膜４を５０ｎｍ成膜した。このＣｕ合金膜４は、下記のスパッタリング条件により成膜した。
ＤＣ電力：６００Ｗ
放電ガス種：Ａｒ
ガス圧：０．５Ｐａ
ガラス基板の加熱温度：室温(加熱無し)
【００６２】
次に、上記のCu合金膜４の上に、純Ｃｕ膜３を３００ｎｍ成膜した。
【００６３】
得られた積層膜にフォトリソグラフィーでレジストパターンを形成し、レジストパターンをマスクとしてウェットエッチングにより金属電極膜をパターニングし、その後、ドライエッチングでｎ＋ａ−Ｓｉ膜６を、多少ａ−Ｓｉ膜８まで削り込むオーバーエッチングして、チャネル部を形成した。ソース電極１とドレイン電極２間のチャネル長は１０μｍ、チャネル幅は１００μｍとした。図には示していないが、ソース電極１、ドレイン電極２から測定プローブを接触させる電極パッドを引き出してある。最後に、ＴＦＴ素子の表面を保護膜（層間絶縁Ｓｉ窒化膜）７で覆った。
【００６４】
図２に示すレファレンスが、図１に示すＴＦＴ素子と異なる点は、ｎ＋ａ−Ｓｉ膜６の上に、Ｓｉ酸化膜は形成せず、Ｍｏバリア膜１２を３０ｎｍ成膜し、その上に純Ｃｕ膜３を３００ｎｍ形成した点である。
【００６５】
このように作製したＴＦＴ素子サンプルは素子プロセス温度を想定した３００℃で真空中３０分間熱処理した。
【００６６】
なお、上述したＣｕ合金膜のスパッタリングにおいて、基板とターゲット材の距離、成膜時のチャンバー内の圧力、成膜時のパワー強度、ターゲット材とバッキングプレートのボンディングの状態による冷却効率又は接触抵抗などを調整することにより、燐（Ｐ）の液晶膜側への組成比を５０％程度まで上げることが可能である。
【００６７】
［ＴＦＴ動作特性］
作製したＴＦＴ素子サンプルの動作特性を図３に示す方法で測定した。ソース−ドレイン電極１、２間に電源１８により一定電圧（ＶＤＳ）を印加し、ゲート電極１０に電源１５により電圧（ＶＧ）を掃引印加する。すると飽和閾値電圧（Ｖｔｈ）以上の電圧でチャネル部のａ−Ｓｉ膜８とゲート絶縁膜９の界面に低抵抗なチャネル層が形成され、ソース電極１からドレイン電極２へと電流（Ｉｄ）１３が流れる。図５に実施例１による３００℃熱処理後のＴＦＴ素子のＶｇ−Ｉｄ測定結果例を示すが、それは典型的なＴＦＴ動作特性であった。なお、符号１４、１６、及び１７は電流計である。本実施例の検討ではゲート電極１０のパターニングを省略した簡易構造であるが、ソース−ドレイン間の電流は一部ゲート絶縁膜（ＳｉＮ）９を通りゲート電極１０にリーク電流が流れるため、ある程度大きな電圧ＶＤＳを印加してリーク電流分の誤差が小さい領域で測定した。ある程度大きなＶＤＳを印加した場合の飽和領域では下記式（１）が成立し、これから導かれる式（２）で飽和移動度（μ）を求めた。式（２）で飽和移動度を求める際にはＶＧ−ＩｄのプロットをＶＧ−√Ｉｄにプロットし直し、その直線部分の傾きから求めた。
【００６８】
【数１】
0005638369.tif 000003
【００６９】
飽和閾値電圧（Ｖｔｈ）はＶＧ−Ｉｄ特性をＶＧ−√Ｉｄにプロットし直して図４に示すように接線を引いて求めた。Ｓ値は式（３）で表され、Ｉｄ軸を常用対数目盛りとしたＶＧ−ＩｄのプロットにおけるＩｄの立ち上がりの傾きの逆数であり、Ｉｄの立ち上がりの鋭さを決める指標である。図５中の破線で示す直線の傾きの逆数に対応する。
【００７０】
【数２】
0005638369.tif 000004
【００７１】
［ＴＦＴ動作特性結果］
表２にＴＦＴ動作特性結果を示す。
【００７２】
【表２】
0005638369.tif 000005
【００７３】
表２は、Ｃｕ合金の実施例１〜９と比較例１〜１１を用いたＴＦＴ素子（３００℃熱処理後）、及びレファレンスの純Ｃｕ／Ｍｏ構造を用いたＴＦＴ素子（３００℃熱処理後）のＴＦＴ動作特性結果である。
【００７４】
表２において、飽和移動度（μ）とは、ソース電極からドレイン電極への電流の流れ易さを示し、液晶を駆動させる透明電極への充放電の速度に関係し、μが大きいほど高速動作が可能になる。半導体の飽和移動度は半導体中のキャリアの動き易さであるが、ＴＦＴ素子で使用する飽和移動度（μ）は、ソース電極−ａ−Ｓｉチャネル−ドレイン電極間まで拡大される。そのため、飽和移動度（μ）には、電極とａ−Ｓｉの界面層の寄生抵抗や電極膜の抵抗も寄与する。キャリアの進む速度（Ｖ）＝μ(飽和移動度)×Ｅ(印加電圧)で表されるから、飽和移動度が大きいと小さい印加電圧でもキャリアは速く進む。
飽和閾値電圧（Ｖｔｈ）とは、ＴＦＴの駆動電圧に関する値であり、Ｖｔｈが小さいほど駆動電圧は小さくなり低消費電力の液晶パネルにつながる。Ｓ値はａ−Ｓｉ膜の膜質に影響を受け、ａ−Ｓｉ膜中の不純物拡散度合いの比較が可能である。Ｓ値が小さい（立ち上がりが鋭い）ほど、ａ−Ｓｉ膜中へのＣｕ原子などの拡散が少なく、拡散バリア性が優
れていると評価できる。
【００７５】
表２にレファレンスの現行のＭｏバリアのＴＦＴ特性に対する優位性の評価及びＴＧ材加工性の評価を示し、これら両者を合わせた総合評価を示した。レファレンスに対するＴＦＴ特性評価は、飽和移動度、飽和閾値電圧、Ｓ値のいずれも純Ｃｕ／Ｍｏよりも優れている場合を○、ひとつでも劣っていれば×とした。ＴＧ材加工性評価については、表１で説明したように、鋳造、圧延によるＴＧ材への加工後に割れが見られなかったものを○とし、割れが見られたものを×とした。また、総合評価としてレファレンスに対するＴＦＴ特性評価及びＴＧ材加工性の評価のいずれも○のものを○、いずれか１つでも×のものを×とした。
【００７６】
１原子％以上５原子％以下のＭｎ及び０．１原子％以上１．０原子％以下のＰを含む銅合金ＴＧを用いた実施例１〜９と、該実施例よりもＭｎを過剰に含む比較例６及び７、また前記実施例よりもＰを過剰に含む比較例８及び９は、レファレンスに対するＴＦＴ特性評価は○であり優位であった。Ｍｎを過剰に含む比較例６及び７は、Ｍｎを過剰に含むことによるＴＦＴ特性への悪影響は特に見られなかった。しかしながら比較例６及び７は、表１で説明したように加工硬化しやすくＴＧ材加工性は悪かった。また、Ｍｎ添加は拡散バリア層形成に有効であるが、ａ−Ｓｉ膜中の不純物拡散度合いの指標となるＳ値は０．７程度であり、Ｍｎ濃度に対して飽和していると考えられ、５原子％を超えるＭｎの添加は意義が無いと考えられる。Ｐを過剰に含む比較例８及び９は、ＴＦＴ特性を向上させるＰを過剰に含むことによるＴＦＴ特性への悪影響は特に見られなかった。しかしながら表１で述べたように圧延加工後に割れが見られＴＧ材加工性は悪く、析出物を多量に含みＴＧ材の組成分布も不均一になり易いと考えられ１％を超えるＰの添加は意義が無いと考えられる。
【００７７】
Ｐを含まずＭｎも１原子％未満の比較例１、１原子％以上５原子％以下のＭｎを含むがＰを含まないあるいはＰを０．１原子％未満しか含まない比較例２〜５は、レファレンスに対して飽和移動度は低く、Ｖｔｈは高く、ＴＦＴ特性は劣っていた。比較例１はＭｎ濃度が低く充分な拡散バリア性が得られなかったためと考えられ、比較例２〜５はＰ添加がゼロまたは濃度が低く、ＴＦＴ特性に対するＰ添加効果が得られなかったためと考えられる。
【００７８】
１原子％以上５原子％以下のＭｎを含むがＰを０．１原子％未満しか含まず、さらに、ＭｇまたはＭｇとＡｌの両者を含む比較例１０と１１はレファレンスに対するＴＦＴ特性評価は劣っていた。ＭｇやＡｌは酸化物自由生成エネルギーが低く酸化しやすいため、酸化膜を還元し、拡散バリア性が劣化したことも考えられる。
【００７９】
従って、実施例１〜９は、レファレンスに対するＴＦＴ特性評価、ＴＧ材加工性ともに優れている。特に、銅合金膜組成のＭｎが１．９原子％以上５原子％以下の実施例４〜９は、実施例１〜３よりもＳ値が小さいため、ＴＦＴ特性評価がより優れている。
【００８０】
［Ｓｉ酸化膜厚の最適条件］
上述した実施の形態では、シリコン酸化膜厚を１ｎｍ以下であることを挙げたが、これは、本実施例のＣｕ−Ｍｎ−Ｐ合金膜を使用して、良好なＴＦＴ特性を得るためのＳｉ酸化膜形成条件を検討して得られた条件である。この検討では酸素プラズマ照射によりシリコン酸化膜を形成した。プラズマ発生のための高周波電源のパワー（ＲＦパワー）と酸素プラズマ照射時間を変化させて種々のシリコン酸化膜を形成した。検討したＲＦパワーは１００、２００、４００Ｗ、照射時間は１、２、４分とした。シリコン酸化膜形成後、分光エリプソメトリーによりシリコン酸化膜厚を評価した。そして、実施例１及び８のＴＧ材を使用し、前述のシリコン酸化膜形成条件で、サンプルＮｏ．１〜９のＴＦＴ素子を作
製しＴＦＴ特性を評価した。表３に検討結果を示す。
【００８１】
【表３】
0005638369.tif 000006
【００８２】
酸化膜厚が１ｎｍ以下のもの（サンプルＮｏ．１〜７）はレファレンスの現行のＭｏバリアよりも移動度が高く、特性は優れており、１ｎｍを超えるもの（サンプルＮｏ．８、９）は移動度は低く劣っていた。これらのサンプルは、飽和閾値電圧、Ｓ値はともにレファレンスの現行のＭｏバリアよりも全ての条件で低く、ＴＦＴ特性としては優れていた。酸化膜が厚すぎるとＣｕ−Ｍｎ−Ｐ合金とシリコン半導体層との導通性が不良となり、ソース電極からドレイン電極への導通性の指標である移動度特性が低下したためと考えられる。酸化膜が薄いとａ−Ｓｉ膜中の不純物拡散度合いの指標となるＳ値は増加し拡散バリア性は低下する方向であり、Ｃｕ−Ｍｎ−Ｐ合金とシリコン半導体層との導通性の特性と最適値が発生すると思われる。従って、良好なＴＦＴ特性を得るためには、シリコン酸化膜厚が１ｎｍ以下であることが好ましい。移動度が最適となったのは（サンプルＮｏ．４）、ＲＦパワー２００Ｗでプラズマ照射時間が１分の条件であり、上述した実施例のＴＦＴ素子作製でのＳｉ酸化膜条件はこの条件を用いた。
【符号の説明】
【００８３】
１    ソース電極
２    ドレイン電極
３    純Ｃｕ膜
４    Ｃｕ合金膜
５    Ｓｉ酸化膜
６    Ｐドープｎ＋型アモルファスシリコン（ｎ＋ａ−Ｓｉ）膜
７    保護膜
８    アモルファスシリコン（ａ−Ｓｉ）膜
９    ゲート絶縁膜（ＳｉＮ）
１０  ゲート電極膜（Ｃｒ）
１１  ガラス基板
１２  Ｍｏバリア膜
１３  ソース電極からドレイン電極に向かってａ−Ｓｉ膜を流れる電流（Ｉｄ）
１４  ソース電極に流れ込む電流値を計測する電流計
１５  ゲート電極に掃引電圧を印加する電源（ＶＧ）
１６  ゲート電極に流れ込む電流値を計測する電流計
１７  ドレイン電極から流れ出た電流値（Ｉｄ）を計測する電流計
１８  ドレイン電極に電圧（ＶＤＳ）を印加するための電源
【図１】
0005638369.tif 000007
【図２】
0005638369.tif 000008
【図３】
0005638369.tif 000009
【図４】
0005638369.tif 000010
【図５】
0005638369.tif 000011