(57)【特許請求の範囲】
【請求項１】
アクチュエータの製造方法であって、
基板上に絶縁材料で第１絶縁層を成膜する第１絶縁層成膜段階と、
前記第１絶縁層をアニールする第１アニール段階と、
前記第１絶縁層上に導電性材料で第１電極層を成膜する第１電極層成膜段階と、
前記第１電極層上にゾルゲル材料を塗布してアニールすることにより、前記第１電極層上に第１圧電膜を成膜する第１圧電膜成膜段階と、
前記第１圧電膜上に導電性材料で第２電極層を成膜する第２電極層成膜段階と、
前記第２電極層上に当該アクチュエータの支持層として形成される第２絶縁層を絶縁材料で成膜する第２絶縁層成膜段階と、
前記第２絶縁層をアニールする第２アニール段階と、
を備える製造方法。
【請求項２】
前記第１アニール段階および前記第２アニール段階は、前記第１圧電膜成膜段階のアニールのアニール時間以上のアニール時間で、かつ、前記第１圧電膜成膜段階のアニールの温度勾配以下の温度勾配でアニールする請求項１に記載の製造方法。
【請求項３】
前記第１電極層成膜段階は、予め定められた成長温度で前記第１電極層を成膜して、前記第１電極層を＜１１１＞方向に優先配向させ、
前記第１圧電膜成膜段階は、前記第１電極層上に成膜される前記第１圧電膜を、前記第１電極層の配向に応じて＜１１１＞方向に優先配向させる
請求項１または２に記載の製造方法。
【請求項４】
前記第１電極層、前記第２電極層、および前記第１圧電膜を加工して、前記第２絶縁層より表面積を小さくする第１加工段階をさらに備える請求項１から３のいずれか１項に記載の製造方法。
【請求項５】
前記第２絶縁層上に導電性材料で第３電極層を成膜する第３電極層成膜段階と、
前記第３電極層上にゾルゲル材料を塗布してアニールすることにより、前記第３電極層上に第２圧電膜を成膜する第２圧電膜成膜段階と、
前記第２圧電膜上に導電性材料で第４電極層を成膜する第４電極層成膜段階と、
前記第４電極層上に絶縁材料で第３絶縁層を成膜する第３絶縁層成膜段階と、
前記第３絶縁層をアニールする第３アニール段階と、
を更に備える請求項１から４のいずれか１項に記載の製造方法。
【請求項６】
前記第３アニール段階は、前記第１圧電膜成膜段階および前記第２圧電膜成膜段階のアニールのアニール時間以上のアニール時間で、かつ、前記第１圧電膜成膜段階のアニールの温度勾配以下の温度勾配でアニールする請求項５に記載の製造方法。
【請求項７】
前記第３電極層成膜段階は、予め定められた成長温度で前記第３電極層を成膜して、前記第３電極層を＜１１１＞方向に優先配向させ、
前記第２圧電膜成膜段階は、前記第３電極層上に成膜される前記第２圧電膜を、前記第３電極層の配向に応じて＜１１１＞方向に優先配向させる
請求項５または６に記載の製造方法。
【請求項８】
前記第３電極層、前記第４電極層、および前記第２圧電膜を加工して、前記第２絶縁層より表面積を小さくする第２加工段階をさらに備える請求項５から７のいずれか１項に記載の製造方法。
【請求項９】
前記第１圧電膜と前記第２圧電膜の少なくとも一方は、前記第１電極層および前記第３電極層のうち隣接する層と格子定数が整合し、当該膜に対して面方向において略同一の平均粒子径で接する請求項５から８のいずれか１項に記載の製造方法。
【請求項１０】
前記第１圧電膜と前記第２圧電膜の少なくとも一方は、ペロブスカイト構造を有し、かつ、自発分極を有する正方晶、菱面体晶、または正方晶と菱面体晶が混在した強誘電体薄膜である請求項５から９のいずれか１項に記載の製造方法。
【請求項１１】
前記絶縁材料は、ＴＥＯＳを材料としたＣＶＤ法によって形成される請求項１から１０のいずれか１項に記載の製造方法。
【請求項１２】
前記絶縁材料は、ＳｉＯ２またはＳｉＮである請求項１から１０のいずれか１項に記載の製造方法。
【請求項１３】
前記導電性材料は、Ｐｔを含む請求項１から１２のいずれか１項に記載の製造方法。
【請求項１４】
前記ゾルゲル材料は、ＰＺＴゾルゲル液を含む請求項１から１３のいずれか１項に記載の製造方法。
【請求項１５】
前記基板の当該アクチュエータが形成される面と反対の面から、前記第１絶縁層をエッチングストップ層として、基板の一部をエッチングして除去する段階を更に備える請求項１から１４のいずれか１項に記載の製造方法。
【請求項１６】
基板上に絶縁材料で第１絶縁層を成膜する第１絶縁層成膜段階と、
前記第１絶縁層をアニールする第１アニール段階と、
前記第１絶縁層上に導電性材料で第１電極層を成膜する第１電極層成膜段階と、
前記第１電極層上にゾルゲル材料を塗布してアニールすることにより、前記第１電極層上に第１圧電膜を成膜する第１圧電膜成膜段階と、
前記第１圧電膜上に導電性材料で第２電極層を成膜する第２電極層成膜段階と、
前記第２電極層上に絶縁材料で第２絶縁層を成膜する第２絶縁層成膜段階と、
前記第２絶縁層をアニールする第２アニール段階と、
を備え、
前記第１アニール段階および前記第２アニール段階は、前記第１圧電膜成膜段階のアニールのアニール時間以上のアニール時間で、かつ、前記第１圧電膜成膜段階のアニールの温度勾配以下の温度勾配でアニールする製造方法。
【請求項１７】
基板上に絶縁材料で第１絶縁層を成膜する第１絶縁層成膜段階と、
前記第１絶縁層をアニールする第１アニール段階と、
前記第１絶縁層上に導電性材料で第１電極層を成膜する第１電極層成膜段階と、
前記第１電極層上にゾルゲル材料を塗布してアニールすることにより、前記第１電極層上に第１圧電膜を成膜する第１圧電膜成膜段階と、
前記第１圧電膜上に導電性材料で第２電極層を成膜する第２電極層成膜段階と、
前記第２電極層上に絶縁材料で第２絶縁層を成膜する第２絶縁層成膜段階と、
前記第２絶縁層をアニールする第２アニール段階と、
前記第２絶縁層上に導電性材料で第３電極層を成膜する第３電極層成膜段階と、
前記第３電極層上にゾルゲル材料を塗布してアニールすることにより、前記第３電極層上に第２圧電膜を成膜する第２圧電膜成膜段階と、
前記第２圧電膜上に導電性材料で第４電極層を成膜する第４電極層成膜段階と、
前記第４電極層上に絶縁材料で第３絶縁層を成膜する第３絶縁層成膜段階と、
前記第３絶縁層をアニールする第３アニール段階と、
を備える製造方法。
【請求項１８】
第１接点が設けられた接点部と、
請求項１から１７のいずれか１項に記載の製造方法で製造され、第２接点が更に設けられ、前記第２接点を移動させて前記第１接点と接触または離間させるアクチュエータと、
を備えるスイッチ装置。
【請求項１９】
入力端と複数の出力端のそれぞれの間に各々接続された複数の請求項１８に記載のスイッチ装置を備える伝送路切り替え装置。
【請求項２０】
被試験デバイスをループバック試験する試験装置であって、
前記被試験デバイスとの間で電気信号を授受して前記被試験デバイスを試験する試験部と、
前記試験部および前記被試験デバイスの間に設けられ、前記試験部からの信号を前記被試験デバイスに供給するか、前記被試験デバイスからの信号を前記被試験デバイスにループバックさせるかを切り換える請求項１９に記載の伝送路切り替え装置と、
を備える試験装置。
【請求項２１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスとの間で電気信号を授受して前記被試験デバイスを試験する試験部と、
前記試験部および前記被試験デバイスの間に設けられ、前記試験部および前記被試験デバイスの間を電気的に接続または切断する請求項１８に記載のスイッチ装置と、
を備える試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、製造方法、スイッチ装置、伝送路切り替え装置、および試験装置に関する。
【背景技術】
【０００２】
従来、圧電膜を備えるアクチュエータは、金属またはセラミック等の支持基板上に圧電膜および電極層等を積層させ、複数の層が積層された支持基板全体を圧電膜の焼成温度で加熱することで形成されていた（例えば、特許文献１参照）。
特許文献１  特開平１１−３４６０１２
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、圧電膜を焼成する焼成温度は、例えば７００℃以上と高温になるので、このようなアクチュエータを製造する過程で、積層された複数の層にそれぞれ異なる熱応力が発生して、当該アクチュエータに割れ、欠け、またはヒビ等の物理的な破壊が生じる場合があった。また、支持基板の厚みを調節してアクチュエータを形成しても、圧電膜の伸縮に応じて変形する弾性と、変形した状態から元に戻る剛性とを兼ね備えることが難しくなる。例えば、このようなアクチュエータに接点を設け、圧電膜を伸縮させて固定接点と接触または離間させるスイッチとして用いると、接点同士が凝着して接点を離間させることができなくなることがあった。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、基板上に絶縁材料で第１絶縁層を成膜する第１絶縁層成膜段階と、第１絶縁層をアニールする第１アニール段階と、第１絶縁層上に導電性材料で第１電極層を成膜する第１電極層成膜段階と、第１電極層上にゾルゲル材料を塗布してアニールすることにより、第１電極層上に第１圧電膜を成膜する第１圧電膜成膜段階と、第１圧電膜上に導電性材料で第２電極層を成膜する第２電極層成膜段階と、第２電極層上に絶縁材料で第２絶縁層を成膜する第２絶縁層成膜段階と、第２絶縁層をアニールする第２アニール段階と、を備える製造方法を提供する。
【０００５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００６】
【図１】本実施形態に係るスイッチ装置１００の構成例を示す。
【図２】本実施形態に係るスイッチ装置１００の側面図を示す。
【図３】本実施形態に係るスイッチ装置１００を形成する製造方法の一例を示す。
【図４】本実施形態に係る台座部１４０となる基板上に第１絶縁層１５２を形成した段階の断面を示す。
【図５】本実施形態に係る第１絶縁層１５２上に第１電極層１６２、第１圧電膜１３６、および第２電極層１６４を形成した段階の断面を示す。
【図６】本実施形態に係る第１電極層１６２、第１圧電膜１３６、および第２電極層１６４を加工した段階の断面を示す。
【図７】本実施形態に係る第２電極層１６４上に第２絶縁層１５０、第３電極層１６６、第２圧電膜１３８、および第４電極層１６８を形成した段階の断面を示す。
【図８】本実施形態に係る第３電極層１６６、第２圧電膜１３８、および第４電極層１６８を加工した段階の断面を示す。
【図９】本実施形態に係る第３電極層１６６、第２圧電膜１３８、および第４電極層１６８を加工した段階の上面図を示す。
【図１０】本実施形態に係る第４電極層１６８上に第３絶縁層１５４を形成した段階の断面を示す。
【図１１】本実施形態に係る第２絶縁層１５０、第３絶縁層１５４、および第１絶縁層１５２を加工して、第２接点部１３２を形成した段階の断面を示す。
【図１２】本実施形態に係る第２絶縁層１５０、第３絶縁層１５４、および第１絶縁層１５２を加工して、第２接点部１３２を形成した段階の上面図を示す。
【図１３】本実施形態に係る基板を加工して、台座部１４０を形成した段階の断面を示す。
【図１４】本実施形態に係る基板を加工して、台座部１４０を形成した段階の下面図を示す。
【図１５】本実施形態に係る台座部１４０と、基体下部１１０とを接続した段階の断面を示す。
【図１６】本実施形態に係る台座部１４０と、基体上部１７０とを接続した段階の断面を示す。
【図１７】本実施形態に係る試験装置４１０の構成例を被試験デバイス４００と共に示す。
【図１８】本実施形態に係る伝送路切り替え装置５００の構成例を示す。
【図１９】本実施形態に係るループバック試験する試験装置の構成例を被試験デバイス４００と共に示す。
【発明を実施するための形態】
【０００７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。以下、図面を参照して、実施形態について説明するが、図面の記載において、同一または類似の部分には同一の参照番号を付して重複する説明を省く場合がある。なお、図面は模式的なものであり、厚みと平面寸法との関係、比率等は現実のものとは異なる場合がある。また、説明の都合上、図面相互間においても互いの寸法の関係又は比率が異なる部分が含まれる場合がある。
【０００８】
図１は、本実施形態に係るスイッチ装置１００の構成例を示す。図２は、本実施形態に係るスイッチ装置１００の側面図を示す。スイッチ装置１００は、圧電膜と、圧電膜に電圧を印加する電極とを、絶縁膜で覆ったアクチュエータ１３０を備える。スイッチ装置１００は、アクチュエータ１３０の剛性を高めつつ、アクチュエータ１３０の割れ、欠け、またはヒビ等の物理的な破壊を防ぐ。
【０００９】
スイッチ装置１００は、第１接点１２２と、第２接点１３４とを接触または離間させることにより、第１接点１２２および第２接点１３４の間の電気的導通または非導通を切り換える。スイッチ装置１００は、パッケージ等に密封されて収容された装置であってよい。スイッチ装置１００は、基体下部１１０と、第１接点部１２０と、アクチュエータ１３０と、台座部１４０と、基体上部１７０と、制御部１８０とを備える。
【００１０】
基体下部１１０は、第１接点部１２０が設けられる平坦な第１面を有する。基体下部１１０は、ガラス基板等の絶縁体であってよく、これに代えてシリコン等の半導体基板等であってよい。基体下部１１０は、ビア１１２と、配線部１１４とをさらに有してよい。また、基体下部１１０は、第１接点部１２０が設けられる第１面と、第１面とは異なる第２面とに、配線部１１４を有してよい。
【００１１】
ビア１１２は、基体下部１１０の第１面および第２面を貫通し、第１接点部１２０と配線部１１４とを電気的に接続する金属で被服される。また、ビア１１２は、基体下部１１０の第１面の配線部１１４と、第２面の配線部１１４とを電気的に接続する金属で形成されてもよい。ビア１１２は、導電性材料が充填されて、貫通孔が形成される基体下部１１０の上面と下面の密閉性を保つように形成されてよい。ビア１１２は、基体下部１１０に設けられる第１接点部１２０の数およびアクチュエータ１３０に供給する電気信号の数に応じて、基体下部１１０に複数設けられてもよい。
【００１２】
配線部１１４は、スイッチ装置１００を通過させる信号またはアクチュエータ１３０に供給する電気信号を伝送する。配線部１１４は、少なくとも１つのビア１１２に対して信号を送信または受信させるべく、基体下部１１０の第１面または第２面に設けられる配線パターンであってよい。配線部１１４は、ランド、コネクタ、および／またはアンテナ等を含み、外部からスイッチ装置１００に通過させる信号を送受信してよい。
【００１３】
第１接点部１２０には、第１接点１２２が設けられる。第１接点部１２０は、複数設けられてよい。第１接点１２２は、突部のない平面状のパッドであってよい。第１接点部１２０は、アルミニウム、タングステン、パラジウム、ロジウム、金、白金、ルテニウム、インジウム、イリジウム、オスミウム、モリブデン、および／またはニッケルを含んでよい。ここで、第１接点１２２は、これらの材料を含む２以上の材料の合金であってよい。
【００１４】
アクチュエータ１３０は、第２接点１３４を有し、第２接点１３４を移動させて第１接点１２２と接触または離間させる。アクチュエータ１３０は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法を用いる半導体製造装置等によって成膜されてよい。アクチュエータ１３０は、第２接点部１３２と、第１圧電膜１３６と、第２圧電膜１３８と、第１絶縁層１５２と、第２絶縁層１５０と、第３絶縁層１５４と、突出部１５６と、第１電極層１６２と、第２電極層１６４と、第３電極層１６６と、第４電極層１６８と、を有する。
【００１５】
第２接点部１３２には、第２接点１３４が設けられる。第２接点部１３２は、第１接点部１２０と同様の金属を含んでよい。第２接点１３４は、第１接点１２２に面で接触するように、突部のない平面状のパッドであってもよい。これに代えて、第２接点１３４は、突起を有する形状であってよい。
【００１６】
第２接点１３４は、第１接点１２２の破壊または劣化を防ぐように、半球状の形状であってよく、これに代えて先端を丸めた針状の形状であってもよい。一例として、第２接点１３４は、第１接点１２２と接触して伝送線路を形成する場合に、伝送する信号の周波数に応じた伝送線路幅等を形成するように、予め定められた形状で設けられてよい。
【００１７】
本実施例において、スイッチ装置１００は、２つの第１接点部１２０が基体下部１１０に設けられ、２つの第１接点１２２と１つの第２接点１３４とを接触／離間する。これにより、スイッチ装置１００は、第２接点１３４を介して第１接点１２２ａと第１接点１２２ｂとの間の電気的導通または非導通を切り換える。配線部１１４は、外部からの電気信号を第１接点１２２ａへと伝送し、スイッチ装置１００がＯＮの場合に当該電気信号を第１接点１２２ｂから外部へと伝送してよい。
【００１８】
これに代えて、スイッチ装置１００は、基体下部１１０に第１接点部１２０を有し、アクチュエータ１３０に外部からの電気信号を第２接点１３４へと伝送する配線を有してもよい。また、当該配線は、外部からの電気信号が第１接点部１２０に伝送され、第２接点１３４を介して受け取り、外部へと伝送してもよい。スイッチ装置１００は、第２接点１３４から第１接点１２２への信号伝送をＯＮ／ＯＦＦし、ＯＮの場合に外部から入力された信号を第２接点１３４から第１接点１２２を介して外部へと伝送してよい。
【００１９】
第１圧電膜１３６は、第２絶縁層１５０上に形成され、第１駆動電圧に応じて伸縮する。第１圧電膜１３６は、第１駆動電圧を印加された場合に、アクチュエータ１３０の長さ方向に伸縮して、第１接点１２２と第２接点１３４との距離が変化する方向にアクチュエータ１３０を湾曲させるように配される。
【００２０】
第１圧電膜１３６は、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）のウルツ鉱型の結晶、またはチタン酸バリウム（ＢＴＯ）等のペロブスカイト系強誘電体等により形成されてよい。第１圧電膜１３６は、例えば、幅方向Ｗに９０μｍ、長さ方向Ｌに７５０μｍ、厚さ方向Ｈに０．５μｍのＰＺＴの圧電膜である。
【００２１】
第２圧電膜１３８は、第２絶縁層１５０の第２圧電膜１３８が形成される面とは異なる面上に、第２絶縁層１５０を介して第１圧電膜１３６に対向して設けられ、第２駆動電圧に応じて伸縮する。第２圧電膜１３８は、第１圧電膜１３６と同様に、ペロブスカイト系強誘電体等を用いてよい。また、第２圧電膜１３８は、第２駆動電圧を印加された場合に、アクチュエータ１３０の長さ方向に伸縮して、第１接点１２２と第２接点１３４との距離が変化する方向にアクチュエータ１３０を湾曲させるように配される。
【００２２】
第２圧電膜１３８は、第１圧電膜１３６と略同一の材料で、かつ、第１圧電膜１３６と略同一の形状で形成されることが望ましい。第２圧電膜１３８は、例えば、幅方向Ｗに９０μｍ、長さ方向Ｌに７５０μｍ、厚さ方向Ｈに０．５μｍのＰＺＴの圧電膜である。
【００２３】
アクチュエータ１３０は、第１圧電膜１３６および第２圧電膜１３８の伸縮に伴い第２接点１３４を移動させて第１接点１２２と接触または離間させる。ここで、第１圧電膜１３６および第２圧電膜１３８は、アクチュエータ１３０の厚さ方向の中心面の両側に設けられてよい。また、第１圧電膜１３６および第２圧電膜１３８は、アクチュエータ１３０の厚さ方向の中心面からの距離および厚さが略同一であってよい。また、アクチュエータ１３０は、厚さ方向の中心面に対し略対称に積層された複数の膜を有してよい。ここで、図中の一点鎖線が、アクチュエータ１３０の厚さ方向の中心面を示す。
【００２４】
第２絶縁層１５０は、第１圧電膜１３６および第２圧電膜１３８の間に設けられる。第２絶縁層１５０は、アクチュエータ１３０の支持層として形成されてよい。第２絶縁層１５０は、力の印加によって変形する弾性を有し、第１圧電膜１３６および／または第２圧電膜１３８が伸縮して力を印加することによって、湾曲される。また、第２絶縁層１５０は、アクチュエータ１３０が撓みすぎるのを抑制する剛性を有し、第１圧電膜１３６および第２圧電膜１３８の電界の印加が停止すると、アクチュエータ１３０は初期位置に戻る。
【００２５】
第２絶縁層１５０は、第１圧電膜１３６または第２圧電膜１３８が形成される場合に、当該圧電膜と共に焼成温度に加熱される。そこで第２絶縁層１５０は、第１圧電膜１３６および第２圧電膜１３８の焼成温度に加熱しても破壊されない材質で形成される。第１圧電膜１３６および第２圧電膜１３８をＰＺＴ等で形成する場合、焼成温度は、略７００℃以上に達する場合もある。したがって、第２絶縁層１５０は、第１圧電膜１３６および第２圧電膜１３８の焼成温度に加熱しても、割れ、欠け、またはヒビ等の物理的な破壊が生じない材質で形成することが望ましい。
【００２６】
また、第２絶縁層１５０は、第１圧電膜１３６および第２圧電膜１３８の焼成温度に加熱しても圧電膜または電極層と化学反応を生じ難い材質で形成されることが望ましい。第１第２絶縁層１５０は、圧電膜の焼成温度の加熱によって、圧電膜または電極層と化合物を形成して、割れ、欠け、またはヒビ等の物理的な破壊が生じない材質で形成することが望ましい。また、この場合、第２絶縁層１５０は、圧電膜の焼成温度の加熱によって、第１圧電膜１３６および第２圧電膜１３８の圧電定数等の膜特性を劣化させない材質で形成することが望ましい。
【００２７】
また、第２絶縁層１５０は、金属膜よりも安価なＣＶＤ等の製造方法により短時間で形成することができる。第２絶縁層１５０は、例えば、酸化シリコン（ＳｉＯ２）である。これに代えて、第２絶縁層１５０は、窒化シリコン（ＳｉＮ）でよい。第２絶縁層１５０は、一例として、幅方向Ｗに９０μｍ、長さ方向Ｌに７５０μｍ、厚さ方向Ｈに４μｍの酸化シリコン（ＳｉＯ２）である。
【００２８】
突出部１５６は、アクチュエータ１３０の可動端である先端部において、第１圧電膜１３６および第２圧電膜１３８が設けられていない第２絶縁層１５０の部分である。第２接点部１３２は、突出部１５６上に設けられてよい。これによって、第２接点１３４は、第１電極層１６２、第２電極層１６４、第３電極層１６６、および第４電極層１６８と離間された位置に形成することができ、それぞれの電極層に供給される電気信号の影響を低減させることができる。
【００２９】
第１電極層１６２および第２電極層１６４は、第１圧電膜１３６の上面および下面に設けられ、第１圧電膜１３６に第１駆動電圧を印加する。ここで、第１駆動電圧は、正または負の一定電圧でよい。第１電極層１６２および第２電極層１６４は、アクチュエータ１３０の長さ方向Ｌに延伸する平板形状を有してよい。第１電極層１６２および第２電極層１６４は、アルミニウム、金、白金、銅、インジウム、タングステン、モリブデン、ルテニウム、イリジウム等の低抵抗で加工が容易な金属であってよく、ルテニウムオキサイド（ＲｕＯ２）、イリジウムオキサイド（ＩｒＯ２）等酸化物電極、セラミック電極、または、シリコン等の半導体を用いてもよい。
【００３０】
電極材料としてシリコンを用いる場合には、不純物を高濃度にドープしたシリコンを用いることが好ましい。本実施例の第１電極層１６２および第２電極層１６４は、厚さ方向Ｈの厚さが０．２μｍの白金である。ここで、白金を成膜する場合、チタン、タンタル、クロム等を成膜してから白金を成膜してよい。
【００３１】
第３電極層１６６および第４電極層１６８は、第２圧電膜１３８の上面および下面に設けられ、第２圧電膜に第２駆動電圧を印加する。第３電極層１６６および第４電極層１６８は、アクチュエータ１３０の長さ方向Ｌに延伸する平板形状を有してよい。第３電極層１６６および第４電極層１６８は、第１電極層１６２および第２電極層１６４と略同一の形状、および略同一の材質でよい。また、第３電極層１６６は、第２電極層１６４と略同一の形状および略同一の材質でよく、第４電極層１６８は、第１電極層１６２と略同一の形状および略同一の材質でよい。
【００３２】
第１絶縁層１５２は、第１圧電膜１３６上に絶縁材料で形成され、第１圧電膜１３６の端部の少なくとも一部において第２絶縁層１５０と接して当該端部を覆う。第１絶縁層１５２および第２絶縁層１５０は、第１圧電膜１３６、第１電極層１６２および第２電極層１６４が露出しないように各層を覆うように形成されてよい。一例として、第１絶縁層１５２および第２絶縁層１５０は、各層を完全に覆う。ここで、第１絶縁層１５２および第２絶縁層１５０は、第１電極層１６２および第２電極層１６４がそれぞれ配線部１１４と接続される接続部を露出させて形成されてよい。
【００３３】
ここで、第１絶縁層１５２および第２絶縁層１５０は、第１圧電膜１３６、第１電極層１６２および第２電極層１６４の一部を覆って形成されてよい。例えば、第１絶縁層１５２および第２絶縁層１５０は、各層の側部を覆う。即ち、第１絶縁層１５２および第２絶縁層１５０は、アクチュエータ１３０の側部において覆う。また、第１絶縁層１５２および第２絶縁層１５０は、アクチュエータ１３０の側部の第２絶縁層１５０側を覆ってもよい。
【００３４】
第３絶縁層１５４は、第２圧電膜１３８上に絶縁材料で形成され、第２圧電膜１３８の端部の少なくとも一部において第２絶縁層１５０と接して当該端部を覆う。第３絶縁層１５４および第２絶縁層１５０は、第２圧電膜１３８、第４電極層１６８および第３電極層１６６が露出しないように各層を覆うように形成されてよい。一例として、第３絶縁層１５４および第２絶縁層１５０は、各層を完全に覆う。ここで、第３絶縁層１５４および第２絶縁層１５０は、第１電極層１６２、第２電極層１６４、第４電極層１６８および第３電極層１６６がそれぞれ配線部１１４と接続される接続部を露出させて形成されてよい。
【００３５】
ここで、第３絶縁層１５４および第２絶縁層１５０は、第２圧電膜１３８、第４電極層１６８および第３電極層１６６の一部を覆って形成されてよい。例えば、第３絶縁層１５４および第２絶縁層１５０は、各層の側部を覆う。即ち、第３絶縁層１５４および第２絶縁層１５０は、アクチュエータ１３０の側部において覆う。また、第３絶縁層１５４および第２絶縁層１５０は、アクチュエータ１３０の側部の第２絶縁層１５０側を覆ってもよい。
【００３６】
第１絶縁層１５２および第３絶縁層１５４は、酸化シリコンまたは窒化シリコン（ＳｉＮ）で形成されてよい。第１絶縁層１５２および第３絶縁層１５４は、第２絶縁層１５０と同種の絶縁材料で形成されてよく、望ましくは、第２絶縁層１５０と略同一の絶縁材料で形成される。即ち、第１絶縁層１５２および第３絶縁層１５４は、第２絶縁層１５０と同様に、弾性および剛性を有し、第２絶縁層１５０と密着性よく、強く結合して形成される。
【００３７】
これによって、略同一の弾性および剛性を有する第１絶縁層１５２、第３絶縁層１５４、および第２絶縁層１５０は、第１圧電膜１３６、第２圧電膜１３８、第１電極層１６２、第２電極層１６４、第３電極層１６６、および第４電極層１６８を包み込むので、アクチュエータ１３０を製造する過程またはアクチュエータ１３０を湾曲させる場合において、各層の割れ、欠け、またはヒビ等の物理的な破壊を防ぐことができる。また、第１絶縁層１５２および第３絶縁層１５４は、剛性を有するので、アクチュエータ１３０の剛性を高めることができる。
【００３８】
また、第１絶縁層１５２および第３絶縁層１５４は、第２絶縁層１５０と略同一の材料で形成されるので、第２絶縁層１５０と略同一の剛性および弾性を持つことができる。したがって、第１絶縁層１５２および第３絶縁層１５４は、アクチュエータ１３０が変位した場合に、アクチュエータ１３０内部の剛性および弾性の不一致に起因する応力の発生を抑えることができる。また、複数の膜が積層されたことによって生じるアクチュエータ１３０がそる方向に働く残留応力および熱応力等と、そりを抑える方向に働く残留応力および熱応力等とを、略同一にさせて打ち消し合わせることによりアクチュエータ１３０のそりを抑えることができる。
【００３９】
これによって、アクチュエータ１３０は、接点同士の凝着を防ぐことができる。また、第１絶縁層１５２、第３絶縁層１５４、および第２絶縁層１５０は、第２圧電膜１３８、第１電極層１６２、第２電極層１６４、第３電極層１６６、および第４電極層１６８を外部へ露出させないので、これらの層を酸化等から防ぐこともできる。
【００４０】
台座部１４０は、アクチュエータ１３０の固定端を基体上部１７０に固定し、半導体材料で形成される。台座部１４０は、半導体材料をエッチングして形成される。台座部１４０は、一例として、シリコン基板から形成されてよい。アクチュエータ１３０は、一例として、台座部１４０を介して基体上部１７０に固定される。
【００４１】
本実施例において、台座部１４０は、アクチュエータ１３０を基体上部１７０に固定することを説明したが、これに代えて、基体下部１１０において、第１接点部１２０の近傍で第１接点部１２０と離間した位置に配されてよい。この場合、台座部１４０の厚みは、アクチュエータ１３０の最大変位量と同等もしくはそれ以下であってよい。ここで、アクチュエータ１３０の最大変位量とは、第１圧電膜１３６および／または第２圧電膜１３８に印加できる最大の駆動電圧を印加した場合における、アクチュエータ１３０の変位量を意味してよい。
【００４２】
アクチュエータ１３０は、長さ方向Ｌの一方の端部で台座部１４０に支持される。第１圧電膜１３６または第２圧電膜１３８に電圧を印加すると、アクチュエータ１３０において台座部１４０に支持されていない第２接点部１３２側の端部は、厚さ方向に屈曲する（図中、下向きに変位する）、若しくは、反り返る（図中、上向きに変位する）ことができる。
【００４３】
制御部１８０は、第１駆動電圧を第１圧電膜１３６に、第２駆動電圧を第２圧電膜１３８にそれぞれ供給する。制御部１８０は、第１接点１２２と第２接点１３４とを接触させてスイッチ装置１００をＯＮ状態にする場合に、第２圧電膜１３８に第２駆動電圧を印加して第２圧電膜１３８を縮める。また、制御部１８０は、第１接点１２２と第２接点１３４とを離間させてスイッチ装置１００をＯＦＦ状態にする場合に、第２圧電膜１３８への第２駆動電圧の供給を停止する。
【００４４】
ここで、本実施例の第１圧電膜１３６および第２圧電膜１３８は、アクチュエータ１３０の厚さ方向の中心面からの距離および厚さが略同一なので、第１圧電膜１３６がそりを生じさせる応力と、第２圧電膜１３８がそりを抑える応力とを、略同一にさせることができる。また、アクチュエータ１３０は、厚さ方向の中心面に対し略対称に積層された複数の膜を有しているので、複数の膜が積層されたことによって生じるアクチュエータ１３０がそる方向に働く残留応力および熱応力等と、そりを抑える方向に働く残留応力および熱応力等とを、略同一にさせてアクチュエータ１３０のそりを抑えることができる。このように、アクチュエータ１３０は、熱応力によるそりを抑えることができるので、様々な環境温度においてもスイッチング動作を実行することができる。
【００４５】
また、制御部１８０は、第１接点１２２と第２接点１３４とを接触させてスイッチ装置１００をＯＮ状態にする場合に、第２圧電膜１３８に第２駆動電圧を印加して第２圧電膜を縮めてもよい。また、制御部１８０は、第１接点１２２と第２接点１３４とを離間させてスイッチ装置１００をＯＦＦ状態にする場合に、第２圧電膜１３８への第２駆動電圧の供給を停止してよい。
【００４６】
また、制御部１８０は、第１接点１２２と第２接点１３４とを接触させてスイッチ装置１００をＯＮ状態にする場合に、第１圧電膜１３６に第１駆動電圧を印加して第１圧電膜１３６を伸ばしてもよい。また、制御部１８０は、第１接点１２２と第２接点１３４とを離間させてスイッチ装置１００をＯＦＦ状態にする場合に、第１圧電膜１３６への第１駆動電圧の供給を停止してよい。
【００４７】
また、制御部１８０は、第１接点１２２と第２接点１３４とを接触させてスイッチ装置１００をＯＮ状態にする場合に、第１圧電膜１３６に第１駆動電圧を印加して第１圧電膜１３６を伸ばし、第２圧電膜１３８に第２駆動電圧を印加して第２圧電膜１３８を縮めてもよい。制御部１８０は、第１接点１２２と第２接点１３４とを離間させてスイッチ装置１００をＯＦＦ状態にする場合に、第１圧電膜１３６および第２圧電膜１３８への駆動電圧の供給を停止してよい。
【００４８】
また、制御部１８０は、第１接点１２２と第２接点１３４とを離間させてスイッチ装置１００をＯＦＦ状態にする場合に、第１圧電膜１３６に第１駆動電圧とは正負の異なる電圧を印加してアクチュエータ１３０の戻りを付勢してもよい。同様に、制御部１８０は、スイッチ装置１００をＯＦＦ状態にする場合に、第２圧電膜１３８に第２駆動電圧とは正負の異なる電圧を印加してアクチュエータ１３０の戻りを付勢してもよい。
【００４９】
制御部１８０は、第１駆動電圧および第２駆動電圧として、予め定められた値を、対応する第１圧電膜１３６および第２圧電膜１３８にそれぞれ供給してよい。制御部１８０は、電子回路等のハードウェアであってよく、これに代えて、プログラム等により動作するソフトウェアであってもよい。
【００５０】
本実施例において、第２接点部１３２は、突出部１５６上に設けられることを説明したが、これに代えて、第３絶縁層１５４上の可動端側に設けられてもよい。この場合、アクチュエータ１３０は、突出部１５６は無くてもよい。
【００５１】
図３は、本実施形態に係るスイッチ装置１００を形成する製造方法の一例を示す。また、図４から図１６は、本実施形態に係るスイッチ装置１００が形成される過程におけるスイッチ装置１００の断面を示す。
【００５２】
まず、台座部１４０となる基板上に、絶縁材料で第１絶縁層１５２を成膜する（Ｓ３００）。本実施例において、基板はシリコン基板であり、第１絶縁層１５２は酸化シリコンである。第１絶縁層１５２は、ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）を材料としたＣＶＤ法によって形成される。例えば、酸化シリコンの第１絶縁層１５２は、ＴＥＯＳ材料が酸素またはオゾンと反応することで形成される。
【００５３】
次に、第１絶縁層１５２を第１アニールする（Ｓ３０４）。第１絶縁層１５２は、第１アニールによって、基板上に形成される。図４は、本実施形態に係る台座部１４０となる基板上に第１絶縁層１５２を形成した段階の断面を示す。
【００５４】
次に、第１絶縁層１５２上に第１電極層１６２、第１圧電膜１３６、および第２電極層１６４を形成する（Ｓ３１０）。第１電極層１６２は、第１絶縁層１５２上に導電性材料で成膜される。第１圧電膜１３６は、第１電極層１６２上にゾルゲル材料を塗布してアニールするゾルゲル法によって、第１電極層１６２上に成膜される。ここで、ゾルゲル材料は、ＰＺＴゾルゲル液を含んでよい。本実施例において、第１圧電膜１３６は、ＰＺＴゾルゲル液を塗布して形成されるＰＺＴ膜である。第２電極層１６４は、第１圧電膜１３６上に導電性材料で成膜される。
【００５５】
第１電極層１６２および第２電極層１６４を形成する導電性材料は、白金（Ｐｔ）を含んでよい。第１電極層１６２および第２電極層１６４は、蒸着またはスパッタによって形成されてよい。図５は、本実施形態に係る第１絶縁層１５２上に第１電極層１６２、第１圧電膜１３６、および第２電極層１６４を形成した段階の断面を示す。ここで、第２電極層１６４は、フォトリソグラフィによって、第１圧電膜１３６上に予め定められた形状で形成されてよい。
【００５６】
ここで、第１電極層１６２は、予め定められた成長温度で成膜されて、第１電極層１６２の電極材料を＜１１１＞方向に優先配向させてよい。これによって、第１電極層１６２上に成膜される第１圧電膜１３６は、第１電極層１６２の配向に応じて＜１１１＞方向に優先配向する。
【００５７】
本実施例で用いたＰＺＴ等の圧電膜は、全ての結晶の結晶軸を＜００１＞方向に配向させて形成させると、圧電性が最も高くなる。しかしながら、このような圧電膜は、結晶軸を＜００１＞方向に配向させるように成長温度を調節しても、一部の結晶の結晶軸が＜０１０＞または＜１００＞方向になってしまう。この一部の結晶の圧電性が、結晶軸が＜００１＞方向に配向した圧電性を相殺するように働き、圧電膜全体の圧電性を高くすることが困難にさせていた。
【００５８】
これに対して、本実施例の圧電膜は、結晶軸を＜１１１＞方向に配向させて形成させるので、圧電性が相殺されるような＜００１＞、＜０１０＞または＜１００＞方向に配向することを防ぐことができる。これによって、第１圧電膜１３６は、成長温度を調節して＜００１＞方向に配向させるように形成させた圧電膜に比べて、高い圧電性を得ることができる。ここで、結晶軸を＜１１１＞方向に配向させる目的で、ＰＺＴゾルゲル液を塗布する前に、予めＰｂＴｉゾルゲル液を塗布してもよい。
【００５９】
次に、第１電極層１６２、第１圧電膜１３６、および第２電極層１６４を加工する（Ｓ３２０）。第１電極層１６２、第１圧電膜１３６、および第２電極層１６４は、後に形成される第２絶縁層１５０より表面積が小さくなるように、表面形状をエッチング等によって加工される。ここで、第１絶縁層１５２は、エッチングストップ層として用いられてよい。また、第２電極層１６４が予め定められた形状で形成されている場合は、第１電極層１６２および第１圧電膜１３６を加工して、第２電極層１６４と略同一の形状に加工してもよい。
【００６０】
図６は、本実施形態に係る第１電極層１６２、第１圧電膜１３６、および第２電極層１６４を加工した段階の断面を示す。ここで、第１圧電膜１３６および第２電極層１６４は、第１電極層１６２が有する後に配線部１１４と接続される接続部を、基板の上面方向に露出するように形成されてよい。
【００６１】
次に、第２電極層１６４上に絶縁材料で第２絶縁層１５０を成膜する（Ｓ３３０）。本実施例において、第２絶縁層１５０は、酸化シリコンであり、第１電極層１６２、第１圧電膜１３６、および第２電極層１６４を覆って形成される。第２絶縁層１５０は、第１絶縁層１５２と同様にＣＶＤ法で成膜されてよい。
【００６２】
次に、第２絶縁層１５０を第２アニールする（Ｓ３３４）。第２絶縁層１５０は、第２アニールによって、第２電極層１６４上に形成される。第２絶縁層１５０および第１絶縁層１５２は、同一の材料で形成されるので、両者で形成される酸化シリコン層の内部に、第１電極層１６２、第１圧電膜１３６、および第２電極層１６４が配置されるように形成される。
【００６３】
ここで、第１アニールおよび第２アニールは、第１圧電膜１３６を形成するアニールと比較して長いアニール時間で、かつ、小さい温度勾配でアニールする。例えば、第１アニールおよび第２アニールは、１０℃／秒よりも小さい温度勾配で、１分以上のアニール時間でアニールする。第１アニールおよび第２アニールは、望ましくは、１℃／秒よりも小さい温度勾配で、１０分以上のアニール時間でアニールする。
【００６４】
第１アニールおよび第２アニールは、より望ましくは、０．３３℃／秒よりも小さい温度勾配で、３０分以上のアニール時間でアニールする。これによって、第１絶縁層１５２および第２絶縁層１５０は、例えば製造過程等で混入される炭素（Ｃ）、酸素（Ｏ）、および／または水素（Ｈ）といった不純物等を外部へ放出して、純度の高い絶縁膜を形成することができる。
【００６５】
次に、第２絶縁層１５０上に、第３電極層１６６、第２圧電膜１３８、および第４電極層１６８を形成する（Ｓ３４０）。第３電極層１６６は、第２絶縁層１５０上に導電性材料で成膜される。第２圧電膜１３８は、第３電極層１６６上にゾルゲル材料を塗布してアニールすることにより成膜される。第４電極層１６８は、第２圧電膜上に導電性材料で成膜される。
【００６６】
第３電極層１６６、第２圧電膜１３８、および第４電極層１６８は、第１絶縁層１５２上に第１電極層１６２、第１圧電膜１３６、および第２電極層１６４を形成するステップＳ３１０と同様に形成されてよい。図７は、本実施形態に係る第２電極層１６４上に第２絶縁層１５０、第３電極層１６６、第２圧電膜１３８、および第４電極層１６８を形成した段階の断面を示す。ここで、第４電極層１６８は、フォトリソグラフィによって、第２圧電膜１３８上に予め定められた形状で形成されてよい。
【００６７】
ここで、第３電極層１６６は、予め定められた成長温度で成膜されて、第３電極層１６６の電極材料が＜１１１＞方向に優先配向してよい。これによって、第２圧電膜１３８は、第１圧電膜１３６と同様に、第３電極層の配向に応じて＜１１１＞方向に優先配向する。これによって、第２圧電膜１３８は、実際に＜００１＞方向に配向させるように形成させた圧電膜よりも高い圧電性を得ることができる。
【００６８】
次に、第３電極層１６６、第２圧電膜１３８、および第４電極層１６８を加工する（Ｓ３５０）。第３電極層１６６、第２圧電膜１３８、および第４電極層１６８は、第１電極層１６２、第１圧電膜１３６、および第２電極層１６４を加工するステップＳ３２０と同様に、第２絶縁層１５０より表面積を小さく加工されてよい。図８は、本実施形態に係る第３電極層１６６、第２圧電膜１３８、および第４電極層１６８を加工した段階の断面を示す。
【００６９】
ここで、第３電極層１６６は、第１電極層１６２および第２電極層１６４が有する後に配線部１１４と接続されるそれぞれの接続部を、基板の上面方向に露出するように形成されてよい。また、第２圧電膜１３８および第４電極層１６８は、第１電極層１６２、第２電極層１６４、および第３電極層１６６が有する後に配線部１１４と接続されるそれぞれの接続部を、基板の上面方向に露出するように形成されてよい。
【００７０】
図９は、本実施形態に係る第３電極層１６６、第２圧電膜１３８、および第４電極層１６８を加工した段階の上面図を示す。本図において、複数の電極層および圧電膜で形成され１つのアクチュエータ１３０が、基板上に形成されている例を示す。ここで、製造に用いる基板の直径は、２インチ以上の基板を用いてよく、この場合、複数のアクチュエータ１３０が当該基板上に形成される。
【００７１】
本段階において、第３電極層１６６、第２圧電膜１３８、および第４電極層１６８は、後に加工される第２絶縁層１５０の表面形状よりも小さくなるように加工されているので、基板上の一部は、第２絶縁層１５０が露出している。また、第１電極層１６２、第２電極層１６４、および第３電極層１６６と、対応する配線部１１４とがそれぞれ接続される各電極層の接続部は、上方から露出するように形成される。
【００７２】
次に、第４電極層１６８上に絶縁材料で第３絶縁層１５４を成膜する（Ｓ３６０）。本実施例において、第３絶縁層１５４は、酸化シリコンであり、第２絶縁層１５０と共に、第４電極層１６８、第２圧電膜１３８、および第３電極層１６６を覆って形成される。第３絶縁層１５４は、第２絶縁層１５０および第１絶縁層１５２と同様に、ＣＶＤ法で成膜されてよい。
【００７３】
次に、第３絶縁層１５４を第３アニールする（Ｓ３６４）。第３絶縁層１５４は、第３アニールによって、第４電極層１６８上に形成される。第３絶縁層１５４および第２絶縁層１５０は、同一の材料で形成されるので、両者で形成される酸化シリコン層の内部に、第４電極層１６８、第２圧電膜１３８、および第３電極層１６６が配置されるように形成される。図１０は、本実施形態に係る第４電極層１６８上に第３絶縁層１５４を形成した段階の断面を示す。
【００７４】
ここで、第３アニールは、第１圧電膜１３６または第２圧電膜１３８を形成するアニールと比較して長いアニール時間で、かつ、小さい温度勾配でアニールしてよい。これによって、第３絶縁層１５４は、第１絶縁層１５２および第２絶縁層１５０と同様に、製造過程等で混入される不純物等を外部へ放出して、純度の高い絶縁膜を形成することができる。
【００７５】
次に、第２絶縁層１５０、第１絶縁層１５２、および第３絶縁層１５４を加工する（Ｓ３７０）。ここで、第２絶縁層１５０、第３絶縁層１５４、および第１絶縁層１５２は、第１圧電膜１３６、第２圧電膜１３８、第１電極層１６２、第２電極層１６４、第３電極層１６６、および第４電極層１６８を覆ったまま、アクチュエータ１３０の形状に加工される。
【００７６】
また、第２絶縁層１５０、第１絶縁層１５２、および第３絶縁層１５４は、アクチュエータ１３０の可動端である先端部において、第２圧電膜１３８および第１圧電膜１３６が設けられていない突出部１５６を残して形成される。第２絶縁層１５０、第１絶縁層１５２、および第３絶縁層１５４は、エッチングによって形成されてよい。
【００７７】
次に、突出部１５６上に、第２接点部１３２を形成する（Ｓ３８０）。図１１は、本実施形態に係る第２絶縁層１５０、第１絶縁層１５２、および第３絶縁層１５４を加工して、第２接点部１３２を形成した段階の断面を示す。ここで、第２絶縁層１５０および第３絶縁層１５４は、各電極の接続部が露出するように形成される。
【００７８】
図１２は、本実施形態に係る第２絶縁層１５０、第１絶縁層１５２、および第３絶縁層１５４を加工して、第２接点部１３２を形成した段階の上面図を示す。本段階において、第２絶縁層１５０、第１絶縁層１５２、および第３絶縁層１５４は、アクチュエータ１３０の表面形状に加工されているので、基板上の一部は、台座部１４０となる基板が露出している。また、第１電極層１６２、第２電極層１６４、第３電極層１６６、および第４電極層１６８の接続部は、上方から露出する。
【００７９】
次に、基板を加工して、台座部１４０を形成する（Ｓ３９０）。ここで、台座部１４０は、半導体基板のアクチュエータ１３０が形成される面と反対の他方の面から、第１絶縁層１５２をエッチングストップ層として、半導体基板の一部がエッチングされて除去されて形成される。本段階において、アクチュエータ１３０は、基板と分離され、台座部１４０を固定端として自立する。図１３は、本実施形態に係る基板を加工して、台座部１４０を形成した段階の断面を示す。
【００８０】
図１４は、本実施形態に係る基板を加工して、台座部１４０を形成した段階の下面図を示す。即ち、本図は、台座部１４０側から見たアクチュエータ１３０を示す。アクチュエータ１３０の台座部１４０側は、第１絶縁層１５２が露出する。ここで、台座部１４０は、開口部１４２が設けられてよい。開口部１４２は、アクチュエータ１３０と電気信号をやりとりする電気配線の接続作業に用いられてよい。
【００８１】
次に、台座部１４０は、基体下部１１０および基体上部１７０と、それぞれ接続される。本実施例の基体下部１１０および基体上部１７０は、それぞれガラス基板で形成され、台座部１４０とは、電圧を印加しつつ加熱して接合する陽極接合によってそれぞれ接合されてよい。
【００８２】
図１５は、本実施形態に係る台座部１４０と、基体下部１１０とを接続した段階の断面を示す。第１電極層１６２、第２電極層１６４、第３電極層１６６、および第４電極層１６８の接続部は、基体下部１１０に設けられた配線部１１４とそれぞれ接続されてよい。ここで、接続部と配線部１１４とは、圧着によって接続されてよい。また、当該接続の作業は、台座部１４０の開口部１４２から実行してよい。
【００８３】
図１６は、本実施形態に係る台座部１４０と、基体上部１７０とを接続した段階の断面を示す。このようにして形成したスイッチ装置１００は、基体の外部に設けられた制御部１８０からの制御信号に応じて、アクチュエータ１３０が駆動され、第１接点１２２と第２接点１３４が接触または離間する。
【００８４】
以上のように、本実施形態によるスイッチ装置１００は、第１圧電膜１３６、第２圧電膜１３８、第１電極層１６２、第２電極層１６４、第３電極層１６６、および第４電極層１６８を、第２絶縁層１５０と略同一の弾性および剛性を有する第１絶縁層１５２および第３絶縁層１５４で包み込んで形成されるアクチュエータを備えることができる。以上の本実施形態のスイッチ装置１００は、第１圧電膜１３６および第２圧電膜１３８を有するアクチュエータ１３０を備えることを説明したが、これに代えて、３以上の圧電膜を積層させたアクチュエータ１３０を備えてもよい。この場合、アクチュエータ１３０は、本例の第１圧電膜１３６上および／または第２圧電膜１３８上に、圧電膜と電極を多層に積層させてよい。
【００８５】
これに代えて、スイッチ装置１００は、第２圧電膜１３８または第１圧電膜１３６のどちらか一方の圧電膜を有するアクチュエータ１３０を備えてもよい。ここで、アクチュエータ１３０が第２圧電膜１３８を有する場合、台座部１４０となる基板上に、第１絶縁層１５２を形成する代わりに、第２絶縁層１５０を形成してよい。第２絶縁層１５０は、第１絶縁層１５２と同様の絶縁材料を用いているので、台座部をエッチングする場合にエッチングストップ層として用いることができる。
【００８６】
以上のように、本実施形態によるスイッチ装置１００は、第１電極層１６２上に第１圧電膜１３６を、第３電極層１６６上に第２圧電膜１３８を、ゾルゲル法によって形成させることができる。これによって、第１圧電膜１３６と第２圧電膜１３８の少なくとも一方は、第１電極層１６２および第３電極層１６６のうち隣接する層と格子定数が整合し、当該膜に対して面方向において略同一の平均粒子径で接することができる。
【００８７】
また、第１圧電膜１３６と第２圧電膜１３８の少なくとも一方は、ペロブスカイト構造を有し、かつ、自発分極を有する菱面体晶の強誘電体薄膜を形成することができる。したがって、本実施形態によるスイッチ装置１００は、例えば、数十μｍ程度の可動範囲のアクチュエータを備えることができる。
【００８８】
図１７は、本実施形態に係る試験装置４１０の構成例を被試験デバイス４００と共に示す。試験装置４１０は、アナログ回路、デジタル回路、アナログ／デジタル混載回路、メモリ、およびシステム・オン・チップ（ＳＯＣ）等の少なくとも１つの被試験デバイス４００を試験する。試験装置４１０は、被試験デバイス４００を試験するための試験パターンに基づく試験信号を被試験デバイス４００に入力して、試験信号に応じて被試験デバイス４００が出力する出力信号に基づいて被試験デバイス４００の良否を判定する。
【００８９】
試験装置４１０は、試験部４２０と、信号入出力部４３０と、制御装置４４０とを備える。試験部４２０は、被試験デバイス４００との間で電気信号を授受して被試験デバイス４００を試験する。試験部４２０は、試験信号発生部４２３と、期待値比較部４２６とを有する。
【００９０】
試験信号発生部４２３は、信号入出力部４３０を介して１または複数の被試験デバイス４００に接続されて、被試験デバイス４００へ供給する複数の試験信号を発生する。試験信号発生部４２３は、試験信号に応じて被試験デバイス４００が出力する応答信号の期待値を生成してよい。
【００９１】
期待値比較部４２６は、信号入出力部４３０から受信した被試験デバイス４００の応答信号に含まれるデータ値と試験信号発生部４２３が生成する期待値とを比較する。期待値比較部４２６は、比較結果に基づき、被試験デバイス４００の良否を判定する。
【００９２】
信号入出力部４３０は、試験すべき被試験デバイス４００と試験部４２０との間を電気的に接続して、試験信号発生部４２３が発生した試験信号を当該被試験デバイス４００に送信する。また、信号入出力部４３０は、試験信号に応じて当該被試験デバイス４００が出力する応答信号を受信する。信号入出力部４３０は、受信した被試験デバイス４００の応答信号を期待値比較部４２６へと送信する。信号入出力部４３０は、複数の被試験デバイス４００を搭載するパフォーマンスボードであってよい。信号入出力部４３０は、スイッチ装置１００を有する。
【００９３】
スイッチ装置１００は、試験部４２０および被試験デバイス４００の間に設けられ、試験部４２０および被試験デバイス４００の間を電気的に接続または切断する。試験装置４１０は、本実施形態に係るスイッチ装置１００によって電気的な接続または切断を実行してよい。
【００９４】
本例において、信号入出力部４３０は１つの被試験デバイス４００に接続され、スイッチ装置１００は、１つの被試験デバイス４００の入力信号ラインおよび出力信号ラインにそれぞれ１つ設けられる例を説明した。これに代えて信号入出力部４３０は、複数の被試験デバイス４００に接続され、スイッチ装置１００は、複数の被試験デバイス４００の入力信号ラインおよび出力信号ラインのそれぞれに１つ設けられてよい。また、信号入出力部４３０から１つの被試験デバイス４００へ接続される信号入出力ラインが１つの場合、１つの入出力ラインに１つのスイッチ装置１００が設けられてよい。
【００９５】
制御装置４４０は、試験装置４１０の試験を実行すべく、試験部４２０および信号入出力部４３０に制御信号を送信する。制御装置４４０は、試験プログラムに応じて、試験部４２０に、試験信号の発生または応答信号と期待値との比較等を実行させる制御信号を送信する。また、制御装置４４０は、試験プログラムに応じて、接続すべき信号入出力ラインに設けられたスイッチ装置１００の接続の指示、および切断すべき信号入出力ラインに設けられたスイッチ装置１００の切断の指示等を、信号入出力部４３０に送信する。
【００９６】
以上の本実施形態に係る試験装置４１０は、剛性を高めつつ、割れ、欠け、またはヒビ等の物理的な破壊を防ぐことができるアクチュエータ１３０を備えたスイッチ装置１００を用いて試験を実行することができる。また、試験装置４１０は、電圧制御による低消費電力のスイッチング制御で、かつ、長寿命化させたスイッチ装置１００を用いて試験を実行することができる。また、試験装置４１０は、接点間の凝着を低減させたスイッチ装置１００を用いて試験を実行することができる。
【００９７】
図１８は、本実施形態に係る伝送路切り替え装置５００の構成例を示す。伝送路切り替え装置５００は、入力端と複数の出力端のそれぞれの間に各々接続された複数のスイッチ装置１００を備える。本実施例の伝送路切り替え装置５００は、入力端Ａと出力端ＢおよびＣのそれぞれの間に各々接続された複数のスイッチ装置１００ａおよびスイッチ装置１００ｂを備える。
【００９８】
伝送路切り替え装置５００は、スイッチ装置１００ａをＯＮ状態にし、かつ、スイッチ装置１００ｂをＯＦＦ状態にすることで、入力端Ａと出力端Ｂとを電気的に接続し、かつ、入力端Ａと出力端Ｃとを電気的に切断する。また、伝送路切り替え装置５００は、スイッチ装置１００ａをＯＦＦ状態にし、かつ、スイッチ装置１００ｂをＯＮ状態にすることで、入力端Ａと出力端Ｂおよび出力端Ｃとを電気的に切断し、かつ、出力端Ｂと出力端Ｃとを電気的に接続する。
【００９９】
このように、伝送路切り替え装置５００は、複数のスイッチ装置をそれぞれＯＮ／ＯＦＦすることで、入力端と複数の出力端との伝送路を切り換える。伝送路切り替え装置５００は、複数のスイッチ装置が１つのパッケージ等に密封されて収容された装置であってよい。
【０１００】
図１９は、本実施形態に係るループバック試験する試験装置の構成例を被試験デバイス４００と共に示す。本実施形態のループバック試験する試験装置は、図１７で説明した試験装置４１０と、図１８で説明した伝送路切り替え装置５００の組み合わせで構成される。そこで、図１７、１８に示された本実施形態に係る試験装置４１０および伝送路切り替え装置５００の動作と略同一のものには同一の符号を付け、説明を省略する。
【０１０１】
本試験装置は、試験装置４１０からの試験信号を被試験デバイス４００に供給する場合に、伝送路切り替え装置５００のスイッチ装置１００ａをＯＮ状態にし、かつ、スイッチ装置１００ｂをＯＦＦ状態にする。また、本試験装置は、被試験デバイス４００から出力される信号を当該被試験デバイス４００にループバックする場合に、伝送路切り替え装置５００のスイッチ装置１００ａをＯＦＦ状態にし、かつ、スイッチ装置１００ｂをＯＮ状態にする。
【０１０２】
これによって、本試験装置は、試験装置４１０から被試験デバイス４００を試験するための試験信号を被試験デバイス４００に入力させる伝送路と、被試験デバイス４００からの信号をループバックさせて当該被試験デバイス４００に入力させる伝送路とを切り換えることができる。本実施形態に係るループバック試験する試験装置は、１つの伝送路切り替え装置５００を備える例を説明したが、これに代えて、２以上の伝送路切り替え装置５００を備え、試験装置４１０と被試験デバイス４００との複数の伝送路を切り換えることによって、試験信号による被試験デバイス４００の試験とループバック試験とを切り換えてよい。
【０１０３】
以上の本実施形態に係るループバック試験する試験装置によれば、剛性を高めつつ、割れ、欠け、またはヒビ等の物理的な破壊を防ぐことができるアクチュエータ１３０を備えたスイッチ装置１００を用いて試験信号による試験とループバック試験とを切り換えることができる。また、本試験装置は、電圧制御による低消費電力のスイッチング制御で、かつ、長寿命化させたスイッチ装置１００を用いて２つの試験を切り換えることができる。また、本試験装置は、接点間の凝着を低減させたスイッチ装置１００を用いて２つの試験を切り換えることができる。
【０１０４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【０１０５】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【０１０６】
１００  スイッチ装置、１１０  基体下部、１１２  ビア、１１４  配線部、１２０  第１接点部、１２２  第１接点、１３０  アクチュエータ、１３２  第２接点部、１３４  第２接点、１３６  第１圧電膜、１３８  第２圧電膜、１４０  台座部、１４２  開口部、１５０  第２絶縁層、１５２  第１絶縁層、１５４  第３絶縁層、１５６  突出部、１６２  第１電極層、１６４  第２電極層、１６６  第３電極層、１６８  第４電極層、１７０  基体上部、１８０  制御部、４００  被試験デバイス、４１０  試験装置、４２０  試験部、４２３  試験信号発生部、４２６  期待値比較部、４３０  信号入出力部、４４０  制御装置、５００  伝送路切り替え装置
【図１】
0005394435.tif 000002
【図２】
0005394435.tif 000003
【図３】
0005394435.tif 000004
【図４】
0005394435.tif 000005
【図５】
0005394435.tif 000006
【図６】
0005394435.tif 000007
【図７】
0005394435.tif 000008
【図８】
0005394435.tif 000009
【図９】
0005394435.tif 000010
【図１０】
0005394435.tif 000011
【図１１】
0005394435.tif 000012
【図１２】
0005394435.tif 000013
【図１３】
0005394435.tif 000014
【図１４】
0005394435.tif 000015
【図１５】
0005394435.tif 000016
【図１６】
0005394435.tif 000017
【図１７】
0005394435.tif 000018
【図１８】
0005394435.tif 000019
【図１９】
0005394435.tif 000020