(57)【特許請求の範囲】
【請求項１】
正のＤＣバスと負のＤＣバス間に直列に接続された第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチとを有する第１の極と、
上記正のＤＣバスと上記負のＤＣバス間に直列に接続された第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチとを有する第２の極と、
上記正のＤＣバスと上記負のＤＣバス間に直列に接続された第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチとを有する第３の極と、
上記正のＤＣバスと上記負のＤＣバス間に直列に接続された第１のスイッチと、第２のスイッチとを有する第４の極と、
上記第１、第２及び第３の極の第２のスイッチと第３のスイッチ間に接続されたＡＣバスと、
上記第１、第２及び第３の極の、上部を定義する第１のスイッチと第２のスイッチ間、並びに下部を定義する第３のスイッチと第４のスイッチ間に、ダイオードを介して接続された中性線と、
上記第１、第２及び第３の極の、それぞれの上部を定義する第１のスイッチと第２のスイッチ間、並びに、上記第１、第２及び第３の極の、それぞれの下部を定義する第３のスイッチと第４のスイッチ間に、ダイオードを介して接続された中性線と、
２レベル変調方式を実行し、２レベル状態を３レベル状態にマッピングすることによって、
上記第１、第２、第３の極の第１、第２、第３及び第４のスイッチのそれぞれを切り換えて、ゼロコモンモード電圧を生成し、上記第４の極の第１及び第２のスイッチを調整して、上記正のＤＣバスと上記負のＤＣバスを平衡させるコントローラとを備える３レベル中性点固定変換装置。
【請求項２】
当該３レベル中性点固定変換装置は、インバータであることを特徴とする請求項１記載の３レベル中性点固定変換装置。
【請求項３】
当該３レベル中性点固定変換装置は、整流器であることを特徴とする請求項１記載の３レベル中性点固定変換装置。
【請求項４】
上記コントローラは、上記第１、第２及び第３の極のそれぞれの１つの転流を遅延させることによって、不感時間効果を補償することを特徴とする請求項１記載の３レベル中性点固定変換装置。
【請求項５】
上記第４の極は、当該３レベル中性点固定変換装置の上記第１、第２及び第３の極の全てのスイッチの状態をゼロコモンモード電圧を生成するために使用することを可能にしたことを特徴とする請求項１記載の３レベル中性点固定変換装置。
【請求項６】
上記２レベル変調方式は、空間ベクトル変調であることを特徴とする請求項１記載の３レベル中性点固定変換装置。
【請求項７】
上記コントローラは、上記上部のＤＣリンク電圧と上記下部のＤＣリンク電圧間の差分を測定し、上記平衡を維持するために、電荷を該上部のＤＣリンクから引き出す必要があるか、該下部のＤＣリンクから引き出す必要があるかに応じて、各極の上部又は下部の何れかをオンにすることによって、上記正のＤＣバスと上記負のＤＣバスを平衡させることを特徴とする請求項１記載の３レベル中性点固定変換装置。
【請求項８】
上記第４の極の第１のスイッチは、該第１のスイッチと、第３のスイッチとを含み、該第４の極の第２のスイッチは、該第２のスイッチと、第４のスイッチとを含み、上記中性線は、該第４の極の第３のスイッチと該第２のスイッチ間に、インダクタンスを介して接続されていることを特徴とする請求項１記載の３レベル中性点固定変換装置。
【請求項９】
正のＤＣバスと負のＤＣバス間に直列に接続された第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチとを有する第１の極と、上記正のＤＣバスと上記負のＤＣバス間に直列に接続された第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチとを有する第２の極と、上記正のＤＣバスと上記負のＤＣバス間に直列に接続された第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチとを有する第３の極と、上記正のＤＣバスと上記負のＤＣバス間に直列に接続された第１のスイッチと、第２のスイッチとを有する第４の極と、上記第１、第２及び第３の極の第２のスイッチと第３のスイッチ間に接続されたＡＣバスと、  上記第１、第２及び第３の極の、それぞれの上部を定義する第１のスイッチと第２のスイッチ間、並びに、上記第１、第２及び第３の極の、それぞれの下部を定義する第３のスイッチと第４のスイッチ間に、ダイオードを介して接続された中性線とを備える３レベル中性点固定変換装置を制御する制御方法において、
２レベル変調方式を実行し、２レベル状態を３レベル状態にマッピングすることによって、上記第１、第２、第３の極の第１、第２、第３及び第４のスイッチのそれぞれを切り換えて、ゼロコモンモード電圧を生成するステップと、
上記第４の極の第１及び第２のスイッチを調整して、上記正のＤＣバスと上記負のＤＣバスを平衡させるステップとを有する制御方法。
【請求項１０】
上記３レベル中性点固定変換装置は、インバータであることを特徴とする請求項９記載の制御方法。
【請求項１１】
上記３レベル中性点固定変換装置は、整流器であることを特徴とする請求項９記載の制御方法。
【請求項１２】
上記第１、第２及び第３の極のそれぞれの１つの転流を遅延させることによって、不感時間効果を補償するステップを更に有する請求項９記載の制御方法。
【請求項１３】
上記第４の極は、上記３レベル中性点固定変換装置の上記第１、第２及び第３の極の全てのスイッチの状態をゼロコモンモード電圧を生成するために使用することを可能にするステップを有することを特徴とする請求項９記載の制御方法。
【請求項１４】
上記２レベル変調方式は、空間ベクトル変調であることを特徴とする請求項９記載の制御方法。
【請求項１５】
上記第４の極の第１及び第２のスイッチを調整して、上記正のＤＣバスと上記負のＤＣバスを平衡させるステップは、上記上部のＤＣリンク電圧と上記下部のＤＣリンク電圧間の差分を測定し、上記平衡を維持するために、電荷を該上部のＤＣリンクから引き出す必要があるか、該下部のＤＣリンクから引き出す必要があるかに応じて、各極の上部又は下部の何れかをオンにするステップを有することを特徴とする請求項９記載の制御方法。
【請求項１６】
上記第４の極の第１のスイッチは、該第１のスイッチと、第３のスイッチを含み、該第４の極の第２のスイッチは、該第２のスイッチと、第４のスイッチを含み、上記中性線は、該３のスイッチと該第２のスイッチ間に、該第４の極のインダクタンスを介して接続されていることを特徴とする請求項９記載の制御方法。
【発明の詳細な説明】
【関連出願】
【０００１】
本出願は、２００７年６月１日に出願された米国仮特許出願番号第６０／９４１，４６４号発明の名称「FOUR POLE NEUTRAL-PPOINT CLAMPED THREE PHASE INVERTER WITH LOW COMMON MODE OUTPUT VOLTAGE」の優先権を主張し、この文献は、法によって認められる範囲内で、引用によって本願に援用される。
【技術分野】
【０００２】
本発明は、電力変換装置（power converter）に関し、詳しくは、ゼロコモンモード電圧出力を有する４極中性点固定３相変換装置（four pole neutral-point clamped three phase converter）に関する。
【背景技術】
【０００３】
電力変換装置が複数の負荷と同じＡＣ又はＤＣバスを共有するアプリケーションでは、系統連系点におけるこれらの負荷との相互作用に慎重な注意が必要である。アプリケーションが、可変周波数モータ駆動、ＵＰＳ、再生エネルギシステムであっても、船舶、航空機又は他の輸送プラットホームにサービス電力を供給する電力変換システムであっても、特定のインタフェース規格に適合しなくてはならない。これらのインタフェース規格は、電磁環境適合性（Electromagnetic Compatibility：ＥＭＣ）、電力品質及び過渡特性を定める規格を含む。
【０００４】
更に、これらのシステムの統合を成功させるには、電力回路と、関連する負荷及び電源がコモンバス上でどのように相互作用するかを更に検討する必要がある。更に、高調波フィルタやＥＭＩフィルタ等の部品の追加によって、コスト及び重量を増加させることなく、これらのシステムの互換性を実現するには、革新的な回路トポロジ及び制御法が必要である。
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明に基づく方法及び変換装置（converter）は、コモンモード電圧を殆ど生成しない４極中性点固定（neutral-point clamped：ＮＰＣ）３相変換装置を提供する。例えば、変換装置は、インバータ又は整流器であってもよい。低コモンモード電圧出力は、ＮＰＣ変換装置のスイッチ状態を制限することによって達成される。この性能は、ＤＣリンク電圧の平衡制御の損失を犠牲にして達成される。なお、第４の極及び関連する制御を追加して、上部のＤＣリンク電圧と下部ＤＣリンク電圧を平衡させる。
【０００６】
例示的な具体例では、４５０Ｖ、７８ｋＷのＤＣ／ＡＣインバータが複数の負荷を有するＡＣグリッドへの電源として適用される。例示的なインバータは、他のＤＣ源、例えば、以下に限定されるわけではないが、バッテリ電源、独立した発電機、ＡＣ／ＤＣ整流変圧器等からの電力を誘導する。他の例示的な具体例では、変換装置は、ＭＩＬ−ＳＴＤ−１３９９バスにインタフェースし、船舶に電力を供給する整流器であってもよい。
【０００７】
本発明は、３レベル中性点固定変換装置を提供する。変換装置は、第１の極と、第２の極と、第３の極と、第４の極と、コントローラとを備える。第１、第２及び第３の極のそれぞれは、正のＤＣバスと負のＤＣバス間に直列に接続された第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチとを有する。第４の極は、正のＤＣバスと負のＤＣバス間に直列に接続された第１のスイッチと、第２のスイッチとを有する。ＡＣバスは、第１、第２及び第３の極の第２のスイッチと第３のスイッチ間に接続されている。中性線（neutral line）は、第１、第２及び第３の極の第１のスイッチと第２のスイッチ間、並びに第３のスイッチと第４のスイッチ間に、ダイオードを介して接続されている。第１及び第２のスイッチは、上部（neutral line）を定義し、第３及び第４のスイッチは、下部（lower portion）を定義する。コントローラは、２レベル変調方式を実行し、２レベル状態を３レベル状態にマッピングすることによって、第１、第２、第３及び第４の極の第１、第２、第３及び第４のスイッチのそれぞれを切り換えて、ゼロコモンモード電圧を生成する。更に、コントローラは、第４の極の第１及び第２のスイッチを調整して、正のＤＣバスと負のＤＣバスを平衡させる。第４の極は、正のＤＣバスと負のＤＣバス間に直列に接続された第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチとを有していてもよく、正のＤＣバスと負のＤＣバス間に接続された第１のスイッチと、第２のスイッチとを有していてもよい。
【０００８】
また、本発明は、レベル中性点固定変換装置を制御する制御方法を提供する。変換装置は、第１の極と、第２の極と、第３の極と、第４の極と、コントローラとを備える。第１、第２及び第３の極のそれぞれは、正のＤＣバスと負のＤＣバス間に直列に接続された第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチとを有する。第４の極は、正のＤＣバスと負のＤＣバス間に直列に接続された第１のスイッチと、第２のスイッチとを有する。ＡＣバスは、第１、第２及び第３の極の第２のスイッチと第３のスイッチ間に接続されている。中性線は、第１、第２及び第３の極の第１のスイッチと第２のスイッチ間、並びに第３のスイッチと第４のスイッチ間に、ダイオードを介して接続されている。第１及び第２のスイッチは、上部を定義し、第３及び第４のスイッチは、下部を定義する。この制御方法は、２レベル変調方式を実行し、２レベル状態を３レベル状態にマッピングすることによって、第１、第２、第３及び第４の極の第１、第２、第３及び第４のスイッチのそれぞれを切り換えて、ゼロコモンモード電圧を生成するステップと、第４の極の第１及び第２のスイッチを調整して、正のＤＣバスと負のＤＣバスの平衡させるステップとを有する。第４の極は、正のＤＣバスと負のＤＣバス間に直列に接続された第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチとを有していてもよく、正のＤＣバスと負のＤＣバス間に接続された第１のスイッチと、第２のスイッチとを有していてもよい。
【０００９】
「」に組み込まれる添付の図面は、本出願の一部を構成し、以下の詳細な説明と共に、本発明の具体例を例示し、本発明の利点及び原理の理解を補助するものである。
【図面の簡単な説明】
【００１０】
【図１】ＤＣマイクログリッドシステムの概略図である。
【図２】最近接３空間ベクトル（ＮＴＶ）変調を有する従来のＮＰＣインバータによって生成される対地電圧信号を示す図である。
【図３】ゼロコモンモード状態が循環するＮＰＣインバータのスイッチング状態を示す状態図である。
【図４Ａ】本発明に基づくインバータの概略図である。
【図４Ｂ】本発明に基づく他のインバータの概略図である。
【図５】ＺＣＭ変調を有するＮＰＣインバータによって生成される対地電圧信号を示す図である。
【図６】従来の２レベルインバータの対地電圧信号を示す図である。
【図７】従来の２レベルインバータの負荷接地電流を示す図である。
【図８】従来のＮＰＣインバータの対地電圧信号を示す図である。
【図９】従来のＮＰＣインバータの負荷接地電流を示す図である。
【図１０】ＺＣＭ変調を有するＮＰＣインバータの対地電圧信号を示す図である。
【図１１】ＺＣＭ変調を有するＮＰＣインバータの負荷接地電流を示す図である。
【図１２】ＺＣＭ変調器にマッピングされた空間ベクトル変調実現例を示す図である。
【図１３】ＺＣＭ変調されたＮＰＣインバータ極電圧を示す図である。
【図１４】２レベルインバータのＴｌ’、Ｔ２’からＺＣＭ変調されたＮＰＣインバータＴｌ、Ｔ２への値のマッピングの表を示す図である。
【図１５】Ｉａ＞０、Ｉｂ＜０及びＩｃ＞０について、不感時間効果（dead time effect）を含む出力極電圧及びコモンモード電圧を示す図である。
【図１６】Ｉｂ＞０、Ｉｂ＜０及びＩｃ＞０について、不感時間補償によって指令された電圧と、実際の出力局電圧とを比べて示す図である。
【図１７Ａ】インバータ制御システムのブロック図である。
【図１７Ｂ】インバータ制御システムのブロック図である。
【図１８】第４の極の電圧及び電流信号を示す図である。
【図１９】実験における電圧及び電流信号を示す図である。
【図２０】ＺＣＭ変調を行い不感時間補償がないＮＰＣインバータのラインと中性点間の（from line to neutral）電圧を示す図である。
【図２１】ＺＣＭ変調を行い、不感時間補償がないＮＰＣインバータのラインと中性点間の電圧を示す図である。
【図２２】ＺＣＭ変調及び不感時間補償を行うＮＰＣインバータのラインと中性点間の電圧を示す図である。
【図２３】外側ループ電圧レギュレータ及び内側ループ電流レギュレータが選択されたときのライン間（line to line）電圧スペクトルを示す図である。
【図２４】外側ループ電圧レギュレータが選択されたときのライン間電圧スペクトルを示す図である。
【図２５】負荷適用過渡中のＡＣ出力電圧（ＶＬＬ）及び電流（ＩＬ）を示す図である。
【図２６】負荷適用過渡中のＡＣ出力電圧（ＶＬＬ）と電流（ＩＬ）を示す図である。
【図２７】例示的なＦＰＧＡ及びＤＳＰコンポーネントのブロック図である。
【図２８】制御データ処理システムのブロック図である。
【図２９】船舶サービスにインタフェースされる２４パルス整流変圧器のブロック図である。
【図３０】船舶サービスにインタフェースされる従来の２レベル整流器のブロック図である。
【図３１】能動整流器のための簡略化されたコモンモード回路の概略図である。
【図３２】２レベル変換装置のスイッチング状態図である。
【図３３】ＮＴＶ変調についてのコモンモード電圧及びそのスペクトルを示す図である。
【図３４】ＮＴＶ変調についてのコモンモード電圧及びそのスペクトルを示す図である。
【図３５】本発明に基づくＮＰＣ整流器のトポロジを示す概略図である。
【図３６】２レベルの整流器のライン電流波形を示す図である。
【図３７】２レベルの整流器のＬＩＳＮ電圧波形を示す図である。
【図３８】２レベルの整流器のライン電流スペクトルを示す図である。
【図３９】２レベルの整流器のＬＩＳＮ電圧スペクトルを示す図である。
【図４０】より小さいＥＭＩフィルタを有する２レベルの整流器のＬＩＳＮ電圧スペクトルを示す図である。
【図４１】図３５の整流器のＬＩＳＮ電圧スペクトルを示す図である。
【発明を実施するための形態】
【００１１】
以下、添付の図面を参照して、本発明に基づく４極３相ＮＰＣ変換装置（four pole, three-phase, NPC converter）を詳細に説明する。ここに説明する変換装置は、コモンモード電圧を殆ど生成しない。低コモンモード電圧出力は、ＮＰＣ変換装置のスイッチ状態を制限することによって達成される。この性能は、ＤＣリンク電圧の平衡制御の損失を犠牲にして達成される。なお、第４の極及び関連する制御を追加して、上部のＤＣリンク電圧と下部のＤＣリンク電圧を平衡させる。例示的な具体例では、本発明に基づく変換装置は、インバータとして説明される。この具体例は、例示的なものにすぎない。本発明に基づく方法及びシステムは、これに限定されず、例えば、整流器で実現してもよいことは当業者にとって明らかである。また、本発明に基づく４極３相ＮＰＣ整流器を例証する他の例示的な具体例についても後に説明する。
【００１２】
１．コモンモード電圧の問題
コモンモード電圧は、スイッチング電力変換装置の各電力線において生成され、グラウンド等のあるコモンポイントに関して測定される電圧の合計である。コモンモード電圧の生成は、電力変換装置における生来的な問題であり、例えば、強制転流スイッチ（force-commutated switch）、例えば絶縁ゲートバイポーラトランジスタ（insulated-gate bipolar transistor：ＩＧＢＴ）又は酸化金属半導体電界効果トランジスタ（metal-oxide semiconductor field-effect transistor：ＭＯＳＦＥＴ）によって、ＡＣ電圧をＤＣ電圧から合成する手法を採用するインバータに副作用的に生じる問題である。インバータがモータに印加される電圧を生成する場合、このコモンモード電圧は、軸受損傷（bearing failure）を引き起こすメカニズムの原因となることがある。能動整流器が実現されている場合、又はインバータがＡＣバス上の電圧を生成し又はこれに貢献している場合、コモンモード電圧は、送電グリッドに誘導されるＥＭＩの主要な原因となる。
【００１３】
送電グリッドに３相電力を供給するＤＣ／ＡＣインバータが次々に提案されており、例えば、ＤＣマイクログリッドシステムにおいて、再生可能なエネルギ源が、ユーティリティ送電グリッドへの接続も提供するＤＣバスに給電し、ＤＣ／ＡＣインバータへのＤＣを介してこのＤＣバスからＡＣ負荷に配信されるインバータが提案されている。船舶用統合電力システム（shipboard integrated power system）及び分配型工業用電力網のために、同様のシステムが開発されている。
【００１４】
これらのタイプのシステムは、伝統的に、ライン間（line-to-line）及びラインとグラウンド間（from line-to-ground）の両方から測定される正弦波ＡＣ電力によって給電されていた多くの既存の負荷に電力を供給するので、コモンモード電圧が生成されると、これらのタイプのシステムが更に複雑になる。コモンモード電圧は、特に、各ＤＣバス電力線とアース線との間で電気的な絶縁を維持するフローティングシステムにおいて、ＤＣ／ＡＣインバータ給電バスに接続されるＡＣ負荷に加わる対地電圧ストレス（voltage to ground stress）に非常に望ましくない影響を及ぼす。このようなフローティングシステムは、フォールトトレラントを向上させるために必要とされることが多い。
【００１５】
この負荷における対地電圧の問題は、図１に示すＤＣマイクログリッドシステム１００を検討することによって説明される。従来のＤＣ／ＡＣインバータ１０２は、正弦波差動モード出力フィルタを有する３相ＮＰＣインバータを含む。インバータ１０２は、ＤＣバス１０４及びＡＣバス１０６に電気的に接続されている。ＤＣバスは、１つ以上の電源１０８、１１０から給電されている。ＡＣバス１０６には、１つ以上の負荷１１２及び送電グリッド１１４を接続できる。負荷１１２が接続されているＡＣバス１０６に印加されるライン間電圧は、正弦波であるが、負荷１１２に印加されるラインとグラウンド間の電圧は、コモンモード電圧が重畳し、更なる電圧ストレスを引き起こし、この電圧ストレスのために負荷１１２を絶縁するシステムは、通常、設計されていない。負荷１１２に存在する対地容量が、電源１０８又は電源１１０と、負荷１１２との間のケーブルインダクタンスに結合すると、共振を励起し、負荷１１２から見た対地電圧を増幅させることによって、問題は、更に複合的になる。図２は、シミュレートされた図１の負荷１１２における対地電圧を表している。ここに示すように、負荷１１２には、電圧ストレスがある。この更なる電圧ストレスは、負荷に絶縁破壊を引き起こすことがある。より高い対地電圧ストレスに対応するために負荷１１２を再設計することは、高コストであり、現実的な対策ではない。
【００１６】
従来のシステムでは、コモンモード電圧が生成されないようにスイッチ状態を抑制することが検討されている。３相２レベルインバータでは、追加的な電力極に追加的な極を加えない限り、コモンモード電圧を生じさせることなく、出力電圧を生成することは不可能である。負荷に接続された３相によって生成されるゼロ状態は、回避され、追加的な極は、コモンモード電圧がゼロになるようにスイッチ状態を選択する。追加的な極の出力は、コモン出力フィルタポイント（すなわち、グラウンド）に接続してもよく、又はインダクタを介して、ＤＣリンクの中点にフィードバックさせてもよい。２レベルインバータ上のゼロコモンモード電圧は、ゼロ状態を利用できないので、差動モード電圧の重大な劣化を引き起こす。
【００１７】
本発明に基づく方法及びシステムは、従来の２レベル変換装置に比べて、コモンモード電圧を低くするＮＰＣ変換装置を提供する。例えば、ＮＰＣインバータにおいては、平衡極を追加することなく、適切な状態選択によって、コモンモード電圧を排除できる。図３に示す例示的なＮＰＣインバータスイッチ状態の六角形の表現を用いて、この能力を説明する。
【００１８】
従来の３相３レベル変換装置のために幾つかのキャリア及び空間ベクトルに基づく変調法が提案されている。これらの従来の手法は、出力電圧及び電流の総合的な高調波歪みが可能な限り低くなるように、変換装置内で、隣接する状態のスイッチング動作を提供するように設計されている。２レベル変換装置では、スイッチング周波数コモンモード電圧及びこの結果のＥＭＩが不可避であるが、３レベル変換装置では、状態を適切に選択にすることによって、これを排除できる。従来の空間ベクトル及びキャリア法（carrier method）は、出力電圧合成のみに焦点を合わせているので、これを実現できない。
【００１９】
図３の状態図について説明すると、状態図内の様々な状態に関連するコモンモード電圧は、テーブル１の第２列に示すように算出できる。
【００２０】
【表１】
0005474772.tif 000002
【００２１】
表１に示すように、３レベル変換装置のスイッチングダイヤグラムの７つの状態は、ＤＣバス間の不平衡の測定値であるＶ０のみに依存しているコモンモード電圧を生成する。ＶＤＣ＝１ｐ．ｕ．及び完全に平衡がとられたＤＣバス（Ｖ０＝０）について生成されたコモンモード電圧を表１の第３列に示す。図３では、低いコモンモード電圧を有する７つの状態をアスタリスク（＊）で強調し、循環的な状態（circled states）として示している。
【００２２】
出力電圧を生成するには、最低７個の独立した状態のみが必要であるので、冗長な状態は、上部のＤＣリンク電圧と下部のＤＣリンク電圧を平衡させる機会を提供し、周波数の有効な逓倍を可能にすることによって、出力波形品質を向上させる。循環的な状態だけを使用すれば、ＮＰＣインバータは、コモンモード電圧をゼロにできる。図３に示すように、達成できるピーク電圧振幅は、これらの６個のゼロコモンモード電圧状態によって形成される六角形内の内接円に制限される。これによって、電圧利用率は、ＮＰＣインバータの完全な潜在的利用率の８６．６％にまで低下するので、これは、差動モード波形品質に影響し、ＤＣリンク電圧が平衡せず、周波数逓倍の効果が事実上損なわれるといった犠牲がある。本発明に基づく方法及びシステムは、ＤＣ電圧を高める手段及び差動モードフィルタ設計による適切な差動モード性能、フィルタを殆ど又は全く用いずに緩和されたコモンモード電圧、及びＤＣリンク電圧を平衡させるための追加的な極を有するＮＰＣインバータを提供することによってこれらの犠牲を克服する。
【００２３】
図４Ａは、本発明に基づく例示的なＮＰＣインバータ４００のトポロジを示している。例示的なインバータ４００は、４個の極Ｕ、Ｖ、Ｗ、Ｘを含み、ここで、Ｘは、ＤＣリンク電圧を平衡させるための追加的な極である。インバータ４００は、ＤＣ入力電圧Ｖｄｃを３相ＡＣ出力電圧Ｖａ、Ｖｂ、Ｖｂに変換する。ＤＣバスコンデンサＣ１は、上段において、ＤＣ＋極と中性線間に接続されている。ＤＣバスコンデンサＣ２は、下段において、ＤＣ−極と中性線間に接続されている。
【００２４】
インバータ４００の各極Ｕ、Ｖ、Ｗ、Ｘは、上段に、スイッチＱ１とスイッチＱ３の対を備え、下段に、スイッチＱ４とスイッチＱ６の対を備える。スイッチは、様々なスイッチタイプ、例えば、ＩＧＢＴ、ＭＯＳＦＥＴ等であってもよい。例示的な具体例では、スイッチは、ＩＧＢＴである。各スイッチＱは、スイッチに並列に接続されたダイオードを備える。例示的な具体例に示すように、極Ｕは、上段に、直列に接続されたスイッチＱｕ１、Ｑｕ３と、下段に、直列に接続されたスイッチＱｕ４、Ｑｕ６とを備える。ダイオードＤｕ１は、スイッチＱｕ１、Ｑｕ３と中性線間に並列に接続されている。ダイオードＤｕ２は、スイッチＱｕ４、Ｑｕ６と中性線間に並列に接続されている。極Ｖに関しては、極Ｖは、上段に、直列に接続されたスイッチＱｖ１、Ｑｖ３と、下段に、直列に接続されたスイッチＱｖ４、Ｑｖ６とを備える。ダイオードＤｖ１は、スイッチＱｖ１、Ｑｖ３と中性線間に並列に接続されている。ダイオードＤｖ２は、スイッチＱｖ４、Ｑｖ６と中性線間に並列に接続されている。極Ｗに関しては、極Ｗは、上段に、直列に接続されたスイッチＱｗ１、Ｑｗ３と、下段に、直列に接続されたスイッチＱｗ４、Ｑｗ６とを備える。ダイオードＤｗ１は、スイッチＱｗ１、Ｑｗ３と中性線間に並列に接続されている。ダイオードＤｗ２は、スイッチＱｗ４、Ｑｗ６と中性線間に並列に接続されている。極Ｘに関しては、極Ｘは、上段に、直列に接続されたスイッチＱｘ１、Ｑｘ３と、下段に、直列に接続されたスイッチＱｘ４、Ｑｘ６とを備える。ダイオードＤｘ１は、スイッチＱｘ１、Ｑｘ３と中性線間に並列に接続されている。ダイオードＤｘ２は、スイッチＱｘ４、Ｑｘ６と中性線間に並列に接続されている。極Ｘは、更に、スイッチＱｘ３、Ｑｘ４と中性線間に並列に接続されているインダクタＬｘを備える。
【００２５】
これに代えて、第４の極は、例えば、上段に１つのスイッチ及び下段に１つのスイッチを有し、又は上段及び下段のそれぞれに２つ以上のスイッチを有し、上段及び下段のそれぞれのスイッチが同時に切り換えられる２レベルの極として実現してもよい。この具体例を図４Ｂに示す。この場合、第４の極は、ダイオードを介して固定された中性点である必要はない。例えば、第４の極は、スイッチＱｕ１とスイッチＱｕ３を、スイッチＱｕ２とスイッチＱｕ４を交互に同時にオンに切り換え、この間、電流は、ダイオードを流れない。これに代えて、第４の極は、上段にスイッチＱｕ１のみ、下部にスイッチＱｕ４のみを有していてもよい。
【００２６】
各出力位相は、負荷電圧フィルタコンデンサＣｆに並列に接続された負荷電圧フィルタインダクタＬｆを含む。例示的なインバータ４００では、出力位相Ａは、位相Ａと位相Ｂの間で並列に接続されている負荷電圧フィルタコンデンサＣｆａｂに並列に接続されている負荷電圧フィルタインダクタＬｆａを含む。出力位相Ｂは、負荷電圧フィルタコンデンサＣｆｂｃに並列に接続されている位相Ｂと位相Ｃの間で並列に接続されている負荷電圧フィルタインダクタＬｆｂを含む。出力位相Ｃは、位相Ａと位相Ｃとの間で並列に接続されている負荷電圧フィルタコンデンサＣｆａｃに並列に接続されている負荷電圧フィルタインダクタＬｆｃを含む。
【００２７】
後に詳細に説明するように、インバータ４００は、ゼロコモンモード（Zero Common Mode：ＺＣＭ）変調方式を組み込んでいる。図５は、ＺＣＭ変調方式のＮＰＣインバータによって生成される対地電圧を示しており、ここで、対地電圧は、図３に示す７個の循環的状態を用いて、ＤＣマイクログリッドシステム（例えば、インバータがインバータ４００に置き換えられた図１のシステム）内の負荷に印加される。図５の結果を図２の従来のシステムの対地電圧と比較すると、コモンモード電圧に起因する対地電圧ストレスが排除されていることがわかる。
【００２８】
ＺＣＭ変調の利点は、ＤＣバスにおける地絡事故の間、フローティングシステム内の負荷における対地容量によって対地電圧ストレスが生じた場合に特に発揮される。図６〜図１１は、従来の２レベルインバータ（図６及び図７）、従来のＮＰＣインバータ（図８及び図９）、及びＺＣＭ変調を組み込んだインバータ４００（図１０及び図１１）の対地電圧及び負荷接地電流を示している。図６〜図１１のそれぞれでは、対地電圧は、図３に示す７個の循環的状態を用いて、ＤＣマイクログリッドシステム（例えば、それぞれインバータが置き換えられた図１のシステム）内の負荷に印加されている。図１０及び図１１の結果を従来のシステムにおける対地電圧及び負荷接地電流と比べることによって、対地容量が負荷に印加された場合であっても著しい改善が達成されていることがわかる。
【００２９】
更に、後に更に詳細に説明するように、ＺＣＭ変調を組み込んだインバータ４００は、特に、パワーが大きいシステムにおいて、コモンモードフィルタリングを使用する従来のインバータに対する優位性を示す。電力要求が高まると、追加的フィルタ部品のサイズ、重量及びコストは、ＺＣＭ変調のために必要となる追加的な部品のサイズ、重量及びコストより大きくなる。電源においてＺＣＭ変調を用いてコモンモード電圧を緩和する場合に比べて、フィルタリングによってコモンモード電圧を減衰するだけでは、よりパワーが大きいシステムを実現するためにインバータを並列接続し、ＡＣバス及び隣接する設備に伝導及び放射される残存高周波（remnant high frequency）を制御することがより複雑である。
【００３０】
２．ゼロコモンモード電圧変調
例示的な具体例では、インバータ４００のためのＺＣＭ変調の実現例は、各インバータ極によって生成される瞬間的な電圧の合計がゼロになる状態のみを使用する。例えば、インバータ極電圧は、＋Ｖｄｃ／２、０又は−Ｖｄｃ／２の何れかになる。位相「ａ」極に「＋１」状態を選択し、位相「ｂ」極に「０」状態を選択し、位相「ｃ」極に「−１」状態を選択した場合、コモンモード電圧は、以下のようになる。
【００３１】
【数１】
0005474772.tif 000003
【００３２】
これらの状態は、図３に循環的に示した状態である。この変調方式の簡単な具体例は、２レベルインバータの場合と同様に、７個のみのスイッチ状態を許容することによって実現することができる。２レベルインバータは、＋Ｖｄｃ／２及び−Ｖｄｃ／２の極電圧だけを許容し、これは、「＋１」又は「−１」のスイッチ状態に対応する。従来の２レベルインバータの７つの状態とインバータ４００の７つのＺＣＭ状態の間のマッピングを表２に示す。
【００３３】
【表２】
0005474772.tif 000004
【００３４】
ＺＣＭ変調は、例えば、第３高調波注入による正弦波−三角波変調又は空間ベクトル変調（ＳＶＭ）等、ＤＣバス電圧の完全な利用を確実にする２レベル変調方式を実現し、次に、表２に示すように、２レベル状態を３レベル状態にマッピングすることによって達成される。例示的な具体例では、ＳＶＭ変調方式を実現している。ＳＶＭ法を用いるＺＣＭ変調の具体例について、図１２を参照して説明する。例示的な具体例では、２レベルインバータの２つの隣接する状態における滞留時間（dwell time）は、角度γ＝ωｔで回転する振幅「ｍ」を有する基準ベクトルから算出され、ここで、「ω」は、指令された出力周波数であり、「ｍ」は、統合された指令位相電圧（per-unitized command phase voltage）である。これらの滞留時間Ｔ１’、Ｔ２’は、インバータの上段の上の素子及び下段の上の素子（図４における各位相のためのスイッチＱ１、Ｑ４）についての時間に変換される。セクタ６（Sector VI）において指定されている３個の極電圧及び３個の位相についての滞留時間Ｔ１’、Ｔ２’、Ｔ０’からＴ１、Ｔ２への変換を図１３に示す。
【００３５】
図１４は、例示的なＳＶＭの実現例のための、６個のセクタの全てについての滞留時間Ｔ１’、Ｔ２’、Ｔ０’のＴ１／Ｔ２へのマッピングを示している。
【００３６】
ＺＣＭ変調は、コントローラによって制御され、これについては、後述する。後述するように、例示的なコントローラは、フィールドプログラマブルゲートアレイ及びデジタルシグナルプロセッサとして実現される。なお、コントローラは、これに代えて、データ処理装置として実現してもよい。
【００３７】
３．不感時間補償
インバータでは、通常、デバイスのシュートスルーを回避するために、１つのインバータスイッチ状態から次のインバータスイッチ状態への遷移について、不感時間（ｔｄ）を許容しなければならないため、ゼロコモンモード電圧出力を完全に達成することは、通常、不可能である。ある電圧レベルから他の電圧レベルへの遷移は、電流が逆バイアスされたダイオード（reverse diode）からＩＧＢＴに転流される場合にのみ、不感時間だけ遅延するが、導通しているダイオードから逆ダイオードへの遷移では、直ちに起こるため、これによって、非対称が生じ、図１５に示すように、ゼロコモンモード状態が指示された場合であっても、コモンモード電圧が生成される。スイッチ転流の間におけるコモンモード電圧のこのレットスルー（let-through）が克服されなければ、負荷に印加される平均対地電圧ストレスが低減されても、大きなコモンモードフィルタリングが必要であり、パワーが大きいシステムであっても、ゼロコモンモード法のコスト、サイズ及び重量の利点が失われるので、ゼロコモンモード法の価値は疑わしい。
【００３８】
不感時間効果（dead time effect）は、出力電流の感知された極性に応じて転流を遅らせることによって補償することができる。表３は、スイッチ転流の間に、コモンモード電圧の生成を排除するために、Ｔ１／Ｔ２値をどれ程遅延させるかを示している。
【００３９】
【表３】
0005474772.tif 000005
【００４０】
図１６では、実際の極電圧に重ねて、補償されたゲート指令（gate command）を示している。破線は、補償されていない指令の場合の遷移を示している。
【００４１】
４．第４の極の追加
インバータ４００は、上部のＤＣリンクバスのＤＣ＋と下部のＤＣリンクバスのＤＣ−に亘る電圧を有益に平衡させる。これは、通常、図３における冗長な内側のスイッチ状態を利用することによって達成される。ＺＣＭ変調では、外側のスイッチ状態だけが利用され、したがって、冗長なスイッチ状態はない。ＤＣリンク平衡の問題を解決するために、インバータ４００は、更なる第４の極Ｘを備え、その出力は、インダクタＬｘを介して、ＤＣリンク中点に戻されている。第４の極Ｘは、例示的な具体例に示すように、デバイス上の電圧ストレスを制御するための必要性に応じて、例えば、２レベルインバータの極又はＮＰＣインバータ極によって実現してもよい。第４の極Ｘの制御は、上部ＤＣリンク電圧と下部ＤＣリンク電圧間の差分を測定し、平衡を維持するために、電荷を上側のＤＣリンクから引き出す必要があるか、下側のＤＣリンクから引き出す必要があるかに応じて、上側のデバイスの両方又は下側のデバイスの両方をオンにすることによって行われる。これを達成する１つの手法は、例えば、図１７Ｂに示すようなデルタ変調器を介して、各スイッチング周波数期間における電圧誤差に応じて、上側のデバイス又は下側のデバイスの何れかをオンにすることである。図１７Ａ及び図１７Ｂの制御例については、後により詳細に説明する。
【００４２】
図１８は、シミュレートされた第４の極も電圧（中性点を基準とする。）及び第４の極の電流を示している。中性点の平衡（neutral balancing）は、図４の第４の極のインダクタＬｘ内で電流Ｉ＿４ｔｈを用いて、上下の電圧の誤差をゼロすることによって達成される。図１８に示すように、この電流は、スイッチング周波数成分と共に、基本波の第３高調波を有する。
【００４３】
また、第４の極によって、コモンモード電圧を生成する状態のみの使用に制限されず、全てのＮＰＣインバータ状態を自由に利用できるようになる。例えば、第４の極によって、インバータは、全てのスイッチ状態を使用して、差動モード電圧による不利益を被ることなく、システム内のコモンモード電圧を能動的にゼロにできる。この手法は、何らかのコモンモードフィルタリングを行い、及び共振によって、又はコモンモード電圧緩和を有さない直列接続された変換装置からの更なる能動スイッチングによって、コモンモード電圧及び電流を生成するシステム内の他の部分を含むラインにインバータを接続することによって、効果を高めることができる。
【００４４】
５．制御実現例
インバータ４００のための例示的な制御ブロック図を図１７Ａ及び図１７Ｂに示す。例示的な具体例では、コントローラは、演算アルゴリズムのためのＡＤ２１１６０デジタルシグナルプロセッサ（Digital Signal Processor：ＤＳＰ）及び論理的処理及びゲート統合のためのＸｉｌｉｎｘ  ＸＣ２Ｖ３０００ＦＰＧＡを含むハードウェアプラットホーム上で実現される。ＦＰＧＡによる制御ブロックは、破線ブロックによって示されている。例示的な具体例に示す他のブロックは、ＤＳＰによって実現されている。例示的な具体例におけるソフトウェアは、２種類の制御を用いることができるようにプログラムされている。
【００４５】
図２７は、例示的なＦＰＧＡ２７０２及びＤＳＰ２７０６を更に詳細に示すブロック図である。ＦＰＧＡ２７０２は、ロジック／プログラム２７０６を備える。ＤＳＰ２７０６は、ここに説明するロジックを実現するための処理ステップを含むプログラム２７１０が格納されたメモリ２７０８を備える。プログラム２７１０は、プロセッサ２７１２によって実行される。第１の種類の制御は、カスケード接続された外側ループ電圧レギュレータ１７０２である。第２の種類の制御は、内側ループ電流レギュレータ１７０４を有するカスケード接続された外側ループ電圧レギュレータ１７０２である。内側ループ電圧レギュレータ１７０４機能は、図１７Ａの破線ブロックによって示している。
【００４６】
これらのレギュレータ１７０２、１７０４の両方は、同期フレームで実行される。すなわち、３相電圧Ｖａｂｃ及び電流Ｉａｂｃは、変圧器１７０６、１７２０及び１７２８において、固定の「ａｂｃ」フレームから、ブロック１７２４において積分されている、指令された周波数ｆｅ＊から導出された瞬間的な電気角θｅに同期する「ｄｑ」フレームに変換される。ｑ軸電圧Ｖｑｅは、インバータ４００のピーク出力位相電圧に対応する。内側ループ電流レギュレータ１７０４へのｑ軸電流指令及びｄ軸電流指令は、それぞれ、外側ループ電圧レギュレータを動作させるために負荷に流れる実行電流及び無効電流に対応している。ｑ軸電流レギュレータ基準値（q-axis current regulator reference）は、ブロック１７０８からの指令電圧Ｖ＊の平方根とｑ軸電圧Ｖｑｅとブロック１７１０においてを加算することによって形成され、そして、これは、ブロック１７１２において、比例積分される。ｄ軸電流レギュレータ基準値は、ブロック１７１６において、ｄ軸電圧Ｖｄｅに−１を乗算することによって形成され、この結果は、比例積分レギュレータ（ＰＩレギュレータ）１７１８に供給される。
【００４７】
内側ループ電流レギュレータ１７０４は、負荷デカップリングを含み、ｄｑ参照フレーム内で測定された負荷電流Ｉｑｅ及びＩｄｅを利得Ｋｏ（１に近い）に乗算し、それぞれブロック１７２８及びブロック１７４４において、電流レギュレータ基準値に加算する。これらは、カスケード接続されたレギュレータの電圧過渡応答を向上させるために必要である。電流値は、それぞれ、ブロック１７２８、１７４４からベクトル電流制限ブロック１７３２に入り、これらの出力Ｉｆｑｅ＋及びＩｆｄｅ−は（それぞれ、ブロック１７３４、１７３８において）、電流Ｉａｂｃに加算され、ＰＩレギュレータ１７３６、１７４０に渡される。
【００４８】
例示的な具体例では、コントローラにおいて使用さる電圧及び電流フィードバックは、１００μ秒の１インターバルに亘って、８回抽出され、平均される。これによって、インバータの差動モード出力高調波性能が大幅に向上する。ブロック１７１２、１７１８８からのＰＩ調整された電圧は、ブロック１７２２において、「ｍ」及び「γ」を導出するために使用される。ブロック１７３６、１７４０からのＰＩ調整された電流は、ブロック１７４２において、「ｍ」及び「γ」を導出するために使用される。
【００４９】
図１７Ｂのレギュレータ選択ブロック１７５０は、２つのタイプのレギュレータをどのように選択するかを示している。「電圧レギュレータのみ」モードが選択されている場合、「ｍ」及び「γ」が導出される出力は、外側ループ電圧コントローラのＰＩレギュレータブロック１７１２、１７１８から供給される。「内側ループ電流レギュレータを有するカスケード接続された電圧レギュレータ」が選択されている場合、内側ループ電流レギュレータ１７３６、１７４０の出力が「ｍ」及び「γ」を形成する。
【００５０】
レギュレータ選択ブロック１７５０の出力は、空間ベクトル変調器ブロック１７５２に供給され、上述したように、ブロック１７５４において、ＺＣＭにマッピングされる。ブロック１７５４からのＺＣＭ変調された出力は、不感時間補償器１７５６に供給され、ここで、上述したように、不感時間が補償される。
【００５１】
また、図１７Ｂは、第４の極のコントローラ１７６０を示している。上述したように、第４の極Ｘの制御は、ブロック１７６２において、上部ＤＣリンク電圧と下部ＤＣリンク電圧間の差分を測定し、平衡を維持するために、電荷を上側のＤＣリンクから引き出す必要があるか、下側のＤＣリンクから引き出す必要があるかに応じて、上側のデバイスの両方又は下側のデバイスの両方をオンにすることによって行われる。これを達成する１つの手法は、例えば、デルタ変調器１７５８を介して、各スイッチング周波数期間における電圧誤差に応じて、上側のデバイス又は下側のデバイスの何れかをオンにすることである。スイッチング周波数期間は、クロック１７６６から取得される。
【００５２】
６．実験結果
本発明者らは、インバータ４００の開発の間に一連の実験を行った。ハードウェアは、図４の例示的なインバータを実現する２つの並列のマルチユースＨ−ブリッジパワー電子モジュール（multi-use H-Bridge power electronic module）を含む。このシステムへの入力は、１２パルス整流用変圧器を用いた。実験結果は、７８ｋＷ出力電力条件において、使用可能な電源のみによって制限される。図１９は、ＤＣ源からの入力ＤＣラインとグラウンド間の電圧（一番下のトレース１）、入力ＤＣライン間電圧（下から２番目のトレース）、１つの出力位相から中性点（すなわち、ＤＣリンクの中点）について測定された出力電圧（一番上のトレース３）及び第４の極の電流（上から２番目のトレース４）を示している。図１９に示すように、対地電圧及び入力電源の差動電圧リプルは、出力結果にあまり影響せず、第４の極の電流は、図１８で予測した通りのものである。
【００５３】
図２０は、ＺＣＭ変調を用いて、不感時間補償を行わない場合の、１つの出力位相から中性点について測定された電圧（ＶＬＮ）を示している。実験的なセットアップのために、これによって、ゼロコモンモード電圧の有効性が評価が可能になった。システムの観点からは、対地電圧は、重要であるが、実験的なセットアップにおける対地浮遊容量の影響を除外する必要があるため、対地電圧測定は、この効果が有効に測定されない。実験用のシステムは、約６００Ｈｚの帯域幅を有する二次差動モード出力フィルタを含むので、差動モード電圧は、本質的には正弦波である（スイッチング周波数は、２．５ｋＨｚである）。そして、図２０のＶＬＮにおけるあらゆるスイッチング周波数成分は、コモンモード電圧によって生成される。不感時間が非対称性を導入する各転流インターバルにおいて、本来正弦波であるはずの電圧に乱れが生じる。
【００５４】
図２１は、不感時間補償を無効にした場合の図２０のコモンモード電圧を拡大して示している。図２２は、不感時間補償を有効にした場合の同様のコモンモード電圧を示している。これらの２つのグラフの比較から、残留するコモンモード電圧は、実際に、スイッチ状態の間のブランク時間の結果であることがわかる。これらの影響及びスイッチ状態変化の間の結果の高周波数成分の振幅は、不感時間補償の導入によって大幅に（約１／３に）低減される。しかしながら、コモンモード電圧は、３相ＡＣ出力電圧の転流シーケンスの間に生じる電圧の重複のために、完全に排除されるわけではない。
【００５５】
これ以降の実験結果は、実験用のシステムの差動モード性能の最適化に焦点を絞る。実験システムは、８００ＶのＤＣ入力電圧によって、３相、４５０Ｖ、６０Ｈｚの出力を生成する。ＺＣＭ変調器の電圧利用率は、８６．６％のみであるので、この入力電圧は、通常のＮＴＶによって制御されるＮＰＣインバータ、又は２レベルインバータが必要とする入力電圧より高い。これでもなお、実験結果は、適切な差動モード性能を達成できることを示している。出力コントローラは、利用可能な電圧を有効に利用する。
【００５６】
図２３は、「内側ループ電流レギュレータを有するカスケード接続された電圧レギュレータ」による出力ライン間電圧（ＶＬＬ）の電圧スペクトルを示している。この変換装置について検討している実験的なアプリケーションの電力品質目標は、最大ＩＨＤ（maximum IHD）を基本波から４０ｄＢ下げ、ＴＨＤを３％未満とすることである。この目標は、達成された。最も有害な高調波は、第３高調波、第５高調波及び第７高調波であると予想されたが、これらは、ＤＣリンク電圧を高めることによって排除できた。
【００５７】
図２４は、「電圧レギュレータのみ」を選択した場合の出力電圧スペクトルを示している。なお、高調波分は、低減されている。これは、カスケード接続されたレギュレータに必要な動的な電圧マージンがより大きくなければならず、したがって、ＺＣＭ変調器に組み合わせた場合、外側電圧ループのみで制御を実現することが望ましいことを示している。遷移出力障害電流の処理は、他の手法、例えば、パルス、パルス電流制限等で行ってもよい。図２５及び図２６は、「電圧レギュレータのみ」として構成された制御による、ステップ負荷適用及び除去の間の実験システムのＡＣ出力電圧及び電流を示している。過渡応答は、非常に良好であり、ここでは、ゼロコモンモード電圧生成による不利益は、大きくない。
【００５８】
このように、本発明に基づく方法及びシステムは、低コモンモード電圧を生成する３相ＮＰＣインバータを提供する。更なるＥＭＩフィルタを必要とすることなく、各ラインとコモンポイント間に、略正弦波の電圧が生成される。不感時間補償を追加することによって、電力半導体スイッチングに関連するコモンモード電圧の唯一の重要な成分は、スイッチ（例えば、ＩＧＢＴ）の立ち上がり速度及び立ち下がり速度に起因する。
【００５９】
インバータ４００は、様々なアプリケーション、例えば、ＤＣマイクログリッドシステム、船舶、インバータが電力源であり、システムＥＭＩを引き起こす主な要因となってはならない配電システム等と互換性を有する。また、この手法は、検討されるパワーレベルのシステムにとっては、コスト、サイズ及び重量を大きくする虞があるＥＭＩフィルタリングなしで、これらのシステムの負荷に印加される対地電圧ストレスを大幅に減少させる。更に、本発明に基づく方法及びシステムは、ＺＣＭ変調によって導入される電圧利用率における生来的な短所はあっても、良好な定常状態高調波及び過渡特性を示す。
【００６０】
例示的な実施の形態では、制御は、ＦＰＧＡ２７０２及びデジタル信号処理装置２７０６において実現される。これに代えて、制御は、コンピュータベースのシステム等の他の演算装置において実現してもよい。図２８は、インバータにインタフェースされて、インバータ４００を制御することができる例示的なコンピュータベースのシステム２８００のブロック図である。例示的なコンピュータ２８００は、中央演算処理装置（central processing unit：ＣＰＵ）２８０２と、入出力（Ｉ／Ｏ）ユニット２８０４と、メモリ２８０６と、補助記憶装置２８０８と、ビデオ表示装置２８１０とを備える。コンピュータは、更に、キーボード、マウス又は音声処理手段（図示せず）等の標準の入力装置を含んでいてもよい。コンピュータメモリ２８０６は、ＦＰＧＡ及びデジタルシグナルプロセッサに関連して上述した制御機能を実行する処理ステップを含むプログラム２８２０を格納する。
【００６１】
１つの実現例の側面は、メモリに格納されると表現しているが、本発明に基づくシステム及び方法によって実現される制御ロジックの全部又は一部は、コンピュータによって読取可能な他の媒体、例えば、ハードディスク、フロッピー（登録商標）ディスク及びＣＤ−ＲＯＭ等の補助記憶装置、又は現在、既知であり又は将来開発される他の形式のＲＯＭ又はＲＡＭに格納し、又はこれらから読み出してもよいことは、当業者にとって明らかである。更に、データ処理システムの特定の部品について説明したが、本発明に基づく方法、システム及び製造設備と共に使用されるデータ処理システムは、更なる又は異なるコンポーネントを含んでいてもよいことは、当業者にとって明らかである。
【００６２】
７．ＮＰＣ整流器の例示的な具体例
本発明に基づく方法及びシステムは、様々なアプリケーションにおいて実現することができる。例示的なインバータ４００については、上述した通りである。また、本発明に基づく方法及びシステムは、例えば、コモンモード電圧が低められた４極中性点固定３相整流器（four pole neutral-point clamped three phase rectifier）にも適用できる。このような整流器は、様々なアプリケーションにおいて使用でき、例えば、ＭＩＬ−ＳＴＤ−１３９９船舶用サービスバス（ship service bus）等の船舶用サービスバス等にインタフェースさせて使用できる。以下では、この代替となる例示的な具体例について説明する。
【００６３】
米国海軍の船舶用途において、電力変換装置に対する要求は、急速に高まっている。これらの幾つかの用途は、ポンプ、ファン、エレベータ及びリフト等の負荷、航空機電力のための周波数変換装置、消磁電源（degaussing power supplies）、補助ＤＣ電源システム、武器システム及び一次及び二次推進力のための可変周波数速度制御を含む。推進力電力ドライブは、通常、電力システムで最も大きい負荷であるため、船舶上の中電圧電力（medium voltage power）に直接接続し、幾つかの仕様によってサポートされることがある。上に列挙した電力変換装置は、３相４５０ＶのＡＣ船舶用サービスバスにインタフェースされる。現在、このインタフェースに関連して、以下のような２つの支配的な電気仕様がある。
【００６４】
・ＭＩＬ−ＳＴＤ−１３９９：この規格では、４５ＶＡＣバスから負荷に引き込まれる電流は、個別高調波歪みが３％を超えてはならず、全高調波歪みが５％を超えてはならない。更に、線路接地故障（line to ground fault）時にも動作できる能力を維持するために、負荷は、接地経路を有していてはならない。これは、グラウンドへの許容できるインピーダンスを制限する漏れ電流仕様において取り決められている。
【００６５】
・ＭＩＬ−ＳＴＤ−４６１  ＣＥ１０１：この規格では、４５０Ｖ  ＡＣ端子において測定される、負荷によって生成される誘導されたＥＭＩは、１ｋＨｚから始まる所定のレベル以下である必要がある。１ｋＨｚ〜１０ｋＨｚをカバーするこの仕様の第１の部分は、通常、電流の個別高調波歪みが３％未満に維持されると、満たされる。１０ｋＨｚ〜１５０ｋＨｚの仕様の部分は、変換装置アーキテクチャに大きな影響を与える。
【００６６】
上述したように、ＥＭＩを制御するための従来の手法では、受動ＥＭＩフィルタを使用している。これらのＥＭＩフィルタは、誘導された電流を、容量性素子を介してグラウンドに分路（シャント）することによって減衰させる誘導性素子及び容量性素子の連続的な段から構成される。商用ＥＭＩ仕様は、１５０ｋＨｚ以上に適用され、１５０ｋＨｚでは、インピーダンスが十分に低いため、小容量のシャント素子で十分である。しかしながら、１０ｋＨｚまでの全ての範囲において適切な減衰を行うためには、例えば、シャントインピーダンスをより低くする必要があり、したがって、容量値を大きくする必要がある。ＭＩＬ−ＳＴＤ  １３９９によるフローティングバス（又は最小インピーダンス）の要件では、許容できるインピーダンスが０．１μＦに制限されている。これらの電気仕様に組み合わされた影響のために、この設計問題によって、従来のシステムは、最適なものとはなっていない。
【００６７】
７−１．船舶用サービスＡＣバスに接続する従来の手法
上述した仕様を満たしながら、電力負荷を１３９９船舶用サービスバスにインタフェースするための２つの主な手法が知られている。これらの従来の手法は、以下のように要約される。
【００６８】
・整流用変圧器：マルチパルス整流用変圧器（２４パルス又は３６パルス）を用いて、船舶用サービスバスに接続する。変圧器の二次側は、互いに位相シフトされ、３相ダイオードブリッジに個別に給電する複数の巻線を有する。ダイオードブリッジは、相間変圧器（inter-phase transformer：ＩＰＴ）を介して、コモンＤＣバス上で相互接続される。このソリューションは、６０Ｈｚの変圧器を含むので、重く、嵩張る傾向があり、エレベータ又はクレーン等の再生型の負荷では用いることができない。これは、可変周波数変換装置のために軍用船において採用されている従来のソリューションである。２４パルスの具体例を図２９に示す。
【００６９】
能動整流器ベースのソリューション：３相２レベル可変周波数ドライブを船舶用サービスバスに接続できる。このドライブは、入力に正弦波電流を供給して、能動整流器として動作させることができる（１３９９の仕様を満たす）。ドライブのＤＣバス電圧は、制御でき、次の電力変換段に供給できる。この構成は、高周波スイッチング電流を船舶用サービスバスから分路するために、微分ＬＣＬフィルタ（differential LCL filter）を必要とする。また、これは、船舶用サービスバスとドライブへの入力の間に接続されるＥＭＩフィルタを必要とする。ＭＩＬ−ＳＴＤ−４６１の１０ｋＨｚ要件を満たすためにカットオフ周波数を低くする必要があるが、ＭＩＬ−ＳＴＤ−１３９９に従って、容量を０．１μＦに制限しなくてはならないため、ＥＭＩフィルタインダクタンスは、大きい。これは、軍用船において徐々に導入されている従来の手法である。モータ負荷を制御する可変速ドライブを駆動する能動整流器を有する代表的なシステムを図３０に示す。
【００７０】
これらの従来の手法の短所は、多くの船舶アプリケーションにおいて、電力変換装置が使用できなくなり、ソリューションが粗く、制御及び効率が劣っている点である。例えば、船舶上の消火ポンプは、船外の水を絶え間なくポンピングするように動作するじか入れ誘導モータ（line start induction motor）を使用する。可変速ドライブは、最適ではあるが、そのＤＣバスを船舶用サービス１３９９バスにインタフェースする問題のために、実現が難しい。変圧器によるソリューションは、このフロントエンドのサイズ及び重量の制約のために容認できない。２レベルの能動フロントエンドは、変圧器を有さず、これに代えて、非常に大きいＥＭＩフィルタを有する。上述したように、仕様の相互の組合せのために、ＥＭＩフィルタインダクタンスは、大きいが、サポートしなければならない実際の電流は、能動整流器によって生成されるコモンモード電圧によって駆動される。
【００７１】
コモンモード電圧は、能動整流器の３個の極のスイッチングによって、コモンポイント（通常は、ＤＣバスの中間点）に関して生成される平均電圧である。このコモンモード電圧は、パルス幅変調（pulse width modulation：ＰＷＭ）及びシャーシへのＥＭＩフィルタ素子（ＬＰＷＭ、ＬＣＭ及びＣＣＭ）を介してコモンモード電流を駆動する。この電流は、スイッチング素子及びＺＣＭとしてモデル化された負荷内の寄生容量を介して、ＤＣバスに戻される。ＭＩＬ−ＳＴＤ−４６１  ＣＥ  １０２の適合／不適合の評価は、電源インピーダンス安定化回路網（line impedance stabilization network：ＬＩＳＮ）を用いたＥＭＩフィルタの容量性素子に亘って行われる。図３１に示すように、ＰＷＭ、ＥＭＩフィルタ、ＬＩＳＮネットワーク及び寄生容量は、コモンモード電圧源及びＣＥ１０２測定の間に分圧回路網を形成する。
【００７２】
２レベル変換装置のスイッチング状態を図３２に示す。表４に示すように、２レベル変換装置内のスイッチング状態がゼロではないコモンモードを生じるので、２レベル能動整流器によって生成されるコモンモード電圧は、非常に高い。
【００７３】
【表４】
0005474772.tif 000006
【００７４】
したがって、ＣＥ１０２測定された電圧を低減する有効な方策は、インピーダンス分割回路網を変更することである。大きいコモンモードインダクタンスを設けることによって、直列インピーダンスを高めれば、この目標は達成できるが、これにより、システムのサイズ及び重さに悪影響がある。他の可能なソリューションは、コモンモード電流がＤＣバスに流れ戻る分路（シャントパス）を形成することであるが、これによって、フィルタインダクタンス内の電流レベルが大きくなり、及びサイズが大きくなる。
【００７５】
７−２．４極３レベル変換装置
例えば、上述したトポロジのような４極３レベル変換装置を用いれば、コモンモード電源電圧を排除することによって、ＣＥ１０２測定電圧を低減させることができる。これは、ゼロコモンモード電圧を生成するように変調することができる標準の３相３レベル変換装置を用いて達成される。
【００７６】
３レベル変換装置の様々なスイッチング状態は、図３に示している。上述したように、図３の７個のゼロコモンモード状態だけが利用され、３レベル変換装置のストラテジから、除かれると、コモンモード電圧は発生しない。達成できるピーク電圧振幅は、図３に示すように、これらの６個のゼロコモンモード電圧状態によって形成される六角形内の内接円に制限される。しかしながら、幾何学的に示すように、ＺＣＭ電圧変調器によって達成されるバス利用率は、ＮＰＣ変調器の完全な潜在的利用率の８６．６％に低下するという犠牲がある。このストラテジの成功は、図３３及び図３４で確認でき、これらは、それぞれ、従来及びゼロコモンモード変調器によるコモンモード電圧の測定スペクトルコンテンツを示している。
【００７７】
残念ながら、コモンモード電圧の低減の達成には、犠牲を伴う。従来の３レベルの変調器は、冗長な状態スイッチングを用いて、中性点電圧を平衡させ、中性点電流を制御する。厳格なゼロコモンモードストラテジを採用した場合、この自由度が失われ、これによって、遙かに高い中性点電流リプル及び中性点電圧の不安定性が生じる。これは、測定されたスペクトルによって観測できる。従来の３相３レベル構造は、３つの極を有する。本発明に基づく方法及びシステムは、３相３レベルデバイスに、第４の極を加え、これを、誘導性インピーダンスを介して、中性点に接続する。これによって、自由度が取り戻される。
【００７８】
図３５は、本発明に基づく例示的なＮＰＣ整流器３５００のトポロジを示している。例示的な整流器３５００は、４個の極Ｕ、Ｖ、Ｗ、Ｘを含み、ここで、Ｘは、中性点電圧を安定させるための追加的な極である。整流器３５００は、３相電圧ＶａｂｃをＤＣ出力電圧Ｖｄｃに変換する。ＤＣバスコンデンサＣ１は、上段において、ＤＣ＋極と中性線間に接続されている。ＤＣバスコンデンサＣ２は、下段において、ＤＣ−極と中性線間に接続されている。
【００７９】
整流器３５００の各極Ｕ、Ｖ、Ｗ、Ｘは、上段にスイッチＱ１とスイッチＱ３の対を備え、下段にスイッチＱ４とスイッチＱ６の対を備える。スイッチは、様々なスイッチタイプ、例えば、ＩＧＢＴ、ＭＯＳＦＥＴ等であってもよい。例示的な具体例では、スイッチは、ＩＧＢＴである。各スイッチＱは、スイッチに並列に接続されたダイオードを備える。例示的な具体例に示すように、極Ｕは、上段に、直列に接続されたスイッチＱｕ１、Ｑｕ３と、下段に、直列に接続されたスイッチＱｕ４、Ｑｕ６とを備える。ダイオードＤｕ１は、スイッチＱｕ１、Ｑｕ３と中性線間に並列に接続されている。ダイオードＤｕ２は、スイッチＱｕ４、Ｑｕ６と中性線間に並列に接続されている。極Ｖに関しては、極Ｖは、上段に、直列に接続されたスイッチＱｖ１、Ｑｖ３と、下段に、直列に接続されたスイッチＱｖ４、Ｑｖ６とを備える。ダイオードＤｖ１は、スイッチＱｖ１、Ｑｖ３と中性線間に並列に接続されている。ダイオードＤｖ２は、スイッチＱｖ４、Ｑｖ６と中性線間に並列に接続されている。極Ｗに関しては、極Ｗは、上段に、直列に接続されたスイッチＱｗ１、Ｑｗ３と、下段に、直列に接続されたスイッチＱｗ４、Ｑｗ６とを備える。ダイオードＤｗ１は、スイッチＱｗ１、Ｑｗ３と中性線間に並列に接続されている。ダイオードＤｗ２は、スイッチＱｗ４、Ｑｗ６と中性線間に並列に接続されている。極Ｘに関しては、極Ｘは、上段に、直列に接続されたスイッチＱｘ１、Ｑｘ３と、下段に、直列に接続されたスイッチＱｘ４、Ｑｘ６とを備える。ダイオードＤｘ１は、スイッチＱｘ１、Ｑｘ３と中性線間に並列に接続されている。ダイオードＤｘ２は、スイッチＱｘ４、Ｑｘ６と中性線間に並列に接続されている。極Ｘは、更に、スイッチＱｘ３、Ｑｘ４と中性線間に並列に接続されているインダクタＬｘを備える。
【００８０】
それぞれ、図３６及び図３７に示すような適切なサイズのフィルタ部品を有する従来の２レベル整流器は、時間領域ライン電流及びＬＩＳＮ電圧波形を生成する。図３８は、ライン電流のスペクトルを示しており、図３９は、ＬＩＳＮ電圧のスペクトルを示している。スペクトルグラフに示す制限線は、それぞれ、ＭＩＬ−ＳＴＤ−１３９９及びＭＩＬ−ＳＴＤ−４６１  ＣＥ１０２に対応しており、これらの仕様が満たされていることがわかる。しかしながら、上述したように、ＥＭＩフィルタインダクタは、非実用的な程に大きい。２レベル能動整流器において、より小さい（前のサイズの１％の）ＥＭＩフィルタを使用した場合、ＭＩＬ−ＳＴＤ−４６１  ＣＥ  １０２仕様が満たされない。これは、図４０に示すＬＩＳＮ電圧スペクトルから観測できる。
【００８１】
上述したゼロコモンモードの実現例を用いる本発明に基づく整流器３５００は、ＭＩＬ−ＳＴＤ−１３９９及びＭＩＬ−ＳＴＤ−４６１  ＣＥ  １０２の仕様を満たす。４極３レベル整流器３５００は、軍用船舶用サービスインタフェースアプリケーションに理想的に適合する。整流器３５００は、コモンモード電圧を生成することなく、又は低いコモンモード電圧で、将来の船舶用サービスＡＣバスに相互接続される３個の３レベル極を有する。したがって、ＥＭＩフィルタをより小さくし、又は使用しないことができ、インタフェース仕様が満たされる。３ラインに接続された極は、正弦波電流を正確に生成し、コモンモード電圧をゼロにし、中性点平衡の追加的な制御機能のための負担はない。中性点平衡機能は、第４の極によって実現され、第４の極は、小さいリアクタンスＬｘを介して、中性点に平衡電流を生成する。
【００８２】
以上のように、第４の極の制御は、３つの従来の３極制御方式とは、根本的に異なる。第４の極は、上下のバスの間で、５０％のデューティサイクルでスイッチングされるのみであり、中性点状態は、遷移の間にのみ選択される。これによって、第４の極のインダクタを介して、上下のバスの間でエネルギが伝達される。第４の極の制御は、更なる制御の実現例を組み込んで、中性点電圧における低周波数高調波分を排除することもできる。
【００８３】
本発明又は本発明の好ましい実施の形態の要素について言及する際、１つの要素について述べている場合であっても、これは、１又は複数の要素を意味するものとする。また、「含む」、「備える」及び「有する」等の表現は、非排他的であり、列挙した要素以外の要素が追加されてもよいことを意味する。
【００８４】
本発明の範囲から逸脱することなく、上述した構造を様々に変形することができ、上述した説明に含まれ、添付の図面に示す全ての事項は、例示的なものであると解釈され、限定的な意味は有さない。
【図１】
0005474772.tif 000007
【図２】
0005474772.tif 000008
【図３】
0005474772.tif 000009
【図４Ａ】
0005474772.tif 000010
【図４Ｂ】
0005474772.tif 000011
【図５】
0005474772.tif 000012
【図６】
0005474772.tif 000013
【図７】
0005474772.tif 000014
【図８】
0005474772.tif 000015
【図９】
0005474772.tif 000016
【図１０】
0005474772.tif 000017
【図１１】
0005474772.tif 000018
【図１２】
0005474772.tif 000019
【図１３】
0005474772.tif 000020
【図１４】
0005474772.tif 000021
【図１５】
0005474772.tif 000022
【図１６】
0005474772.tif 000023
【図１７Ａ】
0005474772.tif 000024
【図１７Ｂ】
0005474772.tif 000025
【図１８】
0005474772.tif 000026
【図１９】
0005474772.tif 000027
【図２０】
0005474772.tif 000028
【図２１】
0005474772.tif 000029
【図２２】
0005474772.tif 000030
【図２３】
0005474772.tif 000031
【図２４】
0005474772.tif 000032
【図２５】
0005474772.tif 000033
【図２６】
0005474772.tif 000034
【図２７】
0005474772.tif 000035
【図２８】
0005474772.tif 000036
【図２９】
0005474772.tif 000037
【図３０】
0005474772.tif 000038
【図３１】
0005474772.tif 000039
【図３２】
0005474772.tif 000040
【図３３】
0005474772.tif 000041
【図３４】
0005474772.tif 000042
【図３５】
0005474772.tif 000043
【図３６】
0005474772.tif 000044
【図３７】
0005474772.tif 000045
【図３８】
0005474772.tif 000046
【図３９】
0005474772.tif 000047
【図４０】
0005474772.tif 000048
【図４１】
0005474772.tif 000049