(57)【特許請求の範囲】
【請求項１】
ソース領域、ドレイン領域及びその間のチャンネル領域を備え、前記ソース領域、前記ドレイン領域及び前記チャンネル領域が一体型で形成されたアンバイポーラ層と、
前記チャンネル領域に形成されたゲート電極と、
前記アンバイポーラ層から前記ゲート電極を離隔させる絶縁層と、を備え、
前記ソース領域から前記ドレイン領域への第１方向と交差する第２方向において、前記ソース領域及びドレイン領域の幅が前記チャンネル領域の幅よりも広く、
前記ゲート電極が前記ソース領域側に形成され、前記電界効果トランジスタがｎ型である
ことを特徴とする電界効果トランジスタ。
【請求項２】
ソース領域、ドレイン領域及びその間のチャンネル領域を備え、前記ソース領域、前記ドレイン領域及び前記チャンネル領域が一体型で形成されたアンバイポーラ層と、
前記チャンネル領域に形成されたゲート電極と、
前記アンバイポーラ層から前記ゲート電極を離隔させる絶縁層と、を備え、
前記ソース領域から前記ドレイン領域への第１方向と交差する第２方向において、前記ソース領域及びドレイン領域の幅が前記チャンネル領域の幅よりも広く、
前記ゲート電極が前記ドレイン領域側に形成され、前記電界効果トランジスタがｐ型である
ことを特徴とする電界効果トランジスタ。
【請求項３】
前記チャンネル領域の幅が、５ｎｍないし１００ｎｍである
ことを特徴とする請求項１または請求項２に記載の電界効果トランジスタ。
【請求項４】
前記アンバイポーラ層が、一つの層で形成された
ことを特徴とする請求項１または請求項２に記載の電界効果トランジスタ。
【請求項５】
前記アンバイポーラ層が、窒化ホウ素、テルル化カドミウム、セレン化ニオブからなるグループから選択されたいずれか一つで形成された
ことを特徴とする請求項１または請求項２に記載の電界効果トランジスタ。
【請求項６】
前記アンバイポーラ層が、１層ないし９層のグラフェンで形成された
ことを特徴とする請求項１または請求項２に記載の電界効果トランジスタ。
【請求項７】
前記ゲート電極が、前記チャンネル層の上方で前記ソース領域側及び前記ドレイン領域側にそれぞれ形成された第１ゲート電極及び第２ゲート電極を備え、前記第１ゲート電極または前記第２ゲート電極に電圧が選択的に印加されるときにｎ型またはｐ型となる
ことを特徴とする請求項１または請求項２に記載の電界効果トランジスタ。
【請求項８】
前記電界効果トランジスタのための基板をさらに備え、
前記絶縁層が、前記基板上に位置し、前記アンバイポーラ層が、前記絶縁層上に位置する
ことを特徴とする請求項１または請求項２に記載の電界効果トランジスタ。
【請求項９】
前記電界効果トランジスタのための基板をさらに備え、
前記ゲート電極が、前記基板と前記絶縁層との間に形成された
ことを特徴とする請求項１または請求項２に記載の電界効果トランジスタ。
【請求項１０】
前記第２方向が、前記第１方向に対して直交する
ことを特徴とする請求項１または請求項２に記載の電界効果トランジスタ。
【請求項１１】
少なくとも一つのｐ型トランジスタと少なくとも一つのｎ型トランジスタとを備える論理回路において、
前記ｐ型トランジスタ及び前記ｎ型トランジスタが、それぞれ請求項１ないし請求項１０のいずれか一項に記載の電界効果トランジスタである
ことを特徴とする論理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ及び論理回路に係り、特にアンバイポーラ特性を有する層上にゲートが設置された位置によってｐ型またはｎ型となる電界効果トランジスタ及び論理回路に関する。
【背景技術】
【０００２】
従来のシリコン基板に形成した電界効果トランジスタ及びＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）論理回路は、シリコンの低い移動度のために素子の動作が遅い。かかるシリコンの代わりにキャリアの移動度の速い物質を使用する技術が研究されてきた。特に、従来の不純物ドーピングに対して電極領域とチャンネル領域とを導電性物質で形成する技術が注目されている。
【０００３】
グラフェンのような物質に、リソグラフィ技術を適用してパターニングすることによって、ソース領域、ドレイン領域及びチャンネル領域を有するモノリシック（一体型）物質層を形成できる。しかし、前記物質層は、アンバイポーラ特性を有するので、電界効果トランジスタ及び論理回路に適用し難い。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、アンバイポーラ特性を有する物質層がユニポーラ特性を有することによって、かかる物質層を電界効果トランジスタ及び論理回路に適用する技術を提供するところにある。
【課題を解決するための手段】
【０００５】
前記目的を達成するために、本発明の一実施形態によるアンバイポーラ物質を利用した電界効果トランジスタは、ソース領域、ドレイン領域及びその間のチャンネル領域を備え、前記ソース領域、ドレイン領域及びチャンネル領域が一体型で形成されたアンバイポーラ層と、前記チャンネル領域に形成されたゲート電極と、前記アンバイポーラ層から前記ゲート電極を離隔させる絶縁層と、を備え、前記ソース領域から前記ドレイン領域への第１方向と交差する第２方向において、前記ソース領域及びドレイン領域の幅が前記チャンネル領域よりも広いことを特徴とする。
【０００６】
本発明によれば、前記ゲート電極が前記ソース領域側に形成され、前記電界効果トランジスタはｎ型でありうる。
【０００７】
本発明によれば、前記ゲート電極が前記ドレイン領域側に形成され、前記電界効果トランジスタはｐ型でありうる。
【０００８】
前記チャンネル領域の幅は、５ｎｍないし１００ｎｍでありうる。
【０００９】
前記アンバイポーラ層は、一つの層で形成され、窒化ホウ素、テルル化カドミウム、セレン化ニオブからなるグループから選択されたいずれか一つで形成される。
【００１０】
また、前記アンバイポーラ層は、ビスマスストロンチウムカルシウム銅酸化物の１／２層で形成される。
【００１１】
また、前記アンバイポーラ層は、１層ないし９層のグラフェンで形成される。
【００１２】
本発明によれば、前記ゲート電極は、前記チャンネル層の上方で前記ソース領域側及び前記ドレイン領域側にそれぞれ形成された第１ゲート電極及び第２ゲート電極を備え、前記第１ゲート電極または前記第２ゲート電極に電圧が選択的に印加されるときにｎ型またはｐ型となりうる。
【００１３】
本発明の一局面によれば、本発明のトランジスタは、前記電界効果トランジスタのための基板をさらに備え、前記絶縁層は、前記基板上に位置し、前記アンバイポーラ層は、前記絶縁層上に位置しうる。
【００１４】
本発明の他の局面によれば、本発明のトランジスタは、前記電界効果トランジスタのための基板をさらに備え、前記ゲート電極は、前記基板と前記絶縁層との間に形成される。
【００１５】
前記目的を達成するために、本発明の他の実施形態による論理回路は、少なくとも一つのｐ型トランジスタと少なくとも一つのｎ型トランジスタとを備える論理回路において、前記ｐ型トランジスタ及び前記ｎ型トランジスタは、それぞれソース領域、ドレイン領域及びその間のチャンネル領域を備え、前記ソース領域、ドレイン領域及びチャンネル領域が一体型で形成されたアンバイポーラ層と、前記チャンネル領域に形成されたゲート電極と、前記アンバイポーラ層から前記ゲート電極を離隔させる絶縁層と、を備え、前記ｐ型トランジスタでは、前記ゲート電極が前記ドレイン領域側に形成され、前記ｎ型トランジスタでは、前記ゲート電極が前記ソース領域側に形成される。
【００１６】
本発明によれば、前記チャンネル領域の幅は、５ｎｍないし１００ｎｍでありうる。
【発明の効果】
【００１７】
本発明によれば、アンバイポーラ特性を有するトランジスタにゲート電極をソース領域またはドレイン領域に偏って形成することによって、前記トランジスタがｎ型またはｐ型のユニポーラ特性を有する電界効果トランジスタになる。かかるトランジスタでは、基板上に単一層からなるアンバイポーラ特性の物質をパターニングすることによって、ソース領域、ドレイン領域及びチャンネル領域を容易に形成できる。
【００１８】
また、前記ｐ型及びｎ型トランジスタを有する論理回路をパターニング工程で形成できる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して、本発明によるアンバイポーラ物質を利用した電界効果トランジスタ及び論理回路についてさらに詳細に説明する。
【００２０】
図１及び図２は、本発明の第１実施形態によるアンバイポーラ物質を利用した電界効果トランジスタ１００の断面図及び平面図である。
【００２１】
図１及び図２に示すように、電界効果トランジスタ１００は、基板１１０上に形成されたアンバイポーラ層１２０と、アンバイポーラ層１２０上に形成されたゲート電極１３０と、を備える。基板１１０は、絶縁性基板で形成される。また、基板１１０は、導電性基板で形成され、基板１１０上に絶縁層１１２がさらに形成される。
【００２２】
アンバイポーラ層１２０は、ソース領域１２１、ドレイン領域１２２及び前記ソース領域１２１とドレイン領域１２２との間に形成されたチャンネル領域１２３を備える。ソース領域１２１、ドレイン領域１２２及びチャンネル領域１２３は、一体型の構造である。アンバイポーラ層１２０は、アンバイポーラ特性を有する物質、例えばグラフェン、窒化ホウ素、テルル化カドミウム、セレン化ニオブで形成された単一層であるか、またはビスマスストロンチウムカルシウム銅酸化物の１／２層で形成される。グラフェンは、１ないし９層で形成されることもある。
【００２３】
前記ソース領域１２１及びドレイン領域１２２は、それらを連結する第１方向に対して直交する第２方向の幅ｗ１が約１００ｎｍないし２００ｎｍであり、チャンネル領域１２３は、第２方向の幅ｗ２が約５ｎｍないし１００ｎｍでありうる。アンバイポーラ層１２０は、その幅が狭いほどバンドギャップが大きい。前記チャンネル領域１２３の第１方向の幅は１μｍであって、第２方向の幅ｗ２より広い。特に、チャンネル領域１２３の第１方向の幅は、電荷の移動が弾道的特性を有する範囲内で形成される。
【００２４】
１３２は絶縁層であり、絶縁層１３２及びゲート電極１３０は、半導体業界で周知の物質で形成される。前記ゲート電極１３０は、チャンネル領域１２３の上方でソース領域１２１側に形成されており、第１実施形態のトランジスタ１００は、ｎ型特性を有するが、その詳細について以下に説明する。
【００２５】
図３Ａないし図３Ｄは、本発明の第１実施形態によるアンバイポーラ電界効果トランジスタ１００の作用を示すバンドギャップダイヤグラムの概略図であり、アンバイポーラ層１２０としてはグラフェンを使用した。図１及び図２の構成要素と実質的に同じ構成要素には同じ参照符号を使用し、その詳細な説明は省略する。
【００２６】
図３Ａに示すように、ソース領域１２１、ドレイン領域１２２及びゲート電極１３０にそれぞれグラウンド電圧を連結すれば、アンバイポーラ層１２０は、幅の広いソース領域１２１及びドレイン領域１２２ではバンドギャップが非常に低く、幅の狭いチャンネル領域１２３ではバンドギャップが大きい。前記バンドギャップは、該領域の幅及びアンバイポーラ物質によって変わりうる。
【００２７】
ソース領域１２１とチャンネル領域１２３との間でのポテンシャル障壁、及びドレイン領域１２２とチャンネル領域１２３との間でのポテンシャル障壁は、それぞれ約０．１ないし０．５ｅＶとなりうる。ゲート電極１３０は、ソース領域１２１の近くに位置する。アンバイポーラ層１２０は、チャンネル領域１２３でのポテンシャルの変化がほとんどない弾道的特性を表す。
【００２８】
図３Ｂに示すように、ソース領域１２１に所定の負電圧を印加すれば、ソース領域１２１のポテンシャルが上昇し、したがって、ソース領域１２１とチャンネル領域１２３との間のポテンシャル障壁は低くなる。
【００２９】
図３Ｃに示すように、ゲート電極１３０に正電圧を印加すれば、チャンネル領域１２３にバンドベンディングが形成されて、ソース領域１２１の電子はチャンネルに容易に移動する。すなわち、トランジスタがオンにされる。
【００３０】
図３Ｄに示すように、ゲート電極１３０に負電圧を印加すれば、チャンネル領域１２３にバンドベンディングが形成されて、ソース領域１２１とチャンネル領域１２３との間の障壁がさらに高くなって、ソース領域１２１から電子がチャンネル領域１２３に移動できない。図３Ｃ及び図３Ｄにおいて、ドレイン領域１２２とチャンネル領域１２３との間の障壁高さに変化がなく、したがって、ドレイン領域１２２からチャンネル領域１２３への正孔の移動は抑制される。したがって、図１及び図２のトランジスタは、ｎ型で動作する。
【００３１】
図４及び図５は、本発明の第２実施形態によるアンバイポーラ物質を利用した電界効果トランジスタ２００の断面図及び平面図である。
【００３２】
図４及び図５に示すように、電界効果トランジスタ２００は、基板２１０上に形成されたゲート電極２３０と、ゲート電極２３０上に形成されたアンバイポーラ層２２０と、を備える。基板２１０は、絶縁性基板で形成され得る。また、基板２１０は、導電性基板で形成されてもよく、基板２１０とゲート電極２３０との間に絶縁層（図示せず）がさらに形成される。
【００３３】
アンバイポーラ層２２０は、ソース領域２２１、ドレイン領域２２２及び前記ソース領域２２１とドレイン領域２２２との間に形成されたチャンネル領域２２３を備える。ソース領域２２１、ドレイン領域２２２及びチャンネル領域２２３は、一体型の構造である。アンバイポーラ層２２０は、アンバイポーラ特性を有する物質、例えばグラフェン、窒化ホウ素、テルル化カドミウム、セレン化ニオブで形成された単一層であるか、またはビスマスストロンチウムカルシウム銅酸化物の１／２層で形成される。
【００３４】
前記ソース領域２２１及びドレイン領域２２２は、それらを連結する第１方向に対して直交する第２方向の幅ｗ１が約１００ｎｍないし２００ｎｍであり、チャンネル領域２２３は、第２方向の幅ｗ２が約５ｎｍないし２０ｎｍでありうる。アンバイポーラ層２２０は、その幅が狭いほどバンドギャップが大きい。前記チャンネル領域２２３の第１方向の幅は１μｍであって、第２方向の幅ｗ２より広い。特に、チャンネル領域２２３の第１方向の幅は、電荷の移動が弾道的特性を有する範囲内で形成される。
【００３５】
２３２は絶縁層であり、絶縁層２３２及びゲート電極２３０は、半導体業界で周知の物質で形成される。前記ゲート電極２３０は、チャンネル領域２２３の下方でドレイン領域２２２側に形成されている。
【００３６】
前記トランジスタ２００は、ゲート電極２３０に負電圧を印加する時、ドレイン領域２２２及びチャンネル領域２２３の障壁が低くなってキャリアである正孔が移動し、正電圧を印加する時、ドレイン領域２２２及びチャンネル領域２２３の障壁が高くなってドレイン領域２２２及びチャンネル領域２２３での電荷の移動が止まる。したがって、第２実施形態によるトランジスタ２００は、ｐ型で動作する。
【００３７】
図６及び図７は、本発明の第３実施形態によるアンバイポーラ物質を利用した電界効果トランジスタ３００の断面図及び平面図であり、前記実施形態での構成要素と実質的に同じ構成要素には同じ名称を使用し、その詳細な説明を省略する。
【００３８】
図６及び図７に示すように、電界効果トランジスタ３００は、基板３１０上に形成されたアンバイポーラ層３２０と、アンバイポーラ層３２０上に形成された第１ゲート電極３３１及び第２ゲート電極３３２と、を備える。基板３１０は、絶縁性基板で形成され得る。また、基板３１０は、導電性基板で形成されてもよく、基板３１０上に絶縁層３１２がさらに形成される。
【００３９】
アンバイポーラ層３２０は、ソース領域３２１、ドレイン領域３２２及び前記ソース領域３２１とドレイン領域３２２との間に形成されたチャンネル領域３２３を備える。ソース領域３２１、ドレイン領域３２２及びチャンネル領域３２３は、一体型の構造である。アンバイポーラ層３２０は、アンバイポーラ特性を有する物質で形成される。
【００４０】
前記ソース領域３２１及びドレイン領域３２２は、それらを連結する第１方向に対して直交する第２方向の幅ｗ１が約１００ｎｍないし２００ｎｍであり、チャンネル領域３２３は、第２方向の幅ｗ２が約５ｎｍないし２０ｎｍでありうる。アンバイポーラ層３２０は、その幅が狭いほどバンドギャップが大きい。
【００４１】
３３３及び３３４は、絶縁層である。
【００４２】
前記第１ゲート電極３３１は、チャンネル領域３２３の上方でソース領域３２１側に形成されており、前記第２ゲート電極３３２は、チャンネル領域３２３の上方でドレイン領域３２２側に形成されている。前記第１ゲート電極３３１に電圧が印加されれば、第３実施形態によるトランジスタ３００は、第１実施形態によるトランジスタ１００のようにｎ型で作用し、前記第２ゲート電極３３２に電圧が印加されれば、第３実施形態によるトランジスタ３００は、第２実施形態によるトランジスタ２００のようにｐ型で作用する。
【００４３】
本発明によるトランジスタの構造では、基板上にアンバイポーラ物質をパターニングした後、ゲート電極のパターニング位置に容易に論理ゲートを形成できる。
【００４４】
図８Ａは、本発明の第４実施形態によるＮＯＴ論理ゲート４００を示す平面図であり、図８Ｂは、図８Ａの等価回路図である。図８Ａには、絶縁層が便宜上示されていない。
【００４５】
図８Ａに示すように、絶縁性基板４１０上にソース領域４２１、共通領域４２２、ドレイン領域４２３、それらの間の第１チャンネル領域４２４及び第２チャンネル領域４２５が一体型で形成されている。第１チャンネル領域４２４及び第２チャンネル領域４２５には、第１ゲート電極４３１及び第２ゲート電極４３２がそれぞれ共通領域４２２に近接して形成されている。したがって、第１チャンネル領域４２４に形成された第１トランジスタは、ｐ型トランジスタ（図８Ｂのｐ−Ｔｒ）となり、第２チャンネル領域４２５に形成された第２トランジスタは、ｎ型トランジスタ（図８Ｂのｎ−Ｔｒ）となる。図８Ａのゲート構造は、図８ＢのＮＯＴ論理ゲートに等しい。
【００４６】
図９Ａは、本発明の第５実施形態によるＮＡＮＤ論理ゲート５００を示す平面図であり、図９Ｂは、図９Ａの等価回路図である。図９Ａには、絶縁層が便宜上示されていない。
【００４７】
図９Ａに示すように、絶縁性基板５１０上に共通ソース領域５２１、第１共通領域５２２、第２共通領域５２３、ドレイン領域５２４及びそれらの間の第１ないし第４チャンネル領域５２５ないし５２８が形成されている。第１チャンネル領域５２５及び第２チャンネル領域５２６には、第１ゲート電極５３１及び第２ゲート電極５３２がそれぞれ第１共通領域５２２に近接して形成されている。第３チャンネル領域５２７及び第４チャンネル領域５２８には、それぞれ第１共通領域５２２に近接した第３ゲート電極５３３及び第２共通領域５２３に近接した第４ゲート電極５３４が形成されている。したがって、第１チャンネル領域５２５及び第２チャンネル領域５２６に形成された第１トランジスタ及び第２トランジスタは、ｐ型トランジスタ（図９Ｂのｐ１−Ｔｒ及びｐ２−Ｔｒ）となる。
【００４８】
第３チャンネル領域５２７及び第４チャンネル領域５２８に形成された第３トランジスタ及び第４トランジスタは、ｎ型トランジスタ（図９Ｂのｎ１−Ｔｒ及びｎ２−Ｔｒ）となる。図９Ａのゲート構造は、図９ＢのＮＡＮＤ論理ゲートに等しい。
【００４９】
図１０Ａは、本発明の第６実施形態によるＮＯＲ論理ゲート６００を示す平面図であり、図１０Ｂは、図１０Ａの等価回路図である。
【００５０】
図１０Ａに示すように、絶縁性基板６１０上にソース領域６２１、第１共通領域６２２、第２共通領域６２３、共通ドレイン領域６２４及びそれらの間の第１ないし第４チャンネル領域６２５ないし６２８が形成されている。第１チャンネル領域６２５及び第２チャンネル領域６２６には、第１ゲート電極６３１及び第２ゲート電極６３２がそれぞれ第１共通領域６２２及び第２共通領域６２３に近接して形成されている。第３チャンネル領域６２７及び第４チャンネル領域６２８には、それぞれ第２共通領域６２３に近接した第３ゲート電極６３３及び第４ゲート電極６３４が形成されている。したがって、第１チャンネル領域６２５及び第２チャンネル領域６２６に形成された第１トランジスタ及び第２トランジスタは、ｐ型トランジスタ（図１０Ｂのｐ１−Ｔｒ及びｐ２−Ｔｒ）となる。
【００５１】
第３チャンネル領域６２７及び第４チャンネル領域６２８に形成された第３トランジスタ及び第４トランジスタは、それぞれ共通ドレイン領域６２４の反対側の第２共通領域６２３に近く形成されてｎ型トランジスタ（図１０Ｂのｎ１−Ｔｒ及びｎ２−Ｔｒ）となる。図１０Ａのゲート構造は、図１０ＢのＮＯＲ論理ゲートに等しい。
【００５２】
前述した説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するというよりもむしろ、望ましい実施形態の例示として解釈されるものである。したがって、本発明の範囲は、説明された実施形態により決まるものではなく、特許請求の範囲に記載の技術的思想により決められるものである。
【産業上の利用可能性】
【００５３】
本発明は、論理回路関連の技術分野に適用可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１実施形態によるアンバイポーラ物質を利用した電界効果トランジスタの断面図である。
【図２】本発明の第１実施形態によるアンバイポーラ物質を利用した電界効果トランジスタの平面図である。
【図３Ａ】本発明の第１実施形態によるアンバイポーラ電界効果トランジスタの作用を表すバンドギャップダイヤグラムの概略図である。
【図３Ｂ】本発明の第１実施形態によるアンバイポーラ電界効果トランジスタの作用を表すバンドギャップダイヤグラムの概略図である。
【図３Ｃ】本発明の第１実施形態によるアンバイポーラ電界効果トランジスタの作用を表すバンドギャップダイヤグラムの概略図である。
【図３Ｄ】本発明の第１実施形態によるアンバイポーラ電界効果トランジスタの作用を表すバンドギャップダイヤグラムの概略図である。
【図４】本発明の第２実施形態によるアンバイポーラ物質を利用した電界効果トランジスタの断面図である。
【図５】本発明の第２実施形態によるアンバイポーラ物質を利用した電界効果トランジスタの平面図である。
【図６】本発明の第３実施形態によるアンバイポーラ物質を利用した電界効果トランジスタの断面図である。
【図７】本発明の第３実施形態によるアンバイポーラ物質を利用した電界効果トランジスタの平面図である。
【図８Ａ】本発明の第４実施形態によるＮＯＴ論理ゲートを示す平面図である。
【図８Ｂ】図８Ａの等価回路図である。
【図９Ａ】本発明の第５実施形態によるＮＡＮＤ論理ゲートを示す平面図である。
【図９Ｂ】図９Ａの等価回路図である。
【図１０Ａ】本発明の第６実施形態によるＮＯＲ論理ゲートを示す平面図である。
【図１０Ｂ】図１０Ａの等価回路図である。
【符号の説明】
【００５５】
１００  電界効果トランジスタ
１１０  基板
１１２  絶縁層
１２０  アンバイポーラ層
１２１  ソース領域
１２２  ドレイン領域
１２３  チャンネル領域
１３０  ゲート電極
１３２  絶縁層
【図１】
0005456987.tif 000002
【図２】
0005456987.tif 000003
【図３Ａ】
0005456987.tif 000004
【図３Ｂ】
0005456987.tif 000005
【図３Ｃ】
0005456987.tif 000006
【図３Ｄ】
0005456987.tif 000007
【図４】
0005456987.tif 000008
【図５】
0005456987.tif 000009
【図６】
0005456987.tif 000010
【図７】
0005456987.tif 000011
【図８Ａ】
0005456987.tif 000012
【図８Ｂ】
0005456987.tif 000013
【図９Ａ】
0005456987.tif 000014
【図９Ｂ】
0005456987.tif 000015
【図１０Ａ】
0005456987.tif 000016
【図１０Ｂ】
0005456987.tif 000017