(57)【特許請求の範囲】
【請求項１】
第一のインタフェースを介して受信されたデータパケットを第二のインタフェースを介して出力するために処理する方法であって、
前記第二のインタフェースを介したデータの出力は、時分割多元接続（TDMA）方式に従って、予約されたタイムスロットをもつ伝送フレームで行われ、特定の数の受信されたデータパケットは、前記データの出力のために前記予約されたタイムスロットを満たし、
当該方法は、
前記予約されたタイムスロット内で送信されるべきデータパケットのそれぞれを受信した直後に、受信されたそれぞれのデータパケットの再フォーマット化を行うステップを含み、
前記伝送フレームにおける予約されたタイムスロットへのデータの挿入が失われた場合、前記伝送フレームの残りの予約されたタイムスロットは、既に利用可能な再フォーマット化されたデータで満たされる、
ことを特徴とする方法。
【請求項２】
前記予約されたタイムスロットの代わりに、前記受信されたデータパケットの内部処理のために、前記伝送フレームにおいて所与の時間だけ進められたタイムスロットが使用される、
請求項１記載の方法。
【請求項３】
前記タイムスロットは、前記伝送フレームの開始でプロトコルデータの送信のために確保される時間よりも少ない、前記伝送フレームにおける１データパケットを受信するために必要とされる時間だけ進められる、
請求項２記載の方法。
【請求項４】
前記受信されたデータを再フォーマット化するステップは、前記受信されたデータを再セグメント化する、
請求項１記載の方法。
【請求項５】
前記第一のインタフェースは、ＩＥＥＥ１３９４インタフェースに対応し、
前記第二のインタフェースは、データの無線伝送のためのＨＩＰＥＲＬＡＮインタフェースに対応する、
請求項１記載の方法。
【請求項６】
データパケットを受信する第一のインタフェースと、前記データパケットを出力する第二のインタフェースとを有する、データパケットを処理する装置であって、
前記第二のインタフェースは、時分割多元接続（TDMA）方式に従って、予約されたタイムスロットをもつ伝送フレームでデータを出力し、特定の数の受信されたデータパケットは、前記データの出力のために前記予約されたタイムスロットを満たし、
当該装置は、前記予約されたタイムスロット内で送信されるべきデータパケットのそれぞれを受信した直後に、受信されたそれぞれのデータパケットの再フォーマット化を行う再フォーマット化手段を備え、
当該装置は、前記伝送フレームにおける予約されたタイムスロットへのデータの挿入が失われた場合、前記伝送フレームの残りの予約されたタイムスロットを、既に利用可能な前記再フォーマット化されたデータで満たす充填手段を備える、
ことを特徴とする装置。
【請求項７】
内部の、セクション毎のデータの再フォーマット化のため、所与の時間量だけ出力のタイムスロットを進めるタイムスロット調節手段を更に備える、
請求項６記載の装置。
【請求項８】
前記再フォーマット化手段は、前記受信されたデータを再セグメント化する、
請求項６記載の装置。
【請求項９】
前記第一のインタフェースは、ＩＥＥＥ１３９４インタフェースに対応し、
該第二のインタフェースは、データの無線伝送のためのＨＩＰＥＲＬＡＮインタフェースに対応する、
請求項６記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルデータ通信の技術分野に関し、より詳細には、第一のインタフェースを介してパケットで受信されたデータが第二のインタフェースに従うフォーマットに変換され、当該第二のインタフェースを介して出力される方法に関する。
【背景技術】
【０００２】
たとえば、典型的な家庭用娯楽装置のような家庭における装置は、特に、パーソナルコンピュータから構成されており、今日、家庭用娯楽装置、又はたとえば「ホワイトグッズ」機器である他の家電装置と考えることができ、益々ネットワーク化されてきている。このネットワーク化は、配線、すなわち、たとえばＩＥＥＥ１３９４規格に準拠したバスシステムによるような装置間の適切なケーブルコネクションにより装置がネットワークされるシステムのみならず、装置が無線でネットワーク化されるシステムをも包含している。この点で特に言及されるのは、いわゆるＨＩＰＥＲＬＡＮ／２システムであり、ＩＥＥＥ８０２．１１ｘ規格に準拠したシステムと並んで確立されている。ＨＩＰＥＲＬＡＮ／２システムは、家庭における装置のネットワーク化を可能にする。ＨＩＰＥＲＬＡＮ／２は、ＴＤＭＡ（Time  Division  Multiple  Access）方式に従って順次分割される５ＧＨｚレンジにおいておよそ２０ＭＨｚのワイドチャネルを多数提供する。変調方式は、マルチパス受信の間に干渉の可能性が最も低く生じるように、ＯＦＤＭ（Orthogonal  Frequency  Division  Multiplex）方式に対応している。最大のデータレートは、５４メガビット／秒のレンジにある。結果的に、ビデオデータストリーム及びオーディオデータストリームは、ＨＩＰＥＲＬＡＮチャネルで転送される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＨＩＰＥＲＬＡＮシステムは、ETSI/BRAN規格で既に規定されている。システムの概要は、文献ETSI  TR  101  683  V1.1.1  (2000/02)  Broadband  Radio  Access  Network  (BRAN);  HIPERLAN  Type2;  System  Overviewに見られる場合がある。発明のキーコンポーネントは、文献ETSI  TS  101  493-1  V1.1.1  (2000/04);  Broadband  Radio  Access  Networks  (BRAN);  HIPERLAN  Type2;  Packet  Based  Convergence  Layer;  Part1  and  Part2に記載されている。特に、物理レイヤ及びデータリンク制御レイヤ（ＤＬＣ）のようなシステムの更なるコンポーネントは、他の文献に公表されている。これらは、European  Telecommunication  Standards  Institute  in  F-06921  Sophia-Antipolis  Cedex,  Franceから取得される場合がある。
【０００４】
家庭におけるネットワーク装置について、両方のネットワークシステムの組み合わせ、すなわち第一に有線及び第二に無線を使用する１つのシナリオは、都合がよいことが分かっている。２つの異なるシステム間のデータはシステム間でやり取りされることになる場合、この目的のためにブリッジ回路が結果的に必要とされ、一方では、かかる回路が有線システムに接続され、他方では、無線伝送システムへのインタフェースを有している。したがって、かかるブリッジ回路には、２つのインタフェースが設けられており、第一のインタフェースは有線伝送システム用であり、第二のインタフェースは無線伝送システム用である。
【０００５】
本発明は、かかるブリッジ回路に関するものである。特に、本発明は、ＩＥＥＥ１３９４バスシステムが有線システムとして使用されるとき、及び上記のＨＩＰＥＲＬＡＮ／２システムが無線伝送システムとして使用されるときに生じる問題を解決する。このアプリケーションのために個別の仕様がつくられる。これは、ETSI  TS  101  493-3  V1.1.1  (2000/09);  Broadband  Radio  Access  Networks  (BRAN);  HIPERLAN  Type2;  Packet  Based  Convergence  Layer;  Part3;  IEEE  1394  Specific  Convergence  Sublayer  (SSCS)と呼ばれている。上述された文献のAnnex  C.3には、ＩＥＥＥ１３９４バスシステムからＨＩＰＥＲＬＡＮ／２システムへの同期データ伝送による最大の伝送遅延は６．１ミリ秒である。したがって、このうちの２．１ミリ秒は、最悪のケースでは、ＭＡＣ（Media  Access  Control）伝送フレームのデータが収集される前に、１７のＩＥＥＥ１３９４バスパケットが到達するのをはじめに待つことが必要であるという事実から生じている。更なる２ミリ秒の時間遅延は、ステーションのために予約されているタイムスロットは、受信されたデータが送信のためにＤＬＣレイヤにより利用可能にされる必要があるときにまさに利用可能であるという事実から生じる。極端なケースでは、次のＭＡＣ伝送フレームについて待つことが必要である。２ミリ秒の遅延時間もまた、データが利用可能であるときに伝送フレームが新たに分割され、その後、ステーションに割り当てられたタイムスロットがＭＡＣ伝送フレームの別のポイントに位置される場合に生じる。
【０００６】
この時間遅延をブリッジするため、したがって、対応して大容量のバッファメモリをブリッジ回路に実現することが必要である。８ミリ秒という遅延時間であってもなおバッファリングすることができるように、バッファメモリを大容量にすることがさらに薦められる。
【課題を解決するための手段】
【０００７】
本発明の目的は、データの到達とデータの送信との間の最大の遅延時間を低減することにある。  
この問題は、第二のインタフェースを介してのデータの送信のために必要な再フォーマット化がセクション毎に実行されるものであって、規格で提案されているようにＨＩＰＥＲＬＡＮ伝送フレームのタイムスロットパターンで到達する最後のデータが受信された後に実行されるのではない。送信されるべき最後のデータが到達したとき、このデータの処理の大部分が既に終了されており、その後、より小さなデータのセクションを処理することのみが必要である。このことは、多くの処理時間をもはや必要とせず、最大の可能な遅延時間が４．１ミリ秒に低減される。バッファリングされるべき最大の遅延時間が低減されるので、この手段は、非常に小さなバッファメモリが実現される必要がある点で有利である。
【０００８】
他の有利な手段及び本発明に係る方法の更なる発展は、従属の請求項に記載されている。１つの特に有利な手段は、伝送フレームにおいて予約されたタイムスロットが失われている場合、かかる伝送フレームのなお利用可能な残りの予約されたタイムスロットを既に利用可能な再フォーマットされたデータで補充することである。したがって、未だ失われていない伝送フレームのタイムスロットは、次の伝送フレームで再び送信される必要がない既に処理されたペイロードデータで埋められるよりはむしろ、いわゆる「ダミーデータ」がそれらに挿入される点で、無駄に無視することが単に許可されない。
【０００９】
別の有利な手段は、タイムスロットパターンを使用することからなり、このタイムスロットパターンは、受信されたデータパケットの内部処理のために伝送フレームのタイムスロットパターンに代わる所与の量だけ進められる。この手段のために、第一のインタフェースを介して更なるデータパケットを受信する結果として、２つの異なるインタフェースのためのクロック信号における僅かな変動のために生じる、次の伝送フレームにおける第一の予約されたタイムスロットがデータの伝送の間に失われるような長い更なる遅延時間を回避することが可能である。予約されているタイムスロットが伝送フレームの後ろの部分に位置される場合、かかるタイムスロットが失われるという危険はない。予約されているタイムスロットがフレームの前の部分に位置される時に、すなわち予約されているタイムスロットが最初に許可された予約可能なタイムスロットであるときはいつも主に問題が生じる。内部処理時間を進めることで、進めた時間もバッファリングされるように、僅かに再びバッファメモリのサイズを増加することが必要である。
【００１０】
本方法を実行するための装置について有利な手段は、請求項７乃至１１において記載されている。
【００１１】
本発明の例示的な実施の形態は、以下の説明において更に詳細に説明されており、添付図面に説明される。
【図面の簡単な説明】
【００１２】
【図１】セットトップボックス及びテレビジョンセットをもつ、本発明の適用を示す図である。
【図２】有線及び無線伝送システムを接続するためのブリッジ回路に関する概要的なブロック図である。
【図３】ブリッジ回路におけるデジタルＩＣのブロック図である。
【図４】ブリッジ回路のレイヤモデルを示す図である。
【図５】ＩＥＥＥ１３９４データパケットのフォーマットをＨＩＰＥＲＬＡＮ／２データパケットのフォーマットにデータを再フォーマットするための個々の処理ステップを表す図である。
【図６】受信されたデータを再セグメント化する処理ステップを更に詳細に表す図である。
【図７】通常のケースである規格で提案されているデータ処理を表す図である。
【図８】１７番目のデータパケットの受信が伝送フレームの間に既に開始されている特別なケースにおけるデータ処理を表す図である。
【図９】本発明に係る受信されたデータパケットのセクション毎の処理を表す図である。
【図１０】ＨＩＰＥＲＬＡＮ／２  ＭＡＣ伝送フレームのフォーマットを表す図である。
【発明を実施するための形態】
【００１３】
図１は、ある部屋に位置されるデジタルテレビジョンのセットトップボックスから別の部屋にあるテレビジョンへのデータ伝送に関する適用を示す図である。デジタルテレビジョン信号は、衛星受信アンテナ２０を介してセットトップボックス２１に供給される。かかるセットトップボックスは、受信されたデータストリームを部屋に位置される送信ユニット２２に送出し、この送信ユニットは、ワイヤレスボックス（ＷＢ）と呼ばれることがある、ワイヤレス送信システムへのブリッジを表している。送信ユニット２２は、送信アンテナに接続されており、この送信アンテナを介して、送信ユニットは、（ビデオ及びオーディオデータを含むことができる）データストリームを電磁波により無線で放出する。無線信号は、いわゆる受信ステーション２３により、たとえば別の部屋に位置される第二のワイヤレスボックスにより受信される。受信ステーションには、この目的のために受信アンテナが設けられている。受信ユニット２３は、テレビジョンセット２４への有線のコネクションを有しており、このテレビジョンセットには、受信されたビデオ及び／又はオーディオ信号をデコードして、それぞれ表示又はラウドスピーカを通して出力するためにそれらを送出するデジタルテレビジョン信号のためのデコードユニットが内部に設けられている。
【００１４】
例示されるアプリケーションでは、データの無線伝送は、いわゆるＨＩＰＥＲＬＡＮ／２伝送システムに準拠して行われることが想定されている。送信及び受信ユニットは、かかる伝送システムに準拠して設定されている。ＨＩＰＥＲＬＡＮ／２伝送システムは、５ＧＨｚのレンジで５４メガビット／秒までのレートでデータを伝送するように設計されている。導入節で説明されたように、ＨＩＰＥＲＬＡＮ／２伝送システムは、標準化され、規格の関連される記載のセクションに詳細に説明されている。本発明の開示は、したがって、規格に対して引用が明示的に行われる。以下のセクションを読むことが特に推薦される。
【００１５】
・ETSI  TR  101  683  V1.1.1  (2000/02)  Broadband  Radio  Access  Network  (BRAN);  HIPERLAN/2  System  Overview,  
・ETSI  TS  101  493-1  V1.1.1  (2000/04)  Broadband  Radio  Access  Networks  (BRAN);  HIPERLAN/2;  Packet  Based  Convergence  Layer;  Part1:  Common  Part及び
・ETSI  TS  101  493-3  V1.1.1  (2000/09)  Broadband  Radio  Access  Networks  (BRAN);  HIPERLAN/2;  Packet  Based  Convergence  Layer;  Part3:  IEEE1394  Service  Specific  Convergence  Sublayer  (SSCS).
図２は、送信ユニット２２の概要的なブロック図を示している。このブロック図は、一方で、デジタルＩＣ２５を示しており、他方で、アナログＩＣ２６を示している。デジタルＩＣ２５は、無線通信のためにデータを前処理するためのコンポーネントを含んでいる。かかるＩＣは、以下に更に詳細に説明される。アナログＩＣは、エアインタフェースに関連するフロントエンドＩＣを表している。この部分に位置されるのは、送信増幅器、及び送信アンテナに送出されるＨＦ信号を発生する手段である。
【００１６】
図３は、デジタルＩＣ２５の概要的なブロック図である。参照符号３０は、ＩＥＥＥ１３９４インタフェースの一部を示している。この部分は、ＩＥＥＥ１３９４バスシステムのデータリンク制御レイヤに対応している。ＩＥＥＥ１３９４データリンク制御レイヤを実現するために幾つかの異なるＩＣを商業的に入手することができ、このＩＣは、ＩＣコアとしても販売されており、大型のデジタル回路に集積することもできる。デジタルＩＣ２５には、３つのコンポーネントが更に設けられており、この３つのコンポーネントは、ＨＩＰＥＲＬＡＮ／２規格に従う、いわゆるパケットベース・コンバージェンス・レイヤを互いに形成している。これらのコンポーネントは、ＳＳＣＳ３１（サービス・スペシフィック・コンバージェンス・サブレイヤ）、ＣＰＣＳ３２（コモンパート・コンバージェンス・サブレイヤ）及びＳＡＲ３３（セグメンテーション・アンド・リアセンブリ）である。全ての３つのコンポーネントは、以下に更に詳細に説明される。かかる３つのコンポーネントは、内部データバス３５を介して更なるユニットに全て接続されている。これらは、一方で、メモリユニット３４（ＲＡＭ）、マイクロプロセッサユニット（μＰ）３８、及びＤＬＣブロック３６を含んでおり、ＤＬＣブロック３６は、ＨＩＰＥＲＬＡＮ／２インタフェースの規格で提供されるデータリンク制御レイヤを実現するために設けられる。最後に、ＤＬＣブロック３６のダウンストリームに接続されているのは、ビット伝送レイヤ、すなわちＨＩＰＥＲＬＡＮ／２伝送システムの物理レイヤを実現するためのブロック（ＰＨＹ  ＨＬ２）３７である。たとえば、誤り訂正コードを計算するためのユニットのような更なるユニットは、デジタルＩＣ２５に集積される場合もあるが、以下には詳細に説明されない。内部データバス３５として、たとえば、ＡＭＢＡバスを使用することも可能である。
【００１７】
デジタルＩＣ２５のためのブロック分割は、ＨＩＰＥＲＬＡＮ／２規格で提供され、図４において示される、いわゆるコンバージェンスレイヤをもつレイヤモデルの表現である。参照符号３７は、ＨＩＰＥＲＬＡＮ／２システムの物理レイヤを示している。これに対応して、参照符号３６は、データリンク制御レイヤ（ＤＬＣ）を示している。上述されたレイヤＰＢＣＬ（Packet-based  convergence  layer）は、参照符号３９により示されている。ＨＩＰＥＲＬＡＮ／２システムは、たとえば、ＡＴＭ規格に従う伝送である、セルと呼ばれるいわゆる小さなユニットでのデータの伝送についてオープンである。このケースでは、いわゆるセルベースのコンバージェンスレイヤ４０が実現される場合がある。参照符号４１は、上位レイヤを示している。
【００１８】
図５は、再びかかるレイヤモデルの一部を示しているが、ＰＢＣＬの３つの異なるサブレイヤへの分割が更に表されており、それぞれのレイヤで行われる処理ステップが例示されている。図３に従ってＩＥＥＥ１３９４インタフェース３０を介して受信されたデータは、ＲＡＭ３４に収集される。データパケットがＲＡＭ３４において到達した後、かかるデータは、ＳＳＣＳブロック３１ではじめに処理される。このブロックでは、サービスデータユニット（ＳＤＵ）として組み立てられた受信されたＩＥＥＥ１３９４データパケットは、いわゆるプロトコルデータユニット（ＰＤＵ）に変換される。この変換は、組み立てられたデータブロックのサイズを変えない（図５参照）。しかし、所定のパラメータの更新又は再計算が実行される。かかるパラメータは、たとえば、ＩＥＥＥ１３９４クロック信号とＨＩＰＥＲＬＡＮ／２システムの関連するクロック信号との間の同期のための時間情報である。この点に関して、規格における説明に対して詳細に引用が行われ、引用文献ETSI  TS  101  493-3  V1.1.1  (200/09)を参照されたい。
【００１９】
このように変換されたデータは、ＣＰＣＳブロック３２で続いて処理される。図５に示されるように、到達したデータは、ここでＣＰＣＳ−ＳＤＵで示されており、このサブレイヤで編成される。これは、データユニットの終わりにいわゆる「パディングデータ」を付け加え、及び規格では「トレイラー」と呼ばれる終了の情報アイテムを最後に付け加えることで行われる。これは、図５においても見ることができる。結果的に得られるデータユニットＣＰＣＳ−ＰＤＵが４８バイトの整数倍の長さを有するまで同じパディングビットが付け加えられる。終了の情報（トレイラー）では、プロトコルデータユニットにどの位多くのペイロードデータが含まれているかが入力される。結果的に得られるデータユニットは、ＳＡＲブロック３３において続いて処理される。ＨＩＰＥＲＬＡＮ／２規格によれば、かかるサブレイヤを入力したとき、データユニットは、ＳＡＲ−ＳＤＵデータユニットと呼ばれる（図５参照）。データユニットは、このレイヤにおいてセグメント化される。ＳＡＲレイヤは、可変長を有し、４８バイトのデータブロックの整数倍でなければならない制約をもつＳＡＲ−ＳＤＵを処理するために設計される。セグメント化の結果として、データユニットＳＡＲ−ＳＤＵは、４８バイトのセグメントに分割される。１２バイトの制御情報アイテムは、データセグメントの開始で設定される。ＳＡＲ終了ビットとは別に、かかる追加された制御情報は、将来の適用のために予約されるか、さもなければ制御機能をもたない。
【００２０】
図６は、セグメント化処理を詳細に示している。ペイロードデータを含む最後のセグメントを除く全ての位置で、ＳＡＲ終了ビットがゼロに設定されていることがわかる。このように、ＳＡＲ終了ビットは、処理されたデータユニットにおいてどのセグメントが最後のデータセグメントであるかを示している。
【００２１】
図５の下部は、ＤＬＣレイヤ３６における処理ステップを更に例示している。データセグメントは、ＤＬＣレイヤに個々に供給される。ＤＬＣレイヤにおける開始からＤＬＣ−ＳＤＵが示されるデータセグメントの処理は、複雑であって、本実施の形態では詳細に説明されない。図５で示されるように、それぞれのデータセグメントの開始及び終了のそれぞれでヘッダ及びトレイラー情報が追加される。トレイラー情報は、たとえば、このレイヤにおいて再計算される誤り訂正コード（ＦＥＣ）から構成される場合がある。代替的に、誤り検出コード（ＣＲＣ）を計算することもできる。ヘッダ情報は、たとえば、データのタイプ（ダミー／ペイロードデータ）を示す情報を含んでいる。ＤＬＣレイヤにおけるデータパケットの処理に関する更なる情報については、文献ETSI  TS  101  761-1  V1.1.2.1  (200/11)  Broadband  radio  Access  Networks  (BRAN);  HIPERLAN  Type  2;  Data  Link  Control  (DLC)  Layer;  Part1:  Basic  Data  Transport  Functionsを参照されたい。
【００２２】
図７は、ＨＩＰＥＲＬＡＮ／２インタフェースを介して送出するためにＩＥＥＥ１３９４インタフェースを介して受信されたデータパケットを処理する通常のケースを示している。ＨＩＰＥＲＬＡＮ／２伝送システムに従う伝送フレームは、２ミリ秒の長さを有している。この時間期間は、垂直のバーにより示されている。理想的には、正確には１６のＩＥＥＥ１３９４バスパケットがこの期間において受信される。これは、データの伝送が規格として１２５マイクロ秒の長さのバスサイクルにセグメント化されているためである。このことは、図７の上部において示されている。ここでは、正確に１６のバスパケットが伝送フレームＮに入ることが示されている。このことは、ＩＥＥＥ１３９４規格において提供されているアイソクロナスデータ転送にも当てはまる。したがって、ＩＥＥＥ１３９４バスパケットは、１２５マイクロ秒の時間間隔で転送される。ＨＩＰＥＲＬＡＮ／２規格に従うＭＡＣ伝送フレームの開始は、それぞれのケースにおいてＢＣＨ（ブロードキャストチャネル）として図７にマークされている。
【００２３】
また、図１０は、ＨＩＰＥＲＬＡＮ／２  ＭＡＣ伝送フレームのフォーマットを示している。この図によれば、伝送フレームは、ランダムアクセスチャネル（ＲＣＨ１〜ＲＣＨＮ）だけでなく、多数のブロードキャストチャネル（ＢＣＨ１〜ＢＣＨＮ）、フレーム制御チャネル（ＦＣＨ１〜ＦＣＨＮ）、ダウンリンクチャネル（ＤＬ１〜ＤＬＮ）、アップリンクチャネル（ＵＬ１〜ＵＬＮ）を有することができる。
【００２４】
送信ステーションのために予約されている伝送フレームの関連するタイムスロットは、図７の第四の部分においてＡＳ（割り当てられたスロット）として示されている。
【００２５】
図７の第二の部分では、伝送フレームＮ＋１において、予め収集された１３９４バスパケットが一塊に処理されることが示されており、すなわち、図５に関連して先に説明されたように処理が行われる。予約されたタイムスロットＡＳが伝送フレームＮ＋１の開始から十分な距離を有している場合、収集及び処理されたデータは、次の伝送フレームＮ＋１におけるエアインタフェースを介して既に送信することができる。図７の第三の部分は、データ送信の準備をするために、図５に従う処理の終了とエアインタフェースを介したデータの送信との間で所定の時間が経過することを更に示している。伝送フレームＮ＋２において、送信ステーションのための予約されたタイムスロットは、いわゆる「スケジューラ」により異なる位置にシフトされていることが示されている。ＨＩＰＥＲＬＡＮ／２規格によれば、このことは動作の間に可能であり、フレーム制御チャネル（ＦＣＨ）において通知される。
【００２６】
図８は、１７番目のＩＥＥＥ１３９４バスパケットの開始が伝送フレームＮにおいて受信される特別のケースを示している。これは、一方でＩＥＥＥ１３９４バスシステム、及び他方でＨＩＰＥＲＬＡＮ／２伝送システムの２つのクロックシステム間の僅かな変動のために生じる。１６番目のデータパケットが到達した後に、ＳＳＣＳ−ＳＤＵデータ処理を実行することは可能ではない。１７番目のバスパケットが到達するのをはじめに待つことが必要である。図８の第二の部分では、データ処理が前のケースと比較して遅延されていることが示されている。結果として、送信ステーションのために予約されているタイムスロットＡＳが送信の準備があるとき、データはもはや十分に処理することができない。このケースでは、データ転送における遅延は、データ処理が規格に準拠して実行された場合に生じる。その後、受信されたデータは、次の１つのデータ伝送フレームＮ＋２まで送信することができない。さらに、１７番目のバスパケットが受信されてから、１つの伝送フレームにおいて割り当てられたタイムスロットにおけるスペースは十分ではなく、伝送フレームＮ＋３における受信されたデータの残りを送信することが更に必要であり、このことは、図８においてグレイのハッチングにより例示されている。
【００２７】
本発明に係る処理方法は、規格において思い描かれた処理から離れている。このことは、図９に概念的に例示されている。ＩＥＥＥ１３９４規格によれば、１３９４バスパケットは、１８８バイトをもつ完全なＭＰＥＧ転送パケットを含むことができる。バスパケットの全ての追加の情報によれば、後者はこのとき２２４バイトの長さを有する。本発明によれば、データパケットが受信された直後に、かかるデータパケットはパケットベースのコンバージェンスレイヤ３９における処理に進められる。サブレイヤＳＳＣＳ、ＣＰＣＳ及びＳＡＲにおける処理ステップは、それぞれのバスパケットが受信された後に、ダイレクトに実行される。受信されたバスパケットの処理は、更なるバスパケットの受信と同時に行われる。このため、個々の処理ステップには、それら自身のクロック信号が供給され、中央のマイクロプロセッサユニット３８により制御される。簡単さのため、図９の第二の部分では、それぞれの受信されたバスパケットのセクション毎の処理は、２つの連続するバスパケットの受信の間に該セクション毎の処理が行われるようなやり方で表されている。しかし、このことは、必要であれば、この処理は次のバスパケットの受信の間でも終了することができないという間違った印象を与えることが意図されてはいない。
【００２８】
終了されたセグメント化されたデータセクションは、データリンク制御レイヤ（ＤＬＣ）３６にそれぞれ直ぐに送出することができる。これは、これらデータセクションは、それぞれのケースにおいて、データリンク制御レイヤで個別に処理されるためである。１６番目のデータパケットが伝送フレームＮにおいて一度到達すると、データの再フォーマット化のために長い処理時間は生じない。このとき、送信ユニットのために予約されているタイムスロットは、次の伝送フレームＮ＋１において前の伝送フレームからの受信されたデータで既に満たすことができることが保証される。これにより、ＨＩＰＥＲＬＡＮ／２規格により思い描かれている最大の遅延時間が２ミリ秒だけ低減され、４．１ミリ秒となる。
【００２９】
必要であれば、１７番目のバスパケットが最初の伝送フレームに既に含まれる場合、次の伝送フレームにおけるタイムスロットが失われることもある。更なる手段として、本実施の形態と同様に次の伝送フレームでのデータの即座の送信を保証するため、受信されたバスパケットの処理のために、タイムスロットのパターンを僅かに進めることが可能である。かかるタイムスロットパターンは、伝送フレームの２ミリ秒のタイムスロットパターンにはもはや整合しない。２ミリ秒の時間期間が観察されるが、２つのタイムスロットパターンがお互いから僅かにずれている。このことは、図８に示されている。ここでの破線は、それぞれのケースにおける処理のタイムスロットパターンの進み時間を示している。１７番目のバスパケットが進められた処理のタイムスロットパターンに関連して開始される場合、これは、かかるパケットが確かに到達したが、実際の伝送フレームの終わりの前であることを意味し、結果的に、最初に予約されたタイムスロットが有効になる前に、確かに処理を終了することができる。処理のタイムスロットパターンは、かなり進められる必要があるので、完全なＩＥＥＥ１３９４バスパケットをなお受信することができ、さらに、このバスパケットを処理するために十分な時間がなお残されている。ＢＣＨ、ＦＣＨ、ＡＣＨのタイムスロット、及び伝送フレームの開始で設けられるプリアンブルは、２０＋３６＋１２＋８＝７６マイクロ秒という最小時間を利用可能にする。いずれかの開始のデータパケットをこの時間でなお受信及び処理可能にするため、したがって進められる時間は、約４９マイクロ秒となる。
【００３０】
最初に予約されているタイムスロットが失われた場合に、ＨＩＰＥＲＬＡＮ／２規格によれば、いわゆるダミーデータが該タイムスロットで送信される必要があるという問題がなお存在する。ＨＩＰＥＲＬＡＮ／２規格では、かかるデータは、ダミーＬＣＨと呼ばれる。本発明によるソリューションは、なお利用可能なフリーの残りの予約されているタイムスロットがダミーデータの代わりにペイロードデータを送信するために利用されることを可能にする。受信されたバスパケットのデータが既に即座に処理され、エアインタフェースを介した送信のために準備されるので、かかるデータは、利用可能な残りの予約されているタイムスロットに挿入することができる。このことは、図９の第四の部分に示されている。かかる図では、現在の伝送フレームの既に処理されたデータが挿入される予約されているタイムスロットＡＳの領域にグレイでハッチングされた領域が存在している。実現されるソリューションは、現在の伝送フレームからのデータが完全に処理されたかが４つのＬＣＨチャネルの後のたびにチェックされ、その後、該データが残りのＬＣＨタイムスロットに挿入されるようにすることができる。このソリューションは、利用可能な帯域幅を良好に利用することを可能にし、更なるリソースが情報を制御するために、たとえば同期の差を補償するために使用することができる。
【００３１】
バスパケットのセクション毎の処理に関する最初に説明された方法が実現されただけとしても、ＭＰＥＧ２伝送ストリームのケースでは、バッファメモリは、およそ７０よりも少ないＬＣＨタイムスロットについて設計され、これは、４４８０バイトのサイズに等価である。ＤＶＣ伝送ストリームのケースでは、この利点は、さらに１６３ＬＣＨパケットであり、これは１０，４３２バイトに等価である。
【００３２】
本発明は、ＩＥＥＥ１３９４バスを介して受信されたデータ、及びＨＩＰＥＲＬＡＮ／２インタフェースを介して送出されたデータの伝送の例を参照して説明された。しかし、本発明は、この適用に単に限定されるものではない。本発明は、データパケットが第一のインタフェースを介して受信され、異なるタイムスロットパターンで第二のインタフェースを介して再び送信される任意の場面で展開することができる。
【符号の説明】
【００３３】
２０：衛星受信アンテナ
２１：セットトップボックス
２２：送信ユニット
２３：受信ユニット
２４：テレビジョンセット
２５：デジタルＩＣ
２６：アナログＩＣ
【図１】
0005394464.tif 000002
【図２】
0005394464.tif 000003
【図３】
0005394464.tif 000004
【図４】
0005394464.tif 000005
【図５】
0005394464.tif 000006
【図６】
0005394464.tif 000007
【図７】
0005394464.tif 000008
【図８】
0005394464.tif 000009
【図９】
0005394464.tif 000010
【図１０】
0005394464.tif 000011