(57)【特許請求の範囲】
【請求項１】
被検査体の電気試験のための試験信号を発生すると共に、被検査体からの応答信号を受けるテストチップであって、
前記試験信号を発生しかつ前記応答信号を受けて処理する少なくとも１つの信号処理回路と、該信号処理回路及び外部に対する電気信号の受け渡しをする受け渡し回路とを含み、
前記信号処理回路は、外部より供給されるパターン情報を基に、真理値１及び０のパルス信号を発生するフォーマッタと、前記パルス信号を基に被検査体を駆動させる駆動信号を発生する複数のドライバーと、被検査体からの応答信号を受けて、被検査体の中のセルが不良であることを表す不良信号を前記受け渡し回路に出力する複数の比較回路とを含み、
前記受け渡し回路は、基準試験周波数信号を発生するレイト・ジェネレータと、前記不良信号を基に、不良セルを特定して、外部に出力するフェイル・キャプチャー・コントロールと、前記基準試験周波数信号を基に、該基準試験周波数信号に対応したタイミング信号を発生するタイミング・ジェネレータと、前記パターン情報を外部から読み出すためのアドレス信号を外部に出力するパターン・ジェネレータとを備える、テストチップ。
【請求項２】
前記信号処理回路及び前記受け渡し回路は、外部のコンピュータに接続可能であり、また外部から電力を受けて作動する、請求項１に記載のテストチップ。
【請求項３】
前記信号処理回路は、さらに、被検査体から該信号処理回路に入力する過電圧から該信号処理回路を保護するクランプ／ロード回路を備える、請求項１及び２のいずれか１項に記載のテストチップ。
【請求項４】
前記信号処理回路は、さらに、被検査体の入出力端子の電圧・電流を測定する定電圧及び定電流測定回路を備える、請求項１から３のいずれか１項に記載のテストチップ。
【請求項５】
前記比較回路は、前記応答信号をＨ側の基準信号と比較する第１のアナログコンパレータと、前記応答信号をＬ側の基準信号と比較する第２のアナログコンパレータと、両アナログコンパレータの出力信号を基に前記不良信号を出力する不良信号発生回路とを備える、請求項１から４のいずれか１項に記載のテストチップ。
【請求項６】
前記不良信号は、前記被検査体中の不良セルの座標位置を特定する情報を含む、請求項５に記載のテストチップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の電気的試験に用いるテストチップに関し、特にウエーハに集積回路として形成されて、回路チップに切断されたテストチップに関する。
【背景技術】
【０００２】
ウエーハに形成された未切断の多数の集積回路を一回で又は複数回に分けて試験する装置の１つとして、集積回路の電気的試験を実行するテストチップを用いたものがある（特許文献１及び２）。
【０００３】
それらの従来技術においては、複数のテストチップをチップ支持体の上側に配置したチップユニットと、該チップユニットから下方に間隔をおいたプローブユニットであって、プローブ支持体と該プローブ支持体の下側に配置された複数の接触子とを備えるプローブユニットと、前記チップユニット及び前記プローブユニットの間に配置された接続ユニットであって、ピン支持体と該ピン支持体を上下方向に貫通して上端及び下端がそれぞれ前記ピン支持体の上方及び下方に突出可能の複数の接続ピンとを備える接続ユニットとを用いている。
【０００４】
各テストチップは、集積回路すなわち被検査体の電気的試験に用いる電気信号を発生すると共に、被検査体からの応答信号を受けて、応答信号を処理する機能を有する。このため、従来技術によれば、テストチップの機能を備えた複数の回路を配置した複数の配線基板を必要としないから、従来技術より以前に必要とされていたテストヘッドが著しく小型化し、試験装置が廉価になる。
【０００５】
しかし、上記従来技術は、テストチップの具体的な機能及び回路について、上記のこと以外に何も記載されていないし、示唆されてもいない。このため、コンピュータのような外部の装置に対する通信用チャンネル数の低減を図ることができないし、正確かつ迅速な試験を行うこともできない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表平１０−５１０６８２公報
【特許文献２】特開平１１−２５１３８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、回路構成が簡略化するにもかかわらず、外部の装置に対する通信用チャンネル数を低減し、正確及び迅速な試験を可能にすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るテストチップは、被検査体の電気試験のための試験信号を発生すると共に、被検査体からの応答信号を受ける。そのようなテストチップは、前記試験信号を発生しかつ前記応答信号を受けて処理する少なくとも１つの信号処理回路と、該信号処理回路及び外部に対する電気信号の受け渡しをする受け渡し回路とを含む。
【０００９】
前記信号処理回路は、外部より供給されるパターン情報を基に、真理値１及び０のパルス信号を発生するフォーマッタと、前記パルス信号を基に被検査体を駆動させる駆動信号を発生する複数のドライバーと、被検査体からの応答信号を受けて、被検査体の中のセルが不良であることを表す不良信号を前記受け渡し回路に出力する複数の比較回路とを含む。
【００１０】
前記受け渡し回路は、基準試験周波数信号を発生するレイト・ジェネレータと、前記不良信号を基に、不良セルを特定して、外部に出力するフェイル・キャプチャー・コントロールと、前記基準試験周波数信号を基に、該基準試験周波数信号に対応したタイミング信号を発生するタイミング・ジェネレータと、前記パターン情報を外部から読み出すためのアドレス信号を外部に出力するパターン・ジェネレータとを備える。
【００１１】
前記信号処理回路及び前記受け渡し回路は、外部のコンピュータに接続可能であり、また外部から電力を受けて作動することができる
【００１２】
前記信号処理回路は、さらに、被検査体から該信号処理回路に入力する過電圧から該信号処理回路を保護するクランプ／ロード回路を備えることができる
【００１３】
前記信号処理回路は、さらに、被検査体の入出力端子の電圧・電流を測定する定電圧及び定電流測定回路を備えることができる
【００１４】
前記比較回路は、前記応答信号をＨ側の基準信号と比較する第１のアナログコンパレータと、前記応答信号をＬ側の基準信号と比較する第２のアナログコンパレータと、両アナログコンパレータの出力信号を基に前記不良信号を出力する不良信号発生回路とを備えることができる
【００１５】
前記不良信号は、前記被検査体中の不良セルの座標位置を特定する情報を含むことができる。
【発明の効果】
【００１６】
本発明によれば、試験機能を上記のような各種の回路を備える信号処理回路及び受け渡し回路に分けたから、複数の信号処理回路を備えかつ受け渡し回路をそれらの信号処理回路で共通の回路としても、テストチップの回路構成が簡略化するにもかかわらず、外部の装置に対する通信用チャンネル数が低減し、より正確な及び迅速な試験をすることできる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係る試験装置の一実施例を示す正面図。
【図２】図１に示す試験装置で用いるカード組立体及びその近傍を斜め上方から見た斜視図。
【図３】カード組立体及びその近傍を斜め下方から見た斜視図。
【図４】カード組立体及びその近傍の縦断面図。
【図５】カード組立体を斜め下方から見た斜視図。
【図６】カード組立体の主たる構成要素を分解して示す縦断面図。
【図７】チップユニットを除去した状態で、カード組立体を斜め上方から見た斜視図。
【図８】カード組立体で用いる接続ユニット及び結合ユニットを分解して示す正面図。
【図９】カード組立体で用いるチップ支持体を斜め上方から見た斜視図。
【図１０】チップ支持体を斜め下方から見た斜視図。
【図１１】チップユニットを除去して接続ユニットとその近傍とを示す平面図。
【図１２】カード組立体の結合部及びその近傍の部材を拡大した断面図。
【図１３】図１２における接続ユニット及び上下の結合ユニットをそれらの近傍の部材と共に示す拡大断面図。
【図１４】変位機構の一実施例を展開状態で流体回路と共に示す正面図。
【図１５】図１４に示す変位機構の押圧力調整部の拡大正面図。
【図１６】図１の試験装置で用いるテストチップの一実施例を説明するための回路図。
【図１７】図１６のテストチップにおける電気信号の波形を示す図。
【図１８】接続ユニットの他の実施例を示す平面図。
【図１９】図１８に示す接続ユニットの縦断面図。
【図２０】ピン支持片を除去した状態の、図１８に示す接続ユニットの平面図。
【図２１】図１９に示す接続ユニットの縦断面図。
【図２２】図１８に示す接続ユニットで用いるピン支持片の一実施例を示す平面図。
【図２３】図２２に示すピン支持片の正面図。
【図２４】他の接続ピンを用いた接続ユニットの一実施例の一部を示す縦断面図。
【符号の説明】
【００１８】
Ｓ１  パターン情報
Ｓ２  パルス信号
Ｓ３  駆動信号
Ｓ４  応答信号
Ｓ５  不良信号
Ｓ６  特殊試験信号
Ｓ８  アドレス信号
Ｓ１０  基準試験周波数信号
Ｓ１１  不良信号
Ｓ１２  タイミング信号
ＶＯＨ  Ｈ基準信号
ＶＯＬ  Ｌ基準信号
１０  試験装置
１２  多数の被検査体が形成された半導体ウエーハ
２０  支持ユニット
２２  検査ステージ
２４  カード組立体
２６  外部装置
２８  コンピュータ
３４  支持ベース
４０  チャックトップ
４２  ステージ移動機構
４４  接触子
４６  チップユニット
４８  プローブユニット
５０，１７０  接続ユニット
５２，５４  上下の結合ユニット
５６  テストチップ
５８  チップ支持体
６８，７０  コネクタ
７８  プローブ支持体
８８  ピン支持体
９４  仮想軸線
【発明を実施するための形態】
【００１９】
［用語について］
【００２０】
以下の説明においては、図１及び４において、上下方向を上下方向又はＺ方向といい、左右方向を左右方向又はＸ方向といい、紙背方向を前後方向又はＹ方向という。しかし、それらの方向は、チップユニット、プローブユニット及び接続ユニットを試験装置のフレームに取り付けた状態におけるそれらユニットの姿勢に応じて異なる。
【００２１】
それゆえに、本発明に係るテストチップを用いる試験装置は、それら３つのユニットがフレームに取り付けられた状態において、本発明でいう上下方向が、実際に、上下方向となる状態、上下逆となる状態、斜めの方向となる状態等、いずれの方向となる状態で使用してもよい。
【００２２】
［試験装置の一実施例］
【００２３】
図１を参照するに、試験装置１０は、円板状の半導体ウエーハ１２に形成された未切断の多数の集積回路（図示せず）を被検査体とし、それらの集積回路を一回で又は複数回に分けて同時に検査すなわち試験する。試験装置１０による電気的試験の対象物である各集積回路は、パッド電極のような複数の電極（図示せず）を上面に有すると共に、複数のセルを有する。
【００２４】
試験装置１０は、支持ユニット２０と、支持ユニット２０に支持されて、ウエーハ１２を受ける検査ステージ２２と、ステージ２２の上方に位置するように支持ユニット２０に支持されて、ウエーハ１２に対する電気信号の受け渡しをするカード組立体２４と、各種の電気回路を備えた外部装置２６（図４及び１６参照）と、試験装置１０の各回路及び機器を制御すると共に、信号の処理をするコンピュータ２８（図４及び１６参照）とを含む。
【００２５】
支持ユニット２０は、ＸＹ方向へ延びるベース板３０のＸＹ方向に間隔をおいた複数箇所のそれぞれに支柱３２を上方へ延びる状態に取り付け、板状の支持ベース３４をそれら支柱３２の上端部にベース板３０と平行となる状態に取り付けている。
【００２６】
支持ベース３４は、カード組立体２４を受け入れる円形の開口３６を有する。開口３６の周りにあって開口３６を規定する縁部は、カード組立体２４を受けて支持する上向き段部３８とされている（図１，４，１２参照）。
【００２７】
検査ステージ２２は、ウエーハ１２を解除可能に真空的に吸着するチャックトップ４０をステージ移動機構４２の上部に支持させて、チャックトップ４０を、ステージ移動機構４２により、ＸＹＺ方向に三次元的に移動させると共に、上下方向へ延びるＺ軸線（例えば、図４に示す仮想軸線９４）の周りに角度的に回転させる公知の機構である。
【００２８】
このため、ウエーハ１２は、電気的試験に先だって、検査ステージ２２に解除可能に真空的に吸着された状態で、前後、左右及び上下の方向に三次元的に移動されると共に、Ｚ軸線の周りに角度的に回転されて、集積回路の各電極が板状の接触子４４の針先に接触可能に位置決められる。
【００２９】
カード組立体２４は、円板状をした部品ユニットすなわちチップユニット４６と、複数の前記接触子４４を備えるプローブユニット４８と、それら両ユニット４６，４８の内部配線を電気的に接続する接続ユニット５０と、ユニット４６及び５０を分離可能に結合する上結合ユニット５２（図２から図１５参照）と、ユニット４８及び５０を分離可能に結合する下結合ユニット５４（図２から図１５参照）とを含み、また全体的に円板状の形状を有する。
【００３０】
上記のカード組立体２４の詳細について、図２から図１７を参照して、さらに説明する。
【００３１】
図１２に詳細に示すように、チップユニット４６は、それぞれが電子部品として作用する複数（Ｍ）のテストチップ５６を円板状のチップ支持体５８の上側に配置している。各テストチップ５６は、複数（Ｎ）の被検査体（集積回路）に対応されている。
【００３２】
各テストチップ５６は、また、対応する各被検査体の電気的試験に用いる電気信号を発生し、また対応する各被検査体からの応答信号を受けて処理するように半導体ウエーハに形成された集積回路を切断して形成された集積回路チップであり、対応する各被検査体の電気的試験を実行する。
【００３３】
チップ支持体５８は、複数のテストチップ５６が上面に配置された円板状のチップ基板６０と、チップ基板６０の周りを延びるリング６２とを備える。リング６２は、また、チップ基板６０を該チップ基板の上下の面がそれぞれ上下に露出する状態にリング６２の開口６２ａ（図６及び１２参照）に受け入れている。
【００３４】
そのようなチップ基板６０は、ガラス入りエポキシ、ポリイミドのような樹脂、セラミック、それらの積層体等、電気絶縁材料で円板状に形成された多層配線基板であり、また多数の内部配線６４を有すると共に、テストチップ５６の電極に接続された多数の接続ランド（図示せず）を上面に有し、さらに多数の他の接続ランド６６を下面に有し、さらに複数のコネクタ６８を上面に有する。
【００３５】
多数の内部配線６４のうち、複数の内部配線６４の上端部はテストチップ５６の電極に接続された図示しない前記した接続ランドに接続されており、残りの複数の内部配線６４の上端部はコネクタ６８の端子に接続されている。各内部配線６４の下端部は接続ランド６６に接続されている。各コネクタ６８は、図４に示すように、外部装置２６、コンピュータ２８等に電気的に接続される他のコネクタ７０に結合される。
【００３６】
リング６２は、板状のリングであり、また上端部から内方へ突出する内向きフランジ部６２ｂを上端内側に有していると共に、上下方向に貫通する位置決め穴６２ｃを周方向に間隔をおいた複数箇所のそれぞれに有する。
【００３７】
チップ基板６０とリング６２とは、フランジ部６２ｂを上方から下方に貫通してチップ基板６０に螺合された複数の止めねじ７６（図９参照）により、チップ基板６０がフランジ部６２ｂの下面に押圧された状態に、及びリング６２がチップ基板６０の周りを同軸的に延びる状態に、分離可能に結合されている。
【００３８】
リング６２には、複数のカムフォロワー７２が図４に示す仮想軸線９４の周りに間隔をおいて設けられている。リング６２のカムフォロワー７２は、リング６２の外周部から半径方向外方へ延びており、また上結合装置５２における変位機構７４（図２，３，４，１４参照）の一部として作用する。
【００３９】
図１２に詳細に示すように、プローブユニット４８は、複数の接触子４４を円板状のプローブ支持体７８の下側に配置している。プローブ支持体７８は、複数の接触子４４が下面に配置された円板状のプローブ基板８０と、プローブ基板８０の周りを延びるリング８２とを備え、またプローブ基板８０を、その上下の面がそれぞれ上下に露出する状態にリング８２の開口８２ａ（図６及び１２参照）に受け入れている。
【００４０】
そのようなプローブ基板８０は、チップ基板６０と同様に、ガラス入りエポキシ、ポリイミドのような樹脂、セラミック、それらの積層体等、電気絶縁材料でチップ基板６０とほぼ同じ直径寸法を有する円板状に形成された配線基板であり、また多数の内部配線８４を有すると共に、複数の接続ランド８５を上面に有し、さらに複数のプローブランド８７を下面に有する。
【００４１】
各接触子４４は、特開２００６-３３７０８０号公報、特開２００７-１１３９４６号公報、特開２００９-１１５４７７号公報等に記載されている、上下方向に延びる座部（取り付け領域）、該座部の下端部からＸ方向又はＹ方向へ延びるアーム領域、及び該アーム領域の先端部から下方へ突出する針先領域を備える公知のものである。
【００４２】
各接触子４４は、アーム領域がＸ方向又はＹ方向へ延びかつ針先領域が下方へ突出する状態に、座部の上端部においてプローブランド８７に片持ち梁状に、半田付け、溶接等の適宜な手法により固定されている。各内部配線８４の上端部及び下端部は、それぞれ、接続ランド８５及びプローブランド８７に接続されている。
【００４３】
リング８２は、リング６２と同様に、板状のリングであり、また下端部から内方へ突出する内向きフランジ部８２ｂを下端内側に有していると共に、上下方向に貫通する位置決め穴８２ｃを周方向に間隔をおいた複数箇所のそれぞれに有する。
【００４４】
プローブ基板８０とリング８２とは、チップ基板６０及びリング６２の結合と同様に、フランジ部８２ｂを下方から上方に貫通してプローブ基板８０に螺合された複数の止めねじ（図示せず）により、プローブ基板８０がフランジ部８２ｂの上面に押圧された状態に、及びリング８２がプローブ基板８０の周りを同軸的に延びる状態に、分離可能に結合されている。
【００４５】
リング６２と同様に、リング８２には、複数のカムフォロワー７２が図４に示す仮想軸線９４の周りに間隔をおいて設けられている。リング８２のカムフォロワー７２は、リング８２の外周部から半径方向外方へ延びており、また下接合装置５４における変位機構７４の一部として作用する。
【００４６】
図１２に詳細に示すように、接続ユニット５０は、接続ランド６６及び８５を電気的に接続する多数の接続ピン８６を円板状のピン支持体８８に支持させている。ピン支持体８８は、接続ピン８６をそれら接続ピン８６が円板状のピンホルダ９０を上下方向に貫通する状態にピンホルダ９０に支持させ、ピンホルダ９０を板状のリング９２の開口９２ａに受け入れている。
【００４７】
ピンホルダ９０及びリング９２は、それぞれ、上向き段部及び下向き段部を外周縁部に有しており、またそれらの段部が相互に押圧された状態に、及びリング９２がピンホルダ９０の周りに同軸的に位置する状態に、複数の止めねじ（図示せず）により分離可能に結合されている。
【００４８】
各接続ピン８６は、導電性材料により細線状又は板状に製作されており、またピンホルダ９０を厚さ方向に貫通する主部８６ａと、主部８６ａの上部に一体的に続く横Ｕ字状の上針先部８６ｂと、主部８６ａの下部に一体的に続く横Ｕ字状の下針先部８６ｃとを有している（図１２，１３参照）。上針先部８６ｂの上端部及び下針先部８６ｃの下端部は、それぞれ、ピンホルダ９０から上方及び下方へ突出されている。
【００４９】
チップ支持体５８、プローブ支持体７８及びピン支持体８８は、結合ユニット５２及び５４により、上下方向へ延びる仮想軸線９４（図４参照）により、同軸的に結合されている。
【００５０】
図１２に詳細に示すように、接続ユニット５０は、リング９２の周縁部が支持ベース３４の上向き段部３８に載置された状態で、複数のねじ部材９５を、リング９２の貫通穴９２ｂに通して、支持ベース３４に螺合させることにより、支持ベース３４に分離可能に結合されている。これにより、カード組立体２４は、支持ユニット２０に支持されている。
【００５１】
図１２、１３に詳細に示すように、結合ユニット５２及び５４のそれぞれは、前記した複数の変位機構７４に加え、チップ支持体５８又はプローブ支持体７８とピン支持体８８との間に配置されたスラスト軸受装置９６と、ピン支持体８８とスラスト軸受装置９６との間に配置されて、スラスト軸受装置９６に外周側から結合された回転リング９８とを含む。
【００５２】
スラスト軸受装置９６は、仮想軸線９４の周りを延びる環状のベアリングホルダ１００をチップ支持体５８又はプローブ支持体７８とピン支持体８８（特に、リング９２）との間に配置し、仮想軸線９４の周りを延びる環状のスラストベアリング１０２を、回転リング９８とベアリングホルダ１００との間に配置しており、さらに位置決めピン１０４をベアリングホルダ１００上面又は下面の周方向に間隔をおいた複数箇所に設けている。
【００５３】
各ベアリングホルダ１００はリング９２の上面又は下面に相対的移動不能に取り付けられている。位置決めピン１０４は、各ベアリングホルダ１００から上方又は下方に突出して、位置決め穴６２ｃ又は８２ｃに受け入れられている。これにより、チップ支持体５８及びリング９２、並びにプローブ支持体７８及びリング９２は、上下方向に相対的変位可能に、及び仮想軸線９４の周りに相対的変位不能に、結合されている。
【００５４】
各ベアリングホルダ１００は、リング９２の上面又は下面から上方又は下方に延びてリング９２に図示しないねじ部材のような適宜な手段により相対的移動不能に取り付けられた短い筒状部と、該筒状部の上端から外方へ延びる板リング部とによりＬ字状又は逆Ｌ字状の断面形状を有する。スラストベアリング１０２は、その上側又は下側の環状軌道盤（スラストリング）においてベアリングホルダ１００の板リング部の下側又は上側に取り付けられている。
【００５５】
各回転リング９８は、一部がスラストベアリング１０２に結合された板リング部と、該リング部の外周縁部から上方又は下方へ延びる短い筒状部とにより、Ｌ字状又は逆Ｌ字状の断面形状を有しており、また板リング部においてスラストベアリング１０２の下側又は上側の環状軌道盤（スラストリング）に取り付けられている。これにより、各回転リング９８は、３つのユニット４６，４８，５０（図１，２及び６参照）に対し図４に示す仮想軸線９４の周りに回転可能に組み付けられている。
【００５６】
リング９２に対する回転リング９８の移動を円滑にするために、環状のスライドシート１０６がリング９２と回転リング９８との間に配置されている。
【００５７】
図１４及び１５は、下部（プローブユニット４８の側）の変位機構の実施例を示す。上部（チップユニット４６の側）の変位機構７４は、各変位機構を構成している図１４及び１５における複数のカムフォロワー７２、複数のカムスロット１１０、複数の駆動機構１１２等の上下を逆にした形状及び構造を有する。
【００５８】
図１４、１５に詳細に示すように、各変位機構７４において、複数のカムスロット１１０は、カムフォロワー７２を受け入れるように回転リング９８に図４に示す仮想軸線９４の周りに間隔をおいて形成されており、また複数の駆動機構１１２は、回転リング９８をピン支持体８８に対し仮想軸線９４の周りに変位させるように図４に示す仮想軸線９４の周りに間隔をおいて備えられている。
【００５９】
各カムスロット１１０は、カムフォロワー７２を受け入れる受入口部１１０ａと、受入口部１１０ａに連通されて、受入口部１１０ａから仮想軸線９４の周りに延びるカム部１１０ｂとを有する。
【００６０】
受入口部１１０ａは、対応するカムフォロワー７２をプローブ支持体７８（又は、チップ支持体５８）の側（すなわち、上方又は下方の側）から受け入れるように、上方又は下方に開放している。
【００６１】
カム部１１０ｂは、受入口部１１０ａの側と反対側の箇所ほどチップ支持体５８又はプローブ支持体７８の側（すなわち、上方側又は下方側）となるように、プローブ支持体７８（又は、チップ支持体５８）に対し角度θだけ傾斜されたカム面１１０ｃを有する。
【００６２】
カム面１１０ｃは、カム部１１０ｂを規定する面のうち、ピン支持体８８の側と反対の側の面であり、またピン支持体８８の側と反対の側に窪んだ複数の凹所１１４ａ，１１４ｂ，１１４ｃを有する。凹所１１４ａ，１１４ｂ，１１４ｃは、仮想軸線９４の周りに間隔をおいている。
【００６３】
図１４に示す例では、各駆動機構１１２は、ピストン部が金具１１８により回転リング９８に連結されかつシリンダ部が金具１１６により支持ベース３４に連結された複数のシリンダ機構を用いている。
【００６４】
それらの駆動機構１１２（すなわち、シリンダ機構）には、圧縮空気や圧縮油のような圧力流体が、圧力流体源１２０、圧力調整機構１２２及びバルブ１２４を介して同時に供給される。圧力流体源１２０、圧力調整機構１２２及びバルブ１２４は、図４に示すコンピュータ２８により制御される。
【００６５】
各駆動機構１１２は、圧力流体がピストンに対し一方のシリンダ室に供給されると、ピストンが伸長方向へ移動されて、回転リング９８を仮想軸線９４の周りの一方向へ回転移動させ、圧力流体がピストンに対し他方のシリンダ室に供給されると、ピストンが収縮方向へ移動されて、回転リング９８を仮想軸線９４の周りの他方向へ回転移動させる。
【００６６】
これにより、チップユニット４６、プローブユニット４８及び接続ユニット５０が互いに及びベアリングホルダ１００に変位可能に結合されていることとあいまって、カム部１１０ｂがカムフォロワー７２に対し仮想軸線９４の周りに移動される。
【００６７】
上記の結果、チップユニット４６又はプローブユニット４８が接続ユニット５０に対し相寄り相離れる方向（すなわち、上下方向）に移動されて、接続ランド６６又は８５と接続ピン８６との相対的な押圧力が変化する。
【００６８】
回転リング９８、ひいてはカム部１１０ｂがカムフォロワー７２に対し上記のように回転移動されることにより、回転リング９８、ひいてはカム部１１０ｂは、カムフォロワー７２が凹所１１４ａ，１１４ｂ，１１４ｃのいずれかに受け入れられた状態に、駆動機構１１２により維持される。これにより、接続ランド６６又は８５と接続ピン８６との相対的な押圧力は、カムフォロワー７２が受け入れられた凹所１１４ａ，１１４ｂ又は１１４ｃに応じた値に維持される。
【００６９】
チップユニット４６又はプローブユニット４８から凹所１１４ａ，１１４ｂ及び１１４ｃまでの距離寸法は、凹所１１４ａ，１１４ｂ及び１１４ｃの順に小さい。このため、カムフォロワー７２が凹所１１４ａに受け入れられていると、接続ランド６６又は８５と接続ピン８６との相対的な押圧力が最小となる。これに対し、カムフォロワー７２が凹所１１４ｃに受け入れられていると、接続ランド６６又は８５と接続ピン８６との相対的な押圧力が最大となる。
【００７０】
上記の結果、結合ユニット５２及び５４によれば、カムフォロワー７２をカムスロット１１０の適宜な位置に変位させることにより、接続ユニット５４をチップユニット４６及びプローブユニット４８に対して回転させることなく、接続ランド６６又は８５と接続ピン８６との相対的な押圧力を変更又は調整することができる。
【００７１】
また、カムフォロワー７２を凹所１１４ａ，１１４ｂ及び１１４ｃのいずれかに位置させることにより、試験時に接続ランド６６又は８５と接続ピン８６との相対的な押圧力が変化することを防止することができる。
【００７２】
しかし、カムスロット１１０とカムフォロワー７２との間の摩擦力、駆動機構の駆動力や維持力が大きいとき、カムフォロワー７２をカムフォロワー７２内の適宜な位置に変更し、維持する他の装置を用いるとき等の場合には、凹所１１４ａ，１１４ｂ及び１１４ｃを省略してもよい。
【００７３】
試験時、接触子４４の針先が被検査体の対応する電極に押圧され、その状態で試験信号が各テストチップ５６から被検査体に供給され、各被検査体からの応答信号が対応するテストチップ５６に出力される。各テストチップ５６は、対応する被検査体からの応答信号を基にその被検査体中のセルの良否を判定する。
【００７４】
上記のように、接続ランド６６及び８５と接続ピン８６との相対的な押圧力を変更又は調整することができると、次のような利点がある。
【００７５】
接続ランド６６と接続ピン８６との相対的な押圧力と、接続ランド８５と接続ピン８６との相対的な押圧力とを、被検査体の種類に応じて個々に又は同じ値に変更又は調整することができる。また、接続ランド６６及び８５と接続ピン８６との相対的な押圧力を、被検査体の電極と接触子４４との相対的な押圧力に応じて、変更又は調整することができる。
【００７６】
それらの結果、集積回路のように微弱電流、微弱電圧の高周波信号を用いる被検査体の試験において、それら接触部における接触抵抗値を最適な値に設定することができる。
【００７７】
［テストチップの実施例］
【００７８】
テストチップ５６について、図１６及び１７を参照して、さらに説明する。
【００７９】
各テストチップ５６は、それぞれが、テストチップ５６により同時に試験可能の複数の被検査体（集積回路）の１つに対応されて、対応する被検査体の電気的試験のための試験信号すなわち駆動信号Ｓ３を発生すると共に、対応する被検査体からの応答信号（Ｓ４）を受けて処理する複数の信号処理回路１３０と、それら信号処理回路１３０及び外部に対する電気信号の受け渡しをする受け渡し回路１３２とを含む。
【００８０】
それらの回路１３０，１３２は、コンピュータ２８により制御されると共に、外部装置２６から各種のデータ及び電力を受けて作動する。各信号処理回路１３０は、被検査体に一対一の形で対応されて、対応する被検査体の電気的試験のための駆動信号Ｓ３を発生すると共に、対応する被検査体からの応答信号Ｓ４を受けて処理する。受け渡し回路１３２は、テストチップ５６内の全ての信号処理回路１３０で共通の回路とされている。
【００８１】
各信号処理回路１３０は、パターンメモリ１５６から出力されかつ試験信号の基本となるパターン情報Ｓ１と、タイミング・ジェネレータ（ＴＧ）１４８から出力されるタイミング信号（タイミング・クロック）Ｓ１２とを基に、パルス信号Ｓ２を発生するフォーマッタ（ＦＭＡ）１３４と、パルス信号Ｓ２を基に被検査体を駆動させる駆動信号Ｓ３を発生する複数（Ｎ）のドライバー１３６と、被検査体からの応答信号Ｓ４を受けて、被検査体の中のセルが不良であることを表す不良信号Ｓ５を受け渡し回路１３２に出力する複数（Ｎ）の比較回路１３８と、定電圧及び定電流による被検査体の試験に用いる特殊試験のための特殊試験信号Ｓ６を発生する定電圧・定電流発生回路（ＰＭＵ）１４０と、被検査体から信号処理回路１３０に入力する過電圧から信号処理回路１３０を保護するクランプ・ロード回路１４２とを備える。
【００８２】
ドライバー１３６、比較回路１３８、及び後に説明する入出力端子Ｉ／Ｏは、いずれも、１つの信号処理回路１３０により同時に試験可能の、被検査体の端子数と同数（Ｎ）設けられており、また被検査体の１つのセルに対し一対一の関係に対応されている。
【００８３】
共通回路すなわち受け渡し回路１３２は、テストチップ５６で用いる基準試験周波数を表す基準試験周波数信号Ｓ１０を発生するレイト・ジェネレータ（ＲＧ）１４４と、各信号処理回路１３０から出力される不良信号Ｓ５を基に、被検査体の不良セルを特定するフェイル・キャプチャー・コントロール（ＦＣＣ）１４６と、基準試験周波数信号Ｓ１０及びコンピュータ２８からの指令を基に、基準試験周波数信号Ｓ１０に対応したタイミング信号Ｓ１２を発生するタイミング・ジェネレータ（ＴＧ）１４８と、コンピュータ２８からの指令を基に、パターン情報Ｓ１を出力させる（読み出す）ためのアドレス信号Ｓ８をパターンメモリ１５６に出力するパターン・ジェネレータ（ＰＧ）１５０とを備える。
【００８４】
外部装置２６は、全てのテストチップ５６の信号処理回路１３０及び受け渡し回路１３２に電力を供給する電力源１５２と、全てのテストチップ５６のＦＣＣ１４６から出力される不良信号Ｓ１１を基に不良セルを特定するデータを記憶し、コンピュータ２８に読み出し可能に記憶する複数（Ｍ）のフェイルメモリ１５４と、テスタの機能試験用の多数のテストパターン、すなわち、パターン情報を記憶しているパターンメモリ１５６とを備える。
【００８５】
コンピュータ２８は、これに設定された各種のデータ及びプログラムを基に、外部装置２６、各信号処理回路１３０及び受け渡し回路１３２を制御し、被検査体の試験の種類に応じた信号周波数及び信号レベルの設定を許し、不良セルに関係するデータをＦＦＣ回路１４６から取り込む命令をし、そのような不良セルに関係するデータを取り込んで、格納する。
【００８６】
以下、説明及びその理解を容易にするために、コンピュータ２８からの指令が図１７（Ｄ）に示す波形を含むものとする。このため、被検査体が図１７（Ｄ）に示す波形を有する駆動信号（試験信号）Ｓ３により駆動される。
【００８７】
パターン・ジェネレータ１５０は、コンピュータ２８からの指令に基づいて、その指令に対応するパターン情報Ｓ１を出力させるためのアドレス信号Ｓ８をパターンメモリ１５６に出力する。
【００８８】
パターンメモリ１５６は、パターン・ジェネレータ（ＰＧ）１５０から供給されたアドレス信号Ｓ８に対応するパターン情報Ｓ１を発生して、各信号処理回路１３０のフォーマッタ１３４に出力する。
【００８９】
レイト・ジェネレータ（ＲＧ）１４４は、コンピュータ２８から供給される信号周波数の発生期間を表す基準試験周波数信号Ｓ１０をテストチップ５６内の各回路に出力する。そのような基準試験周波数信号Ｓ１０の一例を図１７（Ａ）に示す。
【００９０】
一方、タイミング・ジェネレータ１４８は、当該テストチップ５６で用いる基本的なクロックとしてのタイミング信号Ｓ１２を発生する。
【００９１】
各フォーマッタ（ＦＭＡ）１３４は、パターン情報Ｓ１とタイミング信号Ｓ１２とを基にパルス信号Ｓ２を発生して、対応するドライバー１３６に出力する。そのようなパルス信号Ｓ２の一例を図１７（Ｄ）に示す。
【００９２】
各ドライバー１３６は、パルス信号Ｓ２を基に被検査体の対応するセルを駆動させる駆動信号Ｓ３を発生して、対応する各入出力端子Ｉ／Ｏを介して被検査体の対応する入出力端子に出力する。そのような駆動信号Ｓ３の一例を図１７（Ｅ）に示す。入出力端子Ｉ／Ｏは、１つの信号処理回路１３０で同時に試験可能の、被検査体のセル数と同数（Ｎ）備えられている。
【００９３】
被検査体、特に各セルからの応答信号Ｓ４は、対応するドライバー１３６がオフのとき、パルス信号の形で対応する入出力部Ｉ／Ｏを介して各信号処理回路１３０に入力し、対応する比較回路１３８に受信される。
【００９４】
各比較回路１３８は、対応するセルからの応答信号Ｓ４を正側（ハイレベル側）の基準信号レベルを有するＨ基準信号ＶＯＨと比較する複数の第１のアナログコンパレータ１６０と、対応するセルからの応答信号Ｓ４を負側（ローレベル側）の基準信号レベルを有するＬ基準信号ＶＯＬと比較する複数の第２のアナログコンパレータ１６２と、両アナログコンパレータ１６０及び１６２の出力信号を基に対応するセルに関する不良信号Ｓ５を出力する不良信号発生回路１６４とを備える。
【００９５】
各第１のアナログコンパレータ１６０は、対応する応答信号Ｓ４がＨ基準信号ＶＯＨを超えていると、対応するセルからのＨ側の信号が異常であり、そのセルが不良であることを表す異常信号をセル毎に不良信号発生回路１６４に出力する。
【００９６】
各第２のアナログコンパレータ１６２は、対応する応答信号Ｓ４が負基準信号ＶＯＬに達していないと、対応するセルからのＬ側の信号が異常であり、そのセルが不良であることを表す異常信号を不良信号発生回路１６４に出力する。
【００９７】
各不良信号発生回路１６４は、対応する第１及び第２のアナログコンパレータ１６０及び１６２の異常信号が入力したことを基に、対応するセルに関する不良信号Ｓ５を受け渡し回路１３２のフェイル・キャプチャー・コントロール（ＦＣＣ）１４６に出力する。このため、不良信号Ｓ５は、被検査体中の不良セルとその座標位置とを特定する情報を含む。
【００９８】
この実施例では、複数（Ｎ）のセルを各信号処理回路１３０により同時に試験することから、第１及び第２のアナログコンパレータ１６０及び１６２は、対応するセルからの応答信号Ｓ４の良否を所定のタイミングで判定して、上記したＨ側及びＬ側の異常を表す信号を発生する。このため、不良信号発生回路１６４は、前記異常を表す信号がアナログコンパレータ１６０又は１６２から入力するタイミングにより、不良セルとその座標位置とを特定する。
【００９９】
フェイル・キャプチャー・コントロール（ＦＣＣ）１４６は、各信号処理回路１３０から不良信号Ｓ５が出力されるたびに、不良セルを特定して、外部装置２６に出力する。
【０１００】
上記のように、各信号処理回路１３０は、対応する被検査体の各セルをドライバー１３６からの駆動信号Ｓ３により駆動させ、各セルの駆動状態に対応する応答信号Ｓ４を比較回路１３８に受けて各セルの良否を判定する。
【０１０１】
定電圧・定電流発生回路（ＰＭＵ）１４０は、高精度の直流信号（ＤＣ）を用いる特殊試験のための試験ユニットであり、被検査体のそのような特殊試験をする場合に、高精度の定電圧及び定電流の特殊試験信号Ｓ６を発生して入出力端子Ｉ／Ｏに出力し、被検査体の電圧電流試験を行う。定電圧・定電流発生回路（ＰＭＵ）１４０は、電流を出力したときは、被検査体からの電圧を測定し、電圧を出力したときは、被検査体からの電流を測定する。
【０１０２】
クランプ／ロード回路１４２は、被検査体から信号処理回路１３０に入力する応答信号Ｓ４の電圧レベルが基準値を超える過電圧の場合に、信号処理回路１３０への応答信号Ｓ４の入力を保護する、いわゆるクランプハイ及びクランプローの回路である。これにより、過電圧の応答信号Ｓ４から信号処理回路１３０が保護される。
【０１０３】
［接続ユニットの他の実施例］
【０１０４】
図１８から２３を参照するに、接続ユニット１７０の板状のリング１７２は、ピン支持体８８のリング９２と同様に仮想軸線９４の周りを延びるリング部１７４と、及びリング部１７４からリング部１７４の曲率半径の中心に向けて延びて、リング部１７４の中心部において互いに結合された複数の直線部１７６とを有する。
【０１０５】
ピン支持体８８は、リング部１７４及び隣り合う直線部１７６により形成される各空間１８０に配置された扇形の板状をした複数のピン支持片１７８を備える。各ピン支持片１７８には、複数の接続ピン８６がピン支持片１７８を貫通した状態に保持されている。これらの支持片は、ピンホルダを共同して形成している。
【０１０６】
リング部１７４の内側及び各直線部１７６の両側部には、ピン支持片１７８を受ける段部が形成されている。ピン支持片１７８は、リング部１７４の前記段部において複数のねじ部材（図示せず）により取り付けられている。
【０１０７】
上記の接続ユニット１７０によれば、ピン支持体１７２がリング部１７４から仮想軸線９４に向けて延びて、中心部において互いに結合された複数の直線部１７６により補強されているから、高温度試験においてプローブユニット７８、特にプローブ基板８０の中央部が熱膨張により下方又は上方へ変形しようとしても、そのような熱変形が抑制される。その結果、熱変形にともなう接触子４４の針先位置の変化が防止される。
【０１０８】
［接続ピンの他の実施例］
【０１０９】
図２４を参照するに、ピン支持体１９０は、ポゴピンを接続ピン１９２として用いている。
【０１１０】
各ポゴピンすなわち各接続ピン１９２は、筒状部材１９４と、筒状部材１９４の一端部に筒状部材１９４の長手方向へ移動可能に配置された第１のピン部材１９６と、筒状部材１９４の他端部に筒状部材１９４の長手方向へ移動可能に配置された第２のピン部材１９８と、筒状部材１９４内にあって第１及び第２のピン部材１９６及び１９８の間に配置されて第１及び第２のピン部材１９６及び１９８をそれぞれ先端部が筒状部材１９４の一端部及び他端部から突出する方向（すなわち、第１及び第２のピン部材１９６及び１９８が相離れる方向）に付勢する圧縮コイルばね２００とを備える。
【０１１１】
筒状部材１９４、第１及び第２のピン部材１９６及び１９８、コイルばね２００は、いずれも、導電性材料により製作されている。第１及び第２のピン部材１９６及び１９８は、筒状部材１９４に脱落不能に保持されている。
【０１１２】
各接続ピン１９２は、筒状部材１９４において脱落不能に維持されている。ピンホルダ２０２の上下両面のそれぞれに電気絶縁性材料により製作された保持シート２０４が固定されている。第１及び第２のピン部材１９６及び１９８は、それぞれ、上側及び下側のシート部材２０４を貫通している。
【０１１３】
しかし、筒状部材１９４は、両シート部材２０４を貫通することなく、その上端及び下端をシート部材２０４に当接させている。これにより、各接続ピン１９２は、筒状部材１９４がピンホルダ２０２に位置されて、ピンホルダ２０２からの脱落を防止されている。
【産業上の利用可能性】
【０１１４】
上記各実施例において、各接触子４４は、特開２００８-１４５２２４号公報に記載されているように金属細線を用いたもの、図２４に示すような形状及び構造を有するポゴピンを用いたもの等、公知の他の構造及び形状を有するものであってもよい。
【０１１５】
本発明は、また、上記のようにカム面１００ｃをカムスロット１１０で形成した装置のみならず、例えば図１５において回転リング９８の上面に上方に開放するように形成されたカム面を用いる装置のような他のカム面を用いる装置にも適用することができる。
【０１１６】
本発明は、さらに、上記のような結合ユニット５２，５４、変位機構７４、駆動機構１１２以外の結合ユニット、変位機構、駆動機構を用いた装置にも適用することができる。
【０１１７】
本発明は、上記実施例に限定されず、特許請求の範囲に記載された趣旨を逸脱しない限り、種々に変更することができる。
【図１】
0005478133.tif 000002
【図２】
0005478133.tif 000003
【図３】
0005478133.tif 000004
【図４】
0005478133.tif 000005
【図５】
0005478133.tif 000006
【図６】
0005478133.tif 000007
【図７】
0005478133.tif 000008
【図８】
0005478133.tif 000009
【図９】
0005478133.tif 000010
【図１０】
0005478133.tif 000011
【図１１】
0005478133.tif 000012
【図１２】
0005478133.tif 000013
【図１３】
0005478133.tif 000014
【図１４】
0005478133.tif 000015
【図１５】
0005478133.tif 000016
【図１６】
0005478133.tif 000017
【図１７】
0005478133.tif 000018
【図１８】
0005478133.tif 000019
【図１９】
0005478133.tif 000020
【図２０】
0005478133.tif 000021
【図２１】
0005478133.tif 000022
【図２２】
0005478133.tif 000023
【図２３】
0005478133.tif 000024
【図２４】
0005478133.tif 000025