(57)【特許請求の範囲】
【請求項１】
シリコン・オン・絶縁体（ＳＯＩ）基板のデバイス層のデバイス層を提供するステップであって、前記デバイス層が、少なくとも１つの窒化物層と前記窒化物層を被覆する酸化物層とを備えた浅いトレンチ絶縁（ＳＴＩ）スタックの下に横たわることを特徴とする、提供するステップと、
第１のトレンチを形成するためにシリコン・オン・絶縁体（ＳＯＩ）基板のデバイス層をエッチングするステップであって、前記第１のトレンチが前記ＳＯＩ基板の絶縁層の近くで止まることを特徴とし、するエッチングステップと、
ボディ・タイの配置を確立するマスクで前記第１のトレンチの一部をマスキングするステップと、
前記第１のトレンチのマスクされていない部分に第２のトレンチをエッチングするステップであって、前記第２のトレンチが、前記絶縁層に延び、前記窒化物層が前記第２のトレンチのエッチングによって薄化されないことを特徴とするエッチングステップと、
前記第１および第２のトレンチの上にＳＴＩ酸化物を形成するステップと、
前記デバイス層の頂部表面から第１の平均深さを備えた第１のドーピング密度で、デバイス層のドレイン及びソース領域内にドーピングイオンをインプラントするステップであって、前記第１の平均深さが前記第１のトレンチの上の前記ＳＴＩ酸化物の厚さよりも小さいことを特徴とするステップと、
前記デバイス層の頂部表面から第２の平均深さを備えた第２のドーピング密度で、ドレイン及びソース領域内にドーピングイオンをインプラントするステップであって、前記第２の平均深さが、第１のトレンチの上のＳＴＩの厚さよりも大きく、ボディ・タイのドーピング密度よりも小さいドーピング密度を備え、それによって、前記ボディ・タイが多数キャリアタイプをスイッチングすることを防止することを特徴とするステップと
を有することを特徴とする、ボディ・タイを形成する方法。
【請求項２】
前記ＳＴＩ酸化物が、前記ボディ・タイ内への引き続いてのインプラントをブロックし、前記インプラントが、ソース／ドレイン領域に対して少なくとも１つのシリサイドとのオーミックコンタクトを提供することを特徴とする請求項１に記載の方法。
【請求項３】
前記ボディ・タイが、ドレイン、ソース、ボディおよびボディコンタクト領域を含むデバイス層において電界効果トランジスタに結合されたことを特徴とする請求項２に記載の方法。
【請求項４】
前記ボディ・タイが、前記ボディコンタクトに前記ボディの電気的結合を提供することを特徴とする請求項３に記載の方法。
【請求項５】
前記ボディ・タイが、ソースに隣接し、ドレインに隣接しないように配置され、それにより寄生容量を低減させることを特徴とする請求項２に記載の方法。
【請求項６】
前記マスクが、前記浅いトレンチ絶縁（ＳＴＩ）スタックの一部とオーバーラップするとともに、前記オーバーラップが、前記浅いトレンチ絶縁（ＳＴＩ）スタックに隣接する領域のうち前記ボディ・タイが形成されない領域におけるシャドーイングを防止するように決定されることを特徴とする請求項３に記載の方法。
【請求項７】
前記誘電体が、化学気相成長（ＣＶＤ）酸化物であることを特徴とする請求項２に記載の方法。
【請求項８】
二酸化珪素層の頂部に配置されたシリコン層を提供するステップと、
前記シリコン層の頂部に少なくとも１つの窒化物層を提供するステップと、
前記窒化物層の頂部に酸化物層を提供するステップと、
多段トレンチを前記シリコン層内に形成するためにシリコン層をエッチングし、シリコンアイランドを形成するステップであって、前記多段トレンチが、(i)ボディ・タイの配置を確立し、(ii)前記二酸化珪素層に延びることにより電気的絶縁を提供し、(iii)少なくとも第１及び第２のトレンチを包含し、前記第１のトレンチが、前記二酸化珪素層の前で停止し、前記第２のトレンチが前記二酸化珪素層に延び、前記窒化物層が、前記二酸化珪素層にのびるエッチングによって薄化されないことを特徴とするステップと、
前記第１および第２のトレンチの上にＳＴＩ酸化物を形成するステップと、
前記デバイス層の頂部表面から第１の平均深さを備えた第１のドーピング密度で、デバイス層のドレイン及びソース領域内にドーピングイオンをインプラントするステップであって、前記第１の平均深さが前記第１のトレンチの上の前記ＳＴＩ酸化物の厚さよりも小さいことを特徴とするステップと、
前記デバイス層の頂部表面から第２の平均深さを備えた第２のドーピング密度で、ドレイン及びソース領域内にドーピングイオンをインプラントするステップであって、前記第２の平均深さが、第１のトレンチの上のＳＴＩの厚さよりも大きく、ボディ・タイのドーピング密度よりも小さいドーピング密度を備え、それによって、前記ボディ・タイが多数キャリアタイプをスイッチングすることを防止することを特徴とするステップと、
を有することを特徴とするボディ・タイを形成する方法。
【請求項９】
前記ボディ・タイが、ボディ領域およびボディコンタクト領域を含むシリコンアイランドの隣に配置され、前記ボディ・タイが、前記ボディ領域を前記ボディコンタクト領域に結合することを特徴とする請求項８に記載の方法。
【請求項１０】
ボディ領域の頂部にゲートスタックを形成するステップであって、前記ゲートスタックが、ボディ・タイではなくシリコンアイランドの上にあるように位置決めされることを特徴とするステップを更に有することを特徴とする、請求項９に記載の方法。
【請求項１１】
前記ボディ領域の頂部にゲートスタックを形成するステップであって、前記ゲートスタックが、引き続きのインプランテーションプロセスから前記ボディ領域のドーピングを防止する所定の厚さを有することを特徴とするステップを更に有することを特徴とする請求項９に記載の方法。
【請求項１２】
前記ボディ・タイが、少なくとも２つの電界効果トランジスタによって共有されることを特徴とする請求項８に記載の方法。
【請求項１３】
前記第１のドーピング密度が、前記第２のドーピング密度よりも大きいことを特徴とする請求項８に記載の方法。
【請求項１４】
前記第１のドーピング密度によって、シリコンアイランドとのオーミックコンタクトを達成することができることを特徴とする請求項１３に記載の方法。
【請求項１５】
前記ボディ・タイが、前記ソースの一部に隣接して配置され、前記ドレインに隣接しないことを特徴とする請求項２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的にはシリコン・オン・絶縁体（ＳＯＩ）基板に形成された電界効果トランジスタ（ＦＥＴ）の電界に関し、特に、ＦＥＴのボディとボディコンタクトとの間にボディ・タイ（body-tie）を形成する方法に関する。
【背景技術】
【０００２】
ＳＯＩ基板に形成されたＦＥＴが経験するあるイシューは、浮遊ボディ効果である。かかるＦＥＴでは、浮遊ボディ効果は、バルク基板から電気的に絶縁されているボディ領域を備える。ボディに電圧を供給し、それゆえ、浮遊ボディ効果を和らげるために、印加電圧がしばしば、ボディコンタクトからボディに供給される。ボディコンタクトが、グランドまたは正若しくは負の電圧であってよい供給されたバイアスを受けたとき、ボディ・タイを介してボディにそれを運ぶ。しばしば、ボディ・タイは、デバイス層シリコンに形成され、酸化物の下で走る。
【０００３】
一般的には、ボディ・タイによって、ボディ領域およびボディコンタクトをＳＯＩ基板において遠隔に配置することができる。しかしながら、望ましくないことに、ＦＥＴの製造中に、ボディ・タイは、種々のプロセスステップに晒される。例えば、インプラントステップによって、イオンを酸化物層を貫通させ、ボディ・タイの伝導性能を変化させる。かかる露出を妨げるために、ＳＯＩベース・プロセス・フローは、ボディ・タイを適用させるために、追加のプロセスステップを含む必要がある。上述の例では、追加のフォトレジストマスクが、ボディ・タイ内へのインプランテーションを阻止するのに必要である。この及び他のタイプの適用は、プロセスの複雑性を増大させ、歩留まりを低下させる。
【発明の開示】
【課題を解決するための手段】
【０００４】
ボディ・タイおよびボディ・タイを形成する方法を開示する。該方法は、ＳＯＩ基板のデバイス層に第１のトレンチを形成することを含む。次いで、第２のトレンチが第１のトレンチの一部に形成される。第２のトレンチは、ＳＯＩ基板の絶縁層で停止する。第１のトレンチの下に配置され、第２のトレンチのそばに配置される、デバイス層の一部が、ボディ・タイとして機能する。開示された例では、デバイス層は、シリコンであり、絶縁層は二酸化珪素であり、第１および第２のトレンチは共に多段トレンチを形成する。
【０００５】
一般的に、ボディ・タイは、ＦＥＴボディをボディコンタクトに結合する。ＦＥＴは、ボディ・タイの隣にあるシリコンアイランドに配置される。ある態様では、シリコンアイランドおよびボディ・タイは、多段シリコンアイランドとして見ることができる。上方の段は、ソース、ドレイン、ボディおよびボディコンタクト領域のための領域を提供する。絶縁酸化物の下に埋設された下方の段は、ボディ・タイ領域を提供する。
【０００６】
寄生容量を低減するために、ボディ・タイは、ドレイン領域ではなくソース領域のそばに走るように配置される。領域を最適化するために、少なくとも２つのＦＥＴの間の距離は、ボディ・タイを共有することによって低減される。ある態様では、ボディ・タイは、第１のトレンチのエッジで「自己位置決定（self-aligned）」される。更に、ボディ・タイは、厚い酸化物の下に配置され、フォトレジストマスクはボディ・タイ内へのインプラントをマスクするのに要求されない。
【０００７】
これら並びに他の態様および利点は、添付の図面を参照して以下の詳細な説明を読むことによって当業者には明らかであろう。また、この発明の開示は、単なる例示であり、添付の特許請求の範囲を限定するものではない。
【発明を実施するための最良の形態】
【０００８】
図を参照すると、図１Ａは浅いトレンチ絶縁（ＳＴＩ）スキーム１０のフローチャートである。典型的には、ＳＴＩスキームは、種々のＣＭＯＳデバイスの間に電気的な絶縁を提供する。この開示は、ボディ・タイを達成するためのＳＯＩプロセスにおけるＳＴＩスキームの変形を表すけれども、ボディ・タイは、他のタイプの絶縁スキームまたはパターニング及びエッチングステップを使用しても形成されうる。
【０００９】
図１Ａでは、ＳＴＩスキーム１０は、ブロック１２で始まり、ＳＴＩスタックが提供される。図２は、かかるＳＴＩスタック１４を示す。一般的に、ＳＴＩスタック１４は、窒化物層１８の頂部に配置された薄い酸化物層１６を含む。窒化物層１８は、パッド酸化物層２０の頂部に配置される。パッド酸化物層２０は、シリコンデバイス層２２の頂部に配置される。デバイス層２２は、シリコンダイオキサイド絶縁層（埋設された酸化物２４）の上にある。埋設された酸化物２４は、バルクシリコン基板２５の上にある。
【００１０】
図１Ａに戻ると、ブロック２６では、フォトレジストマスクがＳＴＩスタック１４で「ハードマスク」パターンを画定する。ハードマスクの形成後、フォトレジストは次いで、剥離される。
【００１１】
この点で、ボディ・タイを生成するために、ＳＴＩスキーム１０のブロック２８は、方法３０を含む。図１Ｂは、方法３０のフローチャートである。方法３０は、ＳＴＩハードマスクが形成された後から始まる。一般的に、ＳＯＩ基板は、ブロック３２で示したような、絶縁層の頂部に配置されたデバイス層を少なくとも含む。
【００１２】
方法３０では、少なくとも２つのシリコンエッチングが実行される。これは、ＳＯＩにおける標準的なＳＴＩプロセスとは対照的であり、シリコンエッチングは、埋設された酸化物２４内で停止する（または、埋設された酸化物２４上で停止する）。その代わり、シリコンエッチングは、埋設された酸化物２４の前で停止し、ブロック３２で示したように、第１のトレンチが形成される。図３は、このシナリオを示す断面である。
【００１３】
図３では、デバイス層２２は、第１のトレンチ３６，３８および４０を含む。トレンチ３８は、Ｎ型ウェル４４からＰ型ウェル４２を絶縁する。トレンチ３６および４０は、同様の仕方で、デバイス層２２に配置された他のデバイスからＰウェル４２およびＮウェル４４を分離する。方法３０におけるこの点で、デバイス層２２の薄い部分は依然として、トレンチ３６，３８および４０に存在する。デバイス層２２のこの薄い部分を残すことにより、シリコンエッチングは、ボディ・タイの高さ４６を確立する。それゆえ、シリコンエッチングの時間は、ボディ・タイの高さと逆比例する。
【００１４】
第１のトレンチ３６，３８および４０が形成された後、第２のシリコンエッチングが、方法３０のブロック４８に示すように、第２のトレンチのセットを形成する。トレンチ３６，３８および４９０と対照的に、これらの第２のトレンチは、もっぱらハードマスクによって形成されない。その代わり、フォトレジストマスクがそれらを画定する。図４では、フォトレジストマスク５０がトレンチ５２および５４を画定する。トレンチ５２および５４は、ボディ・タイ５６および５８の配置を画定する。更に、マスク５０は、レジストエッジ６０および６２を介して、ボディ・タイ５６および５８の幅５５を確立する。示されてはいないが、マスク５０はまた、ボディ・タイ５６および５８の長さも確立する。
【００１５】
ボディ・タイが形成されていない領域では、マスク５０は開いていて良い。例えば、マスク５０は、トレンチ３８において第２のシリコンエッチングをブロックしない。それゆえ、Ｐウェル４２は、Ｎウェル４４から完全に分離される。しかしながら、トレンチ３８におけるシャドゥイングを防止するために、レジストエッジ６４および６６は、ハードマスクからオフセットされる。エッジ６４および６６がオフセットされなければ、トレンチ３８の側壁の勾配は、シャドゥイングの結果として、減少する。エッジ６０および６２を超えて、マスク５０はまた開いており、かくして、Ｐウェル４２およびＮウェル４４は、デバイス層２２内の他のデバイスから完全に分離される。
【００１６】
図５では、第１および第２のシリコンエッチングが完了すると、マスク５０は除去される。ボディ・タイ５６および５８並びにアイランド６６および６８は後に残される。アイランド６６は、Ｐウェル４２を含み、ＳＯＩプロセスフローが完了したとき、ＮＦＥＴをも含む。同様に、アイランド６８はＮウェル４４を含み、ＰＦＥＴを含む。ある態様では、ボディ・タイとアイランドとの組み合わせは、マルチ・タイ・アイランド（multi-tiered island）として見ることができうる。例えば、ボディ・タイ５６とアイランド６６はマルチ・タイ・アイランド７０を形成する。同様に、ボディ・タイ５８とアイランド６８は、マルチ・タイ・アイランド７２を形成する。両方のマルチ・タイ・アイランド７０および７２は、ＦＥＴに関するソース、ドレイン、ボディ、および、ボディコンタクト領域を収容する。更に、ボディ・タイ５６および５８は、ＦＥＴのボディ領域とボディコンタクトとのあいだの結合を提供する。
【００１７】
図１Ａおよび１Ｂに戻ると、図１Ａのブロック２８に示されたＳＴＩエッチングプロセスは完了している。次いで、ＳＴＩスキーム１０のブロック７４で、ボディ・タイおよびトレンチは、インプランテーションを経験する。
【００１８】
図５では、矢印７６，７８，８０および８２は、ブロック７４でインプラされるインプランテーション領域を示す。例えば、矢印７６は、アイランド６８の側壁でquadタイプのインプランテーションを示す。他方、矢印７８は、アイランド７０の側壁で別のquadタイプのインプランテーションを示す。側壁のインプラに加えて、ボディ・タイ５６および５８はまた、矢印８０および８２によって示された、インプラを受ける。インプラは、ボディ・タイ５６および５８が、引き続き反対の種のタイプのインプラによって、いずれかのボディ・タイを真性または他のタイプのドーピングに戻すことを阻止するのに十分な高さである濃度を有するように仕立てられたものであるべきである。かかる考慮がえられないならば、ダイオードは、ボディ・タイ及びゲート並びにボディ・タイ及びボディコンタクトの間に形成されうる。これについては、図１１を参照してより詳細に記載する。
【００１９】
図１Ａに再び戻ると、ＳＴＩスキーム１０の最後の二つのブロックで、ＳＴＩ酸化物は、ブロック８６で堆積され、ブロック８８で（化学的機械的研摩で）平坦化される。図６は、ブロック８６および８８の応用の結果を示す。図６では、ＳＴＩ酸化物９０は、ボディ・タイ５６および５８を覆い、アイランド６６および６８の間にもまた伝記的絶縁を提供する。更に、ＳＴＩ酸化物９０は、デバイス層に形成される他のデバイスからアイランド６６および６８を電気的に絶縁する。
【００２０】
ＳＴＩスキーム１０がいったん完了したとき、ＳＯＩプロセスは、ゲート形成に続く。図７では、窒化物層１８が、例えば、熱燐（hot-phosphoric）ストリップを使用して除去される。ポリシリコンの下に配置された薄いゲート酸化物を含むポリシリコンゲート層９２が、アイランド６６および６８の頂部に形成される。更に、ＳＴＩ酸化物９０は、窒化物層１８が除去される前に、薄化されるか又はエッチングされる。この薄化は、ボディ・タイ５６および５８の上に、ＳＴＩ酸化物９０のオフセット９４を画定する。ＳＴＩ酸化物９０のオフセット９４は、引き続いてのインプラント中に、ボディ・タイ５６および５８を保護する。インプラント保護は、図１１を参照して更に記載する。
【００２１】
ゲート層９２を形成した後、一連のインプラントは、ソース及びドレイン領域のドーピングレベルを確立する。これらのインプラントが行われる場所を例示するために、図８は、アイランド６６および６８並びにボディ・タイ５６および５８を通る切断面の平面図を示す。特に、図９ないし１１はそれぞれ、断面Ｘ−Ｘ’、Ｙ−Ｙ’およびＺ−Ｚ’の断面を含む。図８はまた、ＮＦＥＴ及びＰＦＥＴそれぞれの、ドレイン領域９６及び９８、ソース領域１００及び１０２、並びにボディコンタクト領域１０４及び１０６の配置を示す。
【００２２】
図９では、ゲート層９２の下のボディ領域を図示するために、断面Ｘ−Ｘ’が、アイランド６８のボディ領域１１０およびアイランド６６のボディ領域１０８を切断する。図９はまた、ゲート層９２のそばに配置された窒化物スペーサ１１２および１１４を示す。
【００２３】
図１０では、断面Ｘ−Ｘ’と垂直な断面Ｙ−Ｙ’が、アイランド６６を切断する。ドレイン９６およびソース１００は、２つのインプランテーション領域１１６および１１８を示す。第１の領域１１６は、シリサイド領域１２０および１２２とオーミックコンタクトを提供するために、浅く、高濃度にドーピングされた領域である。これらのシリサイド領域は、例えば、ＴｉシリサイドまたはＣｏシリサイドであってよい。第１の領域は、オフセット９４（図６参照）より浅い平均深さを備える。第２の領域１１８は、オフセット９４よりも深い平均深さを備えた、より深く、低濃度にドーピングされた領域である。（ドレイン９６とソース１００との間の）チャネル領域の伝導特性の変化を防止するために、ゲート層９２は、著しく厚くなるべきである。そうでない場合、ゲート層９２は、領域１１６および１１８を形成するインプラントをマスクしない。第２の領域１１８を形成するために、より深いインプラントが、ドレイン９６およびソース１００の下で、伝導パスを形成する埋設された酸化物２４の上で底に達する。同様の仕方で、浅い及び深いインプラントはまた、ドレイン９８およびソース１０２において、低濃度及び高濃度のＰ型ドープ領域を形成する。
【００２４】
図１１では、断面Ｚ−Ｚ’が、ソース１００およびボディ・タイ５６を切断する。ボディ・タイ５６がＳＴＩ酸化物９０の下に配置されるので、ＳＴＩ酸化物９０は、領域１１６を形成するインプラントをマスクする。しかしながら、領域１１８を形成する深いインプラントは、依然としてボディ・タイ５６内を貫通する。しかしながら、浅いインプラントをブロックすることにより、ボディ・タイ５６は、所望の伝導パスを提供するためのチャネルのボディと同じドーピング極性を残す。しかしながら、上述したように、ボディ・タイが従前のステップで十分にドーピングされていない場合、深いＮ型インプラントによって、ボディ・タイ５６を真性又はＮ型にすることができる。Ｐ−Ｎ接合が、ボディコンタクト１０４とボディ１０８との間に形成されうる。
【００２５】
ＳＴＩ酸化物９０が種々の厚さに仕立てられうるので、適当なオフセット９４の選択により、ボディ・タイ内への高濃度インプラントをブロックするために延長されたゲート層またはフォトレジストマスクを要求することなく、ドレイン９６及び９８並びにソース１００及び１０２をインプラントすることができる。インプラントをブロックするこれらの両者の試みは、寄生容量及び／又はデバイスレイアウト領域の増大を導く。例えば、（オフセット９４を備えた酸化物層９０の代わりに）レジストマスクを用いることは、関連するリソグラフィステップで要求されるアライメントおよび最小線幅のために、レイアウト領域の著しい増大を要求する。他方では、延長されたゲート層は、ボディ・タイの上に電界を展開することを可能にすることにより、寄生容量を増大させる。本質において、これらのタイプのマスクに関する必要性を除去することにより、ドレイン９６および９８並びにソース１００および１０２内へのインプラントは、真に自己位置あわせなものになる。
【００２６】
ボディ・タイ５６および５８の寄生容量を低減させる別の方法は、ソース１００および１０２のそばで、それらをアライメントすることである。この仕方では、ドレイン９６および９８は壁で囲まれ、ドレイン９６および９８とボディ・タイ５６および５８の間の容量は発生しない。このタイプのアライメントは、図８に例示した。
【００２７】
ボディ・タイがもっとも好ましい容量に関して配置されるだけでなく、領域の効率を改善するために任意に配置されても良い。例えば、２つのＦＥＴが、ボディ・タイを共有することができ、図１２は、ボディ領域１２２および１２４に結合されたボディ・タイ１２０を示す。２つの別々のＦＥＴは、これらのボディ領域の一方を含む。ボディ・タイ１２０は、方法３２と同じ仕方で製造されうる。
【００２８】
かなり多数のＦＥＴが、ボディ・タイ１２０を共有しうる。ボディ・タイを共有することにより、少なくとも２つのＦＥＴの間の距離が最小になる。ある例では、（ブロック４８で形成された）第２のトレンチは、（ブロック３４で形成された）第１のトレンチ内に形成されない。その代わり、第１のトレンチは、埋設された酸化物の前に停止し、ボディ・タイとなるように、デバイス層の残りの部分を残す。かかるシナリオでは、トランジスタは、ボディ・タイ領域によって取り囲まれ、第２のトレンチが提供する電気的絶縁を要求しない。
【００２９】
提示した方法は、ＳＯＩプロセスにおけるＳＴＩスキームを参照して記載してきたけれども、しかしながら、ＳＯＩプロセスの他のポイントで実行することもできうる。提示したボディ・タイは、radiation hardened circuitにおいて得に利点がある。かかる回路は、イオン誘導の異常および層変化を緩和するために、記載したボディ・タイに沿ってボディコンタクトを使用する。しかしながら、かかるボディ・タイもまた、非radiation hardened circuitにも適切に使用されることも予期される。従って、零時の例はあくまでも具体例であり、本発明の範囲を制限すべきものではない。例えば、用語「堆積」は、一般的な周知の成長、気相成長（ＣＶＤ）、プラズマエッチＣＶＤ、および、他の誘電体又は他の半導体関連薄膜の製造方法を指す。全ての例は、添付の特許請求の範囲およびその均等の範囲の精神および範囲内にある。
【図面の簡単な説明】
【００３０】
【図１】図１ＡはＳＴＩスキームのフローチャートである。図１Ｂは、図１ＡのＳＴＩスキームにおけるボディを形成する方法のフローチャートである。
【図２】ＳＯＩ基板上のＳＴＩスタックの断面である。
【図３】ＳＯＩ基板に形成されたトレンチの断面である。
【図４】ボディ・タイおよびシリコンアイランドを形成するのに使用されるフォトレジストマスクの断面である。
【図５】インプラントされたボディ・タイおよびアイランドの断面である。
【図６】図５のボディ・タイの上に配置された平坦化された酸化物層の断面である。
【図７】図６のボディ・タイおよびアイランドの上に配置されたポリシリコン層の断面である。
【図８】図７のボディ・タイおよびアイランドの平面図である。
【図９】図８の平面図の断面図である。
【図１０】図８の平面図の別の断面図である。
【図１１】図８の平面図の更に別の切り口の断面図である。
【図１２】ボディ・タイを共有する２つのボディ領域の断面である。
【図１】
0005567832.tif 000002
【図２】
0005567832.tif 000003
【図３】
0005567832.tif 000004
【図４】
0005567832.tif 000005
【図５】
0005567832.tif 000006
【図６】
0005567832.tif 000007
【図７】
0005567832.tif 000008
【図８】
0005567832.tif 000009
【図９】
0005567832.tif 000010
【図１０】
0005567832.tif 000011
【図１１】
0005567832.tif 000012
【図１２】
0005567832.tif 000013