(57)【特許請求の範囲】
【請求項１】
第１の電流を第１の電圧に変換する単相信号出力のトランスインピーダンス増幅器と、
前記第１の電圧が入力される一端、及び第２の電圧を出力する他端を備える第１の抵抗素子と、
前記第１の抵抗素子の他端に接続される反転入力端子、及び第３の電圧が入力される非反転入力端子を備える第１の増幅器と、
前記第１の増幅器からの出力が入力される一端、及び前記第１の抵抗素子の他端が接続される他端を備えるコンデンサと、
前記第１の電圧及び前記第２の電圧が入力されるリミッタ増幅器と、
を備え、
前記第１の増幅器の出力、または前記反転入力端子の信号を増幅して得られる出力は、前記第１の電圧の積分値である第４の電圧であり、
前記トランスインピーダンス増幅器は、前記第４の電圧に基づいて前記第１の電流のバイアス電流が変動することによって生じる前記第１の電圧のバイアス電圧の変動を除去し、
前記コンデンサ、及び前記第１の増幅器で構成されるミラー容量と、前記第１の抵抗素子とによって、ローパスフィルタが構成され、
前記ローパスフィルタは前記第１の電圧の平均電圧である前記第２の電圧を生成し、前記リミッタ増幅器は、前記第１の電圧と前記平均電圧を用いて単相差動変換を行うことを特徴とする電圧出力回路。
【請求項２】
受信した光信号を第１の電流として出力する光検出器を更に備えることを特徴とする請求項１記載の電圧出力回路。
【請求項３】
前記トランスインピーダンス増幅器は、前記第１の電流を前記第１の電圧に変換する電流電圧変換部と、前記第４の電圧によって前記第１の電流を制御する電圧電流変換部と、を備えることを特徴とする請求項１または２記載の電圧出力回路。
【請求項４】
前記電流電圧変換部は、反転入力端子に前記第１の電流が入力される第３の増幅器と、前記第３の増幅器の前記反転入力端子及び出力端子の間に接続される第２の抵抗素子と、を備えることを特徴とする請求項３記載の電圧出力回路。
【請求項５】
前記第１の抵抗素子の他端に接続される第２の増幅器を更に備え、
前記第４の電圧は、前記第１の増幅器の出力、または前記第２の増幅器の出力であることを特徴とする、請求項１乃至４のいずれか一項に記載の電圧出力回路。
【請求項６】
請求項１乃至５の何れか一項の電圧出力回路を備えるコネクタ部と、
前記コネクタ部に接続される光ファイバケーブルと、
を備えることを特徴とするアクティブケーブル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電圧出力回路、及びアクティブケーブルに関する。
【背景技術】
【０００２】
光信号を電圧信号に変換する光受信回路において、一般的に、光検出器（フォトダイオード）のバイアス電流により、光検出器が電流を出力する際に光受信回路の出力電圧にクリッピングが起こることがある。この問題を避けるために、光受信回路のトランスインピーダンス増幅器（ＴＩＡ：Transimpedance Amplifier）にて、ＤＣオフセットキャンセル（ＤＣＯＣ：DC Offset Cancel）機能が必要となる。また同時に、該電流に基づいて変換された単相信号を差動信号に変換するための機能も必要である。  
上述した機能を実現するために、様々な方法が考えられているが、光受信回路の面積の増大や、消費電力の増大を招く等の問題がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１７４５６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
面積及び消費電力を低減し、高精度に単相差動変換をすることができる電圧出力回路を提供する。
【課題を解決するための手段】
【０００５】
実施形態の電圧出力回路は、第１の電流を第１の電圧に変換する単相信号出力のトランスインピーダンス増幅器と、前記第１の電圧が入力される一端、及び第２の電圧を出力する他端を備える抵抗素子と、前記抵抗素子の他端に接続される反転入力端子、及び第３の電圧が入力される非反転入力端子を備える第１の増幅器と、前記第１の増幅器からの出力が入力される一端、及び前記抵抗素子の他端が接続される他端を備えるコンデンサと、前記第１の電圧及び前記第２の電圧が入力されるリミッタ増幅器と、を備え、前記第１の増幅器の出力、または前記反転入力端子の信号を増幅して得られる出力は、前記第１の電圧の積分値である第４の電圧であり、前記トランスインピーダンス増幅器は、前記第４の電圧に基づいて前記第１の電流のバイアス電流が変動することによって生じる前記第１の電圧のバイアス電圧の変動を除去し、前記コンデンサ、及び前記第１の増幅器で構成されるミラー容量と、前記抵抗素子とによって、ローパスフィルタが構成され、前記ローパスフィルタは前記第１の電圧の平均電圧である前記第２の電圧を生成し、前記リミッタ増幅器は、前記第１の電圧と前記平均電圧を用いて単相差動変換を行う。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係るアクティブケーブルの基本的な構成を模式的に示した図である。
【図２】第１の実施形態に係る光受信回路の基本的な構成を模式的に示したブロック図である。
【図３】第１の実施形態に係る平均・積分電圧出力回路の基本的な構成を模式的に示した回路図である。
【図４】第１の実施形態に係る平均・積分電圧出力回路の基本的な動作を模式的に示した回路図である。
【図５】第２の実施形態に係る平均・積分電圧出力回路の基本的な構成を模式的に示した回路図である。
【図６】第２の実施形態に係る平均・積分電圧出力回路の基本的な動作を模式的に示した回路図である。
【図７】第３の実施形態に係る平均・積分電圧出力回路の基本的な構成を模式的に示した回路図である。
【図８】第３の実施形態に係る平均・積分電圧出力回路の基本的な動作を模式的に示した回路図である。
【図９】第４の実施形態に係るトランスインピーダンス増幅器及び平均・積分電圧出力回路の基本的な構成を模式的に示した回路図である。
【図１０】第４の実施形態に係るトランスインピーダンス増幅器及び平均・積分電圧出力回路の基本的な構成を模式的に示した回路図である。
【図１１】第５の実施形態に係るトランスインピーダンス増幅器及び平均・積分電圧出力回路の基本的な構成を模式的に示した回路図である。
【図１２】比較例１に係る平均・積分電圧出力回路の基本的な構成を模式的に示した回路図である。
【図１３】比較例２に係る光受信回路の基本的な構成を模式的に示した回路図である。
【発明を実施するための形態】
【０００７】
以下、実施形態の詳細を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。また、以下の各実施形態では、光受信回路を用いたアクティブケーブルを例として用いて説明する。
【０００８】
（第１の実施形態）
＜光ケーブルの概要＞  
図１を用いて、第１の実施形態に係るアクティブケーブルの基本的な構成について概略的に説明する。図１は、第１の実施形態に係るアクティブケーブルの基本的な構成を模式的に示した図である。
【０００９】
図１に示すように、アクティブケーブル（光ケーブル）は、２つのコネクタモジュール（Ｃ／Ｍ：Connector/Module）１０と、両端にコネクタモジュール１０が接続された光ファイバ（Optical fiber）ケーブル２０とを有している。また、二つのコネクタモジュール１０の中にはそれぞれ、光信号を電圧信号に変換する光受信回路（後述で説明）、及び電気から光へ変換を行う光送信回路（図示せず）等が組み込まれている。この際、このアクティブケーブルは双方向通信が可能となる。
【００１０】
コネクタモジュール１０の一つには、任意の電気信号が与えられ、これがコネクタモジュール１０内の光送信回路にて光信号へと変換される。そして、光ファイバケーブル２０を介してもう一方のコネクタモジュールへ到達し、光受信回路により電気信号へと変換される。逆方向への通信もまた可能である。
【００１１】
また、本ケーブルは一方向通信用としても実現可能である。その場合は、２つあるコネクタモジュール１０のうち、一方は光送信回路、もう一方は光受信回路を備えている。
【００１２】
＜コネクタモジュールの構成＞  
次に、図２を用いて、コネクタモジュール１０内の光受信回路１００について概略的に説明する。図２は、第１の実施形態に係る光受信回路１００を模式的に示したブロック図である。
【００１３】
図２に示すように、光受信回路１００は、トランスインピーダンス増幅器１１０、平均・積分電圧出力回路１２０、及びリミッタ増幅器１３０を備える。  
図示するように、フォトダイオード１１は、光ファイバケーブル２０を介して入力された光信号を、該光信号の強度に応じた電気信号に変換し、入力電流Ｉｉｎを供給する。  
トランスインピーダンス増幅器１１０は、入力電流Ｉｉｎを入力電圧Ｖｏｐに変換する。この際、トランスインピーダンス増幅器１１０は、平均・積分電圧出力回路１２０から与えられる積分電圧Ｖｄｃｏｃに基づいて、入力電流Ｉｉｎの直流成分を減少させる。すなわちトランスインピーダンス増幅器１１０は、入力電流ＩｉｎにつきＤＣオフセットキャンセルを行うことで、入力電流Ｉｉｎのバイアス電流が変動することによって生じる電圧Ｖｏｐのバイアス電圧の変動を除去する。  
平均・積分電圧出力回路１２０は、入力電圧Ｖｏｐ及び参照電圧Ｖｒｅｆに基づいて、入力電圧Ｖｏｐの積分電圧Ｖｄｃｏｃ及び平均電圧Ｖｏｍを発生する。  
リミッタ増幅器１３０は、入力電圧Ｖｏｐ及び平均電圧Ｖｏｍを用いて、単相差動変換を行う。  
上記構成において、電圧Ｖｏｐのバイアス電圧が参照電圧Ｖｒｅｆにほぼ一致するような負帰還がかかっている。
【００１４】
＜平均・積分電圧出力回路の構成＞  
次に、図３を用いて、光受信回路１００の平均・積分電圧出力回路１２０の構成について説明する。図３は、第１の実施形態に係る平均・積分電圧出力回路１２０の構成を模式的に示した回路図である。  
図３に示すように、平均・積分電圧出力回路１２０は、抵抗素子Ｒ１、容量素子（コンデンサ）Ｃ１、演算増幅器（単に増幅器、オペアンプまたはＡｍｐとも称す）１２１、及び増幅器１２２を備えている。  
抵抗素子Ｒ１は、その一端に電圧Ｖｏｐが印加され、他端はコンデンサＣ１の一方電極、演算増幅器１２１の反転入力端子（−）、及び増幅器１２２の入力端子に接続されている。
【００１５】
演算増幅器１２１は、その非反転入力端子（＋）に参照電圧Ｖｒｅｆが入力される。そして演算増幅器１２１は、反転入力端子及び非反転入力端子の電圧を比較・増幅し、その比較結果を出力する。以下では、演算増幅器１２１の直流利得をＡｄｃとする。
【００１６】
コンデンサＣ１は、その他方電極に、演算増幅器１２１の出力が与えられる。
【００１７】
増幅器１２２は、入力端子における電圧を増幅する。以下では、増幅器１２２の直流利得をＡ０とする。
【００１８】
以上の構成において、抵抗素子Ｒ１、コンデンサＣ１、及び演算増幅器１２１によって積分回路が構成される。また、演算増幅器１２１の反転入力端子には、ミラー効果によってＣ１・（１＋Ａｄｃ）の容量のミラー容量Ｃｍｉｒｒｏｒが見える。従って、このミラー容量Ｃｍｉｒｒｏｒと抵抗素子Ｒ１とによって、ローパスフィルタＬＰＦが構成される。
【００１９】
そして平均・積分電圧出力回路１２０は、抵抗素子Ｒ１の他端（すなわち、コンデンサＣ１の一方電極、演算増幅器１２１の反転入力端子、及び増幅器１２２の入力端子）における電圧を、電圧Ｖｏｍとして出力する。更に平均・積分電圧出力回路１２０は、増幅器１２２の増幅結果を、電圧Ｖｄｃｏｃとして出力する。
【００２０】
なお、トランスインピーダンス増幅器１１０のＤＣオフセットキャンセル部に演算増幅器１２１の非反転出力端（＋）から積分電圧Ｖ´ｄｃｏｃを出力しても良い。また、以後この積分電圧Ｖ´ｄｃｏｃは、積分電圧Ｖｄｃｏｃとは極性が逆とする。
【００２１】
＜平均・積分電圧出力回路の動作＞  
次に、図４を用いて、光受信回路１００の平均・積分電圧出力回路１２０の動作について説明する。ところで、伝達関数は、Ｖｏｕｔ／Ｖｉｎ＝Ｋ（１／１＋ｓτ）と表される。Ｋは、通過領域の利得であり、ｓはラプラス変換の変数であり、τは時定数である。また、この際の角周波数ωｃは、ωｃ＝１／τである。  
図４に示すように、入力電圧Ｖｏｐから電圧Ｖｏｍへの伝達特性は、Ｖｏｍ／Ｖｏｐ＝１／｛１＋ｓ（１＋Ａｄｃ）Ｃ１Ｒ１｝となる。これにより、抵抗素子Ｒ１、演算増幅器１２１、及びコンデンサＣ１は、時定数が（１＋Ａｄｃ）Ｃ１Ｒ１（＝τ）のローパスフィルタ（ＬＰＦ）となる（図中（１）の矢印を参照）。このため、電圧Ｖｏｍは入力電圧Ｖｏｐの平均電圧（以後、単に平均電圧Ｖｏｍと称す）となる。  
次に、入力電圧Ｖｏｐから積分電圧Ｖｄｃｏｃへの伝達特性は、Ｖｄｃｏｃ／Ｖｏｐ＝Ａ０／｛１＋ｓ（１＋Ａｄｃ）Ｃ１Ｒ１｝となる（図中（２）の矢印を参照）。ここで、Ａ０、Ａｄｃ＞＞１と近似すると、Ｖｄｃｏｃ／Ｖｏｐ≒１／｛ｓＡｄｃＣ１Ｒ１／Ａ０｝となり、単位利得角周波数ωがω＝Ａ０／（ＡｄｃＣ１Ｒ１）の積分器を実現できる。
【００２２】
また、入力電圧Ｖｏｐから積分電圧Ｖ´ｄｃｏｃへの伝達特性は、Ｖ´ｄｃｏｃ／Ｖｏｐ＝−１／｛ｓＣ１Ｒ１｝である（図中（３）の矢印を参照）。
【００２３】
このように、仮想接地点である演算増幅器１２１の反転入力端子（−）の電圧が入力電圧Ｖｏｐの平均電圧Ｖｏｍとなり、同端子からさらに任意の利得を有する増幅器を介することで、積分電圧Ｖｄｃｏｃを得る接続関係になっている。このとき、コンデンサＣ１と増幅器１２１はミラー容量（Ａｄｃ×Ｃ１）を構成している。このように、本構成では、抵抗素子Ｒ１と、コンデンサＣ１と、演算増幅器１２１と、増幅器１２２のみで、ローパスフィルタ機能及びＤＣオフセットキャンセル機能とを実現することができる。
【００２４】
＜平均・積分電圧出力回路の作用効果＞
上述した第１の実施形態によれば、平均・積分電圧出力回路（電圧出力回路）１２０は、入力電圧Ｖｏｐが入力される一端、及び入力電圧Ｖｏｐの平均電圧Ｖｏｍを出力する他端を備える抵抗素子Ｒ１と、抵抗素子Ｒ１の他端に接続される反転入力端子、及び参照電圧Ｖｒｅｆが入力される非反転入力端子を備える第１の演算増幅器１２１と、第１の演算増幅器１２１からの出力が入力される一端、及び抵抗素子Ｒ１の他端が接続される他端を備えるコンデンサＣ１と、を備える。そして、第１の増幅器１２１の出力、または抵抗素子Ｒ１の他端に接続される第２の増幅器１２２の出力は、第１の電圧Ｖｏｐの積分値である第４の電圧Ｖｄｃｏｃ（またはＶ´ｄｃｏｃ）であり、コンデンサＣ１、及び第１の増幅器１２１で構成されるミラー容量と、抵抗素子Ｒ１とによって、ローパスフィルタが構成される。
【００２５】
このため、一つの経路で積分電圧Ｖｄｃｏｃと平均電圧Ｖｏｍの生成することができるため小面積化が可能である。一般的に、抵抗素子やコンデンサのような受動素子を集積回路上に設ける場合、非常に多くの面積を占有してしまい、コストが増大してしまうという問題がある。しかし、本実施形態の平均・積分電圧出力回路１２０を用いることで、上記問題を解決できる。  
さらに、コンデンサＣ１の容量Ｃはミラー効果により、実効的に（１＋Ａｄｃ）倍されて見えるため、低い単位利得角周波数や大きな時定数を実現したい場合は、コンデンサＣ１の容量をより小さくすることができ、より低コスト化することができる。  
その結果、面積及び消費電力を低減し、高精度に単相差動変換をすることができる電圧出力回路を提供することができる。
【００２６】
なお、図示して無いが、平均電圧Ｖｏｍの端子とグランド端子との間に、任意の値をもつ容量を挿入することが望ましい場合がある。これは、演算増幅器の有限の利得帯域幅積に起因するもので、演算増幅器とコンデンサによるミラー容量の効果が得られないような周波数においても、有効にローパスフィルタとしての利得低減の傾き（例えば−２０ｄＢ／ｄｅｃ）を得られるようにするためである。これにより、積分電圧Ｖｄｃｏｃや平均電圧Ｖｏｍを、それぞれ入力電圧Ｖｏｐに対応する高精度な積分電圧や平均電圧にすることができる。
【００２７】
（第２の実施形態）
次に、図５を用いて、第２の実施形態に係る平均・積分電圧出力回路１２０の構成について説明する。図５は、第２の実施形態に係る平均・積分電圧出力回路１２０の構成を模式的に示した回路図である。尚、基本的な構成及び基本的な動作は、上述した第１の実施形態と同様である。従って、上述した第１の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。また、第２の実施形態は、主に、増幅器を削除し、演算増幅器を全差動型に変えた点で、第１の実施形態とは異なっている。
【００２８】
＜第２の平均・積分電圧出力回路の構成＞  
図５に示すように、平均・積分電圧出力回路１２０は、抵抗素子Ｒ２、コンデンサＣ２、Ｃ３、及び演算増幅器１２３を備えている。  
抵抗素子Ｒ２は、その一端に電圧Ｖｏｐが印加され、他端は容量素子Ｃ２の一方電極、及び演算増幅器１２３の反転入力端子（−）に接続されている。  
演算増幅器１２３は、その非反転入力端子（＋）に参照電圧Ｖｒｅｆが入力される。そして演算増幅器１２３は、反転入力端子及び非反転入力端子の電圧を比較・増幅し、その比較結果を出力する。以下では、演算増幅器１２３の直流利得をＡｄｃとする。  
コンデンサＣ２は、その他方電極に、演算増幅器１２３の非反転出力（＋）が与えられる。  
コンデンサＣ３は、一方の電極に、演算増幅器１２３の非反転出力（−）が与えられ、他方の電極に、接地電位（Ｖｓｓ）が与えられる。  
以上の構成において、抵抗素子Ｒ２、コンデンサＣ２、及び演算増幅器１２３によって積分回路が構成される。また、演算増幅器１２３の反転入力端子には、ミラー効果によってＣ２・（１＋Ａｄｃ）の容量のミラー容量Ｃｍｉｒｒｏｒが見える。従って、このミラー容量Ｃｍｉｒｒｏｒと抵抗素子Ｒ２とによって、ローパスフィルタＬＰＦが構成される。
【００２９】
なお、トランスインピーダンス増幅器１１０のＤＣオフセットキャンセル部に演算増幅器１２３の非反転出力端（＋）から積分電圧Ｖ´ｄｃｏｃを出力しても良い。
【００３０】
＜第２の平均・積分電圧出力回路の動作＞  
次に、図６を用いて、光受信回路１００の平均・積分電圧出力回路１２０の動作について説明する。  
図６に示すように、平均・積分電圧出力回路１２０は、トランスインピーダンス増幅器１１０から供給された入力電圧Ｖｏｐに基づいて、平均電圧Ｖｏｍ、及び積分電圧Ｖｄｃｏｃを生成する。  
入力電圧Ｖｏｐから平均電圧Ｖｏｍへの伝達特性は、コンデンサＣ２と演算増幅器１２３から成るミラー効果よりＶｏｍ／Ｖｏｐ＝１／｛１＋ｓ（１＋Ａｄｃ）Ｃ２Ｒ２｝となる。これにより、抵抗素子Ｒ２、演算増幅器１２３、及びコンデンサＣ２は、時定数が（１＋Ａｄｃ）Ｃ２Ｒ２（＝τ）のローパスフィルタとなる（図中（１）の矢印を参照）。  
次に、入力電圧Ｖｏｐから積分電圧Ｖｄｃｏｃへの伝達特性は、Ｖｄｃｏｃ／Ｖｏｐ＝１／｛ｓＣ２Ｒ２｝となり、積分器の特性となる（図中（２）の矢印を参照）。ただし、演算増幅器１２３の利得Ａｄｃを、Ａｄｃ＞＞１としている。  
また、入力電圧Ｖｏｐから積分電圧Ｖ´ｄｃｏｃへの伝達特性は、Ｖ´ｄｃｏｃ／Ｖｏｐ＝−１／｛ｓＣ２Ｒ２｝である（図中（３）の矢印を参照）。
【００３１】
このように、仮想接地点である演算増幅器１２３の反転入力端子（−）の電圧が入力電圧Ｖｏｐの平均電圧Ｖｏｍとなり、本演算増幅器１２３を介することで、積分電圧Ｖｄｃｏｃを得る接続関係になっている。このとき、コンデンサＣ２と増幅器１２３はミラー容量を構成している。このように、本構成では、抵抗素子Ｒ２と、コンデンサＣ２と、演算増幅器１２３とで、ローパスフィルタ機能及びＤＣオフセットキャンセル機能を同時に実現することができる。
【００３２】
なお、コンデンサＣ３は、追加的（オプショナル）なコンデンサであり、差動出力間（＋と−）の負荷条件を揃えてＣＭＲＲを改善するために用いるものである。
【００３３】
＜第２の平均・積分電圧出力回路の作用効果＞
上述した第２の実施形態では、第１の実施形態と比較して、増幅器が１つ減っているため、第１の実施形態に比べて消費電力を低減することができる。また、演算増幅器が、全差動型であるため、差動入出力端子間（入力、出力それぞれの＋／−間）での対称性が良い。このため、同相除去比ＣＭＲＲ（Common-Mode Rejection Ration）特性が第１の実施形態に比べて良好になる。そのため、精度よく入力電圧Ｖｏｐのバイアス電圧を任意の参照電圧Ｖｒｅｆに設定することが可能となる。
【００３４】
この結果、面積及び消費電力を低減し、高精度に単相差動変換をすることができる電圧出力回路を提供することができる。
【００３５】
尚、図示して無いが、第１の実施形態と同様に、平均電圧Ｖｏｍの端子とグランド端子との間に、任意の値をもつ容量を挿入することにより、積分電圧Ｖｄｃｏｃや平均電圧Ｖｏｍを、それぞれ入力電圧Ｖｏｐに対応する高精度な積分電圧や平均電圧にすることができることがある。
【００３６】
（第３の実施形態）
次に、図７を用いて、第３の実施形態に係る平均・積分電圧出力回路１２０の構成について説明する。図７は、第３の実施形態に係る平均・積分電圧出力回路１２０の構成を模式的に示した回路図である。尚、基本的な構成及び基本的な動作は、上述した第１、及び第２の実施形態と同様である。従って、上述した第１、及び第２の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。また、第３の実施形態は、主に、抵抗素子を追加した点で、第２の実施形態とは異なっている。
【００３７】
＜第３の平均・積分電圧出力回路の構成＞  
図７に示すように、平均・積分電圧出力回路１２０は、抵抗素子Ｒ３、Ｒ４、コンデンサＣ４、Ｃ５、及び演算増幅器１２４を備えている。
【００３８】
抵抗素子Ｒ３は、その一端に電圧Ｖｏｐが印加され、他端は容量素子Ｃ４の一方電極、及び演算増幅器１２４の反転入力端子（−）に接続されている。
【００３９】
抵抗素子Ｒ４は、その一端に電圧Ｖｒｅｆが印加され、他端は容量素子Ｃ５の一方電極、及び演算増幅器１２４の非反転入力端子（＋）に接続されている。
【００４０】
演算増幅器１２４は、反転入力端子及び非反転入力端子の電圧を比較・増幅し、その比較結果を出力する。以下では、演算増幅器１２４の直流利得をＡｄｃとする。  
コンデンサＣ４は、その他方電極に、演算増幅器１２４の非反転出力（＋）が与えられる。  
コンデンサＣ５は、他方の電極に、演算増幅器１２３の非反転出力（−）が与えられる。  
以上の構成において、抵抗素子Ｒ３、コンデンサＣ４、及び演算増幅器１２４によって積分回路が構成される。また、演算増幅器１２４の反転入力端子には、ミラー効果によってＣ４・（１＋Ａｄｃ）の容量のミラー容量Ｃｍｉｒｒｏｒが見える。従って、このミラー容量Ｃｍｉｒｒｏｒと抵抗素子Ｒ３とによって、ローパスフィルタＬＰＦが構成される。
【００４１】
なお、トランスインピーダンス増幅器１１０のＤＣオフセットキャンセル部に演算増幅器１２４の非反転出力端（＋）から積分電圧Ｖ´ｄｃｏｃを出力しても良い。
【００４２】
＜第３の平均・積分電圧出力回路の動作＞  
次に、図８を用いて、光受信回路１００の平均・積分電圧出力回路１２０の動作について説明する。  
図８に示すように、平均・積分電圧出力回路１２０は、トランスインピーダンス増幅器１１０から供給された入力電圧Ｖｏｐに基づいて、平均電圧Ｖｏｍ、積分電圧Ｖｄｃｏｃ、及びＶ´ｄｃｏｃを生成する。  
入力電圧Ｖｏｐから平均電圧Ｖｏｍへの伝達特性は、コンデンサＣ４と演算増幅器１２４から成るミラー効果よりＶｏｍ／Ｖｏｐ＝１／｛１＋ｓ（１＋Ａｄｃ）Ｃ４Ｒ３｝となる。これにより、抵抗素子Ｒ３、演算増幅器１２４、及びコンデンサＣ４は、時定数が（１＋Ａｄｃ）Ｃ４Ｒ３（＝τ）のローパスフィルタとなる（図中（１）の矢印を参照）。  
次に、入力電圧Ｖｏｐから積分電圧Ｖｄｃｏｃへの伝達特性は、Ｖｄｃｏｃ／Ｖｏｐ＝１／｛ｓＣ４Ｒ３｝となり、積分器の特性となる（図中（２）の矢印を参照）。ただし、演算増幅器１２４の利得Ａｄｃを、Ａｄｃ＞＞１としている。  
また、入力電圧Ｖｏｐから積分電圧Ｖ´ｄｃｏｃへの伝達特性は、Ｖ´ｄｃｏｃ／Ｖｏｐ＝−１／｛ｓＣ４Ｒ３｝である（図中（３）の矢印を参照）。
【００４３】
このように、仮想接地点である演算増幅器１２４の反転入力端子（−）の電圧が入力電圧Ｖｏｐの平均電圧Ｖｏｍとなり、本演算増幅器１２４を介することで、積分電圧Ｖｄｃｏｃを得る接続関係になっている。このとき、コンデンサＣ４と増幅器１２４はミラー容量を構成している。このように、本構成では、抵抗素子Ｒ３、Ｒ４と、コンデンサＣ４、Ｃ５と、演算増幅器１２４で、ローパスフィルタ機能及びＤＣオフセットキャンセル機能を同時に実現することができる。
【００４４】
＜第３の平均・積分電圧出力回路の作用効果＞
上述した第３の実施形態は、第２の実施形態と比較すると、抵抗素子Ｒ４が追加されている。これにより、面積が増加するが、ミラー容量の効果でコンデンサの大きさを抑えることができる。また、演算増幅器周りの対称性がより良くなるため、ＣＭＲＲが良好になり精度が向上する。
【００４５】
この結果上述した第１の実施形態と同様に、面積及び消費電力を低減し、高精度に単相差動変換をすることができる電圧出力回路を提供することができる。
【００４６】
尚、図示して無いが、第１の実施形態と同様に、平均電圧Ｖｏｍの端子とグランド端子との間に、任意の値をもつ容量を挿入することにより、積分電圧Ｖｄｃｏｃや平均電圧Ｖｏｍを、それぞれ入力電圧Ｖｏｐに対応する高精度な積分電圧や平均電圧にすることができることがある。
【００４７】
（第４の実施形態）
次に、図９を用いて、第４の実施形態に係るトランスインピーダンス増幅器１１０及び平均・積分電圧出力回路１２０の構成について説明する。図９は、第４の実施形態に係るトランスインピーダンス増幅器１１０及び平均・積分電圧出力回路１２０の構成を模式的に示した回路図である。尚、基本的な構成及び基本的な動作は、上述した第１の実施形態と同様である。従って、上述した第１の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
【００４８】
＜トランスインピーダンス増幅器及び平均・積分電圧出力回路の構成＞
図９に示すように、トランスインピーダンス増幅器１１０は、演算増幅器１２５、抵抗素子ＲＬ、及び電圧電流変換器Ｍ１を備えている。  
演算増幅器１２５は、その反転入力端子（−）に入力電流Ｉｉｎが入力され、非反転入力端子（＋）に接地電位が印加される。そして、演算増幅器１２５は、反転入力端子及び非反転入力端子の電圧を比較・増幅し、その比較結果を出力する。  
抵抗素子ＲＬは、その一端に演算増幅器１２５の反転入力端子（−）が接続され、他端に演算増幅器１２５の出力端子、及び平均・積分電圧出力回路１２０に接続される。  
電圧電流変換器Ｍ１は、その一端に演算増幅器１２５の反転入力端子（−）が接続され、他端に接地電位が接続される。そして、電圧電流変換器Ｍ１は、平均・積分電圧出力回路１２０から積分電圧Ｖｄｃｏｃが入力される。電圧電流変換器Ｍ１は、積分電圧Ｖｄｃｏｃに基づいて、入力電流Ｉｉｎの直流成分を減少させる。
【００４９】
一方、平均・積分電圧出力回路１２０は、抵抗素子Ｒ５、演算増幅器１２６、及びコンデンサＣ６を有している。  
抵抗素子Ｒ５は、その一端に電圧Ｖｏｐが印加され、他端はコンデンサＣ６の一方電極、及び演算増幅器１２６の反転入力端子（−）に接続されている。  
演算増幅器１２６は、その非反転入力端子（＋）に参照電圧Ｖｒｅｆが入力される。そして演算増幅器１２６は、反転入力端子及び非反転入力端子の電圧を比較・増幅し、その比較結果を出力する。以下では、演算増幅器１２６の直流利得をＡｄｃとする。  
コンデンサＣ６は、その他方電極に、演算増幅器１２６の出力が与えられる。
【００５０】
以上の構成において、抵抗素子Ｒ５、コンデンサＣ６、及び演算増幅器１２６によって積分回路が構成される。また、演算増幅器１２６の反転入力端子には、ミラー効果によってＣ６・（１＋Ａｄｃ）の容量のミラー容量Ｃｍｉｒｒｏｒが見える。従って、このミラー容量Ｃｍｉｒｒｏｒと抵抗素子Ｒ５とによって、ローパスフィルタＬＰＦが構成される。
【００５１】
そして平均・積分電圧出力回路１２０は、抵抗素子Ｒ５の他端（すなわち、コンデンサＣ６の一方電極、及び演算増幅器１２６の反転入力端子）における電圧を、電圧Ｖｏｍとして出力する。更に平均・積分電圧出力回路１２０は、増幅結果を、電圧Ｖｄｃｏｃとして出力する。
【００５２】
＜トランスインピーダンス増幅器及び平均・積分電圧出力回路の動作＞
次に、図１０を用いて、トランスインピーダンス増幅器１１０及び平均・積分電圧出力回路１２０の動作について説明する。  
図１０に示すように、演算増幅器１２５及び抵抗素子ＲＬの構成により、フォトダイオード１１の電流Ｉｉｎは電圧Ｖｏｐに変換される。そして、この伝達特性はＶｏｐ／Ｉｉｎ＝−ＲＬであり、Ｉｉｎに対して極性が反転した出力電圧Ｖｏｐとなる。
【００５３】
トランスインピーダンス増幅器１１０におけるＤＣオフセットキャンセルは電圧電流変換器Ｍ１を介して以下のように行われる。  
ところで、電圧電流変換器Ｍ１の電流が一定であった場合を考える。フォトダイオード１１の入力電流Ｉｉｎのバイアス電流（ＤＣオフセット）が変動した場合、トランスインピーダンス増幅器１１０の出力電圧Ｖｏｐのバイアス電圧も変動し、出力電圧Ｖｏｐが所望の動作範囲を逸脱してしまう可能性がある。  
ここで、図１０に示すように、出力電圧Ｖｏｐの積分電圧Ｖｄｃｏｃを電圧電流変換器Ｍ１へと帰還して、電圧電流変換器Ｍ１の電流を適応的に変化させる構成にする。具体的には、平均・積分電圧出力回路１２０は、抵抗素子Ｒ５、コンデンサＣ６、及び演算増幅器１２６からなる積分器を有している。そして、出力電圧Ｖｏｐの直流成分を検出して増幅する該積分器を介して得られる積分電圧Ｖｄｃｏｃを電圧電流変換器Ｍ１に出力する（図中の矢印（１）参照）。  
これにより、たとえ入力電流Ｉｉｎのバイアス電流が増えて、出力電圧Ｖｏｐのバイアス電圧が上昇しても、これに比例して積分電圧Ｖｄｃｏｃも増大し、電圧電流変換器Ｍ１が入力電流Ｉｉｎのバイアス電流を引き込む（吸収する）ように動作（負帰還）する。このため、出力電圧Ｖｏｐのバイアス電圧は、参照電圧Ｖｒｅｆへと収束する。ここで、ＶｏｐからＶｄｃｏｃへの伝達特性はＶｄｃｏｃ／Ｖｏｐ＝−１／｛ｓＲ５Ｃ６｝となる（反転積分器）ただし、演算増幅器１２６の利得Ａｄｃを、Ａｄｃ＞＞１としている。  
この負帰還の流れの一例としては、例えば、  
ｉ）入力電流Ｉｉｎのバイアス電流上昇により増幅器１２５の反転入力端子（−）の電圧も上昇
ｉｉ）出力電圧Ｖｏｐのバイアス電圧低下
ｉｉｉ）積分電圧Ｖｄｃｏｃ上昇
ｉｖ）電圧電流変換器Ｍ１の電流増加
ｖ）増幅器１２５の反転入力端子（−）の電圧低下
となる。
【００５４】
また、一方で、平均・積分電圧出力回路１２０の抵抗素子Ｒ５、コンデンサＣ６、及び演算増幅器１２６は、積分器の他にローパスフィルタとしても機能する。このため、このローパスフィルタにより、出力電圧Ｖｏｐの平均電圧Ｖｏｍも得られるため、後段に続くリミッタ増幅器１３０（図１０には不図示）によって精度よく単相差動変換される（図中の矢印（２）参照）。
【００５５】
＜トランスインピーダンス増幅器及び平均・積分電圧出力回路の作用効果＞
上述した第４の実施形態によれば、トランスインピーダンス増幅器１１０は、入力電流Ｉｉｎを入力電圧Ｖｏｐに変換し、反転入力端子に入力電流Ｉｉｎが入力される第３の演算増幅器１２５と、第３の演算増幅器１２５の反転入力端子及び出力端子の間に接続される第２の抵抗素子ＲＬと、を備える電流電圧変換部と、積分電圧Ｖｄｃｏｃによって入力電流Ｉｉｎを制御する電圧電流変換部Ｍ１と、を備えている。
【００５６】
上述したようにトランスインピーダンス増幅器１１０が反転極性を有する場合、ＤＣオフセットキャンセル機能のために、出力電圧Ｖｏｐから積分電圧Ｖｄｃｏｃへの極性を変えなければならない。換言すると、トランスインピーダンス増幅器１１０が反転特性を有するため、ＤＣオフセットキャンセルの負帰還を安定させるためには帰還経路にもまた反転積分器を用いなければならない。
【００５７】
このように、反転極性を有するトランスインピーダンス増幅器１１０を用いた場合でも、第４の実施形態で説明したような平均・積分電圧出力回路１２０を用いることで、上述した第１の実施形態と同様の効果を得ることが可能である。
【００５８】
（第５の実施形態）
次に、図１１を用いて、第５の実施形態に係るトランスインピーダンス増幅器１１０及び平均・積分電圧出力回路１２０の構成について説明する。図１１は、第５の実施形態に係るトランスインピーダンス増幅器１１０及び平均・積分電圧出力回路１２０の構成を模式的に示した回路図である。尚、基本的な構成及び基本的な動作は、上述した第１〜３の実施形態と同様である。従って、上述した第１〜３の実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
【００５９】
＜トランスインピーダンス増幅器の構成＞
図１１に示すように、トランスインピーダンス増幅器１１０は、電圧電流変換器Ｍ１、ＭＯＳトランジスタＭ２、及び負荷ＺＬを備えている。  
電圧電流変換器Ｍ１は、その電流経路の一端に入力電流Ｉｉｎが入力され、電流経路の他端に接地電位が接続され、平均・積分電圧出力回路１２０から積分電圧Ｖｄｃｏｃが入力される。  
ＭＯＳトランジスタＭ２は、電流経路の一端に入力電流Ｉｉｎが入力され、電流経路の他端に平均・積分電圧出力回路１２０が接続され、ゲートに所定の電圧Ｖｂが与えられるＮＭＯＳトランジスタである。  
負荷ＺＬは、電流経路の一端にＭＯＳトランジスタＭ２の他端、及び平均・積分電圧出力回路１２０が接続され、他端に電源ＶＤＤが供給されるノードＮ１が接続される。  
このように、トランスインピーダンス増幅器１１０は、ＮＭＯＳトランジスタＭ２、任意のコンダクタンスを有する電流電圧変換器Ｍ１、負荷ＺＬから構成されるゲート接地型の構成となっている。  
一方、平均・積分電圧出力回路１２０は、第１〜３の実施形態で説明した回路構成（図３〜８）を用いる。
【００６０】
＜トランスインピーダンス増幅器の動作＞
次に、図１１を用いて、トランスインピーダンス増幅器１１０及び平均・積分電圧出力回路１２０の動作について説明する。  
トランスインピーダンス増幅器１１０におけるＤＣオフセットキャンセルは電圧電流変換器Ｍ１を介して行われる。  
出力電圧Ｖｏｐの積分電圧Ｖｄｃｏｃを電圧電流変換器Ｍ１へと帰還して、電圧電流変換器Ｍ１の電流を適応的に変化させる構成にする。具体的には、平均・積分電圧出力回路１２０は、出力電圧Ｖｏｐの直流成分を検出して増幅する該積分器を介して得られる積分電圧Ｖｄｃｏｃを電圧電流変換器Ｍ１に出力する。  
これにより、たとえ入力電流Ｉｉｎのバイアス電流が増えて、出力電圧Ｖｏｐのバイアス電圧が上昇しても、これに比例して積分電圧Ｖｄｃｏｃも増大し、電圧電流変換器Ｍ１が入力電流Ｉｉｎのバイアス電流を引き込むよう動作するため、出力電圧Ｖｏｐの意図しない上昇を抑えることができる。このとき、出力電圧Ｖｏｐのバイアス電圧は任意の参照電圧Ｖｒｅｆとほぼ一致する。
【００６１】
また、一方で、平均・積分電圧出力回路１２０積分器は、ローパスフィルタとしても機能する。このため、このローパスフィルタにより、出力電圧Ｖｏｐの平均電圧Ｖｏｍも得られるため、後段に続くリミッタ増幅器１３０（図１０には不図示）によって精度よく単相差動変換される。
【００６２】
＜トランスインピーダンス増幅器の作用効果＞
上述した第５の実施形態によれば、トランスインピーダンス増幅器１１０は、ＭＯＳトランジスタＭ２をＮＭＯＳトランジスタとすることで、ＭＯＳトランジスタＭ２を増幅器の変わりと見なすことができるため、増幅器の利得を低減して電力を節約することができる。
【００６３】
また、第５の実施形態で説明したトランスインピーダンス増幅器の構成（ゲート接地型）は、第１〜３の実施形態の平均・積分電圧出力回路１２０と組み合わせて用いることができる。このため、第１〜３の実施形態と同様の効果を得ることが可能である。
【００６４】
（比較例１）  
次に、図１２を用いて、比較例１に係る平均・積分電圧出力回路１２０の構成について説明する。図１２は、比較例１に係る平均・積分電圧出力回路１２０の構成を模式的に示した回路図である。
【００６５】
図１２に示すように、平均・積分電圧出力回路１２０は、出力電圧Ｖｏｐを入力電圧とする。平均・積分電圧出力回路１２０は、抵抗素子Ｒ６、コンデンサＣ７、及び演算増幅器１２７にて出力電圧Ｖｏｐの積分電圧Ｖｄｃｏｃを出力する回路（積分器）と、一方、抵抗素子Ｒ７、及びコンデンサＣ８で出力電圧Ｖｏｐの平均電圧Ｖｏｍを出力する回路（ＬＰＦ）とを備えている。
【００６６】
積分電圧Ｖｄｃｏｃを出力する経路は、例えば、ＤＣオフセットキャンセル（ＤＣＯＣ）用の帰還パスなどに用いられ、そのフィードバック機能によりＶｏｐのバイアス電圧は演算増幅器１２７の非反転端子へ与えられる参照電圧Ｖｒｅｆとほぼ等しくなるよう動作する。また、平均電圧Ｖｏｍは、例えば、出力電圧Ｖｏｐと共に後段の完全差動（入出量が差動の）増幅器へ入力されることで、単相差動変換を行うために用いられる。
【００６７】
平均・積分電圧出力回路１２０は、積分電圧Ｖｄｃｏｃ、平均電圧Ｖｏｍを独立した経路でそれぞれを得る構成となっている。
【００６８】
このように、図１２の構成は、出力電圧Ｖｏｐから所望の積分電圧Ｖｄｃｏｃと平均電圧Ｖｏｍをそれぞれ得られるが、抵抗素子Ｒ１、Ｒ２、コンデンサＣ１、Ｃ２の受動素子は一般に非常に大きな定数に設定されるため、集積回路上における占有面積が大きくなってしまいコストが増大してしまうという問題がある。
【００６９】
（比較例２）  
次に、図１３を用いて、比較例２に係る光受信回路１００の構成について説明する。図１３は、比較例１に係る光受信回路１００の構成を模式的に示した回路図である。
【００７０】
図１３に示すように、光受信回路１００は、トランスインピーダンス増幅器１１０と、レプリカトランスインピーダンス増幅器（ｒｅｐｌｉｃａＴＩＡとも称す）１１１と、リミッタ増幅器１３０と、を備えている。  
トランスインピーダンス増幅器１１０は、入力電流Ｉｉｎが入力され、出力電圧Ｖｏｐを出力する。
【００７１】
レプリカトランスインピーダンス増幅器１１１は、平均電圧Ｖｏｍを出力する。
【００７２】
リミッタ増幅器１３０は、入力電圧Ｖｏｐ及び平均電圧Ｖｏｍを用いて、単相差動変換を行う。
【００７３】
しかしながら、ＤＣオフセットキャンセル用の積分器と単相差動変換用のＴＩＡの出力平均電圧を得るためのレプリカＴＩＡを設けることで、面積と消費電力が大きくなってしまうという問題がある。さらに、出力電圧Ｖｏｐと平均電圧Ｖｏｍを精度よく一致させることが困難であるため、単相差動変換の際にジッターを生じてしまう、という問題もある。
【００７４】
尚、上述した各実施形態は、光受信回路を用いたアクティブケーブルを例として用いて説明した。しかし、上述したトランスインピーダンス増幅器１１０及び平均・積分電圧出力回路１２０は、アクティブケーブル以外にも用いることが可能である。
【００７５】
また、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００７６】
１…アクティブケーブル、    １０…コネクタモジュール、  １１…フォトダイオード
２０…光ファイバ、      １００…光受信回路  
１１０…トランスインピーダンス増幅器、    １２０…平均・積分電圧出力回路
１２１、１２３、１２４、１１２５、１２６…演算増幅器、    １２２…増幅器
１３０…リミッタ増幅器。
【図１】
0005566934.tif 000002
【図２】
0005566934.tif 000003
【図３】
0005566934.tif 000004
【図４】
0005566934.tif 000005
【図５】
0005566934.tif 000006
【図６】
0005566934.tif 000007
【図７】
0005566934.tif 000008
【図８】
0005566934.tif 000009
【図９】
0005566934.tif 000010
【図１０】
0005566934.tif 000011
【図１１】
0005566934.tif 000012
【図１２】
0005566934.tif 000013
【図１３】
0005566934.tif 000014