(57)【特許請求の範囲】
【請求項１】
基板層の上面に、圧電層の成膜時に前記圧電層に加わる応力を緩和するための中間層を形成する第１ステップと、
前記圧電層の成膜時に前記圧電層への応力が対称的に加わるように、円柱形状となる前記圧電層が形成されるべき領域を残して前記中間層の一部を除去する第２ステップと、
前記中間層の上面に円柱形状の前記圧電層を形成する第３ステップとを備える圧電素子の製造方法。
【請求項２】
前記第２ステップは、前記中間層上の所定の独立した領域を残して、その周囲を除去する請求項１記載の圧電素子の製造方法。
【請求項３】
前記中間層は、電極層及び応力緩和層を含み、
前記第１ステップは、前記基板層の上面に前記電極層を形成し、形成した電極層の上面に前記応力緩和層を形成する請求項１又は２記載の圧電素子の製造方法。
【請求項４】
前記第２ステップは、前記電極層の上面に形成された前記応力緩和層の一部を除去し、
前記第３ステップは、前記電極層の上面及び前記応力緩和層の上面に前記圧電層を形成し、前記電極層の上面に形成された圧電層を除去する請求項３記載の圧電素子の製造方法。
【請求項５】
前記基板層は、基板及び熱酸化膜を含み、
前記第１ステップは、前記熱酸化膜の上面に前記中間層を形成する請求項１〜４のいずれかに記載の圧電素子の製造方法。
【請求項６】
基板層と、
圧電層の成膜時に前記圧電層に加わる応力が緩和されながら対称的に加わるようにするために、前記基板層の上面において、円柱形状となる前記圧電層が形成されるべき領域を除く一部の領域が除去されるように形成された中間層と、
前記中間層の上面に形成された円柱形状の圧電層とを備え、
前記圧電層は単結晶である圧電素子。
【請求項７】
前記圧電層は、前記中間層における前記一部の領域が除去された後に成膜されたものである請求項６記載の圧電素子。
【請求項８】
前記基板層は、表面に酸化膜層が形成され、
前記中間層は、前記酸化膜層の上面に形成された下部電極層と、前記下部電極層の上面の所定の領域に形成された応力緩和層とを含み、
前記圧電層は、前記応力緩和層の上面に形成され、
前記圧電層の上面に形成された上部電極層を更に備え、
前記応力緩和層の格子定数は、前記下部電極層の格子定数と前記圧電層の格子定数との間の値を持つ請求項６又は７記載の圧電素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単結晶の圧電層を含む圧電素子に関するものである。
【背景技術】
【０００２】
従来から、駆動素子やセンサなどの機械電気変換素子として、チタン酸ジルコンサン鉛（ＰＺＴ）等から構成される圧電体が用いられている。また、近年、装置の小型化、高密度化、及び低コスト化などの要求に応えるために、シリコン基板を用いたＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）による機械電気変換素子が増加している。【０００３】
機械電気変換素子をＭＥＭＳで構成するには、圧電体を薄膜化することが望ましい。これにより、成膜及びフォトリソグラフィー等の半導体プロセス技術を用いた高精度な加工が可能となり、機械電気変換素子を小型化及び高密度化することができる。また、機械電気変換素子をＭＥＭＳで構成すると、大面積のウェハを用いて複数の機械電気変換素子を一括加工できるため、コストを低減することができる。更に、機械電気変換素子の変換効率が向上し、駆動素子の特性やセンサの感度を向上させることができる。【０００４】
ＰＺＴ等の圧電体をシリコン（Ｓｉ）等の基板上に成膜する手法として、ＣＶＤ法等の化学的な手法、スパッタ法やイオンプレーティング法等の物理的な手法、及びゾルゲル法等の液相を用いて圧電体を成長させる手法が知られている。【０００５】
ＰＺＴ等の圧電体は、その結晶構造がペロブスカイト型構造をとるときに良好な圧電効果を実現することができる。図６は、ペロブスカイト構造をとるＰＺＴの結晶構造を示した図である。図６に示すように、ＰＺＴは、チタン酸鉛とジルコン酸鉛との混晶からなり、立方体の中心にチタン（Ｔｉ）又はジルコン（Ｚｒ）が配置され、各頂点に鉛（Ｐｂ）が配置され、各面の中心に酸素が配置されたペロブスカイト構造を有していることが分かる。【０００６】
また、ペロブスカイト構造をとる圧電体の薄膜においては、薄膜が均一な単結晶構造をとるときに大きな圧電特性を得ることができる。【０００７】
この傾向はＰＺＴのジルコン（Ｚｒ）、チタン（Ｔｉ）を他の元素で置き換えたＰＭＮ（マグネシウムニオブ酸鉛），ＰＺＮ（亜鉛ニオブ酸鉛）等のいわゆるリラクサ材料と呼ばれる物質で顕著であることが知られている（非特許文献１のＰ２９の図４）。【０００８】
ところが、ＰＺＴ等の圧電体とＳｉとは格子定数が異なるため、Ｓｉ基板上に圧電体を成膜すると、図７に示すように、圧電体は方位の異なる複数の結晶が柱状に寄り集まった多結晶構造となる（非特許文献１のＰ１３３の図９）。図７は、基板の上面にＰＺＴからなる圧電体を形成したときの圧電体の断面図である。図７に示す圧電体では、１つの領域は結晶方位が揃っているが、隣接する領域同士は結晶方位が異なっており、圧電体が多結晶構造を有している。多結晶構造では結晶粒界で変位の拘束が生じ、この影響により単結晶構造に比べて圧電特性が低下する。また、多結晶構造では結晶粒界による電流リークにより大きな電界を印加できないという課題もある。【０００９】
このような課題を解決するために下記の技術が知られている。特許文献１では、圧電体とＳｉ基板との格子定数の不整合を緩和するために、両者の間にＭｇＯ等からなる緩和層を設ける技術が開示されている。【００１０】
また、特許文献２では、基板上にスパッタリングにより強誘電体薄膜を形成する手法において、基板の外形を短冊状にすることで、スパッタリング後の冷却に際し、基板の長辺と短辺との引っ張り応力又は圧縮応力に顕著な差を生じさせ、強誘電体薄膜を単結晶化する技術が開示されている。【００１１】
また、特許文献３では、基板上に２枚の下部電極を形成し、その上に圧電体を成膜し、これら２枚の下部電極及び圧電体が基板上で柱状に複数個形成されるように、これら２枚の下部電極及び圧電体の不要な領域を除去した後、加熱処理することにより圧電体を単結晶化する技術が開示されている。【００１２】
しかしながら、特許文献１においては、圧電体とＳｉ基板との間に緩和層が設けられているが、圧電体とＳｉ基板との格子定数の差が大きいため、圧電体を広範囲に形成すると、圧電体が単結晶化されないという問題がある。【００１３】
また、特許文献２においては、基板と強誘電体薄膜との間に緩和層が設けられておらず、両者の格子定数の不整合が大きいため、強誘電体薄膜を単結晶化するには限界がある。【００１４】
また、特許文献３においては、熱処理により圧電体が単結晶化されているが、下部電極と圧電体との間に両者の格子定数を緩和するための緩和層が設けられていないため、圧電体を単結晶化するにも一定の限界がある。つまり、成膜後の加熱処理では原子の移動範囲に限界があるため、圧電体の結晶方位のばらつきが大きい場合は、熱処理したとしても圧電体を単結晶化することは困難である。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平５−１３９８９２号公報
【特許文献２】特開平５−２３５４２８号公報
【特許文献３】特開平６−２１５９７５号公報
【非特許文献】
【００１６】
【非特許文献１】文献名：圧電材料の高性能化と先端応用技術、発行元：サイエンス＆テクノロジー株式会社
【発明の概要】
【００１７】
本発明の目的は、圧電層を良好に単結晶化することができる圧電素子の製造方法及びその製造方法により製造された圧電素子を提供することである。
【００１８】
本発明の一局面による圧電素子の製造方法は、基板層の上面に、圧電層の成膜時に前記圧電層に加わる応力を緩和するための中間層を形成する第１ステップと、前記圧電層が形成されるべき領域を残して前記中間層の一部を除去する第２ステップと、前記中間層の上面に前記圧電層を形成する第３ステップとを備えている。
【００１９】
また、本発明の別の一局面による圧電素子は、基板層と、圧電層の成膜時に前記圧電層に加わる応力を緩和するために前記基板層の上面において、前記圧電層が形成されるべき領域を除く一部の領域が除去されるように形成された中間層と、前記中間層の上面に形成された圧電層とを備えている。
【図面の簡単な説明】
【００２０】
【図１】（Ａ）〜（Ｅ）は、本発明の実施の形態による圧電素子が製造される様子を示した圧電素子の構造図である。
【図２】本発明の実施の形態による圧電素子の製造方法に用いられるスパッタ装置の概要を示す断面図である。
【図３】本発明の実施の形態による圧電素子の製造方法を示すフローチャートである。
【図４】（Ａ）、（Ｂ）は本発明の実施の形態による圧電素子をダイヤフラムに応用した場合のダイヤフラムの断面図である。
【図５】本発明の実施の形態による圧電素子の変形例を示した図である。
【図６】ペロブスカイト構造をとるＰＺＴの結晶構造を示した図である。
【図７】基板上にＰＺＴからなる圧電体を形成したときの圧電体の断面図である。
【発明を実施するための形態】
【００２１】
図１（Ａ）〜（Ｅ）は、本発明の実施の形態による圧電素子が製造される様子を示した圧電素子の構造図であり、（Ａ）〜（Ｅ）へとアルファベットの順序が進につれて、製造工程が進行している。
【００２２】
図１（Ｅ）に示すように圧電素子は、基板層Ｌ１、基板層Ｌ１の上面に形成され、圧電層Ｌ３の成膜時に圧電層Ｌ３に加わる応力を緩和するための中間層Ｌ２、中間層Ｌ２の上面に形成された圧電層Ｌ３、及び圧電層Ｌ３の上面に形成された上部電極層Ｌ４を備えている。
【００２３】
基板層Ｌ１は、基板Ｌ１１及び基板Ｌ１１の上面に形成された熱酸化膜Ｌ１２を含んでいる。基板Ｌ１１は、例えばシリコンにより構成されている。基板Ｌ１１の厚みｔ１１としては、製造されるデバイスにより異なるが、例えば３００μｍ〜５００μｍ程度を採用することができる。
【００２４】
熱酸化膜Ｌ１２は、基板Ｌ１１を保護及び絶縁することを目的として基板Ｌ１１の上面に形成され、基板Ｌ１１を例えば１５００℃程度で加熱することで形成されたＳｉＯ２により構成されている。熱酸化膜Ｌ１２の厚みｔ１２としては、例えば０．１μｍ程度を採用することができる。
【００２５】
中間層Ｌ２は、熱酸化膜Ｌ１２の上面に形成された下部電極層Ｌ２１、及び下部電極層Ｌ２１の上面に形成された応力緩和層Ｌ２２を含んでいる。
【００２６】
下部電極層Ｌ２１は、熱酸化膜Ｌ１２の上面に形成されたチタン（Ｔｉ）と、チタンの上面に形成された白金（Ｐｔ）とを含んでいる。チタンは、熱酸化膜Ｌ１２と白金との密着性を向上させるために設けられ、例えば０．０２μｍ程度の膜厚を備えている。また、白金の膜厚としては、例えば０．１μｍ程度が採用されている。したがって、下部電極層Ｌ２１の膜厚ｔ２１としては、例えば０．１２μｍ程度を採用することができる。なお、下部電極層Ｌ２１は、例えばスパッタ法を用いて、チタン、白金の順で形成される。
【００２７】
応力緩和層Ｌ２２は、例えば酸化マグネシウム（ＭｇＯ）により構成され、下部電極層Ｌ２１の白金の上面に形成されている。ここで、応力緩和層Ｌ２２の格子定数は、下部電極層Ｌ２１の格子定数と圧電層Ｌ３の格子定数との間の値を持ち、かつ、下部電極層Ｌ２１の格子定数よりも圧電層Ｌ３の格子定数に近い。そのため、応力緩和層Ｌ２２が存在することで、圧電層Ｌ３の単結晶成長を促進させることができる。つまり、下部電極層Ｌ２１の上層を構成する白金と圧電層Ｌ３との格子定数の差に起因して圧電層Ｌ３の成膜時に圧電層Ｌ３に発生する応力が緩和され、圧電層Ｌ３をより良好に単結晶化させることができる。
【００２８】
また、応力緩和層Ｌ２２は、例えばスパッタ法により形成され、その膜厚ｔ２２は例えば０．０１μｍ程度である。また、応力緩和層Ｌ２２は、圧電層Ｌ３が形成されるべき領域Ｄ１のみ残され、圧電層Ｌ３が形成されない領域Ｄ２は除去される。
【００２９】
また、圧電層Ｌ３は円柱形状を有している。こうすることで、成膜時に圧電層Ｌ３への応力が対称的に加わり、圧電層Ｌ３をより良好に単結晶化することができる。また、圧電層Ｌ３の膜厚ｔ３としては、用途によっても異なるが、メモリやセンサでは例えば１μｍ以下程度の値が採用され、アクチュエータでは５μｍ以下程度の値が採用される。
【００３０】
また、圧電層Ｌ３が形成される領域Ｄ１にのみ応力緩和層Ｌ２２が存在し、圧電層Ｌ３が形成されない領域Ｄ２には応力緩和層Ｌ２２が存在しない。そのため、圧電層Ｌ３が形成される領域が縮小化され、応力緩和層Ｌ２２と圧電層Ｌ３との格子定数の差や熱膨張による圧電層Ｌ３への応力が緩和され、圧電層Ｌ３を良好に単結晶化させることができる。
【００３１】
応力緩和層Ｌ２２と圧電層Ｌ３との格子定数の差は小さいため、図１（Ｃ）に示すように、領域Ｄ１においては、圧電層Ｌ３は単結晶で成長する。一方、下部電極層Ｌ２１の白金と圧電層Ｌ３との格子定数の差は、応力緩和層Ｌ２２と圧電層Ｌ３との格子定数の差に比べて大きいため、図１（Ｃ）に示すように、領域Ｄ２においては、圧電層Ｌ３は多結晶で成長する可能性が高い。
【００３２】
上部電極層Ｌ４は、下層に形成されたチタンと、上層に形成された白金とを含む。上部電極層Ｌ４を構成するチタン及び白金の膜厚としては、下部電極層Ｌ２１を構成するチタン及び白金と同程度の値を採用すればよい。
【００３３】
図１（Ａ）〜（Ｅ）を用いて圧電素子の製造方法を簡単に説明すると下記のようになる。すなわち、図１（Ａ）では、基板Ｌ１１上に熱酸化膜Ｌ１２と下部電極層Ｌ２１とがそれぞれ、この順で、基板Ｌ１１の上面の全域に形成される。
【００３４】
図１（Ｂ）では、圧電層Ｌ３が形成される下部電極層Ｌ２１の一部の領域Ｄ１に応力緩和層Ｌ２２が形成される。
【００３５】
図１（Ｃ）では、圧電層Ｌ３が下部電極層Ｌ２１の上面及び応力緩和層Ｌ２２の上面、すなわち、基板Ｌ１１の上面の全域に形成される。そして、領域Ｄ１に形成された圧電層Ｌ３１は単結晶となり、領域Ｄ２に形成された圧電層Ｌ３２は多結晶となっている。
【００３６】
図１（Ｄ）では，下層にチタン、上層に白金からなる上部電極層Ｌ４が圧電層Ｌ３の上面に形成される。
【００３７】
図１（Ｅ）では、圧電層Ｌ３２が除去され、圧電層Ｌ３１のみが残され、圧電素子が完成する。
【００３８】
次に、本実施の形態による圧電素子の製造方法について具体的に説明する。図２は、本発明の実施の形態による圧電素子の製造方法に用いられるスパッタ装置の概要を示す断面図である。
【００３９】
このスパッタ装置は高周波マグネトロンスパッタ法により圧電体等の薄膜を成膜する装置であり、ターゲット１、ターゲット皿２、マグネット３、カバー４、高周波電極５、絶縁体６、真空チャンバー７、高周波電源８、基板９（Ｌ１１）、基板加熱ヒーター１０、バルブ１２，１３、及びスパッタガスを真空チャンバー７内に供給するノズル１４等を備えている。
【００４０】
真空チャンバー７は、断面形状が四角形状の箱体により構成され、底壁の中央には、高周波電極５とマグネット３とが埋設されている。マグネット３は上面が真空チャンバー７の底壁の上面と連なっている。また、高周波電極５はマグネット３の下側に配設されている。真空チャンバー７の底壁であってマグネット３の上側にはターゲット皿２が載置される。
【００４１】
ターゲット皿２は、ターゲット１が充填され、マグネット３の上側に載置される。カバー４は、ターゲット１の表面の原子を基板９に飛翔させるべく、上側が開放されており、ターゲット皿２を取り囲むように、真空チャンバー７の底壁に立設されている。また、高周波電極５は、高周波電源８が接続され、高周波電力が印加されることで、真空チャンバー７内にマイクロ波を発生させる。高周波電源８は、一端が高周波電極５に接続され、他端が接地されている。
【００４２】
真空チャンバー７の一方の壁面には２分岐したノズル１４が設けられている。ノズル１４の一方の分岐路にはアルゴン（Ａｒ）が供給され、他方の分岐路には酸素（Ｏ２）が供給され、アルゴン及び酸素からなるスパッタガスが真空チャンバー７内に供給される。真空チャンバー７内に供給されたスパッタガスは、真空チャンバー７内に発生したマイクロ波によってブラズマ化される。また、ノズル１４のそれぞれの分岐路にはバルブ１２，１３が取り付けられ、Ａｒ及びＯ２の流量が調整される。
【００４３】
真空チャンバー７の他方の側面には、排気口１５が設けられている。この排気口１５には真空チャンバー７内のガスを排気するための例えばバルブ及びポンプ（図略）が接続されている。
【００４４】
真空チャンバー７の上壁には、棒状の支持部材がターゲット１に向けて設けられている。基板加熱ヒーター１０は、この支持部材によってターゲット１と対向するように真空チャンバー７の上壁から吊されている。ここで、基板加熱ヒーター１０は、例えば、直方体形状を有する導電性の部材からなる筐体により覆われている。基板９は、基板加熱ヒーター１０の筐体の下面に当接するように真空チャンバー７内に設置され、基板加熱ヒーター１０によって加熱される。マグネット３と高周波電極５とは、絶縁体６によって真空チャンバー７から絶縁されている。
【００４５】
なお、基板加熱ヒーター１０、高周波電源８、及びバルブ１２，１３は、制御装置（図略）と接続されている。また、真空チャンバー７には、真空チャンバー７内の温度を測定するための温度センサと、真空チャンバー７内の圧力を測定するための圧力センサとが設けられている。
【００４６】
そして、制御装置は、温度センサによる測定データに基づいて、基板加熱ヒーター１０の発熱量を調整し、真空チャンバー７内の温度調節を行う。また、制御装置は、圧力センサによる測定データに基づいて、バルブ１２，１３の開度、並びに排気口１５側に設けられた図略のバルブの開度及びポンプの稼働を制御し、真空チャンバー７内の圧力を調整する。
【００４７】
また、制御装置は、高周波電源８をオン、オフさせ、真空チャンバー７内にマイクロ波を発生させたり、マイクロ波の発生を停止させたりする。
【００４８】
図２に示すスパッタ装置では、所定の組成比に調合したＰＺＴ材料の粉末を混合、焼成、及び粉砕し、ターゲット皿２に充填してプレス機で加圧することによりターゲット１を作製する。このターゲット１が載せられたターゲット皿２をマグネット３上に設置し、ターゲット皿２を取り囲むようにカバー４を設置する。そして、基板９を，基板加熱ヒーター１０の筐体の下面に設置する。そして、真空チャンバー７内の空気を排気し、基板加熱ヒーター１０によって基板９を例えば６００℃にまで加熱する。
【００４９】
そして、基板９の加熱後、バルブ１２及び１３を開け、スパッタガスであるＡｒとＯ２を所定の割合でノズル１４を介して真空チャンバー７内に導入し、真空度を所定値に保つ。そして、高周波電源８を駆動させ、高周波電極５からマイクロ波を発生させてスパッタガスをプラズマ化し、基板９上にＰＺＴからなる圧電層Ｌ３を成膜する。
【００５０】
図３は、本発明の実施の形態による圧電素子の製造方法を示すフローチャートである。まず、基板Ｌ１１が例えば１５００℃程度で加熱され、基板Ｌ１１の上面にＳｉＯ２からなる熱酸化膜Ｌ１２が形成される（ステップＳ１）。
【００５１】
次に、チタンのターゲット１を作製し、熱酸化膜Ｌ１２が形成された基板Ｌ１１をスパッタ装置に設置し、スパッタ法により熱酸化膜Ｌ１２の上面の全域にチタンが成膜される（ステップＳ２）。次に、ターゲット１として白金が採用され、チタンと同様にしてスパッタ法によりチタンの上面の全域に白金が成膜される（ステップＳ３）。ステップＳ２，Ｓ３の処理により、図１（Ａ）に示すように熱酸化膜Ｌ１２の上面の全域に下部電極層Ｌ２１が形成される。
【００５２】
次に、ターゲット１としてＭｇＯが採用され、スパッタ法により下部電極層Ｌ２１の上面の全域にＭｇＯからなる応力緩和層Ｌ２２が成膜される（ステップＳ４）。
【００５３】
次に、応力緩和層Ｌ２２の上面の全域にレジスト剤がスピンコート法により塗布される（ステップＳ５）。次に、レジスト剤が乾燥され、応力緩和層Ｌ２２の上面の領域Ｄ１のみにレジスト剤を残存させるべく、マスクを介してレジスト剤が露光及び現像される（ステップＳ６）。これにより、領域Ｄ１の応力緩和層Ｌ２２が保護される。
【００５４】
次に、レジスト剤が塗布された基板Ｌ１１をエッチング溶液に浸漬し、領域Ｄ２の応力緩和層Ｌ２２が除去される（ステップＳ７）。ここで、エッチング溶液としては、例えばフッ酸と硝酸との混合液を用いることができる。これにより、図１（Ｂ）に示すように、領域Ｄ１のみ応力緩和層Ｌ２２が残存する基板Ｌ１１が得られる。
【００５５】
次に、ＰＺＴ材料の粉末を用いてターゲット１を作製し、領域Ｄ２の応力緩和層Ｌ２２が除去された中間生成物をスパッタ装置に設置し、スパッタ法により下部電極層Ｌ２１の上面及び応力緩和層Ｌ２２の上面に圧電層Ｌ３を成膜する（ステップＳ８）。
【００５６】
次に、圧電層Ｌ３の上面の全域にレジスト剤がスピンコート法により塗布される（ステップＳ９）。次に、必要となる圧電層Ｌ３１の上面の全域よりも多少小さな領域にのみレジスト剤を除去させるべく、マスクパターンを介してレジスト剤が露光及び現像される（ステップＳ１０）。これにより、上部電極層Ｌ４が形成される領域以外の圧電層Ｌ３がレジスト剤により保護される。
【００５７】
ここで、上部電極層Ｌ４が形成される領域は、領域Ｄ１の上面の圧電層Ｌ３１の領域よりも多少小さなサイズにされている。これにより上部電極層Ｌ４と下部電極層Ｌ２１との導通を防止することができる。
【００５８】
次に、圧電層Ｌ３の上面の全域に蒸着法によりチタンが成膜される（ステップＳ１１）。次に、成膜されたチタンの上面の全域に蒸着法を用いて白金が成膜される（ステップＳ１２）。
【００５９】
次に、白金が成膜された基板Ｌ１１がエッチング溶液に浸漬され、チタン及び白金がレジスト剤と共に剥離されるリフトオフが行われる（ステップＳ１３）。これにより、図１（Ｄ）に示すように、必要となる圧電層Ｌ３１の上面の全域よりも多少小さな領域に、下層にチタン、上層に白金からなる上部電極層Ｌ４が形成される。ここで、エッチング溶液としては、レジスト剤が指定するものを用いればよい。
【００６０】
次に、上部電極層Ｌ４が形成された圧電層Ｌ３の上面の全域にレジスト剤がスピンコート法により塗布される（ステップＳ１４）。次に、領域Ｄ１の上面の圧電層Ｌ３１のみにレジスト剤を残存するべく、マスクパターンを介してレジスト剤が露光及び現像される（ステップＳ１５）。これにより、領域Ｄ１の上面の圧電層Ｌ３１がレジスト剤によって保護される。
【００６１】
次に、ステップＳ１５により得られた基板Ｌ１１がエッチング溶液に浸漬され、領域Ｄ２の上側の不要な圧電層Ｌ３２が除去される（ステップＳ１６）。ここで、エッチング溶液としては応力緩和層Ｌ２２を除去する場合に用いたエッチング溶液と同様、フッ酸と硝酸との混合液からなるエッチング溶液を用いればよい。これにより、図１（Ｅ）に示す圧電素子が得られる。
【００６２】
なお、図３において、ステップＳ１〜Ｓ４が、基板層Ｌ１の上面に圧電層Ｌ３の成膜時に圧電層Ｌ３に加わる応力を緩和するための中間層を形成する第１ステップの一例に相当する。また、ステップＳ５〜Ｓ７が、圧電層Ｌ３が形成されるべき領域Ｄ１を残して中間層Ｌ２の一部を除去する第２ステップの一例に相当する。また、ステップＳ８〜Ｓ１６が、中間層Ｌ２の上面に単結晶の圧電層Ｌ３を形成する第３ステップの一例に相当する。
【００６３】
次に、上記の製造方法を経て得られた圧電素子をダイヤフラムに応用した場合について説明する。図４（Ａ）、（Ｂ）は本発明の実施の形態による圧電素子をダイヤフラムに応用した場合のダイヤフラムの断面図である。図４（Ａ）は、ダイヤフラムの上面図を示し、図４（Ｂ）は、図４（Ａ）のＢ−Ｂ断面図を示している。
【００６４】
図４（Ａ）に示すように、ダイヤフラムは、下部電極層Ｌ２１の上面の必要な領域において千鳥状に配設された複数のダイヤフラムエレメントＤＥを備えている。ダイヤフラムエレメントＤＥは円柱形状を有し、下層に形成された応力緩和層Ｌ２２と、中層に形成された圧電層Ｌ３と、上層に形成され、圧電層Ｌ３の上面のサイズよりも多少小さなサイズを有する上部電極層Ｌ４とを備えている。
【００６５】
図４（Ｂ）に示すように、ダイヤフラムエレメントＤＥが形成されている領域では、基板Ｌ１１の一部が円柱状に除去されて除去部ＲＤが形成されている。ここで、除去部ＲＤの断面のサイズはダイヤフラムエレメントＤＥの断面と例えば同一サイズである。
【００６６】
各ダイヤフラムエレメントＤＥを構成する上部電極層Ｌ４と下部電極層Ｌ２１とは、例えば図略の配線により外部の制御回路と接続されている。そして、この制御回路から、指定のダイヤフラムエレメントＤＥに電気信号を印加することにより、指定のダイヤフラムエレメントＤＥを駆動させることができる。
【００６７】
指定したダイヤフラムエレメントＤＥに係る下部電極層Ｌ２１と上部電極層Ｌ４とに所定の電界を加えると、圧電層Ｌ３が左右方向に伸縮し、バイメタルの原理により、除去部ＲＤの上部の基板Ｌ１１、熱酸化膜Ｌ１２、下部電極層Ｌ２１、及びダイヤフラムエレメントＤＥが上下に湾曲する。
【００６８】
したがって、除去部ＲＤの下面に孔が形成された板を取り付け、除去部ＲＤ内に気体や液体を充填するとで、このダイヤフラムをポンプとして用いることができる。また、除去部ＲＤにインクを充填することで、このダイヤフラムをインクジェットプリンタのプリンタヘッドとして用いることができる。
【００６９】
また、音波や超音波によりダイヤフラムが振動すると、上記と反対の効果により上部電極層Ｌ４及び下部電極層Ｌ２１間に電界が発生し、両電極層に電荷が蓄積される。したがって、両電極層に蓄積された電荷量を検出することにより、ダイヤフラムの変形量を検出することができる。そして、ダイヤフラムの周波数や振幅等を検出することにより、このダイヤフラムをセンサとして用いることができる。
【００７０】
図５は、本発明の実施の形態による圧電素子の変形例を示した図である。図１（Ｅ）では、下部電極層Ｌ２１は、熱酸化膜Ｌ１２の上面の全域に形成されているが、図５では、下部電極層Ｌ２１は、応力緩和層Ｌ２２の下面と同一又は多少大きなサイズを有して形成されている。
【００７１】
このような下部電極層Ｌ２１は、例えば、熱酸化膜Ｌ１２の上面の全域にスパッタ法で下部電極層Ｌ２１を成膜した後、残存させる下部電極層Ｌ２１の領域をレジスト剤で保護した後、エッチングにより不要となる下部電極層Ｌ２１を除去すればよい。
【００７２】
なお、ＭｇＯからなる応力緩和層Ｌ２２の成膜は、下部電極層Ｌ２１の不要となる領域の除去後に実施すればよい。これにより、下部電極層Ｌ２１の面積が小さくなり、下部電極層Ｌ２１の上面に形成されるＭｇＯからなる応力緩和層Ｌ２２もより良好に単結晶化することができ、圧電層Ｌ３をより良好に単結晶化させることができる。
【００７３】
また、図１（Ｅ）及び図５に示す圧電素子では、中間層Ｌ２を下部電極層Ｌ２１及び応力緩和層Ｌ２２から構成したが、応力緩和層Ｌ２２を省いても良い。下部電極層Ｌ２１の格子定数は熱酸化膜Ｌ１２の格子定数よりも圧電層Ｌ３の格子定数に近い。そのため、熱酸化膜Ｌ１２に直接、圧電層Ｌ３を形成する場合に比べて、熱酸化膜Ｌ１２に下部電極層Ｌ２１を介して圧電層Ｌ３を形成した方が、圧電層Ｌ３をより良好に単結晶化させることができる。
【００７４】
なお、応力緩和層Ｌ２２の格子定数は、下部電極層Ｌ２１の格子定数よりも圧電層Ｌ３の格子定数に近いため、下部電極層Ｌ２１の上に圧電層Ｌ３を形成する場合に比べて応力緩和層Ｌ２２を介して圧電層Ｌ３を形成する方が、圧電層Ｌ３をより良好に単結晶化することができる。
【００７５】
また、上記説明では、圧電層Ｌ３としてＰＺＴを採用したが、これに限定されず、ＰＭＮ（マグネシウムニオブ酸鉛）及びＰＺＮ（亜鉛ニオブ酸鉛）等のリラクサ材料を採用してもよい。
【００７６】
以上説明したように、上記の圧電素子は、圧電層Ｌ３が形成されない領域の応力緩和層Ｌ２２を予め除去し、圧電層Ｌ３が形成される領域を縮小化させているため、応力緩和層Ｌ２２と圧電層Ｌ３との格子定数の差や熱膨張による圧電層Ｌ３への応力が緩和され、圧電層Ｌ３を良好に単結晶化させることができる。
【００７７】
上記圧電素子の製造方法及び圧電素子の技術的特徴をまとめると下記のようになる。
【００７８】
（１）本発明の一局面による圧電素子の製造方法は、基板層の上面に、圧電層の成膜時に前記圧電層に加わる応力を緩和するための中間層を形成する第１ステップと、前記圧電層が形成されるべき領域を残して前記中間層の一部を除去する第２ステップと、前記中間層の上面に前記圧電層を形成する第３ステップとを備えている。
【００７９】
この構成によれば、圧電層が形成される領域を残して中間層の一部が除去された後、残存する中間層の上面に圧電層が形成されている。つまり、圧電層が形成されない領域の中間層を予め除去し、圧電層が形成される領域を縮小化させているため、中間層と圧電層との格子定数の差や熱膨張による圧電層への応力が緩和され、圧電層を良好に単結晶化させることができる。
【００８０】
（２）前記第２ステップは、前記中間層上の所定の独立した領域を残して、その周囲を除去することが好ましい。
【００８１】
この構成によれば、基板の上面に島状に中間層が形成され、圧電層を基板の上面の中央部に形成することができる。そのため、圧電層の振動を基板に対して均等に伝達することができ、インクジェットプリンタのインクヘッド等として良好な圧電素子を製造することができる。
【００８２】
（３）前記中間層は、電極層及び応力緩和層を含み、前記第１ステップは、前記基板層の上面に前記電極層を形成し、形成した電極層の上面に前記応力緩和層を形成することが好ましい。
【００８３】
この構成によれば、基板層の上面に電極層及び応力緩和層が積層された圧電素子を提供することができる。また、中間層が電極層のみならず応力緩和層も含んでいるため、応力緩和層の上面に圧電層を形成する際に生じる応力をより確実に緩和させ、圧電層をより確実に単結晶化することができる。
【００８４】
（４）前記第２ステップは、前記電極層の上面に形成された前記応力緩和層の一部を除去し、前記第３ステップは、前記電極層の上面及び前記応力緩和層の上面に前記圧電層を形成し、前記電極層の上面に形成された圧電層を除去することが好ましい。
【００８５】
この構成によれば、応力緩和層の上面に形成され、良好に単結晶化された圧電層のみが残され、電極層の上面に形成され、単結晶化されていない圧電層が除去されているため、良好に単結晶化された圧電層を有する圧電素子を製造することができる。
【００８６】
（５）前記基板層は、基板及び熱酸化膜を含み、前記第１ステップは、前記熱酸化膜の上面に前記中間層を形成することが好ましい。
【００８７】
この構成によれば、中間層と基板との間に熱酸化膜が形成されているため、中間層と基板とを絶縁し、両者を保護することができる。
【００８８】
（６）本発明の一局面による圧電素子は、基板層と、圧電層の成膜時に前記圧電層に加わる応力を緩和するために前記基板層の上面において、前記圧電層が形成されるべき領域を除く一部の領域が除去されるように形成された中間層と、前記中間層の上面に形成された圧電層とを備えている。
【００８９】
この構成によれば、圧電層が形成される領域にのみ中間層が形成されているため、圧電層が形成される領域が縮小化され、圧電層を形成する際に圧電層に生じる応力が緩和され、良好に単結晶化された圧電層を持つ圧電素子を提供することができる。
【００９０】
（７）上記圧電素子において、前記基板層は、表面に酸化膜層が形成され、前記中間層は、前記酸化膜層の上面に形成された下部電極層と、前記下部電極層の上面の所定の領域に形成された応力緩和層とを含み、前記圧電層は、前記応力緩和層の上面に形成され、前記圧電層の上面に形成された上部電極層を更に備え、前記応力緩和層の格子定数は、前記下部電極層の格子定数と前記圧電層の格子定数との間の値を持つことが好ましい。                                                                        
【００９１】
この構成によれば、中間層に下部電極層と応力緩和層とが含まれ、応力緩和層の格子定数が下部電極層の格子定数と圧電層の格子定数との間の値を持っている。これにより、圧電層の格子定数は、下部電極層の格子定数よりも応力緩和層の格子定数に近くなり、圧電層を下部電極層の上面に直接形成する場合に比べて、圧電層の形成時に圧電層に生じる応力をより確実に緩和することができる。その結果、圧電層をより良好に単結晶化させることができる。
【図１】
0005549680.tif 000002
【図２】
0005549680.tif 000003
【図３】
0005549680.tif 000004
【図４】
0005549680.tif 000005
【図５】
0005549680.tif 000006
【図６】
0005549680.tif 000007
【図７】
0005549680.tif 000008