(57)【特許請求の範囲】
【請求項１】
第１信号線と第２信号線とで構成される差動伝送線路と、
前記第１信号線に直列に挿入された第１インダクタンス素子、前記第２信号線に直列に挿入された第２インダクタンス素子と、
前記第１信号線および前記第２信号線に対し基準となるグランドと、
を有し、
前記第１インダクタンス素子と前記グランドとの間に第１共振回路、前記第２インダクタンス素子と前記グランドとの間に第２共振回路がそれぞれ設けられていて、
前記第１共振回路はＬＣ直列回路であり、前記第１インダクタンス素子に接続された第１キャパシタンス素子を含み、
前記第２共振回路はＬＣ直列回路であり、前記第２インダクタンス素子に接続された第２キャパシタンス素子を含み、
前記第１共振回路は、前記第１キャパシタンス素子と前記第２キャパシタンス素子との間に挿入された第３インダクタンス素子と、前記第２キャパシタンス素子とグランドとの間に挿入された第４インダクタンス素子を含み、
前記第２共振回路は前記第４インダクタンス素子を含む、
ことを特徴とするコモンモードフィルタ。
【請求項２】
前記第１共振回路と前記第２共振回路の共振周波数は互いに異なっている、請求項１に記載のコモンモードフィルタ。
【請求項３】
前記第１共振回路または前記第２共振回路にＬＣ並列回路が挿入されている、請求項１または２に記載のコモンモードフィルタ。
【請求項４】
前記差動伝送線路の入力側の一方端である第１ポートと前記第１インダクタンス素子との間に第１ポート側インダクタンス素子が挿入され、前記差動伝送線路の入力側の他方端である第２ポートと前記第２インダクタンス素子との間に第２ポート側インダクタンス素子が挿入され、
前記差動伝送線路の出力側の一方端である第３ポートと前記第１インダクタンス素子との間に第３ポート側インダクタンス素子が挿入され、前記差動伝送線路の出力側の他方端である第４ポートと前記第２インダクタンス素子との間に第４ポート側インダクタンス素子が挿入された、請求項１〜３のいずれかに記載のコモンモードフィルタ。
【請求項５】
前記第１インダクタンス素子、前記第２インダクタンス素子、前記第１共振回路および前記第２共振回路は、複数の基材層を積層してなる積層体に一体的に形成されている、請求項１〜４のいずれかに記載のコモンモードフィルタ。
【請求項６】
前記第１インダクタンス素子および前記第２インダクタンス素子はそれぞれインダクタ電極で構成され、前記第１キャパシタンス素子および前記第２キャパシタンス素子はそれぞれキャパシタ電極で構成され、前記インダクタ電極は前記キャパシタ電極で囲まれている、請求項５に記載のコモンモードフィルタ。
【請求項７】
前記グランドは網目状または格子状のグランド導体によって構成されている、請求項５または６に記載のコモンモードフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は伝送線路を伝搬するコモンモードノイズを抑制するコモンモードフィルタに関する。
【背景技術】
【０００２】
差動伝送線路を伝搬しようとするコモンモードノイズを抑制するため、従来、コモンモードチョークコイルが用いられている。コモンモードチョークコイルは、例えば特許文献１に記載されているように２つのコイルを備え、ディファレンシャルモード信号（ノーマルモード信号）で各コイルに生じた磁界が相殺されるように、またコモンモード信号（コモンモードノイズ）に対しては磁界が強め合うように、２つのコイルが構成されている。【０００３】
一般に、こうしたコモンモードチョークコイルでは、各コイルが大きなインダクタンス値を持っていること、各コイル間の結合係数が大きいこと、が必要とされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１３３１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、コイルのインダクタンス値を大きくし、各コイル間の結合係数を大きくすると、自己共振周波数が低くなり、信号の伝送ロスも大きくなる。そのため、ＵＳＢやＨＤＭＩ（登録商標）等の高速インターフェース用の差動伝送線路のように、高い周波数帯で利用され、且つ、伝送ロスの小さいことが要求される差動伝送線路に、上記のようなコモンモードチョークコイルを利用するのは難しい。【０００６】
本発明の目的は、小さなインダクタンス、小さな結合係数でもコモンモードノイズの抑制効果が高く、高周波での特性が良好で、伝送ロスが小さいコモンモードフィルタを提供することにある。
【課題を解決するための手段】
【０００７】
（１）本発明のコモンモードフィルタは、
第１信号線と第２信号線とで構成される差動伝送線路と、
前記第１信号線に直列に挿入された第１インダクタンス素子、前記第２信号線に直列に挿入された第２インダクタンス素子と、
前記第１信号線および前記第２信号線に対し基準となるグランドと、
を有し、
前記第１インダクタンス素子と前記グランドとの間に第１共振回路、前記第２インダクタンス素子と前記グランドとの間に第２共振回路がそれぞれ設けられていることを特徴とする。【０００８】
上記構成により、小さなインダクタンス、小さな結合係数であってもコモンモードノイズの高い抑制効果が得られる。【０００９】
（２）前記第１共振回路と前記第２共振回路の共振周波数は互いに異なっていることが好ましい。これにより、コモンモードノイズの抑制効果が得られる周波数帯域が広帯域化できる。【００１０】
（３）(1)または(2)において、前記第１共振回路はＬＣ直列回路であり、前記第１インダクタンス素子に接続された第１キャパシタンス素子を含み、
前記第２共振回路はＬＣ直列回路であり、前記第２インダクタンス素子に接続された第２キャパシタンス素子を含み、
前記第１共振回路は、前記第１キャパシタンス素子と前記第２キャパシタンス素子との間に挿入された第３インダクタンス素子と、前記第２キャパシタンス素子とグランドとの間に挿入された第４インダクタンス素子を含み、
前記第２共振回路は前記第４インダクタンス素子を含んで構成されていることが好ましい。【００１１】
上記構成により、共振周波数の異なる第１共振回路および第２共振回路を少ない素子数で構成できる。【００１２】
（４）(1)〜(3)のいずれかにおいて、前記第１共振回路または前記第２共振回路にＬＣ並列回路が挿入されていることが好ましい。この構成により、コモンモードノイズを減衰させる減衰極を別に設けることができる。【００１３】
（５）(1)〜(4)のいずれかにおいて、前記差動伝送線路の入力側の一方端である第１ポートと前記第１インダクタンス素子との間に第１ポート側インダクタンス素子が挿入され、前記差動伝送線路の入力側の他方端である第２ポートと前記第２インダクタンス素子との間に第２ポート側インダクタンス素子が挿入され、
前記差動伝送線路の出力側の一方端である第３ポートと前記第１インダクタンス素子との間に第３ポート側インダクタンス素子が挿入され、前記差動伝送線路の出力側の他方端である第４ポートと前記第２インダクタンス素子との間に第４ポート側インダクタンス素子が挿入されていることが好ましい。【００１４】
（６）(1)〜(5)のいずれかにおいて、前記第１インダクタンス素子、前記第２インダクタンス素子、前記第１共振回路および前記第２共振回路は、複数の基材層を積層してなる積層体に一体的に形成されていることが好ましい。これにより、限られた空間にコモンモードフィルタを構成でき、省スペース化が図れる。【００１５】
（７）(3)において、前記第１インダクタンス素子および前記第２インダクタンス素子はそれぞれインダクタ電極で構成され、前記第１キャパシタンス素子および前記第２キャパシタンス素子はそれぞれキャパシタ電極で構成され、前記インダクタ電極は前記キャパシタ電極で囲まれていることが好ましい。この構造により、コモンモードフィルタに他の外部の電子部品や金属体が近接しても、そのことによる第１インダクタンス素子および第２インダクタンス素子のインダクタンス値の変動を抑制できる。【００１６】
（８）(6)または(7)において、前記グランドは網目状または格子状のグランド導体によって構成されていることが好ましい。これにより、第１インダクタンス素子および第２インダクタンス素子とグランドとの間に生じる不要な容量を低減できる。
【発明の効果】
【００１７】
本発明によれば、高周波でのコモンモードノイズの抑制効果が高く、伝送ロスが小さいコモンモードフィルタが得られる。
【図面の簡単な説明】
【００１８】
【図１】第１の実施形態のコモンモードフィルタ１０１の回路図である。
【図２】コモンモードフィルタ１０１の外観斜視図である。
【図３】コモンモードフィルタ１０１の下面図である。
【図４】コモンモードフィルタ１０１の各基材層の積層前の平面図である。
【図５】コモンモードフィルタ１０１のコモンモードノイズの通過特性Ｓ２１［ＣＣ］およびディファレンシャルモード信号の通過特性Ｓ２１［ＤＤ］を示す図である。
【図６】第２の実施形態のコモンモードフィルタ１０２の外観斜視図である。
【図７】コモンモードフィルタ１０２を構成する積層体の各基材層の積層前の平面図である。
【図８】コモンモードフィルタ１０２のコモンモードノイズの通過特性Ｓ２１［ＣＣ］およびディファレンシャルモード信号の通過特性Ｓ２１［ＤＤ］を示す図である。
【図９】第３の実施形態に係るコモンモードフィルタ１０３の回路図である。
【図１０】第４の実施形態に係るコモンモードフィルタ１０４の回路図である。
【図１１】コモンモードフィルタ１０４のコモンモードノイズの通過特性Ｓ２１［ＣＣ］およびディファレンシャルモード信号の通過特性Ｓ２１［ＤＤ］を示す図である。
【図１２】第５の実施形態に係るコモンモードフィルタの回路図である。
【図１３】図１３（Ａ）は第６の実施形態に係るコモンモードフィルタ１０６の回路図、図１３（Ｂ）はその比較例としてのコモンモードフィルタの回路図である。
【図１４】図１４（Ａ）は図１３（Ａ）に示したコモンモードフィルタの周波数特性を示す図である。図１４（Ｂ）は、図１３（Ｂ）に示したコモンモードフィルタの周波数特性を示す図である。
【図１５−１】第６の実施形態に係るコモンモードフィルタを積層体に構成した場合の、各層の導体パターンを示す図である。
【図１５−２】第６の実施形態に係るコモンモードフィルタを積層体に構成した場合の、各層の導体パターンを示す図であり、図１５−１から続く図である。
【発明を実施するための形態】
【００１９】
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。
【００２０】
《第１の実施形態》
第１の実施形態に係るコモンモードフィルタについて、各図を参照して説明する。図１は第１の実施形態のコモンモードフィルタ１０１の回路図である。
【００２１】
コモンモードフィルタ１０１は、ポート（Ｐ１，Ｐ２）とポート（Ｐ３，Ｐ４）との間に第１信号線ＳＬ１および第２信号線ＳＬ２で構成される差動伝送線路を備えている。第１信号線ＳＬ１には第１インダクタンス素子（以下、「第１インダクタ」）Ｌ１が直列に挿入されていて、第２信号線ＳＬ２には第２インダクタンス素子（以下、「第２インダクタ」）Ｌ２が直列に挿入されている。また、このコモンモードフィルタ１０１は、第１信号線ＳＬ１および第２信号線ＳＬ２に対し基準となるグランドを備えている。そして、第１インダクタＬ１の第１端とグランドとの間に第１共振回路ＲＣ１、第２インダクタＬ２の第１端とグランドとの間に第２共振回路ＲＣ２がそれぞれ設けられている。
【００２２】
第１信号線ＳＬ１と第２信号線ＳＬ２との間に、第１キャパシタンス素子（以下、「第１キャパシタ」）Ｃ１、第３インダクタンス素子（以下、「第３インダクタ」）Ｌ３および第２キャパシタンス素子（以下、「第２キャパシタ」）Ｃ２の直列回路が挿入されていて、第３インダクタＬ３と第２キャパシタＣ２との接続点とグランドとの間に第４インダクタンス素子（以下、「第４インダクタ」）Ｌ４が接続されている。
【００２３】
第１共振回路ＲＣ１は、第１キャパシタＣ１、第３インダクタＬ３および第４インダクタＬ４で構成され、第２共振回路ＲＣ２は第２キャパシタＣ２および第４インダクタＬ４で構成されている。
【００２４】
第１共振回路ＲＣ１の共振周波数は、第１キャパシタＣ１、第３インダクタＬ３および第４インダクタＬ４のＬＣ直列回路の回路定数で定まり、第２共振回路ＲＣ２の共振周波数は、第２キャパシタＣ２および第４インダクタＬ４のＬＣ直列回路の回路定数で定まる。ここではキャパシタＣ１，Ｃ２のキャパシタンスは等しいので、第１共振回路ＲＣ１の共振周波数と第２共振回路ＲＣ２の共振周波数とは互いに異なっている。
【００２５】
第１キャパシタＣ１と第３インダクタＬ３との接続点ＣＰ１と第１インダクタＬ１の第２端との間には第３キャパシタＣ３が接続されている。同様に、第２キャパシタＣ２と第３インダクタＬ３との接続点ＣＰ２と第２インダクタＬ２の第２端との間には第４キャパシタＣ４が接続されている。キャパシタＣ１，Ｃ３およびインダクタＬ１，Ｌ３，Ｌ４によってローパスフィルタＬＰＦ１が構成されている。すなわち、第１信号線ＳＬ１およびグランドで構成される線路にローパスフィルタＬＰＦ１が挿入されている。同様に、キャパシタＣ２，Ｃ４およびインダクタＬ２，Ｌ４によってローパスフィルタＬＰＦ２が構成されている。すなわち、第２信号線ＳＬ２およびグランドで構成される線路にローパスフィルタＬＰＦ２が挿入されている。これらのローパスフィルタＬＰＦ１，ＬＰＦ２のカットオフ周波数より低い周波数帯において、インダクタＬ３，Ｌ４のインピーダンスをキャパシタＣ１，Ｃ３のインピーダンスより低く設定することで、ローパスフィルタＬＰＦ１はキャパシタＣ１，Ｃ３およびインダクタＬ１によるＣＬＣπ型のローパスフィルタとして作用する。同様に、ローパスフィルタＬＰＦ２はキャパシタＣ２，Ｃ４およびインダクタＬ２によるＣＬＣπ型のローパスフィルタとして作用する。
【００２６】
なお、以上の説明では、ポート（Ｐ１，Ｐ２）から入射するコモンモードノイズの伝搬を抑制することを前提とした。すなわち、ポート（Ｐ１，Ｐ２）から入射するコモンモードノイズに対して、第１共振回路ＲＣ１および第２共振回路ＲＣ２がトラップフィルタとして作用し、コモンモードノイズがポート（Ｐ３，Ｐ４）へ伝搬するのが抑制される。図１において、ポート（Ｐ３，Ｐ４）からコモンモードノイズが入射する場合には、キャパシタＣ３およびインダクタＬ３，Ｌ４によるＬＣ直列回路が第１共振回路として作用し、キャパシタＣ４およびインダクタＬ４によるＬＣ直列回路が第２共振回路として作用する。このようにキャパシタＣ３，Ｃ４を設けたことにより、ローパスフィルタＬＰＦ１，ＬＰＦ２を構成するだけでなく、コモンモードフィルタに双方向性を持たせることができる。
【００２７】
図２はコモンモードフィルタ１０１の外観斜視図、図３はその下面図である。このコモンモードフィルタ１０１は、以降に示す各種導体パターンが形成された基材層の積層体である。下面にはポートＰ１〜Ｐ４およびグランド端子ＧＮＤが形成されている。
【００２８】
図４は各基材層の積層前の平面図である。コモンモードフィルタ１０１は、各種導体パターンが形成された４つの基材層ＢＭＬ１〜ＢＭＬ４の積層体である。基材層ＢＭＬ１〜ＢＭＬ４は樹脂シートであり、基材層ＢＭＬ１が最下層、基材層ＢＭＬ４が最上層である。
【００２９】
基材層ＢＭＬ１の上面には網目状のグランド導体Ｇ１が形成されている。この基材層ＢＭＬ１の下面には、図３に示したポートＰ１〜Ｐ４およびグランド端子ＧＮＤが形成されている。
【００３０】
基材層ＢＭＬ２には、インダクタ電極Ｌ１１，Ｌ２１、電極Ｅ１１，Ｅ２１，Ｅ３１，Ｅ４１が形成されている。基材層ＢＭＬ３には、インダクタ電極Ｌ１２，Ｌ２２、電極Ｅ１３，Ｅ２４が形成されている。基材層ＢＭＬ４にはインダクタ電極Ｌ３、Ｌ４、電極Ｅ１２，Ｅ２２，Ｅ３２，Ｅ４２が形成されている。
【００３１】
インダクタ電極Ｌ１１の第１端は電極Ｅ１１，Ｅ１２に導通していて、インダクタ電極Ｌ１１の第２端はビア導体を介してインダクタ電極Ｌ１２の第１端に繋がっている。インダクタ電極Ｌ１２の第２端はビア導体を介して電極Ｅ３１，Ｅ３２に導通している。インダクタ電極Ｌ２１の第１端は電極Ｅ２１，Ｅ２２に導通していて、インダクタ電極Ｌ２１の第２端はビア導体を介してインダクタ電極Ｌ２２の第１端に繋がっている。インダクタ電極Ｌ２２の第２端はビア導体を介して電極Ｅ４１，Ｅ４２に導通している。
【００３２】
基材層ＢＭＬ２，ＢＭＬ３に形成されているインダクタ電極Ｌ１１，Ｌ１２によって第１インダクタＬ１が構成されている。同様に、インダクタ電極Ｌ２１，Ｌ２２によって第２インダクタＬ２が構成されている。
【００３３】
インダクタ電極Ｌ３の第１端はビア導体を介して電極Ｅ１３に導通していて、第２端はビア導体を介して電極Ｅ２４に導通している。また、インダクタ電極Ｌ３の第２端はインダクタ電極Ｌ４の第１端に繋がってして、インダクタ電極Ｌ４の第２端はビア導体を介してグランド導体Ｇ１に導体している。
【００３４】
基材層ＢＭＬ３に形成されている電極Ｅ１３と基材層ＢＭＬ２，ＢＭＬ４に形成されている電極Ｅ１１，Ｅ１２とによって第１キャパシタＣ１が構成されている。同様に、基材層ＢＭＬ３に形成されている電極Ｅ２４と基材層ＢＭＬ２，ＢＭＬ４に形成されている電極Ｅ２１，Ｅ２２とによって第２キャパシタＣ２が構成されている。また、基材層ＢＭＬ３に形成されている電極Ｅ１３と基材層ＢＭＬ２，ＢＭＬ４に形成されている電極Ｅ３１，Ｅ３２とによって第３キャパシタＣ３が構成されている。そして、基材層ＢＭＬ３に形成されている電極Ｅ２４と基材層ＢＭＬ２，ＢＭＬ４に形成されている電極Ｅ４１，Ｅ４２とによって第４キャパシタＣ４が構成されている。図４にはこれらのキャパシタＣ１〜Ｃ４を回路記号で表している。
【００３５】
電極Ｅ１１，Ｅ２１はビア導体を介してポートＰ１，Ｐ２に接続されている。電極Ｅ３１，Ｅ４１はビア導体を介してポートＰ３，Ｐ４に接続されている。グランド導体Ｇ１はビア導体を介してグランド端子ＧＮＤに導通している。
【００３６】
グランド導体Ｇ１は網目状であるので、インダクタ電極Ｌ１１，Ｌ２１，Ｌ１２，Ｌ２２とグランド導体Ｇ１との間に生じる浮遊容量は小さい。
【００３７】
各回路定数は次のとおりである。
【００３８】
L1,L2：7.9 nH
C1,C2,C3,C4：1.2 pF
L3：1.65 nH
L4：8.9 nH
k1：0.6
ここで、k1はインダクタＬ１とＬ２との結合係数である。
【００３９】
図５はコモンモードフィルタ１０１のコモンモードノイズの通過特性Ｓ２１［ＣＣ］およびディファレンシャルモード信号の通過特性Ｓ２１［ＤＤ］を示す図である。コモンモードノイズの通過特性Ｓ２１［ＣＣ］は８００ＭＨｚ〜２ＧＨｚの広帯域に亘って−９ｄＢに抑制されている。ディファレンシャルモード信号の通過特性Ｓ２１［ＤＤ］は図５に示す周波数範囲の全帯域で−２ｄＢ以上を保っている。前記８００ＭＨｚ〜２ＧＨｚは携帯電話で使用される周波数帯である。携帯電話端末にこのコモンモードフィルタを用いれば、コモンモードノイズとして重畳されようとする８００ＭＨｚ〜２ＧＨｚのノイズを抑制できる。
【００４０】
図５において、減衰極ＡＰ１は図１に示した第１共振回路ＲＣ１により生じる減衰極であり、減衰極ＡＰ１の周波数は第１共振回路ＲＣ１の共振周波数に相当する。減衰極ＡＰ２は図１に示した第２共振回路ＲＣ２により生じる減衰極であり、減衰極ＡＰ２の周波数は第２共振回路ＲＣ２の共振周波数に相当する。このように、第１共振回路ＲＣ１と第２共振回路ＲＣ２の共振周波数は異なっていて、それぞれの周波数は、コモンモードノイズに対して必要な減衰帯域における低周波数端付近と高周波数端付近の周波数にそれぞれ対応している。そのため、広帯域に亘るコモンモードノイズの伝搬を抑制できる。前記ローパスフィルタＬＰＦ１，ＬＰＦ２のカットオフ周波数は例えば８ＧＨｚ以上（十数ＧＨｚ）であるので、ディファレンシャルモード信号の高調波成分や高周波ノイズはローパスフィルタＬＰＦ１，ＬＰＦ２で遮断される。
【００４１】
第１の実施形態によれば、既に述べた効果以外に次のような効果を奏する。
【００４２】
（１）インダクタ電極Ｌ１１，Ｌ１２によるインダクタＬ１と、インダクタ電極Ｌ２１，Ｌ２２によるインダクタＬ２は２重スパイラル状に巻回されているので、少ない層数の割に高い結合係数が得られる。
【００４３】
（２）インダクタＬ１，Ｌ２が構成されている領域を囲むように、電極Ｅ１１，Ｅ２１，Ｅ３１，Ｅ４１，Ｅ１３，Ｅ２４，Ｅ１２，Ｅ２２，Ｅ３２，Ｅ４２が形成されているので、限られたスペースに必要なインダクタンスおよびキャパシタンスを構成できる。また、他の素子、部品とインダクタＬ１、Ｌ２とが不要結合しにくい。
【００４４】
（３）インダクタＬ１，Ｌ２とインダクタＬ３，Ｌ４の形成位置を積層方向には重ならないようにし、電極の張り出し部Ｊ３１，Ｊ４１，Ｊ１３，Ｊ２４，Ｊ３２，Ｊ４２で、インダクタＬ１，Ｌ２とインダクタＬ３，Ｌ４とを分離しているので、インダクタＬ１，Ｌ２とインダクタＬ３，Ｌ４との不要結合を防止できる。
【００４５】
（４）インダクタ電極Ｌ１１，Ｌ１２，Ｌ２１，Ｌ２２を基材層ＢＭＬ２，ＢＭＬ３の一部に集中的に配置した（局在させた）ことにより、インダクタ電極Ｌ１１，Ｌ１２によるインダクタＬ１と、インダクタ電極Ｌ２１，Ｌ２２によるインダクタＬ２との結合度を高めることができる。
【００４６】
（５）インダクタ電極Ｌ１１，Ｌ１２，Ｌ２１，Ｌ２２を基材層ＢＭＬ２，ＢＭＬ３の中央部に局在させ、その周囲を電極Ｅ１１，Ｅ２１，Ｅ３１，Ｅ４１，Ｅ１３，Ｅ２４，Ｅ１２，Ｅ２２，Ｅ３２，Ｅ４２で囲んでいるので、このコモンモードフィルタに他の外部の電子部品や金属体が近接しても、そのことによるインダクタＬ１，Ｌ２のインダクタンス値の変動を抑制できる。
【００４７】
《第２の実施形態》
第２の実施形態に係るコモンモードフィルタについて、各図を参照して説明する。第２の実施形態に係るコモンモードフィルタ１０２の回路図は第１の実施形態で図１に示したものと同じである。
【００４８】
図６はコモンモードフィルタ１０２の外観斜視図である。このコモンモードフィルタ１０２は、以降に示す各種導体パターンが形成された基材層の積層体である。下面にはポートＰ１〜Ｐ４およびグランド端子ＧＮＤが形成されている。
【００４９】
図７はコモンモードフィルタ１０２を構成する積層体の各基材層の積層前の平面図である。コモンモードフィルタ１０２は、各種導体パターンが形成された４つの基材層ＢＭＬ１〜ＢＭＬ４の積層体である。基材層ＢＭＬ１〜ＢＭＬ４は樹脂シートであり、基材層ＢＭＬ１が最下層、基材層ＢＭＬ４が最上層である。
【００５０】
基材層ＢＭＬ１の上面には格子状のグランド導体Ｇ１が形成されている。この基材層ＢＭＬ１の下面には、図６に示したポートＰ１〜Ｐ４およびグランド端子ＧＮＤが形成されている。
【００５１】
基材層ＢＭＬ２には、インダクタ電極Ｌ１１，Ｌ２１、電極Ｅ１１，Ｅ２１，Ｅ３１，Ｅ４１が形成されている。基材層ＢＭＬ３には、インダクタ電極Ｌ１２，Ｌ２２，Ｌ３２，Ｌ４２、電極Ｅ１３，Ｅ２４が形成されている。基材層ＢＭＬ４にはインダクタ電極Ｌ１３、Ｌ２３，Ｌ３３，Ｌ４３、電極Ｅ１２，Ｅ２２，Ｅ３２，Ｅ４２が形成されている。
【００５２】
インダクタ電極Ｌ１１の第１端は電極Ｅ１１に導通していて、インダクタ電極Ｌ１１の第２端はビア導体を介してインダクタ電極Ｌ１２の第１端に繋がっている。インダクタ電極Ｌ１２の第２端はインダクタ電極Ｌ１３の第１端に繋がっている。インダクタ電極Ｌ１３の第２端は電極Ｅ３２に導通している。電極Ｅ３２と電極Ｅ３１とはビア導体を介して導通している。インダクタ電極Ｌ２１の第１端は電極Ｅ２１に導通していて、インダクタ電極Ｌ２１の第２端はビア導体を介してインダクタ電極Ｌ２２の第１端に繋がっている。インダクタ電極Ｌ２２の第２端はビア導体を介してインダクタ電極Ｌ２３の第１端に繋がっている。インダクタ電極Ｌ２３の第２端は電極Ｅ４２に導通している。電極Ｅ４２と電極Ｅ４１とはビア導体を介して導通している。
【００５３】
インダクタ電極Ｌ３１の第１端はビア導体を介して電極Ｅ２４に導通している。インダクタ電極Ｌ３１の第２端はインダクタ電極Ｌ３２の第１端に繋がっていて、インダクタ電極Ｌ３２の第２端はビア導体を介してインダクタ電極Ｌ３３の第１端に繋がっている。インダクタ電極Ｌ３３の第２端はビア導体を介して電極Ｅ１３に導通している。インダクタ電極Ｌ４１の第１端はビア導体を介してインダクタ電極Ｌ４２の第１端に繋がっている。インダクタ電極Ｌ４１の第２端はビア導体を介してグランド導体Ｇ１に導通している。インダクタ電極Ｌ４２の第２端はインダクタ電極Ｌ４３の第１端に繋がっていて、インダクタ電極Ｌ４３の第２端はビア導体を介して電極Ｅ１３に導通している。
【００５４】
基材層ＢＭＬ２，ＢＭＬ３，ＢＭＬ４に形成されているインダクタ電極Ｌ１１，Ｌ１２，Ｌ１３によって第１インダクタＬ１が構成されている。同様に、インダクタ電極Ｌ２１，Ｌ２２，Ｌ２３によって第２インダクタＬ２が構成されている。
【００５５】
基材層ＢＭＬ２，ＢＭＬ３，ＢＭＬ４に形成されているインダクタ電極Ｌ３１，Ｌ３２，Ｌ３３によって第３インダクタＬ３が構成されている。同様に、インダクタ電極Ｌ４１，Ｌ４２，Ｌ４３によって第４インダクタＬ４が構成されている。
【００５６】
基材層ＢＭＬ３に形成されている電極Ｅ１３と基材層ＢＭＬ２，ＢＭＬ４に形成されている電極Ｅ１１，Ｅ１２とによって第１キャパシタＣ１が構成されている。同様に、基材層ＢＭＬ３に形成されている電極Ｅ２４と基材層ＢＭＬ２，ＢＭＬ４に形成されている電極Ｅ２１，Ｅ２２とによって第２キャパシタＣ２が構成されている。また、基材層ＢＭＬ３に形成されている電極Ｅ１３と基材層ＢＭＬ２，ＢＭＬ４に形成されている電極Ｅ３１，Ｅ３２とによって第３キャパシタＣ３が構成されている。そして、基材層ＢＭＬ３に形成されている電極Ｅ２４と基材層ＢＭＬ２，ＢＭＬ４に形成されている電極Ｅ４１，Ｅ４２とによって第４キャパシタＣ４が構成されている。図７にはこれらのキャパシタＣ１〜Ｃ４を回路記号で表している。
【００５７】
電極Ｅ１１，Ｅ２１はビア導体を介してポートＰ１，Ｐ２に接続されている。電極Ｅ３１，Ｅ４１はビア導体を介してポートＰ３，Ｐ４に接続されている。グランド導体Ｇ１はビア導体を介してグランド端子ＧＮＤに導通している。
【００５８】
なお、グランド導体Ｇ１は単なる線状導体とせずに格子状としたことにより、等価的には外枠の大きさの面状導体として作用する。すなわち不要なインダクタンス成分が殆ど生じない。
【００５９】
上述のとおり、コモンモードフィルタ１０２の回路図は第１の実施形態で図１に示したものと同じであるが、各回路定数は異なる。各回路定数は次のとおりである。
【００６０】
L1,L2：7.9 nH
C1,C2,C3,C4：1.4 pF
L3：3.4 nH
L4：6.7 nH
k1：0.3
図８はコモンモードフィルタ１０２のコモンモードノイズの通過特性Ｓ２１［ＣＣ］およびディファレンシャルモード信号の通過特性Ｓ２１［ＤＤ］を示す図である。コモンモードノイズの通過特性Ｓ２１［ＣＣ］は８００ＭＨｚ〜１．８ＧＨｚの広帯域に亘って−９ｄＢに抑制されている。ディファレンシャルモード信号の通過特性Ｓ２１［ＤＤ］は図８に示す周波数範囲の全帯域で−２ｄＢ以上を保っている。このようにインダクタＬ１とＬ２との結合係数k1が、従来のコモンモードチョークコイルの結合係数より格段に小さくでもコモンモードノイズの抑制量および周波数帯域が得られている。
【００６１】
第２の実施形態に係るコモンモードフィルタ１０２は、３層に亘ってインダクタＬ１，Ｌ２，Ｌ３，Ｌ４が構成されているので、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４を構成するインダクタ電極の線幅を太くでき、導体損失が低減できる。
【００６２】
《第３の実施形態》
図９は第３の実施形態に係るコモンモードフィルタ１０３の回路図である。第１の実施形態で図１に示したコモンモードフィルタ１０１と基本的な回路構成は同じであるが、第１インダクタＬ１と第２インダクタＬ２とは積極的には磁界結合していない。すなわち、第１インダクタＬ１および第２インダクタＬ２はコモンモードチョークコイルとしては作用しない。
【００６３】
このようなコモンモードフィルタ１０３においても、第１キャパシタＣ１、第３インダクタＬ３および第４インダクタＬ４によって第１共振回路ＲＣ１が構成され、第２キャパシタＣ２および第４インダクタＬ４によって第２共振回路ＲＣ２が構成される。また、主にインダクタＬ１，Ｌ２およびキャパシタＣ１，Ｃ３，Ｃ２，Ｃ４によってローパスフィルタが構成される。そのため、第１共振回路ＲＣ１および第２共振回路ＲＣ２によってコモンモードノイズの伝搬が抑制される。また、上記ローパスフィルタのカットオフ周波数より低い周波数のディファレンシャルモードの信号が信号線ＳＬ１，ＳＬ２を通過する。
【００６４】
《第４の実施形態》
図１０は第４の実施形態に係るコモンモードフィルタ１０４の回路図である。第３インダクタＬ３と第２キャパシタＣ２との接続点ＣＰ２とグランドとの間に第４インダクタＬ４とＬＣ並列回路ＬＣ１との直列回路が挿入されている。その他の構成は第１の実施形態で図１に示したものと同じである。
【００６５】
ＬＣ並列回路ＬＣ１はインダクタＬ７およびキャパシタＣ７の並列回路である。このＬＣ並列回路ＬＣ１によってトラップが設けられることになる。トラップ周波数において、インダクタＬ４とキャパシタＣ７との直列共振によって、接続点ＣＰ２はほぼグランド電位となる。トラップ周波数より低い周波数域ではキャパシタＣ７のインピーダンスが高いので、上記直列回路はインダクタＬ４とＬ７との直列回路として作用する。トラップ周波数より高い周波数域ではキャパシタＣ７のインピーダンスが低いので、上記直列回路はインダクタＬ４が支配的となる。
【００６６】
図１１はコモンモードフィルタ１０４のコモンモードノイズの通過特性Ｓ２１［ＣＣ］およびディファレンシャルモード信号の通過特性Ｓ２１［ＤＤ］を示す図である。コモンモードノイズは二つの減衰極ＡＰ１，ＡＰ２によって広帯域に亘って減衰される。また、前記トラップによって減衰極ＡＰ３が生じる。そのため、減衰極ＡＰ３による周波数帯域においてもコモンモードノイズの伝搬が抑制される。
【００６７】
《第５の実施形態》
図１２は第５の実施形態に係るコモンモードフィルタ１０５の回路図である。第１の実施形態で図１に示した回路と異なり、第１キャパシタＣ１とグランドとの間に第５インダクタンス素子（以下、「第５インダクタ」）Ｌ５が設けられていて、第２キャパシタＣ２とグランドとの間に第６インダクタンス素子（以下、「第６インダクタ」）Ｌ６が設けられている。ここで、第５インダクタＬ５と第６インダクタＬ６のインダクタンスは異なる。すなわち、（Ｃ１−Ｌ５）または（Ｃ３−Ｌ５）の直列共振周波数と、（Ｃ２−Ｌ６）または（Ｃ４−Ｌ６）の直列共振周波数と、は異なっている。
【００６８】
このように、インダクタンスの異なるインダクタＬ５，Ｌ６を個別に接続しても同等の特性を得ることができる。また、インダクタＬ５，Ｌ６に、図１０に示したようなＬＣ並列回路をそれぞれ直列接続することでトラップを設けてもよい。そのことによって、図１１に示したように所定の周波数帯域を減衰（トラップ）させることができる。
【００６９】
《第６の実施形態》
第６の実施形態では、第１インダクタンス素子および第２インダクタンス素子以外に、第１信号線および第２信号線に対してシリーズにインダクタンス素子を設けたコモンモードフィルタの例を示す。
【００７０】
図１３（Ａ）は第６の実施形態に係るコモンモードフィルタ１０６の回路図、図１３（Ｂ）はその比較例としてのコモンモードフィルタの回路図である。図１３（Ｂ）に示す比較例のコモンモードフィルタは、集中定数回路で表した場合、図１または図９に示した回路と同じである。このようなコモンモードフィルタを積層体に構成した際に、ポート（端子）間に寄生容量Ｃｓが発生する。この寄生容量ＣｓはキャパシタＣ１〜Ｃ４に対して並列に接続されることになるので、これらのキャパシタ、第１インダクタＬ１および第２インダクタＬ２で構成されるローパスフィルタのカットオフ周波数が低くなる。このカットオフ周波数より高い周波数帯では差動インピーダンスが所定値からずれるので、コモンモードフィルタとして使用できる周波数帯域が狭くなってしまう、という問題が生じる。
【００７１】
そこで、本実施形態では、図１３（Ａ）に示すように、差動伝送線路ＳＬ１，ＳＬ２の入力側の一方端である第１ポートＰ１と第１インダクタＬ１との間に第１ポート側インダクタンス素子Ｌ１Ｆを挿入し、差動伝送線路ＳＬ１，ＳＬ２の入力側の他方端である第２ポートＰ２と第２インダクタＬ２との間に第２ポート側インダクタンス素子Ｌ２Ｆを挿入する。同様に、差動伝送線路ＳＬ１，ＳＬ２の出力側の一方端である第３ポートＰ３と第１インダクタＬ１との間に第３ポート側インダクタンス素子Ｌ１Ｅを挿入し、差動伝送線路ＳＬ１，ＳＬ２の出力側の他方端である第４ポートＰ４と第２インダクタＬ２との間に第４ポート側インダクタンス素子Ｌ２Ｅを挿入する。これにより、インダクタンス素子Ｌ１Ｆ，Ｌ２Ｆ，Ｌ１Ｅ，Ｌ２Ｅ、インダクタＬ１，Ｌ２、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４によって５段（３つのインダクタ＋２つのキャパシタ）のローパスフィルタを構成する。そして、上記インダクタンス素子Ｌ１Ｆ，Ｌ２Ｆ，Ｌ１Ｅ，Ｌ２Ｅのインダクタンス、第１インダクタＬ１、第２インダクタＬ２のインダクタンス、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４のキャパシタンスを定めることにより、上記ローパスフィルタのカットオフ周波数を使用周波数帯域より高い周波数とする。
【００７２】
図１３（Ａ）の各回路定数は次のとおりである。
【００７３】
L1,L2：13.6 nH
C1,C2,C3,C4：1.2 pF
L3：3.0 nH
L4：2.5 nH
k1：0.3
L1F,L2F,L1E,L2E：1.2nH
Cs：0.15pF
ここで、k1はインダクタＬ１とＬ２との結合係数である。
【００７４】
図１４（Ａ）は図１３（Ａ）に示したコモンモードフィルタの周波数特性（コモンモードノイズの通過特性Ｓ２１［ＣＣ］、ディファレンシャルモード信号の通過特性Ｓ２１［ＤＤ］およびディファレンシャルモード信号の反射特性Ｓ１１［ＤＤ］）を示す図である。図１４（Ｂ）は、図１３（Ｂ）に示したコモンモードフィルタの周波数特性を示す図である。ここで、図１３（Ｂ）に示した比較例としてのコモンモードフィルタの周波数特性は、図１３（Ａ）の状態からインダクタＬ１Ｆ，Ｌ２Ｆ，Ｌ１Ｅ，Ｌ２Ｅを除いた状態で計算した。
【００７５】
入出力部にインダクタＬ１Ｆ，Ｌ２Ｆ，Ｌ１Ｅ，Ｌ２Ｅが無い場合、図１４（Ｂ）に表れているように、Ｓ２１［ＤＤ］の−３ｄＢ帯域は３ＧＨｚまでしか延びていない。すなわち、３ＧＨｚより高域ではコモンモードフィルタの差動インピーダンスがずれてしまっている。これは、入出力部にインダクタＬ１Ｆ，Ｌ２Ｆ，Ｌ１Ｅ，Ｌ２Ｅが無くて、３段（１つのインダクタ＋２つのキャパシタ）のローパスフィルタを構成し、浮遊容量ＣｓとキャパシタＣ１〜Ｃ４（1.2pF）とが並列接続されて、ローパスフィルタのトータルの容量が大きくなって、ローパスフィルタのカットオフ周波数が低くなった結果である。
【００７６】
これに対し、本実施形態のコモンモードフィルタによれば、図１４（Ａ）に表れているように、Ｓ２１［ＤＤ］およびＳ１１［ＤＤ］は５ＧＨｚを超える帯域まで延びている。すなわち、より高域までコモンモードフィルタとして使用できる。
【００７７】
図１５−１、図１５−２は、第６の実施形態に係るコモンモードフィルタを積層体に構成した場合の、各層の導体パターンを示す図である。これらの図は各層の下面側を見た平面図である。(1)は実装面、(26)は天面に相当する。図中の各符号は図１３（Ａ）中に示した各符号に対応している。インダクタＬ３は(2)〜(5)層に亘って形成されている。キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４は(7)〜(11)層に亘って形成されている。インダクタＬ１Ｅ，Ｌ２Ｅは(13)(14)層に亘って形成されている。また、インダクタＬ１，Ｌ２は(15)〜(23)層に亘って形成されている。
【００７８】
本実施形態によれば、使用周波数帯域での差動インピーダンスのずれを抑制することができ、コモンモードフィルタの周波数特性が改善できる。
【００７９】
《他の実施形態》
以上の各実施形態では、矩形板状の積層体の下面に形成された実装用のポートＰ１〜Ｐ４およびグランド端子ＧＮＤがビア導体を介して内部の電極に接続された例を示したが、実装用のポートおよび端子は積層体の側部（端面）を経由して内部の電極に接続してもよい。
【００８０】
以上の各実施形態では、矩形板状の積層体にコモンモードフィルタを構成した例を示したが、高周波線路の一部にコモンモードフィルタを構成してもよい。例えば、グランド導体を形成した基材層および信号線を形成した基材層を含む複数の基材層を積層して長尺状の高周波ケーブルを構成し、この高周波ケーブルの一部に図２や図６に示した構造を組み込むことで、コモンモードフィルタ内蔵のフラットな高周波ケーブルを構成してもよい。その場合には実装用のポートＰ１〜Ｐ４およびグランド端子は、少なくともコモンモードフィルタの形成領域には不要である。
【００８１】
以上の各実施形態では、積層体の各基材層に導電性ペーストを印刷することで各種導体パターンを形成する例を示したが、薄膜形成法で各種導体パターンを形成してもよい。
【００８２】
以上の各実施形態では、第１共振回路ＲＣ１と第２共振回路ＲＣ２の共振周波数が異なる例を示したが、本願はこの２つの共振回路の共振周波数が一致しているものを除外するものではない。但し、第１共振回路ＲＣ１と第２共振回路ＲＣ２の共振周波数が一致していると、図５や図８に示した減衰極ＡＰ１，ＡＰ２の周波数が一致して、減衰量が少なくなる。そのため、コモンモードノイズを抑制できる周波数帯域は狭くなり、減衰量も低下する。
【符号の説明】
【００８３】
ＢＭＬ２，ＢＭＬ３，ＢＭＬ４…基材層
Ｃ１…第１キャパシタ
Ｃ２…第２キャパシタ
Ｃ３…第３キャパシタ
Ｃ４…第４キャパシタ
ＣＰ１，ＣＰ２…接続点
Ｅ１１，Ｅ１２，Ｅ１３，Ｅ２１，Ｅ２２，Ｅ２４，Ｅ３２，Ｅ３２，Ｅ４１，Ｅ４２…電極
Ｇ１…グランド導体
ＧＮＤ…グランド端子
Ｊ１３，Ｊ２４，Ｊ３１，Ｊ３２，Ｊ４１，Ｊ４２…張り出し部
Ｌ１…第１インダクタ
Ｌ２…第２インダクタ
Ｌ３…第３インダクタ，インダクタ電極
Ｌ４…第４インダクタ，インダクタ電極
Ｌ１１，Ｌ１２，Ｌ１３…インダクタ電極
Ｌ２１，Ｌ２２，Ｌ２３…インダクタ電極
Ｌ３１，Ｌ３２，Ｌ３３…インダクタ電極
Ｌ４１，Ｌ４２，Ｌ４３…インダクタ電極
Ｌ５…第５インダクタ
Ｌ６…第６インダクタ
Ｌ１Ｆ…第１ポート側インダクタンス素子
Ｌ２Ｆ…第２ポート側インダクタンス素子
Ｌ１Ｅ…第３ポート側インダクタンス素子
Ｌ２Ｅ…第４ポート側インダクタンス素子
ＬＣ１…ＬＣ並列回路
ＬＰＦ１，ＬＰＦ２…ローパスフィルタ
Ｐ１〜Ｐ４…ポート
ＲＣ１…第１共振回路
ＲＣ２…第２共振回路
ＳＬ１…第１信号線
ＳＬ２…第２信号線
１０１〜１０６…コモンモードフィルタ
【要約】
コモンモードフィルタ（１０１）は、ポート（Ｐ１，Ｐ２）とポート（Ｐ３，Ｐ４）との間に第１信号線（ＳＬ１）および第２信号線（ＳＬ２）で構成される差動伝送線路を備えている。第１信号線（ＳＬ１）には第１インダクタ（Ｌ１）が直列に挿入されていて、第２信号線（ＳＬ２）には第２インダクタ（Ｌ２）が直列に挿入されている。そして、第１インダクタ（Ｌ１）の第１端とグランドとの間に第１共振回路（ＲＣ１）、第２インダクタ（Ｌ２）の第１端とグランドとの間に第２共振回路（ＲＣ２）がそれぞれ設けられている。【図１】
0005585748.tif 000002
【図２】
0005585748.tif 000003
【図３】
0005585748.tif 000004
【図５】
0005585748.tif 000005
【図６】
0005585748.tif 000006
【図８】
0005585748.tif 000007
【図９】
0005585748.tif 000008
【図１０】
0005585748.tif 000009
【図１１】
0005585748.tif 000010
【図１２】
0005585748.tif 000011
【図１３】
0005585748.tif 000012
【図１５−１】
0005585748.tif 000013
【図１５−２】
0005585748.tif 000014
【図４】
0005585748.tif 000015
【図７】
0005585748.tif 000016
【図１４】
0005585748.tif 000017