(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された窒素化合物からなる電子走行層と電子供給層とを含む半導体層と、
前記半導体層上に形成された酸化珪素からなる絶縁膜と、
前記絶縁膜に形成された開口の内周面と、前記絶縁膜上面の前記開口の周縁部から周辺方向に延伸するように前記絶縁膜上面の一部とを覆って形成された保護膜と、
前記絶縁膜に形成された前記開口を充填し、前記絶縁膜の上面に形成された前記保護膜の上に形成されたオーミック電極と、を備え、
前記オーミック電極は、アルミニウムとチタンとを含み、
前記保護膜は、クロム、タングステン、タンタルのうち少なくともいずれか一つ、もしくはこれらのうち少なくともいずれか一つを含む金属酸化物から形成され、
前記保護膜は、前記絶縁膜に形成された前記開口の周縁が前記半導体層と接する部分を覆って形成されることを特徴とする半導体装置。
【請求項２】
前記保護膜は、導電材料から形成されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁膜はシリコンを主成分とし、
前記保護膜は金属酸化物を含んでいることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体層はヘテロ接合面を有し、
前記半導体層の上面に、前記ヘテロ接合面に達する凹部が設けられており、
前記オーミック電極は前記凹部を充填するように形成されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
半導体基板上に窒素化合物からなり、電子走行層と電子供給層とを含む半導体層を形成する半導体層形成工程と、
前記半導体層の上面に酸化珪素からなる絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜のオーミック電極が形成される領域に開口を形成する開口形成工程と、
前記絶縁膜に形成された前記開口の内周面と、前記絶縁膜上面の前記開口の周縁部から周辺方向に延伸するように前記絶縁膜上面の一部に保護膜を形成する保護膜形成工程と、
前記開口を介して露出する前記半導体層上に、前記絶縁膜に形成された開口を充填し、更に前記絶縁膜の上面に形成された前記保護膜の上にオーミック電極を形成するオーミック電極形成工程と、
前記半導体層と前記オーミック電極とを合金化させる熱処理工程と、を備え、
前記オーミック電極は、アルミニウムとチタンとを含み、
前記保護膜は、クロム、タングステン、タンタルのうち少なくともいずれか一つ、もしくはこれらのうち少なくともいずれか一つを含む金属酸化物から形成され、
前記保護膜は、前記絶縁膜に形成された前記開口の周縁が前記半導体層と接する部分を覆って形成されることを特徴とする半導体装置の製造方法。
【請求項６】
前記保護膜は、前記熱処理工程における処理温度の３倍以上の融点を備える材料から形成されることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記保護膜は、１６５０℃以上の融点を備える材料から形成されることを特徴とする請求項５又は６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物系化合物半導体を用いた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、ＡｌＧａＮ／ＧａＮ、ＡｌＧａＮ／ＡｌＮ／ＧａＮヘテロ構造等、窒化物系化合物から構成される半導体層上に低抵抗性接触（オーミックコンタクト）する電極（オーミック電極）を形成する場合、窒化物系化合物と仕事関数が近いチタン（Ｔｉ）とアルミニウム（Ａｌ）が一般に用いられている（例えば、特許文献１）。
【０００３】
このような半導体装置は、例えば、以下の工程から製造される。まず、窒化物系化合物からなる半導体層を形成し、この半導体層上に例えば二酸化シリコン（ＳｉＯ2）及び／又は窒化シリコン（ＳｉＮ）からなる絶縁膜を形成する。続いて電極が形成される領域に対応するように絶縁膜をフォトリソグラフィ等によって除去し、半導体層の表面を露出させる。続いて絶縁膜上及び絶縁膜に設けられた開口を介して露出する半導体層上に、金属膜を形成する。続いて、熱処理工程によって半導体層中のシリコンと金属膜中の金属とを反応させ、合金電極を形成する。
【特許文献１】特開平９−８４０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、シリコンからなる半導体層と金属膜とを熱処理工程によって合金化させる場合、熱処理工程は一般に５５０℃以下、例えば４４０℃〜５５０℃で１０〜３０分程度で行われる。しかし、窒化物系化合物からなる半導体層と金属膜とを合金化する場合、熱処理工程の温度はシリコンを用いた場合よりも高くする必要があり、一般に５５０℃以上、例えば５５０℃〜８５０℃で行われる。
【０００５】
この際、金属膜は半導体層上に形成された絶縁膜上にも形成されているため、熱処理工程において、金属膜中に含まれる金属と絶縁膜とが反応し、例えばＡｌＳｉ、ＡｌＳｉＯ、Ａｌ2Ｏ3等が生じる。これらの反応物は、電極の抵抗増加、電流コラプスの増加を引き起こし、半導体装置の電気的特性を低下させる。
【０００６】
金属膜としてＴｉとＡｌを用いる場合、絶縁膜と反応しやすいＡｌを絶縁膜上に形成せず、下層にＴｉを上層にＡｌを形成するような積層構造とすることも考えられる。
【０００７】
しかし、ＴｉとＡｌとは拡散しやすく、混ざりやすい関係にある。従ってこのように積層させた場合であっても、Ａｌと絶縁膜との反応を抑えることはできない。
【０００８】
このように、金属膜と絶縁膜との反応物の生成を抑制し、電極の抵抗増加、電流コラプスの増加を抑え、良好な電気的特性を備える半導体装置及びその製造方法が求められている。
【０００９】
本発明は、上述した実情に鑑みてなされたものであって、金属膜と絶縁膜との反応物の生成を抑制し、良好な電気的特性を備える半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明の第１の観点にかかる半導体装置は、
基板と、
前記基板上に形成された窒素化合物からなる電子走行層と電子供給層とを含む半導体層と、
前記半導体層上に形成された酸化珪素からなる絶縁膜と、
前記絶縁膜に形成された開口の内周面と、前記絶縁膜上面の前記開口の周縁部から周辺方向に延伸するように前記絶縁膜上面の一部とを覆って形成された保護膜と、
前記絶縁膜に形成された前記開口を充填し、前記絶縁膜の上面に形成された前記保護膜の上に形成されたオーミック電極と、を備え、
前記オーミック電極は、アルミニウムとチタンとを含み、
前記保護膜は、クロム、タングステン、タンタルのうち少なくともいずれか一つ、もしくはこれらのうち少なくともいずれか一つを含む金属酸化物から形成され、
前記保護膜は、前記絶縁膜に形成された前記開口の周縁が前記半導体層と接する部分を覆って形成されることを特徴とする。
【００１２】
前記保護膜は、導電材料から形成されてもよい。
【００１３】
前記絶縁膜はシリコンを主成分とし、
前記保護膜は金属酸化物を含んでいてもよい。
【００１４】
前記半導体層はヘテロ接合面を有し、
前記半導体層の上面に、前記ヘテロ接合面に達する凹部が設けられており、
前記オーミック電極は前記凹部を充填するように形成されてもよい。
【００１５】
上記目的を達成するため、本発明の第２の観点にかかる半導体装置の製造方法は、
半導体基板上に窒素化合物からなり、電子走行層と電子供給層とを含む半導体層を形成する半導体層形成工程と、
前記半導体層の上面に酸化珪素からなる絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜のオーミック電極が形成される領域に開口を形成する開口形成工程と、
前記絶縁膜に形成された前記開口の内周面と、前記絶縁膜上面の前記開口の周縁部から周辺方向に延伸するように前記絶縁膜上面の一部に保護膜を形成する保護膜形成工程と、
前記開口を介して露出する前記半導体層上に、前記絶縁膜に形成された開口を充填し、更に前記絶縁膜の上面に形成された前記保護膜の上にオーミック電極を形成するオーミック電極形成工程と、
前記半導体層と前記オーミック電極とを合金化させる熱処理工程と、を備え、
前記オーミック電極は、アルミニウムとチタンとを含み、
前記保護膜は、クロム、タングステン、タンタルのうち少なくともいずれか一つ、もしくはこれらのうち少なくともいずれか一つを含む金属酸化物から形成され、
前記保護膜は、前記絶縁膜に形成された前記開口の周縁が前記半導体層と接する部分を覆って形成されることを特徴とする。
【００１６】
前記保護膜は、前記熱処理工程における処理温度の３倍以上の融点を備える材料から形成されてもよい。
【００１７】
前記保護膜は、１６５０℃以上の融点を備える材料から形成されてもよい。
【発明の効果】
【００１８】
本発明によれば、絶縁層の少なくとも上面を覆うように保護膜を形成することによって、金属膜と絶縁膜との反応物の生成を抑制し、良好な電気的特性を備える半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１９】
本発明の実施の形態に係る半導体装置及びその製造方法について図を用いて説明する。
【００２０】
本発明の実施の形態に係る半導体装置１０を図１〜３に示す。本発明は半導体
装置としてＨＥＭＴ（高電子移動度トランジスタ、high electron mobility transistor）を例に挙げて説明する。図１は、半導体装置１０の構成例を示す断面図である。
【００２１】
半導体装置１０は、図１に示すように基板１１と、半導体層１２と、絶縁膜１３と、保護膜１５と、ソース電極２１と、ドレイン電極２２と、ゲート電極２３と、を備える。
【００２２】
基板１１は、例えばシリコン単結晶基板からなる。また基板１１は、半導体層１２を形成する際、エピタキシャル成長させるための基板として機能し、さらに半導体層１２等を支持する支持基板として機能する。
【００２３】
半導体層１２は、基板１１上に例えばエピタキシャル成長法によって形成される。半導体層１２は、バッファ領域３１と、電子走行層３２と、電子供給層３３と、から構成される。
【００２４】
バッファ領域３１は、基板１１の上面に形成される。バッファ領域３１は、図１では１層で表記されているが、実際は多層から構成される。また、バッファ領域３１はＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法等によって形成される。例えば、バッファ領域３１は、例えばＡｌＮ（窒化アルミニウム）からなる第１のサブレイヤーと、ＧａＮ（窒化ガリウム）からなる第２のサブレイヤーとが交互に積層されている。なお、バッファ領域３１は、ＡｌＮ，ＧａＮ以内のIII−V 族化合物半導体に置き換えても良いし、単層構造としても良い。更にはバッファ領域３１は、半導体装置１０の動作に直接関係していないので省略することもできる。
【００２５】
電子走行層３２は、例えば不純物が添加されていないアンドープＧａＮ（窒化ガリウム）からなり、例えば１〜３μｍの厚みでバッファ領域３１上に形成される。電子走行層３２は、半導体層１２の主面に対して平行（図１に示す横方向）に延びる電流通路としての２次元電子ガス層（２ＤＥＧ層）４１を得るためのものである。この電子走行層３２は、ＧａＮ以外のIII−V族化合物半導体から形成することも可能である。
【００２６】
電子供給層３３は、電子走行層３２上に形成され、例えばアンドープのＡｌnＧａ1-nＮ（ｎは０＜ｎ＜１を満足する数値であり、好ましくは０．２〜０．４であり、より好ましくは０．３である）次式で示される窒化物半導体から形成される。電子供給層３３は、この下に設けられた電子走行層３２よりも大きいバンドギャップを有し、且つ異なる格子定数を有する窒化物半導体からなる。従って、電子供給層３３と電子走行層３２とのヘテロ接合面におけるピエゾ分極に基づいて、図１に破線で示す２ＤＥＧ層４１が電子供給層３３近傍の電子走行層３２内に生ずる。なお、図１では、ドレイン電極２２とソース電極２１との間がオン状態の時の２ＤＥＧ層４１を示している。電子供給層３３は電子走行層３２よりも薄い２０ｎｍ程度の厚みに形成されているので、半導体層１２の主面に対して垂直方向（図１に示す縦方向）の抵抗は無視できるほど小さく、主面に平行な方向（図１に示す横方向）の抵抗は垂直方向よりも大きい。なお、電子供給層３３の厚みは、例えば５〜５０ｎｍの厚みで適宜変更することが可能である。また、本実施の形態では、電子供給層３３はアンドープのＡｌnＧａ1-nＮからなるが、ｎ型半導体と類似する特性を示す。このアンドープＡｌnＧａ1-nＮからなる電子供給層３３に代えて、ｎ型不純物を拡散させたＡｌnＧａ1-nＮを用いても良い。
【００２７】
絶縁膜１３は、絶縁材料、例えばシリコン酸化物（ＳｉＯx）から構成され、半導体層１２の上面を覆うように形成される。絶縁膜１３は、例えば周知のＣＶＤ（Chemical Vapor Deposition）法によって形成される。更に絶縁膜１３は、ポリシリコンを酸化することによって形成される。また、絶縁膜１３のソース電極２１、ドレイン電極２２に対応する領域には、開口１３ｓ、１３ｄが設けられる。なお、絶縁膜１３はシリコン酸化物に限られずシリコン窒化物（ＳｉＮx）から形成されても良く、シリコン酸化物とシリコン窒化物とから形成しても良い。
【００２８】
保護膜１５は、ソース電極２１及びドレイン電極２２と絶縁膜１３との界面に設けられており、少なくとも絶縁膜１３の上面を覆うように形成され、好ましくは図１に示すように絶縁膜１３の上面及び側面を覆うように形成される。保護膜１５は、ソース電極２１及びドレイン電極２２中に含まれるアルミニウムの絶縁膜１３への拡散を抑制する。従って、保護膜１５としては、アルミニウムの絶縁膜１３への拡散を抑制することができれば、いずれの材料を用いることもできる。特に本実施形態では、後述するようにソース電極２１及びドレイン電極２２は、アルミニウムとチタンとの積層体から構成されるため、保護膜１５は、アルミニウムの拡散係数がチタンの拡散係数より小さい材料から構成され、例えばクロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、のうちの少なくともいずれか一つ、もしくはこれらのうち少なくともいずれか１つを含む金属酸化物から構成される。このように保護膜１５を設けアルミニウムの絶縁膜１３への拡散を抑制することにより、ソース電極２１，ドレイン電極２２中に含まれるアルミニウムと絶縁膜１３中のシリコン等が反応し、例えばＡｌＳｉ、ＡｌＳｉＯ、Ａｌ2Ｏ3等が生じることを抑えることができる。また、保護膜１５中に特に金属酸化物が含有されると、アルミニウムの拡散を良好に抑制させることができ、好ましい。
【００２９】
更に、一般的に金属は融点の１／１０程度の温度で自己表面拡散が起こり始め、１／３程度で合金化が開始すると言われている。保護膜１５を構成する材料は、半導体層１２を構成する窒化物系化合物半導体と電極を構成する金属膜とを合金化する熱処理工程の温度よりできるだけ高い融点を有することが好ましい。このため、詳細に後述するように、窒化物系化合物半導体と金属膜との合金化のための熱処理工程は一般に５５０℃〜８５０℃で行われるため、保護膜１５の材料としては、１６５０℃以上の融点を備えることが好ましい。
【００３０】
また、保護膜１５を導電性材料から形成すると、保護膜１５を電流経路の一部とみなす、つまり電極の一部として機能させることができる。
【００３１】
ソース電極２１は、導電材料から構成され、例えばアルミニウムとチタンとの積層体から構成される。ソース電極２１と半導体層１２の電子供給層３３とは低抵抗性接触（オーミックコンタクト）している。
【００３２】
ドレイン電極２２は、導電材料、例えばアルミニウムとチタンとの積層体から構成される。ソース電極２１と半導体層１２の電子供給層３３とは低抵抗性接触（オーミックコンタクト）している。また、ドレイン電極２２とソース電極２１とはゲート電極２３を挟んで対向するように形成される。
【００３３】
ゲート電極２３は、導電材料、例えば不純物が拡散されたポリシリコンやアルミニウムから構成され、絶縁膜１３上に形成される。
【００３４】
このように本実施形態の半導体装置１０では、ソース電極２１、ドレイン電極２２中に含まれるアルミニウムが絶縁膜１３中に拡散することを防ぐことができるよう、少なくとも絶縁膜１３の上面を覆うように保護膜１５を形成する。これにより、アルミニウムの絶縁膜１３中への拡散を抑制することができるため、熱処理工程において、アルミニウムと絶縁膜１３とが反応し、例えばＡｌＳｉ、ＡｌＳｉＯ、Ａｌ2Ｏ3等が生じることを抑制することができる。従って、電極の抵抗増加、電流コラプスの増加を抑制させることができ、半導体装置１０は良好な電気的特性を備える。
【００３５】
次に、本発明の実施の形態に係る半導体装置の製造方法について図を用いて説明する。
【００３６】
まず、図２（ａ）に示すように例えばシリコン単結晶基板からなる基板１１を用意する。
この基板１１の上面に、例えばＣＶＤ（Chemical Vapor Deposition）法等によって、バッファ領域３１と、電子走行層３２と、電子供給層３３とをそれぞれ形成し、図２（ｂ）に示すように半導体層１２を形成する。
【００３７】
次に、ＣＶＤ法等により、半導体層１２の上面に絶縁材料、例えばシリコン酸化物からなる絶縁膜１３を図２（ｃ）に示すように形成する。続いて、フォトリソグラフィ等を用いて、ソース電極２１とドレイン電極２２が形成される領域に開口１３ｓ，１３ｄを形成する。
【００３８】
次に、ＰＶＤ（Physical Vapor Deposition）法等により、開口１３ｓ、１３ｄを介して露出する半導体層１２の上面と、絶縁膜１３とを覆うように、例えばクロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、のうちの少なくともいずれか一つ、もしくはこれらのうち少なくともいずれか１つを含む金属酸化物から構成される膜を形成し、続いて、ソース電極２１及びドレイン電極２２が形成される領域に対応し、半導体層１２を露出させ、図３（ｄ）に示すように保護膜１５を形成する。
【００３９】
なお、保護膜１５は、ソース電極２１及びドレイン電極２２中に含まれるアルミニウムの絶縁膜１３への拡散を抑制するため、アルミニウムの絶縁膜１３への拡散を抑制することができれば、いずれの材料を用いることもできる。特に本実施形態では、後述するようにソース電極２１及びドレイン電極２２は、アルミニウムとチタンとの積層体から構成されるため、保護膜１５は、アルミニウムの拡散係数がチタンの拡散係数より小さい材料から構成される。また、保護膜１５中に特に金属酸化物が含有されると、アルミニウムの拡散を良好に抑制させることができ、好ましい。また、保護膜１５を導電性材料から形成すると、保護膜１５を電流経路の一部とみなす、つまり電極の一部として機能させることができ好ましい。
【００４０】
このように保護膜１５を設けアルミニウムの絶縁膜１３への拡散を抑制することにより、ソース電極２１，ドレイン電極２２中に含まれるアルミニウムと絶縁膜１３中のシリコン等が反応し、例えばＡｌＳｉ、ＡｌＳｉＯ、Ａｌ2Ｏ3等が生じることを抑えることができる。
【００４１】
更に、一般的に金属は融点の１／１０程度の温度で自己表面拡散が起こり始め、１／３程度で合金化が開始すると言われている。保護膜１５を構成する材料は、半導体層１２を構成する窒化物系化合物半導体と電極を構成する金属膜とを合金化する熱処理工程の温度よりできるだけ高い融点を有することが好ましい。このため、後述するように、窒化物系化合物半導体と金属膜との合金化のための熱処理工程は一般に５５０℃〜８５０℃で行われるため、保護膜１５の材料としては、１６５０℃以上の融点を備えることが好ましい。
【００４２】
続いて、開口１３ｓ，１３ｄを介して露出する半導体層１２の上面と、保護膜１５と、を覆うように金属膜を、ＰＶＤ法等によって形成する。次に、ソース電極２１及びドレイン電極２２の形状に金属膜を加工する。
【００４３】
次に熱処理によって、半導体層１２と、ソース電極２１及びドレイン電極２２と、を合金化させる。熱処理工程は例えば、５５０℃〜８５０℃で施される。この際、保護膜１５を上述したように、アルミニウムの拡散を防ぐ材料から構成するため、ソース電極２１及びドレイン電極２２中に含まれるアルミニウムが保護膜１５を介して絶縁膜１３中に拡散することを防ぐことができる。また、熱処理工程の３倍以上の融点を備える材料を用いて保護膜１５を形成することにより、保護膜１５が合金化することを防ぐことができ、更には各電極２１，２２と絶縁膜１３との合金化を良好に抑制することができる。
【００４４】
続いて、絶縁膜１３上に、ＣＶＤ法等により例えばポリシリコン等からなるゲート電極２３を形成する。
以上の工程から、図３（ｅ）に示すように半導体装置１０が製造される。
【００４５】
本実施形態の半導体装置の製造方法によれば、アルミニウムの拡散を抑制する材料から、少なくとも絶縁膜１３の上面を覆うように保護膜１５を形成することにより、ソース電極２１及びドレイン電極２２に含まれるアルミニウムと絶縁膜１３との反応を抑制することができる。これにより、電極の抵抗増加、電流コラプスの増加を抑えることができる。従って、本実施の形態の製造方法によれば、良好な電気的特性を備える半導体装置を製造することができる。
【００４６】
本発明は上述した実施の形態に限られず様々な修正及び応用が可能である。例えば、上述した実施の形態では、ソース電極２１及びドレイン電極２２は、半導体層１２の上面に形成される場合を例に挙げたが、これに限られない。例えば図４に示す半導体装置５０のように、半導体層１２の上面にヘテロ接合面（電子走行層３２と電子供給層３３との界面）に至る凹部１２ｓ，１２ｄを形成し、この凹部１２ｓ，１２ｄを充填するようにソース電極５１及びドレイン電極５２を形成することも可能である。このように、ソース電極５１及びドレイン電極５２を形成することによって、低抵抗化を達成することができる。
【００４７】
保護膜１５と絶縁膜１３との間に密着性を良好にするため、保護膜１５と絶縁膜１３との間に薄膜を形成しても良い。また、保護膜１５とソース電極２１及び／又はドレイン電極２２との間に同様に密着性を良好にするため薄膜を形成することも可能である。
【００４８】
半導体層１２は、ＧａＮ、ＡｌＧａＮ以外にも、ＩｎＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＡｌＮ、ＡｌＰ、ＧａＰ、ＡｌＩｎＰ、ＧａＩｎＰ、ＡｌＧａＰ、ＡｌＧａＡｓ、ＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＩｎＰ、ＩｎＮ、ＧａＡｓＰ等であってもよい。
【００４９】
基板１１はシリコン単結晶基板に限らず、ＳｉＣ、サファイア、セラミックス等の半導体又は絶縁基板を用いてもよい。
【００５０】
また、上述した実施の形態では、ＨＥＭＴを例に挙げて説明したがＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）やダイオード等、Ａｌを含有する電極を備えるデバイス一般に適用することが可能である。また、上述した実施の形態ではゲート電極２３は図１に示すように絶縁膜１３上に形成されるＭＩＳ構造を例に挙げて説明したが、これに限られず、図５に示すように半導体層１２上に形成されるショットキー構造であってもよい。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態に係る半導体装置の構成例を示す平面図である。
【図２】本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】本発明の変形例を示す断面図である。
【図５】本発明の変形例を示す断面図である。
【符号の説明】
【００５２】
１０  半導体装置
１１  基板
１２  半導体層
１３  絶縁膜
１３ｓ，１３ｄ  開口
１５  保護膜
２１  ソース電極
２２  ドレイン電極
２３  ゲート電極
３１  バッファ領域
３２  電子走行層
３３  電子供給層
４１  ２次元電子ガス層（２ＤＥＧ層）
【図１】
0005401758.tif 000002
【図２】
0005401758.tif 000003
【図３】
0005401758.tif 000004
【図４】
0005401758.tif 000005
【図５】
0005401758.tif 000006