(57)【特許請求の範囲】
【請求項１】
パッケージ化されたパワー・トランジスタ集積回路（ＩＣ）デバイスであって、
ゲート端子、ソース端子、およびドレイン端子を備え、前記ゲート端子が前記ＩＣデバイスの第１のパッケージリードに動作可能に結合され、前記ドレイン端子が前記ＩＣデバイスの第２のパッケージリードに動作可能に結合され、前記ソース端子が負電圧供給源に接続されるように適合された、金属酸化膜半導体（ＭＯＳ）トランジスタ・デバイス、及び
前記ＭＯＳデバイスの前記ゲート端子に動作可能に結合され、ほぼ一定の動作静止点で前記ＭＯＳデバイスにバイアスをかけるバイアス出力を発生し、前記バイアス出力が前記ＭＯＳデバイスの接合温度の関数として変化するように構成された、バイアス発生器
を備え、
前記ＩＣデバイスが前記第１のパッケージリードで入力無線周波数（ＲＦ）及び直流電流（ＤＣ）基準電源信号を受信するように構成され、前記バイアス発生器が該基準電源信号を受信してその関数として前記バイアス出力を生成するように適合されている、ＩＣデバイス。
【請求項２】
前記バイアス発生器が、前記ＭＯＳトランジスタ・デバイスに動作可能に結合され、前記ＭＯＳトランジスタ・デバイス中の静止電流のある割合にほぼ一致する基準電流を発生するカレント・ミラーを備え、前記バイアス発生器は、前記基準電流が前記ＭＯＳトランジスタ・デバイスの１つまたは複数の動作条件の変動に対してほぼ一定になるように、前記バイアス出力を調節するように構成された請求項１に記載のＩＣデバイス。
【請求項３】
前記バイアス発生器が、前記ＭＯＳトランジスタ・デバイスに動作可能に結合された基準トランジスタを備え、前記基準トランジスタおよび前記ＭＯＳトランジスタ・デバイスがカレント・ミラー構成になされ、前記基準トランジスタ中の基準電流と前記ＭＯＳトランジスタ・デバイス中の静止電流の比がほぼ一定である、請求項１に記載のＩＣデバイス。
【請求項４】
前記バイアス発生器が、前記基準トランジスタに動作可能に結合され、前記基準電流を発生するように構成された電流源をさらに備え、前記バイアス発生器が、ほぼ一定の基準電流を維持するために前記バイアス出力を変化させるように動作可能である、請求項３に記載のＩＣデバイス。
【請求項５】
バイアス発生器が、
ゲート端子、ソース端子、ドレイン端子を備え、前記ゲート端子および前記ソース端子がそれぞれ前記ＭＯＳトランジスタ・デバイスのゲート端子およびソース端子に接続され、前記ドレイン端子がほぼ一定の電流源に接続されている第２トランジスタ、及び
ゲート端子、ソース端子、ドレイン端子を備え、前記ゲート端子が前記第２トランジスタの前記ドレイン端子に接続され、前記ソース端子が前記第２トランジスタの前記ゲート端子に接続され、前記ドレイン端子が正電圧供給源に接続された第３トランジスタであって、前記第２トランジスタおよびＭＯＳトランジスタ・デバイスのゲート端子でバイアス出力を供給するように構成され、それによって前記ＭＯＳトランジスタ・デバイスの１つまたは複数の動作条件の変動に対して前記ＭＯＳトランジスタ・デバイス中でほぼ一定の静止電流を維持するように前記バイアス出力を調節する第３トランジスタ
を備えた請求項１に記載のＩＣデバイス。
【請求項６】
前記ＩＣデバイスの第１のパッケージリードと前記ＭＯＳトランジスタ・デバイスの前記ゲート端子の間に動作可能に結合された入力インピーダンス整合回路、
前記ＭＯＳトランジスタ・デバイスの前記ドレイン端子と前記ＩＣデバイスの第２のパッケージリードの間に動作可能に結合された出力インピーダンス整合回路
の少なくとも一方をさらに備えた請求項１に記載のＩＣデバイス。
【請求項７】
前記バイアス発生器と前記ＭＯＳトランジスタ・デバイスの前記ゲート端子の間に結合されたフィルタ回路であって、前記バイアス発生器によって発生され前記バイアス出力中に存在する可能性のある所望のカットオフ周波数より高い周波数成分をほぼ取り除くように構成され得るフィルタ回路をさらに備える請求項１に記載のＩＣデバイス。
【請求項８】
前記バイアス発生器が、基準電圧または基準電流の少なくとも一方を受け取るための入力部を備え、前記基準電圧または前記基準電流の少なくとも一方に応答して前記ＭＯＳトランジスタ・デバイス中の静止電流を制御する、請求項２に記載のＩＣデバイス。
【請求項９】
ほぼ一定の動作静止点を有する離散的トランジスタ・デバイスを形成する方法であって、
前記トランジスタ・デバイスの接合温度を検出する工程、
動作静止点で前記トランジスタ・デバイスをバイアスするためにバイアス出力を発生する工程であって、該動作静止点はトランジスタ・デバイスに供給される直流（ＤＣ）基準信号の関数である、工程、及び
前記トランジスタ・デバイスの検出された接合温度の関数として、前記トランジスタ・デバイスの１つまたは複数の動作条件の変動に対して前記トランジスタ・デバイス中でほぼ一定の動作静止点を維持するように前記バイアス出力を変化させる工程
を備え、
前記トランジスタ・デバイスによって受信される前記ＤＣ基準信号及び入力無線周波数（ＲＦ）信号が該トランジスタ・デバイスの同じパッケージリードに供給される、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体デバイス、より詳細には、バイアス回路を一体化した金属酸化膜半導体（ＭＯＳ）デバイスに関する。
【背景技術】
【０００２】
増幅器（たとえば、ＡＢ級増幅器）を特定の設計基準に従って動作させるためには、外方拡散ＭＯＳ（ＬＤＭＯＳ）パワー・トランジスタを含めて、増幅器に使用されるＭＯＳデバイスの静止バイアス電流が、温度変動および／またはプロセス変動においてほぼ一定に留まらなければならない。遺憾ながら、このバイアス電流は、他の諸パラメータのうちでもとりわけ、強い温度依存性を示すＭＯＳデバイスの閾値電圧に大きく依存している。さらに、ＭＯＳデバイスのこの閾値電圧は、半導体のプロセス・パラメータの変動の影響を大きく受けるので、一般にデバイス間で大きく変動する。
【０００３】
従来の増幅器では、増幅器内で使用される離散的ＭＯＳデバイスにバイアスをかけるための比較的温度依存性のないバイアス電流を提供する温度補償回路を有する外部バイアス発生器を使用することが知られている。たとえば、温度変動を検出する温度追跡ダイオードと共に、本質的にオペアンプであるバンドギャップ基準発生器を使用することはよく知られている。温度を追跡する他の知られた方法には、ソフトウェアのルックアップ・テーブルの使用が含まれ得る。しかし、これらのバイアス回路は、パッケージ化されたＭＯＳデバイスの外部にあるので、しばしば、デバイスの周囲の空気温度またはデバイスのケースの温度を感知することを利用するこのような従来の補償方法では、ＭＯＳデバイス自体の温度特性および／またはプロセス特性を正確に追跡することができない。さらに、これらの追加の回路および／または方法は、しばしば非常に複雑であり、それぞれの使用される増幅器毎に（たとえば、プロセス変動を補償するために）手動でのバイアス電流調節が必要とされ得、したがってこのような回路構成の実施をコスト高にする。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、本発明は、従来の回路および方法に伴う１つまたは複数の問題を伴わず、少なくとも部分的にデバイスの温度変動および／またはプロセス変動に起因するＭＯＳデバイスのバイアス条件の変動を正確に補償できる技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様に従えば、半導体デバイスが、第１のトランジスタ内のほぼ一定の動作静止点を維持するために第１トランジスタに結合可能である。この半導体デバイスは、第１トランジスタに動作可能に結合されそれに一体化されたバイアス発生器を備える。このバイアス発生器は、あるほぼ一定の動作静止点で第１トランジスタにバイアスをかけるバイアス出力を発生する。このバイアス発生器は、バイアス出力が第１トランジスタの接合温度の関数として変化するように構成されている。
【０００６】
本発明の別の態様によれば、集積回路（ＩＣ）デバイスは、このＩＣデバイスの入力部に動作可能に結合されたゲート端子、このＩＣデバイスの出力部に動作可能に結合されたドレイン端子、および負電圧供給源に結合されたソース端子を備える。さらに、ＩＣデバイスは、ＭＯＳデバイスのゲート端子に動作可能に結合されるバイアス発生器を備える。このバイアス発生器は、ＭＯＳデバイスにほぼ一定の動作静止点でバイアスをかけるバイアス電圧および／またはバイアス電流を発生する。バイアス発生器は、バイアス電圧および／またはバイアス電流がＭＯＳデバイスの接合温度の関数として変化するように構成されている。このようにして、バイアス発生器はＭＯＳデバイスの１つまたは複数の動作条件を正確に追跡し、それによってデバイスの性能を向上させる。
【０００７】
本発明は、例示的な一実施形態において、離散的トランジスタ・デバイスと同じＩＣパッケージ内にバイアス発生器を一体化させることにより、このパッケージ化された離散的トランジスタ・デバイス内の静止バイアス電流を自動的に調節する技法を提供する。このバイアス発生器は、その内部の基準トランジスタ内を流れる基準電流が離散的トランジスタ・デバイス内を流れる静止電流のほぼ一定割合になるように構成されている。この基準トランジスタは、少なくとも半導体プロセス特性（たとえば、閾値電圧）の点では、離散的トランジスタとほぼ同じであり、好ましくは、バイアス発生器は離散的トランジスタ・デバイスに関連する接合温度の変動および／またはプロセス・パラメータの変動をより正確に追跡するように離散的デバイスの比較的近傍に配置される。
本発明のこれらおよび他の特徴および利点は、その例示的実施形態についての以下の詳細な説明を添付の図面と共に読めば明らかになるであろう。
【発明を実施するための最良の形態】
【０００８】
本明細書では、パッケージ化されたバイアス回路を備える、例示的な離散的パワーＭＯＳトランジスタ・デバイスの状況で本発明を説明する。しかし、当然のことながら、本発明は、この回路構成および任意の具体的回路構成に限定されるものではない。そうではなくて、本発明は、一般に、デバイスの動作点への望まない影響を生じ得る、少なくとも温度変動および／または半導体プロセス・パラメータの変動を正確に補償する静止バイアス電圧および／または静止バイアス電流をトランジスタ・デバイスに与える向上した技法に適用できる。さらに、バイアス回路は、トランジスタ・デバイスと同じパッケージに一体化されているので、たとえば、パッケージ化デバイスを増幅回路と共に実装するのに必要な外部回路構成部品の数を有利に低減することができる。
【０００９】
図１は、本発明の一実施形態に従って形成された例示的なＩＣデバイス１００の簡略化したブロック図を示す。この例示的なＩＣデバイス１００は、ゲート（Ｇ）端子、ドレイン（Ｄ）端子、およびソース（Ｓ）端子を有するＭＯＳトランジスタ・デバイス１０２を備える。このＭＯＳトランジスタ１０２は、たとえば、約４００メガヘルツ（ＭＨｚ）を超える周波数で動作可能な無線周波数（ＲＦ）パワー増幅回路の用途に適するｎ型パワーＭＯＳ（ＮＭＯＳ）トランジスタが好ましいが、当業者なら分かるように、本質的に、ＩＣデバイス１００への変更なしでまたは変更を伴って、（たとえば、ｐ型ＭＯＳトランジスタ、バイポーラ接合トランジスタ（ＢＪＴ）などの）任意のトランジスタ・デバイスを使用することができる。このようなパワー増幅回路は、たとえば、複数キャリアおよび／または単一キャリアの無線基地局で使用することができる。ＩＣデバイス１００の入力ゲートは、トランジスタ１０２のゲート端子に結合することが好ましく、ＩＣデバイスの出力ドレインは、トランジスタのドレイン端子に結合される。トランジスタ１０２のソース端子は、グラウンドまたは代替電圧源であってもよい負電圧供給源に接続することができる。
【００１０】
例示的なＩＣデバイス１００は、さらに、トランジスタ１０２のゲート端子に結合されたバイアス発生器１０４を備える。このバイアス発生器１０４は、ほぼ一定の動作静止点でトランジスタ１０２に自動的にバイアスをかけるように構成することが好ましい。バイアス発生器１０４は、基準電圧ＶＲＥＦ、基準電流（図示せず）、または基準電圧と基準電流の任意の組み合わせを受け取る入力部を備えることができる。これらの基準電圧ＶＲＥＦおよび／または基準電流を、ＩＣデバイス１００の内部で発生させてもよく、代わりに、図示するように、基準電圧および／または基準電流をＩＣデバイスの外部で発生させてもよい。
【００１１】
前述したように、トランジスタ・デバイスの静止バイアス電流は、このようなデバイスを使用した増幅回路に（たとえば、線形性、利得、効率などの）性能劣化がもたらされないように温度変動および／またはプロセス変動においてほぼ一定に留まらなければならない。トランジスタ・デバイスの静止バイアス電流（Ｉｄｑ）は、他の諸パラメータの中でとりわけ、強い温度依存性を示すデバイスの閾値電圧に大きく依存しており、したがって固定されたゲート電圧でトランジスタ・デバイスにバイアスをかけることは適当ではない。このために、バイアス発生器が、トランジスタ・デバイスの接合温度を正確に感知し、このような温度変動の補償に従ってバイアス電流Ｉｄｑを自動的に調節できることが重要である。温度変動に応答してバイアス電圧を調節可能な外部バイアス回路は知られているかもしれないが、このような回路は、本来、パッケージ化されたＩＣデバイスの外部にあることから、簡単にバイアス電圧を正確に調節してトランジスタ・デバイス自体の接合温度を正確に追跡することができない。
【００１２】
入力ＲＦ信号レベルは、一般に一定ではない、したがってトランジスタ・デバイスの接合温度は、時間とともにかなり変動することがある。従来のパワー増幅回路では、外部バイアス発生器がＩＣパッケージの周囲の空気温度またはＩＣパッケージのケース温度を感知し、この情報を用いて温度が変動したときにトランジスタに供給されるゲート電圧を調節するために構成されることがある。しかし、ＩＣパッケージの周囲の空気温度またはＩＣパッケージのケース温度は、一般にトランジスタ・デバイスの接合温度と等価ではない。ＩＣデバイスのケースは、一般にヒート・シンクとして働き、したがってケース温度は、せいぜいトランジスタ・デバイスの接合温度の時間平均を表すに過ぎない。したがって、従来のパワー増幅回路の構成は、トランジスタ・デバイスの静止バイアス電流を正確に調節してトランジスタの接合温度のリアルタイム変動を補償することができない。さらに、前述したように、従来のパワー増幅回路の実施には、しばしばデバイスに結合した複雑な外部温度補償回路が必要であり、増幅器設計および製造の全体的コストをかなり増加させる。
【００１３】
図２は、本発明の技法を使用した例示的な増幅回路２００のブロック図を示す。この増幅回路２００は、入力インピーダンス整合ネットワーク２０２に結合された入力部および出力インピーダンス整合ネットワーク２０６に結合された出力部を有する例示的なＩＣデバイス２０４を備えることが好ましい。入力信号ＲＦＩＮは、入力インピーダンス整合ネットワーク２０２の入力部に提示することが好ましく、出力インピーダンス整合ネットワーク２０６の出力部は、増幅回路２００の出力ＲＦＯＵＴを形成することが好ましい。図１に示したＩＣデバイス１００と類似のものでよい例示的なＩＣデバイス２０４は、ゲート（Ｇ）端子、ドレイン（Ｄ）端子、およびソース（Ｓ）端子を有するＭＯＳトランジスタ・デバイス２０８、ならびにこのＭＯＳトランジスタに動作可能に結合されたバイアス発生器２１４を備える。ＩＣデバイス２０４は、ＩＣデバイスの入力部とバイアス発生器２１４の入力部の間に結合されたロー・パス・フィルタ（ＬＰＦ）回路２１２、ならびにＩＣデバイスの入力部とＭＯＳトランジスタ２０８のゲート端子の間に結合されたハイ・パス・フィルタ（ＨＰＦ）回路２１０を備えることもできる。このＬＰＦ回路２１２は、少なくとも部分的には、ＩＣデバイス２０４に供給される基準電圧ＶＲＥＦ中に存在し得る、所望のカットオフ周波数より高い周波数成分をほぼ減衰させ、それによってほぼ直流（ＤＣ）の基準信号ＶＲＥＦをバイアス発生器２１４に渡す働きをする。このＨＰＦ回路２１４は、少なくとも部分的には、ＭＯＳトランジスタ２０８に供給される任意のＤＣ成分を含む入力信号ＲＦＩＮ中に存在する、所望のカットオフより低い任意の周波数成分をほぼ取り除く働きをする。
【００１４】
図３は、本発明の技法が実施された例示的な増幅回路３００を示す概略図である。この増幅回路３００は、入力インピーダンス整合ネットワーク３０２と出力インピーダンス整合ネットワーク３０６の間に動作可能に結合された例示的なＩＣデバイス３０４を備える。この例示的なＩＣデバイス３０４は、グラウンドでもよい負電圧供給源に接続されたソース（Ｓ）端子、ゲート（Ｇ）端子、およびドレイン（Ｄ）端子を有するＮＭＯＳトランジスタＭ１を備える。トランジスタＭ１は、それだけには限定されないが、ＲＦＬＤＭＯＳデバイスなどのパワー・デバイスであることが好ましい。Ｍ１のドレイン端子は、ほぼ一定の正電圧供給源ＶＤＤまたは代替電圧源に結合することが好ましい。この正電圧供給源は、ＬＰＦ回路によってフィルタをかけることが好ましい。このＬＰＦ回路は、第１端部がノード３３６で電圧源ＶＤＤの正端子に結合され、第２端部がノード３３２でＩＣデバイス３０４の出力部に結合されたインダクタＬ７、およびノード３３６と負電圧供給源の間に結合されたコンデンサＣ１１を備えることができる。
【００１５】
さらに、ＩＣデバイス３０４は、ＮＭＯＳトランジスタＭ１に動作可能に結合されたバイアス発生器３０８を備える。本発明の重要な一態様は、このバイアス発生器３０８がＮＭＯＳパワー・トランジスタＭ１と同じＩＣパッケージ内に一体化されることである。バイアス発生器３０８は、トランジスタＭ１の接合温度の変動および／またはトランジスタＭ１に関連するプロセス・パラメータの変動をほぼ追跡するように構成されている。例示的なＩＣデバイス３０４内のバイアス発生器３０８は、第１ＮＭＯＳトランジスタＭ２、第２ＮＭＯＳトランジスタＭ３、および第３ＮＭＯＳトランジスタＭ４を備え、それぞれのトランジスタが、ゲート（Ｇ）端子、ドレイン（Ｄ）端子、およびソース（Ｓ）端子を有する、閾値参照ソースを備えることができる。この閾値参照ソースは、供給電圧の変動に少なくともほぼ無関係であり、かつ比較的温度依存性がない、比較的一定の出力電圧および／または出力電流を提供する簡単な手段である。バイアス発生器３０８がトランジスタＭ１をより正確に追跡するために、トランジスタＭ２、Ｍ３、Ｍ４をトランジスタＭ１にほぼ一致させ、トランジスタＭ１の比較的近傍に設置することが好ましい。
【００１６】
バイアス発生器３０８内のトランジスタＭ２を、そのソース端子を負電圧供給源に接続させ、そのドレイン端子を直列接続の抵抗器Ｒｒｅｆを介して基準電圧供給源に接続させて、利得段として構成することが好ましい。抵抗器Ｒｒｅｆは、第１端部がノード３１８でトランジスタＭ２のドレイン端子に接続され、第２端部がノード３１６で基準電圧供給源に接続される。トランジスタＭ３を、そのゲート端子をノード３１８でＭ２のドレイン端子に接続させ、そのドレイン端子をノード３１６で基準電圧に接続させ、そのソース端子をノード３２０でＭ２のゲート端子に接続させて、トランジスタＭ２の周りの負帰還ループを形成するソース・フォロアとして構成することが好ましい。トランジスタＭ４はトランジスタＭ３の負荷デバイスとして働くことが好ましく、そのドレイン端子をノード３２０でＭ３のソース端子に接続させ、そのソース端子を負電圧供給源に接続させ、そのゲート端子をノード３２２でバイアス電圧に接続させて構成することが好ましい。負電圧供給源とノード３１６での基準電圧供給源の間に接続された直列接続の抵抗器Ｒ２およびＲ３を備える単純な分圧器回路により、バイアス電圧を確立することができる。当然のことながら、代替バイアス回路構成も同様に本発明によって企図されている。
【００１７】
ノード３１６でバイアス発生器３０８に提示される基準電圧を使用してノード３２０でバイアス発生器３０８からの出力電圧ＶＢＩＡＳを望むように制御することができる。この基準電圧を、ほぼ一定の基準電圧源ＶＲＥＦから供給することが好ましい。基準電圧を外部電圧源として図示したが、その代わりにＩＣデバイス３０４の内部で発生させることもできる。基準電圧内に存在し得る、所望のカットオフ周波数より高い周波数成分をほぼ取り除くために、基準電圧源ＶＲＥＦを、ノード３１６でバイアス発生器３０８に接続する前に１つまたは複数のＬＰＦネットワークでフィルタにかけることができる。
【００１８】
たとえば、基準電圧源ＶＲＥＦを、ノード３３８とＩＣデバイス３０４へのノード３２４における入力部との間に接続された第１ＬＰＦ回路、およびノード３２４とノード３１６の間に接続された第２ＬＰＦ回路３１０を介してノード３１６でバイアス発生器に結合させることができる。第１ＬＰＦ回路は、第１端部で負電圧供給源に接続され、第２端部でノード３３８での基準電圧源ＶＲＥＦの正端子に接続されたコンデンサＣ１２、およびノード３３８とノード３２４の間に直列に接続されたインダクタＬ１１を備える単純なインダクタンス・キャパシタンス（ＬＣ）フィルタとして構成することができる。同様に、第２ＬＰＦ回路３１０は、ノード３１６と負電圧供給源の間に接続されたコンデンサＣ８、およびノード３２４とノード３１６の間に直列に接続されたインダクタＬ９を備える単純なＬＣフィルタとして構成することができる。当然のことながら、当業者なら分かるように、インダクタＬ１１、Ｌ９を適当な抵抗で置き換えることにより、一方または両方のＬＰＦ回路を単純な抵抗−キャパシタンス（ＲＣ）回路として構成することもできる。
【００１９】
ノード３２０でのバイアス発生器３０８からの出力電圧ＶＢＩＡＳを、トランジスタＭ１のゲート端子に提示することが好ましい。この出力バイアス電圧をＬＰＦ回路３１４中を通過させることにより、バイアス電圧内に存在し得る、所望のカットオフ周波数より高い周波数成分をほぼ減衰させるように、この出力バイアス電圧にフィルタをかけることができる。ＬＰＦ回路３１４の主な働きは、ノード３２８のトランジスタＭ１のゲート端子からノード３２０のバイアス発生器３０８を見て、動作周波数帯域（たとえば、ＲＦ）内で比較的高いインピーダンスを供給することである。このようにして、Ｍ１のゲート端子は高周波ではバイアス発生器３０８によってそれほど負荷をかけられないようになっている。
【００２０】
このＬＰＦ回路３１４は、第１端部で負電圧供給源に接続され、第２端部でノード３２０におけるバイアス発生器の出力部に接続されたコンデンサＣ４、およびノード３２０とノード３２８のトランジスタＭ１のゲート端子の間に直列に接続されたインダクタＬ４を備える。上述したＬＰＦ回路３１０の場合と同様に、当業者なら分かるように、代わりに、インダクタＬ４を適当な抵抗で置き換えることにより、ＬＰＦ回路３１４を簡単なＲＣ回路として構成することもできる。
【００２１】
さらに、ＩＣデバイス３０４は、それと一体化した１つまたは複数のインピーダンス整合ネットワークを備えることができる。たとえば、例示的なＩＣデバイス３０４は、ノード３２４でのＩＣデバイスに対する入力部とノード３２８でのトランジスタＭ１のゲート端子の間に直列に接続された入力インピーダンス整合回路３１２を備えることが好ましい。さらに、このＩＣデバイス３０４は、ノード３３２でのＩＣデバイスに対する出力部とノード３３０でのトランジスタＭ１のドレイン端子の間に直列に接続された出力インピーダンス整合回路３４２を備えることができる。この入力インピーダンス整合回路３１２は、第１端部でノード３２４に接続され、第２端部でインダクタＬ２の第１端部に接続されたコンデンサＣ２を備えることが好ましい。さらに、入力インピーダンス整合回路３１２は、ノード３２６でのインダクタＬ２の第２端部とノード３２８でのＭ１のゲート端子の間に直列に接続された第２のインダクタＬ３を備える。コンデンサＣ３は、第１端部がノード３２６でインダクタＬ２とＬ３の接合部に接続され、第２端部が負電圧供給源と接続されている。当然のことながら、当業者なら分かるように、本発明の使用に適した代替インピーダンス整合回路構成も同様に企図されている。
【００２２】
出力インピーダンス整合回路３４２は、第１端部がノード３３０でトランジスタＭ１のドレイン端子に結合され、第２端部がノード３３２でＩＣデバイス３０４の出力部に結合された第１インダクタＬ５を備えることが好ましい。さらに、この出力インピーダンス整合回路３４２は、ノード３３０でのＭ１のドレイン端子と負電圧供給源の間に互いに直列に接続された第２インダクタＬ６およびコンデンサＣ５を備える。当然のことながら、本発明の使用に適した代替インピーダンス整合回路構成も使用することができる。
【００２３】
上述のように、増幅回路３００は、入力インピーダンス整合ネットワーク３０２および出力インピーダンス整合ネットワーク３０６を備えることができる。この入力インピーダンス整合ネットワークは、第１端部が増幅回路３００の入力部ＲＦＩＮに接続され、第２端部がノード３４０でインダクタＬ１０の第１端部に接続されている第１コンデンサＣ１０を備えることができる。インダクタＬ１０を、第２端部でノード３２４におけるＩＣデバイス３０４の入力部に接続することが好ましい。さらに、入力インピーダンス整合ネットワーク３０２は、ノード３４０と負電圧供給源の間に接続された第２コンデンサＣ９を備える。この出力インピーダンス整合ネットワーク３０６は、入力インピーダンス整合ネットワーク３０２とほぼ同様な構成にすることができる。出力インピーダンス整合ネットワーク３０６は、第１端部が増幅回路３００の出力部ＲＦＯＵＴに接続され、第２端部がノード３３４でインダクタＬ８の第１端部に接続された第１コンデンサＣ７を備えることができる。インダクタＬ８は、第２端部をノード３３２でＩＣデバイス３０４の出力部に接続することが好ましい。さらに、出力インピーダンス整合ネットワーク３０６は、ノード３３４と負電圧供給源の間に接続された第２コンデンサＣ６を備える。本発明の好ましい実施形態では、入力インピーダンス整合ネットワーク３０２および出力インピーダンス整合ネットワーク３０６は、約２．１４ギガヘルツの周波数で、それぞれ入力部ＲＦＩＮ、出力部ＲＦＯＵＴにおいて回路を約５０オームに整合させる。
【００２４】
ＩＣデバイス３０４に使用されるインダクタの１つまたは複数のものは、一体化されたインダクタ（たとえば、スパイラル・インダクタなど）を含んでよい。当業者なら分かるように、代わりに、インダクタの１つまたは複数のものが、ボンド・ワイア・インダクタなどを含むこともできる。ＩＣデバイス３０４に使用されるコンデンサの１つまたは複数のものは、それだけには限定されないが、ＭＯＳコンデンサ、金属酸化膜金属（ＭＯＭ）コンデンサ、接合コンデンサなどを含むことができる。
【００２５】
下表１には、図３に示した例示的な増幅回路３００に使用することができる例示的な構成部品の値が提供されている。当然のことながら、本発明では、代替の構成部品の値および／または回路構成も使用できることが企図されている。
【表１】
0005385496.tif 000002
【００２６】
次に、ここで単なる例として図３を参照して例示的なＩＣデバイス３０４の動作のより詳細な説明を行う。基準電圧ＶＲＥＦを、インダクタＬ１１を介してノード３２４において、ＩＣデバイス３０４の入力部に印加することが好ましい。この基準信号は、増幅回路３００の入力部ＲＦＩＮに印加され、増幅されるＲＦ信号と本質的に混合される。ＭＯＳパワー・トランジスタＭ１は、このＲＦ信号を増幅し、増幅ＲＦ信号を発生し、この増幅ＲＦ信号は増幅回路３００の出力部ＲＦＯＵＴに提供される。ＬＰＦ回路３１０は、インダクタＬ９およびコンデンサＣ８を備え、ノード３２４においてＩＣデバイス３０４の入力部に提示される信号のＤＣ成分のみをほぼ抽出する。このＤＣ基準信号は、ほぼＶＲＥＦと等価であり、次いで、抵抗Ｒｒｅｆ、Ｒ２、Ｒ３、およびＮＭＯＳトランジスタＭ２、Ｍ３、Ｍ４を備えるバイアス発生器３０８に供給される。バイアス発生器３０８はゲート・バイアス電圧ＶＢＩＡＳを発生し、このゲート・バイアス電圧ＶＢＩＡＳはバイアス・デカップリング・ネットワークとして働くＬＰＦ回路３１４を介してパワーＮＭＯＳトランジスタＭ１のゲートに印加される。
【００２７】
少なくともＤＣにおいては、トランジスタＭ１、Ｍ２のゲート・ソース電圧はほぼ同じになるので、抵抗Ｒｒｅｆ中、したがってトランジスタＭ２中を流れる電流Ｉｒｅｆは、トランジスタＭ１に流入する電流Ｉｄｑに比例する。バイアス発生器の基準電流Ｉｒｅｆは、その両端間に約Ｖｒｅｆ−（ＶＴ２＋ＶＴ３）に等しいほぼ一定の電圧を有する抵抗Ｒｒｅｆにより設定される。なお、式中ＶＴ２はトランジスタＭ２の閾値電圧、ＶＴ３はトランジスタＭ３の閾値電圧である。トランジスタＭ２、Ｍ３がほぼ同一寸法だと仮定すると、抵抗Ｒｒｅｆの両端間の電圧は、約Ｖｒｅｆ−２ＶＴになり、式中ＶＴはトランジスタＭ２またはトランジスタＭ３の閾値電圧である。電流Ｉｒｅｆは、パワー・トランジスタＭ１内にミラーリングするのに適した単位ゲート幅当たりの電流で基準トランジスタＭ２にバイアスをかける。
【００２８】
基準トランジスタＭ２の周りに、負帰還ループが、トランジスタＭ２のゲート・バイアス電圧を動作可能に調節するソース・フォロア・トランジスタＭ３を伴って設定される。トランジスタＭ４は、このソース・フォロア・トランジスタＭ３の定電流負荷として働く。バイアス発生器３０８内のトランジスタＭ２、Ｍ３、Ｍ４は、幅をパワー・トランジスタＭ１に比べてかなり小さくすることができる。本発明の好ましい実施形態では、トランジスタＭ２は数百ミクロン（たとえば、約２８９ミクロン）の範囲のゲート幅、トランジスタＭ１は数十または数百ミリメートル（たとえば、約８３ミリメートル）の範囲のゲート幅であり、したがってトランジスタＭ１とトランジスタＭ２のカレント・ミラー比約３００対１をもたらす。トランジスタＭ３およびＭ４は、ゲート幅が約１．８ミリメートルの寸法であることが好ましい。パワー・トランジスタＭ１内に設定される静止バイアス電流は、約（Ｗ１／Ｗ２）×Ｉｒｅｆである。式中Ｗ１はトランジスタＭ１のゲート幅、Ｗ２はトランジスタＭ２のゲート幅であり、２つのトランジスタＭ１、Ｍ２のゲート長が同一であると仮定している。
【００２９】
抵抗Ｒｒｅｆの両端間の電圧が温度変動の間ほぼ一定だと仮定すると、基準電流Ｉｒｅｆも温度でほぼ一定になる。したがって、バイアス発生器３０８内のトランジスタＭ２、Ｍ３の帰還構成の結果として、バイアス発生器は温度変動の間ほぼ一定の基準電流Ｉｒｅｆを維持するために必要に応じてノード３２０でゲート電圧ＶＢＩＡＳを動作可能に調節する。パワー・トランジスタＭ１内のミラー電流Ｉｄｑも同様に、温度変動の間、有利なことにほぼ一定に留まる。
【００３０】
バイアス発生器３０８とパワー・トランジスタＭ１の間の温度追跡の精度は、少なくとも部分的には、バイアス発生器３０８内のトランジスタＭ２、Ｍ３、Ｍ４とパワー・トランジスタＭ１の間の整合に依存している。したがって、トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４は全て同一の特性であることが望ましい。バイアス発生器３０８をパワー・トランジスタＭ１と同じ半導体チップ上に作製することは必要条件ではないが、バイアス発生器３０８とパワー・トランジスタＭ１を互いに同じチップ上に作製する場合は、バイアス発生器３０８とパワー・トランジスタＭ１間の温度追跡は、有利に向上するであろう。さらに、トランジスタＭ２、Ｍ３、Ｍ４は、それらが全て同一チップ上に作製されているか否かによらず、トランジスタＭ１の接合温度の変動がトランジスタＭ２、Ｍ３、Ｍ４の対応する接合温度の変動に緊密に整合するように、トランジスタＭ２、Ｍ３、Ｍ４をパワー・トランジスタＭ１の近傍に設置することが好ましい。
【００３１】
バイアス発生器３０８に印加される基準電圧Ｖｒｅｆが、このバイアス発生器内のトランジスタＭ２、Ｍ３、Ｍ４の閾値電圧の２倍よりいくらか高いと仮定すると、温度により閾値電圧が変動するにもかかわらず、基準電流Ｉｒｅｆはほぼ一定に留まる。また、バイアス発生器３０８は、プロセス変動による閾値電圧の変動を許容する構成にすることも好ましい。すなわち、バイアス発生器３０８は、ＩＣデバイス３０４内のプロセス変動を補償するようにトランジスタＭ１のゲート・バイアス電圧を有利に調節する。このようにして、パワー・トランジスタＭ１の動作静止点は、個々のＩＣデバイス間でほぼ一定になる。
【００３２】
図４は、図３に示した例示的なＩＣデバイス３０４に対応する例示的なシミュレーション結果４００を表すグラフである。このシミュレーション結果４００は、トランジスタＭ１の閾値電圧（ｖｔ）のいくつかの変動の場合について、パワー・トランジスタＭ１の静止電流Ｉｄｑとトランジスタの接合温度の関係を示している。たとえば、曲線４０２は、公称の閾値電圧より閾値電圧差で約０．２ボルト低い場合の、−２０℃から１００℃にわたる温度範囲でのシミュレートしたトランジスタＭ１の約７８９ミリアンペア（ｍＡ）から約７９９ｍＡの電流変動の範囲を示している。同様に、曲線４０４は、公称の閾値電圧より閾値電圧差で約０．２ボルト高い場合の、−２０℃から１００℃にわたる温度範囲でのシミュレートしたトランジスタＭ１の約８０７．５ｍＡから約８１７ｍＡの電流変動の範囲を示している。全体的に見れば、閾値電圧が公称より約０．２ボルト低い値から公称より約０．２ボルト高い値まで変動すると、−２０℃から１００℃にわたる温度範囲で、トランジスタＭ１の静止電流Ｉｄｑは約７８９ｍＡから約８１７ｍＡまで変動する、すなわち約３．５％の差で変動する。
【００３３】
前記で説明したように、バイアス発生器３０８は、同一ＩＣパッケージ中でパワー・トランジスタＭ１を一体化しているが、この２つの構成部品は、外部バイアス源を使用した従来の増幅回路構成以上の有利な性能向上をもたらすことができるようにするために同じ半導体チップ上に作製する必要はない。例示するためだけであるが、図５に離散的ＭＯＳパワー・トランジスタ・デバイス５０６およびトランジスタに結合したバイアス発生器５０８を備える例示的なＩＣパッケージ５００の上面図を示す。このパッケージ化されたＩＣデバイスは、３端子デバイスとして示され、ドレイン・リード５０２およびゲート・リード５０４を備え、パワー・トランジスタ５０６のソース端子はＩＣパッケージ（図示せず）の底部から利用できる。
【００３４】
ここでは、本発明の例示的な実施形態を添付の図面を参照して説明してきたが、本発明はこのとおりの実施形態に限定されるものではなく、当業者によって、添付の特許請求の範囲から逸脱することなく様々な他の変形および修正をそれに加え得ることを理解されたい。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態に従って形成された、バイアス発生器とパッケージ化されたＭＯＳトランジスタを備える例示的なＩＣデバイスを示す簡略ブロック図である。
【図２】本発明の技法が実施された例示的な増幅回路を示すブロック図である。
【図３】本発明の例示的な実施形態に従って形成された例示的な増幅回路を示す概略図である。
【図４】本発明による、図３に示すパワー・トランジスタＭ１内の静止ドレイン電流についての特定の温度範囲にわたるシミュレーシュン結果を示すグラフである。
【図５】本発明の例示的な実施形態に従って形成された、バイアス発生器と一体化したＭＯＳデバイスを備える例示的なＩＣパッケージを示す上面図である。
【図１】
0005385496.tif 000003
【図２】
0005385496.tif 000004
【図３】
0005385496.tif 000005
【図４】
0005385496.tif 000006
【図５】
0005385496.tif 000007