(57)【特許請求の範囲】
【請求項１】
光源と、
入力ディミング信号によって待機モードで動作し、前記待機モードでのローディミングを可能とするためにＰＷＭ制御とＰＷＭカウント制御を時系列的に組み合わせて前記光源の明るさ調整のための出力ディミング信号のディミング値を段階的に下げる光源ドライバを備え、
前記出力ディミング信号のディミング値は、
第１期間で前記ＰＷＭ制御によって第１ディミング値まで下がった後、前記第１期間に続く第２期間で前記ＰＷＭカウント制御によって前記第１ディミング値より低い第２ディミング値まで下がり、
前記ＰＷＭカウント制御は前記出力ディミング信号を構成するＰＷＭパルスを所定個数単位についてカウントした後、前記所定個数単位の一部についてＰＷＭパルスをオフにすることを特徴とするバックライトユニットの光源駆動装置。
【請求項２】
前記光源ドライバは前記待機モードでのローディミングを可能とするために前記ＰＷＭ制御及びＰＷＭカウント制御とともにアナログディミング制御を時系列的にさらに組み合わせ前記出力ディミング信号のディミング値を段階的に下げることを特徴とする請求項１記載のバックライトユニットの光源駆動装置。
【請求項３】
前記出力ディミング信号のディミング値は、
前記第１期間と前記第２期間の間の第３期間において前記アナログディミング制御によって、前記第１ディミング値と前記第２ディミング値の間の第３ディミング値に制御されることを特徴とする請求項２記載のバックライトユニットの光源駆動装置。
【請求項４】
前記出力ディミング信号のディミング値は、
前記第１期間より前の第３期間において前記アナログディミング制御によって前記第１ディミング値より高い第３ディミング値に制御されることを特徴とする請求項２記載のバックライトユニットの光源駆動装置。
【請求項５】
前記出力ディミング信号のディミング値は、
前記第２期間に続く第３期間において前記アナログディミング制御によって前記第２ディミング値より低い第３ディミング値に制御されることを特徴とする請求項２記載のバックライトユニットの光源駆動装置。
【請求項６】
前記光源ドライバは、
前記出力ディミング信号のディミング値を前記第１ディミング値まで下げるために前記出力ディミング信号のＰＷＭデューティを調整し、
前記出力ディミング信号のディミング値を前記第２ディミング値まで下げるために前記出力ディミング信号を構成するＰＷＭパルスを所定個数単位についてカウントした後、
前記カウントされたＰＷＭパルスの一部をオフにし、
前記出力ディミング信号のディミング値を前記第３ディミング値まで下げるために光源駆動電流を調整することを特徴とする請求項３乃至５の内いずれか一項記載のバックライトユニットの光源駆動装置。
【請求項７】
入力ディミング信号によって待機モードで動作し、前記待機モードでのローディミングを可能とするためにＰＷＭ制御とＰＷＭカウント制御を時系列的に組み合わせ出力ディミング信号のディミング値を段階的に下げる段階と、
前記出力ディミング信号によって光源を駆動させ前記光源の明るさを調整する段階を含み、
前記出力ディミング信号のディミング値は、
第１期間で前記ＰＷＭ制御によって第１ディミング値まで下がった後、前記第１期間に引き継いだ第２期間で前記ＰＷＭカウント制御によって前記第１ディミング値より低い第２ディミング値まで下がり、
前記ＰＷＭカウント制御は前記出力ディミング信号を構成するＰＷＭパルスを所定個数単位についてカウントした後、前記所定個数単位の一部についてＰＷＭパルスをオフにすることを特徴とするバックライトユニットの光源駆動方法。
【請求項８】
前記出力ディミング信号のディミング値を段階的に下げる段階では、前記ＰＷＭ制御及びＰＷＭカウント制御とともにアナログディミング制御を時系列的にさらに組み合わせることを特徴とする請求項７記載のバックライトユニットの光源駆動方法。
【請求項９】
前記出力ディミング信号のディミング値は、
前記第１期間と前記第２期間の間の第３期間において前記アナログディミング制御によって、前記第１ディミング値と前記第２ディミング値の間の第３ディミング値に制御されることを特徴とする請求項８記載のバックライトユニットの光源駆動方法。
【請求項１０】
前記出力ディミング信号のディミング値は、
前記第１期間より前の第３期間において前記アナログディミング制御によって前記第１ディミング値より高い第３ディミング値に制御されることを特徴とする請求項８記載のバックライトユニットの光源駆動方法。
【請求項１１】
前記出力ディミング信号のディミング値は、
前記第２期間に続く第３期間において前記アナログディミング制御によって前記第２ディミング値より低い第３ディミング値に制御されることを特徴とする請求項８記載のバックライトユニットの光源駆動方法。
【請求項１２】
前記出力ディミング信号のディミング値を段階的に下げる段階は、
前記出力ディミング信号のディミング値を前記第１ディミング値まで下げるために前記出力ディミング信号のＰＷＭデューティを調整する段階と
前記出力ディミング信号のディミング値を前記第２ディミング値まで下げるために前記出力ディミング信号を構成するＰＷＭパルスを所定個数単位についてカウントした後、前記カウントされたＰＷＭパルスの一部をオフにする段階と、
前記出力ディミング信号のディミング値を前記第３ディミング値まで下げるために光源駆動電流を調整する段階を含むことを特徴とする請求項９乃至１１の内いずれか一項記載のバックライトユニットの光源駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に光を照射するバックライトユニットに関し、特に、バックライトユニットの光源駆動装置及び方法に関する。
【背景技術】
【０００２】
液晶表示装置は軽量、薄型、低消費電力駆動などの特徴によってその応用範囲が徐々に広くなっている傾向にある。この液晶表示装置はノートパソコン（ＰＣ）のようなポータブルコンピュータ、事務自動化機器、オーディオ/ビデオ機器、屋内外広告表示装置などに利用されている。液晶表示装置の大部分を占めている透過型液晶表示装置は液晶層に印加される電界を制御しバックライトユニットから入射される光をデータ電圧によって調節して画像を表示する。
【０００３】
バックライトユニットの光源では冷陰極蛍光ランプ（Cold Cathode Fluorescent Lamp、ＣＣＦＬ）のような蛍光ランプが使われて来たが最近には既存蛍光ランプに比べて消費電力、重さ、輝度などで多くの長所を有する発光ダイオード（Light Emitting Diode :以下‘ＬＥＤ’と称する）が採用されている。複数のＬＥＤは光源ドライバによってその明るさが制御される。光源ドライバはＬＥＤの明るさを制御するためにパルス幅変造（Pulse Width Modulation、以下"ＰＷＭ"と称する）方式を利用する。ＰＷＭ方式で、出力ディミング信号のデューティ比は入力ＰＷＭ信号のデューティ比と同一であるが、出力ディミング信号の周波数は入力ＰＷＭ信号の周波数と異なりに独立的に制御可能である。通常的な出力ディミング周波数は１０ｋＨｚ以上で非常に高い。
【０００４】
液晶表示装置は正常な画像表示のためのノーマルモード以外に、消費電力低減のための待機モードを並行して使っている。待機モードの下で液晶表示装置は動作に必要な最小限の電源のみを活性化し、特に出力ディミング信号のデューティ比はあらかじめ決まった値（例えば、０．０２％）以下に大きく下げられる。
【０００５】
ところが、ＰＷＭ方式を利用した従来の光源駆動装置によれば、待機モードで具現される０．０２％以下の出力ディミング値計算のために最小１３ビット以上の演算ロジックが必要で光源ドライバに対する設計が複雑である。さらに、２０ｋＨｚ程度の早い出力ディミング周波数帯域で０．０２％位の低い出力ディミング値具現のためには１００ＭＨｚ以上の基準クロックが必要であるが、従来の光源ドライバはこの基準クロックに合わせて演算データが処理されるように設計されなければならず、その構成が複雑になる。光源ドライバの設計が複雑になるほど光源ドライバのサイズが大きくなって製品単価が上がる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、待機モードで必要な出力ディミング値を比較的少ない演算ロジックと低い基準クロックで具現するようにしたバックライトユニットの光源駆動装置及び方法を提供することにある。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明のバックライトユニットの光源駆動装置は光源と入力ディミング信号によって待機モードで動作し、前記待機モードでのローディミングを可能とするためにＰＷＭ制御とＰＷＭカウント制御を時系列的に組み合わせて前記光源の明るさ調整のための出力ディミング信号のディミング値を段階的に下げる光源ドライバを備え、前記出力ディミング信号のディミング値は、第１期間で前記ＰＷＭ制御によって第１ディミング値まで下がった後、前記第１期間に引き継いだ第２期間で前記ＰＷＭカウント制御によって前記第１ディミング値より低い第２ディミング値まで下げられることを特徴とする。
【発明の効果】
【０００８】
前述したように、本発明はＰＷＭ方式とＰＷＭカウント方式を時系列的に組み合わせるかまたは、ＰＷＭ方式及びＰＷＭカウント方式にアナログディミング方式さらに時系列的に組み合わせることで、比較的少ない演算ロジックと低い基準クロックでローディミングを具現することができる。これによって本発明は光源ドライバの設計を単純化しそのサイズを小さくすることができる、ひいては製品単価を下げることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態に係る液晶表示装置を示す図である。
【図２】ローディミング具現のための光源ドライバ動作手順の一例を示す図である。
【図３】図２の動作による出力ディミング値の制御コンセプトを示す図である。
【図４】ローディミング具現のための光源ドライバ動作手順の他の例を示す図である。
【図５】図４の動作による出力ディミング値制御コンセプトを示す図である。
【図６】ローディミング具現のための光源ドライバ動作手順のまた他の例を示す図である。
【図７】図６の動作による出力ディミング値制御コンセプトを示す図である。
【発明を実施するための形態】
【００１０】
前記目的外に本発明の他の目的及び特徴は添付した図を参照した実施の形態の説明を通じ明確になる。
【００１１】
以下、図１乃至図７を参照し本発明の望ましい実施の形態に対して詳しく説明する。
【００１２】
図１は本発明の実施の形態に係る液晶表示装置を示す。
【００１３】
図１を参照すれば、本発明の実施の形態に係る液晶表示装置は液晶表示パネル１０、液晶表示パネル１０に光を照射するバックライトユニット２０、バックライトユニット２０の光源を駆動するための光源ドライバ２２、液晶表示パネル１０のデータライン１４を駆動するためのソースドライバ１２、液晶表示パネル１０のゲートライン１５を駆動するためのゲートドライバ１３、タイミングコントローラ１１及びホストシステム１を備える。
【００１４】
液晶表示パネル１０は二枚のガラス基板の間に液晶層が形成される。この液晶表示パネル１０の下部ガラス基板には複数のデータライン１４と複数のゲートライン１５が交差される。データライン１４とゲートライン１５の交差構造によって液晶表示パネル１０には液晶セル（Ｃｌｃ）がマトリックス形態に配置される。液晶表示パネル１０の下部ガラス基板にはデータライン１４、ゲートライン１５、薄膜トランジスタ（ＴＦＴ）、薄膜トランジスタ（ＴＦＴ）に接続された液晶セル（Ｃｌｃ）の画素電極１、及びストレージキャパシター（Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔｏｒ、Ｃｓｔ）などが形成される。
【００１５】
液晶表示パネル１０の上部ガラス基板上にはブラックマットリックス、カラーフィルター及び共通電極２が形成される。共通電極２はＴＮ（Twisted Nematic）モードとＶＡ（Vertical Alignment）モードのような垂直電界駆動方式で上部ガラス基板上に形成され、ＩＰＳ（In Plane Switching）モードとＦＦＳ（Fringe Field Switching）モードのような水平電界駆動方式で画素電極１とともに下部ガラス基板上に形成される。液晶表示パネル１０の上部ガラス基板と下部ガラス基板それぞれには偏光板が附着し液晶と接する内面に液晶のプレチルト角を設定するための配向膜が形成される。
【００１６】
バックライトユニット２０は光源ドライバ２２によって駆動される複数の光源を含み液晶表示パネル１０に光を照射する。光源ではその制限がないが、消費電力、重さ、輝度などで多くの長所を有するＬＥＤが選択されることが望ましい。バックライトユニット２０は光源チャンネルが導光板の側面と対向するように配置されるエッジ型バックライトユニットに具現されることができまた、光源が拡散板の下に配置される直下型バックライトユニットに具現されることもできる。エッジ型バックライトユニット２０は光源チャンネルから発生された光を導光板とその上に積層された複数の光学シートを利用し均一な面光源に変換し液晶表示パネル１０に光を照射する。直下型バックライトユニット２０は光源から発生された光を拡散板とその上に積層された複数の光学シートを通じて均一な面光源に変換して液晶表示パネル１０に光を照射する。
【００１７】
ソースドライバ１２はタイミングコントローラ１１の制御の下にデジタルビデオデータ（ＲＧＢ）をラッチする。そしてソースドライバ１２は正極性/負極性ガンマ補償基準電圧を利用してデジタルビデオデータ（ＲＧＢ）を正極性/負極性アナログデータ電圧に変換してデータライン１４に供給する。
【００１８】
ゲートドライバ１３はシフトレジスタ、シフトレジスタの出力信号を液晶セルのＴＦＴ駆動に適合するスイング幅に変換するためのレベルシフタ、及び出力バッファなどを含む。このゲートドライバ１３は約１水平期間のパルス幅を有するゲートパルス（またはスキャンパルス）を順次出力しゲートライン１５に供給する。
【００１９】
タイミングコントローラ１１はホストシステム１からデジタルビデオデータ（ＲＧＢ）とタイミング信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ、ＣＬＫ）を受信し、デジタルビデオデータ（ＲＧＢ）をソースドライバ１２に供給し、タイミング信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ、ＣＬＫ）に基づいてソースドライバ１２とゲートドライバ１３の動作タイミングを制御するためのタイミング制御信号を生成する。このタイミングコントローラ１１は入力映像を分析しその分析結果によって表示映像の動的範囲が拡がるように光源ドライバ２２をローカルディミング方法で制御することもできる。
【００２０】
ホストシステム１はテレビ（television）システム、ナビゲーションシステム、セットトップボックス、ＤＶＤプレーヤー、ブルーレイプレーヤー、パソコン（ＰＣ）、ホームシアターシステム、電話システム（Phone system）中のいずれにも具現されることができる。ホストシステム１はスケーラ（scaler）を利用し入力映像のデジタルビデオデータ（ＲＧＢ）を液晶表示パネル２０の解像度に対応するフォーマットに変換し、そのデータ（ＲＧＢ）とともにタイミング信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ、ＣＬＫ）をタイミングコントローラ１１に伝送する。
【００２１】
ホストシステム１は使用者データに応答して光源ドライバ２２に供給される入力ディミング信号（ＭＤＣ）を調整することで、光源ドライバ２２を待機モードで動作させることができる。光源ドライバ２２の待機モードへの動作制御のための入力ディミング信号（ＭＤＣ）は、ノーマルモードでの入力ディミング信号（ＭＤＣ）に比べてずっと低いディミング値に選択される。使用者は使用者インタフェースを通じてホストシステム１１０に使用者データを適用して待機モードを選択することができる。使用者インタフェースはキーパッド、キーボード、マウス、オンスクリーンディスプレイ（On Screen Display、ＯＳＤ）、リモートコントローラ（Remote controller）、グラフィカルユーザインタフェース（Graphical User Interface  ＧＵＩ）、タッチＵＩ（User Interface）、音声認識ＵＩ、３Ｄ  ＵＩなどに具現されることができる。
【００２２】
光源ドライバ２２はホストシステム１１０から適用される入力ディミング信号（ＭＤＣ）によって光源チャンネルの明るさ制御のための出力ディミング値（ＤＩＭ）を調整し液晶表示パネル１０に照射される光の輝度を調整する。
【００２３】
光源ドライバ２２は入力ディミング信号（ＭＤＣ）のディミング値があらかじめ決まった基準ディミング値より大きければノーマルモードで動作する。ノーマルモードで光源ドライバ２２はＰＷＭ方式で出力ディミング信号のディミング値（ＤＩＭ）を入力ディミング信号（ＭＤＣ）のディミング値に一致させる。
【００２４】
一方、光源ドライバ２２は入力ディミング信号（ＭＤＣ）のディミング値があらかじめ決まった基準ディミング値と同一であるかそれより小さければ待機モードで動作する。待機モードで光源ドライバ２２はＰＷＭ方式及びＰＷＭカウント方式で出力ディミング信号のディミング値（ＤＩＭ）を入力ディミング信号（ＭＤＣ）のディミング値に一致させローディミングを具現する。ローディミングのために、光源ドライバ２２はＰＷＭ方式とＰＷＭカウント方式を時系列的に組み合わせてディミング値を段階的に下げることで所望する出力ディミング値（ＤＩＭ）を導出する。言い換えれば、光源ドライバ２２は出力ディミング信号のディミング値（ＤＩＭ）を、第１期間でＰＷＭ制御で第１ディミング値まで下げた後、前記第１期間に続く第２期間でＰＷＭカウント制御で前記第１ディミング値より低い第２ディミング値まで下げる。光源ドライバ２２はＰＷＭ方式とＰＷＭカウント方式を時系列的に組み合わせることで相対的に少ない演算ロジックと低い基準クロックで待機モードで所望する出力ディミング信号のディミング値（ＤＩＭ）を具現することができるようになる。演算ロジックのサイズと基準クロックの速度はＰＷＭ制御の時にＰＷＭデューティ比を計算することにだけ関係する。
【００２５】
光源ドライバ２２はＰＷＭ方式とＰＷＭカウント方式を時系列的に組み合わせることだけでローディミングを具現することができ、またＰＷＭ方式及びＰＷＭカウント方式以外にアナログディミング方式をさらに含みローディミングを具現することもできる。アナログディミング方式は、時系列的に組み合わせたＰＷＭ制御期間（前記第１期間）とＰＷＭカウント制御期間（前記第２期間）の間で、またはＰＷＭ制御期間の前で、またはＰＷＭカウント制御期間の後から選択的に行われることができる。
【００２６】
ローディミング具現のための光源ドライバ２２の動作は、アナログディミング制御期間が配置される時点によって次のような三種類の実施の形態に分けられることができる。以下の実施の形態ではローディミング具現のための出力ディミング値（ＤＩＭ）を０．０２％で仮定し説明するが、本発明の技術的思想は出力ディミング値（ＤＩＭ）の具体的数値に限定されない。
【００２７】
[光源ドライバ２２動作の第１実施の形態]
【００２８】
図２はローディミングを具現するための光源ドライバ２２の動作の一例を示すフローチャートである。図３は図２の動作による出力ディミング値（ＤＩＭ）制御コンセプトを示す。
【００２９】
第１実施の形態に係る光源ドライバ２２は連続して行われるＰＷＭ制御手順及びＰＷＭカウント制御手順の間でアナログディミング制御をさらに実行する。光源ドライバ２２はローディミング具現のために出力ディミング信号のディミング値（ＤＩＭ）を、ＰＷＭ制御期間で第１ディミング値まで下げた後、アナログディミング制御期間で第２ディミング値まで下げ、次いで、ＰＷＭカウント制御期間で第３ディミング値まで下げることで、０．０２％の出力ディミング値（ＤＩＭ）を具現する。演算ロジックのサイズと基準クロックの速度はＰＷＭ制御による第１ディミング値にだけ依存し、第２及び第３ディミング値には無関係である。したがって、光源ドライバ２２はＰＷＭカウント制御とともに選択的にアナログディミング制御をさらに含むことで、第１ディミング値（例えば、３％）の計算のための８ビットの演算ロジックと１ＭＨｚ程度の基準クロックで０．０２％の出力ディミング値（ＤＩＭ）を充分に具現することができるようになる。
【００３０】
図２及び図３を参照すると、光源ドライバ２２は入力ディミング信号のディミング値があらかじめ決まった基準ディミング値（０．０２％）と同一であるかそれより小さければ待機モードに入りローディミングを具現する（Ｓ２１）。光源ドライバ２２は出力ディミング信号のディミング値（ＤＩＭ）を入力ディミング信号のディミング値に一致させるのに必要なディミング制御期間をＰＷＭ制御期間、アナログディミング制御期間、及びＰＷＭカウント制御期間の順に時間的に分割する。
【００３１】
光源ドライバ２２はＰＷＭ制御期間で出力ディミング信号のＰＷＭデューティを１００％〜３％範囲内で可変することで出力ディミング信号のディミング値（ＤＩＭ）を第１ディミング値（ＤＲ１）である３％まで下げる（Ｓ２２）。出力ディミング周波数の最大値が２０ｋＨｚに設定された場合、３％のＰＷＭデューティを計算するのに必要な最小基準クロックは約６６６ｋＨｚ（１÷２０［ｋＨｚ］×０．０３＝１．５×１０−６［ｓｅｃ］数学６６６［ｋＨｚ］）であるから、適切な基準クロックは１ＭＨｚ程度なら十分である。また、演算ロジックが８ビットの場０．４％（１／２５６＝０．００４）まで演算が可能であるので、３％のＰＷＭデューティを計算するのに適切な演算ロジックは８ビット位であると十分である。
【００３２】
その後、出力ディミング信号のディミング値（ＤＩＭ）を３％から０．０２％まで下げるため、光源ドライバ２２は演算ロジックのサイズ及び基準クロックの速度と関係ないアナログディミング制御期間とＰＷＭカウント制御期間を利用する。光源ドライバ２２はアナログディミング制御期間で光源駆動電流を１００％〜２０％範囲内で可変することで出力ディミング信号のディミング値（ＤＩＭ）を第２ディミング値（ＤＲ２）である０．６％（０．０３×０．２＝０．００６＝０．６％）まで下げる（Ｓ２３）。次いで、光源ドライバ２２はＰＷＭカウント制御期間で第２ディミング値（０．６％）のＰＷＭパルスを所定個数（例えば、３０個）単位についてカウントした後、カウントされたＰＷＭパルスの一部（例えば、２９個）をオフ（図３に点線で表記）にすることで出力ディミング信号のディミング値（ＤＩＭ）を第３ディミング値（ＤＲ３）である０．０２％（０．００６×１／３０＝０．０００２＝０．０２％）まで下げる（Ｓ２４）。光源ドライバ２２は第３ディミング値（ＤＲ３）を出力ディミング信号のディミング値（ＤＩＭ）として決定することでローディミングを具現する。（Ｓ２６）
【００３３】
一方、光源ドライバ２２は入力ディミング信号のディミング値があらかじめ決まった基準ディミング値より大きければノーマルモードに入り、入力ディミング信号のディミング値と同一である第４ディミング値（ＤＲ４）を出力ディミング信号のディミング値（ＤＩＭ）として決定することで正常ディミングを具現する（Ｓ２５、Ｓ２６）。
【００３４】
[光源ドライバ２２動作の第２実施の形態]
【００３５】
図４はローディミングを具現するための光源ドライバ２２動作の別の例を示すフローチャートである。図５は図４の動作による出力ディミング値（ＤＩＭ）制御コンセプトを示す。
【００３６】
第２実施の形態に係る光源ドライバ２２は連続して行われるＰＷＭ制御手順及びＰＷＭカウント制御手順に先立って、すなわちＰＷＭ制御手順に先立ってアナログディミング制御をさらに実行する。光源ドライバ２２はローディミング具現のために出力ディミング信号のディミング値（ＤＩＭ）を、アナログ制御期間で第１ディミング値まで下げた後、ＰＷＭ制御期間で第２ディミング値まで下げ、次いで、ＰＷＭカウント制御期間で第３ディミング値まで下げることで、０．０２％の出力ディミング値（ＤＩＭ）を具現する。演算ロジックのサイズと基準クロックの速度はＰＷＭ制御による第２ディミング値にだけ依存し、第１及び第３ディミング値には無関係である。したがって、光源ドライバ２２はＰＷＭカウント制御とともに選択的にアナログディミング制御をさらに含むことで、第２ディミング値（例えば、０．６％）計算のための８ビットの演算ロジックと４ＭＨｚ程度の基準クロックで０．０２％の出力ディミング値（ＤＩＭ）を充分に具現することができるようになる。
【００３７】
図４及び図５を参照すると、光源ドライバ２２は入力ディミング信号のディミング値があらかじめ決まった基準ディミング値（０．０２％）と同一であるかそれより小さければ待機モードに入りしローディミングを具現する（Ｓ４１）。光源ドライバ２２は出力ディミング信号のディミング値（ＤＩＭ）を入力ディミング信号のディミング値に一致させるのに必要なディミング制御期間をアナログディミング制御期間、ＰＷＭ制御期間、及びＰＷＭカウント制御期間の順に時間的に分割する。アナログディミング制御期間とＰＷＭカウント制御期間は演算ロジックのサイズ及び基準クロックの速度と関係なく動作する。
【００３８】
光源ドライバ２２はアナログディミング制御期間で光源駆動電流を１００％〜２０％範囲内で可変することで出力ディミング信号のディミング値（ＤＩＭ）を第１ディミング値（ＤＲ１’）である２０％まで下げる。（Ｓ４２）
【００３９】
次いで、光源ドライバ２２は第１ディミング値（ＤＲ１’）を有する出力ディミング信号のＰＷＭデューティをＰＷＭ制御期間で１００％〜３％範囲内で可変することで出力ディミング信号のディミング値（ＤＩＭ）を第２ディミング値（ＤＲ２‘）である０．６％まで下げる（Ｓ４３）。出力ディミング周波数の最大値が２０ｋＨｚに設定された場合、０．６％のＰＷＭデューティを計算するのに必要な最小基準クロックは約３．３３ＭＨｚ（１÷２０［ｋＨｚ］×０．００６＝３×１０−７［ｓｅｃ］≒３．３３［ＭＨｚ］）であるから、適切な基準クロックは４ＭＨｚ程度なら十分である。また、演算ロジックが８ビットの場合０．４％（１／２５６＝０．００４）まで演算が可能なであるから、０．６％のＰＷＭデューティを計算するのに適切な演算ロジックは８ビット位なら十分である。
【００４０】
その後、光源ドライバ２２はＰＷＭカウント制御期間で第２ディミング値（０．６％）のＰＷＭパルスを所定個数（例えば、３０個）単位についてカウントした後、カウントされたＰＷＭパルスの一部（例えば、２９個）をオフ（図５に点線で表記）にすることで出力ディミング値（ＤＩＭ）を第３ディミング値（ＤＲ３‘）である０．０２％（０．００６×１／３０＝０．０００２＝０．０２％）まで下げる（Ｓ４４）。光源ドライバ２２は第３ディミング値（ＤＲ３’）を出力ディミング信号のディミング値（ＤＩＭ）として決定することでローディミングを具現する（Ｓ４６）。
【００４１】
一方、光源ドライバ２２は入力ディミング信号のディミング値があらかじめ決まった基準ディミング値より大きければノーマルモードに入り、入力ディミング信号のディミング値と同一である第４ディミング値（ＤＲ４）を出力ディミング信号のディミング値（ＤＩＭ）として決定することで正常ディミングを具現する（Ｓ４５、Ｓ４６）。
【００４２】
[光源ドライバ２２動作の第３実施の形態]
【００４３】
図６はローディミングを具現するための光源ドライバ２２動作のまた別の例を示すフローチャートである。図７は図６の動作による出力ディミング値（ＤＩＭ）制御コンセプトを示す。
【００４４】
第３実施の形態に係る光源ドライバ２２は連続して行われるＰＷＭ制御手順及びＰＷＭカウント制御手順に続けて、すなわちＰＷＭカウント制御手順に続けてアナログディミング制御をさらに実行する。光源ドライバ２２はローディミング具現のために出力ディミング信号のディミング値（ＤＩＭ）を、ＰＷＭ制御期間で第１ディミング値まで下げた後、ＰＷＭカウント制御期間で第２ディミング値まで下げ、次いで、アナログディミング制御期間で第３ディミング値まで下げることで、０．０２％の出力ディミング値（ＤＩＭ）を具現する。演算ロジックのサイズと基準クロックの速度はＰＷＭ制御による第１ディミング値にだけ依存し、第２及び第３ディミング値には無関係である。したがって、光源ドライバ２２はＰＷＭカウント制御とともに選択的にアナログディミング制御をさらに含むことで、第１ディミング値（例えば、３％）計算のための８ビットの演算ロジックと１ＭＨｚ程度の基準クロックで０．０２％の出力ディミング値（ＤＩＭ）を充分に具現することができるようになる。
【００４５】
図６及び図７を参照すると、光源ドライバ２２は入力ディミング信号のディミング値があらかじめ決まった基準ディミング値（０．０２％）と同一であるかそれより小さければ待機モードに入りローディミングを具現する（Ｓ６１）。光源ドライバ２２は出力ディミング信号のディミング値（ＤＩＭ）を入力ディミング信号のディミング値に一致させるのに必要なディミング制御期間をＰＷＭ制御期間、ＰＷＭカウント制御期間、及びアナログディミング制御期間の順に時間的に分割する。
【００４６】
光源ドライバ２２はＰＷＭ制御期間で出力ディミング信号のＰＷＭデューティを１００％〜３％範囲内で可変することで出力ディミング信号のディミング値（ＤＩＭ）を第１ディミング値（ＤＲ１“）である３％まで下げる（Ｓ６２）。出力ディミング周波数の最大値が２０ｋＨｚに設定された場合、３％のＰＷＭデューティを計算するのに必要な最小基準クロックは約６６６ｋＨｚ（１÷２０［ｋＨｚ］×０．０３=１．５×１０−６［ｓｅｃ］≒６６６［ｋＨｚ］）であるから、適切な基準クロックは１ＭＨｚ程度なら十分である。また、演算ロジックが８ビットの場合０．４％（１／２５６＝０．００４）まで演算が可能であるから、３％のＰＷＭデューティを計算するのに適切な演算ロジックは８ビット位なら十分である。
【００４７】
その後、出力ディミング信号のディミング値（ＤＩＭ）を３％から０．０２％まで下げるため、光源ドライバ２２は演算ロジックのサイズ及び基準クロックの速度と関係ないアナログディミング制御期間とＰＷＭカウント制御期間を利用する。光源ドライバ２２はＰＷＭカウント制御期間で第１ディミング値（３％）のＰＷＭパルスを所定個数（例えば、３０個）単位についてカウントした後、カウントされたＰＷＭパルスの一部（例えば、２９個）をオフ（図７に点線で表記）にすることで出力ディミング信号のディミング値（ＤＩＭ）を第２ディミング値（ＤＲ２“）である０．１％（０．０３×１／３０＝０．００１＝０．１％）まで下げる（Ｓ６３）。次いで、光源ドライバ２２はアナログディミング制御期間で光源駆動電流を１００％〜２０％範囲内で可変することで出力ディミング信号のディミング値（ＤＩＭ）を第３ディミング値（ＤＲ３“）である０．０２％（０．００１×０．２＝０．０００２＝０．０２％）まで下げる（Ｓ６４）。光源ドライバ２２は第３ディミング値（ＤＲ３“）を出力ディミング信号のディミング値（ＤＩＭ）で決めることでローディミングを具現する（Ｓ６６）。
【００４８】
一方、光源ドライバ２２は入力ディミング信号のディミング値があらかじめ決まった基準ディミング値より大きければノーマルモードに入り、入力ディミング信号のディミング値と同一である第４ディミング値（ＤＲ４“）を出力ディミング信号のディミング値（ＤＩＭ）として決定することで正常ディミングを具現する（Ｓ６５、Ｓ６６）。
【００４９】
以上説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲によって決められなければならない。
【符号の説明】
【００５０】
１  ホストシステム
１０  液晶表示パネル
１１  タイミングコントローラ
１２  ソースドライバ
１３  ゲートドライバ
１４  データライン
１５  ゲートライン
２０  バックライトユニット
２２  光源ドライバ
【図１】
0005571162.tif 000002
【図２】
0005571162.tif 000003
【図３】
0005571162.tif 000004
【図４】
0005571162.tif 000005
【図５】
0005571162.tif 000006
【図６】
0005571162.tif 000007
【図７】
0005571162.tif 000008