(57)【特許請求の範囲】
【請求項１】
不揮発性メモリデバイス中のメモリセルアレイをリフレッシュする方法であって、
前記方法は、システム状態識別子の関数として、第１のリフレッシュおよび第２のリフレッシュを実行することを含み、
前記第１のリフレッシュを実行することが、第１のリフレッシュ基準レベルと比較して前記メモリセルアレイのメモリセルを読み出すことと、このレベルに達していないメモリセルを再プログラムすることと、をさらに含み、
前記第２のリフレッシュを実行することが、前記第１のリフレッシュ基準レベルとは異なる第２のリフレッシュ基準レベルと比較して前記メモリセルアレイのメモリセルを読み出すことと、エラー訂正符号化アルゴリズムによって訂正されたデータを記憶するこれらのメモリセルを再プログラムすることと、をさらに含む、方法。
【請求項２】
読み出し基準レベルに対して、前記メモリセルアレイから前記メモリデバイスの外へデータを読み出すことをさらに含み、前記第１のリフレッシュ基準レベルと前記読み出し基準レベルとの間にはマージンが存在し、前記第２のリフレッシュ基準レベルは前記読み出し基準レベルと等しい、請求項１に記載の方法。
【請求項３】
前記第１のリフレッシュおよび前記第２のリフレッシュのうちの少なくとも１つは、前記メモリデバイスの温度の関数である頻度で繰り返し実行される、請求項１に記載の方法。
【請求項４】
前記第１のリフレッシュはシステムオン状態への遷移時に実行され、前記第２のリフレッシュはアクティブ状態中に実行され、前記メモリデバイスは、前記アクティブ状態にある時および前記システムオン状態にある時に、有効になり、かつ、メモリ制御ユニットによりアクセスされ、前記システムオン状態は、システム回路がパワーアップ中である電源オン状態と、前記アクティブ状態との間の遷移状態であって、全てのシステム回路に電力を供給する状態である、請求項１に記載の方法。
【請求項５】
前記第２のリフレッシュを前記実行することは、
メモリセルの第１のサブセットからデータを読み出すことと、
前記エラー訂正アルゴリズムを、前記メモリセルの第１のサブセットから読み出された前記データに適用することと、
前記エラー訂正したデータを揮発性キャッシュメモリに書き込むことと、
をさらに含み、
前記再プログラムすることは、前記エラー訂正したデータをコピーして、前記揮発性キャッシュメモリから前記メモリセルの第１のサブセット中に戻すことを含む、請求項１に記載の方法。
【請求項６】
前記第２のリフレッシュの実行中に、前記メモリデバイスの外へデータビットを読み出すためのシステムリクエストを受信することと、
前記データビットのアドレスが前記メモリセルの第１のサブセットとは異なるメモリセルの第２のサブセット中に存在する場合に、前記メモリセルアレイの外へ前記データビットを読み出すことと、
前記データビットのアドレスが前記メモリセルの第１のサブセット中に存在する場合に、前記キャッシュメモリの外へ前記データビットを読み出すことと、
をさらに含む、請求項５に記載の方法。
【請求項７】
前記メモリセルアレイの外へ前記データビットを読み出すことは、第１のセンス回路を用いて行われ、前記キャッシュメモリの外へ前記データビットを読み出すことは、第２のセンス回路を用いて行われる、請求項６に記載の方法。
【請求項８】
前記メモリセルは相変化メモリセルを備えており、前記揮発性キャッシュメモリはＳＲＡＭセルから構成されており、前記メモリセルの第１のサブセットは、メモリパーティション内のメモリセルの第１のページからなり、前記メモリセルの第２のサブセットは、前記メモリパーティション内のメモリセルの第２のページからなる、請求項５に記載の方法。
【請求項９】
メモリセルアレイと、
システム状態識別子の関数として、第１のリフレッシュおよび第２のリフレッシュを実行するように構成されたリフレッシュコントローラと、
を備え、
前記第１のリフレッシュを実行することが、第１のリフレッシュ基準レベルと比較して前記メモリセルアレイのメモリセルを読み出すことと、このレベルに達していないメモリセルを再プログラムすることと、をさらに含み、
前記第２のリフレッシュを実行することが、前記第１のリフレッシュ基準レベルとは異なる第２のリフレッシュ基準レベルと比較して前記メモリセルアレイのメモリセルを読み出すことと、エラー訂正符号化アルゴリズムにより訂正されたデータを記憶するこれらのメモリセルを再プログラムすることと、をさらに含む、不揮発性メモリデバイス。
【請求項１０】
前記リフレッシュコントローラが前記第２のリフレッシュを起動するのに応答して読み出された前記メモリセルの第１のサブセットからのデータを記憶するキャッシュメモリと、
前記メモリセルの第１のサブセットから読み出された前記データをエラー訂正するエラー訂正符号化モジュールと、
前記メモリセルの第１のサブセットから読み出された前記データのエラー訂正に応答してフラグ値を記憶するフラグビットレジスタと、
前記キャッシュメモリおよび前記メモリセルアレイに結合されたマルチプレクサであって、前記キャッシュメモリからの前記エラー訂正されたデータをコピーして、前記フラグ値に応じた前記メモリセルの第１のサブセットに戻すマルチプレクサと、
をさらに備える、請求項９に記載の不揮発性メモリデバイス。
【請求項１１】
前記メモリセルアレイに結合されている第１のセンス回路と、
前記キャッシュメモリに結合されている第２のセンス回路と、
前記第１および第２のセンス回路の各々に連結されており、前記メモリデバイスから読み出されるアドレスの関数として、前記第１のセンス回路および前記第２のセンス回路のうちの１つを選択するように動作可能なセンス回路セレクタであって、前記第２のセンス回路は、前記アドレスが前記メモリセルの第１のサブセット内にあることに応答して選択される、センス回路セレクタと、
をさらに備える、請求項１０に記載の不揮発性メモリデバイス。
【請求項１２】
前記第１のセンス回路は、前記アドレスが前記メモリセルの第１のサブセットと同一のメモリパーティション内のメモリセルの第２のサブセット内にあることに応答して選択される、請求項１１に記載の不揮発性メモリデバイス。
【請求項１３】
前記メモリセルは相変化メモリセルを備えており、前記キャッシュメモリはＳＲＡＭキャッシュを備え、前記メモリセルの第１のサブセットはメモリセルの第１のページを備え、前記メモリセルの第２のサブセットはメモリセルの第２のページを備え、前記エラー訂正符号化モジュールは、前記メモリセルの第１のページ内の１つのデータビットエラーを訂正するように構成されている、請求項１２に記載の不揮発性メモリデバイス。
【請求項１４】
前記リフレッシュコントローラは、前記メモリデバイスの外部から前記メモリデバイスのコマンドインターフェースを通じて受信したコマンドに応答して、前記第２のリフレッシュの実行を一時停止するように構成されている、請求項９に記載の不揮発性メモリデバイス。
【請求項１５】
前記不揮発性メモリデバイスは、前記リフレッシュコントローラに結合された、リフレッシュタイマ、および、前記メモリデバイスの温度を示す温度センサをさらに備え、前記リフレッシュコントローラは、前記温度センサの関数である頻度で前記第１または第２のリフレッシュを実行するように構成されている、請求項９に記載の不揮発性メモリデバイス。
【請求項１６】
メモリ制御ユニットと、
前記メモリ制御ユニットに結合された不揮発性メモリデバイスと、
を備え、
前記メモリデバイスは、システム状態識別子の関数として、第１のリフレッシュおよび第２のリフレッシュを実行するように構成され、
前記第１のリフレッシュを実行することが、第１のリフレッシュ基準レベルと比較して前記メモリセルアレイのメモリセルを読み出すことと、このレベルに達していないメモリセルを再プログラムすることと、をさらに含み、
前記第２のリフレッシュを実行することが、前記第１のリフレッシュ基準レベルとは異なる第２のリフレッシュ基準レベルと比較して前記メモリセルアレイのメモリセルを読み出すことと、エラー訂正符号化アルゴリズムにより訂正されたデータを記憶するこれらのメモリセルを再プログラムすることと、をさらに含む、システム。
【請求項１７】
前記メモリデバイスおよび前記メモリ制御ユニットの外部に複数の回路をさらに備え、前記メモリデバイスは、前記外部の複数の回路の電源が切られたことを前記システム状態識別子が示すことに応答して、前記第１のリフレッシュを実行するように構成されている、請求項１６に記載のシステム。
【請求項１８】
前記メモリ制御ユニットは、前記メモリセルアレイにアクセスする前に、前記メモリデバイスのリフレッシュ状態レジスタビットを読み出すように構成される、請求項１６に記載のシステム。
【請求項１９】
前記リフレッシュ状態レジスタビットがメモリリフレッシュ中であることを示す場合に、前記メモリ制御ユニットは、リフレッシュ一時停止コマンドを前記メモリデバイスに対して発行するように構成され、前記メモリデバイスは、前記メモリ制御ユニットからの前記リフレッシュ一時停止コマンドの受信に応答して、前記メモリリフレッシュを一時停止するように構成される、請求項１８に記載のシステム。
【請求項２０】
前記メモリデバイスは、前記メモリ制御ユニットの電源が切られている間に、内部温度センサに基づいて前記第１のリフレッシュを実行するようにさらに構成される、請求項１６に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は不揮発性メモリ素子（不揮発性メモリデバイス）の分野に関するものであり、より具体的には、相変化メモリ素子（相変化メモリデバイス）のリフレッシュに関するものである。
【背景技術】
【０００２】
公知のように、相変化メモリ（ＰＣＭ）アレイは、電気的特性が異なる２つの相間で変化する特性を有する材料区分を用いる。例えば、カルコゲニドは、無秩序な非晶相から秩序結晶または多結晶相に変化する場合がある。２つの相は、検出され、かつ異なるメモリ状態に関する場合がある、かなり異なる抵抗性値を生じる。特に、相変化メモリセルは、適切なバイアス下で検出可能な電流を伝導する場合に（例えば、通常、論理状態「１」を生じる条件）、「セットされた」として定義され、同じバイアス下ではるかに小さい電流を伝導する場合に（例えば、論理状態「０」）、「リセットされた」として定義される場合がある。
【０００３】
温度を上げることにより相変化が起こる場合がある。例えば、約２００℃を上回る結晶化温度において相変化材料が十分な時間維持される場合には核生成が起こる。システムアプリケーションがＰＣＭアレイを結晶化温度に近い周囲温度に十分な時間露出する場合には、非晶質状態に対応するデータを損失すると、記憶保持エラーが起こる可能性がある。このような保持エラーが起こると、材質を改良するか、エラー訂正符号（ＥＣＣ）の負担レベルを向上しない限り、高温用途においてＰＣＭの利用が妨げられる場合がある。例えば、自動車用途の多くは、要求の厳しい用途においては、１０年、さらには２０年を目標とするデータ保持をともなう、１５０℃を上回る温度における不揮発性を特定する場合がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
それ故、１００Ｃを上回る温度範囲においても、改良したデータ保持を提供するＰＣＭメモリが有利である。
【０００５】
本発明の実施形態は、明細書の結論部に特に示され、明確に主張される。しかしながら、本発明の実施形態の目的、特徴および利点、とともに構成および動作方法の両方は、添付図面とともに読解される場合、以下の発明を実施するための形態を参照することにより最もよく理解される場合がある。
【図面の簡単な説明】
【０００６】
【図１】本発明の実施形態に従う、システム状態に応じてメモリリフレッシュを実行するように構成されたシステムの特定の構成要素を示すブロック図である。
【図２】本発明の実施形態に従う、システム状態、およびシステム状態に応じて実行される不揮発性メモリリフレッシュを示す状態図である。
【図３】本発明の実施形態に従う、システム状態およびシステムまたはメモリ素子の温度に応じて実行されるメモリリフレッシュ動作を示す図である。
【図４Ａ】本発明の実施形態に従う、システム状態および温度に応じてメモリリフレッシュを実行するように構成されたメモリ素子の特定の構成要素を示すブロック図である。
【図４Ｂ】本発明の実施形態に従う、不揮発性メモリのページと、揮発性キャッシュと、メモリ素子外部との間の回路経路を示す配線図である。
【図５】本発明の実施形態に従う、フルチップリフレッシュ中にメモリ素子が実行する特定の動作を説明するフローチャートである。
【図６Ａ】本発明の実施形態に従う、本発明の実施形態に従う、ＥＣＣベースのリフレッシュ中にメモリ素子によって実行される特定の動作を説明するフローチャートである。
【図６Ｂ】本発明の実施形態に従う、メモリリフレッシュ中にメモリ読み出しを促進するためにメモリ素子により実行される特定の動作を説明するフローチャートである。
【図７】代替的な実施形態に従う、メモリリフレッシュを実行するように構成されたメモリ素子に含まれてもよい相変化メモリ（ＰＣＭ）アレイの概略図である。
【図８】代替的な実施形態に従う、メモリリフレッシュを実行するように構成されたメモリ素子に含まれてもよい磁気ランダムアクセスメモリ（ＭＲＡＭ）アレイの概略図である。
【発明を実施するための形態】
【０００７】
説明の簡潔さおよび明確さのため、図に示す要素が必ずしも原寸に比例しているわけではないことが理解されるであろう。例えば、いくつかの要素の寸法は、明確さのために他の要素と相対的に誇張される。さらに、適切と考慮される場合には、対応するまたは類似の要素を示すために、複数の図面間で参照番号が繰り返し用いられる。
【０００８】
以下の発明を実施するための形態では、本発明の実施形態の完全な理解のために、多くの具体的な詳細を説明する。しかしながら、これらの具体的な詳細無しに他の実施形態が実行されてもよいことを当業者は理解するであろう。他の例では、本発明を曖昧にしないために、周知の方法、手順、構成要素、および回路は詳細には記述しない。以下の詳細な説明の一部は、コンピュータメモリ内のデータビットまたは２値デジタル信号における動作のアルゴリズムおよび記号に関して示される。これらのアルゴリズム的記述および表現は、仕事の内容を他の当業者に伝えることを目的として、データ処理分野の当業者に用いられる技術である場合がある。
【０００９】
ここでは、また一般には、アルゴリズムは、所望の結果を導くための首尾一貫した一連の行為または動作であると考えられる。これらは物理量の物理的操作を含む。これらの物量は、通常、必ずしもこれらに限定されないが、記憶、転送、結合、比較、および他の操作を可能な電気または磁気信号という形をとる。主に共通使用のために、これらの信号をビット、値、要素、記号、特徴、用語、段階、数字などとして参照することが場合によっては好都合であることが証明されてきた。しかしながら、これらの全ておよび類似の項目が適切な物理量と関連付けられ、これらの物理量に適用された単なる便利なラベルであることが理解されるべきである。
【００１０】
他に特に記述しない限り、以下の記述から明らかなように、明細書の記述を通して、「処理」、「演算」、「計算」、「決定」などの用語の使用は、コンピュータもしくはコンピューティングシステム、または類似の電子計算デバイスの動作および／または処理を意味することが理解される。これらのコンピュータもしくはコンピューティングシステム、または類似の電子計算デバイスは、コンピューティングシステムのレジスタおよび／またはメモリ内の電子などの物理量で示されるデータを、コンピューティングシステムのメモリ、レジスタもしくは他のこのような情報ストレージ、送信または表示装置内の物理量としても同様に示される他のデータに操作および／または変換する。
【００１１】
本発明の実施形態は、本明細書の中の動作を実行するための装置を含んでもよい。装置は所望の目的のために特別に構成されてもよい。または、デバイスに記憶されたプログラムにより選択的に起動されるか、再構成される汎用コンピュータデバイスを備えてもよい。このようなプログラムは、任意の種類のディスクなど（ただし、これらに限定されない）のストレージ媒体に記憶され得る。この任意の種類のディスクには、フロッピー（登録商標）ディスク、光ディスク、コンパクトディスク読み取り専用メモリ（ＣＤ−ＲＯＭ）、光磁気ディスク、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、電気的プログラム可能読み取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラム可能読み取り専用メモリ（ＥＥＰＲＯＭ）、磁気もしくは光カード、または電子命令の記憶に適しており、コンピュータデバイス用のシステムバスに連結可能な任意の他の種類の媒体が含まれる。
【００１２】
用語「連結された（ｃｏｕｐｌｅｄ）」、「接続された（ｃｏｎｎｅｃｔｅｄ）」およびそれらの派生語は、本明細書では、構成要素間の構造的関係を記述するのに用いられてもよい。これらの用語が互いに同義語としては意図されないことが理解されるべきである。むしろ、特定の実施形態では、「接続された」は、２つ以上の要素が互いに直接に物理的接触または電気的接触していることを示すのに用いられてもよい。「連結された」は、２つ以上の要素が直接的または間接的（それらの間に他の介在要素が存在する）に互いに物理的接触または電気的接触しており、かつ／または２つ以上の要素が互いに共に動作するか、（例えば、関連する効果をもたらすように）相互に作用することを示すのに用いられてもよい。
【００１３】
システム状態および／またはシステム温度に応じて、不揮発性メモリセルをリフレッシュするための方法およびシステムを本明細書に記述する。特定の実施形態では、メモリ制御ユニットは、異なる温度および異なるシステム状態に応じて、一時停止および再開能力によりリフレッシュアルゴリズムを実行する。特定の実施形態では、不揮発性メモリ上で実行されるリフレッシュの種類は、システム状態に応じて異なる。すなわち、システムが、システムの構成要素がメモリにアクセスしていない状態の間は、集中リフレッシュを実行し、システムが、システムの構成要素がメモリにアクセスしている状態の間は、待ち時間が少ないリフレッシュを実行する。これらの異なるリフレッシュの種類のトリガが、システムタイマおよび温度に基づく特定の状態に対してさらに調整される。この調整により、拡大した作動温度領域の不揮発性メモリを提供する。本明細書の例示の実施形態は相変化メモリ（ＰＣＭ）デバイスの状況の特定の詳細を提供するが、ＰＣＭデバイスの温度検出部が他のメモリ技術のデバイスに存在しない場合があっても、本明細書に記述したこのような状態依存のリフレッシュ方法およびシステムは、それでもなお、ＭＲＡＭ、Ｆｌａｓｈなどの他の不揮発性メモリ技術にも適応する場合があることを当業者は理解するであろう。
【００１４】
図１は不揮発性メモリ素子１５０およびメモリ制御ユニット（ＭＣＵ）１２５を含むシステム１０１の特定の構成要素を示すブロック図である。メモリ素子１５０を、システム１０１の運転中にその１つ以上の構成要素により実行される命令を記憶するために用いてもよい。これはさらに、システム１０１の１つ以上の構成要素により動作し、システムに、かつ／またはそこから伝達されるデータを記憶するためにも用いられてもよい。本発明の実施形態に従うメモリ素子１５０およびＭＣＵ１２５は、システム状態に応じてメモリ素子１５０内の不揮発性メモリセルのリフレッシュを起動するように構成される。メモリ素子１５０により始動されたリフレッシュは、本明細書において「自動起動」と呼ばれ、ＭＣＵ１２５により始動されたリフレッシュは、本明細書において「コマンド起動」と呼ばれる。示すように、システム１０１は外部電源１９９に連結されたシステムの電源供給ユニット１１０を含む。これは例えば、１２Ｖの車両用バッテリまたは主電源でもよい。システムの電源供給ユニット１１０は補助的なシステムバッテリ１０５にさらに連結されてもよい。補助的なシステムバッテリ１０５は、正常なシステム動作中、または大幅に電力を下げた（ＤＰＤ）状態のシステム保守中のいずれでもシステム１０１に利用されてもよい。例えば、システム１０１がＤＰＤ状態にあり、メモリ素子１５０がバッテリ１０５のみにより電力を供給されている間でも、任意のメモリリフレッシュ動作が実行されてもよい。ＤＰＤ状態では、システムの構成要素１１５，１２０，１２５などのうちのいずれも電力を下げてもよい。ＭＣＵ１２５の電力を下げると、メモリ素子１５０は自動起動リフレッシュに依存する。システムがＤＰＤ状態のときにＭＣＵ１２５の電力が上がったままである場合には、メモリリフレッシュは、自動起動リフレッシュ論理により、ＭＣＵ１２５から出される、またはメモリ素子１５０それ自体によるリフレッシュコマンドによりトリガされてもよい。
【００１５】
システム１０１は、システムの外部のデバイスを検出および制御し、それらと通信するためのＡ／Ｄ回路１１５およびＩ／Ｏ回路１２０をさらに含む。Ａ／Ｄ回路１１５およびＩ／Ｏ回路１２０各々は、電力バスを介して電源供給ユニット１１０と連結し、１つ以上のデータバスにより互いに、そしてＭＣＵ１２５を介してメモリ素子１５０にさらに連結する。ＭＣＵ１２５はコマンドインターフェースおよびデータＩ／Ｏ１３５を通じてメモリ素子１５０と通信可能に連結する。ＭＣＵ１２５はタイマ１０２にも連結する。このタイマ１０２は、（例えば、システム状態に応じて）特定種類のメモリリフレッシュを定期的にトリガし、専用のシステムオン／システムオフ信号１３０をメモリ素子１５０に、通常、チップイネーブル（ＣＥＢ）選択により決定した、アクティブ状態２１０および待機状態２２０（図２）を超えたシステム状態情報を通信するために、さらに供給するために用いられる。本明細書の他の箇所にさらに記述するように、システムオン／システムオフ信号１３０は、特定種類のメモリリフレッシュがトリガされることになるシステム状態遷移を決定するためのものである。
【００１６】
図２は本発明の実施形態に従う、システム状態、およびシステム状態に応じて実行される不揮発性メモリリフレッシュを示す状態図である。示すように、電源オン状態２００では、不揮発性メモリ素子１５０を含む、システム１０１などのシステムの全ての回路は、０ＶからＶｃｃへと電源を入れられる。当該技術では従来、電源オン状態２００の間、システム１０１の論理ゲートは「無関係」状態から決定論的状態に系統的にもたらされる。一実施形態では、その後システム１０１に電力を供給する、無停電電力供給装置を用いて、最初にＶｃｃが供給される時のみ電源オン状態２００になる場合がある。
【００１７】
図２にさらに示すように、全ての回路の電源を入れるとシステムオン状態２０１になる。一実施形態では、システムオン状態識別子がメモリ素子１５０をトリガして、メモリリフレッシュ２０５を実行する。不揮発性デバイス（例えば、ＰＣＭデバイス）の状況では、リフレッシュは単なる読み出しではなく、揮発性メモリ素子（例えば、ＤＲＡＭ）において実行されてもよい読み出しの書き換えである。それどころか、不揮発性デバイスリフレッシュは、閾値レベルに対する読み出し、および閾値に対して読み出し基準を満たさないあらゆるビットの再プログラミングが必要となる。本明細書内で他の箇所にさらに記述するように、メモリリフレッシュ２０５により、メモリ素子１５０の全てのメモリセルは、マージン基準レベルに対して読み出され、マージン基準レベルに達しないあらゆるセルは再プログラムされる。それ故、フルチップメモリリフレッシュ２０５は、データパターン、メモリセル技術、メモリ素子アーキテクチャ、およびサイズに応じて、数百ミリ秒（ｍｓ）から１０秒程度以上を必要とする場合がある集中プロセスである。
【００１８】
システムオン状態２０１では、不揮発性メモリ素子（すなわち、メモリチップ）を含む、システム１０１の全ての回路はＶｃｃとなる。通常、システムオン状態２０１にある間は、メモリ素子１５０はアクセスしない。このため、比較的集中的なメモリリフレッシュ２０５を実行することができる。リフレッシュ２０５を始動するために、システムオン状態２０１は、メモリ素子１５０に通信する状態識別子により、電源オン状態２００とは区別される場合がある。一実施形態では、専用の「システムオン」信号１３０がメモリ制御ユニット（ＭＣＵ）により供給されてもよい。メモリ素子１５０はシステムオン信号を受信すると、メモリリフレッシュ２０５を始動してもよい。メモリ素子１５０は複数の種類の異なるリフレッシュを実行するように構成される。このため、「システムオン」信号１３０の存在は（例えば、リフレッシュ２０５がフルチップ集中リフレッシュである）、複数の種類のリフレッシュを区別するリフレッシュコマンドを発行するＭＣＵ１２５を必要とせずに実行されるリフレッシュの特定の種類をメモリ素子１５０にさらに示す機能を果たす。システムオン信号は、メモリ素子１５０が、ＭＣＵ１２５によってコマンドインターフェース１３５を通じて発行される任意の特定の「リフレッシュ」コマンドが無い場合でさえも、状態遷移によりトリガされる自動起動リフレッシュとしてフルチップメモリリフレッシュ２０５を実行することもできるようにする。図２に示す例では、コマンド起動の実施形態または自動起動の実施形態のいずれに対しても、システム１０１がシステムオン状態２０１に遷移する度に、フルチップメモリリフレッシュ２０５が起動する。
【００１９】
代替的な実施形態では、チップイネーブル（ＣＥＢ）信号は、メモリ素子１５０により実行されるリフレッシュの種類をトリガおよび特定するためのシステムオン状態２０１を規定するためにも用いられる。例えば、ＣＥＢは不揮発性メモリを含むシステム全体をアクティブモードにすることができるグローバル信号でもよい。専用の「システムオン」信号１３０を有する実施形態では、ＣＥＢは「選択された」状態または「選択されていない」状態のいずれであってもよい。最初にＶｃｃが供給されるときのみに電源オン状態２００になるさらに他の実施形態では、システムオン状態は、集中的なメモリリフレッシュまたはＥＣＣベースの低遅延のリフレッシュのいずれかを特定するために、アクティブ状態および待機状態から区別のみされる必要がある。
【００２０】
図２は全てのシステム回路がＶｃｃに電力供給され、メモリ素子が有効になり（ＣＥＢが選択される）、メモリ素子はＭＣＵ１２５によってアクセスされる、「アクティブ」状態２１０をさらに示す。例示の実施形態では、アクティブ状態２１０では、メモリ素子１５０は、ＭＣＵ１２５からリフレッシュコマンドを受信すると、またはその内部でトリガイベントが発生すると、集中的なマージンリフレッシュ（例えば、メモリリフレッシュ２０５）ではなく、ＥＣＣベースのメモリリフレッシュ２１５を実行する。本明細書の他の箇所にさらに記述するように、フルチップメモリリフレッシュ２０５とは対照的に、ＥＣＣベースのメモリリフレッシュ２１５は、読み出しレベル閾値に対し、エラー訂正メモリセルのみが（例えば、ｐｐｍレベルにおいて）リフレッシュされるという点で、マージンメモリリフレッシュ２０５よりも非集中的に実行される。メモリリフレッシュ２１５のメモリ待ち時間は非常に短いか、全く無い。特定の実施形態では、アクティブ状態２１０にある間は、ＭＣＵのメモリアクセス要求を提供するためにＥＣＣベースのメモリリフレッシュ２１５も一時停止する場合がある。
【００２１】
「待機」状態２２０では、メモリ素子１５０は有効ではなく（ＣＥＢが選択されていない）、ＭＣＵ１２５はメモリ素子１５０にアクセスできないが、全てのシステム回路はＶｃｃに電力供給されたままである。特定の実施形態では、待機状態２２０はメモリ素子１５０の待機からアクティブへの仕様に応じて比較的短時間でもよいため、メモリ素子１５０が待機状態２２０にあるときに、ＥＣＣベースのメモリリフレッシュ２１５（ＭＣＵコマンド起動または自動起動のいずれか）を実行するように構成される。ただし、図２に示すように、実行されても、されなくてもよい選択肢（図２に破線で示す）として、メモリ素子１５０が、待機状態２２０にあるときにＭＣＵ１２５からリフレッシュコマンドを受信すると、ＥＣＣベースのメモリリフレッシュ２１５ではなく、フルチップメモリリフレッシュ２３５を実行してもよい。前述したように、メモリリフレッシュ２１５は、ＭＣＵ１２５によって発行されるリフレッシュ一時停止コマンドに応答して一時停止できる。同様に、待機状態２２０の間にメモリリフレッシュ２３５が実行される場合には、アクティブ状態２１０へ戻る状態遷移に応答して、またはＭＣＵ１２５からの一時停止コマンドを介して、リフレッシュアルゴリズム（この場合では、メモリリフレッシュ２０５であることになる）も一時停止可能である。リフレッシュが一時停止可能な実施形態では、メモリ素子１５０は待機状態に戻ると、例えば、ＭＣＵ１２５が発行する「再開」コマンドに応答して一時停止したリフレッシュを継続してもよい。
【００２２】
「システムオフ」状態２３０では、システム１０１のほとんどの回路は、例えば、ＤＰＤ状態に電力を下げる。システムオフ状態２３０では、メモリ素子１５０は、例えば、バッテリ１０５によりＶｃｃに電力を維持される。特定の実施形態では、ＭＣＵ１２５もまたＶｃｃに電力を維持される。例示の実施形態では、システムオン信号１３０は反転して、「システムオフ」状態を識別する。例示の実施形態では、システムオフ状態２３０に遷移すると、システムオン状態２０１に入ると実行されるメモリリフレッシュ２０５と実質的に同じフルチップメモリリフレッシュ２３５がトリガされる。メモリリフレッシュ２３５は、システムオン状態２０１に入ると、メモリリフレッシュ２０５を実行する前に、メモリ素子１５０が保持の失敗を経験する場合がある長い時間の間、システム１０１の電力を下げる場合がある用途において最も有用である。システムオフ状態２３０と区別されるように、「電源オフ」状態２４０では、メモリ素子１５０およびＭＣＵ１２５を含むシステム１０１の全ての回路は電源を切られて０Ｖになる。
【００２３】
図３は図２に示すシステム状態およびシステム温度に応じて実行されるメモリリフレシュ動作の例を示す。図３に示す例示の実施形態では、システム１０１は、不揮発性メモリ素子１５０の拡大範囲に温度が入る場合がある自動車用途に用いられる。図３では、温度軸３０１は、システム温度３１５、および時間軸３０３によって指定される時間の関数として示すリフレッシュイベントに関連して、メモリリフレッシュ軸３０２と位置を合わせられる。
【００２４】
時刻３０５において、システム１０１はシステムオン状態２０１（例えば、自動車の点火装置が作動してエンジンオンとなる）に入り、応答して、フルチップメモリリフレッシュ２０５を実行する。次に、システムがアクティブ状態２１０に遷移して、自動車エンジンが作動すると、システム温度３１５は周囲温度から約１２５℃に上昇する。アクティブ状態２１０では単一のＥＣＣベースリフレッシュ２１５を実行し、時刻３１０においてシステムオフ状態２３０に入る（例えば、自動車の点火装置が作動して、エンジンオフとなる）。この例では、時刻３０５と時刻３１０との間、自動車エンジンが作動する。この時間は、作動温度に関する最小の固有の記憶保持時間３２０よりも短くする必要があることが知られているかもしれない。例えば、自動車の燃料補給要求により、時刻３０５と時刻３１０との間は１２時間未満に制限される場合がある。この制限により、メモリ素子の最小の固有の保持時間３２０が規定される。時刻３１０においてエンジンをオフにすると、システムはシステムオフ状態２３０に入り、システムオフフルチップリフレッシュ２３５Ａをトリガする。時刻３１０において自動車エンジンをオフすると、能動冷却の欠如により、システム温度３１５は一定時間上昇し続ける。システム温度３１５の上昇に対応して、システムオフ状態の間に、温度３１５に依存したメモリリフレッシュ頻度で、フルチップリフレッシュ２３５Ｂを繰り返し実行する（コマンド起動または自動起動）。最後に、システムが周囲温度まで下がると、フルチップリフレッシュの割合の頻度は、システムが電源オフ状態２４０になるか、システムオン状態２０１に戻るまで、例えば、タイマ１０２に基づいてトリガされる極めて低い頻度になる。
【００２５】
図４Ａは本発明の実施形態に従う、メモリ素子１５０で特定の構成要素を示すブロック図である。図４Ａを参照すると、メモリ素子１５０は行および列に配設され、かつ互いに構造が等しい複数のパーティション４６０内の複数のページ４６５で組織されている、データセルアレイ４５５を含む。各ページ４６５の全てのセルは、単一の読み出し動作で読み出されてもよい。例示の実施形態では、アレイ４５５内の各セルは、図７にさらに示すような相変化材料を含む相変化メモリセルである。
【００２６】
各パーティション４６０はエラー訂正モジュール（ＥＣＣ）４８０を含む。アレイ４５５に記憶されたデータは、既知のエラー訂正符号に従い符号化され、パリティセルに記憶されたパリティビットを含む。アレイ４５５から取り出されたデータはエラー訂正モジュール４８０に送信される。データセルとパリティセルとは、同時に読み出されてもよい。エラー訂正レベルは実施に応じて異なってもよい。ただし、例示の実施形態では、エラー訂正モジュール４８０は、読み出しデータの各ページ４６５において単一のビットエラーを復元するように構成される。
【００２７】
メモリ素子１５０は、ＳＲＡＭキャッシュ４９５を含み、これは、ＥＣＣベースのメモリリフレッシュ２１５中にアレイ４５５からデータを読み出すために、バス４７１内のキャッシュデータを通じてアレイ４５５に連結されている。ＳＲＡＭキャッシュ４９５のサイズは実施に応じて異なる場合があるが、通常では、１から最大Ｎページである（すなわち、フルパーティション４６０のサイズと等しい）。ＳＲＡＭキャッシュ４９５およびアレイ４５５は、パーティション／キャッシュマルチプレクサ（ｍｕｘ）４９０に連結されている。パーティション／キャッシュｍｕｘ４９０は、キャッシュ４９５またはアレイ４５５のいずれかを選択する。この選択は、リフレッシュコントローラ４８８が発行するリフレッシュイネーブル信号４８２に応じて、また読み出し動作中に読み出される、アレイ４５５内のセルのアドレスが、（アドレスレジスタ４８７に記憶された）リレッシュされるものに一致するか否かに応じて決定される。パーティション／キャッシュｍｕｘ４９０は、アレイ４５５のデータセルから読み出されたデータを収集するために、パーティション４６０に連結されたデータバス４８９にさらに連結される。キャッシュ４９５またはアレイ４５５のいずれかからのデータは、データ出力バス４９８を通したメモリ素子１５０からの読み出しである。プログラム動作中にメモリアレイ４５５に記憶されるデータは、パーティション４６０に連結されたバス４０１を介して提供される。パーティション／キャッシュｍｕｘ４９０は、コピーバックバス４９７を介してバス４０１内のデータと連結され、ＥＣＣベースのメモリリフレッシュ２１５中にパーティション４６０にコピーして戻されるように、データをＳＲＡＭキャッシュ４９５から読み出すことができる。
【００２８】
リフレッシュコントローラ４８８は、メモリ素子１５０のメモリリフレッシュ動作を管理する。リフレッシュコントローラ４８８は、メモリ素子のＩ／Ｏインターフェースを介して、リフレッシュコマンドバス４８３を介してＭＣＵ１２５と連結し、ＭＣＵ１２５が発行した起動をリフレッシュする、一時停止をリフレッシュする、および再開をリフレッシュするコマンドに応答する。特定の実施形態では、リフレッシュコントローラ４８８は、内蔵タイマ４８４からの出力に応答してまたは温度センサ４８５からの出力に応答して、メモリ素子１５０の自動起動リフレッシュをトリガするための（例えば、ＭＣＵ１２５からのコマンドが無くてもリフレッシュ動作を起動する）論理をさらに含んでもよい。温度センサ４８５は、当然ながら、メモリ素子１５０の外部に配置されてもよく、リフレッシュコマンドをリフレッシュコントローラ４８８に対して発行する目的で、ＭＣＵ１２５に用いられてもよい。
【００２９】
リフレッシュコントローラ４８８に連結されたリフレッシュフラグレジスタ４８６は、リフレッシュコントローラ４８８がメモリリフレッシュ動作を管理するために利用するリフレッシュ状態フラグビットを記憶する。例示の状態フラグは、「チップ使用中」「リフレッシュ継続中」「リフレッシュ必要」を含む（ただし、これらに限定されない）。リフレッシュフラグビットのうちの１つ以上は、あらゆるメモリアクセスの前にＭＣＵ１２５により読み出されてもよい。ＭＣＵ１２５はリフレッシュフラグ状態ビットの読み出しに応答して、システム要求に従いリフレッシュ状態を変更するために、リフレッシュコマンド（例えば、起動、一時停止、再開）も供給してもよい。リフレッシュコントローラ４８８にはアドレスレジスタ４８７も連結されている。これは、リフレッシュされ、かつ／またはまだリフレッシュされていないアレイ４５５のアドレスを記憶する。特定の実施形態では、アドレスレジスタ４８７に、リフレッシュされたアレイ４５５内のメモリセルのサブセットの最後のアドレスを記憶する。
【００３０】
当業界で公知のように、各パーティション４６０は、読み出し／プログラム回路およびデータセル用の列復号回路（Ｙ−ｍｕｘ）を含む。これらは簡潔さのために図４Ａには示さない。パーティション４６０は、専用の回路により生成された読み出し基準電流、電圧、または抵抗レベルも含む。この専用の回路は、従来のデータ読み出し中に用いられる読み出しレベルの基準レベルに加えて、フルチップリフレッシュ中に用いられる１つ以上のマージン基準レベルＲｌ，Ｒ２などを含む基準セル４８１を含んでもよい。図４Ａに示す実施形態では、メモリ素子１５０は、キャッシュ４９５に直接アクセスするためのキャッシュＹ−ｍｕｘ４７０およびキャッシュセンス回路４７５をさらに含む。キャッシュ４９５用のＹ−ｍｕｘおよびセンス回路を複製することにより、ＥＣＣベースのリフレッシュ中のメモリ待ち時間を最小にするリフレッシュ中の読み出し（ＲＷＲ）機能性をメモリ素子１５０に与えることができる。このような実施形態では、図４Ｂにさらに示すように、メモリアレイページは追加のキャッシュセンスアンプ４７６を通じてバス４７１内のキャッシュデータと接続され、センスアンプ４７４を通じてパーティション／キャッシュマルチプレクサ４９０と接続される。読み出されるメモリアドレスがリフレッシュされるアドレス範囲内に収まる場合には（例えば、ページ４６５＜１＞）、キャッシュ４９５から直接読み出すために、「リフレッシュされたアドレス」信号が有効になる。読み出されるアドレスがリフレッシュされるアドレス範囲内に収まらない場合には（例えば、キャッシュされたページ４６５＜１＞以外の任意のページ４６５）、「リフレッシュされていないアドレス」信号が有効になり、アレイデータ出力４８９を介してパーティション／キャッシュマルチプレクサ４９０の手段によりデータを出力する。リフレッシュされたアドレスおよびリフレッシュされていないアドレス信号は、例えば、リフレッシュコントローラ４８８によって提供されてもよい。
【００３１】
図５Ａはフルチップリフレッシュ２０５（２３５）中にメモリ素子により実行される特定の動作を説明する方法５００のフローチャートである。方法５００は動作５０５におけるシステムオン状態２０１への遷移の検出、および／または動作５０５におけるシステムオフ状態２３０への遷移の検出に応答して始動する。さらなる実施形態では、方法５００はこれらの状態の１つに入ることに応答した開始に加えて、動作５０７において発生する、メモリ素子１５０がシステムオフ状態２３０であるときの、（例えば、図３に例示するような温度センサ４８５およびタイマ４８４の１つ以上に応じた）自動起動リフレッシュトリガ、または動作５０８におけるＭＣＵ１２５からのリフレッシュコマンド（例えば、待機状態２２０中にコマンドインターフェース１３５を介して送信された「リフレッシュ起動」または「リフレッシュ再開」）の受信に応答して始動してもよい。方法５００が始動すると、リフレッシュフラグレジスタ４８６内の状態ビットが、リフレッシュが進行中であることを示すように設定される。
【００３２】
動作５１０において、アレイ４５５からのデータはマージンリフレッシュ基準に対して読み出される。マージンリフレッシュ基準レベルは、メモリ素子１５０の通常動作中の読み出しレベルよりも厳しい閾値である。例えば、読み出しに電流検出が必要となり、バイアスセルの読み出しレベルが７μＡである場合のＰＣＭアレイでは、動作５１０において用いられる論理０におけるマージン読み出し基準レベル（Ｉｖ０）は、同じセルバイアスでは２μＡである。保持エラーの訂正に加えて、セルドリフトに対処するために、動作５１０において論理１に対するマージン閾値が用いられてもよい。特定の実施形態では、マージン読み出し基準レベル（Ｒｌ）は、読み出しレベルの基準レベル（Ｒ）未満の第１のマージンレベルに設定され、基準セル４８１（図４Ａ）に記憶される。さらなる実施形態では、マージン読み出し基準レベル（Ｒ２）は、読み出しレベルの基準レベル（Ｒ）を上回る第２のマージンレベルに設定され、（例えば、ドリフトの訂正を目的として）基準セル４８１に記憶される。
【００３３】
メモリにマージン読み出しレベルに達していない場合には、セル状態が不正確であると判定して、方法５００は、セルレベルプログラムを利用してセルをマージンレベルにリフレッシュする動作５１２に進む。例えば、ＰＣＭデバイスでは、セルプログラム動作５１２において論理０に対するマージン読み出し基準レベルＲｌに達していないセルを「リセット」する。メモリセルがマージン読み出しレベルに合格するか、達していないセルをリフレッシュした後に、方法５００は、動作５１７でアドレスをインクリメントすることによりアレイスキャンを継続し、読み出し動作５１０に戻る。メモリ素子１５０内の全てのセルは、アレイ内の最後のセルが読み出されるか、リフレッシュ一時停止コマンドを受信して方法５００が終了するまでその全体を通してサイクルされる。最後に検証したセルのアドレスを動作５１５において記憶する。例えば、前述したように、待機状態２２０中にフルチップリフレッシュ２３５を実行する実施形態は、メモリ素子が有効になり、アクティブ状態２１０に戻るとフルチップリフレッシュ２３５を一時停止する必要がある場合がある。次に、後のリフレッシュサイクルにおいて記憶した位置においてリフレッシュスキャンを継続してもよい。例えば、方法５００は動作５０５〜５０８を介して再度始動してもよい。
【００３４】
図６Ａは実施形態に従う、ＥＣＣベースリフレッシュ中にメモリ素子が実行する方法６００の特定の動作を説明するフローチャートである。アクティブ状態２１０または任意選択的に待機状態２２０にある間に、方法６００は動作６０７における（例えば、温度センサ４８５およびタイマ４８４のうちの１つ以上に応じた）自動起動リフレッシュトリガ、または動作６０８におけるＭＣＵ１２５からのリフレッシュコマンド（例えば、「リフレッシュ起動」または「リフレッシュ再開」）の受信に応答して起動してもよく、その各々は、開始アドレスをアドレスレジスタ４８７にロードさせる。方法６００の始動は、リフレッシュフラグレジスタ４８６内の状態ビットを設定して、リフレッシュが進行中であることを示す。
【００３５】
動作６０９において、アドレスレジスタ４８７に記憶されたアドレスを読み出して、スキャンする第１のアドレスを決定する。動作６１０においてアドレスレジスタ４８７から読み出されたアドレスにおいて開始するアレイ４５５のサブセットは（例えば、バス４７１内のキャッシュデータを介して）ＳＲＡＭキャッシュ４９５内に読み出される。ある時刻において読み出したサブセットのサイズは実施により異なり、満たすのにより長い時間を必要とするより大きなキャッシュサイズについては、キャッシュのサイズに応じ、潜在的により長い待ち時間を生じさせる。読み出し動作６１０は、マージン基準レベルではなく読み出しレベルに対して実行され、ＥＣＣモジュール４８０に送信される。ＥＣＣモジュール４８０により提供されるエラー訂正レベルに応じて、キャッシュ４９５内に読み出されるサブセットに関する１つ以上のビットが訂正される場合がある。例示の実施形態では、キャッシュ４９５内に読み出されたアレイ４５５のサブセットは１ページであり、ＥＣＣモジュール４８０は各ページ４６５に対して１つの誤りビットを訂正する。
【００３６】
ビットのエラーの訂正が発生した場合には、動作６１５において訂正したビットをキャッシュ４９５に記憶する。動作６２０においてリフレッシュフラグレジスタ４８６を設定して、訂正によるアレイサブセットのリフレッシュが必要とされるか否か、およびキャッシュ４９５がアレイ４５５にコピーして戻されるべきか否かを識別する。キャッシュを満たした後、リフレッシュ一時停止コマンドが発行されたか否かを判定する。このようにして、１つのサブセットの読み出し後一時停止コマンドは有効になることになる。例えば、ＰＣＭセルの単一のメモリページが読み出された場合には、約５０ナノ秒（１２８ｂをキャッシュ４９５内に読み出す時間）以内の間、一時停止コマンドが有効になることになる。リフレッシュが一時停止した場合には、方法６００は動作６４５において、アレイにアクセス（例えば、書き込みアクセス）するためにメモリがＭＣＵ１２５に対して利用可能であることを示すために、状態ビットを更新して終了する。
【００３７】
リフレッシュを一時停止しない場合には、アレイ４５５から満たされた時点で新規のビットがキャッシュ４９５に書き込まれているか否かを判定する。動作６１５におけるエラー訂正の結果として生じたキャッシュ４９５内の新規のビット、またはキャッシュ４９５への新規のデータの直接書き込みは、（図６Ｂを参照してさらに記述するように）リフレッシュフラグレジスタ４８６により識別されてもよい。新規のビットが存在する場合には、動作６２２においてメモリアレイ４５５にキャッシュ４９５をコピーして戻し、キャッシュ４９５内に読み出されたセルのサブセットのリフレッシュを完了する。次に、動作６２５Ａにおいてリフレッシュフラグを消去する。次に、動作６１０において読み出されたセルの最後のサブセットが、アレイ４５５に対する最後のアドレスを含んだか否かを判定する。含まない場合には、方法６００は動作６４０においてアドレスレジスタをインクリメントし、読み出し動作６１０に戻る。メモリセルアドレスレンジの終端に到達すると、方法６００はアドレスレジスタ４８７をリセットして完了する。したがって、後続のスキャンを始動すると、アレイ４５５の新規のサブセットの開始アドレスが、アドレスレジスタ４８７内にロードされてもよい。動作６４５において状態ビットを更新し、アレイにアクセスするためにメモリがＭＣＵ１２５に対して利用可能であることを示す。
【００３８】
図６Ｂはアクティブ状態（すなわち、ＲＷＲ）中に実行されるＥＣＣベースのメモリリフレッシュ中のメモリ読み出しを促進するためにメモリ素子１５０が実行する方法６５０の特定の動作を説明するフローチャートを示す。方法６５０は動作６５１においてＭＣＵ１２５がメモリ素子１５０の状態ビットを確認することで開始される。リフレッシュ状態ビットが、リフレッシュが発生していないことを示す場合には、アレイ４５５の読み出し／プログラミングは動作６５２に進む。しかしながら、リフレッシュが発生している場合には、アクセスされるアドレス範囲と、アドレスレジスタ４８７に記憶されているアドレスとを比較する。アドレス範囲が一致しない場合には、動作６７０においてキャッシュ４９５から直接データを読み出すか、動作６６０においてデータをキャッシュ４９５に直接書き込む。キャッシュ４９５にデータを直接書き込む場合には、動作６６５においてリフレッシュフラグを設定して、アレイにキャッシュ４９５を確実にコピーして戻す。
【００３９】
アドレス範囲が一致しない場合（例えば、少なくとも１つのビットアドレスがリフレッシュされたサブセットの外に存在する場合）には、動作６５２においてデータをアレイ４５５に読み出す／プログラムする。このような読み出し／再プログラミング動作が、キャッシュ４９５に記憶されたページ以外のページ４６５（例えば、ページ４６５＜０＞）にアドレスされる場合には、任意選択的な動作６５５においてリフレッシュ動作は一時停止されてもよく、ＭＣＵ１２５に待ち時間が短いメモリアクセスが提供される。ハードウェアがリフレッシュ中の読み出しおよび／またはリフレッシュ機能中のプログラムに対応する場合には、方法６００は動作６５５においてリフレッシュを一時停止することなく継続してもよく、本質的な待ち時間はゼロとなる。図４Ａおよび図４Ｂに示す例示的な実施形態では、キャッシュされたサブセット（例えば、ページ４６５＜１＞）のリフレッシュの継続中に、キャッシュ内に読み出されたサブセットに含まれるもの以外のパーティション４６０のセル（例えば、ページ４６５＜０＞）からデータを読み出すことができるように、メモリ素子は複製のキャッシュセンス回路４７５およびキャッシュＹ−ｍｕｘ４７０を含む。他の実施形態では、パーティション４６０とキャッシュ４９５との間でも書き込み回路が複製されてもよい。この構造により、キャッシュされたサブセット（例えば、ページ４６５＜１＞）のリフレッシュの継続中に、キャッシュ４９５内に読み出されたサブセットに含まれる以外のパーティション４６０内のセル（例えば、ページ４６５＜０＞）を再プログラミングできる。
【００４０】
図７はＰＣＭアレイ８０５を示す。このような実施形態では、ＰＣＭアレイ８０５は、図４Ａに示すメモリアレイパーティション４６０として機能する。各ＰＣＭセルは、カルコゲニドまたはカルコゲニック材料と呼ばれる、ＴｅまたはＳｅなどの元素周期表のグループ６の元素の合金を含む。カルコゲニドは相変化メモリセルに有利に用いられてもよく、データ保持を提供し、かつ不揮発性メモリから電力が除去された後でさえも安定性を維持できる。例えば、相変化材料としてＧｅ２Ｓｂ２Ｔｅ５を用いると、メモリストレージに有用な異なる電気的特性を有する２つ以上の相が示される。
【００４１】
ＰＣＭアレイ８０５はメモリセルを含み、その各々は、セレクタデバイスおよびメモリ要素を有する。バイポーラセレクタデバイスによりアレイを示したが、代替的な実施形態は、ＣＭＯＳセレクタデバイスまたはダイオードを用いてもよい。当業界で公知の任意の方法またはメカニズムを用いることにより、カルコゲニック材料は、非晶質と結晶状態との間の異なる状態の間で電気的に切り替えられてもよい。これにより、複数レベルの記憶能力に上昇がもたらされる。ＰＣＭアレイ８０５のセルは、それ故、セルモードごとのシングルビット、またはセルモードごとの多重ビットのいずれでも動作可能であってもよい。
【００４２】
メモリ材料の状態または相を変更するために、この実施形態では、メモリセルに適用されてもよいメモリ選択デバイスの閾値電圧よりも大きなプログラミング電位を例証する。電流がメモリ材料を通過して流れて、電気的特性を変化させる熱を生成し、メモリ状態またはメモリ材料の相を変更する。一例として、書き込み動作において相変化材料を９００℃より高く加熱することは、相変化材料を融解温度（ＴＭ）より高くする。次に、急速冷却は、相変化材料を、記憶したデータが「１」の値を有してもよい、リセット状態と呼ばれる非晶質状態にする。
【００４３】
一方、リセットから設定にメモリセルをプログラムするために、比較的長時間、局所温度が結晶化温度（Ｔｘ）よりも上に上げられ、結晶化を完了することができる。それ故、セルを通過することが許される電流の大きさおよびパルス幅を設定することにより、セルをプログラムすることができる。
【００４４】
読み出し工程では、ビット線（ＢＬ）およびワード線（ＷＬ）が選択され、選択したメモリセルに外部電流が提供される。カルコゲニドメモリ素子を読み出すために、異なるデバイス抵抗からもたらされる電流差を検出する。
【００４５】
図８は、行列線の交点に位置し、磁気トンネル接合（ＭＴＪ）デバイスにより選択された、２枚の強磁性板から磁気記憶素子が形成されるＭＲＡＭアレイ９０５を示す。このような実施形態では、ＭＲＡＭアレイ７１５は図４Ａに示すメモリアレイパーティション４６０として機能する。このような実施形態では、一方向の行線を伝わる電流が、ＭＲＡＭセルをバイアスする、ＭＲＡＭセル上で動作可能な磁場を特定の状態にする。磁気トンネル効果に起因して、メモリセルの電気抵抗は、２枚の板における磁場の方向性に基づいて変化する。
【００４６】
データは種々の方法を用いてメモリセルに書き込まれてもよい。最も簡単には、各セルは、セルの上下に互いに直角に配置された一対の書き込み線の間に位置する。電流がそこを通過して流れると、接点において誘起磁場が生成され、書き込み可能な板を得ることができる。トグルモード、スピントルク移動（ＳＴＴ）またはスピン移動スイッチング、スピン整列（「分極した」）などのような、当業界で公知の他の方法を、その領域を直接トルクするために用いてもよい。
【００４７】
メモリセルに記憶されたデータの読み出しは、セルの電気抵抗を測定することにより達成される。関連するトランジスタに電力を供給することにより、特定のセルが選択される。このトランジスタは、供給線からセルを通り設置へと流れる電流を切り替える。磁気トンネル効果に起因して、セルの電気抵抗は２枚の板における磁場の方向性に応じて変化する。結果としてもたらされる電流を測定することにより、選択されたセル内部の抵抗が判定され、これから書き込み可能な板の極性が判定される。
【００４８】
このようにして、状態に依存する、不揮発性メモリのリフレッシュのシステムおよび方法が開示されてきた。本発明の実施形態を構造的特徴または方法論的行為に特有の言葉を用いて記述したが、本発明が添付の請求項内で定義され、記述する特定の特徴または実施形態に必ずしも限定されないことが理解される。
【図１】
0005549956.tif 000002
【図２】
0005549956.tif 000003
【図３】
0005549956.tif 000004
【図４Ａ】
0005549956.tif 000005
【図４Ｂ】
0005549956.tif 000006
【図５】
0005549956.tif 000007
【図６Ａ】
0005549956.tif 000008
【図６Ｂ】
0005549956.tif 000009
【図７】
0005549956.tif 000010
【図８】
0005549956.tif 000011