(57)【特許請求の範囲】
【請求項１】
主信号および補助信号を伝送する伝送回路であって、
信号を伝送する伝送路と、
前記主信号を前記伝送路に送信する送信回路と該伝送路から前記主信号を受信する受信回路のいずれか一方または双方に備えられ、前記伝送路上の信号に自回路からの補助信号を重畳し、該伝送路上の信号から、前記自回路からの補助信号と他回路からの補助信号のいずれか一方または両方を分離する重畳・分離部と、を有し、
前記主信号を送信または受信するバッファは交流結合コンデンサを介して前記伝送路に接続され、前記重畳・分離部に含まれる双方向バッファは抵抗器を介して前記伝送路に接続され、
前記伝送路が第１の配線および第２の配線で信号を伝送する差動伝送路であり、前記第１の配線と前記第２の配線をなす一対の導体が、前記第１の配線および前記第２の配線に接続された差動バッファの入出力インピーダンスに整合した差動特性インピーダンスを有し、
前記伝送路に接続される前記抵抗器は該伝送路に沿って該伝送路の近傍に配置され、
前記重畳・分離部が前記伝送路上の信号から分離した前記補助信号に基づいて前記主信号の伝送の正常性を監視し、該主信号の伝送に異常が生じたとき、前記自回路からの診断用の補助信号を前記重畳・分離部に前記伝送路上の信号に重畳させ、該伝送路上の信号から前記重畳・分離部により分離された、前記自回路からの診断用の補助信号と前記他回路からの診断用の補助信号のいずれか一方または両方を受信し、前記受信した診断用の補助信号に基づいて障害モードを判別する補助信号制御部を更に有する、伝送回路。
【請求項２】
前記重畳・分離部が前記送信回路と前記受信回路の両方に備えられ、前記受信回路の重畳・分離部が前記伝送路上の信号に該受信回路からのフロー制御用の補助信号を重畳し、前記送信回路の重畳・分離部が該伝送路上の信号から前記受信回路からの前記フロー制御用の補助信号を分離する、請求項１に記載の伝送回路。
【請求項３】
前記伝送路が第１の配線および第２の配線で信号を伝送する差動伝送路であり、
前記重畳・分離部は、前記第１の配線と前記第２の配線のそれぞれに補助信号を重畳することができ、該第１の配線と該第２の配線のそれぞれから、前記自回路からの補助信号と前記他回路からの補助信号を分離することができ、
前記補助信号制御部は、前記重畳・分離部に前記第１の配線と前記第２の配線のそれぞれに異なる診断用の補助信号を重畳させ、該重畳・分離部により該第１の配線から分離される前記自回路からの診断用の補助信号および前記他回路からの診断用の補助信号と前記重畳・分離部により該第２の配線から分離される前記自回路からの診断用の補助信号および前記他回路からの診断用の補助信号のうち、どの補助信号を受信したかに基づいて前記障害モードを判別する、請求項１または２に記載の伝送回路。
【請求項４】
主信号および補助信号を伝送路を介して伝送するための信号伝送方法であって、
前記主信号を前記伝送路に送信する送信回路と、該伝送路から前記主信号を受信する受信回路のうちいずれか一方または両方からの補助信号を該伝送路上の信号に重畳し、
前記送信回路と前記受信回路のいずれか一方または両方にて、前記伝送路上の信号から、該送信回路からの補助信号と、該受信回路からの補助信号のいずれか一方または両方を分離し、
前記主信号を送信または受信するバッファは交流結合コンデンサを介して前記伝送路に接続され、双方向バッファは抵抗器を介して前記伝送路に接続され、
前記伝送路が第１の配線および第２の配線で信号を伝送する差動伝送路であり、前記第１の配線と前記第２の配線をなす一対の導体が、前記第１の配線および前記第２の配線に接続された差動バッファの入出力インピーダンスに整合した差動特性インピーダンスを有し、
前記伝送路に接続される前記抵抗器は該伝送路に沿って該伝送路の近傍に配置され、
前記送信回路と前記受信回路のいずれか一方または両方が前記伝送路上の信号から分離した前記補助信号に基づいて前記主信号の伝送の正常性を監視し、
前記送信回路と前記受信回路のいずれか一方または両方は、該主信号の伝送の異常を検出すると、自回路からの診断用の補助信号を前記伝送路上の信号に重畳し、該伝送路上の信号から、前記自回路からの診断用の補助信号と他回路からの診断用の補助信号のいずれか一方または両方を分離し、前記分離した診断用の補助信号に基づいて障害モードを判別する、信号伝送方法。
【請求項５】
前記受信回路が前記伝送路上の信号に該受信回路からのフロー制御用の補助信号を重畳し、前記送信回路が該伝送路上の信号から前記受信回路からの前記フロー制御用の補助信号を分離する、請求項４に記載の信号伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は主信号および補助信号を伝送する信号伝送技術に関わる。
【背景技術】
【０００２】
近年、移動体通信システムの基地局装置内において、同相雑音に対して高い耐性を持つ高速差動シリアル伝送方式（例えば特許文献１参照）が使用されている。数百Ｍｂｐｓ〜十数Ｇｂｐｓの高速差動シリアル伝送方式として、ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）やＬＶＰＥＣＬ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｐａｉｒｅｄ  Ｅｍｉｔｔｅｒ  Ｃｏｕｐｌｅｄ  Ｌｏｇｉｃ）などがある。
【０００３】
シリアル伝送方式によって得られる利益として、複数のビットで構成されるデータを１ビットずつ逐次伝送することにより、複数ビットを一度に伝送するパラレル伝送方式に比して、伝送路の数を少なくできるという点が挙げられる。このような技術の例として特許文献２に記載されたものがある。
【０００４】
図１０は、特許文献２に記載されたシリアル伝送システムの構成を示すブロック図である。図１１は、特許文献２に記載されたシリアル伝送システムの動作を示すタイムチャートである。図１０に示されたメインＣＰＵ８１１とサブＣＰＵ８１５が、図１１に示されたようにリクエスト信号（ＲＥＱ）とレディ信号（ＲＥＡＤＹ）信号を連動させてデータ転送を制御する。
【０００５】
また、シリアル伝送システムにおいて伝送路上の障害の検出に関する技術として特許文献３に記載されたものがある。図１２は、特許文献３に記載された伝送システムの構成を示すブロック図である。
【０００６】
特許文献３に記載された技術では、コンピュータ９１、９２は、送信した信号と受信した信号を比較することにより、自身の信号が正常に送信されたか否か確認する。例えば、コンピュータ９１はコンピュータ９２に送信した信号を自身でも受信する。コンピュータ９２がコンピュータ９１と同時に信号を送信していれば、コンピュータ９１は自身の送信した信号とは異なる信号を受信することになる。コンピュータ９１は、送信した信号と受信した信号とが不一致であれば障害有りと判断し、送信過程を繰り返す。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−１８０１１１号公報
【特許文献２】特開平５−２３３５３７号公報
【特許文献３】特開平８−３１８６１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかるに、シリアル伝送方式においても、フロー制御等の目的で補助信号を用いる場合に、主信号用の伝送路とは別に、補助信号用の伝送路を設ける必要があり、伝送路の数が少ないというシリアル伝送の利点を損なうという問題があった。
【０００９】
また、上述したような高速差動シリアル伝送においては、伝送路の要件として、一対の導体を送受信差動バッファの入出力インピーダンスに整合した差動特性インピーダンスを有するように配置してなることが要求とされる。
【００１０】
しかしながら、特許文献３に記載された障害検出手法では、送信回路から送信された信号そのものが送信回路に入力される。それ故、送信信号を送信回路に戻すために伝送路の分岐が必要とされる。
【００１１】
しかし、そのような分岐配線を行うことは、伝送路の電気特性に好ましくない影響を与える。このため高速差動シリアル伝送において要求される伝送路の要件を満たせなくなるという問題があった。
【００１２】
本発明の目的は、主信号および補助信号を少ない配線数の伝送路で伝送する信号伝送技術を提供することである。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の伝送回路は、主信号および補助信号を伝送する伝送回路であって、
信号を伝送する伝送路と、
前記主信号を前記伝送路に送信する送信回路と該伝送路から前記主信号を受信する受信回路のいずれか一方または双方に備えられ、前記伝送路上の信号に自回路からの補助信号を重畳し、該伝送路上の信号から、前記自回路からの補助信号と他回路からの補助信号のいずれか一方または両方を分離する重畳・分離部と、
を有し、
前記主信号を送信または受信するバッファは交流結合コンデンサを介して前記伝送路に接続され、前記重畳・分離部に含まれる双方向バッファは抵抗器を介して前記伝送路に接続され、
前記伝送路が第１の配線および第２の配線で信号を伝送する差動伝送路であり、前記第１の配線と前記第２の配線をなす一対の導体が、前記第１の配線および前記第２の配線に接続された差動バッファの入出力インピーダンスに整合した差動特性インピーダンスを有し、
前記伝送路に接続される前記抵抗器は該伝送路に沿って該伝送路の近傍に配置されている。
【００１４】
本発明の信号伝送方法は、主信号および補助信号を伝送路を介して伝送するための信号伝送方法であって、
前記主信号を前記伝送路に送信する送信回路と、該伝送路から前記主信号を受信する受信回路のうちいずれか一方または両方からの補助信号を該伝送路上の信号に重畳し、
前記送信回路と前記受信回路のいずれか一方または両方にて、前記伝送路上の信号から、該送信回路からの補助信号と、該受信回路からの補助信号のいずれか一方または両方を分離し、
前記主信号を送信または受信するバッファは交流結合コンデンサを介して前記伝送路に接続され、双方向バッファは抵抗器を介して前記伝送路に接続され、
前記伝送路が第１の配線および第２の配線で信号を伝送する差動伝送路であり、前記第１の配線と前記第２の配線をなす一対の導体が、前記第１の配線および前記第２の配線に接続された差動バッファの入出力インピーダンスに整合した差動特性インピーダンスを有し、
前記伝送路に接続される前記抵抗器は該伝送路に沿って該伝送路の近傍に配置されているものである。
【発明の効果】
【００１５】
本発明によれば、重畳・分離部が、主信号と補助信号とを重畳し、分離するので、主信号の伝送と補助信号の伝送に別々の伝送路を用いることなく通信を行うことができる。
【図面の簡単な説明】
【００１６】
【図１】本実施形態における伝送回路を示すブロック図である。
【図２】本実施形態における伝送回路の詳細な構成を示す回路構成図である。
【図３】本実施形態の正常運用状態において受信回路が送信する補助信号を示したタイムチャートである。
【図４】本実施形態の障害検出状態において送信回路と受信回路とが送信する補助信号を示したタイムチャートである。
【図５】本実施形態により検出することが可能な障害発生モードを説明するためのタイムチャートである。
【図６】本実施形態において各モードの障害が発生したときに送信される補助信号を説明するための図である。
【図７】本実施形態における部品配置を説明するための図である。
【図８】本実施形態における送信回路の各状態を示す表である。
【図９】本実施形態における受信回路の各状態を示す表である。
【図１０】特許文献２に記載されたシリアル伝送システムの構成を示すブロック図である。
【図１１】特許文献２に記載されたシリアル伝送システムの動作を示すタイムチャートである。
【図１２】特許文献３に記載された伝送システムの構成を示すブロック図である。
【発明を実施するための形態】
【００１７】
本発明を実施するための形態について図面を参照して詳細に説明する。
【００１８】
図１は、本実施形態の伝送回路の概略構成を示すブロック図である。図１を参照すると、伝送回路は送信回路１、伝送路２、および受信回路３を有し、送信回路１と受信回路３が伝送路２を介して接続された構成である。送信回路１と受信回路３は、それぞれに重畳・分離部１ａ、３ａを有している。
【００１９】
重畳・分離部１ａ、３ａは重畳機能と分離機能を備えている。重畳・分離部１ａ、３ａは、重畳機能として、伝送路２上に自回路からの補助信号を重畳する。また、重畳・分離部１ａ、３ａは、分離機能として、伝送路２上から、自回路からの補助信号と他回路からの補助信号のいずれか一方または両方を分離する。なお、ここでは送信回路１にとっては送信回路１が自回路であり、受信回路３が他回路である。また受信回路３にとっては受信回路３が自回路であり、送信回路１が他回路である。
【００２０】
以上の構成により、本実施形態によれば、重畳・分離部１ａ、３ａが、主信号に補助信号を重畳し、また主信号と補助信号を分離するので、主信号と補助信号のそれぞれの伝送に別々の伝送路を用いることなく主信号と補助信号を伝送できる。また、本実施形態では、単なる信号の分岐ではなく、主信号と補助信号を分離する構成なので、伝送路の電気特性を好ましい特性に保つことができる。
【００２１】
なお、送信回路１の重畳・分離部１ａと受信回路３の重畳・分離部３ａの両方が重畳機能と分離機能の両方を備える構成を例示したが、本発明はこれに限定されるものではない。他の例として、いずれか一方のみが重畳機能を備え、他方のみが分離機能を備えるものとしてもよい。また、送信回路１と受信回路３のいずれか一方のみが重畳機能および分離機能を備える重畳・分離部を備え、他方が重畳・分離部を備えないものとしてもよい。また、送信回路１と受信回路３の両方が重畳機能を備え、いずれか一方のみが分離機能を備えるものとしてもよい。また、送信回路１と受信回路３のいずれか一方のみが重畳機能を備え、両方が分離機能を備えるものとしてもよい。
【００２２】
以下、本実施形態の伝送回路の詳細な構成および動作について説明する。
【００２３】
近年、電子部品の小型化、プリント配線板の多層化、配線幅の縮小などにより、一枚のプリント基板上に配線される信号線数が増加しており、目視での配線の正常性の確認が困難になっている。
【００２４】
特に、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージのＬＳＩや埋め込みビア技術の出現により、プリント配線板の内層のみを通る配線が可能になった。その結果、表層に現れない配線が存在するため、配線確認にはＸ線検査などの手間のかかる手法が用いられている。このため、製造時の部品搭載済み基板の良否判定や、運用中に発生した通信障害の原因となった不良箇所や障害モードを自動的に判別できる伝送方式の開発が望まれている。
【００２５】
このようなことから、伝送システムにおける障害検出方法では、障害の発生を検出するだけでなく、伝送路のどこで、どのような障害モードの障害が発生しているかを検出できることが望まれている。
【００２６】
以下に詳細を示す伝送回路では、伝送路の障害を検出し、障害モードの判別を自動的に行うことができる。また、また、信号伝送方式を実施するにあたり、高速差動シリアル伝送方式に適した電気的特性を有するような伝送回路及び回路素子の配置方法が採用されている。
【００２７】
（構成の説明）
図２は、本実施形態による伝送回路の詳細な構成を示す回路構成図である。本実施形態の伝送回路は送信回路４と伝送路５と受信回路６とを有している。送信回路４は図１における送信回路１に相当し、伝送路５は図１における伝送路２に相当し、受信回路６は図１における受信回路３に相当する。
【００２８】
送信回路４は、主信号処理部４ａ、８ｂ１０ｂ符号化部４ｂ、補助信号制御部４ｃ、および重畳・分離部４ｄを有している。さらに重畳・分離部４ｄは、差動バッファ４ｅ、双方向バッファ４ｆ、交流結合コンデンサ４ｇ、コンデンサ４ｈ、抵抗器４ｉ、４ｊを有している。
【００２９】
抵抗器４ｊは双方向バッファの出力が高インピーダンス状態である場合に電圧レベルを安定化するものであり、抵抗器４ｉの１０〜１００倍程度の高抵抗値とする。
【００３０】
主信号処理部４ａは、たとえばＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、マイクロプロセッサ等で構成される任意の信号処理を行う全体システム（不図示）の一部である。主信号処理部４ａは、ＰＯＵＴ端子より送信主信号をパラレルデータとして出力する。
【００３１】
８ｂ１０ｂ符号化部４ｂは主信号処理部４ａから入力したパラレルデータに８ｂ１０ｂ符号化を行い、シングルエンドのシリアルデータとして送出する。
【００３２】
差動バッファ４ｅは入力されたシリアルデータを差動信号に変換し、交流結合コンデンサ４ｇを介して伝送路５に出力する。なお、差動バッファ４ｅは伝送路５の特性インピーダンスに整合した出力インピーダンスを持つ。
【００３３】
交流結合コンデンサ４ｇの伝送路５側の端子は抵抗器４ｉを介して双方向バッファ４ｆに接続される。ここで、抵抗器４ｉの抵抗値は、伝送路５のインピーダンスに対して１００倍前後の値とする。
【００３４】
また、双方向バッファ４ｆの伝送路５側の入力端子と接地間に設置されたコンデンサ４ｈにより、双方向バッファ４ｆには高周波信号が遮断された信号が入力される。双方向バッファ４ｆは補助信号制御部４ｃに接続される。双方向バッファ４ｆは補助信号制御部４ｃからのアウトプットイネーブル信号ＯＥがアサートされているとき補助信号制御部４ｃから入力された極性の電圧を出力し、アウトプットイネーブル信号ＯＥがネゲートされているときはその出力を高インピーダンス状態にすることができる。
【００３５】
伝送路５はＰ線路５ａとＮ線路５ｂとからなる一対の差動伝送路であり、高速差動シリアル信号の伝送を可能とするためにインピーダンス整合や等長配線に配慮した配線とする。ただし、伝送路５の途中にコネクタなどが含まれていても良い。
【００３６】
受信回路６は主信号処理部６ａ、８ｂ１０ｂ復号部６ｂ、補助信号制御部６ｃ、および重畳・分離部６ｄを有している。さらに重畳・分離部６ｄは、差動バッファ６ｅ、双方向バッファ６ｆ、交流結合コンデンサ６ｇ、終端抵抗器６ｈ、コンデンサ６ｉ、および抵抗器６ｊ、６ｋを有する。
【００３７】
抵抗器６ｊの抵抗値は、伝送路５のインピーダンスに対して１００倍前後の値とする。抵抗器６ｋは双方向バッファの出力が高インピーダンス状態である場合に電圧レベルを安定化するものであり、抵抗器６ｊの１０〜１００倍程度の高抵抗値とする。
【００３８】
差動バッファ６ｅは交流結合コンデンサ６ｇを介して伝送路５に接続され、受信した高速差動シリアル信号をシングルエンド信号に変換して出力する。また、差動バッファ６ｅの入力と並列に終端抵抗器６ｈが接続され、インピーダンス整合が行われる。
【００３９】
８ｂ１０ｂ復号部６ｂは差動バッファ６ｅから受け取ったシリアル信号を８ｂ１０ｂ復号し、復号した主信号を主信号処理部６ａに対してパラレルデータとして出力する。８ｂ１０ｂ復号部６ｂは受信した信号を正常に復号することができなかった場合には補助信号制御部６ｃに対してＥＲＲ信号を出力するものとする。信号を正常に復号することができない場合というのは、例えば、８ｂ１０ｂ規則違反、ランニングディスパリティ違反などの場合である。
【００４０】
主信号処理部６ａは、やはりＦＰＧＡ、ＤＳＰ、マイクロプロセッサ等で構成され、受信したパラレルデータに対して任意の信号処理を行い、所望の動作結果を得る全体システムの一部である。主信号処理部６ａは、受信処理を中断する必要が生じると、ＷＡＩＴＲＥＱ信号を出力する。
【００４１】
交流結合コンデンサ６ｇの伝送路５側の端子は抵抗器６ｊを介して双方向バッファ６ｆに接続される。また、双方向バッファ６ｆの伝送路５側の入力端子と接地間に設置されたコンデンサ６ｉにより、双方向バッファ６ｆには高周波信号が遮断された信号が入力される。
【００４２】
双方向バッファ６ｆは補助信号制御部６ｃに接続される。補助信号制御部６ｃには双方向バッファ６ｆの出力端子や８ｂ１０ｂ復号部６ｂからのＥＲＲ信号、ＷＡＩＴＲＥＱ信号が入力され、主信号処理部６ａや双方向バッファ６ｆの入力端子に対して制御信号や障害信号を出力する。
【００４３】
双方向バッファ６ｆは補助信号制御部６ｃからのアウトプットイネーブル信号ＯＥがアサートされているとき補助信号制御部６ｃから入力された極性の電圧を出力し、アウトプットイネーブル信号ＯＥがネゲートされているときはその出力を高インピーダンス状態にすることができる。
【００４４】
（動作の説明）
以下に本実施形態における伝送回路の動作を説明する。
【００４５】
（１）主信号と補助信号との重畳
本実施形態では主信号と補助信号とを重畳するために、主信号と補助信号とは互いに異なる周波数帯域を利用する。例えば、近年の技術的動向として、主信号の高速差動シリアル信号にはそのスペクトルにほとんど直流成分を含まない８ｂ１０ｂ符号化方式が用いられ、そのビットレートは数十Ｍｂｐｓ〜十数Ｇｂｐｓである。一方、補助信号はフロー制御や障害の診断に使用されるのであるから、直流〜数百ｋｂｐｓのビットレートのデータが伝送できれば十分である。したがって、主信号と補助信号とはフィルタ回路によって分離および多重が可能である。
【００４６】
本実施形態では、差動バッファ４ｅ、６ｅの入出力に設置された交流結合コンデンサ４ｇ、６ｇと終端抵抗器６ｈとにより形成される高域通過フィルタにより差動バッファ４ｅ、６ｄと伝送路５との直流及び低周波での分離を図っている。また、双方向バッファ４ｆ、６ｆの入力に設けられたコンデンサ４ｈ、６ｉと抵抗器４ｉ、６ｊとは低域通過フィルタをなし、双方向バッファ４ｆ、６ｆの入力において主信号を減衰させている。また、双方向バッファ４ｆ、６ｆの出力に設けられた抵抗器４ｉ、６ｊと交流結合コンデンサ４ｇ、６ｇとは低域通過フィルタをなし、双方向バッファ４ｆ、６ｆから伝送路５に高周波成分が出力されることを防いでいる。なお、抵抗器４ｉ、６ｊと終端抵抗器６ｈとは交流結合コンデンサ６ｇのインピーダンスがゼロとみなせる周波数において分圧回路を形成する。このため差動バッファ６ｅの入力において補助信号は完全には減衰せず、減衰比は前記の分圧回路の分圧比によって制限される。しかし、前記減衰比は１／１００程度となるため、実用上の問題とはならない。
【００４７】
（２）伝送路に障害が発生していない状態における主信号の伝送
以下に伝送路５に障害が発生していない時の主信号の伝送を説明する。この状態を、以下、通常運用状態と呼称することにする。本実施形態では、補助信号を受信回路から送信回路に送ることによりフロー制御を実現する伝送回路の一例を示す。
【００４８】
送信側の主信号処理部４ａは、ＷＡＩＴ  ＲＥＱ信号がネゲートされているときは、８ｂ１０ｂ符号化部４ｂに接続されるＩＤＬＥ信号をネゲートし、出力ＰＯＵＴにパラレル形式で主信号を出力する。主信号処理部４ａは、補助信号制御部４ｃが出力するＷＡＩＴ  ＲＥＱ信号がアサートされているときは主信号の送信を停止し、ＩＤＬＥ信号をアサートする。
【００４９】
８ｂ１０ｂ符号化部４ｂはＩＤＬＥ信号がアサートされているときは、ＩＤＬＥ状態を示す特定のＫコードを出力し、ＩＤＬＥ信号がネゲートされているときは主信号処理部４ａから入力されたパラレルデータを８ｂ１０ｂ符号化して出力するものとする。ＩＤＬＥ信号を表すために使用するＫコードは任意であるが、ここでは一例としてＫ２８．５ＲＤ＋／ＲＤ−の交番パターン（図示せず）とする。なお、本実施形態の伝送回路は、ＩＤＬＥ状態でない場合において、通信の便宜を図るために、通常のＤコードの送信中に、Ｋ２８．５ＲＤ＋／ＲＤ−以外のＫコードを適宜挿入するような仕様であっても良い。
【００５０】
差動バッファ４ｅは８ｂ１０ｂ符号化部４ｂから受け取ったシングルエンドのシリアル系列を差動信号として交流結合コンデンサ４ｇを介して伝送路５に出力する。なお、その出力インピーダンスは信号伝送路の特性インピーダンスと整合しているものとする。
【００５１】
受信回路６の主信号処理部６ａは、主信号の受信が可能である時はＷＡＩＴＲＥＱ信号をネゲートし、主信号の受信が不可能である時はＷＡＩＴＲＥＱ信号をアサートする。
【００５２】
８ｂ１０ｂ復号部６ｂは、８ｂ１０ｂコードエラーやＲＤ（ランニングディスパリティ）エラー等を検出する機能を有するので、伝送路５に障害が発生しているか否かを判別できる。８ｂ１０ｂ復号部６ｂは、伝送路の状態が正常であると判断した場合はＥＲＲ信号をネゲートし、伝送路に障害が発生したと判断した場合はＥＲＲ信号をアサートする。
【００５３】
補助信号制御部６ｃはＷＡＩＴＲＥＱ信号とＥＲＲ信号とがネゲートされている時、双方向バッファ６ｆに、受信可能であることを示す一意のパターンを出力する。一方ＷＡＩＴＲＥＱ信号がアサートされＥＲＲ信号とがネゲートされている時は、補助信号制御部６ｃは双方向バッファ６ｆに、受信不可能であることを示す一意のパターンを出力する。これら２つのパターンは任意である。ここでは、受信可能なことを示すパターンは図３（Ａ）に示した０と１とがＰ線路５ａとＮ線路５ｂとにおいて同相で変化する交番パターンとする。受信不可能なことを示すパターンは図３（Ｂ）に示した０と１とがＰ線路５ａとＮ線路５ｂとにおいて逆相で変化する交番パターンとする。
【００５４】
主信号処理部６ａの受信バッファは、ＷＡＩＴＲＥＱ信号をアサートしてから、送信回路４からＫ２８．５ＲＤ＋／ＲＤ−コードを受信するまでの時間だけデータの受信を継続できる大きさが要求される。上記２つのパターンの弁別は、順次ロジックを用いることなく組み合わせロジック（ＥＸＯＲ演算）により即時的に行うことができるから、上記受信バッファは補助信号の重畳に関わる低域通過特性による立ち上がり時間（図示せず）にマージンを加えた時間に相当する大きさとすれば良い。なお通常運用状態において受信回路側の補助信号制御部６ｃのＯＥ＿Ｐ、ＯＥ＿Ｎ端子は常にアサート状態である。
【００５５】
送信回路４側に設置された双方向バッファ４ｆは、受信回路６側に設置された双方向バッファ６ｆにより送出されたパターンをＰ線路５ａ、Ｎ線路５ｂそれぞれにつき受信し、これを送信回路４の補助信号制御部４ｃのＩＮ＿Ｐ、ＩＮ＿Ｎ端子に対し出力する。
【００５６】
補助信号制御部４ｃは、双方向バッファ４ｆから入力されたＰ線路５ａ、Ｎ線路５ｂ上のパターンの極性が図３（Ａ）のように同相に変化する交番パターンであればＷＡＩＴ＿ＲＥＱ信号をネゲートし、ＥＲＲ信号としてはオールゼロを出力する。同パターンの極性が図３（Ｂ）のように正負逆相に変化する交番パターンであれば、補助信号制御部４ｃはＷＡＩＴ＿ＲＥＱ信号をアサートし、ＥＲＲ信号としてはオールゼロを出力する。
【００５７】
また、補助信号制御部４ｃがシリアルのパターンとしてそれら以外を検出した場合には、以下に述べる障害検出状態に移行する。なお、通常運用状態において送信回路４側の補助信号制御部４ｃのＯＥ＿Ｐ、ＯＥ＿Ｎ端子は常にネゲート状態である。
【００５８】
（３）伝送路に障害が発生している時の動作
次に、伝送路５に障害が発生した時の動作を以下に述べる。
【００５９】
受信回路６での障害の検出は、まず８ｂ１０ｂ復号部６ｂにより行われる。前述のように本実施形態においては伝送路５には送信回路４より常に何らかの８ｂ１０ｂ化されたシリアル系列が送信されている。８ｂ１０ｂ復号部６ｂは、８ｂ１０ｂコードエラーやＲＤエラー等を検出する機能を有するので、伝送路５に障害が発生しているか否かを判別できる。障害を検出したとき、８ｂ１０ｂ復号部６ｂはＥＲＲ信号をアサートする。
【００６０】
受信回路６側の補助信号制御部６ｃはＥＲＲ信号により８ｂ１０ｂ復号部６ｂからの障害の発生を通知されたとき、双方向バッファ６ｆを介して、Ｐ線路５ａとＮ線路５ｂとに対して、障害を検出したことを示す一意のパターンを送出する。このパターンは任意であるが、ここではＰ線路５ａ、Ｎ線路５ｂにそれぞれ図４（Ａ）に示すように高インピーダンス状態と特定のビットパターン（ここではＰ線路はＫ２８．５ＲＤ＋、Ｎ線路はＲＤ−）が交番する４０ビットの繰り返しパターンを送出するものとする。なお、補助信号制御部６ｃがＯＥ＿Ｐ、ＯＥ＿Ｎ信号をネゲートすることにより高インピーダンス状態を送出することができる。
【００６１】
送信回路４での障害の検出はＰ線路５ａ及びＮ線路５ｂに重畳された補助信号（特定のシリアルなパターン）を監視することにより行われる。
【００６２】
送信回路４側の補助信号制御部４ｃは、双方向バッファ４ｆから入力されたＰ線路５ａ、Ｎ線路５ｂ上のパターンを監視し、そのパターンが、図３に図示した極性が同相又は逆相で変化する交番パターンであれば通常運用状態であると判断する。また、一定時間以上それ以外のパターンを受信した場合、補助信号制御部４ｃは、何らかの障害が発生したものと判断して障害検出状態に移行する。
【００６３】
障害検出状態において、補助信号制御部４ｃは、双方向バッファ４ｆから入力される信号を監視し、図４（Ａ）のパターンを検出できたときは、次回より双方向バッファ４ｆに対して図４（Ａ）のパターンに同期して図４（Ｂ）に示すＫ２８．１ＲＤ＋またはＲＤ−と高インピーダンス状態が交番する計４０ビットの繰り返しパターンを送出する。一定時間、図４（Ａ）のパターンを検出できなかったときは、補助信号制御部４ｃは双方向バッファ４ｆに対して任意のタイミングで図４（Ｂ）のパターンを送出する。
【００６４】
双方向バッファ４ｆ、６ｆが伝送路５に対して高インピーダンス状態を出力しているときで、伝送路５のＰ線路５ａまたはＮ線路５ｂに異常がなければ、重ねの理により、図６（Ａ）（Ｂ）に示すように、他方の双方向バッファが出力中のパターンが伝送路上に重畳されて現れる。自方、他方のどちらも高インピーダンス状態を出力している場合は、伝送路５は高抵抗値の抵抗器４ｊや６ｋにより接地に対して弱プルダウン状態にあるから、そのレベルはＬｏｗとなる。したがって、補助信号制御部４ｃ、６ｃは図６（Ａ）や（Ｂ）を受信したときは、そのパターンが受信できた伝送路５のＰ線路５ａとＮ線路５ｂに障害が発生していないと判断する。
【００６５】
伝送路５に障害が発生したときは、障害発生モードに応じて、双方向バッファ４ｆ、６ｆの伝送路側の入力に正常時とは異なるパターンが現れる。補助信号制御部４ｃ、６ｃはそれらのパターンを判別することで、障害モードを知ることができる。
【００６６】
まず、図５（Ａ）に例示するようにＰ線路かＮ線路もしくはその両方の線路が地絡故障した場合を考察する。地絡とは接地電位への短絡である。この場合、双方向バッファ４ｆ、６ｆの伝送路側の入力はＬｏｗ固定となる（図示せず）。地絡故障していることは、補助信号制御部４ｃ、６ｃがこの状態が一定時間以上持続していると判定することで検出できる。
【００６７】
同様に図５（Ｂ）のようにＰ線路かＮ線路もしくはその両方の線路が天絡故障した場合、双方向バッファ４ｆ、６ｆの伝送路側の入力が一定時間以上Ｈｉｇｈレベル固定となっていることを補助信号制御部４ｃ、６ｃが判断することで天絡故障を検出できる。天絡とは電源電位への短絡である。
【００６８】
また、図５（Ｃ）に示すような断線故障が発生した場合は、送信回路４側と受信回路６側とで、双方向バッファが受信するパターンが異なる。送信回路４側においては、送信回路４側の双方向バッファ４ｆが出力したパターンは双方向バッファ４ｆ自身に戻ってくるが、断線のため受信回路６側からのパターンが消失する。そのため、双方向バッファ４ｆのＰ線路５ａ側およびＮ線路５ｂ側の入力にはそれぞれ図６（Ｃ）、（Ｄ）のパターンが出現する。
【００６９】
同様に、受信回路６側では送信回路４側からのパターンが消失するため、双方向バッファ６ｆのＰ線路５ａ側およびＮ線路５ｂ側の入力にはそれぞれ図６（Ｅ）、（Ｆ）のパターンが出現する。以上のパターンを補助信号制御部４ｃ、６ｃが検出することで補助信号制御部４ｃ、６ｃは断線故障を判別できる。
【００７０】
また、図５（Ｄ）に示すようにＰ線路５ａとＮ線路５ｂが伝送路５上で短絡した場合、双方向バッファ４ｆ、６ｆが出力するパターンが伝送路５上で合成されるため、双方向バッファ４ｆ、６ｆの伝送路５側の入力には図６（Ｇ）のパターンが出現する。また、図５（Ｅ）に示すように送信回路４と受信回路６は断線状態にあり、なおかつ送信回路４側や受信回路６側でＰ線路５ａとＮ線路５ｂが短絡している場合、図６（Ｈ）や図６（Ｉ）のパターンが出現する。これらのパターンを補助信号制御部４ｃ、６ｃが検出することにより、補助信号制御部４ｃ、６ｃは障害モードを判別することができる。
【００７１】
詳細な説明を省略するが、同様の原理で「送信回路４は断線故障、受信回路６は断線先で地絡または天絡故障」という障害モード、あるいは「送信回路４は地絡または天絡故障、受信回路６は断線故障」という障害モードなど、複数の組み合わせからなる障害モードもＰ線路５ａおよびＮ線路５ｂで個別に検出することが可能である。
【００７２】
以上の動作により、補助信号制御部４ｃ、６ｃは障害モードを診断し、その障害モードの種別をＥＲＲ信号として出力する。
【００７３】
本実施形態における送信回路４と受信回路６との状態をそれぞれ図８の表１と図９の表２にまとめて示す。障害検出状態では、送信回路４あるいは受信回路６の状態が障害モードを表す。
【００７４】
（４）本実施形態における電気部品の配置
上述した本実施形態の伝送回路の各部品の実装方法の一例について以下に詳細に述べる。
【００７５】
図７は、本実施形態における回路素子の具体的配置例を示す図である。図２で示した回路素子に相当する部品には同一符号を付して説明を省略する。また、図２に示した要素のうち、双方向バッファなど、その物理的な配置や配線の条件が本実施形態における伝送回路の動作（特に差動伝送路の電気的特性）に大きな影響を与えないものは図示を省略する。
【００７６】
図７において、７は図２における送信回路４の主信号処理部４ａ、８ｂ１０ｂ符号化部４ｂ、差動バッファ４ｅ等を内蔵するＢＧＡパッケージのＬＳＩである。また、９は図２における受信回路６の主信号処理部６ａ、８ｂ１０ｂ復号部６ｂ、差動バッファ６ｅ、終端抵抗６ｈ等を内蔵するＢＧＡパッケージのＬＳＩである。
【００７７】
伝送路５は銅などの一対の導体を差動バッファの入出力インピーダンスに整合した差動特性インピーダンスを有するように配置してなる差動伝送路であるが、一部または全部をケーブルなどで構成したり、中間にコネクタなどの勘合部が設けられたりしても良い。
【００７８】
交流結合コンデンサ４ｇ、６ｇは伝送路５のインピーダンスを乱すことのないように伝送路５の方向に沿って等間隔に配置する。抵抗器４ｉ、６ｊの伝送路５側の端子と伝送路５とは、スタブの形成を防ぐために、可能な限り伝送路５に近接するように配置する。
【００７９】
なお、抵抗器やコンデンサには優れた高周波特性が要求されるためチップ部品とする。抵抗器４ｉ、６ｊの伝送路５と反対側の端子およびその先の配線はこれら抵抗器の高い抵抗値により伝送路５とは電気的に分離されるため、比較的自由な配線（不図示）が可能である。
【００８０】
交流結合コンデンサ４ｇ、６ｇからＢＧＡパッケージのＬＳＩ７、１０のはんだボール７’、１０’への配線は伝送路５と同様であるが、なるべく短距離で配線を行うものとする。また、はんだボール７’、１０’は互いに近距離にあるはんだボールを対にして使用する。
【００８１】
本実施形態では、終端抵抗６ｈは受信回路６側のＢＧＡパッケージのＬＳＩ１０に内蔵されているものとするが、外付であっても良い。
【００８２】
また、本実施形態の伝送回路の構成に直接関係しない部品８やプリント配線パターン９が混在する場合は、伝送路５への影響を避けるために、仮想線８’、９’で示したように、十分な間隔を取って配置することが好ましい。
【００８３】
（変形例）
以上説明した本実施形態では主信号のスペクトルを整形するために、８ｂ１０ｂ符号化を適用し、直流及び低周波成分を除去しているが、同様の効果が得られれば他の符号化方式を用いても良い。
【００８４】
また、本実施形態では主信号の差動バッファと伝送路の直流的な切り離しは、交流結合コンデンサ４ｇ、６ｇによっているが、これらに代えてトランスが切り離しを行っても良い。
【００８５】
また、本実施形態では、終端抵抗器６ｈとして直列接続された２つの抵抗器を用い、それらの接続点を接地しているが、そのような接地を廃し、終端抵抗器６ｈとして１個の抵抗器を用いることにしても良い。
【００８６】
また、コンデンサ４ｈ、６ｉは前記の如く主信号成分が双方向バッファに入力されることを防止するために設けられているが、高速差動シリアル信号の振幅は数百ｍＶ程度と小振幅であることが多く、その振幅が補助信号の振幅に比して無視できるならばコンデンサ４ｈ、６ｉは廃しても良い。
【００８７】
また、本実施形態では伝送路５は一対の導体によりなる差動伝送路であるが、伝送路５を構成する媒体の種類や数は異なっても良い。例えば、伝送路５に複数の導体を使用するパラレル伝送方式や、波長分割多重を行う光ファイバ伝送方式に適用しても良い。
【００８８】
また、本実施形態では、主信号の周波数帯域と補助信号の周波数帯域に差異を持たせ、主信号と補助信号との重畳および分離に低域通過フィルタ及び高域通過フィルタを利用している。しかしながら、他の方法により重畳および分離を行っても良い。例えば、差動伝送方式には元来同相雑音に強いという性質があるため、主信号を差動伝送方式で伝送し、補助信号を差動信号に同相成分として重畳して伝送させても良い。また差動成分と同相成分の重畳を行うに当たり、例えばトランスを使用しても良い。
【００８９】
また、本実施形態では、通常運用状態で補助信号を主信号のフロー制御の目的に使用しているが、補助信号を他の用途に用いてもよい。例えば、その他の制御信号や主信号とは関係の無い信号を伝送するのに補助信号を用いても良い。
【００９０】
また、本実施形態では主信号の伝送方向を一方向に限定しているが、本発明を双方向伝送方式に適用しても良い。
【００９１】
また、本実施形態では一つの送信回路４と一つの受信回路６とを伝送路５で結ぶ構成を例示したが、他の構成として、送信回路と受信回路を兼ねる複数の回路が１つの伝送路５を共有するような構成としても良い。また、その場合、線路が２つ以上ある伝送路５ならば、補助信号の伝送方式をフィリップス社が提唱したＩ２Ｃ（Ｉｎｔｅｒ  ＩＣ）バス方式に類似のマルチマスタ通信方式としても良い。この場合、伝送路をプルアップする抵抗器の抵抗値は、ＳＣＬ信号やＳＤＡ信号を駆動するバッファと伝送路との間に設置される抵抗器の抵抗値の１０〜１００倍程度とし、ＳＣＬ信号やＳＤＡ信号をＬｏｗに駆動するときのみ、Ｉ２Ｃバス制御部が前記バッファのＯＥ信号をアサートする構成とすれば、Ｉ２Ｃ方式におけるオープンドレイン接続と同様の効果が得られる。
【符号の説明】
【００９２】
１    送信回路
１ａ、３ａ    重畳・分離部
２    伝送路
３    受信回路
４    送信回路
４ａ    主信号処理部
４ｂ    ８ｂ１０ｂ符号化部
４ｃ    補助信号制御部
４ｄ    重畳・分離部
４ｅ    差動バッファ
４ｆ    双方向バッファ
４ｇ    交流結合コンデンサ
４ｈ    コンデンサ
４ｉ、４ｊ    抵抗器
５    伝送路
５ａ    Ｐ線路
５ｂ    Ｎ線路
６    受信回路
６ａ    主信号処理部
６ｂ    ８ｂ１０ｂ復号部
６ｃ    補助信号制御部
６ｄ    重畳・分離部
６ｅ    差動バッファ
６ｆ    双方向バッファ
６ｇ    交流結合コンデンサ
６ｈ    終端抵抗器
６ｉ    コンデンサ
６ｊ、６ｋ    抵抗器
７、１０    ＬＳＩ
７’、１０’    はんだボール
８    部品
８’、９’    仮想線
９    プリント配線パターン
【図１】
0005585091.tif 000002
【図２】
0005585091.tif 000003
【図３】
0005585091.tif 000004
【図４】
0005585091.tif 000005
【図５】
0005585091.tif 000006
【図６】
0005585091.tif 000007
【図７】
0005585091.tif 000008
【図８】
0005585091.tif 000009
【図９】
0005585091.tif 000010
【図１０】
0005585091.tif 000011
【図１１】
0005585091.tif 000012
【図１２】
0005585091.tif 000013