(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された、レーザトリミングがなされる薄膜抵抗体であって、
前記レーザトリミングの対象である厚さ３〜５０ｎｍの膜厚で形成された第１の抵抗体と、
前記第１の抵抗体の上層に１０〜３０ｎｍの厚さで形成されたシリコン酸化膜と、
前記シリコン酸化膜の上層に厚さ５０ｎｍ以上の膜厚で形成された第２の抵抗体と
を積層構造に有し、
前記第２の抵抗体は、前記シリコン酸化膜によって前記第１の抵抗体と電気的に分離されており、前記レーザトリミングの際に透過するレーザ光の強度を弱めることを特徴とする薄膜抵抗体。
【請求項２】
前記第１の抵抗体と前記第２の抵抗体の材料としてＳｉＣｒを用いたことを特徴とする請求項１に記載の薄膜抵抗体。
【請求項３】
前記シリコン酸化膜にリンまたはボロンが導入されていることを特徴とする請求項１又は２に記載の薄膜抵抗体。
【請求項４】
請求項１から３のいずれか１項に記載の薄膜抵抗体を備えることを特徴とする半導体装置。
【請求項５】
半導体基板上に形成された、レーザトリミングがなされる薄膜抵抗体の製造方法であって、
前記レーザトリミングの対象である第１の抵抗体を厚さ３〜５０ｎｍの膜厚で形成するステップと、
シリコン酸化膜を前記第１の抵抗体の上層に１０〜３０ｎｍの厚さで形成するステップと、
前記シリコン酸化膜により前記第１の抵抗体とは電気的に分離されており、前記レーザトリミングの際に透過するレーザ光の強度を弱める第２の抵抗体を前記シリコン酸化膜の上層に厚さ５０ｎｍ以上の膜厚で形成するステップと
を有することを特徴とする薄膜抵抗体の製造方法。
【請求項６】
前記第１の抵抗体と前記第２の抵抗体の材料としてＳｉＣｒを用いることを特徴とする請求項５に記載の薄膜抵抗体の製造方法。
【請求項７】
前記シリコン酸化膜にリンまたはボロンが導入されていることを特徴とする請求項５又は６に記載の薄膜抵抗体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の薄膜抵抗体に関し、薄膜抵抗体の下層膜厚の製造バラツキの影響がなく、薄膜抵抗体の特性に影響のない安定したレーザトリミングが可能な半導体装置の薄膜抵抗体に関するものである。
【背景技術】
【０００２】
従来、薄膜抵抗体にレーザを照射し、そのレーザが照射した領域のみをトリミングし、抵抗値及び製品特性を調整するレーザトリミング技術がある。しかしながら、このレーザトリミングプロセスにおいては、薄膜抵抗体の下層膜厚の製造バラツキにより、薄膜抵抗体が正常にトリミングできない問題がある。
【０００３】
例えば、図７は、従来の半導体装置の薄膜抵抗領域の断面図を示したものであり、シリコン基板１上にフィールド酸化膜２及び第１の層間絶縁膜３を形成し、その上に導電端子４を配置し、更にその上層に第２の層間絶縁膜５を形成し、その上に薄膜抵抗体７及びパシベーション膜８を形成したものである。薄膜抵抗体７は、スルーホール６を介して導電端子４へ電気的に接続されており、他のデバイスへ接続されている。図８は、波長１．３ｕｍのレーザ光を図７に示す半導体装置表面側より、照射した場合の深さ方向のレーザ強度のシミュレーション結果を示すものである。製造バラツキとして薄膜抵抗体の下層のシリコン酸化膜厚について±５％で膜厚を変化させて行ったものである。薄膜抵抗体の下層膜厚が非常に薄く、殆どのレーザ光が薄膜抵抗体を透過してしまうために、シリコン基板界面での反射光強度が強く、その反射光が再び薄膜抵抗体へ照射されることより、入射光と反射光の干渉が生じている。反射光の位相は、薄膜抵抗体の下層膜厚に依存するため、下層膜厚の製造バラツキにより、薄膜抵抗体での実効的なレーザ強度が大きく変化することが分かる。そのことにより、ウエハ面内／ウエハ間／ロット間のトリミングが安定して行えなくなる不具合が生じる。
【０００４】
薄膜抵抗体を安定してトリミングするためには、レーザの吸収率を上げれば良く、例えば、Ｐｏｌｙ  Ｓｉを用いた、薄膜抵抗体においては、あらかじめ、レーザを照射する領域に高濃度に不純物注入を行う方法がある（図９参照）。また、下層膜厚にＬＯＣＯＳ段差を形成し、レーザパワーが強くなる領域が必ず存在するようにする方法や、併せて薄膜抵抗体表面にＷの発熱膜を形成する方法（図１０参照）が提案されている。
【０００５】
また、レーザビームが照射されて切断又は変質されて抵抗値調整される複数の金属薄膜抵抗体Ｒ１，Ｒ２，Ｒ３が直列に接続されてなる抵抗回路を備え、金属薄膜抵抗体Ｒ１，Ｒ２，Ｒ３の抵抗値調整範囲ΔＲ１，ΔＲ２，ΔＲ３、総抵抗値調整範囲ΔＲ０（＝ΔＲａ＋ΔＲｂ＋ΔＲｃ）、抵抗値調整精度Ｒ１_step，Ｒ２_step，Ｒ３_stepの関係が、ΔＲ２≧Ｒ１_step、ΔＲ３≧Ｒ２_step、Ｒ３_step≦0.001×ΔＲ０＜Ｒ２_step≦0.01×ΔＲ０＜Ｒ１_step≦0.1×ΔＲ０の関係を満たすことで、複数の金属薄膜抵抗体が直列に接続されている抵抗回路を備えた半導体装置において、広範囲な抵抗値調整範囲を高精度に抵抗値調整することができる技術が開示されている（例えば、特許文献１参照）。
【特許文献１】特開２００７−０９６１７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、Ｐｏｌｙ  Ｓｉに高濃度な不純物を導入する方法や、表面にＷの発熱膜を形成する方法においては、追加のマスク及びプロセス工程が必要となり、プロセスコストが増加する問題がある。また、高精度なアナログ集積回路の高集積化には、抵抗素子の抵抗値は、高い方が好ましく、レーザの吸収率を上げるには、薄膜抵抗体の膜厚を厚くする必要があるが、膜厚を厚くすると逆に抵抗値は低下する問題もある。
【０００７】
本発明はこのような状況に鑑みてなされたものであり、本発明は、新たなマスク及びプロセス工程を追加することなく、製造バラツキに影響がなく、薄膜抵抗体の特性に影響を与えることなく、安定したレーザトリミングを可能にすることを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の一態様は、半導体基板上に形成された、レーザトリミングがなされる薄膜抵抗体であって、前記レーザトリミングの対象である厚さ３〜５０ｎｍの膜厚で形成された第１の抵抗体と、前記第１の抵抗体の上層に１０〜３０ｎｍの厚さで形成されたシリコン酸化膜と、前記シリコン酸化膜の上層に厚さ５０ｎｍ以上の膜厚で形成された第２の抵抗体とを積層構造に有し、前記第２の抵抗体は、前記シリコン酸化膜によって前記第１の抵抗体と電気的に分離されており、前記レーザトリミングの際に透過するレーザ光の強度を弱めることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、新たなマスク及びプロセス工程を追加することなく、製造バラツキに影響がなく、薄膜抵抗体の特性に影響を与えることなく、安定したレーザトリミングを可能にすることができる。
【発明を実施するための最良の形態】
【００１６】
図１は、本発明の第１の実施形態の薄膜抵抗体を備える半導体装置の断面図を示したものである。本構造は、図７に示した従来の第１の薄膜抵抗体７の上層にシリコン酸化膜９を形成し、更にその上層に第２の薄膜抵抗体１０を積層した構造となっている。薄膜抵抗体を２層構造とし、それらの薄膜抵抗体の間に絶縁膜であるシリコン酸化膜９を形成することにより、上層と下層の薄膜抵抗体は電気的に分離されることより、製品に必要な抵抗値特性は、従来通り下層の第１薄膜抵抗体７の特性で決定され、上層の第２の薄膜抵抗体１０は、レーザを吸収するのに必要な膜厚を独立して設定することが可能となる。
【００１７】
図２は、上層の第２の薄膜抵抗体１０の膜厚とレーザ強度の深さ方向分布のシミュレーション結果を示す図である。図２から、上層の第２の薄膜抵抗体１０の膜厚が厚くなるのに伴い、第１の薄膜抵抗体７を透過するレーザ強度が弱くなることが分かる。このシミュレーション結果を用いて、第１の薄膜抵抗体７下層の層間絶縁膜内のレーザの振幅巾と上層の第２の薄膜抵抗体１０の膜厚との関係を図３に示す。図３に示す通り、第２の薄膜抵抗体１０の膜厚が５０ｎｍ以上で薄膜抵抗体の透過レーザ強度が飽和し、第２の薄膜抵抗体１０の膜厚を５０ｎｍ以上に形成することで、上層の第２の薄膜抵抗体１０でレーザ光を吸収し、同時に図２に示すように透過レーザ光のエネルギーが少なくなるので、光干渉効果も抑制され、製造バラツキによるレーザパワーの実効的なバラツキがなくなり、安定したトリミングが容易に実現可能となる。
【００１８】
以下、図４を参照して、第１の実施形態の薄膜抵抗体を備える半導体装置の製造方法を説明する。まず、公知の半導体製造方法により、シリコン基板１上にフィールド酸化膜２、層間絶縁膜３及びＡｌ−ＳｉＣｕ等の導電膜１２を形成する(ａ)。
【００１９】
引き続き、公知な半導体製造方法の写真製版及びドライエッチング法により、導電膜１２をパターニングし、導電端子４を形成する（ｂ）。
【００２０】
同様に、公知の半導体製造方法により、例えば、ＮＳＧやＢＰＳＧ若しくは、ＴＥＯＳ膜等の層間絶縁膜を形成し、写真製版工程及びドライエッチング法により、第１の薄膜抵抗体７と、導電端子４とを電気的に接続するスルーホール６を形成する（ｃ）。
【００２１】
次に、例えばＳｉＣｒターゲットを用いたスパッタ法により、第１の薄膜抵抗体７を３〜５０ｎｍの厚さで製膜し、その上層には、ＳｉＨ４／Ｎ２Ｏの混合ガスを用いたプラズマＣＶＤ法により、シリコン酸化膜９を１０〜２０ｎｍ製膜し、その上層に再び下層の第１の薄膜抵抗体７と同様な方法により、第２の薄膜抵抗体１０を５０ｎｍ以上製膜する（ｄ）。
【００２２】
引き続き、公知の写真製版工程により、薄膜抵抗体７を形成する領域のみにレジスト１３を残し（ｅ）、Ａｒ／ＳＦ6／Ｈｅの混合ガスを用いて上下層の薄膜抵体と間のシリコン酸化膜を同時にエッチング処置を行い薄膜抵抗体のパターンを形成し、一般的なプラズマＣＶＤ法により、例えば、シリコン窒化膜から成るパシベーション膜８を形成し完成する（ｆ）。その際、シリコン酸化膜の選択比は１程度であるために、シリコン酸化膜が間に形成されていても問題となることは無い。
【００２３】
図５は、本発明の第２の実施形態の薄膜抵抗体を備える半導体装置の断面図を示したものである。本構造は、第１の実施形態の構造に対して、上下の薄膜抵抗体間のシリコン酸化膜９を形成しない代わりに、上層の第３の薄膜抵抗体１１の抵抗値が下層の第１の薄膜抵抗体７の抵抗値より、１０倍以上の抵抗値となるように形成されている。シリコン酸化膜形成を省くことで、工程が簡略化されプロセスコストの削減が可能となる。また、抵抗値を高くすることで、下層の第１の薄膜抵抗体７の抵抗値への特性変動を抑えることが可能となる。抵抗値の比が１０倍であれば、約１０％の特性変動を受けることとなるが、アナログトリミング技術を使用すれば、許容範囲である。しかし、より高精度な製品においては、影響を少なくするために１００倍以上あることが好ましい。例えば、第１の薄膜抵抗体７をＳｉ／Ｃｒ組成比７０／３０のターゲットを用いて、スパッタ法にて５ｎｍ製膜することで、１０ｋΩ／□の抵抗値の薄膜抵抗体が形成でき、第３の薄膜抵抗体１１としては、Ｓｉ／Ｃｒ組成比８２／１８のターゲットを用いて、スパッタチャンバに窒素を１１ｓｃｃｍ導入して５０ｎｍ製膜することで、１３０ｋΩ／□の薄膜抵抗体を形成することができる。
【００２４】
以上のように、薄膜抵抗体の抵抗値制御は、ＳｉＣｒを用いた薄膜抵抗体においては、スパッタ装置のＳｉ／Ｃｒターゲット組成をＳｉ濃度が濃いターゲットを用いたり、スパッタ時に窒素を導入することで、容易に制御することができる。
【００２５】
また、第２の実施形態の薄膜抵抗体を備える半導体装置の製造方法は、第１の実施形態の製造方法のシリコン酸化膜形成工程を省き、第３の薄膜抵抗体１１の製膜条件を変更することのみで実現可能である。具体的には、図６に示すように、公知の半導体製造方法により、シリコン基板１上にフィールド酸化膜２、層間絶縁膜３及びＡｌ−ＳｉＣｕ等の導電膜１２を形成する(ａ)。
【００２６】
引き続き、公知な半導体製造方法の写真製版及びドライエッチング法により、導電膜１２をパターニングし、導電端子４を形成する（ｂ）。
【００２７】
同様に、公知の半導体製造方法により、例えば、ＮＳＧやＢＰＳＧ若しくは、ＴＥＯＳ膜等の層間絶縁膜を形成し、写真製版工程及びドライエッチング法により、第１の薄膜抵抗体７と、導電端子４とを電気的に接続するスルーホール６を形成する（ｃ）。
【００２８】
次に、例えば、組成比が７０／３０のＳｉＣｒターゲットを用いたスパッタ法により、第１の薄膜抵抗体７を３〜５０ｎｍの厚さで製膜し、その上層に第３の薄膜抵抗体１１と同様なスパッタ法により、Ｓｉ／Ｃｒ組成比８２／１８ の ターゲットを用い、窒素を１１ｓｃｃｍ導入して５０ｎｍ製膜する（ｄ）。
【００２９】
引き続き、公知の写真製版工程により、薄膜抵抗体７を形成する領域のみにレジスト１３を残し（ｅ）、Ａｒ／ＳＦ6／Ｈｅの混合ガスを用いて上下層の薄膜抵体をエッチング処置により薄膜抵抗体のパターンを形成し、一般的なプラズマＣＶＤ法により、例えば、シリコン窒化膜から成るパシベーション膜８を形成し完成する（ｆ）。
【００３０】
薄膜抵抗体を２層の積層構造とし、上層の薄膜抵抗体の抵抗値が下層の薄膜抵抗素子の１０倍以上とすることで、上層の抵抗値特性の影響を抑制するとともに、レーザ光の吸収効率の良い薄膜抵抗体を形成でき、安定したトリミングが実現できる。
【００３１】
本発明の第３の実施形態の薄膜抵抗体を備える半導体装置としては、図１に示すシリコン酸化膜９にリンまたはボロンを導入したことを特徴としている。シリコン酸化膜にリンやボロンの不純物を導入することで、シリコン酸化膜の融点が下がり、レーザ照射時の薄膜抵抗体との化学反応及び物理的変化が起こり易くなり、より安定したトリミングを行うことが可能となる。
【００３２】
シリコン酸化膜へのリンやボロンを導入は、公知の半導体プロセスの通り、ＰＨ3やＢ2Ｈ6ガスを導入してプラズマＣＶＤ法により形成する。
【００３３】
なお、上述する各実施の形態は、本発明の好適な実施の形態であり、本発明の要旨を逸脱しない範囲内において種々変更実施が可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１の実施形態の薄膜抵抗体を備える半導体装置の断面図である。
【図２】本発明の深さ方向のレーザ強度のシミュレーション結果である。
【図３】第２の薄膜抵抗体膜厚と抵抗体を透過するレーザ強度の関係を示す図である。
【図４】本発明の第１の実施形態の製造方法を説明する図である。
【図５】本発明の第２の実施形態の薄膜抵抗体を備える半導体装置の断面図である。
【図６】本発明の第２の実施形態の製造方法を説明する図である。
【図７】従来例の半導体装置の断面図である。
【図８】従来例の深さ方向のレーザ強度のシミュレーション結果を示す図である。
【図９】従来例の半導体装置の一例の説明図である。
【図１０】従来例の半導体装置の一例の説明図である。
【符号の説明】
【００３５】
１    シリコン基板
２    フィールド酸化膜
３    第１の層間絶縁膜
４    導電端子
５    第２の層間絶縁膜
６    スルーホール
７    第１の薄膜抵抗体
８    パシベーション膜
９    シリコン酸化膜
１０    第２の薄膜抵抗体
１１    第３の薄膜抵抗体
１２    導電性膜
１３    レジスト
１４    発熱する導電性膜
１５    高光吸収領域
１６    低光吸収領域
１７    拡散層
【図１】
0005549049.tif 000002
【図２】
0005549049.tif 000003
【図３】
0005549049.tif 000004
【図４】
0005549049.tif 000005
【図５】
0005549049.tif 000006
【図６】
0005549049.tif 000007
【図７】
0005549049.tif 000008
【図８】
0005549049.tif 000009
【図９】
0005549049.tif 000010
【図１０】
0005549049.tif 000011