(57)【特許請求の範囲】
【請求項１】
集積回路の製造において一対の導電線を形成する方法であって、
基板上にあるダマシン材料中にトレンチを形成することであって、前記トレンチは、形成される前記一対の導電線の延びる方向に沿って延びる、互いに対向する第１及び第２のトレンチ側壁と、前記第１及び第２のトレンチ側壁の間の最小幅とを有し、前記最小幅は、前記導電線の最小加工寸法をＷｍとすると、少なくとも約３Ｗｍであり、前記第１のトレンチ側壁は、形成される前記一対の導電線のうちの第１の導電線の第１の側壁の輪郭を含むように延びており、前記第２のトレンチ側壁は、形成される前記一対の導電線のうちの第２の導電線の第１の側壁の輪郭を含むように延びている、ことと、
前記第１及び第２のトレンチ側壁の間に拡がるように、前記トレンチ内に導電材料を堆積することと、
前記第１及び第２のトレンチ側壁間に沿って、かつ、前記第１及び第２のトレンチ側壁間を上下方向に、前記導電材料を貫いてエッチングして、前記トレンチ内に前記第１の導電線の第２の側壁の輪郭を形成し、かつ、前記トレンチ内に前記第２の導電線の第２の側壁の輪郭を形成することと、
を含む方法。
【請求項２】
前記エッチングは、前記第１及び第２の導電線間の前記トレンチ内に空間を形成し、
前記空間を誘電体材料で充填することを更に含む請求項１記載の方法。
【請求項３】
前記誘電体材料は、前記第１及び第２の導電線の間に空隙を含む請求項２記載の方法。
【請求項４】
前記トレンチ内の前記導電材料は、第１の組成から成る導電性ライナーと、前記導電性ライナー上にある、前記第１の組成とは異なる第２の組成から成る導電性充填材料と、を含む請求項１記載の方法。
【請求項５】
集積回路の製造において複数の平行な導電線を形成する方法であって、
基板上にあるダマシン材料中に、複数の平行に向いているトレンチを形成することであって、前記トレンチは、個々に、形成される前記複数の平行な導電線の延びる方向に沿って延びる、互いに対向する第１及び第２のトレンチ側壁と、前記第１及び第２のトレンチ側壁の間の最小幅とを有し、前記最小幅は、前記トレンチ内に形成される一対の導電線の最小加工寸法をＷｍとすると、少なくとも約３Ｗｍであり、各トレンチの前記第１のトレンチ側壁は、各トレンチ内に形成される前記一対の導電線のうちの第１の導電線の第１の側壁の輪郭を含むように延びており、各トレンチの前記第２のトレンチ側壁は、各トレンチ内に形成される前記一対の導電線のうちの第２の導電線の第１の側壁の輪郭を含むように延びている、ことと、
各トレンチの前記第１及び第２のトレンチ側壁の間に拡がるように、各トレンチ内に導電材料を堆積することと、
前記第１及び第２のトレンチ側壁間に沿って、かつ、前記第１及び第２のトレンチ側壁間を上下方向に、前記導電材料を貫いてエッチングして、各トレンチ内に前記第１の導電線の第２の側壁の輪郭を形成し、かつ、各トレンチ内に前記第２の導電線の第２の側壁の輪郭を形成することと、
を含む方法。
【請求項６】
前記エッチングはマスクブロックの間の開口部を介して行なわれ、前記マスクブロックはそれぞれ、前記トレンチのうちの直ぐ隣り合った２つのトレンチ間に拡がり、かつ、該２つのトレンチ間を部分的にマスキングする請求項５記載の方法。
【請求項７】
集積回路の製造において一対の導電線を形成する方法であって、
基板上にあるダマシン材料中にトレンチを形成することであって、前記トレンチは、前記ダマシン材料の高さに渡って拡がり、且つ、形成される前記一対の導電線の延びる方向に沿って延びる、互いに対向する第１及び第２のトレンチ側壁を有し、前記第１のトレンチ側壁は、前記トレンチ内に形成される前記一対の導電線のうちの第１の導電線の第１の側壁の輪郭を含むように延びており、前記第２のトレンチ側壁は、前記トレンチ内に形成される前記一対の導電線のうちの第２の導電線の第１の側壁の輪郭を含むように延びている、ことと、
前記第１及び第２のトレンチ側壁間に拡がるように、前記トレンチ内に導電材料を堆積することと、
前記トレンチ内に前記導電材料を埋め込み、かつ、前記埋め込まれた導電材料の上に第１のトレンチ壁と第２のトレンチ壁を形成することであって、前記第１のトレンチ壁と前記第２のトレンチ壁は前記ダマシン材料の前記高さ内に設けられる、ことと、
前記第１のトレンチ壁に第１のエッチングマスクを形成し、かつ、前記第２のトレンチ壁に第２のエッチングマスクを形成することと、
前記第１のエッチングマスクと前記第２のエッチングマスクをマスキングとして使って、前記第１及び第２のトレンチ側壁間の前記導電材料を貫いてエッチングして、前記トレンチ内に前記第１の導電線の第２の側壁の輪郭を形成し、かつ、前記トレンチ内に前記第２の導電線の第２の側壁の輪郭を形成することと、
を含む方法。
【請求項８】
前記第１及び第２のエッチングマスクは、相互に接続されたループを含むように形成される請求項７記載の方法。
【請求項９】
前記第１のトレンチ壁は前記第１のトレンチ側壁の上部を含むように形成され、前記第２のトレンチ壁は前記第２のトレンチ側壁の上部を含むように形成され、
前記第１及び第２のエッチングマスクの前記形成は、
前記埋め込みの後で、前記トレンチの残りの容積を充填しない程度にスペーサ形成層を堆積することと、
前記スペーサ形成層を異方性エッチングして、前記第１のトレンチ壁及び前記第２のトレンチ壁にそれぞれ設けられた側壁スペーサを含むように前記第１及び第２のエッチングマスクを形成することと、
を含み、
前記第１及び第２の導電線は、当初は、前記導電材料の相互に接続されたループを含むように形成され、そして、前記第１及び第２の導電線が相互に接続されることから分離されるように少なくとも２つの位置で前記導電材料の前記ループを破断することを更に含み、
前記第１及び第２のエッチングマスクのそれぞれの少なくとも大部分は、完成された前記集積回路の一部として残る請求項７記載の方法。
【請求項１０】
集積回路の製造において複数の平行な導電線を形成する方法であって、
基板上にあるダマシン材料中に、複数の平行に向いたトレンチを形成することであって、前記トレンチは、形成される前記複数の平行な導電線の延びる方向に沿って延びる、互いに対向する第１及び第２のトレンチ側壁と、前記第１及び第２のトレンチ側壁の間の最小幅とを有し、前記最小幅は、各トレンチ内に形成される一対の導電線の最小加工寸法をＷｍとすると、少なくとも約３Ｗｍであり、互いに対向する前記第１及び第２のトレンチ壁は前記ダマシン材料の高さに渡って拡がり、各トレンチの前記第１のトレンチ側壁は、各トレンチ内に形成される前記一対の導電線のうちの第１の導電線の第１の側壁の輪郭を含むように延びており、各トレンチの前記第２のトレンチ側壁は、各トレンチ内に形成される前記一対の導電線のうちの第２の導電線の第１の側壁の輪郭を含むように延びている、ことと、
各トレンチの前記第１及び第２のトレンチ側壁間に拡がるように、各トレンチ内に導電材料を堆積することと、
各トレンチ内に前記導電材料を埋め込み、かつ、各トレンチ内の前記埋め込まれた導電材料の上に第１のトレンチ壁と第２のトレンチ壁を形成することであって、各トレンチ内の前記第１のトレンチ壁及び前記第２のトレンチ壁は前記ダマシン材料の前記高さ内に設けられる、ことと、
各トレンチ内の前記第１のトレンチ壁に第１のエッチングマスクを形成し、かつ、各トレンチ内の前記第２のトレンチ壁に第２のエッチングマスクを形成することと、
前記第１のエッチングマスク及び前記第２のエッチングマスクをマスキングとして使って、前記第１及び第２のトレンチ側壁間の前記導電材料を貫いてエッチングして、各トレンチ内の前記第１の導電線の第２の側壁の輪郭を形成し、かつ、各トレンチ内の前記第２の導電線の第２の側壁の輪郭を形成することと、
を含む方法。
【請求項１１】
集積回路の形成方法において一対の導電線を形成する方法であって、
基板の上にあるダマシン材料中にトレンチを形成することであって、前記トレンチは、形成される前記一対の導電線の延びる方向に沿って延びる、ことと、
導電材料を前記ダマシン材料上及び前記トレンチ内に堆積して、前記トレンチを過充填することと、
前記導電材料を少なくとも前記ダマシン材料まで除去し戻して、前記トレンチ内に前記導電材料の少なくとも一部を残したままにすることと、
前記トレンチ内の前記導電材料を貫いてエッチングして、前記トレンチ内に第１及び第２の導電線を形成することであって、前記第１及び第２の導電線は、前記第１及び第２の導電線の長さの少なくとも大部分に沿って、横断面において互いにミラー像になり、前記横断面は、前記第１及び第２の導電線の延びる方向に対して垂直な面に沿った断面である、ことと、
を含む方法。
【請求項１２】
集積回路の製造において導電線のアレイを形成する方法であって、
基板上に複数の長い導電線を形成することと、
前記アレイを横方向に横切る前記導電線の間に、誘電体材料から成る、交互に並んだ第１及び第２の領域を設けることであって、前記第１の領域は、直ぐ隣り合った２つの導電線の間の固体絶縁材料中にある単一の空隙を含み、前記第２の領域は、直ぐ隣り合った２つの導電線の間の固体絶縁領域中に空隙空間が存在しないことによって少なくとも一部は特徴付けられる、ことと、
を含む方法。
【請求項１３】
導電線のアレイを備えた集積回路であって、
基板上の複数の長い導電線と、
前記アレイを横方向に横切る前記導電線の間の誘電体材料からなる、交互に並んだ第１及び第２の領域であって、前記第１の領域は、直ぐ隣り合った２つの前記導電線の間の固体絶縁材料中にある単一の空隙を含み、前記第２の領域は、直ぐ隣り合った２つの前記導電線の間の固体絶縁領域中に空隙空間が存在しないことによって少なくとも一部は特徴付けられている、第１及び第２の領域と、
を備える集積回路。
【請求項１４】
前記ダマシン材料は、半導体材料及び導電材料のうちの少なくとも一方を含むように形成される請求項５記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
ここに開示される実施形態は、集積回路の製造において複数の導電線を形成する方法、導電線アレイを形成する方法、および製造方法には依存しない集積回路に関する。
【背景技術】
【０００２】
集積回路は、一般に、シリコンウェーハまたは他の半導電性材料のような半導体基板上に形成される。概して、半導電性、導電性、または絶縁性の何れかである様々な材料の層が、集積回路を形成するために使用される。例として、様々な材料が、様々な工程を用いて、ドープされ、イオン注入され、蒸着（堆積）され、エッチングされ、成長等される。半導体処理の継続的な目標は、個々の電子部品のサイズを削減することにより、より小さく密度の高い集積回路を実現するように努力し続けることである。
【０００３】
半導体基板をパターン化し処理するためのひとつの技術は、フォトリソグラフィである。そのような技術は、一般にフォトレジストとして知られているパターン形成可能なマスキング層の蒸着を含む。そのような材料は、或る溶剤における溶解性を加減することによって処理することができる。例えば、フォトレジスト層の一部分は、マスクまたはレチクルのような、放射線パターン形成ツールにおける開口部を通して化学線エネルギーに露光することにより、蒸着したままの状態における溶解性に比べて、非露光領域に対する露光領域の溶剤溶解性を変化させることができる。その後、フォトレジストのタイプに依存して、露光または非露光領域を除去し、それにより基板上にフォトレジストのマスキングパターンを残すことができる。マスクされた部分の次の基礎を成す隣接領域は、例えばエッチングまたはイオン注入によって処理して、マスキング材料に隣接する基板に対する所望の処理を行うことができる。或る事例においては、非放射感度を持つマスク材料とともにフォトレジストおよび／またはフォトレジストの組合せの多数の異なる層が利用されている。
【０００４】
フィーチャーサイズの継続的な削減は、そのフィーチャーを形成するために使用される技術において、より大きな要求になってきている。例えば、フォトリソグラフィが、導電線のようなパターン化されたフィーチャーを形成するために一般的に使用される。一般的に“ピッチ”と呼ばれる概念を、そのフィーチャーのサイズをそれに直ぐに続く空間と関連して表現するために用いることができる。ピッチは、繰り返すパターンの２つの隣接するフィーチャーにおける直線断面において同一の点間の距離として定義してよく、それによって、そのフィーチャーの最大幅および次に直ぐに続く隣接するフィーチャーまでの空間を含む。しかしながら、光学機器および光、あるいは放射波長のような要因により、フォトリソグラフィック技術は、それ以下であれば特定のフォトリソグラフィック技術では信頼性をもってフィーチャーを形成することができない最小ピッチを有する。つまり、このように、フォトリソグラフィック技術の最小ピッチは、フォトリソグラフィを用いたフィーチャーサイズの継続的な削減に障害となる。
【０００５】
ピッチ二倍増（Ｐｉｔｃｈ ｄｏｕｂｌｉｎｇ）またはピッチ増倍（ｐｉｔｃｈ ｍｕｌｔｉｐｌｉｃａｔｉｏｎ）は、フォトリソグラフィック技術の能力性を、その最小ピッチを超えて拡張するために１つの提案された方法である。そのような技術は、一般的には、スペーサ形成層を最小の可能なフォトリソグラフィックフィーチャーサイズのものよりも薄い側壁の厚さを有するように蒸着することにより、最小のフォトリソグラフィ解像度よりも狭いフィーチャーを形成する。スペーサ形成層は一般的に異方エッチングされてサブリソグラフィックフィーチャーを形成する。そして、最小フォトリソグラフィックフィーチャーサイズで形成されたフィーチャーが、その基板からエッチングされる。ピッチが事実上半減されたそのような技術を用いるとき、そのようなピッチの削減は、通常、ピッチ“二倍増（ｄｏｕｂｌｉｎｇ）”と呼ばれている。より一般的には、“ピッチ増倍”は、２倍以上の倍率およびまた整数以外の小数でピッチを増加させることを含む。このように、通常は、所定の係数によるピッチの“増倍”は、実際には、その係数の分だけピッチを縮小することを意味している。
【０００６】
導電線は、集積回路において電気的相互接続として、また、メモリ回路においてビット線として用いられてよい。元素金属、異なる元素金属の合金、または導電性金属化合物などの金属は、それらの高い電気的導電性により、最も有力な相互接続材料である。導電線を形成するための１つの態様は、ダマシン処理と呼ばれる処理を用いている。そのような処理において、適当な成形部材が、上方に導電線が形成されるべき基板を覆って形成される。トレンチが、その成形部材内に所望の形状および方向の導電線が形成されるように、エッチングされる。そのトレンチは、そのトレンチ内に導電線を形成するときに、少なくとも部分的に導電性材料で満たされる。
【０００７】
導電線のダマシン形成において非常に狭いトレンチを満たすことは困難である。特に、比抵抗率の要求のために、ピッチ増倍技術を使って、そのような線の幅が２０ナノメータ以下に落ちた場合である。そのトレンチを満たす材料の実際の抵抗率は、これらの寸法で増加する。加えて、材料がそのトレンチ幅にわたって完全にはゆきわたらないために、トレンチ内の導電性材料内に空隙（ボイド）が形成される可能性がある。そのような空隙は、少なくとも６０ナノメータのトレンチ／線幅においては、特には問題とはならなかった。
【０００８】
本発明は、上記の問題点を扱うことにその動機があったが、そのように限定されるわけでは決してない。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態による、処理中の基板の平面図である。
【図２】図１の線２−２を通って得られる断面図である。
【図３】図１および図２によって示される処理に続いて起こる処理工程における図２の基板の図である。
【図４】図３によって示される工程に続いて起こる処理工程における図１の基板の平面図である。
【図５】図４の線５−５を通って得られる断面図である。
【図６】図４および図５によって示される工程に続いて起こる処理工程における図５の基板の図である。
【図７】図６によって示される工程に続いて起こる処理工程における図４の基板の平面図である。
【図８】図７の線８−８を通って得られる断面図である。
【図９】図７および図８によって示される工程に続いて起こる処理工程における図８の基板の図である。
【図１０】図９によって示される工程に続いて起こる処理工程における図９の基板の図である。
【図１１】図１０によって示される工程に続いて起こる処理工程における図７の基板の平面図である。
【図１２】図１１の線１２−１２を通って得られる断面図である。
【図１３】図１１および図１２によって示される工程に続いて起こる処理工程における図１１の基板の平面図である。
【図１４】図１３の線１４−１４を通って得られる断面図である。
【図１５】図１３および図１４によって示される工程に続いて起こる処理工程における図１４の基板の図である。
【図１６】図１５によって示される工程に続いて起こる処理工程における図１３の基板の平面図である。
【図１７】図１６によって示される工程に続いて起こる処理工程における図１６の基板の図である。
【図１８】本発明の実施形態による工程における基板の断面図である。
【図１９】図１８によって示される工程に続いて起こる処理工程における図１８の基板の図である。
【図２０】図１９によって示される工程に続いて起こる処理工程における図１９の基板の平面図である。
【図２１】図２０の線２１−２１を通って得られる断面図である。
【図２２】図２０および図２１によって示される工程に続いて起こる処理工程における図２０の基板の平面図である。
【図２３】図２２の線２３−２３を通って得られる断面図である。
【図２４】図２２および図２３によって示される工程に続いて起こる処理工程における図２２の基板の平面図である。
【図２５】図２４の線２５−２５を通って得られる断面図である。
【図２６】図２４および図２５によって示される工程に続いて起こる処理工程における図２４の基板の平面図である。
【発明を実施するための最良の形態】
【００１０】
集積回路の製造において複数の導電線を形成する方法の実施形態を、図１から図１７を参照して説明する。図１および図２を参照すると、基板の断片、例えば半導体基板が、一般的に数字１０を参照して示されている。この書類の文脈において、用語“半導体基板”または“半導電基板”は、半導電材料を備え、半導電ウェーハ（単体またはその上に他の材料を備えるアセンブリにおけるもののいずれか）のようなバルク半導電材料を含むがそれに制限されるものではない半導電材料の任意の構造、および半導電材料層（単体またはその上に他の材料を備えるアセンブリにおけるもののいずれか）を意味するように定義される。用語“基板”は、上述の半導電基板を含むがそれに制限されるものではないものの任意の支持基板に関連している。
【００１１】
基板１０は、バルク半導体基板１２、例えば単結晶シリコンを含む。トレンチアイソレーション１６（換言すれば、二酸化ケイ素および窒化シリコンのうちの１つまたは両方）は、バルク基板１２内に、材料１２の活性領域１４の線、行、または列を画定する様に形成されている。Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ（絶縁体上半導体）処理が、交互にまたは付加的に用いられてよい。それが現に存在しようとあるいはこれから開発されようとである。活性領域１４の線は、幅が等しくても異なっていてもよい。またそれにかかわらず、活性領域に直ぐに隣接する線から等しく空間を空けられてもよい。例としてトランジスタゲート構造１７が、活性領域１４の縦方向（平面図内において、活性領域１４が長く延びている方向）に対して直交する方向に形成される。そのような構造は、例えば浮遊ゲート領域を有するプログラマブルイレーサブル（消去可能）トランジスタゲートの製造において、電界効果トランジスタゲート構造を備え、電荷蓄積領域を含んでも含まなくてもよい。
【００１２】
図３を参照すると、絶縁材料１８が、下にある基板材料を覆って形成されている。そのような材料は、例としてドーピングされまたはドーピングされない二酸化ケイ素または窒化シリコンを例とする、同種または非同種のものであってよい。
【００１３】
図４および図５を参照すると、コンタクト開口部の配列（アレイ）が、絶縁層１８を通って活性領域１４の領域まで形成されている。そのような開口部は、導電性材料２０によって満たされている。例として、そのような開口部は、フォトリソグラフィおよび異方エッチングと、続いて導電性材料２０の蒸着（堆積）と、続いて導電性材料２０を少なくとも絶縁材料１８の最外部表面まで戻るように平坦化することで形成される。導電性材料２０は、例として導電的にドーピングされたポリシリコン、元素金属、元素金属の合金、および導電性金属化合物を有する、同種または非同種のものであってよい。１つ以上の導電性障壁層を有するまたは有さない元素タングステンが例である。図４および図５は、１つの例であるが、本発明の実施形態により複数の導電線が上方に製造されてよい基板を示している。任意の他の基板が、それが現に存在しようとあるいはこれから開発されようと、用いられてよい。
【００１４】
図６を参照すると、ダマシン材料が基板１０の一部として蒸着（堆積）されている。この書類の文脈において、“ダマシン材料”は、それが現に存在しようとあるいはこれから開発されようと、ダマシン手法に類似する態様で導電性相互接続線を作成するのに使用される任意の材料である。そのようなものは、所望の電気回路導電性相互接続線の形状で、部分的にまたは全面的にダマシン材料を通るトレンチを形成することを含む。導電性材料が続いてその線トレンチ内に蒸着され、続いて余分な導電性材料およびダマシン材料のいくらかまたは全てが除去される。ダマシン材料の外側で受け止められた導電性材料のサブトラクティブパターン化が、代わりにまたは追加的に生じるようにしてもよい。
【００１５】
ダマシン材料２４は、絶縁性、半導電性、または導電性のいずれであってもよく、それらの任意の組合せを含んでもよい。ダマシン材料２４のための絶縁性組成の例は、二酸化ケイ素および窒化シリコンを含み、それらはドーピングされているか非ドーピングであるかである。半導電性材料の例は、半導電的にドーピングされた単結晶シリコンおよび多結晶シリコンを含む。導電性材料の例は、導電的にドーピングされた半導電性材料、導電性元素金属、導電性金属化合物、および導電性元素金属の合金を含む。ダマシン材料２４は、任意の適切な厚さであってよく、１００オングストロームから１ミクロンが範囲例である。そのようなものは、平坦な最外部表面を有してもよく有さなくてもよい。そして、そのようなものは、完成した集積回路構造の一部として、全体または一部が残されてもよくまたは残されなくてもよい。１つの理想的な実施形態では、続く議論によって明らかにされるように、そのようなものは、絶縁性であって、完成した集積回路構造の一部として大部分が残るものである。
【００１６】
図７および図８を参照すると、ダマシン材料２４内に、少なくとも１つのトレンチ２５が形成されている。図７および図８は、形成された複数のトレンチ２５を示しており、それらは互いに並列に方向付けられ、大部分が共通の全体的な形状を有している。しかしながら、いくつかの実施形態においては、単一のトレンチのみが製造されてもよく、また、もし１つ以上のトレンチが製造された場合には、各々は共通の形状を有する必要はなく、互いに関連付けて一定の間隔を保たれる必要もない。トレンチ２５は、任意の現に存在するあるいはこれから開発される技術によって形成されてよく、フォトリソグラフィおよびそれに続いて起こるサブトラクティブエッチングが例として利用される。１実施形態において、また図示されるように、トレンチ２５は、ダマシン材料２４を完全に通って伸びている。
【００１７】
トレンチ２５の例は、互いに対向する第１および第２のトレンチ側壁２８および３０を有するように考慮されてよい。続く議論において明らかにされるように、第１のトレンチ側壁２８は、形成される複数の導電線のうちの１つにおける第１の側壁の縦方向（平面図内において、上記導電線の延びる方向）の輪郭を含むように長く延びている。同様に、続く議論において明らかにされるように、第２のトレンチ側壁３０は、形成される複数の導電線の内のもう１つにおける第１の側壁の縦方向の輪郭を含むように長く延びている。
【００１８】
ここで、“第１”および“第２”と称呼するのは、説明における簡単と明解のためであり、そのような称呼はもちろん逆にすることができる。例えば、第１のトレンチ側壁２８は図においては左側壁として示され、また、第２のトレンチ側壁３０は図においては右側壁として示される。それは、もちろん逆であってもよい。それにかかわらず、そのようなトレンチ側壁は、少なくとも図示された図８の断面図において、互いに離間された、異なる導電線の縦方向の輪郭を少なくとも部分的に画定するために使用されるだろう。
【００１９】
各トレンチに対して、２個または２個以上の導電線が製造されてよい。一実施形態では、各トレンチについて、２つだけの導電線が形成されている。それにかかわらず、１実施形態において、トレンチ２５は、少なくとも約３Wm（Wmの約３倍）である、側壁２８および３０間の最小幅３２を有するように考慮されてよい。ここで、Wmは、各トレンチについて形成される導電線の最小幅（最小加工寸法）である。この書類の文脈において、“約”の使用は、言及された寸法のプラスまたはマイナス１０パーセントを要求している。或る実施形態では、トレンチ最小幅３２は約３Wmに等しく、或る実施形態では３Wmに等しい。
【００２０】
形成される集積回路は、フォトリソグラフィを利用してまたは利用しないで製造されてよい。さらに、もしフォトリソグラフィを利用するならば、Wmは、その集積回路が製造されるときに使用する最小フォトリソグラフィックサイズＦであってよい。あるいは、Ｆ以下であってよい。例えば、それが現に存在しようとあるいはこれから開発されようと、ピッチ増倍技術がそのフィーチャーのいくらかまたは全ての製造において使用されてよい。
【００２１】
それにかかわらず、図７および図８は、個々のトレンチ２５は、個々のトレンチ２５が２つの活性領域１４およびそれらの間にある誘電体材料空間を覆う実施形態を示している。さらに、トレンチ２５は、それぞれ下にある活性領域への２つの異なる導電性コンタクト２０を覆っている。活性領域１４およびそれらの間の空間の幅は、最小フィーチャーサイズで製造されてもされなくてもよく、等しくても等しくなくてもよい。それにかかわらず、他の実施形態のトレンチ２５が使用されてもよい。本発明の実施形態は、製造される個々の導電線が２０ナノメータ及びそれ以下の最小幅を有する場合もっとも大きな適応性を有すると信じる。さらにおよびそれにもかかわらず、トレンチ２５は、それらが最初に製造された後に、例えばそれらの個々の側壁を覆ってエッチングおよび／または蒸着することにより、変更されてもよい。
【００２２】
図９を参照すると、導電性材料が、それぞれの第１及び第２の側壁の間に拡がるようにトレンチ内へと蒸着されている。そのような導電性材料は、同種であってよくまたは異種であってもよい。そして、異なる組成層を成してよい。図９において、導電性材料は、第１の組成を成す導電性ライナー３４と、導電性ライナー３４上にある、第２の組成を成す導電性充填材料３５とを備える。各材料３４および３５は、同種であってよくまたは異種であってもよい。そして、異なる組成層を成してよい。１実施形態では、言及された第１および第２の組成のいくつかの特性は、互いに対して物理的および／または化学的に異なる。第１の組成の例は、下にある二酸化ケイ素からなる絶縁性材料に対して形成される導電線の粘着を容易にできるチタンおよび窒化チタンのうちの１つまたは両方である。それにかかわらず、充填材料３５の例は、アルミニウム、ルテニウム、パラジウム、タングステン、銅、チタン、および金属シリサイドを含む。
【００２３】
図９は、トレンチ２５をいっぱいに充填するように蒸着された導電性材料３４／３５を示す。代わりの技術をもちろん利用してよい。例えば、電気化学的または他の現に存在するあるいはこれから開発される、トレンチ２５を完全に充填または過充填してよくまたはしなくてもよい処理を利用したトレンチ２５内への選択的な蒸着である。それにかかわらず、図１０は、少なくともダマシン材料２４まで戻すようにして行う導電性材料３４／３５の除去を示す。各トレンチ２５内での導電線対の製造に関連する続く議論において、多くの導電線が各トレンチ内で導電性材料３４／３５から製造されるであろう。一実施形態において、導電性材料３４／３５は、各トレンチ２５に関連して形成される導電線対の各々の第１の側壁３６を備える。
【００２４】
ここに、既存の従来技術のチャレンジに関連して「背景技術」の節において特定された幾つかの課題の克服を達成した、本発明の或る実施形態の１つの可能な優位点がある。具体的には、既存のダマシン加工において、個々の最小導電線幅が２０ナノメータ以下に達しているため、そのような狭い幅のダマシントレンチを導電性材料で完全に充填することは困難である。継続している議論に従って多数の２０ナノメータまたはサブ２０ナノメータ線がダマシントレンチに関連して形成される場合、２０ナノメータ以上離れたトレンチ側壁間で導電性材料を完全に拡げることは、導電性材料の蒸着方法にかかわらず、よりたやすく生じさせることができる。
【００２５】
図１１および図１２を参照すると、マスキング材料４０が、下にある基板材料に対して蒸着されまたパターン化される。リソグラフィが利用される場合、そのような材料が、集積回路が製造されるときに使用される最小リソグラフィックフィーチャーサイズ、そのサイズ以上、またはそのサイズ以下で、パターン化されてよくまたはされなくてもよい。材料４０に対する例は、フォトレジスト（ハードマスキング材料を有するまたは有さない多層レジストを含む）、アモルファスカーボン、および透明カーボンを含む。
【００２６】
図１３および図１４を参照すると、スペーサ４２が、マスキング材料４０の側部側壁上に形成されている。そのようなものは、例えばマスキング材料４０を覆ってスペーサ４２の所望の最大幅の厚さに材料を蒸着し、続いてそのような材料の異方エッチングによって、形成されてよい。代わりに、スペーサ４２は、マスキング材料４０の側壁に対して選択的に広く成長させられてもよい。例えば、マスキング材料４０が透明カーボンを含む場合、スペーサ４２を成長させるためのプラズマ蒸着ケミストリの例は、フルオロカーボン、ハイドロフルオロカーボン、クロロフルオロカーボン、ハロカーボン、またはハイドロハロカーボンである。具体的な例は、ＣＨＦ3 ，ＣＨ2 Ｆ2 ，Ｃ2 Ｆ6 ，Ｃ2 ＨＦ5 ，およびＣ3 Ｆ8 を含む。その流量は、どの供給ガスが使用されるかに依存してよい。そして、当業者が決定することができる。一般的に流量は２５−２００ｓｃｃｍのレンジであるが、このレンジの外の流量もまた使用してよい。プラズマ蒸着ツールにおける具体例とし、ソース（トップ）電力は１０００から３５００ワット、バイアス（ボトム）電力は０から４００ワット、チャンバー圧力は２から５ミリトル、およびガス流量は１０ｓｃｃｍから５０ｓｃｃｍである。そのようなものは、上部表面を覆うのとは対照的に、側壁を覆って、より大きな厚さの材料４２を蒸着する傾向になるであろう。
【００２７】
それにかかわらず、図１３および図１４は、マスキングブロック４５が形成されていて、材料４０およびスペーサ材料４２を備える実施形態を示している。開口部４７がマスキングブロック４５間に設けられる。個々のマスキングブロック４５は、直ぐ隣り合った２つのトレンチ２５の間に拡がり、かつ、それらを部分的にマスクする。マスキングブロック４５は、他の態様で、また他の形状で製造されてもよい。
【００２８】
図１５および図１６を参照すると、導電性材料３４／３５が、第１のトレンチ側壁２８および第２のトレンチ側壁３０（図１６）間を通って上下方向にエッチングされている。一実施形態において、また図示されるように、それは、マスキングブロック４５間の開口部４７を通って導かれている。図１５および図１６は、各トレンチ２５について第１の導電線５２および第２の導電線５６を形成するようなエッチングを示している。それはまた、各トレンチ２５内の第１および第２の導電線５２および５６の各々の第２の側壁５８の縦方向の輪郭を形成している。一実施形態において、例えば図１６に示されるように、縦方向エッチングが、導電線５２および５６が互いにミラー像に成るように形成されている。
【００２９】
図１５および図１６は、導電性材料のエッチングがトレンチ２５の側壁間の中心に置かれた一実施形態を示している。それはまた、それぞれの各トレンチ２５内の第１の導電線５２および第２の導電線５６が、その横断面において、少なくとも導電線５２および５６の長さの大部分に沿って、同じ形状となることを示している。さらに、図１５および図１６は、導電性材料３４／３５のエッチングが、第１および第２の導電線５２，５６が、その横断面において、少なくとも第１および第２の導電線の長さの大部分に沿って、互いにミラー像となるように形成される実施形態を示している。一実施形態において、また図示されるように、導電性材料３４／３５のエッチングは、第１および第２の導電線の各々が、層３４からなる第１の組成となり且つ層３４からなる第１の組成の各線５２，５６のベース層にもなる第１の側壁３６を有するように形成される。さらに、導電性材料のエッチングは、第１および第２の導電線の各々のベース層上方にある第２の側壁５８の一部分を、材料３５からなる第２の組成となるように形成している。
【００３０】
図１５および図１６は、導電線５２および５６が最小幅Wm（図１６）を有する実施形態を示している。一実施形態において、Wmは２０ナノメータよりも大きくはない。例えば、側壁３６および５８によって画定される導電線の各々内の縦方向の輪郭間の最小空間は２０ナノメータよりも大きくはない。それにかかわらず、いくつかの実施形態において、第１および第２の導電線５２，５６の最小横幅はそれぞれ、エッチングまたは導電性材料の付加によって、はるかに削減されまたは増加されてよい。図１５および図１６はまた、導電性材料のエッチングが、それぞれの第１および第２の導電線５２，５６間のトレンチ２５内の空間６４を形成する実施形態を示す。１実施形態において、空間６４の最小幅は、横断面において、約Wmに等しくしてよい。代わりに、空間６４の最小幅は、Wmよりも小さくまたは大きくしてよい。
【００３１】
一実施形態において、第１および第２の導電線５２，５６は、ピッチＰ（図１５）を成すように考慮されてよい。またそれにおいて、トレンチ２５の最小幅３２（図７および図８）は図示されるように約１．５Ｐに等しくしてよい。そして、一実施形態においては、トレンチ最小幅３２が約３Wmかどうかには関わりない。
【００３２】
第１および第２の導電線５２,５６の例は、ＤＲＡＭおよび／またはフラッシュメモリ回路におけるビットラインを成すように製造してよい。線５２、５６は、加えてまたは代わりに、論理回路のような他の回路において使用されてもよい
【００３３】
図１７を参照すると、誘電体材料７０が、下にある基板を覆って蒸着され、空間６４（図１５）を誘電体材料で満たしている。誘電体材料７０は、同種または異種であってよい。そして、異なる組成層から成ってよい。図１７は、材料７０が、例えば導電線５２／５６のミラー像対間に単一の空隙（ボイド）７２を含むように蒸着されている、１つの理想的な実施形態を示している。図示されるように空隙７２を与えることは効果的に減少された誘電率ｋを与え、それにより、隣接する導電線５２および５６間の寄生容量を削減することができる。いくつかの実施形態において単一の空隙７２が形成されてよく、他の実施形態において多数の空隙が形成されてよい。それにかかわらず、空隙７２は、あとに形成されてもよいが、誘電性材料７０の蒸着工程中に形成されてもよい。
【００３４】
例えば、空隙形成は、テトラエチルオルトケイ酸エステル（ＴＥＯＳ）、および蒸着前駆体としてのＯ2 を使用した二酸化ケイ素材料のプラズマ促進化学蒸着加工の利用を可能とする。空隙形成は、蒸着量を最大化し、前駆体流量を最大化し、単一周波数プロセッサを使用し、温度を最大化し、そして圧力を削減することにより、そのような蒸着を促進させることができる。空隙は、その蒸着処理のステップカバレッジを意図的に下げることにより、促進させることができる。典型的には、これは、構造表面に到達する反応物質の流動が蒸着量を制御するように、物質伝達が制御された機構でその処理を走らせることによって行うことができる。上部から底部までの流動の勾配を創り出すことにより、開口部の上部におけるより早い成長が達成され、ピンチオフされたときに実効的に単一の空隙が形成される。空隙７２は、直ぐに隣接する（直ぐ隣り合った）導電線５２および５６間で縦方向に等しく間隔を空けられてよくまたは空けられなくてもよい。それにかかわらず、図１７は、誘電体材料７０の理想的な平坦化を示している。
【００３５】
ダマシン材料２４は、線５２および５６の形成後であって、材料７０を蒸着する前に、全体がまたは一部が除去されてよい。代わりに、線５２および５６の形成後にダマシン材料は何も除去されなくてもよい。
【００３６】
基板断片１０ａに関連して、図１８−２６を参照して、他の実施形態を説明する。最初に説明した実施形態からの同様な数字が使用されている。そこでは、或る構造の違いがサフィックス“ａ”または異なる数字を用いて適切に示される。図１８において、ダマシン材料２４ａは、最初に説明した実施形態のものよりもわずかに厚く示されている。そこでは、例えば第１および第２の導電線が、最初に説明した実施形態におけるものとほぼ同じ厚さの各トレンチ２５ａに関連して形成される。トレンチ２５ａは従って、最初に説明した実施形態のものよりも大きな量の材料３４ａおよび３５ａを含むように示されている。この実施形態に関連する継続した議論の目的のために、トレンチ２５ａは、ダマシン材料２４ａの高さＥに拡がる第１および第２の対向するトレンチ側壁２８ａおよび３０ａを有している。
【００３７】
図１９を参照すると、導電性材料３４ａ／３５ａがトレンチ２５ａ内に埋め込まれている。第１のトレンチ壁８２および第２のトレンチ壁８４が、埋め込まれた導電性材料３４ａ／３５ａ上に形成される。そしてそこにおいて、第１のトレンチ壁８２および第２のトレンチ壁８４が、ダマシン材料２４ａの高さＥ内に設けられる。１つの実施形態において、また図示されるように、第１のトレンチ壁８２は、第１のトレンチ側壁２８ａの上部を含むように形成され、第２のトレンチ壁８４は、第２のトレンチ側壁３０ａの上部を含むように形成される。それは、側壁２８ａおよび３０ａの無視できるほどのエッチングしか導電性材料３４ａ／３５ａ上に生じないように、導電性材料３４ａ／３５ａがダマシン材料２４ａに対して選択的にエッチングされる場合に、生じうる。代わりに、もしダマシン材料２４ａが導電性材料３４ａ／３５ａのエッチングの間または後に横方向にエッチングされたら、第１のトレンチ壁および第２のトレンチ壁は、トレンチが上述の導電性材料３４ａ／３５ａの上で広くなるように、横方向にカットされて減らされる（図示せず）。
【００３８】
図２０および図２１を参照すると、第１のエッチマスク８６が第１のトレンチ壁８２に対して形成されており、第２のエッチマスク８８が第２のトレンチ壁８４に対して形成されている。一実施形態において、そのようなものは、図１９に示された埋め込みステップの後にトレンチ２５ａの残りの容積を充填しない程度にスペーサ形成層を蒸着することによって形成されてよい。その後に、スペーサ形成層が異方性エッチングされて、図示した第１及び第２のエッチングマスクを形成し、それぞれ第１および第２のトレンチ壁に対して設けられる側壁スペーサをそれぞれ含むようにしてよい。従って、スペーサ形成層の蒸着される厚さは、主として第１および第２のエッチマスクの横方向寸法を決定するために使用されてよい。一実施形態において、そのような異方エッチングは、スペーサ形成層を覆って設けられるいかなるマスクも使用しないで処理されてよい。例えば、最初に説明した実施形態の図１１および図１２における例として図示されたようなマスクステップを付加することを回避できる。代わりに、リソグラフィックマスキングステップが、第１および第２のエッチマスクを形成するために処理されてよい。それにかかわらず、第１および第２のエッチマスク８６，８８が、例として、第１のトレンチ壁８２および第２のトレンチ壁８４から横方向内部への熱成長によって、代わりに形成されてよい。
【００３９】
第１および第２のエッチマスク８６，８８が、絶縁性の、導電性の、および／または半導電性の材料で形成されてよい。これは例えば、第１および第２のエッチマスクが形成された材料のいくらかまたは全てが完成された集積回路構造の一部として残っているかどうかに依存して行われる。１つの例は、原子層エピタキシによって蒸着された二酸化ケイ素のような酸化物を成す。一実施形態において、所与のケミストリにおける第１および第２のエッチマスクの材料のエッチ速度は、ダマシン材料２４ａのエッチ速度よりも高速である。
【００４０】
図２０は、第１および第２のエッチマスクが各トレンチ２５ａ内に、相互に結合されたループを含むように形成される１つの実施形態を示している。トレンチ２５ａの下部側終端は、例えば、図２０に図示されたミラー像を含み、それによって、第１および第２のエッチマスク８６および８８を形成する材料が、各トレンチ２５ａ内にループを形成するように相互結合する。第１および第２のエッチマスクを形成する材料のピンチオフ（図示せず）が、図示された例であるトレンチ２５ａの拡幅された端で生じてよい。
【００４１】
図２２及び図２３を参照しそして第１のエッチマスク８６及び第２のエッチマスク８８をマスキングとして使って、エッチングが第１及び第２のトレンチ側壁２８a及び３０aの間でそれぞれ上下方向に導電性物質３４a−３５bを通って行なわれる。これによって、各トレンチ２５a内に第１の導電線５２の第２の側壁５８の縦方向の輪郭を形成し、かつ、各トレンチ２５a内に第２の導電線５６の第２の側壁５８の縦方向の輪郭を形成する。
【００４２】
図２２と図２３は一実施形態を示すものでここでは最初に形成された第１の導電線５２及び第２の導電線５６が、例えば第１及び第２のエッチングマスク８６、８８の相互接続ループ（相互に接続されたループ）をエッチマスクとして使って形成された導電材料の相互接続ループ（相互に接続されたループ）からなる。導電材料のかかるループは、第１の導電線５２が各トレンチ内で第２の導電線５６と電気的に相互接続することから分離するために少なくとも２つの位置において破断されても良い。そうするような態様として図２４及び図２５について述べられる。
【００４３】
図２４と図２５においてマスキング材料９０が基板１０aの一部として蒸着され、それを貫通するマスク開口部９２が各トレンチの端或いはその近くに形成される。対応するマスク開口部９２（不図示）が、各トレンチ２５aについての対向する端部に形成されるであろう。一例としてのマスキング材料９０はフォトレジストである。
【００４４】
図２６を参照すると、第１及び第２のエッチマスク８６、８８の材料の相互接続部分がエッチングされ、続いて導電材料３４ａ、３５ａのエッチングが行なわれる。マスキング材料９０（不図示）はその後除去される。その代わりにこのようなものの幾らか或いは全てが部分的にはその組成によっては残っても良い。１またはそれ以上の適当なエッチングケミストリが、マスク８６、８８のマスキング材料のエッチング及びその後の導電材料３４ａ、３５ａのエッチングのために、当業者によって選択される。そしてこれは。ドライ及びウエットエッチングの一つまたは一方またはその組み合わせもまた使われて良い。一実施形態において少なくとも第１及び第２のエッチマスクの各々の少なくとも大部分は、完成された集積回路の一部として残る。例えば第１及び第２のエッチマスク８６及び８８の材料が絶縁性であるときこれは例えば図２６に示された実施形態においては大部分残っても良い。
【００４５】
一実施例において、集積回路の製造における一対の導電線を形成する方法は、基板上にあるダマシン材料中へトレンチを形成することを含む。導電材料はダマシン材料の上でトレンチの中へ蒸着されてトレンチを過充填する。導電材料は少なくともダマシン材料まで除去されて、トレンチの中に残っている導電材料の少なくとも一部を残す。上下方向のエッチングはトレンチ中の導電材料を通って行なわれて、トレンチの中に第１及び第２の導電線を形成し、それらは第１及び第２の導電線の長さの少なくとも大部分に沿って、横断面においてお互いにミラー像となる。上に示され説明されたような処理は単にこのような処理の幾つかの実例である。
【００４６】
この発明の一実施形態は集積回路の製造における導電線のアレイを形成する方法を包合する。これは基板上に複数の伸びた導電線を形成することを含む。処理は例えば上に示され及び述べられたように行なわれる。その代わりに単なる例示として伸びた複数の導電線は現存するまたはこれから開発されるであろう他の技術を使うと同様に現在のサブトラクティブパターニング及びエッチング技術を使うことによってだけでも形成されても良い。異なった技術の組み合わせも使っても良い。
【００４７】
第１及び第２の誘電体の交互の領域はそのアレイを横方向に横切って導電線の間に設けられる。第１の領域は導電線の２つの直ぐ隣接するものの間で固体絶縁材料の中に単一の空隙を含む。第２の領域は２つの直ぐ隣接する導電線の間の固体絶縁材料内における如何なる空隙空間も存在しないことによって少なくとも一部分では特徴付けられている。例えば例示のみであるが、図１７の導電線のアレイの製造における上述した処理は単なる例示である。これは導電線５２と５６の間にある誘電体材料７０と空隙空間７２の組み合わせによって特徴付けられた例えば第１の領域８０を示す。導電線５２と５６はお互いにミラー像であってもなくても良くまたはそうでなければお互いに異なっても同じであっても良い。第１の領域８０は第２の領域８２と交互に並んでおり、この第２の領域８２は各導電線５２，５６の対の間にある固体絶縁材料２４内にいかなる空隙空間も存在しないということによっても特徴付けられる。しかしながらそれとは別に第１及び第２の領域は同じまたは異なった時間で製造されえても良い。上述の実施例は空隙７０を有する第１の領域が、いかなる空隙空間をも持たないような第２の領域８２を形成した後で形成される。これに限らず処理はそうでなければ上述または他のように述べられたようなものとして行なわれても良い。
【００４８】
この発明の実施形態は導電線のアレイからなる集積回路であってその製造方法には依存しないものも含む。一実施形態においてかかる回路及びアレイは基板上に受けられた複数の伸びた導電線を含む。第１及び第２の誘電体材料の交互に並んだ領域はそのアレイを横方向に横切った導電線の間に設けられる。第１の領域は２つの直ぐに隣接した導電線間の固体絶縁材料内にある単一の空隙を含む。第２の領域は２つの直ぐに隣接した導電線間の固体絶縁領域内に空隙空間が存在しないことによって少なくとも一部分は特徴付けられる。再び例示として、図１７は導電線のアレイを持っている一実施例としての回路を示す。
【００４９】
一実施形態において、導電線のアレイを備えた集積回路は、基板上にある複数の伸びたた導電線を含む。その導電線は、直ぐに隣接した（直ぐ隣り合った）導電線の対の繰り返しによって少なくとも部分的に特徴付けられており、この直ぐに隣接した導電線の対は、この繰り返している対の長さの少なくとも大部分に沿って、横断面においてお互いにミラー像である。導電線５２、５６は上に示され述べられたものであるが、お互いのミラー像である直ぐに隣接した導電線の例は単なる例に過ぎない。
【００５０】
誘電体材料が、アレイを横方向に横切って、基板上の導電線間に設けられる。これは、上述したような単一の空隙を伴っても伴わなくても、また、アレイを横方向に横切る導電線間に設けられた第１及び第２の交互に並んだ領域を含んでいても含んでいなくてもよい。
【００５１】
さらに上に述べたことに限らず、上に述べたもの及び書かれたミラー像の線５２、５６はまた、一つの側だけ材料３４で内張りされているので、より大きな導電性を提供する。例えば層３４はその下方の材料に対して拡散バリア及び或いは付着層として作用するように与えられる。これは例えばその上に蒸着された材料３５は下方にある或いは周囲の材料に対して拡散バリアまたは付着特性が欠けている場合に望ましい。この例においては拡散バリア／付着材料はその上に蒸着された導電材料よりもより低い電気的導電性を有しても良い。主により低い導電材料から組成される側だけを有するミラー像の線を与えることによって、形成される導電線の全体的な導電性を増加することが出来る。
【図１】
0005549953.tif 000002
【図２】
0005549953.tif 000003
【図３】
0005549953.tif 000004
【図４】
0005549953.tif 000005
【図５】
0005549953.tif 000006
【図６】
0005549953.tif 000007
【図８】
0005549953.tif 000008
【図９】
0005549953.tif 000009
【図１０】
0005549953.tif 000010
【図１２】
0005549953.tif 000011
【図１３】
0005549953.tif 000012
【図１４】
0005549953.tif 000013
【図１８】
0005549953.tif 000014
【図１９】
0005549953.tif 000015
【図２０】
0005549953.tif 000016
【図２１】
0005549953.tif 000017
【図２２】
0005549953.tif 000018
【図２３】
0005549953.tif 000019
【図２５】
0005549953.tif 000020
【図２６】
0005549953.tif 000021
【図７】
0005549953.tif 000022
【図１１】
0005549953.tif 000023
【図１５】
0005549953.tif 000024
【図１６】
0005549953.tif 000025
【図１７】
0005549953.tif 000026
【図２４】
0005549953.tif 000027