(57)【特許請求の範囲】
【請求項１】
インダクタと、
入力電圧が与えられる入力電圧端子と前記インダクタとの間に接続される第１のスイッチングデバイスと、
前記第１のスイッチングデバイスと前記インダクタとの接続点と、グランド端子との間に接続された第２のスイッチングデバイスと、
出力電圧が出力される出力電圧端子と前記グランド端子との間のコンデンサと、
前記第１のスイッチングデバイスのオフ時の電流経路である前記グランド端子から前記出力電圧端子までの経路に挿入された、負荷電流に応答して前記経路を遮断するための第３のスイッチングデバイスと
を備え、
前記第３のスイッチングデバイスは、前記インダクタと前記出力電圧端子との間に配置され、
前記インダクタと前記第３のスイッチングデバイスの接続点と、前記入力電圧端子との間に配置された第４のスイッチングデバイスであって、前記入力電圧端子から、前記接続点へ向けて流れる電流を遮断し、前記第３のスイッチングデバイスのオフ時に前記第３のスイッチングデバイスにより遮断されたインダクタ電流を前記入力電圧端子に流すことのできる第４のスイッチングデバイスをさらに備えることを特徴とするＤＣＤＣコンバータ。
【請求項２】
インダクタと、
入力電圧が与えられる入力電圧端子と前記インダクタとの間に接続される第１のスイッチングデバイスと、
前記第１のスイッチングデバイスと前記インダクタとの接続点と、グランド端子との間に接続された第２のスイッチングデバイスと、
出力電圧が出力される出力電圧端子と前記グランド端子との間のコンデンサと、
前記第１のスイッチングデバイスのオフ時の電流経路である前記グランド端子から前記出力電圧端子までの経路に挿入された、負荷電流に応答して前記経路を遮断するための第３のスイッチングデバイスと
を備え、
前記第３のスイッチングデバイスは、前記インダクタと前記出力電圧端子との間に配置され、
前記インダクタと前記第３のスイッチングデバイスの接続点と、前記入力電圧端子とは異なる他の電圧端子との間に配置された第４のスイッチングデバイスであって、前記他の電圧端子から、前記接続点へ向けて流れる電流を遮断し、前記第３のスイッチングデバイスのオフ時に前記第３のスイッチングデバイスにより遮断されたインダクタ電流を前記他の電圧端子に流すことのできる第４のスイッチングデバイスをさらに備え、
前記他の電圧端子に加えられる電圧は、前記出力電圧の目標値よりも高いことを特徴とするＤＣＤＣコンバータ。
【請求項３】
インダクタと、
入力電圧が与えられる入力電圧端子と前記インダクタとの間に接続される第１のスイッチングデバイスと、
前記第１のスイッチングデバイスと前記インダクタとの接続点と、グランド端子との間に接続された第２のスイッチングデバイスと、
出力電圧が出力される出力電圧端子と前記グランド端子との間のコンデンサと、
前記第１のスイッチングデバイスのオフ時の電流経路である前記グランド端子から前記出力電圧端子までの経路に挿入された、負荷電流に応答して前記経路を遮断するための第３のスイッチングデバイスと
を備え、
前記第３のスイッチングデバイスは、前記インダクタと前記出力電圧端子との間に配置され、
前記第３のスイッチングデバイスと並列に配置された抵抗をさらに備え、
前記第３のスイッチングデバイスのオフ時に前記第３のスイッチングデバイスにより遮断されたインダクタ電流が、前記抵抗を通して前記出力電圧端子に流れることを特徴とするＤＣＤＣコンバータ。
【請求項４】
前記第３のスイッチングデバイスと並列に配置された抵抗をさらに備え、
前記第３のスイッチングデバイスのオフ時に前記第３のスイッチングデバイスにより遮断されたインダクタ電流が、前記抵抗を通して前記出力電圧端子に流れることを特徴とする請求項１又は２に記載のＤＣＤＣコンバータ。
【請求項５】
インダクタと、
入力電圧が与えられる入力電圧端子と前記インダクタとの間に接続される第１のスイッチングデバイスと、
前記第１のスイッチングデバイスと前記インダクタとの接続点と、グランド端子との間に接続された第２のスイッチングデバイスと、
出力電圧が出力される出力電圧端子と前記グランド端子との間のコンデンサと、
前記第１のスイッチングデバイスのオフ時の電流経路である前記グランド端子から前記出力電圧端子までの経路に挿入された、負荷電流に応答して前記経路を遮断するための第３のスイッチングデバイスと
を備え、
前記第３のスイッチングデバイスは、前記第２のスイッチングデバイスと前記グランド端子との間に配置されていることを特徴とするＤＣＤＣコンバータ。
【請求項６】
前記第３のスイッチングデバイスと並列に配置された抵抗をさらに備え、
前記第３のスイッチングデバイスのオフ時に前記第３のスイッチングデバイスにより遮断されたインダクタ電流が、前記抵抗を通して前記出力電圧端子に流れることを特徴とする請求項５に記載のＤＣＤＣコンバータ。
【請求項７】
前記第３のスイッチングデバイスは寄生素子を有し、
前記寄生素子は、前記グランド端子から流出する方向の電流を遮断する向きに配置されていることを特徴とする請求項６に記載のＤＣＤＣコンバータ。
【請求項８】
前記抵抗を非線形抵抗素子で置き換えたことを特徴とする請求項３、４又は６に記載のＤＣＤＣコンバータ。
【請求項９】
前記出力電圧が過電圧状態であることを検出したときに、前記第３のスイッチングデバイスをオフにすることを特徴とする請求項１から８のいずれかに記載のＤＣＤＣコンバータ。
【請求項１０】
前記出力電圧が過電圧状態であることを検出したときに、一定時間、前記第３のスイッチングデバイスをオフにすることを特徴とする請求項９に記載のＤＣＤＣコンバータ。
【請求項１１】
前記第３のスイッチングデバイスは、前記インダクタと前記出力電圧端子との間に接続されており、
前記第３のスイッチングデバイスをオフにする際の判定電圧と、オンにする際の判定電圧をそれぞれ設定したことを特徴とする請求項９に記載のＤＣＤＣコンバータ。
【請求項１２】
前記第３のスイッチングデバイスをオンにする条件を前記第１のスイッチングデバイスのオン信号とすることを特徴とする請求項１１に記載のＤＣＤＣコンバータ。
【請求項１３】
前記第３のスイッチングデバイスをオフにする際の判定電圧を設け、オンにする際の判定電圧に、コンスタントオンタイムＤＣＤＣコンバータのボトム検出コンパレータの出力を使用することを特徴とする請求項１１に記載のＤＣＤＣコンバータ。
【請求項１４】
前記第３のスイッチングデバイスをオフにする際の判定電圧を超えたときにオンタイムをリセットする機能を設けたことを特徴とする請求項１３に記載のＤＣＤＣコンバータ。
【請求項１５】
前記出力電圧が印加される負荷電流が急激に減少したことを検出したときに、前記第３のスイッチングデバイスを流れるインダクタ電流を遮断することを特徴とする請求項１から８のいずれかに記載のＤＣＤＣコンバータ。
【請求項１６】
前記負荷電流が急激に減少したことを検出したときに、一定時間、前記第３のスイッチングデバイスを流れる前記インダクタ電流を遮断することを特徴とする請求項１５に記載のＤＣＤＣコンバータ。
【請求項１７】
前記負荷電流が急激に減少したことを検出したときに、前記第３のスイッチングデバイスを流れる前記インダクタ電流を遮断し、前記出力電圧が解除電圧を下回ったときに、前記第３のスイッチングデバイスをオンにすることを特徴とする請求項１５に記載のＤＣＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路、特にＤＣＤＣコンバータに関し、より詳細には、インダクタを有するＤＣＤＣコンバータに関する。
【背景技術】
【０００２】
ＬＳＩの微細化に伴い、ＬＳＩの入力電圧の低下が進んでいる。そのため、ＬＳＩの入力電圧を出力するＤＣＤＣコンバータには、低い出力電圧を発生させるアプリケーションが増加している。図１に、従来のスイッチング方式の降圧型ＤＣＤＣコンバータを示す。第１のスイッチングデバイスＳＷ１がオンしている時、インダクタＬ１の電流変化の傾きは、
【０００３】
【数１】
0005567432.tif 000002
【０００４】
で表される。ＤＣＤＣコンバータへの入力電圧ＶINが高くて出力電圧ＶOUTが低い場合、インダクタ電流ｉLは急激に立ち上がる。たとえば、入力電圧ＶINが５Ｖ、１２Ｖ、４８Ｖ等、出力電圧ＶOUTが１Ｖまたはそれ未満という場合が考えられる。一方、第１のスイッチングデバイスＳＷ１がオフしていて第２のスイッチングデバイスＳＷ２が通電している時は、インダクタＬ１の電流変化の傾きは、
【０００５】
【数２】
0005567432.tif 000003
【０００６】
で表され、出力電圧ＶOUTが低いためにインダクタ電流ｉLが減少する勾配は緩やかになる。
【０００７】
このようなインダクタを使用した降圧型ＤＣＤＣコンバータの出力電圧ＶOUTが印加される負荷に流れる負荷電流ｉLOADが急激に減少した場合を考える。たとえば、負荷電流ｉLOADが１Ａから１００ｍＡに減少したとき、インダクタ電流ｉLが減少しないと、コンデンサＣOUTに余計な電荷が供給され、出力電圧ＶOUTが、予め定めた過電圧判定電圧を超えて上昇するオーバーシュートが生じてしまう。第１のスイッチングデバイスＳＷ１がオフになったとしても、式（２）に関連して説明したように、インダクタ電流ｉLは緩やかにしか減少していかない。したがって、インダクタ電流ｉLの流入による出力電圧ＶOUTの上昇が所定の範囲に入るように大きい容量のコンデンサを用いる必要があった。ここで、負荷電流ｉLOADの急激な減少と言っているのは、最も速いものでは、負荷として接続されるＬＳＩ等の回路がオフするとほぼ同時に負荷電流ｉLOADが減少するような場合であり、遅いものでは、負荷電流ｉLOADの減少が式（２）のインダクタ電流ｉLの減少よりは少なくとも速いような場合である。このような場合には、コンデンサＣOUTに余計な電荷が供給されていき、オーバーシュートが生じる可能性がある。
【０００８】
負荷電流の減少に高速に応答可能なＤＣＤＣコンバータが特許文献１に開示されており、図２に示す。ＤＣ−ＤＣコンバータ１は、ＤＣ−ＤＣコンバータ制御回路１０ａ及びコンバータ部２０ａを備え、コンバータ部２０ａは、ＮチャンネルＭＯＳトランジスタからなる出力トランジスタＱ１と、ダイオードＤ１と、チョークコイルＬ１と、平滑化容量Ｃ１とを備える。制御回路１０ａからの出力信号ＳＧ１に基づいて出力トランジスタＱ１がオン・オフ制御されることによって、入力電圧Ｖｉｎが降圧されて出力電圧Ｖｏとして出力端子Ｔｏに接続される負荷に出力される。この出力電圧Ｖｏは、出力トランジスタＱ１のオン時間とオフ時間の比を変化させることにより予め定めた目標値に制御される。
【０００９】
出力端子Ｔｏは、制御回路１０ａの入力端子Ｔ１に接続されている。この入力端子Ｔ１は、抵抗Ｒ１、Ｒ２を介してグランドに接続される。抵抗Ｒ１と抵抗Ｒ２との間の接続点が比較器１１の反転入力端子に接続されており、これにより、出力電圧Ｖｏが抵抗Ｒ１、Ｒ２によって分圧され、分圧電圧Ｖ１がフィードバック信号として比較器１１の反転入力端子に入力される。比較器１１において、フィードバック信号と参照電圧Ｖｒが比較され、その結果に応じて出力トランジスタＱ１がオン・オフ制御される。本技術では、スイッチング素子のオン時間またはオフ時間が極端に長くなる場合に発生しやすくなる低調波発振の発生を抑制するために、フィードバック信号と比較される参照電圧Ｖｒを、基準電圧Ｖｒｅｆにスロープ信号を加算した電圧としている。これにより、負荷急変後に出力電圧Ｖｏが基準電圧Ｖｒｅｆに基づく目標値に収束するまでの時間を短縮することができ、ひいては、オーバーシュートの発生を抑制することができている。ここで、基準電圧Ｖｒｅｆは、出力電圧Ｖｏが規格値に達したとき、抵抗Ｒ１、Ｒ２による分圧電圧Ｖ１と一致するように設定されている。
【００１０】
なお、スイッチング方式のＤＣＤＣコンバータの制御として、出力電圧を所定の電圧と比較し、当該所定の電圧以下である場合にスイッチングデバイスをオンにするというものが一般に知られており、特許文献１記載の従来技術のようなものを含め、具体的な制御態様は様々なものがある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１０―０５１０７３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１の従来技術は、コントローラであるＤＣ−ＤＣコンバータ制御回路１０ａでオーバーシュートの発生を抑制しようとしており、コントローラだけでは対応できない、インダクタ電流ｉLの減少よりも速い負荷電流減少に起因するオーバーシュートの抑制までは考慮されていない。
【００１３】
本発明は、このような問題点に鑑みてなされたものであり、その目的は、負荷電流の急激な減少またはこれに起因して発生したオーバーシュートに高速に応答して、オーバーシュートの回避または抑制をすることのできるＤＣＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１４】
このような目的を達成するために、本発明の第１の態様は、インダクタと、入力電圧が与えられる入力電圧端子と前記インダクタとの間に接続される第１のスイッチングデバイスと、前記第１のスイッチングデバイスと前記インダクタとの接続点と、グランド端子との間に接続された第２のスイッチングデバイスと、出力電圧が出力される出力電圧端子と前記グランド端子との間のコンデンサと、前記第１のスイッチングデバイスのオフ時の電流経路である前記グランド端子から前記出力電圧端子までの経路に挿入された、負荷電流に応答して前記経路を遮断するための第３のスイッチングデバイスとを備えることを特徴とするＤＣＤＣコンバータである。
【００１５】
また、本発明の第２の態様は、第１の態様において、前記第３のスイッチングデバイスが、前記インダクタと前記出力電圧端子との間に配置されていることを特徴とする。
【００１６】
また、本発明の第３の態様は、第２の態様において、前記インダクタと前記第３のスイッチングデバイスの接続点と、前記入力電圧端子との間に配置された第４のスイッチングデバイスであって、前記入力電圧端子から、前記接続点へ向けて流れる電流を遮断し、前記第３のスイッチングデバイスのオフ時に前記第３のスイッチングデバイスにより遮断されたインダクタ電流を前記入力電圧端子に流すことのできる第４のスイッチングデバイスをさらに備えることを特徴とする。
【００１７】
また、本発明の第４の態様は、第２の態様において、前記インダクタと前記第３のスイッチングデバイスの接続点と、前記入力電圧端子とは異なる他の電圧端子との間に配置された第４のスイッチングデバイスであって、前記他の電圧端子から、前記接続点へ向けて流れる電流を遮断し、前記第３のスイッチングデバイスのオフ時に前記第３のスイッチングデバイスにより遮断されたインダクタ電流を前記他の電圧端子に流すことのできる第４のスイッチングデバイスをさらに備え、前記他の電圧端子に加えられる電圧は、前記出力電圧の目標値よりも高いことを特徴とする。
【００１８】
また、本発明の第５の態様は、第２の態様において、前記第３のスイッチングデバイスと並列に配置された抵抗をさらに備え、前記第３のスイッチングデバイスのオフ時に前記第３のスイッチングデバイスにより遮断されたインダクタ電流が、前記抵抗を通して前記出力電圧端子に流れることを特徴とする。
【００１９】
また、本発明の第６の態様は、第３又は第４の態様において、前記第３のスイッチングデバイスと並列に配置された抵抗をさらに備え、前記第３のスイッチングデバイスのオフ時に前記第３のスイッチングデバイスにより遮断されたインダクタ電流が、前記抵抗を通して前記出力電圧端子に流れることを特徴とする。
【００２０】
また、本発明の第７の態様は、第１の態様において、前記第３のスイッチングデバイスが、前記第２のスイッチングデバイスと前記グランド端子との間に配置されていることを特徴とする。
【００２１】
また、本発明の第８の態様は、第７の態様において、前記第３のスイッチングデバイスと並列に配置された抵抗をさらに備え、前記第３のスイッチングデバイスのオフ時に前記第３のスイッチングデバイスにより遮断されたインダクタ電流が、前記抵抗を通して前記出力電圧端子に流れることを特徴とする。
【００２２】
また、本発明の第９の態様は、第８の態様において、前記第３のスイッチングデバイスが寄生素子を有し、前記寄生素子は、前記グランド端子から流出する方向の電流を遮断する向きに配置されていることを特徴とする。
【００２３】
また、本発明の第１０の態様は、第５、第６又は第８の態様において、前記抵抗を非線形抵抗素子で置き換えたことを特徴とする。
【００２４】
また、本発明の第１１の態様は、第１から第１０のいずれかの態様において、前記出力電圧が過電圧状態であることを検出したときに、前記第３のスイッチングデバイスをオフにすることを特徴とする。
【００２５】
また、本発明の第１２の態様は、第１１の態様において、前記出力電圧が過電圧状態であることを検出したときに、一定時間、前記第３のスイッチングデバイスをオフにすることを特徴とする。
【００２６】
また、本発明の第１３の態様は、第１１の態様において、前記第３のスイッチングデバイスが、前記インダクタと前記出力電圧端子との間に接続されており、前記第３のスイッチングデバイスをオフにする際の判定電圧と解除する際の判定電圧をそれぞれ設定したことを特徴とする。
【００２７】
また、本発明の第１４の態様は、第１３の態様において、前記第３のスイッチングデバイスをオフにする条件を前記第１のスイッチングデバイスのオン信号とすることを特徴とする。
【００２８】
また、本発明の第１５の態様は、第１３の態様において、前記第３のスイッチングデバイスをオフにする際の判定電圧を設け、オンにする際の判定電圧に、コンスタントオンタイムＤＣＤＣコンバータのボトム検出コンパレータの出力を使用することを特徴とする。
【００２９】
また、本発明の第１６の態様は、第１５の態様において、前記第３のスイッチングデバイスをオフにする際の判定電圧を超えたときにオンタイムをリセットする機能を設けたことを特徴とする。
【００３０】
また、本発明の第１７の態様は、第１から第１０のいずれかの態様において、前記出力電圧が印加される負荷電流が急激に減少したことを検出したときに、前記第３のスイッチングデバイスを流れるインダクタ電流を遮断することを特徴とする。
【００３１】
また、本発明の第１８の態様は、第１７の態様において、前記負荷電流が急激に減少したことを検出したときに、一定時間、前記第３のスイッチングデバイスを流れる前記インダクタ電流を遮断することを特徴とする。
【００３２】
また、本発明の第１９の態様は、第１７の態様において、前記負荷電流が急激に減少したことを検出したときに、前記第３のスイッチングデバイスを流れる前記インダクタ電流を遮断し、前記出力電圧が解除電圧を下回ったときに、前記第３のスイッチングデバイスをオンにすることを特徴とする。
【発明の効果】
【００３３】
本発明によれば、インダクタと、入力電圧が与えられる入力電圧端子とインダクタとの間に接続される第１のスイッチングデバイスと、第１のスイッチングデバイスとインダクタとの接続点と、グランド端子との間に接続された第２のスイッチングデバイスと、出力電圧が出力される出力電圧端子とグランド端子との間のコンデンサとを備えるＤＣＤＣコンバータにおいて、第１のスイッチングデバイスＳＷ１のオフ時の電流経路である、グランド端子から出力電圧端子までの経路に挿入された、負荷電流に応答して前記経路を遮断するための第３のスイッチングデバイスをさらに備えることにより、負荷電流の急激な減少またはこれに起因して発生したオーバーシュートに高速に応答することができる。
【図面の簡単な説明】
【００３４】
【図１】従来のスイッチング方式の降圧型ＤＣＤＣコンバータを示す図である。
【図２】負荷電流の減少に高速に応答可能な従来のＤＣＤＣコンバータを示す図である。
【図３】第１の実施形態に係るＤＣＤＣコンバータを示す図である。
【図４】図１に示した従来のＤＣＤＣコンバータの動作を比較として説明するための図である。
【図５】第１の実施形態に係るＤＣＤＣコンバータ３００の動作を説明するための図である。
【図６】第３のスイッチングデバイスＳＷ３の挿入箇所を示す図である。
【図７】第２の実施形態に係るＤＣＤＣコンバータを示す図である。
【図８】２の実施形態の変形形態を示す図である。
【図９】第３の実施形態に係るＤＣＤＣコンバータを示す図である。
【図１０】第４の実施形態に係るＤＣＤＣコンバータを示す図である。
【図１１】第４の実施形態に係るＤＣＤＣコンバータ１０００の動作を説明するための図である。
【図１２】第４の実施形態の変形形態を示す図である。
【図１３】第５の実施形態に係るＤＣＤＣコンバータを示す図である。
【図１４】図１３のＤＣＤＣコンバータ１３００において、抵抗Ｒ１を第３のスイッチングデバイスＳＷ３と並列に接続した回路を示す図である。
【図１５】図１４の第３のスイッチングデバイスＳＷ３の具体例を示す図である。
【図１６】第６の実施形態に係るＤＣＤＣコンバータを示す図である。
【図１７】第７の実施形態に係るＤＣＤＣコンバータを示す図である。
【図１８】第７の実施形態の変形形態を示す図である。
【図１９】第８の実施形態に係るＤＣＤＣコンバータを示す図である。
【図２０】第９の実施形態に係るＤＣＤＣコンバータを示す図である。
【図２１】第１０の実施形態に係るＤＣＤＣコンバータを示す図である。
【図２２】第１１の実施形態に係るＤＣＤＣコンバータを示す図である。
【図２３】第１２の実施形態に係るＤＣＤＣコンバータを示す図である。
【図２４】第１２の実施形態の変形形態を示す図である。
【図２５】第１３の実施形態に係るＤＣＤＣコンバータを示す図である。
【発明を実施するための形態】
【００３５】
以下、図面を参照して本発明の実施形態を詳細に説明する。
【００３６】
（第１の実施形態）
図３に、第１の実施形態に係るＤＣＤＣコンバータを示す。ＤＣＤＣコンバータ３００は、インダクタＬ１と、入力電圧ＶINが与えられる入力電圧端子とインダクタＬ１との間に接続される第１のスイッチングデバイスＳＷ１と、第１のスイッチングデバイスＳＷ１とインダクタＬ１との接続点とグランド端子ＧＮＤとの間に接続された第２のスイッチングデバイスＳＷ２と、出力電圧ＶOUTが出力される出力電圧端子とグランド端子ＧＮＤとの間のコンデンサＣOUTと、インダクタ１と出力電圧端子との間に接続された第３のスイッチングデバイスＳＷ３とを備える。説明のため、負荷も併せて図示してある。
【００３７】
第３のスイッチングデバイスＳＷ３は、負荷電流の急激な減少またはこれに起因して発生したオーバーシュートが検出されるとオフされる。これにより、インダクタＬ１からコンデンサＣOUTに流れるインダクタ電流ｉLが遮断または低減され、オーバーシュートの回避または抑制を図ることができる。
【００３８】
図５に、本実施形態に係るＤＣＤＣコンバータの動作例を説明するための図を示す。図４は、図１に示した従来のＤＣＤＣコンバータの動作を比較として説明するための図である。第１のスイッチングデバイスＳＷ１は、一定時間オンした後、出力電圧が基準電圧に下がるまでオフする。基準電圧まで下がると、再び一定時間オンする。こうした制御を受けている。これは、図５及び６で共通である。ただし、本実施形態に係る図６では、負荷電流の急激な減少またはこれに起因して発生したオーバーシュートが検出されると第３のスイッチングデバイスＳＷ３がオフされ、この時点をピークに出力電圧が低下していき、オーバーシュートの回避または抑制が可能となる。出力電圧が基準電圧に達すると、第１のスイッチングデバイスＳＷ１が一定時間オンされる。この際、第３のスイッチングデバイスＳＷ３は第１のスイッチングデバイスＳＷ１と同時にオンされる。
【００３９】
なお、第３のスイッチングデバイスＳＷ３がオフで、かつ第１のスイッチングデバイスＳＷ１がオフの場合、第３のスイッチングデバイスＳＷ３は、第１のスイッチングデバイスＳＷ１がオフ時のグランド端子ＧＮＤから出力電圧端子までの電流経路に挿入されている形になる。第３のスイッチングデバイスＳＷ３がオフのときに第３のスイッチングデバイスＳＷ３に加わる電圧をＶSW3とすると、インダクタ電流ｉLの電流変化は次式で表される。
【００４０】
【数３】
0005567432.tif 000004
【００４１】
第３のスイッチングデバイスＳＷ３に加わる電圧が高いほど、インダクタ電流ｉLの減少速くなる。第３のスイッチングデバイスＳＷ３をオンするタイミングは様々だが、インダクタ電流ｉLが速く減少する本実施形態に係るＤＣＤＣコンバータ３００では、第３のスイッチングデバイスＳＷ３をオンしたときにオーバーシュートが生じにくい。つまり、負荷電流の急激な減少またはこれに起因して発生したオーバーシュートに高速に応答することができる。
【００４２】
第３のスイッチングデバイスＳＷ３は、図３ではインダクタＬ１と出力電圧端子との間に配置しているが、上述の効果は、第３のスイッチングデバイスＳＷ３が、第１のスイッチングデバイスＳＷ１がオフ時の電流経路であるグランド端子ＧＮＤから出力電圧端子の間に挿入されていれば得られることに留意されたい（図６参照）。第３のスイッチングデバイスＳＷ３は、第１のスイッチングデバイスＳＷ１のオフ時の電流経路である、グランド端子から出力電圧端子までの経路を、負荷電流に応答して遮断する。
【００４３】
（第２の実施形態）
図７に、第２の実施形態に係るＤＣＤＣコンバータを示す。ＤＣＤＣコンバータ７００は、第１の実施形態に係るＤＣＤＣコンバータ３００とほぼ同一だが、インダクタＬ１と第３のスイッチングデバイスＳＷ３との接続点と、入力電圧端子との間に第４のスイッチングデバイスＳＷ４が設けられている点と、第１及び第３のスイッチングデバイスＳＷ１、ＳＷ３の寄生ダイオードＤ１、Ｄ３を併せて示してある点が異なる。
【００４４】
第４のスイッチングデバイスＳＷ４には、入力電源端子から、インダクタＬ１と第３のスイッチングデバイスＳＷ３との接続点へ向けて流れる電流を遮断することができるものを用いる。こうした構成とすることにより、第３のスイッチングデバイスＳＷ３がオフされて遮断されたインダクタ電流ｉLを、第４のスイッチングデバイスＳＷ４を通して入力電圧端子へ回生させることができる。
【００４５】
第１のスイッチングデバイスＳＷ１がオフで、グランド端子ＧＮＤから、第２のスイッチングデバイスＳＷ２、インダクタＬ１、第３のスイッチングデバイスＳＷ３を経て出力電圧端子に電流が流れているときに、第３のスイッチングデバイスＳＷ３がオフになると、インダクタＬ１と第３のスイッチングデバイスＳＷ３との接続点の電位は、逆起電力によりＶINよりも高くなる。たとえば、第４のスイッチングデバイスＳＷ４としてダイオードを用いた場合、当該ダイオードを通して入力電圧端子にインダクタ電流ｉLが流れる。これにより、第３のスイッチングデバイスＳＷ３に加わる電圧を入力電圧ＶINでクランプすることができ、第３のスイッチングデバイスＳＷ３を保護することができる。また、インダクタ電流ｉLが電源に戻されるので、損失を低減することができる。
【００４６】
なお、図７では、第２及び第４のスイッチングデバイスＳＷ２、ＳＷ４として、ダイオードを利用した例を示したが、図８に、ＭＯＳＦＥＴを用いた例を示す。第３のスイッチングデバイスＳＷ３がオフになったときに、第４のスイッチングデバイスＳＷ４をオンにすることにより、オン電圧が低いためダイオードを用いた場合よりも損失を低減することが可能である。
【００４７】
（第３の実施形態）
図９に、第３の実施形態に係るＤＣＤＣコンバータを示す。ＤＣＤＣコンバータ９００は、図７に示した第２の実施形態に係るＤＣＤＣコンバータ７００とほぼ同一だが、第４のスイッチングデバイスＳＷ４が、入力電圧端子とは異なる他の電圧端子に接続されている点が異なる。ここで、当該電圧端子に加わる電圧ＶHは出力電圧ＶOUTの目標値より大きいものとする。
【００４８】
このような回路構成の場合には、入力電圧ＶIN以外の電圧を選定できるので、インダクタ電流ｉLOADが減少する勾配を変更することができる。第３のスイッチングデバイスＳＷ３に加わる電圧を電圧ＶHでクランプすることができる点、インダクタ電流ｉLが電源に戻されるので損失を低減することができる点は、第２の実施形態と同様である。
【００４９】
（第４の実施形態）
図１０に、第４の実施形態に係るＤＣＤＣコンバータを示す。ＤＣＤＣコンバータ１０００は、第１の実施形態に係るＤＣＤＣコンバータ３００とほぼ同一だが、第３のスイッチングデバイスＳＷ３と並列に抵抗Ｒ１を設けた点が異なる。
【００５０】
このような回路構成の場合には、第３のスイッチングデバイスＳＷ３のオフ時に第３のスイッチングデバイスＳＷ３により遮断された、インダクタＬ１から出力電圧端子への電流が抵抗Ｒ１を通して出力電圧端子に流れる。
【００５１】
第１のスイッチングデバイスＳＷ１がオフで、グランド端子ＧＮＤから、第２のスイッチングデバイスＳＷ２、インダクタＬ１、第３のスイッチングデバイスＳＷ３を経て出力電圧端子に電流が流れているとき、第３のスイッチングデバイスＳＷ３がオフになると、インダクタ電流ｉLは、第３のスイッチングデバイスＳＷ３に並列に接続された抵抗Ｒ１を通して流れる。抵抗Ｒ１に発生した電圧により、図１に示したような従来のＤＣＤＣコンバータよりもインダクタＬ１に高い電圧が加わるため、次式に示すように、インダクタ電流ｉLの減少が速くなる。そのため、第３のスイッチングデバイスＳＷ３をオンしたときにコンデンサＣOUTに余計な電荷が流れ込みにくく、オーバーシュートが生じにくい。
【００５２】
【数４】
0005567432.tif 000005
【００５３】
これは、第１の実施形態において式（３）を参照して説明したのと同様に、負荷電流の急激な減少またはこれに起因して発生したオーバーシュートに高速に応答することができることを意味する。
【００５４】
第１〜第３の実施形態と比較すると、これらの実施形態では、インダクタＬ１から出力電圧端子への電流がゼロになる。したがって、負荷電流ｉLOADが減少はしたもののゼロではない場合、コンデンサＣOUTの電荷は減少するのみであるので、出力電圧ＶOUTも減少していく。第１のスイッチングデバイスＳＷ１は、出力電圧ＶOUTが所定の電圧以下になるとオンされるという制御を受けるため、インダクタ電流ｉLが十分に減少したか否かにかかわらず、出力電圧ＶOUTが低下したことに応答して第１のスイッチングデバイスＳＷ１がオンされると、コンデンサＣOUTに過剰な電荷が流れ込み、オーバーシュートが生じる可能性がある。
【００５５】
本実施形態に係るＤＣＤＣコンバータ１０００では、第３のスイッチングデバイスＳＷ３がオフされていても抵抗Ｒ１を通じて出力電圧端子に電流ｉLが流れ、負荷電流ｉLOADによる電荷の減少と拮抗する形でインダクタ電流ｉLによる電荷の増加が発生する。しかしながら、式（４）に従ってインダクタ電流ｉLは高速に減少していき、インダクタ電流ｉLが負荷電流ｉLOADよりも小さくなると、出力電圧ＶOUTが減少し始める。よって、出力電圧ＶOUTが所定の電圧よりも低下したことに応答して第１のスイッチングデバイスＳＷ１がオンされたときには、インダクタ電流ｉLは十分に減少しており、第１のスイッチングデバイスＳＷ１をオンしてすぐにオーバーシュートすることはない。なお、第３のスイッチングデバイスＳＷ３は、第１のスイッチングデバイスＳＷ１と同時にオンされる制御を受ける。図１１に、第４の実施形態に係るＤＣＤＣコンバータ１０００の動作を説明するための図を示す。図５と異なる点は、第４の実施形態に係るＤＣＤＣコンバータ１０００では、第３のスイッチングデバイスＳＷ３をオフした後も、上述のように出力電圧ＶOUTが増加していくところである。
【００５６】
図１２に、第４の実施形態の変形形態を示す。これは、図１０のＤＣＤＣコンバータ１０００に、図７に示した第２の実施形態に係るＤＣＤＣコンバータ７００を組み合わせたものである。図１０を参照して上述した第４の実施形態に係るＤＣＤＣコンバータ１０００の効果に加えて、抵抗Ｒ１の設定によっては点ＶAの電位が入力電圧ＶINよりも高くなる場合があり、その場合、インダクタＬ１のエネルギーが電源に戻されるので損失を低減することができる。加えて、第３のスイッチングデバイスＳＷ３に加わる電圧をＶINで制限することができる。
【００５７】
（第５の実施形態）
図１３に、第５の実施形態に係るＤＣＤＣコンバータを示す。ＤＣＤＣコンバータ１３００は、第３のスイッチングデバイスＳＷ３が、グランド端子ＧＮＤと第２のスイッチングデバイスＳＷ２との間に配置されている点が図３のＤＣＤＣコンバータ３００と異なる。
【００５８】
このような回路構成の場合には、第１のスイッチングデバイスＳＷ１がオンのときに、インダクタ電流ｉLが第３のスイッチングデバイスＳＷ３に流れないため、図３の回路構成に比べて損失を低減することができる。
【００５９】
図１４は、図１３のＤＣＤＣコンバータ１３００において、抵抗Ｒ１を第３のスイッチングデバイスＳＷ３と並列に接続したものである。第１のスイッチングデバイスＳＷ１及び第３のスイッチングデバイスＳＷ３の寄生素子Ｄ１、Ｄ３をそれぞれ示してあるが、第３のスイッチングデバイスＳＷ３の寄生素子Ｄ３は、グランド端子ＧＮＤから流出する方向の電流を遮断する機能を有する。
【００６０】
第１のスイッチングデバイスＳＷ１がオフで、第２のスイッチングデバイスＳＷ２、インダクタＬ１、第３のスイッチングデバイスＳＷ３を経て出力電圧端子に電流が流れているとき、第３のスイッチングデバイスＳＷ３がオフになると、インダクタ電流ｉLは並列に接続された抵抗Ｒ１を通して流れる。それにより、抵抗Ｒ１に発生する電圧分が図１のような従来のＤＣＤＣコンバータ以上に加わるので、インダクタ電流ｉLの減少が速くなる。
【００６１】
寄生素子Ｄ３は、存在する場合と存在しない場合がある。第３のスイッチングデバイスＳＷ３が寄生素子Ｄ３を有する場合には、図１４に示すように、寄生素子Ｄ３がグランド端子ＧＮＤから流出する方向の電流を遮断する向きで第３のスイッチングデバイスＳＷ３を配置する必要がある。図１５（ａ）及び（ｂ）に、ＮチャネルＭＯＳＦＥＴ及びＰチャネルＭＯＳＦＥＴを第３のスイッチングデバイスＳＷ３として用いた場合の例をそれぞれ示す。図１５（ａ）の構造が図１４の第３のスイッチングデバイスＳＷ３を与える。
【００６２】
（第６の実施形態）
図１６に、第６の実施形態に係るＤＣＤＣコンバータを示す。ＤＣＤＣコンバータ１６００は、第１の実施形態に係るＤＣＤＣコンバータ３００とほぼ同一だが、第３のスイッチングデバイスＳＷ３と並列にツェナーダイオードＺＤ１を設けた点が異なる。
【００６３】
第１のスイッチングデバイスＳＷ１がオフで、第２のスイッチングデバイスＳＷ２、インダクタＬ１、第３のスイッチングデバイスＳＷ３を経て出力電圧端子に電流が流れているとき、第３のスイッチングデバイスＳＷ３がオフになると、インダクタ電流ｉLは並列に接続されたツェナーダイオードＺＤ１を通して流れる。それにより、ツェナーダイオードＺＤ１のツェナー電圧分が図１のような従来のＤＣＤＣコンバータより余分に加わり、インダクタ電流ｉLの減少が速くなる。
【００６４】
なお、ツェナーダイオードＺＤ１等の非線形抵抗素子を用いてもよい。
【００６５】
（第７の実施形態）
図１７に、第７の実施形態に係るＤＣＤＣコンバータを示す。ＤＣＤＣコンバータ１７００は、出力電圧ＶOUTが過電圧状態であることを検出したときに、第３のスイッチングデバイスＳＷ３をオフにするための過電圧判定回路を備える。ここでは、第４の実施形態で説明した図１０のＤＣＤＣコンバータ１０００に過電圧判定回路を付加したもので説明するが、これはあくまで例示であることに留意されたい。以下、図１８から図２５に関しても同様である。
【００６６】
出力電圧ＶOUTが過電圧判定電圧ＶOVよりも大きくなると過電圧検出コンパレータＯＶ＿ＣＯＭＰの出力がＬｏｗになり、第３のスイッチングデバイスＳＷ３がオフになる。これにより、インダクタ電流ｉLは抵抗Ｒ１を通して流れる。過電圧判定電圧ＶOVは、たとえば基準電圧Ｖrefの１．１倍といった値に設定することができる。
【００６７】
図１８に、第７の実施形態の変形形態を示す。ＤＣＤＣコンバータ１８００は、出力電圧ＶOUTが過電圧状態であることを検出したときに、一定時間、ワンショット回路ＯＮＥ  ＳＨＯＴを利用して第３のスイッチングデバイスＳＷ３をオフにする。出力電圧ＶOUTが過電圧判定電圧ＶOVよりも大きくなると、過電圧検出コンパレータＯＶ＿ＣＯＭＰの出力がＬｏｗになり、一定時間、第３のスイッチングデバイスＳＷ３がオフになる。これにより第３のスイッチングデバイスＳＷ３が高速にオン・オフするような減少を回避することができる。
【００６８】
（第８の実施形態）
図１９に、第８の実施形態に係るＤＣＤＣコンバータを示す。ＤＣＤＣコンバータ１９００は、インダクタＬ１と出力電圧端子との間に接続された第３のスイッチングデバイスＳＷ３をオフにする際の判定電圧ＶOVSと、オンにする際の判定電圧ＶOVRをそれぞれ設定した回路をさらに備える。
【００６９】
出力電圧ＶOUTが過電圧判定電圧ＶOVSよりも高くなると、過電圧検出コンパレータＯＶＳ＿ＣＯＭＰの出力がＨｉｇｈになり、リセットセット・フリップフロップ（ＲＳ−ＦＦ）の出力ＱＢがＬｏｗになり、第３のスイッチングデバイスＳＷがオフになる。出力ＱＢは、出力電圧ＶOUTが過電圧解除電圧ＶOVRよりも低くなったときに出力ＱＢがＨｉｇｈになる。
【００７０】
（第９の実施形態）
図２０に、第９の実施形態に係るＤＣＤＣコンバータを示す。ＤＣＤＣコンバータ２０００は、インダクタＬ１と出力電圧端子との間に接続された第３のスイッチングデバイスＳＷ３をオフにする条件を、第１のスイッチングデバイスＳＷ１のオン信号とする回路を備える。
【００７１】
出力電圧ＶOUTが過電圧判定電圧ＶOVSよりも高くなると過電圧検出コンパレータＯＶＳ＿ＣＯＭＰの出力がＨｉｇｈになり、リセットセット・フリップフロップ（ＲＳ−ＦＦ）の出力ＱＢがＬｏｗになり、第３のスイッチングデバイスＳＷ３がオフになる。第１のスイッチングデバイスＳＷ１をオンにする信号で、出力ＱＢはＨｉｇｈになり、第３のスイッチングデバイスＳＷ３がオンになる。
【００７２】
（第１０の実施形態）
図２１に、第１０の実施形態に係るＤＣＤＣコンバータを示す。ＤＣＤＣコンバータ２１００は、インダクタＬ１と出力電圧端子との間に接続された第３のスイッチングデバイスＳＷ３をオフにする際の判定電圧を設け、オフにする際の判定電圧に、コンスタントオンタイムＤＣＤＣコンバータのボトム検出コンパレータの出力を使用する回路をさらに備える。
【００７３】
出力電圧ＶOUTが基準電圧Ｖref以下のときに、一定時間、第１のスイッチングデバイスＳＷ１がオンするようなコンスタントオンタイムＤＣＤＣコンバータにおいて、出力電圧ＶOUTと基準電圧Ｖrefを比較するコンパレータの出力の信号で図１９の過電圧解除信号を代用することができる。このような回路構成をとることにより、図１９の回路より小型化することができる。
【００７４】
（第１１の実施形態）
図２２に、第１１の実施形態に係るＤＣＤＣコンバータを示す。ＤＣＤＣコンバータ２２００は、インダクタＬ１と出力電圧端子との間に接続された第３のスイッチングデバイスＳＷ３をオフにする際の判定電圧を超えたときに、第１のスイッチングデバイスＳＷ１のオンタイムをリセットする機能を設けた回路をさらに備える。
【００７５】
出力電圧ＶOUTが基準電圧Ｖref以下のときに、一定時間、第１のスイッチングデバイスＳＷ３がオンするようなコンスタントオンタイムＤＣＤＣコンバータにおいて、出力電圧ＶOUTと過電圧判定電圧ＶOVSを比較するコンパレータの出力の信号で一定時間のオン信号を一定時間以内でオフさせることにより出力電圧の上昇量を低減することができる。この実施形態は、図５及び６を参照して説明した制御を受けている場合において、第１のスイッチングデバイスＳＷ１のオン時に過電圧状態になったときに特に有効である。
【００７６】
（第１２の実施形態）
図２３に、第１２の実施形態に係るＤＣＤＣコンバータを示す。ＤＣＤＣコンバータ２３００は、負荷電流が急激に減少したことを検出したときに、第３のスイッチングデバイスＳＷ３をオフにする回路をさらに備える。負荷電流を計測し、負荷電流が急減したことを検出して第３のスイッチングデバイスＳＷ３をオフにする。
【００７７】
負荷電流の急減による出力電圧ＶOUTの変化は位相が９０度遅れるので、負荷電流を検出したほうが速く応答できる。
【００７８】
図２４に、第１１の実施形態の変形形態を示す。ＤＣＤＣコンバータ２４００は、負荷電流が急激に減少したことを検出したときに、一定時間、第３のスイッチングデバイスＳＷ３をオフにする。
【００７９】
（第１３の実施形態）
図２５に、第１３の実施形態に係るＤＣＤＣコンバータを示す。ＤＣＤＣコンバータ２５００は、負荷電流が急激に減少したことを検出したときに、第３のスイッチングデバイスＳＷ３をオフにし、出力電圧が解除電圧を下回ったときに第３のスイッチングデバイスＳＷ３をオンにする。負荷電流を計測し、負荷電流が急減したことを検出して第３のスイッチングデバイスＳＷ３をオフにする。出力電圧が解除電圧ＶRを下回ったときに第３のスイッチングデバイスＳＷ３をオンにする。
【図１】
0005567432.tif 000006
【図２】
0005567432.tif 000007
【図３】
0005567432.tif 000008
【図４】
0005567432.tif 000009
【図５】
0005567432.tif 000010
【図６】
0005567432.tif 000011
【図７】
0005567432.tif 000012
【図８】
0005567432.tif 000013
【図９】
0005567432.tif 000014
【図１０】
0005567432.tif 000015
【図１１】
0005567432.tif 000016
【図１２】
0005567432.tif 000017
【図１３】
0005567432.tif 000018
【図１４】
0005567432.tif 000019
【図１５】
0005567432.tif 000020
【図１６】
0005567432.tif 000021
【図１７】
0005567432.tif 000022
【図１８】
0005567432.tif 000023
【図１９】
0005567432.tif 000024
【図２０】
0005567432.tif 000025
【図２１】
0005567432.tif 000026
【図２２】
0005567432.tif 000027
【図２３】
0005567432.tif 000028
【図２４】
0005567432.tif 000029
【図２５】
0005567432.tif 000030