(57)【特許請求の範囲】
【請求項１】
上位装置からの送信要求信号に基づくパケット送信期間にパケットをＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）バスへ送信するドライバ回路と、
前記ドライバ回路と共通に前記ＵＳＢバスへ接続されて、前記ＵＳＢバスに前記パケットが送信されたことを検出するとパケット送信中を示すスケルチ信号を出力するレシーバ回路と、
前記スケルチ信号を入力すると前記ＵＳＢバスにおいて前記パケットが送信中であることを予め定められたラインステート信号により前記上位装置へ通知するラインステート信号制御回路と、
前記パケット送信期間において、前記ラインステート信号の出力を固定させるように前記ラインステート信号制御回路を制御すると共に前記レシーバ回路を停止させるように制御するレシーバ電源制御回路と
を備えるＵＳＢ通信装置。
【請求項２】
請求項１に記載のＵＳＢ通信装置であって、
前記レシーバ電源制御回路は、前記パケット送信期間の開始を検出すると、前記ラインステート信号の出力を固定させるように前記ラインステート信号制御回路を制御する
ＵＳＢ通信装置。
【請求項３】
請求項２に記載のＵＳＢ通信装置であって、
前記レシーバ電源制御回路は、前記パケット送信期間の開始を検出すると、前記ラインステート信号制御回路により前記ラインステート信号が出力された後に、前記ラインステート信号の出力を固定させるように前記ラインステート信号制御回路を制御する
ＵＳＢ通信装置。
【請求項４】
請求項２または請求項３に記載のＵＳＢ通信装置であって、
前記レシーバ電源制御回路は、前記送信要求信号の立ち上がりにより前記パケット送信期間の開始を検出する
ＵＳＢ通信装置。
【請求項５】
請求項１から請求項４までのいずれかに記載のＵＳＢ通信装置であって、
前記レシーバ電源制御回路は、前記パケット送信期間の終了を検出すると、前記レシーバ回路を駆動して、前記ラインステート信号の出力の固定を解除するように前記ラインステート信号制御回路を制御する
ＵＳＢ通信装置。
【請求項６】
請求項５に記載のＵＳＢ通信装置であって、
前記レシーバ電源制御回路は、前記パケット送信期間の終了を検出すると、前記レシーバ回路を駆動して、前記レシーバ回路により出力された前記スケルチ信号の状態が確定した後に、前記ラインステート信号の出力の固定を解除するように前記ラインステート信号制御回路を制御する
ＵＳＢ通信装置。
【請求項７】
請求項５または請求項６に記載のＵＳＢ通信装置であって、
前記レシーバ電源制御回路は、前記送信要求信号の立ち下がりにより前記パケット送信期間の終了を検出する
ＵＳＢ通信装置。
【請求項８】
請求項１から請求項７までのいずれかに記載のＵＳＢ通信装置であって、
前記ラインステート信号制御回路は、前記ラインステート信号の出力を固定している期間に前記スケルチ信号をマスクする
ＵＳＢ通信装置。
【請求項９】
請求項１から請求項８までのいずれかに記載のＵＳＢ通信装置であって、
前記レシーバ回路は、ラインステート固定要求信号により前記ラインステート信号の出力の固定または固定解除を制御して、
前記ラインステート信号制御回路は、ラインステート固定要求信号と前記スケルチ信号とを入力して、ラインステート固定要求信号に基づいて前記ラインステート信号の出力を固定または固定解除するラインステート信号固定回路を備える
ＵＳＢ通信装置。
【請求項１０】
請求項９に記載のＵＳＢ通信装置であって、
前記ラインステート固定回路は、前記ラインステート信号の出力を固定している期間に前記スケルチ信号をマスクする
ＵＳＢ通信装置。
【請求項１１】
ドライバ回路が上位装置からの送信要求信号に基づくパケット送信期間にパケットをＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）バスへ送信するステップと、
レシーバ回路が前記ＵＳＢバスに前記パケットが送信されたことを検出するステップと、
前記レシーバ回路がパケット送信中を示すスケルチ信号を出力するステップと、
ラインステート信号制御回路が前記スケルチ信号を入力すると前記ＵＳＢバスにおいて前記パケットが送信中であることを予め定められたラインステート信号で前記上位装置へ通知するステップと、
レシーバ電源制御回路が、前記パケット送信期間において、前記ラインステート信号の出力を固定させるように前記ラインステート信号制御回路を制御するステップと、
前記レシーバ電源制御回路が、前記レシーバ回路を停止させるように制御するステップと
を備えるＵＳＢ通信装置の消費電力削減方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）通信を行うＵＳＢ通信装置に関する。
【背景技術】
【０００２】
ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）は、コンピュータ間でシリアルバスを用いて高速な通信を行うため通信規格である。近年、デジタルカメラやＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）に例示されるモバイル機器にも、ＵＳＢ通信を行う通信装置（以下、ＵＳＢ通信装置）が搭載される例が増えている。このようなモバイル機器は、バッテリーから電源供給を受ける。そのため、モバイル機器に搭載されるＵＳＢ通信装置では、低消費電力化への要求が高い。
【０００３】
ところで、現在の主流であるＵＳＢ２．０には、ＵＴＭＩ＋（ＵＳＢ２．０  Ｔｒａｎｓｃｅｉｖｅｒ  Ｍａｃｒｏｃｅｌｌ  Ｉｎｔｅｒｆａｃｅ）規格が存在する。ＵＴＭＩ＋規格は、ＵＳＢ２．０に準拠したＵＳＢ通信装置の物理層（ＰＨＹ）回路のインタフェースを統一化する目的で策定されている。しかし、ＵＴＭＩ＋には低消費電力化に関する技術が規定されていない。ＵＳＢ通信装置は、物理層回路における消費電力が大きく、モバイル機器に搭載されるＵＳＢ通信装置ではより一層の低消費電力化が求められる。
【０００４】
特許文献１は、物理層回路の省電力化を実現できるデータ転送制御装置を開示している。図１から図３Ｂを用いて、特許文献１のデータ転送制御装置を説明する。
【０００５】
図１は、特許文献１におけるデータ転送制御装置の構成例を示す図である。特許文献１のデータ転送制御装置は、トランシーバ１１０、転送コントローラ１７０、データバッファ（ＦＩＦＯ）１００を備える。
【０００６】
トランシーバ１１０は、差動信号線（ＤＰ、ＤＭ）を用いてＵＳＢのパケットを送受信するための回路である。トランシーバ１１０は、ＵＳＢの論理層回路の一部であるロジック回路１２０と、物理層回路であるアナログフロントエンド回路１３０とを備える。ロジック回路１２０は、ＥＯＰ（Ｅｎｄ  Ｏｆ  Ｐａｃｋｅｔ）や、ＳＹＮＣ（ＳＹＮＣｈｒｏｎｉｚａｔｉｏｎ）や、差動信号のラインステート（Ｊ、Ｋ、ＳＥ０等）の生成・削除といった処理を行う。アナログフロントエンド回路１３０は、送信回路１４０や受信回路１５０を含む。送信回路１４０は、ＵＳＢバスを介してパケットを送信するための回路である。具体的には、後述する電流源１４２を用いてＵＳＢバスの差動信号線を駆動することでパケットを送信する。受信回路１５０は、ＵＳＢバスを介して転送されて来たパケットを受信する回路である。具体的には、ＵＳＢバスにおいて差動信号線のラインステートを検出することにより、パケット（シリアルデータ）の受信を行う。
【０００７】
転送コントローラ１７０は、ＵＳＢバスを介したデータ転送を制御するためのコントローラである。転送コントローラ１７０は、ＳＩＥ（Ｓｅｒｉａｌ  Ｉｎｔｅｒｆａｃｅ  Ｅｎｇｉｎｅ）１８０と、バッファコントローラ１９０とを備える。ＳＩＥ１８０は、パケット処理や、トランザクション処理や、サスペンド・レジューム制御処理などを行う。ＳＩＥ１８０は、パケット解析回路１８２と、トランザクションコントローラ１８４と、パケット生成回路１８６とを備える。パケット解析回路１８２は、ＵＳＢバスを介して受信回路１５０に受信されたパケットを解析する。トランザクションコントローラ１８４は、トランザクション処理を行い、トランザクションを構成するパケットの送信指示を行う。パケット生成回路１８６は、トランザクションコントローラ１８４により送信指示されたパケットを生成し、生成されたパケットを送信回路に送信させるための送信データを出力する。バッファコントローラ１９０は、データバッファ１００の領域確保処理や、データバッファ１００へのアクセス処理を行う。
【０００８】
データバッファ１００は、ＵＳＢを介して転送されるデータを一時的に格納する。
【０００９】
次に、図２は、特許文献１におけるデータ転送制御装置の送信回路１４０の構成を示す図である。特許文献１の送信回路１４０は、電流源１４２と、送信ドライバ１４４と、送信制御回路１４６とを備える。
【００１０】
電流源１４２（定電流源）は、ＶＤＤと第１のノードＮ１の間に設けられる。送信ドライバ１４４は、図３に示す位置にトランジスタＴＥ１、ＴＥ２、ＴＥ３を備える。また、信号線ＤＰには、デバイス側の終端抵抗ＲＰ１とホスト側の終端抵抗ＲＰ２が接続される。信号線ＤＭには、デバイス側の終端抵抗ＲＭ１とホスト側の終端抵抗ＲＭ２が接続される。終端抵抗ＲＰ１、ＲＭ１の他端には、送信ドライバ１４４の出力が接続される。同様に、終端抵抗ＲＰ２、ＲＭ２の他端には、ホスト側の送信ドライバの出力が接続される。送信制御回路１４６は、送信制御信号ＧＣ１、ＧＣ２、ＧＣ３を生成して送信ドライバ１４４へ出力する。
【００１１】
図３Ａは、特許文献１における送信制御回路１４６による送信制御信号ＧＣ１、ＧＣ２、ＧＣ３の信号波形例を示す図である。上述のような構成において、送信制御回路１４６が、送信制御信号ＧＣ１をアクティブにするとトランジスタＴＥ１がオンになる。そして、電流源１４２からの電流がトランジスタＴＥ１を介して信号線ＤＰへ流れる。一方、送信制御回路１４６が、送信制御信号ＧＣ２をアクティブにすると、トランジスタＴＥ２がオンになる。そして、電流源１４２からの電流がトランジスタＴＥ２を介して信号線ＤＭへ流れる。送信制御回路１４６は、パケット送信期間において、このように送信制御信号ＧＣ１及びＧＣ２を制御してＵＳＢバスの差動信号線のラインステートを生成する。
【００１２】
また、送信制御回路１４６は、パケット送信期間以外において、送信制御信号ＧＣ３をアクティブにしてトランジスタＴＥ３をオンにする。これにより、電流源４２からの電流がトランジスタＴＥ３を介してＧＮＤへ流れる。このようにして、パケット送信期間以外であっても、電流源１４２からの電流をＧＮＤへ流し続けることでノードＮ１の電位を安定させている。しかしながら、パケット送信期間以外も電流を流し続けるため、送信回路４０の電力消費量が大きくなる。
【００１３】
そこで、特許文献１の送信制御回路１４６は、送信制御信号の出力タイミングを変更している。図３Ｂは、特許文献１における送信制御回路１４６による送信制御信号ＧＣ１、ＧＣ２、ＧＣ３の信号波形例を示す図である。図３Ｂに示すように、送信制御回路１４６は、ＵＳＢバス上にパケットが送信されるタイミングＣ１よりも前のタイミングＣ２で、送信制御信号ＧＣ３をアクティブにしている。
【００１４】
このような構成により、パケット送信期間においては電流源１４２の電流を用いた適正なパケット送信が可能になると共に、パケット送信期間以外の期間においては無駄な電流がＧＮＤへ流れることを防止できる。また、タイミングＣ１とＣ２との間の期間である送信待機期間ＴＳの長さを、電流源１４２の電流の安定化やノードＮ１の電位の安定化に十分な長さに設定する。これにより、パケット送信開始時に直ぐに、電源１４２からの安定した電流を信号線ＤＰ及びＤＭへ流すことが可能となる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００６−１３５３９７号公報
【非特許文献】
【００１６】
【非特許文献１】UMTI+ Specification Revision 1.0.[online].February,25th,2004. p19-20. [retrieved on 2010-08-30].Retrievedfrom the internet: <URL:http://www.ulpi.org/ULPI_V1_1.zip>
【非特許文献２】USB2.0 Transceiver Macrocell Interface(UMTI)Specification Version 1.05. [online].1999.p13-15. [retrieved on 2010-08-30].Retrieved from the internet:<URL:http://www.intel.com/technology/usb/download/2_0_Xcvr_Macrocell_1_05.pdf>
【非特許文献３】Universal Serial Bus Revision 2.0Specification. [online]. P119-121. [retrieved on 2010-08-30] .Retrieved fromthe internet: <http://www.usb.org/developers/docs/usb_20_052510.zip>
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、特許文献１のデータ転送制御装置は、パケット送信期間以外における低消費電力化を図ることは可能であるものの、パケット送信期間中における低消費電力化を図ることはできない。そのため、更なる低消費電力化が求められる。
【課題を解決するための手段】
【００１８】
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１９】
本発明の一つの観点としてＵＳＢ通信装置が提供される。ＵＳＢ通信装置は、ドライバ回路（５１）と、レシーバ回路（５２）と、ラインステート信号制御回路（６）と、レシーバ電源制御回路（７）とを備える。ドライバ回路（５１）は、上位装置（２）からの送信要求信号（８）に基づくパケット送信期間にパケットをＵＳＢバス（３）へ送信する。レシーバ回路（５２）は、ドライバ回路（５１）と共通にＵＳＢバス（３）へ接続されて、対向のＵＳＢ通信機器やドライバ回路（５１）がＵＳＢバス（３）にパケットを送信したことを検出するとパケット送信中を示すスケルチ信号（１１）を出力する。ラインステート信号制御回路（６）は、スケルチ信号（１１）を入力するとＵＳＢバス（３）においてパケットが送信中であることを予め定められたラインステート信号（１２）により上位装置（２）へ通知する。そして、レシーバ回路（５２）は、パケット送信期間において、ラインステート信号（１２）の出力を固定させるようにラインステート信号制御回路（６）を制御すると共にレシーバ回路（５２）を停止させるように制御する。
【００２０】
本発明の他の観点としてＵＳＢ通信装置の消費電力削減方法が提供される。ＵＳＢ通信装置の消費電力削減方法では、まず、ドライバ回路（５１）が上位装置（２）からの送信要求信号（８）に基づくパケット送信期間にパケットをＵＳＢバス（３）へ送信する（Ｓ１０）。次に、レシーバ回路（５２）がドライバ回路（５１）によりＵＳＢバス（３）にパケットが送信されたことを検出する。次に、レシーバ回路（５２）がパケット送信中を示すスケルチ信号（１１）を出力する。次に、ラインステート信号制御回路（６）がスケルチ信号（１１）を入力するとＵＳＢバス（３）においてパケットが送信中であることを予め定められたラインステート信号（１２）で上位装置（２）へ通知する。次に、レシーバ電源制御回路（７）が、パケット送信期間において、ラインステート信号（１２）の出力を固定させるようにラインステート信号制御回路（６）を制御する（Ｓ３０）。そして、レシーバ電源制御回路（７）が、レシーバ回路（５２）を停止させるように制御する（Ｓ４０）。
【発明の効果】
【００２１】
本発明によれば、ＵＳＢ通信においてパケット送信中も消費電力の低減を図ることが可能なＵＳＢ通信装置を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】図１は、特許文献１におけるデータ転送制御装置の構成例を示す図である。
【図２】図２は、特許文献１におけるデータ転送制御装置の送信回路１４０の構成を示す図である。
【図３Ａ】図３Ａは、特許文献１における送信制御回路１４６による送信制御信号ＧＣ１、ＧＣ２、ＧＣ３の信号波形例を示す図である。
【図３Ｂ】図３Ｂは、特許文献１における送信制御回路１４６による送信制御信号ＧＣ１、ＧＣ２、ＧＣ３の信号波形例を示す図である。
【図４】図４は、本発明の実施形態における通信装置の構成を示す図である。
【図５】図５は、ＵＴＭＩ＋規格に準拠したＵＳＢ通信装置をペリフェラルとして使用した場合の真理値表である。
【図６】図６は、ＵＴＭＩ＋規格に準拠したＵＳＢ通信装置をホストコントローラとして使用した場合の真理値表である。
【図７】図７は、本発明の実施形態におけるレシーバ電源制御回路７の動作を示すフローチャートである。
【図８】図８は、本発明の実施形態におけるＵＳＢ通信装置のパケット送信時の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００２３】
添付図面を参照して、本発明の実施形態によるＵＳＢ通信装置を以下に説明する。
【００２４】
［構成の説明］
はじめに、本実施形態におけるＵＳＢ通信装置の構成の説明を行う。図４は、本実施形態における通信装置の構成を示す図である。本実施形態のＵＳＢ通信装置は、ＵＴＭＩ＋規格に準拠している。本実施形態の通信装置は、物理層回路１と、ＳＩＥ（Ｓｅｒｉａｌ  Ｉｎｔｅｒｆａｃｅ  Ｅｎｇｉｎｅ）２とを備える。ＳＩＥ２は、物理層回路１と接続される。物理層回路１は、さらにＵＳＢバス３と接続され、ＵＳＢバス３を介して対向する通信装置と接続される。
【００２５】
まず、ＳＩＥ２は、パケットハンドル処理や、トランザクション管理や、サスペンド・レジューム処理を行うパケット送信コントローラである。ＳＩＥ２は、ＵＴＭＩ＋に規格された送信要求信号（ＴＸＶＡＬＩＤ信号）８を物理層回路１へ出力して、送信要求信号８により物理層回路１のパケット送信を制御する。また、ＳＩＥ２は、物理層回路１からＵＴＭＩ＋で規格されたラインステート信号（Ｌｉｎｅ  Ｓｔａｔｅ信号）１２を入力して、ラインステート信号１２によりＵＳＢバス３の状態を検出する。
【００２６】
次に、物理層回路１は、パケット送信制御回路４と、ＨＳ（Ｈｉｇｈ  Ｓｐｅｅｄ）トランシーバ回路５と、ラインステート信号制御回路６と、レシーバ電源制御回路７とを備える。
【００２７】
まず、パケット送信制御回路４は、ＳＩＥ２とＨＳトランシーバ２のドライバ回路５１とに接続される。パケット送信制御回路４は、ＳＩＥ２から送信要求信号８を入力して、送信要求信号８に応じてパケット送信制御信号９をドライバ回路５１へ出力する。
【００２８】
次に、レシーバ電源制御回路７は、ＳＩＥ２と、レシーバ回路５２と、ラインステート信号制御回路６とに接続される。レシーバ電源制御回路７は、ＳＩＥ２から送信要求信号８を入力して、送信要求信号８に応じてラインステート固定要求信号１３をラインステート信号制御回路６へ出力する。また、レシーバ電源制御回路７は、送信要求信号８に応じて、レシーバ電源制御信号１４をレシーバ回路５２へ出力して、レシーバ電源制御信号１４によりレシーバ回路５２の電源を制御する。
【００２９】
次に、ＨＳトランシーバ回路５は、ＵＳＢ規格の３種の転送スピードモード（Ｌｏｗ  Ｓｐｅｅｄ／Ｆｕｌｌ  Ｓｐｅｅｄ／Ｈｉｇｈ  Ｓｐｅｅｄ）のうち、Ｈｉｇｈ  Ｓｐｅｅｄの転送スピードモードの差動信号の送受信処理を行う回路である。ＨＳトランシーバ回路５は、ドライバ回路５１と、レシーバ回路５２とを備える。なお、以下、３種の転送スピードモード（Ｌｏｗ  Ｓｐｅｅｄ／Ｆｕｌｌ  Ｓｐｅｅｄ／Ｈｉｇｈ  Ｓｐｅｅｄ）を、それぞれ、ＬＳ、ＦＳ、ＨＳと示す。
【００３０】
まず、ドライバ回路５１は、パケット送信制御回路４とＵＳＢバス３と接続される。ドライバ回路５１は、パケット送信制御回路４からパケット送信制御信号９を入力する。また、ドライバ回路５１は、ＳＩＥ２からＨＳ電流源制御信号（ＨＳ＿Ｃｕｒｒｅｎｔ＿Ｓｏｕｒｃｅ＿Ｅｎａｂｌｅ）とＨＳデータ信号（ＨＳ＿Ｄａｔａ＿Ｄｒｉｖｅｒ＿Ｉｎｐｕｔ）とを入力する。ドライバ回路５１は、パケット送信制御信号９、ＨＳ電流源制御信号、及びＨＳデータ信号に応じて、ＵＳＢバス３の差動信号線ＤＰ（Ｄａｔａ＋）及びＤＭ（Ｄａｔａ−）のラインステートを変化させた差動信号を出力することにより、パケットをＵＳＢバス３へ送信する。
【００３１】
次に、レシーバ回路５２は、ＵＳＢバス３と、ラインステート信号制御回路６と、レシーバ電源制御回路７とに接続される。レシーバ回路５２は、ＨＳ差動信号受信回路５３とスケルチ検出回路５４とを備える。ＨＳ差動信号受信回路５３とスケルチ検出回路５４は、ドライバ回路５１と共通にＵＳＢバス３の差動信号線ＤＰ及びＤＭと接続されて、差動信号線ＤＰ及びＤＭから差動信号を入力する。また、ＨＳ差動信号受信回路５３とスケルチ検出回路５４は、さらにラインステート信号制御回路６と接続される。ＨＳ差動信号受信回路５３は、ＵＳＢバス３から入力された差動信号に基づくＨＳ差動受信信号１０をラインステート信号制御回路６へ出力する。スケルチ検出回路５４は、ＵＳＢバス３から入力された差動信号に基づくスケルチ（Ｓｑｕｅｌｃｈ）信号１１をラインステート信号制御回路６へ出力する。
【００３２】
次に、ラインステート信号制御回路６は、レシーバ回路５２と、ＳＩＥ２と、レシーバ電源制御回路１４とに接続される。ラインステート信号制御回路６は、レシーバ回路５２からＨＳ差動受信信号１０とスケルチ出力信号１１とを入力して、ＨＳ差動受信信号１０とスケルチ出力信号１１とに基づくラインステート信号１２をＳＩＥ２へ出力する。また、ラインステート（Ｌｉｎｅ  Ｓｔａｔｅ）信号制御回路６は、ラインステート信号固定回路６１を備える。ラインステート信号固定回路６１は、レシーバ回路５２からスケルチ出力信号１１とレシーバ電源制御回路７からラインステート固定要求信号１３とを入力して、ラインステート固定要求信号１３に基づいてスケルチ出力信号１１をマスクすると共にラインステート信号１２の値を固定する。
【００３３】
ここで、ＵＴＭＩ＋規格に規定されるラインステート信号１２、スケルチ出力信号１１、及びＵＳＢバス３の信号の関係を説明する。図５及び図６は、ＵＴＭＩ＋規格におけるラインステート信号の真理値表である。図５は、ＵＴＭＩ＋規格に準拠したＵＳＢ通信装置をペリフェラルとして使用した場合の真理値表である。図６は、ＵＴＭＩ＋規格に準拠したＵＳＢ通信装置をホストコントローラとして使用した場合の真理値表である。
【００３４】
図５及び図６において、横軸は、ＵＳＢ規格で定められた３種の転送スピードモード（ＬＳ／ＦＳ／ＨＳ）と転送スピードを判別するためのハンドシェーク（Ｃｈｉｒｐ）を示す。縦軸は、ＵＴＭＩ＋規格で定められた各転送スピードモードとハンドシェークを制御する信号を示す。縦軸において、ＸｃｖｒＳｅｌｅｃｔ／ＴｅｒｍＳｅｌｅｃｔ／ＯｐＭｏｄｅは入力信号であり、ＬｉｎｅＳｔａｔｅは出力信号（ラインステート信号１２）である。ラインステート信号１２は、各転送スピードモードとハンドシェークにおいて、ＵＳＢバス３の差動信号線ＤＰ及びＤＭの状態をＳＩＥ２へ通知する。
【００３５】
ラインステート信号１２は、ＬＳ、ＦＳの各転送スピードモードにおいて、差動信号で構成されるＵＳＢバス３の差動信号線ＤＰの状態をＬｉｎｅＳｔａｔｅ（０）に、差動信号線ＤＭの状態をＬｉｎｅＳｔａｔｅ（１）にそのまま示す。従って、図５及び図６の真理値表が示すように、ＬＳ−Ｋ及びＦＳ−Ｊ（ＤＰがＨｉｇｈレベル、ＤＭがＬｏｗレベル）の状態ではＬｉｎｅＳｔａｔｅ（１：０）＝０１となり、ＬＳ−ＪおよびＦＳ−Ｋ（ＤＰがＬｏｗレベル、ＤＭがＨｉｇｈレベル）の状態ではＬｉｎｅＳｔａｔｅ（１：０）＝１０となる。ここで、ＨＳとＦＳの転送スピードモードにおいてはＵＳＢバス３のＤＰがＨｉｇｈレベルでＤＭがＬｏｗレベルの状態をＪステートと呼び、ＤＰがＬｏｗレベルでＤＭがＨｉｇｈレベルの状態をＫステートと呼ぶ。また、ＬＳの転送スピードモードにおいてはＵＳＢバス３のＤＰがＬｏｗレベルでＤＭがＨｉｇｈレベルの状態をＪステートと呼び、ＤＰがＨｉｇｈレベルでＤＭがＬｏｗレベルの状態をＫステートと呼ぶ。
【００３６】
また、ラインステート信号１２は、ＨＳの転送スピードモードにおいて、ＵＳＢバス３が有効な差動レベルを示す（！Ｓｑｕｅｌｃｈ）場合に、ＬｉｎｅＳｔａｔｅ（１：０）＝０１となり、ＵＳＢバス３が有効な差動レベルを示さない（Ｓｑｕｅｌｃｈ）場合に、ＬｉｎｅＳｔａｔｅ（１：０）＝００を示す。
【００３７】
さらに、ラインステート信号１２は、Ｃｈｉｒｐモードにおいて、ＵＳＢバス３が有効な差動レベルを示さない場合（Ｓｑｕｅｌｃｈ）にＬｉｎｅＳｔａｔｅ＝００を示し、ＵＳＢバス３が有効な差動レベルを示し、かつ差動受信入力がＨｉｇｈ（ＤＰがＨｉｇｈレベル、ＤＭがＬｏｗレベル）である場合にＬｉｎｅＳｔａｔｅ＝０１を示し、差動受信入力がＬｏｗ（ＤＰがＬｏｗレベル、ＤＭがＨｉｇｈレベル）である場合にＬｉｎｅＳｔａｔｅ＝１０を示す。
【００３８】
このように、ラインステート信号１２は、ＨＳの転送スピードモードにおいて、ＵＳＢバス３上でパケットを送信または受信している間（つまり、ＵＳＢバス３が有効な差動レベルを示す（！Ｓｑｕｅｌｃｈ）場合）、Ｊステート（ＬｉｎｅＳｔａｔｅ（１：０）＝０１）に固定されることがＵＴＭＩ＋規格に規定されている。ラインステート信号制御回路６は、ＨＳの転送スピードモードにおいて、スケルチ出力信号１１を参照することによりラインステート信号１２を強制的にＪステートにすることができる。これにより、ラインステート信号１２の変化を最小限にすることができる。なお、このようなＵＳＢ２．０規格及びＵＴＭＩ＋規格に関する詳細は、非特許文献１〜３に記載されている。
【００３９】
図４に戻り上述の規定を適用して説明をすると、レシーバ回路５２のスケルチ検出回路５４は、ドライバ回路５１がＵＳＢバス３へパケットを送信している間（あるいは、対向するＵＳＢ通信装置がＵＳＢバス３へパケットを送信している間）、ドライバ回路５１がＵＳＢバス３へ出力する差動信号を入力する。スケルチ検出回路５４は、ＵＳＢバス３が有効な差動レベルを示したことを検知すると、スケルチ信号をＨｉｇｈレベルでラインステート信号制御回路６へ出力する。ラインステート信号制御回路６は、Ｈｉｇｈレベルのスケルチ信号を入力すると、ラインステート信号１２をＪステート（ＬｉｎｅＳｔａｔｅ（１：０）＝０１）として出力する。ＳＩＥ２は、ラインステート信号１２がＪステートであるため、ＵＳＢバス３においてパケットが送信中であることを検出できる。
【００４０】
このように、ドライバ回路５１がパケットを送信している間、スケルチ検出回路５４は、ＵＳＢバス３の状態をスケルチ信号１１によりラインステート信号制御回路６に対して通知し続けなくてはならない。これは、ラインステート信号制御回路６がラインステート信号１２をＨｉｇｈレベルのスケルチ信号１１に応じてＪステートにするためである。そのため、ドライバ回路５１のパケット送信中においてもレシーバ回路５２を駆動しておく必要があり消費電力が多くなる。
【００４１】
本実施形態のＵＳＢ通信装置では、レシーバ電源制御回路７が送信要求信号８に基づいてドライバ回路５１によるパケット送信期間を検出して、パケット送信期間中において、ラインステート固定要求信号１３によりラインステート信号固定回路６１にラインステート信号の値をＪステートに固定させるように制御する。そして、レシーバ電源制御回路７は、パケット送信期間中にレシーバ電源制御信号１４により、レシーバ回路５２の電源をＯＦＦにする。
【００４２】
これにより、ドライバ回路５１によるパケット送信中においても、レシーバ回路５２における消費電力を低減させることができる。また、ラインステート信号固定回路６１は、スケルチ検出回路５４の出力するスケルチ信号１１をマスクして、ラインステート信号１２をＪステートに固定する。これにより、ＳＩＥ２は、レシーバ回路５２の電源がＯＦＦとなっても、ＵＳＢバス３の状態を的確に検出することが可能である。
【００４３】
以上が、本実施形態におけるＵＳＢ通信装置の構成の説明である。
【００４４】
［動作の説明］
次に、本実施形態におけるＵＳＢ通信装置の動作の説明を行う。図７は、本実施形態におけるレシーバ電源制御回路７の動作を示すフローチャートである。また、図８は、本実施形態におけるＵＳＢ通信装置のパケット送信時の動作を示すタイミングチャートである。図８のタイミングチャートにおいて、縦軸は、各信号及びレシーバ回路５２の電源状態を示し、横軸は時刻を示す。なお、以下では、ＵＳＢ通信装置は、ＵＴＭＩ＋規格に準拠しており、ＨＳの転送スピードモードである場合を説明する。
【００４５】
まず、レシーバ電源制御回路７は、パケット送信の開始を検出したかを判定する（図７のステップＳ１０）。レシーバ電源制御回路７は、ＳＩＥ２が出力する送信要求信号８によりパケットの送信開始を検出する。ＳＩＥ２は、ＵＴＭＩ＋規格に準じて、送信要求信号８をパケットの送信開始時にＨｉｇｈレベルとし、パケット送信終了時にＬｏｗレベルに制御する。送信要求信号８がＬｏｗレベルであり、パケット送信の開始を検出できない場合（図７のステップＳ１０のＮｏ）、フローは、本ステップにおいて待機する。一方、送信要求信号８がＨｉｇｈレベルであり、パケット送信の開始を検出した場合（図７のステップＳ１０のＹｅｓ）、フローは、ステップＳ２０へ進む。
【００４６】
パケット送信制御回路４は、ＳＩＥ２からの送信要求信号８の立ち上がりの変化によりパケットの送信開始を検出すると（図８の時刻Ｔ３０１）、ＨＳトランシーバ回路５のドライバ回路５１へパケット送信制御信号９により、パケットの送信を制御する。ドライバ回路５１は、パケット送信制御信号９に応じて、ＵＳＢバス３へパケットを送信する。また、同時に、レシーバ電源制御回路７も、送信要求信号８の立ち上がりの変化によりパケットの送信開始、すなわちパケット送信期間の開始を検出する。レシーバ電源制御回路７は、パケット送信開始を検出すると、レシーバ回路５２の電源を制御するタイミングを待って待機する（図７のステップＳ２０）。
【００４７】
ＵＳＢバス３は双方向信号であるため、ドライバ回路５１がパケットを送信した差動信号は、レシーバ回路５２にも受信される。レシーバ回路５２のスケルチ検出回路５４は、差動信号の入力に応じて、スケルチ出力信号１１をＨｉｇｈレベルでラインステート信号制御回路６へ出力する。ラインステート信号制御回路６は、Ｈｉｇｈレベルのスケルチ出力信号１１を受けて、ラインステート信号１２をＪステートで出力する（図８の時刻Ｔ３０２）。なお、レシーバ回路５２のＨＳ差動信号受信回路５３も差動信号を受信して、ＨＳ差動受信信号１０をラインステート信号制御回路６へ出力するが、ＨＳの転送スピードモードである場合、ＨＳ差動受信信号１０は、ラインステート信号１２の生成に影響しない。
【００４８】
図８の時刻Ｔ３０１における送信要求信号８の立ち上がりから、時刻Ｔ３０２においてラインステート信号１２がＪステートへ遷移するまでの期間Ｔ３１０は、パケット送信制御回路４、ドライバ回路５１、レシーバ回路５２、及びラインステート信号制御回路６におけるフリップフロップの段数や回路遅延といった回路構成により決定される。レシーバ電源制御回路７は、図示されないカウンタ回路等によりカウントして期間Ｔ３１０を待機する
【００４９】
レシーバ電源制御回路７は、期間Ｔ３１０を経過した後、Ｈｉｇｈレベルのラインステート固定要求信号１３をラインステート信号固定回路６１へ出力する（図７のステップＳ３０）。ラインステート信号固定回路６１は、Ｈｉｇｈレベルのラインステート固定要求信号１３を検出すると、スケルチ出力信号１１をマスクすると共に、ラインステート信号１２をＪステートに固定する（図８の時刻Ｔ３０３）。
【００５０】
レシーバ電源制御回路７は、ラインステート信号１２がＪステートに固定されると、レシーバ電源制御信号１４をＯＦＦ状態にして、レシーバ回路５２の電源をＯＦＦにする（図７のステップＳ４０、図８の時刻Ｔ３０４）。その後、ドライバ回路５１は、パケット送信を継続する。
【００５１】
レシーバ電源制御回路７は、パケットの送信が終了したかを判定する（ステップＳ５０）。ＳＩＥ２は、ＵＴＭＩ＋規格に準じて、パケット送信終了時に送信要求信号８をＬｏｗレベルに制御する。レシーバ電源制御回路７は、送信要求信号８の立ち下がりの変化により、パケットの送信終了、すなわちパケット送信期間の終了を検出する（図７のステップＳ５０のＹｅｓ、図８の時刻Ｔ３０５）。一方、レシーバ電源制御回路７は、パケットの送信終了を検出できない場合、パケットの送信終了まで待機する（図７のステップＳ５０のＮｏ）。レシーバ電源制御回路７は、パケットの送信終了を検出すると、レシーバ電源制御信号１４をＯＮ状態にして、レシーバ回路５２の電源をＯＮにする（図７のステップＳ６０、図８の時刻Ｔ３０５）。
【００５２】
レシーバ電源制御回路７は、レシーバ回路５２の電源をＯＮにした後、レシーバ回路５２の動作が安定するまで待機する（図７のステップＳ７０）。レシーバ電源制御回路７は、図８の時刻Ｔ３０５においてレシーバ回路５２の電源をＯＮにした後、図８の時刻Ｔ３０６においてレシーバ回路５２の動作が安定して、レシーバ回路５２のスケルチ検出回路５４からのスケルチ出力信号１１が確定するまでの期間Ｔ３２０を、図示されないカウンタ回路等により待機する。
【００５３】
レシーバ電源制御回路７は、レシーバ回路５２の動作が安定してスケルチ検出回路５４からのスケルチ出力信号１１が確定すると、ラインステート固定要求信号１３をＬｏｗレベルへ遷移させる（図７のステップＳ８０）。ラインステート信号固定回路６１は、Ｌｏｗレベルのラインステート固定要求信号１３に応じて、ラインステート信号１２の固定を解除する（図８の時刻Ｔ３０６）。
【００５４】
ドライバ回路５１がパケット送信を終了すると、スケルチ検出回路５４は、スケルチ出力信号１１をＬｏｗレベルへ遷移させる（図８の時刻Ｔ３０７）。その後、ラインステート信号制御回路６は、スケルチ出力信号１１に応じて、ラインステート信号１２をＪステートからＳＥ０へ遷移させる。以上が本実施形態におけるＵＳＢ通信装置の動作の説明である。
【００５５】
本発明のＵＳＢ通信装置によれば、パケットの送信中の消費電力を低減する効果がある。その理由は、レシーバ電源制御回路７が、パケット送信期間中に、ラインステート信号固定回路６１にスケルチ検出回路５４からのスケルチ出力信号１１をマスクさせると共にラインステート信号１２をＪステートへ固定させて、レシーバ回路５２の電源をＯＦＦにするためである。レシーバ電源制御回路７は、ＳＩＥ２の出力する送信要求信号８の立ち上がりのタイミングによりパケット送信開始を検出し、送信要求信号８の立ち下がりのタイミングによりパケット送信終了を検出する。また、ラインステート信号固定回路６１は、スケルチ信号をマスクすると共にラインステート信号を固定する。そのため、ＳＩＥ２は、レシーバ回路５２の電源がＯＦＦ状態になったとしても、ＵＳＢバス３においてドライバ回路５１がパケット送信中であることを的確に検出することができる。
【００５６】
なお、本実施形態では、レシーバ電源制御回路７は、レシーバ回路５２の電源をＯＮ／ＯＦＦすることにより制御しているが、電源のＯＮ／ＯＦＦは行わずにレシーバ回路５２を動作状態と停止状態を切り替える制御によっても同様の効果を得ることができる。
【００５７】
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更を行うことができる。
【符号の説明】
【００５８】
１  物理層回路
２  Ｓｅｒｉａｌ  Ｉｎｔｅｒｆａｃｅ  Ｅｎｇｉｎｅ
３  ＵＳＢバス
４  パケット送信制御回路
５  ＨＳトランシーバ回路
６  ラインステート信号制御回路
７  レシーバ電源制御回路
８  送信要求信号
９  パケット送信制御信号
１０  ＨＳ差動受信信号
１１  スケルチ信号
１２  ラインステート信号
１３  ラインステート固定要求信号
１４  レシーバ電源制御信号
５１  ドライバ回路
５２  レシーバ回路
５３  ＨＳ差動信号受信回路
５４  スケルチ検出回路
６１  ラインステート信号固定回路
１００  データバッファ
１１０  トランシーバ
１２０  ロジック回路
１３０  アナログフロントエンド回路
１４０  送信回路
１４２  電流源
１４４  送信ドライバ
１４６  送信制御回路
１５０  受信回路
１７０  転送コントローラ
１８０  Ｓｅｒｉａｌ  Ｉｎｔｅｒｆａｃｅ  Ｅｎｇｉｎｅ
１８２  パケット解析回路
１８４  トランザクションコントローラ
１８６  パケット生成回路
１９０  バッファコントローラ
【図１】
0005504115.tif 000002
【図２】
0005504115.tif 000003
【図３Ａ】
0005504115.tif 000004
【図３Ｂ】
0005504115.tif 000005
【図４】
0005504115.tif 000006
【図５】
0005504115.tif 000007
【図６】
0005504115.tif 000008
【図７】
0005504115.tif 000009
【図８】
0005504115.tif 000010