(57)【特許請求の範囲】
【請求項１】
入射した放射線に感応して電荷を生成する、画素ごとに分離して形成される対向電極が設けられていない半導体層を有する対向基板と、
前記電荷を収集する画素電極がマトリクス状に配置されたアクティブマトリクス基板と、
前記半導体層と前記各画素電極とを接合するバンプ電極とを備え、
前記バンプ電極は、前記各画素電極上に複数形成されていることを特徴とする放射線検出器。
【請求項２】
請求項１に記載の放射線検出器において、
前記画素電極は、四角形で形成され、
前記バンプ電極は、前記各画素電極上に四角形に配置していることを特徴とする放射線検出器。
【請求項３】
請求項１または２に記載の放射線検出器において、
前記バンプ電極は、前記各画素電極上に格子状に配置していることを特徴とする放射線検出器。
【請求項４】
請求項１または２に記載の放射線検出器において、
前記バンプ電極は、前記各画素電極上に千鳥配列で配置していることを特徴とする放射線検出器。
【請求項５】
請求項１から４のいずれかに記載の放射線検出器において、
前記半導体層は、ＣｄＴｅまたはＣｄＺｎＴｅであることを特徴とする放射線検出器。
【請求項６】
入射した放射線に感応して電荷を生成する、画素ごとに分離して形成される対向電極が設けられていない半導体層を有する対向基板を作成する工程と、
前記電荷を蓄積するコンデンサとコンデンサに蓄積された電荷を読み出すためのスイッチング素子との組が格子状に複数組配置されるアクティブマトリクス基板を作成する工程と、
前記アクティブマトリクス基板に形成された複数の前記コンデンサの画素電極ごとに複数個のバンプ電極をスクリーン印刷により四角形に配置して形成する工程と、
前記対向基板の半導体層と前記アクティブマトリクス基板の前記画素電極に形成された前記複数個のバンプ電極とを接合する工程と、
を備えることを特徴とする放射線検出器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｘ線、γ線、光等を含む放射線を検出する機能を有し、医用および異物検査等の産業用に使用される放射線検出器とその製造方法に関する。
【背景技術】
【０００２】
従来の放射線検出器１０１は、図８に示すように、対向基板１０２とアクティブマトリクス基板１０３とを備えている。対向基板１０２は、入射した放射線（例えばＸ線）に感応して電荷（キャリア）を生成する半導体層１０６と、半導体層１０６の上部に設けられたバイアス電圧印加用の共通電極１０４と、を備えている。半導体層１０６には、共通電極１０４側に電子注入阻止層１０５、また共通電極１０４の反対側に正孔注入阻止層１０７が設けられている。また、正孔注入阻止層１０７のアクティブマトリクス基板１０３側には、画素ごとに分離して形成された対向電極１０８が設けられている。【０００３】
一方、アクティブマトリクス基板１０３は、生成された電荷を蓄積するコンデンサ１１１と、コンデンサ１１１に蓄積された電荷を読み出すためにスイッチとして作用する薄膜トランジスタ（以下適宜、「ＴＦＴ」と略す）１１２等を備えている。コンデンサ１１１は、画素電極１１４と絶縁膜１１５とグランド線１１６とを備えており、ＴＦＴ１１２は、画素電極１１４、絶縁膜１１５，データ線１１７、ゲートチャネル１１８およびゲート線１１９を備えている。コンデンサ１１１およびＴＦＴ１１２は、絶縁基板１１３上に形成される。なお、符号１２０は絶縁膜を示す。【０００４】
対向基板１０２とアクティブマトリクス基板１０３は、個別に形成され、形成後に貼り合わせられる。対向基板１０２とアクティブマトリクス基板１０３とを貼り合わせるために、アクティブマトリクス基板１０３の画素電極１１４上には、スクリーン印刷によりバンプ電極１３２が形成される。そして、対向基板１０２とアクティブマトリクス基板１０３は、対向基板１０２の対向電極１０８と、アクティブマトリクス基板１０３の画素電極１１４上に形成されたバンプ電極１３２とが接合されることにより貼り合わせられる。しかしながら、このような従来の放射線検出器１０１は、対向基板１０２とアクティブマトリクス基板１０３とを貼り合わせる際に、対向電極１０８とバンプ電極１３２とを位置合わせする必要があった。【０００５】
そこで、図９に示す放射線検出器２０１では、図８に示す放射線検出器１０１の対向電極１０８が設けられていない構成となっている。これにより、対向基板１０２とアクティブマトリクス基板１０３とを貼り合わせる際に、バンプ電極１３２の位置合わせする必要がないようになっている（例えば特許文献１および２参照）。なお、放射線検出器２０１において、放射線検出器１０１と同じ構成のものについては、放射線検出器１０１と同じ符号を付している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１７１８３３号公報
【特許文献２】特開２００７−２８０９７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、このような構成を有する従来の放射線検出器２０１の場合には、次のような問題がある。すなわち、図９に示す放射線検出器２０１は、図８に示す放射線検出器１０１のように対向電極１０８を設けていないので、半導体層１０６で生成された電荷を効率よく収集するためにバンプ電極１３２の径を大きくすることが望まれる。図９に示すように、バンプ電極１３２の直上で生成された電荷は、バンプ電極１３２で収集されてコンデンサ１１１に蓄積される。しかしながら、バンプ電極１３２とバンプ電極１３２との間で生成された電荷（符号ａ）は、どちらのバンプ電極１３２に収集されるかは定かでない。これにより、画素間で感度のばらつきが生じることになる。バンプ電極１３２は、図１０（ａ）に示すように、円形に形成されている。【０００８】
このように、半導体層１０６で生成された電荷を効率よく収集するためにバンプ電極１３２の径を大きくすることが望まれる。しかしながら、画素電極１１４の面積以上の径のバンプ電極１３２を形成すると、隣接する画素電極１１４、あるいは隣接するバンプ電極１３２と接触する可能性がある。そのため、バンプ電極１３２の径の大きさには制限がある。また、スクリーン印刷によるバンプ電極１３２の形成においては、たとえ印刷マスクのパターン孔が画素電極１１４に沿って四角形に構成してもバンプ電極１３２の先端側は、円形となってしまう（図１０（ｂ））。すなわち、スクリーン印刷によるバンプ電極１３２は、その画素電極１１４側で四角形であっても、先端に向かうにつれて円形に形成されてしまう（図１０（ｃ））。そのため、バンプ電極１３２と半導体層１０６側との接触面積を大きくすることは難しい。【０００９】
本発明は、このような事情に鑑みてなされたものであって、生成された電荷を効率良く収集し、画素間で感度ばらつきを抑えた放射線検出器およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、このような目的を達成するために、次のような構成をとる。すなわち、本発明に係る放射線検出器は、入射した放射線に感応して電荷を生成する、画素ごとに分離して形成される対向電極が設けられていない半導体層を有する対向基板と、前記電荷を収集する画素電極がマトリクス状に配置されたアクティブマトリクス基板と、前記半導体層と前記各画素電極とを接合するバンプ電極とを備え、前記バンプ電極は、前記各画素電極上に複数形成されていることを特徴とするものである。
【００１１】
本発明に係る放射線検出器によれば、対向基板は、入射した放射線に感応して電荷を生成する、画素ごとに分離して形成される対向電極が設けられていない半導体層を有し、アクティブマトリクス基板は、前記電荷を収集する画素電極がマトリクス状に配置されている。バンプ電極は、各画素電極上に複数形成されて半導体層と各画素電極とを接合する。
【００１２】
すなわち、画素電極には、バンプ電極が複数形成される。対向基板とアクティブマトリクス基板とを貼り合わせする際、すなわち、対向基板の半導体層とアクティブマトリクス基板の画素電極に形成された複数のバンプ電極とを接合する際に、画素電極に複数のバンプ電極が潰れて結合し、擬似的に１つの大きなバンプ電極となる。そのため、半導体層とバンプ電極との接触面積を大きくすることができる。また、接触面積が大きくなることで画素間の隙間が減少する。したがって、半導体層で生成された電荷を１画素ごとに効率よく収集することができ、画素間の感度ばらつきを低減させることができる。【００１３】
また、本発明に係る放射線検出器において、前記画素電極は、四角形で形成され、前記バンプ電極は、前記各画素電極上に四角形に配置していることが好ましい。すなわち、四角形の画素電極に複数のバンプ電極が四角形に配置しているので、バンプ電極を画素電極の角部まで配置させることができる。そのため、半導体層とバンプ電極との接触面積を大きくすることができる。また、接触面積が大きくなることで画素間の隙間が減少する。【００１４】
また、本発明に係る放射線検出器において、前記バンプ電極の一例は、前記各画素電極上に格子状に配置していることである。これにより、画素間の隙間がなく接触面積を大きくする構成を容易にすることができる。また、縦横列でバンプ電極を均等に配置することができる。【００１５】
また、本発明に係る放射線検出器において、前記バンプ電極の一例は、前記各画素電極上に千鳥配列で配置していることである。これにより、画素間の隙間がなく接触面積を大きくする構成を容易にすることができる。また、複数のバンプ電極間の隙間を減少することができる。【００１６】
また、本発明に係る放射線検出器において、前記半導体層は、ＣｄＴｅまたはＣｄＺｎＴｅであることが好ましい。これにより、半導体層として例えば、ａ−Ｓｅ（アモルファスセレン）で構成されるものと比べて放射線に対する感度を向上させることができる。そのため、より低線量での撮影をすることができる。【００１７】
また、本発明に係る放射線検出器の製造方法は、入射した放射線に感応して電荷を生成する、画素ごとに分離して形成される対向電極が設けられていない半導体層を有する対向基板を作成する工程と、前記電荷を蓄積するコンデンサとコンデンサに蓄積された電荷を読み出すためのスイッチング素子との組が格子状に複数組配置されるアクティブマトリクス基板を作成する工程と、前記アクティブマトリクス基板に形成された複数の前記コンデンサの画素電極ごとに複数個のバンプ電極をスクリーン印刷により四角形に配置して形成する工程と、前記対向基板の半導体層と前記アクティブマトリクス基板の前記画素電極に形成された前記複数個のバンプ電極とを接合する工程と、を備えることを特徴とするものである。
【００１８】
本発明に係る放射線検出器の製造方法によれば、アクティブマトリクス基板に形成された複数のコンデンサの画素電極ごとに複数個のバンプ電極をスクリーン印刷により四角形に配置して形成する。すなわち、画素電極には、スクリーン印刷により複数個のバンプ電極が四角形に配置して形成される。対向基板とアクティブマトリクス基板とを貼り合わせする際、すなわち、対向基板の半導体層とアクティブマトリクス基板の画素電極に形成された複数個のバンプ電極とを接合する際に、画素電極に四角形に配置された複数のバンプ電極が潰れて結合し、擬似的に１つの大きなバンプ電極となる。そのため、半導体層とバンプ電極との接触面積を大きくすることができる。また、接触面積が大きくなることで画素間の隙間が減少する。したがって、半導体層で生成された電荷を１画素ごとに効率よく収集することができ、画素間の感度ばらつきを低減させることができる。
【発明の効果】
【００１９】
本発明に係る放射線検出器によれば、画素電極には、バンプ電極が複数形成される。対向基板とアクティブマトリクス基板とを貼り合わせする際、すなわち、対向基板の半導体層とアクティブマトリクス基板の画素電極に形成された複数のバンプ電極とを接合する際に、画素電極に複数のバンプ電極が潰れて結合し、擬似的に１つの大きなバンプ電極となる。そのため、半導体層とバンプ電極との接触面積を大きくすることができる。また、接触面積が大きくなることで画素間の隙間が減少する。したがって、半導体層で生成された電荷を１画素ごとに効率よく収集することができ、画素間の感度ばらつきを低減させることができる。【００２０】
本発明に係る放射線検出器の製造方法によれば、画素電極には、スクリーン印刷により複数個のバンプ電極が四角形に配置して形成される。対向基板とアクティブマトリクス基板とを貼り合わせする際、すなわち、対向基板の半導体層とアクティブマトリクス基板の画素電極に形成された複数個のバンプ電極とを接合する際に、画素電極に四角形に配置された複数のバンプ電極が潰れて結合し、擬似的に１つの大きなバンプ電極となる。そのため、半導体層とバンプ電極との接触面積を大きくすることができる。また、接触面積が大きくなることで画素間の隙間が減少する。したがって、半導体層で生成された電荷を１画素ごとに効率よく収集することができ、画素間の感度ばらつきを低減させることができる。
【図面の簡単な説明】
【００２１】
【図１】実施例に係るＸ線検出器の構成を示す縦断面図である。
【図２】実施例に係るＸ線検出器の構成を示すブロック図である。
【図３】実施例に係るＸ線検出器の製造方法を示すフローチャートである。
【図４】（ａ）はスクリーン印刷で形成された複数（３×３個）のバンプ電極を示す図であり、（ｂ）は接合後における複数のバンプ電極が潰れた状態を示す図である。
【図５】（ａ）〜（ｃ）は、スクリーン印刷の説明に供する図である。
【図６】（ａ）は変形例に係る２×２個で形成されたバンプ電極を示す図であり、（ｂ）は変形例に係る４×４個で形成されたバンプ電極が千鳥配列で配置している図であり、（ｃ）は変形例に係る画素電極からはみ出して配置したバンプ電極の一例を示す図である。
【図７】変形例に係るバンプ電極が形成される電極を示す図である。
【図８】従来の放射線検出器の構成を示す縦断面図である。
【図９】図８と異なる従来の放射線検出器の構成を示す縦断面図である。
【図１０】（ａ）は従来のスクリーン印刷で形成されたバンプ電極を示す図であり、（ｂ）および（ｃ）は、画素電極に沿って印刷マスクのパターン孔を四角形にした場合に形成されたバンプ電極の形状を示す図である。
【実施例】
【００２２】
以下、図面を参照して本発明の実施例を説明する。図１は、実施例に係るＸ線検出器の構成を示す縦断面図であり、図２は、実施例に係るＸ線検出器の構成を示すブロック図である。また、本実施例では、放射線検出器の一例として、Ｘ線を検出するＸ線検出器（ＦＰＤ；フラットパネル型Ｘ線検出器）について説明する。【００２３】
図１を参照する。Ｘ線検出器１は、入射したＸ線を電荷に変換する対向基板２と、変換された電荷を蓄積するとともに、蓄積された電荷を読み出すアクティブマトリクス基板３とを備えている。【００２４】
対向基板２は、Ｘ線入射方向（符号ｘ）から順番に、バイアス電圧印加用の共通電極４と、この共通電極４の下面に形成され、後述する半導体層６への電荷（電子）の注入を阻止する電子注入阻止層５と、入射したＸ線に感応して電荷（電子−正孔対キャリア）を生成する半導体層６と、半導体層６への電荷（正孔）の注入を阻止する正孔注入阻止層７とが積層形成された構成となっている。【００２５】
一方、アクティブマトリクス基板３は、生成された電荷を蓄積するコンデンサ１１と、コンデンサ１１に蓄積された電荷を読み出すためにスイッチング素子として機能する薄膜トランジスタ（ＴＦＴ）１２などを備えている。コンデンサ１１とＴＦＴ１２等は、絶縁基板１３上に形成される。コンデンサ１１は、画素電極１４と絶縁膜１５とグランド線１６とで構成されている。グランド線１６は、アースされたり、所定電圧が印加されていたりする。ＴＦＴ１２は、画素電極１４および絶縁膜１５、データ線１７、ゲートチャネル１８、ゲート線１９で構成されている。なお、絶縁膜２０は保護膜として形成される。なお、ＴＦＴ１２は、本発明におけるスイッチング素子に相当する。【００２６】
対向基板２とアクティブマトリクス基板３は、正孔注入阻止層７を介して半導体層６と、画素電極１４上のバンプ電極群３１とが接合されている。バンプ電極群３１は、複数個（例えは３×３個）のバンプ電極３２で構成される。バンプ電極群３１については、Ｘ線検出器１の製造方法において説明する。【００２７】
図１中の符号ＤＵは、Ｘ線検出素子を示しており、Ｘ線検出素子ＤＵでの検出が１画素に相当する。Ｘ線検出素子ＤＵは、２次元マトリクス状に配置され、図２に示すように３×３個で構成されている。なお、実際には、Ｘ線検出素子ＤＵは、例えば１５００×１５００個程度（２３０×２３０ｍｍ程度）で構成される。アクティブマトリクス基板３には、コンデンサ１１とＴＦＴ１２との組が格子状に複数組（３×３組）配置されている。【００２８】
図２において、ゲート線１９は、行（Ｘ）方向のＸ線検出素子ＤＵで共通に構成されており、データ線１７は、列（Ｙ）方向のＸ線検出素子ＤＵで共通に構成されている。また、ゲート線１９は、ゲート駆動部４１と接続されており、データ線１７は、順番に電荷電圧変換アンプ４２、マルチプレクサ４３に接続されている。ゲート駆動部４１、電荷電圧変換アンプ４２およびマルチプレクサ４３は、駆動制御部４４で制御されるようになっており、例えば図示しない外部装置からの信号で駆動させるようになっている。【００２９】
次に、実施例におけるＸ線検出器１の製造方法について図３のフローチャートに沿って説明する。【００３０】
〔ステップＳ０１〕対向基板の作成
図１を参照する。共通電極４は、例えば、グラファイトやＩＴＯ（酸化インジウムスズ）、Ａｕ（金）、Ｐｔ（白金）などの導電材料から構成される。共通電極４がＩＴＯ、Ａｕ、Ｐｔなどの場合は、ガラスやセラミック（Ａｌ２Ｏ３、ＡｌＮ）で構成された図示しない支持基板上に蒸着法やスパッタリング等で形成する。共通電極４がグラファイトの場合は、導電性のあるグラファイトの支持基板がその状態で共通電極４として機能する。【００３１】
共通電極４上（図１では下側）に電子注入阻止層５を形成する。電子注入阻止層５は、ＺｎＴｅ、またはＳｂ２Ｓ３等のｐ型半導体で構成され、共通電極４上に昇華法、蒸着もしくはスパッタリング、化学析出法、または電析法等によって形成される。【００３２】
電子注入阻止層５上（図１では下側）に半導体層６を形成する。半導体層６は、ＣｄＴｅ（テルル化カドミウム）またはＣｄＺｎＴｅ（テルル化カドミウム亜鉛）の化合物半導体で構成される。半導体層６は、近接昇華法で６００μｍ程度に形成し、４００μｍ程度に表面を研磨して形成される。なお、近接昇華法では、高温（７００℃程度）に加熱するので、半導体層６は、例えば、グラファイト、あるいはセラミック基板上のＩＴＯ層などの耐熱材料に形成される。なお、近接昇華法では、高温に加熱して半導体層６を形成するので、対向基板２とアクティブマトリクス基板３が個別に形成される。また、半導体層６の成膜は、近接昇華法の他に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法や、ペースト印刷・焼成法等が用いてもよい。また、半導体層６は、ＰｂＩ２（ヨウ化鉛）やａ−Ｓｅ（アモルファスセレン）で構成されていてもよい。【００３３】
半導体層６上（図１では下側）に正孔注入阻止層７を形成する。正孔注入阻止層７は、ＣｄＳ（硫化カドミウム）、ＺｎＳ（硫化亜鉛）、ＺｎＯ（酸化亜鉛）、またはＳｂ２Ｓ３（硫化アンチモン）等のｎ型半導体で構成され、昇華法、蒸着法、スパッタリング、化学析出法、または電析法等で形成される。なお、必要に応じて、正孔注入阻止層７と電子注入阻止層５と配置を交換して形成した構成としてもよいし、また、電子注入阻止層５および正孔注入阻止層７のいずれか一方あるいは両方を形成しない構成としてもよい。【００３４】
〔ステップＳ０２〕アクティブマトリクス基板の作成
ガラス等で構成される絶縁基板１３上にグランド線１６とゲート線１９とを形成し、絶縁膜１５を形成する。グランド線１６およびゲート線１９は、Ｔａ（タンタル）、Ａｌ（アルミニウム）、Ｍｏ（モリブレン）等の金属膜で構成される。これらの金属膜は、蒸着法またはスパッタリング等で形成される。絶縁膜１５は、ＳｉＮｘやＳｉＯｘで構成され、蒸着法等で形成される。また、絶縁膜１５は、無機膜の他にアクリルやポリイミド等で構成してもよい。【００３５】
ＴＦＴ１２を形成するためにゲートチャネル１８を絶縁膜１５上に形成する。ゲートチャネル１８は、ａ−Ｓｉ（アモルファスシリコン）やｐ−Ｓｉ（ポリシリコン）を蒸着法で形成し、不純物を拡散させて例えばｎ＋層としたもので構成される。【００３６】
コンデンサ１１およびＴＦＴ１２を作成するために画素電極１４とデータ線１７とを絶縁膜１５等上に形成し、また、絶縁膜２０を形成する。画素電極１４およびデータ線１７は、Ｔａ、Ａｌ、Ｔｉ（チタン）等の金属膜で構成される。これらの金属膜は、蒸着法またはスパッタリング等で形成される。絶縁膜２０は、絶縁膜１５と同様に形成されるが、バンプ電極３２を形成する画素電極１４上には、絶縁膜２０を形成しないようにする。なお、ＴＦＴ１２は、ボトムゲート構造であるが、トップゲート構造にしてもよい。【００３７】
〔ステップＳ０３〕バンプ電極の形成
ステップＳ０２で形成されたアクティブマトリクス基板３上にバンプ電極３２を形成する。バンプ電極３２は、導電性ペーストをスクリーン印刷することで形成される。スクリーン印刷は、大面積のパターン形成を簡単・低コストで作成でき、また、大面積にわたって等ピッチでバンプ電極３２を配置することを簡単に行うことができる。【００３８】
バンプ電極３２は、導電性ペーストで構成され、例えば、ゴムを主成分とした母材に、カーボンを主成分とした導電性材料と、常温で放置することにより有機物質が徐々に揮発して硬化する、あるいは空気中の水分と縮合反応して硬化するバインダー樹脂とを配合したもので構成される。この導電性ペーストに含まれる導電性材料については、導電性を有していれば、適宜材料を選択しても良い。また、例えば、母材の主成分をゴムと例示したが、その他の高分子材料でもよい。バインダー樹脂についても、必ずしも樹脂に限定されず、接着性および硬化性を有する素材の混合物であってもよい。【００３９】
また、導電性ペーストには、例えば、バインダー樹脂のように常温で放置することにより有機物質が徐々に揮発して硬化する、あるいは空気中の水分と縮合反応して硬化する素材が含まれていることが望ましいが、温度変化（１００℃程度まで）を与えることにより硬化する物質が含まれていてもよい。【００４０】
図４（ａ）を参照する。アクティブマトリクス基板３に形成された複数のコンデンサ１１の画素電極１４ごとに複数個（３×３個）のバンプ電極３２をスクリーン印刷により四角形に配置して形成する。バンプ電極３２は、画素電極１４の四角形の形状に合わせて形成されている。バンプ電極３２は、複数個のバンプ電極３２が隙間なく並んで形成してもよいし、対向基板２との貼り合わせ時にバンプ電極３２が潰されることを考慮してバンプ電極３２間に隙間があるように形成してもよい。【００４１】
次に、図５（ａ）〜図５（ｃ）を参照して、スクリーン印刷によるバンプ電極３２の形成について説明する。図５（ａ）に示すように、ステップＳ０２で作成されたアクティブマトリクス基板３に対向してメタルマスク５１を配置する。メタルマスク５１は、金属薄板で構成され、バンプ電極３２を形成する部分にパターン孔（開口）５２が設けられている。メタルマスク５１の配置後、図５（ｂ）および図５（ｃ）に示すように、メタルマスク５１上の一端に導電性ペースト５３を載置する。載置された導電性ペースト５３をスキージ５４でアクティブマトリクス基板３側に押し付けながらメタルマスク５１の他端に移動させる。これにより、パターン孔５２に導電性ペースト５３が入り込み、パターン孔５２に入り込んだ導電性ペースト５３によりバンプ電極３２が画素電極１４に形成される。また、メタルマスク５１に代えて、ステンレス線などで構成されたメッシュにバンプ電極３２を形成しない部分をマスクしたメッシュ状の印刷マスクを用いてもよい。【００４２】
〔ステップＳ０４〕対向基板とアクティブマトリクス基板との貼り合わせ（接合）
対向基板２における正孔注入阻止層７を介して半導体層６と、アクティブマトリクス基板３の画素電極１４上における複数個のバンプ電極３２とを接合する。これにより、対向基板２とアクティブマトリクス基板３とが貼り合われる。接合は、予め設定された所定の圧力を加えながら、常温放置、あるいは必要に応じて加熱することにより行われる。このとき、図４（ａ）のように形成されたバンプ電極３２は、図４（ｂ）に示すように潰れて結合し、擬似的に１つの大きなバンプ電極（バンプ電極群）３１になる。【００４３】
このような工程によりＸ線検出器１が作成される。なお、この他に、ゲート駆動部４１、電荷電圧変換アンプ４２、マルチプレクサ４３、および駆動制御部４４等が設けられる。【００４４】
次に、図１および図２を参照して、Ｘ線検出器１の動作の説明をする。Ｘ線管から被検体に向けてＸ線が照射され（Ｘ線管と被検体は共に図示しない）、被検体を透過したＸ線はＸ線検出器１に入射する。半導体層６にＸ線が入射すると、光導電効果により半導体層６で電荷が生成する。このとき、コンデンサ１１と、電子注入阻止層５を介した半導体層６とは、バンプ電極群３１により直列に接続された構成となっている。そのため、共通電極４にバイアス電圧（Ｖｈ）を印加しておくと、半導体層６内で生成された電荷が移動する。そして、生成された電荷は、バンプ電極群３１（画素電極１４）で収集されてコンデンサ１１に蓄積される。バンプ電極群３１は、図１０（ａ）のように円形に形成されておらず、画素電極１４の四角形状に沿って形成（すなわち角部まで形成）されているので、１画素ごとに接触面積が大きくなり、また、画素間の隙間も減少する。これにより、半導体層６で生成された電荷を１画素ごとに効率よく収集される。【００４５】
コンデンサ１１に蓄積された電荷は、ＴＦＴ１２によりコンデンサ１１から読み出される。ゲート駆動部４１は、例えば図２の上側のゲート線１９から１行ずつ順番に電圧を印加して信号を送信することで、ＴＦＴ１２を接続（ＯＮ）の状態にし、コンデンサ１１に蓄積された電荷をデータ線１７から読み出しを行う。電荷電圧変換アンプ４２は、データ線１７を通じて取り出された電荷を電圧に変換して電圧信号として出力する。マルチプレクサ４３は、複数の電圧信号から１つの電圧信号を選択して出力する。このようにして出力された電圧信号に基づいてＸ線画像が取得される。【００４６】
本実施例に係るＸ線検出器１によれば、画素電極１４には、スクリーン印刷により複数個のバンプ電極３２が四角形に配置して形成される。対向基板２とアクティブマトリクス基板３とを貼り合わせする際、すなわち、対向基板２の半導体層６とアクティブマトリクス基板３の画素電極１４に形成された複数個のバンプ電極３２とを接合する際に、画素電極１４に四角形に配置された複数のバンプ電極３２が潰れて結合し、擬似的に１つの大きなバンプ電極（バンプ電極群）３１となる。そのため、半導体層６とバンプ電極（バンプ電極群）３１との接触面積を大きくすることができる。また、接触面積が大きくなることで画素間の隙間が減少する。したがって、半導体層６で生成された電荷を１画素ごとに効率よく収集することができ、画素間の感度ばらつきを低減させることができる。【００４７】
また、半導体層６として、ＣｄＴｅまたはＣｄＺｎＴｅで構成すると、例えば、ａ−Ｓｅで構成されるものと比べてＸ線に対する感度を向上させることができる。そのため、より低線量での撮影をすることができる。【００４８】
本発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。【００４９】
（１）上述した実施例では、図４（ａ）では、バンプ電極３２は、画素電極１４ごとに３×３個で構成したが、図６（ａ）に示すように、２×２個でもよく、また４×４個や、４×３個、その他の個数で構成されてもよい。【００５０】
（２）上述した実施例では、複数のバンプ電極３２は、格子状（２次元マトリクス状）に配置している。これにより、画素間の隙間がなく接触面積を大きくする構成を容易にすることができ、また、縦横列でバンプ電極を均等に配置することができる。しかしながら、例えば、図６（ｂ）に示すように、複数のバンプ電極３２は、位置をずらして配置された２列のバンプ電極３２が交互に形成される、千鳥配列に配置していてもよい。これにより、画素間の隙間がなく接触面積を大きくする構成を容易にすることができ、また、複数個のバンプ電極間の隙間を減少することができる。また、バンプ電極３２は、画素電極１４の四角形状に沿って形成されていれば、厳密に四角形に配置されていなくてもよく（図６（ｂ））、規則的に並んでいなくてもよい。【００５１】
（３）上述した実施例では、バンプ電極３２は、画素電極１４内に形成されていたが、はみ出して形成してもよい。例えば、画素電極１４の一部が欠けて形成されている場合は、図６（ｃ）に示すように、画素電極１４からはみ出して構成してもよい。なお、図６（ｃ）に示す画素電極１４は四角形に含まれるものとする。【００５２】
（４）上述した実施例では、図１に示すように、バンプ電極３２は、コンデンサ１１の電極の１つである画素電極１４上に形成されていたが、画素電極１４上に限定されない。例えば、図７に示すように、画素電極１４に接続された、画素電極１４上の画素（Ｘ線検出素子ＤＵ）ごとに形成された電極１４ａにバンプ電極３２を形成してもよい。なお、符号１４ｂは、画素電極１４と電極１４ａとを接続させる配線を示し、符号１４ｃは絶縁膜を示す。すなわち、画素電極１４は、電極１４ａを含むものとする。【００５３】
（５）本実施例は、図８に示す対向電極１０８が設けられていない対向基板２と、アクティブマトリクス基板３とを貼り合わせた構成であれば、適用することができる。
【符号の説明】
【００５４】
１    …  Ｘ線検出器
２    …  対向基板
３    …  アクティブマトリクス基板
６    …  半導体層
１１  …  コンデンサ
１２  …  薄膜トランジスタ（ＴＦＴ）
１４  …  画素電極
１８  …  ゲートチャネル
３１  …  バンプ電極群
３２  …  バンプ電極
５３  …  導電性ペースト
【図１】
0005585733.tif 000002
【図２】
0005585733.tif 000003
【図３】
0005585733.tif 000004
【図４】
0005585733.tif 000005
【図５】
0005585733.tif 000006
【図６】
0005585733.tif 000007
【図７】
0005585733.tif 000008
【図８】
0005585733.tif 000009
【図９】
0005585733.tif 000010
【図１０】
0005585733.tif 000011