(57)【特許請求の範囲】
【請求項１】
金属層上に窒化シリコン層を形成する工程と、
酸化炭素と酸素のみを含む混合ガスをプラズマ化することにより、前記窒化シリコン層を選択的にエッチングする工程と
を具備する半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記窒化シリコン層上に酸化シリコン層を形成する工程と、
前記窒化シリコン層をエッチングする前に、前記窒化シリコン層をエッチングストッパとして前記酸化シリコン層を選択的にエッチングする工程とをさらに具備する
半導体装置の製造方法。
【請求項３】
前記窒化シリコン層は、物理エッチングによりエッチングされ、
前記窒化シリコン層をエッチングすることにより露出した前記金属層の表面は、前記金属膜の酸化物又は炭素により覆われる
請求項１に記載の半導体装置の製造方法。
【請求項４】
前記窒化シリコン層をエッチングするときの圧力及び電力は、それぞれ、前記酸化シリコン層をエッチングするときの圧力及び電力よりも低い
請求項２に記載の半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法において、
磁気抵抗効果素子上に前記金属層を形成する工程と、
前記金属層をマスクにして前記磁気抵抗効果素子をパターニングする工程とをさらに具備し、
前記窒化シリコン層は、前記磁気抵抗効果素子を覆った状態で前記金属層上に形成される
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造方法において、被エッチング層をエッチングするときに、その下地層にダメージが入ると、半導体装置の信頼性を損ねる事態が発生する場合がある。例えば、配線層どうしの電気的な接触を取るとき、配線層間の絶縁層内にコンタクトホールを形成する必要がある。このコンタクトホールはＲＩＥ（Reactive Ion beam Etching）法などの異方性の反応性エッチング法を用いて形成される。
【０００３】
しかし、コンタクトホールのエッチングガスとしてフッ素系のガスを使用する場合、下地層としての配線層に対する被エッチング層としての絶縁層の選択比が小さいために、意図しないオーバーエッチングが生じて、例えば、コンタクトホールが配線層を突き抜けるなどの電気的な接触不良を引きこす。
【０００４】
よって、配線層間の電気的な接触不良を防ぐには、下地層としての配線層に対して被エッチング層としての絶縁層を高選択比でエッチングする技術が必要となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平6-163473号公報
【特許文献２】特開平6-151383号公報
【特許文献３】特開2004-172312号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施形態は、被エッチング層のエッチングを、その下地層のダメージなしに行う技術を提案する。
【課題を解決するための手段】
【０００７】
実施形態によれば、半導体装置の製造方法は、金属層上に窒化シリコン層を形成する工程と、
酸化炭素と酸素のみを含む混合ガスをプラズマ化することにより、前記窒化シリコン層を選択的にエッチングする工程とを具備している。
【図面の簡単な説明】
【０００８】
【図１】参考例の製造方法を示す断面図。
【図２】参考例の製造方法を示す断面図。
【図３】第１の実施例の製造方法を示す断面図。
【図４】第１の実施例の製造方法を示す断面図。
【図５】第１の実施例の製造方法を示す断面図。
【図６】第２の実施例の製造方法を示す断面図。
【図７】第２の実施例の製造方法を示す断面図。
【図８】第２の実施例の製造方法を示す断面図。
【図９】第２の実施例の製造方法を示す断面図。
【図１０】第２の実施例の製造方法を示す断面図。
【図１１】第３の実施例の製造方法を示す断面図。
【図１２】第３の実施例の製造方法を示す断面図。
【図１３】第３の実施例の製造方法を示す断面図。
【図１４】第３の実施例の製造方法を示す断面図。
【図１５】第３の実施例の製造方法を示す断面図。
【図１６】第３の実施例の製造方法を示す断面図。
【図１７】第４の実施例の製造方法を示す断面図。
【図１８】第４の実施例の製造方法を示す断面図。
【図１９】第４の実施例の製造方法を示す断面図。
【図２０】第４の実施例の変形例の製造方法を示す断面図。
【図２１】第４の実施例の変形例の製造方法を示す断面図。
【図２２】第４の実施例の変形例の製造方法を示す断面図。
【図２３】第４の実施例の変形例の製造方法を示す断面図。
【図２４】第５の実施例の製造方法を示す断面図。
【図２５】第５の実施例の製造方法を示す断面図。
【図２６】第５の実施例の製造方法を示す断面図。
【図２７】エッチングの種類に対するエッチング選択比を示すグラフ。
【図２８】エッチングガス毎の材料に対するエッチングレートを示すグラフ。
【図２９】エッチングガスの種類に対するエッチング選択比を示すグラフ。
【図３０】エッチング装置の構造を示す装置図。
【図３１】磁気ランダムアクセスメモリの構造例を示す回路図。
【図３２】メモリセルの例を示す断面図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら実施形態を説明する。
【００１０】
[基本思想]
半導体装置の製造方法において、被エッチング層をエッチングするときの下地層のダメージ、例えば、配線層間の電気的な接触不良は、半導体装置の信頼性を低下させる原因となる。
【００１１】
これは、フッ素系のガスを用いた絶縁層（例えば、酸化シリコン層、窒化シリコン層など）のエッチングにおいて、下地層としての配線層と被エッチング層としての絶縁層のエッチング選択比が小さいために、エッチングの終了ポイントを制御することが難しく、意図しないオーバーエッチングによって下地層としての配線層を損傷するためと考えられる。
【００１２】
例えば、下地層上の被エッチング層の膜厚は必ずしも均一ではないため、エッチングレートと被エッチング層の膜厚（平均値）から推定される所定のエッチング時間でエッチングを終了しても、下地層上から被エッチング層を完全に除去できずに、残渣が生じる可能性がある。このため、被エッチング層のエッチング時間を所定のエッチング時間より多くする、オーバーエッチングという処理を行い、被エッチング層を下地層から完全に除去する。
【００１３】
しかし、下地層と被エッチング層の選択比を十分に確保できていないと、意図しないオーバーエッチングによって下地層にダメージを与えてしまう。よって、下地層と被エッチング層を高選択比でエッチングできる装置やガス組成、放電条件などを選定すれば、適切なエッチングが可能となる。
【００１４】
[参考例]
図１および図２は、半導体装置の製造方法における、一般的なコンタクトホールの形成方法を示している。
【００１５】
まず、基板上に絶縁層１１を形成する。次に、絶縁層１１上へ配線層１２を堆積した後パターニングする。次に、配線層１２上へ絶縁層１３を形成する。次に、配線層１２上へレジストパターン４０を形成する。次に、レジストパターン４０をマスクとし絶縁層１３内へコンタクトホールを形成する。この後、レジストパターン４０を除去する。
【００１６】
以上の方法において、コンタクトホールは、フッ素系のガス、例えば、テトラフロロカーボン（ＣＦ４）やトリフルオロメタン（ＣＨＦ）などのフロロカーボン、ハイドロフロロカーボンをエッチングガスとして用いるＲＩＥ法などにより、配線層１２が露出するまで絶縁層１３をエッチングすることで形成される。
【００１７】
しかし、図２に示すように、絶縁層１３のエッチングガスとしてフッ素系のガスを用いた場合、意図しないオーバーエッチングによって、コンタクトホールが絶縁層１３と配線層１２を突き抜けて絶縁層１１まで達してしまう例が生じる。
【００１８】
これは、配線層１２に対する絶縁層１３の選択比が小さいため、意図していたオーバーエッチングの深さよりも、さらに深くオーバーエッチングが進行したため、絶縁層１３の下地である配線層１２も削れてしまい、結果的に、コンタクトホールが配線層１２を突き抜けて絶縁層１１まで達した例である。
【００１９】
このように、意図しないオーバーエッチングによって配線層１２が損傷すると、半導体装置の動作不良やショート不良を引き起こす原因となるので、適切なエッチング条件を見出して配線層１２と絶縁層１３の選択比を十分に確保して、半導体装置の信頼性の低下を防がなければならない。
【００２０】
そこで以下の実施形態では、半導体装置の信頼性の低下がオーバーエッチングによる下地層としての配線層の損傷にある点を鑑み、被エッチング層を下地層に対して高選択にエッチングして下地層のダメージ（オーバーエッチング）をなくす技術について提案する。
【００２１】
具体的には、Ｔａ、Ｗ、Ｍｏ、Ｎｂ、Ａｌ、Ｎｉ、Ｃｕ、Ｉｒ、Ｐｔ、Ａｕのうちの少なくとも１つを含む金属層を下地とし、この金属層上の窒化シリコン層をエッチングする時は、酸化炭素と酸素を含む混合ガスをプラズマ化することによる物理エッチングを使用する。つまり、被エッチング層としての窒化シリコン層の物理エッチングによって下地層としての金属層が露出すると、下地層としての金属層とエッチングガスが化学反応を起こす結果、反応生成物として不揮発性の酸化物や炭素が下地層上へ堆積し、下地層とエッチングガスの反応が収束する。言い換えれば、下地層とエッチングガスとの反応で生成した不揮発性の反応生成物が、下地層上に堆積して保護膜となり、下地層のエッチングを阻止してエッチングレートが減少した結果、下地層の損傷を防ぐことが可能になるというエッチング機構である。
【００２２】
このように、適切なエッチング条件の基で下地層と被エッチング層を高選択にエッチングすれば、下地層である配線層の損傷により半導体装置の動作不良やショート不良などで良品率を下げることはないので、例えば、半導体装置の歩留まり向上において、配線層間の電気的な接触不良の課題は切り離して、良品率の高い半導体装置を容易に且つ再現性良く製造することが可能である。
【００２３】
以下、上述の基本思想を具現化したいくつかの実施例を説明する。
【００２４】
[実施例]
・第１の実施例
図３乃至図５は、第１の実施例を示している。
【００２５】
同図は、半導体装置の製造工程を示している。
【００２６】
尚、同図において、図１および図２と同じ要素には同じ符号を付している。ただし、配線層１２をＴａ配線層とする。また、窒化シリコン層１３aは、図１および図２の絶縁層１３に対応する。
【００２７】
本実施例の特徴は、以下の点にある。
【００２８】
二酸化炭素と酸素の混合ガスを用いて異方性の物理エッチングを行うことにより、オーバーエッチングでＴａ配線層１２が損傷することなく窒化シリコン層１３a内へコンタクトホールを形成することが可能である。
【００２９】
まず、図３に示すように基板上に絶縁膜１１を形成する。次に、絶縁層１１上へＴａ配線層１２を堆積した後パターニングする。次に、図４に示すように、Ｔａ配線層１２上へ窒化シリコン層１３aを形成する。次に、窒化シリコン層１３a上へレジストパターン４０を形成する。次に、レジストパターン４０をマスクとし窒化シリコン層１３a内へコンタクトホールを形成する。この後、レジストパターン４０を除去すると、図５に示す構造が得られる。
【００３０】
以上の方法において、コンタクトホールは、二酸化炭素と酸素の混合ガスをエッチングガスとして用いる異方性の物理エッチングにより、Ｔａ配線層１２が露出するまで窒化シリコン層１３aをエッチングすることで形成される。
【００３１】
本例では、二酸化炭素と酸素の混合ガスをエッチングガスに用いたことで、窒化シリコン層１３aをＴａ配線層１２に対して高選択にエッチングできる。そのため、オーバーエッチング無く、コンタクトホールをＴａ配線層１２上へ形成することができる。
【００３２】
窒化シリコン層１３aは、プラズマ化した二酸化炭素と酸素の混合エッチングガスに対して非反応で、異方性の物理エッチングによってエッチングされる。一方、Ｔａ配線層１２は、プラズマ化した二酸化炭素と酸素の混合エッチングガスと反応して、不揮発性の酸化タンタルを生成する。また、炭素がＴａ配線層１２上に堆積する。その結果、これら不揮発性の生成物がＴａ配線層１２を保護することで、Ｔａ配線層１２がエッチングされるのを阻止することが可能となる。つまり、Ｔａ配線層１２がエッチングガスに曝露されても、オーバーエッチング無く、Ｔａ配線層１２上の窒化シリコン層１３aを全面除去することが可能である。
【００３３】
Ｔａ配線層１２とエッチングガスの反応で生成した不揮発性の酸化タンタルや炭素は、コンタクトホールの側壁および底面に堆積するが、厚さも薄く、低抵抗であるため、必ずしも除去する必要はない。一方、物理エッチングで叩き出された窒化シリコン層１３aの構成元素が、コンタクトホールの側壁に再付着（リデポジション）した場合、コンタクトホールの開口面積が狭くなり、コンタクトプラグの抵抗を高めるので、窒化シリコン層１３aの厚さは可能な限り薄くする必要がある。
【００３４】
なお、エッチング条件の圧力を下げると、イオン１個当たりのエネルギーが大きくなって物理エッチングの異方性が高まる一方、Ｔａ配線層１２が削れて意図しないオーバーエッチングが生じる恐れがあるので、同時に電力も下げる必要がある。
【００３５】
エッチング終了のタイミングは、エッチングに関係のあるラジカルやイオンなどの密度変化をプラズマの発光スペクトルから検出する終点検出（Ｅｎｄ Ｐｏｉｎｔ Ｄｅｔｅｃｔｉｏｎ）した後、または、被エッチング材料の膜厚から導き出した時間に達した後、残渣を確実になくすために、あらかじめ設定した時間だけエッチングを継続してから処理を終える方法などから導く。
【００３６】
以下、窒化シリコン膜をエッチングする時のプラズマ条件の一例を示す。ただし、窒化シリコン膜のエッチングガスは二酸化炭素と酸素の混合ガスとする。
【００３７】
二酸化炭素流量           ２００ｓｃｃｍ  
酸素流量             １０ｓｃｃｍ  
圧力                １．５Ｐａ  
第１の周波数        ６０ＭＨｚ  
第１の電力          ３００Ｗ  
第２の周波数        １３．５６ＭＨｚ  
第２の電力          ５００Ｗ  
エッチング時間      ３分間  
第１の電極は、エッチングガスを導入する側の電極であり、第１の電極に掛かる周波数を第１の周波数、第１の電極に掛かる電力を第１の電力とする。
【００３８】
第２の電極は、基板を設置する側の電極であり、第２の電極に掛かる周波数を第２の周波数、第２の電極に掛かる電力を第２の電力とする。
【００３９】
このように、第１の実施例によれば、Ｔａ配線層１２と窒化シリコン層１３aを高選択にエッチングすることが可能なので、オーバーエッチング無くＴａ配線層１２上へコンタクトホールを形成できる。したがって、配線層どうしを確実且つ低抵抗に接続できるので、配線層間の電気的な接触不良を防止することが可能である。
【００４０】
・第２の実施例
図６乃至図１０は、第２の実施例を示している。
【００４１】
同図は、半導体装置の製造工程を示している。
【００４２】
尚、同図において、図３乃至図５と同じ要素には同じ符号を付すことにより、その説明を省略する。
【００４３】
本例の場合、第１の実施例とは異なり、Ｔａ配線層１２上の被エッチング層は、窒化シリコン層１３ａ上に酸化シリコン層１３ｂを堆積させた積層構造であり、フッ素系のエッチングガスを用いたＲＩＥ法によって窒化シリコン層１３ａが露出するまで酸化シリコン層１３ｂをエッチングした後、二酸化炭素と酸素の混合ガスを用いた非反応性かつ異方性の物理エッチング法によってＴａ配線層１２が露出するまで窒化シリコン層１３ａをエッチングすることで、オーバーエッチング無くＴａ配線層１２上にコンタクトホールを形成できる点に特徴がある。
【００４４】
まず、図６に示すように、基板上に絶縁層１１を形成する。次に、絶縁層１１上へＴa配線層１２を堆積した後パターニングする。次に、Ｔａ配線層１２上へ窒化シリコン層１３ａを形成する。次に、窒化シリコン層１３ａ上へ酸化シリコン層１３ｂを形成する。次に、図７に示すように、酸化シリコン層１３ｂ上へレジストパターン４０を形成する。次に、図８に示すように、レジストパターン４０をマスクとし酸化シリコン層１３ｂ内へ第１のコンタクトホールを形成する。次に、図９に示すように、レジストパターン４０をアッシングにより除去する。この後、窒化シリコン層１３ａ内へ第２のコンタクトホールを形成すると、図１０に示す構造が得られる。
【００４５】
以上の方法において、第１のコンタクトホールは、フッ素系のエッチングガスを用いたＲＩＥ法により、酸化シリコン層１３ｂを窒化シリコン層１３ａが露出するまでエッチングして形成し、第２のコンタクトホールは、二酸化炭素と酸素の混合ガスをエッチングガスとして用いる異方性の物理エッチングにより、Ｔａ配線層１２が露出するまで窒化シリコン層１３ａをエッチングすることで形成する。窒化シリコン層１３ａをエッチングストッパーとして用いることで、フッ素系のエッチングガスのＲＩＥ法によるＴａ配線層のオーバーエッチングを防止することができる。
【００４６】
ただし、エッチングのガス種、電力および圧力などのエッチング条件の切り替えによって、アッシングを介さずに、酸化シリコン層１３ｂのエッチングの後、窒化シリコン層１３ａのエッチングを連続的に行うこともできる。
【００４７】
Ｔａ配線層１２と窒化シリコン層１３ａを高選択比でエッチングして、オーバーエッチング無くＴａ配線層１２上へコンタクトホールを形成する機構は、第１の実施例と重複するので省略する。
【００４８】
以下、酸化シリコン層１３ｂと窒化シリコン層１３ａをエッチングする時のプラズマ条件の一例を示す。ただし、酸化シリコン層１３ｂのエッチングガスは、Ｃ４Ｆ８とＡｒとＯ２の混合ガスとし、窒化シリコン層１３ａのエッチングガスは二酸化炭素と酸素の混合ガスとする。
【００４９】
●酸化シリコン層エッチングのプラズマ条件  
Ｃ４Ｆ８流量        １５ｓｃｃｍ  
Ａｒ流量            ３００ｓｃｃｍ  
Ｏ２流量            １０ｓｃｃｍ  
圧力                ５Ｐａ  
第１の周波数        ６０ＭＨｚ  
第１の電力          １０００Ｗ  
第２の周波数        １３．５６ＭＨｚ  
第２の電力          １５００Ｗ  
エッチング時間      酸化シリコンの膜厚に応じた時間  
●窒化シリコン層エッチングのプラズマ条件  
二酸化炭素流量        ２００ｓｃｃｍ  
酸素流量            １０ｓｃｃｍ  
圧力                １．５Ｐａ  
第１の周波数        ６０ＭＨｚ  
第１の電力          ３００Ｗ  
第２の周波数        １３．５６ＭＨｚ  
第２の電力          ５００Ｗ  
エッチング時間      ３分間  
第１の電極は、エッチングガスを導入する側の電極であり、第１の電極に掛かる周波数を第１の周波数、第１の電極に掛かる電力を第１の電力とする。
【００５０】
第２の電極は、基板を設置する側の電極であり、第２の電極に掛かる周波数を第２の周波数、第２の電極に掛かる電力を第２の電力とする。
【００５１】
このように、第２の実施例によれば、Ｔａ配線層１２と窒化シリコン層１３ａを高選択にエッチングすることが可能なので、オーバーエッチング無くＴａ配線層１２上へコンタクトホールを形成できる。したがって、配線層どうしを確実且つ低抵抗に接続できるので、配線層間の電気的な接触不良を防止することが可能である。
【００５２】
このように、上述の方法を用いると、金属酸化物の生成によりエッチングが停止することから、配線層に対する窒化シリコン層の高選択性が達成できる。配線層の表面へ金属酸化膜および炭素が堆積することで、配線層のオーバーエッチングを防ぐことが可能となり、出電気特性の良好なデバイスを作成することが可能でとなる。
【００５３】
・第３の実施例
図１１乃至１６は、第３の実施例を示している。
【００５４】
尚、同図において、図３乃至図１０と同じ要素には同じ符号を付すことにより、その説明を省略する。
【００５５】
本例は、以下の点に特徴がある。
【００５６】
大容量で高速の不揮発メモリであるＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ=ＭＲＡＭ）の製造に適用した例についで説明する。  
ＭＲＡＭのメモリ動作を行う磁気抵抗効果素子（ＭＴＪ）素子は、２層の磁性体層の間に非磁性層としての絶縁体層（トンネルバリア層）が挟まれた構造を有しており、データは、どちらか一つの磁性体層の磁化の向き（スピン）を電流によって書き換えることにより記録される。
【００５７】
ＭＴＪ素子は、基板上に磁性体層およびトンネルバリア層を積層した後、所定の記憶単位（ビット単位）毎に分離するように、ビット間の部分をエッチングすることにより作製される。
【００５８】
以下、ＣｏＦｅＢ磁性層、およびＭｇＯバリア層を用いたＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢからなるＭＴＪ素子の製造方法について説明する。
【００５９】
まず、図１１に示すように、シリコンウエハ上に形成された絶縁層１１の上に、Ｔａからなる下部電極１４、記憶層１５、非磁性層１６、参照層１７、上部電極１８ａおよび金属ハードマスク層１８ｂをスパッタリング法で連続して成膜した後、金属ハードマスク層１８ｂの上にフォトグラフィ法によりレジストパターン４０を形成する。次に、プラズマエッチング法を用いてレジストパターン４０に沿って金属ハードマスク層１８ｂをＲＩＥ法によりパターニングする。金属ハードマスク層１８ｂ形成後、レジストパターン４０をウエットまたはドライプロセスで除去した。
【００６０】
さらに、図１２に示すように、金属ハードマスク層１８ｂに沿って上部電極１８ａおよび参照層１７までをＩＢＥ法もしくはＲＩＥ法により非磁性層１６まで加工すると、図１３に示す構造が得られる。次に、図１４に示すように、ＭＴＪ素子の表面にプラズマエンハンスドCVD（PeCVD）により窒化シリコン層（Ｓｉ３Ｎ４）１３ａを形成する。
【００６１】
引き続き窒化シリコン層１３ａ、非磁性層１６及び記憶層１５をエッチバックすると、図１５に示すように、側壁絶縁膜１３ａｓが形成されると共に磁気抵抗効果素子Ｒが形成される。しかし、このエッチバックをＩＢＥで行うと、下部電極１４が露出した時、下部電極１４のスパッタリングによって飛来したＴａが、側壁絶縁膜１３ａｓの側壁を覆うリスパッタリングが発生する。側壁絶縁膜１３ａｓの側壁へ堆積したＴａ１４ｒは導電性であるため、記憶層１５とハードマスク層１８ｂとをショートさせ、動作不良を生じさせる。
【００６２】
そこで、図１６に示すように、このエッチバックを、二酸化炭素と酸素の混合ガスをエッチングガスとする異方性の物理エッチングで行うと、下部電極１４が露出した時、下部電極（Ｔａ）１４のエッチング量が低減するので、リスパッタによる記憶層１５と金属ハードマスク層１８ｂとのショートを防止できる。
【００６３】
このように、第３の実施例によれば、窒化シリコン層から成る側壁絶縁膜１３ａｓをマスクにした記憶層１５のエッチングを（エッチバック）、二酸化炭素と酸素の混合ガスをエッチングガスとする異方性の物理スパッタで行うことにより、下部電極（Ｔａ）１４とのスパッタリングを抑え、Ｔａのリスパッタを原因とする動作不良の発生を防ぐことができる。
【００６４】
また、Ｔａ以外に、Ｗ，Ｍｏ、Ｎｂ，Ａｌ、Ｎｉ，Ｃｕ，Ｉｒ，Ｐｔ，Ａｕ等の金属を下部電極１４として用いても、エッチバック時に下部電極１４のダメージ（スパッタリング）を抑えるという、同様の効果が得られる。  
・第４の実施例
図１７乃至図１９は、第４の実施例を示している。
【００６５】
尚、同図において、図３乃至図１６と同じ要素には同じ符号を付すことにより、その説明を省略する。
【００６６】
本例の特徴は以下の点にある。
【００６７】
半導体装置として知られる磁気抵抗効果素子Ｒを覆う窒化シリコン層１３ａを、酸化炭素と酸素の混合ガスをエッチングガスとする非反応性の異方性物理エッチング法で加工することにより、磁気抵抗効果素子Ｒの側壁を酸化や損傷から保護すると共に下部電極１４のダメージを防止することができる。
【００６８】
まず、図１７に示すように、下部電極１４上へ垂直かつ可変の磁化を持つ記憶層１５を形成する。次に、記憶層１５上へ非磁性層１６を形成する。次に、非磁性層１６上へ垂直かつ不変の磁化を持つ参照層１７を形成する。次に、参照層１７上へ上部電極１８を形成する。この後、図１８及び図１９に示すように、記憶層１５と非磁性層１６と参照層１７および上部電極１８の側壁へ側壁保護膜１３aｓを形成する。
【００６９】
ただし、下部電極１４ならびに上部電極１８は、Ｔａ、Ｗ，Ｍｏ、Ｎｂ，Ａｌ、Ｎｉ，Ｃｕ，Ｉｒ，Ｐｔ，Ａｕのうち、少なくとも１つの元素を含む金属層であり、二酸化炭素と酸素の混合ガスと反応して不揮発性の金属酸化物および炭素を生成する。  
以下、側壁保護膜１３aｓを形成する工程を説明する。
【００７０】
まず、図１８に示すように、窒化シリコン層１３ａを、CVDなどの成膜装置を用いて下部電極１４の上面と、記憶層１５、非磁性層１６、参照層１７および上部電極１８の側壁ならびに上部電極１８の上面を覆うように堆積する。次に、二酸化炭素と酸素の混合ガスをエッチングガスとする非反応性且つ異方性の物理エッチングによって、窒化シリコン層１３ａを膜面に対して垂直方向にエッチングすると、図１９に示すように、側壁保護膜１３aｓがセルフアラインで形成される。
【００７１】
本例の場合、窒化シリコン層１３ａの側壁に対するサイドエッチングはほとんど起こらず、窒化シリコン層１３ａの膜面に垂直方向のみにエッチングが進行する異方性エッチングなので、エッチングの終了時に側壁保護膜１３aｓがセルフアラインで形成される。
【００７２】
以下、本例のエッチング機構を説明する。
【００７３】
窒化シリコン層１３ａに対する非反応性かつ異方性の物理エッチングが進行して下部電極１４および上部電極１８が露出すると、下部電極１４および上部電極１８の露出部分とエッチングガス中の二酸化炭素および酸素が反応して、不揮発性の金属酸化物および炭素を生じる。この金属酸化物および炭素が下部電極１４と上部電極１８の表面上へ堆積して保護膜となり、エッチングを阻止するので、エッチングレートが急激に低下して収束する。結果的に、下部電極１４および上部電極１８を損傷することなく側壁保護膜１３aｓをセルフアラインで形成できる。
【００７４】
このように、第４の実施例によれば、二酸化炭素と酸素の混合ガスをエッチングガスとして用いて異方性の物理エッチングを行うと、下部電極１４および上部電極１８と窒化シリコン層１３ａとの選択比を十分に確保できるので、オーバーエッチング無く側壁保護膜１３aｓをセルフアラインで形成できる。
【００７５】
第４の実施例の変形例として、側壁保護膜は、窒化シリコン層１３ａと酸化シリコン層１３ｂから成る積層構造でも良い。
【００７６】
以下、図２０乃至図２３を用いて側壁保護膜が積層構造である場合のエッチング機構を説明する。
【００７７】
まず、図２０及び図２１に示すように、CVDなどの成膜装置を用いて窒化シリコン層１３ａ上に酸化シリコン層１３ｂを形成する。また、フッ素系のガスを用いたＲＩＥ法によって、酸化シリコン層１３ｂを、窒化シリコン層１３ａが露出するまでエッチングすると、図２２に示すように、側壁絶縁膜１３ｂｓが形成される。尚、窒化シリコン層１３ａは、フッ素系のガスを用いたＲＩＥ法のエッチングに対して、エッチングストッパーの機能を果す。
【００７８】
次に、図２３に示すように、窒化シリコン層１３ａを、二酸化炭素と酸素の混合ガスを用いた異方性の物理エッチングによって下部電極１４と上部電極１８が露出するまでエッチングする。下部電極１４と上部電極１８がエッチングガスと反応すると、反応生成部として不揮発性の金属酸化膜と炭素が生じて下部電極１４と上部電極１８上へ堆積するので、エッチングレートが急速に減少する。
【００７９】
結果的に、下部電極１４と上部電極１８上から酸化シリコン層１３ｂと窒化シリコン層１３ａが全面除去され、ＭＴＪの側壁と上部電極の側壁上へ側壁保護膜がセルフアラインで形成される。
【００８０】
このように、第４の実施例の変形例によれば、フッ素系のエッチングガスによる酸化シリコン層１３ｂのエッチングにおいて、エッチングストッパーとして下部電極１４と上部電極１８上に窒化シリコン層１３ａを設けることで、下部電極１４と上部電極１８が損傷することを防ぐことができる。さらに、二酸化炭素と酸素の混合ガスによる窒化シリコン層１３ａのエッチングにおいて、不揮発性の金属酸化物と炭素が下部電極１４と上部電極１８上へ堆積することで、オーバーエッチング無く下部電極１４と上部電極１８上から窒化シリコン層１３を除去できる。したがって、下部電極１４と上部電極１８を損傷することなく、酸化シリコン層１３ｂと窒化シリコン層１３ａからなる積層構造の側壁保護膜１３ｂｓ、１３ａｓをセルフアラインで形成できる。
【００８１】
・第５の実施例
図２４乃至図２６は、第５の実施例を示している。
【００８２】
尚、同図において、図３乃至図２３と同じ要素には同じ符号を付すことにより、その説明を省略する。
【００８３】
本例の特徴は以下の点にある。
【００８４】
磁気抵抗効果素子Ｒを窒化シリコン層１３ａと酸化シリコン層１３ｂで覆う構造において、酸化シリコン層１３ｂに対しては、フッ素系のガスを用いたＲＩＥ法でエッチングを行い、窒化シリコン層１３ａに対しては、二酸化炭素と酸素の混合ガスで非反応性かつ異方性の物理エッチングを行うことで、オーバーエッチング無く上部電極上へコンタクトホールを形成できる。
【００８５】
まず、図２４に示すように、下部電極１４上へ垂直かつ可変の磁化を持つ記憶層１５を形成する。次に、記憶層１５上へ非磁性層１６を形成する。次に、非磁性層１６上へ垂直かつ不変の磁化を持つ参照層１７を形成する。次に、参照層１７上へ上部電極１８を形成する。次に、図２５に示すように、下部電極１４の上面、記憶層１５、非磁性層１６、参照層１７および上部電極１８の側壁および上部電極１８の上面へ窒化シリコン膜１３ａを形成する。次に、窒化シリコン膜１３ａ上へ酸化シリコン膜１３ｂを形成する。次に、酸化シリコン層１３ｂ上へレジストパターン４０を形成する。次に、レジストパターン４０をマスクとして酸化シリコン層１３ｂ内へ第１のコンタクトホールを形成する。次に、レジストパターン４０をアッシングで除去する。この後、図２６に示すように、パターニングされた酸化シリコン層１３ｂをマスクとして、窒化シリコン層１３ａ内へ第２のコンタクトホールを形成する。
【００８６】
第１のコンタクトホールは、レジストパターン４０をマスクとして、フッ素系のＲＩＥにより酸化シリコン層１３ｂを窒化シリコン層１３ａが露出するまでエッチングすることで得られる。窒化シリコン層１３ａは、エッチングストッパーとして機能しており、上部電極１８がフッ素系のエッチングで腐食されるのを防いでいる。
【００８７】
第２のコンタクトホールは、パタンニングされた酸化シリコン層１３ｂをマスクとして、二酸化炭素と酸素の混合ガスをエッチングガスとして、非反応性かつ異方性の物理エッチングにより、窒化シリコン層１３ａを上部電極１８が露出するまでエッチングすることで得られる。窒化シリコン層１３ａから上部電極１８が露出すると、エッチングガスと反応して不揮発性の金属酸化物および炭素が生成され、上部電極１８上へ保護膜として堆積し、エッチングを阻止してエッチングレートを急激に減少させる。
【００８８】
ただし、下部電極１４ならびに上部電極１８は、Ｔａ、Ｗ，Ｍｏ、Ｎｂ，Ａｌ、Ｎｉ，Ｃｕ，Ｉｒ，Ｐｔ，Ａｕ元素のうち少なくとも１つを含む金属層であり、それぞれ、二酸化炭素と酸素の混合ガスと反応して不揮発性の金属酸化物や炭素を生成する。
【００８９】
このように、第５の実施例によれば、フッ素系のエッチングガスによる酸化シリコン層１３ｂのエッチングにおいて、窒化シリコン層１３ａを上部電極１８上へエッチングストッパーとして設けることで、上部電極１８を損傷することなく第１のコンタクトホールを形成することができる。一方、二酸化炭素と酸素の混合ガスによる窒化シリコン層１３ａのエッチングにおいて、上部電極１８上へ不揮発性の反応物が堆積することで、エッチングから保護されると同時にエッチングレートが急速に減少して高選択にエッチングできるので、オーバーエッチング無く上部電極１８上へ第２のコンタクトホールを形成することができる。
【００９０】
・その他
第１〜第５の実施例においては、二酸化炭素と酸素の混合ガスをエッチングガスとして用いたが、一酸化炭素と酸素の混合ガスをエッチングガスとして用いても良い。
【００９１】
・実験例
図２７は、酸化炭素系ガスを用いる物理エッチングとＨＦ系ガスを用いるＲＩＥのエッチング選択比を比較した実験結果である。
【００９２】
横軸はエッチングの種類を示し、縦軸はＴａ配線層に対する窒化シリコン層の選択比（ＳｉＮ／Ｔａ）を示している。
【００９３】
同図に示すように、フッ素系のガスをエッチングガスとして用いるＲＩＥよりも、酸化炭素系のガスをエッチングガスとして用いる物理エッチングの方が、Ｔａ配線層に対する窒化シリコン層のエッチングを高選択比で行うことができる。
【００９４】
図２８は、エッチングガス毎の材料に対するエッチングレートを比較した実験結果であり、図２９は、エッチングガスの種類に対するエッチングの選択比を比較した実験結果である。
【００９５】
図２８乃至図２９へ示すように、二酸化炭素系のエッチングガスへ酸素を添加すると、不揮発性の反応生成物が形成されやすくなり、Ｔａ配線層のエッチングが阻止されてエッチングレートが減少する。よって、Ｔａのエッチング量が減り、Ｔａのリスパッタを削減できるので、Ｔａのリスパッタによる動作不良の発生を防ぐことができる。
【００９６】
このように、二酸化炭素系ガスへ酸素を添加すると、Ｔａに対する窒化シリコン層のエッチングレートおよび選択比は、大きく向上する。
【００９７】
また、一酸化炭素と酸素の混合ガスをエッチングガスとして用いても同じ効果が得られる。しかし、二酸化炭素と酸素の混合ガスの方がより高い効果を得られるので、上述の実施例におけるエッチングガスは、二酸化炭素と酸素の混合ガスが好適である。
【００９８】
本例では、下地層がＴａ配線層で被エッチング層が窒化シリコン層である場合を示しているが、下地層がＴａ、Ｗ，Ｍｏ、Ｎｂ，Ａｌ、Ｎｉ，Ｃｕ，Ｉｒ，Ｐｔ，Ａｕ元素のうち少なくとも１つの元素を含む金属層である場合、二酸化炭素と酸素の混合ガスをエッチングガスとして使用すると、フッ素系のガスを使用した場合と比較して、下地層と被エッチング層の選択比が飛躍的に向上する。
【００９９】
このように、下地層と反応して保護膜を形成するエッチングガスを用いれば、下地層と被エッチング層を高選択被にエッチングできるので、オーバーエッチング無く下地層上から被エッチング層を除去できる。
【０１００】
・装置説明
図３０は、本例で用いるドライエッチング装置の一例を示している。
【０１０１】
ドライエッチング装置１９は、反応室２０と、反応室２０の側面に設けられた圧力計２１と、反応室２０の上部に設けられた第１の電極２２と、第１の電極２２と対向する位置に平行して反応室２０の下部に設けられた第２の電極２３を有する二極平行平板の電極構造を備える。
【０１０２】
第１の電極２２は、一枚の電極に複数のガス導入口が開口しているシャワープレート形状を有し、ガス供給ライン２４と、第１の高周波電源２５がそれぞれ独立して接続されており、第１の高周波電源２５からは第１の周波数と第１の電力が供給される。
【０１０３】
第２の電極２３は、基板２６を保持するサセプタ電極であり、第２の高周波電源２７が独立して接続されており、第２の高周波電源２７からは第２の周波数と第２の電力が供給される。
【０１０４】
エッチングガスは、一定の流量でガス供給ライン２４から第１の電極２２のガス導入口を通過して反応室２０へ供給される。そして、反応室２０へ供給されたエッチングガスは、圧力計２１を用いて目的の圧力に保持される。その後、第１の高周波電源２５から第１の電力と第１の周波数をエッチングガスに印加してプラズマを励起するのと同時に、第２の高周波電源２７から第２の電力と第２の周波数を印加して異方性のプラズマエッチングが一定時間、基板２６に対して行われる。反応室２０の排気は、真空ポンプを用いて排気口から真空排気される。
【０１０５】
[適応例]
上述の実施例に係わるＭＴＪ素子を、磁気ランダムアクセスメモリに適応した場合について説明する。
【０１０６】
以下では、一例として、１つのメモリセルが１つの磁気抵抗効果素子と１つの選択トランジスタを備える１Ｔ１Ｒ型メモリセルアレイを説明する。
【０１０７】
図３１は、１Ｔ１Ｒ型メモリセルアレイの等価回路の一例を示している。
【０１０８】
メモリセルアレイ２８は、アレイ状に配置される複数のメモリセルＭＣを備える。１つのメモリセルＭＣは、１つの磁気抵抗効果素子Ｒと１つの選択トランジスタ（ＦＥＴ）ＳＷとを備える。
【０１０９】
磁気抵抗効果素子Ｒと選択トランジスタＳＷは、直列接続され、その一端は、第１のビット線ＢＬ１に接続され、他端は、第２のビット線ＢＬ２に接続される。選択トランジスタＳＷの制御端子（ゲート端子）は、第２の方向に延びるワード線ＷＬに接続される。
【０１１０】
第１のビット線ＢＬ１は、第１の方向に延び、その一端は、ビット線ドライバ／シンカー２９に接続される。第２のビット線ＢＬ２は、第１の方向に延び、その一端は、ビット線ドライバ／シンカー＆読み出し回路３０に接続される。
【０１１１】
但し、第１のビット線ＢＬ１がビット線ドライバ／シンカー＆読み出し回路３０に接続され、第２のビット線ＢＬ２がビット線ドライバ／シンカー２９に接続されるように、変形することも可能である。
【０１１２】
また、ビット線ドライバ／シンカー２９及びビット線ドライバ／シンカー＆読み出し回路３０の位置は、逆でもよいし、両者が同じ位置に配置されていてもよい。
【０１１３】
ワード線ＷＬは、第２の方向に延び、その一端は、ワード線ドライバ３１に接続される。
【０１１４】
図３２は、メモリセルの一例を示している。
【０１１５】
選択トランジスタＳＷは、半導体基板３２内のアクティブエリアＡＡ内に配置される。アクティブエリアＡＡは、半導体基板３２内の素子分離絶縁層３３により取り囲まれる。本例では、素子分離絶縁層３３は、ＳＴＩ(Shallow Trench Isolation)構造を有する。
【０１１６】
選択トランジスタＳＷは、半導体基板３２内のソース／ドレイン拡散層３４ａ，３４ｂと、これらの間のチャネル上のゲート絶縁層３５と、ゲート絶縁層３５上のゲート電極３６とを備える。ゲート電極３６は、ワード線ＷＬとして機能する。
【０１１７】
層間絶縁層３７は、選択トランジスタＳＷを覆う。層間絶縁層３７の上面は、平坦であり、下部電極１４は、層間絶縁層３７上に配置される。下部電極１４は、コンタクトプラグ３８を介して、選択トランジスタＳＷのソース／ドレイン拡散層３４ｂに接続される。
【０１１８】
磁気抵抗効果素子Ｒは、下部電極１４上に配置される。また、上部電極１８は、磁気抵抗効果素子Ｒ上に配置される。上部電極１８は、例えば、磁気抵抗効果素子Ｒを加工するときのハードマスクとして機能する。
【０１１９】
側壁保護膜１３ａｓは、磁気抵抗効果素子Ｒの側壁を覆う。
【０１２０】
層間絶縁層１３ｂは、側壁保護膜１３ａｓ上に配置され、磁気抵抗効果素子Ｒを覆う。層間絶縁層１３ｂの上面は、平坦であり、第１及び第２のビット線ＢＬ１，ＢＬ２は、層間絶縁層１３ｂ上に配置される。第１のビット線ＢＬ１は、上部電極１８に接続される。第２のビット線ＢＬ２は、コンタクトプラグ３９を介して、選択トランジスタＳＷのソース／ドレイン拡散層３４ａに接続される。ただし、層間絶縁層１３ｂは、第２の実施例および第４の実施例の変形例における酸化シリコン層１３ｂとする。
【０１２１】
磁気抵抗効果素子Ｒをエッチングでパターニングするときは、加工精度を向上させるため、例えば、ＩＢＥ（Ion beam etching）、ＲＩＥ（Reactive Ion beam etching）、あるいは、ＧＣＩＢ（Gas cluster Ion beam etching）を利用する。
【０１２２】
これらの方法により磁気抵抗効果素子Ｒをパターニングするとき、磁気抵抗効果素子Ｒの側壁に、リスパッタリング層としての残渣が形成されることが知られている。そのため、その残渣の絶縁化や、残渣が発生しないような磁気抵抗効果素子Ｒのテーパー角（積層構造内の各層の膜面と側面とのなす角度）、加工条件（ガスの種類など）を最適化することが必要である。また、残渣に対しては、記憶層のサイズと参照層のサイズを異ならせ、両者のパターニングを別々に行うといった手法も有効である。
【０１２３】
尚、本実施例のプロセスは、ＤＲＡＭ等のストレージキャパシタの電極等へのコンタクトにも適用可能である。
【０１２４】
４．  むすび  
実施形態によれば、配線層間の電気的な接触不良を防止することが可能である。
【０１２５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１２６】
１１：絶縁層、１２：Ｔａ配線層、１３ａ：窒化シリコン層、１３ｂ：酸化シリコン層、１３ａｓ、１３ｂｓ：側壁保護膜、１４：下部電極、１４ｒ：Ｔａリスパッタ、１５：記憶層、１６：非磁性層、１７：参照層、１８ａ：上部電極、１８ｂ：ハードマスク層、１９：エッチング装置、２０：反応室、２１：圧力計、２２：第１の電極、２３：第２の電極、２４：ガス供給ライン、２５：第１の高周波電源、２６：基板、２７：第２の高周波電源、２８：メモリセルアレイ、２９：ビット線ドライバ／シンカー、３０：ビット線ドライバ／シンカー＆読み出し回路、３１：ワード線ドライバ、３２：半導体基板、３３：素子分離絶縁層、３４ａ，３４ｂ：ソース／ドレイン拡散層、３５：ゲート絶縁層、３６：ゲート電極、３７：層間絶縁層、３８：コンタクトプラグ、３９：コンタクトプラグ、４０：レジストパターン、ＳＷ: 選択トランジスタ（ＦＥＴ）、ＭＣ：メモリセル、ＢＬ１：第１のビット線、ＢＬ２：第２のビット線、ＷＬ：ワード線、ＡＡ：アクティブエリア
【図１】
0005567087.tif 000002
【図２】
0005567087.tif 000003
【図３】
0005567087.tif 000004
【図４】
0005567087.tif 000005
【図５】
0005567087.tif 000006
【図６】
0005567087.tif 000007
【図７】
0005567087.tif 000008
【図８】
0005567087.tif 000009
【図９】
0005567087.tif 000010
【図１０】
0005567087.tif 000011
【図１１】
0005567087.tif 000012
【図１２】
0005567087.tif 000013
【図１３】
0005567087.tif 000014
【図１４】
0005567087.tif 000015
【図１５】
0005567087.tif 000016
【図１６】
0005567087.tif 000017
【図１７】
0005567087.tif 000018
【図１８】
0005567087.tif 000019
【図１９】
0005567087.tif 000020
【図２０】
0005567087.tif 000021
【図２１】
0005567087.tif 000022
【図２２】
0005567087.tif 000023
【図２３】
0005567087.tif 000024
【図２４】
0005567087.tif 000025
【図２５】
0005567087.tif 000026
【図２６】
0005567087.tif 000027
【図２７】
0005567087.tif 000028
【図２８】
0005567087.tif 000029
【図２９】
0005567087.tif 000030
【図３０】
0005567087.tif 000031
【図３１】
0005567087.tif 000032
【図３２】
0005567087.tif 000033