(57)【特許請求の範囲】
【請求項１】
データラインと、
データラインに接続され、電気特性変換素材を有する素材を含む構成要素と、
を備え、
構成要素は、
一方側端子が第１ノードに接続され、他方側端子が第３ノードに接続され、ゲート端子が第２ノードを介して第２トランジスタの一方側端子に接続される第１トランジスタと、
一方側端子が第２ノードを介して第１トランジスタに接続され、他方側端子が第４ノードに接続され、ゲート端子がゲートラインに接続される第２トランジスタと、
一方側端子が第２ノードに接続され、他方側端子が第３ノードに接続されるコンデンサと、
を有し、
第３ノードは、データラインであり、
電気特性変換素材が、前記コンデンサの誘電体部分に含まれる、メモリセルアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気特性変転性をもたらす素材即ち電気特性変転性素材を使用した電荷マッピング型のメモリアレイに関する。
【背景技術】
【０００２】
メモリタイプの情報記憶デバイスでは、記憶の安定化及び確実化のため複雑な構成の回路や高機能素材が使用されることが多い。例えば、多々ある不揮発性メモリの一種に、アモルファスシリコン等の相転移素材を使用するものがある。アモルファスシリコンは、その融点まで加熱した後徐々に除熱すると結晶相に転移し、また再加熱してから急速に除熱するとアモルファス相に逆転移する。その抵抗値を調べればアモルファス相か結晶相かがわかるので、この現象は情報の記憶に利用することができる。加熱／除熱速度の制御は、デバイスに流す電流を制御することにより行える。
【０００３】
また、ＭＯＳ(metal-oxide-semiconductor)コンデンサをＭＯＳＦＥＴ(MOS field effect transistor)のゲートに埋め込んだＣＭＯＳ(complementary MOS)フラッシュメモリもある。この種のデバイスでは、強電界を発生させて埋め込みコンデンサに電荷を捕獲させることでデータを書き込む。そのデータを読み出す際には、そのコンデンサを一括リセットして電荷を放出させ、コンデンサからのこの放電でゲートを駆動することによりＭＯＳＦＥＴのチャネル内に電流を流し、その電流を調べることによりデータを読み取る。
【０００４】
更に、ワイヤを熔融させて情報を記憶するデバイスもある。このデバイスでは、そのワイヤがオープンか否かで二値の情報を記憶する。
【０００５】
【特許文献１】米国特許第６８１２５０９号明細書
【非特許文献１】"High-Performance Solution-Processed Polymer Ferroelectric Field-Effect Transistors," Ronald C. G. Naber, Christina Tanase, Paul W. M. Blom, Gerwin G. H. Gelinck, Albert W. Marsman, Fred J. Touwslager, Sepas Setayesh and Dago M. DeLeeuw, published by online Nature Publishing Group, 20 February 2005
【非特許文献２】"Performance Analysis of a 127-Micron Pixel Large-Area TFT/Photodiode Array with Boosted Fill Factor," Richard L. Weisfield, William Yao, Tycho Speaker, Jungang Zhou, Richard E. Colbeth and Desar Prano, May 2004
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、情報を安定且つ確実に記憶できるデバイスを複雑な構成の回路や高機能素材なしで実現できるようにすることである。
【課題を解決するための手段】
【０００７】
ここに、本発明では、電気特性変転性(mutability of the electrical characteristics)をもたらす素材を情報記憶に利用する。電気特性変転性とは、その素材に刺激を加えることでその素材を含むデバイスの電気特性が変化ししかもその変化が残留するという性質のことである。この性質が原因で変化する電気特性のことを変転性電気特性(mutable electrical characteristics)と呼び、また何らかの変転性電気特性をもたらす素材のことを電気特性変転性素材(material with mutable electrical characteristics)と呼ぶ。その例としては電気的に不安定な物質がある。この物質を素材として用いると、バイアス印加等でその電気特性を変化させうるデバイスが得られる。
【０００８】
本発明では、こうした電気特性変転性を利用するので、低機能物質や電気的に不安定な物質、例えば従来なら不安定すぎて使用できなかったような有機物乃至ポリマベースの物質等でも、情報記憶デバイス形成素材として使用することができる。
【０００９】
また、変転性電気特性の変化には残留性がある。即ち、電気特性変転性によるデバイス動作特性の変化はそのデバイスに残留する。裏返せば、加えた刺激例えばバイアスを遮断するとまもなく元に戻ってしまうような変化は、そのデバイスの形成素材がもたらした電気特性変転性による変化とはいえない。例えば半導体を使用するトランジスタでは、そのゲートにバイアスを印加するとソースドレイン間コンダクタンスが変化する。即ち、そのトランジスタを形成している半導体の電気特性が変化し、その結果としてそのトランジスタのソースドレイン間コンダクタンスが変化する。これも特性変化ではあるが、ゲートバイアスを一旦遮断して再印加すると再び同じコンダクタンスになるので、この変化は電気特性変転性によるものではない。これに対し、その半導体がもたらす電気特性変転性を利用し電気特性を変化させてから遮断前と同じゲートバイアスを再印加すると、トランジスタのソースドレイン間コンダクタンスは遮断前とは別の値に変わる。即ち、トランジスタ動作特性は、同じ動作条件の下であっても、半導体素材がもたらす電気特性変転性によって変化する。
【発明を実施するための最良の形態】
【００１０】
図１に、本発明の一実施形態に係る電気特性変転性素材使用メモリセル１０の構成を模式的に示す。このセル１０はノード１４を介しトランジスタ１２とコンデンサ１６を直列接続した構成である。即ち、トランジスタ１２のソース及びドレインのうち一方を導電性のデータライン２０、他方をコンデンサ１６にそれぞれ接続し、また同トランジスタ１２のゲートを導電性のゲートライン１８、コンデンサ１６を導電性の基準ライン２２にそれぞれ接続した構成である。本実施形態では、トランジスタ１２、コンデンサ１６又はその双方の形成素材に電気特性変転性素材を含めているので、トランジスタ１２、コンデンサ１６又はその双方の電気特性をバイアス印加等で変化させることができる。
【００１１】
例えばトランジスタ１２の電気特性を可変にするなら、そのトランジスタ１２の半導体部分、誘電体部分又はその双方の形成素材に電気特性変転性素材を含めておき、その素材がもたらす電気特性変転性を利用してトランジスタ１２の電気特性を変化させる。
【００１２】
図２に、トランジスタ１２における電気特性変化の例をグラフにより示す。この図に示す３本の曲線１０４、１０６及び１０８は、電気特性変転性素材を使用したトランジスタ１２でその電気的特性がどのように変化するかを表している。具体的には、曲線１０４はトランジスタ１２の当初のソースドレイン電流対ゲート電圧特性、曲線１０６はそのトランジスタをある条件（例えば−３０Ｖのゲートバイアス及び−１０Ｖのソースドレイン間バイアスを約３０秒印加という条件）でバイアスした後のソースドレイン電流対ゲート電圧特性である。いずれも同じ動作条件下での特性であるのにトランジスタ１２の電気特性が違うのは、バイアスによって形成素材が変質し変転性電気特性（ソースドレイン間コンダクタンス）が変化したためである。一旦この変化が生じたら、曲線１０８に示すように、その後かなりの時間が経過してもトランジスタ１２の動作特性に変化分が残る。
【００１３】
従って、記憶させたいデータの値に応じた強度のバイアスを印加し、メモリセル内デバイスの変転性電気特性を相応量だけ変化させることで、そのメモリセル内にそのデータを記憶させることができる。また、電気特性変転性による変化分はそのトランジスタに対するバイアス印加時間長でも左右されるので、バイアス強度に代え又はそれと共に、バイアス印加時間長を相応量だけ変化させるようにしてもよい。
【００１４】
このように、デバイス例えばトランジスタの形成素材に電気特性変転性素材が含まれていれば、バイアス印加によってそのデバイスの変転性電気特性例えば電流電圧特性を変えることができる。また、上述した種類のデバイス動作特性に限らず他の特性、例えばしきい値電圧、飽和電流等の特性も変化させうる。
【００１５】
また、ここで述べたデバイス電気特性の変化は、バイアス条件を変化させることによる変化と違い素材それ自身の変化、例えばそのトランジスタを形成する半導体におけるキャリア移動度の変化によるものである。
【００１６】
更に、電気特性変転性をもたらす素材は、有機物、ポリマ等を含め数多くある。例えばＦ８Ｔ２(poly(9,9-dioctylfluorene-co-bithiophene)、ＰＣＢＭ([6,6]-phenyl C61-butyric acid methyl ester)等の有機半導体や、二酸化シリコン（ＳｉＯ2）、ＰＶＡ(polyvinylalcohol)、ＰＶＤＦ(polyvinylidene fluoride)、Ｐ（ＶＤＦ−ＴｒＦＥ）(poly(vinylidene-trifluoroethylene))等の誘電体である。これらの物質の組合せ、例えばＦ８Ｔ２−ＳｉＯ2、ＰＣＢＭ−ＰＶＡ等の半導体誘電体対も使用できる。
【００１７】
そして、図１に示したコンデンサ１６の誘電体部分又はその一部を電気特性変転性素材にすることもできる。その誘電体部分又はその一部を電気特性変転性素材にしたコンデンサ１６の電気特性は、その電気特性変転性を利用して変化させることができる。例えば、そのコンデンサ１６の静電容量や、そのコンデンサ１６の電荷量対電圧特性を、その誘電体がもたらす電気特性変転性を利用して変化させることができる。
【００１８】
図３に、本発明の他の実施形態に係る電気特性変転性素材使用メモリセルの構成を模式的に示す。このメモリセル２４は２個のトランジスタ２６及び２８を有しており、そのうち１個目のトランジスタ２６は図１に示したトランジスタ１２と同様の使い方であるが、基準ライン２２に接続されている２個目のトランジスタ２８はコンデンサとして使用されている。
【００１９】
図４に、本発明の一実施形態に係る電気特性変転性素材使用メモリセル内データアクセス方法の流れを示す。本方法では、メモリセルにデータを書き込むに当たり、まずメモリセル内デバイスの変転性電気特性を変化させ（３０）、そのメモリセルから電荷を放出させ（３１）、そしてその放電中に変転性電気特性値を検知することでそのメモリセル上のデータを読み取る（３２）。
【００２０】
変転性電気特性を変化させるには、前述の通り電気特性変転性素材で形成された部分を有するデバイスにバイアスを印加すればよい。例えば、電気特性変転性素材形成部分を有するトランジスタにゲートバイアスを印加するか、或いは電気特性変転性素材形成部分を有するコンデンサにバイアスを印加する。ステップ３０における電気特性変化はどちらの形態でも発生する。
【００２１】
図５に、本発明の他の実施形態に係る電気特性変転性素材使用メモリセル内データ書込／読出方法の流れを示す。本方法では、メモリセル内トランジスタを電気特性変転性素材を使用して形成しておき、それにバイアスを印加することによりトランジスタの変転性電気特性を変化させる（３４）。図１に示した回路例でいえば、ゲートライン１８を介しゲートにバイアスを印加する一方、データライン２０への電圧印加でノード１４に電位を発生させてソースドレイン間をバイアスすることで、トランジスタ１２の変転性電気特性を変化させる。
【００２２】
また、メモリセル内コンデンサを電気特性変転性素材を使用して形成しておき、それへのバイアス印加でコンデンサの変転性電気特性を変化させてもよい（３５）。図１に示した回路例でいえば、トランジスタ１２を介しコンデンサ１６にバイアスを印加するか、或いはノード１４及び基準ライン２２に対する制御でコンデンサ１６にバイアスを印加することにより、コンデンサ１６の変転性電気特性を変化させてデータを記憶させることができる。
【００２３】
メモリセル内のいずれのデバイスを電気特性変転性素材で形成するにしろ、バイアス印加後はそのメモリセルにおける電荷蓄積量、電荷転送特性又はその双方を調べるようにする。それによって、そのデバイスの変転性電気特性値ひいてはそのセルに記憶されているデータの値を検知することができる。そのため、図１に示した回路例でいえば、まずコンデンサ１６に充電する（３６）。例えばトランジスタ１２のゲートスイッチングによるクロックフィードスルーで充電してもよいし、トランジスタ１２を介して充電してもよい。
【００２４】
充電したらそのコンデンサ１６から放電させる（３８）。その際、コンデンサ１６からの電荷転送速度がトランジスタ１２の影響を受ける。例えばトランジスタ１２のしきい値電圧が低めならメモリセル１０例えば画素の放電時定数は小さくなり、逆に高めなら大きくなる。即ち、放電時定数の違いは単位時間当たり電荷転送量の違いとなって現れる。従って、放電時定数を調べて電荷転送量、電荷蓄積量等を求めることにより（４０）、セル１０形成素材の変転性電気特性地位ひいてはそこに電荷形態で保存されているデータの値を知ることができる。
【００２５】
なお、電荷転送量の計測には、ディジタルＸ線イメージセンサアレイで用いられているものと同じく電荷に反応する読出段増幅器を用いればよい。また、前述の通り、トランジスタのしきい値電圧を変化させることでデータを記憶させた場合、トランジスタのしきい値電圧の変化で発生する電荷マップ即ちメモリ内蓄積電荷による空間像を使用、解釈及び変換して、有用な情報を得ることができる。
【００２６】
こうしたメモリセル例えば１０は、画素アレイ例えばＴＦＴ(thin film transistor)アレイの構成要素として使用することができる。即ち、電気特性変転性素材を用い形成したトランジスタ（この場合ＴＦＴ）１２をＴＦＴ画素、トランジスタ１２とその外部の導体との間を接続するよう形成した金属層乃至電極層をノード１４とするＴＦＴアレイを構成することができる。このアレイには、トランジスタ形成素材によってもたらされる電気特性変転性を利用し画素別にデータを記憶させることができる。また、このＴＦＴアレイは、二次元データ記憶空間を提供する二次元アレイとして構成できる。上掲のメモリセル例えば１０でその種のアレイを形成した場合、画素毎のバイアス電圧印加によって所要画素をアドレス指定しデータを記憶させることができる。即ち、バイアス電圧印加によってそのトランジスタ１２内の半導体・誘電体界面に電荷を発生させ、その電荷によってトランジスタ１２の変転性電気特性例えばしきい値電圧を変化させることにより、そのトランジスタ１２が属する画素にデータを書き込むことができる。書き込まれたデータを読み出すには、そのＴＦＴアレイ上の電荷マップを作成すればよい。ＴＦＴ画素に書き込まれているデータの違いは画素内蓄積電荷の放電量の違いとなって現れる。
【００２７】
図６に、図１に示したメモリセル１０をその構成要素とするメモリセルアレイの一例構成を模式的に示す。図示されているのはこのアレイのうちメモリセル４個分の領域である。それらのメモリセルのうち４２はトランジスタ４４及びコンデンサ５０、５２はトランジスタ５４及びコンデンサ６０、６２はトランジスタ６４及びコンデンサ７０、７２はトランジスタ７４及びコンデンサ８０をそれぞれ有している。
【００２８】
トランジスタ４４及び５４のゲートはゲートライン４３に、トランジスタ６４及び７４のゲートはゲートライン６６に、それぞれ共通接続されている。また、コンデンサ５０及び６０もライン６６に、コンデンサ７０及び８０はゲートライン７６に、それぞれ共通接続されている。そして、トランジスタ４４及び６４はデータライン４６に、トランジスタ５４及び７４はデータライン５６に、それぞれ共通接続されている。なお、図示しないが、コンデンサ５０、６０、７０及び８０の接地側電極は、接続先のゲートライン（ローセレクトライン）と一体にしてもよいし別体にしてもよい。
【００２９】
各メモリセルはトランジスタ・コンデンサ対をデータライン・ゲートライン間に接続した構成であり、そのデータライン及びゲートラインを他のメモリセルと共有している。データライン及びゲートラインがメモリセル毎に設けられているわけではない。例えばメモリセル４２内のトランジスタ４４・コンデンサ５０直列回路はデータライン４６・ゲートライン６６間に接続されており、そのゲートライン６６は他のメモリセルと共有されている。また、トランジスタ４４のゲートに接続されているゲートライン４３も、他のメモリセル５２内のトランジスタ５４と共有されている。
【００３０】
このメモリセルアレイにデータを書き込むには、書込先メモリセルのトランジスタに適当なバイアスを印加すればよい。例えばメモリセル４２にデータを書き込むのであれば、ゲートライン４３にゲートバイアス電圧を印加する一方データライン４６を介しノード４８に別のバイアス電圧を印加する。トランジスタ４４に対しては、ゲートバイアス電圧とノード４８の電圧との差電圧が、バイアス電圧として作用する。同時に、書込先メモリセル以外のメモリセル例えば５２へのデータ書込を防ぐため、必要に応じ、そのセル５２内のノード５８を制御しその電位を例えばノード４３の電位とほぼ等しくするかノード５８を浮かせるかして、トランジスタ５４の変転性電気特性値が変化しないようにする。このように、ゲートライン４３、６６及び７６のうち適当なもの及びノード４８、５８、６８及び７８のうち適当なものを制御することによって、狙ったメモリセル内のデバイスに適当なバイアスを印加してその変転性電気特性を変化させることができる。言い換えれば、ライン４３、６６及び７６をメモリセルのローセレクトライン、ノード４８、５８、６８及び７８をカラムセレクトラインとして使用することができる。更に、バイアス印加中にデータラインを制御することもできる。例えばセル４２への書込の際には、対応するライン４６に更に別のバイアス電圧を印加するとよい。
【００３１】
このメモリセルアレイをＴＦＴアレイとして形成する場合、個々のＴＦＴ例えばトランジスタ４４に対する書込動作は、プリプログラミングサイクル及びメモリライティングサイクルの２サイクルで実行できる。そのうちプリプログラミングサイクルでは、アレイ形成全画素のコンデンサを接地電位に接続する。また、メモリライティングサイクルでは、ゲートラインのうちデータ書込先ローに係るライン４３を所要電位、他のゲートラインを全て接地電位にする一方、データラインのうち書込先カラムに係るライン４６をデータ相応の電位、他のデータラインを全て対応するゲートラインと同じ電位にする。これによって、ライン４３，４６で指定されるトランジスタ４４だけに非０のゲートソース間電圧が加わり、ゲートバイアスによって導通状態例えば高導電率状態になる。なお、こうした動作を成功裏に実行するには、ゲートソース間に正のバイアス電圧が印加されたときにはソースドレイン間が好適に導通するが負のバイアス電圧が印加されたときにはそうならないように、或いは正負その逆になるように、各トランジスタを構成しておく必要がある。
【００３２】
また、このメモリセルアレイでは各メモリセルのローセレクトラインとそのメモリセルの接地ラインが分かれているので、別の方法でデータを書き込むこともできる。この方法では、まず書込先メモリセル内ＴＦＴ例えばトランジスタ４４のソースドレイン間電気抵抗値を変化させるため、データ書込先カラムに係るデータライン４６にデータ相応の電圧を印加し、他のデータラインやゲートラインは浮かせておく。次いで、データ書込先ローに係るゲートライン４３を所要電位にすることで、トランジスタ４４をターンオン及び導通させる。トランジスタ４４の導通に伴いそのメモリセル４２内の電荷蓄積用コンデンサ５０にはライン４６から電圧が加わるが、セル４２と同じローに属する他のメモリセル内のコンデンサやそのセルの接続先データラインはセル内トランジスタの容量を介しライン４３につながり同電位になるだけである。従って、トランジスタ４４ではゲートバイアスを受けてそのソースドレイン間抵抗値が変化することとなるが、他セル内のトランジスタではそうならない。トランジスタ４４のソースドレイン間電気抵抗値を変化させた後は、ライン４６を接地電位に戻すことでそのトランジスタ４４を接地電位に接続した後、ライン４３を速やかに接地電位にする。
【００３３】
なお、ＴＦＴを構成する電極同士を対向させその間に十分大きな静電容量を発生させれば、浮いている端子の電位はゲートラインの電位になる。また、浮いている端子の電位が高くなりすぎることを防ぐこともできる。
【００３４】
図７に、図６に示したメモリセルアレイからデータを読み出すシステムの一例ブロック構成を示す。このシステムはゲートドライバ８６及び検知回路群８２を有している。ドライバ８６はゲートライン群８５を介し、また検知回路群８２はデータライン群８７を介し、いずれもメモリセルアレイ８４に接続されている。図中の検知回路８８及びデータライン９２は、検知回路群８２を構成する検知回路のうち１個及びそれにつながるデータラインである。
【００３５】
このシステムを用いメモリセルアレイ８４からデータを読み出す際には、例えばまず検知回路群８２を構成する各検知回路及びゲートドライバ８６にタブを接合し、それらのタブのピッチをアレイ８４上にあるデータライン群８７，ゲートライン（ローセレクトライン）群８５のパッドピッチと等しい又は相応するピッチにする。次いで、アレイ８４上のデータをスキャンできるよう、アレイ８４上にあるデータライン用パッド及びゲートライン用パッドにタブを加圧接触させて検知回路群８２及びゲートドライバ８６をアレイ８４に導電接続する。接続したら、ドライバ８６によってアレイ８４をロー単位でスキャンし、それと同時に検知回路群８２によって各メモリセル上の電荷を引き抜く。検知回路群８２における検知の結果は、ＡＤＣ(analog to digital converter)例えば９０によるサンプリングでディジタルデータに変換される。検知回路例えば８８がディジタル出力型例えば二値信号出力型なら、この変換は省略できる。
【００３６】
図８に、図１に示したメモリセル１０複数個でメモリセルアレイ８４を形成した場合に、そのアレイ８４に供給される制御信号及びそのアレイ８４から得られる出力信号の例を示す。図中のローセレクト信号９８は例えば図６中のゲートドライバ８６から供給される信号であり、アレイ８４上でのロー指定に使用されている。また、サンプリングパルス９４及び９６は、検知回路８８におけるメモリセル出力電流検知タイミングの制御に使用されている。例えばパルス９４は、そのメモリセルの所属先ローが信号９８によって指定されていないタイミングで発生し、検知回路８８にメモリセル出力電流検知を行わせる。この検知によって基準電流値が決まる。
【００３７】
他方のサンプリングパルス９６は、ローセレクト信号９８とほぼ同時に発生し、検知回路８８にメモリセル出力電流検知を行わせる。この検知によって得られる出力電流値を上掲の基準電流値と比較することにより、漏れ電流、オフセット等が除去された計測値を得ることができる。
【００３８】
曲線１００及び１０２は検知回路８８から得られる出力の例である。この例では、検知回路８８として積分回路付のものを使用しメモリセル出力電流を積分しているので、曲線１００及び１０２はいずれもメモリセル出力電流積分波形になっている。但し、曲線１００はメモリセル内デバイスの変転性電気特性が第１の状態、また曲線１０２は第２の状態のときの波形である。第１の状態の方が第２の状態より出力電流値が小さめになるため、曲線１００は曲線１０２より低電流側に寄っている。例えば図６中のメモリセル４２内トランジスタ４４にバイアスを加えてしきい値電圧を高める一方メモリセル５２内トランジスタ５４にはバイアスを印加せずにしきい値電圧を低めにした場合、ゲートバイアスが同じでも、セル４２の出力電流は小さくなりセル５２の出力電流は大きくなる。曲線１００はデータライン４６を介しセル４２から得られる出力電流の積分波形、また曲線１０２はデータライン５６を介しセル５２から得られる出力電流の積分波形に、それぞれ相当する。
【００３９】
別のデータ読出方法としては、まず読出元メモリセル（例えばＴＦＴ画素）内にある電荷蓄積用のコンデンサ（例えばＴＦＴを利用したコンデンサ）を充電し、次いでそのコンデンサにおける電荷蓄積量又は電圧をコンデンサ毎に計測する、という方法がある。この方法は、コンデンサ形成素材がもたらす電気特性変転性を利用しデータを書き込む例で、メモリセル間ＲＣ時定数差により生じるメモリセル内コンデンサ充電形態の相違を、利用する方法であり、プログラミングサイクル及び読出サイクルからなる二段階の動作で構成されている。まず、プログラミングサイクルでは、全ゲートラインを所要電位にして各トランジスタを導通状態に保つ一方全データラインを基準電位にする。対応するトランジスタが導通しているので各コンデンサは対応するデータライン上の基準電位に従い充電されるが、その充電速度は、そのトランジスタのソースドレイン間抵抗値Ｒとそのコンデンサの静電容量Ｃで決まる時定数により異なる。そこで、時定数期待値相当の時間より短時間でプログラミングサイクルを終了させる。続く読出サイクルでは、各コンデンサにおける電荷蓄積量又は電圧を計測することによりそのメモリセルからデータを読み出す。なお、この読出サイクルにおける読出も前掲のシステムで行える。但し、検知用の電子回路ではコンデンサの電圧を検知させる。
【００４０】
各メモリセル内に記憶させるデータは１ビットの二値データには限らない。例えば、トランジスタ４４の形成素材に左右される変転性電気特性を三通り以上に変化させるようバイアスを三通り以上に変化させることで、そのメモリセル４２に三値論理以上の多値論理データや２ビット以上の二値データを記憶させることもできる。書き込んだデータは、例えば前掲の例に従いメモリセル出力電流値を調べることで読み出すことができ、読み出されたデータはその形態を例えば多階調画像、多周波数音響等に変換して表示、再生等に供することができる。
【００４１】
即ち、先にステップ３２として述べた如く、変転性電気特性が第１の状態であるときにトランジスタ４４の電流を計測して基準電流値を定めておき、トランジスタ４４に流れる電流を計測してその結果を基準電流値と比較し、そしてその結果に応じてデータを生成する、という手順で、変転性電気特性値を検知することができる。
【００４２】
なお、上掲の例でメモリセルアレイ８４からのデータ読出に使用されていたゲートドライバ８６及び検知回路群８２は、そのアレイ８４に組み込むことも可能であるし、そのアレイ８４とは別体にすることも可能である。また、アレイ８４をフレキシブル基板、テープ等の上に形成することや低コストな（インク）ジェット印刷で製造すること、即ち可搬性の高いアレイ８４を単純な製造工程で低コストに製造することが可能である。
【００４３】
図９に、本発明の他の実施形態に係る電気特性変転性素材使用メモリセルの構成を模式的に示す。このセルで使用している２個のトランジスタのうち、第１ノード１２２、第２ノード１２０及び第３ノード１１２の３ノード間に接続されている第１トランジスタ１１８は、前述の実施形態に倣いその一部、例えば半導体部分、誘電体部分又はその双方に電気特性変転性素材を含んでいる。また、第２トランジスタ１１４は、メモリセルへのデータ書込及びメモリセルからのデータ読出に際し利用されるトランジスタであり、この図では第２ノード１２０及び第４ノード１１０に接続されているが、他の形態でアクセスすることもできる。また、前述の通り、トランジスタ１１４の半導体層、誘電体層又はその双方を電気特性変転性素材で形成してもよい。
【００４４】
第１トランジスタ１１８の形成素材に起因する変転性電気特性を変化させるには、例えば、第４ノード１１０及び第２トランジスタ１１４を介しトランジスタ１１８のゲートにバイアスを印加する一方、第３ノード１１２、第１ノード１２２又はその双方の電位を所要電位に保持してトランジスタ１１８のソースドレイン間にバイアスを印加すればよい。このようにすることで、トランジスタ１１８の形成素材に起因する変転性電気特性を変化させること即ちメモリセルにデータを書き込むことができる。
【００４５】
また、本実施形態では第２ノード１２０と第３ノード１１２の間にコンデンサ１１６が接続されている。従って、ノード１１２を一定電位に保持しつつ第２トランジスタ１１４を介しバイアスを印加することでコンデンサ１１６を充電できる。その電圧値は最高でそのバイアス値まで高まる。
【００４６】
図１０に、図９に示したメモリセルに対するデータ書込方法の一例をフローチャートにより示す。両図から読み取れるように、本方法ではまず第２トランジスタ１１４を介し第１トランジスタ１１８にゲートバイアスを印加しつつ（１２４）、そのトランジスタ１１４を介しコンデンサ１１６を充電する（１２６）。コンデンサ１１６への充電に伴いトランジスタ１１４がターンオフした後は、コンデンサ１１６を用いてトランジスタ１１８にゲートバイアスを印加する（１２８）。従って、本方法では、トランジスタ１１８に対するゲートバイアスの印加がトランジスタ１１４を介して行われるが、全期間に亘りそれが続くわけではなく、トランジスタ１１４のターンオフ後はコンデンサ１１６が役目を引き継ぐ。
【００４７】
そのコンデンサ１１６の静電容量は、第１トランジスタ１１８に対するゲートバイアス印加を十分な時間に亘り継続できるよう設定するとよい。例えば、ある値以上のゲートバイアス電圧をある時間に亘り印加し続けたいとする。その場合、第２トランジスタ１１４を介し初期印加され且つコンデンサ１１６の充電にも用いられるゲートバイアスに加え、トランジスタ１１８の漏れ電流、トランジスタ１１４の漏れ電流又はそれに類する数値を勘案する。それらに基づきコンデンサ１１６の静電容量を決定すれば、トランジスタ１１８に対し所定時間に亘り所定値以上のゲートバイアス電圧を印加し続けることができる。
【００４８】
また、本実施形態ではコンデンサ１１６が第１トランジスタ１１８と別体であるが、両者を一体にすることもできる。例えば、トランジスタ１１８のゲート電極を同トランジスタ１１８の第２ノード側電極（ソース又はドレイン電極）と全面的又は部分的に対向させることで静電容量を発生させ、その静電容量をコンデンサ１１６又はその一部として使用すればよい。トランジスタ１１８は様々な層から形成されているので、適当な層を適当に対向させることで、必要に応じそのトランジスタ１１８の所望端子間に静電容量を付加することができる。
【００４９】
このメモリセルからのデータ読出に際しては、例えばまずゲートライン１１１を制御して第２トランジスタ１１４をターンオンさせる。次いで、第４ノード１１０及びトランジスタ１１４を介しトランジスタ１１８のゲートにバイアスを印加すると共に、第１ノード１２２を制御して第１トランジスタ１１８のソースドレイン間に相応のバイアスを印加する。ゲートバイアスによってオンしたトランジスタ１１８のソースドレイン間には、そのトランジスタ１１８を形成する素材の変転性電気特性値に応じた値の電流が流れる。この電流は第３ノード１１２に流れ込むので、ノード１１２に流れる電流を検知することによってこのメモリセル上のデータを読み取ることができる。
【００５０】
この電流検知はゲートバイアスを複数通りに変化させて繰り返してもよい。その場合、例えば、第２トランジスタ１１４を介しゲートバイアスを印加して第１トランジスタ１１８をターンオンさせ、トランジスタ１１８に流れる電流を計測して基準電流値を設定し、以前に別のゲートバイアス下で計測した電流値をこの基準電流値に従い調べる、といった手順を使用する。但し、ここで述べた利用順序は一例であり、どのゲートバイアス下で計測した電流値を基準電流値にするか、またそれを利用してどのゲートバイアス下での電流計測値を調べるかは任意に設定できる。
【００５１】
メモリセル上のデータを読み取る動作は校正にも役立つ。例えば、全メモリセルのデータを消去し又は所定値にした上で、それらのメモリセルを対象にデータ読出動作を実行する。更に、その読出動作で電荷転送速度、トランジスタ出力電流、しきい値電圧等を計測し、対応する基準値に照らす。校正を行うには、こうして得られる校正値に対し、後刻読み出されるデータを比較すればよい。なお、メモリセルアレイから読み出されるデータの値を弁別するためのしきい値を、漏れ電流、処理、電圧、温度変化等を酌んで設定することにより、校正を省略することもできる。
【００５２】
そして、メモリセルに記憶させたデータの周期的更新も可能である。例えば、非線形なしきい値電圧シフトや信号減衰の影響でメモリセル上のデータに生じた劣化は、メモリセル上のデータを更新、リフレッシュすることでリセットすることができる。
【００５３】
このように、本実施形態においては、第４ノード１１０をデータ入力ラインとして使用しデータを書き込むことができる。また、第２トランジスタ１１４のソース電極及びドレイン電極のうち一方をノード１１０、他方を第１トランジスタ１１８のゲート電極にそれぞれ接続し、またトランジスタ１１４のゲートにゲートライン１１１を接続してあるので、ノード１１０からトランジスタ１１８へのゲートバイアス印加タイミングを、ゲートライン１１１を用いたトランジスタ１１４の制御で制御することができる。更に、トランジスタ１１８のソース電極及びドレイン電極のうち一方が第１ノード１２２に、他方が第３ノード１１２にそれぞれ接続されているので、ノード１２２からトランジスタ１１８へとソースドレイン間バイアスを印加することや、ノード１１２を介しこのメモリセル上のデータを読み取ることができる。
【００５４】
また、第１トランジスタ１１８を形成する素材と第２トランジスタ１１４を形成する素材を別々の素材にすることができる。例えば、強い電気特性変転性をもたらす素材でトランジスタ１１８を形成し、さほど電気特性変転性をもたらさない素材でトランジスタ１１４を形成する。電気特性変転性が強い方がデータの格納には適しており、また電気特性変転性が弱い方が電気的不安定性を呈しにくいので、データ記憶に関わるトランジスタ１１８は強い電気特性変転性をもたらす素材で形成するのが望ましく、種々のバイアス条件下で電気的にあまり不安定にならないことが求められるトランジスタ１１４はあまり電気特性変転性をもたらさない素材で形成するのが望ましい。
【００５５】
更に、メモリタイプの記憶デバイス例えばメモリセルアレイを、単純且つ低コストな手法で製造することができる。これは、第１に、低コストで調達可能でしかも可撓性プラットフォームへの集積・一体化が容易な素材を使用できるためである。第２に、デバイス欠陥に対しトレラント（鈍感）な手順でデータ読出を行えるので、欠陥が多めに発生するが低コストな製造手法である印刷を、デバイス製造に使用可能となるためである。また、デバイスからのデータ読出後に記憶内容をヌル値にリセットし、記憶デバイスとして再使用することも可能である。但し、デバイス形成素材及びプロセスが低コストであるので、再使用せずに使い捨てることもできる。
【００５６】
また、その変転性電気特性が照明に応じて変化するよう適当な素材を使用してメモリセルアレイ内デバイスを形成すれば、再校正（ヌル値へのリセット）なしでの再使用も可能になる。即ち、そうした素材で形成されているアレイ内デバイスは、使用中の照明でその電気特性を変化させることができるので、データ読出後にアレイを露光させることによって各メモリセルの内容を既知の状態にリセットすること即ち原状回復させることができ、それによってデータ記憶に再使用可能な状態にすることができる。
【００５７】
更に、本実施形態に係るメモリセルを用いメモリセルアレイを製造する際には、メモリセル形成素材を印刷により堆積させる手法を使用することができる。使用できる印刷法としては、例えば（インク）ジェット印刷等の直接印刷法がある。アレイを構成するどの電子デバイスも、またそれらデバイス間を接続するどの部材も、ジェット印刷法で素材を堆積させることにより形成することができる。素材の印刷で形成される層同士の位置合わせは、例えばディジタル成像により印刷システム上で位置合わせマークを発生させておき、位置合わせマークの座標値を基準にした電子的処理で既存層に位置合わせしつつ所要素材を堆積させることにより、行うことができる。
【００５８】
それら、複数種類の素材を堆積させるには、例えばプリントヘッドを使用する。そのヘッドとしては、ソリューションプロセッサブルな半導体、誘電体及び金属ナノパーティクル等の電子デバイス形成素材を印刷できるものを使用する。そうしたヘッドであれば、図９に示したメモリセル内の種々の電子デバイス及びその構成要素を、いずれもジェット印刷により形成することができる。例えばトランジスタ１１４及び１１８を形成する際には、誘電体層及び表層金属電極層の形成によるＦＥＴ構造の形成に先立ち、まずジェット印刷によって深層金属層を形成し、次いで第２トランジスタ１１４を形成する素材（例えば半導体）をヘッドに装填して堆積させ、更に第１トランジスタ１１８を形成する素材（例えば電気特性変転性をもたらす半導体）をヘッドに装填して堆積させる。各素材の印刷位置は、印刷対象エリアを指定する上掲の位置合わせマークを基準にヘッド位置等を合わせることにより、印刷対象エリア内の所要部位に合わせればよい。特に、複数種類の素材を同時に装填できるヘッドを用いる場合は、第１トランジスタ形成素材と第２トランジスタ形成素材を同時に装填、印刷できるので、ヘッド位置等を合わせつつ印刷対象エリア上にヘッドを１回通して部位相応の素材を堆積させるという１回の工程で、両素材の印刷を行うことができる。
【００５９】
複数種類の素材を同時に装填、印刷可能なプリントヘッドを使用する場合、このように各トランジスタ構成要素のうち同じ種類のもの同士を同一層内に別々の素材で印刷、形成することができるため、例えば第１トランジスタ１１８の半導体層と第２トランジスタ１１４の半導体層が互いに同一の層序（レベル）を占めるよう、メモリセルアレイを形成することができる。例えばトランジスタ１１４及び１１８の形成プロセスでは、誘電体層及び表層金属電極層の形成によるＦＥＴ構造の形成に先立ち行われる深層金属層の印刷の際、各トランジスタの深層金属層と同時にその層を他のデバイスに接続するラインを形成すること、即ちそのメモリセルアレイ内で深層金属層と同一層序を占めるようにデバイス間接続ラインをパターニングすることができる。表層金属電極層とデバイス間接続ラインも同時に形成できる。更に、トランジスタの各構成要素又は関連部材を形成する際トランジスタ毎に即ち部位選択的に別々の素材を堆積させうるのであるから、例えば複数個のトランジスタの半導体層を形成する際、そのヘッドから吐出させる半導体を印刷したいトランジスタに応じ即ち部位選択的に切り替えることで、印刷対象エリア上にヘッドを通す回数を１回に抑えることができる。
【００６０】
また、トランジスタを形成する素材に限らず、他のデバイスを形成する素材乃至層も同様の印刷により形成することができる。例えば図１に示したメモリセル１０を、そのコンデンサ１６で電気特性変転性素材を使用する形態で構成する場合、そのコンデンサ１６の誘電体層を適当な電気特性変転性素材の印刷で形成する等、コンデンサ各層を種々の素材の印刷で形成することができる。また、コンデンサ１６の誘電体層と同じ層序に別のコンデンサを構成する誘電体層を設け或いは別の構成要素となる誘電体層を設ける場合、それら同じ層序を占める複数の誘電体層をいずれも電気特性変転性素材にする必要はない。そのメモリセルアレイ内のコンデンサ１６外にあり電気特性変転性の誘電体層が不要或いは有害になりうる個所には、その個所に適する別種の誘電体を印刷する。このように、印刷する素材の種類を部位選択的に変化させ、同一層序に属する複数の個所に互いに別々の素材を堆積させることで、その層序に形成すべき複数の層（同一構成要素内の複数層でも互いに別の構成要素を形成する複数層でもよい）を別の素材で形成することができる。素材を適宜選択すれば、メモリセル内にあるトランジスタ（ＴＦＴ）やコンデンサの特性が読出動作で顕著に変化することを、防ぐこともできる。
【００６１】
更に、同種構成要素の対応する層同士を常に同一層序への素材印刷で形成する必要はなく、互いに別の層序への素材印刷で形成することも可能である。例えばある層の上に第１トランジスタ１１８を構成するある種の素材の層と、第２トランジスタ１１４を構成する同種の素材の層とを、互いに別の層上に印刷してもよい。ここでいう“別の層”とは、前述の各層、即ち金属ナノパーティクル等からなる深層金属層、その上方に位置する誘電体層や表層金属電極層、或いは電気特性変転性をもたらす半導体層といった層のことである。
【００６２】
また、メモリセルアレイを構成する複数個のメモリセルのうち１個又は複数個を、そのアレイ内の他のメモリセルとは別の特性を呈することとなるように、印刷することもできる。例えば、一部素材の印刷を省いてそのメモリセルを動作不能にすることや、そのメモリセルの形成素材を工夫し他のメモリセルに対するそれと同じ手法ではそのメモリセルにデータを書き込めないようにすることや、そのメモリセルの素材を適宜選択してそのメモリセルを所定状態にすることができる。
【００６３】
同様に、メモリセルアレイを構成するメモリセルのうち１個又は複数個を製造時に所定状態にすること、例えばそのアレイ上に識別情報、署名等を表す符号を潜ませることができる。具体的には、特定のメモリセルについて半導体層の印刷を省くこと等で、そうした符号をそのメモリセルアレイに潜ませることができる。メモリセルアレイを製造する際には、予めそのアレイに潜ませるべき符号を作成して電子ファイル内に保存しておき、そのファイルを参照してアレイ製造プロセスを実行するようにすればよい。
【図面の簡単な説明】
【００６４】
【図１】一実施形態に係る電気特性変転性素材使用メモリセルを模式的に示す図である。
【図２】そのトランジスタにおける電気特性変化の例を示すグラフである。
【図３】他の実施形態に係る電気特性変転性素材使用メモリセルを模式的に示す図である。
【図４】一実施形態に係る電気特性変転性素材使用メモリセル内データアクセス方法を示すフローチャートである。
【図５】他の実施形態に係る電気特性変転性素材使用メモリセル内データ書込／読出方法を示すフローチャートである。
【図６】図１に示したメモリセルからなるメモリセルアレイの例を模式的に示す図である。
【図７】図６に示したメモリセルアレイ用のデータ読出システムの例を示すブロック図である。
【図８】図６に示したメモリセルアレイに対する制御信号及びそのアレイからの出力信号の例を示す図である。
【図９】他の実施形態に係る電気特性変転性素材使用メモリセルを模式的に示す図である。
【図１０】図９に示したメモリセルに対するデータ書込方法の例を示すフローチャートである。
【符号の説明】
【００６５】
１０，２４，４２，５２，６２，７２  メモリセル、１２，２６，２８，４４，５４，６４，７４，１１４，１１８  トランジスタ、１４，４８，５８，６８，７８，１１０，１１２，１２０，１２２  ノード、１６，５０，６０，７０，８０，１１６  コンデンサ、１８，４３，６６，７６，１１１  ゲートライン、２０，４６，５６，９２  データライン、２２  基準ライン、３０〜３６，３８，４０，１２４，１２６，１２８  ステップ、８２  検知回路群、８４  メモリセルアレイ、８５  ゲートライン群、８６  ゲートドライバ、８７  データライン群、８８  検知回路、９０  ＡＤＣ、９４，９６  サンプリングパルス（検知パルス）、９８  ローセレクト信号、１００，１０２，１０４，１０６，１０８  曲線。
【図１】
0005594957.tif 000002
【図２】
0005594957.tif 000003
【図３】
0005594957.tif 000004
【図４】
0005594957.tif 000005
【図５】
0005594957.tif 000006
【図６】
0005594957.tif 000007
【図７】
0005594957.tif 000008
【図８】
0005594957.tif 000009
【図９】
0005594957.tif 000010
【図１０】
0005594957.tif 000011