(57)【特許請求の範囲】
【請求項１】
遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路において、
複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、
前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、
複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、
前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、
前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序であるとき、複数の前記出力信号のうちの一部ではない前記弁別信号が出力信号として出力され、
前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記弁別信号となるように切り替えられた場合、複数の前記出力信号の全てが、前記弁別信号からなる出力信号として出力される
インタフェース回路。
【請求項２】
遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路において、
複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、
前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、
複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、
前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、
前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序ではないとき、複数の前記比較手段により出力された弁別信号の有無に関わらず、前記遊技球の通過を示さない非検出の信号が出力される
インタフェース回路。
【請求項３】
短絡事故を検出する短絡事故検出手段、断線事故を検出する断線事故検出手段、および電源異常を検出する電源異常検出手段の少なくともいずれか１つと、
前記短絡事故検出手段、前記断線事故検出手段、および電源異常検出手段の少なくとも１つから、前記短絡事故、前記断線事故、および前記電源異常の少なくとも１つが検出されるとき、動作異常信号を出力する動作異常信号出力手段と、
前記順序異常信号、および前記動作異常信号の少なくともいずれかが出力されている場合、総合異常信号を出力する総合異常信号出力手段とをさらに含み、
前記動作異常信号、または前記総合異常信号が出力されるとき、前記出力制御手段は、前記弁別信号を遊技球の非検出を示す状態に保持し、前記出力信号として出力するように制御する
請求項１または２に記載のインタフェース回路。
【請求項４】
前記出力信号を前記制御回路に出力する出力信号出力手段と、
前記総合異常信号を前記制御回路に出力する総合異常信号出力手段と、
前記動作異常信号を前記制御回路に出力する動作異常信号出力手段と、
前記出力信号出力手段、総合異常信号出力手段、および動作異常信号出力手段に対して、出力許可信号を供給する出力許可信号供給手段とをさらに含み、
前記出力許可信号の供給を受けたとき、前記出力信号出力手段、総合異常信号出力手段、および動作異常信号出力手段は、それぞれ前記出力信号、前記総合異常信号、および前記動作異常信号を出力する
請求項１乃至３のいずれかに記載のインタフェース回路。
【請求項５】
前記順序異常信号出力手段は、少なくとも２つのラッチ回路を含み、前記ラッチ回路の動作に基づいて、順序異常信号を出力し、
所定の条件のとき、前記ラッチ回路に対して初期状態にリセットするリセット信号を供給するリセット信号発生手段をさらに含む
請求項１乃至４のいずれかに記載のインタフェース回路。
【請求項６】
前記リセット信号発生手段は、前記複数の比較手段により出力される弁別信号が全て、遊技球が非検出であることを示す信号であるとき、前記ラッチ回路に対して初期状態にリセットするリセット信号を供給する
請求項５に記載のインタフェース回路。
【請求項７】
複数の前記直流２線式スイッチと、
請求項１乃至６のいずれかに記載のインタフェース回路とを備え、
前記直流２線式スイッチは、遊技球の通過を検出する近接スイッチ、光電スイッチ、または有接点スイッチとを含む
インタフェースシステム。
【請求項８】
複数の前記直流２線式スイッチは、それぞれの遊技球の検出領域が、遊技球の通過に伴って、同一の遊技球を同時に検出できる期間を含み、かつ、前記同一の遊技球の検出開始および検出終了のタイミングが異なるように配置される
請求項７に記載のインタフェースシステム。
【請求項９】
請求項１乃至６のいずれかに記載のインタフェース回路、または請求項７若しくは８のいずれかに記載のインタフェースシステムと、前記制御回路とを含む遊技機。
【請求項１０】
前記制御回路は、
前記出力信号、前記総合異常信号、および前記動作異常信号に基づいて、発生した異常の種別を判定する異常種類判定手段を含む
請求項９に記載の遊技機。
【請求項１１】
前記制御回路は、
複数の前記直流２線式スイッチに対応するそれぞれの前記出力信号、前記総合異常信号、または前記動作異常信号に基づいて、異常発生箇所を特定する異常発生箇所特定手段を含む
請求項９に記載の遊技機。
【請求項１２】
遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路であって、
複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、
前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、
複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、
前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、
前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序であるとき、複数の前記出力信号のうちの一部ではない前記弁別信号が出力信号として出力され、
前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記弁別信号となるように切り替えられた場合、複数の前記出力信号の全てが、前記弁別信号からなる出力信号として出力される
インタフェース回路の制御方法において、
前記比較手段における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較ステップと、
前記出力制御手段における、前記複数の比較ステップの処理により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御ステップと、
前記順序異常信号出力手段における、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力ステップと、
前記切替手段における、前記出力制御ステップの処理により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替ステップと
を含むインタフェース回路の制御方法。
【請求項１３】
遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路であって、
複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、
前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、
複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、
前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、
前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序ではないとき、複数の前記比較手段により出力された弁別信号の有無に関わらず、前記遊技球の通過を示さない非検出の信号が出力される
インタフェース回路の制御方法において、
前記比較手段における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較ステップと、
前記出力制御手段における、前記複数の比較ステップの処理により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御ステップと、
前記順序異常信号出力手段における、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力ステップと、
前記切替手段における、前記出力制御ステップの処理により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替ステップと
を含むインタフェース回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インタフェース回路、および制御方法、インタフェースシステム、並びにプログラムに関し、特に、不正を抑制しつつ、適切に遊技球の通過を検出できるようにしたインタフェース回路、および制御方法、インタフェースシステム、並びにプログラムに関する。
【背景技術】
【０００２】
これまでの遊技球を用いた遊技機および計数機おける、遊技球を検出する直流２線式スイッチに対する不正行為を防止する構成としては、直流２線式スイッチとインタフェース回路間の断線異常、短絡異常、または電源電圧の低下異常といった不正行為との因果関係が知られている異常を検出し、報知するものが提案されている（特許文献１参照）。
【０００３】
ところが、昨今においては、これまでの不正行為に加え、遊技球が直流２線式スイッチを通過している際に、強力な低周波近傍電磁界を照射し、カウント数を増やす不正行為や、セルと呼ばれる道具を用いて、直流２線式スイッチの検出部に検出媒体を往復させて、遊技球のカウント数を増やす、リフティングと呼ばれる新たな不正行為が確認されている。
【０００４】
これらの新たな不正行為は、従来のインタフェース回路では対策できず、対策には従来のインタフェース回路とは異なる信号処理(特許文献２，３参照)が必要となっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４３３２７９７号公報
【特許文献２】特許第２８１７０２１号公報
【特許文献３】特開２００１−０５４６１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した特許文献２，３の技術だけでは、断線異常、短絡異常、または電源低下の異常を検出できない。従って、これまでの構成により、断線異常、短絡異常、または電源低下の異常を検出しつつ、新たな不正行為を対策するためには、新たに対策する不正行為の種類だけ、CPU（Central Processing Unit）のポート数を増やしてセンサ数を増やし、処理する信号数を増やす必要があるため、装置規模と処理負荷を増大させてしまう恐れがあった。
【０００７】
しかも、不正行為そのものは、遊技店の立地や客層などにより様々であり、対策を施したい不正行為の内容は一律なものではない。すなわち、遊技店によってニーズは異なるものであり、例えば、従来の対策で十分な場合、新たな対策も含めたものが必要な場合、従来のものと新たな対策とを混合させて位置に応じて対策したいといった様々なニーズがある。
【０００８】
本発明はこのような状況に鑑みてなされたものであり、特に、断線異常、短絡異常、および電源異常といった異常に加えて、必要に応じて低周波近傍電磁界やリフティングによる不正行為への対策を必要に応じて実現しつつ、適正に遊技球を計数できるようにするものである。
【課題を解決するための手段】
【０００９】
本発明の第１実施形態によれば、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路において、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序であるとき、複数の前記出力信号のうちの一部ではない前記弁別信号が出力信号として出力され、前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記弁別信号となるように切り替えられた場合、複数の前記出力信号の全てが、前記弁別信号からなる出力信号として出力されるインタフェース回路が提供される。
また、本発明の第２実施形態によれば、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路において、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序ではないとき、複数の前記比較手段により出力された弁別信号の有無に関わらず、前記遊技球の通過を示さない非検出の信号が出力されるインタフェース回路が提供される。
さらに、本発明の第３実施形態によれば、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路であって、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序であるとき、複数の前記出力信号のうちの一部ではない前記弁別信号が出力信号として出力され、前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記弁別信号となるように切り替えられた場合、複数の前記出力信号の全てが、前記弁別信号からなる出力信号として出力されるインタフェース回路の制御方法において、前記比較手段における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較ステップと、前記出力制御手段における、前記複数の比較ステップの処理により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御ステップと、前記順序異常信号出力手段における、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力ステップと、前記切替手段における、前記出力制御ステップの処理により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替ステップとを含むインタフェース回路の制御方法が提供される。
そして、本発明の第４実施形態によれば、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路であって、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含み、前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序ではないとき、複数の前記比較手段により出力された弁別信号の有無に関わらず、前記遊技球の通過を示さない非検出の信号が出力されるインタフェース回路の制御方法において、前記比較手段における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較ステップと、前記出力制御手段における、前記複数の比較ステップの処理により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御ステップと、前記順序異常信号出力手段における、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力ステップと、前記切替手段における、前記出力制御ステップの処理により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替ステップとを含むインタフェース回路の制御方法が提供される。
本発明の一側面のインタフェース回路は、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路であって、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含む。
【００１０】
前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替えられた場合、複数の前記比較手段により出力された弁別信号の発生順序が所定の順序であるとき、複数の前記出力信号のうちの一部ではない前記弁別信号が出力信号として出力されるようにすることができる。
【００１１】
前記切替手段により、後続の前記制御回路に出力する複数の出力信号のうちの一部の種別が、前記弁別信号となるように切り替えられた場合、複数の前記出力信号の全てが、前記弁別信号からなる出力信号として出力されるようにすることができる。
【００１２】
短絡事故を検出する短絡事故検出手段、断線事故を検出する断線事故検出手段、および電源異常を検出する電源異常検出手段の少なくともいずれか１つと、前記短絡事故検出手段、前記断線事故検出手段、および電源異常検出手段の少なくとも１つから、前記短絡事故、前記断線事故、および前記電源異常の少なくとも１つが検出されるとき、動作異常信号を出力する動作異常信号出力手段と、前記順序異常信号、および前記動作異常信号の少なくともいずれかが出力されている場合、総合異常信号を出力する総合異常信号出力手段とを含ませるようにすることができ、前記総合異常信号が出力されるとき、前記出力制御手段には、前記弁別信号を遊技球の非検出を示す状態に保持し、前記出力信号として出力するように制御させるようにすることができる。
【００１３】
前記出力信号を前記制御回路に出力する出力信号出力手段と、前記総合異常信号を前記制御回路に出力する総合異常信号出力手段と、前記動作異常信号を前記制御回路に出力する動作異常信号出力手段と、前記出力信号出力手段、総合異常信号出力手段、および動作異常信号出力手段に対して、出力許可信号を供給する出力許可信号供給手段とをさらに含ませるようにすることができ、前記出力許可信号の供給を受けたとき、前記出力信号出力手段、総合異常信号出力手段、および動作異常信号出力手段には、それぞれ前記出力信号、前記総合異常信号、および前記動作異常信号を出力させるようにすることができる。
【００１４】
前記順序異常信号出力手段には、少なくとも１つのラッチ回路を含ませるようにすることができ、前記ラッチ回路の動作に基づいて、順序異常信号を出力させるようにすることができ、所定の条件のとき、前記ラッチ回路に対して初期状態にリセットするリセット信号を供給するリセット信号発生手段をさらに含ませるようにすることができる。
【００１５】
前記リセット信号発生手段には、前記複数の比較手段より供給される弁別信号が全て、遊技球が非検出であることを示す信号であるとき、前記ラッチ回路に対して初期状態にリセットするリセット信号を供給させるようにすることができる。
【００１６】
本発明のインタフェースシステムにおいては、複数の前記直流２線式スイッチと、請求項１乃至７のいずれかに記載のインタフェース回路とを備え、前記直流２線式スイッチは、遊技球の通過を検出する近接スイッチ、光電スイッチ、または有接点スイッチとを含ませるようにすることができる。
【００１７】
本発明のインタフェースシステムにおいては、複数の前記直流２線式スイッチは、それぞれの遊技球の検出領域が、遊技球の通過に伴って、同一の遊技球を同時に検出できる期間を含み、かつ、前記同一の遊技球の検出開始および検出終了のタイミングが異なるように配置されるようにすることができる。
【００１８】
本発明の遊技機においては、請求項１乃至７のいずれかに記載のインタフェース回路、または請求項８若しくは９のいずれかに記載のインタフェースシステムと、前記制御回路とを含ませるようにすることができる。
【００１９】
前記制御回路には、前記出力信号、前記総合異常信号、および前記動作異常信号に基づいて、発生した異常の種別を判定する異常種類判定手段を含ませるようにすることができる。
【００２０】
前記制御回路には、複数の前記直流２線式スイッチに対応するそれぞれの前記出力信号、前記総合異常信号、または前記動作異常信号に基づいて、異常発生箇所を特定する異常発生箇所特定手段を含ませるようにすることができる。
【００２１】
本発明の一側面のインタフェース回路の制御方法は、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路であって、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含むインタフェース回路の制御方法であって、前記比較手段における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較ステップと、前記出力制御手段における、前記複数の比較ステップの処理により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御ステップと、前記順序異常信号出力手段における、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力ステップと、前記切替手段における、前記出力制御ステップの処理により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替ステップとを含む。
【００２２】
本発明の一側面のプログラムは、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路であって、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とを含むインタフェース回路を制御するコンピュータに、前記比較手段における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較ステップと、前記出力制御手段における、前記複数の比較ステップの処理により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御ステップと、前記順序異常信号出力手段における、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力ステップと、前記切替手段における、前記出力制御ステップの処理により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替ステップとを含む処理を実行させる。
【００２３】
本発明の一側面においては、複数の直流２線式スイッチの検出信号が弁別されて、複数の弁別信号が出力され、前記複数に出力される弁別信号が前記制御回路への出力信号として出力されるように制御され、複数の弁別信号の発生順序が所定の順序であるか否かが判定され、前記弁別信号の発生順序が所定の順序ではないと判定された場合、順序異常信号が出力され、前記制御回路に出力される複数の出力信号のうちの一部の種別が、前記弁別信号または前記順序異常信号に切り替えられる。
【００２４】
本発明の一側面の、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段とは、例えば、比較器であり、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段とは、例えば、ＩＦ（インタフェース）出力部であり、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段とは、例えば、異常判定部であり、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段とは、例えば、切替部である。
【００２５】
すなわち、直流２線式スイッチを２個用いたデュアル近接スイッチを用いる場合、切替部は、制御回路に出力される複数の出力信号のうちの一部の種別が、前記順序異常信号となるように切り替える。そして、２個の直流２線式スイッチのそれぞれの検出信号が、それぞれ比較部により弁別されて弁別信号が出力される。異常判定部は、それぞれの弁別信号の立上り、および立下りのタイミングが所定の順序であるか否かに基づいて、遊技球が順方向に通過しているか否かを判定し、所定の順序ではなく異常が検出された場合、順序異常信号を出力する。これに応じて、順序異常信号が出力されるので、制御回路には、異常が発生したことが通知される。また、順序に異常が検出されなかった場合、前記制御回路に出力される複数の出力信号のうちの一部ではない出力信号の種別は、前記弁別信号であるので、遊技球の通過の有無を示す信号が制御回路に通知される。
【００２６】
一方、直流２線式スイッチを１個用いたシングル近接スイッチを用いる場合、切替部は、制御回路に出力される複数の出力信号の全てが、前記弁別信号となるように切り替える。この結果、個別の直流２線式スイッチの検出信号が比較部により弁別されて弁別信号として出力される。
【００２７】
結果として、切替部の切り替え方により、デュアル近接スイッチを用いて、低周波近傍電磁界やリフティングによる不正の有無を示す異常信号と、遊技球の検出信号である弁別信号とを制御回路に供給することができるので、不正を抑制しつつ適正に遊技球を検出することが可能になると共に、シングル近接スイッチを用いても、遊技球の検出信号のインタフェースとして機能することが可能となる。
【発明の効果】
【００２８】
本発明によれば、デュアル近接スイッチとシングル近接スイッチとを切り替えて使用することが可能になると共に、不正や異常を適切に検出して、遊技球を適切に計数することが可能となる。
【図面の簡単な説明】
【００２９】
【図１】デュアル近接スイッチの構成例を説明する図である。
【図２】図１のデュアル近接スイッチの動作を説明する図である。
【図３】デュアル近接スイッチに用いられる本発明を適用したインタフェースシステムを説明する図である。
【図４】図３のインタフェース回路の構成例を説明する図である。
【図５】異常判定ブロックとその周辺の構成例を説明する図である。
【図６】インタフェース処理を説明するフローチャートである。
【図７】シングル近接スイッチモード処理を説明するフローチャートである。
【図８】デュアル近接スイッチモード処理を説明するフローチャートである。
【図９】デュアル近接スイッチモード処理を説明する図である。
【図１０】デュアル近接スイッチモード処理を説明する図である。
【図１１】デュアル近接スイッチモード処理を説明する図である。
【図１２】デュアル近接スイッチモード処理を説明する図である。
【図１３】インタフェース処理による動作を説明する図である。
【図１４】シングル近接スイッチモード計数処理を説明するフローチャートである。
【図１５】デュアル近接スイッチモード計数処理を説明するフローチャートである。
【図１６】その他のデュアル近接スイッチモード計数処理を説明するフローチャートである。
【図１７】その他のデュアル近接スイッチモード計数処理を説明する図である。
【図１８】その他のデュアル近接スイッチモード計数処理を説明する図である。
【図１９】その他のデュアル近接スイッチモード計数処理を説明する図である。
【図２０】汎用のパーソナルコンピュータを説明する図である。
【発明を実施するための形態】
【００３０】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、発明の詳細な説明に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、発明の詳細な説明に記載されていることを確認するためのものである。従って、発明の詳細な説明中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００３１】
すなわち、本発明の一側面のインタフェース回路は、遊技球の検出、または非検出を示す直流２線式スイッチの検出信号を、制御回路に伝送するインタフェース回路（例えば、図４のＩ／Ｆ回路１０３）であって、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較手段（例えば、図４の比較器１５４−１，１５４−２）と、前記複数の比較手段により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御手段（例えば、図４のＩ／Ｆ出力部１７１，１７４）と、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力手段（例えば、図４の異常判定部１９１）と、前記出力制御手段により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記順序異常信号に切り替える切替手段（例えば、図４の切替部１７２）とを含む。
【００３２】
短絡事故を検出する短絡事故検出手段（例えば、図４の短絡検知部１５２−１，１５２−２）、断線事故を検出する断線事故検出手段（例えば、図４の断線検知部１５１−１，１５１−２）、および電源異常（例えば、図４の電源監視部１４２）を検出する電源異常検出手段の少なくともいずれか１つと、前記短絡事故検出手段、前記断線事故検出手段、および電源異常検出手段の少なくとも１つから、前記短絡事故、前記断線事故、および前記電源異常の少なくとも１つが検出されるとき、動作異常信号を出力する動作異常信号出力手段（例えば、図４の異常検知処理部１５３−１，１５３−２）と、前記順序異常信号、および前記動作異常信号の少なくともいずれかが出力されている場合、総合異常信号を出力する総合異常信号出力手段とを含ませるようにすることができ、前記総合異常信号が出力されるとき、前記出力制御手段には、前記弁別信号を遊技球の非検出を示す状態に保持し、前記出力信号として出力するように制御させるようにすることができる。
【００３３】
前記出力信号を前記制御回路に出力する出力信号出力手段（例えば、図４のトライステートバッファ２０１−２）と、前記総合異常信号を前記制御回路に出力する総合異常信号出力手段（例えば、図４のトライステートバッファ２０１−１）と、前記動作異常信号を前記制御回路に出力する動作異常信号出力手段（例えば、図４のトライステートバッファ２０１−３）と、前記出力信号出力手段、総合異常信号出力手段、および動作異常信号出力手段に対して、出力許可信号を供給する出力許可信号供給手段（例えば、図４のイネーブル端子ＥＮ）とをさらに含ませるようにすることができ、前記出力許可信号の供給を受けたとき、前記出力信号出力手段、総合異常信号出力手段、および動作異常信号出力手段には、それぞれ前記出力信号、前記総合異常信号、および前記動作異常信号を出力させるようにすることができる。
【００３４】
前記順序異常信号出力手段には、少なくとも１つのラッチ回路（例えば、図５のフリップフロップ回路ＦＦ１乃至ＦＦ４）を含ませるようにすることができ、前記ラッチ回路の動作に基づいて順序異常信号を出力させるようにすることができ、所定の条件のとき、前記ラッチ回路に対して前記順序異常信号が出力されない初期状態にリセットするリセット信号を供給するリセット信号発生手段（例えば、図４のリセット部１９３）をさらに含ませるようにすることができる。
【００３５】
前記制御回路には、前記出力信号、前記総合異常信号、および前記動作異常信号に基づいて、発生した異常の種別を判定する異常種類判定手段（例えば、図３の異常種別判定部１２４）を含ませるようにすることができる。
【００３６】
前記制御回路には、複数の前記直流２線式スイッチに対応するそれぞれの前記出力信号、前記総合異常信号、または前記動作異常信号に基づいて、異常発生箇所を特定する異常箇所特定手段（例えば、図３の特定部１２３）を含ませるようにすることができる。
【００３７】
本発明の一側面のインタフェース回路の制御方法およびプログラムは、前記比較手段における、複数の前記直流２線式スイッチの検出信号を弁別して、弁別信号を出力する複数の比較ステップ（例えば、図８のステップＳ４５）と、前記出力制御手段における、前記複数の比較ステップの処理により出力される弁別信号を前記制御回路への出力信号として出力するように制御する複数の出力制御ステップ（例えば、図８のステップＳ４８）と、前記順序異常信号出力手段における、複数の弁別信号の発生順序が所定の順序であるか否かを判定し、前記弁別信号の発生順序が所定の順序ではないと判定した場合、順序異常信号を出力する順序異常信号出力ステップ（例えば、図８のステップＳ４６）と、前記切替手段における、前記出力制御ステップの処理により前記制御回路に出力される複数の出力信号のうちの一部の種別を、前記弁別信号または前記総合異常信号に切り替える切替ステップ（例えば、図６のステップＳ２）とを含む。
【００３８】
［本発明を適用したデュアル近接スイッチの一実施の形態の構成例］
図１は、本発明を適用したインタフェース回路に遊技球の検出信号を供給するデュアル近接スイッチの構成例を示す断面図を示している。
【００３９】
図１のデュアル近接スイッチ１においては、遊技球と略同径の貫通孔２１が設けられており、遊技球Ｐ１乃至Ｐ３は、遊技球Ｐ１，Ｐ２，Ｐ３の順序で、図中の矢印で示される順方向に貫通孔２１の入口側１１から出口側１２に向けて通過するように構成されている。尚、遊技球Ｐ１乃至Ｐ３について、特に区別する必要がない場合、単に遊技球Ｐと称するものとし、その他の複数存在する構成についても同様に称するものとする。
【００４０】
また、貫通口２１には、貫通口２１と同軸に、入口側１１から出口側１２に向かって順に検出コイルＬ１，Ｌ２が設けられている。検出コイルＬ１，Ｌ２は貫通口２１と同軸で、かつ貫通口２１の外周部に巻回されてる。
【００４１】
２つの検出コイルＬ１およびＬ２は、例えば、遊技球Ｐの直径（例えば、１１ｍｍ）の１／４の間隔をおいて配置されている。尚、この間隔は、遊技球Ｐの直径の１／４に限るものではなく、検出コイルＬ１およびＬ２が、同一の遊技球の検出の開始タイミング、および終了タイミングが異なるようにできて、かつ、同時に検出している状態を含むようにできる間隔であれば、別の間隔であってもよいものである。
【００４２】
このように、デュアル近接スイッチ１においては、貫通孔２１の入口側１１における検出コイルＬ１を含む第１の近接スイッチと、出口側１２の検出コイルＬ２を含む第２の近接スイッチとの２系統の近接スイッチが内蔵されている。
【００４３】
［デュアル近接スイッチの動作］
後述する本発明の遊技球を計数するインタフェースシステムは、遊技球Ｐ１乃至Ｐ３が貫通孔２１を通過することにより、出力される第１の近接スイッチの検出信号Ｓ１と第２の近接スイッチの検出信号Ｓ２のタイミングを比較することで、１個の遊技球が正規の順方向に通過したか否かを判別し、順方向に通過した場合にのみを計数する。
【００４４】
例えば、上述したように、２つの検出コイルＬ１およびＬ２が、遊技球Ｐの直径（例えば、１１ｍｍ）の１／４の距離だけ離して配置される場合、遊技球Ｐ１乃至Ｐ３が順次、図１の矢印で示される順方向に貫通孔２１を通過すると、第１の近接スイッチの検出信号Ｓ１と、第２の近接スイッチの検出信号Ｓ２は、図２の波形図で示されるように検出されることになる。図２においては、上段に検出信号Ｓ１の波形が示されており、下段に検出信号Ｓ２の波形が示されており、いずれも横軸が時間方向である。
【００４５】
すなわち、図２の波形図で示されるように、検出信号Ｓ１は、時刻ＴＰ１において、Ｌｏｗ信号からＨｉ信号に立上り、時刻ＴＰ３においてＨｉ信号からＬｏｗ信号に立下がっている。同様に、検出信号Ｓ２は、時刻ＴＰ２において、Ｈｉ信号に立上り、時刻ＴＰ４において、Ｌｏｗ信号に立下がっている。
【００４６】
このように、デュアル近接スイッチ１は、例えば、遊技球Ｐが順方向に通過するとき、図２で示されるような、検出信号Ｓ１，Ｓ２を、後述するＩ／Ｆ回路１０３（図４）に対して順次出力する。
【００４７】
［本発明を適用したインタフェース回路を用いたインタフェースシステムの構成例］
次に、図３を参照して、本発明を適用したインタフェース回路を用いたインタフェースシステムの構成例について説明する。
【００４８】
インタフェースシステムは、デュアル近接スイッチ１０１−１，１０１−２、シングル近接スイッチ１０２−１乃至１０２−３、電源ＶＳ、インタフェース（Ｉ／Ｆ）回路１０３、電源ＶＣＣ、CPU１０４、発報部１０５、および計数部１０６を備えている。すなわち、本発明のインタフェースシステムは、例えば、遊技機、または計数機内における遊技球の計数に係る処理を担うものである。
【００４９】
デュアル近接スイッチ１０１（１０１−１，１０１−２）は、図１，図２を参照して説明したものと同一のものであり、電源ＶＳより電力供給を受けて、遊技球の通過を検出し、検出結果として、上述した２種類の検出信号Ｓ１，Ｓ２を端子Ｓ１，Ｓ２（Ｓ１−１，Ｓ１−２，Ｓ２−１，Ｓ２−２）より、Ｉ／Ｆ回路１０３に出力する。
【００５０】
シングル近接スイッチ１０２（１０２−１乃至１０２−３）は、電源ＶＳより電力供給を受けて、遊技球の通過を検出し、１種類の検出信号Ｈ（Ｈ−１乃至Ｈ−３）をＩ／Ｆ回路１０３に出力する。すなわち、シングル近接スイッチ１０２は、１個のコイルから構成されるスイッチであり、図１，図２を参照して説明した上述の第１の近接スイッチ、または第２の近接スイッチのいずれか一方のみからなる近接スイッチである。シングル近接スイッチ１０２は、デュアル近接スイッチ１０１が２個のコイルＬ１，Ｌ２のそれぞれについて２種類の検出信号Ｓ１，Ｓ２を出力するのに対して、１種類の検出信号Ｈ（Ｈ−１乃至Ｈ−３）を出力する。
【００５１】
尚、デュアル近接スイッチ１０１およびシングル近接スイッチ１０２は、いずれも遊技球の通過を検出する検出信号を出力するが、シングル近接スイッチ１０２では、検出信号が検出信号Ｈのみであるため、デュアル近接スイッチ１０１のように遊技球の通過方向を認識することができない。このため、不正行為などが高い頻度で確認されているような部位に対しては、デュアル近接スイッチ１０１を配設し、その他の部位に対してはシングル近接スイッチ１０２を配設することが望ましい。従って、インタフェースシステムを構築するに当たり、図３の例においては、デュアル近接スイッチ１０１が２個であり、シングル近接スイッチ１０２が３個の例が示されているが、Ｉ／Ｆ回路１０３に設けられた端子の個数が対応可能であれば、それぞれこれ以外の個数であってもよいものである。
【００５２】
インタフェース（Ｉ／Ｆ）回路１０３は、デュアル近接スイッチ１０１およびシングル近接スイッチ１０２からの検出信号Ｓ１，Ｓ２，Ｈを受け付けて、所定の信号処理を施して、CPU１０４に供給する。
【００５３】
Ｉ／Ｆ回路１０３は、Ｉ／Ｆ入力部１１１、および信号処理部１１２、並びに端子ＶＳ，Ａ１乃至Ａ７，Ｃ，ＧＮＤ，ＶＣＣ，Ｙ２，Ｅ２−１，Ｙ４，Ｅ２−２，Ｙ５乃至Ｙ７，ＥＮ，Ｅ１を備えている。端子ＶＳは、デュアル近接スイッチ１０１、およびシングル近接スイッチ１０２に供給する電源ＶＳの電圧を監視する機能を含む。
【００５４】
端子Ａ１乃至Ａ７は、デュアル近接スイッチ１０１およびシングル近接スイッチ１０２からの検出信号Ｓ１，Ｓ２，Ｈを受け付ける。図３の構成例においては、端子Ａ１，Ａ２は、それぞれデュアル近接スイッチ１０１−１の検出信号Ｓ１−１，Ｓ２−１を受け付ける。また、端子Ａ３，Ａ４は、それぞれデュアル近接スイッチ１０１−２の検出信号Ｓ１−２，Ｓ２−２を受け付ける。端子Ａ５乃至Ａ７は、それぞれシングル近接スイッチ１０２−１乃至１０２−３の検出信号Ｈ−１乃至Ｈ−３を受け付ける。端子Ｃは、CPU１０４の切替信号発生部１２８より供給される切替信号を受け付ける。端子ＧＮＤは、接地端子である。
【００５５】
端子Ｙ２，Ｙ４は、それぞれデュアル近接スイッチ１０１の検出信号Ｓ１，Ｓ２に基づいた遊技球の通過が検出されているか否かを示す出力信号をCPU１０４に供給する。端子Ｅ２−１，Ｅ２−２は、それぞれデュアル近接スイッチ１０１の検出信号Ｓ１，Ｓ２に基づいた、デュアル近接スイッチ１０１の動作異常および不正異常の有無を示す異常検出信号を出力する。
【００５６】
端子Ｙ５乃至Ｙ７は、それぞれシングル近接スイッチ１０２−１乃至１０２−３の検出信号Ｈ−１乃至Ｈ−３に基づいた遊技球の通過が検出されているか否かを示す出力信号をCPU１０４に供給する。端子ＥＮは、CPU１０４のデスイネーブル信号発生部１２７より供給されてくるデスイネーブル信号を受け付ける。
【００５７】
Ｉ／Ｆ回路１０３は、Ｉ／Ｆ入力部１１１および信号処理部１１２を含む。尚、Ｉ／Ｆ回路１０３の詳細な構成は、図４を参照して、後述するものとする。
【００５８】
CPU１０４は、インタフェースシステムの全体の動作を管理する。CPU１０４は、カウント部１２１、異常判定部１２２、特定部１２３、異常種別判定部１２４、タイマ１２５、発報出力部１２６、デスイネーブル信号発生部１２７、および切替信号発生部１２８を備えている。
【００５９】
カウント部１２１は、端子Ｙ２，Ｙ４の出力信号に基づいて、遊技球の通過を認識し、遊技球数をカウントする信号を計数部１０６に供給する。計数部１０６は、この信号に基づいて遊技球数をカウントする。
【００６０】
異常判定部１２２は、端子Ｅ２−１，Ｅ２−２，Ｅ１からの異常検出信号に基づいて、デュアル近接スイッチ１０１−１，１０１−２、およびシングル近接スイッチ１０２−１乃至１０２−３の異常の有無を判定する。特定部１２３は、Ｙ２，Ｙ４，Ｙ５乃至Ｙ７，端子Ｅ２−１，Ｅ２−２，Ｅ１からの出力信号、または端子Ｅ２−１，Ｅ２−２，Ｅ１からの異常検出信号に基づいて、いずれのデュアル近接スイッチ１０１において異常が発生したのか、または、いずれのシングル近接スイッチ１０２により遊技球の通過を検出したのかを特定する。異常種別判定部１２４は、２つの判定手法により、端子Ｅ２−１，Ｅ２−２，Ｅ１からの異常検出信号に基づいて、デュアル近接スイッチ１０１に発生した異常の種別を判定する。一方の判定手法は、端子Ｅ２−１，Ｅ２−２，Ｅ１の異常検出信号の発生パターンにより異常種別を判定するものであり、他方の判定手法は、タイマ１２５を使用して異常検出信号の発生時間により異常種別を判定するものである。発報出力部１２６は、異常が検出された場合、いずれのデュアル近接スイッチ１０１において、発生した異常の種別を示す情報を発報部１０５に出力し、発報させる。デスイネーブル信号発生部１２７は、端子Ｙ２，Ｅ２−１，Ｙ４，Ｅ２−２，Ｙ５乃至Ｙ７，Ｅ１の出力を無効にするとき供給されるデスイネーブル信号を発生する。尚、デスイネーブル信号発生部１２７より、Ｉ／Ｆ回路１０３の動作を無効にさせるデスイネーブル信号が発生されていない状態においては、Ｉ／Ｆ回路１０３の動作は有効であり、デスイネーブル信号が発生されていない限り、端子ＥＮは、イネーブル信号が供給されている状態である。切替信号発生部１２８は、Ｉ／Ｆ回路１０３の端子Ａ１乃至Ａ７にデュアル近接スイッチ１０１、またはシングル近接スイッチ１０２のいずれを接続して使用するかに応じて、切替部１７２，１７６（図４）を動作させるため、対応する切替信号を発生する。
【００６１】
［Ｉ／Ｆ回路１０３の構成例］
次に、図４を参照して、Ｉ／Ｆ回路１０３の構成例について説明する。尚、図４においては、１個のデュアル近接スイッチ１０１−１の接続に必要とされる構成例のみが示されており、端子ＶＳ，Ａ１，Ａ２，Ｃ，ＧＮＤ，ＶＣＣ，Ｙ２，Ｅ２，ＥＮ，Ｅ１のみが示され、その他の構成については、省略して示されている。
【００６２】
Ｉ／Ｆ入力部１１１には、入力処理部１４１−１，１４１−２および電源監視部１４２が設けられている。入力処理部１４１−１，１４１−２は、それぞれ端子Ａ１，Ａ２より供給されてくる検出信号に基づいて、遊技球の通過の有無を検出する信号を出力すると共に、断線事故、および短絡事故を判定して、断線事故、および短絡事故が発生していると判定した場合、異常信号を発生する。尚、入力処理部１４１−１については、特に、電源監視部１４２からの異常信号も受け付けて、電源ＶＳの電圧が異常低下した場合についても異常信号を発生する。尚、端子Ａ３乃至Ａ７については、入力処理部１４１−１と同一のものが接続される。
【００６３】
電源監視部１４２は、電源ＶＳの電圧と、所定の閾値とを比較して、電源ＶＳの電圧が所定の閾値よりも低位となり、異常低下したと判定する場合、電源異常の発生を検知して、異常が発生したことを異常検知処理部１５３−１，１５３−２および信号処理部１１２に供給する。
【００６４】
入力処理部１４１−１は、断線検知部１５１−１、短絡検知部１５２−１、異常検知処理部１５３−１、および比較器１５４−１を備えている。また、同様に、入力処理部１４１−２は、断線検知部１５１−２、短絡検知部１５２−２、異常検知処理部１５３−２、および比較器１５４−２を備えている。
【００６５】
断線検知部１５１は、それぞれ検出信号Ｓ１またはＳ２の電位と、検出信号Ｓ１またはＳ２の電位がＨｉの状態となった電位よりも高位の断線検知閾値電圧とを比較し、これを超えたとき断線事故を検知し、対応する異常検出信号を発生して異常検知処理部１５３に通知する。
【００６６】
短絡検知部１５２は、検出信号Ｓ１またはＳ２の電位と、検出信号Ｓ１またはＳ２の電位がＬｏｗの状態となった電位よりも低位の短絡検知閾値電圧とを比較し、これを下回ったとき短絡事故を検知し、対応する異常検出信号を発生して異常検知処理部１５３に通知する。
【００６７】
異常検知処理部１５３は、電源監視部１４２、断線検知部１５１、および短絡検知部１５２のいずれかから異常が検知されたことを示す信号が供給されると、動作の異常を示す異常検出信号を信号処理部１１２に供給する。
【００６８】
比較器１５４は、Ｈｉとなる弁別信号を出力するとき、所定の電位より低位であって、かつ、検出信号Ｓ１またはＳ２がＬｏｗとなったときの電位よりも高位となる低位反転閾値と、検出信号Ｓ１またはＳ２の電位とを比較し、検出信号Ｓ１またはＳ２の電位が低位反転閾値よりも低位に変化したときＬｏｗの弁別信号を出力する。比較器１５４は、Ｌｏｗとなる弁別信号を出力するとき、所定の電位より高位であって、かつ、検出信号Ｓ１またはＳ２がＨｉとなったときの電位よりも低位となる高位反転閾値と、検出信号Ｓ１またはＳ２の電位とを比較し、検出信号Ｓ１またはＳ２の電位が高位反転閾値よりも高位に変化したときＨｉの弁別信号を信号処理部１１２に出力する。
【００６９】
すなわち、比較器１５４は、検出信号Ｓ１またはＳ２が、高位反転閾値よりも高位になると、弁別信号としてＨｉの信号を出力すると共に、閾値を低位反転閾値に変更し、逆に、検出信号Ｓ１またはＳ２が、低位反転閾値よりも低位になると、弁別信号としてＬｏｗの信号を出力すると共に、閾値を高位反転閾値に変更する動作を繰り返す。
【００７０】
尚、電源監視部１４２、断線検知部１５１、短絡検知部１５２、および比較器１５４の詳細な構成については、本出願人が出願している特開２００５−３１８３５８を参照されたい。
【００７１】
信号処理部１１２は、Ｉ／Ｆ出力部１７１、切替部１７２、異常判定ブロック１７３、Ｉ／Ｆ出力部１７４、異常合成部１７５、および切替部１７６を備えている。
【００７２】
Ｉ／Ｆ出力部１７１は、異常検知処理部１５３−１からの異常検出信号と、比較器１５４からの弁別信号とを受け付ける。そして、Ｉ／Ｆ出力部１７１は、異常検知処理部１５３−１から異常検出信号が供給されない場合、弁別信号を切替部１７２に出力する。一方、Ｉ／Ｆ出力部１７１は、異常検知処理部１５３−１から異常検出信号が供給された場合、弁別信号を、遊技球の通過を検出していない非検出状態に固定して切替部１７２に出力する。
【００７３】
異常判定ブロック１７３は、比較器１５４−１，１５４−２からそれぞれ供給されてくる弁別信号に基づいて、検出順序を求め、デュアル近接スイッチ１０１で検出された遊技球の検出信号が不正に発生されたものであるか否かを判定し、検出順序が所定の順序ではなく、不正に発生されたものであると判定した場合、異常な順序で検出信号が検出されていることを示す異常検出信号を切替部１７２に出力する。また、異常判定ブロック１７３は、異常検知処理部１５３−１，１５３−２からの異常検知信号を受け付け、それらの動作の異常を示す異常検出信号が供給された場合についても、異常検出信号を切替部１７２に出力する。
【００７４】
より詳細には、異常判定ブロック１７３は、異常判定部１９１、異常合成部１９２、およびリセット部１９３を備えている。異常判定部１９１は、比較器１５４−１，１５４−２からの弁別信号を受け付けて、それらの立上りタイミングと立下りタイミングとの比較から、図２を参照して説明したように、検出信号Ｓ１，Ｓ２の発生順序を認識し、適切な順序で検出されているか否かを判定し、適切な順序ではない場合、順序の異常を示す異常検出信号を異常合成部１９２、および切替部１７６に供給する。
【００７５】
異常合成部１９２は、異常検知処理部１５３−１，１５３−２からの動作の異常を示す異常検出信号を受け付けると共に、異常判定部１９１からの順序の異常を示す異常検出信号も受け付ける。異常合成部１９２は、これらのうちのいずれかの異常検出信号を受け付けた場合、動作、および順序のいずれも考慮とした総合的な異常を示す異常検出信号を発生し、切替部１７２に供給する。
【００７６】
Ｉ／Ｆ出力部１７４は、異常検知処理部１５３−２、および切替部１７６を介した異常検知処理部１５３−１、および異常判定部１９１からの異常検出信号と、比較器１５４からの弁別信号とを受け付ける。そして、Ｉ／Ｆ出力部１７１は、異常検知処理部１５３−１、および異常判定部１９１のいずれかからも異常検出信号が供給されない場合、弁別信号を切替部１７２に出力する。一方、Ｉ／Ｆ回路部１７４は、異常検知処理部１５３−１，１５３−２、および異常判定部１９１のいずれかから異常検出信号が供給された場合、弁別信号を、遊技球の通過を検出していない非検出状態に固定してトライステートバッファ２０１−２に出力する。
【００７７】
切替部１７２は、端子Ｃより供給されてくる切替信号に基づいて、Ｉ／Ｆ出力部１７１より供給されてくる弁別信号、または異常判定ブロック１７３より供給されてくる異常検出信号のいずれかを、トライステートバッファ２０１−１に出力する。
【００７８】
異常合成部１７５は、電源監視部１４２、および異常検知処理部１５３−１，１５３−２より供給されてくる異常検出信号を受け付け、いずれかから異常検出信号が供給されてくる場合、動作の異常を示す異常検出信号を発生してトライステートバッファ２０１−３に出力する。
【００７９】
切替部１７６は、切替部１７２と同様に端子Ｃを介して供給されてくる切替信号に基づいて、切替部１７２が、Ｉ／Ｆ出力部１７１より供給されてくる弁別信号を出力するとき、異常判定ブロック１７３、および異常検知処理部１５３−１からの信号をカットする。また、切替部１７６は、切替部１７２が、異常判定ブロック１７３より供給されてくる異常検出信号を出力するとき、異常判定ブロック１７３、および異常検知処理部１５３−１からの信号をＩ／Ｆ出力部１７４に供給するように切り替える。
【００８０】
トライステートバッファ２０１−１乃至２０１−３は、イネーブル端子ＥＮより供給されてくるデスイネーブル信号に基づいて、有効、または無効状態に制御される。そして、トライステートバッファ２０１−１乃至２０１−３は、イネーブル信号が供給されて有効状態である場合、それぞれ切替部１７２、Ｉ／Ｆ出力部１７４、および異常合成部１７５より供給されてくる異常検出信号、または弁別信号を、端子Ｅ２，Ｙ２，Ｅ１よりCPU１０４に出力する。
【００８１】
以上のような構成から、切替部１７２が切替信号に従って、例えば、異常判定ブロック１７３より供給されてくる異常検出信号がトライステートバッファ２０１−１に出力されるように切り替えられた場合、デュアル近接スイッチ１０１より供給されてくる端子Ａ１，Ａ２に入力された検出信号Ｓ１，Ｓ２により異常判定ブロック１７３が検出順序を含めた異常を検出したとき、端子Ｅ２からは異常検出信号が出力され、端子Ｙ２からは検出信号Ｓ２の状態に関わらず、遊技球が検出されていないことを示す非検出状態の弁別信号が出力される。また、デュアル近接スイッチ１０１より供給されてくる端子Ａ１，Ａ２に入力された検出信号Ｓ１，Ｓ２により異常判定ブロック１７３が検出順序を含めた異常が検出されないとき、端子Ｅ２からは異常検出信号が出力されず、検出信号Ｓ２に対応した弁別信号が端子Ｙ２から出力される。
【００８２】
一方、切替部１７２が切替信号に従って、例えば、Ｉ／Ｆ出力部１７１からの弁別信号がトライステートバッファ２０１−１に出力されるように切り替えられた場合、異常判定ブロック１７３の機能は無効の状態となり、端子Ｅ２からは端子Ａ１に入力された検出信号に対応する弁別信号が出力され、端子Ｙ２からは端子Ａ２に入力された検出信号に対応する弁別信号が出力される。従って、このように、切替部１７２が切替信号に従って、例えば、Ｉ／Ｆ出力部１７１からの弁別信号がトライステートバッファ２０１−１に出力されるように切り替えられた場合、デュアル近接スイッチ１０１を設ける理由がない状態となるが、デュアル近接スイッチ１０１に代えて、端子Ａ１，Ａ２にシングル近接スイッチ１０２をそれぞれ接続することが可能となる。
【００８３】
すなわち、この切替部１７２，１７６により端子Ａ１乃至Ａ７に対して、デュアル近接スイッチ１０１、および、シングルスイッチ１０２を切り替えて使用することが可能となる。結果として、低周波近傍電磁界やリフティングといった新たな不正行為の報告頻度の低い部位が多ければデュアル近接スイッチを少なくして、シングル近接スイッチを多めにし、逆に新たな不正行為の報告頻度の高い部位については、デュアル近接スイッチを多くして、シングル近接スイッチを少なめにするなど、ニーズに応じた使い分けをすることが可能となる。
【００８４】
［異常判定ブロック１７３およびＩ／Ｆ出力部１７４の詳細な構成例］
次に、図５を参照して、異常判定ブロック１７３およびＩ／Ｆ出力部１７４の詳細な構成例について説明する。
【００８５】
異常判定ブロック１７３の異常判定部１９１は、検出信号Ｓ１，Ｓ２の立上りのタイミングの順序を監視する立上り監視部２３１、および検出信号Ｓ１，Ｓ２の立下りのタイミングの順序を監視する立下り監視部２３２を備えている。立上り監視部２３１は、フリップフロップ回路ＦＦ１，ＦＦ２により構成されている。立下り監視部２３１は、インバータＩ１，Ｉ２、およびフリップフロップ回路ＦＦ３，ＦＦ４により構成されている。
【００８６】
立上り監視部２３１のフリップフロップ回路ＦＦ１の入力端子Ｄ１には、比較器１５４−１からの弁別信号が入力される。クロック端子ＣＬＫ１には、比較器１５４−２からの弁別信号が入力される。プリセット端子ＰＲ１には、リセット部１９３のインバータＩ２１の出力信号が入力される。クリア端子ＣＬＲ１は、電源ＶＣＣに接続されている。正出力端子Ｑ１は、クロック端子ＣＬＫ１にＨｉの信号が供給されるタイミングで、入力端子Ｄ１に入力されている信号をＩ／Ｆ出力部１７４のアンド回路ＡＮＤ２の入力端子に出力する。負出力端子Ｑ’１は、クロック端子ＣＬＫ１にＨｉの信号が供給されるタイミングで、入力端子Ｄ１に入力されている信号を反転出力に変換して、異常合成部１９２のオア回路ＯＲ１の入力端子に出力する。尚、図５においては、負出力端子には、符号Ｑの上部にバーで表記されているが、本明細書の記載においては、バーに代えて「’」を用いるものとする。
【００８７】
また、立上り監視部２３１のフリップフロップ回路ＦＦ２の入力端子Ｄ２には、比較器１５４−２からの弁別信号が入力される。クロック端子ＣＬＫ２には、比較器１５４−１からの弁別信号が入力される。プリセット端子ＰＲ２は、電源ＶＣＣに接続されている。クリア端子ＣＬＲ２には、リセット部１９３のインバータＩ２１の出力信号が入力される。正出力端子Ｑ２は、クロック端子ＣＬＫ２にＨｉの信号が供給されるタイミングで、入力端子Ｄ２に入力されている信号を異常合成部１９２のオア回路ＯＲ１の入力端子に出力する。負出力端子Ｑ’２は、クロック端子ＣＬＫ２にＨｉの信号が供給されるタイミングで、入力端子Ｄ２に入力されている信号を反転信号に変換して、Ｉ／Ｆ出力部１７４のアンド回路ＡＮＤ２の入力端子に出力する。
【００８８】
立下り監視部２３２のインバータＩ１は、比較器１５４−１からの弁別信号を、反転信号に変換して、フリップフロップ回路ＦＦ３の入力端子Ｄ３、およびフリップフロップ回路ＦＦ４のクロック端子ＣＬＫ４に入力する。また、インバータＩ２は、比較器１５４−２からの弁別信号を、反転信号に変換して、フリップフロップ回路ＦＦ３のクロック端子ＣＬＫ３、およびフリップフロップ回路ＦＦ４の入力端子Ｄ４に入力する。
【００８９】
フリップフロップ回路ＦＦ３のプリセット端子ＰＲ３には、リセット部１９３のインバータＩ２１の出力信号が入力される。クリア端子ＣＬＲ３は、電源ＶＣＣに接続されている。負出力端子Ｑ’３は、クロック端子ＣＬＫ３にＨｉの信号が供給されたタイミングで、入力端子Ｄ３に入力されている信号を反転信号に変換して、異常合成部１９２のオア回路ＯＲ２の入力端子に出力する。
【００９０】
また、立下り監視部２３２のフリップフロップ回路ＦＦ４のクリア端子ＣＬＲ４には、リセット部１９３のインバータＩ２１の出力信号が入力される。プリセット端子ＰＲ４は、電源ＶＣＣに接続されている。正出力端子Ｑ４は、クロック端子ＣＬＫ４にＨｉの信号が供給されたタイミングで、入力端子Ｄ４に入力されている信号を異常合成部１９２のオア回路ＯＲ２の入力端子に出力する。
【００９１】
Ｉ／Ｆ出力部１７４のインバータＩ１１は、異常合成部１９２のオア回路ＯＲ３より出力される信号を、反転信号に変換してアンド回路ＡＮＤ１の入力端子に出力する。アンド回路ＡＮＤ１は、インバータＩ１１の出力信号と、比較器１５４−２の出力信号とを比較し、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号をアンド回路ＡＮＤ３の入力端子に出力する。アンド回路ＡＮＤ２は、フリップフロップ回路ＦＦ１の正出力端子Ｑ１の出力信号と、フリップフロップ回路ＦＦ２の負出力端子Ｑ’２の出力信号とを比較して、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号をアンド回路ＡＮＤ３の入力端子に出力する。アンド回路ＡＮＤ３は、アンド回路ＡＮＤ１，ＡＮＤ２の出力信号を比較し、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号をアンド回路ＡＮＤ４の入力端子に出力する。アンド回路ＡＮＤ４は、アンド回路ＡＮＤ３の出力信号、および切替部１７６の出力信号を比較し、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号を端子Ｙ２より出力する。ノア回路ＮＯＲ１は、異常検知処理部１５３−１，１５３−２からの出力信号を比較し、いずれかもＬｏｗである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号を切替部１７６に供給する。切替部１７６は、端子Ｃからの切替信号に基づいて、切替部１７２が、異常判定ブロック１７３からの異常検出信号を出力するように接続されるとき、ノア回路ＮＯＲ１からの信号をアンド回路ＡＮＤ４に出力し、それ以外のとき、アンド回路ＡＮＤ４に対してＨｉの信号を出力する。
【００９２】
異常合成部１９２のオア回路ＯＲ１は、フリップフロップ回路ＦＦ１の負出力端子Ｑ’１の出力信号と、フリップフロップ回路ＦＦ２の正出力端子Ｑ２の出力信号とを比較して、いずれかがＨｉである場合、Ｈｉの信号を、それ以外の場合、Ｌｏｗの信号をオア回路ＯＲ３の入力端子に出力する。オア回路ＯＲ２は、フリップフロップ回路ＦＦ３の負出力端子Ｑ’３の出力信号と、フリップフロップ回路ＦＦ４の正出力端子Ｑ４の出力信号とを比較して、いずれかがＨｉである場合、Ｈｉの信号を、それ以外の場合、Ｌｏｗの信号をオア回路ＯＲ３の入力端子に出力する。オア回路ＯＲ３は、オア回路ＯＲ１，ＯＲ２の出力信号を比較して、いずれかがＨｉである場合、Ｈｉの信号を、それ以外の場合、Ｌｏｗの信号をオア回路ＯＲ５の入力端子に出力する。オア回路ＯＲ４は、異常検知処理部１５３−１，１５３−２からの出力信号を比較し、いずれかがＨｉである場合、Ｈｉの信号を、それ以外の場合、Ｌｏｗの信号をオア回路ＯＲ５に出力する。オア回路ＯＲ５は、オア回路ＯＲ３，ＯＲ４の出力信号を比較して、いずれかがＨｉである場合、Ｈｉの信号を、それ以外の場合、Ｌｏｗの信号を端子Ｅ２より出力する。
【００９３】
リセット部１９３のインバータＩ２２，Ｉ２３は、比較器１５４−１，１５４−２の出力信号を反転信号に変換してアンド回路ＡＮＤ１２に出力する。アンド回路ＡＮＤ１２は、インバータＩ２２，Ｉ２３の出力信号を比較して、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号をアンド回路ＡＮＤ１１の入力端子に出力する。アンド回路ＡＮＤ１１は、異常合成部１９２のオア回路ＯＲ３の出力信号と、アンド回路ＡＮＤ１２の出力信号とを比較して、いずれもＨｉである場合のみＨｉの信号を、それ以外の場合、Ｌｏｗの信号をインバータＩ２１に出力する。インバータＩ２１は、アンド回路ＡＮＤ１１の出力信号を反転信号に変換して、フリップフロップ回路ＦＦ１，ＦＦ３のプリセット端子ＰＲ１，ＰＲ３、およびフリップフロップ回路ＦＦ２，ＦＦ４のクリア端子ＣＬＲ２，ＣＬＲ４に出力する。
【００９４】
すなわち、図２の波形図で示されるように、遊技球が順方向で通過すれば、比較器１５４−１の弁別信号が立ち上がるタイミングでは、比較器１５４−２の弁別信号はＬｏｗの信号であり、逆に、比較器１５４−２の弁別信号が立ち上がるタイミングでは、比較器１５４−１の弁別信号はＨｉの信号となるため、フリップフロップＦＦ１の正出力端子Ｑ１からはＨｉの信号が出力され続け、フリップフロップＦＦ２の負出力端子Ｑ’２からはＨｉの信号が出力され続けることになる。
【００９５】
同様に、比較器１５４−１の弁別信号が立ち下がるタイミングでは、比較器１５４−２の弁別信号はＨｉの信号であり、逆に、比較器１５４−２の弁別信号が立ち下がるタイミングでは、比較器１５４−１の弁別信号はＬｏｗの信号となるため、フリップフロップＦＦ３の負出力端子Ｑ’３からはＬｏｗの信号が出力され続け、フリップフロップＦＦ４の正出力端子Ｑ４からはＬｏｗの信号が出力され続けることになる。
【００９６】
結果として、順方向に遊技球が通過している状態であれば、アンド回路ＡＮＤ２は、常にＨｉの信号を出力し続けるので、異常合成部１９２のオア回路ＯＲ３から異常検出信号であるＨｉの信号が供給されて、インバータＩ１１がＬｏｗの信号を出力をしていない限り、比較器１５４−２の弁別信号の出力波形が、アンド回路ＡＮＤ３より出力される。また、異常合成部１９２は、上述した比較器１５４−１，１５４−２の立上りおよび立下りの条件が満たされない場合、オア回路ＯＲ１，ＯＲ２のいずれかがＨｉの信号となるため、オア回路ＯＲ３がＨｉの信号を出力することになる。
【００９７】
この結果、オア回路ＯＲ５は、Ｈｉの異常検出信号を端子Ｅ２より出力することになる。また、異常検知処理部１５３−１，１５３−２のいずれかから異常検出信号であるＨｉの信号が供給されても同様に、Ｈｉの異常検出信号が端子Ｅ２より出力される。さらに、このように異常検出信号が異常検知処理部１５３−１，１５３−２のいずれかから供給される場合、ノア回路ＮＯＲ１は、Ｌｏｗの信号を出力するので、弁別信号の状態とは無関係に、アンド回路ＡＮＤ４は、遊技球の通過が非検出であることを示すＬｏｗの信号を出力する。
【００９８】
フリップフロップ回路ＦＦ１乃至ＦＦ４は、一旦、異常があったものと判定される信号を記憶すると、その状態が維持されてしまうため、プリセット、またはクリア操作がない限り異常検出信号が出力され続け、遊技球の通過が非検出の状態が維持されてしまう。しかしながら、比較器１５４−１，１５４−２からの弁別信号がいずれも非検出状態になると、リセット部１９３のインバータＩ２２，Ｉ２３からはいずれもＨｉの信号が出力される。また、オア回路ＯＲ３は、異常検出信号であるＨｉの信号を出力し続けているため、アンド回路ＡＮＤ１１は、Ｈｉの信号を出力する。これにより、インバータＩ２１は、Ｌｏｗの信号をリセット信号として、フリップフロップ回路ＦＦ１，ＦＦ３のプリセット端子ＰＲ１，ＰＲ３、およびフリップフロップ回路ＦＦ２，ＦＦ４のクリア端子ＣＬＲ２，ＣＬＲ４に出力する。結果として、比較器１５４−１，１５４−２からの弁別信号がいずれも非検出状態になれば、フリップフロップ回路ＦＦ１乃至ＦＦ４がプリセット、またはクリアされることにより、異常検出信号の出力が停止されて、通常の状態にリセットされる。
【００９９】
［インタフェース処理］
次に、図６のフローチャートを参照して、Ｉ／Ｆ回路１０３におけるインタフェース処理について説明する。尚、以降のフローチャートの説明は、Ｉ／Ｆ回路１０３の動作を説明するものであるため、各ステップの処理として、単に、動作状態を説明するだけのものを含む。
【０１００】
ステップＳ１において、トライステートバッファ２０１−１乃至２０１−３は、それぞれCPU１０４のデスイネーブル信号発生部１２７で制御されて、デスイネーブル信号が発生されず、端子ＥＮを介して供給されない場合、ステップＳ２において、動作が有効な状態となる。すなわち、この場合、トライステートバッファ２０１−１乃至２０１−３は、それぞれ切替部１７２、Ｉ／Ｆ出力部１７４、および異常合成部１７５から供給される異常検出信号、または弁別信号をそのままCPU１０４に出力できる動作が有効な状態となる。
【０１０１】
ステップＳ４において、切替部１７２，１７６は、CPU１０４の切替信号発生部１２８が制御されて、端子Ｃを介して供給される切替信号がデュアル近接スイッチモードの信号であるか否かを判定する。ステップＳ４において、デュアル近接スイッチモードの信号である場合、ステップＳ６において、デュアル近接スイッチモード処理が実行されて、デュアル近接スイッチ１０１が接続された状態におけるインタフェース処理が実行される。尚、デュアル近接スイッチモード処理については、図８を参照して詳細な処理について後述する。
【０１０２】
また、ステップＳ４において、端子Ｃを介して供給される切替信号が、デュアル近接スイッチモードの信号ではなく、シングル近接スイッチモードの信号である場合、ステップＳ５において、シングル近接スイッチモード処理が実行されて、シングル近接スイッチ１０２が接続された状態におけるインタフェース処理が実行される。尚、シングル近接スイッチモード処理については、図７を参照して詳細な処理について後述する。
【０１０３】
一方、ステップＳ１において、CPU１０４のデスイネーブル信号発生部１２７が、デスイネーブル信号を発生し、すなわち、無効の場合、ステップＳ３において、トライステートバッファ２０１−１乃至２０１−３は、ハイインピーダンス状態となり動作が無効の状態となる。すなわち、この場合、トライステートバッファ２０１−１乃至２０１−３は、ハイインピーダンス状態となるため、切替部１７２、Ｉ／Ｆ出力部１７４、および異常合成部１７５から供給される異常検出信号、または弁別信号をCPU１０４に出力せず、動作そのものが無効な状態となる。この場合、Ｉ／Ｆ回路１０３は、インタフェース処理そのものができない状態となるため、処理は、ステップＳ１に戻る。すなわち、イネーブル信号が供給されてくるまで、ステップＳ１，Ｓ３の処理が繰り返される。
【０１０４】
以上のように、CPU１０４のデスイネーブル信号発生部１２７が、デスイネーブル信号を発生しないとき、Ｉ／Ｆ回路１０３の動作は有効状態となり、デスイネーブル信号を発生するとき、Ｉ／Ｆ回路１０３の動作が無効状態となる。結果として、Ｉ／Ｆ回路１０３の動作状態の有効、または無効を切り替えることが可能となる。また、CPU１０４の切替信号発生部１２８により発生される切替信号により、Ｉ／Ｆ回路１０３の動作モードを、デュアル近接スイッチモード処理と、シングル近接スイッチモード処理とで切り替えて動作させることができる。結果として、必要に応じて、デュアル近接スイッチ１０１とシングル近接スイッチ１０２とを切り替えて使用することが可能となる。
【０１０５】
［シングル近接スイッチモード処理］
次に、図７のフローチャートを参照して、シングル近接スイッチモード処理について説明する。すなわち、この処理においては、Ｉ／Ｆ回路１０３の端子Ａ１乃至Ａ７には、それぞれシングル近接スイッチ１０２が接続されていることが前提とされる。
【０１０６】
ステップＳ２１において、異常検出処理部１５３は、断線検知部１５１より断線事故が発生していることを示す異常検出信号が出力されているか否かを判定する。ステップＳ２１において、断線検知部１５１が、端子Ａｎ（ｎ＝１，２，・・・７のいずれか）の検出信号の電圧が所定の電圧（検出信号の最大値よりも高い所定の電圧）よりも高くなく、断線事故が検出されていない場合、処理は、ステップＳ２２に進む。
【０１０７】
ステップＳ２２において、異常検出処理部１５３は、電源監視部１４２より電源異常が発生していることを示す異常検出信号が出力されているか否かを判定する。ステップＳ２２において、電源監視部１４２が、端子ＶＳの電源電圧と、所定の閾値となる電圧とを比較し、所定の電圧よりも低くなく、電源電圧の異常低下が検出されていない場合、処理は、ステップＳ２３に進む。
【０１０８】
ステップＳ２３において、異常検出処理部１５３は、短絡検知部１５２より短絡事故が発生していることを示す異常検出信号が出力されているか否かを判定する。ステップＳ２２において、短絡検知部１５２が、端子Ａｎ（ｎ＝１，２，・・・７のいずれか）の検出信号の電圧が所定の電圧（検出信号の最小値よりも低い所定の電圧）よりも低くなく、短絡事故が検出されていない場合、処理は、ステップＳ２４に進む。
【０１０９】
ステップＳ２４において、異常検出処理部１５３は、断線事故、電源異常、および短絡事故が発生しておらず、動作に異常がないものとみなし、動作に異常がないことを示す信号を、Ｉ／Ｆ出力部１７１，１７４、異常判定ブロック１７３、および異常合成部１７５に出力する。
【０１１０】
尚、異常検出部１５３−１は、異常検出信号をＩ／Ｆ出力部１７１、切替部１７６、異常判定ブロック１７３に出力するが、切替部１７６は、切替端子の状態により異常検知処理部１５３−１の有効、または無効を決定する。すなわち、異常検出処理部１５３は、２つのパターンの処理となる。しかしながら、シングル近接スイッチモード処理においては、切替部１７２，１７６の動作により、異常判定ブロック１７３の動作は無効状態となるため、実質的に同一の処理となる。また、異常検知処理部１５３−１，１５３−２、および電源監視部１４２のいずれからも異常検出信号が出力されない場合、異常合成部１７５は、異常が発生していないことを示す信号を端子Ｅ１よりCPU１０４に出力する。
【０１１１】
ステップＳ２５において、Ｉ／Ｆ出力部１７１（または１７４）は、比較器１５４より出力される弁別信号がＨｉであるか否かにより、遊技球の通過が検出されたか否かを判定する。ステップＳ２５において、比較器１５４−２により生成される弁別信号がＬｏｗの信号であり、遊技球の通過が検出されていない場合、ステップＳ２６において、Ｉ／Ｆ出力部１７１は、遊技球の通過が非検出であることを示す信号を切替部１７２および端子Ｅ２（Ｉ／Ｆ出力部１７４は、端子Ｙ２）を介してCPU１０４に出力する。
【０１１２】
一方、ステップＳ２５において、例えば、比較器１５４からの弁別信号がＨｉであり、遊技球の通過が検出されている場合、ステップＳ２７において、Ｉ／Ｆ出力部１７１は、遊技球の通過が検出されていることを示す信号を切替部１７２および端子Ｅ２（Ｉ／Ｆ出力部１７４は、端子Ｙ２）を介してCPU１０４に出力する。
【０１１３】
また、ステップＳ２１において、断線検知部１５１より断線事故が検知されていることを示す異常検出信号が供給されている場合、ステップＳ２２において、電源監視部１４２より電源異常が検知されていることを示す異常検出信号が供給されている場合、または、ステップＳ２３において、短絡検知部１５２より短絡事故が検知されていることを示す異常検出信号が供給されている場合、ステップＳ２８において、異常合成部１７５は、断線事故、短絡事故、または電源異常が発生し、動作の異常が発生していることを示す異常検出信号を端子Ｅ１よりCPU１０４に出力する。その後、処理は、ステップＳ２６に進み、Ｉ／Ｆ出力部１７１は、比較器１５４から供給されてくる弁別信号の状態に関わらず、遊技球の通過が検出されいないことを示す出力信号を切替部１７２および端子Ｅ２（Ｉ／Ｆ出力部１７４は、端子Ｙ２）を介してCPU１０４に出力する。
【０１１４】
すなわち、以上の処理により、シングル近接スイッチ１０２のみがＩ／Ｆ回路１０３に接続された場合、断線事故、短絡事故、および電源異常が監視され、いずれも異常がないとき、各シングル近接スイッチ１０２に対応する端子Ｙ２，Ｅ２より、それぞれのシングル近接スイッチ１０２の検出信号により生成される弁別信号に基づいて、遊技球の通過の有無を示す出力信号が出力される。また、断線事故、短絡事故、および電源異常が発生したとき、Ｉ／Ｆ出力部１７１は、比較器１５４より供給されてくる弁別信号の状態に関わらず、遊技球の通過が検出されていない非検出信号を出力信号として出力する。
【０１１５】
結果として、シングル近接スイッチ１０２を用いる場合でも、断線事故、短絡事故、および電源異常の監視下で、それぞれ遊技球の通過を検出することが可能となる。また、その際、断線事故、短絡事故、または電源異常が検出された場合、弁別信号の状態に関わらず、遊技球の通過が検出されていない非検出の状態として出力信号が出力されるので、断線事故、短絡事故、および電源異常が不正を目的とするようなものであったとしても、不正な遊技球の計数を抑制することが可能となる。
【０１１６】
［デュアル近接スイッチモード処理］
次に、図８のフローチャートを参照して、デュアル近接スイッチモード処理について説明する。すなわち、この処理においては、例えば、図３で示されるように、Ｉ／Ｆ回路１０３の端子Ａ１，Ａ２には、デュアル近接スイッチ１０１−１の端子Ｓ１−１，Ｓ２−１が接続され、端子Ａ３，Ａ４に、デュアル近接スイッチ１０１−２の端子Ｓ１−２，Ｓ２−２が接続されていることが前提とされる。
【０１１７】
ステップＳ４１において、異常検知処理部１５３−１，１５３−２は、断線検知部１５１より異常検出信号が供給されてきたか否かを判定する。断線検知部１５１より異常検出信号が供給されてきていない場合、処理は、ステップＳ４２に進む。
【０１１８】
ステップＳ４２において、異常検知処理部１５３−１，１５３−２は、電源監視部１４２より電源ＶＳの異常低下の検出による異常検出信号が供給されてきたか否かを判定する。ステップＳ４２において、電源ＶＳの異常低下の検出により異常検出信号がない場合、処理は、ステップＳ４３に進む。
【０１１９】
ステップＳ４３において、異常検知処理部１５３−１，１５３−２は、短絡検知部１５２より異常検出信号が供給されてきたか否かを判定する。短絡検知部１５２より異常検出信号が供給されてきていない場合、処理は、ステップＳ４４に進む。
【０１２０】
すなわち、ステップＳ４１乃至Ｓ４３の処理により、断線事故、電源異常、および短絡事故のいずれもが発生していないと判定された場合、ステップＳ４４において、異常検知処理部１５３−１，１５３−２は、いずれも、動作に異常がないことを示す信号をＩ／Ｆ出力部１７１，１７４、異常判定部１９１、および異常合成部１７５に出力する。この結果、異常合成部１７５は、端子Ｅ１を介して、CPU１０４に対して動作に異常が発生していないことを示す信号を供給する。
【０１２１】
ステップＳ４５において、異常判定部１９１は、比較器１５４−１，１５４−２のいずれかから遊技球の通過を示す弁別信号が供給されてか否かを判定する。例えば、図９の最上段で示されるように、端子Ａ１より供給されてきた検出信号が、時刻Ｔ１において、立ち上がっているような場合、遊技球の通過が検出されているものとみなされ、処理は、ステップＳ４６に進む。
【０１２２】
ステップＳ４６において、異常判定部１９１は、遊技球が順方向に通過しているか否かを判定する。すなわち、例えば、遊技球が順方向に通過するとき、端子Ａ１，Ａ２の信号に対応する弁別信号は、図９の最上段、および２段目で示されるような関係となる。すなわち、端子Ａ１より供給されてくる検出信号に対応した弁別信号が、立ち上がる時刻Ｔ１，Ｔ５においては、端子Ａ２より供給されてくる検出信号に対応した弁別信号は、Ｌｏｗ信号である。また、端子Ａ２より供給されてくる検出信号に対応した弁別信号が、立ち上がる時刻Ｔ２，Ｔ６においては、端子Ａ１より供給されてくる検出信号に対応した弁別信号は、Ｈｉの信号である。さらに、端子Ａ１より供給されてくる検出信号に対応した弁別信号が、立ち下がる時刻Ｔ３，Ｔ７においては、端子Ａ２より供給されてくる検出信号に対応した弁別信号は、Ｈｉ信号である。また、端子Ａ２より供給されてくる検出信号に対応した弁別信号が、立ち下がる時刻Ｔ４，Ｔ８においては、端子Ａ１より供給されてくる検出信号に対応した弁別信号は、Ｌｏｗの信号である。そこで、異常判定部１９１は、これらの条件を満たすか否かにより、遊技球が順方向に通過しているか否かを判定する。尚、図５を参照して説明した、異常判定部１９１の場合、上述した条件が満たされている場合、Ｉ／Ｆ出力部１７４のアンド回路ＡＮＤ２には、いずれもＨｉの信号が出力され、異常合成部１９２のオア回路ＯＲ１，ＯＲ２にはいずれもＬｏｗの信号が出力され続けることになる。
【０１２３】
また、図９乃至図１２においては、最上段が端子Ａ１より供給されてきた検出信号を、２段目が端子Ａ２より供給されてきた検出信号を、３段目が端子Ｙ２からの出力信号を、４段目が端子Ｅ２から出力される信号を、そして、５段目が端子Ｅ１から出力される信号をそれぞれ示している。また、それぞれに示される閾値は、閾値Ｖｔｈ−ｃが、断線事故の有無を判別する閾値であり、閾値Ｖｔｈ−Ｈｉが、比較器１５４−１，１５４−２における弁別信号がＬｏｗの信号であるときの高位反転閾値であり、閾値Ｖｔｈ−Ｌｏｗが、弁別信号がＨｉの信号であるときの低位反転閾値であり、閾値Ｖｔｈ−ｓが、短絡事故の有無を判別する閾値である。すなわち、断線検知部１５１は、端子Ａ１またはＡ２より供給される検出信号と閾値Ｖｔｈ−ｃとを比較して、検出信号が、閾値Ｖｔｈ−ｃよりも高ければ断線事故の発生を検知し、それ以外の場合、断線事故はないものとみなす。また、短絡検知部１５２は、端子Ａ１，Ａ２より供給される検出信号と、閾値Ｖｔｈ−ｓとを比較して、検出信号が、閾値Ｖｔｈ−ｓよりも低いとき短絡事故を検出し、それ以外の場合、短絡事故はないものとみなす。
【０１２４】
ステップＳ４７において、異常判定部１９１は、異常合成部１９２、およびＩ／Ｆ出力部１７４に対して遊技球の検出順序の異常がないことを示す信号を供給する。すなわち、この場合、異常合成部１９２には、異常検知処理部１５３−１，１５３−２のいずれからも異常検出信号が供給されず、また、異常判定部１９１からも異常がないことを示す信号が供給されるため、図９の４段目で示されるように、異常合成部１９２は、切替部１７２、トライステートバッファ２０１−１、および端子Ｅ２を介して、異常が検出されていないことを示すＬｏｗの信号を出力する。また、図９の５段目で示されるように、ステップＳ４４の処理において説明したように、異常合成部１７５は、トライステートバッファ２０１−３および端子Ｅ１を介して、異常が検出されていないことを示すＬｏｗの信号をCPU１０４に出力する。
【０１２５】
ステップＳ４８において、Ｉ／Ｆ出力部１７４は、異常検知処理部１５３−１，１５３−２、および異常判定部１９１のいずれからも異常検出信号の供給を受けないため、図９の３段目で示されるように、比較器１５４−２より供給されてくる端子Ａ２の検出信号に基づいた遊技球を検出していることを示すＨｉの信号を弁別信号として、トライステートバッファ２０１−２、および端子Ｙ２よりCPU１０４に出力する。
【０１２６】
一方、ステップＳ４５において、遊技球の通過が検出されていない場合、すなわち、比較器１５３−１，１５３−２より供給されてくる弁別信号がＬｏｗの信号である場合、ステップＳ４９において、異常判定部１９１は、異常を検出していないことを示す信号を異常合成部１９２に供給する。この場合も、異常合成部１９２には、異常検知処理部１５３−１，１５３−２、および異常判定部１９１のいずれからも異常検出信号が供給されてこないので、異常合成部１９２は、切替部１７２、トライステートバッファ２０１−１、および端子Ｅ２を介してCPU１０４に対して異常が検出されていないＬｏｗの信号を供給する。
【０１２７】
ステップＳ５０において、Ｉ／Ｆ出力部１７４は、異常検知処理部１５３−１，１５３−２より異常が検出されたことを示す信号が供給されてこないので、比較器１５４−２より供給されてくる弁別信号、すなわち、遊技球の通過が検出されていないＬｏｗの信号を、トライステートバッファ２０１−２、および端子Ｙ２を介してCPU１０４に出力する。
【０１２８】
また、ステップＳ４６において、例えば、図１０で示されるような波形が、異常判定部１９１に供給されてくる場合、遊技球が図１で示される順方向に通過していないと判定されて、処理は、ステップＳ５１に進む。すなわち、図１０の時刻Ｔ１１で示されるように、端子Ａ２より供給される検出信号が立ち上がるとき、端子Ａ１より供給される検出信号が、Ｈｉの信号であるべきであるところが、Ｌｏｗ信号となっており、順方向に通過することを示さない波形となっている。図１０の最上段、および２段目の波形は、遊技球が逆方向に移動した場合に検出される波形である。すなわち、リフティングなどの不正行為がなされることにより、このように逆方向に遊技球が移動するような波形が得られた場合、上述したように順方向に移動するときに発生する波形の条件を満たさないため、順方向に移動していないことが検出される。
【０１２９】
ステップＳ５１において、異常判定部１９１は、遊技球の通過方向が異常であると判定したため、異常が発生したことを示す異常検出信号を異常合成部１９２に供給すると共に、切替部１７６を介してＩ／Ｆ出力部１７４に供給する。異常合成部１９２は、異常判定部１９１より異常検出信号が供給されてくるため、切替部１７２、トライステートバッファ２０１−１、および端子Ｅ２を介して、図１０の４段目における時刻Ｔ１１，Ｔ１３で示されるように、異常が検出されたことを示すＨｉの信号からなる異常検出信号をCPU１０４に供給する。
【０１３０】
ステップＳ５２において、Ｉ／Ｆ出力部１７４は、異常判定部１９１からの異常検出信号に基づいて、比較器１５４−２より供給されてくる弁別信号の状態とは無関係に、遊技球の通過を検出していないことを示すＬｏｗの信号からなる出力信号を、トライステートバッファ２０１−２および端子Ｙ２を介してCPU１０４に出力する。
【０１３１】
ステップＳ５３において、リセット部１９３は、比較器１５４−１，１５４−２のそれぞれより供給されてくる弁別信号がいずれも遊技球の通過を示さないＬｏｗの信号であるか否かを判定し、いずれもＬｏｗの信号となるまで、同様の処理を繰り返す。ステップＳ５３において、例えば、図１０の時刻Ｔ１２乃至Ｔ１３においては、いずれの弁別信号もＬｏｗの信号となるので、この場合、ステップＳ５４において、リセット部１９３は、異常判定部１９１に対してリセット信号を発生し供給する。この処理により、図１０の４段目で示されるように、異常判定部１９１は、異常合成部１９２に対しての異常検出信号の発生を停止して、異常の検出を示さないＬｏｗの信号からなる波形を出力する。
【０１３２】
以上のように、遊技球が順方向に通過しているか否かが検出されることにより、リフティングなどの不正行為がなされる場合、逆方向の遊技球の通過が検出されても、端子Ｅ２より異常検出信号が発生されると共に、端子Ｙ２からは比較器１５４−２からの弁別信号の有無に関わらず、遊技球の通過を示さない非検出の信号が出力信号としてCPU１０４に供給される。結果として、リフティングなどの不正行為があっても異常が発生したことを認識することが可能になると共に、不正行為により遊技球が不正にカウントさせないようにすることが可能となる。
【０１３３】
尚、ステップＳ４６において、例えば、低周波近傍電磁界が一定の周期でオンまたはオフして発生した場合、比較器１５４−１，１５４−２より供給される波形は、図１１の最上段および２段目で示されるような波形となる。すなわち、コイルＬ１，Ｌ２の発信周波数は通常同一ではないため、図１１で示されるように、コイルＬ１の周波数に対応するように低周波近傍電磁界が発生されていた場合、コイルＬ１のみが影響を受ける。しかしながら、コイルＬ２には影響せず、端子Ａ２の検出信号には影響がない。すなわち、低周波近傍電磁界が発生しても、いずれか一方の検出信号に影響が出ても他方の検出信号に影響しない。
【０１３４】
このような条件の下、異常判定部１９１は、上述した順方向へ通過条件に照らして波形を分析すると、図１１で示されるように、時刻Ｔ２１においては、端子Ａ１の検出信号が立ち上がるとき、端子Ａ２の検出信号はＨｉであるので、この時刻においては、異常判定部１９１より異常検出信号が出力されないため、異常合成部１９２からは、切替部１７２、トライステートバッファ２０１−１、および端子Ｅ２より異常検出信号が出力されない。また、比較器１５４−２からの弁別信号はＨｉの信号となるため、Ｉ／Ｆ出力部１７４は、遊技球が通過したことを示す出力信号を端子Ｙ２より出力する。また、時刻Ｔ２２においても、端子Ａ１の検出信号の立下りのタイミングにおいて、端子Ａ２の検出信号はＨｉの信号であるので、端子Ｅ２からは異常検出信号が出力されず、同時に、端子Ｙ２からの遊技球の通過を示す出力信号は出力され続ける。
【０１３５】
ところが、時刻Ｔ２３において、端子Ａ１の検出信号の立ち上がりのタイミングにおいては、端子Ａ２の検出信号がＨｉであるので、正規の順方向に遊技球が通過するときの条件を満たさない状態となるため、異常検出部１９１は、異常検出信号を異常合成部１９２と共に、切替部１７６を介してＩ／Ｆ出力部１７４に出力する。このため、端子Ｅ２からは異常検出信号が出力され、端子Ｙ２からは遊技球が通過していないことを示す非検出信号であるＬｏｗの信号からなる出力信号が出力される。
【０１３６】
結果として、低周波近傍電磁界が発生されても、端子Ｅ２より異常検出信号が繰り返し発生されることとなるため、遊技球の不正な計数がなされても、その異常の発生を認識することが可能となる。
【０１３７】
一方、ステップＳ４１において、例えば、図１２の最上段における時刻Ｔ３１で示されるように、端子Ａより供給されてくる検出信号が、断線事故の有無を判定する閾値Ｖｔｈ−ｃよりも高い電圧であり、断線を検知した場合、断線検知部１５１は、断線による異常を検出したことを示す異常検出信号を異常検知処理部１５３に供給する。このため、異常検知処理部１５３は、断線検知部１５１からの異常検出信号に基づいて、異常検出信号の供給を受けたと判定し、処理は、ステップＳ５５に進む。
【０１３８】
ステップＳ５５において、異常検知処理部１５３は、異常が検出されたことを示す異常検出信号を、Ｉ／Ｆ出力部１７４、異常合成部１７５、および異常合成部１９２に出力する。このため、異常合成部１７５は、図１２の５段目における時刻Ｔ３１以降で示されるように、トライステートバッファ２０１−３、および端子Ｅ１を介して、動作に異常が発生したことを示す信号をCPU１０４に供給する。
【０１３９】
ステップＳ５６において、異常合成部１９２は、図１２の４段目における時刻Ｔ３１以降で示されるように、異常検知処理部１５３からの異常検出信号に基づいて、切替部１７２、トライステートバッファ２０１−１、および端子Ｅ２より異常検出信号をCPU１０４に出力する。
【０１４０】
ステップＳ５７において、Ｉ／Ｆ出力部１７４は、図１２の３段目における時刻Ｔ３１以降で示されるように、異常検知処理部１５３からの異常検出信号に基づいて、比較器１５４−２からの弁別信号に関わらず、遊技球の通過が検出されていないことを示す非検出を示す出力信号を、トライステートバッファ２０１−２、および端子Ｙ２より出力する。
【０１４１】
また、ステップＳ４２において、電源異常が検出された場合、およびステップＳ４３において、短絡事故が検出された場合のいずれもステップＳ５５乃至Ｓ５７の処理となる。
【０１４２】
以上の処理をまとめると、インタフェースシステムにおける動作状態と、端子ＥＮ，Ｙ２，Ｅ２，Ｅ１、および端子Ｅ２，Ｅ１のＯＲ出力の関係は、図１３で示される関係となる。尚、図１３においては、上段にシングル近接スイッチモード、下段にデュアル近接スイッチモードにおける、それぞれのインタフェースシステムにおける動作状態と、図中左から上段は、端子ＥＮ，Ｙｎ，Ｅ１の出力状態との関係が、また下段は、端子ＥＮ，Ｙ２，Ｅ２，Ｅ１、および端子Ｅ２，Ｅ１のＯＲ出力との関係がそれぞれ示されている。また、図１３においては、Ｚはハイインピーダンス状態を示し、ＨはＨｉ信号を示し、ＬはＬｏｗ信号を示している。
【０１４３】
より具体的には、シングル近接スイッチモードにおいては、デスイネーブル信号が発生され、Ｈｉの信号の場合、端子Ｙｎ（ｎ＝１，２，・・・，７）および端子Ｅ１はいずれもハイインピーダンス状態となり、動作無効状態となる。また、デスイネーブル信号が発生されておらず、Ｌｏｗの信号の端子Ｅ１，Ｅ２，Ｙ２はいずれも有効状態となり、以下のような動作となる。
【０１４４】
すなわち、遊技球の通過が検出されている検出の状態であって、動作状態が正常の場合、端子Ｙｎより出力される出力信号は、遊技球の検出を示すＨｉの信号となり、端子Ｅ１より出力される信号は、動作の異常が検出されていないことを示すＬｏｗの信号となる。
【０１４５】
さらに、遊技球の通過が検出されていない非検出の状態であって、動作状態が正常の場合、端子Ｙｎより出力される出力信号は、遊技球の非検出を示すＬｏｗの信号となり、端子Ｅ１より出力される信号は、動作の異常が検出されていないことを示すＬｏｗの信号となる。
【０１４６】
また、断線事故、短絡事故、または電源異常の場合、端子Ｙｎより出力される出力信号は、遊技球の非検出を示すＬｏｗの信号となり、端子Ｅ１より出力される信号は、動作の異常が検出されていることを示すＨｉの信号となる。
【０１４７】
次に、図１３の下段で示される、デュアル近接スイッチモードの場合、デスイネーブル信号がＨｉの状態である場合、端子Ｙ２，Ｅ１，Ｅ２はいずれもハイインピーダンス状態となり、動作無効状態となる。また、デスイネーブル信号が発生されておらず、Ｌｏｗの信号の端子Ｅ１，Ｅ２，Ｙ２はいずれも有効状態となり、以下のような動作となる。
【０１４８】
すなわち、動作状態に異常がない状態であって、遊技球の通過が検出されていない非検出の場合、端子Ｙ２，Ｅ１，Ｅ２はいずれもＬｏｗの信号を出力し、端子Ｅ１，Ｅ２のＯＲの合成結果はＬｏｗの信号となる。
【０１４９】
また、動作状態に異常がない状態であって、遊技球の通過が正規の方向（順方向）に検出されている検出の場合、端子Ｙ２はＨｉの信号を出力し、端子Ｅ１，Ｅ２はいずれもＬｏｗの信号を出力し、端子Ｅ１，Ｅ２のＯＲの合成結果はＬｏｗの信号となる。
【０１５０】
さらに、動作状態に異常がない状態であって、遊技球の通過が逆方向に検出されている検出の場合、端子Ｙ２，Ｅ１はＬｏｗの信号を出力し、端子Ｅ２はＨｉの信号を出力し、端子Ｅ１，Ｅ２のＯＲの合成結果はＨｉの信号となる。
【０１５１】
また、低周波近傍電磁界に晒された場合、端子Ｙ２の出力信号は不定状態であるが、端子Ｅ１はＬｏｗの信号を出力し、端子Ｅ２はＨｉの信号を出力し、端子Ｅ１，Ｅ２のＯＲの合成結果はＨｉの信号となる。
【０１５２】
さらに、断線事故、短絡事故、または電源異常の場合、端子Ｙ２はＬｏｗの信号を出力し、端子Ｅ１，Ｅ２はＨｉの信号を出力し、端子Ｅ１，Ｅ２のＯＲの合成結果はＨｉの信号となる。
【０１５３】
このように、シングル近接スイッチモード、およびデュアル近接スイッチモードのいずれにおいても、遊技球の通過が検出されるのは、断線事故、短絡事故、または電源異常のない場合にのみに限られるため、仮に、断線事故、短絡事故、または電源異常といった動作の異常を意図的に発生させて不正行為を誘発させようとしても、その際には遊技球の通過は非検出の状態に維持されるため、不正行為を抑制させることが可能になる。
【０１５４】
さらに、デュアル近接スイッチモードにおいては、端子Ｅ１，Ｅ２の信号の状態に基づいて、後述する処理により、発生する異常を検出することが可能となる。
【０１５５】
［シングル近接スイッチモードにおける計数処理］
次に、上述のＩ／Ｆ回路１０３によるインタフェース処理処理によりCPU１０４に供給されてくる端子Ｙ２，Ｅ２−１，Ｙ４，Ｅ２−２，Ｙ５乃至Ｙ７の信号に基づいた計数処理について説明する。まず、図１４のフローチャートを参照して、シングル近接スイッチモードにおける計数処理について説明する。
【０１５６】
ステップＳ７１において、異常判定部１２２は、端子Ｅ１より異常の発生を示す異常検出信号が供給されてきたか否かを判定する。例えば、端子Ｅ１より異常の発生を示すＨｉの信号が供給されてきた場合、ステップＳ７２において、発報出力部１２６は、発報部１０５を制御して異常検出信号が発生したことを通知する。
【０１５７】
ステップＳ７３において、カウント部１２１は、端子Ｙ２，Ｅ２−１，Ｙ４，Ｅ２−２Ｙ５乃至Ｙ７のいずれかで遊技球の通過の検出を示すＨｉの信号が供給されてきたか否かを判定する。ステップＳ７３において、いずれかでＨｉの信号が検出された場合、ステップＳ７４において、特定部１２３は、Ｈｉの信号を検出した端子Ｙ２，Ｅ２−１，Ｙ４，Ｅ２−２Ｙ５乃至Ｙ７のいずれかにより遊技球の通過を検出したシングル近接スイッチ１０２を特定する。
【０１５８】
ステップＳ７５において、カウント部１２１は、遊技球の通過を検出したＨｉの信号に基づいて、特定部１２３により特定されたシングル近接スイッチ１０２について通過した遊技球の球数を計数し、処理は、ステップＳ７１に戻る。
【０１５９】
以上の処理により、断線事故、短絡事故、または電源異常などの動作の異常が発生すると、その旨を発報させるようにすることが可能となる。また、図１３の上段を参照して説明したように、仮に、断線事故、短絡事故、または電源異常が発生した場合には、各端子からは、シングル近接スイッチ１０２の検出信号の状態に関わらず、遊技球の非検出の信号が出力されてくるので、不正に遊技球が計数されてしまうことを抑制させることが可能となる。
【０１６０】
［デュアル近接スイッチモードの計数処理］
次に、図１５のフローチャートを参照して、デュアル近接スイッチモードにおける計数処理について説明する。尚、デュアル近接スイッチモードについては、図４で示される構成における場合について説明するものとする。
【０１６１】
ステップＳ９１において、異常判定部１２２は、端子Ｅ２より供給されてくる信号が異常の発生を示すＨｉの信号からなる異常検出信号であるか否かを判定する。ステップＳ９１において、例えば、端子Ｅ２より供給されてくる信号が異常検出信号である場合、ステップＳ９２において、異常判定部１２２は、端子Ｅ１より供給されてくる信号が異常の発生を示すＨｉの信号からなる異常検出信号であるか否かを判定する。ステップＳ９２において、例えば、端子Ｅ１より正常を示すＬｏｗの信号が検出された場合、処理は、ステップＳ９３に進む。
【０１６２】
ステップＳ９３において、異常種別判定部１２４は、端子Ｅ２のみから異常検出信号が供給されているので、図１３の下段で示されているように、発生している異常が、断線事故、短絡事故、または電源異常のいずれかであるものとみなし、その旨の発報情報を発報出力部１２６に通知する。
【０１６３】
ステップＳ９５において、特定部１２３は、端子Ｅ２が、端子Ｅ２−１，Ｅ２−２のいずれであるかを特定し、いずれのデュアル近接スイッチ１０１であるかを特定し、その旨を発報情報として発報出力部１２６に供給する。これにより、発報出力部１２６は、特定部１２３により特定されたデュアル近接スイッチ１０１の位置の情報と共に、発生した異常の種別を示す発報情報に基づいて、発報部１０５を制御して、発報させる。
【０１６４】
一方、ステップＳ９２において、端子Ｅ１においてもＨｉの信号からなる異常検出信号が供給されてきている場合、ステップＳ９４において、異常種別判定部１２４は、端子Ｅ１，Ｅ２のいずれからも異常検出信号が供給されているので、図１３の下段で示されているように、発生している異常が、リフティング、または逆方向通過のいずれかであるものとみなし、その旨の発報情報を発報出力部１２６に通知する。
【０１６５】
尚、ステップＳ９６乃至Ｓ９８の処理については、図１４を参照して説明したステップＳ７３乃至Ｓ７５の処理と同様であるので、その説明は省略するものとする。
【０１６６】
以上の処理によれば、端子Ｅ１，Ｅ２により発生される異常検出信号の有無のパターンにより、検出された異常の種別と共に、その位置を特定して発報させることが可能となる。尚、以上においては、端子Ｅ１，Ｅ２のそれぞれの異常検出信号のパターンにより発生した異常の種別を判定させる例について説明してきたが、端子Ｅ１，Ｅ２の少なくともいずれか一方において異常検出信号が供給されてきた場合、異常が検出されたことだけを発報させるようにしてもよい。
【０１６７】
［その他の異常の種別を判別できるようにしたデュアル近接スイッチモードにおける計数処理］
以上においては、端子Ｅ１，Ｅ２からの異常検出信号の発生パターンにより発生した異常の種別として、断線事故、短絡事故、もしくは電源異常のいずれかであるか、または、リフティングもしくは低周波近傍電磁界の発生による不正による異常のいずれかであるかを特定する例について説明してきた。しかしながら、端子Ｅ１，Ｅ２より供給される異常検出のパターンのみならず、端子Ｅ２より供給されてくる異常検出信号の長さなどから、発生した異常の種別を特定するようにしてもよい。
【０１６８】
図１６は、端子Ｅ２より供給されてくる異常検出信号の長さなどから、発生した異常の種別を特定するようにしたデュアル近接スイッチモードにおける計数処理を説明するフローチャートである。
【０１６９】
ステップＳ１１１において、異常判定部１２２は、端子Ｅ１，Ｅ２の少なくともいずれかより異常の発生を検出したことを示すＨｉの信号からなる異常検出信号が検出されたか否かを判定する。ステップＳ１１１において、例えば、そのいずれか、または、その両方から異常検出信号が供給されてきた場合、処理は、ステップＳ１１２に進む。
【０１７０】
ステップＳ１１２において、異常種別判定部１２４は、タイマ１２５を制御して、端子Ｅ２より供給されてくるＨｉの信号が、１個の遊技球の通過が検出された場合に弁別信号がＨｉの信号となる時間ＴＡに対して十分長い時間ＴＣよりも長い時間だけＨｉの状態となっているか否かを判定する。
【０１７１】
すなわち、例えば、図１７の最上段における時刻Ｔ１０１以降で示されるように、端子Ａ１に入力される検出信号が断線事故が発生したか否かが判定される閾値Ｖｔｈ−ｃよりも高い状態となると、断線事故の状態が解消されるまで、図１７の４，５段目で示されるように、端子Ｅ２，Ｅ１は異常検出信号であるＨｉの信号となり、さらに６段目に示される、端子Ｅ１，Ｅ２のいずれかがＨｉの状態となる信号についても同様にＨｉの信号の状態が継続される。これは、断線事故にのみならず、短絡事故、および電源異常においても同様の傾向となる。
【０１７２】
従って、ステップＳ１１２において、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡに対して十分に長い時間ＴＣより長い時間だけＨｉの状態となった場合、ステップＳ１１７において、断線事故、短絡事故、または電源異常のいずれかであるものとみなし、異常種別判定部１２４は、その旨を発報出力部１２６に発報情報として通知する。
【０１７３】
ステップＳ１１５において、特定部１２３は、端子Ｅ２が端子Ｅ２−１，Ｅ２−２のいずれであるかを特定し、異常が発生しているデュアル近接スイッチ１０１の位置を特定して発報出力部１２６に通知する。これにより、発報出力部１２６は、発報部１０５を制御して、発生している異常の種別と、その発生している位置の情報とを含めた発報情報を出力させる。
【０１７４】
また、ステップＳ１１２において、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡに対して十分に長い時間ＴＣより長い時間だけＨｉの状態となっていない場合、処理は、ステップＳ１１３に進む。
【０１７５】
ステップＳ１１３において、異常種別判定部１２４は、タイマ１２５を制御して、端子Ｅ２に供給されてくる異常検出信号がＨｉの状態となっている時間が、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡよりも短いか否かを判定する。ステップＳ１１３において、端子Ｅ２に供給されてくる異常検出信号がＨｉの状態となっている時間が、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡよりも短い場合、処理は、ステップＳ１１４に進む。
【０１７６】
ステップＳ１１４において、異常種別判定部１２４は、低周波近傍電磁界が発生することにより人為的な不正により生じている異常であることを発生している異常の種別であるものとして発報出力部１２６に通知する。
【０１７７】
すなわち、端子Ａ１に供給される信号が、図１８の最上段で示されるように、低周波近傍電磁界が発生することにより周波数の高い矩形波となっている場合、２段目で示されるように、時刻Ｔ１１１においては、端子Ａ２より供給されてくる信号が立ち上がるタイミングにおいて、端子Ａ１の検出信号がＬｏｗの信号であるため、遊技球が順方向に通過していないものとみなされている。このため、この時刻Ｔ１１１乃至Ｔ１１２は、４段目で示されるように、端子Ｅ２からは異常検出信号が出力され続け、３段目で示されるように、端子Ｙ２からも非検出を示す出力信号が出力されている。しかしながら、時刻Ｔ１１３において、端子Ａ２の検出信号の立ち上がりのタイミングにおいて、端子Ａ１の検出信号がＨｉの信号となっているため、図１８の３段目で示されるように、一旦は正規の順方向に通過しているものとみなされるが、時刻Ｔ１１４の端子Ａ１の検出信号の立下りのタイミングにおいて、端子Ａ２の信号がＬｏｗの信号となっている。このため、図１８の４段目で示されるように、時刻Ｔ１１４より異常検出信号がＨｉの信号となる。そして、端子Ａ１，Ａ２のいずれの信号もＬｏｗの信号となる時刻Ｔ１１５において、端子Ｅ２の異常検出信号がリセット部１９３のリセット信号によりＬｏｗの信号にリセットされる。従って、低周波近傍電磁界が発生されることにより、端子Ｅ２が異常検出信号を発生する最長時間は、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡとなる。従って、異常検出信号としてＨｉの信号となっている時間が、これより時間ＴＡより短い、例えば、図１８で示される時間Ｔａなどの場合、低周波近傍電磁界による異常であるものと判定される。
【０１７８】
一方、ステップＳ１１３において、端子Ｅ２に供給されてくる異常検出信号がＨｉの状態となっている時間が、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡよりも長い（かつ時間ＴＣよりも短い）場合、処理は、ステップＳ１１６に進む。
【０１７９】
ステップＳ１１６において、異常種別判定部１２４は、遊技球が逆方向に通過されている状態が検出されている異常、すなわち、リフティングによる人為的な不正により生じている異常（逆方向に遊技球が通過しているかのうように検出される異常）であることを発生している異常の種別であるものとして発報出力部１２６に通知する。
【０１８０】
すなわち、例えば、遊技球が逆方向に通過する場合、図１９の最上段、および２段目で示されるように、端子Ａ１，Ａ２の上に凸となる波形のタイミングが、正規の順方向に対して前後が逆になる（図１０参照）。このため、図１９の４段目における時刻Ｔ１２１乃至Ｔ１２２において、端子Ｅ２よりＨｉの信号が出力される。時刻Ｔ１２１乃至Ｔ１２２の時間ＴＢは、１個の遊技球が通過する際に弁別信号がＨｉの信号状態となる時間ＴＡよりも長い（かつ時間ＴＣよりも短い）ので、この場合、遊技球が逆方向に通過するように検出されるリフティングにより異常であることが認識される。
【０１８１】
尚、ステップＳ１１１において、端子Ｅ１，Ｅ２のいずれにも異常検出信号が供給されてこない場合、処理は、ステップＳ１１８に進むが、ステップＳ１１８乃至Ｓ１２０の処理は、上述した、図１４のステップＳ７３乃至Ｓ７５と同様の処理であるので、その説明は省略するものとする。
【０１８２】
以上の処理により、端子Ｅ２の異常検出信号の発生している時間の長さから、発生している異常の種別を特定すると共に、異常が発生しているデュアル近接スイッチの位置を特定して異常を発報することが可能となる。
【０１８３】
以上の如く、本発明によれば、断線異常、短絡異常、および電源異常といった異常に加えて、必要に応じて低周波近傍電磁界やリフティングによる不正行為への対策を必要に応じて実現することが可能になると共に、適正に遊技球を計数することが可能となる。
【０１８４】
ところで、上述した一連の監視処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。
【０１８５】
図２０は、汎用のパーソナルコンピュータの構成例を示している。このパーソナルコンピュータは、CPU(Central Processing Unit)１００１を内蔵している。CPU１００１にはバス１００４を介して、入出力インタ-フェイス１００５が接続されている。バス１００４には、ROM(Read Only Memory)１００２およびRAM(Random Access Memory)１００３が接続されている。
【０１８６】
入出力インタ-フェイス１００５には、ユーザが操作コマンドを入力するキーボード、マウスなどの入力デバイスよりなる入力部１００６、処理操作画面や処理結果の画像を表示デバイスに出力する出力部１００７、プログラムや各種データを格納するハードディスクドライブなどよりなる記憶部１００８、LAN（Local Area Network）アダプタなどよりなり、インターネットに代表されるネットワークを介した通信処理を実行する通信部１００９が接続されている。また、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory)、DVD(Digital Versatile Disc)を含む）、光磁気ディスク（ＭＤ(Mini Disc)を含む）、もしくは半導体メモリなどのリムーバブルメディア１０１１に対してデータを読み書きするドライブ１０１０が接続されている。
【０１８７】
CPU１００１は、ROM１００２に記憶されているプログラム、または磁気ディスク、光ディスク、光磁気ディスク、もしくは半導体メモリ等のリムーバブルメディア１０１１から読み出されて記憶部１００８にインストールされ、記憶部１００８からRAM１００３にロードされたプログラムに従って各種の処理を実行する。RAM１００３にはまた、CPU１００１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【０１８８】
尚、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理は、もちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理を含むものである。
【０１８９】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【符号の説明】
【０１９０】
１０１，１０１−１，１０１−２  デュアル近接スイッチ
１０２，１０２−１乃至１０２−３  シングル近接スイッチ
１０３  Ｉ／Ｆ回路
１０４  CPU
１０５  発報部
１０６  計数部
１１１  Ｉ／Ｆ入力部
１１２  信号処理部
１２１  カウント部
１２２  異常判定部
１２３  特定部
１２４  異常種別判定部
１２５  タイマ
１２６  発報出力部
１２７  デスイネーブル信号発生部
１２８  切替信号発生部
１４１，１４１−１，１４１−２  入力処理部
１４２  電源監視部
１５１，１５１−１，１５１−２  断線検知部
１５２，１５２−１，１５２−２  短絡検知部
１５３，１５３−１，１５３−２  異常検知処理部
１５４，１５４−１，１５４−２  比較器
１７１  Ｉ／Ｆ出力部
１７２  切替部
１７３  異常判定ブロック部
１７４  Ｉ／Ｆ出力部
１７５  異常合成部
１９１  異常判定部
１９２  異常合成部
１９３  リセット部
２０１，２０１−１乃至２０１−３  トライステートバッファ
【図１】
0005585052.tif 000002
【図２】
0005585052.tif 000003
【図３】
0005585052.tif 000004
【図４】
0005585052.tif 000005
【図５】
0005585052.tif 000006
【図６】
0005585052.tif 000007
【図７】
0005585052.tif 000008
【図８】
0005585052.tif 000009
【図９】
0005585052.tif 000010
【図１０】
0005585052.tif 000011
【図１１】
0005585052.tif 000012
【図１２】
0005585052.tif 000013
【図１３】
0005585052.tif 000014
【図１４】
0005585052.tif 000015
【図１５】
0005585052.tif 000016
【図１６】
0005585052.tif 000017
【図１７】
0005585052.tif 000018
【図１８】
0005585052.tif 000019
【図１９】
0005585052.tif 000020
【図２０】
0005585052.tif 000021