(57)【特許請求の範囲】
【請求項１】
一端が電源端子に接続され、他端が出力端子に接続された主スイッチング素子と、
カソード端子が前記主スイッチング素子の前記他端に接続され、アノード端子が接地された整流素子と、
前記主スイッチング素子を制御する制御信号を電圧レベル変換して出力するレベルシフト回路と、
前記レベルシフト回路から出力された前記制御信号を前記主スイッチング素子に供給するドライバ回路と、
前記レベルシフト回路と前記ドライバ回路に電源供給するブートストラップ回路と、
電源からの電圧を所定の電圧に変換して前記ブートストラップ回路にダイオードを介して電源供給するレギュレータとを備えた電源装置であって、
前記主スイッチング素子をオンする前記制御信号が入力されている期間中は、前記レギュレータから前記ブートストラップ回路への電源供給を遮断するレギュレータ電源供給遮断手段を設け、
前記レギュレータは、トランジスタとトランジスタを駆動する電流源からなる駆動素子と定電圧素子とで構成され、
前記レギュレータ電源供給遮断手段は、一端が前記電流源に接続され他端が接地され、前記主スイッチング素子をオンする前記制御信号を受けてオンして前記電流源の電流を接地側に引き抜く第２のスイッチング素子で構成されたことを特徴とする電源装置。
【請求項２】
前記レギュレータ電源供給遮断手段は、前記レギュレータと前記ブートストラップ回路との接続間に設けられ、前記主スイッチング素子をオンする前記制御信号を受けてオフする第３のスイッチング素子であることを特徴とする請求項１記載の電源装置。
【請求項３】
前記カソード端子が前記主スイッチング素子の前記他端に接続され、アノード端子が接地された整流素子は、第４のスイッチング素子にて構成することを特徴とする請求項１記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関し、特に、スイッチング素子の保護機能を向上させた電源装置に関するものである。
【背景技術】
【０００２】
従来、ＭＯＳＦＥＴ等のスイッチング素子をＰＷＭ駆動し所定のデューティ比の矩形波電圧を出力する電源装置が用いられている（例えば、特許文献１参照）。そのような電源装置において、ＮチャネルＭＯＳＦＥＴをハイサイドスイッチとして用いる場合には、ゲート電極を電源電圧以上に昇圧する必要がある。このため従来の電源装置では、コンデンサをソース電極とゲート制御回路の制御電源端子との間に接続したブートストラップ回路が用いられている。
【０００３】
特許文献１においては、ハイサイドＭＯＳＦＥＴのソース電極が接地電位になったとき充電されるコンデンサを設けて昇圧回路とし、ハイサイドＭＯＳＦＥＴのゲート・ソース間電圧Ｖｇｓをモニターする電位検出回路を設け、Ｖｇｓが所定値以下に低下したとき電位検出回路からの信号により、ゲート制御回路がゲート電極の電位を下げて、ハイサイドＭＯＳＦＥＴをオフさせる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−３８１３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、スイッチング素子であるハイサイドＭＯＳＦＥＴのゲート・ソース間電圧Ｖｇｓというフローティングの電圧を監視しなければならないため、回路が複雑になるという問題点があった。また、ハイサイドＭＯＳＦＥＴのゲート・ソース間電圧Ｖｇｓの低下を検知してから、ハイサイドＭＯＳＦＥＴの駆動を止めるため、ハイサイドＭＯＳＦＥＴのゲート・ソース間電圧Ｖｇｓの低下を検知してからハイサイドＭＯＳＦＥＴの駆動を止めるまでに遅延時間が必ず発生し、その遅延時間の間にハイサイドＭＯＳＦＥＴがオンしてしまうという誤動作の可能性があるという問題点がある。
【０００６】
本発明の目的は、上記の課題に鑑み、回路が複雑でなく、スイッチング素子の誤動作を防止し、保護機能を向上することができる電源装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る電源装置は、一端が電源端子に接続され、他端が出力端子に接続された主スイッチング素子と、カソード端子が前記主スイッチング素子の前記他端に接続され、アノード端子が接地された整流素子と、前記主スイッチング素子を制御する制御信号を電圧レベル変換して出力するレベルシフト回路と、前記レベルシフト回路から出力された前記制御信号を前記主スイッチング素子に供給するドライバ回路と、前記レベルシフト回路と前記ドライバ回路に電源供給するブートストラップ回路と、電源からの電圧を所定の電圧に変換して前記ブートストラップ回路にダイオードを介して電源供給するレギュレータとを備えた電源装置であって、前記主スイッチング素子をオンする前記制御信号が入力されている期間中は、前記レギュレータから前記ブートストラップ回路への電源供給を遮断するレギュレータ電源供給遮断手段を設け、前記レギュレータは、トランジスタとトランジスタを駆動する電流源からなる駆動素子と定電圧素子とで構成され、前記レギュレータ電源供給遮断手段は、一端が前記電流源に接続され他端が接地され、前記主スイッチング素子をオンする前記制御信号を受けてオンして前記電流源の電流を接地側に引き抜く第２のスイッチング素子で構成されたことを特徴とする。
また、本発明に係る電源装置は、前記レギュレータ電源供給遮断手段が、前記レギュレータと前記ブートストラップ回路との接続間に設けられ、前記主スイッチング素子をオンする前記制御信号を受けてオフする第３のスイッチング素子であることを特徴とする。
また、本発明に係る電源装置は、前記カソード端子が前記主スイッチング素子の前記他端に接続され、アノード端子が接地された整流素子は、第４のスイッチング素子にて構成することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、回路が複雑でなく、スイッチング素子の誤動作を防止し、保護機能を向上することができる電源装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る電源装置を示す概念図である。
【図２】本発明の第１の実施形態に係る電源装置を示す回路図である。
【図３】本発明の第１の実施形態に係る電源装置の各部の波形を示す図である。
【図４】本発明の第２の実施形態に係る電源装置を示す概念図である。
【図５】本発明の第２の実施形態に係る電源装置の各部の波形を示す図である。
【図６】同期整流ＤＣ−ＤＣコンバータの実施例を示す図である。
【発明を実施するための形態】
【００１０】
以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。
【００１１】
図１は、本発明の第１の実施形態に係る電源装置を示す概念図である。図２は、本発明の第１の実施形態に係る電源装置を示す回路図である。電源装置１０は、端子Ｍ１から所望のデューティ比を有する矩形波電圧を出力する。電源装置１０は、端子Ｍ１に負荷としてモータ等を接続することによりモータ駆動用の電源装置として利用することができる。また、図１と図２に示すように、電源装置１０は、端子Ｍ１に、インダクタＬとコンデンサＣにより構成される平滑回路４０を接続し、インダクタＬとコンデンサＣの接続点Ｊ１を出力端子ＶＯＵＴ３０とし、ＤＣ−ＤＣコンバータ１０ｃを構成することができる。本実施例ではＤＣ−ＤＣコンバータ１０ｃの負荷として出力端子ＶＯＵＴ３０に負荷Ｒ３０が接続されている。以下では、ＤＣ−ＤＣコンバータ１０ｃを例にして説明する。
【００１２】
この電源装置１０は、ドレイン端子１１が電源（入力電源電圧ＰＶＤＤ）端子１２に接続され、ソース端子１３が端子１４に接続された主スイッチング素子１５と、カソード端子１６が端子１４に接続され、アノード端子１７が接地された整流素子１８とを備えている。また、電源装置１０は、図示しない制御部から端子ＳＩＮを介して入力される主スイッチング素子１５をオンオフ制御する制御信号を電圧レベル変換して出力するレベルシフト回路１９と、レベルシフト回路１９から出力された制御信号を主スイッチング素子１５のゲート１５ｇに供給するドライバ回路部２０とを備えている。さらに、電源装置１０は、レベルシフト回路１９とドライバ回路部２０に電源供給するブートストラップ回路２１と、電源端子１２からの電圧を所定の電圧に変換してブートストラップ回路２１に電源供給するレギュレータ２２とを備えている。また、電源装置１０は、図示しない制御部から端子ＳＩＮに主スイッチング素子１５をオンする制御信号（ハイサイドＯＮ信号）が入力されている期間中は、レギュレータ２２からブートストラップ回路２１への電源供給を遮断するレギュレータ電源供給遮断部２３を設けている。
【００１３】
主スイッチング素子１５には、例えば、ＮチャネルのＭＯＳＦＥＴ（金属酸化膜半導体による電界効果トランジスタ、以下、単にＮＭＯＳという。）が用いられている。
【００１４】
レギュレータ２２は、図２に示すように、例えば、バイポーラトランジスタを駆動するための電流源２２ａと抵抗Ｒ１と、定電圧素子ＺＤと、バイポーラトランジスタ２２ｂより構成されている。
【００１５】
図１と図２において、レギュレータ２２からの電源電圧ＶＤＤは、ブートストラップ回路２１に入力電源電圧（ＰＶＤＤ）とは異なる大きさで供給されるものであって、ＤＣ−ＤＣコンバータ１０ｃは、入力電源電圧（ＰＶＤＤ）を変換し、平滑回路部４０を介して所望の出力電圧を出力端子ＶＯＵＴ３０から出力するように構成されている。
【００１６】
ドライバ回路部２０は、主スイッチング素子１５を駆動するためのドライバ回路２０ａ（以下、ハイサイドドライバという。）から構成されている。ハイサイドドライバ２０ａの出力端子２０ｂは、主スイッチング素子１５のゲート端子１５ｇに接続され、主スイッチング素子１５のオンオフ制御を行う。その結果、主スイッチング素子１５と整流素子１８の接続点（端子）１４を介して端子Ｍ１には所望のデューティ比を有する矩形波電圧が現れる。
【００１７】
平滑回路部４０は、インダクタＬとコンデンサＣの直列回路により構成され、それらの接続点Ｊ１が出力端子ＶＯＵＴ３０に接続されている。ここで、インダクタＬの一端は電源装置１０の端子Ｍ１に接続され、インダクタＬの他端とコンデンサＣの一端が接続点Ｊ１で接続され、コンデンサＣの他端は接地される。この平滑回路部４０では、電源装置１０の端子Ｍ１から入力された矩形波電圧がインダクタＬとコンデンサＣにより平滑化され、出力端子ＶＯＵＴ３０から直流出力電圧が出力される。ここで、直流出力電圧を所望の電圧とするため、図示しない制御回路にて出力電圧と所定の基準電圧と比較し、その誤差電圧をハイサイドＯＮ信号へフィードバック制御する。これにより、ハイサイドＯＮ信号のデューティ比が変化して出力電圧は所望の電圧に制御される。
【００１８】
ブートストラップ回路２１は、コンデンサＣｂｓｔおよびダイオードＤｂｓｔにより、入力電源電圧（ＰＶＤＤ）よりも高い電圧（Ｖｂｓｔ）を生成する。このブートストラップ回路を設けているのは、この電源装置１０においては、主スイッチング素子１５がＮＭＯＳであるので、主スイッチング素子１５を駆動するゲート電圧を、入力電源電圧（ＰＶＤＤ）よりも高い電圧にする必要があるためである。
【００１９】
ブートストラップ回路２１において、主スイッチング素子１５がオフ状態のとき、かつ、平滑回路部４０のインダクタＬの回生電流が整流素子１８、インダクタＬ、コンデンサＣを介して流れているとき、コンデンサＣｂｓｔの端子１４側の電位は接地電位（整流器１８の順方向電圧は無視する。）となるので、そのコンデンサＣｂｓｔにはダイオードＤｂｓｔを介してレギュレータ２２の出力端子から充電電流が流れ込み、コンデンサＣｂｓｔは電圧値（ＶＤＤ）まで充電される（ダイオードＤｂｓｔの順方向電圧は無視している）。次に、主スイッチング素子１５がオンすると、主スイッチング素子１５の端子１３に接続された端子１４の電圧値（Ｖｍ）が入力電源電圧（ＰＶＤＤ）まで上昇する。したがって、コンデンサＣｂｓｔとダイオードＤｂｓｔとの接続点Ｍ２（ハイサイドドライバ２０ａの電源端子）の電圧値（Ｖｂｓｔ）は、入力電源電圧（ＰＶＤＤ）とコンデンサＣｂｓｔの充電電圧値（ＶＤＤ）との和、すなわち（ＰＶＤＤ＋ＶＤＤ）となって、ハイサイドドライバ２０ａの電源端子には入力電源電圧（ＰＶＤＤ）より高い電圧値が供給される。
【００２０】
このようにして、ハイサイドドライバ２０ａは、ブートストラップ回路２１のコンデンサＣｂｓｔによって生成された端子間電圧（Ｖｂｓｔ−Ｖｍ）で動作して、主スイッチング素子１５のゲート１５ｇを入力電源電圧（ＰＶＤＤ）より高い電圧で駆動できる。
【００２１】
レベルシフト回路１９は、端子ＳＩＮから入力された信号の電圧レベルを主スイッチング素子１５のゲート１５ｇへ供給される制御信号の電圧レベルに変換する。ハイサイドドライバ２０ａは、Ｖｂｓｔ−Ｖｍの電圧間で動作するので、レベルシフト回路１９をハイサイドドライバ２０ａの前段に設けて、制御信号の電圧レベルを変換する必要があるためである。
【００２２】
レギュレータ電源供給遮断部２３は、図示しない制御部から端子ＳＩＮに主スイッチング素子１５をオンする制御信号が入力されている期間中は、レギュレータ２２からの電源供給を遮断する。レギュレータ電源供給遮断部２３は、図２に示すように、ドレイン端子２３ｄがレギュレータ２２のバイアス電流源２２ａに接続され、ソース端子２３ｓが接地され、端子ＳＩＮからの制御信号が端子Ｍ４からゲート２３ｇに供給されるＮチャンネルＭＯＳＦＥＴからなる第２のスイッチング素子２３ｂにより構成される。第２のスイッチング素子２３ｂは、主スイッチング素子１５をオンする制御信号を受けてオンする。
【００２３】
このレギュレータ電源供給遮断部２３により、本実施形態では、「異常を検知してから対応する、すなわち、コンデンサＣｂｓｔになんらかの異常が生じハイサイドドライバ２０ａの電源端子Ｍ２の電圧値の低下という異常を検知し、主スイッチング素子１５を止める」のではなく、「異常が起きても問題ない回路動作にする」ように構成することができる。すなわち、このレギュレータ電源供給遮断部２３により、ハイサイドドライバ２０ａの電源端子Ｍ２の電圧の高低に関わらず、主スイッチング素子１５をオンする制御信号が端子ＳＩＮから入力されている期間中は必ずレギュレータ（ＲＥＧ）２２の出力電圧ＶＤＤをオフする回路動作を導入している。
【００２４】
次に、本発明の本実施形態に係る電源装置１０の動作を、図３の動作タイミングチャートを参照して説明する。図３（ａ）は、図示しない制御部から端子ＳＩＮに入力される主スイッチング素子１５をオンオフするための制御信号（ハイサイドＯＮ信号）を示し、図３（ｂ）は、端子１４の電圧波形、図３（ｃ）は、レギュレータ出力電圧ＶＤＤを示している。
【００２５】
通常時の動作は、次のようになる。ハイサイドＯＮ信号がＬＯＷレベルのときは、第２のスイッチング素子２３ｂがオフのため、電流源２２ａからの電流は、トランジスタ２２ｂのベース・エミッタ間と、定電圧素子ＺＤとに流れるので、トランジスタ２２ｂは、定電圧素子ＺＤの電圧値から、ベース・エミッタ間電圧を引いた電圧ＶＤＤを出力する。
【００２６】
ハイサイドＯＮ信号がＨｉｇｈレベル（矢印Ａ）になると、上述の第２のスイッチング素子２３ｂがＯＮし、レギュレータ２２の電流源２２ａからのバイアス電流を第２のスイッチング素子２３ｂが引き抜くため、端子２２ｆの電位はＧＮＤ電位となり、トランジスタ２２ｂはオフし、レギュレータ出力電圧ＶＤＤは、ＧＮＤ電位まで下がる（矢印Ｂ）。その結果、図示しない制御部から端子ＳＩＮに主スイッチング素子１５をオンする制御信号が入力されている期間中はレギュレータ２２からブートストラップ回路２１への電圧供給が遮断される。
【００２７】
ハイサイドＯＮ信号がＬＯＷレベル（矢印Ｃ）になると、第２のスイッチング素子２３ｂがＯＦＦするため、再びレギュレータ出力トランジスタ２２ｂにバイアス電流が供給され、レギュレータ出力電圧ＶＤＤは、定電圧素子ＺＤの電圧値からトランジスタ２２ｂのベース・エミッタ間電圧を引いた電圧まで急速に上昇し（矢印Ｄ）、コンデンサＣｂｓｔを充電する。
【００２８】
以上のように、ハイサイドＯＮ信号を受けてＯＮする第２のスイッチング素子２３ｂを設け、そのドレイン端子２３ｄをレギュレータ２２のトランジスタ２２ｂ（図２のバイポーラトランジスタ）のベース端子とバイアス電流源２３ａとが接続された端子２２ｆに接続した、簡単な構成で目的の機能を実現している。
【００２９】
従来技術では、なんらかの異常でコンデンサＣｂｓｔの接続がはずれた状態においても端子ＳＩＮからハイサイドＯＮ信号が入力されると、レギュレータ２２の出力端子から強制的に主スイッチング素子１５が駆動される。そのため、主スイッチング素子１５のゲート・ソース間電圧Ｖｇｓをモニターする電位検出回路が設けられた従来の装置でそのゲート・ソース間電圧Ｖｇｓの低下を検知してもその電圧値Ｖｇｓの低下を検知した時点から主スイッチング素子をオフするまでに生じる遅延時間の間は、主スイッチング素子が、充分なゲート電圧で駆動されずオン抵抗の高い状態で瞬間ＯＮしてしまい、製品の劣化・破壊につながる恐れがあった。
【００３０】
これに対し本実施形態では、なんらかの異常でコンデンサＣｂｓｔの接続がはずれた状態において、端子ＳＩＮからハイサイドＯＮ信号が入力されても、レギュレータ２２の出力電圧がオフしているので、主スイッチング素子１５のゲート１５ｇを充電するバイアス源がない。そのため、主スイッチング素子１５がＯＮせず確実に主スイッチング素子１５を保護できる。
【００３１】
図４は、本発明の第２の実施形態に係る電源装置５０を示す概念図である。第２実施形態による、レギュレータ電源供給遮断部５１は、レギュレータ２２とブートストラップ回路２１の間に設けられ、図示しない制御部から端子ＳＩＮに入力される制御信号（ハイサイドＯＮ信号）を端子Ｍ５から受けて制御される第３のスイッチング素子５２で構成している。この第３のスイッチング素子５２は、主スイッチング素子１５をオンする制御信号が端子ＳＩＮから入力されたときは、オフとなり、主スイッチング素子１５をオフする制御信号が端子ＳＩＮから入力されたときは、オンとなる。その他の構成は、第１実施形態と同様であるので、同一の符号を付し説明を省略する。
【００３２】
第２実施形態においても第１実施形態と同様に、「異常を検知してから対応する、すなわち、コンデンサＣｂｓｔになんらかの異常が生じハイサイドドライバ２０ａの電源端子Ｍ２の電圧値の低下という異常を検知し、主スイッチング素子１５を止める」のではなく、「異常が生じても問題ない回路動作にする」ように構成することができる。すなわち、このレギュレータ電源供給遮断部２３により、ハイサイドドライバ２０ａの電源端子Ｍ２の電圧の高低に関わらず、主スイッチング素子１５をオンする制御信号が端子ＳＩＮから入力されている期間中は必ずレギュレータ２２の接続を切り離す回路動作を導入している。
【００３３】
次に、本発明の本実施形態に係る電源装置５０の動作を、図５の動作タイミングチャートを参照して説明する。図５（ａ）は、図示しない制御部から端子ＳＩＮに入力される主スイッチング素子１５をオンオフするための制御信号（ハイサイドＯＮ信号）を示し、図５（ｂ）は、端子１４の電圧波形、図５（ｃ）は、ブートストラップ回路２１に入力される電圧を示している。
【００３４】
通常時の動作は、次のようになる。ハイサイドＯＮ信号がＬＯＷレベルのときは、第３のスイッチング素子５２がオンするため、レギュレータ２２からの電圧がブートストラップ回路２１に供給され、コンデンサＣｂｓｔを充電する。
【００３５】
ハイサイドＯＮ信号がＨｉｇｈレベル（矢印Ｅ）になると、上述の第３のスイッチング素子５２がオフし、レギュレータ２２からのブートストラップ回路２１への電圧供給は、遮断される。その結果、主スイッチング素子１５のＯＮ期間中はレギュレータ２２からの電圧供給が遮断される（矢印Ｆ）。
【００３６】
再び、ハイサイドＯＮ信号がＬＯＷレベル（矢印Ｇ）になると、スイッチ５２がオンするため、再びＲＥＧからの出力がブートストラップ回路２１に電圧が供給され（矢印Ｈ）、コンデンサＣｂｓｔを充電する。
【００３７】
以上のように、ハイサイドＯＮ信号を受けてオフする第３のスイッチング素子５２を設けた簡単な構成で目的の機能を実現している。
【００３８】
従来技術では、なんらかの異常でコンデンサＣｂｓｔの接続がはずれた状態においても端子ＳＩＮからハイサイドＯＮ信号が入力されると、レギュレータ２２の出力端子から強制的に主スイッチング素子１５が駆動される。そのため、主スイッチング素子１５のゲート・ソース間電圧Ｖｇｓをモニターする電位検出回路が設けられた従来の装置でそのゲート・ソース間電圧Ｖｇｓの低下を検知してもその電圧値Ｖｇｓの低下を検知した時点から主スイッチング素子をオフするまでに生じる遅延時間の間は、主スイッチング素子が、充分なゲート電圧で駆動されずオン抵抗の高い状態で瞬間ＯＮしてしまい、製品の劣化・破壊につながる恐れがあった。
【００３９】
これに対し本実施形態では、なんらかの異常でコンデンサＣｂｓｔの接続がはずれた状態において、端子ＳＩＮからハイサイドＯＮ信号が入力されても、レギュレータ２２からの電圧供給がされないので、主スイッチング素子１５のゲート１５ｇを充電できない。そのため、主スイッチング素子１５がＯＮせず確実に主スイッチング素子１５を保護できる。
【００４０】
なお、本実施形態では、レギュレータ出力トランジスタはバイポーラとして説明したが、レギュレータ２２の出力トランジスタはバイポーラでなくても良い。出力トランジスタをＭＯＳＦＥＴにして、そのゲート端子をスイッチでＧＮＤとショートしても同じ効果が得られる。その他、スイッチとレギュレータの出力トランジスタの組み合わせでなくても、結果としてハイサイドＯＮ期間中にレギュレータの出力を遮断することができれば、同じ効果を得ることができる。
【００４１】
また、整流素子１８をＮチャンネルＭＯＳＦＥＴに置き換えて同期整流ＤＣ−ＤＣコンバータとしてもよい。図６に同期整流ＤＣ−ＤＣコンバータの実施例を示す。
【００４２】
さらに、本実施形態では、出力部に平滑回路を設けたＤＣ−ＤＣコンバータを例にして説明したが、電源装置の出力端子Ｍ１に直接、モータ等の負荷を接続して用いることもできる。
【００４３】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）等については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【産業上の利用可能性】
【００４４】
本発明に係る電源装置は、ＤＣ−ＤＣコンバータやモータ等を駆動する電源装置として利用される。
【符号の説明】
【００４５】
１０        電源装置
１０ｃ      ＤＣ−ＤＣコンバータ
１１        ドレイン端子
１２        電源（入力電源電圧）端子
１３        ソース端子
１４        端子
１５        主スイッチング素子
１６        カソード端子
１７        アノード端子
１８        整流素子
１９        レベルシフト回路
２０        ドライバ回路部
２１        ブートストラップ回路
２２        レギュレータ
２３        レギュレータ電源供給遮断部
Ｌ          インダクタ
Ｃ          コンデンサ
Ｃｂｓｔ    コンデンサ
Ｄｂｓｔ    ダイオード
Ｍ１        出力端子
【図１】
0005585242.tif 000002
【図２】
0005585242.tif 000003
【図３】
0005585242.tif 000004
【図４】
0005585242.tif 000005
【図５】
0005585242.tif 000006
【図６】
0005585242.tif 000007