(57)【特許請求の範囲】
【請求項１】
ｐｎ接合を有する半導体デバイスを製造する方法であって、前記方法は、
自由電荷キャリア（ＣＰ）に対する所定の平均自由行程長（λｎ）を有するドーピングされたシリコンの半導体結晶（１０）を提供することと、
ｎ型ドーピングされたシリコンの結晶層（２０）を前記半導体結晶（１０）上にエピタキシャル成長させることと、
前記結晶層（２０）が前記所定の平均自由行程長（λｎ）と比較して前記自由電荷キャリア（ＣＰ）に対するより小さい平均自由行程長（λｒ）を少なくとも局所的に有するように、結晶成長の間に、非ドーピングゲルマニウム原子および／または炭素原子を追加することによって、前記結晶層（２０）内に散乱源（２１’）を生成することと
を含み、
前記結晶成長（２０）の間、前記結晶層（２０）内に前記散乱源（２１’）を生成するためのゲルマニウム原子および／または炭素原子の量は、時間とともに変更され、
障壁電圧が前記ｐｎ接合に印加され、かつ、前記ｐｎ接合を逆バイアスする場合に、前記ｎ型ドーピングされた結晶層（２０）において電界強度が増加するに伴って前記平均自由行程長が減少するように、前記ｎ型ドーピングされた結晶層における前記平均自由行程長が変更され、前記ｎ型ドーピングされた結晶層（２０）における前記電界強度は、前記障壁電圧が前記ｐｎ接合に印加された場合に生じ、
前記ｐｎ接合は、前記結晶層（２０）をｐ型ドーピングされた半導体結晶（１０）の上、または、前記半導体結晶（１０）の反対側の前記結晶層（２０）の面に成長させることによって生成される、方法。
【請求項２】
前記自由電荷キャリア（ＣＰ）に対する前記より小さい平均自由行程長（λｒ）を有する前記結晶層（２０）の上には、さらなるドーピングされた半導体材料（３０）が配置され、前記さらなるドーピングされた半導体材料は、前記結晶層（２０）内の前記より小さい平均自由行程長（λｒ）よりも高い、前記自由電荷キャリア（ＣＰ）に対する平均自由行程長（λｎ’）を有する、請求項１に記載の方法。
【請求項３】
前記さらなるドーピングされた半導体材料（３０）は、前記より小さい平均自由行程長（λｒ）を有する前記結晶層（２０）上にエピタキシャル成長したドーピングされた半導体材料の少なくとも１つの結晶層（２０’）を含む、請求項２に記載の方法。
【請求項４】
前記さらなるドーピングされた半導体材料（３０）は、ウェハボンディングによって前記半導体結晶（１０）上の露出した結晶層（２０、２０’）に接続されたドーピングされた半導体材料の単結晶半導体本体（１０”）を含む、請求項２に記載の方法。
【請求項５】
前記さらなるドーピングされた半導体材料（３０）は、前記半導体結晶（１０）の導電タイプ（ｎ；ｐ）とは反対の導電タイプ（ｐ；ｎ）を有する、請求項２〜４のいずれか一項に記載の方法。
【請求項６】
ｐｎ接合を有する半導体デバイスであって、前記半導体デバイスは、
自由電荷キャリア（ＣＰ）に対する所定の平均自由行程長（λｎ）を有するドーピングされたシリコンの基板結晶（１０）と、
前記半導体結晶（１０）上にあるｎ型ドーピングされたシリコンのエピタキシャル結晶層（２０）と
を含み、
前記半導体デバイスは、
前記結晶層（２０）が、結晶成長の間に導入された散乱源（２１’）として非ドーピングゲルマニウム原子および／または炭素原子と、前記所定の平均自由行程長（λｎ）よりも小さい自由電荷キャリア（ＣＰ）に対する平均自由行程長（λｒ）とを少なくとも局所的に有することと、
障壁電圧が前記ｐｎ接合に印加され、かつ、前記ｐｎ接合を逆バイアスする場合に、前記ｎ型ドーピングされた結晶層（２０）において電界強度が増加するに伴って前記平均自由行程長が減少するように、前記ｎ型ドーピングされた結晶層（２０）における前記平均自由行程長が変更され、前記ｎ型ドーピングされた結晶層（２０）における前記電界強度は、前記障壁電圧が前記ｐｎ接合に印加される場合に生じることと、
前記半導体結晶（１０）と前記結晶層（２０）との間に、または、前記半導体結晶（１０）の反対側の前記結晶層（２０）の面の上に、ｐｎ接合が形成されていることと
によって特徴付けられる、半導体デバイス。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自由電荷キャリアの特定の平均自由行程長、および特定の平均自由行程長よりも小さい、自由電荷キャリアの平均自由行程長を有するドーピングされた半導体材料を含む本体を作製する方法に関する。
【背景技術】
【０００２】
上述の種類の本体は、比較的以前のドイツ特許出願第１００  ３０  ３８１．１号（２０００Ｐ１２４８６ＤＥ）において提示され、その内容は、本出願の構成要素である。この本体は、ある導電型のドーピングされた半導体材料と、この導電型とは逆の導電型のドーピングされた半導体材料との間の遷移（Ｕｅｂｅｒｇａｎｇ）を有する。より小さい平均自由行程長によって、本体の障壁ポテンシャルは向上する。この本体を用いて作製された電子構成要素の場合、この構成要素の動作中に本体において生じるスイッチングロス（Ｓｃｈａｌｔｖｅｒｌｕｓｔ）および導通ロス（Ｄｕｒｃｈｌａｓｓｖｅｒｌｕｓｔ）を最小化するために、本体全体においてではなく、構成要素の遮断状態の間に高い電界強度が生じるところでのみ、平均自由行程長を局所的に低減することが所望され得る。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の課題は、上述の種類の本体を作製する簡単な方法を提供することである。この本体は、局所的にのみ広がる、低減された平均自由行程長の領域を有するのであり、本体全体にわたって広がる領域を有するのではない。
【課題を解決するための手段】
【０００４】
この課題は、請求項１に記載の方法によって解決される。この方法は、発明により、自由電荷キャリアの特定の平均自由行程長を有するドーピングされた半導体材料を含む基板結晶上に、ドーピングされた半導体材料を含む結晶層をエピタキシャル成長させる工程であって、このドーピングされた半導体材料の結晶層は、少なくとも局所的に、特定の平均自由行程長よりも小さい、自由電荷キャリアの平均自由行程長を有する、工程を包含する。
【０００５】
課題は、さらに、請求項２に記載の方法によって解決される。この方法は、本発明により、少なくとも局所的に、特定の平均自由行程長よりも小さい、自由電荷キャリアの平均自由行程長を有する、自由電荷キャリアの特定の平均自由行程長を有するドーピングされた半導体材料を含む結晶体を、自由電荷キャリアの、より小さい平均自由行程長よりも大きい、自由電荷キャリアの平均自由行程長を有するドーピングされた半導体材料を含む、さらなる結晶体とを、ウェハボンディング（Ｗａｆｅｒｂｏｎｄ）によって接合する、工程を包含する。
【０００６】
好適および有利にも、請求項１による本方法は、自由電荷キャリアの特定の平均自由行程長を有するドーピングされた半導体材料を含む結晶層を成長させる工程と、結晶層内に散乱源を生成する工程とを包含する。
【０００７】
散乱源は、結晶層の自由電荷キャリアの特定の平均自由行程長を低減するので、散乱源を有する結晶層は、自由電荷キャリアの、より小さい平均自由行程長を有する。
【０００８】
散乱源は、結晶層の全面にわたって分布し得、従って、結晶層の平均自由行程長は、結晶層の全面にわたって低減されるか、または、この平均自由行程長は、有利にも、結晶層の面の１つ以上の特定の位置において、局所的にのみ存在し得るので、平均自由行程長は、結晶層の面の一部分にわたってのみ低減される。いかなる場合においても、低減された平均自由行程長は、実質的に、結晶層の広がりにのみ限定され、結晶層以外の本体の領域上には広がらない。
【０００９】
好適および有利にも、非ドーピング不純物粒子を結晶層の中に導入することによって結晶層内に散乱源が生成される。
【００１０】
不純物粒子は、好適には、不純物電子である。
【００１１】
「非ドーピング（ｎｉｃｈｔｄｏｔｉｅｒｅｎｄ）」とは、不純物粒子が、それが導入される、ドーピングされた半導体材料の導電性に影響を及ぼさないことを意味する。この不純物粒子は、半導体材料内で散乱源としてのみ作用し、半導体材料内にすでに存在する平均自由行程長を低減する。
【００１２】
散乱源は、有利にも、結晶層において結晶層が成長する間に、非ドーピング不純物粒子を添加することによって生成され得る。
【００１３】
この際、結晶層の成長中に、結晶層内に散乱源を生成するために、提供された非ドーピング不純物粒子の量が変更される場合は有利である。これによって、有利にも、結晶層の面に対して垂直方向に、低減された平均自由行程長の局部的変更が習得され得る。
【００１４】
散乱源は、代替的または追加的に、非ドーピング不純物粒子を結晶層の中に拡散させることによっても生成され得る。
【００１５】
好適および有利にも、自由電荷キャリアの、より小さい平均自由行程長を有する結晶層上に、本体のさらなるドーピングされた半導体材料が付与される。この半導体材料は、自由電荷キャリアの特定の平均自由行程長以上の、自由電荷キャリアの平均自由行程長を有する。
【００１６】
本体のさらなるドーピングされた半導体材料は、有利にも、より小さい平均自由行程長を有する結晶層上にエピタキシによって成長させられた、ドーピングされた半導体材料を含む少なくとも１つの結晶層を備え得る。このドーピングされた半導体材料は、基板結晶上で露出する結晶層とウェハボンディングによって接合される、ドーピングされた半導体材料を含む結晶体をさらに有し得る。従って、結晶体は、より小さい平均自由行程長を有する結晶層と、またはこの結晶層上に成長させられた結晶層と接合され得る。
【００１７】
好適および有利にも、本体のさらなるドーピングされた半導体材料は、基板結晶の導電型と逆の導電型を有し、より小さい平均自由行程長を有する結晶層は、基板結晶の導電型および／または本体のさらなるドーピングされた半導体材料の逆の導電型を有する。
【００１８】
請求項２による方法は、好適および有利にも、より小さい平均自由行程長を有する結晶体を作製する、
自由電荷キャリアの特定の平均自由行程長を有するドーピングされた半導体材料を含む結晶体を用いる行程と、特定の平均自由行程長の結晶体内に散乱源を生成する行程とを包含する。
【００１９】
ここで、結晶体と理解されるのは、エピタキシャル結晶層のみではなく、例えば、半導体材料を含む単結晶ウェハの全面または一部といった、コンパクトな、例えば、結晶成長（Ｋｒｉｓｔａｌｌｚｕｃｈｔ）によって成長させられた結晶体である。結晶体は、例えば、さらに、半導体材料を含む基板結晶を有し得る。この基板結晶上に、基板結晶と共に結晶体を形成する、半導体材料を含む１つ以上のエピタキシャル層が成長させられる。
【００２０】
散乱源は、結晶体の自由電荷キャリアの特定の平均自由行程長を低減するので、散乱源を有する結晶体は、自由電荷キャリアの、より小さい平均自由工程長を有する。
【００２１】
散乱源は、結晶体の断面全体にわたって分布し得るので、結晶層の平均自由行程長は、結晶体の、この断面全体に制限されるか、または有利には、結晶体の断面の１つ以上の特定の位置において局所的にのみ存在し、従って、平均自由行程長さは、結晶体の断面の一部分にのみ制限される。いかなる場合においても、制限された平均自由行程長は、実質的に、この結晶体の広がりにのみ限定され、この結晶体以外のドーピングされた半導体材料を含む本体の領域には広がらない。
【００２２】
好適および有利にも、特定の平均自由行程長の結晶体内の散乱源は、非ドーピング不純物粒子を結晶体の中に導入することによって生成される。
【００２３】
散乱源は、有利にも、特定の平均自由行程長の結晶体が成長する間に、非ドーピング不純物粒子を結晶体の中に添加することによって生成され得る。
【００２４】
この際、結晶体の成長中に、結晶体内に散乱源を生成するために提供される非ドーピング不純物粒子の量が時間とともに変更される場合は有利である。これによって、有利にも、結晶体の表面に対して垂直方向に、低減された平均自由行程長の局部的変更が取得され得る。
【００２５】
散乱源は、代替的または追加的に、非ドーピング不純物粒子を結晶体の中に拡散させることによっても生成され得る。
【００２６】
請求項１および２に従った本発明による方法により、さらに、ドーピングされた半導体材料を含む、請求項１７および１９に記載される新種の本体が生成される。
【００２７】
この本体の好適および有利な実施形態は、請求項１８および２０から明らかになる。
【００２８】
本発明は、以下の記載において、図を参照して例示的に詳細に説明される。
（項目１)  ドーピングされた半導体材料を含む本体（１）を作製する方法であって、自由電荷キャリア（ＣＰ）の特定の平均自由行程長（λｎ）と、該特定の平均自由行程長（λｎ）よりも小さい、自由電荷キャリア（ＣＰ）の平均自由行程長（λｒ）とを有する方法であって、
ドーピングされた半導体材料を含む結晶層（２０）を、該自由電荷キャリア（ＣＰ）の該特定の平均自由行程長（λｎ）を有する、ドーピングされた半導体材料を含む基板結晶（１０）上にエピタキシャル成長させる工程であって、エピタキシャル成長させられた該結晶層は、少なくとも局所的に、該特定の平均自由行程長（λｎ）よりも小さい該自由電荷キャリア（ＣＰ）の平均自由行程長（λｒ）を有する、工程
を包含する、方法。
（項目２)  項目１に記載の、ドーピングされた半導体材料を含む本体（１）を作製する方法であって、自由電荷キャリア（ＣＰ）の特定の平均自由行程長（λｎ）と、該特定の平均自由行程長（λｎ）よりも小さい、該自由電荷キャリア（ＣＰ）の平均自由行程長（λｒ）とを有する方法であって、
該自由電荷キャリア（ＣＰ）の該特定の平均自由行程長（λｎ）を有する、ドーピングされた半導体材料を含む結晶体（１０’）であって、少なくとも局所的に、特定の平均自由行程長（λｎ）よりも小さい該自由電荷キャリア（ＣＰ）の平均自由行程長（λｒ）を有する結晶体（１０’）と、
該自由電荷キャリア（ＣＰ）の該平均自由行程長（λｒ）よりも大きい、該自由電荷キャリア（ＣＰ）の平均自由行程長（λｎ’）を有する、ドーピングされた半導体材料を含む、さらなる結晶体（１０”）と
をウェハボンディングによって接合する工程を包含する、方法。
（項目３)  上記自由電荷キャリア（ＣＰ）の上記特定の平均自由行程長（λｎ）を有するドーピング半導体材料を含む上記結晶層（２０）を成長させる工程と、該結晶層（２０）内に散乱源（２１’）を生成する工程とを包含する、項目１に記載の方法。
（項目４)  非ドーピング不純物粒子（２１）を上記結晶層（２０）内に導入することによって、該結晶層（２０）内に散乱源（２１’）が生成される、項目３に記載の方法。
（項目５)  上記結晶層（２０）の成長中に非ドーピング不純物粒子（２１）を該結晶層（２０）に添加することによって、散乱源（２１’）が生成される、項目４に記載の方法。
（項目６)  上記結晶層（２０）の成長中に該結晶層（２０）内に散乱源（２１’）を生成するために利用可能な非ドーピング不純物粒子（２１）の量が、時間とともに変更される、項目５に記載の方法。
（項目７)  散乱源（２１’）は、非ドーピング不純物粒子（２１）を上記結晶層（２０）の中に拡散させることによって生成される、項目４〜６のいずれか１つに記載の方法。
（項目８)  上記自由電荷キャリア（ＣＰ）の上記より小さい平均自由行程長（λｒ）を有する上記結晶層（２０）に、上記本体（１）のさらなるドーピングされた半導体材料（３０）が付与され、該半導体材料は、該自由電荷キャリア（ＣＰ）の平均自由行程長（λｎ’）を有し、該平均自由行程長は、該結晶層（２０）の該自由電荷キャリア（ＣＰ）の該より小さい平均自由行程長（λｒ）よりも大きい、項目１、または項目３〜７のいずれか１つに記載の方法。
（項目９)  上記本体（１）の上記さらなるドーピングされた半導体材料（３０）は、上記より小さい平均自由行程長（λｒ）を有する上記結晶層（２０）上にエピタキシャル成長させられた、ドーピングされた半導体材料を含む結晶層（２０’）を有する、項目８に記載の方法。
（項目１０)  上記本体（１）の上記さらなるドーピングされた半導体材料（３０）は、ドーピングされた半導体材料を含む単結晶結晶体（１０”）を有し、該単結晶結晶体は、上記基板結晶（１０）上に露出する結晶層（２０、２０’）とウェハボンディングによって接合される、項目８または９に記載の方法。
（項目１１)  上記本体（１）の上記さらなるドーピングされた半導体材料（３０）は、上記基板結晶（１０）の導電型（ｎ；ｐ）と逆の導電型（ｐ；ｎ）を有し、上記より小さい平均自由行程長（λｒ）を有する上記結晶層（２０）は、該基板結晶（１０）の該導電型（ｎ；ｐ）および／または上記本体（１）の該さらなるドーピングされた半導体材料（３０）の該逆の導電型（ｐ；ｎ）を有する、項目８〜１０のいずれか１つに記載の方法。
（項目１２)  より小さい平均自由行程長（λｒ）を有する結晶体（１０’）を、
自由電荷キャリア（ＣＰ）の特定の平均自由行程長（λｎ）を有するドーピングされた半導体材料を含む結晶体（１０’）を用いることと、
該特定の平均自由行程長（λｎ）の該結晶体（１０’）内に散乱源（２１’）を生成することと
を行うことにより作製する工程を包含する、項目２に記載の方法。
（項目１３)  散乱源（２１’）は、非ドーピング不純物粒子（２１）を上記結晶体（１０’）内に導入することによって、上記特定の平均自由行程長（λｎ）の該結晶体（１０’）内に作製される、項目１２に記載の方法。
（項目１４)  散乱源（２１’）は、上記特定の平均自由行程長（λｎ）の上記結晶体（１０’）が成長させられる間に、非ドーピング不純物粒子（２１）を該結晶体（１０’）に添加することによって生成される、項目１３に記載の方法。
（項目１５)  散乱源（２１’）は、非ドーピング不純物粒子（２１）を上記結晶体（１０’）の中に拡散させることによって生成される、項目１３または１４の１つに記載の方法。
（項目１６)  上記結晶体（１０’）の成長中に、該結晶体（１０’）に散乱源（２１’）を生成するために利用可能な非ドーピング不純物粒子（２１）の量が、時間とともに変更される、項目１３〜１５のいずれか１つに記載の方法。
（項目１７)  ドーピングされた半導体材料を含む本体（１）であって、該本体は、
自由電荷キャリア（ＣＰ）の特定の平均自由行程長（λｎ）を有する、ドーピングされた半導体材料を含む基板結晶（１０）と、
該基板結晶（１０）上の、ドーピングされた半導体材料を含むエピタキシャル結晶層（２０）であって、該エピタキシャル結晶層は、少なくとも局所的に、該特定の平均自由行程長（λｎ）よりも小さい、該自由電荷キャリア（ＣＰ）の平均自由行程長（λｒ）を有する、結晶層と、
を有する、本体（１）。
（項目１８)  導電型（ｐ；ｎ）のドーピングされた半導体材料と、第１の導電型（ｐ；ｎ）と逆の導電型（ｎ；ｐ）のドーピングされた半導体材料との間に、少なくとも１つの遷移（１００）を有する、項目１７に記載の本体（１）。
（項目１９)  ドーピングされた半導体材料を含む本体（１）であって、該本体は、
自由電荷キャリア（ＣＰ）の特定の平均自由行程長（λｎ）を有する、ドーピングされた半導体材料を含む結晶体（１０’）であって、局所的に、該特定の平均自由行程長（λｎ）よりも小さい、該自由電荷キャリア（ＣＰ）の平均自由行程長（λｒ）を有する、結晶体と、
該自由電荷キャリア（ＣＰ）の平均自由行程長（λｎ’）を有する、ドーピングされた半導体材料を含む、さらなる結晶体（１０”）であって、該平均自由行程長は、該１つの結晶体（１０’）の該自由電荷キャリア（ＣＰ）の該より小さい平均自由行程長（λｒ）よりも大きい、さらなる結晶体と、
該結晶体（１０’）と該結晶体（１０”）との間にウェハボンディングによって作製された接合（１１１）と
を有する、本体（１）。
（項目２０)  １つの導電型（ｐ；ｎ）のドーピングされた半導体材料と、該１つの導電型（ｐ；ｎ）と逆の導電型（ｎ；ｐ）のドーピングされた半導体材料（１２）との間に、少なくとも１つの遷移（１００’）を有する、項目１９に記載の本体（１）。
【図面の簡単な説明】
【００２９】
【図１】図１は、例示的な、本発明による方法の出発工程として、ドーピングされた半導体材料を含む基板結晶を側面図で示す。
【図２】図２は、結晶層内に散乱源を生成する、非ドーピング不純物粒子を添加して、ドーピングされた半導体材料を含むエピタキシャル結晶層を基板結晶上に成長させる間の、図１による基板結晶を示す。
【図３】図３は、結晶層内に散乱源を生成する、さらなるドーピングされた半導体材料を付与した後の、図３によるドーピングされた半導体材料を含む本体を示す。
【図４】図４は、さらなるドーピングされた半導体材料をエピタキシャル結晶層上に付与した後の、図３によるドーピングされた半導体材料を含む本体を示す。
【図５】図５は、ドーピングされた半導体材料を含む結晶化された単結晶結晶体を含む、本発明による本体を側面図で示す。この本体においては、自由電荷キャリアの平均自由行程長が制限され、結晶体と接合される、ドーピングされた半導体材料を含むさらなる単結晶結晶体を含み、接合がウェハボンディングによって作製される。
【図６】図６は、結晶体内に散乱源を生成することによって、制限された平均自由行程長の領域を製作する間の結晶体を側面図で示す。
【発明を実施するための形態】
【００３０】
図は、模式的であり、縮尺どおりではない。
【００３１】
例示的方法において、ドーピングされた半導体材料を含む基板結晶１０の表面上に、例えば、結晶１０の、上方に向く表面１１上に、エピタキシによって、ドーピング半導体材料を含む結晶層が成長させられる。
【００３２】
基板結晶１０のドーピングされた半導体材料は、例えば、ｎ型ドーピングされ、例えば、大部分が電子である、自由電荷キャリアＣＰの特定の平均自由行程長を有する。基板結晶１０の半導体材料がｐ型ドーピングされる場合、自由電荷キャリアＣＰは、大部分がホールである。
【００３３】
基板結晶１０の自由電荷キャリアＣＰの特定の平均自由行程長は、例えば、＋基板結晶１０のドーピングされた半導体材料内に、自然に存在する、自由電荷キャリアＣＰの平均自由行程長λｎである。
【００３４】
成長させられるべき結晶層のドーピングされた半導体材料は、例えば、基板結晶１０のドーピングされた半導体材料と同様の導電性によって選択され、従って、例えば、ｎ型ドーピングされる。
【００３５】
基板結晶１０の半導体材料のように、成長させられるべき結晶層のドーピングされた半導体材料は、自由電荷キャリアＣＰの特定の平均自由行程長を有し、この平均自由行程長は、成長させられるべき結晶層のドーピングされた半導体材料内に自然に存在する、例えば、大部分が電子である、自由電荷キャリアＣＰの平均自由行程長であり得る。
【００３６】
成長させられるべき結晶層の半導体材料が、基板結晶１０の半導体材料とは以下のように異なって選択される場合、すなわち、成長させられるべき結晶層の自由電荷キャリアＣＰの特定の平均自由行程長が、基板結晶１０の同じ自由電荷キャリアＣＰの特定の平均自由行程長よりも小さく選択される場合、本発明による本体は、すでに実現されている。
【００３７】
しかしながら、好適には、成長させられるべき結晶層の、基板結晶１０と境界を接する少なくとも１つの部分に、基板結晶１０と同様のドーピングされた半導体材料が用いられる。この半導体材料は、成長させられるべき結晶層の少なくともこの部分、および基板結晶１０に、同じ自由電荷キャリアＣＰの同じ特定の平均自由行程長λｎを有し、同じ自由電荷キャリアＣＰの比較的小さい平均自由行程長が、結晶層内に散乱源を生成することによって作製される。この層は、結晶層の自由電荷キャリアＣＰの特定の平均自由行程長を低減する。
【００３８】
結晶層内の散乱源は、好適には、非ドーピング不純物粒子を結晶層の中に導入することによって、好適には、結晶層をこの層へ成長させる間に、非ドーピング不純物粒子を添加することによって生成される。
【００３９】
このことは、図２において詳細に具体的に説明される。図２は、基板結晶１０の表面１１上で結晶層をエピタキシャル成長させる間の基板結晶１０を示す。ここで、２０と表示された、基板結晶１０と境界を接する結晶層の部分が、この表面１１上にすでに成長させられている。
【００４０】
結晶層２０を成長させるために、例えば、液相エピタキシ、気相エピタキシおよび／または分子線エピタキシが用いられ得る。
【００４１】
相および／または分子線には、例えば、非ドーピング不純物粒子、例えば、非ドーピング不純物原子が添加される。この原子は、図２において点２１によって示され、基板結晶の表面１１上に成長させられる結晶層２０内の散乱源２１’を規定する。
【００４２】
エピタキシの終了後、図３に示される、例示的な本発明による結晶層２０を有する本体１が生じている。この結晶層において、自由電荷キャリアＣＰの特定の平均自由行程長λｎが、導入された散乱源２１’によって、この電荷キャリアＣＰの、より小さい平均自由行程長λｒに低減される。
【００４３】
非ドーピング散乱源２１’は、層２０における結晶層２０の全面にわたって、例えば、均等に分布し得る。この面は、例えば、結晶層２０の基板結晶１０から離れた面２０１によって表される。この場合、自由電荷キャリアの平均自由行程長は、面２０１全体にわたって低減される。
【００４４】
散乱源２１’は、さらに、結晶層２０における面２０１の１つ以上の部分領域にわたってのみ分布し得、この部分領域以外にはない。この場合、自由電荷キャリアの平均自由行程長は、部分領域（単数または複数）のみに制限され、この部分領域以外には、層２０において、自由電荷キャリアＣＰの特定の平均自由行程長λｎが位置する。
【００４５】
結晶層２０の成長中に、結晶層２０中に散乱源２１’を生成するために、提供される非ドーピング不純物粒子２１の量は、時間とともに変更され得る。これによって、結晶層２０における自由電荷キャリアの平均自由行程長は、層２０の面２０１に対して垂直の方向ｘに、すなわち、基板結晶１０の表面１１に対して垂直の方向に変更され得る。
【００４６】
図３による、本体１の具体的な例において、それぞれシリコンを含む基板結晶１０および結晶層２０が生成され、散乱源２１’は、ゲルマニウム原子および／または炭素原子の形態の不純物粒子２１によって規定される。
【００４７】
代替的または追加的に、散乱源２１’は、エピタキシの終了後、完成した結晶層２０の中に非ドーピング不純物粒子２１を拡散させることによって生成され得る。
【００４８】
好適には、基板結晶１０の表面１１と境界を接する部分２０’は、例えば、従って、導電型ｎの結晶層２０の結晶体１０の半導体材料と同じ導電型の半導体材料を含み、基板結晶１０の表面１１から離れた、この部分２０’の表面２０２に、結晶体１０の半導体材料と逆の、結晶層２０の導電型ｐの半導体材料を含む部分２０”が境界を接し、この部分２０”は、同時に、基板結晶１０から離れた、結晶層２０の面２０１と境界を接する。
【００４９】
これは、結晶層２０、従って、本体１が、ｐ型ドーピングされた半導体材料とｎ型ドーピングされた半導体材料との間にｐｎ遷移１００を有することを意味する。この遷移１００は、ｎ型ドーピングされた半導体材料と、ｐ型ドーピングされた、結晶層２０の半導体材料との間の界面において、すなわち、結晶層２０の面２０２において広がる。
【００５０】
図４において、図３による本体１の実施形態が以下のように示される。自由電荷キャリアＣＰのより小さい平均自由行程長λｒを有する本体１の結晶層２０上に、結晶層２０の自由電荷キャリアＣＰの、より小さい平均自由行程長λｒよりも大きい、自由電荷キャリアＣＰの平均自由行程長λｎ’を有する、本体１のさらなるドーピングされた半導体材料３０が付与される。
【００５１】
本体１のさらなるドーピングされた半導体材料３０は、例えば、エピタキシによって、より小さい平均自由行程長λｒを有する結晶層２０の面２０１上に成長させられた、ドーピングされた半導体材料を含む少なくとも１つの結晶層を含み得る。
【００５２】
半導体材料３０は、さらに、例えば、ドーピングされた半導体材料を含む、基板結晶１０と類似の単結晶結晶体を含み得る。この結晶体は、基板結晶１０上で露出する結晶層とウェハボンディングによって接合される。例えば、結晶層２０に面する、結晶体３０の上面３１と、結晶層２０の面２０１とが互いに接合され、ここで、２つの面３１と２０１との間の接合２３は、ウェハボンディングによって作製される。
【００５３】
ウェハボンディング自体は、公知の接合技術である（例えば、Ｑ．−Ｙ．Ｔｏｎｇによる「Ｗａｆｅｒｂｏｎｄｉｎｇ  ａｎｄ  Ｗａｆｅｒ  Ｓｐｌｉｔｔｉｎｇ  ｆｏｒ  Ｍｉｃｒｏｓｙｓｔｅｍｓ」Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ、９９−２、９５９ページ（１９９９年）を参照）。
【００５４】
図４による好適な例示の実施形態において、本体１のさらなるドーピングされた半導体材料３０が、結晶層２０の隣接する部分２０”のようにｐ型ドーピングされ、従って、基板結晶１０と逆にドーピングされる。
【００５５】
図４による本体１の、この実施形態は、結晶層２０のｎ型ドーピングされた半導体材料の平均自由行程長が、結晶層２０の面２０１に対して垂直の方向ｘに変更され、平均自由行程長が、結晶層２０において電界強度がより高いところでより強く低減され、結晶層２０において、電界強度がより小さいところではあまり低減されないように変化する場合に特に有利である。このような電界強度は、周知のように、遷移１００に障壁電圧を印加することによって生じる。
【００５６】
これによって、さらに、遷移１００において、導通電圧（Ｄｕｒｃｈｌａｓｓｓｐａｎｎｕｎｇ）の上昇が、結晶層２０における自由電荷キャリアの平均自由行程長の、方向ｘでの一様な低減の場合よりも少なく、従って、スイッチングロスと、導通状態において生じるロスとの間の改善された折り合いも達成され得ることが、さらにもたらされ得る。
【００５７】
結晶層２０における自由電荷キャリアの低減された平均自由行程長によって、特に、有利にも、いわゆる危険な（ｋｒｉｔｉｓｃｈｅ）電界強度が、著しく増大され得、これによって、特定の印加された障壁電圧において、本体１における、この障壁電圧を達成するために必要とされる空間電荷区域を収容する区域の必要とされる厚さが著しく低減され得る。
【００５８】
従って、本体１を用いて、ここで、例えば、２〜６ｋＶの高い障壁ポテンシャルの電子構成要素の場合でも、電気的に活性の区域は、エピタキシによって完全に作製され得る。
【００５９】
本発明によって、ドーピングされた半導体材料から新種の本体１が生成される。この本体は、自由電荷キャリアＣＰの特定の平均自由行程長λｎを有するドーピングされた半導体材料を含む基板結晶１０、および基板結晶１０上に、ドーピングされた半導体材料を含むエピタキシャル結晶層２０を有する。このエピタキシャル結晶層は、少なくとも局所的に、特定の平均自由行程長λｎよりも小さい、自由電荷ＣＰの平均自由行程長λｒを有する。
【００６０】
この本体１の好適および有利な実施形態は、ｐ型ドーピングされた半導体材料とｎ型ドーピングされた半導体材料との間に少なくとも１つのｐｎ遷移１００を有する。結晶層２０は、ｐ型および／またはｎ型ドーピングされた半導体材料を含み得る。
【００６１】
図４による実施形態において、例えば、結晶層２０は、ｐ型およびｎ型ドーピングされた半導体材料を含み、ｐｎ遷移１００は、結晶層２０の面２０２において広がる。
【００６２】
図３または図４において、結晶層２０がｐ型ドーピングされた半導体材料を含む場合、基板結晶１０の表面１１においてｐｎ遷移１００が広がる。
【００６３】
図３において結晶層２０がｎ型ドーピングされた半導体材料を含む場合、基板結晶１０の表面１１においてｐｎ遷移１００が広がる。
【００６４】
図５に示される、ドーピングされた半導体材料を含む本体は、自由電荷キャリアＣＰの特定の平均自由行程長λｎを有する、ドーピングされた半導体材料を含む均一的な（ｅｉｎｈｅｉｔｌｉｃｈ）結晶体１０’を有する。この結晶体は、例えば、結晶体１０’の上方に向く表面１１’と境界を接する領域２０’において、特定の平均自由行程長λｎよりも小さい、自由電荷キャリアＣＰの平均自由行程長λｒを有する。
【００６５】
領域２０’は、面１１’の全面１１’上、または１つ以上の部分領域上にのみ広がる。領域２０”’は、結晶体１０’の表面１１’に対して垂直の方向ｘ’に、好適には、結晶体１０’の一部分の上にのみ広がり得る。より小さい平均自由行程長λｒはこの方向ｘ’に変化し得る。
【００６６】
結晶体１０’と、ドーピングされた半導体材料を含むさらなる均一的な結晶体１０”が接合される。この結晶体の半導体材料は、結晶体１０’のより小さい平均自由行程長λｒよりも大きい自由電荷キャリアＣＰの平均自由行程長λｎ’を有する。２つの結晶体１０’と１０’との間の接合は、ウェハボンディングによって作製される。例えば、結晶体１０’および１０”の互いに面し合う面１１’および１１”は、互いに接合され、ここで、２つの面１１’と１１”との間の接合は、ウェハボンディングによって作製される。
【００６７】
例えば、結晶体１０’はｎ型ドーピングされ、結晶体１０”はｐ型ドーピングされる。これは、図５による本体１が、ｐ型ドーピングされた半導体材料とｎ型ドーピングされた半導体材料との間にｐｎ遷移１００’を有することを意味する。この遷移１００’は、ｎ型ドーピングされた結晶体１０’とｐ型ドーピングされた結晶体１０”との間の界面に、すなわち、結晶体１０’および１０”の面１１’および１１”に沿って広がる。
【００６８】
より小さい平均自由行程長λｒの領域２０”’は、結晶体１０’内の散乱源２１’によって規定される。散乱源は、結晶体１０’内に分布し、この本体１０’の半導体材料の特定の平均自由行程長λｎを低減する。
【００６９】
散乱源２１’は、図２〜図４による本体１の場合と類似の態様で、および図６に示されるものと類似の態様で、非ドーピング不純物粒子２１を結晶体１０’の中に導入することによって生成され得、例えば、特定の平均自由行程長λｎの結晶体１０’の成長中に非ドーピング不純物粒子２１を添加することによって、および／または非ドーピング不純物粒子２１を結晶体１０’の中に拡散させることによって生成され得る。
【００７０】
方向ｘ’に変化する、より小さい平均自由行程長λｒは、結晶体の成長中に、散乱源２１’を結晶体１０’内に生成するために提供される、ドーピングされない不純物粒子２１の量が時間とともに変更されることによって生成され得る。
【００７１】
図５による本体１を用いて作製された電子構成要素の所望の寸法調整に応じて、結晶体１０’および／または結晶体１０”は、研磨および／またはエッチング工程によって薄くされ得る。その後、場合によっては、構成要素を製造するために必要とされる、さらなる方法工程が実行され得る。
【図１】
0005566260.tif 000002
【図２】
0005566260.tif 000003
【図３】
0005566260.tif 000004
【図４】
0005566260.tif 000005
【図５】
0005566260.tif 000006
【図６】
0005566260.tif 000007