(57)【特許請求の範囲】
【請求項１】
目標の電圧出力値に応じたデューティ比でスイッチング素子を駆動して、交流信号を出力するスイッチング回路と、
前記スイッチング回路の後段に設けられる結合容量素子と、
前記結合容量素子を介して入力される前記交流信号を昇圧して、帯電装置に高圧交流を出力する変圧手段と、
電源電圧の投入に応答して前記結合容量素子を充電する充電手段と、
前記スイッチング回路が出力を開始させる前に前記結合容量素子が所定量まで充電されるように、前記電源電圧の投入に応答して前記結合容量素子の充電が開始されてから、前記結合容量素子の静電容量と、前記充電手段を構成する抵抗素子の抵抗値とによって求められる時定数に応じた時間が経過した後に、前記スイッチング回路の駆動を制御する駆動信号をＯＮ信号レベルに設定する制御手段と
を含む、電源装置。
【請求項２】
前記時定数に応じた時間は、前記結合容量素子にかかる電圧が許容の電圧偏差の範囲内に到達するまでの充電時間、または前記充電時間に前記結合容量素子の静電容量の公差に応じたマージンを加えた時間である、請求項１に記載の電源装置。
【請求項３】
前記制御手段は、前記結合容量素子の充電状態に因る誤出力の大きさがパッシェンの法則に従った放電開始電圧以下となる前記時定数に応じた時間を求める、請求項１または２に記載の電源装置。
【請求項４】
前記電源装置は、大気圧センサを含み、前記制御手段は、前記結合容量素子の充電状態に因る誤出力の大きさが、パッシェンの法則に従った大気圧に応じた放電開始電圧以下となる前記時定数に応じた時間を求める、請求項１〜３のいずれか１項に記載の電源装置。
【請求項５】
前記結合容量素子は、前記充電手段を構成する抵抗素子の抵抗値に応じて電源電圧を分圧して充電される、請求項１〜４のいずれか１項に記載の電源装置。
【請求項６】
前記充電手段を構成する抵抗素子の抵抗値が、前記目標の電圧出力値がゼロの場合のデューティ比に応じた抵抗値の組み合わせからなり、前記抵抗素子の抵抗値および前記結合容量素子の静電容量は、電源電圧の投入から前記スイッチング素子の駆動を開始させるまでの時間に応じた値を有する、請求項１〜５のいずれか１項に記載の電源装置。
【請求項７】
前記時間は、予め計算されて記憶装置に記憶されている、請求項１〜６のいずれか１項に記載の電源装置。
【請求項８】
前記充電手段は、前記電源電圧と前記結合容量素子の一端とを接続する第１の抵抗素子と、前記結合容量素子の前記一端と接地点とを接続する第２の抵抗素子とから構成される、請求項１〜７のいずれか１項に記載の電源装置。
【請求項９】
請求項１〜８のいずれか１項に記載の電源装置と、前記電源装置から供給される高圧交流出力を受ける帯電装置とを備える、画像形成装置。
【請求項１０】
スイッチング回路と、前記スイッチング回路の後段に設けられる結合容量素子と、前記結合容量素子を介して前記スイッチング回路から交流信号が入力される変圧手段と、前記結合容量素子に接続される充電手段と、制御手段とを含む電源装置が実行する方法であって、
電源電圧の投入に応答して前記充電手段が前記結合容量素子を充電するステップと、
前記制御手段が、前記スイッチング回路が出力を開始させる前に前記結合容量素子が所定量まで充電されるように、前記充電手段が前記結合容量素子の充電を開始してから、前記結合容量素子の静電容量と、前記充電手段を構成する抵抗素子の抵抗値とによって求められる時定数に応じた時間が経過した後に、前記スイッチング回路の駆動を制御する駆動信号をＯＮ信号レベルに設定するステップと、
前記スイッチング回路が、目標電圧出力値に応じたデューティ比でスイッチング素子を駆動して、前記交流信号を出力するステップと、
前記変圧手段が、前記結合容量素子を介して入力される前記交流信号を昇圧して、帯電装置に高圧交流を出力するステップと
を含む、電源制御方法。
【請求項１１】
前記制御するステップは、前記制御手段が、前記結合容量素子の充電状態に因る誤出力の大きさがパッシェンの法則に従った放電開始電圧以下となる前記時定数に応じた時間を求めるサブステップをさらに含む、請求項１０に記載の電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子写真方式の画像形成プロセスにおいて用いられる帯電装置の電源装置に関し、より詳細には、帯電装置への誤出力が緩和された電源装置、該電源装置を備える画像形成装置、および該電源装置が実行する電源制御方法に関する。
【背景技術】
【０００２】
従来よりローラ帯電方式の電子写真方式の画像形成プロセスでは、帯電装置のローラ表面の均一な帯電電位を実現するため、直流電圧に交流電圧を重畳するＡＣ・ＤＣ重畳方式が好適に採用されている。また近年、高い増幅効率を得るために、アナログアンプに代えてＤ級アンプが用いられるようになり（特許文献１）、上述した帯電装置に高圧交流バイアスを供給するための交流高圧電源装置においてもＤ級アンプが採用されている。これにより、増幅効率が向上され、発熱量が低減され、ひいては画像形成装置の消費電力を低減し、さらに、アナログアンプの場合に必要であったアンプの放熱板を不要とすることができる。
【０００３】
しかしながら、従来のＤ級アンプを用いた交流高圧電源装置では、この交流高圧電源装置のドライブ回路へ電源電圧を投入した直後の１回目のＤ級アンプの駆動時に誤出力が発生してしまうという問題があった。誤出力が発生すると、その大きさによっては帯電装置で放電を発生させてしまい、感光体に放電履歴を残し、画像中に色帯や白帯を発生させてしまう。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記Ｄ級アンプを用いた交流高圧電源の誤出力の原因を検討してみると、Ｄ級アンプを駆動させた際に、回路構成中の電圧トランス一次側に接続されるＡＣ結合コンデンサに突入電流が発生し、この突入電流が電圧トランスに流れ込むことに起因して、誤出力を発生させていることが解った。
【０００５】
コンデンサの突入電流に関連して、例えば、特開平５−７６１０３号公報（特許文献２）は、フィルタコンデンサと並列に整流器を設けて、比較的低圧の制御回路の交流電源を用いて整流器を介してインバータに並列に接続されるフィルタコンデンサを予め充電しておくことにより、起動後のフィルタコンデンサへの過大な突入電流を抑制する技術を開示している。特許文献２の技術は、この構成によって、高圧主回路側の回路構成を簡素化しようというものである。
【０００６】
しかしながら、上記特許文献２の技術は、上述したようにインバータに並列に挿入されるフィルタコンデンサを予め充電することにより、フィルタコンデンサへの過大な突入電流を抑制しようとするものである。したがって、仮に上記特許文献２の技術を画像形成装置に適用してみたところで、交流高圧電源装置の誤出力を緩和できるというものではない。また上記特許文献２の技術は、別電源でフィルタコンデンサを充電する構成を採用するものであり、仮に画像形成装置に適用する場合には、別途の余分な電源が必要となってしまう。
【０００７】
また、回路構成中の電圧トランス一次側に接続されるＡＣ結合コンデンサを予め充電しようとしても、Ｄ級アンプの駆動前の画像を劣化させない程度に充分な充電の完了を保証し得る知見はこれまで存在せず、依然として充電不足によりコンデンサへの突入電流を許容値以下に抑えられない可能性への懸念は残されたままである。また、Ｄ級アンプでは、０Ｖ出力時にも電力消費が発生するため、０Ｖ出力時はＤ級アンプ回路を停止しているが、あまり充分すぎる時間を確保すると、プリントのパフォーマンスに影響を与えてしまう。
【０００８】
したがって、依然として、必要最小限の待ち時間で上記Ｄ級アンプを用いた交流高圧電源の誤出力を緩和し、画像形成プロセスにおける画像劣化を好適に回避することができる技術の開発が望まれていた。
【０００９】
本発明は、上記従来技術に鑑みてなされたものであり、本発明は、画像形成処理のパフォーマンスを維持しつつ、Ｄ級アンプ方式の高圧電源の誤出力を緩和し、電子写真方式等の帯電装置を使用する画像形成プロセスにおける画像劣化を好適に防止することが可能な電源装置、該電源装置を備える画像形成装置、該電源装置において実現される電源制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を解決するために、目標の電圧出力値に応じたデューティ比でスイッチング素子を駆動して、交流信号を出力するスイッチング回路と、交流信号を昇圧して帯電装置に高圧交流を出力する変圧手段との間に設けられる結合容量素子を、電源電圧の投入に応答して充電する充電手段と、スイッチング回路が出力を開始させる前に結合容量素子が所定量まで充電されるようにスイッチング素子の駆動を制御する制御手段とを備える電源装置を提供する。ここで、所定量までの充電とは、結合容量素子にかかる電圧が許容の電圧偏差の範囲内に到達した状態をいう。結合容量素子は、伝送される交流信号の直流成分を遮断して変圧手段に出力する素子である。
【００１１】
また本発明では、上記制御手段は、電源電圧の投入に応答して結合容量素子の充電が開始されてから装置時定数に応じた時間が経過した後にスイッチング素子の駆動を開始させることができる。この装置時定数に応じた時間は、結合容量素子の静電容量と、充電手段を構成する抵抗素子の抵抗値とによって求めることができる。また時定数に応じた時間は、結合容量素子にかかる電圧が許容の電圧偏差の範囲内に到達するまでの充電時間、または充電時間に結合容量素子の静電容量の公差に応じたマージンを加えた時間としてもよい。
【００１２】
さらに本発明では、上記制御手段は、結合容量素子の充電状態に因る誤出力の大きさがパッシェンの法則に従った放電開始電圧以下となる時間（時定数に応じた時間）を求めることができる。この誤出力の大きさは、上記スイッチング素子が駆動開始される直前までに到達する結合容量素子にかかる電圧と、ゼロ出力時の結合容量素子にかかる電圧との電圧差に上記変圧手段の変圧比を乗算したものに相当する。また本発明では、結合容量素子の充電状態に因る誤出力の大きさがパッシェンの法則に従った大気圧に応じた放電開始電圧以下となる時間（前記時定数に応じた時間）を求めることができる。これらの最適な時間は、予め計算されて記憶装置に記憶しておくことができる。また、パッシェンの法則によって計算される放電開始電圧以下に誤出力を抑えるように高圧電源装置の部品の公差を決定してもよい。
【００１３】
さらに本発明では、充電手段を構成する抵抗素子の抵抗値を、目標の電圧出力値がゼロの場合のデューティ比に応じた抵抗値の組み合わせから構成することができ、結合容量素子は、充電手段を構成する抵抗素子のこれらの抵抗値に応じて電源電圧を分圧して充電される。また本発明では、抵抗素子の抵抗値および結合容量素子の静電容量を、電源電圧の投入からスイッチング素子の駆動を開始させるまでの時間に応じた値に設定することができる。充電手段は、さらに、電源電圧と結合容量素子の一端とを接続する第１の抵抗素子、および結合容量素子の上記一端と接地点とを接続する第２の抵抗素子から構成することができる。
【００１４】
さらに本発明では、上記スイッチング回路は、電源電圧への導通を制御するハイサイド・スイッチング素子と、接地電圧への導通を制御するロウサイド・スイッチング素子と、ハイサイド・スイッチング素子を駆動するハイサイド・ドライブ回路と、ロウサイド・スイッチング素子を駆動するロウサイド・ドライブ回路と、ハイサイド・ドライブ回路およびロウサイド・ドライブ回路を制御する出力制御回路とを含むことができる。さらに上記スイッチング回路は、ハイサイド・スイッチング素子およびロウサイド・スイッチング素子の出力側に接続され、後段に結合容量素子が設けられるローパスフィルタを含むことができる。
【００１５】
また本発明によれば、上述した特徴を有する電源装置と、電源装置から供給される高圧交流を受ける帯電装置とを備える画像形成装置が提供される。さらに本発明によれば、上記電源装置において実現される電源制御方法が提供される。本発明の電源制御方法は、充電手段が、電源電圧の投入に応答して結合容量素子を充電するステップと、制御手段が、スイッチング回路が出力を開始させる前に結合容量素子が所定量まで充電されるように、スイッチング回路を制御するステップと、スイッチング回路が、目標電圧出力値に応じたデューティ比でスイッチング素子を駆動して、交流信号を出力するステップと、変圧手段が、結合容量素子を介して入力される交流信号を昇圧して、帯電装置に高圧交流を出力するステップとを含む。
【発明の効果】
【００１６】
上記構成によれば、スイッチング素子を駆動する部分への電源供給が開始されスイッチング回路が出力を開始する前に、充電手段により結合容量素子が予め所定量まで充電されるため、結合容量素子による変圧手段への突入電流が緩和され、高圧帯電出力の誤出力が防止され、ひいては誤出力による画像品質の劣化を好適に回避することができる。またその際のスイッチング素子を駆動する部分への電源供給を開始するタイミングは、画質劣化を引き起こさない結合容量素子の充電レベルを考慮して定められるため、プリントのパフォーマンスの低下を最小限なものとすることができる。
【図面の簡単な説明】
【００１７】
【図１】本実施形態のレーザプリンタにおける高圧電源制御に関連するハードウェア構成を示す模式図。
【図２】本実施形態の高圧電源内の回路構成を示す回路図。
【図３】本実施形態の制御基板の機能構成を示すブロック図。
【図４】（Ａ）パッシェンの法則に従った大気圧とギャップ距離の積と放電開始電圧の関係を示すグラフ、および（Ｂ）充電開始からのカップリングコンデンサに印加される電圧の時間変化を示すグラフ。
【図５】本実施形態の制御基板および高圧電源において実行される高圧電源制御フローを示すフローチャート。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について説明するが、本発明の実施形態は、以下の実施形態に限定されるものではない。なお、以下の実施形態では、電源装置を備える画像形成装置の例として、レーザプリンタを用いて説明する。
【００１９】
図１は、本実施形態のレーザプリンタにおける高圧電源制御に関連するハードウェア構成を模式的に示す図である。図１に示すハードウェア構成は、制御基板１０と、高圧電源２０と、帯電装置３０とを含む。高圧電源２０は、電子写真方式の画像形成プロセスを実施するレーザプリンタのプリンタエンジンに備えられる帯電装置３０に高圧帯電出力を供給する装置である。
【００２０】
制御基板１０は、主電源からの電力供給を受けて、電源電圧を高圧電源２０に供給するともに、各種信号線を介して高圧電源２０と接続し、その動作を制御している。図１には、制御基板１０および高圧電源２０を接続する接続線として、制御基板１０から高圧電源２０へ電源電圧を供給する電源電圧供給線と、目標の電圧出力値などの出力値を伝送する出力値制御信号線と、高圧電源２０内のＤ級アンプ回路の動作を制御するＤ級アンプ駆動信号線とが示されている。
【００２１】
制御基板１０は、上記出力値制御信号線を介して帯電交流出力の電圧値および周波数値を指定する信号を伝送し、高圧電源２０が出力する帯電交流出力の特性を制御する。なお図１では、一本の実線により出力値制御信号線を表示しているが、特にこれに限定されるものではなく上記帯電交流出力の電圧値および周波数値をそれぞれ異なる信号線を介して伝送してもよい。また制御基板１０は、上記Ｄ級アンプ駆動信号線を介して、高圧電源２０内のＤ級アンプ回路の駆動の停止および開始を制御する信号を伝送し、高圧電源２０内のＤ級アンプ回路の動作を制御する。高圧電源２０内のＤ級アンプ回路は、高圧出力が０Ｖである時（以下、ゼロ出力時と参照する。）でも一定の電力消費をするため、ゼロ出力時には、上記Ｄ級アンプ駆動信号線を介してＤ級アンプ回路を一旦停止させて、消費電力の低減を図ることが一般的である。
【００２２】
高圧電源２０は、その内部構成に起因して誤出力を発生させる蓋然性を有するが、誤出力が発生してしまうと、その誤出力を受けて帯電装置３０に過剰な電圧が印加される。そして、放電電圧を超える過剰な電圧が帯電装置３０に印加された場合、感光体ドラム４０の帯電面４２に放電履歴を残してしまう可能性がある。図１に示す帯電装置３０は、芯金３２、導電層３４、表層３６および図示しないギャップコロからなる帯電ローラとして構成されており、感光体ドラム４０の帯電面４２に非接触配置される。この帯電装置３０と感光体ドラム４０との間のニップ部には、所定の距離ｄのギャップが設けられており、帯電装置３０は、高圧電源２０から高圧帯電出力の供給を受けて、近接放電によって感光体ドラム４０を均質に帯電させている。この非接触方式の帯電装置３０において放電が開始する放電開始電圧は、一般にはパッシェンの法則に従い、このギャップの距離ｄおよび大気圧ｐの関数となる。誤出力がこの放電開始電圧を超えてしまうと、画像品質を劣化させてしまう。
【００２３】
本実施形態では、この誤出力を緩和するために、詳細については後述するが、制御基板１０は、Ｄ級アンプ回路駆動信号を介して高圧電源２０内のＤ級アンプ回路の駆動開始のタイミングを制御し、これにより高圧電源２０の誤出力を緩和する。その際、好適には、上記パッシェンの法則に従う上記放電開始電圧に応じて、Ｄ級アンプ回路の駆動開始のタイミングを決定することができる。
【００２４】
本実施形態の制御基板１０は、上述したＤ級アンプ回路駆動信号等の各種制御信号を生成する中央演算ユニット（ＣＰＵ）１２と、各種設定値、制御プログラムなどを記憶するＲＯＭ（Read Only Memory）１４とを含み、高圧電源２０内のＤ級アンプ回路の駆動の開始タイミング等を制御している。制御基板１０は、ＲＯＭ１４から制御プログラムや設定値等を読み出し、ＣＰＵ１２の作業空間を提供する図示しないメモリ上に展開することにより、詳細を後述する高圧電源制御を実現している。なお、制御基板１０および高圧電源２０が、本実施形態の電源装置５０を構成する。
【００２５】
以下、図２〜図５を参照しながら、高圧電源の誤出力を緩和する高圧電源制御の詳細について説明する。図２は、本実施形態の高圧電源２０内の回路構成を示す回路図である。図２に示すように、本実施形態の高圧電源２０は、出力制御回路６０と、ハイサイド・ドライブ回路６２と、ロウサイド・ドライブ回路６４と、ハイサイドのトランジスタ６８と、ロウサイドのトランジスタ７０とを含み、Ｄ級アンプ方式の高圧電源回路を構成している。
【００２６】
高圧電源２０は、さらに、制御基板１０からの出力値制御信号線に接続される制御信号入力端子８８を含み、帯電交流出力の電圧値および周波数値を指定する制御基板１０からの制御信号を出力制御回路６０に入力する。出力制御回路６０は、入力される制御信号に従って、目標の電圧出力値に対応するオン・デューティの比でハイサイドおよびロウサイドのドライブ回路６２，６４を動作させ、狙いの電圧出力値となるように制御する。ハイサイド・ドライブ回路６２およびロウサイド・ドライブ回路６４は、それぞれ、出力制御回路６０から指定されるオン・デューティで、トランジスタ６８，７０を駆動し、その導通および非導通を制御する。
【００２７】
ハイサイドのトランジスタ６８は、例えばＰ型のＭＯＳＦＥＴが用いられ、ゲート端子にドライブ回路６２からの制御電圧が入力され、一端で電源電圧Ｖｄｄと、他の一端で出力側と接続する。ハイサイドのトランジスタ６８は、ハイサイド・ドライブ回路６２の駆動により、上記指定のオン・デューティで電源電圧−出力側間の導通・非導通を切り替える。ロウサイド・トランジスタ７０は、例えばＮ型のＭＯＳＦＥＴが用いられ、ゲート端子にドライブ回路６４からの制御電圧が入力され、一端で接地電圧と、他の一端で出力側と接続する。ロウサイド・トランジスタ７０は、ロウサイド・ドライブ回路６４の駆動により、指定のオン・デューティで接地電圧−出力側管の導通・非導通を切り替える。これらトランジスタ６８，７０のスイッチング動作により、その導通・非導通の切り替えに応じた信号が出力側に生成される。
【００２８】
トランジスタ６８，７０の出力側には、ローパスフィルタ７２およびカップリングコンデンサ７４を介してトランス８０が接続されている。上記トランジスタ６８，７０のスイッチング動作によって生成された信号がローパスフィルタ７２を通過することにより、高圧帯電出力に対応する波形の交流信号となり、後段のトランス８０の一次側に入力される。ローパスフィルタ７２と、トランス８０との間に設けられたカップリングコンデンサ７４は、伝送される交流信号の直流成分を遮断し、交流成分をトランス８０の一次側に入力する。トランス８０は、所定の変圧比に応じて、入力される交流信号を昇圧して高圧出力端子９０に出力し、本実施形態の変圧手段を提供する。高圧出力端子９０は、帯電装置３０に接続されており、これにより帯電装置３０による帯電が行われる。
【００２９】
上述した出力制御回路６０、ドライブ回路６２，６４、トランジスタ６８，７０、ローパスフィルタ７２を、スイッチング動作を通じて交流信号を生成してトランス８０に出力する前段部分の回路としてまとめ、スイッチング回路９２と参照する。またカップリングコンデンサ７４が、本実施形態のスイッチング回路の後段に設けられる結合容量素子を提供する。なお、本実施形態のスイッチング回路９２は、ＰＷＭ変調方式のＤ級アンプ方式の高圧電源回路の前段部分を構成しているが、その他、パルス密度変調、デルタシグマ変調方式を採用してもよい。
【００３０】
上述したように、高圧電源２０内のＤ級アンプ方式では、ゼロ出力時でも一定の電力消費するため、本実施形態では、電源電圧制御回路８２を設けてゼロ出力の待機時のドライブ回路６２，６４への電力供給を停止する。この電源電圧制御回路８２は、駆動信号入力端子８６および電源電圧入力端子８４と接続し、制御基板１０から伝送されるＤ級アンプ回路駆動信号に従って、制御基板１０から供給される電源電圧Ｖｄｄと、ドライブ回路６２，６４の電源電圧Ｖｄとの接点を開閉する。制御基板１０は、Ｄ級アンプ回路駆動信号を発生させることで、ドライブ回路６２，６４への電源電圧の通電および遮断を制御する。
【００３１】
待機状態から所定の電圧出力値の高圧帯電出力を開始する際には、まず電源電圧制御回路８２の接点を切り替えて、ハイサイド・ドライブ回路６２およびロウサイド・ドライブ回路６４への電力供給を行う。ドライブ回路６２，６４に電力供給が開始されると、ドライブ回路６２，６４は、ゼロ出力に対応するオン・デューティ比で、ドライブ回路６２，６４を駆動し、トランジスタ６８，７０は、そのオン・デューティ比で導通および非導通を切り替え始める。そして、目標の電圧出力値を０Ｖから徐々に、所望の出力値まで増加させることとなる。
【００３２】
ゼロ出力時のカップリングコンデンサ７４の左側一端の電圧は、オン・デューティ比α（％）に応じて、Ｖｄｄ×α／１００となる。すなわち、ドライブ回路６２，６４に電力供給が開始されてゼロ出力を開始した直後から、Ｖｄｄ×α／１００の電圧がカップリングコンデンサ７４に印加されることとなる。なんら手当をしなければ、高圧電源２０自体に電源電圧Ｖｄｄが供給される前は、カップリングコンデンサ７４の充電電位は０Ｖであるため、電源電圧が供給された後１回目にゼロ出力でドライブ回路６２，６４に電力供給を開始した直後に、カップリングコンデンサ７４の充電電位がＶｄｄ×α／１００となるように電源電圧Ｖｄｄからトランジスタ６８、ローパスフィルタ７２のインダクタＬを経由して、カップリングコンデンサ７４に突入電流が発生する。この突入電流は、トランス８０の一次側に流れるため、トランス８０の二次側から高圧帯電出力の誤出力を発生させる。
【００３３】
そこで本実施形態では、抵抗素子７６および抵抗素子７８を設け、Ｄ級アンプ回路駆動信号によりドライブ回路６２，６４に電力が供給される前に、電源電圧Ｖｄｄを分圧してカップリングコンデンサ７４を予め充電しておくよう制御する。抵抗素子７６および抵抗素子７８は、それぞれ、抵抗値Ｒ１および抵抗値Ｒ２を有し、電源電圧および接地電圧とカップリングコンデンサ７４の左側一端とを接続し、本実施形態の充電手段を構成する。スイッチング回路９２の出力が開始される前にカップリングコンデンサ７４を予め充電しておく構成により、突入電流を緩和し、ひいては高圧帯電出力の誤出力を防止することができる。
【００３４】
以下、図３を参照しながら、上述した制御を実現するための制御基板１０側の機能構成について説明する。図３は、本実施形態の制御基板１０の機能構成を示すブロック図である。図３に示すように、本実施形態の制御基板１０は、上述した制御基板１０−高圧電源２０間の接続線が接続される電源電圧出力端子１０４、駆動信号出力端子１０６および制御信号出力端子１０８と、各種出力端子に出力するための制御信号を発生させる信号生成部１００とを含む。信号生成部１００は、スイッチング回路９２が出力を開始させる前にカップリングコンデンサ７４が満充電されるようにトランジスタ６８，７０の駆動を制御する本実施形態の制御手段を提供する。
【００３５】
信号生成部１００は、主電源の電源電圧出力と電源電圧出力端子との接点の開閉を制御して、高圧電源２０への電源電圧の供給を制御する。これとともに信号生成部１００は、電源電圧の供給によってカップリングコンデンサ７４が充分に充電された後に高圧電源２０のドライブ回路６２，６４への電力供給が行われるように、電源電圧の供給を開始してから所定の充電時間の経過を待ってＤ級アンプ回路駆動信号をＯＮの信号レベルに設定する。ここで、ＯＮの信号レベルは、電源電圧制御回路８２のＶｄｄとＶｄの接点を閉じ、ドライブ回路６２，６４に電力供給を開始させる信号レベルである。
【００３６】
カップリングコンデンサ７４の充電時間は、回路のＲＣ時定数に応じた時間であり、より具体的には抵抗素子７６および抵抗素子７８の抵抗値Ｒ１および抵抗値Ｒ２、カップリングコンデンサ７４の静電容量Ｃｃにより定められる。所定の電圧偏差〔％〕における充電時間は、おおよそ下記式（１）で計算することができ、１％の電圧偏差（つまり９９％充電）の場合は、−ｌｎ（電圧偏差／１００）＝４．６である。
【００３７】
【数１】
0005549992.tif 000002
【００３８】
したがって、本実施形態の信号生成部１００は、高圧電源２０に電源電圧Ｖｄｄの供給を開始させた時点から、所望の電圧偏差〔％〕に到達するまでの充電時間τが経過した後にＤ級アンプ回路制御信号をＯＮに設定する。これにより、ドライブ回路６２，６４に電力が供給される前に、所望の電圧偏差〔％〕内でカップリングコンデンサ７４を充電することができる。なお、本実施形態において、所与のレベルまでカップリングコンデンサ７４が充電された状態、すなわちカップリングコンデンサ７４に印加される電圧が、許容される電圧偏差の範囲内に到達した状態を満充電された状態とする。
【００３９】
また上述したように、ゼロ出力を開始した直後からＶｄｄ×α／１００の電圧がカップリングコンデンサ７４に印加されるため、カップリングコンデンサ７４の充電電位がＶｄｄ×α／１００となるように抵抗値Ｒ１および抵抗値Ｒ２を決定することが好ましい。つまり、所望のパフォーマンスに応じて許容されるＲＣ時定数を考慮しつつ、Ｒ２／（Ｒ１＋Ｒ２）＝α／１００となるように抵抗値Ｒ１、抵抗値Ｒ２を決定することが好ましい。なお、オン・デューティ比αは、図２に示した出力制御回路６０の回路乗数により決定されるものである。
【００４０】
また、カップリングコンデンサ７４には、実際上、製品毎に容量にバラツキがあるため、他の実施形態では、信号生成部１００は、上述した充電時間τにさらに容量の公差に応じたマージンを加えた時間の経過を待った後にＤ級アンプ回路制御信号をＯＮに設定することができる。このようにマージンを設けることで、カップリングコンデンサ７４の容量のバラツキを許容しつつ、スイッチング回路９２が出力し始める前にカップリングコンデンサ７４の満充電を確保することができる。
【００４１】
また、電子写真方式のプリントエンジンの帯電装置３０では、放電が発生する電圧レベルの誤出力が発生してしまうと、感光体ドラムに放電履歴が残留してしまい、画像の品質に重大な影響を与える。例えばプラス放電の場合には画像に色帯が発生してしまい、逆にマイナス放電の場合には画像に白帯が発生してしまう。したがって、放電を発生する電圧レベルの誤出力は許容できない。しかしながら、逆の観点からは、所定の閾値を超えなければ放電が発生しないため、放電が発生しない程度の誤出力を許容することができるともいえる。そこで、他の実施形態では、この放電を発生させない電圧レベルの誤出力を許容することで、公差の大きい安価な部品を使用することもできる。
【００４２】
さらに他の実施形態では、放電を発生させない誤出力の電圧レベルに対応する電圧偏差を許容することで、満充電とみなす充電レベルを許容範囲内で引き下げることにより、電源電圧供給から駆動開始までのタイムラグを低減し、プリントタイムを短縮化することができる。以下、放電を発生させない誤出力の電圧レベルに対応する電圧偏差を許容する他の実施形態について、詳細に説明する。
【００４３】
放電が発生する電圧レベルは、一般にはパッシェンの法則に従い、帯電装置３０と感光体ドラム４０とのニップ部のギャップの距離ｄと、レーザプリンタが設置される環境の大気圧ｐとの関数で表すことができ、パッシェンの法則に従う放電開始電圧ＶＢｒｅａｋＤｏｗｎは、下記式（２）で表される。なお、下記式（２）中、ＢおよびＣは、それぞれ定数である。図４（Ａ）は、パッシェンの法則に従った大気圧ｐとギャップ距離ｄの積と放電開始電圧の関係を示すグラフである。図４（Ａ）に示すように、大気圧ｐとギャップ距離ｄとの積に対して放電開始電圧ＶＢｒｅａｋＤｏｗｎを求めることができる。
【００４４】
【数２】
0005549992.tif 000003
【００４５】
また充電開始からｔ秒後のカップリングコンデンサ７４の電圧Ｖｃ（ｔ）は、下記式（３）で表すことができる。図４（Ｂ）は、充電開始からの電圧Ｖｃ（ｔ）の時間変化を示すグラフである。図４（Ｂ）に示すように、カップリングコンデンサ７４の電圧Ｖｃは、時定数に応じてＶｄｄ×Ｒ２／（Ｒ１＋Ｒ２）へ収束するように変化する。
【００４６】
【数３】
0005549992.tif 000004
【００４７】
トランス８０の変圧比を１：ｍとすると、ｔ秒後に電源電圧制御回路８２の接点を閉じた場合に発生する誤出力の大きさは、概ねｔ秒後にＶｃ（ｔ）と、ゼロ出力時のカップリングコンデンサ７４にかかる電圧Ｖｄｄ×α／１００との電圧差に変圧比を乗算したものとなり、（Ｖｃ（ｔ）−Ｖｄｄ×α／１００）×ｍで表される。したがって、他の実施形態では、（Ｖｃ（τ）−Ｖｄｄ×α／１００）×ｍ＜ＶＢｒｅａｋＤｏｗｎとなる時間τを計算し、その計算された時間τ経過した後に、Ｄ級アンプ回路制御信号をＯＮに設定する。この条件を満たす時間τは、誤出力がＶＢｒｅａｋＤｏｗｎとなる電圧偏差に対応する充電時間τに相当する。これにより、ドライブ回路６２，６４に電力が供給される前に、放電開始電圧に対応する電圧偏差内でカップリングコンデンサ７４の充電を確保することができ、プリントタイムを短縮化しつつ、画像品質の劣化を防止することができる。なお、部品の公差を考慮して上記時間τにマージンを加えてもよいことは言うまでもない。
【００４８】
また、上記時間τは、制御基板１０のＣＰＵ１２で計算する構成としてもよいが、予め設計計算にて求めてＲＯＭ１４などのメモリに記憶させておくことで、ＣＰＵ１２の計算負荷を軽減することもできる。また、パッシェンの法則に従うと、放電開始電圧ＶＢｒｅａｋＤｏｗｎは、大気圧ｐに依存するため、図３に示すように、制御基板１０に大気圧センサ１０２を設け、この大気圧センサ１０２の測定値に応じて放電開始電圧ＶＢｒｅａｋＤｏｗｎ（ｐ）を計算し、（Ｖｃ（τ）−Ｖｄｄ×α／１００）×ｍ＜ＶＢｒｅａｋＤｏｗｎ（ｐ）となる時間τを計算してもよい。この実施形態では、大気圧に応じた最適な充電時間が計算され、レーザプリンタが設置される場所、大気圧の変化に対応して、放電を発生しない最適な時間でＤ級アンプの駆動を開始することができるため、画像品質およびプリントタイムの観点から環境に適合した動作が可能となる。
【００４９】
図５は、本実施形態の制御基板１０および高圧電源２０において実行される高圧電源制御フローを示すフローチャートである。図５に示す制御は、ステップＳ１００から開始され、制御基板１０の信号生成部１００は、ステップＳ１０１では、上述した充電時間τの値を取得し、タイマにその充電時間τを設定し、ステップＳ１０２で、電源電圧の供給を開始させる。充電時間τは、ＣＰＵ１２が計算することで取得してもよく、予め計算された値をＲＯＭ１４等から読み出して取得してもよい。
【００５０】
高圧電源２０に電源電圧Ｖｄｄが投入されると、高圧電源２０では、ステップＳ１０３で、抵抗素子７６，７８を介してカップリングコンデンサ７４の充電が開始される。ステップＳ１０４では、制御基板１０の信号生成部１００は、上記設定された時間が経過するまで（ＮＯの間）待ち受ける。ステップＳ１０４で、設定時間経過したと判断された場合（ＹＥＳ）には、ステップＳ１０５で、信号生成部１００は、Ｄ級アンプ回路駆動信号をＯＮレベルに設定する。高圧電源２０では、その信号を受けて電源電圧制御回路８２の接点が閉じられ、ドライブ回路６２，６４に電力が供給される。
【００５１】
ステップＳ１０６では、信号生成部１００は、出力値制御信号をＯＮレベルに設定する。高圧電源２０では、これを受けて出力制御回路６０が、ゼロ出力に対応するオン・デューティ比αでドライブ回路６２，６４の駆動を開始させ、ステップＳ１０７で、ゼロ出力から所望の高圧出力レベルまで目標の電圧出力値を増大させる通常制御へ移行する。
【００５２】
上述した実施形態によれば、Ｄ級アンプ方式の高圧電源回路において、トランジスタ６８，７０を駆動するドライブ回路６２，６４への電源供給が開始される前に、抵抗素子７６，７８により電源電圧Ｖｄｄを分圧してカップリングコンデンサ７４を予め充電する。スイッチング回路９２が出力を開始する前にカップリングコンデンサ７４を満充電する構成により、トランス８０の一次側への突入電流が緩和され、高圧帯電出力の誤出力を緩和し、ひいては誤出力に起因する画像品質の劣化を好適に回避することができる。
【００５３】
またドライブ回路６２，６４への電源供給を開始するタイミングは、画質劣化を引き起こさないカップリングコンデンサ７４の充電レベルを考慮して定められるため、プリントのパフォーマンスの低下を最小限なものとすることができる。特に、帯電装置３０が放電を発生させない放電開始電圧未満の誤出力を許容することにより、画質を劣化させることなくプリントタイムを短縮することが可能となる。
【００５４】
なお、上述した実施形態では、タイマにより所定の時間τが経過した後にＤ級アンプ回路駆動信号をＯＮレベルに設定するものとして説明したが、コスト上許容されるのであれば、カップリングコンデンサ７４の両端の電圧を充分な精度で計測する構成とし、上記許容の電圧偏差に対応する所定の電圧レベルとなったことを契機として、Ｄ級アンプ回路駆動信号をＯＮレベルに設定する構成としてもよい。
【００５５】
以上説明してきたように、本実施形態によれば、画像形成処理のパフォーマンスを維持しつつ、Ｄ級アンプ方式の高圧電源の誤出力を緩和し、電子写真方式等の帯電装置を使用する画像形成プロセスにおける画像劣化を好適に防止することが可能な電源装置、該電源装置を備える画像形成装置、該電源装置において実現される電源制御方法を提供することができる。
【００５６】
これまで本発明の実施形態について説明してきたが、本発明の実施形態は上述した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。
【符号の説明】
【００５７】
１０…制御基板、１２…ＣＰＵ、１４…ＲＯＭ、２０…高圧電源、３０…帯電装置、３２…芯金、３４…導電層、３６…表層、４０…感光体ドラム、４２…帯電面、５０…電源装置、６０…出力制御回路、６２…ハイサイド・ドライブ回路、６４…ロウサイド・ドライブ回路、６８，７０…トランジスタ、７２…ローパスフィルタ、７４…カップリングコンデンサ、７６，７８…抵抗素子、８０…トランス、８２…電源電圧制御回路、８４…電源電圧入力端子、８６…駆動信号入力端子、８８…制御信号入力端子、９０…高圧出力端子、９２…スイッチング回路、１００…信号生成部、１０２…大気圧センサ、１０４…電源電圧出力端子、１０６…駆動信号出力端子、１０８…制御信号出力端子
【先行技術文献】
【特許文献】
【００５８】
【特許文献１】特許第３６３２４２８号明細書
【特許文献２】特開平  ５−  ７６１０３号公報
【図１】
0005549992.tif 000005
【図２】
0005549992.tif 000006
【図３】
0005549992.tif 000007
【図４】
0005549992.tif 000008
【図５】
0005549992.tif 000009