(57)【特許請求の範囲】
【請求項１】
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された複数の中心電極と、
入出力ポート間に前記中心電極の一つと並列に接続された終端抵抗と、
入出力ポート間であって前記終端抵抗と接続された容量が可変な容量手段と、
を備えたことを特徴とする非可逆回路素子。
【請求項２】
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第１中心電極及び第２中心電極と、
を備え、
前記第１中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第２中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗が電気的に接続され、
前記入力ポートと前記出力ポートとの間に、容量が可変な容量手段が前記終端抵抗と並列に接続され、
前記出力ポートと前記グランドポートとの間に整合容量が電気的に接続されていること、
を特徴とする非可逆回路素子。
【請求項３】
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第１中心電極及び第２中心電極と、
を備え、
前記第１中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第２中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第１整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第２整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗が電気的に接続され、
前記入力ポートと前記出力ポートとに間に、容量が可変な容量手段が前記終端抵抗と並列に接続されていること、
を特徴とする非可逆回路素子。
【請求項４】
前記第２中心電極は前記フェライトに複数回巻回されていること、を特徴とする請求項２又は請求項３に記載の非可逆回路素子。
【請求項５】
前記容量手段は容量可変コンデンサからなること、を特徴とする請求項１ないし請求項４のいずれかに記載の非可逆回路素子。
【請求項６】
前記容量手段は、少なくとも一つのコンデンサと該コンデンサのオン、オフを切り替えるスイッチング素子とを有していること、を特徴とする請求項１ないし請求項４のいずれかに記載の非可逆回路素子。
【請求項７】
前記容量手段は、並列に接続された複数のコンデンサとそれぞれのコンデンサのオン、オフを切り替えるスイッチング素子とを有していること、を特徴とする請求項１ないし請求項４のいずれかに記載の非可逆回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。
【背景技術】
【０００２】
従来、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。【０００３】
この種の非可逆回路素子としては、特許文献１に記載のように、任意の周波数帯域において十分なアイソレーション特性を得るために、複数の整合用コンデンサそれぞれに第１可変整合機構を直列接続し、該第１可変整合機構のリアクタンスを変化させるようにしたものが記載されている。【０００４】
しかしながら、この非可逆回路素子では、順方向から高周波電流が入力された際に該高周波電流が前記第１可変整合機構を通過するために、どうしても挿入損失が大きくなるという問題点を有している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−８５９８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、挿入損失を劣化させることなく、アイソレーション周波数を調整可能な非可逆回路素子を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された複数の中心電極と、
入出力ポート間に前記中心電極の一つと並列に接続された終端抵抗と、
入出力ポート間であって前記終端抵抗と接続された容量が可変な容量手段と、
を備えたことを特徴とする。【０００８】
第１の形態である非可逆回路素子においては、逆方向から高周波電流が入力されると、終端抵抗と並列に接続されている中心電極と容量が可変な容量手段とで形成される並列共振回路によって減衰（アイソレーション）される。容量手段の容量値を変更することによりアイソレーション周波数が調整される。また、終端抵抗のインピーダンスを選択することにより、減衰量が調整される。一方、順方向から高周波信号が入力されると、終端抵抗が接続されていない中心電極に大きな電流が流れ、終端抵抗や前記容量手段にはほとんど高周波電流が流れないため、容量手段が追加されていてもそれによる損失は無視でき、挿入損失が増大することはない。【０００９】
本発明の第２の形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第１中心電極及び第２中心電極と、
を備え、
前記第１中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第２中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗が電気的に接続され、
前記入力ポートと前記出力ポートとの間に、容量が可変な容量手段が前記終端抵抗と並列に接続され、
前記出力ポートと前記グランドポートとの間に整合容量が電気的に接続されていること、
を特徴とする。【００１０】
第２の形態である非可逆回路素子においては、出力ポートから高周波電流が入力されると、第１中心電極と容量が可変な容量手段とで形成される並列共振回路によって減衰（アイソレーション）される。容量手段の容量値を変更することによりアイソレーション周波数が調整される。また、終端抵抗のインピーダンスを選択することにより、減衰量が調整される。一方、入力ポートから出力ポートへ高周波電流が流れる動作時には、第２中心電極に大きな高周波電流が流れ、終端抵抗や前記容量手段にはほとんど高周波電流が流れないため、容量手段が追加されていてもそれによる損失は無視でき、挿入損失が増大することはない。【００１１】
本発明の第３の形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第１中心電極及び第２中心電極と、
を備え、
前記第１中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第２中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第１整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第２整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗が電気的に接続され、
前記入力ポートと前記出力ポートとの間に、容量が可変な容量手段が前記終端抵抗と並列に接続されていること、
を特徴とする。【００１２】
第３の形態である非可逆回路素子においては、出力ポートから高周波電流が入力されると、第１中心電極と第１整合容量及び容量が可変な容量手段とで形成される並列共振回路によって減衰（アイソレーション）される。容量手段の容量値を変更することによりアイソレーション周波数が調整される。また、終端抵抗のインピーダンスを選択することにより、減衰量が調整される。一方、入力ポートから出力ポートへ高周波電流が流れる動作時には、第２中心電極に大きな高周波電流が流れ、終端抵抗や前記容量手段にはほとんど高周波電流が流れないため、容量手段が追加されていてもそれによる損失は無視でき、挿入損失が増大することはない。
【発明の効果】
【００１３】
本発明によれば、挿入損失特性を劣化させることなく、アイソレーション周波数を調整可能である。
【図面の簡単な説明】
【００１４】
【図１】第１実施例である非可逆回路素子を示す等価回路図である。
【図２】第２実施例である非可逆回路素子を示す等価回路図である。
【図３】第３実施例である非可逆回路素子を示す等価回路図である。
【図４】第４実施例である非可逆回路素子を示す等価回路図である。
【図５】第２実施例である非可逆回路素子の構成例１を示す斜視図である。
【図６】第２実施例である非可逆回路素子の構成例２を示す斜視図である。
【図７】フェライト・磁石素子を示す分解斜視図である。
【図８】中心電極付きフェライトを示す斜視図である。
【図９】第２実施例である非可逆回路素子の入力整合特性を示すスミス図である。
【図１０】第２実施例である非可逆回路素子の挿入損失を示すグラフである。
【図１１】第２実施例である非可逆回路素子のアイソレーション特性を示すグラフである。
【図１２】第２実施例である非可逆回路素子の出力整合特性を示すスミス図である。
【図１３】第４実施例である非可逆回路素子の入力整合特性を示すスミス図である。
【図１４】第４実施例である非可逆回路素子の挿入損失を示すグラフである。
【図１５】第４実施例である非可逆回路素子のアイソレーション特性を示すグラフである。
【図１６】第４実施例である非可逆回路素子の出力整合特性を示すスミス図である。
【発明を実施するための形態】
【００１５】
以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各図において、同じ部材、部分については共通する符号を付し、重複する説明は省略する。
【００１６】
（第１実施例、図１参照）
第１実施例である非可逆回路素子（２ポート型アイソレータ）は、図１に示すように、図示しない永久磁石により直流磁界が印加されるフェライト３２と、該フェライト３２に互いに絶縁状態で交差して配置された第１中心電極３５（Ｌ１）及び第２中心電極３６（Ｌ２）とを備えている。第１中心電極３５は、一端が入力ポートＰ１に接続され、他端が出力ポートＰ２に接続されている。第２中心電極３６は、一端が出力ポートＰ２に接続され、他端がグランドポートＰ３に接続されている。入力ポートＰ１と出力ポートＰ２との間に終端抵抗Ｒが第１中心電極３５と並列に接続され、入力ポートＰ１と出力ポートＰ２との間に、容量可変コンデンサＣ１１が接続され、出力ポートＰ２とグランドポートＰ３との間に整合コンデンサＣ２が接続されている。
【００１７】
この非可逆回路素子においては、出力ポートＰ２から高周波電流が入力されると、第１中心電極３５と容量可変コンデンサＣ１１とで形成される並列共振回路によって減衰（アイソレーション）される。容量可変コンデンサＣ１１の容量値を変更することによりアイソレーション周波数が調整される。また、終端抵抗Ｒのインピーダンスを選択することにより、減衰量が調整される。一方、入力ポートＰ１から出力ポートＰ２へ高周波電流が流れる動作時には、第２中心電極３６に大きな高周波電流が流れ、終端抵抗Ｒや容量可変コンデンサＣ１１にはほとんど高周波電流が流れないため、容量可変コンデンサＣ１１が追加されていてもそれによる損失は無視でき、挿入損失が増大することはない。
【００１８】
なお、容量可変コンデンサＣ１１は、容量値が段階的に変更可能、あるいは、容量値が無段階に変更可能のいずれであってもよい。
【００１９】
（第２実施例、図２参照）
第２実施例である非可逆回路素子（２ポート型アイソレータ）は、図２に示すように、第１中心電極３５と並列に終端抵抗Ｒ及び第１整合コンデンサＣ１を接続し、入力ポートＰ１側にインピーダンス整合用のコンデンサＣＳ１，ＣＡを接続し、出力ポートＰ２側にインピーダンス整合用のコンデンサＣＳ２を接続し、さらに、第１中心電極３５や終端抵抗Ｒと並列に、調整用コンデンサＣ１２と該コンデンサＣ１２のオン、オフを切り替えるスイッチング素子Ｓ１１が接続されている。他の構成は、前記第１実施例と同様である。なお、本第２実施例の特性は以下の図９〜図１２を参照して説明する。
【００２０】
この非可逆回路素子においては、出力ポートＰ２から高周波電流が入力されると、第１中心電極３５と第１整合コンデンサＣ１及び調整用コンデンサＣ１２とで形成される並列共振回路によって減衰（アイソレーション）される。スイッチング素子Ｓ１１によってコンデンサＣ１２のオン、オフを変更することによりアイソレーション周波数が調整される。また、終端抵抗Ｒのインピーダンスを選択することにより、減衰量が調整される。一方、入力ポートＰ１から出力ポートＰ２へ高周波電流が流れる動作時には、第２中心電極３６に大きな高周波電流が流れ、終端抵抗Ｒや第１整合コンデンサＣ１あるいは調整用コンデンサＣ１２にはほとんど高周波電流が流れないため、コンデンサＣ１２やスイッチング素子Ｓ１１が追加されていてもそれによる損失は無視でき、挿入損失が増大することはない。
【００２１】
（第３実施例、図３参照）
第３実施例である非可逆回路素子（２ポート型アイソレータ）は、図３に示すように、前記第２実施例で示したスイッチング素子Ｓ１１を半導体スイッチＳ１２として構成したものである。半導体スイッチＳ１２は、ダイオードＤ１５、抵抗Ｒ１５及びコンデンサＣ１５からなるＳＰＳＴスイッチとして周知のものである。他の構成は第２実施例と同様であり、その作用効果も第２実施例で説明したとおりである。なお、スイッチング素子としては、ＳＰＤＴスイッチやＭＥＭＳスイッチなどを用いてもよい。
【００２２】
（第４実施例、図４参照）
第４実施例である非可逆回路素子（２ポート型アイソレータ）は、図４に示すように、調整用コンデンサＣ１２にいま一つの調整用コンデンサＣ１３を並列に追加し、二つの調整用コンデンサＣ１２，１３のオン、オフを選択的に切り替えるスイッチング素子Ｓ１３を接続したものである。スイッチング素子Ｓ１３は、コンデンサＣ１２，１３のオン、オフを個別に切り替えるとともに、中立位置をも選択できる。スイッチング素子としては、ＳＰＤＴスイッチやＭＥＭＳスイッチを用いてもよい。本第４実施例では調整用の容量値を３段階に切り替え可能である。他の構成は、前記第２実施例と同様であり、その作用効果も基本的には第２実施例と同様である。なお、本第４実施例の特性は以下の図１３〜図１６を参照して説明する。
【００２３】
（非可逆回路素子の構成例１、図５参照）
ここで、前記第２実施例である非可逆回路素子の構成例１について図５を参照して説明する。この非可逆回路素子は、回路基板２０上に、第１及び第２中心電極（図示せず）を導体膜にて形成したフェライト３２の左右を一対の永久磁石４１で接着剤層４２を介して固定したフェライト・磁石素子３０を実装したものである。整合回路や共振回路を構成する各種素子Ｃ１，Ｃ２，ＣＳ１，ＣＳ２，ＣＡ，Ｃ１２，Ｓ１１，Ｒは、それぞれ、チップタイプとして構成され、回路基板２０上に実装されている。これらの素子は、多層に積層された回路基板２０の表面や内部に形成された電極や導体によって図２に示した等価回路を形成するように電気的に接続されている。
【００２４】
（非可逆回路素子の構成例２、図６参照）
次に、前記第２実施例である非可逆回路素子の構成例２について図６を参照して説明する。この非可逆回路素子は、回路基板２０上に前記フェライト・磁石素子３０を実装し、チップタイプの部品としては終端抵抗Ｒ及びスイッチング素子Ｓ１１を回路基板２０上に実装している。他の素子Ｃ１，Ｃ２，ＣＳ１，ＣＳ２，ＣＡ，Ｃ１２は、多層に積層された回路基板２０内に形成された電極などで形成されている。
【００２５】
また、フェライト・磁石素子３０上には、接着剤層１５を介して平板状ヨーク１０が磁気シールドのために配置されている。
【００２６】
（フェライト・磁石素子の構成、図７及び図８参照）
フェライト３２には、互いに電気的に絶縁された状態で第１中心電極３５及び第２中心電極３６が巻回されている。永久磁石４１はフェライト３２に対して直流磁界を厚み方向に印加するように、例えば、エポキシ系の接着剤層４２を介して接着されている。
【００２７】
第１中心電極３５は導体膜にて形成されている。即ち、図８に示すように、フェライト３２の表面側において右下から立ち上がって２本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面の中継用電極３５ａを介して裏面側に回り込み、裏面側において表面側と透視状態で重なるように２本に分岐した状態で形成され、その一端は下面に形成された接続用電極３５ｂに接続されている。また、第１中心電極３５の他端は下面に形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と以下に説明する第２中心電極３６とは、間に絶縁膜が形成されて互いに絶縁された状態で交差している。
【００２８】
第２中心電極３６は導体膜にて形成されている。まず、０．５ターン目３６ａが表面側において右下から左上に長辺に対して比較的大きな角度で傾斜して第１中心電極３５と交差した状態で形成され、上面の中継用電極３６ｂを介して裏面側に回り込み、１ターン目３６ｃが裏面側において略垂直に第１中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下面の中継用電極３６ｄを介して表面側に回り込み、１．５ターン目３６ｅが表面側において第１中心電極３５と交差した状態で形成され、上面の中継用電極３６ｆを介して裏面側に回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋ、中継用電極３６ｌ、３．５ターン目３６ｍ、中継用電極３６ｎ、４ターン目３６ｏ、がフェライト３２の表裏面及び上下面にそれぞれ形成されている。また、第２中心電極３６の両端は、それぞれフェライト３２の下面に形成された接続用電極３５ｃ，３６ｐに接続されている。なお、接続用電極３５ｃは第１中心電極３５及び第２中心電極３６のそれぞれの端部の接続用電極として共用されている。
【００２９】
即ち、第２中心電極３６はフェライト３２に螺旋状に４ターン巻回されていることになる。ここで、ターン数とは、中心電極３６が表裏面をそれぞれ１回横断した状態を０．５ターンとして計算している。そして、中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。このように、第２中心電極３６をフェライト３２に複数回巻回することにより、第２中心電極３６のインダクタンスが大きくなり、挿入損失が低下し、動作周波数帯域も拡大する。
【００３０】
（第２実施例の特性、図９〜図１２参照）
前記第２実施例（図２参照）の特性を図９〜図１２に示す。図９は入力整合特性を示し、図１０は順方向の挿入損失を示している。図９及び図１０において、調整用コンデンサＣ１２をオンした場合（コンデンサＣ１，Ｃ１２が平衡容量として作用する場合）とオフした場合（コンデンサＣ１のみが作用する場合）とを示しているが、いずれも特性を示す曲線はほとんど重なっており、コンデンサＣ１２を挿入したことによる影響は生じていない。
【００３１】
図１１は逆方向のアイソレーション特性を示し、図１２は出力整合特性を示している。図１１において、調整用コンデンサＣ１２をオフした場合のアイソレーション特性を曲線Ａで示し、調整用コンデンサＣ１２をオンした場合のアイソレーション特性を曲線Ｂで示している。コンデンサＣ１２をオンすることによりアイソレーション周波数が低周波数帯域へシフトしている。即ち、アイソレーション特性はコンデンサＣ１２をオフした場合にＢａｎｄ８（８８０−９１５ＭＨｚ）であったものが、コンデンサＣ１２をオンするとＢａｎｄ５（８２４−８４９ＭＨｚ）にシフトする。図１２においても調整用コンデンサＣ１２をオンした場合とオフした場合とを示しているが、特性を示す曲線はほとんど重なっている。
【００３２】
（第４実施例の特性、図１３〜図１６参照）
前記第４実施例（図４参照）の特性を図１３〜図１６に示す。図１３は入力整合特性を示し、図１４は順方向の挿入損失を示している。図１３及び図１４において、調整用コンデンサＣ１２、Ｃ１３がオフの場合（コンデンサＣ１のみが作用する場合）と、調整用コンデンサＣ１２をオンした場合（コンデンサＣ１，Ｃ１２が並列容量として作用する場合）と、調整用コンデンサＣ１３をオンした場合（コンデンサＣ１，Ｃ１３が並列容量として作用する場合）とを示しているが、いずれも特性を示す曲線はほとんど重なっており、コンデンサＣ１２，Ｃ１３を挿入したことによる影響は生じていない。
【００３３】
図１５は逆方向のアイソレーション特性を示し、図１６は出力整合特性を示している。図１５において、調整用コンデンサＣ１２，Ｃ１３をオフした場合のアイソレーション特性を曲線Ａで示し、調整用コンデンサＣ１２をオンした場合のアイソレーション特性を曲線Ｂで示し、調整用コンデンサＣ１３をオンした場合のアイソレーション特性を曲線Ｃで示している。コンデンサＣ１２，Ｃ１３をオンすることによりアイソレーション周波数が低周波数帯域へシフトしている。即ち、アイソレーション特性はコンデンサＣ１２，Ｃ１３をオフした場合にＢａｎｄ８（８８０−９１５ＭＨｚ）であったものが、コンデンサＣ１２をオンするとＢａｎｄ５（８２４−８４９ＭＨｚ）にシフトし、コンデンサＣ１３をオンするとＢａｎｄ１３（７７７−７９２ＭＨｚ）にシフトする。図１６においても調整用コンデンサＣ１２，Ｃ１３を選択的にオンした場合とオフした場合とを示しているが、特性を示す曲線はほとんど重なっている。
【００３４】
（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００３５】
例えば、永久磁石４１のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。また、フェライト・磁石素子３０の構成や第１及び第２中心電極３５，３６の形状は種々に変更することができる。
【００３６】
さらに、平板状をなすフェライトの一主面上に第１及び第２中心電極を所定の角度で交差した状態で配置した構成（例えば、特開平９−２３２８１８号公報に詳しく記載されている）の非可逆回路素子として構成することも可能である。
【産業上の利用可能性】
【００３７】
以上のように、本発明は、非可逆回路素子に有用であり、特に、挿入損失を劣化させることなく、アイソレーション周波数を調整できる点で優れている。
【符号の説明】
【００３８】
３０…フェライト・磁石素子
３２…フェライト
３５…第１中心電極
３６…第２中心電極
４１…永久磁石
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…グランドポート
Ｃ１，Ｃ２…整合用コンデンサ
Ｃ１１，Ｃ１２，Ｃ１３…調整用コンデンサ
Ｓ１１，Ｓ１２，Ｓ１３…スイッチング素子
Ｒ…終端抵抗
【図１】
0005418682.tif 000002
【図２】
0005418682.tif 000003
【図３】
0005418682.tif 000004
【図４】
0005418682.tif 000005
【図５】
0005418682.tif 000006
【図６】
0005418682.tif 000007
【図７】
0005418682.tif 000008
【図８】
0005418682.tif 000009
【図９】
0005418682.tif 000010
【図１０】
0005418682.tif 000011
【図１１】
0005418682.tif 000012
【図１２】
0005418682.tif 000013
【図１３】
0005418682.tif 000014
【図１４】
0005418682.tif 000015
【図１５】
0005418682.tif 000016
【図１６】
0005418682.tif 000017