(57)【特許請求の範囲】
【請求項１】
１ビットのデジタルベースバンドデータの正転データと当該正転データの反転データとを入力し、第１ＲＦ信号と当該第１ＲＦ信号と位相が１８０度異なる第２ＲＦ信号とを入力し、前記正転データおよび前記反転データが前記第１ＲＦ信号および前記第２ＲＦ信号によって周波数変換された第１電圧信号と当該第１電圧信号の差動信号である第２電圧信号とを出力する受動ミキサ回路と、
定電流源と、
前記定電流源によって生成された定電流を、前記受動ミキサ回路から出力された前記第１電圧信号、第２電圧信号に応じて第１出力信号と、当該第１電圧信号の差動信号である第２出力信号とに変換する差動対素子と、
を有するユニットブロックを複数個含み、
複数ビットの前記デジタルベースバンドデータからなるデジタルベースバンド信号によって前記第１ＲＦ信号及び前記第２ＲＦ信号を変調し、前記各ユニットブロックからの出力信号を加算すること特徴とする直接ＲＦ変調送信器。
【請求項２】
前記受動ミキサ回路は、
ソースに前記１ビットのデジタルベースバンドデータの正転データが入力され、ゲートに前記第１ＲＦ信号が入力され、ドレインが前記差動対を構成する第５トランジスタのゲートに接続される第１トランジスタと、
ソースに前記１ビットのデジタルベースバンドデータの正転データが入力され、ゲートに前記第２ＲＦ信号が入力され、ドレインが前記差動対を構成する第６トランジスタのゲートに接続される第２トランジスタと、
ソースに前記１ビットのデジタルベースバンドデータの反転データが入力され、ゲートに前記第２ＲＦ信号が入力され、ドレインが前記第５トランジスタのゲートに接続される第３トランジスタと、
ソースに前記１ビットのデジタルベースバンドデータの反転データが入力され、ゲートに前記第１ＲＦ信号が入力され、ドレインが前記第６トランジスタのゲートに接続される第４トランジスタと、
を含むこと特徴とする請求項１に記載の直接ＲＦ変調送信器。
【請求項３】
前記定電流源は、前記第５トランジスタのソースと前記第６トランジスタのソースの共通接点に接続されることを特徴とする請求項２に記載の直接ＲＦ変調送信器。
【請求項４】
前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタは、Ｎ型ＭＯＳトランジスタで構成されることを特徴とする請求項２から３のいずれかに１項に記載の直接ＲＦ変調送信器。
【請求項５】
前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタは、Ｐ型ＭＯＳトランジスタで構成されることを特徴とする請求項２から３のいずれかに１項に記載の直接ＲＦ変調送信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直接ＲＦ変調送信器に関する。
【背景技術】
【０００２】
現在、複数の無線通信規格や複数の周波数のバンドに対応することができる携帯型の通信端末装置（以下、本明細書では携帯端末と記す）がある。複数の規格に対応することをマルチモード対応といい、複数の周波数のバンドに対応することをマルチバンド対応という。
このようなマルチモードマルチバンド対応端末の送信に係る構成として、デジタルベースバンド信号をアナログ信号に変換（デジタル／アナログ変換）する際に、同時にＲＦ送信キャリア周波数への周波数変換も行い、デジタル信号から直接ＲＦ周波数に変調する送信器が近年知られている。このような送信器は、例えば、特許文献１に記載されている。
【０００３】
特許文献１に記載された送信器では、広く知られた電流制御型デジタル／アナログ変換回路におけるトランジスタの縦積み回路の一部に、ギルバートセルミキサに類似した構成のＲＦ周波数変換回路を組み込んでいる。このような構成によれば、デジタル／アナログ変換器とＲＦ周波数変換器、あるいはＲＦ変調器を独立した回路とし、デジタル／アナログ変換とＲＦ周波数変換とを複合化して同時に行うことができる。
【０００４】
特許文献１に記載された送信器は、デジタル／ＲＦ変換器（Digital to RF converter）、直接ＲＦ変換器（Direct RF converter）、あるいは、それらによって構成される直接ＲＦ変調送信器（Direct RF Modulation Transmitter）等と呼ばれることがある。このような構成を送信器に用いると、従来型の分離動作する送信器において必要とされる、デジタル／アナログ変換器とＲＦ周波数変換器との間のアナログベースバンドフィルタ回路を省略できる等の利点がある。
【０００５】
図１１は、上記した直接ＲＦ変調送信器の構成を例示した図である。図１１に示した直接ＲＦ変調送信器は、２つのデジタル／ＲＦ変換器（図中にＤＲＣと記す）１、２、２分周器３、整合回路４、パワーアンプ（図中にＰＡと記す）５とから構成される。
２分周器３には、周波数掛算用のＲＦ信号（以下、送信ローカルＲＦ信号と記す）Ｌｏｉｎ＋、送信ローカルＲＦ信号Ｌｏｉｎ＋の位相が反転された送信ローカルＲＦ信号Ｌｏｉｎ−が外部から供給されている。２分周器３は、送信ローカルＲＦ信号Ｌｏｉｎ＋、Ｌｏｉｎ−を入力し、９０度位相の異なる二対の差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−、ＴｘＬｏＱ＋、ＴｘＬｏＱ−を生成し、デジタル／ＲＦ変換器１、２に各々出力する。
【０００６】
図１１に示した例では、２分周器３によって０度と９０度との差動ローカル信号を生成するため、送信ローカルＲＦ信号Ｌｏｉｎ＋、Ｌｏｉｎ−の周波数は目的とする送信キャリア波の周波数の２倍になる。差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−、ＴｘＬｏＱ＋、ＴｘＬｏＱ−の周波数は送信キャリア波の周波数となる。差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−と、ＴｘＬｏＱ＋、ＴｘＬｏＱ−との間には、９０度の位相差がある。
【０００７】
デジタル／ＲＦ変換器１、２には、いわゆるＩＱ直交変調器と同じ形式の位相関係で差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−と、ＴｘＬｏＱ＋、ＴｘＬｏＱ−が供給される。このことにより、直接ＲＦ変調送信器が構成される。すなわち、デジタル／ＲＦ変換器１には、Ｉ（In-Phase：同相）デジタルベースバンド信号（図中にＩＢＢＤＡＴＡと記す）が入力される。また、デジタル／ＲＦ変換器２には、Ｑ（Quadrature：直交）デジタルベースバンド信号（図中にＱＢＢＤＡＴＡと記す）が入力される。
【０００８】
また、デジタル／ＲＦ変換器１、２には、サンプリングクロック信号（図中にＣＬＫＢＢと記す）が入力される。デジタル／ＲＦ変換器１、２は、いずれもデジタル／アナログ変換機能とベースバンド信号をＲＦ信号に周波数変換する周波数掛算機能とを統合した機能を有する信号変換回路である。このような機能により、デジタル／ＲＦ変換器１は、サンプリングクロック信号、Ｉデジタルベースバンド信号、差動ローカル信号から出力差動信号を出力する。また、デジタル／ＲＦ変換器２は、サンプリングクロック信号、Ｑデジタルベースバンド信号、差動ローカル信号から出力差動信号を出力する。デジタル／ＲＦ変換器１、２から出力された出力差動信号は、加算され、その後、整合回路４を通して送信キャリア波をデジタルベースバンド信号で変調した信号（以下、送信キャリア波変調信号と記す）として出力される。
【０００９】
整合回路４は、送信キャリア波の周波数を中心周波数とするバンドパス型のゲイン特性を有する回路であり、容量素子やインダクタ素子等の受動素子で構成されている。なお、図１１に示した直接ＲＦ変調送信器では、デジタル／ＲＦ変換器１、２が電流を出力することを想定していて、デジタル／ＲＦ変換器１が出力した出力差動信号と、デジタル／ＲＦ変換器２が出力した出力差動信号との加算は、信号経路を直接結合することによって実現される。
【００１０】
図１２は、上記した特許文献１に記載されているデジタル／ＲＦ変換器１、２の構成を示した回路図である。デジタル／ＲＦ変換器１、２は、同じ構成を有している。このため、図１２中にはデジタル／ＲＦ変換器１、２の構成にあたる部分を単に「ＤＲＣ」と示す。また、図１２の説明においても、デジタル／ＲＦ変換器１、２を区別せず、単にデジタル／ＲＦ変換器と記す。
【００１１】
デジタル／ＲＦ変換器は、ＬＳＢ（Least Significant Bit）側の信号を処理するブロックと、ＭＳＢ（Most Significant Bit）側の信号を処理するブロックと、を少なくとも備えている。ＬＳＢ側のブロックは、ユニットブロックがバイナリで重み付けされた電流源２８０、２８１、…２８ｋと、ギルバートセル型に配置されたローカル信号用スイッチ２２０、２２１、…２２ｋと、データ信号用スイッチ２４０、２４１、…２４ｋとで構成されている。１つの電流源と、この電流源に対応して配置された１組のローカル信号用スイッチ、データ信号用スイッチを、以降ユニットブロックとも記す。図１２では、１つのユニットブロックに符号ｕ´を付して示す。
【００１２】
また、ＭＳＢ（Most Significant Bit）側のブロックは、同じ値に重み付けされた電流源２９０と、ギルバートセル型に配置されたローカル信号用スイッチ２３０とデータ信号用スイッチ２６０とが必要なビット分並列に接続された構成を有している。このような構成により、特許文献１に記載された直接ＲＦ変調送信器では、デジタル／アナログ変換と周波数掛算とを同時に行うことができる。なお、図１２に示した例では、デジタル／ＲＦ変換器の外部に設けられた外部負荷によって全ユニットブロックの電流出力が電圧変換されることとなっている。
【００１３】
図１３は、デジタル／ＲＦ変換器の一般的な動作を説明するための図である。このような回路には、ＲＦ信号、デジタルベースバンド信号が入力される。入力されたＲＦ信号は、デジタルベースバンド信号によって変調されて出力される。変調された信号は、デジタルベースバンド信号が切り替わるタイミングで送信キャリア波の位相を反転した信号となる。
【００１４】
図１４は、図１２に示したデジタル／ＲＦ変換器のユニットブロックをＮ型のＭＯＳ(Metal Oxide Semiconductor)トランジスタを使って構成した例を示した図である。図１４に示したデジタル／ＲＦ変換器は、ＭＯＳトランジスタ１４１〜１４７を含んでいる。ＭＯＳトランジスタ１４７は、定電流源を構成しており、ゲート電圧が適切にバイアスされることによって定電流を生成している。ＭＯＳトランジスタ１４７によって生成された電流は、ＭＯＳトランジスタ１４１〜１４６によって構成される、いわゆるギルバートセル型のミキサ回路に供給される。
【００１５】
図１４に示した構成のデジタル／ＲＦ変換器では、送信キャリア波の周波数で振動する差動入力信号ＬＯ＋、ＬＯ−によって周波数変換された、デジタルベースバンド信号ＶＬＮ＋、ＶＬＮ−に応じた電流が、差動出力電流ＩＮ、ＩＸＮとして出力される。
ここで入力信号ＬＯ＋、ＬＯ−が入力される差動対を構成するＭＯＳトランジスタ１４５、１４６のゲート幅Ｗについて説明する。
【００１６】
全てのユニットブロックにおいて、ＭＯＳトランジスタ１４５、１４６のゲート長Ｌを同じにし、図１２に示したＬＳＢ側のＭＯＳトランジスタのゲート幅ＷをＷ０、電流値をＩ０とする。このとき、ＬＳＢ＋１ビット目のユニットブロックを流れる電流の電流値が２倍となるため、電流値は２×Ｉ０となる。このとき、ＭＯＳのバイアス状態を揃えるためには、ＭＯＳトランジスタ１４５、１４６のゲート幅Ｗを２×Ｗ０とする。
【００１７】
ここで、５ビットのデジタル／ＲＦ変換器を、全てバイナリ型で構成した場合のＭＯＳトランジスタ１４５、１４６のゲート面積の総和は、Ｗ０＋２×Ｗ０＋４×Ｗ０＋８×Ｗ０＋１６×Ｗ０＝３１×Ｗ０となる。図１１に示したデジタル／ＲＦ変換器１、２のユニットブロックに図１４の回路を適用したとき、ＭＯＳトランジスタ１４５、１４６には、図１１の２分周器３から出力される差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−、ＴｘＬｏＱ＋、ＴｘＬｏＱ−のうちのいずれかを出力する端子と接続される。このため、ＭＯＳトランジスタ１４５、１４６は、２分周器３にとっては容量性の負荷と見なされる。負荷の大きさは、ＭＯＳトランジスタ１４５、１４６のゲート面積に比例して増大する。
【００１８】
高周波回路における２分周器では、容量性負荷の増大は、一般的に消費電流の増大を招く。このため、図１１に示した直接ＲＦ変調送信器では、容量性負荷を小さくできるため、ＭＯＳトランジスタ１４５、１４６のゲート面積は小さいほど好ましい。
次に、図１４に示したユニットブロックで必要な電源電圧Ｖddについて説明する。この説明では、差動入力信号ＬＯ＋、ＬＯ−のうち、入力信号ＬＯ＋は正、入力信号ＬＯ−は負の状態であるとする。また、デジタルベースバンド信号ＶＬＮ＋、ＶＬＮ−のうち、デジタルベースバンド信号ＶＬＮ＋は正、デジタルベースバンド信号ＶＬＮ−は負の状態であるとする。すなわち、以下の説明では、ＭＯＳトランジスタ１４７で発生した定電流が、ＭＯＳトランジスタ１４５、１４１を経由して出力に流れる場合を想定している。
【００１９】
上記した状態において、ＭＯＳトランジスタ１４１、１４５、１４７各々の閾値電圧をＶtnとし、ＭＯＳトランジスタ１４１のオーバードライブ電圧をＶov1´、ＭＯＳトランジスタ１４５のオーバードライブ電圧をＶov5´、ＭＯＳトランジスタ１４７のオーバードライブ電圧をＶov7´とする。ここでオーバードライブ電圧とはＭＯＳトランジスタのゲート・ソース間電圧から閾値電圧を引いた電圧であり、ＭＯＳトランジスタが飽和領域で動作するためには、ソース・ドレイン間電圧がオーバードライブ電圧以上であることが必要である。
【００２０】
高速動作が必要なアナログ回路において、ＭＯＳトランジスタはトランスコンダクタンスが高く、増幅動作に向いた飽和領域で動作させることが望ましい。ここで、図１４に示したユニットブロックにおいて、シングルエンドのゼロ−ピーク電圧振幅がＶ０必要なとき、ＭＯＳトランジスタ１４１，１４５，１４７が飽和領域で動作するための必要最低限の電源電圧Ｖdd´は、数式（１）で示される。
Ｖdd´  ＞  Ｖo＋Ｖov1´＋Ｖov5´＋Ｖov7´          …式（１）
ここで、出力電圧は電源電圧Ｖdd´を中心として電源電圧Ｖdd´＋Ｖ０からＶdd´−Ｖ０の間で変化すると想定している。定電流源用のＭＯＳトランジスタ１４７の電流値をＩ０とすると、このユニットブロックで消費される消費電力はＶdd´×Ｉ０となる。携帯型の送信器等では、その消費電力が蓄電池の放電時間に影響を与えるため、小さいほど好ましい。図１４に示したユニットブロックの消費電力は、ＭＯＳトランジスタ１４１、１４５、１５７のオーバードライブ電圧を小さくすることによって数式上は削減可能である。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】Ｐａｔｅｎｔ  Ａｐｐｌｉｃａｔｉｏｎ  Ｐｕｂｌｉｃａｔｉｏｎ  ＵＳ  ２００５／０１１１５７３  Ａ１
【発明の概要】
【発明が解決しようとする課題】
【００２２】
しかしながら、オーバードライブ電圧を小さくするためには、ＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌの比であるＷ／Ｌ値を大きく設計する必要がある。しかし、定電流源用のＭＯＳトランジスタ１４７では、サイズのばらつき抑止や熱雑音低減の観点からオーバードライブ電圧を小さくすることは好ましくない。ＭＯＳトランジスタの１４１、１４２、１４３、１４４、１４５、１４６に関しては、通常は、Ｌはプロセスの最小値で設計されることを考慮すると、ゲート幅Ｗを大きくすることになる。ゲート幅Ｗの拡大は、Ｗ×Ｌで示されるＭＯＳトランジスタのゲート面積の増大を招く。
【００２３】
ゲート面積の増大は、その前段回路（例えば２分周器）の容量性負荷が増大し、デジタル／ＲＦ変換器の消費電流増大を招くため好ましくない。つまり、従来技術では、低電源電圧化による低消費電力化と、前段回路への容量負荷軽減による低消費電流化による低消費電力化とがトレードオフの関係にある。
本発明は、以上の点に鑑みてなされたものであり、消費電力をより省力化することができる直接ＲＦ変調送信器を提供することを目的とする。
【課題を解決するための手段】
【００２４】
本発明の直接ＲＦ変調送信器は、１ビットのデジタルベースバンドデータの正転データと当該正転データの反転データとを入力し、第１ＲＦ信号と当該第１ＲＦ信号と位相が１８０度異なる第２ＲＦ信号とを入力し、前記正転データおよび前記反転データが前記第１ＲＦ信号および前記第２ＲＦ信号によって周波数変換された第１電圧信号と当該第１電圧信号の差動信号である第２電圧信号とを出力する受動ミキサ回路と、定電流源と、前記定電流源によって生成された定電流を、前記受動ミキサ回路から出力された前記第１電圧信号、第２電圧信号に応じて第１出力信号と、当該第１電圧信号の差動信号である第２出力信号とに変換する差動対素子と、を有するユニットブロックを複数個含み、複数ビットの前記デジタルベースバンドデータからなるデジタルベースバンド信号によって前記第１ＲＦ信号及び前記第２ＲＦ信号を変調し、前記各ユニットブロックからの出力信号を加算すること特徴とすることを特徴とする。
【００２５】
また、本発明の直接ＲＦ変調送信器は、上記した発明において、前記受動ミキサ回路が、ソースに前記１ビットのデジタルベースバンドデータの正転データが入力され、ゲートに前記第１ＲＦ信号が入力され、ドレインが前記差動対を構成する第５トランジスタ（例えば図１に示したＭＯＳトランジスタ１０５）のゲートに接続される第１トランジスタ（例えば図１に示したＭＯＳトランジスタ１０１）と、ソースに前記１ビットのデジタルベースバンドデータの正転データが入力され、ゲートに前記第２ＲＦ信号が入力され、ドレインが前記差動対を構成する第６トランジスタ（例えば図１に示したＭＯＳトランジスタ１０６）のゲートに接続される第２トランジスタ（例えば図１に示したＭＯＳトランジスタ１０２）と、ソースに前記１ビットのデジタルベースバンドデータの反転データが入力され、ゲートに前記第２ＲＦ信号が入力され、ドレインが前記第５トランジスタのゲートに接続される第３トランジスタ（例えば図１に示したＭＯＳトランジスタ１０３）と、ソースに前記１ビットのデジタルベースバンドデータの反転データが入力され、ゲートに前記第１ＲＦ信号が入力され、ドレインが前記第６トランジスタのゲートに接続される第４トランジスタ（例えば図１に示したＭＯＳトランジスタ１０４）と、を含むことが望ましい。
【００２６】
また、本発明の直接ＲＦ変調送信器は、上記した発明において、前記定電流源が、前記第５トランジスタのソースと前記第６トランジスタのソースの共通接点に接続されることが望ましい。
また、本発明の直接ＲＦ変調送信器は、上記した発明において、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタが、Ｎ型ＭＯＳトランジスタで構成されることが望ましい。
【００２７】
また、本発明の直接ＲＦ変調送信器は、上記した発明において、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタが、Ｐ型ＭＯＳトランジスタで構成されることが望ましい。
【発明の効果】
【００２８】
上記した本発明の直接ＲＦ変調送信器は、パッシブミキサと差動対の組み合わせ回路をギルバートセルの替わりに用いることで、低電源電圧化による低消費電力化と、前段回路への容量負荷軽減による低消費電流化による低消費電力化を両立させることができる。そのため、このような送信器を半導体集積回路で実現した場合、消費電力を従来に比べ少なくすることができる。
以上のことから、本発明によれば、消費電力をいっそう省力化することができる直接ＲＦ変調送信器を提供することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１実施形態の直接ＲＦ変調送信器の１つのユニットブロックを示した図である。
【図２】本発明の第１実施形態の１ビットベースバンドデータ、差動ローカル信号、出力電圧を示した図である。
【図３】本発明の第２実施形態の直接ＲＦ変調送信器の、ユニットブロックを説明するための図である。
【図４】図１に示した１ビットデジタル信号、反転データ、差動ローカル信号の電圧の変化の状態を示した図である。
【図５】図４に示すように各信号の電圧レベルが変化する場合の、図１に示した各ＭＯＳトランジスタのオン、オフの動作を説明するための図である。
【図６】図５に示したように図１に示したＭＯＳトランジスタが動作したときの、受動ミキサ回路の出力電圧の変化を示した図である。
【図７】図３に示した１ビットデジタル信号、反転データ、差動ローカル信号の電圧の変化の状態を示した図である。
【図８】図７に示すように各信号の電圧レベルが変化する場合の、図３に示した各ＭＯＳトランジスタのオン、オフの動作を説明するための図である。
【図９】図８に示したように図３に示したＭＯＳトランジスタが動作したときの、受動ミキサ回路の出力電圧の変化を示した図である。
【図１０】本発明の第３実施形態のデジタル／ＲＦ変換器の回路図である。
【図１１】本発明の従来技術の上記した直接ＲＦ変調送信器の構成を例示した図である。
【図１２】図１１に示した直接ＲＦ変調送信器のデジタル／ＲＦ変換器の構成を説明するための図である。
【図１３】デジタル／ＲＦ変換器の一般的な動作を説明するための図である。
【図１４】図１２に示したデジタル／ＲＦ変換器の１つのユニットブロックを示した図である。
【発明を実施するための形態】
【００３０】
（第１実施形態）
以下、本発明の直接ＲＦ変調送信器の第１実施形態、第２実施形態、第３実施形態を説明する。
・回路構成
図１は、第１実施形態の直接ＲＦ変調送信器の回路構成を説明するための図であって、直接ＲＦ変調送信器に含まれるデジタル／ＲＦ変換器の１つのユニットブロックｕ１を示している。なお、ユニットブロックとは、直接ＲＦ変調送信器に含まれるデジタル／ＲＦ変換器を構成する１つの電流源と、この電流源に対応して設けられた複数のスイッチとを含むユニットを指す。
【００３１】
ユニットブロックｕ１は、ＭＯＳトランジスタ１０１、１０２、１０３、１０４、１０５、１０６、１０７を含んでいる。第１実施形態では、ＭＯＳトランジスタ１０１〜１０７は、Ｎ型ＭＯＳトランジスタである。ＭＯＳトランジスタ１０１〜１０４は、受動ミキサ回路１００を構成する。また、ＭＯＳトランジスタ１０５〜１０７は、電流出力回路１５０を構成する。
【００３２】
ＭＯＳトランジスタ１０１、１０２のソースは、端子１０８に接続されている。また、ＭＯＳトランジスタ１０３、１０４のソースは端子１０９に接続されている。端子１０８は、受動ミキサ回路１００に１ビットベースバンドデータＤを入力する。端子１０９は、受動ミキサ回路１００に１ビットベースバンドデータＤの反転データＤＮを入力する。
また、受動ミキサ回路１００のＭＯＳトランジスタ１０１、１０４のゲートには、差動ローカル信号ＴｘＬｏＩ＋が入力される。ＭＯＳトランジスタ１０２、１０３のゲートには、差動ローカル信号ＴｘＬｏＩ−が入力される。差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−は、送信キャリア波の周波数で振動する。
【００３３】
ＭＯＳトランジスタ１０５、１０６は、ソース同士が接続されて差動対を構成する。ＭＯＳトランジスタのドレイン１０５、１０６には、ＭＯＳトランジスタ１０７のドレインが接続されている。ＭＯＳトランジスタ１０７のゲートには電圧Ｖbが供給され、電圧Ｖbに対応する量の電流がＭＯＳトランジスタ１０５、１０６に供給される。このようなＭＯＳトランジスタ１０７は、定電流源として機能する。
【００３４】
ＭＯＳトランジスタ１０５のゲートには、受動ミキサ回路１００のＭＯＳトランジスタ１０１、１０３のドレインから出力される出力電圧Ｖpが入力される。ＭＯＳトランジスタ１０６のゲートには、ＭＯＳトランジスタ１０４、１０２のドレインから出力される出力電圧Ｖnが入力される。
ＭＯＳトランジスタ１０５、１０６は、ＭＯＳトランジスタ１０７から供給された一定の電流を、出力端子１１０、１１１に振り分ける。出力端子１１０、１１１に振り分けられた電流は、ユニットブロックｕ１の外部で電流負荷回路に入力され、電圧に変換される。この結果、ＭＯＳトランジスタ１０５のドレインと接続する出力端子１１０には出力電圧Ｖonがかかる。また、ＭＯＳトランジスタ１０６のドレインと接続する出力端子１１１には出力電圧Ｖopがかかる。
【００３５】
図２は、１ビットベースバンドデータＤ、差動ローカル信号ＴｘＬｏＩ＋、出力電圧Ｖp、出力電圧Ｖon、Ｖopを示した図である。図２に示したように、出力電圧Ｖｐは、入力される１ビットベースバンドデータＤと、差動ローカル信号ＴｘＬｏＩ＋の極性にしたがって「１」または「０」の値をとる。１ビットベースバンドデータＤは、受動ミキサ回路１００において、差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−によって周波数変換されたとみなすことができる。
【００３６】
・電源電圧
第１実施形態の直接ＲＦ変調送信器において、電流出力回路１５０を構成する全てのＭＯＳトランジスタが飽和領域で動作するための必要最低限の電源電圧Ｖddは、数式（２）で表される。
Ｖdd  ＞Ｖo＋Ｖov5＋Ｖov7                          …式（２）
式（２）において、Ｖov5はＭＯＳトランジスタ１０５のオーバードライブ電圧を指す。また、Ｖov7は、ＭＯＳトランジスタ１０７のオーバードライブ電圧を指す。また、受動ミキサ回路１００の出力電圧Ｖpの極性がハイであり、Ｖnの極性がローであり、ユニットブロックの出力においてシングルエンドのゼロ−ピーク電圧振幅Ｖ０が必要であるものとした。
【００３７】
上記した式（２）と、図１４に示した従来のユニットブロックの電源電圧を示す式（１）とを比較すると、第１実施形態のユニットブロックに必要な電源電圧Ｖddは、従来のユニットブロックに必要な電源電圧Ｖdd´よりもＶov1´だけ小さいことが分かる。なお、図１に示したＭＯＳトランジスタ１０７が、図１４に示したＭＯＳトランジスタ１４７と同じ設計条件、同じプロセス条件で製造されたものとする。図１に示したＭＯＳトランジスタ１０５，１０６が図１４に示したＭＯＳトランジスタ１４５、１４６と同じ設計条件、同じプロセス条件で製造されたものとする。
さらに、第１実施形態では、受動ミキサ回路１００の電源、グランド間に電流が流れる経路が無いため、受動ミキサ回路１００では電流が消費されない。このため、図１に示したユニットブロックを含む第１実施形態の直接ＲＦ変調送信器は、従来の直接ＲＦ変調送信器と比較していっそうの低電源電圧化による低消費電力化が可能である。
【００３８】
・前段回路への影響（第１実施形態の効果）
次に、ユニットブロックを含むデジタル／ＲＦ変換器の前段回路（例えば２分周器）に対する、第１実施形態の影響について説明する。
図１に示した受動ミキサ回路１００を構成するＭＯＳトランジスタ１０１〜１０４は、そのゲート、ソース間電圧が十分高くなってオーバードライブ電圧が正になると、ソース、ドレイン間が電気的に接続される。そして、ソース、ドレイン間の電圧が等しくするように動作する。このような動作は、受動ミキサ回路１００を構成するＭＯＳトランジスタ１０１〜１０４が、正のオーバードライブ電圧のときに、基本的に三極管領域において動作することを意味する。
【００３９】
受動ミキサ回路１００に入力される１ビットベースバンドデータＤ、反転データＤＮは、差動ローカル信号ＴｘＬｏ＋、ＴｘＬｏ−によって周波数変換される。周波数変換された信号は、差動対を構成するＭＯＳトランジスタ１０５、１０６のゲートに入力される。ＭＯＳトランジスタ１０５のゲートに出力される出力電圧Ｖpの変化速度は、トランジスタ１０１もしくはトランジスタ１０３のオーバードライブ電圧が正の場合の抵抗成分と、トランジスタ１０５のゲートの容量成分によって制限される。
【００４０】
式（３）は、所望の周波数をｆ、ＭＯＳトランジスタ１０１、１０３のゲート幅をＷ、ゲート長をＬ、トランジスタ１０１、１０３のオーバードライブ電圧が負から正に遷移するときの、ソース、ドレイン電圧をＶds、ＭＯＳトランジスタ１０５のゲート容量ＣＬ、キャリアの移動度をμ、単位面積当たりのゲート容量をＣoxとしたときの、必要なＷ／Ｌ比の最小値を示している。ここでｆは送信キャリア周波数よりも高い周波数を設定することが望ましい。
Ｗ／Ｌ＝２・π・ＣL・ｆ／（μ・Ｃox・Ｖds）                …式（３）
【００４１】
ＭＯＳトランジスタのゲート容量は、ゲート幅Ｗとゲート長ＬとＣｏｘから計算され、式（４）に示される。図１４に示したＭＯＳトランジスタ１４５のゲート幅Ｗを２０［ｕｍ］、ゲート長Ｌを０．１３［ｕｍ］、キャリア移動度μを１００［ｕＡ／Ｖ２］、Ｃoxを１０［ｆＦ／ｕｍ２］とする。このとき、ＭＯＳトランジスタ１４５のゲート容量ＣLは、式（４）から２６［ｆＦ］と算出される。この結果は、前段回路からの信号ＬＯ＋が２６［ｆＦ］の容量を駆動することを意味する。
ＣＬ＝Ｃox・Ｗ・Ｌ                式（４）
次に、図１の差動対を構成するＭＯＳトランジスタ１０５が、図１４のトランジスタ１４５と同一サイズ、同じ単位面積当たりのゲート容量Ｃoxを有し、ＭＯＳトランジスタ１０５と図１４に示したＭＯＳトランジスタ１４５とはゲート容量ＣＬが等しいとする。さらに、図１に示したＭＯＳトランジスタ１０７と図１４に示したＭＯＳトランジスタ１４７は同一値の定電流を生成するものとする。
【００４２】
このとき、第１実施形態の受動ミキサ回路１００を構成するトランジスタ１０１のＷ／Ｌの最小値は、ｆ＝２［ＧＨｚ］、Ｖds＝０．１［Ｖ］とすると、Ｗ／Ｌ＝３２．６７と計算される。ここでＬ＝０．１３［ｕｍ］とすると、Ｗ＝４．２５［ｕｍ］となり、トランジスタ１０１のゲート容量は、Ｃox＝１０［ｆＦ／ｕｍ２］とすると、５．５２［ｆＦ］となる。
【００４３】
一般に、１つの受動ミキサ回路１００を構成するトランジスタ１０１〜１０４は、全て同じゲート幅とゲート長とを有するように設計される。これにより、前段の回路からのローカル差動信号ＴｘＬｏ＋は、ＭＯＳトランジスタ１０１のゲート容量と、ＭＯＳトランジスタ１０４のゲート容量の合計値である１１．０４［ｆＦ］を駆動する。
以上のことから、第１実施形態の直接ＲＦ変調送信器は、そのユニットブロックの前段回路が駆動すべき容量が、従来技術よりも小さくなる。このため、第１実施形態の直接ＲＦ変調送信器は、従来よりも低い消費電力で駆動することができるようになる。
【００４４】
（第２実施形態）
・回路構成
図３は、本発明の第２実施形態の直接ＲＦ変調送信器の、ユニットブロックｕ２を説明するための図である。ユニットブロックｕ２は、ＭＯＳトランジスタ２０１、２０２、２０３、２０４、２０５、２０６を含んでいる。ＭＯＳトランジスタ２０１〜２０４は、Ｐ型ＭＯＳトランジスタであって、受動ミキサ回路２００を構成する。ＭＯＳトランジスタ２０５、２０６は、ＮＭＯＳトランジスタである。
【００４５】
さらに、ユニットブロックｕ２は、ＭＯＳトランジスタ２０５、２０６のソースに接続される定電流源２０７を含んでいる。ＭＯＳトランジスタ２０５、２０６、定電流源２０７は、電流出力回路２５０を構成する。
ＭＯＳトランジスタ２０１、２０２のソースは、端子２０８に接続されている。また、ＭＯＳトランジスタ２０３、２０４のソースは端子２０９に接続されている。端子２０８は、受動ミキサ回路２００に１ビットベースバンドデータＤを入力する。端子２０９は、受動ミキサ回路２００に１ビットベースバンドデータＤの反転データＤＮを入力する。
【００４６】
また、受動ミキサ回路２００のＭＯＳトランジスタ２０１、２０４のゲートには、差動ローカル信号ＴｘＬｏＩ＋が入力される。ＭＯＳトランジスタ２０２、２０３のゲートには、差動ローカル信号ＴｘＬｏＩ−が入力される。差動ローカル信号ＴｘＬｏＩ＋、ＴｘＬｏＩ−は、送信キャリア波の周波数で振動する。このとき、受動ミキサ回路２００の出力電圧Ｖp、Ｖnは、入力される１ビットベースバンドデータＤと差動ローカル信号ＴｘＬｏ＋の極性から、図２に示した表の極性に従って出力される。
【００４７】
図２に示したように、受動ミキサ回路２００において、１ビットベースバンドデータＤは、差動ローカル信号ＴｘＬｏ＋、ＴｘＬｏ−によって周波数変換されるものとみなせる。受動ミキサ回路２００の出力電圧Ｖpは、差動対を構成するＭＯＳトランジスタ２０５のゲートに入力される。出力電圧Ｖnは、差動対を構成するＭＯＳトランジスタ２０６のゲートに入力される。ＭＯＳトランジスタ２０５、２０６は、定電流源２０７によって生成された定電流を、出力端子２１０、２１１に振り分ける。このとき、定電流源２０７は適切にバイアスされている。
出力端子２１０、２１１に振り分けられた電流は、ユニットブロックｕ２の外部で電流負荷回路に入力され、電圧に変換される。
【００４８】
・電源電圧
第２実施形態の直接ＲＦ変調送信器の電流出力回路２５０は、図１に示したＭＯＳトランジスタ１０７に代えて、定電流源２０７を設けた点でのみ第１実施形態と相違する。電流出力回路２５０は第１実施形態の電流出力回路１５０と同様に動作するため、その説明を省くものとする。
【００４９】
・前段回路への影響
次に、ユニットブロックを含むデジタル／ＲＦ変換器の前段回路（例えば２分周器）に対する、第２実施形態の影響について説明する。
先ず、図３に示したＭＯＳトランジスタ２０１のゲート幅Ｗとゲート長ＬのＷ／Ｌ比を、式（３）を使って計算する。差動対を構成するＭＯＳトランジスタ２０５、２０６は、図１に示したＭＯＳトランジスタ１０５、１０６と同一の設計条件、プロセス条件によって製造されているものとする。また、受動ミキサ回路２００を構成するＭＯＳトランジスタ２０１のＶds＝−０．１［Ｖ］、キャリア移動度μ＝−４０［ｕＡ／Ｖ２］とする。この他の条件は、第１実施形態のＭＯＳトランジスタ１０１のＷ／Ｌ比を計算するにあたって式（３）に入力されたものと同じであるものとする。
【００５０】
このような計算により、ＭＯＳトランジスタ２０１のＷ／Ｌ比は、８１．６８となる。ここでＬ＝０．１３［ｕｍ］とするとＷ＝１０．６２［ｕｍ］となる。また、ＭＯＳトランジスタ２０１の単位面積当たりのゲート容量Ｃｏｘ＝１０［ｆＦ／ｕｍ２］とすると、ＭＯＳトランジスタ２０１のゲート容量ＣＬは、式（４）から１３．８０［ｆＦ］となる。したがって、第２実施形態では、前段回路から入力される差動ローカル信号ＴｘＬｏ＋が駆動する容量は、２７．６［ｆＦ］となる。この値は図１４に示した入力信号ＬＯ＋が２６［ｆＦ］駆動する容量とほぼ等しい。本計算はｆ＝２［ＧＨｚ］として計算を行ったが、より低い周波数を想定した場合、必要なＷ／Ｌ値が小さくなるため、ゲート容量の値をより小さくすることが可能である。
【００５１】
・定電流源への影響
次に、受動ミキサ回路２００の出力電圧変化の挙動が、受動ミキサ回路２００と接続される電流出力回路２５０に与える影響を説明する。
（１）第１実施形態について（比較例）
第２実施形態と比較するため、先ず、受動ミキサ回路１００を構成するＭＯＳトランジスタに、ＮＭＯＳトランジスタを使った第１実施形態における定電流源への影響について説明する。
ＮＭＯＳトランジスタがスイッチとしてオン状態となる条件は、式（５）によって表される。
Ｖgs−Ｖtn＞０                      式（５）
【００５２】
ここで、ＶgsはＭＯＳトランジスタのゲート、ソース間電圧であり、Ｖtnは閾値電圧である。Ｖtn＝０．５とし、図１に示した１ビットデジタル信号Ｄ、反転データＤＮ、差動ローカル信号ＴｘＬｏ＋、ＴｘＬｏ−の電圧が図４のように変化したとする。図４の縦軸は信号の電圧レベルを示し、横軸は時間を示している。曲線ａは差動ローカル信号ＴｘＬｏ＋を示し、曲線ｂは差動ローカル信号ＴｘＬｏ−を示している。直線ｃは１ビットデジタル信号Ｄを示し、直線ｄは反転データＤＮを示している。
【００５３】
図４に示すように各信号の電圧レベルが変化する場合、ＭＯＳトランジスタ１０１〜１０４は、図５に示すようにオン、オフされる。図５（ａ）はＭＯＳトランジスタ１０１のオン、オフ状態を示す。図５の縦軸は各ＭＯＳトランジスタのオン、オフ状態を示し、横軸は時間を示す。図５（ｂ）はＭＯＳトランジスタ１０２のオン、オフ状態を、（ｃ）はＭＯＳトランジスタ１０３のオン、オフ状態を、（ｄ）はＭＯＳトランジスタ１０４のオン、オフ状態をそれぞれ示している。図５（ａ）〜（ｄ）において、ハイ区間がＭＯＳトランジスタのオンを表し、ロー区間がＭＯＳトランジスタのオフを表す。
【００５４】
図６は、図５に示したようにＭＯＳトランジスタ１０１〜１０４がオン、オフ動作したときの、受動ミキサ回路１００の出力電圧Ｖp、Ｖnの変化を示している。図６の縦軸は出力電圧のレベルであり、横軸は時間である。図６において、プロット「□」は出力電圧Ｖpを示している。また、プロット「×」は出力電圧Ｖnを示している。
出力電圧Ｖpは、ＭＯＳトランジスタ１０１がオン、ＭＯＳトランジスタ１０３がオフの場合、１ビットベースバンドデータＤにしたがう電圧となる。また、ＭＯＳトランジスタ１０１がオフ、ＭＯＳトランジスタ１０３がオンの場合、反転データＤＮにしたがう電圧となる。また、ＭＯＳトランジスタ１０１がオン、ＭＯＳトランジスタ１０３がオンの場合、１ビットベースバンド信号にしたがう電圧と、反転データＤＮにしたがう電圧の中間電圧となる。さらに、ＭＯＳトランジスタ１０１がオフ、ＭＯＳトランジスタ１０３がオフになる状態は、差動ローカル信号ＴｘＬｏ＋、ＴｘＬｏ−の動作点を適切にバイアスすることによって回避される。
【００５５】
出力電圧Ｖnは、ＭＯＳトランジスタ１０２がオン、ＭＯＳトランジスタ１０４がオフの場合、１ビットベースバンドデータＤにしたがう電圧となる。また、ＭＯＳトランジスタ１０２がオフ、ＭＯＳトランジスタ１０４がオンの場合、反転データＤＮにしたがう電圧となる。また、ＭＯＳトランジスタ１０２がオン、ＭＯＳトランジスタ１０４がオンの場合、１ビットベースバンド信号にしたがう電圧と、反転データＤＮにしたがう電圧の中間電圧となる。さらに、ＭＯＳトランジスタ１０２がオフ、ＭＯＳトランジスタ１０４がオフになる状態は、差動ローカル信号ＴｘＬｏ＋、ＴｘＬｏ−の動作点を適切にバイアスすることによって回避される。
【００５６】
ＮＭＯＳトランジスタで構成された受動ミキサ回路１００は、図４に示した入力状態のとき、ソース電圧の低いＭＯＳトランジスタ１０３、１０４の方が、ＭＯＳトランジスタ１０１、１０２よりもオン状態に遷移し易い。このため図６に示した入力電圧Ｖp、Ｖnのように、ハイ電圧出力（図６の縦軸１．５）よりもロー電圧出力（図６の縦軸１．０）の時間が長くなり、瞬間的にＶpがロー電圧でＶnもロー電圧という状況が発生し得る。
【００５７】
出力電圧Ｖp、Ｖnは、受動ミキサ回路１００の後段に設置される電流出力回路１５０のＭＯＳトランジスタ１０５、１０６のゲート電圧になる。このため、出力電圧Ｖp、Ｖnが共にロー電圧になる、という状況は、定電流源として機能するＭＯＳトランジスタ１０７のドレイン電圧を瞬間的に低下させる場合がある。ＭＯＳトランジスタ１０７のドレイン電圧が瞬間的に低下すると、ＭＯＳトランジスタ１０７の状態は、瞬間的に飽和領域から三極間領域に遷移する。このとき、ＭＯＳトランジスタ１０７から出力される電流の値は、本来期待されている値から外れる可能性がある。電流値が期待値から瞬間的にずれることは、出力における歪みとなることもある。
【００５８】
（２）第２実施形態について（第２実施形態の効果）
次に、図３に示した受動ミキサ回路２００の出力の電圧変化の挙動が、電流出力回路２５０のＭＯＳトランジスタ２０５、２０６と定電流源２０７に与える影響を説明する。
受動ミキサ回路２００を構成するＭＯＳトランジスタ２０１〜２０４は、ＰＭＯＳトランジスタである。ＰＭＯＳトランジスタがスイッチとしてオン状態となる条件は、式（６）によって与えられる。式（６）において、Ｖgsはトランジスタのゲート、ソース間電圧であり、ＶtpはＰＭＯＳトランジスタの閾値電圧である。
Ｖgs−Ｖtp  ＜０                  …式（６）
【００５９】
図７は、図３に示したユニットブロックｕ２における、１ビットベースバンドデータＤ、反転データＤＮ、差動ローカル信号ＴｘＬｏ＋、ＴｘＬｏ−の電圧の変化の状態を示した図である。図７の縦軸は、各信号の電圧レベルを示し、横軸は時間を示している。図７中に示した曲線ａは差動ローカル信号ＴｘＬｏ＋を示し、曲線ｂは差動ローカル信号ＴｘＬｏ−を示している。直線ｃは１ビットデジタル信号Ｄを示し、直線ｄは反転データＤＮを示している。なお、図７に示した状態では、閾値電圧Ｖtpが、−０．５Ｖであるものとする。
【００６０】
図７に示すように各信号の電圧レベルが変化する場合、ＭＯＳトランジスタ２０１〜２０４は、図８に示すようにオン、オフされる。図８の縦軸は各ＭＯＳトランジスタのオン、オフ状態を示し、横軸は時間を示す。図８（ａ）はＭＯＳトランジスタ２０１のオン、オフ状態を示す。図８（ｂ）はＭＯＳトランジスタ２０２のオン、オフ状態を、（ｃ）はＭＯＳトランジスタ２０３のオン、オフ状態を、（ｄ）はＭＯＳトランジスタ２０４のオン、オフ状態をそれぞれ示している。図８（ａ）〜（ｄ）において、ハイ区間がＭＯＳトランジスタのオンを表し、ロー区間がＭＯＳトランジスタのオフを表す。
【００６１】
図９は、図３に示したＭＯＳトランジスタ２０１〜２０４が図８に示したようにオン、オフ動作したときの、受動ミキサ回路２００の出力電圧Ｖp、Ｖnの変化を示している。図９の縦軸は出力電圧のレベルであり、横軸は時間である。図９において、プロット「□」は出力電圧Ｖpを示している。また、プロット「×」は出力電圧Ｖnを示している。
出力電圧Ｖpは、ＭＯＳトランジスタ２０１がオン、ＭＯＳトランジスタ２０３がオフの場合、１ビットベースバンドデータＤにしたがう電圧となる。また、ＭＯＳトランジスタ２０１がオフ、ＭＯＳトランジスタ２０３がオンの場合、反転データＤＮにしたがう電圧となる。また、ＭＯＳトランジスタ２０１がオン、ＭＯＳトランジスタ２０３がオンの場合、１ビットベースバンド信号にしたがう電圧と、反転データＤＮにしたがう電圧の中間電圧となる。さらに、ＭＯＳトランジスタ２０１がオフ、ＭＯＳトランジスタ２０３がオフになる状態は、差動ローカル信号ＴｘＬｏ＋、ＴｘＬｏ−の動作点を適切にバイアスすることによって回避される。
【００６２】
ＰＭＯＳトランジスタで構成された受動ミキサ回路２００は、図７に示した入力状態のとき、ソース電圧の高いＭＯＳトランジスタ２０１、２０２の方が、ＭＯＳトランジスタ２０３、２０４よりもオン状態に遷移し易い。このため図９に示した出力電圧Ｖp、Ｖnのように、ロー電圧出力よりもハイ電圧出力の時間が長くなる。そのため、受動ミキサ回路２００をＮＭＯＳトランジスタで構成した場合と異なり、Ｖpがロー電圧でＶnもロー電圧という状況は、瞬間的であっても発生しない。このため定電流源２０７の状態が瞬間的に飽和領域から三極間領域に遷移し、定電流源２０７から出力される電流が、本来期待されている値から外れることを防ぐことができる。
【００６３】
（第３実施形態）
・回路構成
図１０は、本発明の第３実施形態を説明するための図であって、実施形態３の直接ＲＦ変調送信器に含まれる、デジタル／ＲＦ変換器（図中、ＤＲＣと記す）の回路図である。デジタル／ＲＦ変換器は、ＬＳＢ（Least Significant Bit）側の信号を処理するブロックと、ＭＳＢ（Most Significant Bit）側の信号を処理するブロックとを備えている。ＬＳＢ側のブロックは、ユニットブロックがバイナリで重み付けされた電流源３００、３０１、…３０ｋと、ＮＭＯＳトランジスタで構成された差動対３４０、３４１、…３４ｋと、ローカル信号用とデータ信号を周波数掛算するためのＮＭＯＳトランジスタで構成されたミキサ回路３２０、３２１、…３２ｋと、で構成されている。
【００６４】
また、ＭＳＢ（Most Significant Bit）側のブロックは、同じ値に重み付けされた電流源３１０と、ＮＭＯＳトランジスタで構成された差動対３５０と、ローカル信号用とデータ信号をミキシングするためのＮＭＯＳトランジスタで構成されたミキサ回路３３０とが必要なビット分並列に接続された構成を有している。このような構成により、実施形態３のデジタル／ＲＦ変換器を有した直接ＲＦ変調送信器では、デジタル／アナログ変換と周波数掛算とを同時に行うことができる。なお、図１０に示した例では、デジタル／ＲＦ変換器の外部に設けられた外部負荷によって全ユニットブロックの電流出力が電圧変換されることとなっている。
【００６５】
ミキサ回路３２０、３２１、…３２ｋ、ミキサ回路３２０と差動対３４０、３４１、…３０４ｋ、差動対３５０で構成される各回路は、第１実施形態で示したユニットブロックそのものである。
また、ミキサ回路３２０、３２１、…３２ｋ、ミキサ回路３２０を第２実施形態で説明した、ＰＭＯＳトランジスタで構成された受動ミキサ回路に置き換えたデジタル／ＲＦ変換器回路を有した直接ＲＦ変調送信器においても、デジタル／アナログ変換と周波数掛算とを同時に行うことができる。
図１０に示した第１実施形態、第２実施形態のユニットブロックに相当する構成から得られた電流は、図１０に示すように、加算されて外部に出力される。
【００６６】
・電源電圧と前段回路への影響（実施形態３の効果）
図１０に示した実施形態３のデジタル／ＲＦ変換器回路は、第１実施形態もしくは第２実施形態に記載のユニットブロックにより構成される。このため、第１実施形態、第２の実施形態において説明した通り、従来技術と比較し、低電圧化による低消費化に加え、前段回路の消費電流低減による低消費電力化が可能である。
【産業上の利用可能性】
【００６７】
本発明の直接ＲＦ変調送信器は、消費電力が小さいため、特に携帯型の機器に適用することに適している。
【符号の説明】
【００６８】
ＭＯＳトランジスタ  １０１〜１０７、２０１〜２０６
受動ミキサ回路  １００、２００
端子  １０８、１０９、２０８、２０９
出力端子  １１０、１１１、２１０、２１１
電流出力回路  １５０、２５０
定電流源  ２０７、３００〜３０Ｋ、３１０
ミキサ回路  ３２０〜３２Ｋ、３３０
差動対  ３４０〜３４Ｋ、３５０
デジタル／ＲＦ変換器（ＤＲＣ）１、２
２分周器  ３
整合回路  ４
パワーアンプ（ＰＡ）  ５
ローカル信号用スイッチ  ２２０〜２２ｋ、２３０
データ信号用スイッチ  ２４０〜２４ｋ、２６０
定電流源  ２８０〜２８Ｋ、２９０
ＭＯＳトランジスタ  １４１〜１４７
【図１】
0005551663.tif 000002
【図２】
0005551663.tif 000003
【図３】
0005551663.tif 000004
【図４】
0005551663.tif 000005
【図５】
0005551663.tif 000006
【図６】
0005551663.tif 000007
【図７】
0005551663.tif 000008
【図８】
0005551663.tif 000009
【図９】
0005551663.tif 000010
【図１０】
0005551663.tif 000011
【図１１】
0005551663.tif 000012
【図１２】
0005551663.tif 000013
【図１３】
0005551663.tif 000014
【図１４】
0005551663.tif 000015