(57)【特許請求の範囲】
【請求項１】
ホール素子において発生するホール起電力信号及びオフセット信号成分を含む信号の中から、オフセット信号成分を抑制し、ホール起電力信号を信号増幅した出力信号を生成するホール起電力信号検出回路において、
前記ホール素子の出力を増幅し、前記オフセット信号成分がチョッパークロックの周波数に変調された信号を出力する信号増幅回路と、
前記信号増幅回路の出力信号のなかから前記チョッパークロックに同期した成分を前記チョッパークロックに同期したタイミングでサンプリングし、異なる時刻のサンプリング結果の差分を出力する差分計算回路と、
前記差分計算回路の出力を時間領域で積分する積分回路と、
前記積分回路の出力信号を前記信号増幅回路にフィードバックするフィードバック回路と
を備えることを特徴とするホール起電力信号検出回路。
【請求項２】
前記ホール素子の端子対に関して、該ホール素子に駆動電流を流すための端子対の位置と前記ホール起電力信号を検出するための端子対の位置との間で端子対の位置の入れ替えを行い、前記ホール素子において発生する前記ホール起電力信号を前記チョッパークロックの周波数に変調する第１のスイッチ回路とを備え、
前記信号増幅回路は、前記第１のスイッチ回路からの出力信号を増幅し、かつ、チョッパークロックの周波数で変調することで、前記ホール起電力信号が直流成分を含む低周波成分に復調され、前記オフセット信号成分がチョッパークロックの周波数に変調された信号を出力することを特徴とする請求項１に記載のホール起電力信号検出回路。
【請求項３】
前記信号増幅回路が、
前記第１のスイッチ回路の出力電圧信号から電流への変換を行って第１の電流を生成する第１のトランスコンダクタンス素子と、
前記第１のスイッチ回路の出力電圧信号に含まれる成分を定められた比で電圧分割する抵抗と、
前記チョッパークロックにしたがって、前記の電圧分割により生成される電圧の極性を反転する第２のスイッチ回路と、
該第２のスイッチ回路の出力電圧から電流への変換を行って第２の電流を生成する第２のトランスコンダクタンス素子とを備え、
前記フィードバック回路が、
前記積分回路の出力電圧から電流への変換を行って第３の電流を生成する第３のトランスコンダクタンス素子とを備え、かつ、
前記第１の電流Ｉ１と前記第２の電流Ｉ２と前記第３の電流Ｉ３の間での電流の和に関して、前記第１の電流と前記第２の電流の和に含まれるＤＣ成分に前記第３の電流の和がゼロ（Ｉ１＋Ｉ２＋Ｉ３＝０）となるように前記信号増幅回路にフィードバックすることを特徴とする請求項２に記載のホール起電力信号検出回路。
【請求項４】
前記第１のトランスコンダクタンス素子の後段に、入力される信号を前記チョッパークロックの周波数に変調させる第３のスイッチ回路と、該第３のスイッチ回路に接続された出力段を設けたことを特徴とする請求項３に記載のホール起電力信号検出回路。
【請求項５】
前記第３のスイッチ回路の後段と前記差分計算回路との間に第４のトランスコンダクタンス素子を設けることを特徴とする請求項４に記載のホール起電力信号検出回路。
【請求項６】
前記差分計算回路及び前記積分回路は、スイッチドキャパシタ回路であることを特徴とする請求項１乃至５のいずれかに記載のホール起電力信号検出回路。
【請求項７】
前記差分計算回路はＡＤ変換器を用いて構成され、前記積分回路はデジタル回路で構成されていることを特徴とする請求項１乃至６のいずれかに記載のホール起電力信号検出回路。
【請求項８】
前記ＡＤ変換器は、ΔΣ変調方式のＡＤ変換器であることを特徴とする請求項７に記載のホール起電力信号検出回路。
【請求項９】
前記ＡＤ変換器は、二重積分方式のＡＤ変換器であることを特徴とする請求項７に記載のホール起電力信号検出回路。
【請求項１０】
請求項１乃至９のいずれかに記載のホール起電力信号検出回路を用いたことを特徴とする電流センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホール起電力信号検出回路及びその電流センサに関し、より詳細には、電流センサといったホール素子を用いた磁気センサにおいて、高精度と同時に優れた広帯域特性と高速応答性を実現することを可能としたホール起電力信号検出回路及びその電流センサに関する。
【背景技術】
【０００２】
ホール素子を使った磁気センサには、磁石の位置情報の検出を行うセンサとして近接センサ、リニア位置センサ、回転角度センサなどに用いられているだけでなく、電流導体を流れる電流によって誘起される磁界を検出することによって、電流導体を流れる電流量を非接触で測定する電流センサとしても広く利用されている。
特に、モータのインバータ電流を検出するために利用される電流センサにおいては、モータ制御を効率化する目的で、高速な周波数でスイッチングされるインバータ電流を高精度に検出することが要求されている。【０００３】
ホール素子は、入力された磁界の強度に応じたホール起電力信号を発生する磁電変換機能を有するため、磁気センサとして広く用いられている。しかしながら、ホール素子には、磁場が零である状態、すなわち、無磁場の状態でも、零でない有限の電圧が出力されてしまうというオフセット電圧（不平衡電圧）が存在する。【０００４】
そこで、ホール素子を利用した磁気センサにおいては、ホール素子が持つオフセット電圧をキャンセルする目的で、スピニングカレント（Ｓｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ）法  またはＣｏｎｎｅｃｔｉｏｎ  ｃｏｍｍｕｔａｔｉｏｎ  法といった名称で一般的に知られているホール素子の駆動方法が存在する。この方法とは、ホール素子に駆動電流を流すための端子対の位置と、ホール起電力信号を検出するための端子対の位置との間で、チョッパークロックと呼ばれるクロックにしたがって周期的に入れ替える操作を行うものである（例えば、非特許文献１参照）。【０００５】
このオフセット電圧のキャンセルを目的としたＳｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法は、ＣＭＯＳ半導体回路においてもスイッチ回路を用いて構成できるものであるため、高精度な磁気センサを実現するためのホール起電力検出回路は、一般的に、Ｓｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法を実現するためのスイッチ回路を備えたものとなる。
また、ホール素子において発生されるホール起電力信号は、一般に微弱なものであるため、このホール起電力信号を信号増幅する目的で、ホール起電力信号検出回路は信号増幅回路を含んだ回路となる。ここで、この信号増幅回路に有限なオフセット電圧が有る場合には、信号増幅回路が持つオフセット電圧についてもオフセットキャンセルが必要となる。【０００６】
このような背景のもとで、ホール素子から発生されるホール起電力を検出して信号増幅するホール起電力信号検出回路に関しては、ホール素子のＳｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法との組み合わせに適した電流帰還形アンプ回路を用いた信号増幅回路の回路構成が知られている。この電流帰還型アンプ回路において、チョッパークロックによりアンプ回路が持つオフセット電圧をチョッパークロックの周波数に変調する回路構成は、チョッパーアンプという名称で一般的に知られている回路構成である。【０００７】
このように、ホール素子におけるＳｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法を実現する回路と、信号増幅回路におけるチョッパーアンプの回路構成を組み合わせたホール起電力検出回路を用いれば、ホール素子が持つオフセット電圧と信号増幅回路が持つオフセット電圧の両方をチョッパークロックの周波数に変調することができることが知られている（例えば、特許文献１及び非特許文献２参照）。【０００８】
以下に、スピニングカレント（Ｓｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ）法によるホール素子のオフセットキャンセルについて説明する。
図１（ａ），（ｂ）は、チョッパークロックの位相がφ１、φ２の２値の間で切り替わるたびに、ホール素子をバイアスする駆動電流の向きを、それぞれ、０度と９０度と切り替えるときのホール起電力検出を説明した図で、図１（ａ）は、チョッパークロックの位相がφ１でホール素子の駆動方向が０度のとき、図１（ｂ）は、チョッパークロックの位相がφ２でホール素子を駆動方向が９０度のときを示している。なお、ホール素子は、４つの抵抗からなる４端子の素子としてモデル化されており、定電流駆動されている。【０００９】
図１（ａ），（ｂ）において、ホール素子の駆動方法を０度と９０度の間で切替えた時に、ホール素子において測定される電圧信号  Ｖｈａｌｌ（φ１）とＶｈａｌｌ（φ２）は、数式１のように、ホール素子を使った磁気センサの検出対象となる磁場Ｂに対応したホール起電力信号Ｖｓｉｇ（Ｂ）とホール素子のオフセット電圧Ｖｏｓ（Ｈａｌｌ）の和として表される。【００１０】
ここで、チョッパークロックにしたがって、ホール素子のバイアス電流の方向を０度と９０度の間で周期的に切替えることによって、検出対象の磁場に対応したホール起電力信号Ｖｓｉｇ（Ｂ）の極性を反転／非反転の間で切替えることができるため、検出対象の磁場に対応したホール起電力信号Ｖｓｉｇ（Ｂ）をチョッパークロックの周波数ｆ＿ｃｈｏｐに周波数変調することが出来る。一方で、ホール素子のＤＣオフセット電圧Ｖｏｓ（Ｈａｌｌ）に関しては、ホール素子の駆動方向を０度と９０度の間で切替えても同じ極性の値となるため、Ｖｏｓ（Ｈａｌｌ）はチョッパークロックによる周波数変調を受けない。【００１１】
【数１】
0005385490.tif 000002
【００１２】
以上のことから、チョッパークロックにしたがって、ホール素子の駆動電流の方向を０度と９０度の間で切替える操作を行う場合、ホール素子において発生される信号Ｖｈａｌｌは、図２（ａ）乃至（ｄ）に示すような波形となる。また、ホール素子において発生される信号のスペクトルは、図３に示すようなスペクトルとなることから、検出対象の磁界に対応したホール起電力信号Ｖｓｉｇ（Ｂ）とホール素子のオフセット電圧Ｖｏｓ（Ｈａｌｌ）は、周波数領域において分離されることが解る。これが、Ｓｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法によるオフセットキャンセルの原理である。【００１３】
なお、ここでは、４つの端子を有するホール素子の駆動方向として、０度と９０度の２つの方向の間で切り替える例について説明を行ったが、ホール素子の駆動方向を０度、９０度、１８０度、２７０度の４方向の間で切り替えても、ホール起電力信号とオフセット電圧を周波数領域において分離することが可能である。【００１４】
また、特許文献２に記載のものは、ホール素子によるホール起電力信号の検出に適用するΔΣ変調器に生起するパターンノイズを効果的に抑制可能なホール起電力信号検出装置に関するものである。また、特許文献３に記載のものは、ΔΣ変調器を用いて検出信号処理を行うホール起電力信号検出装置において、セトリングエラーを効果的に抑制可能なホール起電力信号検出装置に関するものである。【００１５】
また、特許文献４に記載のものは、電流センサに関するもので、チョッパークロックの周波数に零点を持つＮｏｔｃｈフィルタ又はＣＯＭＢフィルタと呼ばれるフィルタを使用することにより、このＲｉｐｐｌｅ状のノイズを低減する方法が、所謂、チョッパーアンプと呼ばれる回路技術と関連して開示されている。
また、特許文献５に記載のものは、チョッパー安定化増幅器に関するもので、フィードバック手段によって信号増幅回路の出力におけるＲｉｐｐｌｅ状のノイズの発生を抑止する回路構成が開示されている。【００１６】
また、特許文献６に記載のものは、オフセットを補償する増幅回路に関するもので、オフセットキャンセルを目的としてフィードバック回路が用意されており、このフィードバックは、チョッパークロックによって変調されたホール起電力信号が復調器によって復調される前の信号ノードからフィードバックが掛けられている。【００１７】
また、特許文献７に記載のものは、例えば、磁界センサに関し、妨害信号を含むセンサ信号を送出するセンサ素子と、このセンサ素子と接続された評価装置と、センサ信号から妨害信号を減じる減算器が設けられており、センサの妨害信号補償方法にも関するもので、ΔΣＡＤ変換器をホール素子の信号処理に用いた例が開示されている。
また、特許文献８に記載のものは、測定対象内を流れる電流によって作られる磁場を測定することによってその測定対象の電流を測定する電流計測装置に関するもので、二重積分ＡＤ変換をホール素子の信号処理に用いた例が開示されている。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００８−３０９６２６号公報
【特許文献２】特開２０１１−１６３９２８号公報
【特許文献３】特開２０１１−１６９８１１号公報
【特許文献４】特表２０１０−５０７０９５号公報
【特許文献５】米国特許第７７６４１１８号明細書（Ｂ２）
【特許文献６】米国特許第６６７４３２２号明細書（Ｂ２）
【特許文献７】特表２００７−５２５６８０号公報
【特許文献８】特開２００４−０６９４６６号公報
【非特許文献】
【００１９】
【非特許文献１】R S Popovic著  Hall Effect Devices (ISBN-10:0750300965)Inst of Physics Pub Inc (1991/05)刊
【非特許文献２】IEEE Journal of Solid-State Circuits, Vol.32, No.6, 1997, Page829~836 Bilotti他著“Monolithic Magnetic Hall Sensor Using Dynamic Quadrature Offset Cancellation"
【非特許文献３】IEEE Journal of Solid-State Circuits, Vol.41, No.12, 2006, Page2729~2736 Burt and Zhang著"A Micropower Chopper-Stabilized Operational Amplifier Using a SC Notch Filter With Synchronous Integration Inside the Continuous-Time Signal Path"
【非特許文献４】IEEE Journal of Solid-State Circuits, Vol.44, No.12, 2009, Page3232~3243 Wu他著"A Chopper Current-Feedback Instrumentation Amplifier With a 1mHz 1/f Noise Corner and an AC-Coupled Ripple Reduction Loop"
【非特許文献５】IEEE Journal of Solid-State Circuits, Vol.40, No.7, 2005, Page1533~1540 Motz他著“A Chopped Hall Sensor With Small Jitter and Programmable “True Power-On” Function”
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかしながら、上述した特許文献１乃至３に記載のものは、本発明のような、出力電圧信号のなかからチョッパークロックに同期した成分をチョッパークロックから得られるタイミングでサンプリングすることにより検出する差分計算回路については何ら開示されていない。
また、特許文献４に記載のものにおいては、チョッパークロックで変調されたオフセット電圧がＲｉｐｐｌｅ状となったノイズを後段のフィルタで低減しているが、この場合、様々な問題が生じうることを以下に説明する。【００２１】
ホール素子を用いた磁気センサの用途のひとつとして、電流センサがある。ホール素子を用いた電流センサでは、電流導体を流れる電流量を測定するにあたって、測定対象の電流によって誘起される磁界の強さを測定するため、大電流に対しても非接触で電流を測定することが可能となる。したがって、ホール素子を用いた電流センサは  モータのインバータ電流の測定などに非常に適したセンサである。【００２２】
この電流センサは、高い周波数でスイッチングするインバータ電流を検出する用途に用いられるため、一般的には  約１００ｋＨｚといった広帯域特性に加えて、信号処理遅延時間についても１０μ秒以下という高速応答性が要求される。
ホール素子が電流センサの用途に使用される場合にも、オフセット電圧（ホール素子のオフセット電圧および信号増幅回路のオフセット電圧）をキャンセルする手段を講じない限り、電流検出の検出精度に関して高精度化が達成できない。このため、電流センサとしてホール素子が用いられる場合には、上述したチョッパークロックを使ったオフセットキャンセルの方法が用いられる。【００２３】
ここで、電流センサにおいて、上述したオフセットキャンセルの方法を利用する場合に、信号増幅回路の出力信号において発生するＲｉｐｐｌｅ状のノイズを低下させる目的で狭帯域のローパスフィルタを使用してしまうと、狭帯域のローパスフィルタはフィルタの遅延時間（群遅延時間）が長いため、上述した広帯域特性と高速応答性という要求を満足することが難しくなるという問題点がある。また、ノイズの増加という問題も生じうる。【００２４】
一方で、信号増幅回路の出力信号において発生するＲｉｐｐｌｅ状のノイズを後段のフィルタによって低減するのではなく、Ｒｉｐｐｌｅが発生しないように信号増幅回路の出力から信号増幅回路へのフィードバックをかける回路構成も知られている。すなわち、信号増幅回路の出力信号において発生するＲｉｐｐｌｅ状のノイズから、Ｒｉｐｐｌｅ状のノイズのもととなっているＤＣオフセットを検出し、検出されたＤＣオフセットを信号増幅回路のなかで減算することによって、Ｒｉｐｐｌｅ状のノイズの発生を止めるという回路構成である。この回路構成の一例としては、例えば、非特許文献４がある。【００２５】
非特許文献４に示された回路構成では、信号増幅回路の出力信号において発生するＲｉｐｐｌｅ状のノイズからＤＣオフセット電圧の成分を検出するためにキャパシタを用いて容量結合を利用しているが、このようなキャパシタを用いた構成は、電流センサのように検出対象の周波数帯域が広帯域となる場合には使用できない。
この理由について説明するため、インバータの電流検出用途に使用される電流センサのためのホール起電力信号検出回路と計測用途の信号増幅回路（例えば、非特許文献４参照）の間には、以下のような明確な差異があることを説明する。【００２６】
計測用途の信号増幅回路の技術分野に属する上述した非特許文献４の場合、信号増幅回路は、数Ｈｚといった低周波数の信号を検出する目的で設計されており、非特許文献４に記載されているチョッパークロックの周波数（４０ｋＨｚ）と検出対象の信号の周波数帯域（数Ｈｚ）の間には約１００００倍という充分な差異があるため、キャパシタによる容量結合を用いてＲｉｐｐｌｅ状のノイズからＤＣオフセット電圧を検出しても、検出されたＤＣオフセット電圧が検出対象の信号と混合してしまうことはない。【００２７】
一方で、インバータの電流検出用途に使用される電流センサにおいては、検出対象の電流信号の帯域が約１００ｋＨｚと広帯域であるため、これに応じて、チョッパークロックの周波数も高周波数側に高めることになるが、信号増幅回路の出力信号のセトリングといった回路設計上の限界から、電流センサにおけるチョッパークロックの周波数は高々５００ｋＨｚ程度である。これから理解できる様に、電流センサでは、検出対象の信号の周波数帯域とチョッパークロックの周波数の間の比が、高々５倍程度にしか取れないため、Ｒｉｐｐｌｅ状のノイズからＤＣオフセット電圧を検出する際に、検出されたＤＣオフセット電圧が検出対象の信号と混合してしまう懼れが高まることになる。そこで、インバータの電流検出用途に使用される電流センサにおいては、Ｒｉｐｐｌｅ状のノイズからＤＣオフセット電圧を検出する際に、非特許文献４にあるようなキャパシタによる容量結合といった単純な方法ではなく、より高精度な方法を考案する必要がある。【００２８】
また、特許文献５に記載のものは、“Ｔｈｉｒｄ  ｃｈｏｐｐｉｎｇ  ｃｉｒｃｕｉｔ”が差動信号の信号接続を入れ替えることにより、差動信号の極性を反転／非反転の間で切替え制御する連続時間のアナログスイッチとして示されているが、本発明の差分計算回路は、差分計算回路への入力信号の離散時間化を行って、一定時間の間での入力信号の時間変化を計算するものである。
また、特許文献６に記載のものは、“ＤＥＭ１”がチョッパー復調器であるが、チョッパー復調器の“ＤＥＭ１”の手前からフィードバックを掛けている点で本願発明の構成と異なるものである。【００２９】
本発明と、上述した非特許文献５及び特許文献６との間の差異について検討する。非特許文献５及び特許文献６においてもオフセットキャンセルを目的としてフィードバック回路が用意されているが、非特許文献５及び特許文献６のフィードバックは、チョッパークロックによって変調されたホール起電力信号が復調器によって復調される前の信号ノードからフィードバックが掛けられていることで、本発明との本質的な差異である。また、特許文献７及び８にも本発明のような特徴的な構成については何ら開示されていない。【００３０】
また、ホール起電力信号検出回路をインバータ用途等の高周波ノイズの多い環境で使用する場合、離散時間化（サンプリング）によるノイズの折り返し現象を防ぐためにも、ホール起電力信号検出回路のメインパスの回路は離散時間信号処理ではなく、連続時間信号処理可能な回路である方が好ましい。
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、精度、帯域特性、高速応答性に優れ、更に、メインパスの回路を連続時間信号処理回路で構成することが可能なホール起電力信号検出回路及びその電流センサを提供することにある。
【課題を解決するための手段】
【００３１】
本発明は、このような目的を達成するためになされたもので、ホール素子において発生するホール起電力信号及びオフセット信号成分を含む信号の中から、オフセット信号成分を抑制し、ホール起電力信号を信号増幅した出力信号を生成するホール起電力信号検出回路において、前記ホール素子の出力を増幅し、前記オフセット信号成分がチョッパークロックの周波数に変調された信号を出力する信号増幅回路と、前記信号増幅回路の出力信号のなかから前記チョッパークロックに同期した成分を前記チョッパークロックに同期したタイミングでサンプリングし、異なる時刻のサンプリング結果の差分を出力する差分計算回路と、前記差分計算回路の出力を時間領域で積分する積分回路と、前記積分回路の出力信号を前記信号増幅回路にフィードバックするフィードバック回路とを備えることを特徴とする。【００３２】
また、前記ホール素子の端子対に関して、該ホール素子に駆動電流を流すための端子対の位置と前記ホール起電力信号を検出するための端子対の位置との間で端子対の位置の入れ替えを行い、前記ホール素子において発生する前記ホール起電力信号を前記チョッパークロックの周波数に変調する第１のスイッチ回路とを備え、前記信号増幅回路は、前記第１のスイッチ回路からの出力信号を増幅し、かつ、チョッパークロックの周波数で変調することで、前記ホール起電力信号が直流成分を含む低周波成分に復調され、前記オフセット信号成分がチョッパークロックの周波数に変調された信号を出力することを特徴とする。【００３３】
また、前記信号増幅回路が、前記第１のスイッチ回路の出力電圧信号から電流への変換を行って第１の電流を生成する第１のトランスコンダクタンス素子と、前記第１のスイッチ回路の出力電圧信号に含まれる成分を定められた比で電圧分割する抵抗と、前記チョッパークロックにしたがって、前記の電圧分割により生成される電圧の極性を反転する第２のスイッチ回路と、該第２のスイッチ回路の出力電圧から電流への変換を行って第２の電流を生成する第２のトランスコンダクタンス素子とを備え、前記フィードバック回路が、前記積分回路の出力電圧から電流への変換を行って第３の電流を生成する第３のトランスコンダクタンス素子とを備え、かつ、前記第１の電流Ｉ１と前記第２の電流Ｉ２と前記第３の電流Ｉ３の間での電流の和に関して、前記第１の電流と前記第２の電流の和に含まれるＤＣ成分に前記第３の電流の和がゼロ（Ｉ１＋Ｉ２＋Ｉ３＝０）となるように前記信号増幅回路にフィードバックすることを特徴とする。【００３４】
また、前記第１のトランスコンダクタンス素子の後段に、入力される信号を前記チョッパークロックの周波数に変調させる第３のスイッチ回路と、該第３のスイッチ回路に接続された出力段を設けたことを特徴とする。
また、前記第３のスイッチ回路の後段と前記差分計算回路との間に第４のトランスコンダクタンス素子を設けることを特徴とする。【００３５】
また、前記差分計算回路及び前記積分回路は、スイッチドキャパシタ回路であることを特徴とする。
また、前記差分計算回路はＡＤ変換器を用いて構成され、前記積分回路はデジタル回路で構成されていることを特徴とする。
また、前記ＡＤ変換器は、ΔΣ変調方式のＡＤ変換器であることを特徴とする。
また、前記ＡＤ変換器は、二重積分方式のＡＤ変換器であることを特徴とする。
また、上述したホール起電力信号検出回路を用いたことを特徴とする電流センサである。
【発明の効果】
【００３６】
本発明によれば、精度、帯域特性、高速応答性に優れ、更に、メインパスの回路を連続時間信号処理回路で構成することが可能なホール起電力信号検出回路及びその電流センサを提供することが可能となる。
【図面の簡単な説明】
【００３７】
【図１】図１（ａ），（ｂ）は、チョッパークロックの位相がφ１、φ２の２値の間で切り替わるたびに、ホール素子をバイアスする駆動電流の向きを、それぞれ、０度と９０度と切り替えるときのホール起電力検出を説明した図である。
【図２】図２（ａ）乃至（ｄ）は、ホール素子において発生する信号波形を示す図である。
【図３】図３は、ホール素子において発生する信号Ｖｈａｌｌの信号スペクトルを示す図である。
【図４】図４は、本実施形態の前提となるホール起電力信号検出回路を説明するための回路構成図である。
【図５】図５は、図４を理解するための構成回路図である。
【図６】図６は、信号増幅回路の出力電圧Ｖｏｕｔにおける信号スペクトルを示す図である。
【図７】図７は、本実施形態に係るホール起電力信号検出装置の一実施例を説明するための回路構成図である。
【図８】図８（ａ）乃至（ｃ）は、ホール素子を使った磁気センサの検出対象の磁界において時間変化が無いとき、または時間変化が緩やかな場合にサンプリングを行ってＶｏｕｔ（φ１）、Ｖｏｕｔ（φ２）を検出する様子を示す図である。
【図９】図９（ａ）乃至（ｃ）は、ホール素子を使った磁気センサの検出対象の磁界Ｂにおいて時間変化が速い場合における、信号増幅回路Ｖｏｕｔの波形を示した図である。
【図１０】図１０は、本実施形態に係るホール起電力信号検出回路における差分計算回路と積分回路とをスイッチドキャパシタ回路によって実現した回路構成図である。
【図１１】図１１は、本実施形態に係るホール起電力信号検出回路における差分計算回路と積分回路とをＡＤ変換器とデジタル回路による積分器とＤＡ変換器とを用いた回路構成図である。
【図１２】図１２は、本実施形態に係るホール起電力信号検出回路における差分計算回路と、ΔΣ方式のＡＤ変換器とＤＡ変換器とを備えた積分回路を用いた実施例を示す回路構成図である。
【図１３】図１３は、本実施形態に係るホール起電力信号検出回路における差分計算回路としての二重積分方式のＡＤ変換器と、ＤＡ変換器を備えた積分回路を用いた実施例を示す回路構成図である。
【図１４】図１４は、二重積分型ＡＤ変換器の動作を説明するための図である。
【図１５】図１５は、図７に示した本実施形態に係るホール起電力信号検出装置のフィードバック回路と異なるフィードバック回路を構成した実施例を示す回路構成図である。
【発明を実施するための形態】
【００３８】
以下、図面を参照して本実施形態について説明する。
上述したように、チョッパークロックを使用したホール素子の駆動方法（Ｓｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法）によるオフセットキャンセルについて説明を行ったが、Ｓｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法を行うホール素子に関して、本実施形態の前提となるホール起電力信号検出回路の構成について図４に基づいて以下に説明する。
【００３９】
図４は、本実施形態の前提となるホール起電力信号検出回路を説明するための回路構成図で、図５は、図４を理解するための構成回路図である。図中符号１はホール素子、２は第１のスイッチ回路、３は信号増幅回路、４はチョッパークロック発生回路、３１は第１のトランスコンダクタンス素子（トランジスタの差動対；Ｇｍ，１）、３２は第２のスイッチ回路、３３は第２のトランスコンダクタンス素子（トランジスタの差動対；Ｇｍ，２）、３４は第３のスイッチ回路、３５は信号増幅回路３の出力段（トランジスタの差動対；Ｇｍ，ｏｕｔ）、３６は演算増幅器を示している。
【００４０】
図４に示したホール起電力信号検出回路においては、ホール素子１から信号増幅回路２に入力される信号Ｖｈａｌｌは、トランジスタの差動対Ｇｍ，１に入力されて、数式２にしたがって、電流Ｉ１が生成される。ここで、信号増幅回路のトランジスタ差動対Ｇｍ，１にもオフセットＶｏｓ（Ｇｍ，１）が存在するため、電流Ｉ１は、このオフセット電圧Ｖｏｓ（Ｇｍ，１）の影響を受けることになる。
なお、図４のなかで、電流Ｉ１は差動信号となっている。このため、図４のなかの記号Ｉ１＋，Ｉ１−について説明すると、Ｉ１＝（Ｉ１＋）−（Ｉ１−）という関係がある。
【００４１】
【数２】
0005385490.tif 000003
【００４２】
なお、図４に示したホール起電力信号検出回路では、ホール素子１の数は１個となっているが、ホール素子１において発生するホール起電力信号は、数式２にしたがって電流に変換されるため、複数のホール素子を使用する場合にも、それぞれのホール素子に対応したホール起電力信号を電流に変換して、それらの電流を加算すれば、複数のホール素子において発生するホール起電力信号を加算して検出することが可能となる。
図４に示したホール起電力信号検出回路においては、出力電圧Ｖｏｕｔから抵Ｒ１，Ｒ２を使ったフィードバックが用意されており、数式３にしたがって、出力電圧Ｖｏｕｔからのフィードバック電圧Ｖｆｂが生成される。
【００４３】
【数３】
0005385490.tif 000004
【００４４】
信号増幅回路３のなかのトランジスタの差動対Ｇｍ，２は、数式３で表される出力電圧Ｖｏｕｔからのフィードバック電圧Ｖｆｂによって駆動されているが、トランジスタ差動対Ｇｍ，２にもオフセットＶｏｓ（Ｇｍ，１）が存在するため、Ｇｍ，２から出力される電流Ｉ２は数式４で表される。
なお、図４のなかで、電流Ｉ２は差動信号となっている。このため、図４のなかの記号Ｉ２＋，Ｉ２−について説明すると、Ｉ２＝（Ｉ２＋）−（Ｉ２−）という関係がある。
【００４５】
【数４】
0005385490.tif 000005
【００４６】
図４に示したホール起電力信号検出回路においては、トランジスタの差動対Ｇｍ，１からの出力電流Ｉ１とトランジスタの差動対Ｇｍ，２からの出力電流Ｉ２の和がゼロになるようにフィードバックが働くことになる。したがって、Ｉ１＋Ｉ２＝０として、図４のホール起電力信号検出回路の出力電圧Ｖｏｕｔを計算すると、数式５が得られる。
【００４７】
ここで、数式５に表されるように、チョッパークロック発生回路４のチョッパークロックによって変調された信号Ｖｓｉｇ（Ｂ）は、図４のなかの第３のスイッチ回路３４によって復調されることに注意が必要である。このように、検出対象となる信号Ｖｓｉｇ（Ｂ）に対して、前段でチョッパークロックによって変調してから、後段でチョッパークロックによって復調することから、図４の信号増幅回路３に類する回路はチョッパーアンプと呼ばれている。
【００４８】
【数５】
0005385490.tif 000006
【００４９】
数式５のなかで｛  ｝で囲まれた成分はチョッパークロックの位相がφ１とφ２の間で切り替わる度に極性が反転することから解るように、図４に示したホール起電力検出回路においては、チョッパークロックの位相がφ１とφ２の間で切り替わる度に、ホール素子のオフセット電圧、Ｇｍ，１のオフセット電圧、Ｇｍ，２のオフセット電圧の和がチョッパークロックによって変調されて信号増幅回路の出力ＶｏｕｔにおけるＲｉｐｐｌｅ状のノイズが発生する。数式５を見れば、信号増幅回路の出力Ｖｏｕｔの信号スペクトルが図６に示すようなスペクトルとなることが理解できる。図６の中で、チョッパークロック周波数ｆ＿ｃｈｏｐにある成分が、信号増幅回路の出力Ｖｏｕｔに重畳するＲｉｐｐｌｅ状のノイズである。
【００５０】
また、数式５から上述したＲｉｐｐｌｅ状のノイズの存在を除いた場合には、数式６が得られる。これは、図４のホール起電力信号検出回路において、磁気センサの検出対象の磁界Ｂに対応したホール起電力信号Ｖｓｉｇ（Ｂ）が  所定の信号増幅率（１＋Ｒ２／Ｒ１）（Ｇｍ，１／Ｇｍ，２）で信号増幅されることを示している。
【００５１】
【数６】
0005385490.tif 000007
【００５２】
以下、図面を参照して本実施形態について説明する。
図７は、本実施形態に係るホール起電力信号検出装置の一実施例を説明するための回路構成図で、図中符号１１はホール素子、１２は第１のスイッチ回路、１３は信号増幅回路、１４はチョッパークロック発生回路、１５は差分計算回路、１６は積分回路、１７は第３のトランスコンダクタンス素子（トランジスタの差動対；Ｇｍ，３）、１３１は第１のトランスコンダクタンス素子（トランジスタの差動対；Ｇｍ，１）、１３２は第２のスイッチ回路、１３３は第２のトランスコンダクタンス素子（トランジスタの差動対；Ｇｍ，２）、１３４は第３のスイッチ回路、１３５は信号増幅回路１３の出力段（トランジスタの差動対；Ｇｍ，ｏｕｔ）を示している。なお、第１のスイッチ回路１２は、Ｓｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法を実現するためのスイッチ回路である。また、積分回路１６の出力を受け、信号増幅回路１３に返す部分（「第３のトランスコンダクタンス素子１７」を含む回路）をフィードバック回路という。
【００５３】
本実施形態は、ホール素子において発生するホール起電力信号を予め定められた信号増幅率で信号増幅した出力電圧信号を生成するホール起電力信号検出回路である。第１のスイッチ回路１２は、ホール素子１１の端子対に関して、ホール素子１１に駆動電流を流すための端子対の位置とホール起電力信号を検出するための端子対の位置との間で端子対の位置の入れ替えを行い、ホール素子１１において発生するホール起電力信号をチョッパークロックの周波数に変調するものである。
【００５４】
また、チョッパークロック生成回路１４は、第１のスイッチ回路１２を周期的に駆動するチョッパークロックを生成するものである。また、信号増幅回路１３は、第１のスイッチ回路１２からの出力電圧信号を増幅するものである。
また、差分計算回路１５は、信号増幅回路１３からの出力電圧信号のなかからチョッパークロック生成回路１４によって発生されたチョッパークロックに同期した成分をチョッパークロックから得られるタイミングでサンプリングすることにより検出するものである。また、積分回路１６は、差分計算回路１５の出力を時間領域で積分するものである。また、第３のトランスコンダクタンス素子１７は、積分回路１６の出力電圧から電流への変換を行って第３の電流を生成するものである。
【００５５】
また、信号増幅回路１３は、のホール起電力信号から電流への変換を行って第１の電流を生成する第１のトランスコンダクタンス素子１３１と、出力電圧信号を定められた比で電圧分割する抵抗Ｒ1，Ｒ２と、チョッパークロックにしたがって、電圧分割により生成される電圧の極性を反転する第２のスイッチ回路１３２と、第２のスイッチ回路１３２の出力電圧から電流への変換を行って第２の電流を生成する第２のトランスコンダクタンス素子１３３と、第１のトランスコンダクタンス素子１３１の後段に設けられた、チョッパークロック周波数での復調操作を行う第３のスイッチ回路１３４と、この第３のスイッチ回路１３４に接続された出力段１３５を備えている。
【００５６】
このような構成により、積分回路１６の出力電圧信号を第３のトランスコンダクタンス素子１７を介して信号増幅回路１３にフィードバックをかけるように構成されている。つまり、積分回路１６の出力電圧から電流への変換を行って第３の電流を生成する第３のトランスコンダクタンス素子１７を介して、第１の電流Ｉ１と第２の電流Ｉ２と第３の電流Ｉ３の間での電流の和に関して、第１の電流と第２の電流の和に含まれるＤＣ成分に第３の電流の和がゼロ（Ｉ１＋Ｉ２＋Ｉ３＝０）となるようにフィードバックをかけるように構成されている。
また、本実施形態は、上述したホール起電力信号検出回路を用いて電流センサを構成することが可能である。
【００５７】
＜Ｒｉｐｐｌｅの発生を抑制するフィードバック回路＞
まず、図７に基づいて本実施形態に係るホール起電力信号検出装置について以下に説明する。図７においては、ホール起電力信号を信号増幅する信号増幅回路１３の出力信号Ｖｏｕｔから、信号増幅回路１３において電流Ｉ１と電流Ｉ２を加算する回路ノードに向けたフィードバック回路が用意されている。
【００５８】
このフィードバック回路は、差分計算回路１５と積分回路１６及び第３のトランスコンダクタンス素子１７から構成されており、この第３のトランスコンダクタンス素子１７から出力される電流Ｉ３は、数式７で表される電流Ｉ１＋Ｉ２＝Ｇｍ，１・Ｖｈａｌｌ＋Ｇｍ，２・Ｖｆｂのなかに含まれるＤＣオフセット電流の成分Ｉｏｓをキャンセルするように作用する。
なお、図７のなかで、電流Ｉ３は差動信号となっている。このため、図７のなかの記号Ｉ３＋，Ｉ３−について説明すると、Ｉ３＝（Ｉ３＋）−（Ｉ３−）という関係がある。
【００５９】
【数７】
0005385490.tif 000008
【００６０】
数式７で表されるＤＣオフセット電流Ｉｏｓは、ホール素子のオフセット電圧、トランジスタの差動対（Ｇｍ，１）１３１のオフセット電圧、トランジスタの差動対（Ｇｍ，２）１３３のオフセット電圧がトランジスタの差動対によってＤＣオフセット電流に変換されたものであり、このＤＣオフセット電流Ｉｏｓが第３のスイッチ回路１３４においてチョッパークロックの周波数に変調されることによって、信号増幅回路１３の出力電圧信号ＶｏｕｔにＲｉｐｐｌｅ状のノイズ（図９）が発生するわけであるから、上述したフィードバック電流Ｉ３によって、（Ｉ１＋Ｉ２）のＤＣ成分ＩｏｓとＩ３の和が零になるようにフィードバックが作用することにより、上述したＲｉｐｐｌｅ状のノイズの発生を解消することができる。
【００６１】
＜差分計算回路＞
上述したフィードバックは、信号増幅器出力信号ＶｏｕｔにおけるＲｉｐｐｌｅ状のノイズからチョッパークロック周波数の成分を高精度に検出する目的で、チョッパークロックが変化する直前のタイミングで信号増幅器出力信号Ｖｏｕｔを離散時間化（サンプリング）する。
すなわち、チョッパークロック位相がφ１からφ２に変化する直前のタイミングのサンプリングによりＶｏｕｔ（φ１）を検出し、チョッパークロック位相がφ２からφ１に変化する直前のサンプリングによりＶｏｕｔ（φ２）を検出し、離散時間信号として、Ｖｏｕｔ（φ１）とＶｏｕｔ（φ２）の間の差分信号Ｖｏｕｔ（φ１）−Ｖｏｕｔ（φ２）を計算する。このように、一定の時間だけ離れた時刻におけるＶｏｕｔの時間変化を離散時間で計算（時間微分に相当する計算）することが、本実施形態における差分計算回路１５の機能である。
【００６２】
＜差分計算回路の後段の積分回路＞
図７に示した本実施形態のホール起電力信号検出装置の実施例においては、差分計算回路１５の後段に積分回路１６が配置されている。この積分回路１６は、差分計算回路１５によって検出されたＲｉｐｐｌｅ状のノイズの振幅成分、すなわち、Ｒｉｐｐｌｅ状のノイズのもとになっているＤＣ成分に対して、時間的な積分（ローパスフィルタ）を行って、差分計算回路１５の出力信号から各種のノイズ成分を除去するものである。
後述するように、本実施形態のホール起電力信号検出装置においては、差分計算回路１５が離散時間化（サンプリング）を行う回路であるために、積分回路１６においてスイッチドキャパシタ回路、デジタル回路を使用することが可能となり、その結果として、各種の望ましい特性が実現可能となる。
【００６３】
＜本実施形態に係るホール起電力信号検出装置＞
フィードバック手段によって信号増幅回路１３の出力におけるＲｉｐｐｌｅ状のノイズの発生を抑止する回路構成については、上述したような非特許文献４及び特許文献５にも記載があるが、これらの文献のなかでは、Ｒｉｐｐｌｅ状のノイズからＤＣ成分を検出する回路として、それぞれ、キャパシタを利用した容量結合の回路とスイッチ回路を用いた信号の極性反転の回路が挙げられているだけで、本実施形態の特徴的な構成である差分計算回路の概念については何ら存在していない。
【００６４】
以下では、本実施形態の特徴的な構成である差分計算回路により、信号増幅回路の出力におけるＲｉｐｐｌｅ状のノイズの発生を抑止するフィードバックの高精度化が実現できることを説明する。特に、本実施形態の特徴的な構成である差分計算回路１５は、インバータのスイッチング電流を検出する電流センサといった用途において、検出対象の磁界信号の周波数帯域がチョッパークロック周波数に対して比較的広帯域となる場合にも好適な回路構成である。
【００６５】
図８（ａ）乃至（ｃ）は、ホール素子を使った磁気センサの検出対象の磁界において時間変化が無いとき、または時間変化が緩やかな場合にサンプリングを行ってＶｏｕｔ（φ１）、Ｖｏｕｔ（φ２）を検出する様子を示す図である。この場合でも、信号増幅器の出力段（Ｇｍ，ｏｕｔ）１３５のスルーレートが電圧上昇時と電圧下降時の間で非対称となれば、Ｒｉｐｐｌｅ状のノイズが上昇するときの波形とＲｉｐｐｌｅ状のノイズが下降するときの波形に非対称性が発生する。
【００６６】
このような場合において、上述した非特許文献４及び特許文献５では、上述したＲｉｐｐｌｅ状のノイズの上昇−下降の間の非対称性が、Ｒｉｐｐｌｅ状のノイズの発生を抑止するフィードバックにおける誤差の原因となる。このような非対称性は、チョッパークロック周波数が高くなるにつれて顕著となる。
これに対して、本実施形態の特徴的な構成である差分計算回路では、チョッパークロックの切り替わりの直前のタイミングでサンプリングを行うため、上述したＲｉｐｐｌｅ状のノイズがチョッパークロックの周期の半分の時間の間に一定の値に収束している限り、こうした上昇−下降の間の非対称性の影響を受けることはない。
【００６７】
図９（ａ）乃至（ｃ）は、ホール素子を使った磁気センサの検出対象の磁界Ｂにおいて時間変化が速い場合における、信号増幅回路Ｖｏｕｔの波形を示した図である。図９（ａ）乃至（ｃ）に示したような状況は、インバータのスイッチング電流を検出する電流センサといった用途において、検出対象の磁界Ｂの信号周波数帯域がチョッパークロック周波数に対して比較的広帯域となる場合に発生する状況である。
【００６８】
この場合、サンプリングされたＶｏｕｔ（φ１）、Ｖｏｕｔ（φ２）のなかには、検出対象の磁界Ｂの時間変化に対応した信号Ｖｓｉｇ（Ｂ）が混入してしまうが（数式８）、本実施形態に係るホール起電力信号検出装置の回路構成は、この信号Ｖｓｉｇ（Ｂ）の影響を軽微なものにすることにおいて好適な回路構成となる。
【００６９】
本実施形態のこの特徴について説明するため、時刻ｎのチョッパークロック位相φ１においてサンプリングされたＶｏｕｔ（φ１）の値をＶｏｕｔ（φ１）（ｎ）とし、同じく、時刻ｎのチョッパークロック位相φ２においてサンプリングされたＶｏｕｔ（φ２）の値をＶｏｕｔ（φ２）（ｎ）とし、これらの間の差分信号Ｖｏｕｔ（φ１）（ｎ）−Ｖｏｕｔ（φ２）（ｎ）の値を、時刻ｎに関してＮ回積算することを考える。ここで、検出対象の磁界Ｂがモータを駆動するインバータ電流から誘起される磁界である場合には、信号Ｖｓｉｇ（Ｂ）は、モータの駆動電流周期で時間変化する正弦波波形となる。したがって、ここでの積算回数Ｎを充分大きくとれば、数式９に示す様に、Ｒｉｐｐｌｅ成分（Ｒｉｐｐｌｅの発生源となっているＤＣオフセット成分）を、Ｖｓｉｇ（Ｂ）の影響を除去して、高精度に検出することが可能となる。
また、スイッチドキャパシタ回路、デジタル回路は、積分回路や狭帯域のフィルタを構成する目的において好適な回路構成であることは、よく知られた事実である。
【００７０】
【数８】
0005385490.tif 000009
【００７１】
【数９】
0005385490.tif 000010
【００７２】
本実施形態の特徴的な構成である差分計算回路は、差分計算回路の後段の回路においてデジタル回路を利用することが可能となることにより、以下に説明する２つの利点が発揮される。
差分計算回路１５の後段に配置される回路にデジタル回路を使用する場合の、１番目の利点としては、信号増幅回路１３の出力におけるＲｉｐｐｌｅ状のノイズの発生を抑止するフィードバックループの初期引き込み時間の短縮が挙げられる。上述したように、このフィードバックループは非常に狭帯域のフィードバックループとなるため、電源投入後、ホール起電力信号検出回路が初期動作を開始して、フィードバックループが収束し、上述したＲｉｐｐｌｅ状のノイズが零に収束するまでの初期引き込み時間は一般的に長時間が必要となる。ここで、差分計算回路１５の後段の回路にデジタル回路を使用しておけば、初期引き込み動作の完了までの期間と、初期引き込み時間が完了した後の定常動作期間の間でフィードバックループの時定数を切り替えるといった適応アルゴリズムをデジタル回路の中に実装することが容易であり、初期引き込み時間の短縮をはかることが可能となる。
【００７３】
差分計算回路１５の後段の回路にデジタル回路を使用する場合の、２番目の利点は、フィードバックループの頑健性の実現である。インバータのスイッチング電流を検出する電流センサは、インバータのスイッチング時に発生する電磁誘導ノイズ、静電誘導ノイズなどの強力な外乱ノイズが存在する環境下で使用される。このため、インバータのスイッチング電流を検出する電流センサにおいては、信号増幅回路１３の出力におけるＲｉｐｐｌｅ状のノイズの発生を抑止するフィードバックループのなかにも外乱ノイズが入力されることになるが、差分計算回路の後段の回路にデジタル回路を使用した場合には、こうした外乱ノイズの影響を受けにくいアルゴリズムをデジタル回路に実装することが可能となり、フィードバックループの頑健性を実現することが出来る。
【００７４】
＜スイッチドキャパシタ回路による差分計算回路と積分回路の実施例＞
図１０は、本実施形態に係るホール起電力信号検出回路における差分計算回路と積分回路とをスイッチドキャパシタ回路によって実現した回路構成図である。差分計算回路１５は、演算増幅回路１５ａとキャパシタＣ１，ｄｉｆｆ、Ｃ２，ｄｉｆｆおよびスイッチから構成されており、入力側のキャパシタＣ１，ｄｉｆｆにおいて，順次、サンプルされるＶｏｕｔ（φ１）とＶｏｕｔ（φ２）の間の電圧差を計算してＶｄｉｆｆを出力するものである（数式１０参照）。
【００７５】
また、積分回路１６は、演算増幅回路１６ａとキャパシタＣ１，ｉｎｔ、Ｃ２，ｉｎｔおよびスイッチから構成されており、入力側のキャパシタＣ１，ｉｎｔにおいてサンプルしたＶｄｉｆｆを、電荷Ｃ１，ｉｎｔ＊Ｖｄｉｆｆに変換して、キャパシタＣ２，ｉｎｔに電荷転送して積分計算を行い、Ｖｉｎｔを計算するものである（数式１１参照）。
なお、差分計算回路１５及び積分回路１６は、スイッチドキャパシタ回路である。
【００７６】
本実施形態の特徴的な構成である差分計算回路１５は  Ｐｅａｋ  Ｔｏ  Ｐｅａｋ回路といった名称で知られている回路構成であり、数式１０に示した差分計算回路の伝達関数Ｈｄｉｆｆ（ｚ）にしたがって、Ｖｄｉｆｆ  ＝（Ｃ１，ｄｉｆｆ／Ｃ２，ｄｉｆｆ）×（Ｖｏｕｔ（φ１）−Ｖｏｕｔ（φ２））を計算することが出来る。
ここでは、差分計算回路の一例として、Ｐｅａｋ  Ｔｏ  Ｐｅａｋ回路を挙げて説明を行っているが、ここで使用可能な差分計算回路の構成はＰｅａｋ  Ｔｏ  Ｐｅａｋ回路以外にも多数存在する。
【００７７】
【数１０】
0005385490.tif 000011
【００７８】
図１０において差分計算回路１５の出力信号Ｖｄｉｆｆは、スイッチドキャパシタ回路で構成された積分回路１６によって積分されて、電圧信号Ｖｉｎｔが得られる。図１０に示した回路構成の例では、積分回路の伝達関数Ｈｉｎｔ（ｚ）は数式１１となる。
【００７９】
【数１１】
0005385490.tif 000012
【００８０】
＜ＡＤ変換器、デジタル回路による積分器、ＤＡ変換器を用いた回路構成＞
図１１は、本実施形態に係るホール起電力信号検出回路における差分計算回路と積分回路とをＡＤ変換器とデジタル回路による積分器とＤＡ変換器とを用いた回路構成図である。図中符号１３６はＭビットＡＤ変換器、１３８はＤＡ変換器、１３８ａはＮビットレジスタ、１３８ｂはＮビットＤＡ変換器を示している。
差分計算回路１５Ｄは、ＭビットＡＤ変換器１３６であり、積分回路１６Ｄは、デジタル積分器１３７と、Ｎビットレジスタ１３８ａとＮビットＤＡ変換器１３８ｂとからなるＤＡ変換器１３８とで構成されている。
【００８１】
本実施形態のフィードバック回路のなかの差分計算回路１５ＤとしてＡＤ変換器１３６を使用して実現し、積分回路１６Ｄをデジタル積分器１３７とＤＡ変換器１３８とからなるデジタル回路を用いて実現し、積分回路１６Ｄの出力信号をＤＡ変換器１３８ｂを用いてアナログ信号Ｖｉｎｔに変換する回路構成である。つまり、差分計算回路１５ＤはＡＤ変換器１３６を用いて構成され、積分回路１６Ｄはデジタル回路１３７，１３８として構成され、第３のトランジスタの差動対（Ｇｍ，３）１７にフィードバックされる電圧はＤＡ変換器１３８ｂによって生成される。
【００８２】
＜図１０に示した差分計算回路と、ΔΣ変調方式のＡＤ変換器とＤＡ変換器とを備えた積分回路を用いた実施例＞
図１２は、本実施形態に係るホール起電力信号検出回路における差分計算回路と、ΔΣ方式のＡＤ変換器とＤＡ変換器とを備えた積分回路を用いた実施例を示す回路構成図である。差分計算回路１５０は、図１０に示した差分計算回路１５と同じ回路構成である。なお、符号１５０ａは演算増幅器を示している。また、積分回路１６０は、ΔΣ変調方式のＡＤ変換器１４０と図１１の積分回路１６Ｄとから構成されており、積分回路１６Ｄは、デジタル積分器１３７とＤＡ変換器１３８とから構成されている。ΔΣ変調方式のＡＤ変換器１４０は、図１０に示した積分回路１６と、この積分回路１６の演算増幅器１４１に接続されたコンパレータ１４２と、このコンパレータ１４２に接続されたデジタルデシメーションフィルタ１４３と、コンパレータ１４２の出力を、積分回路を構成する演算増幅器１４１にフィードバックさせる１ビットＤＡ変換器１４４とから構成されている。
【００８３】
図１２において、信号増幅器１３の出力であるＶｏｕｔは図１０の回路構成例と同じく、スイッチドキャパシタ回路の差分計算回路（Ｐｅａｋ  Ｔｏ  Ｐｅａｋ回路）によって、時間微分の操作が行われてアナログ信号Ｖｄｉｆｆが得られる。アナログ信号Ｖｄｉｆｆが入力される積分回路は、積分回路の入力段において、信号ＶｄｉｆｆをＡＤ変換し、積分計算をデジタル信号処理で行う。
【００８４】
図１２においては、アナログ信号ＶｄｉｆｆをＡＤ変換するためのＡＤ変換器として１次のΔΣ変調器１４０を使用している。このΔΣ変調器１４０の中のコンパレータ１４２によって１ビット量子化された信号は、デジタル回路のデシメーションフィルタ１４３によって処理されて、デジタル化されたＶｄｉｆｆとして、符号付きＭビット幅のデジタル信号ＡＤＣ（Ｖｄｉｆｆ）が得られる。この符号付Ｍビット信号は、デジタル回路の積分器１３７によって積分されて、符号付きＮビット幅の信号が得られる。この符号付Ｎビット信号はレジスタ１３８ａに格納され、ＮビットのＤＡ変換器１３８ｂを通じてアナログ電圧Ｖｉｎｔが得られる。
【００８５】
図１２に示したように、適切なＡＤ変換器とＤＡ変換器を用いれば、本実施形態のフィードバック回路を、デジタル回路を含める形で構成することが可能である。
本実施形態のフィードバック回路は、ホール素子のオフセット電圧及びトランジスタの差動対のオフセット電圧の時間的な変動に追随する必要があるが、ここで追随すべきオフセット電圧の時間変動は非常に遅いものであるため、ＡＤ変換器としても高速動作のＡＤ変換器は必要とされない。このため、図１２のなかで１次のΔΣ変調器を例に示したように、回路規模が小さい低次数のΔΣ変調器を使用することが可能である。
【００８６】
＜図１０に示した積分回路を含む二重積分方式のＡＤ変換器を備えた差分計算回路と、ＤＡ変換器を備えた積分回路を用いた実施例＞
上述のように、Ｒｉｐｐｌｅの発生を抑えるフィードバックループはＤＣオフセットをキャンセルすることが目的であるために、極めて狭帯域なループとなる。そこで、ＡＤ変換器として二重積分方式として知られているＡＤ変換器を用いることも可能である。二重積分方式のＡＤ変換器は、デジタルマルチメーターといった低速、高精度の計測において、一般的に使用されている方式であり、本実施形態において、上記のフィードバックを構成するＡＤ変換器の方式として極めて好適なＡＤ変換方式の一つである。
【００８７】
図１３は、本実施形態に係るホール起電力信号検出回路における差分計算回路としての二重積分方式のＡＤ変換器と、ＤＡ変換器を備えた積分回路を用いた実施例を示す回路構成図である。図中符号１５１は二重積分方式のＡＤ変換器、１５１ａは演算増幅器、１５１ｂは積分リセットスイッチ、１５１ｃはコンパレータ、１５１ｄは制御回路、１５１ｅはカウンタを示している。
【００８８】
二重積分方式のＡＤ変換器１５１は、図１０の差分計算回路１５を含む回路構成を備え、演算増幅器１５１ａに接続されたコンパレータ１５１ｃと、このコンパレータ１５１ｃに接続された制御回路１５１ｄと、この制御回路１５１ｄに接続されたカウンタ１５１ｅとから構成されている。また、積分回路１６Ｄは、図１１に示した積分回路と同様な回路構成を備えており、デジタル積分器１３７とＤＡ変換器１３８とからなり、ＤＡ変換器１３８は、Ｎビットレジスタ１３８ａと、このＮビットレジスタ１３８ａに接続されたＮビットＤＡ変換器１３８ｂとで構成されている。
図１３では、Ｖｏｕｔ（φ１）とＶｏｕｔ（φ２）の間の差分信号を積分することが可能であるため、二重積分方式のＡＤ変換器によるＡＤ変換操作のなかで微分演算を行い、デジタル化された信号としてのＡＤＣ（Ｖｄｉｆｆ）が得られる。
【００８９】
次に、図１４に基づいて、二重積分方式のＡＤ変換器１５１のＡＤ変換動作を以下に説明する。ＡＤ変換開始後、積分器においては、積分リセットスイッチ１５１ｂが解除され、Ｖｏｕｔ（φ１）−Ｖｏｕｔ（φ２）を予め定められたＮ１回にわたって積分する。その後、入力切替スイッチ制御信号が、コンパレータ１５１ｃによって検出される積分器の演算増幅器１５１ａの出力電圧の極性に応じて、積分器への入力電圧を＋Ｖａｄｃまたは−Ｖａｄｃに切替える。そして、積分器は、再度、積分動作を開始する。この際、積分器の出力電圧の極性はコンパレータ１５１ｃによってモニタされており、積分器の出力電圧がゼロになるまで、Ｎ２回の積分を行う。制御回路１５１ｄを介して得られるカウンタ１５１ｅのカウント数Ｎ２が二重積分方式でのＡＤ変換結果となる。つまり、ＡＤＣ（Ｖｄｉｆｆ）＝Ｎ２となる。この二重積分方式のＡＤ変換器１５１を使用したＡＤ変換の変換式は、ｉ回目にサンプルされるＶｏｕｔ（φ１）、Ｖｏｕｔ（φ２）を、それぞれ、Ｖｏｕｔ（φ１）（ｉ）、Ｖｏｕｔ（φ２）（ｉ）  とすれば、数式１２で表される。
【００９０】
【数１２】
0005385490.tif 000013
【００９１】
二重積分方式のＡＤ変換器１５１によって得られたＡＤ変換結果Ｎ２は、Ｖｏｕｔ（φ１）−Ｖｏｕｔ（φ２）をＡＤ変換した結果である。このデジタル信号Ｎ２はデジタル積分器１３７によって積分された後、ＤＡ変換器１３８ｂを使って、アナログ信号Ｖｉｎｔに変換される。
ここで、二重積分方式のＡＤ変換器１５１では、積分回数Ｎ１を可変に制御することによって、上述したフィードバックの帯域を可変に制御することが可能となる。すなわち、初期の引き込み動作においては、Ｎ１の値を小さい値に設定して、フィードバックの引き込み時間を短縮し、初期の引き込みが完了した後の定常動作においては、Ｎ２の値を大きくすることによって、上述したフィードバックループが外乱ノイズなどによって誤動作しない頑健性を実現することが出来る。
【００９２】
図１５は、図７に示した本実施形態に係るホール起電力信号検出装置のフィードバック回路と異なるフィードバック回路を構成した実施例を示す回路構成図である。なお、符号１８は第４のトランスコンダクタンス素子を示している。図１５に示したフィードバック回路構成は、信号増幅回路１３の出力信号Ｖｏｕｔからのフィードバックを行うのではなく、出力段（Ｇｍ，ｏｕｔ）１３５の入力部からのフィードバックを行う方式である。
【００９３】
つまり、第３のスイッチ回路１３４の後段と差分計算回路１５との間に第４のトランスコンダクタンス素子１８を設けてフィードバックをかけることも可能である。このフィードバック回路構成のメリットは、図１５の出力から見た負荷変動に対して、Ｒｉｐｐｌｅをキャンセルするフィードバック回路が影響を受けにくいことが挙げられる。しかし、電流センサにおいて、図１５の後段は、別に用意される出力バッファ回路となるので、そうした負荷変動は考えにくい。図１５のフィードバック回路構成のデメリットは、第４のトランスコンダクタンス素子（トランジスタの差動対；Ｇｍ，４）が余計に必要になることである。
【００９４】
このように、本実施形態に係るホール起電力信号検出回路は、信号増幅回路の出力電圧信号におけるリップル（Ｒｉｐｐｌｅ）状のノイズの発生原因となるＤＣオフセット成分をキャンセルするフィードバック回路を備えているため、ホール素子のオフセット電圧および信号増幅回路のオフセット電圧を、チョッパークロックを使って変調する動的なオフセットキャンセル手段（Ｓｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法及びチョッパーアンプ）によって、高精度の磁界検出を実現することが可能となる。また、Ｒｉｐｐｌｅ状のノイズを低減するためのフィルタを追加して配置する回路構成（例えば、特許文献４参照）と比較して、磁気センサとしての高速応答性が実現できるとともに、これらの追加配置されたフィルタによるノイズ増加が無いという利点を有する。また、上述したような本実施形態のホール起電力信号検出回路は、電流センサとして利用することもできる。
【符号の説明】
【００９５】
１，１１  ホール素子
２，１２  第１のスイッチ回路
３，１３  信号増幅回路
４，１４  チョッパークロック発生回路
１５  離散時間の微分回路（離散時間化微分回路）
１５ａ，１６ａ  演算増幅器
１６  積分回路
１６ａ  演算増幅器
１７  第３のトランスコンダクタンス素子
１８  第４のトランスコンダクタンス素子
３１，１３１  第１のトランスコンダクタンス素子
３２，１３２  第２のスイッチ回路
３３，１３３  第２のトランスコンダクタンス素子
３４，１３４  第３のスイッチ回路
３５，１３５  信号増幅回路の出力段
３６  演算増幅器
１３６  ＭビットＡＤ変換器
１３８  ＤＡ変換器
１３８ａ  Ｎビットレジスタ
１３８ｂ  ＮビットＤＡ変換器
１５０  離散時間化微分回路
１５０ａ，１５１ａ  演算増幅器
１５１  二重積分方式のＡＤ変換器
１５１ｂ  積分リセットスイッチ
１５１ｃ  コンパレータ
１５１ｄ  制御回路
１５１ｅ  カウンタ
【要約】
本発明は、高精度と同時に優れた広帯域特性と高速応答性を実現することが可能となるホール起電力信号検出回路及びその電流センサに関する。差分計算回路（１５）は、信号増幅回路（１３）からの出力電圧信号のなかからチョッパークロック生成回路（１４）によって発生されたチョッパークロックに同期した成分をチョッパークロックから得られるタイミングでサンプリングすることにより検出する。積分回路（１６）は、差分計算回路（１５）の出力を時間領域で積分する。積分回路（１６）の出力電圧信号を第３のトランスコンダクタンス素子（１７）を介して信号増幅回路（１３）にフィードバックをかける。【図１】
0005385490.tif 000014
【図２】
0005385490.tif 000015
【図３】
0005385490.tif 000016
【図４】
0005385490.tif 000017
【図５】
0005385490.tif 000018
【図６】
0005385490.tif 000019
【図７】
0005385490.tif 000020
【図８】
0005385490.tif 000021
【図９】
0005385490.tif 000022
【図１０】
0005385490.tif 000023
【図１１】
0005385490.tif 000024
【図１２】
0005385490.tif 000025
【図１３】
0005385490.tif 000026
【図１４】
0005385490.tif 000027
【図１５】
0005385490.tif 000028