(57)【特許請求の範囲】
【請求項１】
第1のスイッチ素子と、
第2のスイッチ素子と、
前記第1のスイッチ素子と前記第2のスイッチ素子間に直列的に接続される第1の一次巻線を備え、さらに出力電圧を得るための二次巻線を備える出力トランスと、
前記第１の一次巻線が前記第２のスイッチ素子に接続される第１の接続点と前記第１のスイッチ素子間に接続され、前記第1の一次巻線を介して前記第1のスイッチ素子に電圧を印加する第１の電圧源と、
前記第１の一次巻線が前記第１のスイッチ素子に接続される第２の接続点と前記第２のスイッチ素子間に接続され、前記第1の一次巻線を介して前記第２のスイッチ素子に電圧を印加する第２の電圧源と、
前記第1のスイッチ素子と前記第2のスイッチ素子を交互にオンオフするＰＷＭ信号を出力する制御部と、を備え、
前記第１の電圧源は、正極側が前記第１の接続点に接続され、
前記第2の電圧源は、正極側が前記第2の接続点に接続され、さらに、
前記第1の電圧源の負極側と前記第2の電圧源の負極側間に接続される第2の一次巻線と、
前記第1の一次巻線のセンタータップと、前記第2の一次巻線のセンタータップ間に接続され、前記第1、第2の電圧源に対して前記第1の一次巻線及び前記第２の一次巻線を介してエネルギー供給する電源と、を備え、
前記制御部は、前記第2の一次巻線のセンタータップを基準電位として交互にオンオフする第１、第２のＰＷＭ制御信号を生成するＰＷＭ制御回路と、
前記ＰＷＭ制御回路と前記第１のスイッチ素子間に接続される第１のＰＷＭ信号生成回路と、
前記ＰＷＭ制御回路と前記第２のスイッチ素子間に接続される第２のＰＷＭ信号生成回路と、を備え、
前記第１のＰＷＭ信号生成回路は、前記第２の一次巻線のセンタータップを基準電位として前記第１のＰＷＭ制御信号で駆動され、前記第１のスイッチ素子に対して第１のＰＷＭ信号を供給する制御を行う第１のＰＷＭスイッチ素子と、前記第２の一次巻線に直列的に接続される第１の定電流回路とを備え、
前記第２のＰＷＭ信号生成回路は、前記第２の一次巻線のセンタータップを基準電位として前記第２のＰＷＭ制御信号で駆動され、前記第２のスイッチ素子に対して第２のＰＷＭ信号を供給する制御を行う第２のＰＷＭスイッチ素子と、前記第２の一次巻線に直列的に接続される第２の定電流回路とを備えたことを特徴とするＤＣ−ＤＣコンバータ回路。
【請求項２】
前記第１のＰＷＭ信号生成回路は、前記第１のＰＷＭ信号を前記第１のスイッチ素子に供給する第１の駆動回路と、前記第１のＰＷＭスイッチ素子及び前記第１の駆動回路に電源電圧を供給する第１の電源回路とを備え、
前記第２のＰＷＭ信号生成回路は、前記第２のＰＷＭ信号を前記第２のスイッチ素子に供給する第２の駆動回路と、前記第２のＰＷＭスイッチ素子及び前記第２の駆動回路に電源電圧を供給する第２の電源回路とを備えている、請求項１記載のＤＣ−ＤＣコンバータ回路。
【請求項３】
前記第１の電源回路は、前記第１の電圧源で兼用し、
前記第２の電源回路は、前記第２の電圧源で兼用した、請求項２記載のＤＣ−ＤＣコンバータ回路。
【請求項４】
前記ＰＷＭ制御回路の電源回路を前記電源で兼用した、請求項３記載のＤＣ−ＤＣコンバータ回路。
【請求項５】
前記第１、第２の電源回路は、前記第２の一次巻線の巻線電圧を降圧する降圧回路又は昇圧する昇圧回路で構成した請求項２記載のＤＣ−ＤＣコンバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、フルブリッジ型やハーフブリッジ型等のコンバータ回路と異なる、新規な構成のＤＣ−ＤＣコンバータに関し、特に、同コンバータのスイッチ素子間の非絶縁化を行う回路に関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータ回路に使用される、従来から良く知られているインバータ回路は、フルブリッジ型インバータ回路、ハーフブリッジ型インバータ回路、センタータッププッシュプル型インバータ回路である。これらのインバータ回路の概念図は図５に示されている。
【０００３】
フルブリッジ型は、スイッチ素子Ｓ１〜S４をブリッジ接続して構成し、電源Ｖをブリッジ間に接続する。スイッチ素子Ｓ１、S４とスイッチ素子Ｓ２、Ｓ３とを交互にオンオフして、出力トランスの一次巻線Ｐに交番電流を流す（特許文献１参照）。
【０００４】
ハーフブリッジ型は、スイッチ素子Ｓ１、Ｓ２にそれぞれ電圧源Ｃ１、Ｃ２を並列接続し、電圧源Ｃ１、Ｃ２間に電源Ｖを接続する。スイッチ素子Ｓ１、Ｓ２を交互にオンオフして、一次巻線Ｐに交番電流を流す（特許文献２参照）。
【０００５】
センタータッププッシュプル型は、スイッチ素子Ｓ１、Ｓ２間に接続した一次巻線Ｐのセンタータップに電源Ｖを接続する。スイッチ素子Ｓ１、Ｓ２を交互にオンオフして、一次巻線Ｐに交番電流を流す（特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許公開２００７−１５１２２５号
【特許文献２】特許公開２００５−２７９７７４号
【特許文献３】特許公開２００１−１１２２５３号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、上記の各種インバータ回路は、以下の点で不都合がある。
【０００８】
（１）フルブリッジ型
スイッチ素子を４個使うことになるため、コスト高となる。
【０００９】
（２）ハーフブリッジ型
スイッチ素子は２個で良いが、各スイッチ素子Ｓ１、Ｓ２及び一次巻線Ｐに流れる電流はフルブリッジ型やセンタータッププッシュプル型に比較して２倍となる。このため、スイッチ素子やトランスの大型化と高価格が避けられない。
【００１０】
（３）センタータッププッシュプル型
スイッチ素子は２個で良く、各スイッチ素子Ｓ１、Ｓ２及び一次巻線Ｐに流れる電流はフルブリッジ型と同じで大きくならない。しかし、電源Ｖを一次巻線Ｐのセンタータップに接続するため、巻線Ｐの左右の結合にリーケージインダクタンスが介在する。このため、第1のスイッチ素子をターンオフしたときに発生するサージ電圧は、上記リーケージインダクタンスを介して、第2のスイッチ素子に接続されるフリーホイールダイオードでクランプされる。上記リーケージインダクタンスの存在のために、完全なクランプができず、第1のスイッチ素子に過大なサージ電圧が印加される不都合がある。
【００１１】
この発明の目的は、スイッチ素子が２個で良く、スイッチ素子に流れる電流値も小さく、また、スイッチ素子に過大なサージ電圧が印加されないＤＣ−ＤＣコンバータ回路を提供することにある。また、この発明の他の目的は、制御部に電気信号を絶縁するためのフォトカプラやパルストランス等を不要とする低価格のＤＣ−ＤＣコンバータ回路を提供することにある。
【課題を解決するための手段】
【００１２】
この発明に係るＤＣ−ＤＣコンバータ回路内に構成されるインバータ回路は図１に示すような基本構成を備える。
【００１３】
インバータ回路は、スイッチ素子として、第1のスイッチ素子Ｓ１と、第2のスイッチ素子Ｓ２とを備える。これらのスイッチ素子は、半導体スイッチ素子で構成され、例えば、ＩＧＢＴ(絶縁ゲート形バイポーラトランジスタ)やＭＯＳ−ＦＥＴで構成される。また、このインバータ回路は、前記第1のスイッチ素子Ｓ１と前記第2のスイッチ素子Ｓ２間に直列的に接続される第1の一次巻線Ｐ１を備え、さらに出力電圧を得るための二次巻線を備える出力トランスを備える。接続例として、第1の一次巻線Ｐ１は、第1のスイッチ素子Ｓ１と、第2のスイッチ素子Ｓ２のそれぞれの正極側に接続される。また、このインバータ回路は、電圧源を２つ備えている（図１では電圧源を電源として示している）。第1の電圧源である第１の電源Ｖ１は、前記第１の一次巻線Ｐ１が前記第２のスイッチ素子Ｓ２に接続される第１の接続点Ａ１と前記第１のスイッチ素子Ｓ１間に接続される。これにより、第１の電源Ｖ１は、前記第1の一次巻線Ｐ１を介して前記第1のスイッチ素子Ｓ１に電圧を印加する。第２の電源Ｖ２は、前記第１の一次巻線Ｐ１が前記第１のスイッチ素子Ｓ１に接続される第２の接続点Ａ２と前記第２のスイッチ素子Ｓ２間に接続される。これにより、第２の電源Ｖ２は、前記第1の一次巻線Ｐ１を介して前記第２のスイッチ素子Ｓ２に電圧を印加する。
【００１４】
制御部は、前記第1のスイッチ素子Ｓ１と前記第2のスイッチ素子Ｓ２を交互にオンオフする制御を行う。
【００１５】
以上の構成からなるインバータ回路を、この明細書では、カレントバランスドプッシュップル型（Current Balanced P.P)インバータ回路（「カレントバランスドプッシュップル」と「ＣＢＰＰ」は、いずれも登録商標）と称する。
【００１６】
上記インバータ回路の変形例は、図２に示すように、次のように構成できる。
【００１７】
すなわち、第１の電圧源（図２ではコンデンサＣ１）は、その正極側が前記第１の接続点に接続され、前記第2の電圧源（図２ではコンデンサＣ２）は、その正極側が前記第2の接続点に接続され、さらに、前記第1の電圧源の負極側と前記第2の電圧源の負極側間に接続される第2の一次巻線Ｐ２を備える。また、前記第1の一次巻線Ｐ１のセンタータップと、前記第2の一次巻線Ｐ２のセンタータップ間に接続され、前記第1、第2の電圧源に対して前記第1の一次巻線Ｐ１及び前記第２の一次巻線Ｐ２を介してエネルギー供給する電源Ｖを備える。
【００１８】
上記の構成では、電源Ｖから第1の電圧源と第2の電圧源に対して常時充電電流が流れる（エネルギーが供給される）。第1のスイッチ素子Ｓ１がオンすると、第1の電圧源から第1の一次巻線Ｐ１を介して第1のスイッチ素子Ｓ１に流れる電流成分と、第２の電圧源から第２の一次巻線Ｐ２を介して第１のスイッチ素子Ｓ１に流れる電流成分とが合成され、この合成された電流が第1のスイッチ素子Ｓ１に流れる。言い換えると、第１のスイッチ素子Ｓ１に流れる電流は、第1の一次巻線Ｐ１と第2の一次巻線Ｐ２に分流（shunt)する。
【００１９】
このインバータ回路は、スナバ回路と回生回路を備えることで、ＺＶＳ（Zero Voltage Switching)動作を可能にし、且つ損失を低減することができる。スナバ回路は、前記第1のスイッチ素子Ｓ１に並列に接続され、第1のスナバダイオードと第1のスナバコンデンサの直列回路を含む第1のスナバ回路と、前記第2のスイッチ素子に並列に接続され、第2のスナバダイオードと第2のスナバコンデンサの直列回路を含む第2のスナバ回路とで構成される。第1のスナバ回路の動作は以下の通りである。
【００２０】
第1のスイッチ素子Ｓ１がオフ（ターンオフ）すると、トランスのリーケージインダクタンスの作用により第1のスナバコンデンサに充電電流が流れ、サージ電圧成分がこのコンデンサに充電される。このときの充電電圧の変化は徐々に上昇することになるため、スイッチング動作はＺＶＳ動作となる。一方、第1のスイッチ素子がオン（ターンオン）すると、トランスのリーケージインダクタンスの減流作用により、電流が直線状に傾斜して上昇することになるため、スイッチング動作はＺＣＳ（Zero Current Switching)動作となる。このとき、第1のスナバコンデンサの充電電荷は第１のスナバダイオードの阻止により第1のスイッチ素子Ｓ１を介して放電されることはなく、第１の回生回路により第１の電圧源に回生される。なお、回生回路を備えない一般的なスナバ回路では、第1のスナバコンデンサに並列にスナバ抵抗Rｓ1が接続されており、スナバコンデンサの充電電荷はスナバ抵抗Rｓ1に放電する。放電電流ifによってこのスナバ抵抗Rｓ1が発熱する（if×if ×Rｓ1)。このため、回生回路を備えない一般的なスナバ回路では熱損失が大きく、インバータ回路は効率が低くなる。
【００２１】
スナバ抵抗Rｓ1を接続せずに、第1の回生回路を設けることができる。第1の回生回路では、第1のスナバコンデンサの充電電荷を第1の電圧源に回生する。
【００２２】
第1の回生回路は、前記第1の電圧源の正極側と前記第1のスナバコンデンサ間に接続される。第1の回生回路は、第3のスイッチ素子Ｓ３と、前記第3のスイッチ素子Ｓ３と前記第1の電圧源の正極側間に接続される第1のリアクトルと、前記第3のスイッチ素子Ｓ３と前記第1のスナバコンデンサ間に接続され第1のスナバコンデンサの充電を阻止する第1の回生用ダイオードとを含んでいる。制御部は、前記第1のスイッチ素子Ｓ１のオン期間内に前記第3のスイッチ素子Ｓ３をオンする制御を行う。それにより、第1のスナバコンデンサに蓄積された電荷を第1の電圧源に回生させる。回生によりインバータ回路を高効率にできる。
【００２３】
第２のスナバ回路と第２の回生回路は、上記第１のスナバ回路と第１の回生回路と同様な構成を備える。
【００２４】
上記インバータ回路を備えるこの発明のＤＣ−ＤＣコンバータ回路は、上記の構成において、さらに次の構成を備えている。
【００２５】
前記制御部は、前記第2の一次巻線のセンタータップを基準電位として交互にオンオフする第１、第２のＰＷＭ制御信号を生成するＰＷＭ制御回路と、
前記ＰＷＭ制御回路と前記第１のスイッチ素子間に接続される第１のＰＷＭ信号生成回路と、
前記ＰＷＭ制御回路と前記第２のスイッチ素子間に接続される第２のＰＷＭ信号生成回路と、を備え、
前記第１のＰＷＭ信号生成回路は、前記第２の一次巻線のセンタータップを基準電位として前記第１のＰＷＭ制御信号で駆動され、前記第１のスイッチ素子に対して第１のＰＷＭ信号を供給する第１のＰＷＭスイッチ素子と、前記第２の一次巻線に直列的に接続される第１の定電流回路とを備え、
前記第２のＰＷＭ信号生成回路は、前記第２の一次巻線のセンタータップを基準電位として前記第２のＰＷＭ制御信号で駆動され、前記第２のスイッチ素子に対して第２のＰＷＭ信号を供給する第２のＰＷＭスイッチ素子と、前記第２の一次巻線に直列的に接続される第２の定電流回路とを備える。
【００２６】
ＣＢＰＰ回路では、前記第２の一次巻線には、第１のスイッチ素子、第２のスイッチ素子のオンオフに同期して変動する誘起電圧が発生する。この電圧のため、第１のスイッチ素子と第２のスイッチ素子の基準電位が同一とならず、それゆえ、これらのスイッチ素子の基準電位端子を接続することができない。そこで、この発明では、第１の定電流回路と第２の定電流回路を第２の一次巻線に直列的に接続することで、第２の一次巻線に誘起する電圧の変動を緩衝し、これにより、相対的に高価なフォトカプラやパルストランス等を用いなくても第１のスイッチ素子と第２のスイッチ素子のオンオフ制御を一つの制御部で可能にする。
【発明の効果】
【００２７】
この発明によれば、スイッチ素子が２個で良く、スイッチ素子に流れる電流値も小さく、また、スイッチ素子に過大なサージ電圧が印加されない。また、スナバ回路と回生回路を接続することにより、スイッチ素子のＺＶＳ動作を可能にし、且つ、損失を減らすことができる。また、ＣＢＰＰ回路において、フォトカプラ等を用いて信号の絶縁化をしなくても第１のスイッチ素子と第２のスイッチ素子のオンオフ制御を一つの制御部で可能にする。
【図面の簡単な説明】
【００２８】
【図１】この発明のＤＣ−ＤＣコンバータ回路に適用されるカレントバランスドプッシュプル型インバータ回路（ＣＢＰＰ型インバータ回路）の概念図
【図２】ＣＢＰＰ型インバータ回路の一例の基本構成図
【図３】上記インバータ回路の動作を説明するための図
【図４】タイムチャート
【図５】各インバータ回路の概念図
【図６】ＣＢＰＰ型インバータ回路を採用したＤＣ−ＤＣコンバータ回路の回路図
【図７】タイムチャート
【図８】この発明の実施形態であるＤＣ−ＤＣコンバータ回路の一部回路図
【図９】タイムチャート
【図１０】定電流回路の回路例
【図１１】この発明の他の実施形態であるＤＣ−ＤＣコンバータ回路の一部回路図
【図１２】この発明の他の実施形態であるＤＣ−ＤＣコンバータ回路の一部回路図
【発明を実施するための形態】
【００２９】
図１は、この発明のＤＣ−ＤＣコンバータ回路に適用されるカレントバランスドプッシュプル型インバータ回路（ＣＢＰＰ型インバータ回路）の概念図である。
【００３０】
このインバータ回路は、第1のスイッチ素子Ｓ１と、第2のスイッチ素子Ｓ２と、第1のスイッチ素子Ｓ１と第2のスイッチ素子Ｓ２間に直列的に接続される第1の一次巻線Ｐ１を備えさらに出力電圧を得るための二次巻線を備える出力トランス（図示せず）と、を備えている。
【００３１】
また、このインバータ回路は、第１の一次巻線Ｐ１が第２のスイッチ素子Ｓ２に接続される第１の接続点Ａ１と第１のスイッチＳ１素子間に接続され、第1の一次巻線Ｐ１を介して第1のスイッチ素子Ｓ１に電圧を印加する第１の電源Ｖ１と、
第１の一次巻線Ｐ１が第１のスイッチ素子Ｓ１に接続される第２の接続点Ａ２と第２のスイッチ素子Ｓ２間に接続され、第1の一次巻線Ｐ１を介して第２のスイッチ素子Ｓ２に電圧を印加する第２の電源Ｖ２と、を備えている。
【００３２】
第1のスイッチ素子Ｓ１と第2のスイッチ素子Ｓ２は、制御部（図示しない）によって交互にオンオフされる。
【００３３】
上記インバータ回路において、第１のスイッチ素子Ｓ１がオンすると、第1の一次巻線Ｐ１に第１の電源Ｖ１から左方向に電流ＩＤ１が流れ、第２のスイッチ素子Ｓ２がオンすると、第1の一次巻線Ｐ１に第２の電源Ｖ２から右方向に電流ＩＤ２が流れる。第１のスイッチ素子Ｓ１と第２のスイッチ素子Ｓ２を交互にオンオフすることで、第1の一次巻線Ｐ１に電流ＩＤ１と電流ＩＤ２が交互に流れるから、トランスの二次巻線に交流出力電圧が発生する。
【００３４】
図２は、ＣＢＰＰ型インバータ回路の一例の基本構成図を示す。この回路は、２つの一次巻線を用いたインバータ回路である。
【００３５】
このインバータ回路は、図１の第１の電源Ｖ１が第１の電圧源であるコンデンサＣ１に置き換えられ、図１の第２の電源Ｖ２が第２の電圧源であるコンデンサＣ２に置き換えられている。
【００３６】
また、第1の電圧源Ｃ１の負極側と第2の電圧源Ｃ２の負極側間に第2の一次巻線Ｐ２が接続されている。
【００３７】
また、第1の一次巻線Ｐ１のセンタータップと第2の一次巻線Ｐ２のセンタータップ間に、第1の電圧源Ｃ１と第２の電圧源Ｃ２に対して第1の一次巻線Ｐ１及び第２の一次巻線Ｐ２を介してエネルギー供給する電源Ｖを備えている。
【００３８】
図３は、上記インバータ回路の動作を説明するための図であり、図４はタイムチャートである。図４において、期間Ｄは第１のスイッチ素子Ｓ１又は第２のスイッチ素子Ｓ２がオンする期間である。この期間Ｄの最大値はここでは０．５である。期間（０．５−Ｄ）は、スイッチ素子Ｓ１、Ｓ２が共にオフしている休止期間である。
【００３９】
図３において、第１の一次巻線Ｐ１は、センタータップを中心に巻線Ｐ１ａとＰ１ｂで構成され、第２の一次巻線Ｐ２は、センタータップを中心に巻線Ｐ２ａとＰ２ｂで構成される。なお、トランスＴの二次巻線Ｓには、ダイオードブリッジ整流回路が接続されて全体としてＤＣ−ＤＣコンバータ回路が構成され、さらに、整流出力を平滑するリアクトルＬ０と負荷Ｒ０が接続されている。その他の構成は図２と同様である。
【００４０】
第１のスイッチ素子Ｓ１がオンして、第１の電圧源であるコンデンサＣ１と第２の電圧源であるコンデンサＣ２により、第１の一次巻線Ｐ１、第２の一次巻線Ｐ２にそれぞれ電圧Ｖが印加され、二次巻線Ｓに出力電圧Ｖｓが発生すると、負荷Ｒ０に出力電流Ｉ０が流れる。これにより、一次巻線Ｐ１、Ｐ２にはそれぞれ０．５Ｉ０・ａが流れる（トランスの巻線比＝１：ａ）。このとき、コンデンサＣ１からスイッチ素子Ｓ１に流れる電流と、コンデンサＣ２からスイッチ素子Ｓ１に流れる電流とを合成した素子電流ＩＤ１は、
ＩＤ１＝Ｉ０・ａである。
【００４１】
コンデンサＣ１、コンデンサＣ２の充電電流（直流）Ｉｃ１′、Ｉｃ２′は、それぞれ出力電力を電源電圧で除したＩｉの半分（０．５Ｉｉ）である。したがって、コンデンサＣ１、コンデンサＣ２に流れる合成電流Ｉｃ１、Ｉｃ２は、それぞれ放電電流−充電電流＝０．５（ＩＤ１−Ｉｉ）となる。
【００４２】
一方、一次巻線Ｐ１ａ、Ｐ２ｂに流れる電流は充電電流が減算されたものとなり、一次巻線Ｐ１ｂ、Ｐ２ａに流れる電流は充電電流が加算されたものとなる。すなわち、
ＩＰ１ａ，Ｉｐ２ｂ＝０．５（ＩＤ１−Ｉｉ）
ＩＰ１ｂ，Ｉｐ２ａ＝０．５（ＩＤ１＋Ｉｉ）
である。この電流アンバランスは問題ない。なぜなら、スイッチ素子Ｓ１、Ｓ２が交互にオンオフすることで（転流することで）平均巻線電流の平衡が保たれるからである。したがって、特にトランスのコアが偏磁するという問題を生じることはない。
【００４３】
また、電源Ｖから見て、Ｐ１ａ，Ｐ１ｂ，Ｐ２ａ，Ｐ２ｂの各巻線の極性はそれぞれ逆極性である。このため、電源電圧でトランスＴを直接、励磁することはない。また、一次巻線Ｐ１とＰ２にそれぞれ流入する充電電流Ｉｃ１′とＩｃ２′は逆方向であるため、コアが直流磁化するという問題もない。
【００４４】
上記の構成で、第１の一次巻線Ｐ１と第２の一次巻線Ｐ２にそれぞれ印加される交番電圧は電源電圧Ｖとなり、フルブリッジ型と同じとなる。また、第１の一次巻線Ｐ１と第２の一次巻線Ｐ２に設けたセンタータップは電源Ｖからのエネルギー供給用であり、出力電力供給には、図３の太線で示す電流が流れることによって、第１の一次巻線Ｐ１と第２の一次巻線Ｐ２の全巻線が利用される。このため、センタータッププッシュプル型のように、半サイクル毎に遊び巻線が生じることがない。つまり、Ｐ１ａとＰ１ｂ間のリーケージインダクタンス、及びＰ２ａとＰ３ｂ間のリーケージインダクタンスを考慮する必要がなく、そのため転流時にサージ電圧が発生することがない。したがって、サージ電圧を防ぐことを目的として、Ｐ１ａとＰ１ｂ間、Ｐ２ａとＰ２ｂ間、Ｐ１とＰ２間を密結合させる必要がない。また、電源Ｖからは、コンデンサＣ１、Ｃ２に対して、常時、充電電流０．５Ｉｉが第１の一次巻線Ｐ１と第２の一次巻線Ｐ２を介して流れている。この充電時においては、それらの巻線Ｐ１、Ｐ２間の漏れインダクタンスがリップル成分を除去するフィルタとして機能するため、電源Ｖから供給される電流Ｉｉは連続した直流となる。そのため、電源Ｖとしては、リップル成分を嫌う（リップルにより寿命特性を悪くする）電池、例えば燃料電池を使用することができる。なお、第１の一次巻線Ｐ１と二次巻線Ｓとの結合、及び第２の一次巻線Ｐ２二次巻線Ｓとの結合は、分流を平衡させることが必要であることから対称でなければならない。
【００４５】
図５は、参考のため、フルブリッジ型、ハーフブリッジ型、センタータッププッシュプル型、カレントバランスドプッシュプル型の各インバータ回路の概念図を示したものである。
【００４６】
上記説明のように、本実施形態のカレントバランスドプッシュプル型インバータ回路では、スイッチ素子が２個で良く、各スイッチ素子に流入する電流がハーフブリッジ型に比較して２分の１で良く、また、スイッチ素子に過大なサージ電圧が印加されない利点がある。さらに、電源Ｖには、リップル成分を嫌う（リップルにより寿命特性を悪くする）電池、例えば燃料電池を使用することができる。
【００４７】
次に、ＣＢＰＰ型インバータ回路を採用したＤＣ−ＤＣコンバータ回路例の具体的な構成図について説明する。
【００４８】
図６は、ＣＢＰＰ型インバータ回路を採用したＤＣ−ＤＣコンバータ回路の回路図である。図７はタイムチャートである。
【００４９】
このコンバータ回路は、ＣＢＰＰ型インバータ回路ＩＮＶと、該インバータ回路ＩＮＶの交流出力を整流して負荷に出力する出力回路ＯＵＴと、第1の回生スナバ回路ＳＮ１と、第２の回生スナバ回路ＳＮ２とを備えている。
【００５０】
インバータ回路ＩＮＶは、図２又は図３に示す回路と同一である（図６と図３では、コンデンサＣ１とＣ２の表示位置がお互いに逆である）。インバータ回路ＩＮＶの第１のスイッチ素子Ｓ１には、第１の回生スナバ回路ＳＮ１が接続され、第２のスイッチ素子Ｓ２には、第２の回生スナバ回路ＳＮ２が接続されている。なお、第１のスイッチ素子Ｓ１、第２のスイッチ素子Ｓ２には、半導体スイッチ素子、例えばＩＧＢＴやＭＯＳ−ＦＥＴ等が使用される。
【００５１】
出力回路ＯＵＴは、トランスＴの二次巻線Ｓに接続された整流用ダイオードＤ９〜Ｄ１２と、平滑用のリアクトルＬ３及びコンデンサＣ５と、で構成され、出力回路ＯＵＴに負荷Ｒ０が接続されている。
【００５２】
第１の回生スナバ回路ＳＮ１は、スイッチ素子Ｓ１に逆並列に接続された第１のフリーホイールダイオードＤ１と、スイッチ素子Ｓ１に並列に接続された第1のスナバ回路とを備える。第1のスナバ回路は、第1のスナバダイオードＤ３と第1のスナバコンデ9ンサＣ３との直列回路を含む。また、回生スナバ回路ＳＮ１は、第1の電圧源であるコンデンサＣ１の正極側とスナバコンデンサＣ３間に接続される第1の回生回路を備える。第1の回生回路は、第3のスイッチ素子Ｓ３と、スイッチ素子Ｓ３とコンデンサＣ１の正極側間に接続される第1のリアクトルＬ１と、スイッチ素子Ｓ３とスナバコンデンサＣ３間に接続される第1の回生用ダイオードＤ５とを備える。
【００５３】
第２の回生スナバ回路ＳＮ２は、第１の回生スナバ回路ＳＮ１と同様な構成を備えている。すなわち、第２の回生スナバ回路ＳＮ２は、スイッチ素子Ｓ２に逆並列に接続された第２のフリーホイールダイオードＤ２と、スイッチ素子Ｓ２に並列に接続された第２のスナバ回路とを備える。第２のスナバ回路は、第２のスナバダイオードＤ４と第２のスナバコンデンサＣ４の直列回路を含む。また、回生スナバ回路ＳＮ２は、第２の電圧源であるコンデンサＣ２の正極側とスナバコンデンサＣ４間に接続される第２の回生回路を備える。第２の回生回路は、第４のスイッチ素子Ｓ４と、スイッチ素子Ｓ４とコンデンサＣ２の正極側間に接続される第２のリアクトルＬ２と、スイッチ素子Ｓ４とスナバコンデンサＣ４間に接続される第２の回生用ダイオードＤ６とを備える。
【００５４】
コンバータ回路は、さらに制御部ＣＴを備え、この制御部ＣＴはスイッチ素子Ｓ１〜Ｓ４をオンオフ制御するためのゲート信号Ｇ１〜Ｇ４を生成する。ゲート信号Ｇ１〜Ｇ４は、それぞれスイッチ素子Ｓ１〜Ｓ４のゲート端子に供給されている。
【００５５】
次に、図７を参照して動作を説明する。
【００５６】
第１の回生スナバ回路ＳＮ１の動作を説明する。
【００５７】
ｔｏの直前では電流源であるリアクトルＬ３（トランスＴの二次側巻線に接続されている）の作用により整流用ダイオードＤ９〜Ｄ１２がフリーホイール状態にある。ｔｏでスイッチ素子Ｓ１がオンしたとき、一次巻線Ｐ１（Ｐ１ａ，Ｐ１ｂ）、Ｐ２（Ｐ２ａ，Ｐ２ｂ）のリーケージインダクタンスの減流作用により、スイッチ素子Ｓ１に流れる電流Ｓ１Ｉｄは一定の傾きで直線的に増加する。このため、スイッチング動作はＺＣＳ（Zero Current Switching)動作となる。
【００５８】
また、スイッチ素子Ｓ１がオフしたとき、上記リーケージインダクタンスの蓄積エネルギーでスナバコンデンサＣ３が徐々に充電されていく。スナバコンデンサＣ３の充電電位ＶＣ３の変位は、充電期間の後半において上記リーケージインダクタンスとスナバコンデンサＣ３の共振系によるものとなり、最終的に２Ｖ（コンデンサＣ１の電位をＶとする）にクランプされる。このため、サージ電圧がスイッチ素子Ｓ１に印加されることが防止され、スイッチ素子Ｓ１の両端電圧Ｓ１Ｖｄｓは、図７のように徐々に上昇する。したがって、スイッチング動作はＺＶＳ（Zero Voltage Switching)動作となる。
【００５９】
スイッチ素子Ｓ１がオフしたときにスナバコンデンサＣ３に充電された電荷は、従来の回路のようにスナバ抵抗で消費されることなく、第１の電圧源であるコンデンサＣ１に回生される。
【００６０】
すなわち、スイッチ素子Ｓ１がオンすると同時にスイッチ素子Ｓ３がオンする。このとき、スナバコンデンサＣ３と第１のリアクトルＬ１との共振系により、スナバコンデンサＣ３の充電電荷（電位は２Ｖ）に基づく回生電流（共振電流）の正極分がスイッチ素子Ｓ３に流れ、上記電荷はコンデンサＣ１（電位Ｖ）に回生される。スナバコンデンサＣ３の充電電位２ＶはコンデンサＣ１の充電電位Ｖの２倍であるため、回生電流（共振電流）がゼロとなったときにスナバコンデンサＣ３の充電電荷が全て回生される（共振式を解くことで明らかである）。なお、負極分は回生ダイオードD５の充電阻止により、再度スナバコンデンサＣ３を充電することはない。上記共振系に流れる回生電流がゼロになるまでの期間をｔ０−ｔ１とすると、スイッチ素子Ｓ３がオンする期間は、このｔ０−ｔ１の期間よりも長いＴｂ（ｔ０−ｔ２）に設定される。
【００６１】
このように、スイッチ素子Ｓ１がオンすると、スナバコンデンサＣ３の充電電荷は、従来のスナバ回路のようにスナバ抵抗で消費されることなく、第１の電圧源であるコンデンサＣ1に回生されるため、インバータ回路の効率を上げることができる。
【００６２】
第２の回生スナバ回路ＳＮ２の動作についても、上記と同様である。
【００６３】
次に、この発明の実施形態のＤＣ−ＤＣコンバータ回路について説明する。
【００６４】
図８は、ＤＣ−ＤＣコンバータ回路の一部回路図である。
【００６５】
この回路図は、説明を簡略化するために、図６に示す回路から、出力回路ＯＵＴと、第１の回生スナバ回路ＳＮ１と、第２の回生スナバ回路ＳＮ２の記載を略し、さらに、制御部ＣＴの内部の回路を詳細に示したものである。
【００６６】
制御部ＣＴは、ＰＷＭ制御回路１と、このＰＷＭ制御回路１に電源電圧を供給する制御回路駆動電源Ｖ１と、ＰＷＭ制御回路１と第１のスイッチ素子Ｓ１間に接続される第１のＰＷＭ信号生成回路２と、ＰＷＭ制御回路１と第２のスイッチ素子Ｓ２間に接続される第１のＰＷＭ信号生成回路３とで構成される。
【００６７】
第１のＰＷＭ信号生成回路２は、第２の一次巻線Ｐ２（Ｐ２ａ、Ｐ２ｂ）のセンタータップを基準電位として第１のＰＷＭ制御信号で駆動され、第１のスイッチ素子Ｓ１に対して第１のＰＷＭ信号を供給する制御を行う第１のＰＷＭスイッチ素子Ｑ１と、第２の一次巻線Ｐ２（Ｐ２ａ、Ｐ２ｂ）に直列的に接続される第１の定電流回路ＣＣ１とを備え、
第２のＰＷＭ信号生成回路３は、第２の一次巻線Ｐ２（Ｐ２ａ、Ｐ２ｂ）のセンタータップを基準電位として第２のＰＷＭ制御信号で駆動され、第２のスイッチ素子Ｓ２に対して第２のＰＷＭ信号を供給する制御を行う第２のＰＷＭスイッチ素子Ｑ２と、第２の一次巻線Ｐ２（Ｐ２ａ、Ｐ２ｂ）に直列的に接続される第２の定電流回路ＣＣ２とを備えている。
【００６８】
第１のＰＷＭ信号生成回路２は、さらに、第1のスイッチ素子Ｓ１のゲートに第1のＰＷＭ信号を供給する、低出力インピーダンスバッファを兼ねるインバータＰ１と、第1の定電流回路ＣＣ１と第1のＰＷＭスイッチ素子Ｑ１間に順方向に接続されたダイオードＤ２０と、第1の定電流回路ＣＣ１とインバータＰ１のゲート間に接続されたダイオードＤ２１と、インバータＰ１のゲートに順バイアス電圧を与えるための抵抗Ｒ５と、スイッチ素子Ｓ１を駆動するための第１のゲート駆動電源Ｖ３とを備えている。
【００６９】
第２のＰＷＭ信号生成回路３は、さらに、第２のスイッチ素子Ｓ２のゲートに第２のＰＷＭ信号を供給する、低出力インピーダンスバッファ回路を兼ねるインバータＰ２と、第２の定電流回路ＣＣ２と第２のＰＷＭスイッチ素子Ｑ２間に順方向に接続されたダイオードＤ２４と、第２の定電流回路ＣＣ２とインバータＰ２のゲート間に接続されたダイオードＤ２５と、インバータＰ２のゲートに順バイアス電圧を与えるための抵抗Ｒ６と、スイッチ素子Ｓ２を駆動するための第２のゲート駆動電源Ｖ４とを備えている。
【００７０】
次に、動作を説明する。図９はタイムチャートである。
【００７１】
時刻ｔ０直前で、第１のＰＷＭスイッチ素子Ｑ１、第２のＰＷＭスイッチ素子Ｑ２ともゲート電圧はゼロである。それらのスイッチ素子はオフ状態にある。
【００７２】
Ｖ３→ＣＣ１→Ｄ２１→Ｒ５の経路で流れる一定電流Ｉｃｃ１による抵抗Ｒ５の電圧降下分Ｒ５×Ｉｃｃ１によって、インバータＰ１が駆動される。インバータＰ１の出力、すなわちスイッチ素子Ｓ１のゲート電圧はローレベル（ゼロ電圧）である。スイッチ素子Ｓ１はオフ状態であるから、トランスＴの第２の一次巻線Ｐ２ａの巻線電圧は発生しない。
【００７３】
定電流回路ＣＣ１の両端電圧Ｖｃｃ１は、Ｖ３−（Ｒ５×Ｉｃｃ１）である。
【００７４】
時刻ｔ０で、第１のＰＷＭスイッチ素子Ｑ１がオンすると、一定電流Ｉｃｃ１は、Ｖ３→ＣＣ１→Ｄ２０→Ｑ１→Ｐ２ａに流通経路を変える（厳密には、一定電流Ｉｃｃ１は抵抗Ｒ５の経路にも流れるが、抵抗Ｒ５の経路のインピーダンスよりもＰＷＭスイッチ素子Ｑ１の経路のインピーダンスの方が遥かに小さいので、抵抗Ｒ５に分流する電流は無視できる）。抵抗Ｒ５の電圧降下、すなわちインバータＰ１のゲート電圧はゼロであり、スイッチ素子Ｓ１のゲート電圧はハイレベル（略Ｖ３の電圧）となる。しかし、スイッチ素子Ｓ１がオン動作するまでのディレー時間ｔｂのため、スイッチ素子Ｓ１はすぐにオン状態にならず、第２の一次巻線Ｐ２ａの巻線電圧は発生しない。このとき、定電流回路ＣＣ１の両端電圧Ｖｃｃ１はＶ３である。
【００７５】
ディレー時間ｔｂ後、スイッチ素子Ｓ１がオンする。このとき、一次巻線Ｐ２ａの巻線電圧０．５Ｖ１が黒丸印の方向に発生する。ダイオードＤ２１はこの電圧を逆阻止し、抵抗Ｒ５にマイナス電圧が発生するのを防止する。このとき定電流回路ＣＣ１の両端電圧Ｖｃｃ１はＶ３＋０．５Ｖ１である。この状態は、時刻ｔ１でＰＷＭスイッチ素子Ｑ１のゲート電圧がゼロになるまでの期間ｔｃの間継続する。
【００７６】
時刻ｔ１で、ＰＷＭスイッチ素子Ｑ１のゲート電圧がゼロになり、同スイッチ素子Ｑ１がオフすると、時刻ｔ０直前と同様にスイッチ素子Ｑ１、Ｑ２ともゲート電圧はゼロとなり、オフする。定電流Ｉｃｃ１の流通経路は、Ｖ３→ＣＣ１→Ｄ２１→Ｒ５に戻り、抵抗Ｒ５の電圧降下分Ｒ５×Ｉｃｃ１でインバータＰ１が駆動され、スイッチ素子Ｓ１は、そのゲート電圧がローレベルとなってオフする。一次巻線Ｐ２ａには巻線電圧が発生せず、定電流回路ＣＣ１の両端電圧Ｖｃｃ１は、Ｖ３−（Ｒ５×Ｉｃｃ１）となる。この状態は、時刻ｔ２でスイッチ素子Ｑ２のゲート電圧が与えられるまで継続する。
【００７７】
時刻ｔ２でスイッチ素子Ｑ２のゲート電圧が与えられると、スイッチ素子Ｑ２がオンして、次の半サイクルに移行するが、以下の動作は、上記の動作と全く同様である。なお、時刻ｔ２移行の半サイクルにおけるｔｃ期間においては、一次巻線Ｐ２ｂの巻線電圧の符号が逆転する。したがって、このとき、ダイオードＤ２０は、この巻線電圧がスイッチ素子Ｑ１の寄生ダイオードＤ２２を経由して抵抗Ｒ５に印加されるのを阻止する。ダイオードＤ２１も、時刻ｔ０以降の半サイクルにおけるｔｃ期間において一次巻線Ｐ２ａの巻線電圧が抵抗Ｒ５に印加されるのを阻止する。
【００７８】
図９に示されるように、定電流回路ＣＣ１の両端電圧Ｖｃｃ１は、１サイクルの期間において大きく変動するが、ダイオードＤ２０、Ｄ２１に流れる電流は一定である。同様に、ダイオードＤ２３、Ｄ２４に流れる電流も一定である。このため、一次巻線Ｐ２ａ、Ｐ２ｂの巻線電圧の変動があっても、スイッチＳ１とＳ２とを駆動することができる。
【００７９】
図１０は、定電流回路ＣＣ１の回路例である。
【００８０】
同図（Ａ）は、定電圧ダイオードとトランジスタの組み合わせで定電流特性を得るものであり、同図（Ｂ）は、ジャンクションＦＥＴによる定電流特性を利用したものであり、同図（Ｃ）は、定電流ダイオードＣＲＤを使用したものである。
【００８１】
図１１は、この発明の他の実施形態のＤＣ−ＤＣコンバータ回路の一部回路図である。
【００８２】
構成において、図９と相違する部分は、電源Ｖ２を電源Ｖ１で兼用し、電源Ｖ３、Ｖ４を、コンデンサＣ１、コンデンサＣ２でそれぞれ兼用した点である。本構成では、電源Ｖ２〜Ｖ４を別途設ける必要がなくなる。
【００８３】
図１２は、この発明の他の実施形態のＤＣ−ＤＣコンバータ回路の一部回路図である。構成において、図１２と相違する部分は、電源Ｖ３を、ダイオードＤ１１とコンデンサＣ３で構成されるチャージポンプ回路を第２の一次巻線Ｐ２ａに接続し、巻線電圧を1／２に降圧してインバータＰ１の電源電圧に利用している点である。同様に、電源Ｖ４を、ダイオードＤ１２とコンデンサＣ４で構成されるチャージポンプ回路を第２の一次巻線Ｐ２ｂに接続し、巻線電圧を1／２に降圧してインバータＰ２の電源電圧に利用している点である。
【００８４】
本実施形態では、巻線電圧を降圧する回路を設けているが、巻線電圧の大きさ次第で巻線電圧を昇圧する必要のある場合もある。そのような場合には昇圧回路を設ける。
【符号の説明】
【００８５】
Ｃ１−第１の電圧源であるコンデンサ
Ｃ２−第２電圧源であるコンデンサ
Ｖ−電源
Ｓ１−第１のスイッチ素子
Ｓ２−第２のスイッチ素子
Ｐ１（Ｐ１ａ、Ｐ１ｂ）−第１の一次巻線
Ｐ２（Ｐ２ａ、Ｐ２ｂ）−第２の一次巻線
２−第１のＰＷＭ制御回路
３−第２のＰＷＭ制御回路
ＣＣ１−第１の定電流回路
ＣＣ２−第２の定電流回路
【図１】
0005492648.tif 000002
【図２】
0005492648.tif 000003
【図３】
0005492648.tif 000004
【図４】
0005492648.tif 000005
【図５】
0005492648.tif 000006
【図６】
0005492648.tif 000007
【図７】
0005492648.tif 000008
【図８】
0005492648.tif 000009
【図９】
0005492648.tif 000010
【図１０】
0005492648.tif 000011
【図１１】
0005492648.tif 000012
【図１２】
0005492648.tif 000013