(57)【特許請求の範囲】
【請求項１】
（ａ）ＳＢＤのアノードが設けられた第１の主面、および、前記ＳＢＤのカソードが設けられた第２の主面を有する半導体基板、
（ｂ）前記半導体基板の前記第１の主面の内部領域に設けられたＳＢＤ活性領域、
（ｃ）前記第１の主面上において、前記ＳＢＤ活性領域を囲むようにＰＳＧ膜で覆われたＰＳＧ膜被覆領域、
（ｄ）前記第１の主面上において、前記ＳＢＤ活性領域を覆い、その周辺の前記ＰＳＧ膜被覆領域に亘って形成されたアルミニウム系金属アノード電極膜、
（ｅ）前記アルミニウム系金属アノード電極膜および前記ＰＳＧ膜上に形成された有機系ファイナル・パッシベーション膜、
（ｆ）前記有機系ファイナル・パッシベーション膜に形成された開口部、
（ｇ）前記アルミニウム系金属アノード電極膜上の前記開口部に設けられたアンダバンプメタル膜、
（ｈ）前記第１の主面に、前記ＳＢＤ活性領域を囲むように設けられたＰ型不純物領域を含み、前記開口部に臨む前記有機系ファイナル・パッシベーション膜の内端は、前記ＰＳＧ膜被覆領域上にあり、
前記Ｐ型不純物領域の内端部は前記アルミニウム系金属アノード電極膜に接続されており、前記Ｐ型不純物領域の主要部は前記ＰＳＧ膜被覆領域下にある半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
（ｉ）前記第１の主面上において、前記ＳＢＤ活性領域を囲むように前記ＰＳＧ膜上に設けられたフィールド・プレートを更に含み、
前記フィールド・プレートは、前記アルミニウム系金属アノード電極膜と同層の部材で構成されており、前記Ｐ型不純物領域に接続されていることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、前記半導体基板は、Ｎ型シリコン系半導体基板であることを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、前記Ｎ型シリコン系半導体基板は、エピタキシャル基板であることを特徴とする半導体装置。
【請求項５】
請求項３に記載の半導体装置において、前記Ｎ型シリコン系半導体基板は、非エピタキシャル基板の前記第２の主面側をイオン打ち込みによって、より高濃度のＮ型シリコン系半導体としたものであることを特徴とする半導体装置。
【請求項６】
請求項３に記載の半導体装置において、前記有機系ファイナル・パッシベーション膜は、ポリイミド系樹脂膜から構成されていることを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置において、前記アルミニウム系金属アノード電極膜は、単層のアルミニウムを主要な成分とするメタル膜から構成されていることを特徴とする半導体装置。
【請求項８】
（ａ）ＳＢＤのアノードが設けられた第１の主面、および、前記ＳＢＤのカソードが設けられた第２の主面を有する半導体基板、
（ｂ）前記半導体基板の前記第１の主面の内部領域に設けられたＳＢＤ活性領域、
（ｃ）前記第１の主面上において、前記ＳＢＤ活性領域を囲むようにＰＳＧ膜で覆われたＰＳＧ膜被覆領域、
（ｄ）前記第１の主面上において、前記ＳＢＤ活性領域を覆い、その周辺の前記ＰＳＧ膜被覆領域に亘って形成されたアルミニウム系金属アノード電極膜、
（ｅ）前記アルミニウム系金属アノード電極膜および前記ＰＳＧ膜上に形成された有機系ファイナル・パッシベーション膜、
（ｆ）前記有機系ファイナル・パッシベーション膜に形成された開口部、
（ｇ）前記アルミニウム系金属アノード電極膜上の前記開口部に設けられたアンダバンプメタル膜を含み、
前記アルミニウム系金属アノード電極膜は、
（ｄ１）第１のアルミニウム系金属膜、
（ｄ２）前記第１のアルミニウム系金属膜上に設けられたアルミニウム拡散バリア・メタル膜、
（ｄ３）前記アルミニウム拡散バリア・メタル膜上に設けられた第２のアルミニウム系金属膜を含む半導体装置。
【請求項９】
請求項８に記載の半導体装置において、前記アルミニウム拡散バリア・メタル膜は、ＴｉＷ系膜、Ｔｉ系膜、Ｗ系膜、または、これらの複合膜から構成されていることを特徴とする半導体装置。
【請求項１０】
請求項８に記載の半導体装置において、前記有機系ファイナル・パッシベーション膜は、ポリイミド系樹脂膜から構成されていることを特徴とする半導体装置。
【請求項１１】
請求項９に記載の半導体装置において、前記第１のアルミニウム系金属膜および前記第２のアルミニウム系金属膜は、それぞれ主に単層のアルミニウムを主要な成分とするメタル膜から構成されていることを特徴とする半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、前記半導体基板は、Ｎ型シリコン系半導体基板であることを特徴とする半導体装置。
【請求項１３】
請求項１２に記載の半導体装置において、前記Ｎ型シリコン系半導体基板は、非エピタキシャル基板の前記第２の主面側をイオン打ち込みによって、より高濃度のＮ型シリコン系半導体としたものであることを特徴とする半導体装置。
【請求項１４】
（ａ）ＳＢＤのアノードが設けられた第１の主面、および、前記ＳＢＤのカソードが設けられた第２の主面を有する半導体基板、
（ｂ）前記半導体基板の前記第１の主面の内部領域に設けられたＳＢＤ活性領域、
（ｃ）前記第１の主面上において、前記ＳＢＤ活性領域を囲むようにＰＳＧ膜で覆われたＰＳＧ膜被覆領域、
（ｄ）前記第１の主面上において、前記ＳＢＤ活性領域を覆い、その周辺の前記ＰＳＧ膜被覆領域に亘って形成されたアルミニウム系金属アノード電極膜、
（ｅ）前記アルミニウム系金属アノード電極膜の上面及び側面を覆うアンダバンプメタル膜、
（ｆ）前記アンダバンプメタル膜および前記ＰＳＧ膜上に形成された有機系ファイナル・パッシベーション膜、
（ｇ）前記有機系ファイナル・パッシベーション膜に形成された前記アンダバンプメタル膜上の開口部を含む半導体装置。
【請求項１５】
請求項１４に記載の半導体装置において、前記半導体基板は、Ｎ型シリコン系半導体基板であることを特徴とする半導体装置。
【請求項１６】
請求項１５に記載の半導体装置において、前記有機系ファイナル・パッシベーション膜は、主にポリイミド系樹脂膜から構成されていることを特徴とする半導体装置。
【請求項１７】
請求項１６に記載の半導体装置において、前記アルミニウム系金属アノード電極膜は、単層のアルミニウムを主要な成分とするメタル膜から構成されていることを特徴とする半導体装置。
【請求項１８】
請求項１７に記載の半導体装置において、前記アンダバンプメタル膜は、メッキ膜であることを特徴とする半導体装置。
【請求項１９】
請求項１８に記載の半導体装置において、前記アンダバンプメタル膜は、下層のニッケル膜および上層の金膜を含むことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置におけるパッシベーション技術または電極形成技術等に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開２００９−６４８４８号公報（特許文献１）または、その対応米国出願である米国特許公開２００９−５７８９３号公報（特許文献２）には、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）チップ外周の半田バンプ直下において、ＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）下層の配線層にクラックが発生することを防止するために、当該部分の近傍に応力均衡部材を設ける技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−６４８４８号公報
【特許文献２】米国特許公開２００９−５７８９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＩＧＢＴ（ＩｎｓｕｌａｔｅｄｎＧａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）とセットでＦＷ（Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ）ダイオードとして使用される単体のショットキ・バリア・ダイオード（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ、以後「ＳＢＤ」と呼ぶ）においては、半田層を介して、表面のアノード電極をメタル・クリップに接続するケースが多い。この場合、アルミニウム系アノード電極上のポリイミド系ファイナル・パッシベーション膜の開口上にＵＢＭ層を設けるが、ＵＢＭ層およびポリイミド系膜がともに、引っ張り応力を有するため、下地のアルミニウム系膜に両引っ張り応力によるクラックが発生することが、本願発明者らによって、明らかとされた。
【０００５】
このようなアルミニウム系膜のクラックは、容易にアクティブ領域に達し、リーク電流の増大を招く。
【０００６】
本願発明は、これらの課題を解決するためになされたものである。
【０００７】
本発明の目的は、信頼性の高い半導体装置を提供することにある。
【０００８】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、本願の一つの発明は、半導体基板の主面に設けられたＳＢＤの活性領域および、その端部から外側の周辺部に設けられたＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜被覆領域を有するＳＢＤ素子において、アノード電極を構成するアルミニウム系メタル膜上に相補的に設けられた有機系ファイナル・パッシベーション膜とＵＢＭ層の境界部分をＰＳＧ膜被覆領域に設けたものである。
【発明の効果】
【００１１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１２】
すなわち、半導体基板の主面に設けられたＳＢＤの活性領域および、その端部から外側の周辺部に設けられたＰＳＧ膜被覆領域を有するＳＢＤ素子において、アノード電極を構成するアルミニウム系メタル膜上に相補的に設けられた有機系ファイナル・パッシベーション膜とＵＢＭ層の境界部分をＰＳＧ膜被覆領域に設けるようにすることにより、有機系ファイナル・パッシベーション膜とＵＢＭ層の引っ張り応力に起因する下層のアルミニウム系メタル膜のクラックの発生を防止することができる。
【図面の簡単な説明】
【００１３】
【図１】本願の一実施の形態の半導体装置（ＳＢＤ素子）の全体上面図である。
【図２】図１のＳＢＤ活性領域内部領域Ｒ１の拡大上面図である。
【図３】図２のＸ−Ｘ’断面に対応するデバイス断面図（基本構造である非エピタキシャル基板を用いたもの）である。
【図４】図２のＸ−Ｘ’断面に対応するデバイス断面図（基本構造の一変形例であるエピタキシャル基板を用いたもの）である。
【図５】図１のＳＢＤ周辺領域Ｒ２のＢ−Ｂ’断面に対応するデバイス要部拡大断面図である。
【図６】本願の各実施の形態の半導体装置（ＳＢＤ素子）をＦＷダイオードとして使用したＩＧＢＴ＆ＳＢＤ複合素子のパッケージ上面図（内部が見えるように上半部のレジンを除去している）である。
【図７】図６のＡ−Ａ’断面に対応するパッケージ断面図である。
【図８】図６に示すＩＧＢＴ＆ＳＢＤ複合素子を三相モータの駆動に適用したモータ駆動回路の回路図である。
【図９】図５に対応するデバイス断面プロセス・フロー図（Ｐ＋不純物領域の導入工程）である。
【図１０】図５に対応するデバイス断面プロセス・フロー図（Ｐ＋不純物拡散工程）である。
【図１１】図５に対応するデバイス断面プロセス・フロー図（ＰＳＧ成膜工程）である。
【図１２】図５に対応するデバイス断面プロセス・フロー図（ＰＳＧ膜被覆領域パターニング工程）である。
【図１３】図５に対応するデバイス断面プロセス・フロー図（アルミニウム系メタル膜成膜工程）である。
【図１４】図５に対応するデバイス断面プロセス・フロー図（アルミニウム系メタル膜パターニング工程）である。
【図１５】図５に対応するデバイス断面プロセス・フロー図（ポリイミド系ファイナル・パッシベーション膜パターニング工程）である。
【図１６】図５に対応するデバイス断面プロセス・フロー図（ＵＢＭメッキ工程）である。
【図１７】図５に対応するデバイス断面プロセス・フロー図（パッケージング工程）である。
【図１８】本願の他の実施の形態の半導体装置（ＳＢＤ素子；多層アノード・メタル構造）の全体上面図である。
【図１９】図１８のＳＢＤ周辺領域Ｒ２のＢ−Ｂ’断面に対応するデバイス要部拡大断面図である。
【図２０】本願のその他の実施の形態の半導体装置（ＳＢＤ素子；先行メッキ構造）の図１８のＳＢＤ周辺領域Ｒ２のＢ−Ｂ’断面に対応するデバイス要部拡大断面図である。
【図２１】図２０に対応するデバイス断面プロセス・フロー図（ＵＢＭ膜先行メッキ工程）である。
【図２２】本願の更にその他の実施の形態の半導体装置（ＳＢＤ素子；基本構造の変形例）の全体上面図である。
【図２３】図２２のＳＢＤ周辺領域Ｒ２のＢ−Ｂ’断面に対応するデバイス要部拡大断面図である。
【図２４】図２２に対応するデバイス断面プロセス・フロー図（ＰＳＧ膜被覆領域パターニング工程）である。
【発明を実施するための形態】
【００１４】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１５】
１．以下を含む半導体装置：
（ａ）ＳＢＤのアノードが設けられた第１の主面、および、前記ＳＢＤのカソードが設けられた第２の主面を有する半導体基板；
（ｂ）前記半導体基板の前記第１の主面の内部領域に設けられたＳＢＤ活性領域；
（ｃ）前記第１の主面上において、前記ＳＢＤ活性領域を囲むようにＰＳＧ膜で覆われたＰＳＧ膜被覆領域；
（ｄ）前記第１の主面上において、前記ＳＢＤ活性領域を覆い、その周辺の前記ＰＳＧ膜被覆領域に渉って形成されたアルミニウム系金属アノード電極膜；
（ｅ）前記アルミニウム系金属アノード電極膜および前記ＰＳＧ膜上に形成された有機系ファイナル・パッシベーション膜；
（ｆ）前記有機系ファイナル・パッシベーション膜に形成された開口部；
（ｇ）前記アルミニウム系金属アノード電極膜上の前記開口部に設けられたＵＢＭ膜、
ここで、前記開口部に臨む前記有機系ファイナル・パッシベーション膜の内端は、前記ＰＳＧ膜被覆領域上にある。
【００１６】
２．前記１項の半導体装置において、更に、以下を含む：
（ｈ）前記第１の主面に、前記ＳＢＤ活性領域を囲むように設けられたＰ型不純物領域、
ここで、前記Ｐ型不純物領域の内端部は前記アルミニウム系金属アノード電極膜に接続されており、前記Ｐ型不純物領域の主要部は前記ＰＳＧ膜被覆領域下にある。
【００１７】
３．前記２項の半導体装置において、更に、以下を含む：
（ｉ）前記第１の主面上において、前記ＳＢＤ活性領域を囲むように前記ＰＳＧ膜上に設けられたフィールド・プレート、
ここで、前記フィールド・プレートは、前記アルミニウム系金属アノード電極膜と同層の部材で構成されており、前記Ｐ型不純物領域に接続されている。
【００１８】
４．前記１から３項のいずれか一つの半導体装置において、前記半導体基板は、Ｎ型シリコン系半導体基板である。
【００１９】
５．前記４項の半導体装置において、前記Ｎ型シリコン系半導体基板は、エピタキシャル基板である。
【００２０】
６．前記４項の半導体装置において、前記Ｎ型シリコン系半導体基板は、非エピタキシャル基板の前記第２の主面側をイオン打ち込みによって、より高濃度のＮ型シリコン系半導体としたものである。
【００２１】
７．前記１から６項のいずれか一つの半導体装置において、前記有機系ファイナル・パッシベーション膜は、主にポリイミド系樹脂膜から構成されている。
【００２２】
８．前記１から７項のいずれか一つの半導体装置において、前記アルミニウム系金属アノード電極膜は、主に単層のアルミニウムを主要な成分とするメタル膜から構成されている。
【００２３】
９．以下を含む半導体装置：
（ａ）ＳＢＤのアノードが設けられた第１の主面、および、前記ＳＢＤのカソードが設けられた第２の主面を有する半導体基板；
（ｂ）前記半導体基板の前記第１の主面の内部領域に設けられたＳＢＤ活性領域；
（ｃ）前記第１の主面上において、前記ＳＢＤ活性領域を囲むようにＰＳＧ膜で覆われたＰＳＧ膜被覆領域；
（ｄ）前記第１の主面上において、前記ＳＢＤ活性領域を覆い、その周辺の前記ＰＳＧ膜被覆領域に渉って形成されたアルミニウム系金属アノード電極膜；
（ｅ）前記アルミニウム系金属アノード電極膜および前記ＰＳＧ膜上に形成された有機系ファイナル・パッシベーション膜；
（ｆ）前記有機系ファイナル・パッシベーション膜に形成された開口部；
（ｇ）前記アルミニウム系金属アノード電極膜上の前記開口部に設けられたＵＢＭ膜、
ここで、前記アルミニウム系金属アノード電極膜は、以下を含む：
（ｄ１）第１のアルミニウム系金属膜；
（ｄ２）前記第１のアルミニウム系金属膜上に設けられたアルミニウム拡散バリア・メタル膜；
（ｄ３）前記アルミニウム拡散バリア・メタル膜上に設けられた第２のアルミニウム系金属膜。
【００２４】
１０．前記９項の半導体装置において、前記アルミニウム拡散バリア・メタル膜は、ＴｉＷ系膜、Ｔｉ系膜、Ｗ系膜、または、これらの複合膜から構成されている。
【００２５】
１１．前記９または１０項の半導体装置において、第１のアルミニウム系金属膜および第２のアルミニウム系金属膜は、それぞれ主に単層のアルミニウムを主要な成分とするメタル膜から構成されている。
【００２６】
１２．前記９から１１項のいずれか一つの半導体装置において、前記半導体基板は、Ｎ型シリコン系半導体基板である。
【００２７】
１３．前記９から１２項のいずれか一つの半導体装置において、前記有機系ファイナル・パッシベーション膜は、主にポリイミド系樹脂膜から構成されている。
【００２８】
１４．前記１２項の半導体装置において、前記Ｎ型シリコン系半導体基板は、非エピタキシャル基板の前記第２の主面側をイオン打ち込みによって、より高濃度のＮ型シリコン系半導体としたものである。
【００２９】
１５．以下を含む半導体装置：
（ａ）ＳＢＤのアノードが設けられた第１の主面、および、前記ＳＢＤのカソードが設けられた第２の主面を有する半導体基板；
（ｂ）前記半導体基板の前記第１の主面の内部領域に設けられたＳＢＤ活性領域；
（ｃ）前記第１の主面上において、前記ＳＢＤ活性領域を囲むようにＰＳＧ膜で覆われたＰＳＧ膜被覆領域；
（ｄ）前記第１の主面上において、前記ＳＢＤ活性領域を覆い、その周辺の前記ＰＳＧ膜被覆領域に渉って形成されたアルミニウム系金属アノード電極膜；
（ｅ）前記アルミニウム系金属アノード電極膜の上面及び側面を覆うＵＢＭ膜；
（ｆ）前記ＵＢＭ膜および前記ＰＳＧ膜上に形成された有機系ファイナル・パッシベーション膜；
（ｇ）前記有機系ファイナル・パッシベーション膜に形成された前記ＵＢＭ膜上の開口部。
【００３０】
１６．前記１５項の半導体装置において、前記半導体基板は、Ｎ型シリコン系半導体基板である。
【００３１】
１７．前記１５または１６項の半導体装置において、前記有機系ファイナル・パッシベーション膜は、主にポリイミド系樹脂膜から構成されている。
【００３２】
１８．前記１５から１７項のいずれか一つの半導体装置において、前記アルミニウム系金属アノード電極膜は、主に単層のアルミニウムを主要な成分とするメタル膜から構成されている。
【００３３】
１９．前記１５から１８項のいずれか一つの半導体装置において、前記ＵＢＭ膜は、メッキ膜である。
【００３４】
２０．前記１９項の半導体装置において、前記ＵＢＭ膜は、下層のニッケル膜および上層の金膜を含む。
【００３５】
次に、本願において開示される発明のその他の実施の形態について概要を説明する。
【００３６】
２１．以下を含む半導体装置：
（ａ）ＳＢＤのアノードが設けられた第１の主面、および、前記ＳＢＤのカソードが設けられた第２の主面を有する半導体基板；
（ｂ）前記半導体基板の前記第１の主面の内部領域に設けられたＳＢＤ活性領域；
（ｃ）前記第１の主面上において、前記ＳＢＤ活性領域を囲むように絶縁膜で覆われた絶縁膜被覆領域；
（ｄ）前記第１の主面上において、前記ＳＢＤ活性領域を覆い、その周辺の前記絶縁膜被覆領域に渉って形成されたアルミニウム系金属アノード電極膜；
（ｅ）前記アルミニウム系金属アノード電極膜および前記絶縁膜上に形成された有機系ファイナル・パッシベーション膜；
（ｆ）前記有機系ファイナル・パッシベーション膜に形成された開口部；
（ｇ）前記アルミニウム系金属アノード電極膜上の前記開口部に設けられたＵＢＭ膜、
ここで、前記開口部に臨む前記有機系ファイナル・パッシベーション膜の内端は、前記絶縁膜被覆領域上にある。
【００３７】
２２．前記２１項の半導体装置において、更に、以下を含む：
（ｈ）前記第１の主面に、前記ＳＢＤ活性領域を囲むように設けられたＰ型不純物領域、
ここで、前記Ｐ型不純物領域の内端部は前記アルミニウム系金属アノード電極膜に接続されており、前記Ｐ型不純物領域の主要部は前記絶縁膜被覆領域下にある。
【００３８】
２３．前記２２項の半導体装置において、更に、以下を含む：
（ｉ）前記第１の主面上において、前記ＳＢＤ活性領域を囲むように前記絶縁膜上に設けられたフィールド・プレート、
ここで、前記フィールド・プレートは、前記アルミニウム系金属アノード電極膜と同層の部材で構成されており、前記Ｐ型不純物領域に接続されている。
【００３９】
２４．前記２１から２３項のいずれか一つの半導体装置において、前記半導体基板は、Ｎ型シリコン系半導体基板である。
【００４０】
２５．前記２４項の半導体装置において、前記Ｎ型シリコン系半導体基板は、エピタキシャル基板である。
【００４１】
２６．前記２４項の半導体装置において、前記Ｎ型シリコン系半導体基板は、非エピタキシャル基板の前記第２の主面側をイオン打ち込みによって、より高濃度のＮ型シリコン系半導体としたものである。
【００４２】
２７．前記２１から２６項のいずれか一つの半導体装置において、前記有機系ファイナル・パッシベーション膜は、主にポリイミド系樹脂膜から構成されている。
【００４３】
２８．前記２１から２７項のいずれか一つの半導体装置において、前記アルミニウム系金属アノード電極膜は、主に単層のアルミニウムを主要な成分とするメタル膜から構成されている。
【００４４】
２９．以下を含む半導体装置：
（ａ）ＳＢＤのアノードが設けられた第１の主面、および、前記ＳＢＤのカソードが設けられた第２の主面を有する半導体基板；
（ｂ）前記半導体基板の前記第１の主面の内部領域に設けられたＳＢＤ活性領域；
（ｃ）前記第１の主面上において、前記ＳＢＤ活性領域を囲むように絶縁膜で覆われた絶縁膜被覆領域；
（ｄ）前記第１の主面上において、前記ＳＢＤ活性領域を覆い、その周辺の前記絶縁膜被覆領域に渉って形成されたアルミニウム系金属アノード電極膜；
（ｅ）前記アルミニウム系金属アノード電極膜および前記絶縁膜上に形成された有機系ファイナル・パッシベーション膜；
（ｆ）前記有機系ファイナル・パッシベーション膜に形成された開口部；
（ｇ）前記アルミニウム系金属アノード電極膜上の前記開口部に設けられたＵＢＭ膜、
ここで、前記アルミニウム系金属アノード電極膜は、以下を含む：
（ｄ１）第１のアルミニウム系金属膜；
（ｄ２）前記第１のアルミニウム系金属膜上に設けられたアルミニウム拡散バリア・メタル膜；
（ｄ３）前記アルミニウム拡散バリア・メタル膜上に設けられた第２のアルミニウム系金属膜。
【００４５】
３０．前記２９項の半導体装置において、前記アルミニウム拡散バリア・メタル膜は、ＴｉＷ系膜、Ｔｉ系膜、Ｗ系膜、または、これらの複合膜から構成されている。
【００４６】
３１．前記２９または３０項の半導体装置において、第１のアルミニウム系金属膜および第２のアルミニウム系金属膜は、それぞれ主に単層のアルミニウムを主要な成分とするメタル膜から構成されている。
【００４７】
３２．前記２９から３１項のいずれか一つの半導体装置において、前記半導体基板は、Ｎ型シリコン系半導体基板である。
【００４８】
３３．前記２９から３２項のいずれか一つの半導体装置において、前記有機系ファイナル・パッシベーション膜は、主にポリイミド系樹脂膜から構成されている。
【００４９】
３４．前記３２項の半導体装置において、前記Ｎ型シリコン系半導体基板は、非エピタキシャル基板の前記第２の主面側をイオン打ち込みによって、より高濃度のＮ型シリコン系半導体としたものである。
【００５０】
３５．以下を含む半導体装置：
（ａ）ＳＢＤのアノードが設けられた第１の主面、および、前記ＳＢＤのカソードが設けられた第２の主面を有する半導体基板；
（ｂ）前記半導体基板の前記第１の主面の内部領域に設けられたＳＢＤ活性領域；
（ｃ）前記第１の主面上において、前記ＳＢＤ活性領域を囲むように絶縁膜で覆われた絶縁膜被覆領域；
（ｄ）前記第１の主面上において、前記ＳＢＤ活性領域を覆い、その周辺の前記絶縁膜被覆領域に渉って形成されたアルミニウム系金属アノード電極膜；
（ｅ）前記アルミニウム系金属アノード電極膜の上面及び側面を覆うＵＢＭ膜；
（ｆ）前記ＵＢＭ膜および前記絶縁膜上に形成された有機系ファイナル・パッシベーション膜；
（ｇ）前記有機系ファイナル・パッシベーション膜に形成された前記ＵＢＭ膜上の開口部。
【００５１】
３６．前記３５項の半導体装置において、前記半導体基板は、Ｎ型シリコン系半導体基板である。
【００５２】
３７．前記３５または３６項の半導体装置において、前記有機系ファイナル・パッシベーション膜は、主にポリイミド系樹脂膜から構成されている。
【００５３】
３８．前記３５から３７項のいずれか一つの半導体装置において、前記アルミニウム系金属アノード電極膜は、主に単層のアルミニウムを主要な成分とするメタル膜から構成されている。
【００５４】
３９．前記３５から３８項のいずれか一つの半導体装置において、前記ＵＢＭ膜は、メッキ膜である。
【００５５】
４０．前記３９項の半導体装置において、前記ＵＢＭ膜は、下層のニッケル膜および上層の金膜を含む。
【００５６】
４１．前記１から４０項のいずれか一つの半導体装置において、前記ＳＢＤの前記アノードおよび前記カソードが、前記半導体基板と別の半導体基板に形成されたＩＧＢＴのエミッタおよびコレクタとそれぞれ接続されている。
【００５７】
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００５８】
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種のダイオードまたは各種トランジスタ（能動素子）単体、あるいは、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。
【００５９】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。
【００６０】
具体的に言えば、「アルミニウム膜」、「ニッケル膜」、「金膜」、「チタン膜」等といっても、特にそうでない旨明示した場合を除き、純粋なこれらの膜を指すものではなく、「アルミニウム系膜」、「ニッケル系膜」、「金系膜」、「チタン系膜」等、すなわち、「アルミニウムを主要な成分とする膜」、「ニッケルを主要な成分とする膜」、「金を主要な成分とする膜」、「チタンを主要な成分とする膜」等を表している。
【００６１】
また、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NCS）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
【００６２】
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
【００６３】
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。
【００６４】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００６５】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００６６】
５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００６７】
６．本願においてＳＢＤに関して「内部領域」とは、セル状Ｐ＋不純物領域とともにアノードの一部を構成するＳＢＤ活性領域周辺Ｐ＋不純物領域（Ｐ型不純物領域）を含み、ＳＢＤ活性領域、Ｐ−不純物領域等、それよりも内部の領域を言う。また、ここで言う「ＳＢＤ活性領域」は、内部領域からＰＳＧ膜被覆領域（絶縁膜被覆領域）を除いた部分である。更に、本願においてＳＢＤとは、純粋なショットキ・バリア・ダイオードばかりでなく、ショットキ・バリア・ダイオードと通常のＰＮ接合ダイオードを組み合わせて集積したものも含むことは言うまでもない。なお、本願の実施の形態で例示したＳＢＤが純粋なＳＢＤとＰＮ接合ダイオードの組み合わせとなっているのは、リカバリ特性を改善しつつ、スイッチングによるサージ電圧によるダメージを回避するためである。
【００６８】
更に、ここで、「ＰＳＧ膜被覆領域」は、マクロ的にＰＳＧ膜等で被覆されている領域をいい、微細なコンタクト・ホール等のために、局所的にＰＳＧ膜等が抜けていても、近傍にＰＳＧ膜等があれば、その部分もＰＳＧ膜被覆領域に含まれる。
【００６９】
なお、「ＵＢＭ膜」とは、外部接続用等の半田膜（たとえば、半田ペーストを印刷したもの）とアルミニウム系電極（または、その他の電極金属膜）との間にあって、相互の干渉を防止したり、相互接続を良好にするための中間金属膜を言う。従って、半田膜は、いわゆるバンプ形状をしている必要はない。
【００７０】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００７１】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００７２】
１．本願の一実施の形態の半導体装置（ＳＢＤ素子）の構造（基本構造）等の説明（主に図１から図５）
図１は本願の一実施の形態の半導体装置（ＳＢＤ素子）の全体上面図である。図２は図１のＳＢＤ活性領域内部領域Ｒ１の拡大上面図である。図３は図２のＸ−Ｘ’断面に対応するデバイス断面図（基本構造である非エピタキシャル基板を用いたもの）である。図４は図２のＸ−Ｘ’断面に対応するデバイス断面図（基本構造の一変形例であるエピタキシャル基板を用いたもの）である。図５は図１のＳＢＤ周辺領域Ｒ２のＢ−Ｂ’断面に対応するデバイス要部拡大断面図である。これらに基づいて、本願の一実施の形態の半導体装置（ＳＢＤ素子）の構造を説明する。
【００７３】
まず、ＳＢＤチップ２（ここでは、一例として、耐圧６００ボルト、最大電流３００アンペア、チップ寸法は８ミリ・メートル角とする）の全体上面レイアウトを説明する。図１に示すように、チップ２のエッジ領域ではその表面１ａ（裏面１ｂの反対の面）は露出しており、その直近から矢印で示すチップ２の周辺部は、ポリイミド系樹脂膜６（有機系ファイナル・パッシベーション膜）で被覆されている。チップ２のエッジ領域には、クローズド・ループを形成するアルミニウム系メタル層から形成されたメタル・ガードリング３が設けられており、その内側のチップ周辺部には複数のフローティング・フィールド・リング、フィールド・プレート等から構成されたフローティング・フィールド・リング領域４（フィールド・リミッティング・リング領域）がある。フローティング・フィールド・リング領域４の内側の内部領域は、ほぼ全部がアルミニウム系金属アノード電極膜５（アルミニウム系金属膜）となっており、この例では、その内部に有機系ファイナル・パッシベーション膜６の開口部８がある。この開口部８内には、ＳＢＤ部や接合ダイオード部を集積したＳＢＤ活性領域７が設けられている。
【００７４】
次に、図１のＳＢＤ活性領域内部領域Ｒ１の拡大上面図で図２に示す。図２に示すように、ＳＢＤ活性領域７の内部のほとんどの部分には、ここに示すような格子状のセル状Ｐ＋不純物領域９が配置されている。ここで、一例としての寸法を示すと、セル状Ｐ＋不純物領域９の径は１０マイクロ・メートル程度であり、その横方向のピッチは、２５マイクロ・メートル程度であり、その縦方向のピッチは、２１．５マイクロ・メートル程度である。
【００７５】
次に、図２のＸ−Ｘ’断面の構造を図３に基づいて説明する。図３に示すように、半導体基板部１は、たとえば、非エピタキシャル基板１ｎ（デバイス完成時の厚さは、たとえば１００マイクロ・メートル程度）である単結晶シリコン基板（ウエハ工程の開始時材料ウエハ）から作られており、もともとの基板部である半導体基板部のｎ−層１ｓと工程途中で裏面からイオン打ち込みにより高濃度Ｎ型不純物領域とした半導体基板部のｎ＋層（厚さは、たとえば２マイクロ・メートル程度で、抵抗率は、たとえば0.01から0.02Ωｃｍ程度である）から構成されている。半導体基板部１の裏面側１ｂ（第２の主面）の表面上には、裏面電極１２が設けられており、たとえば、半導体基板側から裏面電極のニッケル膜（厚さは、たとえば５０ｎｍ程度）１２ａ、裏面電極のチタン膜１２ｂ（厚さは、たとえば１００ｎｍ程度）、裏面電極のニッケル膜１２ｃ（厚さは、たとえば６００ｎｍ程度）、裏面電極の金膜１２ｄ（厚さは、たとえば１００ｎｍ程度）等から構成されている。半導体基板部１の表面側１ａ（第1の主面）の表面領域には、多数のセル状Ｐ＋不純物領域９（ピーク濃度１ｘ１０１８/ｃｍ３程度、深さは、たとえば６マイクロ・メートル程度）および、それらよりも浅く且つ、濃度が薄いＰ−不純物領域１１が設けられている。なお、実質的にこのＰ−不純物領域１１がショットキ接合のアノード部を形成している。更に、半導体基板部１の表面側１ａ（第1の主面）の表面上には、Ｐ−不純物領域１１とともにショットキ接合のアノードを構成する金属アノード電極、すなわち、アルミニウム系金属アノード電極膜５（アルミニウム系金属膜；厚さは、たとえば5.5マイクロ・メートル程度）が設けられており、その上には、アノード電極を半田接続するための中間金属膜としてのＵＢＭ膜１４が設けられている。ＵＢＭ膜１４は、アノード電極側から、たとえば、ニッケル膜１４ａ（厚さは、たとえば１から４マイクロ・メートル程度）、金膜１４ｂ（厚さは、たとえば７０ｎｍ程度）等のメッキ膜から構成されている。
【００７６】
ウエハ工程の開始時材料ウエハとしては、非エピタキシャル基板のほか、図４に示すように、当初から半導体基板部のｎ＋層１ｃ（デバイス完成時における厚さ、たとえば２００マイクロ・メートル程度）上にエピタキシャル層としての半導体基板部のｎ−層１ｓ（厚さ、たとえば８０マイクロ・メートル程度）を有するエピタキシャル基板１ｅを用いることもできる。なお、ここに表示した以外の部分の寸法、抵抗率、不純物濃度等は、ほぼ図３と同じである。
【００７７】
次に、図１のＳＢＤ周辺領域Ｒ２（ＳＢＤ活性領域７の周辺領域とチップ2の周辺領域を含む領域）のＢ−Ｂ’断面の模式的なデバイス断面を図５に示す。この断面は、デバイス全体の特徴的断面構造をほぼ全て含むので、これを説明することで、副次的なコンタクト部等を除き、デバイス断面構造を基本的に全て説明可能である。図５に示すように、チップ内部領域側には、ＳＢＤ活性領域７があり、その反対側には、ＰＳＧ膜１０ｐ（層間絶縁膜）等の無機系絶縁膜１０でほぼ被覆されたＰＳＧ膜被覆領域１０ｒ（絶縁膜被覆領域）がある。ＳＢＤ活性領域７とＰＳＧ膜被覆領域１０ｒとの境界領域には、ＳＢＤ活性領域７を平面的に取り囲むように設けられたリング状のＳＢＤ活性領域周辺Ｐ＋不純物領域１７（Ｐ型不純物領域）があり、拡散ガード・リングとして耐圧の向上に寄与する一方、接合型ダイオードの一部となっている。また、アルミニウム系金属アノード電極膜５の外部端は、無機系絶縁膜１０に延び、アノード電極膜に連結したフィールド・プレート５ｆとなっている。フローティング・フィールド・リング領域４内には、この例では、内部領域を取り囲むように、３個のリング状のＰ＋フローティング・フィールド・リング（フィールド・リミッティング・リング）１８（１８ａ，１８ｂ，１８ｃ）が設けられており、そのうちの２つに併設された独立したフィールド・プレート１５（１５ａ，１５ｂ）とともに、ダイオードの耐圧向上に寄与している。なお、各フィールド・プレート１５ａ，１５ｂは、平面的には、それらが接続されたＰ＋フローティング・フィールド・リング１８ｂ，１８ｃに沿ったリング形状をしている。更に、チップ２（図１）のエッジ領域には、Ｎ＋チャネル・ストップ不純物領域１６（リン濃度は、たとえば１ｘ１０１９/ｃｍ３程度）が、設けられており、先に説明したメタル・ガードリング３は、それに接続されている。ここで、有機系ファイナル・パッシベーション膜６の内端６ｉ、すなわち、開口部８の外端は、ＰＳＧ膜１０ｐ（層間絶縁膜）上、すなわち、ＰＳＧ膜被覆領域１０ｒ（絶縁膜被覆領域）上にある。従って、ＵＢＭ膜１４と有機系ファイナル・パッシベーション膜６の引っ張り応力が相互に反対方向に作用して、アルミニウム系金属アノード電極膜５（アルミニウム系金属膜）にクラックが発生したとしても、その影響が、ＳＢＤ活性領域７に達する可能性は小さい。
【００７８】
２．本願の一実施の形態の半導体装置（ＳＢＤ素子）の応用段階におけるパッケージ構造および応用回路等の説明（主に図６から図８）
ここで説明するＩＧＢＴ＆ＳＢＤ複合素子、パッケージ構造、応用回路は、セクション1で説明したＳＢＤに限らず、他の例のＳＢＤに同様に適用できる。
【００７９】
図６は本願の各実施の形態の半導体装置（ＳＢＤ素子）をＦＷダイオードとして使用したＩＧＢＴ＆ＳＢＤ複合素子のパッケージ上面図（内部が見えるように上半部のレジンを除去している）である。図７は図６のＡ−Ａ’断面に対応するパッケージ断面図である。図８は図６に示すＩＧＢＴ＆ＳＢＤ複合素子を三相モータの駆動に適用したモータ駆動回路の回路図である。これらに基づいて、本願の一実施の形態の半導体装置（ＳＢＤ素子）の応用段階におけるパッケージ構造および応用回路等を説明する。
【００８０】
まず、ＩＧＢＴ＆ＳＢＤ複合素子のパッケージ構造を説明する。通常の使用形態においては、ＳＢＤのアノードおよびカソードが、別の半導体チップに形成されたＩＧＢＴのエミッタおよびコレクタとそれぞれ接続された状態でレジン封止されている。すなわち、図６および図７に示すように、たとえば銅系の金属ヒートシンク２３（金属ベース）上に（ＩＧＢＴのコレクタおよびＳＢＤ素子のカソード側である）、たとえば、半田層２１を介して、ＩＧＢＴチップ２０（ＩＧＢＴ素子）およびＳＢＤチップ２（ＳＢＤ素子）が固定されており、ＩＧＢＴチップ２０のエミッタおよびＳＢＤチップ２のアノードは、半田層１９を介して、たとえば銅系の金属クリップ２２と接続されている。この金属クリップ２２は、別の半田層２１を介して、たとえば銅系のリード２５ａに接続され、外部に取り出されている。一方、ＩＧＢＴチップ２０のゲートに対応するボンディング・パッド２６とリード２５ｂの間は、たとえばアルミニウム系ボンディング・ワイヤ２４（銅系ワイヤでも金系ワイヤでもよい）で相互接続されている。なお、金属ヒートシンク２３、リード２５ａ、２５ｂには、封止レジン２７の接着性を向上させるための線状溝２８が設けられている。
【００８１】
次に、ＩＧＢＴ＆ＳＢＤ複合素子３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ，３２ｆの具体的適用回路の一例（３相モータ駆動回路）を図８に示す。図８に示すように、この３相モータ駆動回路は、ＩＧＢＴ＆ＳＢＤ複合素子３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ，３２ｆを用いて、直流電源３１からの出力を高速スイッチングすることで、３相モータ３０を駆動している。各ＩＧＢＴ＆ＳＢＤ複合素子３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ，３２ｆは、ＩＧＢＴ素子２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ，２０ｆとＳＢＤ素子２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの組み合わせで構成されている。
【００８２】
尚、本願発明に係るＳＢＤ素子は、上記ＩＧＢＴに限らず、ＭＯＳトランジスタやバイポーラトランジスタ等のスイッチング素子に用いても良く、また、３相モータに限らず２相モータやソレノイド駆動等の回路等に広く用いることができる。
【００８３】
３．本願の一実施の形態の半導体装置（ＳＢＤ素子）の製造プロセスの概要等の説明（主に図９から図１７および図５）
このセクションに示す製造プロセスは、図５に示すデバイス構造を例にとって説明するが、基本的に、他の構造についても、ほぼそのまま適用できる。従って、後の他の構造の説明の部分では、製造プロセスについては、異なる部分のみを説明する。
【００８４】
図９は図５に対応するデバイス断面プロセス・フロー図（Ｐ＋不純物領域の導入工程）である。図１０は図５に対応するデバイス断面プロセス・フロー図（Ｐ＋不純物拡散工程）である。図１１は図５に対応するデバイス断面プロセス・フロー図（ＰＳＧ成膜工程）である。図１２は図５に対応するデバイス断面プロセス・フロー図（ＰＳＧ膜被覆領域パターニング工程）である。図１３は図５に対応するデバイス断面プロセス・フロー図（アルミニウム系メタル膜成膜工程）である。
図１４は図５に対応するデバイス断面プロセス・フロー図（アルミニウム系メタル膜パターニング工程）である。図１５は図５に対応するデバイス断面プロセス・フロー図（ポリイミド系ファイナル・パッシベーション膜パターニング工程）である。図１６は図５に対応するデバイス断面プロセス・フロー図（ＵＢＭメッキ工程）である。図１７は図５に対応するデバイス断面プロセス・フロー図（パッケージング工程）である。これらに基づいて、本願の一実施の形態の半導体装置（ＳＢＤ素子）の製造プロセスの概要等を説明する。
【００８５】
まず、たとえば、２００φ（ウエハの径は、必要に応じて、１００φ、１５０φ、２００φ、３００φ、４５０φのいずれであってもよい）のフローティング・ゾーン（Ｆｌｏａｔｉｎｇ  Ｚｏｎｅ）法による非エピタキシャル基板１ｎであるｎ−型シリコン単結晶ウエハ１（抵抗率は、たとえば２０から３０Ωｃｍ程度）を準備する（ウエハの厚さは、たとえば、５００マイクロ・メートル程度である。好適な範囲としては、４００から１０００マイクロ・メートル程度である）。なお、シリコン結晶成長法としては、チョクラルスキ（Ｃｚｏｃｈｒａｌｓｋｉ）法でもよい。なお、セクション１で説明したように、スターティング・ウエハとしては、エピタキシャル基板１ｅを用いてもよい。その場合は、図１５の裏面イオン打ち込みは不要である。
【００８６】
次に、図９に示すように、ウエハ１の表面１ａを熱酸化して、表面１ａにシリコン酸化膜１０ｆ（フィールド絶縁膜）を形成する。次に、リソグラフィにより、シリコン酸化膜１０ｆをパターニングして、Ｐ＋不純物導入のためのシリコン酸化膜パターン１０ｆを形成する。シリコン酸化膜パターン１０ｆのない部分に、ボロンをイオン打ち込みすることにより、多数のセル状Ｐ＋不純物領域９、ＳＢＤ活性領域周辺Ｐ＋不純物領域１７、Ｐ＋フローティング・フィールド・リング１８ａ，１８ｂ，１８ｃ等を導入する。
【００８７】
次に、図１０に示すように、ボロン拡散処理（熱処理、たとえば摂氏１２００度、１２５分程度）を実行して、多数のセル状Ｐ＋不純物領域９、ＳＢＤ活性領域周辺Ｐ＋不純物領域１７、Ｐ＋フローティング・フィールド・リング１８ａ，１８ｂ，１８ｃ等を引き伸ばすとともに、表面の露出部に熱酸化膜を形成する。ここで、再度、ウエハ１の表面１ａのほぼ全体が、シリコン酸化膜１０ｆに覆われることとなる。
【００８８】
次に、図１１に示すように、シリコン酸化膜１０ｆのチップ・エッジ部をリソグラフィにより、開口した状態で表面リン処理（熱処理、たとえば摂氏１０００度、１０分程度）を実行することで、チップ・エッジ部にＮ＋チャネル・ストップ不純物領域１６を形成すると同時に、シリコン酸化膜１０ｆの表面領域をリン・ガラスに変化させる。続いて、ウエハ１の表面１ａ側のほぼ全体に、ＣＶＤにより、ＰＳＧ膜１０ｐ（層間絶縁膜）を成膜する。これにより、シリコン酸化膜１０ｆとＰＳＧ膜１０ｐと一体と成って、無機系絶縁膜１０を構成することとなる。
【００８９】
次に、図１２に示すように、無機系絶縁膜１０をリソグラフィにより、パターニングすることにより、ＳＢＤ活性領域７に対応する開口およびフィールド・プレート・コンタクト・ホール３３ｂ，３３ｃを形成する。
【００９０】
次に、図１３に示すように、ウエハ１の表面１ａ側のほぼ全体に、たとえばスパッタリング（基板温度は、たとえば摂氏１５０から２００度程度）により、アルミニウムを主要な成分とするアルミニウム系金属膜５（たとえば、１％程度のシリコンを含み、残りは主にアルミニウム）を成膜する。
【００９１】
次に、図１４に示すように、アルミニウム系金属膜５をリソグラフィにより、パターニングすることにより、アルミニウム系金属膜５のアノード部分、フィールド・プレート１５ａ，１５ｂ、メタル・ガードリング3を分離する。続いて、熱処理（たとえば摂氏４５０度、６０分程度）を施すと、アルミニウムが若干、半導体基板部のｎ−層１ｓに拡散して、Ｐ−不純物領域１１が形成される。
【００９２】
次に、図１５に示すように、ウエハ１の表面１ａ側のほぼ全体に、たとえば感光性ポリイミド樹脂膜（厚さは、たとえば１０マイクロ・メートル程度）を塗布して、リソグラフィにより、パターニングすることにより、有機系ファイナル・パッシベーション膜６の開口部８等を形成する。なお、感光性ポリイミド樹脂膜の代わりに、非感光性ポリイミド樹脂膜を塗布して、レジスト膜を用いたリソグラフィにより、パターニングしてもよい。
【００９３】
次に、図１６に示すように、アルミニウム系金属アノード電極膜５（アルミニウム系金属膜）上の有機系ファイナル・パッシベーション膜６の開口部８にメッキにより、ＵＢＭ膜14を成膜する。
【００９４】
次に、図５に示すように、裏面研削を実施することによって、ウエハ１の厚さをたとえば、１００マイクロ・メートル程度まで薄くする。続いて、ウエハ１の裏面１ｂからＮ型不純物をイオン打ち込みすることにより、半導体基板部のｎ−層１ｓよりも高濃度の半導体基板部のｎ＋層１ｃを形成する。更に、裏面１ｂに、たとえばメッキにより、裏面電極膜１２を成膜する。
【００９５】
次に、ダイシングを実行して、図１に示すようなここのチップ２に分割する。
【００９６】
次に、図１７に示すように、このチップ２を図６および図７に示すように、半田膜２１を介して金属ヒートシンク（金属ベース）２３上に置き、ＵＢＭ膜１４上に半田膜１９を塗布し、その上にクリップ２２をセットして、その状態で半田リフローを実施する。その後、ワイヤ・ボンディングを実施して、レジン封止して、パッケージが完成する。
【００９７】
４．本願の他の実施の形態の半導体装置（ＳＢＤ素子）の構造（多層アノード・メタル構造）等の説明（主に図１８および図１９）
図１８は本願の他の実施の形態の半導体装置（ＳＢＤ素子；多層アノード・メタル構造）の全体上面図である。図１９は図１８のＳＢＤ周辺領域Ｒ２のＢ−Ｂ’断面に対応するデバイス要部拡大断面図である。これらに基づいて、本願の他の実施の形態の半導体装置（ＳＢＤ素子）の構造（多層アノード・メタル構造）等を説明する。
【００９８】
図１８または図１９に示すように、この例では、セクション１から３で説明した単層のアルミニウム系金属アノード電極膜５（アルミニウム系金属膜）に代わって、下から下層アルミニウム系金属膜５ａ（第１のアルミニウム系金属膜、厚さ、たとえば３マイクロ・メートル程度）、アルミニウム拡散バリア・メタル膜５ｂ（厚さ、たとえば０．５マイクロ・メートル程度）、上層アルミニウム系金属膜５ｃ（第２のアルミニウム系金属膜、厚さ、たとえば２マイクロ・メートル程度）等からなる多層のアルミニウム系金属アノード電極膜５（アルミニウム系金属膜）としたことによって、クラック耐性が向上している。従って、有機系ファイナル・パッシベーション膜６の内端６ｉ、すなわち、有機系ファイナル・パッシベーション膜６の開口部８の外端をＳＢＤ活性領域７上に持ってきても問題が起こらない。なお、アルミニウム拡散バリア・メタル膜５ｂとしては、ここでは、ＴｉＷ系膜としてチタン・タングステン合金膜を適用したが、それ以外に、たとえば、Ｔｉ系膜、Ｗ系膜、又はこれらの複合膜が適用できる。
【００９９】
製法的にはセクション３において、図１３のアルミニウム系金属膜５を多層膜に置き換えればよい。
【０１００】
この構造のメリットは、ＵＢＭ膜１４の外端、すなわち、有機系ファイナル・パッシベーション膜６の内端の位置の自由度が高い点にある。
【０１０１】
５．本願のその他の実施の形態の半導体装置（ＳＢＤ素子）の構造（先行メッキ構造）等の説明（主に図２０および図２１）
図２０は本願のその他の実施の形態の半導体装置（ＳＢＤ素子；先行メッキ構造）の図１８のＳＢＤ周辺領域Ｒ２のＢ−Ｂ’断面に対応するデバイス要部拡大断面図である。図２１は図２０に対応するデバイス断面プロセス・フロー図（ＵＢＭ膜先行メッキ工程）である。これらに基づいて、本願のその他の実施の形態の半導体装置（ＳＢＤ素子）の構造（先行メッキ構造）等を説明する。
【０１０２】
図２０または図２１に示すように、この例では、セクション１から４で説明した例と相違して、ＵＢＭ膜１４と有機系ファイナル・パッシベーション膜６の形成順序を入れ替えたところが特徴となっている。すなわち、ＵＢＭ膜１４のメッキを先行して実施する。このことにより、構造的には、ＵＢＭ膜１４の上方に有機系ファイナル・パッシベーション膜６が来ることに成り、下層のアルミニウム系金属アノード電極膜５からすると、両膜の応力が相殺されることと成る。この構造であれば、有機系ファイナル・パッシベーション膜６の内端６ｉ、すなわち、有機系ファイナル・パッシベーション膜６の開口部８の外端（「境界部」という）をＳＢＤ活性領域７上に持ってきても問題が起こらない。すなわち、有機系ファイナル・パッシベーション膜６がＵＢＭ膜１４の上方にオーバラップしている限り、境界部はどこにあってもよい。
【０１０３】
なお、製法的には、セクション３において、図１５と図１６の順序を入れ替えればよい。
【０１０４】
この構造は、金メッキの消費量は多くなるが、有機系ファイナル・パッシベーション膜６の内端の位置の自由度が高いほか、応力の相殺効果があることである。
【０１０５】
６．本願の更にその他の実施の形態の半導体装置（ＳＢＤ素子）の構造（基本構造の変形例）等の説明（主に図２２から図２４）
図２２は本願の更にその他の実施の形態の半導体装置（ＳＢＤ素子；基本構造の変形例）の全体上面図である。図２３は図２２のＳＢＤ周辺領域Ｒ２のＢ−Ｂ’断面に対応するデバイス要部拡大断面図である。図２４は図２２に対応するデバイス断面プロセス・フロー図（ＰＳＧ膜被覆領域パターニング工程）である。これらに基づいて、本願の更にその他の実施の形態の半導体装置（ＳＢＤ素子）の構造（基本構造の変形例）等を説明する。
【０１０６】
図２２または図２３に示すように、この例は、セクション１の例の改良に当たる。すなわち、アノード電極膜に連結したフィールド・プレート５ｆをアルミニウム系金属アノード電極膜本体５から切り離すことによって、アノード電極に接続された独立したフィールド・プレート５ｇとし、そのことによって、有機系ファイナル・パッシベーション膜６の引っ張り応力がかかる部分の長さを短くしたものである。この構造においては、フィールド・プレート５ｇとアルミニウム系金属アノード電極膜本体５との接続は、ＳＢＤ活性領域周辺Ｐ＋不純物領域１７を介して行われるので、セクション３の図１２に対応するステップで、図２４に示すように、フィールド・プレート・コンタクト・ホール２９ｇを形成しておく必要がある。
【０１０７】
この構造の利点は、工程数を変えずに、アルミニウム系金属アノード電極膜本体５にかかる引っ張り応力自体を減少させ、且つ、全体の引っ張り応力自体を分散させられる点にある。
【０１０８】
７．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１０９】
例えば、前記実施の形態では、アルミニウム系メタルをアノード電極として使用するダイオードに例をとり具体的に説明したが、本発明はそれに限定されるものではなく、その他の金属をアノード電極として使用するダイオードその他の単体デバイスおよびそれらを集積した集積回路装置にも適用できることは言うまでもない。
【符号の説明】
【０１１０】
１  （チップ又はウエハの）半導体基板部
１ａ  半導体基板部の表面または表面側（第1の主面）
１ｂ  半導体基板部の裏面または裏面側（第２の主面）
１ｃ  半導体基板部のｎ＋層
１ｅ  エピタキシャル基板
１ｎ  非エピタキシャル基板
１ｓ  半導体基板部のｎ−層
２，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ  半導体チップ（ＳＢＤチップまたはＳＢＤ素子）
３  メタル・ガードリング
４  フローティング・フィールド・リング領域（フィールド・リミッティング・リング領域）
５  アルミニウム系金属アノード電極膜（アルミニウム系金属膜）
５ａ  下層アルミニウム系金属膜（第１のアルミニウム系金属膜）
５ｂ  アルミニウム拡散バリア・メタル膜
５ｃ  上層アルミニウム系金属膜（第２のアルミニウム系金属膜）
５ｆ  アノード電極膜に連結したフィールド・プレート
５ｇ  アノード電極に接続された独立したフィールド・プレート
６  有機系ファイナル・パッシベーション膜
６ｉ  有機系ファイナル・パッシベーション膜の内端
７  ＳＢＤ活性領域
８  開口部
９  セル状Ｐ＋不純物領域
１０  無機系絶縁膜
１０ｆ  フィールド絶縁膜等
１０ｐ  ＰＳＧ膜（層間絶縁膜）
１０ｒ  ＰＳＧ膜被覆領域（絶縁膜被覆領域）
１１  Ｐ−不純物領域
１２  裏面電極（裏面電極膜）
１２ａ  裏面電極のニッケル膜（内側）
１２ｂ  裏面電極のチタン膜
１２ｃ  裏面電極のニッケル膜（外側）
１２ｄ  裏面電極の金膜
１４  ＵＢＭ膜
１４ａ  ＵＢＭ膜のニッケル膜
１４ｂ  ＵＢＭ膜の金膜
１５，１５ａ，１５ｂ  独立したフィールド・プレート
１６  Ｎ＋チャネル・ストップ不純物領域
１７  ＳＢＤ活性領域周辺Ｐ＋不純物領域（Ｐ型不純物領域）
１８，１８ａ，１８ｂ，１８ｃ  Ｐ＋フローティング・フィールド・リング（フィールド・リミッティング・リング）
１９  電極上半田膜
２０，２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ，２０ｆ  ＩＧＢＴチップ（ＩＧＢＴ素子）
２１  裏面その他の半田膜
２２  金属クリップ
２３  金属ヒートシンク（金属ベース）
２４  アルミニウム系ボンディング・ワイヤ
２５ａ，２５ｂ  リード
２６  ボンディング・パッド
２７  レジン封止体
２８  線状溝
２９ｂ，２９ｃ，２９ｇ  フィールド・プレート・コンタクト・ホール
３０  三相モータ
３１  電源
３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ，３２ｆ  ＩＧＢＴ＆ＳＢＤ複合素子
Ｒ１  ＳＢＤ活性領域内部領域
Ｒ２  ＳＢＤ周辺領域
【図１】
0005607339.tif 000002
【図２】
0005607339.tif 000003
【図３】
0005607339.tif 000004
【図４】
0005607339.tif 000005
【図５】
0005607339.tif 000006
【図６】
0005607339.tif 000007
【図７】
0005607339.tif 000008
【図８】
0005607339.tif 000009
【図９】
0005607339.tif 000010
【図１０】
0005607339.tif 000011
【図１１】
0005607339.tif 000012
【図１２】
0005607339.tif 000013
【図１３】
0005607339.tif 000014
【図１４】
0005607339.tif 000015
【図１５】
0005607339.tif 000016
【図１６】
0005607339.tif 000017
【図１７】
0005607339.tif 000018
【図１８】
0005607339.tif 000019
【図１９】
0005607339.tif 000020
【図２０】
0005607339.tif 000021
【図２１】
0005607339.tif 000022
【図２２】
0005607339.tif 000023
【図２３】
0005607339.tif 000024
【図２４】
0005607339.tif 000025