(57)【特許請求の範囲】
【請求項１】
半導体構造または半導体デバイスを製造する方法であって、
ベース基板に貼り付けられた半導体材料の層の温度を第１の温度から第２の温度へ変化させるステップであって、前記ベース基板は、前記半導体材料の層の熱膨張係数とは異なる選択された熱膨張係数を有するステップと、
前記第１の温度から前記第２の温度へ前記半導体材料の層の前記温度を変化させる間に、前記半導体材料の層の格子定数を第１の値から第２の値へ変化させるステップと、
前記半導体材料の層が前記第２の温度である間に、前記半導体材料の層をもう１つの材料の層にボンディングするステップと、
前記ボンディングされた半導体材料の層と前記もう１つの材料の層を前記ベース基板から除去するステップと、
前記半導体材料の層を前記もう１つの材料の層にボンディングし、前記ボンディングされた半導体材料の層と前記もう１つの材料の層を前記ベース基板から除去した後で、前記半導体材料の層の前記温度を前記第１の温度に戻すステップと、
前記半導体材料の層上に少なくとも１つの半導体材料の追加の層を成長させるステップと、
前記もう１つの材料の層が、前記ベース基板の熱膨張係数より低い選択された熱膨張係数を有し、その結果前記もう１つの材料が、前記半導体材料の層の前記温度を前記第１の温度に戻すことによって前記半導体材料の層の前記格子定数を前記第１の値に戻すことを防止するステップと、
前記半導体材料の層の前記温度を前記第１の温度に戻すことによって前記半導体材料の層の前記格子定数が前記第１の値と前記第２の値との間の第３の値へと変化することを可能にするステップを含むことを特徴とする方法。
【請求項２】
前記ベース基板に貼り付けられた半導体材料の層の温度を第１の温度から第２の温度へ変化させるステップの前に、前記半導体材料の層の示す熱膨張係数よりも大きな熱膨張係数を示すベース材料を含むようにベース基板を選択するステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記ベース基板に貼り付けられた半導体材料の層の温度を第１の温度から第２の温度へ変化させるステップの前に、窒化インジウムガリウムを含むように前記半導体材料の層を選択するステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記ベース基板に貼り付けられた半導体材料の層の温度を第１の温度から第２の温度へ変化させるステップの前に、もう１つの窒化インジウムガリウムの層を含むように少なくとも１つの追加の半導体材料を選択するステップと、
約５００ナノメートル（５００ｎｍ）よりも厚い厚さおよび約５原子パーセント（５ａｔ％）よりも多いインジウムの濃度を有するように前記もう１つの窒化インジウムガリウムの層を形成するステップと
をさらに含むことを特徴とする請求項３に記載の方法。
【請求項５】
前記半導体材料の層と前記もう１つの材料の層を前記ベース基板から除去するステップの後、前記半導体材料の層上に前記少なくとも１つの半導体材料の追加の層を成長させるステップの前に、前記半導体材料の層の前記もう１つの材料の層とは反対側にレシービング基板を貼り付けるステップと、
前記レシービング基板を前記半導体材料の層に貼り付けた後で、前記半導体材料の層上に前記少なくとも１つの半導体材料の追加の層を成長させる前に、前記半導体材料の層から前記もう１つ材料の層を除去するステップと
をさらに含むことを特徴とする請求項１に記載の方法。
【請求項６】
前記半導体材料の層上に前記少なくとも１つの半導体材料の追加の層を成長させるステップは、
前記レシービング基板とは反対側で前記半導体材料の層上に複数の追加の半導体材料の層を成長させるステップと、
発光デバイスを含むように前記複数の追加の半導体材料の層を構成するステップと
をさらに含むことを特徴とする請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、エンジニアド基板（ｅｎｇｉｎｅｅｒｅｄ  ｓｕｂｓｔｒａｔｅ）を使用する半導体構造または半導体デバイスの製造や、半導体構造または半導体デバイスの製造中に形成される中間構造や、半導体構造または半導体デバイスの製造の際に使用するためのエンジニアド基板に関係する。
【背景技術】
【０００２】
本出願は、「Methods of Fabricating Semiconductor Structures or Devices Using Layers of Semiconductor Material Having Selected or Controlled Lattice Parameters」についての２００８年８月２７日に出願した米国特許仮出願番号第６１／０９２，３７３号の出願日の利益を主張するものである。
【０００３】
半導体材料の１つまたは複数の層を含む基板を使用して、例えば、集積回路（ＩＣ）デバイス（例えば、ロジックプロセッサおよびメモリデバイス）や、放射エネルギー放出デバイス（例えば、発光ダイオード（ＬＥＤ）や、共振空洞発光ダイオード（ＲＣＬＥＤ）や、垂直空洞表面発光型レーザ（ＶＣＳＥＬ））や、放射エネルギー検出デバイス（例えば、光センサ）を含む多種多様な半導体構造および半導体デバイスを形成する。かかる半導体デバイスは、半導体基板の表面上および／またはその中に層毎の方式で（すなわち、リソグラフィ技術で）従来は形成されている。
【０００４】
歴史的に、半導体デバイス製造工業において使用されてきているかかる半導体基板の大部分は、シリコン材料の薄い円板すなわち「ウェーハ」から構成されている。シリコン材料のかかるウェーハは、先ず、大きく一般に円柱状のシリコン単結晶インゴットを形成し、その後でインゴットの長軸に垂直に単結晶インゴットをスライスして複数のシリコンウェーハを形成することによって製造される。かかるシリコンウェーハは、約３０センチメートル（３０ｃｍ）またはそれ以上の（約１２インチ（３０．４８ｃｍ）以上の）直径を有することがある。シリコンウェーハは、数百ミクロン（例えば、約７００ミクロン）以上の厚さを一般に有するが、シリコンウェーハの主表面上の半導体材料の（例えば、約３００ナノメートル（３００ｎｍ）よりも薄い）非常に薄い層だけを実際に使用して、シリコンウェーハ上にアクティブデバイスを形成する。
【０００５】
半導体デバイスを形成するために実際に使用する半導体基板上の半導体材料の一部を基板の残りのバルク半導体材料から電気的に絶縁することによって、半導体デバイスの速度および電力効率を向上させることができることが、見出されてきている。その結果、絶縁性材料（例えば、二酸化シリコン（ＳｉＯ２）か、窒化シリコン（Ｓｉ３Ｎ４）か、酸化アルミニウム（Ａｌ２Ｏ３））の層上に配置した半導体材料の比較的薄い層（例えば、約３００ナノメートル（３００ｎｍ）よりも薄い厚さを有する層）を含む、いわゆる「エンジニアド基板」が開発されてきている。選択肢として、絶縁性材料の層を比較的薄くする（例えば、従来の半導体デバイス製造装置によって取り扱うことを可能にするには薄過ぎる）ことができ、半導体材料および絶縁性材料の層を比較的大きなホスト基板またはベース基板上に配置させ、製造装置によるエンジニアド基板全体の取り扱いを容易にさせることができる。その結果、ベース基板を、当技術分野では「ハンドル」基板または「ハンドリング」基板と多くの場合に呼んでいる。ベース基板もまた、半導体材料を含むことができる。
【０００６】
多種多様なエンジニアド基板が、当技術分野において公知であり、例えば、シリコン（Ｓｉ）や、ゲルマニウム（Ｇｅ）や、ＩＩＩ−Ｖ型半導体材料や、ＩＩ−ＶＩ型半導体材料などの半導体材料を含むことができる。
【０００７】
例えば、エンジニアド基板は、例えば、酸化アルミニウム（Ａｌ２Ｏ３）（これは「サファイア」と呼ばれることがある）などのベース基板の表面上に形成したＩＩＩ−Ｖ型半導体材料のエピタキシャル層を含むことができる。かかるエンジニアド基板を使用して、ＩＩＩ−Ｖ型半導体材料のエピタキシャル層の上方に材料の追加層を形成し、処理（例えば、パターニング）することができ、エンジニアド基板上に１つまたは複数のデバイスを形成することができる。
【０００８】
半導体材料の層を、高温でもう１つの材料の層（例えば、絶縁性材料の下地層または異なる半導体材料の下地層）の上方に形成する（例えば、エピタキシャル成長する）ときには、それぞれの隣り合った材料の示す熱膨張係数（ＣＴＥ）の何らかの違いのために、得られた構造を室温まで冷却するときに、格子歪みが半導体材料の層の結晶格子中に誘起されることある。下地材料が、半導体材料の示す熱膨張係数よりも大きな熱膨張係数を示す場合には、得られた構造を冷却することによって、半導体材料を圧縮歪みの状態に置くことがある。対照的に、下地材料が、半導体材料の示す熱膨張係数よりも小さな熱膨張係数を示す場合には、得られた構造を冷却することによって、半導体材料を引張歪みの状態に置くことがある。かかる格子歪みが製造されうるデバイスに対して制限を与える様々な半導体デバイスおよびプロセスがある。
【０００９】
例えば、エンジニアド基板上に形成した窒化−ＩＩＩ族材料（例えば、窒化ガリウム、窒化インジウムガリウム）のシード層上に窒化インジウムガリウム（ＩｎＸＧａ１−ＸＮ）をそれぞれが含む１つまたは複数のエピタキシャルデバイス層（これらは「デバイス構造積層体」をともに形成する）を成長させることによって、窒化インジウムガリウム（ＩｎＸＧａ１−ＸＮ）デバイスをエンジニアド基板上に形成することができる。窒化−ＩＩＩ族材料の隣り合う層の結晶格子中の何らかのミスマッチは、窒化−ＩＩＩ族デバイス層のうちの１つまたは複数の結晶格子中に歪みを誘起することがあり、それが窒化−ＩＩＩ族デバイス層の厚さおよび／または窒化インジウムガリウムデバイス層中のインジウムの濃度を実効的に制限することがある。半導体材料の層中のかかる格子歪みの存在は、複数の理由のために望ましくないことがある。例えば、半導体材料の層中の格子歪みの存在は、半導体材料の層中の欠陥（例えば、格子転位（ｌａｔｔｉｃｅ  ｄｉｓｌｏｃａｔｉｏｎｓ））密度の増加や、半導体材料の層の表面における望ましくない形態を結果としてもたらすことがあり、半導体材料の層中のクラックの形成を結果としてもたらすことさえもある。その上、半導体材料の層中の格子歪みの存在は、半導体材料の層内部の材料相の望ましくない分離の開始を促進することがある。
【００１０】
窒化インジウムガリウムシード層がその上方に形成すべき窒化インジウムガリウムデバイス層の格子定数と一致する格子定数を有するような方法で、エンジニアド基板の表面上に窒化インジウムガリウムシード層を形成することは難しい。その結果、窒化インジウムガリウムの下地シード層を使用して窒化インジウムガリウムの上に重なるデバイス層を形成することによって、窒化インジウムガリウムの上に重なるデバイス層の結晶格子を歪ませるであろう。
【００１１】
上記の観点から、例えば、エンジニアド基板や、集積回路（ＩＣ）デバイスや、放射エネルギー放出デバイスや、放射エネルギー検出デバイスなどの半導体構造および半導体デバイス中の、隣り合う層間の格子定数ミスマッチを低減し、その層内に結果として生じる格子歪みを低減させるために使用することができる方法に対する必要性がある。
【００１２】
Saxlerの２００７年９月１８日に発行された特許文献１は、隣り合う材料層内の歪みを低減するための半導体構造および半導体構造を製造する方法を開示している。そこに開示されているように、半導体構造は、第１の面内無歪み格子定数を有する基板や、第１の面内無歪み格子定数とは異なる第２の面内無歪み格子定数を有する基板上の第１の半導体材料の層や、基板と第１の半導体材料の層との間に配置された第２の半導体材料を含む可変ミスマッチ層を含むことができる。可変ミスマッチ層は、基板上に直接第１の層を成長させることによりもたらされる応力のレベルよりも小さなレベルまで第１の層中の応力を低減するように設けられる。可変ミスマッチ層を、第１の層の歪みのない格子定数に実質的に一致する歪み面内格子定数を有する層とすることができる。
【００１３】
Krames他によって２００５年９月２７日に出願された特許文献２（２００７年３月２９日に公開されている）は、ホスト基板およびホスト基板にボンディングされたシード層を含む発光デバイスを成長させるためのエンジニアド基板を開示している。ｎ−型領域とｐ−型領域との間に配置された発光層を含む半導体構造を、シード層上に成長させる。ボンディング層を使用して、ホスト基板をシード層にボンディングさせることができる。シード層を、半導体構造中の歪みを緩和するための臨界厚よりも薄くすることができ、半導体構造中の歪みは、シード層中に形成される転位によって、またはシード層とボンディング層との間のすべりによって解放される。ボンディング層をエッチングして除去することによって、ホスト基板を半導体構造およびシード層から分離させることができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】米国特許第７，２７１，４１６号明細書
【特許文献２】米国特許出願第１１／２３７，１６４号明細書（米国特許出願公開第２００７／００７２３２４  Ａ１号明細書）
【特許文献３】米国特許第ＲＥ３９，４８４号明細書
【特許文献４】米国特許第６，３０３，４６８号明細書
【特許文献５】米国特許第６，３３５，２５８号明細書
【特許文献６】米国特許第６，７５６，２８６号明細書
【特許文献７】米国特許第６，８０９，０４４号明細書
【特許文献８】米国特許第６，９４６，３６５号明細書
【特許文献９】米国特許第６，５５９，０７５号明細書
【特許文献１０】米国特許第６，７４０，６０４号明細書
【特許文献１１】米国特許第７，３４１，９２５号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１５】
エンジニアド基板上に形成した半導体材料の層を、従来は高温で形成している。そのような高音から室温へとエンジニアド基板を冷却するときに、基板内の材料の隣り合う層間の熱膨張係数の何らかのミスマッチが、基板を冷却することによって材料の隣り合った層の一方または両方に格子歪みを結果としてもたらすことがある。したがって、材料の層の温度がその後で変化する（例えば、室温まで低下する）ときに、所与の温度（例えば、高温）で形成した材料の層の結晶格子の格子定数を可能な限り保存することが望ましいはずである。
【課題を解決するための手段】
【００１６】
ある実施形態では、本発明は、半導体構造または半導体デバイスを製造する方法を含む。本方法は、第１の温度から第２の温度へ半導体材料の層の温度を変化させること、および半導体材料の層の温度が第１の温度から第２の温度へ変化するときに、半導体材料の層の格子定数を第１の値から第２の値へ変化させることを含むことができる。半導体材料の層が第２の温度である間に、半導体材料の層をもう１つの材料の層にボンディングすることができる。半導体材料の層をもう１つの材料の層にボンディングした後で、半導体材料の層の温度を第１の温度に戻すことができ、半導体材料の層の温度を第１の温度に戻すことによって半導体材料の層の格子定数が格子定数の第１の値に戻ることを、防止することができる。
【００１７】
本発明は、半導体構造または半導体デバイスを製造する方法の追加の実施形態を含む。例えば、ＩＩＩ−Ｖ型半導体材料の層を第１の基板上に形成することができる。第１の基板を、第１の熱膨張係数を示す材料を含むように選択することができる。ＩＩＩ−Ｖ型半導体材料の層および第１の基板を、ＩＩＩ−Ｖ型半導体材料の層に平均格子定数を与えるように選択した第１の温度で形成することができ、それは、選択肢として、所定の平均格子定数であってもよい。ＩＩＩ−Ｖ型半導体の層が第１の温度である間に、第２の基板を、第１の基板の反対側のＩＩＩ−Ｖ型半導体材料の層の面上でＩＩＩ−Ｖ型半導体材料の層に貼り付けることができる。第２の基板を、第１の熱膨張係数よりも小さな第２の熱膨張係数を示す材料を含むように選択することができる。第２の基板をＩＩＩ−Ｖ型半導体材料の層に貼り付けた後で、ＩＩＩ−Ｖ型半導体材料の層を第１の基板から除去することができ、ＩＩＩ−Ｖ型半導体材料の層および第２の基板を、第１の温度から第２の温度へ冷却することができる。
【００１８】
またさらなる実施形態では、本発明は、エンジニアド基板を形成する方法を含む。例えば、窒化インジウムガリウムの層を、第１の熱膨張係数を有するベース材料を含む第１の基板上に成長させるまたは別の方法で形成することができる。第２の基板を、窒化インジウムガリウムの層の第１の基板とは反対側で窒化インジウムガリウムの層に貼り付けることができ、第２の基板を、摂氏約１００度（１００℃）よりも高い温度で窒化インジウムガリウムの層に貼り付けることができる。第２の基板を、第１の熱膨張係数よりも小さな第２の熱膨張係数を示すもう１つのベース材料を含むように選択することができる。例えば、第２の熱膨張係数は、第１の熱膨張係数の約８０パーセント（８０％）よりも小さくてもよい。第１の基板を、摂氏約１００度（１００℃）よりも高い温度で窒化インジウムガリウムの層から除去することができ、第１の基板を窒化インジウムガリウムの層から除去した後で、窒化インジウムガリウムの層を冷却することができる。
【００１９】
本発明の追加の実施形態では、本明細書中で説明するような半導体構造または半導体デバイスを製造する方法の間に形成した中間構造を含む。例えば、本発明の実施形態は、第１の熱膨張係数を示すベース材料を含むベース基板上に成長し貼り付けたＩＩＩ−Ｖ型半導体材料のエピタキシャル層、およびＩＩＩ−Ｖ型半導体材料のエピタキシャル層のベース基板とは反対側に貼り付けられたボンディング基板を備えた構造を含む。ボンディング基板は、第１の熱膨張係数よりも小さな第２の熱膨張係数を示すベース材料を含むことができる。
【００２０】
本発明の実施形態は、やはり、高温で前に得られた半導体材料の層の平均格子定数に少なくとも近い室温における平均格子定数を有する半導体材料の層を備えたエンジニアド基板を含む。
【００２１】
本明細書は、何が本発明として考えられるかを具体的に指示し明白に主張する特許請求の範囲により結論付けられているが、本発明の利点を、添付した図面と協働して読むときには本発明の説明からもっと容易に確認することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の方法の実施形態の間に形成することができ、ベース基板に貼り付けられた半導体材料の層を含む中間構造の単純化した断面図である。
【図２】本発明の方法の実施形態の間に形成することができ、ベース基板およびボンディング基板の両方に貼り付けられた半導体材料の層を含む別の１つの中間構造の単純化した断面図である。
【図３】図２の中間構造の層間剥離を図示する単純化した断面図である。
【図４】本発明の方法の実施形態の間に形成することができ、図３に示したように半導体材料の層からベース基板を除去した後の、ボンディング基板に貼り付けられた半導体材料の層を含む別の１つの中間構造の単純化した断面図である。
【図５】本発明の方法の実施形態の間に形成することができ、ボンディング基板およびレシービング基板（ｒｅｃｅｉｖｉｎｇ  ｓｕｂｓｔｒａｔｅ）の両方に貼り付けられた半導体材料の層を含む別の１つの中間構造の単純化した断面図である。
【図６】本発明の方法の実施形態の間に形成することができ、半導体材料の層からボンディング基板を除去した後の、レシービング基板に貼り付けられた半導体材料の層を含む別の１つの中間構造の単純化した断面図である。
【図７】図６に示した中間構造上に配置したデバイス層の積層体を含む半導体構造または半導体デバイスの単純化した断面図である。
【発明を実施するための形態】
【００２３】
本明細書中に示した説明図は、いずれかの具体的な材料か、装置か、システムか、または方法の実際の図であるつもりはなく、単に本発明を説明するために採用した理想化した表示である。それに加えて、複数の図面間で共通する要素は、同じ参照番号を保有することができる。
【００２４】
本明細書中で使用されるように、用語「ＩＩＩ−Ｖ型半導体材料」は、周期律表のＩＩＩＢ族（Ｂ、Ａｌ、Ｇａ、ＩｎおよびＴｉ）からの１つまたは複数の元素および周期律表のＶＢ族（Ｎ、Ｐ、Ａｓ、ＳｂおよびＢｉ）からの１つまたは複数の元素により主に構成される任意の材料を意味し且つ含む。
【００２５】
本明細書中で使用されるように、用語「ＩＩ−ＶＩ型半導体材料」は、周期律表のＩＩＢ族（Ｚｎ、ＣｄおよびＨｇ）からの１つまたは複数の元素および周期律表のＶＩＢ族（Ｏ、Ｓ、Ｓｅ、ＴｅおよびＰｏ）からの１つまたは複数の元素により主に構成される任意の材料を意味し且つ含む。
【００２６】
本明細書中で使用されるように、材料または構造に関して使用するときには、用語「熱膨張係数」は、室温における材料または構造の平均線熱膨張係数を意味する。
【００２７】
本明細書中で使用されるように、用語「エンジニアド基板」は、その最も広い意味において、２つ以上の材料の層を含み、１つまたは複数の半導体デバイスをその上に製造するための基板として使用するように意図された任意の基板を意味し且つ含む。エンジニアド基板は、例えば、半導体−オン−インシュレータ型の基板を含む。
【００２８】
本明細書中で使用されるように、用語「材料のエピタキシャル層」は、少なくとも実質的に材料の単結晶であり、その単結晶が既知の結晶学的方位を示すように形成されている材料の層を意味する。
【００２９】
本明細書中で使用されるように、半導体材料のエピタキシャル層に関して使用するときには、用語「成長格子定数」は、半導体材料の層を高温でエピタキシャル成長させるときに、半導体材料の層が示す平均格子定数を意味する。
【００３０】
本明細書中で使用されるように、材料の層に関して使用するときには、用語「格子歪み」は、その材料の層の面に少なくとも実質的に平行な方向における結晶格子の歪みを意味する。同様に、材料の層に関して使用するときには、用語「平均格子定数」は、その材料の層の面に少なくとも実質的に平行な次元における平均格子定数を意味する。
【００３１】
本発明の実施形態は、制御した格子歪みの程度および／または選択した格子歪みの程度ならびに制御した平均格子定数および／または選択した平均格子定数を有する（例えば、エンジニアド基板上のＩＩＩ−Ｖ型半導体材料のエピタキシャル層などの）半導体材料の層の製造を容易にする方法および構造を含む。半導体材料のかかる層を含む半導体構造または半導体デバイスを製造する方法の実施形態の例を、図１から図７を参照して下記に説明する。
【００３２】
図１を参照すると、ベース基板１０２に貼り付けられた半導体材料の層１０４を含む第１の中間構造１００を製造することができる。半導体材料の層１０４は、格子歪みの程度および平均格子定数を制御しおよび／または選択することが望まれ、且つ例えば、アクティブな半導体デバイスの製造の一部として１つまたは複数の追加の半導体材料の層をその上に形成するシード層として最終的に使用することができる層を含む。
【００３３】
ある実施形態では、半導体材料の層１０４は、半導体材料のエピタキシャル層を含むことができる。その上、ある実施形態では、半導体材料の層１０４は、ＩＩＩ−Ｖ型半導体材料のエピタキシャル層を含むことができる。具体的な非限定的な一例として、半導体材料の層１０４は、窒化インジウムガリウム（ＩｎＸＧａ１−ＸＮ）のエピタキシャル層を含むことができる。ある実施形態では、窒化インジウムガリウムのエピタキシャル層は、約１２．５原子パーセント（１２．５ａｔ％）よりも低いインジウム濃度を有することができる。さらなる実施形態では、窒化インジウムガリウムのエピタキシャル層は、約７．５原子パーセント（７．５ａｔ％）よりも低いインジウム濃度を有することができる。
【００３４】
図１に示したように、ベース基板１０２は、ベース材料１０３および、選択肢として、半導体材料の層１０４とベース材料１０３との間に最終的に配置される１つまたは複数の半導体材料の中間層１０６を含む。例えば、ベース基板１０２のベース材料１０３上に直接半導体材料の層１０４を形成することが難しいまたは不可能であるときには、かかる半導体材料の中間層１０６を、半導体材料の層１０４をその上に形成するためのシード層として使用することができる。図は、一定の縮尺では示されず、実際には、半導体材料の中間層１０６および半導体材料の層１０４は、ベース基板１０２のベース材料１０３の厚さと比較して相対的に薄いことがある。
【００３５】
限定ではなく例として、中間構造１００は、ベース基板１０２のベース材料１０３上に形成した単一の半導体材料の中間層１０６を含むことができ、半導体材料の層１０４を、単一の半導体材料の中間層１０６上に形成することができる。具体的な非限定的な一例として、半導体材料の中間層１０６は、窒化ガリウム（ＧａＮ）のエピタキシャル層を含むことができ、半導体材料の層１０４は、窒化インジウムガリウム（ＩｎＸＧａ１−ＸＮ）のエピタキシャル層を含むことができる。
【００３６】
図１に示した中間構造１００を形成するために、１つまたは複数の半導体材料の中間層１０６を、ベース材料１０３の主表面上にエピタキシャル成長させるまたは別の方法で形成することができ、その後で、半導体材料の層１０４を、１つまたは複数の半導体材料の中間層１０６上にエピタキシャル成長させるまたは別の方法で形成することができる。別の実施形態では、半導体材料の層を、半導体材料の中間層１０６を何も含まないでベース材料１０３上に直接エピタキシャル成長させるまたは別の方法で形成することができる。
【００３７】
（例えば、窒化ガリウムの層を含むことができる）半導体材料の中間層１０６を形成する際に、当技術分野において公知の様々な方法を使用して、中間層中の転位密度を低減させることができる。かかる方法は、例えば、エピタキシャルラテラルオーバーグロース（ＥＬＯ）や、Ｐｅｎｄｅｏエピタキシや、その場マスキング、等を含む。
【００３８】
半導体材料の層１０４の第２の既知の熱膨張係数とは異なる第１の既知の熱膨張係数を有するベース材料１０３を含むようにベース基板１０２を選択し、半導体材料の層１０４に選択した格子歪みおよび平均格子定数を示すようにさせる事前に選択した温度に図１に示した中間構造１００を加熱することによって、半導体材料の層１０４の結晶構造中の歪みの程度および、これゆえ、半導体材料の層１０４の平均格子定数を、制御するおよび／または選択することができる。
【００３９】
例えば、ベース基板１０２が、半導体材料の層１０４の示す熱膨張係数よりも小さな熱膨張係数を示すベース材料１０３を含む場合には、半導体材料の層１０４の結晶格子が所与の高温に関しての平衡距離に膨張することを、ベース基板１０２と半導体材料の層１０４との間の原子結合が妨げることがあるので、高温に中間構造１００を加熱することによって、半導体材料の層１０４の結晶格子を圧縮格子歪みの状態にすることがある。平衡距離によって、半導体材料の層１０４がベース基板１０２に貼り付けられていない場合に、所与の温度および圧力において半導体材料の層１０４が示すはずの距離を意味する。ベース材料１０３が、半導体材料の層１０４の示す熱膨張係数よりも大きな熱膨張係数を示す場合には、ベース基板１０２と半導体材料の層１０４との間の原子結合が、所与の高温に関しての平衡距離を超えて半導体材料の層１０４の結晶格子を「引き延ばす」ことがあるので、高温に中間構造１００を加熱することによって、半導体材料の層１０４の結晶格子を引張格子歪みの状態にすることがある。
【００４０】
言い換えると、半導体材料の層１０４およびベース材料１０３を、既知であるが別の熱膨張係数を有する材料を含むように選択することができる。半導体材料の層１０４（およびベース基板１０２を含む中間構造１００全体）の温度を、次に第１の温度（例えば、室温）から選択した第２の高温へと変化させることができる。半導体材料の層１０４の温度が第１の温度から第２の温度へと変化するときに、半導体材料の層１０４の平均格子定数を、初めの第１の値から選択した別の第２の値へと変化させることができる。
【００４１】
本発明のある実施形態では、半導体材料の層１０４（およびベース基板１０２を含む中間構造１００全体）の温度を、摂氏約５００度（５００℃）よりも高い温度に加熱して、半導体材料の層１０４に選択した格子定数を与えることができる。その上、半導体材料の層１０４を加熱して半導体材料の層１０４に選択した格子定数を与えるときに、格子定数を、約０．５パーセント（０．５％）より大きな差だけか、約１パーセント（１．０％）より大きな差だけか、または約１．５パーセント（１．５％）より大きな差さえも増加させることができる。
【００４２】
別の実施形態では、半導体材料の層１０４を高温で成長させるまたは別の方法で形成するときに、半導体材料の層１０４が所定の平均格子定数を示すように選択した高温（例えば、摂氏約５００度（５００℃）よりも高い温度）で、半導体材料の層１０４を成長させることができる。言い換えると、選択した所定の格子定数を半導体材料の層１０４に与えるように選択した条件下で、半導体材料の層１０４を形成することができる。
【００４３】
図２を参照すると、半導体材料の層１０４が事前に選択した温度である間に、且つ半導体材料の層の格子構造が選択した平均格子定数を有する間に、比較的小さな熱膨張係数を有するもう１つのボンディング基板１１２を、半導体材料の層１０４のベース基板１０２とは反対側で半導体材料の層１０４にボンディングするまたは貼り付けることができる。図２に示したように、ボンディング基板１１２は、ベース材料１１３および、選択肢として、ベース材料１１３と半導体材料の層１０４との間に最終的に配置される絶縁性材料の層１１４を含むことができる。選択肢の絶縁性材料の層１１４を使用して、半導体材料の層１０４へのボンディング基板１１２のボンディングを容易にすることができる。ボンディング基板１１２および半導体材料の層１０４を互いに接するようにし、十分な長さの時間にわたり（半導体材料の層１０４に選択した格子定数を与えるように選択した）高温（例えば、少なくとも摂氏１００度（１００℃）より高い）および圧力で保持することによって、ボンディング基板１１２および半導体材料の層１０４を一緒にボンディングすることができる。
【００４４】
限定ではなく例として、半導体材料の層１０４が窒化インジウムガリウム（ＩｎＸＧａ１−ＸＮ）のエピタキシャル層を含み、半導体材料の中間層１０６が窒化ガリウム（ＧａＮ）を含む実施形態では、ボンディング基板１１２を、例えば、摂氏約８００度（８００℃）の温度で窒化インジウムガリウムの層にボンディングして、仮像的に歪んだ窒化インジウムガリウムの層の平均格子定数がその歪みのない平均格子定数に少なくとも実質的に等しくなるように擬似形態的な歪み窒化インジウムガリウムの層を引き延ばすようにさせることができる。
【００４５】
下記にさらに詳細に論じるように、ボンディング基板１１２を使用して、ベース基板１０２を中間構造１１０から除去した後で半導体材料の層１０４を低温（例えば、室温）に冷却するときに半導体材料の層１０４の平均格子定数が著しく変化することを防止することができる。追加の実施形態では、半導体材料の層１０４を低温（例えば、室温）に冷却することによって、ボンディング基板１１２を使用して、加熱し半導体材料の層１０４をボンディング基板１１２にボンディングする前に低温（例えば、室温）で得られる平均格子定数の第１の値とボンディング温度においてまたはその近くで得られる平均格子定数の第２の値との間の値に半導体材料の層１０４の平均格子定数を変化させることを可能にするまたは変化させることができる。
【００４６】
ボンディング基板１１２を、ベース基板１０２と比較して相対的に小さな熱膨張係数を示す材料を含むように選択することができる。ある実施形態では、ボンディング基板１１２を、ベース基板の示す熱膨張係数の約８０パーセント（８０％）よりも小さな熱膨張係数を示す材料を含むように選択することができる。さらなる実施形態では、ボンディング基板１１２を、ベース基板の示す熱膨張係数の約４０パーセント（４０％）よりも小さな熱膨張係数を示す材料を含むように選択することができる。
【００４７】
限定ではなく例として、ベース基板１０２を、約５．５０×１０−６℃−１よりも大きな熱膨張係数を示す材料を含むように選択することができ、ボンディング基板１１２を、約２．５×１０−６℃−１よりも小さな熱膨張係数を示す材料を含むように選択することができる。
【００４８】
具体的な非限定的な例として、ベース基板１０２を、酸化アルミニウム（Ａｌ２Ｏ３）か、酸化亜鉛（ＺｎＯ）か、酸化イットリウムアルミニウム（Ｙ３Ａｌ５Ｏ１２）か、または酸化マグネシウム（ＭｇＯ）により少なくとも実質的に構成することができる。さらなる実施形態では、ベース基板１０２は、半導体材料の層１０４（およびいずれかの選択肢の半導体材料の中間層１０６）をその上に成長させるまたは別の方法で設ける条件に耐えることが可能な金属基板を含むことができる。例えば、ベース基板１０２を、商品名ＨＡＹＮＥＳ  Ａｌｌｏｙ２１４またはＨＡＹＮＥＳ  Ａｌｌｏｙ２３０の下で販売されるもののような合金により少なくとも実質的に構成することができる。ベース基板１０２が金属または合金を含む実施形態では、ベース基板１０２は、約２０．００×１０−６℃−１まで大きな熱膨張係数を有することがある。
【００４９】
限定ではなく例として、ボンディング基板１１２は、石英（ＳｉＯ２）か、溶融石英（ＳｉＯ２）ガラスか、ガラス−セラミック複合材料（例えば、商品名ＺＥＲＯＤＵＲ（登録商標）の下でＤｕｒｙｅａ、ＰｅｎｎｓｙｌｖａｎｉａのＳｃｈｏｔｔ  Ｎｏｒｔｈ  Ａｍｅｒｉｃａ、Ｉｎｃ．によって販売されるものなど）か、または溶融石英ガラス複合材料（例えば、ＳｉＯ２−ＴｉＯ２またはＣｕ２−Ａｌ２Ｏ３−ＳｉＯ２など）により少なくとも実質的に構成されることができる。かかるボンディング基板１１２は、約５．５×１０−６℃−１よりも小さいか、約２．５×１０−６℃−１よりも小さいか、約０．５×１０−６℃−１よりも小さいか、または約０．２×１０−６℃−１よりも小さいことさえある熱膨張係数を示すことがある。
【００５０】
ある実施形態では、半導体材料の層１０４は、ベース基板１０２の熱膨張係数とボンディング基板１１２の熱膨張係数との間の熱膨張係数を示すことがある。例えば、ベース基板１０２を、半導体材料の層１０４の示す熱膨張係数の約１１０パーセント（１１０％）よりも大きな熱膨張係数を示す材料を含むように選択することができ、ボンディング基板１１２を、半導体材料の層１０４の示す熱膨張係数の約９０パーセント（９０％）よりも小さな熱膨張係数を示す材料を含むように選択することができる。限定ではなく例として、半導体材料の層１０４は、約５．００×１０−６℃−１よりも小さく約２．８０×１０−６℃−１よりも大きな熱膨張係数を示すことがある。
【００５１】
しかしながら、本発明の別の実施形態では、半導体材料の層１０４は、ベース基板１０２の熱膨張係数よりも大きいか、またはボンディング基板１１２の熱膨張係数よりも小さな熱膨張係数を示してもよい。
【００５２】
図３を参照すると、ボンディング基板１１２を半導体材料の層１０４にボンディングした後で、ボンディング基板１１２とともに半導体材料の層１０４をベース基板１０２から除去して（または、ベース基板１０２を半導体材料の層１０４から除去して）、第３の中間構造１２０を形成することができる。限定ではなく例として、ＳＭＡＲＴ−ＣＵＴプロセスとして工業的に公知のプロセスを使用して、半導体材料の層１０４からベース基板１０２を分離することができる。かかるプロセスは、例えば、Bruelの特許文献３や、Aspar他の特許文献４や、Aspar他の特許文献５や、Moriceau他の特許文献６や、Aspar他の特許文献７や、Aspar他の特許文献８に詳細に記載されている。
【００５３】
手短に、図１を再び参照すると、複数のイオン（例えば、水素イオンか、ヘリウムイオンか、または不活性ガスイオン）を、中間構造１００中へと注入することができる。例えば、イオンを、半導体材料の層１０４に隣り合った中間構造１００の面上に位置するイオン源（図示せず）から中間構造１００中へと注入することができる。図１に示した矢印標識１０８によって表わされるように、イオンを、半導体材料の層１０４に実質的に垂直な方向に沿って中間構造１００中へと注入することができる。当技術分野において知られるように、イオンを中間構造１００中へと注入する深さは、少なくとも部分的に、イオンを中間構造１００中へと注入するエネルギーの関数である。一般に、低いエネルギーで注入されたイオンは、相対的に浅い深さのところに注入され、一方、高いエネルギーで注入されたイオンは、相対的に深い深さのところに注入されるであろう。
【００５４】
中間構造１００内部の所望の深さＤのところにイオンを注入するように選択した所定のエネルギーで、イオンを中間構造中へと注入することができる。当技術分野において知られるように、不可避的に、少なくともあるイオンが、所望の注入深さ以外の深さのところに注入されることがあり、半導体材料の層１０４の露出表面からの中間構造１００中への深さの関数としてのイオンの濃度のグラフは、所望の注入深さのところに最大値を有する、一般にベル型の（対称または非対称）曲線を示すことがある。
【００５５】
中間構造１００中への注入で、イオンは、中間構造１００の内部にイオン注入層１０９を定めることができる。イオン注入層１０９は、中間構造１００での最大イオン濃度の面に合わせられた（例えば、その付近を中心にした）中間構造１００内部の層または領域を含むことができる。下記にさらに詳細に説明するように、イオン注入層１０９は、引き続くプロセスにおいて中間構造１００をそのゾーンに沿ってへき開するまたは破断することができる、中間構造１００内部の弱いゾーンを定めることができる。
【００５６】
本発明のある実施形態では、イオン注入層１０９を、半導体材料の層１０４および半導体材料の中間層１０６の一方または両方に配置することができる。言い換えると、イオン注入層１０９を、半導体材料の層１０４の内部に全体を配置するか、半導体材料の中間層１０６の内部に全体を配置するか、または半導体材料の層１０４の内部に一部をそして半導体材料の中間層１０６の内部に一部を配置することができる。具体的な非限定的な一例として、ある実施形態では、イオン注入層１０９を、半導体材料の層１０４の下方の約１００ナノメートル（１００ｎｍ）と約３００ナノメートル（３００ｎｍ）との間の深さのところで半導体材料の層１０４に隣り合った半導体材料の中間層１０６内に配置することができる。
【００５７】
図２を参照して前に説明したように、ベース基板１０２の反対側の半導体材料の層１０４の面上でボンディング基板１１２を半導体材料の層１０４に貼り付けて中間構造１１０を形成した後で、中間構造１１０に熱処理プロセスを行って、イオン注入層１０９に沿って中間構造１１０をへき開させるまたは破断させることができ、それによって図３に示した中間構造１２０を形成することができる。言い換えると、半導体材料の層１０４および、選択肢として、下地の半導体材料の中間層１０６の一部１０６’を、中間構造１１０を熱処理することによって半導体材料の中間層１０６の残りの部分および下地のベース基板１０２から薄い層に分離させることができる。
【００５８】
限定ではなく例として、ボンディング基板１１２を半導体材料の層１０４に貼り付けて中間構造１１０を形成した後で、且つ中間構造１１０を冷却する前に、中間構造１１０の温度を、十分な長さの時間にわたり（例えば、約１００℃よりも高い）高温に保持して、イオン注入層１０９内の注入したイオンを合体させ複数の微小空洞および／または介在物を形成させるようにすることができる。この熱処理プロセスを実行する高温は、ボンディング基板１１２を半導体材料の層１０４に貼り付ける温度であっても、低くても、または高くてもよい。その上、中間構造１１０をイオン注入層１０９に沿って破断させるために必要なサーマルバジェット（すなわち、熱供給量）がボンディング基板１１２を半導体材料の層１０４にボンディングするために必要なサーマルバジェットよりも大きくなるようにして、ボンディング基板１１２を半導体材料の層１０４に貼り付ける前に、中間構造１１０がイオン注入層１０９に沿って破断しないことを確実にするように、イオン注入層１０９を形成するために使用するイオン注入プロセスのドーズ（および、したがって、イオン注入層１０９中のイオンの濃度）を、調整することができる。
【００５９】
本発明のある実施形態では、中間構造１１０（図２）を熱処理してイオン注入層１０９を構造的に弱くさせた後で、イオン注入層１０９に沿った中間構造１１０の分離を、中間構造１１０の温度を変化させることによって始めることができる。中間構造１１０の温度が変化するときに、ベース基板１０２とボンディング基板１１２との間の熱膨張係数の違いが、熱処理したイオン注入層１０９に沿った中間構造１１０の破断を最終的に引き起こす中間構造１１０の内部での応力の発生を結果としてもたらすことがある。非限定的な一例として、中間構造１１０を熱処理してイオン注入層１０９を構造的に弱くさせた後で、中間構造１１０を（例えば、室温まで）冷却するときに、イオン注入層１０９に沿った中間構造１１０の分離を始めることができる。
【００６０】
図３を参照すると、中間構造１２０上に残っている半導体材料の中間層１０６のすべての残りの部分１０６’を除去して、半導体材料の層１０４のボンディング基板１１２とは反対側で半導体材料の層１０４の主表面を露出させて、図４に示したさらなる中間構造１３０を形成することができる。限定ではなく例として、中間構造１２０にエッチングプロセスを行って、半導体材料の中間層１０６のすべての残りの部分１０６’を除去し、図４の中間構造１３０を形成することができる。
【００６１】
選択肢として、エッチストップ層（図示せず）を図１に示した中間構造１００の製造中に、半導体材料の中間層１０６と半導体材料の層１０４との間に設けて、中間構造１２０上の半導体材料の中間層１０６のすべての残りの部分１０６’の後ほど行う除去を容易にすることができる。言い換えると、半導体材料の中間層１０６の残りの部分１０６’を除去するためにエッチャントを使用するときにはエッチャントによって除去されず、しかも半導体材料の層１０４に実質的な損傷を何も生じさせずに中間構造１２０（図３）から後で除去することができる材料のもう１つの層を、図１に示した中間構造１００の製造中に半導体材料の中間層１０６と半導体材料の層１０４との間に設けることができる。
【００６２】
具体的な非限定的な一例として、半導体材料の層１０４が窒化インジウムガリウム（ＩｎＸＧａ１−ＸＮ）の層を含み、半導体材料の中間層１０６が窒化ガリウム（ＧａＮ）の層を含む実施形態では、窒化アルミニウムガリウム（ＡｌＸＧａ１−ＸＮ）（例えば、Ａｌ０．１Ｇａ０．９Ｎ）を含むエッチストップ層を、半導体材料の層１０４と半導体材料の中間層１０６との間に設けることができる。かかる実施形態では、誘導結合型プラズマ（ＩＣＰ）エッチングプロセスを、例えば、塩素ガス（Ｃｌ２）や、アルゴンガス（Ａｒ）、および選択肢として、酸素ガス（Ｏ２）を含んでいる混合ガスから発生したガス状のプラズマを使用して、中間構造１２０上の半導体材料の中間層１０６のすべての残りの部分１０６’をエッチングして取り去るために使用することができる。限定ではなく例として、塩素ガス（Ｃｌ２）の毎分約３０標準立方センチメートル（３０ｓｃｃｍ）の流量や、アルゴンガス（Ａｒ）の毎分約１０標準立方センチメートル（１０ｓｃｃｍ）の流量や、酸素ガス（Ｏ２）の毎分ゼロと毎分約８標準立方センチメートルの間（０〜８ｓｃｃｍ）の流量を、プラズマチャンバ内にプラズマを供給する際に使用することができる。チャンバ圧力を約１０ミリトール（１０ｍＴｏｒｒ（１．３３Ｐａ））で保持することができ、テーブル温度を摂氏約２０度（２０℃）で保持することができる。これらの条件下で、約１０００ワット（１０００Ｗ）の誘導結合型プラズマ（ＩＣＰ）出力および約１００ワット（１００Ｗ）と約２５０ワット（２５０Ｗ）との間の高周波（ＲＦ）出力を、プラズマを発生させるために使用することができる。半導体材料の中間層１０６の残りの部分１０６’をエッチングして除去した後で、窒化アルミニウムガリウム（ＡｌＸＧａ１−ＸＮ）エッチストップ層（図示せず）を、例えば、ウェット薬品エッチングプロセスを使用して除去することができる。限定ではなく例として、窒化アルミニウムガリウム（ＡｌＸＧａ１−ＸＮ）エッチストップ層を、摂氏約８５度（８５℃）の温度で水酸化カリウム（ＫＯＨ）を含む溶液を使用してエッチングして除去することができる。
【００６３】
本発明は、ベース基板１０２および（ボンディング基板１１２とともに）半導体材料の層１０４を分離させるためにＳＭＡＲＴ−ＣＵＴプロセスの使用に限定されず、本発明の方法の実施形態は、ベース基板１０２および半導体材料の層１０４を分離させるため、または半導体材料の層１０４からベース基板１０２を単純に除去するためのいずれかの別の方法を含むことができる。例えば、エッチングプロセスや、グラインディングプロセスや、レーザリフトオフプロセスを、本発明の実施形態に従って半導体材料の層１０４からベース基板１０２を除去するために使用することができる。
【００６４】
図４に示した中間構造１３０を、選択肢として、エンジニアド基板として使用することができ、例えば、シード層として半導体材料の層１０４を使用することによって、アクティブデバイスを中間構造１３０上に製造することができる。言い換えると、図４に示したように、デバイス構造のエピタキシャル層を、半導体材料の層１０４の露出した主表面１０５Ａ上に形成することができる。別の実施形態では、しかしながら、半導体材料の層１０４の反対側の主表面１０５Ａ、１０５Ｂが異なる極性を示すことがあるので、（露出していない）半導体材料の層１０４の反対側の主表面１０５Ｂを使用することが望ましいことがある。それゆえ、下記にさらに詳細に論じるように、半導体材料の層１０４を別の基板に移動させて、主表面１０５Ｂを露出させることができる。
【００６５】
図４の中間構造１３０を、レシービング基板１４２にボンディングして、図５に示した別の１つの中間構造１４０を形成することができる。より具体的には、半導体材料の層１０４のボンディング基板１１２とは反対側でレシービング基板１４２を半導体材料の層１０４に貼り付けるように、中間構造１３０の半導体材料の層１０４をレシービング基板１４２にボンディングすることができる。図５に示したように、レシービング基板１４２は、ベース材料１４３およびベース材料１４３上に配置された絶縁性材料の選択肢の層１４４を含むことができる。絶縁性材料の選択肢の層１４４を、レシービング基板１４２のベース材料１４３と半導体材料の層１０４との間のボンディングを容易にするために使用することができる。レシービング基板１４２および半導体材料の層１０４を互いに接するようにし、十分な長さの時間にわたり（例えば、少なくとも摂氏１００度（１００℃）より高い）高温および圧力で保持することによって、レシービング基板１４２および半導体材料の層１０４を一緒にボンディングすることができる。
【００６６】
限定ではなく例として、レシービング基板１４２のベース材料１４３は、ボンディング基板１１２の示す熱膨張係数よりも大きな熱膨張係数を示す材料を含むことができる。例えば、レシービング基板１４２のベース材料１４３は、約５．５０×１０−６℃−１よりも大きな熱膨張係数を示す材料を含むことができる。具体的な非限定的な例として、レシービング基板１４２のベース材料１４３を、酸化アルミニウム（Ａｌ２Ｏ３）か、酸化亜鉛（ＺｎＯ）か、酸化イットリウムアルミニウム（Ｙ３Ａｌ５Ｏ１２）か、または酸化マグネシウム（ＭｇＯ）より少なくとも実質的に構成することができる。さらなる実施形態では、レシービング基板１４２のベース材料１４３は、例えば、商品名ＨＡＹＮＥＳ  Ａｌｌｏｙ２１４およびＨＡＹＮＥＳ  Ａｌｌｏｙ２３０の下で販売されるもののような金属材料を含むことができる。ある実施形態では、レシービング基板１４２は、ある波長の電磁放射（例えば、可視光）に対して少なくとも実質的に透明であり、半導体材料の層１０４の上方にその後に製造されるデバイスの動作中に、かかる放射がレシービング基板１４２を通過することを可能にすることができる。
【００６７】
選択肢として、本発明のある実施形態では、レシービング基板１４２を、前に述べたベース基板１０２と少なくとも実質的に同じにすることができる。さらに別の実施形態では、単一の基板を、ベース基板１０２およびレシービング基板１４２の両者として使用することができる。
【００６８】
図５に示した中間構造１４０を形成した後で、ボンディング基板１１２を中間構造１４０から除去して、図６に示した中間構造１５０を形成することができる。限定ではなく例として、ボンディング基板１１２を、エッチングプロセス（例えば、ドライプラズマエッチングプロセスまたはウェット薬品エッチングプロセス）を使用して除去することができる。別の実施形態では、しかしながら、レーザリフトオフプロセスを、ボンディング基板１１２を除去するために使用することができる。レーザリフトオフプロセスは、例えば、２００３年５月６日に発行されたKelly他の特許文献９や、２００４年５月２５日に発行されたKelly他の特許文献１０や、２００８年３月１１日に発行されたKelly他の特許文献１１に開示されている。レーザリフトオフプロセスを使用することによって、ボンディング基板１１２を保存し、再使用することができる。
【００６９】
前に論じたように、ボンディング基板１１２は、比較的小さな熱膨張係数を示す。したがって、半導体材料の層１０４の温度が、半導体材料の層１０４をボンディング基板１１２にボンディングした後で変化するときに、ボンディング基板１１２は、半導体材料の層１０４の結晶格子の平均格子定数を（例えば、少なくとも摂氏１００度（１００℃）よりも高い）高温で以前に得た半導体材料１０４の平均格子定数の近くにまたは少なくとも実質的に等しく束縛するまたは維持する。例えば、ボンディング基板１１２は、半導体材料の層１０４の結晶格子の平均格子定数を、半導体材料の層１０４をボンディング基板１１２にボンディングした温度で以前に得た半導体材料１０４の平均格子定数の近くにまたは少なくとも実質的に等しく束縛するまたは維持する。その結果、図６に示した中間構造１５０中の半導体材料の層１０４は、半導体材料の層１０４をボンディング基板１１２にボンディングしたときにおける半導体材料の層１０４の結晶格子の平均格子定数の近くのまたは少なくとも実質的に等しい半導体材料の層１０４の結晶格子の平均格子定数を有することができる。
【００７０】
本明細書中で前に説明したように、本発明のある実施形態では、ボンディング基板１１２を半導体材料の層１０４に貼り付ける前に、半導体材料の層１０４を加熱して半導体材料の層１０４に選択した格子定数を与えるときに、半導体材料の層１０４の格子定数を、約０．５パーセント（０．５％）より大きな差だけか、約１パーセント（１．０％）より大きな差だけか、または約１．５パーセント（１．５％）より大きな差でさえも増加させることができる。ボンディング基板１１２を半導体材料の層１０４に貼り付け、半導体材料の層１０４からベース基板１０２を除去した後で、本発明のある実施形態では、半導体材料の層１０４の温度が低下するときに、半導体材料の層１０４の格子定数を、初期の成長格子定数の少なくとも約０．２５パーセント（０．２５％）だけ半導体材料の層１０４の初期の成長格子定数よりも大きく保つことができる。
【００７１】
図４に示した中間構造１３０を、選択肢として、エンジニアド基板として使用することができる。図７を参照すると、本発明のある実施形態では、デバイス構造１６２を、中間構造１５０（図６）の半導体材料の層１０４上に形成して、半導体デバイス１６０を形成することができる。ある実施形態では、半導体材料の層１０４は、デバイス構造１６２をともに形成する半導体材料の上に重ねる層の初期成長のために使用するシード層を含むことができる。デバイス構造１６２の具体的な性質は、本発明の中心ではなく、本発明の実施形態を使用して、デバイス構造１６２および半導体デバイス１６０を形成することができる。非限定的な例として、デバイス構造１６２は、集積回路（ＩＣ）デバイス（例えば、ロジックプロセッサもしくはメモリデバイス）か、放射エネルギー放出デバイス（例えば、発光ダイオード（ＬＥＤ）か、共振空洞発光ダイオード（ＲＣＬＥＤ）か、もしくは垂直空洞表面発光型レーザ（ＶＣＳＥＬ））か、または放射エネルギー検出デバイス（例えば、光センサ）の少なくとも一部を含むことができる。
【００７２】
前に論じたように、（本発明の範囲内のエンジニアド基板の実施形態を含む）中間構造１５０の半導体材料の層１０４を、制御した格子定数および／または選択した格子定数ならびに低下させた格子歪みを有する結晶格子を含むような方法で製造することができる。その上、半導体材料の層１０４の格子定数を選択的に調整することによって、半導体材料の層１０４とデバイス構造１６２の一部を形成する半導体材料の上に重ねる層との間の格子ミスマッチを、低減することができるまたは除くことができる。その結果、本発明の実施形態は、公知のデバイスと比較して半導体材料の層内の複数の材料相の望ましくない分離を相対的に開始しにくい、デバイス構造１６２内の半導体材料の層の製造を可能にする。例えば、本発明のある実施形態によれば、半導体材料の層１０４は、窒化インジウムガリウム（ＩｎＸＧａ１−ＸＮ）の層を含むことができる。デバイス構造１６２のもう１つの窒化インジウムガリウムのエピタキシャル層を、その上に形成することができる。窒化インジウムガリウムの隣り合う層の格子定数のミスマッチを低減するまたは除くことによって、デバイス構造１６２内の窒化インジウムガリウムの層を、材料の単一相を維持しつつ、当技術分野において公知の製造方法を使用して以前には得ることができない層厚およびインジウム濃度の組み合わせを含むように形成することができる。
【００７３】
限定ではなく例として、窒化インジウムガリウム（ＩｎＸＧａ１−ＸＮ）を含む半導体材料の層１０４を使用して、例えば、単一相材料であり、約５原子パーセント（５ａｔ％）よりも高いインジウム含量およびその上に約５００ナノメートル（５００ｎｍ）よりも厚い厚さを有する窒化インジウムガリウム（ＩｎＸＧａ１−ＸＮ）のもう１つのエピタキシャル層を半導体材料の層１０４上に成長させることができる。
【００７４】
例えば、上記の本発明の方法の実施形態を使用して、（例えば、図４に示した中間構造１３０または図６に示した中間基板１５０などの）エンジニアド基板を、窒化インジウムガリウムＩｎ０．０７Ｇａ０．９３Ｎを含み約３．２１オングストローム（０．３２１ｎｍ）の平均格子定数を有する半導体材料の露出したシード層１０４を含むように形成することができる。半導体材料のシード層１０４を、（図１を参照して前に説明したように）歪み緩和および欠陥形成の開始に関する臨界厚さよりも薄い厚さ（例えば、Ｉｎ０．０７Ｇａ０．９３Ｎに関しては約５０ナノメートル（５０ｎｍ）よりも薄い厚さ）を有するように形成することができる。図７を参照して前に説明したように、半導体材料のシード層１０４を使用して、例えば、約５００ナノメートル（５００ｎｍ）よりも厚い厚さを有する窒化インジウムガリウムＩｎ０．０７Ｇａ０．９３Ｎのもう１つのエピタキシャル層をシード層の上に成長させることができる。
【００７５】
別の一例として、（例えば、図４に示した中間構造１３０または図６に示した中間基板１５０などの）エンジニアド基板を、窒化インジウムガリウムＩｎ０．１５Ｇａ０．８５Ｎを含み約３．２４オングストローム（０．３２４ｎｍ）の平均格子定数を有する半導体材料の露出したシード層１０４を含むように形成することができる。半導体材料のシード層１０４を、（図１を参照して前に説明したように）歪み緩和および欠陥形成の開始に関する臨界厚さよりも薄い厚さ（例えば、約２００ナノメートル（２００ｎｍ）よりも薄い厚さ、またはＩｎ０．１５Ｇａ０．８５Ｎに関しては約２０ナノメートル（２０ｎｍ）よりも薄いことさえある厚さ）を有するように形成することができる。図７を参照して前に説明したように、半導体材料のシード層１０４を使用して、例えば、約５００ナノメートル（５００ｎｍ）よりも厚い厚さを有する窒化インジウムガリウムＩｎ０．１５Ｇａ０．８５Ｎのもう１つのエピタキシャル層をシード層上に成長させることができる。
【００７６】
さらに別の一例として、（例えば、図４に示した中間構造１３０または図６に示した中間基板１５０などの）エンジニアド基板を、窒化インジウムガリウムＩｎ０．２５Ｇａ０．７５Ｎを含み約３．２６オングストローム（０．３２６ｎｍ）の平均格子定数を有する半導体材料の露出したシード層１０４を含むように形成することができる。半導体材料のシード層１０４を、（図１を参照して前に説明したように）歪み緩和および欠陥形成の開始に関する臨界厚さよりも薄い厚さ（例えば、約１００ナノメートル（１００ｎｍ）よりも薄い厚さ、またはＩｎ０．２５Ｇａ０．７５Ｎに関しては約５ナノメートル（５ｎｍ）よりも薄いことさえある厚さ）を有するように形成することができる。図７を参照して前に説明したように、半導体材料のシード層１０４を使用して、例えば、約５００ナノメートル（５００ｎｍ）よりも厚い厚さを有する窒化インジウムガリウムＩｎ０．２５Ｇａ０．７５Ｎのもう１つのエピタキシャル層をシード層上に成長させることができる。
【００７７】
本発明の実施形態を、窒化インジウムガリウムを含む半導体材料の層１０４を参照して本明細書中で主に説明してきているが、本発明はそのようには限定されずに、本発明の実施形態を使用して、別の窒化−ＩＩＩ族材料か、別のＩＩＩ−Ｖ型半導体材料の層か、または（例えば、ＩＩ−ＶＩ型半導体材料の層や、シリコンの層や、ゲルマニウムの層などの）別の半導体材料の層を含む半導体材料の層を設けることができる。
【００７８】
本発明をある種の好ましい実施形態に関連して本明細書中で説明してきているが、そのようには限定されないことを、当業者は理解し認識するであろう。むしろ、好ましい実施形態への多くの追加や、削除や、変形を、以降に主張するような本発明の範囲から乖離せずに行うことができる。それに加えて、本発明によって予想されるような本発明の範囲内に包含されたままで、一実施形態からの特徴を、別の一実施形態の特徴と組み合わせることができる。
【図１】
0005567569.tif 000002
【図２】
0005567569.tif 000003
【図３】
0005567569.tif 000004
【図４】
0005567569.tif 000005
【図５】
0005567569.tif 000006
【図６】
0005567569.tif 000007
【図７】
0005567569.tif 000008