(57)【特許請求の範囲】
【請求項１】
スイッチング素子のオン・オフ動作により電力を供給するコンバータと、
制御指令値をデジタル演算により算出して、前記コンバータを制御するデジタル回路と、を備えた電源装置であって、
前記コンバータの出力電圧を検出する電圧検出手段と、
前記電圧検出手段により検出された電圧値をデジタル値に変換する変換回路と、
前記変換回路からのデジタル値に基づいて前記制御指令値を算出する演算と、前回の制御指令値と今回の制御指令値との差分値を算出する演算を行なう演算回路と、
前記演算回路で算出された前記差分値に基づいて、１つの充電端子と１つの放電端子からなる１組み以上の充放電端子へロジックレベルの信号を出力すると共に、前記充放電端子の高レベル又は低レベルの信号の出力期間を調整する信号出力回路と、
前記充電端子に高レベルの信号を出力しているときに充電され、前記放電端子に低レベルの信号を出力しているときに放電されるコンデンサを備えた充放電回路と、
前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号発生回路と、
前記ランプ信号と前記コンデンサの両端間電圧との比較結果に基づいて、前記スイッチング素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路と、を備えたことを特徴とする電源装置。
【請求項２】
スイッチング素子のオン・オフ動作により電力を供給するコンバータと、
制御指令値をデジタル演算により算出し、前記コンバータを制御するデジタル回路とを備え、
前記コンバータから供給される電力により発光素子を駆動する発光素子駆動装置であって、
前記発光素子に流れる電流を検出する電流検出手段と、
前記電流検出手段により検出された電流値をデジタル値に変換する変換回路と、
前記変換回路からのデジタル値に基づいて前記制御指令値を算出する演算と、前回の制御指令値と今回の制御指令値との差分値を算出する演算を行なう演算回路と、
前記演算回路で算出された前記差分値に基づいて、１つの充電端子と１つの放電端子からなる１組み以上の充放電端子へロジックレベルの信号を出力すると共に、前記充放電端子の高レベル又は低レベルの信号の出力期間を調整する信号出力回路と、
前記充電端子に高レベルの信号を出力しているときに充電され、前記放電端子に低レベルの信号を出力しているときに放電されるコンデンサを備えた充放電回路と、
前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号発生回路と、
前記ランプ信号と前記コンデンサの両端間電圧との比較結果に基づいて、前記スイッチング素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路と、を備えた発光素子駆動装置。
【請求項３】
スイッチング素子のオン・オフ動作により電力を供給するコンバータと、
制御指令値をデジタル演算により算出して、前記コンバータを制御するデジタル回路と、を備えた電源装置であって、
前記コンバータの出力電圧を検出する電圧検出手段と、
前記電圧検出手段により検出された電圧値をデジタル値に変換する変換回路と、
前記変換回路からのデジタル値に基づいて前記制御指令値を算出する演算と、前回の制御指令値と今回の制御指令値との差分値を算出する演算を行なう演算回路と、
前記演算回路で算出された前記差分値に基づいて、１つ以上の充放電端子へロジックレベルの信号を出力し、１つ以上の制御端子へロジックレベルの信号を出力すると共に、前記充放電端子及び前記制御端子の高レベル又は低レベルの信号の出力期間を調整する信号出力回路と、
前記充放電端子に高レベルの信号を出力しているときに充電され、前記充放電端子に低レベルの信号を出力しているときに放電されるコンデンサ，及び前記充放電端子と前記コンデンサとの間のラインに挿入接続され、前記制御端子の信号レベルに応じてオン，オフするスイッチ素子を備えた充放電回路と、
前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号発生回路と、
前記ランプ信号と前記コンデンサの両端間電圧との比較結果に基づいて、前記スイッチング素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路と、を備えたことを特徴とする電源装置。
【請求項４】
スイッチング素子のオン・オフ動作により電力を供給するコンバータと、
制御指令値をデジタル演算により算出し、前記コンバータを制御するデジタル回路とを備え、
前記コンバータから供給される電力により発光素子を駆動する発光素子駆動装置であって、
前記発光素子に流れる電流を検出する電流検出手段と、
前記電流検出手段により検出された電流値をデジタル値に変換する変換回路と、
前記変換回路からのデジタル値に基づいて前記制御指令値を算出する演算と、前回の制御指令値と今回の制御指令値との差分値を算出する演算を行なう演算回路と、
前記演算回路で算出された前記差分値に基づいて、１つ以上の充放電端子へロジックレベルの信号を出力し、１つ以上の制御端子へロジックレベルの信号を出力すると共に、前記充放電端子及び前記制御端子の高レベル又は低レベルの信号の出力期間を調整する信号出力回路と、
前記充放電端子に高レベルの信号を出力しているときに充電され、前記充放電端子に低レベルの信号を出力しているときに放電されるコンデンサ，及び前記充放電端子と前記コンデンサとの間のラインに挿入接続され、前記制御端子の信号レベルに応じてオン，オフするスイッチ素子を備えた充放電回路と、
前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号発生回路と、
前記ランプ信号と前記コンデンサの両端間電圧との比較結果に基づいて、前記スイッチング素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路と、を備えた発光素子駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置及び発光素子駆動装置に関し、特に、マイクロプロセッサを用いてＰＷＭ制御を行なう電源装置及び発光素子駆動装置に関する。
【背景技術】
【０００２】
特許文献１では、デジタル回路としてのマイクロプロセッサが制御指令値を算出し、その算出値を示すデジタル信号に基づいて、パルス発振器が所定のデューティ比の駆動信号を生成する発光素子駆動装置が開示されている。デジタル信号が１０ビットの信号であれば、そのデジタル値０〜１０２３に基づいて駆動信号のデューティ比が変化する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−３３１０１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
デューティ比を調整できる段階は、デジタル信号のビット数に依存する。デューティ比を細かく調整したい場合には、デジタル信号のビット数を増やさなければならない。デジタル信号のビット数を増やすと、マイクロプロセッサからの出力信号のライン数が増加する。マイクロコンピュータ内で駆動信号を生成すれば、マイクロコンピュータの出力信号のライン数を減らすことができるが、デューティ比を細かく調整したい場合には、マイクロコンピュータの動作クロックの周波数を高くしなければならない。
【０００５】
そこで本発明は、デジタル回路からの出力信号のライン数を増やすことなく、簡単な回路構成で、デューティ比を細かく調整した駆動信号を従来よりも低い周波数の動作クロックで生成できる電源装置及び発光素子駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、スイッチング素子のオン・オフ動作により電力を供給するコンバータと、制御指令値をデジタル演算により算出して、前記コンバータを制御するデジタル回路と、を備えた電源装置であって、前記コンバータの出力電圧を検出する電圧検出手段と、前記電圧検出手段により検出された電圧値をデジタル値に変換する変換回路と、前記変換回路からのデジタル値に基づいて前記制御指令値を算出する演算と、前回の制御指令値と今回の制御指令値との差分値を算出する演算を行なう演算回路と、前記演算回路で算出された前記差分値に基づいて、１つの充電端子と１つの放電端子からなる１組み以上の充放電端子へロジックレベルの信号を出力すると共に、前記充放電端子の高レベル又は低レベルの信号の出力期間を調整する信号出力回路と、前記充電端子に高レベルの信号を出力しているときに充電され、前記放電端子に低レベルの信号を出力しているときに放電されるコンデンサを備えた充放電回路と、前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号発生回路と、前記ランプ信号と前記コンデンサの両端間電圧との比較結果に基づいて、前記スイッチング素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路と、を備えて構成される。
【０００７】
本発明は、スイッチング素子のオン・オフ動作により電力を供給するコンバータと、制御指令値をデジタル演算により算出し、前記コンバータを制御するデジタル回路とを備え、前記コンバータから供給される電力により発光素子を駆動する発光素子駆動装置であって、前記発光素子に流れる電流を検出する電流検出手段と、前記電流検出手段により検出された電圧値をデジタル値に変換する変換回路と、前記変換回路からのデジタル値に基づいて前記制御指令値を算出する演算と、前回の制御指令値と今回の制御指令値との差分値を算出する演算を行なう演算回路と、前記演算回路で算出された前記差分値に基づいて、１つの充電端子と１つの放電端子からなる１組み以上の充放電端子へロジックレベルの信号を出力すると共に、前記充放電端子の高レベル又は低レベルの信号の出力期間を調整する信号出力回路と、前記充電端子に高レベルの信号を出力しているときに充電され、前記放電端子に低レベルの信号を出力しているときに放電されるコンデンサを備えた充放電回路と、前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号発生回路と、前記ランプ信号と前記コンデンサの両端間電圧との比較結果に基づいて、前記スイッチング素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路と、を備えて構成される。
【０００８】
本発明は、スイッチング素子のオン・オフ動作により電力を供給するコンバータと、制御指令値をデジタル演算により算出して、前記コンバータを制御するデジタル回路と、を備えた電源装置であって、前記コンバータの出力電圧を検出する電圧検出手段と、前記電圧検出手段により検出された電圧値をデジタル値に変換する変換回路と、前記変換回路からのデジタル値に基づいて前記制御指令値を算出する演算と、前回の制御指令値と今回の制御指令値との差分値を算出する演算を行なう演算回路と、前記演算回路で算出された前記差分値に基づいて、１つ以上の充放電端子へロジックレベルの信号を出力し、１つ以上の制御端子へロジックレベルの信号を出力すると共に、前記充放電端子及び前記制御端子の高レベル又は低レベルの信号の出力期間を調整する信号出力回路と、前記充放電端子に高レベルの信号を出力しているときに充電され、前記充放電端子に低レベルの信号を出力しているときに放電されるコンデンサ，及び前記充放電端子と前記コンデンサとの間のラインに挿入接続され、前記制御端子の信号レベルに応じてオン，オフするスイッチ素子を備えた充放電回路と、前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号発生回路と、前記ランプ信号と前記コンデンサの両端間電圧との比較結果に基づいて、前記スイッチング素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路と、を備えて構成される。
【０００９】
本発明は、スイッチング素子のオン・オフ動作により電力を供給するコンバータと、制御指令値をデジタル演算により算出し、前記コンバータを制御するデジタル回路とを備え、前記コンバータから供給される電力により発光素子を駆動する発光素子駆動装置であって、前記発光素子に流れる電流を検出する電流検出手段と、前記電流検出手段により検出された電流値をデジタル値に変換する変換回路と、前記変換回路からのデジタル値に基づいて前記制御指令値を算出する演算と、前回の制御指令値と今回の制御指令値との差分値を算出する演算を行なう演算回路と、前記演算回路で算出された前記差分値に基づいて、１つ以上の充放電端子へロジックレベルの信号を出力し、１つ以上の制御端子へロジックレベルの信号を出力すると共に、前記充放電端子及び前記制御端子の高レベル又は低レベルの信号の出力期間を調整する信号出力回路と、前記充放電端子に高レベルの信号を出力しているときに充電され、前記充放電端子に低レベルの信号を出力しているときに放電されるコンデンサ，及び前記充放電端子と前記コンデンサとの間のラインに挿入接続され、前記制御端子の信号レベルに応じてオン，オフするスイッチ素子を備えた充放電回路と、前記演算回路に与えられる動作クロックに基づいて生成されたクロック信号に同期したランプ信号を出力するランプ信号発生回路と、前記ランプ信号と前記コンデンサの両端間電圧との比較結果に基づいて、前記スイッチング素子をオン・オフ動作させる駆動信号を生成する駆動信号生成回路と、を備えて構成される。
【発明の効果】
【００１０】
本発明の電源装置によれば、コンバータの出力電圧を反映した変換回路からのデジタル値に基づいて、演算回路が一定時間毎に今回の制御指令値を算出し、前回の制御指令値との差分値を算出する。この差分値に基づいて、信号出力回路が充放電端子へ高レベルの信号を出力するのか、或いは低レベルの信号を出力するのかを決定すると共に、その高レベル又は低レベルの信号の出力期間を決定して、充放電回路のコンデンサを充放電させることで、コンバータの出力電圧の安定化を図る。したがって、デジタル回路からは少なくとも充電端子と放電端子に対応した出力ラインがあればよい。
【００１１】
また、駆動信号生成回路で生成される駆動信号の周波数はランプ信号と同一となり、このランプ信号の周波数はクロック信号に同期したものとなる。したがって、クロック信号ひいては駆動信号の周波数は、演算回路により制御指令値や差分値を算出するための処理時間ではなく、コンバータの仕様を考慮して決定できる。一方、差分値に基づいてその出力期間が決定される充電端子への高レベルの信号や、放電端子への低レベルの信号は、ランプ信号の周波数よりも低くてもよく、駆動信号のデューティ比を詳細に調整したい場合に、動作クロックの周波数をわざわざ高くする必要がない。
【００１２】
このように、デジタル回路からの出力ライン数を増やすことなく、充放電回路を付加しただけの簡単な構成で、デューティ比を細かく調整した駆動信号を従来よりも低い周波数の動作クロックで生成することができる。
【００１３】
本発明の発光素子駆動装置によれば、発光素子への出力電流を反映した変換回路からのデジタル値に基づいて、演算回路が一定時間毎に今回の制御指令値を算出し、前回の制御指令値との差分値を算出する。この差分値に基づいて、信号出力回路が充放電端子へ高レベルの信号を出力するのか、或いは低レベルの信号を出力するのかを決定すると共に、その高レベル又は低レベルの信号の出力期間を決定して、充放電回路のコンデンサを充放電させることで、発光素子への出力電流の安定化を図る。したがって、デジタル回路からは少なくとも充電端子と放電端子に対応した出力ラインがあればよい。
【００１４】
また、駆動信号生成回路で生成される駆動信号の周波数はランプ信号と同一となり、このランプ信号の周波数はクロック信号に同期したものとなる。したがって、クロック信号ひいては駆動信号の周波数は、演算回路により制御指令値や差分値を算出するための処理時間ではなく、コンバータの仕様を考慮して決定できる。一方、差分値に基づいてその出力期間が決定される充電端子への高レベルの信号や、放電端子への低レベルの信号は、ランプ信号の周波数よりも低くてもよく、駆動信号のデューティ比を詳細に調整したい場合に、動作クロックの周波数をわざわざ高くする必要がない。
【００１５】
このように、デジタル回路からの出力ライン数を増やすことなく、充放電回路を付加しただけの簡単な構成で、デューティ比を細かく調整した駆動信号を従来よりも低い周波数の動作クロックで生成することができる。
【００１６】
本発明の電源装置によれば、コンバータの出力電圧を反映した変換回路からのデジタル値に基づいて、演算回路が一定時間毎に今回の制御指令値を算出し、前回の制御指令値との差分値を算出する。この差分値に基づいて、信号出力回路が充放電端子へ高レベルの信号を出力するのか、或いは低レベルの信号を出力するのかを決定し、且つ制御端子へ高レベルの信号を出力するのか、或いは低レベルの信号を出力するのかを決定すると共に、その高レベル又は低レベルの信号の出力期間を決定して、充放電回路のコンデンサを充放電させることで、コンバータの出力電圧の安定化を図る。したがって、デジタル回路からは少なくとも充放電端子と制御端子に対応した出力ラインがあればよい。
【００１７】
また、駆動信号生成回路で生成される駆動信号の周波数はランプ信号と同一となり、このランプ信号の周波数はクロック信号に同期したものとなる。したがって、クロック信号ひいては駆動信号の周波数は、演算回路により制御指令値や差分値を算出するための処理時間ではなく、コンバータの仕様を考慮して決定できる。一方、差分値に基づいてその出力期間が決定される充放電端子への高レベル又は低レベルの信号や、制御端子への高レベル又は低レベルの信号は、ランプ信号の周波数よりも低くてもよく、駆動信号のデューティ比を詳細に調整したい場合に、動作クロックの周波数をわざわざ高くする必要がない。
【００１８】
このように、デジタル回路からの出力ライン数を増やすことなく、充放電回路を付加しただけの簡単な構成で、デューティ比を細かく調整した駆動信号を従来よりも低い周波数の動作クロックで生成することができる。
【００１９】
本発明の発光素子駆動装置によれば、発光素子への出力電流を反映した変換回路からのデジタル値に基づいて、演算回路が一定時間毎に今回の制御指令値を算出し、前回の制御指令値との差分値を算出する。この差分値に基づいて、信号出力回路が充放電端子へ高レベルの信号を出力するのか、或いは低レベルの信号を出力するのかを決定し、且つ制御端子へ高レベルの信号を出力するのか、或いは低レベルの信号を出力するのかを決定すると共に、その高レベル又は低レベルの信号の出力期間を決定して、充放電回路のコンデンサを充放電させることで、コンバータの出力電圧の安定化を図る。したがって、デジタル回路からは少なくとも充放電端子と制御端子に対応した出力ラインがあればよい。
【００２０】
また、駆動信号生成回路で生成される駆動信号の周波数はランプ信号と同一となり、このランプ信号の周波数はクロック信号に同期したものとなる。したがって、クロック信号ひいては駆動信号の周波数は、演算回路により制御指令値や差分値を算出するための処理時間ではなく、コンバータの仕様を考慮して決定できる。一方、差分値に基づいてその出力期間が決定される充放電端子への高レベル又は低レベルの信号や、制御端子への高レベル又は低レベルの信号は、ランプ信号の周波数よりも低くてもよく、駆動信号のデューティ比を詳細に調整したい場合に、動作クロックの周波数をわざわざ高くする必要がない。
【００２１】
このように、デジタル回路からの出力ライン数を増やすことなく、充放電回路を付加しただけの簡単な構成で、デューティ比を細かく調整した駆動信号を従来よりも低い周波数の動作クロックで生成することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第一の実施形態に係る電源装置の回路図である。
【図２】同上、ランプ信号生成回路の回路図である。
【図３】同上、パルス制御回路の回路図である。
【図４】同上、各部のタイミングチャートである。
【図５】同上、図３の代替例を示すパルス制御回路の回路図である。
【図６】同上、図３のさらに代替例を示すパルス制御回路の回路図である。
【図７】本発明の第二の実施形態に係る電源装置の回路図である。
【発明を実施するための形態】
【００２３】
本発明に係る電源装置及び発光素子駆動装置について、添付図面を参照して説明する。
【００２４】
図１は、本発明に係る第一の実施形態の電源装置を示している。この実施形態の電源装置は、出力電圧Ｖoutを一定に制御する定電圧出力回路ブロック１の構成を有する。定電圧出力回路ブロック１は、制御対象となるコンバータ２と、コンバータ２に対する電圧帰還ループを形成する電圧検出回路３，マイクロプロセッサ４，ランプ信号生成回路５及びパルス制御回路６とにより構成される。
【００２５】
コンバータ２は、入力端子＋Ｖｉ，−Ｖｉ間に印加される直流入力電圧Ｖinを、直流出力電圧Ｖoutに変換して出力端子＋Ｖｏ，−Ｖｏに供給するもので、出力端子＋Ｖｏ，−Ｖｏ間には図示しない負荷が接続される。ここでのコンバータ２は、入力電圧Ｖinよりも高い出力電圧Ｖoutに変換するために、チョークコイルＬ１と、スイッチング素子Ｑ１と、ダイオードＤ１と、コンデンサＣ１とによる昇圧チョッパ回路を構成している。より具体的には、入力端子＋Ｖｉ，−Ｖｉの両端間に、チョークコイルＬ１とスイッチング素子Ｑ１との直列回路が接続され、スイッチング素子Ｑ１の両端間に、ダイオードＤ１とコンデンサＣ１との直列回路が接続され、コンデンサＣ１の両端に出力端子＋Ｖｏ，−Ｖｏが接続される。スイッチング素子Ｑ１はＮチャネルのＭＯＳ型ＦＥＴであるが、バイポーラトランジスタなどの別な制御端子付き半導体素子を利用してもよい。
【００２６】
電圧検出回路３は、コンバータ２からの出力電圧Ｖoutを検出するもので、出力端子＋Ｖｏ，−Ｖｏ間に分圧用の抵抗Ｒ１，Ｒ２の直列回路を接続して構成される。抵抗Ｒ１，Ｒ２の接続点には、出力電圧Ｖoutを分圧した電圧値のアナログ検出電圧が生成される。
【００２７】
デジタル回路に相当するマイクロプロセッサ４は、出力電圧Ｖoutを安定化させるための制御指令値をデジタル演算により算出するもので、ＡＤＣ１１と、基準電源１２と、ＣＰＵ１４と、ＰＷＭユニット１５と、動作クロック１６と、クロック生成回路１７とをそれぞれ内蔵する。
【００２８】
ＡＤＣ１１は、電圧検出回路３からの電圧値（アナログ検出電圧）をデジタル値に変換するアナログ−デジタル変換回路に相当する。また基準電源１２は、ＡＤＣ１１がアナログ値をデジタル値に変換するときに使用する基準信号を、基準電圧として生成するものである。
【００２９】
ＣＰＵ（中央演算ユニット）１４は、ＡＤＣ１１で得られたデジタル信号に基づいてデジタルの制御指令値を算出する演算に続けて、前回算出した制御指令値と今回算出した制御指令値との差分値を算出する演算を行なう演算回路に相当する。またＰＷＭ（パルス幅制御）ユニット１５は、ＣＰＵ１４で算出された差分値に基づいて、少なくとも２つ以上の充電端子ＰＨ０，ＰＨ１及び放電端子ＰＬ０，ＰＬ１へ、Ｈ（高）レベル又はＬ（低）レベルの信号を、それぞれ出力する信号出力回路に相当する。
【００３０】
動作クロック１６は、ＣＰＵ１４を一定の周期で動作させるための動作クロック信号を出力するものである。またクロック生成回路１７は、動作クロック１６からの動作クロック信号を分周したクロック信号（同期クロック信号）Ｓ１を、マイクロプロセッサ４の外部に出力する分周器として設けられる。本実施形態では、動作クロック１６からの例えば８ＭＨｚの動作クロック信号を、クロック生成回路１７で１６分周して、５００ｋＨｚのクロック信号Ｓ１をランプ信号生成回路５に送出する。このクロック信号Ｓ１は、後述する駆動信号Ｓ５の周波数を決定するものである。
【００３１】
マイクロプロセッサ４はその他に、動作クロック１６からの動作クロック信号を分周して、クロック信号Ｓ１よりも低い周波数のクロック信号をＰＷＭユニット１５に出力する別なクロック生成回路（図示せず）を内蔵する。本実施形態では、動作クロック１６からの例えば８ＭＨｚの動作クロック信号を、別なクロック生成回路で２５６分周して、３１．２５ｋＨｚのクロック信号をＰＷＭユニット１５に送出する。これによりＰＷＭユニット１５は、各放電端子ＰＬ０，ＰＬ１と充電端子ＰＨ０，ＰＨ１へ、周波数が３１．２５ｋＨｚのそれぞれ独立した信号を、パルス制御回路６に出力することができる。したがってＣＰＵ１４も、動作クロック信号の２５６クロック毎に、新たな制御指令値を決定するようになっている。また、ＰＷＭユニット１５に代わって図示しない汎用Ｉ／Ｏポートを、放電端子ＰＬ０，ＰＬ１と充電端子ＰＨ０，ＰＨ１として代用し、ＡＤＣ１１の変換周期又は図示しない汎用タイマーの周波数に同期させて、ソフトウエア上でそれぞれ独立した電圧信号をパルス制御回路６に出力させても良い。
【００３２】
ランプ信号生成回路５は、マイクロプロセッサ４から出力されるクロック信号Ｓ１に基づいて、鋸波状のランプ信号Ｓ２を生成するものである。ランプ信号生成回路５からは、クロック信号Ｓ１と同じ周波数のランプ信号Ｓ２がパルス制御回路６に出力される。
【００３３】
図２は、ランプ信号生成回路５の回路例を示したものである。同図において、ランプ信号生成回路５は、スイッチ素子Ｑ２と、コンデンサＣ２，Ｃ３と、ダイオードＤ２と、抵抗Ｒ４，Ｒ５，Ｒ６とにより構成される。具体的には、クロック信号Ｓ１の入力端子２１にコンデンサＣ２の一端を接続し、コンデンサＣ２の他端にダイオードＤ２のカソードと抵抗Ｒ４の一端を接続し、抵抗Ｒ４の他端に抵抗Ｒ５の一端とＮＰＮ型トランジスタからなるスイッチ素子Ｑ２のベースを接続する。また、図示しない内部電源からの動作電圧Ｖccのラインに抵抗Ｒ６の一端を接続し、抵抗Ｒ６の他端にスイッチ素子Ｑ２のコレクタとコンデンサＣ３の一端を接続する。そして、ダイオードＤ２のアノード，抵抗Ｒ５の他端，スイッチ素子Ｑ２のエミッタ及びコンデンサＣ３の他端を接地ラインに共通して接続し、抵抗Ｒ６とコンデンサＣ３の接続点であって、スイッチ素子Ｑ２のコレクタを、ランプ信号Ｓ２の出力端子２２に接続して、ランプ信号生成回路５を構成する。
【００３４】
再度図１に戻り、パルス制御回路６は、充電端子ＰＨ０，ＰＨ１へ出力されるＨレベルの信号や、放電端子ＰＬ０，ＰＬ１へ出力されるＬレベルの信号に基づくパルス幅の駆動信号Ｓ５を、ランプ信号生成回路５から出力されるランプ信号Ｓ２と同じ周期で、スイッチング素子Ｑ１の制御端子であるゲートに送出するものである。
【００３５】
図３は、パルス制御回路６の回路例を示したもので、これは図１において、ＰＷＭユニット１５が１つの放電端子ＰＬ０と、１つの充電端子ＰＨ０からなる１組みだけの充放電端子を備えた場合の回路構成を示している。同図において、パルス制御回路６は、充放電回路２８とコンパレータＣＭＰとからなり、充放電回路２８は、コンデンサＣ４と、ダイオードＤ３，Ｄ４と、抵抗Ｒ８，Ｒ９とにより構成される。具体的には、ランプ信号Ｓ２の入力端子２４に、コンパレータＣＭＰの一方の入力端子である反転入力端子を接続し、ＰＷＭユニット１５の放電端子ＰＬ０に接続する入力端子４１に、ダイオードＤ３のカソードを接続し、ＰＷＭユニット１５の充電端子ＰＨ０に接続する入力端子４２に、ダイオードＤ４のアノードを接続する。また、ダイオードＤ３のアノードに抵抗Ｒ８の一端を接続し、ダイオードＤ４のカソードに抵抗Ｒ９の一端を接続し、抵抗Ｒ８，Ｒ９の他端とコンデンサＣ４の一端との接続点に、コンパレータＣＭＰの他方の入力端子である非反転入力端子を接続する。そして、コンデンサＣ４の他端を接地ラインに接続し、コンパレータＣＭＰの出力端子を駆動信号Ｓ５の出力端子２６に接続して、パルス制御回路６を構成する。
【００３６】
次に、上記構成についてその作用を説明する。この説明では、図４に示す各部のタイミングチャートを参照する。同図において、最上段にあるのは動作クロック１６からの動作クロック信号を示しており、以下、クロック信号Ｓ１，ランプ信号Ｓ２，ＣＰＵ１４で生成される制御指令値，差分出力値，放電端子ＰＬ０の信号レベル，充電端子ＰＨ０の信号レベル，前記図３で示したコンデンサＣ４の両端間電圧Ｓ４，駆動信号Ｓ５をそれぞれ示している。
【００３７】
パルス制御回路６からスイッチング素子Ｑ１のゲートにパルス状の駆動信号Ｓ５が与えられると、スイッチング素子Ｑ１はオン・オフ動作を繰り返す。スイッチング素子Ｑ１がオンすると、チョークコイルＬ１に入力電圧Ｖinが印加されるので、ダイオードＤ１はオフ状態となり、平滑用のコンデンサＣ１の放電電圧が出力端子＋Ｖｏ，−Ｖｏから負荷に出力電圧Ｖoutとして供給される。スイッチング素子Ｑ１がオフすると、入力電圧ＶinにチョークコイルＬ１の逆起電圧が重畳されるので、ダイオードＤ１はオン状態となり、そのダイオードＤ１を通してコンデンサＣ１が充電されると共に、入力電圧Ｖinよりも高い出力電圧Ｖoutが、出力端子＋Ｖｏ，−Ｖｏから負荷に供給される。
【００３８】
コンバータ２からの出力電圧Ｖoutは、電圧検出回路３によって監視される。電圧検出回路３は、出力電圧Ｖoutを抵抗Ｒ１，Ｒ２で分圧して得たアナログ検出電圧を、マイクロプロセッサ４のＡＤＣ１１に送出する。ＡＤＣ１１では、基準電源１２からの基準電圧を利用して、前記アナログ検出電圧をデジタル値に変換し、これをＣＰＵ１４に送出する。
【００３９】
ＣＰＵ１４は、電圧検出回路３及びＡＤＣ１１で得られた検出電圧の値に基づいて、制御指令値を算出する。この場合、出力電圧Ｖoutが高くなると制御指令値が低くなり、逆に出力電圧Ｖoutが低くなると制御指令値が高くなる。算出された制御指令値は、差分出力値を算出するのに一時的に記憶手段（図示せず）に記憶保持される。次にＣＰＵ１４は、前回の制御指令値を記憶手段から読み出して、今回の算出した制御指令値と前回の制御指令値との差分を算出する。この差分出力値は、一定周期で算出される制御指令値に対して、所定の制御遅延を有して算出され、ＣＰＵ１４からＰＷＭユニット１５に送出される。
【００４０】
ＰＷＭユニット１５は、ＣＰＵ１４からの差分出力値に基づいて、充電端子ＰＨ０からＨレベルの信号が出力される期間と、放電端子ＰＬ０からＬレベルの信号が出力される期間をそれぞれ決定する。この場合、差分出力値がプラス（正）であれば、Ｈレベルの信号が充電端子ＰＨ０へ出力され、逆に差分出力値がマイナス（負）であれば、Ｌレベルの信号が放電端子ＰＬ０へ出力される。充電端子ＰＨ０へ出力するＨレベルの信号、或いは放電端子ＰＬ０へ出力するＬレベルの信号は、差分出力値の絶対値が大きくなる程、その期間が長くなり、差分出力値の絶対値が小さくなる程、その期間が短くなる。
【００４１】
ＰＷＭユニット１５は、動作クロック１６からの動作クロック信号を２５６分周した約３０ｋＨｚのクロック信号が与えられ、このクロック信号と同じ周波数で、充電端子ＰＨ０や放電端子ＰＬ０へそれぞれ独立したロジックレベルの信号を生成する。そのためＣＰＵ１４は、この信号と同じ周波数毎に、新たな制御指令値と差分出力値を決定する。図４に示す例では、充電端子ＰＨ０や放電端子ＰＬ０へ出力する信号の周波数に合わせて、ＣＰＵ１４が「１０」，「５０」，「１２８」，「４０」，「３０」の各制御指令値を順に算出する。またＣＰＵ１４は、制御指令値を算出したのに続いて、前回の制御指令値との差分値（差分出力値）を算出する。図４に示す例では、ＣＰＵ１４が「＋１０」，「＋４０」，「＋７８」，「−１１０」，「−１０」の各差分出力値を順に算出し、ＰＷＭユニット１５に出力する。ＰＷＭユニット１５は、その差分出力値の絶対値に応じた時間幅で、差分出力値がプラスの場合には、充電端子ＰＨ０をＨレベルに切替え、差分出力値がマイナスの場合には、放電端子ＰＬ０をＬレベルに切替えるような信号を、マイクロプロセッサ４からパルス制御回路６に送出する。
【００４２】
マイクロプロセッサ４は、前記充電端子ＰＨ０や放電端子ＰＬ０へ出力する信号の他に、クロック生成回路１７からのクロック信号Ｓ１をランプ信号生成回路５に送出する。ランプ信号生成回路５は、マイクロプロセッサ４からのクロック信号Ｓ１に基いて、図２で示したコンデンサＣ３の充放電動作により、ランプ信号Ｓ２を生成する。より具体的には、入力端子２１におけるクロック信号Ｓ１は、コンデンサＣ２を通してトリガ状に波形整形され、抵抗Ｒ４，Ｒ５で分圧された後に、スイッチ素子Ｑ２のベースに与えられる。このトリガ信号の電圧レベルが立ち上がると、スイッチ素子Ｑ２のエミッタ・コレクタ間がオンすることにより、コンデンサＣ３を放電する一方で、トリガ信号の電圧レベルが低下すると、スイッチ素子Ｑ２のエミッタ・コレクタ間がオフすることにより、抵抗Ｒ６を通して動作電圧ＶccがコンデンサＣ３に与えられ、コンデンサＣ３を充電する。つまり、コンデンサＣ３の放電は、クロック信号Ｓ１の立ち上がりエッジに同期して行われ、その後、コンデンサＣ３の充電が開始する。したがって、ランプ信号Ｓ２は、マイクロプロセッサ４からのクロック信号Ｓ１に同期した信号になる。また、クロック信号Ｓ１の周波数を変えることにより、ランプ信号Ｓ２の周波数を変えることができる。
【００４３】
パルス制御回路６の充放電回路２８は、マイクロプロセッサ４の少なくとも一つのＩ／Ｏポートである充電端子ＰＨ０にＨレベルの信号が出力されたときに、ダイオードＤ４から抵抗Ｒ９を通してコンデンサＣ４の充電が行われ、マイクロプロセッサ４の少なくとも別な一つのＩ／Ｏポートである放電端子ＰＬ０にＬレベルの信号が出力されたときに、抵抗８からダイオードＤ３を通してコンデンサＣ４の放電が行われるように構成される。充電端子ＰＨ０に接続する入力端子４２とコンデンサＣ４は、充電回路を構成するダイオードＤ４と抵抗Ｒ９とを介して接続される。この際、ダイオードＤ４のアノードを入力端子４２に接続して、充電端子ＰＨ０にＨレベルの信号が出力されたときに、コンデンサＣ４を充電できるようにする。放電端子ＰＬ０に接続する入力端子４１とコンデンサＣ４も、放電回路を構成するダイオードＤ３と抵抗Ｒ８とを介して接続される。この際、ダイオードＤ３のカソードを入力端子４１に接続して、放電端子ＰＬ０にＬレベルの信号が出力されたときに、コンデンサＣ４を放電できるようにする。ここでは、充放電回路２８のコンデンサＣ４を充放電するためのエネルギーが必要となるため、充電端子ＰＨ０に接続するプルアップ回路や、放電端子ＰＬ０に接続するプルダウン回路などが、ＰＷＭユニット１５に内蔵される。
【００４４】
こうして、充放電回路２８の出力電圧となるコンデンサＣ４の両端間電圧Ｓ４は、ＣＰＵ１４の差分出力値から、充電端子ＰＨ０へ出力するＨレベルの信号の時間幅と、放電端子ＰＬ０へ出力するＬレベルの信号の時間幅に基づいて調整される。具体的には図４に示すように、充電端子ＰＨ０へＨレベルの信号が出力される期間に、コンデンサＣ４が充電して、その両端間電圧Ｓ４が直線的に上昇し、放電端子ＰＬ０へＬレベルの信号が出力される期間に、コンデンサＣ４が放電して、その両端間電圧Ｓ４が直線的に下降する。それ以外の、充電端子ＰＨ０へＬレベルの信号が出力され、且つ放電端子ＰＬ０へＨレベルの信号が出力される期間は、コンデンサＣ４が充放電されず、その両端間電圧Ｓ４が保持（ホールド）される。コンデンサＣ４の充放電時間は、ＣＰＵ１４で算出される差分出力値によって決められるが、その可変ステップは、最大でも動作クロック信号の周期時間よりも短いことが必要である。
【００４５】
表１は、図３に示すパルス制御回路６において、充電端子ＰＨ０と放電端子ＰＬ０の各ロジックレベルに対するコンデンサＣ４の両端間電圧Ｓ４をあらわした遷移表である。
【００４６】
【表１】
0005585628.tif 000002
【００４７】
ランプ信号生成回路５からのランプ信号Ｓ２は、パルス制御回路６のコンパレータＣＭＰの反転入力端子に入力され、充放電回路２８の出力電圧であるコンデンサＣ４の両端間電圧Ｓ４は、コンパレータＣＭＰの非反転入力端子に入力される。コンパレータＣＭＰは、ランプ信号Ｓ２の電圧値とコンデンサＣ４の両端間電圧Ｓ４との比較結果に基づくデューティ比のパルス駆動信号Ｓ５を、スイッチング素子Ｑ１のゲートに送出する。これにより、コンバータ２からの出力電圧Ｖoutが一定値となるように、スイッチング素子Ｑ１がオン・オフ動作される。
【００４８】
上記一連の動作で、コンバータ２からの出力電圧Ｖoutを一定値にするには、電圧検出回路３からの電圧値が低下したときに、デジタル値が上昇するようにＡＤＣ１１を構成し、ＡＤＣ１１からのデジタル値が上昇したときに、制御指令値が上昇するようにＣＰＵ１４を構成すればよい。代わりに、電圧検出回路３からの電圧値が低下したときに、デジタル値が低下するようにＡＤＣ１１を構成し、ＡＤＣ１１からのデジタル値が低下したときに、制御指令値が上昇するようにＣＰＵ１４を構成してもよい。
【００４９】
前記駆動信号Ｓ５の周波数は、ランプ信号Ｓ２の周波数と同じになり、この駆動信号Ｓ５のパルス幅は、コンデンサＣ４の両端間電圧Ｓ４により調整される。図３に示す回路では、ランプ信号Ｓ２の電圧レベルと比較して、コンデンサＣ４の両端間電圧Ｓ４が上昇すると、オンデューティの長い駆動信号が生成される。したがって、コンデンサＣ４の両端間電圧Ｓ４が高くなるに従い、スイッチング素子Ｑ１をオンにする駆動信号Ｓ５のパルス幅も広がる。充電端子ＰＨ０や放電端子ＰＬ０に出力される信号の周波数は、ランプ信号Ｓ２の周波数よりも低くてもよい。
【００５０】
本実施形態では、マイクロプロセッサ４が８ビットで制御しているため、（０〜２５５）×動作クロック信号の周期（１２５ｎＳ）の範囲で、充電端子ＰＨ０にＨレベルの信号を出力する期間や、放電端子ＰＬ０にＬレベルの信号を出力する期間が変化する。これらの信号の出力期間は、動作クロック１６からの動作クロック信号（８ＭＨｚ）に基づいて生成され、１２５ｎＳ単位で段階的に変化する。そしてこの信号の出力期間に基づいて、コンデンサＣ４の両端間電圧Ｓ４は上昇又は減少し、当該電圧Ｓ４とランプ信号Ｓ２がコンパレータＣＭＰにそれぞれ入力される。したがって、コンパレータＣＭＰから出力される駆動信号Ｓ５は、コンデンサＣ４の両端間電圧Ｓ４が上昇又は減少する期間中に、そのパルス幅を１パルス毎に変化させることが可能になる。
【００５１】
また、駆動信号Ｓ５の周波数（５００ｋＨｚ）は、チョークコイルＬ１のサイズとスイッチング素子Ｑ１のスイッチングロスの双方を考慮して決定される。その理由は、周波数を低くするとチョークコイルＬ１のサイズが大きくなり、周波数を高くすると、スイッチング素子Ｑ１のスイッチングロスが増加するからである。クロック生成回路１７は、ＣＰＵ１４で制御指令値を算出するための処理時間を確保するのに、動作クロック信号を１６分周してはおらず、コンバータ２の仕様に基づいて、クロック信号Ｓ１の周波数を決定することができる。
【００５２】
本実施形態において、動作クロック信号の周波数は例えば５００ｋＨｚであっても、動作クロック１６にクロック生成回路１７の機能を兼用させることで、駆動信号Ｓ５の周波数を５００ｋＨｚのままにした回路が実現可能である。この場合、充電端子ＰＨ０や放電端子ＰＬ０からの電圧信号の周波数は、５００／２５６＝１．９５ｋＨｚとなる。またＣＰＵ１４は、動作クロック信号に対して２５６クロック毎に新たな制御指令値を算出できればよく、動作クロック信号の周波数に依存しない。
【００５３】
また別な例として、ＰＷＭユニット１５に複数の例えば２つの充電端子ＰＨ０，ＰＨ１と、複数の例えば２つの放電端子ＰＬ０，ＰＬ１からなる２組みの充放電端子を備えてもよい。その場合のパルス制御回路６を、図５に示す。同図において、これは図３に示すパルス制御回路６に、入力端子４３，４４と、ダイオードＤ５，Ｄ６と、抵抗Ｒ１０，Ｒ１１とを付加して構成される。充放電回路２８は、コンデンサＣ４と、ダイオードＤ３，Ｄ４，Ｄ５，Ｄ６と、抵抗Ｒ８，Ｒ９，Ｒ１０，Ｒ１１とにより構成される。
【００５４】
具体的には、ＰＷＭユニット１５の放電端子ＰＬ１に接続する入力端子４３に、ダイオードＤ５のカソードを接続し、ＰＷＭユニット１５の充電端子ＰＨ１に接続する入力端子４４に、ダイオードＤ６のアノードを接続する。また、ダイオードＤ５のアノードに抵抗Ｒ１０の一端を接続し、ダイオードＤ６のカソードに抵抗Ｒ１１の一端を接続し、抵抗Ｒ１０，Ｒ１１の他端と、前述した抵抗Ｒ８，Ｒ９の他端及びコンデンサＣ４の一端との接続点に、コンパレータＣＭＰの非反転入力端子を接続する。それ以外の構成や作用については、上述した通りである。
【００５５】
本例では、一方の充電端子ＰＨ０に対応する抵抗Ｒ９の抵抗値と、他方の充電端子ＰＨ１に対応する抵抗Ｒ１１の抵抗値を異ならせることにより、３段階でコンデンサ４への充電電流を選択できる。つまり、パルス制御回路６の充放電回路２８は、一方の充電端子ＰＨ０だけを使用した充電と、他方の充電端子ＰＨ１だけを使用した充電と、双方の充電端子ＰＨ０，ＰＨ１を使用した充電のうちの何れかを選択できる。また同様に、コンデンサ４の放電についても、一方の放電端子ＰＬ０に対応する抵抗Ｒ８の抵抗値と、他方の放電端子ＰＬ１に対応する抵抗Ｒ１０の抵抗値を異ならせることにより、３段階でコンデンサ４への放電電流を選択できる。この場合も、充放電回路２８のコンデンサＣ４を充放電するためのエネルギーが必要となるため、充電端子ＰＨ０，ＰＨ１にそれぞれ接続するプルアップ回路や、放電端子ＰＬ０，ＰＬ１にそれぞれ接続するプルダウン回路などが、ＰＷＭユニット１５に内蔵される。
【００５６】
表２は、図５に示すパルス制御回路６において、充電端子ＰＨ０，ＰＨ１と放電端子ＰＬ０，ＰＬ１の各ロジックレベルに対するコンデンサＣ４の両端間電圧Ｓ４をあらわした遷移表である。
【００５７】
【表２】
0005585628.tif 000003
【００５８】
上記の遷移表で、例えば双方の充電端子ＰＨ０，ＰＨ１で充電を行なう場合、ＰＷＭユニット１５は充電端子ＰＨ０，ＰＨ１へ同時にＨレベルの信号を出力する。これは図４のタイミングチャートで、ＣＰＵ１４の算出する差分出力値が「＋７８」であるのに対応して、コンデンサＣ４の両端間電圧Ｓ４が上昇する傾斜部の期間を短くしたい場合に行われる。充電端子ＰＨ０，ＰＨ１への信号を同時にＨレベルにすると、２つのダイオードＤ４，Ｄ６を通してコンデンサＣ４が急速に充電され、片方の充電端子ＰＨ０，ＰＨ１への信号だけをＨレベルにした場合に比べて、前記傾斜部の勾配が急になり、短時間で目標値に到達する（表２の「上昇３」）。それ以外に、片方の充電端子ＰＨ０，ＰＨ１への信号だけをＨレベルにすると、充電端子ＰＨ０，ＰＨ１への信号を同時にＨレベルにした場合に比べて、傾斜部の勾配が緩やかになる（表２の「上昇１」や「上昇２」）。コンデンサＣ４を充電する場合に、ＰＷＭユニット１５は放電端子ＰＬ０，ＰＬ１への信号を何れもＨレベルにして、ダイオードＤ３，Ｄ５からの放電を防止する。
【００５９】
また、ＣＰＵ１４の算出する差分出力値が「−１１０」であるのに対応して、放電端子ＰＬ０，ＰＬ１への信号を同時にＬレベルにすると、２つのダイオードＤ３，Ｄ５を通してコンデンサＣ４が急速に放電され、片方の放電端子ＰＬ０，ＰＬ１への信号だけをＬレベルにした場合に比べて、コンデンサＣ４の両端間電圧Ｓ４が下降する傾斜部の勾配が急になり、短時間で目標値に到達する（表２の「下降３」）。それ以外に、片方の放電端子ＰＬ０，ＰＬ１への信号だけをＬレベルにすると、放電端子ＰＬ０，ＰＬ１への信号を同時にＬレベルにした場合に比べて、傾斜部の勾配が緩やかになる（表２の「下降１」や「下降２」）。コンデンサＣ４を放電する場合に、ＰＷＭユニット１５は充電端子ＰＨ０，ＰＨ１への信号を何れもＬレベルにして、ダイオードＤ４，Ｄ６からの充電を防止する。
【００６０】
上記コンデンサＣ４の両端間電圧Ｓ４が上昇又は降下する傾斜部の期間は、動作クロック信号に基づいて決まる最小期間（１２５ｎＳ）の整数倍でしか調整できない。しかし本例のように、複数の充電端子ＰＨ０，ＰＨ１と複数の放電端子ＰＬ０，ＰＬ１を利用して、前記傾斜部の勾配を複数段階に調整できるようにすれば、コンデンサＣ４に対する充放電をより適切に行なうことが可能になる。この場合もコンデンサＣ４の充放電時間は、ＣＰＵ１４で算出される差分出力値によって決められるが、その可変ステップは、最大でも動作クロック信号の周期時間よりも短いことが必要である。
【００６１】
また本例において、例えば抵抗Ｒ８の抵抗値が抵抗Ｒ１０の抵抗値よりも大きく、抵抗Ｒ９の抵抗値が抵抗Ｒ１１の抵抗値よりも大きいとすると、ＣＰＵ１４で算出された差分出力値の絶対値が小さい場合には、大きな抵抗値の抵抗Ｒ８，Ｒ９に接続する充電端子ＰＨ０又は放電端子ＰＬ０を使用して、コンデンサＣ４の充放電を行なう。差分出力値の絶対値がそれよりも大きく中程度の場合には、小さな抵抗値の抵抗Ｒ１０，Ｒ１１に接続する充電端子ＰＨ１又は放電端子ＰＬ１を使用して、コンデンサＣ４の充放電を行なう。差分出力値の絶対値が中程度よりもさらに大きい場合には、双方の充電端子ＰＨ０，ＰＨ１又は放電端子ＰＬ０，ＰＬ１を使用して、コンデンサＣ４の充放電を行なう。
【００６２】
つまりＰＷＭユニット１５は、ＣＰＵ１４から得られる差分出力値の絶対値に対して閾値ｍ，ｎ（ｍ＜ｎ）を設け、その絶対値が０以上ｍ未満の範囲では、充電端子ＰＨ０又は放電端子ＰＬ０を使用してコンデンサＣ４の充放電を行ない、絶対値がｍ以上ｎ未満の範囲では、充電端子ＰＨ１又は放電端子ＰＬ１を使用してコンデンサＣ４の充放電を行ない、絶対値がｎ以上の範囲では、双方の充電端子ＰＨ０，ＰＨ１又は放電端子ＰＬ０，ＰＬ１を使用してコンデンサＣ４の充放電を行なうように、それぞれの充電端子ＰＨ０，ＰＨ１及び放電端子ＰＬ０，ＰＬ１の信号レベルを、上記遷移表に従って設定する。
【００６３】
さらに、上述した傾斜部の勾配を途中で変更できるようにＰＷＭユニット１５を構成してもよい。例えば、前記差分出力値の絶対値に基づいて、最初は双方の充電端子ＰＨ０，ＰＨ１又は放電端子ＰＬ０，ＰＬ１を使用して、コンデンサＣ４を急速に充放電させ、その後、大きな抵抗値の抵抗Ｒ８，Ｒ９に接続する充電端子ＰＨ０又は放電端子ＰＬ０を使用して、コンデンサＣ４を充放電させて、コンデンサＣ４の両端間電圧Ｓ４を微調整することもできる。
【００６４】
このように、本例では２つの充電端子ＰＨ０，ＰＨ１と、２つの放電端子ＰＬ０，ＰＬ１を備えたものについて説明したが、充電端子や放電端子の数を３つ以上にして、充放電端子を３組み以上に増やせば、コンデンサＣ４の両端間電圧Ｓ４を、より細かく短時間で調整することが可能になる。
【００６５】
以上のように、本実施形態の電源装置は、スイッチング素子Ｑ１のオン・オフ動作により負荷に電力を供給するコンバータ２と、制御指令値をデジタル演算により算出して、コンバータ２からの出力電圧Ｖoutを所定値に制御するデジタル回路としてのマイクロプロセッサ４とを備えている。また、コンバータ２の出力電圧Ｖoutを検出する電圧検出手段としての電圧検出回路３を備え、マイクロプロセッサ４は、電圧検出回路３により検出された電圧値のアナログ検出電圧を、デジタル値に変換する変換回路としてのＡＤＣ１１と、ＡＤＣ１１からのデジタル値に基づいて前記制御指令値を算出する演算と、前回の制御指令値と今回の制御指令値との差分出力値を算出する演算を行なう演算回路としてのＣＰＵ１４と、ＣＰＵ１４で算出された差分出力値に基づいて、１つ以上の充電端子ＰＨ０，ＰＨ１と１つ以上の放電端子ＰＬ０，ＰＬ１からなる１組み以上の充放電端子へロジックレベルの信号を出力すると共に、前記充放電端子のＨレベル又はＬレベルの信号の出力期間を調整する信号出力回路としてのＰＷＭユニット１５と、を備える。さらにマイクロプロセッサ４の外部には、充電端子ＰＨ０，ＰＨ１にＨレベルの信号を出力しているときに充電され、放電端子ＰＬ０，ＰＬ１にＬレベルの信号を出力しているときに放電されるコンデンサＣ４を備えた充放電回路２８と、ＣＰＵ１４に与えられる動作クロック信号に基づいて生成されたクロック信号Ｓ１に同期して、鋸波状のランプ信号Ｓ２を出力するランプ信号発生回路５と、ランプ信号Ｓ２とコンデンサＣ４の両端間電圧Ｓ４との比較結果に基づいて、スイッチング素子Ｑ１をオン・オフ動作させるための駆動信号Ｓ５を生成する駆動信号生成回路としてのコンパレータＣＭＰと、を備えている。
【００６６】
この場合、コンバータ２の出力電圧Ｖoutを反映したＡＤＣ１１からのデジタル値に基づいて、ＣＰＵ１４が一定時間毎に今回の制御指令値を算出し、前回の制御指令値との差分出力値を算出する。この差分出力値に基づいて、ＰＷＭユニット１５が充電端子ＰＨ０，ＰＨ１へＨレベルの信号を出力するのか、或いは放電端子ＰＬ０，ＰＬ１へＬレベルの信号を出力するのかを決定すると共に、そのＨレベル又はＬレベルの信号の出力期間を決定して、充放電回路２８のコンデンサＣ４を充放電させることで、コンバータ２の出力電圧Ｖoutの安定化を図る。したがって、マイクロプロセッサ４から充放電回路２８へは、少なくとも充電端子ＰＨ０，ＰＨ１と放電端子ＰＬ０，ＰＬ１に対応した出力ラインだけがあればよい。
【００６７】
また、コンパレータＣＭＰで生成される駆動信号Ｓ５の周波数はランプ信号Ｓ２と同一となり、このランプ信号Ｓ２の周波数はクロック信号Ｓ１に同期したものとなる。したがって、クロック信号Ｓ１ひいては駆動信号Ｓ５の周波数は、ＣＰＵ１４により制御指令値を算出するための処理時間ではなく、コンバータ２の仕様を考慮して決定できる。一方、差分出力値に基づいてその出力期間が決定される充電端子ＰＨ０，ＰＨ１へのＨレベルの信号や、放電端子ＰＬ０，ＰＬ１へのＬレベルの信号は、ランプ信号Ｓ２の周波数よりも低くてもよく、駆動信号Ｓ５のデューティ比を詳細に調整したい場合に、動作クロックの周波数をわざわざ高くする必要がない。
【００６８】
このように、マイクロプロセッサ４からの出力ライン数を増やすことなく、充放電回路２８を付加しただけの簡単な構成で、デューティ比を細かく調整した駆動信号Ｓ５を従来よりも低い周波数の動作クロックで生成することが可能になる。
【００６９】
上記実施形態では、図６に示すような、さらに別な例のパルス制御回路６を採用してもよい。図６のパルス制御回路６は、スイッチ素子Ｑ３としてＮチャネルＭＯＳ型ＦＥＴを使用して、コンデンサＣ４の両端間電圧Ｓ４を制御するものである。これに対応してＰＷＭユニット１５も、前述の充電端子ＰＨ０，ＰＨ１や放電端子ＰＬ０，ＰＬ１に代わるＩ／Ｏポートとして、一つ以上の充放電端子ＰＸ０と、一つ以上の制御端子ＰＧ０が設けられる。
【００７０】
ここでの充放電回路２８は、ＰＷＭユニット１５の充放電端子ＰＸ０に接続する入力端子５１と、ＰＷＭユニット１５の制御端子ＰＧ０に接続する入力端子５２とを備える。また、入力端子５１にソースを接続し、入力端子５２にゲートを接続したスイッチ素子Ｑ３と、スイッチ素子Ｑ３のドレインに一端を接続した抵抗Ｒ１２と、抵抗Ｒ１２の他端と共にコンパレータＣＭＰの非反転入力端子に一端を接続するコンデンサＣ４とを備え、それ以外の構成は図３や図５で示したものと共通している。
【００７１】
スイッチ素子Ｑ３は、ＰチャネルＭＯＳ型ＦＥＴや、別な制御端子付き半導体素子でもよく、バイポーラトランジスタであれば、上記ゲート，ソース，ドレインが、ベース，エミッタ，コレクタにそれぞれ対応する。また、スイッチ素子Ｑ３がＭＯＳ型ＦＥＴの場合は、素子本来の特性として、ソースからドレインへの電流の流れを許容するダイオード６１が内蔵される。
【００７２】
ＰＷＭユニット１５は、ＣＰＵ１４で前記差分出力値が算出される毎に、その差分出力値に基づいて、１つ以上の充放電端子ＰＸ０へロジックレベルの信号を出力し、１つ以上の制御端子ＰＧ０へロジックレベルの信号を出力すると共に、これらの充放電端子ＰＸ０及び前記制御端子ＰＧ０のＨレベル又はＬレベルの信号の出力期間を、それぞれ調整するように構成される。それ以外の電源装置としての構成は、図１に示すものと共通である。
【００７３】
ＰＷＭユニット１５は、差分出力値がプラスの値であれば、充放電端子ＰＸ０へＨレベルの信号を出力すると共に、制御端子ＰＧ０へＨレベルの信号を出力して、スイッチ素子Ｑ３をオン状態にする。これにより、充放電端子ＰＸ０からスイッチ素子Ｑ３と抵抗Ｒ１２を順に通してコンデンサＣ４が充電され、コンデンサＣ４の両端間電圧Ｃ４が上昇する。スイッチ素子Ｑ３がＭＯＳ型ＦＥＴの場合、スイッチ素子Ｑ３をオンさせなくても、内蔵するダイオード６１を通してコンデンサＣ４を充電することができるが、ダイオード６１による損失を考慮して、スイッチ素子Ｑ３をオン状態にすることが好ましい。また、この充放電端子ＰＸ０への信号をＨレベルにし、制御端子ＰＧ０への信号をＨレベルにする期間は、差分出力値の絶対値が大きくなるほど長く、差分出力値の絶対値が小さくなるほど短くなる。この期間が終了すると、ＰＷＭユニット１５は充放電端子ＰＸ０と制御端子ＰＧ０への信号を何れもＬレベルにし、コンデンサＣ４の両端間電圧Ｃ４を保持する。
【００７４】
一方、ＰＷＭユニット１５は、差分出力値がマイナスの値であれば、充放電端子ＰＸ０にＬレベルの信号を出力すると共に、制御端子ＰＧ０にＨレベルの信号を出力して、スイッチ素子Ｑ３をオン状態にする。これにより、抵抗Ｒ１２からスイッチ素子Ｑ３と充放電端子ＰＸ０を順に通してコンデンサＣ４が放電され、コンデンサＣ４の両端間電圧Ｃ４が下降する。この充放電端子ＰＸ０への信号をＬレベルにし、制御端子ＰＧ０への信号をＨレベルにする期間は、差分出力値の絶対値が大きくなるほど長く、差分出力値の絶対値が小さくなるほど短くなる。この期間が終了すると、ＰＷＭユニット１５は充放電端子ＰＸ０と制御端子ＰＧ０への信号を何れもＬレベルにし、コンデンサＣ４の両端間電圧Ｃ４を保持する。ここでは、充放電回路２８のコンデンサＣ４を充放電するためのエネルギーが必要となるため、充放電端子ＰＸ０に接続するプルアップ回路又はプルダウン回路などが、ＰＷＭユニット１５に内蔵される。同様に、スイッチ素子Ｑ３をオン又はオフにするためのエネルギーが必要となるため、制御端子ＰＧ０に接続するプルアップ回路又はプルダウン回路などが、ＰＷＭユニット１５に内蔵される。
【００７５】
表３は、図６に示すパルス制御回路６において、充放電端子ＰＸ０と制御端子ＰＧ０の各ロジックレベルに対するコンデンサＣ４の両端間電圧Ｓ４をあらわした遷移表である。
【００７６】
【表３】
0005585628.tif 000004
【００７７】
図６に示すパルス制御回路６は、２つ以上の充放電端子ＰＸ０，ＰＸ１，…と、２つ以上の制御端子ＰＧ０，ＰＧ１，…を備えたＰＷＭユニット１５に対しても、充放電回路２８の構成を追加することで適用できる。この場合、入力端子５１，５２と、スイッチ素子Ｑ３と、抵抗Ｒ１２とによる回路を、充放電端子ＰＸ０，ＰＸ１，…と制御端子ＰＧ０，ＰＧ１，…に対応して複数設ければよい。またそれぞれの回路で、抵抗Ｒ１２の抵抗値を異ならせることで、上記図３で示したパルス制御回路６と同様の作用効果が得られる。
【００７８】
このように本例でも、コンバータ２の出力電圧Ｖoutを反映したＡＤＣ１１からのデジタル値に基づいて、ＣＰＵ１４が一定時間毎に今回の制御指令値を算出し、前回の制御指令値との差分出力値を算出する。この差分出力値に基づいて、ＰＷＭユニット１５が充放電端子ＰＸ０，ＰＸ１，…へＨレベルの信号を出力するのか、或いはＬレベルの信号を出力するのかを決定し、且つ制御端子ＰＧ０，ＰＧ１，…へＨレベルの信号を出力するのか、或いはＬレベルの信号を出力するのかを決定すると共に、これらの充放電端子ＰＸ０，ＰＸ１，…や制御端子ＰＧ０，ＰＧ１，…におけるＨレベル又はＬレベルの信号の出力期間を決定して、コンデンサＣ４を充放電させることで、コンバータ２の出力電圧Ｖoutの安定化を図る。したがって、マイクロプロセッサ４から充放電回路２８へは、少なくとも充放電端子ＰＸ０，ＰＸ１，…と制御端子ＰＧ０，ＰＧ１，…に対応した出力ラインだけがあればよい。
【００７９】
また、コンパレータＣＭＰで生成される駆動信号Ｓ５の周波数はランプ信号Ｓ２と同一となり、このランプ信号Ｓ２の周波数はクロック信号Ｓ１に同期したものとなる。したがって、クロック信号Ｓ１ひいては駆動信号Ｓ５の周波数は、ＣＰＵ１４により制御指令値を算出するための処理時間ではなく、コンバータ２の仕様を考慮して決定できる。一方、差分出力値に基づいてその出力期間が決定される充放電端子ＰＸ０，ＰＸ１，…へのＨレベル又はＬレベルの信号や、制御端子ＰＧ０，ＰＧ１，…へのＨレベル又はＬレベルの信号は、ランプ信号Ｓ２の周波数よりも低くてもよく、駆動信号Ｓ５のデューティ比を詳細に調整したい場合に、動作クロックの周波数をわざわざ高くする必要がない。
【００８０】
このように、マイクロプロセッサ４からの出力ライン数を増やすことなく、充放電回路２８を付加しただけの簡単な構成で、デューティ比を細かく調整した駆動信号Ｓ５を従来よりも低い周波数の動作クロックで生成することが可能になる。
【００８１】
次に、本発明に係る第二の実施形態について、図７を参照しながら説明する。本実施形態は、出力端子＋Ｖｏ，−Ｖｏ間に接続する負荷が、特に一乃至複数の発光素子３０である発光素子駆動装置に適用される。当該発光素子駆動装置は、発光素子３０に流れる出力電流Ｉoutを一定に制御する定電流出力回路ブロック１００の構成を有している。定電流出力回路ブロック１００は、制御対象となるコンバータ２と、コンバータ２に対する電流帰還ループを形成する電流検出回路３１，マイクロプロセッサ４，ランプ信号生成回路５及びパルス制御回路６とにより構成され、電流検出回路３１以外の各部の構成は、第一実施形態の定電圧出力回路ブロック１と全く共通している。
【００８２】
電流検出回路３１は、前記出力電流Ｉoutを検出するもので、コンバータ２と発光素子３０との間の出力ライン間に電流検出器としての抵抗Ｒ３を挿入接続して構成される。抵抗Ｒ１の両端間には、出力電流Ｉoutに比例した電圧値のアナログ検出電流が生成される。電流検出器は抵抗Ｒ３に限らず、より損失の少ないホール素子などを用いたカレントセンサなどを用いてもよい。
【００８３】
発光素子駆動装置としての動作は、負荷が発光素子３０に特定され、アナログ検出電圧がアナログ検出電流に置き換わっただけで、第一の実施形態で示した電源装置と共通している。したがって、ここでは再度の説明は行なわない。またパルス制御回路６は、前述した図３，図５，図６の何れを採用しても構わない。
【００８４】
本実施形態の発光素子駆動装置は、スイッチング素子Ｑ１のオン・オフ動作により電力を供給するコンバータ２と、制御指令値をデジタル演算により算出して、コンバータ２からの出力電圧Ｖoutを所定値に制御するデジタル回路としてのマイクロプロセッサ４とを備え、コンバータ２から供給される電力により発光素子３０を駆動する構成を有している。また、発光素子３０への出力電流Ｉoutを検出する電流検出手段としての電流検出回路３１を備え、マイクロプロセッサ４は、電流検出回路３１により検出された電流値のアナログ検出電流を、デジタル値に変換する変換回路としてのＡＤＣ１１と、ＡＤＣ１１からのデジタル値に基づいて前記制御指令値を算出する演算と、前回の制御指令値と今回の制御指令値との差分出力値を算出する演算を行なう演算回路としてのＣＰＵ１４と、ＣＰＵ１４で算出された差分出力値に基づいて、１つ以上の充電端子ＰＨ０，ＰＨ１と１つ以上の放電端子ＰＬ０，ＰＬ１からなる１組み以上の充放電端子へロジックレベルの信号を出力すると共に、前記充放電端子のＨレベル又はＬレベルの信号の出力期間を調整する信号出力回路としてのＰＷＭユニット１５と、を備える。さらにマイクロプロセッサ４の外部には、充電端子ＰＨ０，ＰＨ１にＨレベルの信号を出力しているときに充電され、放電端子ＰＬ０，ＰＬ１にＬレベルの信号を出力しているときに放電されるコンデンサＣ４を備えた充放電回路２８と、ＣＰＵ１４に与えられる動作クロック信号に基づいて生成されたクロック信号Ｓ１に同期して、鋸波状のランプ信号Ｓ２を出力するランプ信号発生回路５と、ランプ信号Ｓ２とコンデンサＣ４の両端間電圧Ｓ４との比較結果に基づいて、スイッチング素子Ｑ１をオン・オフ動作させるための駆動信号Ｓ５を生成する駆動信号生成回路としてのコンパレータＣＭＰと、を備えている。
【００８５】
この場合、発光素子３０への出力電流Ｉoutを反映したＡＤＣ１１からのデジタル値に基づいて、ＣＰＵ１４が一定時間毎に今回の制御指令値を算出し、前回の制御指令値との差分出力値を算出する。この差分出力値に基づいて、ＰＷＭユニット１５が充電端子ＰＨ０，ＰＨ１へＨレベルの信号を出力するのか、或いは放電端子ＰＬ０，ＰＬ１へＬレベルの信号を出力するのかを決定すると共に、そのＨレベル又はＬレベルの信号の出力期間を決定して、充放電回路２８のコンデンサＣ４を充放電させることで、コンバータ２の出力電圧Ｖoutの安定化を図る。したがって、マイクロプロセッサ４から充放電回路２８へは、少なくとも充電端子ＰＨ０，ＰＨ１と放電端子ＰＬ０，ＰＬ１に対応した出力ラインだけがあればよい。
【００８６】
また、コンパレータＣＭＰで生成される駆動信号Ｓ５の周波数はランプ信号Ｓ２と同一となり、このランプ信号Ｓ２の周波数はクロック信号Ｓ１に同期したものとなる。したがって、クロック信号Ｓ１ひいては駆動信号Ｓ５の周波数は、ＣＰＵ１４により制御指令値を算出するための処理時間ではなく、コンバータ２の仕様を考慮して決定できる。一方、差分出力値に基づいてその出力期間が決定される充電端子ＰＨ０，ＰＨ１へのＨレベルの信号や、放電端子ＰＬ０，ＰＬ１へのＬレベルの信号は、ランプ信号Ｓ２の周波数よりも低くてもよく、駆動信号Ｓ５のデューティ比を詳細に調整したい場合に、動作クロックの周波数をわざわざ高くする必要がない。
【００８７】
このように、マイクロプロセッサ４からの出力ライン数を増やすことなく、充放電回路２８を付加しただけの簡単な構成で、デューティ比を細かく調整した駆動信号Ｓ５を従来よりも低い周波数の動作クロックで生成することが可能になる。
【００８８】
また、前記図６のパルス制御回路６を組み込んだ発光素子駆動装置の場合も、第一の実施形態で説明した通り、マイクロプロセッサ４からの出力ライン数を増やすことなく、充放電回路２８を付加しただけの簡単な構成で、デューティ比を細かく調整した駆動信号Ｓ５を従来よりも低い周波数の動作クロックで生成することが可能になる。
【００８９】
以上、本発明の実施の形態を説明したが、これは本発明の説明のための例示であって、本発明の範囲をこの実施の形態にのみ限定する趣旨ではない。本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えばコンバータ２は、図示した昇圧チョッパ回路に限らず、一乃至複数のスイッチング素子を備えたあらゆる回路構成のコンバータに適用できる。また、最終的に出力電圧Ｖoutや出力電流Ｉoutが安定化するように、各部の信号レベルや論理構成を上記各実施形態に示したものと変更しても構わない。
【符号の説明】
【００９０】
２  コンバータ
３  電圧検出回路（電圧検出手段）
４  マイクロプロセッサ（デジタル回路）
５  ランプ信号発生回路
１１  ＡＤＣ（変換回路）
１４  ＣＰＵ（演算回路）
１５  ＰＷＭユニット（信号出力回路）
２８  充放電回路
３１  電流検出回路（電流検出手段）
Ｃ４  コンデンサ
ＣＭＰ  コンパレータ（駆動信号生成回路）
Ｑ１  スイッチング素子
Ｑ３  スイッチ素子
ＰＨ０，ＰＨ１  充電端子
ＰＬ０，ＰＬ１  放電端子
ＰＸ０，ＰＸ１  充放電端子
ＰＧ０，ＰＧ１  制御端子
【図１】
0005585628.tif 000005
【図２】
0005585628.tif 000006
【図３】
0005585628.tif 000007
【図４】
0005585628.tif 000008
【図５】
0005585628.tif 000009
【図６】
0005585628.tif 000010
【図７】
0005585628.tif 000011