(57)【特許請求の範囲】
【請求項１】
ｓｉｎ波で構成される入力信号を増幅する入力バッファアンプと、増幅された入力信号と発振器を用いて生成された三角波信号から構成される比較波とを比較して前記入力信号に対応したパルス幅変調信号を生成するコンパレータと、このコンパレータから出力されたパルス幅変調信号を増幅する出力バッファを備えたＤ級増幅器において、前記コンパレータは反転入力端に前記増幅された入力信号が入力され、非反転入力端に入力抵抗を介して前記比較波が入力されて、その出力端と比較波の入力端との間に帰還抵抗を有する正帰還回路を設けてなるヒステリシスコンパレータで構成したことを特徴とするＤ級増幅器。
【請求項２】
帰還抵抗および入力抵抗の抵抗値は調整可能であることを特徴とする請求項１記載のＤ級増幅器。
【請求項３】
入力バッファアンプが全差動バッファアンプであることを特徴とする請求項１または請求項２記載のＤ級増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ級増幅器に関し、特に、無帰還型のＤ級増幅器に関する。
【背景技術】
【０００２】
Ｄ級増幅器は、デジタルアンプとも称されるが、アナログアンプとは異なり、電力増幅素子内で損失が発生しないため、効果的な増幅を行なうことができる。また、小型、軽量という利点もある。しかし、歪みや、スイッチングノイズ、周辺回路からの回り込み等によるノイズが発生しやすいものである。一般に、Ｄ級増幅器には、帰還型と無帰還型とがあり、帰還型は、歪みを低減させやすく、システムが安定するという利点があるが、フィードバック係数の設定が困難であり、また、回路が大きくなるという不都合がある。一方、無帰還型は、帰還型とは反対で、スイッチングノイズが混入しやすく、システムが不安定になりやすいという不都合があるが、回路を小さくすることができ、フィードバック素子に要するピン数が不要である、という利点がある。
【０００３】
近年における回路の小型化という要望には、無帰還型が適しているが、無帰還型はノイズが発生しやすいという不都合を有するため、使いにくいので、帰還型が使用される傾向がある。この帰還型のＤ級増幅器の例として、入力信号をパルス幅変調信号に変換する手段、例えばコンパレータと、この変換手段の出力を増幅する増幅手段、例えばバッファ増幅器と、この増幅手段の出力を前記変換手段の入力側へ帰還する帰還手段とを具備する構成において、スイッチング動作に伴って発生するノイズの防止を図るために、前記変換手段と前記増幅手段との間に遅延手段を挿入したＤ級増幅器が知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１２８７８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、帰還型のＤ級増幅器では、上述したように、ノイズの発生を減少させることはできるが、回路を小型化することは困難であるという不都合を解消することはできない。上述の従来例のように、さらなるノイズ発生防止手段として、遅延手段を設ける場合には、回路の小型化は一層困難である。
【０００６】
ところで、回路の小型化が可能な無帰還型のＤ級増幅器においては、比較波を生成する発振器からの発振ノイズや、スイッチングノイズがコンパレータを通過すると、生成したＰＷＭ波の中に不要な発振成分が含まれてしまい、消費電力損失や出力波形のＴＨＤ（Ｔｏｔａｌ  Ｈａｒｍｏｎｉｃ  Ｄｉｓｔｏｒｔｉｏｎ）が増えてしまう。また、Ｄ級増幅器は、負荷抵抗の小さいスピーカーやヘッドフォン等に接続されることから、その電力効率を高めるために、低いオン抵抗の出力トランジスタを有する大きな出力バッファを備えるので、低いオン抵抗に起因してＰＷＭ波の中のわずかな不要発振成分によっても貫通電流が生じやすく、ラッチアップが発生しやすい。
【０００７】
図５は、従来の無帰還型Ｄ級増幅器のコンパレータ入力波とコンパレータ出力波の関係を示す波形図であり、また、図６は、図５Ｂ部の拡大図である。これら両図から明らかなように、従来例では出力波形の反転時にノイズの影響を受けて、大きな歪みが生じてしまうものである。なお、図６では、三角波とｓｉｎ波とが交差する位置からずれて出力波の反転がなされているが、これはコンパレータの応答に遅れがあるためである。
【０００８】
本発明は、このような事情に鑑みてなされたもので、回路の小型化が可能な無帰還型のＤ級増幅器において、発振器に由来するノイズやスイッチングノイズの影響の低減化を可能にしたＤ級増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係るＤ級増幅器は、音声信号などのｓｉｎ波で構成される入力信号を増幅する入力バッファアンプと、増幅された入力信号と発振器を用いて生成された三角波信号から構成される比較波とを比較して前記入力信号に対応したパルス幅変調信号を生成するコンパレータと、このコンパレータから出力されたパルス幅変調信号を増幅する出力バッファとを備えたＤ級増幅器において、前記コンパレータは、反転入力端に前記増幅された入力信号が入力され、非反転入力端に入力抵抗を介して前記比較波が入力されて、その出力端と比較波の入力端との間に帰還抵抗を備えた正帰還回路を設けてなるヒステリシスコンパレータで構成したもので、好ましくは前記帰還抵抗および入力抵抗の抵抗値を調整することによりヒステリシスの調整を可能にしたものである。また、入力バッファアンプとして、全差動バッファアンプを用いると、同相ノイズをキャンセルしやすくなるとともに、回路の小型化がより容易となる。
【発明の効果】
【００１０】
本発明に係るＤ級増幅器によれば、ノイズの影響を低減化することによって、出力波形の歪みをなくすことができ、また、出力バッファのラッチアップを防止することができ、さらに、消費電力を抑制することができる、という効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態を示す回路図。
【図２】本実施形態のコンパレータ入力波とコンパレータ出力波の関係を示す波形図。
【図３】図２Ａ部の拡大図。
【図４】本発明の第２実施形態を示す回路図。
【図５】従来の無帰還型Ｄ級増幅器のコンパレータ入力波とコンパレータ出力波の関係を示す波形図。
【図６】図５Ｂ部の拡大図。
【発明を実施するための形態】
【００１２】
以下、本発明の好適な実施形態を添付図面に基づいて説明するが、まず、図１〜図３に基づいて、第１実施形態を説明する。
【００１３】
図１に示すように、本実施形態に係る無帰還型のＤ級増幅回路は、入力バッファアンプ１，２と、三角波生成器３と、ヒステリシスコンパレータ４，５と、出力バッファ６，７とからなる。なお、前記各入力バッファアンプ１，２は同一構成であり、前記各ヒステリシスコンパレータ４，５と、前記各出力バッファ６，７も同一構成である。
【００１４】
入力バッファアンプ１のオペアンプ１１の反転入力端子には、入力抵抗１２を介して、入力端子１００から、音声信号などの入力信号が入力する。一方、前記オペアンプ１１の非反転入力端子は、基準電位１０１に接続されている。前記オペアンプ１１の出力端子は、帰還抵抗１３を介してその反転入力端子に接続されるとともに、入力バッファアンプ２のオペアンプ２１の反転入力端子に入力抵抗２２を介して接続され、また、ヒステリシスコンパレータ４のオペアンプ４１の反転入力端子にも接続されている。
【００１５】
入力バッファアンプ２のオペアンプ２１の非反転入力端子は、基準電位１０１に接続されている。前記オペアンプ２１の出力端子は、帰還抵抗２３を介してその反転入力端子に接続されるとともに、ヒステリシスコンパレータ５のオペアンプ５１の反転入力端子に接続されている。
【００１６】
各ヒステリシスコンパレータ４，５のそれぞれのオペアンプ４１，５１の非反転入力端子には、入力抵抗４２，５２を介して三角波生成器３から、発振器で生成された比較波たる三角波が入力する。また、前記各オペアンプ４１，５１の出力端子は、それぞれ帰還抵抗４３，５３を介してそれぞれの非反転入力端子に接続され、正帰還回路を形成している。さらに、前記オペアンプ４１の出力端子は、出力バッファ６の入力端子に接続される一方、前記オペアンプ５１の出力端子は、出力バッファ７の入力端子に接続されている。そして、前記各出力バッファ６，７の出力端子はそれぞれ、スピーカなどの負荷に接続された各出力端子１０２，１０３に接続されている。
【００１７】
本実施形態は、以上のように構成したので、入力端子１００から入力した音声信号などの入力信号（ｓｉｎ波）は、入力バッファアンプ１で位相が反転され、増幅されて、ヒステリシスコンパレータ４のオペアンプ４１の反転入力端子に入力する一方、入力バッファアンプ２のオペアンプ２１の反転入力端子に入力することにより、位相が再び反転されてヒステリシスコンパレータ５のオペアンプ５１の反転入力端子に入力する。各ヒステリシスコンパレータ４，５のそれぞれのオペアンプ４１，５１の非反転入力端子には、それぞれ入力抵抗４２，５２を介して三角波生成器３から、比較波たる三角波が入力するので、各ヒステリシスコンパレータ４，５において、それぞれ入力した三角波とｓｉｎ波とが比較されて、ＰＷＭ信号が生成され、それぞれ出力バッファ６，７に出力されて増幅されたうえ、出力端子１０２，１０３に出力され、スピーカなどの負荷に供給される。
【００１８】
ヒステリシスコンパレータ４，５における入力波であるｓｉｎ波及び三角波と出力波の関係を示すのが、図２及び図３であり、従来例の図５及び図６に比較して、ノイズの影響を受けることがなく、出力波に歪みが生じないことが理解できる。図３において、ＶｕｔｈとＶｄｔｈとの間隔がヒステリシスの幅を示しており、図示状態ではｓｉｎ波がヒステリシス幅の上限Ｖｕｔｈを超える臨界点にある。図示のように、ｓｉｎ波が三角波を超えても出力波の反転は起こらず、ｓｉｎ波がヒステリシス幅の上限Ｖｕｔｈを超えた時に出力波が反転するので、ｓｉｎ波や三角波に多少のノイズが載っていたとしても、ノイズの影響を受けることがなく、出力波に歪みが生じないものである。
【００１９】
Ｄ級増幅器は、一般に、負荷の電力効率が８０％以上であり、それを達成するために出力バッファを構成するトランジスタのオン抵抗が低く抑えられている。そのため、ＰＷＭ信号中に不要な発振成分が含まれていると出力バッファ内で貫通電流が発生しやすくなる。その結果、寄生トランジスタの影響によりラッチアップが発生しやすくなる。本発明は、ヒステリシスコンパレータ４，５を備えたことにより、ＰＷＭ信号中の不要な発振成分を除去できるため、ラッチアップを防止することができる。
【００２０】
次に、本発明の第２実施形態を説明する。図４に示すように、本実施形態に係る無帰還型のＤ級増幅回路は、全差動バッファアンプ８と、三角波生成器３と、ヒステリシスコンパレータ４，５と、出力バッファ６，７とからなり、上述した第１実施形態の構成と異なるのは、入力バッファアンプ１，２に換えて、全差動バッファアンプ８を用いた点だけであり、他の構成は第１実施形態と同一である。したがって、全差動バッファアンプ８についてだけ説明し、他の構成については対応する構成要素に同一符号を付すに止め、その説明は省略する。
【００２１】
全差動バッファアンプ８におけるオペアンプ８１の反転入力端子には、入力抵抗８２を介して、入力端子１００から、音声信号などの入力信号が入力する。一方、前記オペアンプ８１の非反転入力端子は、入力抵抗８３を介して基準電位１０１に接続されている。前記オペアンプ８１は極性の異なる信号を出力する２つの出力端子を有し、非反転信号を出力する非反転出力端子は、帰還抵抗８４を介して前記オペアンプ８１の反転入力端子に接続されるとともに、ヒステリシスコンパレータ４のオペアンプ４１の反転入力端子に接続されている。また、前記オペアンプ８１の反転信号を出力する反転出力端子は、帰還抵抗８５を介して前記オペアンプ８１の非反転入力端子に接続されるとともに、ヒステリシスコンパレータ５のオペアンプ５１の反転入力端子に接続されている。
【００２２】
本実施形態は、以上のように構成したので、入力端子１０0から入力した音声信号などの入力信号（ｓｉｎ波）は、全差動バッファアンプ８で増幅されて、オペアンプ８１の非反転出力端子からヒステリシスコンパレータ４のオペアンプ４１の反転入力端子に入力する一方、位相が反転された入力信号（ｓｉｎ波）は、オペアンプ８１の反転出力端子からヒステリシスコンパレータ５のオペアンプ５１の反転入力端子に入力する。そして、第１の実施形態と同様に、各ヒステリシスコンパレータ４，５のそれぞれのオペアンプ４１，５１の非反転入力端子には、それぞれ入力抵抗４２，５２を介して三角波生成器３から、比較波たる三角波が入力するので、各ヒステリシスコンパレータ４，５において、それぞれ入力した三角波とｓｉｎ波とが比較されて、ＰＷＭ信号が生成され、それぞれ出力バッファ６，７に出力されて増幅されたうえ、出力端子１０２，１０３に出力され、スピーカなどの負荷に供給される。
【００２３】
本実施形態にあっても、第１実施形態と同様に、ヒステリシスコンパレータ４，５における入力波であるｓｉｎ波及び三角波と出力波の関係は、図２及び図３に示すものとなり、従来例の図５及び図６に比較して、ｓｉｎ波や三角波に多少のノイズが載っていたとしても、ノイズの影響がなく、出力波に歪みが生じないものである。本実施形態にあっては、全差動バッファアンプ８を用いたのでより同相ノイズをキャンセルしやすく、より小型化が可能なＤ級増幅器を提供できるという利点がある。
【００２４】
本発明に係るＤ級増幅器は、上述の各実施形態に限定されるものではなく、例えば、各ヒステリシスコンパレータ４，５の帰還抵抗４３，５３および入力抵抗４２，５２に可変抵抗を用いたり、あるいは複数の抵抗を繋断可能に直列に接続して構成することにより、帰還抵抗の抵抗値を変えて、ヒステリシスを調整可能にすることができる。
【符号の説明】
【００２５】
１，２      入力バッファアンプ
３      三角波生成器
４，５      ヒステリシスコンパレータ
６，７      出力バッファ
８      全差動バッファアンプ
４２，５２      入力抵抗
４３，５３      帰還抵抗
【図１】
0005492488.tif 000002
【図２】
0005492488.tif 000003
【図３】
0005492488.tif 000004
【図４】
0005492488.tif 000005
【図５】
0005492488.tif 000006
【図６】
0005492488.tif 000007