(57)【特許請求の範囲】
【請求項１】
送信ユニットと、当該送信ユニットとは絶縁された受信ユニットと、前記送信ユニットと前記受信ユニットとの間を絶縁し且つ両者間の信号を伝達する絶縁通信ユニットとを含み、第１のレベルと当該第１のレベルとは異なる第２のレベルとの間で状態遷移するデジタル入力信号を前記送信ユニットから前記絶縁通信ユニットを介して前記受信ユニットに送信する絶縁通信システムであって、
前記送信ユニットは、
前記デジタル入力信号の前記第１のレベルから前記第２のレベルへの遷移を検出して対応する第１パルスを生成し、前記デジタル入力信号の前記第２のレベルから前記第１のレベルへの遷移を検出して対応する第２パルスを生成するエッジパルス生成回路と、
前記デジタル入力信号が前記第２のレベルである間、予め定められた周期のクロック信号に対応するパルスを生成し、前記エッジパルス生成回路で生成された前記第１パルス及び前記第２パルスと足し合わせることにより、前記エッジパルス生成回路で生成された前記第１パルスと前記第２パルスとの間に複数の前記クロック信号に対応するパルスが存在する送信パルス信号を生成する送信パルス信号生成回路とを含み、
前記受信ユニットは、前記送信ユニットから前記絶縁通信ユニットを介して受信した送信パルス信号に基づく受信パルス信号を、前記受信パルス信号のうちの最初のパルスを検出した場合に、前記第１のレベルから前記第２のレベルへ遷移し、前記受信パルス信号のうちの最新のパルスを検出してから予め定められた第１時間内に次のパルスを検出しなかった場合に、前記第２のレベルから前記第１のレベルへ遷移するような信号として復号する、絶縁通信システム。
【請求項２】
前記受信ユニットは、前記受信パルス信号を、前記受信パルス信号のうちの最初のパルスを検出したときから予め定められた第２時間後に前記第１のレベルから前記第２のレベルへ遷移するような信号として復号する、請求項１に記載の絶縁通信システム。
【請求項３】
前記第２時間は、前記第１時間と等しい時間である、請求項２に記載の絶縁通信システム。
【請求項４】
前記受信ユニットは、前記受信パルス信号のパルスが入力されると前記第１時間の幅を有するパルスを出力する信号保持回路を含み、前記クロック信号の周期は、前記第１時間より短いように構成される、請求項１に記載の絶縁通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル入力信号を送信ユニットから当該送信ユニットとは絶縁された受信ユニットへ送信する絶縁通信システム及び当該絶縁通信システムに適用される送信ユニット並びに受信ユニットに関する。
【背景技術】
【０００２】
スイッチング電源やモータ駆動装置等のような、パワーデバイス等の高電圧大電流の駆動部とこれを制御（インバータ制御）するための制御装置等の比較的低電圧小電流の制御部とを含む装置においては、高電圧大電流の駆動部で用いられる高い電圧や大きい電流によって制御部が破壊されたり、異常動作することを防止するために、耐圧が異なる駆動部と制御部とが、互いに電気的に絶縁され、両者の間の信号の送受信が絶縁通信によって行われる構成が知られている。このような装置において、制御部と駆動部との間の絶縁通信は、制御部の送信ユニットに入力されたデジタル入力信号をパルス信号に変換して駆動部の受信ユニットへ送信することにより行われる。このような絶縁通信の伝送経路において外乱等により何らかの伝送エラーが生じると、正しい信号を伝送することができない。例えば、デジタル入力信号の立ち上がり及び立ち下がりの検出によりパルスを生成した場合に、受信ユニットにおいて検出されるパルスがデジタル入力信号の立ち上がりであるのか立ち下がりであるのかを正しく認識することができないと、受信ユニットにおいて正しいデジタル入力信号に復号することができない。
【０００３】
このような伝送エラーを防止するために、デジタル通信等に一般的に用いられるような誤り訂正のための冗長な信号線やビットの付加を行うことは、構造が複雑になりコストが高くなるとともに、遅延時間や消費電力が増加し、好ましくない。特に、遅延時間が増加することにより、スイッチング周波数を高くすることができなくなるため、装置の性能（例えば、電力変換性能）を大きく低下させてしまう。
【０００４】
これに対し、送信信号の立ち上がりに対応するパルスと立ち下がりに対応するパルスとを異なる態様にして送信する構成が知られている（例えば特許文献１及び２参照）。特許文献１においては、立ち上がりに対応するパルスを正のパルスとし、立ち下がりに対応するパルスを負のパルスとしている。また、特許文献２においては、立ち下がりに対応して１つのパルスが生成されるのに対して立ち上がりに対応してパルスが２つ生成される構成となっている。また、立ち上がりに対応するパルスと立ち下がりに対応するパルスとを異なる絶縁通信経路を用いて別個に送信する構成も知られている（例えば特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第７０７５３２９号公報
【特許文献２】特表２００１−５１３２７６号公報
【特許文献３】特表２００３−５２３１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１のような構成においては送信ユニット及び受信ユニットの各回路の構成が複雑となる。また、特許文献２のような構成においては外乱等の影響により受信ユニットで検出されたパルスの数が変化すると、正しく復号できないため、高精度な信号送信を行うには十分ではない。また、特許文献３のような構成においては、伝送エラーを検出することはできるが、誤り訂正を行うことはできない。さらに、複数の絶縁通信経路が必要となるため、各ユニットの回路構成が複雑になるとともに装置が大型化してしまう。
【０００７】
本発明は、以上のような課題を解決すべくなされたものであり、簡単な構成で、高精度な絶縁通信を行うことができる絶縁通信システム及び当該絶縁通信システムに適用される送信ユニット並びに受信ユニットを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る絶縁通信システムは、送信ユニットと、当該送信ユニットとは絶縁された受信ユニットと、前記送信ユニットと前記受信ユニットとの間を絶縁しかつ両者間の信号を伝達する絶縁通信ユニットとを含み、第１のレベルと当該第１のレベルとは異なる第２のレベルとの間で状態遷移するデジタル入力信号を前記送信ユニットから前記絶縁通信ユニットを介して前記受信ユニットに送信する絶縁通信システムであって、前記送信ユニットは、前記デジタル入力信号の前記第１のレベルから前記第２のレベルへの遷移を検出して対応する第１パルスを生成し、前記デジタル入力信号の前記第２のレベルから前記第１のレベルへの遷移を検出して対応する第２パルスを生成するエッジパルス生成回路と、前記デジタル入力信号が前記第２のレベルである間、予め定められた周期のクロック信号に対応するパルスを生成し、前記エッジパルス生成回路で生成された前記第１パルス及び前記第２パルスと足し合わせることにより、前記エッジパルス生成回路で生成された前記第１パルスと前記第２パルスとの間に複数の前記クロック信号に対応するパルスが存在する送信パルス信号を生成する送信パルス信号生成回路とを含み、前記受信ユニットは、前記送信ユニットから前記絶縁通信ユニットを介して受信した送信パルス信号に基づく受信パルス信号を、前記受信パルス信号のうちの最初のパルスを検出した場合に、前記第１のレベルから前記第２のレベルへ遷移し、前記受信パルス信号のうちの最新のパルスを検出してから予め定められた第１時間内に次のパルスを検出しなかった場合に、前記第２のレベルから前記第１のレベルへ遷移するような信号として復号するよう構成されている。
【０００９】
上記構成の絶縁通信システムによれば、送信ユニットがデジタル入力信号における第１のレベルと第２のレベルとの間の遷移（立ち上がり又は立ち下がり）を検出することによりパルスを生成するとともに、デジタル入力信号において第２のレベルが保持されている間に検出されたクロック信号に基づいてパルスを生成することにより、デジタル入力信号が第２のレベルにある間において継続的な複数のパルスを有する送信パルス信号が生成される。このような送信パルス信号が送信ユニットから絶縁通信ユニットを介して受信ユニットに送信されることにより、受信ユニットは、送信パルス信号に基づく受信パルス信号のパルスが検出されてから第１時間内に次のパルスが検出されるか否かに応じて、デジタル入力信号において第２のレベルが継続しているか否かを判別する。すなわち、受信パルス信号のうちの最新のパルスを検出してから第１時間内に次のパルスが検出される間は第２のレベルが保持されるようにデジタル入力信号に対応するパルスが出力信号として復号される。これにより、仮に送信された送信パルス信号のうちいずれかのパルスが外乱等の影響により受信ユニットで検出されなかったり、送信パルス信号には存在しないパルスが受信ユニットで検出されたりしても、受信ユニットにおいて複合されるべきデジタル入力信号が何れのレベルにあるのかを容易に判定することができるため、受信ユニットにおいてデジタル入力信号を高精度に復号することができる。従って、簡単な構成で、高精度な絶縁通信を行うことができる。
【００１０】
前記受信ユニットは、前記受信パルス信号を、前記受信パルス信号のうちの最初のパルスを検出したときから予め定められた第２時間後に前記第１のレベルから前記第２のレベルへ遷移するような信号として復号するよう構成されてもよい。これによれば、第１のレベルから第２のレベルへの遷移を復号する際に時間の遅延を生じさせることにより、第２のレベルから第１のレベルへの遷移を復号する際に生じる第１時間分の信号の遅延によって第２のレベルとなっている期間が絶縁通信前のデジタル入力信号より長くなることを防止することができ、デジタル入力信号をより高精度に復号することができる。
【００１１】
ここで、前記第２時間は、前記第１時間と等しい時間であってもよい。第１時間が第２時間と等しくなることにより、デジタル入力信号において第２のレベルとなっている期間を絶縁通信の前後で略変化しないようにすることができる。
【００１２】
また、前記受信ユニットは、前記受信パルス信号のパルスが入力されると前記第１時間の幅を有するパルスを出力する信号保持回路を含み、前記クロック信号の周期は、前記第１時間より短いように構成されてもよい。これにより、パルス間隔が第１時間内となる継続した送信パルス信号に基づく受信パルス信号のパルスを受信ユニットが検出し続けている限り、その期間の幅を有する信号が得られるため、仮に受信ユニットで検出される受信パルス信号にパルスの欠けが生じても、デジタル入力信号における第２のレベルを容易且つ高精度に復号化することができる。
【００１３】
また、本発明に係る送信ユニットは、第１のレベルと当該第１のレベルとは異なる第２のレベルとの間で状態遷移するデジタル入力信号を、送信ユニットと受信ユニットとの間を絶縁しかつ両者間の信号を伝達する絶縁通信ユニットを介して、当該送信ユニットから当該受信ユニットへ送信する絶縁通信システムに適用される送信ユニットであって、前記デジタル入力信号の前記第１のレベルから前記第２のレベルへの遷移を検出して対応する第１パルスを生成し、前記デジタル入力信号の前記第２のレベルから前記第１のレベルへの遷移を検出して対応する第２パルスを生成するエッジパルス生成回路と、前記デジタル入力信号が前記第２のレベルである間、予め定められた周期のクロック信号に対応するパルスを生成することにより、前記エッジパルス生成回路で生成された前記第１パルスと前記第２パルスとの間に複数の前記クロック信号に対応するパルスが存在する送信パルス信号を生成する送信パルス信号生成回路とを含むものである。
【００１４】
上記構成の送信ユニットによれば、デジタル入力信号における第１のレベルと第２のレベルとの間の遷移（立ち上がり又は立ち下がり）が検出されることによりパルスが生成されるとともに、デジタル入力信号において第２のレベルが保持されている間に検出されたクロック信号に基づいてパルスが生成されるため、デジタル入力信号が第２のレベルにある間において継続的な複数のパルスを有する送信パルス信号が生成される。そして、このような送信パルス信号が送信ユニットから絶縁通信ユニットを介して受信ユニットに送信される。これにより、仮に送信された送信パルス信号のうちのいずれかのパルスが外乱等の影響により受信ユニットで検出されなかったり、送信パルス信号には存在しないパルスが受信ユニットで検出されたりしても、受信ユニットにおいて複合されるべきデジタル入力信号が何れのレベルにあるのかを容易に判定することができるため、受信ユニットにおいてデジタル入力信号を高精度に復号することができる。従って、簡単な構成で、高精度な絶縁通信を行うことができる。
【００１５】
また、本発明に係る受信ユニットは、第１のレベルと当該第１のレベルとは異なる第２のレベルとの間で状態遷移するデジタル入力信号を、送信ユニットと受信ユニットとの間を絶縁しかつ両者間の信号を伝達する絶縁通信ユニットを介して、当該送信ユニットから当該受信ユニットへ送信する絶縁通信システムに適用される受信ユニットであって、前記送信ユニットから前記絶縁通信ユニットを介して送信された送信パルス信号に基づく受信パルス信号を受信し、前記受信パルス信号を、前記受信パルス信号のうちの最初のパルスを検出した場合に、前記第１のレベルから前記第２のレベルへ遷移し、前記受信パルス信号のうちの最新のパルスを検出してから予め定められた第１時間内に次のパルスを検出しなかった場合に、前記第２のレベルから前記第１のレベルへ遷移するような信号として復号するよう構成されている。
【００１６】
上記構成の受信ユニットによれば、送信パルス信号に基づく受信パルス信号のパルスが検出されてから第１時間内に次のパルスが検出されるか否かに応じて、デジタル入力信号において第２のレベルが継続しているか否かが判別される。すなわち、最新のパルスを検出してから第１時間内に次のパルスが検出される間は第２のレベルが保持されるようにデジタル入力信号に対応するパルスが出力信号として復号される。これにより、仮に送信された送信パルス信号のうちのいずれかのパルスが外乱等の影響により受信ユニットで検出されなかったり、送信パルス信号には存在しないパルスが受信ユニットで検出されたりしても、受信ユニットにおいて複合されるべきデジタル入力信号が何れのレベルにあるのかを容易に判定することができるため、受信ユニットにおいてデジタル入力信号を高精度に復号することができる。従って、簡単な構成で、高精度な絶縁通信を行うことができる。
【発明の効果】
【００１７】
本発明は以上に説明したように構成され、簡単な構成で、高精度な絶縁通信を行うことができるという効果を奏する。
【図面の簡単な説明】
【００１８】
【図１】図１は本発明の第１実施形態における絶縁通信システムの概略構成を示す回路図である。
【図２】図２は図１に示される絶縁通信システムの各部における信号波形を示すグラフである。
【図３】図３は本発明の第２実施形態における絶縁通信システムの概略構成を示す回路図である。
【図４】図４は図３に示される絶縁通信システムの各部における信号波形を示すグラフである。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【００２０】
＜第１実施形態＞
まず、本発明の第１実施形態における絶縁通信システムについて説明する。図１は本発明の第１実施形態における絶縁通信システムの概略構成を示す回路図である。また、図２は図１に示される絶縁通信システムの各部における信号波形を示すグラフである。
【００２１】
図１に示されるように、本実施形態における絶縁通信システムは、送信ユニット１と、当該送信ユニット１とは絶縁された受信ユニット２と、送信ユニット１と受信ユニット２との間を絶縁し且つ両者間の信号を伝達する絶縁通信ユニット３とを含んでいる。絶縁通信ユニット３は、送信ユニット１が接続された送信部１１と受信ユニット２が接続された受信部１２とを有し、送信部１１と受信部１２とが絶縁通信可能に構成されている。具体的には、送信部１１及び受信部１２のそれぞれに相互誘導可能にコイルが設けられている。各コイルはそれぞれ接地されており、送信部１１の接地と受信部１２の接地とは、互いに異なる接地電圧に設定され得る。
【００２２】
なお、本実施形態においては、絶縁通信ユニット３として、相互誘導コイルを用いた構成を例示しているが、これに限られず、パルスを送受信可能な他の構成、例えばフォトカプラを用いた構成やキャパシタを用いた構成も適用可能である。
【００２３】
送信ユニット１には、図２に示すように、第１のレベル（例えばＬレベル）と当該第１のレベルとは異なる第２のレベル（例えばＬレベルより高い電圧のＨレベル）との間で状態遷移するデジタル入力信号Ｉｎが入力される。なお、デジタル入力信号Ｉｎの周波数は、数ｋＨｚ〜数百Ｈｚが想定される。送信ユニット１は、デジタル入力信号Ｉｎを絶縁通信ユニット３を介して受信ユニット２へ送信する。このため、送信ユニット１は、デジタル入力信号Ｉｎを絶縁通信ユニット３において伝送可能なパルス信号に変換するエンコード回路４を有している。
【００２４】
エンコード回路４には、図１に示すように、デジタル入力信号Ｉｎの第１のレベルから第２のレベルへの遷移（本実施形態では、ＬレベルからＨレベルへの立ち上がりを意味する。以下、第１遷移ともいう）を検出して対応する第１パルスを生成し、デジタル入力信号Ｉｎの第２のレベルから第１のレベルへの遷移（本実施形態では、ＨレベルからＬレベルへの立ち下がりを意味する。以下、第２遷移ともいう）を検出して対応する第２パルスを生成する（図２における信号ａを生成する）エッジパルス生成回路６が設けられている。エッジパルス生成回路６は、デジタル入力信号Ｉｎの状態遷移に応じたパルスが生成される限りどのような回路構成を有していてもよい。
【００２５】
さらに、エンコード回路４には、予め定められた周期のクロック信号Ｃｌｋを生成するクロック信号生成回路８が設けられている。クロック信号生成回路８は例えば所定の周期で振動する信号を出力する発振回路等により構成される。クロック信号生成回路８で生成されるクロック信号Ｃｌｋの周期は特に限定されないが、デジタル入力信号Ｉｎにおいて想定される周波数より高い周波数を有している。好ましくは、クロック信号Ｃｌｋは、デジタル入力信号Ｉｎの周波数の３〜１０倍程度の周波数を有している。なお、本実施形態においてはクロック信号生成回路８がエンコード回路４内に設けられた構成について説明しているがこれに限られず、外部のコンピュータ等で生成されたクロック信号Ｃｌｋをエンコード回路４に入力する構成としてもよい。
【００２６】
また、エンコード回路４には、デジタル入力信号Ｉｎが第２のレベルである間、クロック信号生成回路８で生成されたクロック信号Ｃｌｋに対応するパルスを生成し、エッジパルス生成回路６で生成された第１パルス及び第２パルスと足し合わせることにより、エッジパルス生成回路６で生成された第１パルスと第２パルスとの間に複数のクロック信号Ｃｌｋに対応するパルスが存在する送信パルス信号を生成する送信パルス信号生成回路５が設けられている。
【００２７】
具体的には、送信パルス信号生成回路５には、デジタル入力信号Ｉｎが第２のレベルである間のクロック信号Ｃｌｋを取り出す（図２における信号ｂを生成する）クロック信号取り出し回路９と、クロック信号取り出し回路９で取り出されたクロック信号Ｃｌｋに対応するクロックパルスを生成する（図２における信号ｃを生成する）クロックパルス生成回路７と、エッジパルス生成回路６で生成された第１及び第２パルスとクロックパルス生成回路７で生成されたクロックパルスとを足し合わせる（図２における信号ｄを生成する）足し合わせ回路１０とが設けられている。
【００２８】
本実施形態において、クロック信号取り出し回路９は、クロック信号生成回路８で生成されたクロック信号Ｃｌｋとデジタル入力信号Ｉｎがそれぞれ入力されるＡＮＤ回路で構成されている。また、クロックパルス生成回路７は、ＡＮＤ回路９の出力に基づいてクロック信号ＣｌｋのＬレベルからＨレベルへの状態遷移を検出することによりクロック信号Ｃｌｋに対応するクロックパルスを生成するよう構成されている。また、足し合わせ回路１０は、エッジパルス生成回路６の出力（第１パルス及び第２パルス）とクロックパルス生成回路７の出力（クロックパルス）とがそれぞれ入力されるＯＲ回路で構成されている。
【００２９】
上記構成により、図２に示すように、送信ユニット１がデジタル入力信号Ｉｎにおける第１のレベルＬと第２のレベルＨとの間の遷移（立ち上がり又は立ち下がり）を検出することによりパルスを生成するとともに、デジタル入力信号Ｉｎにおいて第２のレベルＨが保持されている間に検出されたクロック信号Ｃｌｋに基づいてクロックパルスを生成することにより、デジタル入力信号Ｉｎが第２のレベルＨにある間において継続的な複数のパルスを有する送信パルス信号ｄが生成される。そして、このような送信パルス信号ｄが送信ユニット１から絶縁通信ユニット３を介して受信ユニット２に送信される。
【００３０】
受信ユニット２は、送信ユニット１から絶縁通信ユニット３を介して受信した送信パルス信号ｄに基づく受信パルス信号ｅのパルスを復号するデコード回路１３Ａを含んでいる。デコード回路１３Ａは、受信パルス信号ｅのうちの最初のパルスを検出した場合に、第１のレベルＬから第２のレベルＨへ遷移（第１遷移）し、受信パルス信号ｅのうちの最新のパルスを検出してから予め定められた第１時間Ｔｄ１内に次のパルスを検出しなかった場合に、第２のレベルＨから第１のレベルＬへ遷移（第２遷移）するような信号ｆとして復号するよう構成されている。
【００３１】
より詳しくは、デコード回路１３Ａは、受信パルス信号ｅのパルスが入力されると第１時間Ｔｄ１の幅を有するパルスを出力する信号保持回路１９を含んでいる。具体的には、信号保持回路１９には、パルスを検出した場合に第１のレベルＬとは異なる（第１のレベルＬより電圧の高い）第２のレベルＨである出力信号を出力する第１ラッチ回路１４が設けられている。また、信号保持回路１９には、第１ラッチ回路１４の出力信号ｆが第２のレベルＨとなることにより充電が開始され、充電開始から第１時間Ｔｄ１経過後に充電電圧Ｖ１がしきい値電圧Ｖｔｈ１となる第１時間設定回路１５が設けられている。さらに、信号保持回路１９には、第１時間設定回路１５における充電電圧Ｖ１がしきい値電圧Ｖ１を超えた場合に、第１ラッチ回路１４をリセットし、第１ラッチ回路１４の出力信号ｆを第１のレベルＬに遷移させる第１スイッチング回路１６が設けられている。
【００３２】
本実施形態において、第１ラッチ回路１４は、リセット端子Ｒを有するＤフリップフロップ回路が用いられる。Ｄフリップフロップ回路の入力端子Ｄには、Ｈレベルが常時入力され、クロック入力端子Ｃには、絶縁通信ユニット３が接続され、送信ユニット１から送信された送信パルス信号ｄに基づく受信パルス信号ｅのパルスが入力される。出力端子Ｑには、第１時間設定回路１５が接続されている。リセット端子Ｒには、第１スイッチング回路１６が接続されている。本実施形態においては出力端子Ｑから出力される出力信号ｆが受信ユニット２の出力信号Ｏｕｔとなる。
【００３３】
本実施形態において、第１スイッチング回路１６は、ＦＥＴ等のスイッチング素子で構成されている。ＦＥＴの主端子の何れか一方（例えばドレイン端子）には、第１ラッチ回路１４のリセット端子Ｒが接続され、ＦＥＴの主端子の何れか他方（例えばソース端子）は、接地されている。また、ＦＥＴの制御端子（ゲート端子）には、絶縁通信ユニット３が接続され、送信ユニット１からのパルスが入力される。また、第１時間設定回路１５は、一端が第１ラッチ回路１４の出力端子Ｑに接続された抵抗１７と当該抵抗１７に直列に接続されたキャパシタ１８とを備えている。キャパシタ１８の一端は、第１スイッチング回路１６の主端子の一方（第１ラッチ回路１４のリセット端子Ｒ）に接続され、他端は、接地されている。第１時間設定回路１５の充電電圧は、キャパシタ１８の電圧Ｖ１であり、第１ラッチ回路１４のリセット端子の電圧となる。
【００３４】
第１時間設定回路１５において、第１時間Ｔｄ１は、抵抗１７とキャパシタ１８との時定数により設定される。第１時間Ｔｄ１は、送信ユニット１のクロック信号生成回路８で生成されるクロック信号Ｃｌｋの周期より長いように構成される。すなわち、クロック信号生成回路８で生成されるクロック信号Ｃｌｋの周期は、第１時間Ｔｄ１より短いように構成される。具体的には例えば第１時間Ｔｄ１がクロック信号Ｃｌｋの周期の２倍以上の長さを有する（すなわち第１時間Ｔｄ１の間にクロック信号Ｃｌｋに対応するパルスが少なくとも１以上生じ得る）ようにクロック信号Ｃｌｋ又は第１時間設定回路１５の時定数が設定される。ここで、キャパシタ１８を第１時間Ｔｄ１だけ充電したときの充電電圧Ｖ１が第１ラッチ回路１４のリセット端子Ｒの電圧レベルがＬレベルからＨレベルへと遷移する電圧Ｖｔｈ１となるように、抵抗１７とキャパシタ１８との時定数が設定されている。
【００３５】
なお、受信ユニット２が受信した受信パルス信号ｅのうちの最初のパルスとは、デジタル入力信号Ｉｎにおける第１のレベルＬから第２のレベルＨへの第１遷移（立ち上がり）に対応する第１パルス（言い換えると、デジタル入力信号Ｉｎの周期毎に生成される送信パルス信号ｄの最初のパルス）を意味するものであり、受信パルス信号ｅのうちの最新のパルスとは、デコード回路１３Ａで検出される受信パルス信号ｅの各パルスを意味する。
【００３６】
このような構成において、受信ユニット２は、受信パルス信号ｅのパルスが検出されてから第１時間Ｔｄ１内に次のパルスが検出されるか否かに応じて、デジタル入力信号Ｉｎにおいて第２のレベルＨが継続しているか否かを判別する。すなわち、最新のパルスを検出してから第１時間Ｔｄ１内に次のパルスが検出される間は第２のレベルＨが保持されるようにデジタル入力信号Ｉｎに対応するパルスが出力信号Ｏｕｔとして復号される。
【００３７】
より詳しく説明すると、送信ユニット１から送信パルス信号ｄが送信されることにより、受信ユニット２が当該送信パルス信号ｄに基づく受信パルス信号ｅを受信する。受信ユニット２が受信パルス信号ｅの最初のパルスを検出すると、第１スイッチング回路１６がＯＮされることにより、第１ラッチ回路１４のリセット端子Ｒが接地されてＬレベルとなり、リセットが解除されるとともに、第１ラッチ回路１４のクロック入力端子Ｃに第２のレベルＨが入力されるため、第１ラッチ回路１４の出力端子Ｑは、第２のレベルＨを出力する（すなわち、第１遷移が復号される）。第１ラッチ回路１４の出力端子ＱがＨレベルとなることにより、第１時間設定回路１５のキャパシタ１８への充電が開始される。
【００３８】
キャパシタ１８への充電開始後、第１時間Ｔｄ１が経過するまでに新たなパルスを受信ユニット２が受信した場合、再び第１スイッチング回路１６がＯＮされるため、第１ラッチ回路１４の出力端子ＱがＨレベルを保持した状態で第１時間設定回路１５のキャパシタ１８が放電され、充電時間がリセットされる（充電電圧Ｖ１が接地電圧となる）。一方、充電開始後、第１時間Ｔｄ１が経過するまでに新たなパルスを受信ユニット２が受信しなかった場合、第１時間設定回路１５の充電電圧Ｖ１がしきい値電圧Ｖｔｈ１となる。このとき、第１ラッチ回路１４のリセット端子の電圧レベルがＨレベルとなるため、第１ラッチ回路１４がリセットされ、第１ラッチ回路１４の出力端子Ｑが第１のレベルＬを出力する（すなわち、第２遷移が復号される）。
【００３９】
このような構成を有することにより、パルス間隔が第１時間Ｔｄ１内となる継続したパルスを受信ユニット２が検出し続けている限り、その期間の幅を有する信号ｆ（すなわち、出力信号Ｏｕｔ）が得られる。従って、仮に受信ユニット２で検出される送信パルス信号ｄに基づく受信パルス信号ｅにパルスの欠けが生じても、デジタル入力信号Ｉｎにおける第２のレベルＨを容易且つ高精度に復号化することができる。
【００４０】
例えば、図２に示されるように、受信ユニット２が受信した受信パルス信号ｅにおいて、パルスの欠け（図２において破線で囲まれた部分）が生じた場合であっても、第１時間Ｔｄ１以内にその次のパルスが検出できれば、第１ラッチ回路１４の出力端子Ｑは第２のレベルＨが保持される。従って、誤りを生じることなく復号化することができる。これにより、伝送エラーによりシステムが故障することを防止することができ、システムの安全性を高めることができる。
【００４１】
なお、デジタル入力信号Ｉｎに対して復号された出力信号Ｏｕｔは、第２のレベルＨが第１時間Ｔｄ１だけ長い信号となるが、受信ユニット２に接続される装置（例えば駆動装置等）におけるスイッチング回路等の出力信号Ｏｕｔに基づく切り替えタイミングに第１時間Ｔｄ１分の時間的なマージンを設けることにより適正な制御を行うことができる。
【００４２】
以上のように、仮に送信された送信パルス信号ｄのうちいずれかのパルスが外乱等の影響により受信ユニット２で検出されなかったり、送信されたパルス信号には存在しないパルスが受信ユニット２で検出されたりしても、受信ユニット２において複合されるべきデジタル入力信号Ｉｎが何れのレベルにあるのかを容易に判定することができるため、受信ユニット２においてデジタル入力信号Ｉｎを出力信号Ｏｕｔとして高精度に復号することができる。従って、簡単な構成で、高精度な絶縁通信を行うことができる。
【００４３】
＜第２実施形態＞
続いて、本発明の第２実施形態における絶縁通信システムについて説明する。図３は本発明の第２実施形態における絶縁通信システムの概略構成を示す回路図である。また、図４は図３に示される絶縁通信システムの各部における信号波形を示すグラフである。本実施形態において第１実施形態と同様の構成については同じ符号を付し、説明を省略する。
【００４４】
図３及び図４に示されるように、本実施形態における絶縁通信システムが第１実施形態と異なる点は、受信ユニット２が、受信した受信パルス信号ｅを、受信パルス信号ｅのうちの最初のパルスを検出したときから予め定められた第２時間Ｔｄ２後に第１のレベルＬから第２のレベルＨへ遷移（第１遷移）するような信号として復号するよう構成されることである。
【００４５】
具体的には、図３に示されるように、デコード回路１３Ｂが、信号保持回路１９に加えて、信号保持回路１９の出力信号ｆの第１のレベルＬから第２のレベルＨへの遷移を第２時間Ｔｄ２だけ遅延させる第１遷移遅延回路２０を含んでいる。第１遷移遅延回路２０には、信号保持回路１９の出力信号が第２のレベルとなることにより充電が開始され、充電開始から第２時間Ｔｄ２経過後に充電電圧Ｖ２がしきい値電圧Ｖｔｈ２となる第２時間設定回路２１が設けられている。また、第１遷移遅延回路２０には、第２時間設定回路２１における充電電圧Ｖ２がしきい値電圧Ｖ２を超えた場合に、第１のレベルＬとは異なる（第１のレベルＬより電圧の高い）第２のレベルＨである出力信号ｇを出力する第２ラッチ回路２２が設けられている。さらに、第１遷移遅延回路２０には、第２ラッチ回路２２の出力信号ｇ及び第１ラッチ回路１４の出力信号ｆがともに第２のレベルＨのときにのみ出力信号Ｏｕｔを第２のレベルＨとする出力回路２３と、出力信号Ｏｕｔが第２のレベルＨとなることにより第２時間設定回路２１を放電させる第２スイッチング回路２４と、第１ラッチ回路１４の出力信号ｆが第１のレベルＬとなることにより第２ラッチ回路２２をリセットし、第２ラッチ回路２２の出力信号ｇを第１のレベルＬに遷移させるリセット回路２５とが設けられている。
【００４６】
本実施形態において、第２時間設定回路２１は、一端が第１ラッチ回路１４の出力端子Ｑに接続された抵抗２６と一端が当該抵抗２６に直列に接続されたキャパシタ２７とを備えている。キャパシタ２７の他端は、接地されている。
【００４７】
本実施形態において、第２ラッチ回路２２は、リセット端子Ｒを有するＤフリップフロップ回路が用いられる。Ｄフリップフロップ回路の入力端子Ｄには、Ｈレベルが常時入力され、クロック入力端子Ｃには、第２時間設定回路２１のキャパシタ２７の一端が接続される。出力端子Ｑは、出力回路２３の入力に接続されている。リセット端子Ｒには、リセット回路２５が接続されている。第２時間設定回路２１の充電電圧Ｖ２は、キャパシタ２７の電圧Ｖ２であり、第２ラッチ回路２２のクロック入力端子Ｃの電圧となる。
【００４８】
また、出力回路２３は、第１ラッチ回路１４の出力信号ｆと第２ラッチ回路２２の出力信号ｇとがそれぞれ入力されるＡＮＤ回路で構成され、その出力が受信ユニット２の出力信号Ｏｕｔとなる。また、リセット回路２５は、第１ラッチ回路１４の出力信号ｆを反転させるインバータであり、出力が第２ラッチ回路２２のリセット端子Ｒに入力される。
【００４９】
また、第２スイッチング回路２４は、ＦＥＴ等のスイッチング素子で構成されている。ＦＥＴの主端子の何れか一方（例えばドレイン端子）には、第２時間設定回路２１のキャパシタ２７の一端（第２ラッチ回路２２のクロック入力端子Ｃ）が接続され、ＦＥＴの主端子の何れか他方（例えばソース端子）は、接地されている。また、ＦＥＴの制御端子（ゲート端子）は、出力回路２３の出力側に接続され、出力信号Ｏｕｔが入力される。
【００５０】
第２時間設定回路２１において、第２時間Ｔｄ２は、抵抗２６とキャパシタ２７との時定数により設定される。ここで、キャパシタ２７を第２時間Ｔｄ２だけ充電したときの充電電圧Ｖ２が第２ラッチ回路２２のクロック入力端子Ｃの電圧レベルがＬレベルからＨレベルへと遷移する電圧Ｖｔｈ２となるように、抵抗２６とキャパシタ２７との時定数が設定されている。
【００５１】
このような構成において、送信ユニット１から送信パルス信号ｄが送信されることにより、受信ユニット２が当該送信パルスｄに基づく受信パルス信号ｅを受信する。受信ユニット２が受信した受信パルス信号ｅの最初のパルスを検出すると、第１実施形態と同様に、第１ラッチ回路１４の出力端子Ｑは、第２のレベルＨを出力する。第１ラッチ回路１４の出力端子ＱがＨレベルとなることにより、第１時間設定回路１５のキャパシタ１８への充電が開始されるとともに、第２時間設定回路２１のキャパシタ２７への充電も開始される。また、リセット回路２５により第２ラッチ回路２２のリセット端子Ｒの電圧レベルがＬレベルとなるため、第２ラッチ回路２２のリセットが解除され、第２ラッチ回路２２がクロック入力端子Ｃの入力待ち状態となる。このとき、第２ラッチ回路２２の出力端子Ｑからの出力信号ｇは第１のレベルＬであるため、第１ラッチ回路１４の出力端子Ｑからの出力信号ｆが第２のレベルＨとなっても出力回路２３の出力は第１のレベルＬを保持する。
【００５２】
キャパシタ２７への充電開始後、第２時間Ｔｄ２が経過すると、第２時間設定回路２１の充電電圧Ｖ２がしきい値電圧Ｖｔｈ２となり、第２ラッチ回路２２のクロック入力端子ＣがＨレベルとなる。これにより、第２ラッチ回路２２の出力端子Ｑの出力信号ｇが第２のレベルＨとなる（出力回路２３に入力される信号が両方とも第２のレベルＨとなる）ため、出力回路２３の出力信号Ｏｕｔも第２のレベルＨとなる（すなわち第１遷移が復号される）。このとき、第２スイッチング回路２４がＯＮされるため、第２時間設定回路２１のキャパシタ２７が放電され、充電時間がリセットされる（充電電圧Ｖ２が接地電圧となる）。
【００５３】
その後、第１実施形態と同様に、第１ラッチ回路の出力端子Ｑが第２のレベルＨから第１のレベルＬへ遷移すると、出力回路２３の出力信号Ｏｕｔも第１のレベルＬへ遷移（第２遷移）する。このとき、第２リセット回路２５により第２ラッチ回路２２のリセット端子ＲがＨレベルとなるため、第２リセット回路２５がリセットされ、第２ラッチ回路２２の出力端子Ｑが第１のレベルＬを出力する。
【００５４】
以上のような構成によれば、図４に示すように、第１のレベルＬから第２のレベルＨへの第１遷移を復号する際に時間の遅延を生じさせることにより、信号保持回路１９において第２のレベルＨから第１のレベルＬへの第２遷移を復号する際に生じる第１時間Ｔｄ１分の信号の遅延によって復号された出力信号Ｏｕｔの第２のレベルＨとなっている期間が絶縁通信前のデジタル入力信号Ｉｎより長くなることを防止することができ、デジタル入力信号Ｉｎを出力信号Ｏｕｔとしてより高精度に復号することができる。
【００５５】
ここで、第２時間Ｔｄ２が第１時間Ｔｄ１と等しい時間となるように、第２時間設定回路２１の抵抗２６及びキャパシタ２７の時定数が設定されてもよい。
【００５６】
この場合、第１時間Ｔｄ１が第２時間Ｔｄ２と等しくなることにより、デジタル入力信号Ｉｎにおいて第２のレベルＨとなっている期間を復号後の出力信号Ｏｕｔにおいても略変化しないようにすることができる。
【００５７】
このように、デジタル入力信号Ｉｎの第１遷移に対して出力信号Ｏｕｔを第２時間Ｔｄ２だけ遅延させて復号させることにより、受信ユニット２に接続される装置（例えば駆動装置等）におけるスイッチング回路等の出力信号Ｏｕｔに基づく切り替えタイミングに設けられた時間的なマージンをより少なくすることができ、より迅速な制御を行うことができる。
【００５８】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。
【００５９】
例えば、複数の上記実施形態における各構成要素を任意に組み合わせることとしてもよい。また、第１のレベルが第２のレベルより高い電圧（すなわち、第１のレベルがＨレベル且つ第２のレベルがＬレベル）としてもよい。さらに、上記実施形態においてはデジタル入力信号Ｉｎの第１のレベルＬが出力信号Ｏｕｔの第１のレベルＬに対応し、デジタル入力信号Ｉｎの第２のレベルＨが出力信号Ｏｕｔの第２のレベルＨに対応して復号される構成について説明したが、デジタル入力信号Ｉｎの第１のレベルＬに出力信号Ｏｕｔの第２のレベルＨが対応し、デジタル入力信号Ｉｎの第２のレベルＨに出力信号Ｏｕｔの第１のレベルＬが対応して復号されるように各回路が構成されてもよい。
【産業上の利用可能性】
【００６０】
本発明の絶縁通信システム、送信ユニット及び受信ユニットは、簡単な構成で、高精度な絶縁通信を行うために有用である。
【符号の説明】
【００６１】
１  送信ユニット
２  受信ユニット
３  絶縁通信ユニット
４  エンコード回路
５  送信パルス信号生成回路
６  エッジパルス生成回路
７  クロックパルス生成回路
８  クロック信号生成回路
９  クロック信号取り出し回路
１０  足し合わせ回路
１１  絶縁通信ユニットの送信部
１２  絶縁通信ユニットの受信部
１３Ａ，１３Ｂ  デコード回路
１４  第１ラッチ回路
１５  第１時間設定回路
１６  第１スイッチング回路
１７  第１時間設定回路の抵抗
１８  第１時間設定回路のキャパシタ
１９  信号保持回路
２０  第１遷移遅延回路
２１  第２時間設定回路
２２  第２ラッチ回路
２３  出力回路
２４  第２スイッチング回路
２５  リセット回路
２６  第２時間設定回路の抵抗
２７  第２時間設定回路のキャパシタ
Ｃｌｋ  クロック信号
Ｉｎ  デジタル入力信号
Ｏｕｔ  出力信号
Ｔｄ１  第１時間
Ｔｄ２  第２時間
【図１】
0005566153.tif 000002
【図２】
0005566153.tif 000003
【図３】
0005566153.tif 000004
【図４】
0005566153.tif 000005