(57)【特許請求の範囲】
【請求項１】
ティアツーティア結合を検出するための積層集積回路(IC)デバイスであって、
第1のティアツーティアコネクタを有する第1の半導体ティアと、
前記第1のティアツーティアコネクタに電気的に結合するように構成された第2のティアツーティアコネクタと前記第2のティアツーティアコネクタに電気的に結合されたティアツーティア検出回路とを有する第2の半導体ティアと、
を含み、
前記ティアツーティア検出回路が、前記第1の半導体ティアと前記第2の半導体ティアとの間の電気的結合を示す出力信号を生成し、
前記ティアツーティア検出回路が、前記出力信号を捕捉し、記憶するためのサンプリング回路をさらに含み、
前記サンプリング回路が、
前記ティアツーティア検出回路を通る電流の流れを制御するトランジスタと、
前記トランジスタが電源投入したときに前記出力信号を捕捉し、前記トランジスタが電源切断したときに前記出力信号を記憶するラッチと、
を含むことを特徴とする積層集積回路(IC)デバイス。
【請求項２】
ティアツーティア結合を検出するための積層集積回路(IC)デバイスであって、
第1のティアツーティアコネクタを有する第1の半導体ティアと、
前記第1のティアツーティアコネクタに電気的に結合するように構成された第2のティアツーティアコネクタと前記第2のティアツーティアコネクタに電気的に結合されたティアツーティア検出回路とを有する第2の半導体ティアと、
を含み、
前記ティアツーティア検出回路が、前記第1の半導体ティアと前記第2の半導体ティアとの間の電気的結合を示す出力信号を生成し、
前記ティアツーティア検出回路が、
第1のトランジスタと、
前記第2のティアツーティアコネクタと第1の供給電圧と前記第1のトランジスタとに電気的に結合された第2のトランジスタと、
をさらに含み、
前記第1のトランジスタが、前記第1の供給電圧から前記第2のティアツーティアコネクタへの電気経路を与えるために前記第2のトランジスタを連続的に電源投入することを特徴とする特徴とする積層集積回路(IC)デバイス。
【請求項３】
前記ティアツーティア検出回路が、前記第1のティアツーティアコネクタおよび前記第2のティアツーティアコネクタよりも実質的に高い抵抗値を有することを特徴とする請求項1に記載の積層ICデバイス。
【請求項４】
前記第1のトランジスタが、第2の供給電圧に電気的に結合されたソースノードを有するPMOSトランジスタであることを特徴とする請求項２に記載の積層ICデバイス。
【請求項５】
前記第1のトランジスタが、ダイオードとして動作するように構成され、
前記第1のトランジスタのドレインノードが、前記第1のトランジスタのゲートノードに結合されることを特徴とする請求項２に記載の積層ICデバイス。
【請求項６】
前記第2のトランジスタが、NMOSトランジスタであることを特徴とする請求項２に記載の積層ICデバイス。
【請求項７】
前記第1の供給電圧が、実質的に接地であることを特徴とする請求項２に記載の積層ICデバイス。
【請求項８】
請求項１から７のいずれか一項の積層集積回路(IC)デバイス中のティアツーティア結合を検出する検出回路を動作させるプロセスであって、
前記積層ICデバイスの2つのティアを結合するステップと、
前記ティアのうちの少なくとも1つ中に含まれる検出回路をアクティブにするステップと、
前記結合に関する情報を搬送する出力信号を受信するステップと、
を含むことを特徴とするプロセス。
【請求項９】
請求項１から７のいずれか一項の積層集積回路(IC)デバイスを製造する方法であって、
第1のティアツーティアコネクタをもつ第1の半導体ティアを作製するステップと、
前記第1のティアツーティアコネクタに結合するように構成された第2のティアツーティアコネクタをもつ第2の半導体ティアを作製するステップと、
前記第1の半導体ティアが前記第2の半導体ティアと電気的に結合しているかどうかを示す出力信号を生成する検出回路を、前記ティアのうちの少なくとも1つ内に作製するステップと、
を含むことを特徴とする方法。
【請求項１０】
前記検出回路を作製するステップが、前記出力信号を周期的に記憶するサンプリング回路を作製するステップをさらに含むことを特徴とする請求項９に記載の方法。
【請求項１１】
前記検出回路を作製するステップが、能動構成要素を作製するステップをさらに含むことを特徴とする請求項９に記載の方法。
【請求項１２】
前記検出回路を作製するステップが、受動回路要素を作製するステップをさらに含むことを特徴とする請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に3次元半導体技術に関する。より詳細には、本開示は、積層集積回路(IC)デバイス中のティアツーティア結合を検出するための回路に関する。
【背景技術】
【０００２】
半導体積層の特徴は、2つ以上の積層ティア上の完全な回路の構成である。そのような積層ICデバイスは、完全な回路を作成するために互いに積層された別々のダイを含み、少なくとも1つのダイはティアの一部であり、ティアに対応する。そのような積層ICデバイスが適切に機能するために、ティアが電気的に結合されていることを検出することが望ましい。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従来、3次元スタック中のティア間の電気的結合の検証は、回路に入力信号を適用し、得られた出力信号を観測することなど、外部のソフトウェアベースのプロダクションテストを使用して積層ICデバイスをテストすることによって行われてきた。しかしながら、外部テスト信号を使用せずにティア間の結合をテストすることが望ましい。
【０００４】
したがって、ソフトウェアベースの入力シーケンシングおよび追加の入力テスト信号とは無関係である、半導体ティア間の結合を識別するための技法を開発することが望ましい。
【課題を解決するための手段】
【０００５】
本発明の様々な実施形態は、積層ICデバイスの個々の半導体ティアが電気的に互いに結合されているかどうかを示す出力信号を生成する検出回路をもつ積層ICデバイスを含む。
【０００６】
本開示は、ティアツーティア結合を検出するための積層ICデバイスを含む。一実施形態では、第1の半導体ティアは第1のティアツーティアコネクタを有する。第2の半導体ティアは、第1のティアツーティアコネクタに電気的に結合するように構成された第2のティアツーティアコネクタを有する。ティアツーティア検出回路が第2のティアツーティアコネクタに電気的に結合する。ティアツーティア検出回路は、第1の半導体ティアと第2の半導体ティアとの間の電気的結合を示す出力信号を生成する。
【０００７】
別の実施形態では、積層ICデバイスは、接合された半導体ティアを検出する回路を有する。回路は、第1の半導体ティアと第2の半導体ティアとの間にティアツーティア結合が存在するかどうかを検出するための手段を含む。検出手段は、半導体ティアのうちの少なくとも1つ内に配設される。
【０００８】
さらに別の実施形態では、本開示は、積層ICデバイス中のティアツーティア結合を検出する検出回路を動作させるプロセスを含む。プロセスは、第1の半導体ティアと第2の半導体ティアとを電源投入するステップで開始する。次いで、第1の半導体ティアが第2の半導体ティアに電気的に結合されているかどうかを判断する。プロセスは、ティアが電気的に結合されていないとき、非接合状態を示す出力信号を生成するステップを含む。代替的に、ティアが電気的に結合されているときは、接合状態を示す出力信号を生成する。
【０００９】
さらに別の実施形態では、本開示は、ティアツーティア結合を検出する回路を有する積層ICデバイスを製造する方法を含む。本方法は、第1のティアツーティアコネクタをもつ第1の半導体ティアを作製するステップで開始する。第2の半導体ティアは、第1のティアツーティアコネクタに結合するように構成された第2のティアツーティアコネクタを用いて作製される。さらに、第1の半導体ティアが第2の半導体ティアと電気的に結合しているかどうかを示す出力信号を生成する検出回路が、ティアのうちの少なくとも1つ内に作製される。
【００１０】
上記では、以下の発明を実施するための形態がより良く理解できるように、本開示の特徴および技術的利点についてやや広く概説した。本開示の特許請求の範囲の主題を形成する追加の特徴および利点については、以下で説明する。開示される概念および特定の実施形態は、本開示の同じ目的を実行するための他の構造を変更または設計するための基礎として容易に利用できることを、当業者は諒解されたい。また、そのような等価な構成は、添付の特許請求の範囲に記載の本開示の技術から逸脱しないことを、当業者は了解されたい。さらなる目的および利点とともに、本開示の編成と動作の方法の両方に関して、本開示を特徴づけると考えられる新規の特徴は、添付の図に関連して以下の説明を検討するとより良く理解されよう。ただし、図の各々は、例示および説明のみの目的で提供され、本開示の範囲の限界を定めるものではないことを明白に理解されたい。
【００１１】
本開示のより完全な理解のために、次に添付の図面とともに行う以下の説明を参照する。
【図面の簡単な説明】
【００１２】
【図１】検出回路をもつ例示的な積層ICデバイスの図である。
【図２】能動回路要素を組み込んだ検出回路を有する積層ICデバイスの概略図である。
【図３Ａ】サンプリング回路を含む例示的な検出回路を有する積層ICデバイスの概略図である。
【図３Ｂ】サンプリング回路を含む別の例示的な検出回路を有する積層ICデバイスの概略図である。
【図３Ｃ】サンプリング回路を含むさらに別の例示的な検出回路を有する積層ICデバイスの概略図である。
【図４】受動回路要素を使用した例示的な検出回路を有する積層ICデバイスの概略図である。
【図５】検出回路をもつ積層ICデバイスを使用した例示的なワイヤレス通信システムの図である。
【図６】積層ICデバイス中のティアツーティア結合を検出する検出回路を作製するためのプロセスの例示的な流れ図である。
【図７】積層ICデバイス中のティアツーティア結合を検出する検出回路を動作させるためのプロセスの例示的な流れ図である。
【発明を実施するための形態】
【００１３】
図1は、ティアツーティア検出回路をもつ例示的な積層ICデバイス100の図である。積層ICデバイス100は、ティアツーティアコネクタ104をもつ第1の半導体ティア102と、ティアツーティアコネクタ112をもつ第2の半導体ティア110とを含む。半導体ティア102、110が接合されているかどうかを検出するために、半導体ティア102はティアツーティア検出回路106を有する。簡単のために本明細書では図示していないが、いくつかの実施形態では、第2の半導体ティア110は、ティアツーティア検出回路106に加えて、またはその代わりに、ティアツーティア検出回路を有する。
【００１４】
ティアツーティア検出回路106は、半導体ティア102、110間のティアツーティア結合を検出するためにティアツーティアコネクタ104に電気的に結合される。出力信号線108上の信号は、ティアツーティア結合が存在するかどうかを示す。一実施形態では、出力信号線108上の信号は、接合状態に基づいて半導体ティア102の再構成を制御するために半導体ティア102上で広域的にルーティングされる。
【００１５】
この特定の例では、ティアツーティア検出回路106は、ティアツーティアコネクタ104、112よりも高い抵抗率を有するように構成される。したがって、ティアツーティア検出回路106は比較的小さい電流を引き出す。出力信号線108は、半導体ティア102、110間に結合がないときに非接合状態を示す出力信号を生成するために、高抵抗経路(図示せず)を介して供給ノード(図示せず)に結合される。対照的に、ティアツーティア結合が存在するとき、第2の半導体ティア110からの電流が供給ノードからの信号をオーバードライブし、したがって出力信号線108上の信号は適切な接合状態を示す。言い換えれば、ティアツーティア結合がティアツーティア検出回路106によって検出されると、ティアツーティア検出回路106は、接合状態を示すために、出力信号線108上の信号の電圧を非接合状態に対して反転する。
【００１６】
一実施形態では、出力信号は、半導体ティア102、110が接合されていないときの非接合状態を論理「0」で示す。出力信号は、非接合状態を示すために論理値「1」を有することも可能である。
【００１７】
図2に、能動回路要素を使用したティアツーティア検出回路201をもつ積層ICデバイス200を示す。この特定の例では、能動回路要素は、負チャネル金属酸化物半導体(「NMOS」)トランジスタおよび正チャネル金属酸化物半導体(「PMOS」)トランジスタなどの電界効果トランジスタを含む。
【００１８】
一実施形態では、供給ノード212は接地レベルにあり、供給ノード210、224は別の電圧レベルにある。この例では、供給ノード210、224の電圧は互いに同じ電位にある。半導体ティア202、220の供給ノード210、224がオンになると、ティアツーティア検出回路201がオンになる。供給ノード210からの電圧がランプアップし、ダイオード構成にあるPMOSトランジスタ204がオンになる。代替的に、外部信号(図示せず)がPMOSトランジスタ204を電源投入することができる。たとえば、外部信号が、NMOSトランジスタ206のしきい値電圧を超える電圧をそのゲートノードに印加すると、NMOSトランジスタ206が電源投入する。NMOSトランジスタ206は弱いデバイスとして構成され、したがって大量の電流を引き出さない。PMOSトランジスタ204はダイオード構成にあるので、PMOSトランジスタ204はNMOSトランジスタ206を断続的に電源投入する。NMOSトランジスタがオンであることの結果として、出力信号は、供給ノード212への電流経路を介して接地に放電される。出力信号線108上に蓄積された容量性電荷は、この時点で放電される。
【００１９】
半導体ティア202、220が(ティアツーティアコネクタ208、222を介して)接合しているとき、半導体ティア220から半導体ティア202への強い電力供給がある。いくつかの例では、NMOSトランジスタ206はティアツーティアコネクタ208、222よりもはるかに抵抗率が高く(たとえば100倍抵抗率が高く)、したがってNMOSトランジスタが出力信号に及ぼす影響は無視できる。したがって、ティアツーティア接続が生じると、出力信号線108上の出力信号は論理「1」に駆動される。
【００２０】
いずれの場合も、出力信号は半導体ティア202上で広域的にルーティングでき、したがって半導体ティア202は、半導体ティア202、220が接合されているか否かに応じて機能することができる。さらなる態様では、半導体ティア202、220が接合されると、出力信号は両方の半導体ティア202、220上で広域的にルーティングされる。
【００２１】
上記で説明した実施形態では、供給ノード210、224は同時に電源投入するように構成される。別の実施形態では、供給ノード210、224は、異なる時間に電源投入する異なるドメインとして構成され、たとえば、供給ノード210が電源投入されたままである間、供給ノード224はオフにされ得る(すなわち、供給ノード224はそれ自体のドメインを有する)。このとき、供給ノード224を電源切断すると、非接合状態が出現することになる。
【００２２】
さらに別の実施形態では、供給ノード212、224の電圧を逆転させる。すなわち、供給ノード212の電圧が電源(たとえば、VDD)に結合されている間、接地または接地より上(たとえば、VSS)になるように、供給ノード224の電圧を構成することができる。この例では、半導体ティア202、220が接合しているとき、ティアツーティア検出回路201は、出力信号電圧を、ランプアップではなくランプダウンする。この理由は、半導体ティア202、220が非接合状態のままである間、NMOSトランジスタ206がオンであり、供給ノード212において正の電圧への電流経路を与えるとき、出力信号が高電圧になるためである。言い換えれば、非接合状態は出力信号線108上に論理「1」を生じる。この実施形態では、半導体ティア202、220が接合しているとき、出力信号線108上の信号は接地される(すなわち、論理「0」である)。この実施形態では、PMOSトランジスタ204がNMOSトランジスタになり、NMOSトランジスタ206がPMOSトランジスタになるように、能動回路要素が再構成される。
【００２３】
いくつかの実施形態では、積層ICデバイス200および上記で説明した要素は変更でき、与えられた機能、構造、構成、実装形態、または態様に限定されない。
【００２４】
図3Aは、積層ICデバイス300が、サンプリング回路を含む例示的な検出回路を有する、代替実施形態の概略図である。図3Aの能動回路要素のいくつかは、図2に示したそれらの要素と同じ要素であり、詳細には説明しない。供給ノード210、212、224は、図2に関して上記で説明したのと同様の方法で動作するように構成される。
【００２５】
図3Aの実施形態では、PMOSトランジスタ204はNMOSトランジスタ206をオンにする。しかしながら、この実施形態では、供給ノード224から(ティアツーティアコネクタ208、222を介した)供給ノード212への電流経路が常にあるわけではない。したがって、半導体ティア202、220が接合されているとき、積層ICデバイス300の静的電力損失を減少させるために、NMOSトランジスタ206からの電流漏れを低減する。言い換えれば、エネルギーを節約するためにサンプリングされ、次いでオフにされるように、ティアツーティアセンサを設計することができる。
【００２６】
漏れ電流を低減するために、サンプリング回路は既存の回路に電気的に結合される。サンプリング回路は、NMOSトランジスタ206と供給ノード212との間に挿入された別のNMOSトランジスタ312を含む。サンプリング回路はまた、ラッチまたはフリップフロップなどのラッチングデバイス316を含む。別の実施形態では、ラッチングデバイス316は、電力とは無関係に、サンプリングされた出力信号を保持する、不揮発性デバイスを含む。記憶要素316は、クロックまたは書込み信号などの第2の信号に応答して入力を捕捉し、記憶することが可能であるメモリ要素である。
【００２７】
動作中、NMOSトランジスタ312のゲートノードは、所定の時間量の間、NMOSトランジスタ208を周期的に電源投入する外部制御信号、信号Aに電気的に結合される。一実施形態では、外部制御信号、信号Aは、ラッチングデバイス316のクロック入力に結合することによってラッチングデバイス316を制御し、したがってラッチングデバイス316はNMOSトランジスタ312の電源投入シーケンスに同期する。
【００２８】
NMOSトランジスタ312が電源投入されると、NMOSトランジスタ206を通る電流経路は、半導体ティア202、220が接合されていないとき、出力信号が接地に放電することを可能にする。半導体ティア202、220が接合されているとき、半導体ティア220から流れる電流はノード311を充電し、供給ノード212からNMOSトランジスタ206、312を介して生じる電荷シンクは無視でき、したがってノード311における信号はほぼVDDである。ラッチングデバイス316はNMOSトランジスタ312に同期しているので、信号Aに応答してラッチングデバイス316によって接合状態が捕捉され、記憶される。しかしながら、NMOSトランジスタ312が信号Aによって電源投入されないとき、ノード313には電流経路がない。したがって、電力は浪費されない。その上、ラッチングデバイス316は、前に記憶された状態を保持する。
【００２９】
より詳細には、信号Aが高(たとえば、論理「1」)であるとき、NMOSトランジスタ206を通る電流経路があり、ラッチングデバイス316はノード311において信号をラッチする。しかしながら、半導体ティア202、220が接合されているとき、NMOSトランジスタ206を通る漏れ経路があり、電力を浪費する。信号Aが低(たとえば、論理「0」)になったとき、NMOSトランジスタ208は電源切断し(漏れ経路を遮断し)、ラッチングデバイス316は、ノード311に存在する値をラッチする。
【００３０】
状態の変化を捕捉し、記憶することは、能動回路要素から漏れる電力の量を低減し、出力信号をサンプリングするために使用されるエネルギーの量を低減する。したがって、検出回路301からの静的電力損失は少なくなる。
【００３１】
もちろん、ラッチングデバイス316は、ラッチまたはフリップフロップなど、任意の種類の記憶要素とすることができる。ラッチングデバイス316は、電力とは無関係に、ノード311においてサンプリングされた値を保持する、不揮発性デバイスとすることもできる。
【００３２】
図3Bは、サンプリング回路を含む別の例示的な検出回路を有する積層ICデバイス318の概略図である。この実施形態では、外部制御信号、信号Aは、NMOSトランジスタ206のゲートノードに結合される。ラッチングデバイス316のデータ入力は、NMOSトランジスタ206のドレインノードと、ティアツーティアコネクタ208とに結合される。ラッチングデバイス316のクロック入力は、反転した外部制御信号、信号Aを受信する。したがって、外部制御信号、信号Aが低であり、それがクロック入力を高に駆動し、NMOSトランジスタ206を電源切断したとき、ラッチングデバイス316は前に記憶された出力値を更新する。より一般的には、そのタイミングにより、ラッチ316がデータを捕捉するまで、ノード311は状態を保持することになる。
【００３３】
図3Cは、サンプリング回路を含むさらに別の例示的な検出回路を有する積層ICデバイス320の概略図である。この実施形態では、NMOSトランジスタ206はPMOSトランジスタ322と交換される。外部制御信号、信号Aは、PMOSトランジスタ322のゲートノードと、ラッチングデバイス316のクロック入力とに結合される。ラッチングデバイス316のデータ入力は、PMOSトランジスタ322のソースノードと、ティアツーティアコネクタ208とに結合される。
【００３４】
PMOSトランジスタ322は、外部制御信号が低であるときにオンになる。ラッチングデバイス316は、クロック入力が高(すなわち、外部制御信号、信号Aが論理「1」)になり、PMOSトランジスタ204が電源切断すると、前に記憶された出力値を更新する。
【００３５】
別の実施形態(図示せず)では、ティアツーティアセンサはヒューズ(メモリ要素)およびインバータである。2つのティアを互いに接合する前に、ヒューズは、インバータの小さい入力キャパシタンスを充電/放電する。接合され、電源投入されると、ティアツーティア接続は、ヒューズをとばす電流をヒューズ中に生成し、したがって、もはやインバータの入力キャパシタンスを充電/放電することができなくなる。したがって、接合されたティアツーティア接続は、次にインバータの入力キャパシタンスを放電/充電する。言い換えれば、インバータの出力は、(そのままのときの)ヒューズの状態の反対の値である。この実施形態では、センサをバイアスするための電流、ラッチ、およびトランジスタは不要である。
【００３６】
いくつかの実施形態では、積層ICデバイス300、318、320および上記で説明した要素は変更でき、与えられた機能、構造、構成、実装形態、または態様に限定されない。
【００３７】
図4に、抵抗406などの受動回路要素を使用した例示的な検出回路401を有する積層ICデバイス400を示す。図2に示すように、半導体ティア402、420間の接合は、ティアツーティアコネクタ404、422を通る伝導経路を形成する。抵抗406は、半導体ティア402、420間の電気的結合の受動検出を行う。
【００３８】
一実施形態では、供給ノード424の電圧は、供給ノード412の電圧よりも大きくなるように構成される。抵抗406の両端間で検出された電圧は、ティアツーティア結合があるときを示す。抵抗406は、ティアの電気的結合の両端間の抵抗率とは反対に、抵抗率がかなり高くなるように構成できる。言い換えれば、抵抗406の抵抗は、ティアツーティアコネクタ404、422の抵抗よりもはるかに大きい。一例では、抵抗406は1メガオームの抵抗値を有するが、ティアツーティアコネクタ404、422は1/10オームの抵抗を有する。したがって、ティア402、420が結合されているとき、出力信号108の電圧は供給ノード424の電圧と実質的に同じであり、したがって結合を示す。その上、引き出される電力の量は低い。
【００３９】
別の実施形態では、供給ノード412の電圧は、供給ノード424の電圧よりも大きくなるように構成され、半導体ティア402、420間の電気的結合を検出したときに、実質的に0の出力が生じる。いくつかの実施形態では、積層ICデバイス400および上記で説明した要素は変更でき、説明した機能、構造、構成、実装形態、または態様に限定されない。
【００４０】
図5に、検出回路を含む積層ICデバイスを有する集積回路を使用した例示的なワイヤレス通信システム500を示す。説明のために、図5に、3つのリモートユニット520、530、および550と、2つの基地局540とを示す。従来のワイヤレス通信システムは、より多くのリモートユニットと基地局とを有することができることが認識されよう。リモートユニット520、530、および550は、上記で説明した本開示の一実施形態である、検出回路525A、525Bおよび525Cをもつ積層ICデバイスを含む。図5に、基地局540からリモートユニット520、530、および550への順方向リンク信号580と、リモートユニット520、530、および550から基地局540への逆方向リンク信号590とを示す。
【００４１】
図5では、リモートユニット520は携帯電話として示され、リモートユニット530および550はポータブルコンピュータとして示されている。たとえば、リモートユニットは、セルホン、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯情報端末などのポータブルデータユニット、またはメータ読取り装置などの固定位置データユニットとすることができる。図5は、本開示の教示によるリモートユニットを示すが、本開示は、これらの例示的な図示されたユニットに限定されない。本開示は、検出回路をもつ積層ICデバイスを含む任意の電子デバイスにおいて好適に採用できる。
【００４２】
図6は、積層ICデバイス中のティアツーティア結合を検出する検出回路を作製するための方法の例示的な流れ図である。一実施形態では、方法600は、第1のティアツーティアコネクタをもつ第1の半導体ティアを作製するステップ(ブロック602)を含む。次いで、フローは、第1のティアツーティアコネクタが第2のティアツーティアコネクタに接続することができるように、第2のティアツーティアコネクタをもつ第2の半導体ティア110を作製するステップ(ブロック604)に続く。
【００４３】
フローはまた、第1のティアツーティアコネクタに電気的に結合する検出回路であって、第1の半導体ティアが第2の半導体ティアに接続するかどうかを示す検出信号を生成する検出回路を、第1の半導体ティア中に作製するステップ(ブロック606)を含む。特定の実施形態では、フローは、検出信号を捕捉し、記憶するサンプリング回路を検出回路の一部として作製するステップ(ブロック608)を含むことができる。
【００４４】
いくつかの実施形態では、方法600および上記で説明した要素は変更でき、与えられた方法、機能、構成、実装形態、または態様に限定されない。たとえば、ブロック608をなくすことができる。
【００４５】
図7は、積層ICデバイス中のティアツーティア結合を検出する検出回路を動作させるためのプロセスの例示的な流れ図である。一実施形態では、プロセス700は、第1の半導体ティアを電源投入するステップ(S702)で開始する。さらに、ブロックS704において、第2の半導体ティアを電源投入すべきかどうかを判断する(この例では、第2の半導体ティアは別個の電力ドメイン中にある)。
【００４６】
第2の半導体ティアを電源投入する場合は、第1の半導体ティアが第2の半導体ティアに電気的に結合されているかどうかを判断する(S706)。第2の半導体ティアを電源投入しない場合(S704:NO)、またはティアが電気的に結合されていない場合(S706:NO)は、ティア間の非接合状態を示す出力信号を生成する(S708)。ブロックS706において、ティアが電気的に結合されていると判断された場合、ティア間の接合状態を示す出力信号を生成する(S710)。
【００４７】
次いで、出力信号をサンプリングする時間であるかどうかを判断する(S712)。出力信号をサンプリングする場合は、出力信号の値を更新する(S714)。出力信号をサンプリングしない場合は、出力信号の値を保持する(S716)。いくつかの実施形態では、プロセス700および上記で説明した要素は変更でき、与えられた方法、機能、構成、実装形態、または態様に限定されない。たとえば、ブロックS712〜S716をなくすことができる。
【００４８】
他の実施形態では、プロセス700は、2つのティアを結合するステップと、2つのティアのうちの1つの中に含まれる検出回路をアクティブにするステップと、結合に関する情報を搬送する出力信号を受信するステップとを含むように簡約できる。
【００４９】
本開示は、積層ICデバイス中のティアツーティア接続を検出する回路の複数の実施形態を与える。一実施形態では、電力消費量を低減するために接合状態がラッチされる。
【００５０】
本明細書に記載する結合は、信号を1つの位置から第2の位置に直接または間接的に送信するために利用可能などんな方法をも指す。信号は、結合点間で変更されず、処理されない。これは、電気的方法、光学的方法、または他の方法を含むことができる。
【００５１】
特定の回路を記載したが、本開示を実施するために、開示した回路のすべてが必要とされるわけではないことを、当業者は諒解されよう。その上、本開示に集中するために、いくつかのよく知られている回路については説明していない。同様に、本明細書ではいくつかの箇所で論理「0」および論理「1」に言及したが、本開示の動作に影響を及ぼすことなしに、論理値を切り替え、それに応じて回路の残りの部分を調整することができることを、当業者は諒解する。
【００５２】
本開示およびその利点について詳細に説明したが、添付の特許請求の範囲によって規定される本開示の技術から逸脱することなく様々な変更、置換および改変を本明細書で行うことができることを理解されたい。さらに、本出願の範囲は、本明細書で説明するプロセス、機械、製造、組成物、手段、方法およびステップの特定の実施形態に限定されるものではない。当業者が本開示から容易に諒解するように、ほぼ同じ機能を実行するか、または本明細書で説明する対応する実施形態とほぼ同じ結果を達成する、現在存在する、または後に開発される、プロセス、機械、製造、組成物、手段、方法またはステップは本開示に従って利用できる。したがって、添付の特許請求の範囲は、それらの範囲内にそのようなプロセス、機械、製造、組成物、手段、方法、またはステップを含むものとする。
【符号の説明】
【００５３】
100、200、300、400  積層ICデバイス
102、110、202、220、402、420  半導体ティア
104、112、208、222、404、422  ティアツーティアコネクタ
106、201、ティアツーティア検出回路
108  出力信号線
204、322  PMOSトランジスタ
206、312  NMOSトランジスタ
210、212、224、412、424  供給ノード
301、401、525A、525B、525C  検出回路
311、313  ノード
316  ラッチングデバイス
316  記憶要素
318、320  積層ICデバイス
406  抵抗
500  ワイヤレス通信システム
520  リモートユニット
530、550  リモートユニット
540  基地局
580  順方向リンク信号
590  逆方向リンク信号
【図１】
0005504283.tif 000002
【図２】
0005504283.tif 000003
【図３Ａ】
0005504283.tif 000004
【図３Ｂ】
0005504283.tif 000005
【図３Ｃ】
0005504283.tif 000006
【図４】
0005504283.tif 000007
【図５】
0005504283.tif 000008
【図６】
0005504283.tif 000009
【図７】
0005504283.tif 000010