(57)【特許請求の範囲】
【請求項１】
ＲＦ信号のノイズを除去するローノイズアンプと、前記ローノイズアンプから出力された前記ＲＦ信号を電圧−電流変換するＧＭ回路と、前記ＧＭ回路から出力された前記ＲＦ信号をダウンコンバートしてＩ信号及びＱ信号を出力する１組のパッシブミキサと、前記パッシブミキサから出力された前記Ｉ信号及びＱ信号を電流−電圧変換する２つのトランスインピーダンスアンプと、を備えるデモジュレータ回路であって、
前記ＧＭ回路が、
前記Ｉ信号を出力する側の前記パッシブミキサに対応する一方のＧＭ回路と、
前記Ｑ信号を出力する側の前記パッシブミキサに対応する他方のＧＭ回路と、を備え、
前記一方及び他方のＧＭ回路は、前記ＲＦ信号をそれぞれ入力し、前記ＲＦ信号を電圧−電流変換した信号を前記パッシブミキサのＩ側とＱ側とに出力し、
前記一方及び他方のＧＭ回路のそれぞれは、
ゲートが前記ローノイズアンプの出力側と接続され、ソースが接地されたトランジスタからなり、前記ＲＦ信号を電圧−電流変換するＧＭ段と、
ゲートがバイアスされ、ソースが前記ＧＭ段のトランジスタのドレインに接続されたトランジスタからなり、前記ＧＭ段の出力インピーダンスを下げるカスコード段と、
ゲートがバイアスされ、ソースが前記カスコード段のトランジスタのドレイン及び前記パッシブミキサの入力側に接続され、ドレインが電源に接続されたトランジスタからなり、一定の電流を出力する電流源と、を備え、
前記一方及び他方のＧＭ回路の前記カスコード段のトランジスタのゲートは同じレベルで各々バイアスされ、前記一方及び他方のＧＭ回路の前記電流源のトランジスタのゲートは同じレベルで各々バイアスされることを特徴とするデモジュレータ回路。
【請求項２】
２つの前記ＧＭ回路は、
前記ＲＦ信号を電圧−電流変換する際の電圧−電流変換係数が、同じ値であることを特徴とする請求項１に記載のデモジュレータ回路。
【請求項３】
前記パッシブミキサは、
２つの前記ＧＭ回路から出力された２つの信号のうちの一方の信号が入力される１対のトランジスタからなる第１のトランジスタ群と、
前記２つの信号のうちの他方の信号が入力される１対のトランジスタからなる第２のトランジスタ群と、
を有することを特徴とする請求項１又は２に記載のデモジュレータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デモジュレータ回路に関し、特にＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号を扱うデモジュレータ回路に関する。
【背景技術】
【０００２】
昨今、ＲＦ信号を扱うデモジュレータ回路には、高い線形性が要求されることから、ＬＮＡ（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ、ローノイズアンプ）、ＧＭ回路、パッシブミキサ、及びＴＩＡ（Ｔｒａｎｓｉｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ、トランスインピーダンスアンプ）からなる回路構成をとることが主流である。
まず、図３を参照して、非特許文献１〜３の従来の一般的なデモジュレータ回路１００の回路構成を説明する。
図３に示すデモジュレータ回路１００は、ＬＮＡ１０１、ＧＭ回路１０２、パッシブミキサ１０３及びＴＩＡ１０４，１０５を備えて構成される。
【０００３】
ＬＮＡ１０１は、ＲＦ信号を入力信号として受けて、ＲＦ信号を増幅する初段のアンプとなる。ＧＭ回路１０２は、ＬＮＡ１０１の出力側に接続され、ＬＮＡ１００からの出力であるＲＦ出力電圧信号をＲＦ出力電流信号に変換して出力する段となる。パッシブミキサ１０３は、ＧＭ回路１０２の出力側に接続され、ＧＭ回路１０２の上段のＩ（実部）側と、下段のＱ（虚部）側との各々で、ＲＦ出力電流信号をダウンコンバートする。ＴＩＡ１０４は、パッシブミキサ１０３のＩ側の出力側に接続され、パッシブミキサ１０３でダウンコンバートされた電流信号を電圧信号に変換し、出力信号としてＩ信号を出力する。ＴＩＡ１０５は、パッシブミキサ１０３のＱ側の出力側に接続され、パッシブミキサ１０３でダウンコンバートされた電流信号を電圧信号に変換し、出力信号としてＱ信号を出力する。
【０００４】
上記のパッシブミキサ１０３は、トランジスタ１０３ａ，１０３ｂからなるＩ側のトランジスタ対と、トランジスタ１０３ｃ，１０３ｄからなるＱ側のトランジスタ対とからなる。そして、各トランジスタ１０３ａ〜１０３ｄのゲートにはローカル信号ＬＯIP，ＬＯIN，ＬＯQP，ＬＯQNが供給され、各トランジスタ１０３ａ〜１０３ｄは所定のスイッチング周波数（ＬＯ周波数）でスイッチングされる。さらに、各トランジスタ１０３ａ〜１０３ｄの閾値を所定の値にする、いわゆる、パッシブミキサ１０３のトリミングを実施してデモジュレータ回路の線形性を向上することができる。
【０００５】
次に、図３に示した従来のデモジュレータ回路１００の動作を説明する。
デモジュレータ回路１００に入力されたＲＦ信号は、まずＬＮＡ１０１にて増幅されて、ＧＭ回路１０２に入力される。ＧＭ回路１０２に入力された信号は、電圧−電流変換係数ｇｍにより電圧−電流変換を受けて出力され、パッシブミキサ１０３にＩ側とＱ側とに配分されて入力される。パッシブミキサ１０３に入力された信号は、ＬＯ周波数に応じてダウンコンバートされて出力される。ダウンコンバート後の電流信号はＴＩＡ１０４，１０５に入力され、電流−電圧変換することで２つの出力信号（Ｉ信号及びＱ信号）となって出力される。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】２００８  ＩＥＥＥ  Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔｓ  Ｓｙｍｐｏｓｉｕｍ  １８５−１８８  “Ａ  ｒｅｓｉｓｔｉｖｅｌｙ  ｄｅｇｅｎｅｒａｔｅｄ  ｗｉｄｅ−ｂａｎｄ  ｐａｓｓｉｖｅ  ｍｉｘｅｒ  ｗｉｔｈ  ｌｏｗ  ｎｏｉｓｅ  ｆｉｇｕｒｅ  ａｎｄ  ＋６０ｄＢｍ  ｉｉｐ２  ｉｎ  ０１８ｕｍ  ＣＭＯＳ”
【非特許文献２】２００９  ＩＥＥＥ  Ｃｕｓｔｏｍ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔｓ  ｃｏｎｆｅｒｅｎｃｅ  ３７９−３８２  “Ａ  ＳＡＷ  ｌｅｓｓ  ＣＭＯＳ  ＣＤＭＡ  Ｒｅｃｅｉｖｅｒ  ｗｉｔｈ  Ａｃｔｉｖｅ  Ｔｘ  Ｆｉｌｔｅｒｉｎｇ”
【非特許文献３】２００９  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  ｃｉｒｃｕｉｔｓ  ｄｉｇｅｓｔ  ｏｆ  ｔｅｃｈｎｉｃａｌ  ｐａｐｅｒｓ  ２８０−２８１  “Ａ  Ｆｒｅｑｕｅｎｃｙ  ｔｒａｎｓｌａｔｉｏｎ  ｔｅｃｈｎｉｑｕｅ  ｆｏｒ  ＳＡＷ＾ｌｅｓｓ  ３Ｇ  ｒｅｃｅｉｖｅｒｓ”
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、上記の従来型のデモジュレータ回路１００において、パッシブミキサ１０３のＩ側とＱ側との間にインピーダンスミスマッチがまったくない場合は、Ｉ側とＱ側との夫々に電圧−電流変換係数ｇｍにより電圧−電流変換された電流信号が１／２ずつ分配される、すなわち、電圧−電流変換係数は１／２ｇｍに配分されることになる。
しかしながら、ＧＭ回路１０２から見えるパッシブミキサ１０３のインピーダンスが比較的低いため、ローカル信号ＬＯIP，ＬＯIN，ＬＯQP，ＬＯQNの振幅や位相のミスマッチ、パッシブミキサ１０３に用いられているＭＯＳトランジスタのミスマッチ、あるいはローカル信号ＬＯIP，ＬＯIN，ＬＯQP，ＬＯQNが供給されるトランジスタのゲートの中心電位すなわちＬＯバイアスのミスマッチ等が原因となって、パッシブミキサ１０３のＩ側とＱ側との間にインピーダンスミスマッチが発生しやすい。パッシブミキサ１０３のＩ側とＱ側との間にインピーダンスミスマッチが発生すると、インピーダンスが低くなった側にＧＭ回路１０２の出力電流がより多く流れようとする。このため、見た目の電圧−電流変換係数ｇｍがアンバランスとなり、ゲインミスマッチが出てしまう。よって、高線形性の出力が望めなくなる。
【０００８】
また、線形性向上のためにパッシブミキサ１０３のトリミングを実施する場合、このトリミングによってもパッシブミキサ１０３のＩ側とＱ側との間にインピーダンスミスマッチが発生する。このため、パッシブミキサ１０３のＩ側もしくはＱ側のトリミングを実施した際に、他方のゲインが変化する、あるいは線形性が劣化してしまう。
そこで、本発明の目的は、上記の課題に鑑み、パッシブミキサのゲインミスマッチを低減することができ、高線形性の出力を得ることのできるデモジュレータ回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、このような目的を達成するためになされたもので、本発明に係る第１のデモジュレータ回路は、ＲＦ信号のノイズを除去するローノイズアンプと、前記ローノイズアンプから出力された前記ＲＦ信号を電圧−電流変換するＧＭ回路と、前記ＧＭ回路から出力された前記ＲＦ信号をダウンコンバートしてＩ信号及びＱ信号を出力する１組のパッシブミキサと、前記パッシブミキサから出力された前記Ｉ信号及びＱ信号を電流−電圧変換する２つのトランスインピーダンスアンプと、を備えるデモジュレータ回路であって、前記ＧＭ回路が、前記Ｉ信号を出力する側の前記パッシブミキサに対応する一方のＧＭ回路と、前記Ｑ信号を出力する側の前記パッシブミキサに対応する他方のＧＭ回路と、を備え、前記一方及び他方のＧＭ回路は、前記ＲＦ信号をそれぞれ入力し、前記ＲＦ信号を電圧−電流変換した信号を前記パッシブミキサのＩ側とＱ側とに出力し、前記一方及び他方のＧＭ回路のそれぞれは、ゲートが前記ローノイズアンプの出力側と接続され、ソースが接地されたトランジスタからなり、前記ＲＦ信号を電圧−電流変換するＧＭ段と、ゲートがバイアスされ、ソースが前記ＧＭ段のトランジスタのドレインに接続されたトランジスタからなり、前記ＧＭ段の出力インピーダンスを下げるカスコード段と、ゲートがバイアスされ、ソースが前記カスコード段のトランジスタのドレイン及び前記パッシブミキサの入力側に接続され、ドレインが電源に接続されたトランジスタからなり、一定の電流を出力する電流源と、を備え、前記一方及び他方のＧＭ回路の前記カスコード段のトランジスタのゲートは同じレベルで各々バイアスされ、前記一方及び他方のＧＭ回路の前記電流源のトランジスタのゲートは同じレベルで各々バイアスされることを特徴とする。
【００１０】
上記の第１のデモジュレータ回路によれば、ＧＭ回路を２つに分割し、２つのＧＭ回路で別々に、ローノイズアンプからの出力であるＲＦ信号を電圧−電流変換して出力する。そして、ＧＭ回路の後段に接続されたパッシブミキサのＩ側とＱ側とに、独立してＲＦ出力電流信号を与えるようにした。これにより、Ｉ側とＱ側との夫々のインピーダンスのマッチングに頼らずに、ローノイズアンプからの電流信号をＩ側とＱ側とに配分させる。このため、パッシブミキサのＩ側とＱ側との相互間のゲインミスマッチを低減することができ、高線形性の出力を得ることが可能となる。
また、２つのＧＭ回路が、ＧＭ段、カスコード段及び電流源を有しているため、別々にローノイズアンプからの出力であるＲＦ信号を電圧−電流変換して出力することが可能となる。
【００１１】
本発明に係る第２のデモジュレータ回路は、２つの前記ＧＭ回路は、前記ＲＦ信号を電圧−電流変換する際の電圧−電流変換係数が、同じ値であることを特徴とする。
上記の第２のデモジュレータ回路によれば、パッシブミキサのＩ側とＱ側との間にインピーダンスミスマッチがほとんど生じなくなるため、２つのＧＭ回路で電圧−電流変換係数をちょうど１／２に配分させることができる。つまり、Ｉ側とＱ側との夫々に電圧−電流変換係数により電圧−電流変換された信号をちょうど１／２ずつ分配させることが可能となる。
【００１３】
本発明に係る第３のデモジュレータ回路は、前記パッシブミキサは、２つの前記ＧＭ回路から出力された２つの信号のうちの一方の信号が入力される１対のトランジスタからなる第１のトランジスタ群と、前記２つの信号のうちの他方の信号が入力される１対のトランジスタからなる第２のトランジスタ群と、を有することを特徴とする。
上記の第３のデモジュレータ回路によれば、第１のトランジスタ群に、２つのＧＭ回路のうちの一方のＧＭ回路で電圧−電流変換された電流信号を入力させ、第２のトランジスタ群に、一方のＧＭ回路で電圧−電流変換された電流信号を入力させることが可能となる。
【発明の効果】
【００１４】
本発明によれば、ＧＭ回路を２つに分割し、２つのＧＭ回路で別々に、ＬＮＡ１００から出力されたＲＦ信号を電圧−電流変換して出力する。そして、ＧＭ回路の後段に接続されたパッシブミキサのＩ側とＱ側とに、ＧＭ回路で変換された信号が１／２ずつ与えられるようにした。これにより、パッシブミキサのＩ側とＱ側との相互間のゲインミスマッチを低減して、高線形性の出力を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係るデモジュレータ回路１０の回路構成を示す回路図である。
【図２】ＧＭ回路部１２の回路構成例を示す回路図である。
【図３】従来のデモジュレータ回路１００の回路構成を示す回路図である。
【発明を実施するための形態】
【００１６】
以下に、本発明の好適な実施形態を添付図面に基づいて説明する。なお、以下の説明において参照する各図では、他の図と同等の構成要素は同一符号によって示す。
（実施形態）
まず、図１を参照して、本発明の実施形態に係るデモジュレータ回路１０の回路構成を説明する。図１に示すデモジュレータ回路１０は、図３に示したデモジュレータ回路１００を構成するＬＮＡ１０１、パッシブミキサ１０３及びＴＩＡ１０４，１０５を備える他、さらにＧＭ回路１０２と回路構成が異なるＧＭ回路部１２を備えて構成される。このＧＭ回路部１２は、２つのＧＭ回路１２ａ，１２ｂを備えている。つまり、デモジュレータ回路１０は、ＧＭ回路１０２がＧＭ回路１２ａ，１２ｂの２つに分割されている。
【００１７】
背景技術で説明したように、パッシブミキサ１０３のＩ側とＱ側との間で発生するインピーダンスミスマッチ等によって、Ｉ側とＱ側との夫々に電圧−電流変換された電流信号が１／２ずつ分配されないことがないように、ＬＮＡ１０１とパッシブミキサ１０３との間のＧＭ回路１０２をＧＭ回路１２ａ，１２ｂの２つに分割している。ＧＭ回路１２ａ，１２ｂの内部のトランジスタ等の素子の容量等は、図３に示したデモジュレータ回路１００のＧＭ回路１０２の１／２である。従って、ＬＮＡ１０１から見たＧＭ回路部１２の全体のサイズと、ＧＭ回路１０２の全体のサイズとは同じである。よって、ＬＮＡ１０１、パッシブミキサ１０３及びＴＩＡ１０４，１０５のサイズは、図３に示したデモジュレータ回路１００と変わらない。
【００１８】
そして、２つのＧＭ回路１２ａ，１２ｂのうちの一方のＧＭ回路１２ａの出力は、パッシブミキサ１０３のＩ側に接続される。また、他方のＧＭ回路１２ｂの出力は、パッシブミキサ１０３のＱ側に接続される。ＧＭ回路部１２で電圧−電流変換された電流信号は、パッシブミキサ１０３のＩ側とＱ側との夫々に１／２ずつ分配される。つまり、ＧＭ回路１２ａ，１２ｂの各々の電圧−電流変換係数ｇｍが１／２になる。
【００１９】
次に、上記の図１に示したデモジュレータ回路１０の動作を説明する。
まず、デモジュレータ回路１０に入力されたＲＦ信号は、まずＬＮＡ１０１にて増幅されて、ＧＭ回路１２ａ，１２ｂの両方に入力される。ここで、ＧＭ回路１２ａ，１２ｂに入力された信号は、２つに分割されたＧＭ回路１２ａ，１２ｂによって、別々に電圧−電流変換係数ｇｍにより電圧−電流変換を受けて出力され、パッシブミキサ１０３にＩ側とＱ側とに配分されて入力される。この後は、デモジュレータ回路１００と同様に、パッシブミキサ１０３に入力された電流信号は、ＬＯ周波数に応じてダウンコンバートされて出力される。ダウンコンバート後の電流信号はＴＩＡ１０４，１０５に入力され、電流−電圧変換することで２つの出力信号（Ｉ信号及びＱ信号）となって出力される。
【００２０】
このように、本実施形態に係るデモジュレータ回路１０は、デモジュレータ回路１００のＧＭ回路１０２をＧＭ回路１２ａ，１２ｂとの２つに分割することで、パッシブミキサ１０３のＩ側もしくはＱ側に独立して信号を与えられるような構成になっている。これにより、パッシブミキサ１０３のＩ側とＱ側とに独立性を持たせることができ、Ｉ側とＱ側との夫々に配分される電圧−電流変換係数ｇｍが影響を受けないようにした。よって、Ｉ側とＱ側との相互間のゲインミスマッチを低減することができる。
【００２１】
（ＧＭ回路部１２の回路構成例）
続いて、図２を参照して、ＧＭ回路部１２の回路構成例を説明する。
図２に示すＧＭ回路部１２は、パッシブミキサ１０３のＩ側もしくはＱ側に独立して信号を与えられるように、ＧＭ回路１２ａ，１２ｂとの２つに分割されている。そして、ＧＭ回路部１２を機能的に見ると、ＧＭ回路１２ａ，１２ｂは、ＬＮＡ１０１からの出力信号を受けるＧＭ段１２ｃ、ＧＭ段１２ｃの出力インピーダンスを下げるためのカスコード段１２ｄ、負荷を兼ねると共に一定の電流を出力する電流源１２ｅとに分かれている。なお、カスコード段１２ｄ及び電流源１２ｅの各々は、適切なレベルでバイアスされている。
【００２２】
ＬＮＡ１０１から出力された入力信号は、ＧＭ段１２ｃによって電圧−電流変換される。変換された電流信号は、カスコード段１２ｄを通って出力ノードに達する。そして、出力ノードは、パッシブミキサ１０３を介してＴＩＡ１０４，１０５に接続されている。但し、ＴＩＡ１０４，１０５の入力インピーダンスは極めて低く、その一方で、電流源１２ｅのインピーダンスは極めて高い。このため、ＧＭ回路部１２で生成された出力は、そのまま電流信号としてＴＩＡ１０４，１０５に出力される。
なお、上述したＧＭ回路部１２の回路構成はあくまで一例であって、パッシブミキサ１０３のＩ側もしくはＱ側に独立して信号を与えるような回路構成になっていれば、これ以外の回路であっても良い。また、必要な素子を追加して、ＧＭ回路部１２を構成することもできる。
【００２３】
（まとめ）
図３に示した従来のデモジュレータ回路１００のＧＭ回路１０２においては、出力ノードがパッシブミキサ１０３のＩ側とＱ側とで共通化されていた。このため、電流信号をＩ側とＱ側とに配分するのにあたって、Ｉ側とＱ側との夫々のインピーダンスのマッチングに頼っていた。しかしながら、本実施形態に係るデモジュレータ回路１０のＧＭ回路部１２においては、ＧＭ回路１０２をＧＭ回路１２ａ，１２ｂの２つに分割して、Ｉ側とＱ側との夫々に独立性を与えている。このため、Ｉ側とＱ側とのインピーダンスミスマッチによらず、Ｉ側とＱ側との夫々に、電圧−電流変換係数を１／２ｇｍとして電流信号を供給することができる。よって、パッシブミキサ１０３のゲインミスマッチを低減し、高線形性の出力を得ることができる。
【産業上の利用可能性】
【００２４】
ＲＦ信号を入力して、ＲＦ信号からＩ／Ｑ信号を取り出すためのデモジュレータ回路として、通信機器やオーディオ機器等に搭載することができる。
【符号の説明】
【００２５】
１０                      デモジュレータ回路
１０１                    ＬＮＡ
１２                      ＧＭ回路部
１２ａ，１２ｂ            ＧＭ回路
１０３                    パッシブミキサ
１０４，１０５            ＴＩＡ
【図１】
0005567983.tif 000002
【図２】
0005567983.tif 000003
【図３】
0005567983.tif 000004