(57)【特許請求の範囲】
【請求項１】
磁化方向が不変である参照層と、
磁化方向が可変である記録層と、
前記参照層と前記記録層の間に電気的に接続された非磁性層とを備え、
前記参照層及び前記記録層の磁化は膜面に対して垂直方向であり、
前記参照層及び前記記録層は電流供給端子を備え、前記参照層から前記記録層に向かってあるいは前記記録層から前記参照層に向かって電流を流すことによって前記記録層に情報の書込みを行い、
前記参照層の面積が前記記録層の面積より大きく、
前記参照層の磁化と前記記録層の磁化が反平行に配置された場合のエネルギーバリアをＥAP、ボルツマン定数をｋB、絶対温度をＴ、ダイポール結合がないときのエネルギーバリアをＥ0、前記参照層から発生したダイポール結合磁場の前記記録層中心での大きさをＨs、前記記録層の異方性磁場をＨkrec、前記参照層の面積と同じ面積の円の直径をｄref、前記参照層の膜厚をｔref、前記非磁性層の膜厚をｔbar、真空の透磁率をμ0とするとき、
ＥAP／ｋBＴ＝Ｅ0（１−Ｈs／Ｈkrec）2／ｋBＴ≧４０
Ｈs＝Ｍsｔref（ｄref／２）2／２μ0［｛（ｄref／２）2＋ｔbar2｝3/2］
を満たすことを特徴とする磁気抵抗効果素子。
【請求項２】
請求項１記載の磁気抵抗効果素子において、前記参照層と前記非磁性層と前記記録層は円形構造、楕円構造若しくは多角形構造であることを特徴とする磁気抵抗効果素子。
【請求項３】
請求項１記載の磁気抵抗効果素子において、
前記参照層と前記非磁性層と前記記録層は基板側からこの順に積層されており、
前記記録層をエッチング加工するとき前記非磁性層の表面まで若しくは前記非磁性層の途中までエッチングされていることを特徴とする磁気抵抗効果素子。
【請求項４】
請求項１記載の磁気抵抗効果素子において、
前記参照層と前記非磁性層と前記記録層は基板側からこの順に積層されており、
前記記録層をエッチング加工するとき前記参照層の表面までエッチングされていることを特徴とする磁気抵抗効果素子。
【請求項５】
請求項１記載の磁気抵抗効果素子において、
前記参照層と前記非磁性層と前記記録層は基板側からこの順に積層されており、
前記参照層の面積が前記記録層の面積より大きいテーパー構造を有することを特徴とする磁気抵抗効果素子。
【請求項６】
請求項１記載の磁気抵抗効果素子において、
前記参照層と前記記録層のうち少なくとも一方を構成する強磁性層が、３ｄ遷移金属を少なくとも１種類含む強磁性材料で構成されていることを特徴とする磁気抵抗効果素子。
【請求項７】
請求項１記載の磁気抵抗効果素子において、前記非磁性層は酸化膜であることを特徴とする磁気抵抗効果素子。
【請求項８】
請求項１記載の磁気抵抗効果素子において、
前記参照層と前記記録層のうち少なくとも一方は、Ｃｏ，Ｆｅのうち少なくとも一つを含み、膜厚が３ｎｍ以下である強磁性層であり、
前記非磁性層は酸化マグネシウムであることを特徴とする磁気抵抗効果素子。
【請求項９】
請求項１記載の磁気抵抗効果素子において、前記参照層の前記非磁性層と反対側の界面に酸化物からなる非磁性層を備えることを特徴とする磁気抵抗効果素子。
【請求項１０】
請求項１記載の磁気抵抗効果素子において、前記参照層の前記非磁性層と反対側の界面にＰｔ，Ｐｄ、又はこれらの材料を少なくとも１種類含む材料からなる非磁性層を備えることを特徴とする磁気抵抗効果素子。
【請求項１１】
請求項１記載の磁気抵抗効果素子において、前記記録層の前記非磁性層と反対側の界面に酸化物からなる非磁性層を備えることを特徴とする磁気抵抗効果素子。
【請求項１２】
相互に平行に配置された複数のビット線と、
前記ビット線と平行な方向に、互いに平行に配置された複数のソース線と、
前記ビット線と交差する方向に、互いに平行に配置された複数のワード線と、
前記ビット線と前記ワード線とが交差する部分に配置された請求項１〜１１のいずれか１項記載の磁気抵抗効果素子とを備え、
前記ビット線は前記磁気抵抗効果素子の一端に電気的に接続され、
前記磁気抵抗効果素子の他端は選択トランジスタのドレイン電極に電気的に接続され、
前記ソース線は前記選択トランジスタのソース電極に電気的に接続され、
前記ワード線は前記選択トランジスタのゲート電極に電気的に接続され、
前記磁気抵抗効果素子の膜面垂直方向に電流を印加する機構を備えていることを特徴とする磁気メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果素子及びその磁気抵抗効果素子をメモリセルとして備えた磁気メモリ（ＭＲＡＭ：Magnetic Random Access Memory）に関する。
【背景技術】
【０００２】
ＭＲＡＭは、高集積・高速動作などの観点からユニバーサルメモリの候補として有望な不揮発性メモリである。図１に示すように、ＭＲＡＭのメモリセル１００は、ＧＭＲ（Giant magnetoresistance）素子、ＴＭＲ（Tunnel magnetoresistance）素子などの磁気抵抗効果素子１０１と選択トランジスタ１０２が直列に電気的に接続された構造となっている。選択トランジスタ１０２のソース電極はソース線１０３に、ドレイン電極は磁気抵抗効果素子１０１を介してビット線１０４に、ゲート電極はワード線１０５にそれぞれ電気的に接続されている。磁気抵抗効果素子１０１は、第１の強磁性層１０６と第２の強磁性層１０７の２つの強磁性層で非磁性層１０８を挟んだ３層構造を基本構造とする。図示した例では、第１の強磁性層１０６は磁化方向が不変である参照層であり、第２の強磁性層１０７は磁化方向が可変である記録層である。磁気抵抗効果素子１０１は、参照層の磁化方向と記録層の磁化方向が互いに平行（Ｐ状態）のとき低抵抗に、反平行（ＡＰ状態）のとき高抵抗になる。この抵抗変化率は非特許文献１などにあるように、非磁性層１０８にＭｇＯを用いたＴＭＲ素子の場合、室温で６００％を超える。このような大きな抵抗変化率は、Ｃｏ，Ｆｅなどの３ｄ遷移金属元素を少なくとも１つ含む強磁性材料を第１の強磁性層１０６及び第２の強磁性層１０７に適用し、ＭｇＯを非磁性層１０８として適用した場合に実現するΔ1バンドを介したコヒーレントなトンネル伝導を用いた場合に現れることが知られている。
【０００３】
ＴＭＲ素子などの磁気抵抗効果素子は、磁化状態によって情報を記録するので不揮発であり、ＭＲＡＭ以外にもロジック回路に分散させた記憶素子として適用するなどの用途が期待されている。ＭＲＡＭなどの記憶素子として磁気抵抗効果素子を用いる場合には、磁気抵抗効果素子の抵抗変化をビット情報の“０”と“１”に対応させる。ビット情報の書込み方法としては、非特許文献２などにあるようにスピン注入による磁化反転方式が提案されている。この方式は、磁気抵抗効果素子に電流を流すことによって生じるスピントランスファートルクによって、磁化方向が変化する現象を利用する。参照層から記録層に電流を流した場合、参照層と記録層の磁化は反平行になりビット情報は“１”になる。一方、記録層から参照層に電流を流した場合、参照層と記録層の磁化は平行になりビット情報は“０”になる。
【０００４】
ＭＲＡＭを実現するためには、記録素子である磁気抵抗効果素子１０１が満足しなければならない、いくつかの条件がある。その主なものとして、（１）高い磁気抵抗変化率（ＭＲ比）、（２）低い書込み電流、（３）高い熱安定性定数の３つがある。これら３つの特性が満たさなければならない具体的な要求性能は、ＭＲＡＭの集積度、最小加工寸法、動作速度などによって異なる。例えば、（１）の要求性能は、読出しが高速になるほど磁気抵抗変化率は高い値が必要となる。また、この要求性能は、ＴＭＲ素子をロジック回路などとともに混載した場合の記憶素子として用いるか、若しくは単体メモリの記憶素子として用いるか、など用途によっても変わる。一般的には５０％から１００％以上の高い磁気抵抗変化率が必要とされる。（２）の要求性能は、選択トランジスタが供給できる電流の大きさより小さいこと必要である。選択トランジスタ１０２が小さくなると、供給電流も小さくなる。従って、書込み電流の要求性能は、選択トランジスタ１０２が小さくなっても、常に供給電流以下である必要がある。さらに、（３）の条件は、磁気抵抗効果素子１０１の記録保持時間や誤書込みと関係する。１０年以上の記録保持時間及び誤書き込み防止のため、１ビットのＴＭＲ素子では４０以上の熱安定性定数が必要である。ＭＲＡＭの容量が大きくなると、必要な熱安定性定数は増加する。Ｇbit級のＭＲＡＭを実現するためには７０から８０以上の熱安定性定数が必要とされる。
【０００５】
これらの要求に応えるため、本発明者らは、図１の磁気抵抗効果素子１０１を構成する第１の強磁性層１０６及び第２の強磁性層１０７の少なくともどちらか一方に用いる材料を、Ｃｏ，Ｆｅなどの３ｄ遷移金属を少なくとも１種類含んだ材料で構成した。通常、Ｃｏ，Ｆｅなどの３ｄ遷移金属を少なくとも１種類含み、且つ、熱処理によってｂｃｃ構造に結晶化する材料を用いて磁気抵抗効果素子を作製した場合、強磁性層の磁化方向は膜面に対して平行な方向を向く。しかし、非特許文献３などに示したように、本発明者らは、強磁性層の膜厚を３ｎｍ以下に制御して、磁化方向を膜面に対して垂直にする技術を開発した。磁化方向が膜面に対して垂直になる原因は、非磁性層１０８の材料として用いたＭｇＯと、Ｃｏ，Ｆｅなどの３ｄ遷移金属を少なくとも１種類含んだ材料との界面に誘起された界面磁気異方性であると考えられる。この界面磁気異方性を効果的に利用することによって、垂直磁気異方性が誘起される。この技術を用いることで、前述の１００％以上の磁気抵抗変化率（ＭＲ比）、選択トランジスタ１０２の供給電流より低い書込み電流、４０以上の熱安定性定数を実現した。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】S.Ikeda J.Hayakawa, Y.Ashizawa, Y.M.Lee, K.Miura, H.hasegawa, M.Tsunoda, F.Matsukura, H.Ohno, Appl. Phys. Lett., 93,082508 (2008)
【非特許文献２】J.C.Slonczewski, J. Magn. Magn. Mater., 159, L1-L7 (1996)
【非特許文献３】S.Ikeda, K.Miura, H.Yamamoto, K.Mizunuma, H.D.Gan, M.Endo, S.Kanai, J.Hayakawa, F.Matsukura, H.Ohno, Nature Mater., 9, 721 (2010)
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図２Ａ及び図２Ｂは、磁化が膜面に対して垂直方向を向いた磁気抵抗効果素子１０１のＰ状態とＡＰ状態を模式的に示したものである。２つの強磁性層の磁化の間に働くダイポール結合のため、図２ＡのＰ状態（ビット情報は“０”）は安定化する。これは、極性の異なる磁極が接近した状態であり、引力が働くからである。一方、図２Ｂに示したＡＰ状態（ビット情報は“１”）は不安定になる。これは、同じ極性の磁極が接近した状態になるため、斥力が働くからである。このように、磁化が膜面に対して平行方向を向いている磁気抵抗効果素子と比較して、磁化が膜面に対して垂直方向を向いた磁気抵抗効果素子では、参照層と記録層の磁極が接近するためダイポール結合が大きく、結果としてＰ状態とＡＰ状態の安定性の差が大きい。図２Ｂの例ではＮ極同士が接近した例を示している。
【０００８】
図３Ａは、例として、ダイポール結合がない場合の磁気抵抗効果素子１０１のエネルギー状態を模式的に示している。Ｐ状態とＡＰ状態の間には、エネルギーバリアが存在している。Ｐ状態とＡＰ状態の間の遷移は、電流や磁場を印加して、このエネルギーバリアを超えることで実現されると理解される。ダイポール結合がない場合は、Ｐ状態からＡＰ状態に遷移するために超えなければならないエネルギーバリアＥPと、ＡＰ状態からＰ状態に遷移するために超えなければならないエネルギーバリアＥAPが同じ高さである。このときのエネルギーバリアをＥ0とする（この条件ではＥ0＝ＥP＝ＥAP）。図３Ｂは、ダイポール結合がある場合の磁気抵抗効果素子１０１のエネルギー状態を模式的に示している。この場合、Ｐ状態が安定化するため、ポテンシャルエネルギーが低くなる。逆にＡＰ状態は不安定になるため、ポテンシャルエネルギーが高くなる。その結果、Ｐ状態からＡＰ状態に遷移するために超えなければならないエネルギーバリアＥPと、ＡＰ状態からＰ状態に遷移するために超えなければならないエネルギーバリアＥAPが異なる（この条件ではＥP＞Ｅ0＞ＥAP）。ＡＰ状態からＰ状態には容易に遷移し、Ｐ状態からＡＰ状態に遷移するためには、より高いエネルギーが必要になる。これは、Ｐ状態とＡＰ状態に対応するビット情報“０”及び“１”の記録保持時間が異なることを意味している。つまり、磁気抵抗効果素子のビット情報が“０”（Ｐ状態）である場合は、記録保持時間は長くなるが、ビット情報が“１”（ＡＰ状態）である場合は、記録保持時間が短くなる。これは前述のように、磁化が膜面に対して垂直方向を向いた磁気抵抗効果素子で特に顕著になる。
【０００９】
ダイポール結合の大きさに依存するＰ状態の熱安定性定数ＥP／ｋBＴとＡＰ状態の熱安定性定数ＥAP／ｋBＴは、
ＥP／ｋBＴ＝Ｅ0（１＋Ｈs／Ｈkrec）2／ｋBＴ       （１）
ＥAP／ｋBＴ＝Ｅ0（１−Ｈs／Ｈkrec）2／ｋBＴ      （２）
で表わされる。ここで、Ｈsは参照層から発生する磁場の大きさであり、ダイポール結合の大きさを表している。また、Ｈkrecは記録層の異方性磁場、ｋBはボルツマン定数、Ｔは絶対温度である。
【００１０】
図４Ａは、ダイポール結合がない場合の磁気抵抗効果素子の抵抗−磁場特性（Ｒ−Ｈ特性）のマイナーループを示している（図３Ａに対応）。この場合は、マイナーループの中心は、μ0Ｈ＝０である。ここでμ0は真空の透磁率である。一方、図４Ｂは、ダイポール結合がある場合の磁気抵抗効果素子のＲ−Ｈ特性のマイナーループを示している（図３Ｂに対応）。この場合は、マイナーループの中心は、μ0Ｈ＝０からずれている。このときの、マイナーループの中心がＨsに相当する。
【００１１】
また、ダイポール結合と書込み電流の大きさの間にも関係がある。前述のように、磁気抵抗効果素子の書込みでは、参照層から記録層に向かって電流を流したときビット情報“１”が書込まれ、記録層から参照層に向かって電流を流したときビット情報“０”が書込まれる。磁気抵抗効果素子では、書込むビット情報に応じて電流の大きさが原理的に異なっており、以下の式で表される。
Ｊc0＝αγｅＭsＨkrecｔrec／μBｇ(θ)            （３）
Ｊc＝Ｊc0［１−ｋBＴ／Ｅln(τp／τ0)］         （４）
ここで、Ｊcは書込み電流、Ｊc0は書込み時間が１ナノ秒のときの書込み電流、αはダンピング定数、γはジャイロ磁気定数、ｅは素電荷、Ｍsは記録層の飽和磁化、ｔrecは記録層の膜厚、τpは書込み時間、τ0は試行時間で１ナノ秒である。
【００１２】
また、ｇ(θ)はスピントランスファートルクの効率を表しており、
ｇ(θ)＝ｐ／［２（１＋ｐ2cosθ）］             （５）
で表される。ここで、pはスピン分極率、θは参照層の磁化方向と記録層の磁化方向との間の相対角である。Ｐ状態ではθ＝０であり、ＡＰ状態ではθ＝πである。従って、ビット情報“１”を書込む場合の書込み電流のほうが、ビット情報“０”を書込む場合の書込み電流より大きく、ｐ＝０．６のときおよそ２倍になる。さらに、Ｈsを考慮した場合、Ｐ状態からＡＰ状態に遷移するときの書込み電流Ｊc0P及びＡＰ状態からＰ状態に遷移するときの書込み電流Ｊc0APは、
Ｊc0P＝αγｅＭs（Ｈkrec＋Ｈs）ｔ／μBｇ(０)      （６）
Ｊc0AP＝αγｅＭs（Ｈkrec−Ｈs）ｔ／μBｇ(π)     （７）
で表され、ビット情報“０”の書込み電流と、ビット情報“１”の書込み電流の差は、さらに大きくなる。
【００１３】
ＭＲＡＭや不揮発ロジック回路を実現するためには、これらの課題を解決するため、ダイポール結合を無くす、若しくは小さくする必要がある。本発明の目的は、ダイポール結合を小さくする構造を提供し、磁気抵抗効果素子の安定な動作を実現することにある。
【課題を解決するための手段】
【００１４】
上述の課題を解決するために、磁気抵抗効果素子を構成する第１の強磁性層及び第２の強磁性層の面積に着目した。以下では、磁気抵抗効果素子は円形であり、第１の強磁性層が参照層、第２の強磁性層が記録層である場合を例として課題の解決手段を説明する。磁気抵抗効果素子では、ダイポール結合によってＨsが参照層から発生し、記録層に印加された状態となる。Ｈsは、参照層のＭs、参照層の直径ｄref、参照層の膜厚ｔrefに依存する。記録層の中心部分にかかるＨsは、
Ｈs＝Ｍsｔref（ｄref／２）2／２μ0［｛（ｄref／２）2＋ｔbar2｝3/2］   （８）
で表される。従って、ｄrefが大きければ、Ｈsが小さくなることが予想される。ここで、ｔbarは障壁層の膜厚である。
【００１５】
図５Ａに示したのは、参照層１０６と記録層１０７の面積が同じ通常の磁気抵抗効果素子１０１である。図に示した矢印は磁力線であり、記録層にＨsが印加される様子を模式的に表わしている。一方、図５Ｂは、参照層の面積が記録層の面積より大きく設計された磁気抵抗効果素子１０１である。図５Ａに示した磁気抵抗効果素子と比較すると、参照層の面積が大きいため磁力線は外に向かって広がる様子が模式的に表されている。実際に（８）式を用いてｄrefとＨsの関係を計算すると、図５Ｂのように参照層の面積を大きくすることでＨsを小さくすることが可能であることがわかる。図６には、計算したｄrefとＨsの関係を示した。
【００１６】
図６に示したように、ｄrefを大きくすることによってＨsが小さくなると、磁化が膜面に対して垂直方向を向いた磁気抵抗効果素子の課題であったＥAPの減少を抑制することができる。さらに、Ｊc0PとＪc0APの不均衡も小さくなる。ＥAPの減少を抑制するためにｄrefをどの程度の大きさにすればよいかを見積ると、例えば、Ｈkrecの大きさを、非特許文献３を参考にして３４０ｍＴと仮定した場合、ＨsによるＥAP／ｋBＴの減少量を１０％程度に抑えようとすると、ｄrefは９０ｎｍ以上にする必要がある。図６中の斜線領域は、Ｈkrec＝３４０ｍＴのときに、ＥAP／ｋBＴの減少量を１０％以下にできる領域を示している。また、ｄref＝９０ｎｍのときμ0Ｈsはおよそ１７ｍＴであり、Ｊc0P及びＪc0APの変化はどちらも６％以下に抑えることができる。
【００１７】
Ｈkrecの大きさが３４０ｍＴではない場合でも、（８）式を使うことによって、記録層のＨkrecの値に応じたｄrefの設計値を導き出すことが可能である。図７は、ＨsによるＥAP／ｋBＴの減少量を１０％以下にする条件を設定した場合の、記録層のＨkrecと参照層のｄrefの関係を示している。図のように、記録層のＨkrecが増大すれば、ｄrefの設計値を小さくすることが可能である。ＨsによるＥAP／ｋBＴの減少量の設定値が１０％と異なる場合でも、ＥAP／ｋBＴの減少量の設定値を用途に応じた許容範囲に設定すれば、図７と同様のＨkrecとｄrefの関係を見積もることができる。このように、記録層のＨkrecなどの特性がわかれば、ｄrefの設計値を導出することが可能である。
【００１８】
一方、記録層の直径ｄrecは、記録層のＨkrecの値を用いて必要なＥ／ｋBＴから記録層の体積Ｖを決定することで得られる。記録層のＥ／ｋBＴは、ビット情報の記録保持のために十分に大きな値が必要であり、その値に対応したＨkrecが必要である。例えば、第１の強磁性層１０６及び第２の強磁性層１０７にＣｏＦｅＢを適用し、非磁性層１０８にＭｇＯを適用した場合は、膜厚を薄くするほどＨkrecが増大することが非特許文献３などに開示されている。この技術を用いれば、膜厚を制御することによって記録保持に必要なＨkrecを得ることが可能である。Ｈkrecが決まれば、ＨkrecとＭsを用いて十分に大きなＥ／ｋBＴが得られるように、記録層の直径ｄrecを決定すれば良い。記録層の熱安定性定数Ｅ／ｋBＴは少なくとも４０以上、好ましくは７０から８０以上となるように設計する。また、参照層のＥ／ｋBＴは、記録層への書込みの際に、誤って参照層を書込む可能性があり、この誤書込みが起こらない程度に大きくする必要がある。この場合も、第１の強磁性層１０６及び第２の強磁性層１０７にＣｏＦｅＢを適用し、非磁性層１０８にＭｇＯを適用した場合は、膜厚を制御することで参照層の必要な異方性磁場Ｈkrefが得られ、誤書き込みを抑制するために必要な参照層のＥ／ｋBＴが確保できる。
【発明の効果】
【００１９】
本発明によると、Ｈsを小さくすることが可能である。その結果、垂直磁化磁気抵抗効果素子の課題であるＰ状態とＡＰ状態の熱安定性の差を小さくすることができる。さらに、Ｐ→ＡＰ書込み電流とＡＰ→Ｐ書込み電流の差も小さくすることができる。設計可能なｄrefの大きさは、ＡＰ状態のＥ／ｋBＴ減少量の許容範囲を設定し（前述の説明では減少量を１０％以下とした）、記録層のＨkrecの値に応じて導出することができる。
上記した以外の、課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００２０】
【図１】ＭＲＡＭのメモリセルと磁気抵抗効果素子の断面図模式図。
【図２Ａ】垂直磁化磁気抵抗効果素子のＰ状態の磁化配置を示す図。
【図２Ｂ】垂直磁化磁気抵抗効果素子のＡＰ状態の磁化配置を示す図。
【図３Ａ】Ｈsがない場合の垂直磁化磁気抵抗効果素子のエネルギー状態模式図。
【図３Ｂ】Ｈsがある場合の垂直磁化磁気抵抗効果素子のエネルギー状態模式図。
【図４Ａ】Ｈsがない場合の垂直磁化磁気抵抗効果素子のＲ−Ｈ特性を示す図。
【図４Ｂ】Ｈsがある場合の垂直磁化磁気抵抗効果素子のＲ−Ｈ特性を示す図。
【図５Ａ】記録層と参照層の面積が同じ場合に、参照層から記録層に向かって発生するＨsの模式図。
【図５Ｂ】記録層と参照層の面積が異なる場合に、参照層から記録層に向かって発生するＨsの模式図。
【図６】ｄrefとＨsの関係を示す図。
【図７】参照層のＨkrecとｄrefの関係を示す図。
【図８】実施例１のメモリセルの断面模式図。
【図９Ａ】実施例１の磁気抵抗効果素子の断面模式図。
【図９Ｂ】実施例１の磁気抵抗効果素子のＳＥＭ像。
【図１０Ａ】実施例１の磁気抵抗効果素子のＲ−Ｈ特性を示す図。
【図１０Ｂ】実施例１の磁気抵抗効果素子のＩ−Ｖ特性を示す図。
【図１０Ｃ】実施例１の磁気抵抗効果素子の書込み確率の外部磁場依存性を示す図。
【図１１】実施例２のメモリセルの断面模式図。
【図１２】実施例２のメモリセルの断面模式図。
【図１３】実施例３のメモリセルの断面模式図。
【図１４】実施例４のメモリセルの断面模式図。
【図１５】本発明のメモリセルを搭載したメモリアレイ回路の一例を示す図。
【図１６】メモリのコントローラを示す概略図。
【発明を実施するための形態】
【００２１】
以下、本発明を適用した磁気抵抗効果素子及びＭＲＡＭについて、図面を参照して詳細に説明する。
【００２２】
＜実施例１＞
本発明の一観点によると、磁気抵抗効果素子の参照層の面積を記録層の面積より大きくすることで、磁気抵抗効果素子のＰ状態とＡＰ状態の熱安定性の差を小さくすることができる。さらに、Ｐ→ＡＰ書込み電流とＡＰ→Ｐ書込み電流の差も小さくすることができる。
【００２３】
図８は、本実施例のＭＲＡＭのメモリセル１００の断面模式図である。ＭＲＡＭのメモリセル１００は、磁気抵抗効果素子１０１と選択トランジスタ１０２が直列に電気的に接続された構造を有し、選択トランジスタ１０２のソース電極はソース線１０３に、ドレイン電極は磁気抵抗効果素子１０１を介してビット線１０４に、ゲート電極はワード線１０５にそれぞれ電気的に接続されている。磁気抵抗効果素子１０１は、第１の強磁性層１０６と第２の強磁性層１０７で非磁性層１０８を挟んだ構造を有する。
【００２４】
図８に示した例では、第１の強磁性層１０６が参照層、第２の強磁性層１０７が記録層である。図９Ａには、本実施例の垂直磁化磁気抵抗効果素子の各層の材料と膜厚を記した。膜厚を示す（）内の数値の単位はｎｍである。図９Ａのように、作製した磁気抵抗効果素子１０１は、参照層及び記録層としてＣｏＦｅＢを、非磁性層１０８としてＭｇＯを用いた。この材料構成は、非特許文献３に開示されている技術であり、ＣｏＦｅＢとＭｇＯの界面で誘起された界面磁気異方性によって、垂直磁化を実現している。
【００２５】
図９Ａに示したステップ構造は、２回の露光工程で作製した。参照層、非磁性層、記録層を、この順に積層した膜において、露光装置を用いて記録層の形状にパターニングした。その後、エッチング装置を用いて障壁層ＭｇＯ表面までエッチングすることで記録層を形成した。さらに、記録層の側面を層間絶縁膜で保護した。次に、露光装置を用いて参照層の形状にパターニングし、エッチング装置で障壁層ＭｇＯ及び参照層ＣｏＦｅＢをエッチングした。最後に、障壁層ＭｇＯ及び参照層ＣｏＦｅＢの側面をもう一度、層間絶縁膜で保護した。このような工程を経ることによって、図９ＢのＳＥＭ（Scanning electron microscopy）像にあるような、磁気抵抗効果素子１０１を作製した。
【００２６】
この工程以外でも図９Ａのようなステップ構造は作製可能である。例えば、前述の説明では２回の露光工程のうち、記録層を先にパターニングして加工したが、参照層を先にパターニングして加工することも可能である。図９Ａに示した磁気抵抗効果素子１０１は、円形構造として作製し、ｄrec＝１００ｎｍ、ｄref＝３００ｎｍとした。この場合、（８）式を用いて計算したμ0Ｈsは、およそ６ｍＴになると予想される。また、円形構造ではなく、楕円構造若しくは多角形構造としても同様の効果が得られる。この場合は、円形の場合の設計面積と同程度の面積になるよう、楕円若しくは多角形の面積を調整すれば良い。
【００２７】
このようにして作製したステップ構造の磁気抵抗効果素子１０１のＲ−Ｈ特性のマイナーループを図１０Ａに示した。図４Ａと同様に、図１０Ａの実験結果のマイナーループの中心はμ0Ｈ＝０とほぼ重なっており、Ｈsの値はμ0Ｈs＝５．３ｍＴとなった。この値は、（８）式から予想される６ｍＴとほぼ同じ値となった。以上の結果から、ステップ構造を備えた磁気抵抗効果素子１０１は、Ｐ状態とＡＰ状態の熱安定性の不均衡を補正する手段として有効であることがわかった。すなわち、本実施例は、垂直磁化磁気抵抗効果素子を組み込んだメモリセルにおいて、ビット情報“０”とビット情報“１”の記録保持時間が異なる問題を解消する効果がある。
【００２８】
図１０Ｂは、ステップ構造磁気抵抗効果素子１０１のＩ−Ｖ特性を示す図である。図１０Ｂからわかるように、スピントランスファートルクによって電流磁化反転が実現できた。
【００２９】
また、図１０Ｃは書込み確率の外部磁場依存性である。この測定結果から、Ｐ状態のＥ／ｋBＴは７３、ＡＰ状態のＥ／ｋBＴは７０であることがわかった。従って、Ｐ状態及びＡＰ状態のＥ／ｋBＴの測定結果に大きな違いがなく、ビット情報“０”とビット情報“１”の記録保持時間が異なる問題を解消する効果がある。
【００３０】
本発明は、第１の強磁性層１０６及び第２の強磁性層１０７の磁化方向が垂直である場合に適用可能であるため、あらゆる垂直磁気異方性材料を第１の強磁性層１０６及び第２の強磁性層１０７に用いることが可能である。例として、希土類／遷移金属合金、Ｌ１0構造を持つ（Ｃｏ，Ｆｅ）−Ｐｔ合金、及びＣｏ／（Ｐｄ，Ｐｔ）多層膜などが挙げられる。また、第１の強磁性層１０６及び第２の強磁性層１０７の材料としてＣｏＦｅＢに代表される３ｄ遷移金属を少なくとも１種類含んだ材料を適用し、非磁性層１０８の材料としてＭｇＯに代表される酸化物障壁層を適用することも可能である。
【００３１】
＜実施例２＞
図１１は、実施例２のメモリセル１００及び磁気抵抗効果素子１０１の断面模式図である。図１１は、図９Ａに示した実施例１の磁気抵抗効果素子に非磁性層１１０２を付加したものに相当する。本発明の別の観点によると、第１の強磁性層１０６及び第２の強磁性層１０７の材料としてＣｏＦｅＢに代表される３ｄ遷移金属を少なくとも１種類含んだ材料を適用し、第１の非磁性層１０８の材料としてＭｇＯに代表される酸化物障壁層を適用した場合、磁気抵抗効果素子１０１における第１の強磁性層１０６の、非磁性層１０８と反対側の界面に、ＭｇＯ，Ａｌ2Ｏ3，ＳｉＯ2などの酸化物障壁層からなる第２の非磁性層１１０２を作製しても良い。
【００３２】
図１１に示した例では、第１の強磁性層１０６が参照層であり、第２の強磁性層１０７が記録層である。第１の強磁性層１０６、第２の強磁性層１０７、非磁性層１０８の材料及び膜厚は、実施例１と同じである。非特許文献３などに示されているように、Ｃｏ，Ｆｅなどの３ｄ遷移金属を少なくとも１種類含んだ材料が、膜厚を制御することによって磁気異方性が膜面平行方向から垂直方向に変化する原因は界面での特殊な異方性である。この特殊な界面磁気異方性は、特にＭｇＯ，Ａｌ2Ｏ3，ＳｉＯ2などの酸化物との界面において顕著に表れると考えられる。従って、図１１のような構成とすることで、参照層のＨkrefを大きくすることができる。このように作製した磁気抵抗効果素子１０１におけるＡＰ状態のＥ／ｋBＴはおよそ７０であった。
【００３３】
（３）式に示したように、Ｊc0はＨkrefに比例する。従って、参照層のＨkrefが大きくなると、参照層の磁化は電流によって反転しづらくなり、誤書込みを抑制することができる。例えば、第２の非磁性層１１０２にＭｇＯを用いた場合の膜厚は０．４ｎｍとした。また、第２の非磁性層１１０２にはＰｔ，Ｐｄ、若しくはこれらの材料を少なくとも一つ以上含む材料に代表されるスピン軌道相互作用の大きい材料を適用しても良い。このような材料を用いた場合、参照層のダンピング定数αを大きくすることができる。（３）式に示したように、Ｊc0はαに比例する。従って、αが大きくなると、参照層の磁化は電流によって反転しづらくなり、誤書込みを抑制することができる。例えば、第２の非磁性層１１０２にＰｔを用いた場合の膜厚は２ｎｍとした。
【００３４】
また、図１２に示すように、第２の強磁性層１０７の、非磁性層１０８と反対側の界面に、ＭｇＯ，Ａｌ2Ｏ3，ＳｉＯ2などの酸化物障壁層を適用した第３の非磁性層１２０２を作製しても良い。この場合は、Ｈkrecを増大することが可能であり、記録保持時間を長くすることができる。
【００３５】
＜実施例３＞
本発明の別の観点によると、実施例１に示した磁気抵抗効果素子において、記録層を形成する際のエッチングを、参照層の表面で止めてもよい。
【００３６】
図１３に、本実施例の磁気抵抗効果素子１０１及びメモリセル１００の断面模式図を示す。図１３の例では、第１の強磁性層１０６が参照層であり、第２の強磁性層１０７が記録層である。本実施例の磁気抵抗効果素子１０１も、実施例１の磁気抵抗効果素子１０１と同様に、２回の露光工程で作製した。また、参照層及び記録層にＣｏＦｅＢを用い、非磁性層１０８にＭｇＯを用いた膜において、露光装置を用いて記録層の形状にパターニングした。その後、エッチング装置を用いて参照層ＣｏＦｅＢ表面までエッチングすることで記録層を形成した。さらに、記録層ＣｏＦｅＢ及び障壁層ＭｇＯの側面を層間絶縁膜で保護した。次に、露光装置を用いて参照層の形状にパターニングし、エッチング装置で参照層ＣｏＦｅＢをエッチングした。最後に、参照層ＣｏＦｅＢの側面をもう一度、層間絶縁膜で保護した。
【００３７】
このような工程で作製した実施例３の磁気抵抗効果素子１０１の利点は、１回目のエッチングの際のプロセスマージンが広い点である。エッチングが非磁性層１０８の途中で止まっていても問題ないため、エッチング深さにばらつきがあっても非磁性層１０８の膜厚分だけ、ばらつきを吸収することが可能である。実際に、このような方法で作製した磁気抵抗効果素子１０１におけるＡＰ状態のＥ／ｋBＴはおよそ７０であった。
【００３８】
＜実施例４＞
本発明の別の観点によると、参照層の面積を記録層の面積より大きくするために、第１の強磁性層、非磁性層、第２の強磁性層を形成する際のエッチング方向に角度をつけて、磁気抵抗効果素子をテーパー構造としても良い。
【００３９】
図１４に、本実施例の磁気抵抗効果素子１０１及びメモリセル１００の断面模式図を示した。図１４の例では、第１の強磁性層１０６が参照層であり、第２の強磁性層１０７が記録層である。また、参照層及び記録層にはＣｏＦｅＢを、非磁性層１０８にはＭｇＯを用いた。本実施例の磁気抵抗効果素子１０１は、１回の露光工程で作製可能という利点がある。エッチング方向の角度は、エッチング条件や各層の膜厚などによって異なる。図１４に示した例では、エッチング方向の角度は基板面に対して垂直方向を０度として、３０度で行った。このエッチング方向の角度は、ｄrec，ｄrefなどの設計値によって調整すれば良い。このような方法で作製した磁気抵抗効果素子１０１におけるＡＰ状態のＥ／ｋBＴはおよそ７０であった。
【００４０】
［メモリ回路構造］
図１５に、本発明による磁気ランダムアクセスメモリの構成例を示す。図１５において、１０３はソース線、１０１は本発明の磁気抵抗効果素子であり、１０４はビット線、１０２はセル選択トランジスタ、１０５はワード線、１００は一つの磁気メモリセルを表す。
【００４１】
複数のビット線が相互に平行に配置され、ビット線と平行な方向に、複数のソース線が互いに平行に配置されたている。また、ビット線と交差する方向に、複数のワード線が互いに平行に配置されている。磁気抵抗効果素子と選択トランジスタ１０２を備えるメモリセル１００は、ビット線とワード線とが交差する部分に配置されている。１１３と１１４はビット線に流す電流の大きさを制御する抵抗変化素子（例えばトランジスタ）、１１５は抵抗変化素子１１３と１１４の伝導状態を制御する抵抗制御用のワード線である。ビット線１０４には磁気メモリセルからの読み出し信号を増幅するセンスアンプが接続されている。図示の例では、選択トランジスタ１０２の一端がソース線１０３に電気的に接続され、磁気抵抗効果素子１０１の記録層側がビット線１０４に接続され、選択トランジスタ１０２はワード線１０５によって制御される。
【００４２】
本構成の場合の書込みは、図１６に示されている通り、例えばメモリセル１００への書き込みを行う場合、まず、ＣＰＵからアドレスコントローラに書込むべきメモリセル１００のアドレスを指定する信号が送られる。次に、アドレスコントローラから、電流を流したいビット線１０４に接続された書き込みドライバにライトイネーブル信号を送って昇圧し、次に抵抗制御ドライバの電圧を制御して、ビット線１０４に所定の電流を流す。電流の向きに応じ、抵抗変化素子１１３に接続されている書き込みドライバないし、抵抗変化素子１１４に接続されている書き込みドライバのいずれかをグラウンドに落として、電位差を調節して電流方向を制御する。次に所定時間経過後、ワード線１０５に接続された書き込みドライバにライトイネーブル信号を送り、書き込みドライバを昇圧して、選択トランジスタ１０２をオンにする。これにより磁気抵抗効果素子１０１に電流が流れ、スピントルク磁化反転が行われる。所定の時間、選択トランジスタ１０２をオンにしたのち、書込みドライバへの信号を切断し、選択トランジスタ１０２をオフにする。
【００４３】
読出しの際は、ＣＰＵからアドレスコントローラに、読み出すべきメモリセル１００のアドレスを指定する信号が送られる。次に、アドレスコントローラからの信号で、読出したいメモリセルにつながったビット線１０４のみを読出し電圧Ｖに昇圧し、磁気抵抗効果素子１０１につながっているワード線１０５にイネーブル信号を送って選択トランジスタ１０２をオンにして電流を流す。そして、所望のメモリセル１００の磁気抵抗効果素子１０１の抵抗の両端にかかる電圧差をセンスアンプで増幅することで、読出しを行う。
【００４４】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００４５】
１００  メモリセル
１０１  磁気抵抗効果素子
１０２  選択トランジスタ
１０３  ソース線
１０４  ビット線
１０５  ワード線
１０６  第１の強磁性層
１０７  第２の強磁性層
１０８  非磁性層
【図１】
0005492144.tif 000002
【図２Ａ】
0005492144.tif 000003
【図２Ｂ】
0005492144.tif 000004
【図３Ａ】
0005492144.tif 000005
【図３Ｂ】
0005492144.tif 000006
【図４Ａ】
0005492144.tif 000007
【図４Ｂ】
0005492144.tif 000008
【図５Ａ】
0005492144.tif 000009
【図５Ｂ】
0005492144.tif 000010
【図６】
0005492144.tif 000011
【図７】
0005492144.tif 000012
【図８】
0005492144.tif 000013
【図９Ａ】
0005492144.tif 000014
【図９Ｂ】
0005492144.tif 000015
【図１０Ａ】
0005492144.tif 000016
【図１０Ｂ】
0005492144.tif 000017
【図１０Ｃ】
0005492144.tif 000018
【図１１】
0005492144.tif 000019
【図１２】
0005492144.tif 000020
【図１３】
0005492144.tif 000021
【図１４】
0005492144.tif 000022
【図１５】
0005492144.tif 000023
【図１６】
0005492144.tif 000024