(57)【特許請求の範囲】
【請求項１】
半導体ウェハに、複数の配線層を形成し、それぞれ前記複数の配線層の一部を含む半導体チップとなるチップ構成部を複数形成し、相互に隣り合う前記チップ構成部を前記配線層に含まれる接続配線を介して相互に電気的に接続する第１工程と、
相互に隣り合う前記チップ構成部の間において前記接続配線と交差するように延伸するスクライブ線に沿って、前記半導体ウェハを切断することによって、前記チップ構成部の各々を相互に分離させて前記半導体チップを形成する第２工程と、
をこの順に行い、
前記第１工程では、前記接続配線において、前記チップ構成部に対する接続端よりも、これら接続端の間に位置する中間部の方が、幅狭となるように、前記接続配線を、前記複数の配線層のうち最も表層の配線層から数えて２番目以降の配線層に形成する半導体装置の製造方法。
【請求項２】
前記接続配線は相互に隣り合う前記チップ構成部の電源線を互いに接続しており、
前記第１工程と前記第２工程との間に、前記接続配線を介して前記チップ構成部の前記電源線に電源を供給する第３工程を備える請求項１に記載の半導体装置の製造方法。
【請求項３】
前記接続配線をＡｌにより形成する請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記接続配線における前記中間部の幅は、前記接続配線における前記チップ構成部に対する前記接続端の幅よりも５μｍ以上狭い請求項１乃至３の何れか一項に記載の半導体装置の製造方法。
【請求項５】
前記接続配線における前記チップ構成部に対する前記接続端の幅は６５μｍ以上８０μｍ以下であり、
前記接続配線における前記中間部の幅は４０μｍ以上６０μｍ以下である請求項１乃至４の何れか一項に記載の半導体装置の製造方法。
【請求項６】
前記接続配線の前記中間部は、前記スクライブ線の長手方向に対して直交する方向における長さが、少なくとも３０μｍ以上である請求項１乃至５の何れか一項に記載の半導体装置の製造方法。
【請求項７】
前記接続配線の前記中間部は、前記スクライブ線の長手方向に対して直交する方向における該スクライブ線の中央部に位置する請求項１乃至６の何れか一項に記載の半導体装置の製造方法。
【請求項８】
前記第１工程では、複数のダミーメタルからなるダミーメタルパターンを、前記複数の配線層のうち、前記接続配線の上層と下層とのうちの少なくとも何れか１つの配線層において、前記接続配線の配置領域及びその近傍と対応する範囲にのみ形成する請求項１乃至７の何れか一項に記載の半導体装置の製造方法。
【請求項９】
複数の配線層と、
それぞれ前記複数の配線層の一部を含む半導体チップとなる複数のチップ構成部と、
前記配線層に含まれ、相互に隣り合う前記チップ構成部を相互に電気的に接続する接続配線と、
を備え、
前記接続配線は、前記複数の配線層のうち最も表層の配線層から数えて２番目以降の配線層に形成され、且つ、該接続配線において、前記チップ構成部に対する接続端よりも、これら接続端の間に位置する中間部の方が、幅狭である半導体ウェハ。
【請求項１０】
前記接続配線は相互に隣り合う前記チップ構成部の電源線を互いに接続している請求項９に記載の半導体ウェハ。
【請求項１１】
前記接続配線はＡｌからなる請求項９又は１０に記載の半導体ウェハ。
【請求項１２】
前記接続配線における前記中間部の幅は、前記接続配線における前記チップ構成部に対する前記接続端の幅よりも５μｍ以上狭い請求項９乃至１１の何れか一項に記載の半導体ウェハ。
【請求項１３】
前記接続配線における前記チップ構成部に対する前記接続端の幅は６５μｍ以上８０μｍ以下であり、
前記接続配線における前記中間部の幅は４０μｍ以上６０μｍ以下である請求項９乃至１２の何れか一項に記載の半導体ウェハ。
【請求項１４】
前記接続配線の前記中間部は、相互に隣り合う前記チップ構成部の間において前記接続配線と交差するように延伸するスクライブ線の長手方向に対して直交する方向における長さが、少なくとも３０μｍ以上である請求項９乃至１３の何れか一項に記載の半導体ウェハ。
【請求項１５】
前記接続配線の前記中間部は、相互に隣り合う前記チップ構成部の間において前記接続配線と交差するように延伸するスクライブ線の長手方向に対して直交する方向における該スクライブ線の中央部に位置する請求項９乃至１４の何れか一項に記載の半導体ウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体チップ及び半導体ウェハに関する。
【背景技術】
【０００２】
一般的に、半導体チップは、１枚の半導体ウェハ（以下、単にウェハ）にそれぞれ半導体チップ（以下、単にチップ）となるチップ構成部を複数形成し、ウェハをスクライブ線に沿ってダイサーにより切断する（ダイシングする）ことにより各チップ構成部を相互に分離させることによって製造される。
【０００３】
各チップ構成部を分離させる前の段階で、１枚のウェハ内の複数のチップ構成部に対して一括して検査を行うなどの目的のため、隣り合うチップ構成部を相互に接続する接続配線を設けることがある。このようにチップ構成部間を接続する接続配線を形成する点については、例えば、特許文献１〜３に記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２８６３１６号公報
【特許文献２】特開平８−１８１３３０号公報
【特許文献３】特開平５−２９４１３号公報
【特許文献４】特開２００４−２３５３５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
チップ構成部間の接続配線は、ダイシングの際にダイサーにより切断される。このため、接続配線の切断を容易にするためには、つまり、ダイシング性を向上させるためには、接続配線が細い方が好ましい。しかし、接続配線が細すぎると、接続配線のインピーダンスが増大し、接続配線を介した所望の電源供給或いは信号伝達が困難になる可能性がある。
【０００６】
このように、接続配線のインピーダンスの増大を抑制することと、半導体ウェハのダイシング性を向上させることとを両立させることは困難だった。
【課題を解決するための手段】
【０００７】
本発明は、半導体ウェハに、複数の配線層を形成し、それぞれ前記複数の配線層の一部を含む半導体チップとなるチップ構成部を複数形成し、相互に隣り合う前記チップ構成部を何れかの前記配線層に含まれる接続配線を介して相互に電気的に接続する第１工程と、相互に隣り合う前記チップ構成部の間において前記接続配線と交差するように延伸するスクライブ線に沿って、前記半導体ウェハを切断することによって、前記チップ構成部の各々を相互に分離させて前記半導体チップを形成する第２工程と、をこの順に行い、前記第１工程では、前記接続配線において、前記チップ構成部に対する接続端よりも、これら接続端の間に位置する中間部の方が、幅狭となるように、前記接続配線を形成することを特徴とする半導体装置の製造方法を提供する。
【０００８】
この半導体装置の製造方法によれば、接続配線における中間部が、当該接続配線における半導体チップに対する接続端よりも幅狭となるように、接続配線を形成するので、第２工程ではその幅狭な中間部をダイシングすることにより、半導体ウェハのダイシング性を向上させることができる。しかも、接続配線における半導体チップに対する接続端は中間部よりも幅広となるように形成するため、接続配線の全体を幅狭にする場合と比べて接続配線のインピーダンスの増大を抑制することができる。
【０００９】
また、本発明は、半導体基板と、この半導体基板上に形成されている複数の配線層と、を備え、何れかの前記配線層に含まれる配線の先端が半導体チップの端面に露出し、当該露出している配線の先端部は、当該配線の基端部よりも幅狭となっていることを特徴とする半導体チップを提供する。
【００１０】
また、本発明は、複数の配線層と、それぞれ前記複数の配線層の一部を含む半導体チップとなる複数のチップ構成部と、何れかの前記配線層に含まれ、相互に隣り合う前記チップ構成部を相互に電気的に接続する接続配線と、を備え、前記接続配線は、該接続配線において、前記チップ構成部に対する接続端よりも、これら接続端の間に位置する中間部の方が、幅狭であることを特徴とする半導体ウェハを提供する。
【発明の効果】
【００１１】
本発明によれば、接続配線のインピーダンスの増大を抑制することと、半導体ウェハのダイシング性を向上させることとを両立させることができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係る半導体ウェハの要部の平面構造を示す図である。
【図２】第１の実施形態に係る半導体ウェハの要部を示す断面図である。
【図３】第１の実施形態に係る半導体ウェハの平面図である。
【図４】第１の実施形態の動作を説明するための図である。
【図５】第１の実施形態に係る半導体チップの端部の平面構造を示す図である。
【図６】第１の実施形態に係る半導体チップの端面を示す正面図である。
【図７】第１の変形例に係る半導体ウェハの要部の平面構造を示す図である。
【図８】第２の変形例に係る半導体ウェハの要部の平面構造を示す図である。
【図９】第３の変形例に係る半導体ウェハの要部の平面構造を示す図である。
【図１０】第４の変形例に係る半導体ウェハの要部の平面構造を示す図である。
【図１１】第５の変形例に係る半導体ウェハの要部の平面構造を示す図である。
【図１２】第６の変形例に係る半導体ウェハの要部の平面構造を示す図である。
【図１３】第６の変形例に係る半導体ウェハの要部を示す断面図である。
【図１４】第６の変形例の動作を説明するための図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
【００１４】
〔第１の実施形態〕
図１及び図２は第１の実施形態に係る半導体ウェハ（以下、単にウェハ）１の要部を示す図である。このうち図１はウェハ１の平面構造を示す。また、図２は図１のＡ−Ａ線に沿った断面形状を示す。図３は第１の実施形態に係る半導体ウェハ１の平面図、図４は第１の実施形態の動作を説明するための図である。図５は第１の実施形態に係る半導体チップ（以下、単にチップ）６０の端部の平面構造を示す図、図６は第１の実施形態に係るチップ６０の端面６０ａを示す正面図である。
【００１５】
本実施形態に係る半導体装置の製造方法では、ウェハ１に、複数の配線層（例えば、下層配線層４１及び表層配線層４２）を形成し、それぞれ複数の配線層（例えば、下層配線層４１及び表層配線層４２）の一部を含む半導体チップ６０となるチップ構成部２を複数形成し、相互に隣り合うチップ構成部２を何れかの配線層（例えば、下層配線層４１）に含まれる接続配線３を介して相互に電気的に接続する第１工程と、相互に隣り合うチップ構成部２の間において接続配線３と交差するように延伸するスクライブ線４に沿って、ウェハ１を切断することによって、チップ構成部２の各々を相互に分離させて半導体チップ６０を形成する第２工程と、をこの順に行う。第１工程では、接続配線３において、チップ構成部２に対する接続端３ａよりも、これら接続端３ａの間に位置する中間部３ｂの方が、幅狭となるように、接続配線３を形成する。また、本実施形態に係るチップ６０は、半導体基板（シリコン基板２１）と、この半導体基板上に形成されている複数の配線層（例えば、下層配線層４１及び表層配線層４２）と、を備え、何れかの配線層（例えば、下層配線層４１）に含まれる配線７の先端がチップ６０の端面に露出し、当該露出している配線７の先端部７ｂは、当該配線７の基端部７ａよりも幅狭となっている。また、本実施形態に係るウェハ１は、複数の配線層（例えば、下層配線層４１及び表層配線層４２）と、それぞれ複数の配線層の一部を含むチップ６０となる複数のチップ構成部２と、何れかの配線層（例えば、下層配線層４１）に含まれ、相互に隣り合うチップ構成部２を相互に電気的に接続する接続配線３と、を備え、接続配線３は、該接続配線３において、チップ構成部２に対する接続端３ａよりも、これら接続端３ａの間に位置する中間部３ｂの方が、幅狭である。以下、詳細に説明する。
【００１６】
先ず、本実施形態に係るウェハ１の構成を説明する。
【００１７】
図３のＢ部には、ウェハ１のＡ部を拡大して示している。図３に示すように、本実施形態に係るウェハ１は、複数のチップ構成部２と、相互に隣り合うチップ構成部２を相互に電気的に接続する接続配線３と、を備える。
【００１８】
接続配線３は、詳細には、図１に示すように、チップ構成部２が備える配線１１と、このチップ構成部２に対して隣り合うチップ構成部２が備える配線１１と、を相互に電気的に接続している。
【００１９】
図１に示すように、接続配線３は、該接続配線３において、チップ構成部２に対する接続端３ａよりも、これら接続端３ａの間に位置する中間部３ｂの方が、幅狭となるように、くびれた形状に形成されている。このように中間部３ｂの幅を狭くすることにより、ダイシング性を向上させることができる。
【００２０】
接続配線３のより具体的な形状を説明すると、接続配線３における接続端３ａと中間部３ｂとの間には、接続端３ａ側から中間部３ｂ側に向かうにつれて徐々に幅狭となる幅変化部３ｃが形成されている。この幅変化部３ｃでは、例えば、接続端３ａ側から中間部３ｂ側に向かうにつれて接続配線３の幅が線形に（直線状に）変化している。更に、接続端３ａと幅変化部３ｃとの間には、幅が一定の一定幅部３ｄが形成されている。一定幅部３ｄは、接続端３ａと同じ幅に設定されている。
【００２１】
接続配線３及び配線１１は、例えば、電源を供給するための電源線である。一般に、電源線は信号線よりも配線幅が太い。このため、接続配線３が信号線である場合よりも、接続配線３が電源線である場合の方が、ダイシング性が悪い。
【００２２】
接続配線３及び配線１１は、例えば、Ａｌなどの金属により構成されている。
【００２３】
接続配線３の中間部３ｂの配線幅（幅）は、例えば、接続端３ａの幅よりも５μｍ以上狭く設定されている。接続配線３の接続端３ａの幅は、例えば、６５μｍ以上８０μｍ以下であり、中間部３ｂの幅は、例えば、４０μｍ以上６０μｍ以下であることが挙げられる。
【００２４】
ここで、スクライブ線４は、相互に隣り合うチップ構成部２の間において接続配線３と交差するように延伸する。このスクライブ４線に沿って、ウェハ１をダイサー（図示略）により切断する（ダイシングする）ことによって、チップ構成部２の各々は相互に分離されて、それぞれチップ６０（図５）となる。ダイシングに用いられるダイサー（図示略）のダイシングブレード（図示略）のブレード幅は、例えば、２０μｍ〜３０μｍ程度である。このブレード幅に対し、中間部３ｂの長さ、すなわち、スクライブ線４の長手方向に対して直交する方向における中間部３ｂの長さＬは、例えば、少なくとも３０μｍ以上に設定されている。中間部３ｂは、スクライブ線４の長手方向に対して直交する方向における該スクライブ線４の中央部に位置している。なお、図２では、境界線４ａよりも右側の領域がスクライブ線４の領域（スクライブ線領域）である。
【００２５】
図２に示すように、ウェハ１は、複数の配線層（例えば、下層配線層４１及び表層配線層４２）を備えている。接続配線３は、例えば、これら複数の配線層のうち最も表層の配線層から数えて２番目以降の配線層に形成されている。図２の例では、具体的には、最も表層の表層配線層４２から数えて２番目の配線層である下層配線層４１に接続配線３が形成されている。一般に、チップ構成部２の配線は、表層に近い程、厚く形成される。このため、接続配線３を下層配線とする方がダイシングが容易となる。
【００２６】
以下、図２を参照してウェハ１のより詳細な構造の一例を説明する。ウェハ１は、例えば、シリコン基板２１を備える。このシリコン基板２１上には、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域２２と、ｐ型ＭＯＳトランジスタ２３と、ｎ型ＭＯＳトランジスタ２４と、が形成されている。
【００２７】
ｐ型ＭＯＳトランジスタ２３及びｎ型ＭＯＳトランジスタ２４の各々は、ゲート絶縁膜２５と、ゲート電極２６と、エクステンション領域２７と、サイドウォール２８と、ソース・ドレイン拡散領域２９と、ゲート電極２６上及びソース・ドレイン拡散領域２９上に形成されたシリサイド層３０と、を備えて構成されている。
【００２８】
更に、ウェハ１は、素子分離領域２２、ｐ型ＭＯＳトランジスタ２３及びｎ型ＭＯＳトランジスタ２４を覆う第１層間絶縁膜３１と、接続配線３を含む下層配線層４１と、下層配線層４１を覆う第２層間絶縁膜３２と、第２層間絶縁膜３２上に形成された表層配線層４２と、パッシベーション膜４３と、を備える。下層配線層４１には、接続配線３の他に、配線１１及び配線１２が含まれる。配線１２とソース・ドレイン拡散領域２９上のシリサイド層３０とは、第１層間絶縁膜３１を貫通するように設けられたコンタクトプラグ３３を介して相互に電気的に接続されている。表層配線層４２には、表層配線１３が含まれる。この表層配線１３と配線１２とは、第２層間絶縁膜３２を貫通するビア３４を介して相互に電気的に接続されている。
【００２９】
このような構造のウェハ１において、図２の配線１１から左側の部分がチップ構成部２を構成する。
【００３０】
次に、本実施形態に係る半導体装置の製造方法を説明する。
【００３１】
本実施形態に係る半導体装置の製造方法は、例えば上述した構造のウェハ１の製造工程と、このウェハ１をスクライブ線４（図１）に沿って切断することにより個々のチップ構成部２を個片化して（チップ構成部２の各々を相互に分離させて）チップ６０を形成する工程とを含む。
【００３２】
先ず、一般的なＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の製造プロセスを用いて、シリコン基板２１上にｐ型ＭＯＳトランジスタ２３及びｎ型ＭＯＳトランジスタ２４を作成する。すなわち、シリコン基板２１上に、素子分離領域２２、ゲート絶縁膜２５、ゲート電極２６、エクステンション領域２７、サイドウォール２８、ソース・ドレイン拡散領域２９及びシリサイド層３０を形成することにより、ｐ型ＭＯＳトランジスタ２３及びｎ型ＭＯＳトランジスタ２４を作成する。
【００３３】
次に、素子分離領域２２、ｐ型ＭＯＳトランジスタ２３及びｎ型ＭＯＳトランジスタ２４を覆うように第１層間絶縁膜３１を形成する。次に、この第１層間絶縁膜３１においてソース・ドレイン拡散領域２９と対応する位置にコンタクトホール１４を形成し、このコンタクトホール１４内にコンタクトプラグ３３を形成する。
【００３４】
次に、接続配線３、配線１１及び配線１２を含む下層配線層４１を、金属（例えばＡｌ）により一括して形成する。なお、配線１２はコンタクトプラグ３３と導通されるように配置する。下層配線層４１の形成は、例えば、第１層間絶縁膜３１上及びコンタクトプラグ３３上に金属膜を形成した後、フォトリソグラフィー法によりマスクパターンを形成し、このマスクパターンを介してエッチングを行い、更にそのマスクパターンを除去することにより、行うことができる。
【００３５】
ここで、接続配線３は、その平面形状を図１に示すように、チップ構成部２に対する接続端３ａよりもこれら接続端３ａの間に位置する中間部３ｂの方が幅狭となるように、くびれた形状に形成する。中間部３ｂの幅は、例えば、接続端３ａの幅よりも５μｍ以上狭くなるようにする。また、接続端３ａの幅は、例えば、６５μｍ以上８０μｍ以下となり、中間部３ｂの幅は、例えば、４０μｍ以上６０μｍ以下となるようにする。また、中間部３ｂの長さＬ（図１）が、例えば、少なくとも３０μｍ以上となるようにする。更に、中間部３ｂは、後に形成されるスクライブ線４の長手方向に対して直交する方向における該スクライブ線４の中央部に位置させる。
【００３６】
次に、接続配線３、配線１１及び配線１２を覆うように第１層間絶縁膜３１上に第２層間絶縁膜３２を形成する。次に、この第２層間絶縁膜３２において所定の配線１２と対応する位置にビアホール１５を形成し、このビアホール１５内にビア３４を形成する。
【００３７】
次に、第２層間絶縁膜３２上に、表層配線１３を含む表層配線層４２を、金属（例えばＡｌ）により一括して形成する。ここで、表層配線層４２の形成は、例えば、第２層間絶縁膜３２上及びビア３４上に金属膜を形成した後、フォトリソグラフィー法によりマスクパターンを形成し、このマスクパターンを介してエッチングを行い、更にそのマスクパターンを除去することにより、行うことができる。
【００３８】
次に、表層配線１３の一部を覆うようにパッシベーション膜４３を形成する。
【００３９】
以上により、ウェハ１は図２の状態となる。この状態において、ウェハ１上には複数のチップ構成部２が形成されている。そして、相互に隣り合うチップ構成部２が接続配線３を介して相互に電気的に接続されている。
【００４０】
ここで、上述のように、接続配線３及び配線１１は、例えば、電源線である。このようにウェハ１上にチップ構成部２を形成した段階で、接続配線３を順次に介することによりウェハ１上の各チップ構成部２の配線１１に対して一括して電源供給を行い、これらチップ構成部２に対して検査等を行うことができる。ここで、接続配線３は、上述のように、ダイシング性の向上のために中間部３ｂが幅狭に形成されているが、接続端３ａは中間部３ｂよりも幅広に形成されている。このため、接続端３ａも幅狭に形成されている場合（接続配線３の全体が幅狭に形成されている場合）と比べて、接続配線３のインピーダンスの増大を抑制することができる。よって、接続配線３を介して所望の電源供給を効率良く行うことができる。
【００４１】
次に、ダイシングを行う。つまり、相互に隣り合うチップ構成部２の間において接続配線３と交差するように延伸するスクライブ線４に沿って導体ウェハ１をダイサー（図示略）により切断することによって、チップ構成部２の各々を相互に分離させて、チップ６０を形成する。
【００４２】
図４に示すダイシングストリート１６は、ダイシングの際におけるダイサーのダイシングブレード（図示略）の通り道である。ダイシングストリート１６は、例えば、スクライブ線４の中央部（スクライブ線４の長手方向に対して直交する方向における該スクライブ線４の中央部）に位置する。ウェハ１は、このダイシングストリート１６において切断されて、該ダイシングストリート１６の両側のチップ構成部２が相互に分離される。なお、ダイシングブレードのブレード幅は、例えば、２０μｍ〜３０μｍ程度であるため、ダイシングストリート１６の幅も、このブレード幅と同程度となる。
【００４３】
ここで、上述のように、接続配線３の中間部３ｂは、接続端３ａよりも幅狭に形成されている。よって、図４に示すように、ダイシングストリート１６が中間部３ｂにおいて接続配線３を横切るようにしてダイシングを行うことにより、接続配線３を容易に切断することができる。
【００４４】
このように、本実施形態では、接続配線３のインピーダンスの増大を抑制することと、ウェハ１のダイシング性を向上させることとを両立させることができる。
【００４５】
次に、このようなダイシングによって得られる個片化されたチップ６０の構造について図５及び図６を参照して説明する。図５は個片化されたチップ６０の端部の平面構造を示す図であり、図６は個片化されたチップ６０の端面６０ａを示す概略的な正面図である。
【００４６】
図６に示すように、ダイシングにより個片化されたチップ６０の端面６０ａには、配線７が露出している。この配線７は、個片化される前の段階では、当該チップ６０となるチップ構成部２と、当該チップ構成部２の隣に位置していた別のチップ構成部２と、を相互に電気的に接続する接続配線３として機能していたものである。図５に示すように、配線７は、その基端部７ａよりも先端部７ｂが幅狭となっている。
【００４７】
以上のような第１の実施形態に係る半導体装置の製造方法によれば、接続配線３における中間部３ｂが、当該接続配線３におけるチップ構成部２に対する接続端３ａよりも幅狭となるように、接続配線３を形成するので、その幅狭な中間部３ｂをダイシングすることにより、ウェハ１のダイシング性を向上させることができる。しかも、接続配線３におけるチップ構成部２に対する接続端３ａは中間部３ｂよりも幅広となるように形成するため、接続配線３の全体を幅狭にする場合と比べて接続配線３のインピーダンスの増大を抑制することができる。つまり、接続配線３のインピーダンスの増大を抑制することと、ウェハ１のダイシング性を向上させることとを両立させることができる。
【００４８】
また、第１の実施形態に係るチップ６０によれば、該チップ６０の端面６０ａに配線７が露出していることから、ダイシング前の段階（このチップ６０がウェハ１のチップ構成部２であった段階）では、このチップ構成部２はこの配線７を介して隣のチップ構成部２と電気的に接続されていた蓋然性が高いと言える。そして、この配線７は、該配線７の基端部７ａよりも先端部７ｂが幅狭となっているので、この幅狭な部分がダイシングされることにより、当該チップ構成部２と、その隣に位置していたチップ構成部２とが分離されたと言える。よって、ウェハ１のダイシング性が向上できていたと言える。しかも、その配線７における基端部７ａは先端部７ｂよりも幅広であるため、この配線７の全体が幅狭である場合と比べて、配線７のインピーダンスの増大を抑制できていたと言える。
【００４９】
また、第１の実施形態に係るウェハ１によれば、接続配線３における中間部３ｂが、当該接続配線３におけるチップ構成部２に対する接続端３ａよりも幅狭であるため、その幅狭な中間部３ｂをダイシングすることにより、ウェハ１のダイシング性を向上させることができる。しかも、接続配線３におけるチップ構成部２に対する接続端３ａは中間部３ｂよりも幅広であるため、接続配線３の全体が幅狭である場合と比べて接続配線３のインピーダンスの増大を抑制することができる。
【００５０】
また、接続配線３は、電源線であり、相互に隣り合うチップ構成部２の電源線としての配線１１を相互に電気的に接続している。一般に電源線は信号線よりも配線幅が太い。よって、接続配線３が信号線である場合よりもダイシングの際に切断されにくい。この場合に、上述したように、接続配線３の中間部３ｂを幅狭とすることにより、接続配線３をダイシングにより切断しやすくすることができる。つまり、接続配線３が信号線である場合よりも、接続配線３が電源線である場合の方が、上述したように中間部３ｂを幅狭とすることの効果が高いと言える。
【００５１】
また、Ａｌからなる配線はＣｕなどからなる配線よりも高抵抗であるため、同じ電流を流すためにはより幅広に形成する必要がある。しかし、配線が幅広になるほどダイシング性が悪化するため、中間部３ｂは幅狭に形成したい。つまり、接続配線３がＡｌである場合には、中間部３ｂを幅狭に形成することの効果が一層高くなる。
【００５２】
また、接続配線３を複数の配線層のうち最も表層の配線層から数えて２番目以降の配線層に形成することにより、接続配線３をチップ構成部２の表層から遠ざけて配置することができる（下層に配置することができる）。上述のように、チップ構成部２の配線は一般に表層に近い程厚く形成されるため、このように接続配線３を下層に配置する方が、つまり、表層配線よりも接続配線３が薄い方が、ダイシングが容易となる。
【００５３】
上記の第１の実施形態では、図１に示すように、接続配線３が幅変化部３ｃと接続端３ａとの間に一定幅部３ｄを有する例を説明したが、接続配線３は幅変化部３ｃと接続端３ａとの間に一定幅部３ｄを有していない形状とすることもできる。例えば、図７に示す第１の変形例のように、幅変化部３ｃの一端が接続端３ａを構成していても良い。
【００５４】
また、上記の第１の実施形態では、接続配線３が一方の接続端３ａと中間部３ｂとの間に１つの幅変化部３ｃを有する例を説明したが、接続配線３は一方の接続端３ａと中間部３ｂとの間に複数の幅変化部３ｃを有していても良い。例えば、図８に示す第２の変形例のように、接続配線３は一方の接続端３ａと中間部３ｂとの間に２つの幅変化部３ｃを有する形状とすることができる。また、これに伴い、接続配線３は、例えば、図８に示すように、一方の接続端３ａと中間部３ｂとの間に複数の一定幅部３ｄを有する形状とすることができる。
【００５５】
また、上記においては、接続配線３の幅が幅変化部３ｃにおいて線形に（直線状に）変化する例を説明したが、例えば、図９及び図１０に示すように、接続配線３の幅が幅変化部３ｃにおいて曲線状に変化するようにしても良い。このうち図９に示す第３の変形例では、幅変化部３ｃでの接続配線３の幅の変化量（変化割合）は、接続端３ａ側から中間部３ｂ側に向かうにつれて徐々に大きくなる。また、図１０に示す第４の変形例では、幅変化部３ｃでの接続配線３の幅の変化量（変化割合）は、接続端３ａ側から中間部３ｂ側に向かうにつれて徐々に小さくなる。
【００５６】
また、上記においては、接続配線３が幅変化部３ｃ（接続端３ａ側から中間部３ｂ側に向かうにつれて徐々に幅狭となる部分）を有する例を説明したが、例えば、図１１に示す第５の変形例のように、接続配線３は幅変化部３ｃに代えて段差部３ｅを有することとしても良い。
【００５７】
次に、第６の変形例を説明する。第６の変形例では、例えば、図１２に示すように、複数のダミーメタル５からなるダミーメタルパターン６をウェハ１に形成する。このダミーメタルパターン６は、複数の配線層のうち、接続配線３の上層と下層とのうちの少なくとも何れか１つの配線層において、接続配線３の配置領域及びその近傍と対応する範囲にのみ形成する。第６の変形例では、例えば、図１２のＡ−Ａ線に沿った断面図である図１３に示すように、ダミーメタルパターン６は、接続配線３の上層の配線層（表層配線層４２）に形成する。なお、図１３においても、境界線４ａよりも右側の領域がスクライブ線４の領域（スクライブ線領域）である。ダミーメタルパターン６を構成する個々のダミーメタル５は、例えば、平面形状が矩形状であることが挙げられる。ただし、ダミーメタル５の平面形状は、その他の多角形状などにしても良い。また、図１２にはマトリクス状に配置されたダミーメタル５からなるダミーメタルパターン６を例示しているが、ダミーメタルパターン６におけるダミーメタル５の配置はこの例に限らず、千鳥状などに配置しても良い。ダミーメタル５は、例えば、Ａｌ（アルミニウム）などの金属により構成することができるが、その他の金属（Ｃｕ（銅）など）により構成しても良い。ダイシングの際には、図１４に網掛けで示すように、ウェハ１にチッピング１７が発生することがある。チッピング１７は、特に、接続配線３の配置領域及びその近傍において発生しやすい。なぜなら、接続配線３がダイサーのダイシングブレードに巻き込まれるなどの原因により、接続配線３及びその周囲の構成（例えば、第１及び第２層間絶縁膜３１、３２）がめくれてしまったりするためである。第６の変形例では、ダミーメタルパターン６がウェハ１に形成されているので、以下に説明するように、チッピング１７の広がりを抑制することができる。ダイシングの際にチッピング１７が発生した場合、このチッピング１７により生じる割れ目は、ダイシングストリート１６からチップ構成部２側に向けて広がるが、例えば図１５に示すように、この割れ目がダミーメタル５に突き当たることによって、チッピング１７の進行（広がり）が食い止められる。これにより、チッピング１７の広がりを抑制することができる。しかも、ダミーメタルパターン６は、接続配線３の上層において、接続配線３の配置領域及びその近傍と対応する範囲にのみ配置されている。このため、これ以外の範囲にもダミーメタルパターン６を形成する場合と比べて、ダミーメタル５の存在自体によってダイシング性が損なわれてしまうことを抑制でき、ダイシングを容易に行うことができるようになる。このように、第６の変形例では、ダイシング性の低下を抑制することと、ダイシングの際におけるウェハ１のチッピング１７の拡大を抑制することとを両立させることができる。
【００５８】
また、上記においては、接続配線３が電源線である例（接続配線３が電源線としての配線１１どうしを相互に電気的に接続する例）を説明したが、接続配線３は信号線であっても良い（接続配線３が信号線としての配線１１どうしを相互に電気的に接続しても良い）。この場合、例えば、ウェハ１上にチップ構成部２を形成した段階で、接続配線３を順次に介することによりウェハ１上の各チップ構成部２に対して一括して信号入力を行い、これらチップ構成部２に対して検査等を行うことができる。
【００５９】
また、上記においては、素子分離をＳＴＩ構造の素子分離領域２２により行う例を説明したが、素子分離はＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）により行うようにしても良い。また、上記においては、接続配線３及びダミーメタル５をＡｌにより形成する例を説明したが、接続配線３及びダミーメタル５はその他の金属（例えばＣｕなど）により形成しても良い。
以下、参考形態の例を付記する。
（付記１）
半導体ウェハに、複数の配線層を形成し、それぞれ前記複数の配線層の一部を含む半導体チップとなるチップ構成部を複数形成し、相互に隣り合う前記チップ構成部を何れかの前記配線層に含まれる接続配線を介して相互に電気的に接続する第１工程と、
相互に隣り合う前記チップ構成部の間において前記接続配線と交差するように延伸するスクライブ線に沿って、前記半導体ウェハを切断することによって、前記チップ構成部の各々を相互に分離させて前記半導体チップを形成する第２工程と、
をこの順に行い、
前記第１工程では、前記接続配線において、前記チップ構成部に対する接続端よりも、これら接続端の間に位置する中間部の方が、幅狭となるように、前記接続配線を形成することを特徴とする半導体装置の製造方法。
（付記２）
前記接続配線は相互に隣り合う前記チップ構成部の電源線を互いに接続しており、
前記第１工程と前記第２工程との間に、前記接続配線を介して前記チップ構成部の前記電源線に電源を供給する第３工程を備えることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記接続配線をＡｌにより形成することを特徴とする付記１又は２に記載の半導体装置の製造方法。
（付記４）
前記接続配線を、前記複数の配線層のうち最も表層の配線層から数えて２番目以降の配線層に形成することを特徴とする付記１乃至３の何れか１つに記載の半導体装置の製造方法。
（付記５）
前記接続配線における前記中間部の幅は、前記接続配線における前記チップ構成部に対する前記接続端の幅よりも５μｍ以上狭いことを特徴とする付記１乃至４の何れか１つに記載の半導体装置の製造方法。
（付記６）
前記接続配線における前記チップ構成部に対する前記接続端の幅は６５μｍ以上８０μｍ以下であり、
前記接続配線における前記中間部の幅は４０μｍ以上６０μｍ以下であることを特徴とする付記１乃至５の何れか１つに記載の半導体装置の製造方法。
（付記７）
前記接続配線の前記中間部は、前記スクライブ線の長手方向に対して直交する方向における長さが、少なくとも３０μｍ以上であることを特徴とする付記１乃至６の何れか１つに記載の半導体装置の製造方法。
（付記８）
前記接続配線の前記中間部は、前記スクライブ線の長手方向に対して直交する方向における該スクライブ線の中央部に位置することを特徴とする付記１乃至７の何れか１つに記載の半導体装置の製造方法。
（付記９）
前記第１工程では、複数のダミーメタルからなるダミーメタルパターンを、前記複数の配線層のうち、前記接続配線の上層と下層とのうちの少なくとも何れか１つの配線層において、前記接続配線の配置領域及びその近傍と対応する範囲にのみ形成することを特徴とする付記１乃至８の何れか１つに記載の半導体装置の製造方法。
（付記１０）
半導体基板と、この半導体基板上に形成されている複数の配線層と、を備え、何れかの前記配線層に含まれる配線の先端が半導体チップの端面に露出し、当該露出している配線の先端部は、当該配線の基端部よりも幅狭となっていることを特徴とする半導体チップ。
（付記１１）
前記配線はＡｌからなることを特徴とする付記１０に記載の半導体チップ。
（付記１２）
前記接続配線における前記先端部の幅は、前記接続配線における前記基端部の幅よりも５μｍ以上狭いことを特徴とする付記１０又は１１に記載の半導体チップ。
（付記１３）
前記配線における前記基端部の幅は６５μｍ以上８０μｍ以下であり、
前記配線における前記先端部の幅は４０μｍ以上６０μｍ以下であることを特徴とする付記１０乃至１２の何れか１つに記載の半導体チップ。
（付記１４）
複数の配線層と、
それぞれ前記複数の配線層の一部を含む半導体チップとなる複数のチップ構成部と、
何れかの前記配線層に含まれ、相互に隣り合う前記チップ構成部を相互に電気的に接続する接続配線と、
を備え、
前記接続配線は、該接続配線において、前記チップ構成部に対する接続端よりも、これら接続端の間に位置する中間部の方が、幅狭であることを特徴とする半導体ウェハ。
（付記１５）
前記接続配線は相互に隣り合う前記チップ構成部の電源線を互いに接続していることを特徴とする付記１４に記載の半導体ウェハ。
（付記１６）
前記接続配線はＡｌからなることを特徴とする付記１４又は１５に記載の半導体ウェハ。
（付記１７）
前記接続配線における前記中間部の幅は、前記接続配線における前記チップ構成部に対する前記接続端の幅よりも５μｍ以上狭いことを特徴とする付記１４乃至１６の何れか１つに記載の半導体ウェハ。
（付記１８）
前記接続配線における前記チップ構成部に対する前記接続端の幅は６５μｍ以上８０μｍ以下であり、
前記接続配線における前記中間部の幅は４０μｍ以上６０μｍ以下であることを特徴とする付記１４至１７の何れか１つに記載の半導体ウェハ。
（付記１９）
前記接続配線の前記中間部は、相互に隣り合う前記チップ構成部の間において前記接続配線と交差するように延伸するスクライブ線の長手方向に対して直交する方向における長さが、少なくとも３０μｍ以上であることを特徴とする付記１４乃至１８の何れか１つに記載の半導体ウェハ。
（付記２０）
前記接続配線の前記中間部は、相互に隣り合う前記チップ構成部の間において前記接続配線と交差するように延伸するスクライブ線の長手方向に対して直交する方向における該スクライブ線の中央部に位置することを特徴とする付記１４乃至１９の何れか１つに記載の半導体ウェハ。
【符号の説明】
【００６０】
１ 半導体ウェハ
２ チップ構成部
３ 接続配線
３ａ 接続端
３ｂ 中間部
３ｃ 幅変化部
３ｄ 一定幅部
３ｅ 段差部
４ スクライブ線
４ａ 境界線
５ ダミーメタル
６ ダミーメタルパターン
７ 配線
７ａ 基端部
７ｂ 先端部
１１ 配線
１２ 配線
１３ 表層配線
１４ コンタクトホール
１５ ビアホール
１６ ダイシングストリート
１７ チッピング
２１ シリコン基板
２２ 素子分離領域
２３ ｐ型ＭＯＳトランジスタ
２４ ｎ型ＭＯＳトランジスタ
２５ ゲート絶縁膜
２６ ゲート電極
２７ エクステンション領域
２８ サイドウォール
２９ ソース・ドレイン拡散領域
３０ シリサイド層
３１ 第１層間絶縁膜
３２ 第２層間絶縁膜
３３ コンタクトプラグ
３４ ビア
４１ 下層配線層
４２ 表層配線層
４３ パッシベーション膜
６０    半導体チップ
６０ａ  端面
【図１】
0005607317.tif 000002
【図２】
0005607317.tif 000003
【図３】
0005607317.tif 000004
【図４】
0005607317.tif 000005
【図５】
0005607317.tif 000006
【図６】
0005607317.tif 000007
【図７】
0005607317.tif 000008
【図８】
0005607317.tif 000009
【図９】
0005607317.tif 000010
【図１０】
0005607317.tif 000011
【図１１】
0005607317.tif 000012
【図１２】
0005607317.tif 000013
【図１３】
0005607317.tif 000014
【図１４】
0005607317.tif 000015