(57)【特許請求の範囲】
【請求項１】
各々が半導体基板の表面に配置される第１の半導体構造体、第２の半導体構造体及び第３の半導体構造体であって、前記第２の半導体構造体が、前記第１及び第３の半導体構造体の間にあり、前記第１及び第３の半導体構造体の各々に近接して配置され、前記第１及び第２の半導体構造体の間に第１の空間が画定され、前記第２及び第３の半導体構造体の間に第２の空間が画定される、第１の半導体構造体、第２の半導体構造体及び第３の半導体構造体と、
それぞれ前記第１及び第２の空間に分布され、各々が前記半導体基板の前記表面に配置される第１及び第２の複数の導電性構造体であって、前記第１の複数の導電性構造体の少なくとも第１の１つの導電性構造体が、前記第２の半導体構造体よりも前記第１の半導体構造体に近く配置され、前記第１の複数の導電性構造体の少なくとも第２の１つの導電性構造体が、前記第１の半導体構造体よりも前記第２の半導体構造体に近く配置される、第１及び第２の複数の導電性構造体と、
を備え、
前記第１の複数の導電性構造体の第１の群が、前記第１及び第２の半導体構造体の間の対称線から第１のオフセットを有し、前記第１の複数の導電性構造体の第２の群が、前記対称線から第２のオフセットを有し、前記第１及び第２のオフセットが実質的に打ち消し、前記第２の複数の導電性構造体が、前記第１の複数の導電性構造体のパターンの鏡像である非対称的なパターンを有する、集積回路装置。
【請求項２】
前記第１及び第２の半導体構造体が、金属酸化物半導体（ＭＯＳ）チャネルに組み込まれる、請求項１に記載の集積回路装置。
【請求項３】
前記第１及び第２の半導体構造体が、半導体ゲートを備える、請求項１に記載の集積回路装置。
【請求項４】
前記複数の導電性構造体が、接触部を備える、請求項１に記載の集積回路装置。
【請求項５】
前記集積回路装置が、半導体ダイに含まれる、請求項１に記載の集積回路装置。
【請求項６】
ワードラインドライバを備える、請求項１に記載の集積回路装置。
【請求項７】
前記ワードラインドライバと通信するメモリアレイをさらに備える、請求項６に記載の集積回路装置。
【請求項８】
音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーション装置、通信装置、携帯情報端末（ＰＤＡ）、固定位置データユニット及び／又はコンピュータに組み込まれる、請求項１に記載の集積回路装置。
【請求項９】
前記第１の半導体構造体が、第１の細長い半導体構造体を備え、前記第２の半導体構造体が、第２の細長い半導体構造体を備える、請求項１に記載の集積回路装置。
【請求項１０】
各々が半導体基板の表面に配置される第１の半導体構造体、第２の半導体構造体及び第３の半導体構造体であって、前記第２の半導体構造体が、前記第１及び第３の半導体構造体の間にあり、前記第１及び第３の半導体構造体の各々に近接して配置され、前記第１及び第２の半導体構造体の間に第１の空間が画定され、前記第２及び第３の半導体構造体の間に第２の空間が画定される、第１の半導体構造体、第２の半導体構造体及び第３の半導体構造体と、
それぞれ前記第１及び第２の空間に配置され、各々が前記半導体基板の前記表面に配置される第１及び第２の電荷伝導手段であって、前記第１の伝導手段が前記第１及び第２の半導体構造体の間の対称線からゼロではないそれぞれのオフセットを有し、前記ゼロではないそれぞれのオフセットが、ゼロを実質的に増加させる非対称的な抵抗静電容量（ＲＣ）効果を有し、前記第２の伝導手段が、前記第１の伝導手段のパターンの鏡像である非対称的なパターンを有する、第１及び第２の電荷伝導手段と、
を備える、集積回路装置。
【請求項１１】
前記第１及び第２の伝導手段のそれぞれの１つが、前記それぞれの対称線に対して非対称的に配置される、請求項１０に記載の集積回路装置。
【請求項１２】
前記第１及び第２の伝導手段のそれぞれの１つが、前記それぞれの対称線に対して交互に配置される、請求項１０に記載の集積回路装置。
【請求項１３】
前記集積回路装置が、半導体ダイに含まれる、請求項１０に記載の集積回路装置。
【請求項１４】
ワードラインドライバを備える、請求項１０に記載の集積回路装置。
【請求項１５】
前記ワードラインドライバと通信するメモリアレイをさらに備える、請求項１４に記載の集積回路装置。
【請求項１６】
前記第１の半導体構造体が、第１の細長い半導体構造体を備え、前記第２の半導体構造体が、第２の細長い半導体構造体を備える、請求項１０に記載の集積回路装置。
【請求項１７】
音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーション装置、通信装置、携帯情報端末（ＰＤＡ）、固定位置データユニット及び／又はコンピュータに組み込まれる、請求項１０に記載の集積回路装置。
【請求項１８】
半導体基板に第１、第２及び第３の半導体構造体を形成する段階であって、前記第２の半導体構造体が、前記第１及び第３の半導体構造体の間にあり、前記第１及び第３の半導体構造体の各々に近接して配置され、前記第１及び第２の半導体構造体の間に第１の空間が画定され、前記第２及び第３の半導体構造体の間に第２の空間が画定される、第１、第２及び第３の半導体構造体を形成する段階と、
それぞれ前記第１及び第２の空間に第１及び第２の複数の導電性構造体を形成する段階であって、前記第１の複数の導電性構造体が、非対称的に、抵抗静電容量（ＲＣ）挙動を打ち消す状態で配置され、前記第２の複数の導電性構造体が、前記第１の複数の導電性構造体の配置の鏡像である非対称的な配置を有する段階と、
を含む、集積回路の組立方法。
【請求項１９】
音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーション装置、通信装置、携帯情報端末（ＰＤＡ）、固定位置データユニット及び／又はコンピュータに前記集積回路を組み込む段階をさらに含む、請求項１８に記載の方法。
【請求項２０】
前記集積回路が、ワードラインドライバを備える、請求項１８に記載の方法。
【請求項２１】
前記集積回路が、前記ワードラインドライバと通信するメモリアレイをさらに備える、請求項２０に記載の方法。
【請求項２２】
半導体基板に第１、第２及び第３の半導体構造体を形成する段階であって、前記第２の半導体構造体が、前記第１及び第３の半導体構造体の間にあり、前記第１及び第３の半導体構造体の各々に近接して配置され、前記第１及び第２の半導体構造体の間に第１の空間が画定され、前記第２及び第３の半導体構造体の間に第２の空間が画定される、第１、第２及び第３の半導体構造体を形成する段階と、
それぞれ前記第１及び第２の空間に第１及び第２の複数の導電性構造体を形成する段階であって、前記第１の複数の導電性構造体が、非対称的に、抵抗静電容量（ＲＣ）挙動を打ち消す状態で配置され、前記第２の複数の導電性構造体が、前記第１の複数の導電性構造体の配置の鏡像である非対称的な配置を有する段階と、
を含む、集積回路の組立方法。
【請求項２３】
音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーション装置、通信装置、携帯情報端末（ＰＤＡ）、固定位置データユニット及び／又はコンピュータに前記集積回路を組み込む段階をさらに含む、請求項２２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、広く集積回路設計に関する。より具体的には、本明細書は、集積回路内に局所的に非対称的な構造体の配置を採用する回路設計に関する。
【背景技術】
【０００２】
集積回路を設計するための従来のツールは、デザインに構成要素を配置する際に特定のグリッドを使用する。例えば、より古いグリッドは、１００ｎｍのユニット空間を使用し、より新しいグリッドは、５ｎｍ及び１ｎｍの空間を使用する。グリッドは、構造体が配置され得る場所に関して厳格なルールを含む。例えば、５ｎｍのグリッドが使用される場合、ライン及びポイントは、５ｎｍ毎にのみ配置され得る。従って、微細なグリッドを使用することは、デザイナーに構造体の配置の柔軟性を与え得る。しかしながら、柔軟性のトレードオフは、データボリュームであり、それはグリッドが微細になるにつれて大幅に増加する。さらに、ある状況においては、同一の装置（例えば、メモリ回路内に共に配置されるワードラインドライバ及びメモリアレイ）に共に配置される部品に対して異なる大きさのグリッド（例えば、５ｎｍのグリッド及び１ｎｍのグリッド）を使用することが望まれない。それは、予想されない大きさの問題が２つの部品の境界において生じ得るからである。
【０００３】
図１は、従来の手法及び５ｎｍのグリッドを用いた例のデザイン１００を示す。デザイン１００は、３５ｎｍのゲート長を有するゲート１０１、ゲート１０２、及び、接触部１０３を有する。ゲートピッチは、１３５ｎｍであり、ゲート１０１、１０２間の空間の長さは、１００ｎｍである。接触部１０３は、各々のゲート１０１、１０２から３０ｎｍだけ離れて配置され、それは、５ｎｍのグリッドに一致し、物理的に対称的であり、従って全体の対称的な挙動をもたらす。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ワードラインドライバなどのある高性能回路は、３０ｎｍのゲート長を有するゲートを使用し、それは、デザイン１００に適用される際に、ゲートピッチが保たれる場合、大きな変化を生成する。典型的には、ワードラインドライバのゲートピッチは、メモリアレイのゲートラインピッチに適合することが望まれる。例えば、ゲート１０１、１０２間の距離は、１００ｎｍから１０５ｎｍまで増加する。対称的な挙動を実現するために、ゲート１０１、１０２の中間点は、５２．５ｎｍであるが、接触部が通常位置する場所である。しかしながら、このような位置は、５ｎｍの製造グリッドだけでなく、１ｎｍのグリッドにも一致しない。現在、微細なグリッドに変更し、デザインルールの免除を得ることなく、３０ｎｍのゲート長を収容するためにデザイン１００の回路構造体を再配置するために利用できる技術がない。
【課題を解決するための手段】
【０００５】
一実施形態によれば、集積回路装置は、互いに近接して配置され、それらの間に空間を画定する第１の半導体構造体及び第２の半導体構造体と、第１及び第２の半導体構造体の間の空間に分布される複数の導電性構造体を備える。導電性構造体の少なくとも第１の１つの導電性構造体は、第２の半導体構造体よりも第１の半導体構造体に近く配置される。導電性構造体の少なくとも第２の１つの導電性構造体は、第１の半導体構造体よりも第２の半導体構造体に近く配置される。複数の導電性構造体の第１の群は、第１及び第２の半導体構造体の間の対称線から第１のオフセットを有し、複数の導電性構造体の第２の群は、対称線から第２のオフセットを有する。第１及び第２のオフセットは、実質的に打ち消す。
【０００６】
他の一実施形態によれば、集積回路装置は、互いに近接して配置され、それらの間に空間を画定する第１の半導体構造体及び第２の半導体構造体を備える。複数の電荷伝導手段も含まれ、複数の伝導手段のそれぞれ１つは、空間内に配置され、第１及び第２の半導体構造体間の対称線からゼロではないそれぞれのオフセットを有する。それぞれのオフセットは、ゼロを実質的に増加させる非対称的な抵抗静電容量（ＲＣ）効果を有する。
【０００７】
他の一実施形態によれば、集積回路の組立方法は、半導体基板に第１及び第２の半導体構造体を形成する段階であって、第１及び第２の半導体構造体が、互いに近接して配置される段階を含む。この方法はまた、第１及び第２の半導体構造体間に複数の導電性構造体を形成する段階を含む。導電性構造体は、非対称的に、抵抗静電容量（ＲＣ）挙動を打ち消す状態で配置される。
【０００８】
以下に続く詳細な説明がより理解され得るようにするために、前述のものは、本発明の特徴及び技術的な利点をある程度広く説明している。追加の特徴及び利点は、以下に記載され、本明細書の特許請求の範囲の主題を形成する。開示された観念及び特定の実施形態が、本明細書と同一の目的を実行するための他の構造体を修正又は設計するための基礎として容易に利用され得ることは、当業者には理解されるべきである。このような等価な構成が、添付された特許請求の範囲に記載の発明の技術から逸脱しないことは、当業者には理解されるべきである。さらなる目的及び利点と共にその機構及び動作方法の両方に関して本明細書の特徴であると考えられる新規な特徴は、添付の図面と共に検討した際に以下の説明から理解されるだろう。しかしながら、図面の各々が、例示及び記載目的で提供され、本明細書の制限の定義として意図するものではないことは、明確に理解される。
【図面の簡単な説明】
【０００９】
【図１】図１は、従来の回路デザインを示す。
【図２】図２は、本明細書の実施形態が有利に採用される例示的な無線通信システムを示す。
【図３】図３は、本明細書の一実施形態に従って適合された例示的な回路の図示である。
【図４Ａ】図４Ａは、本明細書の一実施形態に従って適合された回路の上面図である。
【図４Ｂ】図４Ｂは、図４Ａに示される回路の断面図である。
【図４Ｃ】図４Ｃは、図４Ａに示される回路の断面図である。
【図５】図５は、本明細書の一実施形態に従って適合された回路の上面図である。
【図６】図６は、本明細書の一実施形態に従って適合された回路の上面図である。
【図７】図７は、本明細書の一実施形態に従って適合された回路の上面図である。
【図８】図８は、本明細書の一実施形態に従って適合された例示的なメモリ回路の図示である。
【図９】図９は、図３から図８に示される回路の何れか１つなどである例示的な回路の製造方法の図示である。
【図１０】図１０は、半導体部品の回路配置並びにウエハ及びダイ設計におけるデザインワークステーションを示すブロック図である。
【発明を実施するための形態】
【００１０】
本明細書のより完全な理解のために、以下では添付の図面と共に以下の詳細な説明が参照される。
【００１１】
図２は、本明細書の実施形態が有利に採用され得る例示的な無線通信システム２００を示す。図示目的において、図２は、３つのリモートユニット２２０、２３０、２４０、及び、２つのベースステーション２５０、２６０を示す。無線通信システムがより多くのリモートユニット及びベースステーションを有し得ることが認識される。リモートユニット２２０、２３０、２４０は、改良された半導体回路２２５Ａ、２２５Ｂ、２２５Ｃをそれぞれ含み、それは、さらに以下に検討されるような開示された実施形態を含む。図２は、ベースステーション２５０、２６０及びリモートユニット２２０、２３０、２４０からのフォワードリンク信号２８０、並びに、リモートユニット２２０、２３０、２４０からベースステーション２５０、２６０へのリバースリンク信号２９０を示す。
【００１２】
図２において、リモートユニット２２０は、携帯電話として示され、リモートユニット２３０は、ポータブルコンピュータとして示され、リモートユニット２４０は、無線ローカルループシステムのコンピュータとして示される。例えば、リモートユニットは、携帯電話、携帯型パーソナル移動通信システム（ＰＣＳ）ユニット、携帯型データユニット、携帯情報端末などの携帯型データユニット、ＧＰＳ可能装置、ナビゲーション装置、セットトップボックス、音楽プレーヤ、ビデオプレーヤエンターテイメントユニットなどのメディアプレーヤ、メーターリーディング装置などの固定位置データユニット、データ若しくはコンピュータ命令又はそれらの組合せを格納する又は取り出すあらゆる他の装置であり得る。図２は、本明細書の教示に従ったリモートユニットを示すが、本明細書は、これらの例示的な示されたユニットに限定されない。本明細書は、集積回路を含むあらゆる装置に適宜採用され得る。
【００１３】
図３は、本明細書の一実施形態に従って適合された例示的な回路３００の図示である。回路３００は、ゲート３０１、３０２及び接触部３０３−３０６を含む。一例において、接触部３０３、３０４は、ソースして使用され、接触部３０５、３０６は、ドレインとして使用される（又は逆の場合もある）。ゲート３０１、３０２は、３０ｎｍのゲート長を有し、ゲート間隔は、１３５ｎｍである。回路３００は、対称的ではない接触部３０３、３０４の配置を含む。この場合、各々の接触部３０３、３０４は、ゲート３０１、３０２に平行に走る対称線３１０のラインから幾らかオフセットされる。回路３００は、図１のデザインに３０ｎｍのゲート長を適用した場合に生ずる問題の多くを改善する。具体的には、回路３００は、５ｎｍのグリッドに従い、伝統的なデザインルールからの免除（ウェーバー）を有しない。
【００１４】
構造体の非対称的な配置は、非対称的なＲＣ挙動に関する問題のために、産業分野においては一般的に疎んじられる。具体的には、一例として回路３００を用いて、ゲート３０１及び接触部３０３、３０４の間に静電容量があり、ゲート３０１から接触部３０３、３０４に電流が流れるので、抵抗がある（又は、逆の場合もある）。同様に、接触部３０３、３０４及びゲート３０２の間に抵抗及び静電容量がある。抵抗及び静電容量の両方は、ゲート３０１、３０２に対する各々の接触部３０３、３０４の距離によって影響される。接触部３０３、３０４がゲート３０１、３０２に対して異なる距離を有するので、接触部３０３、３０４のそれぞれのＲＣ挙動は異なる。
【００１５】
回路３００は、接触部３０３、３０４を配置することによって非対称的なＲＣ挙動の影響を低減又は排除し、それらの各々の非対称的なＲＣ挙動は、互いに打ち消すようになる。この例において、ライン３１０の一側の接触部３０４のオフセット距離は、ライン３１０の他側の接触部３０３のオフセット距離によってバランスが取られる。従って、接触部３０３の配置に起因する非対称的なＲＣ効果は、接触部３０４の配置に起因する非対称的なＲＣ効果によって打ち消される。この例において、ある程度の量の非対称的なＲＣ挙動があり得るが、このような非対照的なＲＣ挙動は、実質的に排除されず、それが、回路３００の機能に影響しないようになることが理解される。回路３００と電気通信する装置（便宜上ここでは示さない）は、接触部３０３、３０４が対称的に配置された場合と同一の機能を経験する。従って、接触部３０３、３０４及び接触部３０５、３０６と通信する装置は、それらの各々の接触部が電流を通す際に、接触部３０５、３０６と同一の量の電流を接触部３０３、３０４から見ることとなる。従って、回路３００は、局所的には非対称的であるが、全体として他の装置に対して対称的に見える。
【００１６】
図３は、ゲート及び接触部を示しているが、図３に示される概念が他の回路構造体にも適用され得ることは理解される。実際、非対称的なＲＣ挙動を打ち消す状態で、非対称的に配置され得る集積回路のあらゆる導電性構造体は、様々な実施形態で採用され得る。このような導電性構造体の例には、金属ビア、抵抗及び静電容量素子に使用される接触部並びに等価物が含まれるが、それらに限定されない。さらに、ゲート以外の多様な細長い構造体は、同様に使用され得、金属ライン、導電性プレート及び等価物などである。
【００１７】
図４Ａは、本明細書の一実施形態に従って適用された回路の上面図である。図４Ｂ及び図４Ｃは、回路４００の断面図である。回路４００はまた、金属酸化物半導体（ＭＯＳ）チャネル４１１、４１２に組み込まれるゲート４０１、４０２を含む。回路４００はまた、電気接触部４０３−４０６を含む。図４Ａが４つの接触部４０３−４０６を示しているが、様々な実施形態は、あらゆる数の非対称的に配置された導電性構造体を含むように採寸され得る。さらに、図４Ａ−４Ｃは、シリコン及びＭＯＳ技術を用いて示されているが、他の実施形態は、ＧａＡｓ、ＡｌＧａＡｓ及び／又はその同等物等の種々の材料及び技術を採用し得る。図３のように、回路４００は、局所的に非対称的であるが、他の回路に対して対称的に見える。
【００１８】
図５は、本明細書の一実施形態に従って適合された回路５００の上面図である。回路５００は、回路４００（図４）と同様であるが、第２の列の接触部５０３−５０６を含む。接触部５０３−５０６はまた、非対称的に配置され、接触部４０３−４０６と同一の配置のパターンに一致する。図６は、本明細書の一実施形態に従って適合された回路６００の上面図である。回路６００は、第２の列の接触部６０３−６０６を含み、それは、接触部４０３−４０６のパターンの列の鏡像である非対称的なパターンを有する。図７は、本明細書の一実施形態に従って適合される回路７００の上面図である。回路７００は、第２の列の接触部７０３−７０６を含み、それらは、チャネル４１２に平行に引かれた線に対して対称的に配置される。図５−７は、実施形態が、他の群の導電性構造体（例えば、接触部の列又は行）を含むように採寸され得、様々な群が、多様なパターンの何れかに従って非対称的であり得又は対称的でもあることを示す。
【００１９】
上記及び図３−７に示される概念は、ビア並びに導電性金属ライン、ヒューズ、抵抗体、キャパシタ及び等価物などの多様な設計部品の何れかに含まれ得る。一例において、図３に示されるような回路は、メモリ回路の一部であるワードラインドライバに配置される。図８は、本明細書の一実施形態に従って適合される例示的なメモリ回路の図示である。メモリ回路８００は、局所的に非対称的なワードラインドライバ８０１及びメモリアレイ８０２を含む。この例において、メモリ８０２は、５ｎｍのゲートピッチを有する。一般的に、ワードラインドライバ及び隣接するメモリアレイが異なるサイズのグリッドを有するという状況において、予期しない空間問題が、２つの回路が共に配置される境界に生じる。対照的に、ワードラインドライバ８０１は、例えば、図３に関して上記に説明されたように５ｎｍのグリッドを用いると同時に３０ｎｍのゲート長を使用することができる。このように、デザイナーは、ワードラインドライバ８０１の５ｎｍのグリッドをメモリアレイ８０２の５ｎｍのグリッドに適合させることができる。
【００２０】
従って、ここに示された様々な実施形態は、従来技術の手法に対して利点を有する。このような利点の１つは、構造体の非対称的な配置が、ある場合には、デザイナーが、所望のグリッドを使用し、又は、小さなグリッドを使用することをあてにすることを回避することを可能にし得るということである。しばしば、小さいグリッドにすることは、増加したデータボリューム及び境界における予期しない空間エラーのために、設計に増加したコストを加える。さらに、様々な実施形態は、一般的なデザインルールからの免除の必要性を低減又は排除する。
【００２１】
ある実施形態は、構造体の非対称的な配置を有する集積回路の組立方法を含む。図９は、図３−８に示される回路の何れか１つなどの回路の例示的な組立方法９００の図示である。
【００２２】
ブロック９０１において、第１及び第２の細長い構造体は、半導体基板上に形成され、第１及び第２の細長いゲート構造体は、互いに平行に配置される。細長い構造体の例は、図４のチャネル及びゲートを含む。
【００２３】
ブロック９０２において、多くの導電性構造体は、第１及び第２の細長いゲート構造体間に形成される。導電性構造体は、非対称的に、オフセットＲＣ挙動を有して配置される。導電性構造体の例は、図４の接触部を含む。ブロック９０２の導電性構造体及びブロック９０１の細長い構造体は、エッチング及び堆積技術を含む、現在知られており又は将来開発される多様な技術を用いて半導体基板に形成され得るが、それらに限定されるものではない。
【００２４】
ブロック９０３において、集積回路は、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーション装置、通信装置、携帯情報端末（ＰＤＡ）、固定位置データユニット及びコンピュータからなる群から選択される装置に含まれる。例えば、集積回路がメモリ回路に使用される実施形態において、メモリは、命令及び／又はデータを保持するためのコンピュータ装置内のランダムアクセスメモリ（ＲＡＭ）であり得る。
【００２５】
方法９００が一連の別個のブロックに示されるが、様々な実施形態がこのように限定されるわけではない。例えば、ブロック９０１、９０２のプロセスは、ある実施形態においては、同時に行われ得、又は一連のサブプロセス（例えば堆積）として行なわれ得、あるサブプロセスは、ブロック９０１、９０２の両方に共通である。
【００２６】
図１０は、上記に開示されるような半導体部品の回路配置並びにウエハ及びダイ設計におけるデザインワークステーションを示すブロック図である。デザインワークステーション１０００は、動作システムソフトウエア、サポートファイル、及びカデンス（Ｃａｄｅｎｃｅ）又はオーアールキャド（ＯｒＣＡＤ）などのソフトウエアデザインを含むハードディスク１００１を含む。デザインワークステーション１０００はまた、半導体ウエハ及び／又は半導体ダイを含み得る半導体部品のデザインを容易にするためにディスプレイを含む。記憶媒体１００４は、半導体部品１０１０のデザインを明白に保存するために提供される。半導体部品１０１０のデザインは、ＧＤＳＩＩ又はＧＥＲＢＥＲなどのファイル形式の記憶媒体１００４に保存され得る。記憶媒体１００４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ又は他の適切な装置であり得る。さらに、デザインワークステーション１０００は、記憶媒体１００４から入力を受け取り又は記憶媒体１００４に出力を書き込むための駆動装置１００３を含む。
【００２７】
記憶媒体１００４に記憶されたデータは、フォトリソグラフィマスク用の構成、パターンデータ、又は、電子線リソグラフィマスクなどのシリアル書込ツール用のマスクパターンデータを特定し得る。記憶媒体１００４にデータを提供することは、製造工程の数を減少し、及び／又は、半導体ウエハ及び／又は半導体ダイを設計することによって、半導体部品１０１０のデザインを容易にする。
【００２８】
特定の回路が設定されるけれども、開示された回路の全てが本開示を実施するために必要とされるわけではないということを当業者は理解するだろう。さらに、特定の周知の回路は、本明細書の焦点を維持するために、開示されていない。
【００２９】
本発明及びその利点が詳細に記載されているけれども、様々な変更、置換及び修正が、添付された特許請求の範囲によって定義されるような本発明の技術から離れることなく、ここでなされることが理解されるべきである。さらに、本出願の範囲は、本明細書に記載された特定の実施形態の工程、機械、製造、物の組成、手段、方法及び段階に限定されるものではない。当業者がこの開示から容易に理解するように、同一の機能を実質的に行い、又はここに記載された対応する実施形態と同一の結果を実質的に達成する、既に存在し又は後に開発される、工程、機械、製造、物の組成、手段、方法又は段階が、本発明に従って利用することができる。従って、添付された特許請求の範囲は、それらの範囲内に、このような工程、機械、製造、物の組成、手段、方法又は段階を含むことを意図するものである。
【符号の説明】
【００３０】
１００  デザイン
１０１、１０２  ゲート
１０３  接触部
２２０  リモートユニット
２２５Ａ、Ｂ、Ｃ  半導体回路
２３０、２４０  リモートユニット
２５０、２６０  ベースステーション
２８０  フォワードリンク信号
２９０  リバースリンク信号
３００  回路
３０１、３０２  ゲート
３０３、３０４、３０５、３０６  接触部
３１０  対称線
４００  回路
４０１、４０２  ゲート
４０３、４０４、４０５、４０６  電気接触部
４１１、４１２  チャネル
５００  回路
５０３、５０４、５０５、５０６  電気接触部
６００  回路
６０３、６０４、６０５、６０６  電気接触部
７００  回路
７０３、７０４、７０５、７０６  電気接触部
８００  メモリ回路
８０１  ワードラインドライバ
８０２  メモリアレイ
１０００  デザインワークステーション
１００１  ハードディスク
１００３  ドライバ措置
１００４  記憶媒体
１０１０  半導体部品
【図１】
0005551271.tif 000002
【図２】
0005551271.tif 000003
【図３】
0005551271.tif 000004
【図４Ａ】
0005551271.tif 000005
【図４Ｂ】
0005551271.tif 000006
【図４Ｃ】
0005551271.tif 000007
【図５】
0005551271.tif 000008
【図６】
0005551271.tif 000009
【図７】
0005551271.tif 000010
【図８】
0005551271.tif 000011
【図９】
0005551271.tif 000012
【図１０】
0005551271.tif 000013