(57)【特許請求の範囲】
【請求項１】
入力信号を互いに異なる３つの周波数帯域の信号に分離しそれぞれ出力するトリプレクサであって、
前記入力信号を入力可能な共通の入力ポートと、
第一の周波数帯域の信号を出力する第一ポートと、
前記第一の周波数帯域より高い第二の周波数帯域の信号を出力する第二ポートと、
前記第二の周波数帯域より高い第三の周波数帯域の信号を出力する第三ポートと、
前記第一の周波数帯域の信号を通過させる第一フィルタと、
前記第二の周波数帯域の信号を通過させる第二フィルタと、
前記第三の周波数帯域の信号を通過させる第三フィルタと、
前記第一の周波数帯域の信号および前記第二の周波数帯域の信号を通過させる一方、前記第三の周波数帯域で開放状態となるマッチング線路と、
を備え、
前記第一フィルタは、前記マッチング線路を介して前記入力ポートと前記第一ポートとの間に接続され、
前記第二フィルタは、前記マッチング線路を介して前記入力ポートと前記第二ポートとの間に接続され、
前記第三フィルタは、前記入力ポートと前記第三ポートとの間に接続されており、
前記第一フィルタ、第二フィルタおよび第三フィルタは、いずれも１以上のインダクタと１以上のキャパシタをそれぞれ含み、
これらのインダクタおよびキャパシタを、絶縁層を介して積層された３層以上の導体層を有する積層基板に備え、
前記第一フィルタに含まれるインダクタと、前記マッチング線路とを前記積層基板の上層部に配置する一方、
前記第三フィルタに含まれるインダクタを前記積層基板の下層部に配置し、
前記上層部と前記下層部との間に位置する前記積層基板の中層部に、前記第一フィルタに含まれるキャパシタ、前記第二フィルタに含まれるキャパシタ、および前記第三フィルタに含まれるキャパシタのうちの１以上を配置した
ことを特徴とするトリプレクサ。
【請求項２】
入力信号を互いに異なる３つの周波数帯域の信号に分離しそれぞれ出力するトリプレクサであって、
前記入力信号を入力可能な共通の入力ポートと、
第一の周波数帯域の信号を出力する第一ポートと、
前記第一の周波数帯域より高い第二の周波数帯域の信号を出力する第二ポートと、
前記第二の周波数帯域より高い第三の周波数帯域の信号を出力する第三ポートと、
前記第一の周波数帯域の信号と前記第二の周波数帯域の信号とを分離して前記第一の周波数帯域の信号を前記第一ポートへ出力するとともに前記第二の周波数帯域の信号を前記第二ポートへ出力するダイプレクサと、
前記第三の周波数帯域の信号を通過させるフィルタと、
前記第一の周波数帯域の信号および前記第二の周波数帯域の信号を通過させる一方、前記第三の周波数帯域で開放状態となるマッチング線路と、
を備え、
前記ダイプレクサは、前記マッチング線路を介して前記入力ポートと前記第一ポートおよび第二ポートとの間に接続され、
前記フィルタは、前記入力ポートと前記第三ポートとの間に接続されており、
前記ダイプレクサおよび前記フィルタは、いずれも１以上のインダクタと１以上のキャパシタをそれぞれ含み、
これらのインダクタおよびキャパシタを、絶縁層を介して積層された３層以上の導体層を有する積層基板に備え、
前記積層基板の上層部に、前記ダイプレクサに含まれるインダクタと前記マッチング線路とを配置する一方、
前記積層基板の下層部に、前記フィルタに含まれるインダクタを配置し、
前記上層部と前記下層部との間に位置する前記積層基板の中層部に、前記ダイプレクサに含まれるキャパシタと前記フィルタに含まれるキャパシタのうちの１以上を配置した
ことを特徴とするトリプレクサ。
【請求項３】
前記中層部にグランド電極を配置した
請求項１または２に記載のトリプレクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トリプレクサに係り、特に、トリプレクサの回路構成とチップ内における回路素子の配置構造に関する。
【背景技術】
【０００２】
無線通信装置、特に携帯電話機やスマートフォン、ノートパソコンなどの携帯型無線通信装置では、高機能・多機能化の進展に伴い、複数の通信周波数帯に対応可能なものが近年提供されている。例えば、携帯電話機で使用される８００ＭＨｚ帯や１．７ＧＨｚ帯、２ＧＨｚ帯に加えて、ＧＰＳ（Global Positioning System）の１．５ＧＨｚ帯、無線ＬＡＮの２．４ＧＨｚ帯、高速無線ＬＡＮの５ＧＨｚ帯など複数の異なる周波数帯を使用して通話やデータ通信、ＧＰＳ機能などを同時に利用可能な機器である。
【０００３】
このようなマルチバンド機器では、アンテナから受信した高周波信号を各周波数帯に分離するためトリプレクサが用いられる。このトリプレクサは、高域通過フィルタ（以下「ＨＰＦ」と言う）と低域通過フィルタ（以下「ＬＰＦ」と言う）と帯域通過フィルタ（以下「ＢＰＦ」と言う）を組み合わせることにより、入力された信号を異なる３つの周波数帯の信号に分離して出力するもので、一般に積層基板を利用した１つのチップ部品として提供される。
【０００４】
トリプレクサの回路構成としては、例えば図１３に示すようにマッチング線路５１，５２，５３とフィルタ５４，５５，５６を３つ並列に接続したものや、図１４および図１５に示すように２つのフィルタ６１〜６２，６４〜６５，７１〜７２，７４〜７５を組み合わせたダイプレクサ６３，６６，７３，７６を２段直列に接続する手法が従来から採られている。
【０００５】
また、トリプレクサを開示するものとして下記特許文献がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−１９８３０９号公報
【特許文献２】特開２００６−１０８８２４号公報
【特許文献３】特許第４４２８２９２号公報
【特許文献４】特許第４４４２０５６号公報
【特許文献５】特許第４８４２２４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、従来のトリプレクサは、小型低背と良好な特性（低挿入損失および各周波数帯の高い分波性能）を同時に実現する点で更なる改良の余地を残している。
【０００８】
具体的には、前記図１３に示した回路構成は、３つのフィルタ５４，５５，５６に加えてこれらのフィルタ５４〜５６各々についてマッチング線路５１，５２，５３を備えており、このため小型低背なチップを実現することが難しい。一方、前記図１４に示した構成例では第一の出力Ｐ１と第二の出力Ｐ２が、また前記図１５に示した構成例では第二の出力Ｐ２と第三の出力Ｐ３が、それぞれフィルタ６１，６４，６５，７２，７４，７５を２段重ねたものとなるため、いずれも挿入損失が大きくならざるを得ない。
【０００９】
また、前記図１４及び図１５の例では２個のダイプレクサ６３，６６；７３，７６を使用するため素子数が多くなり、前記図１３の場合と同様に小型低背化の点で不利なうえ、２個のダイプレクサ６３，６６；７３，７６を１つのチップ部品内に配置しようとした場合に、各ダイプレクサ６３，６６；７３，７６を構成するインダクタやキャパシタ同士が接近し或いは同じ導体層に配置されることとなり、素子間で結合が生じて高いアイソレーション特性（分波性能）を得ることが難しい。さらに、前記特許文献に記載の発明も同様の問題を含んでおり、これらの問題を解消できるものではない。
【００１０】
したがって、本発明の目的は、トリプレクサの回路構成を簡素化し、更にチップ内における各素子の配置を工夫することにより、小型低背で挿入損失が小さく、各周波数帯について高いアイソレーション特性を備えたトリプレクサを実現する点にある。
【課題を解決するための手段】
【００１１】
前記課題を解決し目的を達成するため、本発明に係るトリプレクサは、入力信号を互いに異なる３つの周波数帯域の信号に分離しそれぞれ出力するトリプレクサであって、前記入力信号を入力可能な共通の入力ポートと、第一の周波数帯域の信号を出力する第一ポートと、前記第一の周波数帯域より高い第二の周波数帯域の信号を出力する第二ポートと、前記第二の周波数帯域より高い第三の周波数帯域の信号を出力する第三ポートと、前記第一の周波数帯域の信号を通過させる第一フィルタと、前記第二の周波数帯域の信号を通過させる第二フィルタと、前記第三の周波数帯域の信号を通過させる第三フィルタと、前記第一の周波数帯域の信号および前記第二の周波数帯域の信号を通過させる一方、前記第三の周波数帯域で開放状態となるマッチング線路とを備え、前記第一フィルタは、前記マッチング線路を介して前記入力ポートと前記第一ポートとの間に接続され、前記第二フィルタは、前記マッチング線路を介して前記入力ポートと前記第二ポートとの間に接続され、前記第三フィルタは、前記入力ポートと前記第三ポートとの間に接続されている。
【００１２】
前記第一フィルタの通過周波数帯（第一の周波数帯域）をｆ１、第二フィルタの通過周波数帯（第二の周波数帯域）をｆ２、第三フィルタの通過周波数帯（第三の周波数帯域）をｆ３とした場合に（ｆ１＜ｆ２＜ｆ３）、本発明のトリプレクサでは、入力ポートから入力されるｆ１及びｆ２の信号に対して、上記マッチング線路はそれらの信号を通過させる一方、第三フィルタは当該ｆ１及びｆ２の信号を遮断し、第三ポート側への伝送を阻止する。
【００１３】
さらに、マッチング線路を通過したｆ１の信号に対して、第一フィルタは当該信号を通過させるが、第二フィルタは当該ｆ１の信号を遮断する。したがって、入力ポートから入力されたｆ１の信号は、マッチング線路および第一フィルタを通過して第一ポートから出力されることとなる。
【００１４】
また、上記マッチング線路を通過したｆ２の信号に対しては、第二フィルタは当該信号を通過させるが、第一フィルタは当該ｆ２の信号を遮断する。したがって、入力ポートから入力されたｆ２の信号は、マッチング線路および第二フィルタを経て第二ポートから出力されることとなる。
【００１５】
さらに、ｆ３の信号に対しては、第三フィルタは当該信号を通過させるが、マッチング線路はｆ３のときに開放状態（入力インピーダンスが無限大）となり、当該ｆ３の信号を遮断する（第一ポート及び第二ポート側への伝送を阻止する）。したがって、入力ポートから入力されたｆ３の信号は、第三フィルタを通って第三ポートから出力される。
【００１６】
このようにして本発明のトリプレクサでは、入力ポートから入力された信号をｆ１〜ｆ３の各周波数帯に対応して第一ポートから第三ポートへそれぞれ分離して出力させることが出来る。また、本発明のトリプレクサでは、上記のように入力ポートから各出力ポート（第一ポート、第二ポート及び第三ポート）への信号伝送は、フィルタが１段のみ、或いはマッチング線路とフィルタ１段が介在されるだけであるから、挿入損失を低く抑えることが可能となる。さらに、マッチング線路は１本備えるだけで良く、フィルタの数は３つで済むから、従来に比べ回路を簡素化することができ、構成素子数を減らして小型低背なトリプレクサを実現することが出来る。
【００１７】
なお、前記第一フィルタはＬＰＦ（低域通過フィルタ）により、第二フィルタはＨＰＦ（高域通過フィルタ）により、第三フィルタはＨＰＦ（高域通過フィルタ）によりそれぞれ構成することが出来るが、これら第一から第三フィルタのいずれか１つ又は２つ又は総てをＢＰＦ（帯域通過フィルタ）により構成することも可能である。
【００１８】
また、本発明の一態様では、前記各フィルタ（第一フィルタ、第二フィルタ及び第三フィルタ）並びに各ポート（入力ポート、第一ポート、第二ポート及び第三ポート）を積層基板に備え、１つのチップ部品とした積層型チップトリプレクサを構成するが、この場合、次のような積層構造を採ることが各周波数帯ｆ１〜ｆ３についてアイソレーションを高め、良好な特性を得る点で好ましい。
【００１９】
すなわち当該態様では、前記第一フィルタ、第二フィルタおよび第三フィルタは、いずれも１以上のインダクタと１以上のキャパシタをそれぞれ含み、これらのインダクタおよびキャパシタを、絶縁層を介して積層された２層以上の導体層を有する積層基板に備え、前記第一フィルタと第二フィルタに含まれるインダクタ並びに前記マッチング線路を積層基板の上層部に配置し、前記第三フィルタに含まれるインダクタを積層基板の下層部に配置する。
【００２０】
このような積層構造とすれば、周波数が最も高く最も結合を生じやすい第三フィルタのインダクタをチップ（積層基板）の下層に隔離し、他の構成素子（周波数の比較的低い第一フィルタ及び第二フィルタを構成するインダクタやマッチング線路）から離して配置することが出来るから、当該第三フィルタのインダクタと他のインダクタやマッチング線路との間の結合を回避し、高周波数領域における良好な減衰を得ることができ、トリプレクサ全体として構成素子間の結合による特性劣化（アイソレーションの低下）を最小限に抑えることが可能となる。
【００２１】
また、更に好ましい態様では、前記積層基板は３層以上の導体層を有し、前記上層部と前記下層部との間に位置する中層部に、前記第一フィルタに含まれるキャパシタ、前記第二フィルタに含まれるキャパシタ、および前記第三フィルタに含まれるキャパシタのうちの１以上を配置する。
【００２２】
このように第三フィルタを構成するインダクタを配置した下層部と、他の（第一及び第二フィルタの）インダクタやマッチング線路を配置した上層部との間（中層部）にキャパシタを配置すれば、当該キャパシタによって第三フィルタのインダクタと他のインダクタやマッチング線路との間の結合をより良好に遮断することが出来る。また同様の理由から、当該中層部にグランド電極を更に配置しても良い。
【００２３】
なお、上述の上層部、中層部ならびに下層部はいずれも、１層または２層あるいは３層以上の導体層を含んでいて良く、これら各部（上層部、中層部および下層部）にそれぞれ含まれる１以上の導体層に上記インダクタやキャパシタ等の構成素子を適宜配置し、異なる導体層に配置した素子間あるいは素子部分の間の接続はビアホール（以下「ビア」と言う）や、積層基板の外周面に形成した側面電極などの層間接続導体により行えば良い。また、本発明の上記態様は、積層基板ないし当該トリプレクサチップが、上層部と下層部の２つの部分のみからなること、或いは、上層部と中層部と下層部の３つの部分のみからなることを意味するものではなく、例えば、上層部の更に上部、或いは、上層部と中層部との間、或いは、中層部と下層部との間、或いは、下層部より更に下部に導体層や絶縁層、導体パターン、端子電極など当該トリプレクサを構成する部分や要素を更に備えていて勿論構わない。
【００２４】
また本発明では、前記第一フィルタと前記第二フィルタを纏めて第一の周波数帯域（ｆ１）の信号と第二の周波数帯域（ｆ２）の信号を分離する一つのダイプレクサとして把握すること（第一フィルタと第二フィルタに代えダイプレクサを備えること）も可能であり、次のような発明として捉えることも出来る。
【００２５】
すなわち当該発明に係るトリプレクサは、入力信号を互いに異なる３つの周波数帯域の信号に分離しそれぞれ出力するトリプレクサであって、前記入力信号を入力可能な共通の入力ポートと、第一の周波数帯域の信号を出力する第一ポートと、前記第一の周波数帯域より高い第二の周波数帯域の信号を出力する第二ポートと、前記第二の周波数帯域より高い第三の周波数帯域の信号を出力する第三ポートと、前記第一の周波数帯域の信号と前記第二の周波数帯域の信号とを分離して前記第一の周波数帯域の信号を前記第一ポートへ出力するとともに前記第二の周波数帯域の信号を前記第二ポートへ出力するダイプレクサと、前記第三の周波数帯域の信号を通過させるフィルタと、前記第一の周波数帯域の信号および前記第二の周波数帯域の信号を通過させる一方、前記第三の周波数帯域で開放状態となるマッチング線路とを備え、前記ダイプレクサは、前記マッチング線路を介して前記入力ポートと前記第一ポートおよび第二ポートとの間に接続され、前記フィルタは、前記入力ポートと前記第三ポートとの間に接続されている。
【００２６】
かかるトリプレクサにおいても、好ましくは、上記ダイプレクサおよび上記フィルタがいずれも１以上のインダクタと１以上のキャパシタをそれぞれ含み、これらのインダクタおよびキャパシタを、絶縁層を介して積層された３層以上の導体層を有する積層基板に備え、前記積層基板の上層部に前記ダイプレクサに含まれるインダクタと前記マッチング線路とを配置し、前記積層基板の下層部に前記フィルタに含まれるインダクタを配置し、前記上層部と前記下層部との間に位置する前記積層基板の中層部に前記ダイプレクサに含まれるキャパシタと前記フィルタに含まれるキャパシタのうちの１以上を配置する。
【発明の効果】
【００２７】
本発明によれば、トリプレクサの回路構成を簡素化し、小型低背で挿入損失が小さく高いアイソレーション特性を備えたトリプレクサを得ることが出来る。
【００２８】
本発明の他の目的、特徴および利点は、図面に基づいて述べる以下の本発明の実施の形態の説明により明らかにする。なお、各図中、同一の符号は、同一又は相当部分を示す。
【図面の簡単な説明】
【００２９】
【図１】図１は、本発明の一実施形態に係るトリプレクサを示すブロック図である。
【図２】図２は、前記実施形態に係るトリプレクサを示す回路図である。
【図３】図３は、前記実施形態に係るトリプレクサの積層基板への配置構造を示す概念図である。
【図４】図４は、前記実施形態のトリプレクサを構成する導体パターンを示す分解斜視図である。
【図５Ａ】図５Ａは、前記実施形態のトリプレクサを構成する積層基板の第１層〜第１２層を示す平面図である。
【図５Ｂ】図５Ｂは、前記実施形態のトリプレクサを構成する積層基板の第１３層〜第２４層を示す平面図である。
【図６】図６は、前記実施形態に係るトリプレクサの周波数特性（第一の周波数帯域）を示す線図である。
【図７】図７は、前記実施形態に係るトリプレクサの周波数特性（第二の周波数帯域）を示す線図である。
【図８】図８は、前記実施形態に係るトリプレクサの周波数特性（第三の周波数帯域）を示す線図である。
【図９Ａ】図９Ａは、前記実施形態に係るトリプレクサの周波数特性（第一の周波数帯域における挿入損失）を示す線図である。
【図９Ｂ】図９Ｂは、前記実施形態に係るトリプレクサの周波数特性（第一の周波数帯域におけるＶＳＷＲ）を示す線図である。
【図１０Ａ】図１０Ａは、前記実施形態に係るトリプレクサの周波数特性（第二の周波数帯域における挿入損失）を示す線図である。
【図１０Ｂ】図１０Ｂは、前記実施形態に係るトリプレクサの周波数特性（第二の周波数帯域におけるＶＳＷＲ）を示す線図である。
【図１１Ａ】図１１Ａは、前記実施形態に係るトリプレクサの周波数特性（第三の周波数帯域における挿入損失）を示す線図である。
【図１１Ｂ】図１１Ｂは、前記実施形態に係るトリプレクサの周波数特性（第三の周波数帯域におけるＶＳＷＲ）を示す線図である。
【図１２】図１２は、前記実施形態に係るトリプレクサの変形例を示すブロック図である。
【図１３】図１３は、従来のトリプレクサの一構成例を示すブロック図である。
【図１４】図１４は、従来のトリプレクサの別の一構成例を示すブロック図である。
【図１５】図１５は、従来のトリプレクサの更に別の一構成例を示すブロック図である。
【発明を実施するための形態】
【００３０】
図１に示すように、本発明の実施形態に係るトリプレクサは、アンテナからの受信信号を入力する入力ポートＰ０と、周波数が低い順にｆ１、ｆ２、ｆ３とした場合に（ｆ１＜ｆ２＜ｆ３）、第一の周波数帯域ｆ１の信号を出力する第一ポートＰ１と、第二の周波数帯域ｆ２の信号を出力する第二ポートＰ２と、第三の周波数帯域ｆ３の信号を出力する第三ポートＰ３と、ｆ１に通過帯域を有する第一フィルタ１１と、ｆ２に通過帯域を有する第二フィルタ１２と、ｆ３に通過帯域を有する第三フィルタ１３と、マッチング線路１０とを備える。
【００３１】
マッチング線路１０は、一端を入力ポートＰ０に、他端を第一フィルタ１１と第二フィルタ１２とに接続してあり、ｆ１及びｆ２の信号を通過させる一方、ｆ３で開放状態（入力インピーダンスが略無限大）となるように当該線路を形成してある。また、第一フィルタ１１はマッチング線路１０と第一ポートＰ１との間に、第二フィルタ１２はマッチング線路１０と第二ポートＰ２との間にそれぞれ接続してある。さらに、第三フィルタ１３は、入力ポートＰ０と第三ポートＰ３との間に接続する。
【００３２】
各フィルタ１１，１２，１３は、インダクタとキャパシタからなるＬＣフィルタで、第一フィルタ１１はＬＰＦ又はＢＰＦにより、第二フィルタ１２はＨＰＦ又はＢＰＦにより、第三フィルタ１３はＨＰＦ又はＢＰＦによりそれぞれ構成することが出来る。
【００３３】
図２に上記各フィルタ１１，１２，１３の回路構成を例示する。同図に示すように第一フィルタ１１は、当該フィルタ１１の入力端と出力端の間に直列に挿入するように接続したインダクタＬ１と、このインダクタＬ１に対して並列に接続したキャパシタＣ１と、このキャパシタＣ１の出力端側の接続点と当該第一フィルタ１１の出力端との間にグランドに分岐するように接続したキャパシタＣ２とからなる。
【００３４】
また第二フィルタ１２は、当該第二フィルタ１２の入力端と出力端との間に挿入するように直列に接続したキャパシタＣ３と、このキャパシタＣ３と出力端との間からグランドへ分岐する分岐路上に直列に接続したインダクタＬ２とキャパシタＣ４とからなる。
【００３５】
さらに第三フィルタ１３は、当該第三フィルタ１３の入力端から出力端を結ぶ伝送路上に順に直列に接続した第一のキャパシタＣ５と、第二のキャパシタＣ６と、第一のインダクタＬ３とを備え、更に、第一のキャパシタＣ５及び第二のキャパシタＣ６に対して並列に（即ち前記入力端と第一のキャパシタＣ５との間に一端を、第二のキャパシタＣ６と第一のインダクタＬ３との間に他端を）接続した第三のキャパシタＣ７と、第一のインダクタＬ３に対して並列に（即ち第二のキャパシタＣ６と第一のインダクタＬ３との間に一端を、第一のインダクタＬ３と前記出力端との間に他端を）接続した第四のキャパシタＣ８と、第一及び第二のキャパシタＣ５，Ｃ６間からグランドへ分岐する分岐路上に接続した第二のインダクタＬ４と、第二のキャパシタＣ６と第一のインダクタＬ３の間からグランドへ分岐する分岐路上に接続した第五のキャパシタＣ９と、第一のインダクタＬ３と前記出力端の間からグランドへ分岐する分岐路上に接続した第六のキャパシタＣ１０とを備える。
【００３６】
本実施形態では、上記各回路素子（インダクタＬ１〜Ｌ４、キャパシタＣ１〜Ｃ１０及びマッチング線路１０）を積層基板の内部導体層に配置することにより、積層型チップトリプレクサを構成する。積層基板としては、例えばＬＴＣＣ（Low Temperature Co-fired Ceramics／低温同時焼成セラミックス）基板を使用し、当該基板の内部導体層（セラミックグリーンシートの表面）に上記各回路素子を構成する導体パターンやグランド電極、これらの導体パターンを電気的に接続するビア等を形成し、これらを重ねて焼成することで一体化する。
【００３７】
上記導体パターン等の積層基板への配置は、図３〜図４並びに図５Ａ〜図５Ｂに示すとおりである。なお、当該積層基板は２４枚のセラミックグリーンシートを積層したもので、図５Ａ〜図５Ｂは当該積層基板の各層を上層から下層に向け順に示している。
【００３８】
図３に示すように本実施形態では、基板上層部２１に第一フィルタ１１と第二フィルタ１２の各インダクタＬ１，Ｌ２とマッチング線路１０を、基板下層部２３に第三フィルタ１３のインダクタＬ３，Ｌ４をそれぞれ配置し、これら基板上層部２１と下層部２３との間の部分である基板中層部２２と、基板下層部２３の更に下層の部分である基板底面部２４に、各フィルタ１１，１２，１３のキャパシタＣ１〜Ｃ１０とグランド電極Ｇを配置する。
【００３９】
図４及び図５Ａ〜図５Ｂを参照して更に詳しく述べれば、第一フィルタ１１のインダクタＬ１は、ループ状の導体を第２層と第３層に分けて形成しこれら各層に形成した導体をビアＶで接続してインダクタＬ１とする。同様に第二フィルタ１２のインダクタＬ２は、第２層〜第６層の各層にループ状の導体を形成してこれらの導体をビアＶで接続することによりインダクタＬ２を構成する。また、第２層と第４層と第６層に導体線路を形成し、これらの導体線路をビアＶで接続することによりマッチング線路１０とする。一方、第三フィルタ１３のインダクタＬ３，Ｌ４は、第１８層と第１９層に形成した導体をビアＶで接続することによりインダクタＬ３，Ｌ４とする。
【００４０】
また、第９層および第１１層〜第１４層には、第一フィルタ１１のキャパシタＣ１と、第二フィルタ１２のキャパシタＣ３，Ｃ４と、第三フィルタ１３のキャパシタＣ５，Ｃ６，Ｃ７を形成する電極を配置する。さらに、第２２層〜第２４層には、第一フィルタ１１のキャパシタＣ２を形成する電極と、第三フィルタ１３のキャパシタＣ８，Ｃ９，Ｃ１０を形成する電極と、グランド電極Ｇを配置する。
【００４１】
また、外部接続用の端子（入力ポートＰ０，第一ポートＰ１，第二ポートＰ２，第三ポートＰ３，グランド（ＧＮＤ）端子）は積層基板の裏面（第２４層の裏面側）に形成してあり（図示せず）、これらに対する接続は、上下方向（積層方向）に延びるように積層基板の外周面に形成した側面電極（図示せず）を介して行う。図５Ａ及び図５Ｂ中において「Ｐ０へ」「Ｐ１へ」「Ｐ２へ」「Ｐ３へ」「ＧＮＤへ」と記載したのはこのことを表したものである
【００４２】
本実施形態のトリプレクサは、使用周波数帯として１．５ＧＨｚ帯（ｆ１）、２．４ＧＨｚ帯（ｆ２）および５ＧＨｚ帯（ｆ３）を想定している。図６〜図８はそれぞれ本実施形態のトリプレクサのｆ１、ｆ２およびｆ３に関する周波数特性（実線は通過特性、破線は反射特性）を、図９Ａ、図１０Ａおよび図１１Ａはそれぞれｆ１、ｆ２およびｆ３に関する挿入損失を、図９Ｂ、図１０Ｂおよび図１１Ｂはそれぞれｆ１、ｆ２およびｆ３に関するＶＳＷＲ（電圧定在波比）を示すものである。これらの図に示すように当該３つの周波数帯ｆ１，ｆ２，ｆ３で良好な通過・減衰特性が得られることが分かる。
【００４３】
以上、本発明の実施の形態について説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者に明らかである。
【００４４】
例えば、前記使用周波数帯の数値は一例を示したものであって、これら以外にも様々な使用周波数帯を有するトリプレクサを本発明に基づいて構成することが可能である。また前記図２に示した第一フィルタ１１、第二フィルタ１２および第三フィルタ１３の回路構成は一例を示したものであって、各フィルタ１１〜１３の構成はこれらに限定されるものではない。
【００４５】
また本発明では、図１２に示すように前記実施形態の第一フィルタ１１と第二フィルタ１２をダイプレクサ１４に置き換える（図１に示した第一フィルタ１１と第二フィルタ１２に代えダイプレクサ１４を備える）ことも可能である。尚この場合にも、前記実施形態と同様に、ダイプレクサ１４に含まれるインダクタはマッチング線路１０と共に積層基板の上層部２１に配置し、第三フィルタ１３に含まれるインダクタは基板下層部に配置すれば良い。
【００４６】
さらに、絶縁層の構成材料を前記積層基板内において異ならせることも可能である。具体的には、キャパシタを配置するグリーンシート（基板中層部２２および基板底面部２４）には誘電率の高い材料を使用し、インダクタを配置するグリーンシート（基板上層部２１および基板下層部２３）は誘電率の低い材料を使用すれば、良好な特性を得る点で有利である。特に、前記本発明の好ましい態様および実施形態では、インダクタとキャパシタを異なる層にそれぞれ配置するから、上記のように積層基板内で絶縁層の構成材料（誘電率）を変える構造を容易に適用することが出来る。
【符号の説明】
【００４７】
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８，Ｃ９，Ｃ１０  キャパシタ
Ｌ１，Ｌ２，Ｌ３，Ｌ４  インダクタ
Ｐ０  入力ポート
Ｐ１  第一ポート
Ｐ２  第二ポート
Ｐ３  第三ポート
Ｇ  グランド電極
Ｖ  ビアホール
１０，５１，５２，５３  マッチング線路
１１  第一フィルタ
１２  第二フィルタ
１３  第三フィルタ
１４，６３，６６，７３，７６  ダイプレクサ
２１  基板上層部
２２  基板中層部
２３  基板下層部
２４  基板底面部
５４，５５，５６，６１，６２，６４，６５，７１，７２，７４，７５  フィルタ
【図１】
0005549820.tif 000002
【図２】
0005549820.tif 000003
【図３】
0005549820.tif 000004
【図４】
0005549820.tif 000005
【図５Ａ】
0005549820.tif 000006
【図５Ｂ】
0005549820.tif 000007
【図６】
0005549820.tif 000008
【図７】
0005549820.tif 000009
【図８】
0005549820.tif 000010
【図９Ａ】
0005549820.tif 000011
【図９Ｂ】
0005549820.tif 000012
【図１０Ａ】
0005549820.tif 000013
【図１０Ｂ】
0005549820.tif 000014
【図１１Ａ】
0005549820.tif 000015
【図１１Ｂ】
0005549820.tif 000016
【図１２】
0005549820.tif 000017
【図１３】
0005549820.tif 000018
【図１４】
0005549820.tif 000019
【図１５】
0005549820.tif 000020