(57)【特許請求の範囲】
【請求項１】
直流電力を交流電力に変換して三相電力系統に出力するインバータ回路をＰＷＭ制御するためのインバータ制御回路であって、
電圧検出手段によって検出される前記三相電力系統の各相の電圧信号のそれぞれから、前記インバータ回路より出力すべき各相の電圧を指令するための各相の指令値信号を生成する指令値信号生成手段と、
所定の測定手段によって測定される前記インバータ回路の入出力に関する測定値を所定の目標値に制御するための各相の補正値信号を生成する補正値信号生成手段と、
前記各相の指令値信号をそれぞれ対応する相の前記補正値信号に基づいて補正して、各相の補正後指令値信号を出力する指令値信号補正手段と、
前記各相の補正後指令値信号に基づいて、前記インバータ回路をＰＷＭ制御するための各相のＰＷＭ信号を生成するＰＷＭ信号生成手段と、
直流電圧検出手段によって検出される、前記インバータ回路に入力される直流電圧を取得する直流電圧取得手段と、
を備えており、
前記指令値信号生成手段は、
前記各相の電圧信号の電圧実効値を算出する実効値算出手段と、
前記各相の電圧信号の位相と三相平衡時の位相との位相差を検出する位相差検出手段と、
前記各相の電圧実効値の前記直流電圧に対する比と、前記各相の位相差とから、各相の指令値を算出する指令値算出手段と、
を備え、
前記指令値算出手段によって算出された各相の指令値を前記各相の指令値信号として出力する、
ことを特徴とするインバータ制御回路。
【請求項２】
前記指令値信号補正手段は、前記各相の指令値信号にそれぞれ対応する相の前記補正値信号を加算することで補正する、
請求項１に記載のインバータ制御回路。
【請求項３】
前記指令値算出手段は、前記各相の電圧実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗと前記各相の位相差φｕ，φｖ，φｗとから、下記式によって、前記各相の指令値Ｋｕ（ｔ），Ｋｖ（ｔ），Ｋｗ（ｔ）を算出する、請求項１または２に記載のインバータ制御回路。
なお、ωは前記三相電力系統の角周波数であり、ωｔはＵ相の系統電圧の現在の位相であり、Ｃｍは三相平衡時の指令値信号Ｋｕ（ｔ），Ｋｖ（ｔ），Ｋｗ（ｔ）の振幅であり、Ｖｉｎは前記インバータ回路に入力される直流電圧であり、Ｋｔは前記インバータ回路の出力電圧を変圧する変圧手段の変圧比である。
【数１】
0005567365.tif 000005
【請求項４】
前記補正値信号生成手段は、
電流検出手段によって検出される前記インバータ回路の各相の出力電流信号を回転座標系の各成分に変換する変換手段と、
前記測定値に対する前記目標値からの偏差量に基づいて、フィードバック制御のための第１の補正値を算出する第１の補正値算出手段と、
前記各成分のいずれかに対する前記第１の補正値からの偏差量に基づいて、フィードバック制御のための第２の補正値を算出する第２の補正値算出手段と、
前記第２の補正値を静止座標系の各相の補正値に逆変換する逆変換手段と、
を備え、
前記各相の補正値を前記各相の補正値信号として出力する、
請求項１ないし３のいずれかに記載のインバータ制御回路。
【請求項５】
前記補正値信号生成手段は、前記インバータ回路に入力される直流電圧を所定の目標電圧に制御するための補正値信号を生成する、
請求項１ないし４のいずれかに記載のインバータ制御回路。
【請求項６】
前記補正値信号生成手段は、前記インバータ回路から出力される無効電力を所定の目標無効電力に制御するための補正値信号を生成する、
請求項１ないし５のいずれかに記載のインバータ制御回路。
【請求項７】
前記ＰＷＭ信号生成手段は、前記補正後指令値信号と所定の周波数の三角波信号との比較結果からＰＷＭ信号を生成する、
請求項１ないし６のいずれかに記載のインバータ制御回路。
【請求項８】
前記三相電力系統の各相の電圧信号のいずれかから、前記インバータ回路より出力すべき各相の電圧を指令するための各相の第２の指令値信号を生成する第２の指令値信号生成手段と、
前記三相電力系統の各相の電圧信号が不平衡状態であることを検出する不平衡検出手段と、
をさらに備え、
前記指令値信号補正手段は、前記不平衡検出手段によって前記不平衡状態であることが検出されていない間、前記各相の指令値信号に代えて前記各相の第２の指令値信号を補正して、前記各相の補正後指令値信号を生成する、
請求項１ないし７のいずれかに記載のインバータ制御回路。
【請求項９】
前記三相電力系統の各相の電圧信号のいずれかから、前記インバータ回路より出力すべき各相の電圧を指令するための各相の第２の指令値信号を生成する第２の指令値信号生成手段と、
前記三相電力系統の各相の電圧信号が不平衡状態であることを検出する不平衡検出手段と、
をさらに備え、
前記指令値信号補正手段は、前記不平衡検出手段によって前記不平衡状態であることが検出されていない状態が所定の時間継続した場合に、前記各相の指令値信号に代えて前記各相の第２の指令値信号を補正して、前記各相の補正後指令値信号を生成する、
請求項１ないし８のいずれかに記載のインバータ制御回路。
【請求項１０】
前記不平衡検出手段は、前記三相電力系統のいずれかの相の電圧信号の電圧実効値と他の相の電圧信号の電圧実効値との差が所定の値以上の場合、または、前記三相電力系統のいずれかの相の電圧信号の位相と三相平衡時の位相との位相差が所定の位相差以上の場合に、前記不平衡状態であることを検出する、
請求項８または９に記載のインバータ制御回路。
【請求項１１】
前記インバータ回路と、請求項１ないし１０のいずれかに記載のインバータ制御回路と、
を備えている系統連系インバータシステム。
【請求項１２】
コンピュータを、直流電力を交流電力に変換して三相電力系統に出力するインバータ回路をＰＷＭ制御するためのインバータ制御回路として機能させるためのプログラムであって、
前記コンピュータを、
電圧検出手段によって検出される前記三相電力系統の各相の電圧信号のそれぞれから、前記インバータ回路より出力すべき各相の電圧を指令するための各相の指令値信号を生成する指令値信号生成手段と、
所定の測定手段によって測定される前記インバータ回路の入出力に関する測定値を所定の目標値に制御するための各相の補正値信号を生成する補正値信号生成手段と、
前記各相の指令値信号をそれぞれ対応する相の前記補正値信号に基づいて補正して、各相の補正後指令値信号を出力する指令値信号補正手段と、
前記各相の補正後指令値信号に基づいて、前記インバータ回路をＰＷＭ制御するための各相のＰＷＭ信号を生成するＰＷＭ信号生成手段と、
直流電圧検出手段によって検出される、前記インバータ回路に入力される直流電圧を取得する直流電圧取得手段と、
して機能させ、
前記指令値信号生成手段は、
前記各相の電圧信号の電圧実効値を算出する実効値算出手段と、
前記各相の電圧信号の位相と三相平衡時の位相との位相差を検出する位相差検出手段と、
前記各相の電圧実効値の前記直流電圧に対する比と、前記各相の位相差とから、各相の指令値を算出する指令値算出手段と、
を備え、
前記指令値算出手段によって算出された各相の指令値を前記各相の指令値信号として出力する、
ことを特徴とするプログラム。
【請求項１３】
請求項１２に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力を交流電力に変換するインバータ回路をＰＷＭ制御するためのインバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム、このインバータ制御回路を実現するためのプログラム、および、このプログラムを記録した記録媒体に関する。
【背景技術】
【０００２】
近年、太陽光などの自然エネルギーを用いた分散型電源が普及拡大の傾向にある。また、分散型電源によって生成される直流電力を交流電力に変換するインバータ回路を備え、変換された交流電力を接続された負荷や電力系統に供給する系統連系インバータシステムも開発されている。系統連系インバータシステムには、大きすぎる電流（過電流）が流れることによるインバータ回路の損傷を防ぐために、過電流を検出してインバータ回路を停止させる機能が設けられている。
【０００３】
図１０は、三相電力系統Ｂに電力を供給するための従来の系統連系インバータシステムＡ’を説明するためのブロック図である。
【０００４】
系統連系インバータシステムＡ’において、インバータ回路２はインバータ制御回路１０’から入力されるＰＷＭ信号に基づいて電力変換動作を行う。インバータ制御回路１０’は、系統電圧センサ９および電流センサ７からそれぞれ系統電圧信号Ｖｓ（Ｖｓｕ，Ｖｓｖ，Ｖｓｗ）および交流電流信号Ｉ（Ｉｕ，Ｉｖ，Ｉｗ）を入力されて、以下のように、ＰＷＭ信号を生成する。すなわち、電流センサ７から入力される交流電流信号Ｉを回転座標系の各成分に変換する。なお、以下では、当該変換を「ｄｑ変換」とし、変換された各成分を「ｄ軸成分」と「ｑ軸成分」とする。ｄｑ変換後のｄ軸成分Ｉｄ，ｑ軸成分Ｉｑとそれぞれの目標値Ｉｄ’，Ｉｑ’との偏差量を「０」にするための補正値ΔＸｄ，ΔＸｑを算出する。また、系統電圧センサ９から入力される系統電圧信号Ｖｓもｄｑ変換して、ｄ軸成分Ｖｓｄ，ｑ軸成分Ｖｓｑを算出する。各成分Ｖｓｄ，Ｖｓｑにそれぞれ補正値ΔＸｄ，ΔＸｑを加算し、静止座標系に逆変換して指令値Ｘｕ，Ｘｖ，Ｘｗを算出する。なお、以下では、当該逆変換を「逆ｄｑ変換」とする。逆ｄｑ変換された指令値Ｘｕ，Ｘｖ，Ｘｗに基づいて、ＰＷＭ信号を生成する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１５３９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
各ｄｑ変換および逆ｄｑ変換は、系統電圧センサ９から入力される系統電圧信号Ｖｓから検出される系統電圧の位相θに基づいて変換を行う。このとき、位相θは、各相の系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗが平衡状態（各相の電圧の振幅が共通し、各相の電圧の位相差がそれぞれ２π／３である状態）であること、すなわち、三相電力系統Ｂの各相の電圧が平衡状態であることを前提として検出されている。つまり、三相電力系統Ｂの各相の電圧位相は、系統電圧信号Ｖｓがｄｑ変換されたｄ軸成分Ｖｓｄ，ｑ軸成分Ｖｓｑに反映されておらず、Ｖｓｄ，Ｖｓｑに基づいて算出される指令値Ｘｕ，Ｘｖ，Ｘｗにも反映されていない。
【０００７】
したがって、三相電力系統Ｂの各相の電圧が不平衡状態になった場合、実際の三相電力系統Ｂの各相の電圧位相が不平衡にもかかわらず、指令値Ｘｕ，Ｘｖ，Ｘｗは各相の電圧位相が平衡状態で算出される。これにより、インバータ回路２の出力電流の制御精度は悪化し、出力電流のアンバランスが増大する。このとき、過電流が検出されるとインバータ回路２が停止され、系統連系インバータシステムＡ’が三相電力系統Ｂから解列される。三相電力系統Ｂに対して系統連系インバータシステムＡ’の規模が大きい場合、系統連系インバータシステムＡ’が三相電力系統Ｂから解列することにより、さらに三相電力系統Ｂの電圧不平衡状態が拡大したり瞬時電圧低下が発生する場合がある。この場合、三相電力系統Ｂに接続している他の系統連系インバータシステムも一斉に解列する可能性がある。
【０００８】
本発明は上記した事情のもとで考え出されたものであって、接続している三相電力系統が電圧不平衡状態になった場合でも、インバータ回路が安定して運転を継続することができるようにＰＷＭ信号を生成するインバータ制御回路を提供することをその目的としている。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【００１０】
本発明の第１の側面によって提供されるインバータ制御回路は、直流電力を交流電力に変換して三相電力系統に出力するインバータ回路をＰＷＭ制御するためのインバータ制御回路であって、電圧検出手段によって検出される前記三相電力系統の各相の電圧信号のそれぞれから、前記インバータ回路より出力すべき各相の電圧を指令するための各相の指令値信号を生成する指令値信号生成手段と、所定の測定手段によって測定される前記インバータ回路の入出力に関する測定値を所定の目標値に制御するための各相の補正値信号を生成する補正値信号生成手段と、前記各相の指令値信号をそれぞれ対応する相の前記補正値信号に基づいて補正して、各相の補正後指令値信号を出力する指令値信号補正手段と、前記各相の補正後指令値信号に基づいて、前記インバータ回路をＰＷＭ制御するための各相のＰＷＭ信号を生成するＰＷＭ信号生成手段と、直流電圧検出手段によって検出される、前記インバータ回路に入力される直流電圧を取得する直流電圧取得手段とを備えており、前記指令値信号生成手段は、前記各相の電圧信号の電圧実効値を算出する実効値算出手段と、前記各相の電圧信号の位相と三相平衡時の位相との位相差を検出する位相差検出手段と、前記各相の電圧実効値の前記直流電圧に対する比と、前記各相の位相差とから、各相の指令値を算出する指令値算出手段とを備え、前記指令値算出手段によって算出された各相の指令値を前記各相の指令値信号として出力することを特徴とする。
【００１１】
本発明の好ましい実施の形態においては、前記指令値信号補正手段は、前記各相の指令値信号にそれぞれ対応する相の前記補正値信号を加算することで補正する。
【００１３】
本発明の好ましい実施の形態においては、前記指令値算出手段は、前記各相の電圧実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗと前記各相の位相差φｕ，φｖ，φｗとから、下記式によって、前記各相の指令値Ｋｕ（ｔ），Ｋｖ（ｔ），Ｋｗ（ｔ）を算出する。なお、ωは前記三相電力系統の角周波数であり、ωｔはＵ相の系統電圧の現在の位相であり、Ｃｍは三相平衡時の指令値信号Ｋｕ（ｔ），Ｋｖ（ｔ），Ｋｗ（ｔ）の振幅であり、Ｖｉｎは前記インバータ回路に入力される直流電圧であり、Ｋｔは前記インバータ回路の出力電圧を変圧する変圧手段の変圧比である。
【数１】
0005567365.tif 000002
【００１４】
本発明の好ましい実施の形態においては、前記補正値信号生成手段は、電流検出手段によって検出される前記インバータ回路の各相の出力電流信号を回転座標系の各成分に変換する変換手段と、前記測定値に対する前記目標値からの偏差量に基づいて、フィードバック制御のための第１の補正値を算出する第１の補正値算出手段と、前記各成分のいずれかに対する前記第１の補正値からの偏差量に基づいて、フィードバック制御のための第２の補正値を算出する第２の補正値算出手段と、前記第２の補正値を静止座標系の各相の補正値に逆変換する逆変換手段とを備え、前記各相の補正値を前記各相の補正値信号として出力する。
【００１５】
本発明の好ましい実施の形態においては、前記補正値信号生成手段は、前記インバータ回路に入力される直流電圧を所定の目標電圧に制御するための補正値信号を生成する。
【００１６】
本発明の好ましい実施の形態においては、前記補正値信号生成手段は、前記インバータ回路から出力される無効電力を所定の目標無効電力に制御するための補正値信号を生成する。
【００１７】
本発明の好ましい実施の形態においては、前記ＰＷＭ信号生成手段は、前記補正後指令値信号と所定の周波数の三角波信号との比較結果からＰＷＭ信号を生成する。
【００１８】
本発明の好ましい実施の形態においては、前記三相電力系統の各相の電圧信号のいずれかから、前記インバータ回路より出力すべき各相の電圧を指令するための各相の第２の指令値信号を生成する第２の指令値信号生成手段と、前記三相電力系統の各相の電圧信号が不平衡状態であることを検出する不平衡検出手段とをさらに備え、前記指令値信号補正手段は、前記不平衡検出手段によって前記不平衡状態であることが検出されていない間、前記各相の指令値信号に代えて前記各相の第２の指令値信号を補正して、前記各相の補正後指令値信号を生成する。
【００１９】
本発明の好ましい実施の形態においては、前記三相電力系統の各相の電圧信号のいずれかから、前記インバータ回路より出力すべき各相の電圧を指令するための各相の第２の指令値信号を生成する第２の指令値信号生成手段と、前記三相電力系統の各相の電圧信号が不平衡状態であることを検出する不平衡検出手段とをさらに備え、前記指令値信号補正手段は、前記不平衡検出手段によって前記不平衡状態であることが検出されていない状態が所定の時間継続した場合に、前記各相の指令値信号に代えて前記各相の第２の指令値信号を補正して、前記各相の補正後指令値信号を生成する。
【００２０】
本発明の好ましい実施の形態においては、前記不平衡検出手段は、前記三相電力系統のいずれかの相の電圧信号の電圧実効値と他の相の電圧信号の電圧実効値との差が所定の値以上の場合、または、前記三相電力系統のいずれかの相の電圧信号の位相と三相平衡時の位相との位相差が所定の位相差以上の場合に、前記不平衡状態であることを検出する。
【００２１】
本発明の第２の側面によって提供される系統連系インバータシステムは、前記インバータ回路と、本発明の第１の側面によって提供されるインバータ制御回路とを備えている。
【００２２】
本発明の第３の側面によって提供されるプログラムは、コンピュータを、直流電力を交流電力に変換して三相電力系統に出力するインバータ回路をＰＷＭ制御するためのインバータ制御回路として機能させるためのプログラムであって、前記コンピュータを、電圧検出手段によって検出される前記三相電力系統の各相の電圧信号のそれぞれから、前記インバータ回路より出力すべき各相の電圧を指令するための各相の指令値信号を生成する指令値信号生成手段と、所定の測定手段によって測定される前記インバータ回路の入出力に関する測定値を所定の目標値に制御するための各相の補正値信号を生成する補正値信号生成手段と、前記各相の指令値信号をそれぞれ対応する相の前記補正値信号に基づいて補正して、各相の補正後指令値信号を出力する指令値信号補正手段と、前記各相の補正後指令値信号に基づいて、前記インバータ回路をＰＷＭ制御するための各相のＰＷＭ信号を生成するＰＷＭ信号生成手段と、直流電圧検出手段によって検出される、前記インバータ回路に入力される直流電圧を取得する直流電圧取得手段として機能させ、前記指令値信号生成手段は、前記各相の電圧信号の電圧実効値を算出する実効値算出手段と、前記各相の電圧信号の位相と三相平衡時の位相との位相差を検出する位相差検出手段と、前記各相の電圧実効値の前記直流電圧に対する比と、前記各相の位相差とから、各相の指令値を算出する指令値算出手段とを備え、前記指令値算出手段によって算出された各相の指令値を前記各相の指令値信号として出力することを特徴とする。
【００２３】
本発明の第４の側面によって提供される記録媒体は、本発明の第３の側面によって提供されるプログラムを記録したコンピュータ読み取り可能な記録媒体である。
【発明の効果】
【００２４】
本発明によれば、三相電力系統の各相の電圧信号のそれぞれから各相の指令値信号が生成される。したがって、三相電力系統の各相の電圧が不平衡状態となった場合でも、不平衡状態の各相の電圧信号に基づいて各相の指令値信号が生成されるので、インバータ回路からの出力電圧も三相電力系統の各相の電圧と同様の不平衡状態となる。これにより、インバータ回路の出力電流の制御精度は保たれ、出力電流のアンバランスが増大することを抑制することができ、過電流が検出されることを抑制することができる。したがって、接続している三相電力系統が電圧不平衡状態になった場合でも、インバータ回路が安定して運転を継続することができる。
【００２５】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００２６】
【図１】本発明に係るインバータ制御回路の第１実施形態を備えた系統連系インバータシステムを説明するためのブロック図である。
【図２】第１実施形態に係るインバータ制御回路の補正値生成部の内部構成を説明するためのブロック図である。
【図３】第１実施形態に係るインバータ制御回路の系統指令値生成部の内部構成を説明するためのブロック図である。
【図４】位相差検出方法を説明するための図である。
【図５】三角波比較法を説明するための図である。
【図６】シミュレーションにおける、インバータ回路の出力電流の変化を示すための図である。
【図７】第２実施形態に係るインバータ制御回路の系統指令値生成部の内部構成を説明するためのブロック図である。
【図８】不平衡電圧差検出部の内部構成の１例を説明するための図である。
【図９】不平衡位相差検出部の内部構成の１例を説明するための図である。
【図１０】従来の系統連系インバータシステムを説明するためのブロック図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態を、本発明に係るインバータ制御回路を系統連系インバータシステムに用いた場合を例として、図面を参照して具体的に説明する。
【００２８】
図１は、本発明に係るインバータ制御回路の第１実施形態を備えた系統連系インバータシステムを説明するためのブロック図である。
【００２９】
同図に示すように、系統連系インバータシステムＡは、直流電源１、インバータ回路２、フィルタ回路３、変圧回路４、開閉器５、直流電圧センサ６、電流センサ７，８、系統電圧センサ９、およびインバータ制御回路１０を備えている。
【００３０】
直流電源１は、インバータ回路２に接続している。インバータ回路２、フィルタ回路３、および変圧回路４は、この順で、Ｕ相、Ｖ相、Ｗ相の出力電圧の出力ラインに直列に接続されており、開閉器５を介して三相交流の電力系統Ｂ（以下、「系統Ｂ」と略称する。）に接続している。直流電圧センサ６は、直流電源１とインバータ回路２との間の接続線に設置されており、電流センサ７は、インバータ回路２とフィルタ回路３との間の接続線に設置されている。電流センサ８は、変圧回路４と開閉器５との間の接続線に設置されており、系統電圧センサ９は、開閉器５と系統Ｂとの間の接続線に設置されている。インバータ制御回路１０は、インバータ回路２に接続されている。系統連系インバータシステムＡは、開閉器５によって系統Ｂに連系して、直流電源１が出力する直流電力を交流電力に変換して系統Ｂに供給する。なお、系統連系インバータシステムＡの構成は、これに限られない。例えば、インバータ回路２の制御に必要ないセンサを設けていなくてもよいし、変圧回路４に代えて、直流電源１とインバータ回路２との間にＤＣ／ＤＣコンバータ回路を設ける、いわゆるトランスレス方式であってもよい。
【００３１】
直流電源１は、直流電力を出力するものであり、例えば太陽電池を備えている。太陽電池は、太陽光エネルギーを電気エネルギーに変換することで、直流電力を生成する。直流電源１は、生成された直流電力を、インバータ回路２に出力する。なお、直流電源１は、太陽電池により直流電力を生成するものに限定されない。例えば、直流電源１は、燃料電池、蓄電池、電気二重層コンデンサやリチウムイオン電池であってもよいし、ディーゼルエンジン発電機、マイクロガスタービン発電機や風力タービン発電機などにより生成された交流電力を直流電力に変換して出力する装置であってもよい。
【００３２】
インバータ回路２は、直流電源１から入力される直流電圧を交流電圧に変換して、フィルタ回路３に出力するものである。インバータ回路２は、三相インバータであり、図示しない３組６個のスイッチング素子を備えたＰＷＭ制御型インバータ回路である。インバータ回路２は、インバータ制御回路１０から入力されるＰＷＭ信号に基づいて、各スイッチング素子のオンとオフとを切り替えることで、直流電源１から入力される直流電圧を交流電圧に変換する。
【００３３】
フィルタ回路３は、インバータ回路２から入力される交流電圧から、スイッチングによる高周波成分を除去するものである。フィルタ回路３は、リアクトルとコンデンサとからなるローパスフィルタを備えている。フィルタ回路３で高周波成分を除去された交流電圧は、変圧回路４に出力される。なお、フィルタ回路３の構成はこれに限定されず、高周波成分を除去するための周知のフィルタ回路であればよい。変圧回路４は、フィルタ回路３から出力される交流電圧を系統Ｂの電圧（以下では、「系統電圧」という。）とほぼ同一のレベルに昇圧または降圧する。
【００３４】
開閉器５は、系統連系インバータシステムＡと系統Ｂとを接続したり、当該接続を切り離すものである。開閉器５は、系統連系インバータシステムＡが系統Ｂに電力を供給できる状態になったときに、系統連系インバータシステムＡと系統Ｂとを接続する。また、開閉器５は、系統Ｂで系統事故などの異常が発生した場合に、系統連系インバータシステムＡと系統Ｂとの接続を切り離す。実際には、系統Ｂで異常が発生した場合などに、図示しない遮断器によって系統連系インバータシステムＡが系統Ｂから解列される。このとき、系統連系インバータシステムＡが単独運転状態となることを回避するために、系統連系インバータシステムＡと遮断器との間に接続されている図示しない負荷を切り離すために、開閉器５が開放される。
【００３５】
直流電圧センサ６は、直流電源１から出力される直流電圧を検出するものである。検出された直流電圧信号Ｖｉｎは、インバータ制御回路１０に入力される。電流センサ７は、インバータ回路２から出力される各相の交流電流を検出するものである。検出された交流電流信号Ｉ1（Ｉ1ｕ，Ｉ1ｖ，Ｉ1ｗ）は、インバータ制御回路１０に入力される。電流センサ８は、変圧回路４から出力される各相の交流電流（すなわち、系統連系インバータシステムＡの出力電流）を検出するものである。検出された交流電流信号Ｉ2（Ｉ2ｕ，Ｉ2ｖ，Ｉ2ｗ）は、インバータ制御回路１０に入力される。系統電圧センサ９は、系統Ｂの各相の系統電圧を検出するものである。検出された系統電圧信号Ｖｓ（Ｖｓｕ，Ｖｓｖ，Ｖｓｗ）は、インバータ制御回路１０に入力される。なお、系統連系インバータシステムＡが出力する出力電圧は、系統電圧とほぼ一致している。
【００３６】
インバータ制御回路１０は、インバータ回路２を制御するものである。インバータ制御回路１０は、直流電圧センサ６から入力される直流電圧信号Ｖｉｎ、電流センサ７から入力される交流電流信号Ｉ1、電流センサ８から入力される交流電流信号Ｉ2、および、系統電圧センサ９から入力される系統電圧信号Ｖｓに基づいて、ＰＷＭ信号を生成してインバータ回路２に出力する。インバータ制御回路１０は、インバータ回路２が出力する出力電圧の波形を指令するための指令値信号を各センサから入力される検出信号に基づいて生成し、当該指令値信号に基づいて生成されるパルス信号をＰＷＭ信号として出力する。インバータ回路２は、入力されるＰＷＭ信号に基づいて各スイッチング素子のオンとオフとを切り替えることで、指令値信号に対応した波形の交流電圧を出力する。インバータ制御回路１０は、指令値信号の波形を変化させることでインバータ回路２の出力電圧の波形を変化させることで出力電流を制御している。これにより、インバータ制御回路１０は、各種フィードバック制御を行っている。
【００３７】
本実施形態においては、インバータ制御回路１０は、直流電圧制御（入力直流電圧が予め設定された電圧目標値となるように行うフィードバック制御）、無効電力制御（出力無効電力が予め設定された目標値「０」となるように行うフィードバック制御）、および出力電流制御（インバータ回路２の出力電流をｄｑ変換して、ｄ軸成分が無効電力制御の補正値となるように行うフィードバック制御と、ｑ軸成分が直流電圧制御の補正値となるように行うフィードバック制御）を行っている。なお、インバータ制御回路１０が行う制御の手法は、これに限られない。例えば、出力電圧制御や有効電力制御を行うようにしてもよい。
【００３８】
インバータ制御回路１０は、補正値生成部１１、系統指令値生成部１２、加算部１３、およびＰＷＭ信号生成部１４を備えている。
【００３９】
補正値生成部１１は、後述する系統指令値生成部１２から出力される系統指令値信号を補正するための補正値信号を生成するものである。補正値生成部１１は、直流電圧センサ６から直流電圧信号Ｖｉｎを入力され、電流センサ７から交流電流信号Ｉ1を入力され、電流センサ８から交流電流信号Ｉ2を入力され、系統電圧センサ９から系統電圧信号Ｖｓを入力されて、補正値信号ΔＸｕ，ΔＸｖ，ΔＸｗを生成して加算部１３に出力する。補正値信号ΔＸｕ，ΔＸｖ，ΔＸｗは、各センサによる検出値等とその目標値との偏差を「０」にするための補正値の信号である。
【００４０】
図２は、補正値生成部１１の内部構成を説明するためのブロック図である。
【００４１】
補正値生成部１１は、位相検出回路１１１、ＰＩ制御回路１１２、無効電力算出回路１１３、ＰＩ制御回路１１４、ｄｑ変換回路１１５、ＰＩ制御回路１１６、ＰＩ制御回路１１７、逆ｄｑ変換回路１１８、および不平衡電流補償回路１１９を備えている。
【００４２】
位相検出回路１１１は、系統電圧センサ９より入力される系統電圧信号Ｖｓから系統電圧の位相θを検出するものであり、例えばＰＬＬ（Phase-Locked Loop）回路である。検出された位相θは、ｄｑ変換回路１１５および逆ｄｑ変換回路１１８に出力される。
【００４３】
ＰＩ制御回路１１２は、直流電圧センサ６より入力される直流電圧信号Ｖｉｎと予め設定されている目標直流電圧Ｖｉｎ*との偏差に基づいてＰＩ制御を行い、補正値を出力するものである。無効電力算出回路１１３は、電流センサ８より入力される交流電流信号Ｉ2と系統電圧センサ９より入力される系統電圧信号Ｖｓとから出力無効電力Ｑを算出して出力するものである。ＰＩ制御回路１１４は、無効電力算出回路１１３が出力する出力無効電力Ｑと予め設定されている目標無効電力Ｑ*との偏差に基づいてＰＩ制御を行い、補正値を出力するものである。
【００４４】
ｄｑ変換回路１１５は、電流センサ７より入力される交流電流信号Ｉ1をｄｑ変換するものである。ｄｑ変換回路１１５は、電流センサ７より交流電流信号Ｉ1を入力され、位相検出回路１１１より位相θを入力される。ｄｑ変換回路１１５は、３相の交流電流信号Ｉ1を２相の信号に変換し、位相θとの位相差成分であるｄ軸成分Ｉｄと同相成分であるｑ軸成分Ｉｑとに変換して出力する。
【００４５】
ＰＩ制御回路１１６は、ＰＩ制御回路１１２が出力する補正値とｄｑ変換回路１１５が出力するｄ軸成分Ｉｄとの偏差に基づいてＰＩ制御を行い、補正値ΔＸｄを出力するものである。ＰＩ制御回路１１７は、ＰＩ制御回路１１４が出力する補正値とｄｑ変換回路１１５が出力するｑ軸成分Ｉｑとの偏差に基づいてＰＩ制御を行い、補正値ΔＸｑを出力するものである。逆ｄｑ変換回路１１８は、ＰＩ制御回路１１６より入力される補正値ΔＸｄとＰＩ制御回路１１７より入力される補正値ΔＸｑとを逆ｄｑ変換するものである。逆ｄｑ変換回路１１８は、ＰＩ制御回路１１６より補正値ΔＸｄを入力され、ＰＩ制御回路１１７より補正値ΔＸｑを入力され、位相検出回路１１１より位相θを入力される。逆ｄｑ変換回路１１８は、ｄ軸成分の補正値ΔＸｄとｑ軸成分の補正値ΔＸｑとを逆ｄｑ変換により、２相の補正値に変換してから３相の補正値に変換して、補正値信号ΔＸｕ，ΔＸｖ，ΔＸｗとして出力する。
【００４６】
不平衡電流補償回路１１９は、不平衡電流を補償するためのものである。不平衡電流補償回路１１９は、電流センサ７より入力される交流電流信号Ｉ1の逆相成分を「０」にするための補正値を算出して出力する。不平衡電流補償回路１１９から出力された補正値は、補正値信号ΔＸｕ，ΔＸｖ，ΔＸｗに加算される。不平衡電流補償回路１１９によって、交流電流信号Ｉ1の逆相成分が「０」となるように制御されるので、不平衡電流は瞬時に抑制される。
【００４７】
図１に戻って、系統指令値生成部１２は、直流電圧センサ６から直流電圧信号Ｖｉｎを入力され、系統電圧センサ９から系統電圧信号Ｖｓを入力されて、系統指令値信号Ｋｕ，Ｋｖ，Ｋｗを生成して加算部１３に出力する。系統指令値信号Ｋｕ，Ｋｖ，Ｋｗはインバータ回路２が出力する出力電圧の波形を指令するための指令値信号の基準となるものであり、系統指令値信号Ｋｕ，Ｋｖ，Ｋｗが補正値信号ΔＸｕ，ΔＸｖ，ΔＸｗで補正されることにより指令値信号が生成される。
【００４８】
図３は、系統指令値生成部１２の内部構成を説明するためのブロック図である。
【００４９】
系統指令値生成部１２は、実効値算出部１２１ｕ，１２１ｖ，１２１ｗ、フィルタ部１２２ｕ，１２２ｖ，１２２ｗ、位相差検出部１２３ｕ，１２３ｖ，１２３ｗ、フィルタ部１２４ｕ，１２４ｖ，１２４ｗ、Ｕ相系統指令値算出部１２５ｕ、Ｖ相系統指令値算出部１２５ｖ、およびＷ相系統指令値算出部１２５ｗを備えている。
【００５０】
実効値算出部１２１ｕ，１２１ｖ，１２１ｗは、系統電圧信号Ｖｓ（Ｖｓｕ，Ｖｓｖ，Ｖｓｗ）のそれぞれの実効値を算出するものである。実効値算出部１２１ｕはＵ相の系統電圧信号Ｖｓｕの実効値Ｖｅｕを算出してフィルタ部１２２ｕに出力し、実効値算出部１２１ｖはＶ相の系統電圧信号Ｖｓｖの実効値Ｖｅｖを算出してフィルタ部１２２ｖに出力し、実効値算出部１２１ｗはＷ相の系統電圧信号Ｖｓｗの実効値Ｖｅｗを算出してフィルタ部１２２ｗに出力する。
【００５１】
実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗは、下記（１）、（２）、（３）式によって、系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗから算出される。
【数２】
0005567365.tif 000003
なお、Ｖｓｕ（ωｔ）はＵ相の系統電圧の現在の瞬時値であり、Ｖｓｕ（ωｔ−π／２）はＵ相の系統電圧のπ／２前の瞬時値である。Ｖ相、Ｗ相についても同様である。なお、実効値は他の方法で算出するようにしても構わない。
【００５２】
フィルタ部１２２ｕ，１２２ｖ，１２２ｗは、それぞれ実効値算出部１２１ｕ，１２１ｖ，１２１ｗが算出した実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗから、高周波成分を除去するローパスフィルタである。フィルタ部１２２ｕ，１２２ｖ，１２２ｗで高周波成分を除去された実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗは、それぞれＵ相系統指令値算出部１２５ｕ、Ｖ相系統指令値算出部１２５ｖ、およびＷ相系統指令値算出部１２５ｗに出力される。なお、フィルタ部１２２ｕ，１２２ｖ，１２２ｗの構成はこれに限定されず、高周波成分を除去するための周知のフィルタであればよい。
【００５３】
位相差検出部１２３ｕ，１２３ｖ，１２３ｗは、系統電圧信号Ｖｓ（Ｖｓｕ，Ｖｓｖ，Ｖｓｗ）の位相と平衡時の位相との位相差を検出するものである。インバータ制御回路１０の制御系は、系統電圧の位相θに同期して処理される。系統電圧の位相θは、位相検出回路１１１（図２参照）によって検出される。系統Ｂが電圧平衡状態であれば、系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗの位相は、それぞれθ，（θ−２π／３），（θ＋２π／３）となる。位相差検出部１２３ｕ，１２３ｖ，１２３ｗは、実際に検出された系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗの位相の、平衡状態におけるそれぞれの位相θ，（θ−２π／３），（θ＋２π／３）に対する位相差φｕ，φｖ，φｗを検出するものである。位相差検出部１２３ｕはＵ相の系統電圧信号Ｖｓｕの位相差φｕを検出してフィルタ部１２４ｕに出力し、位相差検出部１２３ｖはＶ相の系統電圧信号Ｖｓｖの位相差φｖを検出してフィルタ部１２４ｖに出力し、位相差検出部１２３ｗはＷ相の系統電圧信号Ｖｓｗの位相差φｗを検出してフィルタ部１２４ｗに出力する。
【００５４】
図４は、位相差を検出する方法を説明するための図である。
【００５５】
同図（ａ）は、電圧平衡状態における系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗの波形を示している。太線の波形が系統電圧信号Ｖｓｕの波形であり、細線の波形が系統電圧信号Ｖｓｖの波形であり、破線の波形が系統電圧信号Ｖｓｗの波形である。なお、右側の矢印は、系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗの関係を示すベクトル図である。系統電圧信号Ｖｓｕは系統電圧の位相θに基づく同期パルスと同期しており、同期パルスの立ち上がりと系統電圧信号Ｖｓｕの立ち上がりゼロクロス（電圧がマイナスからプラスに変わるゼロを通過するタイミング）とが一致している。系統電圧信号Ｖｓｖは系統電圧信号Ｖｓｕより位相が２π／３遅れており、系統電圧信号Ｖｓｖの立ち上がりゼロクロスは同期パルスの立ち上がりより２π／３遅れている。系統電圧信号Ｖｓｗは系統電圧信号Ｖｓｕより位相が２π／３進んでおり、系統電圧信号Ｖｓｗの立ち上がりゼロクロスは同期パルスの立ち上がりより２π／３進んでいる。
【００５６】
同図（ｂ）は、電圧不平衡状態における系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗの波形を示している。同図（ｂ）における電圧不平衡状態は例えばＶ相とＷ相とが地絡した場合の電圧不平衡状態を示しており、系統電圧信号Ｖｓｖ，Ｖｓｗの位相と振幅が変動している。系統電圧信号Ｖｓｖは平衡状態（同図（ａ）の波形Ｖｓｖ参照）より位相が２π／９遅れており、系統電圧信号Ｖｓｖの立ち上がりゼロクロスは同期パルスの立ち上がりより８π／９（＝２π／３＋２π／９）遅れている。系統電圧信号Ｖｓｗは平衡状態（同図（ａ）の波形Ｖｓｗ参照）より位相が２π／９進んでおり、系統電圧信号Ｖｓｗの立ち上がりゼロクロスは同期パルスの立ち上がりより８π／９（＝２π／３＋２π／９）進んでいる。つまり、位相差φｕ，φｖ，φｗは、同期パルスの立ち上がりを基準として、系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗの立ち上がりゼロクロスとそれぞれの平衡時の立ち上がりゼロクロスとを比較することで算出することができる。
【００５７】
例えば、位相差φｖは、同期パルスの立ち上がりから系統電圧信号Ｖｓｖの立ち上がりゼロクロスまで基準クロックをカウントするなどして位相差を計測し、同期パルスの立ち上がりから平衡時の立ち上がりゼロクロスまで基準クロックをカウントするなどしてあらかじめ計測されている位相差を差し引くことで算出される。同図（ｂ）の例の場合、位相差φｖは、系統電圧信号Ｖｓｖの立ち上がりゼロクロスと同期パルスの立ち上がりとの位相差−８π／９（系統電圧信号Ｖｓｖの立ち上がりゼロクロスの方が同期パルスの立ち上がりより遅れるのでマイナスとしている。）から、平衡時の立ち上がりゼロクロスと同期パルスの立ち上がりとの位相差−２π／３を差し引いて、φｖ＝−８π／９−（−２π／３）＝−２π／９と算出される。
【００５８】
また、位相差φｗは、系統電圧信号Ｖｓｗの立ち上がりゼロクロスから同期パルスの立ち上がりまで基準クロックをカウントするなどして位相差を計測し、平衡時の立ち上がりゼロクロスから同期パルスの立ち上がりまで基準クロックをカウントするなどしてあらかじめ計測されている位相差を差し引くことで算出される。同図（ｂ）の例の場合、位相差φｗは、系統電圧信号Ｖｓｗの立ち上がりゼロクロスと同期パルスの立ち上がりとの位相差８π／９から、平衡時の立ち上がりゼロクロスと同期パルスの立ち上がりとの位相差２π／３を差し引いて、φｗ＝８π／９−２π／３＝２π／９と算出される。
【００５９】
フィルタ部１２４ｕ，１２４ｖ，１２４ｗは、それぞれ位相差検出部１２３ｕ，１２３ｖ，１２３ｗが検出した位相差φｕ，φｖ，φｗから、高周波成分を除去するローパスフィルタである。フィルタ部１２４ｕ，１２４ｖ，１２４ｗで高周波成分を除去された位相差φｕ，φｖ，φｗは、それぞれＵ相系統指令値算出部１２５ｕ、Ｖ相系統指令値算出部１２５ｖ、およびＷ相系統指令値算出部１２５ｗに出力される。なお、フィルタ部１２４ｕ，１２４ｖ，１２４ｗの構成はこれに限定されず、高周波成分を除去するための周知のフィルタであればよい。
【００６０】
Ｕ相系統指令値算出部１２５ｕ、Ｖ相系統指令値算出部１２５ｖ、およびＷ相系統指令値算出部１２５ｗは、系統指令値を算出するものである。Ｕ相系統指令値算出部１２５ｕは、フィルタ部１２２ｕより入力される実効値Ｖｅｕ、フィルタ部１２４ｕより入力される位相差φｕ、および、直流電圧センサ６より入力される直流電圧Ｖｉｎから、Ｕ相の系統指令値Ｋｕを算出する。Ｖ相系統指令値算出部１２５ｖは、フィルタ部１２２ｖより入力される実効値Ｖｅｖ、フィルタ部１２４ｖより入力される位相差φｖ、および、直流電圧センサ６より入力される直流電圧Ｖｉｎから、Ｖ相の系統指令値Ｋｖを算出する。Ｗ相系統指令値算出部１２５ｗは、フィルタ部１２２ｗより入力される実効値Ｖｅｗ、フィルタ部１２４ｗより入力される位相差φｗ、および、直流電圧センサ６より入力される直流電圧Ｖｉｎから、Ｗ相の系統指令値Ｋｗを算出する。算出された系統指令値Ｋｕ，Ｋｖ，Ｋｗは、系統指令値信号として加算部１３に出力される。
【００６１】
系統指令値Ｋｕ（ｔ），Ｋｖ（ｔ），Ｋｗ（ｔ）は、下記（４）、（５）、（６）式によって算出される。
【数３】
0005567365.tif 000004
【００６２】
なお、ωは系統Ｂの角周波数であり、ωｔはＵ相の系統電圧の現在の位相である。Ｃｍは系統Ｂが電圧平衡状態である場合の系統指令値信号Ｋｕ（ｔ），Ｋｖ（ｔ），Ｋｗ（ｔ）の振幅である。φｕ，φｖ，φｗは、それぞれ位相差検出部１２３ｕ，１２３ｖ，１２３ｗから入力される位相差φｕ，φｖ，φｗであり、Ｖｅｕ，Ｖｅｖ，Ｖｅｗは、それぞれ実効値算出部１２１ｕ，１２１ｖ，１２１ｗから入力される系統電圧信号の実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗである。Ｋｔは変圧回路４の変圧比であり、系統Ｂ側の１次巻き数をＮ1としインバータ回路２側の２次巻き数をＮ2とした場合、Ｋｔ＝Ｎ1／Ｎ2となる。Ｖｉｎは直流電圧センサ６から入力される直流電圧信号Ｖｉｎである。
【００６３】
以下に、上記（４）、（５）、（６）式を算出する方法について、説明する。
【００６４】
後述するように、ＰＷＭ信号生成部１４は、系統指令値信号Ｋｕ，Ｋｖ，Ｋｗから生成された指令値信号と所定のキャリア信号（三角波信号）とを比較してＰＷＭ信号を生成する。図５に示すように、指令値信号Ｘとキャリア信号Ｃとを比較するためには、指令値信号Ｘの振幅をキャリア信号Ｃの振幅Ｃｍに一致させるのが望ましい。したがって、系統Ｂが電圧平衡状態である場合の系統指令値信号Ｋｕ，Ｋｖ，Ｋｗの振幅をキャリア信号Ｃの振幅Ｃｍとする。
【００６５】
本実施形態では、ＰＷＭ信号生成部１４での比較処理は、デジタル処理で行っている。したがって、キャリア信号Ｃの振幅のPeak-to-peak値であるＣｍ×２をデジタル処理上の分解能（例えばビット幅を12bitとした場合は、分解能は212 ＝ 4096[ビット数]となる）とすると、１ビット数当たりの系統連系インバータシステムＡの出力電圧変化幅ΔＶは、
ΔＶ＝Ｖｉｎ・Ｋｔ／（２・Ｃｍ）[Ｖ]          ・・・・・・（７）
となる。ここで、系統指令値信号Ｋｕの出力ゲインをＧｕとすると、系統指令値信号Ｋｕによって生成される系統連系インバータシステムＡの出力電圧の実効値Ｖｉｎｖは、
Ｖｉｎｖ＝（ΔＶ・２・Ｃｍ・Ｇｕ／２）／√２
＝ΔＶ・Ｃｍ・Ｇｕ／√２  [Ｖrms]      ・・・・・・（８）
となる。これから、系統連系インバータシステムＡと系統Ｂの電圧レベルを一致させるためには、Ｖｉｎｖ＝Ｖｅｕとなる出力ゲインＧｕを算出すればよい。
【００６６】
上記（８）式および（７）式より、
Ｖｅｕ＝Ｖｉｎｖ＝ΔＶ・Ｃｍ・Ｇｕ／√２
＝｛Ｖｉｎ・Ｋｔ／（２・Ｃｍ）｝・Ｃｍ・Ｇｕ／√２
Ｇｕ＝Ｖｅｕ・２√２／（Ｖｉｎ・Ｋｔ）
＝（２√２／Ｋｔ）・（Ｖｅｕ／Ｖｉｎ）
【００６７】
よって、出力ゲインＧｕ、振幅Ｃｍおよび位相差φｕを用いて、系統指令値信号Ｋｕは、
Ｋｕ＝Ｇｕ・Ｃｍ・ＳＩＮ（ωｔ＋φｕ）
で表される。同様に、系統指令値信号Ｋｖの出力ゲインＧｖおよび系統指令値信号Ｋｗの出力ゲインＧｗは、
Ｇｖ＝（２√２／Ｋｔ）・（Ｖｅｖ／Ｖｉｎ）
Ｇｗ＝（２√２／Ｋｔ）・（Ｖｅｗ／Ｖｉｎ）
となり、系統指令値信号Ｋｖおよび系統指令値信号Ｋｗは、
Ｋｖ＝Ｇｖ・Ｃｍ・ＳＩＮ（ωｔ−２π／３＋φｖ）
Ｋｗ＝Ｇｗ・Ｃｍ・ＳＩＮ（ωｔ＋２π／３＋φｗ）
で表される。
【００６８】
図１に戻って、加算部１３は、系統指令値生成部１２から入力される系統指令値信号Ｋｕ，Ｋｖ，Ｋｗに、補正値生成部１１から入力される補正値信号ΔＸｕ，ΔＸｖ，ΔＸｗを加算して、指令値信号Ｘｕ，Ｘｖ，ＸｗとしてＰＷＭ信号生成部１４に出力する。
【００６９】
ＰＷＭ信号生成部１４は、加算部１３から入力される指令値信号Ｘｕ，Ｘｖ，Ｘｗと、所定の周波数（例えば、４ｋＨｚ）の三角波信号として生成されたキャリア信号とに基づいて、三角波比較法によりＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗを生成する。三角波比較法では、図５に示すように、指令値信号Ｘとキャリア信号Ｃとが比較され、例えば、指令値信号Ｘがキャリア信号Ｃより大きい場合にハイレベルとなり、指令値信号Ｘがキャリア信号Ｃより小さい場合にローレベルとなるパルス信号ＰがＰＷＭ信号として生成される。生成されたＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗは、インバータ回路２に出力される。
【００７０】
なお、インバータ制御回路１０は、アナログ回路として実現してもよいし、デジタル回路として実現してもよい。また、各部が行う処理をプログラムで設計し、当該プログラムを実行させることでコンピュータをインバータ制御回路１０として機能させてもよい。また、当該プログラムを記録媒体に記録しておき、コンピュータに読み取らせるようにしてもよい。
【００７１】
インバータ制御回路１０において、指令値信号の基準となる系統指令値信号Ｋｕ，Ｋｖ，Ｋｗは、系統指令値生成部１２で系統Ｂの各相の電圧に基づいて相毎に生成される。したがって、系統Ｂの各相の電圧が不平衡状態となった場合でも、不平衡状態の各相の電圧に応じた各相の指令値信号が生成されるので、インバータ回路２からの出力電圧も系統Ｂの各相の電圧と同様の不平衡状態となる。これにより、インバータ回路２の出力電流の制御精度は悪化せず、出力電流のアンバランスが増大することを抑制することができるので、過電流が検出されることを抑制することができる。したがって、接続している系統Ｂが電圧不平衡状態になった場合でも、インバータ回路２が安定して運転を継続することができる。
【００７２】
図６は、接続された系統が電圧不平衡状態になった場合のシミュレーションにおける、インバータ回路２の出力電流の変化を示すための図である。
【００７３】
同図（ａ）は、従来のインバータ制御回路１０’を用いた場合のシミュレーション結果である。上段が各相の系統電圧の変化を示しており、下段が各相の出力電流の変化を示している。上段に示すように、期間Ｔの間、系統電圧のＶ相電圧の位相と振幅を変化させて不平衡状態としている。なお、期間Ｔの間は出力電流一定制御を行い、過電流防止のために５０％負荷としてシミュレーションを行った。当該シミュレーションによると、下段に示すように、期間Ｔの間、各相の出力電流も不平衡状態となり、電流ピーク値が増大している。この電流ピーク値は、１００％負荷の場合であれば、過電流防止機能によりインバータ回路２が停止されるレベルのものである。
【００７４】
同図（ｂ）は、インバータ制御回路１０を用いた場合のシミュレーション結果であり、同図（ａ）の場合と同じ条件でシミュレーションを行っている。当該シミュレーションによると、下段に示すように、期間Ｔの間においても、各相の出力電流を制御することができている。また、出力電流の増大を抑制することができている。
【００７５】
なお、上記第１実施形態では、系統Ｂが電圧平衡状態の場合でも、系統指令値信号Ｋｕ，Ｋｖ，Ｋｗが系統Ｂの各相の電圧に基づいて相毎に生成される。したがって、定常状態における微小な電圧変動であっても、系統指令値信号Ｋｕ，Ｋｖ，Ｋｗに反映されて、出力電流が変動する。この場合、出力電流の変動が増大されるという不都合が生じる可能性がある。したがって、以下に示す第２実施形態では、平衡状態においては系統指令値信号Ｋｕ，Ｋｖ，Ｋｗを理想的な３相交流波形に切り替える構成を追加した。
【００７６】
図７は、本発明に係るインバータ制御回路１０の第２実施形態に係る系統指令値生成部の内部構成を説明するためのブロック図である。なお、同図において、上記第１実施形態の系統指令値生成部１２（図３参照）と同一または類似の要素には、同一の符号を付している。
【００７７】
系統指令値生成部１２’は、不平衡電圧差検出部１２６、不平衡位相差検出部１２７、ＯＲ演算部１２８、および切替部１２９を設けた点で、第１実施形態の系統指令値生成部１２とは異なる。なお、第２実施形態における不平衡電流補償回路１１９（図２参照）の機能も、第１実施形態のものと異なっている。
【００７８】
図７に示す不平衡電圧差検出部１２６は、フィルタ部１２２ｕ，１２２ｖ，１２２ｗより入力される実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗから系統Ｂの不平衡状態を検出し、不平衡電圧差検出信号をＯＲ演算部１２８に出力するものである。不平衡電圧差検出部１２６は、各実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗの差のいずれかが所定の閾値である不平衡電圧差検出レベル以上の場合に、系統Ｂが不平衡状態であると判断し、不平衡電圧差検出信号を「ＯＮ」にする。一方、各実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗの差のいずれもが不平衡電圧差検出レベル未満の場合は、不平衡電圧差検出信号を「ＯＦＦ」にする。
【００７９】
図８は、不平衡電圧差検出部１２６の内部構成の１例を説明するための図である。
【００８０】
同図に示すように、不平衡電圧差検出部１２６は、減算部１２６ａ，１２６ｂ，１２６ｃ、絶対値変換部１２６ｄ，１２６ｅ，１２６ｆ、ヒステリシスコンパレータ１２６ｇ，１２６ｈ，１２６ｉ、ＯＲ演算部１２６ｊ、遅延フィルタ１２６ｋを備えている。
【００８１】
まず、減算部１２６ａ，１２６ｂ，１２６ｃおよび絶対値変換部１２６ｄ，１２６ｅ，１２６ｆが、実効値Ｖｅｕと実効値Ｖｅｖとの差、実効値Ｖｅｖと実効値Ｖｅｗとの差、および、実効値Ｖｅｗと実効値Ｖｅｕとの差を算出する。次に、ヒステリシスコンパレータ１２６ｇ，１２６ｈ，１２６ｉが、算出された各差と不平衡電圧差検出レベルとをそれぞれ比較し、各差が不平衡電圧差検出レベル以上の場合、「ＯＮ」信号を出力する。なお、チャタリングを抑制するために、ヒステリシスが設けられている。ＯＲ演算部１２６ｊは、ヒステリシスコンパレータ１２６ｇ，１２６ｈ，１２６ｉの出力の論理和を演算して出力する。したがって、各差のいずれかが不平衡電圧差検出レベル以上の場合、不平衡電圧差検出信号が「ＯＮ」として出力される。なお、遅延フィルタ１２６ｋは、不平衡電圧差検出信号の立ち下がり時間を遅延させるものであり、チャタリングを抑制するために設けられている。すなわち、不平衡状態が検出されない状態が所定時間継続した場合に平衡状態であると判断することで、過渡時のチャタリングを抑制している。
【００８２】
なお、不平衡電圧差検出部１２６の内部構成は、これに限られない。例えば、遅延フィルタ１２６ｋを設けていなくてもよいし、遅延フィルタ１２６ｋが不平衡電圧差検出信号の立ち上がり時間を遅延させるものであってもよい。また、ヒステリシスコンパレータ１２６ｇ，１２６ｈ，１２６ｉに代えて、ヒステリシスを設けないコンパレータを用いるようにしてもよい。
【００８３】
図７に戻って、不平衡位相差検出部１２７は、フィルタ部１２４ｕ，１２４ｖ，１２４ｗより入力される位相差φｕ，φｖ，φｗから系統Ｂの不平衡状態を検出し、不平衡位相差検出信号をＯＲ演算部１２８に出力するものである。不平衡位相差検出部１２７は、各位相差φｕ，φｖ，φｗの絶対値のいずれかが所定の閾値である不平衡位相差検出レベル以上の場合に、系統Ｂが不平衡状態であると判断し、不平衡位相差検出信号を「ＯＮ」にする。一方、各位相差φｕ，φｖ，φｗの絶対値のいずれもが不平衡位相差検出レベル未満の場合は、不平衡位相差検出信号を「ＯＦＦ」にする。
【００８４】
図９は、不平衡位相差検出部１２７の内部構成の１例を説明するための図である。
【００８５】
同図に示すように、不平衡位相差検出部１２７は、絶対値変換部１２７ｄ，１２７ｅ，１２７ｆ、ヒステリシスコンパレータ１２７ｇ，１２７ｈ，１２７ｉ、ＯＲ演算部１２７ｊ、遅延フィルタ１２７ｋを備えている。
【００８６】
まず、絶対値変換部１２７ｄ，１２７ｅ，１２７ｆが、位相差φｕ，φｖ，φｗの絶対値を算出する。次に、ヒステリシスコンパレータ１２７ｇ，１２７ｈ，１２７ｉが、算出された各位相差の絶対値と不平衡位相差検出レベルとをそれぞれ比較し、各位相差の絶対値が不平衡位相差検出レベル以上の場合、「ＯＮ」信号を出力する。なお、チャタリングを抑制するために、ヒステリシスが設けられている。ＯＲ演算部１２７ｊは、ヒステリシスコンパレータ１２７ｇ，１２７ｈ，１２７ｉの出力の論理和を演算して出力する。したがって、各位相差の絶対値のいずれかが不平衡位相差検出レベル以上の場合、不平衡位相差検出信号が「ＯＮ」として出力される。なお、遅延フィルタ１２７ｋは、不平衡位相差検出信号の立ち下がり時間を遅延させるものであり、チャタリングを抑制するために設けられている。すなわち、不平衡状態が検出されない状態が所定時間継続した場合に平衡状態であると判断することで、過渡時のチャタリングを抑制している。
【００８７】
なお、不平衡位相差検出部１２７の内部構成は、これに限られない。例えば、遅延フィルタ１２７ｋを設けなくてもよいし、遅延フィルタ１２７ｋが不平衡位相差検出信号の立ち上がり時間を遅延させるものであってもよい。また、ヒステリシスコンパレータ１２７ｇ，１２７ｈ，１２７ｉに代えて、ヒステリシスを設けないコンパレータを用いるようにしてもよい。
【００８８】
図７に戻って、ＯＲ演算部１２８は、不平衡電圧差検出部１２６から入力される不平衡電圧差検出信号と不平衡位相差検出部１２７から入力される不平衡位相差検出信号との論理和を演算し、切替部１２９および不平衡電流補償回路１１９（図２参照）に出力する。すなわち、ＯＲ演算部１２８は、不平衡電圧差検出信号と不平衡位相差検出信号の少なくともいずれかが「ＯＮ」の場合に出力信号を「ＯＮ」とし、両方が「ＯＦＦ」の場合に出力信号を「ＯＦＦ」とする。
【００８９】
切替部１２９は、ＯＲ演算部１２８より入力される信号に応じて、Ｕ相系統指令値算出部１２５ｕ、Ｖ相系統指令値算出部１２５ｖ、およびＷ相系統指令値算出部１２５ｗへの入力を切り替えるものである。
【００９０】
切替部１２９は、ＯＲ演算部１２８からの入力信号が「ＯＮ」の場合、すなわち系統Ｂが不平衡状態であると判断されている場合、Ｕ相系統指令値算出部１２５ｕ、Ｖ相系統指令値算出部１２５ｖ、およびＷ相系統指令値算出部１２５ｗへ入力される実効値をそれぞれフィルタ部１２２ｕ，１２２ｖ，１２２ｗから出力される実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗとし、Ｕ相系統指令値算出部１２５ｕ、Ｖ相系統指令値算出部１２５ｖ、およびＷ相系統指令値算出部１２５ｗへ入力される位相差をそれぞれフィルタ部１２４ｕ，１２４ｖ，１２４ｗから出力される位相差φｕ，φｖ，φｗとする。この場合、図３に示す系統指令値生成部１２の内部構成と同様の状態になり、系統指令値信号Ｋｕ，Ｋｖ，Ｋｗは系統Ｂの各相の電圧に基づいて相毎に生成される。
【００９１】
一方、ＯＲ演算部１２８からの入力信号が「ＯＦＦ」の場合、すなわち系統Ｂが平衡状態であると判断されている場合、Ｕ相系統指令値算出部１２５ｕ、Ｖ相系統指令値算出部１２５ｖ、およびＷ相系統指令値算出部１２５ｗへ入力される実効値をフィルタ部１２２ｕから出力される実効値Ｖｅｕとし、Ｕ相系統指令値算出部１２５ｕ、Ｖ相系統指令値算出部１２５ｖ、およびＷ相系統指令値算出部１２５ｗへ入力される位相差を「０」とする。この場合、系統指令値信号Ｋｕ，Ｋｖ，Ｋｗは系統ＢのＵ相の電圧に基づいて、平衡状態のものが生成される。なお、同図に示す切替部１２９のスイッチは、入力信号が「ＯＦＦ」の場合の接続を記載している。
【００９２】
不平衡電流補償回路１１９（図２参照）は、ＯＲ演算部１２８からの入力信号が「ＯＮ」の場合、上記第１実施形態と同様に不平衡電流の補償を行う。一方、ＯＲ演算部１２８からの入力信号が「ＯＦＦ」の場合、不平衡電流の補償を停止する。
【００９３】
本実施形態においては、系統電圧信号Ｖｓ（Ｖｓｕ，Ｖｓｖ，Ｖｓｗ）より算出された実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗおよび位相差φｕ，φｖ，φｗに基づいて、系統Ｂが不平衡状態であるか否かが判断される。系統Ｂが不平衡状態であると判断された場合、系統指令値信号Ｋｕ，Ｋｖ，Ｋｗは系統Ｂの各相の電圧に基づいて相毎に生成される。一方、系統Ｂが不平衡状態でない（平衡状態である）と判断された場合、系統指令値信号Ｋｕ，Ｋｖ，Ｋｗは系統ＢのＵ相の電圧に基づいて、平衡状態のものが生成される。したがって、系統Ｂが平衡状態の場合は系統指令値信号Ｋｕ，Ｋｖ，Ｋｗが理想的な３相交流波形となり、定常状態における瞬時的な電圧変動が反映されないので、出力電流が変動せず、出力電流の変動が増大されるという不都合は生じない。また、系統Ｂが不平衡状態の場合は、第１実施形態と同様の効果を奏することができる。
【００９４】
なお、上記実施形態では、系統連系インバータシステムに本発明のインバータ制御回路を用いた場合について説明したが、これに限られない。従来のインバータ制御回路に上述した方法でＰＷＭ制御を行なわせるプログラムをコンピュータ読み取り可能に記録したＲＯＭなどの記録媒体からコンピュータに読み込んで、そのプログラムを実行させることにより、本発明のインバータ制御回路を実現してもよい。
【００９５】
本発明に係るインバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステムは、上述した実施形態に限定されるものではない。本発明に係るインバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステムの各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【００９６】
Ａ  系統連系インバータシステム
１  直流電源
２  インバータ回路
３  フィルタ回路
４  変圧回路
５  開閉器
６  直流電圧センサ
７，８  電流センサ
９  系統電圧センサ
１０，１０’  インバータ制御回路
１１  補正値生成部（補正値信号生成手段）
１１１位相検出回路
１１２  ＰＩ制御回路（第１の補正値算出手段）
１１３  無効電力算出回路
１１４  ＰＩ制御回路（第１の補正値算出手段）
１１５  ｄｑ変換回路（変換手段）
１１６  ＰＩ制御回路（第２の補正値算出手段）
１１７  ＰＩ制御回路（第２の補正値算出手段）
１１８  逆ｄｑ変換回路（逆変換手段）
１１９  不平衡電流補償回路
１２  系統指令値生成部（指令値信号生成手段）
１２’  系統指令値生成部（指令値信号生成手段、第２の指令値信号生成手段）
１２１ｕ，１２１ｖ，１２１ｗ  実効値算出部（実効値算出手段）
１２２ｕ，１２２ｖ，１２２ｗ  フィルタ部
１２３ｕ，１２３ｖ，１２３ｗ  位相差検出部（位相差検出手段）
１２４ｕ，１２４ｖ，１２４ｗ  フィルタ部
１２５ｕ  Ｕ相系統指令値算出部（指令値算出手段）
１２５ｖ  Ｖ相系統指令値算出部（指令値算出手段）
１２５ｗ  Ｗ相系統指令値算出部（指令値算出手段）
１２６  不平衡電圧差検出部（不平衡検出手段）
１２６ａ，１２６ｂ，１２６ｃ  減算部
１２６ｄ，１２６ｅ，１２６ｆ  絶対値変換部
１２６ｇ，１２６ｈ，１２６ｉ  ヒステリシスコンパレータ
１２６ｊ  ＯＲ演算部１２６ｊ
１２６ｋ  遅延フィルタ
１２７  不平衡位相差検出部（不平衡検出手段）
１２７ｄ，１２７ｅ，１２７ｆ  絶対値変換部
１２７ｇ，１２７ｈ，１２７ｉ  ヒステリシスコンパレータ
１２７ｊ  ＯＲ演算部１２７ｊ
１２７ｋ  遅延フィルタ
１２８  ＯＲ演算部（不平衡検出手段）
１２９  切替部
１３  加算部（指令値信号補正手段）
１４  ＰＷＭ信号生成部（ＰＷＭ信号生成手段）
Ｂ  電力系統
【図１】
0005567365.tif 000006
【図２】
0005567365.tif 000007
【図３】
0005567365.tif 000008
【図４】
0005567365.tif 000009
【図５】
0005567365.tif 000010
【図７】
0005567365.tif 000011
【図８】
0005567365.tif 000012
【図９】
0005567365.tif 000013
【図１０】
0005567365.tif 000014
【図６】
0005567365.tif 000015