(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成された多層配線層と、
前記半導体基板を貫通して前記多層配線層の内部に延びる基板貫通孔と、
前記基板貫通孔内に埋め込まれた基板貫通電極と、
前記基板貫通孔の内周面と前記基板貫通電極の外周面とに挟まれた絶縁膜とを備え、
前記絶縁膜が、ジルコニウムの酸化ホウ化物膜である
ことを特徴とする半導体装置。
【請求項２】
複数の前記半導体基板を備え、
前記複数の半導体基板の各々が、高分子樹脂からなる接着層を介して互いに接合され、
前記基板貫通孔が、前記接着層を貫通する
請求項１に記載の半導体装置。
【請求項３】
前記絶縁膜が、前記半導体基板と該半導体基板に形成された前記接着層との境界において連続する
請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体基板と該半導体基板上に形成された多層配線層とを貫通する電極を有する半導体装置、例えばシリコン基板と該シリコン基板上に形成された多層配線層とを貫通する電極（Through Silicon Via:ＴＳＶ）を有する半導体装置に関する。
【背景技術】
【０００２】
近年では、半導体デバイスの高性能化を図る技術の一つとして、例えば特許文献１に記載のように、シリコン基板に形成された基板貫通電極（シリコン基板貫通電極：Through Silicon Via （ＴＳＶ））を介して複数の半導体チップを積層する三次元実装技術が注目されている。図８には、ＴＳＶを有した半導体装置の一部断面構造が示されている。
【０００３】
図８に示されるように、半導体装置４０にてトランジスタ等の素子が形成された半導体基板である第１シリコン基板４１には、例えば低誘電率の絶縁膜中に第１シリコン基板４１の素子と接続される第１電極４２ａや配線の形成された第１多層配線層４２が積層されている。第１多層配線層４２の上面には、例えば窒化シリコン膜等からなるパッシベーション層４３が積層されている。一方、第１シリコン基板４１の下面には、接着層４４を介して、第２シリコン基板４５上に形成された第２多層配線層４６が接着されている。
【０００４】
また、パッシベーション層４３と第２多層配線層４６との間には、上記接着層４４、第１シリコン基板４１、及び第１多層配線層４２を貫通し、且つ第１多層配線層４２に形成された第１電極４２ａと第２多層配線層４６に形成された第２電極４６ａとをつなぐ基板貫通孔Ｈが形成されている。基板貫通孔Ｈには、該基板貫通孔Ｈの内面に形成された絶縁膜４７に囲まれて上記第１電極４２ａと第２電極４６ａとを接続するシリコン基板貫通電極４８が形成されている。絶縁膜４７は、シリコン窒化物やシリコン酸化物から形成されて、第１多層配線層４２に形成された配線、及び第２多層配線層４６に形成された配線とシリコン基板貫通電極４８とが電気的に接続したり、シリコン基板貫通電極４８の構成元素が基板貫通孔Ｈの外側に移動することを抑えたりする。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−８７２３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上記ＴＳＶを形成する方法としては、一般に、（ａ）Via First 法、（ｂ）Via Middle 法、（ｃ）Via Last 法、（ｄ）Via after Bonding 法と言われる４つの方法が検討されている。（ａ）Via First 法は、半導体製造プロセスの前工程である素子形成プロセスの前にＴＳＶが形成される方法である。また、（ｂ）Via Middle 法は、素子形
成プロセスと同時にＴＳＶが形成される方法である。また、（ｃ）Via Last 法は、素子
形成プロセスの後にＴＳＶが形成される方法である。これらに対して、（ｄ）Via after Bonding 法は、パッシベーション処理の施された半導体素子を有するウェハと他のウェハ、或いはパッシベーション処理の施された半導体素子を有するチップとウェハ、また或いは該チップと他のチップとが高分子樹脂などの接着剤で接着された後にＴＳＶが形成される方法である。
【０００７】
（ａ）Via First 法では、上述したように、素子形成プロセスの前にＴＳＶが形成される。そのため、ＴＳＶに用いられる材料には、素子形成プロセスにて不可欠な熱処理に対
し、耐久性の高い材料が求められる。こうした要請のもと、Via First 法では、熱処理に対して耐久性の低い銅（Ｃｕ）がＴＳＶの構成材料から外され、熱処理に対して耐久性の高いタングステン（Ｗ）が一般に用いられる。そして、Ｗの電気抵抗値がＣｕの電気抵抗値よりも大幅に高いため、結局のところ、Via First 法は、半導体素子の動作を高速化するという点において不可避的な課題を残している。
【０００８】
（ｂ）Via Middle 法では、素子形成プロセスと同時にＴＳＶが形成される。すなわち
、パターン寸法がナノメートルオーダーの微細な半導体素子と、パターン寸法がマイクロメートルオーダーのＴＳＶとが同時に形成されることとなる。このようなVia Middle 法
では、素子形成プロセスの処理工程数や処理時間をＴＳＶに合わせて増やす必要があるため、結局のところ、プロセスのコストが大きいという点において不可避的な課題を残している。
【０００９】
そのため、近年では、上述のような課題を有しない方法、すなわち、（ｃ）Via Last法と（ｄ）Via after Bonding法とが盛んに検討されている。
一方、（ｃ）Via Last 法、（ｄ）Via after Bonding 法では、ウェハの厚さが１００
μｍ〜数μｍまで削られ、その後に、ＴＳＶ用のホールが形成される。詳しくは、（ｃ）Via Last法では、石英などからなるウェハサポート基板にウェハが仮接着された後に、ウェハの裏面が削られ、その後に、ＴＳＶが形成される。また、（ｄ）Via after Bonding 法では、（ｃ）Via Last 法と同様に、一対のウェハが半導体素子の形成された表面同士
で接着された後に、半導体素子の形成されていない裏面が削られ、その後に、ＴＳＶが形成される。この際、上述した接着剤は、高分子樹脂から構成されるものであって、その熱処理に対する膨張量や変形量は、半導体素子に用いられている一般的な材料と比較して著しく大きいものである。そして、こうした接着剤の耐熱温度は、通常、１８０℃以下、好ましくは１５０℃以下である。そのため、上記（ｃ）Via Last 法や（ｄ）Via after Bonding 法では、こうした接着剤の耐熱温度以下、すなわち、１８０℃以下、好ましくは１
５０℃以下でのプロセスが要求されている。
【００１０】
しかしながら、上記シリコン窒化物やシリコン酸化物で形成される絶縁膜４７は、一般に、２５０℃以上の高温条件にて成膜されて初めて絶縁膜４７として機能するだけの絶縁性を有するものである。例えば、プラズマＣＶＤ法によってシリコン酸化膜を形成する場合、２５０℃〜４００℃程度の温度条件にて成膜を行う必要がある。また、プラズマＣＶＤ法によってシリコン窒化膜を形成する場合、３００℃程度の温度条件にて成膜を行う必要がある。そのため、上記（ｃ）Via Last 法や（ｄ）Via after Bonding 法において要
求される温度条件では、上記基板貫通孔Ｈの内面への成膜自体は可能であったとしても、膜内に含まれる不純物等のために、所望とする絶縁性を得ることが困難である。したがって、シリコン基板貫通電極を有する半導体装置には、上述のような低温条件下での成膜であっても十分な絶縁性を有する絶縁膜を貫通孔の内面に有することが望まれている。
【００１１】
この発明は、上記実情に鑑みてなされたものであり、その目的は、半導体基板を貫通する基板貫通孔に埋め込まれた基板貫通電極と該半導体基板との間の絶縁膜に対してその絶縁性を高めることの可能な半導体装置を提供することにある。
【課題を解決するための手段】
【００１２】
以下、上記課題を解決するための手段及びその作用効果について記載する。
請求項１に記載の発明は、半導体基板と、前記半導体基板に形成された多層配線層と、前記半導体基板を貫通して前記多層配線層の内部に延びる基板貫通孔と、前記基板貫通孔内に埋め込まれた基板貫通電極と、前記基板貫通孔の内周面と前記基板貫通電極の外周面とに挟まれた絶縁膜とを備え、前記絶縁膜が、ジルコニウムの酸化ホウ化物膜であることを要旨とする。
【００１３】
銅等の金属配線用のバリア膜としてＺｒＢ膜が研究されてから久しい。本願発明者らは、こうしたＺｒＢ膜の有するバリア性や導電性及び絶縁性を研究する過程にて、Ｚｒ、ホウ素（Ｂ）、及び酸素（Ｏ）を含む膜、すなわちＺｒＢＯ膜が、下記３つの特性を有することを見出した。
【００１４】
・１８０℃以下の低温で膜として成長すること。
・熱ＣＶＤ法によるシリコン酸化物膜と略同じ程度の優れた絶縁性を有すること。
・シリコン（Ｓｉ）や銅（Ｃｕ）などに対して優れたバリア性を有すること。
【００１５】
請求項１に記載の発明によれば、半導体基板を貫通する基板貫通孔の内周面と該基板貫通孔に埋め込まれた基板貫通電極の外周面との間に上述したＺｒＢＯ膜が挟入される。そのため、基板貫通孔の内周面と基板貫通電極の外周面とを互いに絶縁する絶縁膜が、１８０℃以下という低温で成膜される場合には、該絶縁膜がシリコン系である場合と比較して、基板貫通電極と半導体基板との間の絶縁性を高めることが可能である。
【００１６】
請求項２に記載の発明は、請求項１に記載の半導体装置において、複数の前記半導体基板を備え、前記複数の半導体基板の各々が、高分子樹脂からなる接着層を介して互いに接合され、前記基板貫通孔が、前記接着層を貫通することを要旨とする。
【００１７】
高分子樹脂からなる接着層では、その熱処理に対する膨張量や変形量が、半導体素子に用いられている一般的な材料と比較して著しく大きい。そして、こうした接着層の耐熱温度は、通常、１８０℃以下、好ましくは１５０℃以下である。
【００１８】
請求項２に記載の発明によれば、こうした接着層に形成された基板貫通孔に対しても、上述した絶縁膜を形成することが可能である。そのため、半導体基板に形成された基板貫通孔と、接着層に形成された基板貫通孔との双方に対し、構成元素が同じ、あるいは類似した絶縁膜を形成することが可能である。それゆえに、半導体基板に形成された基板貫通孔と接着層に形成された基板貫通孔とに全く異なる材料からなる絶縁膜が形成される場合と比較して、基板貫通孔の全体にて、絶縁膜の絶縁性を均一にすることが可能となる。
【００１９】
請求項３に記載の発明は、請求項２に記載の半導体装置において、前記絶縁膜が、前記半導体基板と該半導体基板に形成された前記接着層との境界において連続することを要旨とする。
【００２０】
半導体基板に形成された基板貫通孔と、接着層に形成された基板貫通孔との双方に対し、互いに異なるタイミングで絶縁膜が形成される場合には、半導体基板に形成された基板貫通孔用の被覆工程と接着層に形成された基板貫通孔用の被覆工程とが必要とされる。そして、こうした絶縁膜の内側に基板貫通電極が埋め込まれる場合にも、自ずと半導体基板に形成された基板貫通孔用の被覆工程と接着層に形成された基板貫通孔用の被覆工程とが必要とされる。
【００２１】
この点、請求項３に記載の発明によれば、絶縁膜が、半導体基板と接着層との境界において連続するため、半導体基板に形成された基板貫通孔用の被覆工程と、接着層に形成された基板貫通孔用の被覆工程との双方を同じタイミングで行うことが可能となる。それゆえに、絶縁膜が不連続的な構造である場合と比較して、絶縁膜を形成するための工程数を少なくすることが可能である。
【図面の簡単な説明】
【００２２】
【図１】本発明の半導体装置における一実施形態の断面構造を示す図。
【図２】（ａ）（ｂ）（ｃ）（ｄ）シリコン基板に形成された凹部及びその内側面に形成されたＺｒＢＯ膜の断面構造を示すＳＥＭ画像。
【図３】（ａ）（ｂ）シリコン基板及びＺｒＢＯ膜の断面構造を示すＳＥＭ画像、（ｃ）（ｄ）純水に４８時間浸したシリコン基板及びＺｒＢＯ膜の断面構造を示すＳＥＭ画像。
【図４】Ｏ２を用いて形成したＺｒＢＯ膜の組成をラザフォード後方散乱分光法（ＲＢＳ）及び核反応分析（ＮＲＡ）により分析した結果を示すグラフ。
【図５】Ｏ２を用いて形成したＺｒＢＯ膜のリーク特性を水銀プローブで測定した結果を示すグラフ。
【図６】（ａ）（ｂ）Ｃｕ／ＺｒＢＯ／α−Ｓｉの積層構造を用いてＺｒＢＯ膜のバリア性及びシリサイド耐性を評価した結果を示すＳＴＥＭ写真。
【図７】Ｎ２Ｏを用いて形成したＺｒＢＯ膜のリーク特性を水銀プローブで測定した結果を示すグラフ。
【図８】従来の半導体装置の断面構造を示す図。
【発明を実施するための形態】
【００２３】
以下、本発明の半導体装置における一実施形態について図１〜図７を参照して説明する。
［半導体装置の構造］
図１に示されるように、半導体装置１０の備える第１シリコン基板１１は、トランジスタ等の半導体素子を上面側に有している。第１シリコン基板１１の上面には、上記半導体素子に接続される配線を内部に有した絶縁層である第１多層配線層１２が積層されている。第１多層配線層１２は、例えばシロキサン結合を含む多孔質膜であって、２程度の比誘電率を示すいわゆる低誘電率膜と、銅等で形成された第１電極１２ａと配線とによって形成されている。
【００２４】
第１多層配線層１２の上面には、例えばシリコン酸化物やシリコン窒化物等の絶縁物によって形成されたパッシベーション層１３が積層されている。パッシベーション層１３は、上記第１シリコン基板１１に形成された半導体素子や、第１多層配線層１２に形成された配線を外部環境から保護するとともに、これら半導体装置及び配線における想定しない電気的接続を防止する。
【００２５】
上記第１シリコン基板１１の下面には、接着層１４介して第２シリコン基板１５と第２多層配線層１６との積層体が接着されている。第２シリコン基板１５及び第２多層配線層１６は、半導体素子や配線を有するものであり、上記第１シリコン基板１１と第１多層配線層１２と同等の構造である。また、第２多層配線層１６には、上記第１多層配線層１２中に形成された第１電極１２ａと接続される第２電極１６ａが形成されている。第２電極１６ａは、第１多層配線層１２及び第２多層配線層１６中に形成された配線と同様、例えば銅によって形成されている。
【００２６】
また、半導体装置１０には、上記パッシベーション層１３、第１多層配線層１２、第１シリコン基板１１、及び接着層１４を貫通して、第２多層配線層１６に形成された第２電極１６ａの表面にまで達する基板貫通孔Ｈが形成されている。基板貫通孔Ｈの直径は、例えば１０μｍであるとともに、該基板貫通孔Ｈにおける上記各種層の積層方向での深さは、例えば１００μｍである。また、基板貫通孔Ｈを複数の凹部、いわゆるマルチビアとした場合、各凹部の直径は、例えば１〜２μｍであるとともに、該各凹部の深さは、例えば１０〜３０μｍである。このように、半導体装置１０に形成される基板貫通孔Ｈのアスペクト比は、１０〜３０程度であって、一般には、該基板貫通孔Ｈの内面への均一な成膜を困難にする程度に大きな値である。
【００２７】
基板貫通孔Ｈの内周面は、ジルコニウム（Ｚｒ）とホウ素（Ｂ）と酸素（Ｏ）とから形成される酸化ホウ素ジルコニウム（ＺｒＢＯ）膜である絶縁膜１７によって覆われている。また、基板貫通孔Ｈには、この絶縁膜１７を介して、例えば銅等から形成される基板貫通電極１８が埋め込まれている。絶縁膜１７の内表面は、第１シリコン基板１１と該第１シリコン基板１１に形成された接着層１４との境界において連続する。また、こうした絶縁膜１７によって囲まれる基板貫通電極１８は、第１シリコン基板１１と該第１シリコン基板１１に形成された接着層１４との境界において構造的に連続している。そして、このような基板貫通電極１８が、第１多層配線層１２中に形成された第１電極１２ａと第２多層配線層１６中に形成された第２電極１６ａとを接続している。
【００２８】
上述したＺｒＢＯ膜は、化学蒸着（ＣＶＤ）法や物理蒸着（ＰＶＤ）法等の各成膜方法によって形成することが可能である。
例えば、ＺｒＢＯ膜とは、ジルコニウムとホウ素とを含む金属含有ガスと活性状態の酸素原子を含む酸化ガスとの反応によって形成することが可能である。具体的には、ＺｒＢＯ膜は、Ｚｒ（ＢＨ４）４と活性状態の酸素ガスとの反応によって形成することが可能である。また、具体的には、テトラキスジエチルアミノジルコニウム（ＴＤＥＡＺ）又はテトラキスジメチルアミノジルコニウム（ＴＤＭＡＺ）であるジルコニウム含有ガスとジボランとからなる金属含有ガスを活性状態の酸素原子が含まれる酸化ガスで酸化することによって形成することが可能となる。他方、例えば、ＺｒＢＯ膜とは、ホウ化ジルコニウムからなるターゲットを酸素プラズマの雰囲気でスパッタすることによっても形成することが可能である。
【００２９】
この際、ジルコニウムのホウ素化合物と活性状態の酸素との気相反応を用いる場合であれ、また、ジルコニウムのホウ素化合物と活性状態の酸素との表面反応を用いる場合であれ、いずれの反応系においても、１８０℃以下の基板表面上にて、ＺｒＢＯ膜は成長する。そして、こうしたＺｒＢＯ膜は、熱ＣＶＤ法で形成されたシリコン酸化物膜と略同じ程度の優れた絶縁性を有し、且つシリコン（Ｓｉ）や銅（Ｃｕ）等に対して優れたバリア性を有する。それゆえに、絶縁膜１７が１８０℃以下という低温で成膜されるという前提において、絶縁膜１７は、シリコン系の絶縁膜と比較して、その絶縁性を高めることが可能である。
【００３０】
なお、絶縁膜１７を構成する金属元素は、Ｚｒの他、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、バナジウム（Ｖ）、及びハフニウム（Ｈｆ）であってもよい。これら金属元素の酸化ホウ化物膜（ＭＢＯ膜：Ｍ＝Ｂｅ、Ｍｇ、Ａｌ、Ｔｉ、Ｖ、Ｈｆ）も、上述のような低温での成膜が可能である。そして、絶縁膜１７を構成する金属元素が上述した元素である場合には、該金属元素のホウ化物を揮発可能な材料、例えば、Ｍ（ＢＨ４）ｘとして用いることが可能でもある。具体的には、Ｂｅ（ＢＨ４）２、Ｍｇ（ＢＨ４）２、Ａｌ（ＢＨ４）３、Ｔｉ（ＢＨ４）３、Ｔｉ（ＢＨ４）４、Ｖ（ＢＨ４）３、Ｚｒ（ＢＨ４）４、及びＨｆ（ＢＨ４）４を用いることができる。それゆえに、このようなＭ（ＢＨ４）ｘと活性状態の酸素原子との表面反応を用いてＭＢＯ膜を形成することができる。
［実施例］
［ＺｒＢＯ膜の形成］
直径６μｍ、深さ４５μｍ（アスペクト比７．５）の凹部を複数有する直径２００ｍｍのシリコン基板に対して、ＣＶＤ法を用いてＺｒＢＯ膜を形成した。
【００３１】
・Ｚｒを含有する原料  Ｚｒ（ＢＨ４）４
・キャリアガス（Ａｒガス）流量  １００ｓｃｃｍ
・Ｎ２ガス流量  ４７５ｓｃｃｍ
・Ｏ２ガス流量  ２５ｓｃｃｍ
・成膜チャンバ内の圧力  ３００Ｐａ
・マイクロ波電力  ５０Ｗ（ガス励起に消費される電力値）
・基板温度  １５０℃
・成膜時間  １００秒
上記Ｚｒ（ＢＨ４）４をキャリアガスによってガス化して成膜チャンバ内に供給した。そして、マイクロ波によって活性状態とされた酸素によってＺｒ（ＢＨ４）４を酸化することによって上記シリコン基板にＺｒＢＯ膜を形成した。
【００３２】
図２は、上記条件にて形成したＺｒＢＯ膜と、該ＺｒＢＯ膜が形成された凹部の断面構造を撮像したＳＥＭ画像である。図２（ａ）は、シリコン基板２１に形成された１つの凹部２２の全体を、図２（ｂ）は、凹部２２の開口における一部を、図２（ｃ）は、凹部２２の側面における深さ方向の中央部付近を、図２（ｄ）は、凹部２２の底面における一部をそれぞれ撮像したＳＥＭ画像である。なお、下記の各膜厚の値は、走査型電子顕微鏡を用いて測定した値である。
【００３３】
図２（ｂ）に示されるように、シリコン基板２１の表面に形成されたＺｒＢＯ膜２３の膜厚を表面膜厚ＦＴ１とすると、該表面膜厚ＦＴ１は２２０ｎｍであった。図２（ｃ）に示されるように、シリコン基板２１の有する凹部２２の側面に形成されたＺｒＢＯ膜２３の膜厚を側面膜厚ＦＴ２とすると、該側面膜厚ＦＴ２は１２１ｎｍであった。また、表面膜厚ＦＴ１に対する側面膜厚ＦＴ２の百分率である被覆率は、５５％であった。図２（ｄ）に示されるように、上記凹部２２の底面に形成されたＺｒＢＯ膜２３の膜厚を底面膜厚ＦＴ３とすると、該底面膜厚ＦＴ３は１２０ｎｍであった。また、表面膜厚ＦＴ１に対する底面膜厚ＦＴ３の百分率である被覆率は、５４．５％であった。このように、凹部２２の内側面に形成されたＺｒＢＯ膜２３の被覆率は、凹部２２の側面及び底面のいずれにおいても５０％を超える良好な値であり、上記形成方法によれば１５０℃の低温成膜でありながらも段差被覆性の良好なＺｒＢＯ膜を形成できることが認められた。
［ＺｒＢＯ膜の安定性］
直径２００ｍｍのシリコン基板に対して、上記条件にてＺｒＢＯ膜を形成して試験用ウェハを得た。そして、成膜直後におけるＺｒＢＯ膜の膜厚と、シリコン基板とＺｒＢＯ膜とを純水に４８時間浸した後のＺｒＢＯ膜の膜厚とを測定した。なお、各膜厚は上記と同様の方法で測定した値である。
【００３４】
図３は、成膜直後のシリコン基板３１上のＺｒＢＯ膜３２ａと、浸漬後のシリコン基板３１上のＺｒＢＯ膜３２ｂとを撮像したＳＥＭ画像である。図３（ａ）及び図３（ｂ）は成膜直後のＺｒＢＯ膜３２ａであり、図３（ｃ）及び図３（ｄ）は浸漬後のＺｒＢＯ膜３２ｂである。図３（ａ）と図３（ｃ）とを比較したところ、成膜直後のＺｒＢＯ膜３２ａの表面と、浸漬後のＺｒＢＯ膜３２ｂの表面とでは外観上の差異が認められなかった。また、図３（ｂ）に示されるように、成膜直後におけるＺｒＢＯ膜の膜厚を膜厚ＦＴ４とすると、該膜厚ＦＴ４は２６４ｎｍであった。そして、図３（ｄ）に示されるように、浸漬後におけるＺｒＢＯ膜の膜厚を膜厚ＦＴ５とすると、該膜厚ＦＴ５は２７０ｎｍであった。つまり、成膜直後と浸積後とでは、ＺｒＢＯ膜の膜厚は２．３％変化したのみであり、ＳＥＭ測定による誤差範囲に包括されてしまうレベルで変化したのみであった。したがって、ＺｒＢＯ膜は水に対して極めて安定な膜であることが認められた。
［ＺｒＢＯ膜の組成］
直径２００ｍｍのシリコン基板に対して、膜厚が約２００ｎｍのＺｒＢＯ膜を上記条件にて形成することによって試験用ＺｒＢＯ膜を得た。そして、ＺｒＢＯ膜中に含まれる元素の平均組成をラザフォード後方散乱分光法（ＲＢＳ：Rutherford Backscattering Spectrometry ）及び核反応分析（ＮＲＡ：Nuclear Reaction Analysis ）を用いて計測した
。図４及び下記表１は、ＲＢＳ及びＮＲＡでＺｒＢＯ膜の深さ方向の組成を計測した結果
を示している。なお、図４において、横軸は上記試験用ＺｒＢＯ膜の表面からの深さである。また、縦軸は、ＲＢＳ及びＮＲＡでＺｒＢＯ膜を分析した結果、ＺｒＢＯ膜から検出された元素の深さ方向の組成比を示している。
【００３５】
【表１】
0005631729.tif 000002
図４及び表１に示されるように、ＺｒＢＯ膜中に検出された元素は、酸素、ホウ素、及びジルコニウムの３元素のみであった。窒素は膜中に検出されるレベルには含まれていなかった。また、酸素、ホウ素、及びジルコニウムの順でＺｒＢＯ膜に占める割合が大きかった。より詳細には、酸素の平均組成比が６５．４％、ホウ素の元素濃度が２１．０％、ジルコニウムの元素濃度が１３．６％であった。なお、ＲＢＳ及びＮＲＡによる組成分析の感度は％オーダーであり、各元素の検出誤差を下記表２に示す。
【００３６】
【表２】
0005631729.tif 000003
ちなみに、先の図３に示したように、ＺｒＢＯ膜は水に対して安定であったことから、その膜中に、水と容易に反応することでホウ酸（Ｂ（ＯＨ）３）を生成する三酸化ホウ素（Ｂ２Ｏ３）を含んでいないものと考えられる。つまり、ＺｒＢＯ膜とは、ジルコニウム、ホウ素、及び酸素を上述の割合で含むとともに、Ｂ２Ｏ３骨格を有しない膜構造であると考えられる。
［ＺｒＢＯ膜の誘電率とリーク電流値］
直径２００ｍｍ、且つ０．０１Ωｃｍ程度の低抵抗Ｐ型シリコン基板に対して、膜厚が１００ｎｍのＺｒＢＯ膜を上記条件で形成することによって試験用ＺｒＢＯ膜を得た。
【００３７】
まず、ＺｒＢＯ膜の誘電率を以下の方法にて算出した。つまり、電極面積が２．７９２×１０−３ｃｍ２である水銀プローブを用いて、直流バイアスに１ＭＨｚの高周波を重畳してＣ−Ｖ特性を測定した後、Ｃ−Ｖ特性の測定結果から誘電率を算出した。
【００３８】
ＺｒＢＯ膜の誘電率の測定結果とともに、絶縁膜として多用されている酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、遷移金属の酸化物である酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、及び酸化チタ
ン（ＴｉＯ２）の誘電率を表３に示す。なお、ＺｒＢＯの値としては、３０個の試料について誘電率を測定した結果のうちの最小値と最大値とを記載している。また、ＺｒＢＯ以外の酸化物における誘電率は、一般の専門書や文献などを参照した値である。
【００３９】
【表３】
0005631729.tif 000004
表３に示されるように、ＺｒＢＯ膜の誘電率は、Ｚｒの酸化物を含めた他の遷移金属の酸化物よりも極端に低いことが認められた。加えて、信号遅延が起こりにくい程度の低誘電率膜であるＳｉＯ２膜に近い誘電率であることが認められた。それゆえに、上記方法によって形成されたＺｒＢＯ膜を、シリコン基板貫通電極（ＴＳＶ）用の絶縁膜として用いた場合、他の遷移金属の酸化膜よりも該ＴＳＶにおける信号遅延を抑えることができる。
【００４０】
同様に、０．０１Ωｃｍ程度の低抵抗Ｐ型シリコン基板上に上記条件で形成された膜厚が１００ｎｍであるＺｒＢＯ膜のリーク電流としての電流密度Ｊ（Ａ／ｃｍ２）を以下の方法にて測定した。つまり、ＺｒＢＯ膜が形成された低抵抗Ｐ型シリコン基板を接地するとともに、ＺｒＢＯ膜上の上記水銀プローブに負の電圧を０〜２０Ｖまで印加することで、ＺｒＢＯ膜に印加される電界Ｅ（ＭＶ／ｃｍ）に対する電流密度を測定した。この測定結果を図５に示す。
【００４１】
ＺｒＢＯ膜は、２ＭＶ／ｃｍの電界が印加されたときの電流密度の値が９．１６×１０−１０Ａ／ｃｍ２であって、実用上好ましいとされる１×１０−８Ａ／ｃｍ２を超えない値であることが認められた。なお、１５０℃という低温下でプラズマＣＶＤ法によって形成されたシリコン酸化膜やシリコン窒化膜など、これらシリコン系の絶縁膜の場合には、同測定法において２ＭＶ／ｃｍの電界が印加されると１×１０−８Ａ／ｃｍ２を超えるような値であった。それゆえに、上述の方法にて形成されたＺｒＢＯ膜を上記ＴＳＶ用の絶縁膜として用いることにより、プラズマＣＶＤ法によって形成されたシリコン系の絶縁膜を用いるよりも、シリコン基板とＴＳＶとの絶縁性を高められることが認められた。
［ＺｒＢＯ膜のバリア性］
表面に膜厚１００ｎｍのアモルファスシリコン（α−Ｓｉ）が形成された直径２００ｍｍのシリコン基板に対して、膜厚１００ｎｍのＺｒＢＯ膜を上記条件で形成し、その上にＰＶＤ法にて膜厚２００ｎｍの銅（Ｃｕ）を成膜した試験用サンプルウェハを得た。
【００４２】
その後、この試験用サンプルウェハに対して、４００℃、１時間のアニール処理を施し、Ｃｕ２００ｎｍ／ＺｒＢＯ１００ｎｍ／α−Ｓｉ１００ｎｍのサンドイッチ構造において、ＺｒＢＯ１００ｎｍを介してのＣｕとＳｉとの反応、及びＺｒＢＯ膜中のＣｕ拡散の有無について調査した。
【００４３】
こうした調査の結果として、アニール処理の前後における上記サンドイッチ構造を図６
に示す。図６（ａ）は、上記試験用サンプルウェハを形成した直後のＳＴＥＭ写真であり、図６（ｂ）はその試験用サンプルウェハに４００℃、１時間のアニール処理を施した直後のＳＴＥＭ写真である。このＳＴＥＭ写真の比較から明らかなように、ＺｒＢＯ１００ｎｍを介したＣｕとＳｉとの反応（シリサイデーション）は発生していなかった。また、同様の結果が、膜厚５０ｎｍのＺｒＢＯ膜においても認められた。
【００４４】
なお、上記アニール処理時における４００℃という温度は、処理温度を最大でも２００℃以下に設定しようとしている上述のVia Last やVia after Bonding でのＴＳＶ形成に
おけるバリア性やシリサイド耐性の評価には、十分な加速試験温度である。
【００４５】
したがって、上述の結果から、１５０℃で成膜したＺｒＢＯ膜は十分なバリア性を有した膜と認められるとともに、１５０℃で成膜したＺｒＢＯ膜ではその膜厚が５０ｎｍあればバリア性、シリサイド耐性は十分であることが分かる。
［Ｎ２Ｏを用いたＺｒＢＯ膜形成とリーク特性］
直径２００ｍｍの０．０１Ωｃｍ程度の低抵抗Ｐ型シリコン基板に対して、以下の条件にてＺｒＢＯ膜を形成した。
【００４６】
・キャリアガス（Ａｒガス）流量  １００ｓｃｃｍ
・Ｎ２ガス流量  ４５０ｓｃｃｍ
・Ｎ２Ｏガス流量  ５０ｓｃｃｍ
・成膜チャンバ内の圧力    ３００Ｐａ
・マイクロ波電力  ９０Ｗ（ガス励起に消費される電力値）
・基板温度    １４０℃
・成膜時間  １２０秒
図７は、上記条件で低抵抗Ｐ型シリコン基板にＺｒＢＯ膜を形成し、上記水銀プローブでＺｒＢＯ膜のリーク電流を測定した結果を示している。上記水銀プローブによって印加する電圧は、シリコン基板がＰ型であるため負側に２０Ｖまでとした。水銀プローブで測定した箇所のＺｒＢＯ膜厚は約１６０ｎｍであったことから、該ＺｒＢＯ膜中の電界強度は１．２ＭＶ／ｃｍ強の値までしか測定できていないものの、リーク電流は１×１０−８Ａ／ｃｍ２より十分に小さく、実用レベルのリーク電流値であった。ちなみに、電界１ＭＶ／ｃｍでのリーク電流は９．９５×１０−１０Ａ／ｃｍ２であった。このように、Ｎ２ＯをＺｒ（ＢＨ４）４の酸化ガスとして用いるとともに、基板温度を１４０℃として成膜したＺｒＢＯ膜でも、実用に十分な絶縁膜であった。
【００４７】
以上説明したように、上記実施形態によれば以下に列挙する効果が得られるようになる。
（１）第１シリコン基板１１を貫通する基板貫通孔Ｈの内周面と該基板貫通孔Ｈに埋め込まれた基板貫通電極１８の外周面との間にＺｒＢＯ膜が挟入される。そのため、基板貫通孔Ｈの内周面と基板貫通電極１８の外周面とを互いに絶縁する絶縁膜１７が、１８０℃以下という低温で成膜される場合には、該絶縁膜１７がシリコン系である場合と比較して、第１シリコン基板１１と基板貫通電極１８との間の絶縁性を高めることが可能である。
【００４８】
（２）接着層１４に形成された基板貫通孔Ｈに対しても、上述のようにして絶縁性の高められた絶縁膜１７を形成することが可能である。そのため、第１シリコン基板１１に形成された基板貫通孔Ｈと、接着層１４に形成された基板貫通孔Ｈとの双方に対し、構成元素が同じ、あるいは類似した絶縁膜１７を形成することが可能である。それゆえに、第１シリコン基板１１に形成された基板貫通孔Ｈと接着層１４に形成された基板貫通孔Ｈとに全く異なる材料からなる絶縁膜１７が形成される場合と比較して、基板貫通孔Ｈの全体にて、絶縁膜１７の絶縁性を均一にすることが可能となる。
【００４９】
（３）絶縁膜１７の表面が、第１シリコン基板１１と接着層１４との境界において連続するため、第１シリコン基板１１に形成された基板貫通孔Ｈ用の被覆工程と、接着層１４に形成された基板貫通孔Ｈ用の被覆工程との双方を同じタイミングで行うことが可能となる。それゆえに、絶縁膜１７の表面が不連続的な構造である場合と比較して、絶縁膜１７を形成するための工程数を少なくすることが可能である。
【００５０】
なお、上記実施形態は、以下のように適宜変更して実施することもできる。
・半導体装置を構成する半導体基板とは、シリコン基板の他、例えばＳｉＣ基板やＧａＮ基板等であってもよい。要するに、１８０℃以下の低温で絶縁膜を形成することの可能な半導体基板であればよい。
【００５１】
・絶縁膜１７の内表面は、第１シリコン基板１１と該第１シリコン基板１１に形成された接着層１４との境界において不連続であってもよい。このような構成であれば、第１シリコン基板１１に形成された基板貫通孔Ｈに対する成膜条件と、接着層１４に形成された基板貫通孔Ｈに対する成膜条件とを互いに異なるものとすることが可能である。それゆえに、第１シリコン基板１１に合った絶縁膜１７の成膜条件と、接着層１４に合った絶縁膜１７の成膜条件とを各別に設定することが可能にもなる。
【００５２】
・半導体装置が、第１シリコン基板１１、第１多層配線層１２、パッシベーション層１３、及び接着層１４を備える構成とした。これに限らず、半導体装置は、少なくとも多層配線層１２と基板貫通孔Ｈとが形成された半導体基板を有する構成であればよい。
【００５３】
・実施形態及び実施例においては、絶縁膜１７の主要な構成元素として、Ｚｒ、Ｂ、及びＯを例示した。これに限らず、絶縁膜の構成元素として、窒素（Ｎ）が含まれる構成であってもよい。
【符号の説明】
【００５４】
１０，４０…半導体装置、１１，４１…第１シリコン基板、１２，４２…第１多層配線層、１２ａ，４２ａ…第１電極、１３，４３…パッシベーション層、１４，４４…接着層、１５，４５…第２シリコン基板、１６，４６…第２多層配線層、１６ａ，４６ａ…第２電極、１７，４７…絶縁膜、１８，４８…シリコン基板貫通電極（ＴＳＶ）、２１，３１…シリコン基板、２２…凹部、２３，３２ａ，３２ｂ…ＺｒＢＯ膜、Ｈ…基板貫通孔。
【図１】
0005631729.tif 000005
【図４】
0005631729.tif 000006
【図５】
0005631729.tif 000007
【図７】
0005631729.tif 000008
【図８】
0005631729.tif 000009
【図２】
0005631729.tif 000010
【図３】
0005631729.tif 000011
【図６】
0005631729.tif 000012