(57)【特許請求の範囲】
【請求項１】
セキュアデジタル入出力SDIOインターフェース、セレクタスイッチ、記憶ユニット、ベースバンドプロセッサ、高周波回路、およびアンテナを備え、
前記SDIOインターフェースが、ホストデバイスと前記記憶ユニットとの間のデータおよび制御のインターフェースを提供するように構成され、
前記記憶ユニットが、データを記憶するように構成され、
前記セレクタスイッチが、第1の枝および第2の枝を備え、前記セレクタスイッチが前記第1の枝に接続するとき、前記記憶ユニットのリード/ライトインターフェースが、前記SDIOインターフェースに結合され、前記セレクタスイッチが前記第2の枝に接続するとき、前記記憶ユニットの前記リード/ライトインターフェースが、前記ベースバンドプロセッサに結合され、
前記ベースバンドプロセッサが、前記高周波回路に結合され、ベースバンドデータを処理するように構成され、
前記高周波回路が、前記ベースバンドプロセッサに結合され、前記ベースバンドプロセッサにより出力されるデータを高周波信号に変換し、前記高周波信号を前記アンテナに送出し、前記アンテナからの高周波信号をデジタル信号に変換し、前記デジタル信号を前記ベースバンドプロセッサに送出するように構成され、
前記アンテナが、前記高周波回路により出力される高周波信号を送出し、ネットワークから高周波信号を受信するように構成され、
前記セレクタスイッチが、制御入力端部を備え、前記制御入力端部が、スイッチ制御信号を受信するように構成され、前記スイッチ制御信号が、前記第1の枝と前記第2の枝との間でスイッチするように前記セレクタスイッチを制御するために使用され、
前記SDカードが、スイッチコントローラをさらに備え、前記スイッチコントローラが、前記SDIOインターフェースおよび前記制御入力端部に別々に結合され、前記SDIOインターフェース上に送信された信号が存在するとき、前記第1の枝に接続するように前記セレクタスイッチを制御するように構成される
セキュアデジタルSDカード。
【請求項２】
前記スイッチコントローラが、前記SDIOインターフェースがアイドルであるとき、前記第2の枝に接続するように前記セレクタスイッチを制御するようにさらに構成される、請求項1に記載のSDカード。
【請求項３】
前記スイッチコントローラが、前記ベースバンドプロセッサにさらに結合され、前記スイッチコントローラが、前記SDIOインターフェースがアイドルであり、前記ベースバンドプロセッサからのスイッチ命令が受信されるとき、前記第2の枝に接続するように前記セレクタスイッチを制御するようにさらに構成される、請求項2に記載のSDカード。
【請求項４】
前記スイッチコントローラが、前記SDIOインターフェースがアイドルであり、前記ホストデバイスからのスイッチ命令が受信されるとき、前記第2の枝に接続するように前記セレクタスイッチを制御するようにさらに構成される、請求項2に記載のSDカード。
【請求項５】
前記スイッチコントローラが、具体的には比較器であり、前記比較器の入力端部が、前記SDIOインターフェースに結合され、前記比較器の出力端部が、前記制御入力端部に結合され、
前記比較器が、前記SDIOインターフェース上のレベルが前記比較器の基準レベルより高いことが検出されたとき、前記第1の枝に接続するように前記セレクタスイッチを制御するように構成される、
請求項1から4のいずれか一項に記載のSDカード。
【請求項６】
前記スイッチコントローラが、具体的には比較器であり、前記比較器の入力端部が、前記SDIOインターフェースに結合され、前記比較器の出力端部が、前記制御入力端部に結合され、
前記比較器が、前記SDIOインターフェース上のレベルが前記比較器の基準レベルより低いことが検出されたとき、前記第1の枝に接続するように前記セレクタスイッチを制御するように構成される、
請求項1から4のいずれか一項に記載のSDカード。
【請求項７】
前記比較器が、前記インターフェース上の前記レベルが前記基準レベルより低いことが検出されたとき、前記第2の枝に接続するように前記セレクタスイッチを制御するようにさらに構成される、請求項5に記載のSDカード。
【請求項８】
前記比較器が、前記インターフェース上の前記レベルが前記基準レベルより高いことが検出されたとき、前記第2の枝に接続するように前記セレクタスイッチを制御するようにさらに構成される、請求項6に記載のSDカード。
【請求項９】
前記スイッチコントローラが、計数器およびデジタル信号プロセッサを備え、
前記計数器の入力端部が、前記SDIOインターフェースに結合され、前記計数器の出力端部が、前記デジタル信号プロセッサに結合され、前記計数器が、前記SDIOインターフェース上に送信された信号を計数するように構成され、
前記デジタル信号プロセッサが、前記制御入力端部に結合され、前記計数器により出力される計数値を読み出すように、かつ、前記計数値が増大しているとき、前記第1の枝に接続するように前記セレクタスイッチを制御するように構成される、
請求項1から4のいずれか一項に記載のSDカード。
【請求項１０】
前記デジタル信号プロセッサが、前記計数値が増大していないとき、前記第2の枝に接続するように前記セレクタスイッチを制御するようにさらに構成される、請求項9に記載のSDカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信技術の分野に関し、詳細には、ワイヤレスネットワークを介してデータを送信可能なセキュアデジタルカードに関する。
【背景技術】
【０００２】
現在、ワイヤレスネットワークは、ますます発展しており、どこででも、かついつでもインターネットにアクセスすることに対する人々からの要求のため、ノートブックコンピュータ、タブレットPC、およびデジタルカメラなどの様々な電子デバイスは、3G(第3世代、第3世代移動通信技術)、LTE(ロングタームエボリューション、long term evolution)、およびWiFi(ワイヤレスフィデリティ、wireless fidelity)などのワイヤレスネットワーク接続をサポートすることが必要とされる。しかしながら、従来技術では、これらのデバイスは、通常、ワイヤレスネットワークに接続する機能を有さない。これらのデバイスがワイヤレスネットワークを介してデータを送信することを可能にするためには、専用のワイヤレスネットワークモジュールをこれらのデバイスに追加する必要があるが、これは、コストを上昇させ、さらに統一性(universality)を有さない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の実施形態は、コストが節約され、統一性が改善されるように、電子デバイスが再構成されない場合に、電子デバイスがワイヤレスネットワークを介してデータを送信することが実装可能である、ワイヤレスネットワークを介してデータを送信可能なセキュアデジタルカードを提供する。
【課題を解決するための手段】
【０００４】
セキュアデジタルカードは、セキュアデジタル入出力(Secure Digital Input and Output、SDIO)インターフェース101、セレクタスイッチ102、記憶ユニット103、ベースバンド処理ユニット104、高周波回路105、およびアンテナ106を含む。SDIOインターフェース101は、ホストデバイス200と記憶ユニット103との間のデータおよび制御のインターフェースを提供するように構成される。記憶ユニット103は、データを記憶するように構成される。セレクタスイッチは、第1の枝(branch)および第2の枝を含む。セレクタスイッチが第1の枝に接続するとき、記憶ユニット103のリード/ライトインターフェースは、SDIOインターフェース101に結合され、セレクタスイッチが第2の枝に接続するとき、記憶ユニット103のリード/ライトインターフェースは、ベースバンドプロセッサ104に結合される。ベースバンドプロセッサ104は、高周波回路105に結合され、ベースバンドデータを処理するように構成される。高周波回路105は、ベースバンドプロセッサ104に結合され、ベースバンドプロセッサ104により出力されるデータを高周波信号に変換し、高周波信号をアンテナ106に送出し、アンテナ106からの高周波信号をデジタル信号に変換し、デジタル信号をベースバンドプロセッサ104に送出するように構成される。アンテナ106は、高周波回路により出力される高周波信号を送出し、ネットワークから高周波信号を受信するように構成される。
【発明の効果】
【０００５】
本発明の実施形態により提供されるSDカードに関しては、ユーザのコストが節約され、統一性が改善されるように、ホストデバイスの再構成を必要としない、インターネットアクセス機能がSDカード上に実装され得る。
【図面の簡単な説明】
【０００６】
【図１】本発明の実施形態によるSDカードの概略構造図である。
【図２】本発明の実施形態による高周波回路の概略構造図である。
【図３Ａ】本発明の別の実施形態によるSDカードの概略構造図である。
【図３Ｂ】本発明の別の実施形態によるSDカードの概略構造図である。
【図４】本発明の実施形態によるスイッチコントローラを伴うSDカードの概略構造図である。
【図５】本発明の実施形態によるスイッチコントローラの概略構造図である。
【図６】本発明の別の実施形態によるスイッチコントローラの概略構造図である。
【図７】本発明の実施形態による状態出力端部を伴うセレクタスイッチの概略構造図である。
【発明を実施するための形態】
【０００７】
本発明の具体的な実装形態の様式を、以下の付随する図面を参照して詳細に説明する。最初に、以下の様々な実施形態で使用する単語および用語を解説する。
【０００８】
ホストデバイス(host device)は、セキュアデジタルインターフェースのマスターデバイスを指し、ノートブックコンピュータ(Notebook Computer)、携帯電話、携帯情報端末(Personal Digital Assistant：PDA)、タブレットPC(Tablet PC)、デジタルカメラ、デジタルビデオカメラ、およびMP3/MP4プレーヤを含む、ただしそれらに限定されない、様々な電子デバイスであり得る。
【０００９】
以下の実施形態で、AがBに「結合される」と述べるとき、それは、Aを通過する電気信号が、Bを通過する電気信号に物理的に関連付けられることを指し示し、このことは、AおよびBが、電線によって直接接続される、または、別の構成要素Cを介して間接的に接続されることを指し示し、ならびに、AおよびBを通過するそれぞれの電気信号が、変圧器のように電磁誘導によって関連付けられることもまた指し示す。
【００１０】
「第1の」および「第2の」などの序数詞に本発明で言及する際、順序が実際に文脈において示されない限り、序数詞は識別目的のものにすぎないことを理解されたい。
【００１１】
図1に示すように、本発明の実施形態では、セキュアデジタル(Secure Digital：SD)カード100は、セキュアデジタル入出力(Secure Digital Input and Output：SDIO)インターフェース101、セレクタスイッチ102、記憶ユニット103、ベースバンド処理ユニット104、高周波回路105、およびアンテナ106を含む。SDIOインターフェース101は、ホストデバイス200と記憶ユニット103との間のデータおよび制御のインターフェースを提供するように構成される。記憶ユニット103は、データを記憶するように構成される。セレクタスイッチは、第1の枝および第2の枝を含む。セレクタスイッチが第1の枝に接続するとき、記憶ユニット103のリード/ライトインターフェースは、SDIOインターフェース101に結合され、セレクタスイッチが第2の枝に接続するとき、記憶ユニット103のリード/ライトインターフェースは、ベースバンドプロセッサ104に結合される。ベースバンドプロセッサ104は、高周波回路105に結合され、ベースバンドデータを処理するように構成される。高周波回路105は、ベースバンドプロセッサ104に結合され、ベースバンドプロセッサ104により出力されるデータを高周波信号に変換し、高周波信号をアンテナ106に送出し、アンテナ106からの高周波信号をデジタル信号に変換し、デジタル信号をベースバンドプロセッサ104に送出するように構成される。アンテナ106は、高周波回路により出力される高周波信号を送出し、ネットワークから高周波信号を受信するように構成される。
【００１２】
本発明の実施形態により提供されるSDカードに関しては、ユーザのコストが節約され、統一性が改善されるように、ホストデバイスの再構成を必要としない、インターネットアクセス機能がSDカード上に実装され得る。
【００１３】
ベースバンドプロセッサ104は、例えば、本発明において限定されない、移動通信用グローバルシステム(GSM(登録商標))、符号分割多元接続(CDMA)、広帯域符号分割多元接続(WCDMA)、およびLTEなどのセルラーネットワークシステムの、セルラーネットワークのベースプロセッサであり得る。
【００１４】
図2に示すように、高周波回路105は、通常、高周波トランシーバ(Radio frequency Transceiver)1051を含み、構成要素の機能は、デジタル信号を高周波信号に変調し、受信した高周波信号をデジタル信号に復調することである。高周波回路105は、通常、高周波トランシーバ1051により出力される高周波信号を増幅するように構成される電力増幅器1052をさらに含み得るものであり、電力増幅器1052の出力端部は、アンテナ106に結合される。
【００１５】
SDカードのサイズに適合するために、アンテナ106は、具体的には、本発明の実施形態において限定されない、プリントアンテナであってよく、当業者により知られている任意の他のアンテナであってもよい。
【００１６】
セレクタスイッチ102は、本発明の実施形態において限定されない、電子スイッチであってよく、従来技術では、このタイプの構成要素の十分に発達した製品が存在する。
【００１７】
図3Aおよび図3Bに示すように、本発明の実施形態では、セレクタスイッチ102は、制御入力端部1021を有する。制御入力端部1021は、スイッチ制御信号を受信するように構成され、スイッチ制御信号は、第1の枝と第2の枝との間でスイッチするようにセレクタスイッチ102を制御するために使用される。
【００１８】
スイッチ制御信号は、ホストデバイス200により発生され得る。例えば、ホストデバイス200は、ユーザから命令を受け取り、SDIOインターフェース101を介して、セレクタスイッチの制御入力端部にスイッチ制御信号を出力する、すなわち、この場合(図3Aに示すように)、制御入力端部1021は、SDIOインターフェース101に結合される。もちろん、ホストデバイス200は、プログラムによってスイッチ制御信号を自動的に発生させることもできる。
【００１９】
スイッチ制御信号は、ベースバンドプロセッサ104により発生される場合もある。例えば、ベースバンドプロセッサ104は、その汎用入出力(General Purpose Input and Output、GPIO)インターフェースを介して、制御入力端部1021にスイッチ制御信号を出力する、すなわち、この場合(図3Bに示すように)、ベースバンドプロセッサ104は、制御入力端部1021に結合される。ベースバンドプロセッサ104は、プログラムによってスイッチ制御信号を発生させることができる。
【００２０】
図4に示すように、本発明の実施形態では、セレクタスイッチ102は、スイッチコントローラ107によって、第1の枝と第2の枝との間でスイッチするように制御され得る。スイッチコントローラは、SDIOインターフェース101および制御入力端部1021に別々に結合され、SDIOインターフェース101上に送信された信号が存在するとき、第1の枝に接続するようにセレクタスイッチ102を制御するように構成される。通常、SDIOインターフェース101上に送信された信号が存在するとき、それは、現在、ホストデバイス200が、記憶ユニット103からの読み出し、または記憶ユニット103への書き込みを試みていることを指し示し、この場合、セレクタスイッチが第1の枝に接続することを可能にすることが必要とされる。適宜、スイッチコントローラ107は、SDIOインターフェースがアイドル状態であるとき、第2の枝に接続するようにセレクタスイッチ102を制御するようにさらに構成される。SDIOインターフェースがアイドルであるとき、ホストデバイス200は、記憶ユニット103からの読み出し、および記憶ユニット103への書き込みを行わず、この場合、ベースバンドプロセッサ104は、記憶ユニット103からデータを読み出し、ワイヤレスネットワークを介してデータを送出することができる。もちろん、SDIOインターフェースがアイドルであるとき、セレクタスイッチ102は、第2の枝に接続する必要はなく、ホストデバイス200またはベースバンドプロセッサ104からの制御信号によって、スイッチ制御信号を出力するように、スイッチコントローラ107をさらに制御することができる。例えば、SDIOインターフェース101がアイドルであるとき、および、ホストデバイス200またはベースバンドプロセッサ104からのスイッチ命令が受信されるときにだけ、スイッチコントローラ107は、第2の枝に接続するようにセレクタスイッチ102を制御する。
【００２１】
スイッチコントローラ107は、複数の実装形態の様式を有し得る。例えば、スイッチコントローラ107は、比較器であり得る。図5に示すように、比較器1070の入力端部は、SDIOインターフェース101に結合され、出力端部は、制御入力端部1021に結合される。比較器1070は、その入力端部上のレベルを基準レベルVCCと比較し、比較結果にしたがってスイッチ制御信号を出力する。SDIOインターフェース101上に送信された信号が存在するとき、SDIOインターフェース101上のレベルが変化し、基準レベルVCCは、SDIOインターフェース101がアイドルであるときのレベルに設定され得る、または、SDIOインターフェース101がアイドルであるときのレベルと、信号が送信されるときのレベルとの間のある決まったレベルに設定され得る。このようにして、SDIOインターフェース101上のレベルが変化するとき、比較器1070は、比較結果にしたがってスイッチ制御信号を出力する。例えば、基準レベルVCCは、SDIOインターフェース101がアイドルであるときのレベルに設定される。SDIOインターフェース101上のレベルが基準レベルVCCより高いことが、比較器1070により検出されたとき、セレクタスイッチ102は、第1の枝に接続するように制御される。SDIOインターフェース101上のレベルが基準レベルVCCより低いことが、比較器1070により検出されたとき、セレクタスイッチ102は、第2の枝に接続するように制御される。もちろん、SDIOインターフェース101上のレベルが基準レベルVCCより低いとき、第1の枝に接続するようにセレクタスイッチ102を制御するように、かつ、SDIOインターフェース101上のレベルが基準レベルVCCより高いとき、第2の枝に接続するようにセレクタスイッチ102を制御するように、比較器1070がさらに設計され得ることを、当業者ならば知っている。
【００２２】
別の実装形態の様式は、デジタル信号プロセッサ(Digital Signal Processor、DSP)によって、スイッチ制御信号の出力を実装することである。図6に示すように、実施形態では、スイッチコントローラ107は、計数器1071およびデジタル信号プロセッサ1072を含む。計数器1071の入力端部は、SDIOインターフェース101に結合され、計数器1071の出力端部は、デジタル信号プロセッサ1072に結合される。計数器1071は、SDIOインターフェース101上に送信された信号を計数するように構成される。デジタル信号プロセッサ1072は、制御入力端部1021に結合され、計数器1071により出力される計数値を読み出すように、かつ、計数値にしたがってスイッチ制御信号を出力するように構成される。具体的には、デジタル信号プロセッサ1072は、計数値を周期的に読み出し、計数値が増大しているかどうかを決定することができる。計数値が増大しているならば、それは、SDIO上に送信された信号が存在することを意味し、この場合、デジタル信号プロセッサ1072は、第1の枝に接続するようにセレクタスイッチ102を制御するためのスイッチ制御信号を出力する。計数値が増大していないならば、それは、SDIOインターフェース上に送信された信号が存在しないことを意味し、この場合、デジタル信号プロセッサは、第2の枝に接続するようにセレクタスイッチ102を制御するためのスイッチ制御信号を出力することができる。
【００２３】
スイッチ制御信号は、複数の形態を有し得る。一部の実施形態では、スイッチ制御信号は、第1の枝接続信号および第2の枝接続信号を含み、第1の枝接続信号は、第1の枝に接続するようにセレクタスイッチ102を制御し、第2の枝接続信号は、第2の枝に接続するようにセレクタスイッチ102を制御する。これらの実施形態では、スイッチ制御信号の出力に責任を負う構成要素は、第1の枝に接続するようにセレクタスイッチ102を制御するときに第1の枝接続信号を出力し、第2の枝に接続するようにセレクタスイッチ102を制御するときに第2の枝接続信号を出力する。スイッチ制御信号の出力に責任を負う構成要素が、第1の枝に接続するようにセレクタスイッチ102を制御し、第2の枝に接続するようにセレクタスイッチ102を制御するときは、前述の実施形態で説明されており、ここでは繰り返して説明しない。
【００２４】
一部の他の実施形態では、スイッチ制御信号は、具体的には状態スイッチ信号であり、状態スイッチ信号は、現在接続されている枝から他の枝にスイッチするようにセレクタスイッチ102を制御するために使用される。例えば、セレクタスイッチ102が現在第1の枝に接続しており、セレクタスイッチ102が状態スイッチ信号を受信するとき、セレクタスイッチ102は、第1の枝に接続することから第2の枝に接続することにスイッチする。セレクタスイッチ102が現在第2の枝に接続しており、セレクタスイッチ102が状態スイッチ信号を受信するときであるならば、セレクタスイッチ102は、第2の枝に接続することから第1の枝に接続することにスイッチする。これらの実施形態では、状態スイッチ信号を出力するとき、スイッチ制御信号の出力に責任を負う構成要素は、セレクタスイッチが現在どちらの枝に接続しているかを知ることが必要とされる。図7に示すように、状態出力端部1022が、実装形態用のセレクタスイッチ102に追加され得る。状態スイッチ信号の出力に責任を負う構成要素は、状態出力端部1022によって、状態スイッチ信号を出力することを判断するために、セレクタスイッチ102が現在どちらの枝に接続しているかに関する状態を読み出す。
【００２５】
セレクタスイッチ102およびスイッチコントローラ107は、別々の構成要素であり得るとともに、1つのチップ上に集積される場合もあり、具体的には、フィールドプログラマブルゲートアレイ(Field Programmable Gate Array、FPGA)に集積される場合がある。
【００２６】
加えて、前述の実施形態での前述の技術、システム、装置、方法、および実施形態で説明した技術的特徴は、本発明の趣旨および原理から逸脱することなく、他のモジュール、方法、装置、システムおよび技術を形成するために組み合わされ得る。本発明の記録による、組み合わされたモジュール、方法、装置、システム、および技術はすべて、本発明の保護範囲内に含まれるべきである。
【００２７】
明らかに、本発明の前述のユニットまたはステップが、汎用コンピューティング装置により実装され得るとともに、単一のコンピューティング装置上に集積され得る、または複数のコンピューティング装置で形成されるネットワーク上に分散され得ることを、当業者は理解するはずである。適宜、前述のユニットもしくはステップは、プログラムコードが、記憶装置に記憶され、コンピューティング装置により実行され得るように、コンピューティング装置により実行され得るプログラムコードによって実装され得る、または、前述のユニットもしくはステップは、様々な回路モジュールに作製され得る、または、前述のユニットもしくはステップの、複数のユニットもしくはステップは、実装形態用の単一の回路モジュールに作製され得る。本発明は、ハードウェアおよびソフトウェアの任意の具体的な組み合わせに限定されない。
【００２８】
前述は、本発明の単に例示的な実施形態であるが、本発明の保護範囲を限定することは意図されない。本発明の趣旨および原理の範囲内で行われる、任意の修正、等価の置換、および改善はすべて、本発明の保護範囲内に含まれるものとする。
【符号の説明】
【００２９】
100  セキュアデジタルカード
101  SDIOインターフェース
102  セレクタスイッチ
103  記憶ユニット
104  ベースバンド処理ユニット、ベースバンドプロセッサ
105  高周波回路
106  アンテナ
107  スイッチコントローラ
200  ホストデバイス
1021  制御入力端部
1022  状態出力端部
1051  高周波トランシーバ
1052  電力増幅器
1070  比較器
1071  計数器
1072  デジタル信号プロセッサ
【図１】
0005549951.tif 000002
【図２】
0005549951.tif 000003
【図３Ａ】
0005549951.tif 000004
【図３Ｂ】
0005549951.tif 000005
【図４】
0005549951.tif 000006
【図５】
0005549951.tif 000007
【図６】
0005549951.tif 000008
【図７】
0005549951.tif 000009