(57)【特許請求の範囲】
【請求項１】
電極パターンが表面に形成された複数の誘電体層が積層されてなる積層型回路基板であって、
前記複数の誘電体層は、第１のコンデンサ電極を含む複数の電極パターンが形成された第１の誘電体層と、第２のコンデンサ電極が形成された第２の誘電体層とを含み、
前記第１のコンデンサ電極と第２のコンデンサ電極は互いに対向して容量を構成し、
前記第１のコンデンサ電極上には凹部が形成され、
前記第１のコンデンサ電極の凹部の下面と前記第２の誘電体層の上面との間の最短距離が、前記第１の誘電体層に形成され、前記第１のコンデンサ電極とは異なる電極パターンの下面と前記第２の誘電体層の上面との間の最短距離よりも短いことを特徴とする積層型回路基板。
【請求項２】
前記誘電体層には加圧部材が形成され、
積層方向から見て、前記加圧部材は前記第１のコンデンサ電極と前記第２の誘電体層間の距離が最短となる位置と重なるように構成されていることを特徴とする請求項１記載の積層型回路基板。
【請求項３】
前記第１と第２のコンデンサ電極を挟むように、前記加圧部材が形成された誘電体層を複数備えることを特徴とする請求項１または請求項２に記載の積層型回路基板。
【請求項４】
前記加圧部材は前記電極パターンと電気的に接続されていないことを特徴とする請求項１から請求項３のいずれか一項に記載の積層型回路基板。
【請求項５】
前記加圧部材の厚みが前記コンデンサ電極の厚みと異なることを特徴とする請求項１から請求項４のいずれか一項に記載の積層型回路基板。
【請求項６】
前記加圧部材と前記複数の誘電体層とが同じ材料で構成されていることを特徴とする請求項１から請求項５のいずれか一項に記載の積層型回路基板。
【請求項７】
前記加圧部材が前記コンデンサ電極を構成する材料とヤング率が異なることを特徴とする請求項１から請求項６のいずれか一項に記載の積層型回路基板。
【請求項８】
請求項１から請求項７のいずれか一項に記載の積層型回路基板を用いたことを特徴とする回路モジュール。
【請求項９】
請求項１に記載の積層回路基板の製造方法であって、
前記第１の誘電体層と、前記第２の誘電体層と、前記加圧部材が形成された第３の誘電体層とを準備する工程と、
積層方向から見て、前記第１のコンデンサ電極と前記第２のコンデンサ電極とが重なるとともに、前記加圧部材が前記第１のコンデンサ電極の一部分と重なるように、前記第１、第２および第３の誘電体層を積み重ねる工程と、
前記第１、第２および第３の誘電体層をプレスする工程と、を備えることを特徴とする積層回路基板の製造方法。
【請求項１０】
電極が形成された前記第１、第２および第３の誘電体層とは異なる他の誘電体層を準備
する工程をさらに備え、
前記第１、第２および第３の誘電体層をプレスした後に、
前記第１、第２、および第３の誘電体層とは異なる他の誘電体層と、プレスされた前記第１、第２、および第３の誘電体層とを積み重ねて、プレスすることを特徴とする請求項９に記載の積層回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路モジュールに用いられる積層回路基板に関し、特に内部に容量が構成された積層回路基板に関する。
【背景技術】
【０００２】
近年、携帯電話に代表されるように、複数の機能を持つ電子機器が急激に増えており、これらの電子機器に搭載される電子部品の複合化が強く求められている。これに対応するために、容量やインダクタなどの回路素子を内蔵した回路基板にチップ部品を搭載した回路モジュールが提案されている。
【０００３】
このような回路モジュールは、例えば、特許文献１に開示されている。図６に回路モジュール１０の断面図を示す。回路モジュール１０は、積層回路基板１１と、電子部品１２、１３により構成されている。
【０００４】
積層回路基板１１は誘電体層１４〜１７が積層されることで構成されている。誘電体層１５の表面にはコンデンサ電極１８ａ、２０ａとインダクタ電極１９が形成され、誘電体層１６の表面にはコンデンサ電極１８ｂ、２０ｂが形成されている。コンデンサ電極１８ａ、２０ａは、誘電体層１５を介してコンデンサ電極１８ｂ、２０ｂと対向している。これにより、コンデンサ電極１８ａと１８ｂの間およびコンデンサ電極２０ａと２０ｂの間で容量Ｃ１１，Ｃ１２が構成されている。誘電体層１７の表面にはインダクタ電極２１が形成されている。インダクタ電極１９、２１によりインダクタＬ１１、Ｌ１２が構成されている。
【０００５】
電子部品１２，１３は積層回路基板１１の表面に搭載され、図示しない配線パターンによって積層回路基板１１内部の容量Ｃ１１、Ｃ１２とインダクタＬ１１，Ｌ１２に接続されている。これらの容量とインダクタの値を調整することで高周波モジュール１０の特性が最適化される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−２９０２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、従来の回路モジュール１０にあっては、積層回路基板１１に内蔵されている容量の容量値の設計自由度が小さいという問題があった。
【０００８】
これについて、積層回路基板１１内の容量Ｃ１１を例に詳細に説明する。
【０００９】
高周波モジュール１０の特性を最適化するために、容量Ｃ１１の値を大きく設計することがある。この場合、容量Ｃ１１の容量値を上げる方法として、コンデンサ電極１８ａと１８ｂの面積を大きくする手法と、誘電体層１５の厚みを薄くする手法と、誘電体層１５を誘電率の高い材料で構成する手法とがある。
【００１０】
しかし、コンデンサ１８ａ、１８ｂの面積を大きく設計する手法では、積層回路基板１１の寸法が大きくなってしまい、小型化できないという問題があった。
【００１１】
また、誘電体層１５の厚みを薄くする手法では、インダクタ電極１９とインダクタ電極２１の間隔も狭くなり、この間に生じる浮遊容量が増大して、回路モジュール１０の特性が劣化するという問題点があった。
【００１２】
また、誘電内層１５を誘電率の高い材料で構成する手法では、誘電体層内をノイズ信号が伝搬しやすくなり、配線間のクロストークが増大して、回路モジュール１０の特性が劣化するという問題があった。
【００１３】
本発明は上述した問題点を鑑みてなされたものであり、寸法を小型に保ちながら、特性の劣化なしに設計自由度の高い積層回路基板を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記問題点を解決するために、本発明は電極パターンが表面に形成された複数の誘電体層が積層されてなる積層回路基板であって、複数の誘電体層は、第１のコンデンサ電極を含む複数の電極パターンが形成された第１の誘電体層と、第２のコンデンサ電極が形成された第２の誘電体層とを含み、第１のコンデンサ電極と第２のコンデンサ電極は互いに対向して容量を構成し、前記第１のコンデンサ電極上には凹部が形成され、第１のコンデンサ電極の凹部の下面と第２の誘電体層の上面との間の最短距離が、第１の誘電体層に形成され、第１のコンデンサ電極とは異なる電極パターンの下面と第２の誘電体層の上面との間の最短距離よりも短いことを特徴とする。
【００１５】
この場合、積層回路基板の特性を劣化させることなく、第１と第２のコンデンサ電極間で構成される容量の値を大きくできる。このため、寸法を小型に保ちながら、積層回路基板の設計自由度が増す。
【００１６】
さらに、誘電体層には加圧部材が形成され、積層方向から見て、加圧部材は第１のコンデンサ電極と第２の誘電体層間の距離が最短となる位置と重なるように構成されていることが好ましい。
【００１７】
この場合、加圧部材により第１のコンデンサ電極と第２の誘電体層の間隔を調整でき、第１、第２のコンデンサ電極間で構成される容量値を自由に調整できる。
【００１８】
さらに、第１と第２のコンデンサ電極を挟むように、加圧部材が形成された誘電体層を備えることが好ましい。
【００１９】
この場合、容量を構成する二つのコンデンサ電極を同時に調整できるため、積層回路基板の設計自由度が増す。
【００２０】
さらに、加圧部材は電極パターンと電気的に接続されていないことが好ましい。
【００２１】
この場合、加圧部材を積層回路基板の内部に形成したことによる回路モジュールの特性劣化を低減できる。
【００２２】
さらに、加圧部材の厚みが電極の厚みと異なることが好ましい。
【００２３】
この場合、加圧部材の厚みによって、コンデンサ電極と誘電体層の間隔を調整できるため、容量値の設計自由度が増す。
【００２４】
さらに、前記加圧部材と前記複数の誘電体層とが同じ材料で構成されていることが好ましい。
【００２５】
この場合、加圧部材を形成したことによる積層回路基板の特性劣化を回避できる。
【００２６】
さらに、加圧部材がコンデンサ電極を構成する材料と硬さが異なることが好ましい。
【００２７】
この場合、加圧部材の硬さによって、コンデンサ電極と誘電体層の間隔を調整できるため、積層回路基板の設計自由度が増す。
【００２８】
さらに、本発明は上記の積層型回路基板を用いた回路モジュールにも向けられる。
【００２９】
さらに、本発明は上記積層回路基板の製造方法であって、第１の誘電体層と、第２の誘電体層と、加圧部材が形成された第３の誘電体層とを準備する工程と、積層方向から見て、第１のコンデンサ電極と第２のコンデンサ電極とが重なるとともに、加圧部材が第１のコンデンサ電極の一部分と重なるように、第１、第２および第３の誘電体層を積み重ねる工程と、第１、第２および第３の誘電体層をプレスする工程とを備えることを特徴とする積層回路基板の製造方法にも向けられる。
【００３０】
この場合、寸法を小型に保ちながら、設計自由度の高い積層回路基板を製造できる。
【００３１】
さらに、電極が形成された第１、第２および第３の誘電体層とは異なる他の誘電体層を準備する工程をさらに備え、第１、第２および第３の誘電体層をプレスした後に、第１、第２、および第３の誘電体層とは異なる他の誘電体層と、プレスされた第１、第２、および第３の誘電体層とを積み重ねて、プレスすることが好ましい。
【００３２】
この場合、第１、第２、第３の誘電体層をプレスした後に、他の誘電体層と積み重ねてプレスすることで、他の誘電体層に形成されている電極パターンに影響を与えることなく、積層回路基板の設計自由度を増やすことができる。
【発明の効果】
【００３３】
本発明によれば、寸法を小型に保ちながら、特性を劣化させることなく、設計自由度の高い積層回路基板を提供できる。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１の実施形態に係る積層回路基板の構成を説明するための断面図である。
【図２】図１の積層回路基板の製造方法を説明するための工程断面図である。
【図３】本発明の第２の実施形態に係る積層回路基板の構成を説明するための断面図である。
【図４】本発明の第３の実施形態に係る積層回路基板の構成を説明するための断面図である。
【図５】図４の積層回路基板の製造方法を説明するための工程断面図である。
【図６】従来の回路モジュールの構造を説明するための断面図である。
【発明を実施するための形態】
【００３５】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
（第１の実施形態）
図１（Ａ）、（Ｂ）に本発明の第１の実施形態に係る積層回路基板の断面図を示す。積層回路基板３０は誘電体層３１〜３６が順に積み重なって構成されている。
【００３６】
誘電体層３１の表面にはインダクタ電極３７が形成されている。このインダクタ電極３７によりインダクタＬ１が構成されている。
【００３７】
誘電体層３３の表面にはコンデンサ電極３８ａが形成されている。このコンデンサ電極３８ａと対向するように、誘電体層３３と隣接する誘電体層３４の表面にはコンデンサ電極３８ｂが形成されている。コンデンサ電極３８ａとコンデンサ電極３８ｂが誘電体層３４を介して対向することにより容量Ｃ１が構成されている。また、誘電体層３４にはインダクタ電極３９が形成されている。このインダクタ電極３９によりインダクタＬ２が構成されている。
【００３８】
以上に述べた容量Ｃ１とインダクタＬ１、Ｌ２は図示しない面内配線電極とビア電極によって所望の回路構成に接続され、例えば、フィルタ回路または整合回路を構成する。
【００３９】
さらに、誘電体層３５の表面には、導体ペーストを印刷してなる加圧部材４０が形成されている。積層方向から見て、この加圧部材４０はコンデンサ電極３８ｂと重なっている。また、加圧部材４０は積層回路基板３０内の他の電極パターンとは電気的に接続されていない。
【００４０】
この加圧部材４０によって、積層回路基板３０の製造時に、容量Ｃ１の容量値を大きくできる。積層回路基板３０の製造方法については後で詳細に述べる。
【００４１】
図１（Ｂ）は、図１（Ａ）中の鎖線で囲まれた部分を拡大した拡大断面図である。図１（Ｂ）では、鎖線４１ａ、４１ｂは、加圧部材４０の両端からコンデンサ電極３８ｂへ下ろした垂線に相当する。そして、コンデンサ電極３８ｂ上の、鎖線４１ａ、４１ｂによって挟まれる部分が凹部４２である。
【００４２】
コンデンサ電極３８ｂおいては、凹部４２より広い範囲で、コンデンサ電極３８ａの方向に近づくように変形している。また、コンデンサ電極３８ｂでは、凹部４２が誘電体層３３にもっとも近接して形成されている。誘電体層３３の表面と凹部４２の下面との距離が第１の最短距離３８ｃである。
【００４３】
一方で、コンデンサ電極３８ｂと同じく誘電体層３４の表面に形成されているインダクタ電極３９は、電極パターンの下面全体が一様な距離をもって、誘電体層３３の表面と離れて形成されている。この距離が第２の最短距離３９ａである。この第２の最短距離３９ａは加圧部材４０が形成されていない時のコンデンサ電極３８ｂの下面と誘電体層３３の表面との距離に相当する。
【００４４】
本実施形態では、加圧部材４０が形成されているため、第１の最短距離は第２の最短距離と比較して、より短く形成されている。従って、加圧部材４０が形成されない場合と比較して、容量Ｃ１を大きくでき、積層回路基板３０の設計自由度が高くなる。この理由については後で詳細に述べる。
【００４５】
さらに、加圧部材４０は他の電極パターンと電気的に接続されないため、加圧部材４０を形成しても積層回路基板３０の特性は大きく劣化しない。
【００４６】
さらに、上記のような積層回路基板３０の部品搭載面に電子部品を搭載し、前記電子部品を積層回路基板３０内部に形成された回路と接続した回路モジュールを作製することができる。積層回路基板３０を用いることで、この回路モジュールの設計自由度も高くなる。
【００４７】
つづいて、図２（Ａ）、図２（Ｂ）を参照しながら、回路基板３０の製造方法について説明する。なお、図１と対応する部分については同じ符号を付して詳細な説明は省略する。
【００４８】
なお、ここでは誘電体層としてセラミックシートを例にとって説明する。
【００４９】
図２（Ａ）は誘電体層の表面に電極パターンと加圧部材を形成する工程を示す断面図である。まず、キャリアフィルム上に、ドクターブレード法等により、例えば、低温焼結セラミックを主とするセラミックグリーンシートを成形して、誘電体層３１〜３６を形成する。次いで、導体ペーストを用いて、コンデンサ電極３８ａ、３８ｂ、インダクタ電極３７、３９などの電極パターンを、セラミックグリーンシートの表面に、スクリーン印刷等で印刷する。つづいて、セラミックグリーンシート３５の上に、積層方向にコンデンサ電極３８ｂと重なるように、導体ペーストを用いて、スクリーン印刷などで加圧部材４０となる導電膜を形成する。
【００５０】
つぎに、図２（Ｂ）は誘電体層を積み重ねて、プレス加工する工程を示す断面図である。上記のようにして必要な層となる各セラミックグリーンシートを作成した後、キャリアフィルムをはがし、全てのセラミックグリーンシートを積み重ねた積層体５０を作成する。つづいて、この積層体５０をプレス加工機にセットし、２枚のプレス加工板５１と５２とにより、積層方向に積層体５０に所定の圧力でプレスする。これにより、コンデンサ電極３８ｂは加圧部材４０の材質、形状と、プレス加工板によって印加される圧力に応じて、誘電体層３３の方向に向かって、近づくように変形する。このため、コンデンサ電極３８ａ、３８ｂ間の距離が短くなり、容量Ｃ１の容量値が大きくなる。最後に、プレスされた積層体５０を所定の温度で焼成して、図１（Ａ）に示したような積層回路基板が得られる。
【００５１】
以上のように、積層回路基板３０は、積層方向に所定のコンデンサ電極と重なるように加圧部材を誘電体層上に形成して、前記コンデンサ電極とともにプレス加工して形成される。これにより、所定のコンデンサ電極間の積層方向の距離が短くなる。このため、コンデンサ電極で構成される容量値を大きくでき、積層回路基板３０の設計自由度が高くなる。
【００５２】
加えて、所定のコンデンサ電極間の距離のみを変更できるため、同じ誘電体層に形成された他の電極パターン間の距離は変化しない。このため積層回路基板の特性が劣化することはない。
【００５３】
さらに、コンデンサ電極の面積を大きくすることなく、容量値を大きくできるので、積層回路基板を小型保つことができる。
【００５４】
なお、ここでは加圧部材４０として金属板を用いたが、加圧部材４０は必要に応じて、さまざまな材料、寸法で構成することができる。
【００５５】
例えば、加圧部材４０を回路基板内の電極パターンと同じ材料で構成することができる。この場合、電極パターンの形成と同時に加圧部材４０も形成されるため、加圧部材４０の形成工程が簡易になる。
【００５６】
また、加圧部材４０を誘電体層３１〜３６と同じ誘電体材料で構成することができる。この場合、加圧部材４０を形成したことによって、積層回路基板３０の特性の劣化するのを最小限にできる。
【００５７】
また、加圧部材４０をコンデンサ電極３８ｂとはヤング率（硬さ）が異なる材料で構成することができる。加圧部材４０に印加される圧力が一定である場合、加圧部材４０のヤング率とコンデンサ電極３８ａ、３８ｂ間の距離は比例関係となる。従って、容量Ｃ１の容量値の調整をより正確にできる。
【００５８】
さらに、加圧部材４０の厚みをコンデンサ電極３８ｂと異ならせることができる。加圧部材４０に印加される圧力が一定である場合、加圧部材４０の厚みとコンデンサ電極３８ａ、３８ｂ間の距離は比例関係となる。従って、容量値Ｃ１はの調整をより正確にできる。
【００５９】
（第２の実施形態）
図３に本発明の第２の実施形態に係る積層回路基板の断面図を示す。回路基板６０は、複数の加圧部材が形成されている点で図１と異なる。そのほかの構成は図１と同じであるため、同じ符号を付して詳細な説明は省略する。
【００６０】
図３に示すように誘電体層３１の表面には加圧部材６１が形成されている。積層方向から見て、この加圧部材６１はコンデンサ電極３８ａと重なっている。加圧部材６１により、コンデンサ電極３８ａ、３８ｂ間の距離が短くなり、容量Ｃ１の容量値を大きくできる。
【００６１】
積層回路基板６０は第１の実施形態に示した積層回路基板３０とほぼ同じ工程で製造できる。すなわち、図２において、積層方向にコンデンサ電極３８ａと重なるように、誘電体層３５の上に加圧部材６１を配置した後に、誘電体層３１〜３６を積み重ねてプレスする。これにより、コンデンサ電極３８ａはコンデンサ電極３８ｂの方向に向かって、近づくように変形する。
【００６２】
以上のような積層回路基板６０では、コンデンサ電極３８ａ、３８ｂを挟むように加圧部材４０、６１が形成されている。このため、コンデンサ電極３８ａ、３８ｂの双方から容量Ｃ１の容量値の調整が可能となり、積層回路基板６０の設計自由度がさらに増す。
【００６３】
なお、本実施形態では加圧部材６１は誘電体層３２、３３を隔てて、コンデンサ電極３８ａと積層方向に重なっている。この場合、誘電体層３１の表面に加圧部材６１を形成した場合と比較して、容量Ｃ１の容量値が小さくなる。すなわち、加圧部材とコンデンサ電極間の距離を変化させることで容量値は調整され、積層回路基板６０の設計自由度が増す。
【００６４】
（第３の実施形態）
図４に本発明の第３の実施形態に係る積層回路基板の断面図、図５（Ａ）〜（Ｂ）にその製造方法を示す。積層回路基板７０は、インダクタ電極７１が形成されている点と、製造方法で積層回路基板３０と異なる。そのほかの構成は積層回路基板３０と同じであるため、同じ符号を付して詳細な説明は省略する。
【００６５】
図４に示すように、インダクタ電極７１は誘電体層３１の表面に形成されている。このインダクタ電極７１により、インダクタＬ５が構成されている。積層方向から見て、インダクタ電極７１は加圧部材４０と重なる。
【００６６】
つづいて、図５を参照しながら、積層回路基板７０の製造方法について説明
する。ここで、誘電体層の形成方法とプレス加工方法は、第１の実施形態に示したのと同じであり、詳細な説明は省略する。
【００６７】
図５（Ａ）は誘電体層の表面に電極パターンと加圧部材を形成する工程を示す断面図である。第１の実施形態と同様に、インダクタ電極７１は導電体ペーストをスクリーン印刷などによって誘電体層３１の表面に形成される。
【００６８】
つぎに、図５（Ｂ）は誘電体層を積み重ねて、プレス加工する工程を示す断面図である。まず、誘電体層３１、３２を積み重ねた第１の積層体７２と、誘電体層３３〜３６を積み重ねた積層体７３を準備する。つぎに、第２の積層体７３をプレス加工機でプレス加工する。これにより、第２の積層体７３内のコンデンサ電極３８ｂは変形し、容量Ｃ１の容量値が調整される。
【００６９】
つぎに、第１の積層体７２と第２の積層体７３とを積み重ねて、第３の積層体７４を作成する。この第３の積層体７４をプレス加工した後、所定の温度で焼成することで、図４に示した積層回路基板７０が得られる。
【００７０】
以上のように、加圧部材４０を含む第２の積層体７３とインダクタ電極７１を含む第１の積層体７２は、個々にプレス加工される。このため、誘電体層３１〜３６を一つの積層体に積み重ねて、プレス加工する場合とは違い、加圧部材４０によるインダクタ電極７１の変形を防ぐことができる。このため、インダクタ電極７１の変形によって、インダクタＬ５の電気特性が変化することはない。
【００７１】
すなわち、加圧部材とコンデンサ電極が形成された誘電体層と、他の誘電体層とを別に積み重ねてプレス加工することで、他の誘電体層に形成されている電極パターンに影響を与えることなく、前記コンデンサ電極で形成される容量の容量値を調整できる。
【符号の説明】
【００７２】
１０  回路モジュール
１１、３０、６０、７０  積層回路基板
１２、１３  電子部品
１４〜１７、３１〜３６  誘電体層
１８ａ、１８ｂ、２０ａ、２０ｂ、３８ａ、３８ｂ  コンデンサ電極
１９、２１、３７、３９、７１  インダクタ電極
３８ｃ  第１の最短距離
３９ａ  第２の最短距離
４０、６１  加圧部材
４１ａ、４１ｂ  垂線
４２  凹部
５０、７２、７３  積層体
５１、５２  プレス加工板
【図１】
0005418419.tif 000002
【図２】
0005418419.tif 000003
【図３】
0005418419.tif 000004
【図４】
0005418419.tif 000005
【図５】
0005418419.tif 000006
【図６】
0005418419.tif 000007