(57)【特許請求の範囲】
【請求項１】
ｎチャネル型の第１ＭＩＳＦＥＴを半導体基板の第１領域に有し、ｐチャネル型の第２ＭＩＳＦＥＴを前記半導体基板の第２領域に有する半導体装置の製造方法であって、
（ａ）前記半導体基板を用意する工程、
（ｂ）ハフニウムとランタンと酸素とを主成分として含有する第１高誘電率ゲート絶縁膜を前記半導体基板上の前記第１領域に、ハフニウムとアルミニウムと酸素とを主成分として含有する第２高誘電率ゲート絶縁膜を前記半導体基板上の前記第２領域に、それぞれ形成する工程、
（ｃ）前記第１領域の前記第１高誘電率ゲート絶縁膜および前記第２領域の前記第２高誘電率ゲート絶縁膜上に、金属膜を形成する工程、
（ｄ）前記金属膜をドライエッチングによりパターニングして、前記第１領域に前記第１ＭＩＳＦＥＴの第１メタルゲート電極を、前記第２領域に前記第２ＭＩＳＦＥＴの第２メタルゲート電極を形成する工程、
（ｅ）前記（ｄ）工程後、前記第１領域における前記第１メタルゲート電極で覆われていない部分の前記第１高誘電率ゲート絶縁膜と、前記第２領域における前記第２メタルゲート電極で覆われていない部分の前記第２高誘電率ゲート絶縁膜とを、ウェットエッチングにより除去する工程、
を有し、
前記（ｅ）工程は、
（ｅ１）フッ酸を含有しない第１酸性溶液で前記半導体基板をウェット処理する工程、
（ｅ２）アルカリ性溶液で前記半導体基板をウェット処理する工程、
（ｅ３）前記（ｅ１）および（ｅ２）工程後、フッ酸を含有する第２酸性溶液で前記半導体基板をウェット処理する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｄ）工程では、前記第１領域における前記第１メタルゲート電極で覆われていない部分の前記第１高誘電率ゲート絶縁膜と、前記第２領域における前記第２メタルゲート電極で覆われていない部分の前記第２高誘電率ゲート絶縁膜とが露出されることを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記第１酸性溶液は、フッ酸と硫酸とを含有していないことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記第１酸性溶液は、塩酸の水溶液であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記アルカリ性溶液はアンモニアの水溶液であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記（ｃ）工程後で、前記（ｄ）工程前に、
（ｃ１）前記金属膜上にシリコン膜を形成する工程、
を更に有し、
前記（ｄ）工程では、前記シリコン膜および前記金属膜をドライエッチングによりパターニングして、前記第１領域に前記第１メタルゲート電極を、前記第２領域に前記第２メタルゲート電極を形成することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記（ｅ１）工程では、前記第１領域における前記第１メタルゲート電極で覆われていない部分の前記第１高誘電率ゲート絶縁膜の表層部分が除去され、
前記（ｅ２）工程では、前記第２領域における前記第２メタルゲート電極で覆われていない部分の前記第２高誘電率ゲート絶縁膜の表層部分が除去され、
前記（ｅ３）工程では、前記第１領域における前記第１メタルゲート電極で覆われていない部分の前記第１高誘電率ゲート絶縁膜の残存部分と、前記第２領域における前記第２メタルゲート電極で覆われていない部分の前記第２高誘電率ゲート絶縁膜の残存部分とが除去されることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記第２酸性溶液はフッ酸および塩酸の水溶液であることを特徴とする半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、
前記（ｂ）工程は、
（ｂ１）前記半導体基板上の前記第１領域および前記第２領域に、前記第１および第２高誘電率ゲート絶縁膜形成用でかつハフニウムおよび酸素を主成分として含有する第１Ｈｆ含有膜を形成する工程、
（ｂ２）前記第２領域の前記第１Ｈｆ含有膜上にＡｌを含有するＡｌ含有膜を形成し、前記第１領域の前記第１Ｈｆ含有膜上にＬａを含有するＬａ含有膜を形成する工程、
（ｂ３）前記（ｂ２）工程後、熱処理を行って、前記第１領域の前記第１Ｈｆ含有膜と前記Ｌａ含有膜とを反応させて前記第１高誘電率ゲート絶縁膜を形成し、前記第２領域の前記第１Ｈｆ含有膜と前記Ａｌ含有膜とを反応させて前記第２高誘電率ゲート絶縁膜を形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記Ｌａ含有膜は、酸化ランタン膜であることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記Ａｌ含有膜は、酸化アルミニウム膜、酸窒化アルミニウム膜またはアルミニウム膜であることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程前に、
（ａ１）前記半導体基板上の前記第１領域および前記第２領域に、酸化シリコンまたは酸窒化シリコンからなる第１絶縁膜を形成する工程、
を更に有し、
前記（ｂ）工程では、前記第１領域の前記第１絶縁膜上に前記第１高誘電率ゲート絶縁膜を、前記第２領域の前記第１絶縁膜上に前記第２高誘電率ゲート絶縁膜を、それぞれ形成することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、
前記（ｅ３）工程では、前記第１領域における前記第１メタルゲート電極で覆われていない部分の前記第１絶縁膜と、前記第２領域における前記第２メタルゲート電極で覆われていない部分の前記第１絶縁膜とが除去されることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程は、
（ｂ１１）前記半導体基板上の前記第１領域および前記第２領域に、前記第１および第２高誘電率ゲート絶縁膜形成用でかつハフニウムおよび酸素を主成分として含有する第１Ｈｆ含有膜を形成する工程、
（ｂ１２）前記第１および第２領域に形成された前記第１Ｈｆ含有膜上に、前記第２高誘電率ゲート絶縁膜形成用でかつＡｌを主成分として含有するＡｌ含有膜を形成する工程、
（ｂ１３）前記第１および第２領域に形成された前記Ａｌ含有膜上にマスク層を形成する工程、
（ｂ１４）前記（ｂ１３）工程後、前記第１領域の前記マスク層および前記Ａｌ含有膜を除去し、前記第２領域の前記マスク層および前記Ａｌ含有膜を残す工程、
（ｂ１５）前記（ｂ１４）工程後、前記第１高誘電率ゲート絶縁膜形成用でかつＬａを主成分として含有するＬａ含有膜を、前記第１領域の前記第１Ｈｆ含有膜上および前記第２領域の前記マスク層上に形成する工程、
（ｂ１６）前記（ｂ１５）工程後、熱処理を行って、前記第１領域の前記第１Ｈｆ含有膜と前記Ｌａ含有膜とを反応させて前記第１高誘電率ゲート絶縁膜を形成し、前記第２領域の前記第１Ｈｆ含有膜と前記Ａｌ含有膜とを反応させて前記第２高誘電率ゲート絶縁膜を形成する工程、
（ｂ１７）前記（ｂ１６）工程後、前記第２領域の前記マスク層上の前記Ｌａ含有膜と前記マスク層とを除去する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、
前記（ｂ１３）工程で形成された前記マスク層は、窒化金属膜または炭化金属膜であることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、
前記（ｂ１１）工程で形成される前記第１Ｈｆ含有膜は、ＨｆＯ膜、ＨｆＯＮ膜、ＨｆＳｉＯ膜またはＨｆＳｉＯＮ膜であり、
前記（ｂ１２）工程で形成される前記Ａｌ含有膜は、酸化アルミニウム膜、酸窒化アルミニウム膜またはアルミニウム膜であり、
前記（ｂ１５）工程で形成される前記Ｌａ含有膜は、酸化ランタン膜であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、高誘電率ゲート絶縁膜およびメタルゲート電極を有するＭＩＳＦＥＴを備えた半導体装置の製造技術に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、イオン注入などによりソース・ドレイン領域を形成することで、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を形成することができる。ゲート絶縁膜としては酸化シリコン膜を、ゲート電極としてはポリシリコン膜を使用することが一般的である。
【０００３】
しかしながら、近年、ＭＩＳＦＥＴ素子の微細化に伴いゲート絶縁膜の薄膜化が進み、ポリシリコン膜をゲート電極に使用した場合におけるゲート電極の空乏化の影響が無視できなくなってきている。このため、ゲート電極としてメタルゲート電極を用いてゲート電極の空乏化現象を抑制する技術がある。
【０００４】
また、ＭＩＳＦＥＴ素子の微細化に伴いゲート絶縁膜の薄膜化が進み、薄い酸化シリコン膜をゲート絶縁膜として使用すると、ＭＩＳＦＥＴのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。このため、ゲート絶縁膜として、酸化シリコン膜より誘電率の高い材料（高誘電率材料）を使用することにより、容量を同じにしても物理的膜厚を増加させることで、リーク電流を低減する技術がある。
【０００５】
特開２００５−７９３１１号公報公報（特許文献１）には、Ｈｉｇｈ−ｋ膜のエッチングに関する技術が記載されている。
【０００６】
特開２００３−１７３９９８号公報（特許文献２）には、半導体基板の洗浄に関する技術が記載されている。
【０００７】
特開２００５−３２８５１号公報（特許文献３）には、Ｈｉｇｈ−ｋ膜のエッチングに関する技術が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−７９３１１号公報
【特許文献２】特開２００３−１７３９９８号公報
【特許文献３】特開２００５−３２８５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者の検討によれば、次のことが分かった。
【００１０】
メタルゲート電極を用いた場合、ゲート電極の空乏化の問題は解決できるが、ポリシリコンゲート電極を用いた場合に比べて、ＭＩＳＦＥＴのしきい値電圧（しきい値）の絶対値が大きくなってしまい、ＣＭＩＳＦＥＴであれば、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴの両方でしきい値電圧の絶対値が大きくなってしまう。このため、メタルゲート電極を適用する場合には、低しきい値化（しきい値電圧の絶対値の低下）を図ることが望まれる。
【００１１】
ゲート絶縁膜用の高誘電率膜（Ｈｉｇｈ−ｋ膜）として、Ｈｆを含有する高誘電率膜であるＨｆ系ゲート絶縁膜が優れているが、ｎチャネル型ＭＩＳＦＥＴにおけるＨｆ系ゲート絶縁膜にランタン（Ｌａ）を導入すると、ｎチャネル型ＭＩＳＦＥＴを低しきい値化することができる。また、ｐチャネル型ＭＩＳＦＥＴにおけるＨｆ系ゲート絶縁膜にアルミニウム（Ａｌ）を導入すると、ｐチャネル型ＭＩＳＦＥＴを低しきい値化することができる。
【００１２】
しかしながら、Ｈｆ系ゲート絶縁膜は、一般的にエッチングが困難であり、Ｈｆ系ゲート絶縁膜にＬａやＡｌを導入した場合には、ゲート加工時にＨｆ系ゲート絶縁膜のエッチングに起因した不具合が生じる可能性があることが、本発明者の検討により分かった。
【００１３】
すなわち、ドライエッチングでメタルゲート電極を加工した際に、ドライエッチング工程を終了した段階では、このドライエッチングに伴うエッチング残渣または堆積物（反応生成物）が半導体基板の主面に付着している。メタルゲート電極加工時のドライエッチング工程は、メタルゲート電極で覆われない部分のＨｆ系ゲート絶縁膜が露出するまで行われるため、ドライエッチングに伴うこの堆積物（反応生成物）には、Ｈｆ系ゲート絶縁膜が含有するＬａ（ランタン）やＡｌ（アルミニウム）を含むものが生じ得る。ドライエッチングでメタルゲート電極を加工した後には、メタルゲート電極で覆われない部分のＨｆ系ゲート絶縁膜を除去する必要があるが、このＨｆ系ゲート絶縁膜の除去工程にフッ酸を用いようとすると、ＬａやＡｌはフッ酸中のフッ素と結合してフッ化物を生成しやすいため、上記堆積物（反応生成物）中に含まれるＬａやＡｌとフッ酸中のフッ素とが結合してＬａフッ化物やＡｌフッ化物が生成されてしまう。しかしながら、Ｌａフッ化物やＡｌフッ化物はフッ酸に溶けにくいため、Ｌａフッ化物やＡｌフッ化物が一旦生成されてしまうと、このＬａフッ化物やＡｌフッ化物がフッ酸によるＨｆ系ゲート絶縁膜のエッチングを阻害したり、あるいは、エッチング終了後にＬａフッ化物やＡｌフッ化物が異物として残存してしまう。これは、製造された半導体装置の信頼性を低下させる可能性がある。
【００１４】
本発明の目的は、高誘電率ゲート絶縁膜およびメタルゲート電極を有するＭＩＳＦＥＴを備えた半導体装置において、信頼性向上を図ることができる技術を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
代表的な実施の形態による半導体装置の製造方法は、半導体基板上にｎチャネル型ＭＩＳＦＥＴ用でＨｆとＬａとＯとを主成分として含有する第１高誘電率ゲート絶縁膜とｐチャネル型ＭＩＳＦＥＴ用でＨｆとＡｌとＯとを主成分として含有する第２高誘電率ゲート絶縁膜を形成してから、その上に金属膜を形成する。それから、この金属膜をドライエッチングによりパターニングして、ｎチャネル型ＭＩＳＦＥＴ用の第１メタルゲート電極とｐチャネル型ＭＩＳＦＥＴ用の第２メタルゲート電極とを形成してから、第１メタルゲート電極で覆われていない部分の第１高誘電率ゲート絶縁膜と第２メタルゲート電極で覆われていない部分の第２高誘電率ゲート絶縁膜とをウェットエッチングにより除去する。このウェットエッチング工程は、フッ酸を含有しない酸性溶液で半導体基板をウェット処理する工程と、アルカリ性溶液で半導体基板をウェット処理する工程と、これら両工程の後でフッ酸を含有する酸性溶液で半導体基板をウェット処理する工程とを含むものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１９】
代表的な実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施の形態である半導体装置の要部断面図である。
【図２】本発明の一実施の形態である半導体装置の製造工程の一部を示す製造プロセスフロー図である。
【図３】図２のステップＳ６の工程の一例を示す製造プロセスフロー図である。
【図４】図２のステップＳ１２のウェットエッチング工程の詳細を示す製造プロセスフロー図である。
【図５】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図６】図５に続く半導体装置の製造工程中の要部断面図である。
【図７】図６に続く半導体装置の製造工程中の要部断面図である。
【図８】図７に続く半導体装置の製造工程中の要部断面図である。
【図９】図８に続く半導体装置の製造工程中の要部断面図である。
【図１０】図９に続く半導体装置の製造工程中の要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中の要部断面図である。
【図１２】図１１に続く半導体装置の製造工程中の要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中の要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中の要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中の要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中の要部断面図である。
【図１７】図１６に続く半導体装置の製造工程中の要部断面図である。
【図１８】ステップＳ１１のドライエッチング工程を終了した段階を模式的に示す説明図である。
【図１９】ステップＳ１２ａの第１のウェット処理を行った状態を模式的に示す説明図である。
【図２０】ステップＳ１２ｂの第２のウェット処理を行った状態を模式的に示す説明図である。
【図２１】ステップＳ１２ｃの第３のウェット処理を行った状態を模式的に示す説明図である。
【図２２】図２のステップＳ６の工程の他の例を示す製造プロセスフロー図である。
【図２３】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２４】図２３に続く半導体装置の製造工程中の要部断面図である。
【図２５】図２４に続く半導体装置の製造工程中の要部断面図である。
【図２６】図２５に続く半導体装置の製造工程中の要部断面図である。
【図２７】図２６に続く半導体装置の製造工程中の要部断面図である。
【図２８】図２７に続く半導体装置の製造工程中の要部断面図である。
【図２９】本発明の他の実施の形態である半導体装置の他の製造工程中の要部断面図である。
【図３０】図２９に続く半導体装置の製造工程中の要部断面図である。
【図３１】図３０に続く半導体装置の製造工程中の要部断面図である。
【図３２】図３１に続く半導体装置の製造工程中の要部断面図である。
【図３３】図３２に続く半導体装置の製造工程中の要部断面図である。
【図３４】図３３に続く半導体装置の製造工程中の要部断面図である。
【発明を実施するための形態】
【００２１】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２３】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２４】
（実施の形態１）
本実施の形態の半導体装置を図面を参照して説明する。
【００２５】
図１は、本発明の一実施の形態である半導体装置、ここではＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor Field Effect Transistor）を有する半導体装置の要部断面図である。
【００２６】
図１に示されるように、本実施の形態の半導体装置は、半導体基板１のｎＭＩＳ形成領域（第１領域）１Ａに形成されたｎチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳ型電界効果トランジスタ）Ｑｎと半導体基板１のｐＭＩＳ形成領域（第２領域）１Ｂに形成されたｐチャネル型ＭＩＳＦＥＴＱｐとを有している。
【００２７】
すなわち、ｐ型の単結晶シリコンなどからなる半導体基板１は、素子分離領域２によって規定されて互いに電気的に分離されたｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂを有しており、ｎＭＩＳ形成領域１Ａの半導体基板１にｐ型ウエルＰＷが形成され、ｐＭＩＳ形成領域１Ｂの半導体基板１にｎ型ウエルＮＷが形成されている。ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷの表面上には、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として機能するＨｆ含有絶縁膜（第１高誘電率ゲート絶縁膜）４ａを介して、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極（第１メタルゲート電極）ＧＥ１が形成されている。また、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷの表面上には、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜として機能するＨｆ含有絶縁膜（第２高誘電率ゲート絶縁膜）４ｂを介して、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極（第２メタルゲート電極）ＧＥ２が形成されている。
【００２８】
また、Ｈｆ含有絶縁膜４ａおよびＨｆ含有絶縁膜４ｂは、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）上に直接的に形成する（すなわち界面層３を省略する）こともできるが、Ｈｆ含有絶縁膜４ａおよびＨｆ含有絶縁膜４ｂと半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）との界面に、薄い酸化シリコン膜または酸窒化シリコン膜からなる絶縁性の界面層（絶縁層、絶縁膜）３を設けることもできる。酸化シリコンまたは酸窒化シリコンからなる界面層（第１絶縁膜）３を設けることで、ゲート絶縁膜と半導体基板（のシリコン面）の界面をＳｉＯ２／Ｓｉ（またはＳｉＯＮ／Ｓｉ）構造にし、トラップなどの欠陥数を減らして、駆動能力や信頼性を向上させることができる。
【００２９】
Ｈｆ含有絶縁膜４ａとＨｆ含有絶縁膜４ｂとは、それぞれ酸化シリコンよりも誘電率（比誘電率）が高い絶縁材料膜、いわゆるＨｉｇｈ−ｋ膜（高誘電率膜）である。なお、本願において、Ｈｉｇｈ−ｋ膜、高誘電率膜あるいは高誘電率ゲート絶縁膜と言うときは、酸化シリコン（ＳｉＯｘ、代表的にはＳｉＯ２）よりも誘電率（比誘電率）が高い膜を意味する。また、本願において、Ｈｆを含有するゲート絶縁膜をＨｆ系ゲート絶縁膜と称する場合もある。
【００３０】
ｎチャネル型ＭＩＳＦＥＴＱｎの高誘電率ゲート絶縁膜として機能するＨｆ含有絶縁膜４ａは、Ｈｆ（ハフニウム）とＯ（酸素）とを主成分として含有する絶縁材料からなり、更にＬａ（ランタン）を含有していることを特徴の一つとしている。このＨｆ含有絶縁膜４ａは、Ｈｆ（ハフニウム）とＯ（酸素）とＬａ（ランタン）とを必須の構成元素として含有するが、それ以外に更にＮ（窒素）とＳｉ（シリコン、ケイ素）の一方または両方を含有することもできる。Ｈｆ含有絶縁膜４ａがＬａ（ランタン）を含有するのは、ｎチャネル型ＭＩＳＦＥＴＱｎの低しきい値化を図るためである。なお、ＭＩＳＦＥＴの低しきい値化とは、そのＭＩＳＦＥＴのしきい値（しきい値電圧）の絶対値を小さく（低く）することに対応する。
【００３１】
従って、Ｈｆ含有絶縁膜４ａとして、ＨｆＬａＯ膜、ＨｆＬａＯＮ膜、ＨｆＬａＳｉＯＮ膜またはＨｆＬａＳｉＯ膜を好適に用いることができる。
【００３２】
ここで、ＨｆＬａＯ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）と酸素（Ｏ）とで構成された絶縁材料膜であり、ＨｆＬａＯＮ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜である。また、ＨｆＬａＳｉＯＮ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）とシリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＬａＳｉＯ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された絶縁材料膜である。
【００３３】
なお、ＨｆＬａＳｉＯＮ膜と表記した場合、ＨｆＬａＳｉＯＮ膜におけるＨｆとＬａとＳｉとＯとＮの原子比は１：１：１：１：１に限定されるものではない。このことは、ＨｆＬａＯ膜、ＨｆＬａＯＮ膜、ＨｆＬａＳｉＯ膜、ＨｆＡｌＯ膜、ＨｆＡｌＯＮ膜、ＨｆＡｌＳｉＯＮ膜、ＨｆＡｌＳｉＯ膜、ＨｆＯ膜、ＨｆＯＮ膜、ＨｆＳｉＯＮ膜、ＨｆＳｉＯ膜などについても同様である。
【００３４】
ｐチャネル型ＭＩＳＦＥＴＱｐの高誘電率ゲート絶縁膜として機能するＨｆ含有絶縁膜４ｂは、Ｈｆ（ハフニウム）とＯ（酸素）とを主成分として含有する絶縁材料からなり、更にＡｌ（アルミニウム）を含有していることを特徴の一つとしている。このＨｆ含有絶縁膜４ｂは、Ｈｆ（ハフニウム）とＯ（酸素）とＡｌ（アルミニウム）とを必須の構成元素として含有するが、それ以外に更にＮ（窒素）とＳｉ（シリコン、ケイ素）の一方または両方を含有することもできる。Ｈｆ含有絶縁膜４ｂがＡｌ（アルミニウム）を含有するのは、ｐチャネル型ＭＩＳＦＥＴＱｐの低しきい値化を図るためである。従って、Ｈｆ含有絶縁膜４ｂとして、ＨｆＡｌＯ膜、ＨｆＡｌＯＮ膜、ＨｆＡｌＳｉＯＮ膜またはＨｆＡｌＳｉＯ膜を好適に用いることができる。
【００３５】
ここで、ＨｆＡｌＯ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）と酸素（Ｏ）とで構成された絶縁材料膜であり、ＨｆＡｌＯＮ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜である。また、ＨｆＡｌＳｉＯＮ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）とシリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＡｌＳｉＯ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された絶縁材料膜である。
【００３６】
各ゲート電極ＧＥ１，ＧＥ２は、ゲート絶縁膜（ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜４ａ、ｐＭＩＳ形成領域１ＢではＨｆ含有絶縁膜４ｂ）に接する金属膜（金属層、メタルゲート膜）７と、この金属膜７上のシリコン膜８との積層膜（積層構造）で構成されている。ゲート電極ＧＥ１，ＧＥ２のうち、ゲート電極ＧＥ１はｎＭＩＳ形成領域１Ａに形成され、ゲート電極ＧＥ２はｐＭＩＳ形成領域１Ｂに形成されている。
【００３７】
ゲート電極ＧＥ１は、高誘電率ゲート絶縁膜であるＨｆ含有絶縁膜４ａに接する金属膜７を有し、ゲート電極ＧＥ２は、高誘電率ゲート絶縁膜であるＨｆ含有絶縁膜４ｂに接する金属膜７を有しており、各ゲート電極ＧＥ１，ＧＥ２は、いわゆるメタルゲート電極（金属ゲート電極）である。
【００３８】
なお、本願において、金属膜（金属層）とは、金属伝導を示す導電膜（導電層）を言い、単体の金属膜（純金属膜）や合金膜だけでなく、金属伝導を示す金属化合物膜（窒化金属膜や炭化金属膜など）も含むものとする。このため、金属膜７は、金属伝導を示す導電膜であり、金属級に抵抗率が低い。金属膜７として特に好ましいのは、窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、炭化チタン（ＴｉＣ）膜、炭化タンタル（ＴａＣ）膜、炭化タングステン（ＷＣ）膜または窒化炭化タンタル（ＴａＣＮ）膜である。
【００３９】
ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷには、ｎチャネル型ＭＩＳＦＥＴＱｎのＬＤＤ（Lightly doped Drain）構造のソース・ドレイン領域として、ｎ−型半導体領域（エクステンション領域、ＬＤＤ領域）ＥＸ１とそれよりも高不純物濃度のｎ＋型半導体領域（ソース・ドレイン領域）ＳＤ１とが形成されている。また、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷには、ｐチャネル型ＭＩＳＦＥＴＱｐのＬＤＤ構造のソース・ドレイン領域として、ｐ−型半導体領域（エクステンション領域、ＬＤＤ領域）ＥＸ２とそれよりも高不純物濃度のｐ＋型半導体領域（ソース・ドレイン領域）ＳＤ２とが形成されている。ｎ＋型半導体領域ＳＤ１は、ｎ−型半導体領域ＥＸ１よりも不純物濃度が高くかつ接合深さが深く、ｐ＋型半導体領域ＳＤ２は、ｐ−型半導体領域ＥＸ２よりも不純物濃度が高くかつ接合深さが深い。
【００４０】
ゲート電極ＧＥ１，ＧＥ２（のシリコン膜８）上には、絶縁膜９が形成されている。この絶縁膜９は、ゲート電極ＧＥ１，ＧＥ２を加工する際のハードマスクとして使用したものであるが、ハードマスク（絶縁膜９）は残っていなくてもよく、シリコン電極（シリコン膜８）上部をシリサイド化（金属シリサイド化）する場合は、後の工程（ゲート電極加工後でシリサイド化前の工程）で絶縁膜９を除去してもよい。
【００４１】
ゲート電極ＧＥ１，ＧＥ２の側壁上には、絶縁体からなるサイドウォール（側壁スペーサ、側壁絶縁膜）ＳＷが形成されている。ｎＭＩＳ形成領域１Ａにおいて、ｎ−型半導体領域ＥＸ１はゲート電極ＧＥ１に整合して形成され、ｎ＋型半導体領域ＳＤ１はゲート電極ＧＥ１の側壁上に設けられたサイドウォールＳＷに整合して形成されている。また、ｐＭＩＳ形成領域１Ｂにおいて、ｐ−型半導体領域ＥＸ２はゲート電極ＧＥ２に整合して形成され、ｐ＋型半導体領域ＳＤ２はゲート電極ＧＥ２の側壁上に設けられたサイドウォールＳＷに整合して形成されている。すなわち、ｎ−型半導体領域ＥＸ１は、ゲート電極ＧＥ１の側壁上に形成されたサイドウォールＳＷの下に位置して、ｎチャネル型ＭＩＳＦＥＴＱｎのチャネル領域とｎ＋型半導体領域ＳＤ１との間に介在し、ｐ−型半導体領域ＥＸ２は、ゲート電極ＧＥ２の側壁上に形成されたサイドウォールＳＷの下に位置して、ｐチャネル型ＭＩＳＦＥＴＱｐのチャネル領域とｐ＋型半導体領域ＳＤ２との間に介在している。
【００４２】
更に、後述の絶縁膜（層間絶縁膜）１１、コンタクトホールＣＮＴ、プラグＰＧ、ストッパ絶縁膜１２、絶縁膜１３および配線Ｍ１（後述の図１６および図１７参照）や、更に上層の多層配線構造が形成されているが、ここでは図示およびその説明は省略する。
【００４３】
次に、本実施の形態の半導体装置の製造工程を図面を参照して説明する。
【００４４】
図２は、本実施の形態の半導体装置、ここではＣＭＩＳＦＥＴを有する半導体装置の製造工程の一部を示す製造プロセスフロー図である。図３は、図２のステップＳ６の工程の一例を示す製造プロセスフロー図である。図４は、図２のステップＳ１２のウェットエッチング工程の詳細を示す製造プロセスフロー図である。図５〜図１７は、本実施の形態の半導体装置、ここではＣＭＩＳＦＥＴを有する半導体装置の製造工程中の要部断面図である。
【００４５】
まず、図５に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を準備（用意）する（図２のステップＳ１）。本実施の形態の半導体装置が形成される半導体基板１は、ｎチャネル型のＭＩＳＦＥＴが形成される領域であるｎＭＩＳ形成領域１Ａと、ｐチャネル型のＭＩＳＦＥＴが形成される領域であるｐＭＩＳ形成領域１Ｂとを有している。それから、半導体基板１の主面に素子分離領域２を形成する（図２のステップＳ２）。素子分離領域２は酸化シリコンなどの絶縁体からなり、例えばＳＴＩ（Shallow Trench Isolation）法により形成される。例えば、半導体基板１に形成された溝（素子分離溝）に埋め込まれた絶縁膜により、素子分離領域２を形成することができる。
【００４６】
次に、図６に示されるように、半導体基板１のｎチャネル型ＭＩＳＦＥＴを形成する領域（ｎＭＩＳ形成領域１Ａ）にｐ型ウエルＰＷを形成し、ｐチャネル型ＭＩＳＦＥＴを形成する領域（ｐＭＩＳ形成領域１Ｂ）にｎ型ウエルＮＷを形成する（図２のステップＳ３）。このステップＳ３において、ｐ型ウエルＰＷは、例えばホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどによって形成され、ｎ型ウエルＮＷは、例えばリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することなどにより形成される。また、ｐ型ウエルＰＷおよびｎ型ウエルＮＷの形成前または形成後に、半導体基板１の上層部に対して、後で形成されるＭＩＳＦＥＴのしきい値調整用のイオン注入（いわゆるチャネルドープイオン注入）を必要に応じて行なうこともできる。
【００４７】
次に、例えばフッ酸（ＨＦ）水溶液を用いたウェットエッチングなどにより半導体基板１の表面の自然酸化膜を除去することによって、半導体基板１の表面を清浄化（洗浄）する。これにより、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）が露出される。
【００４８】
次に、半導体基板１の表面（すなわちｐ型ウエルＰＷおよびｎ型ウエルＮＷの表面）上に、酸化シリコン膜または酸窒化シリコン膜からなる界面層（絶縁層、第１絶縁膜）３を形成する（図２のステップＳ４）。
【００４９】
このステップＳ４を省略して界面層３を形成することなく、半導体基板１（ｐ型ウエルＰＷ）の表面（シリコン面）上に直接的にＨｆ系高誘電率ゲート絶縁膜を形成することもできるが、ステップＳ４で界面層３を形成してから、この界面層３上にＨｆ系高誘電率ゲート絶縁膜を形成すれば、トラップなどの欠陥数を減らして、駆動能力や信頼性を向上させることができるため、より好ましい。界面層３を形成する場合、界面層３の膜厚は薄く、好ましくは０．３〜１ｎｍ、例えば０．６ｎｍ程度とすることができる。ステップＳ４において、界面層３は、例えば熱酸化法などを用いて形成することができる。
【００５０】
次に、図７に示されるように、半導体基板１の主面上に、すなわち界面層３上に、Ｈｆ含有膜（Ｈｆ含有層、第１Ｈｆ含有膜）４を形成する（図２のステップＳ５）。ステップＳ５において、Ｈｆ含有膜４は、半導体基板１の主面全面に形成されるため、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂの両方に形成される。このＨｆ含有膜４は、上記ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐの高誘電率ゲート絶縁膜（すなわち上記Ｈｆ含有絶縁膜４ａ，４ｂ）形成用のベースとなる絶縁膜である。
【００５１】
Ｈｆ含有膜４は、ハフニウム（Ｈｆ）と酸素（Ｏ）を含有する絶縁材料からなり、好ましくはＨｆＯ膜（酸化ハフニウム膜、代表的なのはＨｆＯ２膜）、ＨｆＯＮ膜（酸窒化ハフニウム膜）、ＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）またはＨｆＳｉＯ膜（ハフニウムシリケート膜）とすることができる。このうち、ＨｆＯＮ膜をＨｆ含有膜４として用いれば、耐熱性向上やリーク電流の更なる低減を図ることができる。従って、Ｈｆ含有膜４は、ハフニウム（Ｈｆ）と酸素（Ｏ）を主成分として含有する絶縁膜とみなすことができる。Ｈｆ含有膜４の膜厚（形成膜厚）は、例えば０．５〜２ｎｍ程度とすることができる。
【００５２】
ステップＳ５のＨｆ含有膜４形成工程は、例えば次のようにして形成することができる。
【００５３】
Ｈｆ含有膜４がＨｆＳｉＯＮ膜の場合には、ＡＬＤ（Atomic Layer Deposition：原子層堆積）法またはＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法を用いてまずＨｆＳｉＯ膜を堆積する。それから、このＨｆＳｉＯ膜をプラズマ窒化処理のような窒化処理によって窒化する（すなわちＨｆＳｉＯ膜を窒化してＨｆＳｉＯＮ膜にする）ことによって、ＨｆＳｉＯＮ膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
【００５４】
Ｈｆ含有膜４がＨｆＯＮ膜の場合には、ＡＬＤ法またはＣＶＤ法を用いてまずＨｆＯ膜（代表的にはＨｆＯ２膜）を堆積してから、このＨｆＯ膜をプラズマ窒化処理のような窒化処理によって窒化する（すなわちＨｆＯ膜をＨｆＯＮ膜にする）ことによって、ＨｆＯＮ膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
【００５５】
Ｈｆ含有膜４がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合には、ＡＬＤ法またはＣＶＤ法を用いてＨｆＯ膜（代表的にはＨｆＯ２膜）を堆積すればよく、窒化処理を行う必要はない。
【００５６】
Ｈｆ含有膜４がＨｆＳｉＯ膜の場合には、ＡＬＤ法またはＣＶＤ法を用いてＨｆＳｉＯ膜を堆積すればよく、窒化処理を行う必要はない。
【００５７】
ステップＳ５でＨｆ含有膜４を形成した後、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐの低しきい値化を図るために、ｎＭＩＳ形成領域１ＡのＨｆ含有膜４にＬａ（ランタン）を導入して、Ｌａを含有するＨｆ含有絶縁膜４ａを形成し、ｐＭＩＳ形成領域１ＢのＨｆ含有膜４にＡｌ（アルミニウム）を導入して、Ａｌを含有するＨｆ含有絶縁膜４ｂを形成する（図２のステップＳ６）。以下では、ステップＳ６でｎＭＩＳ形成領域１ＡのＨｆ含有膜４にＬａ（ランタン）を導入し、ｐＭＩＳ形成領域１ＢのＨｆ含有膜４にＡｌ（アルミニウム）を導入する手法の一例（図３のステップＳ６ａ，Ｓ６ｂ）について説明する。
【００５８】
Ｈｆ含有膜４を形成した後、図８に示されるように、ｐＭＩＳ形成領域１ＢのＨｆ含有膜４上に、ｐＭＩＳ形成領域１ＢのＨｆ含有膜４に接するように、Ａｌを含有するＡｌ含有膜（Ａｌ含有層）５を形成し、また、ｎＭＩＳ形成領域１ＡのＨｆ含有膜４上に、ｎＭＩＳ形成領域１ＡのＨｆ含有膜４に接するように、Ｌａを含有するＬａ含有膜（Ｌａ含有層）６を形成する（図３のステップＳ６ａ）。これを実現するには、例えば、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂを含む半導体基板１の主面全面にＡｌ含有膜５を形成してから、フォトリソグラフィ法およびエッチング法を用いてｐＭＩＳ形成領域１Ｂ以外の領域のＡｌ含有膜５を除去し（すなわちｎＭＩＳ形成領域１ＡのＡｌ含有膜５は除去される）、ｐＭＩＳ形成領域１ＢのみにＡｌ含有膜５を残せばよい。また、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂを含む半導体基板１の主面全面にＬａ含有膜６を形成してから、フォトリソグラフィ法およびエッチング法を用いてｎＭＩＳ形成領域１Ａ以外の領域のＬａ含有膜６を除去し（すなわちｐＭＩＳ形成領域１ＢのＬａ含有膜６は除去される）、ｎＭＩＳ形成領域１ＡのみにＬａ含有膜６を残せばよい。
【００５９】
Ａｌ含有膜５は、Ａｌ（アルミニウム）を主成分として含有している。Ａｌ含有膜５としては、酸化アルミニウム膜（ＡｌＯ膜、代表的にはＡｌ２Ｏ３膜）が最も好ましいが、それ以外にも、酸窒化アルミニウム膜（アルミニウム酸窒化物膜、ＡｌＯＮ膜）またはアルミニウム膜（Ａｌ膜）などを用いることもできる。Ａｌ含有膜５は、スパッタリング法またはＡＬＤ法などによって形成することができ、その膜厚（形成膜厚）は、例えば０．３〜１ｎｍ程度とすることができる。
【００６０】
Ｌａ含有膜６は、Ｌａ（ランタン）を主成分として含有している。安定性の観点から、Ｌａ含有膜６は、好ましくは酸化ランタン膜（ランタン酸化物層、酸化ランタンとして代表的なのはＬａ２Ｏ３）である。Ｌａ含有膜６は、スパッタリング法またはＡＬＤ法などによって形成することができ、その膜厚（形成膜厚）は、例えば０．３〜１ｎｍ程度とすることができる。
【００６１】
次に、半導体基板１に対して熱処理を施す（図３のステップＳ６ｂ）。ステップＳ６ｂの熱処理工程は、熱処理温度を６００〜１０００℃の範囲内とし、不活性ガス雰囲気中（窒素ガス雰囲気中でもよい）で行うことができる。このステップＳ６ｂの熱処理により、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有膜４とＬａ含有膜６とを反応させ、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有膜４とＡｌ含有膜５とを反応させる。すなわち、ステップＳ６ｂの熱処理により、Ｌａ含有膜６を構成するＬａを、ｎＭＩＳ形成領域１ＡのＨｆ含有膜４に導入（拡散）し、Ａｌ含有膜５を構成するＡｌを、ｐＭＩＳ形成領域１ＢのＨｆ含有膜４に導入（拡散）する。
【００６２】
このステップＳ６ｂの熱処理により、ｎＭＩＳ形成領域１Ａでは、Ｈｆ含有膜４とＬａ含有膜６とが反応（混合、ミキシング、相互拡散）して、図９に示されるように、Ｈｆ含有膜４とＬａ含有膜６との反応層（混合層、ミキシング層）であるＨｆ含有絶縁膜４ａが形成される。すなわち、ｎＭＩＳ形成領域１Ａでは、Ｌａ含有膜６のＬａがＨｆ含有膜４に導入されて、Ｈｆ含有膜４が、Ｈｆ含有絶縁膜４ａとなる。
【００６３】
Ｈｆ含有膜４は、ハフニウム（Ｈｆ）と酸素（Ｏ）とを主成分として含有し、Ｌａ含有膜６は、Ｌａ（ランタン）を主成分として含有しているため、ｎＭＩＳ形成領域１ＡにおいてＨｆ含有膜４とＬａ含有膜６とが反応して形成されたＨｆ含有絶縁膜４ａは、ハフニウム（Ｈｆ）と酸素（Ｏ）とランタン（Ｌａ）とを主成分として含有する絶縁膜である。また、Ｈｆ含有膜４が、ハフニウム（Ｈｆ）と酸素（Ｏ）だけでなく更に窒素（Ｎ）も含有していた場合には、Ｈｆ含有絶縁膜４ａは、ハフニウム（Ｈｆ）と酸素（Ｏ）とランタン（Ｌａ）だけでなく更に窒素（Ｎ）も含有したものとなる。また、Ｈｆ含有膜４が、ハフニウム（Ｈｆ）と酸素（Ｏ）だけでなく更にＳｉ（シリコン、ケイ素）も含有していた場合には、Ｈｆ含有絶縁膜４ａは、ハフニウム（Ｈｆ）と酸素（Ｏ）とランタン（Ｌａ）だけでなく更にＳｉ（シリコン、ケイ素）も含有したものとなる。
【００６４】
また、Ｌａ含有膜６は、上述のように好ましくは酸化ランタン膜である。この場合、Ｌａ含有膜６は、ランタン（Ｌａ）以外に酸素（Ｏ）も含有しているが、Ｈｆ含有膜４も酸素（Ｏ）を含有しているため、Ｌａ含有膜６が酸素（Ｏ）を含有しているかどうかにかかわらず、Ｈｆ含有絶縁膜４ａは、酸素（Ｏ）を含有したものとなる。すなわち、Ｌａ含有膜６は、ランタン（Ｌａ）に加えて更に酸素（Ｏ）も含有することが好ましいが、Ｌａ含有膜６が酸素（Ｏ）を含有する場合と酸素（Ｏ）を含有しない場合のいずれであっても、Ｈｆ含有絶縁膜４ａは、酸素（Ｏ）を含有したものとなる。
【００６５】
従って、Ｈｆ含有膜４がＨｆＳｉＯＮ膜の場合には、Ｈｆ含有絶縁膜４ａはＨｆＬａＳｉＯＮ膜となり、Ｈｆ含有膜４がＨｆＳｉＯ膜の場合には、Ｈｆ含有絶縁膜４ａはＨｆＬａＳｉＯ膜となり、Ｈｆ含有膜４がＨｆＯＮ膜の場合は、Ｈｆ含有絶縁膜４ａはＨｆＬａＯＮ膜となり、Ｈｆ含有膜４がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜４ａはＨｆＬａＯ膜となる。
【００６６】
また、ステップＳ６ｂの熱処理により、ｐＭＩＳ形成領域１Ｂでは、Ｈｆ含有膜４とＡｌ含有膜５とが反応（混合、ミキシング、相互拡散）して、図９に示されるように、Ｈｆ含有膜４とＡｌ含有膜５との反応層（混合層、ミキシング層）であるＨｆ含有絶縁膜４ｂが形成される。すなわち、ｐＭＩＳ形成領域１Ｂでは、Ａｌ含有膜５のＡｌがＨｆ含有膜４に導入されて、Ｈｆ含有膜４が、Ｈｆ含有絶縁膜４ｂとなる。
【００６７】
Ｈｆ含有膜４は、ハフニウム（Ｈｆ）と酸素（Ｏ）とを主成分として含有し、Ａｌ含有膜５は、Ａｌ（アルミニウム）を主成分として含有しているため、ｐＭＩＳ形成領域１ＢにおいてＨｆ含有膜４とＡｌ含有膜５とが反応して形成されたＨｆ含有絶縁膜４ｂは、ハフニウム（Ｈｆ）と酸素（Ｏ）とアルミニウム（Ａｌ）とを主成分として含有する絶縁膜である。また、Ｈｆ含有膜４が、ハフニウム（Ｈｆ）と酸素（Ｏ）だけでなく更に窒素（Ｎ）も含有していた場合には、Ｈｆ含有絶縁膜４ｂは、ハフニウム（Ｈｆ）と酸素（Ｏ）とアルミニウム（Ａｌ）だけでなく更に窒素（Ｎ）も含有したものとなる。また、Ｈｆ含有膜４が、ハフニウム（Ｈｆ）と酸素（Ｏ）だけでなく更にＳｉ（シリコン、ケイ素）も含有していた場合には、Ｈｆ含有絶縁膜４ｂは、ハフニウム（Ｈｆ）と酸素（Ｏ）とアルミニウム（Ａｌ）だけでなく更にＳｉ（シリコン、ケイ素）も含有したものとなる。
【００６８】
このため、Ａｌ含有膜５が酸化アルミニウム膜またはアルミニウム膜の場合には、Ｈｆ含有膜４の種類によって、Ｈｆ含有絶縁膜４ｂは以下のような組成の膜となる。すなわち、Ｈｆ含有膜４がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜４ｂはＨｆＡｌＯ膜となり、また、Ｈｆ含有膜４がＨｆＯＮ膜の場合は、Ｈｆ含有絶縁膜４ｂはＨｆＡｌＯＮ膜となり、また、Ｈｆ含有膜４がＨｆＳｉＯ膜の場合は、Ｈｆ含有絶縁膜４ｂはＨｆＡｌＳｉＯ膜となり、また、Ｈｆ含有膜４がＨｆＳｉＯＮ膜の場合は、Ｈｆ含有絶縁膜４ｂはＨｆＡｌＳｉＯＮ膜となる。Ａｌ含有膜５が酸窒化アルミニウム膜の場合には、Ｈｆ含有膜４の種類によって、Ｈｆ含有絶縁膜４ｂは以下のような組成の膜となる。すなわち、Ｈｆ含有膜４がＨｆＯ膜（代表的にはＨｆＯ２膜）またはＨｆＯＮ膜の場合は、Ｈｆ含有絶縁膜４ｂはＨｆＡｌＯＮ膜となり、また、Ｈｆ含有膜４がＨｆＳｉＯ膜またはＨｆＳｉＯＮ膜の場合は、Ｈｆ含有絶縁膜４ｂはＨｆＡｌＳｉＯＮ膜となる。
【００６９】
また、ステップＳ５でＨｆ含有膜４を形成する前に、ステップＳ４で界面層３を形成した場合には、Ｈｆ含有絶縁膜４ａ，４ｂを形成するための熱処理（ここではステップＳ６ｂの熱処理）時には、Ｈｆ含有膜４と下部の界面層３との反応を抑制して、界面層３としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。すなわち、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜４ａと半導体基板１（ｐ型ウエルＰＷ）との間に界面層３としての酸化シリコン膜または酸窒化シリコン膜を残存させ、またｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜４ｂと半導体基板１（ｎ型ウエルＮＷ）との間に界面層３としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。
【００７０】
Ａｌ含有膜５およびＬａ含有膜６の形成膜厚によっては、ステップＳ６ｂの熱処理工程を行った後、ステップＳ６ｂの熱処理工程で反応しなかったＬａ含有膜６（すなわちＬａ含有膜６の未反応部分）がＨｆ含有絶縁膜４ａ上に層状に薄く残存し、また、ステップＳ６ｂの熱処理工程で反応しなかったＡｌ含有膜５（すなわちＡｌ含有膜５の未反応部分）がＨｆ含有絶縁膜４ｂ上に層状に薄く残存する場合もあり得る。この場合、Ｌａ含有膜６の未反応部分をＨｆ含有絶縁膜４ａ上に残存させ、また、Ａｌ含有膜５の未反応部分をＨｆ含有絶縁膜４ｂ上に残存させたまま、後述のステップＳ７の金属膜７形成工程を行うこともできるが、ステップＳ６ｂの熱処理の後でかつ後述のステップＳ７の金属膜７形成工程の前に、Ｌａ含有膜６の未反応部分およびＡｌ含有膜５の未反応部分をエッチング（好ましくはウェットエッチング）によって除去することもできる。
【００７１】
このようにして、Ｌａが導入されたＨｆ含有絶縁膜４ａがｎＭＩＳ形成領域１Ａの半導体基板１の主面に形成され、Ａｌが導入されたＨｆ含有絶縁膜４ｂがｐＭＩＳ形成領域１Ｂの半導体基板１の主面に形成された図９の構造を得ることができる。
【００７２】
また、ここでは、ステップＳ６でｎＭＩＳ形成領域１ＡにＬａを含有するＨｆ含有絶縁膜４ａを形成し、ｐＭＩＳ形成領域１ＢにＡｌを含有するＨｆ含有絶縁膜４ｂを形成する手法の一例（図３のステップＳ６ａ，Ｓ６ｂ）について説明したが、これに限定されない。他の手法（例えば後述の実施の形態２の手法）を用いて、Ｌａを含有するＨｆ含有絶縁膜４ａをｎＭＩＳ形成領域１Ａに、Ａｌを含有するＨｆ含有絶縁膜４ｂをｐＭＩＳ形成領域１Ｂに形成してもよい。
【００７３】
次に、図１０に示されるように、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂを含む半導体基板１の主面上に、すなわちｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜４ａおよびｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜４ｂ上に、メタルゲート（金属ゲート電極）用の金属膜（金属層、メタルゲート膜）７を形成する（図２のステップＳ７）。
【００７４】
金属膜７は、好ましくは、窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、炭化チタン（ＴｉＣ）膜、炭化タンタル（ＴａＣ）膜、炭化タングステン（ＷＣ）膜または窒化炭化タンタル（ＴａＣＮ）膜である。金属膜７は、例えばスパッタリング法などにより形成することができる。金属膜７の膜厚（形成膜厚）は、例えば５〜２０ｎｍ程度とすることができる。
【００７５】
次に、半導体基板１の主面上に、すなわち金属膜７上に、シリコン膜８を形成する（図２のステップＳ８）。シリコン膜８は、多結晶シリコン膜または非晶質シリコン膜とすることができるが、成膜時には非晶質シリコン膜であった場合でも、成膜後の熱処理（例えば後述のステップＳ１６の活性化アニール処理）で多結晶シリコン膜となる。シリコン膜８の膜厚は、例えば１００ｎｍ程度とすることができる。また、他の形態として、シリコン膜８として、Ｇｅ（ゲルマニウム）を含むシリコン膜（シリコンゲルマニウム膜）を用いることもできる。
【００７６】
ステップＳ７で形成する金属膜７の厚みを厚くすることでステップＳ８のシリコン膜８の形成工程を省略する（すなわちゲート電極ＧＥ１，ＧＥ２をシリコン膜８無しの金属膜７で形成する）ことも可能であるが、ステップＳ８で金属膜７上にシリコン膜８を形成する（すなわちゲート電極ＧＥ１，ＧＥ２を金属膜７とその上のシリコン膜８との積層膜で形成する）方が、より好ましい。その理由は、金属膜７の厚みが厚すぎると、金属膜７が剥離しやすくなる問題や、あるいは金属膜７をパターニングする際のオーバーエッチングによる基板ダメージの問題が生じる可能性があるが、金属膜７とシリコン膜８との積層膜でゲート電極を形成することで、金属膜７のみでゲート電極を形成する場合に比べて金属膜７の厚みを薄くすることができるため、上記問題を改善できるからである。また、金属膜７上にシリコン膜８を形成した場合、これまでのポリシリコンゲート電極（ポリシリコンからなるゲート電極）の加工方法やプロセスを踏襲できるため、微細加工性、製造コストおよび歩留まりの点でも優位である。
【００７７】
次に、半導体基板１の主面上に、すなわちシリコン膜８上に、窒化シリコンなどからなる絶縁膜９を形成する（ステップＳ９）。
【００７８】
ここまでの工程により、ｎＭＩＳ形成領域１Ａでは、半導体基板１（ｐ型ウエルＰＷ）上に、界面層３、Ｈｆ含有絶縁膜４ａ、金属膜７、シリコン膜８および絶縁膜９が下から順に積層された状態となり、ｐＭＩＳ形成領域１Ｂでは、半導体基板１（ｎ型ウエルＮＷ）上に、界面層３、Ｈｆ含有絶縁膜４ｂ、金属膜７、シリコン膜８および絶縁膜９が下から順に積層された状態となっている。
【００７９】
次に、絶縁膜９上にフォトリソグラフィ法を用いてフォトレジストパターン（図示せず）を形成してから、このフォトレジストパターンをエッチングマスクとして用いて、図１１に示されるように、絶縁膜９をドライエッチングしてパターニングする（ステップＳ１０）。その後、フォトレジストパターンは除去する。パターニングされた絶縁膜９は、ゲート加工用のハードマスクとして機能し、ゲート電極ＧＥ１，ＧＥ２の形成予定領域に配置されている。
【００８０】
次に、絶縁膜９（すなわちステップＳ１０でパターニングされた絶縁膜９）をエッチングマスクとして用いて、シリコン膜８および金属膜７の積層膜をドライエッチングしてパターニングすることにより、図１２に示されるように、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１，ＧＥ２を形成する（図２のステップＳ１１）。ステップＳ１１のドライエッチング工程により、絶縁膜９で覆われない部分のシリコン膜８および金属膜７がドライエッチングされて除去されることで、パターニングされた金属膜７およびシリコン膜８からなるゲート電極ＧＥ１，ＧＥ２が形成されるとともに、ゲート電極ＧＥ１，ＧＥ２で覆われない部分の高誘電率絶縁膜（ここではＨｆ含有絶縁膜４ａ，４ｂ）が露出される。すなわち、ステップＳ１１のドライエッチング工程を行うことで、ｎＭＩＳ形成領域１Ａにおけるゲート電極ＧＥ１で覆われていない部分のＨｆ含有絶縁膜４ａとｐＭＩＳ形成領域１Ｂにおけるゲート電極ＧＥ２で覆われていない部分のＨｆ含有絶縁膜４ｂとが露出されるのである。
【００８１】
ステップＳ１１のドライエッチングの際は、Ｈｆ含有絶縁膜４ａ，４ｂはエッチングストッパとして機能するため、ゲート電極ＧＥ１，ＧＥ２で覆われない部分のＨｆ含有絶縁膜４ａ，４ｂの表面が露出されるか、あるいは、Ｈｆ含有絶縁膜４ａ，４ｂがエッチングされたとしてもＨｆ含有絶縁膜４ａ，４ｂの表層部分のみが除去された段階で、ステップＳ１１のドライエッチングは停止される。従って、ステップＳ１１のドライエッチング工程を終了した段階では、ゲート電極ＧＥ１で覆われない部分のＨｆ含有絶縁膜４ａとゲート電極ＧＥ２で覆われない部分のＨｆ含有絶縁膜４ｂとは、それぞれ少なくとも一部が層状に残存している。ステップＳ１１のドライエッチング工程で、ゲート電極ＧＥ１，ＧＥ２で覆われていない部分のＨｆ含有絶縁膜４ａ，４ｂを全て除去しようとすると、オーバーエッチングにより半導体基板１がダメージを受ける虞があるため、ステップＳ１１のドライエッチング工程では、Ｈｆ含有絶縁膜４ａ，４ｂをエッチングストッパとして機能させて、Ｈｆ含有絶縁膜４ａ，４ｂのそれぞれの少なくとも一部を層状に残存させることが好ましいのである。
【００８２】
ステップＳ１１のドライエッチング工程は、例えば次にようにして行うことができる。まず、例えば、少なくともＣｌ（塩素）を含むガスとＢｒ（臭素）を含むガスとを含有する混合ガス（より具体的にはＣｌ２ガスとＨＢｒガスとＡｒガスとの混合ガスなど）、あるいは、下地の金属膜７とのエッチング選択比を上げるために更に酸化性ガスを含む混合ガス（より具体的にはＣｌ２ガスとＨＢｒガスとＯ２ガスとの混合ガスなど）をエッチングガスとして用いてシリコン膜８のドライエッチングを行う。続いて、例えば、Ｃｌ（塩素）を含むガスとＢｒ（臭素）を含むガスとＮ（窒素）を含むガスとの混合ガス（より具体的にはＣｌ２ガスとＨＢｒガスとＮ２ガスとの混合ガスなど）をエッチングガスとして用いて金属膜７のドライエッチングを行う。続いて、例えばＢＣｌ３を含む混合ガスをエッチングガスとして用いて、高誘電率絶縁膜（ここではＨｆ含有絶縁膜４ａ，４ｂ）の表層部分をドライエッチングすることもできる。これらの各種ガスを用いたドライエッチングは、ドライエッチング装置のチャンバ（図示せず）内に半導体基板１を配置し、エッチングガスを上述のように変えて連続的に行うことができる。
【００８３】
ゲート電極ＧＥ１は、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜４ａ上に形成され、ゲート電極ＧＥ２は、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜４ｂ上に形成される。すなわち、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１が、ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜４ａを介して形成され、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ２が、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜４ｂを介して形成されるのである。ゲート電極ＧＥ１の下に位置するＨｆ含有絶縁膜４ａとゲート電極ＧＥ２の下に位置するＨｆ含有絶縁膜４ｂとは、いずれも酸化シリコンよりも誘電率（比誘電率）が高く、高誘電率ゲート絶縁膜として機能する。
【００８４】
なお、ここでは、絶縁膜９をハードマスクとして用いて、シリコン膜８および金属膜７をドライエッチングする場合について説明した。他の形態として、ステップＳ９の絶縁膜９の形成工程とステップＳ１０の絶縁膜９のパターニング工程とを省略し、ステップＳ１１において、シリコン膜８上にフォトリソグラフィ法でフォトレジストパターン（多層レジストでもよい）を形成して、このフォトレジストパターンをエッチングマスクとして用いてシリコン膜８および金属膜７をドライエッチングしてパターニングすることで、ゲート電極ＧＥ１，ＧＥ２を形成することもできる。この際に使用したフォトレジストパターンは、シリコン膜８および金属膜７のパターニング後に除去される。この場合には、図１２において、ゲート電極ＧＥ１，ＧＥ２を構成するシリコン膜８上に絶縁膜９が無い構造が得られる。
【００８５】
ステップＳ１１でシリコン膜８および金属膜７をパターニングするドライエッチング工程を行った後、ゲート電極ＧＥ１で覆われていない部分のＨｆ含有絶縁膜４ａとゲート電極ＧＥ２で覆われていない部分のＨｆ含有絶縁膜４ｂとを除去するためのウェットエッチング行う（図２のステップＳ１２）。
【００８６】
ステップＳ１２のウェットエッチング工程は、次の３種のウェット処理（すなわち図４のステップＳ１２ａ，Ｓ１２ｂ，Ｓ１２ｃ）を含んでいることを特徴の一つとしている。
【００８７】
まず、ステップＳ１２ａの第１のウェット処理として、酸性溶液（第１酸性溶液）で半導体基板１をウェット処理（洗浄処理）するが、このステップＳ１２ａの第１のウェット処理で用いる酸性溶液（第１酸性溶液）は、フッ酸（ＨＦ）を含有していないことを特徴の一つとしている。
【００８８】
ステップＳ１２ａの第１のウェット処理で用いる酸性溶液として、最も好適なのは塩酸（ＨＣｌ）であるが、それ以外にも、リン酸（Ｈ３ＰＯ４）、ギ酸（ＨＣＯＯＨ）、酢酸（ＣＨ３ＣＯＯＨ）、シュウ酸（（ＣＯＯＨ）２）、あるいは、炭酸（Ｈ２ＣＯ３またはＣＯ２＋Ｈ２Ｏ）を用いることができる。
【００８９】
次に、ステップＳ１２ｂの第２のウェット処理として、アルカリ性溶液で半導体基板１をウェット処理（洗浄処理）する。ステップＳ１２ｂの第２のウェット処理で用いるアルカリ性溶液として、最も好適なのはアンモニア（ＮＨ３）であるが、それ以外にも、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）、ジメチルアミン、モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、エチルヒドロキシルアミン（Ｃ２Ｈ５ＯＮＨ２）を用いることができる。
【００９０】
次に、ステップＳ１２ｃの第３のウェット処理として、フッ酸（フッ化水素酸）を含有する酸性溶液（第２酸性溶液）で半導体基板１をウェット処理（ウェットエッチング処理）する。
【００９１】
ステップＳ１２ｃの第３のウェット処理で用いる酸性溶液は、少なくともフッ酸（ＨＦ）を含有しているが、更に塩酸（ＨＣｌ）も含有していれば、より好ましい。
【００９２】
従って、ステップＳ１２ａの第１のウェット処理で用いる酸性溶液として最も好適なのは塩酸（ＨＣｌ）の水溶液（水で希釈した塩酸、すなわち希塩酸）であり、ステップＳ１２ｂの第２のウェット処理で用いるアルカリ性溶液として最も好適なのはアンモニアの水溶液（アンモニア水）であり、ステップＳ１２ｃの第３のウェット処理で用いる酸性溶液として最も好適なのは、フッ酸（ＨＦ）および塩酸（ＨＣｌ）の水溶液である。
【００９３】
ステップＳ１２ａ，Ｓ１２ｂ，Ｓ１２ｃの第１、第２および第３のウェット処理の好適な条件の一例を挙げると、次のようにすることができる。すなわち、ステップＳ１２ａの第１のウェット処理は、例えば、ＨＣｌ（塩化水素、塩酸）の濃度が０．０４１８ｍｏｌ％程度の水溶液（希塩酸）を用いて６０秒程度行うことができる。ステップＳ１２ｂの第２のウェット処理は、例えば、ＮＨ３（アンモニア）の濃度が０．５６１ｍｏｌ％程度の水溶液（アンモニア水）を用いて１８０秒程度行うことができる。ステップＳ１２ｃの第３のウェット処理は、例えば、ＨＣｌ（塩化水素、塩酸）の濃度が０．４１１ｍｏｌ％程度でかつＨＦ（フッ化水素、フッ酸）の濃度が０．０１０６ｍｏｌ％程度の水溶液を用いて６０秒程度行うことができる。ステップＳ１２ａ，Ｓ１２ｂ，Ｓ１２ｃの第１、第２および第３のウェット処理の処理温度（使用する酸性溶液またはアルカリ性溶液の温度）は、例えば室温（１５〜２５℃程度）とすることができる。
【００９４】
また、ステップＳ１２ａの第１のウェット処理とステップＳ１２ｂの第２のウェット処理とは、どちらを先に行ってもよい。一方、ステップＳ１２ｃの第３のウェット処理は、ステップＳ１２ａの第１のウェット処理とステップＳ１２ｂの第２のウェット処理との両方を行った後で行う。
【００９５】
ステップＳ１２ａの第１のウェット処理とステップＳ１２ｂの第２のウェット処理とステップＳ１２ｃの第３のウェット処理とは、半導体基板１の主面（Ｈｆ含有絶縁膜４ａ，４ｂやゲート電極ＧＥ１，ＧＥ２形成側の主面）に各ウェット処理で使用する酸性溶液またはアルカリ性溶液を接触させることで行うことができる。例えば、半導体基板１をウェット処理で使用する酸性溶液またはアルカリ性溶液に浸漬させたり、あるいは、半導体基板１を回転させながら半導体基板１の主面（Ｈｆ含有絶縁膜４ａ，４ｂやゲート電極ＧＥ１，ＧＥ２形成側の主面）に対してウェット処理で使用する酸性溶液またはアルカリ性溶液を供給することなどによって、ステップＳ１２ａ，Ｓ１２ｂ，Ｓ１２ｃのウェット処理を行うことができる。
【００９６】
このようなステップＳ１２のウェットエッチング（すなわちステップＳ１２ａ，Ｓ１２ｂ，Ｓ１２ｃのウェット処理）によって、図１３に示されるように、ゲート電極ＧＥ１で覆われない部分のＨｆ含有絶縁膜４ａとゲート電極ＧＥ２で覆われない部分のＨｆ含有絶縁膜４ｂとが除去される。一方、ゲート電極ＧＥ１の下部に位置するＨｆ含有絶縁膜４ａとゲート電極ＧＥ２の下部に位置するＨｆ含有絶縁膜４ｂとは、ステップＳ１１のドライエッチングおよびステップＳ１２のウェットエッチングで除去されずに残存して、高誘電率ゲート絶縁膜となる。ステップＳ１２ａの第１のウェット処理とＳ１２ｂの第２のウェット処理とステップＳ１２ｃの第３のウェット処理のそれぞれの役割などについては、後でより詳細に説明する。また、上記ステップＳ４で界面層３を形成した場合には、ステップＳ１２のウェットエッチングによって、ゲート電極ＧＥ１，ＧＥ２で覆われていない部分のＨｆ含有絶縁膜４ａ，４ｂが除去されるとともに、ｎＭＩＳ形成領域１Ａにおけるゲート電極ＧＥ１で覆われていない部分の界面層３と、ｐＭＩＳ形成領域１Ｂにおけるゲート電極ＧＥ２で覆われていない部分の界面層３とが除去される。
【００９７】
次に、図１４に示されるように、ｎＭＩＳ形成領域１Ａにおけるｐ型ウエルＰＷのゲート電極ＧＥ１の両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物をイオン注入することによりｎ−型半導体領域ＥＸ１を形成し、また、ｐＭＩＳ形成領域１Ｂにおけるｎ型ウエルＮＷのゲート電極ＧＥ２の両側の領域にホウ素（Ｂ）などのｐ型不純物をイオン注入することによりｐ−型半導体領域ＥＸ２を形成する（図２のステップＳ１３）。ｎ−型半導体領域ＥＸ１形成用のイオン注入時には、ｐＭＩＳ形成領域１Ｂはイオン注入阻止マスクとしてのフォトレジスト膜（図示せず）で覆っておき、ｎＭＩＳ形成領域１Ａの半導体基板１（ｐ型ウエルＰＷ）にゲート電極ＧＥ１（あるいはその上の絶縁膜９）をマスクとしてイオン注入する。また、ｐ−型半導体領域ＥＸ２形成用のイオン注入時には、ｎＭＩＳ形成領域１Ａはイオン注入阻止マスクとしての他のフォトレジスト膜（図示せず）で覆っておき、ｐＭＩＳ形成領域１Ｂの半導体基板１（ｎ型ウエルＮＷ）にゲート電極ＧＥ２（あるいはその上の絶縁膜９）をマスクとしてイオン注入する。ｎ−型半導体領域ＥＸ１を先に形成しても、あるいはｐ−型半導体領域ＥＸ２を先に形成してもよい。
【００９８】
次に、図１５に示されるように、ゲート電極ＧＥ１，ＧＥ２の側壁上に、絶縁体からなるサイドウォール（側壁スペーサ、側壁絶縁膜）ＳＷを形成する（図２のステップＳ１４）。例えば、半導体基板１上にゲート電極ＧＥ１，ＧＥ２を覆うように酸化シリコン膜と窒化シリコン膜とを下から順に形成してから、この酸化シリコン膜と窒化シリコン膜との積層膜を異方性エッチング（エッチバック）することによって、ゲート電極ＧＥ１，ＧＥ２の側壁上に残存する酸化シリコン膜および窒化シリコン膜からなるサイドウォールＳＷを形成することができる。なお、図面の簡略化のために、図１５では、サイドウォールＳＷを構成する酸化シリコン膜および窒化シリコン膜を一体化して示してある。
【００９９】
次に、ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷにｎ＋型半導体領域ＳＤ１をイオン注入により形成し、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷにｐ＋型半導体領域ＳＤ２を他のイオン注入により形成する（図２のステップＳ１５）。
【０１００】
ｎ＋型半導体領域ＳＤ１は、ｎＭＩＳ形成領域１Ａにおけるｐ型ウエルＰＷのゲート電極ＧＥ１およびサイドウォールＳＷの両側の領域に、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、形成することができる。ｎ＋型半導体領域ＳＤ１は、ｎ−型半導体領域ＥＸ１よりも不純物濃度が高くかつ接合深さが深い。このｎ＋型半導体領域ＳＤ１形成用のイオン注入時には、ｐＭＩＳ形成領域１Ｂはイオン注入阻止マスクとしてのフォトレジスト膜（図示せず）で覆っておき、ｎＭＩＳ形成領域１Ａの半導体基板１（ｐ型ウエルＰＷ）に、ゲート電極ＧＥ１（あるいはその上の絶縁膜９）およびその側壁上のサイドウォールＳＷをマスクとしてイオン注入する。このため、ｎ−型半導体領域ＥＸ１は、ゲート電極ＧＥ１に整合して形成され、ｎ＋型半導体領域ＳＤ１はサイドウォールＳＷに整合して形成される。
【０１０１】
ｐ＋型半導体領域ＳＤ２は、ｐＭＩＳ形成領域１Ｂにおけるｎ型ウエルＮＷのゲート電極ＧＥ２およびサイドウォールＳＷの両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、形成することができる。ｐ＋型半導体領域ＳＤ２は、ｐ−型半導体領域ＥＸ２よりも不純物濃度が高くかつ接合深さが深い。このｐ＋型半導体領域ＳＤ２形成用のイオン注入時には、ｎＭＩＳ形成領域１Ａはイオン注入阻止マスクとしての他のフォトレジスト膜（図示せず）で覆っておき、ｐＭＩＳ形成領域１Ｂの半導体基板１（ｎ型ウエルＮＷ）に、ゲート電極ＧＥ２（あるいはその上の絶縁膜９）およびその側壁上のサイドウォールＳＷをマスクとしてイオン注入する。このため、ｐ−型半導体領域ＥＸ２は、ゲート電極ＧＥ２に整合して形成され、ｐ＋型半導体領域ＳＤ２はサイドウォールＳＷに整合して形成される。ｎ＋型半導体領域ＳＤ１を先に形成しても、あるいはｐ＋型半導体領域ＳＤ２を先に形成してもよい。
【０１０２】
ｎＭＩＳ形成領域１Ａのゲート電極ＧＥ１を構成するシリコン膜８に、ｎ−型半導体領域ＥＸ１形成用のイオン注入工程やｎ＋型半導体領域ＳＤ１形成用のイオン注入工程でｎ型の不純物を導入することもできる。また、ｐＭＩＳ形成領域１Ｂのゲート電極ＧＥ２を構成するシリコン膜８に、ｐ−型半導体領域ＥＸ２形成用のイオン注入やｐ＋型半導体領域ＳＤ２形成用のイオン注入工程でｐ型の不純物を導入することもできる。
【０１０３】
なお、ｎ＋型半導体領域ＳＤ１はｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン領域として機能し、ｐ＋型半導体領域ＳＤ２はｐチャネル型ＭＩＳＦＥＴＱｐのソース・ドレイン領域として機能する。このため、ステップＳ１５は、ｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン領域形成用のイオン注入と、ｐチャネル型ＭＩＳＦＥＴＱｐのソース・ドレイン領域形成用のイオン注入とを行なう工程とみなすことができる。
【０１０４】
ステップＳ１５でｎ+型半導体領域ＳＤ１形成用のイオン注入とｐ＋型半導体領域ＳＤ２形成用のイオン注入とを行った後、導入した不純物の活性化のための熱処理（アニール処理、活性化アニール）を行う（図２のステップＳ１６）。ステップＳ１３，Ｓ１５のイオン注入でｎ−型半導体領域ＥＸ１、ｐ−型半導体領域ＥＸ２、ｎ＋型半導体領域ＳＤ１、ｐ＋型半導体領域ＳＤ２およびシリコン膜８などに導入された不純物を、ステップＳ１６の熱処理により活性化することができる。ステップＳ１６の熱処理は、例えば、９００℃〜１３００℃の熱処理温度で、不活性ガス雰囲気中、より好ましくは窒素雰囲気中で行うことができる。
【０１０５】
このようにして、図１５に示されるような構造が得られ、ｎＭＩＳ形成領域１Ａに、電界効果トランジスタとしてｎチャネル型ＭＩＳＦＥＴＱｎが形成され、また、ｐＭＩＳ形成領域１Ｂに、電界効果トランジスタとしてｐチャネル型ＭＩＳＦＥＴＱｐが形成される。
【０１０６】
ゲート電極ＧＥ１がｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極（メタルゲート電極）として機能し、ゲート電極ＧＥ１の下のＨｆ含有絶縁膜４ａ（およびその下の界面層３）が、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として機能する。そして、ｎチャネル型ＭＩＳＦＥＴＱｎのソースまたはドレインとして機能するｎ型の半導体領域（不純物拡散層）が、ｎ＋型半導体領域ＳＤ１およびｎ−型半導体領域ＥＸ１により形成される。また、ゲート電極ＧＥ２がｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極（メタルゲート電極）として機能し、ゲート電極ＧＥ２の下のＨｆ含有絶縁膜４ｂ（およびその下の界面層３）が、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜として機能する。そして、ｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレインとして機能するｐ型の半導体領域（不純物拡散層）が、ｐ＋型半導体領域ＳＤ２およびｐ−型半導体領域ＥＸ２により形成される。
【０１０７】
次に、図１６に示されるように、半導体基板１の主面上に、ゲート電極ＧＥ１，ＧＥ２およびサイドウォールＳＷを覆うように、絶縁膜（層間絶縁膜）１１を形成する。絶縁膜１１は、例えば、酸化シリコン膜の単体膜や、あるいは薄い窒化シリコン膜とその上の厚い酸化シリコン膜との積層膜などからなる。絶縁膜１１の形成後、絶縁膜１１の表面を、例えばＣＭＰ（Chemical Mechanical Polishing）法を使用して平坦化する。
【０１０８】
次に、絶縁膜１１上に形成したフォトレジストパターン（図示せず）をエッチングマスクとして用いて、絶縁膜１１をドライエッチングすることにより、絶縁膜１１にコンタクトホール（貫通孔、孔）ＣＮＴを形成する。コンタクトホールＣＮＴは、ｎ＋型半導体領域ＳＤ１およびｐ＋型半導体領域ＳＤ２や、ゲート電極ＧＥ１，ＧＥ２の上部などに形成される。
【０１０９】
次に、コンタクトホールＣＮＴ内に、タングステン（Ｗ）などからなる導電性のプラグ（接続用導体部）ＰＧを形成する。プラグＰＧを形成するには、例えば、コンタクトホールＣＮＴの内部（底部および側壁上）を含む絶縁膜１１上に、バリア導体膜（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する。それから、このバリア導体膜上にタングステン膜などからなる主導体膜をコンタクトホールＣＮＴを埋めるように形成し、絶縁膜１１上の不要な主導体膜およびバリア導体膜をＣＭＰ法またはエッチバック法などによって除去することにより、プラグＰＧを形成することができる。なお、図面の簡略化のために、図１６では、プラグＰＧを構成するバリア導体膜および主導体膜（タングステン膜）を一体化して示してある。
【０１１０】
次に、図１７に示されるように、プラグＰＧが埋め込まれた絶縁膜１１上に、ストッパ絶縁膜（エッチングストッパ用絶縁膜）１２および配線形成用の絶縁膜（層間絶縁膜）１３を順次形成する。ストッパ絶縁膜１２は、絶縁膜１３への溝加工の際にエッチングストッパとなる膜であり、絶縁膜１３に対してエッチング選択性を有する材料を用い、例えば、ストッパ絶縁膜１２を窒化シリコン膜とし、絶縁膜１３を酸化シリコン膜とすることができる。
【０１１１】
次に、シングルダマシン法により第１層目の配線Ｍ１を形成する。まず、フォトレジストパターン（図示せず）をマスクとしたドライエッチングによって絶縁膜１３およびストッパ絶縁膜１２の所定の領域に配線溝１４を形成した後、半導体基板１の主面上（すなわち配線溝１４の底部および側壁上を含む絶縁膜１３上）にバリア導体膜（例えば窒化チタン膜、タンタル膜または窒化タンタル膜など）を形成する。続いて、ＣＶＤ法またはスパッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成し、銅めっき膜により配線溝１４の内部を埋め込む。それから、配線溝１４内以外の領域の銅めっき膜、シード層およびバリアメタル膜をＣＭＰ法により除去して、銅を主導電材料とする第１層目の配線Ｍ１を形成する。なお、図面の簡略化のために、図１７では、配線Ｍ１を構成する銅めっき膜、シード層およびバリア導体膜を一体化して示してある。
【０１１２】
配線Ｍ１は、プラグＰＧを介してｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレイン用のｎ＋型半導体領域ＳＤ１およびｐ＋型半導体領域ＳＤ２などと電気的に接続されている。その後、デュアルダマシン法などにより２層目以降の配線を形成するが、ここでは図示およびその説明は省略する。また、配線Ｍ１およびそれよりも上層の配線は、ダマシン配線に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線またはアルミニウム配線などとすることもできる。
【０１１３】
次に、本実施の形態の特徴について、より詳細に説明する。
【０１１４】
本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極ＧＥ１，ＧＥ２は、ゲート絶縁膜（ここでは界面層３およびＨｆ含有絶縁膜４ａ，４ｂ）上に位置する金属膜７を有しており、いわゆるメタルゲート電極（金属ゲート電極）である。このため、ゲート電極の空乏化現象を抑制し、寄生容量をなくすことができるため、ＭＩＳＦＥＴ素子の小型化（ゲート絶縁膜の薄膜化）も可能になる。
【０１１５】
また、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として、酸化シリコンよりも誘電率が高いＨｆ含有絶縁膜４ａを用い、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜として、酸化シリコンよりも誘電率が高いＨｆ含有絶縁膜４ｂを用いている。すなわち、酸化シリコンより誘電率（比誘電率）の高い材料膜、いわゆるＨｉｇｈ−ｋ膜（高誘電率膜）であるＨｆ含有絶縁膜４ａ，４ｂを、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜に用いている。このため、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜に酸化シリコン膜を用いた場合に比べて、Ｈｆ含有絶縁膜４ａとＨｆ含有絶縁膜４ｂの物理的膜厚を増加させることができるため、リーク電流を低減することができる。
【０１１６】
また、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのＨｆ系の高誘電率ゲート絶縁膜であるＨｆ含有絶縁膜４ａにランタン（Ｌａ）を導入し、ｐチャネル型ＭＩＳＦＥＴＱｐのＨｆ系の高誘電率ゲート絶縁膜であるＨｆ含有絶縁膜４ｂにアルミニウム（Ａｌ）を導入しているので、ｎチャネル型ＭＩＳＦＥＴＱｎとｐチャネル型ＭＩＳＦＥＴＱｐの両方を低しきい値化することができる。
【０１１７】
しかしながら、Ｈｆ系ゲート絶縁膜は、一般的にエッチングが困難であり、Ｈｆ系ゲート絶縁膜にＬａやＡｌを導入した場合には、ゲート加工時にＨｆ系ゲート絶縁膜のエッチングに起因した不具合が生じる可能性があることが、本発明者の検討により分かった。
【０１１８】
すなわち、ステップＳ１１のドライエッチング工程でゲート電極ＧＥ１，ＧＥ２を加工（形成）した際に、ドライエッチング工程を終了した段階では、このドライエッチングに伴うエッチング残渣または堆積物（反応生成物、エッチング堆積物）２１が半導体基板１の主面に付着している。このエッチング残渣または堆積物２１は、ドライエッチングされたシリコン膜８、金属膜７あるいはＨｆ含有絶縁膜４ａ，４ｂに含まれていた元素やエッチングガスを構成していた元素などで構成されている。図１８は、ステップＳ１１のドライエッチング工程を終了した段階で、このドライエッチングに伴うエッチング残渣または堆積物（反応生成物）２１が半導体基板１の主面に付着した状態を模式的に示す説明図（断面図）であり、上記図１２と同じ領域が示されている。また、図１９は、ステップＳ１１のドライエッチングの後にステップＳ１２ａの第１のウェット処理を行った状態を模式的に示す説明図（断面図）であり、図２０は、ステップＳ１２ａの第１のウェット処理の後にステップＳ１２ｂの第２のウェット処理を行った状態を模式的に示す説明図（断面図）であり、図２１は、ステップＳ１２ｃの第３のウェット処理を行った状態を模式的に示す説明図（断面図）である。
【０１１９】
ステップＳ１１のドライエッチング工程は、ゲート電極ＧＥ１，ＧＥ２で覆われていない部分のＨｆ含有絶縁膜４ａ，４ｂが露出するまで行われるため、上記堆積物（反応生成物）２１には、Ｈｆ含有絶縁膜４ａが含有するＬａ（ランタン）やＨｆ含有絶縁膜４ｂが含有するＡｌ（アルミニウム）を含むものが生じ得る。このため、図１８に模式的に示されるように、ｎＭＩＳ形成領域１Ａに形成された上記堆積物（反応生成物）２１には、Ｌａが含まれやすく、一方、ｐＭＩＳ形成領域１Ｂに形成された上記堆積物（反応生成物）２１には、Ａｌが含まれやすい。この堆積物２１が残ったままの状態でＨｆ含有絶縁膜４ａ，４ｂをフッ酸を用いてウェットエッチングした場合には、ＬａやＡｌはフッ酸中のフッ素と結合してフッ化物を生成しやすいため、堆積物２１中に含まれるＬａやＡｌとフッ酸中のフッ素とが結合してＬａフッ化物やＡｌフッ化物が生成される。しかしながら、Ｌａフッ化物やＡｌフッ化物はフッ酸に溶けにくいため、Ｌａフッ化物やＡｌフッ化物が一旦生成されてしまうと、このＬａフッ化物やＡｌフッ化物がフッ酸によるＨｆ含有絶縁膜４ａ，４ｂのエッチングを阻害したり、あるいは、エッチング終了後にＬａフッ化物やＡｌフッ化物が異物として残存してしまう。これは、製造された半導体装置の信頼性を低下させる可能性がある。このため、Ｈｆ含有絶縁膜４ａ，４ｂをウェットエッチングする際には、Ｌａフッ化物やＡｌフッ化物の生成を抑制することが望まれる。
【０１２０】
そこで、本実施の形態では、ステップＳ１１のドライエッチング工程の後、フッ酸を含む酸性溶液によるウェットエッチング（すなわち上記ステップＳ１２ｃの第３のウェット処理）をすぐに行うのではなく、その前に、フッ酸を含まない酸性溶液による洗浄処理（すなわち上記ステップＳ１２ａの第１のウェット処理）とアルカリ性溶液による洗浄処理（すなわち上記ステップＳ１２ｂの第２のウェット処理）とを行う。
【０１２１】
上記ステップＳ１２ａの第１のウェット処理と上記ステップＳ１２ｂの第２のウェット処理とにより、図１９および図２０に示されるように、半導体基板１の主面（すなわちゲート電極ＧＥ１，ＧＥ２の側面やゲート電極ＧＥ１，ＧＥ２で覆われていない部分のＨｆ含有絶縁膜４ａ，４ｂの表面など）を洗浄（清浄化）して、半導体基板１の主面に付着していた上記堆積物（反応生成物）２１を除去することができる。そして、ステップＳ１２ａの第１のウェット処理で使用する酸性溶液はフッ酸を含んでおらず、また、ステップＳ１２ｂの第２のウェット処理ではアルカリ性溶液を使用するためフッ酸を含んでいないので、ステップＳ１２ａの第１のウェット処理とステップＳ１２ｂの第２のウェット処理では、Ｌａフッ化物やＡｌフッ化物が形成されるのを防止することができる。すなわち、上記ステップＳ１２ａの第１のウェット処理と上記ステップＳ１２ｂの第２のウェット処理とによって、Ｌａフッ化物やＡｌフッ化物の生成を防止しながら、半導体基板１の主面を洗浄して、上記堆積物（反応生成物）２１を除去することができるのである。
【０１２２】
上記ステップＳ１２ａの第１のウェット処理と上記ステップＳ１２ｂの第２のウェット処理との両方を行う理由は、次の通りである。
【０１２３】
Ａｌは、ステップＳ１２ｂの第２のウェット処理で使用するようなアルカリ性溶液に反応または溶解して除去可能であるのに対して、Ｌａは、ステップＳ１２ｂの第２のウェット処理で使用するようなアルカリ性溶液では、ほとんど除去することができない。一方、ＬａとＡｌは、ステップＳ１２ａの第１のウェット処理で使用するような酸性溶液に反応または溶解可能であるが、ＬａとＡｌとで、そのような酸性溶液への反応または溶解のしやすさは異なり、Ａｌに比べてＬａの方が酸性溶液で除去しやすい（すなわちＬａに比べてＡｌの方が酸性溶液で除去しにくい）。このため、ＬａとＡｌのうちステップＳ１２ｂの第２のウェット処理（すなわちアルカリ性溶液による洗浄処理）で除去できるのはＡｌであり、一方、ＬａとＡｌのうち、ステップＳ１２ａの第１のウェット処理（すなわちフッ酸を含まない酸性溶液による洗浄処理）で除去しやすいのはＬａである。
【０１２４】
本実施の形態とは異なり、上記ステップＳ１２ｂの第２のウェット処理（アルカリ性溶液による洗浄処理）を行うが、上記ステップＳ１２ａの第１のウェット処理（フッ酸を含まない酸性溶液による洗浄処理）を行わない場合には、上記堆積物２１のうち、Ａｌを含むものは上記ステップＳ１２ｂの第２のウェット処理によって除去できても、上記堆積物２１のうち、Ｌａを含むものは除去できない。
【０１２５】
一方、本実施の形態とは異なり、上記ステップＳ１２ａの第１のウェット処理（フッ酸を含まない酸性溶液による洗浄処理）を行うが、上記ステップＳ１２ｂの第２のウェット処理（アルカリ性溶液による洗浄処理）を行わない場合には、上記堆積物２１のうち、Ｌａを含むものは上記ステップＳ１２ａの第１のウェット処理によって容易に除去できても、Ａｌを含むものを十分に除去するのは容易ではない。このため、Ａｌを含む上記堆積物２１を、ステップＳ１２ｂの第２のウェット処理を行わずにステップＳ１２ａの第１のウェット処理のみで除去しようとすると、ステップＳ１２ａの第１のウェット処理（フッ酸を含まない酸性溶液による洗浄処理）の処理時間を長くしたり、あるいは使用する酸性溶液の濃度（例えば塩酸濃度）を濃くする必要がある。しかしながら、ステップＳ１２ａの第１のウェット処理の処理時間を長くしたり、あるいは使用する酸性溶液の濃度（例えば塩酸濃度）を濃くすることは、シリコン膜８や金属膜７のサイドエッチング（シリコン膜８や金属膜７が側面側からエッチングされる現象）を促進させる可能性がある。
【０１２６】
それに対して、本実施の形態では、ステップＳ１２ａの第１のウェット処理とステップＳ１２ｂの第２のウェット処理との両方を行うことで、上記堆積物２１のうち、Ｌａを含むものとＡｌを含むものとの両方を的確に除去することができる。すなわち、上記堆積物２１のうちＬａを含むものは、図１９に模式的に示されるように、上記ステップＳ１２ａの第１のウェット処理によって除去することができ、また、上記堆積物２１のうちＡｌを含むものは、ステップＳ１２ａの第１のウェット処理で除去しきれなくとも、図２０に模式的に示されるように、上記ステップＳ１２ｂの第２のウェット処理によって除去することができるのである。
【０１２７】
本実施の形態では、ステップＳ１２ａの第１のウェット処理だけでは除去しにくいＡｌを含む上記堆積物２１は、ステップＳ１２ａの第１のウェット処理だけではなく、上記ステップＳ１２ｂの第２のウェット処理でも除去することができる。このため、上記ステップＳ１２ｂの第２のウェット処理を行わない場合に比べて、本実施の形態では、ステップＳ１２ａの第１のウェット処理（フッ酸を含まない酸性溶液による洗浄処理）の処理時間を短縮でき、あるいはステップＳ１２ａの第１のウェット処理で使用する酸性溶液の濃度（例えば塩酸濃度）を薄くすることができる。すなわち、ステップＳ１２ａの第１のウェット処理における処理時間や酸性溶液の濃度（例えば塩酸濃度）を、Ｌａを含む上記堆積物２１を除去するのに必要な程度（Ａｌを含む上記堆積物２１を除去するのに必要なレベルよりも低いレベル）に設定することができる。このため、ステップＳ１２ａの第１のウェット処理（フッ酸を含まない酸性溶液による洗浄処理）におけるシリコン膜８や金属膜７のサイドエッチングを抑制または防止することができる。また、ステップＳ１２ｂの第２のウェット処理で使用するようなアルカリ性溶液では、金属膜７はサイドエッチングされないので、ステップＳ１２ｂの第２のウェット処理を追加しても、シリコン膜８や金属膜７がサイドエッチングされるのを防止できる。本実施の形態では、シリコン膜８や金属膜７のサイドエッチングを抑制または防止できるので、製造された半導体装置の信頼性を向上することができ、また、製造された半導体装置の性能を向上させることができる。
【０１２８】
このように、本実施の形態では、ステップＳ１２ａの第１のウェット処理とステップＳ１２ｂの第２のウェット処理との両方を行った後で、ステップＳ１２ｃのフッ酸を含む酸性溶液による第３のウェット処理を行うことで、上記堆積物２１のうち、Ｌａを含むものとＡｌを含むものとの両方が除去された状態で、ステップＳ１２ｃの第３のウェット処理を行うことができる。このステップＳ１２ｃの第３のウェット処理により、図２１に模式的に示されるように、ゲート電極ＧＥ１，ＧＥ２で覆われない部分のＨｆ含有絶縁膜４ａ，４ｂおよび界面層３をエッチングして除去し、半導体基板１のシリコン面を露出させる。このため、ＬａやＡｌを含む上記堆積物２１が除去された状態で、ステップＳ１２ｃの第３のウェット処理を行うことになるため、ステップＳ１２ｃの第３のウェット処理において、Ｌａフッ化物やＡｌフッ化物の生成を抑制しながら、フッ酸を含む酸性溶液でＨｆ含有絶縁膜４ａ，４ｂをエッチングすることができる。これにより、Ｌａフッ化物やＡｌフッ化物がＨｆ含有絶縁膜４ａ，４ｂのエッチングを阻害するのを抑制または防止でき、また、エッチング終了後にＬａフッ化物やＡｌフッ化物が異物として残存するのを抑制または防止することができる。従って、製造された半導体装置の信頼性を向上させることができる。
【０１２９】
また、本発明者の検討によれば、Ｈｆ含有絶縁膜４ａにおけるＬａ（ランタン）の厚み方向の濃度分布は、表層部分（上層部分）でＬａ濃度が高く、界面層３に近づくに従ってＬａ濃度が低くなる。これは、Ｈｆ含有膜４とその上のＬａ含有膜６とが反応してＨｆ含有絶縁膜４ａが形成されているが、Ｈｆ含有絶縁膜４ａ形成時にＨｆ含有膜４とＬａ含有膜６とが完全に混合されれば、Ｈｆ含有絶縁膜４ａにおけるＬａの厚み方向の濃度分布は均一になるはずであるが、実際には、Ｈｆ含有膜４とＬａ含有膜６とを完全に混合することは困難であるためである。このため、ステップＳ１１のドライエッチング工程を行う直前の段階において、Ｈｆ含有絶縁膜４ａにおけるＬａの厚み方向の濃度分布は均一とはならず、Ｈｆ含有膜４とＬａ含有膜６との反応前の組成分布をある程度維持した不均一な分布となり、上述のように、Ｈｆ含有絶縁膜４ａにおけるＬａ（ランタン）の厚み方向の濃度分布は、表層部分（上層部分）でＬａ濃度が高く、界面層３に近づくに従ってＬａ濃度が低くなるのである。同様の理由により、Ｈｆ含有絶縁膜４ｂにおけるＡｌ（アルミニウム）の厚み方向の濃度分布は、表層部分（上層部分）でＡｌ濃度が高く、界面層３に近づくに従ってＡｌ濃度が低くなる。なお、本願において、厚み方向または膜厚方向とは、半導体基板１の主面に垂直な方向に対応する。
【０１３０】
上述のように、ＬａとＡｌのうちステップＳ１２ｂの第２のウェット処理で除去できるのはＡｌであり、一方、ＬａとＡｌのうち、ステップＳ１２ａの第１のウェット処理で除去しやすいのはＬａである。
【０１３１】
このため、本実施の形態とは異なり、上記ステップＳ１２ｂの第２のウェット処理（アルカリ性溶液による洗浄処理）を行うが、上記ステップＳ１２ａの第１のウェット処理（フッ酸を含まない酸性溶液による洗浄処理）を行わない場合には、Ｈｆ含有絶縁膜４ｂの表層部分（すなわちＡｌが高濃度に存在する部分）は除去できても、Ｈｆ含有絶縁膜４ａの表層部分（すなわちＬａが高濃度に存在する部分）は除去できない。
【０１３２】
一方、本実施の形態とは異なり、上記ステップＳ１２ａの第１のウェット処理（フッ酸を含まない酸性溶液による洗浄処理）を行うが、上記ステップＳ１２ｂの第２のウェット処理（アルカリ性溶液による洗浄処理）を行わない場合には、Ｈｆ含有絶縁膜４ａの表層部分（すなわちＬａが高濃度に存在する部分）は除去できても、Ｈｆ含有絶縁膜４ｂの表層部分（すなわちＡｌが高濃度に存在する部分）を除去するのは容易ではない。このため、Ｈｆ含有絶縁膜４ｂの表層部分（すなわちＡｌが高濃度に存在する部分）を、ステップＳ１２ｂの第２のウェット処理を行わずにステップＳ１２ａの第１のウェット処理のみで除去しようとすると、ステップＳ１２ａの第１のウェット処理（フッ酸を含まない酸性溶液による洗浄処理）の処理時間を長くしたり、あるいは使用する酸性溶液の濃度（例えば塩酸濃度）を濃くする必要がある。しかしながら、ステップＳ１２ａの第１のウェット処理の処理時間を長くしたり、あるいは使用する酸性溶液の濃度（例えば塩酸濃度）を濃くすることは、シリコン膜８や金属膜７のサイドエッチング（シリコン膜８や金属膜７が側面側からエッチングされる現象）を促進させる可能性がある。
【０１３３】
それに対して、本実施の形態では、ステップＳ１２ａの第１のウェット処理とステップＳ１２ｂの第２のウェット処理との両方を行うことで、Ｈｆ含有絶縁膜４ａの表層部分（すなわちＬａが高濃度に存在する部分）とＨｆ含有絶縁膜４ｂの表層部分（すなわちＡｌが高濃度に存在する部分）との両方を除去することができる。すなわち、ステップＳ１２ａの第１のウェット処理により、Ｈｆ含有絶縁膜４ａの表層部分（すなわちＬａが高濃度に存在する部分）を除去することができ、また、Ｈｆ含有絶縁膜４ｂの表層部分（すなわちＡｌが高濃度に存在する部分）は、ステップＳ１２ａの第１のウェット処理で除去しきれなくとも、ステップＳ１２ｂの第２のウェット処理で除去することができる。
【０１３４】
本実施の形態では、ステップＳ１２ａの第１のウェット処理でＨｆ含有絶縁膜４ａの表層部分（すなわちＬａが高濃度に存在する部分）を除去することができ、ステップＳ１２ａの第１のウェット処理だけでは除去しにくいＨｆ含有絶縁膜４ｂの表層部分（すなわちＡｌが高濃度に存在する部分）は、ステップＳ１２ａの第１のウェット処理だけではなく、上記ステップＳ１２ｂの第２のウェット処理でも除去することができる。このため、ステップＳ１２ａの第１のウェット処理における処理時間を長くしたり酸性溶液の濃度（例えば塩酸濃度）を濃くしなくとも、Ｈｆ含有絶縁膜４ａの表層部分（すなわちＬａが高濃度に存在する部分）とＨｆ含有絶縁膜４ｂの表層部分（すなわちＡｌが高濃度に存在する部分）の両方を除去することができる。従って、シリコン膜８や金属膜７のサイドエッチングを抑制または防止することができ、それによって、製造された半導体装置の信頼性を向上することができ、また、製造された半導体装置の性能を向上させることができる。
【０１３５】
このように、本実施の形態では、ステップＳ１２ａ，Ｓ１２ｂの第１のウェット処理および第２のウェット処理の両方を行った後で、ステップＳ１２ｃのフッ酸を含む酸性溶液による第３のウェット処理を行うことで、Ｈｆ含有絶縁膜４ａ，４ｂのうち、Ｌａを高濃度に含む部分とＡｌを高濃度に含む部分（すなわちＨｆ含有絶縁膜４ａ，４ｂの表層部分）が除去された状態で、ステップＳ１２ｃの第３のウェット処理を行うことができる。このステップＳ１２ｃの第３のウェット処理により、図２１に模式的に示されるように、ゲート電極ＧＥ１，ＧＥ２で覆われない部分のＨｆ含有絶縁膜４ａ，４ｂおよび界面層３をエッチングして除去し、半導体基板１のシリコン面を露出させる。このため、Ｈｆ含有絶縁膜４ａ，４ｂにおけるＬａやＡｌを高濃度に含む部分が除去された状態で、上記ステップＳ１２ｃの第３のウェット処理を行うことになるため、ステップＳ１２ｃの第３のウェット処理において、Ｌａフッ化物やＡｌフッ化物の生成を抑制しながら、フッ酸を含む酸性溶液でＨｆ含有絶縁膜４ａ，４ｂをエッチングすることができる。これにより、Ｌａフッ化物やＡｌフッ化物がＨｆ含有絶縁膜４ａ，４ｂのエッチングを阻害するのを抑制または防止でき、また、エッチング終了後にＬａフッ化物やＡｌフッ化物が異物として残存するのを抑制または防止することができる。従って、製造された半導体装置の信頼性を向上させることができる。
【０１３６】
このため、ステップＳ１２ａの第１のウェット処理では、Ｌａを含む上記堆積物２１とｎＭＩＳ形成領域１Ａにおけるゲート電極ＧＥ１で覆われていない部分のＨｆ含有絶縁膜４ａの表層部分とが除去され、ステップＳ１２ｂの第２のウェット処理では、Ａｌを含む上記堆積物２１とｐＭＩＳ形成領域１Ｂにおけるゲート電極ＧＥ２で覆われていない部分のＨｆ含有絶縁膜４ｂの表層部分が除去されることになる。そして、ステップＳ１２ｃの第３のウェット処理では、ｎＭＩＳ形成領域１Ａにおけるゲート電極ＧＥ１で覆われていない部分のＨｆ含有絶縁膜４ａの残存部分と、ｐＭＩＳ形成領域１Ｂにおけるゲート電極ＧＥ２で覆われていない部分のＨｆ含有絶縁膜４ｂの残存部分とが除去されるのである。
【０１３７】
従って、本実施の形態では、フッ酸を含む酸性溶液によるウェットエッチング（すなわち上記ステップＳ１２ｃの第３のウェット処理）の前に、ステップＳ１２ａの第１のウェット処理（洗浄処理）とステップＳ１２ｂの第２のウェット処理（洗浄処理）との両方を行うことで、ＬａやＡｌを含む上記堆積物２１を除去することができ、また、Ｈｆ含有絶縁膜４ａ，４ｂにおけるＬａやＡｌを高濃度に含む部分を除去することができる。これにより、Ｌａフッ化物やＡｌフッ化物の生成を抑制しながら、上記ステップＳ１２ｃの第３のウェット処理でフッ酸を含む酸性溶液を用いてＨｆ含有絶縁膜４ａ，４ｂをエッチングすることができるため、Ｌａフッ化物やＡｌフッ化物の生成に伴う不具合を防止でき、製造された半導体装置の信頼性を向上させることができる。
【０１３８】
また、本実施の形態では、ゲート電極ＧＥ１，ＧＥ２で覆われない部分のＨｆ含有絶縁膜４ａ，４ｂは、主としてステップＳ１２ｃのフッ酸を含む酸性溶液を用いた第３のウェット処理でエッチングして除去することができるため、ゲート電極ＧＥ１，ＧＥ２で覆われない部分のＨｆ含有絶縁膜４ａ，４ｂを除去するのに要するエッチング時間を短縮することができる。このため、半導体装置の信頼性を向上できるとともに、半導体装置の製造時間を短縮でき、半導体装置のスループットを向上することができる。
【０１３９】
また、ステップＳ１２ａの第１のウェット処理を行ってからステップＳ１２ｂの第２のウェット処理を行っても、あるいは、ステップＳ１２ｂの第２のウェット処理を行ってからステップＳ１２ａの第１のウェット処理を行ってもよい。重要なのは、ステップＳ１１のドライエッチング工程の後で、ステップＳ１２ｃの第３のウェット処理を行う前に、ステップＳ１２ａの第１のウェット処理とステップＳ１２ｂの第２のウェット処理との両方を行うことである。このため、ステップＳ１１のドライエッチング工程の後で、かつステップＳ１２ｃの第３のウェット処理の前に行うステップＳ１２ａの第１のウェット処理は、少なくとも１回行う必要があり、１回であれば半導体装置の製造工程を簡略化できる（また半導体装置の製造時間も短縮できる）が、Ｌａを含む上記堆積物２１などの除去能力を高めるために複数回行うこともできる。同様に、ステップＳ１１のドライエッチング工程の後で、かつステップＳ１２ｃの第３のウェット処理の前に行うステップＳ１２ｂの第２のウェット処理は、少なくとも１回行う必要があり、１回であれば半導体装置の製造工程を簡略化できる（また半導体装置の製造時間も短縮できる）が、Ａｌを含む上記堆積物２１などの除去能力を高めるために複数回行うこともできる。また、ステップＳ１１のドライエッチング工程の後で、ステップＳ１２ｃの第３のウェット処理を行う前に、ステップＳ１２ａの第１のウェット処理とステップＳ１２ｂの第２のウェット処理とを交互に繰り返し行うこともでき、これにより、ＬａやＡｌを含む上記堆積物２１などの除去能力を高めることができる。
【０１４０】
また、ステップＳ１２ａの第１のウェット処理では、Ｌａフッ化物やＡｌフッ化物の生成を防止しながらＬａを含む上記堆積物２１とＨｆ含有絶縁膜４ａにおけるＬａを高濃度に含む部分（すなわちＨｆ含有絶縁膜４ａの表層部分）とを除去する。この観点から、ステップＳ１２ａの第１のウェット処理で用いる酸性溶液は、フッ酸を含有していないことが必須であるが、最も好ましいのは塩酸（より特定的には塩酸の水溶液）である。塩酸以外には、上述のように、リン酸、ギ酸、酢酸、シュウ酸、あるいは炭酸（より特定的にはこれらの酸の水溶液）を用いることが可能である。
【０１４１】
また、ステップＳ１２ａの第１のウェット処理に硫酸（Ｈ２ＳＯ４）を使用すると、Ｈｆ含有絶縁膜４ａ，４ｂの表面に不動態膜を形成する可能性があるため、ステップＳ１２ａの第１のウェット処理で用いる酸性溶液は、フッ酸を含有していないだけでなく、硫酸も含有していないことが、好ましい。すなわち、フッ酸と硫酸とを含有していない酸性溶液を用いてステップＳ１２ａの第１のウェット処理を行うことが好ましいのである。
【０１４２】
また、ステップＳ１２ｂの第２のウェット処理では、Ｌａフッ化物やＡｌフッ化物の生成を防止しながらＡｌを含む上記堆積物２１とＨｆ含有絶縁膜４ｂにおけるＡｌを高濃度に含む部分（すなわちＨｆ含有絶縁膜４ｂの表層部分）とを除去する。この観点から、ステップＳ１２ｂの第２のウェット処理で用いるアルカリ性溶液は、最も好ましいのはアンモニア（ＮＨ３）の水溶液（すなわちアンモニア水）であるが、それ以外にも、テトラメチルアンモニウムヒドロキシド、ジメチルアミン、モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、あるいはエチルヒドロキシルアミンを用いることができる。
【０１４３】
従って、ステップＳ１２ａの第１のウェット処理には、塩酸を含みかつフッ酸と硫酸とを含まない酸性溶液を用いることが、より好ましく、最も好ましいのは塩酸の水溶液を用いることである。また、ステップＳ１２ｂの第２のウェット処理には、アンモニアを含むアルカリ性溶液を用いることが、より好ましく、最も好ましいのはアンモニアの水溶液（アンモニア水）を用いることである。
【０１４４】
また、上記ステップＳ１２ｃの第３のウェット処理では、ゲート電極ＧＥ１，ＧＥ２で覆われていない部分のＨｆ含有絶縁膜４ａ，４ｂを完全に除去する必要がある。このため、上記ステップＳ１２ｃの第３のウェット処理で用いる酸性溶液は、フッ酸を含有しており、更に塩酸も含有していれば、より好ましい。従って、第３のウェット処理では、フッ酸および塩酸の水溶液を用いることが、最も好ましい。
【０１４５】
また、ゲート電極ＧＥ１，ＧＥ２で覆われない部分のＨｆ含有絶縁膜４ａ，４ｂは、主としてステップＳ１２ｃの第３のウェット処理で除去され、また、界面層３もステップＳ１２ｃの第３のウェット処理で除去されるため、ステップＳ１２ｃの第３のウェット処理は、ウェットエッチング処理とみなすことができる。また、上記堆積物２１は、主としてステップＳ１２ａの第１のウェット処理とステップＳ１２ｂの第２のウェット処理とによって除去されるため、ステップＳ１２ａの第１のウェット処理とステップＳ１２ｂの第２のウェット処理とは、洗浄処理とみなすことができる。しかしながら、Ｈｆ含有絶縁膜４ａ，４ｂの表層部分（ＬａまたはＡｌを高濃度に含む部分）はステップＳ１２ａの第１のウェット処理とステップＳ１２ｂの第２のウェット処理とで除去され得るので、ステップＳ１２ａの第１のウェット処理とステップＳ１２ｂの第２のウェット処理とは、洗浄処理であるが、ウェットエッチング処理も兼ねるものとみなすこともできる。但し、Ｈｆ含有絶縁膜４ａ，４ｂのエッチング量（エッチングされた部分の厚み）は、ステップＳ１２ａの第１のウェット処理およびステップＳ１２ｂの第２のウェット処理よりも、ステップＳ１２ｃの第３のウェット処理の方が大きい（厚い）ことが好ましい。
【０１４６】
（実施の形態２）
本実施の形態では、上記ステップＳ６（Ｈｆ含有絶縁膜４ａ，４ｂ形成工程）の工程の他の例について説明する。図２２は、上記ステップＳ６（Ｈｆ含有絶縁膜４ａ，４ｂ形成工程）の他の例（すなわち本実施の形態２）を示す製造プロセスフロー図であり、上記実施の形態１の上記図３に対応するものである。また、図２３〜図２８は、本実施の形態の半導体装置の製造工程中の要部断面図である。
【０１４７】
本実施の形態の製造工程は、ステップＳ５でＨｆ含有膜４を形成するまでは、上記実施の形態１の製造工程と同様であるので、ここではその説明を省略し、ステップＳ５のＨｆ含有膜４形成工程以降について説明する。
【０１４８】
上記実施の形態１のステップＳ１〜Ｓ５と同様の工程を行って上記図７の構造を得た後、本実施の形態では、図２３に示されるように、半導体基板１の主面上に、すなわちＨｆ含有膜４上に、Ａｌ含有膜５を形成する（図２２のステップＳ６ｃ）。このステップＳ６ｃにおいて、Ａｌ含有膜５は、半導体基板１の主面全面に形成されるため、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１ＢのＨｆ含有膜４上に形成される。Ａｌ含有膜５の材料、膜厚および成膜法などについては、上記実施の形態１と同様であるので、ここではその説明は省略する。
【０１４９】
次に、図２４に示されるように、半導体基板１の主面上に、すなわちＡｌ含有膜５上に、マスク層３１を形成する（図２２のステップＳ６ｄ）。このマスク層３１は、後で形成するＬａ含有膜６がｐＭＩＳ形成領域１ＢのＨｆ含有膜４やＡｌ含有膜５と反応するのを防止するために設けるものである。この反応防止の機能を考慮すると、マスク層３１としては、窒化金属膜または炭化金属膜が好ましく、特に好ましいのは窒化チタン（ＴｉＮ）膜である。マスク層３１は、スパッタリング法などを用いて形成することができ、その膜厚は、例えば５〜２０ｎｍ程度とすることができる。ステップＳ６ｄにおいて、マスク層３１は、半導体基板１の主面全面に形成されるため、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１ＢのＡｌ含有膜５上に形成される。
【０１５０】
次に、図２５に示されるように、ｎＭＩＳ形成領域１Ａのマスク層３１およびＡｌ含有膜５をエッチング（好ましくはウェットエッチング、あるいはドライエッチングとウェットエッチングとの併用）によって選択的に除去し、ｐＭＩＳ形成領域１Ｂのマスク層３１およびＡｌ含有膜５を残す（図２２のステップＳ６ｅ）。これにより、ｎＭＩＳ形成領域１Ａでは、Ｈｆ含有膜４が露出され、一方ｐＭＩＳ形成領域１Ｂでは、Ｈｆ含有膜４上にＡｌ含有膜５およびその上のマスク層３１が形成された状態が維持される。
【０１５１】
具体的には、ステップＳ６ｅでは、マスク層３１上にｐＭＩＳ形成領域１Ｂを覆いかつｎＭＩＳ形成領域１Ａを露出するフォトレジストパターン（図示せず）を形成してから、このフォトレジストパターンをエッチングマスクとして用いて、ｎＭＩＳ形成領域１Ａのマスク層３１をエッチングして除去し、続いて、ｎＭＩＳ形成領域１ＡのＡｌ含有膜５をエッチングして除去する。その後、フォトレジストパターンは除去する。
【０１５２】
次に、図２６に示されるように、半導体基板１の主面上に、Ｌａ含有膜６を形成する（図２２のステップＳ６ｆ）。
【０１５３】
上記ステップＳ６ｅのエッチング工程でｎＭＩＳ形成領域１Ａのマスク層３１およびＡｌ含有膜５を除去しかつｐＭＩＳ形成領域１Ｂのマスク層３１およびＡｌ含有膜５を残していたので、ステップＳ６ｆでは、Ｌａ含有膜６は、ｎＭＩＳ形成領域１ＡではＨｆ含有膜４上に形成され、ｐＭＩＳ形成領域１Ｂではマスク層３１上に形成される。このため、ｎＭＩＳ形成領域１ＡではＬａ含有膜６とＨｆ含有膜４とが接触しているが、ｐＭＩＳ形成領域１Ｂでは、Ｌａ含有膜６とＡｌ含有膜５（およびＨｆ含有膜４）とは、間にマスク層３１が介在するため互いに接触していない状態となる。Ｌａ含有膜６の材料、膜厚および成膜法などについては、上記実施の形態１と同様であるので、ここではその説明は省略する。
【０１５４】
次に、半導体基板１に対して熱処理を施す（図２２のステップＳ６ｇ）。ステップＳ６ｇの熱処理工程は、熱処理温度を好ましくは６００〜１０００℃の範囲内とし、不活性ガス雰囲気中（窒素ガス雰囲気中でもよい）で行うことができる。
【０１５５】
このステップＳ６ｇの熱処理により、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有膜４とＬａ含有膜６とが反応（混合、ミキシング、相互拡散）して、図２７に示されるように、Ｈｆ含有膜４とＬａ含有膜６との反応層（混合層、ミキシング層）であるＨｆ含有絶縁膜４ａが形成される。また、このステップＳ６ｇの熱処理により、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有膜４とＡｌ含有膜５とが反応（混合、ミキシング、相互拡散）して、図２７に示されるように、Ｈｆ含有膜４とＡｌ含有膜５との反応層（混合層、ミキシング層）であるＨｆ含有絶縁膜４ｂが形成される。
【０１５６】
ステップＳ６ｇの熱処理によりｎＭＩＳ形成領域１Ａに形成されるＨｆ含有絶縁膜４ａとｐＭＩＳ形成領域１Ｂに形成されるＨｆ含有絶縁膜４ｂとについては、上記実施の形態１で上記ステップＳ６ｂの熱処理によりｎＭＩＳ形成領域１Ａに形成されるＨｆ含有絶縁膜４ａとｐＭＩＳ形成領域１Ｂに形成されるＨｆ含有絶縁膜４ｂとそれぞれ同様であるので、ここではその説明は省略する。
【０１５７】
また、ｐＭＩＳ形成領域１Ｂでは、Ｌａ含有膜６はマスク層３１上に形成されているため、このｐＭＩＳ形成領域１ＢのＬａ含有膜６は、マスク層３１とほとんど反応せずに残存する。すなわち、マスク層３１の材料として、ステップＳ６ｇの熱処理工程の熱処理温度でも安定で、Ｈｆ含有膜４、Ａｌ含有膜５およびＬａ含有膜６のいずれとも反応し難い材料を選択しておくのである。このような材料として、窒化金属や炭化金属はふさわしく、窒化チタン（ＴｉＮ）は特に好適である。
【０１５８】
また、ステップＳ５でＨｆ含有膜４を形成する前に、ステップＳ４で界面層３を形成した場合には、ステップＳ６ｇの熱処理時には、Ｈｆ含有膜４と下部の界面層３との反応を抑制して、界面層３としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。
【０１５９】
ステップＳ６ｇの熱処理工程を行った後、図２８に示されるように、ステップＳ６ｇの熱処理工程で反応しなかったＬａ含有膜６（未反応のＬａ含有膜６、特にマスク層３１上に残存するＬａ含有膜６）を、エッチング（好ましくはウェットエッチング）によって除去し、それから、マスク層３１をエッチング（好ましくはウェットエッチング）によって除去する（図２２のステップＳ６ｈ）。Ａｌ含有膜５の未反応部分（ステップＳ６ｇの熱処理で反応しなかった部分）があれば、ステップＳ６ｈでマスク層３１を除去する際に、一緒に除去され得る。これにより、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜４ａが露出し、ｐＭＩＳ形成領域１ＢではＨｆ含有絶縁膜４ｂが露出した状態となる。図２８は、上記図９に対応する。
【０１６０】
ステップＳ６ｈの未反応のＬａ含有膜６（特にマスク層３１上に残存するＬａ含有膜６）とマスク層３１の除去工程の好適な条件の一例を挙げると、次のようにすることができる。すなわち、ステップＳ６ｈにおいて、未反応のＬａ含有膜６（特にマスク層３１上に残存するＬａ含有膜６）の除去工程は、例えば、ＨＣｌ（塩化水素、塩酸）の濃度が０．０４１８ｍｏｌ％程度の水溶液（希塩酸）を用いて３０秒程度行うことができる。また、ステップＳ６ｈにおいて、マスク層３１の除去工程は、例えば、ＨＣｌ（塩化水素、塩酸）の濃度が０．０２２３ｍｏｌ％程度でかつＨ２Ｏ２（過酸化水素）の濃度が１９．２ｍｏｌ％程度の水溶液を用いて３０分程度行うことができる。
【０１６１】
以降の工程は、上記実施の形態１と同様であるので、ここではその図示および説明は省略する。すなわち、上記ステップＳ７の金属膜７の形成工程およびそれ以降の工程を上記実施の形態１と同様に行うのである。
【０１６２】
また、本実施の形態では、ｐＭＩＳ形成領域１Ｂにマスク層３１を設けて、ｐＭＩＳ形成領域１ＢでＨｆ含有膜４とＬａ含有膜６との反応を防止する場合の製造工程（図２３〜図２８を参照して説明した製造工程）について説明した。他の形態（変形例）として、ｎＭＩＳ形成領域１Ａにマスク層３１を設けて、ｎＭＩＳ形成領域１ＡでＨｆ含有膜４とＡｌ含有膜５との反応を防止することもでき、その場合の製造工程を、図２９〜図３４を参照して説明する。なお、図２３〜図２８を参照して説明した製造工程との相違点を主として説明する。図２９〜図３４は、本実施の形態の半導体装置の他の製造工程中の要部断面図である。
【０１６３】
上記図２のプロセスフローのステップＳ５のＨｆ含有膜４形成工程までを行ってから、上記ステップＳ６ｃでＡｌ含有膜５の代わりにＬａ含有膜６をＨｆ含有膜４上に形成し（図２９参照）、上記ステップＳ６ｄでこのＬａ含有膜６上にマスク層３１を形成する（図３０参照）。それから、上記ステップＳ６ｅで、ｐＭＩＳ形成領域１Ｂのマスク層３１およびＬａ含有膜６を除去しかつｎＭＩＳ形成領域１Ａのマスク層３１およびＬａ含有膜６を残す（図３１参照）。それから、上記ステップＳ６ｆでＬａ含有膜６の代わりにＡｌ含有膜５を形成する、すなわち、ｎＭＩＳ形成領域１Ａのマスク層３１上およびｐＭＩＳ形成領域１ＢのＨｆ含有膜４上にＡｌ含有膜５を形成する（図３２参照）。この段階では、ｎＭＩＳ形成領域１Ａでは、ｐ型ウエルＰＷ上に界面層３、Ｈｆ含有膜４、Ｌａ含有膜６、マスク層３１およびＡｌ含有膜５が下から順に積層され、ｐＭＩＳ形成領域１Ｂでは、ｎ型ウエルＮＷ上に界面層３、Ｈｆ含有膜４およびＡｌ含有膜５が下から順に積層された状態となる。それから、上記ステップＳ６ｇの熱処理でｎＭＩＳ形成領域１ＡのＨｆ含有膜４とＬａ含有膜６とを反応（混合、ミキシング、相互拡散）して両者の反応層であるＨｆ含有絶縁膜４ａを形成し、ｐＭＩＳ形成領域１ＢのＨｆ含有膜４とＡｌ含有膜５とを反応（混合、ミキシング、相互拡散）して両者の反応層であるＨｆ含有絶縁膜４ｂを形成する（図３３参照）。この際、マスク層３１は、ｎＭＩＳ形成領域１ＡのＡｌ含有膜５とＬａ含有膜６（およびＨｆ含有膜４）と間に介在して、ｎＭＩＳ形成領域１ＡのＡｌ含有膜５がＬａ含有膜６やＨｆ含有膜４と反応するのを防止するよう機能する。その後、上記ステップＳ６ｈで、マスク層３１上の未反応のＡｌ含有膜５を除去し、更にマスク層３１を除去する（図３４参照）。Ｌａ含有膜６の未反応部分（ステップＳ６ｇの熱処理で反応しなかった部分）があれば、ステップＳ６ｈでマスク層３１を除去する際に、一緒に除去され得る。ここまでの工程で、上記図２８と同様の構造である図３４の構造が得られる。
【０１６４】
以降の工程は、上記実施の形態１と同様であるので、ここではその図示および説明は省略する。すなわち、上記ステップＳ７の金属膜７の形成工程およびそれ以降の工程を上記実施の形態１と同様に行う。
【０１６５】
本実施の形態（図２３〜図２８を参照して説明した製造工程および図２９〜図３４を参照して説明した製造工程）においても、上記実施の形態１とほぼ同様の効果を得ることができる。これに加えて、本実施の形態では、マスク層３１を用いてＬａを含有するＨｆ含有絶縁膜４ａとＡｌを含有するＨｆ含有絶縁膜４ｂとを形成したことにより、次のような効果も得ることができる。すなわち、図２３〜図２８の工程の場合は、ｎＭＩＳ形成領域１ＡだけでなくｐＭＩＳ形成領域１ＢにもＬａ含有膜６が存在する状態でステップＳ６ｇの熱処理を行うことができ、Ｌａ含有膜６をエッチングでパターニングする必要が無い。また、図２９〜図３４の工程の場合は、ｐＭＩＳ形成領域１ＢだけでなくｎＭＩＳ形成領域１ＡにもＡｌ含有膜５が存在する状態でステップＳ６ｇの熱処理を行うことができ、Ａｌ含有膜５をエッチングでパターニングする必要が無い。このため、Ｈｆ含有膜４などがダメージを受けるのを抑制または防止することができる。また、ステップＳ６ｇの熱処理の際に、ｎＭＩＳ形成領域１ＡのＨｆ含有膜４上に配置されているＬａ含有膜６の厚みは、Ｌａ含有膜６の成膜時の厚みのままであり、ｐＭＩＳ形成領域１ＢのＨｆ含有膜４上に配置されているＡｌ含有膜５の厚みは、Ａｌ含有膜５の成膜時の厚みのままとなるため、Ｈｆ含有絶縁膜４ａに導入されたＬａの量とＨｆ含有絶縁膜４ｂに導入されたＡｌの量とを制御しやすくなる。
【０１６６】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１６７】
本発明は、半導体装置の製造技術に適用して有効である。
【符号の説明】
【０１６８】
１  半導体基板
１Ａ  ｎＭＩＳ形成領域
１Ｂ  ｐＭＩＳ形成領域
２  素子分離領域
３  界面層
４  Ｈｆ含有膜
４ａ，４ｂ  Ｈｆ含有絶縁膜
５  Ａｌ含有膜
６  Ｌａ含有膜
７  金属膜
８  シリコン膜
９  絶縁膜
１１  絶縁膜
１２  ストッパ絶縁膜
１３  絶縁膜
１４  配線溝
２１  エッチング残渣または堆積物（反応生成物）
３１  マスク層
ＣＮＴ  コンタクトホール
ＥＸ１  ｎ−型半導体領域
ＥＸ２  ｐ−型半導体領域
ＧＥ１，ＧＥ２  ゲート電極
Ｍ１  配線
ＮＷ  ｎ型ウエル
ＰＧ  プラグ
ＰＷ  ｐ型ウエル
Ｑｎ  ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ  ｐチャネル型ＭＩＳＦＥＴ
ＳＤ１  ｎ＋型半導体領域
ＳＤ２  ｐ＋型半導体領域
ＳＷ  サイドウォール
【図１】
0005401244.tif 000002
【図２】
0005401244.tif 000003
【図３】
0005401244.tif 000004
【図４】
0005401244.tif 000005
【図５】
0005401244.tif 000006
【図６】
0005401244.tif 000007
【図７】
0005401244.tif 000008
【図８】
0005401244.tif 000009
【図９】
0005401244.tif 000010
【図１０】
0005401244.tif 000011
【図１１】
0005401244.tif 000012
【図１２】
0005401244.tif 000013
【図１３】
0005401244.tif 000014
【図１４】
0005401244.tif 000015
【図１５】
0005401244.tif 000016
【図１６】
0005401244.tif 000017
【図１７】
0005401244.tif 000018
【図１８】
0005401244.tif 000019
【図１９】
0005401244.tif 000020
【図２０】
0005401244.tif 000021
【図２１】
0005401244.tif 000022
【図２２】
0005401244.tif 000023
【図２３】
0005401244.tif 000024
【図２４】
0005401244.tif 000025
【図２５】
0005401244.tif 000026
【図２６】
0005401244.tif 000027
【図２７】
0005401244.tif 000028
【図２８】
0005401244.tif 000029
【図２９】
0005401244.tif 000030
【図３０】
0005401244.tif 000031
【図３１】
0005401244.tif 000032
【図３２】
0005401244.tif 000033
【図３３】
0005401244.tif 000034
【図３４】
0005401244.tif 000035