(57)【特許請求の範囲】
【請求項１】
高電位電源端子と低電位電源端子と信号入力端子とを備えた信号入力回路において、
ドレインとゲートが前記高電位電源端子に接続され、ソースが前記信号入力端子に接続され、バックゲートが前記低電位電源端子に接続された第１のデプレッション型ＮＭＯＳトランジスタと、
ドレインが前記高電位電源端子に接続され、ソースが前記信号入力端子に接続され、ゲートが前記信号入力端子に接続される波形整形用の偶数段目のインバータの出力端子に接続され、バックゲートが前記低電位電源端子に接続された第２のデプレッション型ＮＭＯＳトランジスタと、
備えることを特徴とする信号入力回路。
【請求項２】
請求項１に記載の信号入力回路において、
前記第１のデプレッション型ＮＭＯＳトランジスタのオン抵抗を、前記信号入力端子に接続される前段回路のドライバの“Ｌ”レベル電圧出力時の出力インピーダンスよりも高い値に設定したことを特徴とする信号入力回路。
【請求項３】
請求項１又は２に記載の信号入力回路において、
前記信号入力端子と前記低電位電源端子との間に、ＥＳＤ保護回路を接続したことを特徴とする信号入力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号入力端子をプルアップする機能を有したまま、高電位電源端子の電圧を超える電圧を信号入力端子に入力可能にした信号入力回路に関する。
【背景技術】
【０００２】
従来のプルアップ機能を有する信号入力回路として、図７〜図９に示すような回路がある。図７の信号入力回路は、電圧ＶＤＤの高電位電源端子１と電圧ＶＳＳ（＝ＧＮＤ）の低電位電源端子２と信号入力端子３を有し、ダイオードＤ１と抵抗Ｒ１によりＥＳＤ保護回路５が構成された信号入力回路において、高電位電源端子１と抵抗Ｒ１の信号入力端子３の反対側との間に、ソース・ドレインを接続し、ゲートを接地ＧＮＤに接続したエンハンスメント型ＰＭＯＳトランジスタＭＰ１で構成されている。ＩＮＶ１は入力信号電圧の波形整形用のインバータである。
【０００３】
この図７の信号入力回路は、信号入力端子３がオープン状態のときには、トランジスタＭＰ１がオン状態であるため、インバータＩＮＶ１の入力側を高電位電源端子１の電圧ＶＤＤにプルアップする。信号入力端子３に“Ｈ”レベルの電圧（ＶＤＤに近い電圧）が入力したときには、トランジスタＭＰ１がオンしているため、その“Ｈ”レベルの電圧を増強する。一方、信号入力端子３に“Ｌ”レベルの電圧（ＶＳＳに近い電圧）が入力したときには、トランジスタＭＰ１が信号入力端子３からみて負荷となる。このため、そのトランジスタＭＰ１は、信号入力端子３に接続される前段回路のドライバの能力で十分駆動できるように、該前段回路に対して、小さい出力電流、又は高い出力抵抗となるように、そのオン抵抗の値が設定される。
【０００４】
図８の信号入力回路は、図７の信号入力回路のトランジスタＭＰ１に並列に、別のエンハンスメント型ＰＭＯＳトランジスタＭＰ２を追加接続し、そのゲートに、入力信号電圧を３段のインバータＩＮＶ１，ＩＮＶ２，ＩＮＶ３で波形整形処理してから入力するよう構成した回路である。
【０００５】
この図８の信号入力回路では、信号入力端子３に“Ｈ”レベルの電圧が入力したときは、追加されたトランジスタＭＰ２もオンすることで、信号入力端子３をプルアップする機能を増強している。信号入力端子３に“Ｌ”レベルの電圧が入力したときは、追加されたトランジスタＭＰ２がオフすることで、プルアップ機能を低減させ、信号入力端子３に接続される前段回路のドライバの能力の低減を可能ならしめている。
【０００６】
図９の信号入力回路は、図７の信号入力回路において、インバータＩＮＶ１をヒステリシスインバータＩＮＶ４に置き換えたものである。この図９の信号入力回路では、信号入力端子３に入力する信号電圧がヒステリシスインバータＩＮＶ４のしきい値電圧近くでふらつくとき、そのインバータＩＮＶ４の出力が不安定になることを防止できる。
【０００７】
以上のいずれの信号入力回路においても、信号入力端子３に入力する信号電圧が“Ｈ”レベルのときにはインバータＩＮＶ１又はＩＮＶ４の入力側で“Ｈ”レベル、“Ｌ”レベルのときは“Ｌ”レベル、オープンのときはプルアップ機能により“Ｈ”レベルを保持する。なお、プルアップ回路については、特許文献１に記載がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平６−１２５２６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところが、図７〜図９で説明した回路構成では、信号入力端子３にＶＤＤ以上の電圧が入力されると、その電圧がトランジスタＭＰ１のドレインとバックゲートとの間の寄生ダイオードＤｐ２（代表として図７に表示した）の順方向電圧を超えるとき、信号入力端子３に接続されたトランジスタＭＰ１のドレインから寄生ダイオードＤｐ２を経由して高電位電源端子１に電流が流れ込む。このため、信号入力端子３に接続する前段回路のドライバに対して大きな負荷が接続されることとなり、そのドライバが破壊する恐れがある。また、高電位電源端子１に強制的に電流が流入すると、高電位電源端子１の電圧ＶＤＤが安定せず、回路の異常動作やその電圧ＶＤＤの供給を受ける他の回路を破壊する危険性もある。その他の問題としては、信号入力端子３がオープンの条件の際、高電位電源端子１の電圧ＶＤＤの立ち上がり時に、トランジスタＭＰ１（あるいはこれに加えてＭＰ２）のしきい値電圧にその電圧ＶＤＤが立ち上がるまでは、そのトランジスタＭＰ１（あるいはこれに加えてＭＰ２）がプルアップ機能を発揮しないため、その間、信号入力端子３の電圧が定まらず、後段のインバータＩＮＶ１の出力電圧が不安定となるという問題もあった。
【００１０】
そこで、上記の問題を解決するために、図１０に示すように、信号入力端子３に入力トレラント回路６を接続して、信号入力端子３の信号電圧が高電位電源端子１の電圧ＶＤＤを超えるとき、あるいは高電位電源端子１の電圧ＶＤＤが十分に立ち上がっていないとき、信号入力端子３から高電位電源端子１に電流が流れ込まないようにする対策や、図１１に示すように、高電位電源端子７の電圧ＶＣＣを電源とする前段回路のドライバ８の出力電圧を抵抗Ｒ２，Ｒ３で分圧してから信号入力端子３に入力するような対策を採用する必要があった。Ｄ２，Ｄ３はＥＳＤ保護用のダイオードである。このため、設計の手間やコスト増加を招き、また回路面積増大や追加回路により消費電流増加を招いていた。
【００１１】
本発明の目的は、信号入力端子のプルアップ機能を有したまま、信号入力端子に入力する信号電圧が高電位電源端子の電圧を超えるときがあっても、上記したような問題が生じないようにした信号入力回路を提供することである。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、請求項１にかかる発明の信号入力回路は、高電位電源端子と低電位電源端子と信号入力端子とを備えた信号入力回路において、ドレインとゲートが前記高電位電源端子に接続され、ソースが前記信号入力端子に接続され、バックゲートが前記低電位電源端子に接続された第１のデプレッション型ＮＭＯＳトランジスタと、ドレインが前記高電位電源端子に接続され、ソースが前記信号入力端子に接続され、ゲートが前記信号入力端子に接続される波形整形用の偶数段目のインバータの出力端子に接続され、バックゲートが前記低電位電源端子に接続された第２のデプレッション型ＮＭＯＳトランジスタと、備えることを特徴とする。
請求項２にかかる発明は、請求項１に記載の信号入力回路において、前記第１のデプレッション型ＮＭＯＳトランジスタのオン抵抗を、前記信号入力端子に接続される前段回路のドライバの“Ｌ”レベル電圧出力時の出力インピーダンスよりも高い値に設定したことを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載の信号入力回路において、前記信号入力端子と前記低電位電源端子との間に、ＥＳＤ保護回路を接続したことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、プルアップ用のトランジスタをデプレッション型ＮＭＯＳトランジスタとしたので、信号入力端子に入力する入力電圧が高電位電源端子の電圧以上の電圧であっても、信号入力端子から高電位電源端子に向けては電流が流れなくなるため、信号入力端子に接続される前段回路のドライバの消費電流の増大を引き起こす要因を無くすことができる。また、信号入力端子から高電位電源端子へ強制的に電流が流入することがなくなるため、高電位電源端子の電圧が不安定になることを防止でき、回路の異常動作やその電圧が供給される他の回路が破壊する危険性も避けることができる。さらに、それらを避けるための外部部品による対策を行う必要がなくなるので、設計の手間やコスト増加、また回路面積増大や追加回路による消費電流増加等を招くことを避けることができる。さらに、高電位電源端子の電圧が低いときでも、確実にプルアップ機能を保持することができる。これにより、高電位電源端子の電圧の立ち上がりとほぼ同時にプルアップ動作が行われるため、電源投入時の信号入力端子の不安定さを抑える効果があり、誤動作防止やボツ音防止の対策にもなる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施例の信号入力回路の回路図である。
【図２】本発明の第２の実施例の信号入力回路の回路図である。
【図３】本発明の第３の実施例の信号入力回路の回路図である。
【図４】本発明の第４の実施例の信号入力回路の回路図である。
【図５】本発明の第５の実施例の信号入力回路の回路図である。
【図６】本発明の第６の実施例の信号入力回路の回路図である。
【図７】従来の信号入力回路の回路図である。
【図８】従来の別の信号入力回路の回路図である。
【図９】従来のさらなる別の信号入力回路の回路図である。
【図１０】入力信号電圧が高電位電源端子の電圧より高いとき等の対策を施した従来の信号入力回路の回路図である。
【図１１】入力信号電圧が高電位電源端子の電圧より高いとき等の対策を施した従来の別の信号入力回路の回路図である。
【発明を実施するための形態】
【００１５】
＜第１の実施例＞
図１に本発明の第１の実施例の信号入力回路を示す。本実施例では、エンハンスメント型ＮＭＯＳトランジスタＭＮ１をプルアップ用のトランジスタとして用いる。このトランジスタＭＮ１は、ゲートとドレインが高電位電源端子１に接続され、ソースが信号入力端子３に接続され、バックゲートが低電位電源端子２に接続されている。信号入力端子３に入力される信号電圧はインバータＩＮＶ１によって波形整形されて内部に取り込まれる。
【００１６】
信号入力端子３に“Ｈ”レベルの電圧（ＶＤＤに近い電圧）が入力されたときは、トランジスタＭＮ１のゲート・ソース間電圧Ｖｇｓがしきい値電圧よりも小さくなるので、そのトランジスタＭＮ１はオフする。このため、信号入力端子３の“Ｈ”レベルの電圧がそのままインバータＩＮＶ１に入力する。信号入力端子３に“Ｌ”レベルの電圧（ＶＳＳに近い電圧）が入力されたときは、トランジスタＭＮ１の出力インピーダンス（オン抵抗）を前段回路のドライバの出力インピーダンスよりもあらかじめ大きく設定しておくことにより、信号入力端子３に入力した“Ｌ”レベルの電圧が優先され、インバータＩＮＶ１には“Ｌ”レベルの電圧がそのまま入力する。信号入力端子３がオープン又はハイインピーダンスとなったときは、トランジスタＭＮ１がオンしているため、インバータＩＮＶ１の入力電圧は“Ｈ”レベルにプルアップされる。信号入力端子３に高電位電源端子１の電圧ＶＤＤを超える電圧が入力したときは、トランジスタＭＮ１には、ソースとバックゲートとの間に寄生する逆方向の寄生ダイオードＤｐ１によってほとんど電流が流れず、高電位電源端子１の電圧ＶＤＤに大きな影響は与えない。なお、このとき、インバータＩＮＶ１にはその高い電圧が入力する。以上により、図１の信号入力回路は、プルアップ機能を有しながら、高電位電源端子１の電圧ＶＤＤ以上の電圧が信号入力端子３に入力しても、異常電流が流れることなく正常に機能できる。
【００１７】
＜第２の実施例＞
図２に本発明の第２の実施例の信号入力回路を示す。本実施例は、図１の信号入力回路におけるプルアップ用のエンハンスメント型ＮＭＯＳトランジスタＭＮ１を、デプレッション型ＮＭＯＳトランジスタＭＮ２に置き換えたものである。なお、トランジスタＭＮ２の寄生ダイオードの表示は省略した。
【００１８】
図１の信号入力回路のように、エンハンスメント型のトランジスタＭＮ１をプルアップ用のトランジスタとして使用するときは、信号入力端子３がオープン又はハイインピーダンスのときに、インバータＩＮＶ１の入力電圧が、高電位電源端子１の電圧ＶＤＤからトランジスタＭＮ１のゲート・ソース間電圧Ｖｇｓ分だけ減少するために、そのインバータＩＮＶ１の入力電圧は高電位電源端子１の電圧ＶＤＤまでは上がらない。ただし、電圧ＶＤＤが比較的高い場合には、インバータＩＮＶ１の入力電圧がインバータＩＮＶ１のしきい値電圧よりも高い電圧になる程度に”Ｈ”レベルとなり、プルアップ機能を果たせる。しかし、電圧ＶＤＤが低くなってくると、電圧Ｖｇｓ分の低下でインバータＩＮＶ１の入力電圧がそのインバータＩＮＶ１のしきい値電圧付近となり、インバータＩＮＶ１の動作が安定しない可能性がある。
【００１９】
これに対して、プルアップ用トランジスタを、しきい値電圧が０Ｖあるいはそれよりも低いデプレッション型ＮＭＯＳトランジスタＭＮ２に置き換えれば、信号入力端子３がオープンあるいはハイインピーダンスであっても、インバータＩＮＶ１の入力電圧を電圧ＶＤＤ付近にまで上げることができるので、電圧ＶＤＤが比較的低電圧でもプルアップ機能を確実に実現できるようになる。信号入力端子３のその他の状態では、動作としては図１の信号入力回路と同じである。
【００２０】
＜第３の実施例＞
図３に本発明の第３の実施例の信号入力回路を示す。本実施例は、図１の信号入力回路に、ドレイン・ソース間の寄生バイポーラポーラＮＰＮトランジスタを利用したＧＧ（Gate Grounded）ＮＭＯＳトランジスタＭＮ３と抵抗Ｒ１で構成されたＥＳＤ保護回路４を付加した例である。なお、トランジスタＭＮ１の寄生ダイオードＤｐ１の表示は省略した。動作としては図１の信号入力回路と同じである。
【００２１】
＜第４の実施例＞
図４に本発明の第４の実施例の信号入力回路を示す。本実施例は、図１の信号入力回路に、ダイオードＤ１と抵抗Ｒ１からなるＥＳＤ保護回路５を付加した例である。なお、トランジスタＭＮ１の寄生ダイオードＤｐ１の表示は省略した。動作としては図１の信号入力回路と同じである。
【００２２】
＜第５の実施例＞
図５に本発明の第５の実施例の信号入力回路を示す。本実施例は、図２の信号入力回路において、プルアップ用のトランジスタとして機能するデプレッション型のトランジスタＭＮ２のソースとドレインに、ソースとドレインを共通接続した別のデプレッション型ＮＭＯＳトランジスタＭＮ４を接続し、そのトランジスタＭＮ４のゲートに、信号入力端子３に入力する電圧をインバータＩＮＶ１，ＩＮＶ２を経由して入力させるように構成した実施例である。なお、トランジスタＭＮ２，ＭＮ４の寄生ダイオードの表示は省略した。
【００２３】
信号入力端子３に入力される電圧が“Ｈ”レベルあるいは電圧ＶＤＤより大きいときは、トランジスタＭＮ４のゲート電圧はＶＤＤとなり、プルアップ機能が強化されるが、プルアップされる電圧は入力された電圧と同じであり、また、入力電圧が電圧ＶＤＤより大きい場合でも、図１の信号入力回路と同じ動作となる。信号入力端子３に入力される電圧が“Ｌ”レベルのときはトランジスタＭＮ４はゲート電圧が“Ｌ”レベル（＝ＶＳＳ）になるためオフ状態になる。本実施例では、信号を出力している前段回路のドライバの能力が小さくて済み、負担を低減できる。
【００２４】
＜第６の実施例＞
図６に本発明の第６の実施例の信号入力回路を示す。本実施例は、図２の信号入力回路において、ＧＧＮＭＯＳトランジスタＭＮ３と抵抗Ｒ１からなるＥＳＤ保護回路４を付加し、インバータＩＮＶ１をヒステリシスインバータＩＮＶ４に置き換えた例である。なお、トランジスタＭＮ２の寄生ダイオードの表示は省略した。
【００２５】
この図６の信号入力回路では、信号入力端子３に入力する信号電圧がヒステリシスインバータＩＮＶ４のしきい値電圧近くでふらつくとき、そのインバータＩＮＶ４の出力が不安定になることを防止できる。他の動作は、図２の信号入力回路と同じである。
【符号の説明】
【００２６】
１：高電位電源端子、２：低電位電源端子、３：信号入力端子、４，５：ＥＳＤ保護回路、６：入力トレラント回路、７：高電位電源端子、８：前段回路のドライバ
ＭＮ１：エンハンスメント型ＮＭＯＳトランジスタ
ＭＮ２，ＭＮ４：デプレッショント型ＮＭＯＳトランジスタ
ＭＮ３：ＧＧＮＭＯＳトランジスタ
ＭＰ１，ＭＰ２：エンハンスメント型ＰＭＯＳトランジスタ
Ｄ１〜Ｄ３：ダイオード
Ｄｐ１，Ｄｐ２：寄生ダイオード
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３：インバータ
ＩＮＶ４：ヒステリシスインバータ
【図１】
0005567455.tif 000002
【図２】
0005567455.tif 000003
【図３】
0005567455.tif 000004
【図４】
0005567455.tif 000005
【図５】
0005567455.tif 000006
【図６】
0005567455.tif 000007
【図７】
0005567455.tif 000008
【図８】
0005567455.tif 000009
【図９】
0005567455.tif 000010
【図１０】
0005567455.tif 000011
【図１１】
0005567455.tif 000012