(57)【特許請求の範囲】
【請求項１】
受動素子と、基板とを含む受動素子内蔵基板であって、
前記受動素子は、キャパシタ素子、インダクタ素子、抵抗素子、信号伝送素子又は光導波素子の少なくとも一種を含んでおり、
前記キャパシタ素子、前記インダクタ素子、前記抵抗素子、前記信号伝送素子又は前記光導波素子は、前記基板の厚み方向に設けられた溝状又は孔状の要素形成領域内に充填された機能要素を含んでおり、
前記機能要素は、Si微粒子と、有機Si化合物とを反応させて得られたSi-O結合領域を含む、
受動素子内蔵基板。
【請求項２】
請求項１に記載された受動素子内蔵基板であって、
前記機能要素は、機能性微粒子を含んでおり、
前記機能性微粒子は、強誘電体微粒子、絶縁体微粒子、磁性体微粒子、または、光導波体微粒子から選択されたものであり、
前記Si−O結合領域は、前記機能性微粒子の周りを埋める、
受動素子内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ素子、インダクタ素子、抵抗素子、信号伝送素子、または、光導波素子等の受動素子を内蔵した基板に関する。
【背景技術】
【０００２】
電子部品実装の技術分野等では、これまでのSMT(Surface Mount Technology)中心の実装から、三次元実装へ向けた開発へ急速にシフトしている。特に、小型化・高速化・低消費電力化の要求がより一層高まる中、複数のLSIからなるシステムを1つのパッケージに収めるSiP(System in Package)と、三次元実装を組み合わせた三次元SiP技術の進展が著しい。SiPは、低消費電力、開発期間の短縮、低コスト化などの面でも優位性を持つ技術である。SiPと、高密度実装を可能とする三次元実装とを組み合わせることにより、高度なシステムの集積化が実現される。
【０００３】
上述した三次元実装を支える要素技術として、TSV（Through Silicon Via）技術が知られている。TSV技術を使えば、大量の機能を小さな占有面積の中に詰め込めるようになるし、また、素子同士の重要な電気経路が劇的に短く出来るために、処理の高速化が導かれる。
【０００４】
ところが、TSV（Through Silicon Via）技術の採用等によって、処理が高速化されると、例えば、半導体チップ内部で発生するスイッチングノイズが集積回路を誤動作させることがある。その対策としては、例えば、電源バスラインと接地バスラインとの間にキャパシタ、インダクタ、抵抗等の受動素子を配置し、ノイズをフィルタリングすることが有効である。このような場合、完成した受動部品を、多層配線基板の内外に外付けで実装することが行なわれている。
【０００５】
しかし、キャパシタを外付け部品として配線基板上に配置すると、キャパシタと半導体チップの間の接続距離が長くなって、配線インダクタンスが大きくなってしまうから、TSV技術を採用した利点が損なわれてしまう。
【０００６】
これらの問題に対応するために、特許文献１は、シリコン基板の一方の面に形成された第１の薄膜多層配線層上にパターン電極を形成するとともに、このパターン電極に厚膜受動素子膜形成し、更に、これらを被覆するように第２の薄膜多層配線層を形成した受動素子内蔵配線基板を開示している。第１の薄膜多層配線層または前記第２の薄膜多層配線層は、薄膜受動素子膜を内蔵している。
【０００７】
しかし、特許文献１の場合、シリコン基板上に、第１の薄膜多層配線層、厚膜パターン電極、厚膜受動素子膜、第２の薄膜多層配線層及び、薄膜受動素子膜を形成することになるので、受動素子内蔵基板の全体が厚くならざるを得ない。
【０００８】
また、受動素子が、基板に対して面拡がりの状態で配置されるため、受動素子の高密度配置が困難である。このため、高密度配置を目的とするTSV技術に対する適応性が低くなってしまう。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−２２０９４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の課題は、受動素子を高密度で配置した薄型の受動素子内蔵基板を提供することである。
【課題を解決するための手段】
【００１１】
上述した課題を達成するため、本発明に係る受動素子内蔵基板は、受動素子と、基板とを含む。前記受動素子は、前記基板の厚み方向に設けられた溝状又は孔状の要素形成領域に充填された機能要素を含む。
【００１２】
本発明において、機能要素とは、受動素子としての機能を果たすために必要な基本的要素を表す概念として用いる。本発明において、受動素子には、キャパシタ素子、抵抗素子、インダクタ素子、信号伝送素子、または、光導波素子等が含まれる。また、その機能要素には、導体、強誘電体、抵抗体、電気絶縁体、磁性体、または、光導波体等が含まれる。導体は、受動素子がキャパシタ素子の場合は、キャパシタ電極を構成する機能要素となり、インダクタ素子や信号伝送素子の場合は、電気信号伝送素子を構成する機能要素となる。抵抗体は、抵抗素子の機能要素となる。強誘電体層は、受動素子がキャパシタ素子の場合、電極間容量層を構成する機能要素となる。絶縁体は、基板がSi基板等の半導体基板又は導電性基板である場合に、基板から他の機能要素を電気絶縁する機能要素となる。磁性体は、インダクタ素子の磁気効率改善等のための機能要素となる。光導波体は、基板に光導波素子を形成するための機能要素となる。
【００１３】
本発明においては、受動素子を構成する機能要素前記基板の厚み方向に設けられた溝状又は孔状の要素形成領域に充填されているから、受動素子を内蔵させたとしても、基板の厚みが増大することがない。即ち、薄型の受動素子内蔵基板を実現することができる。
【００１４】
しかも、機能要素は、前記基板の厚み方向に設けられた溝状又は孔状の要素形成領域に充填されているから、基板に対し、その厚みを利用して、受動素子を形成してゆくことになる。このため、受動素子が、基板に対して面拡がりの状態で配置される従来技術と異なって、受動素子を高度密度で配置することが可能になる。よって、高密度配置を前提とするTSV技術に対しても十分に適応することできる。
【００１５】
前記基板は、有機基板、無機基板の何れであってもよい。また、基板は、絶縁基板であってもよいし、導電性を有する基板、例えば、Si基板等の半導体基板であってもよい。基板が、導電性を有する場合、機能要素を構成する導体又は抵抗体等は、機能要素を構成する電気絶縁層によって、前記基板から電気絶縁される。この場合、電気絶縁層は、絶縁性微粒子と、前記絶縁性微粒子の周りを埋めるSi−O結合領域とを有するものによって構成することができる。
【００１６】
受動素子がキャパシタ素子を含んでいる場合、キャパシタ素子の機能要素を構成する強誘電体層は、強誘電体微粒子と、強誘電体微粒子の周りを埋めるSi−O結合領域とを有する構造とすることができる。
【００１７】
受動素子が、インダクタ素子又は信号伝送素子の少なくとも一種を含んでいる場合、前記インダクタ素子又は信号伝送素子は、機能要素を構成する前記導体が、高融点金属成分及び低融点金属成分を含有することができる。インダクタ素子は、直線状、ジグザグ状、蛇行状、らせん状、または、渦巻き状等、任意のパターンを採ることができる。また、機能要素に磁性体を採用して、磁気効率を高めることもできる。更に、受動素子が光導波素子の場合には、基板の厚み方向に光ファイバを形成することになる。本発明に係る受動素子内蔵基板は、受動素子を内蔵するだけに留まるものではなく、能動素子を含んでいてもよい。
【発明の効果】
【００１８】
以上述べたように、本発明によれば、受動素子を、高密度で配置した薄型の受動素子内蔵基板を提供することができる。したがって、本発明は、薄型及び高密度配置の要求の強いTSV技術に対する適応性の高い受動素子内蔵基板を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明に係る受動素子内蔵基板の一部を示す断面図である。
【図２】図１の２−２線断面図である。
【図３】図１及び図２に示した受動素子内蔵基板を、その中に含まれる受動素子の回路図として示す図である。
【図４】図１〜図３に示した受動素子内蔵基板を構成する電気絶縁層又は導体の微視的構造を示す図である。
【図５】本発明に係る受動素子内蔵基板の別の実施形態を示す図である。
【図６】図５の６−６線断面図である。
【図７】本発明に係る受動素子内蔵基板の別の実施形態を示す図である。
【図８】図７の８−８線断面図である。
【図９】図７及び図８に示した受動素子内蔵基板を、その中に含まれる受動素子の回路図として示す図である。
【図１０】本発明に係る受動素子内蔵基板の更に別の実施形態を示す図である。
【図１１】本発明に係る受動素子内蔵基板の更に別の実施形態を示す図である。
【図１２】図１１の１２−１２線断面図である。
【図１３】本発明に係る受動素子内蔵基板の更に別の実施形態を示す図である。
【図１４】図１３の１４−１４線断面図である。
【図１５】図１３及び図１４に示した受動素子内蔵基板を、その中に含まれる受動素子の回路図として示す図である。
【図１６】本発明に係る受動素子内蔵基板の更に別の実施形態を示す図である。
【図１７】図１６の１７−１７線断面図である。
【図１８】本発明に係る受動素子内蔵基板の更に別の実施形態を示す図である。
【図１９】本発明に係る受動素子内蔵基板の更に別の実施形態における正面断面図である。
【図２０】図１９に示した受動素子内蔵基板の平面図である。
【図２１】本発明に係る受動素子内蔵基板の更に別の実施形態を示す図である。
【図２２】図２１に示した受動素子内蔵基板に含まれる受動素子の電気的等価回路図である。
【図２３】本発明に係る受動素子内蔵基板の更に別の実施形態を示す図である。
【図２４】本発明に係る受動素子内蔵基板の更に別の実施形態を示す図である。
【図２５】本発明に係る受動素子内蔵基板の更に別の実施形態を示す図である。
【図２６】本発明に係る受動素子内蔵基板の更に別の実施形態を示す図である。
【図２７】本発明に係る受動素子内蔵基板の更に別の実施形態を示す図である。
【図２８】本発明に係る受動素子内蔵基板の更に別の実施形態を示す図である。
【図２９】図２８に示した受動素子内蔵基板の平面図である。
【図３０】本発明に係る受動素子内蔵基板の更に別の実施形態を示す図である。
【図３１】図３０の３１−３１線断面図である。
【図３２】本発明に係る受動素子内蔵基板の更に別の実施形態を示す図である。
【図３３】図３２に示した受動素子内蔵基板の平面図である。
【図３４】本発明に係る受動素子内蔵基板の製造方法を示す図である。
【図３５】本発明に係る受動素子内蔵基板の製造方法について、別の例を示す図である。
【発明を実施するための形態】
【００２０】
図１〜図３を参照すると、本発明に係る受動素子内蔵基板は、基板１と、受動素子３、５、７とを含んでいる。基板１は、厚みＴ１を有する平板状の形態を有している。基板１は、絶縁体、誘電体、磁性体、半導体、導体又はそれらの組合せになる複合体の何れであってもよいし、また、有機基板、無機基板又はそれらの組合せであってもよい。この例では、基板１は、無機絶縁体で構成されているものとして説明する。
【００２１】
受動素子３、５、７は、典型的には、キャパシタ素子、インダクタ素子もしくは抵抗素子又はそれらの組合せである。その他、信号伝送線や光導波素子等であってもよい。これらの受動素子の機能要素には、その種類に応じて、導体、抵抗体、誘電体、絶縁体、磁性体又は光導波体の少なくとも一種が含まれる。図示は省略するが、以下に示す全ての実施の形態において、基板１に半導体回路等の能動素子が形成されていてもよい。
【００２２】
図１〜図３において、受動素子３はキャパシタ素子であり、受動素子５はインダクタ素子であり、受動素子７は抵抗素子である。受動素子３、５、７として選択されるべき種類、個数、断面形状又はパタ−ン等は、任意に設定し得る。また、受動素子３、５、７は、互いに独立しているが、要求される回路構成に応じて、互いに接続されることもある。受動素子３、５、７の相互接続は、基板１の内部で実行してもよいし、基板１の外部で実行してもよい。
【００２３】
キャパシタ素子３は、機能要素として、第１キャパシタ電極３１、強誘電体層３３及び第２キャパシタ電極３２を含んでいる。第１キャパシタ電極３１は、基板１の厚み方向に設けられた溝状又は孔状の第１要素形成領域１０１を埋めており、強誘電体層３３は第１キャパシタ電極３１に設けられた溝状又は孔状の第２要素形成領域１０２を埋めており、第２キャパシタ電極３２は、強誘電体層３３に設けられた溝状又は孔状の第３要素形成領域１０３を埋めている。
【００２４】
第１キャパシタ電極３１は、平面視（図２）したとき、細長い４角形状をしており、その内部の強誘電体層３３、及び、第２キャパシタ電極３２も、細長い４角形状をしている。第１キャパシタ電極３１の底部側（図１において下側）は、基板１の下面に露出していて、その上に第１端子電極３４が設けられている。第１キャパシタ電極３１の上端部（図１において）は、基板１の上面から距離を置いて、基板１の内部に留まっている。第２キャパシタ電極３２は、底面（図１において下側）及び側面全面が、強誘電体層３３を介して、第１キャパシタ電極３１と対向しており、基板１の上面に現れている上端面に第２端子電極３５が設けられている。
【００２５】
以上の構造により、図３に示すように、第１キャパシタ電極３１、第２キャパシタ電極３２、及び、強誘電体層３３によるキャパシタンスを、第１端子電極３４及び第２端子電極３５から取り出すキャパシタ素子が得られる。
【００２６】
キャパシタ素子３の機能要素を構成する強誘電体層３３は、図４にイメージ的に示すように、強誘電体微粒子３３１と、強誘電体微粒子３３１の周りを埋めるSi−O結合領域３３２とを有する構造とすることができる。また、第１キャパシタ電極３１及び第２キャパシタ電極３２は、高融点金属成分及び低融点金属成分を含有することができる。この場合、図４に示した技術思想を適用し、高融点金属成分３３１を骨材とし、その周りを低融点金属成分３３２が埋める構造を実現することができる。
【００２７】
次に、インダクタ素子５は、機能要素として、基板１の厚み方向に沿って設けられた第１要素形成領域１０１の内部に充填された導体５１を有する。導体５１の両端は、基板１の厚み方向の両面に露出しており、露出した両端に端子電極５２、５３が接合されている。これにより、図３に示すように、導体５１によるインダクタンスを、端子電極５２、５３から取り出すインダクタ素子が得られる。なお、インダクタ素子は、信号伝送素子としても捉えることができる。
【００２８】
インダクタ素子５（又は信号伝送素子）は、機能要素を構成する導体５１を、高融点金属成分及び低融点金属成分を含有するものによって構成することができる。また、導体５１は、直線状、ジグザグ状、蛇行状、らせん状、または、渦巻き状等、任意のパターンを採ることができる。また、機能要素に磁性体を採用して、磁気効率を高めることもできる。
【００２９】
更に、抵抗素子７は、機能要素として、基板１の厚み方向に沿って設けられた第１要素形成領域１０１の内部に充填された抵抗体７１を有する。抵抗体７１の両端は、基板１の厚み方向の両面に露出しており、露出した両端に端子電極７２、７３が接合されている。これにより、図３に示すように、抵抗体７１による電気抵抗値を、端子電極７２、７３から取り出す抵抗素子７が得られる。抵抗体７１は、周知の抵抗材料によって構成することができる。抵抗体７１は、直線状、ジグザグ状、蛇行状、らせん状、または、渦巻き状等、任意のパターンを採ることができる。
【００３０】
上述したように、キャパシタ素子３を構成する機能要素たる第１キャパシタ電極３１、強誘電体層３３及び第２キャパシタ電極３２が、前記基板１の内部に、その厚み方向に沿って埋設されている。また、インダクタ素子５も、機能要素たる導体が、基板１の厚み方向に沿って設けられた要素形成領域内に充填されている。更に、抵抗素子７も、機能要素たる抵抗体７１が、基板１の厚み方向に沿って設けられた第１要素形成領域１０１の内部に充填されている。このため、キャパシタ素子３、インダクタ素子５及び抵抗素子７の内蔵によって、基板１の厚みが増大することがない。即ち、薄型の受動素子内蔵基板１を実現することができる。
【００３１】
しかも、キャパシタ素子３の機能要素たる第１キャパシタ電極３１、強誘電体層３３及び第２キャパシタ電極３２、インダクタ素子５の機能要素たる導体５２、更には、抵抗素子７の機能要素たる抵抗体７１が、基板１の厚み方向に沿って設けられた第１要素形成領域１０１の内部に充填されているから、基板１に対し、その厚みを利用して、受動素子３、５、７を形成してゆくことになる。このため、受動素子３、５、７が、基板１に対して面拡がりの状態で配置される従来技術と異なって、受動素子３、５、７を高度密度で配置することが可能になる。よって、高密度配置を前提とするTSV技術に対しても十分に適応することできる。
【００３２】
キャパシタ素子３、インダクタ素子５及び抵抗素子７のそれぞれには、その周りを、リング状に包囲する電磁シールド層３７、５７、７７を設けることができる。言及は省略するが、以下に示す実施の形態でも、同様の電磁シールド層を設けることができる。
【００３３】
次に、図５及び図６を参照すると、基板１が、Si基板等で代表される半導体基板等、導電性材料で構成された場合の具体的な構造が開示されている。図５及び図６において、図１〜図３に現れた構成部分と同一の構成部分については、同一の参照符号を付し、重複説明を省略することがある。この実施の形態では、基板１が、導電性材料で構成されていることから、キャパシタ素子３の機能要素たる第１キャパシタ電極３１、強誘電体層３３、及び、第２キャパシタ電極３２を基板１から電気絶縁すべく、第１キャパシタ電極３１の外側をリング状に被覆する電気絶縁層３６が配置されている。この電気絶縁層は、導電性を有する基板１に設けられた第１要素形成領域１０１の内部に、電気絶縁材料を充填することによって形成されている。
【００３４】
インダクタ素子５についても、機能要素たる導体を基板１から電気絶縁すべく、導体の外側をリング状に被覆する電気絶縁層５６が配置されている。抵抗素子７についても、機能要素たる抵抗体７１を基板１から電気絶縁すべく、抵抗体７１の外側をリング状に被覆する電気絶縁層７６が配置されている。
【００３５】
上述した電気絶縁層３６、５６、７６は、導電性を有する基板１に設けられた第１要素形成領域１０１の内部に、電気絶縁材料を充填することによって形成されている。電気絶縁層３６、５６、７６を形成するための有力な手段の一つは、絶縁性微粒子と、絶縁性微粒子の周りを埋めるSi−O結合領域とを有する流動性機能材料を、第１要素形成領域１０１の内部に充填し、硬化させることである。
【００３６】
更に、図７〜図３３に受動素子の一例を示す。ただし、図示された形態は、単なる例示であって、それに限定されるものではない。また、受動素子は、要求される回路構成に応じて、同一の基板に同一種類が複数配置され、直列又は並列に接続されることもあるし、同一の基板に異なる種類のものが配置され、互いに独立した関係を保ち、または、直列もしくは並列に接続されることがある。受動素子の相互接続は、基板内部で実行してもよいし、基板外部で実行してもよい。
【００３７】
＜キャパシタ素子＞
図７〜図９に図示された受動素子内蔵基板は、複数のキャパシタ素子３０１〜３０６を有しており、複数のキャパシタ素子３０１〜３０６のそれぞれにおいて、機能要素たる第１キャパシタ電極３１が、基板１の厚み方向に設けられた溝状又は孔状の第１要素形成領域１０１を埋めている。第１キャパシタ電極３１は、図１〜図５に示したものと異なって、複数のキャパシタ素子３０１〜３０６に共通に使用し得るほどの平面的拡がりを有している。この大きな平面積を有する第１キャパシタ電極３１に対し、微小間隔をおいて、溝状又は孔状の複数の第２要素形成領域１０２を設け、第２要素形成領域１０２のそれぞれに対して、強誘電体層３３１〜３３６を充填してある。そして、このようにして形成された強誘電体層３３１〜３３６のそれぞれに、第３要素形成領域１０３を設け、この第３要素形成領域１０３内に第２キャパシタ電極３２１〜３２６を充填してある。
【００３８】
第１キャパシタ電極３１の底部側（図において下側）は、基板１の下面に露出していて、その上に第１端子電極３４が設けられている。第１キャパシタ電極３１の上端部（図において）は、基板１の上面から距離を置いて、基板１の内部に留まっている。第２キャパシタ電極３２１〜３２６は、底面（図において下側）及び側面全面が、強誘電体層３３を介して、第１キャパシタ電極３１と対向しており、基板１の上面に現れている上端面のそれぞれに第２端子電極３５１〜３５６が設けられている。
【００３９】
以上の構造により、図９に示すように、第１キャパシタ電極３１を共通電極とし、強誘電体層３３によるキャパシタンスを、第２端子電極３５１〜３５６から個別的に取り出すキャパシタ素子が得られる。
【００４０】
キャパシタ素子３０１〜３０６の機能要素を構成する強誘電体層３３１〜３３６は、強誘電体微粒子と、強誘電体微粒子の周りを埋めるSi−O結合領域とを有する構造とすることができる（図４参照）。また、第１キャパシタ電極３１及び第２キャパシタ電極３２は、高融点金属成分及び低融点金属成分を含有することができる。第１キャパシタ電極３１は、金属部材によって構成してもよい。
【００４１】
次に、図１０は、第１端子電極３４のみならず、第２端子電極３５をも、第２キャパシタ電極３２１〜３２６に対する共通電極とし、第１端子電極３４及び第２端子電極３５の間に、並列キャパシタ回路を構成した例を示している。
【００４２】
更に、図１１及び図１２は、基板１の厚み方向に、第１要素形成領域１０１を設け、この第１要素形成領域１０１の内部に強誘電体層３３を充填する。そして、この強誘電体層３３の厚み方向に、間隔をおいて、２つの第２要素形成領域１０２を設け、第２要素形成領域１０２のそれぞれの内部に第１キャパシタ電極３１及び第２キャパシタ電極３２を充填した例を示している。
【００４３】
図７〜図１２に図示された実施の形態でも、キャパシタ素子３０１〜３０６の機能要素たる第１キャパシタ電極３１、強誘電体層３３１〜３３６及び第２キャパシタ電極３２１〜３２６が基板１の内部に、その厚み方向に沿って埋設されている。このため、キャパシタ素子内蔵よって、基板１の厚みが増大することがない。即ち、薄型の受動素子内蔵基板１を実現することができる。
【００４４】
しかも、キャパシタ素子３の機能要素たる第１キャパシタ電極３１、強誘電体層３３１〜３３６及び第２キャパシタ電極３２１〜３２６が、基板１の厚み方向に沿って設けられた第１要素形成領域１０１の内部に充填されているから、基板１に対し、その厚みを利用して、キャパシタ素子を形成してゆくことになる。このため、キャパシタ素子が、基板１に対して面拡がりの状態で配置される従来技術と異なって、キャパシタ素子を高度密度で配置することが可能になる。よって、高密度配置を前提とするTSV技術に対しても十分に適応することできる。
【００４５】
＜インダクタ素子＞
図１３〜図２３は、インダクタ素子内蔵基板の例を示している。まず、図１３〜図１５に示す実施の形態では、Si基板等の導電性を有する基板１に対して、複数のインダクタ素子５０１〜５０６を、微小間隔をおいて配置した例を示している。インダクタ素子５０１〜５０６のそれぞれは、基板１の厚み方向に、貫通する溝又は孔でなる第１要素形成領域１０１を、間隔をおいて設け、この第１要素形成領域１０１内に電気絶縁層５６を充填し、更に電気絶縁層に設けた第２要素形成領域１０２の内部に、導体５１１〜５１６を充填した構造となっている。基板１の両面には電気絶縁層５４１、５４２が形成されており、導体５１１〜５１６の両端面は、電気絶縁層５４１、５４２の表面に露出し、電気絶縁層５４１、５４２の表面で、第１端子電極５２１〜５２６及び第２端子電極５３１〜５３６に接続されている。したがって、第１端子電極５２１〜５２６及び第２端子電極５３１〜５３６の間で、導体５１１〜５１６によるインダクタンスが得られることになる。
【００４６】
次に、図１６〜図１８に示す実施の形態では、基板１の表面から、厚み方向に、ある深さで窪む螺旋状の第１要素形成領域１０１を設け、この第１要素形成領域１０１の内部に、機能要素たる導体５１を充填した構造となっている。導体５１の内端は、螺旋の中央部において、基板１の表面から裏面に貫通し、裏面に設けられた第１端子電極５２に接続されている。導体５１の外端は、基板１の表面に設けられた第２端子電極５３に接続されている。基板１が導電性を有する場合は、導体５１、第１端子電極５２及び第２端子電極５３は、電気絶縁層によって、基板１から電気絶縁することは、既に述べたとおりである。導体５１は、図１８に示すように、角ばった渦巻き状であってもよい。
【００４７】
図１３〜図１８に図示されたインダクタ素子５を有する場合も、インダクタ素子５の機能要素たる導体５１、５１１〜５１６が、基板１の内部に、その厚み方向に沿って埋設されている。このため、インダクタ素子を内蔵させても、基板１の厚みが増大することがない。即ち、薄型のインダクタ素子内蔵基板１を実現することができる。
【００４８】
しかも、インダクタ素子５の機能要素たる導体５１、５１１〜５１６が、基板１の厚み方向に沿って設けられた第１要素形成領域１０１の内部に充填されているから、基板１に対し、その厚みを利用して、機能要素たる導体５１、５１１〜５１６を形成してゆくことになる。このため、機能要素たる導体５１、５１１〜５１６が、基板１に対して面拡がりの状態で配置される従来技術と異なって、高度密度で配置されることになる。よって、高密度配置を前提とするTSV技術に対しても十分に適応することできる。
【００４９】
更に、図１９及び図２０を参照すると、コイル状の導体５１を有するインダクタ素子５を内蔵した基板１が図示されている。基板１には、その厚み方向に貫通する孔状の第１要素形成領域１０１が、微小間隔をおいて２列備えられている。第１微小空間１０１の内部には、基板１を厚み方向に貫通する導体５１がそれぞれ充填されている。そして、基板１の両面に設けた連結導体５２１〜５２６、及び、５３２〜５３６によって、列間の導体５１の端部を順次に接続することにより、コイル状導体を構成し、端子電極５３１、５３７によって終端してある。このコイル状導体の形態によれば、高いインダクタンス値が得られることは自明である。
【００５０】
図２１及び図２２は、基板１の厚み方向に設けたリング状の第１要素形成領域１０１の内部に磁性体１１０を充填し、この磁性体１１０に対して、図１９及び図２０に図示した構造を持つ２つのコイル状導体５０１、５０２を組み合わせた例を示している。２つのコイル状導体５０１、５０２は、磁性体１１０の周りを周回している。このようなインダクタ素子５は、一般には変圧器、チョークコイル等である。磁性体１１０は、限定するものではないが、磁性微粒子と、磁性微粒子の周りを埋めるSi−O結合領域とを有する構造とすることができる。
【００５１】
図２１及び図２２に示した受動素子内蔵基板によれば、磁気効率の極めて高いインダクタ素子５を有する基板が実現される他、そのようなインダクタ素子５を内蔵させても、基板１の厚みが増大することがないし、機能要素たる導体５１が、基板１に対して面拡がりの状態で配置される従来技術と異なって、高度密度で配置されることになる。よって、高密度配置を前提とするTSV技術に対しても十分に適応することできる。
【００５２】
＜抵抗素子＞
図２３〜図２７は、抵抗素子内蔵基板の例を示している。まず、図２３は、３つの抵抗素子７０１〜７０３を内蔵する例を示している。第１抵抗素子７０１は、基板１の厚み方向に貫通して設けられた第１要素形成領域１０１に第１抵抗体７１１を充填し、その第１抵抗体７１１の両端に端子電極７２１、７３１を設けたものである。
【００５３】
第２抵抗素子７０２は、基板１の厚み方向に貫通して設けられた２つの第１要素形成領域１０１のそれぞれに第１抵抗体７１２及び第２抵抗体７１３を充填し、基板１の上面（図において）に現れる第１抵抗体７１２の上端及び第２抵抗体７１３の上端に、端子電極７３２、７３３をそれぞれ設けると共に、基板１の下面に現れる第１抵抗体７１２の下端及び第２抵抗体７１３の下端を、第１接続導体７２２によって接続してある。第１接続導体７２２は、外部と接続される端子電極としては用いない。
【００５４】
第３抵抗素子７０３は、基板１の厚み方向に貫通して設けられた３つの第１要素形成領域１０１のそれぞれに第１抵抗体７１４〜第３抵抗体７１６を充填し、基板１の上面（図において）に現れる第１抵抗体７１４の上端及び基板１の下面に現れる第３抵抗体７１６の下端に、それぞれ、端子電極７３４、７２４を設けると共に、基板１の下面に現れる第１抵抗体７１４の下端及び第２抵抗体７１５の下端を、第１接続導体７２３によって接続し、基板１の上面に現れる第２抵抗体７１５の上端及び第３抵抗体７１６の上端を、第２接続導体７３５によって接続してある。第１接続導体７２３及び第２接続導体７３５は、外部接続用の端子電極としては用いられない。
【００５５】
抵抗材料としては、種々知られており、その中から、要求される特性に応じて選択使用することができる。代表的な抵抗材料の例としては、Cu−Ni合金、Cu−Mn−Ni合金、Ni−Cr−Al合金等を挙げることができる。
【００５６】
次に、図２４に示す実施の形態では、第２抵抗素子７０２において、基板１の下面に現れる第１抵抗体７１２の下端及び第２抵抗体７１３の下端を、第１接続導体７２２によって接続するとともに、この第１接続導体７２２を外部接続用の端子電極として利用する。
【００５７】
また、第３抵抗素子７０３において、基板１の下面に現れる第１抵抗体７１４の下端及び第２抵抗体７１５の下端を、第１接続導体７２３によって接続し、この第１接続導体７２３を、外部接続用の端子電極として用いる。
【００５８】
また、基板１の上面に現れる第２抵抗体７１５の上端及び第３抵抗体７１６の上端を、第２接続導体７３５によって接続し、この第２接続導体７３５を、外部接続用の端子電極として用いるようになっている。
【００５９】
更に、図２５に示す実施の形態では、第１抵抗素子７０１、第２抵抗素子７０２及び第３抵抗素子７０３を有する。第１抵抗素子７０１は、基板１の厚み方向に設けられた第１要素形成領域１０１内に充填された第１抵抗体７１１を有する。第１抵抗体７１１は、U状であって、その中間部に設けられた第２要素形成領域１０２内に誘電体層１２１が充填されている。第２要素形成領域１０２は、底部に第１抵抗体７１１が残るように、盲孔として設けられている。そして、誘電体層１２１の両側において、基板１の上面（図において）に現れる第１抵抗体７１１の端面に端子電極７３１、７３２を設けてある。第２抵抗素子７０２及び第３抵抗素子７０３も、第１抵抗素子７０１と同様に、U状の形状、及び、構造を持ち、ただ、第２抵抗体７１２及び第３抵抗体７１３の経路長が第１抵抗体７１１と異なる。
【００６０】
次に、図２６に示す実施の形態では、図２５の実施の形態と同様に、第１抵抗素子７０１〜第３抵抗素子７０３が、基板１の厚み方向に設けられた第１要素形成領域１０１内に充填された第１抵抗体７１１〜第３抵抗体７１３を有する。第１抵抗体７１１〜第３抵抗体７１３には、その中間部を抉るような第２要素形成領域１０２が設けられており、この第２要素形成領域１０２内に誘電体層１２１〜１２３が充填されている。第２要素形成領域１０２は、底部に第１抵抗体７１１〜第３抵抗体７１３が残るように、盲孔として設けられている。そして、誘電体層の両側において、基板１の上面（図において）に現れる第１抵抗体７１１〜第３抵抗体７１３の端面のそれぞれに端子電極７３１〜７３６を設けてある。
【００６１】
更に、第１抵抗素子７０１〜第３抵抗素子７０３において、第１抵抗体７１１〜第３抵抗体７１３の底部のそれぞれを、基板１の下面に設けた端子電極７２１〜７２４に対して、直接に、または、基板１の厚み方向に設けた導体７４１〜７４３を介して接続してある。
【００６２】
図２７の実施の形態では、基板１の下面側に、抵抗体７５を設けると共に、この抵抗体７５に対して、基板１を厚み方向に貫通する複数の導体７１１〜７１６の下端を接続し、基板１の厚み方向の上面に露出する導体７１１〜７１６の上端に、端子電極７３１〜７３６を設けた構造となっている。導体７１１〜７１６のそれぞれは、予め定められた間隔をおいて配置されている。従った、端子電極７３１〜７３６からは抵抗体７５に対する導体７１１〜７１６の接続位置に応じて分割された抵抗値が取得されることになる。基板１の厚み方向に設けられた導体７１１〜７１６は、分割抵抗素子を構成するための機能要素となる。
【００６３】
＜信号伝送素子＞
インダクタ素子として例示したものも、信号伝送素子となり得ることは既に述べたとおりであるが、更に、同軸線等の信号伝送素子について説明する。図２８及び図２９には、そのような信号伝送素子が図示されている。これらの図を参照すると、基板１の厚み方向に設けた孔状の第１要素形成領域１０１の内部に第１導体５１１を充填するとともに、第１導体５１１に設けた第２要素形成領域１０２内に誘電体層５５を充填し、更に誘電体層５５の厚み方向に設けた第３要素形成領域１０３の内部に第２導体５１２を充填した構造となっている。第１導体５１１及び第２導体５１２は、間にリング状の誘電体層５５を挟んで、同軸状に配置される。第１導体５１１の両端には、端子電極５２１、５２２が備えられており、第２導体５１２の両端には、端子電極５３１、５３２が備えられている。これにより、第２導体５１２を中心導体とし、第１導体５１１をアース導体とする同軸線が構成される。
【００６４】
図３０及び図３１は、同軸線について、更に別の実施の形態を示し、第１基板１０１及び第２基板１０２を重ね合わせた構造と持つ。第１基板１０１及び第２基板１０２は、共に、誘電体でなり、その重ね合わせ面に、第１導体５１１、強誘電体層５５及び第２導体５１２を配置してある。第２導体５１２は中心導体を構成しており、その周りを強誘電体層５５で埋め、強誘電体層５５の周りを第１導体５１１で被覆した同軸線となっている。この同軸線には、間隔をおいて、複数のリード導体５８１〜５８３が接続されている。リード導体５８１〜５８３は、第１基板１０１の厚み方向に導かれていて、それぞれの外周が誘電体層５６１〜５６３によって被覆されている。リード導体５８１〜５８３の端部には、端子電極５３１〜５３３が設けられている。
【００６５】
第１導体５１１も、リード導体５７１によって、第１基板１０１の外部に導かれている。リード導体５７１の端部には、アース端子となる端子電極５２が設けられている。
【００６６】
更に、図３２及び図３３を参照すると、光導波素子示されている。この光導波素子は、光ファイバと同様に、高屈折率のコア５９１の周りを低屈折率のクラッド層５９２で被覆したもので、基板１の厚み方向に設けられている。クラッド層５９２は、基板１に設けられた第１要素形成領域１０１内に充填され、コア５９１はクラッド層５９２に設けられた第２要素形成領域１０２の内部に充填されている。
【００６７】
上述したように、信号伝送線においても、その機能要素たる導体５１１、５１２、誘電体層５５、コア５９１、クラッド層５９２の少なくとも一種は、基板１の内部に、その厚み方向に沿って埋設されている。このため、信号伝送素子を内蔵していても、基板１の厚みが増大することがない。即ち、薄型の信号伝送素子内蔵基板１を実現することができる。
【００６８】
しかも、信号伝送素子の機能要素たる導体５１１、５１２、誘電体層５５、コア５９１、クラッド層５９２が、基板１の厚み方向に沿って設けられた要素形成領域１０１、１０２又は１０３の内部に充填されているから、基板１に対し、その厚みを利用して、信号伝送素子を形成してゆくことになる。このため、信号伝送素子が、基板１に対して面拡がりの状態で配置される従来技術と異なって、信号伝送素子を高度密度で配置することが可能になる。よって、高密度配置を前提とするTSV技術に対しても十分に適応することできる。
【００６９】
＜製造方法＞
次に、本発明に係る受動素子内蔵基板の製造方法について、図３４及び図３５を参照して説明する。図３４は、図１〜図３に示した受動素子内蔵基板について、キャパシタ素子の部分を製造する方法を示している。まず、図３４（Ａ）に示すように、第１要素形成領域１０１を有する基板１を準備する。第１要素形成領域１０１は、縦孔、横孔、帯状に延びる溝、或いは、異なる部材間に生じる隙間等、様々な態様を採ることができる。
【００７０】
次に、図３４（Ｂ）、（Ｃ）に示すように、基板１の第１要素形成領域１０１の内部に第１導体３１を形成する。第１導体３１は、めっき成膜法によって形成してもよいが、第１要素形成領域１０１を鋳型として溶融金属を鋳込む溶融金属充填法、または、金属/合金微粉末を分散媒に分散させた分散系を鋳込む金属/合金分散系充填法で形成することが好ましい。大幅なコスト・ダウンが達成できるからである。溶融金属充填法や金属/合金分散系充填法を適用した場合は、基板１を、真空チャンバ内に配置して、真空引きを実行して減圧し、図３４（Ｂ）に示すように、導体形成用充填物３１０を第１要素形成領域１０１の内部に流し込んだ後、真空チャンバの内圧を増圧する差圧充填法を採用することができる。
【００７１】
この後、要素形成領域内の充填物に対して、プレス板等を用いて加圧し、加圧しながら冷却して、硬化させる。これにより、図３４（Ｃ）に示すような第１導体３１が得られる。溶融金属充填法や金属/合金分散系充填法を適用した場合、第１導体３１は、柱状結晶の生成が抑制され、ナノコンポジット結晶構造を持つようになる。上述したようなナノコンポジット結晶構造の作用効果により、柱状結晶の成長が抑制されており、等軸晶化が進んでいるので、第１導体３１の応力が小さくなる。
【００７２】
次に、図３４（Ｄ）に示すように、基板１を反転させて、基板１及び導体内にCVD法又はレーザ穿孔法等により、第２要素形成領域１０２を形成する。このとき、第２要素形成領域１０２は、導体を突き抜けないように、第１導体３１の内部で留める。
【００７３】
次に、図３４（Ｅ）に示すように、第２要素形成領域１０２の内部に、強誘電体ペーストを流し込み、強誘電体層３３０を形成する。強誘電体ペーストは、好ましくは、チタン酸バリウム等の強誘電体材料でなる強誘電体微粒子と、Si微粒子と、液状の有機Si化合物とを含む。有機Si化合物は、Si微粒子と反応したとき、強誘電体微粒子を骨材とし、その周りにSi−O結合を形成し、その周りを埋めるという役割を担う。
【００７４】
強誘電体微粒子及びSi微粒子は、好ましくは、ｎｍサイズ（１μｍ以下）の粒径を有する。強誘電体微粒子及びSi微粒子は、その外形形状は任意であり、球形に限定されるものではない。また、強誘電体微粒子及びSi微粒子は、その粒径が均一である必要はなく、上述したｎｍサイズの領域内で、異なる粒径のものを含むことができる。
【００７５】
有機Si化合物及びSi微粒子の反応は、好ましくは真空雰囲気中で、例えば、130℃〜150℃の温度範囲で加熱することによって進行させることができる。これによって、図３４（Ｅ）に示すように、強誘電体層３３０が形成される。加熱処理反応に伴って発生する有機物は、熱分解され、ガスとして排出される。強誘電体層３３０は、強誘電体微粒子の周りを、Si−O結合のネットワーク、具体的には、非晶質シリカ（SiO2）によって、完全に埋めた構造になる。
【００７６】
更に、熱処理工程は、要素形成領域を構成する孔または溝内の内容物を加圧しながら加熱し、その後、加圧しながら冷却する工程を含むことが好ましい。この工程により、有機物熱分解を更に推し進めるとともに、強誘電体層３３０を緻密化し、基板１に対する密着力を高めることができる。
【００７７】
しかも、有機Si化合物及びSi微粒子を互いに反応させて、強誘電体微粒子の周りを埋めるSi−O結合、具体的には、非晶質シリカ（SiO2）を形成することできる。即ち、Si微粒子の酸化物が形成されるから、体積が増加し、要素形成領域内に隙間、空洞、クラック等の欠陥がなく、第２要素形成領域１０２の側壁面に対する密着強度の高い高信頼度の強誘電体層３３０を形成し得る。ちなみに、SiO2は、Si微粒子と比較して、体積が３０〜３５％程度増加する。これは、Si微粒子の縮率に対応するので、収縮による空洞、隙間又はクラックの発生等を回避することができる。
【００７８】
本発明で用いられる有機Si化合物の代表例は、化学式、
CH3O−[SiｎOn−1(CH3)n(OCH3)n]−CH3
で表わされるアルキルアルコキシシランである。この場合の反応式は、次のようになる。
Si+ CH3O−[SiｎOn−1(CH3)n(OCH3)n]−CH3→SiO2+(C、H、O）↑ 
基板１が、Si基板である場合は、上述した反応がSi基板のSiとの間でも起こる。そのほか、オルガノポリシロキサン（官能性側鎖アルコキシシラン）を用いることもできる。具体的には、Si又はジシロキサンに、アルコキシ基（RO）がついたもの等がある。なお、Rは有機基である。
【００７９】
次に、図３４（Ｆ）に図示するように、強誘電体３３０に第３要素形成領域１０３を開けて、容量層となる強誘電体層３３を形成し、更に、図３４（Ｇ）に示すように、第３要素形成領域１０３の内部に第２導体３２を形成する。第２導体３２は、めっき成膜法によって形成してもよいが、第３要素形成領域１０３を鋳型として溶融金属を鋳込む溶融金属充填法、または、金属/合金微粉末を分散媒に分散させた分散系を鋳込む金属/合金分散系充填法で形成することが好ましい。大幅なコスト・ダウンが達成できるからである。溶融金属充填法や金属/合金分散系充填法を適用した場合は、基板１を、真空チャンバ内に配置して、真空引きを実行して減圧し、充填物を第２要素形成領域１０３の内部に流し込んだ後、真空チャンバの内圧を増圧する差圧充填法を採用することができる。
【００８０】
この後、第３要素形成領域１０３の内部に充填された充填物に対して、プレス板等を用いて加圧し、加圧しながら冷却して、硬化させる。これにより、柱状結晶の生成が抑制され、第２導体３３がナノコンポジット結晶構造を持つようになる。上述したようなナノコンポジット結晶構造の作用効果により、柱状結晶の成長が抑制されており、等軸晶化が進んでいるので、応力が小さくなる。
【００８１】
更に、図３４（Ｈ）に示すように、第１導体３１及び第２導体３２に端子電極３４、３５を付与する。
【００８２】
インダクタ素子、信号伝送素子、抵抗素子及び光導波素子も、上述したプロセスに準じて製造することができる。また、基板１が、Si基板等の半導体基板で構成される等、導電性を有する場合は、導電性基板に対して、第１要素形成領域１０１を形成した後、第１要素形成領域１０１の内部に絶縁ペーストを充填して絶縁層３６（図５、図６参照）を形成する。この絶縁層３６に第２要素形成領域１０２を形成した後、図３４に示すプロセスを実行する。
【００８３】
次に、図３５を参照し、図２１に示したインダクタ素子の製造方法を説明する。まず、図３５（Ａ）、（Ｂ）に示すように、第１要素形成領域１０１を有する基板１を準備する。第１要素形成領域１０１は、有底孔として形成する。
【００８４】
次に、図３５（Ｃ）に示すように、基板１に設けた第１要素形成領域１０１の内部に、導体５１を形成する。導体５１は、めっき成膜法によって形成してもよいが、第１要素形成領域１０１を鋳型として溶融金属を鋳込む溶融金属充填法、または、金属/合金微粉末を分散媒に分散させた分散系を鋳込む金属/合金分散系充填法で形成することが好ましい。大幅なコスト・ダウンが達成できるからである。溶融金属充填法や金属/合金分散系充填法を適用した場合は、基板１を、真空チャンバ内に配置して、真空引きを実行して減圧し、充填物を要素形成領域内に流し込んだ後、真空チャンバの内圧を増圧する差圧充填法を採用することができる。
【００８５】
この後、第１要素形成領域１０１の内部に流し込まれた充填物に対して、プレス板等を用いて加圧し、加圧しながら冷却して、硬化させる。これにより、柱状結晶の生成が抑制され、導体がナノコンポジット結晶構造を持つようになる。上述したようなナノコンポジット結晶構造の作用効果により、柱状結晶の成長が抑制されており、等軸晶化が進んでいるので、応力が小さくなる。
【００８６】
次に、図３５（Ｄ）に示すように、磁性ペーストを充填し、これを硬化させる。この絶縁性ペーストは、好ましくは、磁性微粒子と、Si微粒子と、液状の有機Si化合物とを含む。磁性微粒子は、磁性金属材料、磁性合金材料又はフェライト材料等によって構成される。有機Si化合物は、Si微粒子と反応したとき、絶縁性微粒子を骨材とし、その周りにSi−O結合を形成し、その周りを埋めるという役割を担う。
【００８７】
磁性微粒子及びSi微粒子は、好ましくは、ｎｍサイズ（１μｍ以下）の粒径を有する。磁性微粒子及びSi微粒子は、その外形形状は任意であり、球形に限定されるものではない。また、磁性微粒子及びSi微粒子は、その粒径が均一である必要はなく、上述したｎｍサイズの領域内で、異なる粒径のものを含むことができる。
【００８８】
有機Si化合物及びSi微粒子の反応は、好ましくは真空雰囲気中で、例えば、130℃〜150℃の温度範囲で加熱することによって進行させることができる。反応に伴って発生する有機物は、熱分解され、ガスとして排出される。絶縁部は、絶縁性微粒子の周りを、Si−O結合のネットワーク、具体的には、非晶質シリカ（SiO2）によって、完全に埋めた構造になる。
【００８９】
更に、熱処理工程は、要素形成領域を構成する孔または溝内の内容物を加圧しながら加熱し、その後、加圧しながら冷却する工程を含むことが好ましい。この工程により、有機物熱分解を更に推し進めるとともに、絶縁層を緻密化し、基板１に対する密着力を高めることができる。
【００９０】
しかも、有機Si化合物及びSi微粒子を互いに反応させて、磁性微粒子の周りを埋めるSi−O結合、具体的には、非晶質シリカ（SiO2）を形成することできる。即ち、Si微粒子の酸化物が形成されるから、体積が増加し、要素形成領域内に隙間、空洞、クラック等の欠陥がなく、要素形成領域の側壁面に対する密着強度の高い高信頼度の磁性体を形成し得る。ちなみに、SiO2は、Si微粒子と比較して、体積が３０〜３５％程度増加する。これは、Si微粒子の縮率に対応するので、収縮による空洞、隙間又はクラックの発生等を回避することができる。
【００９１】
この後、図３５（Ｅ）に示すように、基板１を反転させて、図３５（Ｆ）に示すように、研磨ΔXし、図３５（Ｇ）に示すように導体５１及び磁性体１１０を面だしする。
【００９２】
そして、図３５（Ｈ）に示すように、磁性体１１０の内外にある導体５１−５１間を、接続導体５２１〜５２６、５３１〜５３６で接続し、磁性体１１０の周りを周回する２つのコイル５０１、５０２を形成する。これにより、図２１に示したインダクタ素子（変圧器もしくはチョークコイル等）が得られる。
【００９３】
図２３〜図２７に図示した抵抗素子内蔵基板の製造方法も、上述した製造方法に準じる。この場合、抵抗体は、Cu−Ni合金、Cu−Mn−Ni合金、Ni−Cr−Al合金等でなる抵抗材料の微粉末を分散媒に分散させた分散系を用いた金属/合金分散系充填法で形成することができる。
【００９４】
図２８〜図３１に図示した信号伝送素子内蔵基板及び図３２から図３３に図示した光導波素子の製造方法も、図３４及び図３５に図示した製造方法に準じる。
【００９５】
＜その他＞
本発明に係る受動素子内蔵基板は、複数のLSIからなるシステムを1つのパッケージに収めるSiP(System in Package)と、三次元実装を組み合わせた三次元SiP技術の実現に適用することができる。具体的には、システムLSI、メモリLSI、イメ−ジセンサ又はMEMS等において、要求される受動素子を備えた基板、特にインターポーザ等への適用である。更に、アナログやデジタルの回路、DRAMのようなメモリ回路、CPUのようなロジック回路などを含んでいるシステムにも適用できる。アナログ高周波回路と、低周波で低消費電力の回路といった異種の回路を、別々のプロセスによって作り、それらを積層したものであってもよい。更には、センサーモジュル、光電気モジュール、メモリーセル、もしくは、それらの集積回路部品（ＩＣ）にも適用できる。
【００９６】
以上、好ましい実施例を参照して本発明を詳細に説明したが、本発明はこれらに限定されるものではなく、当業者であれば、その基本的技術思想および教示に基づき、種々の変形例を想到できることは自明である。
【符号の説明】
【００９７】
１            基板
１０１            第１要素形成領域
１０２            第２要素形成領域
１０３            第３要素形成領域
３            キャパシタ素子
５            インダクタ素子
７            抵抗素子
【要約】      （修正有）【課題】受動素子を高密度で配置した薄型の受動素子内蔵基板を提供すること。【解決手段】受動素子３、５、７と、基板１とを含む。受動素子３、５、７は、基板１の厚み方向に設けられた溝状又は孔状の要素形成領域１０１の内部に充填された機能要素３１、３２、３３、５１、７１を含む。【選択図】図１【図１】
0005401617.tif 000002
【図２】
0005401617.tif 000003
【図３】
0005401617.tif 000004
【図４】
0005401617.tif 000005
【図５】
0005401617.tif 000006
【図６】
0005401617.tif 000007
【図７】
0005401617.tif 000008
【図８】
0005401617.tif 000009
【図９】
0005401617.tif 000010
【図１０】
0005401617.tif 000011
【図１１】
0005401617.tif 000012
【図１２】
0005401617.tif 000013
【図１３】
0005401617.tif 000014
【図１４】
0005401617.tif 000015
【図１５】
0005401617.tif 000016
【図１６】
0005401617.tif 000017
【図１７】
0005401617.tif 000018
【図１８】
0005401617.tif 000019
【図１９】
0005401617.tif 000020
【図２０】
0005401617.tif 000021
【図２１】
0005401617.tif 000022
【図２２】
0005401617.tif 000023
【図２３】
0005401617.tif 000024
【図２４】
0005401617.tif 000025
【図２５】
0005401617.tif 000026
【図２６】
0005401617.tif 000027
【図２７】
0005401617.tif 000028
【図２８】
0005401617.tif 000029
【図２９】
0005401617.tif 000030
【図３０】
0005401617.tif 000031
【図３１】
0005401617.tif 000032
【図３２】
0005401617.tif 000033
【図３３】
0005401617.tif 000034
【図３４】
0005401617.tif 000035
【図３５】
0005401617.tif 000036