(57)【特許請求の範囲】
【請求項１】
半導体基板に第１層間膜を介して形成された第１抵抗素子層、および、前記第１抵抗素子層の下部又は上部に配設され且つ前記第１抵抗素子層の一端の電圧に基づく所定のバイアス電位でバイアスされる第１導電層、を有する第１抵抗素子と、
一端が前記第１抵抗素子層の他端に接続され、他端が基準電圧が印加される基準電圧端子に接続され、前記半導体基板に第２層間膜を介して形成された第２抵抗素子層、を有する第２抵抗素子と、
非反転入力端子、反転入力端子及び出力端子を有し、前記非反転入力端子が前記第１抵抗素子層の他端に接続され、前記反転入力端子が前記出力端子に接続されるオペアンプと、
を有し、
前記第２抵抗素子は前記第２抵抗素子層の下部又は上部に導電層を備えておらず、
前記所定のバイアス電位の電圧値は、前記第１抵抗素子と前記第２抵抗素子の抵抗値の比が１：１であるとき、前記第１抵抗素子層の一端の電位に対して１／２の倍率に設定されることを特徴とする非反転バッファ回路。
【請求項２】
半導体基板に第１層間膜を介して形成された第１抵抗素子層、および、前記第１抵抗素子層の下部又は上部に配設され且つ前記第１抵抗素子層の一端の電圧に基づく所定のバイアス電位でバイアスされる第１導電層、を有する第１抵抗素子と、
一端が前記第１抵抗素子層の他端に接続され、前記半導体基板に第２層間膜を介して形成された第２抵抗素子層を有する、第２抵抗素子と、
前記第２抵抗素子層の他端と基準電圧が印加される基準電圧端子との間に接続される第３抵抗素子と、
非反転入力端子、反転入力端子及び出力端子を有し、前記非反転入力端子が前記第２抵抗素子層の他端に接続され、前記反転入力端子が前記出力端子に接続されるオペアンプと、
を有し、
前記第２抵抗素子は前記第２抵抗素子層の下部又は上部に導電層を備えておらず、かつ前記第３抵抗素子は自身の抵抗素子層の下部又は上部に導電層を備えておらず、
前記第１抵抗素子と前記第２抵抗素子と前記第３抵抗素子の抵抗値の比が、
ａ：（１−ｘ−ａ）：ｘ（０＜ｘ≦ａ、０＜ａ＜１）
であり、
前記所定のバイアス電位の電圧値は、前記第１抵抗素子層の一端の電位に対して、
（１−ｘ）／（２ａ）倍
であることを特徴とする非反転バッファ回路。
【請求項３】
半導体基板に第１層間膜を介して形成された第１抵抗素子層、および、前記第１抵抗素子層の下部又は上部に配設され且つ前記第１抵抗素子層の一端の電圧に基づく所定のバイアス電位でバイアスされる第１導電層、を有する第１抵抗素子と、
一端が前記第１抵抗素子層の他端に接続され、前記半導体基板に第２層間膜を介して形成された第２抵抗素子層、および、前記第２抵抗素子層の下部又は上部に配設され且つ前記バイアス電位でバイアスされる第２導電層、を有する第２抵抗素子と、
前記第２抵抗素子層の他端と基準電圧が印加される基準電圧端子との間に接続される第３抵抗素子と、
非反転入力端子、反転入力端子及び出力端子を有し、前記非反転入力端子が前記第１抵抗素子層の他端に接続され、前記反転入力端子が前記出力端子に接続されるオペアンプと、
を有し、
前記第３抵抗素子は自身の抵抗素子層の下部又は上部に導電層を備えておらず、
前記第１抵抗素子と前記第２抵抗素子と前記第３抵抗素子の抵抗値の比が、
（１−ｘ）：（ｘ−１＋ａ）：（１−ａ）（ａ≦ｘ＜１、０＜ａ＜１）
であり、
前記所定のバイアス電位の電圧値は、前記第１抵抗素子層の一端の電位に対して、
ｘ／（２（１−ａ））倍
であることを特徴とする非反転バッファ回路。
【請求項４】
半導体基板に第１層間膜を介して形成された第１抵抗素子層、および、前記第１抵抗素子層の下部又は上部に配設され且つ前記第１抵抗素子層の一端の電圧に基づく所定のバイアス電位でバイアスされる第１導電層、を有する第１抵抗素子と、
一端が前記第１抵抗素子層の他端に接続され、前記半導体基板に第２層間膜を介して形成された第２抵抗素子層を有する第２抵抗素子と、
前記第２抵抗素子層の他端と基準電圧が印加される基準電圧端子との間に接続される第３抵抗素子と、
非反転入力端子、反転入力端子及び出力端子を有し、前記出力端子が前記第１抵抗素子層の一端に接続され、前記反転入力端子が前記第２抵抗素子層の他端に接続されるオペアンプと、
を有し、
前記第２抵抗素子は前記第２抵抗素子層の下部又は上部に導電層を備えておらず、かつ
前記第３抵抗素子は自身の抵抗素子層の下部又は上部に導電層を備えておらず、
前記第１抵抗素子と前記第２抵抗素子と前記第３抵抗素子の抵抗値の比が、
ａ：（１−ｘ−ａ）：ｘ（０＜ｘ≦ａ、０＜ａ＜１）
であり、
前記所定のバイアス電位の電圧値は前記第１抵抗素子層の一端の電位に対して、
（１−ｘ）／（２ａ）倍
であることを特徴とする非反転バッファ回路。
【請求項５】
半導体基板に第１層間膜を介して形成された第１抵抗素子層、および、前記第１抵抗素子層の下部又は上部に配設され且つ前記第１抵抗素子層の一端の電圧に基づく所定のバイアス電位でバイアスされる第１導電層、を有する第１抵抗素子と、
一端が前記第１抵抗素子層の他端に接続され、前記半導体基板に第２層間膜を介して形成された第２抵抗素子層、および、前記第２抵抗素子層の下部又は上部に配設され且つ前記バイアス電位でバイアスされる第２導電層、を有する第２抵抗素子と、
前記第２抵抗素子層の他端と基準電圧が印加される基準電圧端子との間に接続される第３抵抗素子と、
非反転入力端子、反転入力端子及び出力端子を有し、前記出力端子が前記第１抵抗素子層の一端に接続され、前記反転入力端子が前記第２抵抗素子層の一端に接続されるオペアンプと、
を有し、
前記第３抵抗素子は自身の抵抗素子層の下部又は上部に導電層を備えておらず、
前記第１抵抗素子と前記第２抵抗素子と前記第３抵抗素子の抵抗値の比が、
（１−ｘ）：（ｘ−１＋ａ）：（１−ａ）（ａ≦ｘ＜１、０＜ａ＜１）
であり、
前記所定のバイアス電位の電圧値は前記第１抵抗素子層の一端の電位に対して、
ｘ／（２（１−ａ））倍
であることを特徴とする非反転バッファ回路。
【請求項６】
前記第２抵抗素子および前記第３抵抗素子は複数の抵抗素子からなる可変抵抗素子であって、
前記第１抵抗素子と前記第２抵抗素子と前記第３抵抗素子の抵抗値の抵抗比を可変にするスイッチ群を有することを特徴とする請求項２又は請求項４に記載の非反転バッファ回路。
【請求項７】
前記第１抵抗素子および前記第２抵抗素子は複数の抵抗素子からなる可変抵抗素子であって、
前記第１抵抗素子と前記第２抵抗素子と前記第３抵抗素子の抵抗値の抵抗比を可変にするスイッチ群を有することを特徴とする請求項３又は請求項５に記載の非反転バッファ回路。
【請求項８】
前記所定のバイアス電位を出力する電圧制御回路を有することを特徴とする請求項１から請求項７のいずれか１項に記載の非反転バッファ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は非反転バッファ回路に関し、特に、周辺の電位によって、抵抗値が変化するのに起因した信号の歪を抑えた非反転バッファ回路に関する。
【背景技術】
【０００２】
半導体集積回路では、抵抗素子、コンデンサ、トランジスタ等の素子を組み合わせて所望の電子回路を構成する。
このため、各素子は、特性がなるべく変わらないことが望ましい。抵抗素子を例にすると、抵抗素子の抵抗値が変化してしまうことは、電子回路を構成する上で極めて好ましいことではない。
【０００３】
しかしながら、多くの抵抗素子が、ポリシリコンや拡散層を素材としており、その周辺（上面や下面）の半導体基板等の電位と、抵抗素子の電位との電位差で空乏層の広がり状態が変わり、導電領域の幅が変わるため、抵抗素子の抵抗値が変化する。
ここで、上面、および下面からの抵抗値の変化は本質的に同等であるため、以下では、下面からの変化のみを議論する。
【０００４】
図１４は抵抗素子を示す図である。
図１４において、抵抗素子の抵抗値と抵抗素子の下面の基板の電位の関係は、以下の式（１）によって示される。
なお、式（１）中、ＶＡ及びＶＢは、抵抗素子の両端にそれぞれ印加された電圧、Ｖ０は抵抗素子下部の基板電圧、Ｒ０は抵抗素子の抵抗値の変化がない場合の理想的な抵抗値、ｋは基板電圧依存性の一次係数である。
Ｒ＝Ｒ０｛１＋ｋ｛（ＶＡ＋ＶＢ）／２）−Ｖ０｝｝          ・・・    （１）
【０００５】
このような、周辺の半導体基板の電位によって、抵抗値が変化することを抑えるために、図１５、図１６に示すような特許文献１記載の半導体装置（抵抗素子）が提案されている。
この抵抗素子は、基板領域３２５Ａ、３２５Ｂ上で、直列に接続される抵抗素子Ｒ１、Ｒ２において、抵抗素子Ｒ１、Ｒ２の基板領域と、対応の抵抗素子Ｒ１、Ｒ２との間の平均電位が逆極性で、かつ大きさが等しくなるように、抵抗素子の端部と対応の基板領域とをバイアス配線３２７Ａ、３２７Ｂで接続する構成となっている。
【０００６】
図１７に示すように、入力信号Ｖｉｎを１／２に減衰させる非反転バッファ回路４００は、抵抗値の等しい４つの抵抗素子Ｒ１、Ｒ２、Ｒ３、Ｒ４と、オペアンプ４２０と、から成る。オペアンプ４２０の非反転入力端子は、非反転バッファ回路４００の入力端子Ｖｉｎであり、ノードＮ２は、オペアンプ４２０の非反転入力端子に接続され、ノードＮ３はＶｓｓに接地されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１０９２３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、図１５、図１６に示した特許文献１記載の半導体装置では、抵抗素子の基板電位を制御するＰウェル３２５Ａ及び３２５Ｂと高電位電圧が印加されるＮウェル３２９との間に、それぞれ逆方向の寄生ダイオードが存在する。これらの逆方向ダイオードは、Ｐウェル３２５Ａおよび３２５Ｂに印加される信号電圧に依存して、ＰＮ間の空乏層幅が変化するために、Ｐウェル３２５ＡとＮウェル３２９間及びＰウェル３２５ＢとＮウェル３２９間の接合容量は、入力信号の電圧に依存して変化する。
【０００９】
この入力電圧依存性を有する寄生容量が、高インピーダンスノードＮ２に付くことを原因として、図１７で示した非反転バッファ回路４００では、次式（２）で示した伝達関数が入力依存性を持ち、信号の歪を発生させる。なお、式（２）中のＣ（Ｖ）は、抵抗素子Ｒ２およびＲ３に、ノードＮ２にて接続された接合容量を示す。
【００１０】
【数１】
0005551731.tif 000002
【００１１】
そこで、本発明は、上記の課題に鑑み、寄生成分による信号の歪を発生させること無く、抵抗素子層の周辺の半導体基板や、抵抗素子層の上部を通過する電源線、信号線等の電位によって抵抗値が変化することに起因した信号の歪みを抑え、入力電圧に依存し難い非反転バッファ回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の請求項１にかかる非反転バッファ回路は、半導体基板に第１層間膜を介して形成された第１抵抗素子層、および、前記第１抵抗素子層の下部又は上部に配設され且つ前記第１抵抗素子層の一端の電圧に基づく所定のバイアス電位でバイアスされる第１導電層、を有する第１抵抗素子と、一端が前記第１抵抗素子層の他端に接続され、他端が基準電圧が印加される基準電圧端子に接続され、前記半導体基板に第２層間膜を介して形成された第２抵抗素子層、を有する第２抵抗素子と、非反転入力端子、反転入力端子及び出力端子を有し、前記非反転入力端子が前記第１抵抗素子層の他端に接続され、前記反転入力端子が前記出力端子に接続されるオペアンプと、を有し、前記第２抵抗素子は前記第２抵抗素子層の下部又は上部に導電層を備えておらず、前記所定のバイアス電位の電圧値は、前記第１抵抗素子と前記第２抵抗素子の抵抗値の比が１：１であるとき、前記第１抵抗素子層の一端の電位に対して１／２の倍率に設定されることを特徴としている。
【００１３】
本発明の請求項２にかかる非反転バッファ回路は、半導体基板に第１層間膜を介して形成された第１抵抗素子層、および、前記第１抵抗素子層の下部又は上部に配設され且つ前記第１抵抗素子層の一端の電圧に基づく所定のバイアス電位でバイアスされる第１導電層、を有する第１抵抗素子と、一端が前記第１抵抗素子層の他端に接続され、前記半導体基板に第２層間膜を介して形成された第２抵抗素子層を有する、第２抵抗素子と、前記第２抵抗素子層の他端と基準電圧が印加される基準電圧端子との間に接続される第３抵抗素子と、非反転入力端子、反転入力端子及び出力端子を有し、前記非反転入力端子が前記第２抵抗素子層の他端に接続され、前記反転入力端子が前記出力端子に接続されるオペアンプと、を有し、前記第２抵抗素子は前記第２抵抗素子層の下部又は上部に導電層を備えておらず、かつ前記第３抵抗素子は自身の抵抗素子層の下部又は上部に導電層を備えておらず、前記第１抵抗素子と前記第２抵抗素子と前記第３抵抗素子の抵抗値の比が、ａ：（１−ｘ−ａ）：ｘ（０＜ｘ≦ａ、０＜ａ＜１）であり、前記所定のバイアス電位の電圧値は、前記第１抵抗素子層の一端の電位に対して、（１−ｘ）／（２ａ）倍であることを特徴としている。
【００１４】
本発明の請求項３にかかる非反転バッファ回路は、半導体基板に第１層間膜を介して形成された第１抵抗素子層、および、前記第１抵抗素子層の下部又は上部に配設され且つ前記第１抵抗素子層の一端の電圧に基づく所定のバイアス電位でバイアスされる第１導電層、を有する第１抵抗素子と、一端が前記第１抵抗素子層の他端に接続され、前記半導体基板に第２層間膜を介して形成された第２抵抗素子層、および、前記第２抵抗素子層の下部又は上部に配設され且つ前記バイアス電位でバイアスされる第２導電層、を有する第２抵抗素子と、前記第２抵抗素子層の他端と基準電圧が印加される基準電圧端子との間に接続される第３抵抗素子と、非反転入力端子、反転入力端子及び出力端子を有し、前記非反転入力端子が前記第１抵抗素子層の他端に接続され、前記反転入力端子が前記出力端子に接続されるオペアンプと、を有し、前記第３抵抗素子は自身の抵抗素子層の下部又は上部に導電層を備えておらず、前記第１抵抗素子と前記第２抵抗素子と前記第３抵抗素子の抵抗値の比が、（１−ｘ）：（ｘ−１＋ａ）：（１−ａ）（ａ≦ｘ＜１、０＜ａ＜１）であり、前記所定のバイアス電位の電圧値は、前記第１抵抗素子層の一端の電位に対して、ｘ／（２（１−ａ））倍であることを特徴としている。
【００１５】
本発明の請求項４にかかる非反転バッファ回路は、半導体基板に第１層間膜を介して形成された第１抵抗素子層、および、前記第１抵抗素子層の下部又は上部に配設され且つ前記第１抵抗素子層の一端の電圧に基づく所定のバイアス電位でバイアスされる第１導電層、を有する第１抵抗素子と、一端が前記第１抵抗素子層の他端に接続され、前記半導体基板に第２層間膜を介して形成された第２抵抗素子層を有する第２抵抗素子と、前記第２抵抗素子層の他端と基準電圧が印加される基準電圧端子との間に接続される第３抵抗素子と、非反転入力端子、反転入力端子及び出力端子を有し、前記出力端子が前記第１抵抗素子層の一端に接続され、前記反転入力端子が前記第２抵抗素子層の他端に接続されるオペアンプと、を有し、前記第２抵抗素子は前記第２抵抗素子層の下部又は上部に導電層を備えておらず、かつ前記第３抵抗素子は自身の抵抗素子層の下部又は上部に導電層を備えておらず、前記第１抵抗素子と前記第２抵抗素子と前記第３抵抗素子の抵抗値の比が、ａ：（１−ｘ−ａ）：ｘ（０＜ｘ≦ａ、０＜ａ＜１）であり、前記所定のバイアス電位の電圧値は前記第１抵抗素子層の一端の電位に対して、（１−ｘ）／（２ａ）倍であることを特徴としている。
【００１６】
本発明の請求項５にかかる非反転バッファ回路は、半導体基板に第１層間膜を介して形成された第１抵抗素子層、および、前記第１抵抗素子層の下部又は上部に配設され且つ前記第１抵抗素子層の一端の電圧に基づく所定のバイアス電位でバイアスされる第１導電層、を有する第１抵抗素子と、一端が前記第１抵抗素子層の他端に接続され、前記半導体基板に第２層間膜を介して形成された第２抵抗素子層、および、前記第２抵抗素子層の下部又は上部に配設され且つ前記バイアス電位でバイアスされる第２導電層、を有する第２抵抗素子と、前記第２抵抗素子層の他端と基準電圧が印加される基準電圧端子との間に接続される第３抵抗素子と、非反転入力端子、反転入力端子及び出力端子を有し、前記出力端子が前記第１抵抗素子層の一端に接続され、前記反転入力端子が前記第２抵抗素子層の一端に接続されるオペアンプと、を有し、前記第３抵抗素子は自身の抵抗素子層の下部又は上部に導電層を備えておらず、前記第１抵抗素子と前記第２抵抗素子と前記第３抵抗素子の抵抗値の比が、（１−ｘ）：（ｘ−１＋ａ）：（１−ａ）（ａ≦ｘ＜１、０＜ａ＜１）であり、前記所定のバイアス電位の電圧値は前記第１抵抗素子層の一端の電位に対して、ｘ／（２（１−ａ））倍であることを特徴としている。
【００１７】
また、請求項６にかかる非反転バッファ回路は、前記第２抵抗素子および前記第３抵抗素子は複数の抵抗素子からなる可変抵抗素子であって、前記第１抵抗素子と前記第２抵抗素子と前記第３抵抗素子の抵抗値の抵抗比を可変にするスイッチ群を有することを特徴としている。
また、請求項７にかかる非反転バッファ回路は、前記第１抵抗素子および前記第２抵抗素子は複数の抵抗素子からなる可変抵抗素子であって、前記第１抵抗素子と前記第２抵抗素子と前記第３抵抗素子の抵抗値の抵抗比を可変にするスイッチ群を有することを特徴としている。
さらに、請求項８にかかる非反転バッファ回路は、前記所定のバイアス電位を出力する電圧制御回路を有することを特徴としている。
【発明の効果】
【００１８】
本発明によれば、入力電圧に依存し難い非反転バッファ回路を提供できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態における非反転バッファ回路の一例を示す回路図である。
【図２】本発明の第１実施形態における非反転バッファ回路の抵抗素子群の上面図である。
【図３】非反転バッファ回路の抵抗素子群の断面図である。
【図４】電圧制御回路の一例を示す回路図である。
【図５】本発明の第２実施形態における非反転バッファ回路の一例を示す回路図である。
【図６】本発明の第３実施形態における非反転バッファ回路の一例を示す回路図である。
【図７】第２実施形態における非反転バッファ回路の抵抗素子群および電圧制御回路を用いた非反転バッファ回路のその他の例を示す回路図である。
【図８】第３実施形態における非反転バッファ回路の抵抗素子群および電圧制御回路を用いた非反転バッファ回路のその他の例を示す回路図である。
【図９】本発明の第４実施形態における非反転バッファ回路の一例を示す回路図である。
【図１０】本発明の第５実施形態における非反転バッファ回路の一例を示す回路図である。
【図１１】第４実施形態における非反転バッファ回路の抵抗素子群および電圧制御回路を用いた非反転バッファ回路のその他の例を示す回路図である。
【図１２】第５実施形態における非反転バッファ回路の抵抗素子群および電圧制御回路を用いた非反転バッファ回路のその他の例を示す回路図である。
【図１３】本発明の第６実施形態における非反転バッファ回路の一例を示す回路図である。
【図１４】従来の抵抗素子を示す図である。
【図１５】抵抗素子の抵抗値と抵抗素子下面の基板電位の関係を示す図である。
【図１６】図１５に示す抵抗素子の断面構造を概略的に示す図である。
【図１７】図１５に示す抵抗素子の非反転バッファ回路への適用例を示す図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態を、図面を参照して説明する。
なお、以下の説明において参照する各図では、他の図と同等部分は同一符号によって示されている。
（第１実施形態）
図１は本発明の第１実施形態に係る非反転バッファ回路１０の回路図である。図２は本発明の第１実施形態に係る非反転バッファ回路１０中の抵抗素子群２０の上面図である。図３は非反転バッファ回路１０の抵抗素子群２０の断面図である。また、図４は、図１に示す第１実施形態に係る非反転バッファ回路１０中の電圧制御回路４０の一例を示す回路図である。
【００２１】
以下、図１〜図４を用いて、非反転バッファ回路１０の説明をする。
図１に示す非反転バッファ回路１０は、直列に接続された抵抗値の等しい２つの抵抗素子Ｒ１１およびＲ１２からなる抵抗素子群２０とオペアンプ３０とバイアス電圧制御用の電圧制御回路４０とを含んで構成される。
なお、図１中のＶｉｎは、非反転バッファ回路１０の入力端子、Ｖｏｕｔは非反転バッファ回路１０の出力端子である。
【００２２】
直列に接続された抵抗素子Ｒ１１およびＲ１２の抵抗素子Ｒ１１側の端部は、入力端子Ｖｉｎに接続され、抵抗素子Ｒ１２側の端部はＶｓｓに接地されている。
ノードＮ１１は、抵抗素子Ｒ１１の一端と入力端子Ｖｉｎとの接続点である。ノードＮ１２は、抵抗素子Ｒ１１の他端と抵抗素子Ｒ１２の一端との接続点である。ノードＮ１３は、抵抗素子Ｒ１２の他端と接地電圧Ｖｓｓとの接続点である。
【００２３】
オペアンプ３０の非反転入力端子にはノードＮ１２が接続され、反転入力端子には出力端子Ｖｏｕｔが接続されている。
すなわち、本回路（非反転バッファ回路１０）は、抵抗素子Ｒ１１およびＲ１２の抵抗値が等しいため、コモン電圧がＶｓｓであり、且つ入力信号を１／２に減衰させる非反転バッファ回路として動作する。
【００２４】
図２、図３に示すように、抵抗素子Ｒ１１の一端には、ノードＮ１１の電圧Ｖ（Ｎ１１）が印加される。また、抵抗素子Ｒ１１を構成する抵抗素子層４１の下部にはＰ型の導電層６２が設けられ、この導電層６２には、バイアス電圧として電圧制御回路４０の出力電圧であるノードＮ１４の電圧Ｖ（Ｎ１４）が印加される。これにより、抵抗素子Ｒ１１の下部の基板電圧はノードＮ１４の電圧Ｖ（Ｎ１４）に設定される。
【００２５】
抵抗素子Ｒ１２を構成する抵抗素子層４２の下部はＰ基板５３であって、Ｐ基板５３はＶｓｓに接地されている。
抵抗素子Ｒ１１およびＲ１２は、ポリシリコン抵抗で構成される。なお、抵抗素子Ｒ１１およびＲ１２は、拡散抵抗で構成することも可能であるが、その場合の断面構成は、図２、図３に示すものとは異なってくる。
【００２６】
抵抗素子群２０は、図２、図３に示すように、抵抗素子Ｒ１１およびＲ１２に、それぞれ対応するポリシリコンによる抵抗素子層４１および４２と、ＳｉＯ２等の層間絶縁膜５１、５２と、Ｐ＋と呼ばれる不純物濃度の濃いＰ型の拡散層６１と、Ｎ−ウェルとよばれる不純物濃度の薄いＮ型の拡散層６３により、Ｐ基板５３から分離されたＰ−ウェルと呼ばれる導電層６２とが設けられている。
【００２７】
図２、図３に示すように、抵抗素子Ｒ１１は、抵抗素子層４１の下部に層間絶縁膜５１を挟み、Ｐ−ウェルの拡散層である導電層６２を有する。前述のように、Ｐ−ウェルの拡散層（導電層６２）の電位はＰ型の拡散層６１にノードＮ１４の電圧Ｖ（Ｎ１４）が印加されることにより、ノードＮ１４の電位となる。
また、抵抗素子Ｒ１２は、抵抗素子層４２の下部に層間絶縁膜５２を挟み、Ｖｓｓに接地されたＰ型基板５３を有する。なお、Ｐ基板５３はＰＮダイオードがオンしない範囲の固定電位が供給されていればよい。
【００２８】
電圧制御回路４０は、図４に示すように、ノードＮ１１の電圧をＶｓｓ基準で１／２に分圧する回路であって、例えば、抵抗素子Ｒ５０１およびＲ５０２と、入力端子ＩＮおよび出力端子ＯＵＴとを備える。抵抗素子Ｒ５０１の一端は電圧制御回路４０の入力端子ＩＮに接続され、他端は電圧制御回路４０の出力端子ＯＵＴに接続される。また、抵抗素子Ｒ５０２の一端は出力端子ＯＵＴに接続され他端にはコモン電圧、すなわちＶｓｓが印加される。
【００２９】
図１に示すように、入力端子ＩＮはノードＮ１１に接続され、出力端子ＯＵＴは、ノードＮ１４に接続される。
ここで、抵抗素子Ｒ１１およびＲ１２の抵抗値の比は、「１：１」である。
したがって、電圧制御回路４０は、ノードＮ１１の電圧をＶｓｓ基準で１／２に分圧した電圧をノードＮ１４の電圧として、抵抗素子Ｒ１１の下部の導電層６２にバイアス電圧として印加する。
【００３０】
なお、図１の回路では、ノードＮ１２における電圧と、電圧制御回路４０の出力端子ＯＵＴに接続されたノードＮ１４の電圧とは等しいが、このノードＮ１２とノードＮ１４とを直接接続しない。なぜならば、前述のように、高インピーダンスノードにあたるノードＮ１２には、寄生の逆方向ダイオードが生じるためである。ただし、例えばバッファ回路を挿入し、ノードＮ１２に寄生の逆方向ダイオードが生じないように構成すれば、このノードＮ１２とノードＮ１４とを接続することも可能である。
【００３１】
次に、非反転バッファ回路１０に信号が印加された時、寄生の容量性負荷の影響を受けることなく、Ｖｏｕｔにおいて、基板電圧依存性が相殺され、信号に歪が生成しないことを以下に説明する。
ノードＮ１１、Ｎ１２、Ｎ１３、Ｎ１４の電圧を、それぞれＶ（Ｎ１１）、Ｖ（Ｎ１２）、Ｖ（Ｎ１３）、Ｖ（Ｎ１４）とすると、下記関係が成立する。
Ｖ（Ｎ１１）＝Ｖｉｎ
Ｖ（Ｎ１３）＝Ｖｓｓ＝０
【００３２】
そして、抵抗値の基板電圧依存性による微小な変化を無視すれば、下記関係が成立する。
Ｖ（Ｎ１２）＝Ｖ（Ｎ１４）＝０．５Ｖｉｎ
このとき、抵抗素子Ｒ１１およびＲ１２の抵抗値は、理想的な抵抗値をＲとすると、抵抗素子Ｒ１１下部の導電層６２には、電圧制御回路４０の出力電圧すなわちノードＮ１４の電圧Ｖ（Ｎ１４）が印加され、抵抗素子Ｒ１２の下部のＰ基板５３には、Ｖｓｓが印加されるので、次式（３）および（４）で表すことができる。
【００３３】
【数２】
0005551731.tif 000003
【００３４】
なお、抵抗値の基板電圧依存性による微小な変化による各ノードの微小な電圧変化は、式（３）および（４）において、微小量ｋに対する高次の項を無視することと等価であり、通常問題とならない。
次に、この抵抗値Ｒ（１１）、Ｒ（１２）を用いて、非反転バッファ回路１０の伝達関数を求めると次式（５）のようになる。
【００３５】
【数３】
0005551731.tif 000004
【００３６】
すなわち、本実施形態に係る非反転バッファ回路１０は、入力される電圧Ｖｉｎによって、出力電圧Ｖｏｕｔにおける伝達関数は変化せず、信号を歪ませない。高インピーダンスノードにあたるノードＮ１２には、寄生の逆方向ダイオードは付かないため、これによる信号の歪も発生しない。
さらに、基板電位をＰ基板電位以外の値に制御する箇所が本実施の形態では、１個と減少するため、Ｐウェル分離に伴うレイアウト面積増大分が抑制される。また、オペアンプ入力差動対に、Ｎウェルからなる拡散層６３を介した、ＶＤＤからの容量が付かないことは、電源からのノイズ経路を削減するため、出力のノイズを抑制することができる。
【００３７】
（第２実施形態）
図５は、本発明の第２実施形態による非反転バッファ回路７０の回路図である。図５に示す非反転バッファ回路７０は、３つの抵抗素子Ｒ１１、Ｒ１２およびＲ１３からなる抵抗素子群８０と、電圧制御回路９０と、上記第１の実施形態におけるオペアンプと同一機能構成を有するオペアンプ３０とからなる。
【００３８】
抵抗素子Ｒ１１〜Ｒ１３の抵抗値の比は、「（１／２）：（１／２）−ｘ：ｘ」である。ただし、ｘの範囲は、「０＜ｘ≦（１／２）」とする。
この第２の実施形態では、抵抗素子Ｒ１３は、例えば図３において、抵抗素子Ｒ１２に対応する抵抗素子層４２と同じ層間絶縁膜５２上に設けた抵抗素子層からなる。
図５に示すように、非反転バッファ回路７０は、ノードＮ１１に、入力端子Ｖｉｎと抵抗素子Ｒ１１の一端が接続される。抵抗素子Ｒ１１を構成する抵抗素子層は、抵抗素子Ｒ１１の下部の基板電圧として、ノードＮ１５の電圧Ｖ（Ｎ１５）に設定される。つまり、図３において、抵抗素子Ｒ１１の下部に形成された導電層６２にノードＮ１５の電圧Ｖ（Ｎ１５）が印加される。また、抵抗素子Ｒ１２およびＲ１３の下部はＰ基板５３であり、Ｐ基板５３は例えばＶｓｓに接地されている。なお、Ｐ基板５３はＰＮダイオードがオンしない範囲の固定電位が供給されていればよい。
【００３９】
また、入力端子Ｖｉｎは非反転バッファ回路７０の入力端子であり、出力端子Ｖｏｕｔは非反転バッファ回路７０の出力端子である。
抵抗素子Ｒ１１〜Ｒ１３は、直列に接続されている。そして、抵抗素子Ｒ１１の一端と入力端子Ｖｉｎとの接続点がノードＮ１１であり、ノードＮ１２は、抵抗素子Ｒ１１の他端と、抵抗素子Ｒ１２の一端との接続点である。ノードＮ１３は、抵抗素子Ｒ１２の他端と抵抗素子Ｒ１３の一端との接続点である。ノードＮ１３は、オペアンプ３０の非反転入力端子に接続されている。ノードＮ１４は、抵抗素子Ｒ１３の他端とコモン電圧Ｖｃｏｍとの接続点である。ノードＮ１５は、電圧制御回路９０の出力端子ＯＵＴに接続されている。なお、ｘ＝１／２のとき、Ｒ１２は省略され、抵抗素子Ｒ１１の両端がノードＮ１１とノードＮ１３に接続される。
【００４０】
オペアンプ３０の反転入力端子には、出力端子Ｖｏｕｔが接続されている。
電圧制御回路９０は、上記第１実施形態と同様に、直列に接続された２つの抵抗素子を有し同等の機能構成を有するが、第２実施形態における電圧制御回路９０は、ノードＮ１１の電圧Ｖ（Ｎ１１）をＶｃｏｍ基準で（１−ｘ）倍に分圧する。つまり、Ｖｉｎへの入力電圧が（１−ｘ）倍に分圧されて抵抗素子Ｒ１１の基板電圧として印加される。
【００４１】
次に、減衰率ｘ（０＜ｘ≦１／２）の非反転バッファ回路７０に信号が印加されたとき、寄生の容量性負荷の影響を受けることなく、任意のコモン電圧Ｖｃｏｍ、及び任意の基板依存性がキャンセルされ、信号に歪が生成しないことを以下に説明する。
ノードＮ１１、Ｎ１２、Ｎ１３、Ｎ１４、Ｎ１５の電圧を、それぞれＶ（Ｎ１１）、Ｖ（Ｎ１２）、Ｖ（Ｎ１３）、Ｖ（Ｎ１４）、Ｖ（Ｎ１５）とすると、下記関係が成立する。
Ｖ（Ｎ１１）＝Ｖｉｎ＋Ｖｃｏｍ
Ｖ（Ｎ１４）＝Ｖｃｏｍ
【００４２】
そして、抵抗値の基板電圧依存性による微小な変化を無視すれば、下記関係が成立する。
Ｖ（Ｎ１２）＝（１／２）Ｖｉｎ＋Ｖｃｏｍ
Ｖ（Ｎ１３）＝ｘＶｉｎ＋Ｖｃｏｍ
Ｖ（Ｎ１５）＝（１−ｘ）Ｖｉｎ＋Ｖｃｏｍ
すなわち、第２実施形態における非反転バッファ回路７０は、抵抗素子Ｒ１１〜Ｒ１３の抵抗値の比が、「（１／２）：（１／２）−ｘ：ｘ」であるため、コモン電圧がＶｃｏｍの入力信号をｘ（０＜ｘ≦１／２）に減衰させる回路となる。
【００４３】
抵抗素子Ｒ１１、Ｒ１２、Ｒ１３の抵抗値は、理想的な抵抗値をＲとすると、抵抗素子Ｒ１の下部基板（導電層６２）には、電圧制御回路９０の出力電圧すなわちノードＮ１５の電圧Ｖ（Ｎ１５）が印加され、抵抗素子Ｒ１２、Ｒ１３の下部基板はＶｓｓであり抵抗素子Ｒ１３はコモン電圧Ｖｃｏｍに接続されているため、次式（６）〜（８）で表すことができる。ただし、ｘ（０＜ｘ≦１／２）を減衰率とする。
【００４４】
【数４】
0005551731.tif 000005
【００４５】
なお、抵抗値の基板電圧依存性による微小な変化による各ノードの微小な電圧変化は、上記式（６）〜（８）式において、微小量ｋに対する高次の項を無視することと等価であり、通常問題とならない。
続いて、この抵抗値を用いて非反転バッファ回路７０の伝達関数を微小量ｋに対して一次の範囲で求めると次式（９）のようになる。
【００４６】
【数５】
0005551731.tif 000006
【００４７】
すなわち、本実施形態に係る非反転バッファ回路７０は、減衰率ｘ（０＜ｘ≦１／２）のとき、入力される電圧Ｖｉｎによって、出力電圧Ｖｏｕｔにおける伝達関数は変化せず、信号を歪ませない。また、高インピーダンスノードにあたるノードＮ１３には、寄生の逆方向ダイオードは付かないため、これによる信号の歪も発生しない。
また、この場合も、基板電位をＰ基板電位以外の値に制御する箇所が本実施の形態では、１個と減少するため、Ｐ−ウェル分離に伴うレイアウト面積部が抑制される。また、オペアンプ入力差動対に、Ｐ−ウェルからなる導電層６２を介した、ＶＤＤからの容量が付かないことは、電源からのノイズ経路を削減するため、出力のノイズを抑制することができる。
【００４８】
（第３実施形態）
図６は、本発明の第３実施形態による非反転バッファ回路１００の回路図である。図６に示す非反転バッファ回路１００は、３つの抵抗素子Ｒ１１、Ｒ１２、およびＲ１３からなる抵抗素子群１１０と、電圧制御回路１２０と、上記第１の実施形態におけるオペアンプと同一の機能構成を有するオペアンプ３０とからなり、抵抗素子Ｒ１１が入力抵抗素子として動作する。
【００４９】
抵抗素子Ｒ１１〜Ｒ１３の抵抗値の比は、「（１−ｘ）：（ｘ−（１／２））：（１／２）」である。ただし、ｘの範囲は「（１／２）≦ｘ＜１」とする。
図６に示すように、非反転バッファ回路１００は、ノードＮ１１に、入力端子Ｖｉｎが接続されるとともに、抵抗素子Ｒ１１の一端が接続される。Ｖｉｎは、非反転バッファ回路１００の入力端子であり、Ｖｏｕｔは、非反転バッファ回路１００の出力端子である。
【００５０】
この第３実施形態では、抵抗素子Ｒ１１を構成する抵抗素子層および抵抗素子Ｒ１２を構成する抵抗素子層の下部の基板電圧として、ノードＮ１５の電圧Ｖ（Ｎ１５）が印加される。また、抵抗素子Ｒ１３の下部はＰ基板５３であり、Ｐ基板５３はＶｓｓに接地されている。なお、Ｐ基板５３はＰＮダイオードがオンしない範囲の固定電位が供給されていればよい。
【００５１】
前記抵抗素子Ｒ１２は、例えば、図３に示すように、Ｐ−ウェルからなる導電層６２に、層間絶縁膜５１を介して設けた抵抗素子Ｒ１１に対応する抵抗素子層４１を設けた場合と同様に、抵抗素子Ｒ１１に対応する抵抗素子層４１とともに、導電層６２に、層間絶縁膜５１を介して設けた抵抗素子層からなる。或いは、Ｎ−ウェルの拡散層６３に別途、Ｐ型の導電層を形成し、この導電層上に層間絶縁膜を介して抵抗素子層を設け、これを抵抗素子Ｒ１３としてもよい。
【００５２】
抵抗素子Ｒ１１〜Ｒ１３は、直列に接続されている。そして、抵抗素子Ｒ１１の一端と入力端子Ｖｉｎとの接続点がノードＮ１１である。ノードＮ１２は、抵抗素子Ｒ１１の他端と、抵抗素子Ｒ１２の一端との接続点である。ノードＮ１２は、オペアンプ３０の非反転入力端子に接続されている。ノードＮ１３は、抵抗素子Ｒ１２の他端と抵抗素子Ｒ１３の一端との接続点である。ノードＮ１４は、抵抗素子Ｒ１３の他端とＶｃｏｍの接続点である。ノードＮ１５は、電圧制御回路１２０の出力端子ＯＵＴに接続されている。オペアンプ３０の反転入力端子には、出力端子Ｖｏｕｔが接続されている。なお、ｘ＝１／２のとき、Ｒ１２は省略され、抵抗素子Ｒ１３の両端がノードＮ１２とノードＮ１４に接続される。
【００５３】
電圧制御回路１２０は、上記第１実施形態と同様に、直列に接続された２つの抵抗素子を有し同等の機能構成を有するが、第３実施形態における電圧制御回路１２０は、ノードＮ１１の電圧Ｖ（Ｎ１１）をＶｃｏｍ基準でｘ倍に分圧する。つまり、入力端子Ｖｉｎへの入力電圧がｘ倍に分圧されて抵抗素子Ｒ１１および抵抗素子Ｒ１２の下部の基板電圧として印加される。
【００５４】
なお、図６の回路では、ノードＮ１２における電圧と、電圧制御回路１２０の出力端子ＯＵＴに接続されたノードＮ１５の電圧とは等しいが、このノードＮ１２とノードＮ１５とを直接接続しない。なぜならば、前述のように、高インピーダンスノードにあたるノードＮ１２には、寄生の逆方向ダイオードが生じ、信号の歪みが発生してしまうからである。ただし、例えばバッファ回路を挿入し、ノードＮ１２に寄生の逆方向ダイオードが生じないように構成すれば、このノードＮ１２とノードＮ１５とを接続することも可能である。
【００５５】
次に、減衰率ｘ（１／２≦ｘ＜１）の非反転バッファ回路１００に信号が印加されたとき、寄生の容量性負荷の影響を受けることなく、任意のコモン電圧Ｖｃｏｍ、及び任意の入力電圧である場合の、非反転バッファ回路１００の出力電圧Ｖｏｕｔにおける任意の基板依存性がキャンセルされ、信号に歪が生成しないことを以下に説明する。
ノードＮ１１、Ｎ１２、Ｎ１３、Ｎ１４、Ｎ１５の電圧を、それぞれＶ（Ｎ１１）、Ｖ（Ｎ１２）、Ｖ（Ｎ１３）、Ｖ（Ｎ１４）、Ｖ（Ｎ１５）とすると、下記関係が成立する。
Ｖ（Ｎ１１）＝Ｖｉｎ＋Ｖｃｏｍ
Ｖ（Ｎ１４）＝Ｖｃｏｍ
【００５６】
そして、抵抗値の基板電圧依存性による微小な変化を無視すれば、下記関係が成立する。
Ｖ（Ｎ１２）＝ｘＶｉｎ＋Ｖｃｏｍ
Ｖ（Ｎ１３）＝１／２Ｖｉｎ＋Ｖｃｏｍ
Ｖ（Ｎ１５）＝ｘＶｉｎ＋Ｖｃｏｍ
すなわち、第３実施形態における非反転バッファ回路１００は、抵抗素子Ｒ１１〜Ｒ１３の抵抗値の比は、「（１−ｘ）：（ｘ−（１／２））：（１／２）」であるため、コモン電圧がＶｃｏｍである場合の、入力信号をｘ（１／２≦ｘ＜１）に減衰させる回路として動作する。
【００５７】
抵抗素子Ｒ１１、Ｒ１２、Ｒ１３の抵抗値は、理想的な抵抗値をＲとすると、抵抗素子Ｒ１１の下部基板および抵抗素子Ｒ１２の下部基板には、電圧制御回路１２０の出力電圧すなわちノードＮ１５の電圧Ｖ（Ｎ１５）が印加され、抵抗素子Ｒ１３の下部電圧はＶｓｓであり、抵抗素子Ｒ１３はコモン電圧Ｖｃｏｍに接続されるので、次式（１０）〜（１２）で表すことができる。ただし、ｘ（１／２≦ｘ＜１）を減衰率とする。
【００５８】
【数６】
0005551731.tif 000007
【００５９】
なお、抵抗値の基板電圧依存性による微小な変化による各ノードの微小な電圧変化は、上記式（１０）〜（１２）式において、微小量ｋに対する高次の項を無視することと等価であり、通常問題とならない。
続いて、この抵抗値を用いて非反転バッファ回路１００の伝達関数を微小量ｋに対して一次の範囲で求めると次式（１３）のようになる。
【００６０】
【数７】
0005551731.tif 000008
【００６１】
すなわち、本実施形態に係る非反転バッファ回路１００は、減衰率ｘ（１／２≦ｘ＜１）のとき、入力される電圧Ｖｉｎによって、出力電圧Ｖｏｕｔにおける伝達関数は変化せず、信号を歪ませない。また、高インピーダンスノードにあたるノードＮ１２には、寄生の逆方向ダイオードは付かないため、これによる信号の歪も発生しない。
【００６２】
また、この場合も、基板電位をＰ基板電位以外の値に制御すべき箇所は２箇所であってより少なくてすむため、Ｐウェル分離に伴うレイアウト面積部が抑制される。また、オペアンプ入力差動対に、Ｐ−ウェルからなる導電層６２を介した、ＶＤＤからの容量が付かないことは、電源からのノイズ経路を削減するため、出力のノイズを抑制することができる。
【００６３】
また、上記第２実施形態における非反転バッファ回路７０、または第３実施形態における非反転バッファ回路１００を用いることにより、減衰率ｘが「０＜ｘ＜１」の全ての範囲で、抵抗素子層の周辺の半導体基板や、抵抗素子層の上部を通過する電源線、信号線などの電位の影響を受けて、抵抗値が変化することに起因した信号の歪みを発生させないことが示された。
【００６４】
なお、第２および第３実施形態において、電圧制御回路９０を有した抵抗素子群８０、電圧制御回路１２０を有した抵抗素子群１１０を、それぞれ帰還抵抗として用いれば、ｙ＝１／ｘ倍（０＜ｘ＜１）の増幅率を有する非反転バッファ回路として応用することができる。
「０＜ｘ≦１／２」のとき、すなわち「２≦ｙ」の場合には、図７に示すように、図５に示す非反転バッファ回路７０を用いて非反転バッファ回路７０ａを構成する。すなわち、抵抗素子群８０のノードＮ１１を、非反転バッファ回路７０ａの出力端子Ｖｏｕｔに接続する。また、ノードＮ１３をオペアンプ３０の反転入力端子に接続する。ノードＮ１４をコモン電圧Ｖｃｏｍに接続する。また、電圧制御回路９０の入力端子ＩＮを、非反転バッファ回路７０ａの出力端子Ｖｏｕｔに接続し、電圧制御回路９０の出力端子ＯＵＴを、ノードＮ１５に接続する。そして、ノードＮ１５により、抵抗素子Ｒ１１の下部基板にノードＮ１５の電圧Ｖ（Ｎ１５）を印加する。
【００６５】
また、「１／２≦ｘ＜１」のとき、すなわち「１＜ｙ≦２」の場合には、図８に示すように、図６に示す非反転バッファ回路１００を用いて非反転バッファ回路１００ａを構成する。すなわち、抵抗素子群１１０のノードＮ１１を、非反転バッファ回路１００ａの出力端子Ｖｏｕｔに接続する。また、ノードＮ１２をオペアンプ３０の反転入力端子に接続する。ノードＮ１４をコモン電圧Ｖｃｏｍに接続する。また、電圧制御回路１２０の入力端子ＩＮを、非反転バッファ回路１００ａの出力端子Ｖｏｕｔに接続し、電圧制御回路１２０の出力端子ＯＵＴを、ノードＮ１５に接続する。そして、ノードＮ１５により、抵抗素子Ｒ１１の下部基板および抵抗素子Ｒ１２の下部基板に、ノードＮ１５の電圧Ｖ（Ｎ１５）を印加する。
【００６６】
（第４実施形態）
図９は、本発明の第４実施形態による非反転バッファ回路１３０の回路図である。
この第４実施形態における非反転バッファ回路１３０は、図５に示す第２実施形態における非反転バッファ回路７０において、抵抗値や減衰率が異なること以外は同様である。
すなわち、非反転バッファ回路１３０は、３つの抵抗素子Ｒ１１、Ｒ１２およびＲ１３からなる抵抗素子群１４０と、電圧制御回路１５０と、上記第２実施形態におけるオペアンプと同一の機能構成を有するオペアンプ３０と、からなる。
【００６７】
抵抗素子Ｒ１１〜Ｒ１３の抵抗値の比は、「ａ：１−ｘ−ａ：ｘ」である。ただし、ａの範囲は「０＜ａ＜１」、ｘの範囲は「０＜ｘ≦ａ」とする。
図９に示すように、非反転バッファ回路１３０は、ノードＮ１１に入力端子Ｖｉｎおよび抵抗素子Ｒ１１の一端が接続される。抵抗素子Ｒ１１を構成する抵抗素子層は、抵抗素子Ｒ１１の下部の基板電圧として、ノードＮ１５の電圧Ｖ（Ｎ１５）が印加される。また、抵抗素子Ｒ１２およびＲ１３の下部はＰ基板５３でありＰ基板５３はＶｓｓに接地されている。なお、Ｐ基板５３はＰＮダイオードがオンしない範囲の固定電位が供給されていればよい。
【００６８】
この第３の実施形態では、抵抗素子Ｒ１２、抵抗素子Ｒ１３は、例えば図３において、抵抗素子Ｒ１２に対応する抵抗素子層４２と同じ層間絶縁膜５２上に設けた抵抗素子層からなる。
Ｖｉｎは、非反転バッファ回路１３０の入力端子であり、Ｖｏｕｔは、非反転バッファ回路１３０の出力端子である。
【００６９】
抵抗素子Ｒ１１〜Ｒ１３は、直列に接続されている。抵抗素子Ｒ１１の一端と入力端子Ｖｉｎとの接続点がノードＮ１１であり、ノードＮ１２は、抵抗素子Ｒ１１の他端と、抵抗素子Ｒ１２の一端との接続点である。ノードＮ１３は、抵抗素子Ｒ１２の他端と抵抗素子Ｒ１３の一端との接続点である。ノードＮ１３は、オペアンプ３０の非反転入力端子に接続されている。ノードＮ１４は、抵抗素子Ｒ１３の他端とＶｃｏｍの接続点である。ノードＮ１５は、電圧制御回路１５０の出力端子ＯＵＴに接続されている。なお、ｘ＝１−ａのとき、Ｒ１２は省略され、抵抗素子Ｒ１１の両端がノードＮ１１とノードＮ１３に接続される。
【００７０】
オペアンプ３０の反転入力端子には、出力端子Ｖｏｕｔが接続されている。
電圧制御回路１５０は、上記第１実施形態と同様に、直列に接続された２つの抵抗素子を有し同等の機能構成を有するが、第３実施形態における電圧制御回路１５０は、ノードＮ１１の電圧Ｖ（Ｎ１１）をＶｃｏｍ基準で（（１−ｘ）／２ａ）倍に分圧する。つまり、Ｖｉｎへの入力電圧が（（１−ｘ）／２ａ）倍に分圧されて抵抗素子Ｒ１１の基板電圧として印加される。
【００７１】
次に、減衰率ｘ（０＜ｘ≦ａ）の非反転バッファ回路１３０に信号が印加されたとき、寄生の容量性負荷の影響を受けることなく、任意のコモン電圧Ｖｃｏｍ、及び任意の入力電圧での、非反転バッファ回路１３０の出力電圧Ｖｏｕｔにおいて、任意の基板依存性がキャンセルされ、信号に歪が生成しないことを以下に説明する。
ノードＮ１１、Ｎ１２、Ｎ１３、Ｎ１４、Ｎ１５の電圧を、それぞれＶ（Ｎ１１）、Ｖ（Ｎ１２）、Ｖ（Ｎ１３）、Ｖ（Ｎ１４）、Ｖ（Ｎ１５）とすると、下記関係が成立する。
Ｖ（Ｎ１１）＝Ｖｉｎ＋Ｖｃｏｍ
Ｖ（Ｎ１４）＝Ｖｃｏｍ
【００７２】
そして、抵抗値の基板電圧依存性による微小な変化を無視すれば、下記関係が成立する。
Ｖ（Ｎ１２）＝（１−ａ）Ｖｉｎ＋Ｖｃｏｍ
Ｖ（Ｎ１３）＝ｘＶｉｎ＋Ｖｃｏｍ
Ｖ（Ｎ１５）＝ｘＶｉｎ＋Ｖｃｏｍ
すなわち、第４実施形態における非反転バッファ回路１３０は、各抵抗素子Ｒ１１〜Ｒ１３の抵抗値の比が、「ａ：１−ａ−ｘ：ｘ」であるため、コモン電圧がＶｃｏｍの入力信号をｘ（０＜ｘ≦ａ）に減衰させる回路として動作する。
【００７３】
抵抗素子Ｒ１１、Ｒ１２、Ｒ１３の抵抗値は、理想的な抵抗値をＲとすると、抵抗素子Ｒ１１の下部基板には、電圧制御回路１５０の出力電圧すなわちノードＮ１５の電圧Ｖ（Ｎ１５）が印加され、抵抗素子Ｒ１２、Ｒ１３の下部基板にはＶｓｓが印加され、ノードＮ１４にはコモン電圧Ｖｃｏｍが接続されるので、次式（１４）〜（１６）で表すことができる。
【００７４】
【数８】
0005551731.tif 000009
【００７５】
なお、抵抗値の基板電圧依存性による微小な変化による各ノードの微小な電圧変化は、上記式（１４）〜（１６）式において、微小量ｋに対する高次の項を無視することと等価であり、通常問題とならない。
続いて、この抵抗値を用いて非反転バッファ回路１３０の伝達関数を微小量ｋに対して一次の範囲で求めると次式（１７）のようになる。
【００７６】
【数９】
0005551731.tif 000010
【００７７】
すなわち、本実施形態に係る非反転バッファ回路１３０は、減衰率ｘ（０＜ｘ≦ａ）のとき、入力される電圧Ｖｉｎによって、出力電圧Ｖｏｕｔにおける伝達関数は変化せず、信号を歪ませない。また、高インピーダンスノードにあたるノードＮ１３には、寄生の逆方向ダイオードは付かないため、これによる信号の歪も発生しない。
【００７８】
また、この場合も、基板電位をＰ基板電位以外の値に制御する箇所が本実施の形態では、１箇所でありより少なくてすむため、Ｐウェル分離に伴うレイアウト面積部が抑制される。また、オペアンプ入力差動対に、Ｐ−ウェルからなる導電層６２を介した、ＶＤＤからの容量が付かないことは、電源からのノイズ経路を削減するため、出力のノイズを抑制することができる。
【００７９】
（第５実施形態）
図１０は、本発明の第５実施形態による非反転バッファ回路１６０の回路図である。
この第５実施形態における非反転バッファ回路１６０は、図６に示す第３実施形態における非反転バッファ回路１００において、抵抗値や減衰率が異なること以外は同様である。
すなわち、非反転バッファ回路１６０は、３つの抵抗素子Ｒ１１、Ｒ１２およびＲ１３からなる抵抗素子群１７０と、電圧制御回路１８０と、上記第３実施形態におけるオペアンプと同等の機能構成を有するオペアンプ３０と、からなり、抵抗素子Ｒ１１が入力抵抗素子に対応している。
【００８０】
抵抗素子Ｒ１１〜Ｒ１３の抵抗値の比は、「（１−ｘ）：（ｘ−１＋ａ）：（１−ａ）」である。ただし、ａの範囲は「０＜ａ＜１」、ｘの範囲は「ａ≦ｘ＜１」とする。
図１０に示すように、非反転バッファ回路１６０は、ノードＮ１１に入力端子Ｖｉｎおよび抵抗素子Ｒ１１の一端が接続される。抵抗素子Ｒ１１を構成する抵抗素子層は、抵抗素子Ｒ１１および抵抗素子Ｒ１２の下部の基板電圧として、ノードＮ１５の電圧Ｖ（Ｎ１５）が印加される。また、抵抗素子Ｒ１３の下部はＰ基板５３であり、Ｐ基板５３はＶｓｓに接地されている。なお、Ｐ基板５３はＰＮダイオードがオンしない範囲の固定電位が供給されていればよい。
【００８１】
入力端子Ｖｉｎは、非反転バッファ回路１６０の入力端子であり、Ｖｏｕｔは、非反転バッファ回路１６０の出力端子である。
抵抗素子Ｒ１１〜Ｒ１３は、直列に接続され、抵抗素子Ｒ１１の一端と入力端子Ｖｉｎとの接続点がノードＮ１１である。ノードＮ１２は、抵抗素子Ｒ１１の他端と、抵抗素子Ｒ１２の一端との接続点である。ノードＮ１２は、オペアンプ３０の非反転入力端子に接続されている。ノードＮ１３は、抵抗素子Ｒ１２の他端と抵抗素子Ｒ１３の一端との接続点である。ノードＮ１４は、抵抗素子Ｒ１３の他端とＶｃｏｍの接続点である。ノードＮ１５は、電圧制御回路１８０の出力端子ＯＵＴに接続されている。なお、ｘ＝１−ａのとき、Ｒ１２は省略され、抵抗素子Ｒ１３の両端がノードＮ１３とノードＮ１４に接続される。
【００８２】
オペアンプ３０の反転入力端子には、出力端子Ｖｏｕｔが接続されている。
電圧制御回路１８０は、上記第３実施形態と同様に、直列に接続された２つの抵抗素子を有し同等の機能構成を有するが、第５実施形態における電圧制御回路１８０は、ノードＮ１１の電圧Ｖ（Ｎ１１）をＶｃｏｍ基準で「ｘ／（２（１−ａ））」倍に分圧する。つまり、Ｖｉｎへの入力電圧が「ｘ／（２（１−ａ））」倍に分圧されて抵抗素子Ｒ１１およびＲ１２の基板電圧として印加される。
【００８３】
次に、減衰率ｘ（ａ≦ｘ＜１）の非反転バッファ回路１６０に信号が印加されたとき、寄生の容量性負荷の影響を受けることなく、任意のコモン電圧Ｖｃｏｍ、及び任意の入力電圧での、非反転バッファ回路１６０の出力電圧Ｖｏｕｔにおいて、任意の基板依存性がキャンセルされ、信号に歪が生成しないことを以下に説明する。
ノードＮ１１、Ｎ１２、Ｎ１３、Ｎ１４、Ｎ１５の電圧を、それぞれＶ（Ｎ１１）、Ｖ（Ｎ１２）、Ｖ（Ｎ１３）、Ｖ（Ｎ１４）、Ｖ（Ｎ１５）とすると、下記関係が成立する。
Ｖ（Ｎ１１）＝Ｖｉｎ＋Ｖｃｏｍ
Ｖ（Ｎ１４）＝Ｖｃｏｍ
【００８４】
そして、抵抗値の基板電圧依存性による微小な変化を無視すれば、下記関係が成立する。
Ｖ（Ｎ１２）＝ｘＶｉｎ＋Ｖｃｏｍ
Ｖ（Ｎ１３）＝（１−ａ）Ｖｉｎ＋Ｖｃｏｍ
Ｖ（Ｎ１５）＝（ｘ／（２（１−ａ）））Ｖｉｎ＋Ｖｃｏｍ
各抵抗素子Ｒ１１〜Ｒ１３の抵抗値の比は、「（１−ｘ）：（ｘ−１＋ａ）：（１−ａ）」であるため、第５実施形態における非反転バッファ回路１６０は、コモン電圧がＶｃｏｍの入力信号をｘ（ａ≦ｘ＜１）に減衰させる回路として動作する。
【００８５】
抵抗素子Ｒ１１、Ｒ１２、Ｒ１３の抵抗値は、理想的な抵抗値をＲとすると、抵抗素子Ｒ１１の下部基板および抵抗素子Ｒ１２の下部基板には、電圧制御回路１８０の出力電圧すなわちノードＮ１５の電圧Ｖ（Ｎ１５）が印加され、抵抗素子Ｒ１３の下部基板はＶｓｓに接地され、ノードＮ１４はコモン電圧Ｖｃｏｍに接続されているので、次式（１８）〜（２０）で表すことができる。
【００８６】
【数１０】
0005551731.tif 000011
【００８７】
なお、抵抗値の基板電圧依存性による微小な変化による各ノードの微小な電圧変化は、上記式（１８）〜（２０）式において、微小量ｋに対する高次の項を無視することと等価であり、通常問題とならない。
続いて、この抵抗値を用いて非反転バッファ回路２４０の伝達関数を微小量ｋに対して一次の範囲で求めると次式（２１）のようになる。
【００８８】
【数１１】
0005551731.tif 000012
【００８９】
すなわち、本実施形態に係る非反転バッファ回路１６０は、減衰率ｘ（ａ≦ｘ＜１）のとき、入力される電圧Ｖｉｎによって、出力電圧Ｖｏｕｔにおける伝達関数は変化せず、信号を歪ませない。また、高インピーダンスノードにあたるノードＮ１２には、寄生の逆方向ダイオードは付かないため、これによる信号の歪も発生しない。
また、この場合も、基板電位をＰ基板電位以外の値に制御する箇所が本実施の形態では、２箇所となりより少なくてすむため、Ｐウェル分離に伴うレイアウト面積部が抑制される。また、オペアンプ入力差動対に、Ｐ−ウェルからなる導電層６２を介した、ＶＤＤからの容量が付かないことは、電源からのノイズ経路を削減するため、出力のノイズを抑制することができる。
【００９０】
また、上記第４実施形態における非反転バッファ回路１３０、または第５実施形態における非反転バッファ回路１６０を用いることにより、減衰率ｘが「０＜ｘ＜１」の全ての範囲で、抵抗素子層の周辺の半導体基板や、抵抗素子層の上部を通過する電源線、信号線などの電位の影響を受けて、抵抗値が変化することに起因した信号の歪みを発生させないことが示された。
【００９１】
また、上記第４実施形態における非反転バッファ回路１３０、または第５実施形態における非反転バッファ回路１６０を用いることにより、減衰率ｘが「０＜ｘ＜１」の全ての範囲で、抵抗素子層の周辺の半導体基板や、抵抗素子層の上部を通過する電源線、信号線などの電位の影響を受けて、抵抗値が変化することに起因した信号の歪みを発生させないことが示された。また、高インピーダンスノードにあたるオペアンプ入力差動対には寄生の逆方向ダイオードはつかないため、これによる信号の歪みも発生せず、さらに基板電位を制御する箇所が減少するため、Ｐウェル分離に伴うレイアウト面積増大分が抑制される。
【００９２】
また、オペアンプ入力差動対に、Ｐ−ウェルからなる導電層６２を介した、ＶＤＤからの容量が付かないことは、電源からのノイズ経路を削減するため、出力のノイズを抑制することができる。
なお、第４および第５実施形態において、電圧制御回路１５０を有した抵抗素子群１４０、電圧制御回路１８０を有した抵抗素子群１７０を、それぞれ帰還抵抗として用いれば、ｙ＝１／ｘ倍（０＜ｘ＜１）の増幅率を有する非反転バッファ回路として応用することができる。
【００９３】
「０＜ｘ≦ａ」のとき、すなわち「（１／ａ）≦ｙ」の場合には、図１１に示すように、図９に示す非反転バッファ回路１３０を用いて非反転バッファ回路１３０ａを構成する。すなわち、抵抗素子群１４０のノードＮ１１を、非反転バッファ回路１３０ａの出力端子Ｖｏｕｔに接続する。ノードＮ１３をオペアンプ３０の反転入力端子に接続する。ノードＮ１４をコモン電圧Ｖｃｏｍに接続する。また、電圧制御回路１５０の入力端子ＩＮを、非反転バッファ回路１３０ａの出力端子Ｖｏｕｔに接続し、電圧制御回路１５０の出力端子ＯＵＴを、ノードＮ１５に接続する。そして、ノードＮ１５の電圧Ｖ（Ｎ１５）を、抵抗素子Ｒ１１の下部基板に印加する。
【００９４】
また、「ａ≦ｘ＜１」のとき、すなわち「１＜ｙ≦（１／ａ）」の場合には、図１２に示すように、図１０に示す非反転バッファ回路１６０を用いて非反転バッファ回路１６０ａを構成する。すなわち、抵抗素子群１７０のノードＮ１１を、非反転バッファ回路１６０ａの出力端子Ｖｏｕｔに接続する。ノードＮ１２をオペアンプ３０の反転入力端子に接続する。ノードＮ１４をコモン電圧Ｖｃｏｍに接続する。また、電圧制御回路１８０の入力端子ＩＮを、非反転バッファ回路１６０ａの出力端子Ｖｏｕｔに接続し、電圧制御回路１８０の出力端子ＯＵＴを、ノードＮ１５に接続する。そして、ノードＮ１５の電圧Ｖ（Ｎ１５）を、抵抗素子Ｒ１１および抵抗素子Ｒ１２の下部の基板電圧として印加する。
【００９５】
（第６実施形態）
図１３は、本発明の第６の実施の形態を示すものであり、第１実施形態に係る非反転バッファ回路１０を用いた電子ボリューム回路２００の構成図である。
図１３に示す電子ボリューム回路２００は、抵抗素子群２１０と、半導体スイッチＳＷ１１〜ＳＷ１３と、電圧制御回路２３０と、上記第１実施形態におけるオペアンプと同一機能構成を有するオペアンプ３０と、を備える。
Ｖｉｎは電子ボリューム回路２００の入力端子、Ｖｏｕｔは電子ボリューム回路２００の出力端子である。
【００９６】
抵抗素子群２１０は、抵抗値の等しい４つの抵抗素子Ｒ１１〜Ｒ１４から成り、抵抗素子Ｒ１１〜Ｒ１４は、直列に接続されている。直列に接続された抵抗素子Ｒ１１〜Ｒ１４の抵抗素子Ｒ１１側の端部は電子ボリューム回路２００の入力端子Ｖｉｎに接続され、抵抗素子Ｒ１４側の端部はコモン電圧Ｖｃｏｍに接続される。
そして、抵抗素子Ｒ１１とＲ１２との接続点に半導体スイッチＳＷ１１の一端が接続され、他端は、オペアンプ３０の非反転入力端子に接続される。抵抗素子Ｒ１２とＲ１３との接続点に半導体スイッチＳＷ１２の一端が接続され他端は、オペアンプ３０の非反転入力端子に接続される。抵抗素子Ｒ１３とＲ１４との接続点に半導体スイッチＳＷ１３の一端が接続され、他端は、オペアンプ３０の非反転入力端子に接続される。
【００９７】
電圧制御回路２３０は、３つの抵抗素子Ｒ５０１、Ｒ５０２およびＲ５０３と、２つの半導体スイッチＳＷ１４およびＳＷ１５とを備える。抵抗素子Ｒ５０１〜Ｒ５０３は直列に接続され、直列に接続された抵抗素子Ｒ５０１からＲ５０３の抵抗素子Ｒ５０１側の端部が電子ボリューム回路２００の入力端子Ｖｉｎに接続され、抵抗素子Ｒ５０３側の端部がコモン電圧Ｖｃｏｍに接続されている。抵抗素子Ｒ５０１、Ｒ５０２、Ｒ５０３の抵抗値の比は、「１：１：２」である。
【００９８】
そして、抵抗素子Ｒ５０１およびＲ５０２に接続点に半導体スイッチＳＷ１４の一端が接続され他端は、後述のノードＮ１６に接続される。抵抗素子Ｒ５０２およびＲ５０３の接続点に半導体スイッチＳＷ１５の一端が接続され他端は、ノードＮ１６に接続される。
ノードＮ１１は、抵抗素子Ｒ１１の一端と抵抗素子Ｒ５０１の一端と電子ボリューム回路２００の入力端子Ｖｉｎとの接続点である。ノードＮ１２は、抵抗素子Ｒ１１の他端と抵抗素子Ｒ１２の一端との接続点である。ノードＮ１３は、抵抗素子Ｒ１２の他端と抵抗素子Ｒ１３の一端との接続点である。ノードＮ１４は、抵抗素子Ｒ１３の他端と抵抗素子Ｒ１４の一端との接続点である。ノードＮ１５は、抵抗素子Ｒ１４の他端とコモン電圧Ｖｃｏｍとの接続点である。ノードＮ１６は、電圧制御回路２３０の出力端である、半導体スイッチＳＷ１４の一端とＳＷ１５の一端との接続点である。そして、ノードＮ１６の電圧Ｖ（Ｎ１６）が、抵抗素子Ｒ１１およびＲ１２の下部の基板電圧として印加される。
【００９９】
そして、半導体スイッチＳＷ１１〜ＳＷ１３は、オン状態のとき、ノードＮ１２、ノードＮ１３、ノードＮ１４のそれぞれと、オペアンプ３０の非反転入力端子とを接続し、オフ状態のとき、これらノードＮ１２〜Ｎ１４とオペアンプ３０の非反転入力端子との間の接続を遮断する。
また、半導体スイッチＳＷ１４、ＳＷ１５は、オン状態のとき、ノードＮ１４およびノードＮ１５のそれぞれとノードＮ１６とが接続され、オフ状態のとき、ノードＮ１４およびノードＮ１５のそれぞれとノードＮ１６との接続を遮断する。
【０１００】
抵抗素子Ｒ１１およびＲ１２の下部は、例えば図３の場合と同様に、Ｎ−ウェルによって分離されたＰ−ウェルからなる導電層であって、この導電層は、ノードＮ１６の電圧Ｖ（Ｎ１６）にバイアスされている。
抵抗素子Ｒ１３およびＲ１４の下部基板は、例えば図３の場合と同様にＰ基板であって、このＰ基板は例えばＶｓｓに接地されている。なお、Ｐ基板はＰＮダイオードがオンしない範囲の固定電位が供給されていればよい。
【０１０１】
前述のように、抵抗素子Ｒ１１からＲ１４の抵抗値が等しいため、第６実施形態における電子ボリューム回路２００は、半導体スイッチＳＷ１１〜ＳＷ１３の制御により、入力信号の減衰率ｘを３／４倍、１／２倍、１／４倍に変化させることのできる、コモン電圧がＶｃｏｍの非反転バッファ構成を用いた電子ボリューム回路として動作する。
この時、半導体スイッチＳＷ１４およびＳＷ１５を制御し、抵抗素子Ｒ１１またはＲ１２の下部の基板電圧をノードＮ１７、または、ノードＮ１８の電位にバイアスし、また、抵抗素子Ｒ１３、Ｒ１４の下部のＰ基板をＶｓｓに接地し、抵抗素子Ｒ１４の一端をコモン電圧Ｖｃｏｍに接続することによって、すべての減衰率ｘで、抵抗素子層の周辺の半導体基板の影響を受けて、抵抗値が変化することに起因した信号の歪みが発生しないことを以下に示す。
【０１０２】
まず、減衰率ｘが３／４倍の時、半導体スイッチＳＷ１１、ＳＷ１４をオンにし、半導体スイッチＳＷ１２、ＳＷ１３、ＳＷ１５はオフにする。この時、本回路は、図６に示した非反転バッファ回路１００の減衰率ｘが「３／４」の時と等価なため、入力される電圧Ｖｉｎによって、出力電圧Ｖｏｕｔにおける伝達関数は変化せず、信号を歪ませない。
減衰率ｘが１／２倍の時、半導体スイッチＳＷ１２、ＳＷ１５をオンにし、半導体スイッチＳＷ１１、ＳＷ１３、ＳＷ１４はオフにする。
【０１０３】
この時、本回路は、図５に示した非反転バッファ回路７０の減衰率ｘが１／２の時、および図６に示した非反転バッファ回路１００の減衰率ｘが１／２の時と等価なため、入力される電圧Ｖｉｎによって、出力電圧Ｖｏｕｔにおける伝達関数は変化せず、信号を歪ませない。
減衰率が、１／４倍の時、半導体スイッチＳＷ１３およびＳＷ１４をオンにし、半導体スイッチＳＷ１１、ＳＷ１２、ＳＷ１５はオフとする。
【０１０４】
この時、本回路は、図５に示した非反転バッファ回路７０の減衰率ｘが１／４の時と等価なため、入力される電圧Ｖｉｎによって、出力電圧Ｖｏｕｔにおける伝達関数は変化せず、信号を歪ませない。
この構成は、任意の減衰率を持つ電子ボリューム回路に応用可能である。この時、半導体スイッチを制御することにより、抵抗素子群２１０を構成する抵抗素子下部の一定の割合を示す導電層に対して電圧制御回路２３０により適切な電圧をバイアスする構成とし、任意の減衰率に対し、この減衰率に対応した一定の割合の導電層に対して適切な電圧をバイアスするようにしたため、抵抗素子層の周辺の半導体基板の影響を受けて、抵抗値が変化することに起因した信号の歪みを抑えることができる。
【０１０５】
なお、このとき、前記電子ボリューム回路２００における減衰率が１／４のとき、および３／４のときのように、０＜ｂ＜１／２の範囲の減衰率ｂと減衰率（１−ｂ）がボリューム設定に含まれるとき、電圧制御回路２３０で出力すべき電圧は同値となり、半導体スイッチおよびそれに伴う配線を省略することができる。
また、ゲイン設定が多数のとき（減衰率ｘとして多数設定可能な構成の場合）には、抵抗素子群（２１０）下部の一定の割合を占める導電層における電圧制御は必ずしも全ゲイン設定に対して行わなくてもよい。設定したゲインに対して比較的近いゲイン設定における出力電圧に対する電圧を抵抗下部に印加した場合でも、一定の効果が期待できるため、半導体スイッチおよびそれに伴う配線を省略することができる。
【０１０６】
さらに、このような抵抗素子群２１０を帰還抵抗として用いれば、任意の増幅率に対し、半導体スイッチの制御により、帰還抵抗下部の一定の割合を占める導電層に、電圧制御回路２３０による適切な電圧をバイアスすることによって、抵抗素子層の周辺の半導体基板の影響を受けて、抵抗値が変化することに起因した信号の歪みを抑えた電子ボリューム回路が設計可能である。
【０１０７】
（まとめ）
以上説明したように、本発明による非反転バッファ回路によれば、寄生の容量性負荷の影響を受けることなく、抵抗素子層の周辺の半導体基板や、抵抗素子層の上部を通過する電源線、信号線などの電位の影響を受けて、抵抗値が変化することに起因した信号の歪みを抑える非反転バッファ回路を構成することができる。このため、例えば、歪みが少ないことが要求されるオーディオ用の非反転バッファ回路等の電子回路を構成する場合に、電子回路での信号の歪みを抑制することができる。
【産業上の利用可能性】
【０１０８】
本発明は非反転バッファ回路に適用可能である。
【符号の説明】
【０１０９】
１０、７０、７０ａ、１００、１００ａ、１３０、１３０ａ、１６０、１６０ａ  非反転バッファ回路
Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４  抵抗素子
２０、８０、１１０、１４０、１７０、２１０  抵抗素子群
３０  オペアンプ
４０、９０、１２０、１５０、１８０、２３０  電圧制御回路
【図１】
0005551731.tif 000013
【図２】
0005551731.tif 000014
【図３】
0005551731.tif 000015
【図４】
0005551731.tif 000016
【図５】
0005551731.tif 000017
【図６】
0005551731.tif 000018
【図７】
0005551731.tif 000019
【図８】
0005551731.tif 000020
【図９】
0005551731.tif 000021
【図１０】
0005551731.tif 000022
【図１１】
0005551731.tif 000023
【図１２】
0005551731.tif 000024
【図１３】
0005551731.tif 000025
【図１４】
0005551731.tif 000026
【図１５】
0005551731.tif 000027
【図１６】
0005551731.tif 000028
【図１７】
0005551731.tif 000029