(57)【特許請求の範囲】
【請求項１】
複数の第１の絶縁体層と複数の第１の導体層とを該第１の絶縁体層上に該第１の導体層が設けられるように積層する工程と、
積層方向から見て所定の方向に延在する複数の第１の溝が設けられている第２の絶縁体層を、前記第１の絶縁体層上に形成する工程と、
前記第１の溝の内周面、及び、前記第２の絶縁体層上において該第１の溝に隣接する領域に対して、外部電極となる第２の導体層を前記第１の導体層と電気的に接続するように形成する工程と、
前記第１の絶縁体層、前記第２の絶縁体層、前記第１の導体層及び前記第２の導体層をまとめて焼成する工程と、
を備えていること、
を特徴とする電子部品の製造方法。
【請求項２】
前記第１の絶縁体層及び前記第２の絶縁体層からなるマザー積層体を前記第１の溝に沿ってカットして、複数の積層体を得る工程を、
更に備え、
前記第１の絶縁体層、前記第２の絶縁体層、前記第１の導体層及び前記第２の導体層をまとめて焼成する工程では、前記複数の積層体を焼成すること、
を特徴とする請求項１に記載の電子部品の製造方法。
【請求項３】
前記複数の第１の絶縁体層と前記複数の第１の導体層とを積層する工程は、
前記所定の方向に延在する第３の導体層を前記第１の絶縁体層上に形成する工程を、
含み、
前記第２の絶縁体層を形成する工程では、積層方向から平面視したときに、前記第１の溝が、前記第３の導体層と重なり、かつ、該第３の導体層の幅よりも狭い幅を有するように、前記第１の絶縁体層及び該第３の導体層上に該第２の絶縁体層を形成すること、
を特徴とする請求項１又は請求項２のいずれかに記載の電子部品の製造方法。
【請求項４】
前記第１の溝よりも広い幅を有している第２の溝が積層方向から平面視したときに該第１の溝と重なるように設けられている第３の絶縁体層を、前記第２の絶縁体層上に形成する工程を、
更に備え、
前記第２の導体層を形成する工程では、前記第１の溝及び前記第２の溝に対して、導電材料を充填すること、
を特徴とする請求項１に記載の電子部品の製造方法。
【請求項５】
前記第１の絶縁体層、前記第２の絶縁体層及び前記第３の絶縁体層からなるマザー積層体を前記第１の溝に沿ってカットして、複数の積層体を得る工程を、
更に備え、
前記第１の絶縁体層、前記第２の絶縁体層、前記第１の導体層及び前記第２の導体層をまとめて焼成する工程では、前記複数の積層体を焼成すること、
を特徴とする請求項４に記載の電子部品の製造方法。
【請求項６】
前記第１の溝が設けられている前記第２の絶縁体層は、フォトリソグラフィ工程により形成されること、
を特徴とする請求項１ないし請求項５のいずれかに記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の製造方法に関し、より特定的には、絶縁体層が積層されてなる積層体を備えた電子部品の製造方法に関する。
【背景技術】
【０００２】
従来の電子部品の製造方法として、例えば、特許文献１に記載の表面実装型電子部品の製造方法が知られている。以下に、該表面実装型電子部品の製造方法について図面を参照しながら説明する。図１２は、特許文献１に記載の表面実装型電子部品５０１の製造工程を示した斜視図である。【０００３】
まず、内部にコイルが内蔵されたマザー積層体５１０を作製する。具体的には、セラミックシートと導体層とを積層することにより平板状のマザー積層体５１０を作製する。そして、該マザー積層体５１０を焼成する。【０００４】
次に、図１２（ａ）に示すように、マザー積層体５１０に所定の方向に延在するＵ字形状の溝部５１１を形成する。【０００５】
次に、図１２（ｂ）に示すように、溝部５１１とその周囲に、外部電極５０６を形成する。例えば、溝部５１１及びその周囲に、導電性ペーストの塗布・焼付けを行う。次に、図１２（ｃ）に示すように、マザー積層体５１０をカットして、複数の表面実装型電子部品５０１を得る。以上のような表面実装型電子部品５０１の製造方法によれば、はんだ付け性の検査が簡単で基板上面の絶縁性に支障をきたすことのない表面実装型電子部品５０１を得ることができる。【０００６】
ところで、表面実装型電子部品５０１の製造方法では、外部電極５０６は、マザー積層体５１０の焼成後に、マザー積層体５１０に形成される。そのため、マザー積層体５１０の焼成時において、外部電極５０６の収縮挙動とマザー積層体５１０の収縮挙動とが異なってしまい、外部電極５０６とマザー積層体５１０との間に不要な応力が発生してしまう。その結果、表面実装型電子部品５０１の製造方法では、外部電極５０６がマザー積層体５１０に対して十分に密着しないおそれがある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平７−１０６１４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、本発明の目的は、積層体から外部電極が剥がれることを抑制できる電子部品の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一形態に係る電子部品の製造方法は、複数の第１の絶縁体層と複数の第１の導体層とを該第１の絶縁体層上に該第１の導体層が設けられるように積層する工程と、積層方向から見て所定の方向に延在する複数の第１の溝が設けられている第２の絶縁体層を、前記第１の絶縁体層上に形成する工程と、前記第１の溝の内周面、及び、前記第２の絶縁体層上において該第１の溝に隣接する領域に対して、外部電極となる第２の導体層を前記第１の導体層と電気的に接続するように形成する工程と、前記第１の絶縁体層、前記第２の絶縁体層、前記第１の導体層及び前記第２の導体層をまとめて焼成する工程と、を備えていること、を特徴とする。
【発明の効果】
【００１０】
本発明によれば、積層体から外部電極が剥がれることを抑制できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る電子部品の透視図である。
【図２】図１の電子部品の製造過程における上視図及び断面構造図である。
【図３】図１の電子部品の製造過程における上視図及び断面構造図である。
【図４】図１の電子部品の製造過程における上視図及び断面構造図である。
【図５】図１の電子部品の製造過程における上視図及び断面構造図である。
【図６】図１の電子部品の製造過程における上視図及び断面構造図である
【図７】図１の電子部品の製造過程における上視図及び断面構造図である。
【図８】図１の電子部品の製造過程における上視図及び断面構造図である。
【図９】変形例に係る電子部品の透視図である。
【図１０】図９の電子部品の製造過程における上視図及び断面構造図である。
【図１１】その他の変形例に係る電子部品の透視図である。
【図１２】特許文献１に記載の表面実装型電子部品の製造工程を示した斜視図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施形態に係る電子部品の製造方法について図面を参照しながら説明する。
【００１３】
（電子部品の構成）
以下に、本発明の一実施形態に係る製造方法において作製される電子部品の構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る電子部品１０ａの透視図である。本実施形態において、電子部品１０ａの形成時に、絶縁体層が積層されていく方向を積層方向の上方向と定義する。電子部品１０ａでは、図１の上側から下側へと絶縁体層が積層されるので、積層方向の上方向は、図１の下方向である。そして、積層方向をｚ軸方向と定義する。また、電子部品１０ａの長辺に沿った方向をｘ軸方向とし、電子部品１０ａの短辺に沿った方向をｙ軸方向とする。
【００１４】
電子部品１０ａは、図１に示すように、積層体１２及び外部電極１４（１４ａ，１４ｂ）を備えている。積層体１２は、絶縁体層と導体層とが積層されて構成されており、長方形状をなしている。また、積層体１２は、コイルＬを内蔵している。図１において、コイルＬは、模式図であり、実際の形状とは異なっている。
【００１５】
外部電極１４ａは、積層体１２のｚ軸方向の正方向側の面に設けられ、導体層１５ａ，１６ａにより構成されていると共に、導体層１７ａに接続されている。導体層１５ａは、積層体１２のｚ軸方向の正方向側の面において、ｘ軸方向の負方向側の短辺に沿って延在している。導体層１６ａは、積層体１２のｘ軸方向の負方向側の側面において、ｚ軸方向の正方向側の辺に沿って延在している。また、導体層１７ａは、積層体１２内において、導体層１５ａから所定距離だけｚ軸方向の負方向側に離れた位置において、ｙ軸方向に延在している。導体層１５ａと導体層１６ａとは接続されており、導体層１６ａと導体層１７ａとは接続されている。よって、外部電極１４ａ及び導体層１７ａは、ｙ軸方向から平面視したときに、コ字形をなしている。
【００１６】
外部電極１４ｂは、積層体１２のｚ軸方向の正方向側の面に設けられ、導体層１５ｂ，１６ｂにより構成されていると共に、導体層１７ｂに接続されている。導体層１５ｂは、積層体１２のｚ軸方向の正方向側の面において、ｘ軸方向の正方向側の短辺に沿って延在している。導体層１６ｂは、積層体１２のｘ軸方向の正方向側の側面において、ｚ軸方向の正方向側の辺に沿って延在している。また、導体層１７ｂは、積層体１２内において、導体層１５ｂから所定距離だけｚ軸方向の負方向側に離れた位置において、ｙ軸方向に延在している。導体層１５ｂと導体層１６ｂとは接続されており、導体層１６ｂと導体層１７ｂとは接続されている。よって、外部電極１４ｂ及び導体層１７ｂは、ｙ軸方向から平面視したときに、コ字形をなしている。
【００１７】
コイルＬは、図１に示すように、ｚ軸方向に延在するコイル軸を有しており、外部電極１４ａ，１４ｂ間に接続されている。なお、コイルＬは、実際には、後述するコイル導体及びビアホール導体により構成されている。
【００１８】
また、積層体１２のｚ軸方向の負方向側の面には、方向認識マーク６０が設けられている。該方向認識マーク６０は、電子部品１０ａの実装時に、該電子部品１０ａの方向を確認するための印である。
【００１９】
（電子部品の製造方法）
以下に、本発明の一実施形態に係る電子部品１０ａの製造方法について図面を参照しながら説明する。図２ないし図８は、電子部品１０ａの製造過程における上視図及び断面構造図である。図２ないし図８の断面構造図では、図２ないし図８の上方向がｚ軸方向の正方向である。図２ないし図８には、複数の電子部品１０ａの製造工程について示してある。また、図２ないし図８の上視図における点線は、複数の電子部品１０ａにカットされる際のカット線Ｌ１〜Ｌ４である。カット線Ｌ１，Ｌ２は、ｙ軸方向に延在しており、カット線Ｌ３，Ｌ４は、ｘ軸方向に延在している。そして、カット線Ｌ１は、カット線Ｌ２よりもｘ軸方向の負方向側に位置し、カット線Ｌ３は、カット線Ｌ４よりもｙ軸方向の負方向側に位置している。
【００２０】
まず、図２（ａ）に示すように、青色の塗料が混合されたガラスを主成分とするセラミックの絶縁性ペーストを塗布して、絶縁体層１２０を形成する。該絶縁体層１２０は、積層体１２のｚ軸方向の負方向側の面の複数個分に相当する面積を有しており、欠陥や空白部分等が存在しない層である。
【００２１】
次に、図２（ｂ）に示すように、絶縁体層１２０において、ｚ軸方向から平面視したときに、図１に示す円形の方向認識マーク６０が形成される領域と重なる領域にレジスト膜５０ａを形成する。更に、図２（ｃ）に示すように、該レジスト膜５０ａをマスクとして、光を照射（露光）する。これにより、絶縁体層１２０において、レジスト膜５０ａが設けられた領域以外の領域は、光により硬化する。この後、レジスト膜５０ａを除去すると共に、現像を行うことにより、図３（ａ）に示すように、レジスト膜５０ａが設けられた領域の絶縁体層１２０を除去する。以上のような図２（ａ）から図３（ａ）に示したフォトリソグラフィ工程により、開口Ｏ１が設けられた絶縁体層２０が形成される。
【００２２】
次に、図３（ｂ）に示すように、絶縁体層２０上に、ガラスを主成分とするセラミックの絶縁性ペーストを塗布して、絶縁体層２２ａを形成する。この際、開口Ｏ１には、絶縁性ペーストが充填される。絶縁体層２２ａの形成に用いる絶縁性ペーストには、青色の塗料が混合されていない。そのため、絶縁体層２０には、図１に示す方向認識マーク６０が形成される。
【００２３】
次に、図３（ｃ）に示すように、絶縁体層２２ａ上に、Ａｇを主成分とする導電性ペーストを塗布して、導体層１２４ａを形成する。該導体層１２４ａは、積層体１２のｚ軸方向の負方向側の面の複数個分に相当する面積を有しており、欠陥や空白部分等が存在しない層である。
【００２４】
次に、図４（ａ）に示すように、導体層１２４ａにおいて、ｚ軸方向から平面視したときに、図４（ｃ）のコイル導体２４ａが形成される領域と重なる領域に開口Ｏ２が設けられているレジスト膜５０ｂを形成する。更に、図４（ｂ）に示すように、該レジスト膜５０ｂをマスクとして、光を照射（露光）する。これにより、導体層１２４ａにおいて、レジスト膜５０ｂが設けられた領域以外の領域（すなわち、開口Ｏ２と重なる領域）は、光により硬化する。この後、レジスト膜５０ｂを除去すると共に、現像を行うことにより、図４（ｃ）に示すように、レジスト膜５０ｂが設けられた領域の導体層１２４ａを除去する。以上のような図３（ｃ）から図４（ｃ）に示したフォトリソグラフィ工程により、絶縁体層２２ａ上にコイル導体２４ａが形成される。
【００２５】
次に、図５（ａ）に示すように、フォトリソグラフィ工程により、絶縁体層２２ａ及びコイル導体２４ａ上に、開口Ｏ３，Ｏ４が設けられた絶縁体層２２ｂを形成する。開口Ｏ３，Ｏ４は、コイル導体２４ａの両端に位置しており、後述する工程において、導電性ペーストが充填されることにより、図５（ｂ）に示すビアホール導体ｂ１，Ｂ１となる。なお、図５（ａ）におけるフォトリソグラフィ工程は、図２（ａ）から図３（ａ）において説明したフォトリソグラフィ工程と同様であるので、説明を省略する。
【００２６】
次に、図５（ｂ）に示すように、フォトリソグラフィ工程により、絶縁体層２２ｂ上に、コイル導体２４ｂを形成すると共に、絶縁体層２２ｂの開口Ｏ３，Ｏ４にビアホール導体ｂ１，Ｂ１を形成する。これにより、ビアホール導体ｂ１を介してコイル導体２４ａ，２４ｂが接続される。なお、図５（ｂ）におけるフォトリソグラフィ工程は、図３（ｃ）から図４（ｃ）において説明したフォトリソグラフィ工程と同様であるので、説明を省略する。
【００２７】
次に、図５（ｃ）に示すように、フォトリソグラフィ工程により、絶縁体層２２ｂ及びコイル導体２４ｂ上に、開口Ｏ５，Ｏ６が設けられた絶縁体層２２ｃを形成する。開口Ｏ５は、コイル導体２４ｂの一端に位置しており、後述する工程において、導電性ペーストが充填されることにより、図６（ａ）に示すビアホール導体ｂ２となる。また、開口Ｏ６は、ｚ軸方向から平面視したときにビアホール導体Ｂ１と重なるように設けられ、後述する工程において、導電性ペーストが充填されることにより、図６（ａ）に示すビアホール導体Ｂ２となる。なお、図５（ｃ）におけるフォトリソグラフィ工程は、図２（ａ）から図３（ａ）において説明したフォトリソグラフィ工程と同様であるので、説明を省略する。
【００２８】
次に、図６（ａ）に示すように、フォトリソグラフィ工程により、絶縁体層２２ｃ上に、コイル導体２４ｃを形成すると共に、絶縁体層２２ｂの開口Ｏ５，Ｏ６にビアホール導体ｂ２，Ｂ２を形成する。これにより、ビアホール導体ｂ２を介してコイル導体２４ｂ，２４ｃが接続される。なお、図６（ａ）におけるフォトリソグラフィ工程は、図３（ｃ）から図４（ｃ）において説明したフォトリソグラフィ工程と同様であるので、説明を省略する。この後、図５（ａ）から図６（ａ）に示した工程を繰り返すことにより、絶縁体層２２ｄ，２２ｅ、コイル導体２４ｄ〜２４ｅ及びビアホール導体ｂ３，ｂ４，Ｂ３，Ｂ４を形成する。なお、コイル導体２４ｃ，２４ｅは、図６（ａ）に示す形状を有し、１ターンのターン数を有している。また、コイル導体２４ｂ，２４ｄは、図５（ｂ）に示す形状を有し、１ターンのターン数を有している。すなわち、コイルＬでは、ｚ軸方向に２種類の形状のコイル導体２４が交互に並んでいる。
【００２９】
次に、図６（ｂ）に示すように、フォトリソグラフィ工程により、絶縁体層２２ｅ及びコイル導体２４ｅ上に、開口Ｏ７，Ｏ８が設けられた絶縁体層２２ｆを形成する。図６（ｂ）に示す工程は、図５（ａ）に示す工程と同じであるので、これ以上の詳細な説明を省略する。
【００３０】
次に、図６（ｃ）に示すように、フォトリソグラフィ工程により、絶縁体層２２ｆ上に、コイル導体２４ｆ及び導体層１７ａ，１７ｂを形成すると共に、絶縁体層２２ｆの開口Ｏ７，Ｏ８にビアホール導体ｂ５，Ｂ５を形成する。より詳細には、カット線Ｌ１に沿ってｙ軸方向に延在する導体層１７ａを形成すると共に、カット線Ｌ２に沿ってｙ軸方向に延在する導体層１７ｂを形成する。なお、図６（ｃ）では、複数の電子部品１０ａが同時に形成されているので、導体層１７ａのｘ軸方向の負方向側にも、導体層１７ａを形成する。同様に、導体層１７ｂのｘ軸方向の正方向側にも、導体層１７ｂを形成する。なお、図６に示すように、２つ並んでいる導体層１７ａ，１７ｂは、ｚ軸方向から平面視したときに、ｘ軸方向に幅Ｗ１を有している。
【００３１】
また、コイル導体２４ｆの一端は、導体層１７ａに接続されている。一方、ビアホール導体Ｂ５は、導体層１７ｂに接続されている。これにより、導体層１７ｂは、ビアホール導体Ｂ１〜Ｂ５（ビアホール導体Ｂ３，Ｂ４については図示せず）を介してコイル導体２４ａに接続されている。よって、コイルＬは、導体層１７ａ，１７ｂ間に接続されている。以上のように、図２（ａ）〜図６（ｂ）に示す工程にて、絶縁体層と導体層とを積層することにより、絶縁体層２０，２２ａ〜２２ｆ、コイル導体２４ａ〜２４ｅ及びビアホール導体ｂ１〜ｂ４，Ｂ１〜Ｂ４を形成する。
【００３２】
次に、図７（ａ）に示すように、フォトリソグラフィ工程により、絶縁体層２２ｇ、コイル導体２４ｆ及び導体層１７ａ，１７ｂ上に、開口Ｏ９，Ｏ１０が設けられた絶縁体層２２ｇを形成する。開口Ｏ９は、ｚ軸方向から平面視したときに、カット線Ｌ１及び導体層１７ａと重なるように、ｙ軸方向に延在している溝である。そして、開口Ｏ９は、２つの導体層１７ａの幅Ｗ１よりも狭い幅Ｗ２を有している。また、開口Ｏ１０は、ｚ軸方向から平面視したときに、カット線Ｌ２及び導体層１７ｂと重なるように、ｙ軸方向に延在している溝である。そして、開口Ｏ１０は、２つの導体層１７ｂの幅Ｗ１よりも狭い幅Ｗ２を有している。なお、開口Ｏ９，Ｏ１０はそれぞれ、導体層１７ａ，１７ｂからはみ出さないように重なっている。
【００３３】
次に、図７（ｂ）に示すように、フォトリソグラフィ工程により、絶縁体層２２ｇ上に、開口Ｏ１１，Ｏ１２が設けられた絶縁体層２２ｈを形成する。開口Ｏ１１は、ｚ軸方向から平面視したときに、カット線Ｌ１及び開口Ｏ９と重なるように、ｙ軸方向に延在している溝である。そして、開口Ｏ１１は、導体層１７ａの幅Ｗ１及び開口Ｏ９の幅Ｗ２よりも広い幅Ｗ３を有している。また、開口Ｏ１２は、ｚ軸方向から平面視したときに、カット線Ｌ２及び開口Ｏ１０と重なるように、ｙ軸方向に延在している溝である。そして、開口Ｏ１２は、導体層１７ｂの幅Ｗ１及び開口Ｏ１０の幅Ｗ２よりも広い幅Ｗ３を有している。なお、導体層１７ａ，１７ｂ及び開口Ｏ９，Ｏ１０はそれぞれ、開口Ｏ１１，Ｏ１２からはみ出さないように重なっている。
【００３４】
次に、図７（ｃ）に示すように、開口Ｏ９，Ｏ１０の内周面、及び、ｚ軸方向から平面視したときに、絶縁体層２２ｇ上において開口Ｏ９，Ｏ１０に隣接する領域に対して、外部電極１４ａ，１４ｂとなる導体層１５ａ，１５ｂ，１６ａ，１６ｂを、コイル導体２４と電気的に接続するように形成する。具体的には、フォトリソグラフィ工程により、開口Ｏ９〜Ｏ１２に対して、導電材料を充填する。これにより、開口Ｏ９，Ｏ１０にはそれぞれ、導体層１６ａ，１６ｂが形成され、開口Ｏ１１，Ｏ１２にはそれぞれ、導体層１５ａ，１５ｂが形成される。なお、ｚ軸方向から平面視したときに、絶縁体層２２ｇ上において開口Ｏ９，Ｏ１０に隣接する領域とは、図７（ｂ）において、ｚ軸方向から平面視したときに、開口Ｏ１１，Ｏ１２において、開口Ｏ９，Ｏ１０と重なっていない領域である。以上の工程を経て、絶縁体層２０，２２ａ〜２２ｈからなる未焼成のマザー積層体１１２を得る。
【００３５】
次に、マザー積層体１１２を、開口Ｏ９，Ｏ１０に沿ってカットして、未焼成の複数の積層体１２を得る。具体的には、マザー積層体１１２をカット線Ｌ１〜Ｌ４に沿ってカットする。これにより、図８に示す、未焼成の積層体１２が得られる。
【００３６】
次に、未焼成の複数の積層体１２を８００℃以上の温度で焼成する。これにより、絶縁体層２０，２２ａ〜２２ｈ、コイル導体２４ａ〜２４ｆ、ビアホール導体ｂ１〜ｂ５，Ｂ１〜Ｂ５及び導体層１５ａ，１５ｂ，１６ａ，１６ｂ，１７ａ，１７ｂが同時に焼成される。
【００３７】
以上の工程により、焼成された積層体１２が得られる。次に、積層体１２にバレル加工をして、面取りを行う。最後に、導体層１５ａ，１５ｂ，１６ａ，１６ｂの表面に、Ｎｉめっき／Ｓｎめっきを施すことにより、外部電極１４ａ，１４ｂを形成する。以上の工程を経て、図１に示すような電子部品１０ａが完成する。
【００３８】
（効果）
以上のような電子部品１０ａの製造方法によれば、以下に説明するように外部電極１４が積層体１２から剥離することを抑制できる。より詳細には、従来の表面実装型電子部品５０１（図１２参照）の製造方法では、外部電極５０６は、マザー積層体５１０の焼成後に、マザー積層体５１０に形成される。そのため、表面実装型電子部品５０１の製造方法では、外部電極５０６がマザー積層体５１０に対して十分に密着しないおそれがある。
【００３９】
そこで、電子部品１０ａの製造方法では、積層体１２及び外部電極１４を同時に焼成している。これにより、積層体１２及び外部電極１４の焼成時において、積層体１２の収縮挙動と外部電極１４の収縮挙動とをそろえることができ、積層体１２と外部電極１４との間に不要な応力が発生することを抑制できる。そのため、電子部品１０ａでは、表面実装型電子部品５０１に比べて、外部電極１４が積層体１２に対して強固に密着するようになる。その結果、電子部品１０ａの製造方法によれば、外部電極１４が積層体１２から剥離することが抑制されるようになる。
【００４０】
また、電子部品１０ａの製造方法によれば、以下の理由によっても、外部電極１４が積層体１２から剥離することを抑制できる。より詳細には、電子部品１０ａでは、外部電極１４と接続されている導体層１７は、積層体１２内に設けられている。そのため、導体層１７と積層体１２との間には、アンカー効果が発生する。その結果、電子部品１０ａの製造方法によれば、外部電極１４が積層体１２から剥離することが抑制されるようになる。
【００４１】
また、電子部品１０ａの製造方法によれば、以下に説明するように、外部電極１４とコイルＬとの間に発生する浮遊容量を低減することができる。より詳細には、外部電極１４は、積層体１２のｚ軸方向の正方向側の面の一部及び積層体１２のｘ軸方向の両端に位置する側面の一部にのみ設けられている。したがって、電子部品１０ａでは、例えば、外部電極１４が積層体１２のｘ軸方向の両端に位置する側面全面に設けられている場合に比べて、外部電極１４とコイルＬとが対向する面積が小さくなる。その結果、電子部品１０ａでは、外部電極１４とコイルＬとの間に発生する浮遊容量を低減することができる。
【００４２】
（変形例）
以下に、変形例に係る電子部品１０ｂの製造方法について図面を参照しながら説明する。図９は、変形例に係る電子部品１０ｂの透視図である。電子部品１０ａと電子部品１０ｂとの相違点は、電子部品１０ａでは導体層１５ａ，１５ｂが積層体１２に埋め込まれているのに対して、電子部品１０ｂでは導体層１５ａ，１５ｂが積層体１２のｚ軸方向の正方向側の面上に形成されている点である。
【００４３】
以下に、図面を参照しながら電子部品１０ｂの製造方法について説明する。図１０は、電子部品１０ｂの製造過程における上視図及び断面構造図である。なお、電子部品１０ｂの製造工程において絶縁体層２２ｇを形成する工程（図１０（ａ）参照）までは、電子部品１０ａの製造工程において絶縁体層２２ｇを形成する工程（図７（ａ）参照）と同じである。
【００４４】
次に、図１０（ｂ）に示すように、開口Ｏ９，Ｏ１０の内周面、及び、ｚ軸方向から平面視したときに、絶縁体層２２ｇ上において開口Ｏ９，Ｏ１０に隣接する領域に対して、外部電極１４ａ，１４ｂとなる導体層１５ａ，１５ｂ，１６ａ，１６ｂを形成する。具体的には、フォトリソグラフィ工程により、開口Ｏ９，Ｏ１０に対して、導電材料を充填して導体層１５ａ，１５ｂを形成すると共に、ｚ軸方向から平面視したときに、カット線Ｌ１，Ｌ２をｘ軸方向の中心とする幅Ｗ３の導体層１６ａ，１６ｂを形成する。これにより、絶縁体層２０，２２ａ〜２２ｇからなる未焼成のマザー積層体１１２が得られる。
【００４５】
次に、マザー積層体１１２を、開口Ｏ９，Ｏ１０に沿ってカットして、未焼成の複数の積層体１２を得る。具体的には、マザー積層体１１２をカット線Ｌ１〜Ｌ４に沿ってカットして、複数の未焼成の積層体１２を得る。更に、複数の未焼成の積層体１２を８００℃以上の温度で焼成する。これにより、絶縁体層２０，２２ａ〜２２ｇ、コイル導体２４ａ〜２４ｆ、ビアホール導体ｂ１〜ｂ５，Ｂ１〜Ｂ５及び導体層１５ａ，１５ｂ，１６ａ，１６ｂ，１７ａ，１７ｂが同時に焼成される。この後に行われる工程は、電子部品１０ａにおいて行われる工程と同じであるので説明を省略する。
【００４６】
図１１は、その他の変形例に係る電子部品１０ｃの透視図である。図１１に示すように、外部電極１４は、導体層１６（１６'ａ，１６'ｂ），１７（１７'ａ，１７'ｂ）を更に含んでいてもよい。導体層１６'は、積層体１２の側面において、導体層１６のｚ軸方向の負方向側に設けられている。また、導体層１７'は、積層体１２内において、導体層１７から所定距離だけｚ軸方向の負方向側に離れた位置において、ｙ軸方向に延在している。そして、導体層１６と導体層１６'とは接続されており、導体層１６'と導体層１７'とは接続されている。このような電子部品１０ｃによれば、外部電極１４が積層体１２から剥離することをより効果的に低減できる。
【００４７】
なお、積層体１２に内蔵される回路素子は、コイルＬに限らない。よって、積層体１２には、コンデンサやフィルタ等の素子が内蔵されていてもよい。
【００４８】
また、導体層１７は、必ずしも設けられていなくてもよい。
【００４９】
また、レジスト膜５０ａ，５０ｂを介して露光する代わりに、フォトマスクを介して露光するようにしてもよい。
【産業上の利用可能性】
【００５０】
本発明は、電子部品の製造方法に有用であり、特に、積層体から外部電極が剥がれることを抑制できる点において優れている。
【符号の説明】
【００５１】
Ｂ１〜Ｂ５，ｂ１〜ｂ５  ビアホール導体
Ｌ コイル
Ｌ１〜Ｌ４  カット線
Ｏ１〜Ｏ１２  開口
１０ａ〜１０ｃ  電子部品
１２  積層体
１４ａ，１４ｂ  外部電極
１５ａ，１５ｂ，１６ａ，１６ｂ，１６'ａ，１６'ｂ，１７ａ，１７ｂ，１７'ａ，１７'ｂ，１２４ａ  導体層
２０，２２ａ〜２２ｈ，１２０  絶縁体層
２４ａ〜２４ｆ  コイル導体
５０ａ，５０ｂ  レジスト膜
６０  方向認識マーク
１１２  マザー積層体
【図１】
0005585576.tif 000002
【図２】
0005585576.tif 000003
【図３】
0005585576.tif 000004
【図４】
0005585576.tif 000005
【図５】
0005585576.tif 000006
【図６】
0005585576.tif 000007
【図７】
0005585576.tif 000008
【図８】
0005585576.tif 000009
【図９】
0005585576.tif 000010
【図１０】
0005585576.tif 000011
【図１１】
0005585576.tif 000012
【図１２】
0005585576.tif 000013