(57)【特許請求の範囲】
【請求項１】
パッケージ外部領域とパッケージ内部領域を有し、側面の上端にカエリ面が設けられ、前記側面の上端近傍に破断面が設けられたリードフレームを用いる半導体装置の製造方法であって、
前記パッケージ外部領域において前記リードフレームの前記側面の前記上端を面取り加工する工程と、
前記パッケージ内部領域において前記リードフレーム上に半導体素子を搭載して樹脂で封止する工程と、
面取り加工及び樹脂封止の後に、前記パッケージ外部領域において前記リードフレームの前記側面に設けられた樹脂バリを除去する工程とを備え、
前記樹脂で封止する際にモールド金型を用い、
前記モールド金型により前記面取り加工も同時に行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記リードフレームの前記側面の下端を面取り加工する工程を更に備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記面取り加工し、前記樹脂で封止した後に、前記リードフレームの前記側面に前記樹脂バリが設けられた部分を曲げ加工することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスファーモールドを行う樹脂封止型の半導体装置の製造方法に関する。
【背景技術】
【０００２】
リードフレームは順送金型により金属板から打ち抜くことで形成される。その際にリードフレームの側面にカエリ面、破断面、ダレ面が設けられる。この破断面などにより樹脂バリとリードフレームとの密着力が強化されるため、樹脂バリの除去が困難となる。
【０００３】
そこで、ダム部にモールド樹脂と密着性の低い物質を付けて、樹脂バリの除去性を向上させる方法が提案されている（例えば、特許文献１の図１１参照）。しかし、この方法でも樹脂バリを容易に除去できなかった。また、手間とコストがかかり、現実の生産工程には取り込み難いという問題もあった。
【０００４】
これに対して、リードフレームの側面を垂直にシェービング加工することで、カエリ面や破断面を除去する方法が提案されている（例えば、特許文献２参照）。これにより、樹脂バリを容易に除去することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平４−１６４３５６号公報
【特許文献２】特開平２−２０２０４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
装置の小型化に伴ってリードフレームの端子間の距離（空間距離）が小さくなり、リードフレームの端子間の放電が発生するという問題があった。リードフレームの側面を垂直にシェービング加工する方法でも放電の問題があった。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、その目的は樹脂バリを容易に除去することができ、かつリードフレームの端子間の放電を抑制することができる半導体装置の製造方法を得るものである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置の製造方法は、パッケージ外部領域とパッケージ内部領域を有し、側面の上端にカエリ面が設けられ、前記側面の上端近傍に破断面が設けられたリードフレームを用いる半導体装置の製造方法であって、前記パッケージ外部領域において前記リードフレームの前記側面の前記上端を面取り加工する工程と、前記パッケージ内部領域において前記リードフレーム上に半導体素子を搭載して樹脂で封止する工程と、面取り加工及び樹脂封止の後に、前記パッケージ外部領域において前記リードフレームの前記側面に設けられた樹脂バリを除去する工程とを備え、前記樹脂で封止する際にモールド金型を用い、前記モールド金型により前記面取り加工も同時に行うことを特徴とする。
【発明の効果】
【０００９】
本発明により、樹脂バリを容易に除去することができ、かつリードフレームの端子間の放電を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１で用いるリードフレームを示す上面図である。
【図２】図１のリードフレームのリード端子を示す断面図である。
【図３】本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図４】本発明の実施の形態１に係る半導体装置の製造方法を説明するための上面図である。
【図５】本発明の実施の形態１に係る半導体装置の製造方法を説明するための上面図である。
【図６】本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図７】リード端子間の最短距離に位置するリード端子の側面の面積を説明するための断面図である。
【図８】本発明の実施の形態１に係る半導体装置の製造方法の変形例１を説明するための断面図である。
【図９】本発明の実施の形態１に係る半導体装置の製造方法の変形例２を説明するための断面図である。
【図１０】本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１１】本発明の実施の形態３に係る半導体装置の製造方法を説明するための上面図である。
【図１２】図１１の一部を拡大した断面図である。
【図１３】本発明の実施の形態４に係る半導体装置の製造方法を説明するための断面図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１２】
実施の形態１．
本発明の実施の形態１に係る半導体装置の製造方法について図面を参照して説明する。図１は、本発明の実施の形態１で用いるリードフレームを示す上面図である。リードフレーム１は、ダイパッド２と、リード端子３と、タイバー４とを有する。リードフレーム１の領域は、後の工程で樹脂封止されないパッケージ外部領域５と、後の工程で樹脂封止されるパッケージ内部領域６とに分けられる。
【００１３】
図２は、図１のリードフレームのリード端子を示す断面図である。リードフレーム１は順送金型により金属板から打ち抜くことで形成される。その際にリードフレーム１の側面の上端にカエリ面７が設けられ、側面の上端近傍に破断面８が設けられ、側面の下端にダレ面９が設けられる。リードフレーム１の側面において、せん断面がフレーム厚に対して約７０％、破断面８がフレーム厚に対して約３０％である。
【００１４】
図３，６は、本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。図４，５は、本発明の実施の形態１に係る半導体装置の製造方法を説明するための上面図である。
【００１５】
まず、図３に示すように、パッケージ外部領域５においてリードフレーム１のカエリ面７と破断面８が設けられた部分を面取り加工（Ｃ面加工）する。ただし、パッケージ内部領域６ではカエリ面７、破断面８、及びダレ面９を残したままにする。
【００１６】
面取り加工可能な角度θは３°〜８７°である。ただし、面取り加工が最も容易にできる角度θは４５°である。具体的な面取り加工の方法として、リード金型によるリードフレーム１の角部のカット、リード金型のクランプ圧によるリードフレーム１の角部の変形、シェービング、やすりによる研削などがある。
【００１７】
次に、図４に示すように、パッケージ内部領域６においてリードフレーム１のダイパッド２上に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やダイオードなどの半導体素子１０を半田により搭載する。そして、ワイヤ１１により半導体素子１０とリード端子３を接続する。その後、図５及び図６に示すように、半導体素子１０及びワイヤ１１をモールド樹脂１２で封止する。この際に、パッケージ外部領域５においてリードフレーム１の側面に樹脂バリ１３が設けられる。
【００１８】
次に、アルカリ溶液中での電解剥離や高圧の水を噴射することにより、樹脂バリ１３を除去する。以上の構成により本実施の形態に係る半導体装置が製造される。
【００１９】
上述のように本実施の形態では、パッケージ外部領域５においてリードフレーム１のカエリ面７と破断面８が設けられた部分を面取り加工する。これにより、樹脂バリ１３の引っ掛かり起点が無くなるため、樹脂バリ１３を電解バリ取りや水圧バリ取りで容易に除去することができる。従って、リード端子３の成形性を向上させ、外装半田めっきの不着部を低減することができる。
【００２０】
また、パッケージ内部領域６でカエリ面７等を残したままの状態にすることにより、モールド樹脂１２の引っ掛かり性や密着性が向上して、リードフレーム１とモールド樹脂１２との界面を起点とする樹脂クラックや剥離を抑制することができる。
【００２１】
また、図７は、リード端子間の最短距離に位置するリード端子の側面の面積を説明するための断面図である。図面上側が実施の形態１、図面下側が比較例である。実施の形態１では面取り加工を行っているが、比較例では面取り加工を行っていない。面積Ｓは、リード端子３間の最短距離に位置するリード端子３の側面の面積である。実施の形態１では面積Ｓを比較例よりも減少することができる。従って、リード端子３間の距離を狭くしても、リード端子３間の放電を抑制することができる。このため、装置を小型化することができる。
【００２２】
図８は、本発明の実施の形態１に係る半導体装置の製造方法の変形例１を説明するための断面図である。面取り加工精度が悪いと、面取り加工後に破断面８が残る場合がある。この場合でも、破断面８の残存する側面の上下方向の幅Ｗをフレーム厚Ｔの１０％以下にすれば、樹脂バリ１３を次工程で容易に除去することができる。
【００２３】
図９は、本発明の実施の形態１に係る半導体装置の製造方法の変形例２を説明するための断面図である。モールド樹脂１２で封止した後に、リードフレーム１のカエリ面７と破断面８が設けられた部分を面取り加工してもよい。樹脂バリ１３のリードフレーム１と強く密着している部分を面取り加工で除去することにより、残りの樹脂バリ１３を次工程で容易に除去することができる。
【００２４】
実施の形態２．
図１０は、本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。本実施の形態では、パッケージ外部領域５においてリードフレーム１のダレ面９が設けられた部分も面取り加工する。これにより、リード端子３間の最短距離に位置するリード端子３の側面の面積を実施の形態１よりも減少することができる。従って、リード端子３間の放電を更に抑制することができる。
【００２５】
実施の形態３．
図１１は本発明の実施の形態３に係る半導体装置の製造方法を説明するための上面図であり、図１２はその一部を拡大した断面図である。
【００２６】
モールド樹脂１２で封止する際に、モールド金型である上金型１４と下金型１５を用いる。まず、リードフレーム１を下金型１５上に置く。次に、リードフレーム１を上金型１４と下金型１５で挟み込む。このモールド金型クランプ時に、上金型１４の突起部１６をリードフレーム１の角部に押し付けて角部を変形させることで、面取り加工を同時に行う。その後、ランナーゲート１７から上金型１４と下金型１５の間にモールド樹脂１２を注入する。
【００２７】
このように樹脂封止と同時に面取り加工を行うことで間材・工数・時間を削減できるため、加工コストを低減することができる。ただし、本実施の形態を実行するためには、半導体素子１０への影響がないこと、リードフレーム１の位置合わせが十分であること、及び突起部１６による面取り加工が容易であることが必要である。
【００２８】
実施の形態４．
図１３は、本発明の実施の形態４に係る半導体装置の製造方法を説明するための断面図である。実施の形態１〜３と同様に面取り加工及び樹脂止した後に、リードフレーム１の側面に樹脂バリ１３が設けられた部分を曲げ加工する。これにより、リードフレーム１の側面に付着した樹脂バリ１３に応力が発生するため、樹脂バリ１３の除去が容易となる。
【符号の説明】
【００２９】
１  リードフレーム
５  パッケージ外部領域
６  パッケージ内部領域
７  カエリ面
８  破断面
９  ダレ面
１０  半導体素子
１２  モールド樹脂（樹脂）
１３  樹脂バリ
１４  上金型（モールド金型）
１５  下金型（モールド金型）
【図１】
0005549612.tif 000002
【図２】
0005549612.tif 000003
【図３】
0005549612.tif 000004
【図４】
0005549612.tif 000005
【図５】
0005549612.tif 000006
【図６】
0005549612.tif 000007
【図７】
0005549612.tif 000008
【図８】
0005549612.tif 000009
【図９】
0005549612.tif 000010
【図１０】
0005549612.tif 000011
【図１１】
0005549612.tif 000012
【図１２】
0005549612.tif 000013
【図１３】
0005549612.tif 000014