(57)【特許請求の範囲】
【請求項１】
帯域伝送方式のアナログ信号を表現する１ｂｉｔ量子化信号を出力する変換器と、
前記１ｂｉｔ量子化信号に対するベースバンド伝送路符号化処理を実行する符号化部と、を備え、
前記ベースバンド伝送路符号化処理は、前記アナログ信号に対する周波数変換となる処理であるとともに、前記１ｂｉｔ量子化信号における２種類のｂｉｔ値の出現頻度が異なるように符号化されるベースバンド伝送路符号化処理である
ことを特徴とする信号変換装置。
【請求項２】
前記符号化部は、前記１ｂｉｔ量子化信号に対する第１ベースバンド伝送路符号化処理及び前記１ｂｉｔ量子化信号に対する第２ベースバンド伝送路符号化処理を、選択的に切り替えて実行可能であり、
前記第１ベースバンド伝送路符号化処理は、前記アナログ信号に対する周波数変換となる処理であるとともに、前記１ｂｉｔ量子化信号における２種類のｂｉｔ値の出現頻度が異なるように符号化されるベースバンド伝送路符号化処理であり、
前記第２ベースバンド伝送路符号化処理は、前記アナログ信号に対する周波数変換となる処理であるとともに、前記１ｂｉｔ量子化信号における２種類のｂｉｔ値の出現頻度が同じになるように符号化されるベースバンド伝送路符号化処理である
請求項１記載の信号変換装置。
【請求項３】
前記符号化部は、前記第１ベースバンド伝送路符号化処理及び前記第２ベースバンド伝送路符号化処理を、前記アナログ信号の周波数に応じて選択的に切り替えて実行する
請求項２記載の信号変換装置。
【請求項４】
前記第１ベースバンド伝送路符号化処理は、ＲＺ符号化処理である
請求項２又は３記載の信号変換装置。
【請求項５】
前記第２ベースバンド伝送路符号化処理は、マンチェスタ符号化処理である
請求項２〜４のいずれか１項に記載の信号変換装置。
【請求項６】
前記符号化部は、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに応じた伝送路符号化値を規定したルックアップテーブルを有し、前記ルックアップテーブルに基づいて、ベースバンド伝送路符号化処理を実行する
請求項１〜５のいずれか１項に記載の信号変換装置。
【請求項７】
前記変換器は、前記１ｂｉｔ量子化信号を、パラレル出力するよう構成され、
前記符号化部は、パラレルの前記１ｂｉｔ量子化信号に対して、ベースバンド伝送路符号化処理を実行するよう構成されているとともに、ベースバンド伝送路符号化処理されたパラレルの信号をシリアルに変換して出力するパラレル−シリアル変換部を備えている
請求項１〜６のいずれか１項に記載の信号変換装置。
【請求項８】
前記符号化部は、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに応じた伝送路符号化値を規定したルックアップテーブルを有し、
前記ルックアップテーブルは、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに対して複数の伝送路符号化値が規定されており、
前記符号化部は、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに対して規定された複数の伝送路符号化値のいずれかを選択して、ベースバンド伝送路符号化処理を実行する
請求項７記載の信号変換装置。
【請求項９】
帯域伝送方式のアナログ信号を表現する１ｂｉｔ量子化信号を出力する変換器と、
前記１ｂｉｔ量子化信号に対するベースバンド伝送路符号化処理を実行する符号化部と、を備え、
前記符号化部は、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに応じた伝送路符号化値を規定したルックアップテーブルを有し、前記ルックアップテーブルに基づいて、ベースバンド伝送路符号化処理を実行する
ことを特徴とする信号変換装置。
【請求項１０】
帯域伝送方式のアナログ信号を表現する１ｂｉｔ量子化信号を出力する変換器と、
前記１ｂｉｔ量子化信号に対するベースバンド伝送路符号化処理を実行する符号化部と、を備え、
前記変換器は、前記１ｂｉｔ量子化信号を、パラレル出力するよう構成され、
前記符号化部は、パラレルの前記１ｂｉｔ量子化信号に対して、ベースバンド伝送路符号化処理を実行するよう構成されているとともに、ベースバンド伝送路符号化処理されたパラレルの信号をシリアルに変換して出力するパラレル−シリアル変換部を備えている
ことを特徴とする信号変換装置。
【請求項１１】
前記符号化部は、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに応じた伝送路符号化値を規定したルックアップテーブルを有し、
前記ルックアップテーブルは、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに対して複数の伝送路符号化値が規定されており、
前記符号化部は、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに対して規定された複数の伝送路符号化値のいずれかを選択して、ベースバンド伝送路符号化処理を実行する
請求項１０記載の信号変換装置。
【請求項１２】
請求項１記載の信号変換装置を備え、
前記ベースバンド伝送路符号化処理が施された前記１ｂｉｔ量子化信号を送信する
ことを特徴とする送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号変換装置及び送信機に関するものである。
【背景技術】
【０００２】
アナログ波形を表現する１ｂｉｔのパルス列（1 bit plus train）を生成する技術として、例えば、ΔΣ変調（Delta Sigma Modulation）がある（非特許文献１参照）。
【０００３】
ΔΣ変調は、オーバサンプリング変調の一種である。ΔΣ変調器は、ループフィルタと量子化器とを備えて構成される。量子化器は、量子化信号として１ｂｉｔのパルス列を出力することができる。
【０００４】
ΔΣ変調器から出力された１ｂｉｔのパルス列は、アナログフィルタを通過するだけで、元のアナログ波形となる。つまり、ΔΣ変調器から出力された１ｂｉｔのパルス列は、デジタル信号であるが、アナログ波形を表現したものとなっており、デジタル信号としての性質とアナログ信号としての性質を両方有している。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】和保  孝雄、安田  明  監訳（原著者  Richard Schreier, Gabor C. Temes）ΔΣ型アナログ／デジタル変換器入門（Understanding Delta-Sigma Data Converters）、丸善株式会社、２００７，ｐｐ１−１７
【発明の概要】
【発明が解決しようとする課題】
【０００６】
１ｂｉｔ量子化信号は、０又は１の値をとるパルス列となる。１ｂｉｔのパルス列において、連続した０の直後に１が出力される場合又は連続した１の直後に０が出力される場合と、０，１を交互に出力する場合とで、パルス波形が異なることがある。ここで、連続する０又は１の数をランレングスという。
【０００７】
ランレングスが大きくなると、パルス波形を生成するデジタル回路内の寄生容量や、回路間のＡＣ結合コンデンサー等に充電が行われる。このため、連続した０又は１の後に、別の信号（１又は０）を出力しようとした瞬間に放電が始まり、０，１が交互に変化する場合とは異なった電流の流れが生じる。このため、連続した０又は１の後に別の信号が発生すると、通常とは異なった波形歪が発生する。
したがって、パルスの波形歪を抑える観点からは、ランレングスが小さいのが好ましい。
【０００８】
ランレングスが大きい場合のパルス波形の歪の発生の問題は、搬送波を用いないベースバンド伝送方式では、従来から知られているものである。ベースバンド伝送方式では、このような問題に対しては、ベースバンド伝送路符号化技術によって対策が施される。
【０００９】
しかし、搬送波を用いる帯域伝送方式のアナログ信号（変調波）を表現する１ｂｉｔ量子化信号において、パルスの波形の歪が問題となるのか否かについて、これまで考慮されたことが無かった。
【００１０】
本発明者は、搬送波を用いる帯域伝送方式のアナログ信号（変調波）を表現する１ｂｉｔ量子化信号において、パルスの波形の歪が、アナログ信号の信号特性に影響していることを初めて見出した。
そこで本発明者は、帯域伝送方式のアナログ信号（変調波）を表現する１ｂｉｔ量子化信号においても、パルスの波形の歪を抑えるために、ベースバンド伝送路符号化技術の適用が好ましいであろうとの知見を得た。しかし、ベースバンド伝送路符号化が帯域伝送方式のアナログ信号に与える影響をできるだけ抑えることも望まれる。
【００１１】
そこで、本発明は、帯域伝送方式のアナログ信号を表現する１ｂｉｔ量子化信号において、ベースバンド伝送路符号化技術を適用しつつも、ベースバンド伝送路符号化が帯域伝送方式のアナログ信号に与える影響をできるだけ抑えることを目的とする。
【課題を解決するための手段】
【００１２】
（１）第１の観点からみた本発明は、帯域伝送方式のアナログ信号を表現する１ｂｉｔ量子化信号を出力する変換器と、前記１ｂｉｔ量子化信号に対するベースバンド伝送路符号化処理を実行する符号化部と、を備え、前記ベースバンド伝送路符号化処理は、前記アナログ信号に対する周波数変換となる処理であるとともに、前記１ｂｉｔ量子化信号における２種類のｂｉｔ値の出現頻度が異なるように符号化されるベースバンド伝送路符号化処理であることを特徴とする信号変換装置である。
【００１３】
上記本発明によれば、帯域伝送方式のアナログ信号を表現する１ｂｉｔ量子化信号に対してベースバンド伝送路符号化処理が実行される。ベースバンド伝送路符号化処理は、前記アナログ信号に対する周波数変換となる処理であることで、前記アナログ信号の周波数が変換されるだけで、スペクトラムは保存される。また、１ｂｉｔ量子化信号における２種類のｂｉｔ値の出現頻度が異なるように符号化されることで、アナログ信号のＤＣ成分を含む低周波成分が抑制されることが防止される。
【００１４】
（２）前記符号化部は、前記１ｂｉｔ量子化信号に対する第１ベースバンド伝送路符号化処理及び前記１ｂｉｔ量子化信号に対する第２ベースバンド伝送路符号化処理を、選択的に切り替えて実行可能であり、前記第１ベースバンド伝送路符号化処理は、前記アナログ信号に対する周波数変換となる処理であるとともに、前記１ｂｉｔ量子化信号における２種類のｂｉｔ値の出現頻度が異なるように符号化されるベースバンド伝送路符号化処理であり、前記第２ベースバンド伝送路符号化処理は、前記アナログ信号に対する周波数変換となる処理であるとともに、前記１ｂｉｔ量子化信号における２種類のｂｉｔ値の出現頻度が同じになるように符号化されるベースバンド伝送路符号化処理であるのが好ましい。
【００１５】
出現頻度が同じになるように符号化される第２ベースバンド伝送路符号化処理では、出力の大きさが周波数によって異なる。したがって、１ｂｉｔ量子化信号における２種類のｂｉｔ値の出現頻度が異なるように符号化される第１ベースバンド伝送路符号化処理と、前記第２ベースバンド伝送路符号化処理とを選択的に切り替えて実行することで、符号化部からの出力の大きさを変化させることができる。
【００１６】
（３）前記符号化部は、前記第１ベースバンド伝送路符号化処理及び前記第２ベースバンド伝送路符号化処理を、前記アナログ信号の周波数に応じて選択的に切り替えて実行するのが好ましい。この場合、周波数に応じて適切なベースバンド伝送路符号化処理を選択することができる。
【００１７】
（４）前記第１ベースバンド伝送路符号化処理は、ＲＺ符号化処理であるのが好ましい。ＲＺ符号化処理は、アナログ信号に対する周波数変換となる処理であるとともに、前記１ｂｉｔ量子化信号における２種類のｂｉｔ値の出現頻度が異なるように符号化されるベースバンド伝送路符号化処理である。
【００１８】
（５）前記第２ベースバンド伝送路符号化処理は、マンチェスタ符号化処理であるのが好ましい。マンチェスタ符号化処理は、前記アナログ信号に対する周波数変換となる処理であるとともに、前記１ｂｉｔ量子化信号における２種類のｂｉｔ値の出現頻度が同じになるように符号化されるベースバンド伝送路符号化処理である。
【００１９】
（６）前記符号化部は、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに応じた伝送路符号化値を規定したルックアップテーブルを有し、前記ルックアップテーブルに基づいて、ベースバンド伝送路符号化処理を実行するのが好ましい。この場合、ルックアップテーブルに基づいて符号化処理を容易に行うことができる。
【００２０】
（７）前記変換器は、前記１ｂｉｔ量子化信号を、パラレル出力するよう構成され、前記符号化部は、パラレルの前記１ｂｉｔ量子化信号に対して、ベースバンド伝送路符号化処理を実行するよう構成されているとともに、ベースバンド伝送路符号化処理されたパラレルの信号をシリアルに変換して出力するパラレル−シリアル変換部を備えているのが好ましい。この場合、ベースバンド伝送路符号化処理をパラレルに行うことができる。
【００２１】
（８）前記符号化部は、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに応じた伝送路符号化値を規定したルックアップテーブルを有し、前記ルックアップテーブルは、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに対して複数の伝送路符号化値が規定されており、前記符号化部は、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに対して規定された複数の伝送路符号化値のいずれかを選択して、ベースバンド伝送路符号化処理を実行するのが好ましい。この場合、ルックアップテーブルには、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに対して複数の伝送路符号化値が規定されているため、前記符号化部は、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに対して規定された複数の伝送路符号化値のいずれかを選択して、ベースバンド伝送路符号化処理を実行することができる。
【００２２】
（９）他の観点からみた本発明は、帯域伝送方式のアナログ信号を表現する１ｂｉｔ量子化信号を出力する変換器と、前記１ｂｉｔ量子化信号に対するベースバンド伝送路符号化処理を実行する符号化部と、を備え、前記符号化部は、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに応じた伝送路符号化値を規定したルックアップテーブルを有し、前記ルックアップテーブルに基づいて、ベースバンド伝送路符号化処理を実行することを特徴とする信号変換装置である。
上記本発明によれば、ルックアップテーブルに基づいて符号化処理を容易に行うことができる。
【００２３】
（１０）他の観点からみた本発明は、帯域伝送方式のアナログ信号を表現する１ｂｉｔ量子化信号を出力する変換器と、前記１ｂｉｔ量子化信号に対するベースバンド伝送路符号化処理を実行する符号化部と、を備え、前記変換器は、前記１ｂｉｔ量子化信号を、パラレル出力するよう構成され、前記符号化部は、パラレルの前記１ｂｉｔ量子化信号に対して、ベースバンド伝送路符号化処理を実行するよう構成されているとともに、ベースバンド伝送路符号化処理されたパラレルの信号をシリアルに変換して出力するパラレル−シリアル変換部を備えていることを特徴とする信号変換装置である。
上記本発明によれば、ベースバンド伝送路符号化処理をパラレルに行うことができる。
【００２４】
（１１）前記符号化部は、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに応じた伝送路符号化値を規定したルックアップテーブルを有し、前記ルックアップテーブルは、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに対して複数の伝送路符号化値が規定されており、前記符号化部は、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに対して規定された複数の伝送路符号化値のいずれかを選択して、ベースバンド伝送路符号化処理を実行するのが好ましい。この場合、ルックアップテーブルには、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに対して複数の伝送路符号化値が規定されているため、前記符号化部は、前記１ｂｉｔ量子化信号における２種類のビット値それぞれに対して規定された複数の伝送路符号化値のいずれかを選択して、ベースバンド伝送路符号化処理を実行することができる。
【００２５】
（１２）他の観点からみた本発明は、前記（１）〜（１１）のいずれか１項に記載の信号変換装置を備え、前記ベースバンド伝送路符号化処理が施された前記１ｂｉｔ量子化信号を送信することを特徴とする送信機である。
【図面の簡単な説明】
【００２６】
【図１】信号変換装置を備えたシステム（送信機）の構成図である。
【図２】ΔΣ変調器の構成図である。
【図３】１次ローパス型ΔΣ変調器である。
【図４】１次ローパス型ΔΣ変調器から変換して得られた２次バンドパス型ΔΣ変調器である。
【図５】シミュレーション用の装置の構成図である。
【図６】対称波形の波形図である。
【図７】非対称波形の波形図である。
【図８】シミュレーションパラメータの説明図である。
【図９】対称波形のパワースペクトラムである。
【図１０】非対称波形のパワースペクトラムである。
【図１１】実測結果を示す図である。
【図１２】ＲＺ符号と周波数変換の説明図である。
【図１３】マンチェスタ符号と周波数変換の説明図である。
【図１４】ミキサの説明図である。
【図１５】（ａ）はバンドパス型ΔΣ変調器の出力のスペクトラムであり、（ｂ）は、バンドパス型ΔΣ変調器の出力をＲＺ符号化した信号のスペクトラムであり、（ｃ）は、バンドパス型ΔΣ変調器の出力をマンチェスタ符号化した信号のスペクトラムである。
【図１６】符号化部の第１例を示す図である。
【図１７】符号化部の第２例を示す図である。
【図１８】符号化部の第３例を示す図である。
【図１９】符号化部の第４例を示す図である。
【発明を実施するための形態】
【００２７】
以下、本発明の好ましい実施形態について図面を参照しながら説明する。
【００２８】
［１．システム構成］
図１は、実施形態に係る信号変換装置（信号変換部）７０を備えたシステム１を示している。このシステム１は、信号変換装置７０を備えたデジタル信号処理部２１と、アナログフィルタ３２と、を有している。
【００２９】
デジタル信号処理部２１は、帯域伝送方式のアナログ信号（変調波）であるＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号を表現するデジタル信号（１ｂｉｔ量子化信号；１ｂｉｔパルス列）を出力する。ＲＦ信号は、無線波として空間に放射されるべき信号であり、例えば、移動体通信のためのＲＦ信号、テレビ／ラジオなどの放送サービスのためのＲＦ信号である。
【００３０】
デジタル信号処理部２１から出力されたＲＦ信号は、アナログフィルタ（バンドパスフィルタ又はローパスフィルタ）３２に与えられる。１ｂｉｔパルス列が表現するアナログ信号は、ＲＦ信号以外のノイズ成分も含んでいる。そのノイズ成分は、アナログフィルタによって除去される。
１ｂｉｔパルス列は、アナログフィルタ３２を通過するだけで、純粋なアナログ信号となる。
【００３１】
このように、デジタル信号処理部２１では、デジタル信号処理で１ｂｉｔパルス列（１ｂｉｔ量子化信号）を生成することで、実質的に、ＲＦ信号を生成することができる。したがって、ＲＦ信号を表現している１ｂｉｔパルス列を、ＲＦ信号を処理する回路（例えば、無線通信機、テレビ受信機などのＲＦ信号受信機）に与えれば、その回路は、１ｂｉｔパルス列をアナログ信号として処理することができる。なお、この場合、アナログフィルタ３２は、ＲＦ信号を処理する回路に備わっていればよい。
【００３２】
アナログフィルタ３２として、バンドパスフィルタを用いるか、ローパスフィルタを用いるかは、ＲＦ信号の周波数によって、適宜決定される。
なお、信号変換装置７０が、バンドパス型ΔΣ変調によって信号変換を行う場合には、アナログフィルタ３２としてバンドパスフィルタが用いられ、ローパス型ΔΣ変調によって信号変換を行う場合には、アナログフィルタ３２としてローパスフィルタが用いられる。
【００３３】
デジタル信号処理部２１とアナログフィルタ３２との間の信号伝送路４は、回路基板に形成された信号配線であってもよいし、光ファイバー又は電気ケーブルなどの伝送線路であってもよい。また、信号伝送路４は、１ｂｉｔパルス列を送信するための専用線である必要は無く、インターネットなどのパケット通信を行う通信ネットワークであってもよい。パケット通信を行う通信ネットワークを信号伝送路４として用いる場合、送信側（デジタル信号処理部２１側）は、１ｂｉｔパルス列を、ビット列に変換して、信号伝送路４に送信し、受信側（アナログフィルタ３２側）が、受信したビット列を元の１ｂｉｔパルス列に復元すればよい。
【００３４】
デジタル信号処理部２１は、信号伝送路４に対して、１ｂｉｔパルス列を送信する送信機とみなすことができる。この場合、アナログフィルタ３２を有する装置は、ＲＦ信号の受信機となる。
また、システム１全体が送信機１であってもよい。例えば、送信機１は、デジタル信号処理部２１から出力された信号を増幅器にて増幅し、アンテナから出力するよう構成されていてもよい。この場合、アナログフィルタ３２は、デジタル信号処理部２１からアンテナの間に設けても良いし、アンテナがアナログフィルタ３２として機能してもよい。
【００３５】
デジタル信号処理部２１は、送信信号であるベースバンド信号（ＩＱ信号）を出力するベースバンド部２３と、デジタル直交変調などの処理を行う処理部２４と、信号変換装置（信号変換部）７０と、制御部３５と、を備えている。
【００３６】
ベースバンド部２３は、ＩＱベースバンド信号（Ｉ信号、Ｑ信号それぞれ）をデジタルデータとして出力する。
処理部２４は、ＩＱベースバンド信号に対してデジタル直交変調などの処理を行う。したがって、処理部２４からは、多ビットのデジタルデータ（離散値）によって表現されたデジタル信号形式の信号が出力される。
なお、処理部２４における変調は、直交変調に限らず、変調波を生成するための他の方式の変調であってもよい。
【００３７】
処理部２４は、直交変調のほか、ＤＰＤ(Digital Pre-distortion)、ＣＦＲ(Crest Factor Reduction)、ＤＵＣ(Digital Up Conversion)などの様々なデジタル信号処理を施す。処理部２４からは、上述のような各種のデジタル信号処理によって生成されたＲＦ信号が出力される。
【００３８】
処理部２４から出力されたデジタルＲＦ信号は、信号変換部７０に与えられる。本実施形態の信号変換部７０は、バンドパス型ΔΣ変調器（変換器２５）と、符号化部７１と、を有して構成されている。なお、変換器２５は、ローパス型ΔΣ変調器であってもよいし、ＰＷＭ変調器であってもよい。
【００３９】
ΔΣ変調器２５は、入力信号であるＲＦ信号に対して、ΔΣ変調を行って１ｂｉｔの量子化信号（１ｂｉｔパルス列）を出力する。ΔΣ変調器２５から出力された１ｂｉｔパルス列は、デジタル信号であるが、アナログＲＦ信号を表現したものとなっている。ΔΣ変調器２５から出力された１ｂｉｔパルス列は、符号化部７１に与えられる。
【００４０】
符号化部７１は、後述のようにアナログ信号における周波数変換機能を有している。符号化部７１は、符号化によって、ＲＦ信号の周波数変換を行う。したがって、符号化部７１から出力される１ｂｉｔ量子化信号（１ｂｉｔパルス列）は、周波数変換されたアナログＲＦ信号を表現したものとなる。
【００４１】
符号化部７１から出力された１ｂｉｔパルス列は、デジタル信号処理部２１の出力信号として、デジタル信号処理部２１から信号伝送路４へ出力される。
【００４２】
制御部３５は、周波数の制御などの制御機能を有しており、デジタル信号処理部２１における各部、及びアナログフィルタ３２を制御する。
【００４３】
［２．ΔΣ変調］
図２に示すように、ΔΣ変調器２５は、ループフィルタ２７と、量子化器２８と、を備えている（非特許文献１参照）。
図２に示すΔΣ変調器２５は、入力（本実施形態では、ＲＦ信号）Ｕが、ループフィルタ２７に与えられる。ループフィルタ２７の出力Ｙは、量子化器（１ｂｉｔ量子化器）２８に与えられる。量子化器２８の出力（量子化信号）Ｖは、ループフィルタ２７への他の入力として与えられる。
【００４４】
ΔΣ変調器２５の特性は、信号伝達関数（ＳＴＦ；Ｓｉｇｎａｌ  Ｔｒａｎｓｆｅｒ  Ｆｕｎｃｔｉｏｎ）及び雑音伝達関数（ＮＴＦ；Ｎｏｉｓｅ  Ｔｒａｎｓｆｅｒ  Ｆｕｎｃｔｉｏｎ）によって表すことができる。
つまり、ΔΣ変調器２５の入力をＵとし、ΔΣ変調器２５の出力をＶとし、量子化雑音をＥとしたときに、ΔΣ変調器２５の特性を、ｚ領域において表すと、次のとおりである。
【数１】
0005418709.tif 000002
【００４５】
したがって、所望のＮＴＦとＳＴＦとが与えられると、ループフィルタ２７の伝達関数を得ることができる。
【００４６】
図３は、１次ローパス型ΔΣ変調器１２５の線形ｚ領域モデルのブロック図を示している。符号１２７がループフィルタの部分を示し、符号１２８が量子化器を示している。このΔΣ変調器１２５への入力をＵ（ｚ）とし、出力をＶ（ｚ）とし、量子化雑音をＥ（ｚ）としたときに、ΔΣ変調器１２５の特性を、ｚ領域において表すと、次のとおりである。
Ｖ（ｚ）＝Ｕ（ｚ）＋（１−ｚ−１）Ｅ（ｚ）
【００４７】
つまり、図３に示す１次ローパス型ΔΣ変調器１２５において、信号伝達関数ＳＴＦ（ｚ）＝１であり、雑音伝達関数ＮＴＦ（ｚ）＝１−ｚ−１である。
【００４８】
非特許文献１によれば、ローパス型ΔΣ変調器に対して、以下の変換を行うことで、ローパス型ΔΣ変調器を、バンドパス型ΔΣ変調器に変換できる。
【数２】
0005418709.tif 000003
【００４９】
上記変換式に従って、ローパス型ΔΣ変調器１２５のｚ領域モデルにおけるｚを、ｚ’＝−ｚ２に置き換えることでバンドパス型ΔΣ変調器が得られる。
【００５０】
上記変換式を用いると、ｎ次のローパス型ΔΣ変調器（ｎは１以上の整数）を、２ｎ次のバンドパス型Σ変調器に変換できる。
【００５１】
本発明者は、ローパス型ΔΣ変調器から、所望の周波数ｆ０（θ＝θ０）を、中心周波数ｆ０として持つバンドパス型ΔΣ変調器を得るための変換式を見出した。当該変換式は、例えば、次の式（３）に示す通りである。
【数３】
0005418709.tif 000004
ここで、
θ０＝２π×（ｆ０／ｆｓ）  ｆｓはΔΣ変調器のサンプリング周波数
【００５２】
式（２）の変換式では、特定の周波数θ０＝π／２に関するものであったが、式（３）の変換式では、任意の周波数（θ０）に一般化されている。
【００５３】
図４は、図３に示す１次ローパス型ΔΣ変調器１２５を、式（３）の変換式で変換して得られた２次バンドパス型ΔΣ変調器２５を示している。
なお、図３から図４への変換では、表記の便宜上、式（３）において、ａ＝ｃｏｓθ０とおいた下記の変換式を用いた。
【数４】
0005418709.tif 000005
【００５４】
なお、バンドパス型ΔΣ変調器への変換は、その他の高次ローパス型ΔΣ変調器（例えば、非特許文献１記載のＣＩＦＢ構造、ＣＲＦＦ構造、ＣＩＦＦ構造など）に対しても適用できる。
【００５５】
ΔΣ変調器２５は、前述の式（３）に基づいて、ｚの値が変換可能となっている。つまり、ΔΣ変調器３０７は、量子化雑音阻止帯域の中心周波数を変更可能となっている。換言すると、量子化雑音阻止帯域が変更可能となっている。
【００５６】
制御部３５は、ΔΣ変調器２５に入力される信号の中心周波数（上述の搬送周波数ｆ０）に応じて、前述の式（３）に基づいてΔΣ変調器２５のｚを変換することにより、任意の周波数の信号に対して、バンドパスΔΣ変調が行える。
このように、ＲＦ信号の搬送周波数ｆ０に応じて、上記変換式（３）におけるｃｏｓθ０（係数ａ）を変更することで、サンプリング周波数ｆｓを変更することなく、任意の周波数ｆ０に対応したバンドパスΔΣ変調が行える。ｃｏｓθ０を変更すると、式（１）に示すＮＴＦの係数が変更されたことになるが、式の次数は維持される。このため、ＲＦ信号の搬送波周波数ｆ０に応じて、バンドパス型ΔΣ変調器２５の構成を変化させても、式の複雑度（次数）は変化せず、したがって、バンドパス型ΔΣ変調器２５における信号処理負荷も変化しない。
【００５７】
このように本実施形態では、搬送波周波数ｆ０を変化させても、バンドパス型ΔΣ変調器２５における信号処理負荷が変化しないため有利である。本実施形態において、バンドパス型ΔΣ変調器２５における信号処理負荷は、ナイキストの定理により、信号帯域幅によって決定されるサンプリング周波数ｆｓに依存するが、搬送波周波数ｆ０を変化させても信号帯域幅が変化するわけではないためサンプリング周波数ｆｓを変更する必要はない。なお、ΔΣ変調器がローパス型である場合、搬送波周波数ｆ０の変化に対応するには、サンプリング周波数ｆｓを変更する必要があり、この点において、バンドパス型が有利である。
【００５８】
また、式（３）を利用すると、ΔΣ変調器２５を任意の周波数（ｆ０）に対応できるバンドパス型ΔΣ変調器として利用できるだけでなく、ローパス型ΔΣ変調器として利用することもできる。つまり、ΔΣ変調器２５は、ローパス型とバンドパス型とに切り替え可能となっている。
【００５９】
また、制御部３５は、処理部２４を制御することによって、処理部２４から出力されるＲＦ信号の周波数を任意の周波数に変更してΔΣ変調器２５に与えることができる。
【００６０】
後述のように、符号化部７１では、信号の周波数変換（周波数シフト）がなされるため、処理部２４から出力されるＲＦ信号の周波数は、符号化部７１からＲＦ信号として出力したい周波数から、符号化部７１による周波数シフト量が考慮された周波数とすればよい。
制御部３５は、符号化部７１からＲＦ信号として出力したい周波数を決定するとともに、決定した周波数に応じて、処理部２４から出力されるＲＦ信号の周波数を変更するように制御する。
また、制御部３５は、符号化部７１から出力したいＲＦ信号の周波数に適合するように、符号化部７１を制御するとともに、及びアナログフィルタ３２の中心周波数、及び通過帯域を制御する。
【００６１】
［３．信号特性と１ｂｉｔパルス列波形との間の関係］
図５は、ΔΣ変調器（変換器）２５から出力された１ｂｉｔパルス列が表現するＲＦ信号の信号特性と、その１ビットパルス列のアナログ波形と、の関係を検討するために用いた装置構成を示している。
図１に示す実際のバンドパス型ΔΣ変調器２５は、量子化信号をパルスとして出力するため、フリップフロップなどのハードウェアを、少なくとも一部に有することになる。
【００６２】
ただし、図５のΔΣ変調器としては、ソフトウェアで構成したバンドパス型ΔΣ変調器２５ａを用いた。ソフトウェアで構成されたバンドパス型ΔΣ変調器２５ａから出力された量子化信号ｄｋは、パルスパターン生成器（ＰＰＧ；Pulse Pattern Generator）２５ｂに与えられる。パルスパターン生成器２５ｂは、量子化信号ｄｋに基づき、理想的な波形（完全な矩形波）に対して任意の形状に歪んだ１ｂｉｔパルス列Ｓｏｕｔ（ｔ）を出力することができる。歪んだ１ｂｉｔパルス列Ｓｏｕｔ（ｔ）は、実際のバンドパス型ΔΣ変調器２５から出力される１ｂｉｔパルス列に相当する。
【００６３】
また、パルスパターン生成器２５ｂの出力回路は、理想的な波形とみなすことができる波形を生成できるように、十分な高速応答性能を有している。したがって、パルスパターン生成器２５ｂは、理想的な波形の１ｂｉｔパルス列Ｓｏｕｔ（ｔ）を出力することもできる。
【００６４】
パルスパターン生成器２５ｂから出力された信号は、アナログバンドパスフィルタ３２を通過し、測定器２５ｃに与えられる。
【００６５】
パルスパターン生成器２５ｂの出力Ｓｏｕｔ（ｔ）は、下記式（Ａ）のように定義される。
【数５】
0005418709.tif 000006
【００６６】
式（Ａ）の第１項であるＳｉｄｅａｌは、量子化信号ｄｋ（＝±１）を理想的な矩形波で表現したものであり、式（Ｂ）のように定義される。量子化信号ｄｋは、パルスのＨｉｇｈレベルに対応した値として＋１をとり、パルスのＬｏｗレベルに対応した値として−１をとる。Ｕ（ｔ）は、単位ステップ関数である。
【数６】
0005418709.tif 000007
【００６７】
式（Ａ）の第２項は、実際の波形に相当するＳｏｕｔ（ｔ）と、理想的な波形Ｓｉｄｅａｌとの差を示している。第２項におけるｆ（ｔ−ｋｔ）は、下記式（Ｃ）のように定義される。Ｓｉｎｇは、符号関数である。
【数７】
0005418709.tif 000008
【数８】
0005418709.tif 000009
【００６８】
式（Ｃ）において、（Ｃ−１）は、ある量子化信号の値ｄｋと時間的に一つ前の量子化信号の値ｄｋ−１との差分を示す値の符号がプラスである場合、すなわち、量子化信号ｄｋが、パルスの立ち上がりとなる場合である。
（Ｃ−２）は、ある量子化信号の値ｄｋと時間的に一つ前の量子化信号の値ｄｋ−１との差分を示す値の符号がマイナスである場合、すなわち、量子化信号ｄｋが、パルスの立ち下がりとなる場合である。
（Ｃ−３）は、ある量子化信号の値ｄｋと時間的に一つ前の量子化信号の値ｄｋ−１との差分を示す値がゼロである場合、すなわち、パルスの値に変化がない場合である。
【００６９】
ｆｒｉｓｅ（ｔ）とｆｆａｌｌ（ｔ）は、それぞれ、立ち上がり波形と立ち下がり波形である。立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）は、シミュレーションのため、任意の形状に設定される。
【００７０】
さらに、ｆｒｉｓｅ（ｔ）とｆｆａｌｌ（ｔ）は、式（Ｄ）に示すように、対称成分ｆｓｙｍ（ｔ）と非対称成分ｆＡｓｙｍ（ｔ）に分解することができる。
非対称成分ｆＡｓｙｍ（ｔ）は、式（Ｄ）より、下記式（Ｅ）によって求めることができる。
【数９】
0005418709.tif 000010
【００７１】
式（Ｅ）は、立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とが、下記式Ｆ）の関係を有している場合に、非対称成分ｆＡｓｙｍ（ｔ）が無くなることを示している。
【数１０】
0005418709.tif 000011
【００７２】
式（Ｆ）を満たす場合、立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とは、時間軸に対して線対称となる。つまり、式（Ｆ）を満たすパルス波形をアイパターンで示した場合、そのアイパターンは時間軸に対して線対称となる。
【００７３】
図６は、式（Ｆ）を満たすパルス波形（対称波形）を示している。図６（ａ）は、対称波形Ｓｏｕｔ（ｔ）のアイパターンを示している。このアイパターンは、時間軸に対して線対称となっている。なお、時間軸は、パルスのＬｏｗレベル（−１）とＨｉｇｈレベル（＋１）の中間（０）にあるものとする（以下、同様）。
また、図６（ｂ）は、対称波形Ｓｏｕｔ（ｔ）の時間軸波形を示し、図６（ｃ）は、対称波形についての理想的な波形ＳＩｄｅａｌ（ｔ）を示し、図６（ｄ）は、対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における対称成分ｆｓｙｍ（ｔ）を示し、図６（ｅ）は、対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における非対称成分ｆＡｓｙｍ（ｔ）を示している。
【００７４】
図６に示すように、対称波形は、理想的な波形ＳＩｄｅａｌ（ｔ）に対して歪んでおり、歪成分を有する。具体的には、パルスの立ち上がり波形ｆｒｉｓｅ（ｔ）に歪成分（第１の歪成分）を有するとともに、パルスの立ち下がり波形ｆｆａｌｌ（ｔ）に歪成分（第２の歪成分）を有する。
【００７５】
式（Ｆ）を満たす場合、歪成分は、対称成分ｆｓｙｍ（ｔ）を有しているが（図６（ｄ）参照）、非対称成分ｆＡｓｙｍ（ｔ）は有していない（図６（ｅ）参照）。
【００７６】
対称波形において、立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とを、アイパターンのように、立ち上がり開始時点と立ち下がり開始時点とを時間軸上で一致させて重ねた場合、立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とは、遷移時間（立ち上がり時間、立ち下がり時間）が同一であるため、時間軸に対して線対称となる。
換言すると、立ち上がり波形ｆｒｉｓｅ（ｔ）における歪成分（第１歪成分）と、立ち下がり波形ｆｆａｌｌ（ｔ）における歪成分（第２歪成分）とは、時間軸に対して線対称となっており、非対称成分ｆＡｓｙｍ（ｔ）はゼロとなる。
【００７７】
図７は、式（Ｆ）を満たさないパルス波形（非対称波形）を示している。図７（ａ）は、非対称波形Ｓｏｕｔ（ｔ）のアイパターンを示している。このアイパターンは、時間軸に対して非対称となっている。具体的には、図７に示す非対称波形は、パルスの立ち上がり時間よりも、パルスの立ち下がり時間の方が長い波形となっている。
【００７８】
図７（ｂ）は、非対称波形Ｓｏｕｔ（ｔ）の時間軸波形を示し、図６（ｃ）は、対称波形についての理想的な波形ＳＩｄｅａｌ（ｔ）を示し、図６（ｄ）は、非対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における対称成分ｆｓｙｍ（ｔ）を示し、図６（ｅ）は、非対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における非対称成分ｆＡｓｙｍ（ｔ）を示している。
【００７９】
図７に示すように、非対称波形も、理想的な波形ＳＩｄｅａｌ（ｔ）に対して歪んでおり、歪成分を有する。具体的には、パルスの立ち上がり波形ｆｒｉｓｅ（ｔ）に歪成分（第１の歪成分）を有するとともに、パルスの立ち下がり波形ｆｆａｌｌ（ｔ）に歪成分（第２の歪成分）を有する。
【００８０】
式（Ｆ）を満たさない場合、歪成分は、対称成分ｆｓｙｍ（ｔ）とともに、非対称成分ｆＡｓｙｍ（ｔ）を有する（図７（ｄ）、図７（ｅ）参照）。
【００８１】
［３．２  非対称成分ｆＡｓｙｍ（ｔ）の信号特性への影響］
パルスの波形が、アナログ信号としての信号特性（ＡＣＬＲ）へ与える影響を調べるため、シミュレーションを行った。その結果を、以下に示す。
このシミュレーションでは、ΔΣ変調器２５として、６次のＣＲＦＢ構造のバンドパス型ΔΣ変調器を用いた。バンドパス型ΔΣ変調器２５に入力される試験信号は、ＬＴＥ（Long Term Evolution）のＲＦ信号であり、搬送波周波数８００ＭＨｚ、帯域５ＭＨｚ、４キャリアである。つまり、ＲＦ信号としての全帯域は、２０ＭＨｚである。
【表１】
0005418709.tif 000012
【００８２】
シミュレーションでは、パルス波形として、遷移時間（立ち上がり時間α及び立ち下り時間βがゼロである理想波形”Ｉｄｅａｌ”、立ち上がり波形及び立ち下がり波形が指数関数である波形”ｅｘｐ（ｘ）”、立ち上がり波形及び立下り波形が双曲線正接関数である波形”ｔａｎｈ（ｘ）”を用いた。
【００８３】
ｅｘｐ（ｘ）及びｔａｎｈ（ｘ）については、立ち上がり波形と立下り波形とが、時間軸に対して線対称である対称波形（Ｓｙｍｍ．）と、時間軸に対して非線対称である非対称波形（Ａｓｙｍｍ．）を用いた。
【００８４】
線対称である波形については、立ち上がり時間α及び立ち下り時間βを同一にし（α＝β）、α＝β＝０．２の場合、及び、α＝β＝０．４の場合の２つのケースについてシミュレーションを行った。
非線対称である波形については、立ち上がり時間α及び立ち下り時間βを異ならせ（α≠β）、α＝０．２，β＝０．４の場合、及び、α＝０．４，β＝０．２の場合の２つのケースについてシミュレーションを行った。
【００８５】
図８において、シミュレーションパラメータ（波形と遷移時間α，β）の定義を、図８に示す。図８において、ｅｘｐ（ｘ）の立ち上がり波形及び立ち下がり波形は、実線で示し、ｔａｎｈ（ｘ）の立ち上がり波形及び立ち下がり波形は、点線で示した。
遷移時間α，βは、単位区間（ＵＩ；unit interval）に対する割合で表される。単位区間は、一つの量子化信号に対応する１パルスの区間であり、その長さは、１／ｆｓである。
立ち上がり時間は、パルスのＬｏｗレベル（−１）からＨｉｇｈレベル（＋１）に至るまでの時間であり、立ち下り時間は、パルスのＨｉｇｈレベル（＋１）からＬｏｗレベル（−１）に至るまでの時間である。
【００８６】
表１のシミュレーション結果において、ＡＣＬＲ１は、隣接チャネル漏洩電力比を示し、ＡＣＬＲ２は、次隣接チャネル漏洩電力比を示す。ＡＣＬＲ１’，ＡＣＬＲ２’は、それぞれ、非対称波形（Ａｓｙｍｍ．）から、非対称成分ｆＡｓｙｍ（ｔ）を除去した場合の隣接チャネル漏洩電力比及び次隣接チャネル漏洩電力比である。
【００８７】
表１のシミュレーション結果によれば、対称波形（Ｓｙｍｍ．）については、理想波形ではないｅｘｐ（ｘ），ｔａｎｈ（ｘ）についても、理想波形と同様のＡＣＬＲ１，ＡＣＲＬ２が得られた。また、対称波形（Ｓｙｍｍ．）において、遷移時間α、βの違いは、ＡＣＬＲ１，ＡＣＲＬ２に影響がなかった。
したがって、遷移時間α，βの長短は、信号特性ＡＣＬＲ１，２）にとって重要ではないと考えられる。すなわち、パルス波形が理想波形から歪んでいても、対称波形である限りは、ＡＣＬＲ１，ＡＣＲＬ２は低下しないため、パルス波形に歪成分が含まれること自体は、信号特性に悪影響を与えないと考えられる。
【００８８】
一方、非対称波形（Ａｓｙｍｍ．）については、いずれも、対称波形（Ｓｙｍｍ．）の場合よりも、ＡＣＬＲ１，ＡＣＬＲ２が低下した。しかし、それぞれの非対称波形（Ａｓｙｍｍ．）から、非対称成分ｆＡｓｙｍ（ｔ）を除去した場合、ＡＣＬＲ１’，ＡＣＬＲ２’は、対称波形（Ｓｙｍｍ．）のＡＣＬＲ１，ＡＣＬＲ２と同じになった。
したがって、ＡＣＬＲ１，ＡＣＬＲ２の劣化は、非対称成分ｆＡｓｙｍ（ｔ）が原因であることがわかる。
【００８９】
図９は、パルス波形”ｅｘｐ（ｘ）”を対称波形（Ｓｙｍｍ．）とした場合のパワースペクトラムを示し、図１０は、パルス波形”ｅｘｐ（ｘ）”を非対称波形（Ａｓｙｍｍ．）とした場合のパワースペクトラムを示している。
【００９０】
図９（ａ）は、α＝β＝０．２の１ｂｉｔパルス列Ｓｏｕｔ（ｔ）のパワースペクトルを示し、図９（ｂ）は、α＝β＝０（理想波形）の１ｂｉｔパルス列Ｓｏｕｔ（ｔ）のパワースペクトルを示している。図９によれば、α＝β＝０．２の場合も、α＝β＝０（理想波形）の場合も、パワースペクトラムはほぼ同じである。つまり、α＝β＝０．２にしても、α＝β＝０（理想波形）からの劣化は認められない。
【００９１】
図１０（ａ）は、α＝０．２，β＝０．３であるパルス波形”ｅｘｐ（ｘ）”のパワースペクトラムを示し、図１０（ｂ）は、α＝０．２，β＝０．３であるパルス波形”ｅｘｐ（ｘ）”から、非対称成分を除去した場合のパワースペクトラムを示している。
【００９２】
非対称成分を除去する前（図１０（ａ）のパワースペクトラム）では、ＲＦ信号の帯域（７９０ＭＨｚ〜８１０ＭＨｚ）外では、漏洩電力が認められる。一方、非対称成分を除去すると（図１０（ｂ）のパワースペクトラム）では、帯域外の漏洩電力が低下しており、図９（ｂ）と同様のパワースペクトルが得られている。
【００９３】
なお、ｔａｈｎ（ｘ）についても、図９及び図１０と同様の測定結果が得られた。
また、ｅｘｐ（ｘ）及びｔａｈｎ（ｘ）以外の他の波形についても確認したところ、同様の結果が得られた。
【００９４】
シミュレーション結果によると、完全な矩形波である理想波形であれば、ＡＣＬＲ１，ＡＣＬＲ２は良好な値が得られる。しかし、より完全な矩形波を生成しようとすると、装置のコスト高を招く。また、矩形波は、多くの高調波成分を有するため好ましくなく、消費電力も増大させる。
したがって、実際の信号変換部７９（ΔΣ変調器２５）としては、完全な矩形波である理想波形ではなく、歪成分を有するパルス波形を出力するものとして構成できれば、好適である。
【００９５】
この点に関し、シミュレーション結果によれば、パルス波形が、歪成分を有していても、時間軸に対して線対称であれば、つまり、非対称成分がなければ、信号特性の劣化を生じさせない。
【００９６】
なお、歪成分が、時間軸に対して実質的に線対称であるとは、完全に線対称である必要はない、という意味である。例えば、ＡＣＬＲ（隣接チャネル漏洩電力比）が４５［ｄＢ］以上となるように歪成分に線対称性があればよい。より好ましくは、４６［ｄＢ］以上となるように、さらに好ましくは、４８［ｄＢ］以上となるように、さらに好ましくは、５０［ｄＢ］以上となるように、さらに好ましくは５５［ｄＢ］以上となるように、さらに好ましくは６０［ｄＢ］以上となるように、歪成分に線対称性があればよい。
【００９７】
また、歪成分の対称性は、単位区間（ＵＩ）分の個々のパルスに着目して考える必要はなく、多数の単位区間（ＵＩ）における歪成分の平均で考えれば足りる。
【００９８】
図１１は、図１のΔΣ変調器２５から出力された１ｂｉｔパルス列を実測した結果を示している。図１１（ａ）は実測したアイパターンであり、図１１（ｂ）は実測したパワースペクトラムである。実測したパルス波形（図１１（ａ）のアイパターン）には、非対称成分が含まれており、ＡＣＬＲは４６．１［ｄＢ］であった。
【００９９】
図１１（ａ）のアイパターンの軌道を数値化して、立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とを抽出した。抽出した立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とから、式（Ｅ）に基づいて、非対称成分ｆＡｓｙｍ（ｔ）を算出した。
実測したパルス波形から、算出した非対称成分ｆＡｓｙｍ（ｔ）を取り除いて、ＡＣＬＲを再計算すると、ＡＣＬＲは、５２．３［ｄＢ］に改善した。
【０１００】
［４．符号化部］
図１に示す符号化部７１は、ΔΣ変調器２５から出力される１ｂｉｔパルス列における歪成分及び歪成分の非対称性を抑制する抑制部として機能する。
符号化部７１は、ΔΣ変調器２５から出力された１ｂｉｔパルス列に対して、符号化（ベースバンド伝送路符号化）の処理を実行する。符号化部７１は、ΔΣ変調器２５から出力された１ｂｉｔパルス列において、Ｈｉｇｈ（１）が連続して生じることによる遷移時間のゆらぎを防止するものである。
ΔΣ変調器２５がパルス出力のために有する回路（フリップフロップなど）において、Ｈｉｇｈを出力するためのスイッチング素子（ＭＯＳ−ＦＥＴなど）は、Ｈｉｇｈ（１）が連続している間、常時、ＯＮとなり、当該スイッチング素子を流れる電流によって温度が上昇する。このような状態で、当該スイッチング素子がＯＦＦとなっても、Ｈｉｇｈ（１）からＬｏｗ（−１又は０）に遷移しようとしても、遷移に時間がかかり、立ち下がり遅延時間βが長くなる。その結果、立ち下がり時間βが、立ち上がり時間αよりも長くなり、非対称成分が生じる。
【０１０１】
そこで、図１に示す符号化部７１は、１ｂｉｔパルス列において連続するＨｉｇｈ（１）を防止する伝送路符号による符号化を行う。
本実施形態の符号化部７１は、ＲＺ（Return Zero）符号による符号化処理を行う。本発明者は、様々なベースバンド伝送路符号化処理のうち、ＲＺ符号化とマンチェスタ符号化であれば、１ｂｉｔパルス列が表現する信号の周波数が変換されるだけで、１ｂｉｔパルス列が表現するアナログ信号のスペクトラムの保存が可能であること実験的に見出した。
【０１０２】
ＲＺ符号による符号化では、図１２に示すように、０（Ｌｏｗ）が”００”に、１（Ｈｉｇｈ）が”１０”に変換される。ＲＺ符号によって符号化することで、ΔΣ変調器２５の出力（１ｂｉｔパルス列）に１（Ｈｉｇｈ）が連続しても、ＲＺ符号では、１（Ｈｉｇｈ）と０（Ｌｏｗ）の繰り返しとなる。
したがって、ΔΣ変調器２５の出力（１ｂｉｔパルス列）に１（Ｈｉｇｈ）が連続しても、符号化部７１の出力（１ｂｉｔパルス列）には、連続する１（Ｈｉｇｈ）の発生が抑えられる。
その結果、ΔΣ変調器２５では、連続する１（Ｈｉｇｈ）によるフリップフロップの発熱というΔΣ変調器２５内の内部要因によって、歪成分に非対称性が生じても、符号化部７１から出力される１ｂｉｔパルス列では、連続する１（Ｈｉｇｈ）が抑えられているため、歪成分の非対称性も抑えられる。
【０１０３】
マンチェスタ符号による符号化では、図１３に示すように、０（Ｌｏｗ）が”０１”に、１（Ｈｉｇｈ）が”１０”に変換される。マンチェスタ符号によって符号化することで、ΔΣ変調器２５の出力（１ｂｉｔパルス列）に１（Ｈｉｇｈ）が連続しても、マンチェスタ符号では、１（Ｈｉｇｈ）と０（Ｌｏｗ）の繰り返しとなる。
【０１０４】
したがって、ΔΣ変調器２５の出力（１ｂｉｔパルス列）に１（Ｈｉｇｈ）が連続しても、符号化部７１の出力（１ｂｉｔパルス列）には、連続する１（Ｈｉｇｈ）の発生が抑えられる。
その結果、ΔΣ変調器２５では、連続する１（Ｈｉｇｈ）によるフリップフロップの発熱というΔΣ変調器２５内の内部要因によって、歪成分に非対称性が生じても、符号化部７１から出力される１ｂｉｔパルス列では、連続する１（Ｈｉｇｈ）が抑えられているため、歪成分の非対称性も抑えられる。
【０１０５】
図１２に示すように、パルスのＨｉｇｈ（１）とＬｏｗ（０）を、＋１［Ｖ］と０［Ｖ］とで表現する場合、ΔΣ変調器２５の出力ｄに対してＲＺ符号化処理（ΔΣ変調器出力ｄとクロックＣＬＫとの論理積（ｄ  ＡＮＤ  ＣＬＫ））を実行した結果と、ΔΣ変調器２５の出力ｄとクロックＣＬＫとの算術積（ｄ×ＣＬＫ）と、が一致する。
【０１０６】
また、図１３に示すように、パルスのＨｉｇｈ（１）とＬｏｗ（０）を、＋１［Ｖ］と−１［Ｖ］で表現する場合、ΔΣ変調器２５の出力ｄに対してマンチェスタ符号化処理を実行した結果と、ΔΣ変調器の出力ｄとクロックＣＬＫとの算術積（ｄ×ＣＬＫ）と、は、０，１が反転していることを除き、一致する。なお、マンチェスタ符号化処理は、ΔΣ変調器出力ｄとクロックＣＬＫとの排他的論理和（ｄ  ＸＯＲ  ＣＬＫ）を反転したものに対応する。
【０１０７】
図１４に示すように、アナログ信号において、周波数ｆ１（ｄ）の信号と周波数ｆ２（ＣＬＫ）との算術積は、周波数ｆ１＋ｆ２及びｆ１−ｆ２への周波数変換となる。
したがって、ΔΣ変調器２５から出力されるパルスに対するＲＺ符号化及びマンチェスタ符号化は、アナログ信号としては、周波数変換を行っていることになる。
【０１０８】
図１５に、ΔΣ変調器２５の出力（１ｂｉｔパルス列）、ΔΣ変調器２５の出力をＲＺ符号化したもの、ΔΣ変調器２５の出力をマンチェスタ符号化したもの、それぞれのスペクトラムを示す。図１５より、ＲＺ符号化・マンチェスタ符号化のいずれにおいても、周波数変換（周波数シフト）がされているだけで、スペクトラムは保存されている。
【０１０９】
ただし、ＲＺ符号では、どの周波数においても、ほぼ同一レベルで出力されるのに対し、マンチェスタ符号では、ＤＣ成分（周波数＝０）が無くなっており、低周波成分が抑制される一方、高周波成分が強調され、全体としてＶ字状のスペクトラムとなっている。
これは、マンチェスタ符号では、０（Ｌｏｗ）が”０１”に、１（Ｈｉｇｈ）が”１０”に変換されるため、ΔΣ変調器２５からどのような信号が出力されても、０と１（２種類のｂｉｔ値）が同頻度で発生することになるため、ＤＣ成分を含む低周波成分が減少し、しかも、０と１の変化が高頻度で起きるため高周波成分が増加しているものと考えられる。
これに対し、ＲＺ符号では、０と１（２種類のｂｉｔ値）の頻度は、異なるため、マンチェスタ符号のように低周波成分が抑制されることはない。なお、ＲＺ符号では、符号化前よりも、連続する０が増加するため、ＤＣ成分は増加する。
【０１１０】
このように、マンチェスタ符号では、低周波側において比較的小さな出力しか得られず不利であり、この観点からは、ＲＺ符号のほうが有利である。
また、符号化部７１からマンチェスタ符号を出力しようとすると、より高い周波数の信号を扱う必要があるため、符号化部７１を含む信号変換部７０及びデジタル信号処理部２１は、ＲＺ符号を出力する場合に比べて、より高速に動作しなければならない。一方、符号化部７１からＲＺ符号を出力する場合には、より低速に動作するものでよいため、符号化部７１を含む信号変換部７０及びデジタル信号処理部２１に要求される性能を緩和することができる。
【０１１１】
図１６は、ＲＺ符号化処理を行う符号化部７１の構成例を示している。図１６において符号化部７１は、ＡＮＤ回路７１１として構成されている。ＡＮＤ回路７１１の入力には、ΔΣ変調器２５の出力（サンプリング周波数ｆｓ）と、クロック（ｆｓの２倍の周波数の矩形パルス）とが与えられる。なお、クロックは、ｆｓのｎ倍（ｎは２以上の整数）の周波数であってもよい。ｎを変化させることで、周波数変換量を変化させることができる。クロックの周波数は、ΔΣ変調器２５の出力の周波数に応じて、制御部３５にて決定される。
なお、符号化部７１がマンチェスタ符号化処理を行う場合には、ＡＮＤ回路７１１に代えて、ＸＯＲ回路およびＮＯＴ回路を採用すればよい。
【０１１２】
図１７（ａ）は、符号化処理を行う符号化部７１の他の構成例を示している。図１７（ａ）の符号化部７１は、ルックアップテーブル７１２を有している。符号化部７１は、ルックアップテーブル７１２を参照して、符号化処理を行うため、論理回路（ＡＮＤ回路）を用いた処理よりも高速化が可能である。
【０１１３】
図１７（ｂ）に示すように、ルックアップテーブル７１２には、ΔΣ変調器２５の出力における２種類のビット値（０と１）それぞれに応じた伝送路符号化値を規定している。ＲＺ符号の場合、ΔΣ変調器２５の出力が”０”であれば、ＲＺ符号化値は”００”であり、ΔΣ変調器２５の出力が”１”であれば、ＲＺ符号化値は”０１”である。
【０１１４】
また、ルックアップテーブル７１２には、ＲＺ符号化値だけでなく、マンチェスタ符号化値も格納されている。
マンチェスタ符号の場合、ΔΣ変調器２５の出力が”０”であれば、マンチェスタ符号化値は”０１”であり、ΔΣ変調器２５の出力が”１”であれば、マンチェスタ符号化値は”１０”である。
符号化部７１が、ＲＺ符号化値を参照するか、マンチェスタ符号化値を参照するかは、制御部３５からの制御信号に応じて決定される。
なお、ルックアップテーブル７１２には、ＲＺ符号化値だけを格納していてもよい。また、マンチェスタ符号化値だけを格納することも可能である。
【０１１５】
前述のように、マンチェスタ符号は、低周波側では出力が小さくなるものの、高周波側において大きな出力を得られる。したがって、高周波側では、ＲＺ符号よりもマンチェスタ符号を用いたほうが大きな出力を得ることができる。逆に、低周波側では、マンチェスタ符号よりもＲＺ符号のほうが大きな出力を得ることができる。
そこで、出力する周波数によって、符号化処理を切り替えて実行することが好ましい。制御部３５は、最終的に出力されるＲＦ信号の周波数を決定するとともに、その周波数に応じて、符号化部７１において実行される符号化処理の種類を決定し、符号化処理の種類を指定する制御信号を符号化部７１に与える。符号化部７１は、制御信号に応じて、符号化処理を切り替えて実行することができる。
【０１１６】
複数の符号化処理を選択的に切り替えて実行する場合、図１７（ｂ）に示すようにルックアップテーブル７１２において複数の種類の符号化値を規定しておくことで、符号化部７１では、複数の異なる伝送路符号化処理を実行するのが容易となる。
例えば、複数の符号化処理それぞれに対応した複数の論理回路（ＡＮＤ回路及びＸＯＲ回路）を用意しておき、複数の論理回路を使い分けようとした場合、回路規模が大きくなる。これに対し、ルックアップテーブル７１２において複数の種類の符号化値を規定する場合には、符号化処理によってルックアップテーブル７１２の内容が異なるだけで、符号化部７１としての回路構成は共通化できる。
【０１１７】
なお、ルックアップテーブル７１２に規定する符号化値としては、ΔΣ変調器２５の出力”０”に対して、”１０”、ΔΣ変調器２５の出力”１”に対して、”０１”であってもよい。
また、ルックアップテーブル７１２に規定する他の符号化値としては、ΔΣ変調器２５の出力”０”に対して、”１１”、ΔΣ変調器２５の出力”１”に対して、”０１”であってもよい。
さらに、ルックアップテーブル７１２に規定する他の符号化値としては、ΔΣ変調器２５の出力”０”に対して、”００”、ΔΣ変調器２５の出力”１”に対して、”０１”であってもよい。
【０１１８】
さらに、ルックアップテーブル７１２に規定する符号化値は、２ｂｉｔである必要はなく、それ以上のビット数であってもよい。
例えば、ルックアップテーブル７１２に規定する他の符号化値としては、ΔΣ変調器２５の出力”０”に対して、”０１０１”、ΔΣ変調器２５の出力”１”に対して、”１０１０”であってもよい。
【０１１９】
これらいずれの符号化値であっても、符号化処理は、ＲＦ信号に対する周波数変換となる。
【０１２０】
図１８は、ΔΣ変調器２５及び符号化部７１の他の構成例を示している。図１８において、ΔΣ変調器２５は、量子化器２８のシリアル出力（１ｂｉｔ量子化信号）を、パラレルに変換するシリアル−パラレル変換部２９を有している。図１８のシリアル−パラレル変換部２９は、４ｂｉｔパラレル信号に変換するものであるが、パラレル信号のビット数は特に限定されるものではなく、例えば，８ｂｉｔパラレルであってもよい。
パラレル出力となった１ｂｉｔ量子化信号は、信号速度が低速となるため、信号の取り扱いが容易となる。
なお、ΔΣ変調器２５は、シリアル−パラレル変換部２９を備えることで、パラレル出力をするように構成するほか、量子化器２８自体が、パラレルの量子化信号を出力するよう構成されていてもよい。
【０１２１】
ΔΣ変調器２５から出力されたパラレルの１ｂｉｔ量子化信号は、符号化部７１に与えられる。
符号化部７１は、ΔΣ変調器２５から出力されたパラレルの１ｂｉｔ量子化信号（４ｂｉｔ）それぞれに、並列的に０信号を追加するよう構成されているとともに、０信号が追加された８ｂｉｔのパラレル信号をシリアル信号に変換するパラレル−シリアル変換部７１３を備えている。
【０１２２】
符号化部７１において、０信号を並列的に追加することは、パラレルでのＲＺ符号化処理に相当する。０信号を追加するだけでよいため、ＲＺ符号化処理を容易に行える。
そして、パラレルでのＲＺ符号化処理が施された８ｂｉｔパラレル信号を、パラレル−シリアル変換部７１３にてシリアル信号に変換することで、符号化処理が施された１ｂｉｔ量子化信号のシリアル信号が得られる。
【０１２３】
図１９は、符号化部７１のさらに他の構成例を示している。なお、図１９のΔΣ変調器２５は、図１８のΔΣ変調器２５と同様に、１ｂｉｔ量子化信号をパラレル出力するよう構成されている。
【０１２４】
図１９の符号化部７１は、図１８の符号化図７１と同様に、パラレル−シリアル変換部７１３を備えているほか、ルックアップテーブル７１４ａ〜７１４ｄを備えている。これらのルックアップテーブル７１４ａ〜７１４ｄそれぞれは、図１７のルックアップテーブル７１２と同様のものである。
符号化部７１は、制御部３５からの制御信号によって、ルックアップテーブル７１４ａ〜７１４ｄのＲＺ符号化値を参照するか、マンチェスタ符号化値を参照するかを決定し、符号化処理を行う。パラレル信号それぞれについて、ルックアップテーブル７１４ａ〜７１４ｄを参照した符号化処理によって、４ｂｉｔパラレルの１ｂｉｔ量子化信号が、８ｂｉｔパラレルの信号となる。８ｂｉｔパラレルの信号は、パラレル−シリアル変換部７１３にてシリアル信号に変換され、符号化処理が施された１ｂｉｔ量子化信号のシリアル信号が得られる。
パラレル信号に対して符号化処理を行うことで、ルックアップテーブル７１４ａ〜７１４ｄを参照して行われる符号化処理を低速で行うことができ有利である。
【０１２５】
［５  付記］
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１２６】
１  システム
２５  ΔΣ変調器（変換器）
３２  アナログフィルタ
７０  信号変換装置
７１  符号化部
７１２  ルックアップテーブル
７１３  パラレル−シリアル変換部
【図１】
0005418709.tif 000013
【図２】
0005418709.tif 000014
【図３】
0005418709.tif 000015
【図４】
0005418709.tif 000016
【図５】
0005418709.tif 000017
【図６】
0005418709.tif 000018
【図７】
0005418709.tif 000019
【図８】
0005418709.tif 000020
【図１２】
0005418709.tif 000021
【図１３】
0005418709.tif 000022
【図１４】
0005418709.tif 000023
【図１６】
0005418709.tif 000024
【図１７】
0005418709.tif 000025
【図１８】
0005418709.tif 000026
【図１９】
0005418709.tif 000027
【図９】
0005418709.tif 000028
【図１０】
0005418709.tif 000029
【図１１】
0005418709.tif 000030
【図１５】
0005418709.tif 000031