(57)【特許請求の範囲】
【請求項１】
半導体層を積層した半導体領域に不純物イオンを注入して、抵抗素子を形成する半導体装置の製造方法において、
第１の半導体層上に積層された導電性の第２の半導体層と、該第２の半導体層上に積層された第３の半導体層とを備え、抵抗素子とアイソレーション領域を形成する半導体基板を用意する工程と、
前記アイソレーション形成予定領域の前記第３の半導体層および前記第２の半導体層を除去し、前記第１の半導体層を露出させる工程と、
前記アイソレーション形成予定領域の前記第１の半導体層にイオン注入し、前記第１の半導体層からなるアイソレーション領域を形成すると同時に、前記抵抗素子形成予定領域の前記第３の半導体層および前記第２の半導体層にイオン注入し、前記第３の半導体層および前記第２の半導体層からなる抵抗素子を形成する工程とを備え、
前記第３の半導体層は、前記第２の半導体層に達する不純物イオンの量が、予め設定されたシート抵抗の前記抵抗素子とする厚さに設定され、
前記アイソレーション形成予定領域の前記第１の半導体層上に前記第２の半導体層を残し、露出する前記第２の半導体層に前記イオン注入を行い、その後、前記第２の半導体層を除去して、前記アイソレーション領域を形成することを特徴とする半導体装置の製造方法。
【請求項２】
半導体層を積層した半導体領域に不純物イオンを注入して、抵抗素子を形成する半導体装置の製造方法において、
導電性の第４の半導体層上に積層された第５の半導体層と、該第５の半導体層上に積層された第６の半導体層とを備え、第１の抵抗素子と第２の抵抗素子を形成する半導体基板を用意する工程と、
前記第１の抵抗素子形成予定領域の前記第６の半導体層を除去し、前記第５の半導体層を露出させる工程と、
前記第１の抵抗素子形成予定領域の前記第５の半導体層および前記第４の半導体層にイオン注入し、前記第５の半導体層および前記第４の半導体層からなる第１の抵抗素子を形成すると同時に、前記第２の抵抗素子形成予定領域の前記第６の半導体層、前記第５の半導体層および前記第４の半導体層にイオン注入し、前記第６の半導体層、前記第５の半導体層および前記第４の半導体層からなり、前記第１の抵抗素子と抵抗値の異なる抵抗値の第２の抵抗素子を形成する工程とを備え、
前記第５の半導体層は、前記第４の半導体層に達する不純物イオンの量が、所定のシート抵抗の前記第１の抵抗素子とする厚さに設定し、前記第５の半導体層および前記第６の半導体層は、前記第４の半導体層に達する不純物イオンの量が、所定のシート抵抗の前記第２の抵抗素子とする厚さに設定されていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、特に、イオン注入法によって、抵抗値が調整可能で、抵抗値のバラツキの少ない抵抗素子を製造する方法に関する。
【背景技術】
【０００２】
半導体集積回路では、用途に応じて、様々な抵抗値の抵抗素子を搭載している。例えば、高い抵抗値の抵抗素子が必要であり、その占有面積を小さくしたい場合には、高いシート抵抗を有する抵抗体を用いる。また、抵抗値を精度良く形成したい場合には、低いシート抵抗を有する抵抗体を用いる。このように用途の違いによってシート抵抗の異なる抵抗素子を用意することは、回路設計、レイアウトの自由度を増すことになり好ましい。
【０００３】
一般的に、抵抗素子は、薄膜抵抗体を形成したり、半導体集積回路の一部を構成する半導体層、例えばチャネル層やコンタクト層や、それらの半導体層に不純物イオンを注入して形成される。
【０００４】
本願出願人は、不純物イオンを注入することによって、導電性の半導体層を高抵抗化して抵抗素子を形成する技術を開示している（特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２５８１０６号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、半導体層に不純物イオンを注入して、高抵抗の抵抗素子を形成する場合、半導体層のキャリア濃度は非常に低くなる。また、不純物イオンが注入された領域には、表面準位が形成されることが知られている。その結果、表面に空乏層が形成され、その影響でシート抵抗がばらつくという問題があった。特に、キャリア濃度が低い、高抵抗の抵抗素子ほど、そのバラツキは大きくなってしまう。
【０００７】
一方、異なるシート抵抗の抵抗素子を形成する場合、イオン注入工程を繰り返し行う必要があり、製造工程が長くなるという問題があった。
【０００８】
本発明は、半導体層に不純物イオンを注入して抵抗素子を形成する場合であっても、シート抵抗のバラツキの少ない、さらに製造工程を短くすることができる製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本願請求項１に係る発明は、半導体層を積層した半導体領域に不純物イオンを注入して、抵抗素子を形成する半導体装置の製造方法において、第１の半導体層上に積層された導電性の第２の半導体層と、該第２の半導体層上に積層された第３の半導体層とを備え、抵抗素子とアイソレーション領域を形成する半導体基板を用意する工程と、前記アイソレーション形成予定領域の前記第３の半導体層および前記第２の半導体層を除去し、前記第１の半導体層を露出させる工程と、前記アイソレーション形成予定領域の前記第１の半導体層にイオン注入し、前記第１の半導体層からなるアイソレーション領域を形成すると同時に、前記抵抗素子形成予定領域の前記第３の半導体層および前記第２の半導体層にイオン注入し、前記第３の半導体層および前記第２の半導体層からなる抵抗素子を形成する工程とを備え、前記第３の半導体層は、前記第２の半導体層に達する不純物イオンの量が、予め設定されたシート抵抗の前記抵抗素子とする厚さに設定され、前記アイソレーション形成予定領域の前記第１の半導体層上に前記第２の半導体層を残し、露出する前記第２の半導体層に前記イオン注入を行い、その後、前記第２の半導体層を除去して、前記アイソレーション領域を形成することを特徴とする。
【００１０】
本願請求項２に係る発明は、半導体層を積層した半導体領域に不純物イオンを注入して、抵抗素子を形成する半導体装置の製造方法において、導電性の第４の半導体層上に積層された第５の半導体層と、該第５の半導体層上に積層された第６の半導体層とを備え、第１の抵抗素子と第２の抵抗素子を形成する半導体基板を用意する工程と、前記第１の抵抗素子形成予定領域の前記第６の半導体層を除去し、前記第５の半導体層を露出させる工程と、前記第１の抵抗素子形成予定領域の前記第５の半導体層および前記第４の半導体層にイオン注入し、前記第５の半導体層および前記第４の半導体層からなる第１の抵抗素子を形成すると同時に、前記第２の抵抗素子形成予定領域の前記第６の半導体層、前記第５の半導体層および前記第４の半導体層にイオン注入し、前記第６の半導体層、前記第５の半導体層および前記第４の半導体層からなり、前記第１の抵抗素子と抵抗値の異なる抵抗値の第２の抵抗素子を形成する工程とを備え、前記第５の半導体層は、前記第４の半導体層に達する不純物イオンの量が、所定のシート抵抗の前記第１の抵抗素子とする厚さに設定し、前記第５の半導体層および前記第６の半導体層は、前記第４の半導体層に達する不純物イオンの量が、所定のシート抵抗の前記第２の抵抗素子とする厚さに設定されていることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、表面準位によって空乏化する半導体層表面に、抵抗素子の特性に寄与しない半導体層を備えているため、抵抗値のバラツキの少ない抵抗素子を形成することができる。特に抵抗値の大きい抵抗素子を形成する場合、バラツキの抑制に効果が高い。
【００１４】
また、本発明によれば、抵抗素子を形成するためのイオン注入工程は、アイソレーション領域を形成するためのイオン注入工程と同時に行うことが可能となる。しかも抵抗素子の抵抗値は、半導体層の厚さを調整するだけで良いので、簡便な製造方法となる。
【００１５】
また、抵抗素子となる半導体層の上に、厚さの異なる半導体層を形成することで、１回のイオン注入によって、異なる特性の抵抗素子を同時に形成することができ、製造工程の短縮を図ることができる。しかも抵抗素子の抵抗値の設定は、半導体層の厚さを調整するだけで良いので、簡便な製造方法となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の半導体装置の製造方法を説明する図である。
【図２】本発明により形成した抵抗素子の抵抗値のバラツキを説明する図である。
【発明を実施するための形態】
【００１７】
本発明は、半導体層に不純物イオンを注入することによって抵抗素子を形成する際、抵抗素子を形成する半導体層の上層に別の半導体層を積層し、その厚さを変えることで抵抗素子の抵抗値（シート抵抗）を調整する構成となっている。これは、上層に積層した半導体層の厚さを変えると、抵抗素子となる下層の半導体層に達する不純物イオンの飛程距離が変わることを利用している。以下、図１を用いて本発明の実施例について、詳細に説明する。なお図１は、ＨＥＭＴ構造の半導体装置を製造する際に用いられる半導体基板の構造を示しており、１はＧａＡｓ半絶縁性基板、２はチャネル層となるＩｎＧａＡｓ層、３はキャリア供給層となるｎ-型ＡｌＧａＡｓ層、４はコンタクト層となるｎ+ＧａＡｓ層、５はエッチングストッパーとなるＩｎＧａＰ層、６はｉ−ＧａＡｓ層である。半導体基板上には、積層する半導体層の一部が除去された領域を含み、領域１〜領域３を模式的に示している。
【実施例１】
【００１８】
本発明の第１の実施例について説明する。抵抗素子は、図１のｎ+ＧａＡｓ層４に形成するものとする。領域１では、ｎ+ＧａＡｓ層４上に、ＩｎＧａＰ層５およびｉ−ＧａＡｓ層６からなる多層膜が積層する構造となっている。
【００１９】
多層膜の厚さが０．２０μｍのとき、一例として、ボロンイオンを注入エネルギー１７０ｋｅＶ、注入量１×１０12ｃｍ-2の条件で注入し、その後、３５０℃で熱処理を行った。その結果、領域１のｎ+ＧａＡｓ層４は、約３４，０００Ω／□のシート抵抗を有する抵抗体が形成された。
【００２０】
一方領域３では、ｎ+ＧａＡｓ層４上に、ＩｎＧａＰ層５が積層した構造となっている。
【００２１】
ここで、領域１と同一条件で、領域３にイオン注入し、その後、３５０℃で熱処理を行った。一例として、ＩｎＧａＰ層５の厚さが、０．０５μｍのとき、領域３のｎ+ＧａＡｓ層４は、約３，０００Ω／□のシート抵抗を有する抵抗体が形成された。
【００２２】
これは、図１（Ｂ）に点線で示すように、一定の条件でイオン注入した場合、注入された不純物イオンは、半導体層表面から深くなるに従い、所定の分布を示すことになる。ここで、領域１と領域３の抵抗素子として使用されるｎ+ＧａＡｓ層４を比較すると、そこに達する不純物イオンの量が変化している。その結果、領域１と領域３では、注入損傷による状態が異なることとなり、ｎ+ＧａＡｓ層４のシート抵抗が異なる。
【００２３】
以上の結果から、一定の条件でイオン注入する場合、抵抗素子となる導電性の半導体層上に形成する半導体層の厚さを調整することで、抵抗素子を構成する半導体層のシート抵抗を調整することが可能であることがわかる。当然ながら、イオン注入の条件も可変であるので、所望の抵抗値の抵抗素子を形成することが可能となる。
【実施例２】
【００２４】
次に本願発明の第２の実施例について説明する。抵抗素子は、図１のｎ+ＧａＡｓ層４に形成するものとする。領域１では、ｎ+ＧａＡｓ層４（第２の半導体層に相当）上に、ＩｎＧａＰ層５およびｉ−ＧａＡｓ層６からなる多層膜（第３の半導体層に相当）が積層した構造となっている。一方領域２では、ＧａＡｓ半絶縁基板１上にＩｎＧａＡｓ層２およびｎ-型ＡｌＧａＡｓ層３からなる多層膜（第１の半導体層に相当）が積層され、ｎ+ＧａＡｓ層４（第２の半導体層に相当）、ＩｎＧａＰ層５およびｉ−ＧａＡｓ層６からなる多層構造（第３の半導体層に相当）は除去されており、ｎ-型ＡｌＧａＡｓ層３が露出する構造となっている。
【００２５】
ここで、領域１と領域２に同時に、同一条件でイオン注入を行う。このイオン注入は、領域２にアイソレーション領域を形成する条件で行う。一例として、第１の実施例同様、ボロンイオンを注入エネルギー１７０ｋｅＶ、注入量１×１０12ｃｍ-2の条件で注入した。
【００２６】
その結果、第１の実施例で説明したように、領域１のｎ+ＧａＡｓ層４は、約３４，０００Ω／□のシート抵抗を有する抵抗体が形成された。一方領域２のイオン注入領域は、絶縁化され、アイソレーション領域が形成された。
【００２７】
このようにアイソレーション領域を形成するためのイオン注入と同時に、抵抗素子を形成することが可能となった。
【００２８】
なお、イオン注入を行う際、ｎ+ＧａＡｓ層４を残したままイオン注入を行い、その後、ｎ+ＧａＡｓ層４をエッチング除去してｎ-型ＡｌＧａＡｓ層３を露出させても良い（請求項１に相当）。
【実施例３】
【００２９】
次に本発明の請求項２に係る第３の実施例について説明する。抵抗素子は、図１のｎ+ＧａＡｓ層４に形成するものとする。領域１では、ｎ+ＧａＡｓ層４（第４の半導体層に相当）上に、ＩｎＧａＰ層５（第５の半導体層に相当）、ｉ−ＧａＡｓ層６（第６の半導体層に相当）が積層する構造となっている。
【００３０】
ｉ−ＧａＡｓ層６の厚さが０．２μｍのとき、一例として、ボロンイオンを注入エネルギー１７０ｋｅＶ、注入量１×１０12ｃｍ-2の条件で注入し、その後、熱処理を行った。その結果、領域１のｎ+ＧａＡｓ層４は、約３４，０００Ω／□のシート抵抗を有する抵抗体が形成された。
【００３１】
一方領域３では、ｎ+ＧａＡｓ層４（第４の半導体層に相当）上に、ＩｎＧａＰ層５（第５の半導体層に相当）が積層した構造となっている。
【００３２】
ここで、領域１と同一条件で同時に、領域３にイオン注入する。一例として、ＩｎＧａＰ層５の厚さが、０．０５μｍのとき、領域３のｎ+ＧａＡｓ層４は、約３，０００Ω／□のシート抵抗を有する抵抗体が形成された。
【００３３】
以上の結果から、一定の条件でイオン注入する場合、抵抗素子となる半導体層上に形成する半導体層の厚さを調整することで、抵抗素子を構成する半導体層のシート抵抗を調整して形成することが可能となり、同時に複数の抵抗素子を形成できることがわかる。当然ながら、イオン注入の条件を変更することもできるので、所望の抵抗値の抵抗素子を、複数、同時に形成することが可能となる。
【００３４】
以上説明したように、本発明によれば、注入条件を変えなくても、抵抗素子の抵抗値を調整することができる。さらに本発明の抵抗素子では、その表面に必ず半導体層が被覆形成されているため、表面準位の形成はこの表面の半導体層にとどまり、抵抗素子を構成する半導体層に及ぼす影響を少なくすることができる。その結果、抵抗値の変動が少ない抵抗素子を形成できることになる。
【００３５】
具体的には図２に、上記実施例３において、領域１に形成された抵抗素子と領域３に形成された抵抗素子のシート抵抗を規格化してヒストグラムに表した図である。先に説明したように、領域１に形成された抵抗素子は、領域３に形成された抵抗素子に比べて抵抗値が高くなっている。具体的には、領域１に形成された抵抗素子のシート抵抗の平均値は３４，０７９Ω／□、領域３に形成された抵抗素子のシート抵抗の平均値は３，３２７Ω／□であり、１σ（ｓ）は、それぞれ、２，４０８Ω、２２９Ω、バラツキ（３ｓ／平均値）は、２１．２％、２０．６％となり、シート抵抗が約一桁異なる抵抗素子でも同等のバラツキ特性にできることがわかる。
【００３６】
一般的に、抵抗値が高い場合、不純物濃度が低いので、表面準位により形成される空乏層の影響を受けやすく、抵抗値のバラツキが大きい。しかしながら、本発明により形成した領域１の抵抗素子の抵抗値のバラツキは少なくなっている。本発明では、抵抗素子を構成する半導体層上に別の半導体層が積層した構成となっているため、この別の半導体層に表面準位が形成されたとしても、抵抗素子の抵抗値に影響を与えないことが確認でき、特に抵抗値の大きい抵抗素子で、効果的であることが確認できた。
【００３７】
なお、本発明は、実施例で説明した半導体層の材料に限定されるものであることはいうまでもない。また、エッチングストッパー層やコンタクト層となる半導体層が付加される場合もある。その場合、不純物イオンの注入条件は、使用する半導体層の不純物濃度や厚さ、要求される抵抗素子の特性等を考慮し、適宜設定されることになる。
【符号の説明】
【００３８】
１：ＧａＡｓ半絶縁性基板、２：ＩｎＧａＡｓ層、３：ｎ-型ＡｌＧａＡｓ層、４：ｎ+ＧａＡｓ層、５：ＩｎＧａＰ層、６：ｉ−ＧａＡｓ層
【図１】
0005567464.tif 000002
【図２】
0005567464.tif 000003