(57)【特許請求の範囲】
【請求項１】
窒化ガリウム（ＧａＮ）層と、
前記ＧａＮ層上に配置された第１ダイアモンド層と、
前記ＧａＮ層および前記第１ダイアモンド層と接触して配置されたゲート構造と、
を備えているデバイスを製造するステップを含み、
該製造するステップが、
前記ＧａＮ層の第１表面上に第１ダイアモンド層を堆積させること、及び
前記ＧａＮ層の第１表面とは反対側となる、前記ＧａＮ層の第２表面上に第２ダイアモンド層を堆積させ、且つ、該第２ダイアモンド層に第３ダイアモンド層を堆積させて、前記第２ダイアモンド層および前記第３ダイアモンド層を前記第２表面上に付着させること、を含む、
方法。
【請求項２】
請求項１記載の方法において、前記堆積することが、マイクロ波プラズマ化学蒸着（ＣＶＤ）を用いて、前記ＧａＮ層上に前記ダイアモンド層を堆積させることを含む、方法。
【請求項３】
請求項１記載の方法において、前記堆積させることが、１，０００オングストロームよりも大きいダイアモンド層を堆積させることを含む、方法。
【請求項４】
請求項１記載の方法において、前記第３ダイアモンド層の第２熱伝導率は、前記第２ダイアモンド層の第１熱伝導率よりも高い、方法。
【請求項５】
請求項１記載の方法において、前記ＧａＮ層を備えるデバイス製造するステップが、非ドープＧａＮ、ドープＧａＮ、または他の元素と組み合わせたＧａＮの内少なくとも１つを備えているＧａＮ層を備えているデバイスを製造するステップを含む、方法。
【請求項６】
請求項１記載の方法において、デバイスを製造するステップが、高周波デバイス、高電子移動度トランジスタ（ＨＥＭＴ）、またはマイクロ波デバイスの内１つを製造することを含む、方法。
【請求項７】
窒化ガリウム（ＧａＮ）の第１表面上にダイアモンド層を配置するステップと、
前記ダイアモンド層の一部を除去して、前記ＧａＮの第１表面を露出させるステップと、
前記ＧａＮの第１表面および前記ダイアモンド層に接触するゲート構造を形成するステップと、
前記ＧａＮの第１表面の反対側となる、前記ＧａＮの第２表面に第２ダイアモンド層を付着させるステップと、
を備えている、方法。
【請求項８】
請求項７記載の方法であって、更に、高周波デバイス、高電子移動度トランジスタ（ＨＥＭＴ）、またはマイクロ波デバイスの内少なくとも１つを、前記ダイアモンド／ＧａＮ構造から製造するステップを備えている、方法。
【請求項９】
請求項７記載の方法において、前記ダイアモンド層の一部を除去して前記ＧａＮの第１表面を露出させるステップが、酸素プラズマを用いて前記ダイアモンド層の一部を除去することを含む、方法。
【請求項１０】
請求項７記載の方法において、ダイアモンド層を配置するステップが、ダイアモンド層を堆積させることを含む、方法。
【請求項１１】
請求項１０記載の方法であって、更に、前記ダイアモンド層を堆積させる前に、ナノ−ダイアモンド粒子を含む溶液内に浸漬したＧａＮに超音波を付するステップを含む、方法。
【請求項１２】
請求項７記載の方法であって、
第１基板上にＧａＮを成長させるステップと、
前記ＧａＮ上に材料層を堆積させるステップと、
前記第１基板を除去するステップと、
を備えている、方法。
【請求項１３】
請求項１２記載の方法において、第１基板上にＧａＮを成長させるステップが、シリコン・カーバイド、シリコン、またはサファイアの内１つにＧａＮを成長させることを含む、方法。
【請求項１４】
請求項１２記載の方法において、前記ＧａＮ上に材料層を堆積させるステップが、シリコン層またはガラス層の内１つを堆積させることを含む、方法。
【請求項１５】
請求項１２記載の方法であって、更に、ダイアモンド／ＧａＮ構造を形成するために、前記材料層を除去するステップを備えている、方法。
【請求項１６】
窒化ガリウム（ＧａＮ）層と、
前記ＧａＮ層上に配置された第１ダイアモンド層と、
前記ＧａＮ層および前記第１ダイアモンド層と接触して配置されたゲート構造と、
第１熱伝導率を有し、前記ＧａＮ層の第２表面上に堆積された第２ダイアモンド層と、
前記第２ダイアモンド層上に堆積された第３ダイアモンド層と、を備えており、
前記ゲート構造および前記第１ダイアモンド層が、前記ＧａＮの第２表面とは反対側となる、前記ＧａＮ層の第１表面上に堆積される、デバイス。
【請求項１７】
請求項１６記載のデバイスにおいて、前記第３ダイアモンド層が、前記第１熱伝導率よりも高い第２熱伝導率を有する、デバイス。
【請求項１８】
請求項１６記載のデバイスであって、更に、前記第２ダイアモンド層と前記ＧａＮ層との間に堆積された中間層を備えている、デバイス。
【請求項１９】
請求項１６記載のデバイスにおいて、前記第２ダイアモンド層が２ミルよりも大きく、前記第１ダイアモンド層が１ミル未満である、デバイス。
【請求項２０】
請求項１６記載のデバイスにおいて、前記デバイスが、高周波デバイス、高電子移動度トランジスタ（ＨＥＭＴ）、またはマイクロ波デバイスの内の１つである、デバイス。
【請求項２１】
請求項１６記載のデバイスにおいて、前記ＧａＮ層が、非ドープＧａＮ、ドープＧａＮ、または他の元素と組み合わせたＧａＮの内少なくとも１つを含む、デバイス。
【請求項２２】
窒化ガリウム（ＧａＮ）層と、
前記ＧａＮ層上に配置された第１ダイアモンド層と、
前記ＧａＮ層および前記第１ダイアモンド層と接触して配置されたゲート構造と、
第１熱伝導率を有し、前記ＧａＮ層の第２表面上に堆積された第２ダイアモンド層と、
前記第２ダイアモンド層と前記ＧａＮ層との間に堆積された中間層と、
前記第２ダイアモンド層上に堆積された第３ダイアモンド層と、
を備えており、
前記ゲートおよび前記第１ダイアモンド層が、前記ＧａＮの第２表面とは反対側となる、前記ＧａＮ層の第１表面上に堆積され、
前記ＧａＮ層が、非ドープＧａＮ、ドープＧａＮ、または他の元素と組み合わせたＧａＮの内少なくとも１つを含む、デバイス。
【請求項２３】
請求項２２記載のデバイスにおいて、前記第３ダイアモンド層が、前記第１熱伝導率よりも高い第２熱伝導率を有する、デバイス。
【請求項２４】
請求項２２記載のデバイスにおいて、前記第２ダイアモンド層が２ミルよりも大きく、前記第１ダイアモンド層が１ミル未満である、デバイス。
【請求項２５】
請求項２２記載のデバイスにおいて、前記デバイスが、高周波デバイス、高電子移動度トランジスタ（ＨＥＭＴ）、またはマイクロ波デバイスの内の１つである、デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
窒化ガリウム（ＧａＮ）は、その電気的および物理的特性のために、マイクロ波デバイスのような高周波（ＨＦ）デバイスに非常に適するものになっている。ＨＦデバイスは、大量の熱を発生するので、デバイスの障害を回避するために、当該ＨＦデバイスに熱拡散部(heat spreader)を付着させる必要がある。このような熱拡散部の１つにダイアモンドがある。ＧａＮ層上で用いられるダイアモンドを形成するために、ホット・フィラメント化学蒸着（ＣＶＤ：chemical vapor deposition）プロセスが用いられている。一般に、これらのダイアモンド層は直接ＧａＮ層上に堆積されるのではなく、何らかの他の材料（例えば、シリコン、シリコン・カーバイド等）の上に堆積され、この材料が最終的にＧａＮ層と共に処理される。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
一態様における方法は、デバイスを製造するステップを含む。このデバイスは、窒化ガリウム（ＧａＮ）層と、この窒化ガリウム層上に配置されたダイアモンド層と、ＧａＮ層およびダイアモンド層と接触して配置されたゲート構造とを含む。
【０００３】
他の態様におけるデバイスは、窒化ガリウム（ＧａＮ）層と、ＧａＮ層上に配置されたダイアモンド層と、ＧａＮ層およびダイアモンド層と接触して配置されたゲート構造とを含む。
【０００４】
更に別の態様における方法は、窒化ガリウム（ＧａＮ）の第１表面上にダイアモンド層を配置するステップと、ダイアモンド層の一部を除去して、ＧａＮの第１表面を露出させるステップと、ＧａＮの第１表面およびダイアモンド層に接触するゲート構造を形成するステップとを含む。
【図面の簡単な説明】
【０００５】
【図１Ａ】図１Ａは、第１ダイアモンド層および第２ダイアモンド層を有する窒化ガリウム（ＧａＮ）層の一例の図である。
【図１Ｂ】図１Ｂは、第１ダイアモンド層および第２ダイアモンド層を有するＧａＮ層の別の例の図である。
【図２】図２は、第１ダイアモンド層および第２ダイアモンド層を有するＧａＮ層を製造するプロセスの一例のフローチャートである。
【図３Ａ】図３Ａは、図２のプロセスに対応する図である。
【図３Ｂ】図３Ｂは、図２のプロセスに対応する図である。
【図３Ｃ】図３Ｃは、図２のプロセスに対応する図である。
【図３Ｄ】図３Ｄは、図２のプロセスに対応する図である。
【図４】図４は、第１ダイアモンド層および第２ダイアモンド層を有するＧａＮ層を製造するプロセスの別の例のフローチャートである。
【図５Ａ】図５Ａは、図４のプロセスに対応する図である。
【図５Ｂ】図５Ｂは、図４のプロセスに対応する図である。
【図５Ｃ】図５Ｃは、図４のプロセスに対応する図である。
【図５Ｄ】図５Ｄは、図４のプロセスに対応する図である。
【図５Ｅ】図５Ｅは、図４のプロセスに対応する図である。
【図５Ｆ】図５Ｆは、図４のプロセスに対応する図である。
【図５Ｇ】図５Ｇは、図４のプロセスに対応する図である。
【図５Ｈ】図５Ｈは、図４のプロセスに対応する図である。
【図６】図６は、他の表面にダイアモンドを堆積させるプロセスの一例のフローチャートである。
【図７Ａ】図７Ａは、図６のプロセスに対応する図である。
【図７Ｂ】図７Ｂは、図６のプロセスに対応する図である。
【図７Ｃ】図７Ｃは、図６のプロセスに対応する図である。
【図７Ｄ】図７Ｄは、図６のプロセスに対応する図である。
【図７Ｅ】図７Ｅは、図６のプロセスに対応する図である。
【図７Ｆ】図７Ｆは、図６のプロセスに対応する図である。
【図８】図８は、他の表面にダイアモンドを堆積させるプロセスの他の例のフローチャートである。
【図９Ａ】図９Ａは、図６のプロセスに対応する図である。
【図９Ｂ】図９Ｂは、図６のプロセスに対応する図である。
【図９Ｃ】図９Ｃは、図６のプロセスに対応する図である。
【図９Ｄ】図９Ｄは、図６のプロセスに対応する図である。
【図１０】図１０は、ダイアモンド層を有するデバイスの一例である。
【図１１】図１１は、ダイアモンド層を有するデバイスの別の例である。
【図１２】図１２は、ダイアモンド・コーティングによる熱挙動を表すグラフである。
【発明を実施するための形態】
【０００６】
ホット・フィラメント化学蒸着（ＣＶＤ）プロセスは、窒化ガリウム（ＧａＮ）層上で用いられる１ミル未満のダイアモンド層を形成するために用いられてきた。熱拡散部として有効であるためには、ダイアモンド層は２ミルよりも大きくなければならない。更に、ホット・フィラメントＣＶＤプロセスは、それ自体の本質により、黒っぽい色のダイアモンドを生成する。これは、例えば、タングステンのような、ホット・フィラメントＣＶＤプロセスにおいて用いられる材料が混入されたためである。一般に、これらの「汚れた」ダイアモンド層が生成されると、純粋なダイアモンドよりも熱伝導率が低くなる。一般に、ホット・フィラメントＣＶＤプロセスを用いたダイアモンド層の熱伝導率は、約８００から１０００ワット／メートル−ケルビン（Ｗ／ｍ−Ｋ）である。
【０００７】
マイクロ波プラズマＣＶＤプロセスは、ホット・フィラメントＣＶＤプロセスよりも遙かに厚い４ミルのオーダーのダイアモンド層を、遙かに速い速度で生産することが知られている。更に、このダイアモンド層は、ホット・フィラメントＣＶＤプロセスよりも純粋であり、１５００Ｗ／ｍ−Ｋよりも大きな熱伝導率を有するダイアモンド層を生産する。一例では、マイクロ波プラズマＣＶＤプロセスを用いて生産されたダイアモンドの熱伝導率は、ホット・フィラメント・プロセスを用いて生産されたダイアモンドの熱伝導率の２倍となる。しかしながら、マイクロ波プラズマＤＶＤプロセスを含むＣＶＤプロセスは、ＧａＮ上への直接堆積に関しては比較的知られていない。例えば、ホット・フィラメントＣＶＤを用いたダイアモンドの堆積は、通例、何らかの他の材料（例えば、シリコン、シリコン・カーバイド等）の上に行われ、この他の材料が最終的にＧａＮ層と共に処理される。マイクロ波プラズマＣＶＤプロセスを用いたＧａＮ上へのダイアモンドの直接堆積は比較的知られていないので、ＧａＮ上に直接ダイアモンドを堆積させるためのプロセスを信頼性高くそして首尾良く開発し検査するコストは非常に高くなる。ＧａＮ上に直接ダイアモンドを堆積させるプロセスを開発するコストや出費を迂回する１つの方法は、マイクロ波プラズマＣＶＤプロセスを用いたダイアモンドを、例えば、ホット・フィラメントＣＶＤを用いて製造された劣等ダイアモンド層(inferior diamond layer)上に堆積させることである。
【０００８】
本明細書において用いる場合、ＧａＮ層は、純粋のＧａＮ、ドープＧａＮ(doped GaN)、または他の元素と組み合わされたＧａＮ（例えば、ＡｌＧａＮ）、あるいはそのあらゆる組み合わせを含むことができる。シリコン基板は、純粋なシリコン、ドープ・シリコン、二酸化シリコン、シリコン・カーバイド、またはシリコンと他の元素とのあらゆる組み合わせ、ならびにそのあらゆる組み合わせを含むことができる。
【０００９】
図１Ａおよび図１Ｂを参照すると、一例において、デバイス（例えば、高周波デバイス、高電子移動度トランジスタ（ＨＥＭＴ）、マイクロ波デバイス等）を形成する際に用いるための構造１０は、第２ダイアモンド層１２、第２ダイアモンド層に隣接する第１ダイアモンド層１４、そして第１ダイアモンド層に隣接するＧａＮ層１６を含む。この構成では、ＧａＮ層１６によって生成された熱が、第１および第２ダイアモンド層１２、１４によって形成された熱拡散部を通過する。他の例では、デバイス（例えば、高周波デバイス、ＨＥＭＴトランジスタ、マイクロ波デバイス等）を形成するために用いられる構造２０は、構造１０と同様であるが、第１ダイアモンド層とＧａＮ層１６との間に中間層２２を含む。この中間層２２が必要なのは、ＧａＮ上へのダイアモンドの直接製造が容易なプロセスではなく、予測可能性や一貫性が遙かに低いからである。中間層２２は、単に第１ダイアモンド層１４をＧａＮ層に保持する接着性のあるものでよく、またはダイアモンドを容易に堆積させることができるシリコン型構造であってもよい。場合によっては、中間層２２がダイアモンド層１２、１４よりも低い熱伝導率を有するために、中間層２２がより多くの熱を保持することもある。即ち、別の言い方をすれば、ＧａＮ層１６からの熱移転が中間層２２によって妨げられることになる。つまり、中間層２２を最小に抑えること、または構造１０内に中間層を全く有さないことが好ましい。
【００１０】
図２および図３Ａから図３Ｄを参照すると、第１ダイアモンド層および第２ダイアモンド層を有するＧａＮ層を製造するプロセスの１つが、プロセス１００である。第１ダイアモンド層１４（例えば、厚さが５から２０ミクロンの層）を絶縁物上シリコン（ＳＯＩ）基板１２２（１０２）（図３Ａ）上に堆積させるために、ホット・フィラメントＣＶＤプロセスが用いられる。絶縁体（図示せず）（例えば、二酸化シリコン）が、ＳＯＩ基板１２２から除去されて、シリコン基板１２２’、例えば、（１０４）（図３Ｂ）を残す。第２ダイアモンド層１２を第１ダイアモンド層１４（１０８）（図３Ｃ）上に堆積させるために、マイクロ波プラズマＣＶＤが用いられる。残留するＳＯＩ基板、つまり、シリコン基板１２２（１１２）（図３Ｄ）上にＧａＮを成長させる。
【００１１】
図４および図５Ａから図５Ｈを参照すると、第１ダイアモンド層および第２ダイアモンド層を有するＧａＮ層を製造する他のプロセスは、プロセス２００である。第１基板２３０（２０２）（図５Ａ）上に、ＧａＮ１６を成長させる。一例では、第１基板は、シリコン・カーバイド、シリコン、またはサファイアとするとよい。シリコン層２３２（例えば、シリコン、シリコン・カーバイド等）を、ＧａＮ（２０４）（図５Ｂ）上に堆積させる。一例では、接着剤を用いて、シリコン層２３２をＧａＮ１６に付着させる。他の例では、ＧａＮ１６上にシリコン層２３２を成長させる。他の例では、ガラスのような他の材料を、シリコン層２３２の代わりに用いることもできる。例えば、エッチングによって、第１基板２３０を除去し（２０８）、ＧａＮ／シリコン構造２５０（図５Ｃ）を残す。ダイアモンドの第１層１４を第２基板２３４（２１２）（図５Ｄ）上に堆積させるために、ホット・フィラメントＣＶＤを用いる。例えば、第２基板２３４は、厚さが５００ミクロンのシリコン基板５００である。第１ダイアモンド層１４（２１８）（図５Ｅ）上に第２ダイアモンド層１２を堆積させるために、マイクロ波プラズマＣＶＤプロセスを用いる。例えば、エッチングによって（図５Ｆ）、第２基板２３４を除去する（２１８）。第１および第２ダイアモンド層１２、１４を、ＧａＮ／シリコン構造２５０（２２４）（図５Ｇ）に付着させる。例えば、接着剤を用いて、第１ダイアモンド層１４をＧａＮ１６に付着させる。例えば、エッチングによって（図５Ｈ）、シリコン層２３２を除去する（２２８）。
【００１２】
図６および図７Ａから図７Ｆを参照すると、ダイアモンド層を有するＧａＮ層を製造する更に別のプロセスは、プロセス３００である。プロセス３００は、第３ダイアモンド層３１６を、第１および第２ダイアモンド層１４、１２を有する第２ＧａＮ面３０４（例えば、下面）（図７Ｆ）とは逆側の第１ＧａＮ面３０２（例えば、上面）(図７Ｆ）上に堆積させることを除いて、プロセス２００と同様である。例えば、処理ブロック２０２、２０４、および２０８は、プロセス２００におけるものと同様に行われる。特には、第１基板２３０（２０２）（図７Ａ）上にＧａＮ１６を成長させ、ＧａＮ１６（２０４）（図７Ｂ）上にシリコン層２３２を堆積させ、例えば、エッチングによって第１基板２３０を除去し（２０８）、ＧａＮ／シリコン構造２５０（図７Ｃ）を残す。
【００１３】
シリコン／ＧａＮ構造２５０を溶液中に浸漬して、超音波を付す（３０２）。堆積（例えば、処理ブロック３１４）の前に表面を処理することによって、堆積中にダイアモンド層３１６がＧａＮ１６上に形成される可能性(chance)が高くなる。一例では、この溶液は、ダイアモンド粒子（例えば、ナノ−ダイアモンド粒子（１０−９ｍ））を含むイソプロピル・アルコール溶液である。
【００１４】
シリコン／ＧａＮ構造２５０（３１４）（図７Ｄ）上に、第３ダイアモンド層３１６を堆積させる。例えば、約６００°Ｃから約６５０°Ｃの温度で、第３ダイアモンド層３１６をＧａＮ２５０に堆積させるために、マイクロ波プラズマＣＶＤプロセスを用いる。例えば、エッチング（図７Ｅ）によって、シリコン層２３２を除去する（２２８）。
【００１５】
プロセス・ブロック２１２、２１４、および２１８を用いて形成した第１および第２ダイアモンド層１４、１２を、残りのＧａＮ／ダイアモンド構造に付着させて、ダイアモンド／ＧａＮ／ダイアモンド／ダイアモンド構造３６０（３３４）（図７Ｆ）を形成する。例えば、接着剤を用いて、第１ダイアモンド層１４をＧａＮ１６に付着させる。第３ダイアモンド層３１６が堆積されている第１面３０２とは逆側の第２面３０４に、第１ダイアモンド層１４を付着させる。ダイアモンド層１２、１４からは逆側の表面にダイアモンド層３１６を堆積させることによって、ダイアモンド／ＧａＮ／ダイアモンド／ダイアモンド構造３６０から形成されたデバイスから、熱を一層効果的に排除する。
【００１６】
図８および図９Ａから図９Ｄを参照すると、ダイアモンド層を有するＧａＮを製造する更に別のプロセスは、プロセス３７０である。シリコン・カーバイド／ＧａＮ構造３８０（図９Ａ）は、ＧａＮ層１６と、当該ＧａＮ１６の第２面に堆積されているシリコン・カーバイド層３８２とを含む。シリコン・カーバイド／ＧａＮ構造３８０を、ナノ−ダイアモンド粒子を有するイソプロピル・アルコール溶液（例えば、処理ブロック３１２において用いた溶液）に浸漬し、超音波を付す（３７２）。ＧａＮ１６（図９Ｂ）上に第３ダイアモンド層３１６を堆積させる（３７４）。例えば、エッチングによってシリコン・カーバイド層３８２を除去する（３７６）（図９Ｃ）。例えば、処理ブロック２１２、２１４、および２１８を用いて、第１および第２ダイアモンド層１４、１２を形成する。第１および第２ダイアモンド層１４、１２をＧａＮ／ダイアモンド３５０に付着させて、ダイアモンド／ＧａＮ／ダイアモンド／ダイアモンド構造３６０を形成する（３３４）（図９Ｄ）。
【００１７】
図１０を参照すると、高周波デバイス、高電子移動度トランジスタ（ＨＥＭＴ）、マイクロ波デバイス等のようなデバイスを製造するために、ダイアモンド／ＧａＮ／ダイアモンド／ダイアモンド構造３６０を用いることができる。例えば、ダイアモンド層３１６を直接デバイス内に一体化し、熱を除去するためだけでなく、例えば、容量に用いられる誘電体として機能するために用いることができる。例えば、ダイアモンドの誘電率は約５．７であり、ＧａＮデバイスにおいて広く一般に用いられている窒化シリコンの誘電率である約７に近い。しかしながら、ダイアモンド・フィルムは、窒化シリコン・フィルムよりも熱伝導率が高い。場合によっては、ダイアモンド層３１６の一部を除去し（例えば、酸素プラズマを用いる）、ＧａＮ１６の表面３０２を露出させることもある。
【００１８】
一例では、デバイス４００（例えば、ＨＥＭＴデバイス）は、ソース４０４、ドレイン４０６、およびゲート４０８（例えば、Ｔ−ゲート）を含み、これらはメタライゼーション工程において、ＧａＮ層１６の面３０２上に堆積される。ゲート４０８は、ダイアモンド層の一部を除去することによってＧａＮを露出させた後に、ダイアモンド層３１６内に形成される。この例では、ダイアモンド層３１６の一部を除去することによって、ダイアモンド層を、各々幅Ｗを有する、２つのダイアモンド層３１６ａ、３１６ｂに分割する。この構成では、ダイアモンド層３１６ａ、３１６ｂは、誘電体層および熱拡散部として機能することができ、ゲート４０８から熱を除去する。場合によっては、ダイアモンド層３１６ａ、３１６ｂの幅が等しくなくてもよい場合もある。一例では、ゲート４０８の一部がダイアモンド層３１６ａ、３１６ｂと隣り合ってこれらと接触しており、ゲート４０８の他の部分が、ゲートとダイアモンド層３１６ａ、３１６ｂとの間にギャップ４１０ａ、４１０ｂ（例えば、空気ギャップ）を形成する。一例では、ゲート４０８、ギャップ４１０ａ、４１０ｂ、ダイアモンド層３１６ａ、３１６ｂが、容量構造を形成する。尚、当業者であれば、これらのギャップ４１０ａ、４１０ｂを形成するための様々な方法を知っているであろう。例えば、ゲート４０８を形成するメタライゼーションの前に、ダイアモンド層３１６の表面に、材料（例えば、フォトレジスト）があってもよい。ゲート４０８を形成した後、この材料を除去して、ギャップ４１０ａ、４１０ｂを形成する。他の例では、デバイス４００はギャップ４１０ａ、４１０ｂを含まないので、ゲート４０８が直接ダイアモンド層３１６ａ、３１６ｂの表面上にある。更に別の例では、他の材料がギャップ４１０ａ、４１０ｂを充填してもよい。この材料は、容量に寄与してもしなくてもよい。
【００１９】
図１１および図１２を参照すると、デバイス４００’はデバイス４００と同様であり、ＧａＮ層１６が、ＡｌＧａＮ層４１２および純粋なＧａＮ層４１６を含む。ＡｌＧａＮ４１２以外のＧａＮ型材料をＧａＮ層４１６に追加してもよい。また、ＧａＮ層４１６を、ドープＧａＮまたは他のＧａＮ型材料と置き換えてもよい。第３ダイアモンド層３１６ａ、３１６ｂは、熱をゲートから拡散させることによって、ゲート４０８における温度を大幅に低下させるために用いられる。グラフ５００は、デバイス４００’を用いた熱の効果を、ダイアモンド層３１６ａまたは３１６ｂの幅Ｗの関数として表す。ゲート４０８とソース４０４との間の距離Ｄは、１．８７５ミクロンであり、ダイアモンド層３１６ａ、３１６ｂ間の距離Ｇは、０．２５ミクロンである。曲線５０２は、０．０５ミクロンのダイアモンド層を表し、曲線５０４は、０．２５ミクロンのダイアモンド層を表す。０．２５ミクロンのダイアモンド・コーティングによって、ダイアモンド層３１６ａ、３１６ｂを有さない場合よりも、出力電力の２０％増大が可能となり、熱抵抗を１５％（５Ｗ／ｍｍにおいて＞２５°Ｃ）低減できる。０．０５ミクロンのダイアモンド・コーティングによって、 ダイアモンド層３１６ａ、３１６ｂを有さない場合よりも、 熱抵抗を１０％（５Ｗ／ｍｍにおいて＞２５°Ｃ）低減できる。
【００２０】
本明細書において説明したプロセスは、本明細書において説明した特定の実施形態に限定されるのではない。例えば、プロセスは、図２、図４、図６、および図８におけるプロセス工程の特定の処理順序に限定されるのではない。逆に、図２、図４、図６、および図８の処理工程は、そのいずれでも、以上に明記した結果を達成するために必要に応じて、並び替えること、組み合わせるまたは除去すること、並列または直列に実行することができる。
【００２１】
以上、一定の構成要素を所与の順序で有する例示的な生産物を有する特定の実施形態と結びつけて本発明について示し説明したが、本発明の範囲内で、構成要素の数がそれよりも多いまたは少ない他の実施形態、異なるタイプの構成要素を有する他の実施形態、そして種々の構成で結合されている実施形態も考えられることは言うまでもない。このような実施形態は、当業者には容易に明らかとなるであろう。本明細書において具体的に記載していない他の実施形態も、以下の特許請求の範囲に該当するものとする。
【図１Ａ】
0005486610.tif 000002
【図１Ｂ】
0005486610.tif 000003
【図２】
0005486610.tif 000004
【図３Ａ】
0005486610.tif 000005
【図３Ｂ】
0005486610.tif 000006
【図３Ｃ】
0005486610.tif 000007
【図３Ｄ】
0005486610.tif 000008
【図４】
0005486610.tif 000009
【図５Ａ】
0005486610.tif 000010
【図５Ｂ】
0005486610.tif 000011
【図５Ｃ】
0005486610.tif 000012
【図５Ｄ】
0005486610.tif 000013
【図５Ｅ】
0005486610.tif 000014
【図５Ｆ】
0005486610.tif 000015
【図５Ｇ】
0005486610.tif 000016
【図５Ｈ】
0005486610.tif 000017
【図６】
0005486610.tif 000018
【図７Ａ】
0005486610.tif 000019
【図７Ｂ】
0005486610.tif 000020
【図７Ｃ】
0005486610.tif 000021
【図７Ｄ】
0005486610.tif 000022
【図７Ｅ】
0005486610.tif 000023
【図７Ｆ】
0005486610.tif 000024
【図８】
0005486610.tif 000025
【図９Ａ】
0005486610.tif 000026
【図９Ｂ】
0005486610.tif 000027
【図９Ｃ】
0005486610.tif 000028
【図９Ｄ】
0005486610.tif 000029
【図１０】
0005486610.tif 000030
【図１１】
0005486610.tif 000031
【図１２】
0005486610.tif 000032