(57)【特許請求の範囲】
【請求項１】
ＳｉＣを材料とする基板の上にＧａＮ層が設けられ、前記ＧａＮ層の上にビア受けパッドが設けられた半導体装置の製造方法であって、
フッ素系のガスを用い、前記ＧａＮ層をストッパ層として前記基板の下側からエッチングを行い、前記基板を貫通する第１ビアホールを形成する工程と、
前記第１ビアホールの形成とは異なるエッチャントである塩素系のガスを用い、前記ビア受けパッドをストッパ層として前記ＧａＮ層の下側からエッチングを行い、前記ＧａＮ層を貫通する第２ビアホールを形成する工程と、
を有し、
前記第１ビアホール及び前記第２ビアホールを形成する工程は、誘導結合プラズマ方式またはトランス結合プラズマ方式によるドライエッチングを行う工程を含み、エッチング時におけるアンテナパワーは２５００Ｗ〜５０００Ｗ、バイアスパワーは３００Ｗ〜５００Ｗであり、
前記第１ビアホールを形成する工程は、前記基板の下面に形成され、Ｃｕ、Ｎｉ、Ｐｔのいずれかを含むマスク層をマスクとしてエッチングを行う工程を含み、
前記第２ビアホールを形成する工程は、前記基板をマスクとしてエッチングを行う工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記フッ素系のガスは、ＳＦ６を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記塩素系のガスは、Ｃｌ２またはＳｉＣｌ４を含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記基板の厚みは、５０μｍ〜１５０μｍであることを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記ビア受けパッドは、Ｎｉを含むことを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
基板材料に炭化珪素（ＳｉＣ）を用いた半導体装置が知られている。例えば、基板上に窒化物系の半導体層（例えば、ＧａＮ系半導体層）を積層することで、高出力の高電子移動度トランジスタ（ＨＥＭＴ：ＨＥＭＴ：High Electron Mobility Transistor）を形成することができる。また、ＳｉＣ基板にビアホールが形成された半導体装置が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３２２８１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来、ＳｉＣ基板にビアホールを形成する際には、基板表面の半導体層上にビア受けパッドを形成し、基板の裏面から基板及び半導体層を一気にエッチングする方法が一般的である。しかし、この方法では、エッチングによりビア受けパッドが削られてしまう場合がある。ビア受けパッドが削られないようにエッチングを行うと、エッチングの速度が低下してしまう。
【０００５】
本発明は、上記課題に鑑みなされたものであり、ＳｉＣを材料とする基板を備えた半導体装置において、ビアホール形成における加工精度及び加工速度を向上させることを目的とする。
【課題を解決するための手段】
【０００６】
本半導体装置の製造方法は、ＳｉＣを材料とする基板の上にＧａＮ層が設けられ、前記ＧａＮ層の上にビア受けパッドが設けられた半導体装置の製造方法であって、フッ素系のガスを用い、前記ＧａＮ層をストッパ層として前記基板の下側からエッチングを行い、前記基板を貫通する第１ビアホールを形成する工程と、前記第１ビアホールの形成とは異なるエッチャントである塩素系のガスを用い、前記ビア受けパッドをストッパ層として前記ＧａＮ層の下側からエッチングを行い、前記ＧａＮ層を貫通する第２ビアホールを形成する工程と、を有し、前記第１ビアホール及び前記第２ビアホールを形成する工程は、誘導結合プラズマ方式またはトランス結合プラズマ方式によるドライエッチングを行う工程を含み、エッチング時におけるアンテナパワーは２５００Ｗ〜５０００Ｗ、バイアスパワーは３００Ｗ〜５００Ｗであり、前記第１ビアホールを形成する工程は、前記基板の下面に形成され、Ｃｕ、Ｎｉ、Ｐｔのいずれかを含むマスク層をマスクとしてエッチングを行う工程を含み、前記第２ビアホールを形成する工程は、前記基板をマスクとしてエッチングを行う工程を含む。
【０００８】
上記構成において、前記フッ素系のガスは、ＳＦ６を含む構成とすることができる。
【０００９】
上記構成において、前記塩素系のガスは、Ｃｌ２またはＳｉＣｌ４を含む構成とすることができる。
【００１０】
上記構成において、前記基板の厚みは、５０μｍ〜１５０μｍである構成とすることができる。
【００１２】
上記構成において、前記ビア受けパッドは、Ｎｉを含む構成とすることができる。
【発明の効果】
【００１３】
本発明によれば、ＳｉＣを材料とする基板を備えた半導体装置において、ビアホール形成における加工精度及び加工速度を向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施例１に係る半導体装置の製造方法を示す図である。
【図２】図２は、実施例１に係る半導体装置の構成を示す図である。
【図３】図３は、エッチング装置の構成を示す図である。
【発明を実施するための形態】
【実施例１】
【００１５】
図１は、実施例１に係る半導体装置１００の製造方法を示す図である。図１（ａ）に示すように、ＳｉＣを材料とする基板１０の表面に、ＧａＮ系の半導体層１２が設けられている。半導体層１２の表面におけるビアホールの形成予定領域には、ビア受けパッド１４が設けられている。以下の説明において、基板１０の２つの主面のうち半導体層１２が形成されている側の主面を上面、反対側の主面を下面と称する。半導体層１２及びビア受けパッド１４についても同様とする。
【００１６】
半導体層１２は、例えば、ＡｌＮを材料とする３００ｎｍのバッファ層、ｉ−ＧａＮを材料とする１０００ｎｍのチャネル層（電子走行層）、ｎ−ＡｌＧａＮを材料とする２０ｎｍの電子供給層、及びｎ−ＧａＮを材料とする５ｎｍのキャップ層が順に積層された構造を有する。半導体層１２は、ＧａＮ層（例えば、上記のｉ−ＧａＮチャネル層）を含んでいればよく、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ等を用いることができる。
【００１７】
最初に、図１（ｂ）に示すように、基板１０の下面にマスク層１６を形成し、マスク層１６をマスクとして基板１０をエッチングし、第１ビアホール２２を形成する。ＳｉＣを材料とする基板１０は通常のＳｉ基板に比べて非常に硬いため、ビアホールの形成方法もＳｉ基板の場合とは異なる。本工程ではプラズマによるドライエッチングを採用し、エッチングガスにはフッ素系のガスを使用する。ここで、ＧａＮ層を含む半導体層１２は、フッ素系のガスに対してほとんど削られないため、上記エッチング工程におけるストッパ層として機能し、ビア受けパッド１４を保護する。
【００１８】
次に、図１（ｃ）に示すように、マスク層１６を除去し、基板１０をマスクとして半導体層１２をエッチングし、第２ビアホール２４を形成する。本工程では、第１ビアホール２２の形成時と同じくプラズマによるドライエッチングを採用し、エッチングガスには塩素系のガスを使用する。ここで、ビア受けパッド１４は塩素系のガスに対してほとんど削られないため、上記エッチング工程におけるストッパ層として機能する。
【００１９】
以上の工程により、第１ビアホール２２及び第２ビアホール２４を合わせたビアホール２０が形成される。
【００２０】
最後に、図１（ｄ）に示すように、基板１０の下面及びビアホール２０内にメタライズを施し、金属層３０を形成する。金属層３０の形成は、例えば、最初にＮｉからなるシード層３２をスパッタ成膜により形成した後に、Ａｕからなるめっき層３４をめっきにより形成する。金属層３０は、ビア受けパッド１４と電気的に接続される。
【００２１】
図２は、半導体装置１００の構成を示す断面模式図である。基板１０の上面に半導体層１２が設けられ、半導体層１２の上面にビア受けパッド１４が設けられている。基板１０の裏面には、基板１０及び半導体層１２を貫通するビアホール２０が設けられている。基板１０の下面及びビアホール２０内には金属層３０が設けられ、金属層３０により基板１０の上面側と下面側とが電気的に接続されている。
【００２２】
実施例１に係る半導体装置１００の製造方法によれば、ビアホール２０の形成の際に基板１０及び半導体層１２を一気にエッチングせずに、基板１０のエッチング工程と半導体層１２のエッチング工程とを分割している。そして、ＳｉＣを材料とする基板１０をエッチングする際に、次の工程でエッチングされる半導体層１２中のＧａＮ層をストッパ層として利用することで、ビア受けパッド１４を保護することができる。また、基板１０の厚み等に起因する加工のバラツキを抑制することができる。加工のバラツキは、基板１０の厚みが大きいほど生じやすいため、上記効果を得るためには、基板１０の厚みは５０〜１５０μｍであることが好ましく、１００〜１５０μｍであることが更に好ましい。
【００２３】
また、半導体層１２中のＧａＮ層をストッパ層として用いることで、後述するように比較的高パワーのエッチングを行うことができる。これにより、エッチングの速度を速くすることができ、加工時間を短縮することができる。以上のように、実施例１に係る半導体装置の製造方法によれば、ＳｉＣを材料とする基板におけるビアホール形成時の加工精度及び加工速度を向上させることができる
【００２４】
図３は、エッチング時に使用する装置の構成を示す模式図である。図３（ａ）は誘導結合プラズマ方式（ＩＣＰ：Inductively Coupled Plasma）を、図３（ｂ）はトランス結合プラズマ方式（ＴＣＰ：Transformer Coupled Plasma）を、図３（ｃ）は反応性イオンエッチング方式（ＲＩＥ：Reactive Ion Etching）をそれぞれ示す。共通する構成として、台座４０の上に加工前の半導体装置１００が搭載されている。台座４０は、インピーダンス調整用の可変インダクタＣ１を介して、高周波のバイアス電源４２に接続されている。
【００２５】
図３（ａ）に示すように、ＩＣＰ方式のエッチング装置は、誘導結合プラズマを生成するための複数のコイル（アンテナ）が対向して配置されている。低電圧側のコイル４４はアースに接続され、高電圧側のコイル４５はインピーダンス調整用の可変インダクタＣ２を介して高周波のアンテナ電源４６に接続されている。
【００２６】
図３（ｂ）に示すように、ＴＣＰ方式のエッチング装置は、トランス結合プラズマを生成するための複数のコイルが並んで配置されている。低電圧側のコイル４４はアースに接続され、高電圧側のコイル４５はインピーダンス調整用の可変インダクタＣ２を介してアンテナ電源４６に接続されている。
【００２７】
図３（ｃ）に示すように、ＲＩＥ方式のエッチング装置は、アンテナコイルを備えていない。その代わりに、台座４０から装置の天井までの距離（図中のＡ）が他方式に比べて短くなっており、ナローギャップが形成されている。ナローギャップは、例えば５ｍｍ以下とすることが好ましい。
【００２８】
半導体装置１００におけるビアホール２０の形成は、いずれの方式においても行うことができる。ただし、前述のように、ＧａＮ系の半導体層１２をストッパ層として利用し、高レートのエッチングを行うためには、ＩＣＰ方式またはＴＣＰ方式のエッチングを採用することが好ましい。この場合、アンテナパワーは２５００〜５０００Ｗ、バイアスパワーは３００〜５０００Ｗとすることが好ましい。また、ＲＩＥ方式を採用する場合には、バイアスパワーを３０００Ｗ以上とすることが好ましい。アンテナパワー及びバイアスパワーを高くすることで、エッチング速度を速くすることができる。
【００２９】
また、第１ビアホール２２のエッチングには、ＳｉＣ系の基板を削ることができ且つＧａＮ系の半導体層を削ることができないフッ素系のガスを使用するが、フッ素系のガスとしては、例えばＳＦ６を含むガス（例えば、ＳＦ６とＯ２の混合ガス）を用いることが好ましい。また、第２ビアホール２４のエッチングには、ＧａＮ系の半導体層を削ることができ且つＳｉＣ系の基板を削ることができない塩素系のガスを使用するが、塩素系のガスとしては、例えばＣｌ２、ＳｉＣｌ４、またはＢＣｌ３含むガスを用いることが好ましい。
【００３０】
また、ビア受けパッド１４としては、例えばＮｉ及びＡｕの積層体（Ｎｉが半導体層１２側に形成）を用いることができる。Ｎｉの代わりにＴｉを用いてもよいが、塩素系のエッチングガスに対して半導体層１２との選択比の高いＮｉを用いることが好ましい。
【００３１】
また、マスク層１６としては、例えばＣｕ、Ｎｉ、Ｐｔのいずれかを含むメタルマスクを用いることができるが、フッ素系のガスに対して基板１０との選択比の高いＣｕを用いることが好ましい。
【００３２】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３３】
１０      基板
１２      半導体層
１４      ビア受けパッド
２０      ビアホール
２２      第１ビアホール
２４      第２ビアホール
３０      金属層
３２      シード層
３４      めっき層
１００    半導体装置
【図１】
0005566803.tif 000002
【図２】
0005566803.tif 000003
【図３】
0005566803.tif 000004