(57)【特許請求の範囲】
【請求項１】
光電変換素子と、カレントミラー回路と、を有し、
前記カレントミラー回路は、第１のトランジスタと、複数の第２のトランジスタと、を有する半導体装置であって、
第１の期間と、第２の期間と、を有し、
前記第１のトランジスタは、ダイオード接続され、
前記光電変換素子の第１の電極は、前記第１のトランジスタの第１の電極と電気的に接続され、
前記複数の第２のトランジスタの第１の電極のそれぞれは、前記第１のトランジスタの第２の電極と電気的に接続され、
前記複数の第２のトランジスタの第２の電極のそれぞれは、前記発光素子の第２の電極と電気的に接続され、
前記第１の期間における前記光電変換素子の第２の電極は、第１の電位であり、
前記第１の期間における前記第１のトランジスタの第２の電極の電位は、第２の電位であり、
前記第２の期間における前記光電変換素子の第２の電極は、前記第２の電位であり、
前記第２の期間における前記第１のトランジスタの第２の電極の電位は、前記第１の電位であり、
前記第１の電位は、前記第２の電位よりも高く、
前記第１の期間における前記光電変換素子に照射される照度は、前記第２の期間における前記光電変換素子に照射される照度よりも低いことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に光電変換装置とトランジスタとを有する半導体装置
に関する。また、半導体装置を用いた電子機器に関する。
【背景技術】
【０００２】
一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫
外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中で
も波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼
ばれ、人間の生活環境に応じて照度調整やオン／オフ制御などが必要な機器類に数多く用
いられている。
【０００３】
特に表示装置では表示装置の周囲の明るさを検出し、その表示輝度を調整することが行
なわれている。なぜなら周囲の明るさを検出し、適度な表示輝度を得ることによって無駄
な電力を減らすことが可能であるからである。例えば、携帯電話やパーソナルコンピュー
タにそのような輝度調整用の光センサが用いられている。
【０００４】
また周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を
光センサにより検出し、表示画面の輝度を調節することも行われている。
【０００５】
このような光センサにおいては、センシング部分にフォトダイオードを用い、フォトダ
イオードの出力電流を増幅回路にて増幅することが行われている。このような増幅回路と
しては、例えばカレントミラー回路が用いられる（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３４４４０９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の光センサでは高照度まで検出しようとすると出力電流もしくは出力電圧が広範囲
に及んでしまうため、光電変換装置として使用しづらく消費電力が増大するといった問題
が挙げられる。
【０００８】
上記問題を鑑み、本発明では、出力電圧もしくは出力電流の範囲を広げることなく、検出
可能な照度範囲が広い光電変換装置を得ることを課題とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置は、光電変換素子と光電変換素子に電気的に接続された増幅回
路とを含む光電変換装置と、光電変換装置に印加するバイアスを反転させるバイアス切り
替え手段とを有している。バイアス切り替え手段を用いて光電変換装置に印加するバイア
スを反転させることで、出力電圧もしくは出力電流の範囲を広げることなく、検出可能な
照度範囲を広げることが可能となる。
【００１０】
なお、増幅回路は、少なくとも第１のトランジスタを含む２以上のトランジスタを有し
、入射される光は光電変換素子で検知し、光電変換装置に印加するバイアスを反転させる
と共に光電変換素子に生じる電流による検出と、第１のトランジスタのゲートソース間に
印加される、光電変換素子に生じる電圧による検出とを切り替えることを特徴とする。そ
のため、光電変換装置を構成するトランジスタの性質、例えばチャネル形成領域の結晶性
、しきい値やＳ値（サブスレッシュホールド値）を変化させることにより照度の検出範囲
、出力電流、出力電圧等を目的に応じて変化させることも可能となる。
【００１１】
本発明の一は、照度検出機能を有する半導体装置であって、半導体装置は、光電変換素
子と光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、光電変換装置
に印加するバイアスを反転させるバイアス切り替え手段とを有し、増幅回路は、少なくと
も第１のトランジスタを含む２以上のトランジスタを有し、第１のトランジスタのゲート
電極は光電変換素子を介して第１のトランジスタの第１の電極に電気的に接続され、光電
変換素子は入射される光を検知し、バイアス切り替え手段は、所定の照度を境にバイアス
を反転させると共に、光電変換素子に生じる電流による検出と、第１のトランジスタのゲ
ートソース間に印加される、光電変換素子に生じる電圧による検出とを切り替えることを
特徴とする。
【００１２】
本発明の一は、照度検出機能を有する半導体装置であって、光電変換素子と光電変換素
子に電気的に接続された増幅回路とを含む光電変換装置と、光電変換装置に印加するバイ
アスを反転させるバイアス切り替え手段とを有し、増幅回路は、少なくとも第１のトラン
ジスタを含む２以上のトランジスタを有し、光電変換素子は入射される光を検知し、光が
所定の照度以下では光電変換素子に生じる電流により検出され、光が所定の照度を超える
場合には第１のトランジスタのゲートソース間に光電変換素子に生じる電圧を印加するこ
とで検出され、バイアス切り替え手段は所定の照度を境にバイアスを反転させることを特
徴とする。
【００１３】
本発明の一は、照度検出機能を有する半導体装置であって、光電変換素子と光電変換素
子に電気的に接続された増幅回路とを含む光電変換装置と、光電変換装置に印加するバイ
アスを反転させるバイアス切り替え手段とを有し、増幅回路は、少なくとも第１のトラン
ジスタを含む２以上のトランジスタを有し、第１のトランジスタのゲート電極は光電変換
素子を介して第１のトランジスタの第１の電極に電気的に接続され、光電変換素子は入射
される光を検知し、光が所定の照度以下では光電変換素子に生じる電流により検出され、
光が所定の照度を超える場合には第１のトランジスタのゲートソース間に光電変換素子に
生じる電圧を印加することで検出され、バイアス切り替え手段は所定の照度を境にバイア
スを反転させることを特徴とする。
【００１４】
本発明の一は、照度検出機能を有する半導体装置であって、光電変換素子と光電変換素
子に電気的に接続された増幅回路とを含む光電変換装置と、光電変換装置に印加するバイ
アスを反転させるバイアス切り替え手段とを有し、増幅回路は、少なくとも第１のトラン
ジスタと第２のトランジスタとを有し、バイアスは光電変換装置の第１の端子及び第２の
端子より印加され、第１の端子は光電変換素子を介して第２のトランジスタの第１の電極
及びゲート電極並びに第１のトランジスタのゲート電極と電気的に接続され、第１の端子
は第１のトランジスタの第１の電極とも電気的に接続され、第２の端子は第１のトランジ
スタ及び第２のトランジスタの第２の電極に電気的に接続され、光電変換素子は入射され
る光を検知し、光が所定の照度以下では光電変換素子に生じる電流により検出され、光が
所定の照度を超える場合には光電変換素子に生じる電圧により検出され、バイアス切り替
え手段は所定の照度を境にバイアスを反転させることを特徴とする。
【００１５】
上記構成において、増幅回路は第１のトランジスタを複数有することを特徴とする。ま
た、光電変換素子は、ｐ型半導体層と、ｎ型半導体層と、ｐ型半導体層とｎ型半導体層の
間に設けられたｉ型半導体層とを有することを特徴とする。
【００１６】
なお、本明細書において接続されているとは、電気的に接続されていることと同義であ
る。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気
的な接続を可能とする他の素子（例えば、スイッチやトランジスタや容量素子やインダク
タや抵抗素子やダイオードなど）が配置されていてもよい。もちろん、間に他の素子を介
さずに配置されていてもよく、電気的に接続されているとは直接的に接続されている場合
を含むものとする。
【００１７】
なお、本明細書において、光電変換装置に印加するバイアスを反転させるとは、光電変換
装置に印加する電位関係を反転させれば良く、必ずしも反転前後において同じ電位差であ
ることを要しない。また、本明細書において、トランジスタは薄膜トランジスタの場合に
ついて述べているが、特にこれに限定されない。
【発明の効果】
【００１８】
本発明により出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲を
広いものとすることが可能となる。よって、高性能な光電変換装置を得ることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の半導体装置を示す図。
【図２】本発明の光電変換装置を示す図。
【図３】本発明の光電変換装置を示す図。
【図４】本発明の光電変換装置の出力電流における照度依存性を説明する図。
【図５】本発明の光電変換装置の出力電流における照度依存性を説明する図。
【図６】本発明の半導体装置を示す図。
【図７】本発明の光電変換装置を示す図。
【図８】本発明の光電変換装置の断面図。
【図９】本発明の光電変換装置の出力電流における照度依存性を示す図。
【図１０】本発明の光電変換装置の出力電流における照度依存性を示す図。
【図１１】本発明の光電変換装置の相対感度及び標準比視感度曲線を示す図。
【図１２】本発明の半導体装置の作製工程を示す図。
【図１３】本発明の半導体装置の作製工程を示す図。
【図１４】本発明の半導体装置の作製工程を示す図。
【図１５】本発明の光電変換装置の断面図。
【図１６】本発明の半導体装置の作製工程を示す図。
【図１７】本発明の半導体装置の作製工程を示す図。
【図１８】本発明の半導体装置の作製工程を示す図。
【図１９】バイアス切り替え手段について説明する図。
【図２０】バイアス切り替え手段について説明する図。
【図２１】バイアス切り替え手段について説明する図。
【図２２】バイアス切り替え手段について説明する図。
【図２３】バイアス切り替え手段について説明する図。
【図２４】本発明の半導体装置を実装した装置を示す図。
【図２５】本発明の半導体装置を実装した装置を示す図。
【図２６】本発明の半導体装置を実装した装置を示す図。
【図２７】本発明の半導体装置を実装した装置を示す図。
【図２８】本発明の半導体装置を実装した装置を示す図。
【発明を実施するための形態】
【００２０】
以下、本発明の一態様について説明する。但し、本発明は多くの異なる態様で実施する
ことが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を
様々に変更し得ることは当業者であれば容易に理解される。従って、本形態の記載内容に
限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同様の
ものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有
する部分の詳細な説明は省略する。
【００２１】
（実施の形態１）
本発明の半導体装置の一実施形態を図１を用いて説明する。図１（Ａ）に示す半導体装
置は、光電変換装置１０１、バイアス切り替え手段１０２、電源１０３、端子Ｖ０、抵抗
１０４とを有する。なお、光電変換装置１０１は、図１（Ｂ）に示すように光電変換素子
１１５と薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ））で
構成される薄膜集積回路とを有し、前記薄膜集積回路は少なくとも薄膜トランジスタ１１
３とダイオード接続された薄膜トランジスタ１１２とで構成されるカレントミラー回路１
１４を有する。なお、本実施形態においてカレントミラー回路１１４を構成する薄膜トラ
ンジスタはｎチャネル型薄膜トランジスタとする。また、光電変換装置は、フォトＩＣと
も言う。
【００２２】
光電変換装置１０１の一方の端子１２１は、バイアス切り替え手段１０２を介し電源１
０３の一方の電極と接続されており、光電変換装置１０１の他方の端子１２２は抵抗１０
４を介し電源１０３の他方の電極に接続されている。なお、光電変換装置１０１から得ら
れる電流は抵抗１０４を用いて端子１２１と接続された端子Ｖ０より電圧として出力され
る。
【００２３】
次に、光電変換装置１０１について図１（Ｂ）を用いて説明する。端子１２１は、光電
変換素子１１５を介し薄膜トランジスタ１１２のゲート電極及び第１の電極（ソース電極
及びドレイン電極の一方）と接続され、薄膜トランジスタ１１２の第２の電極（ソース電
極及びドレイン電極の他方）は端子１２２と接続されている。また、端子１２１は薄膜ト
ランジスタ１１３の第１の電極（ソース電極及びドレイン電極の一方）とも接続されてい
る。一方、薄膜トランジスタ１１３の第２の電極（ソース電極及びドレイン電極の他方）
は端子１２２と接続されている。なお、薄膜トランジスタ１１３のゲート電極は薄膜トラ
ンジスタ１１２のゲート電極と接続されている。
【００２４】
図１（Ａ）に示す半導体装置において、光電変換素子１１５に光が照射されることによ
り電子及び正孔が生じ、電流が発生する。なお、カレントミラー回路１１４は、光電変換
素子１１５から得られた電流を増幅する働きを有する。図１（Ｂ）では、薄膜トランジス
タ１１３が一つの場合、即ち光電変換素子１１５から得られた電流を２倍に増幅した場合
について示しているが、さらに高い電流を得たい場合にはゲート電極が薄膜トランジスタ
１１２のゲート電極に接続された薄膜トランジスタ１１３からなるユニット１１６を端子
１２１と端子１２２との間に並列して複数設ければ良い。例えば、図２に示すようにユニ
ット数をｎとすることで、光電変換素子１１５から得られる電流をｉとすると約（ｎ＋１
）倍の電流約（ｎ＋１）×ｉを光電変換装置１０１より出力することができる。なお、光
電変換素子１１５から得られた電流は照度依存性を有するため、照度すなわち照射された
光を検出することが可能となる。ここでは、光電変換装置１０１より得られた電流を抵抗
１０４を用いて端子Ｖ０より電圧として出力することで、照度を検出している。
【００２５】
バイアス切り替え手段１０２は、所定の照度を境に電源１０３を用い光電変換装置１０
１の端子１２１及び端子１２２に供給する電位関係、即ちバイアスを反転させる。図１に
おいては、２種類の電源１０３ａ、１０３ｂを用いたが、光電変換装置１０１に印加する
バイアスが反転されれば特にこれに限定されない。もちろん、反転前後において光電変換
装置１０１に印加される電圧は同一であることを要しない。
【００２６】
また、光電変換装置１０１に印加するバイアスを反転させることで端子Ｖｏより出力さ
れる出力電圧も逆転するため、出力を反転させる切り替え手段（図示しない）を介して端
子Ｖ０より出力を得ても良い。
【００２７】
電源１０３ａを用いて光電変換装置１０１に電圧が印加されている場合の光検出につい
て、半導体装置のうちの光電変換装置１０１を抜き出し図３（Ａ）を用いて説明する。な
お、電源１０３ａの正の電極側に接続された端子１２１にはＶｄｄが、負の電極側に接続
された端子１２２にはＶｓｓの電位が供給されているものとする。このとき、薄膜トラン
ジスタ１１３の第１の電極はドレイン電極、第２の電極はソース電極として機能し、光が
照射されていない初期状態においては薄膜トランジスタ１１２及び薄膜トランジスタ１１
３は非導通状態であるものとする。
【００２８】
光が光電変換素子１１５に照射されると上述したように電流が得られ、薄膜トランジス
タ１１２は導通状態となり、電流ｉが薄膜トランジスタ１１２に流れる。なお、このとき
薄膜トランジスタ１１２の第１の電極はドレイン電極、第２の電極はソース電極となり、
薄膜トランジスタ１１２はダイオード接続された状態となっている。また、薄膜トランジ
スタ１１３のゲート電極及びソース電極の各々には、薄膜トランジスタ１１２のゲート電
極、ソース電極と同様の電位が供給されているため電流ｉが流れる。よって、光電変換装
置１０１より約２×ｉの電流値Ｉが得られる。その際の照度に対する光電変換装置１０１
より得られる電流値｜Ｉ｜（即ち、出力電流｜Ｉ｜）の関係を図４（図４中の１０）に示
す。図４において、横軸、縦軸はそれぞれ対数表示した照度Ｌ、電流値｜Ｉ｜を表す。な
お、電流値｜Ｉ｜は電流値Ｉの絶対値を示している。光検出の際、半導体装置からの出力
電圧、即ち図１における端子Ｖ０からの出力電圧をＶ１以上Ｖ２以下、及び光電変換装置
１０１からの検出可能な電流範囲をＩ１以上Ｉ２以下と設定すると、図４より電源１０３
ａを用いた際の半導体装置における検出可能な照度範囲はＬ１以上Ｌ２以下、即ち範囲（
Ａ）となる。
【００２９】
次に、図１（Ａ）に示すバイアス切り替え手段１０２により電源１０３が切り替わる所
定の照度をＬ２とした場合について説明する。切り替えることにより電源１０３ｂを用い
、この場合の光電変換装置１０１を図３（Ｂ）に示す。なお、電源１０３ｂの負の電極側
に接続された端子１２１にはＶｓｓが、正の電極側に接続された端子１２２にはＶｄｄの
電位が供給されているものとする。即ち、図３（Ａ）に示した電源１０３ａのときとは光
電変換装置１０１に印加するバイアスを反転させた状態となっている。このとき、薄膜ト
ランジスタ１１３の第１の電極はソース電極、第２の電極はドレイン電極として機能し、
光が照射されていない初期状態においては薄膜トランジスタ１１２及び薄膜トランジスタ
１１３は非導通状態であるものとする。
【００３０】
薄膜トランジスタ１１２が非導通状態で、光電変換素子１１５に光が照射されると、照
度の対数値に比例した開放電圧Ｖｏｃが発生する。そのため、薄膜トランジスタ１１２の
第１の電極及びゲート電極並びにこれらに接続された薄膜トランジスタ１１３のゲート電
極の電位はＶｓｓ＋Ｖｏｃとなる。よって、薄膜トランジスタ１１３のゲート・ソース間
電圧はＶｏｃとなり、薄膜トランジスタ１１３は導通状態となる。よって、薄膜トランジ
スタ１１３には電流ｉ´が流れる。Ｖｄｄ＞Ｖｓｓ＋Ｖｏｃとすると薄膜トランジスタ１
１２の第１の電極はソース電極、第２の電極はドレイン電極となる。よって、薄膜トラン
ジスタ１１２のゲート・ソース間電圧Ｖｇｓはゼロであるため、非導通状態である。なお
、このとき薄膜トランジスタ１１２のオフ電流については考えないものとして記載してい
る。
【００３１】
このようにして、光電変換装置１０１より電流値ｉ´が得られる。その際の照度に対す
る光電変換装置１０１からの出力電流の関係を図４中に１１として示す。
【００３２】
上述したように、本実施形態では半導体装置からの出力電圧、即ち図１における端子Ｖ０
からの出力電圧をＶ１以上Ｖ２以下とし、検出可能な電流範囲をＩ１以上Ｉ２以下と設定
した。よって、電源１０３ｂを用いた際の光電交換装置における検出可能な照度範囲は図
４に示すようにＬ２以上Ｌ３以下、即ち範囲（Ｂ）とすることができる。なお、照度Ｌ２
の検出には範囲（Ａ）、範囲（Ｂ）のいずれの特性を用いても良いが、ここでは電源１０
３が切り替わる所定の照度をＬ２としているため範囲（Ｂ）における照度範囲をＬ２＜Ｌ
≦Ｌ３とする。
【００３３】
このように光電変換装置に印加するバイアスを反転することで、出力電圧もしくは出力
電流の範囲を広げることなく、検出可能な照度範囲を広いものとすることが可能となる。
【００３４】
なお、図４では照度範囲（Ｂ）において光電変換装置１０１より得られる電流値の絶対
値｜Ｉ｜がＩ１以上Ｉ２以下となる場合について述べたが、図５に示すように範囲（Ａ）
及び範囲（Ｂ）において得られる電流値が大きく異なる場合がある。このような場合、出
力電圧が広範囲となってしまい、半導体装置として使用しづらいうえ消費電力が大きくな
ってしまう。
【００３５】
上述したように範囲（Ａ）では照度の検出に光電変換素子１１５の特性を、範囲（Ｂ）
では光電変換素子１１５から得られる開放電圧Ｖｏｃ及び薄膜トランジスタ１１２の特性
を利用している。そのため、薄膜トランジスタの特性を変化させることで範囲（Ｂ）の出
力電流を変化させることができる。よって、薄膜トランジスタの特性を制御することで範
囲（Ｂ）において所望の範囲内で出力電流を得ることができるため、範囲（Ａ）及び範囲
（Ｂ）の出力電流の範囲をより近いものとすることが可能となる。例えば、薄膜トランジ
スタ１１３のしきい値電圧を制御した場合には、照度に対する出力電流の関係（図５中１
１）を縦軸方向にシフトさせる、即ち照度に対し得られる電流値を大きく増減させること
が可能となる。例えば、薄膜トランジスタのしきい値電圧を正の方向に変化させると、出
力電流（図５中１１）は低い方向にシフトし、しきい値電圧を負の方向に変化させると出
力電流（図５中１１）は高い方向にシフトする。ただし、薄膜トランジスタのしきい値制
御は、薄膜トランジスタがディプレション型トランジスタ、即ちノーマリーオンとならな
い範囲内で行うものとする。以上のようにして、出力電流を自由に設定することが可能と
なるため、出力電流ひいては出力電圧の範囲を広げることなく、検出可能な照度範囲を広
いものとすることが可能となる。
【００３６】
また、薄膜トランジスタのＳ値（サブスレッシュホールド値）を制御することにより照
度に対する出力電流の関係（図５中１１）の傾きを自由に設定することができる。例えば
、Ｓ値を大きくすると図５中１１の傾きを小さくでき、Ｓ値を小さくすると図５中１１の
傾きを大きいものとすることができる。そのため、範囲（Ａ）及び範囲（Ｂ）における照
度に対する出力電流の関係を同一にすることも可能であるし、異ならせることも可能であ
る。例えば、後者においては高照度を検出する際には低照度と比較し照度依存性を低下さ
せることも可能であり、そうした場合半導体装置の光の検出範囲をさらに広げることも可
能となる。このように、目的に応じて所望の照度依存性を有する半導体装置を得ることが
できる。
【００３７】
また、範囲（Ａ）及び範囲（Ｂ）の出力電流の違いは、光電変換装置１０１に接続され
る抵抗、即ち図１（Ａ）においては抵抗１０４の抵抗値を電源１０３と対応して選択する
ことで同一の出力電圧となるようにしても良い。具体的には、図６に示すようにバイアス
切り替え手段１０２と同時に切り替え可能な切り替え手段１０７を用いて抵抗１０４ａと
抵抗１０４ｂとを切り替え、光電変換装置１０１に流れる電流を端子Ｖ０より電圧として
出力すれば良い。
【００３８】
なお、上記では、所定の照度を境に範囲（Ａ）では光電変換素子１１５の特性を、範囲
（Ｂ）では光電変換素子１１５から得られる開放電圧Ｖｏｃ及び薄膜トランジスタ１１２
の特性を用いて照度を検出した場合について述べたが、所定の照度を境に利用する特性は
逆であっても良い。例えば、図４において範囲（Ａ）ではカレントミラー回路１１４の電
流増幅率を減少させることで光電変換装置１０１から得られる出力電流｜Ｉ｜を図４中の
１１まで減少させ、一方、範囲（Ｂ）においては薄膜トランジスタ１１３に対ししきい値
制御を施すことで出力電流｜Ｉ｜を図４中の１０まで増加させれば良い。このようにして
、範囲（Ａ）及び範囲（Ｂ）における出力電流の関係を逆とすることで、照度を検出する
際、範囲（Ａ）では光電変換素子１１５から得られる開放電圧Ｖｏｃ及び薄膜トランジス
タ１１２の特性を、範囲（Ｂ）では光電変換素子１１５の特性を利用することも可能であ
る。
【００３９】
なお、本実施形態においてカレントミラー回路１１４が有する薄膜トランジスタにはｎ
チャネル型薄膜トランジスタを用いたが、ｐチャネル型薄膜トランジスタを用いても良い
。カレントミラー回路にｐチャネル型薄膜トランジスタを用いた場合の光電変換装置の等
価回路図の一例を図７に示す。図７において、カレントミラー回路２０３は、薄膜トラン
ジスタ２０１と薄膜トランジスタ２０２とを有する。端子１２１は薄膜トランジスタ２０
１及び光電変換素子２０４を介し端子１２２と接続される。また、端子１２１は薄膜トラ
ンジスタ２０２を介して端子１２２と接続される。なお、薄膜トランジスタ２０２のゲー
ト電極は、薄膜トランジスタ２０１のゲート電極及び薄膜トランジスタ２０１と光電変換
素子２０４とを接続する配線に接続されている。なお、図１と同様に薄膜トランジスタ２
０２からなるユニットを複数並列して設けても良い。
【００４０】
以上のことから、本発明により光電変換装置に印加するバイアスを反転させることで、出
力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲を広げることが可
能となる。また、光電変換装置を構成する薄膜トランジスタの性質、例えばしきい値やＳ
値を変化させることにより光の検出範囲、出力電流、出力電圧等を目的に応じて変化させ
ることが可能となる。
【００４１】
図１（Ｂ）に示した光電変換装置１０１の一構成例における断面図を図８（Ａ）及び（Ｂ
）に示す。
【００４２】
図８（Ａ）において、３１０は基板、３１２は下地絶縁膜、３１３はゲート絶縁膜であ
る。検出する光は基板３１０、下地絶縁膜３１２、およびゲート絶縁膜３１３を通過する
ため、これらの材料は全て透光性の高い材料を用いることが望ましい。
【００４３】
図１における光電変換素子１１５は、配線３１９と、保護電極３１８と、光電変換層１
１１と、端子１２１とを有する。なお、光電変換層１１１は、ｐ型半導体層１１１ｐ、ｎ
型半導体層１１１ｎ及びｐ型半導体層１１１ｐとｎ型半導体層１１１ｎの間に挟まれた真
性（ｉ型）半導体層１１１ｉを有する。これに限らず、光電変換素子は、第１の導電層と
、第２の導電層と、これら２つの導電層の間に挟まれた光電変換層とを有していれば良い
。なお、光電変換層においても、上記に限らず少なくともｐ型半導体層とｎ型半導体層の
積層構造であれば良い。
【００４４】
まず、ｐ型半導体層１１１ｐは、１３族の不純物元素、例えばホウ素（Ｂ）を含んだセ
ミアモルファスシリコン膜をプラズマＣＶＤ法により形成しても良いし、セミアモルファ
スシリコン膜を形成後、１３族の不純物元素を導入してもよい。
【００４５】
なお、セミアモルファス半導体膜とは、非晶質半導体と結晶構造を有する半導体（単結
晶、多結晶を含む）膜の中間的な構造の半導体を含む膜である。このセミアモルファス半
導体膜は、自由エネルギー的に安定な第３の状態を有する半導体膜であって、短距離秩序
を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結
晶半導体膜中に分散させて存在せしめることが可能である。セミアモルファス半導体膜は
、そのラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしており、またＸ線回
折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測され
る。また、未結合手（ダングリングボンド）を終端化するために水素またはハロゲンを少
なくとも１原子％またはそれ以上含ませている。本明細書では便宜上、このような半導体
膜をセミアモルファス半導体（ＳＡＳ）膜と呼ぶ。さらに、ヘリウム、アルゴン、クリプ
トン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が
増し良好なセミアモルファス半導体膜を得ることもできる。なお、微結晶半導体膜（マイ
クロクリスタル半導体膜）もセミアモルファス半導体膜に含まれる。
【００４６】
また、ＳＡＳ膜は珪素を含む気体をグロー放電分解することにより得ることができる。
代表的な珪素を含む気体をとしては、ＳｉＨ４であり、その他にもＳｉ２Ｈ６、ＳｉＨ２
Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。また水素や、
水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス
元素を加えたガスで、この珪素を含む気体を希釈して用いることで、ＳＡＳ膜の形成を容
易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪素を含む気体を希釈
することが好ましい。また、さらに珪素を含む気体中に、ＣＨ４、Ｃ２Ｈ６などの炭化物
気体、ＧｅＨ４、ＧｅＦ４などのゲルマニウム化気体、Ｆ２などを混入させて、エネルギ
ーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
【００４７】
ｐ型半導体層１１１ｐを形成したら、さらに導電型を付与する不純物を含まない半導体
層（真性半導体層又はｉ型半導体層と呼ぶ）１１１ｉ、ｎ型半導体層１１１ｎを順に形成
する。これによりｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ型半導体層１１１
ｎを有する光電変換層１１１が形成される。
【００４８】
なお本明細書においては、ｉ型半導体層とは、半導体層に含まれるｐ型もしくはｎ型を
付与する不純物濃度が１×１０２０ｃｍ−３以下であり、酸素及び窒素が５×１０１９ｃ
ｍ−３以下である半導体層を指す。なお、光伝導度は暗伝導度に対して１０００倍以上で
あることが好ましい。またｉ型半導体層には、ホウ素（Ｂ）が１０〜１０００ｐｐｍ添加
されていてもよい。
【００４９】
ｉ型半導体層１１１ｉとしては、例えばプラズマＣＶＤ法でセミアモルファスシリコン
膜を形成すればよい。また、ｎ型半導体層１１１ｎとしては、１５族の不純物元素、例え
ばリン（Ｐ）を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファス
シリコン膜を形成後、１５族の不純物元素を導入してもよい。
【００５０】
また、ｐ型半導体層１１１ｐ、真性半導体層１１１ｉ、ｎ型半導体層１１１ｎとして、
セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。
【００５１】
また、配線３１９、接続電極３２０、端子電極３５１、薄膜トランジスタ１１２のソー
ス電極及びドレイン電極３４１、薄膜トランジスタ１１３のソース電極及びドレイン電極
３４２は、高融点金属膜と低抵抗金属膜（アルミニウム合金または純アルミニウムなど）
との積層構造となっている。ここでは、これら配線及び電極はチタン膜（Ｔｉ膜）とアル
ミニウム膜（Ａｌ膜）とＴｉ膜とを順に積み重ねた三層構造とする。
【００５２】
さらに、配線３１９、接続電極３２０、端子電極３５１、薄膜トランジスタ１１２のソ
ース電極及びドレイン電極３４１、薄膜トランジスタ１１３のソース電極及びドレイン電
極３４２を覆うように、それぞれ保護電極３１８、３４５、３４８、３４６及び３４７が
形成されている。
【００５３】
これら保護電極は、光電変換層１１１の形成時におけるエッチング工程において、配線
３１９等を保護する。なお、保護電極の材料は、光電変換層１１１をエッチングするガス
（またはエッチャント）に対して光電変換層よりもエッチング速度の小さい導電材料であ
ることが好ましい。加えて、保護電極３１８の材料は、光電変換層１１１と反応して合金
とならない導電材料であることが好ましい。なお、その他の保護電極３４５、３４８、３
４６及び３４７も保護電極３１８と同様の材料及び作製工程により形成される。
【００５４】
また、保護電極３１８、３４５、３４８、３４６、３４７を設けない構造にしてもよい
。これら保護電極を設けない一例について図８（Ｂ）に示す。図８（Ｂ）において、配線
４０４、接続電極４０５、端子電極４０１、薄膜トランジスタ１１２のソース電極及びド
レイン電極４０２、薄膜トランジスタ１１３のソース電極及びドレイン電極４０３は単層
の導電膜により形成されており、このような導電膜として、チタン膜（Ｔｉ膜）が好まし
い。また、チタン膜に変えて、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍ
ｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、
ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イ
リジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金
材料若しくは化合物材料からなる単層膜、若しくは、これらの窒化物、例えば、窒化チタ
ン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜、又はこれらの積
層膜を用いることができる。配線４０４、接続電極４０５、端子電極４０１、薄膜トラン
ジスタ１１２のソース電極及びドレイン電極４０２、薄膜トランジスタ１１３のソース電
極及びドレイン電極４０３を単層膜とすることにより、作製工程において成膜回数を減少
させることが可能となる。もちろん、図８（Ａ）に示す配線３１９、接続電極３２０、端
子電極３５１、薄膜トランジスタ１１２のソース電極及びドレイン電極３４１、薄膜トラ
ンジスタ１１３のソース電極及びドレイン電極３４２においても、配線４０４等と同様の
材料を用いることができる。
【００５５】
また、図８（Ａ）及び（Ｂ）は、ｎチャネル型薄膜トランジスタ１１２、１１３はチャ
ネル形成領域が一つ（本明細書では「シングルゲート構造」という）のトップゲート型薄
膜トランジスタの例を示しているが、チャネル形成領域を複数有する構造にしてオン電流
値のバラツキを低減させてもよい。また、オフ電流値を低減するため、ｎチャネル型薄膜
トランジスタ１１２、１１３に低濃度ドレイン（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉ
ｎ（ＬＤＤ））領域を設けてもよい。ＬＤＤ領域とは、チャネル形成領域と、高濃度に不
純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素
を添加した領域のことであり、ＬＤＤ領域を設けるとドレイン領域近傍の電界を緩和して
ホットキャリア注入による劣化を防ぐという効果がある。
【００５６】
また、ホットキャリアによるオン電流値の劣化を防ぐため、ｎチャネル型薄膜トランジ
スタ１１２、１１３を、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させ
た構造（本明細書では「ＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤ
Ｄ）構造」と呼ぶ）としてもよい。ＧＯＬＤ構造を用いた場合、ＬＤＤ領域をゲート電極
と重ねて形成しなかった場合よりも、さらにドレイン領域近傍の電界を緩和してホットキ
ャリア注入による劣化を防ぐ効果がある。このように、ＧＯＬＤ構造とすることで、ドレ
イン領域近傍の電界強度が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効
である。
【００５７】
また、カレントミラー回路を構成する薄膜トランジスタ１１２、１１３は、上述したト
ップゲート型薄膜トランジスタに限らず、ボトムゲート型薄膜トランジスタ、例えば逆ス
タガ型薄膜トランジスタでもよい。
【００５８】
また、配線３１４は、配線３１９に接続する配線であって増幅回路の薄膜トランジスタ
１１３のチャネル形成領域上方にも延在してゲート電極にもなっている。
【００５９】
配線３１５は、ｎ型半導体層１１１ｎに接続された端子１２１と、接続配線３２０及び
保護電極３４５を介して接続された配線であり、薄膜トランジスタ１１３のドレイン配線
（ドレイン電極とも呼ぶ）またはソース配線（ソース電極とも呼ぶ）のいずれか一方と接
続される。
【００６０】
検出する光は層間絶縁膜３１６及び層間絶縁膜３１７を通過するため、これら材料は透
光性の高い材料を用いることが望ましい。なお、絶縁膜３１７は、固着強度を向上させる
ため無機材料、例えば酸化珪素膜（ＳｉＯｘ）膜を用いることが好ましい。封止層３２４
においても無機材料を用いることが好ましく、これら絶縁膜はＣＶＤ法等を用いて形成す
ることができる。
【００６１】
また、端子電極３５０は、配線３１４及び配線３１５と同一工程で形成され、端子電極
３５１は配線３１９及び接続電極３２０と同一工程で形成されている。なお、端子１２２
は補助電極３４８と端子電極３５１を介して端子電極３５０と接続されている。
【００６２】
なお、端子１２１は半田３６４で基板３６０の電極３６１に実装されている。また、端
子１２２は端子１２１と同一工程で形成され、半田３６３で基板３６０の電極３６２に実
装されている。
【００６３】
図８（Ａ）及び（Ｂ）において、光は図中の矢印に示すとおり、基板３１０側から光電
変換層１１１に入射する。これにより電流が発生し、光を検知することが可能となる。
【００６４】
このような光電変換装置に、印加するバイアスを反転させることで出力電圧もしくは出力
電流の範囲を広げることなく、検出可能な照度範囲を広げることが可能となる。また、光
電変換装置を構成する薄膜トランジスタの性質、例えばしきい値やＳ値を変化させること
により光の検出範囲や出力電圧等を目的に応じて変化させることが可能となる。
【実施例１】
【００６５】
本実施例では、光電変換装置に印加するバイアスを反転した際に得られる電流特性につ
いて図９乃至図１１を用いて説明する。
【００６６】
図９及び図１０（Ａ）及び（Ｂ）に、図２に示した光電変換装置にバイアスを印加した
際得られた出力電流の照度依存性を示す。なお、図２においてユニット１１６の数は１０
０とした。
【００６７】
図９中、ＥＬＣとは島状半導体領域をエキシマレーザ（Ｅｘｉｃｉｍｅｒ  Ｌａｓｅｒ
）で結晶化させた薄膜トランジスタを用いて形成されたカレントミラー回路を有する光電
変換装置から得られる出力電流における照度依存性を示している。また、ＣＷとは、連続
発振レーザ（Ｃｏｎｔｉｎｕｏｕｓ  Ｗａｖｅ  Ｌａｓｅｒ）により島状半導体領域を結
晶化した薄膜トランジスタにより形成されたカレントミラー回路を有する光電変換装置か
ら得られる出力電流における照度依存性を示している。また、正方向、逆方向とは、光電
変換装置に印加するバイアス方向を示しており、図３（Ａ）の状態を正方向、図３（Ｂ）
の状態を逆方向とする。なお、ＥＬＣの場合における照度依存性を抜き出したものを図１
０に示す。
【００６８】
図９より、逆方向のバイアスを印加した時のみ、エキシマレーザで結晶化した島状半導
体領域を有する薄膜トランジスタを用いた光電変換装置の出力電流と、連続発振レーザで
結晶化した島状半導体領域を有する薄膜トランジスタを用いた光電変換装置の出力電流に
違いがあることが観察される。これは、薄膜トランジスタにおける島状半導体領域の結晶
性に由来するものである。実施の形態１でも述べたように正方向のバイアス印加時には光
電変換素子の特性を、逆方向のバイアス印加時には光電変換素子から得られる開放電圧Ｖ
ｏｃ及び薄膜トランジスタの特性を利用し光の照度を検出をしているからである。よって
、光電変換装置から得られる出力電流の照度依存性は、島状半導体領域の結晶性によって
変化させることが可能であることがわかる。なお、島状半導体領域の結晶性が影響を及ぼ
す薄膜トランジスタのＳ値や薄膜トランジスタのしきい値によっても変化させることがで
きる。よって、光電変換装置を所望の照度依存性とすることができる。以上のことから、
光電変換装置に印加するバイアスを反転させることで出力電圧もしくは出力電流の範囲を
広げることなく、照度の検出範囲を広いものとすることが可能なうえ、目的に応じた光検
出機能を有する半導体装置を得ることができる。
【００６９】
ＥＬＣの場合、例えば光電変換装置に印加するバイアスを反転させる所定の強度を１０
０ｌｘ、出力電流範囲を２０ｎＡ以上５μＡ以下と設定すると、検出照度範囲の下限が０
．５ｌｘ程度、上限は１０万ｌｘ以上とすることができる。よって、出力電流範囲を広げ
ることなく、検出可能な照度範囲を広げることが可能となる。
【００７０】
なお、本発明の光電変換装置の相対感度及び標準視感度曲線を図１１に示す。図１１よ
り、本発明の光電変換装置の相対感度は標準視感度に非常に近いことがわかる。よって、
本発明の光電変換装置は人間の眼に近い視感度を得ることが可能となるため、光センサと
して用いた場合、より高性能なものとすることが可能となる。
【００７１】
なお、本実施例は実施の形態及びその他の実施例と適宜組み合わせて用いることが可能
である。
【実施例２】
【００７２】
本実施例では、本発明を適用した光電変換装置を有する半導体装置及びその作製方法に
ついて説明する。なお、光電変換装置の部分断面図の一例を図８、図１２乃至１４に示し
、これを用いて説明する。
【００７３】
まず、基板（第１の基板３１０）上に素子を形成する。ここでは基板３１０として、ガ
ラス基板の一つであるＡＮ１００を用いる。
【００７４】
次いで、プラズマＣＶＤ法で下地絶縁膜３１２となる窒素を含む酸化珪素膜（膜厚１０
０ｎｍ）を形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素
膜（膜厚５４ｎｍ）を積層形成する。また、下地絶縁膜３１２は酸化珪素膜、窒化珪素膜
、窒素を含む酸化珪素膜を用いた積層してもよい。例えば、下地絶縁膜３１２として、酸
素を含む窒化珪素膜を５０ｎｍ、さらに窒素を含む酸化珪素膜を１００ｎｍ積層した膜を
形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカ
リ金属などの不純物拡散を防止するブロッキング層として機能する。
【００７５】
次いで、上記非晶質珪素膜を固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化
方法等により結晶化させて、結晶構造を有する半導体膜（結晶性半導体膜）、例えば多結
晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を得
る。まず、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナーで塗布す
る。なお、塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい
。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。ここでは
、熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行っ
て多結晶珪素膜を得る。
【００７６】
次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め
、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照
射を大気中、または酸素雰囲気中で行う。
【００７７】
レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又
は第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレー
ザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ２に集光し、９０〜９
５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施例
では、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ２でレーザ光の照射を
大気中で行なう。
【００７８】
なお、大気中または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形
成される。なお、本実施例ではパルスレーザを用いた例を示したが、連続発振のレーザを
用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能
な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的
には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３
高調波（３５５ｎｍ）を適用すればよい。
【００７９】
連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出
されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４
結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学
系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。
このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１
０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光
に対して相対的に半導体膜を移動させて照射すればよい。
【００８０】
次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を１２０
秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶
化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するために形
成する。ここでは、オゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照
射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造
を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで
１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成
する前にレーザ光の照射により形成された酸化膜を除去してもよい。
【００８１】
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非
晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。アルゴン元素
を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する
。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件
は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：９９とし、成膜圧力を６．
６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ２とし、成膜温度を３５０℃とす
る。
【００８２】
その後、６５０℃に加熱された炉に入れて３分の熱処理を行い触媒元素を除去（ゲッタ
リング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉
に代えてランプアニール装置を用いてもよい。
【００８３】
次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元
素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。
なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため
、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【００８４】
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形
成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除
去、バリア層の除去などの工程は不要である。
【００８５】
次いで、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水
で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマスクを形成
し、所望の形状にエッチング処理して島状に分離された半導体膜（本明細書では「島状半
導体領域」という）３３１及び３３２を形成する（図１２（Ａ）参照）。島状半導体領域
を形成した後、レジストからなるマスクを除去する。
【００８６】
次いで、必要があれば薄膜トランジスタのしきい値を制御するために微量な不純物元素
（ホウ素またはリン）のドーピングを行う。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離
しないでプラズマ励起したイオンドープ法を用いる。
【００８７】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体領域３３１
及び３３２の表面を洗浄した後、ゲート絶縁膜３１３となる珪素を主成分とする絶縁膜を
形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜
（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【００８８】
次いで、ゲート絶縁膜３１３上に金属膜を形成した後、第２のフォトマスクを用いてパ
ターニングを行い、ゲート電極３３４及び３３５、配線３１４及び３１５、端子電極３５
０を形成する（図１２（Ｂ）参照）。この金属膜として、例えば窒化タンタル（ＴａＮ）
及びタングステン（Ｗ）をそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。
【００８９】
また、ゲート電極３３４及び３３５、配線３１４及び３１５、端子電極３５０として、
上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍ
ｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、
ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イ
リジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅
（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料
からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒
化タンタル、窒化モリブデンからなる単層膜、又はこれらの積層膜を用いることができる
。
【００９０】
次いで、島状半導体領域３３１及び３３２への一導電型を付与する不純物の導入を行っ
て、薄膜トランジスタ１１２のソース領域及びドレイン領域３３７、薄膜トランジスタ１
１３のソース領域及びドレイン領域３３８の形成を行う（図１２（Ｃ）参照）。本実施例
ではｎチャネル型薄膜トランジスタを形成するものとし、ｎ型の不純物、例えばリン（Ｐ
）、砒素（Ａｓ）を島状半導体領域３３１及び３３２に導入する。
【００９１】
次いで、ＣＶＤ法により酸化珪素膜を含む第１の層間絶縁膜（図示しない）を５０ｎｍ
形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を
行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）
、或いはＹＡＧレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた
熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
【００９２】
次いで、水素及び酸素を含む窒化珪素膜を含む第２の層間絶縁膜３１６を、例えば１０
ｎｍの膜厚で形成する。
【００９３】
次いで、第２の層間絶縁膜３１６上に絶縁物材料から成る第３の層間絶縁膜３１７を形
成する（図１２（Ｄ）参照）。第３の層間絶縁膜３１７はＣＶＤ法で得られる絶縁膜を用
いることができる。本実施例においては固着強度を向上させるため、第３の層間絶縁膜３
１７として、９００ｎｍの膜厚で形成した窒素を含む酸化珪素膜を形成する。
【００９４】
次に、熱処理（３００〜５５０℃で１〜１２時間の熱処理、例えば窒素雰囲気中４１０
℃で１時間）を行い、島状半導体膜を水素化する。この工程は第２の層間絶縁膜３１６に
含まれる水素により島状半導体膜のダングリングボンドを終端させるために行うものであ
る。なお、ゲート絶縁膜３１３の存在に関係なく島状半導体膜を水素化することができる
。
【００９５】
また第３の層間絶縁膜３１７として、シロキサンを用いた絶縁膜、及びそれらの積層構
造を用いることも可能である。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で
骨格構造で構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基
、アリール基）が用いられる。また、置換基にフルオロ基を含んでいても良い。
【００９６】
第３の層間絶縁膜３１７としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用
いた場合は、第２の層間絶縁膜３１６を形成後、島状半導体膜を水素化するための熱処理
を行い、次に第３の層間絶縁膜３１７を形成することもできる。
【００９７】
次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶
縁膜、第２の層間絶縁膜３１６、第３の層間絶縁膜３１７、及びゲート絶縁膜３１３を選
択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを
除去する。
【００９８】
なお、第３の層間絶縁膜３１７は必要に応じて形成すればよく、第３の層間絶縁膜３１
７を形成しない場合は、第２の層間絶縁膜３１６を形成後に第１の層間絶縁膜、第２の層
間絶縁膜３１６及びゲート絶縁膜３１３を選択的にエッチングしてコンタクトホールを形
成する。
【００９９】
次いで、スパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジスト
からなるマスクを形成し、選択的に金属膜をエッチングして、配線３１９、接続電極３２
０、端子電極３５１、薄膜トランジスタ１１２のソース電極及びドレイン電極３４１、薄
膜トランジスタ１１３のソース電極及びドレイン電極３４２を形成する。そして、レジス
トからなるマスクを除去する。なお、本実施例の金属膜は、膜厚１００ｎｍのＴｉ膜と、
膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層し
たものとする。
【０１００】
また図８（Ｂ）で示すように、配線４０４、接続電極４０５、端子電極４０１、及び薄
膜トランジスタ１１２のソース電極及びドレイン電極４０２、薄膜トランジスタ１１３の
ソース電極及びドレイン電極４０３を単層の導電膜により形成する場合は、耐熱性及び導
電率等の点からチタン膜（Ｔｉ膜）が好ましい。また、チタン膜に変えて、タングステン
（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ
）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パ
ラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれ
た元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或
いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モ
リブデンからなる単層膜、又はこれらの積層膜を用いることができる。配線４０４、接続
電極４０５、端子電極４０１、及び薄膜トランジスタ１１２のソース電極及びドレイン電
極４０２、薄膜トランジスタ１１３のソース電極及びドレイン電極４０３を単層膜にする
ことにより、作製工程において成膜回数を減少させることが可能となる。
【０１０１】
以上の工程で、多結晶珪素膜を用いたトップゲート型の薄膜トランジスタ１１２及び１
１３を作製することができる。なお、薄膜トランジスタ１１２及び１１３のＳ値は、半導
体膜の結晶性や半導体膜とゲート絶縁膜との界面状態で変化させることが可能である。
【０１０２】
次いで、後に形成される光電変換層（代表的にはアモルファスシリコン）と反応して合
金になりにくい導電性の金属膜（チタン（Ｔｉ）またはモリブデン（Ｍｏ）など）を成膜
した後、第５のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性
の金属膜をエッチングして配線３１９を覆う保護電極３１８を形成する（図１３（Ａ）参
照）。ここでは、スパッタ法で得られる膜厚２００ｎｍのＴｉ膜を用いる。なお、接続電
極３２０、端子電極３５１、薄膜トランジスタのソース電極及びドレイン電極においても
保護電極３１８と同様の金属膜によって覆われる。従って、導電性の金属膜は、これらの
電極における２層目のＡｌ膜が露呈されている側面も覆うため、導電性の金属膜は光電変
換層へのアルミニウム原子の拡散も防止できる。
【０１０３】
ただし、配線３１９、接続電極３２０、端子電極３５１、薄膜トランジスタ１１２のソ
ース電極及びドレイン電極３４１、薄膜トランジスタ１１３のソース電極及びドレイン電
極３４２を単層の導電膜で形成する場合、すなわち図８（Ｂ）で示すように、これらの電
極又は配線に代えて配線４０４、接続電極４０５、端子電極４０１、薄膜トランジスタ１
１２のソース電極及びドレイン電極４０２、薄膜トランジスタ１１３のソース電極及びド
レイン電極４０３を形成する場合は、保護電極３１８は形成しなくてもよい。
【０１０４】
次に第３の層間絶縁膜３１７上に、ｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及び
ｎ型半導体層１１１ｎを有する光電変換層１１１を形成する。
【０１０５】
ｐ型半導体層１１１ｐは、１３族の不純物元素、例えばホウ素（Ｂ）を含んだセミアモ
ルファスシリコン膜をプラズマＣＶＤ法にて成膜し形成しても良いし、セミアモルファス
シリコン膜を形成後、１５族の不純物元素を導入してもよい。
【０１０６】
なお、配線３１９及び保護電極３１８は光電変換層１１１の最下層、本実施例ではｐ型
半導体層１１１ｐと接している。
【０１０７】
ｐ型半導体層１１１ｐを形成したら、さらにｉ型半導体層１１１ｉ及びｎ型半導体層１
１１ｎを順に形成する。これによりｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ
型半導体層１１１ｎを有する光電変換層１１１が形成される。
【０１０８】
ｉ型半導体層１１１ｉとしては、例えばプラズマＣＶＤ法でセミアモルファスシリコン
膜を形成すればよい。また、ｎ型半導体層１１１ｎとしては、１５族の不純物元素、例え
ばリン（Ｐ）を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファス
シリコン膜を形成後、１５族の不純物元素を導入してもよい。
【０１０９】
またｐ型半導体層１１１ｐ、真性半導体層１１１ｉ、ｎ型半導体層１１１ｎとして、セ
ミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。
【０１１０】
次いで、全面に絶縁物材料（例えば珪素を含む無機絶縁膜）からなる封止層３２４を厚
さ（１μｍ〜３０μｍ）で形成して図１３（Ｂ）の状態を得る。ここでは絶縁物材料膜と
してＣＶＤ法により、膜厚１μｍの窒素を含む酸化珪素膜を形成する。無機絶縁膜を用い
ることにより密着性の向上を図っている。
【０１１１】
次いで、封止層３２４をエッチングして開口部を設けた後、スパッタ法により端子１２
１及び１２２を形成する。端子１２１及び１２２は、チタン膜（Ｔｉ膜）（１００ｎｍ）
と、ニッケル膜（Ｎｉ膜）（３００ｎｍ）と、金膜（Ａｕ膜）（５０ｎｍ）との積層膜と
する。こうして得られる端子１２１及び端子１２２の固着強度は５Ｎを超え、端子電極と
して十分な固着強度を有している。
【０１１２】
以上の工程で、半田接続が可能な端子１２１及び端子１２２が形成され、図１３（Ｃ）
に示す構造が得られる。
【０１１３】
このようにして、例えば１枚の大面積基板（例えば６００ｃｍ×７２０ｃｍ）からは大
量のフォトＩＣチップ（２ｍｍ×１．５ｍｍ）、即ち光電変換装置のチップを製造するこ
とが可能である。次いで、個々に切断して複数のフォトＩＣチップを切り出す。
【０１１４】
切り出した１つのフォトＩＣチップ（２ｍｍ×１．５ｍｍ）の断面図を図１４（Ａ）に
示し、その上面図を図１４（Ｂ）、下面図を図１４（Ｃ）に示す。なお、図１４（Ａ）に
おいて、基板３１０、素子形成領域４１０、端子１２１及び端子１２２を含む総膜厚は、
０．８±０．０５ｍｍである。
【０１１５】
また、光センサチップの総膜厚を薄くするために、基板３１０をＣＭＰ処理等によって
削って薄くした後、ダイサーで個々に切断して複数の光センサチップを切り出してもよい
。
【０１１６】
また、図１４（Ｂ）において、端子１２１及び１２２の一つの電極サイズは、０．６ｍ
ｍ×１．１ｍｍであり、電極間隔は０．４ｍｍである。また、図１４（Ｃ）において受光
部４１１の面積は、１．５７ｍｍ２である。また、増幅回路部４１２には、約１００個の
薄膜トランジスタが設けられている。
【０１１７】
最後に、得られた光センサチップを基板３６０の実装面に実装する（図８（Ａ）参照）
。なお、端子１２１と電極３６１、並びに端子１２２と電極３６２との接続には、それぞ
れ半田３６４及び３６３を用い、予め基板３６０の電極３６１及び３６２上にスクリーン
印刷法などによって半田を形成しておき、半田と端子電極を当接した状態にしてから半田
リフロー処理を行って実装する。半田リフロー処理は、例えば不活性ガス雰囲気中、２５
５℃〜２６５℃程度の温度で約１０秒行う。また、半田の他に金属（金、銀等）で形成さ
れるバンプ、又は導電性樹脂で形成されるバンプ等を用いることができる。また、環境問
題を考慮して鉛フリー半田を用いて実装してもよい。
【０１１８】
以上のようにして、半導体装置を作製することができる。なお、光を検出するために基板
３１０側から光電変換層１１１に光を入射する以外の箇所には筐体等を用いて光を遮断し
ても良い。なお、筐体は光を遮断する機能を有する材料なら何を用いてもよく、例えば金
属材料や黒色顔料を有する樹脂材料等を用いて形成すればよい。このような構造とするこ
とで、より信頼性の高い光検出機能を有する半導体装置とすることができる。
【０１１９】
本実施例では半導体装置が有する増幅回路をｎチャネル型薄膜トランジスタで形成する
場合について説明したが、ｐチャネル型薄膜トランジスタでも良い。なお、ｐチャネル型
薄膜トランジスタは島状半導体領域への一導電型を付与する不純物を、ｐ型の不純物、例
えばホウ素（Ｂ）に代えればｎチャネル型薄膜トランジスタと同様のように作製すること
ができる。次に、増幅回路をｐチャネル型薄膜トランジスタを用いて形成した例について
示す。
【０１２０】
増幅回路、例えばカレントミラー回路をｐチャネル型薄膜トランジスタで形成した光電
変換装置の等価回路図の一例は既に述べたように図７であり、その断面図を図１５に示す
。なお、図１５は図７におけるｐチャネル型の薄膜トランジスタ２０１及び２０２、並び
に光電変換素子２０４を抜き出して記載している。なお、図８と同様のものに関しては共
通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
上述したように、薄膜トランジスタ２０１の島状半導体領域及び薄膜トランジスタ２０２
の島状半導体領域には、ｐ型の不純物、例えばホウ素（Ｂ）が導入されており、薄膜トラ
ンジスタ２０１にはソース領域及びドレイン領域２４１、薄膜トランジスタ２０２にはソ
ース領域及びドレイン領域２４２が形成される。また、光電変換素子が有する光電変換層
２２２は、ｎ型半導体層２２２ｎ、ｉ型半導体層２２２ｉ、ｐ型半導体層２２２ｐを順次
積層した構成となっている。なお、ｎ型半導体層２２２ｎ、ｉ型半導体層２２２ｉ、ｐ型
半導体層２２２ｐには、それぞれｎ型半導体層１１１ｎ、ｉ型半導体層１１１ｉ、ｐ型半
導体層１１１ｐと同様の材料及び作製方法を用いて形成することができる。
【０１２１】
なお、本実施例は実施の形態及びその他の実施例と適宜組み合わせて用いることが可能
である。
【実施例３】
【０１２２】
本実施例では増幅回路をボトムゲート型薄膜トランジスタを用いて形成した半導体装置
及びその作製方法の例を、図１６乃至図１８を用いて説明する。
【０１２３】
まず基板３１０上に、下地絶縁膜３１２及び金属膜５１１を形成する（図１６（Ａ）参
照）。この金属膜５１１として、本実施例では例えば窒化タンタル（ＴａＮ）及びタング
ステン（Ｗ）をそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。
【０１２４】
また、金属膜５１１として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タン
タル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニ
ウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐ
ｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）
、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とす
る合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化
チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いること
ができる。
【０１２５】
なお、下地絶縁膜３１２を基板３１０上に形成せず、金属膜５１１を直接基板３１０に
形成してもよい。
【０１２６】
次に金属膜５１１をパターニングして、ゲート電極５１２及び５１３、配線３１４及び
３１５、端子電極３５０を形成する（図１６（Ｂ）参照）。
【０１２７】
次いで、ゲート電極５１２及び５１３、配線３１４及び３１５、端子電極３５０を覆う
ゲート絶縁膜５１４を形成する。本実施例では、珪素を主成分とする絶縁膜、例えばプラ
ズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ
＝５９％、Ｎ＝７％、Ｈ＝２％）を用いてゲート絶縁膜５１４を形成する。
【０１２８】
次にゲート絶縁膜５１４上に島状半導体領域５１５及び５１６を形成する。島状半導体
領域５１５及び５１６は、実施例２で述べた島状半導体領域３３１及び３３２と同様の材
料及び作製工程により形成すればよい（図１６（Ｃ）参照）。
【０１２９】
島状半導体領域５１５及び５１６を形成したら、後に薄膜トランジスタ５０１のソース
領域及びドレイン領域５２１、薄膜トランジスタ５０２のソース領域及びドレイン領域５
２２となる領域以外を覆ってマスク５１８を形成し、一導電型を付与する不純物の導入を
行う（図１６（Ｄ）参照）。一導電型の不純物としては、ｎチャネル型薄膜トランジスタ
を形成する場合には、ｎ型不純物としてリン（Ｐ）、砒素（Ａｓ）を用い、ｐチャネル型
薄膜トランジスタを形成する場合には、ｐ型不純物としてホウ素（Ｂ）を用いればよい。
本実施例ではｎ型不純物であるリン（Ｐ）を島状半導体領域５１５及び５１６に導入し、
薄膜トランジスタ５０１のソース領域及びドレイン領域５２１並びにこれら領域の間にチ
ャネル形成領域、薄膜トランジスタ５０２のソース領域及びドレイン領域５２２並びにこ
れら領域の間にチャネル形成領域を形成する。なお、必要があればチャネル形成領域に薄
膜トランジスタのしきい値を制御するために微量な不純物元素（ホウ素またはリン）をド
ーピングしても良い。
【０１３０】
次いで、マスク５１８を除去し、図示しない第１の層間絶縁膜、第２の層間絶縁膜３１
６及び第３の層間絶縁膜３１７を形成する（図１６（Ｅ）参照）。第１の層間絶縁膜、第
２の層間絶縁膜３１６及び第３の層間絶縁膜３１７の材料及び作製工程は実施例２の記載
に基づけばよい。
【０１３１】
次に第１の層間絶縁膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７にコンタ
クトホールを形成し、金属膜を成膜、さらに選択的に金属膜をエッチングして、配線３１
９、接続電極３２０、端子電極３５１、薄膜トランジスタ５０１のソース電極及びドレイ
ン電極５３１、薄膜トランジスタ５０２のソース電極及びドレイン電極５３２を形成する
。そして、レジストからなるマスクを除去する。なお、本実施例の金属膜は、膜厚１００
ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜
との３層を積層したものとする。
【０１３２】
また配線３１９及びその保護電極３１８、接続電極３２０及びその保護電極５３３、端
子電極３５１及びその保護電極５３８、薄膜トランジスタ５０１のソース電極及びドレイ
ン電極５３１並びにその保護電極５３６、薄膜トランジスタ５０２のソース電極及びドレ
イン電極５３２並びにその保護電極５３７に代えて、それぞれ図８（Ｂ）の配線４０４、
接続電極４０５、端子電極４０１、薄膜トランジスタ１１２のソース電極及びドレイン電
極４０２、薄膜トランジスタ１１３のソース電極及びドレイン電極４０３と同様に、単層
の導電膜を用いてそれぞれの配線や電極を形成してもよい。
【０１３３】
以上のようにして、増幅回路５０３を構成するボトムゲート型の薄膜トランジスタ５０
１及び５０２を作製することができる（図１７（Ａ）参照）。
【０１３４】
次に、第３の層間絶縁膜３１７上に、ｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及
びｎ型半導体層１１１ｎを含む光電変換層１１１を形成する（図１７（Ｂ）参照）。光電
変換層１１１の材料及び作製工程等は、実施の形態及び実施例２を参照すればよい。
【０１３５】
次いで、封止層３２４、端子１２１及び１２２を形成する（図１７（Ｃ）参照）。端子
１２１はｎ型半導体層１１１ｎに接続されており、端子１２２は端子１２１と同一工程で
形成される。
【０１３６】
さらに電極３６１及び３６２を有する基板３６０を、半田３６４及び３６３で実装する
。なお、基板３６０上の電極３６１は、半田３６４で端子１２１に実装されている。また
基板３６０の電極３６２は、半田３６３端子１２２に実装されている（図１８（Ａ）参照
）。
【０１３７】
図１８（Ａ）に示す半導体装置において、光電変換層１１１に入射する光は、主に基板
３１０側から入るが、これに限られない。また、図１８（Ｂ）に示すように基板３６０側
の光電変換層１１１が形成される領域以外に筐体５５０を設けても良い。なお、筐体５５
０は、光を遮断する機能を有する材料なら何を用いてもよく、例えば金属材料や黒色顔料
を有する樹脂材料等を用いて形成すればよい。このような構造とすることで、より信頼性
の高い光検出機能を有する半導体装置とすることができる。
【０１３８】
なお、本実施例は実施の形態及びその他の実施例と適宜組み合わせて用いることが可能
である。
【実施例４】
【０１３９】
本実施例では、図１におけるバイアス切り替え手段の一例として、バイアス切り替えを
行う回路について、図１９〜図２３を用いて説明する。
【０１４０】
図１９に示す回路は、図１における光電変換装置１０１から得られる電流を電圧として
出力した出力電圧が、ある一定値に達した際に光電変換装置に印加するバイアスを反転さ
せる回路である。即ち、所定の照度を境にバイアスを反転させる回路である。なお、図１
９の回路では、基準電圧Ｖｒを境界として、出力電圧がＶｒを超えた場合にバイアスを反
転するようにする。
【０１４１】
図１９及び図２０において、９０１はフォトセンサ出力ＶＰＳ、９０２は基準電圧Ｖｒ
を決定するための基準電圧生成回路、９０３はコンパレータ、９０４は出力バッファであ
り、ここでは出力バッファ９０４は１段目９０４ａ、２段目９０４ｂ、３段目９０４ｃを
有している。なお、出力バッファは３段しか記載していないが、４段以上にすることも可
能であり、また１段だけに設計することも可能である。なお、フォトセンサ出力ＶＰＳは
、図１における端子Ｖ０より得られる出力に相当する。また、コンパレータ９０３、出力
バッファ９０４は、それぞれ図１におけるバイアス切り替え手段１０２、電源１０３に相
当し、９０５は光電変換素子１０１及び抵抗１０４に相当する。
【０１４２】
図２０は図１９の具体的な回路構成を示しており、コンパレータ９０３はｐチャネル型
薄膜トランジスタ９１１及び９１３、ｎチャネル型薄膜トランジスタ９１２及び９１４、
抵抗９２１を有している。また、基準電圧生成回路９０２は抵抗９２３及び９２４を有し
、これらを用い基準電圧Ｖｒを決定している。
【０１４３】
また、図２０において出力バッファ９０４は一段目９０４ａのみを記載しており、その
一段は、ｐチャネル型薄膜トランジスタ９１５及びｎチャネル型薄膜トランジスタ９１６
で形成される。なお、図２０においてはｎチャネル型薄膜トランジスタはゲート電極が１
つであるシングルゲートの薄膜トランジスタを示しているが、オフ電流を小さくするため
に、ゲート電極が複数ある薄膜トランジスタすなわちマルチゲートの薄膜トランジスタ、
例えばゲート電極を２つ有するダブルゲートの薄膜トランジスタで形成してもよい。なお
他の段も９０４ａと同様の回路にて形成すればよい。
【０１４４】
また図２０において出力バッファ９０４の一段を、図２２（Ａ）に示す回路９４２及び
図２２（Ｂ）に示す回路９４４に代えてもよい。図２２（Ａ）に示す回路９４２はｎチャ
ネル薄膜トランジスタ９１６及びｐチャネル型薄膜トランジスタ９４１で形成されており
、図２２（Ｂ）に示す回路９４４はｎチャネル薄膜トランジスタ９１６及び９４３で形成
されている。
【０１４５】
なお、フォトセンサ出力ＶＰＳには、光電変換装置から得られた電流を電圧として出力
した出力電圧を用いてもよいし、その出力電圧を増幅回路で増幅させた電圧を用いてもよ
い。
【０１４６】
また、図２０では基準電圧生成回路により基準電圧Ｖｒを決定しているが、その他の基
準電圧を得たい場合には図２１に示すように基準電圧Ｖｒを外部回路９３１から直接入力
してもよいし（図２１（Ａ）参照）、いくつかの入力電圧をセレクタ（アナログスイッチ
等）を用いて選択する回路９３２から入力しても良い（図２１（Ｂ）参照）。
【０１４７】
なお、図２０に示す回路において、基準電圧Ｖｒは、コンパレータを構成している薄膜
トランジスタの閾値電圧以上（閾値電圧がＶｔｈとすると、Ｖｔｈ≦Ｖｒ）とする必要が
ある。これを満足するよう、基準電圧またはフォトセンサ出力電圧を調整する必要がある
。
【０１４８】
フォトセンサの出力ＶＰＳは、コンパレータ９０３のｐチャネル型薄膜トランジスタ９
１１のゲート電極に入力され、基準電圧生成回路９０２からの電圧値と比較され、基準電
圧生成回路からの電圧値より小さい場合は、電源１０３のうち電源１０３ａに接続され、
図２３（Ａ）に示す方向に電流が流れる。また基準電圧生成回路からの電圧値より大きい
場合は、電源１０３のうち電源１０３ｂに接続され、図２３（Ｂ）に示す方向に電流が流
れる。
【０１４９】
以上のようなバイアス切り替え手段を用いて光電変換装置に印加するバイアスを反転さ
せることで、出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲を
広げることが可能となる。
【０１５０】
なお、本実施例は実施の形態及びその他の実施例と適宜組み合わせて用いることが可能
である。
【実施例５】
【０１５１】
本実施例では、本発明により得られた半導体装置を光センサとして様々な電子機器に組
み込んだ例について説明する。本発明が適用される電子機器として、コンピュータ、ディ
スプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を図２４、図
２５（Ａ）〜図２５（Ｂ）、図２６（Ａ）〜図２６（Ｂ）、図２７及び図２８（Ａ）〜図
２８（Ｂ）に示す。
【０１５２】
図２４は携帯電話に本発明を適用した一例であり、本体（Ａ）７０１、本体（Ｂ）７０
２、筐体７０３、操作キー７０４、音声出力部７０５、音声入力部７０６、回路基板７０
７、表示パネル（Ａ）７０８、表示パネル（Ｂ）７０９、蝶番７１０、透光性材料部７１
１、光センサ７１２を有している。本発明は光センサ７１２に適用することができる。
【０１５３】
光センサ７１２は透光性材料部７１１を透過した光を検知し、検知した外部光の照度に
合わせて表示パネル（Ａ）７０８及び表示パネル（Ｂ）７０９の輝度コントロールを行っ
たり、光センサ７１２で得られる照度に合わせて操作キー７０４の照明制御を行う。これ
により携帯電話の消費電力を低減することができる。
【０１５４】
次に上記とは異なる携帯電話の例について図２５（Ａ）及び図２５（Ｂ）に示す。図２
５（Ａ）及び図２５（Ｂ）において、７２１は本体、７２２は筐体、７２３は表示パネル
、７２４は操作キー、７２５は音声出力部、７２６は音声入力部、７２７及び７２８は光
センサである。
【０１５５】
図２５（Ａ）に示す携帯電話では、本体７２１に設けられた本発明を適用した光センサ
７２７により外部の光を検知することにより表示パネル７２３及び操作キー７２４の輝度
を制御することが可能である。
【０１５６】
また、図２５（Ｂ）に示す携帯電話では、図２５（Ａ）の構成に加えて、本体７２１の
内部に光センサ７２８を設けている。光センサ７２８により、表示パネル７２３に設けら
れているバックライトの輝度を検出し、輝度を制御することも可能となる。よって、さら
に消費電力を低減することが可能となる。
【０１５７】
図２６（Ａ）はコンピュータであり、本体７３１、筐体７３２、表示部７３３、キーボ
ード７３４、外部接続ポート７３５、ポインティングマウス７３６等を含む。また、図２
６（Ｂ）は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体７４１
、支持台７４２、表示部７４３などによって構成されている。
【０１５８】
図２６（Ａ）のコンピュータに設けられる表示部７３３、及び図２６（Ｂ）に示す表示
装置の表示部７４３として、液晶パネルを用いた場合の詳しい構成を図２７に示す。図２
７に示す液晶パネル７６２は、筐体７６１に内蔵されており、基板７５１ａ及び７５１ｂ
、基板７５１ａ及び７５１ｂに挟まれた液晶層７５２、偏光フィルタ７５２ａ及び７５２
ｂ、バックライト７５３等を有している。なお、筐体７６１には光センサ部７５４が形成
されている。
【０１５９】
本発明を用いて作製された光センサ部７５４はバックライト７５３からの光量を感知し
、その情報がフィードバックされて液晶パネル７６２の輝度が調節される。
【０１６０】
図２８（Ａ）及び図２８（Ｂ）は、本発明の光センサをカメラ、例えばデジタルカメラ
に組み込んだ例を示す図である。図２８（Ａ）は、デジタルカメラの前面方向から見た斜
視図、図２８（Ｂ）は、後面方向から見た斜視図である。図２８（Ａ）において、デジタ
ルカメラには、リリースボタン８０１、メインスイッチ８０２、ファインダ窓８０３、フ
ラッシュ８０４、レンズ８０５、鏡胴８０６、筺体８０７、光センサ８１４が備えられて
いる。また、図２８（Ｂ）において、ファインダ接眼窓８１１、モニタ８１２、操作ボタ
ン８１３が備えられている。
【０１６１】
リリースボタン８０１は、半分の位置まで押下されると、焦点調整機構および露出調整
機構が作動し、最下部まで押下されるとシャッターが開く。メインスイッチ８０２は、押
下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。ファインダ窓８０
３は、デジタルカメラの前面のレンズ８０５の上部に配置されており、図２８（Ｂ）に示
すファインダ接眼窓８１１から撮影する範囲やピントの位置を確認するための装置である
。フラッシュ８０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに
、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。レンズ８０
５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズー
ムレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する
。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）等
の撮像素子が設けられている。鏡胴８０６は、フォーカシングレンズ、ズームレンズ等の
ピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出
すことにより、レンズ８０５を手前に移動させる。また、携帯時は、レンズ８０５を沈銅
させてコンパクトにする。なお、本実施例においては、鏡胴を繰り出すことにより被写体
をズーム撮影することができる構造としているが、この構造に限定されるものではなく、
筺体８０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジ
タルカメラでもよい。ファインダ接眼窓８１１は、デジタルカメラの後面上部に設けられ
ており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である
。操作ボタン８１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セッ
トアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等によ
り構成されている。
【０１６２】
本発明を適用した光センサを図２８（Ａ）及び図２８（Ｂ）に示すカメラに組み込むと
、光センサが光の有無及び強さを感知することができ、これによりカメラの露出調整等を
行うことができる。
【０１６３】
また本発明の光センサはその他の電子機器、例えばプロジェクションテレビ、ナビゲー
ションシステム等に応用することが可能である。すなわち光を検出する必要のあるもので
あればいかなるものにも用いることが可能である。光を検出した結果を、電子機器が有す
る照明制御装置等にフィードバックすることで、消費電力を低減することが可能となる。
【０１６４】
なお、本実施例は実施の形態及びその他の実施例と適宜組み合わせて用いることが可能
である。
【符号の説明】
【０１６５】
１０１    光電変換装置
１０２    バイアス切り替え手段
１０３    電源
１０３ａ    電源
１０３ｂ    電源
１０４    抵抗
１０４ａ    抵抗
１０４ｂ    抵抗
Ｖ０    端子
１０７    切り替え手段
１１１    光電変換層
１１１ｉ    ｉ型半導体層
１１１ｎ    ｎ型半導体層
１１１ｐ    ｐ型半導体層
１１２    薄膜トランジスタ
１１３    薄膜トランジスタ
１１４    カレントミラー回路
１１５    光電変換素子
１１６    ユニット
１２１    端子
１２２    端子
２０１    薄膜トランジスタ
２０２    薄膜トランジスタ
２０３    カレントミラー回路
２０４    光電変換素子
２２２    光電変換層
２２２ｉ    ｉ型半導体層
２２２ｎ    ｎ型半導体層
２２２ｐ    ｐ型半導体層
【図１】
0005551291.tif 000002
【図２】
0005551291.tif 000003
【図３】
0005551291.tif 000004
【図４】
0005551291.tif 000005
【図５】
0005551291.tif 000006
【図６】
0005551291.tif 000007
【図７】
0005551291.tif 000008
【図８】
0005551291.tif 000009
【図９】
0005551291.tif 000010
【図１０】
0005551291.tif 000011
【図１１】
0005551291.tif 000012
【図１２】
0005551291.tif 000013
【図１３】
0005551291.tif 000014
【図１４】
0005551291.tif 000015
【図１５】
0005551291.tif 000016
【図１６】
0005551291.tif 000017
【図１７】
0005551291.tif 000018
【図１８】
0005551291.tif 000019
【図１９】
0005551291.tif 000020
【図２０】
0005551291.tif 000021
【図２１】
0005551291.tif 000022
【図２２】
0005551291.tif 000023
【図２３】
0005551291.tif 000024
【図２４】
0005551291.tif 000025
【図２５】
0005551291.tif 000026
【図２６】
0005551291.tif 000027
【図２７】
0005551291.tif 000028
【図２８】
0005551291.tif 000029