(57)【特許請求の範囲】
【請求項１】
（ａ）太陽電池などの再生可能エネルギー源が接続される第一の電源端子（ＶＳＳ）と第二の電源端子（ＶＳＢ）と出力端子（ＶＣＧ）とを有し、第一の電源端子と第二の電源端子と間に接続される、（ｂ）極低電圧検出器Ｕ１７と、（ｃ）該極低電圧検出器に接続される極低電圧発生器Ｕ１６と、（ｄ）該極低電圧発生器に接続される信号レベル変換器Ｕ１５と、（ｅ）該信号レベル変換器の出力で制御される第１のＮＭＯＳエンハンスメントＦＥＴ（Ｎ１）と、（ｆ）出力電圧検出器Ｕ１１と、（ｇ）電源切替器Ｕ１２と、からなり、
第一の電源端子ＶＳＳと出力端子ＶＣＧとの間に接続される、（ｈ）パルス幅制御器Ｕ１４と、（ｉ）該パルス幅制御器出力で制御される第２のＮＭＯＳエンハンスメントＦＥＴ（Ｎ２）と、（ｊ）第１の基準電圧発生器Ｕ１３とからなるＤＣＤＣ変換装置であって、
前記極低電圧発生器Ｕ１６は少なくとも第１の抵抗体Ｒ３と容量Ｃ４とＮＭＯＳＦＥＴ（Ｎ６）とインバータＵＨ１とインバータＵＬ１とからなり、前記インバータＵＨ１は前記インバータＵＬ１よりも高い反転閾値を有し、インバータＵＨ１の反転閾値は１度当たり０．３ｍＶ以上の正の温度係数を持ち、インバータＵＬ１は１度当たり−０．０３ｍＶから＋０．０３ｍＶの温度係数を有し、前記第１のＮＭＯＳエンハンスメントＦＥＴ（Ｎ１）の閾値ＶＴＨは０．１Ｖから０．３５Ｖであり、第２のＮＭＯＳエンハンスメントＦＥＴ（Ｎ２）は前記、ＮＭＯＳエンハンスメントＦＥＴ（Ｎ１）の閾値ＶＴＨよりも１．２倍以上の高い閾値ＶＴＨを有し、前記第１のＮＭＯＳエンハンスメントＦＥＴ（Ｎ１）のチャンネル幅は前記第２のＮＭＯＳエンハンスメントＦＥＴ（Ｎ２）のチャンネル幅の１０分の１以下であることに特徴を有する極低電圧発振回路及びそれを用いた極低電圧ＤＣＤＣ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単一セルもしくは並列セルの太陽電池や燃料電池などの環境発電エネルギーを利用したＤＣＤＣ変換装置及びそれを起動する極低電圧で確実に動作する発振回路に関するものである。
【背景技術】
【０００２】
非炭素エネルギー利用を促進することは非常に重要な課題である。太陽光発電、熱発電、電波発電、振動発電、風力発電などの再生可能な非炭素エネルギー源から電力を発生する環境発電が大きな開発テーマとしてとりあげられている。発電したエネルギーは電力として配電されもしくはリチューム電池などの2次電池に充電されて蓄えられて利用される。
【０００３】
充電に際して充電電流と充電電圧は正確に管理される必要がある。2次電池は異常な充電電流や充電電圧で発火、破壊などの障害を起こす。
【０００４】
環境発電源は非常に低い電圧した出力しないものがほとんどである。
例えば単一セル太陽電池の発生するエネルギーは最大電力を出力する最大電力点を有することが知られている。
【０００５】
この最大電力点の電圧は０．２５Ｖ〜０．４５Ｖ程度で非常に低く通常の製造工程では正常に動作する回路を集積回路に実現することは通常の製造工程では提供されていなかった。そのために太陽電池を直列に接続して発電電圧を高くする必要があった。
【０００６】
そのため太陽電池をレーザーでカットしてそれを配線で接続する加工工程が必要になり太陽電池パネルのコストを増加させる要因になっている。
【０００７】
また直列接続された太陽電池は直列セルの一つでも影に隠れると発電しなくなる。部分影対策が必要になってくる。
【０００８】
この部分影問題を回避する追加の制御回路が必要となりやはりコスト増加の要因になっていた。ここにコスト面と利便性から単一セルの極低電圧から動作する回路の必要性が重要となって来ていた。  
【０００９】
本発明はあらゆる電子装置に使われる充電器と電源装置にＣＯ２を発生しないエネルギーから発電することで地球のエネルギー節減に貢献しようとするものである。
【００１０】
単一セルの太陽電池で利用する様々な提案がなされている。しかしながら起動時に起動用の高い電圧源が別途必要だったり、高価な製造工程が必要だったり完全に単一セルで起動し動作する提案は見出せなかった。
【００１１】
本発明は通常の製造工程で製造可能であり、太陽電池パネルの製造コストをまったく増加させることなく、単一セルの太陽電池からエネルギーを取り出すために極低電圧電源から確実に発振開始して起動するDCDC変換装置を実現するものである。
【００１２】
極低電圧動作を実現する先行技術は以下のような例がある。これらはある程度の動作を実現していて有効性が認められる。ところがアナログ回路の場合閾値ＶＴＨ以下の動作をさせると動作点や出力の大きな温度変動は避けられず、幅広く利用されるにはいたっていない。
【００１３】
特許文献１に係るＵＳ公開公報ＵＳ2009/0146749には、極低電圧でトリガー信号を発生する発振回路を紹介しているが、温度に対する変動を安定化する方法には触れられていないので温度変化で大きな特性変動が予見される。
【００１４】
特許文献２に係るUS特許公報US4542330には、低電圧でトリガー信号を発生するブロッキング発信機が提案されているがその電圧は０．９V以上であり単一セル太陽電池などには応用できない。
【００１５】
特許文献３に係る特許公開公報2006−020491には、極低電圧からチャージポンプ回路で昇圧して第２の主昇圧回路を動作させているが第1の極低電圧で発振するトリガー回路の具体策には触れていない。
【００１６】
特許文献４に係る特許公報４２２３０４１には、２種類の太陽電池を利用して高い電圧を出力する太陽電池パネルは起動用信号発生に接続され極低電圧太陽電池とダイオードで切り替えているがダイドードによる発電電圧と同じく位大きな電圧降下については触れられていない事と単一セルでないことは実用には障害であることは明らかである。
【００１７】
特許文献５に係る特許公開公報2007-135352には、起動はリチューム電池の残存電力で開始して起動後は太陽電池で発電する構成であるが、リチューム電池が放電してしまうと２度と起動しない問題がある。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】ＵＳ公開公報ＵＳ2009/0146749
【特許文献２】US 特許公報US4542330
【特許文献３】特許公開公報2006-020491
【特許文献４】特許公報４２２３０４１
【特許文献５】特許公開公報2007-135352
【発明の概要】
【発明が解決しようとする課題】
【００１９】
環境発電素子、例えば太陽電池や燃料電池は単一セルでは出力電圧が０．２Vから０．６Vと非常に低くその電圧を昇圧してエネルギーを2次電池に蓄積する場合、昇圧回路が０．２V程度からの極低電圧領域から昇圧動作を開始する必要がある。昇圧するためにはまず動作を開始するパルス信号が起動時には必須である、本発明はFETのサブスレシュオールド領域を利用して極低電圧から発振を開始するとともに周囲温度の変化に対しても安定な周波数を発生する補正機構を組み込むことにより確実に起動しかつ正確にDCDC変換装置を実現する。
【発明の開示】
【課題を解決するための手段】
【００２０】
上記課題を解決するため、極低電圧から発振してかつ温度係数の小さい昇圧トリガ−信号を発生する極低電圧発振回路と所定の極低電圧以下で前記発振回路を停止させる信号を発生する極低電圧検出回路と通常の閾値とそれよりも低い閾値を有する２種類のスイッチングFETを用いて極低電圧から電力供給するＤＣＤＣ変換装置を実現する。
【００２１】
（ａ）太陽電池などの再生可能エネルギー源が接続される第一の電源端子（ＶＳＳ）と第二の電源端子（ＶＳＢ）と出力端子（ＶＣＧ）とを有し、第一の電源端子と第二の電源端子と間に接続される、（ｂ）極低電源電圧を検知する極低電圧検出器Ｕ１７と、（ｃ）該極低電圧検出器に接続される極低電圧発生器Ｕ１６と、（ｄ）該極低電圧発生器に接続される信号レベル変換器Ｕ１５と、（ｅ）該信号レベル変換器の出力で制御される第１のＮＭＯＳエンハンスメントＦＥＴ（Ｎ１）と、（ｆ）出力電圧の状態を検知して動作モード制御信号を出力する出力電圧検出器Ｕ１１と、（ｇ）出力電圧が所定値以上になると後述のパルス幅制御器の動作する電源電圧を選択する電源切替器Ｕ１２とからなり、
第一の電源端子ＶＳＳと出力端子ＶＣＧとの間に接続される、（ｈ）パルス幅制御器Ｕ１４と、（ｉ）該パルス幅制御器出力で制御される第２のＮＭＯＳエンハンスメントＦＥＴ（Ｎ２）と、（ｊ）第１の基準電圧発生器Ｕ１３とからなるＤＣＤＣ変換装置であって、
前記極低電圧発生器Ｕ１６は少なくとも第１の抵抗体Ｒ３と容量Ｃ４とＮＭＯＳＦＥＴ（Ｎ６）とインバータＵＨ１とインバータＵＬ１とからなり、前記インバータＵＨ１は前記インバータＵＬ１よりも高い反転閾値を有し、インバータＵＨ１の反転閾値は１度当たり０．３ｍＶ以上の正の温度係数を持ち、インバータＵＬ１は１度当たり−０．０３ｍＶから＋０．０３ｍＶの温度係数を有し、前記第１のＮＭＯＳエンハンスメントＦＥＴ（Ｎ１）の閾値ＶＴＨは０．１Ｖから０．３５Ｖの範囲であり、第２のＮＭＯＳエンハンスメントＦＥＴ（Ｎ２）は前記、ＮＭＯＳエンハンスメントＦＥＴ（Ｎ１）の閾値ＶＴＨよりも１．２倍以上の高い閾値ＶＴＨを有し、前記第１のＮＭＯＳエンハンスメントＦＥＴ（Ｎ１）のチャンネル幅は前記第２のＮＭＯＳエンハンスメントＦＥＴ（Ｎ２）のチャンネル幅の１０分の１以下である事により極低電圧から確実に昇圧起動し温度変動に安定な極低電圧発振回路及びそれを用いた極低電圧ＤＣＤＣ変換装置を実現する。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照して、本発明を詳細に説明する。図面を通じて、同様な要素には同様な参照符号が付されている。
【００２３】
説明の便宜上、本発明の適用対象であるDCDC変換器の中で従来の昇圧装置の具体例について説明する。
【００２４】
図１は従来の昇圧装置の具体例を示し、特許文献３に係る例である。
図１において、従来例に係る昇圧装置は電源端子ＶＳＢ、ＶＳＳを有する。太陽電池出力が接続されるＶＳＢとＶＳＳ間には、電源電圧と基準グランドが接続される。電源端子ＶＳＳが基準グランドの場合にはＶＳＢは正の電位、ＶＳＢが基準グランドの場合にはＶＳＳには負の電位が供給される。
【００２５】
図１における従来例の単一セル昇圧装置は、単一セル太陽電池Ｖ１、第1の昇圧器Ｕ３、インダクタンス  Ｌ１  が極低電圧側で動作する。昇圧電圧で動作する部分は分圧抵抗R1とR2、基準電圧器Ｕ５、誤差増幅器Ｕ１，ＰＷＭ回路Ｕ２からなる第2の昇圧器から構成される。分圧抵抗R1とR2で分圧した電圧ＦＢと基準電圧発生器Ｕ５からの出力ＶＲと比較してスイッチＦＥＴ  Ｎ３を開閉して昇圧が行われる。
【００２６】
第1の昇圧器Ｕ３にはチャージポンプ方式であるが、図１における従来例では、極低電圧で動作する発振器Ｕ４とは別の発振器が必須であるが文献中には明示されていない。そして2倍の昇圧の場合には少なくとも２個の大きなコンデンサーが必要である。そして２個のコンデンサーを切り替える電流能力の大きなＦＥＴも必須である。半導体で集積化した場合大きな面積を占めることは周知であり、コスト増加は避けることができない。
【００２７】
図２は従来の昇圧装置の具体例を示し、特許文献４に係る例である。
図２においてＶ２はより高い電圧を発生する太陽電池パネルを示し、ダイオードＤ２を介して昇圧回路U5を起動する電力が供給される。一旦ある電圧まで昇圧されると制御部Ｕ６によって電力供給源をＶ３で示される太陽電池もしくは燃料電池などの主たる発電源に切り替えられる。しかしこの方法では起動用の太陽電池Ｖ２の出力電圧はダイオードD2の順方向電圧降下するのと、十分な電圧を出力できるのでればそのままＶ３に接続すればよりよい効果が得られることは明らかであり、単一セルの利便性とコスト増加は避けることができない。
【００２８】
図３は従来の昇圧装置の具体例を示し、特許文献５に係る例である。
図３においてＶ４は太陽電池パネルである。Ｖ５は２次電池を示す。
太陽電池出力電圧ＶＳＢが十分なときは太陽電池Ｖ４から昇圧された電力で→１の方向に充電と負荷電流を供給する。  電圧検出器Ｕ９が低い電圧を検出するとリチューム電池Ｖ５の残存電圧で→２の方向に昇圧回路に電力を供給して起動する。
しかしこの方法では２次電池が過放電禁止電圧に達した時点ですべての動作が停止することになり、太陽電池はまったく作用しなくなり太陽光があっても利用することはできなくなってしまう。
【００２９】
本発明の第１の側面によれば、極低電圧で確実に昇圧動作を保証しかつ温度によるクロック周波数変動を平坦に設定することが可能な極低昇圧装置が提供される。これについて、図４−図１６を参照して説明する。
【００３０】
図４は本発明の第１の実施形態に係るDCDC変換装置のブロック図を示す。単一セルの太陽電池や燃料電池の出力される極低電圧でも確実に昇圧を起動するＤＣＤＣ変換装置を実現する。
【００３１】
図４において、本発明に係るＤＣＤＣ変換装置は入力端子ＶＳＳ、ＶＳＢを有する。入力端子ＶＳＳとＶＳＢ間には、太陽電池からの電圧が印加される。図４の例では、入力端子ＶＳＳは共通端子ないしグランド端子として、出力端子の１つを兼ねている。
【００３２】
すなわち、ＤＣＤＣ変換装置は出力端子ＶＣＧとＶＳＳを備え、出力端子ＶＣＧとＶＳＳ間に充電される２次電池Ｖ６と負荷ＬＤ１が接続される。なお、負荷ＬＤ１は、ＤＣＤＣ変換装置の一部ではなく、ＤＣＤＣ変換装置を電源として使用する電子装置（たとえば携帯電話）を表している。このようにして、出力端子ＶＣＧとＶＳＳからの電圧（出力電圧）が２次電池Ｖ６と負荷ＬＤ１に印加される。
【００３３】
入力端子ＶＳＢ、ＶＳＳおよび出力端子ＶＣＧ、ＶＳＳに加え、本発明のＤＣＤＣ変換装置は、極低電圧検出器Ｕ１７、極低電圧発振器Ｕ１６、信号レベル変換器Ｕ１５、起動スイッチとして機能する第１のＮＭＯＳエンハンスメントＦＥＴ（Ｎ１）、主昇圧スイッチとして機能する第２のＮＭＯＳエンハンスメントＦＥＴ（Ｎ２）、出力電圧検出器Ｕ１１、電源切替器Ｕ１２と、第一の電源端子ＶＳＳと出力端子ＶＣＧとの間に接続される、パルス幅制御器Ｕ１４、第１の基準電圧発生器Ｕ１３とから構成される。
【００３４】
極低電圧検出器Ｕ１７は図５に回路図が、図１３に動作波形がそれぞれ示される。極低電圧検出器Ｕ１７は図１３の波形２４，２５，２６で示されるように所定の電源電圧以下の時はローレベルを出力して極低電圧発振器Ｕ１６の動作を禁止する。所定の電源電圧以上の時はハイレベルを出力して極低電圧発振器Ｕ１６の動作を有効にする。
【００３５】
極低電圧検出器Ｕ１７は図５に回路図に示されるようにＮＭＯＳＦＥＴ（Ｎ１とＮＤ１）により電源電圧が検出され、図１３中に曲線２１，２２，２３で検出信号として示される。図５のＮ２、Ｎ３、Ｐ２、Ｐ３から成る比較回路で比較検出されＮ４、Ｎ５、Ｐ４、Ｐ５から成るＶＤＯとして出力される。
２１と２４は９０度、２２と２５は３０度、２３と２６はそれぞれ−２０度の温度の場合をそれぞれ示す。
【００３６】
図１３では検出出力は温度に対して負の係数を有し温度上昇で検出電圧が低下する特性を有する。太陽電池の出力電圧が温度に対して負の温度係数を有するのでその特性に対応している。検出出力は温度に対して平坦な係数を有する極低電圧検出器も可能出るがここでは詳細を図示しない。
【００３７】
極低電圧発振器Ｕ１６は図７に回路図が、図１５に動作波形がそれぞれ示される。図７において抵抗Ｒ３と容量Ｃ４とエンハンスメントＮＭＯＳＦＥＴであるＮ６で充放電回路を形成しいて三角波を発生する。インバータＵＨ１の入力が反転閾値を越えるとインバータＵＤ２がハイに変化してＮ６を導通状態にして三角波は下がり傾斜に移行する。三角波がインバータＵＬ１の反転電位まで下がるとインバータＵＤ２がローに変化して三角波は上昇傾斜に移行して三角波を繰り返す。ＮＭＯＳＦＥＴ  Ｎ７は動作禁止に使用され、三角波を発生する動作時はＮＭＯＳＦＥＴ  Ｎ７は通電状態に固定される。図７の極低電圧発振器Ｕ１６は一定以上の電源電圧が供給されれば必ず発振してパルス信号を発生することが出来る回路である。本実施例では閾値ＶＴＨを０．１Ｖから０．３５Ｖと標準の製造工程による閾値ＶＴＨよりも低く設定して、発振開始する電源電圧０．１Ｖ程度を実現している。
【００３８】
三角波を発生するときＭＯＳＦＥＴ  Ｎ６はサブスレショールド領域で動作しているので、温度で導通電流が大きく変化するので発振周波数は大きく変化する。ＤＣＤＣ変換器の動作周波数は変動すると広い周波数帯域でスプリアスを発生するので望まれない有害な影響を及ぼすので一定に保つ必要がある。
【００３９】
サブスレショールド領域での温度変動を観測するために、図１２を示す。
図１２のFET特性において所定のゲート入力電圧に対して温度９０度のドレイン電流ID１と温度−２０度でのドレイン電流ID2の交点の左側は温度上昇でドレイン電流が増加する正の温度係数、右側は温度上昇でドレイン電流が減少するので負の温度係数を有する。サブスレショールド領域においては温度係数が相対的に大きな電流変化は避ける事ができないので、この領域を利用するためには温度補正機能が無ければ実用化は困難と言える。図１２はN型エンハンスメントFETでＬ＝１ｕ、Ｗ＝２０ｕ、閾値ＶＴＨ＝０．２Ｖの例であるが、デプレションでもP型でも同様の傾向を示す。ここで注意する点はＶＧＳ＝０Ｖの時にドレイン電流ＩＤ１はゼロでないことである。
【００４０】
図１５に示す極低電圧発振器Ｕ１６の動作波形により−２０度から９０度まで約２％以下の変化に収まっている。  図７における発振回路を極低電圧で動作させるためにはＭＯＳＦＥＴの閾値ＶＴＨを０．２Ｖ程度まで低くしてサブスレショールド領域で動作させると必要なパルス波形を得ることができる。しかしサブスレショールド領域で動作するのでＮＭＯＳＦＥＴ  Ｎ６のオン電流が温度で大きく変化することとインバータＵ５と２入力ＮＡＮＤ  Ｕ３とＵ４の遅延時間も大きく変動する。  低温ではＮＯＳＦＥＴ  Ｎ６オン電流が小さくなり三角波の周期が高温時に比べて大きくなり、ほぼ２倍以上の周期になることが報告されている。本発明ではインバータＵＬ１とインバータＵＨ１の反転閾値を温度によって変化する特性を利用して三角波の周期を一定に保つ方法を実現している。
【００４１】
図１４にＵＨ１とＵＬ１の反転閾値の温度を変数とした入出力特性を示す。曲線４１と４２はＵＬ１の特性、４３と４４はＵＨ１の特性、４１と４３は−２０度の時、４２と４３は９０度の時の特性曲線をそれぞれ示す。インバータＵＬ１とＵＨ１の回路は図１１に示す。ＮＭＯＳＦＥＴ  ＮＥ２とＰＭＯＳ  ＦＥＴ  ＰＥ５のチャンネル長を変化させることにより反転閾値の温度係数を調整している。本発明の１実施例においてはＵＬ１の入出力特性の温度係数はほぼゼロ、ＵＨ１の温度係数は１度当たり＋４５ｍＶの係数を有する。このように本発明にかかわる極低電圧発振回路は、必ず発振する回路でかつインバータＵＬ１とインバータＵＨ１を構成するＭＯＳ  ＦＥＴのチャンネル長の比を調整することにより発振周波数の温度係数をほぼゼロにすることが可能になる。つまり温度変化に伴うＮＭＯＳＦＥＴ  Ｎ６のオン電流変化と前記インバータＵ５等による遅延時間変化をインバータＵＨ１の反転閾値の温度変化で吸収して高精度の発振周期を実現している。
【００４２】
本発明のＤＣＤＣ変換装置は０．３Ｖ以下の極低電圧から４．５Ｖ程度まで１５倍に昇圧するので起動時のＮＭＯＳスイッチはオンオフ比が大きい必要がある。オン時間が約６ｕＳ、オフ時間が２００ｎＳで大きな昇圧倍率に応答できるよう大きなオンオフ比を実現して起動を保証している。
極低電圧発振器Ｕ１６は図７の回路図においてインバータＵＤ１からＵＤ５と２入力ＮＡＮＤ  Ｕ６によってパルス幅を生成している。
【００４３】
図８に信号レベル変換器Ｕ１５の回路図を示す。Ｎ２１〜Ｎ２３はＮＭＯＳ  ＦＥＴ、Ｐ２１〜Ｐ２５はＰＭＯＳＦＥＴを示しレベルシフト部を構成している。入力端子ＯＳＣは極低電圧発振器Ｕ１６の出力が供給され、ＭＯＳＦＥＴ  Ｐ２３とＮ２３のドレインにＶＤＤにレベル変換されたパルス信号が出力される。インバータＵ２１とＵ２２がバッファー回路として付加されて起動スイッチＮ１を駆動する。起動スイッチＮ１は極低電圧で動作するので主昇圧スイッチＮ２よりも低い閾値ＶＴＨで構成される。起動して所定の電圧まで到達すれば制御電圧は高い電圧に切り替わるので起動スイッチＮ１は電流能力が大きなスイッチである必要はない。
【００４４】
図６は出力電圧検出器Ｕ１１と電源切替器Ｕ１２とが一緒に示されている。Ｕ２１は比較器、Ｕ２２は信号レベル変換器ＶＲＥＦは極低電圧ＶＳＢから基準電圧を発生する基準電圧発生器、ＰＥ１〜ＰＥ４はＰＭＯＳＦＥＴスイッチをそれぞれ示す。ＦＢ２は昇圧出力電圧ＶＣＧから分圧された電圧で基準電圧ＶＲＥＦよりもＦＢ２が低いときはＰＥ３が導通してＶＳＢをＶＰに出力する。昇圧電圧が上昇してＦＢ２が基準電圧ＶＲＥＦよりも高くなったときは昇圧出力ＶＣＧ＝ＶＨをＶＰに出力してＰＭＷ制御部Ｕ１４に高い電圧を供給する。基準電圧発生器ＶＲＥＦの回路例は図１０に示す。
【００４５】
図９にパルス幅制御器Ｕ１４の構成図を示す。図中インダクタンスＬ３、ショットキーダイオードＤ１，出力平滑コンデンサーＣ６は図４本発明の実施例と重複して表示されている。Ｕ３２は基準電圧ＶＲと帰還信号ＦＢの差を増幅して平滑する積分器、Ｕ３３はレベル変換器出力ＣＬＫから鋸波を発生する鋸波発生器、Ｕ３１は鋸波と積分器出力からＦＥＴスイッチを開閉するＰＷＭパルス信号を主昇圧スイッチＮ２に供給する。このブロックは昇圧された電圧ＶＰで動作するので極低電圧で動作する図４における起動スイッチＮ１と違って主昇圧スイッチＮ２は標準の閾値ＶＴＨを使用する。
【００４６】
基準電圧ＶＲの発生する基準電圧発生器Ｕ１３は図１０と同様な回路で構成することが出来るが、十分な電圧が供給されるので極低電圧動作は対応する必要はない。
【００４７】
図１６は本発明の動作波形を示す。
起動スイッチＮ１のチャンネル長Ｌ＝０．８ｕ、チャンネル幅１０００ｕ、閾値ＶＴＨ＝０．２Ｖ、主昇圧スイッチＮ２のＬ＝０．５ｕ、Ｗ＝８００００ｕ、ＶＴＨ＝０．５５Ｖの例を示す。波形６１は出力端子ＶＣＧの出力電圧を示し、６２は負荷ＬＤ１に流れる電流波形、６３は印加される極低電圧電源波形ＶＳＢ、６４は電圧切替器Ｕ１２の切り替え信号をそれぞれ示す。ＶＳＢ、６３は直流的に３００ｍＶが印加される場合をシミュレーションしているのでステップ波形が観測されている。最初の５００ｕＳでは昇圧速度はなだらかで出力電圧が０．９Ｖ以上から昇圧された高い電圧でスイッチＮ２を開閉すると昇圧はすばやく実現していることが読み取れる。
【００４８】
以上のように本発明によれば、必ず発振する極低電圧発振器で昇圧のトリガーとなるパルス信号を確実に生成して昇圧スイッチング動作を失敗すること無しに起動することが出来る。極低電圧検出器Ｕ１７で０．２５Ｖ以下の極低電圧では誤動作を禁止して安全動作を保証することが可能である。しかもサブスレショールド領域を利用しかつ温度補償機能を組み込む事によって、通常の製造工程で量産可能なＤＣＤＣ変換装置をコスト増加無しに供給する事が可能になる。
【００４９】
また本発明の実施例によれば昇圧起動のために別途チャージポンプ回路を設ける事も無く、高い電圧を出力する第２の太陽電池を追加することも無しに、単一セルの太陽電池もしくは並列セルで必ず極低電源電圧から起動するＤＣＤＣ変換方式とＤＣＤＣ変換装置を実現する事が出来る。
【００５０】
本発明の実施例は昇圧装置で示したが、同様の作用を降圧装置で実現できることは容易に推察される範疇である。本発明の実施例で示した各素子のパラメータはこれに限定されるものではなく要求仕様に応じて容易に変更できるものであることも明白である。
【図面の簡単な説明】
【００５１】
【図１】従来例１の低電圧昇圧回路のブロック図を示す。
【図２】従来例２の低電圧昇圧回路のブロック図を示す。
【図３】従来例３の低電圧昇圧回路のブロック図を示す。
【図４】本発明のＤＣＤＣ変換装置のブロック図を示す。
【図５】本発明における極低電圧検出器の回路図を示す。
【図６】本発明における出力電圧検出器と電源切替器の回路図を示す。
【図７】本発明における極低電圧発振器の回路図を示す。
【図８】本発明におけるレベル変換器の回路図を示す。
【図９】本発明におけるＰＷＭ  ＤＣＤＣ変換器の回路図を示す。
【図１０】本発明にかかわる基準電圧発生器の回路図を示す。
【図１１】本発明にかかわるインバータの回路図を示す。
【図１２】ＮＭＯＳ  ＦＥＴ素子の電流−ゲート電圧特性図を示す。
【図１３】本発明における極低電圧検出器の動作波形図を示す。
【図１４】本発明にかかわるインバータの入出力特性図を示す。
【図１５】本発明における極低電圧発振器の動作波形図を示す。
【図１６】本発明におけるＤＣＤＣ変換装置の動作波形図を示す。
【符号の説明】
【００５２】
ＶＳＢ，ＶＳＳ：  入力端子
ＶＯＵＴ：  出力端子
ＶＣＧ：  充電出力端子
ＶＲ：  基準電圧
ＦＢ：  検出電圧
Ｕ１：  誤差増幅器
Ｕ２：  ＰＷＭ制御器
Ｕ３：  チャージポンプ昇圧器
Ｕ４：  発振器
Ｕ５，Ｕ１３、ＶＲＥＦ：  基準電圧発生器
Ｕ６：  制御器
Ｕ７：  昇圧器
Ｕ８、Ｕ１４：パルス幅制御器
Ｕ９：電圧検出器
Ｕ１１：出力電圧検出器
Ｕ１２：電流切替器
Ｕ１３：  基準電圧発生器
Ｕ１５：  信号レベル変換器
Ｕ１６：  極低電圧発振器
Ｕ１７：  極低電圧検出器
Ｕ２１、Ｕ２２：  インバータ
Ｕ３１：  比較器
Ｕ３２：  積分器
Ｕ３３：  鋸波発生器
Ｎ１：低閾値ＮＭＯＳエンハンスメントＦＥＴ
Ｎ２：標準閾値ＮＭＯＳエンハンスメントＦＥＴ
Ｎ１〜Ｎ２３：ＮＭＯＳエンハンスメントＦＥＴ
Ｐ１〜Ｐ２５：ＰＭＯＳエンハンスメントＦＥＴ
ＮＥ１、ＮＥ２：  ＮＭＯＳエンハンスメントＦＥＴ
ＰＥ１〜ＰＥ２：  ＰＭＯＳエンハンスメントＦＥＴ
ＮＤ１〜ＮＤ２：  ＮＭＯＳデプレションＦＥＴ
Ｒ１〜Ｒ３：抵抗体
Ｌ１〜Ｌ３：インダクタンス
Ｃ１〜Ｃ６：容量
Ｖ１〜Ｖ４、ＰＶ：太陽電池もしくは燃料電池
Ｖ５、Ｖ６：リチューム電池
Ｄ１〜Ｄ５：ショットキーダイオード
【図１】
0005453687.tif 000002
【図２】
0005453687.tif 000003
【図３】
0005453687.tif 000004
【図４】
0005453687.tif 000005
【図５】
0005453687.tif 000006
【図６】
0005453687.tif 000007
【図７】
0005453687.tif 000008
【図８】
0005453687.tif 000009
【図９】
0005453687.tif 000010
【図１０】
0005453687.tif 000011
【図１１】
0005453687.tif 000012
【図１２】
0005453687.tif 000013
【図１３】
0005453687.tif 000014
【図１４】
0005453687.tif 000015
【図１５】
0005453687.tif 000016
【図１６】
0005453687.tif 000017