(57)【特許請求の範囲】
【請求項１】
データブロックを単位に誤り訂正処理されるデータをデータシンボルに分割して送信する送信手段と、
前記データシンボルを受信してキャッシュメモリに保持し、前記データを再構成する受信手段と、を備えた通信処理システムであって、
前記送信手段は、前記キャッシュメモリの容量以下の大きさの前記データシンボルを所定の順番に並べ替える第１の並べ替え手段を有し、
前記受信手段は、前記キャッシュメモリに保持されたデータシンボルのうち所定のデータブロックに属するデータシンボルに対して誤り訂正処理を実行する誤り訂正手段と、前記誤り訂正手段により誤り訂正処理を実行されたデータシンボルを前記所定の順番に基づいて並べ替える第２の並べ替え手段を備えることを特徴とする通信処理システム。
【請求項２】
前記データシンボルを並べ替える所定の順番は、
同一のデータブロックに属するデータシンボルが少なくとも２つ連続するような順番、或いは、
データブロック内の順位が同じデータシンボルが少なくとも２つ連続するような順番を含むことを特徴とする請求項１に記載の通信処理システム。
【請求項３】
データブロックを単位に誤り訂正処理されるデータをデータシンボルに分割して送信し、前記データシンボルを受信してキャッシュメモリに保持し前記データを再構成する、データ処理方法であって、
前記キャッシュメモリの容量以下の大きさの前記データシンボルを所定の順番に並べ替える第１の並べ替えステップと、
前記キャッシュメモリに保持されたデータシンボルのうち所定のデータブロックに属するデータシンボルに対して誤り訂正処理を実行する誤り訂正ステップと、
前記誤り訂正処理を実行されたデータシンボルを前記所定の順番に基づいて並べ替える第２の並べ替えステップを備えることを特徴とするデータ処理方法。
【請求項４】
前記データシンボルを並べ替える所定の順番は、
同一のデータブロックに属するデータシンボルが少なくとも２つ連続するような順番、或いは、
データブロック内の順位が同じデータシンボルが少なくとも２つ連続するような順番を含むことを特徴とする請求項３に記載のデータ処理方法。
【請求項５】
データブロックを単位に誤り訂正処理されるデータが分割されたデータシンボルを受信してキャッシュメモリに保持し、前記データを再構成する受信装置であって、
所定の順番に並べ替えられた前記キャッシュメモリの容量以下の大きさのデータシンボルを含み前記キャッシュメモリに保持された前記データシンボルのうち所定のデータブロックに属するデータシンボルに対して誤り訂正処理を実行する誤り訂正手段と、
前記誤り訂正手段により誤り訂正処理を実行されたデータシンボルを前記所定の順番に基づいて並べ替える並べ替え手段を備えることを特徴とする受信装置。
【請求項６】
前記データシンボルを並べ替える所定の順番は、
同一のデータブロックに属するデータシンボルが少なくとも２つ連続するような順番、或いは、
データブロック内の順位が同じデータシンボルが少なくとも２つ連続するような順番を含むことを特徴とする請求項５に記載の受信装置。
【請求項７】
データブロックを単位に誤り訂正処理されるデータをデータシンボルに分割して送信し、前記データシンボルを受信してキャッシュメモリに保持し前記データを再構成する、データ処理プログラムであって、
前記キャッシュメモリの容量以下の大きさの前記データシンボルを所定の順番に並べ替える第１の並べ替え処理と、
前記キャッシュメモリに保持されたデータシンボルのうち所定のデータブロックに属するデータシンボルに対して誤り訂正処理を実行する誤り訂正処理と、
前記誤り訂正処理を実行されたデータシンボルを前記所定の順番に基づいて並べ替える第２の並べ替え処理をコンピュータに行わせることを特徴とするデータ処理プログラム。
【請求項８】
前記データシンボルを並べ替える所定の順番は、
同一のデータブロックに属するデータシンボルが少なくとも２つ連続するような順番、或いは、
データブロック内の順位が同じデータシンボルが少なくとも２つ連続するような順番を含むことを特徴とする請求項７に記載のデータ処理プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信回線を介してデータを送信及び受信する通信処理システム、データの処理方法、送信装置、受信装置及びデータ処理プログラムに関する。
【背景技術】
【０００２】
通信機器のデータ処理能力の向上に伴い、通信回線を介して通信されるデータ量が近年ますます増加している。例えば、ブロードバンドなどの大容量データ転送を可能にする通信技術の普及により、映像や音楽のデータ配信が盛んに行われるようになってきた。
【０００３】
一方、誤り訂正技術は高品質のデータの伝送を保証するために欠かせない機能であり、今後その重要性をさらに増すものと考えられている。従って、高速な誤り訂正技術は信頼性の高い高速なデータ通信システムを実現する上で欠かせない技術である。
【０００４】
ところで、大量のデータを高速に処理するプロセッサに対して、データを記憶する記憶装置はそのアクセス速度が相対的に低く、通信機器の処理速度を左右する。この問題に対して、プロセッサと記憶装置の間の速度差を埋めるために、記憶装置とプロセッサの間に小容量であるが高いアクセス速度を有するキャッシュメモリが配置される。プロセッサはまずキャッシュメモリにアクセスし、ライン単位で一時的に記憶されたデータのうち必要なデータがあれば（ヒット）それを用い、なければ記憶装置にアクセスする。
【０００５】
例えば、特許文献１が開示するキャッシュ装置は、プロセッサが処理するプログラムに応じてキャッシュに格納されるデータの優先度を予め決めておき、この優先度を動的に変更する。
【０００６】
また、特許文献２が開示する受信フレーム処理装置は、使用プログラムの重畳度を計算して重畳度に応じてフレームを並び替えてプロセッサに送る。さらに、直前のフレーム或いは処理毎に使用するプログラムを記憶しておき、これらに基づいて使用する命令コード及びデータを予測する。
【０００７】
さらに、特許文献３が開示する無線通信方法は、誤り訂正符号処理の前後のデータビットをマトリクス状に書き込み、行ごとにデータビットを並べ替え、列ごとに読み出すインターリーブを行う。
【０００８】
関連技術の通信処理システム１０１の構成の一例を図９に、送信データの構成の一例を図１０に示す。図９乃至１１において、データ中のＢはデータブロックの指標を表し、Ｓはそれぞれのデータブロックに属するデータシンボルの指標を表す。送信データはシンボルを単位として分割される構成を有しており、シンボルを束ねたブロックを単位として誤り訂正処理が行われる。シンボルを単位とした分割はデータの誤り訂正処理に基づいた規格に従う。
【０００９】
送信データの送信処理の一例を図１１に示す。送信データはシンボルごとに分割して送信される。図１１において、データシンボルが逐次的に送信される。すなわち、ブロック1に属するシンボル１のデータが送信され、引き続いてブロック１シンボル２のデータが送信され、さらにブロック１シンボル３のデータが送信される。
【００１０】
該通信処理システム１０１において、送信データが送信装置１０２中の送信データ生成部１２１により生成され、受信装置１０３に送信される。受信装置１０３は、制御部１３１を含み、データを受信して該データを記憶部１３４に格納し、誤り訂正部１３２により誤り訂正処理を実行する。該記憶部１３４は、アクセス速度の大きいキャッシュメモリ１３５と、アクセス速度の小さいディスク装置などの低速記憶装置１３６を含む。キャッシュメモリ１３５は、ディスク装置などに比べて高価であり、そのため容量を小さくして装置全体のコストを下げている。
【００１１】
該受信装置１０３においては、大容量のデータを受信したとき該データを全てキャッシュメモリ１３５に保持できないことがある。このようにキャッシュメモリ１３５が満杯になったとき、所定のキャッシュアルゴリズムに従って受信データの一部はキャッシュメモリ１３５から破棄され低速記憶装置１３６に格納される。キャッシュアルゴリズムとして、例えば、最近最も使われていないデータを最初に捨てるＬＲＵ（Ｌｅａｓｔ  Ｒｅｃｅｎｔｌｙ  Ｕｓｅｄ）、或いは、最近最も使われたデータを最初に捨てるＭＲＵ（Ｍｏｓｔ  Ｒｅｃｅｎｔｌｙ  Ｕｓｅｄ）などのアルゴリズムが採用される。
【００１２】
また、送信されるデータは通信回線を介して送信されるが、これらの送信データは該通信回線の状態の時間的な変化などにより伝送中に誤りが発生することがある。このような誤りを検出して訂正するために、通信回線を介して送信されるデータは誤り訂正に必要な構成を含む。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００２−１４０２３４号公報
【特許文献２】特開２００６−０６５５９１号公報
【特許文献３】特開２００４−０４０２２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
記憶装置に格納されたデータを読み出して誤り訂正の処理を行う際に、必要とされるデータがキャッシュメモリにヒットする場合は、レイテンシが短く処理は高速である。
【００１５】
しかしながら、データがキャッシュメモリにヒットしない場合は、レイテンシが長くなり処理が遅くなる。
【００１６】
特許文献１が開示するキャッシュ装置は、アクセス対象ラインに対する属性を指定しておき該属性に応じてキャッシュメモリへの登録の仕方が定められる。
【００１７】
特許文献２が開示する受信フレーム処理装置は、プログラム重畳度の高い順に送信待ちのフレームを並び替えて送信するので、キャッシュにヒットする確率の高いフレームから送信する。
【００１８】
特許文献１、特許文献２、及び関連技術のキャッシュアルゴリズムにおいては、次に受信するデータの予測は不可能である。すなわち、キャッシュメモリに保持されるデータの使用状況のみにより破棄するデータが決定されるため、ヒット率の向上は難しい。
【００１９】
また、特許文献３に記載の無線通信方法は、キャッシュメモリ上のデータビットの並べ替えを行うものではなく、特定のデータビットをキャッシュメモリから破棄する或はキャッシュメモリに残すキャッシュアルゴリズムの処理を含まず、また、キャッシュアルゴリズムを組み合わせる動機も記載しない。このため、特許文献３の記載の無線通信方法では処理速度の向上は難しい。
【００２０】
本発明は上述した点に鑑みてなされたもので、送信装置が送信データを所定の送信順序に並べ替えて送信し、受信装置が該データを受信して、受信した順に記憶装置に格納し、ブロック単位で誤り訂正を行う通信処理システムにおいて、データの送信順を指定することにより、受信装置の高速化を実現した通信処理システム及びデータ処理方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明の通信処理システムは、データブロックを単位に誤り訂正処理されるデータをデータシンボルに分割して送信する送信手段と、データシンボルを受信してキャッシュメモリに保持しデータを再構成する受信手段とを備えた通信処理システムであって、送信手段はキャッシュメモリの容量以下の大きさのデータシンボルを所定の順番に並べ替える第１の並べ替え手段を有し、受信手段はキャッシュメモリに保持されたデータシンボルのうち所定のデータブロックに属するデータシンボルに対して誤り訂正処理を実行する誤り訂正手段と、誤り訂正手段により誤り訂正処理を実行されたデータシンボルを所定の順番に基づいて並べ替える第２の並べ替え手段を備えることを特徴とする。
【００２２】
本発明のデータ処理方法は、データブロックを単位に誤り訂正処理されるデータをデータシンボルに分割して送信しデータシンボルを受信してキャッシュメモリに保持しデータを再構成するデータ処理方法であって、キャッシュメモリの容量以下の大きさのデータシンボルを所定の順番に並べ替える第１の並べ替えステップと、キャッシュメモリに保持されたデータシンボルのうち所定のデータブロックに属するデータシンボルに対して誤り訂正処理を実行する誤り訂正ステップと、誤り訂正処理を実行されたデータシンボルを所定の順番に基づいて並べ替える第２の並べ替えステップを備えることを特徴とする。
【００２３】
本発明の送信装置は、データブロックを単位に誤り訂正処理されるデータをデータシンボルに分割しキャッシュメモリを備えた受信装置に送信する送信装置であって、キャッシュメモリの容量以下の大きさのデータシンボルを所定の順番に並べ替える並べ替え手段を備え、送信されたデータシンボルはキャッシュメモリに保持され保持されたデータシンボルのうち所定のデータブロックに属するデータシンボルに対して誤り訂正処理が実行され誤り訂正処理を実行されたデータシンボルは所定の順番に基づいて並べ替えられることを特徴とする。
【００２４】
本発明の受信装置は、データブロックを単位に誤り訂正処理されるデータが分割されたデータシンボルを受信してキャッシュメモリに保持しデータを再構成する受信装置であって、所定の順番に並べ替えられたキャッシュメモリの容量以下の大きさのデータシンボルを含みキャッシュメモリに保持されたデータシンボルのうち所定のデータブロックに属するデータシンボルに対して誤り訂正処理を実行する誤り訂正手段と、誤り訂正手段により誤り訂正処理を実行されたデータシンボルを所定の順番に基づいて並べ替える並べ替え手段を備えることを特徴とする。
【００２５】
本発明のデータ処理プログラムは、データブロックを単位に誤り訂正処理されるデータをデータシンボルに分割して送信しデータシンボルを受信してキャッシュメモリに保持しデータを再構成するデータ処理プログラムであって、キャッシュメモリの容量以下の大きさのデータシンボルを所定の順番に並べ替える第１の並べ替え処理と、キャッシュメモリに保持されたデータシンボルのうち所定のデータブロックに属するデータシンボルに対して誤り訂正処理を実行する誤り訂正処理と、誤り訂正処理を実行されたデータシンボルを所定の順番に基づいて並べ替える第２の並べ替え処理をコンピュータに行わせることを特徴とする。
【発明の効果】
【００２６】
本発明によれば、キャッシュメモリに保持されるデータの使用状況及び所定の受信順序を基にしてキャッシュから破棄されるデータを決定するので、今後送信されるデータを予測することができる。
【００２７】
このため、キャッシュメモリのヒット率を上げることができ、記憶部へのアクセス時間が平均して短くなり受信装置における高速処理が実現される。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施形態に係る通信処理システムの構成の一例を示す。
【図２】本発明の第１の実施形態に係るデータ処理の一例を示すフローチャートである。
【図３】本発明の第１の実施形態に係る送信装置におけるデータ並べ替え処理の一例を示す。
【図４】本発明の第１の実施形態に係る通信処理システムにおけるデータ処理の一例を示す。
【図５】本発明の第１の実施形態に係る通信処理システムにおけるデータ処理の一例を示す。
【図６】本発明の第１の実施形態に係る通信処理システムにおけるデータ処理の一例を示す。
【図７】本発明の第２の実施形態に係る通信処理システムにおけるデータ処理の一例を示す。
【図８】本発明の第３の実施形態に係る通信処理システムにおけるデータ処理の一例を示す。
【図９】関連技術における通信処理システムの構成の一例を示す。
【図１０】関連技術及び本発明の第１の実施形態に係る送信データの構成の一例を示す。
【図１１】関連技術及び本発明の第１の実施形態に係る送信データの送信処理の一例を示す。
【発明を実施するための形態】
【００２９】
本発明の実施形態を図に基づいて説明する。ただし本発明は以下に示す実施形態に限定されない。
【００３０】
（第１の実施形態）
（通信処理システムの構成）
図１は、本発明の第１の実施形態に係る通信処理システム１の構成の一例を示す。
【００３１】
本発明の第１の実施形態に係る通信処理システム１は送信装置２及び受信装置３を含む。
【００３２】
該受信装置３は、制御部３１、記憶部３４、誤り訂正部３２、及び受信側並び替え部３３を含む。該記憶部３４はさらに、アクセス速度の大きいキャッシュメモリ３５と低速記憶装置３６を含む。
【００３３】
該送信装置２は、送信データ生成部２１と、送信側並べ替え部２２を含む。該送信装置２は、送信データ生成部２１で生成された送信データを送信側並べ替え部２２において所定の送信順序に並べ替え、該受信装置３に対して並べ替えられた送信データを送信する。
【００３４】
該受信装置３は、並べ替えられた送信データを受信し、該データを記憶部３４に格納する。受信装置３において記憶部３４に格納されたデータは受信した順に記憶部３４に格納される。制御部３１は所定の手順に従って誤り訂正部３２及び受信側並び替え部３３の処理を制御する。
【００３５】
該送信データを該受信装置３が受信する際に、受信した順にデータがキャッシュメモリ３５に格納される。キャッシュメモリ３５が満杯になったとき、すなわちキャッシュメモリ３５の空き領域がなくなったときに、所定の方針に従って一部のデータが低速記憶装置３６に移動される。
【００３６】
関連技術のキャッシュアルゴリズム（ＬＲＵ、ＭＲＵなど）では、キャッシュメモリに格納されているデータの使用状況によって、低速記憶装置に移動するデータが決定される。
【００３７】
本発明ではデータの送信順が指定されており、受信装置３はデータが送信される順番があらかじめ分かっている。また、受信装置３では受信したデータを処理する順番が予め定められている。
【００３８】
上記のように受信装置３では、データが送信される順番とデータを処理する順番の両方が分かっている。このため、処理に必要なデータを効率よくキャッシュメモリに残すことができる。これにより、ヒット率を高く維持することができる。
【００３９】
受信されたデータは該記憶部３４から読み出される（リードされる）。このとき、送信装置２が送信側並べ替え部２２において並べ替えた順序に対応してデータを並べ替え、送信データ生成部２１で生成されたデータの順序になるように並べ替える。この際に誤り訂正処理が実行される。
【００４０】
所定の並べ替えの順序は任意に定めてよい。例えば、合同法などを用いた疑似乱数の生成アルゴリズムと乱数生成の初期値（シード）を送信装置２の並べ替え部２２と受信装置３の並べ替え部３３に与え、それぞれにおいて疑似乱数列を生成してもよい。生成される疑似乱数列は生成アルゴリズムとシードにより一意に定められ、送信装置２と受信装置３のそれぞれにおいて独立に並べ替え順序列が得られる。受信装置３において先に乱数列を生成しておけば、将来送信装置２において生成される乱数列により送信データが並べ替えられる順序があらかじめ取得される。受信装置３における並べ替え処理の一部が先に実行され、これにより処理効率が向上する。
【００４１】
或いはまた、転送順序テーブルを送信装置２の並べ替え部２２と受信装置３の並べ替え部３３にそれぞれに備えてもよい。所定の順序があらかじめ与えられていれば、並べ替え順序について送信装置２と受信装置３の間でのデータ交換は不要であり、通信速度が向上する。また、受信装置３側では送信装置２は将来送信するデータの属性を予期できる。
【００４２】
（通信データ処理方法）
図２に本発明の第1の実施形態に係るデータ処理方法の手順の一例を示す。
【００４３】
送信装置２において送信データが生成される（ステップＳ２０１）。該送信データは送信側並べ替え部２２において所定の送信順序に並べ替えられ（ステップＳ２０２）、受信装置３側に送信される（ステップＳ２０３）。
【００４４】
受信装置３において送信装置２から送信データを受信し、受信データを並べ替えた順序で記憶部３４に格納する（ステップＳ２０４）。
【００４５】
記憶部３４に格納された受信データは記憶部３４からリードされる、すなわち読み出される（ステップＳ２０５）。リードされたデータは、誤り訂正処理が実行され（ステップＳ２０６）、送信装置２の送信データ生成部２２で生成された送信データを再構成するように並べ替え部３３において並べ替えられる（ステップＳ２０７）。
【００４６】
誤り訂正処理を施され、並べ替え処理が行われたデータは受信データとして出力され以降の処理に供される（ステップＳ２０８）。
【００４７】
キャッシュメモリに保持されたデータのうち、リードされたデータは破棄されて（ステップＳ２０９）、新たに受信されたデータがキャッシュメモリに保持される。
【００４８】
記憶部３４に格納された受信データは、読み出されて誤り訂正処理を施され、並べ替えられて出力される。次に、受信データの読み出し処理について図面を参照して説明する。
【００４９】
第１の実施形態においては送信データがデータブロックと無関係に並べ替えられるとする。本実施形態における受信装置３における並べ替え処理の一例を図３乃至６に示す。
【００５０】
図３は、送信装置２の並び替え部２２において、同じデータブロック内のデータシンボルどうしの相関とは無関係に送信データが並べ替えられた場合の受信データの一例を示す。
【００５１】
本実施形態では、誤り訂正処理の単位としての１データブロックが５個のデータシンボルを含むとし、キャッシュメモリの容量をデータシンボル１７個分であるとする。
【００５２】
なお、本実施形態においては、キャッシュメモリ３５に保持されるデータシンボルのうち、３個のデータブロックにそれぞれ属する５個のデータシンボルの合わせて１５個のデータシンボルをキャッシュアルゴリズムの１周期における誤り訂正処理対象のデータシンボルとしたが、これに限定されない。誤り訂正処理対象のデータシンボルはキャッシュメモリの容量である１７個より小さければ、５個でも１０個でもよい。
【００５３】
図３において、ブロック１乃至３に属するデータシンボルは、送信データの先頭から１５個のデータシンボルの中で並べ替えられる。１６個目以降にはブロック４以降のデータブロックに属するデータシンボルが配置されるとする。
【００５４】
図４及び５は受信装置が受信しキャッシュメモリ３５に保持されるデータシンボルが読み出される（リード）処理の一例を示す。
【００５５】
誤り訂正処理はブロックを単位として行われるため、例えば、ブロック１（Ｂ１）に属するデータシンボルが記憶部３４から読み出され、Ｂ１内で誤り訂正処理が実行されて、Ｂ１内のデータシンボルの順番に並べ替えられる。図４はブロック１に属するデータシンボルを読み出す処理の一例を示す。このとき、データシンボルの読み出しはランダムリードにより行われる。なお、データシンボルの構成によっては誤り訂正処理と並べ替えの手順を入れ替えてもよい。
【００５６】
ブロック１のデータを並べ替えて出力した後、ブロック２のデータが記憶部３４からランダムリードに従って読み出されるものとする。ブロック２（Ｂ２）に属するデータシンボルを読み出す処理の一例を図５に示す。
【００５７】
図６はデータブロック１乃至３に属するデータシンボルが読み出された後、読み出し（リード）済みのデータシンボルをキャッシュメモリから廃棄する処理の一例を示す。すなわちデータシンボルがキャッシュメモリ３５から低速記憶装置３６に移動し、これらのデータシンボルはキャッシュメモリ３５からは消去される。
【００５８】
リード済みのデータがキャッシュメモリから消去され、キャッシュメモリ３５の空き領域が確保される。受信装置３は送信装置２から受信したデータをキャッシュメモリ３５に受信した順に格納する。なお、このとき格納されるデータはデータブロック４乃至６に属するデータシンボルである。
【００５９】
以下上記の手続きを繰り返し、処理対象のデータブロックに対して誤り訂正処理を実行する。
【００６０】
本実施形態によれば、キャッシュメモリに保持される容量の範囲内でデータシンボルが並べ替えられて送信され、受信されたデータシンボルがブロックごとに読み出されて誤り訂正処理される。受信装置は送信装置がデータシンボルの並べ替え順を保持しているので、受信装置では未送信のデータに対する予測が可能になる。これにより、キャッシュメモリのヒット率が向上し誤り訂正処理の高速化が図られる。
【００６１】
なお、上記の実施形態では、キャッシュアルゴリズムの１周期における誤り訂正処理対象のデータシンボルを連続してキャッシュメモリに格納したが、これに限定されない。すなわち、１周期における誤り訂正処理対象のデータシンボルがキャッシュメモリに格納されていれば、これらの中に、他のデータシンボルが挿入されてもよい。
【００６２】
（第２の実施形態）
受信データの読み出し処理は、送信順序の並べ替えの方式に応じて手順が異なる。
【００６３】
第２の実施形態においては、送信データにおいて同じデータブロックに属するデータシンボルどうしの相関を保持したままデータブロックが並び替えられ、データブロック内でデータシンボルが並び替えられるとする。
【００６４】
なお、この他の構成は第１の実施形態と同じであるので説明を省略する。
【００６５】
図７は、第２の実施形態に係る受信装置における並べ替え処理の一例を示す。
【００６６】
図７に示される受信データにおいては、同じデータブロック内のデータシンボルが相関を保持して分離されず、ただし、データブロックどうしは相関せずデータブロック内のデータシンボルが並べ替えられる。すなわち、データブロック内のデータシンボルがまとめて並び替えられる。同じデータブロックに属するデータシンボルは複数個まとまっている。一つのデータブロックにまとまっているデータシンボルは選択され並び替えられている。また、データブロックも並び替えられている。
【００６７】
記憶部からデータシンボルを誤り訂正処理のために読み出す（リード）際には同じデータブロックに属するデータシンボルがまとまっているので、シーケンシャルリードに従って読み出してよい。該シーケンシャルリードはランダムリードと比較すると処理が高速である。このため、第２の実施形態におけるリード処理は第１の実施形態におけるリード処理よりも高速である。
【００６８】
（第３の実施形態）
第３の実施形態においては、送信データの並び替えはそれぞれのデータブロックから同じデータシンボルを抽出して集めるような並び替えであるとする。
【００６９】
なお、この他の構成は第１の実施形態と同じであるので説明を省略する。
【００７０】
図８は、第３の実施形態に係る受信装置における並べ替え処理の一例を示す。
【００７１】
図８に示される受信データにおいて、同じシンボルの指標を付与された複数のデータシンボルがまとまっている。このまとまりにおいてデータシンボルのデータブロックは並び替えが施され、また、データシンボルのまとまりも並び替えが施されている。
【００７２】
誤り訂正処理を複数のブロックに対して平行して実行する場合、それぞれのまとまりの同じ指標を付与されたデータシンボルが同時に使用される。このため、記憶部からの読み出し（リード）処理は同じ指標についてのデータシンボルをまとめてシーケンシャルリードにより実行される。
【００７３】
なお、第２の実施形態及び第３の実施形態におけるシーケンシャルリードは第１の実施形態におけるランダムリードに比較して処理が高速であるため、第２の実施形態及び第３の実施形態における処理は第１の実施形態における処理よりも高速である。
【００７４】
本実施形態に係る通信処理システム及び通信データ処理方法によれば、データの送信順序が指定されるので、受信装置では未送信のデータに対する予測が可能になる。これにより、キャッシュメモリのヒット率が向上し誤り訂正処理の高速化が図られる。
【００７５】
さらに、送信データにおけるデータの順番が並び替えられることによりデータシンボルが分散するので、データ転送中に通信障害などにより一定時間データ誤りが発生したとしても分散してデータ訂正処理が実行されるのでデータ誤り個所が一個所に集中しない。従って、データ誤り個所は生じたとしても分散しデータ誤り訂正処理の強度が向上する。
【産業上の利用可能性】
【００７６】
本発明は上記の実施形態に限定されるものではなく、高速有線通信技術（ＦＴＴＨ、ＣＡＴＶ、ＡＤＳＬ）などを利用した受信装置や、高速無線通信技術（ＬＴＥ、ＷｉＭＡＸ）などを利用した受信装置を含むマルチメディア放送受信装置などに好適に適用可能である。
【符号の説明】
【００７７】
１    通信処理システム
２    送信装置
３    受信装置
２１    送信データ生成部
２２    並べ替え部
３１    制御部
３２    誤り訂正部
３３    並べ替え部
３４    記憶部
３５    キャッシュメモリ
３６    低速記憶装置
１０１    通信処理システム
１０２    送信装置
１０３    受信装置
１２１    送信データ生成部
１３１    制御部
１３２    誤り訂正部
１３４    記憶部
１３５    キャッシュメモリ
１３６    低速記憶装置
【図１】
0005453341.tif 000002
【図２】
0005453341.tif 000003
【図３】
0005453341.tif 000004
【図４】
0005453341.tif 000005
【図５】
0005453341.tif 000006
【図６】
0005453341.tif 000007
【図７】
0005453341.tif 000008
【図８】
0005453341.tif 000009
【図９】
0005453341.tif 000010
【図１０】
0005453341.tif 000011
【図１１】
0005453341.tif 000012