(57)【特許請求の範囲】
【請求項１】
画像を表示する表示部と、該表示部を駆動する駆動回路部と、該駆動回路部の制御信号を画像データから発生する制御信号発生回路部と、前記駆動回路部と前記制御信号発生回路部とを相互に接続する複数の配線とを有し、
前記制御信号発生回路部は、前記画像データに基づいて複数発生された２値の制御信号から３種以上の信号レベルを有する差動の多値信号を発生する多重化回路を備え、この多重化回路によって生成された前記多値信号を前記配線を介して前記駆動回路部に伝送し、
前記駆動回路部は、入力された前記多値信号から前記２値の制御信号を分離再生することによって前記表示部の駆動信号を得る表示装置であって、
前記多重化回路は、前記差動の多値信号中に２値または多値の同相信号を更に多重して多値信号を生成することを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記多重化回路は、信号を多重化する際に、第１の信号には前記駆動回路部の分離再生においてハザードを生じない信号経路を用いて、第２の信号を多重化して前記多値信号を生成することを特徴とする表示装置。
【請求項３】
請求項２に記載の表示装置において、
前記第１の信号はデータ信号であり、前記第２の信号はクロック信号であることを特徴とする表示装置。
【請求項４】
請求項１に記載の表示装置において、
前記駆動回路部は、信号レベル数よりも１少ない数以下の比較回路を備えると共に、各比較回路の入力端子を前記配線に接続することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動画静止画等を含む通常の映像を表示するための表示装置に関し、特に表示装置内部での信号伝送レートが大きく大画面高精細となるプラズマディスプレイ、ＬＣＤ、ＳＥＤ及び有機ＥＬディスプレイなどに使用されて効果の大である表示装置を提供するものであり、更に信号線数を削減したり信号レベルを低減したり平衡伝送を用いることなどによって発生する電磁妨害を抑制しコスト低減を可能とする表示装置に関するものである。
【背景技術】
【０００２】
プラズマディスプレイの表示パネルは２枚のガラス基板から構成され、１枚のガラス基板上には行方向に延びる行電極、もう一方のガラス基板上には列方向に延びる列電極が設けられ、両電極が対向している。また、行電極のあるガラス基板上においては行電極上に誘電体層が形成され、列電極があるガラス基板上では隔壁を隔てて列電極上にそれぞれ赤（Ｒ）と緑（Ｇ）と青（Ｂ）の蛍光体層が塗布されている。これらの２枚のガラス基板は隔壁の高さによる微小で一定の間隔を隔てて相互に対向した形で封止されている。両ガラス基板間は隔壁と行電極によって区画されてマトリクス状に配列された複数の発光セルが形成されている。全セルにはプラズマ放電に適したガスが封入され、マトリクス構造の表示パネルが形成されている。そして表示パネルの行電極及び列電極にそれぞれ独立したパルス電圧を印加して駆動することによって、駆動された行電極と列電極との交点部分に位置するセルにおいて封入されたガスにプラズマ放電を発生させ、このプラズマ放電により列電極上に設けられた蛍光体を励起して各色の発光を得る。各色のセルが列電極に沿って１列に配列され、各列電極をそれぞれ独立に駆動することによってカラー表示を行っている。
【０００３】
従来の表示装置であるカラープラズマディスプレイを使用した表示装置の構成例を図１８のブロック図に示す。表示パネル４の行電極には、各行毎に設けられたＹ電極４１と各行に共通に設けられたＸ電極４２とが交互に近接して平行配置されている。Ｘ電極４２とＹ電極４１との間には交互に電圧パルスを印加して、各セル４３の中で半周期毎に極性の反転する放電を発生させるＡＣ（交流）駆動方式が一般に用いられている。このようなＡＣ駆動方式のカラープラズマディスプレイにおいては、各セルの電極間で一旦放電が生じると、放電空間において生成された電子及びイオンが誘電体層上に蓄積して壁電荷が形成される。そして壁電荷が形成されたセルにおいては、行電極に低い電圧を印加するだけで壁電荷の電界の作用によって放電が可能となり、この低い電圧を半周期毎に反転させて印加することによって前記放電を維持できるようになる。この機能はメモリ機能と呼ばれ、この機能に基づいて低い印加電圧により維持される放電は維持（サステイン）放電と呼ばれている。
【０００４】
ＡＣ駆動方式のカラープラズマディスプレイにおいて画像の階調表示を行うためには、１画面の静止画が表示される１フィールド期間を複数のサブフィールドに分割して、サブフィールド毎に維持放電を発生させる時間（回数）を異ならせる方法がある。これにより、維持放電回数が多いセルほど明るく発光するので、維持放電回数を制御することにより画像の階調表示が可能となる。具体的には、各サブフィールドに、例えば、２の階乗倍の割合で増加する維持放電期間を割り当て、１フィールド毎にリセットしながら１フィールド内において適当なサブフィールドを選択して発光させることによって、任意の明るさの発光を実現する。各サブフィールドにおいてセル４３を発光させるか消灯させるかの制御（アドレス制御）は、走査選択（スキャン）したＹ電極４１と列電極４０との間に電圧パルスを印加することによってなされている。また、１秒間に６０枚程度の異なる静止画映像を表示することによって、つまり１秒間に６０フィールド程度を設けることによって、動画表示を含む通常の映像表示を可能としている。
【０００５】
図１８に示されるようにカラープラズマディスプレイにおいては、上記の列電極であるアドレス電極を駆動するアドレス電極駆動回路２とＹ電極であるスキャン電極を駆動するスキャン電極駆動回路５、およびＸ電極であるサステイン電極を駆動するサステイン電極駆動回路６を用いて表示パネル４を駆動している。各電極駆動回路は、各セル４３の発光情報を含む画像データ１０が入力される制御信号発生回路１から生成される制御信号に基
づいて駆動電圧を出力している。
【特許文献１】特開２００６−３１７９４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
プラズマディスプレイ、ＬＣＤ、ＳＥＤ、有機ＥＬディスプレイなどのフラットディスプレイでは表示画面の大画面高精細化のニーズが大きく、これに対応すべくディスプレイ内の信号転送レートが増大している。特に、図１８に示したカラープラズマディスプレイにおいては、駆動電極数の多いアドレス電極駆動回路２への信号線３の数が増加すると共に信号線長も伸び、さらには信号周波数も増加し、信号線から放射される電磁妨害の振幅も周波数も増大している。また大画面化に伴って最長信号線長が増加した状況で信号転送レートも上がると、各信号間の転送タイミングのズレが許容できなくなり、駆動回路部では信号伝送に不具合を生じやすい。例えば、高精細なＨＤＴＶを表示する場合には、信号転送レートを１００Ｍｐｂｓにしても信号線３に含まれる信号線数は１００本を越えてしまい、大きなコストアップの要因となっていた。その際に、信号線３と制御信号発生回路１およびアドレス電極駆動回路２の信号経路やこれらに接続された電源線や各部のグランド面からは、数１０ＭＨｚ以上の周波数成分を含む電磁妨害が放射される。このように高周波の電磁妨害はシールド対策によって抑制することも難しく、信号線へのフィルタリングも誤動作を生じる危険があり十分には施せないため、低減が困難であった。
【０００７】
これらの課題の解決のためには、信号線を広い多層回路基板に設けたり、制御信号発生回路１から信号線３を含めアドレス電極駆動回路２までの全てを電磁シールドするなどの手法が採られているが、いずれも大きなコスト増加を招くため困難を来たしていた。実際には、装置の設計時から信号経路を極力縮小しグランドや電源線にもノイズ電流となる信号電流を流さないように工夫した上で、信号系全体をシールドするなどして電磁妨害を規格レベルまで低減しているが、さらなる大幅なコストアップが避けられなかった。
【０００８】
本発明の目的は、前述した従来技術の課題に鑑み、表示装置内部での信号線数を削減すると共に信号経路から発生する電磁妨害を抑制できる表示装置を提供することである。
更に、信号発生回路において画像データ信号を従来の２値信号から多値信号に変換することにより、同じ信号線を介して電極駆動回路に伝送する信号データの数を増やすことができる表示装置を提供することを目的とする。
更に、信号発生回路において画像データ信号を従来の２値信号から差動多値信号に変換することにより、電極駆動回路に伝送する信号データの伝送速度とデータ数を増やすと共に信号線に送る信号レベルを大幅に低減することができる表示装置を提供することを目的とする。
更に、信号発生回路において画像データ信号を従来の２値信号から差動信号および同相信号に変換することにより、電極駆動回路に伝送する信号データの伝送速度とデータ数を増やすと共に信号線に送る信号レベルを大幅に低減することができる表示装置を提供することを目的とする。
更に、信号発生回路において画像データ信号を従来の２値信号から時分割多重した信号に変換することにより、電極駆動回路に伝送する信号データの伝送速度とデータ数を増やすことができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前述した課題を解決するために、本発明の請求項１の表示装置では、画像を表示する表示部と、該表示部を駆動する駆動回路部と、該駆動回路部の制御信号を画像データから発生する制御信号発生回路部と、前記駆動回路部と前記制御信号発生回路部とを相互に接続する複数の配線とを有し、前記制御信号発生回路部は、前記画像データに基づいて複数発生された２値の制御信号から３種以上の信号レベルを有する差動の多値信号を発生する多重化回路を備え、この多重化回路によって生成された前記多値信号を前記配線を介して前記駆動回路部に伝送し、前記駆動回路部は、入力された前記多値信号から前記２値の制御信号を分離再生することによって前記表示部の駆動信号を得る表示装置であって、前記多重化回路は、前記差動の多値信号中に２値または多値の同相信号を更に多重して多値信号を生成することを特徴とする。
本発明の請求項２の表示装置では、請求項１に記載の表示装置において、前記多重化回路は、信号を多重化する際に、第１の信号には前記駆動回路部の分離再生においてハザードを生じない信号経路を用いて、第２の信号を多重化して前記多値信号を生成することを特徴とする。
本発明の請求項３の表示装置では、請求項２に記載の表示装置において、前記第１の信号はデータ信号であり、前記第２の信号はクロック信号であることを特徴とする。
本発明の請求項４の表示装置では、請求項１に記載の表示装置において、前記駆動回路部は、信号レベル数よりも１少ない数以下の比較回路を備えると共に、各比較回路の入力端子を前記配線に接続することを特徴とする。
【発明の効果】
【００１６】
本発明に係る表示装置によれば，表示装置内部での信号線数を削減すると共に信号経路から発生する電磁妨害を抑制し表示装置のコストを削減することができる。例えば、精細度がＨＤＴＶ相当の１９２０×１０８０のプラズマディスプレイの場合に１００本以上必要としていた信号線数を半減することもできる。また、現状の１００Ｍｂｐｓ程度の信号転送レートにおいては達成の困難であった電磁妨害規格ＦＣＣのクラスＢ規格も、本発明の適用によりコスト増加を抑えて容易に満足することができる。
【００１７】
更に、本発明に係る表示装置によれば、制御信号発生回路において画像データ信号を従来の２値信号から多値信号に変換するので、同じ信号線を介して電極駆動回路に伝送する信号データの数を増やすことができ、制御信号発生回路と電極駆動回路の間を接続する信号線の数を削減したり、両回路間の信号転送レートを増やすことができる。即ち表示装置内部での信号線数を削減すると共に信号経路から発生する電磁妨害を抑制することできる。
【００１８】
更に、画像データ信号を従来の２値信号に変え差動多値信号に変換する本発明に係る表示装置によれば、電極駆動回路に伝送する信号データの伝送速度とデータ数を増やすと共に信号線に送る信号レベルを大幅に低減することができ、前述の効果に加えて信号経路から生じる電磁妨害を低減したり、制御信号発生回路と電極駆動回路間の信号転送レートを増やすことができる。
【００１９】
更に、画像データ信号として時分割多重した信号を使用する本発明に係る表示装置によれば、さらに多重度を高めることができる。また終端抵抗を排除可能とした信号変換回路や終端抵抗を集積化して信号変換用回路に取り組むことにより、更なるコスト低減や高速伝送を可能とすることが出来るものである。
【発明を実施するための最良の形態】
【００２０】
以下に本発明に係る表示装置を実施するための最良の形態につき、各実施例の図面を参照して具体的に説明する。なお、図面中同一構成部材については同一符号を付しその詳しい説明を省略し、同一又は類似する作用を行うが構成が同一ではない部材については同一番号を付し異なる英字を付加している。
図１は、本発明に係る表示装置をカラープラズマディスプレイに実施したときの第１実施例の概略ブロック図であり、図２はこの第１実施例で使用されている多値信号の波形図である。図１に示す第１実施例において、入力された画像データ１０から制御信号発生回路１Ａ内で制御信号が形成され、信号線３０を介してアドレス電極駆動回路２Ａに図２に明示される多値信号の制御信号が伝送される。図１８に示される如く従来の制御信号発生回路１においては、前述した如く画像データ１０からローレベルとハイレベルの２値信号によって制御信号が生成されており、信号線３の信号線数が多数になるとともに強力な電磁妨害を生じていた。図１に示される本実施例では制御信号発生回路１Ａの出力を、図２に示される如く多値信号３３にすることにより、信号線３０の信号線数を大きく削減することができ、発生する電磁妨害を大幅に低減できる。
【００２１】
信号線３０を介して実際に伝送される多値信号３３の信号波形の例を図２に示す。図２に示される多値信号３３の信号波形は、図示される如く信号レベルがレベル１からレベル４の４値信号が示されており、この信号波形を持つ多値信号３３を用いることによって、従来の２値信号２本分の信号を同じ転送レートにおいて１本の信号線を介して伝送できる。この多値信号３３は電圧信号でも電流信号でも構わない。また、図２に示したような多値信号を発生させる際には、制御信号発生回路１Ａの中に各信号レベルに相当する電圧源や電流源を備えておき、それらを電子スイッチ回路を介して信号線３０に接続すればよく、当業者ならば容易に設計が可能である。また、アドレス電極駆動回路２Ａにおいて、多値信号３３を従来の信号に変化する信号変換回路２０を介して表示パネル４の電極を駆動する駆動電圧発生回路２１に入力する。後述する如く、信号変換回路２０の内部には多値信号３３の信号レベルを検出するための複数のしきい値をもつ比較回路を設けて、これらの比較回路の出力を論理回路にて論理演算することで従来と同様の駆動信号が得られる。
以上の実施例においてはプラズマディスプレイの例を示したが、制御信号を従来の２値信号で伝送する信号経路であれば、ＬＣＤ、ＳＥＤ、有機ＥＬディスプレイ、ＣＲＴなどの表示パネルを含む一般の表示装置の任意の信号経路に本発明が適用できることは言うまでもない。また、多値信号のレベルは４レベルに限らず３値以上の複数レベルであれば適用可能である。
【００２２】
次に本発明に係る表示装置の第２の実施例である、カラープラズマディスプレイに適用した表示装置の概略ブロック図を図３に示す。図４はこの第２実施例で使用されている多値信号の波形図である。図３において、制御信号発生回路１Ｂから発生した差動信号を信号線３４と３５からなる信号線３０Ｂを介してアドレス電極駆動回路２Ｂに伝送している。一般に信号線３０Ｂの周囲から混入するノイズは信号線３４と３５に同様に作用して同相ノイズとなるため、信号成分を差動伝送することで信号変換回路２０Ｂにおいて容易に排除できる。そのため、差動信号を用いることで信号レベルを大幅に低減することができる。信号レベルの低減により、信号経路から放射される電磁妨害を大幅に抑えることができると共に、信号レベル間の切り替え時間も短縮できて信号転送レートも大幅に高速化できる。また、信号線３４と３５から生じる電磁誘導も静電誘導も相互に相殺されるので、結果として信号線３０Ｂから生じる電磁妨害は抑制されて激減する。信号を差動方式で伝送することによって信号線３０Ｂを介して伝送される信号数も削減できる。差動伝送方式でない一般の不平衡伝送の場合においても、信号線には基準電位線（グランド線）や戻り電流ラインが必要なので、差動伝送方式における信号線数は最大時においても２倍まで増えることはない。
信号線３０Ｂを介して実際に伝送される差動信号である多値信号３６と３７の信号波形の例を図４に示す。図４に示す多値信号３６と３７の信号波形は、それぞれ信号線３４か３５を伝送される信号を示している。図では差動信号の信号レベルがレベル１からレベル４の４値信号の場合が示されており、多値信号の信号波形３６と３７の信号レベルを大幅に低減することができる。信号波形３６と３７は電圧信号でも電流信号でも構わないことは言うまでもない。
【００２３】
次に本発明に係る表示装置の第３の実施例である、カラープラズマディスプレイに適用した表示装置の概略ブロック図を図５に示す。図５において、制御信号発生回路１Ｃの中に多重化回路１１を設けて、この多重化回路１１から多値信号を発生させて信号線３０Ｃに出力している。多重化回路１１とは画像データ１０から得られた２値信号を多重化して多値信号を得る回路であり、その詳細を図６の回路図で一つの実施例を示す。図６に示す多重化回路１１においては、双方向電流出力回路である１１１と１１２に設けられた異なる電流値Ｉ１とＩ２をもつ定電流源１１１１と１１２１の電流を、画像データ１０から得られた２値信号によって制御した電子スイッチ回路１１１２から１１１５と１１２２と１１２５を介して信号線３４Ｃと３５Ｃに流すことによって、アドレス電極駆動回路に多値信号を伝送している。その際、電子スイッチ回路１１１２と１１１３どうしは同時に開閉し、電子スイッチ回路１１１４と１１１５どうしも同時に開閉すると共に、それぞれの電子スイッチ回路の組み合わせにおいては交互に開閉するように制御される。同様に電子スイッチ回路１１２２と１１２３どうしは同時に開閉し、電子スイッチ回路１１２４と１１２５どうしも同時に開閉すると共に、それぞれの電子スイッチ回路の組み合わせにおいては交互に開閉するように制御される。これらの制御によって信号線３４Ｃと３５Ｃを介してアドレス電極駆動回路２Ｃには、図４に示したような４レベルの差動多値信号３６と３７が伝送される。アドレス電極駆動回路２Ｃの入力に設けられた終端抵抗２２は、信号線３４Ｃと３５Ｃにおける信号反射を抑えて信号線長が長い場合にも信号波形に歪を生じさせないようにするために付加されている。そのため、終端抵抗２２の抵抗値は信号線３０の特性インピーダンスＲｃに近い値にすることが望ましい。また、アドレス電極駆動回路２Ｃの入力に直列に挿入することもできる。さらに、図６においては双方向電流出力回路に電源端子１１４を介して電源１１３が接続されているが、それぞれの双方向電流出力回路１１１と１１２をそれぞれ異なる電流値をもつ電流源を介してから電源端子１１４に接続してもよい。同様に、双方向電流出力回路に低電圧側端子１１５を介してグランドが接続されているが、定電流源１１１１や１１２１の端子間を短絡して排除してもよい。さらに低電圧側端子１１５には、一定電位の基準点であればグランド以外の低電位点を接続することができる。
【００２４】
図６に示されている多重化回路１１の変形として、図７に示されているＭＯＳＦＥＴを使用した多重化回路１１Ｄにつき説明する。図７には、図６に示した回路図の電子スイッチ回路部分をＭＯＳＦＥＴ回路に換えた具体的な回路を示している。画像データ１０から得られた２値信号ｖｉ１が信号源１１３７からバッファ１１３６に入力されると、電子スイッチであるｎチャネルＭＯＳＦＥＴ１１３２と１１３３どうしは同時に開閉し、それらと交互にｐチャネルＭＯＳＦＥＴ１１３４と１１３５どうしも同時に開閉する。同様にして、ｎチャネルＭＯＳＦＥＴ１１４２と１１４３どうしとｐチャネルＭＯＳＦＥＴ１１４４と１１４５どうしも２値信号ｖｉ２に制御されて同時に開閉する。図示したように簡単な回路構成によって多重化回路は実現できる。
【００２５】
次に、図３及び図５に図示されている本発明の第２及び第３実施例中の信号変換回路２０Ｂと２０Ｃにつき具体例を説明する。図８は、図３及び図５中の信号変換回路２０Ｂと２０Ｃに適用できる信号変換回路２０Ｄの回路図を示す。図８に示す信号変換回路２０Ｄの内部には信号線３４Ｄと３５Ｄを介して入力された４値の多値信号の信号レベルを検出するために、３レベルのしきい値をもつ比較回路２０１から２０３が設けられている。比較回路２０２はＭＯＳＦＥＴ２０２２と２０２３から成る差動対に信号が入力されているので、信号線３４Ｄの電位が信号線３５Ｄの電位よりも高い時に出力線２０６の電圧がハイレベルとなり、低い時にローレベルになる。比較回路２０１においては、差動対の一方であるＭＯＳＦＥＴ２０１２がＭＯＳＦＥＴ２０１４のダイオード接続を介して、もう一方のＭＯＳＦＥＴ２０１３に接続されているので、信号線３４Ｄの電位が信号線３５Ｄの電位よりもＭＯＳＦＥＴ２０１４のゲート・ソース間電圧分以上に高い時に出力線２０５の電圧がハイレベルとなり、それよりも低い時にローレベルになる。同様にして比較回路２０３においては、信号線３４Ｄの電位が信号線３５Ｄの電位よりもＭＯＳＦＥＴ２０３４のゲート・ソース間電圧分以上に低い時に出力線２０７の電圧がローレベルとなり、それよりも高い時にハイレベルになる。ダイオード接続されたＭＯＳＦＥＴのゲート・ソース間電圧は、素子のしきい値電圧を調整したり共通ソース電流値Ｉｓを加減することによって調節できる。各比較回路の出力回路となっているＭＯＳＦＥＴ２０１５と２０１６、２０２５と２０２６、２０３５と２０３６からなるカレントミラー回路によって、出力線２０５から２０７にはハイ・ローの大きな電圧信号やシンク・ソース方向の電流値Ｉｓの電流信号が得られる。これらの出力を分離再生回路２０４に入力して論理演算することによって、多重化された多値信号の形で伝送されてきた制御信号を分離して再生することができる。また、使用しない信号レベルがある場合などには、必要なしきい値の数に応じて比較回路を削減できることは言うまでもない。
【００２６】
【表１】
0005594804.tif 000002
【数１】
0005594804.tif 000003
【数２】
0005594804.tif 000004
【００２７】
次に、分離再生回路２０４の具体的回路例について説明する。表１に図７の多重化回路１１Ｄに入力された制御信号Ｖｉ１との信号レベルから信号線３４Ｄと３５Ｄの信号レベルＶ３４とＶ３５、図８中の比較回路２０１から２０３の出力線２０５から２０７の信号ＶｃからＶａ、図８中の分離再生回路２０４の出力信号Ｖｏ１とＶｏ２の関係を示す。表１において多値信号の信号レベルをΔＶ刻みとした。表１より、出力信号Ｖｏ１とＶｏ２は各比較回路の出力を用いた論理式である式１と式２によって表すことができる。これらの論理式を論理回路で構成することによって、図９に示す分離再生回路２０４が得られる。図９に示される分離再生回路２０４において、出力信号線２０８からは信号Ｖｏ２が、信号線２０９からは信号Ｖｏ１が得られる。図９に示される分離再生回路２０４はＮＡＮＤ回路とＮＯＲ回路、ＮＯＴ回路といった素子数の少ない高速回路によって構成できる。また、式１と式２を比較しても明らかなように分離生回路２０４の出力信号線２０９の出力信号Ｖｏ１には信号Ｖａの影響が現れない。論理式で用いている信号に切り替わりがあった際には、それを実現した論理回路においては一般に内部状態の切り替わりに応じて出力信号にハザードと呼ばれるノイズが生じることもある。従って、多値化のために信号を多重化する際には、最も切り替わり頻度の高い信号、例えばクロック信号などで上記の信号Ｖａが切り替わるように回路を設計することで、ハザードによる誤動作の発生の危険性を抑えることができる。また、安全のために切り替わり頻度の高いクロック信号は、シフトレジスタなどで同時に処理されるデータ信号などと一緒には多重化しない方法も可能である。なお、図３以降の図を用いて詳述してきた実施例の説明はいずれも、差動伝送でない方式であっても多値信号を用いた信号伝送方式の全般に適用できることは言うまでもない。
【００２８】
次に、１対の信号線を用いてさらに信号の多重度を高めることができる本発明に係る表示装置の第４実施例について説明する。この第４実施例における多値信号の波形の例を図１０に示す。図１０に示す多値信号の信号波形３６Ｅと３７Ｅには、レベル１からレベル４の差動信号成分に加えて、図１０中に３８で示される信号波形の同相信号成分が含まれている。図１０に示す信号波形３６Ｅと３７Ｅを用いることにより、前述の図４に示した信号波形と同等の信号ダイナミックレンジの中で差動信号に同相信号を多重して、さらなる信号線数の削減を可能とすることができる。また、同相信号を多値信号にして、なおいっそうの多重化を深めることもできる。ただし、同相信号には差動信号ほどに電磁放射の抑制効果が期待できないため、同相伝送は信号振幅や周波数帯域を必要以上に大きくしないですむ低速信号の伝送に適している。逆に、差動信号レベルを抑えたり零にして同相信号のみで信号伝送をして、装置の電磁妨害の抑制性能を検証することもできる。また、多重化回路１１における同相信号の多重化は容易に実現できる。例えば、信号線３０に電子スイッチ回路を介して接続する電流源の数を増やしたり、図６の電源端子１１４に相当する回路部分の電圧を上げ下げすることで回路設計できることなどは、当業者であれば容易に考えられるものである。
【００２９】
さらに、本第４実施例での信号変換回路２０Ｆにおいて同相信号を受信する場合の実施例を図１１の回路図に示す。図１１において信号線３４Ｄと３５Ｄの平均電圧として現れる同相信号を抵抗値Ｒａの抵抗２００４と２００５からなる分圧回路によって検出する。この検出電圧をＭＯＳＦＥＴ２００６と２００７からなるインバータで増幅して後段のロジック回路２００８と分離再生回路２０４に送ることによって、信号線２０１０から駆動電圧発生回路２１に必要な制御信号を得ている。図１１中の２０１、２０２、２０３,２０８，２０９は図８中の比較回路２０１，２０２，２０３、出力信号線２０８，２０９と同一構成で同一作用を行うので記載を簡略化するため説明を省略する。
【００３０】
次に、時間領域においても多重度を高めることができる本発明に係る表示装置の第５実施例につき説明する。この第５実施例による信号波形の例を図１２に示す。図１２では１対の信号線の信号波形３７Ｆと３８Ｆを示しており、同期信号を決まったタイミングで挿入することによってデータ１からデータ３の３種のデータを時分割多重して単一の信号経路で伝送できる。図１２には１対の信号線による差動信号伝送の場合の例を示したが、同相信号にも時分割多重することもできるし、１本の信号線による不平衡伝送の場合にも適用できることは言うまでもない。時分割多重信号から元のデータを分離再生する際には一般に、データ信号に同期したクロック信号を用いてデータをシフトレジスタなどの記憶回路に保持する。その際に必要なクロック信号の発生方法に関する具体例を以下に説明する。ＰＬＬ（Phase Lock Loop）回路を用いたクロック信号の発生回路のブロック図を図１３に示す。図１３において、図１２に示したような多重信号から同期分離回路２０８１によって同期信号のみを取り出した後、ＰＬＬ回路によって同期信号に同期した上にデータ信号の分割周期に合わせた一定倍の周波数をもつクロック信号を発生させている。このクロック信号に合わせてデータをシフトレジスタなどに保持し、データに基づいて電極駆動電圧を発生させる。同期信号の波形は図１２に示したように一定周期で固定されたレベルの波形になっているので、分離は容易である。ＰＬＬ回路は内部に電圧制御発振回路とその発振周波数を一定比で下げるカウンタ回路を備えており、カウンタ出力と上記の同期信号を位相比較回路で比較して同期させることによって、データ信号に同期したクロック信号が得られる。
【００３１】
クロック信号を得るためのもう一つの具体的ブロックを図１４のブロック図に示す。図１４では、同期信号を多重した信号をデータ信号や同期信号の周波数に共振させる共振回路を備えた同期再生回路２０８５に加えることによってクロック信号を発生させている。１４図中の共振回路は、インダクタンスＬｒと容量ＣｒのＬＣ並列共振回路によって構成されており、この方式のクロック信号発生回路は信号通信回路において多用されている。また、図１２に示す信号波形においては同期信号がデータ信号に挿入されていたが、一つの信号経路ではデータ信号のみを時分割多重して、別の信号経路を介してデータと同期したクロック信号や同期信号を伝送することも可能である。
【００３２】
次に、さらなる高速伝送とコスト削減のために、信号を電流伝送すると共に終端抵抗を排除可能とした信号変換回路の実施例について説明する。終端抵抗なしに信号電流を入力できる信号変換回路２０Ｇの具体例を図１５の回路図に示す。図１５においては、信号電流の向きに応じてＭＯＳＦＥＴ２０５１から２０５４のうちの２素子のソース端子に信号電流が流れて、出力信号線２０６６と２０６７に反転伝送される。入力のＭＯＳＦＥＴ２０５１から２０５４はゲート接地の形で用いられているため、信号変換回路２０Ｇの入力端子のインピーダンスを低くして電流入力効率を向上することができる。ただし、実際には信号線３４Ｇと３５Ｇにおける信号反射を抑えるべく、ＭＯＳＦＥＴ２０５１から２０５４のソースインピーダンス（ＭＯＳＦＥＴの相互コンダクタンスｇｍの逆数となる）は信号線の特性インピーダンスＲｃに近い値になるように素子設計する。信号を電流形式とすることによって、信号線３４Ｇと３５Ｇの寄生容量の電圧充電による伝送遅延が抑えられて高速な信号伝送が可能となる。ＭＯＳＦＥＴ２０５１から２０５４のソースに入力された信号電流は、必要に応じて電流増幅も可能なカレントミラー回路を構成するＭＯＳＦＥＴ２０５５から２０６２を経て出力線２０６６と２０６７へ導かれる。後段の比較回路や分離再生回路が電圧信号を必要とする場合には、図示した回路のままで電源２０６５の電圧をフルスゥィングする電圧信号が得られる。比較回路や分離再生回路については前述回路が使用できるので記載の簡略化のために説明を省略する。
【００３３】
最後に、終端抵抗も集積化して信号変換回路ＩＣに取り込むことで、さらなるコスト削減を可能とした具体的実施例である回路について図１６と図１７と共に説明する。集積化した信号変換回路２０Ｈの回路図を図１６に示す。図中の終端抵抗２２１は信号変換回路２０の内部に集積化されており、本実施例の回路を用いることによって、表示装置が高精細化されて信号線３４Ｈと３５Ｈの線数が激増した場合においても、外部抵抗とその実装に要するコストを大幅に削減できる。同様にして、さらにコスト削減効果を向上した実施例を図１７の回路図に示す。図１７においては、信号変換回路２０Ｉの中に集積化する終端抵抗をダイオード接続されたＭＯＳＦＥＴ２２２と２２３の並列回路に置き換えている。その際、信号の極性に応じて交互に導通するＭＯＳＦＥＴ２２２と２２３のそれぞれのソース・ドレイン間インピーダンス（素子の相互コンダクタンスｇｍの逆数になる）を、信号線の特性インピーダンスＲｃに近い値になるように素子設計する。集積化した場合のチップ面積が抵抗に比べて極めて小さいＭＯＳＦＥＴを用いて終端抵抗を置き換えることによって、信号変換回路２０Ｉのチップ面積の増加とコストアップを極力抑えることができる。また、ＭＯＳＦＥＴ２２２と２２３は、同様にインピーダンスを制御可能なダイオードやバイポーラトランジスタなどの集積化可能な任意の半導体素子に置き換えることも当然に可能である。
【００３４】
前述のごとく本発明をプラズマディスプレイに適用した場合の実施例について詳述したが、本発明はＬＣＤ、ＳＥＤ、有機ＥＬディスプレイなどの信号線数を削減したり信号レベルを低減したり平衡伝送を用いることによって発生する電磁妨害を抑制しコスト低減を必要とする表示装置の全般に適用可能であることは当然に言うまでもない。その際、表示パネルが電流によって駆動されている有機ＥＬディスプレイなどの場合には、前述した駆動電圧発生回路が駆動電流発生回路に置き換えられることも当然に言うまでもない。また、説明した信号伝送回路は、必要に応じて電圧や電流の向きを変えて素子の極性を変えることが可能であることも当然に言うまでもない。さらには、回路に用いた素子もＭＯＳＦＥＴに限らず、バイポーラトランジスタや接合型ＦＥＴやＩＧＢＴなど任意の能動素子や集積回路に置き換えられることも当然に言うまでもない。特に、本発明は信号線の線数の増加が著しい大画面高精細表示装置に適用される機会が多いため、実施形態も集積回路になることが多い。
【図面の簡単な説明】
【００３５】
【図１】本発明に係る表示装置の第１の実施例を示すブロック図である。
【図２】本発明の第１の実施例における信号を示す波形図である。
【図３】本発明に係る表示装置の第２の実施例を示すブロック図である。
【図４】本発明の第２の実施例における信号を示す波形図である。
【図５】本発明に係る表示装置の第３の実施例を示すブロック図である。
【図６】本発明の第３実施例に使用されている多重化回路の回路図である。
【図７】本発明の第３実施例に使用されている多重化回路の第２の回路図である。
【図８】本発明の実施例で使用される信号変換回路の回路図である。
【図９】本発明の実施例で使用される分離再生回路の回路図である。
【図１０】本発明の第４の実施例における信号を示す波形図である。
【図１１】本発明の実施例で使用される信号変換回路の第２の回路図である。
【図１２】本発明の第５の実施例における信号を示す波形図である。
【図１３】本発明の実施例で使用されるクロック信号発生回路のブロック図である。
【図１４】本発明の実施例で使用されるクロック信号発生回路の第２のブロック図である。
【図１５】本発明の実施例で使用される信号変換回路の第３の回路図である。
【図１６】本発明の実施例で使用される信号変換回路の第４の回路図である。
【図１７】本発明の実施例で使用される信号変換回路の第５の回路図である。
【図１８】従来の表示装置を示すブロック図である。
【符号の説明】
【００３６】
１，１Ａ，１Ｂ，１Ｃ  制御信号発生回路
２，２Ａ，２Ｂ，２Ｃ，２Ｄ  アドレス電極駆動回路
３，３０，３０Ｂ，３４，３４Ｃ，３４Ｄ，３４Ｇ，３４Ｈ，３４Ｉ，３５，３５Ｃ，３５Ｄ，３５Ｇ，３５Ｈ，３５Ｉ  信号線
４  表示パネル
５  スキャン電極駆動回路
６  サステイン電極駆動回路
１１，１１Ｄ  多重化回路
２０，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｆ，２０Ｇ，２０Ｈ，２０Ｉ  信号変換回路
２２，２２１  終端抵抗
３３，３６，３６Ｅ，３６Ｆ，３７，３７Ｅ，３７Ｆ，３８  信号波形
１１１，１１２  双方向電流出力回路
２０１，２０２，２０３  比較回路
２０４  分離再生回路
２０８２  ＰＬＬ
２０８５  同期再生回路
【図１】
0005594804.tif 000005
【図２】
0005594804.tif 000006
【図３】
0005594804.tif 000007
【図４】
0005594804.tif 000008
【図５】
0005594804.tif 000009
【図６】
0005594804.tif 000010
【図７】
0005594804.tif 000011
【図８】
0005594804.tif 000012
【図９】
0005594804.tif 000013
【図１０】
0005594804.tif 000014
【図１１】
0005594804.tif 000015
【図１２】
0005594804.tif 000016
【図１３】
0005594804.tif 000017
【図１４】
0005594804.tif 000018
【図１５】
0005594804.tif 000019
【図１６】
0005594804.tif 000020
【図１７】
0005594804.tif 000021
【図１８】
0005594804.tif 000022