(57)【特許請求の範囲】
【請求項１】
低キャパシタンス過電圧保護回路であって、
少なくとも２つの端子を有する過電圧保護デバイスであって、過電圧に応答して前記２つの端子の間に低インピーダンス経路を提供し、
定格サージ電流によって特性化される過電圧保護デバイスと、
少なくとも４つのノードを有するダイオード・ブリッジであって、第１のノードと、第３のノードとの間に接続された第１のダイオードと、前記第３のノードと第２のノードとの間に接続された第２のダイオードと、前記第２のノードと第４のノードとの間に接続された第３のダイオードと、前記第１のノードと前記第４のノードとの間に接続された第４のダイオードとを備えたダイオード・ブリッジと、
を備え、
前記過電圧保護デバイスが、前記ダイオード・ブリッジの前記第１及び第２のノードとの間に接続され、
１つまたは複数の前記ダイオードが、前記過電圧保護デバイスの定格サージ電流を運搬できる実質的にはそれほど広くない接合面積をそれぞれ備えることにより、前記ダイオード・ブリッジのキャパシタンスを最小化するようにした、低キャパシタンス過電圧保護回路において、
前記ダイオード・ブリッジが、以下の４つの対のノード、
（ａ）前記第１のノードと、前記第３のノード、
（ｂ）前記第３のノードと、前記第２のノード、
（ｃ）前記第２のノードと、前記第４のノード、
または、
（ｄ）前記第４のノードと、前記第１のノード、
のうちの少なくとも１つの対のノードの間のキャパシタンスを減少させるための直列ブリッジ・ダイオードを含まないことを特徴とする低キャパシタンス過電圧保護回路。
【請求項２】
前記過電圧保護デバイスが、２端子のみの４層半導体デバイスを備えた、請求項１に記載の低キャパシタンス過電圧保護回路。
【請求項３】
前記４層半導体デバイスがシダックを備えた、請求項２に記載の過電圧保護回路。
【請求項４】
前記ダイオード・ブリッジが３つのダイオード対を備え、そのうちの一対のダイオードのカソードおよびアノードが接地に接続するように適合された、請求項１に記載の低キャパシタンス過電圧保護回路。
【請求項５】
前記過電圧保護デバイスが、個々の過電圧によって生じる電流が前記２つの端子間を一方向にのみ流れるよう、一方向方式で動作する、請求項１に記載の低キャパシタンス過電圧保護回路。
【請求項６】
前記ダイオードが、前記過電圧保護デバイスのサージ電流の１５０％を超えない電流を運搬するように定格化された接合面積を有する、請求項１に記載の低キャパシタンス過電圧保護回路。
【請求項７】
過電圧保護回路を構築する方法であって、
所望の定格サージ電流および所望のブレークオーバ電圧を有する過電圧保護デバイスを選択するステップと、
ブリッジのための複数のダイオードを選択するステップであって、前記ブリッジの前記複数のダイオードのうちの少なくともいくつかが、実質的に前記過電圧保護デバイスのサージ電流以下の定格サージ電流を有するように選択するステップと、
前記過電圧保護デバイスおよび前記ダイオードをブリッジ回路に配置するステップであって、それにより低キャパシタンス過電圧保護回路が提供されるステップと、
両極性の過電圧に起因して生じる電流が、少なくとも１つのブリッジのためのダイオードと前記過電圧保護デバイスとを通過するように、前記ブリッジのダイオードと前記過電圧保護デバイスとを配置するステップと、
を含む方法。
【請求項８】
サージ電流定格が前記過電圧保護デバイスの前記サージ電流の約１５０％を超えない前記ダイオードを選択するステップをさらに含む、請求項７に記載の方法。
【請求項９】
キャパシタンスがゼロ・ボルト・バイアスで約２０ｐｆ以下であるダイオードを選択するステップをさらに含む、請求項７に記載の方法。
【請求項１０】
総合回路キャパシタンスがゼロ・ボルト・バイアスで約２０ｐｆ以下になるように前記過電圧保護デバイスおよび前記ブリッジの少なくとも２つのダイオードを選択するステップをさらに含む、請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に過電圧保護デバイスおよび回路に関し、より詳細には、電圧が変化する回路のキャパシタンス変化を小さくする過電圧保護回路に関する。
【背景技術】
【０００２】
電子機器の多くの回路は、過電圧、過電流などの悪影響からの保護を提供している。これらの保護回路は、電子回路全体に一体統合された部分として設計されることがしばしばであるが、付属デバイスまたは付属回路として電子回路に追加することも可能である。
【０００３】
保護回路は、バイポーラ・トランジスタ、ダイオードあるいはサイリスタなどのシリコン基板の上に構築することができることがしばしばである。シリコン・バイポーラ・デバイスは大きな電流を運搬することができ、したがって過電圧および過電流による損傷からの電子回路の保護に使用するために良好に適合されている。接合を使用して構築されたソリッド・ステート・バイポーラ・デバイスは、空乏領域の幅の関数である固有キャパシタンスを有している。半導体接合の空乏領域は、コンデンサの「誘電体」層として機能している。空乏領域の幅は、接合の両端間に印加される電圧によって変化するため、バイポーラ半導体接合のキャパシタンスは、接合の両端間に印加される電圧の関数として変化する。電圧によってその値が変化するコンデンサは、本質的に非線形デバイスである。つまり、保護すべき回路の両端間に配置されるバイポーラ過電圧保護デバイスは、その過電圧保護デバイスがオフ状態を維持している場合であっても、その回路の動作に影響を及ぼすことがある。非線形性は、次善のチャネル性能および相互変調ひずみをもたらすことがある。
【０００４】
通信線路に偶然に結合される可能性のある高電圧から送信回路および受信回路を保護するために過電圧保護回路が常習的に使用されている通信線路を始めとする多くのアプリケーションが、上で説明した悪影響を受けている。サイリスタ・ファミリの多くのデバイスを使用して、過電圧状態に備えることができ、また、通信線路と接地の間に低インピーダンス経路を提供し、あるいはエネルギーが安全に散逸する他の経路を提供することができる。
【０００５】
シリコン・バイポーラ過電圧保護デバイスを使用することの悪影響は、必ずしもこのようなデバイスが固有のキャパシタンスを有していることによって生じるわけではなく、むしろこのようなキャパシタンスがデバイスの両端間に印加される電圧の関数として変化するその特性によって生じる。一例として、多くの通信線路は、ＡＤＳＬ、Ｔ１、Ｅ１、ＡＤＳＬ２＋、ＡＤＳＬ２＋＋、１０ＢａｓｅＴ、ＶＤＳＬ、ＶＤＳＬ２、Ｔ３、１００ＢａｓｅＴなどを始めとする様々なプロトコルの高速デジタル信号を搬送するように適合されている。これらのプロトコルの多くは、モデムまたは他の送信回路および受信回路によって遠隔デスティネーション間で搬送される。多くのモデムは、高速データの伝送を最適化するために、適切な等化コンポーネントを選択する初期プロセスを利用しており、したがって、線路および線路と結合した回路の周波数応答が許容する最も速い速度でデジタル信号を伝送することができる。モデムによって選択される等化パラメータは、等化試験が実行される時点、一般的にはモデムがサービスに供された時点で一度実行され、また、初期オペレーション後におけるモデムの再ブート毎に実行される時点で存在しているパラメータである。線路の電気状態が等化セッション後に変化した場合、データ伝送速度を最適化することができず、したがって伝送エラーが生じることになることが分かる。
【０００６】
伝送無効性の一例は、以下の例に関連して生じることがある。線路に配置されるモデム、あるいはオペレーションにブートされるモデムは、高速データ伝送を最適化するためにオペレーションに切り換えるべき最良の電気パラメータを決定するための等化プロセスを自動的に実行するようにプログラムすることができる。モデムは、ＶＤＳＬ信号または他のデータ信号を搬送するように適合された電話ＤＳＬ線路などの通信線路に接続することができる。デジタル信号を搬送するためのＤＳＬ線路の（電話機の）オンフック状態は、通常、４８ボルトである。モデムが等化プロセスを完了すると、モデムは、等化プロセスの間に存在したＤＳＬ通信線路の電気特性に基づいて、ＶＤＳＬ信号の最適伝送を提供する状態に置かれる。
【０００７】
ＶＤＳＬ信号が高速で伝送される、ユーザによる実際の通信セッションの間は、同じＤＳＬ通信線路に接続されているユーザの電話機はオフフック状態に置かれていることが仮定されている。つまり、ユーザは、電話機との言語通信とモデムを使用したデータ通信の両方のためにＤＳＬ通信線路を同時に使用している。このオフフック状態により、異なる電圧セットが通信線路上に置かれる。通信線路は、４８ボルトのオンフック状態から約１０ボルトのオフフック状態になる。したがって、過電圧保護デバイスおよび場合によっては他のデバイスのキャパシタンスが変化し、ひいては、モデムが等化された線路の電気特性が変化することになる。このようにして通信線路が異なる電気特性を有すると、実効伝送速度が遅くなるが、モデムは、等化セッションの間に最適化された速度での伝送を維持する。その結果、通信線路の受信端のデータ受信器またはモデムは、オフフック状態において線路が高い信頼性で搬送することができる速度より速い速度でのデータ伝送によって生じるエラーを検出することになる。過度の誤り率は、モデムが保留される原因になり、したがって保留されている間、一時的にサービスが失われることになる。これは、許容し難いことである。
【発明の要約】
【０００８】
以上から、電圧を関数としたキャパシタンスの変化が小さく、したがって線路に接続されたデバイスまたは回路の電気特性の変化が小さい過電圧保護デバイスおよび回路を製造するための技法が必要であることが分かる。また、過電圧保護デバイスのピンまたは端子に単純な電圧を印加し、それによりキャパシタンス／電圧特性をより線形にすることができるよう、過電圧保護デバイスを実装するための有効な方法が必要である。
【０００９】
本発明の重要な特徴によれば、通信線路に過電圧保護を提供するための過電圧保護デバイスの使用、および一対の分離抵抗器を介して過電圧保護デバイスをバイアスするためのバイアス回路の使用が開示される。バイアス電圧によって、過電圧保護デバイスが、デバイスのキャパシタンス変化がデバイスの両端間に印加される電圧に左右されることのより少ない動作領域に置かれる。
【００１０】
本発明の他の特徴によれば、少なくとも２つの端子を有する過電圧保護回路が開示される。過電圧保護デバイスは、過電圧に応答して、これらの２つの端子の間に低インピーダンス経路を提供する。過電圧保護デバイスは、サージ電流によって特性化される。少なくとも４つのダイオードを備え、かつ、第１のノードおよび第２のノードを有するダイオード・ブリッジが提供される。過電圧保護デバイスは、このダイオード・ブリッジの第１のノードと第２のノードの間に接続されている。複数のダイオードのうちのいくつかは、過電圧保護デバイスのサージ電流を運搬するための、実質的にそれほど広くない接合面積を有しており、それによりダイオードのキャパシタンスを最小化している。
【００１１】
本発明のさらに他の特徴によれば、通信線路に接続するように適合されたダイオード・ブリッジを備えた過電圧保護回路が開示される。過電圧保護デバイスは、前記通信線路上の異なる極性の過電圧によって生じる電流が過電圧保護デバイスを通って一方向に流れるようにダイオード・ブリッジのノードに接続されている。第１の抵抗および第２の抵抗が過電圧保護デバイスの異なる端子に接続されている。これらの抵抗は、バイアス電圧源に接続するように適合されている。
【００１２】
本発明の他の重要な特徴は、過電圧保護回路を使用して通信線路を保護する方法である。この方法には、過電圧保護デバイスのキャパシタンスを小さくするために、バイアス電圧を使用して過電圧保護デバイスをバイアスするステップが含まれている。過電圧保護デバイスは、ダイオード・ブリッジに結合されており、したがってダイオード・ブリッジが通信線路に接続されると、個々の過電圧によって生じる異なる極性の電流が過電圧保護デバイスを通って一方向に流れる。
【００１３】
本発明のさらに他の特徴によれば、過電圧保護回路を構築する方法が開示される。この方法には、所望のピーク電流および所望のブレークオーバ電圧を有する過電圧保護デバイスを選択するステップが含まれている。さらに、ブリッジの複数のダイオードのうちの少なくともいくつかが実質的に過電圧保護デバイスのピーク電流以下のピーク電流を有するようにブリッジのダイオードを選択するステップが含まれている。過電圧保護デバイスおよびブリッジのダイオードは直列に配置されており、したがって低キャパシタンス過電圧保護回路が提供される。
【００１４】
他の特徴および利点は、添付の図面に示す本発明の好ましい実施形態および他の実施形態についての以下のより詳細な説明から明らかになるであろう。図面に示されている同様の参照文字は、すべての図を通して概ね同じ部品、機能または構成要素を表している。
【発明を実施するための最良の形態】
【００１５】
添付の図面の図１ａを参照すると、本発明を有利に実践することができる環境１０が示されている。ここでは、通信線路は、チップ導体１２およびリング導体１４を備えている。過電圧保護デバイス１６は、接地または他の何らかの電圧源とチップ導体１２の間に接続されており、このような導体１２に過電圧保護を提供している。同様に、リング導体１４も、リング導体１４に過電圧保護を提供するために、過電圧保護デバイス１８に接続されている。この回路１０の場合、通信線路導体１２および１４の両方に平衡電気特性が提供されるよう、過電圧保護デバイス１６および１８の両方が同じシリコン・チップ上に構築された二方向デバイスであることが好ましい。過電圧保護デバイス１６および１８の二方向特性により、両方の極性の過電圧に対する過電圧保護が提供される。また、過電圧保護デバイス１６および１８は、いずれも、実質的に同じブレークオーバ電圧（ＶＢＯ）を有していることが好ましい。チップ導体１２またはリング導体１４のいずれか、あるいはそれらの両方が過電圧に遭遇すると、個々の過電圧保護デバイス１６または１８あるいはそれらの両方が導通状態に駆動され、接地に低抵抗経路が提供される。したがって、通信線路に接続された電子回路（図示せず）が保護される。
【００１６】
過電圧保護デバイス１６および１８は、オフ状態では通信線路導体１２および１４に高インピーダンスを提供するが、それにもかかわらず、それらと結合した固有キャパシタンスを有している。過電圧保護デバイス１６および１８は、通常、バイポーラ接合を使用して構築された４層サイリスタ・デバイスである。このようなバイポーラ・デバイスのキャパシタンスは、場合によっては１００ピコファラド未満である。イリノイ州、Ｄｅｓ  Ｐｌａｉｎｅｓ在所のＬｉｔｔｅｌｆｕｓｅからＴｅｃｃｏｒ（商標）で入手することができるＳｉｄａｃｔｏｒ（登録商標）過電圧保護デバイスは、過電圧保護回路における高速、高サージ電流、低オーバシュート・デバイスであるため、この業界で広く使用されている。
【００１７】
図１ｂは、単一の二方向過電圧保護デバイス２２が通信線路のチップ導体１２とリング導体１４の間に接続され、それらに過電圧保護を提供している他の例２０を示したものである。この保護構成の場合、一方の通信線路に印加される過電圧によって過電圧保護デバイス２２が導通し、エネルギーをもう一方の通信線路に結合する。したがって通信線路に接続されている下流側の回路が保護される。図には示されていないが、一方向過電圧保護デバイスおよびダイオード・ブリッジを二方向過電圧保護デバイス２２の代わりに使用することも可能である。
【００１８】
図１ｃは、３つの過電圧保護デバイス２４、２６および２８を使用して通信線路のチップ導体１２およびリング導体１４を保護する過電圧保護構成を示したものである。この構成は、通信線路に平衡保護回路を提供している。直列に接続されたデバイス２４および２８の累積ブレークオーバ電圧は、直列に接続されたデバイス２６および２８の累積ブレークオーバ電圧と同じであることが好ましい。デバイスは、Ｗｅｂｂによる米国特許第４，９０５，１１９号に示されている方法で選択することができる。図１ｃに示す２つのデバイスの直列接続構造は、個々の半導体接合における電圧変化を小さくし、ひいてはキャパシタンスが変化する大きさを小さくしている。
【００１９】
図２は、デバイスの両端間に印加される異なる電圧を関数とした、従来のバイポーラ過電圧保護デバイスのキャパシタンス／周波数特性をグラフで示したものである。横の周波数軸は対数スケールであることに留意されたい。詳細には、グラフは、Ｔｅｃｃｏｒ  Ｅｌｅｃｔｒｏｎｉｃｓから入手することができる、Ｓｉｄａｃｔｏｒ（登録商標）過電圧保護デバイス、部品番号Ｐ３１００ＳＣＭＣの電気特性を示したものである。線３０は、両端間に０ボルトを印加した場合のデバイスのキャパシタンス／周波数特性を示している。線３２は、両端間に１ボルトを印加した場合のデバイスのキャパシタンス／周波数特性を示している。線３４は、両端間に２ボルトを印加した場合のデバイスのキャパシタンス／周波数特性を示している。線３６は、両端間に５ボルトを印加した場合のデバイスのキャパシタンス／周波数特性を示している。線３８は、両端間に１５ボルトを印加した場合のデバイスのキャパシタンス／周波数特性を示している。線４０は、両端間に４０ボルトを印加した場合のデバイスのキャパシタンス／周波数特性を示している。これらの電気特性は、他の通信回路が一切接続されていない試験回路におけるデバイスの電気特性である。
【００２０】
バイポーラ過電圧保護デバイスの両端間に印加される電圧が高いほど、周波数を関数としたキャパシタンスの変化が小さくなることに留意されたい。これは、ほとんどのバイポーラ過電圧保護デバイスに概ね言えることである。しかしながら、過電圧保護デバイスが通信回路または通信線路に接続されると、通常、過電圧保護デバイスの両端間の電圧を常に知り、あるいは予測することは不可能である、という問題を抱えている。したがって、このようなデバイスの両端間の電圧が低くなると、他の通信回路は、過電圧保護デバイスのキャパシタンスが変化する状態での動作を余儀なくされることになる。ＶＤＳＬおよび他の高速デジタル信号をＤＳＬ線路上で伝送する場合、これは、過電圧保護デバイスの増大したキャパシタンスに適応するために必要になるであろう速度より伝送速度が遅くなるか、あるいはより高い誤り率を甘受することになることを意味している。これらの解決方は、いずれも、通信プロバイダまたはユーザのいずれかに許容される解決法ではない。
【００２１】
もう一度図２を参照して、過電圧保護デバイスの両端間の電圧が低い場合、つまり約１ボルトと５ボルトの間である場合、デバイスのキャパシタンスは、デバイスの両端間の電圧がより高い場合より実質的に大きく変化することに留意されたい。この特定のデバイス例では、デバイスの両端間に印加される電圧が１ボルトの場合、デバイスのキャパシタンスは、１ＭＨｚから１０ＭＨｚまでの周波数範囲の間で約４０ｐｆから約３５ｐｆまで約５ｐｆ変化している。これは、デバイスのキャパシタンスの約１２．５％の変化を表している。デバイスの両端間に印加される電位が１ボルトの場合、１００ＭＨｚにおけるキャパシタンスは約３３ｐｆである。同じ過電圧保護デバイスでその両端間の電圧が４０ボルトの場合を考察すると、１ＭＨｚと１０ＭＨｚの間のキャパシタンス変化は、約１ｐｆ（２８ｐｆから２７ｐｆ）、すなわち約３．６％のキャパシタンス変化であることに留意されたい。１００ＭＨｚでは、その両端間のバイアスが４０ボルトであるデバイスが示すキャパシタンスは約２４ｐｆである。図２に示す真直ぐな４０ボルトの線から、キャパシタンスの変化の程度が小さいことが分かる。グラフに示されている、デバイスの両端間の電圧がより低い他の線は、はるかに非直線的である。また、デバイスの両端間に印加される電圧の大きさが、一般的に印加される電圧の大きさより大きいことを保証することにより、それに対応するキャパシタンス変化の減少がデバイス内に存在することが分かる。上で指摘したように、バイポーラ半導体接合の両端間に印加される電圧が高いほど、より広い空乏領域がデバイスの導電領域間（コンデンサ板間）に存在し、したがってキャパシタンスが小さくなる。
【００２２】
本発明の重要な特徴によれば、バイアス電圧が過電圧保護デバイスに印加され、したがって過電圧保護デバイスがより小さいキャパシタンスで連続的に動作し、それにより最適速度および最適帯域幅で通信線路を動作させることができる。少なくとも所定の電圧が常に過電圧保護デバイスの両端間に存在することを保証することにより、過電圧保護デバイスに接続された通信線路のキャパシタンスの変化、少なくとも過電圧保護デバイスに起因するキャパシタンスの変化の程度が最小になることが保証される。
【００２３】
次に図３を参照すると、過電圧保護デバイス４４がダイオード・ブリッジ４６を介して通信線路１２および１４に接続された本発明の一実施形態が示されている。また、過電圧保護デバイス４４にはバイアス電圧４８が印加されており、それにより、上で説明した方法でデバイスのキャパシタンス変化を小さくしている。図３に示す過電圧保護回路４２の重要な利点は、単一の過電圧保護デバイス４４しか必要としないことであり、また、ダイオード・ブリッジ４６が存在しているため、このようなデバイス４４に必要であるのは、一方向デバイスのみであることである。ダイオード・ブリッジ４６は、通信線路１２および１４からの両極性の過電圧を結合し、したがって対応する電流が過電圧保護デバイス４４を通って同じ方向に流れる。
【００２４】
ダイオード・ブリッジを使用するもう１つの重要な利点は、過電圧保護回路４２の総合キャパシタンスが小さくなることである。過電圧保護デバイスのキャパシタンスと直列のブリッジ４６のダイオードのキャパシタンスによって、回路４２の総合キャパシタンスが小さくなる。以下でより完全に説明するように、低キャパシタンス過電圧保護回路を達成するためには、ブリッジ・ダイオードの選択が重要である。
【００２５】
図４は、本発明の一実施形態によるバイアス過電圧保護回路を示したものである。ここでは、Ｓｉｄａｃｔｏｒ過電圧保護デバイス４４は、チップ導体１２およびリング導体１４を備えた通信線路に接続された一方向バイポーラ・デバイスである。接地５０も含まれている。チップ導体１２、リング導体１４および回路接地５０は、ブリッジ４６の対応するダイオード対によって過電圧保護デバイス４４のノード６８および６９に接続されている。チップ導体１２は、ダイオード対５２および５４によって過電圧保護デバイス４４に接続されており、リング導体１４は、ダイオード対５６および５８によって過電圧保護デバイス４４に接続されている。過電圧保護デバイス４４は、ノード６８および６９を介して、ダイオード対６０および６２によって接地５０に接続されている。詳細には、ダイオード６２のカソードが接地５０に接続され、また、ダイオード６０のアノードが接地５０に接続されている。上で指摘したように、両方の極性の過電圧を、従来の方法で、チップ導体１２またはリング導体１４のいずれかから、あるいはそれらの両方から、ブリッジ４６の様々なダイオードを介して接地５０へ導くことができる。図から分かるように、過電圧保護デバイス４４を通る様々な電流経路には、第１のダイオード、過電圧保護デバイス４４および第２のダイオードが含まれている。これらの３つコンポーネントは、すべて直列に接続されており、したがって過電圧保護回路によって通信線路１２および１４に提供される実効キャパシタンスが小さくなっている。
【００２６】
本発明の重要な特徴によれば、バイアス電圧が過電圧保護デバイス４４の端子の両端間に印加される。バイアス電圧は、過電圧保護デバイス４４に連続的に印加されることが好ましい。別法としては、通信線路１２および１４の伝送通信信号がアクティブである間のみバイアス電圧を印加することも可能である。
【００２７】
電圧は、一対の抵抗器６４および６６を介して、バイアス電圧源４８によって過電圧保護デバイス４４に印加される。抵抗器６４および６６は、過電圧保護デバイス４４が導通状態である場合に、電圧源４８と過電圧保護デバイス４４の間に分離が提供されるよう、十分に大きい抵抗の抵抗器であることが好ましい。実際には、それぞれ１メグオーム程度以上の抵抗器を使用することができる。しかしながら、特定のアプリケーションでは、抵抗器６４および６６の各々の値は、数百オーム程度の小さい値であってもよい。通信線路１２および１４上の過電圧が過電圧保護デバイス４４を導通状態にトリガしている間、バイアス電圧の存在が過電圧保護デバイス４４のブレークオーバ電圧または他の電気特性に影響を及ぼすことはない。
【００２８】
図４に示す実施形態の場合、バイアス電圧源４８は、負の端子が接地に接続されているため、接地を基準にしていることに留意されたい。ダイオード・ブリッジ４６のノード６９は、分離抵抗器６６を介して接地に接続されている。したがって、より小さい総合キャパシタンス、および周波数を関数としたより小さいキャパシタンス変化をデバイス４４が示す動作点に過電圧保護デバイス４４がバイアスされる。図５は、イリノイ州、Ｄｅｓ  Ｐｌａｉｎｅｓ在所のＬｉｔｔｅｌｆｕｓｅからＴｅｃｃｏｒ（商標）で入手することができる多数の異なるＳｉｄａｃｔｏｒ過電圧保護デバイスの電気特性をグラフで示したものである。これらの電気特性は、より高い逆バイアス接合電圧によってより広い空乏領域が得られる点で、バイポーラ・デバイスの典型的な電気特性である。過電圧保護デバイスのキャパシタンスは、約１０ボルト以上のバイアス電圧で著しく小さくなることが分かる。データ通信線路などの低電圧アプリケーションのための過電圧保護デバイスとしてサイリスタを使用する場合、デバイスのブレークオーバ電圧を低くするためには、接合ドーピング・レベルをより高くしなければならないことに留意されたい。しかしながら、ドーピング・レベルがより高いデバイスは、結果として空乏領域がより狭いため、接合容量が大きい。したがって、ブレークオーバ電圧が低く、かつ、キャパシタンスが小さいサイリスタを達成することは困難であるが、このようなデバイスは、高速データ通信線路を保護するために必要なデバイスである。
【００２９】
もう一度図４を参照すると、バイアス電圧源４８の極性は、通信線路１２および１４が正規動作している間、ブリッジ４６のダイオードが逆バイアスされるような極性であることが好ましい。図に示すバイアス電圧源４８は、接地された負の端子を備えているが、他の通信線路状況では、バイアス電圧源４８の接地に接続された正の端子を使用して機能するように過電圧保護回路を構成することも可能である。
【００３０】
図４に示す過電圧保護回路の動作に関しては、バイアス電圧源４８のバイアス電圧は、通信線路の最も高い動作電圧より高く、かつ、過電圧保護デバイスのブレークオーバ電圧より低いことが仮定されている。過電圧保護デバイスのキャパシタンスは、デバイスの両端間に印加されるバイアス電圧が一定であるため、同じキャパシタンスを維持する。ダイオードの両端間の電圧は線路電圧によって変化するため、線路電圧が変化すると、ブリッジ・ダイオードのキャパシタンスが変化する。上で指摘したように、高データ転送速度での動作または回路キャパシタンスが変化する他の環境での動作が危機的であり、また、望ましくない場合、過電圧保護デバイスをバイアスすることにより、通信線路の性能を改善し、データ伝送エラーを少なくすることができる。
【００３１】
さらに他の代替として、浮動バイアス電圧源の使用が望ましい場合、図６に示す過電圧保護回路７２を実施することができる。この実施形態７２では、電圧源４８の負の端子は、ダイオード・ブリッジ４６のノード６９に接続されている。図には単一の分離抵抗器６４しか示されていないが、バイアス電圧源４８の負の端子とダイオード・ブリッジ４６のノード６９の間に、任意選択の第２の分離抵抗器６６を使用することも可能である。この場合も、単一の一方向過電圧保護デバイス４４のみがダイオード・ブリッジ４６と共に使用されている。他の構成の回路７２も可能であり、例えば抵抗器６４を省略して抵抗器６６を利用することができる。
【００３２】
上で指摘したように、ブリッジ４６のダイオードを過電圧保護デバイス４４に直列に接続することにより、低キャパシタンス保護回路を達成することができる。このような構造は、とりわけ高速デジタル通信線路の保護および他のタイプの通信線路の保護に使用するために打ってつけである。この保護回路は、このような回路の総合キャパシタンスが、キャパシタンスが最も小さい直列構造のデバイスのキャパシタンスより小さいため、特性低キャパシタンスを有している。したがって、低キャパシタンス・デバイスを保護回路に使用することにより、総合キャパシタンスが少なくとも低キャパシタンス・デバイスのキャパシタンスまで小さくなることが保証される。上で説明した過電圧保護回路の場合、保護デバイス４４は、約２０〜３０ｐｆ程度の小さいキャパシタンスを有することができる。しかしながら、ブリッジ・ダイオードは、その設計がはるかに単純であり、また、過電圧保護デバイス４４のキャパシタンスより小さいキャパシタンス、つまり約１６ｐｆ程度の小さいキャパシタンスを有することができる。
【００３３】
半導体ダイオードのキャパシタンスは、接合面積および半導体領域のドーピング・レベルの関数である。微小接合面積を使用して構築されたダイオードは、小さいキャパシタンスを有しているが、その分、電流運搬能力が制限されている。半導体領域が軽くドープされたダイオードは、小さいキャパシタンスを有しており、また、対応する高い逆降伏電圧を有している。したがって、低キャパシタンス・ダイオードを達成するためには、微小接合面積および軽くドープされた半導体領域が使用されるように製造パラメータが選択されることが好ましい。
【００３４】
本発明の重要な特徴によれば、ブリッジ・ダイオード５２、５４、５６および５８の電流運搬能力は、過電圧保護デバイス４４の最大電流運搬能力で決まる。つまり、過電圧保護デバイス４４の電流を優に超える電流を運搬するために接合面積が広いブリッジ・ダイオードを構築する必要はない。したがって、過電圧保護デバイス４４のサージ電流が例えば２００アンペアである場合、ブリッジ・ダイオード５２、５４、５６および５８は、せいぜい同様のサージ電流を安全に運搬するだけの十分な広さの接合面積を使用して構築することができ、あるいはこのような接合面積を選択することができる。ブリッジ・ダイオードの接合面積を必要以上に広くすることは、保護回路の総合キャパシタンスを不必要に大きくすることになる。
【００３５】
ブリッジ・ダイオード６０および６２は、ダイオード５２、５４、５６および５８が運搬する電流の約２倍の電流を運搬するように構築され、あるいは選択されることが好ましい。これは、通信線路１２および１４の両方が同時に過電圧にさらされる場合に推奨される。半導体デバイスをコンパクトにするためには、ダイオード６０および６２の接合面積を必要以上に広くしないことが好ましい。
【００３６】
すべてのブリッジ・ダイオードの逆ブレークオーバ電圧は高いことが望ましく、したがって半導体領域のドーピング・レベルは軽いことが好ましい。また、それに応じて接合容量が小さくなる。
【００３７】
図７は、線路の容量性装荷を最小化するために良好に適合された通信線路過電圧保護回路を示したものである。この保護回路は、ノード７８および８０がそれぞれ通信線路のチップ導体１２およびリング導体１４に接続された４つのダイオードを使用して構築されたブリッジを備えている。ダイオード・ブリッジのノード８２および８４は、それぞれ抵抗器６４および６６に接続されている。抵抗器６４および６６は、バイアス電圧源４８に結合されており、ツェナー・ダイオードなどの閾値デバイス８６の両端間にバイアス電圧を提供している。ツェナー・ダイオード８６は、当該アプリケーションに適した逆降伏電圧が提供されるように選択することができる。バイアス電圧は、図４および６に関連して上で説明した機能と同じ機能を提供している。また、ダイオード５２、５４、５６および５８も、キャパシタンスが小さくなるよう、上で説明した方法で構築し、あるいは選択することができる。
【００３８】
図８は、本発明の他の実施形態９０を示したもので、図６に示す実施形態に類似しているが、電圧バイアスすなわち分離抵抗器が省略されている。この場合も、この構成は、キャパシタンスを小さくするために上で説明した方法で慎重にダイオードを選択することにより、キャパシタンスがさらに小さい過電圧保護回路９０を提供している。
【００３９】
以上、キャパシタンスは周波数および電圧の関数として変化するため、デバイスのキャパシタンスが小さくなる動作領域に過電圧保護デバイスをバイアスするための過電圧保護回路を開示した。バイアスされた過電圧保護デバイスを利用することにより、過電圧保護デバイスに接続された通信線路の高速データ伝送およびデータ転送速度を最適化することができる。過電圧保護回路には接地されたバイアス源は不要であり、単一の一方向過電圧保護デバイスのみが使用されている。一対の分離抵抗器がバイアス電圧源を過電圧保護デバイスならびに通信線路から分離している。
【００４０】
様々な実施形態について、チップおよびリング・タイプの通信線路を保護するためのＳｉｄａｃｔｏｒ過電圧保護デバイスの使用に関連して説明した。これらのコンポーネントは、単に実例を示すためのものにすぎず、他の過電圧保護デバイスおよび線路も同じ有効性で使用することができる。例えば、本発明によるバイアス過電圧保護回路は、ＳＣＲ、トライアックなどを始めとする他の２端子サイリスタおよび３端子サイリスタを利用することができる。チップおよびリング・タイプ以外の通信線路を、本発明による過電圧保護回路と共に使用することができる。
【００４１】
以上、本発明について、様々な実施形態に関連して説明したが、本開示は、一例としてなされたものにすぎず、特許請求の範囲の各請求項によって定義されている本発明の精神および範囲を逸脱することなく、多くの細部変更および構造変更を本発明に加えることができることを理解されたい。
【図面の簡単な説明】
【００４２】
【図１ａ】通信線路に過電圧保護を提供するための第１の方法を示す図である。
【図１ｂ】通信線路に過電圧保護を提供するための第２の方法を示す図である。
【図１ｃ】通信線路に過電圧保護を提供するための第３の方法を示す図である。
【図２】デバイスの両端間の電圧が可変パラメータである、バイポーラ半導体過電圧保護デバイスの従来のキャパシタンス対周波数特性を示すグラフである。
【図３】本発明の一実施形態によるバイアス過電圧保護デバイスを電気線図の形態で示す図である。
【図４】本発明の一実施形態による過電圧保護回路を示す略電気図である。
【図５】多数のソリッド・ステート過電圧保護デバイスのキャパシタンス／電圧特性を示すグラフである。
【図６】本発明による過電圧保護回路の他の実施形態を示す図である。
【図７】本発明による過電圧保護回路のさらに他の実施形態を示す図である。
【図８】本発明による過電圧保護回路の他の実施形態を示す図である。
【図１ａ】
0005486806.tif 000002
【図１ｂ】
0005486806.tif 000003
【図１ｃ】
0005486806.tif 000004
【図２】
0005486806.tif 000005
【図３】
0005486806.tif 000006
【図４】
0005486806.tif 000007
【図５】
0005486806.tif 000008
【図６】
0005486806.tif 000009
【図７】
0005486806.tif 000010
【図８】
0005486806.tif 000011