(57)【特許請求の範囲】
【請求項１】
ゲート電極の電位に応じてスイッチングする絶縁ゲート型半導体装置であって、
第１導電型の第１半導体領域と、
第１半導体領域に接している第２導電型の第２半導体領域と、
第２半導体領域に接しており、第２半導体領域によって第１半導体領域から分離されている第１導電型の第３半導体領域と、
第１半導体領域に接する位置から第３半導体領域に接する位置まで伸びており、前記２つの位置の間において第１半導体領域、第２半導体領域、及び第３半導体領域に接しているゲート絶縁膜と、
ゲート絶縁膜に接しており、第１半導体領域、第２半導体領域、及び第３半導体領域にゲート絶縁膜を介して対向しているゲート電極、
を備えており、
ゲート電極への電位の印加によって第２半導体領域内においてチャネルが形成されるチャネル領域、及び、チャネル領域とゲート電極の間に存在するゲート絶縁膜の少なくとも一方に、結晶欠陥が形成されており、
前記結晶欠陥が、第２半導体領域のフェルミ準位よりも０．２ｅＶ以上高いエネルギー準位を有することを特徴とする絶縁ゲート型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート電極の電位に応じてスイッチングする絶縁ゲート型半導体装置に関する。絶縁ゲート型半導体装置には、ＩＧＢＴやＭＯＳ−ＦＥＴ等のように、ゲート電極の電位に応じてスイッチングする種々の半導体装置が含まれる。
【背景技術】
【０００２】
絶縁ゲート型半導体装置には、高速なスイッチングが要求される。一方、絶縁ゲート型半導体装置がターンオフするときには、スイッチングが速いほど、絶縁ゲート型半導体装置で生じるサージ電圧が大きくなる。したがって、絶縁ゲート型半導体装置のスイッチング速度は、高いサージ電圧が生じないように調節されている必要がある。特許文献１には、ＩＧＢＴのゲート電極に所定の電気抵抗を有する抵抗を接続することで、ＩＧＢＴのスイッチング速度を調節している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−００９０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
絶縁ゲート型半導体装置は、温度が低いほど、スイッチングが速くなる。言い換えると、絶縁ゲート型半導体装置は、温度が低いほど、高いサージ電圧が発生しやすくなる。このようなスイッチング速度の温度依存性が生じるのは、温度が低くなると、半導体基板中におけるキャリアライフタイムが短くなり、スイッチング時に短時間で半導体基板中で多くのキャリアが消滅するためであると考えられる。
【０００５】
特許文献１の技術では、スイッチング速度の温度依存性に対して適切に対応することができない。すなわち、低温時のスイッチング速度が適切となるようにゲート電極に接続する抵抗を選択すれば、高温時にスイッチングが遅くなってしまう。また、高温時のスイッチング速度が適切となるようにゲート電極に接続する抵抗を選択すれば、低温時にスイッチングが速くなりすぎて高いサージ電圧が生じることになる。
【０００６】
本発明は、上述した実情に鑑みて創作されたものであり、温度が変化してもスイッチング速度が変化し難い絶縁ゲート型半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の絶縁ゲート型半導体装置は、ゲート電極の電位に応じてスイッチングする。この絶縁ゲート型半導体装置は、第１導電型の第１半導体領域と、第１半導体領域に接している第２導電型の第２半導体領域と、第２半導体領域に接しており、第２半導体領域によって第１半導体領域から分離されている第１導電型の第３半導体領域と、第１半導体領域に接する位置から第３半導体領域に接する位置まで伸びており、前記２つの位置の間において第１半導体領域、第２半導体領域、及び第３半導体領域に接しているゲート絶縁膜と、ゲート絶縁膜に接しており、第１半導体領域、第２半導体領域、及び第３半導体領域にゲート絶縁膜を介して対向しているゲート電極を備えている。そして、ゲート電極への電位の印加によって第２半導体領域内においてチャネルが形成されるチャネル領域、及び、チャネル領域とゲート電極の間に存在するゲート絶縁膜の少なくとも一方に、結晶欠陥が形成されている。前記結晶欠陥が、第２半導体領域のフェルミ準位よりも０．２ｅＶ以上高いエネルギー準位を有する。
【０００８】
なお、上記の第１導電型、及び、第２導電型とは、ｎ型またはｐ型のいずれかを意味する。すなわち、第１導電型がｎ型である場合には第２導電型がｐ型であり、第２導電型がｐ型である場合には第１導電型がｎ型である。
【０００９】
ゲート絶縁膜に接する範囲の第２半導体領域は、ゲート電極への電位の印加によってチャネルが形成されるチャネル領域である。この絶縁ゲート型半導体装置では、チャネル領域やチャネル領域に接するゲート絶縁膜に、第２半導体領域のフェルミ準位よりも高いエネルギー準位を有する結晶欠陥が形成されている。チャネル領域内またはその近傍に上記の結晶欠陥が存在すると、結晶欠陥が存在しない場合に比べて、チャネル領域に電子が存在し難くなる。この現象は、高温時ほど顕著に現れる。このため、高温時よりも低温時の方が、ゲート閾値電位（チャネルを形成するのに必要な最低限のゲート電位）が低くなる。ゲート閾値電位が低いと、ターンオフ時にチャネルが消失する速度が低下する。ターンオフ時にチャネルが消失する速度の低下は、絶縁ゲート型半導体装置のスイッチング速度を低下させるように影響する。すなわち、上記結晶欠陥は、低温時ほど絶縁ゲート型半導体装置のスイッチング速度を低下させるように影響する。一方、上述したように、半導体基板中におけるキャリアライフタイムは、低温時ほど絶縁ゲート型半導体装置のスイッチング速度を上昇させるように影響する。このように、上記結晶欠陥がスイッチング速度に与える影響と、キャリアライフタイムがスイッチング速度に与える影響は、逆の温度依存性を示す。このため、これらの温度依存性が相殺され、絶縁ゲート型半導体装置のスイッチング速度の温度による変化が抑制されている。
【図面の簡単な説明】
【００１０】
【図１】ＩＧＢＴ１０の断面図。
【図２】第１変形例のＩＧＢＴの断面図。
【図３】第２変形例のＩＧＢＴの断面図。
【図４】第３変形例のＩＧＢＴの断面図。
【発明を実施するための形態】
【００１１】
下記に詳細に説明する実施例の構成を最初に列記する。
（特徴１）チャネル領域近傍に形成されている結晶欠陥は、第２半導体領域のフェルミ準位よりも０．２ｅＶ以上高いエネルギー準位を有している。
（特徴２）上記結晶欠陥は、半導体基板に荷電粒子を打ち込むことにより形成される。
【実施例】
【００１２】
実施例に係る半導体装置について説明する。図１は、ＩＧＢＴ１０の概略断面図を示している。図１に示すように、ＩＧＢＴ１０は、半導体基板１２と、半導体基板１２の表面に形成されている絶縁膜、金属層等によって構成されている。
【００１３】
半導体基板１２の上面には、複数のトレンチが形成されている。トレンチの壁面には、ゲート絶縁膜３２が形成されている。トレンチ内には、ゲート電極３４が形成されている。ゲート電極３４の上部にはキャップ絶縁膜３６が形成されている。半導体基板１２の上面に臨む領域には、ｎ型のエミッタ領域２２と、ｐ型のボディ領域２４が選択的に形成されている。エミッタ領域２２は、ゲート絶縁膜３２と接するように形成されている。ボディ領域２４は、エミッタ領域２２を覆うように形成されている。ボディ領域２４は、ｐ型不純物濃度が高いボディコンタクト領域２４ａと、ｐ型不純物濃度が低い低濃度ボディ領域２４ｂを備えている。ボディコンタクト領域２４ａは、ボディ領域２４のうち上面に臨む領域に形成されている。低濃度ボディ領域２４ｂは、エミッタ領域２２とボディコンタクト領域２４ａの下側に形成されている。低濃度ボディ領域２４ｂは、エミッタ領域２２の下側でゲート絶縁膜３２と接するように形成されている。低濃度ボディ領域２４ｂは、トレンチの下端より浅い位置まで形成されている。ボディ領域２４の下側には、ｎ型のドリフト層２６が形成されている。ドリフト層２６は、ボディ領域２４によってエミッタ領域２２から分離されている。ドリフト層２６の下側の、半導体基板１２の下面に臨む領域には、ｐ型のコレクタ層２８が形成されている。コレクタ層２８は、ドリフト層２６によってボディ領域２４から分離されている。
【００１４】
半導体基板１２の上面には、エミッタ電極６６が形成されている。エミッタ電極６６は、キャップ絶縁膜３６を覆うように形成されており、ゲート電極３４から絶縁されている。エミッタ電極６６は、エミッタ領域２２及びボディコンタクト領域２４ａとオーミック接触している。
【００１５】
半導体基板１２の下面には、全面に亘ってコレクタ電極６０が形成されている。コレクタ電極６０は、コレクタ層２８とオーミック接触している。
【００１６】
低濃度ボディ領域２４ｂのうちのゲート絶縁膜３２に接する領域２５は、ゲート電極３４に所定電位を印加したときにチャネルが形成されるチャネル領域である。本実施例では、チャネル領域２５の幅（図１の左右方向の幅）は、約１μｍである。チャネル領域２５には、多数の結晶欠陥２５ａが形成されている。これらの結晶欠陥２５ａは、低濃度ボディ領域２４ｂのフェルミ準位よりも高いエネルギー準位を有している。本実施例では、結晶欠陥２５ａが有するエネルギー準位は、低濃度ボディ領域２４ｂのフェルミ準位よりも０．２ｅＶ以上高い。結晶欠陥２５ａは、チャネル領域２５の全域に亘って形成されている。
【００１７】
次に、ＩＧＢＴ１０の動作について説明する。ＩＧＢＴ１０を動作させる際には、コレクタ電極６０とエミッタ電極６６の間に、コレクタ電極６０がプラスとなる電圧を印加する。この状態において、ゲート電極３４にゲート閾値電位以上の電位（以下、ゲートオン電位という）を印加すると、ゲートオン電位の印加により生じる電界によって、低濃度ボディ領域２４ｂの少数キャリアである電子が、チャネル領域２５に引寄せられる。これによって、チャネル領域２５がｎ型化し、チャネル領域２５にチャネルが形成される。すると、電子が、エミッタ電極６６から、エミッタ領域２２、チャネル領域２５、ドリフト層２６、及び、コレクタ層２８を介して、コレクタ電極６０へ流れる。それと同時に、ホールが、コレクタ層２８からドリフト層２６へ流入する。ドリフト層２６にホールが流入すると、伝導度変調現象によってドリフト層２６の電気抵抗が低下する。したがって、電子が低損失でドリフト層２６内を流れることができる。ドリフト層２６に流入したホールは、低濃度ボディ領域２４ｂとボディコンタクト領域２４ａを通過して、エミッタ電極６６へと流れる。このように電子とホールが流れることによって、コレクタ電極６０からエミッタ電極６６に向かって電流が流れる。すなわち、ＩＧＢＴ１０がオン状態となる。
【００１８】
ＩＧＢＴ１０をターンオフさせる場合には、ゲート電極３４へのゲートオン電位の印加を停止する。すなわち、ゲート電極３４の電位を、ゲート閾値電位未満の電位（以下、ゲートオフ電位という）とする。すると、チャネル領域２５に形成されていたチャネルが消失する。チャネルが消失すると、低濃度ボディ領域２４ｂとドリフト層２６の境界のｐｎ接合からドリフト層２６内に空乏層が広がる。すると、ドリフト層２６内に存在するキャリアがエミッタ電極６６やコレクタ電極６０に排出される。また、ドリフト層２６内に存在するキャリアの一部は、再結合によって消滅する。このように、排出や再結合による消滅によって、ドリフト層２６内に存在するキャリアが減少する。ドリフト層２６内のキャリアが減少するにしたがって、コレクタ電極６０からエミッタ電極６６に向かって流れる電流が減少し、電流はやがてゼロとなる。すなわち、ＩＧＢＴ１０がオフ状態となる。
【００１９】
ターンオフ時にＩＧＢＴ１０を流れる電流が減少すると、ＩＧＢＴ１０や周辺回路に形成されている寄生インダクタによって誘導起電力が生じる。この誘導起電力が、サージ電圧である。サージ電圧は、ＩＧＢＴ１０のスイッチングが速いほど（すなわち、ＩＧＢＴ１０を流れる電流の減少が急激であるほど）大きくなる。
【００２０】
従来のＩＧＢＴは、スイッチング速度に温度依存性を有している。すなわち、ドリフト層におけるキャリアライフタイムは低温時ほど短くなるため、ターンオフ時にドリフト層内で再結合により消滅するキャリア数は低温時ほど多くなる。このため、ドリフト層内のキャリアは低温時ほど速く減少し、ＩＧＢＴを流れる電流は低温時ほど急速に減少する。すなわち、従来のＩＧＢＴは、低温時ほどスイッチングが速い。このため、従来のＩＧＢＴは、ターンオフ時に生じるサージ電圧が低温時ほど大きい。
【００２１】
一方、本実施例のＩＧＢＴ１０では、スイッチング速度が温度によって変化し難く、サージ電圧の大きさが温度によって変化し難い。以下に、ＩＧＢＴ１０のスイッチング速度の温度依存性について説明する。
【００２２】
ＩＧＢＴ１０では、チャネル領域２５に、低濃度ボディ領域２４ｂのフェルミ準位よりも高いエネルギー準位を有する結晶欠陥２５ａが形成されている。チャネル領域２５に結晶欠陥２５ａが形成されていると、結晶欠陥２５ａが形成されていない場合に比べて、チャネル領域２５ａに電子が存在し難くなる。すなわち、チャネル領域２５にチャネルが形成され難くなり、ゲート閾値電位が高くなる。この現象は高温時ほど顕著に現れるので、ＩＧＢＴ１０が高温であるときのゲート閾値電位は、ＩＧＢＴ１０が低温であるときのゲート閾値電位より高くなる。ＩＧＢＴ１０をターンオフさせるときには、ゲート電位をゲートオン電位からゲートオフ電位に切り換える。このとき、ゲート閾値電位が高い方が、より速くチャネルが消失する。逆に言うと、ゲート閾値電位が低い方が、チャネルが消失する速度は低くなる。チャネルが消失する速度が低いと、ターンオフ時にドリフト層２６からゆっくりとキャリアが排出される。すなわち、ＩＧＢＴ１０では、低温時ほど、ターンオフ時にドリフト層２６からキャリアが排出される速度が遅くなる。したがって、キャリアライフタイムが短くなるためにドリフト層２６で多くのキャリアが再結合により消滅する低温時には、ドリフト層２６からキャリアが排出される速度が低くなり、ＩＧＢＴ１０のスイッチングが速くなることが抑制される。また、キャリアライフタイムが長くなるためにドリフト層２６でキャリアが再結合により消滅し難い高温時には、ドリフト層２６からキャリアが排出される速度が高くなり、ＩＧＢＴ１０のスイッチングが遅くなることが抑制される。このように、ドリフト層２６のキャリアライフタイムがスイッチング速度に与える影響の温度依存性と、チャネル領域２５内の結晶欠陥２５ａがスイッチング速度に与える影響の温度依存性が逆の特性を示すため、ＩＧＢＴ１０のスイッチング速度が温度によって変化し難い。このため、ＩＧＢＴ１０では、ターンオフ時に生じるサージ電圧の大きさが、温度によって変化することが抑制されている。
【００２３】
以上に説明したように、ＩＧＢＴ１０は、ＩＧＢＴ１０の温度が変化してもスイッチング速度が変化し難い。このため、スイッチング速度の温度依存性（すなわち、サージ電圧の温度依存性）をあまり考慮せずに、ＩＧＢＴ１０を使用することができる。例えば、低温環境でＩＧＢＴ１０を使用するときでも、ＩＧＢＴ１０のスイッチング速度が過度に速くなることが防止され、過大なサージ電圧が生じることが防止される。過大なサージ電圧によるＩＧＢＴ１０の破壊を防止することができる。
【００２４】
なお、上述した実施例では、結晶欠陥２５ａが有するエネルギー準位が、低濃度ボディ層２４ｂのフェルミ準位より０．２ｅＶ以上高いエネルギー準位であった。結晶欠陥２５ａが上記の大きさのエネルギー準位を有していれば、スイッチング速度の温度依存性を効果的に抑制することができる。
【００２５】
なお、上述した実施例ではＩＧＢＴ１０について説明したが、ＭＯＳ−ＦＥＴに本発明を適用することもできる。ＭＯＳ−ＦＥＴに本発明を適用する場合、図１の構成からコレクタ層２８を除去し、電極６０をドリフト層２６にオーミック接触させた構成とすることができる。ＭＯＳ−ＦＥＴにおいても、スイッチング速度の温度依存性を抑制することができる。
【００２６】
また、上述した実施例では、チャネル領域２５内に結晶欠陥２５ａが形成されていた。しかしながら、図２に示すように、チャネル領域２５に接する範囲のゲート絶縁膜３２内に結晶欠陥２５ａを形成してもよい。また、チャネル領域２５内とゲート絶縁膜３２内の両方に結晶欠陥２５ａを形成してもよい。これらの構成によっても、上述した実施例と同様にして、スイッチング速度の温度依存性を抑制することができる。
【００２７】
また、上述した実施例では、チャネル領域２５内の全域に亘って結晶欠陥２５ａが形成されていた。しかしながら、図３に示すように、チャネル領域２５内の一部の深さ範囲内にのみ結晶欠陥２５ａが形成されていてもよい。また、図１の奥行き方向（紙面に対して垂直方向）の一部の範囲内にのみ結晶欠陥２５ａが形成されていてもよい。また、図１ではゲート絶縁膜３２毎に結晶欠陥２５ａが形成されていたが、図４に示すように一部のゲート絶縁膜３２に対応する部分にのみ結晶欠陥２５ａが形成されていてもよい。このように、結晶欠陥２５ａを形成する位置は、チャネル領域２５内、及び、チャネル領域２５に接する範囲のゲート絶縁膜３２内で、種々に変更することができる。また、結晶欠陥２５ａが、チャネル領域２５の外部、及び、チャネル領域２５に接する範囲のゲート絶縁膜３２の外部にまで形成されていてもよい。
【００２８】
なお、結晶欠陥２５ａは、Ｈｅイオン等の荷電粒子を半導体基板に打ち込むことによって形成することができる。チャネル領域２５内の結晶欠陥２５ａは、例えば、半導体基板にトレンチを形成した後に、トレンチの壁面に向けて荷電粒子を打ち込む（すなわち、トレンチに対して斜めに荷電粒子を打ち込む）ことで形成することができる。また、ゲート絶縁膜３２内の結晶欠陥２５ａは、トレンチの壁面にゲート絶縁膜３２を形成した後に、ゲート絶縁膜３２の表面に向けて荷電粒子を打ち込む（すなわち、トレンチに対して斜めに荷電粒子を打ち込む）ことで形成することができる。
【００２９】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３０】
１０：ＩＧＢＴ
１２：半導体基板
２２：エミッタ領域
２４：ボディ領域
２４ａ：ボディコンタクト領域
２４ｂ：低濃度ボディ領域
２５：チャネル領域
２５ａ：結晶欠陥
２６：ドリフト層
２８：コレクタ層
３２：ゲート絶縁膜
３４：ゲート電極
３６：キャップ絶縁膜
６０：コレクタ電極
６６：エミッタ電極
【図１】
0005418067.tif 000002
【図２】
0005418067.tif 000003
【図３】
0005418067.tif 000004
【図４】
0005418067.tif 000005