(57)【特許請求の範囲】
【請求項１】
電圧制御形のスイッチング素子である駆動対象スイッチング素子のオン状態からオフ状態への切り替えに際し、該オフ状態にするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電する充電手段を備え、
前記駆動対象スイッチング素子は、該駆動対象スイッチング素子が開閉する流通経路を流れる電流と相関を有する微小電流を出力するセンス端子を備え、
前記充電手段は、
前記充電を行なうための電気経路であって且つ前記開閉制御端子に接続される前記電気経路における前記充電の速度を調整するためのパラメータを充電速度調整パラメータとし、前記駆動対象スイッチング素子のオン状態からオフ状態への切り替えに際し、前記充電速度調整パラメータを変更する充電速度調整手段と、
前記センス端子の出力を入力信号とし、該入力信号が上昇して所定値以上となるタイミングにおいて、前記充電速度調整手段を操作することで前記充電速度調整パラメータを変更する変更手段とを備え、
前記変更手段は、前記駆動対象スイッチング素子の駆動信号が前記オン状態を指令している場合、前記充電速度調整パラメータの変更に関して前記入力信号を無効とする無効化手段を備えることを特徴とするスイッチング素子の駆動装置。
【請求項２】
前記駆動対象スイッチング素子および当該駆動装置のいずれか一方の異常の有無を診断する診断手段を備え、
前記無効化手段は、前記診断手段によって異常がある旨診断される場合、前記入力信号を無効とすることを特徴とする請求項１記載のスイッチング素子の駆動装置。
【請求項３】
前記駆動対象スイッチング素子をオフ状態とするための電荷を前記開閉制御端子に充電する経路であって且つ、前記駆動対象スイッチング素子の通常駆動時において前記オフ状態とするための電荷を充電する経路よりもインピーダンスが大きいソフト遮断経路を備え、
前記無効化手段は、前記ソフト遮断経路が閉状態とされる場合、前記入力信号を無効とすることを特徴とする請求項１または２記載のスイッチング素子の駆動装置。
【請求項４】
前記無効化手段は、前記オン状態の指令から前記オフ状態の指令への前記駆動信号の切り替えタイミングから所定期間を過ぎることで、前記駆動信号が前記オフ状態を指令している場合であっても、前記入力信号を無効とすることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング素子の駆動装置。
【請求項５】
前記駆動対象スイッチング素子は、前記開閉制御端子と前記流通経路の一方の端部との電位差が閾値電圧以上となることでオン状態となるものであり、
前記無効化手段は、前記電位差が前記閾値電圧以下の規定電圧以下に低下することで、前記駆動信号が前記オフ状態を指令している場合であっても、前記入力信号を無効とすることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング素子の駆動装置。
【請求項６】
前記駆動対象スイッチング素子をオフ状態とするための電荷を前記開閉制御端子に充電する経路であって且つ、前記駆動対象スイッチング素子の通常駆動時において前記オフ状態とするための電荷を充電する経路よりもインピーダンスが小さいオフ保持経路を備え、
前記無効化手段は、前記オフ保持経路が閉状態とされることで、前記駆動信号が前記オフ状態を指令している場合であっても、前記入力信号を無効とすることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング素子の駆動装置。
【請求項７】
前記駆動対象スイッチング素子をオフ状態とするための電荷を前記開閉制御端子に充電する経路であって且つ、前記駆動対象スイッチング素子の通常駆動時において前記オフ状態とするための電荷を充電する経路よりもインピーダンスが大きいソフト遮断経路と、
前記駆動対象スイッチング素子の駆動信号がオン状態を指令しているときの前記センス端子の出力に応じて前記ソフト遮断経路を閉操作する手段と、
を備えることを特徴とする請求項１〜６のいずれか１項に記載のスイッチング素子の駆動装置。
【請求項８】
前記電気経路は、複数の経路を備え、
前記変更手段は、前記入力信号をトリガとして、前記複数の経路の一部を閉状態に切り替えるものであることを特徴とする請求項１〜７のいずれか１項に記載のスイッチング素子の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御形のスイッチング素子の開閉制御端子の充電を行なうためであって且つ開閉制御端子に接続される電気経路について、充電の速度を調整するための充電速度調整パラメータを変更する機能が搭載されたスイッチング素子の駆動装置に関する。
【背景技術】
【０００２】
この種の駆動装置としては、たとえば下記特許文献１に見られるように、駆動対象スイッチング素子としての絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）をオフ操作すべく、ゲートから正の電荷を放電するに際し、コレクタ電流の減少が検出されることでスイッチング速度を低下させるものも提案されている。詳しくは、抵抗値の相違する２つの放電経路を有し、コレクタ電流の減少が検出されることをトリガとして、抵抗値の低い放電経路を開状態とするとともに、抵抗値の高い放電経路を閉状態とする。これにより、コレクタ電流の減少速度を低下させることができ、ひいてはサージ電圧を低減することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３３３９３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記技術において、コレクタ電流が減少した旨を示す信号の伝達経路にノイズが重畳する場合、コレクタ電流が減少していないにもかかわらず、減少したとして、抵抗値の高い放電経路が誤って閉状態とされるおそれがある。
【０００５】
本発明は、上記課題を解決する過程でなされたものであり、その目的は、電圧制御形のスイッチング素子の開閉制御端子の充電を行なうためであって且つ開閉制御端子に接続される電気経路について、充電の速度を調整するための充電速度調整パラメータを変更する機能が搭載された新たなスイッチング素子の駆動装置の提供にある。
【課題を解決するための手段】
【０００６】
以下、上記課題を解決するための手段、およびその作用効果について記載する。
【０００７】
第１の発明は、電圧制御形のスイッチング素子である駆動対象スイッチング素子のオン状態およびオフ状態のいずれか一方から他方への切り替えに際し、該他方の状態にするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電する充電手段を備え、前記充電手段は、前記充電を行なうためであって且つ前記開閉制御端子に接続される電気経路について、前記充電の速度を調整するための充電速度調整パラメータを変更する充電速度調整手段と、前記駆動対象スイッチング素子が開閉する流通経路の電流の検出手段の検出信号、該流通経路の両端の電圧、および前記開閉制御端子の電圧の少なくとも１つを入力信号とし、該入力信号に基づき前記充電速度調整手段を操作することで、前記充電速度調整パラメータを変更する変更手段とを備え、前記変更手段は、前記駆動対象スイッチング素子の駆動信号が前記いずれか一方の状態を指令している場合、前記充電速度調整パラメータの変更に関して前記入力信号を無効とする無効化手段を備えることを特徴とする。
【０００８】
上記発明では、変更手段が無効化手段を備えることで、いずれか他方への切り替え期間とは明らかに相違する期間であるいずれか一方の状態を指令している期間において、入力信号にノイズが混入することで、充電速度調整手段が誤動作する事態を回避することができる。
【０００９】
なお、「他方の状態にするための電荷」とは、正の電荷に限らず、負の電荷のこともある。このため、負の電荷を開閉制御端子に充電するとは、正の電荷を開閉制御端子から放電することを意味する。
【００１０】
第２の発明は、第１の発明において、前記駆動対象スイッチング素子および当該駆動装置のいずれか一方の異常の有無を診断する診断手段を備え、前記無効化手段は、前記診断手段によって異常がある旨診断される場合、前記入力信号を無効とすることを特徴とする。
【００１１】
異常がある旨診断されている場合には、異常に対処する処理を行なう手段が動作し、これは、通常、充電速度調整手段の操作を伴わない。上記発明では、この点に鑑み、無効化手段による無効化の対象期間を設定することで、異常に対処する処理を行なう手段が動作する状況下、充電速度調整手段が誤動作する事態を回避することができる。
【００１２】
第３の発明は、第１または第２の発明において、前記充電手段は、前記スイッチング素子をオフ状態にするための電荷を充電するものであり、前記駆動対象スイッチング素子をオフ状態とするための電荷を前記開閉制御端子に充電する経路であって且つ、前記駆動対象スイッチング素子の通常駆動時において前記オフ状態とするための電荷を充電する経路よりもインピーダンスが大きいソフト遮断経路を備え、前記無効化手段は、前記ソフト遮断経路が閉状態とされる場合、前記入力信号を無効とすることを特徴とする。
【００１３】
ソフト遮断経路が閉状態とされるのは、オフ状態への切替速度を制限する要求が生じている場合であると考えられる。こうした状況下、充電速度調整手段が操作されると、ソフト遮断経路よりもインピーダンスの低い経路が閉状態となり、オフ状態への切替速度が意図せずして上昇するおそれがある。上記発明では、こうした事態を回避すべく、無効化手段による無効化の対象を設定した。
【００１４】
第４の発明は、第１〜３のいずれか１つの発明において、前記無効化手段は、前記駆動信号が前記いずれか他方の指令への切り替えタイミングから所定期間を過ぎることで、前記駆動信号が前記いずれか他方の状態を指令している場合であっても、前記入力信号を無効とすることを特徴とする。
【００１５】
充電速度調整手段を操作しつつ行なわれるスイッチング状態の上記他方への切り替えに要する時間は予め定められた範囲内となると考えられる。このため、この時間を過ぎる場合には、充電速度調整手段を操作する必要がない。上記発明では、この点に鑑み、他方の状態を指令している場合であっても、充電速度調整手段が変更手段により誤って操作される事態を回避する。
【００１６】
第５の発明は、第１〜３のいずれか１つの発明において、前記駆動対象スイッチング素子は、前記開閉制御端子と前記流通経路の一方の端部との電位差が閾値電圧以上となることでオン状態となるものであり、前記充電手段は、前記スイッチング素子をオフ状態にするための電荷を充電するものであり、前記無効化手段は、前記電位差が前記閾値電圧以下の規定電圧以下に低下することで、前記駆動信号が前記いずれか他方の状態を指令している場合であっても、前記入力信号を無効とすることを特徴とする。
【００１７】
上記電位差が閾値電圧以下の規定電圧以下となる場合には、充電速度調整手段を変更手段によって変更する必要が生じなくなると考えられる。上記発明では、この点に鑑み、無効化手段の無効化処理期間を設定した。
【００１８】
第６の発明は、第１〜３のいずれか１つの発明において、前記充電手段は、前記スイッチング素子をオフ状態にするための電荷を充電するものであり、前記駆動対象スイッチング素子をオフ状態とするための電荷を前記開閉制御端子に充電する経路であって且つ、前記駆動対象スイッチング素子の通常駆動時において前記オフ状態とするための電荷を充電する経路よりもインピーダンスが小さいオフ保持経路を備え、前記無効化手段は、前記オフ保持経路が閉状態とされることで、前記駆動信号が前記いずれか他方の状態を指令している場合であっても、前記入力信号を無効とすることを特徴とする。
【００１９】
オフ保持経路が閉状態とされる場合には、充電速度調整手段を変更手段によって変更する必要が生じなくなると考えられる。上記発明では、この点に鑑み、無効化手段の無効化処理期間を設定した。
【００２０】
第７の発明は、第１〜６のいずれか１つの発明において、前記充電手段は、前記駆動対象スイッチング素子をオフ状態にするための電荷を充電するものであり、前記駆動対象スイッチング素子は、前記流通経路を流れる電流と相関を有する微小電流を出力するセンス端子を備え、前記変更手段は、前記入力信号を前記流通経路の電流の検出手段の検出信号としての前記センス端子の出力として且つ、該出力に応じた信号の上昇に同期して前記充電速度調整パラメータを変更することを特徴とする。
【００２１】
第８の発明は、第７の発明において、前記駆動対象スイッチング素子をオフ状態とするための電荷を前記開閉制御端子に充電する経路であって且つ、前記駆動対象スイッチング素子の通常駆動時において前記オフ状態とするための電荷を充電する経路よりもインピーダンスが大きいソフト遮断経路と、前記駆動対象スイッチング素子の駆動信号がオン状態を指令しているときの前記センス端子の出力に応じて前記ソフト遮断経路を閉操作する手段と、を備えることを特徴とする。
【００２２】
第９の発明は、第１〜８のいずれか１つの発明において、前記電気経路は、複数の経路を備え、前記変更手段は、前記入力信号をトリガとして、前記複数の経路の一部を閉状態に切り替えるものであることを特徴とする。
【００２３】
上記発明では、変更手段の入力信号にノイズが混入することで、意図せずして上記複数の経路の一部が閉状態とされるおそれがある。このため、無効化手段の利用価値が特に大きい。
【図面の簡単な説明】
【００２４】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかるドライブユニットの回路構成を示す回路図。
【図３】同実施形態にかかるドライブユニットの処理を示すタイムチャート。
【図４】同実施形態にかかる駆動部の処理の手順を示す流れ図。
【図５】第２の実施形態にかかる駆動部の処理の手順を示す流れ図。
【図６】第３の実施形態にかかる駆動部の処理の手順を示す流れ図。
【図７】第４の実施形態にかかる駆動部の処理の手順を示す流れ図。
【図８】第５の実施形態にかかる駆動部の処理の手順を示す流れ図。
【発明を実施するための形態】
【００２５】
＜第１の実施形態＞
以下、本発明にかかるスイッチング素子の駆動装置を車載主機としての回転機に接続される電力変換回路の駆動装置に適用した第１の実施形態について、図面を参照しつつ説明する。
【００２６】
図１に、本実施形態にかかる制御システムの全体構成を示す。モータジェネレータ１０は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータＩＮＶおよび昇圧コンバータＣＮＶを介して高電圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＮＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。そして、スイッチング素子Ｓｃｐ，Ｓｃｎのオン・オフによって、高電圧バッテリ１２の電圧（例えば百Ｖ以上）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧するものである。一方、インバータＩＮＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。これらスイッチング素子Ｓ￥＃（￥＝ｕ，ｖ，ｗ，ｃ；＃＝ｐ，ｎ）として、本実施形態では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、ダイオードＤ￥＃が逆並列に接続されている。
【００２７】
制御装置１８は、低電圧バッテリ１６を電源とする制御装置である。制御装置１８は、モータジェネレータ１０を制御対象とし、その制御量を所望に制御すべく、インバータＩＮＶや昇圧コンバータＣＮＶを操作する。詳しくは、昇圧コンバータＣＮＶのスイッチング素子Ｓｃｐ，Ｓｃｎを操作すべく、操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力する。また、インバータＩＮＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇ￥ｐと、対応する低電位側の操作信号ｇ￥ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ￥ｐと、対応する低電位側のスイッチング素子Ｓ￥ｎとは、交互にオン状態とされる。
【００２８】
ここで、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとは、基準電位が相違するものである。すなわち、たとえば高電圧バッテリ１２の正極電位および負極電位の中央値を車体電位として且つ低電圧バッテリ１６の負極電位を車体電位とする等、高電圧バッテリ１２の負極電位と低電圧バッテリ１６の負極電位とが互いに相違する設定となっている。そして、これら両システム間での信号の授受は、例えばフォトカプラ等の絶縁素子を備えるインターフェース１４を介して行われる。
【００２９】
図２に、上記ドライブユニットＤＵの構成を示す。
【００３０】
図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０を備えている。ドライブＩＣ２０は、低電圧バッテリ１６からフライバックコンバータを介して供給される電力を端子Ｔ１に取り込み、この電力をレギュレータ２２によって所定の電圧に制御する。レギュレータ２２の出力端子は、端子Ｔ３、定電流用抵抗体２６、および端子Ｔ４を介してＰチャネルＭＯＳ電界効果トランジスタ（定電流用スイッチング素子２４）に接続されている。定電流用スイッチング素子２４は、端子Ｔ５を介してスイッチング素子Ｓ￥＃の開閉制御端子（ゲート）に接続されている。
【００３１】
定電流用抵抗体２６のうち定電流用スイッチング素子２４側の端部は、端子Ｔ６に接続されている。ドライブＩＣ２０では、定電流用抵抗体２６の電圧降下量を、端子Ｔ５の電圧Ｖｃとして検出し、駆動制御部２８に取り込む。すなわち、定電流用抵抗体２６の電圧降下量は、端子Ｔ６および端子Ｔ３間の電位差であるが、端子Ｔ３の電位がレギュレータ２２によって定まる固定値であるが故、端子Ｔ６の電圧Ｖｃ自体を定電流用抵抗体２６の電圧降下量の検出値として利用することが可能である。駆動制御部２８では、電圧Ｖｃが目標値となるように定電流用スイッチング素子２４のゲートの電圧を操作する。これにより、定電流用抵抗体２６の電圧降下量は、一定値に操作されることとなり、ひいてはスイッチング素子Ｓ＊＃のゲートの充電電流が一定値に制御される。
【００３２】
上記スイッチング素子Ｓ￥＃のゲートは、放電用抵抗体３０を介してドライブＩＣ２０の端子Ｔ７に接続されている。端子Ｔ７には、ＮチャネルＭＯＳ電界効果トランジスタ（第１放電用スイッチング素子３２）のドレインが接続されており、第１放電用スイッチング素子３２のソースには、端子Ｔ１３を介してスイッチング素子Ｓ￥＃のエミッタが接続されている。また、スイッチング素子Ｓ￥＃のゲートは、放電用抵抗体３４を介してドライブＩＣ２０の端子Ｔ８に接続されている。端子Ｔ８には、ＮチャネルＭＯＳ電界効果トランジスタ（第２放電用スイッチング素子３６）のドレインが接続されており、第２放電用スイッチング素子３６のソースには、端子Ｔ１３が接続されている。
【００３３】
上記放電用抵抗体３０，３４は、いずれも線形素子であり、放電用抵抗体３０の抵抗値Ｒ１は、放電用抵抗体３４の抵抗値Ｒ２よりも小さくなっている。これは、スイッチング素子Ｓ￥＃をオフ操作すべく、オフとするための電荷（負の電荷）を充電するに際しての充電経路（正の電荷の放電経路）の抵抗値を変更するアクティブゲート制御のための構成である。すなわち、上記充電経路の抵抗値は、本実施形態にかかる充電速度調整パラメータとなっている。抵抗値の変更は、スイッチング損失の低減とサージ電圧の抑制との好適な両立を図ることを狙いとするものである。ちなみに、本実施形態では、スイッチング素子Ｓ￥＃のオン操作については、定電流制御を採用することで、定電流用スイッチング素子２４のゲートの印加電圧を一定とするいわゆる定電圧制御を行なう場合と比較して、スイッチング損失の低減とサージ電圧の抑制との両立を良好なものとしている。
【００３４】
上記定電流用スイッチング素子２４や、第１放電用スイッチング素子３２、第２放電用スイッチング素子３６は、ドライブＩＣ２０内の駆動制御部２８によって操作される。すなわち、駆動制御部２８では、端子Ｔ２を介して入力される上記操作信号ｇ￥＃に基づき、第１放電用スイッチング素子３２および第２放電用スイッチング素子３６と、定電流用スイッチング素子２４とを相補的にオン・オフすることでスイッチング素子Ｓ＊＃を駆動する。すなわち、操作信号ｇ￥＃がオン操作指令となることで、定電流用スイッチング素子２４をオンして且つ第１放電用スイッチング素子３２および第２放電用スイッチング素子３６をオフする。また、操作信号ｇ￥＃がオフ操作指令となることで、定電流用スイッチング素子２４をオフして且つ第１放電用スイッチング素子３２および第２放電用スイッチング素子３６をオンする。
【００３５】
上記スイッチング素子Ｓ￥＃は、その開閉する流通経路（コレクタおよびエミッタ間の電気経路）に流れる電流（コレクタ電流）と相関を有する微少電流を出力するセンス端子Ｓｔを備えている。そして、センス端子Ｓｔは、抵抗体３８を介してエミッタに電気的に接続されている。これにより、センス端子Ｓｔから出力される電流によって抵抗体３８に電圧降下が生じるため、抵抗体３８による電圧降下量（センス電圧Ｖｓｅ）を、スイッチング素子Ｓ￥＃のコレクタ電流の検出信号とすることができる。
【００３６】
一方、上記スイッチング素子Ｓ￥＃のゲートは、ソフト遮断用抵抗体４０を介して端子Ｔ１２に接続されており、端子Ｔ１２は、ソフト遮断用スイッチング素子４４を介して端子Ｔ１３に接続されている。ここで、ソフト遮断用抵抗体４０の抵抗値Ｒ３は、放電用抵抗体３０，３４の抵抗値Ｒ１，Ｒ２よりも大きい値に設定されている。これは、ソフト遮断用抵抗体４０やソフト遮断用スイッチング素子４４を備える電気経路を、通常時における正の電荷の放電経路と比較して抵抗値の大きい経路とするためのものである。
【００３７】
そして、駆動制御部２８では、端子Ｔ９を介して入力されるセンス電圧Ｖｓｅに基づき、スイッチング素子Ｓ￥＃を流れる電流量が許容上限値を超えると判断される場合、定電流用スイッチング素子２４や、第１放電用スイッチング素子３２、第２放電用スイッチング素子３６をオフして且つ、ソフト遮断用スイッチング素子４４をオン操作する。これにより、スイッチング素子Ｓ￥＃に過度に大きい電流が流れる状況下、通常時よりも低いスイッチング速度でオフ状態への切替制御を行なうことができ、ひいてはサージ電圧を抑制することができる。
【００３８】
なお、上記許容上限値を超えると判断される場合、ドライブＩＣ２０から低電圧システム（制御装置１８）にフェール信号ＦＬが出力される。また、このフェール信号ＦＬによって、先の図１に示すフェール処理部１４ａでは、インバータＩＮＶやコンバータＣＮＶをシャットダウンする。ちなみに、フェール処理部１４ａの構成は、例えば特開２００９−６０３５８号公報の図３に記載のものとすればよい。
【００３９】
上記ドライブユニットＤＵは、さらに、スイッチング素子Ｓ￥＃のゲートおよびエミッタ間を短絡するためのＮチャネルＭＯＳ型電界効果トランジスタ（オフ保持用スイッチング素子４２）を備えている。オフ保持用スイッチング素子４２は、スイッチング素子Ｓ￥＃のゲートおよびエミッタ間を低抵抗にて接続すべく、スイッチング素子Ｓ￥＃に極力近接して設けられている。そして、スイッチング素子Ｓ￥＃のゲートおよびエミッタ間を接続させる経路のうち、オフ保持用スイッチング素子４２を備える経路のインピーダンスは、放電用抵抗体３０，３４を備える経路のインピーダンスよりも低くなるように設定されている。これは、上記操作信号ｇ￥＃に応じてスイッチング素子Ｓ￥＃がオフ状態とされている際、スイッチング素子Ｓ￥＃の流通経路の端部（コレクタおよびエミッタ）とゲートとの間の寄生容量を介してゲートに高周波ノイズが重畳することでスイッチング素子Ｓ￥＃が誤ってオン状態となることを回避するためのものである。
【００４０】
上記オフ保持用スイッチング素子４２のゲートは、端子Ｔ１１を介して、ドライブＩＣ２０内の駆動制御部２８に接続されている。駆動制御部２８では、端子Ｔ１０を介して取り込まれるスイッチング素子Ｓ￥＃の流通経路の一方の端部（エミッタ）および開閉制御端子（ゲート）間の電位差（ゲート電圧Ｖｇｅ）をモニタし、ゲート電圧Ｖｇｅがオフ保持開始電圧Ｖｇｔｈとなることで、オフ保持用スイッチング素子４２をオン操作する処理を行う。なお、オフ保持用スイッチング素子４２は、第２放電用スイッチング素子３６がオフ操作されることに同期してオフ操作される。
【００４１】
図３に、スイッチング素子Ｓ￥＃の通常時の駆動制御を示す。ここで、図３（ａ）は、操作信号ｇ￥＃の推移を示し、図３（ｂ）は、ゲート電圧Ｖｇｅの推移を示し、図３（ｃ）は、センス電圧Ｖｓｅの推移を示し、図３（ｄ）は、定電流用抵抗体２６の電圧降下量に応じた電圧Ｖｃの推移を示す。また、図３（ｅ）は、定電流用スイッチング素子２４の駆動状態の推移を示し、図３（ｆ）は、第１放電用スイッチング素子３２の駆動状態の推移を示し、図３（ｇ）は、第２放電用スイッチング素子３６の駆動状態の推移を示し、図３（ｈ）は、オフ保持用スイッチング素子４２の駆動状態の推移を示し、図３（ｉ）は、ソフト遮断用スイッチング素子４４の駆動状態の推移を示す。
【００４２】
図示されるように、操作信号ｇ￥＃がオン操作指令に切り替わることで、定電流用スイッチング素子２４がオン操作される。ここでは、定電流用スイッチング素子２４のゲート印加電圧が操作されることで、これを流れる電流が一定値に制御される。なお、図３（ｄ）では、スイッチング素子Ｓ￥＃のオン状態への切り替え期間の後期において、電圧Ｖｃが一定値とならないことを示しているが、これは、先の図２に示したレギュレータ２２の出力電圧とゲート電圧Ｖｇｅとが近づいたために生じる現象である。また、図３（ｃ）に示す過電流用閾値電圧Ｖｓｔｈ１は、スイッチング素子Ｓ￥＃に許容上限値を超える電流が流れるか否かを判断するための閾値である。
【００４３】
一方、操作信号ｇ￥＃がオフ操作指令に切り替わることで、定電流用スイッチング素子２４をオフ操作し、第１放電用スイッチング素子３２をオン操作する。これにより、スイッチング素子Ｓ￥＃のゲートの正の電荷が放電されるため、ゲート電圧Ｖｇｅが低下する。そして、ゲート電圧Ｖｇｅの低下速度が一旦低下するミラー期間においてコレクタ電流が減少し始めるものの、この際、図３（ｃ）に示すように、センス電圧Ｖｓｅは上昇する。すなわち、スイッチング状態の切り替え期間において、センス電圧Ｖｓｅとコレクタ電流との相関が一時的に崩れる現象が見られる。
【００４４】
ここで、センス電圧Ｖｓｅが上昇してピークとなるタイミングは、スイッチング素子Ｓ￥＃の両端の電圧（コレクタエミッタ間電圧Ｖｃｅ）が上昇する過程でピークとなるタイミングと同期していることが発明者らによって見出されている。本実施形態では、この点に鑑み、センス電圧Ｖｓｅがピークへと上昇するタイミングにおいて、スイッチング素子Ｓ￥＃のゲートの正の電荷の放電経路を、第１放電用スイッチング素子３２を備える経路から第２放電用スイッチング素子３６を備える経路に切り替える。詳しくは、センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖｓｔｈ２以上となるタイミングにおいて、第１放電用スイッチング素子３２をオフとして且つ第２放電用スイッチング素子３６をオンとする。これにより、スイッチング損失を極力低減しつつもサージを好適に抑制することができる。
【００４５】
すなわち、スイッチング損失を低減する上では、ゲートの放電速度は大きいほどよい。これに対し、サージを抑制する上では、ゲートの放電速度は小さいほどよいものの、スイッチング素子Ｓ￥＃を流れる電流の変化に起因した寄生インダクタの起電圧がある程度大きくなったとしても、スイッチング素子Ｓ￥＃の流通経路の両端の電圧（コレクタエミッタ間電圧Ｖｃｅ）がコンバータＣＮＶの出力電圧以下の領域にあっては、スイッチング素子Ｓ￥＃に過度に高い電圧が印加されることはない。このため、理想的には、コレクタエミッタ間電圧がコンバータＣＮＶの出力電圧となることでゲートの放電経路の抵抗値を大きくすることが望ましい。一方、コレクタエミッタ間電圧がコンバータＣＮＶの出力電圧となるタイミングとセンス電圧Ｖｓｅがピークへと上昇するタイミングとの一対のタイミングについて、それらは近似している。このため、本実施形態ではセンス電圧Ｖｓｅの上昇タイミングを利用して放電経路の抵抗値を切り替える。
【００４６】
図４に、本実施形態にかかるアクティブゲート制御の手順を示す。この処理は、駆動制御部２８によって実行される。ちなみに、本実施形態にかかる駆動制御部２８は、ハードウェア処理手段であるため、図４に示す処理は、実際にはロジック回路によって実行される。
【００４７】
この一連の処理では、まずステップＳ１０において、操作信号ｇ￥＃がオフ操作指令に切り替えられて且つソフト遮断用スイッチング素子４４がオフ状態となっているか否かを判断する。この処理は、通常の放電制御の実行の有無を判断するためのものである。ここで、ソフト遮断用スイッチング素子４４がオフ状態となっている旨の条件は、ソフト遮断中に、第１放電用スイッチング素子３２がオンされることで、スイッチング素子Ｓ￥＃のゲートの放電速度が上昇する事態を回避するために設けられている。なお、操作信号ｇ￥＃がオフ操作指令となったか否かは、先の図２に示した端子Ｔ２の印加電圧に基づき判断される。このため、フォトカプラでの論理反転に鑑みれば、操作信号ｇ￥＃の論理「Ｈ」がオン操作指令であって且つ論理「Ｌ」がオフ操作指令である場合、端子Ｔ２に印加される電圧が論理「Ｌ」から論理「Ｈ」に切り替わることに基づきオフ操作指令への切り替わりを判断することとなる。
【００４８】
ステップＳ１０において肯定判断される場合、ステップＳ１２において、第１放電用スイッチング素子３２をオン操作し、ステップＳ１０に戻る。これに対し、ステップＳ１０において否定判断される場合、ステップＳ１４において、オン操作指令がなされているか否かを判断する。そしてオン操作指令がなされている場合、ステップＳ１６において、センス電圧Ｖｓｅが過電流用閾値電圧Ｖｓｔｈ１以上であるか否かを判断する。そして、ステップＳ１６において否定判断される場合にはステップＳ１４に戻る一方、肯定判断される場合には、ステップＳ１８において、ソフト遮断用スイッチング素子４４をオン操作するソフト遮断処理を行なうとともに、フェール信号ＦＬを出力する。
【００４９】
上記ステップＳ１４において否定判断される場合、ステップＳ１９において、ソフト遮断用スイッチング素子４４がオフ状態になっているか否かを判断する。この処理は、アクティブゲート制御の入力信号としてのセンス電圧Ｖｓｅを有効とするか否かを判断するためのものである。そして、ステップＳ１９において肯定判断される場合、アクティブゲート制御の入力信号としてのセンス電圧Ｖｓｅを有効とすべく、ステップＳ２０に移行する。すなわち、本実施形態では、操作信号ｇ￥＃がオフ操作指令であることと、ソフト遮断用スイッチング素子４４がオフ状態であることとの一対の条件について、それらの論理積が真であることが、アクティブゲート制御の入力信号としてのセンス電圧Ｖｓｅを有効とする条件となる。
【００５０】
ステップＳ２０においては、センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖｓｔｈ２以上であるか否かを判断する。この処理は、スイッチング素子Ｓ￥＃のゲートから正の電荷を放電する経路について、その抵抗値を切り替える処理の実行条件の成立の有無を判断するためのものである。そして、ステップＳ２０において肯定判断される場合、ステップＳ２２において、第１放電用スイッチング素子３２をオフ操作して且つ第２放電用スイッチング素子３６をオン操作する。
【００５１】
なお、上記ステップＳ１８，Ｓ２２の処理が完了する場合には、この一連の処理を一旦終了する。
【００５２】
上記ステップＳ１４，Ｓ１９は、本実施形態にかかる無効化手段を構成する。すなわち、まず第１に、アクティブゲート制御のための入力信号としてのセンス電圧Ｖｓｅを、操作信号ｇ￥＃がオン操作指令である場合には無効とした。これにより、オン操作指令期間において、第２放電用スイッチング素子３６がオン状態に切り替わる誤動作を好適に回避することができる。また、ソフト遮断用スイッチング素子４４がオン状態となっている場合にもアクティブゲート制御のための入力信号としてのセンス電圧Ｖｓｅを無効とした。これにより、ソフト遮断用抵抗体４０を用いてゲートを緩やかに放電させる要求が生じている場合に、これよりも高速の放電経路が形成される事態を回避することができる。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００５３】
本実施形態では、アクティブゲート制御のための入力信号としてのセンス電圧Ｖｓｅを有効とする期間をさらに制限する。
【００５４】
図５に、本実施形態にかかるアクティブゲート制御の手順を示す。この処理は、駆動制御部２８によって実行される。なお、図５において、先の図４に示した処理に対応するものについては、便宜上同一のステップ番号を付している。
【００５５】
図示されるように、本実施形態では、オンとするための電荷の放電経路の抵抗値を変更するトリガ信号としてのセンス電圧Ｖｓｅの有効期間を、オフ操作指令となってから所定時間Ｔが経過するまでとする（ステップＳ２４）。ここで、所定時間Ｔは、正常時において、スイッチング素子Ｓ￥＃がオフ状態に切り替わるのに要する時間以下に設定することが望ましい。より望ましくは、正常時において、コレクタエミッタ間電圧がコンバータＣＮＶの出力電圧まで上昇する時間以下の時間に設定することが望ましい。
【００５６】
こうした制約により、本実施形態では、センス電圧Ｖｓｅにノイズが重畳することに起因した回路の誤動作の可能性をいっそう低減することができる。
＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００５７】
本実施形態では、アクティブゲート制御のための入力信号としてのセンス電圧Ｖｓｅを有効とする期間をさらに制限する。
【００５８】
図６に、本実施形態にかかるアクティブゲート制御の手順を示す。この処理は、駆動制御部２８によって実行される。なお、図６において、先の図４に示した処理に対応するものについては、便宜上同一のステップ番号を付している。
【００５９】
図示されるように、本実施形態では、オンとするための電荷の放電経路の抵抗値を変更するトリガ信号としてのセンス電圧Ｖｓｅの有効期間を、オフ操作指令とされる期間のうちのゲート電圧Ｖｇｅが規定電圧Ｖｇ１以下となるまでの期間とする（ステップＳ２４ａ）。ここで、規定電圧Ｖｇ１は、スイッチング素子Ｓ￥＃がオン状態に切り替わる閾値電圧以下の値とされている。
【００６０】
こうした制約により、本実施形態では、センス電圧Ｖｓｅにノイズが重畳することに起因した回路の誤動作の可能性をいっそう低減することができる。
＜第４の実施形態＞
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６１】
本実施形態では、アクティブゲート制御のための入力信号としてのセンス電圧Ｖｓｅを有効とする期間をさらに制限する。
【００６２】
図７に、本実施形態にかかるアクティブゲート制御の手順を示す。この処理は、駆動制御部２８によって実行される。なお、図７において、先の図４に示した処理に対応するものについては、便宜上同一のステップ番号を付している。
【００６３】
図示されるように、本実施形態では、オンとするための電荷の放電経路の抵抗値を変更するトリガ信号としてのセンス電圧Ｖｓｅの有効期間を、オフ操作指令とされる期間のうちのオフ保持用スイッチング素子４２がオンとなるまでの期間とする（ステップＳ２４ｂ，Ｓ２０）。
【００６４】
こうした制約により、本実施形態では、センス電圧Ｖｓｅにノイズが重畳することに起因した回路の誤動作の可能性をいっそう低減することができる。
＜第５の実施形態＞
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６５】
本実施形態では、スイッチング素子Ｓ￥＃の温度が過度に上昇する異常時においてもアクティブゲート制御のための入力信号としてのセンス電圧Ｖｓｅを無効とする。
【００６６】
図８に、本実施形態にかかる異常診断処理の手順を示す。この処理は、駆動制御部２８によって実行される。
【００６７】
この一連の処理では、まずステップＳ３０において、スイッチング素子Ｓ￥＃の温度Ｔｊが閾値温度Ｔｊｔｈを超えるか否かを判断する。この処理は、スイッチング素子Ｓ￥＃の温度が過度に高い異常時であるか否かを判断するためのものである。ここで、閾値温度Ｔｊｔｈは、スイッチング素子Ｓ￥＃の許容上限温度以下に設定されている。そしてステップＳ３０において肯定判断される場合、ステップＳ３２において、ソフト遮断用スイッチング素子４４をオン操作し、センス電圧Ｖｓｅにかかわらず第１放電用スイッチング素子３２や第２放電用スイッチング素子３６をオフとする。ここで、ソフト遮断用スイッチング素子４４をオン操作するのは、異常時においてスイッチング素子Ｓ￥＃をオフ状態にするに際し、想定外の耐圧が印加される等の事態を回避するための設定である。ここでは、１回のスイッチング損失の低減よりも想定外の電圧が印加される事態の回避をフェールセーフ処理として優先した。
【００６８】
なお、上記ステップＳ３０において否定判断される場合や、ステップＳ３２において肯定判断される場合には、この一連の処理を一旦終了する。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００６９】
「無効化手段の参照する駆動信号について」
操作信号ｇ￥＃に限らない。たとえば、第１放電用スイッチング素子３２のゲートの操作信号（ゲート印加電圧）であってもよい。
【００７０】
「充電速度調整手段について」
第１放電用スイッチング素子３２および第２放電用スイッチング素子３６の双方をオンとすることで正の電荷の放電速度を上昇させる手段であってもよい。この場合、正の電荷の放電速度を低下させるに際しては、第１放電用スイッチング素子３２および第２放電用スイッチング素子３６のいずれか一方をオフ操作すればよい。この場合、オン操作指令期間において、センス電圧Ｖｓｅにノイズが重畳することでアクティブゲート用閾値電圧Ｖｓｔｈ２以上となり、これにより放電速度を低下させるべく、上記いずれか一方のオフ操作処理がなされたとしても、スイッチング素子Ｓ￥＃の駆動に異常は生じない。特に、たとえソフト遮断用スイッチング素子４４を用いたオフ操作処理がなされていたとしても、放電速度が上昇することはない。しかし、フェールセーフ処理時において、回路が誤動作をすることはノイズの原因となる等、好ましくないため、上記実施形態の要領でオン操作指令期間における放電速度の低下処理を禁止することは有効である。
【００７１】
またたとえば第１放電用スイッチング素子３２のみを備え、そのゲート電圧の操作によってこれを流れる電流を定電流に制御する手段であってもよい。この場合、第１放電用スイッチング素子３２を流れる電流を目標値に制御する期間において、目標値を変更することで充電速度調整パラメータを変更することができる。
【００７２】
「充電速度調整パラメータについて」
線形素子としてのゲート抵抗（放電用抵抗体３０，３４）の抵抗値に限らない。たとえば、放電経路の抵抗値に限らない。たとえば、ゲートへの印加電圧値であってもよい。これはたとえば、放電速度を上昇させたい放電初期に限って、ゲートとエミッタとを接続する代わりに、ゲートをエミッタよりも低電位となる箇所に接続し（ゲートに負バイアスを印加し）、その後、ゲートをエミッタに接続する（ゲートにゼロ電圧を印加する）ことによって実現することができる。
【００７３】
「変更手段について」
センス電圧Ｖｓｅの大きさに基づき、充電速度調整パラメータを変更するものに限らない。たとえば、センス電圧Ｖｓｅの変化速度に基づき、充電速度調整パラメータを変更するものであってもよい。なお、これらにおいて、センス電圧Ｖｓｅがオフ状態への切り替えに伴って上昇することをトリガとするものに限らず、たとえば駆動対象とするスイッチング素子Ｓ￥＃を流れる電流が減少し始めることをトリガとするものであってもよい。ちなみに、こうした用途の場合、流通経路を流れる電流（コレクタ電流）の検出手段としては、センス端子Ｓｔに接続されるものに限らず、ホール素子等によるコレクタ電流自体の検出手段であってもよい。
【００７４】
また、センス電圧Ｖｓｅを入力信号とするものにも限らない。たとえば、流通経路の一方の端部（エミッタ）と開閉制御端子（ゲート）との電位差（ゲート電圧Ｖｇｅ）を入力信号とするものや、流通経路の両端の電圧（コレクタエミッタ間電圧Ｖｃｅ）を入力信号とするものであってもよい。これは、ゲート電圧Ｖｇｅやコレクタエミッタ間電圧Ｖｃｅが、スイッチング状態の切り替えの進行度合いを示すパラメータであることに鑑みたものである。
【００７５】
「診断手段について」
診断対象となる異常としては、スイッチング素子Ｓ￥＃を流れる電流が過度に大きい異常や、スイッチング素子Ｓ￥＃の温度が過度に高い異常に限らない。たとえば、ドライブユニットＤＵの電源電圧が過度に低い異常等であってもよい。
【００７６】
「オン状態およびオフ状態のいずれか一方および他方について」
上記実施形態では、他方の状態をオフ状態とし、他方の状態とするための電荷を負の電荷としたがこれに限らない。換言すれば、変更手段による変更がなされる期間としては、ゲートから正の電荷を放電させる期間に限らない。たとえば、ゲートに正の電荷を充電する期間であってもよい。
【００７７】
「駆動対象スイッチング素子について」
ＩＧＢＴに限らず、たとえばＮチャネルＭＯＳ電界効果トランジスタであってもよい。もっともこれに限らず、たとえばＰチャネルＭＯＳ電界効果トランジスタであってもよい。ただし、この場合、開閉する流通経路の一方の端部（ソース）に対する開閉制御端子（ゲート）の電位差をマイナスとすることでオン状態となるものであるため、オフ操作に際して、ゲートに正の電荷を充電することとなる。
【符号の説明】
【００７８】
２８…駆動制御部、３０…放電用抵抗体、３２…第１放電用スイッチング素子、３４…放電用抵抗体、３６…第２放電用スイッチング素子、Ｓｔ…センス端子。
【図１】
0005549685.tif 000002
【図２】
0005549685.tif 000003
【図３】
0005549685.tif 000004
【図４】
0005549685.tif 000005
【図５】
0005549685.tif 000006
【図６】
0005549685.tif 000007
【図７】
0005549685.tif 000008
【図８】
0005549685.tif 000009