(57)【特許請求の範囲】
【請求項１】
炭化珪素を材料とする第１導電型の半導体層に、その半導体層の上面の一部に露出する第２導電型の半導体領域が形成されている半導体装置を製造する方法であって、
半導体層の上面にＮｉ又はＮｉを含む合金で形成される第１層を形成する第１層形成工程と、
第１層形成工程によって形成された第１層の上面に酸化シリコンで形成される第２層を形成する第２層形成工程と、
第２層形成工程によって形成された第２層のうち前記半導体領域に対応する部分を、第１層を除去することなく除去する第１除去工程と、
第１除去工程後に、第１層及び第２層の上面側から半導体層に向かって第２導電型の不純物イオンを照射する不純物イオン照射工程と、
不純物イオン照射工程後に、半導体基板上に残っている第１層及び第２層を除去する第２除去工程と、
を有する半導体装置の製造方法。
【請求項２】
前記半導体層はｎ型の半導体層であり、前記半導体領域はｐ型の半導体領域であり、
前記不純物イオン照射工程では、Ａｌイオンを照射する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記不純物イオン照射工程によって前記半導体層に注入されたＡｌイオンを活性化させるアニール工程をさらに有する請求項２に記載の半導体装置の製造方法。
【請求項４】
第１層の厚みが、１００ｎｍ以下である請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、半導体装置の製造方法に関する。詳しくは、炭化珪素（ＳｉＣ）を材料とする半導体層を有するＳｉＣ半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の高性能化を図るため、ＳｉＣ半導体装置の開発が進められている。ＳｉＣ半導体装置の中には、第１導電型の半導体層に、その半導体層の上面の一部に露出する第２導電型の半導体領域が形成されたものがある。例えば、特許文献１に開示された電界効果トランジスタでは、ｎ型の半導体層にｐ型の半導体領域が形成され、そのｐ型半導体領域はｎ型半導体層の上面の一部に露出している。このような半導体装置を製造するためには、通常、マスクを介して半導体層の一部に不純物イオンを注入し、第１導電型の半導体層に第２導電型の半導体領域を形成している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−４２８０３
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＳｉＣ半導体装置では、不純物イオンの熱拡散係数が小さいため、熱拡散法を利用して不純物イオンを半導体層中に拡散させることができない。このため、イオン注入法が用いられる。イオン注入法によって、半導体層の表面から所望の深さにまで半導体領域を形成しようとすると、半導体層に高エネルギーで不純物イオンを注入しなければならない。したがって、ＳｉＣ半導体装置の製造方法では、不純物イオン注入用マスクとして、不純物イオンを遮蔽する能力の高い酸化シリコン（ＳｉＯ２）膜が一般的に用いられている。
【０００５】
しかしながら、酸化シリコン膜を不純物イオン注入用マスクとして用いる従来の方法では、下記の問題が発生する。すなわち、従来の方法では、まず、図１６に示すように、半導体層５２の上面に酸化シリコン膜５４及びレジスト膜５６を形成する。次いで、図１７に示すように、レジスト膜５６の一部を除去して開口部５８を形成し、そのレジスト膜５６をマスクとして酸化シリコン膜５４を除去する。酸化シリコン膜５４を除去するためには、反応性イオンエッチングのようなドライエッチングが用いられる。しかしながら、ドライエッチングによって酸化シリコン膜５４を除去すると、酸化シリコン膜５４を面内で均一に除去していくことが難しい。すなわち、酸化シリコン膜５４に厚い部分と薄い部分が生じる。このため、酸化シリコン膜５４を完全に除去して半導体領域に対応する部分を開口させるためには、オーバーエッチングが行われる。その結果、図１７に示すように、半導体層５２の上面に段差が形成される。すなわち、酸化シリコン膜５４で覆われている部分の上面５２ｂと、開口部５８が形成された部分の上面５２ａとの間に段差が形成される。そして、段差が形成された状態で不純物イオンが注入されるため、図１８に示すように、半導体層５２の上面５２ｂと半導体領域５９の上面５９ａとの間に段差が形成される。このような段差は電界集中の原因となり、半導体装置の特性を低下させてしまう。
【０００６】
なお、特許文献１には、半導体層の上面に薄い酸化シリコン膜を形成し、その酸化シリコン膜越しに不純物イオンを注入する方法が開示されている。具体的には、図１９に示すように、半導体層５２の上面に酸化シリコン膜６０、金属層６２［モリブデン（Ｍｏ）又はタングステン（Ｗ）］及び酸化シリコン膜６４を形成し、酸化シリコン膜６４をマスクとして金属層６２をエッチングし、そのエッチングされた金属層６２を不純物注入用マスクとして不純物イオンを注入する。この方法では、半導体層５２の上面に酸化シリコン膜６０が形成されるため、金属層６２をエッチングする際に、半導体層５２の上面がエッチングされることが一応は防止される。しかしながら、金属層６２をエッチングするためにはドライエッチングが用いられるため、そのドライエッチングによって酸化シリコン膜６０もエッチングされる。上述したように、ドライエッチングによって酸化シリコン膜を面内で均一に除去することは難しい。このため、金属層６２をドライエッチングすることによって、酸化シリコン膜６０には厚さの厚い部分と薄い部分が生じ、場合によっては、酸化シリコン膜６０の全てが除去された部分が生じ得る。酸化シリコン膜６０が除去されてしまうと、半導体領域５９の上面５９ａに段差が形成されることとなる。このように、特許文献１の方法では、上面に段差のない半導体領域を安定して形成することができない。なお、特許文献１の方法において、酸化シリコン膜６０に厚さの厚い部分と薄い部分が生じた状態で不純物イオンが注入されると、不純物イオンの停止深さが面内でばらつき、半導体領域５９の深さが面内でばらついてしまう。
【０００７】
本願は上記の課題を解決する。すなわち、本願は、第１導電型の半導体層に、その半導体層の上面の一部に露出する第２導電型の半導体領域が形成されたＳｉＣ半導体装置において、半導体層の上面と半導体領域の上面との間に段差が形成されず、かつ、その上面に段差のない半導体領域を安定して形成可能とする技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本明細書に開示する第１の製造方法は、炭化珪素を材料とする第１導電型の半導体層に、その半導体層の上面の一部に露出する第２導電型の半導体領域が形成されている半導体装置を製造する方法に関する。この製造方法は、第１層形成工程と、第２層形成工程と、除去工程と、不純物イオン照射工程を有する。第１層形成工程では、半導体層の上面にＮｉ又はＮｉを含む合金で形成される第１層を形成する。第２層形成工程では、第１層形成工程によって形成された第１層の上面に酸化シリコンで形成される第２層を形成する。除去工程では、第２層形成工程によって形成された第２層のうち半導体領域に対応する部分を、第１層を除去することなく除去する。不純物イオン照射工程では、除去工程後に、第１層及び第２層の上面側から半導体層に向かって第２導電型の不純物イオンを照射する。
【０００９】
この製造方法では、半導体層の上面に第１層（Ｎｉ又はＮｉを含む合金）及び第２層（酸化シリコン）を形成し、第２層の一部を除去して半導体領域を形成する部分に開口を形成する。そして、第２層を不純物注入用マスクとして、第１層越しに半導体層に不純物イオンを注入する。第１層越しに不純物イオンを注入するため、半導体層の上面と半導体領域の上面との間に段差が形成されることを防止することができる。また、第１層をＮｉ又はＮｉを含む合金とすると共に第２層を酸化シリコンとするため、第２層の一部を除去して開口を形成する際に、第１層は殆ど除去されない。このため、第１層の厚みを精度よく制御することができ、その結果、上面に段差のない半導体領域を安定して形成することができる。
【００１０】
なお、「第１導電型」及び「第２導電型」とは、ｎ型またはｐ型のいずれかを意味する。すなわち、「第１導電型」がｎ型である場合には「第２導電型」がｐ型であり、「第１導電型」がｐ型である場合には「第２導電型」がｎ型である。
【００１１】
上記の製造方法において、半導体層をｎ型の半導体層とし、半導体領域をｐ型の半導体領域とすることができる。この場合に、不純物イオン照射工程では、Ａｌイオンを照射することができる。これによって、ｎ型の半導体層にｐ型の半導体領域を形成することができる。また、半導体層に向かって照射されたＡｌイオンが第１層の金属原子（Ｎｉ）に衝突することによって、第１層の金属原子（Ｎｉ）を半導体層内に注入することもできる。
【００１２】
また、上記の製造方法は、不純物イオン照射工程によって半導体層に注入されたＡｌイオンを活性化させるアニール工程を有することができる。ここで、第１層の金属原子（Ｎｉ）が半導体層に注入された状態でアニール工程を実行すると、半導体層に注入された第１層の金属原子（Ｎｉ）がシリサイド化する。これによって、ｐ型半導体領域上に電極を設けた場合には、電極とｐ型半導体領域のコンタクト抵抗を低減することができる。
【００１３】
なお、上記の製造方法では、第１層の厚みを１００ｎｍ以下とすることができる。このような構成とすることで、第１層にＮｉ又はＮｉを含む合金を用いても、不純物イオンを半導体層の充分な深さまで注入することができる。
【００１４】
また、本明細書に開示する第２の製造方法は、炭化珪素を材料とする第１導電型の半導体層に、その半導体層の上面の一部に露出する第２導電型の半導体領域が形成されている半導体装置を製造する方法に関する。この製造方法では、マスク層形成工程と、除去工程と、不純物イオン照射工程と、平坦化工程を有している。マスク層形成工程では、半導体層の上面にマスク層を形成する。除去工程では、マスク層形成工程によって形成されたマスク層のうち半導体領域に対応する部分を除去する。不純物イオン照射工程では、除去工程後に、半導体層及びマスク層の上面側から半導体層に向かって第２導電型の不純物イオンを照射する。平坦化工程では、不純物イオン照射工程後に、半導体層の表面を平坦化する。
【００１５】
この製造方法では、半導体層の上面に形成したマスク層の一部を除去して半導体領域を形成する部分を開口し、そのマスク層を不純物注入用マスクとして、半導体層に不純物イオンを注入する。この方法では、半導体層の上面と半導体領域の上面との間に段差が形成されるが、不純物イオン注入後に平坦化工程が行われることで、半導体層の上面と半導体領域の上面との間の段差が除去される。従って、半導体層の上面と半導体領域の上面との間に段差が形成されず、かつ、その上面に段差のない半導体領域を安定して形成することができる。
【００１６】
上記の第２の製造方法の不純物イオン照射工程では、半導体層のうち半導体領域に対応する部分については、平坦化工程で除去される半導体層の厚みより深い位置に第２導電型の不純物イオンを注入することが好ましい。平坦化工程で除去される部位に不純物イオンを注入しなくてもよいため、不純物イオンを注入する回数を減らすことができる。
【図面の簡単な説明】
【００１７】
【図１】実施形態に係る製造方法によって製造されるＳｉＣ半導体装置の一例の断面図。
【図２】第１実施形態に係る半導体装置の製造工程を説明する図（その１）。
【図３】第１実施形態に係る半導体装置の製造工程を説明する図（その２）。
【図４】第１実施形態に係る半導体装置の製造工程を説明する図（その３）。
【図５】第１実施形態に係る半導体装置の製造工程を説明する図（その４）。
【図６】第１実施形態に係る半導体装置の製造工程を説明する図（その５）。
【図７】第１実施形態に係る半導体装置の製造工程を説明する図（その６）。
【図８】第１実施形態に係る半導体装置の製造工程を説明する図（その７）。
【図９】不純物注入工程で実施される複数回のイオン注入を説明するための図であり、縦方向が注入された不純物の濃度値を示し、横方向が半導体層の上面からの距離を示している。
【図１０】第２実施形態に係る半導体装置の製造工程を説明する図（その１）。
【図１１】第２実施形態に係る半導体装置の製造工程を説明する図（その２）。
【図１２】第２実施形態に係る半導体装置の製造工程を説明する図（その３）。
【図１３】第２実施形態に係る半導体装置の製造工程を説明する図（その４）。
【図１４】第２実施形態に係る半導体装置の製造工程を説明する図（その５）。
【図１５】第２実施形態に係る半導体装置の製造工程を説明する図（その６）。
【図１６】従来の製造方法を説明する図（その１）。
【図１７】従来の製造方法を説明する図（その２）。
【図１８】従来の製造方法を説明する図（その３）。
【図１９】従来の他の製造方法を説明する図。
【発明を実施するための形態】
【００１８】
（第１実施形態）
本願の第１実施形態に係る製造方法について説明する。まず、第１実施形態の製造方法によって製造される半導体装置１０について説明する。半導体装置１０は、ショットキーバリアダイオード構造部とｐｎダイオード構造部が交互に形成された、いわゆるジャンクション・バリア・ショットキーダイオード（ＪＢＳダイオード）である。
【００１９】
図１に示すように、半導体装置１０は、ＳｉＣを材料とする半導体基板１３に形成されている。半導体基板１３は、ウェハ基板１２と、ウェハ基板１２上に積層されたドリフト層１４を備えている。ウェハ基板１２は、半導体基板１３の裏面側に配置されている。ウェハ基板１２は、例えば、ｎ型であり、その不純物濃度は１．０×１０１８ｃｍ−３〜１．０×１０２１ｃｍ−３程度の濃度とすることができる。ウェハ基板１２には、例えば、ｎ型の４Ｈ−ＳｉＣ基板（不純物濃度；１．０×１０１９ｃｍ−３，膜厚３５０μｍ）を用いることができる。
【００２０】
ドリフト層１４は、半導体基板１３の表面側に配置されている。ドリフト層１４は、ｎ型であり、その不純物濃度はウェハ基板１２よりも薄くされている。ドリフト層１４の不純物濃度は、１．０×１０１５ｃｍ−３〜５．０×１０１６ｃｍ−３程度とすることができる。ドリフト層１４は、例えば、不純物濃度を５．０×１０１５ｃｍ−３、膜厚を１３μｍとすることができる。ドリフト層１４は、ウェハ基板１２上にエピタキシャル層を成長させることで形成することができる。
【００２１】
ドリフト層１４には、複数の半導体領域１８と、ガードリング２０が形成されている。半導体領域１８は、ｐ型の不純物が比較的に高濃度にドープされたｐ型の半導体領域である。各半導体領域１８は、ドリフト層１４の上面に露出する範囲に島状に形成されている。このため、半導体基板１３の上面１３ａには、ドリフト層１４と半導体領域１８が交互に露出している。後で詳述するように、ドリフト層１４の上面１４ａと半導体領域１８の上面１８ａとは同一平面上に位置し、両者の間には段差が生じていない。半導体領域１８にドープされるｐ型の不純物には、例えば、アルミニウムイオン（Ａｌイオン）を用いることができる。半導体領域１８の不純物濃度は、１．０×１０１７ｃｍ−３〜１．０×１０２０ｃｍ−３程度とすることができ、例えば、不純物濃度を１．０×１０１９／ｃｍ３、膜厚を０．６μｍとすることができる。
【００２２】
ガードリング２０は、ｐ型の不純物がドープされたｐ型半導体領域である。ガードリング２０は、ドリフト層１４の上面に露出する範囲に形成されている。ガードリング２０は、半導体基板１３を平面視したときに、複数の半導体領域１８を取囲むように形成されている。ガードリング２０にドープされるｐ型の不純物には、例えば、アルミニウムイオン（Ａｌイオン）を用いることができる。ガードリング２０の不純物濃度は、１．０×１０１７ｃｍ−３〜１．０×１０２０ｃｍ−３程度とすることができ、例えば、不純物濃度を６．０×１０１７／ｃｍ３、膜厚を０．６μｍとすることができる。
【００２３】
半導体基板１３の裏面（ウェハ基板１２の裏面）の全面には、裏面電極１６が形成されている。裏面電極１６は、ウェハ基板１２とオーミック接触している。裏面電極１６は、例えば、Ｔｉ，Ｍｏ，Ｎｉ（ニッケル），Ｗ（タングステン）等により形成することができる。
【００２４】
半導体基板１３の表面（ドリフト層１４の表面）には、表面電極２２が形成されている。表面電極２２は、ショットキー電極と、そのショットキー電極上に形成された配線電極によって構成されている。ショットキー電極は、ドリフト層１４にショットキー接触する。ショットキー電極は、例えば、Ｍｏ（モリブデン）もしくはＴｉ（チタン）もしくはＮｉ（ニッケル）によって形成することができる。配線電極は、例えば、Ａｌ（アルミニウム）等で形成することができる。
【００２５】
上述した半導体装置１０では、表面電極２２とドリフト層１４によって構成されるショットキーバリアダイオード構造部と、表面電極２２と半導体領域１８によって構成されるｐｎダイオード構造部が、基板面内の一方向に沿って交互に形成されている。このため、半導体装置１０に逆方向の電圧（表面電極２２が低電位となる電位）を印加した場合に、半導体領域１８とドリフト層１４の間のｐｎ接合面から空乏層が伸び、表面電極２２が接合されたドリフト層１４が空乏化される。これにより、ショットキーバリアダイオード構造部におけるリーク電流の発生等が改善される。一方、半導体装置に順方向の電圧（表面電極２２が高電位となる電位）を印加した場合には、ショットキーバリアダイオード構造部によって、順方向電圧降下が抑制される（すなわち、低オン抵抗が実現される）。
【００２６】
次に、上述した半導体装置１０を製造する方法の一例について、図２〜９を参照して説明する。まず、図２に示すように、４Ｈ−ＳｉＣのｎ型のウェハ基板１２（例えば、厚さ３５０μｍ，不純物純度：１．０×１０１９ｃｍ−３）を準備し、そのウェハ基板１２上にエピタキシャル成長によってドリフト層１４（例えば、不純物濃度５．０×１０１５ｃｍ−３、厚さ１３μｍ）を形成する。
【００２７】
次いで、ドリフト層１４に半導体領域１８を形成する。具体的には、まず、図３に示すように、ドリフト層１４の上面にニッケル（Ｎｉ）層２４（例えば、０．０４μｍ）を形成する。図３では、図１の点線で囲まれた領域５０のみを拡大して示している（図４〜８，図１０〜１５において同様）。ニッケル層２４は、蒸着法等によってドリフト層１４の上面に堆積することができる。
なお、ニッケル層２４の膜厚は、１００ｎｍ以下とすることが好ましい。すなわち、不純物イオンが注入される深さは、不純物イオンを注入するエネルギーの大きさと、ニッケル層２４の膜厚によって決まる。このため、ニッケル層４の膜厚を厚くした場合において、不純物イオンの注入深さを変えないためには、不純物イオンの注入エネルギーを大きくしなければならない。しかしながら、不純物イオンの注入エネルギーが大きくなると、その分だけ、大型のイオン注入装置が必要となる。そこで、ニッケル層２４の膜厚が１００ｎｍ以下とすることで、イオン注入装置を大型化することなく、ドリフト層１４の所望の深さに不純物イオンを注入することができる。なお、ドリフト層１４の上面には、Ｎｉを含む合金（例えば、Ｎｉ−Ｍｏ合金，Ｔｉ−Ａｌ合金）で形成される金属層を設けるようにしてもよい。
【００２８】
ドリフト層１４の上面にニッケル層２４を形成すると、次に、ニッケル層２４の上面に酸化シリコン膜２６（例えば、厚さ２．０μｍ）を形成する（図３の状態）。酸化シリコン膜２６の形成には、化学蒸着法（ＣＶＤ法）等の公知の方法を用いることができる。次いで、図４に示すように、酸化シリコン膜２６の表面にレジスト膜２８を形成する。レジスト膜２８の形成は、例えば、スピンコート法等を用いることができる。次いで、図５に示すように、フォトリソグラフィによってレジスト膜２８に半導体領域１８に対応するパターンをパターニングする。これによって、レジスト膜２８に、半導体領域１８を形成する位置に対応する開口部３０が形成される。
【００２９】
次いで、図６に示すように、レジスト膜２８をエッチングマスクとして、反応性イオンエッチング（ＲＩＥ）により、開口部３０に露出している酸化シリコン膜２６を除去する。反応性イオンエッチングには、例えば、ＣＨＦ３あるいはＣＦ４等からなる反応性ガスを用いることができる。上述したように、酸化シリコン膜２６をＲＩＥ等のドライエッチングにより除去すると、酸化シリコン膜２６はバラツキにより面内に均一に除去（エッチング）されていかない。このため、本実施形態では、酸化シリコン膜２６をオーバーエッチングすることによって、半導体領域１８を形成する領域上の酸化シリコン膜２６を完全に除去する。なお、酸化シリコン膜２６をオーバーエッチングすると、ニッケル層２４もエッチングガスに曝される。しかしながら、反応性ガス、エッチング条件等を適切に選択することで、ニッケル層２４に対しては殆どエッチング効果を奏しない。このため、ニッケル層２４は、酸化シリコン膜２６の開口部３０に露出する範囲内で、略均一の厚さとなる。
【００３０】
次いで、図７に示すように、レジスト膜２８を除去し、その後に、酸化シリコン膜２６をマスクとして、ドリフト層１４の上方よりｐ型の不純物イオン（例えば、Ａｌイオン（アルミニウムイオン））を照射する。酸化シリコン膜２６が形成されている範囲では、照射されたｐ型不純物イオンは酸化シリコン膜２６内で停止し、ドリフト層１４内には注入されない。一方、酸化シリコン膜２６が形成されていない範囲では、照射されたｐ型不純物イオンがニッケル層２４を通過し、ドリフト層１４内に注入される。上述したように、ニッケル層２４は開口部３０が形成された範囲内で略均一の厚さであるため、照射されたｐ型不純物イオンの停止深さが面内でバラツクことが抑制される。また、照射されたｐ型不純物イオン（Ａｌイオン）の一部は、ニッケル層２４内のニッケル原子に衝突し、衝突されたニッケル原子の一部がドリフト層１４内に注入される現象が生じる（いわゆる、ノックオン現象が生じる）。
【００３１】
なお、ＳｉＣ半導体装置では、熱拡散係数が小さいため、ドリフト層１４の表面から所定の深さ範囲まで半導体領域１８を形成するためには、ｐ型不純物イオンの注入エネルギーを変えながら複数回のイオン注入を行う。すなわち、図９に示すように、注入エネルギーを変えることで濃度値のピークが深さ方向に変化する多段階（例えば、７段階（７０〜８２））のイオン注入を行うことで、深さ方向に不純物濃度が一定となる半導体領域１８が形成される。このため、半導体領域１８を所望のｐ型不純物濃度（例えば、１．０×１０１９／ｃｍ３）で所望の深さ（例えば、０．６μｍ）としたい場合は、図９のグラフの縦軸に示す濃度値Ｐが１．０×１０１９／ｃｍ３となるように各イオン注入の不純物イオンのドーズ量を決め、図９のグラフの横軸に示す深さＡ’が０．６μｍとなるように各イオン注入の注入エネルギーを決定すればよい。これによって、図７の符号１８ａで示す領域にｐ型不純物イオンが注入される。
【００３２】
次いで、残っている酸化シリコン膜２６及びニッケル層２４をウェットエッチングで順に除去し、１０００℃以上の温度（例えば、１６００℃）で活性化処理（アニール処理）を行う。これによって、図８に示すように、ｐ型不純物イオンが注入された領域がｐ型の半導体領域１８となる。なお、上述したように、ニッケル層２４越しに不純物注入を行うことで、半導体領域１８内にはニッケル原子も注入されている。このため、活性化処理を行うことで、半導体領域１８内のニッケル原子がシリサイド化する。これによって、半導体領域１８と表面電極２２とのオン抵抗が低減し、両者のオーミックコンタクト性が改善される。
【００３３】
ドリフト層１４に半導体領域１８が形成されると、次に、ガードリング２０（例えば、ｐ型不純物濃度４．０×１０１７／ｃｍ３，膜厚０．６μｍ）を形成する。ガードリング２０の形成は、従来と同様の方法により形成することができる。すなわち、ドリフト層１４の上面に酸化シリコン膜を形成し、その酸化シリコン膜をフォトリソグラフィによってパターニングする。次いで、パターニングした酸化シリコン膜をマスクとして、ドリフト層１４内に不純物イオンを注入する。次いで、酸化シリコン膜を除去し、注入した不純物イオンを１０００℃以上の高温で活性化処理することで、ガードリングが形成される。なお、上述した説明から明らかなように、ガードリング２０を形成する際は、ドリフト層１４の上面に酸化シリコン膜を直接形成するため、ドリフト層１４の上面とガードリング２０の上面の間には段差が形成される。ただし、上述した半導体領域１８と同様の方法でガードリング２０を形成することができる。これによって、ドリフト層１４の上面とガードリング２０の上面の間に段差が形成されないようにすることができる。
【００３４】
次いで、スパッタ装置を用いてウェハ基板１２の裏面に金属層（例えば、ニッケル層）を成膜し、その金属層（Ｎｉ層）を８００℃以上の温度（例えば、１０００℃）のアニール処理によりシリサイド化する。これによって、ウェハ基板１２の裏面に裏面電極１６を形成する。次いで、ドリフト層１４の表面全体に絶縁膜（図示しない）を形成し、その絶縁膜に開口部を形成する。次いで、その開口部に露出するドリフト層１４、半導体領域１８及びガードリング２０の表面に、真空蒸着装置を用いてショットキー電極（例えば、モリブデン）を成膜し、そのショットキー電極上にアルミニウム電極を成膜する。これによって、表面電極２２が形成される。
【００３５】
上述したように本実施形態の製造方法によると、ドリフト層１４の上面１４ａと半導体領域１８の上面１８ａとの間に段差が生じず、また、半導体領域１８の上面１８ａを平坦に形成することができる。このため、半導体装置１０に逆方向の電圧を印加したときのリーク電流の発生を効果的に抑制することができる。すなわち、ドリフト層１４の上面１４ａと半導体領域１８の上面１８ａとの間に段差が生じている場合（図１８に示すような場合）や、半導体領域１８の上面１８ａに段差が生じている場合には、それらの段差のエッジ部に電界集中が生じ、それによってリーク電流が増大する。しかしながら、本実施形態の製造方法によって製造された半導体装置１０では、ドリフト層１４の上面１４ａと半導体領域１８の上面１８ａとの間に段差が生じず、また、半導体領域１８の上面１８ａが平坦に形成されるため、リーク電流の発生を効果的に抑制することができる。
【００３６】
また、本実施形態の製造方法では、不純物イオン注入時のニッケル層２４の厚みが略均一となっているため、照射されたｐ型不純物イオンの停止深さが面内でバラツクことが抑制される。これによって、半導体領域１８の深さ方向のバラツキが抑制され、半導体装置１０の特性を安定化させることができる。
【００３７】
さらに、本実施形態の製造方法では、ニッケル層２４越しに不純物イオンを注入することで、半導体領域１８内に注入されたニッケル原子がシリサイド化するため、半導体領域１８と表面電極２２とのオン抵抗が低減し、両者のオーミックコンタクト性が改善される。これによって、半導体装置１０に大電流を流すことができる。
【００３８】
（第２実施形態）
本願の第２実施形態に係る製造方法について、上述した半導体装置１０を製造する場合を例として説明する。なお、第２実施形態の製造方法は、ドリフト層１４に半導体領域１８を形成する手順のみが、第１実施形態の製造方法と相違する。このため、ドリフト層１４に半導体領域を製造する手順についてのみ説明する。
【００３９】
第２実施形態の製造方法では、図１０に示すように、まず、ドリフト層１４の上面に酸化シリコン膜３２（例えば、厚さ２．０μｍ）を形成する。次いで、図１１に示すように、酸化シリコン膜２６の表面にレジスト膜３４を形成する。次いで、図１２に示すように、フォトリソグラフィによってレジスト膜３４に半導体領域１８に対応するパターンをパターニングする。
【００４０】
次いで、図１３に示すように、レジスト膜３４をエッチングマスクとして、ＣＨＦ３あるいはＣＦ４等の反応性ガスを用いた反応性イオンエッチング（ＲＩＥ）により、開口部３６に露出している酸化シリコン膜３２を除去する。この際、酸化シリコン膜３２をオーバーエッチングすることによって、半導体領域１８を形成する領域上の酸化シリコン膜３２を完全に除去する。なお、酸化シリコン膜３２をオーバーエッチングするため、ドリフト層１４もエッチングされる。その結果、ドリフト層１４のうち酸化シリコン膜３２に覆われた部分の上面１４ｂと、開口部３６に露出する部分の上面１４ａとの間に段差が形成される。
【００４１】
次いで、図１４に示すように、レジスト膜３４を除去し、酸化シリコン膜３２をマスクとして、ドリフト層１４の上方よりｐ型の不純物イオン（例えば、Ａｌイオン）を照射する。酸化シリコン膜３２が形成されている範囲では、照射されたｐ型不純物イオンは酸化シリコン膜３２内で停止し、酸化シリコン膜２６が形成されていない範囲では、照射されたｐ型不純物イオンがドリフト層１４内に注入される。ｐ型不純物イオンの注入は、上述した第１実施形態と同様、注入エネルギーが異なる複数回のイオン注入工程を実施することで行われる。なお、図１４において、符号３８で示す領域はｐ型不純物イオンが注入された領域である。
【００４２】
次いで、残っている酸化シリコン膜３２をウェットエッチングで除去し、次いで、図１５に示すように、ドリフト層１４の表面をＣＭＰ（Chemical Mechanical Polishing）によって平坦化する。これによって、ドリフト層１４の表層部４０が除去され、ドリフト層１４と領域３８との段差が消滅し、また、領域３８の上面も平坦化される。なお、ドリフト層１４の表層部４０は、酸化シリコン膜３２をエッチングするドライエッチング工程や、ｐ型不純物イオンを注入するイオン注入工程によって、ダメージが与えられている。ＣＭＰによってダメージが与えられた表層部４０が除去されるため、半導体装置１０の特性（例えば、リーク電流特性）を向上することができる。
【００４３】
ドリフト層１４の表面を平坦化すると、１０００℃以上の温度（例えば、１６００℃）で活性化処理（アニール処理）を行う。これによって、ｐ型不純物イオンが注入された領域３８がｐ型の半導体領域１８となる。以降は、第１実施形態と同様に、ガードリング２０、裏面電極１６及び表面電極２２を形成する。
【００４４】
第２実施形態の製造方法でも、ドリフト層１４の上面１４ａと半導体領域１８の上面１８ａとの間に段差が生じず、また、半導体領域１８の上面１８ａを平坦に形成することができる。このため、半導体装置１０に逆方向の電圧を印加したときのリーク電流の発生を効果的に抑制することができる。特に、ドライエッチングやイオン注入によってダメージが与えられた表層部４０が除去されているため、リーク電流の発生を効果的に抑制することができる。
【００４５】
なお、第２実施形態の製造方法では、イオン注入後にドリフト層１４の表層部４０を除去する。このため、イオン注入時にはドリフト層１４の表層部４０に不純物イオンを注入しないようにすることができる。すなわち、除去される表層部４０より深い位置から不純物イオンが注入されるようにする。これによって、無駄な不純物イオンの注入が行われず、不純物イオン注入工程を短縮することができる。例えば、図９のイオン注入工程７０〜８２のうち、ドリフト層１４の表層部４０に注入されるイオン注入工程７０，７２を省略することができる。
【００４６】
また、上述した第２実施形態の製造方法においては、ドリフト層１４の上面に酸化シリコン膜３２を形成し、この酸化シリコン膜３２をイオン注入用のマスクとして使用した。しかしながら、イオン注入用のマスクとしては、酸化シリコン膜３２に限らず、ｐ型不純物イオン（Ａｌイオン等）を遮蔽する能力のある膜であればいずれでもよい。
【００４７】
以上、本願の技術を具現化した具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上述した実施形態では、ジャンクション・バリア・ショットキーダイオードを製造する場合を例に説明したが、本実施形態の製造方法は、このような半導体装置に限られない。第１導電型の半導体層に第２導電型の半導体領域が形成され、その半導体領域が第１導電型の半導体層の表面に露出しているものであれば、どのような半導体装置にも適用することができる。例えば、電界効果トランジスタ（ＭＯＳＦＥＴ，接合型電界効果トランジスタ等）等の素子構造が形成されたＳｉＣ半導体装置に適用することができる。また、ｐ型の半導体層にｎ型の半導体領域を形成する場合にも適用することができる。
【００４８】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は、複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４９】
１０：半導体装置
１２：ウェハ基板
１３：半導体基板
１４：ドリフト層
１６：裏面電極
１８：半導体領域
２０：ガードリング
２２：表面電極
２４：ニッケル層
２６，３２：酸化シリコン膜
２８，３４：レジスト膜
３０：表面電極
【図１】
0005567830.tif 000002
【図２】
0005567830.tif 000003
【図３】
0005567830.tif 000004
【図４】
0005567830.tif 000005
【図５】
0005567830.tif 000006
【図６】
0005567830.tif 000007
【図７】
0005567830.tif 000008
【図８】
0005567830.tif 000009
【図９】
0005567830.tif 000010
【図１０】
0005567830.tif 000011
【図１１】
0005567830.tif 000012
【図１２】
0005567830.tif 000013
【図１３】
0005567830.tif 000014
【図１４】
0005567830.tif 000015
【図１５】
0005567830.tif 000016
【図１６】
0005567830.tif 000017
【図１７】
0005567830.tif 000018
【図１８】
0005567830.tif 000019
【図１９】
0005567830.tif 000020