(57)【特許請求の範囲】
【請求項１】
電力変換装置を構成するスイッチング素子と、
前記スイッチング素子のオン／オフを切り替えるためのゲート信号を発生する制御演算手段と、
前記ゲート信号を変調する為の所定周波数の交流信号を発生する発振手段と、
前記発生されたゲート信号の立ち上がり及び立下りの各所定時間内において、前記交流信号の振幅を変化させ、前記ゲート信号を変調する変調手段と、
前記変調手段にて変調されたゲート信号を復調し、前記スイッチング素子のゲートに供給する復調手段と、
前記制御演算手段と前記スイッチング素子間の絶縁を確保した上で、前記変調手段にて変調されたゲート信号を前記復調手段に伝送し、プリント基板上に実装されたトランスと、
を具備することを特徴とするスイッチング素子駆動回路。
【請求項２】
前記トランスの２次側に並列接続されたコンデンサを具備し、
前記トランスと前記コンデンサは共振回路を構成し、
前記ゲート信号を変調する為の交流信号の所定周波数は、前記共振回路の共振周波数に設定されることを特徴とする請求項１記載のスイッチング素子駆動回路。
【請求項３】
前記振幅変調手段は、前記発振手段にて発生された前記交流信号の振幅をオペアンプの入力抵抗の切り替えによって変化させることを特徴とする請求項１記載のスイッチング素子駆動回路。
【請求項４】
前記振幅変調手段は前記電力の伝送に影響を与えない時間だけ前記振幅を変化させ、
前記トランスの２次側に設けられた整流回路または安定化電源回路もしくはその両方を含む電源手段と、
前記電源手段により電源供給され、前記振幅が変化した時間を検波する検波回路を備え、前記変調されたゲート信号を復調する復調手段と、
を具備することを特徴とする請求項１又は２記載のスイッチング素子駆動回路。
【請求項５】
前記復調手段は、前記検波回路の出力信号に対して、該出力信号が減衰するときに該信号に遅延を与えるフィルタを含むことを特徴とする１又は２記載のスイッチング素子駆動回路。
【請求項６】
前記変調手段は、前記ゲート信号の立ち上がり及び立下りの各所定時間内において、前記交流信号の振幅を０にすることを特徴とする請求項１〜５のうち１項記載のスイッチング素子駆動回路。
【請求項７】
電力変換装置を構成するスイッチング素子のオン／オフを切り替えるためのゲート信号を伝送する方法であって、
前記ゲート信号を制御演算手段にて発生し、
前記ゲート信号を変調する為の所定周波数の交流信号を発生し、
前記発生されたゲート信号の立ち上がり及び立下りの各所定時間内において、前記交流信号の振幅を変化させ前記ゲート信号を変調し、
前記変調されたゲート信号をトランスを介して伝送し、
前記変調及び伝送されたゲート信号を復調し、
前記復調されたゲート信号を前記スイッチング素子のゲートに伝送し、
を具備することを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置を構成するスイッチング素子にゲート信号を供給するスイッチング素子駆動回路小型化に関する。
【背景技術】
【０００２】
直流電力を交流電力に変換して負荷を駆動する際に、電力変換装置としてインバータが用いられる。特に、電気自動車やハイブリッド自動車においては、バッテリから供給される直流電力を交流電力に変換し、電動機を駆動すると共に回転を制御する目的でインバータが用いられる。インバータはＩＧＢＴやＭＯＳＦＥＴなどのスイッチング素子で構成されており、スイッチング素子をオン／オフさせることにより電力を変換している。スイッチング素子をオン／オフする際に必要となるのが、スイッチング素子駆動回路である。
【０００３】
電気自動車やハイブリッド自動車においては、搭乗スペースの確保やバッテリ体積の増大により、インバータの小型化が望まれている。インバータを構成するものにはスイッチング素子、コンデンサ、スイッチング素子駆動回路などがある。
【０００４】
インバータ制御回路に接続されるスイッチング素子駆動回路は、前記制御回路とスイッチング素子を絶縁しつつ、スイッチング素子をオン／オフさせる信号を制御回路から受信し、スイッチング素子に伝送する機能を有している。一般に、オン／オフ信号はフォトトランジスタなどの光絶縁素子で伝送し、スイッチング素子のゲートを充電するための電力は、フライバックコンバータなどの絶縁電源を使用して供給する。しかしフォトトランジスタは、寿命によって信号が伝送できなくなる恐れがあり、フライバックコンバータはインダクタンスを確保するための大きなトランスを必要とすることが課題となっている。
【０００５】
従来においては、プリント基板にトランスを実装し、コンデンサと共振回路を形成してオン／オフ信号を伝送するものがある。共振周波数の交流電力でトランスを駆動することによって、電力伝送の効率を上げている。その結果、冷却機構を省略でき、小型化が可能となる。さらに、オン／オフ信号はトランスを駆動する交流電力の周波数を切り替えることによって小型トランスを介して伝送し、光絶縁素子を用いない電力伝送を実現している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２７４２６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述したような従来例においては、スイッチング素子を駆動するオン／オフ信号を、トランスに供給する電圧の周波数を切り替えることによって伝送している。例えば、オフについてはトランスとコンデンサの共振周波数の信号としてオフ信号を伝送し、オンについては共振周波数より高い周波数の信号としてオン信号を伝送する。この場合、スイッチング素子がオフの期間においては、トランスとコンデンサの共振が成立するため、共振回路のインピーダンスがほぼ無限大となり、トランス１次側に電流はほとんど流れない。しかし、スイッチング素子がオンの期間においては、トランスとコンデンサの共振が成立しないため、トランス１次側に余分な励磁電流が流れ、トランスの抵抗成分における損失が増大する。このため、トランスの発熱が大きくなり、これを冷却するためにトランスの実装面積を大きくせざるを得ないという課題があった。
【０００８】
本発明は上述した課題を解決するためになされたものであり、電力伝送効率がよく、より小型のスイッチング素子駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
実施形態に係るスイッチング素子駆動回路は、電力変換装置を構成するスイッチング素子と、スイッチング素子のオン／オフを切り替えるためのゲート信号を発生する制御演算手段と、前記スイッチング素子と上記制御演算装置間の絶縁を確保した上で、上記スイッチング素子のゲートに電力を伝送しプリント基板上に実装されたトランスと、前記電力を伝送する為に所定周波数の交流信号を発生する発振手段と、前記発振手段から発生した信号を増幅し、前記トランスに供給する増幅回路と、前記スイッチング素子のオン／オフを切り替えるゲート信号の立ち上がり及び立下りの所定時間内において、前記交流信号の振幅を変化させ、前記ゲート信号を変調する変調手段と、を具備する。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係るスイッチング素子駆動回路の回路構成図。
【図２】上記実施形態のプリント基板に実装した空芯トランスのパターン配線図。
【図３】上記実施形態の各電圧信号のタイミングチャート。
【図４】上記実施形態のタイミングチャート詳細図。
【図５】上記実施形態のタイミングチャート詳細図。
【発明を実施するための形態】
【００１１】
以下、本発明に係るスイッチング素子駆動回路の実施形態について、図面を参照して説明する。
【００１２】
（構成）
図１は、実施形態の構成を示す回路図である。
【００１３】
マイクロコントローラ１０１からはインバータのスイッチング素子１０２をオン／オフさせるゲート信号１０３が出力される。スイッチング素子１０２をオンさせるときはゲート信号１０３の電圧はロウ状態になり、オフさせるときにはハイ状態をとる。回路１０４は、ゲート信号１０３のハイ／ロウが切り替わるエッジを検出するエッジ検出回路である。
【００１４】
発振回路１０５からはゲート信号１０３を変調させる高周波交流電圧１０６が出力される。交流電圧１０６の周波数は、トランス二次側に接続された並列コンデンサ１０７とトランス１０８で構成される共振回路の共振周波数とする。交流電圧１０６は抵抗１０９とそれと並列に接続した抵抗１１０およびアナログマルチプレクサ１１１を通して、オペアンプ１１２で構成される反転増幅回路に入力する。アナログマルチプレクサ１１１は、エッジ検出回路１０４の出力信号１１６を制御入力とするアナログスイッチとして動作する。
【００１５】
エッジ検出回路１０４は抵抗１１３、コンデンサ１１４のフィルタとＸＯＲ素子１１５から構成される。出力信号１１６はアナログマルチプレクサ１１１のコントロール端子に接続され、エッジ検出回路１０４の出力信号１１２がハイのとき、アナログマルチプレクサ１１１はオフし、抵抗１０９のみを通して反転増幅回路に交流電圧１０６が入力される。エッジ検出回路１０４の出力信号１１２がロウのとき、アナログマルチプレクサ１１１はオンし、抵抗１０９と抵抗１１０の並列接続を通して交流電圧１０６が反転増幅回路に入力される。エッジ検出回路１０４とアナログマルチプレクサ１１１及びその周辺回路は、ゲート信号の立ち上がり及び立下りの各所定時間内において、交流信号１０６の振幅を変化させ、ゲート信号を変調する変調手段として機能する。
【００１６】
反転増幅回路はフィードバック抵抗１１７によって入力信号１０６を電圧増幅し、増幅された信号はＢ級プッシュプル回路１１８にて電力増幅される。Ｂ級プッシュプル回路１１８の効率をできるだけ高くするため、反転増幅回路の出力電圧のピークは電源電圧１１９にできるだけ近くなるように、入力抵抗１０９とフィードバック抵抗１１７によるゲインを決定することが望ましい。
【００１７】
変調及び電力増幅されたゲート信号（交流信号）、は、カップリングコンデンサ１２０を通して、トランス二次側並列コンデンサ１０７とトランス１０８で構成される共振回路に供給される。このカップリングコンデンサ１２０は、力率を補償する（１にする）ために設けられている。
【００１８】
本実施形態では、トランス１０８をプリント基板の銅箔パターン配線で構成し、トランス１０８の小型化を実現する。図２にトランス１０８の構造を示す。本実施形態においてはプリント基板を４層とし、上から第１層，第２層，第３層，第４層の順に重なっている。また、第１−第２層がトランスの１次側を構成し、第３層−第４層が２次側を構成する。
【００１９】
第１層に配置したカップリングコンデンサ１２０に接続されたパターン２０１は、内側に向かって渦を描くように配線する。渦の中心まで配線したら、ビア２０２を通して第２層に接続し、内側から外側に向かって渦を描くようにパターン２０３を配線する。ビア２０２はトランスの１次−２次間の絶縁を確保する為に、第１−第２層のみを接続するブラインドビアとする。第１層のパターン２０１を流れる電流によって発生する磁束と、第２層のパターン２０３を流れる電流によって発生する磁束が強め合うように、電流が流れる方向を一致させる。つまり、第２層の配線が渦を描く方向は第１層目の方向と逆にする。パターン２０３の最も外側は、１次側回路のグラウンドに接続される。
【００２０】
２次側のパターン２０４，２０５も１次側と同様にし、第３−第４層の磁束が強めあうように渦を描くよう配線する。第３−第４層間を接続するビア２０６もブラインドビアとし、絶縁確保の為に第２層まで貫通しないようにする。また、１次側で発生した磁束が２次側にできるだけ通過するように、１次側トランスの真下に配線するのが望ましい。なお、第１−第２層のパターンを巻く方向に対して、第３−第４層の巻く方向はどちらでもよい。絶縁確保のために、第１−第２層の配線の取り出し位置に対し、第３−第４層の配線の取り出し位置をできるだけ離す。第３層のパターン２０４を二次側並列コンデンサ１０７に接続するために、ビア２０７を設けて第４層へ取り出す。このビア２０７も一次側との絶縁のため、ブラインドビアとする。第３−第４層の配線は二次側並列コンデンサ１０７に接続され、トランス１０８と並列共振回路を構成する。
【００２１】
変調されたゲート信号は交流電圧１２１としてトランス１０８の二次側に伝送され、倍電圧整流回路１２２で直流電圧１２３に整流される。なお、二次側に出力される交流電圧１２１のピーク値が、スイッチング素子１０２を駆動するのに十分大きな値であれば、より部品構成点数が少ない半波整流回路として構成してもよい。直流電圧１２３はリニアレギュレータ１２４を通して安定化された直流電圧１２５を出力する。このようにリニアレギュレータ１２４は定電圧発生回路として機能する。直流電圧１２３と直流電圧１２５の電位差は小さいほうが、リニアレギュレータ１２４の発熱が小さく効率がよい。そのため、リニアレギュレータ１２４は低ドロップアウト電圧でも動作するＬＤＯ(low drop output)タイプのものがよい。このため、直流電圧１２５が少しだけ直流電圧１２３を上回るように、一次側の電源電圧１１９を決定する。直流電圧１２３、１２５は二次側を構成する各ＩＣや部品に直流電力を供給する。
【００２２】
整流回路１２２前段の交流電圧１２１の振幅を検知する復調回路が設置され、スイッチング素子のオン／オフ信号を復調する。復調回路は検波回路１２６、コンパレータ１２７とＤ型フリップフロップ１２８を含む。コンパレータ１２７の電源電圧および分圧抵抗１２９，１３０は、リニアレギュレータ１２４の前段に接続する。
【００２３】
交流電圧１２１は、ピークホールド機能を有する検波回路１２６に入力する。検波回路１２６の出力信号１３１は、スイッチング素子１０２がオン／オフする場合のある時間Ｐ１（図３参照）だけ振幅が下降する。この電圧１３１と、直流電圧１２３を抵抗１２９，１３０で分圧した電圧１３２とをコンパレータ１２７で比較し、出力信号１３３をフィルタ回路１３５に入力する。コンパレータ１２７の非反転入力端子と出力端子にはヒステリシス電圧を設定するための抵抗１３４を接続する。
【００２４】
フィルタ回路１３５はダイオード１３６、コンデンサ１３７、抵抗１３８で構成され、その出力信号１３９はＤ型フリップフロップ１２８のクロック端子に入力する。
【００２５】
スイッチング素子１０２のゲート端子をＤ型フリップフロップ１２８のＤ端子に接続する。この構成により、Ｄ型フリップフロップ１２８の出力端子Ｑからは、ゲート信号１０３を反転した信号が出力される。Ｑ出力信号１４０はゲートドライブＩＣ１４１に入力され、反転すると共に電流増幅される。電流増幅された信号は、プッシュプル回路１４２、ゲート抵抗１４３を通して、スイッチング素子１０２のゲートに電荷を充放電する。また、ゲート電荷を放電するための抵抗１４４をスイッチング素子１０２のゲート端子に接続する。 
（作用）
次に、上述したように構成された本実施形態の作用を詳細に説明する。
【００２６】
図３に各信号のタイミングチャートを示す。
【００２７】
ここでは、スイッチング素子１０２をオフからオン状態に切り替える際の動作を例にとって説明する。この場合、マイクロコントローラ１０１から出力されるゲート信号１０３が時刻Ｔ１でハイからロウになる。そして、エッジ検出回路１０４の出力信号１１６は時刻Ｔ１でロウから短時間ハイに転じ、時刻Ｔ２で再びロウに戻る。この時間Ｐ１はスイッチング周期より十分短い時間とし、エッジ検出回路１０４の回路定数で設定できる。
【００２８】
オペアンプ１１２は、時刻Ｔ１までは交流電圧１０６を、抵抗１０９、１１０の並列抵抗とフィードバック抵抗１１７の抵抗比に対応するゲインで増幅した信号を出力し、Ｔ１からＴ２の間Ｐ１では抵抗１０９とフィードバック抵抗１１７の抵抗比に対応するゲインで増幅した信号を出力する。その結果、二次側の交流電圧１２１が図３のように出力される。なお、Ｔ１からＴ２の間Ｐ１は交流信号１０６の伝送を停止、すなわち振幅を０としてもよい。
【００２９】
二次側の交流電圧１２１が入力される検波回路１２６は、入力電圧のピークを検出（維持）することによって、エッジ波形信号１３１を出力する。このピークを維持する時間は、検波回路１２６のＲＣ時定数によって設定する。
【００３０】
信号１３１をコンパレータ１２７に入力し、分圧した電圧１３２を閾値として信号１３３を生成する。この信号１３３は一次側のエッジ検出回路１０４の信号１１６に相当する。
【００３１】
信号１３３はフィルタ回路１３５に入力される。フィルタ回路１３５はダイオード１３６、コンデンサ１３７、抵抗１３８で構成される。従って、フィルタ回路１３５の出力信号立ち上がりは、フィルタ回路の出力がそのまま現れ、信号の立ち下がりはコンデンサ１３７、抵抗１３８のＲＣ時定数によって遅延され、信号１３９が出力される。信号１３９をＤ型フリップフロップ１２８のクロック端子に入力する。Ｄ型フリップフロップ１２８のＤ端子はゲート電圧１４５と同電位である。
【００３２】
初期の時点ではスイッチング素子のゲート電圧１４５は、放電抵抗１４４の作用により基準電圧（スイッチング素子１０２のエミッタ電圧）と同電位なので、Ｄ端子はロウである。信号１３９の立ち上がり（Ｔ１）によりクロックが立ち上がり、Ｄ型フリップフロップ１２８の出力端子ＱにはＤ端子と同じレベルの信号１４０が出力され、ロウ状態にリセットされる。信号１４０はゲートドライブＩＣ１４１に入力して反転及び電流増幅され、プッシュプル回路１４２、ゲート抵抗１４３を通してスイッチング素子１０２のゲート容量を充電し、信号１４５がハイとなりスイッチング素子１０２がターンオンする。
【００３３】
ゲート電圧１４５の立ち上がりと同時に、Ｄ型フリップフロップ１２８のＤ端子はハイ状態に移る。クロック信号１３９が立ち下がるときには、出力端子Ｑのレベルは変化しない。
【００３４】
時刻Ｔ３において再びクロック信号１３９が立ち上がるときは、Ｄ型フリップフロップ１２８の出力端子ＱにＤ端子のハイレベル信号が出力され、ゲートドライブＩＣ１４１にて反転し、プッシュプル回路１４２を通してゲート電荷が放電される。この結果、信号１４５はロウとなり、スイッチング素子１０２をターンオフさせる。このように、信号１４５は変調されたゲート信号１２１を復調した信号であって、ゲート信号１０３を正確に再現している。
【００３５】
（効果）
特許文献１においては、スイッチング素子をオンさせる全期間に渡って変調周波数を高くしている。例えばトランス１０８とコンデンサ１０７で構成される共振回路の共振周波数からずれた電圧を印加すると、共振回路のインピーダンスが著しく低下し、トランス１０８の励磁電流が増大する。その結果、トランス１０８の抵抗成分で消費されるジュール損失が増大し、トランス１０８の発熱によって温度が上昇する。プリント基板のパターンで実装されるトランス１０８は、ＦＲ−４などの熱抵抗が大きい絶縁材で囲まれているので、発熱による温度上昇は大きくなる。さらに、ＦＲ−４のガラス転移温度を超えると基板が劣化し、最悪の場合には発火することがある。このような事態を避ける為に放熱面積を確保し、結果的にトランスの面積が大きくなり、課題の解決には至らない。
【００３６】
本実施形態によれば、交流電圧１０６の周波数はどのような状況においても一定値（並列コンデンサ１０７とトランス１０８で構成される共振回路の共振周波数）としているため、トランスにおける効率は低下しない。
【００３７】
本実施形態のように振幅を変調する方法では、Ｂ級プッシュプル回路１１８においては、期間Ｐ１のように電源電圧と出力電圧の差が大きくなるとき効率が低下する。しかし、効率が低下するのはスイッチング素子のオン／オフが切り替わる極短い時間なので、平均的な効率はほとんど低下しない。また、この時間に交流信号１０６の伝送を完全に停止してもよく、停止時間は極短い時間なので二次側の電源電圧１２３、１２５は低下することはない。
【００３８】
以上のように、トランスおよびＢ級プッシュプル回路１１８の温度上昇を最小限に抑えられ、実装面積を小さくすることができる。
【００３９】
また、特許文献１はプリント基板の２面のみ使用してトランスを構成しているため、配線を外部に取り出すための渡し配線が必要となる。それに対し、本実施形態においてはプリント基板の内層を利用し、層間の接続をブラインドビアとしていることから、渡し配線が不要となる。
【００４０】
さらに、１つのコイルの形成に複数層を利用しているので、トランスの巻き数を全体として増やすことができ、結果としてトランスの実装面積を低減できる。
【００４１】
また、コンパレータ１２７の電源および分圧抵抗１２９、１３０はリニアレギュレータの前段に接続されているため、負荷が重くなるなど何らかの原因で電源電圧１２３が低下した場合に、分圧抵抗１２９、１３０の出力電圧１３２も共に低下し、コンパレータ１２７の出力は変化せず、誤ってスイッチング素子１０２のゲートがオンされることはない。
【００４２】
フィルタ回路１３５はスイッチング素子駆動回路の誤作動防止のために設置する。フィルタ回路１３５の効果を図４、図５を用いて説明する。まず、図４はフィルタ回路１３５が設置されていないときの信号１０３、１３１、１３２、１３３、１４０の詳細な波形である。このときはコンパレータ１２７の出力端子をＤフリップフロップ１２８のクロック端子に直接接続する。
【００４３】
検波回路１２６の出力信号１３１は、コンパレータ１２７にて分圧抵抗１２９、１３０の出力電圧１３２と比較され、信号１３３が出力される。時刻Ｔ１においてエッジ検出期間が開始し、時刻Ｔ４において信号１３１がエッジ検出期間から通常期間へ遷移する（ロウに低下する）。共振周波数によって決まる１周期の時間Ｐ２が、通常期間へ完全に遷移する時間より短い場合、完全に遷移する前に信号１３１の電圧がＰ３のように低下する。このように信号１３１が閾値電圧１３２より高くなった後に再び低下すると、コンパレータ１２７が動作し、意図しないエッジ波形１３３ａを出力してしまう。このようなエッジ波形１３３ａはゲート信号１４５を反転し、このゲート信号は元のゲート信号１０３とは異なる波形となる。
【００４４】
以上の意図しないゲート信号１４５を入力すると上下アームが短絡し、スイッチング素子１０２に過大な電流が流れ、損傷する恐れがある。
【００４５】
以上の現象を防止するためにフィルタ回路１３５を設置する。図５はフィルタ回路１３５を設置したときの信号１０３、１３１、１３２、１３３、１３９、１４０の詳細な波形である。
【００４６】
フィルタ回路１３５を設置したことによって信号１３３の立ち下がりのみに遅延が生じた信号１３９が生じている。従って、意図しないエッジ波形１３３ａが生じても信号１３９が再び立ち上がることはないので、Ｄフリップフロップのクロック入力回路は反応せず、正常なゲート信号１４５が生成する。このため、より信頼性の向上したスイッチング素子駆動回路を提供できる。
【００４７】
以上の説明はこの発明の実施の形態であって、この発明の装置及び方法を限定するものではなく、様々な変形例を容易に実施することができるものである。例えば本発明は、上記インバータのみならず、交流電力を直流電力に変換するコンバータにも適用できることは明らかである。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。
【符号の説明】
【００４８】
１０１…マイクロコントローラ、１０２…スイッチング素子、１０３…ゲート信号、１０４…エッジ検出回路、１０５…発振回路、１０７…二次側並列コンデンサ、１０８…空芯トランス、１１１…アナログマルチプレクサ、１１２…ＯＰアンプ、１１８…Ｂ級プッシュプル回路、２０２…ブラインドビア、１２２…倍電圧整流回路、１２６…検波回路、１２８…Ｄ型フリップフロップ、１４１…ゲートドライブＩＣ。
【図１】
0005492114.tif 000002
【図２】
0005492114.tif 000003
【図３】
0005492114.tif 000004
【図４】
0005492114.tif 000005
【図５】
0005492114.tif 000006