(57)【特許請求の範囲】
【請求項１】
第１方向に延びる複数のゲートが前記第１方向に直交する第２方向に並べて配置されているセル列が、複数個、前記第１方向に並べて配置されており、
前記複数のセル列は、それぞれ、
前記ゲートの下に形成されており、前記第２方向にそれぞれ延びている第１導電型ウエル領域および第２導電型ウエル領域を備え、
前記複数のセル列のうちの１つである第１のセル列は、
前記第１導電型ウエル領域において、前記第１導電型ウエル領域と同一導電型の不純物が注入されてなる第１のウエル電位給電領域と、
前記第１のウエル電位給電領域の前記第２方向における両側にそれぞれ配置された、第１および第２の隣接ゲートと、
前記第１の隣接ゲートに、前記第１のウエル電位給電領域の反対側に隣接して配置された第３の隣接ゲートと、
前記第２の隣接ゲートに、前記第１のウエル電位給電領域の反対側に隣接して配置された第４の隣接ゲートとを備え、
前記第１〜第４の隣接ゲートは、前記第２方向において同一ピッチで配置されており、かつ、
前記複数のセル列のうちの、前記第１のセル列に前記第１方向において隣接する第１の隣接セル列は、前記第１〜第４の隣接ゲートに前記第１方向においてそれぞれ対向している４本のゲートを、有し、
前記第１の隣接ゲートと前記第３の隣接ゲートとの間に、前記第１導電型ウエル領域と同一導電型の不純物が注入されてなる第２のウエル電位給電領域が形成されている
ことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１および第２の隣接ゲートのうち少なくともいずれか一方は、前記第１の隣接セル列における、当該隣接ゲートと対向しているゲートと、一体になるように接続されている
ことを特徴とする半導体装置。
【請求項３】
請求項１または２記載の半導体装置において、
前記第１および第２の隣接ゲートは、ダミーゲートである
ことを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記第１および第２のウエル電位給電領域は、一体に形成されている
ことを特徴とする半導体装置。
【請求項５】
請求項１または４記載の半導体装置において、
前記第１、第２および第３の隣接ゲートは、ダミーゲートである
ことを特徴とする半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記第１のセル列における前記第１導電型ウエル領域と、前記第１の隣接セル列における前記第１導電型ウエル領域とは、前記第１方向において隣接しており、
前記第１の隣接セル列は、
前記第１導電型ウエル領域において、前記第１導電型ウエル領域と同一導電型の不純物が注入されてなる第３のウエル電位給電領域を備えている
ことを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記第１〜第４の隣接ゲートは、前記第１導電型ウエル領域と前記第２導電型ウエル領域との境界を跨いで延びている
ことを特徴とする半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記第１〜第４の隣接ゲートは、前記第１導電型ウエル領域と前記
第２導電型ウエル領域との境界において分割されている
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウエル領域に給電するためのウエル電位給電領域が設けられた半導体装置に関するものである。
【背景技術】
【０００２】
従来の半導体装置では、ウエル電位を制御することを目的として、あるいは、ラッチアップを防止することを目的として、活性トランジスタの近傍に、ウエル領域に給電するためのウエル電位給電領域が設けられている。なお、「活性トランジスタ」とは、トランジスタの動作特性を利用して、回路の所望の機能に寄与するトランジスタのことをいう。【０００３】
図１２はウエル電位給電領域が設けられた半導体装置の従来のレイアウトの一例を示す図である。図１２の構成では、図面横方向において標準セルが複数配置された標準セル列が、図面縦方向に並べて配置されている。そして中央の標準セル列に、ウエル電位給電セルＶＳＣが挿入されている。ＶＳＣＮはＮ型の不純物が注入されており、Ｎ型ウエルにウエル電位を給電するウエル電位給電領域（ＴＡＰ領域）であり、ＶＳＣＰはＰ型の不純物が注入されており、Ｐ型ウエルにウエル電位を給電するウエル電位給電領域である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２３５３５０号公報
【特許文献２】特開２００７−１２８５５号公報
【特許文献３】特開２００１−１４８４６４号公報
【特許文献４】特開２００９−３２９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
最近の半導体装置では、微細化の進展により、ゲートを露光する際に、回折光による光近接効果の影響が大きくなっている。このため、周辺のゲートパターンの状況に応じて、光近接効果の影響が大きく異なってしまい、ゲート長のばらつきが生じるという問題が起こっている。【０００６】
この問題に対処するためには、対象ゲートの周辺のゲートパターンの形状規則性を保つことが必要である。そして、対象ゲートの左右方向に並ぶゲートパターンだけでなく、その上下方向に並ぶゲートパターンの形状規則性に関しても、これを維持する必要がある。【０００７】
しかしながら、従来では、ウエル電位給電セルを配置した場合には、対象ゲートの左右方向および上下方向に並ぶゲートパターンの形状規則性を維持することができなくなる。例えば図１２のレイアウトでは、ウエル電位給電セルＶＳＣの挿入により、上の標準セル列におけるゲート電極ＧＴ５およびダミーゲートＧＴ４，ＧＴ６に関しては、その下側にゲートが隣接配置されておらず、また下の標準セル列におけるゲート電極ＧＢ４，ＧＢ５，ＧＢ６に関しては、その上側にゲートが隣接配置されていない。また、ゲート電極ＧＭ３，ＧＭ７に関しては、それぞれ右側および左側にゲートが隣接配置されていない。このように、ウエル電位給電セルＶＳＣを挿入したことによって、その周辺のゲートパターンの形状規則性が維持されなくなってしまう。【０００８】
よって、従来の半導体装置では、ゲートパターンの形状規則性を維持するために、活性トランジスタを有する標準セルを、ウエル電位給電セルＶＳＣの近傍を避けて配置する必要があった。ところがこの場合には、半導体装置のレイアウト面積の増大を招くことになり、好ましくない。【０００９】
前記の問題に鑑み、本発明は、ウエル電位給電領域を有する半導体装置を、光近接効果によるゲート長のばらつきを確実に抑制し、かつ、レイアウト面積を増大させることなく、実現することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様では、第１方向に延びる複数のゲートが前記第１方向に直交する第２方向に並べて配置されているセル列が、複数個、前記第１方向に並べて配置されている半導体装置において、
前記複数のセル列は、それぞれ、
前記ゲートの下に形成されており、前記第２方向にそれぞれ延びている第１導電型ウエル領域および第２導電型ウエル領域を備え、
前記複数のセル列のうちの１つである第１のセル列は、
前記第１導電型ウエル領域において、前記第１導電型ウエル領域と同一導電型の不純物が注入されてなる第１のウエル電位給電領域と、
前記第１のウエル電位給電領域の前記第２方向における両側にそれぞれ配置された、第１および第２の隣接ゲートと、
前記第１の隣接ゲートに、前記第１のウエル電位給電領域の反対側に隣接して配置された第３の隣接ゲートと、
前記第２の隣接ゲートに、前記第１のウエル電位給電領域の反対側に隣接して配置された第４の隣接ゲートとを備え、
前記第１〜第４の隣接ゲートは、前記第２方向において同一ピッチで配置されており、かつ、
前記複数のセル列のうちの、前記第１のセル列に前記第１方向において隣接する第１の隣接セル列は、前記第１〜第４の隣接ゲートに前記第１方向においてそれぞれ対向している４本のゲートを、有している。【００１１】
この態様によると、第１のセル列の第１導電型ウエル領域において、第１のウエル電位給電領域が設けられている。そして、第１のウエル電位給電領域の第２方向における両側に配置された第１および第２の隣接ゲート、およびそのさらに両側に配置された第３および第４の隣接ゲートは、第２方向において同一ピッチで配置されている。さらに、第１のセル列に第１方向において隣接する第１の隣接セル列は、第１〜第４の隣接ゲートに第１方向においてそれぞれ対向している４本のゲートを、有している。すなわち、第１のウエル電位給電領域の周辺のゲートパターンに関して、形状規則性が維持されている。したがって、ゲートパターンに応じて異なる光近接効果の影響を回避することができるので、ゲート長のばらつきを確実に抑制しつつ、ウエル電位給電領域の設置によるレイアウト面積の増大を抑制することができる。【００１２】
本発明の他の態様では、第１方向に延びる複数のゲートが前記第１方向に直交する第２方向に並べて配置されているセル列が、複数個、前記第１方向に並べて配置されている半導体装置において、
前記複数のセル列は、それぞれ、
前記ゲートの下に形成されており、前記第２方向にそれぞれ延びている第１導電型ウエル領域および第２導電型ウエル領域を備え、
前記複数のセル列のうちの１つである第１のセル列は、
前記第１導電型ウエル領域において、前記第１導電型ウエル領域と同一導電型の不純物が注入されてなる第１のウエル電位給電領域と、
前記第１のウエル電位給電領域の上に配置された第１のゲートとを備えている。【００１３】
この態様によると、第１のセル列の第１導電型ウエル領域において、第１のウエル電位給電領域が設けられている。そして、この第１のウエル電位給電領域の上に、第１のゲートが配置されている。この構造によって、この第１のゲートを含む複数のゲートに関して、第２方向において同一ピッチで配置することが可能になり、また、第１方向において他のゲートを対向させることが可能になる。すなわち、第１のウエル電位給電領域の周辺のゲートパターンに関して、形状規則性を維持することができる。したがって、ゲートパターンに応じて異なる光近接効果の影響を回避することができるので、ゲート長のばらつきを確実に抑制しつつ、ウエル電位給電領域の設置によるレイアウト面積の増大を抑制することができる。
【発明の効果】
【００１４】
本発明によると、ウエル電位給電領域を配置した場合でも、その周辺のゲートパターンの形状規則性を維持することができるので、ゲート長のばらつきを確実に抑制しつつ、ウエル電位給電領域の設置によるレイアウト面積の増大を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態に係るタップセルのレイアウト構造の例である。
【図２】第１の実施形態に係るタップセルのレイアウト構造の他の例である。
【図３】図１および図２のタップセルを用いた半導体装置のレイアウト構成の一例である。
【図４】図１のタップセルの断面構造を示す図である。
【図５】図２のタップセルの断面構造を示す図である。
【図６】第２の実施形態に係るタップセルのレイアウト構造の例である。
【図７】図６に示すトランジスタ型のウエル電位給電領域を用いた半導体装置のレイアウト構成の一例である。
【図８】半導体装置のレイアウト構成の他の例である。
【図９】半導体装置のレイアウト構成の他の例である。
【図１０】半導体装置のレイアウト構成の他の例である。
【図１１】半導体装置のレイアウト構成の他の例である。
【図１２】従来の半導体装置のレイアウトの一例である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本願明細書において、「ダミーゲート」とは、トランジスタを構成しないゲートのことをいう。また、活性トランジスタのゲートとして機能するゲートのことを、「ゲート電極」という。さらに、単に「ゲート」という場合は、「ダミーゲート」と「ゲート電極」の両方を含み得るものとする。
【００１７】
（第１の実施形態）
図１は第１の実施形態に係るタップセルのレイアウト構造の例を示す図である。ここで、「タップセル」とは、ウエルへの電位給電領域を有するセルのことをいう。図１のレイアウト構造では、インバータを構成する論理セル５ａ，５ｂの間にタップセル１が隣接配置されている。
【００１８】
図１において、タップセル１は、Ｎ型ウエル領域ＮＷに形成されたＮ型不純物拡散領域１１ｎと、Ｐ型ウエル領域ＰＷに形成されたＰ型不純物拡散領域１１ｐとを有している。Ｎ型ウエル領域ＮＷには、Ｎ型不純物拡散領域１１ｎからコンタクトおよび配線を介して所望のウエル電位が給電される。Ｐ型ウエル領域ＰＷには、Ｐ型不純物拡散領域１１ｐからコンタクトおよび配線を介して所望のウエル電位が給電される。すなわち、Ｎ型不純物拡散領域１１ｎとＰ型不純物拡散領域１１ｐは、ウエル電位給電領域（ＴＡＰ領域）を構成する。
【００１９】
論理セル５ａ，５ｂは、それぞれ、Ｎ型ウエル領域ＮＷに形成されたＰＭＯＳトランジスタＴＰａ，ＴｐｂとＰ型ウエル領域ＰＷに形成されたＮＭＯＳトランジスタＴＮａ，ＴＮｂとを備えている。
【００２０】
そして、タップセル１と論理セル５ａ，５ｂとの間には、それぞれ、ダミーゲート１２ａ，１２ｂが配置されている。また、論理セル５ａ，５ｂのタップセル１とは反対側の境界にも、ダミーゲート１３ａ，１３ｂがそれぞれ配置されている。
【００２１】
このようにダミーゲートを配置したことによって、図１に示すように、縦方向に延びる複数のゲート（ダミーゲートを含む）が、横方向においてほぼ一定ピッチＰでレイアウトされる。すなわち、図１のようなタップセル１のレイアウト構造を採用することによって、論理セル５ａ，５ｂの間にタップセル１を配置した場合でも、ゲートパターンの形状規則性を保つことができる。
【００２２】
図２は第１の実施形態に係るタップセルのレイアウト構造の他の例を示す図である。図２のレイアウト構造では、インバータを構成する論理セル５ａ，５ｂの間にタップセル２が隣接配置されている。論理セル５ａ，５ｂのレイアウト構造は、図１と同様である。
【００２３】
図２において、タップセル２は、Ｎ型ウエル領域ＮＷに形成された２個のＮ型不純物拡散領域２１ｎ，２２ｎと、Ｐ型ウエル領域ＰＷに形成された２個のＰ型不純物拡散領域２１ｐ，２２ｐとを有している。Ｎ型ウエル領域ＮＷには、Ｎ型不純物拡散領域２１ｎ，２２ｎからコンタクトおよび配線を介して所望のウエル電位が給電される。Ｐ型ウエル領域ＰＷには、Ｐ型不純物拡散領域２１ｐ，２２ｐからコンタクトおよび配線を介して所望のウエル電位が給電される。すなわち、２個のＮ型不純物拡散領域２１ｎ，２２ｎと２個のＰ型不純物拡散領域２１ｐ，２２ｐは、ウエル電位給電領域（ＴＡＰ領域）を構成する。
【００２４】
そして、タップセル２と論理セル５ａ，５ｂとの間には、それぞれ、ダミーゲート２３ａ，２３ｂが配置されている。さらに、Ｎ型不純物拡散領域２１ｎ，２２ｎの間からＰ型不純物拡散領域２１ｐ，２２ｐの間にわたって、ダミーゲート２３ｃが配置されている。
【００２５】
このようにダミーゲートを配置したことによって、図２に示すように、縦方向に延びる複数のゲート（ダミーゲートを含む）が、横方向においてほぼ一定のピッチＰでレイアウトされる。すなわち、図２のようなタップセル２のレイアウト構造を採用することによって、論理セル５ａ，５ｂの間にタップセル２を配置した場合でも、ゲートパターンの形状規則性を保つことができる。
【００２６】
図３は図１および図２に示すタップセルを用いた半導体装置のレイアウト構成の一例である。図３のレイアウトでは、縦方向（第１方向）に延びる複数のゲートが横方向（第２方向）に並べて配置されているセル列Ａ１，Ａ２が、縦方向に並べて配置されている。セル列Ａ１，Ａ２では、それぞれ、横方向に延びているＰ型ウエル領域ＰＷおよびＮ型ウエル領域ＮＷがゲートの下に形成されている。なお、セル列Ａ２では、Ｐ型ウエル領域ＰＷとＮ型ウエル領域ＮＷがフリップされており、セル列Ａ１，Ａ２のＮ型ウエル領域ＮＷは隣接している。
【００２７】
図３のレイアウト構成では、図１に示したタップセル１と同一構成からなるタップセル１Ａ，１Ｂ，１Ｃ，１Ｄと、図２に示したタップセル２と同一構成からなるタップセル２Ａ，２Ｂ，２Ｃ，２Ｄとが配置されている。
【００２８】
ここで、セル列Ａ１に配置されたタップセル１ＡにおけるＮ型不純物拡散領域１４ｎに着目する。Ｎ型不純物拡散領域１４ｎは、セル列Ａ１のＮ型ウエル領域ＮＷにウエル電位を給電するウエル電位給電領域として機能する。そして、第１のウエル電位給電領域としてのＮ型不純物拡散領域１４ｎの横方向における両側に、第１および第２の隣接ゲートとしてのダミーゲート１５ａ，１５ｂがそれぞれ配置されている。ダミーゲート１５ａの、Ｎ型不純物拡散領域１４ｎの反対側には、第３の隣接ゲートとしてのゲート電極１５ｃが隣接して配置されており、ダミーゲート１５ｂの、Ｎ型不純物拡散領域１４ｎの反対側には、第４の隣接ゲートとしてのゲート電極１５ｄが隣接して配置されている。
【００２９】
そして、ゲート電極１５ｃ、ダミーゲート１５ａ，１５ｂ、ゲート電極１５ｄは、横方向において同一ピッチＰで配置されている。さらに、第１の隣接セル列としてのセル列Ａ２は、セル列Ａ１のゲート電極１５ｃ、ダミーゲート１５ａ，１５ｂ、ゲート電極１５ｄに縦方向においてそれぞれ対向（間隔Ｓ）している、４本のゲート１５ｅ，１５ｆ，１５ｇ，１５ｈを有している。すなわち、着目したＮ型不純物拡散領域１４ｎに関して、横方向に２本ずつ隣接する計４本のゲートのパターンが、形状規則性を有している。
【００３０】
また、セル列Ａ２に配置されたタップセル２ＣにおけるＮ型不純物拡散領域１６ｎに着目する。Ｎ型不純物拡散領域１６ｎは、セル列Ａ２のＮ型ウエル領域ＮＷにウエル電位を給電するウエル電位給電領域として機能する。そして、第１のウエル電位給電領域としてのＮ型不純物拡散領域１６ｎの横方向における両側に、第１および第２の隣接ゲートとしてのダミーゲート１７ａ，１７ｂがそれぞれ配置されている。ダミーゲート１７ａの、Ｎ型不純物拡散領域１６ｎの反対側には、第３の隣接ゲートとしてのゲート電極１７ｃが隣接して配置されており、ダミーゲート１７ｂの、Ｎ型不純物拡散領域１６ｎの反対側には、第４の隣接ゲートとしてのダミーゲート１７ｄが隣接して配置されている。さらに、ダミーゲート１７ｂとダミーゲート１７ｄとの間には、第２のウエル電位給電領域としてのＮ型不純物拡散領域１８ｎが形成されている。
【００３１】
そして、ゲート電極１７ｃ、ダミーゲート１７ａ，１７ｂ，１７ｄは、横方向において同一ピッチＰで配置されている。さらに、第１の隣接セル列としてのセル列Ａ１は、セル列Ａ２のゲート電極１７ｃ、ダミーゲート１７ａ，１７ｂ，１７ｄに縦方向においてそれぞれ対向している、４本のゲート１７ｅ，１７ｆ，１７ｇ，１７ｈを有している。すなわち、着目したＮ型不純物拡散領域１６ｎに関して、横方向に２本ずつ隣接する計４本のゲートのパターンが、形状規則性を有している。
【００３２】
このようなレイアウトによって、ウエル電位給電領域を配置した場合でもその周辺のゲートパターンの形状規則性を維持することができるため、ゲートパターンに応じて異なる光近接効果の影響を回避することができる。したがって、ゲート長のばらつきを確実に抑制しつつ、ウエル電位給電領域の設置によるレイアウト面積の増大を抑制することができる。
【００３３】
なお、ここでは、Ｎ型ウエル領域にウエル電位を給電するＮ型不純物拡散領域に着目して説明を行ったが、Ｐ型ウエル領域にウエル電位を給電するＰ型不純物拡散領域に関しても、同様の構成を実現することができ、同様の作用効果が得られる。
【００３４】
ここで、「ゲートが同一ピッチＰで配置されている」とは、ピッチが完全に同一であることを意味するものでは必ずしもなく、ほぼ同一のピッチで配置されていればよく、ある程度までの変動を許容するものとする。例えば、ピッチＰの半分（＝Ｐ／２）程度までの変動は許容するものとする。あるいは、ゲート幅Ｌｇまでの変動は許容するものとする。
【００３５】
また、ウエル電位給電領域に隣接する４本のゲートと、これらに対向する４本のゲートとは、ほぼ同じ間隔をもって配置されているのが好ましい。なお、タップセル２Ｃにおけるダミーゲート１７ａ，１７ｂ，１７ｄのように、対向しているゲートと、一体となるように接続されていてもかまわない。
【００３６】
また、ウエル電位給電領域は、隣接するセル列における同一導電型のウエル電位給電領域と、一体に形成されていてもかまわない。例えば、タップセル２ＣにおけるＮ型不純物拡散領域１６ｎは、一点鎖線で示したように、セル列Ａ１のタップセル２Ａにおける第３のウエル電位給電領域としてのＮ型不純物拡散領域１９ｎと、一体に形成されていてもよい。このように形成することによって、ウエル電位給電領域を形成するための不純物注入がより容易になる。
【００３７】
なお、図１〜図３の構成において、ゲートが同一ピッチＰで配置されていることに加えて、各ゲートの横方向の幅が同一であることが、好ましい。
【００３８】
また、図１〜図３では、ウエル電位給電領域の縦方向のサイズは、隣接するトランジスタのゲート幅（拡散領域の幅）と同じであるように図示しているが、これに限られるものではなく、トランジスタのゲート幅とは異なるようにしてもよい。
【００３９】
また、図１〜図３では、各ゲートは、Ｎ型ウエル領域ＮＷとＰ型ウエル領域ＰＷとの境界を跨いで延びているが、この境界で分割して配置してもよい。さらには、Ｎ型ウエル領域ＮＷ内、またはＰ型ウエル領域ＰＷ内においても、近接効果による影響を考慮した上で、ゲートを分割して配置してもかまわない。
【００４０】
また、ウエル電位給電領域は、ゲート同士の間に挟まれて配置されていればよく、縦方向および横方向においてそのサイズは特には制限されない。
【００４１】
図４（ａ）は図１と同一の平面図、図４（ｂ），（ｃ）は図４（ａ）の線Ｘ−Ｘ’における断面構造を示す図、図４（ｄ）は図４（ａ）の線Ｙ−Ｙ’における断面構造を示す図である。図１のようなタップセルの構造を採用した場合、ウエル電位給電領域１１ｎ，１１ｐの横方向の幅が微小であるため、不純物の注入が必ずしもうまくいかない可能性がある。すなわち図４（ｂ）に示すように、理想的には、ダミーゲートに挟まれたウエル電位給電領域にはウエル領域と同一導電型（図ではＮ型）の不純物が注入されるのが好ましい。ところが実際の製造プロセスでは、図４（ｃ），（ｄ）に示すように、隣接する拡散領域に注入される別の導電型（図ではＰ型）の不純物がウエル電位給電領域に注入されてしまい、このため、ダミーゲートの間にウエル電位給電領域がうまく形成されない可能性がある。
【００４２】
図５（ａ）は図２と同一の平面図、図５（ｂ）は図５（ａ）の線Ｘ−Ｘ’における断面構造を示す図である。図２のようなタップセルの構造を採用した場合には、図５（ｂ）に示すように、たとえ、隣接する拡散領域に注入される別の導電型（図ではＰ型）の不純物がウエル電位給電領域に注入されてしまった場合であっても、ダミーゲートの間には、ウエル領域と同一導電型（図ではＮ型）のウエル電位給電領域が形成される。
【００４３】
（第２の実施形態）
図６は第２の実施形態に係るタップセルのレイアウト構造の例を示す図である。図６のレイアウト構造では、インバータを構成する論理セル５ａ，５ｂの間にタップセル３が隣接配置されている。論理セル５ａ，５ｂのレイアウト構造は、図１と同様である。
【００４４】
図６において、タップセル３は、Ｎ型ウエル領域ＮＷに形成されたＮ型不純物拡散領域３１ｎと、Ｐ型ウエル領域ＰＷに形成されたＰ型不純物拡散領域３１ｐとを有している。Ｎ型ウエル領域ＮＷには、Ｎ型不純物拡散領域３１ｎからコンタクトおよび配線を介して所望のウエル電位が給電される。Ｐ型ウエル領域ＰＷには、Ｐ型不純物拡散領域３１ｐからコンタクトおよび配線を介して所望のウエル電位が給電される。すなわち、Ｎ型不純物拡散領域３１ｎとＰ型不純物拡散領域３１ｐは、ウエル電位給電領域（ＴＡＰ領域）を構成する。
【００４５】
そして、タップセル３と論理セル５ａ，５ｂとの間には、それぞれ、ダミーゲート３２ａ，３２ｂが配置されている。さらに、Ｎ型不純物拡散領域３１ｎおよびＰ型不純物拡散領域３１ｐの上に、ダミーゲート３２ｃが配置されている。すなわち、Ｎ型不純物拡散領域３１ｎおよびＰ型不純物拡散領域３１ｐは、いわゆるトランジスタ型のウエル電位給電領域になっている。
【００４６】
このようにダミーゲートを配置したことによって、図６に示すように、縦方向に延びる複数のゲート（ダミーゲートを含む）が、横方向においてほぼ一定のピッチＰでレイアウトされる。すなわち、図６のようなタップセル３のレイアウト構造を採用することによって、論理セル５ａ，５ｂの間にタップセル３を配置した場合でも、ゲートパターンの形状規則性を保つことができる。
【００４７】
図７は図６に示すトランジスタ型のウエル電位給電領域を用いた半導体装置のレイアウト構成の一例である。図７のレイアウトでは、縦方向（第１方向）に延びる複数のゲートが横方向（第２方向）に並べて配置されているセル列Ｂ１，Ｂ２，Ｂ３が、縦方向に並べて配置されている。セル列Ｂ１，Ｂ２，Ｂ３では、それぞれ、横方向に延びているＰ型ウエル領域ＰＷおよびＮ型ウエル領域ＮＷがゲートの下に形成されている。なお、セル列Ｂ２では、Ｐ型ウエル領域ＰＷとＮ型ウエル領域ＮＷがフリップされており、セル列Ｂ１，Ｂ２のＮ型ウエル領域ＮＷは隣接しており、セル列Ｂ２，Ｂ３のＰ型ウエル領域ＰＷは隣接している。
【００４８】
図７のレイアウト構成では、トランジスタ型の第１のウエル電位給電領域として、Ｐ型不純物拡散領域３３ｐ，３４ｐと、Ｎ型不純物拡散領域３３ｎとが設けられている。Ｐ型不純物拡散領域３３ｐはセル列Ｂ１のＰ型ウエル領域ＰＷに給電を行い、Ｎ型不純物拡散領域３３ｎはセル列Ｂ１のＮ型ウエル領域ＮＷに給電を行い、Ｐ型不純物拡散領域３４ｐはセル列Ｂ２のＰ型ウエル領域ＰＷに給電を行う。そして、Ｐ型不純物拡散領域３３ｐの上には第１のゲートとしてのダミーゲート３４ａが、Ｎ型不純物拡散領域３３ｎの上には第１のゲートとしてのダミーゲート３４ｂが、そしてＰ型不純物拡散領域３４ｐの上には第１のゲートとしてのダミーゲート３４ｃが、それぞれ配置されている。
【００４９】
このようなレイアウトによって、ウエル電位給電領域を配置した場合でもその周辺のゲートパターンの形状規則性を維持することができるため、ゲートパターンに応じて異なる光近接効果の影響を回避することができる。したがって、ゲート長のばらつきを確実に抑制しながら、ウエル電位の制御やラッチアップ防止のためのウエル電位給電領域の設置による面積増大を抑制できる。
【００５０】
なお、トランジスタ型のウエル電位給電領域上に配置するゲートは、活性トランジスタのゲートとして機能するゲート電極であってもかまわない。図７のレイアウトでは、セル列Ｂ３のＰ型ウエル領域ＰＷに給電を行う第１のウエル電位給電領域としてのＰ型不純物拡散領域３５ｐの上に、その下の活性トランジスタＴＮ１から延びる第１のゲートとしてのゲート電極３６が配置されている。
【００５１】
＜レイアウト構成の他の例＞
（その１）
図８は半導体装置のレイアウト構成の他の例である。図８のレイアウトでは、図７と同様に、縦方向に延びる複数のゲートが横方向に並べて配置されているセル列Ｃ１，Ｃ２，Ｃ３が、縦方向に並べて配置されている。セル列Ｃ１，Ｃ２，Ｃ３では、それぞれ、横方向に延びているＰ型ウエル領域ＰＷおよびＮ型ウエル領域ＮＷがゲートの下に形成されている。なお、セル列Ｃ２では、Ｐ型ウエル領域ＰＷとＮ型ウエル領域ＮＷがフリップされており、セル列Ｃ１，Ｃ２のＮ型ウエル領域ＮＷは隣接しており、セル列Ｃ２，Ｃ３のＰ型ウエル領域ＰＷは隣接している。
【００５２】
図８のレイアウト構成の特徴の１つは、Ｐ型不純物拡散領域４１ｐとＮ型不純物拡散領域４１ｎである。Ｐ型不純物拡散領域４１ｐはセル列Ｃ１のＰ型ウエル領域ＰＷに給電を行い、Ｎ型不純物拡散領域４１ｎはセル列Ｃ１のＮ型ウエル領域ＮＷに給電を行う。そして、Ｐ型不純物拡散領域４１ｐとＮ型不純物拡散領域４１ｎはともに、両側のダミーゲート４２ａ，４２ｂの下に重なるように配置されている。このような配置を許容することによって、不純物拡散領域の横方向の幅を拡大することができるので、製造プロセスにおいて不純物注入がより容易になるという効果が得られる。
【００５３】
また、セル列Ｃ３のＰ型ウエル領域ＰＷに給電を行うＰ型不純物拡散領域４３ｐは、片側のダミーゲート４４ａの下に重なるように配置されている。同様に、セル列Ｃ３のＮ型ウエル領域ＮＷに給電を行うＮ型不純物拡散領域４３ｎは、片側のダミーゲート４４ｂの下に重なるように配置されている。このような配置によっても、不純物拡散領域の横方向の幅を拡大することができる。
【００５４】
（その２）
図９は半導体装置のレイアウト構成の他の例である。図９のレイアウトでは、図７と同様に、縦方向に延びる複数のゲートが横方向に並べて配置されているセル列Ｄ１，Ｄ２，Ｄ３が、縦方向に並べて配置されている。セル列Ｄ１，Ｄ２，Ｄ３では、それぞれ、横方向に延びているＰ型ウエル領域ＰＷおよびＮ型ウエル領域ＮＷがゲートの下に形成されている。なお、セル列Ｄ２では、Ｐ型ウエル領域ＰＷとＮ型ウエル領域ＮＷがフリップされており、セル列Ｄ１，Ｄ２のＮ型ウエル領域ＮＷは隣接しており、セル列Ｄ２，Ｄ３のＰ型ウエル領域ＰＷは隣接している。
【００５５】
図９のレイアウト構成の特徴の１つは、トランジスタ型のウエル電位給電領域において、ダミーゲートを挟む拡散領域の一方が、ウエル領域とは異なる導電型の不純物が注入されている点にある。例えば、セル列Ｄ１のＮ型ウエル領域ＮＷに、Ｎ型不純物拡散領域４５ｎとＰ型不純物拡散領域４５ｐとがダミーゲート４６を挟んで配置されている。また、セル列Ｄ２のＰ型ウエル領域ＰＷに、Ｐ型不純物拡散領域４７ｐとＮ型不純物拡散領域４７ｎとがダミーゲート４８を挟んで配置されている。
【００５６】
例えば、Ｐ型不純物拡散領域４５ｐを配置することによって、その右側に配置されるＰＭＯＳトランジスタのソースまたはドレインとなるＰ型不純物拡散領域に対して、動作上問題とならないように確実に不純物を注入することが可能になる。すなわち、トランジスタ型のウエル電位給電領域において、ダミーゲートを挟む拡散領域の一方を、ウエル領域とは異なる導電型の不純物拡散領域にすることによって、これに隣接するトランジスタの拡散領域を確実に形成することができる。
【００５７】
（その３）
これまでの説明では、主として、ウエル電位給電領域の両側に配置された隣接ゲートはダミーゲートである例を示した。ただし、本実施形態では、ウエル電位給電領域の両側に配置された隣接ゲートは、活性トランジスタのゲート電極として機能するゲートであってもかまわない。
【００５８】
図１０および図１１は半導体装置のレイアウト構成の他の例である。図１０のレイアウトでは、縦方向に延びる複数のゲートが横方向に並べて配置されているセル列Ｅ１，Ｅ２が、縦方向に並べて配置されている。セル列Ｅ１，Ｅ２では、それぞれ、横方向に延びているＰ型ウエル領域ＰＷおよびＮ型ウエル領域ＮＷがゲートの下に形成されている。なお、セル列Ｅ２では、Ｐ型ウエル領域ＰＷとＮ型ウエル領域ＮＷがフリップされており、セル列Ｅ１，Ｅ２のＮ型ウエル領域ＮＷは隣接している。図１１のレイアウトも同様に、セル列Ｆ１，Ｆ２が配置されている。
【００５９】
例えば、図１０において、第１のウエル電位給電領域となるＰ型不純物拡散領域５１ｐには、活性トランジスタのゲートとして機能する第１および第２の隣接ゲートとしてのゲート電極５２ａ，５２ｂが隣接している。また、図１１において、第１のウエル電位給電領域となるＮ型不純物拡散領域５３ｎには、活性トランジスタのゲートとして機能する第１の隣接ゲートとしてのゲート電極５４ａと、第２の隣接ゲートとしてのダミーゲート５４ｂが隣接している。
【００６０】
なお、上述した半導体装置のレイアウトにおいて、セル列同士の間に、横方向に延びる、ウエル領域と同一導電型の不純物拡散領域を設けてもよい。例えば、図７のレイアウトにおいて、セル列Ｂ１，Ｂ２間に、横方向に延びるＮ型不純物拡散領域を設け、セル列Ｂ２，Ｂ３間に、横方向に延びるＰ型不純物拡散領域を設けてもかまわない。例えば、セル列間に設けた不純物拡散領域をウエル領域への給電に用いることによって、ウエル領域の電位をより安定させることが可能になる。
【００６１】
あるいは、上述した半導体装置のレイアウトにおいて、セル列同士の間に、横方向に延びる、ウエル領域と異なる導電型の不純物拡散領域を設けてもよい。例えば、図７のレイアウトにおいて、セル列Ｂ１，Ｂ２間に、横方向に延びるＰ型不純物拡散領域を設け、セル列Ｂ２，Ｂ３間に、横方向に延びるＮ型不純物拡散領域を設けてもかまわない。例えば、セル列間に設けた不純物拡散領域を電源電位または基板電位の供給に用いることによって、トランジスタのソース電位をより安定させることが可能になる。
【産業上の利用可能性】
【００６２】
本発明では、ウエル電位給電領域を有する半導体装置を、光近接効果によるゲート長のばらつきを確実に抑制し、かつ、レイアウト面積を増大させることなく、実現できるので、例えば、半導体チップの歩留まり向上や小型化等に有効である。
【符号の説明】
【００６３】
１，２，３  タップセル
１Ａ，１Ｂ，１Ｃ，１Ｄ，２Ａ，２Ｂ，２Ｃ，２Ｄ  タップセル
１１ｎ，１１ｐ，２１ｎ，２１ｐ，２２ｎ，２２ｐ  ウエル電位給電領域
１２ａ，１２ｂ，２３ａ，２３ｂ，２３ｃ  ダミーゲート
１４ｎ  ウエル電位給電領域（第１のウエル電位給電領域）
１５ａ，１５ｂ  ダミーゲート（第１および第２の隣接ゲート）
１５ｃ，１５ｄ  ゲート電極（第３および第４の隣接ゲート）
１５ｅ，１５ｆ，１５ｇ，１５ｈ  ４本のゲート
１６ｎ  ウエル電位給電領域（第１のウエル電位給電領域）
１７ａ，１７ｂ  ダミーゲート（第１および第２の隣接ゲート）
１７ｃ  ゲート電極（第３の隣接ゲート）
１７ｄ  ダミーゲート（第４の隣接ゲート）
１７ｅ，１７ｆ，１７ｇ，１７ｈ  ４本のゲート
１８ｎ  ウエル電位給電領域（第２のウエル電位給電領域）
１９ｎ  ウエル電位給電領域（第３のウエル電位給電領域）
３１ｎ，３１ｐ  ウエル電位給電領域（第１のウエル電位給電領域）
３２ａ，３２ｂ  ダミーゲート
３２ｃ  ダミーゲート（第１のゲート）
３３ｐ，３３ｎ，３４ｐ，３５ｐ  ウエル電位給電領域（第１のウエル電位給電領域）
３４ａ，３４ｂ，３４ｃ  ダミーゲート（第１のゲート）
３６  ゲート電極（第１のゲート）
５１ｐ  ウエル電位給電領域（第１のウエル電位給電領域）
５２ａ，５２ｂ  ゲート電極（第１および第２の隣接ゲート）
５３ｎ  ウエル電位給電領域（第１のウエル電位給電領域）
５４ａ  ゲート電極（第１の隣接ゲート）
５４ｂ  ダミーゲート（第２の隣接ゲート）
ＮＷ  Ｎ型ウエル領域
ＰＷ  Ｐ型ウエル領域
ＴＮ１  活性トランジスタ
【図１】
0005594294.tif 000002
【図２】
0005594294.tif 000003
【図３】
0005594294.tif 000004
【図４】
0005594294.tif 000005
【図５】
0005594294.tif 000006
【図６】
0005594294.tif 000007
【図７】
0005594294.tif 000008
【図８】
0005594294.tif 000009
【図９】
0005594294.tif 000010
【図１０】
0005594294.tif 000011
【図１１】
0005594294.tif 000012
【図１２】
0005594294.tif 000013