(57)【特許請求の範囲】
【請求項１】
半導体基板の上部に形成された第１導電型のドリフト拡散領域と、
前記半導体基板の上部に形成された第２導電型のボディ拡散領域と、
前記ボディ拡散領域の上部に形成された第１導電型のソース拡散領域と、
前記ドリフト拡散領域の上部に形成されたトレンチ内に埋め込まれ、前記ボディ拡散領域とは離間した位置に形成された絶縁膜と、
前記ドリフト拡散領域の上部に形成され、前記絶縁膜から見て前記ソース拡散領域と逆の方向に隣接する第１導電型のドレイン拡散領域と、
ゲート絶縁膜を間に挟んだ状態で、前記ボディ拡散領域上から前記ドリフト拡散領域上を越えて前記絶縁膜上にまで形成されたゲート電極とを備え、
前記ドリフト拡散領域は、基板内部領域と、前記基板内部領域上で且つ前記ゲート電極の下に形成され、前記基板内部領域よりも高濃度の第１導電型不純物を含む表面領域とを有し、
前記表面領域の前記半導体基板表面からの拡散深さは、前記トレンチの前記半導体基板表面からの深さよりも浅い半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記表面領域は前記絶縁膜に接しており、
前記表面領域の底面は、前記絶縁膜との接続部分から前記ボディ拡散領域に向かって、前記半導体基板表面に対し平行に延伸している半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記ドリフト拡散領域のうち前記トレンチの底部に位置する部分は、同じ深さに位置する前記基板内部領域よりも高濃度の第１導電型不純物を含んでいる半導体装置。
【請求項４】
請求項１〜３のうちいずれか１つに記載の半導体装置において、
前記トレンチの上端部及び前記トレンチ底部のコーナー部は丸められている半導体装置。
【請求項５】
請求項１〜４のうちいずれか１つに記載の半導体装置において、
前記ボディ拡散領域は前記ドリフト拡散領域の上部に形成されており、
前記ボディ拡散領域と前記表面領域とは接している半導体装置。
【請求項６】
請求項１〜４のうちいずれか１つに記載の半導体装置において、
前記ボディ拡散領域と前記ドリフト拡散領域とは互いに離間して形成されており、
前記半導体基板のうち前記ボディ拡散領域と前記ドリフト拡散領域との間に位置する部分は第２導電型を示す半導体装置。
【請求項７】
請求項１〜６のうちいずれか１つに記載の半導体装置において、
前記ドリフト拡散領域に含まれる第１導電型不純物の濃度は、前記ソース拡散領域及び前記ドレイン拡散領域に含まれる第１導電型不純物の濃度よりも低い半導体装置。
【請求項８】
第１のイオン注入によって第１導電型の不純物イオンを半導体基板に注入し、第１導電型の基板内部領域を形成するとともに、前記第１のイオン注入よりも低い注入エネルギー、大きいドーズ量の第２のイオン注入によって第１導電型の不純物イオンを前記半導体基板に注入し、前記基板内部領域よりも浅い位置に第１導電型の表面領域を形成することで、前記基板内部領域及び前記表面領域を含むドリフト拡散領域を形成する工程（ａ）と、
前記ドリフト拡散領域の所定の領域にトレンチを形成する工程（ｂ）と、
前記トレンチを埋める絶縁膜を形成する工程（ｃ）と、
前記半導体基板との間にゲート絶縁膜を挟んで、前記半導体基板上及び前記絶縁膜上にゲート電極を形成する工程（ｄ）と、
前記半導体基板の上部であって、前記ゲート電極のゲート長方向の端部下に位置する領域に、前記トレンチとは離間した第２導電型のボディ拡散領域を形成する工程（ｅ）と、
前記ボディ拡散領域の上部に第１導電型のソース拡散領域を形成するとともに、前記ドリフト拡散領域の上部であって、前記絶縁膜から見て前記ソース拡散領域と逆の方向に隣接する領域に第１導電型のドレイン拡散領域を形成する工程（ｆ）とを備えている半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
前記工程（ｂ）は前記工程（ａ）の後に行われ、
前記工程（ｂ）では前記所定の領域に開口が形成された第１のマスクを用いて前記ドリフト拡散領域をエッチングすることで前記トレンチを形成し、
前記工程（ｂ）の後、前記工程（ｃ）の前に、前記第１のマスクを用いて前記ドリフト拡散領域のうち前記トレンチの底部に位置する領域に第１導電型の不純物イオンを注入し、前記基板内部領域よりも高濃度の第１導電型の不純物を含むドリフト拡散部を形成する工程をさらに備えている半導体装置の製造方法。
【請求項１０】
請求項８または９に記載の半導体装置の製造方法において、
前記工程（ｂ）は、
前記ドリフト拡散領域の前記所定の領域を選択的に酸化することにより、前記所定の領域上に酸化膜を形成する工程（ｂ１）と、
前記酸化膜を除去することで、前記所定の領域に、底部のコーナー部が丸められた前記トレンチを形成する工程（ｂ１）とを含んでいる半導体装置の製造方法。
【請求項１１】
請求項８〜１０のうちいずれか１つに記載の半導体装置の製造方法において、
前記工程（ａ）では、前記半導体基板の一部を覆う第２のマスクを用いたイオン注入によって前記基板内部領域及び前記表面領域を形成し、
前記工程（ｅ）では、前記ドリフト拡散領域から離れた位置に前記ボディ拡散領域を形成する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に記載の技術は、半導体装置とその製造方法に関し、特に耐圧を維持しつつ、低オン抵抗を実現するＬＤＭＯＳ(Laterally Diffused Metal Oxide Semiconductor)型トランジスタ、及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、電子機器の高機能化、多機能化及び低消費電力化が進むに伴い、電子機器に内蔵される半導体装置にも高耐圧化、大電力化、小型化、低消費電力化などが要求されている。その中で、ドライバＩＣや電源ＩＣなどの分野でも、低消費電力化を実現するために所定の耐圧を維持したままオン抵抗が低減されたＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）が必要とされている。
【０００３】
そこで、チャネル領域をイオン注入と熱処理により形成することで、マスク精度によらず短チャネルデバイスを形成可能なＬＤＭＯＳトランジスタが提案されている。このＬＤＭＯＳトランジスタにおいては、チャネル抵抗成分を低減することにより、オン抵抗を低減することが可能である。ただし、一般的にオン抵抗と耐圧はトレードオフの関係にあり、ＬＤＭＯＳトランジスタにおいても例外ではない。そこで、耐圧を維持するために、ドレイン領域とゲート電極の端部との間にＬＯＣＯＳ法により厚い酸化膜を形成し、ドレイン領域からゲート端部をオフセットさせる（実効的なゲート端部の位置をずらす）ことで、ゲート電極端部で集中する電界を緩和しうるＬＯＣＯＳオフセット型のＬＤＭＯＳトランジスタが提案されている。
【０００４】
図１７は、一般的なＬＤＭＯＳトランジスタの断面を示している。ここでは、ＬＤＭＯＳトランジスタ（半導体装置）がＮチャネル型の例を示している。
【０００５】
図１７に示すように、一般的な半導体装置は、ｎ型の半導体基板３０１の上部にそれぞれＬＯＣＯＳ酸化膜３０３、ｐ型のボディ拡散領域３０２、ｎ型のソース拡散領域３０６、及びｎ型のドレイン拡散領域３０７がそれぞれ形成されている。ソース拡散領域３０６はボディ拡散領域３０２の上部に形成されている。ＬＯＣＯＳ酸化膜３０３はソース拡散領域３０６とドレイン拡散領域３０７との間に形成されており、ボディ拡散領域３０２とは離間して配置されている。
【０００６】
ゲート絶縁膜３０４はボディ拡散領域３０２を含む半導体基板３０１上に形成されており、ゲート電極３０５はゲート絶縁膜３０４上からＬＯＣＯＳ酸化膜３０３上に亘って形成されている。ゲート電極３０５上、ＬＯＣＯＳ酸化膜３０３上、及び半導体基板３０１上には、ソース拡散領域３０６の上方及びドレイン拡散領域３０７の上方に開口を有する層間絶縁膜３２３が形成されている。ソース拡散領域３０６のうち層間絶縁膜３２３の開口が設けられた部分上にはソース電極３１６が形成され、ドレイン拡散領域３０７のうち層間絶縁膜３２３の開口が設けられた部分上にはドレイン電極３１７が形成されている。
【０００７】
図１７に示す半導体装置（ＬＤＭＯＳトランジスタ）では、ボディ拡散領域３０２のうち、ゲート電極３０５の直下で、且つソース拡散領域３０６から見てゲート電極３０５下のＬＯＣＯＳ酸化膜３０３に近い方に位置する領域がチャネルとなる。
【０００８】
図１７に示すＬＤＭＯＳトランジスタにおいて、耐圧はＬＯＣＯＳ酸化膜３０３のソース拡散領域３０６側の端部や、ボディ拡散領域３０２底部のコーナー領域と半導体基板３０１のｎ型部分との接合領域に集中する電界によって決まる。
【０００９】
このＬＤＭＯＳトランジスタでは、半導体基板３０１の表面部のうちボディ拡散領域３０２とＬＯＣＯＳ酸化膜３０３との間に位置する部分（すきま領域３０９）のｎ型不純物濃度を、半導体基板３０１のうちＬＯＣＯＳ酸化膜３０３の下に位置する部分のｎ型不純物濃度よりも薄く形成している。これにより、ＬＯＣＯＳ酸化膜３０３のソース拡散領域３０６に近い方の端部のバーズピーク部において、電界集中を緩和し、すきま領域３０９の不純物濃度を薄くしない半導体装置に比べて耐圧を向上させることが可能である。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平１０−２５６５３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
特許文献１に記載のＬＤＭＯＳトランジスタでは、上述のように、すきま領域３０９のｎ型不純物濃度を低くすることでソース拡散領域３０６に近い方のＬＯＣＯＳ酸化膜３０３端部のバーズピーク部に加わる電界を緩和し、耐圧向上を図っている。しかしながら、ＯＮ時にキャリアの経路となる半導体基板３０１の表面部の不純物濃度が低くなっているので、このＬＤＭＯＳトランジスタでは、オン抵抗が上昇するという不具合があることに本願発明者らは気付いた。
【００１２】
本発明は上記の課題に鑑み、耐圧性の維持と低オン抵抗化との両立が可能なＬＤＭＯＳトランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一例に係る半導体装置は、半導体基板の上部に形成された第１導電型のドリフト拡散領域と、前記半導体基板の上部に形成された第２導電型のボディ拡散領域と、前記ボディ拡散領域の上部に形成された第１導電型のソース拡散領域と、前記ドリフト拡散領域の上部に形成されたトレンチ内に埋め込まれ、前記ボディ拡散領域とは離間した位置に形成された絶縁膜と、前記ドリフト拡散領域の上部に形成され、前記絶縁膜から見て前記ソース拡散領域と逆の方向に隣接する第１導電型のドレイン拡散領域と、ゲート絶縁膜を間に挟んだ状態で、前記ボディ拡散領域上から前記ドリフト拡散領域上を越えて前記絶縁膜上にまで形成されたゲート電極とを備えている。さらに、前記ドリフト拡散領域は、基板内部領域と、前記基板内部領域上で且つ前記ゲート電極の下に形成され、前記基板内部領域よりも高濃度の第１導電型不純物を含む表面領域とを有している。
【００１４】
この構成によれば、表面領域がソース拡散領域からドレイン拡散領域へと流れるキャリアの経路の一部となっており、且つ表面領域の不純物濃度が基板内部領域より高くなっているので、オン時の半導体装置内での抵抗を小さくすることができる。一方、不純物濃度が高くなっているのはドリフト拡散領域の一部であるので、耐圧は表面領域の不純物濃度を高くしない場合とあまり変わらない。さらに、ソース拡散領域とドレイン拡散領域の間に形成される絶縁膜がトレンチ内に埋め込まれているので、絶縁膜としてＬＯＣＯＳ酸化膜を用いる場合に比べて電界集中を緩和し、耐圧性の向上を図ることが可能である。
【００１５】
なお、第１導電型はｎ型、第２導電型はｐ型であってもよいし、第１導電型がｐ型、第２導電型がｎ型であってもよい。
【００１６】
本発明の一例に係る半導体装置の製造方法は、第１のイオン注入によって第１導電型の不純物イオンを半導体基板に注入し、第１導電型の基板内部領域を形成するとともに、前記第１のイオン注入よりも低い注入エネルギー、大きいドーズ量の第２のイオン注入によって第１導電型の不純物イオンを前記半導体基板に注入し、前記基板内部領域よりも浅い位置に第１導電型の表面領域を形成することで、前記基板内部領域及び前記表面領域を含むドリフト拡散領域を形成する工程（ａ）と、前記ドリフト拡散領域の所定の領域にトレンチを形成する工程（ｂ）と、前記トレンチを埋める絶縁膜を形成する工程（ｃ）と、前記半導体基板との間にゲート絶縁膜を挟んで、前記半導体基板上及び前記絶縁膜上にゲート電極を形成する工程（ｄ）と、前記半導体基板の上部であって、前記ゲート電極のゲート長方向の端部下に位置する領域に、前記トレンチとは離間した第２導電型のボディ拡散領域を形成する工程（ｅ）と、前記ボディ拡散領域の上部に第１導電型のソース拡散領域を形成するとともに、前記ドリフト拡散領域の上部であって、前記絶縁膜から見て前記ソース拡散領域と逆の方向に隣接する領域に第１導電型のドレイン拡散領域を形成する工程（ｆ）とを備えている。
【００１７】
この方法によれば、工程（ａ）で、キャリアの経路となる表面領域の不純物濃度を基板内部領域よりも高めることができるので、半導体装置のオン抵抗を低減することが可能となる。また、ドリフト拡散領域内にトレンチを設け、当該トレンチを埋める絶縁膜を形成することで、ＬＯＣＯＳ法で絶縁膜を形成する場合に比べて絶縁膜のソース拡散領域側の端部での電界集中を緩和しうる。
【発明の効果】
【００１８】
以上のように、本発明の一例に係る半導体装置では、第１導電型のドリフト拡散領域の表面領域の不純物濃度を基板内部領域よりも高くし、且つ電界が集中するゲート電極端（絶縁膜のソース拡散領域側の端部）にトレンチ内に埋め込まれた絶縁膜を形成している。そのため、耐圧を維持しつつ低オン抵抗化が可能な半導体装置及びその製造方法を実現することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態に係るＬＤＭＯＳトランジスタの断面図である。
【図２】本発明の実施形態に係るＬＤＭＯＳトランジスタのオフ時における空乏層の伸びを示す断面図である。
【図３】本発明の実施形態に係るＬＤＭＯＳトランジスタのオン時のキャリアの経路を示す断面図である。
【図４】（ａ）、（ｃ）、（ｄ）は、本発明の実施形態に係るＬＤＭＯＳトランジスタの製造方法を示す工程断面図であり、（ｂ）は、図４（ａ）に示す工程における半導体基板内のｎ型不純物濃度分布を示す図である。
【図５】（ａ）〜（ｃ）は、本発明の実施形態に係るＬＤＭＯＳトランジスタの製造方法を示す工程断面図であり、（ｄ）は、図５（ｃ）に示す工程終了後のＬＤＭＯＳトランジスタを示す平面図である。
【図６】本発明の実施形態に係るＬＤＭＯＳトランジスタの第１の変形例を示す断面図である。
【図７】（ａ）、（ｃ）、（ｄ）は、第１の変形例に係るＬＤＭＯＳトランジスタの製造方法を示す工程断面図であり、（ｂ）は、（ａ）に示す工程における半導体基板内のｎ型不純物濃度分布を示す図である。
【図８】（ｂ）〜（ｄ）は、第１の変形例に係るＬＤＭＯＳトランジスタの製造方法を示す工程断面図であり、（ａ）は、図７（ｄ）に示す工程終了後のＬＤＭＯＳトランジスタにおいて、トレンチの底部と同じ深さ位置での半導体基板のｎ型不純物濃度を示す図である。
【図９】（ａ）は、図８（ｄ）に示す工程終了後のＬＤＭＯＳトランジスタにおいて、トレンチの底部と同じ深さ位置での半導体基板の不純物濃度を示す図であり、（ｂ）は、第１の変形例に係るＬＤＭＯＳトランジスタの製造方法を示す工程断面図である。
【図１０】本発明の実施形態に係るＬＤＭＯＳトランジスタの第２の変形例を示す断面図である。
【図１１】（ａ）、（ｃ）、（ｄ）は、第２の変形例に係るＬＤＭＯＳトランジスタの製造方法を示す工程断面図であり、（ｂ）は、（ａ）に示す工程における半導体基板内のｎ型不純物濃度分布を示す図である。
【図１２】（ａ）〜（ｄ）は、第２の変形例に係るＬＤＭＯＳトランジスタの製造方法を示す工程断面図である。
【図１３】（ａ）、（ｂ）は、第２の変形例に係るＬＤＭＯＳトランジスタの製造方法を示す工程断面図である。
【図１４】本発明の実施形態に係るＬＤＭＯＳトランジスタの第３の変形例を示す断面図である。
【図１５】（ａ）、（ｃ）、（ｄ）は、第３の変形例に係るＬＤＭＯＳトランジスタの製造方法を示す工程断面図であり、（ｂ）は、（ａ）に示す工程における半導体基板内のｎ型不純物濃度分布を示す図である。
【図１６】（ａ）〜（ｃ）は、第３の変形例に係るＬＤＭＯＳトランジスタの製造方法を示す工程断面図であり、（ｄ）は、（ｃ）に示す工程終了後のＬＤＭＯＳトランジスタを示す平面図である。
【図１７】一般的なＬＤＭＯＳトランジスタを示す断面図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態に係る半導体装置について、図面を参照しながら説明する。なお、以下では第１導電型がｎ型、第２導電型がｐ型であるものとして説明するが、これとは逆に第１導電型がｐ型、第２導電型がｎ型であってもＬＤＭＯＳトランジスタとして導電型が逆の場合と同様の効果を発揮できる。なお、以下では、理解しやすいようにソース、ドレイン、ゲート電極、ゲート絶縁膜といった一つのトランジスタの構成について説明しているが、半導体装置においては、通常、半導体基板上に複数のＬＤＭＯＳトランジスタが配置される。なお、それぞれの実施形態及びその変形例で示す構成材料、部材のサイズや厚さ、不純物濃度等は例示であって、本発明はこれらに限定されることはない。また、本発明の技術的思想の範囲を逸脱しない範囲でそれぞれの実施形態及び変形例に係る半導体装置の構成をを適宜変更することは可能であり、さらに、実施形態や変形例に係る半導体装置の構成を適宜組み合わせてもよい。
【００２１】
（実施形態）
図１は、本発明の実施形態に係るＬＤＭＯＳトランジスタ（半導体装置）の断面図である。同図に示すように、本実施形態に係るＬＤＭＯＳトランジスタは、ｐ型（第２導電型）の半導体基板１と、半導体基板１の上部に形成されたｎ型（第１導電型）のドリフト拡散領域１０と、ドリフト拡散領域１０の上部（すなわち半導体基板１の上部）に形成されたｐ型のボディ拡散領域２と、ボディ拡散領域２の上部に形成され、互いに接するｐ型のバックゲート拡散領域８及びｎ型のソース拡散領域６と、ドリフト拡散領域１０の上部に形成されたｎ型のドレイン拡散領域７と、ソース拡散領域６とドレイン拡散領域７との間に形成され、ソース拡散領域６及びボディ拡散領域２と離間して配置された酸化膜（絶縁膜）１４とを備えている。酸化膜１４は、ドリフト拡散領域１０の上部に形成されたトレンチ１３内に埋め込まれている。
【００２２】
また、ＬＤＭＯＳトランジスタは、ボディ拡散領域２の一部上からドリフト拡散領域１０上及び酸化膜１４の一部上に亘って形成されたゲート絶縁膜４と、ゲート絶縁膜４上に形成されたゲート電極５と、ゲート電極５上及び半導体基板１上に形成され、ソース拡散領域６及びバックゲート拡散領域８の上方及びドレイン拡散領域７の上方に開口を有する層間絶縁膜２３と、ソース拡散領域６の一部上及びバックゲート拡散領域８の一部上に形成されたソース電極１６と、ドレイン拡散領域７上に形成されたドレイン電極１７とを備えている。ゲート電極５のゲート長方向の一方の端部はボディ拡散領域２上またはソース拡散領域６上にあり、他方の端部は酸化膜１４上にある。
【００２３】
層間絶縁膜２３は例えばＢＰＳＧ（Borophosphosilicate Glass）等で構成されている。ゲート電極５は、平面的に見てソース拡散領域６とドレイン拡散領域７との間に位置している。バックゲート拡散領域８は半導体基板１よりも高濃度のｐ型不純物を含んでいる。バックゲート拡散領域８はソース拡散領域６から見てドレイン拡散領域７とは逆の位置に設けられている。
【００２４】
本実施形態の半導体装置において、ドリフト拡散領域１０はゲート電極５（ゲート絶縁膜４）の直下であって、ボディ拡散領域２と酸化膜１４との間に位置する領域に形成されたｎ型の表面領域１２と、表面領域１２の下に位置し、表面領域１２よりもｎ型不純物濃度が低い基板内部領域１１とを有している。基板内部領域１１及び表面領域１２のｎ型不純物濃度は、ソース拡散領域６及びドレイン拡散領域７中のｎ型不純物濃度よりも低い。表面領域１２はボディ拡散領域２とｐｎ接合を形成している。
【００２５】
本実施形態のＬＤＭＯＳトランジスタでは、オン時にキャリアの経路となるドリフト拡散領域１０の表面領域１２のｎ型不純物濃度をドリフト拡散領域１０の他の部分よりも濃くしているので、表面領域１２における抵抗が低減されており、結果としてオン抵抗を低減することが可能となっている。
【００２６】
なお、図１７に示すような、オフセット領域をＬＯＣＯＳ酸化膜で形成している一般的なＬＤＭＯＳトランジスタでは、ドリフト拡散領域の表面領域の不純物濃度を高くした場合、ソース拡散領域３０６に近い方のＬＯＣＯＳ酸化膜３０３端部のバーズピーク部で電界が集中して耐圧が低下する。
【００２７】
これに対し、図１に示す本実施形態のＬＤＭＯＳトランジスタでは、半導体基板１のうち、ゲート電極５のドレイン拡散領域７側の端部下に位置する部分にトレンチ１３を形成している。このように、半導体基板１のうち、電界集中が起こりやすい部分から不純物濃度の高い表面領域１２が除去されることで、ドリフト拡散領域１０のうち、ゲート電極５のドレイン拡散領域７側の端部付近に位置する領域での電界集中を緩和することが可能となり、耐圧の低下を抑制することが可能となる。
【００２８】
ところで、一般的なＬＤＭＯＳでは、耐圧性を得るために集積回路のコアトランジスタなどに比べてセル面積が大きくなっている。そのため、素子分離領域をＳＴＩ（Shallow Trrench Isolation）法により形成するよりも、作製が容易なＬＯＣＯＳで形成するのが主流であった。本実施形態のＬＤＭＯＳでは素子分離領域（図示せず）と酸化膜１４とをＳＴＩ法により形成しているが、これは、本願発明者が電界集中を緩和するための構成について独自に検討を重ねた結果、採用された構造である。
【００２９】
次に、本実施形態のＬＤＭＯＳトランジスタにおいて、耐圧を維持しつつ低オン抵抗化が可能な要因を図２および図３を用いて説明する。
【００３０】
図２は、本発明の実施形態に係るＬＤＭＯＳトランジスタのオフ時における空乏層２５の伸びを示す断面図である。同図に示すように、ドレイン拡散領域７側のゲート電極５端下にトレンチ１３を形成することで、ゲート電極５の端でのポテンシャル勾配を緩やかにし、オン時の空乏層２５をドレイン拡散領域７側に伸ばすことができる。従って、本実施形態のＬＤＭＯＳトランジスタでは、ゲート電極５直下に位置する表面領域１２の濃度を高くしても、耐圧の低下が生じにくくなっている。
【００３１】
一方、図３は、本発明の実施形態に係るＬＤＭＯＳトランジスタのオン時のキャリアの経路２６を示す断面図である。同図に示すように、キャリアは、ソース拡散領域６から流入し、オン時にボディ拡散領域２表面部に生じる反転層を経由してドリフト拡散領域１０に流入する。さらに、ドリフト拡散領域１０に流入したキャリアは、ドリフト拡散領域１０の表面領域１２を経由してドレイン拡散領域７へと流入する。本実施形態のＬＤＭＯＳトランジスタでは、表面領域１２の不純物濃度をドリフト拡散領域１０の他の部分（基板内部領域１１）よりも高くしているため、ドリフト拡散領域１０の抵抗成分を低下させ、低オン抵抗化を可能にしている。なお、ドリフト拡散領域１０の基板内部領域１１のｎ型不純物濃度は例えば１×１０１６ｃｍ−３〜５×１０１６ｃｍ−３程度が好ましく、表面領域１２の不純物濃度は例えば２×１０１６ｃｍ−３〜８×１０１６ｃｍ−３程度であれば好ましい。
【００３２】
図４（ａ）、（ｃ）、（ｄ）、図５（ａ）〜（ｃ）は、本実施形態に係るＬＤＭＯＳトランジスタの製造方法を示す工程断面図であり、図４（ｂ）は図４（ａ）に示す工程における半導体基板内のｎ型不純物濃度分布を示す図であり、図５（ｄ）は、図５（ｃ）に示す工程終了後のＬＤＭＯＳトランジスタを示す平面図である。図５（ｄ）では、理解を容易にするためソース電極１６及びドレイン電極１７は図示せず、層間絶縁膜２３は電極形成用の開口部のみ図示している。
【００３３】
まず、図４（ａ）に示すように、ｐ型の半導体基板１の上部にｎ型のドリフト拡散領域１０を形成する。具体的には、半導体基板１の上部に異なる注入エネルギーで２回以上のｎ型不純物イオンの注入を実施し、且つ浅い位置に注入する際のドーズ量を深い位置に注入する際のドーズ量よりも大きくする。これにより、ドリフト拡散領域１０の表面領域１２のｎ型不純物濃度を基板内部領域のｎ型不純物濃度よりも大きくすることができる。
【００３４】
ここで、注入するｎ型不純物として例えばリンを使用し、基板内部領域１１を形成するためのｎ型不純物注入は少なくとも１回以上行い、注入ドーズ量は１×１０１２ｃｍ−２〜６×１０１２ｃｍ−２程度、加速エネルギーは１００ｋｅＶ以上とする。また、表面領域１２を形成するためのｎ型不純物注入は少なくとも１回以上行い、注入ドーズ量は２×１０１２ｃｍ−２〜１×１０１３ｃｍ−２程度、加速エネルギーは８０ｋｅＶ以下とする。このようにして形成されたドリフト拡散領域１０の注入直後の濃度プロファイルは図４（ｂ）のようになっている。
【００３５】
次に、図４（ｃ）に示すように、半導体基板１上に酸化膜１９、窒化膜２０を順次形成した後、窒化膜２０上にレジスト２１を塗布、現像し、レジスト２１のうち後にボディ拡散領域２を形成する領域から離れた所定領域に開口を形成する。次いで、レジスト２１をマスクとして窒化膜２０、酸化膜１９の一部を順にエッチングにより除去する。続いて、半導体基板１（ドリフト拡散領域１０）の上部にトレンチ１３をエッチングにより形成する。ここで、トレンチ１３の深さは、例えば０．４μｍ〜２．０μｍ程度とし、少なくとも表面領域１２に達するようにする。
【００３６】
次に、図４（ｄ）に示すように、レジスト２１を除去後、半導体基板１の上方に例えば、ＣＶＤ（Chemical Vapor Deposition）法により、絶縁膜として例えば（シリコン）酸化膜１４を形成してトレンチ１３を埋め込む。次いで、酸化膜１４にＣＭＰ（Chemical Mechanical Polishing）処理を施して窒化膜２０上から酸化膜１４を取り除く。この平坦化処理では、窒化膜２０がＣＭＰ処理のストッパーとして機能する。このようにして酸化膜１４で埋め込まれたトレンチ１３は、素子間を分離するためのＳＴＩ構造と同時に形成することが可能である。
【００３７】
次に、図５（ａ）に示すように、窒化膜２０、酸化膜１９をエッチングにより除去した後に、半導体基板１上に熱酸化によりゲート絶縁膜４を形成するとともに、半導体基板１との間にゲート絶縁膜４を挟んだ状態で、半導体基板１上及び酸化膜１４上にゲート電極５を設ける。ここで、例えばゲート絶縁膜４の膜厚は２〜１００ｎｍ程度であり、本実施形態のＬＤＭＯＳトランジスタと同一基板上に混載されているロジック部の低圧トランジスタのゲート絶縁膜と同時に形成することが可能である。
【００３８】
次に、図５（ｂ）に示すように、半導体基板１（ドリフト拡散領域１０）の上部であってゲート電極５のゲート長方向の端部下に位置する領域にｐ型のボディ拡散領域２を形成する。ここでは、例えば、注入エネルギーを８０〜１５０ｋｅＶ、注入ドーズ量を１×１０１３ｃｍ−２〜１×１０１４ｃｍ−２程度とし、注入深さを０．２〜１．２μｍ程度とする条件でｐ型不純物イオンをゲート電極５をマスクとして半導体基板１（ドリフト拡散領域１０）の上部に注入する。この注入条件は一例であり、所望する耐圧、閾値、電流能力に応じて適宜設定する。
【００３９】
次に、図５（ｃ）、（ｄ）に示すように、公知のイオン注入等によりボディ拡散領域２の上部に第１導電型（ｎ型）のソース拡散領域６を形成するとともに、ボディ拡散領域２の上部であってソース拡散領域６とは重ならない位置に（ボディ拡散領域２の他の部分よりも）高濃度に第２導電型（ｐ型）の不純物を含むバックゲート拡散領域８とを形成する。また、ソース拡散領域６と同時に、ドリフト拡散領域１０の上部のうち、酸化膜１４（及びゲート電極５）から見てソース拡散領域６とは逆の方向に隣接する領域にｎ型のドレイン拡散領域７を形成する。
【００４０】
続いて、ゲート電極５上及び半導体基板１の上面上にＢＰＳＧなどからなる層間絶縁膜２３を形成した後、ソース拡散領域６上及びバックゲート拡散領域８上に金属等からなるソース電極１６を、ドレイン拡散領域７上には金属等からなるドレイン電極１７を、それぞれ形成する。以上の工程により、図１に示すＬＤＭＯＳトランジスタを作製できる。
【００４１】
本実施形態のＬＤＭＯＳトランジスタは、ＳＴＩ構造を有する他の半導体素子と同一基板上に混載する場合、酸化膜１４を素子分離領域の形成と同時に行うことができるので、工程数は増加しない。また、ドリフト拡散領域１０の表面領域１２は基板内部領域１１よりも高濃度のｎ型不純物を含むが、表面領域１２は基板内部領域１１と同じマスクを用いたイオン注入により形成できるので、従来の半導体装置に比べて工程数を大幅に増加させることなく半導体装置の低抵抗化及び高耐圧化を実現することができる。
【００４２】
−実施形態の第１の変形例−
図６は、本発明の実施形態に係るＬＤＭＯＳトランジスタの第１の変形例を示す断面図である。本変形例に係るＬＤＭＯＳトランジスタは、酸化膜１４の直下に位置する領域に、基板内部領域１１よりも高濃度のｎ型不純物を含むドリフト拡散部１５が形成されている点が、図１に示すＬＤＭＯＳトランジスタと異なっている。
【００４３】
すなわち、本変形例に係るＬＤＭＯＳトランジスタは、ｐ型（第２導電型）の半導体基板１と、半導体基板１の上部に形成されたｎ型（第１導電型）のドリフト拡散領域１０と、ドリフト拡散領域１０の上部に形成されたｐ型のボディ拡散領域２と、ボディ拡散領域２の上部に形成され、互いに接するｐ型のバックゲート拡散領域８及びｎ型のソース拡散領域６と、ドリフト拡散領域１０の上部に形成されたｎ型のドレイン拡散領域７と、ソース拡散領域６とドレイン拡散領域７との間に形成され、ソース拡散領域６及びボディ拡散領域２と離間して配置された酸化膜（絶縁膜）１４とを備えている。
【００４４】
また、ＬＤＭＯＳトランジスタは、ボディ拡散領域２の一部上からドリフト拡散領域１０上及び酸化膜１４の一部上に亘って形成されたゲート絶縁膜４と、ゲート絶縁膜４上に形成されたゲート電極５と、ゲート電極５上及び半導体基板１上に形成され、ソース拡散領域６及びバックゲート拡散領域８の上方及びドレイン拡散領域７の上方に開口を有する層間絶縁膜２３と、ソース拡散領域６の一部上及びバックゲート拡散領域８の一部上に形成されたソース電極１６と、ドレイン拡散領域７上に形成されたドレイン電極１７とを備えている。
【００４５】
ゲート電極５は、平面的に見てソース拡散領域６とドレイン拡散領域７との間に位置している。バックゲート拡散領域８は半導体基板１よりも高濃度のｐ型不純物を含んでいる。バックゲート拡散領域８はソース拡散領域６から見てドレイン拡散領域７とは逆の位置に設けられている。
【００４６】
本実施形態の半導体装置において、ドリフト拡散領域１０はゲート電極５（ゲート絶縁膜４）の直下であって、ボディ拡散領域２と酸化膜１４との間に位置する領域に形成されたｎ型の表面領域１２と、表面領域１２の下に位置し、表面領域１２よりもｎ型不純物濃度が低い基板内部領域１１と、トレンチ１３の底面部に形成され、基板内部領域１１よりも高濃度のｎ型不純物を含むドリフト拡散部１５とを有している。基板内部領域１１、表面領域１２、及びドリフト拡散部１５のｎ型不純物濃度は、ソース拡散領域６及びドレイン拡散領域７中のｎ型不純物濃度よりも低い。
【００４７】
本実施形態のＬＤＭＯＳトランジスタでは、オン時にキャリアの経路となるドリフト拡散領域１０の表面領域１２のｎ型不純物濃度を基板内部領域１１よりも濃くしているので、従来のＬＤＭＯＳトランジスタに比べて表面領域１２における抵抗が低減されており、結果としてオン抵抗を低減することが可能である。
【００４８】
なお、図１７に示すような、オフセット領域をＬＯＣＯＳで形成している一般的なＬＤＭＯＳトランジスタでは、ドリフト拡散領域の表面領域の不純物濃度を濃くした場合、ソース拡散領域３０６に近い方のＬＯＣＯＳ酸化膜３０３端部のバーズピーク部で電界が集中して耐圧が低下する。すなわち、一般的なＬＤＭＯＳトランジスタでは、ゲート電極５のドレイン拡散領域７側の端部近傍で電界が集中しやすくなっている。
【００４９】
これに対し、図１に示す本実施形態のＬＤＭＯＳトランジスタでは、半導体基板１のうち、ゲート電極５のドレイン拡散領域７側の端部近傍に位置する領域にトレンチ１３を形成している。このように、当該端部近傍領域から不純物濃度の高い表面領域１２を除去することで、ドリフト拡散領域１０のうち、ゲート電極５のドレイン拡散領域７側の端部付近に位置する領域に加わる電界集中を緩和することが可能となり、耐圧の低下を抑制することが可能である。
【００５０】
また、図１７に示すＬＤＭＯＳにおいて、半導体基板３０１のうちボディ拡散領域３０２とドレイン拡散領域３０７との間に位置する領域（図６のドリフト拡散領域１０に相当する領域）全体のｎ型不純物濃度を高くしてオン抵抗の低減を図る場合、ボディ拡散領域３０２底部のコーナー領域に電界が集中することで耐圧が低下する。
【００５１】
しかし、本変形例に係るＬＤＭＯＳトランジスタでは、半導体基板１のうちオン時にキャリアの経路となるトレンチ１３の底面部（ドリフト拡散部１５）のｎ型不純物濃度を局所的に高くし、ボディ拡散領域２のカバーチャ領域に接する基板内部領域１１のｎ型不純物濃度は高くしていないので、耐圧の低下を招くことなくオン抵抗を低減することができる。
【００５２】
次に、第１の変形例に係るＬＤＭＯＳトランジスタの製造方法を説明する。図７（ａ）、（ｃ）、（ｄ）、図８（ｂ）〜（ｄ）、及び図９（ｂ）は、本変形例に係るＬＤＭＯＳトランジスタの製造方法を示す工程断面図であり、図７（ｂ）は図７（ａ）に示す工程における半導体基板内のｎ型不純物濃度分布を示す図であり、図８（ａ）は、図７（ｄ）に示す工程終了後のＬＤＭＯＳトランジスタにおいて、トレンチ１３の底部と同じ深さ位置での半導体基板１のｎ型不純物濃度を示す図である。図９（ａ）は、図８（ｄ）に示す工程終了後のＬＤＭＯＳトランジスタにおいて、トレンチ１３の底部と同じ深さ位置での半導体基板１の不純物濃度を示す図である。
【００５３】
まず、図７（ａ）に示すように、ｐ型の半導体基板１にｎ型のドリフト拡散領域１０を形成する。具体的には、異なる注入エネルギーで２回以上のｎ型不純物イオンの注入を実施し、且つ浅い位置に注入する際のドーズ量を深い位置に注入する際のドーズ量よりも大きくする。これにより、ドリフト拡散領域１０の表面領域１２のｎ型不純物濃度を内部領域１１のｎ型不純物濃度よりも大きくすることができる。ここで、注入するｎ型不純物として例えばリンを使用し、基板内部領域１１を形成するためのｎ型不純物注入は少なくとも１回以上行い、注入ドーズ量は１×１０１２ｃｍ−２〜６×１０１２ｃｍ−２程度、加速エネルギーは１００ｋｅＶ以上とする。また、表面領域１２を形成するためのｎ型不純物注入は少なくとも１回以上行い、注入ドーズ量は２×１０１２ｃｍ−２〜１×１０１３ｃｍ−２程度、加速エネルギーは８０ｋｅＶ以下とする。このようにして形成されたドリフト拡散領域１０の注入直後の濃度プロファイルは図７（ｂ）のようになっている。
【００５４】
次に、図７（ｃ）に示すように、半導体基板１上に酸化膜１９、窒化膜２０を順次形成した後、窒化膜２０上にレジスト２１を塗布、現像し、レジスト２１のうち後にボディ拡散領域２を形成する領域から離れた所定領域に開口を形成する。次いで、レジスト２１をマスクとして窒化膜２０、酸化膜１９の一部を順にエッチングにより除去する。続いて、半導体基板１（ドリフト拡散領域１０）の上部にトレンチ１３をエッチングにより形成する。ここで、トレンチ１３の深さは、例えば０．４μｍ〜２．０μｍ程度とし、少なくとも表面領域１２に達するようにする。
【００５５】
次に、図７（ｄ）に示すように、レジスト２１をマスクとして半導体基板１にｎ型不純物イオンを注入して、半導体基板１のうちトレンチ１３の底面部に位置する領域にｎ型のドリフト拡散部１５を形成する。ドリフト拡散部１５のｎ型不純物濃度は同じ深さの基板内部領域１１のｎ型不純物濃度よりも高くなっている。
【００５６】
本工程では、注入するｎ型不純物注入として例えばリンを使用し、注入ドーズ量は１×１０１２ｃｍ−２〜１×１０１３ｃｍ−２程度、注入ドーズ量を１００ｋｅＶ以下とする。このようにして形成されたドリフト拡散領域１１のトレンチ溝の底面と同じ深さにおける半導体基板１のイオン注入直後の濃度プロファイルは、図８（ａ）に示すようになっている。
【００５７】
次に、図８（ｂ）に示すように、レジスト２１を除去後、半導体基板１の上方に例えば、ＣＶＤ法により、絶縁膜として例えば酸化膜１４を形成してトレンチ１３を埋め込む。次いで、酸化膜１４にＣＭＰ処理を施して窒化膜２０上から酸化膜１４を取り除く。この平坦化処理では、窒化膜２０がＣＭＰ処理のストッパーとして機能する。このようにして酸化膜１４で埋め込まれたトレンチ１３は、素子間を分離するためのＳＴＩ構造と同時に形成することが可能である。
【００５８】
次に、図８（ｃ）に示すように、窒化膜２０、酸化膜１９をエッチングにより除去した後に、半導体基板１上に熱酸化によりゲート絶縁膜４を形成し、ゲート電極５を設ける。ここで、例えばゲート絶縁膜４の膜厚は２〜１００ｎｍ程度であり、本実施形態のＬＤＭＯＳトランジスタと同一基板上に混載されているロジック部の低圧トランジスタのゲート絶縁膜と同時に形成することが可能である。
【００５９】
次に、図８（ｄ）に示すように、半導体基板１（ドリフト拡散領域１０）の上部であってゲート電極５のゲート長方向の端部下に位置する領域にｐ型のボディ拡散領域２を形成する。ここでは、例えば、注入エネルギーを８０〜１５０ｋｅＶ、注入ドーズ量を１×１０１３ｃｍ−２〜１×１０１４ｃｍ−２程度とし、注入深さを０．２〜１．２μｍ程度とする条件でｐ型不純物イオンをゲート電極５をマスクとして半導体基板１（ドリフト拡散領域１０）の上部に注入する。この注入条件は一例であり、所望する耐圧、閾値、電流能力に応じて適宜設定する。
【００６０】
本工程が終了した時点でのＬＤＭＯＳトランジスタでは、図９（ａ）に示すように、ドリフト拡散部１５のｎ型不純物濃度が、ドリフト拡散部１５と同じ深さ位置に形成されている基板内部領域１１のｎ型不純物濃度よりも高くなっており、ｐ型のボディ拡散領域２と接している領域のｎ型不純物濃度が低くなっていることが分かる。
【００６１】
次に、図９（ｂ）に示すように、公知のイオン注入等によりボディ拡散領域２の上部にｎ型のソース拡散領域６を形成するとともに、ボディ拡散領域２の上部であってソース拡散領域６とは重ならない位置に（ボディ拡散領域２の他の部分よりも）高濃度にｐ型不純物を含むバックゲート拡散領域８とを形成する。また、ソース拡散領域６と同時に、ドリフト拡散領域１０の上部のうち、酸化膜１４（及びゲート電極５）から見てソース拡散領域６とは逆の方向に隣接する領域にｎ型のドレイン拡散領域７を形成する。
【００６２】
続いて、ゲート電極５上及び半導体基板１の上面上にＢＰＳＧなどからなる層間絶縁膜２３を形成した後、ソース拡散領域６上及びバックゲート拡散領域８上に金属等からなるソース電極１６を、ドレイン拡散領域７上には金属等からなるドレイン電極１７を、それぞれ形成する。以上の工程により、図６に示すＬＤＭＯＳトランジスタを作製できる。
【００６３】
本変形例で説明した方法によれば、トレンチ１３を形成するためのマスクを用いたイオン注入によってドリフト拡散部１５を形成できるので、別個にマスクを作製する場合に比べて工程数の増加を抑えつつ、半導体装置のさらなる低抵抗化を実現することができる。
【００６４】
−実施形態の第２の変形例−
図１０は、本発明の実施形態に係るＬＤＭＯＳトランジスタの第２の変形例を示す断面図である。本変形例に係るＬＤＭＯＳトランジスタは、トレンチ１３のコーナー部が丸められていることを除いては、図１に示すＬＤＭＯＳトランジスタと同様の構成を有している。
【００６５】
図１に示すＬＤＭＯＳトランジスタでは、ゲート絶縁膜４を挟んでゲート電極５の直下に位置する表面領域１２とドレイン拡散領域７との間にトレンチ１３が形成されており、このトレンチ１３縦方向の断面は台形等、角張ったコーナー部を有している。このトレンチ１３はドリフト拡散領域１０の上部に形成されている。
【００６６】
これに対し、図１０に示す第２の変形例に係るＬＤＭＯＳトランジスタでは、トレンチ１３の上端部及びトレンチ１３底部のコーナー部が丸められている。
【００６７】
動作時にボディ拡散領域２から空乏層が延びるため、トレンチ１３のソース拡散領域６に近い方のコーナー部には、他の部分に比べて電界集中が生じやすい。本変形例のＬＤＭＯＳトランジスタによれば、トレンチ１３の上端部及びトレンチ１３底部のコーナー部が丸められているので、図１に示すＬＤＭＯＳトランジスタに比べてトレンチ１３のコーナー部における電界集中を効果的に緩和することができ、十分な耐圧性を確保することが可能となる。
【００６８】
本変形例に係るＬＤＭＯＳトランジスタは以下の方法で作製できる。
【００６９】
図１１（ａ）、（ｃ）、（ｄ）、図１２（ａ）〜（ｄ）、図１３（ａ）、（ｂ）は、本変形例に係るＬＤＭＯＳトランジスタの製造方法を示す工程断面図であり、図１１（ｂ）は図１１（ａ）に示す工程における半導体基板内のｎ型不純物濃度分布を示す図である。
【００７０】
まず、図１１（ａ）に示すように、ｐ型の半導体基板１にｎ型のドリフト拡散領域１０を形成する。具体的には、異なる注入エネルギーで２回以上のｎ型不純物イオンの注入を実施し、且つ浅い位置に注入する際のドーズ量を深い位置に注入する際のドーズ量よりも大きくする。これにより、ドリフト拡散領域１０の表面領域１２のｎ型不純物濃度を基板内部領域１１のｎ型不純物濃度よりも大きくすることができる。
【００７１】
ここで、注入するｎ型不純物として例えばリンを使用し、基板内部領域１１を形成するためのｎ型不純物注入は少なくとも１回以上行い、注入ドーズ量は１×１０１２ｃｍ−２〜６×１０１２ｃｍ−２程度、加速エネルギーは１００ｋｅＶ以上とする。また、表面領域１２を形成するためのｎ型不純物注入は少なくとも１回以上行い、注入ドーズ量は２×１０１２ｃｍ−２〜１×１０１３ｃｍ−２程度、加速エネルギーは８０ｋｅＶ以下とする。このようにして形成されたドリフト拡散領域１０の注入直後の濃度プロファイルは図１１（ｂ）のようになっている。
【００７２】
次に、図１１（ｃ）に示すように、半導体基板１上に酸化膜１９、窒化膜２０を順次形成する。
【００７３】
次に、図１１（ｄ）に示すように、窒化膜２０上にレジスト（図示せず）を塗布してからこれを現像処理することで、レジスト２１のうち後にボディ拡散領域２を形成する領域から離れた所定領域に開口を形成する。次いで、レジストをマスクとして窒化膜２０、酸化膜１９の一部を順にエッチングにより除去後、レジストも除去する。
【００７４】
次に、図１２（ａ）に示すように、半導体基板１の上面部のうち露出した部分を選択的に熱酸化することにより、半導体基板１の上面上に酸化膜２４を形成する。ここで、熱酸化により形成された酸化膜２４の膜厚は、例えば０．４μｍ〜１μｍ程度とする。酸化膜２４は、上端部と底部のコーナー部が丸くなった形状を有している。なお、酸化膜２４は熱酸化以外にも酸化剤に半導体基板を浸漬すること等によって形成することが可能である。
【００７５】
次に、図１２（ｂ）に示すように、酸化膜２４をエッチングにより除去後、さらに酸化膜２４が設けられていた領域の半導体基板１の上部をエッチングすることで、トレンチ１３を形成する。ここで、例えばトレンチ１３の深さは０．４μｍ〜２．０μｍ程度である。
【００７６】
次に、図１２（ｃ）に示すように、窒化膜２０の上面上及び半導体基板１のトレンチ１３が形成された部分上に酸化膜１４を形成してトレンチ１３を埋め込む。この酸化膜１４の形成は例えばＣＶＤ法により行う。続いて、酸化膜１４の上面にＣＭＰ処理を施して窒化膜２０上から酸化膜１４を取り除く。この平坦化処理では、窒化膜２０がＣＭＰ処理のストッパーとして機能する。このようにして酸化膜１４で埋め込まれたトレンチ１３は、素子間を分離するためのＳＴＩ構造と同時に形成することが可能である。
【００７７】
次に、図１２（ｄ）に示すように、窒化膜２０、酸化膜１９をエッチングにより除去した後に、半導体基板１上に熱酸化によりゲート絶縁膜４を形成し、ゲート電極５を設ける。ここで、例えばゲート絶縁膜４の膜厚は２〜１００ｎｍ程度であり、本実施形態のＬＤＭＯＳトランジスタと同一基板上に混載されているロジック部の低圧トランジスタのゲート絶縁膜と同時に形成することが可能である。
【００７８】
次に、図１３（ａ）に示すように、半導体基板１（ドリフト拡散領域１０）の上部であってゲート電極５のゲート長方向の端部下に位置する領域にｐ型のボディ拡散領域２を形成する。ここでは、例えば、注入エネルギーを８０〜１５０ｋｅＶ、注入ドーズ量を１×１０１３ｃｍ−２〜１×１０１４ｃｍ−２程度とし、注入深さを０．２〜１．２μｍ程度とする条件でｐ型不純物イオンをゲート電極５をマスクとして半導体基板１（ドリフト拡散領域１０）の上部に注入する。この注入条件は一例であり、所望する耐圧、閾値、電流能力に応じて適宜設定する。
【００７９】
次に、図１３（ｂ）に示すように、公知のイオン注入等によりボディ拡散領域２の上部にｎ型のソース拡散領域６を形成するとともに、ボディ拡散領域２の上部であってソース拡散領域６とは重ならない位置に（ボディ拡散領域２の他の部分よりも）高濃度にｐ型の不純物を含むバックゲート拡散領域８とを形成する。また、ソース拡散領域６と同時に、ドリフト拡散領域１０の上部のうち、酸化膜１４（及びゲート電極５）から見てソース拡散領域６とは逆の方向に隣接する領域にｎ型のドレイン拡散領域７を形成する。
【００８０】
続いて、ゲート電極５上及び半導体基板１の上面上にＢＰＳＧなどからなる層間絶縁膜２３を形成した後、ソース拡散領域６上及びバックゲート拡散領域８上に金属等からなるソース電極１６を、ドレイン拡散領域７上には金属等からなるドレイン電極１７を、それぞれ形成する。以上の工程により、図１に示すＬＤＭＯＳトランジスタを作製できる。
【００８１】
−実施形態の第３の変形例−
図１４は、本発明の実施形態に係るＬＤＭＯＳトランジスタの第３の変形例を示す断面図である。同図に示すように、本変形例に係るＬＤＭＯＳトランジスタでは、半導体基板１の上部に形成されたｎ型のドリフト拡散領域２１０がソース拡散領域６の下方には形成されておらず、ｐ型のボディ拡散領域２とも離れた位置に形成されている点が図１に示すＬＤＭＯＳトランジスタと異なっている。
【００８２】
ドリフト拡散領域２１０はトレンチ１３に埋め込まれた酸化膜１４の側面及び下面を覆うように形成されている。ドリフト拡散領域２１０は、酸化膜１４及びドレイン拡散領域２０７の下に形成された基板内部領域２１１と、基板内部領域２１１の上であってゲート絶縁膜４を挟んでゲート電極５の下に位置し、基板内部領域２１１よりも高濃度のｎ型不純物を含む表面領域２１２とを有している。
【００８３】
また、ＬＤＭＯＳトランジスタは、ボディ拡散領域２の一部上から表面領域２１２上及び酸化膜１４の一部上に亘って形成されたゲート絶縁膜４と、ゲート絶縁膜４上に形成されたゲート電極５と、ゲート電極５上及び半導体基板１上に形成され、ソース拡散領域６及びバックゲート拡散領域８の上方及びドレイン拡散領域７の上方に開口を有する層間絶縁膜２３と、ソース拡散領域６の一部上及びバックゲート拡散領域８の一部上に形成されたソース電極１６と、ドレイン拡散領域７上に形成されたドレイン電極１７とを備えている。
【００８４】
本実施形態のＬＤＭＯＳトランジスタでは、オン時にキャリアの経路となるドリフト拡散領域２１０の表面領域１２のｎ型不純物濃度を基板内部領域２１１よりも濃くしているので、従来のＬＤＭＯＳトランジスタに比べて表面領域２１２における抵抗が低減されており、結果としてオン抵抗を低減することが可能である。
【００８５】
なお、図１７に示すような、オフセット領域をＬＯＣＯＳで形成している一般的なＬＤＭＯＳトランジスタでは、ドリフト拡散領域の表面領域の不純物濃度を濃くした場合、ソース拡散領域３０６に近い方のＬＯＣＯＳ酸化膜３０３端部のバーズピーク部で電界が集中して耐圧が低下する。すなわち、一般的なＬＤＭＯＳトランジスタでは、ゲート電極５のドレイン拡散領域７側の端部近傍で電界が集中しやすくなっている。
【００８６】
これに対し、図１４に示す本実施形態のＬＤＭＯＳトランジスタでは、半導体基板１のうち、ゲート電極５のドレイン拡散領域７側の端部近傍に位置する領域にトレンチ１３を形成している。このように、当該端部近傍領域から不純物濃度の高い表面領域２１２を除去することで、ドリフト拡散領域２１０のうち、ゲート電極５のドレイン拡散領域７側の端部付近に位置する領域に加わる電界集中を緩和することが可能となり、耐圧の低下を抑制することが可能である。
【００８７】
また、この構成によれば、ボディ拡散領域２とドリフト拡散領域２１０とが接しておらず、且つボディ拡散領域２とドリフト拡散領域２１０との間には半導体基板１のｐ型領域が存在する。このため、本変形例に係るＬＤＭＯＳトランジスタでは、図１に示すＬＤＭＯＳトランジスタに比べてより耐圧が向上しているので高電圧が印加される用途に好ましく用いることができる。
【００８８】
次に、本変形例に係るＬＤＭＯＳトランジスタの製造方法について説明する。図１５（ａ）、（ｃ）、（ｄ）、図１６（ａ）〜（ｃ）は、本変形例に係るＬＤＭＯＳトランジスタの製造方法を示す工程断面図であり、図１５（ｂ）は図１５（ａ）に示す工程における半導体基板内のｎ型不純物濃度分布を示す図であり、図１６（ｄ）は、図１６（ｃ）に示す工程終了後のＬＤＭＯＳトランジスタを示す平面図である。
【００８９】
まず、図１５（ａ）に示すように、ｐ型の半導体基板１にｎ型のドリフト拡散領域２１０を形成する。具体的には、半導体基板１のうち、後にソース拡散領域を形成する領域を覆うレジスト５０を形成する。次いで、レジスト５０をマスクとして異なる注入エネルギーで２回以上のｎ型不純物イオンの注入を実施し、且つ浅い位置に注入する際のドーズ量を深い位置に注入する際のドーズ量よりも大きくする。これにより、ドリフト拡散領域２１０の表面領域２１２のｎ型不純物濃度を内部領域２１１のｎ型不純物濃度よりも大きくすることができる。
【００９０】
ここで、注入するｎ型不純物として例えばリンを使用し、内部領域２１１を形成するためのｎ型不純物注入は少なくとも１回以上行い、注入ドーズ量は１×１０１２ｃｍ−２〜６×１０１２ｃｍ−２程度、加速エネルギーは１００ｋｅＶ以上とする。また、表面領域２１２を形成するためのｎ型不純物注入は少なくとも１回以上行い、注入ドーズ量は２×１０１２ｃｍ−２〜１×１０１３ｃｍ−２程度、加速エネルギーは８０ｋｅＶ以下とする。このようにして形成されたドリフト拡散領域２１０の注入直後の濃度プロファイルは図１５（ｂ）のようになっている。
【００９１】
次に、図１５（ｃ）に示すように、半導体基板１上に酸化膜１９、窒化膜２０を順次形成した後、窒化膜２０上にレジスト２１を塗布、現像し、レジスト２１のうち後にボディ拡散領域２を形成する領域から離れた所定領域に開口を形成する。次いで、レジスト２１をマスクとして窒化膜２０、酸化膜１９の一部を順にエッチングにより除去する。続いて、半導体基板１（ドリフト拡散領域２１０）の上部にトレンチ１３をエッチングにより形成する。ここで、トレンチ１３の深さは、例えば０．４μｍ〜２．０μｍ程度とし、少なくとも表面領域１２に達するようにする。
【００９２】
次に、図１５（ｄ）に示すように、レジスト２１を除去後、半導体基板１の上方に例えば、ＣＶＤ法により、絶縁膜として例えば酸化膜１４を形成してトレンチ１３を埋め込む。次いで、酸化膜１４にＣＭＰ処理を施して窒化膜２０上から酸化膜１４を取り除く。この平坦化処理では、窒化膜２０がＣＭＰ処理のストッパーとして機能する。このようにして酸化膜１４で埋め込まれたトレンチ１３は、素子間を分離するためのＳＴＩ構造と同時に形成することが可能である。
【００９３】
次に、図１６（ａ）に示すように、窒化膜２０、酸化膜１９をエッチングにより除去した後に、半導体基板１上に熱酸化によりゲート絶縁膜４を形成し、ゲート電極５を設ける。ここで、例えばゲート絶縁膜４の膜厚は２〜１００ｎｍ程度であり、本実施形態のＬＤＭＯＳトランジスタと同一基板上に混載されているロジック部の低圧トランジスタのゲート絶縁膜と同時に形成することが可能である。
【００９４】
次に、図１６（ｂ）に示すように、半導体基板１の上部であってドリフト拡散領域２１０に接触しない領域にｐ型のボディ拡散領域２を形成する。ここでは、例えば、注入エネルギーを８０〜１５０ｋｅＶ、注入ドーズ量を１×１０１３ｃｍ−２〜１×１０１４ｃｍ−２程度とし、注入深さを０．２〜１．２μｍ程度とする条件でｐ型不純物イオンをゲート電極５をマスクとして半導体基板１の上部に注入する。この注入条件は一例であり、所望する耐圧、閾値、電流能力に応じて適宜設定する。
【００９５】
次に、図１６（ｃ）、（ｄ）に示すように、公知のイオン注入等によりボディ拡散領域２の上部にｎ型のソース拡散領域６を形成するとともに、ボディ拡散領域２の上部であってソース拡散領域６とは重ならない位置に（ボディ拡散領域２の他の部分よりも）高濃度にｐ型不純物を含むバックゲート拡散領域８とを形成する。また、ソース拡散領域６と同時に、ドリフト拡散領域２１０の上部のうち、酸化膜１４（及びゲート電極５）から見てソース拡散領域６とは逆の方向に隣接する領域にｎ型のドレイン拡散領域７を形成する。
【００９６】
続いて、ゲート電極５上及び半導体基板１の上面上にＢＰＳＧなどからなる層間絶縁膜２３を形成した後、ソース拡散領域６上及びバックゲート拡散領域８上に金属等からなるソース電極１６を、ドレイン拡散領域７上には金属等からなるドレイン電極１７を、それぞれ形成する。以上の工程により、図１４に示すＬＤＭＯＳトランジスタを作製できる。
【００９７】
なお、上述したように、以上で説明した実施形態やその変形例に係るＬＤＭＯＳトランジスタの構成を適宜組み合わせてもよい。例えば、第３の変形例に係るＬＤＭＯＳトランジスタにおいて、トレンチ１３のコーナー部が丸められていてもよいし、ドリフト拡散領域２１０のうちトレンチ１３の底部に位置する領域に、基板内部領域２１１よりもｎ型不純物濃度が高いドリフト拡散部１５（図６参照）が設けられていてもよい。
【００９８】
また、以上で説明した製造工程の順序、イオン注入やエッチングの条件などは実施可能な範囲で適宜変更してもよい。
【産業上の利用可能性】
【００９９】
以上で説明したように、本発明の一例であるＬＤＭＯＳトランジスタは、耐圧を維持しながら、オン抵抗を低減することが可能なため、例えばドライバＩＣや電源ＩＣ等の分野において、例えば１０Ｖ〜４０Ｖ程度の高電圧下で用いられる耐圧デバイスとして有効に利用することができる。
【符号の説明】
【０１００】
１      半導体基板
２      ボディ拡散領域
４      ゲート絶縁膜
５      ゲート電極
６      ソース拡散領域
７、２０７      ドレイン拡散領域
８      バックゲート拡散領域
１０、２１０      ドリフト拡散領域
１１、２１１      基板内部領域
１２、２１２      表面領域
１３      トレンチ
１４      酸化膜 
１５      ドリフト拡散部
１６      ソース電極
１７      ドレイン電極
１９      酸化膜
２０      窒化膜
２１      レジスト
２３      層間絶縁膜
２４      酸化膜
２５      空乏層
２６      キャリアの経路
５０      レジスト
【図１】
0005492610.tif 000002
【図２】
0005492610.tif 000003
【図３】
0005492610.tif 000004
【図４】
0005492610.tif 000005
【図５】
0005492610.tif 000006
【図６】
0005492610.tif 000007
【図７】
0005492610.tif 000008
【図８】
0005492610.tif 000009
【図９】
0005492610.tif 000010
【図１０】
0005492610.tif 000011
【図１１】
0005492610.tif 000012
【図１２】
0005492610.tif 000013
【図１３】
0005492610.tif 000014
【図１４】
0005492610.tif 000015
【図１５】
0005492610.tif 000016
【図１６】
0005492610.tif 000017
【図１７】
0005492610.tif 000018