(57)【特許請求の範囲】
【請求項１】
ビットラインおよびソースラインに結合された少なくとも1つの抵抗メモリと、
前記ビットラインをローカルグランドに結合するように構成された電流シンク回路であり、特定の抵抗メモリ要素における第1の書込み操作中、前記電流シンク回路を介した前記ビットラインへの第1の放電経路が利用可能であり、前記特定の抵抗メモリ要素における第2の書込み操作中、前記ソースラインへの単一の放電経路が利用可能である、電流シンク回路と
を含み、
前記第1の放電経路が、前記ソースラインに結合されたゲートを含む第1のトランジスタを含み、前記ビットラインが、前記ソースラインにおける電圧に応答して前記ローカルグランドに選択的に結合され、
前記第1の放電経路が、前記第1のトランジスタに直列に結合された第2のトランジスタをさらに含み、前記第2のトランジスタが、テストモード信号に応答して、前記単一の放電経路を介して前記ビットラインの放電を選択的に阻止する、電子デバイス。
【請求項２】
前記少なくとも1つの抵抗メモリおよび前記電流シンク回路が、抵抗ランダムアクセスメモリ(R-RAM)デバイスに組み込まれる、請求項１に記載の電子デバイス。
【請求項３】
前記電流シンク回路がアクティブ化されていること含む前記第1の書込み操作中の前記ビットラインにおける第1の寄生抵抗が、前記電流シンク回路が非アクティブ化されていることを含む前記第2の書込み操作中に生じる前記ビットラインにおける第2の寄生抵抗未満である、請求項１に記載の電子デバイス。
【請求項４】
前記第1の寄生抵抗が、第1のソースローディング効果に寄与し、前記第2の寄生抵抗が、前記第1のソースローディング効果よりも大きい第2のソースローディング効果に寄与する、請求項３に記載の電子デバイス。
【請求項５】
前記ソースラインに結合された第1の書込みドライバを介したグランドへの前記単一の放電経路が利用可能であり、前記第1の書込み操作中、第2の放電経路が前記ビットラインに提供され、前記第2の放電経路が、前記ビットラインに結合された第2の書込みドライバを介して提供される、請求項１に記載の電子デバイス。
【請求項６】
前記電流シンク回路が1ナノファラッド以下の静電容量を有する、請求項１に記載の電子デバイス。
【請求項７】
前記第1の放電経路が、2マイクロメートル以下の幅を有するトランジスタを含む、請求項１に記載の電子デバイス。
【請求項８】
前記少なくとも1つの抵抗メモリ、および前記電流シンク回路が、少なくとも1つの半導体ダイに内蔵される、請求項１に記載の電子デバイス。
【請求項９】
前記少なくとも1つの抵抗メモリ、および前記電流シンク回路が内蔵される、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータを含むグループから選択されたデバイスをさらに含む、請求項１に記載の電子デバイス。
【請求項１０】
ビットラインおよびソースラインに結合された少なくとも1つの抵抗メモリと、
前記ビットラインをローカルグランドに結合するように構成された電流シンク回路であり、特定の抵抗メモリ要素における第1の書込み操作中、前記電流シンク回路を介した前記ビットラインへの第1の放電経路が利用可能であり、前記特定の抵抗メモリ要素における第2の書込み操作中、前記ソースラインへの単一の放電経路が利用可能である、電流シンク回路と、
前記電流シンク回路に結合されたテストモード信号線と
を含み、
前記テストモード信号線を介して送られるテストモード信号が、前記第1の放電経路を介した放電操作を選択的に阻止する、電子デバイス。
【請求項１１】
前記少なくとも1つの抵抗メモリおよび前記電流シンク回路が、抵抗ランダムアクセスメモリ(R-RAM)デバイスに組み込まれる、請求項１０に記載の電子デバイス。
【請求項１２】
前記電流シンク回路がアクティブ化されていること含む前記第1の書込み操作中の前記ビットラインにおける第1の寄生抵抗が、前記電流シンク回路が非アクティブ化されていることを含む前記第2の書込み操作中に生じる前記ビットラインにおける第2の寄生抵抗未満である、請求項１０に記載の電子デバイス。
【請求項１３】
前記第1の寄生抵抗が、第1のソースローディング効果に寄与し、前記第2の寄生抵抗が、前記第1のソースローディング効果よりも大きい第2のソースローディング効果に寄与する、請求項１２に記載の電子デバイス。
【請求項１４】
前記ソースラインに結合された第1の書込みドライバを介したグランドへの前記単一の放電経路が利用可能であり、前記第1の書込み操作中、第2の放電経路が前記ビットラインに提供され、前記第2の放電経路が、前記ビットラインに結合された第2の書込みドライバを介して提供される、請求項１０に記載の電子デバイス。
【請求項１５】
前記電流シンク回路が1ナノファラッド以下の静電容量を有する、請求項１０に記載の電子デバイス。
【請求項１６】
前記第1の放電経路が、2マイクロメートル以下の幅を有するトランジスタを含む、請求項１０に記載の電子デバイス。
【請求項１７】
前記少なくとも1つの抵抗メモリ、および前記電流シンク回路が、少なくとも1つの半導体ダイに内蔵される、請求項１０に記載の電子デバイス。
【請求項１８】
前記少なくとも1つの抵抗メモリ、および前記電流シンク回路が内蔵される、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータを含むグループから選択されたデバイスをさらに含む、請求項１０に記載の電子デバイス。
【請求項１９】
書込み電圧をソースラインに印加するための手段と、
データ値を記憶するための手段であり、前記データ値を記憶するための前記手段が、前記ソースラインおよびビットラインに結合される、手段と、
記憶するための前記手段における第2の書込み操作中の前記ソースラインへの放電経路よりも短い前記ビットラインへの放電経路を記憶するための前記手段における第1の書込み操作中に提供するための手段と
を含み、
前記ビットラインへの放電経路が、前記ソースラインに結合されたゲートを含む第1のトランジスタを含み、前記ビットラインが、前記ソースラインにおける電圧に応答してローカルグランドに選択的に結合され、
前記ビットラインへの放電経路が、前記第1のトランジスタに直列に結合された第2のトランジスタをさらに含み、前記第2のトランジスタが、テストモード信号に応答して、単一の放電経路を介して前記ビットラインの放電を選択的に阻止する、装置。
【請求項２０】
記憶するための前記手段が少なくとも1つの磁気トンネル接合(MTJ)を含む、請求項１９に記載の装置。
【請求項２１】
印加するための前記手段、記憶するための前記手段、および提供するための前記手段が、少なくとも1つの半導体ダイに内蔵された、請求項１９に記載の装置。
【請求項２２】
印加するための前記手段、記憶するための前記手段、および提供するための前記手段が内蔵される、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータを含むグループから選択されたデバイスをさらに含む、請求項１９に記載の装置。
【請求項２３】
書込み電圧をソースラインに印加するための手段と、
データ値を記憶するための手段であり、前記データ値を記憶するための前記手段が、前記ソースラインおよびビットラインに結合される、手段と、
記憶するための前記手段における第2の書込み操作中の前記ソースラインへの放電経路よりも短い前記ビットラインへの放電経路を記憶するための前記手段における第1の書込み操作中に提供するための手段と、
前記ビットラインへの放電経路を提供するための手段に結合されたテストモード信号線と
を含み、
前記テストモード信号線を介して送られるテストモード信号が、前記ビットラインへの放電経路を介した放電操作を選択的に阻止する、装置。
【請求項２４】
記憶するための前記手段が少なくとも1つの磁気トンネル接合(MTJ)を含む、請求項２３に記載の装置。
【請求項２５】
印加するための前記手段、記憶するための前記手段、および提供するための前記手段が、少なくとも1つの半導体ダイに内蔵された、請求項２３に記載の装置。
【請求項２６】
印加するための前記手段、記憶するための前記手段、および提供するための前記手段が内蔵される、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータを含むグループから選択されたデバイスをさらに含む、請求項２３に記載の装置。
【請求項２７】
ビットラインおよびソースラインに結合された磁気トンネル接合(MTJ)で第1の書込み操作を開始するステップであり、前記第1の書込み操作が、前記MTJで第1のデータ値を記憶するために第1の電圧を前記ビットラインに印加し、書込みドライバを介したグランドへの第1の放電経路を有する、ステップと、
前記MTJで第2の書込み操作を開始するステップであり、前記第2の書込み操作が、前記MTJで第2のデータ値を記憶するために第2の電圧を前記ソースラインに印加し、電流シンク回路を介したグランドへの第2の放電経路を有する、ステップと、
テストモードの間、前記電流シンク回路を介したグランドへの放電を選択的に阻止するために、テストモード信号を第2のトランジスタのゲートに供給するステップと
を含み、前記電流シンク回路を介したグランドへの前記第2の放電経路が、前記書込みドライバを介したグランドへの前記第1の放電経路よりも短く、
前記電流シンク回路が第1のトランジスタおよび前記第2のトランジスタを含む方法。
【請求項２８】
前記電流シンク回路が単一のトランジスタを含む、請求項２７に記載の方法。
【請求項２９】
前記第1の書込み操作を開始するステップおよび前記第2の書込み操作を開始するステップが、電子デバイスに内蔵されたプロセッサで実行される、請求項２７に記載の方法。
【請求項３０】
ビットラインおよびソースラインに結合された磁気トンネル接合(MTJ)で第1の書込み操作を開始するための第1のステップであり、前記第1の書込み操作が、前記MTJで第1のデータ値を記憶するために第1の電圧を前記ビットラインに印加し、書込みドライバを介したグランドへの第1の放電経路を有する、第1のステップと、
前記MTJで第2の書込み操作を開始するための第2のステップであり、前記第2の書込み操作が、前記MTJで第2のデータ値を記憶するために第2の電圧を前記ソースラインに印加し、電流シンク回路を介したグランドへの第2の放電経路を有する、第2のステップと、
テストモードの間、前記電流シンク回路を介したグランドへの放電を選択的に阻止するために、テストモード信号を第2のトランジスタのゲートに供給する第3のステップと、
を含み、前記電流シンク回路を介したグランドへの前記第2の放電経路が、前記書込みドライバを介したグランドへの前記第1の放電経路よりも短く、
前記電流シンク回路が第1のトランジスタおよび前記第2のトランジスタを含む方法。
【請求項３１】
前記第1のステップおよび前記第2のステップが、電子デバイスに内蔵されたプロセッサによって実行される、請求項３０に記載の方法。
【請求項３２】
コンピュータによって実行可能な命令を記憶するコンピュータ可読有形媒体であって、前記命令が、
ビットラインおよびソースラインに結合された磁気トンネル接合(MTJ)で第1の書込み操作を開始するために前記コンピュータによって実行可能な命令であり、前記第1の書込み操作が、前記MTJで第1のデータ値を記憶するために第1の電圧を前記ビットラインに印加し、書込みドライバを介したグランドへの第1の放電経路を有する、命令と、
前記MTJで第2の書込み操作を開始するために前記コンピュータによって実行可能な命令であり、前記第2の書込み操作が、前記MTJで第2のデータ値を記憶するために第2の電圧を前記ソースラインに印加し、電流シンク回路を介したグランドへの第2の放電経路を有し、前記第1の放電経路が前記第2の放電経路よりも短い、命令と、
テストモードの間、前記電流シンク回路を介したグランドへの放電を選択的に阻止するために、テストモード信号を第2のトランジスタのゲートに供給する命令と
を含み、
前記電流シンク回路が第1のトランジスタおよび前記第2のトランジスタを含む、コンピュータ可読有形媒体。
【請求項３３】
前記命令が、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータを含むグループから選択されたデバイスに内蔵されたプロセッサによって実行可能な、請求項３２に記載のコンピュータ可読有形媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は一般に、ローカル電流シンクを有するメモリデバイスに関する。
【背景技術】
【０００２】
技術の進歩により、より小型でより高性能なコンピューティングデバイスが生まれてきた。たとえば、現在、小型で、軽量で、ユーザが簡単に持ち運べる、携帯式のワイヤレス電話、携帯情報端末(PDA)、およびページングデバイスのような、ワイヤレスコンピューティングデバイスを含む、様々な携帯式の個人向けコンピューティングデバイスが存在する。より具体的には、セルラー電話やインターネットプロトコル(IP)電話などの携帯式のワイヤレス電話は、ボイスおよびデータパケットを、ワイヤレスネットワークを介して通信することができる。さらに、多くのそのようなワイヤレス電話には、他の種類のデバイスが組み込まれている。たとえば、ワイヤレス電話は、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダー、およびオーディオファイルプレーヤも含み得る。また、そのようなワイヤレス電話は、ウェブブラウザアプリケーションなど、インターネットにアクセスするために使用され得るソフトウェアアプリケーションを含む実行可能な命令を処理することができる。したがって、これらのワイヤレス電話はかなりの計算能力を含み得、メモリデバイスを使用し得る。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
たとえば磁気抵抗ランダムアクセスメモリ(MRAM)などのメモリデバイスは、寄生抵抗、すなわち設計材料に固有の抵抗を有し得る。寄生抵抗は、書込み操作を実行すると、電流および電力要件の増加をもたらし得、これは一般に望ましくない。
【課題を解決するための手段】
【０００４】
ローカルグランドまでのビットライン放電経路を提供する電流シンク回路を含むスピントルクトランスファMRAM(STT-MRAM)が開示される。特定の実装では、電流シンク回路は、単一のトランジスタを有し得る。別の特定の実装では、第2のトランジスタによって、テストモード信号が、ローカルグランドまでのビットライン放電経路を選択的に無効にすることができる。ローカルグランドまでのビットラインの放電経路を提供することによって、ビットラインに関連付けられた寄生抵抗が低減され、データ書込み操作中、ソースローディング効果が低減する可能性がある。
【０００５】
特定の一実施形態では、電子デバイスが開示される。電子デバイスは、1つまたは複数の書込みドライバを含む。電子デバイスは、ビットラインに結合され、ソースラインに結合された少なくとも1つの磁気トンネル接合(MTJ)を含む。電子デバイスは、単一のトランジスタを有する電流シンク回路も含む。単一のトランジスタは、ビットラインおよびソースラインに結合される。
【０００６】
別の特定の実施形態では、電子デバイスは、ビットラインおよびソースラインに結合された少なくとも1つの抵抗メモリを含む。電子デバイスは、単一の放電経路を有する電流シンク回路を含む。単一の放電経路は、ビットラインをローカルグランドに結合するように構成される。
【０００７】
別の特定の実施形態では、方法は、ビットラインおよびソースラインに結合された磁気トンネル接合(MTJ)で第1の書込み操作を開始するステップを含む。第1の書込み操作は、MTJで第1のデータ値を記憶するために第1の電圧をビットラインに印加し、書込みドライバを介したグランドへの第1の放電経路を有する。方法は、MTJで第2の書込み操作を開始するステップを含む。第2の書込み操作は、MTJで第2のデータ値を記憶するために第2の電圧をソースラインに印加し、電流シンク回路を介したグランドへの第2の放電経路を有する。電流シンク回路ドライバを介したグランドへの第2の放電経路は、書込みドライバを介したグランドへの第1の放電経路よりも短い。
【０００８】
開示された実施形態のうちの少なくとも1つによって提供される1つの特定の利点は、電流シンク回路がアクティブ化されていないときの寄生抵抗と比較して、電流シンク回路がアクティブ化されているときは、書込み操作についての寄生抵抗が低下することである。開示された実施形態のうちの少なくとも1つによって提供される別の特定の利点は、電流シンク回路がアクティブ化されていないときと比較して、電流シンク回路がアクティブ化されているときは、書込み操作についてのソースローディング効果が低減することである。
【０００９】
本開示の他の態様、利点、および特徴は、以下のセクション、すなわち、図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む、本出願全体の検討後に明らかになろう。
【図面の簡単な説明】
【００１０】
【図１】ローカル電流シンクを有するメモリデバイスの第1の例示的な実施形態のブロック図である。
【図２】ローカル電流シンクを有するメモリデバイスの第2の例示的な実施形態のブロック図である。
【図３】ローカル電流シンクを有するメモリデバイスの第3の例示的な実施形態のブロック図である。
【図４】ローカル放電経路を提供する方法のフロー図である。
【図５】ローカル電流シンクを含むメモリデバイスを有する集積回路デバイスの製造方法の例示的な実施形態である。
【図６】ローカル電流シンクを含む電子デバイスの例示的な実施形態である。
【発明を実施するための形態】
【００１１】
図1を参照すると、ローカル電流シンクを有するメモリデバイスの第1の例示的な実施形態のブロック図が開示されており、全体的に100と称される。メモリデバイス100は、マルチプレクサ104を介してビットライン108およびソースライン110に結合された書込みドライバ102を含む。メモリデバイス100は、たとえばビットライン108に結合され、第1のアクセストランジスタ126を介してソースライン110に結合された第1のMTJ120など、少なくとも1つの磁気トンネル接合(MTJ)を含む。第2のMTJ121は、ビットライン108に結合され、第2のアクセストランジスタ127を介してソースライン110に結合され得る。第3のMTJ122は、ビットライン108に結合され、第3のアクセストランジスタ128を介してソースライン110に結合され得る。第4のMTJ123は、ビットライン108に結合され、第4のアクセストランジスタ129を介してソースライン110に結合され得る。電流シンク回路106は、単一のトランジスタ130を含み、ビットライン108およびソースライン110に結合される。
【００１２】
書込みドライバ102は、第1の書込みドライバ103および第2の書込みドライバ105など、1つまたは複数の書込みドライバを含み得る。書込みドライバ102は、書込み電流をビットライン108またはソースライン110に供給することができる。書込み操作が実行されると、書込み電流を生成するために、書込みドライバ102のうちの1つが高くなり(たとえば、電圧VDDを供給する)、他の書込みドライバは低くなる(たとえば、グランドを提供する)。
【００１３】
マルチプレクサ104は、MTJ120〜123のうちの1つまたは複数で書込み操作が実行されると、たとえば、ビットライン108とソースライン110との対など、ビットライン-ソースラインの対に書込みドライバ102を選択的に結合するように構成され得る。たとえば、マルチプレクサ104は、第1の書込みドライバ103をビットライン108またはソースライン110に結合することができ、第2の書込みドライバ105をビットライン108またはソースライン110に結合することができる。
【００１４】
MTJ120〜123のそれぞれは、少なくともフリー層162、トンネル障壁層164、ピンド層166を含むことができる、MTJ120〜123は、電流シンク回路106と書込みドライバ102との間でビットライン108およびソースライン110に結合され得る。アクセストランジスタ126〜129は、たとえば、ワードライン信号(図示せず)に応答して、MTJ120〜123のうちの1つまたは複数を選択的にソースライン110に結合するように構成され得る。
【００１５】
電流シンク回路106は、単一のトランジスタ130を含む。特定の一実施形態では、トランジスタ130は、2マイクロメートル以下の幅を有する。電流シンク回路106は、書込み操作のためのグランド131への経路を提供することができ、それによって、書込み電流が書込みドライバ102から通る経路が低減する。たとえば、書込み操作が第4のMTJ123に対して実行され、電流シンク回路106がメモリデバイス100に存在しないとき、書込み電流の経路は、ビットライン108の長さの約2倍、すなわち第1の書込みドライバ103から第4のMTJ123まで、および第4のMTJ123から第2の書込みドライバ105までとなり得る。書込み操作が第4のMTJ123に対して実行され、電流シンク回路106がメモリデバイス100に存在するとき、書込み電流の経路は、ほぼビットライン108の長さ、すなわち第1の書込みドライバ103から第4のMTJ123まで、および第4のMTJ123からグランド131までとなり得る。したがって、書込みドライバ102から最も遠くに位置するMTJ(たとえば第4のMTJ123)に書き込むとき、電流シンク回路106がメモリデバイス100に存在しないときと比較して、電流シンク回路106は、約50パーセントだけ書込み電流の経路を低減することができる。書込み電流の経路を低減することによって、書込み操作の寄生抵抗(たとえば、メモリデバイス100において使用する材料のタイプに固有の抵抗)を低減することができ、それによって、ソースローディング効果が低減し、書込み操作を実行するために使用される書込み電流の量が低減する。
【００１６】
動作時、書込み操作が実行されると、書込みドライバ102の対の一方の書込みドライバが高くなり(たとえばVDD)、書込みドライバ102の対の別の書込みドライバは低くなる(たとえば、グランドとして働く)。たとえば、第1の書込み操作140が実行されると、第1の書込みドライバ103が高くなり得、第2の書込みドライバ105は低くなり得、それによって書込み電流がマルチプレクサ104を介して第1の書込みドライバ103からMTJ120〜123のうちの1つへと流れる。書込み電流は、どの経路が最も短いかに応じて、MTJ120〜123のうちの1つから第2の書込みドライバ105または電流シンク回路106に流れ得る。説明のために、第1のMTJ120に対する第1の書込み操作140を実行すると、書込み電流は、第1の書込みドライバ103から、マルチプレクサ104、ソースライン110、および第1のアクセストランジスタ126を介して第1のMTJ120に流れ得る。第1のMTJ120から第2の書込みドライバ105への経路が第1のMTJ120から電流シンク回路106への経路よりも短いので、書込み電流は、第1のMTJ120から、ビットライン108に流れ、マルチプレクサ104を介して第2の書込みドライバ105に流れ得る。第2の例として、第4のMTJ123に対する第1の書込み操作140を実行すると、書込み電流は、第1の書込みドライバ103から、マルチプレクサ104、ソースライン110、および第4のアクセストランジスタ129を介して第4のMTJ123に流れ得る。第4のMTJ123から第2の書込みドライバ105への経路が第4のMTJ123から電流シンク回路106への経路よりも長いので、書込み電流は、第4のMTJ123から、ビットライン108に流れ、電流シンク回路106に流れ得る。
【００１７】
第2の書込み操作141が実行されると、第2の書込みドライバ105が高くなり得、第1の書込みドライバ103は低くなり得、それによって書込み電流がマルチプレクサ104を介して第2の書込みドライバ105からMTJ120〜123のうちの1つへと流れる。電流シンク回路106は、ビットライン108への放電経路を提供し、ソースライン110への放電経路は提供しないので、書込み電流は、MTJ120〜123のうちの1つから第1の書込みドライバ103へと流れる。説明のために、第1のMTJ120に対する第2の書込み操作141を実行すると、書込み電流は、第2の書込みドライバ105から、マルチプレクサ104、ビットライン108を介して第1のMTJ120に流れ得る。書込み電流は、第1のMTJ120から、第1のアクセストランジスタ126を介してソースライン110に、マルチプレクサ104を介して第1の書込みドライバ103に流れ得る。第2の例として、第4のMTJ123に対する第2の書込み操作141を実行すると、書込み電流は、第2の書込みドライバ105から、マルチプレクサ104、ビットライン108を介して第4のMTJ123に流れ得る。書込み電流は、第4のMTJ123から、第4のアクセストランジスタ129およびソースライン110を介して第1の書込みドライバ103に流れ得る。
【００１８】
アクセストランジスタ126〜129のうちの1つに遭遇する前に、MTJ120〜123のうちの1つに遭遇する書込み操作は、MTJ120〜123のうちの1つに遭遇する前にアクセストランジスタ126〜129のうちの1つに遭遇する書込み操作よりも必要な書込み電流が少なくて済み得る。したがって、第2の書込み操作141がアクセストランジスタ126〜129のうちの1つより前にMTJ120〜123のうちの1つに遭遇し得るので、第1の書込み操作140は、第2の書込み操作141よりも多くの電流を必要とし得る。第1の書込み操作140が第2の書込み操作141よりも電流シンク回路106からより多くの恩恵を被り得るので、第1の書込み操作140の書込み電流の経路を低減するために、電流シンク回路106が設けられている。
【００１９】
したがって、電流シンク回路106は、第1の書込み操作140中、グランド131への経路を提供することができ、それによって、第1の書込み操作140中に書込み電流が移動する経路の長さを低減することができる。第1の書込み操作140中に書込み電流が移動する経路を低減することによって、第1の書込み操作140中に遭遇した寄生抵抗が低減され得る。第1の書込み操作140中に遭遇した寄生抵抗を低減することによって、ソースローディング効果が低減され得、それによって、第1の書込み操作140を実行するために必要な書込み電流の量が低減され得る。第1の書込み操作140を実行するために必要な書込み電流の量を低減することによって、消費電力がより少なくなり、メモリデバイス100の発熱がより少なくなり得る。
【００２０】
特定の一実施形態では、メモリデバイス100は、スピントルクトランスファ磁気抵抗ランダムアクセスメモリ(STT-MRAM)デバイスに組み込まれる。メモリデバイス100は、少なくとも1つの半導体ダイに内蔵され得る。メモリデバイス100は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータなどの家庭用電子デバイスに組み込まれ得る。
【００２１】
図2を参照すると、ローカル電流シンクを有するメモリデバイスの第2の例示的な実施形態のブロック図が開示されており、全体的に200と称される。メモリデバイス200は、マルチプレクサ204を介してビットライン208およびソースライン210に結合された書込みドライバ202を含む。メモリデバイス200は、たとえばビットライン208に結合され、第1のアクセストランジスタ226を介してソースライン210に結合された第1のMTJ220など、少なくとも1つの抵抗メモリを含む。たとえばMTJ221、222、および223などの追加のMTJは、ビットライン208に結合され、それぞれアクセストランジスタ227、228、および229を介してソースライン210に結合され得る。電流シンク回路206は、ビットライン208およびソースライン210に結合される。
【００２２】
書込みドライバ202は、第1の書込みドライバ203および第2の書込みドライバ205を含む。書込みドライバ202は、MTJ220〜223のうちの1つに第1のデータ値270を書き込むための第1の書込み操作240中、またはMTJ220〜223のうちの1つに第2のデータ値271を書き込むための第2の書込み操作241中に書込み電流を生成し得る。
【００２３】
マルチプレクサ204は、書込みドライバ202がビットライン208またはソースライン210に書込み電流を提供できるように、たとえば、ビットライン208とソースライン210との対など、ビットライン-ソースラインの対に書込みドライバ202を選択的に結合するように構成され得る。書込み電流は、電流シンク回路206までの経路および書込みドライバ202までの経路の長さに基づいて、ならびに書込み電流の方向に基づいて、書込みドライバ202から、MTJ220〜223のうちの1つまたは複数を介して電流シンク回路206または書込みドライバ202までの経路を移動し得る。
【００２４】
MTJ220〜223は、電流シンク回路206と書込みドライバ202との間でビットライン208およびソースライン210に結合され得る。アクセストランジスタ226〜229は、たとえば、ワードライン信号(図示せず)に応答して、MTJ220〜223のうちの1つまたは複数を選択的にソースライン210に結合するように構成され得る。
【００２５】
電流シンク回路206は、第1のトランジスタ230と第2のトランジスタ232とを含む。第1のトランジスタ230は、書込み操作が実行されると、書込み電流を書込みドライバ202からグランド231まで結合する単一の放電経路260を提供することができ、それによって、書込み電流が通る経路が低減し得る。第1のトランジスタ230のゲートは、ソースライン210に結合される。ビットライン208は、テストモード信号線250におけるテストモード信号252(たとえば電圧)に応答して、グランド231に選択的に結合される。第2のトランジスタ232は、直列に第1のトランジスタ230に結合され、第2のトランジスタ232のゲートを介してテストモード信号線250に結合される。第2のトランジスタ232は、テストモード信号252がテストモード信号線250を介して送られることに応答して、グランド231への単一の放電経路260を介してビットライン208の放電を選択的に阻止する。特定の一実施形態では、トランジスタ230および232の各々は、2マイクロメートル以下の幅を有する。
【００２６】
電流シンク回路206は、書込みドライバ202のためのグランド231への単一の放電経路260を提供するように構成され、それによって、書込み電流が書込みドライバ202から通る経路が低減する。たとえば、書込み操作が第4のMTJ223に対して実行され、テストモード信号252を送ることによって電流シンク回路206が非アクティブ化されるとき、書込み電流の経路は、ビットライン208の長さの約2倍、すなわち第1の書込みドライバ203から第4のMTJ223まで、および第4のMTJ223から第2の書込みドライバ205までとなり得る。書込み操作が第4のMTJ223に対して実行され、電流シンク回路206がメモリデバイス200においてアクティブであるとき、書込み電流の経路は、ほぼビットライン208の長さ、すなわち第1の書込みドライバ203からソースライン210を介して第4のMTJ223まで、および第4のMTJ223からグランド231までとなり得る。したがって、書込みドライバ202から最も遠くに位置するMTJ(たとえば第4のMTJ223)に書き込むとき、電流シンク回路206がメモリデバイス200において非アクティブ化されたときと比較して、電流シンク回路206は、約50パーセントだけ書込み電流の経路を低減することができる。書込み電流の経路を低減することによって、第1の書込み操作240の寄生抵抗(たとえば、メモリデバイス200において使用する材料のタイプに固有の抵抗)を低減することができ、それによって、ソースローディング効果が低減し、書込み操作を実行するために使用される書込み電流の量が低減する。
【００２７】
動作時、書込み操作が実行されると、書込みドライバ202の対の一方の書込みドライバが高くなり(たとえばVDD)、書込みドライバ202の対の別の書込みドライバは低くなる(たとえば、グランドとして働く)。たとえば、第1の書込み操作240が実行されると、第1の書込みドライバ203が高くなり得、第2の書込みドライバ205は低くなり得、それによって書込み電流がマルチプレクサ204を介して第1の書込みドライバ203からMTJ220〜223のうちの1つへと流れる。書込み電流は、どの経路が最も短いかに応じて、MTJ220〜223のうちの1つからビットライン208に沿って、第2の書込みドライバ205または電流シンク回路206のいずれかに流れ得る。説明のために、第1のMTJ220に対する第1の書込み操作240を実行すると、書込み電流は、第1の書込みドライバ203から、マルチプレクサ204、ソースライン210、および第1のアクセストランジスタ226を介して第1のMTJ220に流れ得る。第1のMTJ220から第2の書込みドライバ205への経路が第1のMTJ220から電流シンク回路206への経路よりも短いので、書込み電流は、第1のMTJ220から、ビットライン208に流れ、マルチプレクサ204を介して第2の書込みドライバ205に流れ得る。第2の例として、第4のMTJ223に対する第1の書込み操作240を実行すると、書込み電流は、第1の書込みドライバ203から、マルチプレクサ204、ソースライン210、および第4のアクセストランジスタ229を介して第4のMTJ223に流れ得る。第4のMTJ223から第2の書込みドライバ205への経路が第4のMTJ223から電流シンク回路206への経路よりも長いので、書込み電流は、第4のMTJ223から、ビットライン208に沿って、電流シンク回路206に流れ得る。
【００２８】
第2の書込み操作241が実行されると、第2の書込みドライバ205が高くなり得、第1の書込みドライバ203は低くなり得、それによって書込み電流がマルチプレクサ204を介して第2の書込みドライバ205からMTJ220〜223のうちの1つへと流れる。書込み電流は、MTJ220〜223のうちの1つから第1の書込みドライバ203に流れ得る。説明のために、第1のMTJ220に対する第2の書込み操作241を実行すると、書込み電流は、第2の書込みドライバ205から、マルチプレクサ204、ビットライン208を介して第1のMTJ220に流れる。書込み電流は、第1のMTJ220から、第1のアクセストランジスタ226を介してソースライン210に、マルチプレクサ204を介して第1の書込みドライバ203に流れる。第2の例として、第4のMTJ223に対する第2の書込み操作241を実行すると、書込み電流は、第2の書込みドライバ205から、マルチプレクサ204およびビットライン208を介して第4のMTJ223に流れ得る。電流シンク回路の単一の放電経路260は、ソースライン210には提供されず、ビットライン208のみに提供されるので、書込み電流は、第4のMTJ223から、第4のアクセストランジスタ229およびソースライン210を介して、第1の書込みドライバ203に流れ得る。
【００２９】
アクセストランジスタ226〜229のうちの1つに遭遇する前に、MTJ220〜223のうちの1つに遭遇する書込み操作は、MTJ220〜223のうちの1つに遭遇する前にアクセストランジスタ226〜229のうちの1つに遭遇する書込み操作よりも必要な書込み電流が少なくて済み得る。したがって、第2の書込み操作241がアクセストランジスタ226〜229のうちの1つより前にMTJ220〜223のうちの1つに遭遇し得るので、第1の書込み操作240は、第2の書込み操作241よりも多くの電流を必要とし得る。第1の書込み操作240の書込み電流の経路を低減するために、電流シンク回路206が設けられているので、第1の書込み操作240は、第2の書込み操作241よりも電流シンク回路206からより多くの恩恵を被り得る。
【００３０】
したがって、電流シンク回路206は、第1の書込み操作240中、グランド231への経路を提供することができ、それによって、第1の書込み操作240中に書込み電流が移動する経路の長さを低減することができる。第1の書込み操作240中に書込み電流が移動する経路を低減することによって、第1の書込み操作240中に遭遇した寄生抵抗が低減され得る。第1の書込み操作240中に遭遇した寄生抵抗を低減することによって、ソースローディング効果が低減され得、それによって、第1の書込み操作240を実行するために必要な書込み電流の量が低減され得る。第1の書込み操作240を実行するために必要な書込み電流の量を低減することによって、消費電力がより少なくなり、メモリデバイス200の発熱がより少なくなり得る。
【００３１】
特定の一実施形態では、メモリデバイス200は、抵抗ランダムアクセスメモリ(R-RAM)デバイスに組み込まれる。メモリデバイス200は、少なくとも1つの半導体ダイに内蔵され得る。特定の一実施形態では、メモリデバイス200は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータなどの家庭用電子デバイスに組み込まれる。
【００３２】
図3を参照すると、ローカル電流シンクを有するメモリデバイスの第3の例示的な実施形態のブロック図が開示されており、全体的に300と称される。システム300は、マルチプレクサ308を介してビットライン302および303、ならびにソースライン304および305に結合された書込みドライバ332を含む。
【００３３】
第1のMTJ350は、ビットライン302、ソースライン304、およびワードライン310に結合される。第2のMTJ351は、ビットライン302、ソースライン304、およびワードライン311に結合される。第3のMTJ352は、ビットライン302、ソースライン304、およびワードライン312に結合される。第4のMTJ353は、ビットライン303、ソースライン305、およびワードライン310に結合される。第5のMTJ354は、ビットライン303、ソースライン305、およびワードライン311に結合される。第6のMTJ355は、ビットライン303、ソースライン305、およびワードライン312に結合される。MTJ350〜355の各々は、アクセストランジスタ(図示せず)も含むビットセルの一部であり得る。第1の電流シンク回路340は、ビットライン302、ソースライン304、および第1のローカルグランド320に結合される。第2の電流シンク回路341は、ビットライン303、ソースライン305、および第2のローカルグランド321に結合される。
【００３４】
書込みドライバ332がMTJ350〜355のうちの1つまたは複数に書き込むとき、マルチプレクサ308は、たとえばビットライン302とソースライン304との対、またはビットライン303とソースライン305との対など、ビットライン-ソースラインの対に書込みドライバ332を選択的に結合することができる。
【００３５】
第1の電流シンク回路340は、書込み電流がビットライン302を介して、およびソースライン304を介して移動するために、第1のグランド320への放電経路を選択的に提供することができる。第2の電流シンク回路341は、書込み電流がビットライン303を介して、およびソースライン305を介して移動するために、第2のグランド321への放電経路を選択的に提供することができる。各電流シンク回路340〜341は、たとえば図1の電流シンク回路106など、単一のトランジスタ電流シンク回路として、またはたとえば図2の電流シンク回路206など、選択可能な電流シンク回路として実装され得る。書込み操作が書込みドライバ332によって実行されるとき、書込みドライバ332のうちの1つからグランド320〜321のうちの1つへの放電経路は、書込みドライバ332のうちの1つから書込みドライバ332のうちの他方への放電経路よりも短くなり得る。
【００３６】
書込みドライバ332は、第1の書込みドライバ333および第2の書込みドライバ335など、1つまたは複数の書込みドライバを含み得る。書込みドライバ332は、書込み電流をビットライン-ソースラインの対に供給することができる。書込み操作が実行されると、書込み電流を供給するために、書込みドライバ332のうちの1つが高くなり(たとえば、VDDを生成する)、他方の書込みドライバは低くなる(たとえば、グランドを提供する)。電流は、高くなる書込みドライバから低くなる書込みドライバまたは電流シンク320〜321のうちの一方に流れ得る。たとえば、第1のMTJ350に書き込むとき、第1の書込みドライバ333は高くなり得、第2の書込みドライバ335は低くなり得る。電流は、第1の書込みドライバ333から、マルチプレクサ308およびソースライン304を介して第1のMTJ350に、ならびに第1のMTJ350からビットライン302およびマルチプレクサ308を介して第2の書込みドライバ335に流れ得る。この例では、第1の書込みドライバ333から第2の書込みドライバ335への書込み電流の経路が第1の書込みドライバ333から第1の電流シンク回路340への書込み電流の経路よりも短いので、書込み電流は第1の書込みドライバ333から第2の書込みドライバ335へと流れる。別の例では、第3のMTJ352に書き込むとき、第1の書込みドライバ333は高くなり得、第2の書込みドライバ335は低くなり得る。電流は、第1の書込みドライバ333から、マルチプレクサ308およびソースライン304を介して第3のMTJ352に、ならびに第3のMTJ352からビットライン302を介して第1の電流シンク回路340に流れ得る。この例では、第1の書込みドライバ333から第2の書込みドライバ335への書込み電流の経路が第1の書込みドライバ333から第1の電流シンク回路340への書込み電流の経路よりも長いので、書込み電流は第1の書込みドライバ333から第1の電流シンク回路340へと流れる。
【００３７】
動作時、電流シンク回路340〜341がメモリデバイス300においてアクティブ化されると、書込み操作を実行することによって、書込み電流は、書込みドライバ332から、MTJ350〜355のうちの1つを介して、電流シンク回路320〜321のうちの一方に流れ得るか、書込みドライバ332に戻り得る。たとえば、第4のMTJ353に書き込むとき、ビットライン303およびソースライン305は、マルチプレクサ308を介して選択され得る。第2の書込みドライバ335は高くなり得、第1の書込みドライバ333は低くなり得、それによって書込み電流は、マルチプレクサ308およびソースライン305を介して第4のMTJ353に、ならびに第4のMTJ353からビットライン303およびマルチプレクサ308を介して第1の書込みドライバ333に流れる。この例では、第2の書込みドライバ335から第1の書込みドライバ333への経路が第2の書込みドライバ335から第2の電流シンク回路341への経路よりも短いので、書込み電流は第2の書込みドライバ335から第1の書込みドライバ333に戻る。別の例では、第6のMTJ355に書き込むとき、ビットライン303およびソースライン305は、マルチプレクサ308を介して選択され得る。第2の書込みドライバ335は高くなり得、第1の書込みドライバ333は低くなり得、それによって書込み電流は、マルチプレクサ308およびソースライン305を介して第6のMTJ355に、ならびに第6のMTJ355からビットライン303を介して第2のローカルグランド321に流れる。この例では、第2の書込みドライバ335から第2のローカルグランド321への経路が第2の書込みドライバ335から第1の書込みドライバ333への経路よりも短いので、書込み電流は第2の書込みドライバ335から第2のローカルグランド321に戻る。
【００３８】
したがって、書込み操作中、電流シンク回路340〜341は、グランド320〜321への放電経路を提供することができ、これによって書込み電流が通るグランドへの経路は、電流シンク回路340〜341がメモリデバイス300において非アクティブ化されているときと比較してより短くなる。書込み操作中に書込み電流が移動する経路を低減することによって、書込み操作中に遭遇する寄生抵抗は、最大約50パーセント低減され得る。たとえば、書込みドライバから最も遠いMTJに書き込むとき(たとえば電流シンク340〜341のない最悪のケース)、書込み電流が通る電流シンク回路340〜341のうちの1つまでの経路の長さは、書込み電流が通る書込みドライバまでの経路の長さの約半分であり得る。書込み操作中に遭遇した寄生抵抗を低減することによって、ソースローディング効果が低減され得、それによって、書込み操作を実行するために必要な書込み電流の量が低減され得る。書込み操作を実行するために必要な書込み電流の量を低減することによって、消費電力がより少なくなり、メモリデバイス300の発熱がより少なくなり得る。
【００３９】
図4は、単一の放電経路を提供する方法のフロー図である。方法は、たとえば図1のメモリデバイス100、図2のメモリデバイス200、および図3のメモリデバイス300などのメモリデバイスによって実行され得る。
【００４０】
方法は、402で、ビットラインおよびソースラインに結合されたMTJで第1の書込み操作を開始することによって始まる。第1の書込み操作は、MTJで第1のデータ値を記憶するために第1の電圧をビットラインに印加し、書込みドライバを介したグランドへの第1の放電経路を有する。たとえば、図2では、第2の書込み操作241は、MTJ220〜223のうちの1つで第2のデータ値271を記憶するために、第1の電圧を供給することができる。第1の書込み操作240は、書込みドライバ202のうちの1つを介したグランドへの第1の放電経路を有し得る。404に移動して、第2の書込み操作は、MTJで開始され得る。第2の書込み操作は、MTJで第2のデータ値を記憶するために第2の電圧をソースラインに印加し、電流シンク回路を介したグランドへの第2の放電経路を有する。たとえば、図2では、第1の書込み操作240は、MTJ220〜223のうちの1つで第1のデータ値270を記憶するために、第1の電圧を供給することができる。第1の書込み操作240は、電流シンク回路206を介したグランドへの第1の放電経路を有し得る。
【００４１】
408に進むと、電流シンク回路を介したグランドへの第2の放電経路は、書込みドライバを介したグランドへの第1の放電経路よりも短い。410に進むと、テストモードの間、ローカルグランドへのビットラインの放電を選択的に阻止するために、テストモード信号が第2のトランジスタのゲートに供給され得る。たとえば、図2では、テストモード信号252は、ローカルグランド231への単一の放電経路260を選択的に非アクティブ化し得る。412で方法が終わる。
【００４２】
したがって、電流シンク回路は、第1の書込み操作中でなく第2の書込み操作中に、ローカルグランドまでの放電経路を提供することができる。単一の放電経路は、第2の書込み操作中に書込み電流が移動する経路の長さを低減することができる。第2の書込み操作中に書込み電流が移動する経路の長さを低減することによって、電流シンク回路が非アクティブ化される、またはメモリデバイスに存在しないときと比較して、第2の書込み操作中に遭遇する寄生抵抗は低減され得る。
【００４３】
図5は、単一の放電経路を含むMTJおよび電流シンク回路を有するメモリデバイスを含む電子デバイスを製造するための製造プロセスの、ある特定の例示的な実施形態のデータ流れ図である。
【００４４】
前述の開示されたデバイスおよび機能は、コンピュータ可読媒体に保存されるコンピュータファイル(たとえば、RTL、GDSII、GERBERなど)になるように、設計かつ構成され得る。そのようなファイルの一部またはすべてが、そのようなファイルに基づいてデバイスを製造する製造担当者に与えられ得る。得られた製品は、次いで半導体ダイに切り込まれ、半導体チップにパッケージされる半導体ウエハを含む。そして、このチップが、上で説明されたデバイスで利用される。図5は、電子デバイス製造プロセス500の、ある特定の例示的な実施形態を示す。
【００４５】
物理デバイス情報502は、製造プロセス500において、たとえば研究用コンピュータ506などで受信される。物理デバイス情報502は、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せなど、半導体デバイスの少なくとも1つの物理的な特性を表す設計情報を含み得る。たとえば、物理デバイス情報502は、研究用コンピュータ506に結合されるユーザインターフェース504を介して入力される、物理的なパラメータ、材料の特徴、および構造情報を含み得る。研究用コンピュータ506は、メモリ510のようなコンピュータ可読媒体に結合される、1つまたは複数のプロセシングコアのようなプロセッサ508を含む。メモリ510は、プロセッサ508に、ファイルフォーマットと適合するように物理デバイス情報502を変換させ、ライブラリファイル512を生成させるように実行可能な、コンピュータ可読命令を保存することができる。
【００４６】
特定の一実施形態では、ライブラリファイル512は、変換された設計情報を含む少なくとも1つのデータファイルを含む。たとえば、ライブラリファイル512は、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せを含む、半導体デバイスのライブラリを含んでもよく、このライブラリは、電子設計自動化(EDA)ツール520とともに用いるために提供される。
【００４７】
ライブラリファイル512は、メモリ518に結合される1つまたは複数のプロセシングコアのようなプロセッサ516を含む、設計用コンピュータ514において、EDAツール520とともに用いられ得る。EDAツール520は、メモリ518においてプロセッサ実行可能命令として記憶され、設計用コンピュータ514のユーザが、ライブラリファイル512から、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せを使用して回路を設計できるようにし得る。たとえば、設計用コンピュータ514のユーザは、設計用コンピュータ514と結合されるユーザインターフェース524を介して、回路設計情報522を入力することができる。回路設計情報522は、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せなど、半導体デバイスの少なくとも1つの物理的な特性を表す設計情報を含み得る。例示すると、回路設計の特性は、回路設計における特定の回路の識別および他の要素との関係、位置情報、形状サイズ情報、相互接続情報、または、半導体デバイスの物理的な特性を表す他の情報を含み得る。
【００４８】
設計用コンピュータ514は、ファイルフォーマットと適合するように、回路設計情報522を含む設計情報を変換するように構成され得る。例示すると、ファイル形式は、平面的な幾何形状、文字列の標識、および、Graphic  Data  System(GDSII)ファイルフォーマットのような階層的なフォーマットでの回路レイアウトについての他の情報を表す、データベースのバイナリファイルのフォーマットを含み得る。設計用コンピュータ514は、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せを表す情報を、他の回路または情報に加えて含む、GDSIIファイル526のような変換された設計情報を含むデータファイルを生成するように構成され得る。例示のために、データファイルは、図1のメモリデバイス100、図2のメモリデバイス200、または図3のメモリデバイス300のうちの少なくとも1つを含み、その中に追加の電子回路およびコンポーネントも含む、システムオンチップ(SOC)に対応する情報を含み得る。
【００４９】
GDSIIファイル526は、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せを、GDSIIファイル526の中の変換された情報に従って製造するために、製造プロセス528において受け取られ得る。たとえば、デバイス製造プロセスは、代表的なマスク532として図示される、たとえばフォトリトグラフィ処理に使用されるマスクなど1つまたは複数のマスクを作るためにGDSIIファイル526をマスク製造業者530に提供するステップを含むことができる。マスク532は、製造プロセス中に、テストされ、代表的なダイ536などのダイに分けられ得る1つまたは複数のウエハ534を生成するために使用され得る。ダイ536は、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せを含む回路を含む。
【００５０】
ダイ536を、パッケージングプロセス538に提供することができ、パッケージングプロセス538において、ダイ536は代表的なパッケージ540に組み込まれる。たとえば、パッケージ540は、システムインパッケージ(SiP)構成のような、単一のダイ536または複数のダイを含み得る。パッケージ540は、電子機器技術評議会(JEDEC)規格のような、1つまたは複数の規格または仕様を遵守するように構成され得る。
【００５１】
パッケージ540に関する情報は、たとえばコンピュータ546に保存されるコンポーネントライブラリを介して、様々な製品設計者に配布され得る。コンピュータ546は、メモリ550に結合される、1つまたは複数のプロセシングコアのようなプロセッサ548を含み得る。ユーザインターフェース544を介してコンピュータ546のユーザから受け取られたPCB設計情報542を処理するために、プリント回路基板(PCB)ツールが、メモリ550にプロセッサ実行可能命令として保存され得る。PCB設計情報542は、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せを含む、パッケージ540に対応するパッケージングされた半導体デバイスの、回路基板上での物理的な位置情報を含み得る。
【００５２】
コンピュータ546は、PCB設計情報542を変換して、パッケージングされた半導体デバイスの回路基板上での物理的な位置情報とともに、配線およびビアのような電気的な接続のレイアウトを含むデータを含むGERBERファイル552のようなデータファイルを生成するように構成されてもよく、パッケージングされた半導体デバイスは、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せを含む、パッケージ540に対応する。他の実施形態では、変換されたPCB設計情報により生成されたデータファイルは、GERBERフォーマット以外のフォーマットを有してもよい。
【００５３】
GERBERファイル552は、基板組立プロセス554において受け取られ、GERBERファイル552内に記憶される設計情報に従って製造される、代表的なPCB556のようなPCBを作成するために、用いられ得る。たとえば、GERBERファイル552は、PCB生産プロセスの様々なステップを実行するための1つまたは複数の機械にアップロードすることができる。PCB556は、代表的なプリント回路アセンブリ(PCA)558を形成するためにパッケージ540を含む電子部品が搭載され得る。
【００５４】
PCA558は、製品製造プロセス560において受け取られ、第1の代表的な電子デバイス562および第2の代表的な電子デバイス564のような、1つまたは複数の電子デバイスとなるように統合され得る。例示的、非限定的な例として、第1の代表的な電子デバイス562、第2の代表的な電子デバイス564、またはその両方は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータのグループから選択され得る。別の例示的かつ非限定的な例として、電子デバイス562および564の1つまたは複数は、携帯電話、携帯用パーソナル通信システム(PCS)ユニット、携帯情報端末のような持ち運び可能なデータユニット、全地球測位システム(GPS)対応デバイス、ナビゲーションデバイス、計測装置のような固定位置データユニット、または、データもしくはコンピュータ命令を記憶しもしくは取り出す任意の他のデバイス、またはそれらの任意の組合せのような、遠隔ユニットであってよい。図1〜3の1つまたは複数は、本開示の教示に従った遠隔ユニットを示し得るが、本開示は、これらの例示的な示されたユニットには限定されない。本開示の実施形態は、試験および特性評価のための、メモリおよびオンチップ回路を含む能動的な集積回路を含む、任意のデバイスにおいて適切に利用され得る。
【００５５】
したがって、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せは、例示的なプロセス500で説明されるように、製造され、処理され、電子デバイスに組み込まれ得る。図1〜図3に関して開示される実施形態の1つまたは複数の態様は、ライブラリファイル512、GDSIIファイル526、GERBERファイル552内などに、様々なプロセスの段階で含まれてもよく、また、研究用コンピュータ506のメモリ510、設計用コンピュータ514のメモリ518、コンピュータ546のメモリ550、基板組立プロセス554のような様々な段階で用いられる1つまたは複数の他のコンピュータまたはプロセッサ(図示せず)のメモリに保存されてもよく、また、マスク532、ダイ536、パッケージ540、PCA558、プロトタイプ回路もしくはデバイスのような他の製品(図示せず)、またはそれらの任意の組合せなどの1つまたは複数の他の物理的な実施形態に組み込まれてもよい。物理的なデバイス設計から最終製品までの生産の様々な代表的な段階が示されるが、他の実施形態では、より少数の段階が用いられてもよく、または追加の段階が含まれてもよい。同様に、プロセス500は、単一のエンティティによって、または、プロセス500の様々な段階を実行する1つもしくは複数のエンティティによって実行されてもよい。
【００５６】
図6を参照すると、MTJおよび単一のトランジスタ電流シンク回路を含むメモリデバイス632を含む電子デバイスの特定の例示的な実施形態のブロック図が示され、全体的に600と称される。デバイス600は、メモリデバイス632に結合されたデジタル信号プロセッサ(DSP)610などのプロセッサを含む。例示的な例では、メモリデバイス632は、図1のメモリデバイス100、図2のメモリデバイス200、および図3のメモリデバイス300、またはそれらの任意の組合せを含み、図4の方法に従って動作する。メモリ650は、デジタルシグナルプロセッサ(DSP)610にアクセス可能なソフトウェア652を含む。特定の一実施形態では、メモリ650は、DSP610によって実行可能なコンピュータ実行可能命令(たとえば、ソフトウェア652)を記憶するコンピュータ可読有形媒体である。ソフトウェア652は、メモリデバイス632でビットラインおよびソースラインに結合された磁気トンネル接合(MTJ)において第1の書込み操作を開始するようにDSP610によって実行可能であり得る。第1の書込み操作は、MTJで第1のデータ値を記憶するために第1の電圧をビットラインに印加し、書込みドライバを介したグランドへの第1の放電経路を有する。ソフトウェア652は、MTJで第2の書込み操作を開始するように、DSP610によって実行可能であり得る。第2の書込み操作は、MTJで第2のデータ値を記憶するために第2の電圧をソースラインに印加し、電流シンク回路を介したグランドへの第2の放電経路を有する。第1の放電経路は、第2の放電経路よりも短い。
【００５７】
図6は、デジタル信号プロセッサ610およびディスプレイ628に結合されたディスプレイコントローラ626も示す。コーダ/デコーダ(コーデック)634は、デジタル信号プロセッサ610に結合することもできる。スピーカー636およびマイクロフォン638がコーデック634に結合され得る。
【００５８】
図6は、ワイヤレスコントローラ640をデジタル信号プロセッサ610およびワイヤレスアンテナ642に結合することができることも示す。特定の一実施形態では、DSP610、ディスプレイコントローラ626、メモリ632、コーデック634、およびワイヤレスコントローラ640は、システムインパッケージデバイスまたはシステムオンチップデバイス622に含まれる。特定の一実施形態では、入力デバイス630および電源644が、システムオンチップデバイス622に結合される。その上、特定の一実施形態では、図6に示すように、ディスプレイ628、入力デバイス630、スピーカー636、マイクロフォン638、ワイヤレスアンテナ642、および電源644は、システムオンチップデバイス622の外部にある。ただし、ディスプレイ628、入力デバイス630、スピーカー636、マイクロフォン638、ワイヤレスアンテナ642、および電源644の各々は、インターフェースまたはコントローラなど、システムオンチップデバイス622の構成要素に結合され得る。
【００５９】
本明細書で開示した実施形態に関して説明した様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、処理デバイスによって実行可能なコンピュータソフトウェア命令、または両方の組合せとして実装され得ることを、当業者はさらに諒解されよう。様々な例示的なコンポーネント、ブロック、構成、モジュール、回路、およびステップが、全般にそれらの機能に関して、上で説明されてきた。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の用途および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の用途ごとに様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱を生じるものと解釈すべきではない。
【００６０】
本明細書で開示する実施形態に関して説明する方法またはアルゴリズムのステップは、直接ハードウェアで実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその2つの組合せで実施され得る。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読取り専用メモリ(ROM)、プログラマブル読取り専用メモリ(PROM)、消去可能プログラマブル読取り専用メモリ(EPROM)、電気消去可能プログラマブル読取り専用メモリ(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ(CD-ROM)、または当技術分野で知られている任意の他の形態の記憶媒体中に存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。プロセッサおよび記憶媒体は、特定用途向け集積回路(ASIC)に存在し得る。ASICは、コンピューティングデバイスまたはユーザ端末に存在し得る。代替的には、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末の中に、個別のコンポーネントとして存在し得る。
【００６１】
開示された実施形態の上記の説明は、当業者が、開示された実施形態を実現または利用できるようにするために、提供される。これらの実施形態への様々な修正が、当業者には容易に明らかであり、本明細書で定義される原理は、本開示の範囲から逸脱することなく、他の実施形態に適用され得る。したがって、本開示は、本明細書で示される実施形態に限定されることは意図されず、以下の特許請求の範囲で定義されるような原理および新規の特徴と矛盾しない、可能な最大の範囲を認められるべきである。
【符号の説明】
【００６２】
100  メモリデバイス
102  書込みドライバ
103  第1の書込みドライバ
104  マルチプレクサ
105  第2の書込みドライバ
106  電流シンク回路
108  ビットライン
110  ソースライン
120  第1のMTJ
121  第2のMTJ
122  第3のMTJ
123  第4のMTJ
126  第1のアクセストランジスタ
127  第2のアクセストランジスタ
128  第3のアクセストランジスタ
129  第4のアクセストランジスタ
130  トランジスタ
131  グランド
140  第1の書込み操作
141  第2の書込み操作
162  フリー層
164  トンネル障壁層
166  ピンド層
200  メモリデバイス
202  書込みドライバ
203  第1の書込みドライバ
204  マルチプレクサ
205  第2の書込みドライバ
206  電流シンク回路
208  ビットライン
210  ソースライン
220  第1のMTJ
221  第2のMTJ
222  第3のMTJ
223  第4のMTJ
226  第1のアクセストランジスタ
227  第2のアクセストランジスタ
228  第3のアクセストランジスタ
229  第4のアクセストランジスタ
230  第1のトランジスタ
231  グランド
232  第2のトランジスタ
240  第1の書込み操作
241  第2の書込み操作
250  テストモード信号線
252  テストモード信号
260  放電経路
270  第1のデータ値
271  第2のデータ値
300  メモリデバイス
302  ビットライン
303  ビットライン
304  ソースライン
305  ソースライン
308  マルチプレクサ
310  ワードライン
311  ワードライン
312  ワードライン
320  第1のローカルグランド
321  第2のローカルグランド
332  書込みドライバ
333  第1の書込みドライバ
335  第2の書込みドライバ
340  第1の電流シンク回路
341  第2の電流シンク回路
350  第1のMTJ
351  第2のMTJ
352  第3のMTJ
353  第4のMTJ
354  第5のMTJ
355  第6のMTJ
500  電子デバイス製造プロセス
502  物理デバイス情報
504  ユーザインターフェース
506  研究用コンピュータ
508  プロセッサ
510  メモリ
512  ライブラリファイル
514  設計用コンピュータ
516  プロセッサ
518  メモリ
520  電子設計自動化(EDA)ツール
522  回路設計情報
524  ユーザインターフェース
526  GDSIIファイル
528  製造プロセス
530  マスク製造業者
532  マスク
534  ウエハ
536  ダイ
538  パッケージングプロセス
540  パッケージ
542  PCB設計情報
544  ユーザインターフェース
546  コンピュータ
548  プロセッサ
550  メモリ
552  GERBERファイル
554  基板組立プロセス
556  PCB
558  プリント回路アセンブリ(PCA)
560  製品製造プロセス
562  第1の代表的な電子デバイス
564  第2の代表的な電子デバイス
600  デバイス
610  デジタル信号プロセッサ(DSP)
622  システムオンチップデバイス
626  ディスプレイコントローラ
628  ディスプレイ
630  入力デバイス
632  メモリデバイス
634  コーダ/デコーダ(コーデック)
636  スピーカー
638  マイクロフォン
640  ワイヤレスコントローラ
642  ワイヤレスアンテナ
644  電源
650  メモリ
652  ソフトウェア
【図１】
0005551307.tif 000002
【図２】
0005551307.tif 000003
【図３】
0005551307.tif 000004
【図４】
0005551307.tif 000005
【図５】
0005551307.tif 000006
【図６】
0005551307.tif 000007