(57)【特許請求の範囲】
【請求項１】
基板上のゲート電極と、
前記ゲート電極上のゲート絶縁膜と、
前記ゲート絶縁膜上の、第１のソース電極及び第１のドレイン電極と、
前記ゲート絶縁膜、前記第１のソース電極及び前記第１のドレイン電極上の島状半導体膜と、
前記島状半導体膜及び前記第１のソース電極上の第２のソース電極と、
前記島状半導体膜及び前記第１のドレイン電極上の第２のドレイン電極と、
を有し、
前記第１のソース電極と前記第２のソース電極とは、上面からみた際の形状は同じであり、
前記第１のソース電極は、前記島状半導体膜を介して前記第２のソース電極の直下に位置し、
前記第１のドレイン電極と前記第２のドレイン電極とは、上面からみた際の形状は同じであり、
前記第１のドレイン電極は、前記島状半導体膜を介して前記第２のドレイン電極の直下に位置し、
前記島状半導体膜は、酸化亜鉛、酸化インジウム、または酸化スズを含むことを特徴とする半導体装置。
【請求項２】
基板上のゲート電極と、
前記ゲート電極上のゲート絶縁膜と、
前記ゲート絶縁膜上の、第１のソース電極及び第１のドレイン電極と、
前記ゲート絶縁膜、前記第１のソース電極及び前記第１のドレイン電極上に設けられ、端部がテーパー状の島状半導体膜と、
前記島状半導体膜及び前記第１のソース電極上の第２のソース電極と、
前記島状半導体膜及び前記第１のドレイン電極上の第２のドレイン電極と、
を有し、
前記第１のソース電極と前記第２のソース電極とは、上面からみた際の形状は同じであり、
前記第１のソース電極は、前記島状半導体膜を介して前記第２のソース電極の直下に位置し、
前記第１のドレイン電極と前記第２のドレイン電極とは、上面からみた際の形状は同じであり、
前記第１のドレイン電極は、前記島状半導体膜を介して前記第２のドレイン電極の直下に位置し、
前記島状半導体膜は、酸化亜鉛、酸化インジウム、または酸化スズを含むことを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記基板は、プラスチック基板であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその作製方法に関するものである。
【背景技術】
【０００２】
近年、シートディスプレイ、シートコンピューター等を実現するために、フレキシブル
なプラスチック基板や紙の基板に形成できる薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔ
ｒａｎｓｉｓｔｏｒ（ＴＦＴ））の開発が活発に行われている。そこで重要な課題として
、基板の耐熱温度以下の温度でＴＦＴを作製することが求められる。
【０００３】
ところが、基板の耐熱温度以下の温度でＴＦＴを作製するということは、高い温度で加
熱することはできないということであり、それに伴う問題も発生する。例えば配線と半導
体膜とのコンタクトが十分に取れず、ＴＦＴ特性のオン電流や移動度が劣化するという問
題が発生する。
【０００４】
表示装置に設けられる画素ＴＦＴの例として、ゲート電極が半導体層とゲート絶縁膜下
方に位置するボトムゲート型ＴＦＴがある。さらにボトムゲート型ＴＦＴにはソース電極
及びドレイン電極が、半導体層上方に位置するトップコンタクト型（図２（Ａ）参照）と
、下方に位置するボトムコンタクト型（図２（Ｂ）参照）がある（特許文献１参照）。
【０００５】
図２（Ａ）に示されるトップコンタクト型のボトムゲート型ＴＦＴは、基板１００１上
にゲート電極１００２、ゲート電極１００２上にゲート絶縁膜１００３、ゲート絶縁膜１
００３上に半導体膜１００４を有している。また半導体膜１００４上には、ソース電極又
はドレイン電極１００５が形成されている。ゲート電極１００２に電圧が印加されると、
半導体膜１００４中のソース電極又はドレイン電極１００５に接している領域に、ソース
領域又はドレイン領域が形成され、半導体膜１００４中の、ゲート電極１００２上であり
、ソース領域又はドレイン領域との間にチャネル形成領域が形成される。
【０００６】
図２（Ｂ）に示されるボトムコンタクト型のボトムゲート型ＴＦＴは、基板１０１１上
にゲート電極１０１２、ゲート電極１０１２上にゲート絶縁膜１０１３、ゲート絶縁膜１
００３上にソース電極又はドレイン電極１０１４を有している。さらにゲート絶縁膜１０
０３及びソース電極又はドレイン電極１０１４上に半導体膜１０１５を有している。ゲー
ト電極１０１２に電圧が印加されると、半導体膜１０１５中のソース電極又はドレイン電
極１０１４に接している領域に、ソース領域又はドレイン領域が形成され、半導体膜１０
１５中の、ゲート電極１０１２上であり、ソース領域又はドレイン領域との間にチャネル
形成領域が形成される。
【０００７】
トップコンタクト型（図２（Ａ））と、ソース電極及びドレイン電極が半導体層の下方
に位置するボトムコンタクト型（図２（Ｂ））のボトムゲート型ＴＦＴは、熱処理が十分
に行われないと電極又は配線と半導体膜の接触不良が起こり、オン電流や移動度が劣化し
てしまう。そのため通常は３００℃前後の熱処理を行う。しかし、基板が耐熱温度が高い
材料ではなく、耐熱温度の低い材料、例えばプラスチックや紙等の場合は、このような温
度での熱処理を行うことができない。
【０００８】
また、配線抵抗を下げるために電極又は配線の膜厚は大きくする必要があるが、図２（
Ｂ）のボトムコンタクト型のボトムゲート型ＴＦＴでは、ソース電極又はドレイン電極と
半導体膜とのカバレッジが悪くなってしまう恐れがある。そのためＴＦＴ特性が劣化する
という問題が生じてしまう。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−２２３０４８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明では、半導体膜と電極又は配線との接触抵抗を低減し、かつ半導体膜と電極又は
配線とのカバレッジを改善し、特性を向上させた半導体装置を得ることを課題とする。
【課題を解決するための手段】
【００１１】
本発明の半導体装置では、半導体膜と、電極又は配線との接触抵抗を低減させるために
、半導体膜の上方と下方にそれぞれソース電極又はドレイン電極を形成する。
【００１２】
また半導体膜と電極とのカバレッジを改善させるために、半導体膜の下方に形成される
第１のソース電極又はドレイン電極の膜厚は半導体膜の上方に形成される第２のソース電
極又はドレイン電極よりも小さくする。
【００１３】
なお本明細書において、半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、半導体層を有する半導体回路、電気光学装置および電子機器は全て半導体装
置である。
【００１４】
本発明は、基板上に、ゲート電極と、前記ゲート電極上にゲート絶縁膜と、前記ゲート
絶縁膜上に、第１のソース電極又はドレイン電極と、前記第１のソース電極又はドレイン
電極上に、島状半導体膜と、前記島状半導体膜及び前記第１のソース電極又はドレイン電
極上に、第２のソース電極又はドレイン電極とを有し、前記第２のソース電極又はドレイ
ン電極は、前記第１のソース電極又はドレイン電極と接触しており、前記第１のソース電
極又はドレイン電極及び第２のソース電極又はドレイン電極が、前記島状半導体膜を挟み
こんでいることを特徴とする半導体装置に関するものである。
【００１５】
本発明は、基板上に、ゲート電極と、前記ゲート電極上にゲート絶縁膜と、前記ゲート
絶縁膜上に、第１のソース電極又はドレイン電極と、前記第１のソース電極又はドレイン
電極上に、島状半導体膜と、前記島状半導体膜上に、一導電型を付与する不純物が添加さ
れた島状不純物半導体膜と、前記島状半導体膜、前記島状不純物半導体膜及び前記第１の
ソース電極又はドレイン電極上に、第２のソース電極又はドレイン電極とを有し、前記第
２のソース電極又はドレイン電極は、前記第１のソース電極又はドレイン電極と接触して
おり、前記第１のソース電極又はドレイン電極及び第２のソース電極又はドレイン電極が
、前記島状半導体膜及び前記島状不純物半導体膜を挟みこんでいることを特徴とする半導
体装置に関するものである。
【００１６】
本発明は、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１のソース電極又はドレイン電極を形成し、前記第１のソース電
極又はドレイン電極上に島状半導体膜を形成し、前記第１のソース電極又はドレイン電極
及び前記島状半導体膜上に、第２のソース電極又はドレイン電極を形成し、前記第２のソ
ース電極又はドレイン電極は、前記第１のソース電極又はドレイン電極と接触しており、
前記第１のソース電極又はドレイン電極及び第２のソース電極又はドレイン電極が、前記
島状半導体膜を挟みこんでいることを特徴とする半導体装置の作製方法に関するものであ
る。
【００１７】
本発明において、前記ゲート電極、前記ゲート絶縁膜、前記第１のソース電極又はドレ
イン電極、前記島状半導体膜、前記第２のソース電極又はドレイン電極の少なくとも１つ
は、インクジェット法で形成されるものである。なお、前記島状半導体膜上に、インクジ
ェット法により一導電型を付与する不純物が添加された島状不純物半導体膜を形成しても
よい。
【００１８】
本発明は、基板上に第１の導電膜を形成し、前記第１の導電膜を用いてゲート電極を形
成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第２の導電膜を
形成し、前記第２の導電膜を用いて、第１のソース電極又はドレイン電極を形成し、前記
第１のソース電極又はドレイン電極上に、半導体膜を形成し、前記半導体膜を用いて、島
状半導体膜を形成し、前記第１のソース電極又はドレイン電極及び前記島状半導体膜上に
、第３の導電膜を形成し、前記第３の導電膜を用いて第２のソース電極又はドレイン電極
を形成し、前記第２のソース電極又はドレイン電極は、前記第１のソース電極又はドレイ
ン電極と接触しており、前記第１のソース電極又はドレイン電極及び第２のソース電極又
はドレイン電極が、前記島状半導体膜を挟みこんでいることを特徴とする半導体装置の作
製方法に関するものである。
【００１９】
本発明は基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前
記ゲート絶縁膜上に第１のソース電極又はドレイン電極を形成し、前記第１のソース電極
又はドレイン電極上に島状半導体膜を形成し、前記島状半導体膜上に、一導電型を付与す
る不純物が添加された島状不純物半導体膜を形成し、前記第１のソース電極又はドレイン
電極、前記島状半導体膜及び前記島状不純物半導体膜上に、第２のソース電極又はドレイ
ン電極を形成し、前記第２のソース電極又はドレイン電極は、前記第１のソース電極又は
ドレイン電極と接触しており、前記第１のソース電極又はドレイン電極及び第２のソース
電極又はドレイン電極が、前記島状半導体膜及び前記島状不純物半導体膜を挟みこんでい
ることを特徴とする半導体装置の作製方法に関するものである。
【００２０】
本発明において、前記一導電型を付与する不純物は、リン又はヒ素である。
【００２１】
本発明において、前記一導電型を付与する不純物は、ホウ素である。
【発明の効果】
【００２２】
本発明の半導体装置のソース領域またはドレイン領域は、その上方と下方でソース電極
又はドレイン電極で挟まれた構造になっているので、ソース電極又はドレイン電極と半導
体膜との接触抵抗を低減することができる。また、ソース電極又はドレイン電極を二層に
するため配線抵抗も低減することができる。さらに半導体膜の下方に形成される第１のソ
ース電極又はドレイン電極を薄く形成することができるため半導体膜のカバレッジが改善
されてＴＦＴ特性が向上する。このため本発明の半導体装置の信頼性も向上する。
【図面の簡単な説明】
【００２３】
【図１】本発明の半導体装置の断面図。
【図２】従来の半導体装置の断面図。
【図３】本発明の半導体装置の作製工程を示す図。
【図４】本発明のＴＦＴのトランジスタ特性を計算により確認した結果を示す図。
【図５】本発明の半導体装置の作製工程を示す図。
【図６】本発明の半導体装置の作製工程を示す図。
【図７】本発明の液晶表示装置の作製工程を示す図。
【図８】本発明の液晶表示装置の作製工程を示す図。
【図９】本発明の液晶表示装置の作製工程を示す図。
【図１０】本発明の液晶表示装置の１つの画素を示す図。
【図１１】本発明の液晶表示装置の作製工程を示す図。
【図１２】本発明の液晶表示装置の上面図。
【図１３】本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。
【図１４】本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。
【図１５】本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。
【図１６】本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。
【図１７】本発明のＥＬ表示装置の作製工程を示す図。
【図１８】本発明のＥＬ表示装置の作製工程を示す図。
【図１９】本発明のＥＬ表示装置の作製工程を示す図。
【図２０】本発明のＥＬ表示装置の作製工程を示す図。
【図２１】本発明が適用される電子機器の例を示す図。
【図２２】本発明が適用される電子機器の例を示す図。
【図２３】本発明の半導体装置の作製工程を示す図。
【図２４】本発明の半導体装置の作製工程を示す図。
【発明を実施するための形態】
【００２４】
本実施の形態では、図１、図３（Ａ）〜図３（Ｄ）を用いて、本発明の半導体装置の構
造及びその作製方法について説明する。
【００２５】
まず基板１０１上に、ゲート電極１０２を形成する（図３（Ａ）参照）。本実施の形態
では、基板１０１としてガラス基板を用い、ガラス基板上にタングステン膜を用いてゲー
ト電極１０２を形成する。
【００２６】
本実施の形態では、基板１０１としてガラスを用いたが、耐熱性の低い基板としてはガ
ラス以外に、プラスチック、表面に平坦化処理をした紙類、表面にプラスチック処理をし
た紙類等を使うことができる。またゲート電極１０２を形成するには、タングステン（Ｗ
）膜以外に、多結晶シリコン（ｐｏｌｙ−Ｓｉ）膜、アルミニウム（Ａｌ）膜、チタン（
Ｔｉ）膜、タンタル（Ｔａ）膜、モリブデン（Ｍｏ）膜等の単層膜およびそれらの組み合
わせによる積層膜を使うことができる。
【００２７】
次いで、ゲート電極１０２上に、ゲート絶縁膜１０３を形成する（図３（Ｂ）参照）。
本実施の形態では、ゲート絶縁膜１０３として、窒素を含む酸化珪素膜を用いて形成する
。
【００２８】
ゲート絶縁膜１０３としては、窒素を含む酸化珪素膜以外に、酸化珪素膜、窒化珪素膜
、酸化アルミニウム膜などの単層膜およびそれらの組み合わせによる積層膜を使うことが
できる。
【００２９】
次いでゲート絶縁膜１０３上に、第１のソース電極又はドレイン電極１０４を形成する
（図３（Ｃ）参照）。本実施の形態では、第１のソース電極又はドレイン電極１０４とし
てチタン膜を用いて形成する。チタン膜は島状半導体膜１０５との接触電位差を小さくす
ることができる。また第１のソース電極又はドレイン電極１０４の膜厚を薄く形成するこ
とにより次に形成する島状半導体膜１０５とのカバレッジを良くすることができる。
【００３０】
なお第１のソース電極又はドレイン電極１０４としてはゲート電極１０２と同じ材料を
用いることが可能である。すなわち第１のソース電極又はドレイン電極１０４としてチタ
ン膜以外に、タングステン膜、多結晶シリコン膜、アルミニウム膜、タンタル膜、モリブ
デン膜等の単層膜およびそれらの組み合わせによる積層膜を使うことができる。
【００３１】
第１のソース電極又はドレイン電極１０４上に島状半導体膜１０５、例えば酸化亜鉛（
ＺｎＯ）膜を形成する（図３（Ｄ）参照）。
【００３２】
島状半導体膜１０５としては、酸化亜鉛膜以外に、シリコン（Ｓｉ）膜、シリコンゲル
マニウム（ＳｉＧｅ）膜、ガリウムヒ素（ＧａＡｓ）膜、窒化ガリウム（ＧａＮ）膜、酸
化インジウム（ＩｎＯｘ）膜、酸化スズ（ＳｎＯ２）膜、インジウムリン（ＩｎＰ）膜、
窒化インジウム（ＩｎＮ）膜、硫化カドミウム（ＣｄＳ）膜、テルル化カドミウム（Ｃｄ
Ｔｅ）膜などの無機半導体膜や、ペンタセン膜、オリゴチオフェン膜等の有機半導体膜を
使うことができる。
【００３３】
次に島状半導体膜１０５上に第２のソース電極又はドレイン電極１０６を形成する（図
１参照）。本実施の形態では、第２のソース電極又はドレイン電極１０６としてアルミニ
ウム膜とチタン膜の積層膜を成膜するが、第２のソース電極又はドレイン電極１０６とし
ては、ゲート電極１０２及び第１のソース電極又はドレイン電極１０４と同様の材料を用
いて形成することができる。すなわち、第２のソース電極又はドレイン電極１０６として
、アルミニウム膜とチタン膜の積層膜だけでなく、チタン膜、タングステン膜、多結晶シ
リコン膜、アルミニウム膜、タンタル膜、モリブデン膜等の単層膜、及び、アルミニウム
膜とチタン膜の積層膜以外のこれらの組み合わせによる積層膜を使うことが可能である。
【００３４】
本発明では、島状半導体膜１０５の上方に形成される第２のソース電極又はドレイン電
極１０６よりも、島状半導体膜１０５の下方に形成される第１のソース電極又はドレイン
電極１０４の方が、その膜厚を薄くすることができる。
【００３５】
第１のソース電極又はドレイン電極１０４の厚さを薄くすることで、島状半導体膜１０
５の被覆性を良くすることができる。
【００３６】
また島状半導体膜１０５の被覆性を良くすることで、段差部における亀裂の発生や、応
力集中による歪みを抑えることができるので、ＴＦＴの特性を向上させることができる。
【００３７】
また第１のソース電極又はドレイン電極１０４の膜厚は、島状半導体膜１０５の膜厚と
、同じ厚さから半分の厚さとの間にすることが可能である。
【００３８】
第２のソース電極又はドレイン電極１０６は、第１のソース電極又はドレイン電極１０
４と接触しており、ソース電極又はドレイン電極を形成している。また第１のソース電極
又はドレイン電極１０４及び第２のソース電極又はドレイン電極１０６が、島状半導体膜
１０５中のソース領域又はドレイン領域となる領域を挟みこんでいる構造となっている。
【００３９】
第２のソース電極又はドレイン電極１０６を形成する際に、第２のソース電極又はドレ
イン電極１０６のエッチングは、第１のソース電極又はドレイン電極１０４のエッチング
と同一マスクを使用することができる。このためマスク枚数が増えることはない。
【００４０】
また島状半導体膜１０５中のソース領域又はドレイン領域となる領域を、第１のソース
電極又はドレイン電極１０４と第２のソース電極又はドレイン電極１０６で挟むことによ
り、ソース領域又はドレイン領域と配線との接触抵抗が低減され、かつ第２のソース電極
又はドレイン電極１０６の膜厚は大きくすることができるので、配線抵抗を下げることも
できる。
【００４１】
このように本実施の形態の半導体装置は、ソース領域またはドレイン領域は、その上方
と下方でソース電極又はドレイン電極で挟まれた構造になっているので、ソース電極又は
ドレイン電極と半導体膜との接触抵抗を低減することができる。また、ソース電極又はド
レイン電極を二層にするため配線抵抗も低減することができる。さらに半導体膜の下方に
形成される第１のソース電極又はドレイン電極を薄く形成することができるため半導体膜
のカバレッジが改善されてＴＦＴが向上し、信頼性も向上させることができる。
【実施例１】
【００４２】
本実施例では、図１、図２３（Ａ）〜図２３（Ｅ）、図２４（Ａ）〜図２４（Ｂ）を用
いて、本発明の半導体装置及びその作製方法について説明する。
【００４３】
まず基板１０１上に、第１の導電膜を成膜し、第１の導電膜を用いてゲート電極１０２
を形成する（図２３（Ａ）参照）。本実施例では、基板１０１としてガラス基板を用い、
ガラス基板上にタングステン膜をスパッタ装置を用いて１００ｎｍ〜２００ｎｍ、例えば
１５０ｎｍの厚さで成膜する。露光装置またはインクジェット装置等を用いて、タングス
テン膜上に、エッチングのマスクとなるレジストを形成する。その後ドライエッチング装
置を用いてタングステン膜をエッチングしてゲート電極１０２を形成する。
【００４４】
本実施例では、基板１０１としてガラスを用いたが、耐熱性の低い基板としてはガラス
以外に、プラスチック、紙等を使うことができる。またゲート電極１０２を形成するため
の第１の導電膜として、タングステン（Ｗ）膜以外に、多結晶シリコン（ｐｏｌｙ−Ｓｉ
）膜、アルミニウム（Ａｌ）膜、チタン（Ｔｉ）膜、タンタル（Ｔａ）膜、モリブデン（
Ｍｏ）膜等の単層膜およびそれらの組み合わせによる積層膜を使うことができる。
【００４５】
次いで、ゲート電極１０２上に、ゲート絶縁膜１０３を形成する（図２３（Ｂ）参照）
。本実施例では、ゲート絶縁膜１０３として、ＣＶＤ装置等を用いて窒素を含む酸化珪素
膜を５０ｎｍ〜２００ｎｍ、例えば１００ｎｍの厚さで成膜する。
【００４６】
ゲート絶縁膜１０３としては、窒素を含む酸化珪素膜以外に、酸化珪素膜、窒化珪素膜
、酸化アルミニウム膜などの単層膜およびそれらの組み合わせによる積層膜を使うことが
できる。
【００４７】
次いで、ゲート絶縁膜１０３上に、第２の導電膜１１１を形成し（図２３（Ｃ）参照）
、これを用いて第１のソース電極又はドレイン電極１０４を形成する（図２３（Ｄ）参照
）。本実施例では、第２の導電膜１１１として、スパッタ装置を用いてチタン膜を５０ｎ
ｍ〜１００ｎｍ、例えば５０ｎｍの厚さで成膜する。チタン膜を用いると第２の導電膜１
１１と半導体膜１１２との接触電位差を小さくすることが可能である。また第２の導電膜
１１１の膜厚を半導体膜１１２に比べて、その膜厚を、同程度から半分程度まで薄くした
厚さの間に（本実施例では５０ｎｍ）ことにより次に成膜する半導体膜１１２とのカバレ
ッジを良くすることができる。その後露光装置またはインクジェット装置等を用いてエッ
チングのマスクとなるレジストを形成し、ドライエッチング装置を用いてエッチングし、
第１のソース電極又はドレイン電極１０４を形成する。
【００４８】
なお第２の導電膜１１１としては、第１の導電膜と同じ材料を用いることが可能である
。すなわち第２の導電膜１１１としてチタン膜以外に、タングステン膜、多結晶シリコン
膜、アルミニウム膜、タンタル膜、モリブデン膜等の単層膜およびそれらの組み合わせに
よる積層膜を使うことができる。
【００４９】
第１のソース電極又はドレイン電極１０４上に半導体膜１１２、例えば酸化亜鉛（Ｚｎ
Ｏ）膜を５０ｎｍ〜２００ｎｍ、例えば１００ｎｍの厚さでスパッタ法で成膜する（図２
３（Ｅ）参照）。上述の通り、半導体膜１１２の膜厚は、第１のソース電極又はドレイン
電極１０４の膜厚と、同等の厚さから２倍程度までの厚さの間にするとよい。その後露光
装置またはインクジェット装置等を用いてレジストを形成し、ドライエッチング装置また
はフッ酸水溶液等のウェットエッチングを用いて、島状半導体膜１０５を形成する（図２
４（Ａ）参照）。
【００５０】
半導体膜１１２としては、酸化亜鉛膜以外に、シリコン（Ｓｉ）膜、シリコンゲルマニ
ウム（ＳｉＧｅ）膜、ガリウムヒ素（ＧａＡｓ）膜、窒化ガリウム（ＧａＮ）膜、酸化イ
ンジウム（ＩｎＯｘ）膜、酸化スズ（ＳｎＯ２）膜、インジウムリン（ＩｎＰ）膜、窒化
インジウム（ＩｎＮ）膜、硫化カドミウム（ＣｄＳ）膜、テルル化カドミウム（ＣｄＴｅ
）膜などの無機半導体膜や、ペンタセン膜、オリゴチオフェン膜等の有機半導体膜を使う
ことができる。なお、必要に応じて、半導体膜１１２にｎ型を付与する不純物である、リ
ン（Ｐ）やヒ素（Ａｓ）等をドープしてもよいし、半導体膜１１２にｐ型を付与する不純
物である、ホウ素（Ｂ）等をドープしてもよい。
【００５１】
次に島状半導体膜１０５上に第３の導電膜１１３を形成する（図２４（Ｂ）参照）。本
実施例では、第３の導電膜１１３としてアルミニウム膜とチタン膜の積層膜を成膜する。
アルミニウム膜の膜厚は、１００ｎｍ〜３００ｎｍ、例えば１５０ｎｍ、チタン膜の膜厚
は、５０ｎｍ〜１００ｎｍ、例えば５０ｎｍとする。その後露光装置またはインクジェッ
ト装置等を用いてエッチングのマスクとなるレジストを形成し、ドライエッチング装置を
用いて第２のソース電極又はドレイン電極１０６を形成する（図１参照）。
【００５２】
第１のソース電極又はドレイン電極１０４の膜厚が薄くても、第２のソース電極又はド
レイン電極１０６の膜厚を厚く形成できるので、ソース電極又はドレイン電極全体として
の接触抵抗を下げることが可能である。
【００５３】
第２のソース電極又はドレイン電極１０６は、第１のソース電極又はドレイン電極１０
４と接触しており、ソース電極又はドレイン電極を形成している。また第１のソース電極
又はドレイン電極１０４及び第２のソース電極又はドレイン電極１０６が、島状半導体膜
１０５中のソース領域又はドレイン領域となる領域を挟みこんでいる構造となっている。
【００５４】
なお、第３の導電膜１１３としては、第１の導電膜及び第２の導電膜１１１と同様の材
料を用いて形成することができる。すなわち、第３の導電膜１１３として、アルミニウム
膜とチタン膜の積層膜だけでなく、チタン膜、タングステン膜、多結晶シリコン膜、アル
ミニウム膜、タンタル膜、モリブデン膜等の単層膜、及び、アルミニウム膜とチタン膜の
組み合わせ以外のこれらの組み合わせによる積層膜を使うことが可能である。
【００５５】
第２のソース電極又はドレイン電極１０６を形成する際に、第２のソース電極又はドレ
イン電極１０６のエッチングは、第１のソース電極又はドレイン電極１０４のエッチング
と同一マスクを使用することができる。このためマスク枚数が増えることはない。
【００５６】
また島状半導体膜１０５中のソース領域又はドレイン領域となる領域を、第１のソース
電極又はドレイン電極１０４と第２のソース電極又はドレイン電極１０６で挟むことによ
り、ソース領域又はドレイン領域と配線との接触抵抗が低減され、かつ第２のソース電極
又はドレイン電極１０６の膜厚は大きくすることができるので、配線抵抗を下げることも
できる。
【実施例２】
【００５７】
本実施例では、本発明のＴＦＴのトランジスタ特性を計算により確認した結果について
、図４を用いて説明する。なお本実施例で計算したＴＦＴの構造は、図１に示すものと同
等である。以下に本実施例で用いた各種条件を示す。
【００５８】
ソース電極とドレイン電極との間の長さ（チャネル長）Ｌ：３μｍ
ソース電極又はドレイン電極の幅（チャネル幅）Ｗ：１μｍ
半導体層：珪素（Ｓｉ）膜
半導体層の膜厚：１００ｎｍ
半導体層中に含まれる不純物：リン（Ｐ）
半導体層中に含まれる不純物濃度：１×１０１５ｃｍ−３
ゲート絶縁膜：酸化珪素膜
ゲート絶縁膜の膜厚：１００ｎｍ
【００５９】
計算にはＩＳＥ（Ｉｎｔｅｇｒａｔｅｄ  Ｓｙｓｔｅｍｓ  Ｅｎｇｉｎｅｅｒｉｎｇ）
社のデバイスシミュレータを使用した。物理モデルとして移動度は電界効果を考慮し、半
導体層である珪素は欠陥のない理想的な結晶を仮定した。
【００６０】
図４において、一点破線（以下「曲線１」という）は、ソース電極又はドレイン電極及
び半導体層は半導体層の上部のみで接触しており、かつ接触抵抗の無いオーミック接合が
なされている場合のＶｇ−Ｉｄ曲線の計算結果を表している。
【００６１】
点線（以下「曲線２」という）は、ソース電極又はドレイン電極及び半導体層は半導体
層の上部のみで接触しており、かつショットキー障壁として０．２ｅＶを与えた場合のＶ
ｇ−Ｉｄ曲線の計算結果を表している。
【００６２】
実線（以下「曲線３」という）は、本発明のＴＦＴの構造のＶｇ−Ｉｄ曲線の計算結果
を表している。すなわち曲線３は、すなわちソース電極又はドレイン電極及び半導体層は
、半導体層の上部及び下部で接触しており、かつそれらのショットキー障壁として０．２
ｅＶを与えた場合のＶｇ−Ｉｄ曲線の計算結果である。
【００６３】
曲線１の接触抵抗の無いオーミック接合がなされている場合というのは、実際にＴＦＴ
を作製したときに、半導体層と電極を加熱して接触抵抗をなくしている場合と同等である
。一方、曲線２及び曲線３のショットキー障壁がある場合というのは、半導体層と電極へ
の加熱を行わないで抵抗が存在している状態と同等である。
【００６４】
曲線１は半導体層と電極間に接触抵抗のない理想的な場合である。しかし通常、半導体
層と電極間には接触抵抗が生じ、これがオン電流や移動度を低下させる。曲線２は半導体
層と電極間にショットキー障壁０．２ｅＶに相当する接触抵抗が存在する場合を示してい
る。曲線２を見ると、接触抵抗のためにオン電流が低下することがわかる。接触抵抗を下
げるためには高温の熱処理を行えばよいが、プラスチックフィルムや紙を基板として用い
る場合は、熱処理で接触抵抗を低減することは困難である。
【００６５】
曲線２と曲線３を比較すれば明らかなように、半導体層と電極を半導体層の上部と下部
の両方で接触させた場合（曲線３）は、接触抵抗が低減され、半導体層の上部のみで接触
させた場合（曲線２）に比べてオン電流は約２倍大きくなる。よって本発明を用いれば高
温の熱処理なしでＴＦＴのオン電流を倍にすることができる。
【００６６】
また、チャネル幅を２倍にすればオン電流も２倍にすることができるが、デバイスサイ
ズはそれだけ大きくなり、デバイスの集積密度は低下する。しかしソース領域とドレイン
領域の上下を配線で挟むＴＦＴを用いれば素子の大きさを変える事なく、オン電流を倍に
することができる。
【実施例３】
【００６７】
本実施例では、本発明の半導体装置をインクジェット法を用いて作製する例について、
図５（Ａ）〜図５（Ｅ）を用いて説明する。
【００６８】
基板２０１上に導電性ペーストを用いてインクジェット法でゲート電極２０２を形成す
る（図５（Ａ）参照）。
【００６９】
導電ペーストとしては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等の
金属材料をを含む導電性ペースト、または導電性カーボンペーストを用いることができる
。
【００７０】
基板２０１及びゲート電極２０２上にゲート絶縁膜２０３をインクジェット法で形成す
る（図５（Ｂ）参照）。
【００７１】
ゲート絶縁膜２０３の材料としては、感光材を含む組成物を用いればよく、例えば、、
ノボラック樹脂と感光材であるナフトキノンジアジド化合物からなるポジ型レジスト、ま
たはベース樹脂、ジフェニルシランジオール及び酸発生材などを、溶媒に溶解又は分散さ
せたものからなるネガ型レジストを用いる。溶媒としては、酢酸ブチル、酢酸エチル等の
エステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチ
ルケトン、アセトン等の有機溶材などを用いる。溶媒の濃度は、レジストの種類などに応
じて適宜設定するとよい。
【００７２】
ゲート絶縁膜２０３上に、第１のソース電極又はドレイン電極２０４を形成する。第１
のソース電極又はドレイン電極２０４は、ゲート電極２０２と同様の材料及び工程を用い
て形成すればよい。
【００７３】
次いで島状半導体膜２０５を形成する。本実施例では、島状半導体膜２０５として有機
半導体材料を用いて、インクジェット法により形成する。有機半導体材料はキャリア輸送
性があり、かつ電界効果によりキャリア密度の変調が起こりうる有機材料であれば、低分
子、高分子のいずれも用いることができる。
【００７４】
有機半導体材料の種類は特に限定されるものではないが、多環芳香族化合物、共役二重
結合化合物、金属フタロシアニン錯体、電荷移動錯体、縮合環テトラカルボン酸ジイミド
類、オリゴチオフェン類、フラーレン類、カーボンナノチューブ、などが挙げられる。例
えばポリピロール、ポリチオフェン、ポリ（３アルキルチオフェン）、ポリイソチアナフ
テン、ポリチェニレンビニレン、ポリ（ｐ−フェニレンビニレン）、ポリアニリン、ポリ
ジアセチレン、ポリアズレン、ポリピレン、ポリカルバゾール、ポリセレノフェン、ポリ
フラン、ポリ（ｐ−フェニレン）、ポリインドール、ポリビリダジン、ナフタセン、ヘキ
サセン、ヘプタセン、ピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、ク
オテリレン、サーカムアントラセン、トリフェノジオキサジン、トリフェノジリアジン、
ヘキサセン−６、１５−キノン、ポリビニルカルバゾール、ポリフェニレンスルフィド、
ポリビニレンスルフィド、ポリビニルピリジン、ナフタレンテトラカルボン酸ジイミド、
アントラセンテトラカルボン酸ジイミド、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４及び
これらの誘導体を用いることができる。また、これらの具体例としては、一般的にｐ型半
導体とされるテトラセン、ペンタセン、セクシチオフェン（６Ｔ）、α，ω−ジヘキシル
ーセクシチオフェン、銅フタロシアニン、５−ベンジリデン−２，４−ジオキソテトラヒ
ドロ−１，３−チアゾール、２，２’−ビ（ジチエノ［３，２−ｂ：２’，３’−ｄ］チ
オフェン）、ビス−（１、２、５−チアジアゾロ）−ｐ−キノビス（１、３−ジチオール
）、ジ（４−ビフェニル）−α−チオフェン、２，５−ジ（４−ビフェニリル）チオフェ
ン、ジ（４−ビフェニル）−α−ビチオフェン、５，５’−ジ（４−ビフェニリル）−２
，２−ビチオフェン、ジ（４−ビフェニル）−α−テルチオフェン、５，５’’−ジ（４
−ビフェニリル）−２，２’：５’，２’’  −テルチオフェン、ジ（４−ビフェニル）
−α−クアテルチオフェン、５，５’’’−ジ（４−ビフェニリル）−α−クアテルチオ
フェン、ジヘキシルアントラジチオフェン、２，８−ジヘキシルアントラ［２，３−ｂ：
６，７−ｂ’］ジチオフェン、ルブレン、ジヘキシル−α−テトラチオフェン、５，５’
’’−ジ（４−ビフェニリル）−α−クアテルチオフェン、ジヘキシル−α−ペンタチオ
フェン、５，５’’’’−ジヘキシル−α−キンクチオフェン、ポリ（２、５−チェニレ
ンビニレン）（ＰＴＶ）、ポリ（３−ヘキシルチオフェン−２、５−ジイル）（Ｐ３ＨＴ
）、ポリ（９，９’−ジオクチルーフルオレン−ｃｏ−ビチオフェン）（Ｆ８Ｔ２）、一
般的にｎ型半導体とされる７，７，８，８，−テトラシアノキノジメタン（ＴＣＮＱ）、
３，４，９，１０−ペリレンテトラカルボン酸二無水物（ＰＴＣＤＡ）、１，４，５，８
，−ナフタレンテトラカルボン酸二無水物（ＮＴＣＤＡ）、９，９，１０，１０−テトラ
シアノ−２，６−ナフトキノジメタン（略称：ＴＣＮＮＱ）、Ｎ，Ｎ’−ジオクチルー３
，４，９，１０−ペリレンテトラカルボン酸ジイミド（ＰＴＣＤＩ−Ｃ８Ｈ）、銅十六フ
ッ化フタロシアニン（Ｆ１６ＣｕＰｃ）、Ｎ，Ｎ’−２，２，３，３，４，４，５，５，
６，６，７，７，７−ジ１５フッ化ヘキシル−１、４、５、８−ナフタレンテトラカルボ
ン酸ジイミド（ＮＴＣＤＩ−Ｃ８Ｆ）、α，ω−ビス（ペルフルオロヘキシル）セクシチ
オフェン（略称：ＤＦＨ−６Ｔ）、３’，４’−ジブチル−５，５’’−ビス（ジシアノ
メチレン）−５、５’’−ジヒドロ−２，２’：５’，２’’−テルチオフェン）（ＤＣ
ＭＴ）、メタノフラーレン［６，６］−フェニルＣ６１酪酸メチルエステル（ＰＣＢＭ）
等がある。
【００７５】
なお、有機半導体においてｐ型やｎ型の特性はその物質固有のものでは無く、キャリア
を注入する電極との関係や注入の際の電界の強度に依存し、どちらになりやすいという傾
向はあるもののｐ型半導体としてもｎ型半導体としても使用することができる。
【００７６】
次いで、島状半導体膜２０５及び第１のソース電極又はドレイン電極２０４に接触して
、第２のソース電極又はドレイン電極２０６を形成する。第２のソース電極又はドレイン
電極２０６は、ゲート電極２０２及び第１のソース電極又はドレイン電極２０４と同様の
材料及び工程で形成すればよい。
【００７７】
以上のようにして本実施例の半導体装置が作製される。本実施例の半導体装置はインク
ジェット法で形成されるので、作製工程を短縮でき、作製コストを低く抑えることが可能
である。
【００７８】
なお、本実施例の半導体装置はインクジェット法で形成されているが、必要であれば実
施の形態及び他の実施例で述べた作製工程を組み合わせて、必要な工程のみインクジェッ
ト法を用いてもよい。
【００７９】
このように本実施例の半導体装置は、ソース領域またはドレイン領域は、その上方と下
方でソース電極又はドレイン電極で挟まれた構造になっているので、ソース電極又はドレ
イン電極と半導体膜との接触抵抗を低減することができる。また、ソース電極又はドレイ
ン電極を二層にするため配線抵抗も低減することができる。さらに半導体膜の下方に形成
される第１のソース電極又はドレイン電極を薄く形成することができるため有機半導体膜
を用いる場合であっても、そのカバレッジが改善されてＴＦＴ特性が向上し、信頼性も向
上させることができる。
【実施例４】
【００８０】
本実施例では、島状半導体膜と、島状半導体膜の上方に形成される第２のソース電極又
はドレイン電極との間に、一導電型を付与する不純物を添加した半導体膜を形成する例に
ついて、図６（Ａ）〜図６（Ｄ）を用いて説明する。
【００８１】
まず実施の形態及び実施例１に従って、図２４（Ａ）に示す島状半導体膜１０５形成までを行う。次いで一導電型を付与する不純物を添加した半導体膜１２１を、ＣＶＤ法等で成膜する（図６（Ａ）参照）。
【００８２】
一導電型を付与する不純物は、ｎチャネル型ＴＦＴを作成するにはｎ型を付与する不純
物である、リン（Ｐ）やヒ素（Ａｓ）を用いればよい。またｐチャネル型ＴＦＴを形成す
るには、ｐ型を付与する不純物であるホウ素（Ｂ）を用いればよい。
【００８３】
次いで一導電型を付与する不純物を添加した半導体膜１２１に、エッチングのマスクと
なるレジストを用いてエッチングを行い、ソース領域又はドレイン領域となる島状不純物
半導体膜１２２を形成する（図６（Ｂ）参照）。またチャネル形成領域は、島状半導体膜
１０５のソース領域及びドレイン領域に挟まれた領域に形成される。
【００８４】
次に第１のソース電極又はドレイン電極１０４及び島状不純物半導体膜１２２上に、導
電膜１２３を形成する（図６（Ｃ）参照）。導電膜１２３として、チタン（Ｔｉ）膜、タ
ングステン（Ｗ）膜、多結晶シリコン（ｐｏｌｙ−Ｓｉ）膜、アルミニウム（Ａｌ）膜、
タンタル（Ｔａ）膜、モリブデン（Ｍｏ）膜等の単層膜およびそれらの組み合わせによる
積層膜を使うことができる。
【００８５】
次に導電膜１２３をエッチングして、第２のソース電極又はドレイン電極１２４を形成
する（図６（Ｄ）参照）。以上のようにして本実施例の半導体装置が形成される。
【００８６】
このように本実施例の半導体装置は、ソース領域またはドレイン領域は、その上方と下
方でソース電極又はドレイン電極で挟まれた構造になっているので、ソース電極又はドレ
イン電極と半導体膜との接触抵抗を低減することができる。また、ソース電極又はドレイ
ン電極を二層にするため配線抵抗も低減することができる。さらに半導体膜の下方に形成
される第１のソース電極又はドレイン電極を薄く形成することができるため、半導体膜と
のカバレッジが改善されてＴＦＴ特性が向上し、信頼性も向上させることができる。
【実施例５】
【００８７】
本実施例では、本発明を用いて液晶表示装置を作製する例について、図７（Ａ）〜図７
（Ｂ）、図８（Ａ）〜図８（Ｂ）、図９、図１０、図１１（Ａ）〜図１１（Ｄ）、図１２
（Ａ）〜図１２（Ｂ）を用いて説明する。
【００８８】
まず実施の形態、実施例１及び実施例４に基づいて、基板３０１上に、ｎチャネル型Ｔ
ＦＴ３５５及び３５７、ｐチャネル型ＴＦＴ３５６を形成する（図７（Ａ）参照）。ｎチ
ャネル型ＴＦＴ３５５及びｐチャネル型ＴＦＴ３５６はＣＭＯＳ回路３５８を形成してい
る。
【００８９】
ｎチャネル型ＴＦＴ３５５は、ゲート電極３０２、ゲート絶縁膜３０５、第１のソース
電極又はドレイン電極３１１及び３１２、チャネル形成領域となる島状半導体膜３１７、
ソース領域又はドレイン領域となる島状不純物半導体膜３２１及び３２２、第２のソース
電極又はドレイン電極３３１及び３３２を有している。
【００９０】
ｐチャネル型ＴＦＴ３５６は、ゲート電極３０３、ゲート絶縁膜３０５、第１のソース
電極又はドレイン電極３１２及び３１３、チャネル形成領域となる島状半導体膜３１８、
ソース領域又はドレイン領域となる島状不純物半導体膜３２３及び３２４、第２のソース
電極又はドレイン電極３３２及び３３３を有している。
【００９１】
ｎチャネル型ＴＦＴ３５５及びｐチャネル型ＴＦＴ３５６は、第１のソース電極又はド
レイン電極３１２及び第２のソース電極又はドレイン電極３３２で電気的に接続されてＣ
ＭＯＳ回路３５８を形成している。
【００９２】
ｎチャネル型ＴＦＴ３５７は、ゲート電極３０４、ゲート絶縁膜３０５、第１のソース
電極又はドレイン電極３１４及び３１５、チャネル形成領域となる島状半導体膜３１９、
ソース領域又はドレイン領域となる島状不純物半導体膜３２５及び３２６、第２のソース
電極又はドレイン電極３３４及び３３５を有している。
【００９３】
基板３０１は、実施の形態及び実施例１の基板１０１と同様のものを用いればよい。ま
たゲート電極３０２〜３０４、ゲート絶縁膜３０５、第１のソース電極又はドレイン電極
３１１〜３１５、島状半導体膜３１７〜３１９、、第２のソース電極又はドレイン電極３
３１〜３３５はそれぞれ、実施の形態及び実施例１のゲート電極１０２、ゲート絶縁膜１
０３、第１のソース電極又はドレイン電極１０４、島状半導体膜１０５、第２のソース電
極又はドレイン電極１０６を援用して形成すればよい。
【００９４】
またｎチャネル型ＴＦＴ３５５の島状不純物半導体膜３２１及び３２２、並びにｎチャ
ネル型ＴＦＴ３５７の島状不純物半導体膜３２５及び３２６は、ｎ型を付与する不純物で
ある、リン（Ｐ）やヒ素（Ａｓ）を添加した半導体膜を成膜することにより形成すればよ
い。一方、ｐチャネル型ＴＦＴ３５６の島状不純物半導体膜３２３及び３２４は、ｐ型を
付与する不純物である、ホウ素（Ｂ）を添加した半導体膜を成膜することにより形成すれ
ばよい。
【００９５】
またＴＦＴ３５７は、本実施例の液晶表示装置では画素ＴＦＴとして機能するものであ
るが、必要であれば画素ＴＦＴとしてｎチャネル型ＴＦＴでなく、ｐチャネル型ＴＦＴを
用いてもよい。その場合はＴＦＴ３５７の島状不純物半導体膜３２５及び３２６を、ｎ型
不純物が添加された半導体膜ではなく、ｐ型不純物が添加された半導体膜を用いて形成す
ればよい。
【００９６】
次いでｎチャネル型ＴＦＴ３５５、ｐチャネル型ＴＦＴ３５６及びｎチャネル型ＴＦＴ
３５７上に第１層間絶縁膜３４１を形成する。
【００９７】
第１層間絶縁膜３４１としては、スパッタ法を用いて、シリコンを含む絶縁膜、例えば
酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、またはその積層膜で形成する。勿論、
第１層間絶縁膜３４１は窒素を含む酸化珪素膜や窒化珪素膜、またはその積層膜に限定さ
れるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
また可能であれば上記の材料を用いてプラズマＣＶＤ法で第１層間絶縁膜３４１を形成し
てもよい。
【００９８】
本実施例では、不純物を導入した後、窒素を含む酸化珪素膜をスパッタ法により５０ｎ
ｍ形成する。その際に窒素を含む酸化珪素膜上からレーザ照射を行って不純物を活性化し
てもよい。
【００９９】
レーザ結晶化は、連続発振のレーザ、または擬似ＣＷレーザとして、発振周波数が１０
ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レーザを用いることができる。
【０１００】
具体的には、連続発振のレーザとして、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザ、ＹＡ
Ｇレーザ、ＹＶＯ４レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＹＬＦレーザ
、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、アレキサンドライトレーザ、
Ｔｉ：サファイアレーザ、ヘリウムカドミウムレーザ、多結晶（セラミック）のＹＡＧ、
Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４にドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔ
ｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレ
ーザなどが挙げられる。
【０１０１】
また擬似ＣＷレーザとして、パルス発振の発振周波数が１０ＭＨｚ以上、好ましくは８
０ＭＨｚ以上であれば、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ２レーザ、ＹＡ
Ｇレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レー
ザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、アレキサンドライトレーザ、
Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザ、多結晶（セラミック）のＹ
ＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４にドーパントとしてＮｄ、Ｙｂ、Ｃ
ｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質と
するレーザのようなパルス発振レーザを用いることができる。
【０１０２】
このようなパルス発振レーザは、発振周波数を増加させていくと、いずれは連続発振レ
ーザと同等の効果を示すものである。
【０１０３】
次にスパッタ法により窒化珪素膜を５０ｎｍ形成し、更に窒素を含む酸化珪素膜を６０
０ｎｍ形成する。この、窒素を含む酸化珪素膜、窒化珪素膜及び窒素を含む酸化珪素膜の
積層膜が第１層間絶縁膜３４１である。
【０１０４】
次に基板とその上に形成されたものを４１０℃で１時間加熱し、窒化珪素膜から水素を
放出させることにより水素化を行う。
【０１０５】
次に第１層間絶縁膜３４１を覆って、平坦化膜として機能する第２層間絶縁膜３４２を
形成する（図７（Ｂ）参照）。
【０１０６】
第２層間絶縁膜３４２としては、感光性または非感光性の有機材料（ポリイミド、アク
リル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、シロキサ
ン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹
脂又はネガ型感光性有機樹脂を用いることができる。
【０１０７】
なおシロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成され、
置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用
いられるものである。また置換基として、フルオロ基を用いてもよい。さらに置換基とし
て、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１０８】
本実施例では、第２層間絶縁膜３４２としてシロキサンをスピンコート法で形成する。
【０１０９】
第１層間絶縁膜３４１及び第２層間絶縁膜３４２をエッチングして、第１層間絶縁膜３
４１及び第２層間絶縁膜３４２に、第２のソース電極又はドレイン電極３３１、３３３、
３３４及び３３５に到達するコンタクトホールを形成する。
【０１１０】
なお、第２層間絶縁膜３４２上に第３層間絶縁膜を形成し、第１層間絶縁膜〜第３層間
絶縁膜にコンタクトホールを形成してもよい。第３の層間絶縁膜としては、水分や酸素な
どを他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、スパッタ法またはＣ
ＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜または窒素を含む
酸化珪素膜、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）などを用いることがで
きる。
【０１１１】
第２層間絶縁膜３４２上にコンタクトホールを介して、第３の導電膜を形成し、第３の
導電膜を用いて電極又は配線３４５〜３４８を形成する。
【０１１２】
本実施例として、第３の導電膜は金属膜を用いる。該金属膜は、アルミニウム（Ａｌ）
、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）
の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。本実施例では、チタ
ン膜（Ｔｉ）、窒化チタン膜（ＴｉＮ）、シリコン−アルミニウム合金膜（Ａｌ−Ｓｉ）
、チタン膜（Ｔｉ）をそれぞれ６０ｎｍ、４０ｎｍ、３００ｎｍ、１００ｎｍに積層した
のち、所望の形状にエッチングして電極又は配線３４５〜３４８を形成する。
【０１１３】
またこの電極又は配線３４５〜３４８を、ニッケル、コバルト、鉄のうち少なくとも１
種の元素、及び炭素を含むアルミニウム合金膜で形成してもよい。このようなアルミニウ
ム合金膜は、シリコンと接触してもシリコンとアルミニウムの相互拡散が防止できる。ま
たこのようなアルミニウム合金膜は、透明導電膜、例えばインジウム錫酸化物（Ｉｎｄｉ
ｕｍ  Ｔｉｎ  Ｏｘｉｄｅ（ＩＴＯ））膜と接触しても酸化還元反応が起こらないため、
両者を直接接触させることができる。さらにこのようなアルミニウム合金膜は、比抵抗が
低く耐熱性にも優れているので、配線材料としては有用である。
【０１１４】
また電極又は配線３４５〜３４８はそれぞれ、電極と配線を同じ材料で同一工程でして
形成してもよいし、電極と配線を別々に形成してそれらを接続させてもよい。
【０１１５】
次に第２層間絶縁膜３４２及び電極又は配線３４５〜３４８上に第３層間絶縁膜３５１
を形成する。なお第３層間絶縁膜３５１は、第２層間絶縁膜３４２と同様の材料を用いて
形成することが可能である。
【０１１６】
なお、第２層間絶縁膜３４２上に水分や酸素などを他の絶縁膜と比較して透過させにく
い膜を第３層間絶縁膜として形成した場合には、絶縁膜３５１は第４層間絶縁膜となる。
【０１１７】
次いで、フォトマスクを用いてレジストマスクを形成し、第３層間絶縁膜３５１の一部
をドライエッチングにより除去して開口（コンタクトホールを形成）する。このコンタク
トホール形成においては、エッチングガスとして四フッ化炭素（ＣＦ４）、酸素（Ｏ２）
、ヘリウム（Ｈｅ）を、それぞれ５０ｓｃｃｍ、５０ｓｃｃｍ、３０ｓｃｃｍの流量で用
いた。なお、コンタクトホールの底部は電極又は配線３４８に達している。
【０１１８】
次いで、レジストマスクを除去した後、全面に導電膜を成膜する。次いで第２の導電膜
のを用いて、電極又は配線３４８に電気的に接続される画素電極３５２を形成する（図８
（Ｂ）参照）。
【０１１９】
透過型の液晶表示装置を作製する場合は、インジウム錫酸化物（ＩＴＯ）、酸化珪素を
含むインジウム錫酸化物、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）などの透明導電膜
を用い、画素電極３５２を形成する。
【０１２０】
一方、反射型の液晶表示装置を作製する場合は、画素電極３５２をスパッタ法によりＡ
ｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の光
反射性を有する金属材料を用いて形成すればよい。
【０１２１】
なお、図１０に画素ＴＦＴとなるｎチャネル型ＴＦＴ３５７を含む画素部３７１の一部
を拡大した上面図を示す。また、図１０は画素電極の形成途中を示しており、左側の画素
においては画素電極が形成されているが、右側の画素においては画素電極を形成していな
い状態を示している。図１０において、実線Ａ−Ａ’で切断した図が、図９の画素部の断
面と対応しており、図７（Ａ）〜図７（Ｂ）及び図８（Ａ）〜図８（Ｂ）と対応する箇所
には同じ符号を用いている。
【０１２２】
画素それぞれには容量配線３６９が設けてあり、保持容量は、第１層間絶縁膜３４１を
誘電体とし、画素電極３５２と、画素電極３５２と重なる容量配線３６９とで形成されて
いる。
【０１２３】
なお本実施例においては、画素電極３５２と容量配線３６９が重なる領域は、第２層間
絶縁膜３４２及び第３層間絶縁膜３５１をエッチングし、保持容量は画素電極３５２，第
１層間絶縁膜３４１及び容量配線３６９によって形成されている。しかし第２層間絶縁膜
３４２及び第３層間絶縁膜３５１も誘電体として用いることが可能であれば、第２層間絶
縁膜３４２及び第３層間絶縁膜３５１をエッチングしなくてもよい。その場合第１層間絶
縁膜３４１及び第２層間絶縁膜３４２及び第３層間絶縁膜３５１が誘電体として機能する
。もしくは第３層間絶縁膜３５１のみをエッチングして、第１層間絶縁膜３４１と第２層
間絶縁膜３４２を誘電体として用いてもよい。
【０１２４】
以上の工程により、基板３０１上に画素ＴＦＴ３５７、ＣＭＯＳ回路３５８を構成する
ｎチャネル型ＴＦＴ３５５及びｐチャネル型ＴＦＴ３５６、画素電極３５２が形成された
液晶表示装置のＴＦＴ基板が完成する。
【０１２５】
次いで、画素電極３５２を覆うように、配向膜３５９を形成する。なお、配向膜３５９
は、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜
３５９の表面にラビング処理を行う。
【０１２６】
そして、対向基板３６１には、着色層３６３、遮光層（ブラックマトリクス）３６２、
及びオーバーコート層３６４からなるカラーフィルタを設け、さらに透明電極もしくは反
射電極からなる対向電極３６５と、その上に配向膜３６６を形成する（図９参照）。
【０１２７】
なお本明細書において、透明電極とは透光性を有する電極を指し、光が透過すれば透明
電極と呼ぶこととする。従って、本明細書においては、曇っていたり、色が付いていたと
しても、透光性を有していれば透明電極と呼ぶこととする。
【０１２８】
次いで、閉パターンであるシール材３８１を液滴吐出法により画素ＴＦＴを含む画素部
３７１と重なる領域を囲むように形成する（図１１（Ａ）参照）。ここでは液晶を滴下す
るため、閉パターンのシール材３８１を描画する例を示すが、開口部を有するシールパタ
ーンを設け、基板３０１を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ
式（汲み上げ式）を用いてもよい。
【０１２９】
次いで、気泡が入らないように減圧下で液晶３６７の滴下を行い（図１１（Ｂ）参照）
、ＴＦＴ基板３０１と対向基板３６１を貼り合わせる（図１１（Ｃ）参照）。閉ループの
シールパターン内に液晶３６７を１回若しくは複数回滴下する。液晶３６７の配向モード
としては、液晶分子の配列が光の入射から射出に向かって９０°ツイスト配向したＴＮモ
ードを用いる場合が多い。ＴＮモードの液晶表示装置を作製する場合には、基板のラビン
グ方向が直交するように貼り合わせる。
【０１３０】
なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサ
を形成したり、シール材３８１にフィラーを含ませることによって維持すればよい。上記
柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも１
つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化珪素のい
ずれか一種の材料の単層膜、或いはこれらの積層膜からなる無機材料であることを特徴と
している。
【０１３１】
次いで、基板の分断を行う。多面取りの場合、基板をそれぞれのパネルを分断する。ま
た、１面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断
工程を省略することもできる（図１１（Ｄ）参照）。
【０１３２】
そして、異方性導電層を介し、公知の技術を用いてＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉ
ｎｔｅｄ  Ｃｉｒｃｕｉｔ）を貼りつける。以上の工程で本実施例の液晶表示装置が完成
する。また、必要があれば光学フィルムを貼り付ける。透過型の液晶表示装置とする場合
、偏光板は、ＴＦＴ基板３０１と対向基板３６１の両方に貼り付ける。
【０１３３】
以上の工程によって得られた液晶表示装置の上面図を図１２（Ａ）に示すとともに、他
の液晶表示装置の上面図の例を図１２（Ｂ）に示す。
【０１３４】
図１２（Ａ）中、３０１はＴＦＴ基板、３６１は対向基板、３７１は画素部、３７２は
ソース信号線駆動回路、３７３はゲート信号線駆動回路、３８１はシール材、３８２はＦ
ＰＣである。なお、液晶を液滴吐出法により吐出させ、減圧下で一対の基板３０１及び３
６１をシール材３８１で貼り合わせている。
【０１３５】
図１２（Ｂ）中、３０１はＴＦＴ基板、３６１は対向基板、３７２はソース信号線駆動
回路、３７３はゲート信号線駆動回路、３７１は画素部、３８１ａは第１シール材、３８
２はＦＰＣである。なお、液晶を液滴吐出法により吐出させ、一対の基板３０１及び３６
１を第１シール材３８１ａおよび第２シール材３８１ｂで貼り合わせている。ソース信号
線駆動回路３７２及びゲート信号線駆動回路３７３には液晶は不要であるため、画素部３
７１のみに液晶を保持させており、第２シール材３８１ｂはパネル全体の補強のために設
けられている。
【０１３６】
このように本実施例の半導体装置は、ソース領域またはドレイン領域は、その上方と下
方でソース電極又はドレイン電極で挟まれた構造になっているので、ソース電極又はドレ
イン電極と半導体膜との接触抵抗を低減することができる。また、ソース電極又はドレイ
ン電極を二層にするため配線抵抗も低減することができる。さらに半導体膜の下方に形成
される第１のソース電極又はドレイン電極を薄く形成することができるため、半導体膜と
のカバレッジが改善されてＴＦＴの特性が向上し、液晶表示装置全体の信頼性も向上させ
ることができる。
【０１３７】
また、本実施例は、必要であれば実施の形態、実施例１〜実施例４と自由に組み合わせ
ることが可能である。
【実施例６】
【０１３８】
本実施例では、液晶滴下に液滴吐出法を用いる例を示す。本実施例では、大面積基板４
００を用い、パネル４枚取りの作製例を図１３（Ａ）〜図１３（Ｄ）、図１４（Ａ）〜図
１４（Ｂ）、図１５（Ａ）〜図１５（Ｂ）、図１６（Ａ）〜図１６（Ｂ）に示す。
【０１３９】
図１３（Ａ）は、ディスペンサ（またはインクジェット）による液晶層形成の途中の断
面図を示しており、シール材４０２で囲まれた画素部４０１を覆うように液晶材料４０４
を液滴吐出装置４０６のノズル４０８から吐出、噴射、または滴下させている。液滴吐出
装置４０６は、図１３（Ａ）中の矢印方向に移動させる。なお、ここではノズル４０８を
移動させた例を示したが、ノズルを固定し、基板を移動させることによって液晶層を形成
してもよい。
【０１４０】
また、図１３（Ｂ）には斜視図を示している。シール材４０２で囲まれた領域のみに選
択的に液晶材料４０４を吐出、噴射、または滴下させ、ノズル走査方向４０３に合わせて
滴下面４０５が移動している様子を示している。
【０１４１】
また、図１３（Ａ）の点線で囲まれた部分４０９を拡大した断面図が図１３（Ｃ）及び
図１３（Ｄ）である。液晶材料の粘性が高い場合は、連続的に吐出され、図１３（Ｃ）の
ように繋がったまま付着される。一方、液晶材料の粘性が低い場合には、間欠的に吐出さ
れ、図１３（Ｄ）に示すようにドット状に液滴が滴下される。
【０１４２】
なお、図１３（Ｃ）中、４１０は本発明により形成された画素ＴＦＴ、４１１は画素電
極をそれぞれ指している。画素部４０１は、マトリクス状に配置された画素電極と、該画
素電極と接続されているスイッチング素子、ここではボトムゲート型ＴＦＴと、保持容量
とで構成されている。
【０１４３】
ここで、図１４（Ａ）〜図１４（Ｂ）及び図１５（Ａ）〜図１５（Ｂ）を用いて、パネ
ル作製の流れを以下に説明する。
【０１４４】
まず、画素部４０１が形成された絶縁表面を有する第１基板４００を用意する。第１基
板４００は、予め、配向膜の形成、ラビング処理、球状スペーサ散布、或いは柱状スペー
サ形成、またはカラーフィルタの形成などを行っておく。これらの詳細な作製方法は実施
例５の記載を援用すればよい。
【０１４５】
次いで、図１４（Ａ）に示すように、不活性気体雰囲気または減圧下で第１基板４００
上にディスペンサ装置またはインクジェット装置でシール材４０２を所定の位置（画素部
４０１を囲むパターン）に形成する。半透明なシール材４０２としてはフィラー（直径６
μｍ〜２４μｍ）を含み、且つ、粘度４０〜４００Ｐａ・ｓのものを用いる。なお、後に
接する液晶に溶解しない材料を選択することが好ましい。シール材４０２としては、アク
リル系光硬化樹脂やアクリル系熱硬化樹脂を用いればよい。また、簡単なシールパターン
であるのでシール材４０２は、印刷法で形成することもできる。
【０１４６】
次いで、シール材４０２に囲まれた領域に液晶材料４０４をインクジェット法により滴
下する（図１４（Ｂ）参照）。液晶材料４０４としては、インクジェット法によって吐出
可能な粘度を有する公知の液晶材料を用いればよい。また、液晶材料４０４は温度を調節
することによって粘度を設定することができるため、インクジェット法に適している。イ
ンクジェット法により無駄なく必要な量だけの液晶材料４０４をシール材４０２に囲まれ
た領域に保持することができる。
【０１４７】
次いで、画素部４０１が設けられた第１基板４００と、対向電極や配向膜が設けられた
第２基板４２１とを気泡が入らないように減圧下で貼りあわせる。（図１５（Ａ）参照）
ここでは、貼りあわせると同時に紫外線照射や熱処理を行って、シール材４０２を硬化さ
せる。なお、紫外線照射に加えて、熱処理を行ってもよい。
【０１４８】
また、図１６（Ａ）〜図１６（Ｂ）に貼り合わせ時または貼り合わせ後に紫外線照射や
熱処理が可能な貼り合わせ装置の例を示す。
【０１４９】
図１６（Ａ）及び図１６（Ｂ）中、４２２は第１基板支持台、４２３は第２基板支持台
、４２４は透光性の窓、４２８は下側定盤、４２９は紫外光の光源である。なお、図１６
（Ａ）〜図１６（Ｂ）において、図１３（Ａ）〜図１３（Ｄ）、図１４（Ａ）〜図１４（
Ｂ）及び図１５（Ａ）〜図１５（Ｂ）と対応する部分は同一の符号を用いている。
【０１５０】
下側定盤４２８は加熱ヒータが内蔵されており、シール材４０２を硬化させる。また、
第２基板支持台４２３には透光性の窓４２４が設けられており、光源４２９からの紫外光
などを通過させるようになっている。ここでは図示していないが窓４２４を通して基板の
位置アライメントを行う。また、対向基板となる第２基板４２１は予め、所望のサイズに
切断しておき、第２基板支持台４２３に真空チャックなどで固定しておく。図１６（Ａ）
は貼り合わせ前の状態を示している。
【０１５１】
貼り合わせ時には、第１基板支持台４２２と第２基板支持台４２３とを下降させた後、
圧力をかけて第１基板４００と第２基板４２１を貼り合わせ、そのまま紫外光を照射する
ことによって硬化させる。貼り合わせ後の状態を図１６（Ｂ）に示す。
【０１５２】
次いで、スクライバー装置、ブレイカー装置、ロールカッターなどの切断装置を用いて
第１基板４００を切断する（図１５（Ｂ）参照）。こうして、１枚の基板から４つのパネ
ルを作製することができる。そして、公知の技術を用いてＦＰＣを貼りつける。
【０１５３】
なお、第１基板４００、第２基板４２１としてはガラス基板、またはプラスチック基板
を用いることができる。
【０１５４】
このように本実施例では、本発明の半導体装置を液滴吐出法で液晶表示装置を作製する
場合にも援用している。本発明の半導体装置は、ソース領域またはドレイン領域は、その
上方と下方でソース電極又はドレイン電極で挟まれた構造になっているので、ソース電極
又はドレイン電極と半導体膜との接触抵抗を低減することができる。また、ソース電極又
はドレイン電極を二層にするため配線抵抗も低減することができる。さらに半導体膜の下
方に形成される第１のソース電極又はドレイン電極を薄く形成することができるため、半
導体膜とのカバレッジが改善されてＴＦＴの特性が向上し、液晶表示装置全体の信頼性も
向上させることができる。
【０１５５】
また、本実施例は、必要であれば実施の形態及び実施例１〜実施例５と自由に組み合わ
せることが可能である。
【実施例７】
【０１５６】
本実施例では、本発明を用いて両面射出型表示装置を作製する例を図１７（Ａ）〜図１
７（Ｂ）、図１８、図１９及び図２０を用いて示す。
【０１５７】
まず実施の形態、実施例１及び実施例４に基づいて、基板５０１上に、ｎチャネル型Ｔ
ＦＴ５６１及び５６２、ｐチャネル型ＴＦＴ５６３を形成する。
【０１５８】
ｎチャネル型ＴＦＴ５６１は、ゲート電極５０２、ゲート絶縁膜５０５、第１のソース
電極又はドレイン電極５１１及び５１２、チャネル形成領域となる島状半導体膜５１７、
ソース領域又はドレイン領域となる島状不純物半導体膜５２１及び５２２、第２のソース
電極又はドレイン電極５３１及び５３２を有している。
【０１５９】
ｎチャネル型ＴＦＴ５６２は、ゲート電極５０３、ゲート絶縁膜５０５、第１のソース
電極又はドレイン電極５１３及び５１４、チャネル形成領域となる島状半導体膜５１８、
ソース領域又はドレイン領域となる島状不純物半導体膜５２３及び５２４、第２のソース
電極又はドレイン電極５３３及び５３４を有している。
【０１６０】
ｐチャネル型ＴＦＴ５６３は、ゲート電極５０４、ゲート絶縁膜５０５、第１のソース
電極又はドレイン電極５１５及び５１６、チャネル形成領域となる島状半導体膜５１９、
ソース領域又はドレイン領域となる島状不純物半導体膜５２５及び５２６、第２のソース
電極又はドレイン電極５３５及び５３６を有している。
【０１６１】
基板５０１は、実施の形態及び実施例１の基板１０１と同様のものを用いればよい。ま
たゲート電極５０２〜５０４、ゲート絶縁膜５０５、第１のソース電極又はドレイン電極
５１１〜５１６、島状半導体膜５１７〜５１９、第２のソース電極又はドレイン電極５３
１〜５３６はそれぞれ、実施の形態及び実施例１のゲート電極１０２、ゲート絶縁膜１０
３、第１のソース電極又はドレイン電極１０４、島状半導体膜１０５、第２のソース電極
又はドレイン電極１０６を援用して形成すればよい。
【０１６２】
またｎチャネル型ＴＦＴ５６１の島状不純物半導体膜５２１及び５２２、並びにｎチャ
ネル型ＴＦＴ５６２の島状不純物半導体膜５２３及び５２４は、ｎ型を付与する不純物で
ある、リン（Ｐ）やヒ素（Ａｓ）を添加した半導体膜を成膜することにより形成すればよ
い。一方、ｐチャネル型ＴＦＴ５６３の島状不純物半導体膜５２５及び５２６は、ｐ型を
付与する不純物である、ホウ素（Ｂ）を添加した半導体膜を成膜することにより形成すれ
ばよい。
【０１６３】
本実施例においては、ｐチャネル型ＴＦＴ５６３は本両面射出型表示装置の画素ＴＦＴ
として用いられる。またｎチャネル型ＴＦＴ５６１及び５６２は、画素ＴＦＴ５６３を駆
動する駆動回路のＴＦＴとして用いられる。ただし画素ＴＦＴは必ずしもｐチャネル型Ｔ
ＦＴである必要はなく、ｎチャネル型ＴＦＴを用いてもよい。また駆動回路も複数のｎチ
ャネル型ＴＦＴを組み合わせた回路である必要はなく、ｎチャネル型ＴＦＴとｐチャネル
型ＴＦＴを相補的に組み合わせた回路、もしくは複数のｐチャネル型ＴＦＴを組み合わせ
た回路であってもよい。
【０１６４】
次に第１層間絶縁膜５４１として、水素を含む絶縁膜を成膜し、その後島状半導体膜に
添加された不純物元素の活性化を行う。この不純物元素の活性化は実施例５に記載したレ
ーザ処理方法によって行えばよい。
【０１６５】
水素を含む絶縁膜は、ＰＣＶＤ法により得られる窒素を含む酸化珪素膜を用いる。もし
くは酸素を含む窒化珪素膜を用いてもよい。なお、第１層間絶縁膜５４１は、酸化珪素を
含んでいる透光性を有する絶縁膜である。
【０１６６】
その後全体を４１０℃で１時間加熱することにより、島状半導体膜の水素化を行う。
【０１６７】
次いで、第２層間絶縁膜５４２となる平坦化膜を形成する。平坦化膜としては、透光性
を有する無機材料（酸化珪素、窒化珪素、酸素を含む窒化珪素など）、感光性または非感
光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまた
はベンゾシクロブテン）、またはこれらの積層などを用いる。また、平坦化膜に用いる他
の透光性を有する膜としては、塗布法によって得られるアルキル基を含む酸化珪素膜から
なる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオ
キサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサ
ンポリマーなどを用いて形成された絶縁膜を用いることができる。シロキサン系ポリマー
の一例としては、東レ製塗布絶縁膜材料であるＰＳＢ−Ｋ１、ＰＳＢ−Ｋ３１や触媒化成
製塗布絶縁膜材料であるＺＲＳ−５ＰＨが挙げられる。
【０１６８】
次いで、透光性を有する第３層間絶縁膜５４３を形成する。第３層間絶縁膜５４３は、
後の工程で第１の画素電極５６５となる導電膜をエッチングする際、第２層間絶縁膜５４
２である平坦化膜を保護するためのエッチングストッパ膜として設けるものである。ただ
し、第１の画素電極５６５となる導電膜をエッチングする際、第２層間絶縁膜５４２がエ
ッチングストッパ膜となるのであれば第３層間絶縁膜５４３は不要である。
【０１６９】
次いで、新たなマスクを用いて第１層間絶縁膜５４１、第２層間絶縁膜５４２及び第３
層間絶縁膜５４３にコンタクトホールを形成する。次いで、マスクを除去し、導電膜（窒
化チタン膜、アルミニウム膜及び窒化チタン膜の積層膜）を形成した後、また別のマスク
を用いてエッチング（ＢＣｌ３とＣｌ２との混合ガスでのドライエッチング）を行い、電
極又は配線５５１〜５５６（ＴＦＴのソース配線又はドレイン配線や、電流供給配線など
）を形成する（図１７（Ａ）参照）。ただし、本実施例では電極と配線を一体形成するが
、電極と配線を別々に形成して、電気的に接続させてもよい。なお、窒化チタン膜は、高
耐熱性平坦化膜との密着性が良好な材料の一つである。
【０１７０】
次いで、新たなマスクを用いて第１の画素電極５６５を膜厚１０ｎｍ〜８００ｎｍの範
囲で形成する。第１の画素電極５６５としては、インジウム錫酸化物（ＩＴＯ）の他、例
えば、Ｓｉ元素を含むインジウム錫酸化物や、酸化インジウムに、さらに２〜２０ｗｔ％
の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成された導電膜などの仕事関数の
高い（仕事関数４．０ｅＶ以上）透明導電膜を用いることができる。
【０１７１】
次いで、新たなマスクを用いて第１の画素電極５６５の端部を覆う絶縁物５６６（隔壁
、障壁などと呼ばれる）を形成する。絶縁物５６６としては、塗布法により得られる感光
性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、
レジストまたはベンゾシクロブテン）、またはＳＯＧ膜（例えば、アルキル基を含む酸化
珪素膜）を膜厚０．８μｍ〜１μｍの範囲で用いる。
【０１７２】
次いで、有機化合物を用いて正孔注入層５７１、正孔輸送層５７２、発光層５７３、電
子輸送層５７４及び電子注入層５７５を、蒸着法または塗布法により形成する。
【０１７３】
なお、正孔注入層５７１、正孔輸送層５７２、発光層５７３、電子輸送層５７４及び電
子注入層５７５はこの順番でなくてもよく、第１の画素電極５６５と第２の画素電極５７
６との間に、第１の画素電極５６５の側から電子注入層、電子輸送層、発光層、正孔輸送
層、正孔注入層の順に形成することも可能である。
【０１７４】
なお、発光素子の信頼性を向上させるため、正孔注入層５７１の形成前に真空加熱を行
って脱気を行うことが好ましい。例えば、正孔注入層となる有機化合物材料の蒸着を行う
前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜３０
０℃の加熱処理を行うことが望ましい。なお、層間絶縁膜と隔壁とを高耐熱性を有する酸
化珪素膜で形成した場合には、さらに高い加熱処理（４１０℃）を加えることもできる。
【０１７５】
次に、蒸着マスクを用いて選択的に第１の画素電極５６５上にモリブデン酸化物（Ｍｏ
Ｏｘ）と、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニ
ル（α−ＮＰＤ）と、ルブレンとを共蒸着して正孔注入層（第１の有機化合物を含む層）
５７１を形成する。
【０１７６】
なお、ＭｏＯｘの他、銅フタロシアニン（ＣｕＰｃ）やバナジウム酸化物（ＶＯｘ）、
ルテニウム酸化物（ＲｕＯｘ）、タングステン酸化物（ＷＯｘ）等の正孔注入性の高い材
料を用いることができる。また、ポリ（エチレンジオキシチオフェン）／ポリ（スチレン
スルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）等の正孔注入性の高い高分子材料を塗布法に
よって成膜したものを正孔注入層５７１として用いてもよい。
【０１７７】
次いで、蒸着マスクを用いて選択的にα−ＮＰＤを蒸着し、正孔注入層５７１の上に正
孔輸送層（第２の有機化合物を含む層）５７２を形成する。なお、α−ＮＰＤの他、４，
４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称
：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニル
アミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）
−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）等の芳香族アミ
ン系化合物に代表される正孔輸送性の高い有機化合物を用いることができる。
【０１７８】
次いで、選択的に発光層（第３の有機化合物を含む層）５７３を形成する。フルカラー
表示装置とするためには発光色（Ｒ、Ｇ、Ｂ）ごとに蒸着マスクのアライメントを行って
それぞれ選択的に蒸着する。
【０１７９】
赤色の発光を示す発光層５７３Ｒとしては、Ａｌｑ３：ＤＣＭ、またはＡｌｑ３：ルブ
レン：ＢｉｓＤＣＪＴＭなどの材料を用いる。また、緑色の発光を示す発光層５７３Ｇと
しては、Ａｌｑ３：ＤＭＱＤ（Ｎ，Ｎ’−ジメチルキナクリドン）、またはＡｌｑ３：ク
マリン６などの材料を用いる。また、青色の発光を示す発光層５７３Ｂとしては、α―Ｎ
ＰＤ、またはｔＢｕ−ＤＮＡなどの材料を用いる。
【０１８０】
次いで、蒸着マスクを用いて選択的にＡｌｑ３（トリス（８−キノリノラト）アルミニ
ウム）を蒸着し、発光層５７３上に電子輸送層（第４の有機化合物を含む層）５７４を形
成する。なお、Ａｌｑ３の他、トリス（４−メチル−８−キノリノラト）アルミニウム（
略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（
略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト
−アルミニウム（略称：ＢＡｌｑ）等のキノリン骨格またはベンゾキノリン骨格を有する
金属錯体等に代表される電子輸送性の高い有機化合物を用いることができる。また、この
他ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（Ｂ
ＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（略称：
Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども
用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４
−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１
，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−
２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４
−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、
３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフ
ェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリ
ン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども電子輸送性が高いた
め、電子輸送層５７４として用いることができる。
【０１８１】
次いで、４，４−ビス（５−メチルベンズオキサゾル−２−イル）スチルベン（略称：
ＢｚＯｓ）とリチウム（Ｌｉ）とを共蒸着し、電子輸送層５７４および絶縁物５６６を覆
って電子注入層（第５の有機化合物を含む層）５７５を形成する。ベンゾオキサゾール誘
導体（ＢｚＯｓ）を用いることで、後の工程に行われる第２の画素電極５７６形成時にお
けるスパッタ法に起因する損傷を抑制している。なお、ＢｚＯｓ：Ｌｉ以外に、ＣａＦ２
、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）等のようなアルカリ金属又はア
ルカリ土類金属の化合物等の電子注入性の高い材料を用いることができる。また、この他
、Ａｌｑ３とマグネシウム（Ｍｇ）とを混合したものも用いることができる。
【０１８２】
次に、電子注入層５７５の上に第２の画素電極５７６を膜厚１０ｎｍ〜８００ｎｍの範
囲で形成する。第２の画素電極５７６としては、インジウム錫酸化物（ＩＴＯ）の他、例
えば、Ｓｉ元素を含むインジウム錫酸化物や、酸化インジウムにさらに２〜２０ｗｔ％の
酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成された導電膜を用いることができ
る。
【０１８３】
以上のようにして、発光素子が作製される。発光素子を構成する第１の画素電極５６５
、正孔注入層５７１、正孔輸送層５７２、発光層５７３、電子輸送層５７４、電子注入層
５７５、第２の画素電極５７６の各材料は適宜選択し、各膜厚も調整する。第１及び第２
の画素電極とで同じ材料を用い、且つ、同程度の膜厚、好ましくは１００ｎｍ程度の薄い
膜厚とすることが望ましい。
【０１８４】
また上述したように、必要であれば第１の画素電極５６５、電子注入層、電子輸送層、
発光層、正孔輸送層、正孔注入層、第２の画素電極５７６の順で積層することも可能であ
る。
【０１８５】
また、必要であれば、発光素子を覆って、水分の侵入を防ぐ透明保護層５７７を形成す
る。透明保護層５７７としては、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、
酸化珪素膜、酸素を含む窒化珪素膜。または窒素を含む酸化珪素膜、炭素を主成分とする
薄膜（例えばダイヤモンドライクカーボン（ＤＬＣ）膜、窒化炭素（ＣＮ）膜）などを用
いることができる（図１８参照）。
【０１８６】
次いで、基板間隔を確保するためのギャップ材を含有するシール材を用い、第２の基板
５８１と基板５０１とを貼り合わせる。第２の基板５８１も、光透過性を有するガラス基
板や石英基板を用いればよい。なお、一対の基板の間は、空隙（不活性気体）として乾燥
剤を配置してもよいし、透明なシール材（紫外線硬化または熱硬化のエポキシ樹脂など）
を一対の基板間に充填してもよい。
【０１８７】
発光素子は、第１の画素電極５６５及び第２の画素電極５７６が透光性材料で形成され
るため、一つの発光素子から２方向、即ち両面側から発光させることができる。
【０１８８】
以上に示すパネル構成とすることで上面からの発光強度と、下面からの発光強度とをほ
ぼ同一とすることができる。
【０１８９】
最後に基板５０１及び５８１のそれぞれの上に、光学フィルム（偏光板、または円偏光
板）５８２及び５８３を設けてコントラストを向上させる（図１９参照）。
【０１９０】
図２０に発光色（赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ））ごとの発光素子の断面図を示
す。赤色（Ｒ）の発光素子は、画素ＴＦＴ５６３Ｒ、第１の画素電極５６５Ｒ、正孔注入
層５７１Ｒ、正孔輸送層５７２Ｒ、発光層５７３Ｒ、電子輸送層５７４Ｒ、電子注入層５
７５、第２の画素電極５７６、透明保護層５７７を有している。
【０１９１】
また、緑色（Ｇ）の発光素子は、画素ＴＦＴ５６３Ｇ、第１の画素電極５６５Ｇ、正孔
注入層５７１Ｇ、正孔輸送層５７２Ｇ、発光層５７３Ｇ、電子輸送層５７４Ｇ、電子注入
層５７５、第２の画素電極５７６、透明保護層５７７を有している。
【０１９２】
さらに、青色（Ｂ）の発光素子は、画素ＴＦＴ５６３Ｂ、第１の画素電極５６５Ｂ、正
孔注入層５７１Ｂ、正孔輸送層５７２Ｂ、発光層５７３Ｂ、電子輸送層５７４Ｂ、電子注
入層５７５、第２の画素電極５７６、透明保護層５７７を有している。
【０１９３】
このように本実施例の半導体装置は、ソース領域またはドレイン領域は、その上方と下
方でソース電極又はドレイン電極で挟まれた構造になっているので、ソース電極又はドレ
イン電極と半導体膜との接触抵抗を低減することができる。また、ソース電極又はドレイ
ン電極を二層にするため配線抵抗も低減することができる。さらに半導体膜の下方に形成
される第１のソース電極又はドレイン電極を薄く形成することができるため、半導体膜と
のカバレッジが改善されてＴＦＴの特性が向上し、両面射出型表示装置全体の信頼性も向
上させることができる。
【０１９４】
また、本実施例は、必要であれば実施の形態及び実施例１〜実施例６と自由に組み合わ
せることが可能である。
【実施例８】
【０１９５】
本発明が適用される電子機器として、ビデオカメラやデジタルカメラ等のカメラ、ゴー
グル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等
）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯
型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔ
ａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示
しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図２
１（Ａ）〜図２１（Ｄ）及び図２２（Ａ）〜図２２（Ｄ）に示す。
【０１９６】
図２１（Ａ）は発光表示装置でありテレビ受像器などがこれに当たる。筐体６０１、表
示部６０３、スピーカ部６０４等を含む。本発明は、表示部６０３及び制御用回路部等に
適用することができる。画素部にはコントランスを高めるため、偏光板、または円偏光板
を備えるとよい。例えば、封止基板上に、１／４λ板、１／２λ板、偏光板の順にフィル
ムを設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。本発明を使用すること
により、信頼性の高い発光表示装置を得ることができる。
【０１９７】
図２１（Ｂ）は液晶ディスプレイもしくはＥＬディスプレイであり、筐体６１１、支持
台６１２、表示部６１３などによって構成されている。本発明は表示部６１３及び制御用
回路部等に適用が可能である。本発明を使用することにより、信頼性の高い液晶ディスプ
レイもしくはＥＬディスプレイを得ることができる。
【０１９８】
図２１（Ｃ）は携帯電話であり、本体６２１、筐体６２２、表示部６２３、音声入力部
６２４、音声出力部６２５、操作キー６２６、アンテナ６２８等を含む。本発明は表示部
６２３及び制御用回路部等に適用することができる。本発明を使用することにより、信頼
性の高い携帯電話を得ることができる。
【０１９９】
図２１（Ｄ）はパーソナルコンピュータであり、本体６３１、筐体６３２、表示部６３
３、キーボード６３４、外部接続ポート６３５、ポインティングマウス６３６等を含む。
本発明は、表示部６３３及び制御用回路部等に適用することができる。本発明を使用する
ことにより、信頼性の高いパーソナルコンピュータを得ることができる。
【０２００】
図２２（Ａ）はモバイルコンピュータであり、本体６５１、表示部６５２、スイッチ６
５３、操作キー６５４、赤外線ポート６５５等を含む。本発明は、表示部６５２及び制御
用回路部等に適用することができる。本発明を使用することにより、信頼性の高いモバイ
ルコンピュータを得ることができる。
【０２０１】
図２２（Ｂ）は携帯型のゲーム機であり、筐体６６１、表示部６６２、スピーカ部６６
３、操作キー６６４、記録媒体挿入部６６５等を含む。本発明は表示部６６２及び制御用
回路部等に適用することができる。本発明を使用することにより、信頼性の高い携帯型の
ゲーム機を得ることができる。
【０２０２】
図２２（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体６７１、筐体６７２、表示部Ａ６７３、表示部Ｂ６７４、ＤＶＤ等の記録媒
体を読み込む記録媒体読込部６７５、操作キー６７６、スピーカ部６７７等を含む。表示
部Ａ６７３は主として画像情報を表示し、表示部Ｂ６７４は主として文字情報を表示する
。本発明は表示部Ａ６７３、表示部Ｂ６７４及び制御用回路部等に適用することができる
。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明を
使用することにより、信頼性の高い画像再生装置を得ることができる。
【０２０３】
図２２（Ｄ）は、ワイヤレスでディスプレイのみを持ち運び可能なＴＶである。筐体６
８２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部６８３や
スピーカ部６８７を駆動させる。バッテリーは充電器６８１で繰り返し充電が可能となっ
ている。また、充電器６８１は映像信号を送受信することが可能で、その映像信号をディ
スプレイの信号受信器に送信することができる。筐体６８２は操作キー６８６によって制
御する。また、図２２（Ｄ）に示す装置は、操作キー６８６を操作することによって、筐
体６８２から充電器６８１に信号を送ることも可能であるため映像音声双方向通信装置と
も言える。また、操作キー６８６を操作することによって、筐体６８２から充電器６８１
に信号を送り、さらに充電器６８１が送信できる信号を他の電子機器に受信させることに
よって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は
表示部６８３及び制御用回路部等に適用することができる。本発明を使用することにより
、信頼性の高いＴＶを得ることができる。
【０２０４】
なお、本実施例に示した例はごく一例であり、本発明はこれらの用途に限定するもので
はないことを付記する。
【０２０５】
このように本実施例の半導体装置は、ソース領域またはドレイン領域は、その上方と下
方でソース電極又はドレイン電極で挟まれた構造になっているので、ソース電極又はドレ
イン電極と半導体膜との接触抵抗を低減することができる。また、ソース電極又はドレイ
ン電極を二層にするため配線抵抗も低減することができる。さらに半導体膜の下方に形成
される第１のソース電極又はドレイン電極を薄く形成することができるため、半導体膜と
のカバレッジが改善されてＴＦＴの特性が向上し、半導体装置が組み込まれた個々の電子
機器全体の信頼性も向上させることができる。
【０２０６】
また本実施例は、実施の形態及び実施例１〜実施例７と自由に組み合せて実施すること
が可能である。
【産業上の利用可能性】
【０２０７】
本発明により、ソース電極又はドレイン電極と半導体膜との接触抵抗を低減された半導
体装置を得ることが可能となる。これは本発明の半導体装置が、ソース領域またはドレイ
ン領域は、その上方と下方でソース電極又はドレイン電極で挟まれた構造になっているか
らである。
【０２０８】
また本発明の半導体装置では、ソース電極又はドレイン電極を島状半導体膜の上方と下
方の二層で形成するため配線抵抗も低減することができる。
【０２０９】
さらに本発明の半導体装置では、半導体膜の下方に形成される第１のソース電極又はド
レイン電極を薄く形成することができるため半導体膜のカバレッジが改善されてＴＦＴ特
性が向上する。以上により本発明の半導体装置の信頼性も向上する。
【符号の説明】
【０２１０】
１０１    基板
１０２    ゲート電極
１０３    ゲート絶縁膜
１０４    第１のソース電極又はドレイン電極
１０５    島状半導体膜
１０６    第２のソース電極又はドレイン電極
１１１    第２の導電膜
１１２    半導体膜
１１３    第３の導電膜
１２１    半導体膜
１２２    島状不純物半導体膜
１２３    導電膜
１２４    第２のソース電極又はドレイン電極
２０１    基板
２０２    ゲート電極
２０３    ゲート絶縁膜
２０４    第１のソース電極又はドレイン電極
２０５    島状半導体膜
２０６    第２のソース電極又はドレイン電極
３０１    基板
３０２    ゲート電極
３０３    ゲート電極
３０４    ゲート電極
３０５    ゲート絶縁膜
３１１    第１のソース電極又はドレイン電極
３１２    第１のソース電極又はドレイン電極
３１３    第１のソース電極又はドレイン電極
３１４    第１のソース電極又はドレイン電極
３１５    第１のソース電極又はドレイン電極
３１７    島状半導体膜
３１８    島状半導体膜
３１９    島状半導体膜
３２１    島状不純物半導体膜
３２２    島状不純物半導体膜
３２３    島状不純物半導体膜
３２４    島状不純物半導体膜
３２５    島状不純物半導体膜
３２６    島状不純物半導体膜
３３１    第２のソース電極又はドレイン電極
３３２    第２のソース電極又はドレイン電極
３３３    第２のソース電極又はドレイン電極
３３４    第２のソース電極又はドレイン電極
３３５    第２のソース電極又はドレイン電極
３４１    第１層間絶縁膜
３４２    第２層間絶縁膜
３４５    電極又は配線
３４６    電極又は配線
３４７    電極又は配線
３４８    電極又は配線
３５１    第３層間絶縁膜
３５２    画素電極
３５５    ｎチャネル型ＴＦＴ
３５６    ｐチャネル型ＴＦＴ
３５７    ｎチャネル型ＴＦＴ
３５８    ＣＭＯＳ回路
３５９    配向膜
３６１    対向基板
３６２    遮光層（ブラックマトリクス）
３６３    着色層
３６４    オーバーコート層
３６５    対向電極
３６６    配向膜
３６７    液晶
３６９    容量配線
３７１    画素部
３７２    ソース信号線駆動回路
３７３    ゲート信号線駆動回路
３８１    シール材
３８１ａ  第１シール材
３８１ｂ  第２シール材
３８２    ＦＰＣ
４００    基板
４０１    画素部
４０２    シール材
４０３    ノズル走査方向
４０４    液晶材料
４０５    滴下面
４０６    液滴吐出装置
４０８    ノズル
４０９    点線で囲まれた部分
４１０    画素ＴＦＴ
４１１    画素電極
４２１    基板
４２２    第１基板支持台
４２３    第２基板支持台
４２４    窓
４２８    下側定盤
４２９    光源
５０１    基板
５０２    ゲート電極
５０３    ゲート電極
５０４    ゲート電極
５０５    ゲート絶縁膜
５１１    第１のソース電極又はドレイン電極
５１２    第１のソース電極又はドレイン電極
５１３    第１のソース電極又はドレイン電極
５１４    第１のソース電極又はドレイン電極
５１５    第１のソース電極又はドレイン電極
５１６    第１のソース電極又はドレイン電極
５１７    島状半導体膜
５１８    島状半導体膜
５１９    島状半導体膜
５２１    島状不純物半導体膜
５２２    島状不純物半導体膜
５２３    島状不純物半導体膜
５２４    島状不純物半導体膜
５２５    島状不純物半導体膜
５２６    島状不純物半導体膜
５３１    第２のソース電極又はドレイン電極
５３２    第２のソース電極又はドレイン電極
５３３    第２のソース電極又はドレイン電極
５３４    第２のソース電極又はドレイン電極
５３５    第２のソース電極又はドレイン電極
５３６    第２のソース電極又はドレイン電極
５４１    第１層間絶縁膜
５４２    第２層間絶縁膜
５４３    第３層間絶縁膜
５５１    電極又は配線
５５２    電極又は配線
５５３    電極又は配線
５５４    電極又は配線
５５５    電極又は配線
５５６    電極又は配線
５６１    ｎチャネル型ＴＦＴ
５６２    ｎチャネル型ＴＦＴ
５６３    ｐチャネル型ＴＦＴ
５６３Ｒ  画素ＴＦＴ
５６３Ｇ  画素ＴＦＴ
５６３Ｂ  画素ＴＦＴ
５６５    第１の画素電極
５６５Ｒ  第１の画素電極
５６５Ｇ  第１の画素電極
５６５Ｂ  第１の画素電極
５６６    絶縁物
５７１    正孔注入層
５７１Ｒ  正孔注入層
５７１Ｂ  正孔注入層
５７１Ｇ  正孔注入層
５７２    正孔輸送層
５７２Ｒ  正孔輸送層
５７２Ｇ  正孔輸送層
５７２Ｂ  正孔輸送層
５７３    発光層
５７３Ｒ  発光層
５７３Ｇ  発光層
５７３Ｂ  発光層
５７４    電子輸送層
５７４Ｒ  電子輸送層
５７４Ｇ  電子輸送層
５７４Ｂ  電子輸送層
５７５    電子注入層
５７６    第２の画素電極
５７７    透明保護層
５８１    第２の基板
５８２    光学フィルム
５８３    光学フィルム
６０１    筐体
６０３    表示部
６０４    スピーカ部
６１１    筐体
６１２    支持台
６１３    表示部
６２１    本体
６２２    筐体
６２３    表示部
６２４    音声入力部
６２５    音声出力部
６２６    操作キー
６２８    アンテナ
６３１    本体
６３２    筐体
６３３    表示部
６３４    キーボード
６３５    外部接続ポート
６３６    ポインティングマウス
６５１    本体
６５２    表示部
６５３    スイッチ
６５４    操作キー
６５５    赤外線ポート
６６１    筐体
６６２    表示部
６６３    スピーカ部
６６４    操作キー
６６５    記録媒体挿入部
６７１    本体
６７２    筐体
６７３    表示部Ａ
６７４    表示部Ｂ
６７５    記録媒体読込部
６７６    操作キー
６７７    スピーカ部
６８１    充電器
６８２    筐体
６８３    表示部
６８６    操作キー
６８７    スピーカ部
１００１    基板
１００２    ゲート電極
１００３    ゲート絶縁膜
１００４    半導体膜
１００５    ソース電極又はドレイン電極
１０１１    基板
１０１２    ゲート電極
１０１３    ゲート絶縁膜
１０１４    ソース電極又はドレイン電極
１０１５    半導体膜
【図１】
0005504317.tif 000002
【図２】
0005504317.tif 000003
【図３】
0005504317.tif 000004
【図４】
0005504317.tif 000005
【図５】
0005504317.tif 000006
【図６】
0005504317.tif 000007
【図７】
0005504317.tif 000008
【図８】
0005504317.tif 000009
【図９】
0005504317.tif 000010
【図１０】
0005504317.tif 000011
【図１１】
0005504317.tif 000012
【図１２】
0005504317.tif 000013
【図１３】
0005504317.tif 000014
【図１４】
0005504317.tif 000015
【図１５】
0005504317.tif 000016
【図１６】
0005504317.tif 000017
【図１７】
0005504317.tif 000018
【図１８】
0005504317.tif 000019
【図１９】
0005504317.tif 000020
【図２０】
0005504317.tif 000021
【図２１】
0005504317.tif 000022
【図２２】
0005504317.tif 000023
【図２３】
0005504317.tif 000024
【図２４】
0005504317.tif 000025