(57)【特許請求の範囲】
【請求項１】
（ａ）半導体基板の表面及び裏面上に、第１の絶縁膜を形成する工程と、
（ｂ）前記表面及び裏面の第１の絶縁膜上に、エッチング特性の異なる第２の絶縁膜、第３の絶縁膜であって、前記第３の絶縁膜を第１エッチングレートで除去する第１エッチング液によって前記第２の絶縁膜を前記第１エッチングレートよりも小さな第２エッチングレートでエッチングできる第２の絶縁膜と第３の絶縁膜とを、この順に堆積する工程と、
（ｃ）前記第２の絶縁膜の膜厚を測定する工程と、
（ｄ）前記表面側において、前記第３の絶縁膜を前記第１エッチング液を用いてエッチングして除去し、続いて測定した前記第２の絶縁膜の厚さに応じて、前記第２の絶縁膜の一部の厚さを前記第１のエッチング液を用いてエッチングして除去し、所望の厚さを残す工程と、
（ｅ）前記表面側において、残った前記第２の絶縁膜をパターニングし、パターニングした前記第２の絶縁膜をマスクとして前記半導体基板に素子分離溝をエッチングする工程と、
（ｆ）前記表面側において、前記素子分離溝を埋め込んで、素子分離絶縁膜を堆積し、前記第２の絶縁膜をストッパとして前記第２の絶縁膜上の前記素子分離絶縁膜を研磨して除去する工程と、
（ｇ）前記表面側において、前記第２の絶縁膜をエッチングして除去する工程と、
を含む半導体装置の製造方法。
【請求項２】
前記第２の絶縁膜は窒化シリコン膜であり、前記第３の絶縁膜はＴＥＯＳ酸化シリコン膜であり、
前記工程（ｄ）は、前記表面側をフッ酸処理する請求項１記載の半導体装置の製造方法。
【請求項３】
前記工程（ｇ）は、燐酸ボイル処理で前記第２の絶縁膜を除去する処理を含み、その間前記裏面側の前記第３の絶縁膜はその下の前記第２の絶縁膜を保護する請求項２記載の半導体装置の製造方法。
【請求項４】
（ａ）半導体基板の表面上に、第１の絶縁膜を形成する工程と、
（ｂ）前記表面の第１の絶縁膜上に、エッチング特性の異なる第２の絶縁膜、第３の絶縁膜であって、前記第３の絶縁膜を第１エッチングレートで除去する第１エッチング液によって前記第２の絶縁膜を前記第１エッチングレートよりも小さな第２エッチングレートでエッチングできる第２の絶縁膜と第３の絶縁膜とを、この順に堆積する工程と、
（ｃ）前記第２の絶縁膜の膜厚を測定する工程と、
（ｄ）前記第３の絶縁膜をエッチングして除去し、続いて測定した前記第２の絶縁膜の厚さに応じて、前記第２の絶縁膜の一部の厚さを前記第１エッチング液を用いてエッチングして除去し、所望の厚さを残す工程と、
（ｅ）残った前記第２の絶縁膜をパターニングし、パターニングした前記第２の絶縁膜をマスクとして前記半導体基板に素子分離溝をエッチングする工程と、
（ｆ）前記素子分離溝を埋め込んで、素子分離絶縁膜を堆積し、前記第２の絶縁膜をストッパとして前記第２の絶縁膜上の前記素子分離絶縁膜を研磨して除去する工程と、
（ｇ）前記第２の絶縁膜をエッチングして除去する工程と、
を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置製造システムに関し、特にハードマスクを用いてシャロートレンチアイソレーション（ＳＴＩ）を形成する半導体装置の製造方法及び半導体装置製造システムに関する。
【背景技術】
【０００２】
半導体集積回路装置の素子分離領域の形成方法は、ＬＯＣＯＳ（local oxidation of silicon, 局所的シリコン熱酸化）による方法に代わって、シャロートレンチアイソレーション（ＳＴＩ）による方法が広く採用されるようになった。
【０００３】
ＳＴＩは、半導体基板に素子分離用トレンチをエッチングし、トレンチ内に絶縁膜を埋め込み、不要部を研磨で除去することにより形成する素子分離領域である。バーズビークは生じない。
【０００４】
図６Ａ−６Ｇは、ＳＴＩによる素子分離領域形成工程を示すシリコン基板の断面図である。
【０００５】
図６Ａに示すように、例えばシリコン基板１０１の表面を熱酸化し、酸化シリコンのバッファ酸化膜１０２を形成する。バッファ酸化膜１０２の上に、窒化シリコン膜１０３を化学気相堆積（ＣＶＤ）で成膜する。窒化シリコン膜１０３は、基板エッチングの際のハードマスクとして、また化学的機械的研磨の際のストッパとして機能する膜である。窒化シリコン膜１０３の上に、有機物質の反射防止膜１０４を介して、フォトレジスト膜１０５を塗布し、露光・現像して、素子分離領域に開口を有するレジストパターン１０５を形成する。レジストパターン１０５をエッチングマスクとして、反射防止膜１０４、窒化シリコン膜１０３、バッファ酸化膜１０２をエッチングしてハードマスクを形成する。その後、レジストパターン１０５、反射防止膜１０４を除去する。
【０００６】
図６Ｂに示すように、ハードマスクをエッチングマスクとして、シリコン基板１０１をエッチングし、トレンチＴを形成する。
【０００７】
図６Ｃに示すように、トレンチＴに露出したシリコン表面を熱酸化し、酸化シリコンライナ１０６を形成する。
【０００８】
図６Ｄに示すように、高密度プラズマ（ＨＤＰ）ＣＶＤにより、酸化シリコン膜１０７を堆積し、トレンチを埋め込む。
【０００９】
図６Ｅに示すように、堆積した酸化シリコン膜１０７上面から化学的機械的研磨（ＣＭＰ）を行い、窒化シリコン膜１０３をストッパとして酸化シリコン膜１０７の不要部を研磨除去する。窒化シリコン膜１０３、酸化シリコン膜１０７が露出した平坦面が生じる。ここで、活性領域はバッファ酸化膜１０２、窒化シリコン膜１０３に覆われた状態である。
【００１０】
図６Ｆに示すように、燐酸ボイルによるウェットエッチングで窒化シリコン膜１０３を除去する。酸化シリコン膜１０２，１０７は、殆どエッチされない。
【００１１】
図６Ｇに示すように、フッ酸溶液によりバッファ酸化膜１０２を除去する。素子分離領域の酸化シリコン膜１０７もエッチされる。酸化シリコンのオーバーエッチングにより、素子分離領域の酸化シリコン膜１０７の突出量を調整する。その後活性領域表面の熱酸化工程、ウェル形成のイオン注入工程、酸化膜除去工程などが行われる。次に、活性領域表面を酸化してゲート絶縁膜を形成する。厚さの異なるゲート絶縁膜を形成する場合は、選択的なゲート絶縁膜除去工程、新たなゲート絶縁膜形成工程が行われる。活性領域の酸化シリコン膜をエッチすると、素子分離領域の酸化シリコン膜もエッチされる。
【００１２】
フッ酸溶液によりバッファ酸化膜１０２を除去する工程で、酸化シリコンのオーバーエッチングにより、ＳＴＩの酸化シリコン膜（ＳＴＩ酸化膜）１０７の突出量を調整する場合、ＳＴＩ酸化膜は等方的にエッチされ、側面からのエッチングによりＳＴＩ周辺部にディボットを形成することもある。深いディボットが形成されると、その後の工程の加工精度に影響する。
【００１３】
特開２００２−１５１４６５号は、ＳＴＩ形成プロセスにおいてＣＭＰを行った段階で、ＳＴＩ酸化膜の厚さを調整することを提案する。ハードマスクが残っている状態で、上面からエッチするので、平坦なエッチ面を形成可能であろう。
【００１４】
バッファ酸化膜の上に、ポリシリコン膜と窒化シリコン膜との積層でハードマスク層を形成し、図６Ａ−６Ｅに対応する工程を行って、ＣＭＰで平坦化した表面を形成する。露出したＳＴＩ酸化膜の厚さを測定し、所望の厚さになるように酸化シリコン膜をエッチする。その後、ハードマスク膜をエッチする。厚さを測定した後ＳＴＩ酸化膜のエッチングを行うので、エッチングを精度良く行うことができると記載する。
【００１５】
特開２００４−７１８６２号は、バッファ酸化膜の上に窒化シリコン膜のストッパ膜を形成し、図６Ａ−６Ｅに対応する工程を行って、ＣＭＰでストッパ膜を露出し、露出したストッパ膜の厚さを測定し、ストッパ膜の平均厚さに応じてＳＴＩ酸化膜のウェットエッチング量を選択することを提案する。活性領域の面積の大小により、ストッパ膜上に堆積するＳＴＩ酸化膜の厚さが異なり、ＣＭＰにより消費されるストッパ膜の厚さが異なると指摘し、ＣＭＰ後に、ストッパ膜の膜厚を測定し、埋め込み酸化膜をエッチすることでウエハ間又はロット間のＳＴＩ段差のバラつきを減少すると記載する。膜厚測定対象が、特開２００２−１５１４６５号では埋め込み酸化膜であるが、特開２００４−７１８６２号ではストッパ膜である。
【００１６】
特開２００７−１０９９６６号は、バッファ酸化膜の上に窒化シリコン膜のストッパ膜を形成し、図６Ａ−６Ｅに対応する工程を行って、ＣＭＰでストッパ膜を露出し、その厚さの５０％以下を除去し、ＳＴＩ酸化膜を初期のストッパ窒化シリコン膜の厚さの１０−５０％ウェットエッチングすることを提案する。
【００１７】
【特許文献１】特開２００２−１５１４６５号公報、
【特許文献２】特開２００４−７１８６２号公報、
【特許文献３】特開２００７−１０９９６６号公報。 シリコンウエハの表面上に層間絶縁膜を介して多層配線を形成すると、層間絶縁膜が有する応力により、ウエハの裏面側が凸に反る場合がある。ウエハサイズを拡大すると、ウエハの反りの影響も増大する。
【００１８】
特開２００６−４９８２号は、シリコンウエハの表面および裏面に熱酸化法により酸化シリコン膜を形成し、縦型炉内に多数枚のシリコンウエハを装荷し、バッチ処理でウエハの表裏両面上に、窒化シリコン膜、酸化シリコン膜を熱ＣＶＤで成膜し、ウエハ表面上の酸化シリコン膜はフッ酸を用いたウエットエッチングで除去することを教示する。ウエハ表面の窒化シリコン膜はエッチングマスク兼ＣＭＰ用ストッパとなる膜であり、ウエハ裏面の窒化シリコン膜は反りを抑制する膜である。ウエハ裏面側の窒化シリコン膜上の酸化シリコン膜は、ウエハ表面側の窒化シリコン膜を熱燐酸で除去する際、ウエハ裏面側の窒化シリコン膜を残すための保護膜として機能する。
【特許文献４】特開２００６−４９８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
ストッパ膜除去前にＳＴＩ酸化膜の厚さを調整すれば、上方からのエッチングでＳＴＩ酸化膜の厚さを調整できる。しかし、この方法によっても、ゲート電極パターニングの加工精度を十分高くすることは困難な場合もある。
【００２０】
本発明の目的は、活性領域表面とＳＴＩ表面との段差を抑制できる半導体装置の製造方法及び半導体装置製造システムを提供することである。
【００２１】
本発明の他の目的は、ストッパ膜の厚さにバラつきがあってもその影響を抑制できる半導体装置の製造方法及び半導体装置製造システムを提供することである。
【課題を解決するための手段】
【００２２】
本発明の１観点によれば、
（ａ）半導体基板の表面及び裏面上に、第１の絶縁膜を形成する工程と、
（ｂ）前記表面及び裏面の第１の絶縁膜上に、エッチング特性の異なる第２の絶縁膜、第３の絶縁膜であって、前記第３の絶縁膜を第１エッチングレートで除去する第１エッチング液によって前記第２の絶縁膜を前記第１エッチングレートよりも小さな第２エッチングレートでエッチングできる第２の絶縁膜と第３の絶縁膜とを、この順に堆積する工程と、
（ｃ）前記第２の絶縁膜の膜厚を測定する工程と、
（ｄ）前記表面側において、前記第３の絶縁膜を前記第１エッチング液を用いてエッチングして除去し、続いて測定した前記第２の絶縁膜の厚さに応じて、前記第２の絶縁膜の一部の厚さを前記第１のエッチング液を用いてエッチングして除去し、所望の厚さを残す工程と、
（ｅ）前記表面側において、残った前記第２の絶縁膜をパターニングし、パターニングした前記第２の絶縁膜をマスクとして前記半導体基板に素子分離溝をエッチングする工程と、
（ｆ）前記表面側において、前記素子分離溝を埋め込んで、素子分離絶縁膜を堆積し、前記第２の絶縁膜をストッパとして前記第２の絶縁膜上の前記素子分離絶縁膜を研磨して除去する工程と、
（ｇ）前記表面側において、前記第２の絶縁膜をエッチングして除去する工程と、
を含む半導体装置の製造方法
が提供される。
【００２４】
本発明のさらに他の観点によれば、
（ａ）半導体基板の表面上に、第１の絶縁膜を形成する工程と、
（ｂ）前記表面の第１の絶縁膜上に、エッチング特性の異なる第２の絶縁膜、第３の絶縁膜であって、前記第３の絶縁膜を第１エッチングレートで除去する第１エッチング液によって前記第２の絶縁膜を前記第１エッチングレートよりも小さな第２エッチングレートでエッチングできる第２の絶縁膜と第３の絶縁膜とを、この順に堆積する工程と、
（ｃ）前記第２の絶縁膜の膜厚を測定する工程と、
（ｄ）前記第３の絶縁膜をエッチングして除去し、続いて測定した前記第２の絶縁膜の厚さに応じて、前記第２の絶縁膜の一部の厚さを前記第１エッチング液を用いてエッチングして除去し、所望の厚さを残す工程と、
（ｅ）残った前記第２の絶縁膜をパターニングし、パターニングした前記第２の絶縁膜をマスクとして前記半導体基板に素子分離溝をエッチングする工程と、
（ｆ）前記素子分離溝を埋め込んで、素子分離絶縁膜を堆積し、前記第２の絶縁膜をストッパとして前記第２の絶縁膜上の前記素子分離絶縁膜を研磨して除去する工程と、
（ｇ）前記第２の絶縁膜をエッチングして除去する工程と、
を含む半導体装置の製造方法
が提供される。
【発明の効果】
【００２５】
第２の絶縁膜の厚さを測定し、所望の厚さまでエッチした後、素子分離絶縁膜を堆積し、第２の絶縁膜をストッパとして素子分離絶縁膜不要部を研磨除去し、その後所望の厚さに調整した素子分離絶縁膜を除去するので、活性領域表面から上方に突き出す素子分離絶縁膜の高さのばらつきは抑制される。
【発明を実施するための最良の形態】
【００２６】
本発明者は、ＳＴＩ素子分離領域と活性領域との間の段差、およびそのバラツキの原因について考察した。ＳＴＩのトレンチをエッチングするために窒化シリコンのハードマスク兼ストッパ膜を用いている。トレンチを形成した後、酸化シリコン膜等のＳＴＩ絶縁膜でトレンチを埋め戻し、ストッパ膜上のＳＴＩ絶縁膜をＣＭＰで除去し、ストッパ膜でＣＭＰを停止させる。この段階では表面は平坦である。ストッパ膜をエッチングで除去すると、ストッパ膜厚分の段差が生じる。ここで、バッファ酸化膜の厚さは小さいので無視する。ストッパ膜を用いる限り、ＳＴＩ絶縁膜が活性領域から突出する段差は発生する。
【００２７】
ＳＴＩ絶縁膜は、段差を形成するのみでなく、その段差のバラツキが大きい。段差がストッパ膜の膜厚に起因するものとすると、段差のバラツキはストッパ膜の膜厚のバラツキであろう。ストッパ膜は、縦型炉を用いてバッチで成膜される。例えば１単位２５枚を６単位縦型炉に装荷し、ＣＶＤで基板表面及び裏面に窒化シリコン膜を堆積する。裏面の窒化シリコン膜は、特開２００６−４９８２号の教示するような応力バランス膜となる。
【００２８】
図５Ａは、窒化シリコン膜のＣＶＤに用いられる縦型炉の構成を概略的に示す断面図である。二重構造の反応管１１０の内側管内にボート１１２が配置され、複数枚の半導体（シリコン）ウエハ１１４を保持する。例えば１５０枚のシリコンウエハが数ｍｍのギャップで並列配置される。反応管１１０の外側にはヒータ１１８が配置され、反応管を加熱する。内側反応管と外側反応管の間の領域はガス導入路を構成し、ガス供給管１１６に接続されている。ガス供給管１１６から供給された原料ガスは、下方から上方に流れる間に加熱され、反応管１１０上部から導入される。ヒータ１１８は、縦方向に５分割され、それぞれに熱電対が備えられ、温度を測定できる。５つのヒータの温度を調整することにより、ＣＶＤ膜厚、膜厚分布を調整する。
【００２９】
ＳＴＩのトレンチをエッチングするための窒化シリコンのハードマスク兼ストッパ膜は、窒化シリコンに限らず、酸窒化シリコン膜でもよい。
【００３０】
図５Ｂは、縦型炉でジクロロシラン（ＤＣＳ）を原料ガスとし、厚さ８０ｎｍをターゲットとして窒化シリコン膜を成膜したときの、１ロット内のウエハ単位の膜厚分布を示す。縦軸が炉内高さを示し、横軸がウエハ単位の窒化シリコン膜の平均膜厚の狙い（ターゲット）値からのズレ量を単位ｎｍで示す。膜厚のズレ量は、−４ｎｍ程度から＋５ｎｍ程度まで分布している。ロットを変えると分布も変わる。一般的に縦型炉のＣＶＤで堆積する窒化シリコン膜の膜厚のバラツキは±１０％と言われている。最も薄い膜を必要膜厚である基準とすると、もっとも厚い膜は約２０％も過剰に厚いことになる。ストッパ膜の窒化シリコン膜の膜厚がバラツクと、活性領域表面から上方に突き出すＳＴＩ酸化膜の高さもバラツクことになる。
【００３１】
本発明者は、成膜後の窒化シリコン膜の膜厚を測定し、ターゲット膜厚までエッチすることを提案する。ＣＭＰ後に、ＳＴＩ酸化膜の厚さを測定し所望の厚さにエッチする対策は、結果として残る膜の厚さを調整するが、バラツキの原因は放置している。ストッパ膜の膜厚のバラツキによる影響が生じ得ると考えられる。窒化シリコン膜の膜厚をターゲット値に調整すれば、ＳＴＩ段差のバラツキの原因を抑制でき、バラツキによる影響も抑制できると考えた。
【００３２】
図１Ａ−１Ｉは、本発明の実施例による半導体装置の製造方法を概略的に示すシリコンウエハの断面図である。
【００３３】
図１Ａに示すように、縦型炉にバッチ状態で装荷したシリコンウエハ（基板）１の表面および裏面を熱酸化して厚さ約１０ｎｍのバッファ酸化シリコン膜２ａ、２ｂを形成する。なお、添字ａは表面側の構成要素を示し、添字ｂは裏面側の構成要素を示す。添字なしで総称する場合もある。基板表面を発生しうる応力などから保護するためのバッファ膜であり、必須の構成要件ではない。
【００３４】
図１Ｂに示すように、表裏面のバッファ酸化シリコン膜２ａ、２ｂの上に、ジクロロシラン（ＤＣＳ）を原料ガスとした化学気相堆積（ＣＶＤ）により、厚さ１００ｎｍの窒化シリコン膜３ａ、３ｂを堆積する。表面側の窒化シリコン膜３ａはトレンチエッチング時にハードマスクとして機能し、ＣＭＰ時にストッパとして機能する。裏面側の窒化シリコン膜は、基板の反り防止の機能を有する。成膜後エッチングで膜厚調整を行なうことを前提とするので、ここで成膜する窒化シリコン膜の膜厚１００ｎｍは、ターゲット厚より厚く設定する。例えば、膜厚のバラツキが±８ｎｍであれば、ターゲット値＋１０ｎｍの膜厚で窒化シリコン膜を成膜する。
【００３５】
原料ガス、テトラエトキシシラン（ＴＥＯＳ）、酸素を用いたＣＶＤにより、窒化シリコン膜３ａ、３ｂの上に、厚さ１５０ｎｍ−４００ｎｍの酸化シリコン膜４ａ、４ｂを堆積する。なお、ＴＥＯＳ酸化シリコン膜以外の酸化シリコン膜を用いることも可能である。裏面側の酸化シリコン膜４ｂは、窒化シリコン膜３ｂを保護し、ＳＴＩ形成後、表面側の窒化シリコン膜３ａをエッチング除去する燐酸ボイル処理において、裏面側の窒化シリコン膜３ｂを覆って保護する。表面側の酸化シリコン膜４ａは、製造工程の都合上形成されてしまうが、不要の膜であり、以下の工程で除去する。
【００３６】
図１Ｃに示すように、ＣＶＤ成膜工程を終えたシリコンウエハを、縦型炉から取り出し、光学式膜厚測定器ＯＭにより、窒化シリコン膜３の膜厚を測定する。膜厚を調整する窒化シリコン膜は、表面側の窒化シリコン膜３ａであるので、膜厚測定も表面側窒化シリコン膜３ａで行うのが好ましい。
【００３７】
図２Ａは、測定した膜厚と過剰膜厚の関係を示すグラフである。横軸が測定した窒化シリコン膜の膜厚を示し、縦軸がターゲット値を越える過剰膜厚を示す。ターゲット値を越える膜厚を実現するように窒化シリコン膜を成膜しているので、過剰膜厚が得られる。過剰膜厚分をエッチすれば、ターゲット値の膜厚を持つ窒化シリコン膜が得られることになる。
【００３８】
通常、フッ酸処理は決められたフッ酸濃度と温度の下、例えば、５０％ＨＦ：Ｈ２Ｏ＝１：３で調合された薬液で、２３℃の条件で行う。エッチング量は、処理時間によって制御される。フッ酸処理に対して、ＴＥＯＳ酸化膜は大きなエッチレートを示して速やかに除去される。エッチングに要する時間は、無視できる程度の短い時間である。
【００３９】
窒化シリコン膜は酸化シリコン膜と較べれば著しく小さなエッチレートを示す。コントロールエッチングに適したエッチレートにできる。フッ酸処理時間の内、酸化シリコン膜のエッチングに要する時間は、所定の短時間とすることができ、フッ酸処理時間で窒化シリコン膜のエッチング量を調整できる。
【００４０】
図２Ｂは、窒化シリコン膜をフッ酸処理したときのフッ酸処理時間（横軸）に対するエッチング量（縦軸）の関係を示すグラフである。図に示すように窒化シリコン膜のエッチング量はフッ酸処理時間に対して線形性に優れた関係を示す。窒化シリコン膜の過剰膜厚から、必要なフッ酸処理の時間を選定することができる。
【００４１】
図１Ｄに示すように、枚葉ウェット処理装置でシリコンウエハ１を回転させつつ、フッ酸溶液をシリコンウエハ１表面上に滴下し、表面側のＴＥＯＳ酸化シリコン膜４ａを除去する。さらに、フッ酸溶液を用いたフッ酸処理により露出した表面側の窒化シリコン膜３ａの過剰膜厚をエッチする。エッチング時間を制御したコントロールエッチングを行うことにより、過剰膜厚分窒化シリコン膜３ａをエッチし、ターゲット値の膜厚の窒化シリコン膜３ａを残すことができる。なお、シリコンウエハ１裏面側のＴＥＯＳ酸化シリコン膜４ｂは除去されず、窒化シリコン膜３ｂを覆った状態を保つ。
【００４２】
ここまでの製造工程においては、膜厚測定工程以外（エッチング時間の延長はあるが）新たな工程の追加はない。膜厚バラツキの大きかった窒化シリコン膜の膜厚をターゲット値に制御することが可能となる。フッ酸溶液の濃度、温度を一定としたが、これらをパラメータとして、エッチング量を制御することも可能である。以下、公知の方法によりＳＴＩ素子分離領域を形成する。なお、ＳＴＩ形成工程はウエハ表面側のみで行なわれる。裏面側は変化しないので、特に断らない限り説明を省略する。
【００４３】
図１Ｅに示すように、表面側において、フォトレジストパターンＰＲをエッチングマスクとして用いて、窒化シリコン膜３ａ、酸化シリコン膜２ａを異方性エッチングしてパターニングし、活性領域を覆う形状のバッファ酸化シリコン膜２ａ、窒化シリコン膜３ａを残す。ハードマスクが形成されたことになる。その後、フォトレジストパターンＰＲはアッシング処理により除去する。
【００４４】
図１Ｆに示すように、表面側において、窒化シリコン膜３ａをエッチングマスクとして、シリコン基板をエッチングして、例えば深さ２５０ｎｍ〜３５０ｎｍの素子分離溝を形成する。素子分離溝形成後、シリコン表面をドライ酸化する。素子分離溝内に露出したシリコン表面が酸化されて、酸化シリコン膜６のライナが形成される。このドライ酸化は、縦型炉を用いたバッチ処理で行なえる。
【００４５】
図１Ｇに示すように、表面側において、高密度プラズマ（ＨＤＰ）により、酸化シリコン膜の絶縁膜７を素子分離溝を十分埋め戻す厚さ、例えば３００ｎｍ〜５００ｎｍ程度、堆積し、素子分離溝を埋め込む。窒化シリコン膜３ａ上にも酸化シリコン膜７は堆積する。化学的機械的研磨（ＣＭＰ）により余分な絶縁膜７を研磨して除去する。ここで、窒化シリコン膜３ａはストッパとして機能する。窒化シリコン膜３ａは、図１Ｄのエッチング工程でターゲット厚さに調整されているので、ＣＭＰ後残る窒化シリコン膜３ａの厚さも所望の値に均一化できる。
【００４６】
図１Ｈに示すように、表面側において、燐酸ボイルにより窒化シリコン膜３ａを除去する。裏面側の窒化シリコン膜３ｂは酸化シリコン膜４ｂに覆われているので除去されない。その後、バッファ酸化膜２ａをフッ酸溶液で除去する。窒化シリコン膜３ａの厚さが所望の値に均一化されているので、活性領域表面から突き出すＳＴＩ絶縁膜７の突き出し量も所望の値に均一化できる。
【００４７】
ＳＴＩ素子分離領域を形成したシリコンウエハに、公知の工程によりＭＯＳトランジスタを形成し、基板上方に多層配線を形成する。
【００４８】
図１Ｉに示すように、シリコン基板１に、ｎ型ウェル１３ｎ、ｐ型ウェル１３ｐが形成される。活性領域表面にゲート絶縁膜１４が形成される。ゲート絶縁膜１４は、ｎチャネルＩＧ−ＦＥＴ、ｐチャネルＩＧ−ＦＥＴともに、厚さを制限した酸化シリコン層の上に、高誘電率絶縁膜を積層した構成を有する。ｐ型ウェル１３ｐにはｎ型ポリシリコンゲート電極１５ｎ、ｎ型エクステンション領域１６ｎ、ｎ型ソース／ドレイン領域１８ｎが形成され、ｎチャネルＩＧ−ＦＥＴ２０ｎが形成される。ｎ型ウェル１３ｎにはｐ型ポリシリコンゲート電極１５ｐ、ｐ型エクステンション領域１６ｐ、ｐ型ソース／ドレイン領域１８ｐが形成され、ｐチャネルＩＧ−ＦＥＴ２０ｐが形成される。なお、ポリシリコンゲート電極１５、ソース／ドレイン領域１８の上にはシリサイド層１９が形成される。参照符号の後のｐ、ｎは導電型を示す。ｐチャネルＩＧ−ＦＥＴ２０ｐは、ｎチャネルＩＧ−ＦＥＴの各半導体領域の導電型を反転した構成を有する。
【００４９】
ゲート電極を覆って、層間絶縁膜２１が形成され、層間絶縁膜中に多層配線２４が形成される。各配線２４は、バリアメタル層２２と銅等の主配線層２３を用いて構成される。
【００５０】
上記実施例においては、フッ酸処理の制御を処理時間で行ったが、濃度、温度を用いることもできる。処理時間、フッ酸濃度、薬液温度を組み合わせてもよい。
【００５１】
窒化シリコン膜、酸化シリコン膜をＣＶＤで堆積した後、酸化シリコン膜に覆われた窒化シリコン膜の膜厚を測定した。窒化シリコン膜を堆積した状態で、窒化シリコン膜の膜厚を測定すれば、より高精度の測定が可能である。
【００５２】
図３Ａは、変形例による半導体装置の製造方法の主要工程を概略的に示すフローチャートである。工程Ｓ１において、シリコン基板を縦型炉等の成膜装置に装荷し、シリコン基板上に、熱酸化膜を介して窒化シリコン膜を堆積する。表面側のみに窒化シリコン膜３ａを堆積しても、表面に窒化シリコン膜３ａを堆積すると共に裏面にも窒化シリコン膜３ｂを堆積してもよい。
【００５３】
窒化シリコン膜を堆積した後、シリコン基板を成膜装置から取り出し、工程Ｓ２で窒化シリコン膜の膜厚を測定する。
【００５４】
図３Ｂに示すように、窒化シリコン膜３ａを堆積した状態で、光学的膜厚測定器ＯＭにより窒化シリコン膜３ａの膜厚を測定する。表面が露出している膜の膜厚を測定するので高精度の測定が可能である。得られた膜厚をＡとする。
【００５５】
工程Ｓ３において、膜厚測定値Ａと膜厚のターゲット値から、窒化シリコン膜のエッチング量Ｂを決定する。工程Ｓ４において、再びシリコン基板を縦型炉等の成膜装置に装荷し、窒化シリコン膜上に酸化シリコン膜を堆積する。
【００５６】
工程Ｓ５に示すように、フッ酸処理装置では、エッチング量Ｂに基づき、フッ酸処理のレシピを設定する。レシピは処理（エッチング）時間、フッ酸濃度、薬液（フッ酸溶液）温度を含む。これら３つのパラメータを全て可変にしてもよいが、処理時間のみ可変にしてもよい。濃度、温度を複数の選択肢から１つ選択するようにしてもよい。工程Ｓ６で、設定されたレシピに基づき、フッ酸処理を行ない、表面側の酸化シリコン膜をエッチング除去し、続いて露出した窒化シリコン膜の選択された厚さをエッチング除去する。
【００５７】
フッ酸処理溶液は、フッ酸処理を終えた後回収され再利用される。フッ酸処理溶液は使用と共に徐々に性質を変化させる。処理溶液を廃棄する場合も、バッファ槽にフッ酸処理液を準備し、適宜フッ酸処理槽に供給される。バッファ槽のフッ酸溶液も時間の経過と共にその性質を変化させる。フッ酸処理溶液には、使用可能能力（回数）等を示すライフタイムや使用可能能力のうち現在どこまで使用したかを示すライフカウントが存在する。例えば一日一回交換されるフッ酸処理液のライフタイムは２４時間である。
【００５８】
図４Ａは、フッ酸ライフタイムないしライフカウントに対する窒化シリコン膜エッチングレートの関係を示すグラフである。ライフタイムの増加に対してエッチングレートは僅かに減少する。ライフカウントに対してエッチングレートは減少する。これらを、フッ酸処理のレシピに反映することが好ましい。
【００５９】
工程Ｓ７でフッ酸処理後のフッ酸処理溶液のフッ酸濃度を測定し、処理回数をカウントし、フッ酸処理装置にフィードバックして、次のフッ酸処理のレシピ設定の考慮材料とする。工程Ｓ８で窒化シリコン膜の残膜厚を測定する。エッチング量として設定した値Ｂが満足されていれば、処理を終了する。
【００６０】
図４Ｂは、このような処理を行なえるフッ酸処理システムを示すブロック図である。システムは、膜厚測定器３０とサーバ４０と洗浄処理装置５０を含む。膜厚測定器３０は、膜厚測定部３１と、中央処理装置３２と膜厚記憶部３３と膜厚送信部３４とを含み、膜厚測定部３２で測定した膜厚を膜厚記憶部３３に記憶すると共に膜厚送信部３４から送信する。サーバ４０は、膜厚受信部４１と、中央処理装置４２と、膜厚記憶部４３とレシピ記憶部４４とパラメータ記憶部４５と、レシピ送信部４６とを含み、膜厚受信部４１で膜厚を受信すると、膜厚記憶部４３に記憶し、エッチングレシピを記憶するレシピ記憶部４４の情報と、エッチング時間とエッチング量の関係のようなエッチング条件を記憶するパラメータ記憶部４５の情報とに基づき、レシピを設定し、レシピ送信部４６から送信する。洗浄処理装置５０はフッ酸槽５１、濃度計５２、バッファ槽５３、制御部５４を含み、制御部５４は必要に応じてレシピ内容記憶部を備えたレシピ受信部５５、中央処理装置５６、フッ酸濃度管理部５７、フッ酸ライフカウント管理部５８、フッ酸ライフタイム管理部５９を含む。
【００６１】
レシピ受信部５５が受信したレシピに基づき、中央処理装置５６がフッ酸処理を制御する。レシピ内容記憶部は、送信をレシピ名などに簡略した場合、レシピ名に対応するレシピを読み出すための記憶部である。フッ酸処理を終了すると、フッ酸ライフカウント管理部５８のライフカウント、フッ酸ライフタイム管理部５９のライフタイムを更新し、濃度計５２がフッ酸濃度を測定し、フッ酸濃度管理部５７に記憶する。
【００６２】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。たとえば、種々の変更、置換、組み合わせ、改良等が可能なことは当業者に自明であろう。
【図面の簡単な説明】
【００６３】
【図１−１】／
【図１−２】／
【図１−３】図１Ａ−１Ｉは、本発明の実施例による半導体装置の製造方法を概略的に示すシリコンウエハの断面図である。
【図２】図２Ａ、２Ｂは、測定した膜厚と過剰膜厚の関係を示すグラフ、及び、窒化シリコン膜をフッ酸処理したときのフッ酸処理時間（横軸）に対するエッチング量（縦軸）の関係を示すグラフである
【図３】図３Ａ、３Ｂは、変形例による半導体装置の製造方法の主要工程を概略的に示すフローチャート、工程Ｓ２における光学的膜厚測定を示すシリコンウエハの断面図である。
【図４】図４Ａ、４Ｂは、フッ酸ライフタイムないしライフカウントに対する窒化シリコン膜エッチングレートの関係を示すグラフ、及びフッ酸処理システムを示すブロック図である。
【図５】図５Ａ、５Ｂは、窒化シリコン膜のＣＶＤに用いられる縦型炉の構成を概略的に示す断面図、及び縦型炉でジクロロシラン（ＤＣＳ）、アンモニアを原料ガスとし、厚さ８０ｎｍをターゲットとして窒化シリコン膜を成膜したときの、１バッチ内のウエハ単位の炉内膜厚分布を示すグラフである。
【図６】図６Ａ−６Ｇは、ＳＴＩによる素子分離領域を形成する主要工程を示すシリコン基板の断面図である。
【符号の説明】
【００６４】
１    シリコンウエハ、
２    バッファ酸化シリコン膜、
３    窒化シリコン膜、
４    酸化シリコン膜、
６    酸化シリコン膜（ライナ）、
７    ＳＴＩ絶縁膜（酸化シリコン膜）
１３    ウェル
１４    ゲート絶縁膜、
１５    ポリシリコンゲート電極、
１６    エクステンション領域、
１８    ソース／ドレイン領域、
１９    シリサイド層、
２０    ＦＥＴ，
２１    層間絶縁膜、
２２    バリアメタル層、
２３    主配線層、
２４    多層配線、
３０    膜厚測定器、
３１    膜厚測定部、
３２    中央処理装置、
３３    膜厚記憶部、
３４    膜厚送信部、
４０    サーバ、
４１    膜厚受信部、
４２    中央処理装置、
４３    膜厚記憶部、
４４    レシピ記憶部、
４５    パラメータ記憶部、
４６    レシピ送信部、
５０    洗浄処理装置、
５１    フッ酸槽、
５２    濃度計、
５３    バッファ槽、
５４    制御部、
５５    レシピ受信部、
５６    中央処理装置、
５７    フッ酸濃度管理部、
５８    フッ酸ライフカウント管理部、
５９    フッ酸ライフタイム管理部
【図１−１】
0005401797.tif 000002
【図１−２】
0005401797.tif 000003
【図１−３】
0005401797.tif 000004
【図２】
0005401797.tif 000005
【図３】
0005401797.tif 000006
【図４】
0005401797.tif 000007
【図５】
0005401797.tif 000008
【図６】
0005401797.tif 000009