(57)【特許請求の範囲】
【請求項１】
スイッチング手段を用いて第一の直流電圧から第二の直流電圧を生成し出力部を介して外部負荷に所定の電流を出力する電源装置において、
前記出力部の出力電圧と前記第二の直流電圧とを比較するフィードバック制御部を備え、
前記出力部は前記外部負荷のインピーダンスが許容値よりも低下したことに伴う電流の増加に応じて、前記許容値を維持するように前記外部負荷のインピーダンスを補足する負荷調整手段を有し、
前記フィードバック制御部は、前記負荷調整手段に流れた電流による前記出力電圧の低下に追従して前記第二の直流電圧を調整するフィードバック信号を生成し、このフィードバック信号を前記スイッチング手段に与えることを特徴とする電源装置。
【請求項２】
請求項１に記載の電源装置であって、
前記出力部は、
所定の電圧を出力する第一の基準電圧源と、
この第一の基準電圧源の出力電圧を入力し該出力電圧に応じた電流を流す定電流回路と、
この定電流回路に接続され該定電流回路によって流された電流によって前記第二の直流電圧から電圧降下させる第一の電圧降下手段と、
前記外部負荷に流された負荷電流に応じて前記第二の直流電圧から電圧降下させる第二の電圧降下手段と、
この第二の電圧降下手段に生じた電圧と前記第一の電圧降下手段に生じた電圧を入力し、この２つの入力電圧の差を増幅して出力する差動増幅器と、
この差動増幅器の出力電圧を入力し該出力電圧に応じて前記許容値を維持するように前記外部負荷のインピーダンスを補足する増幅手段にて構成されることを特徴とする電源装置。
【請求項３】
請求項１に記載の電源装置であって、
前記フィードバック制御部は、前記出力部の出力電圧と前記第二の直流電圧を入力し、この第二の直流電圧と前記出力部の出力電圧とを分圧する分圧回路と、該分圧回路によって分圧された電圧を入力し所定の電圧を出力する第二の基準電圧源にて構成され、この第二の基準電圧源の出力電圧を前記フィードバック信号とすることを特徴とする電源装置。
【請求項４】
請求項１〜請求項３に記載の電源装置であって、前記出力部は前記第二の直流電圧にて駆動されることを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータなどを含む電源装置に関する。
【背景技術】
【０００２】
一般に外部機器用の電源として絶縁型のＤＣ／ＤＣコンバータがある。このような絶縁型ＤＣ／ＤＣコンバータなどの電源装置は、ＭＯＳ−ＦＥＴなどによりオン・オフされたスイッチング電圧をトランスに供給し、トランスでは入力された直流電圧を変圧し、整流回路によってトランスの出力電圧を整流して安定した直流電圧が得られるように構成されている。そして、電源に接続される負荷が短絡したときなどを想定して短絡電流制限機能を備えた電源がある（例えば、特許文献１を参照）。
【０００３】
この特許文献１に記載された電源は、負荷とは別の模擬抵抗に電流を流しこの模擬抵抗に発生した電圧と出力電圧を比較し、出力電流を制限するように構成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１２３２４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来から電源装置には負荷の短絡などによって起こる出力部の破損を防止する保護回路が備えられている。
このような保護回路を備えた電源装置の特性を図４と図５を参照しながら説明する。
【０００６】
図４は従来の電源装置の内部ブロック図である。また、図５は従来の電源装置において、外部負荷、外部負荷に流れる電流ＩＬ、電源装置の内部駆動電圧Ｖ１Ａ、そして外部負荷への出力電圧Ｖ２の関係を示した特性図である。
【０００７】
図４において、６はトランス、２Ａは保護回路である。
図５において、区間Ｐ１は保護回路２Ａによる電流抑制作用が働かずに電源装置が電流を出力する区間である。すなわち、区間Ｐ１は外部負荷のインピーダンスが電源装置の出力電流容量の範囲内（許容値内）にあることが示されている。
【０００８】
区間Ｐ２および区間Ｐ３は保護回路２Ａよる電流抑制作用が働いた状態で電源装置が電流を出力する区間である。すなわち、区間Ｐ２および区間Ｐ３は外部負荷のインピーダンスが電源装置の出力電流容量の範囲外（許容値外）にあることが示されている。
【０００９】
ここで、電源装置の内部駆動電圧Ｖ１Ａと出力電圧Ｖ２に着目して説明する。内部駆動電圧Ｖ１Ａは、区間Ｐ１〜区間Ｐ３で一定値である。出力電圧Ｖ２は保護回路２Ａによる電流抑制作用が働き始める区間Ｐ１と区間Ｐ２の境界から下降している。つまり、区間Ｐ２と区間Ｐ３において、保護回路２Ａは出力電圧Ｖ２を下降させることにより過大な電流が負荷に流れないように作用している。
【００１０】
このように、内部駆動電圧Ｖ１Ａと出力電圧Ｖ２との関係は、外部負荷のインピーダンスが小さくなるにしたがってその差が広がる特性であるため、従来の電源装置は外部負荷のインピーダンスが許容値を低下すると、内部駆動電圧Ｖ１Ａと出力電圧Ｖ２の電圧差の矢印Ａに相当する無駄なエネルギーを消費しているという問題があった。
【００１１】
本発明は、上記のような問題点を鑑みてなされたものであり、その目的は、外部負荷が短絡したときなどに無駄なエネルギーの消費を抑制した電源装置を提供することにある。
【課題を解決するための手段】
【００１２】
上述した課題を達成するため本発明の請求項１に係る電源装置は、スイッチング手段を用いて第一の直流電圧から第二の直流電圧を生成し出力部を介して外部負荷に所定の電流を出力する電源装置において、出力部の出力電圧と第二の直流電圧とを比較するフィードバック制御部を備え、出力部は前記外部負荷のインピーダンスが許容値よりも低下したことに伴う電流の増加に応じて、前記許容値を維持するように前記外部負荷のインピーダンスを補足する負荷調整手段を有し、フィードバック制御部は、前記負荷調整手段に流れた電流による出力電圧の低下に追従して第二の直流電圧を調整するフィードバック信号を生成し、このフィードバック信号をスイッチング手段に与えることを特徴とする。
【００１３】
請求項２に係る電源装置は、請求項１に記載の電源装置であって、出力部は、所定の電圧を出力する第一の基準電圧源と、この第一の基準電圧源の出力電圧を入力し該出力電圧に応じた電流を流す定電流回路と、この定電流回路に接続され該定電流回路によって流された電流によって第二の直流電圧から電圧降下させる第一の電圧降下手段と、外部負荷に流された負荷電流に応じて第二の直流電圧から電圧降下させる第二の電圧降下手段と、この第二の電圧降下手段に生じた電圧と第一の電圧降下手段に生じた電圧を入力し、この２つの入力電圧の差を増幅して出力する差動増幅器と、この差動増幅器の出力電圧を入力し該出力電圧に応じて前記許容値を維持するように前記外部負荷のインピーダンスを補足する増幅手段にて構成されることを特徴とする。
【００１４】
請求項３に係る電源装置は、請求項１に記載の電源装置であって、フィードバック制御部は、出力部の出力電圧と第二の直流電圧を入力し、この第二の直流電圧と出力部の出力電圧とを分圧する分圧回路と、該分圧回路によって分圧された電圧を入力し所定の電圧を出力する第二の基準電圧源にて構成され、この第二の基準電圧源の出力電圧をフィードバック信号とすることを特徴とする。
【００１５】
請求項４に係る電源装置は、請求項１〜３に記載の電源装置であって、出力部は第二の直流電圧にて駆動されることを特徴とする。
【発明の効果】
【００１６】
本発明は、負荷調整手段を介して出力される外部出力端子の電圧の低下に追従して出力部の駆動電圧を低下するように構成したので、外部負荷のインピーダンスが許容値よりも低下したとき、無駄なエネルギーの消費を抑制することができる。また、無駄なエネルギーが消費されないので、保護部の発熱を抑制することができ、電源装置の小型化が可能になる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例に係る電源のブロック図である。
【図２】本発明の実施例に係る出力部とフィードバック制御部の回路図である。
【図３】本発明の実施例に従って、外部負荷インピーダンスに対する、電流、電圧の関係を示した特性図である。
【図４】従来の電源装置の内部ブロック図である。
【図５】従来の電源装置における、外部負荷インピーダンスに対する、電流、電圧の関係を示した特性図であるの関係を示した電源装置の特性図である。
【発明を実施するための形態】
【００１８】
以下、本発明の好適な実施形態について図１〜図３の図面を基に説明する。尚、これらの図面は本発明の一実施形態を説明するための図面であって、これらの図面によって本発明が限定されるものではない。また、同構成は同符号を付してある。
【実施例】
【００１９】
図１は本発明の電源装置の実施例を示すブロック図である。電源装置１は、入力された所定の直流電圧をＭＯＳ−ＦＥＴ（不図示）などのスイッチング手段により制御しトランス６の２次側に発生した電圧を整流回路によって整流して直流電圧（内部駆動電圧Ｖ１）を出力する。
【００２０】
同様図１において、５は後述のフィードバック制御部３が出力するフィードバック信号をスイッチング手段４に伝達するフォトカプラである。また、４はフォトカプラ５によって出力されたコントロール信号を受けて、トランス６へのスイッチング電圧（信号）の周波数やパルス幅を制御するスイッチング手段である。
【００２１】
２は直流電圧Ｖ１を入力として外部負荷に所定の電流を出力する出力部である。出力部２は、電源装置の外部に接続される外部負荷のインピーダンスが所定の許容値から低下したとき、この低下分に相当するインピーダンスを外部負荷のインピーダンスに補足して外部負荷に電流（ＩＬ）を流す機能を有する。すなわち、出力部は電流ＩＬに応じて出力電圧を調整する機能を有しており（調整手段）、この調整手段を介して外部負荷に電流ＩＬを流す。
【００２２】
続いて、３は調整手段を介して出力部が外部に出力した出力電圧Ｖ２を入力し、この出力電圧Ｖ２に追従してスイッチング手段４にフィードバック信号を出力するフィードバック制御部である。このフィードバック制御部３は、例えば出力電圧Ｖ２が低下すことにより、この低下に追従してトランス６へのスイッチング電圧（信号）のパルス幅が縮小されるようスイッチング手段４にフィードバック信号を出力する。
【００２３】
図２は本発明の実施例に係る出力部２とフィードバック制御部３の回路図である。
図２において、オペアンプ２２とＦＥＴ２４及び抵抗２５によって構成された回路は、基準電圧ＩＣ２０が出力する基準電圧を所定の電流に変換する定電流回路である。この定電流回路が出力する電流は常に抵抗２３に流れており、抵抗２３にはこの電流に応じた電圧が発生している。
【００２４】
２７は、電流ＩＬに応じて電圧を発生する抵抗である。
２６はオペアンプであり、このオペアンプ２６の一方の入力端子には抵抗２３が接続され、抵抗２３の電圧が印加されている。また、オペアンプ２６のもう一方の入力端子には抵抗２７が接続され、抵抗２７の電圧が印加されている。そしてオペアンプ２６の出力端子にはＦＥＴ２８のゲートが接続されている。
【００２５】
続いて、オペアンプ３０、抵抗３１、抵抗３２、基準電圧ＩＣ３３によって構成される回路はフィードバック制御回路である。オペアンプ３０はボルテージフォロアなので、その出力電圧は出力電圧Ｖ２と同じ電圧である。抵抗３１と抵抗３２は内部駆動電圧Ｖ１と出力電圧Ｖ２を分圧する分圧回路であり、この分圧回路は基準電圧ＩＣ３３の出力電圧を決定するための回路である。そして、基準電圧ＩＣ３３は、抵抗３１と抵抗３２によって分圧された電圧を入力し所定の電圧を出力（フィードバック信号）する制御ＩＣである。尚、抵抗３１と抵抗３２によって分圧された電圧は、内部駆動電圧Ｖ１と出力電圧Ｖ２の差が大きくなると、微小に下降するようにそれぞれ乗数が決定されている。
【００２６】
ところで、電流ＩＬが外部負荷に流れると、抵抗２７は電流ＩＬに応じて電圧を発生する。外部負荷のインピーダンスが小さくなって電流ＩＬが増え、抵抗２７の電圧が抵抗２３の電圧よりも低くなると、オペアンプ２６はその出力電圧を上昇させ、電流ＩＬを抑制するようにＦＥＴ２８を制御する。この結果、抵抗２７の電圧は上昇へと転じ、オペアンプ２６の２つの入力端子はその電圧が等しくなるように電流ＩＬが調整されることになる。すなわち、オペアンプ２６は抵抗２３の電圧と抵抗２７の電圧が等しくなるようにＦＥＴ２８を制御し、電流ＩＬを調整する。
【００２７】
この結果、抵抗２７の電圧は抵抗２３の電圧とほぼ等しい電圧が維持される。抵抗２７の電圧が抵抗２３の電圧で維持されるということは、抵抗２７に流れる電流すなわち電流ＩＬは所定の電流を超えて流れないよう制限されることになる。
【００２８】
ＦＥＴ２８は、電流ＩＬが所定の値を超えるとこの超過分の電流に追従してオペアンプ２６の２つの入力端子の電圧が等しくなる条件を満たすようにソース−ドレイン間のインピーダンスを大きくするため、外部負荷への出力電圧Ｖ２は超過分の電流に追従して低下していく。
【００２９】
すなわち、外部負荷のインピーダンスが許容値よりも低下すると、抵抗２３、抵抗２７、オペアンプ２６そしてＦＥＴ２８によって構成される負荷調整回路（負荷調整手段）は、電流ＩＬが所定の電流値で一定となるようにＦＥＴ２８のソース−ドレイン間のインピーダンスを調整する。このとき、ＦＥＴ２８は許容値を下回った外部負荷のインピーダンスを許容値まで補足するようにソース−ドレイン間のインピーダンスを補足する。例えば、２０Ωを許容値とするところ１５Ωまで外部負荷のインピーダンスが低下したとき、５ΩをＦＥＴ２８によって補って、外部負荷とＦＥＴ２８によって補足されたインピーダンスの合計値が２０ΩになるようＦＥＴ２８のソース−ドレイン間のインピーダンスは制御される（この作用を負荷調整機能ともいう）。このように制御されたＦＥＴ２８のソース−ドレイン間には、電流ＩＬの出力に伴って所定の電圧が発生するため、結果、出力電圧Ｖ２は低下する。
【００３０】
上述の如く外部負荷の過負荷によって出力電圧Ｖ２が低下すると、内部駆動電圧Ｖ１と出力電圧Ｖ２の差が大きくなる。このように内部駆動電圧Ｖ１と出力電圧Ｖ２の電圧差が大きくなると、抵抗３１と抵抗３２との連結点の電圧は微小に低下する。すると、基準電圧ＩＣ３３は出力電圧を下げてフォトカプラ５から電流ＩＢを引き込むように作用する。基準電圧ＩＣ３３がフォトカプラ５から電流ＩＢを引き込むと、フォトカプラ５はスイッチング手段４に制御信号（フィードバック信号）を与えて、スイッチング手段４は内部駆動電圧Ｖ１を低下させるようにスイッチング電圧（信号）のパルス幅を制御する。
【００３１】
このように、外部負荷の過負荷によって前述の如く出力電圧Ｖ２が低下すると、フィードバック制御部は、内部駆動電圧Ｖ１と出力電圧Ｖ２の電圧差に応じたフィードバック信号を出力する。そして、フィードバック信号を受信したスイッチング手段４によってトランス６へのスイッチング電圧（信号）のパルス幅が制御される。この結果、電源装置の内部駆動電圧Ｖ１は出力電圧Ｖ２に追従して低下する。
【００３２】
すなわち、フィードバック制御部３は出力部の出力電圧Ｖ２と出力部を駆動する内部駆動電圧Ｖ１とを比較し、その電圧差に応じてフィードバック信号を出力する。
図３は外部負荷インピーダンス，電流ＩＬ，内部駆動電圧Ｖ１，そして出力電圧Ｖ２の関係を示した特性図である。また便宜上図３には従来の電源装置の内部駆動電圧Ｖ１Ａの特性も示されている。
【００３３】
図３において、区間Ｐ１は負荷調整機能が働かずに電源装置が電流ＩＬを出力している区間である。すなわち、区間Ｐ１は外部負荷のインピーダンスが電源装置の出力電流容量の範囲内（許容値内）にあることが示されている。
【００３４】
区間Ｐ２および区間Ｐ３は負荷調整機能が働いた状態で電源装置が電流ＩＬを出力している区間である。すなわち、区間Ｐ２および区間Ｐ３は外部負荷のインピーダンスが電源装置の出力電流容量の範囲外（許容値外）にあることが示されている。また、区間Ｐ２は出力電圧Ｖ２が下降し始め電流ＩＬが一定となるまでの過渡区間である。
【００３５】
同様図３において、出力電圧Ｖ２は区間Ｐ１で内部駆動電圧Ｖ１とほぼ同電圧である。そして、区間Ｐ１と区間Ｐ２の境界を境に出力電圧Ｖ２は低下し始めている。これは、ＦＥＴ２８が区間Ｐ１と区間Ｐ２の境界を境に外部負荷のインピーダンスの低下分を補うようにソース−ドレイン間のインピーダンスを増加させ、このソース−ドレイン間に電流ＩＬが流れて電圧が発生するからである。そして、区間Ｐ２に引き続き区間Ｐ３でも出力電圧Ｖ２は、ＦＥＴ２８のソース−ドレイン間のインピーダンスの増加に伴い低下している。
【００３６】
続いて、電流ＩＬは区間Ｐ１において外部負荷のインピーダンスの低下に伴って増加し、同電流ＩＬは区間Ｐ２と区間Ｐ３の境界まで増加している。そして、区間Ｐ３において電流ＩＬは一定になっている。
【００３７】
続いて、内部駆動電圧Ｖ１は区間Ｐ１および区間Ｐ２において一定である。区間Ｐ３において内部駆動電圧Ｖ１は、前述フィードバック制御部３およびスイッチング手段４の作用により出力電圧Ｖ２に追従して低下している。
【００３８】
従来の電源装置における内部駆動電圧Ｖ１Ａの特性は、区間Ｐ１〜区間Ｐ２において、本発明の電源装置の内部駆動電圧Ｖ１の特性と同じである。そして区間Ｐ３においても内部駆動電圧Ｖ１Ａは、区間Ｐ２に引き続き一定である。従って、区間Ｐ３において従来の電源装置は、内部駆動電圧Ｖ１Ａと出力電圧Ｖ２の電圧差である矢印Ａに相当する無駄なエネルギーを電源装置の内部で消費している。
【００３９】
これに対し、本発明の電源装置は、区間Ｐ３において内部駆動電圧Ｖ１が出力電圧Ｖ２に追従して低下するので無駄なエネルギーが消費しない。このため、出力部の発熱が抑制されるので、本発明の電源装置は回路を小型化することができる。
【００４０】
このように、本発明は、外部負荷のインピーダンスが所定の閾値よりも低下したことに伴う電流の増加に応じて外部負荷のインピーダンスを補足する負荷調整手段を出力部に備え、出力部は負荷調整手段を介して外部負荷に電流を供給する構成とした。また、フィードバック制御部は負荷調整手段に流れた電流による電圧降下（すなわち、外部出力端子の電圧が低下する）に追従して出力部の駆動電圧を低下させるよう構成された。
【００４１】
このようにすることにより外部負荷のインピーダンスが許容値よりも低下したとき、出力部の無駄なエネルギーの消費が抑制される。また、無駄なエネルギーが消費されないので、保護部の発熱を抑制することができ、電源装置の小型化が可能になる。尚、本発明はさまざまな電源に適用できることは勿論である。
【符号の説明】
【００４２】
１  電源装置
２  出力部
３  フィードバック制御部
４  スイッチング手段
５  フォトカプラ
６  トランス
２０，３３  基準電圧ＩＣ
２１，２３，２５，２７，３１，３２  抵抗
２２，２６，３０  オペアンプ
【図１】
0005549159.tif 000002
【図２】
0005549159.tif 000003
【図３】
0005549159.tif 000004
【図４】
0005549159.tif 000005
【図５】
0005549159.tif 000006