(57)【特許請求の範囲】
【請求項１】
入射光の光電変換により信号電荷を生成する光電変換素子と、該光電変換素子で生成された信号電荷を該光電変換素子の外部へ転送する転送トランジスタとを有し、該光電変換素子で生成された信号電荷を信号処理により画像信号に変換して出力する固体撮像装置であって、
第１導電型の半導体基板の第１主面側に形成され、素子分離領域により分離された半導体領域を備え、
該光電変換素子及び該転送トランジスタは、該素子分離領域により分離された該半導体領域内に複数配置されており、
該光電変換素子は、
該第１主面とは反対側の該第１導電型の半導体基板の第２主面から取り込んだ入射光を光電変換する第２導電型の光電変換領域と、
該第２導電型の光電変換領域での光電変換により生成された信号電荷を該第１導電型の半導体基板の第１主面側で蓄積する第２導電型の電荷蓄積領域と、
該第２導電型の電荷蓄積領域の該第１主面側に該第２導電型の電荷蓄積領域の全体を覆うよう形成された第１導電型の表面半導体領域と
を有し、
該素子分離領域により分離された該半導体領域は、
該光電変換素子から転送されてきた信号電荷を蓄積する第２導電型の信号電荷蓄積部と、
該第２導電型の電荷蓄積領域から該第２導電型の信号電荷蓄積部に該信号電荷を転送する第１導電型の電荷転送領域と
を有し、
該第１導電型の表面半導体領域は、該第１導電型の電荷転送領域の不純物濃度を超える不純物濃度を有し、
該転送トランジスタのゲート電極は、該第２導電型の電荷蓄積領域の該第１主面側の面の上方を覆い、かつ該素子分離領域により分離された該半導体領域における、隣接する該光電変換素子の間の領域及び該光電変換素子と該素子分離領域との間の領域の該第１主面側の面の上方を覆うよう配置されている固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
前記第２導電型の電荷蓄積領域と前記第２導電型の信号電荷蓄積部とが前記第１導電型の電荷転送領域を挟んで隔てて配置されている固体撮像装置。
【請求項３】
請求項２に記載の固体撮像装置において、
前記第２導電型の電荷蓄積領域と前記第２導電型の信号電荷蓄積部との間隔は、短チャネル効果が実質的に生じない最小の距離以上であり、かつ、該固体撮像装置における画素の集積度から許容される最大の距離以下である固体撮像装置。
【請求項４】
請求項２に記載の固体撮像装置において、
前記第２導電型の電荷蓄積領域と前記第２導電型の信号電荷蓄積部との間隔は、０．２μｍ〜１．０μｍの範囲内である固体撮像装置。
【請求項５】
請求項１から請求項４のいずれかに記載の固体撮像装置において、
前記素子分離領域により分離された前記半導体領域は、前記第１導電型の半導体基板内に形成された第１導電型のウェル領域であり、
前記第１導電型の表面半導体領域は、該第１導電型のウェル領域の不純物濃度以下の不純物濃度を有する固体撮像装置。
【請求項６】
請求項５に記載の固体撮像装置において、
前記第１導電型の表面半導体領域、前記第１導電型の電荷転送領域および前記第１導電型のウェル領域の前記第１主面側の面の上方が、前記転送トランジスタのゲート電極により覆われている固体撮像装置。
【請求項７】
請求項５または請求項６に記載の固体撮像装置において、
前記第１導電型のウェル領域は、前記第２導電型の電荷蓄積領域、前記第１導電型の電荷転送領域および前記第２導電型の信号電荷蓄積部を構成する領域を囲むよう形成されている固体撮像装置。
【請求項８】
請求項１から請求項７のいずれかに記載の固体撮像装置において、
前記第１導電型の電荷転送領域は、前記第２導電型の信号電荷蓄積部を囲むよう配置されている固体撮像装置。
【請求項９】
請求項１から請求項７のいずれかに記載の固体撮像装置において、
前記第２導電型の信号電荷蓄積部の信号電荷をリセットするリセットトランジスタと、
該第２導電型の信号電荷蓄積部に蓄積された信号電荷に応じて発生する信号電圧を増幅する増幅トランジスタとを備え、
該リセットトランジスタおよび該増幅トランジスタは、複数の画素間で共有されている固体撮像装置。
【請求項１０】
請求項１から請求項９のいずれかに記載の固体撮像装置を駆動する方法であって、
前記光電変換素子で入射光の光電変換により信号電荷を生成して蓄積する電荷蓄積期間に、前記転送トランジスタのゲート電極と前記第１導電型の表面半導体領域との間に、該転送トランジスタのゲート電極の電位が該第１導電型の表面半導体領域の電位に対して低くなるよう電圧を印加する固体撮像装置の駆動方法。
【請求項１１】
請求項１０に記載の固体撮像装置の駆動方法において、
前記電荷蓄積期間には、画素領域以外の周辺回路部で生成した負電圧を前記転送トランジスタのゲート電極に印加し、かつ、前記第１導電型の表面半導体領域に、該周辺回路部の接地電位を印加する固体撮像装置の駆動方法。
【請求項１２】
請求項１０に記載の固体撮像装置の駆動方法において、
前記電荷蓄積期間には、前記転送トランジスタのゲート電極に前記周辺回路部の接地電位を印加し、かつ、前記第１導電型の表面半導体領域に正の電圧を印加する固体撮像装置の駆動方法。
【請求項１３】
請求項１０から請求項１２のいずれかに記載の固体撮像装置の駆動方法において、
前記電荷蓄積期間に前記光電変換素子に蓄積された信号電荷を前記信号電荷蓄積部に転送する電荷転送期間には、前記転送トランジスタのゲート電極と前記第１導電型の表面半導体領域との間に、該転送トランジスタのゲート電極の電位が該第１導電型の表面半導体領域の電位に対して高くなるよう電圧を印加する固体撮像装置の駆動方法。
【請求項１４】
請求項１から請求項９のいずれかに記載の固体撮像装置を製造する方法であって、
前記素子分離領域を前記第１導電型の半導体基板に形成する工程と、
前記光電変換素子を、該素子分離領域により分離された前記半導体領域内に形成する工程と、
該光電変換素子を形成した後に前記転送トランジスタのゲート電極を形成する工程と、
該転送トランジスタのゲート電極を形成した後、前記第２導電型の信号電荷蓄積部を形成する工程とを含み、
該光電変換素子を形成する工程は、
該第１導電型の半導体基板の第１主面側から第２導電型の不純物をイオン注入して、前記第２導電型の電荷蓄積領域を形成する工程と、
該第２導電型の電荷蓄積領域の表面に、該第１導電型の半導体基板の第１主面側から第１導電型の不純物をイオン注入して、前記第１導電型の電荷転送領域の不純物濃度を超える不純物濃度を有する前記第１導電型の表面半導体領域を形成する工程とを含み、
該転送トランジスタのゲート電極を形成する工程は、
該転送トランジスタのゲート電極の構成材料を該第１主面の上方に堆積する工程と、
堆積したゲート電極の構成材料を選択的にエッチングして、該第２導電型の電荷蓄積領域の該第１主面側の面の上方を覆い、かつ該素子分離領域により分離された該半導体領域における、隣接する該光電変換素子の間の領域及び該光電変換素子と該素子分離領域との間の領域の該第１主面側の面の上方を覆うよう該転送トランジスタのゲート電極を形成する工程とを含む固体撮像装置の製造方法。
【請求項１５】
請求項５に記載の固体撮像装置を製造する方法であって、
前記第１導電型の半導体基板に前記第１導電型のウエル領域を形成する工程と、
前記素子分離領域を前記第１導電型の半導体基板に形成する工程と、
前記光電変換素子を、該素子分離領域により分離された前記半導体領域である前記第１導電型のウエル領域に形成する工程とを含み、
該光電変換素子を形成した後に前記転送トランジスタのゲート電極を形成する工程と、
該転送トランジスタのゲート電極を形成した後、前記第２導電型の信号電荷蓄積部を形成する工程とを含み、
該光電変換素子を形成する工程は、
前記第１導電型の半導体基板の第１主面側から第２導電型の不純物をイオン注入して、前記第２導電型の電荷蓄積領域を形成する工程と、
該第２導電型の電荷蓄積領域の表面に、前記第１導電型の半導体基板の第１主面側から第１導電型の不純物をイオン注入して、前記第１導電型の電荷転送領域の不純物濃度を超える不純物濃度であって、該第１導電型のウエル領域以下の不純物濃度を有する第１導電型の表面半導体領域を形成する工程とを含み、
該転送トランジスタのゲート電極を形成する工程は、
該転送トランジスタのゲート電極の構成材料を該第１主面の上方に堆積する工程と、
堆積したゲート電極の構成材料を選択的にエッチングして、該第２導電型の電荷蓄積領域の該第１主面側の面の上方を覆い、かつ該素子分離領域により分離された該半導体領域における、隣接する該光電変換素子の間の領域及び該光電変換素子と該素子分離領域との間の領域の該第１主面側の面の上方を覆うよう該転送トランジスタのゲート電極を形成する工程とを含む固体撮像装置の製造方法。
【請求項１６】
請求項１４または請求項１５に記載の固体撮像装置の製造方法において、
前記第２導電型の電荷蓄積領域と前記第１導電型の表面半導体領域とを、同一のイオン注入マスクを用いた不純物のイオン注入により形成する固体撮像装置の製造方法。
【請求項１７】
請求項１から請求項９のいずれかに記載の固体撮像装置を備えた電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置およびその駆動方法、固体撮像装置の製造方法、並びに電子情報機器に関し、特に、半導体基板の一方の面に入射した被写体からの入射光を半導体基板内で光電変換素子により光電変換した後に、光電変換により得られた信号電荷を該半導体基板の他方の面側で電気信号に変換することにより撮像する固体撮像装置およびその駆動方法、このような固体撮像装置の製造方法、並びに、このような固体撮像装置を搭載した電子情報機器に関するものである。
【背景技術】
【０００２】
近年、高感度の固体撮像装置として、裏面照射型の固体撮像装置の開発が進められている。この裏面照射型の固体撮像装置は、シリコン基板の表面側に回路素子や配線層等を形成し、シリコン基板の裏面側より光を入射させて撮像を行うよう構成したものである。
【０００３】
このような構成の固体撮像装置では、受光のための開口率を高くし、また、光電変換素子へ至る入射光の吸収あるいは反射を抑えることが可能となる。
【０００４】
例えば、特許文献１には従来の裏面受光型（裏面照射型）ＣＭＯＳイメージセンサが開示されている。
【０００５】
図９は、特許文献１に開示の裏面照射型ＣＭＯＳイメージセンサを説明する図であり、図９（ａ）は、このＣＭＯＳイメージセンサの全体構成を概略的に示し、図９（ｂ）は、このＣＭＯＳイメージセンサにおける単位画素の回路構成を示している。
【０００６】
このＣＭＯＳイメージセンサ１０は、画素（以下、単位画素ともいう。）を行列状に配列してなる画素部１１と、該画素部１１の画素を行単位で選択する垂直選択回路（Ｖ選択回路）１２と、該垂直選択回路１２により選択された画素行の画素の画素信号に対してノイズ除去処理を施して保持する信号処理回路（Ｓ／Ｈ、ＣＤＳ回路）１３とを有している。この信号処理回路１３は、選択した各行の画素からの画素信号に対して、画素毎の固定パターンノイズを除去する処理を施すものである。
【０００７】
また、ＣＭＯＳイメージセンサ１０は、該信号処理回路１３に保持されている画素信号を順番に取り出して出力する水平選択回路（Ｈ選択回路）１４と、該信号処理回路１３から出力された画素信号を適切なゲインで増幅するＡＧＣ回路１６と、該ＡＧＣ回路１６で増幅された画素信号をデジタル画素信号に変換するＡ／Ｄ変換器１７と、該デジタル画素信号を増幅して出力するデジタルアンプ１８と、上記各回路を制御するタイミング信号を生成するタイミング生成部（ＴＧ）１５とを有している。
【０００８】
単位画素Ｐｘは、図９（ｂ）に示すように、入射光の光電変換により信号電荷を発生する光電変換素子（フォトダイオード）２１と、該フォトダイオードで発生した信号電荷を電荷蓄積部ＦＤに転送する転送トランジスタ２２と、電源Ｖｄｄと電荷蓄積部ＦＤとの間に接続され、電荷蓄積部ＦＤの電荷をリセットするリセットトランジスタ２５と、読み出し信号（垂直信号線）２７と電源Ｖｄｄとの間に直列に接続された増幅トランジスタ２３および選択トランジスタ（アドレストランジスタ）２４を有している。ここで、選択トランジスタ（アドレストランジスタ）２４は、画素の行を選択するものであり、増幅トランジスタ２３はそのゲートが該電荷蓄積部ＦＤに接続され、該電荷蓄積部ＦＤの電位を増幅して出力するものである。
【０００９】
ここで、上記転送トランジスタ２２のゲートには転送配線２６が接続され、リセットトランジスタ２５のゲートはリセット配線２９に接続され、アドレストランジスタ２４のゲートにはアドレス配線２８が接続されている。また、垂直信号線２７の一端は定電流回路Ｉに接続されている。
【００１０】
また、上記ＣＭＯＳイメージセンサ１０は、シリコン基板などの半導体基板上に形成されており、以下、該半導体基板における画素部が形成されている領域（画素領域）および周辺回路が形成される領域（周辺回路領域）の断面構造について説明する。
【００１１】
図１０は、上記半導体基板の画素領域および周辺回路領域での断面構造を示している。
【００１２】
ここでは、上記半導体基板としてＮ−型シリコン基板４１を用いており、その厚さは、可視光に対しては５μｍ〜１５μｍが望ましく、１０μｍとしている。
【００１３】
このＮ−型シリコン基板４１の画素領域では、一方の面（裏面）側に浅い裏面Ｐ＋層４２が画素部の全面に亘って形成されている。また、隣接する画素を分離する画素分離領域は深いＰウェル４３によって形成されており、上記裏面Ｐ＋層４２とつながっている。
【００１４】
フォトダイオード３７は、Ｎ−型シリコン基板４１のＰウェル４３が形成されていないＮ−型領域４４ａに形成されており、このＮ−型領域４４ａが光電変換領域であり、その面積が小さく不純物濃度が薄いために完全空乏化している。該Ｎ−型領域４４ａの上には信号電荷(電子)を蓄積する電荷蓄積Ｎ＋領域４４が形成され、その上にさらに埋め込みフォトダイオードを実現するための表面Ｐ＋層４５が形成されている。ここで、埋め込みフォトダイオードは、電荷蓄積Ｎ＋領域４４の表面に表面Ｐ＋層４５を形成することで、信号電荷(電子)を蓄積する電荷蓄積Ｎ＋領域４４の表面で結晶欠陥などに起因して熱的に発生したノイズ電荷（電子）と結合するホール濃度を高めて、ノイズ電荷の寿命の短縮により信号電荷以外のノイズ電荷による雑音を抑制したものである。
【００１５】
なお、フォトダイオード３７は、受光面側（裏面）の表面積が、配線層側（表面側）の表面積よりも広くなるように形成されている。これにより、入射光を効率良く取り込めることになる。このフォトダイオード３７を構成するＮ−型領域４４ａで光電変換されかつ電荷蓄積Ｎ＋領域４４に蓄積された信号電荷は、転送トランジスタ４６（図９（ｂ）の転送トランジスタ２２）によって電荷蓄積部（フローティングディフュージョン）ＦＤとしてのＮ＋型領域４７に転送される。フォトダイオード３７を構成するＮ−型領域４４ａおよび電荷蓄積Ｎ＋型領域４４と電荷蓄積部ＦＤを構成するＮ＋型領域４７とは電荷転送Ｐ−層４８によって電気的に分離されている。
【００１６】
画素内の転送トランジスタ４６以外のトランジスタ（図９（ｂ）の増幅トランジスタ２３、アドレストランジスタ２４およびリセットトランジスタ２５）は、深いＰウェル４３に通常通り形成されている。一方、周辺回路領域については、裏面Ｐ＋層４２に到達しない深さにＰウェル（Ｐｗｅｌｌ）４９が形成され、このＰウェル４９の内側にさらにＮウェル（Ｎｗｅｌｌ）５０が形成され、これらウェル４９、５０の領域にＣＭＯＳ回路が形成された構成となっている。
【００１７】
このような構成の固体撮像装置では、シリコン基板の光電変換素子が形成される一方の面の外側に、ゲート電極と、当該ゲート電極よりもさらに外側に位置する複数層の配線とを含む配線層を形成し、シリコン基板の他方の面から採光する画素構造とすることにより、受光面を考慮して配線をレイアウトする必要がなくなる。
【００１８】
このため、画素を構成する配線の自由度が高くなり、画素の微細化を図ることができる。また、シリコン基板４１では、光電変換が行われるＮ−型領域４４ａの採光面側の表面積が、信号電荷を蓄積する電荷蓄積Ｎ＋領域４４側の表面積よりも広く形成されていることで、入射光を効率よく取り込むことができている。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特許第３７５９４３５号明細書
【発明の概要】
【発明が解決しようとする課題】
【００２０】
ところで、従来の固体撮像装置は、埋め込みフォトダイオード３７の表面領域が露出した構造となっているので、ポリシリコンなどのゲート電極材料をエッチングして転送トランジスタのゲート電極を形成する際に、プラズマダメージがフォトダイオード表面に加えられ、ノイズ電荷発生要因となる。
【００２１】
このため、従来の技術では、フォトダイオードの表面領域は、高濃度の領域（表面Ｐ＋層４５）としてノイズ電荷による雑音を低減している。つまり、フォトダイオードの表面領域の不純物濃度を高めることによりホール濃度を増大させて、フォトダイオードの表面領域で熱的に発生するノイズ電荷（電子）がホールと結合して消滅するまでの時間（寿命）を短くし、ノイズ電荷による雑音を抑制している。
【００２２】
しかしながら、従来の技術では、フォトダイオードの表面Ｐ＋層４５は、高濃度のイオン注入により形成されるため、フォトダイオード表面にイオン注入ダメージが加わる。なお、このイオン注入によるダメージの回復のために熱処理等が行われるが、このような熱処理では、イオン注入により注入された不純物が拡散するため、完全なダメージ回復がなされるまで熱処理を行うことはできず、フォトダイオード表面側を根本的にイオン注入ダメージのない状態にはできていない。
【００２３】
また、従来の固体撮像装置では、埋め込みフォトダイオード３７を構成する表面Ｐ＋層４５と、転送トランジスタ４６のウェル領域を構成する電荷転送Ｐ−層４８とが隣接するため、転送トランジスタ４６のゲート電極４６ａと表面Ｐ＋層４５とを重ならないように配置することで、電荷転送時に、信号電荷(電子)を蓄積する電荷蓄積Ｎ＋領域４４から転送チャネルとしての電荷転送Ｐ−層４８を介して電荷蓄積部ＦＤとしてのＮ＋型領域４７に至る電荷転送経路でのポテンシャル障壁が電荷転送の障害にならない程度にこのポテンシャル障壁の高さを設定している。
【００２４】
このため、この表面Ｐ＋層４５から電荷転送Ｐ−層４８への遷移領域でのノイズ電荷の発生を抑制するには、この電荷転送Ｐ−層４８の不純物濃度をさらに高めることが必要となるが、この場合、電荷蓄積Ｎ＋領域４４から電荷転送Ｐ−層４８を通じてＮ＋型領域４７に至る電荷転送経路における電荷転送Ｐ−層４８でのポテンシャル障壁が高くなり、転送特性の劣化を生じ、飽和電荷量の確保が困難になる。なお、この飽和電荷量はフォトダイオード３７に蓄積可能な最大の電荷量であるが、フォトダイオードから電荷転送部ＦＤに転送可能な最大電荷量と一致するよう設定されている。
【００２５】
逆に飽和電荷量を確保するには、上記表面Ｐ＋層４５から電荷転送Ｐ−層４８への遷移領域での不純物濃度を低減することが必要となり、この場合、ノイズ電荷を十分抑制することが困難となる。つまり、表面Ｐ＋層４５および電荷転送Ｐ−層４８の不純物濃度の低減によりこれらの層のホール濃度が低下すると、これらの層で熱的に発生したノイズ電荷（電子）がホールと結合して消滅するまでの時間（寿命）が長くなり、ノイズ電荷による雑音が顕著なものとなる。
【００２６】
本発明は、上記のような問題点を解決するためになされたものであり、半導体基板の光電変換素子を形成すべき領域およびその周辺領域がエッチングやイオン注入によって受けるダメージを軽減することができ、これによりノイズ電荷の発生が抑制されることに起因して半導体基板における光電変換素子から電荷蓄積部への電荷転送経路での不純物濃度を低減させることができ、その結果、ノイズ電荷の抑制と飽和電荷量の確保とを両立することができる固体撮像装置およびその駆動方法、固体撮像装置の製造方法、並びに電子情報機器を得ることを目的とする。
【課題を解決するための手段】
【００２７】
本発明に係る固体撮像装置は、第１導電型の半導体基板内に形成され、入射光の光電変換により信号電荷を生成する光電変換素子を有し、該光電変換素子で生成された信号電荷を信号処理により画像信号に変換して出力する固体撮像装置であって、該第１導電型の半導体基板の第１主面側に形成され、該光電変換素子で生成された信号電荷を該光電変換素子の外部へ転送する転送トランジスタを備え、該光電変換素子は、該第１主面とは反対側の該第１導電型の半導体基板の第２主面から取り込んだ入射光を光電変換する第２導電型の光電変換領域と、該第２導電型の光電変換領域での光電変換により生成された信号電荷を該第１導電型の半導体基板の第１主面側で蓄積する第２導電型の電荷蓄積領域とを有し、該転送トランジスタのゲート電極は、該第２導電型の電荷蓄積領域の該第１主面側の面の上方を覆うよう配置されており、そのことにより上記目的が達成される。
【００２８】
本発明は、上記固体撮像装置において、前記光電変換素子から転送されてきた信号電荷を蓄積する第２導電型の信号電荷蓄積部と、前記第２導電型の電荷蓄積領域から該第２導電型の信号電荷蓄積部に該信号電荷を転送する第１導電型の電荷転送領域とを備え、該第２導電型の電荷蓄積領域と該第２導電型の信号電荷蓄積部とが該第１導電型の電荷転送領域を挟んで隔てて配置されていることが好ましい。
【００２９】
本発明は、上記固体撮像装置において、前記第２導電型の電荷蓄積領域と前記第２導電型の信号電荷蓄積部との間隔は、短チャネル効果が実質的に生じない最小の距離以上であり、かつ、該固体撮像装置における画素の集積度から許容される最大の距離以下であることが好ましい。
【００３０】
本発明は、上記固体撮像装置において、前記第２導電型の電荷蓄積領域と前記第２導電型の信号電荷蓄積部とが０．２μｍ〜１．０μｍの間隔を隔てて配置されていることが好ましい。
【００３１】
本発明は、上記固体撮像装置において、前記第２導電型の電荷蓄積領域の前記第１主面側に該第２導電型の電荷蓄積領域を覆うよう形成した第１導電型の表面半導体領域を備え、前記第１導電型の表面半導体領域は、前記第１導電型の電荷転送領域の不純物濃度を超える不純物濃度を有することが好ましい。
【００３２】
本発明は、上記固体撮像装置において、前記該第１導電型の半導体基板内に形成された第１導電型のウェル領域を備え、前記第１導電型の表面半導体領域は、該第１導電型のウェル領域の不純物濃度以下の不純物濃度を有することが好ましい。
【００３３】
本発明は、上記固体撮像装置において、前記第１導電型の表面半導体領域、前記第１導電型の電荷転送領域および前記第１導電型のウェル領域の前記第１主面側の面の上方が、前記転送トランジスタのゲート電極により覆われていることが好ましい。
【００３４】
本発明は、上記固体撮像装置において、前記第１導電型のウェル領域は、前記第２導電型の電荷蓄積領域、前記第１導電型の電荷転送領域および前記第２導電型の信号電荷蓄積部を構成する領域を囲むよう形成されていることが好ましい。
【００３５】
本発明に係る固体撮像装置は、第１導電型の半導体基板内に形成され、入射光の光電変換により信号電荷を生成する光電変換素子を有し、該光電変換素子で生成された信号電荷を信号処理により画像信号に変換して出力する固体撮像装置であって、該第１導電型の半導体基板の第１主面側に形成され、該光電変換素子で生成された信号電荷を該光電変換素子の外部へ転送する転送トランジスタを備え、該光電変換素子は、該第１主面とは反対側の該第１導電型の半導体基板の第２主面から取り込んだ入射光を光電変換する第２導電型の光電変換領域と、該第２導電型の光電変換領域での光電変換により生成された信号電荷を該第１導電型の半導体基板の第１主面側で蓄積する第２導電型の電荷蓄積領域と、該第２導電型の電荷蓄積領域の該第１主面側に該第２導電型の電荷蓄積領域を覆うよう形成された第１導電型の表面半導体領域とを有し、該第１導電型の表面半導体領域は、該第２導電型の電荷蓄積領域を囲むよう該第１導電型の半導体基板に形成された第１導電型のウェル領域の不純物濃度以下の不純物濃度を有するものであり、そのことにより上記目的が達成される。
【００３６】
本発明は、上記固体撮像装置において、前記光電変換素子から転送されてきた信号電荷を蓄積する第２導電型の信号電荷蓄積部と、該第２導電型の電荷蓄積領域から該第２導電型の信号電荷蓄積部に該信号電荷を転送する第１導電型の電荷転送領域とを備え、該第２導電型の電荷蓄積領域と該第２導電型の信号電荷蓄積部とが該第１導電型の電荷転送領域を挟んで隔てて配置されており、前記第２導電型の電荷蓄積領域、前記第１導電型の電荷転送領域および前記第１導電型のウェル領域の前記第１主面側の面の上方が、前記転送トランジスタのゲート電極により覆われていることが好ましい。
【００３７】
本発明は、上記固体撮像装置において、前記第２導電型の電荷蓄積領域と前記第２導電型の信号電荷蓄積部との間隔は、短チャネル効果が実質的に生じない最小の距離であり、かつ、該固体撮像装置における画素の集積度から許容される最大の距離以下であることが好ましい。
【００３８】
本発明は、上記固体撮像装置において、前記第２導電型の電荷蓄積領域と前記第２導電型の信号電荷蓄積部とが０．２μｍ〜１．０μｍの間隔を隔てて配置されていることが好ましい。
【００３９】
本発明は、上記固体撮像装置において、前記第１導電型の電荷転送領域は、前記第２導電型の信号電荷蓄積部を囲むよう配置されていることが好ましい。
【００４０】
本発明は、上記固体撮像装置において、前記第２導電型の信号電荷蓄積部の信号電荷をリセットするリセットトランジスタと、該第２導電型の信号電荷蓄積部に蓄積された信号電荷に応じて発生する信号電圧を増幅する増幅トランジスタとを備え、該リセットトランジスタおよび該増幅トランジスタは、複数の画素間で共有されていることが好ましい。
【００４１】
本発明に係る固体撮像装置の駆動方法は、上述した本発明に係る固体撮像装置を駆動する方法であって、前記光電変換素子で入射光の光電変換により信号電荷を生成して蓄積する電荷蓄積期間に、前記転送トランジスタのゲート電極と前記第１導電型の表面半導体領域との間に、前記転送トランジスタのゲート電極の電位が該第１導電型の表面半導体領域の電位に対して低くなるよう電位を印加するものであり、そのことにより上記目的が達成される。
【００４２】
本発明は、上記固体撮像装置の駆動方法において、前記電荷蓄積期間には、画素以外の周辺回路部で生成した負電圧を前記転送トランジスタのゲート電極に印加し、かつ、前記第１導電型の表面半導体領域の電位に、該周辺回路部の接地電位を印加することが好ましい。
【００４３】
本発明は、上記固体撮像装置の駆動方法において、前記電荷蓄積期間には、前記転送ゲート電極に前記周辺回路部の接地電位を印加し、かつ、前記第１導電型の表面半導体領域に正の電圧を印加することが好ましい。
【００４４】
本発明は、上記固体撮像装置の駆動方法において、前記電荷蓄積期間に前記光電変換素子に蓄積された信号電荷を前記信号電荷蓄積部に転送する電荷転送期間には、前記転送ゲート電極と前記第１導電型の表面半導体領域との間に、該転送ゲート電極の電位が該第１導電型の表面半導体領域の電位に対して高くなるよう電圧を印加することが好ましい。
【００４５】
本発明に係る固体撮像装置の製造方法は、上述した本発明に係る固体撮像装置を製造する方法であって、前記光電変換素子を前記第１導電型の半導体基板に形成する工程と、該光電変換素子を形成した後に前記転送トランジスタのゲート電極を形成する工程とを含み、該光電変換素子を形成する工程は、前記第１導電型の半導体基板の第１主面側から第２導電型の不純物をイオン注入して、前記第２導電型の電荷蓄積領域を形成する工程を含み、該転送トランジスタのゲート電極を形成する工程は、該転送トランジスタのゲート電極の構成材料を該第１主面の上方に堆積する工程と、堆積したゲート電極の構成材料を選択的にエッチングして、該第２導電型の電荷蓄積領域の該第１主面側の面の上方を覆うようゲート電極を形成する工程とを含むものであり、そのことにより上記目的が達成される。
【００４６】
本発明は、上記固体撮像装置の製造方法において、前記第２導電型の電荷蓄積領域の表面に、前記第１導電型の半導体基板の第１主面側から第１導電型の不純物をイオン注入して第１導電型の表面半導体領域を形成する工程を含むことが好ましい。
【００４７】
本発明は、上記固体撮像装置の製造方法において、前記転送トランジスタのゲート電極を形成した後、前記第２導電型の信号電荷蓄積部を形成する工程をさらに含むことが好ましい。
【００４８】
本発明は、上述した本発明に係る固体撮像装置を製造する方法であって、前記第１導電型の半導体基板に前記第１導電型のウエル領域を形成する工程と、前記光電変換素子を前記第１導電型のウエル領域に形成する工程とを含み、該光電変換素子を形成する工程は、前記第１導電型の半導体基板の第１主面側から第２導電型の不純物をイオン注入して、前記第２導電型の電荷蓄積領域を形成する工程と、該第２導電型の電荷蓄積領域の表面に、前記第１導電型の半導体基板の第１主面側から第１導電型の不純物をイオン注入して、該第１導電型のウエル領域以下の不純物濃度を有する第１導電型の表面半導体領域を形成する工程とを含むものであり、そのことにより上記目的が達成される。
【００４９】
本発明は、上記固体撮像装置の製造方法において、前記第２導電型の電荷蓄積領域と前記第１導電型の表面半導体領域とを、同一のイオン注入マスクを用いた不純物のイオン注入により形成することが好ましい。
【００５０】
本発明に係る電子情報機器は、上述した本発明に係る固体撮像装置を備えたものであり、そのことにより上記目的が達成される。
【００５１】
次に作用について説明する。
【００５２】
本発明においては、転送トランジスタのゲート電極を、光電変換素子の電荷蓄積領域における半導体基板の光照射面とは反対側の面の上方を覆うよう配置しているので、光電変換素子の電荷蓄積領域が転送ゲート電極の形成プロセスでのプラズマエッチングによるダメージを受けることがなく、結晶欠陥に起因するノイズ電荷の発生を抑えることができる。このため、電荷蓄積領域の表面領域に形成するＰ型半導体領域の不純物濃度を低くすることができ、この電荷蓄積領域に隣接する電荷転送領域の不純物濃度を低く抑えることができる。この結果電荷転送領域でのポテンシャルレベルの変化量を大きくすることができ、電荷転送効率を高めることができる。
【００５３】
また、信号電荷蓄積領域以外の半導体基板内の不純物領域を全て、転送ゲート電極形成前に形成するので、信号電荷蓄積領域以外の半導体基板内の不純物領域は、転送ゲート電極の形成時のプラズマエッチングのダメージを受けていない状態で形成されることとなり、良好な結晶性を確保することができ、リーク電流などの特性劣化の原因を排除することができる。
【００５４】
このように、光照射面と異なる光電変換素子の表面側で、第１導電型の表面半導体領域から電荷転送領域への遷移領域での急激な不純物濃度の変化を無くすことにより、ノイズ電荷抑制と飽和電荷量確保を両立することができ、また、光電変換素子表面へのゲート電極エッチングによるプラズマダメージと、イオン注入による注入ダメージを無くすことができる。
【００５５】
また、本発明においては、電荷蓄積時に転送ゲート電極に負バイアスを印加することにより、光電変換素子の表面半導体領域でホール濃度を安定に保持することができる。
【００５６】
本発明においては、第１導電型の電荷転送領域を光電変換素子外部の第２導電型の信号電荷蓄積部を囲むように配置しているので、光電変換素子の第２導電型の電荷蓄積領域から第２導電型の信号電荷蓄積部に至る電荷転送経路は、第１導電型の電荷転送領域の周囲に位置するウエル領域から離れた位置に形成されることとなる。
【００５７】
このため、第１導電型の電荷転送領域の周囲に位置する第１導電型のウエル領域から第１導電型の電荷転送領域における電荷転送経路への不純物拡散の影響を小さくすることができる。
【００５８】
また、このように電荷転送経路を含む第１導電型の電荷転送領域が第２導電型の信号電荷蓄積部の周囲を囲むよう形成されていることから、第１導電型の電荷転送領域が半導体基板上で占める面積を大きくすることができ、第１導電型の電荷転送領域に隣接する第１導電型のウエル領域からの熱拡散により侵入する不純物により第１導電型の電荷転送領域の面積が縮小するのを抑えることができる。
【発明の効果】
【００５９】
以上のように、本発明によれば、半導体基板の光電変換素子を形成すべき領域およびその周辺領域がエッチングやイオン注入によって受けるダメージを軽減することができ、これによりノイズ電荷の発生が抑制されることに起因して半導体基板における光電変換素子から電荷蓄積部への電荷転送経路での不純物濃度を低減させることができる。その結果、ノイズ電荷の抑制と飽和電荷量の確保とを両立することができる固体撮像装置およびその駆動方法、このような固体撮像装置の製造方法、並びに、このような固体撮像装置を搭載した電子情報機器を実現することができる。
【図面の簡単な説明】
【００６０】
【図１】図１は、本発明の実施形態１による固体撮像装置を説明する図であり、図１（ａ）は固体撮像装置の全体構成を概略的に示し、図１（ｂ）はこの固体撮像装置における画素を構成する回路を示す図である。
【図２】図２は、本発明の実施形態１による固体撮像装置を説明する平面図であり、図２（ａ）は、素子分離領域に対する不純物注入領域の配置を示し、図２（ｂ）は素子分離領域に対する転送ゲート電極およびコンタクト部の配置を示している。
【図３】図３は、本発明の実施形態１による固体撮像装置を説明する図であり、図２（ｂ）のＡ−Ａ’線における断面図を示している。
【図４】図４は、本発明の実施形態１による固体撮像装置の動作を説明する図であり、図４（ａ）は、半導体基板の光入射面から光電変換素子を介して信号電荷蓄積部に至る経路での電荷蓄積期間のポテンシャル分布を示し、図４（ｂ）は、該経路での電荷転送期間のポテンシャル分布を示している。
【図５】図５は、本発明の実施形態１による固体撮像装置を製造する方法を説明する図であり、図５（ａ）〜図５（ｆ）は、この製造方法における主要工程での固体撮像装置の断面構造を示している。
【図６】図６は、本発明の実施形態２による固体撮像装置を説明する平面図であり、図６（ａ）は、素子分離領域に対する不純物注入領域の配置を示し、図６（ｂ）は素子分離領域に対する転送ゲート電極およびコンタクト部の配置を示している。
【図７】図７は、図６（ｂ）のＡ−Ａ’線における断面図を示している。
【図８】図８は、本発明の実施形態３として、実施形態１あるいは２の固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【図９】図９は、特許文献１に開示の裏面照射型ＣＭＯＳイメージセンサを説明する図であり、図９（ａ）は、このＣＭＯＳイメージセンサの全体構成を概略的に示し、図９（ｂ）は、このＣＭＯＳイメージセンサにおける単位画素の回路構成を示している。
【図１０】図１０は、図９に示すＣＭＯＳイメージセンサを構成する半導体基板の画素領域および周辺回路領域での断面構造を示す図である。
【発明を実施するための形態】
【００６１】
以下、本発明の実施形態について図面を参照しながら説明する。
【００６２】
（実施形態１）
図１は、本発明の実施形態１による固体撮像装置を説明する図であり、図１（ａ）はこの固体撮像装置の全体構成を概略的に示し、図１（ｂ）はこの固体撮像装置における画素を構成する回路を示す図である。
【００６３】
この実施形態１の固体撮像装置１００ａは、行列状に配列した複数の画素を含む画素部１５１と、該画素部１５１における水平方向の画素列である画素行を選択する垂直走査回路１５３と、選択された画素行の各画素からのアナログ画素信号を信号処理によりデジタル画素信号に変換して保持するＡＤ変換部（ＡＤＣ）を含む信号処理回路１５４とを有している。この固体撮像装置１００ａは、信号処理回路１５４が各画素のデジタル画素信号を順次水平信号線１５５に出力するよう該信号処理回路１５４に走査信号を出力する水平走査回路１５２と、水平信号線１５５に出力されたデジタル画素信号を固体撮像装置１００ａの外部に出力する出力部１５７とを有している。さらにこの固体撮像装置１００ａは、該垂直走査回路１５３、該水平走査回路１５２および信号処理回路１５４にタイミング信号を供給するタイミング生成部１５６と、負電圧を発生する電圧発生回路１５８とを有している。
【００６４】
ここで、画素部１５１は第１導電型の半導体基板（以下、単に半導体基板という。）上に構成されており、該半導体基板上の画素部１５１が配置された画素領域の周辺領域には、上記垂直走査回路１５３、水平走査回路１５２、信号処理回路１５４、タイミング生成部１５６および電圧発生回路１５８が配置されており、これらは、画素部の各画素を構成する光電変換素子で入射光の光電変換により生成された信号電荷であるアナログ画素信号をデジタル画素信号に変換して画像信号として出力する周辺回路部を構成している。なお、ここでは、電圧発生回路１５８は負電圧を発生するものとする。ただし、電圧発生回路１５８で発生する電圧は負電圧に限定されるものではない。
【００６５】
図１に示す固体撮像装置１００ａの全体構成は一般的なＣＭＯＳ型固体撮像装置のものと同様のものであるが、この実施形態１の固体撮像装置１００ａは、図９および図１０に示す従来の固体撮像装置１０における画素部１１の構成を変更したものであり、具体的には転送ゲート電極の平面形状を変更することで、光電変換素子（フォトダイオード）の表面Ｐ層の不純物濃度を低減させたものである。
【００６６】
なお、従来の固体撮像装置１０は、画素を転送トランジスタ、リセットトランジスタ、増幅トランジスタおよびアドレストランジスタ（選択トランジスタ）を含む４トランジスタ構成としたものであるが、本発明の実施形態１の固体撮像装置は、画素を転送トランジスタ、リセットトランジスタおよび増幅トランジスタを含む３トランジスタ構成としている。ただし、本発明の実施形態１の固体撮像装置は、画素を３トランジスタ構成に代えて４トランジスタ構成としたものでもよいことは言うまでもない。
【００６７】
図１（ａ）に示すように、画素部１５１では複数の画素Ｐｘが行列状に配列されている。なお、ここでは説明の都合上、画素部１５１における紙面左から４列目の紙面上から３行目と４行目の画素を特に画素Ｐｘ１およびＰｘ２として以下に具体的な画素の構成を説明する。
【００６８】
まず、図１（ｂ）に示す画素の回路構成について説明する。
【００６９】
画素Ｐｘ１は、入射光の光電変換により信号電荷を生成する光電変換素子ＰＤ１と、該光電変換素子ＰＤ１で発生した信号電荷を転送信号Ｔｘ１に基づいて光電変換素子外部の信号電荷蓄積部ＦＤに転送する転送トランジスタＴｔ１と、信号電荷蓄積部ＦＤの信号電荷をリセット信号Ｒｓに基づいてリセットするリセットトランジスタＲｔと、該信号電荷蓄積部ＦＤに蓄積された信号電荷に応じて発生する信号電圧を増幅して読み出し信号線Ｌｒに出力する増幅トランジスタＡｔとを有している。
【００７０】
また、画素Ｐｘ２は、入射光の光電変換により信号電荷を生成する光電変換素子ＰＤ２と、該光電変換素子ＰＤ２で発生した信号電荷を転送信号Ｔｘ２に基づいて光電変換素子外部の信号電荷蓄積部ＦＤに転送する転送トランジスタＴｔ２と、信号電荷蓄積部ＦＤの信号電荷をリセット信号Ｒｓに基づいてリセットするリセットトランジスタＲｔと、該信号電荷蓄積部ＦＤに蓄積された信号電荷に応じて発生する信号電圧を増幅して読み出し信号線Ｌｒに出力する増幅トランジスタＡｔとを有している。
【００７１】
つまり、この画素部１５１では、画素Ｐｘを構成する回路は、上下に隣接して位置する２つの画素（例えば図１（ａ）および図１（ｂ）に示す画素Ｐｘ１と画素Ｐｘ２）がリセットトランジスタＲｔと増幅トランジスタＡｔとを共有する２画素共有の構成となっている。
【００７２】
ここで、リセットトランジスタＲｔは、ドレイン信号線Ｒｄと信号電荷蓄積部ＦＤとの間に接続され、この信号電荷蓄積部ＦＤには増幅トランジスタＡｔのゲート電極が接続されている。また、信号電荷蓄積部ＦＤと接地ノードとの間には転送トランジスタＴｔ１と光電変換素子ＰＤ１とが直列に接続され、同様に転送トランジスタＴｔ２と光電変換素子ＰＤ２が直列に接続されている。また光電変換素子ＰＤ１およびＰＤ２はフォトダイオードにより構成している。
【００７３】
次に、図２および図３を用いて本実施形態１の固体撮像装置における画素部の詳細な構造を説明する。
【００７４】
図２は、本発明の実施形態１による固体撮像装置を説明する平面図であり、図２（ａ）は、素子分離領域に対する不純物注入領域の配置を示し、図２（ｂ）は素子分離領域に対する転送トランジスタのゲート電極およびコンタクト部の配置を示している。
【００７５】
また、図３は図２（ｂ）のＡ−Ａ’線における断面図であり、図２（ａ）の平面図では、図１（ａ）に示す画素部１５１における一点鎖線で囲んだ部分Ｘについて、半導体基板に現われる種々の不純物注入領域の配置を示している。
【００７６】
本発明の実施形態１による固体撮像装置１００ａでは、ｐ型シリコン基板などの第１導電型の半導体基板１００に形成された画素部１５１を構成する各画素Ｐｘ、例えば画素Ｐｘ１およびＰｘ２は、半導体基板１００内に形成され、入射光の光電変換により信号電荷を生成する光電変換素子（つまり、フォトダイオード）ＰＤ１およびＰＤ２と、該半導体基板１００の第１主面上に形成され、該光電変換素子ＰＤ１およびＰＤ２で生成された信号電荷を転送するための転送トランジスタＴｔ１およびＴｔ２とを備えている。上記第１主面は、図３では半導体基板１００の上面（以下、基板表面ともいう。）であり、またこの図３では画素Ｐｘ１の転送トランジスタＴｔ１とその両側に位置する光電変換素子ＰＤ１および信号電荷蓄積部１０８（図１（ｂ）ではＦＤ）の構造を示している。なお、図３では、画素Ｐｘ１の断面構造を示しているが、他の画素Ｐｘもこの画素Ｐｘ１と同一である。
【００７７】
ここで、画素Ｐｘ１の光電変換素子ＰＤ１は、上記第１主面とは反対側の該半導体基板１００の第２主面から取り込んだ入射光を光電変換する第２導電型の光電変換領域（ｎ−型半導体領域）１０１と、該光電変換領域１０１での光電変換により生成された信号電荷を該半導体基板１００の第１主面側で蓄積する第２導電型の電荷蓄積領域（ｎ型半導体領域）１０２と裏面ｐ＋領域１１０とを有し、該転送トランジスタのゲート電極（以下転送ゲート電極ともいう。）１０７は、該電荷蓄積領域１０２の第１主面側の面の上方を覆うよう形成されている。ここで、第２主面は、図３では半導体基板１００の下面（以下基板裏面ともいう。）である。
【００７８】
また、この固体撮像装置１００ａでは、光電変換素子ＰＤ１は、第２導電型の電荷蓄積領域１０２の基板表面側に該電荷蓄積領域１０２を覆うよう形成された第１導電型の表面半導体領域（表面ｐ領域）１０３を有している。また画素Ｐｘ１は、該光電変換素子ＰＤ１で生成された信号電荷を蓄積する第２導電型の信号電荷蓄積部（電荷蓄積ｎ＋領域）１０８と、該光電変換素子外部の信号電荷蓄積部１０８と該光電変換素子の電荷蓄積領域１０２との間に配置され、該光電変換素子ＰＤ１の電荷蓄積領域１０２から該光電変換素子外部の信号電荷蓄積部１０８に該信号電荷を転送するための第１導電型の電荷転送領域（電荷転送部ｐ−領域）１０９とを備えている。この第１導電型の電荷転送領域（電荷転送部ｐ−領域）１０９は転送トランジスタＴｔ１のチャネル領域を含むものである。該表面ｐ領域１０３は、該電荷転送部ｐ−領域１０９の不純物濃度を超える不純物濃度を有する。
【００７９】
ここで、第２導電型の電荷蓄積領域（ｎ型半導体領域）１０２と第２導電型の信号電荷蓄積部（電荷蓄積ｎ＋領域）１０８とは、第１導電型の電荷転送領域（電荷転送部ｐ−領域）１０９を挟んで間隔を隔てて配置されている。電荷蓄積領域１０２と信号電荷蓄積部１０８との間隔の下限値は、短チャネル効果が実質的に生じない最小の距離以上であればよく、また、電荷蓄積領域１０２と信号電荷蓄積部１０８との間隔の上限値は、固体撮像装置における画素の集積度から決まる許容可能な最大の距離以下であればよい。すなわち、電荷蓄積領域１０２と信号電荷蓄積部１０８との間隔が、短チャネル効果が実質的に生じない最小の距離以上であり、かつ、固体撮像装置における画素の集積度から決まる許容可能な最大の距離以下である限り、本発明の範囲内である。電荷蓄積領域１０２と信号電荷蓄積部１０８との間隔は、例えば、０．２μｍ〜１．０μｍの範囲内である。現状では、短チャネル効果が実質的に生じない最小の距離は、０．２μｍであり、固体撮像装置における画素の集積度から決まる許容可能な最大の距離は、１．０μｍであるからである。しかしながら、微細加工技術の進展により、上記間隔の下限値は現状の下限値より小さくなる傾向にある。従って、将来的には、上記間隔の下限値は、現状の０．２μｍよりも小さい値（例えば、０．１μｍ）になるかもしれないが、いずれにしても、上述したように、電荷蓄積領域１０２と信号電荷蓄積部１０８との間隔が、短チャネル効果が実質的に生じない最小の距離以上であり、かつ、固体撮像装置における画素の集積度から決まる許容可能な最大の距離以下である限り、本発明の範囲内である。
【００８０】
また、第２導電型の電荷蓄積領域１０２、第１導電型の電荷転送領域１０９および第２導電型の電荷蓄積領域１０８は、該半導体基板１００に形成された第１導電型のウエル領域１０４により囲まれており、第２導電型の電荷蓄積領域１０２、第１導電型の電荷転送領域１０９および第２導電型の電荷蓄積領域１０８は、第２導電型の電荷蓄積領域１０８を共有する２画素毎に第１導電型のウエル領域１０４により電気的に分離されている。
【００８１】
また、該表面ｐ領域１０３は第１導電型のウェル領域１０４の不純物濃度以下の不純物濃度を有している。なお、第１導電型のウェル領域１０４の不純物濃度を１×１０１８ｃｍ−３以下とすることによりウエル領域１０４でのイオン注入ダメージを低減してこのウエル領域１０４でのノイズ電荷の発生を抑えることができる。
【００８２】
また、上記第１導電型の表面半導体領域１０３は、厚さが０．１μｍ〜０．３μｍのｐ型半導体層により構成されており、前記光電変換素子を構成する第２導電型の電荷蓄積領域１０２は、その不純物濃度のピーク位置が、前記半導体基板の第１主面からの深さが０．１５μｍ〜０．４０μｍの位置になるよう形成されている。
【００８３】
また、上下に隣接する光電変換素子ＰＤ１およびＰＤ２の間には素子分離領域１０５が位置し、水平方向に光電変換素子の配列ピッチと同一ピッチで並ぶ第２導電型の信号電荷蓄積領域１０８の間にも素子分離領域１０５が位置している。さらに、光電変換素子が配列されている上下２列の光電変換素子の配列領域と、リセットトランジスタＲｔや増幅トランジスタＡｔの帯状拡散領域１３１、１４１との間も、素子分離領域１０５により電気的に分離されている。
【００８４】
なお、この素子分離領域１０５は、半導体基板１００に形成したトレンチ内に酸化シリコンなどの絶縁性部材を充填してなる領域である。また、この半導体基板１００の裏面側には、裏面ｐ＋領域１１０が形成されている。
【００８５】
図２および図３を用いて、画素を構成する回路でのトランジスタの接続について説明する。
【００８６】
なお、図２（ａ）および図２（ｂ）では、図面が複雑になるのを避けるため、光電変換素子ＰＤ１およびＰＤ２の紙面左側の光電変換素子でのトランジスタ間の接続を示しているが、光電変換素子ＰＤ１およびＰＤ２でのトランジスタ間の接続と同一である。
【００８７】
上記帯状拡散領域１３１上には、２つのリセットトランジスタＲｔ１およびＲｔ２が形成され、リセット信号Ｒｓが印加される２つのリセットゲート電極１３２がこの帯状拡散領域１３１と交差するようゲート絶縁膜（図示せず）を介して配置されている。帯状拡散領域１３１におけるこれら２つのリセットゲート電極１３２の間の共通ドレイン領域にはコンタクト部１３４を介して行選択のためのドレイン信号Ｒｄが印加される。また、一方のリセットトランジスタＲｔ１のソース領域はコンタクト部１３３を介して信号電荷蓄積部（ＦＤ部）１０８につながる配線１１２ｂに接続されている。他方のリセットトランジスタＲｔ２のソース領域は、図１に示す画素部１５１の１行目の画素と２行目の画素に共通の信号電荷蓄積部（ＦＤ部）に接続されている。
【００８８】
また、帯状拡散領域１４１上には、２つの増幅トランジスタＡｔ１およびＡｔ２が形成され、増幅ゲート電極１４２がこの帯状拡散領域１４１と交差するようゲート絶縁膜（図示せず）を介して配置されている。帯状拡散領域１４１におけるこれら２つの増幅ゲート電極１４２の間の共通ドレイン領域にはコンタクト部１４４を介して電源電圧Ｖｄｄ（例えば２．５Ｖ）が印加される。また、一方の増幅トランジスタＡｔ１のソース領域はコンタクト部１４３を介して読み出し信号線Ｌｒに接続されている。他方の増幅トランジスタＡｔ２のソース領域もコンタクト部１４３を介して同一画素列に対応する読み出し信号線Ｌｒに接続されている。さらに、一方の増幅トランジスタＡｔ１のゲート電極１４２は、信号電荷蓄積部（ＦＤ部）１０８につながる配線１１２ｂに接続されている。他方の増幅トランジスタＡｔ２のゲート電極１４２は、図１に示す画素部１５１の５行目の画素と６行目の画素に共通の信号電荷蓄積部（ＦＤ部）に接続されている。
【００８９】
また、転送ゲート電極１０７はコンタクト部１１１ａを介して配線層１１２ａに接続され、また、信号電荷蓄積部（フローティングディフュージョン部）１０８は、コンタクト部１１１ｂを介して配線層１１２ｂに接続されている。ここで、配線層１１２ａおよび１１２ｂは、転送ゲート電極１０７上に層間絶縁膜（図示せず）を介して形成された配線材料膜をパターニングして形成したものである。
【００９０】
なお、以下は、本発明の固体撮像装置を構成する半導体基板および各半導体領域の不純物濃度である。
【００９１】
フォトダイオードを構成する第２導電型の光電変換領域（ｎ−型半導体領域）１０１の不純物濃度は１×１０１５ｃｍ−３〜５×１０１６ｃｍ−３である。フォトダイオードを構成するｎ型電荷蓄積領域１０２の不純物濃度は１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３である。さらに、第２導電型の電荷蓄積領域（ｎ型半導体領域）１０２の表面に形成される表面ｐ領域１０３の不純物濃度は１×１０１６ｃｍ−３〜５×１０１７ｃｍ−３であり、第１導電型のウェル領域（ｐウェル領域）１０４の不純物濃度は５×１０１６ｃｍ−３〜１×１０１８ｃｍ−３である。また、第２導電型の信号電荷蓄積部であるＦＤ（フローティングディフュージョン）部１０８の不純物濃度は１×１０１７ｃｍ−３〜１×１０２０ｃｍ−３、電荷転送部ｐ−領域１０９の不純物濃度は５×１０１５ｃｍ−３〜１×１０１７ｃｍ−３であり、裏面ｐ＋領域１１０の不純物濃度は１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３である。
【００９２】
次に本実施形態１の固体撮像装置の動作について説明する。
【００９３】
このような構成の本実施形態１の固体撮像装置１００では、読み出し動作は図９に示す従来の固体撮像装置と同様に行われる。
【００９４】
以下、本実施形態１による固体撮像装置での読み出し動作について図１（ａ）および図１（ｂ）を用いて簡単に説明する。
【００９５】
タイミング生成部１５６からのタイミング信号により垂直走査回路１５３が画素部の画素行を選択し、選択された画素行の画素信号が信号処理回路１５４に出力され、この信号処理回路１５４で、固定ノイズパターンを除去する処理が行われる。そして、タイミング生成部１５６からのタイミング信号により水平走査回路１５２が、信号処理回路１５４が各画素のデジタル画素信号を順次水平信号線１５５に出力するよう該信号処理回路１５４に走査信号を出力すると、水平信号線１５５に出力されたデジタル画素信号が出力部１５７から固体撮像装置１００ａの外部に出力される。
【００９６】
そして、この実施形態１の固体撮像装置では、光電変換素子で入射光の光電変換により信号電荷を生成して蓄積する電荷蓄積期間に、転送ゲート電極１０７と第１導電型の表面半導体領域１０３との間に、該転送ゲート電極の電位が該第１導電型の表面半導体領域１０３の電位に対して低くなるよう、０．１Ｖ〜１．０Ｖの電位を印加する。
【００９７】
図４は、このような固体撮像装置の動作を説明する図である。
【００９８】
例えば、この固体撮像装置１００ａでは、半導体基板の第１主面側に画素部の周辺に位置するよう配置された周辺回路部の１つである電圧発生回路１５８により、前記電荷蓄積期間には、０．１Ｖ〜１．０Ｖの負電圧が生成されて転送ゲート電極１０７に印加され、かつ、前記画素部における前記第１導電型の表面半導体領域１０３の電位が、第１導電型のウェル領域１０４、第１導電型の裏面半導体領域１０１などを通じて該画素部１５１以外の周辺回路部の接地電位に固定される。
【００９９】
図４（ａ）は、光電変換して信号電荷を蓄積する期間のポテンシャル分布を示している。
【０１００】
信号電荷蓄積部１０８（ＦＤ部）に１Ｖ〜５Ｖの電圧を印加するとともに、転送ゲート電極１０７には、接地電位より０．１Ｖ〜１．０Ｖの範囲の負電位を与えることにより電荷蓄積領域１０２はその表面でのホール濃度が安定するよう電位固定され、ノイズ電荷発生が抑制される。また、電荷蓄積領域１０２に集まった過剰電荷は、図４（ａ）におけるＢ−Ｂ’−Ｂ’’に示す経路でのポテンシャル勾配により信号電荷蓄積部（ＦＤ部）１０８に排出される。
【０１０１】
また、電荷蓄積期間に光電変換素子に蓄積された信号電荷を信号電荷蓄積部（ＦＤ部）１０８に転送する電荷転送期間には、転送ゲート電極１０７と第１導電型の表面半導体領域１０３との間に、該転送ゲート電極１０７の電位が該第１導電型の表面半導体領域１０３の電位に対して高くなるよう正の電位差が与えられる。
【０１０２】
図４（ｂ）は、信号電荷を転送する期間のポテンシャル分布を示している。
【０１０３】
転送ゲート電極１０７及び信号電荷蓄積部１０８に２Ｖ〜５Ｖの範囲の電源電圧を印加することにより、表面ｐ領域１０３および電荷蓄積領域１０２のポテンシャルが変調され、電荷蓄積領域１０２に溜まった信号電荷は、図４（ｂ）におけるＣ−Ｃ’−Ｃ’’に示す経路でのポテンシャル勾配を辿ってＦＤ部１０８に読みだされる。
【０１０４】
このように電荷蓄積期間に、転送ゲート電極１０７と第１導電型の表面半導体領域１０３との間に、該転送ゲート電極１０７の電位が該第１導電型の表面半導体領域１０３の電位に対して低くなるよう電位を印加することにより、第１導電型の表面半導体領域１０３での安定なホール濃度が確保され、熱的に発生したキャリア（電子）の寿命が短くなり、ノイズ電荷が低減される。
【０１０５】
次に本発明の実施形態１による固体撮像装置を製造する方法について説明する。
【０１０６】
図５は、本発明の実施形態１による固体撮像装置を製造する方法を説明する図であり、図５（ａ）〜図５（ｆ）は、この製造方法における主要工程での固体撮像装置の断面構造を示している。
【０１０７】
まず、第１導電型の半導体基板（例えば、ｐ型シリコン基板）１００に素子分離領域１０５を形成する。この素子分離領域１０５は、上記ｐ型シリコン基板１００の表面にトレンチを形成し、該トレンチに酸化物などの絶縁性材料を埋め込むことにより形成される。図２（ａ）では、太い実線が素子分離領域の境界を示している。
【０１０８】
その後該ｐ型シリコン基板１００にｐウエル領域１０４を形成し、さらにｐウエル領域１０４にフォトダイオードの第２導電型の光電変換領域としてｎ−型半導体領域１０１を形成し、さらにこのｎ−型半導体領域１０１の表面領域に電荷転送部ｐ−領域１０９を形成する。
【０１０９】
次に、イオン注入保護膜１１３ｂを形成した後、図５（ａ）に示すように開口部１２０ａを有するレジストマスク１２０を用いて、リン（Ｐ＋）あるいは砒素（Ａｓ＋）などｎ型不純物を選択的にイオン注入することにより、光電変換素子であるフォトダイオードを構成する第２導電型の電荷蓄積領域としてｎ型半導体領域１０２を形成する（図５（ｂ））。
【０１１０】
続いて、図５（ｂ）に示すように、同一レジストマスク１２０を用いてボロン（Ｂ＋）あるいはＢＦ２＋などｐ型不純物のイオン注入を行うことにより、第１導電型の表面半導体領域として表面ｐ領域１０３を形成する。
【０１１１】
次に、上記レジストマスク１２０を除去した後、図５（ｃ）に示すように半導体基板内に周辺回路部における半導体素子を構成する半導体領域を形成し、その後、イオン注入保護膜１１３ｂを除去し、表面にゲート絶縁膜１１３ａを形成する。さらに、ポリシリコン等の電極材料をＣＶＤ法などにより堆積し、この電極材料をドライエッチング等、例えばプラズマエッチングの手法により異方性エッチングすることにより転送ゲート電極１０７を形成する（図５（ｄ））。
【０１１２】
このとき、転送ゲート電極１０７は図５（ｄ）に示すように、表面ｐ領域１０３の基板表面側の面の上方を覆うとともに、電荷蓄積ｎ＋領域１０８の形成領域を除いた電荷転送部ｐ−領域１０９の基板表面側の面の上方を覆っている。
【０１１３】
続けて、開口部１２１ａを有するレジストマスク１２１を用いて、転送ゲート電極１０７の開口部にリン（Ｐ＋）あるいは砒素（Ａｓ＋）などｎ型不純物のイオン注入を行うことにより、電荷読み出し領域となるフローティングディフュージョン（ＦＤ）領域（つまり、電荷蓄積ｎ＋領域）１０８を形成する（図５（ｅ））。
【０１１４】
次に、層間絶縁膜（図示せず）を形成した後、コンタクト部１１１ａ，１１１ｂを形成し、配線層１１２ａ，１１２ｂを形成する。このとき、転送ゲート電極１０７や電荷蓄積ｎ＋領域１０８上だけでなく、リセットトランジスタＲｔや増幅トランジスタＡｔのゲート電極及びソースドレイン領域上にもコンタクト部１３３、１３４、１４３、１４４を形成し、リセットトランジスタＲｔのソース領域と電荷蓄積ｎ＋領域１０８との接続、及び増幅トランジスタＡｔのゲート電極と電荷蓄積ｎ＋領域１０８との接続を行う。
【０１１５】
さらにこのとき周辺回路を構成するトランジスタなどの半導体素子間を配線層により接続するようにしてもよい。
【０１１６】
その後、上記ｐ型シリコン基板１００を支持基板に貼り合せる支持基板貼り合わせ工程、および該ｐ型シリコン基板１００の裏面側を研磨して該ｐ型シリコン基板１００を薄くするシリコン層薄膜化工程を経て、ｎ−型半導体領域１０１の裏面側が光入射面として露出した段階で、該ｎ−型半導体領域１０１の裏面に対して不純物を導入して熱処理を行う不純物導入及び熱処理工程により裏面ｐ＋領域１１０を形成する(図５（ｆ）)。
【０１１７】
次に、作用効果について説明する。
【０１１８】
まず、本発明の実施形態１による固体撮像装置１００ａとこれと対比される従来の固体撮像装置１０とでは、図３と図１０との対比から分かるように、転送ゲート電極が覆う領域が異なっている。
【０１１９】
つまり、本発明の実施形態１による固体撮像装置１００ａでは、転送ゲート電極１０７は、各画素の第１導電型の電荷転送領域（電荷転送部ｐ−領域）１０９の第１主面側の面の上方だけでなく、各画素の第２導電型の電荷蓄積領域（ｎ型電荷蓄積領域）１０２の第１主面側の面の上方を覆うよう配置されている（図３）のに対し、従来の固体撮像装置１０では、転送トランジスタ４６のゲート電極４６ａは電荷転送Ｐ−層４８上にのみ形成されており、転送トランジスタ４６のゲート電極４６ａは、光電変換素子（つまりフォトダイオード）３７を構成する電荷蓄積Ｎ＋領域４４の基板表面側の面の上方を覆っていない（図１０参照）。
【０１２０】
また、本発明の実施形態１による固体撮像装置１００ａとこれと対比される従来の固体撮像装置１０とでは、図３と図１０との対比から分かるように、ｎ型電荷蓄積領域１０２の表面側に形成される表面ｐ領域の不純物濃度が異なる。つまり、本発明の実施形態１による固体撮像装置１００ａでは、ｎ型電荷蓄積領域１０２の表面側に形成される第１導電型の表面半導体領域（表面ｐ領域）１０３の不純物濃度が、ｐ型ウエル領域１０４の不純物濃度以下の不純物濃度となっており、従来の固体撮像装置１０における表面Ｐ＋層４５の不純物濃度より低くなっている。
【０１２１】
つまり、図１０に示す従来構造における、光電変換素子の表面へのゲート電極エッチングによるプラズマダメージと、表面Ｐ＋層４５形成のための高濃度イオン注入によるイオン注入ダメージを無くすことができる。これによりこのような従来構造における、埋め込みフォトダイオード構造とするための表面Ｐ＋層４５の不純物濃度を下げて、この表面Ｐ＋層４５から電荷転送Ｐ−層４８への遷移領域での不純物濃度の急激な変化を無くすことにより、電荷転送領域での不純物濃度を低下させて、ノイズ電荷抑制と飽和電荷量確保を両立することができる。つまり、表面Ｐ＋層４５から電荷転送Ｐ−層４８への遷移領域が無くなることにより転送特性確保が容易となる。このようにフォトダイオード（光電変換素子）の表面が転送ゲート電極で覆われることにより、電荷蓄積時にはホール濃度が安定に保持され、ノイズ電荷による雑音への影響が抑制される。
【０１２２】
このように本実施形態１による固体撮像装置１００ａでは、光電変換素子ＰＤ１およびＰＤ２の第２導電型の電荷蓄積領域（ｎ型半導体領域）１０２の第１主面側の面の上方が転送ゲート電極１０７で覆われているので、光電変換素子の第２導電型の電荷蓄積領域（ｎ型半導体領域）１０２およびその上の表面ｐ領域１０３が転送ゲート電極１０７の形成プロセスでのプラズマエッチングによるダメージを受けることがなく、結晶欠陥に起因するノイズ電荷の発生を抑えることができる。
【０１２３】
このため、光電変換素子の電荷蓄積領域１０２でのノイズ電荷の発生が抑えられることとなる。従って、光電変換素子の電荷蓄積領域１０２の表面領域に形成する第１導電型の表面半導体領域（表面ｐ領域）１０３の不純物濃度を低くしても、ノイズ電荷の発生量が抑えられていることからノイズ電荷による雑音が顕著になることはない。
【０１２４】
その結果、このフォトダイオードの第２導電型の電荷蓄積領域１０２に隣接する第１導電型の電荷転送領域１０９の不純物濃度を低く抑えることができる。これにより転送ゲート電極１０７の電位変化に対する第１導電型の電荷転送領域１０９でのポテンシャル変化量を大きくすることができ、電荷転送効率を高めることができる。
【０１２５】
また、光電変換素子の第２導電型の電荷蓄積領域（ｎ型半導体領域）１０２を囲うｐウェル領域（第１導電型のウェル領域）１０４の半導体表面への露出領域の上方を全て転送ゲート電極で覆っているので、ｐウェル領域１０４は、転送ゲート電極の形成プロセスでのプラズマエッチングによるダメージを受けることがなく、このｐウェル領域の結晶性を良好なものとできる。このため、ｐウエル領域１０４で結晶欠陥などに起因するノイズ電荷の発生を抑制でき、さらにこれに伴うｐウエル領域１０４の低不純物濃度化によりイオン注入ダメージを低減することができ、これによっても結晶欠陥などに起因するノイズ電荷の発生を抑制できる。
【０１２６】
また、電荷蓄積ｎ＋領域（ＦＤ部）１０８以外の半導体基板内の不純物領域を全て、転送ゲート電極形成前に形成するので、ＦＤ部１０８以外の半導体基板内の不純物領域は、転送ゲート電極の形成時のプラズマエッチングのダメージを受けていない状態で形成されることとなり、良好な結晶性を確保することができ、リーク電流などの特性劣化の原因を排除することができる。
【０１２７】
また、電荷蓄積時に転送ゲート電極に負バイアスを印加することにより表面ｐ領域１０３にホール濃度が安定に保持され、表面ｐ領域１０３の低濃度化をノイズ電荷による雑音への影響を抑えつつ実現することができる。
（実施形態２）
図６は、本発明の実施形態２による固体撮像装置を説明する平面図であり、図６（ａ）は、素子分離領域に対する不純物注入領域の配置を示し、図６（ｂ）は素子分離領域に対する転送トランジスタのゲート電極およびコンタクト部の配置を示している。また図７は、図６（ｂ）のＡ−Ａ’線における断面図を示している。
【０１２８】
この実施形態２による固体撮像装置１００ｂは、実施形態１による固体撮像装置１００ａにおける第１導電型の電荷転送領域（電荷転送部ｐ−領域）１０９および第２導電型の信号電荷蓄積部（電荷蓄積ｎ＋領域）１０８の配置を変更したものである。
【０１２９】
つまり、この実施形態２の固体撮像装置１００ｂでは、行方向に配列されている隣接する第１導電型の電荷蓄積領域１０２の間に第２導電型の信号電荷蓄積部（電荷蓄積ｎ＋領域）１０８ａを配置し、この第２導電型の信号電荷蓄積部１０８ａと、対応する第１導電型の電荷蓄積領域１０２との間に、第１導電型の電荷転送領域１０９ａを配置したものであり、第１導電型の電荷転送領域１０９ａは第２導電型の信号電荷蓄積部１０８ａを囲むように配置されている。
【０１３０】
その他の構成は、実施形態１の固体撮像装置と同一である。
【０１３１】
なお、この実施形態２の固体撮像装置１００ｂにおいても、帯状拡散領域１３１上には、２つのリセットトランジスタＲｔ１およびＲｔ２が形成され、リセット信号Ｒｓが印加される２つのリセットゲート電極１３２がこの帯状拡散領域１３１と交差するようゲート絶縁膜（図示せず）を介して配置されている。これら帯状拡散領域１３１の２つのリセットゲート電極１３２の間の共通ドレイン領域にはコンタクト部１３４を介してドレイン信号Ｒｄが印加される。また、一方のリセットトランジスタＲｔ１のソース領域はコンタクト部１３３を介して第２導電型の信号電荷蓄積部（ＦＤ部）１０８ａにつながる配線１１２ｂに接続されている。他方のリセットトランジスタＲｔ２のソース領域は、図１に示す画素部１５１の１行目の画素と２行目の画素に共通の第２導電型の信号電荷蓄積部（ＦＤ部）に接続されている。
【０１３２】
また、帯状拡散領域１４１上には、２つの増幅トランジスタＡｔ１およびＡｔ２が形成され、増幅ゲート電極１４２がこの帯状拡散領域１４１と交差するようゲート絶縁膜（図示せず）を介して配置されている。これら帯状拡散領域１４１の２つの増幅ゲート電極１４２の間の共通ドレイン領域にはコンタクト部１４４を介して電源電圧Ｖｄ（例えば２．５Ｖ）が印加される。また、一方の増幅トランジスタＡｔ１のソース領域はコンタクト部１４３を介して読み出し信号線Ｌｒに接続されている。他方の増幅トランジスタＡｔ２のソース領域もコンタクト部１４３を介して同一画素列に対応する読み出し信号線Ｌｒに接続されている。さらに、一方の増幅トランジスタＡｔ１の増幅ゲート電極１４２は、信号電荷蓄積部（ＦＤ部）１０８につながる配線１１２ｂに接続されている。他方の増幅トランジスタＡｔ２のゲート電極は、図１に示す画素部１５１の５行目の画素と６行目の画素に共通の信号電荷蓄積部（ＦＤ部）に接続されている。
【０１３３】
次に、本実施形態２による固体撮像装置の作用効果について説明する。
【０１３４】
このような構成の固体撮像装置１００ｂでは、第２導電型の信号電荷蓄積部（ＦＤ部）１０８ａは転送ゲート電極１１７の開口１１７ａ内に配置されており、素子分離領域１０５と接しない。このため、平行して配置される転送ゲート電極１１７（図６（ｂ）では上下に隣接して配置されている転送ゲート電極）をより近接して配置することが可能になり、画素面積の縮小が可能となる。
【０１３５】
また、図６（ａ）に示す画素部の配置では、第２導電型の信号電荷蓄積部（ＦＤ部）１０８ａと素子分離領域１０５に付随するｐウェル領域１０４とを電荷転送部ｐ−領域１０９ａを介して配置することが可能になり、電荷転送部ｐ−領域１０９の面積拡大が容易となる。
【０１３６】
つまり、実施形態１の固体撮像装置１００ａでは、第２導電型の信号電荷蓄積部１０８の左右両側にｐウエル領域１０４が配置されているため、第１導電型の電荷転送領域１０９の幅は、第２導電型の信号電荷蓄積部１０８の幅に制約されることとなるのに対し、実施形態２の固体撮像装置１００ａでは、第２導電型の信号電荷蓄積部１０８はｐウエル領域１０４からは離れて配置されているので、光電変換素子の第２導電型の電荷蓄積領域から第２導電型の信号電荷蓄積部１０８ａに至る転送経路を含む電荷転送部ｐ−領域１０９ａを、第２導電型の信号電荷蓄積部１０８ａの周囲を囲むよう配置することができる。
【０１３７】
このため、電荷転送部ｐ−領域１０９ａの面積を増大させることができ、電荷転送部ｐ−領域１０９ａの周囲に位置するｐウエル領域１０４からの不純物拡散による電荷転送部ｐ−領域１０９ａの面積の縮小を抑えることができる。このため、さらなる転送特性の向上が可能となる。
【０１３８】
このように本実施形態２による固体撮像装置によれば、上記実施形態１の効果に加えて、平行して配置される転送ゲート電極１１７をより近接して配置することで画素面積の縮小が可能となり、また、電荷転送部ｐ−領域１０９ａの面積拡大が容易となるという効果が得られる。
【０１３９】
この結果、ノイズや残像をより抑制した高画質な画像を得ることができる固体撮像装置が実現できる。
【０１４０】
なお、上記実施形態１および２では、光電変換素子ＰＤ１およびＰＤ２の第２導電型の電荷蓄積領域１０２の第１主面側の面の上方を転送ゲート電極１０７で覆うことにより、光電変換素子の第２導電型の電荷蓄積領域１０２およびその上の表面ｐ領域１０３が転送ゲート電極１０７の形成プロセスでのプラズマエッチングによるダメージを受けるのを回避して、第１導電型の表面半導体領域（表面ｐ領域）１０３の不純物濃度をｐウエル領域１０４の不純物濃度以下の濃度にして、光電変換素子の第２導電型の電荷蓄積領域１０２の表面領域に形成する第１導電型の表面半導体領域（表面ｐ領域）１０３の低濃度化を実現しているが、光電変換素子の第２導電型の電荷蓄積領域１０２の表面領域に形成する第１導電型の表面半導体領域（表面ｐ領域）１０３の不純物濃度の低濃度化は、光電変換素子ＰＤ１およびＰＤ２の第２導電型の電荷蓄積領域１０２の第１主面側の面の上方を転送ゲート電極１０７で覆うことにより実現するものに限定されるものではない。
【０１４１】
例えば、転送ゲート電極１０７の形成プロセスで用いるエッチング処理として、光電変換素子の第２導電型の電荷蓄積領域１０２の表面領域に及ぼすダメージの少ないものを用いることによっても光電変換素子の第２導電型の電荷蓄積領域１０２の表面領域に形成する第１導電型の表面半導体領域（表面ｐ領域）１０３の不純物濃度の低濃度化は実現される。
【０１４２】
つまり、結果として、第１導電型の表面半導体領域（表面ｐ領域）１０３の不純物濃度がｐウエル領域１０４の不純物濃度以下の濃度に低濃度化されたものは、どのような方法でこれを実現したものであるかにかかわらず本発明の範囲内のものである。
【０１４３】
さらに、上記実施形態１および２では、特に説明しなかったが、上記実施形態１および２の固体撮像装置の少なくともいずれかを撮像部に用いた、例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの、画像入力デバイスを有した電子情報機器について以下簡単に説明する。
（実施形態３）
図８は、本発明の実施形態３として、実施形態１あるいは２の固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【０１４４】
図８に示す本発明の実施形態３による電子情報機器９０は、本発明の上記実施形態１および２の固体撮像装置１００ａおよび１００ｂの少なくともいずれかを、被写体の撮影を行う撮像部９１として備えたものであり、このような撮像部による撮影により得られた高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部９２と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示手段９３と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信手段９４と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力手段９５とのうちの少なくともいずれかを有している。
【０１４５】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１４６】
本発明は、固体撮像装置およびその駆動方法、固体撮像装置の製造方法、並びに電子情報機器の分野において、ノイズや残像をより抑制した高画質な画像を得られる固体撮像装置を実現することができる。
【符号の説明】
【０１４７】
３７  フォトダイオード
４１  Ｎ−型シリコン基板
４２  裏面Ｐ＋層
４３  Ｐウェル
４４  電荷蓄積Ｎ＋領域
４４ａ  Ｎ−型領域
４５  表面Ｐ＋層
４６  転送トランジスタ
４７  ＦＤ（フローティングディフュージョン）
４８  電荷転送Ｐ−層
４９  Ｐウェル
５０  Ｎウェル
９０  電子情報機器
９１  撮像部
９２  メモリ部
９３  表示手段
９４  通信手段
９５  画像出力手段
１００  第１導電型半導体基板（ｐ型シリコン基板）
１００ａ、１００ｂ  固体撮像装置
１０１  第２導電型の光電変換領域（ｎ−型半導体領域）
１０２  第２導電型の電荷蓄積領域（ｎ型半導体領域）
１０３  第１導電型の表面半導体領域（表面ｐ領域）
１０４  第１導電型のウェル領域（ｐウェル領域）
１０５  素子分離領域
１０７  転送ゲート電極
１０８、１０８ａ  第２導電型の信号電荷蓄積部（電荷蓄積ｎ＋領域）
１０９、１０９ａ  第１導電型の電荷転送領域（電荷転送部ｐ−領域）
１１０  第１導電型の裏面半導体領域（裏面ｐ＋領域）
１１１ａ、１１１ｂ  コンタクト部
１１２ａ、１１２ｂ  配線層
１１３ａ  ゲート絶縁膜
１１３ｂ  イオン注入保護膜
１２０、１２１  レジスト
１２０ａ、１２１ａ  レジスト開口部
【図１】
0005508356.tif 000002
【図８】
0005508356.tif 000003
【図９】
0005508356.tif 000004
【図１０】
0005508356.tif 000005
【図２】
0005508356.tif 000006
【図３】
0005508356.tif 000007
【図４】
0005508356.tif 000008
【図５】
0005508356.tif 000009
【図６】
0005508356.tif 000010
【図７】
0005508356.tif 000011