(57)【特許請求の範囲】
【請求項１】
ゲート電極及び第１の配線を有し、
前記ゲート電極及び前記第１の配線上に、第１の絶縁膜を有し、
前記第１の絶縁膜上に、半導体膜を有し、
前記半導体膜上に、第２の絶縁膜を有し、
前記第２の絶縁膜上に、第２の配線を有し、
トランジスタは、前記ゲート電極と、前記第１の絶縁膜と、前記半導体膜と、を有し、
前記トランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記トランジスタのゲート電極は、前記第２の配線と電気的に接続され、
前記第１の絶縁膜は、シリコンを有し、
前記半導体膜は、多結晶半導体を有し、
前記トランジスタにおいて前記半導体膜と前記ゲート電極とが重なる領域は、前記第２の配線と重なる領域を有することを特徴とする液晶表示装置。
【請求項２】
請求項１において、
前記第１の配線及び前記ゲート電極は、同一の導電膜をエッチング加工する工程を経て形成されたものであることを特徴とする液晶表示装置。
【請求項３】
請求項１又は請求項２において、
フレキシブルプリント配線を有することを特徴とする液晶表示装置。
【請求項４】
請求項３において、
前記液晶表示装置と、
操作スイッチ、又はアンテナと、を有することを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された集積回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子装置に関する。尚、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子装置は全て半導体装置の範疇に含まれるものとする。
【背景技術】
【０００２】
半導体薄膜（厚さ数〜数百nm程度）を用いて薄膜トランジスタ（ＴＦＴ）を作製する技術が開発されている。ＴＦＴは液晶表示装置のスイッチング素子として実用化が進み、最近ではＣＭＯＳ回路を形成し、ガラスなどの基板上に集積回路を形成することも可能となっている。
【０００３】
液晶表示装置では、画質の高精細化に対応するため、画素電極をマトリクス状に配置し、画素電極の各々に接続するスイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶表示装置が主流となりつつある。このアクティブマトリクス型液晶表示装置には、大別して透過型と反射型の二種類が知られている。
特に、反射型の液晶表示装置は、透過型の液晶表示装置と比較して、バックライトを使用しないため、消費電力が少ないといった長所を有し、携帯型情報端末やビデオカメラ用の直視型表示装置としての需要が高まっている。
【０００４】
反射型のアクティブマトリクス型液晶表示装置は、液晶の光学変調作用を利用して、入射光が画素電極で反射して装置外部に出力される状態と、入射光が装置外部に出力されない状態とを選択し、明と暗の表示を行わせ、さらにそれらを組み合わせることで画像表示を行うものである。一般に反射型の液晶表示装置における画素電極は、アルミニウムや銀などの光反射率の高い導電性材料を用いている。
【０００５】
いずれにしても、画質の高精細化が進むにつれ、必然的に画素一つ当たりのサイズは微細化する。その結果、画素部においてＴＦＴ、ソース配線、ゲート配線などが占める面積の割合が大きくなり、開口率が低下してしまう。従って、規定の画素サイズの中で各画素の高開口率を得るためには、画素の回路構成に必要な回路要素を効率よくレイアウトすることが不可欠となってくる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
規定の画素サイズの中で高開口率を実現するためには、画素部の回路構成に必要な要素を効率よく配置することが不可欠となる。
【０００７】
本発明は、このような課題を鑑みて導き出されたものであり、画素部に形成される画素電極やゲート配線及びソース配線の配置を適したものとして、かつ、マスク数及び工程数を増加させることなく高い開口率を実現した画素構造を有するアクティブマトリクス型表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、ブラックマトリクスを形成するための遮光膜を用いることなくＴＦＴを遮光し、さらに画素と画素との間から漏洩する光を遮断する構造を特徴としている。そのような構造を有する本発明の構成は、絶縁表面上のゲート電極及びソース配線と、前記ゲート電極及びソース配線上の第１の絶縁膜と、前記第１の絶縁膜上の半導体膜と、前記半導体膜上の第２の絶縁膜と、前記第２の絶縁膜上の前記ゲート電極と接続するゲート配線と、前記ソース配線と前記半導体膜とを接続する接続電極と、前記半導体膜と接続する画素電極とを有することを特徴としている。
【０００９】
また、他の発明の構成は、絶縁表面上の第１のゲート電極と第２のゲート電極とソース配線と、前記第１及び第２のゲート電極とソース配線上の第１の絶縁膜と、前記第１の絶縁膜上に、ソース領域及びドレイン領域とチャネル形成領域とを有る第１の半導体膜と、前記第２のゲート電極と重なる第２の半導体膜と、前記第１及び第２の半導体膜上の第２の絶縁膜と、前記第２の絶縁膜上に前記ゲート電極と接続するゲート配線と、前記ソース配線と前記ソース領域と接続する接続電極と、前記ドレイン領域と前記第２の半導体膜とに接続する画素電極とを有することを特徴としている。
【００１０】
このような発明の構成において、前記画素電極の一方の端部は、前記ソース配線上に形成することにより、遮光膜を兼ねることができ、画素部において画素電極が占める面積の割合を大きくすることができる。
【００１１】
また、他の発明の構成は、絶縁表面上にゲート電極とソース配線を形成する第１の工程と、前記ゲート電極上に第１の絶縁膜を形成する第２の工程と、前記第１の絶縁膜上に半導体膜を形成する第３の工程と、前記半導体膜上に第２の絶縁膜を形成する第４の工程と、前記第２の絶縁膜上に、前記ゲート電極と接続するゲート配線と、前記ソース配線と前記半導体膜とを接続する接続電極と、前記半導体膜と接続する画素電極とを形成する第５の工程とを有することを特徴としている。
【００１２】
また、他の発明の構成は、絶縁表面上にゲート電極とソース配線を形成する第１の工程と、前記ゲート電極上に第１の絶縁膜を形成する第２の工程と、前記第１の絶縁膜上に半導体膜を形成する第３の工程と、前記半導体膜にソース領域及びドレイン領域を形成する第４の工程と、前記半導体膜上に第２の絶縁膜を形成する第５の工程と、前記第２の絶縁膜上に、前記ゲート電極と接続するゲート配線と、前記ソース配線と前記ソース領域とを接続する接続電極と、前記ドレイン領域と接続する画素電極とを形成する第６の工程とを有することを特徴としている。
【００１３】
また、他の発明の構成は、絶縁表面上に第１のゲート電極と第２のゲート電極とソース配線を形成する第１の工程と、前記第１及び第２のゲート電極上に第１の絶縁膜を形成する第２の工程と、前記第１の絶縁膜上に、前記第１のゲート電極と重なる第１の半導体膜と、前記第２のゲート電極と重なる第２の半導体膜とを形成する第３の工程と、前記第１の半導体膜にソース領域及びドレイン領域を形成する第４の工程と、前記半導体膜上に第２の絶縁膜を形成する第５の工程と、前記第２の絶縁膜上に、前記ゲート電極と接続するゲート配線と、前記ソース配線と前記ソース領域とを接続する接続電極と、前記ドレイン領域と前記第２の半導体膜と接続する画素電極とを形成する第６の工程とを有することを特徴としている。
【００１４】
上記工程に従えば、画素電極の一方の端部は、ソース配線上に形成することにより、ソース配線が遮光膜を兼ねる画素構造を形成することが可能となり、画素部において画素電極が占める面積の割合を大きくすることができる。
【発明の効果】
【００１５】
本発明の画素構造とすることにより、画素部に占める画素電極の割合を大きくすることが可能となり、反射型のアクティブマトリクス型液晶表示装置において開口率を向上させることができる。その結果、反射型の液晶表示装置のいずれにおいても明るく鮮明な画像表示を可能とする。
【図面の簡単な説明】
【００１６】
【図１】本発明の液晶表示装置における画素の構成を説明する上面図。
【図２】駆動回路のＴＦＴ、画素ＴＦＴの作製工程を説明する上面図。
【図３】液晶表示装置における画素の構成を説明する回路図。
【図４】駆動回路のＴＦＴ、画素ＴＦＴの作製工程を説明する断面図。
【図５】駆動回路のＴＦＴ、画素ＴＦＴの作製工程を説明する断面図。
【図６】駆動回路のＴＦＴ、画素ＴＦＴの作製工程を説明する断面図。
【図７】反射型の液晶表示装置における画素の構成を説明する断面図。
【図８】反射型の液晶表示装置における画素の構成を説明する上面図。
【図９】透過型液晶表示装置の画素部の構造を説明する断面図。
【図１０】液晶表示装置の構成を説明する断面図。
【図１１】液晶表示装置の主要構成要素の組み立て図。
【図１２】フロントライトを用いた反射型液晶表示装置の構成を説明する図。
【図１３】ＥＬ表示装置の画素部の構成を説明する断面図。
【図１４】ＥＬ表示装置の画素部の構成を説明する上面図。
【図１５】半導体装置の一例を説明する図。
【図１６】半導体装置の一例を説明する図。
【発明を実施するための形態】
【００１７】
アクティブマトリクス型液晶表示装置に対する画素構造は、図１に示すように行方向に配置されたゲート配線２３５と、列方向に配置されたソース配線２０７と、ゲート配線とソース配線の交差部に対応して設けた画素ＴＦＴと、該画素ＴＦＴに接続する画素電極とから構成されている。
【００１８】
画素毎に設けるＴＦＴ（以下、画素ＴＦＴと記す）のゲート電極２０４は絶縁表面上に形成され、第１の絶縁膜を介して半導体膜２１２が形成されている。ソース配線２０７は、ゲート電極２０４と同じ絶縁表面上に形成されている。ゲート配線２３５と画素電極２３６は、半導体膜２１２上に形成された第２の絶縁膜の上に形成されている。そして、ゲート配線２３５及び画素電極２３６は、コンタクトホールを介してゲート電極２０４及び半導体膜２１２とそれぞれ接続している。また、ソース配線２０７と半導体膜２１２は、ゲート配線２３５と同じ層に形成された接続配線２３４により接続されている。
【００１９】
このような画素構造とすることにより、半導体膜２１２がゲート電極２０４と交差する部分（ＴＦＴにおいてチャネルが形成される部分）を、ゲート配線２３５で覆い遮光することができる。また、また、半導体膜２１２のそれ以外の領域も遮光される構造とすることが望ましい。また、図１ではゲート電極が櫛形となり複数のチャネル形成領域が存在するＴＦＴ構造を示しているが、チャネル形成領域と他のチャネル形成領域との間に存在する領域もゲート配線２３５によって遮光することが望ましい。
【００２０】
図１における画素構造において、ゲート電極は画素に形成する保持容量を形成する一方の電極としての機能を有している。一つの画素は、半導体膜２１２と接続する画素電極２３６により形成されるが、画素電極２３６はまた半導体膜２１３と接続している。半導体膜２１３は容量を形成するための一方の電極として形成され、ゲート電極２０５と一対となって保持容量を形成する。この場合、半導体膜２１３にはｐ型の不純物（アクセプタ）が添加される。このような構成において保持容量は画素電極２３６と重なって形成されている。
【００２１】
また、画素電極２３６の一方の端部は、ソース配線２０７と重ねて形成することができるので、隣接する画素電極２４２との間から漏洩する光を遮光することができる。
【００２２】
このような画素構造のパターンは光露光プロセスにより形成される。光露光プロセスで必要とされるフォトマスクの数は、ゲート電極形成用の第１のフォトマスク、半導体膜形成用の第２のフォトマスク、画素ＴＦＴのＬＤＤ領域形成用の第３のフォトマスク、コンタクトホール形成用の第４のフォトマスク、ゲート配線と画素電極と接続配線形成用の第５のフォトマスクであり、５枚のフォトフォトマスクで画素部形成することができる。画素部の周辺にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴから成るＣＭＯＳ回路を応用した駆動回路を形成する場合には、ｎチャネル型ＴＦＴを覆うためのフォトマスクが追加される。以上のように、図１に示す画素構造とした場合、少ないマスク数で画素開口率の高い反射型液晶表示装置を実現することができる。
【００２３】
また、図１で示す画素構造は反射型の液晶表示装置を前提としたものであるが、フォトマスクを１枚追加して透明電極を所定のパターンに形成すれば、透過型の液晶表示装置を作製することもできる。以上の構成でなる本発明について、以下に示す実施例によりさらに詳細な説明を行う。
【実施例１】
【００２４】
本実施例では同一基板上に画素部と、画素部の周辺に駆動回路を形成するＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について是面を参照しながら説明する。
【００２５】
まず、図４（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板２０１上に、好適には、モリブデン（Ｍｏ）
、タングステン（Ｗ）、タンタル（Ｔａ）から選ばれた一種または複数種を成分とする導電膜からゲート電極２０２〜２０４、ソース配線２０６、２０７、画素部の保持容量を形成するための容量配線２０５を形成する。例えば、低抵抗化と耐熱性の観点からはＭｏとＷの合金は適している。また、アルミニウムを用い、表面を酸化処理してゲート電極を形成しても良い。
【００２６】
第１のフォトマスクにより作製されるゲート電極は、その厚さを２００〜４００nm、好ましくは２５０nmの厚さで形成し、その上層に形成する被膜の被覆性（ステップカバレージ）を向上させるために、端部をテーパー形状となるように形成する。テーパー部の角度は５〜３０度、好ましくは１５〜２５度で形成する。
テーパー部はドライエッチング法で形成され、エッチングガスと基板側に印加するバイアス電圧により、その角度を制御する。
【００２７】
次いで、図４（Ｂ）で示すように、ゲート電極２０２〜２０４、ソース配線２０６、２０７、画素部の保持容量を形成するための容量配線２０５を覆う第１の絶縁膜２０８を形成する。第１の絶縁膜２０８はプラズマＣＶＤ法またはスパッタ法を用い、その厚さを４０〜２００nmとしてシリコンを含む絶縁膜で形成する。例えば、５０nmの厚さの窒化シリコン膜２０８ａと、１２０nmの厚さの酸化シリコン膜２０８ｂから第１の絶縁膜２０８を形成する。その他に、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜（ＳｉＯxＮy）を適用してもよい。
【００２８】
第１の絶縁膜２０８は、その上層に半導体膜を形成して、ゲート絶縁膜として用いるものであるが、基板２０１からアルカリ金属などの不純物が半導体膜に拡散するのを防ぐブロッキング層としての機能も有している。
【００２９】
第１の絶縁膜２０８上に形成する半導体膜２０９は、多結晶半導体を用いて３０〜１００nm、好ましくは４０〜６０nmの厚さで形成する。多結晶半導体の材料に限定はないが、代表的にはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）
合金などで形成すると良い。多結晶半導体は、プラズマＣＶＤ法やスパッタ法で作製される非晶質構造を有する半導体をレーザー結晶化法や熱結晶化法を用いて結晶化させて得る。
【００３０】
レーザー結晶化法で多結晶半導体を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザー、ＹＬＦレーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を採用する。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Hzとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０kHzとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μm、例えば４００μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【００３１】
この段階で、半導体膜２０９にはＴＦＴのしきい値電圧を制御する目的で、ボロンに代表されるｐ型の不純物（アクセプタ）を１×１０16〜５×１０17/cm3の濃度で添加しておいても良い。
【００３２】
多結晶半導体から成る半導体膜２０９は、第２のフォトマスクを用いて所定のパターンに形成する。図４（Ｃ）は島状に分割された半導体膜２１０〜２１３を示す。半導体膜２１０〜２１２は、ゲート電極２０２、２０４と一部が重なるように形成する。図２はこの状態における画素部の上面図を示し、図中に示すＡ−Ａ'線に対応する断面が、図４（Ｃ）に対応している。
【００３３】
その後、分割された半導体膜２１０〜２１３上に酸化シリコンまたは窒化シリコンから成る絶縁膜を１００〜２００nmの厚さに形成する。図４（Ｄ）は、ゲート電極をマスクとする裏面からの露光プロセスにより、自己整合的にチャネル保護膜とする第３の絶縁層２１４〜２１８を半導体膜２１０〜２１２上に形成する。
【００３４】
そして、ｎチャネル型ＴＦＴのＬＤＤ（Lightly Doped Drain）領域を形成するための第１のドーピング工程を行う。ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。ｎ型の不純物（ドナー）としてリン（Ｐ）を添加し、第３の絶縁層２１５〜２１８をマスクとして形成される第１の不純物領域２１９〜２２２を形成する。この領域のドナー濃度は１×１０16〜２×１０17/cm3の濃度とする。
【００３５】
第２のドーピング工程はｎチャネル型ＴＦＴのソース領域及びドレイン領域を形成する工程であり、図５（Ａ）で示すように第３のフォトマスクを用いて、レジストによるマスク２２３〜２２５を形成する。マスク２２４、２２５はｎチャネル型ＴＦＴのＬＤＤ領域を覆って形成され、第２の不純物領域２２６〜２２８には１×１０20〜１×１０21/cm3の濃度範囲でドナー不純物を添加する。
【００３６】
この第２のドーピング工程に前後して、マスク２２３〜２２５が形成された状態でフッ酸によるエッチング処理を行い、第３の絶縁層２１４、２１８を除去しておくと好ましい。
【００３７】
ｐチャネル型ＴＦＴのソース領域及びドレイン領域は、図５（Ｂ）に示すように第３のドーピング処理により行い、イオンドープ法やイオン注入法でｐ型の不純物（アクセプタ）を添加して第３の不純物領域２３０、２３１を形成する。この領域のｐ型の不純物濃度は２×１０20〜２×１０21/cm3となるようにする。この工程において、半導体膜２１３にもｐ型の不純物を添加しておく。
【００３８】
次に、図５（Ｃ）に示すように、半導体膜上に第２の絶縁膜を形成する。好適には、第２の絶縁膜を複数の絶縁膜で形成する。半導体膜上に形成する第２の絶縁膜の第１層目２３２は水素を含有する窒化シリコン膜または窒化酸化シリコン膜から成る無機絶縁物で５０〜２００nmの厚さに形成する。その後、それぞれの半導体膜に添加された不純物を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法は窒素雰囲気中で４００〜６００℃、代表的には４５０〜５００℃で行１〜４時間の熱処理を行う。
【００３９】
この熱処理により、不純物元素の活性化と同時に第２の絶縁膜の第１層目２３２の窒化シリコン膜または窒化酸化シリコン膜の水素が放出され、半導体膜の水素化を行うことができる。この工程は水素により半導体膜のダングリングボンドを終端する工程である。水素化をより効率よく行う手段として、第２の絶縁膜の第１層目２３２を形成する前にプラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００４０】
図６（Ａ）で示す第２の絶縁膜の第２層目２３３は、ポリイミド、アクリルなどの有機絶縁物材料で形成し表面を平坦化する。勿論、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Silicate）を用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。
【００４１】
次いで、第５のフォトマスクを用いてコンタクトホールを形成する。そして、第６のフォトマスクを用いてアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）などを用いて、駆動回路３０５において接続電極２３４及びソースまたはドレイン配線２３５〜２３６を形成する。また、画素部３０６において、画素電極２４０、ゲート配線２３９、接続電極２３８を形成する。
【００４２】
こうして、同一の基板上にｐチャネル型ＴＦＴ３０１とｎチャネル型ＴＦＴ３０２を有する駆動回路３０５と、画素ＴＦＴ３０３と保持容量３０４を有する画素部３０６が形成される。駆動回路３０５のｐチャネル型ＴＦＴ３０１には、チャネル形成領域３０７、第３の不純物領域から成るソースまたはドレイン領域３０８が形成されている。ｎチャネル型ＴＦＴ３０２には、チャネル形成領域３０９、第１の不純物領域から成るＬＤＤ領域３１０、第２の不純物領域から成るソースまたはドレイン領域３１１が形成されている。画素部３０６の画素ＴＦＴ３０３は、マルチゲート構造であり、チャネル形成領域３１２、ＬＤＤ領域３１３、ソースまたはドレイン領域３１４、３１６が形成される。ＬＤＤ領域３１３の間に位置する第２の不純物領域は、オフ電流を低減するために有用である。保持容量３０４は、容量配線２０５と半導体膜２１３とその間に形成される第１の絶縁膜とから形成されている。
【００４３】
画素部３０６においては、接続電極２３８によりソース配線２０７は、画素ＴＦＴ３０３のソースまたはドレイン領域３１４と電気的な接続が形成される。また、ゲート配線２３９は、第１の電極と電気的な接続が形成される。また、画素電極２４０は、画素ＴＦＴ３０３のソースまたはドレイン領域３１６及び保持容量３０４の半導体膜２１３と接続している。
【００４４】
図６（Ａ）における画素部３０６の断面図は、図１で示すＡ−Ａ'線に対応したものである。また、図１において示すＢ−Ｂ'線及びＣ−Ｃ'線に沿った断面図は、それぞれ図６（Ｂ）と（Ｃ）に示されている。図６（Ｂ）はゲート電極２０４とゲート配線２３９のコンタクト部を説明する図である。ゲート電極２０４は隣接する画素の保持容量の一方の電極を兼ね、画素電極２４５と接続する半導体膜２４４と重なる部分で容量を形成している。また、図６（Ｃ）はソース配線２０７と画素電極２４０及び隣接する画素電極２４６との配置関係を示し、画素電極の端部をソース配線２０７上に設け、重なり部を形成することにより、迷光を遮り遮光性を高めている。また、図３はこのような画素の等価回路を示している。尚、本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【００４５】
ＴＦＴを逆スタガ型で形成することの利点の一つは、ｎチャネル型ＴＦＴにおいてゲート電極とオーバーラップするＬＤＤ領域を裏面露光のプロセスにより自己整合的に形成できることにあり、ゲート絶縁膜と半導体膜を連続形成できる特徴と相まってＴＦＴの特性ばらつきを小さくすることができる。
【実施例２】
【００４６】
本実施例は、反射型の液晶表示装置に適した画素構造の一例を示し、図８で示す画素の上面図と、その図中に示すＤ−Ｄ'線に対応する断面図を図７で示して説明する。図７において、画素部４２２の画素ＴＦＴ４２０は基板４０１上にゲート電極４０２、第１の絶縁膜４０５、半導体膜４０６、チャネル保護膜４０８、第２の絶縁膜４０９、４１０ソース配線４０４、ゲート配線４１２、接続配線４１１、画素電極４１３から成っている。また、保持容量４２１は、容量配線４０３と半導体膜４０７とその間に形成されている第１の絶縁膜４０５から成り、これらの構成は図６（Ａ）で示す画素ＴＦＴ３０３、保持容量３０４と同様な構成である。
【００４７】
画素部４２２の画素電極４１３の下側には、その表面を凹凸化させる島状領域４１７〜４１９が形成されている。図では便宜上３つの島状領域を示すが、大きさを５〜１０μm、ピッチを１０〜２０μmとして形成する。それぞれの島状領域は、ゲート電極４０２と同じ膜を用いて形成される第１の層４１７a〜４１９a、半導体膜４０６と同じ層から形成される第２の層４１７ｂ〜４１９ｂ、第３の絶縁層４０８と同じ層から形成される第３の層４１７ｃ〜４１９ｃから成っている。これらの層はそれそれ別の工程でエッチング形成されるため、端部は一致せず、上層に行くに従って小さくなるように形成する。
【００４８】
その上に第２の絶縁膜４０９、４１０を形成するが、有機樹脂材料で形成する第２の絶縁膜４１０は下地の凹凸を反映したものとするため、粘度が１０〜１０００cp（好ましくは、４０〜２００cp）のものを塗布して焼成し、表面に凹凸形状が形成されるものを用いる。有機樹脂材料から成る層を形成することにより、表面は曲率をもったなだらかな凹凸形状が形成され、その曲率半径を０．１〜４μmとなるようにする。図８では島状領域を円形で示したが、形状はこれに限定される必要はなく、任意の多角形とすることができる。このような画素の構成とすることにより、反射型の液晶表示装置において鏡面反射が防止され、特に白表示のときの表示品位を向上させることができる。
【実施例３】
【００４９】
実施例１では反射型のアクティブマトリクス型液晶表示装置の例を示したが、画素電極を透明導電膜で形成することにより透過型の表示装置を形成することができる。図９に示す画素部３８６の画素ＴＦＴ３８３は、実施例１で説明する画素ＴＦＴ３０３と同様にして作製されるものであり、本実施例ではその相違点について述べる。
【００５０】
有機樹脂材料から成る第２の絶縁膜の第２層目２２９を形成した後、ゲート配線及び接続電極と同時に第１の画素電極２５０、２５１を形成する。第１の画素電極２５０は画素ＴＦＴ３８３の半導体膜と接続し、２５１は保持容量３８４を形成する半導体膜と接続している。その後、透明導電膜２５２を形成し画素電極とする。
【００５１】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。また、ＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安定性にも優れている。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００５２】
以上のように、実施例１では反射型の液晶表示装置を作製できるアクティブマトリクス基板を５枚のフォトマスクにより作製したが、さらに１枚のフォトマスクの追加（合計６枚）で、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。
【実施例４】
【００５３】
本実施例では実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図１０はアクティブマトリクス基板と対向基板４５４とをシール材４５８で貼り合わせた状態を示している。最初に、図６（Ａ）の状態のアクティブマトリクス基板上に柱状のスペーサ４５１、４５２を形成する。画素部に設けるスペーサ４５１は画素電極上のコンタクト部に重ねて設ける。スペーサは用いる液晶材料にも依存するが、３〜１０μmの高さとする。コンタクト部では、コンタクトホールに対応した凹部が形成されるので、この部分に合わせてスペーサを形成することにより液晶の配向の乱れを防ぐことができる。その後、配向膜４５３を形成しラビング処理を行う。対向基板４５４には透明導電膜４５５、配向膜４５６を形成する。その後、アクティブマトリクス基板と対向基板とを貼り合わせ液晶を注入する。
【００５４】
図１１はアクティブマトリクス基板と対向基板とを貼り合わせて組み立てる様子を模式的に示す。アクティブマトリクス基板６５０は、画素部６５３、走査線側駆動回路６５２、信号線側駆動回路６５１、外部入力端子６５４、外部入力端子から各回路の入力部までを接続する配線６５９などが形成されている。対向基板６５５にはアクティブマトリクス基板６５０の画素部及び駆動回路が形成されている領域に対応して対向電極６５６が形成されている。このようなアクティブマトリクス基板６５０と対向基板６５５とはシール材６５７を介して貼り合わせ、液晶を注入してシール材６５７の内側に液晶層６５８を設ける。さらに、アクティブマトリクス基板６５０の外部入力端子６５４にはＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）６６０を貼り付ける。ＦＰＣ６６０の接着強度を高めるために補強板６５９を設けても良い。
【００５５】
以上のようにして作製されるアクティブマトリクス型の液晶表示装置は各種電子装置の表示装置として用いることができる。また、本実施例で示すアクティブマトリクス型液晶表示装置の作製方法は、実施例２又は実施例３のアクティブマトリクス基板を用いる場合においても同様に適用することができる。
【実施例５】
【００５６】
図１２は本発明の画素構造を用いて作製される反射型液晶表示装置のアクティブマトリクス型液晶表示装置を直視型の表示装置として用いる例を示す。アクティブマトリクス基板１２０３には画素部１２０１及び駆動回路部１２０２が形成され、シール材１２０６により対向基板１２０４が接着され、その間に液晶層１２０５が形成されている。
【００５７】
図１２の構成は、フロントライトを用いた反射型液晶表示装置の例であり、偏光板１２０７上にフロントライトシステム１２０８を設ける。反射型液晶表示装置は、昼間明るい場所では外光を利用して画像の表示を行うが、夜間など十分な外光を導入できない場合には、フロントライトを用いて表示を行う方式を採用することができる。いずれにしても、本発明の画素構造とすることにより、画素部における画素電極の占める割合が大きくなり、明るい画像表示を実現することができる。また、フロントライトを用いる場合には、照射する光の強度を小さくすることができ、このような液晶表示装置を組み込んだ電子装置の消費電力を少なくすることができる。このような本実施例に構成は、実施例４で作製されるアクティブマトリクス型液晶表示装置に適用することができる。
【実施例６】
【００５８】
本実施例では、実施例１で示したアクティブマトリクス基板を、エレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示装置（以下、ＥＬ表示装置と記す）に適用する場合について説明する。尚、エレクトロルミネッセンス材料における発光には、蛍光と燐光とによる発光の両方があり、本実施例でいう発光にはそのいずれか一方、またはその両方による発光を含んでいる。
【００５９】
図１３は画素部の断面図を示し、スイッチング用ＴＦＴ７０１、電流制御用ＴＦＴ７０２、保持容量７０３が形成されている様子を示す。これらのＴＦＴは実施例１と同様の工程で作製される。スイッチング用ＴＦＴ７０１はｎチャネル型ＴＦＴであり、ゲート電極７５１上の半導体膜７５５にチャネル形成領域７０４、ＬＤＤ領域７０５、ソースまたはドレイン領域７０６を有している。そして、半導体膜７５５はソース配線７５３と接続電極７６１により接続されている。
【００６０】
電流制御用ＴＦＴ２０２はｐチャネル型ＴＦＴであり、ゲート電極７５２上の半導体膜７５６にチャネル形成領域７０７、ソースまたはドレイン領域７０８を有している。そして、電流制御用ＴＦＴ２０２のソース側は電源線７６４と接続し、ドレイン側はドレイン電極７６５と接続している。さらに、ドレイン電極７６５には透明導電膜で形成される画素電極７６６が接続している。また、容量配線７５２と半導体膜７５６とが重なる領域において保持容量７０３が形成される。
【００６１】
第１の絶縁膜７５４（７５４ａ、７５４ｂ）、第２の絶縁膜７５９、７６０は実施例１と同様のものとする。
【００６２】
図１３（Ａ）の断面図は、図１４で示すＥ−Ｅ'線に対応したものである。また、図１４において示すＦ−Ｆ'線及びＧ−Ｇ'線に沿った断面図は、それぞれ図１３（Ｂ）と（Ｃ）に示されている。図１３（Ｂ）はスイッチング用ＴＦＴ７０１のゲート電極７５１とゲート配線７７２のコンタクト部を説明する図である。
また、図１３（Ｃ）はソース配線７５３と画素電極７６７及び隣接する画素電極７７１との配置関係を示し、画素電極の端部をソース配線７５３上に設け、重なり部を形成することにより遮光性を高めている。
【００６３】
画素部には、陽極として用いる画素電極の端部を覆う絶縁膜でなるバンク７６７が形成され、その上にエレクトロルミネッセンスを発現させる有機化合物層が形成される。溶液塗布によりポリビニルカルバゾールなどの材料でなる発光層、カリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層を含む有機化合物層７６８、７６９が形成される。その上にはアルミニウム合金でなる陰極７７０が形成される。この場合、陰極７７０がパッシベーション膜としても機能する。こうして陽極、有機化合物層、陰極から成る自発光型のＥＬ素子が形成される。本実施例の場合、発光層７６８で発生した光はアクティブマトリクス基板の方に向かって放射される。
【００６４】
このように、本発明の画素構造とすることにより、アクティブマトリクス型の自発光型の表示装置においても開口率を向上させることができる。その結果、明るく鮮明な画像表示を可能とする。
【実施例７】
【００６５】
本実施例では、本発明の表示装置を組み込んだ半導体装置について示す。このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図１５と図１６に示す。
【００６６】
図１５（Ａ）は携帯電話であり、本体２９０１、音声出力部９００２、音声入力部２９０３、表示装置２９０４、操作スイッチ２９０５、アンテナ２９０６から構成されている。本発明は表示装置２９０４に適用することができ、特に、実施例５で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【００６７】
図１５（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本発明は表示装置９１０２に適用することができる。特に、実施例５で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【００６８】
図１５（Ｃ）はモバイルコンピュータ或いは携帯型情報端末であり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本発明は表示装置９２０５に適用することができる。
特に、実施例５で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【００６９】
図１５（Ｄ）はテレビ受像器であり、本体９４０１、スピーカー９４０２、表示装置９４０３、受信装置９４０４、増幅装置９４０５等で構成される。本発明は表示装置９４０３に適用することができる。特に、実施例５で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【００７０】
図１５（Ｅ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。直視型の表示装置９５０２、９５０３は特に、実施例５で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【００７１】
図１６（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、表示装置９６０３、キーボード９６０４で構成される。本発明は表示装置９６０３に適用することができる。特に、実施例５で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【００７２】
図１６（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置９７０２に適用することができる。特に、実施例５で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【００７３】
図１６（Ｃ）はデジタルカメラであり、本体９８０１、表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。本発明は表示装置９８０２に適用することができる。特に、実施例５で示す反射型の液晶表示装置は低消費電力化の観点から適している。
【図１】
0005401587.tif 000002
【図２】
0005401587.tif 000003
【図３】
0005401587.tif 000004
【図４】
0005401587.tif 000005
【図５】
0005401587.tif 000006
【図６】
0005401587.tif 000007
【図７】
0005401587.tif 000008
【図８】
0005401587.tif 000009
【図９】
0005401587.tif 000010
【図１０】
0005401587.tif 000011
【図１１】
0005401587.tif 000012
【図１２】
0005401587.tif 000013
【図１３】
0005401587.tif 000014
【図１４】
0005401587.tif 000015
【図１５】
0005401587.tif 000016
【図１６】
0005401587.tif 000017