(57)【特許請求の範囲】
【請求項１】
信号パスと、
第一のデジタル信号を受信し、かつ、前記第一のデジタル信号に対応する伝送信号を、出力ノードで前記信号パスへ提供するように構成された送信機であって、前記送信機は、
第一の供給電圧ノードと第一の回路ノードとの間に結合された、ゲート、ドレインおよびソースを有する第一のトランジスタと、
前記第一の回路ノードと前記送信機の前記出力ノードとの間に結合された、ドレインおよびソースを有する第二のトランジスタであって、前記第一のデジタル信号から得られた第一の信号を受信するように結合されたゲートをさらに有する、第二のトランジスタと、
前記送信機の前記出力ノードと、第二の供給電圧ノードとの間に結合された、ドレインおよびソースを有する第三のトランジスタであって、前記第一のデジタル信号を受信するように結合されたゲートをさらに有する、第三のトランジスタと、
前記送信機の前記出力ノードに結合された第一の入力と、参照電圧を受信するように構成された第二の入力と、前記第一のトランジスタの前記ゲートに結合された出力ノードと、を有する電圧コンパレータであって、前記参照電圧に対する前記出力ノードの前記電圧に応じて、前記第一のトランジスタの導電性を制御するように構成された、電圧コンパレータと、
を含む、送信機と、
受信機システムであって、前記受信機システムは、
前記信号パスから前記伝送信号を受信するように結合された前置増幅器であって、前記前置増幅器によって受信された前記伝送信号に対応する増幅信号を提供するように構成され、コモンゲート増幅トランジスタを含む、前置増幅器と、
前記前置増幅器から前記増幅信号を受信するように結合された受信機であって、前記受信機によって受信された前記増幅信号に対応する第二のデジタル信号を提供するように構成された、受信機と、
を含む、受信機システムと、
を含むことを特徴とするシグナリングシステム。
【請求項２】
前記信号パスは、いずれのインピーダンス整合デバイスによっても終端されていない信号ラインを含む、ことを特徴とする請求項１に記載のシグナリングシステム。
【請求項３】
前記信号パスはスルーシリコンビアを含む、ことを特徴とする請求項１に記載のシグナリングシステム。
【請求項４】
前記前置増幅器は、
前記コモンゲート増幅トランジスタのドレインと、第一の供給電圧ノードとの間に結合された負荷インピーダンスと、
前記コモンゲート増幅トランジスタのソースと、第二の供給電圧ノードとの間に結合されたブリーダインピーダンスと、
をさらに含み、
前記コモンゲート増幅トランジスタのゲートは、バイアス電圧に結合されるように構成されている、ことを特徴とする請求項１に記載のシグナリングシステム。
【請求項５】
前記負荷インピーダンスは抵抗を含む、ことを特徴とする請求項４に記載のシグナリングシステム。
【請求項６】
前記負荷インピーダンスは、ゲート、ソースおよびドレインを有する第二のトランジスタを含み、前記ドレインは、前記第一の供給電圧ノードに結合され、前記ソースは前記コモンゲート増幅トランジスタの前記ドレインに結合され、前記ゲートは、別のバイアス電圧に結合するように構成されている、ことを特徴とする請求項４に記載のシグナリングシステム。
【請求項７】
前記ブリーダインピーダンスは、前記コモンゲート増幅トランジスタの前記ソースと、前記第二の供給電圧ノードとの間に結合された抵抗器を含む、ことを特徴とする請求項４に記載のシグナリングシステム。
【請求項８】
前記ブリーダインピーダンスは、ゲート、ソースおよびドレインを有する第二のトランジスタを含み、前記ソースは前記第二の供給電圧ノードに結合され、前記ドレインは前記コモンゲート増幅トランジスタの前記ソースに結合され、前記ゲートは別のバイアス電圧を受信するように結合されるように構成されている、ことを特徴とする請求項４に記載のシグナリングシステム。
【請求項９】
前記バイアス電圧を提供するように構成されたバイアス電圧源をさらに含み、前記バイアス電圧源は、
ゲート、ソースおよびドレインを有する第二のトランジスタであって、前記ソースは、前記第二の供給電圧ノードに結合され、前記ドレインは出力電圧ノードに結合されている、第二のトランジスタと、
前記第二のトランジスタの前記ドレインと、前記第一の供給電圧ノードとの間に結合された第二の負荷インピーダンスと、
前記第二のトランジスタの前記ソースと、前記第二の供給電圧ノードとの間に結合された第二のブリーダインピーダンスと、
前記出力電圧ノードに結合された第一の入力ノードと、参照電圧を受信するように結合された第二の入力ノードと、前記第二のトランジスタの前記ゲートに結合された出力ノードとを有する差動増幅器であって、前記第一および第二の入力ノードにおける電圧の差に対応する大きさを有する前記バイアス電圧を生成するように構成された、差動増幅器と、
を含む、ことを特徴とする請求項４に記載のシグナリングシステム。
【請求項１０】
前記コモンゲート増幅トランジスタはＮＭＯＳトランジスタを含む、ことを特徴とする請求項４に記載のシグナリングシステム。
【請求項１１】
前記受信機は、
前記前置増幅器から前記増幅信号を受信するように結合された第一の入力ノードと、参照電圧を受信するように結合された第二の入力ノードとを有する差動増幅器であって、前記第一および第二の入力ノードにおける電圧の差に対応する大きさを有する前記第二のデジタル信号を、出力ノードにおいて提供するように構成された、差動増幅器を含む、ことを特徴とする請求項１に記載のシグナリングシステム。
【請求項１２】
前記参照電圧を提供するように構成された参照電圧源をさらに含み、前記参照電圧源は、
バイアス電圧を受信するように構成されたゲート、ソースおよびドレインを有するトランジスタであって、前記ドレインは参照電圧出力ノードに結合されている、トランジスタと、
前記トランジスタの前記ドレインと、第一の供給電圧ノードとの間に結合された負荷インピーダンスと、
前記トランジスタの前記ソースと、第二の供給電圧ノードとの間に結合されたブリーダインピーダンスと、
を含む、ことを特徴とする請求項１１に記載のシグナリングシステム。
【請求項１３】
ロウパスフィルタをさらに含み、前記ロウパスフィルタは、前記トランジスタの前記ゲートに前記バイアス電圧を結合するように構成されている、ことを特徴とする請求項１２に記載のシグナリングシステム。
【請求項１４】
前記送信機は、略５０ミリボルトよりも小さい振幅を有する前記伝送信号を提供するように構成されている、ことを特徴とする請求項１に記載のシグナリングシステム。
【請求項１５】
前記前置増幅器が、前記前置増幅器によって受信された前記伝送信号よりも大きい振幅を有する増幅信号を提供するように構成されるよう、前記前置増幅器が、１よりも大きい利得を有するように構成されている、ことを特徴とする請求項１に記載のシグナリングシステム。
【請求項１６】
バイアス電圧を受信するように構成されたゲート、ソースおよびドレインを有するトランジスタであって、前記ソースは、入力ノードに結合され、前記ドレインは出力ノードに結合されているトランジスタと、
前記トランジスタの前記ドレインと、第一の供給電圧ノードとの間に結合された負荷インピーダンスと、
前記トランジスタの前記ソースと、第二の供給電圧ノードとの間に結合されたブリーダインピーダンスと、
前記バイアス電圧を提供するように構成されたバイアス電圧源と、
を含み、
前記バイアス電圧源は、
ゲート、ソースおよびドレインを有する第二のトランジスタであって、前記ソースは前記第二の供給電圧ノードに結合され、前記ドレインは出力電圧ノードに結合されている、第二のトランジスタと、
前記第二のトランジスタの前記ドレインと、前記第一の供給電圧ノードとの間に結合された第二の負荷インピーダンスと、
前記第二のトランジスタの前記ソースと、前記第二の供給電圧ノードとの間に結合された第二のブリーダインピーダンスと、
前記出力電圧ノードに結合された第一の入力ノードと、参照電圧を受信するように結合された第二の入力ノードと、前記第二のトランジスタの前記ゲートに結合された出力ノードと、を有する差動増幅器であって、前記第一の入力ノードの電圧と前記第二の入力ノードの電圧の間の差に対応する大きさを有する前記バイアス電圧を生成するように構成された、差動増幅器と、
を含む、ことを特徴とする前置増幅器。
【請求項１７】
前記負荷インピーダンスは抵抗を含む、ことを特徴とする請求項１６に記載の前置増幅器。
【請求項１８】
前記負荷インピーダンスは第二のトランジスタを含む、ことを特徴とする請求項１６に記載の前置増幅器。
【請求項１９】
前記ブリーダインピーダンスは抵抗を含む、ことを特徴とする請求項１６に記載の前置増幅器。
【請求項２０】
前記ブリーダインピーダンスは第二のトランジスタを含む、ことを特徴とする請求項１６に記載の前置増幅器。
【請求項２１】
複数のメモリセルのアレイと、
第一のデジタル信号を受信し、かつ、前記第一のデジタル信号に対応する伝送信号を、信号パスへと提供するように構成された少なくとも一つの送信機と、
少なくとも一つの受信機システムであって、各受信機システムは、
前記信号パスから前記伝送信号を受信するように結合された前置増幅器であって、前記前置増幅器によって受信された前記伝送信号に対応する増幅信号を提供するように構成され、コモンゲート増幅トランジスタを含む、前置増幅器と、
前記前置増幅器から前記増幅信号を受信するように結合された受信機であって、前記受信機は、前記受信機によって受信された前記増幅信号に対応する第二のデジタル信号を提供するように構成されており、また、前記受信機は、前記前置増幅器から前記増幅信号を受信するように結合された第一の入力ノードと、参照電圧を受信するように結合された第二の入力ノードとを有する差動増幅器であって、前記第一および第二の入力ノードにおける電圧の差に対応する大きさを有する前記第二のデジタル信号を、出力ノードにおいて提供するように構成された、差動増幅器を含む、受信機と、
前記参照電圧を提供するように構成された参照電圧源と、
を含む、少なくとも一つの受信機システムと、
を含み、
前記参照電圧源は、
バイアス電圧を受信するように構成されたゲートと、ソースと、ドレインとを有するトランジスタであって、前記ドレインは参照電圧出力ノードに結合されている、トランジスタと、
前記トランジスタの前記ドレインと、第一の供給電圧ノードとの間に結合された負荷インピーダンスと、
前記トランジスタの前記ソースと、第二の供給電圧ノードとの間に結合されたブリーダインピーダンスと、
を含む、ことを特徴とするメモリデバイス。
【請求項２２】
前記前置増幅器は、
前記コモンゲート増幅トランジスタのドレインと、第一の供給電圧ノードとの間に結合された負荷インピーダンスと、
前記コモンゲート増幅トランジスタのソースと、第二の供給電圧ノードとの間に結合されたブリーダインピーダンスと、
をさらに含み、
前記コモンゲート増幅トランジスタのゲートは、バイアス電圧に結合されるように構成されている、ことを特徴とする請求項２１に記載のメモリデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、信号を伝送する、ならびに／または受信する回路に関し、より詳細には、比較的小電力を消費しながら信号を伝送かつ受信するための回路に関する。
【背景技術】
【０００２】
今日の電子システムの多くはポータブルであり、ユーザに対して、可動性と容易な輸送を提供する。ラップトップ、携帯電話、デジタルカメラ、ポータブルゲームシステム、ハンドヘルドＧＰＳ受信機は、ポータブル電子システムのうちのほんの数例である。これらのシステムは、概して、より軽く、外形が、より小型になっているが、同時に、これらのシステムは、以前よりも高性能になっている可能性がある。典型的には、性能の改善は、より大きな電力消費の対価である。これらのシステムは、バッテリ電力に依存するため、システム設計者は、バッテリを交換するか、または再充電する前に、システムがより長期間動作できるように、低電力消費のためにシステムを設計する努力をする。
【０００３】
より低電力の電子システムを設計する努力の一部として、システム設計者は、しばしば、より低電力消費で動作するコンポーネント（素子）および回路を利用して電子システムを設計する。例えば、今日のシステムの多くは動作間に使用されるデータを格納するためのメモリデバイスを含むため、より低電力のメモリデバイスを使用することは、結果として、このようなシステムによって消費される全電力を顕著に減少させる。しかしながら、より大きなメモリ容量もしくはより高い性能は、さらなる電力消費の対価であるため、性能を維持するまたは性能を改善することと、より低電力で動作することとの間にはトレードオフが存在する可能性がある。
【０００４】
信号が結合される信号線において、相当の電力が消費されうるため、個々のコンポーネント内、および異なるコンポーネント間で信号を結合することにおいて、電子システムによってかなりの電力が消費されうる。かなりの電力が、信号用の送信および受信回路においても消費されうる。概して、消費される電力量は、伝送、ならびに受信される信号の大きさにある程度比例する。したがって、結合される信号強度を減少させると、消費される電力量を減少させる。しかしながら、コンポーネント内ならびにコンポーネント間で伝送、受信される信号強度を減少させることは、結果として種々の他の問題を引き起こす可能性がある。したがって、電子システムにおいて減少される電力の程度には、実用限界が存在するが、改善によってこの実用限界の値を減少させ続けている。
【図面の簡単な説明】
【０００５】
【図１】一実施形態に従うシグナリングシステムの概略図である。
【図２】図１のシグナリングシステムもしくは他の幾つかのシグナリングシステム実施形態において使用される可能性のある一実施形態に従う、信号ドライバ回路の概略図である。
【図３】図１のシグナリングシステムもしくは他の幾つかのシグナリングシステム実施形態において使用される可能性のある別の実施形態に従う、前置増幅器の概略図である。
【図４】図１のシグナリングシステムもしくは他の幾つかのシグナリングシステム実施形態において使用される可能性のある別の実施形態に従う、前置増幅器の概略図である。
【図５】図１、図３および図４に示された前置増幅器実施形態、もしくは、他の幾つかの実施形態に従う前置増幅器に対して、バイアス電圧を供給するために使用される可能性のある、バイアス電圧回路の概略図である。
【図６】図１に示されたシグナリング回路実施形態における受信器、もしくは他の幾つかの実施形態に従うシグナリング回路における受信器に対して参照電圧を供給するために使用される可能性のある、参照電圧回路の概略図である。
【図７】図１に示されたか、もしくは他の幾つかの実施形態に従うシグナリングシステムを使用するメモリシステムの一実施形態のブロック図である。
【発明を実施するための最良の形態】
【０００６】
一実施形態に従うシグナリングシステム１０が、図１に示される。シグナリングシステム１０は、ライン１６などの信号パスに結合された送信機１２を含み、信号パスは任意のインピーダンス整合デバイスによって終端されていない可能性がある。インピーダンス整合が必要とされていない終端されていないラインは、スルーシリコンビアなどのオンチップ相互接続およびチップトゥチップ相互接続などのように、比較的短い可能性がある。送信機１２は、（図示されていない）シリアライザなどの任意のデジタル回路からデジタル信号を受信してもよい。シリアライザは、パラレルデータを、対応するシリアルデータストリームへと変換する機能を実施しうる。送信機１２は、その後、デジタル信号に対応する、伝送される信号を、出力ノードにおける信号ライン１６へと適用してもよい。上述されたように、信号をある位置から別の位置へと結合することによって消費される電力量は、結合される信号強度の関数である可能性がある。送信機１２は、比較的小さい強度を有する信号を生成することによって電力消費を最小限化するように設計されてもよい。一実施形態においては、送信機１２によって伝送される信号のピークトゥピーク振幅は、約５０ミリボルトであるが、信号の振幅は、他の実施形態においては、５０ｍＶよりも大きくてもよいし、または５０ｍＶよりも小さくてもよい。
【０００７】
送信機１２によって伝送される信号が比較的小さい強度であるため、信号が伝送される位置において伝送信号（伝送される信号）を適切に受信することが困難になる可能性がある。したがって、信号ライン１６に結合される受信機システム２０は、信号が受信器２８に適用される前に、伝送信号を増幅するための前置増幅器２４を含みうる。前置増幅器２４は、電力を消費する可能性があるが、前置増幅器２４によって消費される余剰電力量は、比較的小さい振幅を有する信号を送信機１２から受信器システム２０へと結合することによって消費される電力が減少することによって、埋め合わせされる以上のものである可能性がある。前置増幅器２４は、伝送信号を信号ライン１６から受信するように結合された第一の入力ノードと、バイアス電圧Ｖｎを受信するように結合された第二の入力ノードとを有する増幅器であってもよい。動作においては、前置増幅器２４は、前置増幅器２４によって信号ライン１６から受信された伝送信号に対応する増幅信号（増幅された信号）を、出力ノードにおいて出力してもよい。前置増幅器２４によって増幅された信号振幅は、バイアス電圧Ｖｎの振幅によって大きく影響されうる。バイアス電圧の最適な大きさは、前置増幅器２４における回路の特性に依存しうる。前置増幅器２４は、増幅信号の信号振幅が前置増幅器２４によって受信された伝送信号の信号振幅と実質的に等しくなるように、構成されてもよい。しかしながら、前置増幅器２４によって増幅された信号の信号振幅が、前置増幅器２４によって受信された伝送信号の信号振幅よりも其々、大きいか、または小さくなるように、前置増幅器の利得は、１よりも大きくてもよいし、または、１よりも小さくてもよい。
【０００８】
図１に示されたシグナリングシステム１０の実施形態においては、前置増幅器２４は、バイアス電圧Ｖｎが印加されるゲートを有する、ＮＭＯＳトランジスタ３０などのコモンゲート増幅トランジスタで実現されてもよい。トランジスタ３０のドレインは、抵抗３２などの負荷インピーダンスを介して、Ｖｃｃなどの供給電圧へと結合されてもよい。出力ノード３４は、抵抗３２とトランジスタ３０のドレインとの間の接合において提供され、受信機２８の入力へと結合されてもよい。トランジスタ３０のソースは、入力ノード３６ならびに、ＮＭＯＳトランジスタ４０などの第二のトランジスタのドレインなどのブリーダインピーダンス３８へと結合されてもよい。入力ノード３６は、ライン１６から伝送された信号を受信するように結合されてもよい。トランジスタ４０は、供給電圧Ｖｃｃなどのバイアス電圧を受信するように結合されたゲートと、接地などの第二の供給電圧へと結合されたソースとを有してもよい。トランジスタ４０のゲートへと結合された供給電圧Ｖｃｃは、トランジスタ４０の電気的特性と組み合わせて、ブリーダインピーダンスの大きさを適切な値へと設定する。しかしながら、他の実施形態においては、Ｖｃｃ以外のバイアス電圧がトランジスタ４０のゲートに対して印加されてもよい。ブリーダインピーダンスとして機能するトランジスタ４０は、内部信号干渉を減少させうる。内部信号干渉は出力ノード３４に適用される出力信号を低下させる可能性がある。ブリーダインピーダンスは、入力ノード３６へと注入される電流の大きさをも減少させる可能性がある。
【０００９】
受信機２８は、前置増幅器２４の出力ノード３４から増幅信号を受信するように結合された第一の入力ノードと、参照電圧Ｖｒｅｆを受信するように結合された第二の入力ノードとを有してもよい。受信器２８は、前置増幅器２４から受信された増幅信号に対応するデジタル信号を、出力ノードにおいて提供する（例えば、適用する、供給する、出力するなど）ように構成されてもよい。
【００１０】
図２は、送信機５０の一実施形態を示し、送信機５０は、図１もしくは、他の幾つかのシグナリングシステム実施形態に示された送信機１２として使用されてもよい。送信機５０は、出力ノード５８へと結合されたドレインと、接地などの参照ノードへと結合されたソースとを有する第一のトランジスタ５４を含む。送信機５０は、出力ノード５８へと結合されたソースを有する第二のトランジスタ６２をさらに含む。入力信号“ｉｎ”は、第一のトランジスタ５４のゲートへと適用され、相補的入力信号“ｉｎＢ”は、第二のトランジスタ６２のゲートへと適用されてもよい。当業者にとって既知の従来の回路および技術は、相補的入力信号ｉｎＢを生成するために使用することができる。トランジスタ５４は、アクティブ化されると、参照ノード（例えば、接地）へと出力ノード５８をプルダウンする、プルダウントランジスタとして機能し、トランジスタ６２は、アクティブ化されると、出力ノード５８をＶＨｉｇｈ電圧へとプルアップする、プルアップトランジスタとして機能する。トランジスタ５４および６２は、ｉｎ信号およびｉｎＢ信号に従って、出力ノード５８を結合したり、遮断したりするスイッチとして機能する。ｉｎ（およびｉｎＢ）信号の論理レベルに従った論理レベルを有する出力信号Ｖｏｕｔは、出力ノード５８において提供されてもよい。第三のトランジスタ７０は、Ｖｃｃなどの供給電圧および第二のトランジスタ６２のドレインへと結合されてもよい。トランジスタ７０のゲートは、出力ノード５８へと結合された第一の入力と、電圧参照信号Ｖｒｅｆを受信するように結合された第二の入力とを有する電圧コンパレータ回路６０の出力へと結合されてもよい。トランジスタ７０は、Ｖｏｕｔ電圧と参照電圧Ｖｒｅｆの比較に応じて、電圧コンパレータ回路６０によって生成される制御電圧ＡＶｎによって制御されてもよい。図２に示された本発明の実施形態においては、トランジスタ５４、６２、７０は、ｎチャネルトランジスタ、例えば、ｎチャネル金属酸化物半導体（“ＮＭＯＳ”）トランジスタである。他の実施形態においては、トランジスタ５４、６２、７０は、同様に、他のタイプのトランジスタである可能性がある。
【００１１】
図１に示された前置増幅器２４の代わりに使用される可能性のある前置増幅器８０の別の実施形態が、図３に示される。前置増幅器８０は、前置増幅器２４で使用されたのとほぼ同一のコンポーネントを使用する。したがって、簡潔性および明瞭性のために、これらの共通のコンポーネントの特性および動作の説明は繰り返されない。前置増幅器８０は、ブリーダインピーダンス３８として、トランジスタ４０の代わりに抵抗器８４を使用することが、図１に示された前置増幅器２４と異なっている。他の全ての点においては、前置増幅器８０は、図１に示された前置増幅器２４と同一であってもよい。
【００１２】
図１に示された前置増幅器２４の代わりに使用される可能性のある前置増幅器９０の別の実施形態が、図４に示される。再度、前置増幅器９０は、前置増幅器２４で使用されるのとほぼ同一のコンポーネントを使用するため、共通のコンポーネントの特性および動作は、繰り返されない。前置増幅器９０は、図１の前置増幅器２４における負荷インピーダンスとして使用された抵抗器３２の代わりに、負荷インピーダンスとして、トランジスタ９４を使用することが、図１に示された前置増幅器２４とは異なっている。トランジスタ９４は、負荷インピーダンスの大きさを適切な値へと設定するために、供給電圧Ｖｃｃなどのバイアス電圧へと結合されたゲートを有する。しかしながら、他の実施形態においては、Ｖｃｃ以外の電圧が、トランジスタ９４のゲートへと印加されてもよい。
【００１３】
図５は、図１、図３および図４に示された前置増幅器実施形態、または、他の幾つかの実施形態に従う前置増幅器へと、バイアス電圧Ｖｎを供給するために使用される可能性がある、バイアス電圧回路１００の概略図である。バイアス電圧回路１００は、トランジスタ３０のソースが入力ノード３６（図１）ではなく、接地などの参照電圧へと結合されるという点以外は、図１に示された前置増幅器２４と本質的に同一である回路を含む。したがって、バイアス電圧回路１００の特性は、前置増幅器２４の特性が変化するのと同一の様式で、プロセス、供給電圧および／もしくは温度によって変化する可能性がある。
【００１４】
出力ノード３４は、差動増幅器１１０の第一の入力へと結合され、差動増幅器１１０は、図１のシグナリングシステム１０で使用された受信機２８と本質的に同一の回路であってもよい。差動増幅器１１０への第二の入力は、参照電圧源１１４へと結合され、参照電圧源１１４は、特定の大きさを有する参照電圧を供給してもよい。一実施形態においては、参照電圧は、供給電圧Ｖｃｃの大きさと等しい大きさから、約２０％の大きさまでの大きさを有する可能性がある。最終的に、差動増幅器１１０の出力は、トランジスタ３０のゲートへと結合される可能性がある、ならびに、図５の実施形態においては、利得１などの特定の利得を有するバッファ１２０へと結合される可能性がある、電圧Ｖｎ’を生成する。しかしながら、他の実施形態においては、バッファ１２０は使用されなくてもよく、バイアス電圧Ｖｎは、差動増幅器１１０の出力で提供されてもよい。
【００１５】
動作においては、電圧Ｖｎ’は、トランジスタ３０のゲートに対して電圧を印加し、トランジスタ３０は、ノード３４を介して、差動増幅器１１０の第一の入力へと印加される電圧の大きさを設定する。この電圧が参照電圧源１１４からの電圧よりも大きい場合には、電圧Ｖｎ’は増加し、それによって、トランジスタ３０を介して流れる電流も増加する。結果として、ノード３４に印加される電圧は、参照電圧源１１４からの電圧まで減少する。ノード３４に対して印加される電圧が、参照電圧源１１４からの電圧よりも小さい場合には、回路１００は、逆の様式で動作し、参照電圧源１１４からの電圧まで、ノード３４に対して印加される電圧を増加させる。トランジスタ３０および差動増幅器１１０を通るループ利得は、十分に高く、ノード３４へと印加される電圧は、参照電圧源１１４によって提供される電圧と実質的に等しい。図１、図３および図４の前置増幅器の実施形態へと提供されるバイアス電圧Ｖｎは、したがって、参照電圧源１１４によって提供される電圧で設定されてもよい。
【００１６】
受信機２８（図１）へと参照電圧Ｖｒｅｆを供給するために使用される可能性がある参照電圧ジェネレータ１４０は、図６に示される。参照電圧ジェネレータ１４０もまた、図１に示された前置増幅器２４と類似し、したがって、プロセス、供給電圧および／もしくは温度変化の結果として生じる前置増幅器２４の特性における変化をなぞるような特性を有しうる。しかしながら、図１に示された前置増幅器２４におけるように、Ｖｃｃへとトランジスタ４０のゲートを結合するのではなく、トランジスタ４０のゲートは、トランジスタ３０のゲートへと結合され、したがって、バイアス電圧Ｖｎを受信する。さらには、バイアス電圧Ｖｎは、バイアス電圧Ｖｎのノイズが減衰する周波数を選択するために、適切な値の抵抗１４６およびキャパシタンス１４８を含むロウパスフィルタ１４４を介して、トランジスタ３０のゲートへと印加されてもよい。さらには、トランジスタ４０は、トランジスタ４０のインピーダンス特性、したがって、参照電圧Ｖｒｅｆの大きさを変化させるために同調可能であってもよい。
【００１７】
図７は、図１に示されたシグナリングシステムの実施形態を使用する、もしくは他の幾つかの実施形態に従うメモリシステム２００の一実施形態のブロック図である。メモリシステム２００は、メモリセルのアレイ２０２を含み、メモリセルは、例えば、ＤＲＡＭメモリセル、ＳＲＡＭメモリセル、フラッシュメモリセル、もしくは他の幾つかのタイプのメモリセルであってもよい。メモリシステム２００は、コマンドバス２０８を介してメモリコマンドを受信し、かつ、種々のメモリ動作を実行するために、メモリシステム２００内で対応する制御信号を生成するコマンドデコーダ２０６を含みうる。行および列アドレス信号は、アドレスバス２２０を介してメモリシステム２００へと適用され、かつ、アドレスラッチ２１０へと提供されてもよい。アドレスラッチ２１０は、その後、個別の列アドレスおよび個別の行アドレスを出力してもよい。
【００１８】
行および列アドレスは、其々、行アドレスデコーダ２２２および列アドレスデコーダ２２８へと、アドレスラッチ２１０によって提供されてもよい。列アドレスデコーダ２２８は、其々の列アドレスに対応し、アレイ２０２を通して伸長するビット線を選択してもよい。行アドレスデコーダ２２２は、受信された行アドレスに対応する、アレイ２０２におけるメモリセルの其々の行をアクティブ化するワード線ドライバ２２４へと接続されてもよい。受信された列アドレスに対応する選択されたデータ線（例えば、ビット線もしくは複数のビット線）は、入力出力データバス２４０を介して、データ出力バッファ２３４へと読み出しデータを提供するために、読み出し／書き込み回路２３０へと結合されてもよい。書き込みデータは、データ入力バッファ２４４およびメモリアレイ読み出し／書き込み回路２３０を介して、メモリアレイ２０２へと適用されてもよい。コマンドデコーダ２０６は、メモリアレイ２０２における種々の動作を実施するために、コマンドバス２０８へと適用されるメモリコマンドに応答してもよい。特に、コマンドデコーダ２０６は、メモリアレイ２０２からデータを読み出す、ならびにメモリアレイ２０２へとデータを書き込むために、内部制御信号を生成するために使用されてもよい。
【００１９】
種々の実施形態に従うシグナリングシステムは、メモリシステム２００に含まれてもよい。メモリシステム２００の幾つかの実施形態においては、シグナリングシステムは、ある内部コンポーネントから別の内部コンポーネントへと内部信号もしくはオンチップ信号を駆動するように構成され、例えば、コマンドデコーダ２０６から、メモリシステム２００の他の内部コンポーネントへの内部制御信号を駆動する。他の実施例においては、シグナリングシステムの一実施形態は、アドレスデコーダ２２２、２２８からの内部アドレス信号を結合し、入力出力バス２４０上の内部データ信号を結合してもよい。メモリシステム２００の他の実施形態においては、シグナリングシステムの実施形態は、メモリシステム２００に適用されるデータ信号を結合するように構成される。例えば、入力バッファ２３４は、読み出し／書き込み回路２３０へとデータ信号を結合する前に、外部に適用されるデータ信号を受信するために、種々の実施形態に従う前置増幅器および受信器を含んでもよい。種々の実施形態に従うシグナリングシステムは、メモリシステム以外の用途で使用されてもよい。
【００２０】
本発明は、開示された実施形態に関連して記述されてきたが、当業者は、本発明から逸脱することなく、形態および詳細に変更が加えられてもよいことを理解されたい。このような改変は、当業者の技術の範囲内である。したがって、本発明は、添付の請求項以外によって限定されることはない。
【図１】
0005585923.tif 000002
【図２】
0005585923.tif 000003
【図３】
0005585923.tif 000004
【図４】
0005585923.tif 000005
【図５】
0005585923.tif 000006
【図６】
0005585923.tif 000007
【図７】
0005585923.tif 000008