(57)【特許請求の範囲】
【請求項１】
入力に応じて発振信号を出力する発振部と、該発振信号と入力信号との位相差を検出して対応する信号を該発振部へ出力する第１位相比較部と、上記発振部の入力側に位置して該第１位相比較部の出力を平滑化して上記発振部に出力する第１平滑部と、を有する少なくとも一つの第１フィードバックループと、
第２フィードバックループとを備え、
上記第２フィードバックループは、
入力に応じて回転制御され且つ回転子の回転位置を信号出力するモータ部と、
該モータ部からの出力信号と上記入力信号との位相差を検出して対応する信号を出力する第２位相比較部と、
上記第１位相比較部の検出結果と上記第２位相比較部の検出結果とを加算して出力するループ加算器と、
上記ループ加算器の加算結果を平滑化して上記モータ部へ出力する第２平滑部とを有し、
上記第２平滑部は、上記第２位相比較部によって検出された位相差が所定範囲内である場合には、上記ループ加算器の加算結果に応じた値を出力し、上記第２位相比較部によって検出された位相差が上記所定範囲内ではない場合には、上記第１位相比較部の検出結果に応じた値を出力する
ことを特徴とするモータ用位相同期回路。
【請求項２】
請求項１に記載のモータ用位相同期回路において、
上記第１平滑部は、上記第１位相比較部によって検出された位相差に応じてゲインを変更する第１比例器と、
上記第１位相比較部によって検出された位相差を積分する第１積分器と、
上記第１比例器の出力と上記第１積分器の積分結果とを加算して出力する第１加算器とを有し、
上記第２平滑部は、上記第１位相比較部及び第２位相比較部によって検出された位相差に応じてゲインを変更する第２比例器と、
第２積分器と、
上記第２比例器の出力と上記第２積分器の出力とを加算して出力する第２加算器とを有し、
上記第２積分器は、上記第２位相比較部によって検出された位相差が上記所定範囲内である場合には、上記ループ加算器の加算結果を積分して出力し、上記第２位相比較部によって検出された位相差が上記所定範囲内ではない場合には、上記第１積分器の積分結果を出力する
ことを特徴とするモータ用位相同期回路。
【請求項３】
請求項２に記載のモータ用位相同期回路において、
上記第２平滑部の第２積分器は、入力される信号を記憶可能な記憶部を有していて、
上記記憶部は、上記第２位相比較部によって検出された位相差が上記所定範囲内ではない場合に、上記第１積分器の積分結果を記憶可能に構成されていることを特徴とするモータ用位相同期回路。
【請求項４】
請求項１から３のいずれか一つに記載のモータ用位相同期回路において、
上記ループ加算器は、上記第１位相比較部の出力と上記第２位相比較部の出力とを該各位相比較部における位相の進み遅れを考慮して加算することにより、該両位相比較部の位相差の総和を求めるように構成されていることを特徴とするモータ用位相同期回路。
【請求項５】
請求項１から４のいずれか一つに記載のモータ用位相同期回路において、
上記第１フィードバックループを１つ有する２重ＰＬＬ回路であることを特徴とするモータ用位相同期回路。
【請求項６】
上記モータ部の一部を構成するとともに、請求項１から５のいずれか一つに記載のモータ用位相同期回路を用いて駆動制御されることにより回転体を回転させることを特徴とするスピンドルモータ。
【請求項７】
請求項６に記載のスピンドルモータにおいて、
上記モータ用位相同期回路を用いて駆動制御されることにより上記回転体としての被検査体を回転させて該被検査体の検査を行う回転検査装置に用いられることを特徴とするスピンドルモータ。
【請求項８】
請求項６に記載のスピンドルモータにおいて、
人間が行うマスター側の操作に対してスレーブ側を連動させるマスタースレーブ方式のロボットの駆動部として用いられ、
上記モータ用位相同期回路を用いて駆動制御されることにより、上記回転体としてのロボットの一部を回転動作させるように構成されていることを特徴とするスピンドルモータ。
【請求項９】
請求項６に記載のスピンドルモータにおいて、
往復動により内燃機関の燃焼室内への気体の流出入を制御するように構成された弁体の駆動部として用いられ、
上記モータ用位相同期回路を用いて駆動制御されることにより、上記回転体の回転を往復動に変換する変換機構を介して上記弁体を往復動させるように構成されていることを特徴とするスピンドルモータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振部及び位相比較部を有する複数のフィードバックループが互いに接続されてなる位相同期回路に関するものである。
【背景技術】
【０００２】
従来より、入力に応じて発振信号を出力する発振部と、該発振信号と入力信号との位相差を検出して該位相差に対応する信号を発振部へ出力する位相比較部と、を有するフィードバックループを備えた位相同期回路が知られている。このような位相同期回路は、例えば特許文献１や図１６に示すように、回路１０１への入力信号と発振部１０２が出力する発振信号（図の例では分周器１０５からの出力信号）とを、位相比較部１０３で比較して、その比較結果に応じた出力を該発振部１０２へ入力するように構成されている。これにより、入力信号に対して上記発振部１０２から出力される信号の位相を合わせることができる、いわゆるＰＬＬ（Phase Locked Loop）を構成することができる。なお、上記図１６において、符号１０４はループフィルタを示す。
【０００３】
ところで、このような構成のＰＬＬ回路では、入力信号の周波数が一定の場合には、入力信号の位相と発振部１０２から出力される信号の位相とのずれをなくすことができるが、入力信号の周波数が変化する場合には、入力信号の位相と発振部１０２から出力される信号の位相とのずれをゼロにすることができない。また、上記ＰＬＬ回路は、同期が外れている状態から入力周波数に出力周波数が引き込まれていく過程で、位相比較部における入力位相が追いついたり離れたりする挙動による衝撃、いわゆる引き込み振動が生じる。
【０００４】
そのため、例えば上記特許文献１に示すように、入力信号の位相が変化しているとき（例えばモータの加速領域）には、フィードバック制御を用いた速度制御を行い、入力信号の位相が変化していないとき（一定速度領域）にはＰＬＬによって制御を行うことが考えられている。
【０００５】
一方、上述のような入力信号の周波数変化や引き込み振動にも対応できるように、上記ＰＬＬ回路を２つ組み合わせた、いわゆる２重ＰＬＬ回路も考えられている。この２重ＰＬＬ回路は、例えば特許文献２や図１７に示すように、一方のＰＬＬが他方のＰＬＬのフィードフォワード要素となっているため、高速追従を達成することができ、引き込み振動の発生期間を短縮することができる。さらに、入力信号の周波数と出力信号の周波数との同期が保たれている状態で、入力信号の周波数が加減しても位相差がゼロ近くに保たれるので、位相比較器の比較範囲から外れにくく、引き込み振動も生じにくくなる。
【０００６】
すなわち、上記図１７に示す２重ＰＬＬ回路１１０の例では、図の上側のＰＬＬ１１１（以下、第１ＰＬＬという）の位相比較部１１２から出力された信号を、図の下側のＰＬＬ１２１（以下、第２ＰＬＬという）の位相比較部１２２から出力された信号をループフィルタ１２５で平滑化した信号に加算器１２６で加算し、その値を第２ＰＬＬ１２１の発振部１２３に入力するように構成されている。こうすることで、上記第１ＰＬＬ１１１の位相比較部１１２で検出された位相差を、上記第２ＰＬＬ１２１の発振部１２３の入力側に反映させることができ、周波数変化に対しても応答性良く且つ精度良く位相差をゼロに近づけることができる。なお、上記図１７において、符号１１３は第１ＰＬＬ１１１の発振部を、符号１１４は第１ＰＬＬ１１１の分周器を、符号１２４は第２ＰＬＬ１２１の分周器を、それぞれ示す。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１２８７８号公報
【特許文献２】特開２００８−１４７７８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、上記特許文献１に開示される構成のように、入力信号の位相が変化している場合（加速領域）にフィードバック制御による速度制御を行い、入力信号の位相が一定の場合（一定速度領域）にＰＬＬによる制御を行う構成では、モータの回転速度を目標速度まで素早く引き込むことは可能だが、その際に、速度制御の制御系が３次であることに起因するオーバーシュートや位相を同期させる際のスリップによる振動などが発生してしまう。また、上記特許文献１に開示される構成では、１つのＰＬＬしか有していないため、位相同期までに時間がかかるのに加えて、既述のとおり、位相同期した状態で入力信号の位相が変化すると、入力信号の位相変化に対して追従することができず、位相同期が外れて引き込み振動を生じる。
【０００９】
一方、上記特許文献２に開示されるような２重ＰＬＬ回路の構成は、いずれも、人工衛星等の高速移動体との通信装置や放送受信装置などのドップラシフト（周波数偏移）に対して定常偏差を無くす目的で用いられるものであるが、このような通信関係の装置だけでなく、加減速を生じるモータなどの駆動制御にも、上記２重ＰＬＬ回路の構成を適用することが考えられる。このように、２重ＰＬＬ回路をモータの駆動制御に用いることで、高速追従が可能になって迅速に位相同期を実現できるとともに、位相が同期した状態で入力信号の周波数が変化しても位相差がゼロ近くに保たれるため、引き込み振動は生じにくくなる。
【００１０】
ところが、上述のような２重ＰＬＬ回路をモータの駆動制御に用いた場合でも、第２ＰＬＬ１２１が３次の制御系であるため、例えばステップ入力などのように入力信号の周波数が急激に変化すると、オーバーシュートや位相を同期させる際のスリップによる振動などが生じることになる。
【００１１】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、入力信号の周波数が変化するようなモータの駆動制御において、ステップ入力などのように入力信号の位相が急激に変化した場合でも、オーバーシュートやスリップによる振動などの過渡的な信号の発生を抑制することができる多重ＰＬＬ回路の構成を得ることにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明に係るモータ用位相同期回路では、入力信号の周波数の変化によって入出力信号の位相差が所定範囲外である場合には、第１フィードバックループを用いてモータ部の制御を行う一方、入力信号の位相差が所定範囲内の場合には、２重ＰＬＬ回路を構成するようにした。
【００１３】
具体的には、第１の発明では、入力に応じて発振信号を出力する発振部と、該発振信号と入力信号との位相差を検出して対応する信号を該発振部へ出力する第１位相比較部と、上記発振部の入力側に位置して該第１位相比較部の出力を平滑化して上記発振部に出力する第１平滑部と、を有する少なくとも一つの第１フィードバックループと、第２フィードバックループと、を備えているものとする。
【００１４】
上記第２フィードバックループは、入力に応じて回転制御され且つ回転子の回転位置を信号出力するモータ部と、該モータ部からの出力信号と上記入力信号との位相差を検出して対応する信号を出力する第２位相比較部と、上記第１位相比較部の検出結果と上記第２位相比較部の検出結果とを加算して出力するループ加算器と、上記ループ加算器の加算結果を平滑化して上記モータ部へ出力する第２平滑部とを有する。上記第２平滑部は、上記第２位相比較部によって検出された位相差が所定範囲内である場合には、上記ループ加算器の加算結果に応じた値を出力し、上記第２位相比較部によって検出された位相差が上記所定範囲内ではない場合には、上記第１位相比較部の検出結果に応じた値を出力する。
【００１５】
以上の構成により、入力信号の周波数が変化して、第２フィードバックループの第２位相比較部で検出されるモータ部からの出力信号と入力信号との位相差が所定範囲外であると位相差判定部によって判定された場合には、第１フィードバックループを用いて第２フィードバックループのモータ部を制御することができる。このように、２次の制御系である第１フィードバックループを用いて第２フィードバックループ内のモータ部を駆動制御することで、該第２フィードバックループのような３次の制御系に起因する、オーバーシュートや位相を同期させる際のスリップなどの振動の発生を防止することが可能となる。
【００１６】
一方、上述のように、上記位相差判定部によって、第２位相比較部で検出される位相差が所定範囲内であると判定された場合に、上記第１フィードバックループの第１位相比較部の出力を上記第２フィードバックループの第２位相比較部の出力に加算して多重ＰＬＬ回路を構成することで、多重ＰＬＬ回路による位相同期を迅速に実現することができる。
【００１７】
したがって、上述の構成により、モータの駆動制御において、例えばステップ入力などのように入出力信号の位相差が所定範囲外となる加減速時には、オーバーシュートやスリップによる振動の発生を抑えて滑らかに加減速し、位相差が所定範囲内になったら、多重ＰＬＬ回路によって入力信号の位相とモータ部の出力信号の位相とを迅速且つスムーズに同期させることが可能となる。
【００１８】
ここで、上述のように、上記第１フィードバックループ及び第２フィードバックループにそれぞれ平滑部を設けることにより、モータ用の多重ＰＬＬ回路を構成することができる。すなわち、アナログ回路の場合には、モータ部に負の値が入力されるとモータが逆方向に回転して破損する可能性があるが、上述のように第２平滑部をモータ部の入力側に設けることで、該モータ部に負の値が直接、入力されるのを防止することができ、モータの駆動制御が可能になる。しかも、上記第１平滑部を発振部の入力側に設けることで、該発振部及び上記モータ部の両方に平滑化された値を入力することができ、第１フィードバックループ及び第２フィードバックループを同様の構成にすることができる。よって、上記信号経路切換部による第１フィードバックループ及び第２フィードバックループの上述のような信号経路の切り換えが可能になる。
【００１９】
上述の構成において、上記第１平滑部は、上記第１位相比較部によって検出された位相差に応じてゲインを変更する第１比例器と、上記第１位相比較部によって検出された位相差を積分する第１積分器と、上記第１比例器の出力と上記第１積分器の積分結果とを加算して出力する第１加算器とを有する。上記第２平滑部は、上記第１位相比較部及び第２位相比較部によって検出された位相差に応じてゲインを変更する第２比例器と、第２積分器と、上記第２比例器の出力と上記第２積分器の出力とを加算して出力する第２加算器とを有する。上記第２積分器は、上記第２位相比較部によって検出された位相差が上記所定範囲内である場合には、上記ループ加算器の加算結果を積分して出力し、上記第２位相比較部によって検出された位相差が上記所定範囲内ではない場合には、上記第１積分器の積分結果を出力する。
【００２０】
これにより、位相差判定部によって位相差が所定範囲外であると判定された場合には、第２フィードバックループでの第２平滑部の第２積分器への入力が停止されて、第１フィードバックループの第１平滑部の第１積分器から第２フィードバックループへ信号入力されるため、該第１フィードバックループを用いてモータ部を制御することが可能となる。すなわち、上述のような構成により、第２フィードバックループはフィードバックループとしては機能せずに、上記第１フィードバックループの出力が第２平滑部を介してモータ部へ入力される開ループが形成される。これにより、２次の制御系となるため、第２フィードバックループのような３次の制御系に起因するオーバーシュートやスリップ振動などの発生を防止できる。
【００２１】
また、上記第１フィードバックループ及び第２フィードバックループにそれぞれ平滑部を設けることで、上述のように、第１フィードバックループの第１平滑部の第１積分器の出力を、そのまま、第２フィードバックループの第２平滑部の第２積分器の出力として流用できるため、上記第１フィードバックループを用いた上述のようなモータ制御が可能になる。
【００２２】
また、上記第２平滑部の第２積分器は、入力される信号を記憶可能な記憶部を有していて、上記記憶部は、上記第２位相比較部によって検出された位相差が上記所定範囲内ではない場合に、上記第１積分器の積分結果を記憶可能に構成されているのが好ましい（第３の発明）。
【００２３】
こうすることで、第１フィードバックループの第１平滑部内の第１積分器から出力された信号を、第２フィードバックループにおける第２平滑部内の第２積分器の記憶部で記憶することができるため、信号経路切換部によって第１フィードバックループによる制御系から多重ＰＬＬ回路に切り換えられる際に、スムーズに制御の切り換えを行うことができる。すなわち、上記第１フィードバックループによる制御の信号は、上記記憶部に記憶されているため、多重ＰＬＬ回路に切り換わった場合でも該記憶部に記憶されている信号に基づいて第２フィードバックループ内でスムーズに位相同期制御を行うことができる。
【００２４】
また、上記ループ加算器は、上記第１位相比較部の出力と上記第２位相比較部の出力とを該各位相比較部における位相の進み遅れを考慮して加算することにより、該両位相比較部の位相差の総和を求めるように構成されているのが好ましい（第４の発明）。
【００２５】
このように、加算部において第１位相比較部の出力と第２位相比較部の出力とを加算して位相差の総和を求めることで、該加算部から出力信号の位相が入力信号の位相に対してどれだけ遅れているかという信号を出力することができ、該加算部の出力信号に基づいて位相を同期させるようにモータ部を駆動制御することができる。これにより、精度良く位相同期を行う多重ＰＬＬ回路を実現できる。
【００２６】
さらに、上述の構成において、上記第１フィードバックループを１つ有する２重ＰＬＬ回路であるのが好ましい（第５の発明）。こうすることで、構成部品の数が最も少なく且つ簡単な構成により、入力信号の周波数変化に対して、モータを位相差がほとんどゼロの状態で駆動制御することができる。したがって、上述の構成により、コンパクトなモータ駆動制御回路を実現することができる。
【００２７】
第６の発明は、回転体を回転させるスピンドルモータに関する。具体的には、スピンドルモータは、上記モータ部の一部を構成するとともに、請求項１から５のいずれか一つに記載のモータ用位相同期回路を用いて駆動制御されることにより回転体を回転させるものとする。
【００２８】
以上の構成により、モータによって回転体を回転させる際に、加速によってオーバーシュートやスリップなどの３次の制御系に起因する振動を生じることなく、且つ、目標速度に達すると多重ＰＬＬ回路によって迅速に位相同期を行ってモータを回転させることができる。すなわち、上記第１から第５の発明のような構成をスピンドルモータの駆動制御に用いることにより、モータへの入力信号の周波数が急激に変化した場合でも、オーバーシュートやスリップによる振動等を生じることなく迅速且つ精度良く位相を同期させることができるため、高速且つ高精度なモータ制御を実現できる。
【００２９】
上述の構成において、上記スピンドルモータは、上記回転体としての被検査体を回転させて該被検査体の検査を行う回転検査装置に用いられるのが好ましい（第７の発明）。このように、被検査体を回転させて該被検査体の振れや汚れなどを検出するための回転検査装置に上記スピンドルモータを用いることにより、モータの加速時におけるオーバーシュートの発生を抑えて迅速に一定速度に到達することができるため、検査時間の縮減が可能になる。
【００３０】
また、人間が行うマスター側の操作に対してスレーブ側を連動させるマスタースレーブ方式のロボットの駆動部として用いられ、上記モータ用位相同期回路を用いて駆動制御されることにより、上記回転体としてのロボットの一部を回転動作させるように構成されているのが好ましい（第８の発明）。
【００３１】
このように、マスタースレーブ方式のロボットの駆動を制御する場合に、上記モータ用位相同期回路を用いることで、位相の同期が外れるようなマスター側の急な動作に対しても、第１フィードバックループによるモータ制御によってスレーブ側を高速且つ正確に追従させることができる。しかも、マスター側の動作が、ＰＬＬ回路での位相の同期が外れないようなゆるやかな加減速の場合には、２重ＰＬＬ回路によって位相差がほぼゼロになって、位相スリップによる振動などの発生が防止される。
【００３２】
したがって、マスタースレーブ方式のロボットの駆動制御に上記モータ用位相同期回路を用いることにより、マスター側の動きに対してスレーブ側を高速且つ高精度に追従させることができる。
【００３３】
さらに、往復動により内燃機関の燃焼室内への気体の流出入を制御するように構成された弁体の駆動部として用いられ、上記モータ用位相同期回路を用いて駆動制御されることにより、上記回転体の回転を往復動に変換する変換機構を介して上記弁体を往復動させるように構成されているのが好ましい（第９の発明）。
【００３４】
これにより、エンジンなどの内燃機関において、燃焼室内への気体の流出入を制御する弁体を可変速で動作させることが可能になる。しかも、該弁体を駆動するモータに上記スピンドルモータを用いることで、指令信号に対して弁体の動きを高速に且つ精度良く追従させることができる。すなわち、上述の構成により、指令信号が大きく変化してもそれに弁体の動きが高速に且つ精度良く追従できる可変バルブタイミングシステムを構成することができる。
【００３５】
また、上述の構成により、弁体をスピンドルモータによって直接、駆動させることができるため、従来のようなクランクシャフトから弁体への伝動構造が不要になる。これにより、エンジン周りの構成を簡略化できるとともに、今までは配置できなかった狭い場所にエンジンを配置できるなどレイアウトの自由度の向上を図れる。
【発明の効果】
【００３６】
本発明によれば、第２フィードバックループでの入出力信号の位相差が所定範囲外の場合に、第１フィードバックループを用いてモータ部を制御するようにしたため、３次の制御系に起因するオーバーシュートやスリップによる振動などの発生を防止できる。そして、上記位相差が所定範囲内の場合には、多重ＰＬＬ回路に切り換えることで、迅速且つ高精度に位相同期を行うことができる。以上の構成により、モータの加減速による振動の発生を抑制して、高速且つ高精度にモータの駆動制御を行うことができる。
【００３７】
また、第２の発明によれば、上記位相差が所定範囲外の場合に、第１フィードバックループの第１平滑部の第１積分器から第２フィードバックループに対して第２積分器の出力として信号出力するため、上記第１の発明のような第１フィードバックループを用いたモータ部の制御を実現できる。
【００３８】
また、第３の発明によれば、上記第２積分器の記憶部において、第１積分器の出力が第２フィードバックループに入力されるように信号経路切換部によって信号経路が切り換えられている場合に信号が記憶されるため、スムーズに制御の切り換えを行うことができる。
【００３９】
また、第４の発明によれば、第１位相比較部の出力と第２位相比較部の出力とを各位相比較部における位相の進み遅れを考慮して加算することにより、両位相比較部の位相差の総和を求めるような加算部を有しているため、精度良く位相同期を行う多重ＰＬＬ回路を実現できる。
【００４０】
また、第５の発明によれば、第１フィードバックループを１つ有する２重ＰＬＬ回路とすることで、モータの駆動制御に用いる位相同期回路を簡単且つコンパクトな構成とすることができる。
【００４１】
また、第６の発明によれば、上記第１から第５の発明の構成を有する位相同期回路を、回転体を回転させるスピンドルモータの駆動制御に用いることで、モータの回転を入力信号に対して精度良く追従させることのできるモータ駆動制御を実現できる。
【００４２】
また、第７の発明によれば、上記スピンドルモータを、被検査体を回転させる回転検査装置に用いることで、該被検査体の検査を効率良く行うことができる。
【００４３】
また、第８の発明によれば、上記スピンドルモータをマスタースレーブ方式のロボットの駆動制御に用いることで、マスター側の動作に対してスレーブ側を高速且つ高精度に追従させることができる。
【００４４】
さらに、第９の発明によれば、上記スピンドルモータをエンジンの弁体の駆動制御に用いることで、指令信号に対して弁体の動きを高速に且つ精度良く追従させることができる。
【図面の簡単な説明】
【００４５】
【図１】図１は、本発明の実施形態１に係る回転検査装置の概略構成を示す図である。
【図２】図２は、本発明の実施形態１に係る位相同期回路の概略構成を示すブロック図である。
【図３】図３は、５状態ＰＦＤにおいて、（Ａ）lag信号及びlead信号を出力する場合のタイムチャートの一例を、（Ｂ）５状態を判別する際に先に立ち上がりが検出される信号と各状態との相関図を、それぞれ示す図である。
【図４】図４は、ループ加算器において、（Ａ）ＰＦＤからの信号入力の様子を示すブロック図を、（Ｂ）信号同士を加算する場合の計算例を、それぞれ示す図である。
【図５】図５は、２重ＰＬＬ回路として動作する場合のブロック図である。
【図６】図６は、それぞれ、（Ａ）所定の初期状態、（Ｂ）入力信号の周波数が高くなった場合（モータ加速中）、（Ｃ）入力信号の周波数が低くなった場合（モータ減速中）における、入力信号ＩＮに対する第１ＰＬＬの出力信号Ｉ及びエンコーダ出力信号IIの波形を模式的に示す図である。
【図７】図７は、それぞれ、（Ａ）第１ＰＬＬのみの場合、（Ｂ）第２ＰＬＬのみの場合、（Ｃ）位相同期回路の場合において、入力信号に対する出力信号の位相をＭＡＴＬＡＢを用いて計算した結果を示す図である。
【図８】図８は、第１ＰＬＬを用いてフィードフォワード制御を行う場合のブロック図である。
【図９】図９は、それぞれ、（Ａ）１重ＰＬＬ回路の場合、（Ｂ）２重ＰＬＬ回路の場合、（Ｃ）上記図２の回路の場合における速度ステップ応答を示す図である。
【図１０】図１０は、それぞれ、（Ａ）１重ＰＬＬ回路の場合、（Ｂ）２重ＰＬＬ回路の場合、（Ｃ）上記図２の回路の場合における加速度過渡応答を示す図である。
【図１１】図１１は、従来の回転検査装置の動作を時間とモータ回転数との関係で表した図である。
【図１２】図１２は、本発明の実施形態１に係る回転検査装置の動作を示す図１１相当図である。
【図１３】図１３は、本発明の実施形態２において、モータの回転速度が大きく変化する様子を示す図である。
【図１４】図１４は、本発明の実施形態３に係るマスタースレーブ方式のマニピュレータの概略構成を示す図である。
【図１５】図１５は、本発明の実施形態４に係るエンジンの概略構成を示す図である。
【図１６】図１６は、従来のＰＬＬの回路例を示すブロック図である。
【図１７】図１７は、従来の２重ＰＬＬの回路例を示すブロック図である。
【発明を実施するための形態】
【００４６】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
【００４７】
《実施形態１》
−回転検査装置の構成−
本発明の実施形態１に係る位相同期回路１０（モータ用位相同期回路）が用いられるモータ２を備えた回転検査装置１の全体構成を、図１に基づいて説明する。この回転検査装置１は、モータ２によって被検査体３（本実施形態では円盤状のディスク、以下、単にディスクともいう）を回転させて、該被検査体３の表面の傷や汚れ、回転時の振れなどを検出機構４によって検出するように構成されている。
【００４８】
上記モータ２は、モータハウジング２ａ内に回転自在に支持された回転軸２ｂと、該回転軸２ｂを回転させる駆動部２ｃとを備えた、いわゆるスピンドルモータである。このモータ２は、特に図示しないが、上記回転軸２ｂに設けられたロータと上記モータハウジング２ａ内に設けられたステータとを有する上記駆動部２ｃで回転磁界を発生させて、該ロータを回転させることにより、上記回転軸２ｂに回転駆動力を与えるように構成されている。
【００４９】
なお、上記モータ２の回転軸２ｂは、モータハウジング２ａに設けられた軸受（図示省略）によって回転自在に支持されていて、その一方の端部は上記モータハウジング２ａから外部へ突出している。この回転軸２ｂの突出端とは反対側には、該回転軸２ｂの回転を検出するためのロータリエンコーダ２ｄが、上記モータハウジング２ａ内に一部が埋め込まれるように配置されている。また、上記回転軸２ｂの突出端部には、上記被検査体３を固定するための略円盤状のチャックテーブル５が、該回転軸２ｂと同心で回転可能に接続されている。
【００５０】
上記モータ２は、駆動制御装置６によって回転軸２ｂの回転制御が行われている。この駆動制御装置６は、モータ２の回転軸２ｂの回転を上記ロータリエンコーダ２ｄによって検出し、その検出結果に応じて上記モータ２の回転軸２ｂを回転駆動させるように構成されている。なお、詳しくは後述するように、上記駆動制御装置６は、指令信号としての入力信号の位相とモータ２の回転を検出するロータリエンコーダ２ｄの出力信号の位相とを同期させるための位相同期回路１０を備えている。
【００５１】
上記被検査体３は、例えばハードディスクの磁気ディスクなどに用いられる円盤状のディスクであって、平面視で中心に、上記チャックテーブル５の突起部５ａに係合可能な大きさの穴部３ａが形成されている。なお、上記被検査体３は、上述のような磁気ディスクに限らず、回転させて検査を行うものであれば、どのようなものであってもよい。
【００５２】
上記検出機構４は、上記被検査体３の表面の傷や汚れ、回転時の振れなどを検出するためのものであり、例えば光源４ａからレーザービームを出力して上記被検査体３で反射した光を受光器４ｂで受光するように構成されている。このように、受光器４ｂによって反射光を検出することにより、上記被検査体３上の傷や汚れ、回転時の振れなどを検出することができる。なお、上記検出機構４は、レーザービームを用いて被検査体３の表面状態を検出しているが、この限りではなく、回転している被検査体３の表面状態を検出できるような構成であれば、どのような構成であってもよい。
【００５３】
ここで、上記図１において、矢印はモータ２の回転軸２ｂ及び被検査体３の回転方向を示している。
【００５４】
−位相同期回路の構成−
次に、上記駆動制御装置６内の位相同期回路１０の構成について、図２から図５及び図８に基づいて説明する。
【００５５】
上記位相同期回路１０は、デジタル信号に基づいて動作するデジタル回路であり、第１ＰＬＬ１１（第１フィードバックループ）及び第２ＰＬＬ２１（第２フィードバックループ）が入力信号（周波数fin）の入力側に対して並列に接続されてなる２重ＰＬＬ回路（図５）と、上記第１ＰＬＬ１１のみが機能してモータ２をフィードフォワード制御（本発明における制御に対応）する開ループ制御系の回路（図８）と、に切り換え可能に構成されている。この位相同期回路１０は、２重ＰＬＬ回路の場合には、図５に示すように、第１ＰＬＬ１１及び第２ＰＬＬ２１で入力信号（位相θin）と出力信号（位相θ1’,θm’）との位相差φ1,φmを検出し、それらの位相差φ1,φmに基づいて上記第２ＰＬＬ２１で位相差φmがゼロになるようにモータ２を駆動制御する。一方、上記位相同期回路１０が開ループ制御系の回路になる場合には、図８に示すように、上記第１ＰＬＬ１１で検出される位相差φ1に基づいてモータ２をフィードフォワード制御する。
【００５６】
具体的には、上記第１ＰＬＬ１１は、図２、図５及び図８に示すように、入力される信号ｕf1に応じて所定の発振周波数（位相θ1）の信号を出力する発振器１２（発振部）と、該発振器１２の出力信号の周波数を入力信号の周波数のＮ倍にするための分周器１３と、該分周器１３の出力信号の位相θ1’と入力信号の位相θinとを比較して所定の信号を出力する第１位相比較回路１４（第１位相比較部）と、該第１位相比較回路１４から出力される信号を平滑化して上記発振器１２へ出力するループフィルタ１５（第１平滑部）と、を備えている。すなわち、上記第１ＰＬＬ１１は、第１位相比較回路１４で検出される位相差φ1を、発振器１２へフィードバックするように構成されている。
【００５７】
上記発振器１２は、入力信号に応じて出力信号の発振周波数が調整される、いわゆる数値制御発振器（ＮＣＯ）である。このＮＣＯは、後述する第２ＰＬＬ２１のモータ部２２のゲインと略一致するようなゲインを有するように設定されている。
【００５８】
上記分周器１３は、該分周器１３から出力する信号の周波数を該分周器１３に入力される信号の周波数の１／Ｎにするように構成されている。これにより、上記第１ＰＬＬ１１において、位相比較回路１４で位相差φ1がなくなるように上記発振器１２がフィードバック制御されると、該発振器１２の出力として入力信号のＮ倍の周波数の信号が得られることになる。
【００５９】
上記第１位相比較回路１４は、図５及び図８に示すように、入力信号の位相θinから出力信号の位相θ1’を減算する減算器１４ａと、該減算器１４ａから出力される信号に基づいて出力信号の位相の進み遅れに関する信号に変換する変換部１４ｂとを備えている。すなわち、この第１位相比較回路１４では、入力信号と出力信号との位相差φ1に基づいて、出力信号の位相が入力信号に対して進んでいるのか遅れているのかを判定し、その結果を信号出力するように構成されている。具体的には、上記第１位相比較回路１４は、図２に示すように、出力信号の位相が入力信号に対して遅れている場合にはlag信号を、出力信号の位相が入力信号に対して進んでいる場合にはlead信号を、それぞれ出力するように構成されている。
【００６０】
上記ループフィルタ１５は、図２に示すように、比例器１５ａ及び積分器１５ｂ（第１積分器）を有するＰＩ型のフィルタによって構成されている。したがって、上記第１位相比較回路１４から出力された信号は、ループフィルタ１５の比例器１５ａ及び積分器１５ｂにそれぞれ入力されて信号処理された後、該ループフィルタ１５内の加算器１５ｃによって加算されて出力される。
【００６１】
上記比例器１５ａは、いわゆるマルチプレクサを有していて、出力信号の位相が入力信号に対して遅れている場合（lag信号が出力されている場合）には、比例ゲインKpを増加させる一方、出力信号の位相が入力信号に対して進んでいる場合（lead信号が出力されている場合）には、比例ゲインKpを減少させるように構成されている。なお、上記比例器１５ａは、出力信号の位相と入力信号の位相とが一致している場合には機能しない。
【００６２】
上記積分器１５ｂは、いわゆるアップダウンカウンタからなり、出力信号の位相が入力信号に対して遅れている場合にはアップカウントする一方、出力信号の位相が入力信号に対して進んでいる場合にはダウンカウントするように構成されている。
【００６３】
上記第２ＰＬＬ２１は、図２及び図５に示すように、入力される信号に応じて所定の回転数で回転するモータ２及びその回転数を検出するロータリエンコーダ２ｄを有するモータ部２２と、該モータ部２２の出力信号の周波数を入力信号の周波数のＮ倍にするための分周器２３と、該分周器２３の出力信号の位相θm’と入力信号の位相θinとを比較して所定の信号を出力する第２位相比較回路２４（第２位相比較部）と、該第２位相比較回路２４から出力される信号と上記第１ＰＬＬ１１の第１位相比較回路１４から出力される信号とを加算するループ加算器２６（加算部）と、該ループ加算器２６から出力される信号を平滑化して上記モータ部２２へ出力するループフィルタ２５（第２平滑部）と、を備えている。すなわち、上記第２ＰＬＬ２１も、第２位相比較回路２４で検出される位相差φmを、モータ部２２へフィードバックするように構成されている。
【００６４】
上記第２位相比較回路２４は、図５に示すように、減算器２４ａ及び変換部２４ｂを備えていて、該減算器２４ａで出力信号と入力信号との位相差を求めて、その位相差に基づいて変換部２４ｂで各信号を出力するように構成されている。また、この第２位相比較回路２４は、入力信号と出力信号との位相差に基づいて５つの状態を検出し、そのうちの４つの状態で信号を出力する、いわゆる５状態ＰＦＤ（Ｐｈａｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｄｅｔｅｃｔｏｒ）によって構成されている。具体的には、上記第２位相比較回路２４は、図３に示すように、入力信号ｕ1に対して出力信号ｕ2の位相が遅れている場合には、その程度に応じてlagｉ信号またはlagｏ信号を出力し、入力信号ｕ1に対して出力信号ｕ2の位相が進んでいる場合には、その程度に応じてleadｉ信号またはleadｏ信号を出力するように構成されている。また、上記第２位相比較回路２４は、入力信号ｕ1に対して出力信号ｕ2の位相が一致している場合（図３（Ｂ）のlock状態）には、信号出力しない。これにより、第２位相比較回路２４によって、入力信号と出力信号との位相差を５つの状態として出力することができる。
【００６５】
詳しくは、上記図３に示すように、上記第２位相比較回路２４は、入力信号ｕ1の基準となる立ち上がり部分（図中の”０”の部分）に対して出力信号ｕ2の立ち上がりが遅い場合（図３（Ａ）における（i）の場合）にはlagｉ信号またはlagｏ信号を出力し、入力信号ｕ1に対して出力信号ｕ2の立ち上がりが早い場合（図３における（ii）の場合）にはleadｉ信号またはleadｏ信号を、それぞれ出力する。また、上記第２位相比較回路２４は、入力信号ｕ1の基準となる立ち上がり部分から遅れ方向及び進み方向にそれぞれ１周期（位相で２π）以内のずれであれば、lagｉ信号またはleadｉ信号を出力し（図３（Ａ）の（i）、（ii）における実線部分）、それ以上の位相のずれがあれば、lagｏ信号またはleadｏ信号を出力する（図３（Ａ）の（i）、（ii）における破線部分）。
【００６６】
例えば、上記第２位相比較回路２４は、入力信号ｕ1の立ち上がりが出力信号ｕ2の立ち上がりよりも早ければ、lagｉ信号を出力し、出力信号ｕ2の立ち上がりが検出されることなく次の入力信号ｕ1の立ち上がりが検出された場合には、出力信号ｕ2の位相が入力信号ｕ1に対して２π以上、遅れているため、lagｏ信号を出力する（図３（Ｂ）において右へ順に移動することになる）。
【００６７】
逆に、出力信号ｕ2の立ち上がりが入力信号ｕ1の立ち上がりよりも早ければleadｉ信号を出力し、入力信号ｕ1の立ち上がりが検出されることなく次の出力信号ｕ2の立ち上がりが検出された場合には、出力信号ｕ2の位相が入力信号ｕ1に対して２π以上、進んでいるため、leadｏ信号を出力する（図３（Ｂ）において左へ順に移動することになる）。
【００６８】
ここで、入力信号ｕ1に対して出力信号ｕ2の位相差が１周期以内であれば、すなわち、上記第２位相比較回路２４からlagｉ信号またはleadｉ信号が出力される場合は、ロックレンジ内（同期中、所定範囲内）の位相差であり、入力信号ｕ1に対する出力信号ｕ2の位相差がそれよりも大きければ、すなわち、上記第２位相比較回路２４からlagｏ信号またはleadｏ信号が出力される場合は、ロックアウト（同期外れ、所定範囲外）状態となる位相差であるものとする。このような出力信号の位相差に基づく同期の判定は、後述するループフィルタ２５内での信号経路の切り換えに利用される。
【００６９】
なお、本実施形態では、上記第２位相比較回路２４をいわゆる５状態ＰＦＤによって構成しているが、これに限らず、上記第２位相比較回路２４をさらに細かく状態判別を行えるような構成にしてもよい。
【００７０】
上記ループ加算器２６は、図２に示すように、上記第１位相比較回路１４及び第２位相比較回路２４からそれぞれ出力されるlag信号及びlead信号を加算して３ビットの信号を出力するように構成されている。詳しくは、上記ループ加算器２６では、図４（Ａ）に示すように、上記位相比較回路１４，２４から出力されるlag信号（図４におけるlag1、lag2）を＋１、lead信号（図４におけるlead１、lead２）を−１として、加算する。この結果、上記位相比較回路１４，２４から、lag信号及びlead信号として、図４（Ｂ）に示すような信号が出力されると、それらの加算結果は、左端のような値となる。これらの値を、最初の一桁が符号を表す符号付き二進法（一桁目が０であれが正、１であれば負）で表す場合には、最低３桁必要となるため、上述のように、ループ加算器２６から３ビットの信号を出力する必要がある。なお、本実施形態では、上記ループ加算器２６を３ビットの信号出力が可能な構成としているが、この限りではなく、４ビット以上の信号が出力できるような構成としてもよい。
【００７１】
上記ループ加算器２６を設けることによって、上記第１ＰＬＬ１１の第１位相比較回路１４の出力と第２ＰＬＬ２１の第２位相比較回路２４の出力とが加算される。これにより、該第１ＰＬＬ１１で検出した位相差φ1を、第２ＰＬＬ２１で考慮して、この位相差φ1もなくすように上記モータ部２２を駆動制御することができる。
【００７２】
なお、上記第２位相比較回路２４からループ加算器２６に入力される信号は、上述のように位相が進んでいるか遅れているかを表示するlag信号やlead信号であればよいため、上記図２に示すように、上記第２位相比較回路２４の出力側には、lagｉ信号またはlagｏ信号が出力された場合にlag信号を出力し、leadｉ信号またはleadｏ信号が出力された場合にlead信号を出力するＯＲゲート２７，２７が設けられている。
【００７３】
上記ループフィルタ２５は、上記第１ＰＬＬ１１のループフィルタ１５と同様、比例器２５ａと積分器２５ｂ（第２積分器）とを備えたＰＩ型のフィルタからなり、これらの比例器２５ａ及び積分器２５ｂから出力された信号は加算器２５ｃによって加算されて出力されるように構成されている。
【００７４】
上記積分器２５ｂは、入力された信号を記憶する記憶部３１と、該記憶部３１内に上記ループ加算器２６の出力を累積させるための加算器３２と、該加算器３２の出力と上記第１ＰＬＬ１１のループフィルタ１５内の積分器１５ｂの出力とを選択的に上記記憶部３１へ入力する信号経路切換部３３と、を備えている。上記積分器２５ｂは、このような記憶部３１及び加算器３２を有していることから、累積器として機能する。
【００７５】
上記信号経路切換部３３は、出力信号の位相が入力信号に対してロックアウトの状態である場合に、上記第１ＰＬＬ１１のループフィルタ１５内の積分器１５ｂの出力を上記記憶部３１へ入力させる（図２の状態）一方、出力信号の位相が入力信号に対してロックレンジ内である場合に、上記加算器３２の出力を上記記憶部３１へ入力させるように、信号経路を切り換える。すなわち、上記信号経路切換部３３は、上記第２位相比較回路２４からロックアウトに対応するlagｏ信号及びleadｏ信号の少なくとも一方が出力されると、信号経路を図２の状態に切り換えるように構成されている。そのため、上記第２ＰＬＬ２１は、上記第２位相比較回路２４からlagｏ信号及びleadｏ信号の少なくとも一方が出力されたときに上記信号経路切換部３３に対して信号入力されるように、ＯＲゲート２８を備えている。つまり、このＯＲゲート２８から出力される信号によって、出力信号の位相が入力信号に対してロックアウトの状態であるかどうかが分かる。したがって、上記ＯＲゲート２８によって本発明の位相差判定部が構成される。
【００７６】
これにより、出力信号の位相が入力信号に対してロックアウトの状態であるときには、上記第１ＰＬＬ１１のループフィルタ１５の積分器１５ｂの出力が上記第２ＰＬＬ２１のループフィルタ２５を介してモータ部２２へ入力されるため、該第１ＰＬＬ１１によってモータ２をフィードフォワード制御することができる。一方、出力信号の位相が入力信号に対してロックレンジ内であるときには、上記加算器３２の出力が第２ＰＬＬ２１のループフィルタ２５の積分器２５ｂへ入力されるため、位相同期回路１０は２重ＰＬＬ回路として動作する。
【００７７】
上記記憶部３１は、入力された信号を記憶するように構成されていて、２重ＰＬＬ回路の場合には上記加算器３２とともに累積器として機能とする一方、上記第１ＰＬＬ１１によるフィードフォワード制御の場合には該第１ＰＬＬ１１のループフィルタ１５の積分器１５ｂの出力信号を記憶する。このように、第１ＰＬＬ１１によってモータ２をフィードフォワード制御する場合に、上記記憶部３１内にループフィルタ１５の積分器１５ｂの出力を記憶しておくことで、２重ＰＬＬ回路に切り替わった場合に、該記憶部３１内の信号を用いて第２ＰＬＬ２１でフィードバック制御することができる。したがって、上述の構成により、スムーズに制御を切り換えることが可能となる。
【００７８】
なお、上記比例器２５ａは、上記第１ＰＬＬ１１のループフィルタ１５の比例器１５ａと同様の構成なので、詳しい説明は省略する。また、上記モータ２及びロータリエンコーダ２ｄの構成については上述のとおりであり、上記分周器２３の構成は、上記第１ＰＬＬＬ１１の分周器１３と同様なので、説明を省略する。
【００７９】
さらに、上記図２において、符号２９は、上記第２ＰＬＬ２１のループフィルタ２５から出力された信号を用いてＰＷＭ信号を生成するためのコンパレータであり、符号３０は、該コンパレータ２９で比較される基準信号を出力するためのアップカウンタである。
【００８０】
−位相同期回路の動作−
次に、上述のような構成を有する位相同期回路１０の動作について図５から図１０に基づいて説明する。
【００８１】
上記位相同期回路１０は、第２ＰＬＬ２１のループフィルタ２５内の信号経路切換部３３が信号経路を切り換えることによって、動作が大きく変化する。すなわち、上記位相同期回路１０は、出力信号の位相が入力信号に対してロックレンジ内であれば（第２位相比較回路からlagｉ信号やleadｉ信号が出力されている場合、若しくは何も信号出力されていないlock状態）、図５に示すような２重ＰＬＬ回路となる。一方、上記位相同期回路１０は、出力信号の位相が入力信号に対してロックアウトの状態であれば（第２位相比較回路からlagｏ信号やleadｏ信号が出力されている場合）、図８に示すような開ループ制御系となる。
【００８２】
（２重ＰＬＬ回路）
まず、上記図５に示す２重ＰＬＬ回路の動作について説明する。この２重ＰＬＬ回路では、第１ＰＬＬ１１内で検出された発振器１２の出力信号と入力信号との位相差φ1が第２ＰＬＬ２１に入力されて、該第２ＰＬＬ２１の第２位相比較回路２４で検出された位相差φmとともに、モータ部２２の駆動制御において考慮される。すなわち、上記第１ＰＬＬ１１の第１位相比較回路１４から出力された信号ｕd1は、上記第２ＰＬＬ２１の第２位相比較回路２４から出力された信号ｕdmとループ加算器２６で加算されて、ｕd1＋ｕdmの信号がループフィルタ２５を介してモータ部２２へ入力される。
【００８３】
これにより、上記位相同期回路１０において、上記第１ＰＬＬ１１で検出された位相差φ1を、上記第２フィードバックループ２１に一種のフィードフォワードとして入力することができるため、モータ２の回転を入力信号に対して高速で且つ応答性良く同期させることができる。
【００８４】
また、上記位相同期回路１０には、上記第１ＰＬＬ１１の発振器１２の入力側及び第２ＰＬＬ２１のモータ部２２と加算器２６との間（モータ部２２の入力側）に、それぞれ、信号を平滑化するためのループフィルタ１５，２５（第１平滑部、第２平滑部）を設けることにより、加速度入力（ｓの次数３）に対して、上記位相同期回路１０でのｓの次数も３になるため、内部モデル原理に基づいて位相差をゼロにすることが可能となる。すなわち、上記ループフィルタ１５，２５によって、上記位相同期回路１０の入力信号の位相θinが変化した場合（例えば、モータの加減速時など）でも、該入力信号との間で位相のずれをほとんど生じることなく、上記モータ部２２のモータ２を駆動させることが可能となる。
【００８５】
ここで、上述のような構成を有する位相同期回路１０において、入力信号の周波数の変化に対して位相差をゼロにできる理由は、下式（１）、（２）によっても論理的に説明することができる。具体的には、上記位相同期回路１０において、入力位相θinが（１）式で表されるとすると、定常位相偏差は（２）式によって表される。
【００８６】
【数１】
0005594757.tif 000002
【００８７】
【数２】
0005594757.tif 000003
【００８８】
ここで、Ｒは周波数ランプすなわち加速を、Δωは周波数ステップを、Δθは位相ステップを、Ｋφは位相比較器１４のゲインを、Ｋｏは発振器１２のゲインを、Ｋｍはモータゲインを、Ｎは周波数逓倍率を、τ１は位相進み時定数を、それぞれ示している。
【００８９】
上記（２）式において、ＫｏとＫｍとが等しい場合、すなわち、発振器１２のゲインとモータ部２２のゲインとが等しい場合には、定常位相偏差をゼロにすることができる。
【００９０】
上記２重ＰＬＬ回路の動作結果を図６及び図７に示す。すなわち、図６は、ＦＰＧＡ（Field Progammable Gate Array）で上記図５に示す２重ＰＬＬ回路を実現し、入力信号ＩＮの周波数を変化させた場合における、第１ＰＬＬ１１の発振器１２の出力信号Ｉ及び第２ＰＬＬ２１のモータ部２２のエンコーダ出力信号IIの各信号波形の変化を示したものである。図７は、（Ａ）第１ＰＬＬ１１のみ、（Ｂ）第２ＰＬＬ２１のみ、（Ｃ）上記図５に示す２重ＰＬＬ回路の各構成において、位相指数（周波数ランプ）入力（モータの加減速を想定）に対する出力信号の過渡応答をＭＡＴＬＡＢ（Ｖｅｒｓｉｏｎ  ５．２．１．２９２１５ａ（Ｒ１１．１）  Ｓｅｐｔｅｍｂｅｒ  ２）によって計算した結果である。
【００９１】
上記図６に示すように、所定の初期状態（図６（Ａ）の場合）に対して、入力信号ＩＮの周波数を高くした場合（モータ加速中、図６（Ｂ）の場合）や、該入力信号ＩＮの周波数を低くした場合（モータ減速中、図６（Ｃ）の場合）には、第１ＰＬＬ１１の発振器１２の出力信号は、入力信号に対して位相がずれるのに対し、第２ＰＬＬ２１のモータ部２２のエンコーダ出力信号は、入力信号と位相がほぼ一致している。したがって、上記図２に示す位相同期回路１０を備えた構成では、上記図６に示すように、入力信号の周波数が変化しても、上記位相同期回路１０の２重ＰＬＬ回路によってモータ部２２の回転を高速で且つ精度良く入力信号に同期させることができる。
【００９２】
このように、上記位相同期回路１０によって出力信号の位相を入力信号の位相と同期させることができるのは、上記図７の計算結果からも明らかである。すなわち、この図７に示すように、第１ＰＬＬ１１のみや第２ＰＬＬ２１のみの場合（図７（Ａ）、（Ｂ））には、位相が変化する入力信号（図中の実線）に対して追従することができず、出力信号（図中の破線）は入力信号に対して一致しないが、上記図５に示す２重ＰＬＬ回路の場合（図７（Ｃ））には、位相が変化する入力信号（図中の実線）に対して出力信号（図中の破線）がかなりの割合で一致している。したがって、これらの計算結果からも、上記位相同期回路１０の２重ＰＬＬ回路によって出力信号の位相を入力信号の位相と高速に且つ精度良く同期させることが可能であることが分かる。
【００９３】
（開ループ制御系）
次に、上記図８に示す開ループ制御系の動作について説明する。
【００９４】
図８に示す開ループ制御系では、第１ＰＬＬ１１のループフィルタ１５の積分器１５ｂから第２ＰＬＬ２１のループフィルタ２５の積分器２５ｂへ信号を出力する（図２参照）。これらの第１ＰＬＬ１１及び第２ＰＬＬ２１には、それぞれ、ループフィルタ１５，２５が設けられているため、このように第１ＰＬＬ１１のループフィルタ１５の積分器１５ｂから出力された信号を第２ＰＬＬ２１のループフィルタ２５の積分器２５ｂへ入力することで、両ＰＬＬ１１，２１のループフィルタ１５，２５の積分ゲインを同じゲインにすることができる。上述のとおり、上記第１ＰＬＬ１１では発振器１２の出力信号と入力信号との位相差φ1が検出されるため、該第１ＰＬＬ１１の第１ループフィルタ１５の積分器１５ｂから第２ＰＬＬ２１の第２ループフィルタ２５の積分器２５ｂへ出力された信号によって、モータ部２２は上記位相差φ1をなくすように駆動制御される。すなわち、上記開ループ制御系では、上記第１ＰＬＬ１１を用いてモータ部２２をフィードフォワード制御するように動作する。
【００９５】
これにより、出力信号の位相が入力信号に対してロックアウトの状態になって上記図８に示す開ループ制御系になった場合には、入力信号の位相変化に対して出力信号の位相を高速で追従させることが可能になる。しかも、上述の２重ＰＬＬ回路における第２ＰＬＬ２１が３次の制御系であるのに対して、上記開ループ制御系は２次の制御系になるため、３次の制御系に起因する、オーバーシュートや出力信号の位相を入力信号に同期させる際に生じるスリップなどの振動が発生しないようにすることができる。
【００９６】
このような効果は、図９及び図１０に示すＦＰＧＡによる実験結果からも明らかである。ここで、図９及び図１０では、ＦＰＧＡを用いて、（Ａ）１重ＰＬＬ回路、（Ｂ）上記図５に示すような２重ＰＬＬ回路（信号経路が切り替わらないもの）、（Ｃ）上記図２に示すような第１ＰＬＬ１１によるフィードフォワード制御と２重ＰＬＬ回路とに切り換え可能な回路、をそれぞれ再現し、図９では速度ステップ入力に対する出力信号の応答を、図１０では速度ランプ入力に対する出力信号の過渡応答を、それぞれ示している。
【００９７】
すなわち、図９に示すように、速度ステップを入力すると、１重ＰＬＬ回路ではオーバーシュートが大きく且つハンチングを生じていて（図９（Ａ））、２重ＰＬＬ回路でもオーバーシュート及びスリップによる振動が発生していることが分かる（図９（Ｂ））。これに対し、上述のように、出力信号の位相が入力信号に対してロックアウトの状態の場合には図８に示す開ループ制御系とする一方、出力信号の位相が入力信号に対してロックレンジ内であれば、上記図５に示すような２重ＰＬＬ回路にすることで、図９（Ｃ）に示すように、オーバーシュートやスリップによる振動の発生もなく、第２ＰＬＬ２１の応答が第１ＰＬＬ１１の応答とほぼ一致している。
【００９８】
この傾向は、上記図１０に示す速度ランプの実験結果からも明らかである。１重ＰＬＬ回路では振動が大きく且つ位相差が生じている（図１０（Ａ））一方、２重ＰＬＬ回路の場合には位相差がないもののオーバーシュートや振動が発生している。これに対し、上述のように、出力信号の位相が入力信号に対してロックアウトの状態の場合には図８に示す開ループ制御系とする一方、出力信号の位相が入力信号に対してロックレンジ内であれば、上記図５に示すような２重ＰＬＬ回路にすることで、図１０（Ｃ）に示すように、オーバーシュートやスリップによる振動の発生もなく、第２ＰＬＬ２１の応答が第１ＰＬＬ１１の応答とほぼ一致している。
【００９９】
すなわち、出力信号の位相が入力信号に対してロックアウトしている場合には、第１ＰＬＬ１１を用いたフィードフォワード制御によって入力信号に対して高速且つ高精度で追従しつつ、出力信号の位相が入力信号に対してロックレンジ内であれば、２重ＰＬＬ回路によって迅速に位相同期を行うことができる。これにより、位相が急激に変化するステップ入力に対しても、高速且つ高精度にモータ２を追従させることが可能となる。
【０１００】
−回転検査装置の動作−
上述のような構成を有する回転検査装置１の動作について、図１１及び図１２に基づいて以下で説明する。
【０１０１】
上記回転検査装置１は、上述のとおり、検査対象であるディスク３などをモータ２によって回転させて、該ディスク３の傷や汚れ、回転時の振れなどを検出機構４によって検出するものである。そのため、上記回転検査装置１では、検出機構４によってディスク３の表面状態の検出を行う際に、該ディスク３が、入力信号と位相同期した状態で一定回転数で回転することが求められる。
【０１０２】
したがって、従来のＰＬＬ回路を用いた駆動制御装置では、図１１に示すように、モータの加減速時には、一般的な速度制御（フィードバック制御）を用いてモータの制御を行い、モータが所定の一定速度に到達したときに、ＰＬＬ回路を用いてモータの回転速度制御を行うようにしていた。
【０１０３】
そのため、従来の回転検査装置では、検査の効率の向上を図るために、モータの加減速時の時間短縮などの対策を行っているが、この場合には、モータのトルクアップや供給する電力を増大させる必要があり、モータサイズの増大や発熱量の増加など、多くのデメリットが生じることになる。
【０１０４】
これに対して、上述のような構成を有する回転検査装置１では、モータ２の加減速時、すなわち入力信号の周波数が変化する場合でも該入力信号の位相と出力信号の位相とを同期させることができるとともに、入力信号に対して高速追従可能な位相同期回路１０を有しているため、図１２に示すように、停止領域以外はＰＬＬ制御を用いてモータ２を駆動させることができる。これにより、モータ２が一定速度に到達する際に生じるオーバーシュートを抑えることができ、その分、該モータ２が一定回転数に到達する時間を短縮することが可能となる（図１２中の破線は、図１１の場合のモータ回転数の変化）。
【０１０５】
しかも、上記位相同期回路１０を用いることで、モータ２を急激に加速した場合、すなわち、入力信号の周波数を位相同期が外れるような変化をさせた場合でも、第１ＰＬＬ１１によるフィードフォワード制御によって追従することができ、その後、２重ＰＬＬ回路に切り換えることでスムーズに位相同期できるため、モータ２をより加速させて迅速に一定速度に到達させることが可能になる。
【０１０６】
したがって、従来に比べて検査時間を大幅に縮減することができ、効率良く検査を行うことができる。
【０１０７】
−実施形態１の効果−
以上より、本実施形態によれば、位相同期回路１０を、入力信号に対する出力信号の位相差がロックレンジ内であれば、２重ＰＬＬ回路として動作させる一方、出力信号の位相差がロックアウトの状態であれば、第１ＰＬＬ１１を用いてモータ２をフィードフォワード制御するように構成したため、２重ＰＬＬ回路を用いても位相の同期が外れるような急激な入力信号の位相変化に対しても、第１ＰＬＬのフィードフォワード制御によって高速且つ高精度に出力信号の位相を入力信号に追従させることが可能となる。そして、入力信号に対する出力信号の位相差がロックレンジ内になると、２重ＰＬＬ回路によって迅速に位相同期を行うことができる。
【０１０８】
これにより、ステップ入力などの急激な入力信号の位相変化に対して、高速且つ精度良く出力信号の位相を追従させることができるとともに、このときの制御系が２次の制御系であることから、３次の制御系の場合に生じる、オーバーシュートや位相を同期させる際のスリップによる振動の発生を抑制することが可能になる。
【０１０９】
したがって、上記位相同期回路１０を用いることで、どのような入力信号に対しても出力信号の周波数を入力信号に対して高速且つ高精度に追従させることができ、モータ２を精度良く駆動制御することができる。
【０１１０】
また、上記位相同期回路１０において、第２ＰＬＬ２１のループフィルタ２５の積分器２５ｃに記憶部３１を設けて、第１ＰＬＬ１１によるモータ２のフィードフォワード制御の際の信号を該記憶部３１に記憶することで、２重ＰＬＬ回路へ切り換える際に、スムーズに制御を切り換えることができる。
【０１１１】
さらに、上記位相同期回路１０をデジタル回路とすることで、入力信号に対する出力信号の位相差に応じて制御を切り換え可能な位相同期回路１０を容易に構成することができる。
【０１１２】
さらにまた、上述のような構成を有する位相比較回路１０を、ディスク３を検査するための回転検査装置１に適用することで、加減速時でも殆ど振動なく入力信号に対して出力信号の位相を精度良く追従させることができるため、迅速に一定速度にすることができる。したがって、従来に比べて検査時間を大幅に短縮することが可能となり、効率良く検査を行うことができる。
【０１１３】
《実施形態２》
この実施形態２は、上記実施形態１のような回転検査装置以外の装置に組み込まれたスピンドルモータを駆動するための駆動制御装置に、上記位相同期回路１０を適用する点が、該実施形態１とは異なる。以下の説明において、上記実施形態１と同一の部分には同一の符号を付して、異なる部分についてのみ説明する。
【０１１４】
具体的には、加工機や糸等の巻取り装置など、スピンドルモータを周速一定制御に用いる場合に上記位相同期回路１０を適用する。なお、以下では、巻取り装置に該位相同期回路１０を適用する場合について説明するが、この巻取り装置の構成は一般的に知られている巻取り装置の構成と同じであるため、構成の説明については省略する。
【０１１５】
ここで、例えば、従来の巻取り装置では、回転体の加減速時と該回転体が所定の回転速度に到達した後とで速度制御を切り換えるとともに、該所定の回転速度到達後の場合には巻取り部分の径に応じて回転速度を変化させる線速度一定制御を行うようにしている（例えば特開昭６３−１０１２７９号公報）。
【０１１６】
しかしながら、このような制御の切り換えは、制御装置の構成や制御が複雑になるため、あまり好ましくない。しかも、上述の線速度一定制御では、巻取り部分の径の変化に対して回転速度の変動がＰＬＬ制御に比べて大きくなるため、回転速度の精度があまり良くない。また、上記巻取り装置に一重ＰＬＬ制御を適用することも考えられるが、既述のとおり、一重ＰＬＬの構成制御では、入力信号の周波数が変化する場合の回転体の速度の追従性があまり良くない。
【０１１７】
これに対し、巻取り装置に上記位相同期回路１０を適用することにより、巻取り部分の径の変化に対して回転体の速度を精度良く追従させることができる。すなわち、巻取り部分の径の変化が急で且つ大きいときや回転体の加減速時など、モータに対して入力信号の周波数が大きく変化する場合でも、上記位相同期回路１０によるＰＬＬ制御によって入力信号の周波数変化に回転体の速度を精度良く追従させることができる。したがって、巻取り装置において、巻き崩れることなく回転体上に糸などを短時間で精度良く巻き取ることができる。しかも、回転体の加減速時と所定の回転速度到達後とで制御を切り換える必要もなくなるため、モータの制御装置の構成や制御を単純化することができる。
【０１１８】
なお、上述のような作用効果は、巻取り装置の場合だけでなく、加工機や回転検査装置以外の検査装置に組み込まれるスピンドルモータなどに上記位相同期回路１０を適用した場合にも同様に得られる。すなわち、図１３に示すように、入力信号の周波数が位相同期が外れるくらい大きく変化する場合にも、上記位相同期回路１０を用いることで、入力信号に対してモータを精度良く追従させることができる。したがって、入力信号に対して高速且つ高精度に追従するようなモータの駆動制御を実現することができる。
【０１１９】
−実施形態２の効果−
以上より、本実施形態によれば、上記位相同期回路１０を巻取り装置のスピンドルモータの駆動制御に適用することで、巻取り部分の径の変化に対して回転体の速度を精度良く追従させることができるため、巻き崩れることなく該回転体上に糸などを精度良く巻き取ることができる。
【０１２０】
また、上記位相同期回路１０を巻取り装置以外の装置のスピンドルモータの駆動制御に適用した場合でも、該スピンドルモータの回転を入力信号に対して高速且つ高精度に追従させることができる。
【０１２１】
《実施形態３》
この実施形態３は、上記位相同期回路１０を、人間によるマスター側の操作に応じてスレーブ側を連動させるマスタースレーブ方式のロボットの駆動部としてのスピンドルモータに適用する点で、上記実施形態１とは異なる。以下の説明において、上記実施形態１と同一の部分には同一の符号を付して、異なる部分についてのみ説明する。
【０１２２】
図１４に、マスタースレーブ方式のロボットの一例としてマニピュレータ４０を示す。このマニピュレータ４０は、マスター側のアーム４３の動きに応じて駆動制御されるスレーブ側のアーム４１を備えている。すなわち、上記マニピュレータ４０では、上記マスター側のアーム４３とスレーブ側のアーム４１との間で信号を送受信していて、該マスター側のアーム４３によってスレーブ側のアーム４１を遠隔操作可能なように構成されている。そして、このスレーブ側のアーム４１の肩及び肘の関節における回転駆動装置として用いられるスピンドルモータ４２の駆動制御に上記位相同期回路１０を適用する。
【０１２３】
こうすることで、出力信号の位相が入力信号に対してずれるような、すなわちＰＬＬ回路による位相のロックが外れるようなマスター側アーム４３の急な動作に対しても、既述のとおり、第１ＰＬＬ１１によってスレーブ側アーム４１のモータ４２がフィードフォワード制御されるため、マスター側アーム４３の動きにスレーブ側アーム４１を高速且つ高精度に追従させることができる。
【０１２４】
−実施形態３の効果−
以上より、本実施形態によれば、マスタースレーブ方式のロボットの駆動制御に上記位相同期回路１０を用いることにより、マスター側アーム４３のどのような動作に対してもスレーブ側アーム４１を高速且つ正確に追従させることができる。
【０１２５】
《実施形態４》
この実施形態４は、上記位相同期回路１０を、エンジンなどの内燃機関の燃焼室内に気体を流出入させるためのバルブを駆動するスピンドルモータに適用する点で、上記実施形態１とは異なる。以下の説明において、上記実施形態１と同一の部分には同一の符号を付して、異なる部分についてのみ説明する。
【０１２６】
図１５に、エンジン５０の吸気バルブ５１及び排気バルブ５２（弁体）を駆動するスピンドルモータの制御に上記位相同期回路１０を用いた場合の一例を示す。この図１５の例では、エンジン５０の燃焼室５０ａに気体を流出入させるための吸気バルブ５１及び排気バルブ５２に対し、モータ５３，５４（スピンドルモータ）が、クランク機構５５，５６を介して駆動連結されている。すなわち、上記エンジン５０では、モータ５３，５４が回転すると、その回転運動を、該エンジン５０のシリンダーブロックに対して移動可能なスライダ５５ａ，５６ａを有するクランク機構５５，５６が往復動に変換して、吸気バルブ５１及び排気バルブ５２を開閉させる。特に図示しないが、上記モータ５３，５４には、該モータ５３，５４の回転を検出するためのエンコーダが設けられている。また、上記図１５において、符号５０ｂはピストン、５０ｃはクランクシャフトを、それぞれ示している。
【０１２７】
ここで、上記モータ５３，５４が、本発明の駆動部を構成していて、該モータ５３，５４の回転軸に連結されて該回転軸とともに回転するクランク機構５５，５６の一部が、本発明の回転体を構成している。
【０１２８】
なお、上記モータ５３，５４を用いて吸気バルブ５１及び排気バルブ５２を駆動させる構成としては、上述のようなクランク機構５５，５６を用いた構成に限らず、モータ５３，５４の回転を吸気バルブ５１及び排気バルブ５２の往復動に変換可能な構成であれば、どのような構成であってもよい。
【０１２９】
上記モータ５３，５４の駆動制御は、上記位相同期回路１０を用いて行われる。具体的には、上記図１５の左上に示すように破線から実線へ吸気バルブ５１の開閉タイミング（開閉時期及び弁リフト量）を変化させる場合、その変化を信号変換部６１で指令信号に変換して、上記位相同期回路１０を含む位相同期制御部６２に入力する。この位相同期制御部６２には、上記吸気バルブ５１を駆動させるモータ５３のエンコーダから出力される出力信号も入力される。そして、上記位相同期制御部６２において、指令信号の周波数が変化してもモータ５３の出力信号をそれに精度良く追従させることができるような駆動信号が、モータドライバ６３を介してモータ５３へ入力される。上記排気バルブ５２を駆動させるモータ５４についても、上記モータ５３と同様に駆動制御される。
【０１３０】
−実施形態４の効果−
以上より、この実施形態によれば、エンジン５０の吸気バルブ５１及び排気バルブ５２をモータ５３，５４によって駆動し、該モータ５３，５４の制御に上記位相同期回路１０を用いることで、指令信号に対してモータ５３，５４の回転を高速且つ正確に追従させることができる。したがって、要求されるバルブ開閉時期及びバルブリフトに応じて、吸気バルブ５１及び排気バルブ５２を精度良く駆動させることができる。
【０１３１】
また、上述の構成により、吸気バルブ５１及び排気バルブ５２は、それぞれ、モータ５３，５４によって直接、駆動されるため、クランクシャフトの回転によって各バルブ５１，５２を駆動させる従来のバルブ開閉機構で必要だった部材が不要になる。具体的には、従来の構成では、クランクシャフトの回転をチェーンを介してカムに伝達し、該カムの回転によって吸気バルブ及び排気バルブを押し下げていたが、該クランクシャフトから各バルブ５１，５２までの各伝動部材（チェーンやカムなど）が不要になるとともに、該各バルブを押し上げるためのバルブスプリングも不要になる。
【０１３２】
《その他の実施形態》
上記実施形態については、以下のような構成としてもよい。
【０１３３】
上記実施形態では、位相同期回路１０を、２つのＰＬＬ１１，２１を組み合わせた２重ＰＬＬ回路としているが、この限りではなく、複数のＰＬＬの構成が組み合わされた多重ＰＬＬ回路であってもよい。なお、この場合には、上記実施形態において、第２ＰＬＬ２１に並列に接続される第１ＰＬＬの数を増やすようにすればよい。こうすることで、各第１ＰＬＬでの計算負荷を減少させることができる。また、上記の場合には、入出力信号の位相差がロックアウトの状態のときには、複数の第１ＰＬＬ１１のうち一つの第１ＰＬＬ１１を用いてフィードフォワード制御を行うようにすればよい。
【０１３４】
上記実施形態では、発振器１２及びモータ部２２の出力側に、分周器１３，２３を設けているが、この限りではなく、分周器１３，２３を設けなくてもよい。
【０１３５】
また、上記実施形態では、信号を平滑化するためにループフィルタ１５，２５を用いているが、この限りではなく、信号を平滑化できる手段であればどのようなものであってもよい。
【０１３６】
また、上記実施形態では、上記位相同期回路１０は、デジタル回路として構成されているが、この限りではなく、アナログ回路として構成されていてもよい。
【産業上の利用可能性】
【０１３７】
以上説明したように、本発明は、モータを駆動制御する際に用いられる位相同期回路に特に有用である。
【符号の説明】
【０１３８】
１      回転検査装置
２      モータ（スピンドルモータ）
３      被検査体
４      検出機構
６      駆動制御装置
１０    位相同期回路（モータ用位相同期回路）
１１    第１ＰＬＬ（第１フィードバックループ）
１２    発振器（発振部）
１３、２３    分周器
１４    第１位相比較回路（第１位相比較部）
１５    ループフィルタ（第１平滑部）
１５ａ  比例器
１５ｂ  積分器（第１積分器）
１５ｃ  加算器
２１    第２ＰＬＬ（第２フィードバックループ）
２２    モータ部
２４    第２位相比較回路（第２位相比較部）
２５    ループフィルタ（第２平滑部）
２５ａ  比例器
２５ｂ  積分器（第２積分器）
２５ｃ  加算器
２６    ループ加算器（加算部）
２７    ＯＲゲート
２８    ＯＲゲート（位相差判定部）
３１    記憶部
３３    信号経路切換部
４０    マニピュレータ
４１    スレーブ側アーム（スレーブ側）
４２    スピンドルモータ
４３    マスター側アーム（マスター側）
５０    エンジン（内燃機関）
５０ａ  燃焼室
５１    吸気バルブ（弁体）
５２    排気バルブ（弁体）
５３、５４    モータ（スピンドルモータ）
５５、５６    クランク機構（変換機構）
１０１、１１０  位相同期回路
１０２、１１３、１２３  発振部
１０３、１１２、１２２  位相比較部
１０４、１２５  ループフィルタ
１０５、１１４、１２４  分周器
１１１  第１ＰＬＬ
１２１  第２ＰＬＬ
１２６  加算器
【図１】
0005594757.tif 000004
【図２】
0005594757.tif 000005
【図３】
0005594757.tif 000006
【図４】
0005594757.tif 000007
【図５】
0005594757.tif 000008
【図６】
0005594757.tif 000009
【図７】
0005594757.tif 000010
【図８】
0005594757.tif 000011
【図９】
0005594757.tif 000012
【図１０】
0005594757.tif 000013
【図１１】
0005594757.tif 000014
【図１２】
0005594757.tif 000015
【図１３】
0005594757.tif 000016
【図１４】
0005594757.tif 000017
【図１５】
0005594757.tif 000018
【図１６】
0005594757.tif 000019
【図１７】
0005594757.tif 000020