(57)【特許請求の範囲】
【請求項１】
第１、第２の銅部材の間にペルチェ部材を備え、前記第１の銅部材の前記ペルチェ部材に対向する面と別の面に半導体素子が搭載され、
前記第１の銅部材は、表面中央部に前記半導体素子が配設され、裏面中央部に柱状の突設部を備え、
前記ペルチェ部材は、前記第１の銅部材裏面の、前記柱状の突設部の周りの領域に配設され、
前記第２の銅部材は、前記ペルチェ部材の前記第１の銅部材裏面側と反対側の面に配置される半導体装置。
【請求項２】
前記ペルチェ部材として、ｎ型ペルチェ材料とｐ型ペルチェ材料を備えている請求項１記載の半導体装置。
【請求項３】
前記ｎ型ペルチェ材料と前記ｐ型ペルチェ材料は電気的に直列接続され、熱的に並列に接続された請求項２記載の半導体装置。
【請求項４】
複数のｎ型ペルチェ材料とｐ型ペルチェ材料のうち、一端と他端がｎ型ペルチェ材料であり、一端のｎ型ペルチェ材料が前記第１の銅部材裏面に直接接続され、他端のｎ型ペルチェ材料から電流を取り出す請求項２又は３記載の半導体装置。
【請求項５】
複数のｎ型ペルチェ材料とｐ型ペルチェ材料のうち、一端のｎ型ペルチェ材料が前記第１の銅部材裏面に直接接続され、他のペルチェ部材は、前記第１の銅部材裏面と電気的に絶縁される、請求項４記載の半導体装置。
【請求項６】
前記第１の銅部材の前記半導体素子と当接する領域を囲む領域と、前記第１の銅部材側面に、熱絶縁材料を備えている請求項２乃至５のいずれか１項に記載の半導体装置。
【請求項７】
表面中央部に半導体素子が配設され、裏面側の中央部に柱状の突設部を備えた第１の銅部材と、
前記第１の銅部材裏面の、前記柱状の突設部の周りの領域に配設されたペルチェ部材と、
前記ペルチェ部材の前記第１の銅部材裏面側と反対側の面に当接された第２の銅部材と、
を備えた、半導体装置。
【請求項８】
表面中央部に半導体素子が配設され、裏面側の中央部に柱状の突設部を備えた第１の銅部材と、
前記第１の銅部材裏面の、前記柱状の突設部の周りの領域に配設された、直列接続されたｎ型ペルチェ材料とｐ型ペルチェ材料を含むペルチェモジュールと、
前記ペルチェ部材の前記第１の銅部材裏面側と反対側の面に当接された第２の銅部材と、
を備えている、半導体装置。
【請求項９】
半導体素子のグランド電源端子と接地間に、請求項８記載のペルチェモジュールを備えた半導体装置。
【請求項１０】
前記半導体素子に流れる電流で前記ペルチェモジュールを駆動する、請求項９記載の半導体装置。
【請求項１１】
前記半導体素子はプロセッサ又はパワー半導体素子である、請求項９又は１０記載の半導体装置。
【請求項１２】
電源と前記半導体素子の電源端子間に、前記ペルチェ部材を含むペルチェモジュールを備えた請求項８記載の半導体装置。
【請求項１３】
複数の電源と前記半導体素子の電源端子間に、複数のペルチェモジュールをそれぞれ備えた請求項１２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願についての記載）
本発明は、日本国特許出願：特願２００８−２７７２３０号（２００８年１０月２８日出願）及び特願２００９−０８３５８８号（２００９年３月３０日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。【０００２】
本発明は半導体装置に関し、特に冷却構造に関する。
【背景技術】
【０００３】
ペルチェ素子は、例えばＣＰＵの冷却など半導体素子の冷却に多用されている。ＣＰＵに接続された電源とは別にペルチェ素子用の電源を持ちＣＰＵには放熱フィンを設ける。パワーデバイスも冷却が重要であり、小型パワーデバイスではその容積の例えば１００倍以上の放熱板を取り付ける場合もある。ペルチェ素子の原理を説明する。【０００４】
図１２にペルチェ素子での熱流について説明する。図１２は、ペルチェ素子の電流と熱流束の流れを示す図である。ペルチェ材料の極性がＮ型かＰ型かによって電流の流れる方向は反転する。このため、熱流束の流れは変化しない。熱伝導は電流の向きに変わりなく、高温側から低温側に流れる。ジュール熱は等方的であるため低温側、高温側にそれぞれ熱が流れ込む。ペルチェ効果は低温側から高温側に熱を運ぶこともできるので、ヒートポンプと呼ばれることもある。それぞれのプロセスの熱流束を数式に表すと下記のようになる。【０００５】
熱伝導：  κ・▽  Ｔ                      （１）
ジュール熱：  η・Ｉ２                    （２）
ペルチェ熱：  α・Ｔ・Ｉ                  （３）
ここで、κ，  η，  αはそれぞれ熱伝導率、電気抵抗率、ゼーベック係数である。【０００６】
少ない電流でペルチェ効果によって環境温度より低温を実現するためには、
κが小、
ηが低、
αが大
の材料が好適材料になる。例えばビスマス・テルル系の材料が多用され、半導体と言うより不純物を多く入れて金属的な性質にして利用している。条件を定量的に評価するために性能指数Ｚが導入される。性能指数Ｚは式（４）で与えられる。【０００７】
0005453296.tif 000002
【０００８】
Ｚが大きいとその材料の性能は高いことを意味する。Ｚの単位は［Ｔ-1］となるので、通常は絶対温度を乗じてＺ・Ｔとして無次元にして評価する。このため熱効率などの計算ではＺＴとして入ってきて、Ｚ単独では現れない。【０００９】
κが小、ηが低、αが大の材料を探すことは大変な努力を必要とする。それは、金属や半導体などの材料では上記のパラメータが二律背反的な特性を示すからである。つまり、一般に材料は、熱伝導率の高い材料は電気抵抗率が低いし、電気抵抗率の低い材料はゼーベック係数が低いからである。同時にそれぞれの輸送係数が望む方向に変化することはほとんど無い。したがって、材料の選択は、それぞれのパラメータの最適値を探すことになる。新しく基本材料を決めると、不純物を混入する量を広い範囲で変化させたり、作り方を変えたりして、それぞれのパラメータの測定を行って材料評価を行う。したがって、ある材料の基本物性値が分かったからと言って、該材料が使えるか否かは実験結果によって判断するしかない。【００１０】
図１に示すように、パワー半導体デバイス素子（Ｓｉｌｉｃｏｎ  Ｃｈｉｐ）１０１が銅板１００の上に取り付けてあり、銅板１００を通じて電流が流れる方式となっている。電気絶縁は銅板１００の下側で取られ、その下に放熱フィンが（不図示）取り付けられる。放熱プロセスは熱伝導のみであり、銅が利用される理由は電気伝導性が高く、熱伝導率が高いためである。この様な構成で、銅板下部に放熱フィンを取り付けると、シリコンチップ（パワー半導体デバイス、ＣＰＵ等）の真下の銅板部分に大きな熱流束が流れ、左右に広がって流れる量は多くない。このため、パワー半導体デバイス素子に幅広の大きな銅板を取り付けても、熱抵抗を大きく下げることにはならない。フィン構造に色々な工夫がされている。このため、全体として薄くできないことや、フィンを含めた全体重量が重くなる。【００１１】
なお、パワー素子において熱電変換素子による冷却を行う装置は特許文献１等が参照される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００３−１７９１９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
冷却を行うペルチェ素子に接続される電源と、ＣＰＵやパワーデバイスの電源とは別電源系統で設けることが多い。これは、動作が全く異なるからである。例えば超伝導システムで利用されるペルチェ電流リード（ＰＣＬ）（S. Yamaguchi et al, "Peltier current lead experiment and their applications for superconducting magnets", Rev. Sci. Instrum., vol.75, pp. 207-212, 2004）では、超伝導マグネットを励磁する電源と電流リードをペルチェ冷却する電源は同じである。同じ電源で冷却にも利用できれば電源システムの節約になる。【００１４】
したがって本発明は、半導体素子をペルチェ冷却する電源系統を簡素化する半導体装置を提供することにある。
【課題を解決するための手段】
【００１５】
本発明によれば、第１、第２の銅部材（銅板）の間にペルチェ部材を備え、前記第１の銅部材の前記ペルチェ部材に対向する面と別の面に、半導体素子が搭載されてなる半導体装置が提供される。【００１６】
本発明において、前記ペルチェ部材は、ｎ型ペルチェ材料を含む。ｎ型もしくはｐ型にするかは電流方向によって決める。ｎ型ペルチェ材料は、例えばＳｉＣ等からなる。【００１７】
本発明において、前記第１の銅部材は、その裏面の中央部に柱状の突設部を備え、その表面中央部に冷却を行う半導体素子が配設され、
前記ペルチェ材料は、前記第１の銅部材裏面の、前記柱状の突設部の周りの領域に配設され、
前記第２の銅部材は、前記ペルチェ材料の前記第１の銅部材裏面側と反対側の面に配置される。【００１８】
本発明において、前記ペルチェ部材として、電気的に直列接続され、熱的に並列接続されたｎ型ペルチェ材料とｐ型ペルチェ材料を備えている。【００１９】
本発明において、前記直列接続された複数のｎ型ペルチェ材料とｐ型ペルチェ材料のうち、一端と他端がｎ型ペルチェ材料であり、一端のｎ型ペルチェ材料が前記第１の銅部材裏面に直接接続され、他端のｎ型ペルチェ材料から電流を取り出す。本発明において、ｎ型とｐ型シリコンを電気的に直列に且つ熱的に並列に接続されている。【００２０】
本発明において、前記第１の銅部材の前記半導体素子と当接する領域を囲む領域、及び、前記第１の銅部材側面に熱絶縁材料を備えている。環境温度より、この部分が高くなるときには、ここにフィンを搭載してもよい。【００２１】
本発明において、裏面の中央部に柱状の突設部を備え、表面中央部に半導体素子が配設される第１の銅部材と、
前記第１の銅部材裏面の、前記柱状の突設部の周りの領域に配設されたペルチェ部材と、
前記ペルチェ部材の前記第１の銅部材裏面側と反対側の面に当接された第２の銅部材と、
を備える。【００２２】
本発明において、裏面の中央部に柱状の突設部を備え、表面中央部に半導体素子が配設される第１の銅部材と、
前記第１の銅部材裏面の、前記柱状の突設部の周りの領域に配設された、直列接続されたｎ型ペルチェ材料とｐ型ペルチェ材料を含むペルチェモジュールと、
前記ペルチェ部材の前記第１の銅部材裏面側と反対側の面に当接された第２の銅部材と、を備えている。【００２３】
本発明において、半導体装置のグランド電源端子と接地間にペルチェモジュールを備える。【００２４】
本発明によれば、第１、第２の銅部材でペルチェ部材を挟み、前記第１の銅部材の前記ペルチェ部材に対向する面と別の面に搭載された半導体素子の動作時に、前記半導体素子の自己冷却が行われる、冷却方法が提供される。前記ペルチェ部材は、シリコンを含む。
【発明の効果】
【００２５】
本発明によれば、半導体素子をペルチェ冷却する電源系統を簡素化することができる。
【図面の簡単な説明】
【００２６】
【図１】従来の構成を示す図である。
【図２】関連発明を説明する図である。
【図３】本発明の一実施例を説明する図である。
【図４】本発明の他の実施例を説明する図である。
【図５】本発明の他の実施例を説明する図である。
【図６】インテル社のＣｏｒｅ２Ｄｕｏの断面、接続ソケットの構成を示す図である。
【図７】インテル社のＣｏｒｅ２Ｄｕｏのソケット接続部のピン電極構成を示す図である。
【図８】インテル社のＣｏｒｅ２Ｄｕｏのソケット接続ピン電極の構成を示す図である。
【図９】インテル社のＣｏｒｅ２Ｄｕｏの冷却構造の一例を示す図である。
【図１０】本発明の一実施例を示す図である。
【図１１】本発明の一実施例を示す図である。
【図１２】ペルチェ素子における熱流速の流れを示す図である。
【図１３】本発明の別の実施例を示す図である。
【図１４】図１３の変形例を示す図である。
【発明を実施するための形態】
【００２７】
図２に、本発明者は先に提案した自己冷却素子の構成を示す（特願２００７−００５３８１号、特願２００７−０７２７３６号及び特願２００８−０００１８７号）。銅板の代わりに、ｎ型のペルチェ材料（ｎ  ｔｙｐｅ  Ｐｅｌｔｉｅｒ  ｍａｔｅｒｉａｌ）１０２を用い、シリコンチップ１０１（縦型ＭＯＳＦＥＴやＩＧＢＴの構造が作られているシリコン・デバイスのシリコン部分）に流れる電流がこのペルチェ材料１０２に流れるように構成してある。
【００２８】
自己冷却素子は２つの原理に基づいている。一つは、シリコン半導体素子に流れる電流によるペルチェ効果で熱をシリコンチップ側から運び出すことであり、他は、ペルチェ材料それ自身の熱伝導による熱輸送で冷却を行うことである。
【００２９】
図２の構成は、ｎ型ＳｉＣの輸送係数を念頭に考えた構造である。つまり、単結晶ＳｉＣでは、室温では、熱伝導率は、銅よりも高く、セーベック係数αも市販のペルチェ素子に使われるＢｉＴｅ合金よりも３倍以上高い値が報告されていたからである。また、電流方向と逆に熱輸送を行うからである。熱伝導にペルチェ効果の２つの熱輸送プロセスを利用してこの部分の熱抵抗を下げるというものである。
【００３０】
なお、ｎ型ペルチェ材料１０２の下側に電気絶縁層（不図示）を入れることを前提にしている。これはフィンを取り付けるために、一般には、電気絶縁を行うためである。ｎ型ペルチェ材料１０２の下側に電気絶縁層（不図示）を設けることは、以下の図面でも、共通である。このため、配線を行うための銅ケーブル／銅板などにｎ型ペルチェ材料を直接接続することになる。
【００３１】
本願発明者は、これまで、ＳｉＣの物性測定を行ってきた。ＳｉＣはゼーベック係数αが高く、熱伝導係数κが高いことはほぼ確認できたが、単結晶ＳｉＣは高価であり、電気抵抗率ηが通常ペルチェ材料に使われているＢｉＴｅ合金よりも高い。また、焼結ＳｉＣでは、安価ではあるが、熱伝導率κが銅の２／３であり、電気抵抗率ηが高い。このため、高い周波数で電流のＯＮ／ＯＦＦを行うことによって、ＳｉＣの表皮効果を期待していたが、それが難しいことが判明した。この表皮効果は、熱拡散を行うには適切であったからである。つまり、ペルチェ効果では、電流が熱輸送を行うので、熱流束がシリコンチップの真下に集中せず、効果的な熱拡散が行えるからである。また、ＳｉＣは、電気抵抗率ηが大きいことから、銅板などのように配線に使うことも困難である。
【００３２】
図２の構成では、電気抵抗率ηが大きい場合、ｎ型ペルチェ材料（ＳｉＣ）１０２全体に熱流が流れないということを解消する構成を本発明は提案する。
【００３３】
図３は、本発明の実施例を説明するための図である。ＳｉＣは、焼結／単結晶にかかわらず、銅の抵抗率の３桁ほど大きいが、図３に例示するように、２つの銅板１００で、ｎ型ペルチェ材料（ＳｉＣ）１０２を挟む構造とすることによって、ｎ型ペルチェ材料（ＳｉＣ）１０２全体にわたり、電流を均一に流すことができる。これにより、ペルチェ熱流による冷却も期待できる。
【００３４】
単結晶ＳｉＣの熱伝導率は、銅よりも高いので、熱伝導による熱輸送は、シリコンチップ１０１真下に多くあり、ペルチェ効果による熱流束は、ペルチェ材料１０２の下部の銅板１００の全体に広がる。これによって、熱拡散が促進され、効果的な冷却を行うことができる。
【００３５】
図３の構造は、図１及び図２に比べて、界面が２つ増えている（銅１００−ｎ型ペルチェ材料１０２の２つの界面）。このため、界面の電気抵抗及び熱抵抗を低減すること考慮する必要がある。ペルチェ効果による熱流束の促進が、これらの界面抵抗を上回る必要がある。
【００３６】
ところで、これまでの実験データなどから、界面抵抗は、熱流に対して大きくなりやすく、電流に対しては、大きな問題にならないことが知られている。
【００３７】
そして、界面熱抵抗を上回るには、温度差が２℃程度下部の温度が高ければ良いと思われる。この界面抵抗についての問題は以下も同様である。
【００３８】
次に、本発明の別の実施例を説明する。図４は、本実施例の構成例を示す図である。銅板（銅ブロック）１００の表面側にシリコンチップ１０１を搭載し、銅板１００の底面側の中央部に柱状凸部を設け、その周りの銅板底面に当接して柱状凸部を囲むように、ｎ型ペルチェ材料（ＳｉＣ）１０２を備え、ｎ型ペルチェ材料（ＳｉＣ）１０２の下のさらに柱状凸部を囲むように、銅板１００を備えている。そして、銅板１００表面のシリコンチップ１０１を囲む領域と銅板１００側面には、熱絶縁材料１０３が配設されている。
【００３９】
図３に示した構成は、自己冷却デバイスの原理実証実験に単結晶ＳｉＣを使う場合には適当である。
【００４０】
一方、焼結ＳｉＣは熱伝導率κが銅の２／３くらいであるため、図３に示すように、電流が流れる部分を完全にＳｉＣに置き換えることは、熱伝導プロセスで冷却する観点からは不利である。
【００４１】
そこで、本実施例では、銅板１００とｎ型ペルチェ材料１０２の両方を併用する。シリコンチップ１０１は、真下の銅ブロック１００に直接接続され、そのまま伸び、熱伝導だけによる熱輸送を行う。そして、熱拡散を効果的にするために、銅ブロック１００の裏面側において、シリコンチップ１０１の周りに、図４に示すように、ｎ型ペルチェ材料１０２を配置し、そこに、電流を流す。
【００４２】
すると、銅ブロック１００の周辺部にはペルチェ熱流が発生し、最終的に、ｎ型ペルチェ材料１０２下部の銅阪１００に熱が輸送される。この場合、周辺部にペルチェ材料が使われるので、半導体素子（Ｓｉチップ）１０１側のペルチェ材料１０２が接続された銅板部分の温度が下がるため、熱流は広がって流れることになる。もちろん、この部分の熱伝導による熱輸送もある。
【００４３】
したがって、シリコンチップ１０１が接続されている銅板（銅ブロック）１００の横幅を広くすると、広くしただけ、電流が拡がる。これによって、熱流も、ペルチェ効果による、この部分の温度が低下することによって、拡がるので、熱拡散には都合がよい構造となる。
【００４４】
ｎ型ペルチェ材料１０２の電気抵抗率ηは、銅よりも２桁以上大きいので、銅板１００を接続し、回路系との接続は、この銅板を利用する。なお、電流を拡げるために、銅板を広げる（横幅を広くする）と、銅板での発熱もあるが、これは設計によって０．１Ｗ以下にすることができるので、問題にはならない。
【００４５】
図４の構造では、銅ブロック１００のシリコンチップ１０１の真下は、図１と同じように銅の熱伝導による冷却があり、両脇（周囲）のペルチェ材料１０２には電流によって熱輸送を主にするような設計をとれば、この部分のペルチェ材料は、熱伝導率が銅より低くても大きな問題にはならない。
【００４６】
このため、この部分に、熱伝導率が低いＢｉＴｅ系の材料も使うことができる。例えば、ＢｉＴｅ系のパラメータである、α＝２００μＶ／Ｋ，電流Ｉ＝１００Ａ，高温側温度Ｔｈ＝３７０Ｋとすれば、
ｑ≦α・Ｉ・Ｔｈ＝７．４［Ｗ］        （５）
ほどの熱を運ぶことができる。
【００４７】
この時、ペルチェ熱流束でシリコンチップ１０１側が冷えて、シリコンチップ１０１以外の熱が銅ブロック１００に入り込むことがあると、冷却には好ましくない。この問題を軽減するために、図４の熱絶縁層（ｔｈｅｒｍａｌ  ｉｎｓｕｌａｔｉｏｎ  ｌａｙｅｒ）１０３で、銅ブロック１００の冷却される側を覆うことは、適切な方策である。しかし、この部分の温度が、周辺環境温度よりも高い場合には、ここにフィンを付けることも良い。
【００４８】
銅の熱伝導率κ＝３５０Ｗ／Ｋｍであるので、熱の流れる断面の大きさを、１０ｍｍ角とすると、１００Ｗの熱流束を運ぶためには、温度差は２．９Ｋ必要である。
【００４９】
これから、ペルチェ効果が働いて、熱輸送を効果的に行うには、この温度差（２．９Ｋ）以上の温度差が発生すれば良いわけである。すなわち、本発明によれば、温度差を従来のペルチェ素子のように大きく取ることは不要であることが分かる。
【００５０】
図４のような構造を用いることによって、熱拡散を電流によって起こすことが原理的に可能になる。
【００５１】
しかし、式（５）の値は、シリコン半導体素子に対して十分な冷却ができる場合と、不足する場合がある。例えば、高電圧のパワー半導体であるＩＧＢＴ（ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ）、ＰＣなどで使われるＣＰＵなどがある。高電圧のパワー半導体やＰＣで現在広く使われているＩｎｔｅｌ社のＣｏｒｅ２Ｄｕｏでは１００Ｗもの発熱があるため、式（５）の値では、冷却には不十分となる。
【００５２】
図５に示した自己冷却素子は、この点を考慮した構造を備えている。シリコンチップ１０１は真下の銅板（銅ブロック）１００に直接接され、銅板（銅ブロック）１００は熱伝導プロセスによって熱輸送を行う。一方、その回りには、銅板の柱状凸部の周囲にはペルチェ・モジュール（ｎ型ペルチェ材料１０２、ｐ型ペルチェ材料１０２’）が配設されている。
【００５３】
ペルチェ・モジュール部の半導体材料は電気的には直列に接続され、熱的には並列接続される。このため、ｎ型ペルチェ材料１０２だけでなく、ｐ型ペルチェ材料１０２’が直列に接続される。
【００５４】
シリコンチップ１０１と接続している銅板（ブロック）１００は、例えば一端部（銅ブロック１００の中心部側端部）のｎ型ペルチェ材料１０２に直接接続され、ペルチェ・モジュールを構成し、ｎ−ｐ−ｎ−ｐ−ｎのように、ｎ型とｐ型を交互に、電気的に直列接続していくことになる。そして、最終的にはｎ型ペルチェ材料１０２’から電流を取り出し、銅板に接続し、回路系（不図示）の接地等に接続する。なお、ｎ−ｐ−ｎ−ｐ−ｎのように、直列接続されるｎ型とｐ型ペルチェ材料１０２、１０２’のうち、シリコンチップ１０１と接続している銅板（ブロック）１００と直接接続する端部のｎ型ペルチェ材料１０２以外のペルチェ材料と、銅板（ブロック）１００との間に電気的絶縁層１０６を備え、電気的に絶縁されている。ペルチェ材料としては、ｎ型又はｐ型シリコン、又は、ｎ型及びｐ型シリコンを電気的に直列に且つ熱的に並列に接続した構成としてもよい。シリコンはシリコンナノ構造（信学技報、「高効率熱電変換デバイス用シリコンナノ構造の熱電特性」、池田浩也、ファイズ  サレ、浅井清涼、石田明広、vol.108、no.438、SDM2008-230、2009年2月、pp.81-85）、あるいはポリシリコンであってもよい。あるいはシリコン系化合物、シリサイド等金属化合物等であってもよい。
【００５５】
図５の例では、ｎ−ｐ−ｎと３つのペルチェ材料からなるペルチェ・モジュールが配設されている。輸送できる熱量は、３倍になるので、最大２２．２Ｗの熱量を運ぶことができる。
【００５６】
ＢｉＴｅ合金を使った市販されているペルチェ・モジュールは、このようなｐ−ｎのペア接続が１０個以上使われ、電流が６Ａ程度で、輸送する熱量は１００Ｗを越す製品が販売されている。この値は、上記で述べた発熱量の大きなシリコン半導体素子の冷却にも十分な値であることから、本実施例でも利用可能である。
【００５７】
図２に示し構成は、パワー半導体と呼ばれる縦型の素子はシリコンチップが直接銅板／銅ブロックに直接接続され、その接続部分を通じて電流が流れるので、自己冷却素子構造は単純である。
【００５８】
前述したＰＣなどで使われるＣＰＵへの自己冷却素子の応用について以下に説明する。基本構造は、素子に流れる電流でペルチェ冷却を行うことである。ＣＰＵで使われるＭＯＳＦＥＴは横型であり、縦型デバイスではない。このため、上記のようにシリコンチップに直接冷却を行うための銅板を接続することはできない。
【００５９】
図６は、インテル社のＨＰから得た資料であり、インテル社  Ｃｏｒｅ２Ｄｕｏの断面、接続ソケットの構造を示す図である。コア（ダイ）が、シリコン単結晶にＣＰＵとしての回路が作られ、この部分で熱が発生する。それは、ＴＩＭ（Ｔｈｅｒｍａｌ  Ｉｎｔｅｒｆａｃｅ  Ｍａｔｅｒｉａｌ）と呼ばれる電気絶縁層でありながら熱抵抗が小さくなるよう材料で作られた層を通じて、ＩＨＳ（Ｉｎｔｅｇｒａｔｅｄ  Ｈｅａｔ  Ｓｐｒｅａｄｅｒ）とダイで発生する熱を拡散する銅にニッケルメッキをかけた材料で作られた板に接続している。通常は、これに大型のフィン（不図示）を取り付け、冷却を行う。そして、フィンとＩＨＳの電位はアースになっている。
【００６０】
ダイには金線などで波線された上でｓｕｂｓｔｒａｔｅ（基板）と呼ばれるエポキシ樹脂に回路が銅箔や銅ワイヤで作られた回路基板に接続される。この基板の裏側には、キャパシタや抵抗を取り付けた部分（ダイの真下の部分）の他にソケットに接続するためのピン電極が並んでいる。この基板（ｓｕｂｓｔｒａｔｅ）の大きさは３７．５ｍｍ角である。そして、ソケットは、「システムボード」と呼ばれる回路基板に接続される。
【００６１】
図７に、基板（ｓｕｂｓｔｒａｔｅ）の裏面のピン・アサインメントを示す。Ｖｃｃは電源接続端子、Ｖｓｓはアースへの接続端子であり、ほぼその数は等しい。信号系端子がＤａｔａ及びアドレスや同期信号系などの端子がＡｄｄｒｅｓｓ／Ｃｏｍｍｏｎ  Ｃｌｏｃｋ／Ａｓｙｓｎｃが設けられる。
【００６２】
図８に、インテルＣｏｒｅ２Ｄｕｏプロセッサ（Ｃｏｒｅ２ＤｕｏはIntel Corporationの登録商標）のソケット接続ピン電極の模式図を示す。電源は複数種類あり、電源電圧は異なる（０５Ｖ−１．０Ｖ）。これはｓｌｅｅｐ状態などのＣＰＵの状態によって、低消費電力を実現するためであり、ピン端子には電源からは同じ電圧が何時も供給されるわけではない。電源からの電流は最終的にはＶｓｓの端子を通じて全てアースに流れ込む。そして、Ｃｏｒｅ２Ｄｕｏでは最大７５Ａの電流が流れる。図７では、熱拡散を行うための、ＩＨＳの電位は接地電位（アース）になっている。熱放散を行うフィンの取り付け方法について、図９を参照して以下に説明する。
【００６３】
図９において、ヒートシンクの周囲温度ＴＡ、ヒートシンクの底温度ＴＳ、ＩＨＳ表面温度ＴＣ、ＣＰＵの全消費電力ＰＤとすると、熱特性パラメータΨＣＡ［℃／Ｗ］は以下のように表される。
【００６４】
ΨＣＡ＝（ＴＣ−ＴＡ）／ＰＤ              （６）
【００６５】
図９では、周辺温度ＴＡがＩＨＳの上で定義されているが、これは、熱がこの部分に集中的に流れるため、この部分の温度が高くなるためである。このような平板的な放熱フィンでは、プロセッサ真上の部分の温度が一番高くなり、フィン端温度は中心部より低い。これは、熱拡散が十分ではないからであり、ヒートシンク（フィン）を大型化しても、効果的な放熱を行うことができない。
【００６６】
このため、場合によっては、ホットスポット（Ｈｏｔ  ｓｐｏｔ）と呼ばれる部分的に温度の高い場所が発生することがある。このため、ホットスポットの発生を回避するための対策がなされている。
【００６７】
図９において、ＴＩＭ（ｔｈｅｒｍａｌ  ｉｎｔｅｒｆａｃｅ  ｍａｔｅｒｉａｌ）は、ヒートシンクとＩＨＳとの熱接続を良くするために用いられる。そして、ヒートシンクの上部には、ファン（冷却ファン）が配備される。
【００６８】
図１０は、自己冷却素子構造を、上記したＣＰＵに組み込んだ実施例の構成を示す図である。Ｖｓｓ端子からアースに接続する前に、ペルチェ・モジュール（ＰＭ）１１０を挿入する。基板のピン電極において、Ｖｓｓ端子は複数あるが、同一電位であるため、並列接続でペルチェ・モジュール（ＰＭ）に接続することができる。全てのＶｓｓ端子にペルチェ・モジュール（ＰＭ）を接続することは必ずしも要求されない。図１０では、図５と同様に、ｎ型、ｐ型のペルチェ材料を電気的に直列接続したペルチェ・モジュール１１０を備えている（ｎ型、ｐ型のペルチェ材料は熱的には並列接続される）。
【００６９】
本実施例において、ペルチェ・モジュール１１０のための別電源を設けることは必要とされない。
【００７０】
本実施例において、Ｖｓｓと接地（アース）間にペルチェ・モジュール１１０を挿入したことで、その分、高い電圧の電源電圧Ｖｓｓが必要となるが、この追加電圧はペルチェ・モジュールの構成によるが、２Ｖ程度以下にできる。
【００７１】
また、ペルチェ・モジュール１１０に印加される電圧分、プロセッサ（ＣＰＵ）が高い電位になるが、ケース全体の電位が同相で上がる。このため、プロセッサ内で電場の強さは変わらないので、プロセッサ内部絶縁については全く変える必要がない。更に、プロセッサ外側の配線部の絶縁は、より高い電圧に耐える必要があるが、たかだか２Ｖ高くなるだけであることから、ソケットやシステム・ボードなどの変更は不要であるものと思料される。
【００７２】
図１０の構成によれば、ＣＰＵの消費電力が大きく発熱が多いときには、アースに流れ込む電流が大きくなり、強い冷却効果が期待できる。一方、ＣＰＵが待機状態（スタンバイ）の時には、低消費電力とされ、ＣＰＵに流れる電流は小さくなる。このため、冷却能力は減少する。この結果、露滴（結露）等の問題が原理的に生じ難い。ペルチェ・モジュールを用いることによって、プロセッサ側の温度が下がり、更に熱拡散が広くなる。図９に示すような、放熱フィンの寸法を大きくすると、放熱量が増大し、効果的に冷却を行うことができる。
【００７３】
図１１に、本実施例の構成の一例を示す。図１１には、インテル社  Ｃｏｒｅ２Ｄｕｏへのペルチェ・モジュールの組み込み構造が示されている。図１１に示す構成は、図５のシリコンチップをプロセッサ（＝ＣＰＵ）に、置き換えたものである。
【００７４】
本実施例において、熱拡散を効率的に行うためにペルチェ効果と熱伝導を利用するが、中心部は、銅１００による熱伝導による熱拡散を効果的にするために、ペルチェ材料（モジュール）を組み込んだ構造としたものである。
【００７５】
本実施例において、中心部の銅ブロック（銅板）１００は表面が直接プロセッサＩＨＳに接触するので、電気絶縁が施されている。これは、ペルチェ・モジュールの電極１０５が、この部分と接触することがあるためでもある。ペルチェ・モジュール（ＰＭ）は、図５と同様、ｎ型とｐ型のペルチェ材料１０２、１０２’を直列接続して構成されている。プロセッサＩＨＳと直接接続される銅ブロック１００とは、端部のｎ型ペルチェ材料１０２が直接接続し、他のペルチェ材料と銅ブロック１００の裏面との間には電気的絶縁層１０４が設けられている。またプロセッサＩＨＳと直接接続される銅板１００中央部の突設部の底面には、電気的絶縁層１０４が設けられている。さらに、ペルチェ・モジュール（１０２、１０２’）を載置する銅板１００の裏面は、ペルチェ電極部１０５の領域を除いて熱絶縁層１０３が設けられている。
【００７６】
ペルチェ電極部１０５はＩＨＳより大きくなっているので、熱拡散はできるが、但し、設計に依っては、ＩＨＳに接触しないようにしてもよい。この部分は冷却され、温度が下がるので、ＩＨＳに直接接触しない表面に熱絶縁層１０３を設けることが望ましい。
【００７７】
本実施例において、ペルチェ・モジュールに電気を流すための電極へは、ソケットかシステム・ボードのＶｓｓに接続されている端子から並列に配線を行い、電流が流れるようにする。回路構成は、図１０に示した通りである。銅板１００に流れ込んだ電流は、システム・ボードのアースに流れこむ。なお、ヒートシンク１２０は、図９のヒートシンクに対応する。
【００７８】
図１３は、本発明の別の実施例の構成を示す図である。図１０では、ペルチェモジュール１１０をプロセッサＩＨＳのグランド端子と接地間に挿入しているが、図１３を参照すると、本実施例では、ペルチェ・モジュール１１０を電源とプロセッサＩＨＳの電源端子ＶＣＣ間に挿入している。ＣＰＵ（プロセッサ）が組み込まれるマザー・ボードは多層構造であり、接地層がボード内側に設けられている場合がある。電源側はペルチェ・モジュールを接続し易い場合には、図１３のような構成としてもよい。ただし、電源側にペルチェ・モジュールを接続する場合、電源電圧を上げる必要がある。図１４は、図１３の実施例の変形例を示す図である。CPU（プロセッサ）が複数の電源を用いている場合、ペルチェ・モジュールを複数に分けて、図１４のように、複数の電源とプロセッサＩＨＳの電源端子ＶＣＣ間に挿入している。
【００７９】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００８０】
１００  銅板
１０１  シリコンチップ
１０２  ｎ型ペルチェ材料
１０２’  ｐ型ペルチェ材料
１０３  熱絶縁材料
１０４  電気的絶縁層
１０５  ペルチェ材電極
１１０  ペルチェモジュール
１２０  ヒートシンク
【図１】
0005453296.tif 000003
【図２】
0005453296.tif 000004
【図３】
0005453296.tif 000005
【図４】
0005453296.tif 000006
【図５】
0005453296.tif 000007
【図６】
0005453296.tif 000008
【図７】
0005453296.tif 000009
【図８】
0005453296.tif 000010
【図９】
0005453296.tif 000011
【図１０】
0005453296.tif 000012
【図１１】
0005453296.tif 000013
【図１２】
0005453296.tif 000014
【図１３】
0005453296.tif 000015
【図１４】
0005453296.tif 000016