(57)【特許請求の範囲】
【請求項１】
装置に対する任意の入力データと、前記入力データに対する前記装置の処理結果としての出力データと、前記装置の構成情報とを入力情報とし、
前記入力情報から前記装置のモデルを推定するモデル推定処理を行い、
前記モデル推定処理によって変換された装置モデルを出力する装置モデル変換器であって、
入力された装置の構成情報から、装置の入力データと出力データの組が取り得る制約条件を求め、入力情報における複数の入出力データ組から、前記制約条件を満たす入出力データ組を求め、前記制約条件を満たす入出力データ組を基に、装置のモデルを推定することを特徴とする装置モデル変換器。
【請求項２】
請求項１において、
前記装置の構成情報は、前記装置の構成情報のスキーマと、前記装置の構成情報とを含むことを特徴とする装置モデル変換器。
【請求項３】
請求項１において、
前記装置の前記入力データ及び前記出力データは、時系列情報を含むことを特徴とする装置モデル変換器。
【請求項４】
請求項３において、
前記装置の構成情報は、前記装置の構成情報のスキーマと、前記装置の構成情報とを含むことを特徴とする装置モデル変換器。
【請求項５】
請求項３において、
前記時系列情報を含む装置の入力データ及び出力データは、装置のクロックの任意の間隔または任意の時間周期での取得データであることを特徴とする装置モデル変換器。
【請求項６】
請求項５において、
前記装置の構成情報は、前記装置の構成情報のスキーマと、前記装置の構成情報とを含むことを特徴とする装置モデル変換器。
【請求項７】
装置モデル変換器を備え、
該装置モデル変換器は、
装置に対する任意の入力データと、前記入力データに対する前記装置の処理結果としての出力データと、前記装置の構成情報とを入力情報とし、
前記入力情報から前記装置のモデルを推定するモデル推定処理を行い、
前記モデル推定処理によって変換された装置モデルを出力する情報システムであって、
入力された装置の構成情報から、装置の入力データと出力データの組が取り得る制約条件を求め、入力情報における複数の入出力データ組から、前記制約条件を満たす入出力データ組を求め、前記制約条件を満たす入出力データ組を基に、装置のモデルを推定することを特徴とする情報システム。
【請求項８】
請求項７において、
前記装置の構成情報は、前記装置の構成情報のスキーマと、前記装置の構成情報とを含むことを特徴とする情報システム。
【請求項９】
請求項７において、
前記装置の前記入力データ及び前記出力データは、時系列情報を含むことを特徴とする情報システム。
【請求項１０】
請求項９において、
前記装置の構成情報は、前記装置の構成情報のスキーマと、前記装置の構成情報とを含むことを特徴とする情報システム。
【請求項１１】
請求項９において、
前記時系列情報を含む装置の入力データ及び出力データは、装置のクロックの任意の間隔または任意の時間周期での取得データであることを特徴とする情報システム。
【請求項１２】
請求項１１において、
前記装置の構成情報は、前記装置の構成情報のスキーマと、前記装置の構成情報とを含むことを特徴とする情報システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号の入出力を有する装置のモデル化を自動的に行う装置モデル変換器およびそれを備えた情報システムに関する。
【背景技術】
【０００２】
従来、ソフトウェアの動作をモデル化する技術として、インストラクションの入力から推定することによりソフトウェアの動作をモデル化するものがあった（例えば、特許文献１参照）。
【０００３】
また、従来、回路の動作をモデル化する技術として、機能記述やインタフェース記述から回路動作をモデル化するものがあった（例えば、特許文献２参照）。
【０００４】
また、従来、電子回路の遅延時間をモデル化する技術として、電子回路のパラメータを変化させた際の電子回路の遅延時間と、各々のパラメータから電子回路の遅延時間をモデル化するものがあった（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２６８７７５号公報
【特許文献２】特開２００２−０７３７１９号公報
【特許文献３】特開平９−２９３０９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
デジタル信号のある入力や，論理回路によって定義された機能によって、デジタル信号のある出力をおこなうものとして、装置入力箇所、装置出力箇所，および論理回路を具備して成る図18に示す装置がある。
【０００７】
前記装置と連携して動作するソフトウェアの動作を検証する際には、装置の機能をソフトウェアとしてプログラムすることにより装置と同様な応答を実現する、すなわち装置をモデル化することが望まれる。
【０００８】
現状では、装置のモデル化は、装置の機能を明確にし、それらの機能を手作業によりプログラムすることによって実現する。しかし、装置の機能が複雑かつ大規模な場合、装置の機能をプログラムすることは困難であり、多くの工数を必要とする。また、手作業によるモデル化は、モデル化を行う人によって、正確に機能をモデル化できる人と、正確に機能をモデル化できないといった、装置のモデル自体の品質に、ばらつきが存在する。
【０００９】
機能を自動的にモデル化する従来技術および従来装置として、特許文献１に記載の装置が存在する。特許文献１に記載の装置は、モデル化対象のソフトウェアが正常動作した際の機械語命令及びパラメータ、すなわち正常動作時のインストラクションを蓄積し、蓄積した正常動作時のインストラクションの時系列を試行毎に読み込み、正常動作時のインストラクションの時系列から正常動作時のソフトウェアの動作モデルを作成し、正常動作時の動作モデルと、実動作時のインストラクションを比較することによって、正常動作時からの乖離、すなわち異常動作を検知するものである。ソフトウェアのインストラクションから、ソフトウェアの動作モデルを作成することがこの装置の特徴である。
【００１０】
ところが、特許文献１に記載の装置は、ソフトウェアが計算機で実行されるためのインストラクションを利用しているため、インストラクションを利用しない装置の場合、モデル化を行うことができない。
【００１１】
また、特許文献２に記載の方法および装置は、回路の入出力信号の状態を定義したインタフェース記述と、回路が備えるデータの処理機能をプログラム関数として定義した機能記述とを読み込み、回路の動作モデル自動的に生成するものである。インタフェース記述と、回路の機能をプログラム関数とした機能記述との入力から、回路の動作モデルを作成することがこの方法および装置の特徴である。
【００１２】
しかし、特許文献２に記載の方法および装置は、モデル化対象は装置であるが、入力として、プログラム関数として装置の機能を定義した機能記述を必要とする。複雑かつ大規模な機能を持つ装置をモデル化する際に、装置の機能をプログラム関数として定義することは、多くの時間がかかるため、非効率である。また、機能を定義する人によって、正確に機能を定義できる場合と、正確に機能を定義できないといった、作成されるモデルの品質が不安定となる。
【００１３】
また、特許文献３に記載の方法は、電子回路のパラメータを変化させた際の電子回路の遅延時間を求め、各々のパラメータと、パラメータに対応する遅延時間の組を座標とするデータ点を求め、各データ点間の線形補間や２次曲線により、電子回路の遅延時間のモデルを作成することがこの方法の特徴である。
【００１４】
しかし、特許文献３に記載の方法は、電子回路の遅延時間をモデル化するものであり、装置をモデル化することはできない。
【００１５】
そこで、本発明は、上記課題を解決するための、複雑かつ大規模な機能を持つ装置であっても、装置のモデル化が容易であり、装置のモデル化を自動化する方法及びシステムを提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の代表的なものの一例を示せば、以下の通りである。
【００１７】
すなわち、本発明の装置モデル変換器は、装置の複数の入出力データと前記装置の構成情報の入力とから、前記装置のモデルを推定する装置モデル変換器であって、前記装置に対する任意の入力データと、前記入力データに対する前記装置の処理結果としての出力データと、前記装置の構成情報とを入力情報とし、前記入力情報から前記装置のモデルを推定するモデル推定処理を行い、前記モデル推定処理によって変換された装置モデルを出力することを特徴とする。
【００１８】
また、本発明の情報システムは、装置の複数の入出力データと前記装置の構成情報の入力とから、前記装置のモデルを推定する装置モデル変換器を備えて成る情報システムであって、前記装置モデル変換器は、前記装置に対する任意の入力データと、前記入力データに対する前記装置の処理結果としての出力データと、前記装置の構成情報とを入力情報とし、前記入力情報から前記装置のモデルを推定するモデル推定処理を行い、前記モデル推定処理によって変換された装置モデルを出力することを特徴とする。
【発明の効果】
【００１９】
本発明によれば、装置のモデル化を自動でおこなうことが可能になる。これにより、モデル化の工数削減が可能となるとともに、モデル化の精度を向上させることが出来る。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態に係わる装置の構成を示した図である。
【図２Ａ】上記装置の構成情報のスキーマを示した図である。
【図２Ｂ】上記装置の構成情報を示した図である。
【図２Ｃ】上記装置の制約条件を示した図である。
【図３】上記装置の入力データと出力データの組の一例を示した図である。
【図４】本発明の第１の実施形態に係わる装置モデル変換器の処理フローを示した図である。
【図５】上記装置モデル推定処理404の処理フローを示した図である。
【図６】上記入出力データ組301,302から制約条件203を満たさないデータを削除したデータを示した図である。
【図７】上記制約条件を満たす入出力データ組601,602の入力データと出力データの関係を正規化したデータの一例を示した図である。
【図８】上記入出力データ組701,702の出現頻度を計算した結果の一例を示した図である。
【図９】上記装置モデル変換器によってモデル化された装置の構成を示した図である。
【図１０】本発明の第２の実施形態に係わる装置の構成を示した図である。
【図１１Ａ】上記装置の構成情報のスキーマを示した図である。
【図１１Ｂ】上記装置の構成情報を示した図である。
【図１１Ｃ】上記装置の制約条件を示した図である。
【図１２】上記装置の入力データと出力データの組の一例を示した図である。
【図１３】本発明の第２の実施形態に係わる装置モデル変換器の処理フローを示した図である。
【図１４】上記装置モデル推定処理1304の処理フローを示した図である。
【図１５】上記制約条件を満たす入出力データ組1201,1202の入力データと出力データの関係を正規化したデータの一例を示した図である。
【図１６】上記入出力データ組1501,1502の出現頻度を計算した結果を示した図である。
【図１７】上記装置モデル変換器によってモデル化された装置の構成を示した図である。
【図１８】本発明の装置モデル変換器がモデル化対象とする装置の構成を示した図である。
【図１９】本発明の装置モデル変換器のブロック構成例を示した図である。
【発明を実施するための形態】
【００２１】
上記目的を達成するために、装置への入出力データの組と、装置の構成情報を入力とする特徴を持つ、装置モデル変換器を発明した。
【００２２】
本発明の装置モデル変換器は、装置の構成情報を入力する構成情報入力部と、前記入力の構成情報から、装置の入力データと出力データの組が取りえる制約条件を求める制約条件決定部と、装置への入力データと出力データの複数の組を入力する入出力データ入力部と、装置への入力データと出力データの複数の組と、前記装置が取りえる制約条件とを元に装置モデルを推定する、装置モデル推定部とを有することを特徴とする。
【００２３】
また、本発明の装置モデル変換器は、構成情報入力部、制約条件決定部、入出力データ入力部、および装置モデル推定部を具備して成る図19で示す構成である．
以下、本発明の各実施例について、以下に示した具体的な実施の形態に沿って図面を参照しながら詳細に説明する。但し、本発明は、後述する実施の形態に限定されるものではない。
【実施例１】
【００２４】
本発明の第1の実施形態に係るモデル化対象の装置101は、図1に示すように、装置のクロックの計測箇所102と、装置への入力箇所103と、装置からの出力箇所104と装置の機能として論理回路1011とを備えている。
【００２５】
上記装置101は、装置が持つ構成情報のスキーマとして、図2Aに示す構成情報のスキーマ201を備えており、上記装置101は、図2Bに示す構成情報202を備えている。
【００２６】
加えて、装置101は入力データ、出力データ、クロックのデータの一例として、図3に示すような、入出力データ組301,302を取りえる。
【００２７】
上記装置をモデル化するモデル変換器は、図4に示す処理フローに従って動作する。構成情報入力処理401において、構成情報を入力し、制約条件決定処理402において、制約条件を求める。入出力データ入力処理403において、入出力データ組を入力し、上記制約条件と、入出力データ組から、モデル推定処理404において、装置モデルを求める。
【００２８】
上記実施形態では、構成情報のスキーマ201と構成情報202を入力し、入出力のデータの特定、処理による出力の遅延時間の定式化し、図2Cに示す、制約条件203を求める。
【００２９】
装置モデル推定処理404は図5に示す処理フローに従って処理をおこなう。制約条件適用処理501において、上記制約条件と、入出力データ組を入力し、制約条件を満たす入出力データ組を求める。入出力データ組正規化処理502において、制約条件を満たす入出力データ組を入力し、入力データと出力データの関係を正規化したデータを求める。頻度学習処理503において、入力データと出力データの関係を正規化したデータを入力し、入出力パターンの頻度を計算する。学習結果判断処理504において、頻度学習の結果に明確な有意さが存在するか判定し、有意さが存在する場合は、学習結果からの推定処理505において、頻度学習の結果から装置モデルを推定し、有意さが存在しない場合は、真理値表からの推定処理506において、入出力のパターンを真理値表とし、真理値表から装置モデルを推定する。
【００３０】
上記実施形態では、制約条件203と、入出力データ組301,302を入力し、制約条件を満たす入出力データ組として、図6に示す601,602を求める。そして、正規化したデータとして、図7に示す701,702を求める。そして、正規化したデータの頻度を計算し、頻度学習の結果として、図8に示す801を求める。頻度学習の結果801はクロック及び入力が”１”の時のみ出力が”１”となり、それ以外はいつでも出力が”０”となる明確な有意さが存在するため、学習結果からの推定処理505において、装置モデルとして3入力1出力のAnd回路を持つ図9を出力する。
【００３１】
本実施例によれば、装置のモデル化をおこなうために装置の機能を詳細に知ることなく、自動的に装置のモデル化が可能になり、モデル化の工数削減が可能となるとともに、手作業によるモデル作成のミスを防ぎ、精度の高い装置モデルが容易に作成可能となる。
【実施例２】
【００３２】
上述の第1の実施形態では、頻度学習の結果801に明確な有意さが存在するため、学習結果からの推定処理505を利用したが、有意さが存在しない場合は学習結果から装置モデルを推定することは出来ない。
【００３３】
このため、頻度学習の結果に有意さが存在しない第2の実施形態では、頻度学習の結果に有意さが存在するか判定し、入出力データ組のパターンを真理値表とし、真理値表から装置モデルを推定する。
【００３４】
すなわち、この第2の実施形態では、図13、図14に示す処理フローに従って処理をおこなう。
【００３５】
本発明の第2の実施形態に係るモデル化対象の装置1001は、図10に示すように、装置への入力箇所1002と、装置からの出力箇所1003と装置の機能として論理回路10011とを備えている。
【００３６】
上記装置1001は、装置が持つ構成情報のスキーマとして、図11Aに示す構成情報のスキーマ1101を備えており、上記装置1001は図11Bに示す構成情報1102を備えている。
【００３７】
加えて、装置1001は入力データ、出力データの一例として、図12に示すような、入出力データ組1201,1202を取りえる。
【００３８】
上記装置をモデル化するモデル変換器は、図13に示す処理フローに従って動作する。構成情報入力処理1301において、構成情報を入力し、制約条件決定処理1302において、制約条件を求める。入出力データ入力処理1303において、入出力データ組を入力し、上記制約条件と、入出力データ組から、モデル推定処理1304において、装置モデルを求める。
【００３９】
上記実施形態では、構成情報のスキーマ1101と構成情報1102を入力し、入出力のデータの特定、処理による出力の遅延時間の定式化し、図11Cに示す、制約条件1103を求める。
【００４０】
装置モデル推定処理1304は図14に示す処理フローに従って処理をおこなう。制約条件適用処理1401において、上記制約条件と、入出力データ組を入力し、制約条件を満たす入出力データ組を求める。入出力データ組正規化処理1402において、制約条件を満たす入出力データ組を入力し、入力データと出力データの関係を正規化したデータを求める。頻度学習処理1403において、入力データと出力データの関係を正規化したデータを入力し、入出力パターンの頻度を計算する。学習結果判断処理1404において、頻度学習の結果に明確な有意さが存在するか判定し、有意さが存在する場合は、学習結果からの推定処理1405において、頻度学習の結果から装置モデルを推定し、有意さが存在しない場合は、真理値表からの推定処理1406において、入出力のパターンを真理値表とし、真理値表から装置モデルを推定する。
【００４１】
上記実施形態では、制約条件1103と、入出力データ組1201,1202を入力し、制約条件を満たす入出力データ組を求め、制約条件を満たす入出力データ組から、正規化したデータとして、図15に示す1501,1502を求める。そして、正規化したデータの頻度を計算し、頻度学習の結果として、図16に示す1601,1602,1603を求める。学習の結果1601,1602には明確な有意さが存在しないが、頻度1603の入力ピン10021の入力が”１”の場合には明確な有意さが存在する。入力ピン10021の入力が”１”の時は、入力ピン10022の入力が出力と同じとなる。また、頻度1603の入力ピン10021の入力が”０”の場合には明確な有意さが存在せず、メモリの値によって出力が決定する。そこで、真理値表からの推定処理1406において、真理値表から論理式を推定することにより、装置モデルとして図17へ変換する。
【００４２】
本実施例によれば、メモリが含まれるような装置であっても、装置のモデル化をおこなうために装置の機能を詳細に知ることなく、自動的に装置のモデル化が可能になり、モデル化の工数削減が可能となるとともに、手作業によるモデル作成のミスを防ぎ、精度の高い装置モデルが容易に作成可能となる。
【符号の説明】
【００４３】
101 第1の実施形態のモデル化対象の装置
1011 上記装置が機能として持つ論理回路
102 上記装置のクロック計測箇所
1021 上記装置のクロック計測ピン
103 上記装置への入力箇所
1031 上記装置への入力ピン
1032 上記装置への入力ピン
1033 上記装置への入力ピン
104 上記装置からの出力箇所
1041 上記装置からの出力ピン
201 上記装置の構成情報として存在するスキーマ
202 上記装置の構成情報
203上記装置の制約条件
301 上記装置の入出力データ組
302 上記装置の入出力データ組
401 上記におけるモデル変換器の構成情報入力処理
402 上記におけるモデル変換器の制約条件決定処理
403 上記におけるモデル変換器の入出力データ入力処理
404 上記におけるモデル変換器の装置モデル推定処理
501 上記モデル推定処理の制約条件適用処理
502 上記モデル推定処理の入出力データ組正規化処理
503 上記モデル推定処理の頻度学習処理
504 上記モデル推定処理の学習結果判断処理
505 上記モデル推定処理の学習結果からの推定処理
506 上記モデル推定処理の真理値表からの推定処理
601 入出力データ組301から制約条件203を満たさないデータを削除したデータ
602 入出力データ組302から制約条件203を満たさないデータを削除したデータ
701 入出力データ組601の入力データと出力データの関係を正規化したデータ
702 入出力データ組602の入力データと出力データの関係を正規化したデータ
801 入出力データ組701,702の出現頻度を計算したデータ
1001 第2の実施形態のモデル化対象の装置
10011 上記装置が機能として持つ論理回路
1002 上記装置のクロック計測箇所
10021 上記装置のクロック計測ピン
1003 上記装置への入力箇所
10031 上記装置への入力ピン
10032 上記装置への入力ピン
10033 上記装置への入力ピン
1004 上記装置からの出力箇所
10041 上記装置からの出力ピン
1101 上記装置の構成情報として存在するスキーマ
1102 上記装置の構成情報
1103 上記装置の制約条件
1201 上記装置の入出力データ組
1202 上記装置の入出力データ組
1301 上記におけるモデル変換器の構成情報入力処理
1302 上記におけるモデル変換器の制約条件決定処理
1303 上記におけるモデル変換器の入出力データ入力処理
1304 上記におけるモデル変換器の装置モデル推定処理
1401 上記におけるモデル推定処理の制約条件適用処理
1402 上記におけるモデル推定処理の入出力データ組正規化処理
1403 上記におけるモデル推定処理の頻度学習処理
1404 上記におけるモデル推定処理の学習結果判断処理
1405 上記におけるモデル推定処理の学習結果からの推定処理
1406 上記におけるモデル推定処理の真理値表からの推定処理
1501 入出力データ組1201の入力データと出力データの関係を正規化したデータ
1502 入出力データ組1202の入力データと出力データの関係を正規化したデータ
1601 入出力データ組1501,1502の出現頻度を計算したデータ
【図１】
0005452296.tif 000002
【図２Ａ】
0005452296.tif 000003
【図２Ｂ】
0005452296.tif 000004
【図２Ｃ】
0005452296.tif 000005
【図３】
0005452296.tif 000006
【図４】
0005452296.tif 000007
【図５】
0005452296.tif 000008
【図６】
0005452296.tif 000009
【図７】
0005452296.tif 000010
【図８】
0005452296.tif 000011
【図９】
0005452296.tif 000012
【図１０】
0005452296.tif 000013
【図１１Ａ】
0005452296.tif 000014
【図１１Ｂ】
0005452296.tif 000015
【図１１Ｃ】
0005452296.tif 000016
【図１２】
0005452296.tif 000017
【図１３】
0005452296.tif 000018
【図１４】
0005452296.tif 000019
【図１５】
0005452296.tif 000020
【図１６】
0005452296.tif 000021
【図１７】
0005452296.tif 000022
【図１８】
0005452296.tif 000023
【図１９】
0005452296.tif 000024