(57)【特許請求の範囲】
【請求項１】
マルチビットパルス変調信号（multi bit pulse modulated signal）からのビットの最初の組を受信するために第１の入力に結合された第１のパワーアンプと、
前記マルチビットパルス変調信号からのビットの残りの組を受信するために第２の入力および前記第１のパワーアンプに結合された第２のパワーアンプと、
を具備し、前記第１および第２のパワーアンプの各々の出力は、量子化ノイズを減少させる態様で、共通の周波数で共振するデバイス。
【請求項２】
前記複数のパワーアンプは、複数のクラスＤパワーアンプである請求項１のデバイス。
【請求項３】
前記クラスＤパワーアンプの各々は、少なくとも１つの要素（element）を含み、要素の総数は前記マルチビットパルス変調信号のビットの数以上の数に対応する、請求項２のデバイス。
【請求項４】
前記要素の各々は、１ビットのみを受け取り、前記ビットの重みに比例するサイズとされている、請求項３のデバイス。
【請求項５】
前記クラスＤパワーアンプの各々は、少なくともキャパシタおよびインダクタを含む請求項４のデバイス。
【請求項６】
前記キャパシタは直列配置で（in a series configuration）結合されている請求項５のデバイス。
【請求項７】
前記インダクタはシャント配置で（in a shunt configuration）結合されている請求項６のデバイス。
【請求項８】
前記クラスＤパワーアンプの少なくとも二つの各々への前記第１および第２の入力は、パルス幅変調信号（pulse width modulated signal）である請求項２のデバイス。
【請求項９】
前記クラスＤパワーアンプの少なくとも二つの各々への前記入力は、パルス密度変調信号（pulse density modulated signal）である請求項２のデバイス。
【請求項１０】
前記パワーアンプの各々の出力に結合され、かつ、スイッチと直列に結合されたキャパシタで構成されるプロセス同調回路をさらに含む請求項１のデバイス。
【請求項１１】
マルチビットパルス変調信号からのビットの最初の組を受信するために第１の入力に結合された複数のパワーアンプの第１の一組を含む第１のグループと、
前記マルチビットパルス変調信号からのビットの残りの組を受信するために第２の入力に結合された複数のパワーアンプの第２の一組を含む第２のグループと、
を具備し、前記第１および第２のグループは互いに結合され、かつ、前記複数のパワーアンプの前記第１および第２の一組の各々の出力は、量子化ノイズを減少させる態様で、共通の周波数で共振するデバイス。
【請求項１２】
前記複数のパワーアンプの前記第１および第２の一組は、複数のクラスＤパワーアンプである請求項１１のデバイス。
【請求項１３】
前記クラスＤパワーアンプの各々は、少なくとも１つの要素（element）を含み、要素の数は前記マルチビットパルス変調信号の数以上である、請求項１２のデバイス。
【請求項１４】
前記要素の各々は、１ビットのみを受け取り、前記ビットの重みに比例するサイズとされている、請求項１３のデバイス。
【請求項１５】
前記クラスＤパワーアンプの各々は、少なくとも、直列配置で結合されたキャパシタを含む請求項１４のデバイス。
【請求項１６】
前記クラスＤパワーアンプの各々の出力は、シャント配置の単一のインダクタに結合される請求項１４のデバイス。
【請求項１７】
前記クラスＤパワーアンプの各々への入力は、パルス幅変調信号である請求項１２のデバイス。
【請求項１８】
前記クラスＤパワーアンプの各々への入力は、パルス密度変調信号である請求項１２のデバイス。
【請求項１９】
前記パワーアンプの各々の出力に結合され、かつ、スイッチと直列に結合されたキャパシタで構成されるプロセス同調回路をさらに含む請求項１１のデバイス。
【請求項２０】
無線通信デバイスで用いるためのマルチビット（multi-bit）クラスＤパワーアンプシステムであって、
マルチビットパルス変調信号からのビットの最初の組を受信するための複数のクラスＤパワーアンプの第１の一組と、
前記マルチビットパルス変調信号からのビットの残りの組を受信するために前記複数のクラスＤパワーアンプの第１の一組に結合された複数のクラスＤパワーアンプの第２の一組と、
を具備し、前記複数のパワーアンプの第１および第２の一組の各々の出力は、量子化ノイズを減少させる態様で、共通の周波数で共振するシステム。
【請求項２１】
前記クラスＤパワーアンプの総数は、前記マルチビットパルス変調信号のビット数以上の数に対応する、請求項２０のデバイス。
【請求項２２】
前記クラスＤパワーアンプの各々は、直列配置で結合されたキャパシタを含む請求項２１のシステム。
【請求項２３】
前記クラスＤパワーアンプの各々の出力は、シャント配置の単一のインダクタに結合される請求項２１のシステム。
【請求項２４】
前記クラスＤパワーアンプの各々への入力は、パルス幅変調信号およびパルス密度変調信号の少なくとも１つである請求項２０のシステム。
【請求項２５】
前記クラスＤパワーアンプの各々の出力に結合され、かつ、スイッチと直列に結合されたキャパシタで構成されるプロセス同調回路をさらに含む請求項２０のシステム。
【請求項２６】
マルチビットパルス変調信号からのビットの最初の組を増幅するための第１の手段と、
前記マルチビットパルス変調信号からのビットの残りの組を増幅するための第２の手段と、
を具備し、
前記第１および第２の手段の各々の出力は、量子化ノイズを減少させる態様で、共通の周波数で共振するデバイス。
【請求項２７】
無線通信デバイスで用いるためのマルチビット（multi-bit）クラスＤパワーアンプシステムであって、
マルチビットパルス変調信号からのビットの最初の組を増幅するためのものであり、かつ、複数のクラスＤパワーアンプの第１の一組を含んでいる第１の手段と、
前記マルチビットパルス変調信号からのビットの残りの組を増幅するためのものであり、かつ、複数のクラスＤパワーアンプの第２の一組を含んでいる第２の手段と、
を具備し、
前記複数のクラスＤパワーアンプの第１および第２の一組の各々の出力は、量子化ノイズを減少させる態様で、共通の周波数で共振するシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般にはエレクトロニクスに係わり、より詳細にはクラスＤパワーアンプ（class-D power amplifiers）に関する。
【背景技術】
【０００２】
符号分割多元接続（ＣＤＭＡ）、ロングタームエボリューション（ＬＴＥ）、マイクロ波アクセスのための世界的な相互運用性（ＷｉＭＡＸ）、無線ローカルエリアネットワーク（ＷＬＡＮ）、およびＢｌｕｅｔｏｏｔｈ（登録商標）やその他のパーソナルエリアネットワーク（ＰＡＮ）通信デバイスなどの通信デバイスにおいて、高いピーク・トゥ・アベレージ（ＰＡＲ）で信号を増幅する能力は、トランスミッタからの所望信号のレシーバーデバイスへの送信を可能にするために必要である。
【０００３】
通信デバイスは、所望の受信場所に送信信号の伝播を可能にするために十分なエネルギーレベルにまで所望の送信信号を増幅する、パワーアンプ（ＰＡ）を含むことができる。理想的なアンプは、線形動作として知られている、全ての入力信号に対して一定の利得を提供するが、実際のアンプは、ある特定の実用的な限度内のみで線形的に動作する。例えば、理想的なアンプにおいては、アンプに印加される入力信号が増加すると、出力結果の信号も同じ量だけ増加する。しかし、実際のアンプにおいては、アンプが飽和状態になるとそれ以上の出力パワーを生成することができないという点がある。これは、クリッピングとして知られ、そして、増幅された出力信号の歪みという結果となる。一部のアンプは、飽和に達すると、利得を徐々に低減するように設計され、したがって、出力信号のより少ない過度の歪みという結果となる。これは、アンプの圧縮（compression）として知られている。いずれの形式の歪みも、トランスミッタとレシーバーとの間の通信リンク上に、エラーレートの増加という形でもって、負の影響を与える。
【０００４】
したがって、所望の高ＰＡＲの送信信号の線形増幅を提供するパワーアンプが必要である。
【０００５】
パワーアンプのもう一つの重要な側面は効率である。効率は、どの程度の入力電力がアンプの出力に有効に適用されているかという尺度である。例えば、クラスＡのアンプは、１０−２５％の電力効率を提供するという非常に非効率的である。クラスＢのアンプははるかに効率的ではあるが、高レベルのクロスオーバー歪みに悩まされる。クラスＡＢのアンプはクロスオーバー歪みを回避するために使用されるが、３５−７８．５パーセントから変動する比較的低い効率を有する。スイッチングアンプとしても知られているＤクラスアンプは、９７％の高効率を持ち、クロスオーバー歪みに悩まされることはない。アンプ効率の増加は電力消費および発熱の減少という結果となる。したがって、電力が制限され、そして、放熱が困難な移動体通信デバイスにおいては、高効率のアンプは非常に望まれている。
【０００６】
このようなクラスＡやＢなどの非スイッチング電力アンプは、線形性と電力効率との間の必然的なトレードオフに直面する。多くの場合、効率は、隣接チャネルリークの仕様を満たすために、犠牲にされなければならない。また、効率は電力バックオフ（power back-off）で急激に低下するので、高いＰＡＲ信号を提供する時に平均効率はピーク効率よりもはるかに小さい。例えば、ピーク効率５０％の理想的なクラスＡのパワーアンプのためには、効率は、クリップされた８．３ｄＢのＰＡＲを持つ８０２．１１ｇ信号に対して、単に、７．４％である。
【０００７】
ポーラ変調（polar modulation）は、リニアパワーアンプよりも優れた電力効率を達成するためのよくある選択である。しかし、アンプの遅延は供給電圧の関数であるため、ＡＭ−ＰＭ歪みの補償は、通常、必要である。高度なＣＭＯＳプロセスでの高速ＰＭＯＳトランジスタの利用は、ＲＦアプリケーションに使用されるデルタ−シグマ変調されたデジタル入力でクラスＤパワーアンプを動作可能にする。リニアパワーアンプとは対照的に、このタイプのパワーアンプは、高い電力効率と線形性とを同時に実現する。トランジスタのドレインが電圧振幅（voltage swing）のＶＤＤの〜３．５倍を耐えなければならない、Ｅクラスアンプと比較して、Ｄクラスパワーアンプは、酸化物の問題がなく、そして、理論的には与えられた酸化物の絶縁破壊電圧（breakdown voltage）に対して大部分の電力を伝える。
【０００８】
そのうえ、振幅変調はタイムドメインで実行されるので、線形であることが保証され、そして、電源変調されたポーラーパワーアンプの同じＡＭ−ＰＭ歪みに悩まされない。しかし、１ビット量子化ノイズパワーは帯域外に整形されなければならず、それらは外部のＲＦフィルタによってフィルタされなければならず、これはコストを追加するだけではなく、挿入損失に起因して電力効率を低下させる。J. T. Stauth および S. R. Sandersにより記述された実装、“A 2.4GHz, 20dBm Class-D PA with Single-Bit Digital Polar Modulation in 90nm CMOS,” IEEE Custom Integrated Circuits Conference, September 2008においては、フィルタの後でも、帯域外のノイズフロアは、同時セルラ（cellular）携帯電話／ＧＰＳ受信動作を可能にするためのＷＬＡＮおよびＢｌｕｅｔｏｏｔｈ（登録商標）の典型的な共存の仕様よりも、なお３０〜４０ｄＢ高い。
【０００９】
図６および図７は、従来の二つの異なる変調スキームの概略図を示す。図６は、P. van Zeijl により“A Digital Envelope modulator for WLAN OFDM Polar Transmitter in 90 nm CMOS” JSSC October, 2007内に述べられている、従来のＷＬＡＮ ＯＦＤＭポーラートランスミッタのためのデジタルエンベロープの変調器である。図７は、A. Kavousianにより“A Digitally Modulated Polar CMOS PA with 20MHz Signal BW” ISSC, 2007内に述べられている、従来のデジタル変調されたポーラーＣＭＯＳパワーアンプである。これらの従来のスキームの両方は、それらがともに抵抗による減衰で振幅を変調するという点で本質的に同じであり、したがって、小さい振幅ほど電力損失のパーセンテージが大きくなるという結果となる。結果として生じた小さい振幅に対しての電力損失の増加は、次善の電力効率特性という結果となる。
【００１０】
量子化ノイズの抑制は、パワーアンプのもう一つの重要な側面である。量子化ノイズは、アナログ−デジタル（ＡＤＣ）のプロセスでの量子化によって導入された量子化誤差の結果である。量子化誤差は、ＡＤＣへのアナログ入力電圧と出力デジタル値との間の誤差である。量子化誤差がトランスミッタ内で変調されると、結局は増幅されて送信される帯域外ノイズとなる量子化ノイズは作成される。帯域外送信は、帯域外周波数を利用している他の通信システムとの干渉を引き起こす可能性があるので、望ましくない。
【００１１】
したがって、量子化ノイズを低減することができるパワーアンプが必要なこともある。
【図面の簡単な説明】
【００１２】
【図１】図１は、バンドパスフィルタと、例示的な実施形態によるマルチレベルクラスＤパワーアンプシステムの単一ユニットインスタンス（single unit instance ）クラスＤパワーアンプに結合されて示された負荷抵抗とのブロック図である。
【図２】例示的な実施形態による図１のブロック図の例示的な回路レベルの概要図を示す。
【図３】図３は、図１の単一ユニットインスタンスクラスＤパワーアンプに含まれるインダクタ−コンデンサ（ＬＣ）のネットワークの概略図、および、全体的なマルチレベルＤ級パワーアンプシステムの共振時のインピーダンス反転を示している対応するスミスチャートを示す。
【図４Ａ】図４Ａは、両方のアンプ入力信号がオンかつ同相で動作している並列配置に結合された二つの単一ユニットインスタンスクラスＤパワーアンプを示している例示的な実施形態である。
【図４Ｂ】図４Ｂは、第１のアンプ入力信号がオフかつ第２のアンプ入力信号がオンの並列配置に結合された二つの単一ユニットインスタンスクラスＤパワーアンプを示している例示的な実施形態である。
【図５】図１に示された単一ユニットインスタンスクラスＤパワーアンプの並列のもの（multiple one）から構成されるマルチレベルクラスＤパワーアンプシステムを利用するデジタルＩＱトランスミッタの例示的な実施形態である。
【図６】図６は、第１の従来の変調スキームの概略図を示す。
【図７】図７は、第２の従来の変調スキームの概略図を示す。
【発明を実施するための形態】
【００１３】
単語“例示的な（exemplary）は、”例（example）、事例（instance）または例証（illustration）として仕えること”を意味するために本明細書では使用される。本明細書に「例示的な」と記載されたいかなる実施形態も、必ずしも他の実施形態よりも好ましいまたは有利であるとは解釈されない。
【００１４】
添付図面に関連して以下に説明される詳細な説明は、本発明の例示的な実施形態の記述を意図しており、本発明を実施できる唯一の実施形態を示すことは意図してない。本記載の至る所で用いられた用語“例示的な（exemplary）”は、“例（example）、事例（instance）または例証（illustration）の働きをすること”を意味するために使用され、そして、必ずしも他の実施形態よりも好ましいまたは有利であるとは解釈されるべきではない。詳細な説明は、本発明の例示的な実施形態の徹底的な理解を提供することを目的とする具体的な詳細を含む。これらの具体的な説明がなくても当業者であれば発明の例示的な実施形態は実施できることは明らかであろう。いくつかの事例では、周知の構造およびデバイスは、ここに提示された例示的な実施形態の新規性が不明瞭になることを避けるために、ブロック図の形式で示されている。
【００１５】
例えば、クラスＤアンプは、オン／オフモードで動作し、そして、パルス幅変調（ＰＷＭ）またはパルス密度変調（ＰＤＭ）のいずれのスキームを使用することができることはよく知られている。入力信号は、平均値が前記信号の瞬時振幅に正比例するパルスのシーケンスに変換される。パルスの周波数は、しばしば、入力信号中の関心のある周波数の１０回以上大きい。
【００１６】
さらに、クラスＤアンプは、他のタイプのアンプ回路上に電力効率の大きな増加を提供する。出力パルスの固定された振幅のために、スイッチング・トランジスタは、リニアモードで動作するというよりも、むしろオンまたはオフに切り替えられる。これは、オン状態とオフ状態との間に非常に短い間隔を除いて、トランジスタによってこうむられた非常に少ない電力消費という結果になる。
【００１７】
トランジスタで消費される瞬時電力は電圧と電流との積であり、そして、どちらか一方はほとんど常に動作中にゼロに近いので、クラスＤアンプの電力損失は小さい。この消費電力における減少は、低下した回路動作温度と減少した消費電力を提供する。
【００１８】
クラスＤアンプは、アナログまたはデジタル回路のいずれかによって制御することができる。デジタル制御は、量子化ノイズと呼ばれる追加の歪みを導入することがある。量子化ノイズは、アナログ−デジタル（ＡＤＣ）プロセスでの量子化によって導入された量子化誤差の結果である。量子化誤差は、ＡＤＣへのアナログ入力電圧と出力デジタル値との誤差である。量子化誤差がトランスミッタ内で変調されると、結局は増幅されて送信される帯域外ノイズとなる量子化ノイズが作成される。帯域外送信は、帯域外周波数を利用している他の通信システムとの干渉を引き起こす可能性があるので、望ましくない。この量子化ノイズを低減するために、パッシブフィルタリングを使用することができる。
【００１９】
ここに詳細に説明される例示的な実施形態によれば、クラスＤパワーアンプシステムは複数のクラスＤパワーアンプを持って提供され、複数のクラスＤパワーアンプはそれぞれ所望の周波数で共振するように調整された複数の出力端子に結合される。そのような各クラスＤパワーアンプは、今後、一般的に、単一ユニットインスタンスクラスＤパワーアンプと称し、または、より簡単に“ユニットインスタンス”と称する。以下に説明するように、このような単一ユニットインスタンスクラスＤパワーアンプを並列に多重に組み合わせることにより、アンプの性能は改善される。例示的な実施形態による多重に結合された単一ユニットインスタンスクラスＤパワーアンプの例を図４Ａに示す。ここでは、単一ユニットインスタンスクラスＤパワーアンプ４０９および４１０の出力は、それぞれ、連結され、そして、同じ周波数で共振するように調整されている。
【００２０】
図１は、バンドパスフィルタ１０４と、例示的な実施形態によるマルチレベルクラスＤパワーアンプシステムの単一ユニットインスタンスクラスＤパワーアンプ（または“ユニットインスタンス”）１００に結合されて示された負荷抵抗（５０オーム抵抗器１０５で表される）とのブロック図である。単一ユニットインスタンスクラスＤパワーアンプ１００は、インバータ１０１、キャパシタ１０２およびインダクタ１０３を含む。示される例示的な実施形態では、ＰＷＭまたはＰＤＭデジタル信号入力は、所望の周波数で発振するように調整された単一ユニットインスタンスクラスＤパワーアンプ１００の入力端子に結合される。単一ユニットインスタンスクラスＤパワーアンプ１００の入力は、インバータ１０１の入力に結合されている。インバータ１０１の出力は、キャパシタ１０２の第１の端子に結合されている。キャパシタ１０２の第２の端子は、インダクタ１０３の第１の端子に結合されている。インダクタ１０３の第２の端子はシグナルグランドに結合されている。インダクタ１０３の第１の端子はまた、単一ユニットインスタンスクラスＤパワーアンプ１００の出力に結合されている。単一ユニットインスタンスクラスＤパワーアンプ１００の出力は、バンドパスフィルタ１０４の入力端子に結合されている。バンドパスフィルタ１０４の出力は、抵抗器１０５の第１の端子に結合されている。抵抗器１０５の第２の端子は、シグナルグランドに結合されている。
【００２１】
図２は、例示的な実施形態による図１のブロック図の例示的な回路レベルの概要図を示す。入力電圧Ｖｉは、第１の抵抗器２０３の第１の端末で受信される。第１の抵抗２０３の第２の端子は、キャパシタ２０４の第１の端子に結合されている。キャパシタ２０４の第２の端子は、インダクタ２０５の第１の端末および第２の抵抗器２０６の第１の端子に結合されている。インダクタ２０５の第２の端子はシグナルグランドに結合されている。抵抗器２０６の第２の端子はシグナルグランドに結合されている。図１に示されたインバータ１０１は、内部電圧源２０２および第１の抵抗器２０３によって表されます。キャパシタ２０４とインダクタ２０５とで構成されるＬＣネットワークは、図１のバンドパスフィルタ１０４に対応する。同様に、抵抗器２０６は、抵抗器１０５（抵抗負荷）に対応する。
【００２２】
図２に示された単一ユニットインスタンスクラスＤパワーアンプ２００の利得は以下のように表すことができる。
【数１】
0005475114.tif 000002
【００２３】
ここで、Ｖｉは入力電圧、Ｖoは出力電圧、Ｒｏｎは抵抗値上のインバータ、そして、Ｂは１／（ｗＣ）に等しい。
【００２４】
式１に示すように、単一ユニットインスタンスクラスＤパワーアンプ２００の利得は、出力負荷電圧振幅,Ｖｏが、入力電圧,Ｖｉよりも何倍（several times）も大きくなるように調整することができる。この大きな利得は、アンプ入力,Ｖｉにて大きな電圧振幅を必要とせずに、出力負荷に必要な電力を提供する。このアンプ入力端子での電圧振幅の減少は、おこりうる酸化物破壊（oxide breakdown）を回避する。酸化物破壊は、半導体デバイス内の酸化物層の破壊である。酸化物破壊は、トランジスタ内の前もって分離されたノード間に電流が流れるの許す、絶縁破壊を引き起しながら、前記酸化物層をまたがって印加される高電圧によって引き起こすことができる。
【００２５】
式１は、さらに、クラスＤアンプによって提供される利得の直線性を説明する。上述のように、クラスＤアンプは、本来の高効率性能を持っているので、直線性は高い効率を達成するために、妥協したり、トレードオフする必要はない。
【００２６】
単一ユニットインスタンスクラスＤパワーアンプ２００の出力インピーダンスは次のように表すことができる。
【００２７】
ＰＡ ＲOUT＝（ＷＬ）＾２／Ｒon                                式（２）
ここで、Ｒonはインバータ２００のオン抵抗、Ｌはインダクタ２０５のインダクタンスである。
【００２８】
式２に上記の示すように、単一ユニットインスタンスクラスＤパワーアンプ２００の出力インピーダンスは、Ｒonインピーダンスに反比例する。アンプの出力インピーダンスが負荷抵抗にマッチしたときに、最大電力は負荷に送られて起こる。しかしながら、高効率を達成するためには、インピーダンスマッチングのために必要な抵抗値よりも低い抵抗値にＲonを設定する必要があるため、出力マッチングは低効率の結果となる。したがって、伝達電力（delivered power）とアンプ効率との間のバランスは、Ｌ／Ｃ比だけでなく、Ｒonの値を調整することでも制御される。
【００２９】
図３は、図１の単一ユニットインスタンスクラスＤパワーアンプに含まれるインダクタ−コンデンサ（ＬＣ）のネットワークの概略図、および、全体的なマルチレベルＤ級パワーアンプシステムの共振時のインピーダンス反転を示している対応するスミスチャートを示す。
【００３０】
Ｚ１は、単一ユニットインスタンスクラスＤパワーアンプ１００の出力端子での負荷インピーダンスである。Ｚ２は、単一ユニットインスタンスクラスＤパワーアンプ１００の入力インピーダンスである。図３は、ＬＣネットワークが共振周波数で動作しているときのＺ１とＺ２との関係を示す。このインピーダンス反転の関係は次のように表すことができる。
【００３１】
Ｚ２＝Ｂ2 ／Ｚ１                                            式（３）
ここで、Ｂは１／（ｗＣ）に等しい。
【００３２】
図４Ａは、両方のアンプ入力信号がオンかつ同相で動作している並列配置に結合された二つの単一ユニットインスタンスクラスＤパワーアンプを示している例示的な実施形態である。定義の目的のために、このように複数のアンプを構成する並列の概念は、“スケーリング”と呼ばれることもある。この動作状況は“ケース＃１”と呼ばれ、ここでは、両方のアンプの入力信号はオンかつ同相である。入力信号１と入力信号２はともに同相である。入力信号１は、ユニットインスタンス４０９の入力端子に結合されている。ユニットインスタンス４０９の入力端子は、インバータ４００の入力端子に結合されている。インバータ４００の出力端子は、キャパシタ４０１の第１の端子に結合されている。キャパシタ４０１の第２の端子はインダクタ４０２の第１の端子に結合されている。インダクタ４０２の第２の端子はシグナルグランドに結合されている。キャパシタ４０１の第２の端子は、第１のアンプユニットインスタンスの出力４０７に結合されている。ユニットインスタンスの出力４０７は、負荷抵抗４０３の第１の端子に結合されている。負荷抵抗４０３の第２の端子はシグナルグランドに結合されている。入力信号２は、ユニットインスタンス４１０の入力端子に接続されている。ユニットインスタンス４１０の入力端子は、インバータ４０４の入力端子に結合されている。インバータ４０４の出力端子は、キャパシタ４０５の第１の端子に結合されている。キャパシタ４０５の第２の端子は、インダクタ４０６の第１の端子に結合されている。インダクタ４０６の第２の端子は、シグナルグランドに結合されている。キャパシタ４０５の第２の端子は、ユニットインスタンスの出力端子４０８に結合されている。ユニットインスタンスの出力４０８は、負荷抵抗４０３の第１の端子に結合されている。
【００３３】
第１のアンプの電力損失は次のように表すことができる。
【００３４】
ＰLOSS1〜Ｖｉ2 Ｒｏｎ／Ｚｉ2                                   式（４）
ここで、Ｖｉは入力電圧であり、Ｒｏｎはオン抵抗値であり、そして、Ｚｉは次のように表すことができるＬＣネットワークの入力インピーダンスである。
【００３５】
Ｚｉ＝Ｂ2 ／（２ＲL）                                          式（５）
ここで、Ｂ＝１／（ｗＣ）、そして、ＲLは負荷抵抗である。
【００３６】
第２のアンプの電力損失は次のように表すことができる。
【００３７】
ＰLOSS1〜Ｖｉ2 Ｒｏｎ／Ｚｉ2                                   式（６）
ここで、Ｖｉは入力電圧であり、Ｒｏｎはオン抵抗値であり、そして、Ｚｉは次のように表すことができるＬＣネットワークの入力インピーダンスである。
【００３８】
Ｚｉ＝Ｂ2 ／（２ＲL）                                          式（７）
ここで、Ｂ＝１／（ｗＣ）、そして、ＲLは負荷抵抗である。
【００３９】
図４Ａのアンプが共振周波数で動作しているとき、各アンプからの出力電力は損失なしで結合される。二つの同相の信号を結合する場合、各インスタンスによって見た負荷インピーダンスは２倍になるが、ドレインから見たインピーダンスはインピーダンス反転が原因で半分になる。したがって、小さいＲonが使用されていない限り、効率は低下する。さらに、有限スイッチオン抵抗（finite switch on-resistance ）に起因する電力損失は出力電力とともに低減する。したがって、直流（ＤＣ）の直流（ＤＣ）へのコンバータを使用せずに、無損失の振幅変調を提供する一定の効率に近い線形利得を産む。
【００４０】
図４Ｂは、第１のアンプ入力信号がオフかつ第２のアンプ入力信号がオンの並列配置に結合された二つの単一ユニットインスタンスクラスＤアンプ回路を示している例示的な実施形態である。この動作状況は“ケース＃２”と呼ばれ、ここでは、第１のアンプ入力信号はオフ、そして、第２のアンプ入力信号がオンである。入力信号１は、ユニットインスタンス４０９の入力端子に結合されている。ユニットインスタンス４０９の入力端子は、インバータ４００の入力端子に接続されている。インバータ４００の出力端子は、キャパシタ４０１の第１の端子に結合されている。キャパシタ４０１の第２の端子は、インダクタ４０２の第１の端子に結合されている。インダクタ４０２の第２の端子はシグナルグランドに結合されている。キャパシタ４０１の第２の端子は、第１のアンプユニットインスタンスの出力４０７に結合されている。ユニットインスタンスの出力４０７は、負荷抵抗４０３の第１の端子に結合されている。負荷抵抗４０３の第２の端子はシグナルグランドに結合されている。入力信号２は、ユニットインスタンス４１０の入力端子に結合されている。ユニットインスタンス４１０の入力端子は、インバータ４０４の入力端子に結合されている。インバータ４０４の出力端子は、キャパシタ４０５の第１の端子に結合されている。キャパシタ４０５の第２の端子は、インダクタ４０６の第１の端子に結合されている。インダクタ４０６の第２の端子はシグナルグランドに結合されている。キャパシタ４０５の第２の端子は、ユニットインスタンスの出力端子４０８に結合されている。ユニットインスタンスの出力４０８は、負荷抵抗４０３の第１の端子に結合されている。
【００４１】
第１のアンプの電力損失は次のように表すことができる。
【００４２】
ＰLOSS3〜ＶO2 ／（Ｂ／Ｒon）＝（ＲL／Ｂ）2 Ｖi2 ／（Ｂ2 ／Ｒon）  式（８）
ここで、Ｖｉは入力電圧であり、Ｒonはオン抵抗値である、Ｂ＝１／（ｗＣ）、そして、ＲLは負荷抵抗である。
【００４３】
第２のアンプの電力損失は次のように表すことができる。
【００４４】
ＰLOSS1〜Ｖi2 Ｒon／Ｚi2                                          式（９）
ここで、Ｖｉは入力電圧であり、Ｒonはオン抵抗値であり、Ｚｉは次のように表すことができるＬＣネットワークの入力インピーダンスです。
【００４５】
Ｚｉ＝Ｂ2 ／ＲL                                            式（１０）
ここで、Ｂ＝１／（ｗＣ）、そして、ＲLは負荷抵抗である。
【００４６】
図４Ｂのアンプが位相信号の外で組み合わせたとき、または、二つの信号を組み合わせないとき、ドレインで見たインピーダンスは増加する。そのため、効率は増加し、そして、信号の振幅は低下する。しかし、ＬＣネットワークは、組み合わせることが狭い周波数帯域上でのみ損失が少なくなるように、調整されても構わないことに留意するべきである。これは、各インスタンスが周波数のバンド帯が狭いところでのみ高インピーダンスを示すように行われても構わなく、したがって、あるインスタンスが他のインスタンスをロード（load）しないことを保証する。この構成（configuration）は、並列に結合された多くの数のクラスＤアンプを利用するときに、非常に有利である。
【００４７】
提案されたマルチレベルＤ級パワーアンプスキームは、低減された信号電力に伴うスイッチロスに比例した減少を達成するために、有効電圧源振幅（effective voltage source swing）を直接的に低減するために補間を使用する。したがって、図６および図７に示される電源変調（ポーラ変調）ベースのソリューションに比べて、電力効率において利点がある。損失が少ない電力の組み合わせにより、各クラスＤ要素のスイッチの電力損失は、供給された電力に比例し、スイッチングモードパワーアンプのポーラ変調に比べて、バックオフ電力（power back-off）で電力効率を改善できる結果となる。
【００４８】
しかしながら、ＬＣ共振回路内に大きなキャパシタを使用することは、ＣＶ2 電力損失を導入する。ＣＶ2 電力損失は、インダクタンスに対するキャパシタンスの比（Ｃ／Ｌ）比が増加するほど増加する。Ｃ／Ｌ比を増加することは、ＣＶ2 に起因する電力損失のより少ない割合（percentage）、そして、それ以上に供給された電力に比例するスイッチロスに起因する電力損失のより少ない割合（percentage）をもたらす結果となる。最後にアンプは供給された電力にわたって一定の効率に近づく。
【００４９】
図５は、図１に示された単一ユニットインスタンスクラスＤパワーアンプの並列のもの（multiple one）から構成されるマルチレベルクラスＤパワーアンプシステムを利用するデジタルＩＱトランスミッタの例示的な実施形態である。
【００５０】
ベースバンドプロセッサ５００は、同相（Ｉ）および直交（Ｑ）データを生成する。ＩおよびＱデータはそれぞれ補間器／シグマデルタ変調器５０１および５０２に結合されている。ディバイダ５２５は、補間器／シグマデルタ変調器５０１および５０２、デジタルミキサ５０３および５０４、および、遅延フリップフロップ（ＤＦＦ）回路５０５および５１０に対してクロック信号を提供する。各デジタルミキサ５０３および５０４の最上位バイト（ＭＳＢ）の出力は、それぞれ、遅延フリップフロップ（ＤＦＦ）回路５０５および５１０に結合されている。各デジタルミキサ５０３および５０４の最下位バイト（ＬＳＢ）の出力は、それぞれ、４つの異なるＤＦＦ回路５０６−５０９および５１１−５１４に結合されている。ＤＦＦ５０５の出力は、並列に結合された１５個のユニットインスタンス５１５に結合されて、各々はキャパシタに直列配置に結合されたインバータからなる。ＤＦＦ５１０の出力は、並列に結合された１５個のユニットインスタンス５２０に結合され、各々はキャパシタに直列配置に結合されたインバータからなる。各ＬＳＢ ＤＦＦ回路５０６−５０９および５１１−５１４の出力は、同様に、キャパシタに直列配置に結合されたインバータからなる単一ユニットインスタンスに結合されている。全てのユニットインスタンスの出力は、インダクタ５２６の第１の端子に結合されている。インダクタ５２６の第２の端子は、キャパシタ５２７の第１の端子に結合されている。キャパシタ５２７の第２の端子は、シグナルグランドに結合されている。インダクタ５２６の第１の端子は、キャパシタ５２８の第１の端子に結合されている。キャパシタ５２８の第２の端子は、シグナルグランドに結合されている。
【００５１】
各ＭＳＢに対する１５個のユニットインスタンス５１５,５２０は電力損失の低減を提供し、このようにして効率が向上することになる。第二に、クラスＤアンプで利用される要素の数を増やすことは、量子化ノイズの低減を可能し、これは望まれる改善された帯域外放射性能を提供する。改善された帯域外放射性能は、外部フィルタを利用することなく、共存エミッション規格の順守を可能とする。外部フィルタの撤廃は、材料コストのビルド（build）およびデバイスサイズを小さくする。
【００５２】
各ＩおよびＱＬＳＢに対してのユニットインスタンスは損失なしで結合する。例えば、ＤＦＦ５０６によってクロックされたＬＳＢは、ＤＦＦ５１１に結合されたユニットインスタンスと同じ共振周波数に調整されたユニットインスタンスに結合される。したがって、さらに、効率化を改善し、かつ、量子化ノイズを低減する。キャパシタ５２７およびインダクタ５２６は、セルラバンドの周波数での減衰を改善することはもちろん、イメージ信号を除去する（filter out）する１．２ＧＨｚでのノッチフィルタを作成する。プロセス同調回路５３０は、インダクタ５２６の第１の端子に結合されている。プロセス同調回路は、スイッチ５２９と直列の組み合わせのキャパシタ５２８を含む。
【００５３】
情報および信号は、種々の異なる技術や手法の任意のものを用いて表され得ることが、当業者に理解されるだろう。例えば、上記記載を全体にわたって言及されるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁界粒子、光場または光粒子、またはこれらを組み合わせたものによって表され得る。
【００５４】
当業者には、本明細書に開示された実施例に関連して説明された種々の例示的な論理ブロック、モジュール、回路およびアルゴリズムステップは、電子的なハードウェア、コンピュータソフトウェアまたはこれらの組み合わせとして実装され得ることが、さらに理解されるだろう。ハードウェアとソフトウェアとの互換性を明確に示すために、種々の例示的な要素、ブロック、モジュール、回路、およびステップは、全般的にそれらの機能性の観点から、上記では説明してきた。そのような機能性がハードウェアで実装されるかソフトウェアで実装されるかは、個々のアプリケーションおよび全体のシステムに課せられた設計の制約に依存する。当業者は、上記の機能性を、各個別のアプリケーションにつき種々の方法で実装し得るが、そのような実装の決定は、開示された例示的な実施形態の範囲からの逸脱を生じさせないものとして解釈されるべきでは無い。
【００５５】
本明細書内に開示された実施形態に関連して述べられた種々の例示的な論理ブロック、モジュールおよび回路は、本明細書で述べられた機能を実行するように設計された汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイシグナル（ＦＰＧＡ）、またはその他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア部品、またはこれらを組み合わせたものによって、実装または実行され得る。汎用プロセッサは、マイクロプロセッサであっても良いが、代わりにプロセッサは従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであっても良い。プロセッサはまた、コンピューティングデバイスを組み合わせたものとして実装されてもよく、例えば、ＤＳＰとマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアと接続された一つ以上のマイクロプロセッサ、またはその他のそのような構成を組み合わせたものである。
【００５６】
本明細書に開示された実施形態に関連して述べられた方法またはアルゴリズムのステップは、ハードウェア、プロセシングによって実行されるソフトウェアモジュール、またはこれら２つを組み合わせたものによって、直接的に具体化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取り専用メモリ（ＲＯＭ）、消去可能なプログラマブル読取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能なプログラマブル読取り専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体内に存在し得る。例示的な記憶媒体は、プロセッサが、記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができるようにプロセッサに結合されている。代替法では、記憶媒体は、プロセッサと一体であってよい。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在してもよい。ＡＳＩＣは、ユーザ端末内に存在してもよい。代替法では、プロセッサおよび記憶媒体は、ユーザ端末内でディスクリートコンポーネントとして存在してもよい。
【００５７】
１つまたは複数の例示の実施形態においては、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの適切な任意の組合せの形で実施され得る。ソフトウェアの形でインプリメントされる場合、それらの機能は、コンピュータ読取り可能媒体上に１つまたは複数の命令またはコードとして記憶され、あるいはその上で送信され得る。コンピュータ読取り可能媒体は、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含めて、コンピュータストレージ媒体と、通信媒体との両方を含んでいる。ストレージ媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体とすることができる。例として、限定するものではないが、そのようなコンピュータストレージ媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、もしくは命令またはデータ構造の形態で望ましいプログラムコードを搬送し、または記憶するために使用されることができ、そしてコンピュータによってアクセスされることができる他の任意の媒体、を備えることができる。また、いかなる接続（connection）もコンピュータ読取り可能媒体と適切に呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア(twisted pair)、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、マイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、そのときには同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、マイクロ波などのワイヤレス技術は、媒体の定義の中に含まれる。ここにおいて使用されるようなディスク(Disk)およびディスク(disc)は、コンパクトディスク(compact disc)（ＣＤ）、レーザーディスク（登録商標）(laser disc)、光ディスク(optical disc)、デジタル多用途ディスク(digital versatile disc)（ＤＶＤ）、フロッピー（登録商標）ディスク(floppy（登録商標） disk)、およびブルーレイディスク(blu-ray disc)を含み、ここでディスク(disks)は通常、データを磁気的に再生するが、ディスク(discs)は、レーザを用いて光学的にデータを再生する。上記の組合せもまた、コンピュータ読取り可能媒体の範囲内に含められるべきである。
【００５８】
開示された例示的な実施形態の先の説明は、任意の当業者が本発明を作るかまたは使用することを可能にするために提供されている。これらの例示的な実施形態に対する種々の変更が、当業者に容易に明らかになることになり、そして、本明細書で規定される一般的な原理が、本発明の趣旨または範囲から逸脱することなく、他の実施形態に適用されてもよい。したがって、本発明は、本明細書で示す実施形態に限定されることを意図されるのではなく、添付特許請求の範囲によって規定される原理および新規な特徴に矛盾しない、考えられる最も広い範囲に一致することを意図される。
以下に、本願出願時の請求の範囲に記載された発明を付記する。
［１］第１の入力に結合された第１のパワーアンプ、および
第２の入力および前記第１のパワーアンプに結合された第２のパワーアンプを具備してなり、
前記第１および第２のパワーアンプの各々の出力は共通の周波数で共鳴するデバイス。
［２］前記複数のパワーアンプは、複数のクラスＤパワーアンプであり、かつ、線形回路を作成するように調整された［１］のデバイス。
［３］前記複数のクラスＤパワーアンプは、一つより多くの要素（element）を含む［２］のデバイス。
［４］前記複数のクラスＤパワーアンプは、キャパシタおよびインダクタを含む［２］のデバイス。
［５］前記キャパシタは直列配置で（in a series configuration）結合されている［４］のデバイス。
［６］前記インダクタはシャント配置で（in a shunt configuration）結合されている［５］のデバイス。
［７］前記少なくとも二つのクラスＤパワーアンプの各々への前記第１および第２の入力は、パルス幅変調信号（pulse width modulated signal）である［２］のデバイス。
［８］前記少なくとも二つのクラスＤパワーアンプの各々への前記入力は、パルス密度変調信号（pulse density modulated signal）である［２］のデバイス。
［９］各パワーアンプの前記出力に結合され、かつ、スイッチと直列に結合されたキャパシタで構成されるプロセス同調回路をさらに含む［１］のデバイス。
［１０］第１の入力に結合された複数のパワーアンプの第１の一組を含む第１のグループ、
第２の入力に結合された複数のパワーアンプの第２の二組を含む第２のグループを具備してなり、
前記第１および第２のグループは互いに結合され、かつ、前記複数のパワーアンプの前記第１および第２の一組の各々の前記出力は共通の周波数で共鳴するデバイス。
［１１］前記複数のパワーアンプの前記第１および第２の一組は、複数のクラスＤパワーアンプであり、かつ、線形回路を作成するように調整されている［１０］のデバイス。
［１２］前記複数のクラスＤパワーアンプは、一つより多くの要素（element）を含む［１１］のデバイス。
［１３］前記複数のクラスＤパワーアンプは、直列配置で結合されたキャパシタを含む［１２］のデバイス。
［１４］各クラスＤパワーアンプの前記出力は、シャント配置の単一のインダクに結合される請求１２のデバイス。
［１５］各クラスＤパワーアンプへの前記入力は、パルス幅変調信号である［１１］のデバイス。
［１６］各クラスＤパワーアンプへの前記入力は、パルス密度変調信号である［１１］のデバイス。
［１７］各パワーアンプの前記出力に結合され、かつ、スイッチと直列に結合されたキャパシタで構成されるプロセス同調回路をさらに含む［１０］のデバイス。
［１８］無線通信デバイスで用いるためのマルチビット（multi-bit）クラスＤパワーアンプシステムであって、
複数のクラスＤパワーアンプの第１の一組、および  前記複数のクラスＤパワーアンプの第１の一組に結合された複数のクラスＤパワーアンプの第２の一組を具備してなり、
前記複数のパワーアンプの第１および第２の一組の各々の出力は共通の周波数で共鳴するシステム。
［１９］前記複数のクラスＤパワーアンプは、直列配置で結合されたキャパシタを含む［１８］のシステム。
［２０］各クラスＤパワーアンプの前記出力は、シャント配置の単一のインダクに結合される請求１８のシステム。
［２１］各クラスＤパワーアンプへの前記入力は、パルス幅変調信号である［１８］のシステム。
［２２］各クラスＤパワーアンプへの前記入力は、パルス密度変調信号である［１８］のシステム。
［２３］各クラスＤパワーアンプの前記出力に結合され、かつ、スイッチと直列に結合されたキャパシタで構成されるプロセス同調回路をさらに含む［１８］のシステム。
［２４］入力信号を増幅するための第１の手段、および  前記入力信号を増幅するための第２の手段を具備してなり、
前記第１および第２の手段の各々の出力は共通の周波数で共鳴するデバイス。
［２５］無線通信デバイスで用いるためのマルチビット（multi-bit）クラスＤパワーアンプシステムであって、
第１の入力信号を増幅し、かつ、複数のクラスＤパワーアンプの第１の一組を含んでいる第１の手段、および
第２の入力信号を増幅し、かつ、複数のクラスＤパワーアンプの第２の一組を含んでいる第２の手段を具備してなり、
前記複数のクラスＤパワーアンプの第１および第２の一組の各々の出力は共通の周波数で共鳴するシステム。
［２６］第１の入力に結合された第１のクラスＤパワーアンプ、および
線形回路を生成するために、第２の入力および前記第１のクラスＤパワーアンプに並列配置に結合された第２のクラスＤパワーアンプを具備してなり、
前記第１および第２のクラスＤパワーアンプの各々の出力は共通の周波数で共鳴するデバイス。
［２７］第１のクラスＤパワーアンプ、
線形回路を作成するように前記第１のクラスＤパワーアンプに結合された第２のクラスＤパワーアンプを具備してなり、
前記第１および第２のクラスＤパワーアンプの各々の出力は共通の周波数で共鳴するデバイス。
【図１】
0005475114.tif 000003
【図２】
0005475114.tif 000004
【図３】
0005475114.tif 000005
【図４Ａ】
0005475114.tif 000006
【図４Ｂ】
0005475114.tif 000007
【図５】
0005475114.tif 000008
【図６】
0005475114.tif 000009
【図７】
0005475114.tif 000010