(57)【特許請求の範囲】
【請求項１】
受信信号のパワーを調整する調整手段と、
前記受信信号から割り込み信号を検出する割り込み検出手段と、
受信妨害波による割り込み信号を検出する受信専用のタイムスロット幅に設定される時間的なウインドウにおいて前記割り込み信号を検出した場合に、前記割り込み信号が前記受信妨害波によって発生したものと判定する判定手段と、
前記割り込み信号が受信妨害波によるものと判定された場合に、前記調整手段を制御する制御手段と、を備える時分割通信装置。
【請求項２】
前記調整手段は、
前記受信信号のパワーを調整する可変アッテネータを含む、請求項１記載の時分割通信装置。
【請求項３】
前記受信信号をアナログ信号からデジタル信号に変換する変換手段をさらに備え、
前記制御手段は、前記変換手段が前記受信妨害波により変換能力を超えて飽和することを防止するように、前記調整手段における前記受信信号の減衰量を制御する、請求項２記載の時分割通信装置。
【請求項４】
前記変換手段は、
前記可変アッテネータから出力されるアナログ信号をデジタル信号に変換し、前記判定手段へ出力するアナログデジタル変換器である、請求項３記載の時分割通信装置。
【請求項５】
送信信号を送信する送信手段と、
前記調整手段と、前記検出手段と、前記判定手段と、前記制御手段とを含む受信手段と、
前記送信手段と前記受信手段とを時分割で切替える切替手段と、をさらに備える請求項１乃至４のいずれか１項に記載の時分割通信装置。
【請求項６】
前記受信手段は、前記受信信号を低雑音増幅する低雑音増幅器と、前記低雑音増幅器から出力される受信信号の周波数をより低い周波数に変換し受信信号のパワーを調整する可変アッテネータへ出力するダウンコンバータとを含み、
前記送信手段は、送信信号をデジタル信号からアナログ信号へ変換するデジタルアナログ変換器と、前記デジタルアナログ変換器からの出力信号の周波数をより高い周波数に変換するアップコンバータと、前記アップコンバータからの出力信号を電力増幅する電力増幅器とを含む、請求項５記載の時分割通信装置。
【請求項７】
受信信号のパワーを調整し、
前記受信信号から割り込み信号を検出し、
受信妨害波による割り込み信号を検出する受信専用のタイムスロット幅に設定される時間的なウインドウにおいて前記割り込み信号を検出した場合に、前記割り込み信号が前記受信妨害波によって発生したものと判定し、
前記割り込み信号が受信妨害波と判定された場合に、前記受信信号のパワー調整を制御する、時分割通信における受信妨害防止方法。
【請求項８】
前記受信信号のパワーを調整した後に、前記受信信号をアナログ信号からデジタル信号に変換し、
前記受信信号のパワー調整を制御する際に、前記受信妨害波により前記アナログ信号からデジタル信号への変換能力を超えて飽和することを防止するように、前記受信信号のパワーを調整する、請求項７記載の時分割通信における受信妨害防止方法。
【請求項９】
前記割り込み信号が受信妨害波によるものか否かを判定する際に、
前記受信妨害波による割り込み信号を検出する時間的なウインドウにおいて前記割り込み信号を検出した場合に、前記割り込み信号が前記受信妨害波によって発生したものと判定する、請求項７又は８記載の時分割通信における受信妨害防止方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、時分割通信装置およびその受信妨害防止方法に関し、特に受信妨害波によりアナログ／デジタル変換器がオーバーフローするのを防止する時分割送通信装置およびその受信妨害防止方法に関する。
【背景技術】
【０００２】
受信機と、送信機と、受信機および送信機を時分割で切り替えるスイッチとを含む時分割送受信装置は公知である。図９は本発明に関連する時分割送受信装置の一例の構成図である。同図を参照すると、本発明に関連する時分割送受信装置の一例は、受信機２０１と、送信機２０２と、スイッチ２０３とを含んでいる。【０００３】
また、受信機２０１は低雑音増幅器（以下、ＬＮＡ: Low Noise Amplifier と表示する）３０５と、ダウンコンバータ３０６と、可変アッテネータ３０７と、デジタル・ダウンコンバータ（以下、ＤＤＣと表示する）モジュール３０８と、ＦＰＧＡ３１２と、ＣＰＵ（Central Processing Unit ）３１３とを含んで構成される。【０００４】
また、ＤＤＣモジュール３０８は、Ａ／Ｄ(Analog to Digital) コンバータ３０９と、ＤＤＣ部３１０と、割り込み要因レジスタ３１１とを含んで構成される。また、ＦＰＧＡ３１２はバッファ２３を含んで構成される。【０００５】
また、送信機２０２は電力増幅部（以下、ＰＡ:Power Amplifierと表示する）３０３と、アップコンバータ３０２と、Ｄ／Ａ（Digital to Analog ）コンバータ３０１とを含んで構成される。【０００６】
この時分割送受信装置において、ＦＰＧＡ３１２はＤＤＣモジュール３０８内の割り込み要因レジスタ３１１からの割り込み信号を入力して、ＣＰＵ３１３へ送信する。この割り込み信号を受信したＣＰＵ３１３はその割り込み信号に基づいて可変アッテネータ３０７を制御し、利得を調整する。【０００７】
図１０は本発明に関連する時分割送受信装置の一例の動作を示すタイミングチャートである。同図を参照すると、割り込み要因レジスタ３１１にて、受信時間における受信妨害波による割り込みと（同図（Ｄ）参照）、受信時間における受信電力測定完了時の割り込みと（同図（Ｂ）参照）、送信時間に受信系に漏れこんだ電力による割り込みと（同図（Ｃ）参照）が検出された場合を示している。この場合、妨害波判定ウインドウ５９は全時間帯が判定対象となるよう設定されている。【０００８】
しかし、ＣＰＵ３１３が検出したいのは、受信時間における受信妨害波による割り込み（同図（Ｄ）参照）だけである。これは、ＣＰＵ３１３は受信時間における受信妨害波による割り込みに基づき可変アッテネータ３０７を制御し、利得を調整するためである。一方、この場合、ＣＰＵ３１３では受信時間における受信電力測定完了時の割り込みと（同図（Ｂ）参照）、送信時間に受信系に漏れこんだ電力による割り込み（同図（Ｃ）参照）も検出されるため、これらは誤検出となる。【０００９】
また、本発明の関連技術の一例として、受信電界強度が弱いときに、ＣＰＵのクロック周波数を低減させて受信ノイズの発生を防止する無線端末装置が知られている（たとえば、特許文献１参照）。【００１０】
これは、受信スロット開始割り込みに応答してクロック周波数の制御を行い、受信スロット終了割り込みに応答してクロック周波数の復帰を行うものであり、受信レベルの大小に応じてクロック周波数を制御するものである。【００１１】
また、本発明の関連技術の他の一例として、直交周波数分割あるいは時間分割を用いた通信システムにおける自動利得制御に関する発明が開示されている（たとえば、特許文献２参照）。【００１２】
これは、ある時間窓中に生成されたオーバーフロー（ＡＤＣ受信機中の飽和）の数およびイコライザー化の重みのような態様の制御に基づき、その結果、時間窓内のオーバーフローの数がある閾値より大きな場合、受信機における利得が低下される、というものである。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平１１−１１２４４２号公報
【特許文献２】特表２００４−５２９５７７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明に関連する時分割（ＴＤＤ：Time Division Duplex）装置における受信妨害波対策でＡ／Ｄコンバータがオーバーフローしたことを示すオーバーフローｂｉｔを使用する際、送信時間に受信系に漏れこんだ電力がこのＡ／Ｄコンバータのオーバーフローｂｉｔを動作させてしまい、本来検出したい受信妨害波によるオーバーフローｂｉｔ検出の妨げになることがある。【００１５】
送受の切り替えは常に行っているので、既製品のデジタル・ダウンコンバータ（ＤＤＣ）デバイスを使用する場合はタイミングとしてはその送受切り替えタイミングを渡す。ＤＤＣデバイス内部では簡素化のためこの外部からのタイミングを使用するのは受信電力測定のみである場合が多く、入力電力オーバーフロー割り込みは送受時間帯にかかわらず常に発生し得ることになる。【００１６】
従って、オーバーフローｂｉｔ検出が送信時間なのか受信時間なのかの判定ができない。時分割通信のメリットの一つは送信と受信が時間的に区切られているので互いのアイソレーションが少なくてもよいことにあるが、そのメリットを損なうという結果になってしまう。なお、受信電力測定結果を契機に妨害波による過入力を検出しようとしても、この電力測定部の前段にあるＡ／Ｄコンバータがオーバーフローしている状態では電力測定もオーバーフローしたデータにて行われるため検出できない。【００１７】
また既製品のＤＤＣデバイスは、インターフェースの簡略化のため、デバイス外部への割り込み通知を1 種類のみ用いる。ＤＤＣデバイスは、割り込みの詳細はデバイス内部のレジスタの状態を確認して割り込み要因を判断する必要がある。受信時間の割り込みはオーバーフロー検出時だけでなく受信電力測定完了時にも通知される。そのため、「受信時間の割り込み」だけの検出方法では、ＤＤＣデバイスは、割り込み要因を確認するまで内容を判断できない。ＤＤＣデバイスは、割り込み要因を確認してそのレジスタをクリアしないと次の割り込みが発せられないので、本来欲しい割り込みを逃してしまうという問題を抱えていた。【００１８】
すなわち、本発明に関連する時分割装置では、（１）受信時間における受信妨害波による割り込みであるか、（２）受信時間における受信電力測定完了時の割り込みであるか、もしくは（３）送信時間に受信系に漏れこんだ電力による割り込みであるかを区別できないという課題がある。【００１９】
一方、特許文献１に記載の発明は、割り込みに応答して制御する点で本発明と共通するものの、割り込みの判別を目的としておらず、したがって上記課題を解決することはできない。【００２０】
また、特許文献２に記載の発明は、時間窓内の情報に応じて受信機の利得を制御する点で本発明と共通するものの、時間窓内の情報はオーバーフローの数であり、本発明のような受信妨害波の発生タイミングを示す情報とは全く異なるため、この発明もまた上記課題を解決することはできない。【００２１】
そこで本発明の目的は、受信時間における受信妨害波による割り込みと、受信時間における受信電力測定完了時の割り込みと、送信時間に受信系に漏れこんだ電力による割り込みとを区別することができ、よって受信妨害波に対して利得調整によりＡ／Ｄコンバータのオーバーフローを防止することが可能な時分割通信装置およびその受信妨害防止方法を提供することにある。
【課題を解決するための手段】
【００２２】
前記課題を解決するために、本発明による時分割通信装置は、受信信号のパワーを調整する調整手段と、前記受信信号から割り込み信号を検出する割り込み検出手段と、前記割り込み信号が受信妨害波によるものか否かを判定する判定手段と、前記割り込み信号が受信妨害波によるものと判定された場合に、前記調整手段を制御する制御手段と、を備えるものである。【００２３】
また、本発明による受信妨害防止方法は、受信信号のパワーを調整し、前記受信信号から割り込み信号を検出し、前記割り込み信号が受信妨害波によるものか否かを判定し、前記割り込み信号が受信妨害波と判定された場合に、前記受信信号のパワー調整を制御する、ものである。【００２４】
また、本発明によるプログラムが格納された非一時的なコンピュータ可読媒体は、受信信号のパワーを調整するステップと、前記受信信号から割り込み信号を検出する割り込み検出ステップと、前記割り込み信号が受信妨害波によるものか否かを判定するステップと、前記割り込み信号が受信妨害波によるものと判定された場合に、前記調整手段を制御するステップとを、コンピュータに実行させるためのプログラムを格納したものである。
【発明の効果】
【００２５】
本発明によれば、受信時間における受信妨害波による割り込みと、受信時間における受信電力測定完了時の割り込みと、送信時間に受信系に漏れこんだ電力による割り込みとを区別することができ、よって受信妨害波に対して利得調整によりＡ／Ｄコンバータのオーバーフローを防止することが可能となる。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る時分割通信装置の動作原理を説明するための構成図である。
【図２】本発明に係る時分割通信装置の第１の実施の形態の構成図である。
【図３】本発明に係る時分割通信装置の第１の実施の形態の動作を示すタイミングチャートである。
【図４】本発明に係る時分割通信装置の第１の実施の形態の動作を示すフローチャートである。
【図５】受信希望波に対する妨害波の電力関係の一例を示す模式図である。
【図６】受信希望波に対する妨害波の電力関係の一例を示す模式図である。
【図７】受信希望波に対する妨害波の電力関係の一例を示す模式図である。
【図８】関連技術における時分割送受信装置の一例の動作を示すタイミングチャートである。
【図９】本発明に関連する時分割通信装置の一例の構成図である。
【図１０】本発明に関連する時分割通信装置の一例の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００２７】
まず、実施の形態の説明に入る前に、本発明の動作原理について説明する。図１は本発明に係る時分割送受信装置の動作原理を説明するための構成図である。同図を参照すると、本発明に係る時分割通信装置は、受信機１０１と、送信機１０２と、受信機１０１および送信機１０２を時分割で切り替えるスイッチ４とを含んで構成される。
【００２８】
また、受信機１０１は受信信号の利得を調整する可変アッテネータ７と、可変アッテネータ７からの出力信号に基づき割り込み発生を検出する割り込み要因検出部１１と、割り込み要因検出部１１から割り込み発生の通知を受け取り、受信妨害波判定用の時間的なウインドウを用いて割り込みが受信妨害波によるものか否かを判定する受信タイミング判定部２１と、受信タイミング判定部２１にて割り込みが受信妨害波によるものと判定された場合に可変アッテネータ７を制御する妨害波判定部３１とを含んでいる。なお、可変アッテネータ７が受信信号の利得を調整することは、割り込み要因検出部１１に入力される受信信号のパワー（電力）を調整していることになる。
【００２９】
次に、この時分割通信装置の動作について説明する。受信タイミング判定部２１は受信妨害波による割り込みのみを検出する時間的なウインドウを有している。したがって、受信電力測定完了時の割り込みあるいは送信時間に受信系に漏れこんだ電力による割り込みの誤検出を防止することができ、よって受信妨害波に対する利得調整が可能となる。
【００３０】
次に、本発明の特徴を説明する。本発明は、時分割システムの受信機において、タイミング管理を行うＦＰＧＡ（Field Programmable Gate Array ）に対してデジタル・ダウンコンバータ（ＤＤＣ:Digital Down Converter ）から入力される割り込み要因が複数あるにもかかわらず割り込み通知は１種類しかない場合に、この割り込みを受信するＦＰＧＡにて時間的なウィンドウを設けて、処理すべき割り込みを区別する機能を特徴としている。
【００３１】
複数の割り込み要因があっても割り込み発生を通知する信号は1 種類の場合、単なる受信時間と送信時間を区別するためだけのウィンドウではなく、受信電力測定といった他の受信関係の割り込みを誤認識しないよう"確実に受信信号が存在する時間"と"受信電力測定割り込みが発生しえない時間"との両方の条件を満たすタイムスロット１にウィンドウを設けることを特徴としている。
【００３２】
これにより、受信妨害波に対して利得調整によりオーバーフローを防止する制御において送受信のアイソレーション不足からくる送信時間帯のオーバーフロー誤検出を防止し確実に受信希望波と同時に入力される妨害波のみを捕らえることが可能になる。その結果高レベルの妨害波に対して利得調整により見かけ上のＡ／Ｄコンバータのダイナミックレンジを拡大することができ、低ｂｉｔ数のＡ／Ｄコンバータを使用した安価なシステムが実現できるようになる。
【００３３】
以下、本発明の実施の形態について添付図面を参照しながら説明する。まず、第１の実施の形態について説明する。図２は本発明に係る時分割通信装置の第１の実施の形態の構成図である。同図を参照すると、本発明に係る時分割通信装置の一例は受信機１０１と、送信機１０２と、スイッチ４とを含んでいる。
【００３４】
また、受信機１０１は低雑音増幅器（以下、ＬＮＡ: Low Noise Amplifier と表示する）５と、ダウンコンバータ６と、可変アッテネータ７と、デジタル・ダウンコンバータ（以下、ＤＤＣと表示する）モジュール８と、ＦＰＧＡ１２と、ＣＰＵ１３と、主制御部１４と、プログラム格納部１５とを含んで構成される。
【００３５】
また、ＤＤＣモジュール８は、Ａ／Ｄコンバータ９と、ＤＤＣ部１０と、割り込み要因レジスタ１１とを含んで構成される。また、ＦＰＧＡ１２はオーバーフロー（Overflow）割り込みレジスタ２２と、受信タイミング判定部２１とを含んで構成される。また、ＣＰＵ１３は妨害波判定部３１と、ＤＤＣへの処理部３２とを含んで構成される。
【００３６】
また、送信機１０２は電力増幅部（以下、ＰＡ:Power Amplifierと表示する）３と、アップコンバータ２と、Ｄ／Ａ（Digital to Analog ）コンバータ１とを含んで構成される。なお、主制御部１４およびプログラム格納部１５の構成および動作については後述する。
【００３７】
次に、本発明に係る時分割通信装置の第１の実施の形態の構成について図面を参照して詳細に説明する。図３は本発明に係る時分割通信装置の第１の実施の形態の動作を示すタイミングチャートである。送信機１０２はＤ／Ａコンバータ１と、アップコンバータ２と、高出力電力増幅器（以下、ＰＡと表示する）３とを含んで構成される。受信機１０１はＬＮＡ５と、ダウンコンバータ６と、利得を調整する可変ＡＴＴ７と、ＤＤＣモジュール８とを含んで構成される。
【００３８】
このＤＤＣモジュール８は、アナログ信号をデジタル信号に変換するＡ／Ｄコンバータ９と、Ａ／Ｄコンバータ９でデジタル化された信号をデジタルフィルタでキャリアごとに切り出すＤＤＣ部１０と、各部で発生した割り込みをＣＰＵ１３に通知する割り込み要因レジスタ１１とを含んで構成されるものとする。
【００３９】
割り込み要因レジスタ１１の値が更新されると制御側のＦＰＧＡ１２に伝達される。ＦＰＧＡ１２は割り込み要因レジスタ１１から割り込み発生を通知されると、まずその割り込みが発生したタイミングを判定する（受信タイミング判定部２１）。受信タイミング判定部２１は受信タイミングである場合はＣＰＵ１３に対して割り込み発生を通知すると同時にその割り込みがオーバーフローによる割り込みなのかを判定してオーバーフロー割り込みレジスタ１４にその結果を格納する。
【００４０】
オーバーフローの判定は図３のような妨害波判定ウィンドウ１８により受信タイミングで且つ受信オーバーフローの割り込み以外は発生し得ないタイミングに発生した割り込みに対して行われる。ＣＰＵ１３はＦＰＧＡ１２からの割り込み発生に対してＦＰＧＡ１２内のオーバーフロー割り込みレジスタ１４を確認し、妨害波によるオーバーフローが発生したかを判定する。ＣＰＵ１３は、妨害波による割り込みであれば可変ＡＴＴ７を制御し割り込み要因レジスタ１１の内容をクリアする。ＣＰＵ１３は、妨害波による割り込みでない場合は割り込み要因レジスタ１１の値を確認し、受信電力測定であれば測定処理を行いその後割り込み要因レジスタの内容をクリアする。
【００４１】
図３は１フレームの中で発生する割り込み要因に対するタイミングを図示したものである。受信タイミング判定部２１は、１フレームの中で発生する各割り込みに対してウィンドウ１８を設けることで目的のオーバーフローを的確に検出する。
【００４２】
ＴＳ＃４〜＃６及びＴＳ＃０は送信タイミングで、このタイミングに発生するＤＤＣモジュール８の割り込み（同図（Ｃ）参照）は送信機と受信機間のアイソレーション不足による漏れ電力が原因で発生したものなのでウィンドウ１８にて無視する。
【００４３】
ＴＳ＃１〜＃３は受信タイミングだが、このタイミングで発生する割り込みには妨害波によりＡ／Ｄコンバータ９の変換能力を超えてオーバーフロー（飽和）した時に発生するオーバーフロー割り込みと（同図（Ｄ）参照）、受信電力（ＲＳＳＩ）の測定が完了して上位装置に報告することが可能になったことを通知するための割り込み（同図（Ｂ）参照）の２種類が存在する。
【００４４】
この２種類の割り込みを区別するためにウィンドウ１８はＴＳ＃１の幅に設定される必要がある。なぜなら、ＴＳ＃２とＴＳ＃３は通信設定により送信あるいは受信のどちらにも使用できるタイムスロットだが、ＴＳ＃１は受信信号のみで使用されるタイミングだからである。
【００４５】
受信電力測定割り込み発生タイミングは電力測定を終えた後なので受信最後のタイムスロットの次タイムスロット先頭になり、ＴＳ＃１のタイミングに発生した割り込みのみを検出できるウィンドウを設けることで、妨害波によるオーバーフローに起因する割り込みと受信電力測定完了に起因する割り込みを区別することが可能になる。
【００４６】
以下、本発明に係る時分割通信装置の第１の実施の形態の動作について図２〜３および図４〜６を参照しながら説明する。図４は本発明に係る時分割通信装置の第１の実施の形態の動作を示すフローチャート、図５〜図７は受信希望波に対する妨害波の電力関係の一例を示す模式図、図８は関連技術における時分割通信装置の一例の動作を示すタイミングチャートである。
【００４７】
妨害波がなく希望波のみの場合は図５のようにＡ／Ｄコンバータ９は１４ｂｉｔでも問題ない。妨害波による所要Ｃ／Ｎ不足からくる感度劣化がないため、通常の無線システムであれば１４ｂｉｔ分のダイナミックレンジで問題ないことが多い。妨害波が３ＧＰＰ（Third Generation Partnership Project）などで規定される最大レベル入力された場合、通常は図6 のようにＡ／Ｄコンバータ９の分解能は１６ｂｉｔ以上であれば妨害波入力時の希望波感度も最低レベルの受信感度も満足させられる。ただ１６ｂｉｔのＡ／Ｄコンバータは高価で選択肢も少ないので、安価な１４ｂｉｔ品を使う場合を考える。
【００４８】
図７（ａ）のように１４ｂｉｔのＡ／Ｄコンバータ９ではオーバーフローしてしまうような妨害波が入力された場合、Ａ／Ｄコンバータ９がオーバーフローしたことを検出して可変ＡＴＴ７の減衰量を大きくすることでＡ／Ｄコンバータ９のオーバーフローを防止させることが可能になる。その結果図７（ｂ）のように希望波の感度を確保できる。妨害波が消えれば可変ＡＴＴ７を戻すことで最低レベルでの受信感度も確保できる。まず関連技術にてこの動作を実現する場合を説明する。
【００４９】
受信機の隣接チャネルに妨害波が入力されたときにＡ／Ｄコンバータ９がオーバーフローし、それを契機にＦＰＧＡ１２を経由してＣＰＵ１３に割り込みが通知される。ＣＰＵ１３は割り込みを認識すると割り込み要因レジスタ１１を確認する。割り込み要因が、オーバーフローによる割り込み発生であればＣＰＵ１３は、可変ＡＴＴ７の減衰量をある一定量増やすことでＡ／Ｄコンバータ９のオーバーフローを防止することができる。
【００５０】
この可変ＡＴＴ７の減衰量を増加させた状態を一定時間継続後、再度可変ＡＴＴ７を元の値に戻しオーバーフローが発生していれば再び可変ＡＴＴ７の減衰量を増加させ、オーバーフローが発生していなければ妨害波がなくなった又は妨害波レベルが十分低下したときと判断して可変ＡＴＴ７を元の値に戻すことで受信感度は保たれる。ところが、時分割システムの装置の場合は送信と受信は時間的に分割されているので、通常送信機と受信機のアイソレーションはそれほど大きくない。従って、送信タイミングに出力している信号の漏れ電力がＡ／Ｄコンバータ９に周り込むため、受信タイミングになったときには常に可変ＡＴＴ７がある一定量増えた状態になってしまい受信感度が十分でなくなるという問題がある。
【００５１】
また、ＤＤＣモジュール８が送受切り替えタイミング以外のタイミングを管理することは難しくこの割り込みに対する処理は、ＣＰＵ１３が割り込み通知を受けた後１フレーム時間以内に割り込み要因レジスタ１１の確認と割り込み要因に対する処理を行うことを前提としており、妨害波によるオーバーフロー起因での割り込みに対しても最大１フレーム時間の遅延が発生する。
【００５２】
また、時分割システムなので、送信と受信を切り替えるタイミングは常に管理されている。そこでこのタイミングを使って送信タイミングの漏れ電力によるオーバーフロー誤判定を防止する対策を考える。送受切り替えタイミングにより受信時間に発生した割り込みだけを有効にするような妨害波判定ウィンドウ５８を設ける（図８）。これにより前記送信タイミングの漏れ電力によるオーバーフロー誤検出は防止できる。
【００５３】
ところが、通常受信機は受信電力の測定を行っており、受信タイミング中のどこかでこの電力測定を行うよう割り込みが発生する。この割り込み通知だけでは受信電力測定の割り込みなのかオーバーフロー発生起因の割り込みなのか判別できないので、ＣＰＵ１３は割り込み要因レジスタ１１の確認を行う必要がある。これによりオーバーフロー起因の割り込みの場合前述のように処理遅延が発生し、最大１フレーム間オーバーフローしてしまう。
【００５４】
これらの問題を解決するための本発明の方法を説明する。ＤＤＣモジュール８にて割り込み要因レジスタ１１の値が更新されると（図４のステップＳ１〜Ｓ３）、Ａ／Ｄコンバータ９のオーバーフローと受信電力測定に共通した割り込み通知が制御側のＦＰＧＡ１２に伝達される（ステップＳ４およびＳ６）。
【００５５】
また、割り込み要因レジスタ１１がクリアされていれば（ステップＳ５にて"Ｙｅｓ"の場合）、ステップＳ１に戻り、割り込み要因レジスタ１１がクリアされていなければ（ステップＳ５にて"Ｎｏ"の場合）、ステップＳ５で待機する。
【００５６】
ＦＰＧＡ１２は割り込み要因レジスタ１１から割り込み発生を通知されると（ステップＳ６）、まずその割り込みが発生したタイミングを判定する（受信タイミング判定部２１）（ステップＳ７）。
【００５７】
受信タイミングである場合は（ステップＳ７にて"Ｙｅｓ"の場合）、ＣＰＵ１３に対して割り込み発生を通知すると同時にその割り込みがオーバーフローによる割り込みなのかを判定してオーバーフロー割り込みレジスタ１４にその結果を格納する（ステップＳ８およびＳ９参照）。一方、受信タイミングではない場合は（ステップＳ７にて"Ｎｏ"の場合）、ステップＳ９へジャンプする。
【００５８】
オーバーフローの判定は図３のような妨害波判定ウィンドウ１８により受信タイミングで且つ受信オーバーフローの割り込み以外は発生し得ないタイミングに発生した割り込みに対して行う。このタイミングがタイムスロット＃１である（ＴＳ＃１）。
【００５９】
ＣＰＵ１３はＦＰＧＡ１２からの割り込みを契機に（ステップＳ１０参照）、まずＦＰＧＡ１２のオーバーフロー割り込みレジスタ１４を確認して（ステップＳ１１参照）、その割り込みが妨害波によるオーバーフローなのかそれ以外の要因なのか判別し（ステップＳ１２参照）、妨害波によるオーバーフローである場合（ステップＳ１２にて"Ｙｅｓ"の場合）のみ可変ＡＴＴ７を制御してＡ／Ｄコンバータ９のオーバーフローを防ぐ（ステップＳ１３参照）。
【００６０】
一方、オーバーフロー割り込みレジスタ１４がオーバーフローを示していない場合は（ステップＳ１２にて"Ｎｏ"の場合）、割り込み要因レジスタ１１の確認を行い（ステップＳ１５参照）、受信電力測定であれば処理をし、オーバーフローであれば送信時間帯のオーバーフローなので無視し（ステップＳ１６参照）、確認が終了した時点で割り込み要因レジスタ１１の内容をクリアする（ステップＳ１４参照）。
【００６１】
図３は１フレームの中で発生する割り込み要因に対するタイミングを図示したものである。１フレームの中で発生する各割り込みに対して妨害波判定ウィンドウ１８を設けることで目的のオーバーフローを的確に検出する。
【００６２】
ＴＳ＃４〜＃６及びＴＳ＃０は送信タイミングで、このタイミングに発生するＤＤＣモジュール８の割り込みは送信機１０２と受信機１０１間のアイソレーション不足による漏れ電力が原因で発生したものなので妨害波判定ウィンドウ１８にて無視する。
【００６３】
ＴＳ＃１〜＃３は受信タイミングだが、このタイミングで発生する割り込みには妨害波によりＡ／Ｄコンバータ９がオーバーフローした時に発生するオーバーフロー割り込みと受信電力（ＲＳＳＩ：Receive Signal Strength Indicator）の測定が完了して上位装置に報告することが可能になったことを通知するための割り込みの２種類が存在する。
【００６４】
この２種類の割り込みを区別するために妨害波判定ウィンドウ１８はＴＳ＃１の幅に設定する必要がある。なぜなら、ＴＳ＃２とＴＳ＃３は通信設定により送信あるいは受信のどちらにも使用できるタイムスロットだが、ＴＳ＃１は受信信号のみで使用されるタイミングだからである。
【００６５】
受信電力測定割り込み発生タイミングは電力測定を終えた後なので受信最後のタイムスロットの次タイムスロット先頭になり、ＴＳ＃１のタイミングに発生した割り込みのみを検出できる妨害波判定ウィンドウ１８を設けることで、妨害波によるオーバーフローに起因する割り込みと受信電力測定完了に起因する割り込みを区別することが可能になる。
【００６６】
以上説明したように、本発明の第１の実施の形態によれば、以下に示す効果が得られる。
【００６７】
第１の効果は、低ｂｉｔ数のＡ／Ｄコンバータでダイナミックレンジが確保できるということである。例えば１４ｂｉｔのＡ／Ｄコンバータで１６ｂｉｔ相当のダイナミックレンジ確保が可能になる。
【００６８】
第２の効果は、安価な既製品デジタル・ダウンコンバータ（ＤＤＣ）が使用可能になるという点である。これにより原価低減、設計費用低減や納期短縮が見込まれる。
【００６９】
第３の効果は、時分割通信において、送信時間の送信出力リークによるＡ／Ｄコンバータのオーバーフローを気にする必要がなく、極端に高アイソレーションにする必要がなくなる点である。アイソレーションを確保するための強固なシールドや高アイソレーションのスイッチ等を必要とせず安価な構成により受信機が実現可能になる。
【００７０】
次に、第２の実施形態について説明する。第２の実施形態は受信妨害防止方法のプログラムに関するものである。前述のとおり本発明の受信機１０１は主制御部１４およびプログラム格納部１５を含んでいる（図２参照）。プログラム格納部１５には前述の図４にフローチャートで示す受信妨害防止方法のプログラムが格納されている。主制御部１４（"コンピュータ"）はＤＤＣモジュール８、ＦＰＧＡ１２およびＣＰＵ１３の各部を制御するよう構成されている。
【００７１】
主制御部１４はプログラム格納部１５から受信妨害防止方法のプログラムを読み出し、そのプログラムにしたがってＤＤＣモジュール８、ＦＰＧＡ１２およびＣＰＵ１３の各部を制御する。その制御の内容については既に述べたので、ここでの説明は省略する。
【００７２】
以上説明したように、本発明の第２の実施形態によれば、受信時間における受信妨害波による割り込みと、受信時間における受信電力測定完了時の割り込みと、送信時間に受信系に漏れこんだ電力による割り込みとを区別することができ、よって受信妨害波に対して利得調整によりＡ／Ｄコンバータのオーバーフローを防止することが可能な受信妨害防止方法のプログラムが得られる。
【００７３】
上述の実施の形態では、本発明をハードウェアの構成として説明したが、本発明は、これに限定されるものではない。本発明は、図４の処理を、ＣＰＵ（Central Processing Unit）にコンピュータプログラムを実行させることにより実現することも可能である。）
【００７４】
プログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Read Only Memory）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（random access memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【００７５】
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【００７６】
この出願は、２００９年９月９日に出願された日本出願特願２００９−２０７６０６を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【符号の説明】
【００７７】
１  Ｄ／Ａコンバータ
２  アップコンバータ
３  電力増幅部（ＰＡ:Power Amplifier）
４  スイッチ
５  低雑音増幅器（ＬＮＡ）
６  ダウンコンバータ
７  可変アッテネータ
８  デジタル・ダウンコンバータ（ＤＤＣ）モジュール
９  Ａ／Ｄコンバータ
１０  ＤＤＣ部
１１  割り込み要因検出部（割り込み要因レジスタ）
１２  ＦＰＧＡ
１３  ＣＰＵ
１４  主制御部
１５  プログラム格納部
１８  妨害波判定ウィンドウ
２１  受信タイミング判定部
２２  オーバーフロー（Overflow）割り込みレジスタ
３１  妨害波判定部
３２  ＤＤＣへの処理部
１０１  受信機
１０２  送信機
【図１】
0005644766.tif 000002
【図２】
0005644766.tif 000003
【図３】
0005644766.tif 000004
【図４】
0005644766.tif 000005
【図５】
0005644766.tif 000006
【図６】
0005644766.tif 000007
【図７】
0005644766.tif 000008
【図８】
0005644766.tif 000009
【図９】
0005644766.tif 000010
【図１０】
0005644766.tif 000011