(57)【特許請求の範囲】
【請求項１】
複数の処理手段を備える情報処理装置であって、
前記複数の処理手段によってアクセスされ、各処理手段に割り当てられた専用領域が設定されている共有メモリと、
前記複数の処理手段の動作状態を管理するとともに、前記複数の処理手段によりそれぞれ保持された自己の識別情報を参照することにより、前記共有メモリの専用領域が割り当てられた処理手段以外の処理手段が該専用領域を使用しないように管理する管理手段と、
前記複数の処理手段の識別情報を保持したハードウエア手段と、を備え、
前記管理手段は、
前記複数の処理手段のうち一の処理手段が異常状態となった場合に、該異常状態となった処理手段の代替処理を行うように他の処理手段に指示し、該指示に応じて該他の処理手段より前記共有メモリへのアクセスがあった場合に、該他の処理手段に保持された識別情報を参照する代わりに、前記ハードウエア手段により保持された前記異常状態となった処理手段の識別情報を参照することで、前記異常状態となった処理手段に割り当てられた専用領域を、前記他の処理手段に使用可能とすることを特徴とする情報処理装置。
【請求項２】
複数の処理手段を備える情報処理装置であって、
前記複数の処理手段によってアクセスされ、各処理手段に割り当てられた専用領域が設定されている共有メモリと、
前記複数の処理手段の動作状態を管理するとともに、前記複数の処理手段によりそれぞれ保持された自己の識別情報を参照することにより、前記共有メモリの専用領域が割り当てられた処理手段以外の処理手段が該専用領域を使用しないように管理する管理手段と、
前記複数の処理手段の識別情報を保持したハードウエア手段と、を備え、
前記管理手段は、
前記複数の処理手段のうち一の処理手段が異常状態となった場合に、該異常状態となった処理手段の代替処理を行うように他の処理手段に指示すると共に、前記ハードウエア手段により保持された前記異常状態となった処理手段の識別情報を用いて、前記代替処理を行う処理手段により保持された識別情報を書き換えることにより、前記異常状態となった処理手段に割り当てられた専用領域を、前記他の処理手段に使用可能とすることを特徴とする情報処理装置。
【請求項３】
複数の処理手段を備える情報処理装置であって、
前記複数の処理手段によってアクセスされ、各処理手段に割り当てられた専用領域が設定されている共有メモリと、
前記複数の処理手段の動作状態を管理するとともに、前記複数の処理手段によりそれぞれ保持された自己の識別情報を参照することにより、前記共有メモリの専用領域が割り当てられた処理手段以外の処理手段が該専用領域を使用しないように管理する管理手段と、
前記複数の処理手段の識別情報を保持したハードウエア手段と、を備え、
前記管理手段は、
前記複数の処理手段のうち一の処理手段が異常状態となった場合に、該異常状態となった処理手段の代替処理を行うように他の処理手段に指示すると共に、自己が保持する識別情報に代えて、前記ハードウエア手段により保持された前記異常状態となった処理手段の識別情報を出力するように前記代替処理を行う処理手段に指示することにより、前記異常状態となった処理手段に割り当てられた専用領域を、前記他の処理手段に使用可能とすることを特徴とする情報処理装置。
【請求項４】
請求項１ないし３のいずれか１項に記載の情報処理装置であって、
前記代替処理を行う指示は、アイドル状態となっている処理手段に対してなされることを特徴とする情報処理装置。
【請求項５】
請求項１ないし４のいずれか１項に記載の情報処理装置であって、
前記ハードウエア手段は、ＲＯＭ（Read  Only  Memory）又はＥＥＰＲＯＭ（Electrically  Erasable  and  Programmable  Read  Only  Memory）から前記複数の処理手段の識別情報がダウンロードされることにより、前記複数の処理手段の識別情報を保持するレジスタであることを特徴とする情報処理装置。
【請求項６】
請求項１ないし５のいずれか１項に記載の情報処理装置であって、
前記管理手段は、ＲＴＯＳ（Real-Time  Operating  System）であることを特徴とする情報処理装置。
【請求項７】
前記複数の処理手段は、プロセッサコアであり、
マルチコア・プロセッサとして構成される、請求項１ないし６のいずれか１項に記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチコア・プロセッサに代表される、処理手段を複数備える情報処理装置に関する。
【背景技術】
【０００２】
従来、複数の処理手段を備える情報処理装置が普及している。例えば、一パッケージ内に複数のプロセッサコア（ＣＰＵコア）を封入して各プロセッサコアが独立して処理を行うマルチコア・プロセッサ、ＣＰＵ等のプロセッサを複数個備えるマルチプロセッサ処理装置等が知られている。
【０００３】
この種の情報処理装置において、複数の処理手段は、それぞれ固有のタスクを実行している場合がある。例えば、近年、車載制御装置の分野においては、複数の制御装置が有する機能を一の制御装置に統合する動きが見られるが、この場合、元々複数の制御装置がそれぞれ有していた機能は、各処理手段に割り当てられるのが通常である。このように、複数の処理手段を有する情報処理装置では、各処理手段がそれぞれ重要な機能を発揮している場合があり、いずれかの処理手段に異常が発生した際に、他の処理手段によって代替処理を行う必要が生じる場合がある。
【０００４】
特許文献１には、特定のプロセッサで発生した異常を検出する異常検出手段を備え、その検出結果に基づいて、特定のプロセッサ以外の他のプロセッサのいずれかに、特定のプロセッサに割り当てられた特定制御を代替させるマルチプロセッサシステムについて記載されている。このシステムでは、例えば、コア０が車両制御のための処理を、コア１〜３が情報制御のための処理を行っており、コア０に異常が生じた場合には、コア１のオペレーティングシステム（ＯＳ；登録商標）を情報制御用ＯＳから車両制御用ＯＳに切り替え、その際に、レジストリや設定ファイルの書き換えを行って情報制御用ＯＳのコンフィギュレーションを変更させている。
【０００５】
また、複数の処理手段を備える情報処理装置において、処理手段間でデータを共有したり、外部機器との間で入出力されるデータを各処理手段が参照できるようにするために、共有メモリにデータを格納することが行われている。共有メモリにおいては、各処理手段が無制限書き込み等を行うことのないように、種々のアクセス制限が行われるのが通常である。
【０００６】
特許文献２には、メモリの所定領域に対する各プロセッサのアクセス権限に関する情報を保持するアクセス権限情報保持手段と、上記アクセス権限に関する情報に基づいて各プロセッサによるメモリへのアクセスを管理するメモリ管理手段と、を備えるマルチプロセッサシステムについて記載されている。アクセス権限情報は、アドレス情報やアクセス権限の種類（「リード」、「ライト」、「バースト転送」、「コード転送」、「データ転送」等）とＣＰＵとの関係を規定している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−３０５３１７号公報
【特許文献２】特開２００８−１２３０３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１に記載のシステムでは、共有メモリ保護の観点について何ら記載されていない。特許文献２に記載されているように、複数の処理手段のそれぞれには、共有メモリへのアクセス可能な範囲（アドレス領域やアクセス種類）に関して制限が設けられていることが多いため、代替処理を行おうとする処理手段による共有メモリへのアクセス要求が拒絶されてしまう場合がある。
【０００９】
このように、許可されないアクセス要求がなされた場合には、システムリセットが行われることがあり、その結果、代替処理をスムーズに行うことができないという事態が生じ得る。
【００１０】
本発明はこのような課題を解決するためのものであり、メモリ保護を実現しつつ、複数の処理手段のいずれかに異常が生じた際に、スムーズに（エラーやシステムリセットを発生させることなく）代替処理を行わせることが可能な情報処理装置を提供することを、主たる目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するための本発明の一態様は、
複数の処理手段を備える情報処理装置であって、
前記複数の処理手段によってアクセスされ、各処理手段に割り当てられた専用領域が設定されている共有メモリと、
前記複数の処理手段の動作状態を管理するとともに、前記複数の処理手段によりそれぞれ保持された自己の識別情報を参照することにより、前記共有メモリの専用領域が割り当てられた処理手段以外の処理手段が該専用領域を使用しないように管理する管理手段と、
前記複数の処理手段の識別情報を保持したハードウエア手段と、を備え、
前記管理手段は、
前記複数の処理手段のうち一の処理手段が異常状態となった場合に、該異常状態となった処理手段の代替処理を行うように他の処理手段に指示し、該指示に応じて該他の処理手段より前記共有メモリへのアクセスがあった場合に、該他の処理手段に保持された識別情報を参照する代わりに、前記ハードウエア手段により保持された前記異常状態となった処理手段の識別情報を参照することで、前記異常状態となった処理手段に割り当てられた専用領域を、前記他の処理手段に使用可能とすることを特徴とする。
【００１２】
この本発明の一態様によれば、複数の処理手段のうち一の処理手段が異常状態となった場合に、管理手段が、異常状態となった処理手段の代替処理を行うように他の処理手段に指示し、指示に応じて他の処理手段より共有メモリへのアクセスがあった場合に、他の処理手段に保持された識別情報を参照する代わりに、ハードウエア手段により保持された異常状態となった処理手段の識別情報を参照することで、異常状態となった処理手段に割り当てられた専用領域を、他の処理手段に使用可能とするため、メモリ保護を実現しつつ、複数の処理手段のいずれかに異常が生じた際に、スムーズに代替処理を行わせることができる。
【００１４】
本発明の一態様において、
複数の処理手段を備える情報処理装置であって、
前記複数の処理手段によってアクセスされ、各処理手段に割り当てられた専用領域が設定されている共有メモリと、
前記複数の処理手段の動作状態を管理するとともに、前記複数の処理手段によりそれぞれ保持された自己の識別情報を参照することにより、前記共有メモリの専用領域が割り当てられた処理手段以外の処理手段が該専用領域を使用しないように管理する管理手段と、
前記複数の処理手段の識別情報を保持したハードウエア手段と、を備え、
前記管理手段は、
前記複数の処理手段のうち一の処理手段が異常状態となった場合に、該異常状態となった処理手段の代替処理を行うように他の処理手段に指示すると共に、前記ハードウエア手段により保持された前記異常状態となった処理手段の識別情報を用いて、前記代替処理を行う処理手段により保持された識別情報を書き換えることにより、前記異常状態となった処理手段に割り当てられた専用領域を、前記他の処理手段に使用可能とすることを特徴とする。
【００１５】
また、本発明の一態様において、
複数の処理手段を備える情報処理装置であって、
前記複数の処理手段によってアクセスされ、各処理手段に割り当てられた専用領域が設定されている共有メモリと、
前記複数の処理手段の動作状態を管理するとともに、前記複数の処理手段によりそれぞれ保持された自己の識別情報を参照することにより、前記共有メモリの専用領域が割り当てられた処理手段以外の処理手段が該専用領域を使用しないように管理する管理手段と、
前記複数の処理手段の識別情報を保持したハードウエア手段と、を備え、
前記管理手段は、
前記複数の処理手段のうち一の処理手段が異常状態となった場合に、該異常状態となった処理手段の代替処理を行うように他の処理手段に指示すると共に、自己が保持する識別情報に代えて、前記ハードウエア手段により保持された前記異常状態となった処理手段の識別情報を出力するように前記代替処理を行う処理手段に指示することにより、前記異常状態となった処理手段に割り当てられた専用領域を、前記他の処理手段に使用可能とすることを特徴とする。
【００１７】
また、本発明の一態様において、
前記代替処理を行う指示は、アイドル状態となっている処理手段に対してなされることを特徴とするものとしてもよい。
【００１９】
また、本発明の一態様において、
前記ハードウエア手段は、例えば、ＲＯＭ（Read  Only  Memory）又はＥＥＰＲＯＭ（Electrically  Erasable  and  Programmable  Read  Only  Memory）から前記複数の処理手段の識別情報がダウンロードされることにより、前記複数の処理手段の識別情報を保持するレジスタである。
【００２０】
また、本発明の一態様において、
前記管理手段は、例えば、ＲＴＯＳ（Real-Time  Operating  System）である。
【００２１】
また、本発明の一態様において、
前記複数の処理手段は、プロセッサコアであり、
マルチコア・プロセッサとして構成されるものとしてもよい。
【発明の効果】
【００２２】
本発明によれば、メモリ保護を実現しつつ、複数の処理手段のいずれかに異常が生じた際に、スムーズに代替処理を行わせることが可能な情報処理装置を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施例に係る情報処理装置１のシステム構成例である。
【図２】第１実施例に係る情報処理装置１において、代替処理が指示される際の情報伝達の順序を示す図である。
【図３】第２実施例に係る情報処理装置２において、代替処理が指示される際の情報伝達の順序を示す図である。
【図４】本発明の第３実施例に係る情報処理装置３のシステム構成例である。
【図５】第３実施例に係る情報処理装置３において、代替処理が指示される際の情報伝達の順序を示す図である。
【発明を実施するための形態】
【００２４】
以下、本発明を実施するための形態について、添付図面を参照しながら実施例を挙げて説明する。
【実施例】
【００２５】
以下、図面を参照し、本発明の実施例に係る情報処理装置について説明する。本発明の各実施例に係る情報処理装置は、一パッケージ内に複数のプロセッサコア（ＣＰＵコア；以下省略）を封入したマルチコア・プロセッサ、或いはＣＰＵ等のプロセッサを複数個備えるマルチプロセッサ処理装置として構成されるが、以下の説明では、マルチコア・プロセッサとして構成されるものとする。
【００２６】
＜第１実施例＞
［構成、基本機能］
図１は、本発明の第１実施例に係る情報処理装置１のシステム構成例である。情報処理装置１は、主要な構成として、プロセッサコア１０＃１、１０＃２と、識別ＩＤ保持用レジスタ２０と、ＲＴＯＳ（Real-time  operating  system）３０と、共有メモリ４０と、を備える。これらの構成要素は、例えばバス（シリアル回線であってもよい）５０によって通信可能に接続されている。プロセッサコアの個数に特段の制限はないが、本実施例においては二個とした。
【００２７】
プロセッサコア１０＃１、１０＃２は、図示しないプログラムメモリに格納された命令列をフェッチして一時的に格納する命令バッファ、フェッチする命令列のアドレスを示すプログラムカウンタ、命令バッファに格納された命令列をデコード（復号）する命令デコーダ、命令デコーダによりデコードされた命令を実行するための演算器、演算器による演算結果等が格納される専用レジスタ、一次キャッシュメモリ等を有しており、それぞれが特定のタスクに係る処理を実行する。
【００２８】
また、プロセッサコア１０＃１、１０＃２は、それぞれ、自己の識別ＩＤ等を保持した内部レジスタ１２＃１、１２＃２を有する。
【００２９】
識別ＩＤ保持用レジスタ２０は、プロセッサコア１０＃１、１０＃２の識別ＩＤ等を保持している。
【００３０】
これらのレジスタが保持する識別ＩＤは、情報処理装置１の起動時やリカバリー時等にＲＯＭ（Read  Only  Memory）１５やＥＥＰＲＯＭ（Electrically  Erasable  and  Programmable  Read  Only  Memory）等からダウンロードされる。なお、処理速度の点からレジスタが適しているが、レジスタに代えて、不揮発性のメモリ、その他のハードウエア手段等が用いられても構わない。
【００３１】
ＲＴＯＳ３０は、プロセッサコア１０＃１、１０＃２のいずれか、又はその他のプロセッサコアにより実行される。ＲＴＯＳ３０は、ＯＳＥＫ、ＩＴＲＯＮ、その等のリアルタイムオペレーティングシステムである。ＲＴＯＳ３０は、通常のオペレーティングシステムが有する機能を実現しており、プロセッサコア１０＃１、１０＃２の動作状態を管理している。
【００３２】
共有メモリ４０は、例えばＲＡＭ（Random  Access  Memory）である。共有メモリ４０には、プロセッサコア１０＃１、１０＃２のそれぞれが使用可能な専用領域４０＃１、４０＃２が設定されている。
【００３３】
共有メモリ４０における専用領域に対する排他制御は、ＲＴＯＳ３０により行われる。ＲＴＯＳ３０は、いずれかのプロセッサコアから共有メモリ４０へのアクセス要求がなされると、要求元のプロセッサコアが有する内部レジスタ１２＃１又は１２＃２が保持する識別ＩＤを参照し、識別ＩＤとアクセス要求に含まれる共有メモリ４０のアドレスを比較する。そして、専用領域が割り当てられたプロセッサコア以外のプロセッサコアが当該専用領域へのアクセス要求を行った場合には、これを拒絶し、エラー処理を実行する。これによって、専用領域が割り当てられたプロセッサコア以外のプロセッサコアが当該専用領域を使用しないように管理している（メモリ保護の実現）。
【００３４】
［代替処理］
第１実施例に係るＲＴＯＳ３０は、動作状態を管理しているプロセッサコア１０＃１、１０＃２のいずれかが異常状態となった場合には、異常状態となったプロセッサコアの代替処理を行うように他のプロセッサコアに指示する。係る代替処理の指示は、無条件に行うのではなく、各プロセッサコアが実行している命令の重要度、緊急性等を考慮して、代替処理を指示しない場合があっても構わない。
【００３５】
また、三個以上のプロセッサコアを備える場合、アイドル状態等、処理に余裕がある状態のプロセッサコアに対して代替処理を指示するように、予めＲＴＯＳ３０の機能が設定されていると好適である。
【００３６】
また、第１実施例に係るＲＴＯＳ３０は、代替処理を指示する際には、内部レジスタ１２＃１又は１２＃２が保持する識別ＩＤに代えて、識別ＩＤ保持用レジスタ２０により保持された識別ＩＤのうち、異常状態となったプロセッサコアの識別情報を参照する。
【００３７】
これによって、代替処理を行うプロセッサコアが、異常状態となったプロセッサコアに割り当てられている共有メモリ４０の専用領域を使用することが可能となる。
【００３８】
図２は、第１実施例に係る情報処理装置１において、代替処理が指示される際の情報伝達の順序を示す図である。本図では、プロセッサコア１０＃２が異常状態となったものとする。また、ＲＯＭ１５の図示を省略している。
【００３９】
（１）まず、プロセッサコア１０＃２からＲＴＯＳ３０に、異常状態となったことを示す割り込み信号等が送信される。なお、これに代えて、ＲＴＯＳ３０がポーリング等を行ってプロセッサコア１０＃２の異常を発見してもよい。
【００４０】
（２）次に、ＲＴＯＳ３０は、プロセッサコア１０＃１に代替指示を送信する。
【００４１】
（３）その後、プロセッサコア１０＃１から共有メモリ４０へのアクセス要求がなされる。
【００４２】
（４）ＲＴＯＳ３０は、プロセッサコア１０＃１の内部レジスタ１２＃１を参照せず、識別ＩＤ保持用レジスタ２０により保持された識別ＩＤのうちプロセッサコア＃２の識別ＩＤを参照するため、（５）プロセッサコア１０＃１によるプロセッサコア＃２用の専用領域の使用を許可する。
【００４３】
以上説明した本実施例の情報処理装置１によれば、ＲＴＯＳ３０が代替処理を指示する際に、内部レジスタ１２＃１又は１２＃２が保持する識別ＩＤに代えて、識別ＩＤ保持用レジスタ２０により保持された識別ＩＤのうち、異常状態となったプロセッサコアの識別情報を参照するため、メモリ保護を実現しつつ、複数のプロセッサコアのいずれかに異常が生じた際に、スムーズに（エラーやシステムリセットを発生させることなく；以下同じ）代替処理を行わせることができる。
【００４４】
また、レジスタ等に保持された情報を変更せず、ＲＴＯＳ３０の処理を介して代替処理を実現するため、異常状態となったプロセッサコアが復帰した際に、速やかに元の状態に復帰することができる。すなわち、円滑にリカバリーを行うことができる。
【００４５】
＜第２実施例＞
［構成、基本機能］については、第１実施例と共通するため、各構成要素について同一の符号を付し、説明を省略する。
【００４６】
［代替処理］
第２実施例に係るＲＴＯＳ３０は、第１実施例と同様、動作状態を管理しているプロセッサコア１０＃１、１０＃２のいずれかが異常状態となった場合には、異常状態となったプロセッサコアの代替処理を行うように他のプロセッサコアに指示する。係る代替処理の指示は、無条件に行うのではなく、各プロセッサコアが実行している命令の重要度、緊急性等を考慮して、代替処理を指示しない場合があっても構わない。
【００４７】
また、第２実施例に係るＲＴＯＳ３０は、代替処理を指示する際には、内部レジスタ１２＃１又は１２＃２のうち、代替処理を指示するプロセッサコアが有する内部レジスタの内容を、異常状態となったプロセッサコアの識別ＩＤに書き換える処理を実行する。異常状態となったプロセッサコアの識別ＩＤは、識別ＩＤ保持用レジスタ２０から取得する。ここで、「書き換える」処理は、プロセッサコアに指示して「書き換えさせる」処理を含む。
【００４８】
これによって、代替処理を行うプロセッサコアが、異常状態となったプロセッサコアに割り当てられている共有メモリ４０の専用領域を使用することが可能となる。
【００４９】
図３は、第２実施例に係る情報処理装置２において、代替処理が指示される際の情報伝達の順序を示す図である。本図では、プロセッサコア１０＃２が異常状態となったものとする。また、ＲＯＭ１５の図示を省略している。
【００５０】
（１）まず、プロセッサコア１０＃２からＲＴＯＳ３０に、異常状態となったことを示す割り込み信号等が送信される。なお、これに代えて、ＲＴＯＳ３０がポーリング等を行ってプロセッサコア１０＃２の異常を発見してもよい。
【００５１】
（２）次に、ＲＴＯＳ３０は、プロセッサコア１０＃１に代替指示を送信する。（３）この際に、ＲＴＯＳ３０は、プロセッサコア１０＃１の内部レジスタ１２＃１の内容をプロセッサコア１０＃２の識別ＩＤに書き換える（又は書き換えさせる）。
【００５２】
（４）その後、プロセッサコア１０＃１から共有メモリ４０へのアクセス要求がなされる。
【００５３】
（５）ＲＴＯＳ３０は、プロセッサコア１０＃１の内部レジスタ１２＃１を参照し、識プロセッサコア＃２の識別ＩＤを読み取り、（６）プロセッサコア１０＃１によるプロセッサコア＃２用の専用領域の使用を許可する。
【００５４】
以上説明した本実施例の情報処理装置２によれば、ＲＴＯＳ３０が代替処理を指示する際に、代替処理を指示するプロセッサコアの内部レジスタの内容を、異常状態となったプロセッサコアの識別ＩＤに書き換えるため、メモリ保護を実現しつつ、複数のプロセッサコアのいずれかに異常が生じた際に、スムーズに代替処理を行わせることができる。
【００５５】
＜第３実施例＞
［構成、基本機能］
図４は、本発明の第３実施例に係る情報処理装置３のシステム構成例である。本実施例の情報処理装置３は、情報伝達経路のみが第１及び第２実施例と相違するため、各構成要素について同一の符号を付し、説明を省略する。なお、本実施例の場合、識別ＩＤ保持用レジスタが細分化され、プロセッサコア１０＃２の識別ＩＤのみを保持したレジスタが１０＃１に接続され、プロセッサコア１０＃１の識別ＩＤのみを保持したレジスタが１０＃２に接続される態様であってもよい。
【００５６】
［代替処理］
第３実施例に係るＲＴＯＳ３０は、第１実施例と同様、動作状態を管理しているプロセッサコア１０＃１、１０＃２のいずれかが異常状態となった場合には、異常状態となったプロセッサコアの代替処理を行うように他のプロセッサコアに指示する。係る代替処理の指示は、無条件に行うのではなく、各プロセッサコアが実行している命令の重要度、緊急性等を考慮して、代替処理を指示しない場合があっても構わない。
【００５７】
また、第３実施例に係るＲＴＯＳ３０は、代替処理を指示する際には、代替処理を行うプロセッサコアに対し、自己が保持する識別ＩＤに代えて、識別ＩＤ保持用レジスタ２０により保持された異常状態となったプロセッサコアの識別ＩＤを出力するように指示する。
【００５８】
これによって、代替処理を行うプロセッサコアが、異常状態となったプロセッサコアに割り当てられている共有メモリ４０の専用領域を使用することが可能となる。
【００５９】
図５は、第３実施例に係る情報処理装置３において、代替処理が指示される際の情報伝達の順序を示す図である。本図では、プロセッサコア１０＃２が異常状態となったものとする。また、ＲＯＭ１５の図示を省略している。
【００６０】
（１）まず、プロセッサコア１０＃２からＲＴＯＳ３０に、異常状態となったことを示す割り込み信号等が送信される。なお、これに代えて、ＲＴＯＳ３０がポーリング等を行ってプロセッサコア１０＃２の異常を発見してもよい。
【００６１】
（２）次に、ＲＴＯＳ３０は、プロセッサコア１０＃１に代替指示を送信する。（３）この際に、ＲＴＯＳ３０は、プロセッサコア１０＃１に対し、内部レジスタ１２＃１が保持する識別ＩＤに代えて、識別ＩＤ保持用レジスタ２０により保持されたプロセッサコア１０＃２の識別ＩＤを出力するように指示する。
【００６２】
（４）プロセッサコア１０＃１は、識別ＩＤ保持用レジスタ２０からプロセッサコア１０＃２の識別ＩＤを読み取り、（５）共有メモリ４０へのアクセス要求をＲＴＯＳ３０に出力する際には、プロセッサコア１０＃２の識別ＩＤと共にアクセス要求を出力する。
【００６３】
（６）ＲＴＯＳ３０は、プロセッサコア１０＃２の識別ＩＤと共に入力されたアクセス要求であるため、プロセッサコア１０＃１によるプロセッサコア＃２用の専用領域の使用を許可する。
【００６４】
以上説明した本実施例の情報処理装置３によれば、ＲＴＯＳ３０が代替処理を指示する際に、代替処理を行うプロセッサコアに対し、自己が保持する識別ＩＤに代えて、識別ＩＤ保持用レジスタ２０により保持された異常状態となったプロセッサコアの識別ＩＤを出力するように指示するため、メモリ保護を実現しつつ、複数のプロセッサコアのいずれかに異常が生じた際に、スムーズに代替処理を行わせることができる。
【００６５】
なお、第３実施例の情報処理装置３においては、ＲＴＯＳ３０の指示に応じて識別ＩＤを切り替える機能を、各プロセッサコアが実行するプログラムが有していることが必要となる。このため、予め各プロセッサコアが実行するプログラムに、ＲＴＯＳ３０の指示に応じて識別ＩＤを切り替えるための命令列を包含させておく必要がある。
【００６６】
これに対し、第１実施例及び第２実施例の場合、上記のようなプログラムの追加機能は必要がなく、ＲＴＯＳ３０の機能修正のみで本発明が実現できるという有利さが存在する。
【００６７】
以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。
【符号の説明】
【００６８】
１、２、３          情報処理装置
１０＃１、１０＃２  プロセッサコア
１２＃１、１２＃２  内部レジスタ
１５                ＲＯＭ
２０                識別ＩＤ保持用レジスタ
３０                ＲＴＯＳ
４０                共有メモリ
４０＃１、４０＃２  専用領域
５０                バス
【図１】
0005644380.tif 000002
【図２】
0005644380.tif 000003
【図３】
0005644380.tif 000004
【図４】
0005644380.tif 000005
【図５】
0005644380.tif 000006