(57)【特許請求の範囲】
【請求項１】
外部の直流電源から電圧が印加されるべきドレイン電極に放熱片を有するＭＯＳＦＥＴと、該ＭＯＳＦＥＴのゲート電極にバイアス電圧を印加するバイアス回路とを備える昇温装置であって、
前記ＭＯＳＦＥＴは、バンドギャップがシリコンより大きい半導体材料からなり、
前記バイアス回路は、前記ドレイン電極に印加されるべき電圧から、可変のバイアス電圧を生成するようにしてあること
を特徴とする昇温装置。
【請求項２】
前記直流電源は、出力電圧を可変にしてあり、
前記バイアス回路は、前記出力電圧の変化に応じた電圧に、該電圧の変化を相殺する電圧を加算した電圧から、前記バイアス電圧を生成するようにしてあること
を特徴とする請求項１に記載の昇温装置。
【請求項３】
前記ＭＯＳＦＥＴは、飽和領域で動作するようにしてあることを特徴とする請求項２に記載の昇温装置。
【請求項４】
前記放熱片は、樹脂モールドされていることを特徴とする請求項１から３の何れか１項に記載の昇温装置。
【請求項５】
前記放熱片を電気的に絶縁する絶縁片を備えることを特徴とする請求項１から３の何れか１項に記載の昇温装置。
【請求項６】
請求項１から５の何れか１項に記載の昇温装置と、出力電圧可変の直流電源とを用いて、放熱片を有する半導体装置の昇温試験を行う方法であって、
前記昇温装置を構成するＭＯＳＦＥＴのドレイン電極に前記直流電源の出力電圧を印加し、
前記ＭＯＳＦＥＴ及び半導体装置の放熱片同士を接合し、
前記出力電圧及び／又は前記ＭＯＳＦＥＴのゲート電極に印加するバイアス電圧を変化させること
を特徴する昇温試験方法。
【請求項７】
前記ＭＯＳＦＥＴ及び半導体装置を熱収縮性チューブにて囲繞することを特徴とする請求項６に記載の昇温試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部の直流電源からの電力で昇温するワイドバンドギャップ半導体からなるＭＯＳＦＥＴを含む昇温装置、及び該昇温装置を用いた昇温試験方法に関する。
【背景技術】
【０００２】
従来、作製された半導体デバイスが、所定の高温環境下で各種の仕様を満たすか否かを試験する温度特性試験が行われており、ときには加速試験を含めた高温信頼性試験が行われる。半導体デバイスに対して温度特性試験及び高温信頼性試験を行う方法として、特許文献１では、テストボード上の多数の保持器具の夫々に保持された半導体デバイスに対し、加熱された伝導部材の当接部を上方から当接させて加熱する方法が開示されている。加熱したテストボード上に半導体デバイスが載置されて試験される場合もある。
【０００３】
また、特許文献２では、高温槽内に設置された評価用ボード上の半導体デバイスを選択し、選択された半導体デバイスをポリシリコンヒータで加熱して高温槽内の雰囲気温度以上に半導体デバイスを加熱する技術が開示されている。更に、特許文献３では、半導体デバイスが収容された試験用トレイの一方の面を電子冷却素子で冷却し、他方の面を電子冷却素子で加熱する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−５３０８２号公報
【特許文献２】特開２００８−１２２１８９号公報
【特許文献３】特開２００３−３１５４０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された技術では、複数個の半導体デバイスの試験が想定される場合に、加熱に関与するテストボードが大型になりがちであり、小型のものを複数個準備するのはコスト及びスペース効率の点で不利となる。また、特許文献２に開示された技術では、例えば数百ｋＨｚ以上の高周波でスイッチングする半導体デバイスの試験に際して、配線長を短くするために、半導体デバイスと試験用の駆動回路とを高温槽内に置かねばならず、現実的には試験が困難となる。更にまた、特許文献３に開示された技術では、加熱に用いる電子冷却素子が高価である上に、試験温度の上限が１００℃程度に限定されるため、シリコンからなる半導体デバイスの温度限界に迫る高温、又はその温度限界を超えるような高温での試験ができなかった。
【０００６】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、小型且つ安価で温度制御が容易であり、加えて、シリコンからなる半導体デバイスの温度限界を越える高温での昇温試験に適用することが可能な昇温装置、及び該昇温装置を用いた昇温試験方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る昇温装置は、外部の直流電源から電圧が印加されるべきドレイン電極に放熱片を有するＭＯＳＦＥＴと、該ＭＯＳＦＥＴのゲート電極にバイアス電圧を印加するバイアス回路とを備える昇温装置であって、前記ＭＯＳＦＥＴは、バンドギャップがシリコンより大きい半導体材料からなり、前記バイアス回路は、前記ドレイン電極に印加されるべき電圧から、可変のバイアス電圧を生成するようにしてあることを特徴とする。
【０００８】
本発明にあっては、いわゆるワイドバンドギャップ半導体からなるＭＯＳＦＥＴのドレイン電極に外部の直流電源から電圧が印加された場合、印加された電圧から生成された可変のバイアス電圧がゲート電極に印加される。
これにより、単一の外部電源を用いた動作が可能であり、比較的小さな電力に基づいてドレイン電流が可変に制御される。このため、バイアス電圧が例えば人の操作によって簡便に変更され、バイアス電圧の高低に応じた大きさのドレイン電流が外部電源から流入することにより、外部電源の電圧及びドレイン電流の積の大きさに応じたジュール熱が発生してドレイン電極及び放熱片の昇温の程度が変化する。また、ドレイン電極及び放熱片の温度がシリコンからなる半導体の耐熱温度を超える場合であっても、ＭＯＳＦＥＴを構成するワイドバンドギャップ半導体の限界温度近くまで安定に動作する。
【０００９】
本発明に係る昇温装置は、前記直流電源は、出力電圧を可変にしてあり、前記バイアス回路は、前記出力電圧の変化に応じた電圧に、該電圧の変化を相殺する電圧を加算した電圧から、前記バイアス電圧を生成するようにしてあることを特徴とする。
【００１０】
本発明にあっては、バイアス電圧を生成する元となる直流電源の出力電圧が変化した場合、前記出力電圧の高低に応じて変化する電圧に、その電圧の変化を相殺するように変化する電圧を加算して得た電圧から、バイアス電圧を生成する。例えば、直流電源の出力電圧を分圧した電圧の変化分に対して、前記出力電圧を上記とは別に分圧した電圧の変化分を、所定の負の増幅率で増幅して加算することにより、前記出力電圧の変化分を相殺させる。
これにより、大きさが一定の電圧からバイアス電圧が生成されるため、外部電源の出力電圧の変化に関わらず、一定のバイアス電圧がゲート電極に印加される。
【００１１】
本発明に係る昇温装置は、前記ＭＯＳＦＥＴは、飽和領域で動作するようにしてあることを特徴とする。
【００１２】
本発明にあっては、ＭＯＳＦＥＴが飽和領域で動作するため、ドレイン電極で発生するジュール熱が、ドレイン電極に印加される外部電源の出力電圧に略比例するようになる。
【００１３】
本発明に係る昇温装置は、前記放熱片は、樹脂モールドされていることを特徴とする。
【００１４】
本発明にあっては、少なくとも放熱片が樹脂モールドされているため、例えば、被試験半導体装置の金属部分に前記放熱片を接合させた場合であっても、電気的な干渉の発生が防止される。
【００１５】
本発明に係る昇温装置は、前記放熱片を電気的に絶縁する絶縁片を備えることを特徴とする。
【００１６】
本発明にあっては、絶縁片が放熱片を電気的に絶縁するため、例えば、被試験半導体装置の金属部分及び前記放熱片間に前記絶縁片を挟着することとした場合は、電気的な干渉の発生が防止される。
【００１７】
本発明に係る昇温試験方法は、前述した昇温装置と、出力電圧可変の直流電源とを用いて、放熱片を有する半導体装置の昇温試験を行う方法であって、前記昇温装置を構成するＭＯＳＦＥＴのドレイン電極に前記直流電源の出力電圧を印加し、前記ＭＯＳＦＥＴ及び半導体装置の放熱片同士を接合し、前記出力電圧及び／又は前記ＭＯＳＦＥＴのゲート電極に印加するバイアス電圧を変化させることを特徴する。
【００１８】
本発明にあっては、昇温装置のＭＯＳＦＥＴのドレイン電極に直流電源の出力電圧を印加すると共に、ＭＯＳＦＥＴの放熱片と、被試験半導体装置の放熱片とを接合しておき、直流電源の出力電圧、又はＭＯＳＦＥＴのゲート電極に印加するバイアス電圧の少なくとも一方を変化させて昇温の程度を調整する。
これにより、昇温装置が発生させた熱が、被試験半導体装置に効率よく伝達される。また、外部電源の出力電圧及び／又はバイアス電圧を大／小に変化させた場合は、ＭＯＳＦＥＴのドレイン電極にて発生するジュール熱の熱量が大／小に変化し、放熱片同士を介して被試験半導体装置が昇温される程度が大／小に変化する。
【００１９】
本発明に係る昇温試験方法は、前記ＭＯＳＦＥＴ及び半導体装置を熱収縮性チューブにて囲繞することを特徴とする。
【００２０】
本発明にあっては、昇温装置のＭＯＳＦＥＴと被試験半導体装置とを熱収縮性チューブにて囲繞し、予め熱収縮性チューブを加熱して収縮させる。
これにより、ＭＯＳＦＥＴ及び被試験半導体装置が密に接合されると共に、ＭＯＳＦＥＴにて発生したジュール熱のうち、外部の空気に放散する熱の割合を低減して、昇温効果を向上させる。
【発明の効果】
【００２１】
本発明によれば、いわゆるワイドバンドギャップ半導体からなる標準的なＭＯＳＦＥＴのドレイン電極及び放熱片が、ドレイン電極に印加された電圧から生成されてゲートに印加されるバイアス電圧の高低に応じて昇温する。
これにより、単一の外部電源を用いた動作が可能であり、比較的小さな電力に基づいてドレイン電流が可変に制御される。このため、バイアス電圧が例えば人の操作によって簡便に変更され、バイアス電圧の高低に応じた大きさのドレイン電流が外部電源から流入することにより、外部電源の電圧及びドレイン電流の積の大きさに応じたジュール熱が発生してドレイン電極及び放熱片の昇温の程度が変化する。また、ドレイン電極及び放熱片の温度がシリコンからなる半導体の耐熱温度を超える場合であっても、ＭＯＳＦＥＴを構成するワイドバンドギャップ半導体の限界温度近くまで安定に動作する。
従って、小型且つ安価で温度制御が容易であり、加えて、シリコンからなる半導体デバイスの温度限界を越える高温での昇温試験に適用することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態に係る昇温装置の回路図である。
【図２】Ａは、ＭＯＳＦＥＴの伝達特性を模式的に示す特性図であり、Ｂは、ＭＯＳＦＥＴの出力特性を模式的に示す特性図である。
【図３】ＭＯＳＦＥＴの出力特性を例示する特性図である。
【図４】ＭＯＳＦＥＴの閾値電圧の温度依存性を模式的に示す説明図である。
【図５】Ａは、ＭＯＳＦＥＴの外観を略示する正面図であり、Ｂは、同じくその右側面図である。
【図６】Ａは、被試験半導体装置の外観を略示する正面図であり、Ｂは、同じくその右側面図である。
【図７】ＭＯＳＦＥＴ及び被試験半導体装置を接合する方法を説明する説明図である。
【発明を実施するための形態】
【００２３】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
図１は、本発明の実施の形態に係る昇温装置の回路図である。図中１は昇温装置であり、昇温装置１は、外部の直流電源２から可変の電圧がドレイン電極（Ｄ）１１及びソース電極（Ｓ）１２間に印加されるＭＯＳＦＥＴ１０を備える。ＭＯＳＦＥＴ１０は、Ｎチャネルのエンハンスメント型であり、半導体材料が炭化珪素（ＳｉＣ）からなる。昇温装置１は、また、ドレイン電極１１及びソース電極１２間に印加される電圧（以下、電源電圧Ｖｄｄという）から生成したバイアス電圧を、ＭＯＳＦＥＴ１０のゲート電極（Ｇ）１３に印可するバイアス回路１００を備える。
尚、ＭＯＳＦＥＴ１０の半導体材料は、炭化珪素に限定されず、いわゆるワイドバンドギャップ半導体であれば、標準的な安価な半導体でよいが、昇温可能な温度の上限を高める必要性から、炭化珪素とすることが好ましい。
【００２４】
バイアス回路１００は、電源電圧Ｖｄｄを夫々分圧する抵抗器Ｒ１，Ｒ２及び抵抗器Ｒ３，Ｒ４と、抵抗器Ｒ１，Ｒ２の接続点、及び抵抗器Ｒ３，Ｒ４の接続点の夫々にゲート電極２３及びドレイン電極２１が接続されたソース接地のＭＯＳＦＥＴ２０とを有する。ＭＯＳＦＥＴ２０は、Ｎチャネルのエンハンスメント型であり、半導体材料がシリコンからなる。抵抗器Ｒ４は可変抵抗器であり、摺動子（スライダ）に接続された端子が、ＭＯＳＦＥＴ１０のゲート電極１３に接続されている。抵抗器Ｒ４の摺動子の位置を作業者が調整することにより、ＭＯＳＦＥＴ１０のゲート電極１３に与えられるバイアス電圧を変化させることができる。
【００２５】
上述した回路構成において、ＭＯＳＦＥＴ２０のゲート電極２３に印加されるゲート電圧Ｖｇｓは、以下の式（１）で表される。
【００２６】
Ｖｇｓ＝Ｖｄｄ×Ｒ２／（Ｒ１＋Ｒ２）・・・・・・・・（１）
【００２７】
また、ＭＯＳＦＥＴ２０がオフしているときに、ドレイン電極２１に印加されるドレイン電圧Ｖｄｓ（ＯＦＦ）、及びドレイン電極２１から見たドレイン抵抗Ｒｄの夫々は、鳳テブナンの定理より、以下の式（２）及び（３）で表される。
【００２８】
Ｖｄｓ（ＯＦＦ）＝Ｖｄｄ×Ｒ４／（Ｒ３＋Ｒ４）・・・（２）
Ｒｄ＝Ｒ３×Ｒ４／（Ｒ３＋Ｒ４）・・・・・・・・・・（３）
【００２９】
一方、ＭＯＳＦＥＴ２０のゲート電極２３に、式（１）で表されるゲート電圧Ｖｇｓが印加されることにより、ＭＯＳＦＥＴ２０にドレイン電流Ｉｄが流れた場合のドレイン電圧Ｖｄｓは、以下の式（４）で表される。
【００３０】
Ｖｄｓ＝Ｖｄｓ（ＯＦＦ）−Ｒｄ×Ｉｄ・・・・・・・・（４）
【００３１】
ここで、電源電圧ＶｄｄをΔＶｄｄだけ変化させても式（４）で表されるドレイン電圧Ｖｄｓが変化しないようにするためには、式（４）の両辺の変化分は、以下の式（５）で表される必要があり、式（５）は以下の式（６）のように変形される。
【００３２】
０＝ΔＶｄｓ（ＯＦＦ）−Ｒｄ×ΔＩｄ・・・・・・・・（５）
ΔＶｄｓ（ＯＦＦ）＝Ｒｄ×ΔＩｄ・・・・・・・・・・（６）
【００３３】
次に、式（６）に、式（２）の変化分及び式（３）を代入することによって、以下の式（７）が得られ、式（７）の両辺からＲ４／（Ｒ３＋Ｒ４）を消去することによって、以下の式（８）が得られる。
【００３４】
ΔＶｄｄ×Ｒ４／（Ｒ３＋Ｒ４）＝Ｒ３×Ｒ４／（Ｒ３＋Ｒ４）×ΔＩｄ・・（７）
ΔＶｄｄ＝Ｒ３×ΔＩｄ・・・・・・・・・・・・・・・（８）
【００３５】
また、ＭＯＳＦＥＴ２０の相互コンダクタンスｇｍが、以下の式（９）で表されることから、式（９）を式（８）に代入して、以下の式（１０）が得られ、更に、式（１０）に式（１）の変化分を代入して両辺からΔＶｄｄを消去することにより、以下の式（１１）が得られる。
【００３６】
ｇｍ＝ΔＩｄ／ΔＶｇｓ・・・・・・・・・・・・・・・（９）
ΔＶｄｄ＝Ｒ３×ｇｍ×ΔＶｇｓ・・・・・・・・・・・（１０）
１＝Ｒ３×ｇｍ×Ｒ２／（Ｒ１＋Ｒ２）・・・・・・・・（１１）
【００３７】
つまり、式（１１）を満たすように抵抗器Ｒ１からＲ３の値を選択することにより、電源電圧Ｖｄｄの変化に拘わらず、ドレイン電圧Ｖｄｓが変化しないようにできることが示される。抵抗器Ｒ１からＲ３の値をこのように選択した場合、ＭＯＳＦＥＴ２０がオンした後は、ＭＯＳＦＥＴ１０のゲート電極１３に印加されるバイアス電圧が、抵抗器Ｒ４の摺動子の位置のみによって決まるようになる。
【００３８】
以下では、電源電圧Ｖｄｄの変化に拘わらず、ドレイン電圧Ｖｄｓが一定となる様子を、図を用いて説明する。
図２Ａ及び図２Ｂの夫々は、ＭＯＳＦＥＴ２０の伝達特性及び出力特性を模式的に示す特性図である。図２Ａにおいて、横軸はゲート電圧Ｖｇｓを表し、縦軸はドレイン電流Ｉｄを表す。また、図２Ｂにおいて、横軸はドレイン電圧Ｖｄｓを表し、縦軸はドレイン電流Ｉｄを表す。
【００３９】
図２Ａでは、ゲート電圧ＶｇｓがＶ０となったときにＭＯＳＦＥＴ２０がオンすることが実線で示されており、実線の傾きが相互コンダクタンスに相当する。図２Ｂでは、実線が、ゲート電圧Ｖｇｓを一定（Ｖ１乃至Ｖ５）にしたときの、ドレイン電圧Ｖｄｓに対するドレイン電流Ｉｄの変化特性を示し、一点鎖線が、ＭＯＳＦＥＴ２０をオフさせたときのドレイン電圧Ｖｄｓ（ＯＦＦ）と、ドレイン抵抗Ｒｄとによって決まる負荷直線（ロードライン）を示す。式（４）より、各負荷直線の横軸の切片が、ドレイン電圧Ｖｄｓ（ＯＦＦ）に対応し、縦軸の切片が、ドレイン電圧Ｖｄｓ（ＯＦＦ）をドレイン抵抗Ｒｄで除した値に対応する。
【００４０】
図２Ｂにおいて、実線で示す出力特性と一点鎖線で示す負荷直線との交点が動作点であり、１つの負荷直線に対してゲート電圧Ｖｇｓが増加すれば（即ち、出力特性を示す実線が縦軸方向に移動すれば）、動作点は、負荷直線上を図の左上方向に移動する。また、ゲート電圧Ｖｇｓを一定にして出力特性を示す実線を固定した場合、負荷直線が横軸方向に移動すれば、動作点は、そのときの出力特性を示す実線上を図の右方向に移動する。
【００４１】
一方、本実施の形態にあっては、ゲート電圧Ｖｇｓと、負荷直線の横軸の切片であるドレイン電圧Ｖｄｓ（ＯＦＦ）とが、夫々式（１）及び式（２）で表されるように、電源電圧Ｖｄｄに比例して増加する。従って、電源電圧Ｖｄｄを増加させた場合、負荷直線が横軸方向に移動することによって、動作点が図の右方向に移動すると共に、出力特性を示す実線が縦軸方向に移動することによって、動作点が負荷直線上を図の左上方向に移動する。このように動作点が右方向及び左上方向に移動する割合を適当に調整することにより、電源電圧Ｖｄｄを増加させた場合に、動作点が縦軸方向（即ち上方向）に移動するようになる。そのように調整された場合には、上述した式（１１）が満たされているものと考えられ、動作点は、図２Ｂの黒点の間を結ぶ破線上を移動することとなる。これにより、ＭＯＳＦＥＴ２０のドレイン電圧Ｖｄｓは、Ｖｄｓ（ＯＮ）に固定される。
【００４２】
尚、図２Ａでは、ＭＯＳＦＥＴ２０の伝達特性が直線となる理想的な場合を示してあるが、実際には、ゲート電圧Ｖｇｓの増大と共に、伝達特性の傾きが増加する（即ち、右下に凸の曲線となる）傾向にあるため、図２Ｂでは、動作点を示す黒点の間を結ぶ破線が、右に凸の曲線となる。逆にこのような特性を利用することにより、電源電圧Ｖｄｄが高い領域において、例えば電源電圧Ｖｄｄの増大と共にドレイン電圧Ｖｄｓが低下するように調整することが可能である。これにより、ＭＯＳＦＥＴ１０のゲート電極１３に与えられるバイアス電圧を、電源電圧Ｖｄｄが高い領域において抑制傾向にすることができる。
【００４３】
以下では、ＭＯＳＦＥＴ１０の特性について説明する。
図３は、ＭＯＳＦＥＴ１０の出力特性を例示する特性図であり、図４は、ＭＯＳＦＥＴ１０の閾値電圧の温度依存性を模式的に示す説明図である。図３において、横軸はドレイン電圧Ｖｄｓを表し、縦軸はドレイン電流Ｉｄを表す。また、図４において、横軸はチャネル温度を表し、縦軸は閾値電圧Ｖｔｈを表す。図１に示すように、ドレイン電圧Ｖｄｓは、電源電圧Ｖｄｄと一致している。
【００４４】
図３では、実線が、ゲート電圧Ｖｇｓを一定（１Ｖ乃至８Ｖ）にしたときの、ドレイン電圧Ｖｄｓに対するドレイン電流Ｉｄの変化特性を示し、破線が、チャネル損失Ｐｃｈ＝５０Ｗとなる境界を示す。但し、実際には、チャネル温度の上昇に応じたディレーティングを行う必要がある。ＭＯＳＦＥＴ１０のゲート電極１３に印加されるバイアス電圧に応じて、図３の出力特性を示す曲線が決まり、その曲線上において、そのときの電源電圧Ｖｄｄと同じドレイン電圧Ｖｄｓに応じてＭＯＳＦＥＴ１０のドレイン電流Ｉｄが決まる。これにより、ＭＯＳＦＥＴ１０のチャネル損失が決まり、その損失に応じたジュール熱によってＭＯＳＦＥＴ１０が昇温する。
【００４５】
ＭＯＳＦＥＴ１０による昇温を、バイアス電圧の高低によって調整する場合は、チャネル損失の限界を超えないようにするために、電源電圧Ｖｄｄを比較的低くしておくことが好ましい。これとは対照的に、ＭＯＳＦＥＴ１０による昇温を、電源電圧Ｖｄｄの高低によって調整する場合は、バイアス電圧を比較的低くしておくことが好ましい。この場合は、チャネル損失が電源電圧Ｖｄｄに略比例する。何れにしても、ＭＯＳＦＥＴ１０は、いわゆる線形領域ではなく、飽和領域で動作させることになる。
【００４６】
図４では、実線がＭＯＳＦＥＴ１０の閾値電圧の特性を示し、破線が、シリコン（Ｓｉ）を半導体材料とするＭＯＳＦＥＴの閾値電圧の特性を示す。図４において、横軸はチャネル温度を表し、縦軸は各ＭＯＳＦＥＴがオンするときの閾値電圧Ｖｔｈを表す。２５℃を基準のチャネル温度とした場合、半導体材料が炭化珪素からなるＭＯＳＦＥＴ１０の例では、閾値電圧Ｖｔｈが約−２ｍＶ／℃の割合で低下するのに対し、半導体材料がシリコンからなるＭＯＳＦＥＴの例では、閾値電圧Ｖｔｈが約−７ｍＶ／℃の割合で低下する。このことは、例えばチャネル温度の１００℃の上昇に対して、バイアス電圧が夫々約０．２Ｖ及び０．７Ｖ上昇することと等価である。本実施の形態では、後述するように、ＭＯＳＦＥＴ１０のチャネル温度を３００℃前後まで昇温させるため、特に図３のバイアス電圧が低い領域でＭＯＳＦＥＴ１０を動作させている場合は、閾値電圧Ｖｔｈの変動が小さくなる半導体材料でＭＯＳＦＥＴ１０を構成することが好ましい。
【００４７】
以下では、上述した昇温装置１を用いて被試験半導体装置３を昇温させる方法について説明する。
図５Ａは、ＭＯＳＦＥＴ１０の外観を略示する正面図であり、図５Ｂは、同じくその右側面図である。ＭＯＳＦＥＴ１０は、縦長の直方体状の絶縁樹脂からなる封止体１５を有しており、封止体１５の下部からはゲート電極（Ｇ）１３、ドレイン電極（Ｄ）１１及びソース電極（Ｓ）１２の夫々に接続されたリード線（図では、夫々Ｇ，Ｄ，Ｓと表記する。以下同様）が下方に突出している。封止体１５の上部からは、その中央部に取付孔が穿設された矩形平板状の放熱片１４が、封止体１５の背面に沿って上方に延出している。放熱片１４は、ドレイン電極１１と熱的に密に結合しており、更に、封止体１５と共に絶縁樹脂によって封止されていない場合は、ドレイン電極１１と電気的に接続されている。
【００４８】
図６Ａは、被試験半導体装置３の外観を略示する正面図であり、図６Ｂは、同じくその右側面図である。被試験半導体装置３は、封止体３５を有するＭＯＳＦＥＴからなり、該ＭＯＳＦＥＴのドレイン電極と熱的に密に結合している放熱片３４を有している。封止体３５及び放熱片３４夫々の構成は、封止体１５及び放熱片１４の構成と同様であり、その他の構成もＭＯＳＦＥＴ１０と同様であるので、その説明を省略する。
【００４９】
図７は、ＭＯＳＦＥＴ１０及び被試験半導体装置３を接合する方法を説明する説明図である。
図７Ａでは、ＭＯＳＦＥＴ１０の放熱片１４及び封止体１５が、前記絶縁樹脂によって一体に封止されている場合の接合方法を示す。ＭＯＳＦＥＴ１０及び被試験半導体装置３は、互いの背面を突き合わせてあり、放熱片１４，３４の取付孔に挿通されたビス４１が、ナット４２に螺嵌されている。これにより、放熱片１４，３４が、ビス４１及びナット４２で締結されて、熱的に密に結合される。従って、ＭＯＳＦＥＴ１０が昇温した場合に、被試験半導体装置３が効率よく加熱される。
【００５０】
図７Ｂでは、ＭＯＳＦＥＴ１０の放熱片１４が絶縁材料によって封止されていない場合の接合方法を示す。ＭＯＳＦＥＴ１０及び被試験半導体装置３が背面合わせに突き合わされているのは図７Ａの場合と同様であるが、放熱片１４がドレイン電極１１と電気的に接続されているため、被試験半導体装置３への電気的な干渉を避けるために、放熱片１４，３４間に絶縁片５２を介装させてある。絶縁片５２としては、例えば熱伝導性に優れたマイカ板が採用される。ビス４１は、放熱片１４，３４の取付孔に嵌入された絶縁ワッシャ５１を介してナット４２に螺嵌される。これにより、放熱片１４，３４間の電気的な絶縁が確保される。
【００５１】
図７Ｃでは、図７Ａに示した接合方法に加えて、熱収縮性チューブを用いる方法を示す。図中６は熱収縮性チューブであり、熱収縮性チューブ６が、ＭＯＳＦＥＴ１０の封止体１５、及び被試験半導体装置の封止体３５を囲繞している。熱収縮性チューブ６は、適宜加熱されているため、封止体１５，３５の上方及び下方に延出した部分が内側に傾斜して、放熱片１４，３４の一部と、リード線の一部とを囲繞している。
尚、熱収縮性チューブ６が、放熱片１４，３４の全体を囲繞してもよいし、例えば他の断熱材料でＭＯＳＦＥＴ１０及び被試験半導体装置３の全体を囲繞するようにしてもよい。また、ビス４１及びナット４２を用いずに熱収縮性チューブ６の収縮力のみによって、ＭＯＳＦＥＴ１０及び被試験半導体装置３を接合させてもよい。
【００５２】
被試験半導体装置３を昇温させる場合は、上述した３つの接合方法の何れかを用い、昇温装置１のＭＯＳＦＥＴ１０によって昇温させる。ＭＯＳＦＥＴ１０の各リード線（Ｇ，Ｄ，Ｓ）は、図１の回路図に示すように接続されて、直流電源２からは電源電圧Ｖｄｄを印加され、バイアス回路１００からはバイアス電圧を印加される。被試験半導体装置３の各リード線（Ｇ，Ｄ，Ｓ）は、図示しない試験回路に接続されて、例えば数百ｋＨｚの高周波で連続的にスイッチングするように駆動される。
ＭＯＳＦＥＴ１０は、半導体材料が炭化珪素からなるため、チャネル温度が４００℃を越えても動作が可能である。本実施の形態においても、ＭＯＳＦＥＴ１０は、３００℃以上の高温まで昇温して、被試験半導体装置３を昇温させる。被試験半導体装置３の温度は、図示しない温度センサで検出されて表示されるようになっており、作業者はその表示を参照しながら、抵抗器４の摺動子、又は直流電源２の電源電圧Ｖｄｄを調整するつまみを回動させることによって、被試験半導体装置３が温度を所定の温度となるように調整することができる。
【００５３】
以上のように本実施の形態によれば、炭化珪素（ＳｉＣ）からなるＭＯＳＦＥＴのドレイン電極に外部の直流電源から電源電圧が印加された場合、印加された電源電圧から生成された可変のバイアス電圧がゲート電極に印加される。
これにより、単一の外部電源を用いた動作が可能であり、比較的小さな電力に基づいてドレイン電流が可変に制御される。このため、バイアス電圧が人の操作によって簡便に変更され、バイアス電圧の高低に応じた大きさのドレイン電流が外部電源から流入することにより、外部電源の電源電圧及びドレイン電流の積の大きさに応じたジュール熱が発生してドレイン電極及び放熱片が昇温する。また、ドレイン電極及び放熱片の温度がシリコンからなる半導体の耐熱温度を超える場合であっても、ＭＯＳＦＥＴを構成する炭化珪素の限界温度近くまで安定に動作する。従って、小型且つ安価で温度制御が容易であり、加えて、シリコンからなる半導体デバイスの温度限界を越える高温での昇温試験に適用することが可能となる。
【００５４】
また、バイアス電圧を生成する元となる直流電源の電源電圧が変化した場合、電源電圧の高低に応じて変化するドレイン電圧（式（４）の「Ｖｄｓ（ＯＦＦ）」）に、そのドレイン電圧の変化を相殺するように変化する電圧（式（４）の「−Ｒｄ×Ｉｄ」）を加算して得た電圧（式（４）の「Ｖｄｓ」）から、抵抗器の摺動子を介してバイアス電圧を生成する。つまり、直流電源の電源電圧を分圧した電圧の変化分（式（５）の「ΔＶｄｓ（ＯＦＦ）」）に対して、電源電圧を上記とは別に分圧した電圧（式（１）の「Ｖｇｓ」）の変化分を所定の負の増幅率で増幅して加算（式（５）の「−Ｒｄ×ΔＩｄ」に式（９）の「ΔＩｄ」を適用）することにより、電源電圧の変化分を相殺させる。
従って、大きさが一定のドレイン電圧（式（４）及び図２ＢのＶｄｓ（ＯＮ））からバイアス電圧が生成されるため、外部電源の電源電圧の変化に関わらず、一定のバイアス電圧をゲート電極に印加することが可能となる。
【００５５】
更にまた、ＭＯＳＦＥＴが飽和領域で動作するため、ドレイン電極で発生するジュール熱が、ドレイン電極に印加される外部電源の電源電圧に略比例するようになる。
【００５６】
更にまた、放熱片が絶縁樹脂で封止されている場合は、被試験半導体装置の金属部分に前記放熱片を接合させた場合であっても、電気的な干渉を防止することが可能となる。
【００５７】
更にまた、絶縁片が放熱片を電気的に絶縁する場合は、被試験半導体装置の金属部分及び前記放熱片間に前記絶縁片を挟着することによって、電気的な干渉を防止することが可能となる。
【００５８】
更にまた、昇温装置のＭＯＳＦＥＴのドレイン電極に直流電源の電源電圧を印加すると共に、ＭＯＳＦＥＴの放熱片と、被試験半導体装置の放熱片とを接合しておき、直流電源の電源電圧、又はＭＯＳＦＥＴのゲート電極に印加するバイアス電圧の少なくとも一方を変化させて昇温の程度を調整する。
従って、昇温装置が発生させた熱を、被試験半導体装置に効率よく伝達することが可能となる。また、外部電源の電源電圧及び／又はバイアス電圧を大／小に変化させることにより、ＭＯＳＦＥＴのドレイン電極にて発生するジュール熱の熱量を大／小に変化させ、放熱片同士を介して被試験半導体装置が昇温される程度を大／小に変化させることが可能となる。
【００５９】
更にまた、昇温装置のＭＯＳＦＥＴと被試験半導体装置とを熱収縮性チューブにて囲繞し、予め熱収縮性チューブを加熱して収縮させる。
従って、ＭＯＳＦＥＴ及び被試験半導体装置が密に接合されると共に、ＭＯＳＦＥＴにて発生したジュール熱のうち、外部の空気に放散する熱の割合を低減して、昇温効果を向上させることが可能となる。
【００６０】
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【００６１】
１  昇温装置
１０  ＭＯＳＦＥＴ
１１  ドレイン電極
１３  ゲート電極
１４  放熱片
１００  バイアス回路
２０  ＭＯＳＦＥＴ
２１  ドレイン電極
２３  ゲート電極
Ｒ１、Ｒ２、Ｒ３、Ｒ４  抵抗器
２  直流電源
３  被試験半導体装置
３４  放熱片
４１  ビス
４２  ナット
５１  絶縁ワッシャ
５２  絶縁片
６  熱収縮性チューブ
【図１】
0005434844.tif 000002
【図２】
0005434844.tif 000003
【図３】
0005434844.tif 000004
【図４】
0005434844.tif 000005
【図５】
0005434844.tif 000006
【図６】
0005434844.tif 000007
【図７】
0005434844.tif 000008