(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素毎に電流駆動型の発光素子を備え、この発光素子の電流をトランジスタで制御して表示を行うアクティブマトリクス型の表示装置であって、
水平方向に配置され、対応する水平ラインの画素に電流を供給する電源ラインと、
この水平電源ラインを１本または複数本から構成されるグループに分け、この電源ラインのグループを、画素領域の外側に配置された、第１の電源ラインと第２の電源ラインに切り換えて接続するスイッチと、
を有し、
測定する画素の属するグループの水平電源ラインにのみ第１または第２の電源ラインから電源を与えることにより各画素電流を測定すると共に、測定を行わない画素の属するグループに接続された電源に流れ込む電流を測定し、両者の差に基づいて画素電流を算出することを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
測定を行う画素の属するグループに接続された電源に流れ込む電流から、１つまたは複数の、測定を行わない画素の属するグループに接続された電源に流れ込む電流に係数をかけて差し引いた値を画素電流とすることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
マトリクス状に配置した画素毎に画素データを書き込み、表示を行う表示装置の画素電流測定法に関する。
【背景技術】
【０００２】
図１に基本的なアクティブ型の有機ＥＬ表示装置における１画素（カラーパネルの場合はサブピクセル）分の回路の構成を、図２に表示パネルの構成の一例と入力信号を示す。
【０００３】
水平方向に伸びるゲートライン（Ｇａｔｅ）をハイレベルにして、選択ＴＦＴ２をオンし、その状態で垂直方向に伸びるデータライン（Ｄａｔａ）に表示輝度に応じた電圧を有するデータ信号を載せることで、データ信号が保持容量Ｃに蓄積される。これによって、駆動ＴＦＴ１がデータ信号に応じた駆動電流を有機ＥＬ素子に供給して、有機ＥＬ素子が発光する。
【０００４】
ここで、有機ＥＬ素子の発光量と電流はほぼ比例関係にある。通常、駆動ＴＦＴ１のゲート−ＰＶｄｄ間には画像の黒レベル付近でドレイン電流が流れ始めるような電圧（Ｖｔｈ）を与える。また、画像信号の振幅としては、白レベル付近で所定の輝度となるような振幅を与える。
【０００５】
図２に示されるように、パネルには、画素６がマトリクス状に配置されており、ゲートドライバ４から、画素６の行毎に配置されたゲートラインＧａｔｅが伸びており、データ信号を書き込む行のゲートラインＧａｔｅが順次ハイレベルとなり、各選択ＴＦＴ２がオンとなる。一方、ソースドライバ５からは画素の列毎に配置されたデータラインＤａｔａが伸びており、ここに該当する画素６のデータ信号を順次載せる。このために、ゲートドライバ、ソースドライバに、画像データ信号、水平垂直同期信号、画素クロック、その他駆動信号などが必要に応じて供給される。
【０００６】
図３は、駆動ＴＦＴ１のデータ（Ｄａｔａ）電圧（データラインＤａｔａのデータ信号の電圧）に対する、有機ＥＬ素子３に流れるＣＶ電流（輝度に対応する）の関係を示している。黒レベル電圧として、Ｖｂを与え、白レベル電圧として、Ｖｗを与えるように、データ信号を決定することで、有機ＥＬ素子における適切な階調制御を行うことができる。
【０００７】
画素をあるデータ電圧で駆動したときの電流は、駆動ＴＦＴ１のＶｔｈ及びＶ−Ｉカーブの傾き（μ）などの特性に依存しているので、パネル内の駆動ＴＦＴ１のＶｔｈやμなどの特性がばらつくと、輝度ムラとなる。この輝度ムラを補正するには、同じ値の入力信号に対して、同じ輝度が出るようなデータ電圧を画素ごとに入力する必要がある。そのため、パネルの１画素または所定の複数画素をいくつかの信号レベルで点灯し、各々の信号レベルでのパネル電流をもとに、ＴＦＴのＶ−Ｉカーブを求めることが行われている。（特許文献１，２参照）。
【０００８】
ここで、１画素の電流は、有機ＥＬ素子の効率や画素密度によるが、通常は使用時の最大輝度で光らせたときでも数μＡ以下であり、特に黒に近い部分の電流値のばらつきをもとめる場合には１μＡ以下の電流を測定する必要がある。そのため、パネル外部から飛び込むノイズや、パネル内部の駆動系回路からのノイズが測定精度を落とす要因になる。そこで、特許文献３では、ＰＶＤＤ電流とＣＶ電流を同時に測定して加算することにより、コモンモードノイズを除去している。
【０００９】
ところで、図１及び図２の回路には配線に伴う抵抗成分が描かれていないが、駆動ＴＦＴ１のソースに電源ＰＶｄｄを供給するラインは複数の画素６で共通なので、抵抗成分があると他の画素６の電流の大小により有機ＥＬ素子３を駆動する駆動ＴＦＴ１のソースの電圧が変化してしまう。選択ＴＦＴ２がオンとなり、保持容量Ｃにデータ電圧を書き込んでいる最中に駆動ＴＦＴ１のソース電圧の低下が起こると、駆動ＴＦＴ１のＶｇｓの絶対値が小さくなる。したがって、駆動ＴＦＴ１の電流が減少して有機ＥＬ素子３の電流も減少し、発光輝度が下がる。
【００１０】
この問題を解決するため、特許文献４では、図４に示すように画素点灯用と画素データ書き込み用の２種類の垂直のＰＶＤＤ電源ラインＰＶＤＤａ，ＰＶＤＤｂを設け、スイッチ８によって各水平ラインの画素６にＰＶＤＤ電圧を供給する水平ＰＶＤＤラインの電圧源を切り替えている。なお、水平ライン毎に設けられたスイッチ８は、ＰＶＤＤライン選択回路７から供給される、制御信号Ｃｔｌによって切替が制御される。
【００１１】
図４は、４水平ライン（ｍ〜ｍ＋３）中の３列（ｎ＋２〜ｎ）の画素６について示した図であり、電源ライン（垂直ＰＶＤＤラインＰＶＤＤａ，ＰＶＤＤｂ，水平ＰＶＤＤライン）だけ抜き出して全体を描くと図５のようになっている。なお、垂直ＰＶＤＤラインＰＶＤＤａ，ＰＶＤＤｂの電圧は、それぞれＰＶＤＤａ，ＰＶＤＤｂである。
【００１２】
ここで、ＰＶＤＤライン選択回路７及びＰＶＤＤのスイッチ８はＴＦＴによって構成しても良いし、これらの機能を持ったＩＣチップを使用しても良い。通常の使用状態では、点灯時には垂直ＰＶＤＤラインＰＶＤＤａから電源が供給されるよう、スイッチ８がａ側に倒れている。データ電圧を書き込む際には点灯時の垂直ＰＶＤＤラインＰＶＤＤａに比べて十分低い電圧の垂直ＰＶＤＤラインＰＶＤＤｂから電源が供給されるようにスイッチ８がｂ側に倒れる。すなわち、データ電圧の書き込み時は画素電流を減少させ、ＰＶＤＤラインにおける電圧降下をおさえている。図４は、水平ラインｍ＋１に画素データを書き込んでいる状態の図であり、図に描かれていない部分を含むその他の水平ＰＶＤＤラインのスイッチ８はすべてａ側に倒れている。
【００１３】
図６にゲートラインＧａｔｅと制御信号Ｃｔｌのタイミング関係を示す。垂直同期信号ＶＤが、１フレーム毎にＨレベルになる。そして、各フレームにおいて、ゲート信号Ｇａｔｅ、コントロール信号Ｃｔｌが水平ライン毎に順次オンすることで、垂直ＰＶＤＤラインＰＶＤＤｂからの電源電圧が供給された状態でデータ信号が対応画素に書き込まれる。
【００１４】
図７のように、複数の水平ＰＶＤＤラインごとにスイッチ８を設けてもよい。図７は水平ＰＶＤＤラインの４本ごとにスイッチ８を設けた場合の、４ライン中の３列の画素について示した図であり、電源ラインだけ抜き出して全体を描くと図８のようになっている。画素データの書き込み時には書き込む画素の属するグループのスイッチ８をｂ側に倒して、垂直ＰＶＤＤラインＰＶＤＤｂより電源を供給するとともに測定する画素の属するラインのゲート選択線Ｇａｔｅをハイレベルにする。
【００１５】
データ電圧は画面の上部から順に１ライン毎に書き込んでいくので、図７において、ＧａｔｅｍからＧａｔｅｍ＋３まで順にハイレベルとなり、その間スイッチ８はｂ側に倒れている。このグループの水平ラインの書き込みが終了するとスイッチ８はａ側に切り替わり、次のｍ＋４からｍ＋７のラインのグループの水平ＰＶＤＤラインが対応するスイッチ８によってＰＶＤＤｂに接続される。なお、図９は両側にスイッチ８を備えた場合の電源ラインの配線例である。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００４−２６４７９３
【特許文献２】特開２００５−２８４１７２
【特許文献３】特開２００８−０９８０５７
【特許文献４】特開２００９−２５８３０１
【発明の概要】
【発明が解決しようとする課題】
【００１７】
画素数の少ない小型のパネルの場合は、他の画素のリーク電流や、測定速度に影響するＰＶＤＤラインの容量成分が小さいので、前述の特許文献３に示されるように、全画素のＰＶｄｄが全て接続された状態で、１画素にのみ電流を流し、ＰＶＤＤ端子の電流を測定することは可能である。しかしながら、画素数が多く、形状も大型のパネルの場合は、測定画素以外の消灯している画素のリーク電流によるノイズの総和が多くなり、測定精度が落ちる。また、ＰＶＤＤラインの容量成分による時定数の影響で画素電流の測定を高速に行えないという問題がある。
【００１８】
一方、画素数の多い大型のパネルの場合は消費電流が多くなりＰＶＤＤラインも長くなるので、ＰＶＤＤラインにおける電圧降下は深刻となり、前述の特許文献４に示すようにＰＶＤＤを画素データ書き込み用と発光用に分けることが望ましい。
【００１９】
この場合、画素電流の測定時は測定しようとする画素の属するＰＶＤＤラインのグループにのみスイッチを接続状態にして電圧を与え、画素電流を測定することが好適である。これにより、その他のグループのＰＶＤＤラインの容量成分を排除できるとともに、その他のグループに属する画素のリーク電流も排除できる。
【００２０】
しかしながら、測定時に測定画素を含むグループ以外の画素のＰＶｄｄを切り離した場合には、ＰＶＤＤとＣＶへの飛び込みノイズの量や波形はかなり違ってしまう。したがって、ＰＶＤＤおよびＣＶに飛び込むコモンモードノイズ（パネル外部から飛び込むノイズや、パネル内部の駆動系回路からのノイズ）は大きく違わないことを前提にしていた特許文献３の方法ではコモンモードノイズを除去することは難しい。
【課題を解決するための手段】
【００２１】
本発明は、マトリクス状に配置された画素毎に電流駆動型の発光素子を備え、この発光素子の電流をトランジスタで制御して表示を行うアクティブマトリクス型の表示装置であって、水平方向に配置され、対応する水平ラインの画素に電流を供給する電源ラインと、この水平電源ラインを１本または複数本から構成されるグループに分け、この電源ラインのグループを、画素領域の外側に配置された、第１の電源ラインと第２の電源ラインに切り換えて接続するスイッチと、を有し、測定する画素の属するグループの水平電源ラインにのみ第１または第２の電源ラインから電源を与えることにより各画素電流を測定すると共に、測定を行わない画素の属するグループに接続された電源に流れ込む電流を測定し、両者の差に基づいて画素電流を算出することを特徴とする。
【００２２】
また、測定を行う画素の属するグループに接続された電源に流れ込む電流から、１つまたは複数の、測定を行わない画素の属するグループに接続された電源に流れ込む電流に係数をかけて差し引いた値を画素電流とすることが好適である。
【発明の効果】
【００２３】
本発明によれば、画素電流を測定する際に、各種制御パルスの飛び込みノイズや、外部ノイズによる影響を低減することができる。
【図面の簡単な説明】
【００２４】
【図１】画素回路の構成を示す図である。
【図２】表示パネルの構成を示す図である。
【図３】データ電圧とＣＶ電流の関係を示す特性図である。
【図４】表示パネルの構成を示す図である。
【図５】電源ラインのみを記載した図である。
【図６】ゲートラインおよびコントロール信号のタイミングを示す図である。
【図７】表示パネルの構成を示す図である。
【図８】電源ラインのみを記載した図である。
【図９】水平ＰＶＤＤラインをグループ化した場合の電源ラインの構成を示す図である。
【図１０】パネルへのノイズの混入状態を示す図である。
【図１１】水平ＰＶＤＤラインの２つのグループへのノイズの混入状態を示す図である。
【図１２】ノイズ除去のための構成を示す図である。
【図１３】パネルへのノイズの混入状態を示す図である。
【図１４】水平ＰＶＤＤラインを接続するスイッチの状態とゲートラインの信号のタイミングを示す図である。
【図１５】ノイズ除去のための構成を示す図である。
【図１６】ノイズ除去のための具体的構成例を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２６】
本実施形態では、装置の基本構成は、水平ＰＶＤＤラインの４本ごとにスイッチを設けた図７の構成を採用する。そして、画素毎の画素電流の測定の際には、垂直ＰＶＤＤａライン、垂直ＰＶＤＤｂライン、ＣＶについての電源との接続を、通常の表示の時とは異なる、図１１のように設定する。
【００２７】
画素電流測定時のスイッチ８の動作を図１１に基づいて説明する。垂直ＰＶＤＤラインＰＶＤＤａは、各画素の有機ＥＬ素子のカソードが接続される共通電源ＣＶと接続する。ここで、共通電源ＣＶは負電圧の電源Ｅ２を介しグランドに接続される。従って、共通電源ＣＶおよび垂直ＰＶＤＤラインＰＶＤＤａの電圧は、グランドに対しＥ２だけ低い電圧に設定される。一方、ＰＶＤＤｂラインは電源Ｅ１を介しグランドに接続され、グランドよりＥ１だけ高い電圧に設定される。
【００２８】
この例では、ＰＶＤＤｍのラインの画素の電流を測定する場合を示している。このため、ｍ行目の水平ＰＶＤＤラインであるＰＶＤＤｍのラインの属するグループには垂直ＰＶＤＤラインＰＶＤＤｂから電源が供給されるよう、スイッチ８をｂ側に倒すとともに、ラインｍのゲート選択線Ｇａｔｅをハイレベルにして、当該ラインの選択ＴＦＴ２をオンにする。ソースドライバ５の出力は、測定する画素６以外は黒に相当するデータを出力しておく。測定画素以外の画素６には黒データが書かれているので、垂直ＰＶＤＤラインＰＶＤＤｂから流れ込む電流は測定画素６の電流と、このグループの他の画素６のリーク電流の総和となるが、リーク電流の影響は画面の全画素のＰＶｄｄが接続されている場合に比べて非常に小さい。また、ラインｍの属するグループ以外の水平ＰＶＤＤラインのグループには電源を供給する必要がないので、スイッチをＰＶＤＤｂ以外のポジションにしておけばよい。図１１においては、スイッチ８をｃ側に倒している。
【００２９】
ここで、ＰＶＤＤｂの電流には、パネル外部から飛び込むノイズや、パネル内部の駆動系回路からのノイズが混入する。図１０は、外部から浮遊容量を介して飛び込むノイズの様子を表している。図においては、ノイズ源が交流電源として記載されており、このノイズ源からのノイズ（交流信号）が浮遊容量を介し、表示パネル９の電源ラインや、グランドラインに混入する。
【００３０】
図１１において、異なるＰＶＤＤラインのグループとノイズ源の間に存在する浮遊容量Ｃ１とＣ２はほぼ等しいと考えられる。そこで、水平ＰＶＤＤｍのラインの属するグループに隣接するＰＶＤＤｍ＋４の属するグループには、ほぼ同じようなノイズ（ｉ１、ｉ２）が飛び込んでおり、ｉ１≒ｉ２であると仮定してノイズをキャンセルする。
【００３１】
すなわち、スイッチ８により、ＰＶＤＤｍのラインの属するグループは垂直ＰＶＤＤラインＰＶＤＤｂに、ＰＶＤＤｍ＋４のラインの属するグループは垂直ＰＶＤＤラインＰＶＤＤａに接続され、その他はすべてｃ側に倒れてオープンとなる。垂直ＰＶＤＤラインＰＶＤＤａの外部端子であるＰＶＤＤａ端子はＣＶに接続されているので、ここに流れる電流はｉ２のみである。したがって、図１２に示すように、加算器１１を設け、この加算器によりＰＶＤＤｂ端子に流れる電流値からＰＶＤＤａ端子に流れる電流値を減算することにより、外部から飛び込むコモンモードノイズを低減することができる。
【００３２】
同様にして、パネル内部の駆動回路からのノイズも低減することが可能である。特に、図１３に示すようにゲート選択線からの飛び込みは顕著である。この場合、ラインｍの画素についての画素電流の測定を行うときは、ダミーのゲート選択信号をラインｍ＋４（Ｇａｔｅｍ＋４）に出力する。図１４にこの時のタイミングチャートを示す。
【００３３】
これによって、ラインｍの画素の選択ＴＦＴだけでなくラインｍ＋４の画素の選択ＴＦＴもオンする。そして、ラインｍ＋４の水平ＰＶＤＤラインは垂直ＰＶＤＤラインＰＶＤＤａに接続されているため、このラインｍ＋４の画素の選択ＴＦＴ２がオンしても画素電流は流れず、ゲート選択信号などの駆動パルスの飛び込みノイズのみがＰＶＤＤａに流れる。
【００３４】
水平ＰＶＤＤラインＰＶＤＤｍとＰＶＤＤｍ＋４に飛び込むゲート選択信号のノイズはほぼ等しい（ｉ３、ｉ４）。このため、図１５に示すように、ＰＶＤＤｂ端子に流れる電流値からＰＶＤＤａ端子に流れる電流値を減算することにより、内部の駆動パルスから飛び込むノイズも低減することができる。
【００３５】
図１６は、画素電流測定回路の構成例である。ＰＶＤＤｂ端子は、ＯＰアンプＡ１の負入力端に接続される。ＯＰアンプＡ１の正入力端には、ＰＶＤＤｂ電圧が供給されている。従って、ＯＰアンプＡ１の負入力端の電圧もＰＶＤＤｂ電圧となる。ＰＶＤＤａ端子は、ＯＰアンプＡ２の負入力端に接続される。ＯＰアンプＡ２の正入力端には、ＣＶ端子およびＣＶ電源が接続されている。従って、ＯＰアンプＡ２の負入力端の電圧もＣＶ電源電圧となる。
【００３６】
ＯＰアンプＡ１の出力端と負入力端は抵抗Ｒ１で接続されており、ＯＰアンプＡ１の出力には、
Ｖ１＝ＰＶＤＤｂ＋Ｒ１・ｉＰＶＤＤｂ
の電圧が生じる。また、ＯＰアンプＡ２の出力端と負入力端は抵抗Ｒ２で接続されており、ＯＰアンプＡ２の出力には、
Ｖ２＝ＣＶ＋Ｒ２・ｉＰＶＤＤａ
の電圧が生じる。
【００３７】
ＯＰアンプＡ１の出力端は、抵抗Ｒ３を介しＯＰアンプＡ３の負入力端に接続され、ＯＰアンプＡ２の出力端は、抵抗Ｒ４を介しＯＰアンプＡ４の正入力端に接続される。また、ＯＰアンプＡ３の正入力端には、抵抗Ｒ６を介し基準電圧Ｖｒが供給され、ＯＰアンプＡ３の出力端と負入力端は抵抗Ｒ５により接続されている。そして、ＯＰアンプＡ３の出力端は、Ａ／Ｄ変換器２０に入力される。Ｒ３＝Ｒ４、Ｒ５＝Ｒ６、Ｖｒ＝０Ｖの時は、ＯＰアンプＡ３の出力には、ＯＰアンプＡ２の出力Ｖ２とＯＰアンプＡ１の出力Ｖ１の差のＲ５／Ｒ３倍、
（Ｖ２−Ｖ１）Ｒ５／Ｒ３
＝（ＣＶ−ＰＶＤＤｂ＋Ｒ２・ｉＰＶＤＤａ−Ｒ１・ｉＰＶＤＤｂ）Ｒ５／Ｒ３
が得られる。
【００３８】
ＣＶ−ＰＶＤＤｂは既知の固定電圧なので、同じく固定電圧のＶｒを適切に設定することで、ｉＰＶＤＤａとｉＰＶＤＤｂにそれぞれに係数をかけて差をとった、
（Ｒ２・ｉＰＶＤＤａ−Ｒ１・ｉＰＶＤＤｂ）Ｒ５／Ｒ３
のみを得ることもでき、係数は各抵抗値の選択により決定できる。
【００３９】
Ａ／Ｄ変換器２０の出力は、ＣＰＵ２２に供給される。ＣＰＵ２２にはメモリ２４が接続され、画素電流の測定結果に基づいた画素毎の特性値または補正値がメモリ２４に記憶される。
【００４０】
また、ＣＰＵ２２は信号発生回路２６にも接続されており、測定時に与える画像データやその他の各種信号の制御も行う。
【００４１】
このような回路において、表示パネル９の１画素が選択され、該当画素に一定電圧を印加し、その時に流れるノイズ成分の除去されたｉＰＶＤＤｂ電流を測定する。
【００４２】
また、ＰＶＤＤａ端子からの経路にスイッチ２８ａを、ＰＶＤＤｂ端子からの経路にスイッチ２８ｂを設けることにより、通常の表示動作時に、ＰＶＤＤａ端子にＰＶＤＤａ電源を、ＰＶＤＤｂ端子にＰＶＤＤｂ電源を直接接続することができる。
【００４３】
このように、本実施形態によれば、垂直ＰＶＤＤラインが２種類設けられており、画素電流測定時には測定する画素の属するラインのグループのみに１種類の電源を接続し、その電源電流を測定する。これによって、測定時は他のほとんどの画素回路はスイッチにより接続されないので、ラインの寄生容量が小さく、また、リーク電流によるノイズの影響もほとんどない。そして、パネル外部から飛び込むノイズや、パネル内部の駆動系回路からのノイズによる影響を他のグループに接続される他の電源ラインにより検出し、差分をとることで、これらのノイズを取り除くことが可能になる。
【符号の説明】
【００４４】
１  駆動ＴＦＴ、２  選択ＴＦＴ、３  有機ＥＬ素子、４  ゲートドライバ、５  ソースドライバ、６  画素、７  ＰＶＤＤライン選択回路、８，２８ａ，２８ｂ  スイッチ、９  表示パネル、１１  加算器、２０  Ａ／Ｄ変換器、２４  メモリ、２６  信号発生回路。
【図１】
0005443188.tif 000002
【図２】
0005443188.tif 000003
【図３】
0005443188.tif 000004
【図４】
0005443188.tif 000005
【図５】
0005443188.tif 000006
【図６】
0005443188.tif 000007
【図７】
0005443188.tif 000008
【図８】
0005443188.tif 000009
【図９】
0005443188.tif 000010
【図１０】
0005443188.tif 000011
【図１１】
0005443188.tif 000012
【図１２】
0005443188.tif 000013
【図１３】
0005443188.tif 000014
【図１４】
0005443188.tif 000015
【図１５】
0005443188.tif 000016
【図１６】
0005443188.tif 000017