(57)【特許請求の範囲】
【請求項１】
接合面を有する配線基板と、機能素子が形成された機能面を有し、当該機能面を上記配線基板の上記接合面に対向させてフリップチップ接続された半導体チップとを含む半導体装置であって、
上記半導体チップの上記機能面に形成された表面保護膜と、
上記半導体チップ上に形成され、上記表面保護膜から露出した電極パッドと、
上記電極パッド上に、上記表面保護膜から突出して形成された突起電極と、
上記配線基板の上記接合面に形成された接続電極と、
上記配線基板上に形成され、上記接続電極を露出させる開口を有し、上記接続電極から延びる配線の電気的短絡を防止するソルダレジスト膜と、
上記接続電極上に設けられ、上記接続電極よりも固相線温度の低い低融点金属部とを含み、
上記半導体チップは、上記突起電極が上記低融点金属部を介して上記接続電極に接続され、かつ上記低融点金属部が上記突起電極および上記接続電極のそれぞれの側面の少なくとも一部を覆うことによって、上記配線基板と電気的に接続されており、
上記突起電極の上面と上記接続電極の上面との間に介在する上記低融点金属部が上記突起電極の上面に接する部分からなる上記突起電極と上記接続電極との接続界面が、上記ソルダレジスト膜の表面に対して上記配線基板側に位置しており、
平面視で、上記ソルダレジスト膜の上記開口内に、上記接続電極の全体、および上記低融点金属部の全体が存在しており、
上記開口内の容積は、上記接続電極の体積と上記低融点金属部の体積との和よりも大きいことを特徴とする半導体装置。
【請求項２】
上記電極パッドは、アルミニウムからなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記表面保護膜は、窒化シリコン、またはポリイミドからなることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
上記突起電極は、ニッケル、金、または銅のめっきにより形成されていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
上記接続電極は、複数の接続電極を含み、
上記電極パッドは、複数の電極パッドを含み、
各接続電極は、上記複数の電極パッドのそれぞれに対応する位置に形成されていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
上記接続電極は、銅パッドの表面をニッケル／金めっき層で被覆した構成を有していることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
上記低融点金属部は、錫、もしくはインジウム、またはそれらの合金からなることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
上記接続電極、および上記ソルダレジスト膜の上記開口は、平面視において、正方形の形状を有していることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置。
【請求項９】
上記接続電極、および上記ソルダレジスト膜の上記開口は、平面視において、多角形または円形の形状を有していることを特徴とする請求項１〜８のいずれか一項に記載の半導体装置。
【請求項１０】
平面視において、上記低融点金属部は、正方形の形状を有していることを特徴とする請求項１〜９のいずれか一項に記載の半導体装置。
【請求項１１】
平面視において、上記低融点金属部は、多角形、または円形の形状を有していることを特徴とする請求項１〜１０のいずれか一項に記載の半導体装置。
【請求項１２】
上記配線基板に、２つ以上の上記半導体チップがフリップチップ接続されていることを特徴とする請求項１〜１１のいずれか一項に記載の半導体装置。
【請求項１３】
上記配線基板において、上記半導体チップが接合された上記接合面の反対側の外部接続面に、上記接続電極と電気的に接続された金属ボールが備えられていることを特徴とする請求項１〜１２のいずれか一項に記載の半導体装置。
【請求項１４】
上記配線基板の端部には、上記接続電極と電気的に接続された端面電極が形成されていることを特徴とする請求項１〜１３のいずれか一項に記載の半導体装置。
【請求項１５】
上記端面電極は、上記配線基板の上記接合面から端面を経て、上記接合面の反対側の外部接続面に至るように形成されていることを特徴とする請求項１４記載の半導体装置。
【請求項１６】
上記接続電極は、断面視において、上記配線基板から上記半導体チップに向けて幅が狭まる台形状に形成されていることを特徴とする請求項１〜１５のいずれか一項に記載の半導体装置。
【請求項１７】
上記接続電極は、断面視において、上記突起電極よりも狭い幅で形成されていることを特徴とする請求項１〜１６のいずれか一項に記載の半導体装置。
【請求項１８】
上記半導体チップと上記配線基板との間に設けられたアンダーフィル層をさらに含むことを特徴とする請求項１〜１７のいずれか一項に記載の半導体装置。
【請求項１９】
上記接続電極は、その上面が上記ソルダレジスト膜の表面に対して上記配線基板側に位置していることを特徴とする請求項１〜１８のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、配線基板に半導体チップをフリップチップ接続してなる半導体装置に関する。
【背景技術】
【０００２】
半導体装置の小型化および高密度実装のために、半導体チップの機能素子が形成された機能面を固体装置に対向させて、半導体チップを固体装置に接続するフリップチップ接続構造が注目されている。
図６は、フリップチップ接続構造を有する半導体装置の図解的な断面図である。この半導体装置５１は、配線基板５２と、機能素子５４が形成された機能面５３ａを、配線基板５２の接合面５２ａに対向させて接続された半導体チップ５３とを備えている。
【０００３】
配線基板５２の接合面５２ａには、複数の接続電極５５が形成されている。また、配線基板５２の接合面５２ａには、その接合面５２ａと半導体チップ５３の機能面５３ａとの間隔より小さい厚みを有するソルダレジスト膜５６が形成されている。ソルダレジスト膜５６には、接続電極５５を個々に露出させるための複数の開口５６ａが形成されている。
半導体チップ５３の機能面５３ａには、機能素子５４と電気的に接続された複数の電極パッド５７が形成されている。電極パッド５７は、機能面５３ａを覆う表面保護膜５９に形成された開口５９ａから露出している。また、各電極パッド５７の上には、突起電極５８が、表面保護膜５９の表面から突出して形成されている。
【０００４】
配線基板５２の接合面５２ａに形成された接続電極５５と、半導体チップ５３の機能面５３ａに形成された突起電極５８とは、電極パッド５７、接続電極５５および突起電極５８より固相線温度（融点）が低い低融点金属からなる接合材６０を介して接続されている。この接合材６０は、半導体チップ５３の突起電極５８上に配置される半田ボールが、その半導体チップ５３と配線基板５２との接合時に溶融して形成される。
【０００５】
そして、配線基板５２と半導体チップ５３との間に存在する空隙は、アンダーフィル層６３で埋められている。
図７は、従来の半導体装置５１の製造方法を説明するための図解的な断面図である。
まず、配線基板５２が、接合面５２ａを上方に向けられて、ほぼ水平な姿勢で保持される。そして、ヒータを内蔵して加熱することが可能なボンディングツール６２により、半導体チップ５３が、機能面５３ａと反対側の面である裏面５３ｂを吸着されて、保持される。半導体チップ５３は、機能面５３ａを下方に向けられて、配線基板５２の接合面５２ａに対向される。半導体チップ５３の機能面５３ａには、接続電極５５上に半田ボール６１が形成されている。
【０００６】
続いて、半導体チップ５３の突起電極５８が配線基板５２の接続電極５５に当接するように位置を合わされた後、ボンディングツール６２が下降され、半導体チップ５３が配線基板５２に接合される。この際、ボンディングツール６２により、半導体チップ５３が加熱され、この熱により、半田ボール６１が溶融される。その後、ボンディングツール６２による加熱が停止され、半田ボール６１は接続電極５５と突起電極５８とを電気的に接続する接合材６０となる。
【０００７】
さらに、未硬化（液状）のアンダーフィル材が、配線基板５２と半導体チップ５３との隙間に充填された後、硬化させるための処理が行われ、配線基板５２と半導体チップ５３との隙間にアンダーフィル層６３が形成される。これにより、図６に示す半導体装置５１が得られる。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Chua Khoon Lam、他１名、"Assembly and Reliability Performance of Flip Chip with No-flow Underfills"、2003 Electronics Packaging Technology Conference、p.336-341
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところが、配線基板５２の接続電極５５や半導体チップ５３の半田ボール６１は、高さばらつきを有するため、接続電極５５と突起電極５８とを確実に接合するためには、接合時に、半導体チップ５３に大きな荷重をかけなければならない。このため、溶融した半田ボール６１が、接合面５２ａ（機能面５３ａ）に沿う方向に拡がる。その結果、接合面５２ａの面内方向に隣接する接続電極５５同士（機能面５３ａの面内方向に隣接する突起電極５８同士）が、接合材６０により電気的に短絡されて、ショート不良が生ずるという不具合があった。
【００１０】
また、アンダーフィル層６３の形成は、半導体チップ５３を配線基板５２に接合する前に、未硬化のアンダーフィル材を接合面５２ａ上に塗布し、半導体チップ５３を配線基板５２に接続した後に硬化することにより行われることがある。この場合、接続電極５５に半田ボール６１を接触させるために、半導体チップ５３は、ボンディングツール６２により、未硬化のアンダーフィル材が存在しない場合と比べて大きな力で配線基板５２に押しつけられる。
【００１１】
この状態で、半導体チップ５３がボンディングツール６２により加熱され、半田ボール６１の融液が生ずると、この融液は、容易に接合面５２ａの面内方向に拡がるから、この融液が固化して形成される接合材６０により、この面内方向に隣接する接続電極５５や突起電極５８が電気的に短絡されて、ショート不良が生じやすい。
そこで、この発明の目的は、半導体チップとの電気的接続のための接続電極間での短絡を防止することができる配線基板を用いた半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
配線基板は、半導体チップ（３）がその表面を対向させて接合される配線基板（２，１５）であって、半導体チップが接合される接合面（２ａ，１５ａ）に形成され、当該半導体チップとの接続のための接続電極（１４）と、上記接合面に形成され、上記接続電極を露出させるための開口（６ａ）を有する絶縁膜（６）と、上記開口内において上記接続電極上に設けられ、上記接続電極よりも固相線温度の低い低融点金属材料からなる低融点金属部（１６）とを含んでもよい。
【００１３】
なお、括弧内の数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この構成によれば、半導体チップとの接合面において、その最表面の絶縁膜に接続電極を露出させるための開口が形成され、その開口内に低融点金属部が配置されている。そのため、半導体チップとの接続の際、この配線基板を低融点金属部の固相線温度以上の温度に加熱して、低融点金属部の融液を生じさせることができる。この融液が固化して形成される接合材を介して、配線基板の接続電極と半導体チップとの電気的接続を達成できる。
【００１４】
このとき、低融点金属部の融液が生じても、この融液を開口内にとどめることができ、開口から溢れることを防止することができる。そのため、接合面１５ａの面内方向に隣接する接続電極が、その溶融した低融点金属部によって短絡されることを防止できる。
この配線基板に半導体チップを接合する際、上記配線基板は上記接合面を上方に向けて保持されることが好ましい。この場合、接合の際、低融点金属部がその固相線温度以上の温度に加熱されて融液を生じたとしても、この融液は、重力の作用により下方に流れようとするから、絶縁膜の開口内に収容される。
【００１５】
絶縁膜は、たとえば、ソルダレジストであってもよい。
上記開口内の容積（ＶO）は、上記接続電極の体積（ＶP）と上記低融点金属部の体積（ＶL）との和よりも大きくてもよい。
この構成によれば、開口内において、接続電極により占められる空間の残余の空間の容積は、低融点金属部の体積より大きい。低融点金属部の体積と、この低融点金属部が溶融および固化して得られる接合材の体積とは等しいので、開口は、この接合材の全量を収容し得る容積を有している。このため、低融点金属部やその融液は、接合時に開口内に収容され、接合面の面内方向に隣接する接続電極や突起電極へ移動しない。したがって、この配線基板は、半導体チップとの接合時に、ショート不良が生じることを防止できる。
【００１６】
ここで、低融点金属部の体積は、固相の状態における体積だけでなく、液相の状態における体積を含むものとする。
低融点金属部は、たとえば、めっきにより接続電極上に形成することができる。この場合、めっき時間やめっき電流を制御してめっき厚を制御することにより、低融点金属部の体積を所定の体積にすることができる。
【００１７】
また、低融点金属部は、接続電極上に半田ペースト（クリーム半田）を塗布した後、配線基板を加熱して半田ペースト中の有機物（フラックス、溶媒等）を飛散させるとともに、半田ペースト中の半田粉末を溶融および固化させることにより形成されてもよい。この場合、半田ペーストの塗布量を制御することにより、低融点金属部の体積を所定の体積にすることができる。すなわち、この場合における低融点金属部の体積とは、半田ペーストの体積ではなく、半田ペーストを構成する半田粉末が溶融および固化されて得られる半田材の体積を意味する。
【００１８】
請求項１記載の発明は、接合面（２ａ）を有する配線基板（２）と、機能素子（４）が形成された機能面（３ａ）を有し、当該機能面を上記配線基板の上記接合面に対向させてフリップチップ接続された半導体チップ（３）とを含む半導体装置（１，２１）であって、上記半導体チップの上記機能面に形成された表面保護膜（１２）と、上記半導体チップ上に形成され、上記表面保護膜から露出した電極パッド（１１）と、上記電極パッド上に、上記表面保護膜から突出して形成された突起電極（１３）と、上記配線基板の上記接合面に形成された接続電極（１４）と、上記配線基板上に形成され、上記接続電極を露出させる開口（６ａ）を有し、上記接続電極から延びる配線（１７）の電気的短絡を防止するソルダレジスト膜（６）と、上記接続電極上に設けられ、上記接続電極よりも固相線温度の低い低融点金属部（１６）とを含み、上記半導体チップは、上記突起電極が上記低融点金属部を介して上記接続電極に接続され、かつ上記低融点金属部が上記突起電極および上記接続電極のそれぞれの側面の少なくとも一部を覆うことによって、上記配線基板と電気的に接続されており、上記突起電極の上面と上記接続電極の上面との間に介在する上記低融点金属部が上記突起電極の上面に接する部分からなる上記突起電極と上記接続電極との接続界面が、上記ソルダレジスト膜の表面に対して上記配線基板側に位置しており、平面視で、上記ソルダレジスト膜の上記開口内に、上記接続電極の全体、および上記低融点金属部の全体が存在しており、上記開口内の容積は、上記接続電極の体積と上記低融点金属部の体積との和よりも大きいことを特徴とする半導体装置（１，２１）である。
【００２５】
この発明により、上記配線基板と同様の効果を奏することができる。
【００２６】
請求項２記載の発明は、上記電極パッドは、アルミニウムからなることを特徴とする請求項１に記載の半導体装置である。
請求項３記載の発明は、上記表面保護膜は、窒化シリコン、またはポリイミドからなることを特徴とする請求項１または２に記載の半導体装置である。
【００２７】
請求項４記載の発明は、上記突起電極は、ニッケル、金、または銅のめっきにより形成されていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置である。
請求項５記載の発明は、上記接続電極は、複数の接続電極を含み、上記電極パッドは、複数の電極パッドを含み、各接続電極は、上記複数の電極パッドのそれぞれに対応する位置に形成されていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置である。
【００２８】
請求項６記載の発明は、上記接続電極は、銅パッドの表面をニッケル／金めっき層で被覆した構成を有していることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置である。
請求項７記載の発明は、上記低融点金属部は、錫、もしくはインジウム、またはそれらの合金からなることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置である。
【００２９】
請求項８記載の発明は、上記接続電極、および上記ソルダレジスト膜の上記開口は、平面視において、正方形の形状を有していることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置である。
請求項９記載の発明は、上記接続電極、および上記ソルダレジスト膜の上記開口は、平面視において、多角形または円形の形状を有していることを特徴とする請求項１〜８のいずれか一項に記載の半導体装置である。
【００３０】
請求項１０記載の発明は、平面視において、上記低融点金属部は、正方形の形状を有していることを特徴とする請求項１〜９のいずれか一項に記載の半導体装置である。
請求項１１記載の発明は、平面視において、上記低融点金属部は、多角形、または円形の形状を有していることを特徴とする請求項１〜１０のいずれか一項に記載の半導体装置である。
【００３１】
請求項１２記載の発明は、上記配線基板に、２つ以上の上記半導体チップがフリップチップ接続されていることを特徴とする請求項１〜１１のいずれか一項に記載の半導体装置である。
請求項１３記載の発明は、上記配線基板において、上記半導体チップが接合された上記接合面の反対側の外部接続面に、上記接続電極と電気的に接続された金属ボールが備えられていることを特徴とする請求項１〜１２のいずれか一項に記載の半導体装置である。
【００３２】
請求項１４記載の発明は、上記配線基板の端部には、上記接続電極と電気的に接続された端面電極が形成されていることを特徴とする請求項１〜１３のいずれか一項に記載の半導体装置である。
請求項１５記載の発明は、上記端面電極は、上記配線基板の上記接合面から端面を経て、上記接合面の反対側の外部接続面に至るように形成されていることを特徴とする請求項１４記載の半導体装置である。
請求項１６記載の発明は、上記接続電極は、断面視において、上記配線基板から上記半導体チップに向けて幅が狭まる台形状に形成されていることを特徴とする請求項１〜１５のいずれか一項に記載の半導体装置である。
請求項１７記載の発明は、上記接続電極は、断面視において、上記突起電極よりも狭い幅で形成されていることを特徴とする請求項１〜１６のいずれか一項に記載の半導体装置である。
請求項１８記載の発明は、上記半導体チップと上記配線基板との間に設けられたアンダーフィル層（７）をさらに含むことを特徴とする請求項１〜１７のいずれか一項に記載の半導体装置である。
請求項１９記載の発明は、上記接続電極は、その上面が上記ソルダレジスト膜の表面に対して上記配線基板側に位置していることを特徴とする請求項１〜１８のいずれか一項に記載の半導体装置である。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１の実施形態に係る半導体装置の構造を示す図解的な断面図である。
【図２】図１に示す半導体装置の接続部材周辺を拡大して示す図解的な断面図である。
【図３】図１に示す半導体装置の製造方法を説明するための図解的な平面図である。
【図４】図１に示す半導体装置の製造方法を説明するための図解的な断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の変形例を示す図解的な断面図である。
【図６】フリップチップ接続構造を有する半導体装置の構造を示す図解的な断面図である。
【図７】図６に示す半導体装置の製造方法を説明するための図解的な断面図である。
【発明を実施するための形態】
【００３４】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係る半導体装置の図解的な断面図である。この半導体装置１は、配線基板２と、機能素子４が形成された機能面３ａを配線基板２の表面（以下、「接合面」という。）２ａに、対向させて接続された半導体チップ３とを含んでいる。
【００３５】
配線基板２の接合面２ａには、複数の接続電極１４（図２ないし図４参照）が形成されており、配線基板２と半導体チップ３とは、接続電極１４をそれぞれ含む複数の接続部材５によって、所定間隔を保つように接合され、かつ電気的に接続されている。
配線基板２の接合面２ａには、その接合面２ａと半導体チップ３との間隔より小さい厚みを有するソルダレジスト膜６が形成されている。このソルダレジスト膜６により、配線基板２の接合面２ａに形成されている配線間での電気的短絡が防止されている。このソルダレジスト膜６には、接続電極１４を個々に露出させる複数の開口６ａが形成されている。また、接続電極１４は、その上面がソルダレジスト膜６の表面に対して配線基板２側に位置するように設けられている。接続部材５は、開口６ａ内において接続電極１４と接続される。
【００３６】
配線基板２と半導体チップ３との隙間（配線基板２と半導体チップ３との間であって、接合面２ａを垂直に見下ろす平面視において、半導体チップ３と重なる領域）には、アンダーフィル層７が配置されている。アンダーフィル層７によって、配線基板２と半導体チップ３との隙間が封止されるとともに、機能面３ａや接続部材５が保護されている。
配線基板２の端部には、図示しない配線により接続部材５と電気的に接続された端面電極８が形成されている。端面電極８は、配線基板２の接合面２ａから端面を経て、接合面２ａの反対側の外部接続面２ｂに至るように形成されている。この半導体装置１は、端面電極８において、他の配線基板（実装基板）との電気的接続を達成することができる。
【００３７】
図２は、半導体装置１の接続部材５周辺を拡大して示す図解的な断面図である。
半導体チップ３の機能面３ａには、機能素子４に電気的に接続され、アルミニウム（Ａｌ）からなる複数の電極パッド１１が形成されている。電極パッド１１は、機能面３ａを覆う表面保護膜１２に形成された開口１２ａから露出している。表面保護膜１２は、たとえば、窒化シリコン（パッシベーション膜）やポリイミドからなる。また、各電極パッド１１の上には、突起電極１３が、表面保護膜１２から突出して形成されている。突起電極１３は、たとえば、無電解ニッケル（Ｎｉ）めっきおよび無電解金（Ａｕ）めっきにより形成されていてもよく、電解銅（Ｃｕ）めっきや電解金めっきにより形成されていてもよい。
【００３８】
接合面２ａ上に形成された各接続電極１４は、半導体チップ３の機能面３ａに形成された複数の電極パッド１１（突起電極１３）のそれぞれに対応する位置に形成されている。接続電極１４は、たとえば、銅パッド１４Ａの表面をニッケル／金めっき層１４Ｂで被覆した構成を有している。
複数の突起電極１３と、対応する各接続電極１４とは、それぞれ接合材１０により機械的に接合されており、かつ、電気的に接続されている。また、接合材１０が突起電極１３および接続電極１４のそれぞれの側面の少なくとも一部を覆っている。この接合状態において、突起電極１３の上面と接続電極１４の上面との間に介在する接合材１０が突起電極１３の上面に接する部分からなる突起電極１３と接続電極との接続界面は、ソルダレジスト膜６の表面に対して配線基板２側に位置している。接合材１０は、電極パッド１１、突起電極１３および接続電極１４より固相線温度が低い低融点金属、たとえば、スズ（Ｓｎ）、インジウム（Ｉｎ）やそれらの合金からなる。
【００３９】
接続電極１４、突起電極１３および接合材１０により、接続部材５が構成されている。
図３は、半導体装置１の製造方法を説明するための図解的な平面図であり、図４は、その切断線IV−IVによる図解的な断面図である。図３では、半導体チップ３の図示を省略している。
半導体装置１は、たとえば、配線基板２の接合面２ａに対して、半導体チップ３を、その機能面３ａを対向させて接合した後、配線基板２と半導体チップ３との間隙に液状のアンダーフィル材を注入し、そのアンダーフィル材を硬化させてアンダーフィル層７を形成することによって得られる。
【００４０】
具体的には、まず、機能面３ａに電極パッド１１、表面保護膜１２および突起電極１３が形成された半導体チップ３が用意される。図４を参照して、この半導体チップ３の機能面３ａ側には、従来の半導体装置５１の製造方法における半田ボール６１（図７参照）に対応する部材は設けられておらず、突起電極１３は、その表面が露出されて表面保護膜１２から突出している。
【００４１】
そして、複数の配線基板２が作り込まれた基板１５が用意される。基板１５の接合面１５ａ（配線基板２の接合面２ａ）には、各接続電極１４を覆うように低融点金属膜１６が形成されている。
低融点金属膜１６は、半導体装置１の接合材１０とほぼ同じ組成の金属材料からなる。すなわち、低融点金属膜１６の固相線温度は、電極パッド１１、突起電極１３ならびに接続電極１４（銅パッド１４Ａおよびニッケル／金めっき層１４Ｂ）の固相線温度より低い。
【００４２】
低融点金属膜１６は、たとえば、めっきにより接続電極１４上に形成することができる。また、低融点金属膜１６は、接続電極１４上に半田ペースト（クリーム半田）を塗布した後、基板１５を加熱して当該半田ペースト中の有機物（フラックス、溶媒等）を飛散させるとともに、当該半田ペースト中の半田粉末を溶融および固化させることにより形成することもできる。
【００４３】
接続電極１４および開口６ａは、たとえば、接合面１５ａを垂直に見下ろす平面視において、ほぼ正方形の形状を有しており、接続電極１４は、開口６ａのほぼ中部に配置されている（図３参照）。接続電極１４および開口６ａは、接合面１５ａを垂直に見下ろす平面視において、正方形以外の多角形や円形の形状を有していてもよい。接続電極１４からは、端面電極８（図１参照）に接続された配線１７が延びている。配線１７は、接続電極１４との接続部付近を除き、ソルダレジスト膜６に覆われている。
【００４４】
接合面１５ａを垂直に見下ろす平面視において、低融点金属膜１６は、たとえば、ほぼ正方形の形状を有しており、開口６ａの形成領域内に存在している。低融点金属膜１６は、接合面１５ａを垂直に見下ろす平面視において、正方形以外の多角形や円形の形状を有していてもよい。
各開口６ａは、その容積ＶOが、その開口６ａ内に配置される接続電極１４の体積ＶPと低融点金属膜１６の体積ＶLとの和より大きいように形成されている（下記数式（１）参照）。
【００４５】
ＶO＞ＶL＋ＶP （１）
なお、融液（液相）を含む状態における低融点金属膜１６の体積が、固相の状態における低融点金属膜１６の体積より大きい場合は、上記数式（１）における低融点金属膜１６の体積ＶLは、液相を含む状態における低融点金属膜１６の体積である。
低融点金属膜１６が、めっきにより形成される場合、めっき電流（電解めっきの場合）やめっき時間によりめっき厚を制御することにより、低融点金属膜１６の体積ＶLを所定の体積にすることができる。
【００４６】
また、低融点金属膜１６が、半田ペーストを用いて形成される場合、半田ペーストの塗布量を制御することにより、低融点金属膜１６の体積ＶLを所定の体積にすることができる。この場合における低融点金属膜１６の体積ＶLとは、半田ペーストの体積ではなく、有機物が除去され半田ペーストを構成する半田粉末が溶融および固化されて得られる低融点金属膜１６についての体積を意味する。
【００４７】
開口６ａの形状が柱体（この実施形態の場合は角柱）とみなせる場合は、開口６ａの容積ＶOは、ソルダレジスト膜６を垂直に見下ろす平面視における開口６ａの面積と、ソルダレジスト膜６の厚さとの積に等しい。
続いて、基板１５が、接合面１５ａを上に向けられて、ほぼ水平な姿勢で保持される。そして、ヒータを内蔵して加熱することが可能なボンディングツール１９により、半導体チップ３が、その機能面３ａと反対側の面である裏面３ｂを吸着されて、保持される。半導体チップ３は、機能面３ａが下方に向けられて、基板１５の接合面１５ａに対向される。この状態が、図４に示されている。
【００４８】
続いて、半導体チップ３の突起電極１３と基板１５の低融点金属膜１６とが位置合わせされた後、ボンディングツール１９が下降され、突起電極１３が低融点金属膜１６に接触される。ここで、基板１５の接続電極１４に形成された低融点金属膜１６や半導体チップ３の突起電極１３が、大きな高さばらつきを有している場合がある。このような場合は、低融点金属膜１６と突起電極１３とを確実に接続するために、ボンディングツール１９により、半導体チップ３に大きな荷重がかけられる。
【００４９】
そして、この状態で、ボンディングツール１９により、半導体チップ３が加熱され、その熱により低融点金属膜１６がその固相線温度以上（好ましくは、液相線温度以上）の温度に加熱され、溶融される。その後、ボンディングツール１９による加熱が停止され、突起電極１３と接続電極１４とは、低融点金属膜１６の融液が固化してなる接合材１０により、電気的に接続されるとともに機械的に接合される。これにより、半導体チップ３は、突起電極１３が接合材１０を介して接続電極１４に接続され、かつ接合材１０が突起電極１３および接続電極１４のそれぞれの側面の少なくとも一部を覆うことによって、配線基板２と電気的に接続される。
【００５０】
ここで、接続電極１４の体積ＶPと低融点金属膜１６の体積ＶLとの和が、開口６ａの容積ＶOより小さいことにより、低融点金属膜１６やその融液は、開口６ａ内において、接続電極１４の残余の空間に収容される。また、低融点金属膜１６は、突起電極１３ではなく、開口６ａ内に配置された接続電極１４上に形成されている。このため、低融点金属膜１６やその融液は、開口６ａ外に広がって接合面１５ａの面内方向に移動しない。その結果、半導体チップ３に大きな荷重がかけられたとしても、この面内方向に隣接する突起電極１３や接続電極１４が、接合材１０により電気的に短絡されて、ショート不良が生じることを防止することができる。
【００５１】
次に、基板１５と半導体チップ３との隙間に、アンダーフィル層７（図１および図２参照）が充填される。アンダーフィル層７は、たとえば、未硬化（液状）のアンダーフィル材が、ディスペンサから吐出され、基板１５と半導体チップ３との隙間に、毛細管現象により充填された後、硬化（たとえば、熱硬化）されて形成される。
未硬化のアンダーフィル材は、半導体チップ３を接続する前の基板１５の接合面１５ａ側に塗布されてもよい。この場合、ボンディングツール１９により、半導体チップ３が基板１５に押しつけられることにより、低融点金属膜１６と突起電極１３とは、未硬化のアンダーフィル材を突き抜けて接触させられる。そして、基板１５に対する半導体チップ３の接合が完了した後、未硬化のアンダーフィル材を硬化させることにより、アンダーフィル層７が得られる。
【００５２】
この場合、半導体チップ３を基板１５に接合する際、突起電極１３を低融点金属膜１６に接触させるために、半導体チップ３は、ボンディングツール１９により、未硬化のアンダーフィル材が存在しない場合と比べて大きな力で基板１５に押しつけられる。この状態で、半導体チップ３がボンディングツール１９により加熱され、低融点金属膜１６が溶融されても、低融点金属膜１６の融液は、開口６ａ内において、接続電極１４の残余の空間に収容されるから、接合面１５ａの面内方向に隣接する接続電極１４や突起電極１３が、接合材１０により短絡されることが防止される。
【００５３】
その後、基板１５が配線基板２の個片に切断され、配線基板２の端部に端面電極８が形成されて、図１に示す半導体装置１が得られる。
本発明の実施形態の説明は以上の通りであるが、本発明は、別の形態でも実施できる。たとえば、配線基板２，２２には、２つ以上の半導体チップ３がフリップチップ接続されていてもよい。
【００５４】
この発明の半導体装置のパッケージ形態は、図１に示す半導体装置１のように端面電極８を外部接続部材とするものに限られず、他の形態であってもよい。図５は、第１の実施形態に係る半導体装置の変形例を示す図解的な断面図である。図２において、図１に示す各部に対応する部分には、図２と同じ参照符号を付している。
この半導体装置２１は、外部接続部材として、半導体装置１の端面電極８の代わりに金属ボール２３を備えている。金属ボール２３は、配線基板２２の内部および／または表面で再配線されて、接続部材５に電気的に接続されている。この半導体装置２１は、金属ボール２３を介して、他の配線基板に接合できる。
【００５５】
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【符号の説明】
【００５６】
１，２１    半導体装置
２    配線基板
２ａ，１５ａ    接合面
３    半導体チップ
３ａ    機能面
４    機能素子
６    ソルダレジスト膜
６ａ    ソルダレジスト膜の開口
１０    接合材
１１    電極パッド
１２    表面保護膜
１３    突起電極
１４    接続電極
１５    基板
１６    低融点金属膜
ＶL    低融点金属膜の体積
ＶO    ソルダレジスト膜の開口の容積
ＶP    電極パッドの体積
【図１】
0005433543.tif 000002
【図２】
0005433543.tif 000003
【図３】
0005433543.tif 000004
【図４】
0005433543.tif 000005
【図５】
0005433543.tif 000006
【図６】
0005433543.tif 000007
【図７】
0005433543.tif 000008