(57)【特許請求の範囲】
【請求項１】
被試験ウエハに形成された複数の被試験デバイスを試験する試験装置であって、
前記被試験ウエハと対向して設けられ、複数の前記被試験デバイスと電気的に接続される試験用基板と、
前記試験用基板に設けられ、与えられるプログラムデータに応じて、入力論理データに対する出力論理データの論理関係が変化するプログラマブルデバイスと、
前記試験用基板において複数の前記被試験デバイスと対応して設けられ、前記プログラマブルデバイスの出力論理データに応じた試験信号を、それぞれ対応する前記被試験デバイスに供給する複数の入出力回路と、
前記試験信号に応じたそれぞれの前記被試験デバイスの動作結果に基づいて、それぞれの前記被試験デバイスの良否を判定する判定部と、
前記プログラマブルデバイスに与える前記プログラムデータを変更するプログラム制御部と
を備え、
前記プログラム制御部は、前記判定部における判定結果に基づいて、次に行うべき試験の内容を決定し、前記複数の被試験デバイスの試験中に、前記プログラマブルデバイスに与える前記プログラムデータを、前記試験の内容に応じて変更する試験装置。
【請求項２】
前記試験用基板において複数の前記被試験デバイスと対応して設けられ、前記プログラマブルデバイスの出力論理データに応じたアナログの前記試験信号を生成する複数のアナログ回路を更に備える
請求項１に記載の試験装置。
【請求項３】
前記アナログ回路は、前記プログラマブルデバイスの入出力信号の信号レベルを調整するレベル可変回路を有する
請求項２に記載の試験装置。
【請求項４】
前記アナログ回路は、前記プログラマブルデバイスの入出力信号を遅延させる遅延回路を有する
請求項２または３に記載の試験装置。
【請求項５】
前記入出力回路は、前記被試験デバイスが出力する応答信号を受け取り、前記応答信号の論理値パターンを前記プログラマブルデバイスに入力し、
前記プログラマブルデバイスは、前記判定部として更に機能する
請求項１から４のいずれか一項に記載の試験装置。
【請求項６】
前記プログラマブルデバイスは、複数の前記被試験デバイスに対して共通に設けられる
請求項１から５のいずれか一項に記載の試験装置。
【請求項７】
前記プログラマブルデバイスは、複数の前記被試験デバイスに対応して複数設けられる
請求項１から５のいずれか一項に記載の試験装置。
【請求項８】
共通の前記プログラマブルデバイスに電気的に接続される複数の試験回路を更に備え、
前記プログラマブルデバイスは、与えられる前記プログラムデータに応じて、前記試験回路と、前記入出力回路との間の接続関係を変更する
請求項６に記載の試験装置。
【請求項９】
前記プログラマブルデバイスは、前記判定部における判定結果に基づいて、前記プログラマブルデバイスの入出力間の前記論理関係を変化させる
請求項１に記載の試験装置。
【請求項１０】
被試験ウエハに形成された複数の被試験デバイスを試験する試験装置であって、
前記被試験ウエハと対向して設けられ、複数の前記被試験デバイスと電気的に接続される試験用基板と、
前記試験用基板に設けられ、与えられるプログラムデータに応じて、入力論理データに対する出力論理データの論理関係が変化するプログラマブルデバイスと、
前記試験用基板において複数の前記被試験デバイスと対応して設けられ、前記プログラマブルデバイスの出力論理データに応じた試験信号を、それぞれ対応する前記被試験デバイスに供給する複数の入出力回路と、
前記試験信号に応じたそれぞれの前記被試験デバイスの動作結果に基づいて、それぞれの前記被試験デバイスの良否を判定する判定部と
を備え、
それぞれの前記プログラマブルデバイスは、対応する前記被試験デバイスの試験結果に基づいて、前記複数の被試験デバイスの試験中に、当該プログラマブルデバイスの入出力間の前記論理関係を変化させるマイクロコンピュータを有する試験装置。
【請求項１１】
それぞれの前記マイクロコンピュータは、他の前記プログラマブルデバイスにおける前記マイクロコンピュータとは独立して、自己の前記プログラマブルデバイスの前記論理関係を制御する
請求項１０に記載の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置および製造装置に関する。
【背景技術】
【０００２】
半導体回路等の被試験デバイスを試験する試験装置は一般に、被試験デバイスに所定の信号を入力したときに、被試験デバイスの所定の特性が仕様を満たすか否かに基づいて、被試験デバイスの良否を判定する。このため、試験装置は、被試験デバイスの品種および実施すべき試験項目等に応じた機能を有する。試験装置には、これらの機能を実現する試験回路が設けられる（例えば、特許文献１、図５等参照）。
【特許文献１】特開２００２−１３９５５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述した試験回路は、それぞれ固有の機能を有する。このため、他の機能を用いて被試験デバイスを試験する場合には、試験回路を追加または交換しなければならない。また、試験装置において試験回路の追加または交換ができない場合には、他の試験装置を用いて当該被試験デバイスを試験しなければならない。【０００４】
そこで本発明は、上記の課題を解決することのできる試験装置および製造方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の第１の態様においては、被試験ウエハに形成された複数の被試験デバイスを試験する試験装置であって、被試験ウエハと対向して設けられ、複数の被試験デバイスと電気的に接続される試験用基板と、試験用基板に設けられ、与えられるプログラムデータに応じて、入力論理データに対する出力論理データの論理関係が変化するプログラマブルデバイスと、試験用基板において複数の被試験デバイスと対応して設けられ、プログラマブルデバイスの出力論理データに応じた試験信号を、それぞれ対応する被試験デバイスに供給する複数の入出力回路と、試験信号に応じたそれぞれの被試験デバイスの動作結果に基づいて、それぞれの被試験デバイスの良否を判定する判定部とを備える試験装置を提供する。【０００６】
本発明の第２の態様においては、被試験ウエハに形成された複数の被試験デバイスと電気的に接続し、複数の被試験デバイスを試験する試験用基板を製造する製造方法であって、試験用基板に、与えられるプログラムデータに応じたデジタルの試験信号を生成するプログラマブルデバイスと、アナログの試験信号を生成する試験回路と、被試験デバイスの複数の端子と対応して設けられ、それぞれ対応する端子と電気的に接続される複数の入出力回路とを光学露光により形成し、試験用基板に、プログラマブルデバイスおよび入出力回路を接続する配線、ならびに、試験回路および入出力回路を接続する配線の少なくとも一部を、試験すべき被試験デバイスの種類に応じて電子ビーム露光により形成する製造方法を提供する。【０００７】
なお、上記の発明の概要は、発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００８】
【図１】試験装置２００の概要を説明する図である。
【図２】回路ブロック１１０の構成例を示す図である。
【図３】プログラマブルデバイス１２０の機能構成例を示すブロック図である。
【図４】回路ブロック１１０の他の構成例を示す図である。
【図５】回路ブロック１１０の他の構成例を示す図である。
【図６】回路ブロック１１０の他の構成例を示す図である。
【図７】試験用基板１００の他の構成例を示す図である。
【図８】試験用基板１００の製造方法の一例を示すフローチャートである。
【符号の説明】
【０００９】
１０・・・制御部、１００・・・試験用基板、１１０・・・回路ブロック、１１２、１１４、１１６・・・配線、１２０・・・プログラマブルデバイス、１２２・・・パターン発生部、１２４・・・論理比較部、１３０・・・入出力回路、１３２・・・レベル可変回路、１３４・・・遅延回路、１４０・・・試験回路、２００・・・試験装置、３００・・・被試験ウエハ、３１０・・・被試験デバイス
【発明を実施するための最良の形態】
【００１０】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００１１】
図１は、試験装置２００の概要を説明する図である。試験装置２００は、被試験ウエハ３００に形成された複数の被試験デバイス３１０を試験する装置であって、試験用基板１００および制御部１０を備える。【００１２】
被試験ウエハ３００は、例えば円盤状の半導体基板であってよい。より具体的には、被試験ウエハ３００はシリコン、化合物半導体、その他の半導体基板であってよい。また、被試験デバイス３１０は、被試験ウエハ３００において露光等の半導体プロセスを用いて形成されてよい。【００１３】
試験用基板１００は、被試験ウエハ３００と電気的に接続される。より具体的には、試験用基板１００は、被試験ウエハ３００に形成された複数の被試験デバイス３１０のそれぞれと一括して電気的に接続する。試験用基板１００は、複数の回路ブロック１１０を有する。【００１４】
試験用基板１００は、被試験ウエハ３００と同一の半導体材料で形成されたウエハであってよい。例えば試験用基板１００は、シリコン基板であってよい。また、試験用基板１００は、被試験ウエハ３００の基板と略同一の熱膨張率を有する半導体材料で形成されてもよい。また、試験用基板１００は、プリント基板であってもよい。【００１５】
複数の回路ブロック１１０は、複数の被試験デバイス３１０と対応して設けられる。本例では、複数の回路ブロック１１０は、複数の被試験デバイス３１０と一対一に対応して設けられる。それぞれの回路ブロック１１０は、対応する被試験デバイス３１０と電気的に接続され、当該被試験デバイス３１０を試験する。【００１６】
また、本例の試験用基板１００は、被試験ウエハ３００と略同一の直径を有する。それぞれの回路ブロック１１０は、被試験ウエハ３００において複数の被試験デバイス３１０が形成される領域に対応する、試験用基板１００の領域に形成されてよい。例えば、試験用基板１００および被試験ウエハ３００を重ね合わせた場合に、回路ブロック１１０が形成される領域と、被試験デバイス３１０が形成される領域とが重なるように、それぞれの回路ブロック１１０が形成されてよい。【００１７】
なお、被試験デバイス３１０および回路ブロック１１０は、被試験ウエハ３００および試験用基板１００において対向する対向面に設けられてよい。また、回路ブロック１１０は、試験用基板１００における当該対向面の裏面に設けられてもよい。この場合、それぞれの回路ブロック１１０は、試験用基板１００に形成されるビアホールを介して、対応する被試験デバイス３１０と電気的に接続されてよい。【００１８】
また、電気的に接続するとは、２つの部材間で電気信号を伝送可能となる状態を指してよい。例えば、回路ブロック１１０および被試験デバイス３１０の入出力パッドは、直接に接触、または、他の導体を介して間接的に接触することで、電気的に接続されてよい。例えば試験装置２００は、被試験ウエハ３００および試験用基板１００の間に、これらのウエハと略同一直径のメンブレンシート等のプローブ部材を備えてよい。メンブレンシートは、回路ブロック１１０および被試験デバイス３１０の、対応する入出力パッド間を電気的に接続するバンプを有する。また試験装置２００は、メンブレンシートおよび試験用基板１００の間に異方性導電シートを備えてもよい。【００１９】
また、回路ブロック１１０および被試験デバイス３１０の入出力パッドは、容量結合（静電結合とも称する）または誘導結合（磁気結合とも称する）等のように、非接触の状態で電気的に接続されてもよい。また、回路ブロック１１０および被試験デバイス３１０における入出力パッド間の伝送線路の一部が、光学的な伝送線路であってもよい。【００２０】
本例の試験用基板１００は、被試験ウエハ３００と同一の半導体材料で形成されるので、周囲温度が変動したような場合であっても、試験用基板１００と被試験ウエハ３００との間の電気的な接続を良好に維持することができる。このため、例えば被試験ウエハ３００を加熱して試験するような場合であっても、被試験ウエハ３００を精度よく試験することができる。【００２１】
また、試験用基板１００が半導体材料で形成される場合、試験用基板１００に高密度の回路ブロック１１０を容易に形成することができる。例えば、露光等を用いた半導体プロセスにより、試験用基板１００に高密度の回路ブロック１１０を容易に形成することができる。このため、多数の被試験デバイス３１０に対応する多数の回路ブロック１１０を、試験用基板１００に比較的に容易に形成することができる。【００２２】
また、試験用基板１００に回路ブロック１１０を設ける場合、制御部１０の規模を低減することができる。例えば制御部１０は、回路ブロック１１０に対して試験の開始等のタイミングを通知する機能、回路ブロック１１０における試験結果を読み出す機能、回路ブロック１１０および被試験デバイス３１０の駆動電力を供給する機能の各機能を有すればよい。【００２３】
また、本例の試験装置２００は、被試験デバイス３１０の近傍に回路ブロック１１０を配置することができる。このため、回路ブロック１１０および被試験デバイス３１０の間における伝送損失を少なくでき、回路ブロック１１０に出力ドライバ等を設けずとも、信号を高精度に伝送することができる。【００２４】
図２は、回路ブロック１１０の構成例を示す図である。回路ブロック１１０は、プログラマブルデバイス１２０、複数の入出力回路１３０、および、複数の配線１１２を有する。プログラマブルデバイス１２０は、試験用基板１００に設けられ、制御部１０から与えられるプログラムデータに応じて、入力論理データに対する出力論理データの論理関係が変化する。【００２５】
例えば、プログラマブルデバイス１２０は、プログラムデータに応じて、内部の論理回路間の接続が変更されるデバイスであってよい。プログラマブルデバイス１２０は、ＰＬＤ、ＦＰＧＡ等であってよい。また、本例のプログラマブルデバイス１２０は、回路ブロック１１０ごとに設けられるので、複数の被試験デバイス３１０に対応して複数設けられる。【００２６】
プログラマブルデバイス１２０は、対応する被試験デバイス３１０を試験する試験回路として機能する。例えばプログラマブルデバイス１２０は、与えられるパターンデータに対して、プログラムデータに応じた論理演算を行ったパターンを有するデジタル信号を生成してよい。また、プログラマブルデバイス１２０は、生成したデジタル信号を、プログラムデータにより指定されるピンを介して被試験デバイス３１０に出力してよい。【００２７】
また、プログラマブルデバイス１２０は、被試験デバイス３１０が出力する信号を、プログラムデータに応じたピンから取り込んでよい。プログラマブルデバイス１２０は、取り込んだ信号に対して、プログラムデータに応じた論理演算を行うことで、被試験デバイス３１０の良否を判定してよい。【００２８】
プログラマブルデバイス１２０は、従来の試験回路に搭載される、公知の論理回路として機能可能であってよい。これにより、被試験デバイス３１０の品種、実行すべき試験項目に応じて、プログラマブルデバイス１２０に与えるプログラムデータを変更することで、試験装置２００の汎用性を高めることができる。プログラマブルデバイス１２０は、与えられるプログラムデータを、書き換え可能に保存するメモリを有してよい。制御部１０は、プログラマブルデバイス１２０に与えるプログラムデータを変更するプログラム制御部として機能してよい。【００２９】
入出力回路１３０は、試験用基板１００において、複数の被試験デバイス３１０の各端子と対応して設けられる。それぞれの入出力回路１３０は、配線１１２を介してプログラマブルデバイス１２０のいずれかのピンと電気的に接続される。入出力回路１３０は、対応するプログラマブルデバイス１２０のピンと、対応する被試験デバイス３１０の端子との間で信号を伝送する。【００３０】
入出力回路１３０は、被試験デバイス３１０の端子と接触するパッドと、信号を伝送する入出力バッファ回路とを有してよい。上述したように、回路ブロック１１０は、被試験デバイス３１０の近傍に配置されるので、ドライバ回路等を設けなくとも、プログラマブルデバイス１２０と被試験デバイス３１０との間で、信号を精度よく伝送することができる。【００３１】
図３は、プログラマブルデバイス１２０の機能構成例を示すブロック図である。本例のプログラマブルデバイス１２０は、被試験デバイス３１０のファンクション試験を行う回路としてプログラムされる。ファンクション試験とは、被試験デバイス３１０の論理回路に、所定の論理パターンを入力したときに、当該論理回路が正常に動作するか否かを判定する試験であってよい。【００３２】
プログラマブルデバイス１２０は、パターン発生部１２２および論理比較部１２４として機能する。パターン発生部１２２は、所定の論理パターンを有するデジタル信号を生成する。例えばパターン発生部１２２は、擬似ランダムビット系列（ＰＲＢＳ）で論理パターンが順次変化する複数のデジタル信号を生成してよい。この場合、プログラマブルデバイス１２０の少なくとも一部は、擬似ランダムビット系列を生成する回路として機能する。【００３３】
また、パターン発生部１２２は、制御部１０から与えられるパターンデータに応じた論理パターンを有するデジタル信号を生成してもよい。この場合、パターン発生部１２２は、プログラムデータにより定められるアルゴリズムに応じて論理パターンを生成するアルゴリズムパターン発生器（ＡＬＰＧ）として機能してよい。パターン発生部１２２がどのような方式で論理パターンを生成するかは、プログラマブルデバイス１２０に与えられるプログラムデータにより設定することができる。【００３４】
論理比較部１２４は、上述したデジタル信号が与えられる被試験デバイス３１０の動作結果に基づいて、被試験デバイス３１０の良否を判定する判定部として機能してよい。論理比較部１２４は、入出力回路１３０を介して、被試験デバイス３１０の応答信号を受け取り、応答信号の論理値パターンが所定の期待値パターンと一致するか否かを判定してよい。当該期待値パターンは、パターン発生部１２２から与えられてよい。【００３５】
また他の例では、プログラマブルデバイス１２０は、被試験デバイス３１０の応答信号の論理パターンを測定して、制御部１０に出力してもよい。この場合、制御部１０が、当該論理パターンと、期待値パターンとを比較する判定部として機能してよい。【００３６】
このような構成により、被試験デバイス３１０のファンクション試験を行うことができる。また、プログラマブルデバイス１２０に与えるプログラムデータを変更することで、多様な試験を行うことができる。例えば、プログラマブルデバイス１２０は、被試験デバイス３１０の直流試験、アナログ試験等を行うように、プログラムデータにより設定されてよい。【００３７】
直流試験とは、被試験デバイス３１０に一定の電圧または電流を印加したときに、被試験デバイス３１０に供給される電流または電圧を測定する試験であってよい。これにより、被試験デバイス３１０の当該ピンにおける内部抵抗等を測定することができる。また、アナログ試験とは、被試験デバイス３１０に所定のアナログ信号を印加したときに、被試験デバイス３１０が出力する信号の波形を測定する試験であってよい。【００３８】
これらの試験を行う場合、プログラマブルデバイス１２０は、他のアナログ回路と協働して、試験信号の生成および応答信号の測定を行ってよい。例えば、回路ブロック１１０は、プログラマブルデバイス１２０が生成するデジタル信号の振幅、位相等を変調するアナログ回路を有してよい。また、回路ブロック１１０は、被試験デバイス３１０の応答信号をデジタル信号に変換して、プログラマブルデバイス１２０に入力する回路を有してもよい。【００３９】
また、制御部１０は、論理比較部１２４における比較判定結果に基づいて、プログラマブルデバイス１２０に与えるプログラムデータを変更してよい。つまり、制御部１０は、被試験デバイス３１０の試験結果に基づいて次に行うべき試験の内容を決定して、当該試験内容に応じたプログラムデータをプログラマブルデバイス１２０に与えてよい。これにより、単一の試験装置２００により、多様な試験を一貫して行うことができる。すなわち、被試験デバイス３１０の試験中に、テスト項目毎にリアルタイムに回路ブロック１１０の機能構成、用途等を変更することができる。【００４０】
また、制御部１０からの制御から独立して、プログラマブルデバイス１２０が、対応する被試験デバイス３１０の判定結果に基づいて、自己のプログラマブルデバイス１２０の入出力間の論理関係を変化させてもよい。この場合、それぞれのプログラマブルデバイス１２０は、当該プログラマブルデバイス１２０の入出力間の論理関係を制御するマイクロコンピュータを有してよい。【００４１】
当該マイクロコンピュータは、制御部１０からの初期指令において、対応する被試験デバイス３１０の試験結果に応じてプログラマブルデバイス１２０の機能構成を変更する旨のマイクロコードが与えられてよい。この場合、マイクロコンピュータは、当該初期指令に応じて開始された各試験項目における自己診断結果に基づいて、プログラマブルデバイス１２０の機能構成を変更してよい。このような制御により、複数のプログラマブルデバイス１２０が独立して、自己の実施する試験工程を制御することができる。このため、各プログラマブルデバイス１２０が、統合的な制御部１０と情報伝達する時間を縮小することができ、試験時間を短縮することができる。【００４２】
図４は、回路ブロック１１０の他の構成例を示す図である。本例の回路ブロック１１０は、図２に関連して説明した回路ブロック１１０の構成に加え、複数のアナログ回路を有する。例えば本例の回路ブロック１１０は、アナログ回路として、レベル可変回路１３２および遅延回路１３４を有する。【００４３】
これらのアナログ回路は、プログラマブルデバイス１２０の入出力信号に応じたアナログの試験信号を生成してよい。例えば、レベル可変回路１３２は、プログラマブルデバイス１２０の出力論理データの信号レベルを調整してよい。なお、信号レベルとは、信号の振幅およびオフセット（例えば、直流レベル）の双方を含む概念であってよい。また、遅延回路１３４は、プログラマブルデバイス１２０の出力論理データを遅延させてよい。アナログ回路における増幅率、遅延量等の特性は、制御部１０から与えられる制御信号により制御されてよい。【００４４】
このような構成により、プログラマブルデバイス１２０の出力論理データに応じたアナログ信号を生成することができる。なお、アナログ回路は、プログラマブルデバイス１２０の一部のピンに対応して設けられてよい。これにより、回路ブロック１１０は、アナログ信号およびデジタル信号の双方を入出力することができる。【００４５】
また、レベル可変回路１３２は、被試験デバイス３１０から信号を受け取る入出力回路１３０と、被試験デバイス３１０との間に設けられてよい。この場合、被試験デバイス３１０のアナログ出力信号を、プログラマブルデバイス１２０の特性に応じた信号レベルに変換することができる。このため、アナログ端子およびデジタル端子が混在する被試験デバイス３１０を試験することができる。【００４６】
また、レベル可変回路１３２は、入出力回路１３０に含まれていてもよい。この場合、一部の入出力回路１３０が、レベル可変回路１３２を有してよく、全ての入出力回路１３０が、レベル可変回路１３２を有してもよい。【００４７】
図５は、回路ブロック１１０の他の構成例を示す図である。本例の回路ブロック１１０は、図２に示した回路ブロック１１０の構成に加え、アナログ信号を生成または測定する試験回路１４０を更に有する。試験回路１４０は、被試験デバイス３１０のアナログ端子に対応する入出力回路１３０に接続される。また、プログラマブルデバイス１２０は、被試験デバイス３１０のデジタル端子に対応する入出力回路１３０に接続される。【００４８】
このような構成により、アナログ端子およびデジタル端子が混在する被試験デバイス３１０を試験することができる。なお、試験回路１４０およびプログラマブルデバイス１２０は、同期して動作してよい。これらの回路には、制御部１０から共通の動作クロックが与えられてよい。【００４９】
図６は、回路ブロック１１０の他の構成例を示す図である。本例の回路ブロック１１０は、図２に示した回路ブロック１１０の構成に加え、複数の試験回路１４０を更に有する。本例の試験回路１４０は、従来の試験回路と同一の試験を行う回路であってよい。例えば試験回路１４０は、それぞれアナログ試験、ロジック試験（ファンクション試験）、ＲＦ試験（高周波試験）、メモリ試験等を行う回路であってよい。【００５０】
複数の試験回路１４０は、配線１１４を介して共通のプログラマブルデバイス１２０に電気的に接続される。プログラマブルデバイス１２０は、与えられるプログラムデータに応じて、複数の試験回路１４０および複数の入出力回路１３０との間の接続関係を変更する。プログラマブルデバイス１２０の設定を変更することで、ピン配置が異なる被試験デバイス３１０を、同一の試験装置２００で試験することができる。【００５１】
図７は、試験用基板１００の他の構成例を示す図である。図１から図６においては、それぞれの被試験デバイス３１０に対して、プログラマブルデバイス１２０が設けられる例を説明したが、本例の試験用基板１００は、複数の被試験デバイス３１０に対して、共通のプログラマブルデバイス１２０が設けられる。【００５２】
例えば、本例の回路ブロック１１０は、プログラマブルデバイス１２０が設けられなくてよい。試験用基板１００において、プログラマブルデバイス１２０は、回路ブロック１１０とは異なる領域に設けられる。プログラマブルデバイス１２０は、試験用基板１００の中央に設けられてよく、また、試験用基板１００の端部に設けられてもよい。また、プログラマブルデバイス１２０は、試験用基板１００の裏面に設けられてもよい。また、試験用基板１００を複数に分割したそれぞれの領域ごとに、一つのプログラマブルデバイス１２０が設けられてもよい。【００５３】
プログラマブルデバイス１２０は、配線１１６を介して、それぞれの回路ブロック１１０と電気的に接続され、共通の信号を供給する。例えば、プログラマブルデバイス１２０は、回路ブロック１１０が生成すべき試験信号の論理パターンを生成してよい。プログラマブルデバイス１２０が出力する信号は、プログラムデータにより変更することができる。これにより、多様な試験を行うことができる。【００５４】
図８は、試験用基板１００の製造方法の一例を示すフローチャートである。本例の製造方法は、図１から図７に関連して説明したプログラマブルデバイス１２０、試験回路１４０、および、入出力回路１３０を光学露光により形成する。そして、図１から図７に関連して説明した配線１１２、１１４、１１６の少なくとも一部を、電子ビーム露光により形成する。【００５５】
つまり、プログラマブルデバイス１２０等の試験リソースを、マスクを用いた光学露光により形成することで、これらの試験リソースを有する複数の試験用基板１００を容易に製造することができる。そして、被試験デバイス３１０のピン配置等に基づいて、これらの間の配線を電子ビームで形成することで、被試験デバイス３１０の品種に対応した試験用基板を製造することができる。【００５６】
例えば、図６に関連して説明した試験用基板１００を製造する場合、プログラマブルデバイス１２０と、アナログの試験信号を生成する試験回路１４０と、被試験デバイス３１０の複数の端子と対応して設けられ、それぞれ対応する端子と電気的に接続される複数の入出力回路１３０とを、光学露光により形成する（Ｓ５００、Ｓ５０２、Ｓ５０４）。これらの回路は、いずれの順番で形成してもよい。【００５７】
そして、プログラマブルデバイス１２０および入出力回路１３０を接続する配線、ならびに、試験回路１４０および入出力回路１３０を接続する配線の少なくとも一部を、試験すべき被試験デバイス３１０の種類に応じて電子ビーム露光により形成する（Ｓ５０６）。これにより、被試験デバイス３１０のピン配置に応じて、プログラマブルデバイス１２０等と入出力回路１３０との接続関係を調整することができる。【００５８】
当該製造方法によれば、被試験デバイス３１０の品種ごとに、光学露光用のマスクを作成しなくともよいので、製造コストを低減することができる。また、被試験デバイス３１０の品種ごとに、回路ブロック１１０のすべての回路を電子ビーム露光で形成する場合に比べ、製造期間を短縮することができる。【００５９】
以上、発明を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【図１】
0005475674.tif 000002
【図２】
0005475674.tif 000003
【図３】
0005475674.tif 000004
【図４】
0005475674.tif 000005
【図５】
0005475674.tif 000006
【図６】
0005475674.tif 000007
【図７】
0005475674.tif 000008
【図８】
0005475674.tif 000009