(57)【特許請求の範囲】
【請求項１】
第１の電極層及び第２の電極層からなる一対の電極間に有機化合物を含む層を有する記憶素子、半導体素子、及びアンテナを有する素子層と、前記素子層上に形成された吸湿材を含む封止層と、を有する積層体が、可撓性を有する１枚の紙の内部に漉き込まれ、
前記有機化合物を含む層は、前記第１の電極層と前記有機化合物との間に、バッファ層を有し、
前記バッファ層は絶縁物であり、
前記バッファ層は、分散された複数の島状、縞状又は網目状の形状を有することを特徴とする紙。
【請求項２】
請求項１において、
前記吸湿材は、前記封止層を構成する高分子材料、無機シロキサンポリマー又は有機シロキサンポリマーに対して、５〜１５ｗｔ％の割合で、前記封止層に含まれていることを特徴とする紙。
【請求項３】
請求項１または請求項２において、
前記吸湿材は、溶融シリカ、結晶シリカ、アルミナ、窒化珪素、窒化アルミニウム、窒化ホウ素、ゼオライト、アルカリ土類金属の酸化物、硫酸塩、または高吸水性ポリマーで形成される粒子であることを特徴とする紙。
【請求項４】
請求項３において、
前記吸湿材の表面は、細孔を有することを特徴とする紙。
【請求項５】
請求項１乃至４のいずれか一項において、
前記有機化合物は、正孔輸送性又は電子輸送性を有することを特徴とする紙。
【請求項６】
請求項１乃至５のいずれか一項において、
前記紙は、紙幣、証書類、または無記名債券類であることを特徴とする紙。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機化合物を含む層を有する記憶素子を備えた記憶装置及び半導体装置に関する。
【背景技術】
【０００２】
近年、制御回路や記憶回路等に有機化合物を用いた有機薄膜トランジスタや記憶素子等の開発が盛んに行われている（例えば特許文献１）。
【０００３】
また、絶縁表面上に複数の回路が集積され、様々な機能を有する半導体装置の開発が進められている。また、アンテナを設けることにより、無線によるデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置は、無線チップ（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグともよばれる）とよばれ、既に一部の市場で導入されている。
【０００４】
現在実用化されているこれらの半導体装置の多くは、Ｓｉ等の半導体を用いた回路（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップとも呼ばれる）とアンテナとを有し、当該ＩＣチップは記憶回路（メモリとも呼ぶ）や制御回路等から構成されている。
【特許文献１】特開２００６−１４８０８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１で示すような有機化合物を含む層を有する記憶素子は、使用される環境によりダメージを受ける恐れがあり、その結果、記憶装置及び半導体装置の記憶機能、具体的には書込み特性、読み出し特性、記憶保持特性等の信頼性の低下を招く恐れがある。
【０００６】
上記問題を鑑み、本発明は、有機化合物を含む層を有する素子が設けられた記憶装置及び半導体装置において、フレキシブルで記憶機能の信頼性の高い記憶装置及び半導体装置を提供する。
【課題を解決するための手段】
【０００７】
第１の電極層及び第２の電極層からなる一対の電極間に有機化合物を含む層を有する記憶素子と、当該記憶素子を有する素子層と、素子層上に形成される封止層を有し、封止層には吸湿材が含まれていることを特徴とする記憶装置である。
【０００８】
また、第１の電極層及び第２の電極層からなる一対の電極間に有機化合物を含む層を有する記憶素子と、当該記憶素子及び半導体素子を有する素子層と、素子層上に形成される封止層とを有し、封止層には吸湿材が含まれていることを特徴とする半導体装置である。
【０００９】
吸湿材としては、溶融シリカ、結晶シリカ、アルミナ、窒化珪素、窒化アルミニウム、窒化ホウ素、ゼオライト、アルカリ土類金属の酸化物、金属の硫酸塩、または高吸水性ポリマーの粒子で形成される。吸湿材の粒径は、粒径１μｍ以上１００μｍ以下、好ましくは５μｍ以上３０μｍ以下、更に好ましくは５μｍ以上１０μｍ以下である。
【００１０】
封止層としては、フッ素含有ポリマー―、ポリオレフィン、ポリアクリロニトリル、ポリアミド、ポリエステル、エポキシ樹脂の高分子材料で形成される。
【００１１】
また、半導体素子としては、ＭＯＳトランジスタ、薄膜トランジスタ、有機半導体トランジスタ等のトランジスタ、容量素子、抵抗素子等がある。また、素子層には、アンテナを含んでもよい。
【００１２】
また、本発明の記憶装置及び半導体装置は情報を記憶する機能を有する。また、本発明の記憶装置及び半導体装置は、無線信号により命令やデータの送受信を行うと共に、当該無線信号で送受信した情報や、命令による処理結果を記憶する機能を有する。
【発明の効果】
【００１３】
本発明の記憶装置及び半導体装置は、第１の電極層及び第２の電極層からなる一対の電極間に有機化合物を含む層を有する記憶素子と、記憶素子を有する素子層と、素子層上に形成される封止層を有し、当該封止層には吸湿材が含まれている。封止層に吸湿材が含まれていることにより、記憶装置または半導体装置に曝される雰囲気中の水分が封止層に侵入しても、封止層に含まれる吸湿材で当該水分を吸収することができる。このため、第１の電極層及び第２の電極層からなる一対の電極間に有機化合物を含む層を有する記憶素子が、水分に接触することを低減することが可能である。
【００１４】
この結果、第１の電極、第２の電極、有機化合物を含む層等が水分や蒸気により劣化することを低減することが可能である。また、記憶素子の記憶保持特性の経年変化を抑制することが可能であり、記憶機能の信頼性の高い記憶装置及び半導体装置を作製することができる。また、素子層及び封止層を可撓性基板上に設けることにより、極めて薄く、フレキシブルで、且つ記憶保持能力の信頼性の高い記憶装置及び半導体装置を作製することができる。
【発明を実施するための最良の形態】
【００１５】
本発明の実施の形態について図面を参照して説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
【００１６】
（実施の形態１）
本実施の形態では、本発明の記憶装置の主要な構成について示す。代表的形態として、記憶素子が設けられたメモリセルを有する記憶装置を図１、２、及び４を用いて説明する。なお、各メモリ素子は、第１の電極層及び第２の電極層からなる一対の電極間に有機化合物を含む層を有しており、メモリセルは記憶装置内でマトリクス状に配列されている。また、記憶素子の構造については、図３を用いて説明する。
【００１７】
図４（Ａ）に示すように、記憶装置１２７はメモリセルアレイ１３２及びメモリセルアレイを駆動する駆動回路を有する。メモリセルアレイ１３２には、メモリセル２１がマトリクス状に設けられている。メモリセル２１は、記憶素子１０７を有する（図１参照。）。記憶素子１０７は、基板１０１上に、第１の方向に延びた第１の電極層１０３と、第１の電極層１０３を覆う有機化合物を含む層１０５と、第１の方向と交差する第２の方向に延びた第２の電極層１０６とを有する。また、第２の電極層１０６を覆うように、保護膜として機能する絶縁層を設けてもよい。
【００１８】
図４（Ａ）に示すメモリセルアレイ１３２の断面構造について、図１及び２を用いて説明する。
【００１９】
図１に示すように、基板１０１上に下地膜として機能する絶縁層１０２が形成される。絶縁層１０２上に第１の電極層１０３が形成され、第１の電極層１０３及び下地膜として機能する絶縁層１０２上に、絶縁層（または隔壁）１０４が形成される。なお、絶縁層（または隔壁）１０４は第１の電極層１０３を露出するように開口部が形成される。絶縁層（または隔壁）１０４及び第１の電極層上に有機化合物を含む層１０５が形成される。有機化合物を含む層１０５、絶縁層（または隔壁）１０４、及び下地膜として機能する絶縁層１０２上に第２の電極層１０６が形成される。
【００２０】
第１の電極層１０３、有機化合物を含む層１０５、及び第２の電極層１０６により、記憶素子１０７を構成する。ここでは、下地膜として機能する絶縁層１０２から第２の電極層１０６までの積層物を素子層１１０という。
【００２１】
また、素子層１１０上に吸湿材１０８を含む封止層１１１が形成される。
【００２２】
封止層１１１は、塗布法を用いて組成物を塗布し、加熱または光照射による硬化により形成することが好ましい。封止層１１１は、後の剥離工程での保護層として設けるため、表面の凹凸の少ない絶縁層であることが好ましい。このような絶縁層は、塗布法により形成することができる。
【００２３】
塗布法を用いて形成された封止層１１１は、フッ素含有ポリマー、ポリオレフィン、ポリアクリロニトリル、ポリアミド、ポリエステル、エポキシ樹脂、あるいはシロキサンポリマーを出発材料として形成された、シリカガラスに代表される無機シロキサンポリマー、又はアルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーに代表される、珪素上の水素がメチル基やフェニル基のような有機基によって置換された有機シロキサンポリマーで形成される。
【００２４】
フッ素含有ポリマーの代表例としては、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリビニデンフルオライド、エチレン−テトラフルオロエチレン共重合体等がある。
【００２５】
ポリオレフィンの代表例としては、ポリエチレン、ポリプロピレン、ポリブタジエン、ポリイソプレン、ポリスチレン等の重合体およびこれらの共重合体がある。
【００２６】
エポキシ樹脂の代表例としては、クレゾールノボラック型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、ブロム含有エポキシ樹脂、ナフタレン環を有するエポキシ樹脂等がある。
【００２７】
吸湿材１０８としては、粒径１μｍ以上１００μｍ以下、好ましくは５μｍ以上３０μｍ以下、更に好ましくは５μｍ以上１０μｍ以下の吸湿性の高い粒子を用いることができる。吸湿性の高い粒子の代表例としては、溶融シリカ、結晶シリカ、アルミナ、窒化珪素、窒化アルミニウム、窒化ホウ素、ゼオライト、アルカリ土類金属の酸化物、金属の硫酸塩、高吸水性ポリマー等の粒子がある。
【００２８】
アルカリ土類金属の酸化物の代表例としては、酸化カルシウム、酸化バリウム、酸化マグネシウム、酸化ストロンチウム等がある。
【００２９】
金属の硫酸塩の代表例としては、硫酸リチウム、硫酸ナトリウム、硫酸カルシウム、硫酸マグネシウム、硫酸コバルト、硫酸ガリウム、硫酸チタン、硫酸ニッケル等がある。
【００３０】
高吸水性ポリマーの代表例としては、ポリビニルアルコールやポリビニルピロリドン等のビニルポリマー、或いはポリエーテル、ポリエステル、ポリアミドなどの縮合系ポリマー等がある。なお、高吸水性ポリマーとは、水に溶けることなく、自重の１〜数１００倍もの水を吸収し、且つ保持する能力を有するポリマーである。
【００３１】
また、吸湿材１０８の形状は、球状、柱状、または多面体等である。また、水分を吸着する面積を増大させるため、表面が凹凸状であってもよい。また、吸湿材の表面に細孔が形成されていてもよい。
【００３２】
また、封止層１１１における吸湿材１０８の割合は限定的ではないが、封止層１１１を形成する高分子材料、無機シロキサンポリマー、有機シロキサンポリマーに対して１〜２０ｗｔ％、さらには５〜１５ｗｔ％含まれることが好ましい。
【００３３】
封止層１１１に吸湿材１０８が含まれることによって、封止層１１１が吸収した水分を吸湿材１０８で吸着、吸収することが可能である。このため、記憶装置の外気に含まれる水分が第１の電極層、第２の電極層、有機化合物を含む層等が形成されている素子層１１０に侵入することを抑制することが可能であり、これらの劣化を防ぐことができる。
【００３４】
ここでは、封止層１１１は、吸湿材１０８として酸化カルシウム粒子が含まれたエポキシ樹脂を塗布法により塗布し、乾燥し焼成して形成する。
【００３５】
基板１０１としては、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いる。上記に挙げた基板１０１には、大きさや形状に制約がないため、例えば、基板１０１として、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。この利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。
【００３６】
下地膜として機能する絶縁層１０２は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、無機化合物を用いて単層又は多層で形成する。無機化合物の代表例としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等がある。なお、下地膜として機能する絶縁層１０２に、窒化珪素、窒化酸化珪素、酸化窒化珪素等を用いることにより、後に形成される素子層へ水分や、酸素、二酸化炭素等の気体が外部から侵入することを防止することができる。
【００３７】
さらには、下地膜として機能する絶縁層１０２を積層構造としても良い。例えば、無機化合物を用いて積層してもよく、代表的には、酸化珪素、窒化酸化珪素、及び酸化窒化珪素を積層して形成しても良い。
【００３８】
第１の電極層１０３は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法、電解メッキ法、無電解メッキ法等を用い、導電性の高い金属、合金、化合物等からなる単層または多層構造を用いて形成することができる。
【００３９】
第１の電極層１０３としては、インジウム錫酸化物（以下、ＩＴＯと示す）、または酸化珪素を含有したインジウム錫酸化物、２〜２０ａｔｏｍｉｃ％の酸化亜鉛（ＺｎＯ）を含む酸化インジウム等が挙げられる。また、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（例えば、窒化チタン、窒化タングステン、窒化モリブデン）等を用いることも可能である。
【００４０】
また、第１の電極層１０３としては、リチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、およびマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、アルミニウム（Ａｌ）およびこれらのいずれかを含む合金、ユーロピウム（Ｅｕ）、イッテルビウム（Ｙｂ）等の希土類金属およびこれらのいずれかを含む合金等が挙げられる。
【００４１】
また、第１の電極層１０３として、スズ合金で形成することができる。スズ合金の代表例としては、スズ及び銀の合金、スズ及びビスマスの合金、スズ及びアンチモンの合金、スズ及び銅の合金、スズ及び金の合金、スズ及び亜鉛の合金、スズ及びインジウムの合金等がある。
【００４２】
有機化合物を含む層１０５は、蒸着法、電子ビーム蒸着法、塗布法等を用いて形成することができる。
【００４３】
ここでは、５０〜２００ｎｍのチタン層をスパッタリング法により成膜した後、フォトリソグラフィ法により所望の形状にエッチングして第１の電極層１０３を形成する。次に、蒸着法によりＮＰＢで形成される有機化合物を含む層を形成する。
【００４４】
第２の電極層１０６は、蒸着法、スパッタリング法、ＣＶＤ法、印刷法、塗布法等を用いて形成することができる。第２の電極層１０６は、第１の電極層１０３と同様の材料を適宜用いて形成することができる。また、第２の電極層１０６は、スズ合金で形成することができる。スズ合金の代表例としては、スズ及び銀の合金、スズ及びビスマスの合金、スズ及びアンチモンの合金、スズ及び銅の合金、スズ及び金の合金、スズ及び亜鉛の合金、スズ及びインジウムの合金等がある。さらには、銀、ビスマス、アンチモン、銅、金、亜鉛、及びインジウムから選ばれる複種類の元素及びスズとの合金を用いて第２の電極層１０６を形成してもよい。
【００４５】
また、第２の電極層１０６を積層構造とすることもできる。代表的には、第１の層としてスズ合金層を形成した後、第２の層としてチタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、または金属材料の窒化物（例えば、窒化チタン、窒化タングステン、窒化モリブデン）等の金属層を形成してもよい。第２の層を形成することで、記憶素子にデータを書き込むときに高電流の通電が生じた場合、第１の層であるスズ合金層が剥れることを防止することができる。
【００４６】
ここでは、蒸着法によりスズ及び銀を同時に蒸着して、スズ及び銀合金で第２の電極層１０６を形成する。
【００４７】
ここで、記憶素子１０７のより具体的な構造について図３を用いて以下に示す。
【００４８】
図３（Ａ）に示すように、第１の電極層１０３及び第２の電極層１０６に印加された電圧により、結晶状態や導電性、形状が変化するような有機化合物を含む層１０５を形成することで、記憶素子１０７が形成される。第１の電極層１０３及び第２の電極層１０６に印加された電圧により、有機化合物を含む層１０５の結晶状態や導電性、形状が変化することで、記憶素子の電気抵抗が変化する。当該変化を用いて、０または１のデータを記録することができる。
【００４９】
ここでは、有機化合物を含む層１０５は有機化合物層３００で形成される。なお、有機化合物層３００は、単層の有機化合物層または複数の有機化合物層で形成することができる。
【００５０】
有機化合物を含む層１０５の厚さは、第１の電極層１０３及び第２の電極層１０６への電圧印加により記憶素子の電気抵抗が変化する厚さが好ましい。有機化合物を含む層１０５の代表的な膜厚は、１ｎｍから１００ｎｍ、好ましくは１０ｎｍから６０ｎｍ、更に好ましくは５〜３０ｎｍである。
【００５１】
有機化合物層３００は、正孔輸送性を有する有機化合物又は電子輸送性を有する有機化合物を用いて形成することができる。
【００５２】
正孔輸送性の有機化合物としては、例えば、フタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）の他、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、１，３，５−トリス［Ｎ，Ｎ−ジ（ｍ−トリル）アミノ］ベンゼン（略称：ｍ−ＭＴＤＡＢ）、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ビス（３−メチルフェニル）−１，１’−ビフェニル−４，４’−ジアミン（略称：ＴＰＤ）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）、４，４’−ビス｛Ｎ−［４−ジ（ｍ−トリル）アミノ］フェニル−Ｎ−フェニルアミノ｝ビフェニル（略称：ＤＮＴＰＤ）、４，４’−ビス［Ｎ−（４−ビフェニリル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＢＢＰＢ）、４，４’，４’’−トリ（Ｎ−カルバゾリル）トリフェニルアミン（略称：ＴＣＴＡ）などが挙げられるが、これらに限定されることはない。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。
【００５３】
電子輸送性を有する有機化合物としては、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール、チアゾール配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。
【００５４】
なお、上記範囲外の移動度を有する物質であっても良く、例えば２，３−ビス（４−ジフェニルアミノフェニル）キノキサリン（略称：ＴＰＡＱｎ）、９−［４−（Ｎ−カルバゾリル）］フェニル−１０−フェニルアントラセン（以下、ＣｚＰＡと記す。）等を用いて形成してもよい。
【００５５】
また、有機化合物層３００は上記に示す有機化合物を複数混合して形成してもよい。また、上記に示す有機化合物を積層して形成してもよい。
【００５６】
また、有機化合物層３００は、正孔輸送性もしくは電子輸送性を有する有機化合物に絶縁物が混合されていても良い。なお、絶縁物は、均一に分散されている必要はない。絶縁物を混合することにより、有機化合物層３００のモルフォロジーを向上することができる。よって、部分的な膜の結晶化を抑制することができるため、さらに記憶素子毎の挙動のばらつきを抑制することができる。
【００５７】
また、図３（Ｂ）に示すように、有機化合物を含む層１０５として、有機化合物層３００及びバッファ層３０１で形成してもよい。バッファ層３０１は、熱的及び化学的に安定な無機化合物または有機化合物で形成する。代表的には、無機絶縁物、無機半導体、または有機絶縁物で形成する。
【００５８】
バッファ層３０１が無機絶縁物または有機絶縁物の場合は、トンネル効果により第１の電極層または第２の電極層から有機化合物層へ、正孔又は電子の電荷を注入する層である。バッファ層３０１は、所定の電圧において、トンネル効果により有機化合物層３００へ電荷を注入することが可能な厚さで形成する。バッファ層３０１の代表的な厚さは、０．１ｎｍ以上４ｎｍ以下、好ましくは０．１ｎｍ以上２ｎｍ以下の絶縁層である。バッファ層３０１の膜厚は、０．１ｎｍ以上４ｎｍ以下と極めて薄いため、バッファ層３０１においてトンネル効果が生じ、有機化合物層３００への電荷注入性が高まる。このため、バッファ層３０１は、厚さが４ｎｍより厚くなると、バッファ層３０１におけるトンネル効果が生じず、有機化合物層３００への電荷注入が困難となり、記憶素子の書き込み時の印加電圧が上昇する。
【００５９】
バッファ層３０１を形成する無機絶縁物の代表例としては、酸化リチウム、酸化ナトリウム、酸化カリウム、酸化ルビジウム、酸化ベリリウム、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム、酸化バリウム、酸化セシウム、酸化ジルコニウム、酸化ハフニウム、酸化フランシウム、酸化タンタル、酸化テクネチウム、酸化マンガン、酸化鉄、酸化コバルト、酸化パラジウム、酸化銀、アルミナ、酸化ガリウム、酸化ビスマス等に代表される絶縁性を有する酸化物が挙げられる。
【００６０】
また、バッファ層３０１を形成する無機絶縁物の代表例としては、フッ化リチウム、フッ化ナトリウム、フッ化カリウム、フッ化セシウム、フッ化ベリリウム、フッ化マグネシウム、フッ化カルシウム、フッ化ストロンチウム、フッ化バリウム、フッ化アルミニウム、フッ化銀、フッ化マンガン等に代表される絶縁性を有するフッ化物、塩化リチウム、塩化ナトリウム、塩化カリウム、塩化セシウム、塩化ベリリウム、塩化カルシウム、塩化バリウム、塩化アルミニウム、塩化スズ、塩化銀、塩化亜鉛、塩化チタン、塩化ストロンチウム、塩化鉄、塩化パラジウム、塩化アンチモン、塩化ストロンチウム、塩化タリウム、塩化銅、塩化マンガン、塩化ルテニウム等に代表される絶縁性を有する塩化物、臭化カルシウム、臭化セシウム、臭化銀、臭化バリウム、臭化リチウム等に代表される絶縁性を有する臭化物、ヨウ化ナトリウム、ヨウ化カリウム、ヨウ化バリウム、ヨウ化タリウム、ヨウ化銀、ヨウ化チタン、ヨウ化カルシウム、ヨウ化珪素、ヨウ化セシウム等に代表される絶縁性を有するヨウ化物が挙げられる。
【００６１】
また、バッファ層３０１を形成する無機絶縁物の代表例としては、炭酸リチウム、炭酸カルシウム、炭酸ナトリウム、炭酸マンガン、炭酸ストロンチウム、炭酸バリウム、炭酸鉄、炭酸コバルト、炭酸ニッケル、炭酸銅、炭酸銀、炭酸亜鉛等に代表される絶縁性を有する炭酸塩、硫化リチウム、硫化カルシウム、硫化ナトリウム、硫化マグネシウム、硫化ストロンチウム、硫化バリウム、硫化チタン、硫化ジルコニウム、硫化マンガン、硫化鉄、硫化コバルト、硫化ニッケル、硫化銅、硫化銀、硫化亜鉛、硫化アルミニウム、硫化インジウム、硫化スズ、硫化アンチモン、硫化ビスマス等に代表される絶縁性を有する硫酸塩、硝酸リチウム、硝酸カリウム、硝酸ナトリウム、硝酸マグネシウム、硝酸カルシウム、硝酸ストロンチウム、硝酸バリウム、硝酸チタン、硝酸ジルコニウム、硝酸マンガン、硝酸鉄、硝酸コバルト、硝酸ニッケル、硝酸銅、硝酸銀、硝酸亜鉛、硝酸アルミニウム、硝酸インジウム、硝酸スズ等に代表される絶縁性を有する硝酸塩、窒化アルミニウム、窒化珪素等に代表される絶縁性を有する窒化物が挙げられる。
【００６２】
なお、バッファ層３０１を無機絶縁物で形成する場合、バッファ層３０１の膜厚は、０．１ｎｍ以上４ｎｍ以下が好ましい。絶縁層の膜厚が４ｎｍ以上になると、書き込み時の印加電圧が上昇する。
【００６３】
バッファ層３０１を形成する有機絶縁物の代表例としては、ポリイミド、アクリル樹脂、ポリアミド、ベンゾシクロブテン樹脂、ポリエステル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、フラン樹脂、ジアリルフタレート樹脂等に代表される有機化合物が挙げられる。
【００６４】
バッファ層３０１を形成する無機半導体の代表例としては、シリコン、ゲルマニウム、酸化モリブデン、酸化スズ、酸化ビスマス、酸化バナジウム、酸化チタン、酸化鉄、酸化クロム、酸化銅、酸化マンガンシリコン、酸化ニッケル、酸化亜鉛、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、酸化インジウム、リン化インジウム、窒化インジウム、硫化カドミウム、テルル化カドミウム、チタン酸ストロンチウムなどの半導体を用いることができる。なお、バッファ層３０１は必ずしも一種の半導体から構成される必要はなく、複数の半導体材料が混合されていても良い。
【００６５】
なお、バッファ層３０１を無機半導体で形成する場合、バッファ層３０１の膜厚は、０．１ｎｍ以上であれば特に限定されず、例えば１０ｎｍ以下の薄い膜厚でも良いし、それ以上であっても良い。
【００６６】
また、バッファ層３０１は異なる無機絶縁物、有機絶縁物、半導体で形成された層を単層で設けてもよいし、異なる無機絶縁物、有機絶縁物、半導体で形成された層を積層させて複数層としても良い。例えば、無機絶縁物層及び半導体層の積層、無機絶縁物層及び有機絶縁物層の積層、有機絶縁物層及び半導体層の積層等を適宜用いることができる。
【００６７】
バッファ層３０１の形成方法としては、蒸着法、電子ビーム蒸着法、スパッタリング法、ＣＶＤ法等を用いることができる。また、スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法等を用いることができる。
【００６８】
また、図３（Ｃ）に示すように、有機化合物を含む層１０５として、有機化合物層３００及び凹凸を有する連続的なバッファ層３０２を用いて形成してもよい。但し、バッファ層の凸部における厚さは０．１ｎｍ以上１０ｎｍ以下、好ましくは２ｎｍ以上８ｎｍ以下、凹部における厚さは、０．１ｎｍ以上４ｎｍ未満、好ましくは０．１ｎｍ以上２ｎｍ未満であることが好ましい。
【００６９】
また、図３（Ｄ）に示すように、有機化合物を含む層１０５として、有機化合物層３００及び分散された非連続な絶縁層３０３を用いて形成してもよい。非連続な絶縁層３０３は、島状、縞状、網目状等の形状を有してもよい。
【００７０】
更には、バッファ層３０１〜３０３の代わりに、絶縁性粒子を設けてもよい。このときの絶縁性粒子は、粒径は０．１ｎｍ以上４ｎｍ以下であることが好ましい。
【００７１】
なお、図３（Ｂ）〜（Ｄ）では、第１の電極層１０３及び有機化合物層３００の間にバッファ層３０１〜３０３を設けたが、第２の電極層１０６及び有機化合物層３００の間にバッファ層３０１〜３０３を設けてもよい。
【００７２】
さらには、図３（Ｅ）に示すように、第１の電極層１０３及び有機化合物層３００の間と、有機化合物層３００及び第２の電極層１０６の間に、上記バッファ層３０１〜３０３または絶縁性粒子を設けてもよい。
【００７３】
第１の電極層１０３及び有機化合物層３００の間、または有機化合物層３００及び第２の電極層１０６の間に、厚さが４ｎｍ以下、好ましくは２ｎｍ以下の無機絶縁物または有機絶縁物で形成されるバッファ層を設けることにより、当該絶縁層にトンネル電流が流れるため、記憶素子の書き込み時の印加電圧及び電流値のばらつきを低減することが可能である。また、第１の電極層１０３及び有機化合物層３００の間、または有機化合物層３００及び第２の電極層１０６の間に、厚さが４ｎｍ以下、好ましくは２ｎｍ以下の無機絶縁物または有機絶縁物で形成されるバッファ層を設けることにより、トンネル効果による電荷注入性が上昇し、有機化合物層３００の膜厚を厚くすることが可能であり、初期状態でのショートを防止することが可能である。この結果、記憶装置及び半導体装置の信頼性を向上させることが可能である。
【００７４】
また、上記構成とは異なる構成として、第１の電極層１０３及び有機化合物を含む層１０５の間、もしくは第２の電極層１０６と有機化合物を含む層１０５の間に、整流作用を有する素子を設けてもよい（図３（Ｆ））。整流作用を有する素子とは、代表的には、ショットキーダイオード、ＰＮ接合を有するダイオード、ＰＩＮ接合を有するダイオード、あるいはゲート電極とドレイン電極を接続したトランジスタ等がある。もちろん、他の構成のダイオードでも構わない。ここでは、第１の電極層１０３と有機化合物を含む層１０５の間に、半導体層３０４、３０５を含むＰＮ接合ダイオード３０６を設けた場合を示す。半導体層３０４、３０５のうち、一方はＮ型半導体であり、他方はＰ型半導体である。このように整流作用を有する素子を設けることにより、読み出し特性や書き込み特性を向上させることができる。
【００７５】
また、基板上に形成した素子層及び封止層を剥して、図２（Ａ）に示すような、可撓性を有する記憶装置１１３としてもよい。この場合、下地膜として機能する絶縁層１０２を、パッシベーション効果の有する層で形成することが好ましい。代表的な絶縁層１０２としては、窒化珪素層、窒化酸化珪素層を用いて形成することが好ましい。
【００７６】
基板上に形成した素子層及び封止層を剥すために、基板及び下地膜として機能する絶縁層１０２の間に剥離層を形成することが好ましい。換言すると、基板から素子層及び封止層を容易に剥すために剥離層を用いることが好ましい。
【００７７】
剥離層としては、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、及び珪素（Ｓｉ）の中から選択された元素、又は元素を主成分とする合金、又は元素を主成分とする化合物（代表的には、酸化物または窒化物）からなる層を、単層は複数の層を積層させて形成する。珪素を剥離層として用いる場合には、珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
【００７８】
剥離方法の一例としては、剥離層として上記金属のいずれかで形成される金属層及び当該金属酸化物層を形成し、剥離層を有する基板１０１及び素子層１１０を物理的手段により剥離する方法がある。物理的手段とは、力学的手段または機械的手段を指し、何らかの力学的エネルギー（機械的エネルギー）を半導体装置へ与える手段を指している。物理的手段は、代表的には機械的な力を加えること（例えば人間の手や把持具による剥離や、ローラを回転させる分離処理）である。
【００７９】
また、他の剥離方法の一例としては、基板と素子層との間に、剥離層として水素を含む非晶質珪素層を設け、レーザ光の照射により非晶質珪素層に含まれる水素ガスを放出させて基板を剥離する方法がある。
【００８０】
また、他の剥離方法の一例としては、基板と素子層との間に金属層及び金属酸化物層を有する剥離層を形成し、当該金属酸化物層を結晶化により脆弱化し、剥離層を液体のエッチャントやＮＦ３、あるいはＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによりエッチングで除去する方法がある。
【００８１】
また、他の剥離方法の一例としては、素子層１１０及び封止層１１１が形成された基板１０１のみを機械的に削除する、又は基板１０１をエッチングで除去する方法がある。
【００８２】
また、他の剥離方法の一例としては、基板１０１と素子層１１０との間に剥離層として金属層及び金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化し、金属層の一部を液体のエッチャントやＮＦ３、あるいはＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによりエッチングで除去した後、上記物理的方法を用いて脆弱化された金属酸化物層において物理的に剥離する方法がある。
【００８３】
さらには、図２（Ｂ）に示すように、下地膜として機能する絶縁層１０２に可撓性基板１２０を接着材１２２を用いて貼りあわせて記憶装置１２８を形成してもよい。これにより、可撓性基板１２０上に素子層１１０及び封止層１１１が設けられる。このような記憶装置１２８は、薄型であり、且つ機械的強度の高い記憶装置である。
【００８４】
可撓性基板１２０としては、可撓性を有する基板を用いることが好ましく、薄くて軽いものが好ましい。代表的には、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等のプラスチック基板、繊維質な材料からなる紙、セラミックシート等を用いることができる。当該基板を用いる場合、封止層１１１と可撓性基板１２０との間に接着材１２２を設けて、封止層１１１及び可撓性基板１２０を貼りあわせる。
【００８５】
また、可撓性基板１２０として、繊維質な材料からなる紙または基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム等）と、接着性有機樹脂フィルム（アクリル樹脂、エポキシ樹脂等）との積層フィルムなどを用いることもできる。当該基板を用いる場合、可撓性基板１２０及び絶縁層１０２を熱圧着し、接着性有機樹脂フィルムを可塑化させた後、硬化させることで、積層フィルムに絶縁層１０２を固着させることができる。この場合は、絶縁層１０２及び可撓性基板１２０の間に接着材１２２を別途設ける必要は無い。
【００８６】
素子層１１０または封止層１１１の一方の面に可撓性基板を有することで、このような記憶装置１２８の機械的強度を高めることが可能である。
【００８７】
また、図２（Ｃ）に示すように、封止層１１１に接着材１２３を用いて可撓性基板１２５を貼り付けて、記憶装置１２６を形成することができる。即ち、可撓性基板１２０、１２５によって素子層１１０及び封止層１１１が封止されている。
【００８８】
このような記憶装置１２６は素子層及び封止層１１１の周囲が可撓性基板で封止されているため、機械的強度及び外部環境に対する耐性を高めることが可能である。
【００８９】
次に、上記で示す記憶装置のデータの書き込み動作及び読み出し動作について図４を用いて示す。
【００９０】
図４（Ａ）に示すように、メモリセル２１は、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続される第１の電極層と、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続される第２の電極層と、有機化合物を含む層とを有する。有機化合物を含む層は、第１の電極層と第２の電極層の間に設けられる。
【００９１】
メモリセルにデータの書き込みを行う際の動作について説明する。データの書き込みは、電気的作用によりデータの書き込みを行う場合について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
【００９２】
メモリセル２１にデータ「１」を書き込む場合、まず、デコーダ１３３、１３４およびセレクタ１３５によってメモリセル２１を選択する。例えば、デコーダ１３４によって、メモリセル１３１に接続されるワード線Ｗ３に所定の電圧Ｖ２が印加される。また、デコーダ１３３とセレクタ１３５によって、メモリセル２１に接続されるビット線Ｂ３を読み出し／書き込み回路１３６に接続する。そして、読み出し／書き込み回路１３６からビット線Ｂ３へ書き込み電圧Ｖ１を出力する。こうして、当該メモリセル２１を構成する第１の電極層と第２の電極層の間には電圧Ｖｗ＝Ｖ１−Ｖ２を印加する。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた有機化合物を含む層の特性を物理的もしくは電気的に変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の電極層と第２の電極層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよく、電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。例えば、（Ｖ１、Ｖ２）＝（０Ｖ、５〜１５Ｖ）、あるいは（３〜５Ｖ、−１２〜−２Ｖ）などとすることができる。
【００９３】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセル中のメモリ素子には、ダイオード特性など、選択性を確保できる特性を与える必要がある。
【００９４】
一方、メモリセル２１にデータ「０」を書き込む場合は、メモリセル２１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ１３３、１３４およびセレクタ１３５によってメモリセル２１を選択するが、読み出し／書き込み回路１３６からビット線Ｂ３への出力電位を、選択されたワード線Ｗ３の電位あるいは非選択ワード線の電位と同程度とする。すなわち、メモリセル１３１を構成する第１の電極層と第２の電極層の間に、メモリセル２１の電気特性を変化させない程度の電圧（例えば−５〜５Ｖ）を印加すればよい。
【００９５】
次に、メモリセルからデータの読み出しを行う際の動作について説明する（図４（Ｂ）、（Ｃ）参照）。データの読み出しは、メモリセルの電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する第１の電極層と第２の電極層の間の実効的な電気抵抗（以下、単にメモリセルの電気抵抗と呼ぶ）が、読み出し電圧においてＲ０、データ「１」を有するメモリセルの電気抵抗を、読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み回路は、読み出し部分の構成として、例えば、図４（Ｂ）に示す抵抗素子１４６と差動増幅器１４７を用いた回路１３６を考えることができる。抵抗素子１４６は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子１４６の代わりにトランジスタ１４８を用いても良いし、差動増幅器の代わりにクロックドインバータ１４９を用いることも可能である（図４（Ｃ））。クロックドインバータ１４９には、読み出しを行うときにＨｉ、行わないときにＬｏｗとなる信号又は反転信号が入力される。勿論、回路構成は図４（Ｂ）及び（Ｃ）に限定されない。
【００９６】
メモリセル２１からデータの読み出しを行う場合、まず、デコーダ１３３、１３４およびセレクタ１３５によってメモリセル２１を選択する。具体的には、デコーダ１３４によって、メモリセル２１に接続されるワード線Ｗ３に所定の電圧Ｖｙを印加する。また、デコーダ１３３とセレクタ１３５によって、メモリセル２１に接続されるビット線Ｂ３を読み出し／書き込み回路１３６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、抵抗素子１４６（抵抗値Ｒｒ）とメモリセル２１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図４（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図４（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔとして、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【００９７】
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｙ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉｇｈが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏｗが出力される。こうして、メモリセルの読み出しを行うことができる。
【００９８】
上記の方法によると、有機化合物を含む層１０５の電気抵抗は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【００９９】
以上により、記憶素子の記憶保持特性の経年変化を抑制することが可能であり、記憶機能の信頼性の高い記憶装置を作製することができる。また、素子層及び封止層を可撓性基板上に設けることにより、極めて薄く、フレキシブルで、且つ記憶保持能力の信頼性の高い記憶装置を作製することができる。
【０１００】
（実施の形態２）
本実施の形態では、上記実施の形態で示した記憶装置において、メモリセルにスイッチング素子及び記憶素子を有するメモリセルアレイを有する記憶装置の主要な構成について、図５及び図６を用いて説明する。図５は本実施の形態の記憶装置の断面図を示し、図６は本実施の形態の記憶装置の構造を示す。
【０１０１】
なお、図５においては、図２（Ｃ）に示す形態の変形例であり、可撓性基板で封止されている素子層及び封止層の形態について示す。また図５では、図１、図２（Ａ）、及び図２（Ｂ）に示すような記憶装置の素子層の中にスイッチング素子及び記憶素子が形成されている状態が示されている。
【０１０２】
図６（Ａ）に示すように、本実施の形態の記憶装置２２１はメモリセルアレイ２２２及びメモリセルアレイ２２２を駆動する駆動回路を有する。メモリセルアレイ２２２は、複数のメモリセル２２０がマトリクス状に設けられている。また、図６（Ａ）及び図５に示すように、記憶装置２２１は、下地膜として機能する絶縁層１５０上に、駆動回路を構成するトランジスタ、（例えばデコーダ２２４を構成するトランジスタ１５２、スイッチング素子として機能するトランジスタ１５１）及び当該トランジスタ１５１に接続された記憶素子１０７が形成される。記憶素子１０７は、絶縁層２０５上に形成される第１の電極層１０３、有機化合物を含む層１０５、及び第２の電極層１０６を有する。なお、有機化合物を含む層１０５は、第１の電極層１０３、及び第１の電極層１０３の一部を覆う隔壁として機能する絶縁層１０４上に形成される。また、トランジスタ１５１として、薄膜トランジスタを用いている。また、第２の電極層１０６を覆って保護層として機能する絶縁層（図示せず）を有してもよい。
【０１０３】
また、下地膜として機能する絶縁層１５０から第２の電極層１０６の積層体を覆うように、吸湿材１０８が含まれる封止層１１１が形成される。ここでは、封止層１１１に覆われる積層体を素子層２０１と示す。
【０１０４】
また、素子層２０１及び封止層１１１は可撓性基板１２０、１２５で封止されている。なお、可撓性基板１２０は接着材１２２で素子層２０１及び封止層１１１に貼り付けられており、可撓性基板１２５は接着材１２３で封止層１１１に貼り付けられている。
【０１０５】
封止層１１１に吸湿材１０８が含まれることによって、封止層１１１で吸収した水分を吸湿材１０８で吸着、吸収することが可能である。このため、記憶装置の外気に含まれる水分が第１の電極層、第２の電極層、有機化合物を含む層等が形成されている素子層２０１に侵入することを抑制することが可能であり、これらの劣化を防ぐことができる。
【０１０６】
トランジスタ１５１、１５２は、Ｓｉウエハーを用いたＭＯＳトランジスタ、ＳＯＩ基板を用いたＭＯＳトランジスタ、薄膜トランジスタ、有機半導体トランジスタ等を適宜用いることができる。ここでは、トランジスタ１５１、１５２として薄膜トランジスタを用いて示す。なお、ここでは、薄膜トランジスタとしてトップゲート型の薄膜トランジスタを示しているがこれに限定される物ではない。ボトムゲート型の薄膜トランジスタを適用することが可能である。
【０１０７】
記憶素子１０７は、絶縁層２０５上に形成される。このように、絶縁層２０５を設けることによって第１の電極層１０３を自由にレイアウトすることができる。つまり、トランジスタ１５１の上方に記憶素子１０７を形成することが可能となる。その結果、記憶装置をより高集積化することが可能となる。
【０１０８】
絶縁層２０５は、上記実施の形態で示した絶縁層１０４と同様の材料および形成方法を適宜用いて形成することができる。
【０１０９】
素子層２０１及び封止層１１１に貼り付ける可撓性を有する基板としては、実施の形態１の可撓性基板１２０で示した可撓性基板、熱可塑性樹脂を有するフィルム、繊維質な材料からなる紙、セラミックシート等を用いることで、記憶装置の小型、薄型、軽量化を図ることが可能である。
【０１１０】
次に、本実施の形態で示す記憶装置のデータの書き込み動作及び読み出し動作について図６を用いて示す。
【０１１１】
メモリセル２２０は、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続する第１の電極層と、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続する第２の電極層と、トランジスタ１５１と、記憶素子１０７とを有する。記憶素子１０７は、一対の導電層の間に、有機化合物を含む層が挟まれた構造を有する。トランジスタ１５１のゲート電極はワード線と接続され、ソース電極もしくはドレイン電極のいずれか一方はビット線と接続され、残る一方は記憶素子１０７が有する第１の電極層と接続される。記憶素子の残る第２の電極層は接続端子と接続される。また、接続端子は共通電極（電位Ｖｃｏｍ）と接続される。
【０１１２】
次に、メモリセルアレイ２２２にデータの書き込みを行うときの動作について説明する。
【０１１３】
ここでは、３行３列目のメモリセル２２０に電気的作用によりデータを書き込む場合について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
【０１１４】
メモリセル２２０にデータ「１」を書き込む場合、まず、デコーダ２２３、２２４およびセレクタ２２５によってメモリセル２２０を選択する。具体的には、デコーダ２２４によって、メモリセル２２０に接続されるワード線Ｗ３に所定の電圧Ｖ２２を印加する。また、デコーダ２２３とセレクタ２２５によって、メモリセル２２０に接続されるビット線Ｂ３を読み出し／書き込み回路２２６に接続する。そして、読み出し／書き込み回路２２６からビット線Ｂ３へ書き込み電圧Ｖ２１を出力する。
【０１１５】
こうして、メモリセルを構成するトランジスタ１５１をオン状態とし、記憶素子１０７に、ビット線を電気的に接続し、おおむねＶｗ＝Ｖｃｏｍ−Ｖ２１の電圧を印加する。なお、記憶素子１０７の第２の電極層は電位Ｖｃｏｍの共通電極に接続されている。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた有機化合物を含む層１０５の特性を物理的もしくは電気的に変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の電極層と第２の電極層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよく、従って、単に短絡（ショート）させてもよい。なお、電位は、（Ｖ２１、Ｖ２２、Ｖｃｏｍ）＝（５〜１５Ｖ、５〜１５Ｖ、０Ｖ）、あるいは（−１２〜０Ｖ、−１２〜０Ｖ、３〜５Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。
【０１１６】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位（例えば０Ｖ）を印加し、非選択のビット線は浮遊状態とするか、Ｖｃｏｍと同程度の電位を印加するとよい。
【０１１７】
一方、メモリセル２２０にデータ「０」を書き込む場合は、メモリセル２２０には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ２２３、２２４およびセレクタ２２５によってメモリセル２２０を選択するが、読み出し／書き込み回路２２６からビット線Ｂ３への出力電位をＶｃｏｍと同程度とするか、ビット線Ｂ３を浮遊状態とする。その結果、記憶素子１０７には、小さい電圧（例えば−５〜５Ｖ）が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「０」書き込みが実現される。
【０１１８】
次に、電気的作用により、データの読み出しを行う際の動作について説明する。データの読み出しは、電気特性が、データ「０」を有する記憶素子とデータ「１」を有する記憶素子とで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ０、データ「１」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み回路は、読み出し部分の構成として、例えば、図６（Ｂ）に示す抵抗素子２４６と差動増幅器２４７を用いた回路２２６を考えることができる。抵抗素子２４６は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子２４６の代わりに、トランジスタ２５０を用いても良いし、差動増幅器の代わりにクロックドインバータ２５１を用いることも可能である（図６（Ｃ））。勿論、回路構成は図６（Ｂ）及び（Ｃ）に限定されない。
【０１１９】
３列３行目メモリセル２２０からデータの読み出しを行う場合、まず、デコーダ２２３、２２４およびセレクタ２２５によってメモリセル２２０を選択する。具体的には、デコーダ２２４によって、メモリセル２２０に接続されるワード線Ｗ３に所定の電圧Ｖ２４を印加し、トランジスタ１５１をオン状態にする。また、デコーダ２２３とセレクタ２２５によって、メモリセル２２０に接続されるビット線Ｂ３を読み出し／書き込み回路２２６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｃｏｍとＶ０が抵抗素子２４６（抵抗値Ｒｒ）と記憶素子１０７（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル２２０がデータ「０」を有する場合には、Ｖｐ０＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２２０がデータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図６（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図６（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【０１２０】
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とし、トランジスタ１５１のオン抵抗を無視できるとすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉｇｈが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏｗが出力される。こうして、メモリセルの読み出しを行うことができる。
【０１２１】
上記の方法によると、記憶素子１０７の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【０１２２】
以上により、記憶素子の記憶保持特性の経年変化を抑制することが可能であり、記憶保持機能の信頼性の高い記憶装置を作製することができる。また、素子層及び封止層を可撓性基板上に設けることにより、極めて薄く、フレキシブルで、且つ記憶保持能力の信頼性の高い記憶装置を作製することができる。
【０１２３】
（実施の形態３）
本実施の形態では、上記実施の形態で示した剥離方法を用いて形成した半導体装置の一形態について以下に説明する。代表的には、無線信号により命令やデータの送受信を行うことのできる半導体装置の主要な構成について、図７及び図８を用いて説明する。図７は本実施の形態の半導体装置の断面図を示し、図８は本実施の形態の半導体装置の構造を示す。なお、本実施の形態の半導体装置は上記実施の形態で示すメモリセルアレイからなるメモリ部を有する。
【０１２４】
図８は、無線信号により命令やデータの送受信を行うことのできる半導体装置の一構成例を示すブロック図である。このような半導体装置は、アンテナ３１２、高周波回路部３１３、電源回路部３１５、ロジック回路部３１７を要素として含んでいる。アンテナ３１２は、リーダライタとも呼ばれる通信装置と信号の送受信を行う。信号を送る搬送波の周波帯は、長波帯の３０〜１３５ｋＨｚ、短波帯の６．７８ＭＨｚ、１３．５６ＭＨｚ、２７．１２５ＭＨｚ、４０．６８ＭＨｚ、５．０ＭＨｚ、マイクロ波帯の２．４５ＧＨｚ、５．８ＧＨｚ、２４．１２５ＧＨｚ等が適用される。アンテナ３１２は通信周波数帯に応じてコイル型やモノポール若しくはダイポール型の形態となる。
【０１２５】
アンテナ３１２が受信した搬送波は、検波容量部３１４を介して電源回路部３１５と、ロジック回路部３１７に分流する。電源回路部３１５では整流回路部３２０によって半波整流され、それが保持容量部３２２に充電される。定電圧回路部３２４は受信した搬送波の電力によってある一定以上の電力が供給されても、一定電圧を出力してこの半導体装置にあるロジック回路部３１７等の動作に必要な電力を供給する。
【０１２６】
高周波回路部３１３における復調回路部３１８は、搬送波を復調してロジック回路部３１７の動作に必要なクロック信号を生成し、さらにそれを補正する機能を有するＰＬＬ回路部３２８と、コード認識及び判定回路部３２６に信号を出力する。例えば、復調回路部３１８は、振幅変調（ＡＳＫ）の受信信号から、振幅の変動を”０”又は”１”の受信データとして検出する。復調回路部３１８は、例えばローパスフィルターを含んで構成されている。また、変調回路部３１６は送信データを振幅変調（ＡＳＫ）の送信信号として送信する。
【０１２７】
コード認識及び判定回路部３２６は、命令コードを認識し判定する。各コード認識及び判定回路部３２６が認識及び判定する命令コードは、フレーム終了信号（ＥＯＦ、ｅｎｄ  ｏｆ  ｆｒａｍｅ）、フレーム開始信号（ＳＯＦ、ｓｔａｒｔ  ｏｆ  ｆｒａｍｅ）、フラグ、コマンドコード、マスク長（ｍａｓｋ  ｌｅｎｇｔｈ）、マスク値（ｍａｓｋ  ｖａｌｕｅ）等である。また、各コード認識及び判定回路部３２６は、送信エラーを識別する巡回冗長検査（ＣＲＣ、ｃｙｃｌｉｃ  ｒｅｄｕｎｄａｎｃｙ  ｃｈｅｃｋ）機能も含む。コード認識及び判定回路部３２６からの結果は、メモリコントローラ部３３０に出力される。メモリコントローラ部３３０は、判定結果に基づいて、メモリ部３３２の読み出しを制御する。メモリ部３３２から読み出されたデータは、符号化回路部３３４にて符号化され、変調回路部３１６によって変調を行い、応答信号が生成する。
【０１２８】
メモリ部３３２の構成としては、実施の形態１で示すような記憶素子を有するメモリセルや、実施の形態２で示すようなスイッチング素子に接続される記憶素子を有するメモリセルを適宜用いることができる。また、上記実施の形態で示すようなメモリセルの他に固定データのみを記憶するマスクＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの任意読み出し書き込み可能メモリ、電荷蓄積浮遊電極を有する不揮発性メモリなどを適用することができる。
【０１２９】
このように、図８で示す半導体装置は、リーダライタとも呼ばれる通信装置からの命令を受信して、メモリ部３３２にデータを書き込み、若しくはメモリ部３３２からデータを読み出す機能を有している。
【０１３０】
次に、本実施の形態の半導体装置の断面構造について、図７を用いて説明する。
【０１３１】
なお、図７においては、図２（Ｃ）に示す形態の変形例であり、可撓性基板で封止されている素子層及び封止層の形態について示す。しかし、この実施の形態では、図１、図２（Ａ）、及び図２（Ｂ）に示すような記憶装置の素子層に以下の実施の形態に示す記憶装置、アンテナ、半導体素子等が形成される。
【０１３２】
ここで、半導体装置の一部として、メモリコントローラ部３３０、メモリ部３３２、アンテナ３１２、及び検波容量部３１４の断面図を示す（図７参照）。代表的には、下地膜として機能する絶縁層３２１上に、メモリコントローラ部３３０を構成するトランジスタ１５２、メモリ部３３２を構成するトランジスタ１５１及び当該トランジスタ１５１に接続された記憶素子１０７、検波容量部３１４の容量素子３３１及び薄膜トランジスタ３３３、アンテナ３１２を示す。なお、ここでは図示しないが、アンテナ３１２及び薄膜トランジスタ３３３は電気的に接続している。
【０１３３】
記憶素子１０７は、絶縁層２０５上に形成される第１の電極層１０３、有機化合物を含む層１０５、及び第２の電極層１０６を有する。第２の電極層１０６は、スズ合金層で形成される。なお、有機化合物を含む層１０５は、第１の電極層１０３、及び第１の電極層１０３の一部を覆う隔壁として機能する絶縁層１０４上に形成される。また、スイッチング素子として機能するトランジスタ１５１は、薄膜トランジスタを用いて形成する。また、第２の電極層１０６を及びアンテナ３１２を覆って保護層として機能する絶縁層を有してもよい。なお、下地膜として機能する絶縁層１５０からアンテナ３１２までの積層体を素子層３４１と示す。
【０１３４】
また、素子層３４１を覆うように吸湿材１０８が含まれる封止層１１１が形成される。
【０１３５】
封止層１１１に吸湿材１０８が含まれることによって、封止層１１１で吸収した水分を吸湿材１０８で吸着、吸収することが可能である。このため、半導体装置の外気に含まれる水分が第１の電極層、第２の電極層、有機化合物を含む層等が形成されている素子層１１０に侵入することを抑制することが可能であり、これらの劣化を防ぐことができる。
【０１３６】
また、素子層３４１及び封止層１１１が可撓性基板１２０、１２５で封止されている。なお、可撓性基板１２０は接着材１２２で素子層３４１及び封止層１１１に貼り付けられており、可撓性基板１２５は接着材１２３で封止層１１１に貼り付けられている。
【０１３７】
本実施の形態により、記憶素子の記憶保持特性の経年変化を抑制することが可能であり、無線で情報を送受信することが可能で、記憶機能の信頼性の高い半導体装置を作製することができる。また、素子層及び封止層を可撓性基板上に設けることにより、極めて薄く、フレキシブルで、無線で情報を送受信することが可能で、且つ記憶保持能力の信頼性の高い半導体装置を作製することができる。
【実施例１】
【０１３８】
本実施例では、無線信号により命令やデータの送受信を行うことのできる半導体装置において、スイッチング素子に接続される記憶素子がマトリクス状に配置されたメモリセルアレイを有する半導体装置の作製方法について、図９〜図１５を用いて以下に説明する。
【０１３９】
基板５０１上に剥離層５０２を形成する。基板５０１としてはガラス基板を用いる。また、剥離層５０２としては、金属層及び金属酸化物層の積層構造とする。金属層としては、スパッタリング法により得られる３０ｎｍ〜２００ｎｍのタングステン層、窒化タングステン層、またはモリブデン層を用いる。
【０１４０】
次に、金属酸化物層としては、金属層の表面を酸化させて金属酸化物層を形成する。金属酸化物層の形成方法は、酸素を含有する純水やオゾン水を用いて表面を酸化して形成してもよいし、酸素プラズマで酸化して形成してもよい。また、酸素を含む雰囲気で加熱を行って金属酸化物層を形成してもよい。また、後の絶縁層の形成工程で形成してもよい。この場合、絶縁層として酸化珪素層や酸化窒化珪素層をプラズマＣＶＤ法で形成する際に、剥離層５０２表面が酸化されて金属酸化物層が形成される。
【０１４１】
次に、金属酸化物層上に第１絶縁層５０３を形成する。第１絶縁層５０３としては、酸化珪素層、窒化珪素層または酸化窒化珪素層等の絶縁層を用いる。代表的な一例は第１絶縁層５０３として２層構造から成り、ＰＣＶＤ法によりＳｉＨ４、ＮＨ３、及びＮ２Ｏを反応ガスとして成膜される窒化酸化珪素層を５０〜１００ｎｍ、ＳｉＨ４、及びＮ２Ｏを反応ガスとして成膜される酸化窒化珪素層を１００〜１５０ｎｍの厚さに積層形成する構造が採用される。また、第１絶縁層５０３の一層として膜厚１０ｎｍ以下の窒化珪素層、或いは酸化窒化珪素層を用いることが好ましい。また、窒化酸化珪素層と、酸化窒化珪素層と、窒化珪素層とを順次積層した３層構造を用いてもよい。ここでは下地絶縁膜として第１絶縁層５０３を形成した例を示したが、特に必要でなければ設ける必要はない。
【０１４２】
次に、第１絶縁層５０３上に半導体層を形成する。半導体層は、非晶質構造を有する半導体層をスパッタリング法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜する。次に、結晶化処理（レーザ結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体層上に第１のフォトマスクを用いてレジストマスクを形成した後、所望の形状にエッチングして、半導体層を形成する。なお、プラズマＣＶＤ法を用いれば、第１絶縁層と、非晶質構造を有する半導体層とを大気に触れることなく連続的に積層することができる。この半導体層の厚さは２５〜８０ｎｍ（好ましくは３０〜７０ｎｍ）の厚さで形成する。結晶質半導体層の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム合金などで形成すると良い。
【０１４３】
また、非晶質構造を有する半導体層を結晶化するために連続発振のレーザを用いてもよく、非晶質半導体層の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体層を移動させながら照射すればよい。
【０１４４】
また、非晶質構造を有する半導体層の結晶化処理としてＳＬＳ方式（Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ  ｍｅｔｈｏｄ）を用いてもよい。ＳＬＳ法は、パルス発振のエキシマレーザー光を、スリット状のマスクを介して、試料に照射するものである。１ショット毎に、試料とレーザ光の相対位置をスーパーラテラル成長による結晶長さ程度ずらして結晶化を行うことで、人工的に制御したスーパーラテラル成長による結晶を連続的に形成させる方法である。
【０１４５】
次に、必要があれば薄膜トランジスタのしきい値を制御するために、微量な不純物元素（ボロンまたはリン）のドーピングを半導体層に対して行う。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。
【０１４６】
次に、後に容量素子の容量電極となる半導体層に第２フォトマスクを用いてレジストマスクを形成し、不純物元素を導入することにより低濃度不純物領域を形成する。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ここでは、半導体層にリン（Ｐ）を１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように導入することによりｎ型を示す不純物領域を形成する。
【０１４７】
次に、フッ酸を含むエッチャントで半導体層表面の酸化層を除去すると同時に半導体層の表面を洗浄する。
【０１４８】
次に、半導体層を覆う第２絶縁層を形成する。第２絶縁層はプラズマＣＶＤ法またはスパッタリング法を用い、厚さを１〜２００ｎｍとする。好ましくは１０ｎｍ〜５０ｎｍと薄くしてシリコンを含む絶縁層の単層または積層構造で形成した後にマイクロ波によるプラズマを用いた表面窒化処理を行う。第２絶縁層は、後に形成される薄膜トランジスタのゲート絶縁層として機能する。
【０１４９】
次に、第２絶縁層上にゲート電極５０４〜５０７、容量電極５０８を形成する。スパッタリング法によって膜厚１００ｎｍ〜５００ｎｍで導電層を形成し、この上に第３のフォトマスクを用いてレジストマスクを形成する。そして導電層を所望の形状にエッチングして、ゲート電極５０４〜５０７、及び容量電極５０８を形成する。
【０１５０】
ゲート電極５０４〜５０７及び容量電極５０８の材料としては、シリコンとシリサイド反応する材料であればよく、Ｔｉ、Ｗ、Ｎｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｃｏ、Ｚｒ、Ｖ、Ｐｄ、Ｈｆ、Ｐｔ、Ｆｅから選ばれた元素、または前記元素を主成分とする合金若しくは化合物の単層、またはこれらの積層で形成してもよい。ただし、薄膜トランジスタのゲート電極としては高融点金属が好ましく、ＷまたはＭｏを用いる。ゲート電極５０４〜５０７及び容量電極５０８を積層とする場合には、上層となる材料層が上述した材料であれば、下層となる材料層は、リン等の不純物元素をドーピングした多結晶シリコン層としてもよい。また、上層に上記材料を用い、下層に上記材料の窒化物で形成してもよい。このとき下層を金属窒化物とすることで、上層の金属が、ゲート絶縁層やその下層の半導体層に拡散することを防ぐことができる。
【０１５１】
次に、ｐチャネル型薄膜トランジスタとする領域の半導体層を覆うように第４のフォトマスクを用いてレジストマスクを形成し、ｎチャネル型薄膜トランジスタとする領域の半導体層にゲート電極５０５〜５０７をマスクとして不純物元素を導入することにより低濃度不純物領域を形成する。ここでは、ｎチャネル型薄膜トランジスタとする領域の半導体層にリン（Ｐ）を１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように導入することによりｎ型を示す不純物領域を形成する。
【０１５２】
次に、レジストマスクを除去して、ｎチャネル型薄膜トランジスタとする半導体層を覆うように第５のフォトマスクを用いてレジストマスクを形成し、ｐチャネル型薄膜トランジスタとする領域の半導体層にゲート電極５０４をマスクとして不純物元素を導入することによりｐ型を示す不純物領域を形成する。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｐチャネル型薄膜トランジスタとする領域の半導体層にボロン（Ｂ）を１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように導入することによって、ｐ型を示す不純物領域を形成することができる。その結果、ｐチャネル型薄膜トランジスタとする領域の半導体層に、ソース領域又はドレイン領域５１４、５１５、及びチャネル形成領域５１６が形成される。
【０１５３】
次に、ゲート電極５０４〜５０７及び容量電極５０８の両側面にサイドウォール５１０を形成する。サイドウォール５１０は、まず、第２絶縁層、ゲート電極５０４〜５０７、及び容量電極５０８を覆うように、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂等の有機材料を含む層を単層又は積層して第３絶縁層を形成する。第３の絶縁層はプラズマＣＶＤ法やスパッタリング法等を適用して形成することができる。次に、第３絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングすることによって、ゲート電極５０４〜５０７、容量電極５０８の側面に接する絶縁層（サイドウォール５１０）を形成する。なお、サイドウォール５１０の形成と同時に、第２絶縁層の一部をエッチングして除去する。第２絶縁層の一部が除去されることによって、残存するゲート絶縁層５１２は、ゲート電極５０４〜５０７、容量電極５０８、及びサイドウォール５１０の下方に形成される。
【０１５４】
次に、ｐチャネル型薄膜トランジスタとする半導体層を覆うように第６のフォトマスクを用いてレジストマスクを形成し、ｎチャネル型薄膜トランジスタとする領域の半導体層にゲート電極５０４〜５０７、容量電極５０８、及びサイドウォール５１０をマスクとして不純物元素を導入することにより高濃度不純物領域を形成する。不純物元素の導入後にレジストマスクは除去する。ここでは、ｎチャネル型薄膜トランジスタとする領域の半導体層にリン（Ｐ）を１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように導入することによって、ｎ型を示す高濃度不純物領域を形成することができる。その結果、ｎチャネル型薄膜トランジスタとする領域の半導体層に、ソース領域又はドレイン領域５１７、５１８、ＬＤＤ領域５１９、５２０、チャネル形成領域５２１が形成される。サイドウォール５１０の下方にＬＤＤ領域５１９、５２０が形成される。また、容量素子の容量電極となる半導体層に低濃度不純物領域５１１及び高濃度不純物領域５１３が形成される。
【０１５５】
ｎチャネル型薄膜トランジスタに含まれる半導体層にＬＤＤ領域を形成し、ｐチャネル型薄膜トランジスタに含まれる半導体層にＬＤＤ領域を設けない構造を示したが、もちろんこれに限られず、ｎチャネル型薄膜トランジスタ及びｐチャネル型薄膜トランジスタの両方の半導体層にＬＤＤ領域を形成してもよい。
【０１５６】
次に、スパッタリング法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等を用いて、水素を含む第４絶縁層５２２を成膜した後、半導体層に添加された不純物元素の活性化処理および水素化処理を行う。不純物元素の活性化処理および水素化処理は、炉での熱処理（３００〜５５０℃で１〜１２時間の熱処理）または、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）を用いる。水素を含む第４絶縁層５２２は、ＰＣＶＤ法により得られる窒化酸化珪素層を用いる。ここでは、水素を含む第４絶縁層５２２の膜厚は、５０ｎｍ〜２００ｎｍとする。加えて、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体層を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの濃度の低減を行うゲッタリングをも行うことができる。なお、水素を含む第４絶縁層５２２は、層間絶縁層の１層目である。
【０１５７】
次に、スパッタリング法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等を用いて層間絶縁層の２層目となる第５絶縁層５２３及び３層目となる第６絶縁層５２４を形成する。第５絶縁層５２３及び第６絶縁層５２４としては、酸化珪素層、窒化珪素層または酸化窒化珪素層などの絶縁層の単層または積層を用いる。ここでは第５絶縁層５２３の膜厚は５０〜２００ｎｍ、第６絶縁層５２４の膜厚は３００ｎｍ〜８００ｎｍとする。
【０１５８】
ここまでの工程を経た半導体装置の断面図が図９（Ａ）に相当する。
【０１５９】
次に、第９のフォトマスクを用いてレジストマスクを形成し、選択的に第４絶縁層５２２、第５絶縁層５２３、及び第６絶縁層５２４をエッチングして、半導体層に達するコンタクトホール、ゲート電極に達するコンタクトホールをそれぞれ形成する。そして、エッチング後にレジストマスクを除去する。
【０１６０】
次に、フッ酸を含むエッチャントで露呈している半導体層表面の酸化層を除去すると同時に露呈している半導体層の表面を洗浄する。
【０１６１】
次に、スパッタリング法を用いて導電層を形成する。この導電層は、Ｔｉ、Ｗ、Ｎｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｃｏ、Ｚｒ、Ｖ、Ｐｄ、Ｈｆ、Ｐｔ、Ｆｅ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金若しくは化合物の単層、またはこれらの積層で形成する。
【０１６２】
次に、第１０のフォトマスクを用いてレジストマスクを形成し、選択的に導電層をエッチングして、ソース電極またはドレイン電極５２５〜５３２、ゲート引出配線５３５〜５３８、容量素子の容量配線５３３、５３４、５３９、記憶素子の第２の電極の引出配線５４１、導電層５４２を形成する。なお、ここでは図示しないが、導電層５４２は、アンテナ及び電源回路部の薄膜トランジスタと電気的に接続している。導電層のエッチング後にレジストマスクを除去する。
【０１６３】
ここまでの工程を経た半導体装置の断面図が図９（Ｂ）に相当する。本実施例では１０枚のフォトマスクを用いて、同一基板上にロジック回路部の薄膜トランジスタと、メモリ部の薄膜トランジスタと、アンテナ及び電源回路部の薄膜トランジスタ及び容量素子とを形成することができる。
【０１６４】
次に、ロジック回路部６０１の薄膜トランジスタと、メモリ部６０２の薄膜トランジスタと、アンテナ及び電源部６０３の薄膜トランジスタ及び容量素子を覆う第７絶縁層５４０を形成する。第７絶縁層５４０は、酸化珪素を含む絶縁層または有機樹脂層を用いる。無線チップの信頼性を向上させる上では酸化珪素を含む絶縁層を用いることが好ましい。また、後に形成するアンテナをスクリーン印刷法で形成する場合には平坦面を有していることが望ましいため、塗布法を用いる有機樹脂層を用いることが好ましい。第７絶縁層５４０を用いるかどうかは、実施者が適宜、選択すればよい。また、本実施例では後に形成するアンテナが駆動回路及びメモリ部と重なる例を示しているため、第７絶縁層５４０は、アンテナとの絶縁を図る層間絶縁層として機能している。輪状（例えば、ループアンテナ）又はらせん状のアンテナとする場合には、アンテナの両端のうち一方を下層の配線で引き回すため、第７絶縁層５４０を設けることが好ましい。ただし、マイクロ波方式を適用し、線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）等のアンテナとする場合には、後に形成するアンテナが駆動回路及びメモリ部と重ならないように配置できるため、第７絶縁層５４０は特に設けなくともよい。
【０１６５】
次に、第１１のフォトマスクを用いてレジストマスクを形成し、選択的に第７絶縁層５４０をエッチングして、引出配線５４１に達する開口と、導電層５４２に達する開口を形成する。そして、エッチング後にレジストマスクを除去する。
【０１６６】
次に、第７絶縁層５４０上に金属層を形成する。金属層としては、Ｔｉ、Ｎｉ、Ａｕから選ばれる単層またはそれらの積層を用いる。次に、第１２のフォトマスクを用いてレジストマスクを形成し、選択的に金属層をエッチングして、記憶素子の第１の電極層５４３、引出配線５４１に接続する導電層５４４、及びアンテナの下地膜５４５を形成する。なお、ここでの第１の電極層５４３、導電層５４４、及び下地膜５４５は、レジストマスクを用いることなく、メタルマスクを用いたスパッタリング法で選択的に形成することもできる。アンテナの下地膜５４５を設けることで、アンテナとの接触面積を広く確保することができる。また、回路設計のレイアウトによっては、特に導電層５４４及び引出配線５４１を形成しなくともよい。
【０１６７】
ここまでの工程を経た半導体装置の断面図が図９（Ｃ）に相当する。
【０１６８】
次に、第１の電極層５４３、導電層５４４、アンテナの下地膜５４５、及び第７絶縁層５４０を覆うように、第８絶縁層５４８を形成する。第８絶縁層としては、第７絶縁層５４０と同様の材料を用いて形成することができる。ここでは、０．８〜１．５μｍの感光性ポリイミドを塗布し第１３のフォトマスクを用いて感光性ポリイミドを露光及び現像した後、２００〜３５０℃で加熱して、第８絶縁層５４８を形成する。
【０１６９】
次に、下地膜５４５上にアンテナ５４６を形成する。アンテナ５４６はスパッタリング法を用いてＡｌまたはＡｇなど金属層を形成した後、フォトマスクを用いてレジストマスクを形成し、当該レジストマスクを用いてエッチングする方法、或いはスクリーン印刷法を用いることができる。フォトマスク数を削減することを優先するのであれば、スクリーン印刷法を用いてアンテナを形成すればよい。ここでは、銀ペーストを用いて印刷したのち、２００〜３５０℃で焼成して、厚さ５〜２０μｍのアンテナ５４６を形成する。
【０１７０】
次に、第１の電極層５４３及び第８絶縁層５４８の一部に有機化合物を含む層５４９を形成する。有機化合物を含む層５４９は、蒸着法、塗布法、液滴吐出法、印刷法等を適宜用いることができる。ここでは、厚さ１〜４ｎｍのフッ化カルシウム層を蒸着法により蒸着した後、厚さ５〜２０ｎｍのＣｚＰＡを蒸着して有機化合物を含む層５４９を形成する。なお、図１０（Ａ）に示すように、アンテナ５４６を形成した後、または有機化合物を含む層５４９を形成した後、下地膜５４５にアンテナ５４６が重畳している領域にレーザビーム５４７を照射してもよい。このプロセスにより、アンテナ５４６及び下地膜５４５の密着性が向上し、アンテナ５４６及び下地膜５４５の接触抵抗を下げることができる。
【０１７１】
ここまでの工程を経た半導体装置の断面図が図１０（Ａ）に相当する。
【０１７２】
次に、有機化合物を含む層５４９、導電層５４４、及び第８絶縁層５４８の一部に記憶素子の第２の電極５５０を形成する。第２の電極５５０は導電層５４４にも接続する。第２の電極５５０は、蒸着法、スパッタリング法、塗布法、液滴吐出法、印刷法等を適宜用いることができる。ここでは、厚さ５０〜２００ｎｍのスズ及び銀の合金層を蒸着法により蒸着して第２の電極５５０を形成する。
【０１７３】
ここまでの工程を経た半導体装置の断面図が図１０（Ｂ）に相当する。本実施例では、同一基板上にロジック回路部６０１の薄膜トランジスタと、メモリ部６０２の薄膜トランジスタ及び記憶素子６００と、アンテナ、及び電源回路部６０３の薄膜トランジスタとを形成することができる。
【０１７４】
また、本実施例では、フォトマスクを用いてレジストマスクを形成した例を示したが、特に当該技術に限定されず、フォトマスクを用いることなくレジスト材料を液滴吐出法で選択的に形成してレジストマスクを形成してもよい。
【０１７５】
次に、第８絶縁層５４８、第２の電極５５０、アンテナ５４６を覆うように吸湿材５５５を含む第９絶縁層５５１を形成する。第９絶縁層５５１としては、外部からの水分等が素子層へ侵入するのを妨げる機能を有する封止層で形成する。ここでは、吸湿材５５５として平均粒径が４０μｍの酸化カルシウム微粒子を用い、第９絶縁層５５１としては酸化カルシウムを含むエポキシ樹脂を印刷法により印刷し、１６０度３０分で焼成して厚さ１０〜３０μｍのエポキシ樹脂層を形成する。なお、第１絶縁層から第２の電極までの積層体を素子層５５４と示す。また、第９絶縁層５５１は素子層５５４を封止する封止層として機能する。
【０１７６】
次に、後の剥離工程を容易に行うために、レーザ光２１３を照射して、溝を形成する（図示しない。）
【０１７７】
次に、第９絶縁層５５１上に支持部材５５２を設ける。ここでは、支持部材５５２として粘着層５５３を有するフィルムを第９絶縁層５５１に貼り付ける。
【０１７８】
ここまでの工程を経た半導体装置の断面図が図１１（Ａ）に相当し、半導体装置の斜視図が図１４（Ａ）に相当する。また、図１４（Ａ）のＡ−Ｂの断面図が図１４（Ｂ）に相当する。
【０１７９】
次に、基板５０１から素子層及び封止層を剥離する。具体的には、剥離層５０２において、基板５０１と、素子層５５４及び絶縁層５５１を物理的手段により剥離する。物理的手段とは、力学的手段または機械的手段を指し、何らかの力学的エネルギー（機械的エネルギー）を半導体装置に与える手段を指している。物理的手段は、代表的には機械的な力を加えること（例えば人間の手や把持具による剥離や、ローラを回転させる分離処理）である。ここでは、粘着性を有するローラ５６１を支持部材５５２表面に貼り付け、ローラ５６１を回転させることで、基板５０１から、素子層５５４及び絶縁層５５１、具体的には金属酸化物層内、第１絶縁層５０３と剥離層５０２の界面、又は剥離層５０２内で剥離が生じ、比較的小さな力で素子層５５４及び絶縁層５５１を基板５０１から引き剥がすことができる。
【０１８０】
ここまでの工程を経た半導体装置の断面図が図１１（Ｂ）に相当し、半導体装置の斜視図が図１４（Ｃ）に相当する。また、図１４（Ｃ）のＡ−Ｂの断面図が図１４（Ｄ）に相当する。
【０１８１】
次に、剥離層からはがれた素子層５５４及び絶縁層５５１に第１の可撓性基板を接着させる。ここでは、接着剤５６３を用いて素子層５５４及び絶縁層５５１表面に第１の可撓性基板５６２を貼り付ける。
【０１８２】
第１の可撓性基板５６２としては、実施の形態１で示す可撓性基板１２０を適宜用いることができる。また、紙、プリプレグ、セラミックシートなどを用いることができる。接着剤５６３としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０１８３】
ここまでの工程を経た半導体装置の断面図が図１２（Ａ）に相当し、半導体装置の斜視図が図１４（Ｅ）に相当する。また、図１４（Ｅ）のＡ−Ｂの断面図が図１４（Ｆ）に相当する。
【０１８４】
次に、図１４（Ｇ）及び（Ｈ）に示すように、第１の可撓性基板５６２が上側、支持部材５５２が下側になるようにひっくり返し、第１の可撓性基板５６２、素子層５５４、及び絶縁層５５１を切断手段５６４により切断し、個々の薄膜集積回路に分断する。切断手段５６４としては、レーザカット法、ダイシング法、スクライビング法等を適宜用いることができる。ここでは、支持部材５５２を分断せず、第１の可撓性基板５６２、絶縁層５５１、及び素子層５５４を分断するようにカッターを用いて切断する。
【０１８５】
この結果、図１５（Ａ）及び（Ｂ）に示すように、素子層及び封止樹脂に溝５７１が形成される。分断された素子層を薄膜集積回路５７２と示し、分断された封止樹脂を樹脂層５７５と示し、薄膜集積回路５７２、樹脂層５７５、及び分断された第１の可撓性基板５７３を積層体５８６と示す。
【０１８６】
ここまでの工程を経た積層体５８６の断面図が図１２（Ｂ）に相当する。
【０１８７】
次に、図１５（Ｃ）に示すように、支持部材５５２上に設けられる積層体５８６をピックアップ装置でピックアップし、第２の可撓性基板５８３上に貼り付ける。なお、第２の可撓性基板５８３は供給ロール５８１から繰り出される。また、積層体５８６が貼り付けられた第２の可撓性基板５８３は回収ロール５８２に回収される。また、第２の可撓性基板５８３の表面には接着層５８４（図１２（Ｂ））があり、図１５（Ｃ）のＣ−Ｄの断面図である図１５（Ｄ）に示すように、当該接着層により第２の可撓性基板５８３に積層体５８６を貼り付けることができる。
【０１８８】
第２の可撓性基板５８３としては、プラスチック、紙、プリプレグ、セラミックシートなどを用いることができる。接着層としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０１８９】
また、紙の形成途中に積層体を配置して、１枚の紙の内部に積層体を設けることもできる。
【０１９０】
次に、１５（Ｅ）に示すように、第２の可撓性基板５８３で積層体５８６が設けられる面に第３の可撓性基板５９３を貼り付ける。具体的には、積層体５８６が設けられる第２の可撓性基板５８３が供給用ロール５９１から繰り出される。また、第３の可撓性基板５９３が供給用ロール５９２から繰り出させる。第２の可撓性基板及び第３の可撓性基板は一対のローラ５９５、５９６により互いに接着される。なお、一対のローラ５９５、５９６の圧力や回転スピードは適宜コントロールされる。これにより、第２の可撓性基板５８３及び第３の可撓性基板５９３で積層体５８６を封止すると共に第２の可撓性基板５８３及び第３の可撓性基板５９３を接着することができる。
【０１９１】
ここまでの工程を経た半導体装置の断面図が図１３に相当する。また、図１５（Ｅ）のＣ−Ｄの断面図を図１５（Ｆ）示す。
【０１９２】
この後、第２の可撓性基板５８３及び第３の可撓性基板５９３が接する領域で切断手段を用いて切断することで、無線で情報を送受信することが可能で、記憶機能の信頼性が高い、フレキシブルな半導体装置を作製することができる。
【実施例２】
【０１９３】
本発明の非接触でデータの送受信が可能な半導体装置は、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１６及び図１７を用いて説明する。
【０１９４】
図１６（Ａ）は、本発明に係る半導体装置９０１０を内蔵したラベルの完成品の状態の一例である。ラベル台紙（セパレート紙）９１１８上に、半導体装置９０１０を内蔵したラベル９０２０が形成されている。ラベル９０２０は、ボックス９１１９内に収納されている。また、ラベル上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が記されており、一方、半導体装置９０１０には、その商品（または商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、半導体装置９０１０内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。
【０１９５】
図１６（Ｂ）は、半導体装置を内蔵したタグ９１２０を示している。半導体装置を内蔵したタグを商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、半導体装置を内蔵したタグを備えることにより、所謂トレーサビリティ（ｔｒａｃｅａｂｌｉｔｙ；複雑化した製造、流通の各段階で問題が生じた場合に、経路を遡ることによって、その原因を迅速に把握できる態勢を整えること。）に優れた商品を流通させることができる。
【０１９６】
図１６（Ｃ）は、本発明に係る半導体装置を内蔵したＩＤカード９１４１の完成品の状態の一例である。上記ＩＤカードとしては、キャッシュカード、クレジットカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカード類が含まれる。
【０１９７】
図１６（Ｄ）は、本発明に係る半導体装置９０１０を内蔵した無記名債券９１２２の完成品の状態の一例である。上記無記名債券類には、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。また、無記名債権に限らず小切手、証券、約束手形等の有価証券類、運転免許証、住民票等の証書類等に設けることもできる。
【０１９８】
図１６（Ｅ）は、半導体装置９１１０を内蔵した商品を包装するための包装用フィルム類９１２７を示している。包装用フィルム類９１２７は、例えば、下層フィルム上に、半導体装置９０１０を任意にばらまき、上層フィルムで覆うことによって作製することができる。包装用フィルム類９１２７は、ボックス９１２９に収納されており、所望の量だけカッター９１２８で切り離して利用することができる。なお、包装用フィルム類９１２７としての素材は特に制限されない。例えば、薄膜樹脂、アルミ箔、紙等を用いることができる。
【０１９９】
図１７（Ａ）、（Ｂ）は、本発明に係る半導体装置９０１０を内蔵したラベル９０２０を貼付した書籍９１２３、ペットボトル９１２４を示している。なお、もちろんこれらに限定されず、お弁当等の包装紙等の包装用容器類、ＤＶＤソフト、ビデオテープ等の記録媒体、自転車等の車両、船舶等の乗物類、鞄、眼鏡等の身の回り品、食料品、飲料等の食品類、衣服、履物等の衣類、医療器具、健康器具等の保健用品類、家具、照明器具等の生活用品類、医薬品、農薬等の薬品類、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等の電子機器等様々な物品に設けることができる。本発明に用いられる半導体装置は非常に薄いため、上記書籍等の物品にラベルを搭載しても、機能、デザイン性を損ねることがない。更に、本発明の半導体装置の場合、アンテナ及びチップを一体形成でき、曲面を有する商品に直接半導体装置を転写することが容易になる。
【０２００】
図１７（Ｃ）は、果物類９１３１の生鮮食品に、直接ラベル９０２０を貼り付けた状態を示している。また、なお、ラベルを商品に貼り付けた場合、剥がされる可能性があるが、包装用フィルム類によって商品をくるむと、包装用フィルム類を剥がすのは困難であるため、防犯対策上多少のメリットがある。
【０２０１】
紙幣、硬貨、有価証券類、証書類、無記名債券類等に本発明の半導体装置を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に本発明の半導体装置を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。
【０２０２】
以上のように、本発明の半導体装置は物品あればどのようなものにでも設けて使用することができる。本発明の半導体装置は、より薄く湾曲しやすいため、物品に貼り付けた際に違和感なく用いることができる。なお、本実施の形態は、他の実施の形態、実施例と自由に組み合わせて行うことができる。
【実施例３】
【０２０３】
本実施例では、実施例１を用いて作製した半導体装置の剥離工程について、図９〜図１３を用いて以下に説明する。はじめに半導体装置の作製工程について以下に示す。
【０２０４】
基板５０１上に絶縁膜（図示しない。）を形成し、絶縁膜上に剥離層５０２を形成する。ここでは、基板５０１としては一辺が１２６．６ｍｍの正方形のガラス基板（ＥＡＧＬＥ−２０００（コーニング社製）を用いた。絶縁膜としては、シランガス、一酸化二窒素を用いたプラズマＣＶＤ法により、厚さ１００ｎｍの酸化窒化珪素膜を形成した。剥離層５０２としては、タングステンターゲットをアルゴンガスでスパッタリングして厚さ３０ｎｍのタングステン層を形成した。
【０２０５】
次に、剥離層上に第１絶縁層５０３を形成する。第１絶縁層５０３としては、シリコンターゲットを酸素及びアルゴンでスパッタリングして、厚さ２００ｎｍの酸化珪素層を形成し、ＳｉＨ４、ＮＨ３、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚さ５０ｎｍの窒化酸化珪素層を形成し、ＳｉＨ４、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚さ１００ｎｍの酸化窒化珪素層を形成した。なお、スパッタリング法で厚さ２００ｎｍの酸化珪素層を形成する際に、タングステン層表面が酸素プラズマ処理され、タングステン層の表面に数ｎｍの酸化タングステン層が形成される。
【０２０６】
次に、第１絶縁層５０３上に半導体層を形成する。ここでは、半導体層として、シランガスを用いたプラズマＣＶＤ法により非晶質珪素層を形成した後、５００℃１時間及び５５０℃４時間の加熱により非晶質珪素層に含まれる水素を除去した。次に、フッ酸で非晶質珪素層表面の酸化膜を除去した後、Ｎｄ：ＹＶＯ４レーザの第２高調波（５３２ｎｍ）の連続発振のレーザビームを非晶質珪素層に照射して結晶性珪素層を形成した。
【０２０７】
次に、薄膜トランジスタのしきい値を制御するために、結晶性珪素層に微量な不純物元素（ボロンまたはリン）のドーピングを行う。ここでは、２．５％のジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法を用い、１×１０１７／ｃｍ３〜７×１０１７／ｃｍ３のボロンを結晶性珪素層にドーピングした。
【０２０８】
次に、結晶性珪素層上にレジストを塗布した後、フォトマスクを用いて露光した後現像を行って、レジストマスクを形成し、結晶性珪素層を選択的にエッチングして、分離された結晶性珪素層を形成する。ここでは、結晶性珪素層の表面の酸化膜を除去し、フッ酸及び過酸化水素の溶液を用いて結晶性珪素層表面に酸化膜を形成した後、レジストを塗布し、フォトマスクを用いてレジストを露光した後現像して、レジストマスクを形成した。次に、レジストマスクを用いて結晶性珪素層をＳＦ６及びＯ２を用いてドライエッチングして、分離された結晶性珪素層を形成した。この後、レジストマスクを除去した。
【０２０９】
次に、分離された結晶性珪素層上にゲート絶縁膜として機能する第２絶縁層を形成する。ここでは、第２絶縁層として、ＳｉＨ４、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚さ２０ｎｍの酸化窒化珪素層を形成した。
【０２１０】
次に、フォトマスクを用いてレジストマスクを形成し、容量素子の容量電極となる結晶性珪素層に不純物元素（ボロンまたはリン）を導入することにより低濃度不純物領域５１１を形成する。ここでは、結晶性珪素層にリン（Ｐ）が１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように、５％のフォスフィンをイオンドープすることにより、ｎ型を示す低濃度不純物領域５１１を形成した。この後、レジストマスクを除去した。
【０２１１】
次に、第２絶縁層上にゲート電極５０４〜５０７、容量電極５０８を形成する。ここでは、窒化タンタルをターゲットとしスパッタリングガスにアルゴンを用いてスパッタリングを行い、厚さ３０ｎｍの窒化タンタル層を形成した後、タングステンをターゲットとしアルゴンを用いてスパッタリングを行い、厚さ３７０ｎｍのタングステン層を形成した。次に、タングステン層の表面にレジストを塗布したのち、フォトマスクを用いて露光した後現像を行って、レジストマスクを形成した。次に、当該レジストマスクを用いてタングステン層及び窒化タンタル層を、Ｃｌ２、ＳＦ６、及びＯ２を用いてドライエッチングしてゲート電極５０４〜５０７、容量電極５０８を形成した。この後、レジストマスクを除去した。
【０２１２】
次に、ｐチャネル型薄膜トランジスタとする領域の半導体層を覆うようにフォトマスクを用いてレジストマスクを形成し、ｎチャネル型薄膜トランジスタとする領域の半導体層にゲート電極５０５〜５０７をマスクとして不純物元素を導入することにより低濃度不純物領域を形成する。ここでは、ｎチャネル型薄膜トランジスタとする領域の半導体層にリン（Ｐ）を１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように５％のフォスフィンをイオンドープすることによりｎ型を示す不純物領域を形成する。この後、レジストマスクを除去した。
【０２１３】
次に、ｎチャネル型薄膜トランジスタとする半導体層を覆うようにフォトマスクを用いてレジストマスクを形成し、ｐチャネル型薄膜トランジスタとする領域の半導体層にゲート電極５０４をマスクとして不純物元素を導入することによりｐ型を示す不純物領域５１４、５１５を形成する。ここでは、ｐチャネル型薄膜トランジスタとする領域の半導体層にボロン（Ｂ）を１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように１５％のジボランをイオンドープすることによって、ｐ型を示す不純物領域５１４、５１５を形成することができる。また、チャネル形成領域５１６が形成される。
【０２１４】
次に、ゲート電極５０４〜５０７及び容量電極５０８の両側面にサイドウォール５１０を形成する。ここでは、ＳｉＨ４、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚さ１００ｎｍの酸化窒化珪素層を形成した後、ＬＰＣＶＤ法により厚さ２００ｎｍの酸化珪素層を形成した。次に、酸化珪素層上にレジストを塗布した後、基板の裏面に形成された酸化珪素層をウエットエッチングした。次に、酸化珪素層上のレジストを除去した後、酸化珪素層及び酸化窒化珪素層をＣＨＦ３及びＯ２を用いてドライエッチングしてサイドウォール５１０を形成する。なお、サイドウォール５１０の形成と同時に、第２絶縁層の一部をエッチングして除去する。第２絶縁層の一部が除去されることによって、残存するゲート絶縁層５１２は、ゲート電極５０４〜５０７、容量電極５０８、及びサイドウォール５１０の下方に形成される。
【０２１５】
次に、ｐチャネル型薄膜トランジスタとする半導体層を覆うようにフォトマスクを用いてレジストマスクを形成し、ｎチャネル型薄膜トランジスタとする領域の半導体層にゲート電極５０４〜５０７、容量電極５０８、及びサイドウォール５１０をマスクとして不純物元素を導入することにより高濃度不純物領域を形成する。ここでは、ｎチャネル型薄膜トランジスタとする領域の結晶性珪素層にリンを１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように５％のフォスフィンをイオンドープすることによって、ｎ型を示す高濃度不純物領域を形成することができる。具体的には、ｎチャネル型薄膜トランジスタとする領域の半導体層に、ソース領域又はドレイン領域５１３、５１７、５１８、ＬＤＤ領域５１９、５２０、チャネル形成領域５２１が形成される。サイドウォール５１０の下方にＬＤＤ領域５１９、５２０が形成される。また、容量素子の容量電極となる半導体層に低濃度不純物領域５１１及び高濃度不純物領域５１３が形成される。
【０２１６】
次に、水素を含む第４絶縁層５２２を成膜した後、半導体層に添加された不純物元素の活性化処理を行う。ここでは、ＳｉＨ４、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚さ５０ｎｍの酸化窒化珪素層を形成した後、窒素雰囲気で５５０℃で４時間加熱して不純物元素の活性化処理をした。
【０２１７】
次に、層間絶縁層の２層目となる第５絶縁層５２３及び３層目となる第６絶縁層５２４を形成する。ここでは、第５絶縁層５２３として、ＳｉＨ４、ＮＨ３、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚さ１００ｎｍの窒化酸化珪素層を形成した後、第６絶縁層５２４として、ＳｉＨ４、及びＮ２Ｏを用いたプラズマＣＶＤ法により厚さ６００ｎｍの酸化窒化珪素層を形成した。
【０２１８】
次に、結晶性珪素層の水素化処理を行う。ここでは、窒素雰囲気で４１０℃１時間の加熱を行った。
【０２１９】
ここまでの工程を経た半導体装置の断面図が図９（Ａ）に相当する。
【０２２０】
次に、第６絶縁層５２４上にレジストを塗布した後、フォトマスクを用いてレジストを露光し現像してレジストマスクを形成し、選択的に第４絶縁層５２２、第５絶縁層５２３、及び第６絶縁層５２４をエッチングして、半導体層に達するコンタクトホール、ゲート電極に達するコンタクトホールをそれぞれ形成する。ここでは、ＣＨＦ３及びＨ２を用いたドライエッチングにより第４絶縁層５２２、第５絶縁層５２３、及び第６絶縁層５２４をエッチングした。次に、エッチング後にレジストマスクを除去した。
【０２２１】
次に、フッ酸を含むエッチャントで露呈している半導体層表面の酸化層を除去すると同時に露呈している半導体層の表面を洗浄する。
【０２２２】
次に、スパッタリング法を用いて導電層を形成する。ここでは、ターゲットにチタンを用いたスパッタリング法により厚さ６０ｎｍのチタン層を形成し、ターゲットに窒化チタンを用いたスパッタリング法により厚さ４０ｎｍの窒化チタン層を形成し、ターゲットにアルミニウムを用いたスパッタリング法により厚さ５００ｎｍのアルミニウム層を形成し、ターゲットにチタンを用いて厚さ１００ｎｍのチタン層を形成した。
【０２２３】
次に、レジストを塗布した後、フォトマスクを用いてレジストを露光した後現像してレジストマスクを形成し、選択的に導電層をエッチングして、ソース電極またはドレイン電極５２５〜５３２、ゲート引出配線５３５〜５３８、容量素子の容量配線５３３、５３４、５３９、記憶素子の第２の電極の引出配線５４１、導電層５４２を形成する。この後にレジストマスクを除去する。
【０２２４】
ここまでの工程を経た半導体装置の断面図が図９（Ｂ）に相当する。同一基板上にロジック回路部６０１の薄膜トランジスタと、メモリ部６０２の薄膜トランジスタと、アンテナ及び電源部６０３の薄膜トランジスタ及び容量素子とを形成することができる。
【０２２５】
次に、第６絶縁層５２４、ソース電極またはドレイン電極５２５〜５３２、ゲート引出配線５３５〜５３８、容量素子の容量配線５３３、５３４、５３９、記憶素子の第２の電極の引出配線５４１、及び導電層５４２を覆う第７絶縁層５４０を形成する。ここでは、第７絶縁層５４０として、感光性ポリイミドを塗布した後、フォトマスクを用いて感光性ポリイミドを露光した後現像した後、３００℃で１時間加熱して感光性ポリイミドを焼成して、引出配線５４１に達する開口と、導電層５４２に達する開口を有する厚さ１５００ｎｍの第７絶縁層５４０を形成した。
【０２２６】
次に、第７絶縁層５４０上に記憶素子の第１の電極層５４３、引出配線５４１に接続する導電層５４４、及びアンテナの下地膜５４５を形成する。ここでは、チタンをターゲットとして厚さ１００ｎｍのチタン層を形成した後、チタン層上にレジストを塗布し、レジストをフォトマスクで露光した後現像してレジストマスクを形成する。次に、レジストマスクを用いてチタン層を、ＢＣｌ３及びＣｌ２を用いてドライエッチングして、記憶素子の第１の電極層５４３、引出配線５４１に接続する導電層５４４、及びアンテナの下地膜５４５を形成した。この後、レジストマスクを除去した。
【０２２７】
ここまでの工程を経た半導体装置の断面図が図９（Ｃ）に相当する。
【０２２８】
次に、第１の電極層５４３、導電層５４４、アンテナの下地膜５４５、及び第７絶縁層５４０を覆うように、第８絶縁層５４８を形成する。ここでは、第８絶縁層としては、感光性ポリイミドを塗布しフォトマスクを用いて感光性ポリイミドを露光及び現像した後、２５０℃で１時間加熱して、厚さ８００ｎｍの第８絶縁層５４８を形成した。
【０２２９】
次に、下地膜５４５上にアンテナ５４６を形成する。ここでは、アルミニウムをターゲットとしたスパッタリング法により厚さ５μｍのアルミニウム層を成膜する。次に、アルミニウム層上にレジストを塗布し、フォトマスクを用いてレジストを露光した後現像し、１５０℃で３０分加熱してレジストを焼成し、酸素アッシングによりレジスト残渣を除去する。次に、アルミニウム層を酢酸、硝酸、リン酸、及び水を混合したエッチャントを用いてエッチングしてアンテナ５４６を形成した。
【０２３０】
次に、第１の電極層５４３及び第８絶縁層５４８の一部に有機化合物を含む層５４９を形成する。ここでは、厚さ１ｎｍのフッ化カルシウム層を蒸着し、厚さ１０ｎｍのＣｚＰＡ層を蒸着し、厚さ１ｎｍのフッ化カルシウム層を蒸着して有機化合物を含む層５４９を形成した。
【０２３１】
ここまでの工程を経た半導体装置の断面図が図１０（Ａ）に相当する。
【０２３２】
次に、有機化合物を含む層５４９、導電層５４４、及び第８絶縁層５４８の一部に記憶素子の第２の電極５５０を形成する。第２の電極５５０は導電層５４４にも接続する。ここでは、厚さ２００ｎｍのスズ及び銀の合金で第２の電極５００を形成した。
【０２３３】
ここまでの工程を経た半導体装置の断面図が図１０（Ｂ）に相当する。本実施例では、同一基板上にロジック回路部６０１の薄膜トランジスタと、メモリ部６０２の薄膜トランジスタ及び記憶素子６００と、アンテナ、及び電源部６０３の薄膜トランジスタとを形成することができる。
【０２３４】
次に、第８絶縁層５４８、第２の電極５５０、アンテナ５４６を覆うように吸湿材５５５を含む第９絶縁層５５１を形成する。第９絶縁層５５１としては、外部からの水分等が素子層５５４へ侵入するのを妨げる機能を有する封止層で形成する。ここでは、吸湿材５５５として平均粒径が４０μｍの酸化カルシウム微粒子を含むエポキシ樹脂（Ｈｉｃａｐ２０００（日本化成工業製））を印刷法により印刷し、１６０℃３０分で焼成して、第９絶縁層５５１として厚さ１０〜３０μｍの第９の絶縁層を形成した。なお、第１絶縁層から第２の電極までの積層体を素子層５５４と示す。また、第９絶縁層５５１は素子層５５４を封止する封止層として機能する。
【０２３５】
次に、後の剥離工程を容易に行うために、レーザ光を剥離層に照射して、溝を形成した。
【０２３６】
次に、第９絶縁層５５１上に支持部材５５２を設ける。ここでは、支持部材５５２として熱剥離フィルムを第９絶縁層５５１に貼り付けた。
【０２３７】
ここまでの工程を経た半導体装置の断面図が図１１（Ａ）に相当する。
【０２３８】
次に、基板５０１から素子層及び封止層を剥離する。具体的には、剥離層５０２において、基板５０１と、素子層５５４及び絶縁層５５１を物理的手段により剥離する。ここでは、粘着性を有するローラ５６１を支持部材５５２表面に設け、ローラ５６１を回転させることで、素子層５５４及び絶縁層５５１を基板５０１から引き剥がすことができた。
【０２３９】
ここまでの工程を経た半導体装置の断面図が図１１（Ｂ）に相当する。
【０２４０】
次に、剥離層から剥れた素子層５５４及び絶縁層５５１に第１の可撓性基板５６２を接着させる。ここでは、素子層５５４及び絶縁層５５１表面に第１の可撓性基板として熱可塑性接着層を含むラミネートフィルムを設け、１３５℃に加熱されたローラを押しつけて、ラミネートフィルムを素子層５５４及び絶縁層５５１の表面に固着した。
【０２４１】
ここまでの工程を経た半導体装置の断面図が図１２（Ａ）に相当する。この後、支持部材５５２に熱を加えて、支持部材５５２を第９絶縁層５５１から剥した。
【０２４２】
次に、絶縁層５５１に第２の可撓性基板５８３を接着させる。ここでは、絶縁層５５１表面に第２の可撓性基板として熱可塑性接着層を含むラミネートフィルムを設け、１３５℃に加熱されたローラを押しつけて、ラミネートフィルムを絶縁層５５１の表面に固着した。
【０２４３】
この後、第１の可撓性基板、素子層、及び第２の可撓性基板５８３が重畳する部分に選択的にＵＶレーザ光を照射して分断することで、半導体装置を作製することができた。
【０２４４】
このときの剥離歩留まりについて以下に示す。ここでは、一枚の基板上に５０個の半導体装置が配置されている。基板一枚あたり７４〜７８％の半導体装置が、正常に剥離された。素子層の保護層として、吸湿材を含有する封止層を用いて、正常に剥離が行われたことがわかる。
【図面の簡単な説明】
【０２４５】
【図１】本発明の記憶装置を示した断面図である。
【図２】本発明の記憶装置を示した断面図である。
【図３】本発明に適用可能な記憶素子の構造を示した断面図である。
【図４】本発明の記憶装置の構成を示した図である。
【図５】本発明の記憶装置の構成を示した断面図である。
【図６】本発明の記憶装置の構成を示した図である。
【図７】本発明の半導体装置の構成を示した断面図である。
【図８】本発明の半導体装置の構成を示した図である。
【図９】本発明の半導体装置の作製工程を示した断面図である。
【図１０】本発明の半導体装置の作製工程を示した断面図である。
【図１１】本発明の半導体装置の作製工程を示した断面図である。
【図１２】本発明の半導体装置の作製工程を示した断面図である。
【図１３】本発明の半導体装置の作製工程を示した断面図である。
【図１４】本発明の半導体装置の作製工程を示した斜視図及び断面図である。
【図１５】本発明の半導体装置の作製工程を示した斜視図及び断面図である。
【図１６】本発明の半導体装置の応用例を示した図である。
【図１７】本発明の半導体装置の応用例を示した図である。
【図１】
0005475947.tif 000002
【図２】
0005475947.tif 000003
【図３】
0005475947.tif 000004
【図４】
0005475947.tif 000005
【図５】
0005475947.tif 000006
【図６】
0005475947.tif 000007
【図７】
0005475947.tif 000008
【図８】
0005475947.tif 000009
【図９】
0005475947.tif 000010
【図１０】
0005475947.tif 000011
【図１１】
0005475947.tif 000012
【図１２】
0005475947.tif 000013
【図１３】
0005475947.tif 000014
【図１４】
0005475947.tif 000015
【図１５】
0005475947.tif 000016
【図１６】
0005475947.tif 000017
【図１７】
0005475947.tif 000018