(57)【特許請求の範囲】
【請求項１】
液晶パネルのバックライトとして機能する複数チャンネルの発光ダイオードの駆動回路であって、
外部のプロセッサからチャンネルごとの輝度を指示する輝度設定信号を受けるインタフェース部と、
前記インタフェース部からの信号を受け、前記複数チャンネルの発光ダイオードの発光輝度に応じたデューティ比を有するパルス信号を生成するロジック部と、
外部からの電圧にもとづいて定電流を生成する電流設定部と、
前記定電流にもとづいて前記発光ダイオードに流す駆動電流を生成するカレントミラー回路と、
前記ロジック部からの前記パルス信号にもとづいて前記カレントミラー回路をオン、オフさせるトランジスタと、
を備え、
前記駆動回路は、外部からの信号にもとづき、前記複数チャンネルの発光ダイオードを独立に輝度設定可能な独立駆動モードと、前記複数チャンネルの発光ダイオードのうちのひとつを複数の前記カレントミラー回路にて駆動する並列駆動モードと、を切りかえ可能に構成されることを特徴とする駆動回路。
【請求項２】
チャンネルごとの発光ダイオードのアノード端子に駆動電圧を供給し、前記複数チャンネルの発光ダイオードのカソードの電圧を監視し、その電位が最も低い一つが、所定の目標値に一致するように前記駆動電圧を調節する昇圧回路をさらに備えることを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記ロジック部はカウンタを備え、所定の周期のうち、前記パルス信号は前記輝度設定信号が示すカウント値をカウントする期間、前記カレントミラー回路をオンさせ、残りのカウント期間の間、前記カレントミラー回路をオフさせることを特徴とする請求項１に記載の駆動回路。
【請求項４】
クロック信号を生成するオシレータをさらに備え、
前記ロジック部は、前記発光輝度に応じたデューティ比を有する前記パルス信号を、前記オシレータにより生成される前記クロック信号にもとづいて生成することを特徴とする請求項１に記載の駆動回路。
【請求項５】
前記カレントミラー回路は、
前記電流設定部にて生成された電流にもとづく電流がそのドレインに流れる第１トランジスタと、
そのゲートが前記第１トランジスタのゲートに接続され、そのドレインに前記発光ダイオードを流れる電流が流れる第２トランジスタと、
を備え、
前記トランジスタのドレインは前記第１トランジスタおよび前記第２トランジスタのゲートに接続され、そのゲートには、前記ロジック部からの前記パルス信号が入力されることを特徴とする請求項１に記載の駆動回路。
【請求項６】
前記オシレータはマスターモードまたはスレーブモードで動作可能であり、前記マスターモードにおいては、所定の周波数で発振して前記クロック信号を生成するとともに、当該クロック信号と同期した信号を外部に出力し、前記スレーブモードにおいては、外部から入力された信号に同期して前記クロック信号を生成することを特徴とする請求項４に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオードの駆動回路に関し、特に液晶パネルのバックライトとして利用される発光ダイオードの調光技術に関する。
【背景技術】
【０００２】
液晶パネルのバックライトとして、従来のＣＣＦＬ(Cold Cathode Fluorescent Lamp)やＥＥＦＬ（External Electrode Fluorescent Lamp）に代えて、長寿命化、低消費電力化、広色域化の観点で優れた特性を有する白色発光ダイオード（以下、ＬＥＤと略す）が用いられている。【０００３】
駆動対象のＬＥＤは、液晶パネルの背面に設けられる。液晶パネルが大型化すると単一の駆動回路ですべてのＬＥＤを駆動することは困難である。そこで液晶パネルを複数のエリアに分割し、エリアごとに駆動回路を設けるのが一般的である。
【特許文献１】特開２００４−３２８７５号公報
【特許文献２】特開２００２−２５２９７１号公報
【特許文献３】特開２００７−０２８７８４号公報
【特許文献４】特開２００７−１７３８１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
バックライトとしてＬＥＤを用いる場合、液晶パネルに表示される画像の濃淡に応じて、バックライトの輝度を局所的に変化（エリアコントロール）させることによりコントラスト比を高めることが可能である。【０００５】
本発明は、かかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、エリアごとに輝度を調節可能なＬＥＤの駆動回路の提供にある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、液晶パネルのバックライトとして機能する複数チャンネルの発光ダイオードの駆動回路に関する。この駆動回路は、外部のプロセッサからチャンネルごとの輝度を指示する輝度設定信号を受けるインタフェース部と、複数チャンネルの発光ダイオードを、輝度設定に応じた輝度で駆動する駆動回路と、を備える。【０００７】
駆動回路は、チャンネルごとの発光ダイオードのアノード端子に駆動電圧を供給する昇圧回路と、複数チャンネルごとに設けられ、対応する発光ダイオードのカソードに接続された複数の電流ドライバと、を備えてもよい。昇圧回路は、複数チャンネルの発光ダイオードのカソードの電圧を監視し、その電位が最も低い一つが、所定の目標値に一致するように駆動電圧を調節してもよい。【０００８】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【０００９】
本発明のある態様によれば、エリアコントロールが実現できる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態に係る液晶ディスプレイの構成を示すブロック図である。
【図２】実施の形態に係るＬＥＤ駆動回路の構成を示す回路図である。
【図３】ドライバＩＣのピン配置を示す図である。
【図４】電流設定部および電流ドライバ、それらの周辺回路の構成を示す回路図である。
【図５】図５（ａ）、（ｂ）は、独立駆動モードおよび並列駆動モードの利用形態を示す回路図である。
【図６】パルス信号ＰＷＭの生成の様子を示すタイムチャートである。
【図７】図７（ａ）、（ｂ）は、ドライバＩＣとＣＰＵ間のデータの送受信を示すタイムチャートである。
【図８】図８（ａ）〜（ｃ）は、各レジスタのアドレスマップを示す図である。
【符号の説明】
【００１１】
１００…ＬＥＤ駆動回路、５０…誤差増幅器、５２…第１オシレータ、５３ａ…バッファ、５３ｂ…バッファ、５４…ＰＷＭコンパレータ、５６…コントロールロジック部、５８…ドライバ、６０…レギュレータ、６２…インタフェース部、６４…ロジック部、６６…電流設定部、６７…バッファ、６８…第２オシレータ、６９ａ…バッファ、６９ｂ…バッファ、７０…電流ドライバ、７２…オープンショート検出部、７４…タイマ、７６…過電流検出コンパレータ、７８…過電流保護回路、８０…低電圧ロックアウト回路、８２…低電圧ロックアウト回路、８４…サーマルシャットダウン回路、８６…過電圧保護回路、８８…タイマ、Ｍ２…ロードスイッチ、Ｌ１…インダクタ、Ｄ１…整流ダイオード、Ｍ１…スイッチングトランジスタ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、ＵＬＥＤ…発光ユニット、１００ａ…ドライバＩＣ、１０１…出力端子。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。【００１３】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。【００１４】
図１は、実施の形態に係る液晶ディスプレイ３００の構成を示すブロック図である。液晶ディスプレイ３００は、液晶パネル３０２、複数の発光ユニットＵＬＥＤ、複数の駆動回路１００を備える。そのほか、図示しないプロセッサ、液晶パネル３０２のソースドライバ、ゲートドライバ、タイミングコントローラ等が設けられる。【００１５】
液晶パネル３０２は仮想的に、水平方向に２分割され、垂直方向にｎ分割（ｎは２以上の整数）されている。つまり液晶パネル３０２は、左側に領域Ａ１〜Ａｎ、右側に領域Ｂ１〜Ｂｎを備える。整数ｎは液晶パネルのサイズに応じて決定される。【００１６】
各領域Ａ１〜Ａｎ、Ｂ１〜Ｂｎはそれぞれ、水平方向に配置された８個の発光ユニットＵＬＥＤ１〜ＵＬＥＤ８を含む。各発光ユニットＵＬＥＤ１〜ＵＬＥＤ８は、それぞれが直列に接続された複数のＬＥＤ素子を含む。各領域Ａ１〜Ａｎ、Ｂ１〜ＢｎごとにＬＥＤ駆動回路１００が設けられており、同じ領域に属する複数の発光ユニットＵＬＥＤ１〜ＵＬＥＤ８を駆動する。【００１７】
各ＬＥＤ駆動回路１００には、図示しないＣＰＵ（Central Processing Unit）から、発光ユニットＵＬＥＤの輝度を設定するための輝度設定信号が入力される。ＬＥＤ駆動回路１００は、同じ領域に属する発光ユニットＵＬＥＤ１〜ＵＬＥＤ８の輝度を、独立に調節可能に構成される。【００１８】
以上の構成によって、液晶パネル３０２に表示される画像に応じてバックライトの輝度を局所的に独立に変化させることができ、コントラスト比を高めることができる。【００１９】
以下、ＬＥＤ駆動回路１００の構成を詳細に説明する。図２は、実施の形態に係るＬＥＤ駆動回路１００の構成を示す回路図である。ＬＥＤ駆動回路１００は、複数（８個）の発光ユニットＵＬＥＤ１〜ＵＬＥＤ８を駆動対象とする。以下、ひとつの発光ユニットをチャンネルとも呼ぶ。【００２０】
ＬＥＤ駆動回路１００は大きく、複数の発光ユニットＵＬＥＤに駆動電圧Ｖｏｕｔを供給する昇圧電源（スイッチングレギュレータ）、複数の発光ユニットＵＬＥＤに流れる電流を制御する電流ドライバの２つのブロックで構成される。【００２１】
ＬＥＤ駆動回路１００は、ひとつの半導体基板に集積化された機能ＩＣ（以下、ドライバＩＣという）１００ａと、その周辺回路部品で構成される。ドライバＩＣ１００ａは入出力用の端子として１番ピン〜４４番ピンを備える。図３は、ドライバＩＣ１００ａのピン配置を示す図である。各端子の名称および機能は、図２の回路図を参照しながら説明する。【００２２】
図２に戻る。ＬＥＤ駆動回路１００には入力電圧Ｖｉｎが供給される。入力電圧ＶｉｎはキャパシタＣＩＮによって平滑化され、１４番ピンの電源端子ＶＣＣに供給される。レギュレータ６０は、リニアレギュレータとバンドギャップレギュレータを含む。リニアレギュレータは電源端子ＶＣＣの電圧を降圧し、１５番ピンの安定化電圧端子ＶＲＥＧから安定化電圧ＶＲＥＧを出力する。安定化電圧端子ＶＲＥＧには、リニアレギュレータの出力キャパシタとして機能する安定化キャパシタＣＲＥＧが接続される。安定化電圧ＶＲＥＧは、ドライバＩＣ１００ａのその他のブロックへと供給される。８番ピンはアナログブロック用の接地端子ＡＧＮＤであり、３２番ピンはデジタルブロック用の接地端子ＰＧＮＤ１である。【００２３】
レギュレータ６０の内部のバンドギャップレギュレータは、電源端子ＶＣＣの電圧を利用して、基準電圧ＶＲＥＦを生成する。基準電圧ＶＲＥＦはドライバＩＣ１００ａの内部の基準電圧として利用されるとともに、１６番ピンの基準電圧端子ＶＲＥＦから外部へと出力される。【００２４】
低電圧ロックアウト回路８２は、レギュレータ６０により生成された安定化電圧ＶＲＥＧを監視し、しきい値電圧より低い低電圧状態を検出する。入力電圧ＶＩＮは、抵抗Ｒ１０、Ｒ１１によって分圧され、３４番ピンのＵＶＬＯ（Under Voltage Lock Out）端子に供給される。低電圧ロックアウト回路８０は、ＵＶＬＯ端子の電圧を監視し、入力電圧がしきい値電圧より低い低電圧状態を検出する。低電圧ロックアウト回路８０よび低電圧ロックアウト回路８２により生成される低電圧状態を示す信号は、ＡＮＤゲートを介してコントロールロジック部５６へと出力される。サーマルシャットダウン回路８４は、ドライバＩＣ１００ａの温度を監視し、温度異常の有無を示す信号をコントロールロジック部５６へと出力する。【００２５】
抵抗Ｒ１２、Ｒ１３は、出力端子１０１と接地端子の間に直列に設けられ、出力電圧ＶＯＵＴを分圧する。分圧された出力電圧ＶＯＵＴは、３０番ピンである過電圧保護端子ＯＶＰに供給される。過電圧保護回路８６は過電圧保護端子ＯＶＰの電位を監視し、出力電圧ＶＯＵＴの過電圧状態を検出する。【００２６】
ロードスイッチＭ２はＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、一端に入力電圧ＶＩＮが印加される。ロードスイッチＭ２のゲートソース間には第４抵抗Ｒ４が設けられる。３３番ピンのロードスイッチ端子ＬＯＡＤＳＷとロードスイッチＭ２のゲートの間には第３抵抗Ｒ３が設けられる。ロードスイッチＭ２は、昇圧動作の停止時に、インダクタＬ１、整流ダイオードＤ１を介して入力端子ＶＩＮが出力端子１０１とカップリングするのを防止するために設けられる。【００２７】
ロードスイッチＭ２のドレインと固定電圧端子（接地端子）の間には、インダクタＬ１、スイッチングトランジスタＭ１、第１抵抗Ｒ１が直列に設けられる。スイッチングトランジスタＭ１はＮチャンネルＭＯＳＦＥＴであり、そのゲートは３１番ピンのスイッチアウト端子ＳＷＯＵＴに接続される。２９番ピンである電流センス端子ＣＳとスイッチングトランジスタＭ１のソースとの間には、第２抵抗Ｒ２が設けられる。電流センス端子ＣＳと接地端子間には、キャパシタＣ１が設けられる。第２抵抗Ｒ２、キャパシタＣ１はローパスフィルタを形成し、第１抵抗Ｒ１にパルス状に生ずる電圧降下を平滑化し、電流センス端子ＣＳに供給する。【００２８】
過電流検出コンパレータ７６は、電流センス端子ＣＳの電位を所定のしきい値電圧と比較する。過電流保護回路７８は、過電流検出コンパレータ７６の比較結果を参照し、過電流状態を検出する。【００２９】
コントロールロジック部５６は、低電圧ロックアウト回路８０、低電圧ロックアウト回路８２、サーマルシャットダウン回路８４、過電圧保護回路８６、過電流保護回路７８から出力される各種の異常を示す信号を受ける。コントロールロジック部５６にはタイマ８８が接続されており、異常状態が所定時間継続して発生すると、スイッチングトランジスタＭ１のスイッチングを停止する。また、いずれかの回路異常が発生すると、６番ピンのフェイル端子ＦＡＩＬ１からフェイル信号が出力される。４番ピンのキャパシタ端子ＣＰ１には、タイマ８８の時定数を設定するためのキャパシタＣＰ１が接続される。【００３０】
出力キャパシタＣＯＵＴは接地端子と出力端子１０１の間に設けられる。出力端子１０１とスイッチングトランジスタＭ１のドレイン（スイッチングトランジスタＭ１とインダクタＬ１の接続点）との間には、整流ダイオードＤ１がカソードが出力キャパシタＣＯＵＴ側となる向きで設けられる。ドライバＩＣ１００ａは、スイッチングトランジスタＭ１をスイッチングさせることにより、入力電圧ＶＩＮを昇圧し、出力端子１０１に出力電圧ＶＯＵＴ（駆動電圧ともいう）を発生させる。【００３１】
４１番ピンのイネーブル端子ＥＮには、図示しないＣＰＵから出力されるイネーブル信号ＥＮが入力される。レギュレータ６０はイネーブル信号ＥＮがハイレベルのとき安定化電圧ＶＲＥＧを生成し、ローレベルのとき安定化電圧ＶＲＥＧの生成を停止し、ドライバＩＣ１００ａをスタンバイ状態とする。【００３２】
出力端子１０１には、複数の発光ユニットＵＬＥＤ１〜ＵＬＥＤ８が接続される。発光ユニットＵＬＥＤ１〜ＵＬＥＤ８のカソード端子は、端子ＬＥＤ１〜ＬＥＤ８に接続される。端子ＬＥＤ１〜ＬＥＤ８は、１番、３番、２０番、２２番、２５番、４２番、４４番ピンに対応する。【００３３】
電流ドライバ７０は、端子ＬＥＤ１〜ＬＥＤ８に接続されており、発光ユニットＵＬＥＤ１〜ＵＬＥＤ８に流れる電流を制御する。電流ドライバ７０の構成、動作は後に詳述する。電流ドライバ７０は、２番ピン、２１番ピン、２４番ピン、４３番ピンに対応する接地端子ＰＧＮＤ２〜ＰＧＮＤ５を介して接地される。【００３４】
誤差増幅器５０は複数の反転入力端子を備え、各反転入力端子には端子ＬＥＤ１〜ＬＥＤ８の電圧が印加される。誤差増幅器５０の非反転入力端子には所定の基準電圧Ｖｒｅｆが入力される。誤差増幅器５０は、反転入力端子の電圧のうち、最も電位の低い電圧と、基準電圧Ｖｒｅｆの誤差を増幅し、誤差量に応じた電流を出力する。誤差増幅器５０の出力端子は３９番ピンの端子ＣＯＭＰに接続される。端子ＣＯＭＰと接地端子間には、抵抗ＲＰＣおよびキャパシタＣＰＣが直列に接続される。抵抗ＲＰＣおよびキャパシタＣＰＣによって、誤差増幅器５０から出力される電流が誤差電圧Ｖｅｒｒに変換される。端子ＣＯＭＰに生ずる誤差電圧ＶｅｒｒはＰＷＭコンパレータ５４の非反転入力端子に供給される。【００３５】
第１オシレータ５２は、周期電圧Ｖｏｓｃを生成する。２８番ピンのＲＴ端子には周期電圧Ｖｏｓｃの周波数を設定するための抵抗ＲＴが接続される。ここで第１オシレータ５２はマスターモードとスレーブモードのいずれかで動作する。マスターモードで動作する場合、第１オシレータ５２は抵抗ＲＴに応じた周波数で発振し、周期電圧Ｖｏｓｃを生成する。マスターモードで動作するとき、第１オシレータ５２は周期電圧Ｖｏｓｃに応じた同期パルス信号を出力する。この同期信号は、バッファ５３ｂおよび３５番ピンのＣＴ＿ＳＹＮＣ＿ＯＵＴ端子から出力される。【００３６】
３７番ピンのＣＴ＿ＳＹＮＣ＿ＩＮ端子には、外部から同期パルス信号が入力可能となっている。この同期パルス信号はバッファ５３ａを介して第１オシレータ５２に入力される。第１オシレータ５２はスレーブモードに設定されると、ＣＴ＿ＳＹＮＣ＿ＩＮ端子の同期パルス信号と同期して周期電圧Ｖｏｓｃを生成する。【００３７】
図１に示したように、液晶ディスプレイ３００は複数のＬＥＤ駆動回路１００を備えて構成される。そこで好ましくは複数のＬＥＤ駆動回路１００のうち、いずれか一つをマスター回路に、その他をスレーブ回路に設定する。マスター回路の第１オシレータ５２をマスターモードに設定し、スレーブ回路内の第１オシレータ５２を、マスター回路の第１オシレータ５２からの同期信号を利用してスレーブモードで動作させることにより、複数のＬＥＤ駆動回路１００のスイッチングレギュレータの動作を同期させることができる。【００３８】
ＰＷＭコンパレータ５４の反転入力端子には、第１オシレータ５２により生成される三角波もしくはのこぎり波の周期電圧Ｖｏｓｃが入力される。ＰＷＭコンパレータ５４は、周期電圧Ｖｏｓｃと誤差電圧Ｖｅｒｒを比較し、比較結果に応じたパルス幅変調（Pulse Width Modulation）信号Ｓｐｗｍを生成する。【００３９】
ＰＷＭコンパレータ５４により生成されるＰＷＭ信号Ｓｐｗｍは、コントロールロジック部５６を介してドライバ５８に供給される。ドライバ５８はＰＷＭ信号ＳｐｗｍにもとづいてスイッチングトランジスタＭ１をスイッチングさせる。【００４０】
以上の構成要素によって主にスイッチングレギュレータが形成される。このスイッチングレギュレータによれば、複数の発光ユニットＵＬＥＤのカソードの最も低い電圧が、目標となる基準電圧Ｖｒｅｆと一致するように、出力電圧ＶＯＵＴを帰還制御することができる。【００４１】
続いて、複数の発光ユニットＵＬＥＤの輝度を個別に設定するための構成について説明する。【００４２】
電流ドライバ７０は、発光ユニットＵＬＥＤ１〜ＵＬＥＤ８の経路上に設けられたスイッチをスイッチングさせ、ＬＥＤの発光期間をパルス幅変調することによりその輝度を調節する。【００４３】
ＣＰＵからの設定信号は、複数の発光ユニットＵＬＥＤそれぞれに対する発光期間と非発光期間のデューティ比、つまりパルス幅変調のパルス幅を指示するデータを含んでいる。【００４４】
電流設定部６６、バッファ６７は、発光ユニットＵＬＥＤに流す電流の基準となる値を設定するための回路である。１８番ピンの電圧設定端子ＶＳＥＴには、外部から電圧が印加される。電流設定部６６はバッファ６７を介してその電圧を受け、電圧値に比例した定電流Ｉｃを生成する。１７番ピンの電流設定端子ＩＳＥＴには、比例定数を設定するための抵抗ＲＳＥＴが接続される。【００４５】
電流ドライバ７０は、発光ユニットＵＬＥＤそれぞれに対して、定電流Ｉｃに比例した電流を間欠的に供給し、発光期間（通電時間）を制御することによって輝度を調節する。【００４６】
図４は、電流設定部６６および電流ドライバ７０、それらの周辺回路の構成を示す回路図である。【００４７】
図４の電流ドライバ７０は、発光ユニットＵＬＥＤ１〜ＵＬＥＤ８ごとに設けられた複数の駆動ユニットＤＲＶ１〜ＤＲＶ８を備える。駆動ユニットＤＲＶ１〜ＤＲＶ８は同じ構成であるため、駆動ユニットＤＲＶ１のみが詳細に示される。【００４８】
駆動ユニットＤＲＶ１は、対応する発光ユニットＵＬＥＤ１の電流経路上に設けられたスイッチＳＷ１を備える。駆動ユニットＤＲＶ１は、ロジック部６４から出力されるパルス信号ＰＷＭ１に応じて、スイッチＳＷ１をスイッチングさせる。つまりスイッチＳＷ１がオンの期間、発光ユニットＵＬＥＤ１に電流が流れ、オフの期間、発光ユニットＵＬＥＤ１の電流が遮断され発光が停止する。スイッチング動作によって、発光ユニットＵＬＥＤ１が間欠的に発光、非発光を繰り返し、発光期間と非発光期間の時間比率によってその輝度が調節される。【００４９】
電流設定部６６は定電流Ｉｃを生成する。電流設定部６６は、トランジスタＱ１、演算増幅器ＯＡ１に加えて、抵抗ＲＳＥＴを備える。演算増幅器ＯＡ１によってトランジスタＱ１のエミッタ、つまり電流設定端子ＩＳＥＴの電位が、設定電圧ＶＳＥＴに安定化される。その結果、電流設定部６６は、定電流Ｉｃ（＝ＶＳＥＴ／ＲＳＥＴ）を生成する。トランジスタＭ１１は定電流Ｉｃの経路上に設けられる。【００５０】
駆動ユニットＤＲＶ１は、トランジスタＭ１２、レギュレータＲＧ１、レギュレータＲＧ２、トランジスタＭ１３、Ｍ１４を備える。
トランジスタＭ１２はトランジスタＭ１１とゲートおよびソースがそれぞれ共通に接続され、カレントミラー回路を形成する。トランジスタＭ１２には、定電流Ｉｃに比例した定電流Ｉｃ１が流れる。【００５１】
トランジスタＭ１２の流れる定電流Ｉｃ１の経路上には、トランジスタＭ１３が設けられる。トランジスタＭ１４はトランジスタＭ１３とカレントミラー回路を形成し、定電流Ｉｃ１に比例した定電流Ｉｃ２を生成する。レギュレータＲＧ１は、トランジスタＭ１３のドレイン電圧を所定値に安定化させる。同様にレギュレータＲＧ２は、トランジスタＭ１４のドレイン電圧を所定値に安定化させる。レギュレータＲＧ１、ＲＧ２によってトランジスタＭ１３、Ｍ１４のドレイン電圧が等しく設定され、カレントミラー回路のミラー比が安定化される。【００５２】
トランジスタＭ１４は、発光ユニットＵＬＥＤ１の駆動電流をスイッチングするためのスイッチとして機能する。トランジスタＭ１４のゲートと接地端子間には、トランジスタＭ１５が設けられる。トランジスタＭ１５がオフのときトランジスタＭ１４がオンし、発光ユニットＵＬＥＤ１に定電流Ｉｃ２が流れ、トランジスタＭ１５がオンのときトランジスタＭ１４がオフし、発光ユニットＵＬＥＤ１の電流が遮断され、発光が停止する。【００５３】
トランジスタＭ１４のスイッチング動作は、ロジック部６４から供給されるパルス信号ＰＷＭ１にもとづいて行われる。ロジック部６４は、複数の発光ユニットＵＬＥＤ１〜ＵＬＥＤ８の発光輝度に応じたデューティ比（導通期間と周期の比率）を有するパルス信号ＰＷＭ１〜ＰＷＭ８を生成し、それぞれを対応する駆動ユニットＤＲＶ１〜ＤＲＶ８へと出力する。パルス信号ＰＷＭ１は、バッファＢＵＦ１を介してトランジスタＭ１５に供給される。【００５４】
なお、駆動ユニットＤＲＶ２〜ＤＲＶ８は駆動ユニットＤＲＶ１と同様の構成を有しており、それぞれのトランジスタＭ１２のゲートが共通に接続されている。【００５５】
電流ドライバ７０は、独立駆動モードと、並列駆動モードが切り替えて使用される。
独立駆動モードでは、各チャンネルの駆動ユニットＤＲＶ１〜ＤＲＶ８のトランジスタＭ１４のオン、オフが、独立して制御される。
並列駆動モードでは、偶数チャンネルの駆動ユニットＤＲＶ２、ＤＲＶ４、ＤＲＶ６、ＤＲＶ８はそれぞれ、隣接する奇数番目の駆動ユニットＤＲＶ１、ＤＲＶ３、ＤＲＶ５、ＤＲＶ７と同期してスイッチングする。つまり、パルス信号ＰＷＭ２、ＰＷＭ４、ＰＷＭ６、ＰＷＭ８はそれぞれ、ＰＷＭ１、ＰＷＭ３、ＰＷＭ５、ＰＷＭ７と同じデューティ比に設定される。【００５６】
図５（ａ）、（ｂ）は、独立駆動モードおよび並列駆動モードの利用形態を示す回路図である。図５（ａ）に示すように、独立駆動モードでは各端子ＬＥＤ１〜ＬＥＤ８に発光ユニットＵＬＥＤ１〜ＵＬＥＤ８を接続し、独立に輝度を設定することができる。これに対して並列駆動モードでは、図５（ｂ）に示すように隣接する２つの端子ＬＥＤに対してひとつの発光ユニットＵＬＥＤを接続する。隣接する駆動ユニットは同じデューティ比を有するパルス信号にもとづいて、共通の発光ユニットＵＬＥＤを駆動する。並列駆動モードでは、駆動ユニットを並列に接続して使用するため、発光ユニットＵＬＥＤに与える駆動電流を２倍に設定することができる。独立駆動モードと並列駆動モードは、ＣＰＵからの設定信号にもとづいて切り替えられる。【００５７】
図２に戻り、パルス信号ＰＷＭ１〜ＰＷＭ８の生成に関して説明する。
輝度に応じたデューティ比を有するパルス信号ＰＷＭ１〜ＰＷＭ８は、第２オシレータ６８により生成されるクロック信号ＰＷＭＣＬＫを利用して行われる。クロック信号ＰＷＭＣＬＫの周波数は、６００Ｈｚ程度に設定される。【００５８】
第２オシレータ６８は、第１オシレータ５２と同様に、マスターモードまたはスレーブモードのいずれかで動作可能に構成される。マスターモードにおいては、所定の周波数で発振し、バッファ６９ｂおよび３６番ピンのＢＣＴ＿ＳＹＮＣ＿ＯＵＴ端子を介して同期信号を外部へと出力する。２７番ピンには、マスターモード時の発振周波数を設定するための抵抗ＲＢＲＴが接続される。スレーブモードにおいては、３８番ピンのＢＣＴ＿ＳＹＮＣ＿ＩＮ端子およびバッファ６９ａを介して入力される同期信号に同期したクロック信号ＰＷＭＣＬＫを生成する。【００５９】
クロック信号ＰＷＭＣＬＫはロジック部６４へと出力される。ロジック部６４は、クロック信号ＰＷＭＣＬＫをカウントするカウンタを含む。ロジック部６４は、発光ユニットＵＬＥＤ１〜ＵＬＥＤ８ごとのパルス幅（つまりデューティ比）を指示する輝度設定データＰＷＭＬＥＤ１〜ＰＷＭＬＥＤ８が書き込まれるレジスタを備える。輝度設定データＰＷＭＬＥＤ１〜ＰＷＭＬＥＤ８は、それぞれ１０ビットである。【００６０】
図６は、パルス信号ＰＷＭの生成の様子を示すタイムチャートである。ドライバＩＣ１００ａは、ＣＰＵと通信するためのシリアルインタフェースを備える。ドライバＩＣ１００ａは、ＣＰＵから出力されるクロック信号ＣＰＵＣＬＫ、チップセレクト信号ＣＰＵＣＳ、データ信号ＣＰＵＤＩを受ける。またドライバＩＣ１００ａはＣＰＵに対してデータＣＰＵＤＯを出力する。具体的には、１１番ピンにはＣＰＵ（Central Processing Unit）側のデジタルの電源電圧ＶＤＤが供給される。１３番ピンにはチップセレクト信号ＣＰＵＣＳが、１２番ピンにはクロック信号ＣＰＵＣＬＫが、９番ピンには、データ信号ＣＰＵＤＩが入力される。また１０番ピンを介してデータ信号ＣＰＵＤＯが出力される。【００６１】
図７（ａ）、（ｂ）は、ドライバＩＣ１００ａとＣＰＵ間のデータの送受信を示すタイムチャートである。図７（ａ）はライトサイクルを、図７（ｂ）はリードサイクルを示す。チップセレクト信号ＣＰＵＣＳがハイレベルに遷移した直後のデータＣＰＵＤＩの１ビット目がローレベルのとき、ライトサイクルに設定される。続く６ビットＡ５〜Ａ０が、アクセス先のアドレスを示す。アドレスデータの次に冗長なビット（＊）が設けられ、続く８ビットに、書き込むべきデータＤ７〜Ｄ０が伝送される。
チップセレクト信号ＣＰＵＣＳがハイレベルに遷移した直後のデータＣＰＵＤＩの１ビット目がハイレベルのとき、リードサイクルに設定される。続く６ビットＡ５〜Ａ０がアクセス先のアドレスを示す。９サイクル目以降、指定されたアドレスのデータＤ７〜Ｄ０が、データＣＰＵＤＯとして伝送される。【００６２】
インタフェース部６２は、ＣＰＵからのシリアルデータをパラレルデータに変換するシリアルパラレル変換回路を含む。ＣＰＵからのデータは、ロジック部６４の内部に設けられたレジスタの指定されたアドレスに書き込まれる。ＣＰＵから出力されるデータには、上述の輝度設定データＰＷＭＬＥＤに加えて、ＬＥＤ駆動回路１００の動作を指示するための各種設定信号が含まれる。各種設定信号の詳細は後述する。【００６３】
駆動ユニットＤＲＶ１に供給されるパルス信号ＰＷＭ１は、以下のように生成される。
ロジック部６４は１０ビットのカウンタを備え、輝度設定データＰＷＭＬＥＤ１が示すカウント値をカウントするまでの期間、パルス信号ＰＷＭ１をトランジスタＭ１４がオンするレベルに設定し、残りのカウント期間の間、トランジスタＭ１４がオフするレベルに設定する。つまり、輝度設定データＰＷＭＬＥＤ１がオール０のとき、パルス信号ＰＷＭ１のデューティ比は０／１０２４となり、輝度設定データＰＷＭＬＥＤ１がオール１のとき、パルス信号ＰＷＭ１のデューティ比は１０２３／１０２４となる。【００６４】
ロジック部６４は、同時並列的に同様の処理を行い、パルス信号ＰＷＭ１〜ＰＷＭ８を生成する。【００６５】
続いてＣＰＵから出力される各種の設定信号について説明する。レジスタは８ビットを単位として構成され、アドレスごとに以下の設定データが割り当てられる。【００６６】
アドレス  ００Ｈ：  ＰＷＭ制御データ（ＰＷＭＣＮＴ）
アドレス  ０１Ｈ：  ＬＥＤイネーブルデータ（ＬＥＤＥＮ）
アドレス  ０２Ｈ：  チャンネル１の輝度設定データ（ＳＥＴＰＷＭ１１）
アドレス  ０３Ｈ：  チャンネル１の輝度設定データ（ＳＥＴＰＷＭ１２）
アドレス  ０４Ｈ：  チャンネル２の輝度設定データ（ＳＥＴＰＷＭ２１）
アドレス  ０５Ｈ：  チャンネル２の輝度設定データ（ＳＥＴＰＷＭ２１）
アドレス  ０６Ｈ：  チャンネル３の輝度設定データ（ＳＥＴＰＷＭ３１）
アドレス  ０７Ｈ：  チャンネル３の輝度設定データ（ＳＥＴＰＷＭ３２）
アドレス  ０８Ｈ：  チャンネル４の輝度設定データ（ＳＥＴＰＷＭ４１）
アドレス  ０９Ｈ：  チャンネル４の輝度設定データ（ＳＥＴＰＷＭ４２）
アドレス  ０ＡＨ：  チャンネル５の輝度設定データ（ＳＥＴＰＷＭ５１）
アドレス  ０ＢＨ：  チャンネル５の輝度設定データ（ＳＥＴＰＷＭ５２）
アドレス  ０ＣＨ：  チャンネル６の輝度設定データ（ＳＥＴＰＷＭ６１）
アドレス  ０ＤＨ：  チャンネル６の輝度設定データ（ＳＥＴＰＷＭ６２）
アドレス  ０ＥＨ：  チャンネル７の輝度設定データ（ＳＥＴＰＷＭ７１）
アドレス  ０ＦＨ：  チャンネル７の輝度設定データ（ＳＥＴＰＷＭ７２）
アドレス  １０Ｈ：  チャンネル８の輝度設定データ（ＳＥＴＰＷＭ８１）
アドレス  １１Ｈ：  チャンネル８の輝度設定データ（ＳＥＴＰＷＭ８２）【００６７】
図８（ａ）〜（ｃ）は、各レジスタのアドレスマップを示す。【００６８】
１．  ＰＷＭ制御データ（ＰＷＭＣＮＴ）
ＰＷＭ制御データは、発光ユニットＵＬＥＤをＰＷＭ制御するための以下の各種設定データが含まれる。図８（ａ）は、ＰＷＭ制御レジスタのアドレスマップを示す。【００６９】
１．１  ＰＷＭリセットデータ（ＰＷＭＲＳＴ）
最上位ビットに格納される。ＰＷＭＲＳＴが１のとき通常動作し、０のときロジック部６４がリセットされる。【００７０】
１．２  ＰＷＭイネーブルデータ（ＰＷＭＥＮ）
最下位ビットに格納される。ＰＷＭイネーブルデータに１が書き込まれると、全チャンネルの発光ユニットＵＬＥＤ１〜ＵＬＥＤ８のデューティ比が更新される。【００７１】
１．３  並列駆動設定データ（ＰＡＲＡＤＲＶ）
下位２ビット目に格納される。０のとき独立駆動モードに設定され、各チャンネルの発光ユニットＵＬＥＤ１〜ＵＬＥＤ８の輝度は独立に制御される。１のとき、並列駆動モードに設定される。並列駆動モードでは、輝度設定データＰＷＭＬＥＤ２、ＰＷＭＬＥＤ４、ＰＷＭＬＥＤ６、ＰＷＭＬＥＤ８の値が無視され、ＰＷＭＬＥＤ１、ＰＷＭＬＥＤ３、ＰＷＭＬＥＤ５、ＰＷＭＬＥＤ７の値が利用される。【００７２】
１．４  上位２〜６ビットは、不使用である。【００７３】
２．  ＬＥＤイネーブルデータ（ＬＥＤＥＮ）
図８（ｂ）は、ＬＥＤイネーブルレジスタのアドレスマップを示す。
ＬＥＤイネーブルデータＬＥＤＥＮの各ビットＬＥＤＥＮ１〜ＬＥＤＥＮ８は、発光ユニットＵＬＥＤ１〜ＵＬＥＤ８の発光モードを指示するデータであり、最下位ビット（ＬＳＢ）から最上位ビット（ＭＳＢ）に順に格納される。
ＬＥＤ１ＥＮが０のとき、発光ユニットＵＬＥＤ１は輝度設定データＰＷＭＬＥＤ１の値に応じたデューティ比でスイッチング駆動される。ＬＥＤ１ＥＮが１のとき、スイッチング駆動ではなく、直流駆動される。【００７４】
３．  輝度設定データ（ＳＥＴＰＷＭ）
輝度設定データＳＥＴＰＷＭ１１およびＳＥＴＰＷＭ１２は輝度設定データＰＷＭＬＥＤ１を形成し、合計１６ビットのうちの１０ビットが発光ユニットＵＬＥＤ１の輝度設定データＰＷＭＬＥＤとして使用される。図８（ｃ）は、輝度設定レジスタのアドレスマップを示す。【００７５】
輝度設定データＳＥＴＰＷＭ１１の全ビットと、輝度設定データＳＥＴＰＷＭ１２の下位２ビットが、輝度設定データＰＷＭＬＥＤ１を形成する。残りのビットは使用されない。【００７６】
輝度設定データＳＥＴＰＷＭ２１、２２、３１、３２、４１、４２、５１、５２、６１、６２、７１、７２、８１、８２についても同様である。【００７７】
以上が各種設定データの説明である。【００７８】
図２に戻る。オープンショート検出部７２は、端子ＬＥＤ１〜ＬＥＤ８の電位を監視し、各発光ユニットＵＬＥＤ１〜ＵＬＥＤ８のオープン状態またはショート状態を検出する。オープンショート検出部７２にはタイマ７４が接続されておりオープン状態、ショート状態が所定時間持続すると、電流ドライバ７０へと通知する。電流ドライバ７０はオープンもしくはショートが発生しているチャンネルの駆動を停止する。５番ピンのキャパシタ端子には、タイマ７４の時定数を設定するためのキャパシタＣＰ２が接続される。７番ピンのフェイル端子ＦＡＩＬ２からは、オープン状態、ショート状態が発生すると所定レベルとなるフェイル信号ＦＡＩＬ２が出力される。【００７９】
１９番ピンのＴＥＳＴ端子、２６番ピンのＴＯＵＴ端子はテスト用に設けられている。【００８０】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、変形例を説明する。【００８１】
実施の形態において、バイポーラトランジスタとＭＯＳＦＥＴは相互に置換可能である。また、ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴ、ＮＰＮバイポーラトランジスタとＰＮＰバイポーラトランジスタは、電源電圧と接地電圧を天地反転することにより相互に置換可能である。【００８２】
また、本実施の形態において、ハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【産業上の利用可能性】
【００８３】
本発明は、表示装置に利用できる。
【図１】
0005433417.tif 000002
【図２】
0005433417.tif 000003
【図３】
0005433417.tif 000004
【図４】
0005433417.tif 000005
【図５】
0005433417.tif 000006
【図６】
0005433417.tif 000007
【図７】
0005433417.tif 000008
【図８】
0005433417.tif 000009