(57)【特許請求の範囲】
【請求項１】
光照射により電荷を生成する光電変換部をそれぞれ備える撮像要素が複数配列された撮像領域と、前記撮像領域で生成された電荷が規定のタイミングで転送され前記撮像要素毎の電荷をそれぞれ蓄積する遮光された蓄積要素が複数配列された蓄積領域とを半導体上に備え、前記撮像要素と前記蓄積要素とを複数個ずつ備える基本単位を半導体上に複数配列して構成され、前記蓄積要素は、前記撮像領域から転送された電荷を受け取る転送部と、前記撮像要素よりも飽和電荷量が大きく前記撮像領域から受け取った電荷が複数回引き渡されることにより前記撮像要素毎に生成された電荷を積算する加算部とを有し、前記転送部と前記加算部とは互いに対面する関係に配置され、前記撮像領域から前記転送部で受け取った電荷を前記加算部に引き渡して電荷の積算を行う構成であって、前記撮像要素および前記蓄積要素を構成する前記転送部および前記加算部は、それぞれ前記半導体上に絶縁層を介して配列された複数個の制御電極を備え、前記制御電極への印加電圧が制御されることにより前記撮像領域から前記蓄積領域への電荷転送が行われ、前記基本単位内において、前記撮像要素に設けた前記制御電極と前記転送部に設けた前記制御電極とは前記撮像領域と前記蓄積領域とが並ぶ第１方向の一直線上に配列され、前記転送部に設けた前記制御電極と前記加算部に設けた前記制御電極とは第１方向に交差する第２方向の一直線上に並んでおり、前記撮像要素と前記蓄積要素とに設けられる前記制御電極は、同形状かつ同寸法に形成されていることを特徴とする撮像素子。
【請求項２】
前記撮像領域と前記蓄積領域とは、前記半導体上で隣接して異なる領域に形成されていることを特徴とする請求項１記載の撮像素子。
【請求項３】
前記撮像領域は、前記光電変換部により生成された電荷から除去する不要電荷の量を決める電荷保持部をさらに備え、電荷保持部と前記加算部とが前記第１方向において一列に配置されることを特徴とする請求項１または請求項２記載の撮像素子。
【請求項４】
前記転送部と前記加算部との間に分離帯が形成され、転送部は半導体の主表面に配置した転送制御電極を有し、加算部は半導体の主表面に配置した加算制御電極を有し、転送制御電極と加算制御電極とに印加する電圧の制御により分離帯のポテンシャル障壁の高さを制御し、転送部と加算部との間の電荷移動を制御することを特徴とする請求項１ないし請求項３のいずれか１項に記載の撮像素子。
【請求項５】
前記転送部と前記加算部との間に分離帯が形成され、転送部は半導体の主表面に配置した転送制御電極を有し、加算部は半導体の主表面に配置した加算制御電極を有し、さらに、前記半導体の主表面において転送制御電極と加算制御電極との間には分離帯のポテンシャル障壁の高さを制御し、転送部と加算部との間の電荷移動を制御する移動制御電極が配置されていることを特徴とする請求項１ないし請求項３のいずれか１項に記載の撮像素子。
【請求項６】
前記加算部は、前記転送部よりも不純物濃度が高濃度であることを特徴とする請求項１ないし請求項５のいずれか１項に記載の撮像素子。
【請求項７】
前記転送部と前記加算部との間に転送部および加算部よりも不純物濃度が高濃度であるスリット領域を有していることを特徴とする請求項４または請求項５記載の撮像素子。
【請求項８】
前記転送部と前記分離帯との間に形成され転送部よりも不純物濃度が高濃度である第１スリット領域と、前記加算部と前記分離帯との間に形成され加算部よりも不純物濃度が高濃度である第２スリット領域とのうち少なくとも一方を備えることを特徴とする請求項４または請求項５記載の撮像素子。
【請求項９】
前記蓄積領域において、前記蓄積要素の両側には、前記加算部に隣接する第１のオーバーフロードレインと、前記転送部に隣接する第２のオーバーフロードレインとが形成されていることを特徴とする請求項１ないし請求項８のいずれか１項に記載の撮像素子。
【請求項１０】
前記撮像領域において、前記光電変換部に隣接する第３のオーバーフロードレインが設けられ、前記撮像領域と前記蓄積領域との間にオーバーフロードレインを設けない緩衝領域を形成していることを特徴とする請求項９記載の撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増感機能を有した撮像素子に関するものである。
【背景技術】
【０００２】
一般に、光照射による電荷を生成し受光光量に応じた受光出力を取り出す撮像素子では、受光光量の多寡に応じて受光出力も変化する。露光時間が長くなれば受光光量が増加するが、受光光量を反映する有効な受光出力の上限および下限は、電荷の生成や電荷の転送を行う部位のサイズおよび不純物濃度により制限されている。つまり、露光時間を長くするだけでは、電荷の生成や電荷の転送を行う部位が飽和して受光光量を反映した受光出力が得られないから、感度を高めることはできない。
【０００３】
撮像素子では露光時間を調節することが可能であるから、複数段階の露光時間で複数回の撮像を行い、露光が適正であった露光時間の電荷を用いて受光出力を得ることにより、ダイナミックレンジを広げることが考えられている（たとえば、特許文献１参照）。
【特許文献１】特開２００６−８４４３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に記載の構成では、露光時間の長さを調節することにより受光光量を調節する構成を採用しているから、受光強度に対するダイナミックレンジが大きくなるものの受光出力として取り出される電荷量が増加するわけではなく、受光出力のダイナミックレンジは大きくならない。
【０００５】
本発明は上記事由に鑑みて為されたものであり、その目的は、光照射により生成された電荷を規定のタイミングごとに積算することにより高感度化し、しかも受光出力の飽和電荷量を大きくすることにより受光出力のダイナミックレンジを大きくした撮像素子を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１の発明は、光照射により電荷を生成する光電変換部をそれぞれ備える撮像要素が複数配列された撮像領域と、前記撮像領域で生成された電荷が規定のタイミングで転送され前記撮像要素毎の電荷をそれぞれ蓄積する遮光された蓄積要素が複数配列された蓄積領域とを半導体上に備え、前記撮像要素と前記蓄積要素とを複数個ずつ備える基本単位を半導体上に複数配列して構成され、前記蓄積要素は、前記撮像領域から転送された電荷を受け取る転送部と、前記撮像要素よりも飽和電荷量が大きく前記撮像領域から受け取った電荷が複数回引き渡されることにより前記撮像要素毎に生成された電荷を積算する加算部とを有し、前記転送部と前記加算部とは互いに対面する関係に配置され、前記撮像領域から前記転送部で受け取った電荷を前記加算部に引き渡して電荷の積算を行う構成であって、前記撮像要素および前記蓄積要素を構成する前記転送部および前記加算部は、それぞれ前記半導体上に絶縁層を介して配列された複数個の制御電極を備え、前記制御電極への印加電圧が制御されることにより前記撮像領域から前記蓄積領域への電荷転送が行われ、前記基本単位内において、前記撮像要素に設けた前記制御電極と前記転送部に設けた前記制御電極とは前記撮像領域と前記蓄積領域とが並ぶ第１方向の一直線上に配列され、前記転送部に設けた前記制御電極と前記加算部に設けた前記制御電極とは第１方向に交差する第２方向の一直線上に並んでおり、前記撮像要素と前記蓄積要素とに設けられる前記制御電極は、同形状かつ同寸法に形成されていることを特徴とする。
【０００７】
請求項２の発明では、請求項１の発明において、前記撮像領域と前記蓄積領域とは、前記半導体上で隣接して異なる領域に形成されていることを特徴とする。
【００１０】
請求項３の発明では、請求項１または請求項２の発明において、前記撮像領域は、前記光電変換部により生成された電荷から除去する不要電荷の量を決める電荷保持部をさらに備え、電荷保持部と前記加算部とが前記第１方向において一列に配置されることを特徴とする。
【００１１】
請求項４の発明では、請求項１ないし請求項３のいずれかの発明において、前記転送部と前記加算部との間に分離帯が形成され、転送部は半導体の主表面に配置した転送制御電極を有し、加算部は半導体の主表面に配置した加算制御電極を有し、転送制御電極と加算制御電極とに印加する電圧の制御により分離帯のポテンシャル障壁の高さを制御し、転送部と加算部との間の電荷移動を制御することを特徴とする。
【００１２】
請求項５の発明では、請求項１ないし請求項３のいずれかの発明において、前記転送部と前記加算部との間に分離帯が形成され、転送部は半導体の主表面に配置した転送制御電極を有し、加算部は半導体の主表面に配置した加算制御電極を有し、さらに、前記半導体の主表面において転送制御電極と加算制御電極との間には分離帯のポテンシャル障壁の高さを制御し、転送部と加算部との間の電荷移動を制御する移動制御電極が配置されていることを特徴とする。
【００１３】
請求項６の発明では、請求項１ないし請求項５のいずれかの発明において、前記加算部は、前記転送部よりも不純物濃度が高濃度であることを特徴とする。
【００１４】
請求項７の発明では、請求項４または請求項５の発明において、前記転送部と前記加算部との間に転送部および加算部よりも不純物濃度が高濃度であるスリット領域を有していることを特徴とする。
【００１５】
請求項８の発明では、請求項４または請求項５の発明において、前記転送部と前記分離帯との間に形成され転送部よりも不純物濃度が高濃度である第１スリット領域と、前記加算部と前記分離帯との間に形成され加算部よりも不純物濃度が高濃度である第２スリット領域とのうち少なくとも一方を備えることを特徴とする。
【００１６】
請求項９の発明では、請求項１ないし請求項８のいずれかの発明において、前記蓄積領域において、前記蓄積要素の両側には、前記加算部に隣接する第１のオーバーフロードレインと、前記転送部に隣接する第２のオーバーフロードレインとが形成されていることを特徴とする。
【００１７】
請求項１０の発明では、請求項９の発明において、前記撮像領域において、前記光電変換部に隣接する第３のオーバーフロードレインが形成され、前記撮像領域と前記蓄積領域との間にオーバーフロードレインを設けない緩衝領域を形成していることを特徴とする。
【発明の効果】
【００１８】
請求項１の発明の構成によれば、撮像要素とは別に撮像要素毎の電荷をそれぞれ蓄積する蓄積要素を設け、撮像要素よりも飽和電荷量が大きく撮像要素毎に生成された電荷を積算する加算部を蓄積要素に設けているから、加算部において電荷を蓄積することにより増感することができる。また、加算部を光電変換部とは別に設けていることにより、半導体における占有面積を大きくしたり不純物濃度を高濃度にしたりして飽和電荷量を大きくとることができるから、増感する構成を容易に実現することができる。また、電荷を撮像素子の外部に取り出すことなく電荷を積算することができるから、応答速度（フレームレート）を低下させることなく電荷の積算が可能になる。しかも、撮像要素および蓄積要素は、それぞれ半導体上に絶縁層を介して配列された複数個の制御電極を備え、撮像要素と蓄積要素とに設けられる制御電極は、同形状かつ同寸法に形成されているから、電荷の転送の際に制御電極を区別なく利用することができる。
また、請求項１の発明の構成によれば、蓄積領域において撮像要素からの電荷を受け取る転送部を加算部とは別に設け、撮像要素からの電荷を転送部を介して加算部に引き渡すから、転送部から加算部に電荷を移動させている期間に光電変換部では電荷を生成することができ、光電変換部から転送部に電荷を移動させる期間以外は光電変換部を電荷の生成に利用することが可能になる。その結果、単位時間において電荷を生成する期間を長くとることができ、高感度化が可能になる。
さらに、請求項１の発明の構成によれば、撮像要素と蓄積要素とがそれぞれ複数個の制御電極を有するとともに、撮像要素と蓄積要素とを複数個ずつ備える基本単位を半導体上に複数配列することにより撮像素子を構成してあり、各基本単位では、撮像要素に設けた制御電極と転送部に設けた制御電極とが一直線上に配列され、この方向と交差する方向の一直線上に転送部に設けた制御電極と加算部に設けた制御電極とが並ぶから、基本単位の繰り返しで撮像素子が構成され、蓄積領域では転送部と加算部とが交互に配列される。この構造は、フレームトランスファー方式のＣＣＤイメージセンサに類似しているから、従来から提供されているフレームトランスファー方式のＣＣＤイメージセンサの技術を利用して実現することが可能であって、実現が容易になる。
【００１９】
なお、蓄積要素が撮像要素毎の電荷をそれぞれ蓄積することは、撮像要素と蓄積要素とが必ずしも一対一に対応していることを意味しているのではなく、蓄積要素は撮像要素の整数倍（２倍または４倍）であってもよい。つまり、１個の撮像要素に対して２個または４個の蓄積要素を対応付けたりすることが可能である。
【００２０】
請求項２の発明の構成によれば、撮像領域と蓄積領域とを半導体上で異なる領域に形成していることにより、撮像要素の暗電流の増加を防止することができる。とくに、蓄積領域の不純物濃度を高くして蓄積領域の飽和電荷量を増加させる場合に、撮像領域と蓄積領域とが同領域に設けられていると、境界部分の電界強度が大きくなって暗電流が生じやすくなるが、撮像要素と蓄積領域とを異なる領域に設けていることにより、暗電流を抑制することができる。
【００２１】
また、撮像領域と蓄積領域とを同領域に設けていると、撮像領域と蓄積領域とのポテンシャル差によって撮像領域から蓄積領域に電荷が流れてしまうが、撮像領域と蓄積領域とを異なる領域に設けていることにより、撮像領域から蓄積領域へ電荷が自然に流出してしまうのを防止することができる。
【００２４】
請求項３の発明の構成によれば、光電変換部により生成された電荷から除去する不要電荷の量を決めるために設けた電荷保持部を加算部と第１方向において一列に配置しているから、基本単位において、蓄積領域では加算列と転送列との２列を利用し、撮像領域では撮像要素と電荷保持部とが２列分に相当する領域を利用することになり、結果的に半導体上のスペースを無駄なく利用することができる。
【００２５】
請求項４と請求項５との発明の構成によれば、転送部と加算部との間に分離帯を設けているから、光電変換部から転送部が電荷を受け取る期間において、転送部の電荷と加算部の電荷とが混ざり合うのを防止することができる。また、撮像要素に対応付けた蓄積要素に電荷が転送された後に、分離帯のポテンシャル障壁の高さを制御して転送部から加算部に電荷を移動させることにより、撮像要素ごとの電荷を撮像要素に対応付けた蓄積要素における加算部において積算することができる。とくに、請求項５の発明では、分離帯のポテンシャル障壁の高さを制御するために移動制御電極を設けているから、転送制御電極および加算制御電極とともに移動制御電極への印加電圧を制御することにより、転送部から加算部への電荷の移動を容易に行うことができる。
【００２６】
請求項６の発明の構成によれば、加算部の不純物濃度を転送部よりも高濃度にしているから、加算部の占有する面積を大きくすることなく加算部の飽和電荷量を大きくすることができる。すなわち、撮像素子のサイズを大型化を抑制しながらも飽和電荷量を大きくして増感することが可能になる。
【００２７】
請求項７の発明の構成によれば、転送部と加算部との間に転送部および加算部よりも不純物濃度が高濃度であるスリット領域を設けていることにより、転送部および加算部にそれぞれ電位勾配を形成することができ、しかもスリット領域は転送部と加算部との間に形成しているから、転送部から加算部への電荷移動が容易になる。また、転送部と加算部とが交互に複数組配列されているときには、隣接する組間で転送部と加算部との間にポテンシャル障壁が形成されることになり、隣接する組間での電荷の混合を抑制することができる。
【００２８】
請求項８の発明の構成によれば、転送部と加算部との間に分離帯を備える構成において、転送部と分離帯との間、加算部と分離帯との間の少なくとも一方に不純物濃度が高濃度であるスリット領域を設けていることにより、転送部と加算部との少なくとも一方に電位勾配を形成し、転送部から加算部への電荷の移動を容易にすることができる。
【００２９】
請求項９の発明の構成によれば、蓄積領域において加算部に隣接する第１のオーバーフロードレインと転送部に隣接する第２のオーバーフロードレインとを形成しているから、転送部あるいは加算部において電荷が飽和しそうになると、オーバーフロードレインを通して電荷を廃棄することで、隣接する蓄積要素に電荷が溢れるのを防止し、ブルーミングの発生を抑制することができる。また、第１のオーバーフロードレインと第２のオーバーフロードレインとは蓄積要素の両側に配置しているから、転送部から加算部への電荷移動を妨げることがない。
【００３０】
請求項１０の発明の構成によれば、撮像領域と蓄積領域との間にオーバーフロードレインを設けない緩衝領域を形成しているから、第１および第２のオーバーフロードレインの電位と第３のオーバーフロードレインの電位との干渉を防止し、撮像領域と蓄積領域との電荷が互いに他方のオーバーフロードレインに流れるのを防止することができ、受光光量を正確に反映させた電荷量を加算部に積算することができる。また、緩衝領域を配線用のスペースとして利用することが可能になる。
【発明を実施するための最良の形態】
【００３１】
以下に説明する実施形態では、撮像素子として、複数個の撮像要素Ｐｘを垂直方向Ｄｖに複数個配列した主列Ｌを形成するとともに、主列Ｌを水平方向Ｄｈに複数列配列することによって、画素をマトリクス状に配列した２次元（エリア）イメージセンサを想定する。
【００３２】
また、以下に説明する実施形態では、撮像素子を発光源と組み合わせて構成したアクティブ形の空間情報の検出装置として対象空間に存在する物体までの距離を求める測距装置を例示する。空間情報の検出装置としては、測距装置のほか、物体の反射率や空間の媒質の透過率を求める装置などにも本発明の技術思想を適用することが可能である。
【００３３】
（基本構造）
以下に説明する実施形態では、図１に示すように、ＣＣＤイメージセンサにおけるフレームトランスファー（以下、「ＦＴ」と略称する）方式の構成と同様に垂直転送レジスタが光電変換部Ｄ１と兼用された構造の撮像素子１を例示するが、図９に示すように、インターライントランスファー（以下、「ＩＴ」と略称する」）方式の構成と同様に光電変換部Ｄ１に隣接して垂直転送レジスタＲｖを配置した構造の撮像素子１においても以下の実施形態の技術を採用することが可能である。また、ＦＴ方式とＩＴ方式との構造に適用可能であることから、フレームインターライントランスファー（以下、「ＦＩＴ」と略称する）方式の構成に類似した構造であっても以下の実施形態の技術を採用することが可能である。
【００３４】
以下では、ＦＴ方式に類似する構造はＦＴ型、ＩＴ方式に類似する構造はＩＴ型、ＦＩＴ方式に類似する構造はＦＩＴ型として説明する。また、ＦＴ型の場合は、光電変換部Ｄ１を備える撮像領域Ｅ１と、撮像領域Ｅ１で生成された電荷を蓄積する蓄積領域Ｅ２とを半導体に備え、蓄積領域Ｅ２は遮光されているものとする。一方、ＩＴ型の場合は、光電変換部Ｄ１を配列した領域を撮像領域Ｅ１とし、光電変換部Ｄ１に隣接して設けた垂直転送レジスタＲｖを蓄積領域Ｅ２とする。したがって、ＦＴ型では撮像領域Ｅ１と蓄積領域Ｅ２とが１個ずつ設けられるが、ＩＴ型では撮像領域Ｅ１と蓄積領域Ｅ２とが複数個ずつ設けられる。
【００３５】
撮像領域Ｅ１には、それぞれ光電変換部Ｄ１を備え電荷を生成する撮像要素Ｐｘが多数個配列され、蓄積領域Ｅ２には、撮像領域Ｅ１の各撮像要素Ｐｘで生成された電荷を蓄積する蓄積要素Ｐｙが多数個配列される。蓄積要素Ｐｙの個数は撮像要素Ｐｘの個数と一致している場合と一致していない場合とがある。撮像要素Ｐｘと蓄積要素Ｐｙとの個数が異なる場合には、蓄積要素Ｐｙを撮像要素Ｐｘに対して複数個ずつ対応付け、蓄積要素Ｐｙを撮像要素Ｐｘの整数倍（２倍または４倍が望ましい）とする。
【００３６】
蓄積領域Ｅ２に設けた蓄積要素Ｐｙは、積算要素Ｐｙ１と転送要素Ｐｙ２とからなり、撮像要素Ｐｘで生成された電荷は転送要素Ｐｙ２が仲介して積算要素Ｐｙ１に引き渡すようにしてある。蓄積領域Ｅ２は、複数個の積算要素Ｐｙ１を一直線上に配列した加算部Ｆ１と、複数個の転送要素Ｐｙ２を一直線上に配列した転送部Ｆ２とが半導体上において複数列ずつ形成される。加算部Ｆ１と転送部Ｆ２とは平行に配置され、積算要素Ｐｙ１の側方に転送要素Ｐｙ２が配置される。積算要素Ｐｙ１と転送要素Ｐｙ２とは同数設けている。積算要素Ｐｙ１と転送要素Ｐｙ２とは一対一に対応するとは限らないが、後述するように、積算要素Ｐｙ１を並べた加算部Ｆ１に配列されている加算制御電極４１と、転送要素Ｐｙ２を並べた転送部Ｆ２に配列されている転送制御電極４２とは水平方向Ｄｈの一直線上に並べられる。
【００３７】
ＦＴ型では、後述するように、蓄積要素Ｐｙを加算部Ｆ１と転送部Ｆ２とで構成し、ＩＴ型では、転送部を設けずに蓄積要素Ｐｙを加算部Ｆ１のみで構成する。また、後述する電荷秤量部Ｆ３はＦＴ型において設けるのが望ましい構成であるが、ＩＴ型であってもＣＣＤイメージセンサの光電変換部に相当する構造を、後述する撮像要素Ｐｘの構造に置き換えることによって、実現することができる。
【００３８】
以下では、ＦＴ型についてのみ説明するが、上述の説明を考慮すれば、ＩＴ型やＦＩＴ型への技術の転用も容易に行うことができる。
【００３９】
〔構造〕
図１は撮像素子１を正面から見た全体の概略構造である。図１における縦方向を画像における垂直方向Ｄｖ、横方向を画像における水平方向Ｄｈとする。撮像素子１は１枚の半導体に形成されており、垂直方向Ｄｖにおいて撮像領域Ｅ１と蓄積領域Ｅ２とに２分されている。
【００４０】
撮像領域Ｅ１では光照射により電荷を生成し、蓄積領域Ｅ２では撮像領域Ｅ１で生成された電荷を一時的に蓄積するとともに撮像素子１の外部に電荷を取り出す。撮像領域Ｅ１では、垂直方向Ｄｖの一直線上に多数個の撮像要素Ｐｘを配列した主列Ｌを形成し、複数の主列Ｌを水平方向Ｄｈに離間させて平行に並べることにより、撮像要素Ｐｘをマトリクス状に配列してある。
【００４１】
図２（ａ）に１個の撮像要素Ｐｘの構成を示し、図２（ｂ）に１個の蓄積要素Ｐｙの構成を示す。また、図３、図４は撮像要素Ｐｘの断面図であり、図５は蓄積要素Ｐｙの断面図を示している。
【００４２】
図２（ａ）（ｂ）を併せた構成が、撮像素子１の基本単位であって、この基本単位を半導体上に複数配列することにより撮像素子１が形成される。基本単位には、撮像要素Ｐｘと蓄積要素Ｐｙとが複数個ずつ設けられる。
【００４３】
撮像要素Ｐｘは、図３、図４に示すように、第１導電形（図示例ではｐ形）の半導体（図示例ではシリコンを想定している）からなる素子形成層１１の主表面側に、第２導電形（図示例ではｎ形）の半導体からなるウェル１２を形成し、ウェル１２の主表面に絶縁層（たとえば、酸化シリコンあるいは窒化シリコン）１３を介して感度制御電極２１と分離電極２２と蓄積電極２３と障壁制御電極２４とを配列した構成を有する。また、素子形成層１１においてウェル１２の範囲内には、第２導電形であって不純物濃度がウェル１２よりも高濃度（つまり、ｎ＋＋形）である保持用ウェル１４が形成される。保持用ウェル１４には接続線２６の一端部２５がオーミックに接続され、接続線２６の他端部には障壁制御電極２４が接続される。ただし、接続線の一端部２６に電極を設け、当該電極を保持用ウェル１４に対して絶縁層１３を介して配置してもよい。
【００４４】
感度制御電極２１と分離電極２２と蓄積電極２３と障壁制御電極２４とは図２に示すように、平面視において矩形状ないし短冊状であって同寸法に形成され、幅方向（垂直方向Ｄｖ）における一直線上に配列される。つまり、感度制御電極２１と分離電極２２と蓄積電極２３と障壁制御電極２４とは長手方向に直交する方向（つまり垂直方向Ｄｖ）の一直線上に中心を揃えて配列され、この方向が画素配列の垂直方向Ｄｖになる。障壁制御電極２４は１個であるが、感度制御電極２１と分離電極２２と蓄積電極２３とは複数個（図示例では、感度制御電極２１が６個、分離電極２２と蓄積電極２３とがそれぞれ３個）設けられる。なお、感度制御電極２１と分離電極２２と蓄積電極２３と障壁制御電極２４とは必ずしも同寸法とする必要はなく、たとえば障壁制御電極２４の長手方向（水平方向Ｄｈ）を分離電極２２および蓄積電極２３よりも大きくしてもよい。
【００４５】
保持用ウェル１４は、３個の分離電極２２のうちの中央の分離電極２２に対して画素配列の水平方向Ｄｈの一側に隣接して配置される。また、素子形成層１１には感度制御電極２１および分離電極２２に隣接してオーバーフロードレイン１５が形成され、オーバーフロードレイン１５には絶縁層１３を介さずにドレイン電極（オーバーフロードレイン１５と同じ部位に設けている）が直接接続される。オーバーフロードレイン１５は、たとえば、ウェル１２と同じ導電形で不純物濃度がウェル１２よりも高濃度である領域として形成される。また、オーバーフロードレイン１５は、感度制御電極２１の長手方向（画素配列の水平方向Ｄｈ）の両側のうち保持用ウェル１４と同じ側に形成される。この理由は後述する。素子形成層１１において保持用ウェル１４が形成される領域にはウェル１２が張り出した形で形成されるが、ドレイン電極を形成している領域にはウェル１２は形成されない。素子形成層１１は、第２導電形のサブストレート１０の上に形成される。
【００４６】
感度制御電極２１と分離電極２２と蓄積電極２３と障壁制御電極２４とのうち少なくとも感度制御電極２１は透光性を有している。分離電極２２と蓄積電極２３と障壁制御電極２４とは、透光性を有していないことが望ましいが、感度制御電極２１と同時に形成されるから透光性を有している。したがって、撮像要素Ｐｘにおいて素子形成層１１の主表面は、感度制御電極２１に対応する領域に形成した開口窓３１（図４参照）を除いて全体が遮光膜３０（図３〜５参照）により覆われる。また、以下の説明では、光照射により生成される電荷のうち電子を利用する例について説明するが、電荷としてホールを利用する場合には、半導体の導電形を入れ換え、また後述する電圧の極性を入れ換えることになる。
【００４７】
素子形成層１１およびウェル１２において感度制御電極２１を配置した領域は、開口窓３１を通して光が照射されることにより電荷を生成する光電変換部Ｄ１として機能する。また、ウェル１２において、分離電極２２を配置した領域は電荷分離部Ｄ２として機能し、蓄積電極２３を配置した領域は電荷蓄積部Ｄ３として機能する。ウェル１２において保持用ウェル１４を配置した領域は電荷保持部Ｄ４として機能する。
【００４８】
障壁制御電極２４は、接続線２６を介して保持用ウェル１４と電気的に接続されている。接続線２６は金属配線であり、障壁制御電極２４は保持用ウェル１４と同電位になる。したがって、保持用ウェル１４に電荷を保持すると、保持用ウェル１４の電荷量に応じた電圧が障壁制御電極２４に印加される（あるいは、障壁制御電極２４が保持用ウェル１４の電荷量に応じて帯電する）。
【００４９】
保持用ウェル１４には電子が保持されるから、障壁制御電極２４に負電圧を印加することができ、電子に対するポテンシャル障壁が高くなる。つまり、分離電極２２に対応する電荷分離部Ｄ２や蓄積電極２３に対応する電荷蓄積部Ｄ３よりも電子に対するポテンシャル障壁が高くなり、電荷分離部Ｄ２と電荷蓄積部Ｄ３との間にポテンシャル障壁が形成されることになる。障壁制御電極２４の直下におけるポテンシャル障壁の高さは保持用ウェル１４の電荷量に応じて変化する。言い換えると、ポテンシャル障壁の高さは電荷保持部Ｄ４に保持される電荷量に応じて変化する。
【００５０】
障壁制御電極２４と保持用ウェル１４との電位は電荷保持部Ｄ４に保持された電荷量で決まるが、感度制御電極２１と分離電極２２と蓄積電極２３とに印加する電圧は、別途に制御する必要がある。たとえば、正負２種類の電圧（＋１０Ｖ、−５Ｖ）を適宜のタイミングで印加する。そのため、感度制御電極２１と分離電極２２と蓄積電極２３とには、２本の電源配線２７ａ，２７ｂのいずれかがオーミックに接続される。電源配線２７ａ，２７ｂは金属配線を用いるのが望ましい。また、感度制御電極２１と分離電極２２と蓄積電極２３とについて、電源配線２７ａ，２７ｂを接続しない場合には、絶縁層（たとえば、酸化シリコンあるいは窒化シリコン）１６を介して電源配線２７ａ，２７ｂとは絶縁する。
【００５１】
ところで、素子形成層１１の主表面には保持用ウェル１４に対して垂直方向Ｄｖに並んでリセットゲート電極２８とリセットドレイン１７とが形成される。平面視においては、リセットゲート電極２８を挟んで保持用ウェル１４とリセットドレイン１７とが配置される。また、リセットゲート電極２８とリセットドレイン１７とは、保持用ウェル１４に対して光電変換部Ｄ１側に配置される。リセットドレイン１７は、たとえば不純物濃度が高濃度である第２導電形（つまり、ｎ＋＋）の領域として形成され、リセット電極（リセットドレイン１７と同じ部位に設けている）が絶縁層１３を介さずに直接接続される。リセット電極には一定のリセット電圧が印加される。
【００５２】
さらに、分離電極２２と保持用ウェル１４との間には転送ゲート電極２９が配置される。転送ゲート電極２９に適宜の電圧を印加すれば、転送ゲート電極２９の直下にチャンネルが形成され、電荷分離部Ｄ２から電荷保持部Ｄ４への電荷の移動が可能になる。
【００５３】
上述した分離電極２２と蓄積電極２３と障壁制御電極２４とリセットゲート電極２８と転送ゲート電極２９とリセットドレイン１７と電荷保持部Ｄ４とを配置した領域（図２に一点鎖線で囲んだ領域）は電荷秤量部Ｆ３を構成する。電荷秤量部Ｆ３のうち分離電極２２と蓄積電極２３と障壁制御電極２４とは主列Ｌに沿う方向（つまり、垂直方向Ｄｖ）において光電変換部Ｄ１と一直線上に配列され、電荷保持部Ｄ４とリセットゲート電極２８と転送ゲート電極２９とリセットドレイン１７とは、光電変換部Ｄ１が配列された一直線上とは異なる部位に配置される。言い換えると、当該一直線に対して水平方向Ｄｈにずれて位置する。
【００５４】
一方、蓄積領域Ｅ２は、各撮像要素Ｐｘで生成された電荷をそれぞれ個別に蓄積する蓄積要素Ｐｙを備える。ここでは、撮像要素Ｐｘと蓄積要素Ｐｙとを一対一に対応付ける場合を例として説明する。ただし、１個の撮像要素Ｐｘを２個または４個の蓄積要素Ｐｘに対応付けると、異なるタイミングで受光した受光光量に相当する電荷を各蓄積要素Ｐｘに振り分けて蓄積することが可能になる。この動作は、後述する空間情報の検出装置において、一定周波数で強度を変調した強度変調光の複数の位相に対応した受光光量に相当する電荷を各蓄積要素Ｐｘに振り分けて蓄積するのに利用できる。
【００５５】
各蓄積要素Ｐｙは、撮像要素Ｐｘから引き渡された電荷を積算する加算部Ｆ１と、撮像領域Ｅ１で生成された電荷を受け取って加算部Ｆ１に引き渡す転送部Ｆ２とをそれぞれ有している。転送部Ｆ２と光電変換部Ｄ１とは垂直方向Ｄｖの一直線上に配列されている。また、加算部Ｆ１は転送部Ｆ２に隣接して配置され、水平方向Ｄｈにおいて加算部Ｆ１と転送部Ｆ２とが交互に配列される。また、電荷秤量部Ｆ３のうちの電荷保持部Ｄ４と加算部Ｆ１とは垂直方向Ｄｖの一直線上に配置される。
【００５６】
加算部Ｆ１においてはウェル１２の主表面に絶縁層１３を介して加算制御電極４１が配置され、転送部Ｆ２においてはウェル１２の主表面に絶縁層１３を介して転送制御電極４２が配置される。１つの蓄積要素Ｐｙを構成する加算制御電極４１と転送制御電極４２との個数にはとくに制限はないが、本実施形態では、説明を簡単にするために加算制御電極４１と転送制御電極４２とを同数個設けているものとする。
【００５７】
また、加算制御電極４１と転送制御電極４２との形状および寸法についてもとくに制限はないが、本実施形態では、加算制御電極４１および転送制御電極４２を感度制御電極２１と同形状かつ同寸法に形成しているものとする。さらに、感度制御電極２１、分離電極２２、蓄積電極２３、障壁制御電極２４と加算制御電極４１および転送制御電極４２との配列ピッチを等しくしてあり、ＦＴ方式のＣＣＤセンサとの形状の相違が少なくなるように構成している。
【００５８】
すなわち、光電変換部Ｄ１と転送部Ｆ２とは垂直方向Ｄｖの一直線上に配置されており、また分離電極２２と蓄積電極２３と障壁制御電極２４も光電変換部Ｄ１と垂直方向Ｄｖの一直線上に配置されており、感度制御電極２１と分離電極２２と蓄積電極２３と障壁制御電極２４と転送制御電極４２とは同形状かつ同寸法に形成されているから、これらの電極に印加する電圧を制御することにより、撮像領域Ｅ１から蓄積領域Ｅ２に電荷を転送することができる。つまり、撮像要素Ｐｘから蓄積要素Ｐｙへの電荷の転送を行い、さらに蓄積要素Ｐｙから撮像素子１の外部に電荷を取り出すために電荷を転送することが可能になる。言い換えると、感度制御電極２１と分離電極２２と蓄積電極２３と障壁制御電極２４とは、撮像領域Ｅ１から蓄積領域Ｅ２への電荷の転送に用いる際には制御電極として区別なく利用される。
【００５９】
１個の蓄積要素Ｐｙは、たとえば８個ずつの加算制御電極４１および転送制御電極４２を含み、それぞれ４相駆動される。また、加算部Ｆ１と転送部Ｆ２との間にはポテンシャル障壁を形成する分離帯４３が形成される。加算制御電極４１と転送制御電極４２とは撮像領域Ｅ１の制御電極（感度制御電極２１と分離電極２２と蓄積電極２３と障壁制御電極２４）と同形状、同寸法に形成される。また、加算制御電極４１と転送制御電極４２とは互いに対面する関係に配置される。すなわち、それぞれ矩形状に形成されている加算制御電極４１と転送制御電極４２とが短辺同士を向かい合わせにして配置される。
【００６０】
分離帯４３を形成するには、加算制御電極４１および転送制御電極４２に適宜の電圧を印加することにより、図５（ａ）に示すように、加算制御電極４１および転送制御電極４２の直下にポテンシャル井戸Ｗ１，Ｗ２を形成する。このように加算部Ｆ１と転送部Ｆ２とにそれぞれポテンシャル井戸Ｗ１，Ｗ２を形成すれば、加算部Ｆ１と転送部Ｆ２との間にポテンシャル障壁Ｂ１が形成されることになり、このポテンシャル障壁Ｂ１を分離帯４３として利用することができる。
【００６１】
また、上述したように、第１導電形（図２の構成例ではｐ形）の素子形成層１１の主表面に、第２導電形（ｎ形）のウェル１２を形成しており、加算制御電極４１および転送制御電極４２はウェル１２に対して絶縁層１３を介して配置しているから、図５（ｂ）のように、加算部Ｆ１および転送部Ｆ２に対応する部位にそれぞれウェル１２を設ける構成を採用すれば、加算部Ｆ１と転送部Ｆ２との間にウェル１２とは導電形の異なる素子形成層１１が介在することになり（上述の例ではｎ形−ｐ形−ｎ形）、素子形成層１１が分離帯４３として機能する。ただし、ウェル１２と分離帯４３との導電形が異なっていると分離帯４３として形成されるポテンシャル障壁が高くなるから、図５（ｃ）のように、分離帯４３の導電形をウェル１２と同じにし不純物濃度をウェル１２に対して低濃度（上述の例ではｎ−形）にすることで、分離帯４３として機能させるようにしてもよい。
【００６２】
上述のように分離帯４３を設けることによって、撮像領域Ｅ１から転送部Ｆ２に電荷を転送する際には、転送部Ｆ２の電荷と加算部Ｆ１の電荷とが混合されるのを防止することができる。また、加算制御電極４１と転送制御電極４２とに印加する電圧の関係を制御することにより、分離帯４３に形成されるポテンシャル障壁Ｂ１を引き下げて転送部Ｆ２の電荷を加算部Ｆ１に転送することができる。
【００６３】
転送部Ｆ２から加算部Ｆ１に電荷を転送する際には、転送部Ｆ２に電荷が残らないようにすることが望ましい。そこで、図６（ａ）に示すように、加算部Ｆ１と転送部Ｆ２との間において加算部Ｆ１および転送部Ｆ２よりも不純物濃度が高濃度（たとえば、ｎ＋形）であるスリット領域４４を形成するのが望ましい。スリット領域４４を設けることにより、図６（ｂ）のように加算部Ｆ１と転送部Ｆ２とに、それぞれ他方に電荷Ｃを流し込むように傾斜した電位勾配が形成される。
【００６４】
したがって、転送部Ｆ２の電荷Ｃが分離帯４３のポテンシャル障壁Ｂ１を乗り越えるように、加算制御電極４１と転送制御電極４２とに印加する電圧の関係を制御すると（たとえば、転送部Ｆ２にポテンシャル井戸Ｗ２を形成する際に転送制御電極４２に正電圧を印加している場合には、転送制御電極４２の電圧印加を停止するか電圧を印加すると）、図６（ｃ）のように転送部Ｆ２のポテンシャル井戸が消滅する（転送部Ｆ２のポテンシャルがポテンシャル障壁Ｂ１の高さに近付く）のに伴って、電荷Ｃが分離帯４３を乗り越えて加算部Ｆ１に流れ込む。
【００６５】
上述の動作において、加算部Ｆ１のポテンシャル井戸Ｗ１は残されているから、電荷Ｃが逆流して転送部Ｆ２に流れ込むことはない。また、加算部Ｆ１においてもスリット領域４４により電位勾配が形成されているから、転送部Ｆ２における電位勾配とともに、水平方向Ｄｈにおいて隣接する蓄積要素Ｐｙとの間では電荷が移動しにくく、隣接する蓄積要素Ｐｙの間の電荷の混合が防止される。
【００６６】
スリット領域４４は加算部Ｆ１と転送部Ｆ２との間であって、図６に示すように電位勾配を制御することができれば、どのような形で設けてもよい。たとえば、分離帯４３の直下を含み加算部Ｆ１と転送部Ｆ２との間の全体に亘ってスリット領域４４を形成することも可能である。図示例では、加算部Ｆ１と分離帯４３との間と転送部Ｆ２と分離帯４３との間との両方にスリット領域４４を設けているが、一方のスリット領域４４のみ設けるようにしてもよい。また、加算部Ｆ１寄りのスリット領域４４は加算部Ｆ１よりも不純物濃度が高濃度であればよく、転送部Ｆ２寄りのスリット領域４４は転送部Ｆ２よりも不純物濃度が高濃度であればよい。
【００６７】
加算部Ｆ１と転送部Ｆ２との近傍には、それぞれ垂直方向Ｄｖのオーバーフロードレイン４５．４６が配置される。各オーバーフロードレイン４５，４６は、撮像領域Ｅ１に形成したオーバーフロードレイン１５と同様に、絶縁層１３を介さずにドレイン電極（オーバーフロードレイン４５，４６と同じ部位に設けている）が直接接続される。オーバーフロードレイン４５，４６は、たとえば、ウェル１２と同じ導電形で不純物濃度がウェル１２よりも高濃度である領域として形成される。
【００６８】
蓄積要素Ｐｙは、両オーバーフロードレイン４５，４６の間に形成される。つまり、蓄積要素Ｐｙの両側にオーバーフロードレイン４５，４６が配設される。ここにおいて、水平方向Ｄｈにおいて隣接する蓄積要素Ｐｙの間のオーバーフロードレイン４５，４６は１本にまとめてもよい。オーバーフロードレイン４５，４６は、加算部Ｆ１および転送部Ｆ２において溢れた電荷を廃棄する機能を有し、いずれかの蓄積要素Ｐｙにおいて飽和により溢れ出した電荷が水平方向Ｄｈに隣接する蓄積要素Ｐｙの電荷に混入されるのを防止し、結果的にブルーミングの発生を抑制する。
【００６９】
また、上述のように、撮像領域Ｅ１では光電変換部Ｄ１と電荷保持部Ｄ４との電荷を廃棄できるようにオーバフロードレイン１５が配置されているから、図７の上部に示しているように、光電変換部Ｄ１では電荷保持部Ｄ４に電荷が流れ込み易いように電位勾配が形成される。
【００７０】
ところで、蓄積領域Ｅ２においてスリット領域４４と同様の電位勾配を形成するようにオーバーフロードレイン４５，４６を加算部Ｆ１と転送部Ｆ２との間に設けることが考えられるが、そのような構成を採用すると、転送部Ｆ２から加算部Ｆ１へ電荷を移動させることができなくなる。
【００７１】
これに対して本実施形態の構成では、オーバーフロードレイン４５，４６を設けていることにより、転送部Ｆ２では、図７の下部に示しているように分離帯４３寄りの一端部から他端部に向かって電荷を流すように電位勾配が形成される。
【００７２】
この電位勾配は、転送部Ｆ２から加算部Ｆ１への電荷の移動には必ずしも有利に作用しないが、撮像領域Ｅ１から蓄積領域Ｅ２への電荷移動の際には、電荷の移動を促進するような電位勾配を付与することを可能にし、撮像領域Ｅ１から蓄積領域Ｅ２への電荷の転送効率を高めることが可能になる。なお、上述したスリット領域４４と組み合わせて用いれば、撮像領域Ｅ１から蓄積領域Ｅ２への電荷移動の効率はやや低下するものの、転送部Ｆ２から加算部Ｆ１への電荷移動の効率が高くなる。したがって、スリット領域４４とオーバーフロードレイン４５，４６とを併用して電荷移動の効率を調節するのが望ましい。
【００７３】
撮像領域Ｅ１に設けたオーバーフロードレイン１５と、蓄積領域Ｅ２に設けたオーバーフロードレイン４５，４６とは電気的には独立しているから、互いの影響が生じないように、電気的に分離することが望ましい。そこで、図７に示すように、撮像領域Ｅ１と蓄積領域Ｅ２との間にオーバーフロードレイン１５，４５，４６を設けない緩衝領域Ｅ３を形成する。緩衝領域Ｅ３には加算制御電極４１および転送制御電極４２を設けることが可能であるが、電極を設けずに配線用のスペースとして用いるようにしてもよい。加算制御電極４１および転送制御電極４２を設ける場合には、１０個ずつ程度設けることができる幅に形成する。また、配線用のスペースとして用いる場合には、配線の周囲の電界が撮像領域Ｅ１で生成された電荷に影響しないように、シールドなどの構成を採用するのが望ましい。
【００７４】
なお、撮像領域Ｅ１のオーバーフロードレイン１５は電荷分離部Ｄ２における廃棄電荷の廃棄とともに光電変換部Ｄ１の残留電荷の廃棄にも用いているが、光電変換部Ｄ１の残留電荷の廃棄を行わない場合には省略し、電荷分離部Ｄ２の廃棄電荷の廃棄には電荷保持部Ｄ４と同様の技術を採用してもよい。この場合には、オーバーフロードレイン１５は省略される。
【００７５】
ところで、加算部Ｆ１は撮像領域Ｅ１で生成された電荷を積算するために設けられたものであり、転送部Ｆ２よりも飽和電荷量を大きくする必要がある。また、転送部Ｆ２には光電変換部Ｄ１で生成された電荷が転送され、かつ各積算要素Ｐｙ１は、各撮像要素Ｐｘから引き渡された電荷を積算するから、各撮像要素Ｐｘよりも飽和電荷量を大きくしてある。飽和電荷量を大きくするには、占有面積（体積）を大きくすることが考えられるが、撮像素子１が大型化し材料コストが増加するという問題が生じる。また、加算部Ｆ１の占有面積が大きくなれば、単位面積当たりの画素数が少なくなる。
【００７６】
そこで、本実施形態では、飽和電荷量を大きくするために、加算部Ｆ１の不純物濃度を転送部Ｆ２よりも高濃度にする技術を採用している。たとえば、転送部Ｆ２がｎ形である場合には、加算部Ｆ１をｎ＋形にする。この場合、転送部Ｆ２のスリット領域４４はｎ＋形とし、加算部Ｆ１のスリット領域４４はｎ＋＋形にする。加算部Ｆ１の不純物濃度が転送部Ｆ２よりも高濃度であることにより、図６（ｂ）に示すように、加算部Ｆ１のポテンシャル井戸Ｗ１は転送部Ｆ２のポテンシャル井戸Ｗ２よりも深くなり、電荷飽和量を大きくすることができる。しかも、不純物濃度の調整だけであるから占有面積に影響はなく、撮像素子１の大型化や単位面積当たりの画素数の低下が生じない。なお、不純物はたとえば拡散によりドープする。
【００７７】
蓄積領域Ｅ２には、蓄積要素Ｐｙに蓄積された電荷を撮像素子１の外部に取り出すための電荷取出部としてＣＣＤイメージセンサと同様にＣＣＤにより構成された水平転送レジスタＲｈも設けられる。水平転送レジスタＲｈは、基本的には加算部Ｆ１からの電荷を読み出すために用いるが、必要に応じて転送部Ｆ２からの電荷を読み出すこともできる。水平転送レジスタＲｈを転送された電荷は、撮像素子１に設けた出力部において電荷量に応じた電圧に変換され、受光出力として撮像素子１の外部に取り出される。水平転送レジスタＲｈおよび出力部の構成はＣＣＤイメージセンサにおいて知られた技術であるから、ここではとくに説明しない。
【００７８】
上述した構成例では、光電変換部Ｄ１を除く部位を遮光膜３０で覆っているが、撮像領域Ｅ１では分離電極２２と蓄積電極２３と障壁制御電極２４とを覆うように遮光膜３０を形成し、電荷保持部Ｄ４を遮光しない構成を採用してもよい。ただし、蓄積領域Ｅ２は全体を遮光膜３０で覆う必要がある。
【００７９】
また、上述した構成例では加算制御電極４１と転送制御電極４２との印加電圧を制御することにより、分離帯４３のポテンシャルに対する加算部Ｆ１および転送部Ｆ２のポテンシャルを制御し、転送部Ｆ２から加算部Ｆ１への電荷の移動を行っているが、図８に示すように、分離帯４３において移動制御電極４７を設け、加算制御電極４１および転送制御電極４２に印加する電圧とともに、移動制御電極４７に印加する電圧も調節することにより、転送部Ｆ２から加算部Ｆ１への電荷の移動を促進するようにしてもよい。移動制御電極４７は、分離帯４３となる素子形成層１１の表面に絶縁層１３を介して配置される。
【００８０】
したがって、図８（ｂ）のように転送部Ｆ２に電荷Ｃが存在し、転送部Ｆ２と加算部Ｆ１との間にポテンシャル障壁Ｂ１が形成されている状態から、図８（ｃ）のように転送制御電極４２と加算制御電極４１と移動制御電極４７との直下のポテンシャルが等しくなるように、移動制御電極４７に適宜の電圧を印加すれば、転送部Ｆ２から加算部Ｆ１に一部の電荷Ｃが移動する。
【００８１】
次に、図８（ｄ）のように、転送部Ｆ２として形成されたポテンシャル井戸Ｗ２を消滅させるように転送制御電極４２の印加電圧を制御すると、電荷Ｃは加算制御電極４１と移動制御電極４７との直下に移動し、さらに、移動制御電極４７の直下にポテンシャル障壁Ｂ１が形成されるように移動制御電極４７の印加電圧を制御すると、加算部Ｆ１として形成されたポテンシャル井戸Ｗ１に電荷が移動する。つまり、図８の手順により、転送部Ｆ２から加算部Ｆ１に電荷を移動させることができる。
【００８２】
〔動作〕
以下に、上述した図１の構成の撮像素子１について動作を説明する。図１の構成の一部を変更した他の構成についても、基本的な動作は同様であり、変更した部位の動作は構成の説明に付随して説明したので、以下では図１の構成の撮像素子１についての動作を説明する。また、利用する電荷を電子として説明する。
【００８３】
いま、ウェル１２の中の電子を空乏化した状態で光を照射するものとする。ウェル１２の中の電子を空乏化するには、オーバーフロードレイン１５を通して光電変換部Ｄ１および電荷分離部Ｄ２に残留する電子を廃棄し、リセットゲート電極２８にリセット電圧を印加して保持用ウェル１４とリセットドレイン１７との間にチャンネルを形成し、電荷保持部Ｄ４に残留する電子をリセットドレイン１７を通して廃棄する。
【００８４】
また、垂直方向Ｄｖにおいて光電変換部Ｄ１から電荷蓄積部Ｄ３に向かう向きにおいて光電変換部Ｄ１を上流側と定義すると、電荷蓄積部Ｄ３の電荷は垂直方向Ｄｖに並ぶ下流側の撮像要素Ｐｘの光電変換部Ｄ１に隣接して設けたオーバーフロードレイン１５を通して廃棄することができる。
【００８５】
ウェル１２の中の電子を空乏化した後に、光電変換部Ｄ１の感度制御電極２１に適宜の電圧を印加して光電変換部Ｄ１に電子に対するポテンシャル井戸を形成した状態で光を照射すると、ウェル１２を含む素子形成層１１において生成された電子とホールとのうち電子がポテンシャル井戸に集積され、ホールはサブストレート１０を通して廃棄される。つまり、受光光量に応じた量の電子がポテンシャル井戸に集積される。感度制御電極２１に印加する電圧の制御の具体例は後述する。
【００８６】
光電変換部Ｄ１において受光光量に応じた量の電子（以下、電子は斜線部で示す）を集積させた後、まず図１０の期間Ｔａのように、分離電極２２に電圧を印加して電荷分離部Ｄ２にポテンシャル井戸を形成し、光電変換部Ｄ１に集積された電子を電荷分離部Ｄ２に移動させる（図１０（ａ）参照）。つまり、光電変換部Ｄ１から電荷分離部Ｄ２に電子が移動する。また、電荷分離部Ｄ２に移動させた電子は、転送ゲート電極２９に適宜の電圧を印加し、電荷分離部Ｄ２と保持用ウェル１４との間にチャンネルを形成して、電荷保持部Ｄ４に移動させる（図１０（ｂ）参照）。
【００８７】
つまり、ｎ形のウェル１２に囲まれたｎ＋＋形である保持用ウェル１４では、ポテンシャルがウェル１２よりも高く（電子に対するポテンシャルが低く）、ポテンシャルは電荷分離部Ｄ２よりも電荷保持部Ｄ４のほうが高くなっている。したがって、転送ゲート電極２９に適宜の電圧を印加してチャンネルを形成すると、電荷分離部Ｄ２から電荷保持部Ｄ４に向かって電子が移動し、保持用ウェル１４に電子が流れ込む。
【００８８】
保持用ウェル１４に電子が流れ込むに従って保持用ウェル１４の電位が低下し、保持用ウェル１４に電気的に接続された障壁制御電極２４の電位が低下する（図１０（ｄ）参照）。つまり、障壁制御電極２４の直下にポテンシャル障壁が形成される。また、保持用ウェル１４に集積された電荷の一部は障壁制御電極２４に移動するから、障壁制御電極２４の直下には移動した電荷量に応じた高さのポテンシャル障壁が形成される。
【００８９】
なお、期間Ｔａにおいて蓄積電極２３には電圧を印加せず、電荷蓄積部Ｄ３には電子が集積されないようにしておく。分離電極２２に電圧を印加した後に転送ゲート電極２９に電圧を印加するか、分離電極２２と転送ゲート電極２９とに同時に電圧を印加するかは適宜に選択することができる。
【００９０】
電荷保持部Ｄ４に電子が移動すると、期間Ｔｂのように転送ゲート電極２９への電圧印加を停止して電荷保持部Ｄ４に電子を保持させ、さらに、オーバフロードレイン１５を制御して電荷分離部Ｄ２の電子を廃棄する（図１０（ｂ）（ｃ）参照）。電子の廃棄の際には、分離電極２２への電圧印加を停止すれば電子の廃棄を迅速に行うことができる。
【００９１】
上述した動作において光電変換部Ｄ１で受光した光は、受光光量に応じた受光出力を得るためではなく、障壁制御電極２４の直下におけるポテンシャル障壁の高さを決めるために入射させている。上述の動作でポテンシャル障壁の高さが決まった後の動作が実際に受光出力を得る動作になる。
【００９２】
受光出力を求めるための光を受光する前には、期間Ｔｃのように、まずオーバーフロードレイン１５を通して、ウェル１２のうち電荷保持部Ｄ４を除く部位の電子を空乏化し、光電変換部Ｄ１および電荷分離部Ｄ２から電子を除去する（図１０（ｃ）参照）。
【００９３】
光電変換部Ｄ１において受光光量に応じた電子を集積する際に、図１１（ａ）のように、障壁制御電極２４の直下にはポテンシャル障壁Ｂ２が形成されている。光電変換部Ｄ１で受光光量に応じた電子を集積した後、期間Ｔｄのように、分離電極２２に適宜の電圧を印加して電荷分離部Ｄ２に電子に対するポテンシャル井戸を形成するとともに、感度制御電極２１への印加電圧を制御することにより、光電変換部Ｄ１から電荷分離部Ｄ２に電子を移動させる（図１０（ａ）参照）。つまり、図１１（ｂ）のように、電荷分離部Ｄ２に電子が移動する。
【００９４】
その後、期間Ｔｅのように、蓄積電極２３に適宜の電圧を印加して電荷蓄積部Ｄ３にポテンシャル井戸を形成した状態で、分離電極２２への電圧印加を停止すると、図１１（ｃ）のように、障壁制御電極２４の直下に形成されているポテンシャル障壁の高さと電荷分離部Ｄ２の大きさとにより決まる一定量の電子が不要電荷として電荷分離部Ｄ２に残され、電荷分離部Ｄ２からポテンシャル障壁を越えた電荷は電荷蓄積部Ｄ３に流れ込むことになる（図１０（ｅ）参照）。ただし、分離電極２２への電圧印加を停止する前に、電荷分離部Ｄ２と光電変換部Ｄ１との間には障壁制御電極２４の直下のポテンシャル障壁よりも高いポテンシャル障壁を形成するように感度制御電極２１への印加電圧を制御しておく。
【００９５】
上述の動作によって、光電変換部Ｄ１での受光光量に応じて集積された電子から電荷分離部Ｄ２で一定量の電子が不要電荷として分離され、不要電荷を分離した残りの電荷が有効電荷として電荷蓄積部Ｄ３に蓄積される。
【００９６】
有効電荷を電荷蓄積部Ｄ３に蓄積した後には、期間Ｔｆのように、電荷分離部Ｄ２に残っている不要電荷をオーバーフロードレイン１５から廃棄し、さらに電荷保持部Ｄ４に保持されている電荷を廃棄するために、リセットゲート電極２８に適宜の電圧を印加して保持用ウェル１４とリセットドレイン１７との間にチャンネルを形成し、保持用ウェル１４の電子を廃棄した後にリセットゲート電極２８への電圧印加を停止する（図１０（ｃ）（ｆ）参照）。その後、電荷蓄積部Ｄ３に蓄積された電荷は、受光出力として撮像素子の外部に取り出される。
【００９７】
以上説明した一連の動作によって、１フレームの画像に対応した受光出力が得られる。ここに、上述の動作では１フレーム毎に保持用ウェル１４の電子を廃棄することになるが、複数フレーム毎に保持用ウェル１４の電子を廃棄する動作とすることも可能である。ただし、この場合には、障壁制御電極２４の直下においてポテンシャル障壁Ｂ２が形成されているから、ポテンシャル障壁Ｂ２の前後で電子が移動できるように、分離電極２２および蓄積電極２３に印加する電圧を調節する必要がある。
【００９８】
ところで、上述したように、電荷分離部Ｄ２から電荷保持部Ｄ４に電子を移動させる必要がある。オーバーフロードレイン１５には、電荷分離部Ｄ２から不要電荷を廃棄する機能があるから、オーバーフロードレイン１５のポテンシャルは電荷分離部Ｄ２のポテンシャルよりも高く（電子に対しては低く）設定される。つまり、電荷分離部Ｄ２の周辺での電位勾配が電荷分離部Ｄ２から電荷保持部Ｄ４に電子を流す向きに傾斜することになり、電荷分離部Ｄ２から電荷保持部Ｄ４への電子の移動効率を高めることができる。
【００９９】
撮像要素Ｐｘでは、上述したように、不要電荷を分離して残りの電荷を有効電荷として電荷蓄積部Ｄ３に蓄積する。上述した動作によって、撮像領域Ｅ１の各撮像要素Ｐｘにおける電荷蓄積部Ｄ３に有効電荷が蓄積される。有効電荷は蓄積領域Ｅ２に転送される。有効電荷の転送にあたっては、ＦＴ方式のＣＣＤイメージセンサと同様の動作を行う。つまり、感度制御電極２１と分離電極２２と蓄積電極２３と障壁制御電極２４と転送制御電極４２とは同形状かつ同寸法に形成されているから、これらの電極に電圧を印加するタイミングを制御することにより、ＣＣＤイメージセンサと同様に有効電荷を蓄積領域Ｅ２に転送することができる。
【０１００】
撮像領域Ｅ１で生成された有効電荷は、蓄積領域Ｅ２における転送部Ｆ２に転送される。ここでは、撮像領域Ｅ１の各撮像要素Ｐｘと蓄積領域Ｅ２の各蓄積要素Ｐｙとを一対一に対応付けている場合を例示しているから、各撮像要素Ｐｘで生成された有効電荷が、当該撮像要素Ｐｘに対応付けられた蓄積要素Ｐｙの転送部Ｆ２に転送されることになる。
【０１０１】
構成として説明したように、転送部Ｆ２と加算部Ｆ１との間にはポテンシャル障壁Ｂ１が形成されているから、有効電荷を転送部Ｆ２に転送している際には、有効電荷が加算部Ｆ１に入り込むことはない。次に、転送部Ｆ２に転送された有効電荷を加算部Ｆ１に移動させるために、加算制御電極４１と転送制御電極４２との印加電圧の関係を制御する。また、移動制御電極４７を設けている場合には、移動制御電極４７の印加電圧も併せて制御する。このような電圧制御により、転送部Ｆ２から加算部Ｆ１に有効電荷を移動させることができる。
【０１０２】
ところで、本発明は、撮像領域Ｅ１から蓄積領域Ｅ２に有効電荷を転送するたびに有効電荷を撮像素子１の外部に取り出すのではなく、転送が複数回行われる間の有効電荷を積算し、積算後の電荷を撮像素子１の外部に取り出すために、加算部Ｆ１を設けている。つまり、撮像領域Ｅ１から転送部Ｆ２に転送された有効電荷を転送毎に加算部Ｆ１に移動させ、転送が複数回行われる間は加算部Ｆ１の電荷を保持しておく。この動作によって、各蓄積要素Ｐｙの加算部Ｆ１では、撮像領域Ｅ１から蓄積領域Ｅ２に転送された複数回分の有効電荷が積算され、１回で転送される有効電荷の量が少ない場合でも、加算部Ｆ１で有効電荷を積算することにより電荷量を増加させることができる。つまり、実質的に増感したことになる。
【０１０３】
加算部Ｆ１において積算する回数は適宜に設定されており、設定された回数分の有効電荷を積算した後には、加算部Ｆ１から水平転送レジスタＲｈに電荷が転送され、撮像素子１の外部に取り出される。
【０１０４】
〔空間情報の検出装置〕
以下では、上述した撮像素子１を利用する応用例として、撮像空間（つまり、対象空間）における物体の存否や物体の反射率を検出する検出装置と、撮像空間に存在する物体までの距離を計測する検出装置とに、上述した撮像素子を用いる例を示す。以下に説明する空間情報の検出装置は、図１２に示すように、対象空間に投光する発光源２を用いたアクティブ型の検出装置であり、対象空間を上述した撮像素子１により撮像し、撮像素子１の受光出力を信号処理部３に与えて後述する演算を行うことにより、物体による反射光の光量を求めるか、対象空間に存在する物体５までの距離を求める。また、撮像素子１と発光源２との動作のタイミングは制御部４が制御する。制御部４は信号処理部３にも演算のタイミングを指示する。
【０１０５】
発光源２は複数個の赤外線発光ダイオードを並設して構成し、撮像素子１へは赤外線透過フィルタを通して対象空間からの光を入射させる。つまり、距離の計測に用いる光として赤外線を用いることにより、撮像素子１に可視光領域の光が入射するのを抑制している。信号処理部３および制御部４は、適宜のプログラムを実行するマイクロコンピュータによって構成する。
【０１０６】
物体５の存否や反射率を求めるには（強度検出動作）、図１３（ａ）に示すように、発光源２を点灯させる点灯期間Ｔ１と消灯させる消灯期間Ｔ２とを設け、点灯期間Ｔ１の受光光量と消灯期間Ｔ２の受光光量との差分を求める。発光源２からの強度変調光は矩形波で変調されていることになる。
【０１０７】
撮像素子１には、図１３（ｂ）のように、点灯期間Ｔ１において発光源２から投光され物体５で反射された信号光と対象空間に存在している環境光とが入射し、消灯期間Ｔ２において撮像素子１に環境光のみが入射する。したがって、点灯期間Ｔ１の受光光量Ｃ０と消灯期間Ｔ２の受光光量Ｃ２との差分（Ｃ０−Ｃ２）を求めると、環境光の影響を除去して物体５での光の反射の程度を評価することができる。
【０１０８】
物体５までの距離が一定であれば、受光光量の差分によって投光した光の波長に対する物体５の反射率を求めることができる。反射率は投光した光の波長に依存性があるから、発光源２から対象空間に投光する光の波長を可変にすれば、波長に対する反射率の特性を求めることも可能である。また、環境光のみが存在する消灯期間Ｔ２の受光光量Ｃ２と環境光に加えて信号光が存在する点灯期間Ｔ１の受光光量Ｃ０との差分（Ｃ０−Ｃ２）を求めているから、差分が規定した閾値以上の領域には光を反射する物体５が存在すると判断することも可能である。
【０１０９】
一方、距離の計測（距離計測動作）には、発光源２から強度を変調した光（強度変調光）を対象空間に投光し、対象空間に存在する物体５で反射され撮像素子１に入射した光の強度変化の位相と発光源２からの光の強度変化の位相との位相差を求め、この位相差を距離に換算する技術を用いている。つまり、発光源２から図１４（ａ）のように強度変調光を対象空間に投光し、撮像素子１の１つの撮像要素Ｐｘに入射する光の強度が図１４（ｂ）のように変化しているとすると、同位相の時間差Δｔは物体５までの距離Ｌを反映しているから、光速をｃ［ｍ／ｓ］として、時間差Δｔ［ｓ］を用いると、物体５までの距離Ｌは、Ｌ＝ｃ・Δｔ／２で表される。光の強度を変調する変調信号の周波数をｆ［Ｈｚ］とし、位相差をφ［ｒａｄ］とすれば、時間差Δｔは、Δｔ＝φ／２πｆであるから、位相差φを求めることにより距離Ｌを求めることができる。
【０１１０】
この位相差φは、発光源２を駆動する変調信号と撮像素子１（の各撮像要素Ｐｘ）への入射光との位相差とみなしてよい。そこで、撮像素子１への入射光の受光強度を変調信号の複数の異なる位相について求め、求めた位相の関係と受光強度とから入射光と変調信号との位相差φを求めることが考えられている。実際には、撮像素子１において所定の位相幅（時間幅）を有する位相区間ごとの受光光量を検出し、この受光光量に相当する受光出力を位相差φの演算に用いる。各位相区間を９０度間隔とすれば、変調信号の１周期について等位相間隔の４つの位相区間が周期的に得られ、各位相区間の受光光量Ａ０〜Ａ３を用いることによって、位相差φは、φ＝ｔａｎ−１｛（Ａ０−Ａ２）／（Ａ１−Ａ３）｝と表すことができる。なお、受光光量Ａ０〜Ａ３を変調信号のどの位相に対応させるかによって、位相差φの符号は変化する。また、図１４に示す例では、各位相区間を９０度の位相幅に設定しているが、位相幅は適宜に設定することができる。
【０１１１】
上述の演算を行うには、変調信号の各位相区間ごとの受光光量に応じた電子を光電変換部Ｄ１で生成する必要がある。各位相区間ごとの受光光量を求めるには、感度制御電極２１に印加する電圧を変調信号に同期させて制御する。
【０１１２】
この動作について説明する。制御部４は、各感度制御電極２１に対してそれぞれ電圧の印加の有無を制御することができ、電圧を印加された感度制御電極２１では直下にポテンシャル井戸が形成される。つまり、連続して隣り合う感度制御電極Ｄ１に電圧を印加することにより、電圧を印加した感度制御電極２１の個数分に相当する開口面積（素子形成層１１の主表面に沿った開口面積）を有したポテンシャル井戸が形成される。
【０１１３】
光電変換部Ｄ１で生成された電子はポテンシャル井戸に集積されるから、ポテンシャル井戸の開口面積（つまり、ポテンシャル井戸の体積）が大きいほど、電子を集積する効率が高くなる。逆に、１個の感度制御電極２１にのみ電圧を印加しているときには、電子を集積する効率が低くなり、すでにポテンシャル井戸に集積されている電子を保持することができる。もちろん、１個の感度制御電極２１にのみ電圧を印加して電子を保持している状態であっても、ポテンシャル井戸に電子は集積されるが、複数個の感度制御電極２１に電圧を印加する場合よりも電子の集積効率が低下するから、集積された電子の量は複数個の感度制御電極２１に電圧を印加している期間の受光光量を反映していることになる。なお、電子を保持するためのポテンシャル井戸を形成する感度制御電極２１を遮光すれば、電荷を保持している期間における電子の集積を抑制することができる。
【０１１４】
上述の動作から明らかなように、光電変換部Ｄ１において、変調信号の特定の位相区間における受光光量に相当する電子を集積するには、当該位相区間において電圧を印加する感度制御電極２１の個数を多くし、他の位相区間には１個の感度制御電極２１にのみ電圧を印加することで電子を保持すればよい。制御部４は、感度制御電極２１への電圧の印加パターンを時間経過に伴って変化させる。たとえば、変調信号の各周期の同じ区間ごとに複数個の感度制御電極２１に電圧を印加することにより、当該区間に生成される電子を複数周期に亘って累積させる動作が可能である。この動作では、変調信号の１周期の位相区間で得られる受光光量が少ない場合であっても、光電変換部Ｄ１において電子を累積させて電子の量を増加させることができる。もっとも、受光強度が高い場合には電子を累積させると飽和しやすくなるから、電子を累積させるか否かは使用環境に応じて適宜に定める。
【０１１５】
信号処理部３では、各撮像要素Ｐｘごとに各位相区間に対応する受光出力を用い、上述した演算により位相差を求め、各撮像要素Ｐｘごとに距離を計測する。つまり、各撮像要素Ｐｘの画素値を距離とした距離画像を生成する。
【０１１６】
ところで、上述した原理で距離を計測するには、発光源２から対象空間に投光した信号光のみを撮像素子１で検出すればよく、信号光の受光光量が多いほど距離の計測精度を高めることができると考えられる。しかし、撮像素子１に入射する光は信号光のみではなく、周囲に存在する環境光がつねに入射する。また、撮像素子１において生成される電子の量が受光光量に応じて変化する範囲には上限があり、受光光量が多くなると生成される電子の量が飽和し、受光出力が受光光量を反映しなくなる。したがって、撮像素子１の飽和を抑制しつつ信号光に相当する電子の量を増加させる必要がある。
【０１１７】
上述した撮像素子１では、電荷保持部Ｄ４に保持した電子の量に応じた量の不要電荷を秤量して廃棄する機能を有しているから、秤量する不要電荷の量を環境光の受光光量に対応付ければ、受光光量に含まれる信号光の成分の割合に対して、電荷蓄積部Ｄ３に蓄積される電子に含まれる信号光に相当する電子の量の割合を増加させることができる。しかも、光電変換部Ｄ１で生成された電子のうちの一部を不要電荷として廃棄するから、電荷蓄積部Ｄ３に蓄積される電子が飽和する可能性を低減することができる。
【０１１８】
このような知見に基づいて、発光源２を消灯させる環境計測期間と発光源２から強度変調光を投光する情報検出期間とを設けて対象空間に間欠的に投光する構成を採用している。環境計測期間においては、光電変換部Ｄ１で生成された電子を電荷保持部Ｄ４に保持させることにより、環境光の強度を反映した量の電子を電荷保持部Ｄ４に保持させ、電荷分離部Ｄ２で秤量する不要電荷の量を環境光の強度に対応付ける。
【０１１９】
一方、情報検出期間には、環境計測期間の受光光量に応じたポテンシャル障壁が障壁制御電極２４の直下に形成されているから、光電変換部Ｄ１において生成した電子のうち環境光の受光光量を反映した量の不要電荷を秤量して廃棄した残りの電子を電荷蓄積部Ｄ３に蓄積することができる。ここに、不要電荷として秤量される電荷量は、環境光の受光光量に比例しているとは限らないが、環境光の受光光量に応じて変化するから、環境光の増減に応じて秤量する不要電荷の量も変化する。したがって、環境光が変動しても電荷蓄積部Ｄ３に蓄積される電荷において信号光に相当する成分の割合を高い状態に保つことができる。すなわち、発光源２の情報検出期間において光電変換部Ｄ１で生成された電荷から不要電荷を分離することによって、信号光成分の情報を残しながらも信号対雑音比を増加させることができる。
【０１２０】
上述したように、変調信号の１周期において光電変換部Ｄ１で生成される電子の量が少ない場合に、変調信号の複数周期に亘って光電変換部Ｄ１で電子を集積することによって電子を累積させてもよいが、光電変換部Ｄ１において電子が飽和する可能性もある。そこで、電荷蓄積部Ｄ３に蓄積した電荷をただちに受光出力として読み出す代わりに、電荷分離部Ｄ２において不要電荷を秤量する動作を複数回行う間、電荷蓄積部Ｄ３に電子を蓄積することによって、電子を累積させる技術を採用することもできる。
【０１２１】
電荷蓄積部Ｄ３に蓄積される電子は、光電変換部Ｄ１で生成された電子から不要電荷が除去されているから、光電変換部Ｄ１において電子を集積する場合のように受光した環境光成分の電子を累積させる場合に比較すると、電子の量が少なくなっているから飽和が生じにくくなる。しかも上述のように、全電荷量に占める信号光成分の割合が多いから、信号光成分の変化に対する電荷量の変化率が大きくなり、それだけ距離の計測精度が高くなる。
【０１２２】
なお、制御部４では、電荷蓄積部Ｄ３に電子を流入させた後には、オーバーフロードレイン１５を通して電荷分離部Ｄ２から不要電荷を廃棄させる。この動作は、電荷蓄積部Ｄ３に電子を流入させるたびに行う。また、電荷保持部Ｄ４に保持させる電子の量を更新する場合には、リセットゲート電極２８に電圧を印加し、保持用ウェル１４に保持された電子をリセットドレイン１７から廃棄する。電荷保持部Ｄ４の電子を廃棄するタイミングは、環境光が変動すると考えられるタイミングとすればよいから、使用環境に応じて適宜に設定すればよいが、たとえば、受光出力の読出毎とすることができる。つまり、距離画像の１フレームごとにポテンシャル障壁の高さを調整すればよい。また、不要電荷は電荷蓄積部Ｄ３に電子を流入させるたびに廃棄するが、情報検出期間から環境計測期間に移行する際にも、電荷分離部Ｄ２において電荷保持部Ｄ４に移動させた後の電子が残留しているから、環境計測期間の前にオーバーフロードレイン１５を通して電荷分離部Ｄ２の電子を廃棄させる。
【０１２３】
上述した各動作例において、撮像要素Ｐｘと蓄積要素Ｐｙとを対応付ける個数は１対１または１対２の関係とし、また撮像要素Ｐｘや蓄積要素Ｐｙを組にする場合に２個１組としているが、これらの個数は一例であって個数は適宜に選択することができる。
【０１２４】
また、上述した構成例では、１個の光電変換部Ｄ１を１個の撮像要素Ｐｘに対応付けた例を示したが、１個の光電変換部Ｄ１を複数個の撮像要素Ｐｘとして機能させる構成を採用することもできる。以下では、１個の光電変換部Ｄ１を２個の撮像要素Ｐｘとして機能させる例を説明する。上述したように光電変換部Ｄ１には６個の感度制御電極２１を設けているから、図１５に示すように、３個ずつの感度制御電極２１を１個の撮像要素Ｐｘとして用いることが可能である。
【０１２５】
感度制御電極２１はウェル１２に絶縁層１３を介して配置されているから（図３等参照）、感度制御電極２１に電圧を印加することによりポテンシャル井戸Ｗａ，Ｗｂを形成することができる。図示例では、ウェル１２の主表面に沿ったポテンシャル井戸Ｗａの開口面積をポテンシャル井戸Ｗｂよりも大きくし、かつポテンシャル井戸Ｗａをポテンシャル井戸Ｗｂよりも深くなるように、感度制御電極２１に電圧を印加している。ポテンシャル井戸Ｗａは開口面積が大きくかつ深いから、ポテンシャル井戸Ｗｂよりも容積が大きく、光照射により生成された電荷（電子ｅ）がポテンシャル井戸Ｗｂよりも多く集積される。一方、ポテンシャル井戸Ｗｂでは、光照射により生成された電荷（電子ｅ）の集積率はポテンシャル井戸Ｗａよりも低く電荷が保持される。図示例では、ポテンシャル井戸Ｗｂをポテンシャル井戸Ｗａよりも浅くしているが、両者が同じ深さ場合でも相対的には電荷の集積と保持とが行われることになる。つまり、ポテンシャル井戸Ｗａ，Ｗｂの開口面積を変化させることにより、電荷の集積と保持とを行うことができる。各撮像要素Ｐｘにおいて電荷の集積と保持とを複数回ずつ繰り返した後に、撮像領域Ｅ１から蓄積領域Ｅ２に電荷を転送する。
【０１２６】
ところで、図１５に示す例では、上述したように、１個の光電変換部Ｄ１において、３個ずつの感度制御電極２１を備えた２個の撮像要素Ｐｘを形成している。以下の例では、１個の光電変換部Ｄ１に設けた２個の撮像要素Ｐｘを組にして用いるものとする。また、各感度制御電極２１を区別するために、各感度制御電極２１に（１）〜（６）の数字を付与して区別する。すなわち、組になる２個の撮像要素Ｐｘのうちの一方は感度制御電極（１）〜（３）を備え、他方は感度制御電極（４）〜（６）を備える。
【０１２７】
ポテンシャル井戸Ｗａ，Ｗｂの開口面積を変化させるには、電圧を印加する感度制御電極２１の個数を変化させる。図示例では、１個の撮像要素Ｐｘの３個の感度制御電極２１に電圧を印加することによりポテンシャル井戸Ｗａを形成し、１個の撮像要素Ｐｘのうちの中央の感度制御電極２１に電圧を印加することによりポテンシャル井戸Ｗｂを形成している。また、ポテンシャル井戸Ｗｂを形成する際に感度制御電極２１に印加する電圧は、ポテンシャル井戸Ｗａを形成する際に感度制御電極２１に印加する電圧よりも小さくしている。
【０１２８】
したがって、強度変調光の特定の位相区間において、図１５（ａ）に示すように、感度制御電極（１）〜（３）からなる撮像要素Ｐｘでは３個の感度制御電極（１）〜（３）のすべてに同電圧である制御電圧を印加して電荷を集積するポテンシャル井戸Ｗａを形成し、感度制御電極（４）〜（６）からなる撮像要素Ｐｘでは中央の感度制御電極（５）にのみ電圧を印加して電荷を保持するポテンシャル井戸Ｗｂを形成する。また、別の位相区間において、図１５（ｂ）に示すように、感度制御電極（１）〜（３）からなる撮像要素Ｐｘでは中央の感度制御電極（２）にのみ電圧を印加して電荷を保持するポテンシャル井戸Ｗｂを形成し、感度制御電極（４）〜（６）からなる撮像要素Ｐｘでは３個の感度制御電極（４）〜（６）のすべてに同電圧である制御電圧を印加して電荷を集積するポテンシャル井戸Ｗａを形成する。
【０１２９】
図１５（ａ）と図１５（ｂ）との動作を繰り返すことにより、異なる２位相区間について電荷の集積と保持とを繰り返すことが可能になる。たとえば、上述した受光光量Ａ０に対応する位相区間と受光光量Ａ２に対応する位相区間との２位相区間に対応付けて、図１５（ａ）と図１５（ｂ）との状態を交互に繰り返すことにより、感度制御電極（１）〜（３）からなる撮像要素Ｐｘで受光光量Ａ０に相当する電荷を生成し、感度制御電極（４）〜（６）からなる撮像要素Ｐｘで受光光量Ａ２に相当する電荷を生成することができる。
【０１３０】
上述の動作からわかるように、１２個の感度制御電極２１を用いれば、４位相区間の電荷の生成も行うことが可能である。要するに、感度制御電極２１を用いてポテンシャル井戸の開口面積を変化させることにより、電荷の生成と電荷の保持とを行うことができる。この動作は、各動作例においても用いている。ここで、ポテンシャル井戸Ｗｂで電荷を保持している期間でも光照射により生成された電荷がポテンシャル井戸Ｗｂに集積されるが、空間情報を検出する際の演算により、この間の電荷の影響は除去される。
【図面の簡単な説明】
【０１３１】
【図１】本発明の実施形態を示す概略正面図である。
【図２】同上に用いる撮像要素の構成を示す正面図である。
【図３】図２のＡ−Ａ線断面図である。
【図４】図２のＢ−Ｂ線断面図である。
【図５】同上において分離帯を設けた構成例を示し、（ａ）は動作説明図、（ｂ）（ｃ）は要部断面図である。
【図６】同上においてスリット領域を設けた構成例を示し、（ａ）は要部断面図、（ｂ）（ｃ）は動作説明図である。
【図７】同上におけるオーバーフロードレインの動作説明図である。
【図８】同上の他の構成例を示す正面図である。
【図９】他の構成例を示す正面図である。
【図１０】同上の各部の動作タイミングを示す動作説明図である。
【図１１】同上におけるポテンシャルの変化を示す動作説明図である。
【図１２】同上を用いた空間情報の検出装置を示すブロック図である。
【図１３】図１２の構成例による強度検出動作の動作説明図である。
【図１４】図１２の構成例による距離計測動作の動作説明図である。
【図１５】ポテンシャル井戸を用いて電荷の集積と保持とを行う動作を示す動作説明図である。
【符号の説明】
【０１３２】
１  撮像素子
１０  サブストレート
１１  素子形成層
１２  ウェル
１３  絶縁層
１４  保持用ウェル
１５  （第３の）オーバーフロードレイン
２１  感度制御電極
２２  分離電極
２３  蓄積電極
２４  障壁制御電極
３０  遮光膜
４１  加算制御電極
４２  転送制御電極
４３  分離帯
４４  スリット領域
４５  （第１の）オーバーフロードレイン
４６  （第２の）オーバーフロードレイン
４７  移動制御電極
Ｂ１  ポテンシャル障壁
Ｂ２  ポテンシャル障壁
Ｄ１  光電変換部
Ｄ２  電荷分離部
Ｄ３  電荷蓄積部
Ｄ４  電荷保持部
Ｅ１  撮像領域
Ｅ２  蓄積領域
Ｅ３  緩衝領域
Ｆ１  加算部
Ｆ２  転送部
Ｆ３  電荷秤量部
Ｌ  主列
Ｐｘ  撮像要素
Ｐｙ  蓄積要素
Ｐｙ１  積算要素
Ｐｙ２  転送要素
【図１】
0005443700.tif 000002
【図２】
0005443700.tif 000003
【図３】
0005443700.tif 000004
【図４】
0005443700.tif 000005
【図５】
0005443700.tif 000006
【図６】
0005443700.tif 000007
【図７】
0005443700.tif 000008
【図８】
0005443700.tif 000009
【図９】
0005443700.tif 000010
【図１０】
0005443700.tif 000011
【図１１】
0005443700.tif 000012
【図１２】
0005443700.tif 000013
【図１３】
0005443700.tif 000014
【図１４】
0005443700.tif 000015
【図１５】
0005443700.tif 000016