(57)【特許請求の範囲】
【請求項１】
メモリセルであって、
複数の磁気ドメインを有する強磁性自由層を含む磁気トンネル接合（ＭＴＪ）を備え、前記複数の磁気ドメインの各々は、前記ＭＴＪの論理状態として読出される予め定められた磁化に独立してプログラム可能であり、
前記自由層の第１の領域に第１の磁気ドメインが存在し、前記第１の領域は、第２の磁気ドメインが存在する第２の領域よりも幅広であり、
前記第１の領域は、連続的な側面で前記第２の領域の第２の幅に移行する第１の幅を有する、メモリセル。
【請求項２】
前記第１および第２の領域は、形状異方性のために独立した磁気ドメインを保持する、請求項１に記載のメモリセル。
【請求項３】
前記ＭＴＪは、前記自由層の領域と同じ幅を有する固定層およびトンネル接合を有する、請求項１に記載のメモリセル。
【請求項４】
前記第１の領域は、前記第２の領域よりも低い磁気保磁力を有する、請求項１に記載のメモリセル。
【請求項５】
予め定められた異なる磁化が、異なるプログラミング電流で前記磁気ドメインにプログラムされる、請求項１に記載のメモリセル。
【請求項６】
前記第１および第２の領域は横方向に隣接し、各々がトンネル接合層に接触する、請求項１に記載のメモリセル。
【請求項７】
前記磁気ドメインは並列抵抗として読出される、請求項１に記載のメモリセル。
【請求項８】
複数の磁気ドメインを有する強磁性自由層を含む磁気トンネル接合（ＭＴＪ）を提供するステップと、
独立してプログラム可能な前記磁気ドメインの予め定められた磁化を前記ＭＴＪの論理状態として読出すステップとを備え、
前記自由層の第１の領域に第１の磁気ドメインが存在し、前記第１の領域は、第２の磁気ドメインが存在する第２の領域よりも幅広であり、
前記第１の領域は、連続的な側面で前記第２の領域の第２の幅に移行する第１の幅を有する、方法。
【請求項９】
前記第１および第２の磁気ドメインに非接触で隣接するワード線を流れる電流によって磁束が発生する、請求項８に記載の方法。
【請求項１０】
予め定められた閾値よりも小さい第１の磁束が前記第１の磁気ドメインをプログラムし、前記予め定められた閾値よりも大きい第２の磁束が各磁気ドメインを共通の磁化にプログラムする、請求項９に記載の方法。
【請求項１１】
前記第１の磁束は第１の方向に流れ、前記第２の磁束は前記第１の方向と反対の第２の方向に流れる、請求項１０に記載の方法。
【請求項１２】
前記第１および第２の磁気ドメインは、前記第２の磁束、およびその後の前記第１の磁束の連続的な通過によって、互いに反対の磁化にプログラムされる、請求項１１に記載の方法。
【請求項１３】
前記ＭＴＪは、前記磁気ドメインの磁化の同時読出を選択的に可能にする選択装置に結合される、請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
要約
本発明のさまざまな実施形態は概して、独立してプログラム可能な自由層ドメインを有するように構成されたマルチビット不揮発性メモリセルに向けられる。
【発明の概要】
【課題を解決するための手段】
【０００２】
さまざまな実施形態に従って、磁気トンネル接合（ＭＴＪ）は、予め定められた磁化に各々が独立してプログラム可能な複数の磁気ドメインを有する強磁性自由層を含む。そして、これらの磁化は、ＭＴＪの異なる論理状態として読出され得る。
【０００３】
本発明のさまざまな実施形態を特徴付けるこれらおよび他の特徴および利点は、以下の詳細な説明および添付の図面を考慮して理解され得る。
【図面の簡単な説明】
【０００４】
【図１】本発明のさまざまな実施形態に従って構成され動作する、例示的なデータ記憶装置の概略機能図である。
【図２】図１の装置のメモリアレイからデータを読出し、メモリアレイにデータを書込むために用いる回路を示す図である。
【図３】メモリアレイのメモリセルにデータが書込まれ得る態様を概略的に示す図である。
【図４】図３のメモリセルからデータが読出され得る態様を概略的に示す図である。
【図５Ａ】本発明のさまざまな実施形態に従って構成され動作する、例示的なメモリセルを示す図である。
【図５Ｂ】本発明のさまざまな実施形態に従って構成され動作する、例示的なメモリセルを示す図である。
【図６】図５のメモリセルの例示的な動作構成の一部の等角図である。
【図７】図５Ａのメモリセルの例示的な動作構成を示す図である。
【図８】本発明のさまざまな実施形態に従った例示的なメモリセルの概略図である。
【図９Ａ】図５のメモリセルのさまざまな動作特性のグラフ図である。
【図９Ｂ】図５のメモリセルのさまざまな動作特性のグラフ図である。
【図１０】本発明のさまざまな実施形態に従って行なわれる例示的なセル動作ルーチンのフロー図、および対応する例示的な磁性積層体を示す図である。
【発明を実施するための形態】
【０００５】
詳細な説明
本開示内容は概して、マルチビット不揮発性磁気メモリセルに関する。ソリッドステート不揮発性メモリは、フォームファクタが低下し続ける中で信頼性のあるデータ記憶およびより速いデータ転送速度を提供することを目的とした開発中の技術である。しかし、そのようなソリッドステートメモリは、セル密度が低くプログラミング要求事項が多数あるために実際の応用は限られ得る。データ記憶装置のサイズが小さくなるにつれ、多数のプログラミング要求事項によって隣接セルの揮発性が高まり得、これはメモリセルの読出可能性および書込可能性の低下に相当する。
【０００６】
したがって、予め定められた磁化に各々が独立してプログラム可能な複数の磁気ドメインを有する強磁性自由層を含む第１の磁気トンネル接合（ＭＴＪ）を有するメモリセルは、プログラミング要求事項を減少させつつセルの高密度化をもたらす。複数の磁気ドメインによって複数の磁化を記憶することができ、複数の磁化は、ＭＴＪの固定層に関して、複数の論理状態として読出され得る。単一のＭＴＪのデータ容量がこのように増加するため、多数のＭＴＪのアレイによってデータ記憶装置におけるさまざまな動作に対する集積密度を高めることができる。
【０００７】
図１は、本発明のさまざまな実施形態に従って構成され動作する、データ記憶装置１００の機能ブロック図を示す。データ記憶装置は、ＰＣＭＣＩＡカードまたはＵＳＢ型外部メモリ装置などの、携帯型不揮発性メモリ記憶装置を含むと考えられる。しかし、装置１００のこのような特徴化は特定の実施形態を示すために過ぎず、請求項の主題を限定していないことが認識されるであろう。
【０００８】
装置１００のトップレベル制御は、プログラム可能な、またはハードウェアベースのマイクロコントローラであり得る、好適なコントローラ１０２によって実行される。コントローラ１０２は、コントローラインターフェイス（Ｉ／Ｆ）回路１０４およびホストＩ／Ｆ回路１０６を介してホスト装置と通信する。必要なコマンド、プログラミング、演算データなどの局所的な記憶は、ランダムアクセスメモリ（ＲＡＭ）１０８および読出専用メモリ（ＲＯＭ）１１０を介して提供される。バッファ１１２は、ホスト装置からの入力書込データ、およびホスト装置に転送するまでのリードバックデータを一時的に記憶するように作用する。
【０００９】
メモリ空間が、多数のメモリアレイ１１６（アレイ０〜Ｎとして示す）を含むとして１１４で示されるが、所望に応じて単一アレイを利用してもよいことが認識されるであろう。各アレイ１１６は、選択された記憶容量の磁気半導体メモリのブロックを含む。コントローラ１０２とメモリ空間１１４との間の通信は、メモリ（ＭＥＭ）Ｉ／Ｆ１１８を介して調整される。所望に応じて、オンザフライ誤り検出・訂正（ＥＤＣ）エンコーディングおよびデコーディング動作が、ＥＤＣブロック１２０によってデータ転送時に実行される。
【００１０】
限定されないが、いくつかの実施形態では、図１に示すさまざまな回路は、好適なカプセル化、収納および相互接続フィーチャ（分かりやすくするために別個に図示せず）を用いて１つ以上の半導体ダイ上に形成される単一チップセットとして構成される。装置を動作させるための入力電力は、好適な電力管理回路１２２によって処理され、バッテリ、ＡＣ電力入力からなどの好適な電源から供給される。電力はさらに、ＵＳＢ型インターフェイスなどを用いることなどによって、ホストから装置１００に直接的に供給することもできる。
【００１１】
（たとえば、ユーザデータの５１２バイトに加えて、ＥＣＣ、スペアリング、ヘッダ情報などのためのオーバーヘッドバイトのような）データが固定サイズブロック内に配置および記憶される論理ブロックアドレッシング（ＬＢＡ）などの、任意の数のデータ記憶および転送プロトコルが利用され得る。ホストコマンドはＬＢＡとして発行され得、装置１００は対応するＬＢＡ−ＰＢＡ（物理ブロックアドレス）変換を実行して、データを記憶および検索すべき関連の場所を識別して処理し得る。
【００１２】
図２は、図１のメモリ空間１１４の選択された局面の概略図を示す。データは、さまざまな行（ワード）および列（ビット）線によってアクセス可能な、メモリセル１２４の行列配列として記憶される。セルおよびセルへのアクセス回線の実際の構成は、所与のアプリケーションの要求事項に依存する。しかし、一般に、さまざまな制御線は、個別セルの値のそれぞれの書込および読出を選択的に可能および不能にするイネーブル線を一般に含むことが認識されるであろう。
【００１３】
制御論理１２６は、多重回線バス経路１２８、１３０および１３２に沿ってデータ、アドレス情報および制御／状態値をそれぞれ送受信する。ＸおよびＹデコーディング回路１３４、１３６は、適切なセル１２４にアクセスするための適切な切替および他の機能を提供する。書込回路１３８は、セル１２４にデータを書込むための書込動作を実行するように動作する回路要素を表わし、読出回路１４０は、それに対応してセル１２４からリードバックデータを得るように動作する。転送データおよび他の値の局所的なバッファリングは、１つ以上の局所レジスタ１４４を介して提供され得る。この時点で、図２の回路は例示的な性質のものに過ぎず、所与のアプリケーションの要求事項に依存して任意の数の代替的な構成が所望に応じて容易に利用され得ることが認識されるであろう。
【００１４】
図３に概略的に示されるように、データはそれぞれのメモリセル１２４に書込まれる。一般に、書込電源１４６は、（たとえば電力、電圧、磁化などの形態で）必要な入力を印加して、メモリセル１２４を所望の状態に設定する。図３はビット書込動作の代表的な図に過ぎないことが認識され得る。書込電源１４６、メモリセル１２４、および基準ノード１４８の構成は、選択された論理状態を各セルに書込むことができるように好適に操作され得る。
【００１５】
以下に説明するように、いくつかの実施形態では、メモリセル１２４は変更された磁気およびスピントルクランダムアクセスメモリ（ＭＲＡＭおよびＳＴＲＡＭ）構成を取り、この場合、書込電源１４６は、メモリセル１２４を介して接地などの好適な基準ノード１４８に接続された電流ドライバとして特徴付けられる。書込電源１４６は、ＭＲＡＭセルの近傍を通るワード線を流れる電流を提供する。ワード線からの磁束によって磁場が作り出され、これによってメモリセル１２４の磁気モーメントの配向が変化する。
【００１６】
磁気モーメントの方向に依存して、セル１２４は、比較的低い抵抗（ＲL）または比較的高い抵抗（ＲH）のいずれか一方を取り得る。限定されないが、例示的なＲLの値は約１００オーム（Ω）の範囲内にあり得るのに対して、例示的なＲHの値は約１００ＫΩの範囲内にあり得る。これらの値は、その後の書込動作によって状態が変化するような時まで、それぞれのセルによって保存される。限定されないが、本実施例では、高い抵抗値（ＲH）はセル１２４による論理１の記憶を示し、低い抵抗値（ＲL）は論理０の記憶を示すと考えられる。
【００１７】
各セル１２４によって記憶された論理ビット値は、図４に示されるような態様で決定され得る。読出電源１５０は、適切な入力（たとえば選択された読出電圧）をメモリセル１２４に印加する。セル１２４を流れる読出電流ＩRの量は、セルの抵抗（それぞれＲLまたはＲH）の関数となる。メモリセル両端の電圧降下（電圧ＶMC）は、経路１５２を介して比較器（センスアンプ）１５４の正（＋）入力によって検知される。好適な基準（電圧基準ＶREFなど）が、基準電源１５６から比較器１５４の負（−）入力に供給される。
【００１８】
電圧基準ＶREFは、メモリセル１２４両端の電圧降下ＶMCが、セルの抵抗がＲLに設定されている場合はＶREF値よりも低くなるように、かつセルの抵抗がＲHに設定されている場合はＶREF値よりも高くなるように、さまざまな実施形態から選択され得る。このようにして、比較器１５４の出力電圧レベルは、メモリセル１２４によって記憶された論理ビット値（０または１）を示す。
【００１９】
図５Ａおよび図５Ｂは、本発明のさまざまな実施形態に従った例示的な不揮発性メモリセル１６０および１８０を概略的に示す。図５Ａでは、メモリセル１６０は、トンネル接合１６６によって分離された強磁性自由層１６２および磁性固定層１６４を有する。自由層１６２は、各々が独立磁気ドメインを有する、横方向に隣接した第１および第２の領域１６８および１７０を有するように構成される。示されるように、自由層１６２は、単一ユニットとして、または、領域１６８および１７０の各々がトンネル接合１６６に接触しているため個別にプログラム可能であり読出し可能である独立ドメインを生じさせる連続層として構成され得る、共通材料からなる連続的な層である。
【００２０】
自由層１６２はさらに、複数の安定した独立ドメインの保存に寄与する、予め定められた寸法および特徴を有して構成され得る。第１および第２の領域１６８および１７０は、それぞれのドメインを維持する際の形状異方性を利用して異なるサイズおよび形状で構成され得る。同様に、自由層１６２の領域１６８および１７０は、領域１６８および１７０の異なる保磁力の設定に寄与する、オレンジピール結合や可変材料などのさまざまな特徴を有し得る。複数の磁気ドメインを用いて自由層１６２を構成することによって、各磁気ドメインにさらなる独立性を提供し得る領域１６８と１７０との間に存在し得る１つ以上のドメイン壁をもたらし得る。
【００２１】
認識され得るように、メモリセル１６０は図５Ａに示される配向に限定されない。実際は、所望に応じてさまざまな構成要素の層を移動および変更して、自由層１６２の二重磁気ドメインに関するさまざまな動作特性を提供することができる。たとえば、トンネル接合１６６のサイズおよび材料の両方を変更して、磁束およびスピントルク電流などのさまざまなプログラミング技術によってメモリセル１６０から論理状態を読出し、メモリセル１６０に論理状態を書込むことができる。いくつかの実施形態では、トンネル接合１６６は、メモリセル１６０がスピントルク電流または磁束でプログラムされることを可能にするＭｇＯ化合物である。
【００２２】
図５Ｂのメモリセル１８０は、トンネル接合１９０に接触し、かつ個別にプログラム可能な独立磁気ドメインを提供しつつ、自由層１８２ならびに領域１８４および１８６の形状および寸法がどのように変化し得るかを示す。第１および第２の領域１８４および１８６は、図５Ａに示される領域１６８および１７０から変更されており、領域１６８および１７０と同じまたは異なる態様で作られ得る。具体的には、第１の領域１８４から第２の領域１８６への移行は、メモリセル１６０の切り込まれた９０度の移行とは異なる、連続的な曲線である。このような曲線移行は自由層１８２を中心として径方向に延在し得、領域１８４および１８６の磁化を分離するように構成され得る。
【００２３】
領域１８４および１８６の寸法も、第１の領域１８４と比べて第２の領域１８６のサイズを大きくすることによって、メモリセル１６０から変化している。増大した厚みおよび幅は、それぞれの磁気ドメインの独立性の維持に役立つ形状異方性および他の磁化安定装置によるものであり得る。自由層１８２の寸法の変化によって、領域１８４および１８６が、２つの独立した論理状態をセル１８０にプログラムするのに役立つ異なる保磁力を用いてさらに構成される。すなわち、予め定められた閾値よりも高いプログラミング電流は両領域の磁化を設定するが、当該閾値よりも低い電流は保磁力がより低いため第１の領域１８４のみを設定する。
【００２４】
認識され得るように、メモリセル１６０および１８０の各々は、電極、シード層、制御線などの、任意の数の他の層や材料を含み得る完全なメモリセルの磁気トンネル接合（ＭＴＪ）部分を表わす。また、メモリセル１６０および１８０のそれぞれの固定層１６４および１８８は、磁束の存在下で予め設定された磁化を予め定められた閾値よりも高くまたは低く維持する、反強磁性（ＡＦＭ）材料などの単一層、合成反強磁性構造などの積層体、または磁性自由層に結合されたＡＦＭなどの層の組合せであり得る。
【００２５】
図６は、シード層１９４に強磁性自由層１９２が堆積された例示的なメモリセル１９０の一部を等角的に示す。シード層１９４は、自由層１９２を最適に成長または堆積するための表面に、形状および寸法が異なる第１および第２の領域１９６および１９８を提供し得る。示されるように、各領域１９６および１９８は、狭窄したスロットル領域２００で交わる連続的な曲線周囲を有し、スロットル領域２００は、いずれのドメイン壁もスロットル領域２００に局所化することによって、各領域の独立磁気ドメイン同士の間の磁気干渉を最小化する。
【００２６】
領域１９６と１９８との間の磁気干渉はさらに、それぞれの領域のサイズの違いによって抑制される。すなわち、第２の領域１９８と比べて第１の領域１９６の方が表面積が小さいため、さまざまなプログラミングおよび読出動作全体にわたって独立性を確保する個別の磁気ドメインが促進される。領域１９６および１９８のこのようなサイズ決めは、選択された領域のみをプログラムする際に動作上の利点を提供する、可変抵抗および磁気保磁力に対応し得る。
【００２７】
自由層１９２は、Ｘ軸およびＹ軸に沿って測定される横方向に隣接した領域１９６および１９８を有するが、シード層は除去することができ、Ｘ軸およびＺ軸に沿って測定される垂直方向に隣接した領域１９６および１９８を有する、図５Ｂのセル１８０のようなメモリセル内に自由層が実現できるため、そのような構成に限定されない。横方向または垂直方向の実行例に関わらず、自由層１９２の形状およびサイズ特性によって、安定性が向上した二重磁気ドメインが提供される。
【００２８】
図７は、セルから論理状態を読出し、セルに論理状態を書込むために用いるさまざまな制御線を含むメモリセル２１０を概略的に示す。図７の構成は、自由層２１４の一方または両方のドメインの磁化を設定する磁束に対応するワード線２１２を流れる電流を提供することに向けられる。しかし、セル２１０は代替的に、読出線２１６からソース線２１８まで自由層２１４を流れる電流でプログラムされてもよい。いくつかの実施形態では、ワード線からの磁束によってセル２１０がプログラムされ、読出線２１６からの電流を用いてプログラムされた論理状態が読出される。
【００２９】
動作時、セル２１０を流れる電流が予め定められた閾値よりも低い場合、自由層２１４の第１の領域２２０の第１の磁気ドメインが設定されるが、第２の領域２２２の第２のドメインは変化しない。このような選択的なプログラミングは、形状異方性による磁気保磁力の差に起因し、予め定められた閾値よりも高い電流で両方のドメインをプログラムすることができる。したがって、セル２１０を流れる電流を制御することによって、自由層２１４の一方または両方のドメインをプログラムすることができる。
【００３０】
自由層２１４のドメインの選択的なプログラミングによって、データの複数のビットを、異なる論理状態としてセル２１０に記憶することができる。セル２１０に読出電流を流すと、トンネル接合２２６によって自由層２１４から分離された固定層２２４に関する抵抗が出力される。この読出抵抗は、自由層２１４の複数のドメインのうちの１つの抵抗である。セル２１０では、各ドメインの配向に依存して、４つの可能性のある抵抗が読出電流によって出力され得る。認識され得るように、独立ドメインおよび領域の数が増えるにつれ、より多量のデータが記憶され、より多くの抵抗として出力され得る。
【００３１】
メモリセル２１０は図７に示される構成に限定されないが、ワード線２１２は、いくつかの実施形態では、磁気ドメインの平面に垂直な軸に沿って延在する。したがって、ドメインを図７に示されるような水平面、またはドメインが垂直方向に延在する垂直面のいずれか一方に方向付けると、ワード線２１２の縦軸に垂直な磁気構成が提供される。
【００３２】
さまざまな他の構造上および動作上の変更がセル２１０になされ得る。１つのそのような例が図８に与えられており、この図は、セル２３０を流れる電流で書込まれ、かつ読出されるように構成された例示的なメモリセル２３０を示す。論理状態プログラミングを制御する非接触ワード線２１２を有する図７のセル２１０とは異なり、セル２３０は、ＭＴＪ２３４に接触し、かつ読出電流およびプログラミング電流の両方を提供するように動作する、単一の制御線２３２を有する。制御線２３２からの電流は、選択装置２３６を起動する選択電流とともに動作して、制御線とソース線２３８との間の回路を完成させ得る。
【００３３】
選択装置２３６を含むことによって、セル２３０を図２のクロスポイント型アレイのようなアレイを実現することができ、所望に応じてセル２３０を個別にプログラムしたり読出すことができる。読出時、ＭＴＪ２３４の二重独立磁気ドメインの存在は、並列接続された２つの独立ＭＴＪとして動作する。すなわち、ＭＴＪ２３４の自由層の多数の独立磁気ドメインは実質的に、並列接続された別個のＭＴＪとして作用する。したがって、セル２３０におけるいずれの読出抵抗も評価されて、ＭＴＪの直列接続とは対照的な並列接続に関する出力抵抗を分析することによって各独立磁気ドメインのプログラムされた論理状態が決定される。
【００３４】
図９Ａおよび図９Ｂは、図５、図７および図８のメモリセルなどのメモリセルの論理状態を読出す例示的なグラフ図を示す。図９Ａは、必要な電流および抵抗を基準として表わされるさまざまな論理状態を有する例示的なメモリセルを読出す動作グラフである。自由層の独立磁気ドメインの各々にプログラムされた論理状態に依存して、読出電流によって出力されるセルの抵抗は変化し、各ドメインのプログラムされた磁化を識別する。
【００３５】
セルの最低出力抵抗は、自由層２４０内に示されるように、共通方向に設定された両方のドメインに対応し、この抵抗は、各ドメインの論理状態を決定するために、並列接続されたドメインに関して評価され得る組合せ抵抗として点Ａで読出され得る。点Ｂでは、自由層２４２によって示される、ドメインについての反対の磁化に対応する、より高い抵抗を経験する。より高い抵抗に続いて、自由層２４４によって表わされる点Ｃは、２つのドメインのうちの強い方が自由層の形状異方性によって定まる困難磁気配向に設定される、反対の磁化を有する。
【００３６】
点Ｄは同様に、セルの可能な限り高い読出抵抗に非同時に対応する、自由層２４６内に示されるような、困難磁気配向に設定された両方のドメインを有する。図９Ｂは、出力抵抗を評価して各ドメインの磁化を決定することを可能にする、所与の抵抗についての各論理状態の分離を示す。このような抵抗分離がなければ、出力抵抗は各ドメインの特定の磁化に確実に対応しないであろう。
【００３７】
さまざまなドメイン磁化は共通の読出電流で決定することができるが、上述のように、磁化をドメインの１つ以上にプログラムするには、予め定められた閾値よりも高い電流および閾値よりも低い電流の双方を用いる必要があり得る。例示的なセル動作ルーチン２５０のフローチャートを図１０に示す。
【００３８】
ルーチン２５０は、セル３５２によって概略的に示されるように、個別にプログラム可能であり独立した磁気ドメインを強磁性自由層３５３に提供することによって開始する。なお、セル３５２の複数のドメインは異なる長さの矢印として表わされており、セル３５２のシード層は任意であり、メモリセルを構成または動作させるために必須ではない。すなわち、ルーチン２５０に関連して示される矢印の長さは、形状異方性による複数のドメインの異なる磁化などの、可変磁気強度に対応する。
【００３９】
次にステップ２５４において、セル３５４内に示されるように、トンネル障壁および固定層３５５を自由層に堆積する。ステップ２５４の後、磁場または自由層３５３を流れる電流のいずれか一方でプログラム可能および読出可能なＭＴＪを形成する。ステップ２５４の後、決定２５６によって、自由層のドメインの各々についての所望の磁気配向が決定される。自由層３５３は３つ以上のドメインを有して構成され得るが、２つのドメインの存在は４つの論理状態の組合せ（０１、１１、１０および００）に対応する。
【００４０】
決定２５６において論理状態の組合せ「１１」または「０１」が決定されるとステップ２５８に進み、セル３５８内に示されるように、予め定められた閾値よりも高い正電流がセルを流れる。このような強い正電流によって、自由層の両方のドメインを論理状態″１″にプログラムするのに十分大きな磁束が発生する。決定２５６から組合せ「０１」が所望された場合、ステップ２６０において、予め定められた閾値よりも低い負電流が自由層３５３を流れ、一方のドメインの磁化に影響を与えることなく他方のドメインの磁化を設定する。いくつかの実施形態では、ステップ２６０でプログラムされたドメインは、セル３６０によって示されるように、より低い磁気保磁力を有する自由層３５３のより小さな部分に対応する。
【００４１】
認識され得るように、「正」および「負」電流の使用は、もっぱらワード線を流れる電流の方向に関し、電流が負の値を有することを要求するものではない。セル３５８によって示されるように、負電流および対応する負の磁束は、正電流および磁束に対して反対方向に流れるに過ぎない。
【００４２】
ルーチン２５０は異なるメモリセルに進んで再び開始してもよいし、ステップ２５４で与えられたのと同一のセルが決定２５６に戻って、ステップ２６０の後に異なる論理状態の組合せに再プログラムされてもよい。「００」または「１０」が所望の論理状態の組合せである場合、ルーチン２５０は決定２５６からステップ２６２に進み、セル３６２内に示されるように、予め定められた閾値よりも高い負電流が発生して、両方のＭＴＪを論理状態０にプログラムする。ステップ３６４において、予め定められた閾値よりも低い正電流がさらに流れて、自由層３５３の一方のドメインを論理状態１にプログラムするが、セル３６４内に示されるように、他方のドメイン領域は変化しない。
【００４３】
なお、プログラミングルーチン２５０は、図１０に示されるステップおよび対応する例示的なメモリセルに限定されない。所望に応じて、さまざまなステップを変更および省略したり、新たなステップを追加することができる。たとえば、決定２５６は、論理状態が連続的にプログラムおよび再プログラムされる際に、同一のメモリセルについて不特定回数繰返され得る。別の例示的な変更例では、負電流が論理状態１を生成し、負の状態が論理状態０をプログラムするように、すべての正および負の電流規定を反対にしてもよい。
【００４４】
当業者によって認識され得るように、本明細書中に記載されたさまざまな実施形態は、メモリセルプログラミングおよび読出効率の両方における利点を提供する。メモリセルから２ビットを同時に読出し、メモリセルに２ビットを同時に書込む能力によって、読出電流が少なくて済む。さらに、ビットのうちの１つを選択的にプログラムする能力によって、データ容量を増加させつつプログラミング電流を減少させることができる。しかし、本明細書中に記載されたさまざまな実施形態は多数の潜在的な用途を有し、特定の電子媒体の分野またはデータ記憶装置の種類に限定されないことが認識されるであろう。
【００４５】
本発明のさまざまな実施形態の構造および機能の詳細とともに、本発明のさまざまな実施形態の多数の特徴および利点を上記の説明で述べたが、この詳細な説明は例示的なものに過ぎず、添付の請求項が表現されている用語の広範な一般的な意味によって示される範囲の及ぶ限り、本発明の原理内で特に部分の構造および構成において詳細に変更がなされ得ることを理解すべきである。
【符号の説明】
【００４６】
１０２  コントローラ、１０４  コントローラＩ／Ｆ回路、１０６  ホストＩ／Ｆ回路、１０８  ＲＡＭ、１１０  ＲＯＭ、１１２  バッファ、１１４  メモリ空間、１１６  メモリアレイ、１１８  ＭＥＭ  Ｉ／Ｆ、１２０  ＥＤＣブロック、１２２  電源管理回路。
【図１】
0005433666.tif 000002
【図２】
0005433666.tif 000003
【図３】
0005433666.tif 000004
【図４】
0005433666.tif 000005
【図５Ａ】
0005433666.tif 000006
【図５Ｂ】
0005433666.tif 000007
【図６】
0005433666.tif 000008
【図７】
0005433666.tif 000009
【図８】
0005433666.tif 000010
【図９Ａ】
0005433666.tif 000011
【図９Ｂ】
0005433666.tif 000012
【図１０】
0005433666.tif 000013