(57)【特許請求の範囲】
【請求項１】
複数の配線層から構成されたプリント基板を備えた半導体パッケージであって、前記複数の配線層の１つの中間配線層に空隙を設け、半導体チップに接続されないノンコネクトピンの配線とノイズ吸収配線とを前記空隙を挟んで対向するように設け、更に、
対向するノンコネクトピンの配線とノイズ吸収配線との空隙間隔（Ｄ）は、外部と接続するためのピンの間隔（Ｌ）よりも短いことを特徴とする半導体パッケージ。
【請求項２】
前記ノイズ吸収配線は、接地電位配線または電源電位配線のいずれかに接続されていることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記ノンコネクトピンの配線は、外部と接続するためのピンに接続されているが、半導体チップには未接続、オープン状態であることを特徴とする請求項２に記載の半導体パッケージ。
【請求項４】
前記外部と接続するためのピンは、半田ボールにより形成されていることを特徴とする請求項３に記載の半導体パッケージ。
【請求項５】
複数の配線層から構成されたプリント基板は、前記複数の配線層の１つの中間配線層に空隙を設け、半導体チップに接続されないノンコネクトピンの配線とノイズ吸収配線とを前記空隙を挟んで対向するように配置し、そのプリント基板の１平面には半田ボールが実装され、他の平面には半導体チップが搭載され、
対向するノンコネクトピンの配線とノイズ吸収配線との空隙間隔（Ｄ）は、前記半田ボールの間隔（Ｌ）よりも短いことを特徴とする半導体装置。
【請求項６】
前記ノイズ吸収配線は、接地電位配線または電源電位配線のいずれかに接続されていることを特徴とする請求項５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージに係り、特にＥＳＤ（Electro Static Breakdown）耐圧を向上させた半導体パッケージ及びこれらのパッケージを用いた半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、年毎に小型化が進展している。半導体チップは微細加工技術の進展によりそのサイズは縮小化され、半導体パッケージもＢＧＡ（Ball Grid Allay）、ＣＳＰ（Chip Size Package）の採用により小型化が進んでいる。これらの小型半導体パッケージには、外部端子（ピン）として半田ボールが用いられている。ＢＧＡパッケージはプリント基板の一平面に半導体チップを搭載し、プリント基板の他の平面に半田ボールを格子状に配列した表面実装型のパッケージである。外部端子（ピン）として、半田ボールを格子状に配列することでピン間ピッチの狭い半導体パッケージが得られる。
【０００３】
このＢＧＡパッケージに代表されるピン間ピッチの狭い半導体パッケージは、半導体チップのどこにも接続されていないノンコネクトピン（Non Connect Pin 、以下ＮＣピンと称す）が存在する。このＮＣピンにＥＳＤノイズが印加された場合、電荷の放電経路が無いため、隣接する入出力ピンへ気中放電する。その結果、入出力ピンへ伝播したＥＳＤノイズにより半導体チップの破壊に至る。これらの静電荷による半導体チップの破壊はＥＳＤ（Electro Static Breakdown）を呼ばれている。半導体装置として、このＥＳＤ耐圧を向上させることが大きな課題である。
【０００４】
この問題を解決するため、例えば特許文献１（特開２００２−１９８４６６号公報）には、図６、７に示す半導体パッケージが開示されている。図６（Ａ）は平面図、図６（Ｂ）は 図６（Ａ）のＡ−Ａ線に沿った断面図である。パッケージには、プリント基板１内にＮＣピンＰ１である半田ボール２と入出力ピンＰ３である半田ボール２の間に空気中に露出させた導体配線３を設けている。導体配線３はＮＣピンＰ１の近傍に配置され、接地電位（Ｐ２ピン）に接続されている。ＥＳＤノイズが印加されたＮＣピンＰ１からの気中放電（図において矢印で示す）によるサージを導体配線３にて吸収させるものである。
【０００５】
また、さらにその第２の実施形態を図７に示す。図７（Ａ）は平面図、図７（Ｂ）は図７（Ａ）のＣ−Ｃ線に沿った断面図である。これにはＮＣピンＰ１である半田ボール２の周囲にサージを吸収するための導体配線１５をプリント基板１の上面全体に配置している。そのためプリント基板１内の他のピンとショートしないように、半田ボー ル２の周囲を取り囲むように絶縁膜１３を形成している。
【０００６】
しかしながら、この従来例では基板１の表面にサージを吸収する導体配線３、または導体配線１５が露出することで以下の問題がある。
【０００７】
（１）大気中の水分、汚れ等の要因により導体配線３または導体配線１５の表面が腐食や酸化し、除電能力を低下させる可能性がある。
【０００８】
（２）半田ボール２の周囲を取り囲む絶縁膜１３がそのエッジを起点として熱応力や機械的応力をハンダボール２に与え、クラックを発生させる可能性がある。
【０００９】
また、特許文献２（特開２００５−３１７７５９号公報）には、接地配線と対向する容量電極配線とにそれぞれ接続された突起パターンを対向配置する。突起パターン間で放電させることでサージ電圧や静電気による過電圧から半導体装置を保護している。しかしいずれの先行文献も、本発明における解決手段に関する技術的思想を示唆するものではない。
【００１０】
【特許文献１】特開２００２−１９８４６６号公報
【特許文献２】特開２００５−３１７７５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ＢＧＡパッケージに代表されるピン間ピッチの狭い半導体パッケージは、ＮＣピンにＥＳＤノイズが印加された場合電荷の放電経路が無いため、隣接する入出力ピンへ気中放電によるサージが伝播する。その結果、半導体チップが破壊されるという問題がある。これらの解決策としてＮＣピンの近傍に導体配線を設け、放電させる技術がある。しかし、この場合露出している導体配線が腐食、酸化されることで除電能力を低下させるという問題がある。本発明の目的は、これらの課題に鑑み、ＥＳＤ耐圧の優れた構造を備えた半導体パッケージ及びこれらの半導体パッケージを使用した半導体装置を提供することにある。
【課題を解決するための手段】
【００１２】
本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
【００１３】
本発明の半導体パッケージは、複数の配線層から構成されたプリント基板を備え、前記複数の配線層の１つの中間配線層に空隙を設け、その空隙を挟んでノンコネクトピンの配線とノイズ吸収配線とを対向するように設けたことを特徴とする。
【００１４】
本発明の半導体パッケージにおいては、対向するノンコネクトピンの配線とノイズ吸収配線との空隙間隔（Ｄ）は、外部と接続するためのピンの間隔（Ｌ）よりも短いことを特徴とする。
【００１５】
本発明の半導体パッケージの前記ノイズ吸収配線は、接地電位配線または電源電位配線のいずれかに接続されていることを特徴とする。
【００１６】
本発明の半導体パッケージの前記ノンコネクトピンの配線は、外部と接続するためのピンに接続されているが、半導体チップには未接続、オープン状態であることを特徴とする。
【００１７】
本発明の半導体パッケージの前記外部と接続するためのピンは、半田ボールにより形成されていることを特徴とする。
【００１８】
本発明の半導体装置は、複数の配線層から構成されたプリント基板を備え、前記複数の配線層の１つの中間配線層に空隙を設け、その空隙を挟んでノンコネクトピンの配線とノイズ吸収配線とを対向するように配置し、そのプリント基板の１平面には半田ボールが実装され、他の平面には半導体チップが搭載されたことを特徴とする。
【００１９】
本発明の半導体装置においては、対向するノンコネクトピンの配線とノイズ吸収配線との空隙間隔（Ｄ）は、前記半田ボールの間隔（Ｌ）よりも短いことを特徴とする。
【００２０】
本発明の半導体装置においては、前記ノイズ吸収配線は、接地電位配線または電源電位配線のいずれかに接続されていることを特徴とする。
【発明の効果】
【００２１】
本発明の半導体パッケージは、複数の配線層のなかの中間配線層に空隙を設け、その空隙を挟んで上下の配線層にノンコネクトピンの配線とノイズ吸収配線とを対向するように配置する。その空隙間隔（Ｄ）はピン（半田ボール）間隔（Ｌ）よりも短く、そのノイズ吸収配線は接地電位配線又は電源電位配線に接続する。この構造により、ＥＳＤノイズをノイズ吸収配線で吸収することができる。ＮＣピンの配線とサージ吸収導体配線間の空隙をプリント基板の配線層内部に設け、サージ吸収導体配線を露出させない構造とする。この構造によりサージ吸収導体配線が基板表面に露出した場合に起こる導体配線表面の腐食、酸化による除電能力の低下を防止できる効果が得られる。さらに、半田ボール実装時の半田付着によるサージ吸収導体配線と隣接ピンとのショートを防止する効果も得られる。
【発明を実施するための最良の形態】
【００２２】
本発明の半導体装置に使用される半導体パッケージについて、図を参照して以下に詳細に説明する。
【実施例１】
【００２３】
本発明の第１の実施例について、図１〜４を参照して詳細に説明する。本実施例は、ピン間ピッチの狭い半導体パッケージにおいて、ピンのＥＳＤ耐圧の優れた構造を備えた半導体パッケージを提供するものである。図１には、本実施例における半導体パッケージの半田ボール側のパターン平面図を、図２にはその図１のＸ―Ｘ線における断面図を示す。図３、４には半導体パッケージの各層におけるパターン平面図であり、絶縁層 (図３Ａ)、第１配線層（図３Ｂ）、第２配線層（図４Ｃ）、第３配線層（図４Ｄ）をそれぞれ示す。
【００２４】
半導体パッケージのプリント基板１は第１、２、３の配線層１３、１８、２４の３層配線層により構成されている。第１の配線層１３の上面には絶縁膜層５が形成されている。半導体パッケージの表面側（図面においては下側）には、半導体チップ６が第３の配線層２４に搭載されワイヤー等（図示せず）で電気的に接続され、封止樹脂８に覆われている。半導体パッケージの裏面（図面においては上側）には、第１の配線層１３のそれぞれの配線（ランド）には半田ボール２が実装され、その半田ボール間は絶縁膜層５で絶縁されている。図においては、半田ボール２は９個設けられており、例えば、それぞれの半田ボール２はＮＣピンＰ１、接地電位ピンＰ２、入出力ピンＰ３、電源電位ピンＰ４である。
【００２５】
図１のＸ−Ｘ線における断面図（図２）を参照して説明する。ＮＣピンＰ１である半田ボール２は、第１の配線層１３の配線（ランド）９に接続される。その下の第２の配線層１８は貫通孔（空隙）１４であり、ＮＣピンＰ１は半導体チップとは接続されない。さらにその下の第３の配線層２４の配線２３は第１の配線層１３の配線９に対向して配置され、接地電位に接続される。
【００２６】
入出力ピンＰ３である半田ボール２は、第１の配線層１３の配線（ランド）１０、その下の第２の配線層１８の配線１５、さらにその下の第３の配線層２４の配線１９に接続される。配線１９は、ワイヤー等（図示せず）で半導体チップ６のパッドに電気的に接続されている。接地電位ピンＰ２である半田ボール２は、第１の配線層１３の配線（ランド）１１、その下の第２の配線層１８の配線１６、さらにその下の第３の配線層２４の配線２０に接続される。配線２０は、ワイヤー等（図示せず）で半導体チップ６のパッドに電気的に接続されている。
【００２７】
これらのプリント基板１を構成する絶縁膜層５、配線層１３、１８、２４のそれぞれのパターン平面図を図３（Ａ）、（Ｂ）、図４（Ｃ）、（Ｄ）を参照して説明する。図３（Ａ）に示す絶縁膜層５は絶縁膜からなり、半田ボール２が実装される領域がそれぞれ開孔されている。図３（Ｂ）に示す第１の配線層１３には、半田ボールを実装するための配線（ランド）が設けられている。それぞれのピンに対応してＮＣピンＰ１に接続する配線９、 接地電位ピンＰ２に接続する配線１１、入出力ピンＰ３に接続する配線１０、電源ピンＰ４に接続する配線１２から構成されている。
【００２８】
図４（Ｃ）に示す第２の配線層１８は、第１の配線層１３と第３の配線層２４とを接続する中間配線層である。配線１０に接続する配線１５、配線１１に接続する配線１６、配線１２に接続する配線１７、配線９と向かいあうように配置した貫通口（空隙）１４から構成されている。ここでは配線９と接続するための配線はなく、空隙１４となっている。図４（Ｄ）に示す第３の配線層２４には配線１５を介して配線１０に接続する配線１９、配線１６を介して配線１１に接続する配線２０、配線１７を介して配線１２に接続する配線２１が設けられている。さらに配線層２４内に設けた配線２２を経由して配線２０と接続した配線２３から構成されている。ここで第３の配線層２４の配線２３と第１の配線層１３の配線９は配線層１８の貫通口１４を挟むように対向して配置している。
【００２９】
第３の配線層２４内の配線１９、配線２０、配線２１は、半導体チップ６とワイヤー等（図示せず）で電気的に接続される。ＮＣピンＰ１の半田ボールは、配線９に実装されているが、第２の配線層にはその接続配線がない。そのためＮＣピンＰ１は第３の配線層２４内の配線、さらには半導体チップとは接続されないでオープン状態となる。ここでＮＣピンＰ１の配線９に空隙を挟んで対向配置される接地電位に接続された配線２３は、ＥＳＤサージ吸収配線となる。このようにＥＳＤサージ吸収配線を配線層２４に形成し、露出させない。ここで、ＮＣピンＰ１から隣接する入出力ピンＰ３への気中放電を防ぐため、貫通口（空隙）１４の深さ（間隔）Ｄは少なくともＮＣピンＰ１と入出力ピンＰ３の間隔Ｌより狭くしなければならない。
【００３０】
この半導体パッケージのＮＣピンに印加されたＥＳＤノイズについて説明する。ＮＣピンＰ１に印加されたＥＳＤノイズは、半田ボールと配線９に帯電される。このとき隣接するピンとの間隔Ｌよりも貫通口１４の深さＤが短いため接地電位配線２３へ気中放電する。ＥＳＤノイズは、ＮＣピンＰ１の配線に最近接した接地電位配線２３へ気中放電する。ＥＳＤノイズは、配線層１３の配線９から配線層１８の貫通口１４を介して接地電位配線２３へ気中放電を起こし、配線層２４の接地電位である配線２０へサージが吸収される。接地電位配線２３は、このようにサージを吸収するＥＳＤサージ吸収配線である。
【００３１】
このように隣接するピンとの間隔Ｌよりも、パッケージ内に対向配置したＮＣピンの配線とＥＳＤノイズ吸収配線との空隙間隔Ｄを短くすることで、パッケージ内部に気中放電させる。パッケージ内部に気中放電させ、ＥＳＤサージ吸収配線２３、接地電位配線２０へサージを吸収する。接地電位配線は半導体チップ内で共通接続されており、その配線容量が大きいことから破壊されることなく、ＥＳＤノイズを吸収することができる。最初にＥＳＤサージ吸収配線へ気中放電を起こすことで、隣接する入出力ピンＰ３への気中放電は発生させない。
【００３２】
本実施例の半導体パッケージのＮＣピンの配線とＥＳＤサージ吸収配線とをパッケージ内部に間隔Ｄの空隙で対向配置する。間隔Ｄを隣接する半田ボールとの間隔Ｌよりも短くする。この構成とすることでＮＣピンに印加されたＥＳＤノイズは、ＥＳＤサージ吸収配線に気中放電する。このようにＥＳＤノイズ吸収配線を設けることで入出力ピンへのサージの伝播を防ぐことができる。ＥＳＤノイズ吸収配線をプリント基板の内部に設けることで半田ボール実装時に、露出した吸収配線への半田付着による隣接ピンとのショートを防ぐことができる。さらにＥＳＤノイズ吸収配線をプリント基板の内部に設けることで空気中での露出による配線の腐食、酸化等を防ぎ、確実にＥＳＤノイズを吸収することができる。
【実施例２】
【００３３】
本発明の第２の実施例について、図５を参照して詳細に説明する。本実施例は、ピン間ピッチの狭い半導体パッケージにおいて、ピンのＥＳＤ耐圧の優れた構造を備えた半導体パッケージの第２実施例である。本例はＮＣピンＰ１に対向するＥＳＤサージ吸収配線を接地電位配線と電源電位配線とするものである。ＮＣピンＰ１の配線と対向して接地電位配線と電源電位配線を並列に構成する。図５には本発明における第２の半導体パッケージの第３配線層のパターン平面図を示している。本実施例においてはプリント基板１を構成する絶縁膜層５、第１、２の配線層１３、１８のそれぞれのパターン平面図は実施例１における図３（Ａ）、（Ｂ）、図４（Ｃ）と同一であることから、その説明は省略する。
【００３４】
第３の配線層２４内のＥＳＤサージ吸収配線としての電源電位配線２６は、配線２１と配線２５を経由して接続され、第２の配線層１８の貫通口１４の円の上半円の位置に配置される。さらにＥＳＤサージ吸収配線としての接地電位配線２３は、配線２０と配線２２を経由して接続され、第２の配線層１８の貫通口１４の円の下半円の位置に配置される。第２の配線層１８の貫通口１４の円形の半分ずつを占有し、ＥＳＤサージ吸収配線である接地電位配線２３と電源電位配線２６はお互いが接触しないように向かい合わせている。このようにＥＳＤサージ吸収配線を配線層２４に形成し、露出させない。
【００３５】
実施例２の半導体パッケージのＮＣピンに印加されたＥＳＤノイズについて説明する。ＮＣピンＰ１に印加されたＥＳＤノイズは、半田ボールと配線９に帯電される。ＥＳＤノイズは、配線層１３の配線９から配線層１８の貫通口１４を介して配線層２４のＥＳＤサージ吸収配線へ気中放電を起こす。その際、印加されたＥＳＤノイズが正極性の場合は配線層２４の接地電位配線２３へサージが吸収され、負極性の場合は配線層２４の電源電位配線２６へサージが吸収される。接地電位配線及び電源電位配線は半導体チップ内で共通接続されており、その配線容量が大きいことからＥＳＤノイズを吸収することができる。最初にＥＳＤサージ吸収配線へ気中放電を起こすことで、隣接する入出力ピンＰ３への気中放電は発生しない。そのため実施例１と同様に、ＥＳＤノイズを吸収することができる。
【００３６】
本発明の半導体パッケージにおいては、ＮＣピンの配線とＥＳＤノイズ吸収配線とをパッケージ内部に間隔Ｄの空隙で対向配置する。空隙間隔Ｄを隣接するピン（半田ボール）との間隔Ｌよりも短くする。この構成とすることでＮＣピンに印加されたＥＳＤノイズは、ＥＳＤノイズ吸収配線に気中放電する。ＥＳＤノイズ吸収配線は接地電位配線や電源電位配線に接続することができる。このようにＥＳＤノイズ吸収配線を設けることで、入出力ピンへのサージの伝播を防ぐことができる。さらにＥＳＤノイズ吸収配線をプリント基板の内部に設けることで半田ボール実装時に、露出した吸収配線への半田付着による隣接ピンとのショートを防ぐことができる。ＥＳＤノイズ吸収配線をプリント基板の内部に設けることで空気中での露出による配線の腐食、酸化等を防ぎ、確実にＥＳＤノイズを吸収することが可能になる。
【００３７】
以上、実施形態に基づき本発明を具体的に説明したが、本発明は上述の実施形態に制限されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができ、これらの変更例も本願に含まれることはいうまでもない。
【図面の簡単な説明】
【００３８】
【図１】第１実施例における半導体パッケージの半田ボール側の平面図である。
【図２】図１のＸ―Ｘ線における断面図である。
【図３】半導体パッケージの各層における平面図であり、（Ａ）絶縁層、（Ｂ）第１配線層である。
【図４】半導体パッケージの各層における平面図であり、（Ｃ）第２配線層、（Ｄ）第３配線層である。
【図５】第２実施例における半導体パッケージの第３配線層の平面図である。
【図６】従来例における第１の半導体パッケージの平面図（Ａ）、断面図（Ｂ）である。
【図７】従来例における第２の半導体パッケージの平面図（Ａ）、断面図（Ｂ）である。
【符号の説明】
【００３９】
１    プリント基板
２    半田ボール
３、１５、２３、２６    サージ吸収導体配線
４、９、１０、１１、１２、１５、１６、１７、１９、２０、２１、２２、２５    配線
５    絶縁膜層
６    半導体チップ
７    ボンディング線
８    封止樹脂
１３、１８、２４    配線層
１４    貫通孔（空隙）
Ｐ１    ノンコネクト（ＮＣ）ピン
Ｐ２    接地電位ピン
Ｐ３    入出力ピン
Ｐ４    電源ピン
【図１】
0005475217.tif 000002
【図２】
0005475217.tif 000003
【図３】
0005475217.tif 000004
【図４】
0005475217.tif 000005
【図５】
0005475217.tif 000006
【図６】
0005475217.tif 000007
【図７】
0005475217.tif 000008