(57)【特許請求の範囲】
【請求項１】
外部装置とのインタフェース回路が着脱自在に接続される接続部と、
前記インタフェース回路経由で前記外部装置に供給すべき画像信号、又は前記インタフェース回路経由で前記外部装置から供給される画像信号を処理する画像処理回路として構成可能な再構成可能回路であって、前記接続部に接続された前記インタフェース回路の種類、又は個数、又は種類と個数との組み合わせ、に対応した回路構成へと自己の内部回路を構成することが可能な再構成可能回路と、
前記接続部に接続された前記インタフェース回路から当該インタフェース回路の種類を示す信号を取得する取得手段と、
前記接続部に接続された前記インタフェース回路の個数を検知する個数検知手段と、
前記接続部に接続される前記インタフェース回路の種類と個数との組み合わせ毎に、自己の内部回路の回路構成を規定する回路構成データを記憶した記憶手段と、
を備え、
前記再構成可能回路は、前記個数検知手段が検知した個数と、前記取得手段が取得した信号に応じた種類と、の組み合わせに応じた回路構成データを前記記憶手段から読み出し、読み出した回路構成データが規定する回路構成へと自己の内部回路を構成する、ことを特徴とする画像信号処理装置。
【請求項２】
外部装置とのインタフェース回路が着脱自在に接続される接続部と、
前記インタフェース回路経由で前記外部装置に供給すべき画像信号、又は前記インタフェース回路経由で前記外部装置から供給される画像信号を処理する画像処理回路として構成可能な再構成可能回路であって、前記接続部に接続された前記インタフェース回路の種類、又は個数、又は種類と個数との組み合わせ、に対応した回路構成へと自己の内部回路を構成することが可能な再構成可能回路と、
前記接続部に接続された前記インタフェース回路を介して前記外部装置の種類を表す信号を更に取得する外部装置種類取得手段と、
を備え、
前記再構成可能回路は、前記接続部に接続された前記インタフェース回路の種類又は個数又は種類と個数との組み合わせと、前記外部装置種類取得手段が取得した前記信号が表す外部装置の種類と、の組み合わせに対応した回路構成へと自己の内部回路を構成する、ことを特徴とする画像信号処理装置。
【請求項３】
前記接続部に接続された前記インタフェース回路から当該インタフェース回路の種類を示す信号を取得する取得手段を、更に備え、
前記再構成可能回路は、前記取得手段が取得した信号に応じた種類に応じた回路構成へと自己の内部回路を構成する、ことを特徴とする請求項２に記載の画像信号処理装置。
【請求項４】
前記再構成可能回路は、前記自己の内部回路を構成する場合に、まず自己の内部回路中に前記取得手段の回路を構成し、前記接続部に接続された前記インタフェース回路との間で前記画像信号を伝送する画像信号線を介して、前記インタフェース回路から当該インタフェース回路の種類を表す第１の信号を前記取得手段の回路により取得し、前記取得手段の回路が取得した第１の信号が表す種類に応じた回路構成へと自己の内部回路を構成する、ことを特徴とする請求項１又は３に記載の画像信号処理装置。
【請求項５】
前記取得手段の回路は、前記接続部に接続された前記インタフェース回路を介して前記外部装置の種類を表す第２の信号を更に取得し、
前記再構成可能回路は、前記取得手段の回路が取得した前記第１の信号が表す前記インタフェース回路の種類と、前記第２の信号が表す外部装置の種類と、の組み合わせに対応した回路構成へと自己の内部回路を構成する、ことを特徴とする請求項４に記載の画像信号処理装置。
【請求項６】
前記外部装置の制御のための制御プログラムを前記外部装置の種類ごとに記憶した記憶装置と、
前記記憶装置に前記制御プログラムのうち選択されたものを実行する実行回路と、
を更に備え、
前記取得手段の回路は、前記接続部に接続された前記インタフェース回路を介して取得した前記第２の信号が表す外部装置の種類に対応する制御プログラムを選択して実行するように前記実行回路に指示する、
ことを特徴とする請求項５に記載の画像信号処理装置。
【請求項７】
前記接続部に接続されたインタフェース回路の種類、又は個数、又は種類と個数との組み合わせ、を表す指定をユーザから受け付けるユーザ指定受付装置、を更に備え、
前記再構成可能回路は、前記ユーザ指定受付装置が受け付けた指定に応じた回路構成へと自己の内部回路を構成する、
ことを特徴とする請求項１又は２に記載の画像信号処理装置。
【請求項８】
前記外部装置の制御のための制御プログラムを前記外部装置の種類ごとに記憶した記憶装置と、
前記記憶装置に前記制御プログラムのうち選択されたものを実行する実行回路と、
前記接続部に接続された前記インタフェース回路を介して前記外部装置の種類を表す信号を取得し、取得した信号が表す外部装置の種類に対応する制御プログラムを選択して実行するよう前記実行回路を制御する制御手段と、
更に備える請求項１又は２に記載の画像信号処理装置。
【請求項９】
画像信号処理装置と、
前記画像信号処理装置と外部装置との間に設けられる画像信号のインタフェース回路と、
を備え、
前記画像信号処理装置は、
前記インタフェース回路が着脱自在に接続される接続部と、
前記インタフェース回路経由で前記外部装置に供給すべき画像信号、又は前記インタフェース回路経由で前記外部装置から供給される画像信号を処理する画像処理回路として構成可能な再構成可能回路であって、前記接続部に接続された前記インタフェース回路の種類、又は個数、又は種類と個数との組み合わせ、に対応した回路構成へと自己の内部回路を構成することが可能な再構成可能回路と、
前記接続部に接続された前記インタフェース回路から当該インタフェース回路の種類を示す信号を取得する取得手段と、
前記接続部に接続された前記インタフェース回路の個数を検知する個数検知手段と、
前記接続部に接続される前記インタフェース回路の種類と個数との組み合わせ毎に、自己の内部回路の回路構成を規定する回路構成データを記憶した記憶手段と、
を備え、
前記再構成可能回路は、前記個数検知手段が検知した個数と、前記取得手段が取得した信号に応じた種類と、の組み合わせに応じた回路構成データを前記記憶手段から読み出し、読み出した回路構成データが規定する回路構成へと自己の内部回路を構成する、ことを特徴とする画像信号処理システム。
【請求項１０】
画像信号処理装置と、
前記画像信号処理装置と外部装置との間に設けられる画像信号のインタフェース回路と、
を備え、
前記画像信号処理装置は、
前記インタフェース回路が着脱自在に接続される接続部と、
前記インタフェース回路経由で前記外部装置に供給すべき画像信号、又は前記インタフェース回路経由で前記外部装置から供給される画像信号を処理する画像処理回路として構成可能な再構成可能回路であって、前記接続部に接続された前記インタフェース回路の種類、又は個数、又は種類と個数との組み合わせ、に対応した回路構成へと自己の内部回路を構成することが可能な再構成可能回路と、
前記接続部に接続された前記インタフェース回路を介して前記外部装置の種類を表す信号を更に取得する外部装置種類取得手段と、
を備え、
前記再構成可能回路は、前記接続部に接続された前記インタフェース回路の種類又は個数又は種類と個数との組み合わせと、前記外部装置種類取得手段が取得した前記信号が表す外部装置の種類と、の組み合わせに対応した回路構成へと自己の内部回路を構成する、ことを特徴とする画像信号処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像信号処理装置及び画像信号処理システムに関する。
【背景技術】
【０００２】
特許文献１には、コンピュータ内の基板をメイン基板とサブ基板とに分離することで設計自由度を高める技術が開示されている。
【０００３】
特許文献２には、コンピュータ内蔵のグラフィックカードに拡張性を持たせるために、ＰＣＩ（Peripheral Component Interconnect）カードなどの内蔵カードに拡張用ボックスを接続した構成が開示されている。
【０００４】
特許文献３には、グラフィックカードを信号生成基板と信号出力基板とに分離した構成が開示されている。この構成では、搭載する外部インタフェースコネクタが異なる複数の信号出力基板を用意し、信号生成基板に取り付ける信号出力基板を取り替えることで、コネクタの異なる外部装置に対応できるようになっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１０３５０８号公報
【特許文献２】特開平１１−１７５１８５号公報
【特許文献３】特開２０００−３１０９８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、外部装置に応じて異なるインタフェース回路の種類又は個数に対して、共通のハードウエア構成で対応可能な画像信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１に係る発明は、外部装置とのインタフェース回路が着脱自在に接続される接続部と、前記インタフェース回路経由で前記外部装置に供給すべき画像信号、又は前記インタフェース回路経由で前記外部装置から供給される画像信号を処理する画像処理回路として構成可能な再構成可能回路であって、前記接続部に接続された前記インタフェース回路の種類、又は個数、又は種類と個数との組み合わせ、に対応した回路構成へと自己の内部回路を構成することが可能な再構成可能回路と、前記接続部に接続された前記インタフェース回路から当該インタフェース回路の種類を示す信号を取得する取得手段と、前記接続部に接続された前記インタフェース回路の個数を検知する個数検知手段と、前記接続部に接続される前記インタフェース回路の種類と個数との組み合わせ毎に、自己の内部回路の回路構成を規定する回路構成データを記憶した記憶手段と、を備え、前記再構成可能回路は、前記個数検知手段が検知した個数と、前記取得手段が取得した信号に応じた種類と、の組み合わせに応じた回路構成データを前記記憶手段から読み出し、読み出した回路構成データが規定する回路構成へと自己の内部回路を構成する、ことを特徴とする画像信号処理装置である。
請求項２に係る発明は、外部装置とのインタフェース回路が着脱自在に接続される接続部と、前記インタフェース回路経由で前記外部装置に供給すべき画像信号、又は前記インタフェース回路経由で前記外部装置から供給される画像信号を処理する画像処理回路として構成可能な再構成可能回路であって、前記接続部に接続された前記インタフェース回路の種類、又は個数、又は種類と個数との組み合わせ、に対応した回路構成へと自己の内部回路を構成することが可能な再構成可能回路と、前記接続部に接続された前記インタフェース回路を介して前記外部装置の種類を表す信号を更に取得する外部装置種類取得手段と、を備え、前記再構成可能回路は、前記接続部に接続された前記インタフェース回路の種類又は個数又は種類と個数との組み合わせと、前記外部装置種類取得手段が取得した前記信号が表す外部装置の種類と、の組み合わせに対応した回路構成へと自己の内部回路を構成する、ことを特徴とする画像信号処理装置である。
【０００８】
請求項３に係る発明は、前記接続部に接続された前記インタフェース回路から当該インタフェース回路の種類を示す信号を取得する取得手段を、更に備え、前記再構成可能回路は、前記取得手段が取得した信号に応じた種類に応じた回路構成へと自己の内部回路を構成する、ことを特徴とする請求項２に記載の画像信号処理装置である。
【０００９】
請求項４に係る発明は、前記再構成可能回路は、前記自己の内部回路を構成する場合に、まず自己の内部回路中に前記取得手段の回路を構成し、前記接続部に接続された前記インタフェース回路との間で前記画像信号を伝送する画像信号線を介して、前記インタフェース回路から当該インタフェース回路の種類を表す第１の信号を前記取得手段の回路により取得し、前記取得手段の回路が取得した第１の信号が表す種類に応じた回路構成へと自己の内部回路を構成する、ことを特徴とする請求項１又は３に記載の画像信号処理装置である。
【００１０】
請求項５に係る発明は、前記取得手段の回路は、前記接続部に接続された前記インタフェース回路を介して前記外部装置の種類を表す第２の信号を更に取得し、前記再構成可能回路は、前記取得手段の回路が取得した前記第１の信号が表す前記インタフェース回路の種類と、前記第２の信号が表す外部装置の種類と、の組み合わせに対応した回路構成へと自己の内部回路を構成する、ことを特徴とする請求項４に記載の画像信号処理装置である。
【００１１】
請求項６に係る発明は、前記外部装置の制御のための制御プログラムを前記外部装置の種類ごとに記憶した記憶装置と、前記記憶装置に前記制御プログラムのうち選択されたものを実行する実行回路と、を更に備え、前記取得手段の回路は、前記接続部に接続された前記インタフェース回路を介して取得した前記第２の信号が表す外部装置の種類に対応する制御プログラムを選択して実行するように前記実行回路に指示する、ことを特徴とする請求項５に記載の画像信号処理装置である。
【００１３】
参考例の構成は、前記接続部に接続された前記インタフェース回路の個数を検知する個数検知手段を備え、前記再構成可能回路は、当該個数検知手段が検知した個数に応じた回路構成へと自己の内部回路を構成する、ことを特徴とする請求項１に記載の画像信号処理装置である。
【００１４】
請求項７に係る発明は、前記接続部に接続されたインタフェース回路の種類、又は個数、又は種類と個数との組み合わせ、を表す指定をユーザから受け付けるユーザ指定受付装置、を更に備え、前記再構成可能回路は、前記ユーザ指定受付装置が受け付けた指定に応じた回路構成へと自己の内部回路を構成する、ことを特徴とする請求項１又は２に記載の画像信号処理装置である。
【００１６】
請求項８に係る発明は、前記外部装置の制御のための制御プログラムを前記外部装置の種類ごとに記憶した記憶装置と、前記記憶装置に前記制御プログラムのうち選択されたものを実行する実行回路と、前記接続部に接続された前記インタフェース回路を介して前記外部装置の種類を表す信号を取得し、取得した信号が表す外部装置の種類に対応する制御プログラムを選択して実行するよう前記実行回路を制御する制御手段と、更に備える請求項１又は２に記載の画像信号処理装置である。
【００１７】
参考例の構成は、外部装置とのインタフェース回路が着脱自在に接続される接続部と、前記インタフェース回路経由で前記外部装置に供給すべき画像信号、又は前記インタフェース回路経由で前記外部装置から供給される画像信号を処理する画像処理回路として構成可能な再構成可能回路であって、前記接続部に接続された前記インタフェース回路を介して前記外部装置の種類を表す信号を取得し、取得した信号が表す前記外部装置の種類に対応した回路構成へと自己の内部回路を構成することが可能な再構成可能回路と、を備える画像信号処理装置である。
【００１８】
請求項９に係る発明は、画像信号処理装置と、前記画像信号処理装置と外部装置との間に設けられる画像信号のインタフェース回路と、を備え、前記画像信号処理装置は、前記インタフェース回路が着脱自在に接続される接続部と、前記インタフェース回路経由で前記外部装置に供給すべき画像信号、又は前記インタフェース回路経由で前記外部装置から供給される画像信号を処理する画像処理回路として構成可能な再構成可能回路であって、前記接続部に接続された前記インタフェース回路の種類、又は個数、又は種類と個数との組み合わせ、に対応した回路構成へと自己の内部回路を構成することが可能な再構成可能回路と、前記接続部に接続された前記インタフェース回路から当該インタフェース回路の種類を示す信号を取得する取得手段と、前記接続部に接続された前記インタフェース回路の個数を検知する個数検知手段と、前記接続部に接続される前記インタフェース回路の種類と個数との組み合わせ毎に、自己の内部回路の回路構成を規定する回路構成データを記憶した記憶手段と、を備え、前記再構成可能回路は、前記個数検知手段が検知した個数と、前記取得手段が取得した信号に応じた種類と、の組み合わせに応じた回路構成データを前記記憶手段から読み出し、読み出した回路構成データが規定する回路構成へと自己の内部回路を構成する、ことを特徴とする画像信号処理システムである。
請求項１０に係る発明は、画像信号処理装置と、前記画像信号処理装置と外部装置との間に設けられる画像信号のインタフェース回路と、を備え、前記画像信号処理装置は、前記インタフェース回路が着脱自在に接続される接続部と、前記インタフェース回路経由で前記外部装置に供給すべき画像信号、又は前記インタフェース回路経由で前記外部装置から供給される画像信号を処理する画像処理回路として構成可能な再構成可能回路であって、前記接続部に接続された前記インタフェース回路の種類、又は個数、又は種類と個数との組み合わせ、に対応した回路構成へと自己の内部回路を構成することが可能な再構成可能回路と、前記接続部に接続された前記インタフェース回路を介して前記外部装置の種類を表す信号を更に取得する外部装置種類取得手段と、を備え、前記再構成可能回路は、前記接続部に接続された前記インタフェース回路の種類又は個数又は種類と個数との組み合わせと、前記外部装置種類取得手段が取得した前記信号が表す外部装置の種類と、の組み合わせに対応した回路構成へと自己の内部回路を構成する、ことを特徴とする画像信号処理システムである。
【００１９】
参考例の構成は、外部装置と、当該外部装置に供給すべき画像信号又は当該外部装置から供給される画像信号を処理する画像処理回路として機能する再構成可能回路と、の間を伝送される画像信号の信号形式に変換するための変換回路と、前記再構成可能回路を前記画像処理回路として構成するために、前記再構成可能回路に対して自己の種類を示す信号を供給する種類信号供給回路と、を備えるインタフェース回路である。
【発明の効果】
【００２０】
請求項１又は９に係る発明によれば、外部装置に応じて異なるインタフェース回路の種類又は個数に対して、共通のハードウエア構成で対応可能な画像信号処理装置を提供することができる。またインタフェース回路の種類を表す信号を取得手段により自動で取得することができる。更に、同じ種類のインタフェース回路でも画像信号処理装置に接続される個数が変わるとそれに対応して画像信号処理装置側の回路構成に変更が必要な場合にも対応することができる。
請求項２又は１０に係る発明によれば、外部装置に応じて異なるインタフェース回路の種類又は個数に対して、共通のハードウエア構成で対応可能な画像信号処理装置を提供することができると共に、複数種類の外部装置に対して同じ種類のインタフェース回路が共通利用される場合でも、個々の外部装置の種類に合わせて再構成可能回路の内部回路を構成することができる。
【００２１】
請求項３に係る発明によれば、インタフェース回路の種類を表す信号を取得手段により自動で取得することができる。
【００２２】
請求項４に係る発明によれば、更にインタフェース回路の種類を表す信号をインタフェース回路から取得するための専用の信号線が不要となる。
【００２３】
請求項５に係る発明によれば、更に、複数種類の外部装置に対して同じ種類のインタフェース回路が共通利用される場合でも、個々の外部装置の種類に合わせて再構成可能回路の内部回路を構成することができる。
【００２４】
請求項６に係る発明によれば、更に、画像信号処理装置の実行回路が実行する制御プログラムを、外部装置の種類に合わせて切り換えることができる。
【００２６】
参考例の構成によれば、同じ種類のインタフェース回路でも画像信号処理装置に接続される個数が変わると、それに対応して画像信号処理装置側の回路構成に変更が必要な場合にも対応することができる。
【００２７】
請求項７に係る発明によれば、ユーザからの指示に応じてインタフェース回路の情報を得ることができる。
【００２９】
請求項８に係る発明によれば、更に、画像信号処理装置の実行回路が実行する制御プログラムを、外部装置の種類に合わせて切り換えることができる。
【００３０】
参考例の構成によれば、異なる種類の外部装置に対して、共通のハードウエア構成で対応可能な画像信号処理装置を提供することができる。
【図面の簡単な説明】
【００３１】
【図１】実施形態の装置が接続される画像処理コントローラを含んだシステムの例を示す図である。
【図２】実施形態のエンジンインタフェース装置の外観の例を示す図である。
【図３】実施形態のエンジンインタフェース装置のハードウエア構成の例を示す図である。
【図４】図３の装置が初期化フェーズで実行する処理の手順の例を示すフローチャートである。
【図５】実施形態のエンジンインタフェース装置のハードウエア構成の第２の例を示す図である。
【図６】図５の装置が初期化フェーズで実行する処理の手順の例を示すフローチャートである。
【図７】実施形態のエンジンインタフェース装置のハードウエア構成の第３例を示す図である。
【図８】図７の装置が初期化フェーズで実行する処理の手順の例を示すフローチャートである。
【発明を実施するための形態】
【００３２】
まず、図１を参照して、本発明に係る画像信号供給装置の一実施形態であるエンジンインタフェース装置を接続可能な画像処理コントローラ１０を含んだ印刷システムの例を説明する。
【００３３】
この例において、画像処理コントローラ１０は、プリントエンジン２０を制御するコンピュータである。プリントエンジン２０は、画像処理コントローラ１０から供給される画像データ（ビデオ）信号に従って用紙上に画像を印刷する。画像処理コントローラ１０は、ローカルエリアネットワークなどのネットワーク３０を介してクライアントＰＣ（パーソナルコンピュータ）４０からＰＤＬ（ページ記述言語）で記述された印刷データを受信する。そして、その印刷データを解釈して、プリントエンジン２０が取扱可能な画像データ信号へと変換し、プリントエンジン２０に供給する。画像処理コントローラ１０は、プリントエンジン２０と通信してプリントエンジン２０を制御し、画像データ信号を順次プリントエンジン２０に供給していく。
【００３４】
画像処理コントローラ１０は、例えば、ＰＣ又はワークステーションなどのコンピュータをベースとして構成される。画像処理コントローラ１０には、各クライアントＰＣ４０から受信した印刷データ（印刷ジョブ）についての印刷実行順序の管理を行うジョブ管理プログラム、印刷データを解釈して画像データに変換するインタプリタプログラム、などの各種プログラムがインストールされている。画像処理コントローラ１０のベースとなっているＰＣ又はワークステーションのＣＰＵ（中央演算装置）がこれらプログラムを実行することで、それらプログラムに応じた処理を実行する。
【００３５】
画像処理コントローラ１０が実行する各種処理の中には、ハードウエア回路として実装する方が向いているものが存在する。例えば、画像の色空間変換、拡大縮小、回転などといった画像処理は、ハードウエア回路向きの処理である。このようなハードウエア回路向きの処理を実行する回路を、ＰＣＩｅ(Peripheral Component Interconnect express)などの拡張ボード規格に準拠した拡張ボード上に実装して画像処理コントローラ１０のマザーボード上の拡張スロットに装着することが、従来行われている。また、拡張ボードの外部出力コネクタとプリントエンジン２０とをケーブルで接続し、拡張ボード上の画像処理回路で処理された画像データ信号を、そのケーブルを介してプリントエンジン２０に供給することも行われている。
【００３６】
このような構成では、拡張ボードの外部出力コネクタとプリントエンジン２０とを繋ぐケーブルのビット幅（信号線の本数）や、それら信号線における信号レベル（電圧）、ケーブルコネクタの形状などといった信号伝送路の物理層の仕様が、プリントエンジン２０の種類（機種）に応じて異なる場合がある。このため、拡張ボード上の画像処理回路と外部出力コネクタとの間に、そのような物理層の仕様をプリントエンジン２０に合わせるためのエンジンＩＦ（インタフェース）回路が設けられる。従来、接続するプリントエンジン２０の種類に応じて、エンジンＩＦ回路も含めた拡張ボード全体を設計することが一般的であった。
【００３７】
ところが、このように、拡張ボード上の画像処理回路が行う処理はプリントエンジン２０の種類には依存しないものも多い。そこで、拡張ボードを、プリントエンジン２０に依存しない共通の処理を実行する回路を搭載した基板（「メイン基板」と呼ぶ）と、プリントエンジン２０に依存するエンジンＩＦ回路などの回路を搭載した基板（「サブ基板」と呼ぶ）とに分けて設計することが考えられる。この実施形態では、そのような共通のメイン基板とプリントエンジン２０の種類に応じたサブ基板とを組み合わせて用いる。
【００３８】
図２に、メイン基板とサブ基板とを組み合わせて構成される、この実施形態のエンジンインタフェース装置の外観の一例を示す。この例では、メイン基板１１０は、例えばＰＣＩ又はＰＣＩｅ規格に準拠した基板であり、当該メイン基板１１０上の各回路を制御するＣＰＵ１１２や、画像処理回路等の各種回路として構成可能なＦＰＧＡ(Field Programmable Gate Array)（図示省略）などの回路チップ群を搭載している。ＦＰＧＡ上に構成される画像処理回路は、画像処理コントローラ１０に接続されることが想定される複数種類のプリントエンジン２０について共通の画像処理を実行する回路である。メイン基板１１０にはＰＣＩ又はＰＣＩｅ規格のコネクタが設けられており、このコネクタが画像処理コントローラ１０のマザーボード上のＰＣＩ又はＰＣＩｅスロットに接続される。
【００３９】
サブ基板１５０−１及び１５０−２には、外部出力コネクタ１６０−１及び１６０−２に接続されるケーブルを介して１台のプリントエンジン２０が接続される。すなわち、この例は、プリントエンジン２０が２つのケーブルを介して画像データ信号を受け取る種類である場合の例である。各サブ基板１５０−１，１５０−２には、プリントエンジン２０との間で画像データ信号の物理層のインタフェースをとるエンジンＩＦ回路（図示省略）や、接続先のプリントエンジン２０に固有の他の信号処理を実行する回路が搭載される。外部出力コネクタ１６０−１，１６０−２は、各サブ基板１５０−１，１５０−２に設けられている。
【００４０】
この例では、メイン基板１１０とサブ基板１５０−１とは制御信号線１７２−１と画像データ信号線１７４−１を介して接続される。また、メイン基板１１０とサブ基板１５０−２とは制御信号線１７２−２と画像データ信号線１７４−２を介して接続される。
【００４１】
この例では、サブ基板１５０−１はメイン基板１１０に対してねじ留めなどで固定されている。メイン基板１１０にサブ基板１５０−１を固定したものは、ＰＣＩ又はＰＣＩｅ規格の１スロットに収まる（すなわち隣のスロットに差し込まれる基板と干渉しない）。逆に言えば、サブ基板１５０−１は、メイン基板１１０に固定されたときに隣接スロットと干渉しないようなサイズとなるよう設計されている。
【００４２】
一方、サブ基板１５０−２には固定治具１５１が取り付けられており、この固定治具を画像処理コントローラ１０のマザーボード上の空きスロットに差し込むことにより、サブ基板１５０−２をマザーボードに対して固定する。サブ基板１５０−１も１５０−２も、マザーボードに対して電気的には接続されることはなく、各種信号はメイン基板１１０から取得する。
【００４３】
なお、プリントエンジン２０が１本のケーブルで画像処理コントローラ１０と接続される種類のものであれば、サブ基板１５０−１のみがあれば足りる。また、プリントエンジン２０が３本のケーブルで画像処理コントローラ１０と接続される種類のものであれば、サブ基板１５０−１，１５０−２に加え、更にもう１つサブ基板を用いる。このように、サブ基板１５０は、プリントエンジン２０と画像処理コントローラ１０とを結ぶケーブルの数に応じた数だけ使用すればよい。
【００４４】
ただし、これはあくまで一例である。この代わりに、１つのサブ基板１５０に外部出力コネクタとエンジンＩＦ回路とをそれぞれ複数設け、複数のケーブルで接続が必要なプリントエンジン２０に対してサブ基板１５０を１つで済ませることも考えられる。
【００４５】
さて、上述のようにメイン基板１１０とサブ基板１５０の組み合わせによりエンジンインタフェース装置を構成する方式では、プリントエンジン２０との間の信号の物理層のインタフェースはサブ基板１５０上のエンジンＩＦ回路により確保される。しかしながら、プリントエンジン２０の種類により異なるのは、物理層の仕様のみではない。例えば、印刷速度、色数（モノクロ、ＣＭＹＫ４色、５色、６色）、印字方式（４サイクル方式、タンデム式）、露光ビームの本数（デュアルビーム、シングルビーム）、用紙種類（カット紙、連帳）などの制御方式の仕様も異なる。そのような仕様の相違により、画像データのフォーマット、色数、転送速度、制御のためのハンドシェイク信号の仕様、プリントエンジンに固有のステータス信号などといった、画像データ信号の仕様もプリントエンジン２０の種類ごとに異なる。したがって、このような画像データ信号の仕様を、接続されたプリントエンジン２０の種類に合わせるためのインタフェース処理を行う必要がある。この実施形態では、このインタフェース処理を、メイン基板１１０上のＦＰＧＡ上に構成したＩＦ回路（後述するサブ基板ＩＦ１２６）により行う。
【００４６】
次に、図３を参照して、この実施の形態のエンジンインタフェース装置１００のハードウエア構成の例を説明する。この例は、メイン基板１１０と１つのサブ基板１５０とによりエンジンインタフェース装置１０が構成され、メイン基板１１０がＰＣＩｅ規格に準拠している場合の例である。
【００４７】
まず、サブ基板１５０について説明する。サブ基板１５０は、メイン基板１１０側から供給される制御信号や画像データ信号の物理層の仕様を、接続先のプリントエンジン２０の制御回路２００に合わせてインタフェースするエンジンＩＦ（インタフェース回路）１５６を備える。例えば、エンジンＩＦ１５６は、メイン基板１１０側から入力される信号を、プリントエンジン２０との接続のための信号ケーブルのビット幅（信号線の本数）や、それらケーブルの信号線における信号レベルに適合するように変換する。前者は、例えばパラレル・シリアル変換やパラレル・パラレル変換、シリアル・パラレル変換などの回路により実現される。また、後者はインピーダンス変換回路により実現される。なお、信号ケーブルのビット幅や信号レベルの変換は、制御用と画像データ信号用のそれぞれについて行ってもよい。
【００４８】
また、エンジンＩＦ１５６には、以上に例示した物理層のインタフェースのための回路の他に、メイン基板１１０上のＦＰＧＡ１２０等では実行されない、プリントエンジン２０のための固有の処理（例えば制御信号をプリントエンジン固有のものに変換する処理や固有の画像処理）のための回路を組み込んでもよい。
【００４９】
なお、図では、エンジンＩＦ１５６を１つのブロックで描いたが、エンジンＩＦ１５６は、複数の回路チップや回路要素から構成されるものであってももちろんよい。
【００５０】
エンジンＩＦ１５６は、制御信号線１７２及び接続部１５２を介してメイン基板１１０のＣＰＵ１１２から受信した制御信号（例えばプリントエンジン２０に対するコマンドを表す）をプリントエンジン２０の物理層仕様に合わせて変換する。そして、変換された信号を、接続部１６２に接続された制御信号線１８２を介してプリントエンジン２０の制御回路２００へと供給する。また、この逆に、プリントエンジン２０の制御回路２００から制御信号線１８２を介して送られてくる信号（例えばプリントエンジン２０の状態を示す信号や、コマンドに対する応答を表す信号）を、接続部１６２を介して受信し、その信号をメイン基板１１０側の物理層仕様に合わせて変換して、接続部１５２及び制御信号線１７２を介してメイン基板１１０側へと送信する。
【００５１】
また、エンジンＩＦ１５６は、画像データ信号線１７４及び接続部１５４を介してメイン基板１１０のＦＰＧＡ１２０から受信した画像データ信号をプリントエンジン２０の物理層仕様に合わせて変換し、変換された信号を、接続部１６４に接続された画像データ信号線１８４を介してプリントエンジン２０の制御回路２００へと供給する。
【００５２】
このように、プリントエンジン２０との間の信号線（ケーブル）のビット幅や信号レベルなどの物理層仕様の差はエンジンＩＦ１５６が吸収するので、メイン基板１１０とサブ基板１５０との間を接続する制御信号線１７２及び画像データ信号線１７４の物理層仕様は固定（プリントエンジン２０のすべての種類について共通）としておいてよい。
【００５３】
なお、プリントエンジン２０側との信号接続のための接続部１６２及び１６４は、図２に例示した外部出力コネクタ１６０（１６０−１又は１６０−２）に含まれている。この外部出力コネクタ１６０のコネクタ形状や信号線配置は、接続先のプリントエンジン２０の種類に適合したものとなっている。すなわち、サブ基板１５０は、メイン基板１１０とプリントエンジン２０との間の物理層仕様の一部である接続コネクタの相違を、外部出力コネクタ１６０により吸収している。
【００５４】
サブ基板１５０としては、エンジンＩＦ１５６又は外部出力コネクタ形状又はその両方が異なるものが複数種類用意されており、それらのうち接続先のプリントエンジン２０に適合するものがユーザ又はサービスエンジニアにより選択され、メイン基板１１０と組み合わされる。
【００５５】
次に、メイン基板１１０について説明する。メイン基板１１０には、ＣＰＵ１１２、ＲＡＭ（ランダムアクセスメモリ）１１４、フラッシュメモリ１１６、ページメモリ１１８、ＦＰＧＡ１２０、ディップスイッチ(DIP-SW)１１９、接続部１３２及び１３４が搭載される。このうちＣＰＵ１１２、ＲＡＭ１１４、フラッシュメモリ１１６、ＦＰＧＡ１２０は、メイン基板１１０上に設けられたバス１３０に接続されている。
【００５６】
ＣＰＵ１１２は、当該エンジンインタフェース装置１００の制御のための演算処理を実行する演算装置であり、ＲＡＭ１１４はその演算処理のための作業メモリとして利用される。ＣＰＵ１１２は、その演算処理の結果生成した制御コマンドなどを表す制御信号を、接続部１３２及び制御信号線１７２を介してサブ基板１５０へと送信する。また、制御信号線１７２を介してサブ基板１５０側から送られてきた応答その他の制御信号を、接続部１３２を介して受信し、受信した制御信号を用いて制御のための演算処理を進める。
【００５７】
フラッシュメモリ１１６には、ＣＰＵ１１２が実行するエンジン制御プログラムと、ＦＰＧＡ１２０内に構成すべき回路構成を表すＦＰＧＡデータとが格納されている。ここで、エンジン制御プログラムは、プリントエンジン２０を制御するための処理を表すプログラムである。このプログラムは、例えばプリントエンジン２０との通信処理や、プリントエンジン２０に対してどのような場合にどのようなコマンドを送るかなどを規定している。
【００５８】
フラッシュメモリ１１６には、プリントエンジン２０の種類に依らない共通のＰＣＩｅ−ＩＦ（インタフェース回路）１２２及び画像処理回路１２４の回路構成を表すＦＰＧＡデータが格納されると共に、サブ基板１５０の種類（これがひいては接続先のプリントエンジン２０の種類に対応する）ごとに異なるサブ基板ＩＦ（インタフェース回路）１２６の回路構成を規定するＦＰＧＡデータが格納されている。なお、同じ回路構成のサブ基板ＩＦ１２６が複数の種類のサブ基板ＩＦ１２６に対応していてもよい。
【００５９】
なお、このような制御プログラム及びＦＰＧＡデータを格納するための記憶装置は、例示したフラッシュメモリ１１６に限定されるものではない。フラッシュメモリ１１６に代えてＲＯＭ（リードオンリーメモリ）、ハードディスクなどの他の種類の不揮発性記憶装置を用いてもよい。なお、フラッシュメモリ１１６等の書き換え可能な記憶装置を用いる場合には、新たな種類のプリントエンジン２０やサブ基板１５０が現れた場合に、それに対応するサブ基板ＩＦ１２６の回路構成データを追加することも考えられる。
【００６０】
ページメモリ１１８は、ＦＰＧＡ１２０内に構成される画像処理回路１２４が処理対象とする１ページの画像データを記憶するメモリであり、例えばＲＡＭとして構成される。マザーボード１２側から供給された１ページ分の画像データは、画像処理回路１２４を介してページメモリ１１８に格納され、画像処理回路１２４が必要に応じてそのページメモリ１１８を参照して画像処理を実行する。なお、ページ単位の画像データを格納するページメモリ１１８の代わりに、ページをあらかじめ定められたライン数ごとに分割したバンド単位の画像データを記憶するメモリなど、他の単位の画像データを記憶するメモリを用いてもよい。
【００６１】
ＦＰＧＡ１２０は、内部の回路構成を変更可能な回路の一種である。この例では、ＦＰＧＡ１２０は、ＣＰＵ１１２から指示されたＦＰＧＡデータ（フラッシュメモリ１１６内に格納されたもの）に応じて、自己の内部の回路を構成する。図示例では、ＦＰＧＡ１２０は、自己の内部にＰＣＩｅ−ＩＦ１２２、画像処理回路１２４及びサブ基板ＩＦ１２６を構成する。
【００６２】
このうちＰＣＩｅ−ＩＦ１２２は、ＰＣＩｅ規格に準拠した通信インタフェース処理を行う回路である。このＰＣＩ−ＩＦ１２２は図示を省略したＰＣＩｅコネクタに接続されており、そのコネクタが画像処理コントローラ１０のマザーボード１２のＰＣＩｅスロット１４に差し込まれる。このＰＣＩｅ接続を介して、マザーボード１２上のＣＰＵその他の回路と、メイン基板１１０上のＣＰＵ１１２その他の回路とが通信する。
【００６３】
画像処理回路１２４は、ＰＣＩｅスロット１４を介してマザーボード１２側から供給される画像データに対して、あらかじめ定められた画像処理を行う。画像処理回路１２４が行う画像処理には、画像の色空間変換、拡大又は縮小、回転などがある。画像処理回路１２４内にはそのような各種の処理を行うための要素回路が含まれる。また、マザーボード１２側から供給される画像データが圧縮されたデータである場合、その圧縮データを伸長して元の画像データに戻す伸長処理回路を画像処理回路１２４内に組み込んでもよい。このような各種の要素回路の構成とそれら要素回路同士の接続関係を表すＦＰＧＡデータが、画像処理回路１２４の回路構成を規定するデータとしてフラッシュメモリ１１６に格納されている。
【００６４】
図３に例示したＦＰＧＡ１２０内に構成される回路のうち、ＰＣＩｅ−ＩＦ１２２及び画像処理回路１２４は、サブ基板１５０を介して接続されるプリントエンジン２０の種類に依らない共通の回路である。ただし、これら以外の共通の回路をＦＰＧＡ１２０内に構成してもよい。この場合当該他の共通の回路の構成データがフラッシュメモリ１１６に格納される。
【００６５】
なお、ＰＣＩｅ規格に準拠したインタフェース処理のための回路をＦＰＧＡ１２０とは別に設ける場合は、ＦＰＧＡ１２０内にＰＣＩｅ−ＩＦ１２２を構成しなくてもよい。
【００６６】
さて、ＦＰＧＡ１２０には、このような共通の回路の他に、サブ基板１５０（ひいてはその接続先のプリントエンジン２０）の種類ごとに異なるサブ基板ＩＦ１２６が構成される。サブ基板ＩＦ１２６は、画像データ信号の物理層仕様以外の仕様に関して、画像データ信号を、メイン基板１１０内部の仕様に適合したものから、サブ基板１５０（ひいてはプリントエンジン２０の制御回路２００）の仕様に適合したものへと変換する。画像データ信号の物理層仕様以外の仕様には、画像データ信号のフォーマット、色数、転送速度、制御のためのハンドシェイク信号の仕様、プリントエンジンに固有のステータス信号などがある。例えば、画像データ信号のフォーマットには、例えば、画像データ信号中にページの区切りを表す信号が入るか否か、ラインの区切りを表す信号が入るか否か、などの種類がある。また画像データ信号の色数には、例えば、モノクロ、ＣＭＹＫの４色、ＣＭＹＫに更に中間色を加えた５色、６色などの種類がある。
【００６７】
サブ基板ＩＦ１２６は、このようなコマンドや信号のインタフェースのための１以上の回路要素が含まれる。このような回路要素は、ＦＰＧＡデータにより構成される。
【００６８】
サブ基板ＩＦ１２６は接続部１３４に接続されている。この接続部１３４は、画像データ信号線１７４を介して、サブ基板１５０の接続部１５４に接続される。サブ基板ＩＦ１２６から出力された画像データ信号は、接続部１３４及び画像データ信号線１７４を介してサブ基板１５０側へと送信される。
【００６９】
サブ基板１５０の種類（ひいてはプリントエンジン２０の種類）に適合したサブ基板ＩＦ１２６を構成するために、メイン基板１１０にはディップスイッチ(DIP-SW)１１９が設けられている。ディップスイッチ１１９には、複数のオンオフスイッチが設けられており、それら各オンオフスイッチのオンオフ状態の組み合わせが、それぞれ別々のサブ基板１５０の種類を示すコードとなっている。すなわち、フラッシュメモリ１１６には、各サブ基板ＩＦ１２６の回路構成を示すデータが、ディップスイッチ１１９のオンオフ状態の組み合わせが示すコードに対応づけて、登録されている。
【００７０】
例えばユーザ又はサービスエンジニアは、メイン基板１１０及びサブ基板１５０を画像処理コントローラ１０に取り付けたとき等に、そのサブ基板１５０の種類に合わせてディップスイッチ１１９の各オンオフスイッチをセットする。すると、例えば画像処理コントローラ１０の起動時などの初期化フェーズにおいて、メイン基板１１０のＣＰＵ１１２が、図４に示すように、そのディップスイッチ１１９のスイッチ設定状態（オンオフの組み合わせ）を読み取る（Ｓ１０）。次にＣＰＵ１１２は、そのスイッチ設定状態が示すコードに対応するサブ基板ＩＦの回路構成を示すデータと、画像処理回路１２４などの共通の回路構成を示すデータとをフラッシュメモリ１１６から読み出す（Ｓ１２）。そして、ＣＰＵ１１２は、読み出した回路構成データ（ＦＰＧＡデータ）をＦＰＧＡ１２０に書き込むことにより、ＦＰＧＡ１２０の内部を図３に例示するように構成する（Ｓ１４）。このようにして初期化が終了すると、ＣＰＵ１１２は、画像送信フェーズへと移行し、このフェーズに対応する制御プログラムを実行してプリントエンジン２０を制御して印刷を実行させる。
【００７１】
なお、接続されたサブ基板１５０の種類の設定のための装置は、ディップスイッチ１１９に限るものではない。また、画像処理回路１２４もサブ基板１５０（ひいてはプリントエンジン２０）の種類に応じて、部分的にカスタマイズできるようにしてもよい。例えば、あるサブ基板１５０に接続されるプリントエンジン２０には、ある種の特別な画像処理が必要な場合、その画像処理のための回路をＦＰＧＡデータに組み込んでおき、その回路が構成されるようにするなどである。
【００７２】
以上の例において、図４に例示した初期化処理を表すプログラムも、フラッシュメモリ１１６に記憶されている。
【００７３】
図３では、メイン基板１１０に制御信号用の接続部１３２と画像データ信号用の接続部１３４を一対しか図示しなかったが、複数のケーブルでの接続を要するプリントエンジン２０への対応のために、メイン基板１１０上にそのような接続部の対を複数設けてもよい。
【００７４】
以上では、メイン基板１１０に接続されるサブ基板１５０の種類に応じてＦＰＧＡ１２０のサブ基板ＩＦ１２６の回路構成を変更したが、この回路構成を接続されるサブ基板１５０の個数に応じて行ってもよい。例えば、画像処理コントローラ１０とプリントエンジン２０とを結ぶケーブルの本数でプリントエンジン２０の機能が変わる場合（例えば本数が多いほど印刷速度が向上）を考える。この場合、メイン基板１１０に接続されるサブ基板１５０の種類は同じであるが、接続される個数はユーザ側のシステム構成によって変わってくる。そして、サブ基板１５０の接続個数に応じてプリントエンジン２０が提供する機能が変わるので、メイン基板１１０のサブ基板ＩＦ１２６の回路構成もプリントエンジン２０の提供機能に応じて変更することとなる。このためには、メイン基板１１０に対し異なる個数の接続が可能なサブ基板１２６の種類については、接続する個数ごとに異なるサブ基板ＩＦ１２６の回路構成のＦＰＧＡデータをフラッシュメモリ１１６に登録しておく。そして、例えばディップスイッチ１１９等の装置により、接続されるサブ基板１５０の種類と個数を設定可能とし、ＣＰＵ１１２がその設定に応じたＦＰＧＡデータをフラッシュメモリ１１６から読み取ってＦＰＧＡ１２０に書き込めばよい。
【００７５】
なお、一つの例として、単一種類のサブ基板１５０にしか対応しないが、接続可能なサブ基板１５０の個数は複数のバリエーションがあるというメイン基板１１０も考えられる。この場合、フラッシュメモリ１１６には、サブ基板１５０の個数ごとに異なるサブ基板ＩＦ１２６の回路構成のデータを登録しておけばよく、ディップスイッチ１１９等の設定装置にはその個数を設定すればよい。
【００７６】
また、サブ基板１５０を複数要するプリントエンジン２０であっても、用いるサブ基板１５０の個数が固定であれば、サブ基板１５０の種類のみからＦＰＧＡデータを特定すればよい。
【００７７】
次に、図５を参照して、エンジンインタフェース装置１００の別の構成例を示す。図５において、図３に示した要素と同一の要素には同一符号を付して説明を省略する。
【００７８】
図３の例では、メイン基板１１０に接続されるサブ基板１５０の種類（及び／又は個数）を、ユーザ側がメイン基板１１０上のディップスイッチ１１９等の設定装置によりあらかじめ設定した。これに対し、図５の例では、接続されたサブ基板１５０の種類をメイン基板１１０側が自動的に取得（判定）する。
【００７９】
すなわち、図５の例では、サブ基板１５６上に、当該サブ基板１５０の種類を示す信号又は情報（「サブ基板信号」と呼ぶ）を通知する回路である種類通知部１５７を設ける。そして、この種類通知部１５７からメイン基板１１０のＣＰＵ１１２へとサブ基板信号を伝送するための制御信号線１７６を設ける。この制御信号線１７６は、メイン基板１１０側の接続部１３２とサブ基板１５０側の接続部１５２を介して、ＣＰＵ１１２と種類通知部１５７を結ぶ。サブ基板１５０の種類通知部１５７は、電源が入れられると、あらかじめ設定されたサブ基板信号（当該サブ基板１５０の種類を表す）を制御信号線１７６へと出力する。ＣＰＵ１１２は、電源投入時等に行う初期化処理において、まずその信号線１７６を介して送られてくるサブ基板信号を取得する処理（取得部１１３）を実行する。取得部１１３の処理のためのプログラムは、フラッシュメモリ１１６から読み出して実行する。この処理により取得部１１３が取得したサブ基板信号が、図３の例でのディップスイッチ１１９の設定内容に対応する。ＣＰＵ１１２は、このようにして取得したサブ基板信号に応じて、図４のステップＳ１２及びＳ１４と同様の処理を実行することで、ＦＰＧＡ１２０内に、サブ基板１５０に適合した回路を構成する。
【００８０】
さて、同じ種類のサブ基板１５０が、異なる複数の種類のプリントエンジン２０に対応する場合も考えられる。例えば、制御コマンド又は画像データフォーマットなどといった上位層の仕様が異なっていても、信号の物理層は共通であれば、同一種類のサブ基板１５０が使用できる。このような場合、ＦＰＧＡ１２０の回路構成は、接続されたサブ基板１５０の種類のみでは確定できず、接続されたプリントエンジン２０の種類も考慮して判定する必要がある。例えば、色数が異なる複数種類のプリントエンジン２０がある１つのサブ基板１５０に接続可能である場合、プリントエンジン２０の種類が判らなければ、ＦＰＧＡ１２０がどの色数の画像データ信号を生成してよいのか判らない。
【００８１】
そこで、更なる例として、サブ基板１５０の種類だけでなく、プリントエンジン２０の種類にも対応してＦＰＧＡ１２０の回路構成を決定する例を説明する。ここでは、図５の装置構成を例にとって説明する。
【００８２】
この例では、フラッシュメモリ１１６には、サブ基板１５０の種類（個数により回路に相違がでる場合には個数も）とプリントエンジン２０の種類との組み合わせごとに、その組み合わせに対応するサブ基板ＩＦ１２６の回路構成を表すＦＰＧＡデータが登録されている。
【００８３】
そして、初期化処理時にＣＰＵ１１２が実行する取得部１１３は、サブ基板１５０の種類通知部１５７からサブ基板信号を取得すると共に、プリントエンジン２０の制御回路２００から、サブ基板１５０のエンジンＩＦ１５６を介して、そのプリントエンジン２０の種類の情報を取得する。そして、ＣＰＵ１１２は、サブ基板信号が表すサブ基板１５０の種類と、プリントエンジン２０の種類との組み合わせに対応するＦＰＧＡデータをフラッシュメモリ１１６から読み出し、そのＦＰＧＡデータをＦＰＧＡ１２０に書き込むことで、その組み合わせに対応する内部回路（サブ基板ＩＦ１２６など）をＦＰＧＡ１２０内に構成する。
【００８４】
なお、接続されているサブ基板１５０の数によりＦＰＧＡの回路構成が異なる場合、ＣＰＵ１１２は、例えば、メイン基板１１０上の複数対の接続部１３２及び１３４のうち、初期化処理時にアクティブ状態となっている対の数を求め、その数をサブ基板１５０の個数とすればよい。そして、サブ基板１５０の種類及び個数の組み合わせと、プリントエンジン２０の種類と、の組み合わせに対応するＦＰＧＡデータを選択してＦＰＧＡ１２０に書き込めばよい。
【００８５】
更に別の例として、サブ基板ＩＦ１２６が行うインタフェース処理が、接続されたサブ基板１５０には直接依存せず、接続されたプリントエンジン２０の種類から決定できる場合も考えられる。このような場合には、ＣＰＵ１１２は、例えば初期化処理時に、サブ基板１５０のエンジンＩＦ１５６を介して、プリントエンジン２０の制御回路２００からそのプリントエンジン２０の種類の情報を取得し、その種類に対応するＦＰＧＡデータをフラッシュメモリ１１６から読み出してＦＰＧＡ１２０に書き込めばよい。
【００８６】
また、更に別の例として、接続されたプリントエンジン２０の種類に応じて、ＣＰＵ１１２が画像送信フェーズ（初期化フェーズ完了後の通常処理のフェーズ）で実行する制御プログラムを切り換える例を以下に示す。エンジンインタフェース装置１００とプリントエンジン２０との間の通信プロトコルや制御プロトコル等のプロトコルは、プリントエンジン２０の種類に応じて異なる場合がある。この例では、このような場合に対応すべく、それらプロトコルを実装した制御プログラムを、プリントエンジン２０の種類に応じて変える。
【００８７】
この例では、フラッシュメモリ１１６には、プリントエンジン２０の種類ごとに、その種類に対応した制御プログラムを記憶しておく。なお、同じ制御プログラムが複数の種類のプリントエンジン２０に対応していてもよい。
【００８８】
そして、エンジンインタフェース装置１００の初期化時に、ＣＰＵ１１２の取得部１１３は、図６に例示するように、まずサブ基板１５０の種類通知部１５７からサブ基板信号を取得する（Ｓ２０）。続いて取得部１１３は、プリントエンジン２０の制御回路２００から、サブ基板１５０のエンジンＩＦ１５６を介して、そのプリントエンジン２０の種類の情報を制御信号線１７２又は１７６経由で取得する（Ｓ２２）。次に取得部１１３は、取得したサブ基板信号が示すサブ基板１５０の種類と、取得したプリントエンジン２０の種類が整合しているかどうかを判定する（Ｓ２４）。サブ基板１５０を誤ったプリントエンジン２０に接続した場合、ステップＳ２４の判定結果が否定（Ｎｏ）となり、ＣＰＵ１１２は画像処理コントローラ１０のマザーボード１２側に、誤ったプリントエンジン２０が接続されている旨を示すエラーコードを送る。これにより、画像処理コントローラ１０の画面にはその旨を示すエラーメッセージが表示される（Ｓ２５）。フラッシュメモリ１１６には、この判定のためのプログラム及び情報（サブ基板とプリントエンジンの種類の正しい組み合わせの情報など）が登録されており、ＣＰＵ１１２はそのプログラムを実行すればよい。なお、このＳ２４及びＳ２５の処理は、上述の、サブ基板とプリントエンジンの種類の組み合わせによりＦＰＧＡの回路構成を判定する例にも適用してよい。
【００８９】
ステップＳ２４で、接続されているサブ基板１５０とプリントエンジン２０の種類が整合すると判定された場合、ＣＰＵ１１２は、サブ基板信号が表すサブ基板１５０の種類（個数も関係する場合には、種類及び個数）に対応するＦＰＧＡデータをフラッシュメモリ１１６から読み出し（Ｓ２６）、そのデータに従ってＦＰＧＡ１２０の内部回路を構成する（Ｓ２８）。なお、この例ではサブ基板１５０の種類（及び個数）しか考慮していないが、更にプリントエンジン２０の種類を考慮してＦＰＧＡデータを選択してもよい。
【００９０】
またＣＰＵ１１２は、ステップＳ２２で取得したプリントエンジン２０の種類に対応する制御プログラムをフラッシュメモリ１１６内から選択し、選択した制御プログラムを実行することで画像送信フェーズ（初期化後の通常動作フェーズ）に移行する（Ｓ２９）。
【００９１】
次に、図７及び図８を参照して、更に別の例を説明する。図５の例では、サブ基板１５０の種類を表す信号を伝送するための専用の制御チャネル（制御信号線１７６）を設けたが、図７及び図８の例では、元々ある画像データ信号線１７４を介してその信号を伝送する。
【００９２】
この例では、サブ基板１５０のエンジンＩＦ１５６には、サブ基板種類情報保持部１５８という回路が設けられる。サブ基板種類情報保持部１５８は、当該サブ基板１５０（エンジンＩＦ１５６）の種類を表す情報を保持している。そして、エンジンインタフェース装置１００の初期化時に、サブ基板種類情報保持部１５８からその情報を、画像データ信号線１７４を介してメイン基板１１０側へ供給する。
【００９３】
画像データ信号線１７４が複数のラインから構成されている場合、サブ基板種類情報保持部１５８は、初期化時のそれら各ラインの信号レベルの組み合わせの設定を保持する回路として構成すればよい。エンジンインタフェース装置１００の初期化時の期間のうち、まだメイン基板１１０側が画像データ信号線１７４の制御を開始するまでの間、画像信号データ線１７４の各ラインの信号レベルが、サブ基板種類情報保持部１５８に設定されたそれら各ラインの設定信号レベルとなるようにする。それら各ラインの信号レベルの組み合わせが、サブ基板１５０の種類を表すコードとなる。
【００９４】
この例では、メイン基板１１０のＣＰＵ１１２は、図８に示すように、まず初期化処理の最初に、サブ基板信号を取得するための取得回路の回路構成データをフラッシュメモリ１１６から読み出し（Ｓ３０）、その回路構成データをＦＰＧＡ１２０に書き込むことで、ＦＰＧＡ１２０内に取得回路が構成される（Ｓ３２）。なお、取得回路の回路構成データは、フラッシュメモリ１１６にあらかじめ登録しておく。
【００９５】
ＦＰＧＡ１２０内に構成された取得回路は、その時点の画像データ信号線１７４の各ラインの信号レベルの組み合わせ（これがサブ基板１５０の種類を表すサブ基板信号である）を取得する（Ｓ３４）。また、この後に、取得回路は、エンジンＩＦ１５６及び画像データ信号線１７４を介してプリントエンジン２０の種類の情報を画像データ信号線１７４経由で取得してもよい（Ｓ２２）。その後の処理は、図６に示した手順と同様でよい。
【００９６】
なお、画像データ信号線１７４を介して伝送するサブ基板信号の形式は、上述した各ラインの信号レベルの組み合わせに限定されるものではない。例えば、サブ基板信号を時系列的にレベルが変化する信号として表現してもよい。
【００９７】
以上に説明した実施形態は、あくまで例示的なものに過ぎない。例えば、ＦＰＧＡ１２０の代わりに、ＤＲＰ（Dynamic Reconfigurable Processor: 動的再構成可能プロセッサ）などといった、回路構成を再構成可能な他の種類の回路を用いてもよい。また、メイン基板１１０と画像処理コントローラ１０のマザーボード１２とのインタフェースは、ＰＣＩ又はＰＣＩｅに限らず、他の規格に準拠したものでもよい。
【００９８】
また、上記実施形態では、プリントエンジン２０に画像データ信号を供給するエンジンインタフェース装置１００を例示したが、これも一例に過ぎない。コンピュータが生成した画像をディスプレイ装置に供給するビデオ出力カード、スキャナとのインタフェースとなるスキャナカード、ビデオ信号をコンピュータで取扱可能なデータ形式に変更するビデオキャプチャカードなどといったインタフェース装置でも、上記実施形態と同様の構成を採用できる。プリントエンジン２０を制御するエンジンインタフェース装置１００やビデオ出力カードは、当該装置又はカード内で処理した画像データ信号を外部装置、すなわちプリントエンジン２０やディスプレイ装置に供給する。これに対し、スキャナカードやビデオキャプチャカードは、スキャナやビデオカメラ、テレビジョンセットなど、画像信号を出力する外部装置から画像信号を受信し、受信した画像信号に対してあらかじめ定められた画像処理を施し、その画像処理結果のデータを出力する。この画像処理結果のデータは、例えば、コンピュータで取扱可能な静止画像や動画のファイル形式で出力される。このように外部装置から入力される画像データ信号を、コンピュータに取り込むに当たって処理するインタフェース装置も、上記実施形態と同様、共通の画像処理回路（となる再構成可能回路）を搭載したメイン基板と、接続される外部装置の種類に対応する物理層のインタフェースをとるインタフェース回路を搭載したサブ基板と、に機能分離してもよい。そして、メイン基板の再構成可能回路には、サブ基板上のインタフェース回路では吸収できない、信号フォーマットや通信又は制御のプロトコル等の相違については、上記実施形態と同様、メイン基板上の再構成可能回路上にその相違を吸収するインタフェイス回路を構成すればよい。
【符号の説明】
【００９９】
１０  画像処理コントローラ、１２  マザーボード、１４  ＰＣＩｅスロット、２０  プリントエンジン、３０  ネットワーク、４０  クライアントＰＣ、１００  エンジンインタフェース装置、１１０  メイン基板、１１２  ＣＰＵ、１１４  ＲＡＭ、１１６  フラッシュメモリ、１１８  ページメモリ、１２０  ＦＰＧＡ、１２２  ＰＣＩｅ−ＩＦ（インタフェース回路）、１２４  画像処理回路、１２６  サブ基板ＩＦ、１３０  バス、１３２，１３４  接続部、１５０  サブ基板、  １５２，１５４  接続部、１５６  エンジンＩＦ、１６０  コネクタ、１６２，１６４  接続部、１７２，１８２  制御信号線、１７４，１８４  画像データ信号線、２００  プリントエンジンの制御回路。
【図１】
0005413076.tif 000002
【図２】
0005413076.tif 000003
【図３】
0005413076.tif 000004
【図４】
0005413076.tif 000005
【図５】
0005413076.tif 000006
【図６】
0005413076.tif 000007
【図７】
0005413076.tif 000008
【図８】
0005413076.tif 000009