(57)【特許請求の範囲】
【請求項１】
絶縁基板の表面に複数本の走査信号線、複数本の映像信号線、複数個のＴＦＴ素子、および複数個の画素電極を有する第１の基板と、前記第１の基板の前記絶縁基板の表面に対向配置された第２の基板とを有する表示装置であって、
前記絶縁基板の表面には、前記ＴＦＴ素子の半導体層、前記ＴＦＴ素子のソース電極、および前記ソース電極と接続された前記画素電極がマトリクス状に配置されており、
複数の前記ソース電極は、共通する一部分の平面寸法が２通り以上あり、かつ、前記一部分を除く残りの部分の平面寸法が概ね等しく、
それぞれの前記ソース電極は、前記ＴＦＴ素子の半導体層と接している部分およびその周辺の部分からなる第１の部分と、前記画素電極と接続している部分およびその周辺の部分からなる第２の部分と、前記第１の部分と前記第２の部分とを連結する第３の部分からなり、
複数の前記ソース電極は、前記第３の部分の平面寸法が２通り以上あることを特徴とする表示装置。
【請求項２】
複数の前記ＴＦＴ素子は、前記ドレイン電極に接続している映像信号線と前記半導体層との平面距離が２通り以上あることを特徴とする請求項１に記載の表示装置。
【請求項３】
複数の前記ＴＦＴ素子は、前記半導体層と前記ソース電極の前記第１の部分との位置関係が概ね等しいことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記走査信号線は、前記ＴＦＴ素子の前記半導体層と重なる領域の近傍であり、かつ、前記映像信号線と重なる領域の外側に開口パターンを有し、
複数の前記ソース電極は、それぞれ、前記第２の部分が前記走査信号線の前記開口パターンと重なる位置にあり、かつ、前記第２の部分と前記開口パターンとの位置関係が概ね等しいことを特徴とする請求項１に記載の表示装置。
【請求項５】
絶縁基板の表面に複数本の走査信号線、複数本の映像信号線、複数個のＴＦＴ素子、および複数個の画素電極を有する第１の基板と、前記第１の基板の前記絶縁基板の表面に対向配置された第２の基板とを有する表示装置であって、
前記絶縁基板の表面には、前記ＴＦＴ素子の半導体層、前記ＴＦＴ素子のソース電極、および前記ソース電極と接続された前記画素電極がマトリクス状に配置されており、
複数の前記ソース電極は、共通する一部分の平面寸法が２通り以上あり、かつ、前記一部分を除く残りの部分の平面寸法が概ね等しく、
それぞれの前記ＴＦＴ素子の前記ソース電極は、前記ＴＦＴ素子の半導体層と接している部分およびその周辺の部分からなる第１の部分と、前記画素電極と接続している部分およびその周辺の部分からなる第２の部分と、前記第１の部分と前記第２の部分とを連結する第３の部分からなり、
複数の前記ソース電極は、前記第２の部分の平面寸法が２通り以上あり、
複数の前記ＴＦＴ素子は、前記ソース電極の前記第１の部分と前記半導体層と位置関係が概ね等しく、かつ、前記ソース電極の前記第２の部分と前記半導体層との位置関係が２通り以上あることを特徴とする表示装置。
【請求項６】
絶縁基板の表面に複数本の走査信号線、複数本の映像信号線、複数個のＴＦＴ素子、および複数個の画素電極を有する第１の基板と、前記第１の基板の前記絶縁基板の表面に対向配置された第２の基板とを有する表示装置であって、
前記絶縁基板の表面には、前記ＴＦＴ素子の半導体層、前記ＴＦＴ素子のソース電極、および前記ソース電極と接続された前記画素電極がマトリクス状に配置されており、
複数の前記ソース電極は、共通する一部分の平面寸法が２通り以上あり、かつ、前記一部分を除く残りの部分の平面寸法が概ね等しく、
前記映像信号線は、当該映像信号線の延在方向とは別の方向に突出しており、かつ、前記ＴＦＴ素子のドレイン電極として機能する複数の突出部を有し、
複数の前記突出部の平面寸法が２通り以上あることを特徴とする表示装置。
【請求項７】
絶縁基板の表面に複数本の走査信号線、複数本の映像信号線、複数個のＴＦＴ素子、および複数個の画素電極を有する第１の基板と、前記第１の基板の前記絶縁基板の表面に対向配置された第２の基板とを有する表示装置であって、
前記絶縁基板の表面には、前記ＴＦＴ素子の半導体層、前記ＴＦＴ素子のソース電極、および前記ソース電極と接続された前記画素電極がマトリクス状に配置されており、
複数の前記ソース電極は、共通する一部分の平面寸法が２通り以上あり、かつ、前記一部分を除く残りの部分の平面寸法が概ね等しく、
複数の前記画素電極は、前記ソース電極と接続している部分およびその周辺のコンタクト部分の平面形状が２通り以上あり、かつ、前記コンタクト部分を除く残りの部分の平面形状が概ね等しいことを特徴とする表示装置。
【請求項８】
絶縁基板の表面に複数の導電体パターン、複数の半導体パターン、および開口パターンを有する絶縁膜を含む複数の絶縁膜を積層して、複数本の走査信号線、複数本の映像信号線、複数個のＴＦＴ素子、および複数個の画素電極を形成する表示装置の製造方法であって、
前記導電体パターン、前記半導体パターン、および前記開口パターンは、それぞれ、パターンの形成位置および平面寸法を含む数値情報を有するレイアウトデータに基づいて形成され、
それぞれの前記レイアウトデータに基づいて前記導電体パターン、前記半導体パターン、および前記開口パターンを形成するパターン形成工程と、
前記パターン形成工程で形成されたそれぞれのパターンについて、前記絶縁基板の表面における前記パターンの形成位置および平面寸法と、前記レイアウトデータにおける前記パターンの形成位置および平面寸法とのずれを測定し、当該測定結果を保持するずれ測定／保持工程とを有し、
前記パターン形成工程は、第１のレイアウトデータに基づいて第１のパターンを形成する第１の工程と、前記第１の工程の後、第２のレイアウトデータに基づいて第２のパターンを形成する第２の工程とを有し、
前記第１の工程は、前記ずれ測定／保持工程で保持している前記第２のパターンに関する形成位置および平面寸法のずれに基づいて、前記第１のレイアウトデータのうちの、前記第２のパターンの形成位置および平面寸法との関連が強い部分のみを補正し、当該補正された第１のレイアウトデータに基づいて前記第１のパターンを形成することを特徴とする表示装置の製造方法。
【請求項９】
前記第１の工程および前記第２の工程は、それぞれ、感光性材料膜を露光する工程を有し、
前記第１の工程の前記感光性材料膜を露光する工程は、一度に露光可能な領域が複数の微小領域の集合で設定されており、かつ、前記第１のレイアウトデータに基づいた数値制御により前記微小領域毎に光の照射または非照射を制御する光学系を有する露光装置を用いて行い、
前記第２の工程の前記感光性材料膜を露光する工程は、前記第２のレイアウトデータに基づいて作成されたフォトマスクを有する露光装置を用いて行うことを特徴とする請求項８に記載の表示装置の製造方法。
【請求項１０】
前記第１の工程は、導電膜をエッチングして前記映像信号線、前記ＴＦＴ素子のドレイン電極およびソース電極を形成する工程であり、
前記第２の工程は、前記映像信号線、前記ＴＦＴ素子のドレイン電極およびソース電極を覆う絶縁膜を形成した後、当該絶縁膜の前記ソース電極と重なる位置に開口パターンを形成する工程であり、
前記第１のレイアウトデータは、前記映像信号線の形成位置および平面寸法を示す第１の数値情報と、前記ドレイン電極の形成位置および平面寸法を示す第２の数値情報と、前記ソース電極の形成位置および平面寸法を示す第３の数値情報とを有し、
前記第１の工程は、前記第２の工程で前記開口パターンを形成したときに生じる形成位置および平面寸法のずれに基づいて、前記第１のレイアウトデータのうちの、前記第３の数値情報の一部または全部を補正した後、当該補正された第１のレイアウトデータに基づいて前記第１のパターンを形成することを特徴とする請求項９に記載の表示装置の製造方法。
【請求項１１】
前記パターン形成工程は、前記第２の工程の後、第３のレイアウトデータに基づいて第３のパターンを形成する第３の工程を有し、
前記第３の工程は、感光性材料膜を露光する工程を有し、
前記第３の工程の前記感光性材料膜を露光する工程は、一度に露光可能な領域が複数の微小領域の集合で設定されており、かつ、前記第３のレイアウトデータに基づいた数値制御により前記微小領域毎に光の照射または非照射を制御する光学系を有する露光装置を用いて行い、
前記第３の工程は、前記ずれ測定／保持工程で保持している前記第２のパターンに関する形成位置および平面寸法のずれに基づいて、前記第３のレイアウトデータのうちの、前記第２のパターンの形成位置および平面寸法との関連が強い部分のみを補正し、当該補正された第３のレイアウトデータに基づいて前記第３のパターンを形成することを特徴とする請求項８に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびその製造方法に関し、特に、液晶表示装置および前記液晶表示装置に用いられるＴＦＴ基板の製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
従来、アクティブマトリクス型のＴＦＴ液晶表示装置は、たとえば、液晶テレビ、パーソナルコンピュータ用の液晶ディスプレイ、携帯電話端末の液晶ディスプレイなどに広く用いられている。
【０００３】
前記アクティブマトリクス型のＴＦＴ液晶表示装置は、一対の基板の間に液晶材料を封入したＴＦＴ液晶表示パネルを有し、前記一対の基板のうちの一方の基板には、アクティブ素子として機能するＴＦＴ素子と、前記ＴＦＴ素子のソース電極に接続された画素電極がマトリクス状に配置されている。また、ＴＦＴ液晶表示パネルの表示領域は、前記ＴＦＴ素子および前記画素電極を有する画素の集合で設定されている。
【０００４】
このとき、前記一対の基板のうちの、前記ＴＦＴ素子および前記画素電極を有する基板は、ガラス基板などの絶縁基板の表面に、複数本の走査信号線、複数本の映像信号線、複数個の前記ＴＦＴ素子、および複数個の前記画素電極などが設けられており、一般に、ＴＦＴ基板またはアクティブマトリクス基板と呼ばれている。
【０００５】
またこのとき、前記一対の基板のうちの他方の基板、すなわち前記ＴＦＴ基板の前記絶縁基板の表面と対向配置させる基板は、ガラス基板などの絶縁基板の表面に、網目状の遮光膜（ブラックマトリクス）、カラーフィルタ、スペーサーなどが設けられており、一般に、対向基板と呼ばれている。
【０００６】
前記ＴＦＴ基板は、前記絶縁基板の表面に複数の導電体パターン、複数の半導体パターン、および開口パターンを有する絶縁膜を含む複数の絶縁膜を積層して、前記走査信号線、前記映像信号線、前記ＴＦＴ素子、および前記画素電極などを設けている。このとき、前記導電体パターン、前記半導体パターン、および前記開口パターンは、感光性材料膜を露光し、現像して得られるレジストをマスクにしたエッチングで形成される。
【０００７】
従来の前記ＴＦＴ基板の製造方法において、前記感光性材料膜の露光は、フォトマスクを有する露光装置を用いて行われる。
【０００８】
ところで、前記フォトマスクを有する露光装置を用いて前記感光性材料膜を露光するときには、たとえば、複数枚のレンズを使って前記フォトマスクを通過した光を前記感光性材料膜の表面で結像させるので、通常、露光後に前記感光性材料膜に形成される潜像のパターンにゆがみ（ディストーション）が生じる。そのため、露光した前記感光性材料膜を現像して得られるレジストをマスクにしたエッチングで得られるパターンは、前記潜像に生じたゆがみが反映された形状になり、たとえば、前記絶縁基板上における当該パターンの位置と、前記レイアウトデータのおける当該パターンの位置との間にずれが生じることがある。
【０００９】
また、従来のＴＦＴ基板の製造方法では、たとえば、それぞれの製造工程における加熱や応力により前記絶縁基板にひずみが生じ、そのひずみの影響により前記絶縁基板上に形成されたパターンの位置と、前記レイアウトデータのおけるパターンの位置との間にずれが生じることがある。
【００１０】
すなわち、従来のＴＦＴ基板の製造方法では、たとえば、半導体膜をエッチングして前記ＴＦＴ素子の半導体層として機能する半導体パターンを形成したときに、前記絶縁基板上における位置と、前記レイアウトデータにおける位置との間にずれが生じることがある。
【００１１】
また、従来のＴＦＴ基板の製造方法では、前記半導体パターンを形成した後、導電膜をエッチングして前記映像信号線、前記ＴＦＴ素子のドレイン電極およびソース電極を形成する。そのため、前記絶縁基板に形成されている前記半導体パターンの位置がずれていると、たとえば、前記半導体パターンと、前記ドレイン電極および前記ソース電極との間に位置ずれが生じ、ＴＦＴ素子の寄生容量が変動することがある。
【００１２】
またこのとき、前記絶縁基板に形成された複数の前記半導体パターンの位置のずれは、たとえば、前記絶縁基板上における位置によって、ずれる方向や量が異なる。そのため、従来のＴＦＴ液晶表示装置では、たとえば、それぞれの画素のＴＦＴ素子の寄生容量のばらつきに起因する残像やフリッカにより、画質が低下するという問題があった。
【００１３】
このような問題を解決する方法としては、たとえば、前記露光装置の構成を前記潜像のパターンのゆがみの度合いが小さくなるように改善したり、露光時にゆがみに応じた補正をしたりする方法が提案されている（たとえば、特許文献１、特許文献２、および特許文献３を参照）。
【００１４】
また、そのほかにも、たとえば、前記半導体パターンを形成する工程で行う前記感光性材料膜の露光と、前記映像信号線などを形成する工程で行う前記感光性材料膜の露光を、同じ露光装置で行い、前記映像信号線、前記ＴＦＴ素子のドレイン電極およびソース電極の位置を、前記半導体パターンと同じようにずらし、前記半導体パターンと、前記ドレイン電極および前記ソース電極との位置を合わせる方法も提案されている。
【特許文献１】特開２００２−２２２７５２号公報
【特許文献２】特開平０７−２１１６２７号公報
【特許文献３】特開平０９−０８２６０７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ところで、前記感光性材料膜を露光したときに生じる前記潜像のパターンのゆがみの度合いは、通常、露光装置毎に異なる。また、１つの露光装置における前記潜像のパターンのゆがみの度合いも、常に一定であるわけではなく、たとえば、経年劣化やメンテナンス後の調整のばらつきなどで変化することもある。
【００１６】
また、ＴＦＴ液晶表示装置は、近年、高精細化や高画質化が進んでおり、ＴＦＴ素子や画素電極などの形成位置および平面寸法の高精度化が求められている。
【００１７】
しかしながら、特許文献１、特許文献２、特許文献３に記載された方法のように、前記潜像のパターンのゆがみの度合いを小さくしたり、補正したりする方法では、たとえば、ＴＦＴ基板を製造するときに使用する露光装置毎の度合いの差や、露光装置の経時劣化および調整限界などの問題から、ＴＦＴ素子や画素電極などの形成位置および平面寸法のよりいっそうの高精度化への対応が難しくなってきている。
【００１８】
また、たとえば、前記半導体パターンを形成する工程で行う前記感光性材料膜の露光と、前記映像信号線などを形成する工程で行う前記感光性材料膜の露光を、同じ露光装置で行い、前記半導体パターンと、前記ドレイン電極および前記ソース電極との位置を合わせる方法では、前記映像信号線の位置も、レイアウトデータにおける位置からずれる。
【００１９】
しかしながら、前記絶縁基板上における前記映像信号線の位置が、レイアウトデータにおける位置からずれると、前記ＴＦＴ基板と前記対向基板とを重ねたときに、たとえば、ＴＦＴ基板の映像信号線の位置と対向基板の遮光膜の位置との間にずれが生じ、画素の開口率が低下するという別の問題が発生する。
【００２０】
またさらに、前記フォトマスクを有する露光装置で前記感光性材料膜を露光する場合、たとえば、前記潜像のパターンのゆがみの度合いに応じて前記フォトマスクを補正するのは非効率的であるとともに、前記ＴＦＴ基板の製造コストの上昇につながるという問題がある。
【００２１】
本発明の目的は、たとえば、液晶表示装置の画質を向上させることが可能な技術を提供することにある。
【００２２】
本発明の他の目的は、たとえば、液晶表示装置の画素の開口率を向上させることが可能な技術を提供することにある。
【００２３】
本発明の他の目的は、たとえば、液晶表示装置の生産効率の低下を最小限に抑えつつ、画質を向上させることが可能な技術を提供することにある。
【００２４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００２５】
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
【００２６】
（１）絶縁基板の表面に複数本の走査信号線、複数本の映像信号線、複数個のＴＦＴ素子、および複数個の画素電極を有する第１の基板と、前記第１の基板の前記絶縁基板の表面に対向配置された第２の基板とを有する表示装置であって、前記絶縁基板の表面には、前記ＴＦＴ素子の半導体層、前記ＴＦＴ素子のソース電極、および前記ソース電極と接続された前記画素電極がマトリクス状に配置されており、複数の前記ソース電極は、共通する一部分の平面寸法が２通り以上あり、かつ、前記一部分を除く残りの部分の平面寸法が概ね等しい表示装置。
【００２７】
（２）前記（１）の表示装置において、それぞれの前記ソース電極は、前記ＴＦＴ素子の半導体層と接している部分およびその周辺の部分からなる第１の部分と、前記画素電極と接続している部分およびその周辺の部分からなる第２の部分と、前記第１の部分と前記第２の部分とを連結する第３の部分からなり、複数の前記ソース電極は、前記第３の部分の平面寸法が２通り以上ある表示装置。
【００２８】
（３）前記（２）の表示装置において、複数の前記ＴＦＴ素子は、前記ドレイン電極に接続している映像信号線と前記半導体層との平面距離が２通り以上ある表示装置。
【００２９】
（４）前記（３）の表示装置において、複数の前記ＴＦＴ素子は、前記半導体層と前記ソース電極の前記第１の部分との位置関係が概ね等しい表示装置。
【００３０】
（５）前記（２）の表示装置において、前記走査信号線は、前記ＴＦＴ素子の前記半導体層と重なる領域の近傍であり、かつ、前記映像信号線と重なる領域の外側に開口パターンを有し、複数の前記ソース電極は、それぞれ、前記第２の部分が前記走査信号線の前記開口パターンと重なる位置にあり、かつ、前記第２の部分と前記開口パターンとの位置関係が概ね等しい表示装置。
【００３１】
（６）前記（１）の表示装置において、それぞれの前記ＴＦＴ素子の前記ソース電極は、前記ＴＦＴ素子の半導体層と接している部分およびその周辺の部分からなる第１の部分と、前記画素電極と接続している部分およびその周辺の部分からなる第２の部分と、前記第１の部分と前記第２の部分とを連結する第３の部分からなり、複数の前記ソース電極は、前記第２の部分の平面寸法が２通り以上ある表示装置。
【００３２】
（７）前記（６）の表示装置において、複数の前記ＴＦＴ素子は、前記ソース電極の前記第１の部分と前記半導体層と位置関係が概ね等しく、かつ、前記ソース電極の前記第２の部分と前記半導体層との位置関係が２通り以上ある表示装置。
【００３３】
（８）前記（１）の表示装置において、前記映像信号線は、当該映像信号線の延在方向とは別の方向に突出しており、かつ、前記ＴＦＴ素子のドレイン電極として機能する複数の突出部を有し、複数の前記突出部の平面寸法が２通り以上ある表示装置。
【００３４】
（９）前記（１）の表示装置において、複数の前記画素電極は、前記ソース電極と接続している部分およびその周辺のコンタクト部分の平面形状が２通り以上あり、かつ、前記コンタクト部分を除く残りの部分の平面形状が概ね等しい表示装置。
【００３５】
（１０）前記（１）の表示装置において、前記第２の基板は、前記走査信号線および前記映像信号線と対向する位置に遮光膜を有する表示装置。
【００３６】
（１１）前記（１）の表示装置において、前記第１の基板と前記第２の基板との間に、液晶材料が封入されている表示装置。
【００３７】
（１２）絶縁基板の表面に複数の導電体パターン、複数の半導体パターン、および開口パターンを有する絶縁膜を含む複数の絶縁膜を積層して、複数本の走査信号線、複数本の映像信号線、複数個のＴＦＴ素子、および複数個の画素電極を形成する表示装置の製造方法であって、前記導電体パターン、前記半導体パターン、および前記開口パターンは、それぞれ、パターンの形成位置および平面寸法を含む数値情報を有するレイアウトデータに基づいて形成され、第１のレイアウトデータに基づいて第１のパターンを形成する第１の工程と、前記第１の工程の後、第２のレイアウトデータに基づいて第２のパターンを形成する第２の工程との間に、前記第１の工程で形成された前記第１のパターンの形成位置および平面寸法を測定する第３の工程と、前記第３の工程で得た測定結果と前記第１の工程で使用した前記第１のレイアウトデータとを比較し、その比較結果に基づいて前記第２のレイアウトデータに補正が必要か否かを有無を判定する第４の工程と、前記第４の工程で補正が必要であると判定されたときに、前記第２のレイアウトデータを補正する第５の工程とを有し、前記第５の工程は、前記第２のレイアウトデータのうちの、前記第１のパターンの形成位置および平面寸法との関連が強い部分のみを補正する表示装置の製造方法。
【００３８】
（１３）前記（１２）の表示装置の製造方法において、前記第１の工程および前記第２の工程は、それぞれ、感光性材料膜を露光する工程を有し、前記第１の工程の前記感光性材料膜を露光する工程は、前記第１のレイアウトデータに基づいて作成されたフォトマスクを有する露光装置を用いて行い、前記第２の工程の前記感光性材料膜を露光する工程は、一度に露光可能な領域が複数の微小領域の集合で設定されており、かつ、前記第２のレイアウトデータに基づいた数値制御により前記微小領域毎に光の照射または非照射を制御する光学系を有する露光装置を用いて行う表示装置の製造方法。
【００３９】
（１４）前記（１３）の表示装置の製造方法において、前記第１の工程は、半導体膜をエッチングして前記ＴＦＴ素子の半導体層として用いる半導体パターンを形成する工程であり、前記第２の工程は、導電膜をエッチングして前記映像信号線、前記ＴＦＴ素子のドレイン電極およびソース電極を形成する工程であり、前記第２のレイアウトデータは、前記映像信号線の形成位置および平面寸法を示す第１の数値情報と、前記ドレイン電極の形成位置および平面寸法を示す第２の数値情報と、前記ソース電極の形成位置および平面寸法を示す第３の数値情報とを有し、前記第５の工程は、前記第２のレイアウトデータのうちの、前記第２の数値情報および前記第３の数値情報の一部または全部を補正する表示装置の製造方法。
【００４０】
（１５）絶縁基板の表面に複数の導電体パターン、複数の半導体パターン、および開口パターンを有する絶縁膜を含む複数の絶縁膜を積層して、複数本の走査信号線、複数本の映像信号線、複数個のＴＦＴ素子、および複数個の画素電極を形成する表示装置の製造方法であって、前記導電体パターン、前記半導体パターン、および前記開口パターンは、それぞれ、パターンの形成位置および平面寸法を含む数値情報を有するレイアウトデータに基づいて形成され、それぞれの前記レイアウトデータに基づいて前記導電体パターン、前記半導体パターン、および前記開口パターンを形成するパターン形成工程と、前記パターン形成工程で形成されたそれぞれのパターンについて、前記絶縁基板の表面における前記パターンの形成位置および平面寸法と、前記レイアウトデータにおける前記パターンの形成位置および平面寸法とのずれを測定し、当該測定結果を保持するずれ測定／保持工程とを有し、前記パターン形成工程は、第１のレイアウトデータに基づいて第１のパターンを形成する第１の工程と、前記第１の工程の後、第２のレイアウトデータに基づいて第２のパターンを形成する第２の工程とを有し、前記第１の工程は、前記ずれ測定／保持工程で保持している前記第２のパターンに関する形成位置および平面寸法のずれに基づいて、前記第１のレイアウトデータのうちの、前記第２のパターンの形成位置および平面寸法との関連が強い部分のみを補正し、当該補正された第１のレイアウトデータに基づいて前記第１のパターンを形成する表示装置の製造方法。
【００４１】
（１６）前記（１５）の表示装置の製造方法において、前記第１の工程および前記第２の工程は、それぞれ、感光性材料膜を露光する工程を有し、前記第１の工程の前記感光性材料膜を露光する工程は、一度に露光可能な領域が複数の微小領域の集合で設定されており、かつ、前記第１のレイアウトデータに基づいた数値制御により前記微小領域毎に光の照射または非照射を制御する光学系を有する露光装置を用いて行い、前記第２の工程の前記感光性材料膜を露光する工程は、前記第２のレイアウトデータに基づいて作成されたフォトマスクを有する露光装置を用いて行う表示装置の製造方法。
【００４２】
（１７）前記（１６）の表示装置の製造方法において、前記第１の工程は、導電膜をエッチングして前記映像信号線、前記ＴＦＴ素子のドレイン電極およびソース電極を形成する工程であり、前記第２の工程は、前記映像信号線、前記ＴＦＴ素子のドレイン電極およびソース電極を覆う絶縁膜を形成した後、当該絶縁膜の前記ソース電極と重なる位置に開口パターンを形成する工程であり、前記第１のレイアウトデータは、前記映像信号線の形成位置および平面寸法を示す第１の数値情報と、前記ドレイン電極の形成位置および平面寸法を示す第２の数値情報と、前記ソース電極の形成位置および平面寸法を示す第３の数値情報とを有し、前記第１の工程は、前記第２の工程で前記開口パターンを形成したときに生じる形成位置および平面寸法のずれに基づいて、前記第１のレイアウトデータのうちの、前記第３の数値情報の一部または全部を補正した後、当該補正された第１のレイアウトデータに基づいて前記第１のパターンを形成する表示装置の製造方法。
【００４３】
（１８）前記（１５）の表示装置の製造方法において、前記パターン形成工程は、前記第２の工程の後、第３のレイアウトデータに基づいて第３のパターンを形成する第３の工程を有し、前記第３の工程は、感光性材料膜を露光する工程を有し、前記第３の工程の前記感光性材料膜を露光する工程は、一度に露光可能な領域が複数の微小領域の集合で設定されており、かつ、前記第３のレイアウトデータに基づいた数値制御により前記微小領域毎に光の照射または非照射を制御する光学系を有する露光装置を用いて行い、前記第３の工程は、前記ずれ測定／保持工程で保持している前記第２のパターンに関する形成位置および平面寸法のずれに基づいて、前記第３のレイアウトデータのうちの、前記第２のパターンの形成位置および平面寸法との関連が強い部分のみを補正し、当該補正された第３のレイアウトデータに基づいて前記第３のパターンを形成する表示装置の製造方法。
【発明の効果】
【００４４】
本発明の表示装置によれば、たとえば、アクティブマトリクス型のＴＦＴ液晶表示装置の画質を向上させることや、画素の開口率を向上させることができる。
【００４５】
また、本発明の表示装置の製造方法によれば、たとえば、アクティブマトリクス型のＴＦＴ液晶表示装置に用いるＴＦＴ基板の生産効率の低下を最小限に抑えつつ、当該ＴＦＴ液晶表示装置の画質を向上させることができる。
【発明を実施するための最良の形態】
【００４６】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明するが、まず、従来のＴＦＴ液晶表示装置における問題点の一例について簡単に説明する。
なお、前記問題点および実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００４７】
図１（ａ）および図１（ｂ）は、本発明に関わる表示装置が有する液晶表示パネルの概略構成の一例を示す模式図である。
図１（ａ）は、液晶表示パネルの概略構成の一例を示す模式平面図である。図１（ｂ）は、液晶表示パネルにおける１つの画素の回路構成の一例を示す模式回路図である。
【００４８】
本発明は、たとえば、アクティブマトリクス型のＴＦＴ液晶表示装置が有する液晶表示パネルに適用される。前記液晶表示パネルは、たとえば、図１（ａ）に示すような構成になっており、ＴＦＴ基板１と対向基板２とを有し、ＴＦＴ基板１には、複数本の走査信号線１０１および複数本の映像信号線１０２が設けられている。なお、図１（ａ）に示した液晶表示パネルは、たとえば、液晶テレビやパーソナルコンピュータの液晶ディスプレイなどの大型のＴＦＴ液晶表示装置に用いられる液晶表示パネルの一例である。
【００４９】
このとき、ＴＦＴ基板１と対向基板２は、表示領域ＤＡを囲む環状のシール材（図示しない）で接着されており、ＴＦＴ基板１、対向基板２、および前記シール材で囲まれた空間には、液晶材料が封入されている。
【００５０】
また、複数本の走査信号線１０１は、図１（ａ）に示した位置の他にも設けられており、たとえば、表示領域ＤＡの横方向（ｘ方向）に延在する走査信号線１０１が、表示領域ＤＡの縦方向（ｙ方向）にあらかじめ定められた間隔で並列配置されている。同様に、複数本の映像信号線１０２は、図１（ａ）に示した位置の他にも設けられており、たとえば、表示領域ＤＡの縦方向（ｙ方向）に延在する映像信号線１０２が、表示領域ＤＡの横方向（ｘ方向）にあらかじめ定められた間隔で並列配置されている。
【００５１】
また、液晶表示パネルの表示領域ＤＡは、多数の画素の集合で設定されており、表示領域ＤＡにおいて１つの画素が占有する領域は、たとえば、隣接する２本の走査信号線１０１と隣接する２本の映像信号線１０２とで囲まれる領域に相当する。
【００５２】
このとき、１つの画素の回路構成は、たとえば、図１（ｂ）に示すような構成になっており、ＴＦＴ素子Ｔｒ、画素電極１０３、画素容量ＣＰＸ、および保持容量ＣＳＴＧを有する。なお、近年の液晶表示パネルでは、保持容量ＣＳＴＧを設けない場合もある。
【００５３】
ＴＦＴ素子Ｔｒは、ＴＦＴ基板１に設けられており、ゲートが隣接する２本の走査信号線１０１のうちの１本に接続しており、ドレインが隣接する２本の映像信号線１０２のうちの１本に接続している。また、ＴＦＴ素子Ｔｒのドレインは、ＴＦＴ基板１に設けられた画素電極１０３に接続している。
【００５４】
画素容量ＣＰＸは、画素電極１０３、コモン配線３に接続された対向電極（図示しない）、および液晶材料で形成される容量であり、前記対向電極は、ＴＦＴ基板１または対向基板２のいずれかに設けられる。
【００５５】
また、保持容量ＣＳＴＧは、たとえば、画素電極１０３、保持容量線（図示しない）、およびそれらの間に介在する絶縁層で形成される容量であり、前記保持容量線および前記絶縁層は、ＴＦＴ基板１に設けられる。
【００５６】
図２（ａ）および図２（ｂ）は、液晶表示パネルにおける１つの画素の平面構成の一例を示す模式平面図である。
図２（ａ）は、ＴＦＴ基板における１つの画素の平面構成の一例を示す模式平面図である。図２（ｂ）は、対向基板における１つの画素の平面構成の一例を示す模式平面図である。
なお、図２（ａ）および図２（ｂ）に示したｘ方向およびｙ方向は、それぞれ、図１（ａ）に示したｘ方向およびｙ方向と同じ方向である。
【００５７】
液晶表示パネルが縦電界駆動方式の場合、前記対向電極は、対向基板２に設けられる。このとき、ＴＦＴ基板１における１つの画素の平面構成は、たとえば、図２（ａ）に示すような構成になっており、走査信号線１０１と重なる領域にＴＦＴ素子Ｔｒの半導体層１０４、ドレイン電極１０２Ｄ、およびソース電極１０５が積層されている。このとき、走査信号線１０１と半導体層１０４の間には、ゲート絶縁膜として機能する第１の絶縁層（図示しない）が介在しており、半導体層１０４、映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５は、前記第１の絶縁層の上に形成されている。またこのとき、ドレイン電極１０２Ｄは、映像信号線１０２と一体形成されている。
【００５８】
また、画素電極１０３は、前記第１の絶縁層の上に、半導体層１０４、映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５を覆うように形成された第２の絶縁層（図示しない）の上に形成されており、前記第２の絶縁層に形成されたスルーホール（開口パターン）ＴＨによりソース電極１０５に接続している。
【００５９】
また、前記絶縁基板の表面には、たとえば、走査信号線１０１と同時に形成された保持容量線１０６が設けられている。このとき、画素電極１０３は保持容量線１０６と重なる部分を有し、当該重なる部分に保持容量ＣＳＴＧが形成されている。
【００６０】
一方、液晶表示パネルの対向基板２における１つの画素の平面構成は、たとえば、図２（ｂ）に示すような構成になっており、走査信号線１０１および保持容量線１０６、ならびに映像信号線１０２と対向する位置に遮光膜２０１が設けられており、当該遮光膜２０１で囲まれた開口領域には、カラーフィルタ２０２が設けられている。またこのとき、前記対向電極は、たとえば、対向基板２の、ＴＦＴ基板１と対向する面全面に設けられている。
【００６１】
液晶表示パネルが、たとえば、ＲＧＢ方式のカラー表示に対応している場合、１つの画素が有するカラーフィルタ２０２は、赤色（Ｒ）のカラーフィルタ、緑色（Ｇ）のカラーフィルタ、青色（Ｂ）のカラーフィルタのうちのいずれかである。またこのとき、たとえば、横方向（ｘ方向）には、たとえば、赤色（Ｒ）のカラーフィルタ２０２を有する画素、緑色（Ｇ）のカラーフィルタ２０２を有する画素、および青色（Ｂ）のカラーフィルタ２０２を有する画素がこの順番で交互に並んでいる。このような液晶表示パネルを有するＴＦＴ液晶表示装置は、横方向で連続する３つの画素により、映像または画像の１ドットの色を表現する。
【００６２】
図３（ａ）乃至図３（ｃ）は、従来のＴＦＴ基板の製造方法における第１の問題点を説明するための模式図である。
図３（ａ）は、感光性材料膜を露光するときに生じるゆがみの一例を示す模式平面図である。図３（ｂ）は、図３（ａ）の位置ＰＴ１において生じる半導体パターンの位置ずれの一例を示す模式平面図である。図３（ｃ）は、図３（ａ）の位置ＰＴ２において生じる半導体パターンの位置ずれの一例を示す模式平面図である。
【００６３】
図２（ａ）に示したような構成を有するＴＦＴ基板１の製造方法において、走査信号線１０１、映像信号線１０２（ドレイン電極１０２Ｄを含む）、ソース電極１０５、および画素電極１０３は、それぞれ、所定の導電膜をエッチングして形成する。また、半導体層１０４は、所定の半導体膜をエッチングして形成し、前記第２の絶縁層の開口パターンＴＨは、たとえば、当該第２の絶縁層をエッチングして形成する。すなわち、ＴＦＴ基板１の製造方法では、感光性材料膜を露光、現像してエッチングレジストを形成する工程が複数回行われる。
【００６４】
ところで、ＴＦＴ基板１は、通常、１枚のマザーガラスと呼ばれる大面積のガラス基板を用いた多面取りと呼ばれる方法で製造される。１枚のマザーガラスから４枚のＴＦＴ基板１を得る、いわゆる４面取りの場合は、たとえば、図３（ａ）に示すように、１枚のマザーガラス４の４つの領域４０１，４０２，４０３，４０４のそれぞれに、ＴＦＴ基板として機能する集積回路が並行して形成される。そして、最後にマザーガラス４から４つの領域４０１，４０２，４０３，４０４を切り出すことで、４枚のＴＦＴ基板１を得る。
【００６５】
このような多面取りのＴＦＴ基板１の製造方法において、前記感光性材料膜を露光するときには、たとえば、マザーガラス４の領域４０１，４０２，４０３，４０４毎に順次露光する。このとき、それぞれの領域４０１，４０２，４０３，４０４の前記感光性材料膜は、一般に、レイアウトデータに基づいて作成されたフォトマスクを有する露光装置を用いて露光する。
【００６６】
しかしながら、前記フォトマスクを用いて前記感光性材料膜を露光するときには、たとえば、図３（ａ）に示したように、レイアウトデータで指定された露光対象領域（すなわち領域４０１，４０２，４０３，４０４）と、実際に露光される領域ＥＡ１，ＥＡ２，ＥＡ３，ＥＡ４との間にずれが生じる。前記フォトマスクを用いた露光では、実際に露光される領域が前記露光対象領域と一致しているときに、当該露光対象領域に前記レイアウトデータを反映した潜像（露光パターン）が形成される。そのため、前記感光性材料膜のうちの前記露光対象領域と、実際に露光される領域との間にずれが生じた場合、前記感光性材料膜に形成される潜像にはゆがみが生じる。以下、前記潜像に生じるゆがみのことをディストーションと呼ぶ。
【００６７】
半導体膜をエッチングしてＴＦＴ素子Ｔｒの半導体層１０４などの半導体パターンを形成する工程で行われる前記感光性材料膜の露光において、たとえば、図３（ａ）に示したようなディストーションが生じた場合、それぞれの半導体層１０４の形成位置は、ディストーションを反映した位置にずれる。このとき、位置ＰＴ１に形成された半導体層１０４の形成位置は、たとえば、図３（ｂ）に示すように、レイアウトデータで指定されている位置よりもΔｘ１だけ左側（−ｘ方向）にずれる。またこのとき、位置ＰＴ２に形成された半導体層１０４の形成位置は、たとえば、図３（ｃ）に示すように、レイアウトデータで指定されている位置よりもΔｘ２だけ右側（ｘ方向）にずれる。なお、図３（ｂ）および図３（ｃ）において、点線で示した長方形は、それぞれ、レイアウトデータで指定された半導体層１０４の形成位置を示している。また、図３（ｂ）および図３（ｃ）において、太い波線で示した図形は、それぞれ、レイアウトデータで指定された位置に形成されたときの映像信号線１０２（ドレイン電極１０２Ｄを含む）の平面パターンと、ソース電極１０５の平面パターンを示している。
【００６８】
なお、このような半導体層１０４の形成位置のずれは、位置ＰＴ１および位置ＰＴ２の半導体層１０４に限らず、領域４０１に形成される大部分の半導体層１０４に生じており、かつ、そのずれの方向や大きさは、領域４０１内における位置によって異なる。
【００６９】
このように、半導体層１０４の形成位置にずれが生じた状態で、映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５を形成したときに、たとえば、当該映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５が、それぞれ、レイアウトデータで指定された位置とほぼ同じ位置に形成されたとする。その場合、半導体層１０４の形成位置がずれているＴＦＴ素子Ｔｒの寄生容量は、設計値とは異なる大きさに変動し、かつ、その変動量は、領域４０１内における位置によって異なる。その結果、従来のＴＦＴ基板１を有する液晶表示装置では、それぞれの画素における表示特性にばらつきが生じ、画質が低下するという問題がある。
【００７０】
なお、従来のＴＦＴ基板１の製造方法では、映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５を形成するときにも、感光性材料膜を露光、現像してエッチングレジストを形成するので、形成された映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５の位置と、レイアウトデータで指定された位置との間にずれが生じる。
【００７１】
ところで、ディストーションの度合いは、通常、露光装置毎に異なる。また、ディストーションの度合いは、１つの露光装置においても経時的に変化することがある。
【００７２】
またさらに、前記多面取りでＴＦＴ基板１を製造する場合、１つの感光性材料膜に存在する複数のＴＦＴ基板１を形成する領域に対する露光は、同じ露光装置で行うが、このときに、たとえば、図３（ａ）に示したように、ＴＦＴ基板１を形成する領域毎に、ディストーションの度合いが異なる場合もある。
【００７３】
そのため、従来のＴＦＴ基板１を有するＴＦＴ液晶表示装置は、たとえば、装置毎の画質の差が大きいという問題も生じる。
【００７４】
図４は、従来のＴＦＴ基板の製造方法における第１の問題点を解決する方法の一例を示す模式平面図である。図５は、図４に示した方法において生じる第２の問題点の一例を示す模式平面図である。
なお、図４および図５に示したｘ方向およびｙ方向は、それぞれ、図１（ａ）に示したｘ方向およびｙ方向と同じ方向である。また、図４および図５に示した領域は、図３（ｂ）に示した領域と同じ領域である。
【００７５】
従来のＴＦＴ基板１の製造方法において、たとえば、それぞれのＴＦＴ素子Ｔｒの寄生容量の変動を防ぐ方法の１つには、半導体層１０４を形成するときに使用する露光装置と、映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５を形成するときに使用する露光装置を、同じ露光装置にするという方法がある。この方法では、たとえば、図４に示すように、半導体層１０４を形成したときに、実際に形成された位置とレイアウトデータで指定された位置との間にΔｘ１のずれが生じる場合、映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５を形成したときにも、実際に形成された位置とレイアウトデータで指定された位置との間にΔｘ１のずれが生じる。そのため、それぞれのＴＦＴ素子Ｔｒの寄生容量が概ね等しくなり、それぞれの画素の表示特性が概ね等しくなる。なお、図４において、点線で示した図形は、それぞれ、レイアウトデータで指定された位置に形成されたときの半導体層１０４、映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５の平面パターンを示している。
【００７６】
しかしながら、この方法では、映像信号線１０２にも、実際に形成された位置とレイアウトデータで指定された位置との間にΔｘ１のずれが生じる。ＴＦＴ基板１は、遮光膜２０１を有する対向基板２と重ねて使用され、対向基板２の遮光膜２０１は、たとえば、走査信号線１０１や映像信号線１０２に関するレイアウトデータに基づいた位置に形成されている。そのため、ＴＦＴ基板１に形成された映像信号線１０２の位置がレイアウトデータで指定されている位置からずれていると、たとえば、図５に示すように、映像信号線１０２と遮光膜２０１との間に位置ずれが生じる。このとき、映像信号線１０２の位置のずれが大きいと、映像信号線１０２の一部（ハッチングを付した部分）が対向基板２の開口領域ＯＡに張り出し、その結果として画素の開口率が低下するという問題が生じる。
【００７７】
また、上記のような問題を解決する方法としては、たとえば、ディストーションの度合いを測定し、その度合いを考慮したフォトマスクを作成して使用するという方法が考えられる。しかしながら、ディストーションの度合いは、露光装置毎に異なるため、それぞれの露光装置に適したフォトマスクを作成して使用するのは非効率的であり、ＴＦＴ基板１の製造コストの上昇につながるという、さらに別の問題が生じる。
【００７８】
また、上記の問題点の説明では、ＴＦＴ素子Ｔｒの半導体層１０４と、ドレイン電極１０２Ｄおよびソース電極１０５との合わせずれを例に挙げているが、ＴＦＴ基板１を製造するときには、そのほかにも、別工程で形成される２つのパターンの合わせずれ、たとえば、ソース電極１０５と開口パターンＴＨとの合わせずれなどが生じる。そして、従来の液晶表示装置では、それらの合わせずれによっても画質が低下することがある。
【００７９】
またさらに、上記のようなパターンの位置ずれや合わせずれは、ディストーションの影響に限らず、たとえば、ＴＦＴ基板１の製造工程における加熱や応力による絶縁基板のひずみなどによっても生じる。
【実施例１】
【００８０】
図６（ａ）乃至図６（ｃ）は、本発明による実施例１のＴＦＴ基板の製造方法の一例を説明するための模式図である。
図６（ａ）は、実施例１のＴＦＴ基板の製造方法における主要部の製造手順を示す模式フロー図である。図６（ｂ）は、ＴＦＴ基板を製造するときに用いるレイアウトデータの一例を図式化した模式平面図である。図６（ｃ）は、実施例１のＴＦＴ基板の製造方法におけるレイアウトデータの補正方法の一例を示す模式平面図である。
なお、図６（ｂ）は、図２（ａ）に示した領域における映像信号線、ＴＦＴ素子のドレイン電極およびソース電極に対するレイアウトデータを図式化して示した平面図である。また、図６（ｃ）は、半導体層の位置に図３（ｂ）に示したようなずれが生じた場合のレイアウトデータの補正方法を示した平面図である。
【００８１】
実施例１では、１つの画素の平面構成が、図２（ａ）に示したような構成であるＴＦＴ基板１を製造する場合を例に挙げる。このとき、ＴＦＴ基板１の製造手順は、基本的には、従来のＴＦＴ基板１の製造手順と同じでよいので、実施例１では、ＴＦＴ基板１の製造方法のうちの、主要部分の製造手順のみを説明する。
【００８２】
実施例１のＴＦＴ基板の製造方法では、第１のレイアウトデータに基づいて半導体層１０４を形成する工程、およびその後続けて行われる第２のレイアウトデータに基づいて映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５を形成する工程を、たとえば、図６（ａ）に示したような手順で行う。
【００８３】
すなわち、まず、第１のレイアウトデータに基づいて、半導体層１０４を形成する（ステップ５０１）。ステップ５０１では、従来のＴＦＴ基板１の製造手順と同様に、半導体膜を成膜した後、当該半導体膜をエッチングして半導体層１０４などの半導体パターンを形成する。このとき、前記半導体膜のエッチングに使用するエッチングレジストは、たとえば、感光性材料膜を、第１のレイアウトデータに基づいて作成されたフォトマスクを有する露光装置で露光した後、現像して形成する。このような手順で半導体層１０４を形成すると、大部分の半導体層１０４に、ディストーションを反映した位置ずれが生じる。
【００８４】
そこで次に、マザーガラス４（絶縁基板）上におけるそれぞれの半導体層１０４の位置を計測する（ステップ５０２）。なお、絶縁基板上には、多数の半導体層１０４が形成されるため、すべての半導体層１０４の位置を計測するのは非効率的である。そのため、ステップ５０２では、たとえば、１つの表示領域ＤＡを複数の小領域に分割し、それぞれの小領域の代表点における半導体層１０４の位置を計測する。
【００８５】
次に、半導体層１０４の形成位置と、第１のレイアウトデータで指定された位置との間のずれを算出する（ステップ５０３）。ステップ５０３では、まず、ステップ５０２で位置を計測した半導体層１０４の位置のずれを算出する。そして、残りの半導体層１０４の位置のずれについては、位置を計測した半導体層１０４との位置関係および算出した位置のずれに基づいて見積もる。
【００８６】
次に、ステップ５０４で算出した半導体層１０４の形成位置のずれに基づいて、第２のレイアウトデータのうちの、半導体層１０４の位置との関連が強い部分、すなわちドレイン電極１０２Ｄとソース電極１０５の位置のみを補正する（ステップ５０４）。
【００８７】
このとき、第２のレイアウトデータは、たとえば、下記表１のような構成になっており、それを図式化すると、たとえば、図６（ｂ）のようになる。
【００８８】
【表１】
0005413872.tif 000002
【００８９】
表１において、ＦＮは図形の番号、ＦＡは属性、ＦＳは形状、ＦＤは形成位置および寸法である。また、表１の属性ＦＡおよび図６（ｂ）において、ＤＬは映像信号線に対応する図形、ＳＤ１はドレイン電極の第１の部分（半導体層と接する部分およびその周辺部分）に対応する図形、ＳＤＪ１はドレイン電極の第２の部分（第１の部分と映像信号線を連結する部分）に対応する図形、ＳＤ２はソース電極の第１の部分（半導体層と接する部分およびその周辺部分）に対応する図形、ＳＤＰはソース電極の第２の部分（画素電極と接続される部分およびその周辺部分）に対応する図形、ＳＤＪ２はソース電極の第３の部分（第１の部分と第２の部分を連結する部分）に対応する図形であることを示している。また、表１の形状ＦＳにおいて、ＲＥＣＴは長方形、ＣＩＲＣは円形であることを示している。また、表１の形成位置および寸法ＦＤにおいて、ＸｎおよびＹｎ（ｎ＝１，２，３，・・・，Ｎ）は形成位置のｘ座標およびｙ座標を示す数値、ＷＸｎおよびＷＹｎ（ｎ＝１，２，３，４，６，・・・，Ｎ）はｘ方向の寸法およびｙ方向の寸法を示す数値、Ｒ５は半径であることを示す数値である。
【００９０】
このように、第２のレイアウトデータは、複雑な平面形状を有するパターンを、長方形や円形などの単純な図形の組み合わせで表現している。そのため、第２のレイアウトデータを補正するときには、前記単純な図形毎に形成位置および寸法を補正することができる。
【００９１】
したがって、ステップ５０１で形成した半導体層１０４のうちの１つの半導体層１０４の位置が、たとえば、図３（ｂ）に示したように、第１のレイアウトデータで指定されている位置から左側にΔｘ１だけずれていた場合、第２のレイアウトデータのうちの半導体層１０４の位置との関連が強い部分の位置だけを補正することができる。このとき、ステップ５０４では、たとえば、図６（ｃ）に示すように、当該半導体層１０４との関連が強いドレイン電極１０２Ｄおよびソース電極１０５のレイアウトデータのうちの、属性ＦＡがＳＤ１である図形および属性ＦＡがＳＤ２である図形の形成位置のみを、半導体層１０４のずれに合わせて左側にΔｘ１だけずらす補正をする。
【００９２】
またこのとき、ステップ５０１で形成した半導体層１０４のうちの別の半導体層の位置は、たとえば、図３（ｃ）に示したように、第１のレイアウトデータで指定されている位置から右側にΔｘ２だけずれていることがある。その場合は、ステップ５０４において、たとえば、当該半導体層１０４との関連が強いドレイン電極１０２Ｄおよびソース電極１０５のレイアウトデータのうちの、属性ＦＡがＳＤ１である図形および属性ＦＡがＳＤ２である図形の形成位置のみを、半導体層１０４と同じように右側にΔｘ２だけずらす補正をする。
【００９３】
なお、図６（ｃ）に示した例では、半導体層１０４の位置がｘ方向のみにずれているが、半導体層１０４の中には、ｘ方向およびｙ方向にずれているものもある。その場合は、必要に応じて、ドレイン電極１０２Ｄおよびソース電極１０５のレイアウトデータのうちの、属性ＦＡがＳＤ１である図形および属性ＦＡがＳＤ２である図形の形成位置をｘ方向およびｙ方向にずらせばよい。
【００９４】
次に、ステップ５０４で補正された第２のレイアウトデータに基づいて、映像信号線１０２、ドレイン電極１０２Ｄおよびソース電極１０５を形成する（ステップ５０５）。ステップ５０５では、従来のＴＦＴ基板１の製造手順と同様に、導電膜を成膜した後、当該導電膜をエッチングして映像信号線１０２、ドレイン電極１０２Ｄおよびソース電極１０５などの導電体パターンを形成する。ただし、実施例１のＴＦＴ基板１の製造方法において、前記導電膜のエッチングに使用するエッチングレジストは、たとえば、感光性材料膜を、直描露光方式またはダイレクト露光方式と呼ばれる方式の露光装置で露光した後、現像して形成する。
【００９５】
前記直描露光方式の露光装置は、一度に露光可能な領域が複数の微小領域の集合で設定されており、かつ、前記第２のレイアウトデータに基づいた数値制御により前記微小領域毎に光の照射または非照射を制御する光学系を有する露光装置である。このとき、前記光学系は、たとえば、複数の微小ミラーからなる光学部品を有し、数値制御によりそれぞれの微小ミラーの向きを制御することで、感光性材料膜に照射される光のパターンを動的に変えることができる。またこのとき、一度に露光可能な領域は、通常、感光性材料膜の１つの露光対象領域に比べて狭いので、前記直描露光方式の露光装置で露光するときには、前記一度に露光可能な領域を走査させて前記１つの露光対象領域全体を露光する。
【００９６】
またさらに、前記直描露光方式の露光装置における一度に露光可能な領域は、感光性材料膜の１つの露光対象領域に比べて狭いので、たとえば、フォトマスクを使用して前記１つの露光対象領域全体を一括露光する場合に比べ、ディストーションの度合いが小さい。
【００９７】
そのため、ステップ５０５で形成された映像信号線１０２、ドレイン電極１０２Ｄおよびソース電極１０５は、それぞれ、絶縁基板上における形成位置および平面寸法と、前記補正された第２のレイアウトデータにおける形成位置および平面寸法との間のずれが非常に小さい。
【００９８】
図７（ａ）および図７（ｂ）は、実施例１の手順で製造されたＴＦＴ基板の作用効果を説明するための模式平面図である。
図７（ａ）は、実施例１の手順で製造されたＴＦＴ基板におけるある位置のＴＦＴ素子の平面構成の一例を示す模式平面図である。図７（ｂ）は、実施例１の手順で製造されたＴＦＴ基板における別の位置のＴＦＴ素子の平面構成の一例を示す模式平面図である。
なお、図７（ａ）に示した領域は、図６（ｃ）に示した領域とその上部の一部分の領域である。また、図７（ａ）に示したｘ方向およびｙ方向は、それぞれ、図６（ｃ）に示したｘ方向およびｙ方向である。また、図７（ｂ）に示した領域は、図３（ｃ）に示した領域とその上部の一部分の領域である。また、図７（ｂ）に示したｘ方向およびｙ方向は、それぞれ、図３（ｃ）に示したｘ方向およびｙ方向である。
【００９９】
補正をした第２のレイアウトデータに基づいて、前記直描露光方式の露光装置で感光性材料膜を露光すると、当該感光性材料膜に形成される潜像は、補正した第２のレイアウトデータで指定されたとおりの形状になる。そのため、図６（ｃ）に示した領域に形成される映像信号線１０２、ドレイン電極１０２Ｄおよびソース電極１０５の平面形状は、たとえば、図７（ａ）に示すような形状になる。このとき、ドレイン電極１０２Ｄの第１の部分１０２Ｄ１と、ソース電極１０５の第１の部分１０５１は、平面寸法が補正前の第２のレイアウトデータにおける寸法と同じで、形成位置が半導体層１０４と同じ方向（−ｘ方向）に同じ量（Δｘ１）だけずれている。そのため、図７（ａ）に示したＴＦＴ素子の寄生容量は、設計時のＴＦＴ素子の寄生容量と概ね同じ大きさになる。
【０１００】
またこのとき、別の半導体層１０４の位置が、たとえば、図３（ｃ）に示したように、右方向（＋ｘ方向）にΔｘ２だけずれている場合は、当該半導体層１０４の周辺に形成される映像信号線１０２、ドレイン電極１０２Ｄおよびソース電極１０５の平面形状は、たとえば、図７（ｂ）に示すような形状になる。このとき、ドレイン電極１０２Ｄの第１の部分１０２Ｄ１と、ソース電極１０５の第１の部分１０５１は、平面寸法が補正前の第２のレイアウトデータにおける寸法と同じで、形成位置が半導体層１０４と同じ方向（＋ｘ方向）に同じ量（Δｘ２）だけずれている。そのため、図７（ｂ）に示したＴＦＴ素子の寄生容量は、設計時のＴＦＴ素子の寄生容量と概ね同じ大きさになり、図７（ａ）に示したＴＦＴ素子の寄生容量とも概ね同じ値になる。
【０１０１】
またさらに、実施例１の手順で製造された１枚のＴＦＴ基板１において、表示領域ＤＡにマトリクス状に配置されているすべてのＴＦＴ素子は、ドレイン電極１０２Ｄの第１の部分１０２Ｄ１およびソース電極１０５の第１の部分１０５１の平面寸法が、補正前の第２のレイアウトデータに基づいて形成した場合の平面寸法と概ね等しく、かつ、形成位置が半導体層１０４と同じ方向に同じ量だけずれている。そのため、実施例１の手順で製造されたＴＦＴ基板１は、表示領域にマトリクス状に配置されているすべてのＴＦＴ素子の寄生容量が概ね等しい。したがって、実施例１の手順で製造されたＴＦＴ基板１を有する液晶表示装置は、それぞれの画素の表示特性のばらつきを小さくでき、画質の低下を防ぐことができる。
【０１０２】
また、実施例１の手順で製造されたＴＦＴ基板１は、たとえば、図７（ａ）および図７（ｂ）に示すように、半導体層１０４位置のずれに応じて、ドレイン電極１０２Ｄの第２の部分１０２Ｄ２と、ソース電極１０５の第３の部分１０５３の平面寸法が変わるだけで、映像信号線１０２、およびソース電極１０５の第２の部分１０５２は、補正前の第２のレイアウトデータで指定されている位置と概ね同じ位置に形成される。
【０１０３】
したがって、実施例１の手順で製造されたＴＦＴ基板１は、対向基板２と重ねたときに、映像信号線１０２と遮光膜２０１との位置ずれが非常に小さい。そのため、実施例１の手順で製造されたＴＦＴ基板１を有する液晶表示装置は、各画素の開口率の低下を防ぐことができる。
【０１０４】
また、実施例１の手順でＴＦＴ基板１を製造する場合、たとえば、図３（ａ）に示したように、１枚のマザーガラス４におけるそれぞれの領域４０１，４０２，４０３，４０４で、ディストーションの度合いが異なる場合でも、それぞれの領域４０１，４０２，４０３，４０４から得られるＴＦＴ基板１のＴＦＴ素子Ｔｒの寄生容量を概ね等しくすることができる。そのため、液晶表示装置毎の画質の差を小さくできる。
【０１０５】
また、前記直描露光方式の露光装置で感光性材料膜を露光するときには、一度に露光可能な領域を走査して１つの露光対象領域全体を露光するので、フォトマスクを用いた露光に比べて、１つの露光対象領域全体の露光に要する時間が長くなる。しかしながら、実施例１のＴＦＴ基板１の製造方法では、ステップ５０１で感光性材料膜を露光するときに、フォトマスクを有する露光装置で露光しているので、ステップ５０１において感光性材料膜の露光に要する時間は短い。そのため、実施例１のＴＦＴ基板１の製造方法は、ＴＦＴ基板１の生産性の低下を最小限に抑えつつ、液晶表示装置の画質を向上させることができる。
【０１０６】
図８は、実施例１のＴＦＴ基板の製造方法におけるレイアウトデータの補正方法の変形例の１つを示す模式平面図である。
なお、図８に示した領域は、図６（ｃ）に示した領域と同じ領域である。また、図８に示したｘ方向およびｙ方向は、それぞれ、図６（ｃ）に示したｘ方向およびｙ方向と同じ方向である。
【０１０７】
実施例１では、第２のレイアウトデータの補正方法の一例として、たとえば、図６（ｃ）に示したように、ドレイン電極１０２Ｄの第１の部分１０２Ｄ１に対応する図形およびソース電極１０５の第１の部分１０５１に対応する図形の位置のみを補正している。
【０１０８】
しかしながら、第２のレイアウトデータの補正方法を補正するときには、たとえば、図８（ｃ）に示したように、ドレイン電極１０２Ｄの第１の部分１０２Ｄ１に対応する図形（属性ＦＡがＳＤ１の図形）およびソース電極１０５の第１の部分１０５１に対応する図形（属性ＦＡがＳＤ２の図形）の位置に加えて、それぞれの図形の横方向の寸法をＷＸａからＷＸｂに補正してもよいことはもちろんである。このとき、ドレイン電極１０２Ｄの第１の部分１０２Ｄ１に対応する図形およびソース電極１０５の第１の部分１０５１に対応する図形の平面寸法は、たとえば、チャネル長ＴｒＬが補正前の第２のレイアウトデータにおける値になるようにし、半導体層１０４の外側に張り出した部分の寸法が小さくなるように補正する。このようにすると、ＴＦＴ素子Ｔｒの寄生容量、すなわち、ドレイン電極１０２Ｄと走査信号線１０１との間、およびソース電極１０５と走査信号線１０１との間に形成される容量を小さくすることができる。またさらに、ドレイン電極１０２Ｄの第１の部分１０２Ｄ１およびソース電極１０５の第１の部分１０５１のうちの、半導体層１０４の外側に張り出した部分の寸法を小さくできるので、ＴＦＴ素子Ｔｒの平面寸法（占有面積）を小さくできる。
【０１０９】
また、実施例１のＴＦＴ基板１の製造方法では、ステップ５０１で感光性材料膜を露光するときにフォトマスクを有する露光装置で露光しているが、これに限らず、前記直描露光方式の露光装置で露光してもよいことはもちろんである。ステップ５０１で感光性材料膜を露光するときにフォトマスクを有する露光装置で露光する場合、前記第１のレイアウトデータにおける半導体層１０４の平面寸法は、たとえば、ディストーションにより生じる位置のずれや、熱や応力による絶縁基板のひずみなどを考慮して決めているため、本来必要な寸法よりも大きくしていることがある。ステップ５０１で感光性材料膜を露光するときに前記直描露光方式で露光した場合、形成される半導体層１０４の位置のずれが非常に小さくなる。すなわち、ステップ５０１で感光性材料膜を露光するときにも前記直描露光方式で露光すれば、半導体層１０４、ドレイン電極１０２Ｄ、およびソース電極１０５の合わせずれが非常に小さくなる。そのため、ＴＦＴ素子Ｔｒの平面寸法（占有面積）を小さくでき、高精細化、または開口率の向上が可能になる。
【０１１０】
以上説明したように、実施例１のＴＦＴ基板１の製造方法によれば、それぞれの画素に配置されるＴＦＴ素子の寄生容量の変動、ばらつきを低減できる。そのため、液晶表示装置の画質を向上させることができる。
【０１１１】
また、実施例１のＴＦＴ基板１の製造方法によれば、ＴＦＴ基板１の生産性の低下を最小限に抑えつつ、液晶表示装置の画質を向上させることができる。
【０１１２】
また、実施例１では、図２（ａ）に示したような平面構成のＴＦＴ基板１を製造する場合を例に挙げたが、ＴＦＴ基板１の平面構成は、これに限らず、どのような構成であってもよいことはもちろんである。
【０１１３】
なお、実施例１のＴＦＴ基板１の製造方法は、ディストーションにより生じるパターンの位置ずれや合わせずれに限らず、たとえば、製造工程における加熱や応力により生じる前記絶縁基板のひずみなどに起因するパターンの位置ずれや合わせずれに対しても有効であることはもちろんである。
【０１１４】
図９（ａ）乃至図９（ｃ）は、実施例１のＴＦＴ基板の製造方法の応用例を説明するための模式平面図である。
図９（ａ）は、ＴＦＴ基板の製造方法において発生する可能性がある現象の一例を示す模式平面図である。図９（ｂ）は、図９（ａ）に示した現象が発生した場合の問題点の一例を示す模式平面図である。図９（ｃ）は、図９（ｂ）に示した問題を解決する方法の一例を示す模式平面図である。
【０１１５】
実施例１のＴＦＴ基板１の製造方法の一例として、上記の説明では、半導体層１０４、ドレイン電極１０２Ｄ、およびソース電極１０５の合わせずれを小さくする方法を説明している。しかしながら、実施例１のＴＦＴ基板１の製造方法によれば、これに限らず、別のパターンの合わせずれ、たとえば、ソース電極１０５の第２の部分１０５２、前記第２の絶縁層の開口パターンＴＨ、および画素電極１０３のコンタクト部の合わせずれを小さくすることも可能である。
【０１１６】
ＴＦＴ基板１の製造方法において、映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５を形成するときには、たとえば、図９（ａ）に示すように、ソース電極１０５の第２の部分１０５２の形成位置が、レイアウトデータにおける第２の部分１０５２に対応する図形（属性ＦＡがＳＤＰの図形）の位置から、右方向（＋ｘ方向）にΔｘ３だけずれることがある。
【０１１７】
このとき、前記第２の絶縁層の開口パターンＴＨ、および画素電極１０３のコンタクト部が、それぞれ、レイアウトデータで指定されている位置とほぼ同じ位置に形成されると、ソース電極１０５の第２の部分１０５２、前記第２の絶縁層の開口パターンＴＨ、および画素電極１０３のコンタクト部の位置関係は、たとえば、図９（ｂ）に示したようになる。このように、ソース電極１０５の第２の部分１０５２と前記第２の絶縁層の開口パターンＴＨとの位置にずれが生じると、たとえば、ソース電極１０５と画素電極１０３との接続不良の原因になることがある。
【０１１８】
このような問題の発生を防ぐには、たとえば、ステップ５０１乃至ステップ５０３と同じ要領で、ソース電極１０５の第２の部分１０５２の位置のずれを算出した後、その位置のずれの度合いに合わせて、たとえば、図９（ｃ）に示すように、前記第２の絶縁層に形成する開口パターンＴＨの位置、および画素電極１０３のコンタクト部分の位置をずらせばよい。このとき、前記第２の絶縁層に形成する開口パターンＴＨに関するレイアウトデータは、当該開口パターンＴＨの位置を右方向（＋ｘ方向）にΔｘ３だけずらす補正をする。また、画素電極１０３に関するレイアウトデータは、コンタクト部分（ハッチングを付した部分）の図形の位置のみを右方向（＋ｘ方向）にΔｘ３だけずらす補正をする。このようにすることで、ソース電極１０５の第２の部分１０５２と、前記第２の絶縁層の開口パターンＴＨおよび画素電極１０３のコンタクト部との合わせずれを防ぐことができる。
【０１１９】
なお、上記のように前記第２の絶縁層に形成する開口パターンＴＨに関するレイアウトデータにおける当該開口パターンＴＨの位置をずらす補正をする場合、当該開口パターンを形成する工程で行う感光性材料膜の露光は、前記直描露光方式の露光装置で行う。同様に、画素電極１０３に関するレイアウトデータにおけるコンタクト部分（ハッチングを付した部分）に対応する図形の位置のみをずらす補正をする場合、当該画素電極１０３を形成する工程で行う感光性材料膜の露光は、前記直描露光方式の露光装置で行う。
【０１２０】
またこのとき、図６（ａ）に示した手順で、半導体層１０４、ドレイン電極１０２Ｄ、およびソース電極１０５の合わせずれを小さくしておけば、開口率の低下、ＴＦＴ素子Ｔｒの寄生容量の低下なども同時に防ぐことができる。もちろん、上記とは異なり、開口パターンＴＨの位置ずれを算出した後、その位置のずれの度合いに合わせて、ソース電極１０５の第２の部分１０５２と画素電極１０３のコンタクト部との位置をずらすことも可能である。あるいは、画素電極１０３のコンタクト部の位置ずれを算出した後、その位置のずれの度合いに合わせて、ソース電極１０５の第２の部分１０５２と開口パターンＴＨとの位置をずらすことも可能である。以上示した方法を実施することで、ＴＦＴ基板１上における位置に応じて、ＴＦＴ素子の第３の部分１０５３形状が異なったり、ＴＦＴ素子のチャネル領域から開口パターンＴＨまでの距離が異なるといったことが特徴として現れることとなる。
【実施例２】
【０１２１】
図１０（ａ）乃至図１０（ｄ）は、本発明による実施例２のＴＦＴ基板の製造方法の一例を説明するための模式図である。
図１０（ａ）は、実施例２のＴＦＴ基板の製造方法を適用可能なＴＦＴ基板の平面構成の一例を示す模式平面図である。図１０（ｂ）は、図１０（ａ）に示したＴＦＴ素子部に関する従来のレイアウトデータの一例を図式化した模式平面図である。図１０（ｃ）は、実施例２のＴＦＴ基板の製造方法におけるレイアウトデータの補正方法の一例を示す模式平面図である。図１０（ｄ）は、実施例２のＴＦＴ基板１の製造方法における主要部の製造手順を示す模式フロー図である。
なお、図１０（ａ）乃至図１０（ｃ）に示したｘ方向およびｙ方向は、それぞれ、図１（ａ）に示したｘ方向およびｙ方向と同じ方向である。
【０１２２】
実施例２のＴＦＴ基板の製造方法は、たとえば、図１０（ａ）に示すように、表示領域ＤＡにマトリクス状に配置されているＴＦＴ素子Ｔｒのソース電極１０５と画素電極１０３との接続に使用する開口パターンＴＨが、走査信号線１０１が形成されている領域の外側にあるＴＦＴ基板１の製造方法に適用される。
【０１２３】
このとき、映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５の形成位置および平面寸法が指定された第２のレイアウトデータのうちの、１つのＴＦＴ素子Ｔｒが形成される位置およびその周辺に対するデータを図式化すると、たとえば、図１０（ｂ）に示すようになる。またこのとき、従来のＴＦＴ基板１の製造方法で使用する第２のレイアウトデータにおいて、ソース電極１０５の第２の部分１０５２に対応する属性ＦＡがＳＤＰの図形の寸法ＷＸおよび寸法ＷＹは、ソース電極１０５の第２の部分１０５２の位置との関連が強い、開口パターンＴＨの位置ずれを考慮した値に設定されている。すなわち、ソース電極１０５の第２の部分１０５２に対応する属性ＦＡがＳＤＰの図形の寸法ＷＸおよび寸法ＷＹは、たとえば、図１０（ｂ）に示したように、実際に形成された開口パターンＴＨの位置（波線の円形で示した位置）が、レイアウトデータにおける開口パターンＴＨの形成位置（点線の円形で示した位置）から左方向にΔｘ５だけずれ、下方向にΔｙだけずれた場合でも、開口パターンＴＨがソース電極１０５の第２の部分１０５２の上に形成されるような大きさの値に設定されている。
【０１２４】
そのため、従来のＴＦＴ基板１では、ソース電極１０５の第２の部分１０５２の面積が必要以上に広く、画素の開口率を低下させる要因になっていた。
【０１２５】
そこで、実施例２のＴＦＴ基板１の製造方法では、ソース電極１０５よりも後に形成される開口パターンＴＨの位置ずれを予測し、たとえば、図１０（ｃ）に示すように、予測した開口パターンＴＨの形成位置に合わせて、第２のレイアウトデータのうちの、ソース電極１０５の第２の部分１０５２に対応する図形（属性ＦＡがＳＤＰの図形）の位置を補正する。このようにすると、属性ＦＡがＳＤＰの図形の平面寸法を、従来のような開口パターンＴＨの位置ずれを考慮した寸法よりも小さくできるので、その分、画素の開口率の向上させることができる。
【０１２６】
このとき、実施例２のＴＦＴ基板１の製造方法のうちの、主要部分の製造手順をまとめると、たとえば、図１０（ｄ）に示したような手順になる。
【０１２７】
すなわち、まず、初期のレイアウトデータに基づいてＴＦＴ基板１を製造する（ステップ５１１）。ステップ５１１は、たとえば、従来の製造方法と同じ手順で製造する。このとき、前記第２の絶縁層の開口パターンＴＨは、たとえば、フォトマスクを有する露光装置で露光した感光性材料膜を現像して得られるエッチングレジストをマスクにしたエッチングで形成する。そのため、前記第２の絶縁層に形成された開口パターンＴＨのうちの大部分は、形成された位置と、ディストーションの影響によりレイアウトデータで指定された位置との間にずれが生じている。
【０１２８】
次に、ステップ５１１で製造したＴＦＴ基板１における開口パターンＴＨの位置ずれの傾向を見積もり、位置ずれ情報として保持する（ステップ５１２）。ステップ５１２は、たとえば、１つの表示領域ＤＡを複数の小領域に分割し、それぞれの小領域の代表点における開口パターンＴＨの位置を計測し、当該代表点における開口パターンＴＨの形成位置と、初期のレイアウトデータで指定されている位置とのずれから、それぞれの開口パターンＴＨの位置ずれの傾向を見積もる。またこのとき、位置ずれ情報は、たとえば、開口パターンＴＨを製造する工程で使用した露光装置の識別情報や、マザーガラスのどの領域から切り出したＴＦＴ基板であるかの識別情報と関連づけて保持する。
【０１２９】
次に、ステップ５１２で保持した開口パターンＴＨの位置ずれ情報に基づき、初期のソース電極１０５に関するレイアウトデータのうちの、開口パターンＴＨとの関連が強い部分、すなわちソース電極１０５の第２の部分１０５２に対応する属性ＦＡがＳＤＰの図形の位置および寸法を補正する（ステップ５１３）。
【０１３０】
次に、ステップ５１３で部分的に補正されたレイアウトデータに基づいて、ＴＦＴ基板１を製造する（ステップ５１４）。なお、ステップ５１４における映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５を形成する工程で感光性材料膜を露光するときには、直描露光方式の露光装置で露光する。また、前記第２の絶縁層に開口パターンＴＨを形成する工程で感光性材料膜を露光するときには、ステップ５１１で露光したときと同じ露光装置で露光する。
【０１３１】
このような手順でＴＦＴ基板１を製造すると、ステップ５１４で製造されるＴＦＴ基板１は、ディストーションにより開口パターンＴＨの形成位置がずれても、そのずれた位置の下部にソース電極１０５の第２の部分１０５２が形成されている。このとき、それぞれの画素は、開口パターンＴＨの位置に違いがあっても、開口パターンＴＨの位置とソース電極１０５の第２の部分１０５２との位置関係はほぼ等しい。また、ステップ５１４で製造されるＴＦＴ基板１は、ソース電極１０５の第２の部分１０５２と開口パターンＴＨとの合わせずれがほとんど無いため、ソース電極１０５の第２の部分１０５２の平面寸法が、従来のものよりも小さくなっている。したがって、ステップ５１４で製造されたＴＦＴ基板１を有する液晶表示装置は、画素の開口率が向上する。
【０１３２】
また、初期のソース電極１０５に関するレイアウトデータは、映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５を形成する工程で使用する第２のレイアウトデータの一部である。そのため、ステップ５１３では、第２のレイアウトデータのうちの、映像信号線１０２に対応する図形の位置および平面寸法は補正の対象外であり、補正後の第２のレイアウトデータにおける映像信号線１０２に対応する図形の位置および平面寸法は、補正前の位置および平面寸法のままである。すなわち、ステップ５１４における映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５を形成する工程で感光性材料膜を露光するときに、直描露光方式の露光装置で露光すると、形成される映像信号線１０２は、初期のレイアウトデータで指定されている位置と概ね同じ位置に形成される。したがって、ステップ５１４で製造されたＴＦＴ基板１を有する液晶表示装置は、映像信号線１０２と対向基板２の遮光膜２０１との合わせずれによる画素の開口率の低下も防ぐことができる。
【０１３３】
図１１（ａ）および図１１（ｂ）は、実施例２の製造方法の適用が最も望まれるＴＦＴ基板の概略構成の一例を示す模式図である。
図１１（ａ）は、実施例２の製造方法の適用が最も望まれるＴＦＴ基板における１つの画素の回路構成の一例を示す模式回路図である。図１１（ｂ）は、図１１（ａ）に示した回路構成を有するＴＦＴ基板における１つの画素の平面構成の一例を示す模式平面図である。
【０１３４】
実施例２のＴＦＴ基板の製造方法は、たとえば、ソース電極１０５の第２の部分１０５２および開口パターンＴＨが、走査信号線１０１が形成されている領域の外側（開口領域）に配置されているＴＦＴ基板１を製造するときに適用される。このとき、実施例２の製造方法の適用が最も望まれるＴＦＴ基板１は、たとえば、図１１（ａ）に示すように、１つの画素が、第１のＴＦＴ素子Ｔｒ１、第２のＴＦＴ素子Ｔｒ２、第１のＴＦＴ素子Ｔｒ１に接続された第１の画素電極１０３ａ、および第２のＴＦＴ素子Ｔｒ２に接続された第２の画素電極１０３ｂを有するＴＦＴ基板１である。
【０１３５】
このようなＴＦＴ基板１における１つの画素の平面構成は、たとえば、図１１（ｂ）に示すような構成になっており、開口領域に、ソース電極１０５の第２の部分１０５２が２つ配置される。そのため、従来のＴＦＴ基板１のように、それぞれのソース電極１０５の第２の部分１０５２の平面寸法を、たとえば、それぞれの開口パターンＴＨの位置ずれを考慮した大きな値に設定していると、それだけ画素の開口率が低下する。
【０１３６】
したがって、図１１（ｂ）に示したような平面構成を有するＴＦＴ基板１を製造するときに、実施例２の製造方法を適用すれば、それぞれのソース電極１０５の第２の部分１０５２の平面寸法を小さくでき、その分だけ画素の開口率を向上させることができる。
【０１３７】
以上説明したように、実施例２のＴＦＴ基板１の製造方法によれば、液晶表示装置の画素の開口率を向上させることができる。
【０１３８】
また、実施例２のＴＦＴ基板１の製造方法によれば、ＴＦＴ基板１の生産性の低下を最小限に抑えつつ、液晶表示装置の画素の開口率を向上させることができる。
【０１３９】
また、実施例２では、映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５を形成するときに使用する第２のレイアウトデータの補正方法の一例として、ソース電極１０５の第２の部分１０５２の位置および平面寸法のみを補正する場合を挙げた。しかしながら、実施例２のＴＦＴ基板の製造方法では、たとえば、ステップ５１１で製造したＴＦＴ基板１の半導体層１０４に関する位置ずれ情報も保持しておき、ステップ５１３で第２のレイアウトデータを補正するときに、ドレイン電極１０２Ｄの第１の部分１０２Ｄ１に対応する図形、およびソース電極１０５の第１の部分１０５１に対応する図形の補正を行ってもよいことはもちろんである。このようにすれば、１台の液晶表示装置における画質を向上できるとともに、液晶表示装置毎の画質の差を小さくできる。
【０１４０】
また、実施例２では、図１０（ａ）および図１１（ａ）に示したような平面構成のＴＦＴ基板１を製造する場合を例に挙げたが、ＴＦＴ基板１の平面構成は、これに限らず、どのような構成であってもよいことはもちろんである。
【０１４１】
なお、実施例２のＴＦＴ基板１の製造方法は、ディストーションにより生じるパターンの位置ずれや合わせずれに限らず、たとえば、製造工程における加熱や応力により生じる前記絶縁基板のひずみなどに起因するパターンの位置ずれや合わせずれに対しても有効であることはもちろんである。
【０１４２】
図１２（ａ）乃至図１２（ｅ）は、実施例２のＴＦＴ基板の製造方法の応用例の１つを説明するための模式図である。
図１２（ａ）は、実施例２のＴＦＴ基板の製造方法の応用例を適用可能なＴＦＴ基板の平面構成の一例を示す模式平面図である。図１２（ｂ）は、図１２（ａ）に示したＴＦＴ素子部に関する従来のレイアウトデータの一例を図式化した模式平面図である。図１２（ｃ）は、実施例２の製造方法を適用した場合の図１２（ａ）に示したＴＦＴ素子部に関するレイアウトデータの一例を図式化した模式平面図である。図１２（ｄ）は、応用例におけるレイアウトデータの補正方法の一例を示す模式平面図である。図１２（ｅ）は、応用例におけるレイアウトデータの補正方法の別の一例を示す模式平面図である。
【０１４３】
実施例２のＴＦＴ基板１の製造方法は、たとえば、図１０（ａ）および図１１（ａ）に示したような、縦電界駆動方式の液晶表示パネルのＴＦＴ基板１に限らず、横電界駆動方式の液晶表示パネルのＴＦＴ基板１にも適用できる。横電界駆動方式の液晶表示パネルは、液晶材料中の液晶分子を駆動させるための画素電極１０３および対向電極が、ともにＴＦＴ基板１に設けられている。このとき、ＴＦＴ基板１における１つの画素の平面構成は、たとえば、図１２（ａ）に示すような構成になっている。
【０１４４】
図１２（ａ）に示した例では、画素電極１０３と対向電極１０７が、絶縁層を介して積層配置されており、対向電極１０７は、たとえば、ソース電極１０５を形成する工程と、画素電極１０３を形成する工程との間で形成される。このとき、対向電極１０７の上に配置される画素電極１０３の平面形状は、たとえば、図１２（ａ）に示したように、複数の開口パターンＳＬが形成されたくし歯状になっている。
【０１４５】
従来のこのような平面構成を有するＴＦＴ基板１を製造するときに使用する第２のレイアウトデータにおいて、ソース電極１０５の第２の部分１０５２に対応する属性ＦＡがＳＤＰの図形の平面寸法は、たとえば、図１２（ｂ）に示すように、画素電極１０３との導通を確保するための開口パターンＴＨの位置ずれΔｘ６を考慮した大きな値に設定されている。そのため、従来のＴＦＴ基板１では、ソース電極１０５の第２の部分１０５２の面積が必要以上に広く、画素の開口率を低下させる要因になっていた。
【０１４６】
また、従来のこのような平面構成を有するＴＦＴ基板１において、対向電極１０７は、たとえば、ソース電極１０５の第２の部分１０５２の上に形成される開口パターンＴＨとの干渉を防ぐために、ソース電極１０５の第２の部分１０５２と重ならないような平面形状になっている。そのため、ソース電極１０５の第２の部分１０５２が大きいと、相対的に画素電極１０３と対向電極１０７との重畳領域が小さくなり、画素の開口率を低下させる要因になる。
【０１４７】
このような平面構成を有するＴＦＴ基板１を製造するときに、実施例２の製造方法を適用すると、映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５の形成に使用する第２のレイアウトデータは、たとえば、図１２（ｃ）に示すように、ソース電極１０５の第２の部分１０５２に対応する属性ＦＡがＳＤＰの図形の平面寸法を小さくすることができる。そのため、属性ＦＡがＳＤＰの図形の平面寸法が小さくなった分、画素の開口率が向上する。
【０１４８】
またこのとき、ＴＦＴ基板１に形成されるソース電極１０５の第２の部分１０５２の平面寸法が小さくなるので、その分だけ、たとえば、図１２（ｃ）に示したように、画素電極１０３と対向電極１０７との重畳領域を大きくできる。そのため、ソース電極１０５の第２の部分１０５２の周辺における画素電極１０３の開口パターンＳＬの面積を増やすことができ、画素の開口率がさらに向上する。
【０１４９】
また、実施例２の製造方法を適用した場合、形成される開口パターンＴＨの位置（波線の円形の位置）が、たとえば、図１２（ｄ）に示すように、レイアウトデータで指定された位置（点線の円形の位置）から左方向にΔｘ７だけずれるのであれば、ソース電極１０５に関するレイアウトデータは、属性ＦＡがＳＤＰの図形および属性ＦＡがＳＤＪ２の図形の位置が補正される。
【０１５０】
また、形成される開口パターンＴＨの位置（波線の円形の位置）が、たとえば、図１２（ｅ）に示すように、レイアウトデータで指定された位置（点線の円形の位置）から右方向にΔｘ８だけずれるのであれば、ソース電極１０５に関するレイアウトデータは、属性ＦＡがＳＤＰの図形の位置が補正される。
【０１５１】
またこのとき、上記のような補正がなされる箇所では、開口パターンＴＨの形成位置のずれおよびソース電極１０５のレイアウトデータの補正に合わせて、対向電極１０７のレイアウトデータも補正する。そうすると、ソース電極１０５の第２の部分１０５２の周辺における対向電極１０７と画素電極１０３との重畳領域が変化するので、この重畳領域の変化に合わせて、たとえば、画素電極１０３の開口パターンＳＬの平面寸法を補正することで、画素の開口率の低下を防ぐ。
【０１５２】
また、当該応用例においても、映像信号線１０２、ドレイン電極１０２Ｄ、およびソース電極１０５を形成するときに使用する第２のレイアウトデータを補正するときには、半導体層１０４に生じる位置ずれに基づいて、ドレイン電極１０２Ｄの第１の部分１０２Ｄ１に対応する図形（属性ＦＡがＳＤ１の図形）、およびソース電極１０５の第１の部分１０５１に対応する図形（属性ＦＡがＳＤ２の図形）の補正を行ってもよいことはもちろんである。このようにすれば、１台の液晶表示装置における画質を向上できるとともに、液晶表示装置毎の画質の差を小さくできる。
【０１５３】
また、当該応用例では、ソース電極１０５を形成する工程と、画素電極１０３を形成する工程との間に対向電極１０７を形成する工程を有する場合を挙げているが、これに限らず、たとえば、ソース電極１０５を形成する工程よりも前に対向電極１０７を形成する工程を有する場合にも、実施例２のＴＦＴ基板１の製造方法を適用できることはもちろんである。
【０１５４】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【０１５５】
たとえば、実施例１および実施例２では、液晶表示パネルのＴＦＴ基板１の製造方法として説明しているが、本発明の製造方法は、これに限らず、有機ＥＬ材料を用いた自発光型の表示パネルに用いる基板の製造方法などにも適用できることはもちろんである。
【図面の簡単な説明】
【０１５６】
【図１（ａ）】液晶表示パネルの概略構成の一例を示す模式平面図である。
【図１（ｂ）】液晶表示パネルにおける１つの画素の回路構成の一例を示す模式回路図である。
【図２（ａ）】ＴＦＴ基板における１つの画素の平面構成の一例を示す模式平面図である。
【図２（ｂ）】対向基板における１つの画素の平面構成の一例を示す模式平面図である。
【図３（ａ）】感光性材料膜を露光するときに生じるゆがみの一例を示す模式平面図である。
【図３（ｂ）】図３（ａ）の位置ＰＴ１において生じる半導体パターンの位置ずれの一例を示す模式平面図である。
【図３（ｃ）】図３（ａ）の位置ＰＴ２において生じる半導体パターンの位置ずれの一例を示す模式平面図である。
【図４】従来のＴＦＴ基板の製造方法における第１の問題点を解決する方法の一例を示す模式平面図である。
【図５】図４に示した方法において生じる第２の問題点の一例を示す模式平面図である。
【図６（ａ）】実施例１のＴＦＴ基板の製造方法における主要部の製造手順を示す模式フロー図である。
【図６（ｂ）】ＴＦＴ基板を製造するときに用いるレイアウトデータの一例を図式化した模式平面図である。
【図６（ｃ）】実施例１のＴＦＴ基板の製造方法におけるレイアウトデータの補正方法の一例を示す模式平面図である。
【図７（ａ）】実施例１の手順で製造されたＴＦＴ基板におけるある位置のＴＦＴ素子の平面構成の一例を示す模式平面図である。
【図７（ｂ）】実施例１の手順で製造されたＴＦＴ基板における別の位置のＴＦＴ素子の平面構成の一例を示す模式平面図である。
【図８】実施例１のＴＦＴ基板の製造方法におけるレイアウトデータの補正方法の変形例の１つを示す模式平面図である。
【図９（ａ）】ＴＦＴ基板の製造方法において発生する可能性がある現象の一例を示す模式平面図である。
【図９（ｂ）】図９（ａ）に示した現象が発生した場合の問題点の一例を示す模式平面図である。
【図９（ｃ）】図９（ｂ）に示した問題を解決する方法の一例を示す模式平面図である。
【図１０（ａ）】実施例２のＴＦＴ基板の製造方法を適用可能なＴＦＴ基板の平面構成の一例を示す模式平面図である。
【図１０（ｂ）】図１０（ａ）に示したＴＦＴ素子部に関する従来のレイアウトデータの一例を図式化した模式平面図である。
【図１０（ｃ）】実施例２のＴＦＴ基板の製造方法におけるレイアウトデータの補正方法の一例を示す模式平面図である。
【図１０（ｄ）】実施例２のＴＦＴ基板１の製造方法における主要部の製造手順を示す模式フロー図である。
【図１１（ａ）】実施例２の製造方法の適用が最も望まれるＴＦＴ基板における１つの画素の回路構成の一例を示す模式回路図である。
【図１１（ｂ）】図１１（ａ）に示した回路構成を有するＴＦＴ基板における１つの画素の平面構成の一例を示す模式平面図である。
【図１２（ａ）】実施例２のＴＦＴ基板の製造方法の応用例を適用可能なＴＦＴ基板の平面構成の一例を示す模式平面図である。
【図１２（ｂ）】図１２（ａ）に示したＴＦＴ素子部に関する従来のレイアウトデータの一例を図式化した模式平面図である。
【図１２（ｃ）】実施例２の製造方法を適用した場合の図１２（ａ）に示したＴＦＴ素子部に関するレイアウトデータの一例を図式化した模式平面図である。
【図１２（ｄ）】応用例におけるレイアウトデータの補正方法の一例を示す模式平面図である。
【図１２（ｅ）】応用例におけるレイアウトデータの補正方法の別の一例を示す模式平面図である。
【符号の説明】
【０１５７】
１…ＴＦＴ基板
１０１…走査信号線
１０２…映像信号線
１０２Ｄ…ドレイン電極
１０３…画素電極
１０４…半導体層
１０５…ソース電極
１０６…保持容量線
１０７…対向電極
１０２Ｄ１，１０５１…第１の部分
１０２Ｄ２，１０５２…第２の部分
１０５３…第３の部分
ＴＨ，１０１ａ，ＳＬ…開口パターン
２…対向基板
２０１…遮光膜
２０２…カラーフィルタ
ＯＰ…開口領域
３…コモン配線
４…マザーガラス
【図１（ａ）】
0005413872.tif 000003
【図１（ｂ）】
0005413872.tif 000004
【図２（ａ）】
0005413872.tif 000005
【図２（ｂ）】
0005413872.tif 000006
【図３（ａ）】
0005413872.tif 000007
【図３（ｂ）】
0005413872.tif 000008
【図３（ｃ）】
0005413872.tif 000009
【図４】
0005413872.tif 000010
【図５】
0005413872.tif 000011
【図６（ａ）】
0005413872.tif 000012
【図６（ｂ）】
0005413872.tif 000013
【図６（ｃ）】
0005413872.tif 000014
【図７（ａ）】
0005413872.tif 000015
【図７（ｂ）】
0005413872.tif 000016
【図８】
0005413872.tif 000017
【図９（ａ）】
0005413872.tif 000018
【図９（ｂ）】
0005413872.tif 000019
【図９（ｃ）】
0005413872.tif 000020
【図１０（ａ）】
0005413872.tif 000021
【図１０（ｂ）】
0005413872.tif 000022
【図１０（ｃ）】
0005413872.tif 000023
【図１０（ｄ）】
0005413872.tif 000024
【図１１（ａ）】
0005413872.tif 000025
【図１１（ｂ）】
0005413872.tif 000026
【図１２（ａ）】
0005413872.tif 000027
【図１２（ｂ）】
0005413872.tif 000028
【図１２（ｃ）】
0005413872.tif 000029
【図１２（ｄ）】
0005413872.tif 000030
【図１２（ｅ）】
0005413872.tif 000031