(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成され、矩形状の電極形状を有する第１および第２の電極層と、
この第１の電極層と第２の電極層の間に積層される誘電体層とで構成されるＭＩＭキャパシタと、
前記第１の電極層の長辺の略中点に対して略直角に接続される第１の配線層と、
この第１の電極層と第１の配線層パターンとの接続点に接続され、接続角度が９０度より大きくなるように第１の配線層の線幅を変化させるコーナー部と、
前記第２の電極層の２つの短辺に対して、この短辺の幅と略同幅で直線上に接続される第２および第３の配線層パターンと、
を有するＴ型分岐回路を備えたことを特徴とする半導体装置。
【請求項２】
前記コーナー部は、接続点を頂角とする二等辺三角形であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１、第２および第３の配線層パターンはそれぞれ所定の特性インピーダンスを持つことを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記第１の配線層は、エアブリッジ配線を含むことを特徴とする請求項３記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ＭＩＭキャパシタを有する半導体装置に関する。
【背景技術】
【０００２】
従来、ＧａＡｓＦＥＴを能動素子とするモノリシック型マイクロ波集積回路（ＭＭＩＣ）上に、平行平板型のキャパシタ（ＭＩＭキャパシタ：Metal Insulation Metal Capacitor）を形成する場合、両電極間の層間膜として、窒化シリコン（ＳｉＮＸ）等の誘電体膜が広く使われている。
【０００３】
しかしこのようなＭＩＭキャパシタにおいては、実際の誘電体膜の膜質等の条件により破壊電圧が決まっているため、何らかの原因によりデバイスに破壊電圧以上の電圧が印加されてしまうと、電流密度されるという問題点があった。
【０００４】
ＭＩＭキャパシタの容量値を維持しつつ耐破壊電圧性能（以下耐圧と称する）を向上させようとすると、誘電体の厚みを厚くし、ＭＩＭキャパシタの面積を広くする方法が一般的であるが、この場合、単位面積当たりの容量値が低くなってしまう問題が発生する。
【０００５】
また、ＭＭＩＣとしてのチップサイズは、設計要項からくる上限があり、このチップサイズ内に収まるようにＭＩＭキャパシタを設計せざるを得ないという現実もある。従ってＭＩＭキャパシタの耐圧と、ＭＩＭキャパシタのサイズにはトレードオフの関係が生ずる（特許文献１参照）。
【０００６】
また、通常、矩形状のＭＩＭキャパシタに対して接続する配線層パターンは、ＭＩＭキャパシタの長辺または短辺に対して直角に接続される（特許文献２参照）が、ＭＩＭキャパシタの電極層パターンに対して、配線層パターンが直角に接続されている場合に、配線層パターンと電極層パターンの接続点に位置する部分の誘電体に破壊が生じる場合があることが見出された。
【０００７】
図４は、ＭＩＭキャパシタの電流密度分布を示した図である。ＭＩＭキャパシタ１１とこれにＡＣ結合されるＴ型２分岐回路の入力線路部１２の電流密度分布を求めた結果、ＭＩＭキャパシタ１１と入力線路部１２との接続点Ｓ１、Ｓ２において、局所的に、非常に電流密度が高くなり、これが原因で誘電体の破壊が生じることがわかった。図４において、白くなるほど電流密度が高いことを示している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−１５０４２６号公報
【特許文献２】特開２００６−３３２４５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したように、矩形状のＭＩＭキャパシタの電極層パターンに対して、配線層パターンが直角に接続される場合に、配線層パターンと電極層パターンが接続する直角部分の誘電体が破壊される事例について故障解析を行った結果、この直角部分に電流が集中し、電流密度が非常に高くなることでＭＩＭキャパシタが破壊されるということが判明した。
【００１０】
本発明は、上記問題を解決するためになされたもので、ＭＩＭキャパシタの耐圧を高めることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の請求項１の実施形態によれば、半導体基板上に形成され、矩形状の電極形状を有する第１および第２の電極層と、この第１の電極層と第２の電極層の間に積層される誘電体層とで構成されるＭＩＭキャパシタと、前記第１の電極層の長辺の略中点に対して略直角に接続される第１の配線層と、この第１の電極層と第１の配線層パターンとの接続点に接続され、接続角度が９０度より大きくなるように第１の配線層の線幅を変化させるコーナー部と、前記第２の電極層の２つの短辺に対して、この短辺の幅と略同幅で直線上に接続される第２および第３の配線層パターンと、を有するＴ型分岐回路を備えることを特徴とする半導体装置を提供する。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る半導体装置を上面から見た図である。
【図２】同実施形態に係るＭＩＭキャパシタの断面図である。
【図３】同実施形態に係るＭＩＭキャパシタの入力線路部が直角以外の角度で、ＭＩＭキャパシタの電極層に接続される場合の例である。
【図４】従来のＭＩＭキャパシタの電流密度を示した図である。
【発明を実施するための形態】
【００１３】
本発明の一実施形態について図面を参照しながら詳細に説明する。
【００１４】
図１に、本発明の一実施形態に係る半導体装置を上面から見た全体構成図を示す。図２は図１のＡ−Ａ’に沿う断面図である。
【００１５】
本実施形態は、図１に示すように半導体基板１００上に、ＭＩＭキャパシタ１１によってＡＣ結合されるＴ型２分岐回路を形成したものである。図２に示すように、本実施形態のＭＩＭキャパシタは、ＧａＡｓなどの半導体基板１００上に、下部電極層２１を形成し、この下部電極層２１上に誘電体層２２を形成し、さらにこの誘電体層２２上に、上部電極層２３を形成することでＭＩＭ構造の平行平板型キャパシタ１１を形成する。
【００１６】
図１に示すように、ＭＩＭキャパシタ１１によってＡＣ結合されるＴ型２分岐回路は、矩形形状のＭＩＭキャパシタ１１に対して、上部電極層２３の長辺のほぼ中点に対して、ほぼ直角に接続され上部配線層で形成される幅Ｗ１の入力線路部１２と、下部電極層２１（図１では図示せず）２つの短辺に対して、直線状に接続され、線路幅が下部電極層２１の幅とほぼ同じ幅Ｗ２を有する下部配線層から形成される出力線路部１３ａ、１３ｂとで構成される。
【００１７】
また入力線路部１２と、上部電極２３の接続点Ｓ１，Ｓ２には、接続角度が９０度よりも大きくなるようなコーナー部１４ａ、１４ｂを設ける。本実施形態では、例えば直角二等辺三角形のコーナー部１４ａ、１４ｂを入力配線部１２の両側に、上部電極層２３とも接続するようにパターンを付加したものである。
【００１８】
入力線路部１２は、ある所定のインピーダンスと整合するように所定の幅Ｗ１を有する。また、出力線路部１３ａ、１３ｂは、それぞれ後段のＧａＡｓＦＥＴのゲート電極などに接続されるため、ある所定の特性インピーダンスとなるように所定の幅Ｗ２を有する。この幅Ｗ２を、下部電極層２１の短辺とほぼ同じ幅とする。このようにすれば、直角となる接続点が形成されないので、入力線路部１２に付加したようなコーナー部は不要となる。
【００１９】
また、上部配線層は、エアブリッジによる２層配線が可能な構成としてもよい。
【００２０】
本実施形態では、Ｔ型２分岐回路の入力線路部１２は上部配線層を用いて上部電極層２３に接続し、出力線路部１３ａ、１３ｂは下部配線層を用いて下部電極層２１に接続したが、この逆でも構わない。すなわち入力線路部１２に下部配線層を用い、出力線路部１３ａ、１３ｂに上部配線層を用いて接続してもよい。前後に接続する回路に応じて適宜変更することが可能である。
【００２１】
図４に示したように、ＭＩＭキャパシタ１１でＡＣ結合されるＴ型２分岐回路の電流密度分布を求めた結果、ＭＩＭキャパシタ１１と入力線路部１２との接続点Ｓ１、Ｓ２において、局所的に、非常に電流密度が高くなることがわかった。
【００２２】
したがって、接続点Ｓ１，Ｓ２のような、９０度以下の鋭角で接続される点に、接続角度が９０度より大きくなるようなコーナー部１４ａ、１４ｂを設けることで、電流が接続点Ｓ１，Ｓ２に集中することを防止することができる。その結果、入力線路部１２のパターン線幅、ＭＩＭキャパシタ１１の大きさなどを変更することなくＭＩＭキャパシタの耐圧を高めることが可能である。
【００２３】
図３は、入力線路部１２ａが直角以外の角度で、ＭＩＭキャパシタ１１の上部電極層２３に接続される例を示している。この図において上部電極層２３と入力線路１２ａとの関係のみについて記載する。
【００２４】
入力線路１２ａが、９０度以外で接続する場合、接続点Ｓ１ａ、Ｓ２ａの接続角度は、一方が９０度より大きく、残りの一方は９０度より小さくなる。図４では、Ｓ１ａが９０度より大きくなり、Ｓ２ａが９０度より小さくなる。
【００２５】
９０度より小さくさる接続点Ｓ２ａに対しては、Ｓ２ａを頂角とする二等辺三角形をコーナー部１４ｄとしてパターンを付加する。９０度以上の接続点Ｓ１ａに関しては、点線に示すように、コーナー部１４ｃのパターンを付加してもよいし、付加しなくてもよい。
【００２６】
また、本実施形態では、コーナー部１４ａ〜１４ｄに対して二等辺三角形のパターンを用いたが、接続点において複数の鈍角のみで形成されたコーナー部を用いて、入力線路部１２ａが上部電極層２３に接続されるようにパターンが形成されればよい。
【００２７】
コーナー部のパターン形状として、さらには、テーパ状に広がる形状のもの、円弧状の曲線カーブを持つ形状ものでも構わない。
【００２８】
以上説明したように、本発明の一実施形態によれば、ＭＩＭキャパシタに対して鋭角に接続する点に電流が集中することが防止できるので、ＭＩＭキャパシタの耐圧を強化することが可能である。
【００２９】
さらに、本発明の実施形態においては、ＭＩＭキャパシタのサイズやその他の配線パターンに影響をほとんど与えないため、チップサイズを変更することなくＭＩＭキャパシタの耐圧を高めることが可能である。従ってＭＭＩＣとしての信頼性を向上することが可能となる。
【００３０】
また、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。本発明の技術思想を用いる限りこれらの変形例も本発明に含まれる。
【００３１】
例えば、本実施形態においては、矩形状のＭＩＭキャパシタ１１に対してマイクロストリップ線路が接続される例を説明したが、入力線路部１２、コーナー部１４ａ、１４ｂまたは出力線路部１３ａ、１３ｂの部分においても、上部電極層２３、誘電体層２２、下部電極層２１で構成されるＭＩＭキャパシタを形成することができる。このような構成においても本実施形態と同じく、コーナー部において電流密度を低減することが可能であり、ＭＩＭキャパシタの破壊を防止することが可能である。
【符号の説明】
【００３２】
１１…ＭＩＭキャパシタ
１２、１２ａ…入力線路部
１３ａ、１３ｂ…出力線路部
１４ａ〜１４ｄ…コーナー部
２１…下部電極層
２２…誘電体層
２３…上部電極層
１００…半導体基板
【図１】
0005550457.tif 000002
【図２】
0005550457.tif 000003
【図３】
0005550457.tif 000004
【図４】
0005550457.tif 000005