(57)【特許請求の範囲】
【請求項１】
容量検出型の機械電気変換素子の製造方法であって、
基板上に、下部電極層を形成する工程と、
前記下部電極層の上に、犠牲層を形成する工程と、
前記犠牲層の上に、レジスト層を塗布してキャビティパターンを形成する工程と、
前記キャビティパターンの形成に用いられたレジスト層を含む領域の上に、絶縁層を形成した後、該レジスト層上に形成された絶縁層を該レジスト層と共に除去し、前記キャビティパターンが形成された領域以外の領域に絶縁層を形成する工程と、
前記キャビティパターンが形成された領域と前記絶縁層が形成された領域の上に、振動膜を形成する工程と、
前記振動膜を形成した後、前記キャビティパターンが形成された領域の犠牲層を除去してキャビティを形成する工程と、
を有し、
前記キャビティパターンが形成された領域以外の領域に形成される絶縁層が、前記犠牲層の厚さと同じ厚さに形成されることを特徴とする容量検出型の機械電気変換素子の製造方法。
【請求項２】
前記絶縁層が、窒化珪素、酸化珪素のうちの、少なくとも一つを含む絶縁材料で形成されることを特徴とする請求項１に記載の容量検出型の機械電気変換素子の製造方法。
【請求項３】
前記犠牲層が、電解エッチング、ウエットエッチング、ドライエッチングのうちの、いずれかのエッチングによって除去されることを特徴とする請求項１または請求項２に記載の容量検出型の機械電気変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量検出型超音波変換素子等として用いられる容量検出型の機械電気変換素子の製造方法に関する。
【背景技術】
【０００２】
近年、マイクロマシンニング工程を用いて作製される容量検出型の機械電気変換素子が盛んに研究されている。
通常の容量検出型の機械電気変換素子は、下部電極と所定の間隔を保って支持された振動膜と、該振動膜の表面に配設される上部電極とを有する。
これは、例えば、容量検出型超音波変換素子（ＣＭＵＴ：Ｃａｐａｃｉｔｉｖｅ−Ｍｉｃｒｏｍａｃｈｉｎｅｄ−Ｕｌｔｒａｓｏｎｉｃ−Ｔｒａｎｓｄｕｃｅｒ）などとして用いられる。
このような容量検出型超音波変換素子は、軽量の振動膜を用いて超音波を送信、受信し、液中及び空気中でも優れた広帯域特性を持つものが容易に得られる。
このＣＭＵＴを利用すると、従来の医療診断より高精度な診断が可能となるため、有望な技術として注目されつつある。
【０００３】
つぎに、上記容量検出型超音波変換素子の動作原理について説明する。
超音波を送信する際には、下部電極と上部電極間に、ＤＣ電圧に微小なＡＣ電圧を重畳して印加する。これにより、振動膜が振動し超音波が発生する。
超音波を受信する際には、振動膜が超音波により変形するので、変形に伴う下部電極と上部電極間の容量変化により信号を検出する。
上記した容量検出型の機械電気変換素子において、理論的な感度はその電極間の間隔（ギャップ）の平方に反比例する。
高感度な素子を作製するには、１００ｎｍ以下のギャップが必須と考えられており、近年、ＣＭＵＴのギャップは、２μｍから１００ｎｍ程度以下の狭さまでに進展している。
【０００４】
一方、容量検出型の機械電気変換素子のギャップの形成方法としては、所望の電極間隔と同等の厚さの犠牲層を設けて、該犠牲層の上部に振動膜を形成し、犠牲層を除去する方法が、一般に採用されている。
こうした技術は、例えば特許文献１等に開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第４，２６２，３９９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に記載されている犠牲層を除去する方法は、つぎのような課題を有している。
すなわち、このような方法では、エッチングの進行によりキャビティの大きさが決定されることから、複数のキャビティを形成する際に場所による犠牲層材料の膜質差などで、エッチングばらつきが発生する問題が生じる。
これらを解決するための手法の１つとして、予めキャビティとなる犠牲層について、その形状と大きさとを正確に形成し、振動膜を積層後にエッチング孔を設けて犠牲層を除去するという方法を採ることが考えられる。
しかしながら、このような方法による場合、犠牲層のパターニング後に振動膜を成膜することとなるため、犠牲層による段差が形成されている部分では、振動膜の膜厚をステップカバレージを充分に満足する膜厚以上としなければならないため、膜厚のマージン分振動膜を厚くする必要がある。振動膜の厚さが必要以上に厚いと振動特性に悪影響を与える場合があるという問題が生じる。
一方、キャビティ以外の場所では、振動膜を介して上下配線間で発生する寄生容量が、振動膜の膜厚が薄いと大きな値となり、センサーの感度に大きく影響をもたらすこととなるため、振動膜の厚さを一定以上の厚さとする必要がある。
このように振動膜の厚さの制御は、振動膜を形成する場所毎の特性に与える影響を考慮して最適な膜厚で形成する必要がある。
【０００７】
本発明は、上記課題に鑑み、寄生容量の発生を低減させて受信感度への影響を抑制することができ、プロセス設計の自由度を向上させることが可能となる容量検出型の機械電気変換素子の製造方法の提供を目的とする。
【課題を解決するための手段】
【０００８】
本発明の容量検出型の機械電気変換素子の製造方法は、
基板上に、下部電極層を形成する工程と、
前記下部電極層の上に、犠牲層を形成する工程と、
前記犠牲層の上に、レジスト層を塗布してキャビティパターンを形成する工程と、
前記キャビティパターンの形成に用いられたレジスト層を含む領域の上に、絶縁層を形成した後、該レジスト層上に形成された絶縁層を該レジスト層と共に除去し、前記キャビティパターンが形成された領域以外の領域に絶縁層を形成する工程と、
前記キャビティパターンが形成された領域と前記絶縁層が形成された領域の上に、振動膜を形成する工程と、
前記振動膜を形成した後、前記キャビティパターンが形成された領域の犠牲層を除去してキャビティを形成する工程と、を有し、
前記キャビティパターンが形成された領域以外の領域に形成される絶縁層が、前記犠牲層の厚さと同じ厚さに形成されることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、寄生容量の発生を低減させて受信感度への影響を抑制することができ、プロセス設計の自由度を向上させることが可能となる容量検出型の機械電気変換素子の製造方法を実現することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１における容量検出型の機械電気変換素子の製造方法について説明する図であり、図１（ａ）は下部電極層の形成工程を示す図。図１（ｂ）はクロム犠牲層の形成工程を示す図。図１（ｃ）はキャビティパターンを形成するフォトリソ（露光）工程を示す図。図１（ｄ）はクロムのキャビティパターン形成工程を示す図。図１（ｅ）は絶縁層の形成工程を示す図。
【図２】本発明の実施例１における容量検出型の機械電気変換素子の製造方法について説明する図であり、図２（ｆ）は図１（ｅ）に続く振動膜の成膜工程を示す図である。図２（ｇ）はエッチング孔形成のフォトリソ（露光）工程を示す図。図２（ｈ）はエッチング孔形成のフォトリソ（現像）工程を示す図。図２（ｉ）はエッチング孔形成工程を示す図。
【図３】本発明の実施例１を説明する図であり、図３（ｊ）は実施例１の電解エッチング工程を示す図。図３（ｋ）は上部電極の形成とエッチング孔の封止を行う工程を示す図。図３（ｌ）は完成した容量検出型の機械電気変換素子の平面図である。
【発明を実施するための形態】
【００１１】
本発明の構成によれば、基板上（たとえばガラス基板）に下部電極層を形成し、その上層に犠牲層となる材料を成膜し、キャビティとなるパターンにフォトリソ法を用いてエッチング形成する方法を採ることができる。
このような方法によれば、絶縁層の形成が、レジスト層を除去する前に行われる。
すなわち、キャビティパターンの形成に用いられたレジスト層を含む領域の上に、絶縁層が形成された後、該レジスト層上に形成された絶縁層を該レジスト層と共に除去され、上記絶縁層がキャビティパターンの形成された領域以外の領域に形成される。
この方法によれば、真空成膜法により絶縁層を犠牲層と同じ膜厚に成膜して、キャビティ間に隙間なく絶縁層を形成することができるため、振動膜によるステップカバレージを満足させることができ、膜厚がキャビティの厚さ以下でもステップカバレージの問題は生じない。
また、追加のフォトリソ工程を必要とすることなく絶縁層を形成することができ、振動膜となる薄膜材料の膜厚設計値に自由度が増し、安価で高感度な容量検出型の機械電気変換素子を提供することができる。
本発明において、上部電極、下部電極という表現は便宜的なものであって、第１の電極と第２の電極とが一定の間隔を隔てて容量結合するように配置されていれば良い。
【実施例】
【００１２】
以下に、本実施例について説明する。
［実施例１］
実施例１として、図１及び図２を用いて本発明を適用した実施例１における容量検出型の機械電気変換素子の製造方法について説明する。
図１及び図２には、図３（ｌ）における本実施例の完成した容量検出型の機械電気変換素子の平面図に示すＡ−Ａ’断面に関する構成が示されている。
図１（ａ）に示す工程は下部電極層の形成工程であり、この工程においてはガラス基板１１上にチタンからなる下部電極１２を、スパッタリング法により作製する。
基板は他の材料を用いて作成することも可能であり、例えば石英、サファイヤさらにシリコンでも良い。
この工程での作成条件は、好ましくは次の通りである。
真空度３×１０−５Ｐａまで引いた後、Ａｒ流量３０ｓｃｃｍで圧力０．７ＰａとしてＤＣパワー４００Ｗで２００秒間成膜して膜厚約１００ｎｍのチタンを形成する。
【００１３】
続いて、図１（ｂ）に示すクロム犠牲層の形成工程において、クロムからなる犠牲層１３をスパッタリング法により作製する。
この工程での作成条件は、好ましくは次の通りである。
真空度３×１０−５Ｐａまで引いた後、Ａｒ流量５０ｓｃｃｍで圧力０．９ＰａとしてＤＣパワー４００Ｗで５００秒間成膜して膜厚約２００ｎｍのクロムを形成する。
続いて、図１（ｃ）に示すキャビティパターンを形成するフォトリソ（露光）工程において、フォトレジスト１４（ＺＰＮ２４６４日本ゼオン（株）製）をスピナーにて約２μｍ厚に塗布する。
そして、１１０℃９０秒のプリベーク後に、所定のキャビティパターンを有するフォトマスク１５を介して紫外線１６をアライナーにて照射してから１１５℃６０秒の加熱処理を行う。
つぎに、図１（ｄ）に示すクロムのキャビティパターン形成工程において、現像液によりレジストの３０μｍΦキャビティとエッチング流路のパターン１７を形成する。
そして、１８０℃３分のポストベークを経た後、クロムエッチャント（混酸クロムエッチャント関東化学製）でエッチングを行い、水洗と乾燥を行う。
続いて、図１（ｅ）に示す絶縁層の形成工程において、二酸化珪素からなる絶縁層１８をスパッタリング法により作製する。なお、このように絶縁材料を二酸化珪素によって作製する方法以外に、窒化珪素や他の金属酸化膜材料でも作製することが可能である。
更には、ＥＢ成膜法や真空加熱蒸着法などのレジストダメージを与えない方法でも良い。
この工程での作成条件は、好ましくは次の通りである。
真空度３×１０−５Ｐａまで引いた後、Ａｒ流量５０ｓｃｃｍで圧力０．８ＰａとしてＤＣパワー３００Ｗで２５分間成膜して膜厚約２００ｎｍの二酸化珪素を形成する。その後、アセトン液中の超音波洗浄によりレジスト膜を除去する。
【００１４】
つぎに、上記レジスト膜の除去後に、図２（ｆ）に示す振動膜の成膜工程において、窒化珪素からなる振動膜１９をプラズマＣＶＤ法により作製する。
この工程での作成条件は、好ましくは次の通りである。
基板加熱温度３５０℃、ＲＦパワー３６０Ｗ、チャンバー圧力１５０Ｐａ、ＳｉＨ4ガス  ２４ｓｃｃｍ、ＮＨ3ガス  １５０ｓｃｃｍ、Ｎ2ガス  ６００ｓｃｃｍにて１０分間成膜して膜厚約１５０ｎｍの窒化珪素膜を形成する。
続いて、図２（ｇ）に示すエッチング孔形成のフォトリソ（露光）工程と、図２（ｈ）に示すエッチング孔形成のフォトリソ（現像）工程では、フォトレジスト２０（ＡＺ１５００シュプレー（株）製）をスピナーを用いて約２μｍ厚に塗布する。
そして、９０℃９０秒のプリベーク後に、所定のエッチング孔を有するフォトマスク２１を介して紫外線１６をアライナーにて照射してから現像液によりレジストの８μｍΦエッチング孔のパターン２１が形成され、１２０℃３分のポストベークを行う。
続いて、図２（ｉ）に示すエッチング孔形成工程において、窒化珪素をドライエッチング法によりエッチングしてエッチング孔を作製する。
この条件は、好ましくは次の通りである。
真空度３×１０−５Ｐａまで引いた後、ＣＦ4ガス流量  ２０ｓｃｃｍで圧力５ＰａとしてＤＣパワー１５０Ｗで２分間エッチングする。その後、アセトン液中の超音波洗浄によりレジスト膜を除去する。
【００１５】
続いて、図３（ｊ）に示す電解エッチング工程において、
クロム膜による犠牲層１３を除去し、キャビティ２３を作製する。
この工程での作成条件は、好ましくは次の通りである。
エッチング槽２４の中に２ｍｏｌの塩化ナトリウム水溶液２５が満たされており、白金の対向電極２６と銀／塩化銀の参照電極２７が配置されている。
ポテンションスタット２８にて下部電極１２にＤＣ電圧２Ｖを印加することでクロム膜の犠牲層１３が５００秒でエッチングされ、キャビティ２３が形成される。
その後、水洗、イソプロピルアルコールによる水置換、最後にフッ素系溶剤（ＨＦＥ７１００ 住友３Ｍ製）にて乾燥させる。
なお、この工程では電解エッチングによって犠牲層を除去したが、犠牲層の除去方法は、これ以外にもウエットエッチング、あるいはドライエッチング等によって行うようにしても良い。
図３（ｋ）に示す上部電極の形成とエッチング孔の封止を行う工程において、アルミ膜からなる上部電極２９を形成し、エッチング孔の封止３０をする。
この工程での作成条件は、好ましくは次の通りである。
真空度３×１０−５Ｐａまで引いた後、Ａｒ流量３０ｓｃｃｍで圧力０．７  ＰａとしてＤＣパワー３００Ｗで３００秒間成膜して、膜厚約３００ｎｍのアルミ膜を形成する。
その後、フォトリソ工程によりアルミ膜のパターニングを行う。
図３（ｌ）は完成した本発明の容量検出型の機械電気変換素子一部の平面図を示す。
本実施例で作製した容量検出型の機械電気変換素子は、振動膜を薄くすることが可能となり、キャビティ外部で発生する寄生容量も絶縁層の膜厚が増加している分、小さいので高感度な特性を実現することが可能となる。
【００１６】
［実施例２］
実施例１におけるクロム犠牲層をフォトリソにより形成後、無機ＳｉＯ２系被膜形成用塗布液（ＳＯＧ材料：東京応化工業（株）製）をスピナーにてコーティングし、１００℃１５分のプリベーク後にアセトンにてレジストを除去する。
その後４００℃３０分本焼成を行って絶縁層を形成して容量検出型の機械電気変換素子を完成させ、実施例１で作製した容量検出型の機械電気変換素子と同等の特性を得られた。
また、感光性ＳｉＯ２系被膜形成用塗布液（ＮＨＳ：アデカ（株）製）による絶縁層形成も低温プロセスとして作製可能である。
【００１７】
上記した各実施例の容量検出型の機械電気変換素子の製造方法によれば、発生する寄生容量を著しく低減でき、高感度な容量検出型超音波変換素子が可能となる。
また、セルフアライメント効果を有するリフトオフ法により絶縁層をキャビティ間に形成することができるため、その後に積層する振動膜の膜厚に対する制限を低減し、プロセス設計の自由度を向上させることができる。
そのため、広範囲な用途に適合させて容量検出型超音波変換素子等を実現することが可能となる。
また、このようなリフトオフ法によるプロセスで工数を最低限にして作製可能なことから、コストへの影響も少なく、歩留りの良い生産が可能である。
【符号の説明】
【００１８】
１１：ガラス基板
１２：下部電極
１３：犠牲層
１４：ネガ型フォトレジスト
１５：フォトマスク（キャビティエッチング流路のパターン）
１６：紫外線
１７：キャビティとエッチング流路のパターン
１８：絶縁層
１９：振動膜
２０：ポジ型フォトレジスト
２１：フォトマスク（エッチング孔のパターン）
２２：エッチング孔
２３：キャビティ
２４：エッチング槽
２５：食塩水
２６：白金対向電極
２７：Ａｇ／ＡｇＣＬ参照電極
２８：ポテンションスタット
２９：上部電極
３０：封止
【図１】
0005550330.tif 000002
【図２】
0005550330.tif 000003
【図３】
0005550330.tif 000004