(57)【特許請求の範囲】
【請求項１】
非反転入力端子および反転入力端子から入力された差動入力信号を増幅する差動増幅器であって、
差動トランジスタ対をなす第１および第２のトランジスタと、差動トランジスタ対をなす第３および第４のトランジスタと、差動トランジスタ対をなす第５および第６のトランジスタと、出力端子がそれぞれ供給電位に接続された第１および第２の電流源とを備え、
前記第１のトランジスタは、ベース端子が前記非反転入力端子に接続され、エミッタ端子が第１の誘導素子を介して前記第１の電流源の入力端子に接続されており、
前記第２のトランジスタは、ベース端子が前記反転入力端子に接続され、エミッタ端子が第２の誘導素子を介して前記第１の電流源の入力端子に接続されており、
前記第３のトランジスタは、ベース端子が前記第１のトランジスタのコレクタ端子に接続され、コレクタ端子が第１の負荷抵抗を介して電源電位に接続され、エミッタ端子が前記第２の電流源の入力端子に接続されており、
前記第４のトランジスタは、ベース端子が前記第２のトランジスタのコレクタ端子に接続され、コレクタ端子が第２の負荷抵抗を介して前記電源電位に接続され、エミッタ端子が前記第２の電流源の入力端子に接続されており、
前記第５のトランジスタは、ベース端子が前記第３のトランジスタのコレクタ端子に接続され、コレクタ端子が前記電源電位に接続され、エミッタ端子が第１の帰還抵抗を介して前記第１のトランジスタのコレクタ端子に接続されており、
前記第６のトランジスタは、ベース端子が前記第４のトランジスタのコレクタ端子に接続され、コレクタ端子が前記電源電位に接続され、エミッタ端子が第２の帰還抵抗を介して前記第２のトランジスタのコレクタ端子に接続されている
ことを特徴とする差動増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路技術に関し、特に群遅延特性の平坦性が良好な差増増幅器に関する。
【背景技術】
【０００２】
高速データ伝送を可能とする光伝送システム、光インターコネクション、パッシブオプティカルネットワーク（以下、ＰＯＮという：Passive Optical Network）システム等の光伝送システムでは、光受信器で光信号から得た電気信号を増幅する増幅器として差動増幅器を用いる。
このような光伝送回路では、広帯域の電気信号を扱うため、信号周波数によって増幅動作での時間遅れが変化しない特性、すなわち群遅延特性において良好な平坦性を持つ差動増幅器が求められる。
【０００３】
図６は、従来の差動増幅器の構成を示す回路図である。この差動増幅器５０には、差動トランジスタ対をなすトランジスタＱ１１，Ｑ１２が設けられている（例えば、非特許文献１など参照）。
【０００４】
このうち、Ｑ１１は、ベース端子が非反転入力端子ＩＴに接続され、コレクタ端子が負荷抵抗ＲＬ１を介して電源電位ＶＣＣに接続され、エミッタ端子がエミッタ抵抗ＲＥ１を介して電流源ＩＳ１の入力端子に接続されている。
また、Ｑ１２は、ベース端子が反転入力端子ＩＣに接続され、コレクタ端子が負荷抵抗ＲＬ２を介してＶＣＣに接続され、エミッタ端子がエミッタ抵抗ＲＥ２を介して電流源ＩＳ１の入力端子に接続されている。
そして、ＩＳ１の出力端子が接地電位（供給電位）ＶＥＥに接続されている。
【０００５】
したがって、Ｑ１１，ＲＬ１，ＲＥ１，ＩＳ１により、ＩＴから入力された非反転入力信号を増幅し、得られた反転出力信号を、Ｑ１１のコレクタ端子に接続された反転出力端子ＯＣへ出力する増幅回路が構成されており、Ｑ１２，ＲＬ２，ＲＥ２，ＩＳ１により、ＩＣから入力された反転入力信号を増幅し、得られた非反転出力信号を、Ｑ１２のコレクタ端子に接続された非反転出力端子ＯＴへ出力する増幅回路が構成されている。
【０００６】
図７は、従来の差動増幅器の他の構成を示す回路図である。この差動増幅器６０は、ボルテージフォロワを用いた差動増幅器であり、差動トランジスタ対をなすトランジスタＱ１１，Ｑ１２と、差動トランジスタ対をなすトランジスタＱ１３，Ｑ１４と、差動トランジスタ対をなすトランジスタＱ２１，Ｑ２２（ボルテージフォロワ）とが設けられている（例えば、非特許文献２など参照）。
【０００７】
このうち、Ｑ１１は、ベース端子が非反転入力端子ＩＴに接続され、エミッタ端子がエミッタ抵抗ＲＥ１を介して電流源ＩＳ１の入力端子に接続されている。
また、Ｑ１２は、ベース端子が反転入力端子ＩＣに接続され、エミッタ端子がエミッタ抵抗ＲＥ２を介して電流源ＩＳ１の入力端子に接続されている。
【０００８】
また、Ｑ２１は、ベース端子がＱ１１のコレクタ端子に接続され、コレクタ端子が負荷抵抗ＲＬ１を介して電源電位ＶＣＣに接続され、エミッタ端子が電流源ＩＳ２の入力端子に接続されている。
また、Ｑ２２は、ベース端子がＱ１２のコレクタ端子に接続され、コレクタ端子が負荷抵抗ＲＬ２を介してＶＣＣに接続され、エミッタ端子が電流源ＩＳ２の入力端子に接続されている。
【０００９】
また、Ｑ１３は、ベース端子がＱ２１のコレクタ端子に接続され、コレクタ端子がＶＣＣに接続され、エミッタ端子が帰還抵抗ＲＦ１を介してＱ１１のコレクタ端子に接続されている。
また、Ｑ１４は、ベース端子がＱ２２のコレクタ端子に接続され、コレクタ端子がＶＣＣに接続され、エミッタ端子が帰還抵抗ＲＦ２を介してＱ１２のコレクタ端子に接続されている。
そして、ＩＳ１，ＩＳ２の出力端子がそれぞれ接地電位（供給電位）ＶＥＥに接続されている。
【００１０】
したがって、Ｑ１１，Ｑ１３，Ｑ２１，ＲＬ１，ＲＦ１，ＲＥ１，ＩＳ１，ＩＳ２により、ＩＴから入力された非反転入力信号を増幅し、得られた反転出力信号を、Ｑ２１のコレクタ端子に接続された反転出力端子ＯＣへ出力する増幅回路が構成されており、Ｑ１２，Ｑ１４，Ｑ２２，ＲＬ２，ＲＦ２，ＲＥ２，ＩＳ１，ＩＳ２により、ＩＣから入力された反転入力信号を増幅し、得られた非反転出力信号を、Ｑ２２のコレクタ端子に接続された非反転出力端子ＯＴへ出力する増幅回路が構成されている。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】P.R.グレイ・R.G.メイヤー著、永田穣監訳、「超LSIのためのアナログ集積回路設計技術（上）」、p.181、培風館、1990年
【非特許文献２】N. Ishihara, O. Nakajima, H. Ichino, and Y. Yamauchi, Electronics Letters, Vol. 25, No. 19, 1989, P. 1317
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、このような従来技術では、配線のインダクタンスなどの回路寄生成分や増幅器そのものの性質により、高周波領域において利得が増加するピーキング現象が生じやすく、このピーキング現象により、増幅器の帯域が広がるという良い効果がある半面、位相特性が大きく変化することにより群遅延特性が損なわれるという問題点があった。
【００１３】
本発明はこのような課題を解決するためのものであり、群遅延特性において良好な平坦性を持つ差動増幅器を提供することを目的としている。
【課題を解決するための手段】
【００１５】
このような目的を達成するために、本発明にかかる差動増幅器は、非反転入力端子および反転入力端子から入力された差動入力信号を増幅する差動増幅器であって、差動トランジスタ対をなす第１および第２のトランジスタと、差動トランジスタ対をなす第３および第４のトランジスタと、差動トランジスタ対をなす第５および第６のトランジスタと、出力端子がそれぞれ供給電位に接続された第１および第２の電流源とを備え、第１のトランジスタは、ベース端子が非反転入力端子に接続され、エミッタ端子が第１の誘導素子を介して第１の電流源の入力端子に接続されており、第２のトランジスタは、ベース端子が反転入力端子に接続され、エミッタ端子が第２の誘導素子を介して第１の電流源の入力端子に接続されており、第３のトランジスタは、ベース端子が第１のトランジスタのコレクタ端子に接続され、コレクタ端子が第１の負荷抵抗を介して電源電位に接続され、エミッタ端子が第２の電流源の入力端子に接続されており、第４のトランジスタは、ベース端子が第２のトランジスタのコレクタ端子に接続され、コレクタ端子が第２の負荷抵抗を介して電源電位に接続され、エミッタ端子が第２の電流源の入力端子に接続されており、第５のトランジスタは、ベース端子が第３のトランジスタのコレクタ端子に接続され、コレクタ端子が電源電位に接続され、エミッタ端子が第１の帰還抵抗を介して第１のトランジスタのコレクタ端子に接続されており、
第６のトランジスタは、ベース端子が第４のトランジスタのコレクタ端子に接続され、コレクタ端子が電源電位に接続され、エミッタ端子が第２の帰還抵抗を介して第２のトランジスタのコレクタ端子に接続されている。
【発明の効果】
【００１６】
本発明によれば、信号周波数が高くなるにしたがって、差動増幅器の利得を低下させることができる。したがって、高周波領域で発生する過剰なピーキング現象によって劣化した群遅延特性が改善されるため、結果として、広い周波数帯域にわたって時間遅れの変動幅を抑制でき、群遅延特性において良好な平坦性を得ることができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施の形態にかかる差動増幅器の構成を示す回路図である。
【図２】第１の実施の形態にかかる差動増幅器の群遅延特性を示す説明図である。
【図３】従来の差動増幅器の出力波形図である。
【図４】第１の実施の形態にかかる差動増幅器の出力波形図である。
【図５】第２の実施の形態にかかる差動増幅器の構成を示す回路図である。
【図６】従来の差動増幅器の構成を示す回路図である。
【図７】従来の差動増幅器の他の構成を示す回路図である。
【発明を実施するための形態】
【００１８】
次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかる差動増幅器について説明する。図１は、第１の実施の形態にかかる差動増幅器の構成を示す回路図である。
【００１９】
この差動増幅器１０は、高速データ伝送を可能とする光伝送システム、光インターコネクション、パッシブオプティカルネットワーク（以下、ＰＯＮという：Passive Optical Network）システム等の光伝送システムにおいて、光信号を電気信号に変換する光受信器などのデータ通信装置で用いられる増幅器であり、非反転入力端子ＩＴと反転入力端子ＩＣとから入力された差動入力信号を増幅し、非反転出力端子ＯＴと反転出力端子ＯＣとから出力する機能を有している。
【００２０】
本実施の形態は、入力端子から入力された差動入力信号を増幅する差動トランジスタ対のエミッタ抵抗として、誘導素子（インダクタンス）を用いている。
【００２１】
次に、図１を参照して、本実施の形態にかかる差動増幅器の構成について詳細に説明する。
この差動増幅器１０には、差動トランジスタ対をなすトランジスタ（第１のトランジスタ）Ｑ１１と，トランジスタ（第２のトランジスタ）Ｑ１２と、出力端子が接地電位（供給電位）ＶＥＥに接続された電流源ＩＳ１とが設けられている。
【００２２】
このうち、Ｑ１１は、ベース端子が非反転入力端子ＩＴに接続され、コレクタ端子が負荷抵抗（第１の負荷抵抗）ＲＬ１を介して電源電位ＶＣＣに接続され、エミッタ端子が誘導素子ＬＥ１を介してＩＳ１の入力端子に接続されている。
また、Ｑ１２は、ベース端子が反転入力端子ＩＣに接続され、コレクタ端子が負荷抵抗（第２の負荷抵抗）ＲＬ２を介してＶＣＣに接続され、エミッタ端子が誘導素子ＬＥ２を介して電流源ＩＳ１の入力端子に接続されている。
【００２３】
したがって、Ｑ１１，ＲＬ１，ＬＥ１，ＩＳ１により、ＩＴから入力された非反転入力信号を増幅し、得られた反転出力信号を、Ｑ１１のコレクタ端子に接続された反転出力端子ＯＣへ出力する増幅回路が構成されており、Ｑ１２，ＲＬ２，ＬＥ２，ＩＳ１により、ＩＣから入力された反転入力信号を増幅し、得られた非反転出力信号を、Ｑ１２のコレクタ端子に接続された非反転出力端子ＯＴへ出力する増幅回路が構成されている。
【００２４】
このうち、ＬＥ１，ＬＥ２は、インピーダンスとしてｊωＬの値を有している。このため、低周波領域ではインピーダンスが小さく、高周波領域においてインピーダンスが大きくなるという特性を持っている。
したがって、このような特性を持つＬＥ１，ＬＥ２をＱ１１，Ｑ１２のエミッタ端子とＩＳ１との間に挿入されると、高周波領域においてエミッタ抵抗の値が大きくなることから、ピーキング現象とは逆に、信号周波数が高くなるにしたがって、差動増幅器の利得が低下する。
【００２５】
このため、ＬＥ１，ＬＥ２として適切なインダクタンス成分を挿入することによって、高周波領域で発生する過剰なピーキング現象によって劣化した群遅延特性が平坦化され、広い周波数帯域にわたって時間遅れの変動幅が少なくなり、群遅延特性において良好な平坦性が得られる。
【００２６】
図２は、第１の実施の形態にかかる差動増幅器の群遅延特性を示す説明図である。ここでは、差動増幅器１０へ入力される差動入力信号の周波数変化に対する時間遅れの変化量を、シミュレーションにより求めたものが示されている。横軸は差動入力信号の周波数、縦軸は入出力端子間における信号遅延時間である。
【００２７】
図６に示した従来の差動増幅器５０の群遅延特性３１と、本実施の形態にかかる差動増幅器の群遅延特性３２と比較すると、５ＭＨｚ付近から５ＧＨｚ付近までの広い周波数帯域において、群遅延特性３１より群遅延特性３２の遅延時間が短縮されているとともに、ピーキング現象が発生している３０ＧＨｚについては遅延時間が変化していない。このため、例えば実用上の周波数帯域である１００ＭＨｚから３０ＧＨｚの周波数帯域において、遅延時間の変動幅は、群遅延特性３１で１５ｐｓｅｃ程度あったが、群遅延特性３２では、約１／３の５ｐｓｅｃ程度にまで削減されている。したがって、ピーキング現象が緩和されて、広い周波数帯域において群遅延特性が平坦化されていることがわかる。
【００２８】
図３は、従来の差動増幅器の出力波形図であり、図４は、第１の実施の形態にかかる差動増幅器の出力波形図である。ここでは、異なる周波数の差動入力信号を同時に増幅した際の出力波形を、シミュレーションにより求めたものが示されている。横軸は時間、縦軸は出力信号の振幅電圧である。
図３と図４を比較すると、図３では、周波数によって差動入力信号の位相にばらつきが発生しているが、図４では、位相がほぼ一定の良好な出力波形が得られている。
【００２９】
［第１の実施の形態の効果］
このように、本実施の形態は、入力端子から入力された差動入力信号を増幅する差動トランジスタ対のエミッタ抵抗として、誘導素子を用いているので、信号周波数が高くなるにしたがって、差動増幅器の利得を低下させることができる。したがって、高周波領域で発生する過剰なピーキング現象によって劣化した群遅延特性が改善されるため、結果として、広い周波数帯域にわたって時間遅れの変動幅を抑制でき、群遅延特性において良好な平坦性を得ることができる。
【００３０】
［第２の実施の形態］
次に、図５を参照して、本発明の第２の実施の形態にかかる差動増幅器について説明する。図５は、第２の実施の形態にかかる差動増幅器の構成を示す回路図である。
本実施の形態では、差動増幅器の他の構成として、ボルテージフォロワを用いた差動増幅器２０について説明する。
【００３１】
この差動増幅器２０には、差動トランジスタ対をなすトランジスタＱ１１（第１のトランジスタ）およびトランジスタ（第２のトランジスタ）Ｑ１２と、差動トランジスタ対をなすボルテージフォロワ用のトランジスタ（第３のトランジスタ）Ｑ２１およびトランジスタ（第４のトランジスタ）Ｑ２２と、差動トランジスタ対をなすトランジスタ（第５のトランジスタ）Ｑ１３およびトランジスタ（第６のトランジスタ）Ｑ１４と、出力端子が接地電位（供給電位）ＶＥＥに接続された電流源（第１の電流源）ＩＳ１および電流源（第２の電流源）ＩＳ２とが設けられている。
【００３２】
このうち、Ｑ１１は、ベース端子が非反転入力端子ＩＴに接続され、エミッタ端子が誘導素子（第１の誘導素子）ＬＥ１を介してＩＳ１の入力端子に接続されている。
また、Ｑ１２は、ベース端子が反転入力端子ＩＣに接続され、エミッタ端子が誘導素子（第２の誘導素子）ＬＥ２を介してＩＳ１の入力端子に接続されている。
また、Ｑ２１は、ベース端子がＱ１１のコレクタ端子に接続され、コレクタ端子が負荷抵抗（第１の負荷抵抗）ＲＬ１を介して電源電位ＶＣＣに接続され、エミッタ端子がＩＳ２の入力端子に接続されている。
また、Ｑ２２は、ベース端子がＱ１２のコレクタ端子に接続され、コレクタ端子が負荷抵抗（第２の負荷抵抗）ＲＬ２を介してＶＣＣに接続され、エミッタ端子がＩＳ２の入力端子に接続されている。
【００３３】
また、Ｑ１３は、ベース端子がＱ２１のコレクタ端子に接続され、コレクタ端子がＶＣＣに接続され、エミッタ端子が帰還抵抗（第１の帰還抵抗）ＲＦ１を介してＱ１１のコレクタ端子に接続されている。
また、Ｑ１４は、ベース端子がＱ２２のコレクタ端子に接続され、コレクタ端子がＶＣＣに接続され、エミッタ端子が帰還抵抗（第２の帰還抵抗）ＲＦ２を介してＱ１２のコレクタ端子に接続されている。
【００３４】
したがって、Ｑ１１，Ｑ１３，Ｑ２１，ＲＬ１，ＲＦ１，ＲＬ１，ＩＳ１，ＩＳ２により、ＩＴから入力された非反転入力信号を増幅し、得られた反転出力信号を、Ｑ１３のコレクタ端子に接続された反転出力端子ＯＣへ出力する増幅回路が構成されており、Ｑ１２，Ｑ１４，Ｑ２２，ＲＬ２，ＲＦ２，ＲＬ２，ＩＳ１，ＩＳ２により、ＩＣから入力された反転入力信号を増幅し、得られた非反転出力信号を、Ｑ１２のコレクタ端子に接続された非反転出力端子ＯＴへ出力する増幅回路が構成されている。
【００３５】
このうち、ＬＥ１，ＬＥ２は、インピーダンスとしてｊωＬの値を有している。このため、低周波領域ではインピーダンスが小さく、高周波領域においてインピーダンスが大きくなるという特性を持っている。
したがって、このような特性を持つＬＥ１，ＬＥ２をＱ１１，Ｑ１２のエミッタ端子とＩＳ１との間に挿入されると、高周波領域においてエミッタ抵抗の値が大きくなることから、ピーキング現象とは逆に、信号周波数が高くなるにしたがって、差動増幅器の利得が低下する。
【００３６】
このため、ＬＥ１，ＬＥ２として適切なインダクタンス成分を挿入することによって、高周波領域で発生する過剰なピーキング現象によって劣化した群遅延特性が平坦化され、広い周波数帯域にわたって時間遅れの変動幅が少なくなり、群遅延特性において良好な平坦性が得られる。
【００３７】
［第２の実施の形態の効果］
このように、本実施の形態は、入力端子から入力された差動入力信号を増幅する差動トランジスタ対のエミッタ抵抗として、誘導素子を用いているので、信号周波数が高くなるにしたがって、差動増幅器の利得を低下させることができる。したがって、高周波領域で発生する過剰なピーキング現象によって劣化した群遅延特性が改善されるため、結果として、広い周波数帯域にわたって時間遅れの変動幅を抑制でき、群遅延特性において良好な平坦性を得ることができる。
【００３８】
［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
【００３９】
また、各実施の形態では、差動増幅器１０，２０をＮＰＮ型のバイポーラトランジスタで構成した場合を例として説明したが、これに限定されるものではなく、電源電位ＶＣＣと接地電位ＶＥＥの電圧値を変更して、ＰＮＰ型のバイポーラトランジスタで構成してもよい。また、バイポーラトランジスタに代えて、Ｎ型あるいはＰ型のＭＯＳＦＥＴを用いてもよい。
【符号の説明】
【００４０】
１０，２０…差動増幅器、Ｑ１１…トランジスタ（第１のトランジスタ）、Ｑ１２…トランジスタ（第２のトランジスタ）、Ｑ１３…トランジスタ（第５のトランジスタ）、Ｑ１４…トランジスタ（第６のトランジスタ）、Ｑ２１…トランジスタ（第３のトランジスタ）、Ｑ２２…トランジスタ（第４のトランジスタ）、ＬＥ１…誘導素子（第１の誘導素子）、ＬＥ２…誘導素子（第２の誘導素子）、ＲＬ１…負荷抵抗（第１の負荷抵抗）、ＲＬ２…負荷抵抗（第２の負荷抵抗）、ＩＳ１…電流源（第１の電流源）、ＩＳ２…電流源（第２の電流源）、ＲＦ１…帰還抵抗（第１の帰還抵抗）、ＲＦ２…帰還抵抗（第２の帰還抵抗）、ＩＴ…非反転入力端子、ＩＣ…反転入力端子、ＯＴ…非反転出力端子、ＯＣ…反転出力端子、ＶＣＣ…電源電位、ＶＥＥ…接地電位（供給電位）。
【図１】
0005571732.tif 000002
【図２】
0005571732.tif 000003
【図３】
0005571732.tif 000004
【図４】
0005571732.tif 000005
【図５】
0005571732.tif 000006
【図６】
0005571732.tif 000007
【図７】
0005571732.tif 000008