(57)【特許請求の範囲】
【請求項１】
基本角周波数ω０で動作する増幅回路であって、
等価出力電流源と、前記等価出力電流源の出力部に対して並列寄生容量となるドレーン−ソース間容量と、前記等価出力電流源およびドレーン出力部の間に存在し、かつ、直列寄生インダクタンスとなるドレーンインダクタンスとを有する等価回路として表現可能なトランジスタと、
前記ドレーン出力部に接続された入力部と、出力部と、前記入力部および出力部の間に設けられて各段が並列容量および直列インダクタを具備するｎ段（ｎ＝１、２、３、…）の梯子型回路とを有する高調波処理回路と、
前記高調波処理回路の出力部および接地面との間に設けられて、それぞれの共振周波数が互いに異なる２ｎ＋１個の共振器を有する共振回路部と、
前記高調波処理回路の後段に設けられた負荷抵抗と
を具備し、
前記２ｎ＋１個の共振器の共振周波数は、前記高調波処理回路の出力部を短絡した場合に前記トランジスタのドレーン出力部および前記接地面の間に形成されるｎ＋１個の極およびｎ個の零点の周波数にそれぞれ一致し、
前記２ｎ＋１個の共振器のうち、２ｎ個の共振器の共振周波数は、２次（２ω０）から２ｎ＋１次（（２ｎ＋１）ω０）の高調波の周波数にそれぞれ一致している
増幅回路。
【請求項２】
請求項１に記載の増幅回路であって、
前記２ｎ＋１個の共振器は、
直列に接続されたキャパシタ及びインダクタンスを具備し、前記高調波処理回路の出力部を短絡した場合に、前記トランジスタの等価回路における等価出力電流源の出力部および接地面の間に形成されるｎ＋１個の極およびｎ個の零点の周波数において短絡となる
増幅回路。
【請求項３】
請求項１に記載の増幅回路であって、
前記共振回路部は、前記２ｎ＋１個の共振器として、
前記高調波処理回路の出力部を短絡した場合に、前記トランジスタの等価回路における等価出力電流源の出力部および接地面の間に形成されるｎ＋１個の極およびｎ個の零点の周波数において短絡となり、前記２ｎ＋１個の共振器の共振周波数で４分の１波長とした先端開放スタブ
を具備する
増幅回路。
【請求項４】
請求項１〜３のいずれかに記載の増幅回路であって、
前記高調波処理回路の後段、かつ、前記負荷抵抗の前段に接続されて、前記基本波ω０に対応する整合回路
をさらに具備する
増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にトランジスタを用いる増幅回路に関する。
【背景技術】
【０００２】
トランジスタ出力端子から負荷側を見込んだインピーダンスが、偶数次高調波では短絡、かつ、奇数次高調波では開放、となっている場合について考える。このような場合において、偶数次高調波における出力は電流成分のみとなり、奇数次高調波における出力は電圧成分のみとなる。すなわち、高調波での消費電力が無くなる。ここでさらに、基本波における力率が−１になるように設定すると、１００％の電力効率が実現する。このような原理による増幅器は、Ｆ級増幅器として知られている。
【０００３】
これとは逆に、トランジスタ出力端子から負荷側を見込んだインピーダンスが偶数次高調波で開放、かつ、奇数次高調波で短絡、となっている場合について考える。このような場合において、偶数次高調波における出力は電圧成分のみとなり、奇数次高調波における出力は電流成分のみとなる。すなわち、高調波での消費電力が無くなる。ここでさらに、基本波における力率が−１になるように設定すると、１００％の電力効率が実現する。このような原理による増幅器は、逆Ｆ級増幅器として知られている。
【０００４】
図５は、従来技術における増幅器の構成を示す回路図である。この回路は、トランジスタ１の等価回路と、整合回路１９と、負荷抵抗１８とを具備している。トランジスタ１の等価回路は、等価出力電流源７と、ドレーン−ソース間容量８と、ドレーンインダクタ９とを具備している。
【０００５】
ここで、トランジスタ１におけるドレーン−ソース間容量８と、ドレーンインダクタ９とは、それぞれ寄生容量と、寄生インダクタとである。トランジスタ１の寄生容量や寄生インダクタンスを考慮しない場合については、例えば、特許文献１、特許文献２及び特許文献３に示されるように、無限次までの任意次数に亘って、Ｆ級および逆Ｆ級負荷回路を実現できる。
【０００６】
しかしながら、実際のトランジスタには、ドレーン−ソース間容量やドレーンインダクタなどの寄生回路素子が存在する。そして、特にマイクロ波帯やミリ波帯など、周波数が高い領域では、これらの寄生回路素子の影響が無視出来ず、負荷回路の高調波の処理次数を上げても効率が改善しないという問題があった。
【０００７】
このため、トランジスタの寄生容量および寄生インダクタンスを考慮したＦ級増幅器回路および逆Ｆ級増幅器回路の検討も行われている。非特許文献１や特許文献３には、トランジスタの寄生容量および寄生インダクタを考慮して、Ｆ級および逆Ｆ級の負荷条件を３次高調波まで実現する手法が開示されている。
【０００８】
しかし、４次高調波以上を処理する回路は知られていない。このため、実際の設計に当たっては、半導体素子に寄生回路素子が存在しないと仮定して設計し試作した後に、実験的に再調整を行わなければならなかった。この場合、多数の高調波の終端条件を同時に考慮して調整することは非常に難しい。原理的にはＦ級や逆Ｆ級の増幅回路により１００％の電力効率が達成可能であっても、現実には、マイクロ波帯における電力効率は８０％程度に留まっていた。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−２３４６２６号公報
【特許文献２】特開２００５−１１７２００号公報
【特許文献３】特開２００９−１３０４７２号公報
【非特許文献】
【００１０】
【非特許文献１】Ｙ．Ｙ  Ｗｏｏ，  ｅｔ  ａｌ．，  “Ａｎａｌｙｓｉｓ  ａｎｄ  Ｅｘｐｅｒｉｍｅｎｔｓ  ｆｏｒ  Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｃｌａｓｓ−Ｆ  ａｎｄ  ｉｎｖｅｒｓｅ  Ｃｌａｓｓ−Ｆ  ｐｏｗｅｒ  ａｍｐｌｉｆｉｅｒ”，  ＩＥＥＥ  Ｔｒａｎｓ．  Ｍｉｃｒｏｗａｖｅ  Ｔｈｅｏｒｙ  ａｎｄ  Ｔｅｃｈｎｉｑｕｅｓ，  ｖｏｌ．５４，  ｎｏ．５，  ｐｐ．１９６９−１９７４，  Ｍａｙ  ２００６
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、無視することが出来ない寄生容量や寄生インダクタンスを有するトランジスタを用いながら、４次以上の次数に亘ってＦ級または逆Ｆ級の負荷条件を満たす増幅回路を提供することにある。
【課題を解決するための手段】
【００１２】
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１３】
本発明における増幅回路は、基本角周波数ω０で動作する。この増幅回路は、トランジスタ（１）と、高調波処理回路（２）と、共振回路部（３）と、負荷抵抗（１８）とを具備する。ここで、トランジスタ（１）は、等価出力電流源（７）と、等価出力電流源（７）の出力部（６）に対して並列寄生容量となるドレーン−ソース間容量（８）と、等価出力電流源（７）およびドレーン出力部（４）の間に存在し、かつ、直列寄生インダクタンスとなるドレーンインダクタンス（９）とを有する等価回路として表現可能である。高調波処理回路（２）は、ドレーン出力部（４）に接続された入力部（４）と、出力部（５）と、入力部（４）および出力部（５）の間に設けられて各段が並列容量および直列インダクタを具備するｎ段（ｎ＝１、２、３、…）の梯子型回路（１０〜１３）とを有する。共振回路部（３）は、高調波処理回路（２）の出力部（５）および接地面の間に設けられて、それぞれの共振周波数が互いに異なる２ｎ＋１個の共振器（１４−１〜１４−５）を有する。負荷抵抗（１８）は、高調波処理回路（２）の後段に設けられている。２ｎ＋１個の共振器（１４−１〜１４−５）の共振周波数は、高調波処理回路（２）の出力部（５）を短絡した場合にトランジスタ（１）のドレーン出力部（４）および接地面との間に形成されるｎ＋１個の極およびｎ個の零点の周波数にそれぞれ一致している。２ｎ＋１個の共振器（１４−１〜１４−５）のうち、２ｎ個の共振器の共振周波数は、２次（２ω０）から２ｎ＋１次（（２＋１）ω０）の高調波の周波数にそれぞれ一致している。
【００１４】
本発明の増幅回路では、複数の共振周波数を有する共振回路部を、高周波処理回路部の後段に設ける。ここで、複数（２ｎ＋１個）の共振周波数はそれぞれ、共振回路部を短絡したときに、トランジスタの等価出力電流源出力端子と接地面との間に形成される極と零点の周波数に一致している。この内２ｎ個の共振周波数は、Ｆ級あるいは逆Ｆ級増幅器の動作に必要な各高調波と一致しており、残りの１つは、増幅器動作と無関係な周波数（擬似共振周波数と呼ぶことにする）となり、トランジスタの寄生容量と寄生インダクタンスならびに設計事項として設定された他のｎ−１個の共振周波数を用いて、例えばｎ＝２の時は後述する数式８で表される。
【発明の効果】
【００１５】
本発明の増幅回路では、無視することが出来ない寄生容量や寄生インダクタンスを有するトランジスタを用いても、４次以上の次数に亘ってＦ級または逆Ｆ級の負荷条件を満たすことができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の第１の実施形態における増幅回路の構成を示す回路図である。
【図２】図２は、図１において、出力端子５を短絡した場合に、トランジスタ部１の等価出力電流源７から負荷側を見た等価回路である。
【図３】図３は、本発明の第２の実施形態における増幅回路の構成を示す回路図である。
【図４】図４は、本発明の第３の実施形態における増幅回路の構成を示す回路図である。
【図５】図５は、従来技術における増幅器の構成を示す回路図である。
【発明を実施するための形態】
【００１７】
添付図面を参照して、本発明における増幅回路を実施するための形態を以下に説明する。
【００１８】
（第１の実施形態）
図１は、本発明の第１の実施形態における増幅回路の構成を示す回路図である。この増幅回路は、トランジスタ部１と、高調波処理回路部２と、共振回路部３と、任意の負荷抵抗１８（ＲＬ）とを具備する。
【００１９】
トランジスタ部１と、高調波処理回路部２と、共振回路部３と、任意の負荷抵抗１８（ＲＬ）とは、この順番に直列に接続されている。
【００２０】
トランジスタ部１について説明する。トランジスタ部１は、トランジスタを、その等価回路として表している。このトランジスタの等価回路には、等価出力電流源７と、ドレーン−ソース間容量８（Ｃ０）と、ドレーンインダクタ９（Ｌ０）とが介在している。ここで、ドレーン−ソース間容量８（Ｃ０）は、等価出力電流源７における出力部６に対する並列寄生容量である。ドレーンインダクタ９（Ｌ０）は、等価出力電流源７とドレーン出力部４との間に存在する直列寄生インダクタンスである。
【００２１】
トランジスタ部１の各構成要素間の接続関係について説明する。ドレーン出力部４は、ドレーンインダクタ９（Ｌ０）における一方の端部に接続されている。ドレーンインダクタ９（Ｌ０）における他方の端部は、ドレーン−ソース間容量８（Ｃ０）における一方の端部と、等価出力電流源７における一方の出力部６とに接続されている。ドレーン−ソース間容量８（Ｃ０）における他方の端部と、等価出力電流源７における他方の端子とは、接地されている。
【００２２】
高調波処理回路部２について説明する。高調波処理回路部２は、入力部４と、第１および第２のキャパシタ１０（Ｃ１）、１２（Ｃ２）と、第１および第２のインダクタ１１（Ｌ１）、１３（Ｌ２）と、出力部５とを具備する。なお、高調波処理回路部２の入力部４と、トランジスタ部１のドレーン出力部４とは直接的に接続されているので、同じ番号４で表すことにする。
【００２３】
高調波処理回路部２における各構成要素間の接続関係について説明する。入力部４は、第１のキャパシタ１０（Ｃ１）における一方の端部と、第１のインダクタ１１（Ｌ１）における一方の端部とに接続されている。第１のインダクタ１１（Ｌ１）における他方の端部は、第２のキャパシタ１２（Ｃ２）における一方の端部と、第２のインダクタ１３（Ｌ２）における一方の端部とに接続されている。第２のインダクタ１３（Ｌ２）における他方の端部は、出力部５に接続されている。第１および第２のキャパシタ１０（Ｃ１）、１２（Ｃ２）のそれぞれにおける他方の端部は、接地されている。
【００２４】
言い換えると、第１のキャパシタ１０（Ｃ１）および第１のインダクタ１１（Ｌ１）は、第１の一段逆Ｌ回路として動作する。同様に、第２のキャパシタ１２（Ｃ２）および第２のインダクタ１３（Ｌ２）は、第２の一段逆Ｌ回路として動作する。高調波処理回路部２において、第２の一段逆Ｌ回路は、第１の一段逆Ｌ回路に従属して接続されている。
【００２５】
共振回路部３について説明する。共振回路部３は、入力部５と、第１〜第５の共振器１４−１〜１４−５を具備する。これら第１〜第５の共振器１４−１〜１４−５は、第１〜第５のキャパシタ（Ｃ０１〜Ｃ０５）と、第１〜第５のインダクタ（Ｌ０１〜Ｌ０５）とをそれぞれ具備する。なお、共振回路部３における入力部５と、高周波処理回路部２における出力部５とは、直接的に接続されているので、同じ番号５で表すことにする。
【００２６】
共振回路部３における各構成要素間の接続関係について説明する。第１〜第５のキャパシタ（Ｃ０１〜Ｃ０５）のそれぞれにおける一方の端部は、入力部５に接続されている。第１〜第５のキャパシタ（Ｃ０１〜Ｃ０５）のそれぞれにおける他方の端部は、第１〜第５のインダクタ（Ｌ０１〜Ｌ０５）のそれぞれにおける一方の端部に接続されている。第１〜第５のインダクタ（Ｌ０１〜Ｌ０５）のそれぞれにおける他方の端部は、接地されている。
【００２７】
言い換えると、共振回路部３では、直列に接続されたキャパシタとインダクタによって決定される共振周波数を有する共振器が、５つ並列に接続されている。ここで、５つの共振器のそれぞれにおける共振周波数は、それぞれ異なっている（ただし、トランジスタの寄生回路素子に由来する零点または極が、増幅器の動作高調波と一致する場合（縮退）もあり得るが、これは稀有な望ましい状態である。この場合並列共振器の数は２ｎ個で良いことになる）。
【００２８】
負荷抵抗１８（ＲＬ）における一方の端部は、共振回路部３の入力部５に接続されている。負荷抵抗１８（ＲＬ）における他方の端部は、接地されている。
【００２９】
これらの共振器１４−１〜１４−５における共振時の零インピーダンスにより、高周波処理回路部２の出力部５が短絡する。したがって、これらの共振器１４−１〜１４−５における共振周波数がそれぞれ異なれば、複数の所望動作周波数においてこの短絡条件が実現する。
【００３０】
上述したとおり、高周波処理回路部２の出力部５と、接地面との間には、負荷抵抗１８（ＲＬ）が接続されている。この負荷抵抗１８（ＲＬ）から、基本角周波数ω０の出力信号を取り出すことができる。高周波処理回路部２の出力端子５を短絡した場合に、トランジスタ部１の出力部４と、接地面との間に、ｎ＋１個の極およびｎ個の零点が形成される。ここで、共振器の共振角周波数が、これらｎ＋１個の極およびｎ個の零点の周波数に各々一致するように、設定する。同時に、５個の共振器１４−１〜１４−５のうち４個の共振器の共振角周波数が、２次（２ω０）から５次（５ω０）の高調波とそれぞれ一致するように設定する。また、残りの１つの共振器における共振角周波数が、トランジスタの寄生回路素子に起因する擬似共振角周波数と一致するように設定する。
【００３１】
図２は、図１において、出力端子５を短絡した場合に、トランジスタ部１の等価出力電流源７から負荷側を見た等価回路である。この等価回路は、等価出力電流源７の出力部６と、第１〜第３のキャパシタ８（Ｃ０）、１０（Ｃ１）、１２（Ｃ２）と、第１〜第３のインダクタ９（Ｌ０）、１１（Ｌ１）、１３（Ｌ２）とを具備する。
【００３２】
出力部６は、第１のキャパシタ８（Ｃ０）における一方の端部と、第１のインダクタ９（Ｌ０）における一方の端部とに接続されている。第１のインダクタ９（Ｌ０）における他方の端部は、第２のキャパシタ１０（Ｃ１）における一方の端部と、第２のインダクタ１１（Ｌ１）における一方の端部とに接続されている。第２のインダクタ１１（Ｌ１）における他方の端部は、第３のキャパシタ１２（Ｃ２）における一方の端部と、第３のインダクタ１３（Ｌ２）における一方の端部とに接続されている。第１〜第３のキャパシタ８（Ｃ０）、１０（Ｃ１）、１２（Ｃ２）のそれぞれにおける他方の端部と、第３のインダクタ１３（Ｌ２）における他方の端部とは、接地されている。
【００３３】
図２の回路における入力アドミタンスＹ（ｓ）を求めると、次の（１）式が得られる。
【数１】
0005408616.tif 000002
ここで、
ｓ＝ｊω
である。
【００３４】
その一方で、図２の回路は、純リアクタンス１端子対回路網である。一般的に、純リアクタンス１端子対回路網のアドミタンス特性は、次の（２）式のように示すことが出来る。
【数２】
0005408616.tif 000003
ここで、（１）式におけるＹ（ｓ）と、（２）式におけるＹ（ｓ）は、同一の回路のアドミタンスを示す。
【００３５】
（２）式において、ω１、ω３、ω５は、アドミタンス関数の分子が零になる角周波数であり、すなわち、インピーダンス関数の極を表す。同様に、（２）式において、ω２、ω４は、アドミタンス関数の分母が零になる角周波数であり、すなわち、インピーダンス関数の零点を表している。
【００３６】
また、（２）式において、
Ｍ＝ａ６／ｂ５
である。
【００３７】
あらかじめ、（２）式により等価出力電流源７から負荷側を見込んだ各高調波のインピーダンスを零あるいは無限大（極）に設定して、すなわちアドミタンスを無限大（インピーダンスの零に対応）あるいは零（インピーダンスの極に対応）に設定して、Ｆ級あるいは逆Ｆ級の負荷条件を指定する。同時に、Ｆ級や逆Ｆ級動作と無関係の極をＣ０、Ｌ０の寄生回路素子により発生させる。こうすることにより、トランジスタの寄生回路素子を取り込んだ状態で、等価出力電流源７から負荷側を見た周波数特性を理想的なＦ級、あるいは逆Ｆ級とすることが出来る。
【００３８】
例えば、ω０を基本波角周波数とし、（２）式において、ω２＝２ω０、ω４＝４ω０を零点としω３＝３ω０、ω５＝５ω０を極とする。こうすることにより、トランジスタの寄生回路素子の影響をも考慮しつつ、４次までの高調波を処理できる完全なＦ級増幅負荷回路が得られる。このときω１はトランジスタ寄生素子に起因する擬似共振角周波数となる。
【００３９】
そこで、（２）式の第３項において分子を分母で割ることで商と剰余式を得て、この剰余式において分子を分母で割る。この操作を繰り返すことにより、次の（３）式に示されるように、連分数で表現された式が得られる。
【数３】
0005408616.tif 000004
ここで、ａ、ｂ、ｃ、ｄ、ｅ、Ｋ１、Ｋ２は、次の（４）式、（５）式のように定義される。
【数４】
0005408616.tif 000005
【数５】
0005408616.tif 000006
【００４０】
上記に得られた（３）式と、前述した（１）式において、各係数を比較することで、トランジスタの寄生回路素子まで考慮しつつ、４次までの高調波処理を行うことが出来る完全なＦ級負荷回路を実現することができる。回路パラメータのそれぞれは、より具体的には、次の（６）式のように求められる。
【数６】
0005408616.tif 000007
【００４１】
上記の（６）式および（４）式より、次の（７）式が得られる。
【数７】
0005408616.tif 000008
【００４２】
擬似共振角周波数ω１は、Ｆ級増幅器の設計事項である２つの零点および２つの極ならびにトランジスタの寄生容量（Ｃ０）および寄生インダクタンス（Ｌ０）を用いて、次の（８）式のように表すことが出来る。
【数８】
0005408616.tif 000009
【００４３】
一方、ω０を基本波角周波数とし、上記の（２）式においてω１＝２ω０、ω３＝４ω０を極とし、ω２＝３ω０、ω４＝５ω０を零点とし、ω５を擬似共振周波数とおくと、トランジスタの寄生回路素子を考慮して４次までの高調波を処理する完全な逆Ｆ級増幅回路を得ることが出来る。逆Ｆ級増幅器の場合も、高調波処理次数は４次に限らず、４次以上の任意次数まで処理できる完全逆Ｆ負荷回路が得られる。
【００４４】
（第２の実施形態）
図３は、本発明の第２の実施形態における増幅回路の構成を示す回路図である。本実施形態における増幅回路の構成は、本発明の第１の実施形態における増幅回路に次の変更を加えたものに等しい。すなわち、本実施形態における増幅回路は、本発明の第１の実施形態における増幅回路に基本波インピーダンス整合回路１９を追加し、かつ、負荷抵抗１８の接続位置を、高周波処理回路部の出力部から、基本波インピーダンス整合回路１９の出力部に変更したものである。
【００４５】
インピーダンス整合回路１９の構成例について説明する。図３に示されるように、インピーダンス整合回路１９は、インダクタンス２０と、キャパシタ２１とを具備する。インダクタンス２０における一方の端部は、高周波処理回路部２の出力部５に接続されている。インダクタンス２０における他方の端部は、キャパシタ２１における一方の端部に接続されている。キャパシタ２１における他方の端部は、接地されている。すなわち、この構成例において、インピーダンス整合回路１９は、インダクタンスとキャパシタを用いた一段のフィルタ回路である。
【００４６】
インダクタンス２０とキャパシタ２１との接続部は、基本波インピーダンス整合回路１９の出力部に相当する。インダクタンス２０とキャパシタ２１との接続部には、負荷抵抗１８が接続されている。
【００４７】
なお、上記に説明したインピーダンス整合回路１９の構成例は、あくまでも一例であって、多段のフィルタ回路や分布定数回路であっても良い。
【００４８】
本実施形態における増幅回路のその他の構成、構成要素間の接続関係、動作などは、全て本発明の第１の実施形態で説明した内容と同じであるので、さらなる詳細な説明を省略する。
【００４９】
基本波インピーダンス整合回路１９を用いて基本波のインピーダンス整合を実施すると、基本波の力率を−１により近づけることができる。
【００５０】
（第３の実施形態）
図４は、本発明の第３の実施形態における増幅回路の構成を示す回路図である。本実施形態における増幅回路の構成は、本発明の第２の実施形態における増幅回路に次の変更を加えたものに等しい。すなわち、本発明の第２の実施形態では、共振回路部３が複数の共振器１４−１〜１４−５を具備しているのに対して、本実施形態では、共振回路部３が複数の先端開放スタブ２３〜２７を具備している。複数の先端開放スタブ２３〜２７は、複数の共振器１４−１〜１４−５に対応しており、これら複数の共振器１４−１〜１４−５と同じ機能を有する。
【００５１】
複数のスタブ２３〜２７のそれぞれにおける端部は、共振回路部３の入力部に接続されている。これら複数の先端開放スタブ２３〜２７のそれぞれにおける長さは、所望の共振周波数に対応する４分の１波長に基づいて設定されている。したがって、本実施形態における共振回路部３は、本発明の第２の実施形態における共振回路部３と同様に動作する。これら複数の先端開放スタブ２３〜２７は、例えば、特許文献１の図２などに記載された従来技術と同様に形成されても良いが、接続部において所望の複数の共振周波数で短絡させられれば他の方法で形成されても構わないことは言うまでも無い。
【００５２】
本実施形態における増幅回路のその他の構成、構成要素間の接続関係、動作などは、全て本発明の第２の実施形態で説明した内容と同じであるので、さらなる詳細な説明を省略する。
【００５３】
なお、本発明の第１〜第３の実施形態は、技術的な矛盾が生じない範囲において、あらゆる組み合わせが可能である。例えば、本発明の第３の実施形態による増幅回路では、基本波インピーダンス整合回路（１９）の存在は必ずしも必要ではなく、省略可能である。すなわち、本発明の第１の実施形態による共振回路部（３）を、本発明の第３の実施形態による共振回路部（３）と取り替えても、本発明の課題は実現される。また、本発明の第１及び第２の実施の形態では、共振回路部３は４個の共振器１４−１〜１４−５を備えていると説明したが、共振回路部３は２個以上の共振器を備えていればよく、これにより、上述した効果と同一の効果を奏する。また、ここまでｎ＝２の場合について説明したが、ｎ＝１、２、３、…などいかなる正整数であっても良く、例えばｎ＝３以上で共振器の数が６個ないし７個以上であっても構わないことは言うまでもない。
【符号の説明】
【００５４】
１  トランジスタ部
２  高周波処理回路部
３  共振回路部
４  ドレーン出力部、高周波処理回路部の入力部
５  高周波処理回路部の出力部、共振回路部の入力部
６  等価出力電流源の出力部
７  等価出力電流源
８  ドレーン−ソース間容量
９  ドレーンインダクタ
１０  キャパシタ
１１  インダクタ
１２  キャパシタ
１３  インダクタ
１４−１〜１４−５  共振器
１８  負荷抵抗
１９  基本波インピーダンス整合回路
２０  インダクタ
２１  キャパシタ
２３〜２７  先端開放スタブ
【図１】
0005408616.tif 000010
【図２】
0005408616.tif 000011
【図３】
0005408616.tif 000012
【図４】
0005408616.tif 000013
【図５】
0005408616.tif 000014