(57)【特許請求の範囲】
【請求項１】
フリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第１のスイッチング素子と、
前記第１のスイッチング素子と直列接続する逆耐圧を有する第１の逆阻止スイッチング素子と、
前記第１のスイッチング素子と前記第１の逆阻止スイッチング素子を収納した第１のパッケージと、
前記第１のパッケージの上面に配置され前記第１のスイッチング素子の高電位側と接続する高電位側端子（Ｃ１１）と、
前記第１のパッケージの上面に配置される前記第１の逆阻止スイッチング素子の低電位側と接続する第１の中間電位補助端子（Ｍ１１）と、
前記第１のパッケージの上面に配置され前記第１のスイッチング素子と前記第１の逆阻止スイッチング素子とに接続する第１の接続端子（Ｑ１１）と、
を有することを特徴とする半導体モジュール。
【請求項２】
逆耐圧を有する第２の逆阻止スイッチング素子と、
前記第２の逆阻止スイッチング素子と直列接続しフリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第２のスイッチング素子と、
前記第２の逆阻止スイッチング素子と前記第２のスイッチング素子を収納した第２のパッケージと、
前記第２のパッケージの上面に配置され前記第２の逆阻止スイッチング素子の高電位側と接続する第２の中間電位補助端子（Ｍ２２）と、
前記第２のパッケージの上面に配置され前記第２のスイッチング素子の低電位側と接続する低電位側端子（Ｅ２２）と、
前記第２のパッケージの上面に配置され前記第２の逆阻止スイッチング素子と前記第２のスイッチング素子とに接続する第２の接続端子（Ｑ２２）と、
を有することを特徴とする半導体モジュール。
【請求項３】
前記第１のスイッチング素子は、逆耐圧を有さない絶縁ゲートバイポーラトランジスタであり、
前記第１の逆阻止スイッチング素子は、逆耐圧を有する逆阻止絶縁ゲートバイポーラトランジスタであり、前記高電位側がコレクタであり、前記低電位側がエミッタであることを特徴とする請求項１に記載の半導体モジュール。
【請求項４】
前記第２のスイッチング素子は、逆耐圧を有さない絶縁ゲートバイポーラトランジスタであり、
前記第２の逆阻止スイッチング素子は、逆耐圧を有する逆阻止絶縁ゲートバイポーラトランジスタであり、前記高電位側がコレクタであり、前記低電位側がエミッタであることを特徴とする請求項２に記載の半導体モジュール。
【請求項５】
３レベルインバータの上アーム側となる第１の半導体モジュールと、前記３レベルインバータの下アーム側となる第２の半導体モジュールの一対の組からなる上下アームキットであって、
前記第１の半導体モジュールは、
フリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第１のスイッチング素子と、
前記第１のスイッチング素子と直列接続する逆耐圧を有する第１の逆阻止スイッチング素子と、
前記第１のスイッチング素子と前記第１の逆阻止スイッチング素子を収納した第１のパッケージと、
前記第１のパッケージの上面に配置され前記第１のスイッチング素子の高電位側と接続する高電位側端子（Ｃ１１）と、
前記第１のパッケージの上面に配置される前記第１の逆阻止スイッチング素子の低電位側と接続する第１の中間電位補助端子（Ｍ１１）と、
前記第１のパッケージの上面に配置され前記第１のスイッチング素子と前記第１の逆阻止スイッチング素子とに接続する第１の接続端子（Ｑ１１）と、
を有し、
前記第２の半導体モジュールは、
逆耐圧を有する第２の逆阻止スイッチング素子と、
前記第２の逆阻止スイッチング素子と直列接続しフリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第２のスイッチング素子と、
前記第２の逆阻止スイッチング素子と前記第２のスイッチング素子を収納した第２のパッケージと、
前記第２のパッケージの上面に配置され前記第２の逆阻止スイッチング素子の高電位側と接続する第２の中間電位補助端子（Ｍ２２）と、
前記第２のパッケージの上面に配置され前記第２のスイッチング素子の低電位側と接続する低電位側端子（Ｅ２２）と、
前記第２のパッケージの上面に配置され前記第２の逆阻止スイッチング素子と前記第２のスイッチング素子とに接続する第２の接続端子（Ｑ２２）と、
を有する、
ことを特徴とする上下アームキット。
【請求項６】
第１の半導体モジュールと、第２の半導体モジュールと、を含む上下アームキットであって、
前記第１の半導体モジュールは、
フリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第１のスイッチング素子と、
前記第１のスイッチング素子と直列接続する逆耐圧を有する第１の逆阻止スイッチング素子と、
前記第１のスイッチング素子と前記第１の逆阻止スイッチング素子を収納した第１のパッケージと、
前記第１のパッケージの上面に配置され前記第１のスイッチング素子の高電位側と接続する高電位側端子（Ｃ１１）と、
前記第１のパッケージの上面に配置される前記第１の逆阻止スイッチング素子の低電位側と接続する第１の中間電位補助端子（Ｍ１１）と、
前記第１のパッケージの上面に配置され前記第１のスイッチング素子と前記第１の逆阻止スイッチング素子とに接続する第１の接続端子（Ｑ１１）と、
を有し、
前記第２の半導体モジュールは、
逆耐圧を有する第２の逆阻止スイッチング素子と、
前記第２の逆阻止スイッチング素子と直列接続しフリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第２のスイッチング素子と、
前記第２の逆阻止スイッチング素子と前記第２のスイッチング素子を収納した第２のパッケージと、
前記第２のパッケージの上面に配置され前記第２の逆阻止スイッチング素子の高電位側と接続する第２の中間電位補助端子（Ｍ２２）と、
前記第２のパッケージの上面に配置され前記第２のスイッチング素子の低電位側と接続する低電位側端子（Ｅ２２）と、
前記第２のパッケージの上面に配置され前記第２の逆阻止スイッチング素子と前記第２のスイッチング素子とに接続する第２の接続端子（Ｑ２２）と、
を有し、
前記第１の接続端子（Ｑ１１端子）と、前記第２の接続端子（Ｑ２２端子）と、を第１の接続導体で接続し、前記第１の半導体モジュールの中間電位補助端子（Ｍ１１端子）と前記第２の半導体モジュールの中間電位補助端子（Ｍ２２端子）と、を第２の接続導体で接続する、
ことを特徴とする上下アームキット。
【請求項７】
請求項５に記載の上下アームキットを３個並列配置し、
前記第１の半導体モジュールの前記高電位側端子（Ｃ１１端子）同士を第３の接続導体で接続し、前記第２の半導体モジュールの低電位側端子（Ｅ２２端子）同士を第４の接続導体で接続し、各前記第１の半導体モジュールの中間電位補助端子（Ｍ１１）と各前記第２の半導体モジュールの中間電位補助端子（Ｍ２２）同士を第５の接続導体で接続し、前記第３の接続導体と前記第５の接続導体に第１の直流電源の正極と負極をそれぞれ接続し、前記第５の接続導体と前記第４の接続導体に第２の直流電源の正極と負極をそれぞれ接続し、各前記第１の半導体モジュールの第１の接続端子（Ｑ１１）と各前記第２の半導体モジュールの第２の接続端子（Ｑ２２）を各々第６の接続導体で接続し、該３個の第６の接続導体を出力端子であるＵ端子、Ｖ端子、Ｗ端子とする、
ことを特徴とする３レベルインバータ。
【請求項８】
請求項６に記載の上下アームキットを３個並列配置し、
前記３個の第１の接続導体に３レベルインバータの出力端子であるＵ端子、Ｖ端子、Ｗ端子をそれぞれ接続し、前記第２の接続導体同士を接続して中間電位端子（Ｍ端子）とし、前記第１半導体モジュールの高電位側端子同士と第１の直流電源の正極を第３の接続導体（Ｐ端子）を介して接続し、該第１の直流電源の負極を前記中間電位端子（Ｍ端子）に接続し、前記第２半導体モジュールの低電位側端子同士と第２の直流電源の負極を第４の接続導体（Ｎ端子）を介して接続し、該第２の直流電源の正極を前記中間電位端子（Ｍ端子）に接続する、
ことを特徴とする３レベルインバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体モジュール、この半導体モジュールで構成される上下アームキットおよびこの上下アームキットで構成される３レベルインバータに関する。
【背景技術】
【０００２】
図１３は、従来の技術を用いた直流から交流に変換する３レベルインバータの回路図である。
図１３において、図中の符号の５１，５２が直列に接続された直流電源で、正極電位をＰ、負極電位をＮ、中性点電位をＭとしている。直流電源５１，５２を交流電源システムより構成する場合は、図示していないダイオード整流器と大容量の電解コンデンサなどを用いて構成することが可能である。【０００３】
正極電位Ｐと負極電位Ｎとの間には、ダイオードを逆並列接続した絶縁ゲートバイポーラトランジスタ（以下ＩＧＢＴという）の直列接続回路が３相分接続されている。即ち、Ｕ相用の直列接続回路６０はダイオードＤ１を逆並列接続したＩＧＢＴ（Ｔ１）からなる上アームとダイオードＤ２を逆並列接続したＩＧＢＴ（Ｔ２）からなる下アームとの直列接続回路で、Ｖ相用の直列接続回路６１はダイオードＤ３を逆並列接続したＩＧＢＴ（Ｔ３）からなる上アームとダイオードＤ４を逆並列接続したＩＧＢＴ（Ｔ４）からなる下アームとの直列接続回路で、Ｗ相用の直列接続回路６２はダイオードＤ５を逆並列接続したＩＧＢＴ（Ｔ５）からなる上アームとダイオードＤ６を逆並列接続したＩＧＢＴ（Ｔ６）からなる下アームとの直列接続回路で、それぞれ構成されている。【０００４】
各相の直列接続回路の上アームと下アームの直列接続点と直流中性点電位Ｍとの間には、ダイオードを逆並列接続したＩＧＢＴを逆直列接続した交流スイッチが接続されている。即ち、Ｕ相用の直列接続回路６０の直列接続点と直流電源の中性点Ｍとの間には、ダイオード８２を逆並列接続したＩＧＢＴ８１からなるＩＧＢＴモジュール６３のエミッタとダイオード８４を逆並列接続したＩＧＢＴ８３からなるＩＧＢＴモジュール６４のエミッタとが接続された構成の交流スイッチが、Ｖ相用の直列接続回路６１の直列接続点と直流電源の中性点Ｍとの間には、ダイオード８６を逆並列接続したＩＧＢＴ８５からなるＩＧＢＴモジュール６５のエミッタとダイオード８８を逆並列接続したＩＧＢＴ８７からなるＩＧＢＴモジュール６６のエミッタとが接続された構成の交流スイッチが、Ｗ相用の直列接続回路６２の直列接続点と直流電源の中性点Ｍとの間には、ダイオード９０を逆並列接続したＩＧＢＴ８９からなるＩＧＢＴモジュール６７のエミッタとダイオード９２を逆並列接続したＩＧＢＴ９１からなるＩＧＢＴモジュール６８のエミッタとが接続された構成の交流スイッチが、それぞれ接続されている。また、各直列接続回路６０、６１、６２の直列接続点は交流出力となり、各々フィルタ用リアクトル７１、７２、７３を介して負荷７４に接続される。【０００５】
本回路構成とすることで、各直列接続回路６０、６１、６２の直列接続点は、正極電位Ｐ、負極電位Ｎ、および中性点電位Ｍを出力することが可能となるため、３レベルのインバータ出力となる。図１４に出力電圧（Ｖｏｕｔ）波形例を示す。２レベルタイプのインバータに対して、３つの電圧レベルを持った低次の高調波成分の少ない交流電圧が出力されることが特徴であり、フィルタ用リアクトル（出力フィルタ）７１〜７３の小型化が可能となる。【０００６】
つぎに、特許文献１に記載されている従来の３レベルインバータについて図１５を用いて説明する。
図１５は、３レベルインバータの交流スイッチを含んだ上下アーム１相分の構成図であり、（ａ）は回路図、（ｂ）は半導体モジュールの斜視図である。【０００７】
図１５（ｂ）に示す半導体モジュール４０は、図１５（ａ）に示すように２個の逆阻止ＩＧＢＴ５４，５５を逆並列にした交流スイッチ５３と２個のＩＧＢＴ（Ｔ１，Ｔ２）が収納されている。【０００８】
図１６は、半導体モジュールの模式的な断面図である。この半導体モジュール４０は、パワー半導体チップ４３（図１５の符号で示すＴ１，Ｔ２，Ｄ１，Ｄ２，５４，５５）を放熱用金属ベース４１上の絶縁基板４２上に実装し、外部へ導出するための金属端子４４をパッケージ４５の上面に露出し、パッケージ４５の内部は樹脂４６が充填されている。【０００９】
この半導体モジュール４０は、電圧形の３レベルインバータに適用される。この半導体モジュール４０は、直列接続回路６０の正極端子（Ｐ端子）にコレクタ端子Ｃ１が接続されるダイオードＤ１を逆並列接続した第１のＩＧＢＴ（Ｔ１）と、この第１のＩＧＢＴ（Ｔ１）のエミッタにコレクタが接続され直列接続回路６０の負極端子（Ｎ端子）にエミッタ端子Ｅ２が接続されるダイオードＤ２が逆並列接続した第２のＩＧＢＴ（Ｔ２）からなる。【００１０】
また、第１のＩＧＢＴ（Ｔ１）のエミッタにコレクタが接続する第１の逆阻止型ＩＧＢＴ５４と、第１の逆阻止ＩＧＢＴ５４に逆並列接続される第２の逆阻止ＩＧＢＴ５５で構成される交流スイッチ５３からなる。【００１１】
前記のダイオードＤ１が逆並列した第１のＩＧＢＴ（Ｔ１）と第２のＩＧＢＴ（Ｔ２）で直列接続回路６０が構成され、直列接続回路６０の正極端子（Ｐ端子）が第１のＩＧＢＴのコレクタ端子Ｃ１と接続し、負極端子（Ｎ端子）が第２のＩＧＢＴ（Ｔ２）のエミッタ端子Ｅ２と接続する。【００１２】
前記の第１の逆阻止ＩＧＢＴ５４と第２の逆阻止ＩＧＢＴ５５で交流スイッチ５３が構成される。
また、この交流スイッチ５３は第１のＩＧＢＴ（Ｔ１）のエミッタと第２のＩＧＢＴ（Ｔ２）のコレクタとの接続点Ｅ１Ｃ２と直列接続回路６０の正極端子（Ｐ端子）と負極端子（Ｎ端子）との間の中間電位にある中間電位端子（Ｍ端子）との間に接続される。第１のＩＧＢＴ（Ｔ１）、第２のＩＧＢＴ（Ｔ２）、第１の逆阻止ＩＧＢＴ５４および第２の逆阻止ＩＧＢＴ５５は一つのパッケージ４５内に収納される。【００１３】
このように、一つの上下アームを一つのパッケージ４５に収納し、これらのパッケージ４５を３個用いて３レベルインバータを構成すると、外部配線が単純化される。さらに、３レベルインバータの配線インダクタンスの低減が図れると同時に、装置全体の小型化が図れる。【００１４】
ここで、逆阻止ＩＧＢＴとは、順方向耐圧（順耐圧）と同等の逆方向耐圧（逆耐圧）を有するＩＧＢＴのことであり、順耐圧と逆耐圧が同等であるところから対称型ＩＧＢＴと称することもある。【００１５】
また、逆耐圧を有さないＩＧＢＴとは、逆耐圧が順耐圧より大幅に低い非対称型ＩＧＢＴと称せられるＩＧＢＴを指し、逆耐圧が印加されない例えばインバータ回路などにフリーホイーリングダイオードを逆並列接続して多用される。通常、単にＩＧＢＴというとこの逆耐圧を有さないＩＧＢＴのことを指す。【００１６】
また、特許文献２〜４には、いわゆる１個組の半導体モジュールにおいて、エミッタ端子、コレクタ端子の導出位置を入れ替えた２種類のモジュールを用意し、この２種類のモジュールを並べて配置し、隣接する一方のモジュールのエミッタ端子と他方のモジュールのコレクタ端子を接続することでインバータの一つの上下アームを構成することが開示されている。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００８−１９３７７９号公報
【特許文献２】特開平３−１０８７４９号公報
【特許文献３】特開平３−６５０６５号公報
【特許文献４】特開平９−９６４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかし、前記の図１５で示す半導体モジュールを用いて３レベルインバータを製作する場合、３レベルインバータの容量によってモジュール内に格納するＩＧＢＴや逆阻止ＩＧＢＴなどの半導体素子が変更される。すなわち、容量を大きくするためには、半導体素子のチップサイズが変更されたり、ＩＧＢＴや逆阻止ＩＧＢＴなどを並列接続したりする。このように、多種の容量の３レベルインバータを揃える場合、格納するＩＧＢＴや逆阻止ＩＧＢＴなどの半導体素子に応じて専用の半導体モジュールのパッケージ４５を新規に開発する必要がある。そのため、数十Ａから数千Ａの広い電流領域に対応するためには、幾つかのパッケージを新規に用意する必要がある。また、数百Ｖから千数百Ｖの広い耐圧領域に対応するためには、幾つかのパッケージを新規に用意する必要がある。【００１９】
また、前記の第１、第２のＩＧＢＴ（Ｔ１，Ｔ２）と第１、第２の逆阻止ＩＧＢＴ５４，５５を別々のパッケージ５６ａ，５７（図１７、図１９参照）で３レベルインバータを構成する場合もある。【００２０】
図１７は、インバータの上下アーム１相分の構成図であり、同図（ａ）は回路図、（ｂ）は半導体モジュールの要部平面図である。ここで示す例では３主端子（Ｅ１Ｃ２，Ｅ２，Ｃ１）はパッケージ５６ａの上面に一列に配置されている。【００２１】
図１８は、図１７の半導体モジュールの内部構造図である。イとロのＥ１Ｃ２はパッケージ５６ａ内で接続しており、パッケージ５６ａ上に配置されるのはイのＥ１Ｃ２である。【００２２】
図１９は、逆阻止ＩＧＢＴが逆並列接続された交流スイッチの構成図であり、同図（ａ）は回路図、同図（ｂ）は交流スイッチのパッケージの平面図である。
図１５に示す３レベルインバータを図１７および図１８で示す第１、第２のＩＧＢＴ（Ｔ１，Ｔ２）の上下アーム（直列接続回路６０）となる半導体モジュール４７と図１９で示す第１、第２の逆阻止ＩＧＢＴ５４，５５を用いた交流スイッチ５３を組み合わせて構成する。この場合は、図１７で示す半導体モジュール４７のパッケージは既存のパッケージ５６ａであり、上アームの素子と下アームの素子を収納した通常よく用いられている２個組パッケージである。この既存のパッケージ５６ａ上には３個の主端子（Ｅ１Ｃ２，Ｃ１，Ｅ２）が配置される。【００２３】
しかし、図１９（ｂ）に示す交流スイッチ５３のパッケージ５７は、図１７および図１８に示す半導体モジュール４７と内部配線の回路構成が異なり２主端子（Ｋ端子、Ｌ端子）であるため、図１７（ｂ）のパッケージ５６ａは使用できない。【００２４】
そのため、第１、第２の逆阻止ＩＧＢＴ５４，５５を収納するパッケージ５７は電流定格および電圧定格に合せて新規に開発する必要がある。
３レベルインバータを製作するときに、図１５の半導体モジュール４０（新規の４５パッケージ）を用いる場合や図１７の半導体モジュール４７（既存のパッケージ５６ａ）と図１９の交流スイッチ５３（新規のパッケージ５７）を組み合わせて用いる場合にはいずれにしても新規のパッケージを開発する必要がある。【００２５】
また、特許文献２〜４では、外部端子の位置が同じである既存のパッケージを用いて、内部に配置される半導体素子を変更することで，パッケージの形状が同一で２種類のモジュールを形成し、この２種類のモジュールを用いて３レベルインバータの一つの上下アームを構成することについては記載されていない。【００２６】
この発明の目的は、前記の課題を解決して、新規のパッケージを開発することなく、既存のパッケージを用いることで、低コストで広い電流定格および電圧定格の半導体モジュール、上下アームキットおよび３レベルインバータを提供することができる。
【課題を解決するための手段】
【００２７】
上記目的を達成するために、以下に示すような、半導体モジュールが提供される。半導体モジュールは、フリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第１のスイッチング素子と、前記第１のスイッチング素子と直列接続する逆耐圧を有する第１の逆阻止スイッチング素子と、前記第１のスイッチング素子と前記第１の逆阻止スイッチング素子を収納した第１のパッケージと、前記第１のパッケージの上面に配置され前記第１のスイッチング素子の高電位側と接続する高電位側端子（Ｃ１１）と、前記第１のパッケージの上面に配置される前記第１の逆阻止スイッチング素子の低電位側と接続する第１の中間電位補助端子（Ｍ１１）と、前記第１のパッケージの上面に配置され前記第１のスイッチング素子と前記第１の逆阻止スイッチング素子とに接続する第１の接続端子（Ｑ１１）と、を有する。【００２８】
また、上記半導体モジュールは、次のようにして提供される。前記第１のスイッチング素子は、逆耐圧を有さない絶縁ゲートバイポーラトランジスタであり、前記第１の逆阻止スイッチング素子は、逆耐圧を有する逆阻止絶縁ゲートバイポーラトランジスタであり、前記高電位側がコレクタであり、前記低電位側がエミッタである。【００２９】
また、上記目的を達成するために、以下に示すような、半導体モジュールが提供される。逆耐圧を有する第２の逆阻止スイッチング素子と、前記第２の逆阻止スイッチング素子と直列接続しフリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第２のスイッチング素子と、前記第２の逆阻止スイッチング素子と前記第２のスイッチング素子を収納した第２のパッケージと、前記第２のパッケージの上面に配置され前記第２の逆阻止スイッチング素子の高電位側と接続する第２の中間電位補助端子（Ｍ２２）と、前記第２のパッケージの上面に配置され前記第２のスイッチング素子の低電位側と接続する低電位側端子（Ｅ２２）と、前記第２のパッケージの上面に配置され前記第２の逆阻止スイッチング素子と前記第２のスイッチング素子とに接続する第２の接続端子（Ｑ２２）と、を有する。【００３０】
また、上記半導体モジュールは、次のようにして提供される。前記第２のスイッチング素子は、逆耐圧を有さない絶縁ゲートバイポーラトランジスタであり、前記第２の逆阻止スイッチング素子は、逆耐圧を有する逆阻止絶縁ゲートバイポーラトランジスタであり、前記高電位側がコレクタであり、前記低電位側がエミッタである。【００３１】
また、上記目的を達成するために、以下に示すような、上下アームキットが提供される。上下アームキットは、３レベルインバータの上アーム側となる第１の半導体モジュールと、前記３レベルインバータの下アーム側となる第２の半導体モジュールの一対の組からなり、前記第１の半導体モジュールは、フリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第１のスイッチング素子と、前記第１のスイッチング素子と直列接続する逆耐圧を有する第１の逆阻止スイッチング素子と、前記第１のスイッチング素子と前記第１の逆阻止スイッチング素子を収納した第１のパッケージと、前記第１のパッケージの上面に配置され前記第１のスイッチング素子の高電位側と接続する高電位側端子（Ｃ１１）と、前記第１のパッケージの上面に配置される前記第１の逆阻止スイッチング素子の低電位側と接続する第１の中間電位補助端子（Ｍ１１）と、前記第１のパッケージの上面に配置され前記第１のスイッチング素子と前記第１の逆阻止スイッチング素子とに接続する第１の接続端子（Ｑ１１）と、を有し、前記第２の半導体モジュールは、逆耐圧を有する第２の逆阻止スイッチング素子と、前記第２の逆阻止スイッチング素子と直列接続しフリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第２のスイッチング素子と、前記第２の逆阻止スイッチング素子と前記第２のスイッチング素子を収納した第２のパッケージと、前記第２のパッケージの上面に配置され前記第２の逆阻止スイッチング素子の高電位側と接続する第２の中間電位補助端子（Ｍ２２）と、前記第２のパッケージの上面に配置され前記第２のスイッチング素子の低電位側と接続する低電位側端子（Ｅ２２）と、前記第２のパッケージの上面に配置され前記第２の逆阻止スイッチング素子と前記第２のスイッチング素子とに接続する第２の接続端子（Ｑ２２）と、を有する。【００３２】
また、上記上下アームキットを３個並列配置する３レベルインバータが提供される。３レベルインバータは、前記第１の半導体モジュールの前記高電位側端子（Ｃ１１端子）同士を第３の接続導体で接続し、前記第２の半導体モジュールの低電位側端子（Ｅ２２端子）同士を第４の接続導体で接続し、各前記第１の半導体モジュールの中間電位補助端子（Ｍ１１）と各前記第２の半導体モジュールの中間電位補助端子（Ｍ２２）同士を第５の接続導体で接続し、前記第３の接続導体と前記第５の接続導体に第１の直流電源の正極と負極をそれぞれ接続し、前記第５の接続導体と前記第４の接続導体に第２の直流電源の正極と負極をそれぞれ接続し、各前記第１の半導体モジュールの第１の接続端子（Ｑ１１）と各前記第２の半導体モジュールの第２の接続端子（Ｑ２２）を各々第６の接続導体で接続し、該３個の第６の接続導体を出力端子であるＵ端子、Ｖ端子、Ｗ端子とする。【００３３】
また、上記目的を達成するために、以下に示すような、上下アームキットが提供される。上下アームキットは、第１の半導体モジュールと、第２の半導体モジュールと、を含み、前記第１の半導体モジュールは、フリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第１のスイッチング素子と、前記第１のスイッチング素子と直列接続する逆耐圧を有する第１の逆阻止スイッチング素子と、前記第１のスイッチング素子と前記第１の逆阻止スイッチング素子を収納した第１のパッケージと、前記第１のパッケージの上面に配置され前記第１のスイッチング素子の高電位側と接続する高電位側端子（Ｃ１１）と、前記第１のパッケージの上面に配置される前記第１の逆阻止スイッチング素子の低電位側と接続する第１の中間電位補助端子（Ｍ１１）と、前記第１のパッケージの上面に配置され前記第１のスイッチング素子と前記第１の逆阻止スイッチング素子とに接続する第１の接続端子（Ｑ１１）と、を有し、前記第２の半導体モジュールは、逆耐圧を有する第２の逆阻止スイッチング素子と、前記第２の逆阻止スイッチング素子と直列接続しフリーホイーリングダイオードを逆並列接続した逆耐圧を有さない第２のスイッチング素子と、前記第２の逆阻止スイッチング素子と前記第２のスイッチング素子を収納した第２のパッケージと、前記第２のパッケージの上面に配置され前記第２の逆阻止スイッチング素子の高電位側と接続する第２の中間電位補助端子（Ｍ２２）と、前記第２のパッケージの上面に配置され前記第２のスイッチング素子の低電位側と接続する低電位側端子（Ｅ２２）と、前記第２のパッケージの上面に配置され前記第２の逆阻止スイッチング素子と前記第２のスイッチング素子とに接続する第２の接続端子（Ｑ２２）と、を有し、前記第１の接続端子（Ｑ１１端子）と、前記第２の接続端子（Ｑ２２端子）と、を第１の接続導体で接続し、前記第１の半導体モジュールの中間電位補助端子（Ｍ１１端子）と前記第２の半導体モジュールの中間電位補助端子（Ｍ２２端子）と、を第２の接続導体で接続する。【００３４】
また、上記上下アームキットを３個並列配置する３レベルインバータが提供される。３レベルインバータは、前記３個の第１の接続導体に３レベルインバータの出力端子であるＵ端子、Ｖ端子、Ｗ端子をそれぞれ接続し、前記第２の接続導体同士を接続して中間電位端子（Ｍ端子）とし、前記第１半導体モジュールの高電位側端子同士と第１の直流電源の正極を第３の接続導体（Ｐ端子）を介して接続し、該第１の直流電源の負極を前記中間電位端子（Ｍ端子）に接続し、前記第２半導体モジュールの低電位側端子同士と第２の直流電源の負極を第４の接続導体（Ｎ端子）を介して接続し、該第２の直流電源の正極を前記中間電位端子（Ｍ端子）に接続する。
【発明の効果】
【００３５】
この発明によれば、既存のパッケージ（３主端子）を用いて、半導体モジュール、上下アームキットおよび３レベルインバータが構成できるため、新規にパッケージを開発することなく、設計効率の向上、パッケージ部材の共通化が実現できて低コスト化を図ることができる。【００３６】
また、各種の既存のパッケージを用いて回路構成ができるため、広い電流定格および電圧定格の半導体モジュール、上下アームキットおよび３レベルインバータを提供することができる。【００３７】
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【図面の簡単な説明】
【００３８】
【図１】この発明の第１実施例の半導体モジュールの構成図であり、（ａ）は要部回路図、（ｂ）は要部平面図である。
【図２】図１の半導体モジュールの内部構造図である。
【図３】この発明の第２実施例の半導体モジュールの構成図であり、（ａ）は要部回路図、（ｂ）は要部平面図である。
【図４】図３の半導体モジュールの内部構造図である。
【図５】この発明の第３実施例の上下アームキットの要部回路図である。
【図６】この発明の第３実施例の上下アームキットの要部平面図である。
【図７】この発明の第４実施例の上下アームキットの要部回路図である。
【図８】この発明の第４実施例の上下アームキットの要部平面図である。
【図９】この発明の第５実施例の３レベルインバータの要部回路図である。
【図１０】この発明の第５実施例の３レベルインバータの構成図の要部平面図である。
【図１１】この発明の第６実施例の３レベルインバータの要部回路図である。
【図１２】この発明の第６実施例の３レベルインバータの構成図の要部平面図である。
【図１３】従来の技術を用いた直流から交流に変換する３レベルインバータの回路図である。
【図１４】３レベルインバータの出力電圧（Ｖｏｕｔ）波形例の図である。
【図１５】３レベルインバータの交流スイッチを含んだ上下アーム１相分の構成図であり、（ａ）は回路図、（ｂ）は半導体モジュールの斜視図である。
【図１６】半導体モジュールの模式的な断面図である。
【図１７】インバータの上下アーム１相分の構成図であり、（ａ）は回路図、（ｂ）は半導体モジュールの要部平面図である。
【図１８】図１７の半導体モジュールの内部構造図である。
【図１９】逆阻止ＩＧＢＴが逆並列接続された交流スイッチの構成図であり、同図（ａ）は回路図、同図（ｂ）は交流スイッチのパッケージの平面図である。
【発明を実施するための形態】
【００３９】
実施の形態を以下の実施例で説明する。
＜実施例１＞
図１は、この発明の第１実施例の半導体モジュールの構成図であり、同図（ａ）は要部回路図、同図（ｂ）は要部平面図である。図２は、図１の半導体モジュールの内部構造図である。図２では、逆耐圧を有する第１の逆阻止ＩＧＢＴ５が４個並列接続され、逆耐圧を有さない第１のＩＧＢＴ１（通常用いられているＩＧＢＴ）が４個並列接続され、ＦＷＤ（フリーホイーリングダイオード）２が４個で各第１のＩＧＢＴ１に逆並列された配置された例を挙げた。これは、図１８のＦＷＤ（Ｄ２）を除去した場合の配置と同じである。また、イとロのＱ１１はパッケージ５６内で接続しており、パッケージ５６上に配置されるのはイのＱ１１であり、図１７のＥ１Ｃ２に相当する端子である。
【００４０】
また、この第１半導体モジュール１００の特徴は、３レベルインバータの直列接続回路の上アームのＦＷＤ２が逆並列された逆耐圧を有さない第１のＩＧＢＴ１と交流スイッチの一方の逆耐圧を有する第１の逆阻止ＩＧＢＴ５を既存のパッケージ５６ａと同一のパッケージ５６に収納している点である。
【００４１】
図１において、第１半導体モジュール１００は、ＦＷＤ２を逆並列接続した第１のＩＧＢＴ１と第１の逆阻止ＩＧＢＴ５を直列接続した構成であり、第１のＩＧＢＴ１のエミッタと第１の逆阻止ＩＧＢＴ５のコレクタが接続点９ａで接続する。
【００４２】
パッケージ５６上には、第１のＩＧＢＴ１のコレクタと接続する高電位側端子７（Ｃ１１）、第１の逆阻止ＩＧＢＴ５のエミッタと接続する第１の中間電位補助端子１１（Ｍ１１）、第１のＩＧＢＴ１のエミッタと第１の逆阻止ＩＧＢＴ５のコレクタの接続点９ａに接続する第１の接続端子９（Ｑ１１）が配置される。
【００４３】
また、パッケージ５６上には、第１のＩＧＢＴ１および第１の逆阻止ＩＧＢＴ５のそれぞれのゲート端子Ｇ１，Ｇ２と補助エミッタ端子Ｅ１，Ｅ２とが配置される。前記のＱ１１は図１７のＥ１Ｃ２に相当する端子である。
【００４４】
前記のＦＷＤ２を逆並列接続した第１のＩＧＢＴ１は、３レベルインバータ５００（図９、図１０参照）の上アームを構成する素子であり、第１の逆阻止ＩＧＢＴ５は交流スイッチ１５（図９参照）の一部を構成する素子である。
【００４５】
図１（ｂ）に示すパッケージ５６は各端子配置も含めて、既存の半導体モジュール４７のパッケージ５６ａ（図１７（ｂ）参照）と同じである。
このように、図１の半導体モジュール１００で用いられるパッケージ５６は、図１７（ｂ）に示す従来の半導体モジュール４７の既存のパッケージ５６ａと共用できるため、３レベルインバータ５００用として新規のパッケージを開発する必要がなく、第１半導体モジュール１００の開発期間の短縮と、低コスト化ができる。
【００４６】
また、新規のパッケージを開発せずに容易に広い電流定格および電圧定格の第１半導体モジュール１００を提供することができる。
＜実施例２＞
図３は、この発明の第２実施例の半導体モジュールの構成図であり、同図（ａ）は要部回路図、同図（ｂ）は要部平面図である。図４は、図３の半導体モジュールの内部構造図である。図４は、逆耐圧を有する第２の逆阻止ＩＧＢＴ６が４個並列接続され、逆耐圧を有さない第２のＩＧＢＴ３（通常用いられているＩＧＢＴ）が４個並列接続され、ＦＷＤ４が４個で各通常の第２のＩＧＢＴ３に逆並列された配置された例を挙げた。これは、図１８のＦＷＤ（Ｄ１）を除去した場合の配置と同じである。また、イとロのＱ２２はパッケージ５６内で接続しており、パッケージ５６上に配置されるのはイのＱ２２であり、図１７のＥ１Ｃ２に相当する端子である。
【００４７】
また、この第２半導体モジュール２００の特徴は、３レベルインバータの直列接続回路の下アームのＦＷＤ４が逆並列された逆耐圧を有さない第２のＩＧＢＴ３と交流スイッチの他方の逆耐圧を有する第２の逆阻止ＩＧＢＴ６を既存のパッケージ５６ａと同一のパッケージ５６に収納している点である。
【００４８】
図３において、第２半導体モジュール２００は、ＦＷＤ４を逆並列接続した第２のＩＧＢＴ３と第２の逆阻止ＩＧＢＴ６を直列接続した構成であり、第２のＩＧＢＴ３のコレクタと第２の逆阻止ＩＧＢＴ６のエミッタが接続する。
【００４９】
第２のＩＧＢＴ３のエミッタと接続する低電位側端子８（Ｅ２２）、第２の逆阻止ＩＧＢＴ６のコレクタと接続する第２の中間電位補助端子１２（Ｍ２２）、第２のＩＧＢＴ３のコレクタと第２の逆阻止ＩＧＢＴ６のエミッタの接続点１０ａに接続する第２の接続端子１０（Ｑ２２）と、第２のＩＧＢＴ３および第２の逆阻止ＩＧＢＴ６のそれぞれのゲート端子Ｇ２と補助エミッタ端子Ｅ２とが、第２半導体モジュール２００のパッケージ５６上に配置される。
【００５０】
また、パッケージ５６上には、第２のＩＧＢＴ３および第２の逆阻止ＩＧＢＴ６のそれぞれのゲート端子Ｇ３，Ｇ４と補助エミッタ端子Ｅ３，Ｅ４とが配置される。前記のＱ２２は図１７のＥ１Ｃ２に相当する端子である。
【００５１】
前記のＦＷＤ４を逆並列接続した第２のＩＧＢＴ３は、３レベルインバータ５００の下アームを構成する素子であり、第２の逆阻止ＩＧＢＴ６は交流スイッチ１５（図９参照）の一部を構成する素子である。
【００５２】
図３（ｂ）に示すパッケージ５６は各端子配置も含めて、従来のＩＧＢＴチップが２個直列接続して収納される既存の半導体モジュール４７のパッケージ５６ａ（図１７参照）と同じである。
【００５３】
このように、図３（ｂ）の半導体モジュール２００で用いられるパッケージ５６は、図１７（ｂ）に示す従来の半導体モジュール４７の既存のパッケージ５６ａと共用できるため、３レベルインバータ５００用として新規のパッケージを開発する必要がなく、第２半導体モジュール２００の開発期間の短縮と、低コスト化ができる。
【００５４】
また、新規のパッケージを開発せずに容易に広い電流定格および電圧定格の第２半導体モジュール２００を提供することができる。
尚、図中のＧ３，Ｅ３は第２の逆阻止ＩＧＢＴ６のゲート端子、エミッタ補助端子であり、Ｇ４，Ｅ４は第２のＩＧＢＴ３のゲート端子、エミッタ補助端子である。
＜実施例３＞
図５および図６は、この発明の第３実施例の上下アームキットであり、図５は要部回路図、図６は要部平面図である。
【００５５】
この上下アームキット３００は、図９および図１０に示す３レベルインバータ５００の上アーム側となる前記第１半導体モジュール１００と下アーム側となる第２半導体モジュール２００の一対組からなる。
【００５６】
上下アームが接続されていない図５および図６の上下アームキット３００を用いて３レベルインバータ５００の一つの上下アームを構成する仕方を説明する。
前記第１半導体モジュール１００の第１の接続端子９（Ｑ１１）と第２半導体モジュール２００の第２の接続端子１０（Ｑ２２）を点線で示す第１の接続導体１３で接続して３レベルインバータ５００（図９、図１０参照）の出力端子の例えばＵ端子とする。
【００５７】
前記第１半導体モジュール１００の第１の中間電位補助端子１１（Ｍ１１）と第２半導体モジュール２００の第２の中間電位補助端子１２（Ｍ２２）を点線で示す第２の接続導体１４で接続して３レベルインバータ５００の中間電位端子のＭ端子とする。
【００５８】
前記の第１半導体モジュール１００の高電位側端子７（Ｃ１１）は３レベルインバータ５００の図示しないＰ端子に接続し、第２半導体モジュール２００の低電位側端子８（Ｅ２２）は３レベルインバータ５００の図示しないＮ端子に接続する。
【００５９】
このように、既存のパッケージ５６ａと同一のパッケージ５６を用いてこの上下アームキット３００を構成するので上下アームキット３００の低コスト化ができる。また、容易に広い電流定格および電圧定格の上下アームキット３００を提供できる。
【００６０】
また、前記の上下アームキット３００は、互いに接続していない第１半導体モジュール１００と第２半導体モジュール２００で構成されている。
＜実施例４＞
図７および図８は、この発明の第４実施例の上下アームキットであり、図７は要部回路図、図８は要部平面図である。
【００６１】
図７および図８の上下アームキット４００と図５および図６の上下アームキット３００との違いは、上アーム側の第１半導体モジュール１００のＱ１１，Ｍ１１と下アーム側の第２半導体モジュール２００のＱ２２，Ｍ２２を第３の接続導体１６、第４の接続導体１７で接続し、上下アームの半導体モジュール１００，２００を一体化した点である。
【００６２】
この場合上下アームが一体化されているので使い勝手がよい。また、第３実施例と同様の効果が得られる。
＜実施例５＞
図９および図１０は、この発明の第５実施例の３レベルインバータの構成図であり、図９は要部回路図、図１０は要部平面図である。図１０では図９に示す第１、第２の直流電源２３，２４は図示されていない。
【００６３】
３個の上下アームキット３００（図５および図６）のそれぞれのＱ１１，Ｑ２２を第１の接続導体１３で接続して出力端子であるＵ端子、Ｖ端子、Ｗ端子とする。
また、３個の上下アームキット３００のそれぞれのＭ１１，Ｍ２２を第２の接続導体１４で接続して、中間電位端子であるＭ端子とする。この部分は図９に示す３レベルインバータ５００の交流スイッチ１５を構成する。
【００６４】
また、第１の半導体モジュール１００の高電位側端子７（Ｃ１１）同士を第５の接続導体２１で接続して３レベルインバータ５００のＰ端子とする。
また、第２の半導体モジュール２００の低電位側端子８（Ｅ２２）同士を第６の接続導体２２で接続して３レベルインバータ５００のＮ端子とする。
【００６５】
第１の直流電源２３の正極と負極を３レベルインバータ５００のＰ端子とＭ端子にそれぞれ接続し、第２の直流電源２４の正極と負極を３レベルインバータ５００のＭ端子とＮ端子にそれぞれ接続することで、３レベルインバータ５００が構成される。尚、図示しないが中間電位端子であるＭ端子を２箇所に設けることで第１、第２の直流電源２３，２４と接続する配線インダクタンスを低減できる場合もある。
【００６６】
このように上アーム側を構成する第１半導体モジュール１００と下アーム側を構成する第２半導体モジュール２００の一対からなる前記の上下アームキット３００を３個用いて３レベルインバータ５００を製作するため、３レベルインバータ５００の低コスト化ができる。また、容易に広い電流定格および電圧定格の３レベルインバータ５００を製作できる。
＜実施例６＞
図１１および図１２は、この発明の第６実施例の３レベルインバータの構成図であり、図１１は要部回路図、図１２は要部平面図である。図１２では図１０に示す第１、第２の直流電源２３，２４は図示されていない。
【００６７】
この３レベルインバータ６００と図９および図１０の３レベルインバータ５００との違いは、上下アームキット３００の代わりに上下アームキット４００を用いた点である。上下アームキット４００では第１半導体モジュール１００と第２半導体モジュール２００は第３、第４の接続導体１６，１７で接続されているので、その第３、第４の接続導体１６，１７に第７の接続導体２５、第８の接続導体２６を接続点１８，１９でそれぞれ接続して、Ｍ端子、Ｕ端子、Ｖ端子、Ｗ端子とする。
【００６８】
第１の直流電源２３の正極と負極を３レベルインバータ６００のＰ端子とＭ端子にそれぞれ接続し、第２の直流電源２４の正極と負極を３レベルインバータ６００のＭ端子とＮ端子にそれぞれ接続することで、３レベルインバータ６００が構成される。尚、図示しないが中間電位端子であるＭ端子を２箇所に設けることで第１、第２の直流電源２３，２４と接続する配線インダクタンスを低減できる場合もある。
【００６９】
この３レベルインバータ６００の場合も前記の３レベルインバータ５００と同様の効果が得られる。
尚、前記の第１実施例から第６実施例は半導体素子としてＩＧＢＴを例として挙げたが、パワーＭＯＳＦＥＴを用いても構わない。しかし、ＦＷＤが内蔵されたパワーＭＯＳＦＥＴの場合には、ＦＷＤを外付けする必要はない。また、パワーＭＯＳＦＥＴは逆耐圧がないため、逆阻止ＩＧＢＴに相当する部位に用いるパワーＭＯＳＦＥＴには直列にダイオードを接続する必要がある。
【００７０】
上記については単に本発明の原理を示すものである。
さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【符号の説明】
【００７１】
１  第１のＩＧＢＴ
２，４  ＦＷＤ
３  第２のＩＧＢＴ
５  第１の逆阻止ＩＧＢＴ
６  第２の逆阻止ＩＧＢＴ
７  高電位側端子（Ｃ１１）
８  低電位側端子（Ｅ２２）
９  第１の接続端子（Ｑ１１）
９ａ，１０ａ，１８，１９  接続点
１０  第２の接続端子（Ｑ２２）
１１  第１の中間電位補助端子（Ｍ１１）
１２  第２の中間電位補助端子（Ｍ２２）
１３  第１の接続導体（出力端子：Ｕ端子、Ｖ端子、Ｎ端子）
１４  第２の接続導体（中間電位端子：Ｍ端子）
１５  交流スイッチ
１６  第３の接続導体
１７  第４の接続導体
２１  第５の接続導体（Ｐ端子）
２２  第６の接続導体（Ｎ端子）
２３  第１の直流電源
２４  第２の直流電源
２５  第７の接続導体（中間電位端子：Ｍ端子）
２６  第８の接続導体（出力端子：Ｕ端子、Ｖ端子、Ｗ端子）
５６  パッケージ（既存のパッケージ５６ａと同じ）
１００  第１半導体モジュール
２００  第２半導体モジュール
３００，４００  上下アームキット
５００，６００  ３レベルインバータ
【図１】
0005644943.tif 000002
【図２】
0005644943.tif 000003
【図３】
0005644943.tif 000004
【図４】
0005644943.tif 000005
【図５】
0005644943.tif 000006
【図６】
0005644943.tif 000007
【図７】
0005644943.tif 000008
【図８】
0005644943.tif 000009
【図９】
0005644943.tif 000010
【図１０】
0005644943.tif 000011
【図１１】
0005644943.tif 000012
【図１２】
0005644943.tif 000013
【図１３】
0005644943.tif 000014
【図１４】
0005644943.tif 000015
【図１５】
0005644943.tif 000016
【図１６】
0005644943.tif 000017
【図１７】
0005644943.tif 000018
【図１８】
0005644943.tif 000019
【図１９】
0005644943.tif 000020