(57)【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素基板と、
前記炭化珪素基板上に形成され、第１不純物濃度を有する前記第１導電型のドリフト層と、
前記ドリフト層内の表面に所定の間隔で形成された、前記第１導電型と反対の第２導電型を有する複数の第１半導体領域と、
前記ドリフト層とショットキー接続するショットキー電極と、
前記炭化珪素基板の裏面とオーミック接続するオーミック電極と、
前記第１半導体領域と前記炭化珪素基板との間の領域に、前記第１不純物濃度より高い第２不純物濃度を有する、前記第１導電型の第２半導体領域と、
前記ドリフト層内に配置され、上面から見て複数の前記第１半導体領域を取り囲むように配置された前記第２導電型の第３半導体領域と、
を備え、
前記ショットキー電極の端部は、前記第３半導体領域上に配置され、
前記第２半導体領域は、前記第３半導体領域と前記炭化珪素基板との間の領域にも配置されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第２半導体領域は、前記第１半導体領域と接触して配置されていることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記ショットキー電極は、前記第１半導体領域の表面にも設けられていることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記第２半導体領域は、前記第１半導体領域の間であって、前記ショットキー電極と前記炭化珪素基板との間にも配置されていることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記ショットキー電極は、前記第２半導体領域とショットキー接続されていることを特徴とする半導体装置。
【請求項６】
請求項４記載の半導体装置において、
前記第２半導体領域は、前記ショットキー電極と所定の距離離れて配置されていることを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記第２半導体領域は、前記第１半導体領域の幅よりも広い幅を有することを特徴とする半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記第２半導体領域は、前記第１半導体領域の側面にも配置され、
前記第２半導体領域は、隣接する第２半導体領域と所定の間隔が設けられて、配置されていることを特徴とする半導体装置。
【請求項９】
請求項１記載の半導体装置において、
前記第１半導体領域の幅は、前記ドリフト層の厚さの１／４倍よりも広いことを特徴とする半導体装置。
【請求項１０】
請求項１記載の半導体装置において、
前記第３半導体領域と前記炭化珪素基板との間の領域に配置された前記第２半導体領域は、前記第３半導体領域と接触して配置されていることを特徴とする半導体装置。
【請求項１１】
請求項１０記載の半導体装置において、
前記第３半導体領域に接触して配置された第２半導体領域と前記炭化珪素基板との間には、前記ドリフト層の一部が介在していることを特徴とする半導体装置。
【請求項１２】
請求項１１記載の半導体装置において、
前記炭化珪素基板は第３不純物濃度を有し、前記第３不純物濃度は前記第１不純物濃度よりも高いことを特徴とする半導体装置。
【請求項１３】
第１導電型の炭化珪素基板と、
前記炭化珪素基板上に形成され、第１不純物濃度を有する前記第１導電型の第１半導体層と、
前記第１半導体層上に形成された、前記第１不純物濃度よりも高い第２不純物濃度を有する前記第１導電型の第２半導体層と、
前記第２半導体層内の表面に所定の間隔で形成された、前記第１導電型と反対の第２導電型を有する複数の第１半導体領域と、
前記第２半導体層内に形成され、上面から見て複数の前記第１半導体領域を取り囲むように配置された前記第２導電型を有する第２半導体領域と、
前記第２半導体層とショットキー接続するショットキー電極と、
前記炭化珪素基板の裏面とオーミック接続するオーミック電極と、
を備え、
前記ショットキー電極の端部は、前記第２半導体領域上に配置され、
前記第２半導体層は、前記第２半導体領域と前記第１半導体層との間の領域にも配置されていることを特徴とする半導体装置。
【請求項１４】
請求項１３記載の半導体装置において、
ドリフト層は前記第１半導体層と前記第２半導体層により構成され、
前記第１半導体領域の幅は、前記ドリフト層の厚さの１／４倍よりも広いことを特徴とする半導体装置。
【請求項１５】
請求項１３記載の半導体装置において、
前記第２半導体領域は、ガードリングであることを特徴とする半導体装置。
【請求項１６】
請求項１３記載の半導体装置において、
前記炭化珪素基板は第３不純物濃度を有し、前記第３不純物濃度は前記第１不純物濃度よりも高いことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものであり、特に炭化珪素を用いた接合障壁ショットキーダイオードに適用して有効な技術に関するものである。
【背景技術】
【０００２】
炭化珪素半導体（ＳｉＣ）は、シリコン半導体と比べてバンドギャップが大きく、絶縁破壊電界は１桁程度大きいという特徴を持つため、パワーデバイスとして有望視されている。特に多数キャリアのみで動作するユニポーラ型整流素子のショットキーダイオードは、デバイスの構成上スイッチング動作時の逆方向電流（リカバリ電流）が流れないため、パワーモジュールの損失低減技術として有効である。【０００３】
ショットキーダイオードの整流作用は、金属の仕事関数と半導体の電子親和力の差によって生じるショットキー障壁によってなされている。ショットキー障壁高さの高い金属材料を用いることで逆方向漏れ電流を小さくすることができるが、同時に順方向立ち上がり電圧は高くなる。また、ショットキー障壁高さの低い金属材料を用いることで順方向立ち上がり電圧を低くすることができるが、同時に逆方向漏れ電流は大きくなる。【０００４】
一方、逆方向電圧印加時に金属／半導体界面（以下、ショットキー界面と呼ぶ）にかかる電界を緩和することで逆方向漏れ電流を抑制する構造として、ショットキー界面部に複数の接合障壁を設ける接合障壁（Ｊｕｎｃｔｉｏｎ  Ｂａｒｒｉｅｒ）ショットキーダイオード（以下、ＪＢＳダイオードと呼ぶ）と呼ばれる構造が提案されている。逆方向電圧印加時に接合障壁部から空乏層が伸び、ショットキー界面の電界を緩和することができる。この構造を図１９に例示する。図１９において、１は炭化珪素ｎ+基板を、２はｎ−ドリフト層を、３はｐ+領域を、５はアノード電極を、６はカソード電極を示している。ＪＢＳダイオードは逆方向漏れ電流を低減できる一方で、順方向動作時に低電圧で動作するショットキーダイオード領域の面積が小さくなるため、順方向動作時の抵抗が高くなってしまう。ＪＢＳダイオードにおける順方向動作時の抵抗増加を抑制する構造として、接合障壁に囲まれた領域の不純物濃度を高くする構造が開示されている（特許文献１）。この構造を図２０に例示する。図１９との違いは、ｎ−ドリフト層よりも高い不純物濃度を有するｎ型半導体領域４が設けられている点である。この構造によって接合障壁形成領域の抵抗を下げることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３９８７９５７号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、これらの検討はあくまでも理想的なショットキー界面を形成することができた場合に有効な方法である。ショットキーダイオードの逆方向特性はショットキー界面状態に非常に敏感であり、界面付近に異物や欠陥などが存在すると逆方向漏れ電流は急激に大きくなってしまい、所望の整流作用は得られなくなる。一般的にショットキーダイオードはＰＮダイオードと比べて良品率は低くなる。エピタキシャル成長やイオン注入によってドリフト層の内部に接合障壁を形成するＰＮダイオードと比べ、ドリフト層の表面に金属膜を形成するショットキーダイオードは、異物や製造工程中のプロセス欠陥の影響を受けやすいためである。異物や欠陥の分布をランダムと仮定すると、良品率Ｙ（ここでは、逆方向特性に異常なくチップを作製できる確率を示す）はポアソン分布で考えられ、下記の数式で示される。
（数式）
Ｙ＝ｅｘｐ（−ＤＡ）
Ｄ：逆方向特性に異常をきたす異物や欠陥の密度
Ａ：ショットキー界面の面積
図２１に、数式１で示した良品率Ｙとショットキー界面の面積Ａの関係を、欠陥密度Ｄに対してプロットしたものを示す。例えば、ショットキー界面の面積Ａが０．１ｃｍ２のとき、Ｄ＝１個／ｃｍ２の場合良品率Ｙは９０％程度となるが、Ｄ＝１０個／ｃｍ２の場合Ｙは４０％以下と大幅に減少することが分かる。この値に、ＪＢＳ構造やチップ周辺に形成される電界集中緩和構造に用いられている接合障壁領域の総面積に対応する良品率を掛け合わせた値が、ＪＢＳダイオードの良品率と考えることができる。【０００７】
上述のように、ショットキーダイオードはショットキー界面特性に敏感なため、大面積の耐圧良品チップを作製するのは非常に困難である。そこで良品率を向上するには、ＪＢＳ構造における接合障壁領域を大きくしてショットキー界面領域を極力小さくすることが有効であると考えられる。しかしこの場合、順方向動作時に接合障壁領域下部に十分に電流が広がらず、オン電圧が上昇してしまうという問題がある。【０００８】
解決しようとする問題点は、ＪＢＳダイオードの順方向動作時において接合障壁領域下部に十分に電流が広がらないため、オン電圧が上昇してしまう点である。
【課題を解決するための手段】
【０００９】
本発明は、ＪＢＳ構造ダイオードのオン抵抗の上昇を抑えるため、接合障壁領域下部にｎ−型ドリフト層濃度よりも相対的に高濃度なｎ領域を有する構造とする。代表的な本願発明を以下に列記する。【００１０】
本発明は、第１導電型の炭化珪素基板と、炭化珪素基板上に形成され、第１不純物濃度を有する第１導電型のドリフト層と、ドリフト層内の表面に所定の間隔で形成された、第１導電型と反対の第２導電型を有する複数の第１半導体領域と、ドリフト層とショットキー接続するショットキー電極と、炭化珪素基板の裏面とオーミック接続するオーミック電極と、第１半導体領域と炭化珪素基板との間の領域に、第１不純物濃度より高い第２不純物濃度を有する、第１導電型の第２半導体領域と、を備える半導体装置である。【００１１】
また、別の本発明は、第１導電型の炭化珪素基板と、炭化珪素基板上に形成され、第１不純物濃度を有する第１導電型の第１半導体層と、第１半導体層上に形成された、第１不純物濃度よりも高い第２不純物濃度を有する第１導電型の第２半導体層と、第２半導体層内の表面に所定の間隔で形成された、第１導電型と反対の第２導電型を有する複数の第１半導体領域と、第２半導体層とショットキー接続するショットキー電極と、炭化珪素基板の裏面とオーミック接続するオーミック電極と、を備える半導体装置である。【００１２】
また、別の本発明は、第１導電型の炭化珪素基板と、炭化珪素基板上に形成され、第１不純物濃度を有する第１導電型の第１半導体層と、第１半導体層上に形成された、第１不純物濃度よりも高い第２不純物濃度を有する第１導電型の第２半導体層と、第２半導体層内の表面に所定の間隔で形成された、第１導電型と反対の第２導電型を有する複数の第１半導体領域と、第２半導体層内に形成され、上面から見て複数の前記第１半導体領域を取り囲みように配置された第２導電型を有する第２半導体領域と、第２半導体層とショットキー接続するショットキー電極と、炭化珪素基板の裏面とオーミック接続するオーミック電極と、を備える半導体装置である。
【発明の効果】
【００１３】
本発明の半導体装置は、接合障壁領域下部にｎ−型ドリフト層よりも相対的に低抵抗なｎ領域を有しているため、接合障壁領域下部まで電流が広がることでＪＢＳダイオードのオン電圧の上昇を抑えられる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１における半導体装置の断面構造を示す説明図であり、図２２のＡ−Ａ’切断面における断面図である。
【図２】本発明の実施の形態１における半導体装置の製造工程の一例を示す、製造工程中の断面構造説明図である。
【図３】図２に続く半導体装置の製造工程中の断面構造説明図である。
【図４】ドリフト層抵抗の上昇率とショットキー界面の割合の関係を示す説明図である。
【図５】ドリフト層抵抗の上昇率と接合障壁領域幅の関係を示す説明図である。
【図６】本発明の実施の形態１の効果を示す説明図である。
【図７】本発明の実施の形態１の効果を示す説明図である。
【図８】本発明の実施の形態２における半導体装置の断面構造を示す説明図であり、図２２のＢ−Ｂ’切断面における断面図であり、（ａ）はショットキー電極が絶縁膜１０に乗り上げない場合、（ｂ）はショットキー電極が絶縁膜１０に乗り上げる場合の断面図である。
【図９】本発明の実施の形態３における半導体装置の断面構造を示す説明図である。
【図１０】本発明の実施の形態３における他の半導体装置の断面構造を示す説明図である。
【図１１】本発明の実施の形態３における半導体装置の製造工程の一例を示す、製造工程中の断面構造説明図である。
【図１２】図１１に続く半導体装置の製造工程中の断面構造説明図である。
【図１３】本発明の実施の形態４における半導体装置の断面構造を示す説明図である。
【図１４】本発明の実施の形態４における半導体装置の製造工程の一例を示す、製造工程中の断面構造説明図である。
【図１５】図１４に続く半導体装置の製造工程中の断面構造説明図である。
【図１６】本発明の実施の形態５における半導体装置の断面構造を示す説明図である。
【図１７】本発明の実施の形態５における半導体装置の製造工程の一例を示す、製造工程中の断面構造説明図である。
【図１８】図１６に続く半導体装置の製造工程中の断面構造説明図である。
【図１９】従来の半導体装置の断面構造を示す説明図である。
【図２０】従来の半導体装置の断面構造を示す説明図である。
【図２１】良品率とショットキー界面の面積の関係を示す説明図である。
【図２２】本発明の実施の形態１における半導体装置の上面構造を示す説明図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。特に異なる実施の形態間で機能が対応するものについては、形状、不純物濃度や結晶性等で違いがあっても同じ符号を付すこととする。又、断面図ではダイオードの主要部分のみを示しており、通常チップ周辺に形成されている電界集中緩和構造などを含めた周辺部分は省略されている。又、説明の便宜上、ｎ型半導体基板を用いた例のみ説明するが、ｐ型半導体基板を用いた場合であっても、本発明に含まれる。この場合には、ｎ型をｐ型と、ｐ型をｎ型と読み替えればよい。
【００１６】
（実施の形態１）
図１は本発明の実施の形態１における半導体装置の断面構造を示す説明図である。本実施の形態１による半導体装置は、第１導電型（ｎ型）の高不純物濃度（ｎ＋型）ＳｉＣ基板１上に形成される第１導電型の低不純物濃度（ｎ−型）ＳｉＣドリフト層２と、第２導電型（ｐ型）のｐ型半導体領域３と、ｎ−ドリフト層２表面に設けられたショットキー電極５と、ｎ＋ＳｉＣ基板１裏面に設けられたオーミック電極６とを備えているＪＢＳダイオードである。さらに、このダイオードは、ｐ型半導体領域３の下側かつＳｉＣ基板との間の領域に、相対的にｎ−ドリフト層２（ｎ−ＳｉＣ半導体層８）より高い不純物濃度のｎ型半導体領域４を備えている。このため、順方向動作時においてｐ型半導体領域３の下部に十分に電流が広がることが可能で、オン電圧の上昇を抑えることができる。本実施の形態１では、ｐ型半導体領域３の下側のｎ型半導体領域４は、ｐ型半導体領域３と接触して配置され、また、ｎ型半導体領域４はｎ−ドリフト層２の表面全体に形成されているため、ｐ型半導体領域３の間の領域にも存在する。なお、Ｗはドリフト層の厚さを示し、Ｓは複数配置されたｐ型半導体領域３同士の間隔を示し、Ｐはｐ型半導体領域３の幅を示す。
【００１７】
図２から図３は本実施の形態１の製造工程の一例を示す、製造工程中の断面構造説明図である。
【００１８】
まず、図２に示すようにｎ＋ＳｉＣ基板１上に低不純物濃度のｎ−ＳｉＣ層８を、ｎ−ＳｉＣ層８上に相対的にｎ−ＳｉＣ層８よりも高い不純物濃度のｎ半導体領域４をエピタキシャル成長で形成したＳｉＣ基板を準備する。ここでは、ｎ−ＳｉＣ層８とｎ半導体領域４の積層膜をｎ−ドリフト層２と定義する。
【００１９】
ｎ＋ＳｉＣ基板１の不純物濃度は、１×１０１８〜１×１０１９ｃｍ−３程度の範囲が用いられる。ＳｉＣ基板の主面は（０００１）面、（０００−１）面、（１１−２０）面などがよく用いられるが、本願発明は、ＳｉＣ基板のこれらの主面の選択によらず、その効果を奏することが出来る。
【００２０】
ｎ＋ＳｉＣ基板１上のｎ−ＳｉＣ層８の仕様としては、設定している耐圧仕様によって異なってくるが、不純物濃度は基板と同一の導電型で１×１０１５〜４×１０１６ｃｍ−３程度の範囲で、厚さは３〜８０μｍ程度の範囲で用いられる。
【００２１】
次に、図３に示すように、通例のリソグラフィとドライエッチングにより、マスク材料７にパターンを形成する。ここではマスク材料７は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で形成したＳｉＯ２を用いている。また、通常マスク材料７は、縞状パターン、島状パターン、多角形状パターン、格子状パターンなどに加工されるが、本願発明は、一定の幅と間隔でパターニングされるのであれば、どのような形状でもその効果を奏することが出来る。マスク材料７にパターン形成した後、イオン１２の注入により、ｎ-ドリフト層２の表面にｐ型半導体領域３を形成する。ｐ型半導体領域３の不純物濃度は、１０１８〜１０２０ｃｍ−３程度で、接合深さは０．３〜２．０μｍ程度の範囲で用いられる。ｐ型のドーパントとしては、通常Ａｌ（アルミ）やＢ（ホウ素）が用いられる。ここでは、ドーパントとしてＡｌを用い、総ドーズ量１．８×１０１４ｃｍ−２を３５〜１４５ｋｅＶの加速エネルギーで多段注入を行い、表面付近の不純物濃度が９×１０１８ｃｍ−３程度、接合深さが０．５５〜０．７μｍ程度となるようにｐ型半導体領域３を形成した。
【００２２】
こうして、ｐ型半導体領域３を形成した後は、ｐ型半導体領域３の形成と同様の手順で、チップの外周部にｐ型不純物によるガードリング９を形成した（図２２参照）。さらに、通常行われる注入不純物の活性化アニールを行い、ｎ＋ＳｉＣ基板の裏面のオーミック電極６およびｎ−ドリフト層２表面のショットキー電極５を形成し、ショットキー電極５を所望のサイズにパターニング加工することで、図１に示した本願発明の半導体装置の主要部分が完成する。
【００２３】
なお、表面保護や電極端からの放電を防止する目的で、表面にＳｉＯ２などの絶縁膜１０を形成し、電極端子用に電極上部の一部の領域をパターニング加工して開口部１１を形成することで、半導体装置が完成する（図２２参照）。図２２は本実施の形態１の上面構造を示す説明図である。なお、この上面図は当該半導体装置の主要部分の配置関係を示すものであり、全層の位置や寸法を正確に示すものではない。また、配置関係を見やすくするため、電極など一部の層は記載していない。ここでは、ＪＢＳ構造として、ｐ型半導体領域３がライン状に一定の間隔で並んだ縞状パターンを示しているが、上述のように、一般的にＪＢＳ構造として用いられる、島状パターン、多角形状パターン、格子状パターンなどであっても良い。ｐ型の半導体領域９は、複数のｐ型半導体領域３を取り囲むように形成されている。図１は、図２２のＡ−Ａ’切断面における断面図である。  ここでは、ダイオードの主要部分のみを説明したが、通常チップ周辺に形成されている、ＦＬＲ（Ｆｉｅｌｄ  Ｌｉｍｉｔｉｎｇ  Ｒｉｎｇ）やＪＴＥ（Ｊｕｎｃｔｉｏｎ  Ｔｅｒｍｉｎａｔｉｏｎ  Ｅｘｔｅｎｓｉｏｎ）などの電界集中緩和構造や、チャネルストッパは、図３に示したｐ型半導体領域３形成の前、または後に、通例のリソグラフィとドライエッチング、およびイオン注入を用いて形成される。
【００２４】
本実施の形態１では、ｎ半導体領域４をエピタキシャル成長で形成したＳｉＣ基板を用いたが、ｎ−ドリフト層２にｎ型不純物の多段イオン注入を行って、ｎ半導体領域４を形成しても良い。ｎ型不純物としては、Ｎ（窒素）やＰ（リン）が一般的に用いられるが、ｎ型のドーパントとして寄与するものであれば、他の元素でも適用できる。この場合、ｎ型不純物をイオン注入する領域はＳｉＣ基板全面にしても良く、またショットキー電極を形成する領域に限定しても良い。また、ｎ型不純物のイオン注入は、注入不純物の活性化アニール工程の前に実施すれば良く、図３のｐ型半導体領域３の形成工程を行った後にｎ半導体領域４を形成しても良い。
【００２５】
また、本実施の形態１では、マスク材料にＳｉＯ２を適用したが、例えば窒化シリコン膜やレジスト材料でもよく、イオン注入時のマスクとなる材料であれば、その他の材料でも適用できる。
【００２６】
また、本実施の形態１では、注入不純物の活性化アニールを実施した後、すぐに裏面および表面の電極形成を行ったが、注入不純物の活性化アニールを実施した後に酸化処理を行い、ｎ−ドリフト層２の表面に入ったダメージ層を除去する犠牲酸化工程を行ってもよい。
【００２７】
また、本実施の形態１では、注入不純物の活性化アニールを実施した後、すぐに裏面および表面の電極形成を行ったが、ｎ−ドリフト層２の表面にＣＶＤ法でＳｉＯ２などの表面保護膜を形成し、ｎ−ドリフト層２の表面を保護しても良い。この場合、表面保護膜を形成した後、ショットキー電極を形成する領域のみ開口するように加工する。また、前述の犠牲酸化工程を行った後に表面保護膜を形成しても良い。次に、本発明の効果の一例を図４から図７のシミュレーション結果を用いて説明する。ここで、ＪＢＳ構造を有するダイオードのｎ−ドリフト層抵抗をＲ、ショットキーダイオードのｎ−ドリフト層抵抗をＲＳＢＤ、ＪＢＳ構造におけるｐ型半導体領域３の幅をＰ、間隔をＳ、ｎ−ドリフト層２の厚さをＷと定義している。
【００２８】
また、ｎ−ドリフト層２は耐圧の異なる２種類の仕様を示している。１つは耐圧６００Ｖを想定した不純物濃度が１×１０１６ｃｍ−３、厚さが５μｍのｎ-ドリフト層であり、もう１つは耐圧３．３ｋＶを想定した不純物濃度が３×１０１５ｃｍ−３、厚さが３０μｍのｎ-ドリフト層である。
【００２９】
図４は、従来のＪＢＳダイオードの抵抗上昇率Ｒ／ＲＳＢＤと、ショットキー界面割合Ｓ／（Ｓ+Ｐ）の関係を示している。ｐ＋接合領域の間隔Ｓは、逆方向電圧印加時のショットキー電極界面電界を十分に緩和し、逆方向漏れ電流を低減する観点から決定される。ここでは、耐圧６００Ｖを想定したｎ−ドリフト層２の仕様ではＳ＝２μｍ、耐圧３．３ｋＶを想定したｎ-ドリフト層２の仕様では３μｍを標準寸法として設定した。また、ドリフト層の抵抗変化の比較のために、耐圧６００Ｖのｎ−ドリフト層２の仕様でＳ＝６μｍの寸法についても計算したが、このＳの仕様はショットキー界面電界の緩和効果を考慮した値ではない。図４から、ＪＢＳ構造とすることで、ｎ-ドリフト層２表面の電流経路は制限されるため、ショットキー界面の割合が減るほどに抵抗上昇率Ｒ／ＲＳＢＤが増加しているのが分かる。しかし、ｎ−ドリフト層２の仕様や間隔Ｓの寸法によって、ショットキー界面の割合に対するドリフト層抵抗の上昇率の感度は異なっている。つまり、電流がｐ型半導体領域下部まで十分に広がらなくなり、抵抗上昇率Ｒ／ＲＳＢＤが急激に増加するポイントは、ｐ型半導体領域の幅Ｐと間隔Ｓの割合だけでは決まらないことを示している。
【００３０】
図５は、従来のＪＢＳダイオードの抵抗上昇率Ｒ／ＲＳＢＤと、接合領域幅のドリフト層厚さに対する割合Ｗ／Ｐの関係を示している。図５では、Ｗ／Ｐの値が大きいときは、緩やかにほぼ一定の割合で抵抗上昇率Ｒ／ＲＳＢＤは増加しているが、Ｗ／Ｐ≦４の領域になると抵抗上昇率Ｒ／ＲＳＢＤが急激に増加しているのが分かる。これは、ＪＢＳ構造の抵抗増加を決める因子はｐ型半導体領域の幅Ｐとドリフト層の厚さＷで決まっており、Ｐ≧Ｗ／４の関係では、電流がｐ型半導体領域３の下部まで十分に広がらなくなることを示している。
【００３１】
図６は、本実施の形態１の構造を適用した場合の効果の一例を示している。図６では簡便のため、ｎ型半導体領域４を電流分散層と表示しているが、同じ層を示している。すなわち、電流分散層と表記されているものは、本発明に係るｎ型半導体領域４を設けた場合のデータであり、表記のないものは、従来のＳＢＤである。耐圧６００Ｖを想定したｎ−ドリフト層２の仕様は、ｎ−ＳｉＣ層８が不純物濃度１×１０１６ｃｍ−３の厚さ５μｍ、ｎ型半導体領域４が３×１０１６ｃｍ−３の２μｍの積層膜となっている。また、耐圧３．３ｋＶを想定したｎ−ドリフト層２の仕様は、ｎ−ＳｉＣ層８が３×１０１５ｃｍ−３の３０μｍ、ｎ型半導体領域４が１．５×１０１６ｃｍ−３の２μｍの積層膜となっている。ｎ型半導体領域４を追加したｎ−ドリフト層２の抵抗上昇率は、ｎ型半導体領域４がない場合のｎ-ドリフト層２のショットキーダイオードの抵抗ＲＳＢＤで規格化している。このため、積層膜の不純物濃度や厚さの関係で、Ｗ／Ｐが大きい場合の抵抗上昇率Ｒ／ＲＳＢＤはｎ−ドリフト層２の仕様によって違いが見られる。しかし、どちらのｎ−ドリフト層２の仕様においても、抵抗上昇率の急増するポイントＷ／Ｐ＝４よりも小さい場合において、従来構造と比べて抵抗の上昇が抑制されていることが分かる。すなわち、本発明に係るｎ型半導体領域４を設けた場合には、特にＰがＷの１／４倍よりも広い設計において抵抗の上昇を抑制する効果が顕著になることが分かる。ＰとＷの関係に寄らずｎ型半導体領域４を設けることで一定の効果が得られるが、ＰをＷの１／４倍よりも広くすることでより顕著な効果が得られ、ＰをＷの１／４倍より広くすることが望ましい。
【００３２】
図７は、本実施の形態１の構造を適用した場合の効果の一例を示しており、ｎ型半導体領域４を追加したｎ−ドリフト層２の抵抗上昇率を、同一のｎ−ドリフト層２の構造を持つショットキーダイオードの抵抗ＲＳＢＤで規格化した場合を示している。各ｎ−ドリフト層２の仕様について、Ｗ／Ｐ＝３程度まで、抵抗上昇率Ｒ／ＲＳＢＤはほぼ一定の割合で緩やかに増加していることが分かる。これは、ｎ型半導体領域４を追加した本願発明の構造により、ｐ型半導体領域３の幅Ｐを大きくしても、ｐ型半導体領域３下部まで十分に電流が広がっているためである。また、従来構造と比べると、上昇率の急増するポイントＷ／Ｐ＝３よりも小さい場合においても抵抗の増加は緩やかであり、Ｗ／Ｐ＝１の場合でも抵抗上昇率は１．５程度であり、実用可能な範囲に抑えられている。すなわち、本発明に係るｎ型半導体領域４を設けることによって、従来Ｗ／Ｐ＝４程度であった抵抗の上昇率の急増ポイントをＷ／Ｐ＝３程度まで下げることができる。また、従来のＷ／Ｐ＝１では抵抗の上昇率が高く実用的でなかった設計値をｎ型半導体領域４を設けることによって、実用的な範囲の設計値に抑えることができる。よって、上昇率が急増する前の領域を用いる場合には、ＰをＷの１／４倍より大きく１／３倍より小さくすることが望ましく、また、上昇率が急増した後の領域である１／３倍より大きい場合であっても、この上昇率を低く抑えることができる。
【００３３】
本実施の形態１では、ｎ型半導体領域４の膜厚が２μｍの場合を用いて説明したが、ｎ型半導体領域４の濃度および膜厚は、任意の値に設定できる。つまりは、ｎ−ＳｉＣ層８よりも高濃度であり、また逆方向特性が所望の耐圧を示すことができる範囲で設定する。同様に、膜厚を薄く、もしくは厚くしてもよい。
【００３４】
また、本実施の形態１では、ＪＢＳ構造におけるｐ型半導体領域３の間隔Ｓを、耐圧６００Ｖを想定したｎ−ドリフト層２の仕様ではＳ＝２μｍ、耐圧３．３ｋＶを想定したｎ−ドリフト層２の仕様ではＳ＝３μｍとして設定したが、順方向動作時においてオン電圧が極端に上昇しない範囲であれば、間隔Ｓを狭く設定しても良い。本実施の形態１では、ｎ−ドリフト層２の表面に相対的に高い不純物濃度のｎ型半導体領域４を有するため、通常の間隔Ｓよりも大幅に狭く設定することが可能である。
【００３５】
（実施の形態２）
実施の形態２では、実施の形態１についてショットキー電極５端近辺の構造について、さらにｎ型半導体領域４を設けた構造である。図８は、図２２のＢ−Ｂ’切断面における断面図であり、ＪＢＳダイオードのショットキー電極５端近辺の断面構造を示している。図８に示しているように、ショットキー電極５端の構造としては、（ａ）ｎ−型ＳｉＣドリフト層２上にショットキー電極５を形成し、ｐ型半導体領域（ガードリング）９上で端部が形成されるように電極を加工する構造と、（ｂ）ｎ−型ＳｉＣドリフト層２上に形成した絶縁膜１０を通例のリソグラフィとドライエッチングもしくはウェットエッチングにより加工し、ショットキー電極５を形成し、ｐ型半導体領域（ガードリング）９の上部であり絶縁膜１０上で端部が形成されるように電極を加工する構造が一般的に用いられる。ここでｐ型半導体領域（ガードリング）９は、ショットキー電極５端部、もしくは電極と絶縁膜１０の境界部分に電界が集中しないように設けられている。いずれの場合でも、ショットキー電極の端部若しくはショットキー電極と絶縁膜１０の境界部分（ショットキー電極の端部）は、このｐ型半導体領域上に配置されている。ここでは、ｐ型半導体領域（ガードリング）９を、ｐ型半導体領域３とは別工程で形成された領域として示しているが、ｐ型半導体領域３と同一工程で形成しても良い。いずれの場合においても、ｐ型半導体領域（ガードリング）９をｎ型半導体領域４内に形成することで、順方向動作時においてｐ型半導体領域（ガードリング）９の下部に十分に電流が広がることが可能であり、実施の形態１の効果と同様にショットキー電極５端近辺のオン電圧の上昇を抑えることができる。
【００３６】
なお、本実施の形態１では、絶縁膜１０にＳｉＯ２を適用したが、一般的な絶縁性を有した材料であれば良く、例えば窒化シリコン膜やポリイミド、またこれらの異なる絶縁膜からなる積層膜でもよい。
【００３７】
（実施の形態３）
図９は本発明の実施の形態３における半導体装置の断面構造を示す説明図である。また、図１０に本実施の形態３における他の半導体装置の断面構造の説明図を示す。図９との違いは、ｎ型半導体領域４がｐ型半導体領域３の幅と同じという点である。この違いは、製造工程における若干の変更によって実現することができる。本実施の形態３の実施の形態１との違いは、ｎ型半導体領域４がｐ型半導体領域３の下部領域のみに形成されている点であり、製造工程が異なる。しかし、その効果は、程度の違いはあるが本質的に実施の形態１で示したものと同様である。
【００３８】
図１１から図１２は本実施の形態３の製造工程の一例を示す、製造工程中の断面構造説明図である。
【００３９】
実施の形態１と同様の手順で、ｎ＋ＳｉＣ基板１上に低不純物濃度のｎ−ドリフト層２をエピタキシャル成長で形成したＳｉＣ基板を準備する。ｎ＋ＳｉＣ基板１やｎ−ドリフト層２は、実施の形態１と同様の不純物濃度や厚さの範囲の仕様を用いる。
【００４０】
次に、図１１に示すように、通例のリソグラフィとドライエッチングにより、マスク材料７にパターンを形成する。マスク材料７やその加工パターンは、実施の形態１と同様のものを用いる。マスク材料７にパターン形成した後、イオン１２の注入により、ｎ−ドリフト層２の表面にｐ型半導体領域３を形成する。また、イオン注入時の加速エネルギーや総ドーズ量は、実施の形態１と同様のものを用いる。
【００４１】
次に、ｐ型半導体領域３形成時のマスク材料７を加工・縮小してｎ型不純物のイオン注入を行い、ｎ半導体領域４を形成する。ここではマスク材料７は、ＣＶＤ法で形成したＳｉＯ２を用いているため、加工には希釈したフッ酸を用いている。マスク材料７のエッチング量には特に規定はなく、ｎ型半導体領域４の幅がｐ型半導体領域３の幅より広くなれば良い。ｎ型半導体領域４の不純物濃度は、相対的にｎ−ドリフト層２の不純物濃度より高濃度であれば良く、ピーク不純物濃度がｐ型半導体領域３下部のＰＮ接合位置近辺となるように設定する。ｎ型のドーパントとしては、通常Ｎ（窒素）やＰ（リン）が用いられる。ここでは、ドーパントとしてＮを用い、総ドーズ量１．８×１０１２ｃｍ−２を３６０〜４８０ｋｅＶの加速エネルギーで多段注入を行い、ピーク不純物濃度が７×１０１６ｃｍ−３程度となるようにｎ型半導体領域４を形成した。また、電流分散層となるｎ型半導体領域４の幅を広くするため、より高い加速エネルギー、例えば７００ｋｅＶ程度までで多段注入を行っても良いが、ｎ型不純物のイオン注入条件は、設定耐圧の逆方向電圧印加時のＰＮ接合リークの大きさで決める必要がある。
【００４２】
こうして、ｎ型半導体領域４を形成した後は、通常行われる注入不純物の活性化アニールを行い、ｎ＋ＳｉＣ基板の裏面のオーミック電極６およびｎ−ドリフト層２表面のショットキー電極５を形成し、ショットキー電極５を所望のサイズにパターニング加工することで、図９に示した本願発明の半導体装置が完成する。
【００４３】
ここでは、ダイオードの主要部分のみを説明したが、通常チップ周辺に形成されている電界集中緩和構造は、図１１から図１２に示した製造工程の前、間、または後に、通例のリソグラフィとドライエッチング、およびイオン注入を用いて形成される。
【００４４】
本実施の形態３では、ｐ型半導体領域３を形成した後ｎ型半導体領域４を形成したが、その形成順序は逆でも良い。その場合、ｎ型半導体領域４を形成した後、マスク材料７を追加で堆積し、通例のドライエッチングによるエッチバック処理を行うことで、ｎ型半導体領域４よりも幅の狭いｐ型半導体領域３形成用のマスク材料７が形成される。
【００４５】
また、本実施の形態３では、ｎ型半導体領域４の幅をｐ型半導体領域３の幅よりも広く形成したが、同一マスクパターンで形成しても良い。この場合、マスク材料７を再加工する工程を省略することができるので、工程を簡略化することができる。図１０に断面構造を例示する。
【００４６】
また、本実施の形態３では、注入不純物の活性化アニールを実施した後、すぐに裏面および表面の電極形成を行ったが、注入不純物の活性化アニールを実施した後に酸化処理を行い、ｎ−ドリフト層２の表面に入ったダメージ層を除去する犠牲酸化工程を行ってもよい。
【００４７】
また、本実施の形態３では、注入不純物の活性化アニールを実施した後、すぐに裏面および表面の電極形成を行ったが、ｎ−ドリフト層２の表面にＣＶＤ法でＳｉＯ２などの表面保護膜を形成し、ｎ−ドリフト層２の表面を保護しても良い。この場合、表面保護膜を形成した後、ショットキー電極を形成する領域のみ開口するように加工する。また、前述の犠牲酸化工程を行った後に表面保護膜を形成しても良い。
【００４８】
（実施の形態４）
図１３は本発明の実施の形態４における半導体装置の断面構造を示す説明図である。実施の形態３で示した図９との違いは、ｎ型半導体領域４がｐ型半導体領域３の側面にも配置され、ｎ−ドリフト層２の表面まで形成されてショットキー接続している点である。なお、隣接するｎ型半導体領域と所定の間隔が設けられて配置されている。しかし、その効果は、程度の違いはあるが本質的に実施の形態１で示したものと同様である。
【００４９】
図１４から図１５は本実施の形態４の製造工程の一例を示す、製造工程中の断面構造説明図である。
【００５０】
実施の形態３との違いは、図１５のｎ型半導体領域４形成時のイオン注入条件である。低加速エネルギーから多段注入を行うことで、ｎ型半導体領域４をｎ−ドリフト層２の表面まで形成している。
【００５１】
また、本実施の形態４の別の製造方法として、ｎ−ドリフト層２を通例のドライエッチングによりトレンチ形状に加工した後、ｎ型半導体領域４となるＳｉＣ層、ｐ型半導体領域３となるＳｉＣ層をエピタキシャル成長し、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により、ｎ−ドリフト層２の表面まで平坦化研磨を実施する方法がある。この場合、ｎ型半導体領域４およびｐ型半導体領域３を、イオン注入を用いずに形成することができるので、不純物濃度の制御やその幅を正確に制御することが出来る。
【００５２】
（実施の形態５）
図１６は本発明の実施の形態５における半導体装置の断面構造を示す説明図である。実施の形態３で示した図９との違いは、ｎ型半導体領域４がそれぞれ分断されずに、１つの層として形成されている点である。すなわち、ｐ型半導体領域３の間であって、ショットキー電極５とＳｉＣ基板１の間にも配置されている。さらに、ショットキー電極５と所定の距離離れて配置されている。しかし、その効果は、程度の違いはあるが本質的に実施の形態１で示したものと同様である。
【００５３】
図１７から図１８は本実施の形態５の製造工程の一例を示す、製造工程中の断面構造説明図である。
【００５４】
実施の形態３との違いは、図１８のｎ型半導体領域４形成時の注入領域である。本実施の形態５では、ＪＢＳ構造を形成する領域全面にｎ型不純物をイオン注入することで、ｎ型半導体領域４を形成している。
【００５５】
また、本実施の形態５の別の製造方法として、ｎ−ドリフト層２の表面に、ｎ型半導体領域４、ｎ−ドリフト層２と同一の不純物濃度のｎ−ＳｉＣ層をエピタキシャル成長した後、ｐ型半導体領域３をイオン注入により形成する方法がある。この場合、ｎ型半導体領域４の不純物濃度と厚みを制御よく形成することが出来る。
【００５６】
以上、本発明について実施の形態１〜５を用いて説明した。実施の形態２では、実施の形態１を用いて説明したが、実施の形態２は実施の形態３〜５の形態についても適用でき、その場合には、図８のｐ型半導体領域３とｐ型半導体領域９との間のｎ型半導体領域４の配置を夫々の実施の形態３〜５のｎ型半導体領域４の配置に置き換えればよい。
【符号の説明】
【００５７】
１   ｎ＋型ＳｉＣ基板
２   ｎ−型ＳｉＣドリフト層
３   ｐ型半導体領域
４   ｎ型半導体領域
５   ショットキー電極
６   オーミック電極
７   マスク材料
８   ｎ−型ＳｉＣ層
９   ガードリング
１０ 絶縁膜
１１ 開口部
１２ イオン
【図１】
0005452718.tif 000002
【図２】
0005452718.tif 000003
【図３】
0005452718.tif 000004
【図４】
0005452718.tif 000005
【図５】
0005452718.tif 000006
【図６】
0005452718.tif 000007
【図７】
0005452718.tif 000008
【図８】
0005452718.tif 000009
【図９】
0005452718.tif 000010
【図１０】
0005452718.tif 000011
【図１１】
0005452718.tif 000012
【図１２】
0005452718.tif 000013
【図１３】
0005452718.tif 000014
【図１４】
0005452718.tif 000015
【図１５】
0005452718.tif 000016
【図１６】
0005452718.tif 000017
【図１７】
0005452718.tif 000018
【図１８】
0005452718.tif 000019
【図１９】
0005452718.tif 000020
【図２０】
0005452718.tif 000021
【図２１】
0005452718.tif 000022
【図２２】
0005452718.tif 000023