(57)【特許請求の範囲】
【請求項１】
基板、
ソース電極、
ドレイン電極、
前記ソース電極と前記ドレイン電極との間にチャネルを形成するカーボンナノチューブ、３ｎｍ〜１０ｎｍ厚の誘電体については７より大か等しく、３ｎｍより薄い誘電体については４より大か等しい誘電率ｋを有する１ｎｍ〜１０ｎｍ厚のゲート誘電体および
前記カーボンナノチューブから前記ゲート誘電体で分離され、前記ソース電極または前記ドレイン電極とは重ならずに位置し、トップゲート型ジオメトリーを含むゲート電極を備え、入力高周波電圧が前記ゲート電極に印加される
高速電界効果トランジスタ。
【請求項２】
更に付加カーボンナノチューブを含み、前記付加カーボンナノチューブが前記ソース電極と前記ドレイン電極との間の前記チャネルの寸法を大きくしている請求項１の高速電界効果トランジスタ。
【請求項３】
前記基板が石英を含む請求項１又は２の高速電界効果トランジスタ。
【請求項４】
前記カーボンナノチューブが１μｍよりも短い長さである請求項１〜３のいずれか１つの高速電界効果トランジスタ。
【請求項５】
直流電流（ＤＣ）が前記カーボンナノチューブにより形成される前記チャネルを介して流れ、前記ゲート電極に印加される前記入力高周波電圧が前記ソース電極と前記ドレイン電極間の出力高周波電圧を生じる請求項１〜４のいずれか１つの高速電界効果トランジスタ。
【請求項６】
ＤＣ電圧がソースコンタクトとドレインコンタクトの間に印加され、前記ゲート電極に印加される前記入力高周波電圧が前記チャネルを介して流れる出力高周波電流を生じる請求項１〜５のいずれか１つの高速電界効果トランジスタ。
【請求項７】
前記ドレイン電極および前記ソース電極の一方または両方がオーミックコンタクトを含む請求項１〜６のいずれか１つの高速電界効果トランジスタ。
【請求項８】
更にバイアス電圧を含み、前記バイアス電圧が、前記ドレインと前記ソース電極との間で、前記カーボンナノチューブで形成された前記チャネル内で光学フォノンが発生する電圧レベルより低く印加される請求項１〜７のいずれか１つの高速電界効果トランジスタ。
【請求項９】
基板、
ソース電極、
ドレイン電極、
前記ソース電極と前記ドレイン電極との間のチャネル、
３ｎｍ〜１０ｎｍ厚の誘電体については７より大か等しく、３ｎｍより薄い誘電体については４より大か等しい誘電率ｋを有する１ｎｍ〜１０ｎｍ厚のゲート誘電体および
前記チャネルから前記ゲート誘電体で分離され、前記ソース電極または前記ドレイン電極とは重ならずに位置し、トップゲート型ジオメトリーを含むゲート電極を備え、入力高周波電圧が前記ゲート電極に印加され、
前記チャネルがＳｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＳｉＣ、ＢＮ、ＩｎＡｓまたはＩｎＰを含む群からなる半導体で形成され、前記チャネルが３ｎｍよりも狭い幅である高速電界効果トランジスタ。
【請求項１０】
前記ゲート誘電体が１以上の、ＴｉＯ2、ＨｆＯ2、ＺｒＯ2、Ｔａ2Ｏ5、ＢａＳｒＴｉＯ3、ＡｌＯx、ＡｌＮ、Ｓｉ3Ｎ4およびＳｉＯ2から選択される請求項１〜９のいずれか１つの高速電界効果トランジスタ。
【請求項１１】
前記入力ＲＦ電圧の周波数が２００ＭＨｚ〜６ＴＨｚの範囲である請求項１〜１０のいずれか１つの高速電界効果トランジスタ。
【請求項１２】
前記基板がサファイア、ＧａＡｓ、ＳｉＣ、高抵抗率Ｓｉ、ポリテトラフルオロエチレン、プラスチック、アルミナ、ガラス、ベリリア、ＴｉＯ2、フェライトまたはセラミックを含む群から選択される請求項１〜１１のいずれか１つの高速電界効果トランジスタ。
【請求項１３】
基板、
ソース電極、
ドレイン電極、
前記ソース電極および前記ドレイン電極との間のチャネルを形成するカーボンナノチューブ、
３ｎｍ〜１０ｎｍ厚の誘電体については７より大か等しく、３ｎｍより薄い誘電体については４より大か等しい誘電率ｋを有する１ｎｍ〜１０ｎｍ厚のゲート誘電体および
前記カーボンナノチューブから前記ゲート誘電体で分離されているゲート電極を含み、入力高周波電圧が前記ゲート電極に印加されるリニア電界効果トランジスタ。
【請求項１４】
更に付加カーボンナノチューブを含み、前記付加カーボンナノチューブが前記ソース電極と前記ドレイン電極との間の前記チャネルの寸法を大きくしている請求項１３のリニア電界効果トランジスタ。
【請求項１５】
前記基板が石英である請求項１３のリニア電界効果トランジスタ。
【請求項１６】
前記ゲート電極は、前記ソースまたはドレイン電極のいずれの部分とも重ならずに位置し、トップゲート型ジオメトリーを形成する請求項１３又は１４のリニア電界効果トランジスタ。
【請求項１７】
ＤＣ電流が前記カーボンナノチューブにより形成される前記チャネルを介して流れ、前記ゲート電極に印加される前記入力高周波電圧が前記ソース電極と前記ドレイン電極間の出力高周波電圧を生じる請求項１３〜１６のいずれか１つのリニア電界効果トランジスタ。
【請求項１８】
ＤＣ電圧がソース電極とドレイン電極の間に印加され、ゲート電極に印加される入力高周波電圧がカーボンナノチューブにより形成されるチャネルを介して流れる出力高周波電流を生じる請求項１３〜１７のいずれか１つのリニア電界効果トランジスタ。
【請求項１９】
前記ドレイン電極および前記ソース電極の一方または両方がオーミックコンタクトを含む請求項１３〜１８のいずれか１つのリニア電界効果トランジスタ。
【請求項２０】
基板、
ソース電極、
ドレイン電極、
前記ソース電極および前記ドレイン電極との間のチャネル、
３ｎｍ〜１０ｎｍ厚の誘電体については７より大か等しく、３ｎｍより薄い誘電体については４より大か等しい誘電率ｋを有する１ｎｍ〜１０ｎｍ厚のゲート誘電体および
前記チャネルから前記ゲート誘電体で分離されているゲート電極を含み、入力高周波電圧が前記ゲート電極に印加され、
前記チャネルがＳｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＳｉＣ、ＢＮ、ＩｎＡｓまたはＩｎＰを含む群からなる半導体により形成され、前記チャネルが３ｎｍよりも狭い幅であるリニア電界効果トランジスタ。
【請求項２１】
更にバイアス電圧を含み、前記バイアス電圧が、前記ドレインとソース電極との間で、前記チャネル内で光学フォノンが発生する電圧レベルより低く印加される請求項１３〜２０のいずれか１つのリニア電界効果トランジスタ。
【請求項２２】
前記ゲート誘電体がＴｉＯ2、ＨｆＯ2、ＡｌＯx、ＡｌＮ、Ｔａ2Ｏ5、ＺｒＯ2またはＢａＳｒＴｉＯ3を含む群から選択される請求項１３〜２１のいずれか１つのリニア電界効果トランジスタ。
【請求項２３】
前記入力高周波電圧が２００ＭＨｚ〜６ＴＨｚの範囲である請求項１３〜２２のいずれか１つのリニア電界効果トランジスタ。
【請求項２４】
前記基板がサファイア、ＧａＡｓ、ＳｉＣ、高抵抗率Ｓｉ、アルミナ、ポリテトラフルオロエチレン、プラスチック、ガラス、ベリリア、ＴｉＯ2、フェライトまたはセラミックを含む群から選択される請求項１３〜２３のいずれか１つのリニア電界効果トランジスタ。
【請求項２５】
ＧａＡｓ、サファイア、Ｓｉ、ＳｉＯx、ＩｎＰ、ＧａＮ、ＡｌＮ、ＳｉＣまたはダイアモンドを含む群から選択される基板、
ソース電極、
ドレイン電極、
前記ソース電極と前記ドレイン電極との間にチャネルを形成するカーボンナノチューブ、３ｎｍ〜１０ｎｍ厚の誘電体については７より大か等しく、３ｎｍより薄い誘電体については４より大か等しい誘電率ｋを有し、かつ１０ｎｍより薄く１ｎｍの厚みのゲート誘電体および
前記カーボンナノチューブから前記ゲート誘電体で分離されているゲート電極を含む放射線強化電界効果トランジスタ。
【請求項２６】
更に付加カーボンナノチューブを含み、前記付加カーボンナノチューブが前記ソース電極と前記ドレイン電極との間の前記チャネルの寸法を大きくする請求項２５の放射線強化電界効果トランジスタ。
【請求項２７】
入力高周波電圧が前記ゲート電極に印加される請求項２５又は２６の放射線強化電界効果トランジスタ。
【請求項２８】
前記入力高周波電圧が２００ＭＨｚ〜６ＴＨｚの範囲である請求項２７の放射線強化電界効果トランジスタ。
【請求項２９】
前記ゲート電極が前記ソース電極または前記ドレイン電極のいずれの場所にも直接的には堆積せず、トップゲート型ジオメトリーを含む請求項２５〜２８のいずれか１つの放射線強化電界効果トランジスタ。
【請求項３０】
ＤＣ電流が前記カーボンナノチューブにより形成される前記チャネルを介して流れ、前記ゲート電極に印加される入力高周波電圧が前記ソース電極と前記ドレイン電極間の出力高周波電圧を生じる請求項２５〜２９のいずれか１つの放射線強化電界効果トランジスタ。
【請求項３１】
ＤＣ電圧が前記ソース電極と前記ドレイン電極の間に印加され、前記ゲート電極に印加される入力高周波電圧が前記カーボンナノチューブで形成される前記チャネルを介して流れる出力高周波電流を生じる請求項２５〜３０のいずれか１つの放射線強化電界効果トランジスタ。
【請求項３２】
前記ドレイン電極および前記ソース電極の一方または両方がオーミックコンタクトを含む請求項２５〜３１のいずれか１つの放射線強化電界効果トランジスタ。
【請求項３３】
更にバイアス電圧を含み、前記バイアス電圧が、前記ドレインとソース電極との間で、前記カーボンナノチューブで形成されるチャネル内で光学フォノンが発生する電圧レベルより低く印加される請求項２５〜３２のいずれか１つの放射線強化電界効果トランジスタ。
【請求項３４】
前記ゲート誘電体がＳｉ3Ｎ4、ＧａＡｓ、ＡｌＮ、ＳｉＯx、ＡｌＯxまたはＴａ2Ｏ5を含む群から選択される請求項２５〜３３のいずれか１つの放射線強化電界効果トランジスタ。
【請求項３５】
基板、
ソース電極、
ドレイン電極、
前記ソース電極と前記ドレイン電極との間のチャネルを形成するカーボンナノチューブ、前記カーボンナノチューブが一部の上に堆積されている第１ゲート誘電体、
前記ゲート誘電体が上に堆積され、前記カーボンナノチューブから前記ゲート誘電体で分離されている第１ゲート電極、
前記カーボンナノチューブ上に堆積された第２誘電体、
前記第２ゲート誘電体が上に堆積され、前記カーボンナノチューブから前記第２ゲート誘電体で分離されている第２ゲート電極を含み、
第１ゲート誘電体および第２ゲート誘電体が、３ｎｍ〜１０ｎｍ厚の誘電体については７より大か等しく、３ｎｍより薄い誘電体については４より大か等しい誘電率ｋを有し、１ｎｍ〜１０ｎｍ厚を有する電界効果トランジスタ。
【請求項３６】
前記第１ゲート電極が前記ソースまたはドレイン電極と重ならずに位置している請求項３５の電界効果トランジスタ。
【請求項３７】
入力高周波電圧が前記第１ゲート電極および前記第２ゲート電極の一方または両方に印加される請求項３５又は３６の電界効果トランジスタ。
【請求項３８】
前記第２ゲート電極が前記ソースまたはドレイン電極と重ならずに位置している請求項３５〜３７のいずれか１つの電界効果トランジスタ。
【請求項３９】
前記第１ゲート電極および前記第２ゲート電極が前記カーボンナノチューブの一部を取り囲むために連結され、前記カーボンナノチューブの一部から前記第１および第２ゲート電極で分離されている請求項３５〜３８のいずれか１つの電界効果トランジスタ。
【請求項４０】
前記第１および第２誘電体が単一の誘電体を含む請求項３５〜３９のいずれか１つの電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ、特にカーボンナノチューブを用いて製造される電界効果トランジスタに関する。
【背景技術】
【０００２】
カーボンナノチューブ（ＣＮＴｓ）は、長くて、薄い円筒状の炭素分子で、幅広い様々な用途で（例えば、ナノエレクトロニックス、光学、物質応用など）、潜在的に有用な新規な特性を示す。ＣＮＴｓは本質的には円筒状に巻かれた黒鉛（炭素の六方格子）の一枚のシートである。ＣＮＴｓは、直径がおおよそ０．６〜５ナノメーター（ｎｍ）であり、長さが２，３センチメーターとなりうる。それらは、驚くべき強度、ユニークな電気的特性を示し、有効な熱伝導体である。
【０００３】
ＣＮＴｓは、ナノチューブの種類（例えば、その直径、長さおよびキラリティーまたはねじれにより定義される）に基づいて変化する、極めて幅広い電気的、熱的、構造的特性を有する。ＣＮＴｓは、公知物質の中で最も高い室温での移動度および飽和電子速度を同時に有する。
【０００４】
通常の電界効果トランジスタ（ＦＥＴｓ）は非線形のデバイスである。通常のＦＥＴｓには非線形性について２つの主なソースがある。第１に、通常のＦＥＴｓは、印加されるゲート電圧により寸法が変化するチャネル内にデプレッション領域を有する。結果として、ゲート−ソースの電気容量は電圧により変化し、チャネル内の電荷はゲート電圧の非線形関数である。第２に、キャリヤー速度は電界の非線形関数である。これら２つの効果の組み合わせにより、ゲート電圧の非線形関数であるドレイン電流がもたらされる。
【０００５】
通常のＦＥＴｓで製造されるリニア（ｌｉｎｅａｒ）増幅器は多量の電力を使用する。通常のＦＥＴｓからリニア増幅器を得る標準的な方法は、大きなソース−ドレインのバイアスを用いることである。しかしながら、大きなソース−ドレインのバイアスはチャネルの長さに依存する大きな電界をもたらし得る。キャリヤーがチャネルへ流れ込んだ場合、キャリヤーは光学フォノンを刺激し得る十分なエネルギーを得る。結果として、キャリヤー速度は、飽和して、ソース−ドレインおよびゲートバイアスからほぼ独立したものとなる。しかしながら、チャネル内の総電荷はやはりゲート電圧の非線形関数である。ゲートバイアスには、ドレイン電流の２次および／または３次導関数が最小となる点が選択される。この点はデバイスのジオメトリーにより異なる。このアプローチは、２次および／または３次の切片を最大とすることで、ＦＥＴの非線形性を最小にする。しかし、大きなソース−ドレインの電圧が必要であり、光学フォノンを発生させることにより多量の電力を消費する。
【発明の概要】
【課題を解決するための手段】
【０００６】
要約
カーボンナノチューブの電界効果トランジスタは、基板、ソース電極、ドレイン電極およびカーボンナノチューブを含む。カーボンナノチューブはソース電極とドレイン電極との間のチャネルを形成する。カーボンナノチューブの電界効果トランジスタは、ゲート誘電体およびゲート電極も含む。ゲート電極をカーボンナノチューブからゲート誘電体で分離し、入力高周波電圧をゲート電極に印加する。
【図面の簡単な説明】
【０００７】
【図１】図１は、バックゲート型ジオメトリーを用いるカーボンナノチューブの電界効果トランジスタを示す。
【図２】図２は、トップゲート型ジオメトリーを用いるカーボンナノチューブの電界効果トランジスタを示す。
【図３】図３は、トップゲート型ジオメトリーを用いるカーボンナノチューブの電界効果トランジスタの代替設計図を示す。
【図４】図４は、トップゲート型カーボンナノチューブの電界効果トランジスタに関する他の代替設計図を示す。
【図５】図５は、トップゲート型カーボンナノチューブの電界効果トランジスタに関する他の代替設計図を示す。
【図６】図６は、トップゲート型カーボンナノチューブの電界効果トランジスタに関する実施態様の光学顕微鏡写真を示す。
【図７】図７は、図４で示されるトップゲート型カーボンナノチューブの電界効果トランジスタの周波数について測定した出力のプロットを示す。
【図８】図８は、カーボンナノチューブについての電子バンド構造を示す。
【図９】図９は、カーボンナノチューブの電界効果トランジスタの製造方法の一例を示す。
【発明を実施するための形態】
【０００８】
図１は、カーボンナノチューブ（ＣＮＴ）の電界効果トランジスタ（ＦＥＴ）１００についての実施態様を示す。ＣＮＴ  ＦＥＴ１００は、二酸化珪素（ＳｉＯ2）のようなゲート誘電体層１３０上に堆積させた、カーボンナノチューブ１４０を含んでいる。ゲート電極として機能する導電性基板１２０上に、ゲート誘電体層１３０を成長または堆積させる。導電性基板１２０はシリコン（Ｓｉ）または他のタイプの導電性物質であってもよい。ソース電極１７０およびドレイン電極１５０のコンタクトをＣＮＴ１４０上に成長または堆積させる。図１で示されるＣＮＴ  ＦＥＴ１００は、バックゲート型ジオメトリーに基づいている。
【０００９】
動作中、ソース電極１７０とドレイン電極１５０との間に電圧を印加する。結果として、電流は、例えばソース電極１７０からドレイン電極１５０へ、ＣＮＴ１４０を介して流れる。ゲート電極１２０に印加される電圧は、ＣＮＴ１４０内の電流の流れを変化させる。酸化した、高導電性ウエーハ１３０および１２０（例えば、Ｓｉを含む）上に、ナノチューブ１４０を成長させることにより形成されるバックゲート型ＣＮＴ  ＦＥＴ１００の構成は、直流および２５０ＭＨｚより低い周波数でよく機能する。導電性基板（例えば、Ｓｉ）がゲート１２０として機能するＣＮＴ  ＦＥＴ１００の構成内で、ＦＥＴの性能は大きなゲート−ソースおよびゲート−ドレインの電気容量のために制限される。ソース１７０とゲート１２０との間の、またはドレイン１５０とゲート１２０との間の大きな寄生容量は、ＣＮＴ  ＦＥＴ１００の速度を制限することがある。
【００１０】
図２は、基板２１０上に堆積させたＣＮＴ２４０を含む高速ＣＮＴ  ＦＥＴ２００についての実施態様を示す。基板２１０は石英（ＳｉＯ2）のような絶縁基板であってもよく、基板２１０はＳｉのような導電性基板であってもよい。基板２１０は、サファイア（Ａｌ2Ｏ3）、ガリウムヒ素（ＧａＡｓ）、炭化珪素（ＳｉＣ）、高抵抗率Ｓｉ、アルミナ（ＡｌＯx）、ガラス、ベリリア（ＢｅＯ）、酸化チタン（ＴｉＯ2）、フェライト、テフロン（デュポンの登録商標）（ポリテトラフルオロエチレン）、セラミック、プラスチックまたはそのいずれかの組み合わせのような、ＲＦロスの低い物質を含んでいてもよい。基板２１０上にソース電極２７０およびドレイン電極２５０を成長または堆積させる。示されるように、ソース電極２７０およびドレイン電極２５０を、ＣＮＴ２４０と接触させるために、基板２１０上に堆積させる。ＣＮＴ２４０は、ソース電極２７０とドレイン電極２５０との間のチャネルとしての役割を果たし、それを介して電流が流れる。ＣＮＴ  ＦＥＴ２００には、ソース電極２７０およびドレイン電極２５０との間のチャネルを形成するために、単一のカーボンナノチューブ分子を用いてもよい。ＣＮＴ  ＦＥＴ２００は、ＣＮＴ２４０に隣接する（例えば、並んでいる）１以上の追加のＣＮＴ分子を含んでいてもよい。基板２１０上に、平行な、堆積した、交差した、織り交ぜた、またはその他の構成のような、いずれかの構成で追加のＣＮＴｓを堆積させてもよい。複数のＣＮＴｓを堆積させる場合、それらは互いに接触していても、いなくてもよい。基板２１０上に複数のＣＮＴｓ２４０を堆積させることにより、ソース電極２７０とドレイン電極２５０との間のチャネルがより幅広くなり、例えばより大きな出力電流をもたらし、デバイスのトランスコンダクタンスを増加させることとなる。
【００１１】
ＣＮＴ２４０（または追加のＣＮＴｓ）上にゲート誘電体２６０を堆積させる。ゲート誘電体２６０はソース２７０およびドレイン２５０上にも広がっていてもよく、示されるようにゲート誘電体２６０は、ゲート電極２８０下のＣＮＴ２４０の一部のみを覆っていてもよい。ＣＮＴ２４０上のゲート誘電体２６０の上に、示されるようにゲート２８０を堆積させる。ＣＮＴ２４０の全てまたは一部の上にゲート２８０を堆積させてもよい。ゲート２８０はソース電極２７０またはドレイン電極２５０上の小さな部分に広がっていてもよいが、このことによりデバイス性能の低下を引き起こすであろう。図２に示されるＣＮＴ  ＦＥＴ２００は、トップゲート型ジオメトリーに基づいている。
【００１２】
ゲート誘電体２６０は、酸化チタン（ＴｉＯ2）、酸化ハフニウムもしくはハフニア（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）、チタン酸バリウムストロンチウム（ＢａＳｒＴｉＯ3）、酸化アルミニウムもしくはアルミナ（ＡｌＯx）、酸化タンタル（Ｔａ2Ｏ5）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ3Ｎ4）、酸化シリコン（ＳｉＯx）および／またはその組み合わせのような、複数の物質を含んでいてもよい。ある実施態様では、ゲート誘電体２６０は厚みが１００ｎｍであってもよく、または１ｎｍ〜６００ｎｍの範囲であってもよい。ゲート誘電体２６０は高いｋ（誘電率）の誘電体を含んでいてもよい。例えば、ゲート誘電体２６０についてのｋは１５より大か等しくてもよく、または４〜３００であってもよい。デバイスのトランスコンダクタンスを増加させるために、ＴｉＯ2、ＨｆＯ2、ＺｒＯ2、Ｔａ2Ｏ5およびＢａＳｒＴｉＯ3のような高いｋの誘電性ゲート酸化物を用いてもよい。より低いｋの誘電体（例えば、ｋが１５より低い）を用いてもよい。例えばデバイスの誘電特性を変化させるために、ゲート誘電体２６０の厚みを変更し得る（例えば、厚くまたは薄くする）。例えば、より低いｋの誘電体を用いた場合、デバイスの特性を変化させるために、より低いｋの誘電体の厚みを厚くし得る。
【００１３】
図２で示されるＣＮＴ  ＦＥＴ２００のようなＣＮＴ  ＦＥＴのトップゲート型ジオメトリーは、高速で動作し得る。例えば、ＣＮＴ  ＦＥＴ２００は、高周波（ＲＦ）、マイクロ波またはミリ波（ｍｍ−波）の範囲で動作することができ、通常のＦＥＴｓより改善された性能を示す。ＣＮＴ  ＦＥＴ２００は、２３ＧＨｚと同じ高さの周波数では周波数に独立した性能を示す。計算では、ＣＮＴ  ＦＥＴ２００は６ＴＨｚを超えた速度で動作し得ることを示す。
【００１４】
ＣＮＴ  ＦＥＴ２００のトップゲート型デバイスのジオメトリーは、ゲート−ソースおよびゲート−ドレインの電気容量を最小とし、動作速度を最大とする。ある実施態様では、例えば、化学気相堆積法（ＣＶＤ）の技法を用いて、石英のような基板上に単壁（ｓｉｎｇｌｅ−ｗａｌｌｅｄ）のカーボンナノチューブを成長させることにより、ＣＮＴ  ＦＥＴ２００を製造する。ＲＦに好適な石英基板上に、例えば直径が１．２ｎｍのナノチューブを堆積させるためにＣＶＤを用いてもよく、そして石英基板はマイクロ波の周波数でロスを最小とする。例えばチタン／金の金属二重層から、標準的な光学リソグラフィーのリフトオフ法を用いて、ソースおよびドレインのコンタクトを形成し得る。その他の利用可能なコンタクト金属には、限定されないが、タングステン（Ｗ）、チタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、ニオビウム（Ｎｉ）、アルミニウム（Ａｌ）および／またはそれらの組み合わせが含まれる。ＣＮＴ  ＦＥＴに関する全体のチャネル長はおおよそ５μｍであり、ゲートが約１μｍで覆っている。ニオビウム／アルミニウムのゲート電極の堆積前に、２２０ｎｍ厚のＳｉ3Ｎ4のゲート誘電体をスパッタリングし得る。前記方法を用いて製造するＣＮＴ  ＦＥＴデバイスにより、ｎ型デプレッションモードのＣＮＴトランジスタを提供する。
【００１５】
ある実施態様では、入力ＲＦ電圧（Ｖg）をゲート電極２８０に印加する。ＤＣ電流をＣＮＴ２４０で形成されるチャネルに印加する。ＲＦ電圧の印加により、ソース電極２７０とドレイン電極２５０との間の出力ＲＦ電圧（Ｖds）を発生させる。絶縁基板２１０上にナノチューブ２４０を成長させることにより形成させる、トップゲート型ＣＮＴ  ＦＥＴ２００の構成は、高周波数でよく機能する。したがって、ＲＦ入力電圧の周波数によりＶgが増加され、ＣＮＴ  ＦＥＴ２００はその性能を維持し、場合によっては６ＴＨｚの周波数まで一定の出力を提供する。ＣＮＴ  ＦＥＴ２００の構成により、高周波数での寄生容量および導電性のロスを最小とする。このジオメトリー内では、ソース／ドレイン電極（２７０、２５０）およびゲート電極（２８０）には重なりがなく、このことにより数桁の規模で低減した寄生容量となる。石英のような絶縁基板の使用により、マイクロ波およびミリ波の周波数の範囲ではこれらのロスを実質的には低減する。さらに、石英の基板は潜在的には高価ではなく、その他のＲＦに好適な基板より容易に入手可能である。
【００１６】
図３は、逆の構成で製造されるトップゲート型ＣＮＴ  ＦＥＴ３００を示す。実施態様では、ＣＮＴ  ＦＥＴ３００は、図２で示されるＣＮＴ  ＦＥＴ２００と同一または類似の性能を提供してもよい。ＣＮＴ  ＦＥＴ３００の構成内で、石英のような基板３１０上にゲート電極３８０を最初に堆積させる。基板３１０を上記に掲げるＲＦに好適ないずれかの物質で製造してもよい。ゲート３８０上にのみ、ゲート３８０および基板３１０の一部の上に、またはゲート３８０およびすべての基板３１０（示されるように）上に、ゲート誘電体３６０を堆積させてもよい。次いで、ゲート誘電体３６０上にゲート３８０を横切って、ＣＮＴ３４０（または複数のＣＮＴｓ）を成長または堆積させる。ＣＮＴ３４０の末端上にソース３７０とドレイン３５０のコンタクトを堆積させる。動作中、ＣＮＴ  ＦＥＴ３００は増加した周波数で一定の性能を示し、周波数が増加した場合（例えば、マイクロ波およびミリ波の入力周波数の範囲で）ロスは一定となる。
【００１７】
図４は、トップゲート型ジオメトリーのバリエーションに従ってＣＮＴ  ＦＥＴ４００を示す。トップゲート型ＣＮＴ  ＦＥＴ４００内で、２つの別々のゲート４８０および４８５を用いる。ゲート４８０はＣＮＴ４４０の上部に存在し、ゲート４８５はＣＮＴ４４０の下部に存在する。ゲート４８０と４８５の両方を、ＣＮＴ４４０からゲート誘電体４６０で分離する。ＣＮＴ４４０の上部および下部の誘電体４６０は、単一の誘電体であっても、２つに分離した誘電体であってもよい。それらの誘電体は電気的に結合していても、いなくてもよい。２つのゲート４８０および４８５は電気的に結合していても、いなくてもよい。電気的結合は、物理的結合（直接の接触）、静電的結合および／または磁気的結合であってもよい。ゲート４８０および４８５が結合していない場合、ゲート４８０および４８５は、ＡＮＤゲートを提供してもよく、ミキサーとして用いてもよく、またはＣＮＴ４４０の化学的なドープ処理の必要性を排除してもよい。ＣＮＴ  ＦＥＴ４００は、ソース４７０、ドレイン４５０および基板４９０を含む。基板４９０、ゲート４８０、ゲート４８５、ゲート誘電体４８５、ソース４７０、ドレイン４５０およびＣＮＴ４４０のようなＣＮＴ  ＦＥＴ４００の様々な構成要素を、ＣＮＴ  ＦＥＴｓについて上記に記載したとおり、様々な物質、方法により、様々な寸法で製造できる。ＣＮＴ  ＦＥＴ４００は、ここで記載するＣＮＴ  ＦＥＴｓと同一または類似の性能を提供してもよい。動作中、ＣＮＴ  ＦＥＴ４００は増加した周波数で一定の性能を示してもよく、周波数が増加したとき、例えばマイクロ波およびミリ波の入力周波数の範囲でロスは一定のままである。
【００１８】
図５は、トップゲート型ジオメトリーの他のバリエーションに従ってＣＮＴ  ＦＥＴ５００を示す。トップゲート型ＣＮＴ  ＦＥＴ５００で、ゲート５８０はＣＮＴ５４０を取り囲んでいるが、示されるようにＣＮＴ５４０からゲート誘電体５６０で分離されている。ＣＮＴ  ＦＥＴ５００はソース５７０、ドレイン５５０および基板５９０を含む。基板５９０、ゲート５８０、ゲート誘電体５６０、ソース５７０、ドレイン５５０およびＣＮＴ５４０のような、ＣＮＴ  ＦＥＴ５００の様々な構成要素を、ＣＮＴ  ＦＥＴｓについてここで記載したとおり、様々な物質、方法により、様々な寸法で製造し得る。ＣＮＴ  ＦＥＴ５００は、ここで記載するＣＮＴ  ＦＥＴｓと同一または類似の性能を提供してもよい。動作中、ＣＮＴ  ＦＥＴ５００は増加した周波数で一定の性能を示してもよく、周波数が増加したとき、例えばマイクロ波およびミリ波の入力周波数の範囲でロスは一定のままである。
【００１９】
ここで記載される様々なトップゲート型ＣＮＴ  ＦＥＴのジオメトリーで、ゲート２８０、３８０、４８０および４８５または５８０のようなゲートを、ソース２７０、３７０、４７０または５７０のようなそれぞれのソース、ならびにドレイン２５０、３５０、４５０または５５０のようなそれぞれのドレインの両方から、寄生容量を最少とするために分離することにより、高速動作させ得る。
【００２０】
ここで記載される様々なトップゲート型ＣＮＴ  ＦＥＴの設計（例えば、ＣＮＴ  ＦＥＴｓ１００−５００）は、抵抗、キャパシタ、ダイオードまたは誘導子のような限定されない他の電子構造を形成するために、ＣＮＴ  ＦＥＴ上部または下部に堆積させる、付加的な金属層、絶縁層および／または半導体層を含んでいてもよい。さらに、シリコン（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、シリコンゲルマニウム（ＳｉＧｅ）、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）もしくは他の物質またはそれらの組み合わせのような、異なるＩＣ技術により製造される集積回路と、ＣＮＴ  ＦＥＴについての基板とを交換し得る。例えば、ＣＮＴ  ＦＥＴ２００についての基板２１０はＧａＡｓ基板であってもよい。ここで、ＧａＡｓ基板上に、ＧａＡｓ金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ）を作製し、ＧａＡｓ基板に、ＣＮＴ  ＦＥＴ２００を電気的に接続している。この構成をいずれかのＣＮＴ  ＦＥＴｓ２００−５００に印加することができ、ＣＮＴ  ＦＥＴ１００にも印加することができる。
【００２１】
上記のとおり、ＣＮＴ  ＦＥＴｓ  ２００−５００のようなＣＮＴ  ＦＥＴの製造方法には、動作周波数を最大とするために設計される特徴が含まれてもよい。例えば、ロスを最小とするために絶縁基板上にＣＮＴ  ＦＥＴデバイスを成長させ、寄生容量を最小とするためにトップゲート型ジオメトリーを選定し、デバイスのトランスコンダクタンスを最大とするために薄く、高いｋのゲート誘電体を選択し得る。
【００２２】
半導体ＣＮＴｓ内でのキャリヤーの移動度は、室温で１００，０００ｃｍ2／Ｖ・ｓを超え得る。高速ＦＥＴについての遮断周波数ｆTの推定値は、ゲート−ソースの電気容量Ｃgsに対するトランスコンダクタンスｇmの比率により得られる。したがって、ｆT＝ｇm／２  π  Ｃgsである。理論的には、ナノチューブ・デバイスについての最も高いトランスコンダクタンスは１５５マイクロ−シーメンス（μＳ）である。ナノチューブ・デバイスについての最も高い公知のトランスコンダクタンスは、現在のところバックゲート型ナノチューブＦＥＴｓについての、１桁より低い約２０μＳである。トップゲート型ＦＥＴｓはさらに高いトランスコンダクタンスを有する。ゲート−ソースの電気容量、Ｃgsは、１００ｎｍのゲート長については約３ａＦである。ｇm＝２０μＳというさらに低い推定値を用いた場合、ＣＮＴ  ＦＥＴについての遮断周波数は約１ＴＨｚである。したがって、この計算に基づいて、ＣＮＴ  ＦＥＴｓ２００−５００のようなＦＥＴｓは、高周波数のＲＦ波、マイクロ波およびミリ波の系で有用である。
【００２３】
図６は、トップゲート型ＣＮＴ  ＦＥＴ２００（ＣＮＴ  ＦＥＴ６００についても言及される）についての実施態様の光学顕微鏡写真６００を示す。示されるＣＮＴ  ＦＥＴ６００を、石英基板上に一つのＣＮＴを成長させることにより製造した。ＣＮＴ上に、５μｍの間隔で、５μｍのチャネルを形成するために、チタン（Ｔｉ）／金（Ａｕ）のソースおよびドレイン電極を堆積させた。ナノチューブ上に２２０ｎｍ厚のＳｉ3Ｎ4のゲート誘電体を堆積させた。ＣＮＴ上のゲート誘電体の上に、アルミニウム（Ａｌ）／ニオビウム（Ｎｂ）を材料とする１μｍ幅のゲートを堆積させた。このようにして製造されるデバイスはｎ型デプレッションモードのデバイスであることを見出した。
【００２４】
図７は、入力周波数を増加した場合の、トップゲート型高速ＣＮＴ  ＦＥＴ６００から生じる、測定された出力電力（ｄＢＶｒｍｓ）を示すグラフ７００である。グラフ７００は、トップゲート型ＣＮＴ  ＦＥＴｓが２３ＧＨｚまでの周波数で動作し得ることを示す。そのような低いトランスコンダクタンスで、デバイスを測定することを含む技術的障害のため、デバイスをミキサーとして構成し、出力信号を１０ｋＨｚで測定した。図７で見られるように、ＣＮＴ  ＦＥＴｓの性能は、ここでの記載のとおり周波数を２３ＧＨｚまで増加させた場合でも低下しない。２３ＧＨｚの限界はデバイスの有用な周波数範囲の限界ではなく、むしろデバイスを測定するために用いる測定装置の限界である。以下の計算は、ＣＮＴ  ＦＥＴ６００の出力性能が１５０ＧＨｚまでは一定であることを示す。
【００２５】
ＣＮＴ  ＦＥＴｓの実施態様では、ここでの記載のとおり、デバイスのトランスコンダクタンスを、ＣＮＴにおけるキャリヤーの平均自由行程と比較してチャネル長を短くすること、通常約７００ｎｍとすることにより改善し得る。ＣＮＴにおけるキャリヤーの平均自由行程を音響フォノンの散乱で決定する。チャネルを十分に短くした場合、キャリヤーは音響フォノンを散乱し得ず、ソースからドレインへ（もしくはドレインからソースへ）弾道学的に移動する。弾道学的な移動が起こったとき、増加した周波数でＣＮＴ  ＦＥＴにより一定の性能となるため、ソースからドレインへの（またはドレインからソースへの）移動の間エネルギーは失われず、トランスコンダクタンスは増加される。
【００２６】
ＣＮＴ  ＦＥＴは、ここでの記載のとおり、ＣＮＴ  ＦＥＴの構成、様々なＣＮＴ  ＦＥＴの構成要素の寸法、ＣＮＴ  ＦＥＴを製造するために用いられる物質および／または回路に印加されるバイアス電圧のため、高い線形特性を示し得る。ＣＮＴ  ＦＥＴは高い線形デバイスについてのデバイス特性を示し得る。上記のとおり構成されるとき、デバイスの線形性はソース−ドレイン電圧とゲート電圧との大きな範囲を超えて、バイアスの状態から独立したものとなる。これらの高い線形性についての結果を得るために、ＣＮＴ  ＦＥＴのドレイン−ソースのバイアスは十分に小さく、コンタクトはオーム性であり、および／またはゲート誘電体は十分に高い誘電率を有する。これらの条件を満足する場合、ＣＮＴ  ＦＥＴは、デバイスのトランスコンダクタンスがゲートおよびソース−ドレインのバイアス電圧からほぼ独立するような基準外の状況で動作し、極めて高い線形性をもたらす。
【００２７】
カーボンナノチューブは直径が２，３ナノメーターのみであり、典型的なＣＮＴ  ＦＥＴは長さが２，３μｍのみであるため、ＣＮＴ内の電子状態はＳｉのような他の半導体で見られるようなバンド構造を形成しない。ナノチューブの軸に平行な方向、例えばチャネル長では、電子状態はバンドをほぼ形成し、その内部ではそれぞれの状態が約４ｍｅＶのエネルギーで分けられている。しかしながら、ナノチューブの軸に垂直な方向、例えばチャネル幅では、電子状態は、数百ｍｅＶのエネルギーの差異を有する１分子内で見られる状態に類似する、離散状態である。結果として、低いエネルギー規模ではＣＮＴは１次元の導電体としてふるまう。
【００２８】
ＣＮＴ  ＦＥＴの性能特性を、ドレイン−ソースのバイアス電圧のコントロールにより改善し得る。高いドレイン−ソースのバイアス電圧では、チャネル（例えば、チャネル１４０、２４０、３４０、４４０または５４０）内のキャリヤーの速度を、光学フォノンの放出により生じる飽和速度で決定する。ドレイン−ソースの電圧が、臨界値、典型的には約１６０ｍＶを超えるとき、チャネルを移動するキャリヤーは、高い確率で光学フォノンを発生させ得る十分なエネルギーを有する。光学フォノンが発生したとき、キャリヤーのエネルギーは、決まった量、通常約１６０ｍｅＶ減少する。したがって、キャリヤー速度はフォノンの放出により減少する。キャリヤーのエネルギーが未だ臨界値を超えている場合、エネルギーが臨界値を下回るまで、さらに光学フォノンを発生するであろう。低いソース−ドレイン電圧については、キャリヤー速度はＣＮＴの電子バンド構造により決定されるであろう。高いソース−ドレインのバイアス電圧では、キャリヤー速度は光学フォノンの放出のために飽和するであろう。したがって、ドレイン（例えば、１５０、２５０、３５０、４５０または５５０）およびソース（例えば、１７０、２７０、３７０、４７０または５７０）間の電圧を、光学フォノンが発生する臨界電圧より低くバイアスすることにより、デバイスのトランスコンダクタンスと線形性の両方を改善し得る。
【００２９】
実施態様で、ＣＮＴ  ＦＥＴのソース電極およびドレイン電極は、オーミックコンタクトを提供されてもよい。ＣＮＴ  ＦＥＴ上のオーミックコンタクトは、フォトリソグラフィーまたはその他の技術を用いてパターン化され、スパッタリング、蒸着または堆積させた金属パッドでもよい。カーボンナノチューブの仕事関数に類似する仕事関数を有する金属を用いて、オーミックコンタクトを作製する。パラジウムまたはロジウムのような金属を、オーミックコンタクトのために用いる。高い仕事関数を有する１以上の金属および、カーボンナノチューブの仕事関数に類似する仕事関数を有する合金を製造するために適当な割合で混合される、低い仕事関数を有する１以上の金属を材料として製造される合金を用いてこのコンタクトを形成することもできる。金属コンタクトの仕事関数がカーボンチューブの仕事関数と異なるとき、ショットキー障壁が形成される。ナノチューブに入り、離れるキャリヤーはこの障壁を横切る必要があり、この過程においてエネルギーを失う。適当な仕事関数を有する金属を選択するとき、ショットキー障壁は存在しない。すなわちコンタクトはオーム性であり、カーボンナノチューブのバンド構造によりキャリヤー速度が決定される。オーミックコンタクトは、したがってＣＮＴ  ＦＥＴのトランスコンダクタンスおよび線形性を改善するであろう。
【００３０】
ＣＮＴ  ＦＥＴのさらなる性能の改善を、ゲート誘電体の厚みを薄くすることにより、またはゲート誘電体の誘電率ｋを大きくすることによりなし得る。以下に記載のとおり、ＣＮＴ  ＦＥＴのゲート−チャネルについての電気容量の増加は、線形性およびトランスコンダクタンスを改善し得る、ＣＮＴのバンド構造により決定される、ＣＮＴのチャネル内に電荷を生じさせ得る。Ｔａ2Ｏ5、ＺｒＯ2、ＨｆＯ2、ＴｉＯ2、ＢａＳｒＴｉＯ2のような誘電体材料またはその他の高いｋの誘電体材料を用いてもよい。ここで用いられるように、高いｋの定義は誘電体の厚みによる。例えば、高いｋとは、３ｎｍより薄い誘電体については４より大きなｋであり、３ｎｍ〜３０ｎｍ厚の誘電体については７より大きなｋであり、１５ｎｍより厚い誘電体については１５より大きなｋである。適当な厚みの、高いｋの誘電体を用いることにより、改善された性能を得ることができる。
【００３１】
ＣＮＴ  ＦＥＴのゲートをバイアスすることにより、２つの方法で系内のエネルギーを増加させる、チャネルへの電荷を付加させる。第１には、エネルギーがＣＮＴ  ＦＥＴのゲート誘電体に電界内で蓄積される。これは、ゲートとチャネルとの間で形成される通常の静電キャパシタである。第２には、チャネルへの電荷の付加が、チャネル内のキャリヤーのフェルミエネルギーを増加する。通常の２および３次元のデバイスでは、状態密度があまりに高いため、追加的な電荷を加えることを含むフェルミエネルギーの変化はごくわずかであり、通常１００ｐｅＶより小さい。しかしながら、ＣＮＴ  ＦＥＴでは、ここでの記載のとおり、電子状態はばらばらに広がっていることがあり、一度の電荷の付加によりフェルミエネルギーを、通常約４ｍｅＶ顕著に増加させ得る。電界内のエネルギーを十分に小さくし得た場合、チャネル内の電荷の量は電子のバンド構造により決定されよう。電界内のエネルギーはｑ2／２Ｃであるため、このエネルギーは電気容量Ｃを大きくすることにより最小となる。典型的には、電気容量はゲート誘電体を薄くすることにより大きくなる。ＣＮＴ  ＦＥＴのゲート誘電体を薄くすることにより、ゲート−チャネルの電気容量は増加する。しかし、ＣＮＴはそのような小さな直径、典型的には１ｎｍを有しているにすぎないため、誘電体の厚みの変更は、総電気容量についてはわずかな効果のみを有する。しかしながら、電気容量は誘電率ｋに直接的に比例する。したがって、高いｋの誘電体を用いることにより、ゲート−チャネルの電気容量を増加させ、電界内のエネルギーを最小となりうる。結果として、チャネル内の電荷は、デバイスのトランスコンダクタンスを増加させ、デバイスの線形性を改善するため、静電容量よりはむしろＣＮＴのバンド構造により決定されるであろう。
【００３２】
図８は、ＣＮＴのバンド構造の説明図であり、ＣＮＴの軸方向での運動量に対する電子状態のエネルギーを示す。円は個々の電子状態を表し、ここで白円が導電状態（ｃｏｎｄｕｃｔｉｏｎ  ｓｔａｔｅ）８２０に対応し、黒円が原子価状態（ｖａｌｅｎｃｅ  Ｓｔａｔｅ）８１０に対応する。最低の伝導状態と最高の原子価状態との間のエネルギーの差異は、バンドギャップ８３０であり、通常数百ｍｅＶである。個々の電子状態は、約４ｍｅＶごとのエネルギーに分けられているにもかかわらず、それらの状態は、分散関係８７０として公知であり、ラインで示され、明確なエネルギー−運動量曲線に従う。いくつかの異なる分散関係８７０があり、ＣＮＴの軸に垂直な方向で異なる運動量に対応する。ゼロの横向き運動量を有する分散関係曲線８７０、すなわちバンドギャップに最も近い曲線は、最初のサブバンド８４０に対応する。二番目に低い横向き運動量を有するそれらの曲線は、二番目のサブバンド８５０に対応する。典型的には、個々のサブバンドは２，３百ｍｅＶで分けられている。
【００３３】
ＣＮＴ  ＦＥＴを、オーミックソースコンタクトおよびドレインコンタクトと共に製造し、十分に小さいソース−ドレインのバイアス電圧で動作するとき、キャリヤー（電子または空孔）の速度は分散関係８７０により決定される。これらの状況下では、キャリヤー速度は分散曲線８７０の傾きに比例するであろう。ＣＮＴ  ＦＥＴを薄く、高いｋのゲート誘電体で製造するとき、チャネル内のキャリヤー数は分散関係８７０により決定される。このような状況下では、キャリヤー数は分散曲線８７０の傾きに反比例するであろう。ＣＮＴ内の総電流量はキャリヤー数にキャリヤー速度をかけたものである。これらの記載の状況が一度に起こったとき、チャネルの電流は分散曲線の傾きからは独立したものとなるであろう。トランスコンダクタンスは、したがってバイアスの状況からは独立したものとなり、デバイスは高度に線形となるであろう。
【００３４】
上記の高い線形性を得るためには、チャネルがＣＮＴより製造されていることは必要ではない。以下に限定されず、Ｓｉ、ゲルマニウム（Ｇｅ）、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＳｉＣ、窒化ホウ素（ＢＮ）、ヒ化インジウム（ＩｎＡｓ）および／またはリン化インジウム（ＩｎＰ）を含むその他の半導体物質を、個々のサブバンドの分離が利用可能な熱エネルギーに大きく関連する限りは、用い得る。利用可能な熱エネルギーが典型的には室温で２５ｍｅＶの桁にあるため、この基準に適合するには、チャネルは幅（電流の流れの垂直方向）が３ｎｍ以下であることが要求される。
【００３５】
ここで記載されるように、アナログ回路およびデジタル回路の両方中の、ダイオードおよびトランジスタのような電子デバイス内や高速回路内で、および／または高放射線環境で機能する高放射線環境内で、1以上のＣＮＴ  ＦＥＴｓを用い得る。高放射線環境は、回路に顕著なリスクをもたらし、興味深い、回路設計についての難題を投げかける。一つのリスクはトータルドーズ効果であり、イオン照射によりゲートおよびフィールド酸化膜内でトラップされた電荷が発生したときに起こる。ゲート酸化膜内にトラップされた電荷は、デバイスのしきい値を変えることができ、一方フィールド酸化膜内にトラップされた電荷は、デバイス間またはデバイスと基板との間の漏れ電流（リーク電流）を発生させ得る。これらのトータルドーズ効果が極めて大きな場合、この効果はデバイスを役に立たなくし得る。もう一つのリスクは、陽子または中性子のような高エネルギー粒子が、Ｓｉ  ＦＥＴｓのようなＦＥＴのチャネルの内部から原子を置換したときに起こる、置換ダメージである。Ｓｉ  ＦＥＴｓはマジョリティーキャリヤーのデバイスであるため、置換ダメージは通常オン状態の電流の穏やかな低下をもたらす。電子回路へのさらにもう一つのリスクは、宇宙線または重イオンのような高電離線放射による、一過性電流およびラッチアップにより生じ得る。一過性電流は、電離線放射がチャネル内で遊離キャリヤーを発生させるＦＥＴチャネルを通過したときに起こり、ＦＥＴのソース−ドレイン電流にスパイクを生じさせ得る。ラッチアップは、電離線放射が２つの相補的なＦＥＴｓの間の領域を通過したときに起こる。その照射により、両方のＦＥＴｓをオンさせるＦＥＴｓ間に意図していないチャネルを形成し、照射が終わった後もそのチャネルが長く保持される。
【００３６】
本発明の実施態様に従えば、ＣＮＴ  ＦＥＴを放射線に対し強化し得る。それらの構成およびその小さな寸法により、ＣＮＴ  ＦＥＴはトータルドーズ効果および一過性電流に対する高度な耐性を有する。さらに、高放射線環境で起こり得る、例えばトータルドーズ効果、置換ダメージならびに一過性電流およびラッチアップを伴うリスクを最小とするために、ＣＮＴ  ＦＥＴを構成し得る。本発明の実施態様では、ＣＮＴ  ＦＥＴのための基板を、電荷をトラップしにくい基板に取り替え得る。そのような放射線に強い基板には、ＧａＡｓ、サファイア、Ｓｉ、ＳｉＯx、ＩｎＰ、ＧａＮ、ＡｌＮ、ＳｉＣおよび／またはダイアモンドが含まれる。これらの基板により、このようにトータルドーズ効果を最小とすることにより、トラップされた電荷を低減、または除去し得る。さらに、ラッチアップに必要とされる寄生チャネルは半導体基板でのみ起こり得るため、ＣＮＴ  ＦＥＴ内に絶縁基板を用いることにより、ラッチアップを最小とするか、除去さえし得る。
【００３７】
本発明の実施態様内では、ＣＮＴ  ＦＥＴのゲート誘電体またはＣＮＴ  ＦＥＴの基板を、電荷をトラップしにくい誘電体に取り替え得る。そのような放射線に強いゲート誘電体には、Ｓｉ3Ｎ4、ＧａＡｓ、Ｓｉ3Ｎ4、ＡｌＮ、ＳｉＯx、ＡｌＯxおよび／またはＴａ2Ｏ5が含まれる。これらの誘電体はトラップされた電荷を低減または除去することができ、その結果トータルドーズ効果を最小とする。
【００３８】
電離放射線のトータルドーズ効果を最小とするために、誘電体層を薄くすることにより、ＣＮＴ  ＦＥＴをさらに放射線に対し強化し得る。極めて薄い誘電体層により、より厚い誘電体層を用いた場合よりも、誘電体部分に生じる電荷をより少なくし得る。例えば誘電体層では、厚みが１〜１０ｎｍの範囲である。さらに、ＣＮＴ  ＦＥＴを小型の構成とすることにより、トータルドーズ効果、置換ダメージ、一過性電流およびラッチアップを最小とし得る。
【００３９】
図９は、本発明の実施形態に従って、ＣＮＴ  ＦＥＴ９００についての製造方法の例を示す。示されるように、ＣＮＴ（またはＣＮＴｓ）９１０を基板９０５上に堆積または成長させる。基板９０５は、珪素、石英、サファイア、ヒ化ガリウム、炭化珪素、アルミナ、ガラス、ベリリア、酸化チタン、フェライト、テフロン（デュポンの登録商標）、セラミックまたは他のタイプの基板とし得る。金属コンタクト層９２０を、ＣＮＴ９１０および基板９０５の一部の上に堆積させる。この工程での金属層は、タングステン、チタン、白金、金、銀、モリブデンニッケル、パラジウム、ロジウム、ニオビウム、アルミニウムまたはその他の好適な金属から製造できる。金属コンタクト９２０およびＣＮＴ９１０上に、示されるようにゲート誘電体９１５を堆積させる。基板９０５の一部の上にもゲート誘電体９１５を堆積させる。ＣＮＴ  ＦＥＴのゲートを形成するために、ＣＮＴ９１０の一部の上のゲート誘電体９１５上に、またはキャパシタを形成するために、コンタクト金属９２０の一部の上に、ゲート金属９２５を堆積させる。コンタクト金属９２０、ゲート金属９２５およびゲート誘電体９１５上に、配線誘電体９３０を堆積させる。配線金属層９４０は、配線誘電体９３０上に堆積し、配線誘電体９３０およびゲート誘電体９１５にエッチングされた空孔を介して、ゲート金属９２５およびコンタクト金属９２０と接触し得る。図９は、ＣＮＴ  ＦＥＴを製造するために用い得るただ１つの方法を記載したに過ぎない。しかしながら、ここで記載されるような様々なＣＮＴ  ＦＥＴｓを製造するために、他のいかなる製造方法を用い得る。
【００４０】
ここで用いられる用語および記載は、説明のためのみに使用しており、これらには限定はされない。当業者は、次の特許請求の範囲で定義される本発明の精神および範囲ならびにそれらの均等物内で、様々な変形が可能であり、特に別段示されない限り、可能な限り最も幅広い意味で全ての用語を理解し得ることを認識するであろう。
【図１】
0005443980.tif 000002
【図２】
0005443980.tif 000003
【図３】
0005443980.tif 000004
【図４】
0005443980.tif 000005
【図７】
0005443980.tif 000006
【図８】
0005443980.tif 000007
【図５】
0005443980.tif 000008
【図６】
0005443980.tif 000009
【図９】
0005443980.tif 000010