(57)【特許請求の範囲】
【請求項１】
複数行複数列の画素の各々に対応して第１電極が設けられた第１基板と、第２電極が設けられた第２基板とで表示素子を挟持し、前記第１電極、前記表示素子及び前記第２電極とで前記画素が構成され、所定の複数フレームの各々において前記表示素子へ電圧を印加する書き込み動作により前記画素の表示状態を第１の表示状態から第２の表示状態へ変更する表示装置の制御装置であって、
前記複数行を繰り返し順次選択する選択部と、
前記表示装置に表示させる画像の画素毎に表示状態を示す画像データを記憶するメモリーと、
進行中の前記書き込み動作によって当該表示装置に表示させる予定の画像の画素毎に表示状態を示す予定画像データを記憶する予定画像データ記憶領域と、
前記表示装置に表示させる画像の画像データをメモリーから読み込むデータ読み込み部と、
前記データ読み込み部で画像データが読み込まれる前に前記予定画像データ記憶領域に記憶された予定画像データと、前記データ読み込み部で読み込まれた画像データとに基づいて、前記選択部で選択された行の画素において新たに表示状態を変更する変更画素を特定する特定部と、
前記選択部が一の行を選択する毎に、前記選択部で選択された行の画素において、前記書き込み動作により隣り合う行の画素と異なる電圧が印加される画素を特定し、当該特定した画素と、当該特定した画素に隣り合う行において当該特定した画素と異なる電圧が印加される画素との境界を特定する境界特定部と、
前記境界特定部で特定された境界の境界数を、前記行毎に記憶する境界数記憶部と、
前記選択部が一の行の選択を終了する毎に、前記境界数記憶部に記憶された境界数の合計が予め定められた閾値以上であるか否か判断する判断部と、
前記選択部が一の行の選択を終了したときに前記判断部において前記閾値未満であると判断された場合、
当該一の行の前記変更画素が前記書き込み動作中ではない場合には、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、前記変更画素が前記書き込み動作中である場合には、進行中の書き込み動作が終了した後、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、
前記選択部が一の行の選択を終了したときに前記判断部において前記閾値以上であると判断された場合、当該一の行の前記変更画素については、前記画像データを前記予定画像データ記憶領域に書き込まず、前記書き込み動作を開始しない更新部と
を有する制御装置。
【請求項２】
前記複数行複数列の画素は、予め定められた行数で複数領域に分けられ、
前記判断部は、前記境界数記憶部に記憶された境界数のうち、前記選択部で選択されている行を含む前記領域に係る境界数の合計が、予め定められた閾値以上であるか否か判断すること
を特徴とする請求項１に記載の制御装置。
【請求項３】
前記複数フレームの各々で印加する電圧を定めたテーブルに従って前記画素へ電圧を印加することを特徴とする請求項１または請求項２に記載の制御装置。
【請求項４】
前記選択部で選択された行の画素であって前記書き込み動作が進行中の画素について、隣り合う行において前記書き込み動作が進行中の画素に印加される電圧と同じ電圧が印加されるように、電圧の印加時期を制御すること
を特徴とする請求項３に記載の制御装置。
【請求項５】
複数行複数列の画素の各々に対応して第１電極が設けられた第１基板と、第２電極が設けられた第２基板とで表示素子を挟持し、前記第１電極、前記表示素子及び前記第２電極とで前記画素が構成され、所定の複数フレームの各々において前記表示素子へ電圧を印加する書き込み動作により前記画素の表示状態を第１の表示状態から第２の表示状態へ変更する表示装置であって、
前記複数行を繰り返し順次選択する選択部と、
前記表示装置に表示させる画像の画素毎に表示状態を示す画像データを記憶するメモリーと、
進行中の前記書き込み動作によって当該表示装置に表示させる予定の画像の画素毎に表示状態を示す予定画像データを記憶する予定画像データ記憶領域と、
前記表示装置に表示させる画像の画像データをメモリーから読み込むデータ読み込み部と、
前記データ読み込み部で画像データが読み込まれる前に前記予定画像データ記憶領域に記憶された予定画像データと、前記データ読み込み部で読み込まれた画像データとに基づいて、前記選択部で選択された行の画素において新たに表示状態を変更する変更画素を特定する特定部と、
前記選択部が一の行を選択する毎に、前記選択部で選択された行の画素において、前記書き込み動作により隣り合う行の画素と異なる電圧が印加される画素を特定し、当該特定した画素と、当該特定した画素に隣り合う行において当該特定した画素と異なる電圧が印加される画素との境界を特定する境界特定部と、
前記境界特定部で特定された境界の境界数を、前記行毎に記憶する境界数記憶部と、
前記選択部が一の行の選択を終了する毎に、前記境界数記憶部に記憶された境界数の合計が予め定められた閾値以上であるか否か判断する判断部と、
前記選択部が一の行の選択を終了したときに前記判断部において前記閾値未満であると判断された場合、
当該一の行の前記変更画素が前記書き込み動作中ではない場合には、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、前記変更画素が前記書き込み動作中である場合には、進行中の書き込み動作が終了した後、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、
前記選択部が一の行の選択を終了したときに前記判断部において前記閾値以上であると判断された場合、当該一の行の前記変更画素については、前記画像データを前記予定画像データ記憶領域に書き込まず、前記書き込み動作を開始しない更新部と
を有する表示装置。
【請求項６】
複数行複数列の画素の各々に対応して第１電極が設けられた第１基板と、第２電極が設けられた第２基板とで表示素子を挟持し、前記第１電極、前記表示素子及び前記第２電極とで前記画素が構成され、所定の複数フレームの各々において前記表示素子へ電圧を印加する書き込み動作により前記画素の表示状態を第１の表示状態から第２の表示状態へ変更する表示装置の制御方法であって、
前記表示装置は、
前記表示装置に表示させる画像の画素毎に表示状態を示す画像データを記憶するメモリーと、
進行中の前記書き込み動作によって当該表示装置に表示させる予定の画像の画素毎に表示状態を示す予定画像データを記憶する予定画像データ記憶領域と、
を有し、
前記複数行を繰り返し順次選択する選択工程と、
前記表示装置に表示させる画像の画像データをメモリーから読み込むデータ読み込み工程と、
前記データ読み込み工程で画像データが読み込まれる前に前記予定画像データ記憶領域に記憶された予定画像データと、前記データ読み込み工程で読み込まれた画像データとに基づいて、前記選択工程で選択された行の画素において新たに表示状態を変更する変更画素を特定する特定工程と、
前記選択部が一の行を選択する毎に、前記選択工程で選択された行の画素において、前記書き込み動作により隣り合う行の画素と異なる電圧が印加される画素を特定し、当該特定した画素と、当該特定した画素に隣り合う行において当該特定した画素と異なる電圧が印加される画素との境界を特定する境界特定工程と、
前記境界特定工程で特定された境界の境界数を、前記行毎に記憶する境界数記憶工程と、
前記選択工程で一の行の選択を終了する毎に、前記境界数記憶工程で記憶された境界数の合計が予め定められた閾値以上であるか否か判断する判断工程と、
前記選択工程で一の行の選択を終了したときに前記判断工程において前記閾値未満であると判断された場合、当該一の行の前記変更画素が前記書き込み動作中ではない場合には、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、前記変更画素が前記書き込み動作中である場合には、進行中の書き込み動作が終了した後、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、
前記選択工程において一の行の選択を終了したときに前記判断工程において前記閾値以上であると判断された場合、当該一の行の前記変更画素については、前記画像データを前記予定画像データ記憶領域に書き込まず、前記書き込み動作を開始しない更新工程と
を有する表示装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御装置、表示装置及び表示装置の制御方法に関する。
【背景技術】
【０００２】
画像を表示する表示装置として、マイクロカプセルを用いた電気泳動方式の表示装置がある。この表示装置でアクティブマトリクス方式のものは、行方向へ伸びた複数の走査線と、列方向に伸びた複数のデータ線との交点の各々にマイクロカプセルを駆動する駆動回路が設けられている。走査線とデータ線に電圧を印加すると、駆動回路に設けられた電極と、この電極に対してマイクロカプセルを挟んで対向する電極との間に電位差が生じる。マイクロカプセルを挟んで対向する電極間に電位差が生じると、この電位差により生じた電界に応じてマイクロカプセル内の白粒子と黒粒子が移動する。各マイクロカプセル内の白粒子と黒粒子の分布が変わることにより光学的反射特性が変化し、画像が表示されることとなる。
【０００３】
この電気泳動方式の表示装置においては、アクティブマトリクス方式で表示を変更する際に画像の書き換えが複数フレームに渡って行われるものがある。しかし、画像の書き換えを複数フレームに渡って行う際に全面で書き換えを始めてしまうと、書き込みが終了するまでの間は新たに書き込みが行えないため、画像の追記や削除を行う際には一旦画像の書き込みが終了してから次ぎの書き込みを開始することとなり、時間がかかって操作性の観点で問題がある。
そこで、このような問題を解決するために、部分領域の単位でパイプライン処理を行うことにより書き込みを行う方式が考案されている（特許文献１参照）。特許文献１に開示されている方式によれば、画面上の互いに重ならない２つの部分領域にタイミングをずらして画像を書き込む場合、先に書き込みを開始した部分領域の書き込みが完了していなくても、後から書き込みを開始する部分領域の書き込みを開始することができ、この方式を採用しない場合と比較して表示速度が向上する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２５１６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、アクティブマトリクス方式においては、データ線が寄生容量によりコンデンサーとして機能するため、走査線が選択される毎にデータ線の電圧を変化させる表示の場合には消費する電力が大となる。したがって、画像書き換えの際にこのような電力消費の大きな走査が続くと、消費電力が瞬間的に電源回路の供給限界を超えてしまうことがある。また、アクティブマトリクス方式においては、解像度を高くすると電流を流す駆動回路が増えることとなり、消費する電力が大となる。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、表示装置の体感的な表示速度向上と消費電力のピーク値の低減を両立することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る表示装置の制御装置は、複数行複数列の画素の各々に対応して第１電極が設けられた第１基板と、第２電極が設けられた第２基板とで表示素子を挟持し、前記第１電極、前記表示素子及び前記第２電極とで前記画素が構成され、所定の複数フレームの各々において前記表示素子へ電圧を印加する書き込み動作により前記画素の表示状態を第１の表示状態から第２の表示状態へ変更する表示装置の制御装置であって、前記複数行を繰り返し順次選択する選択部と、前記表示装置に表示させる画像の画素毎に表示状態を示す画像データを記憶するメモリーと、進行中の前記書き込み動作によって当該表示装置に表示させる予定の画像の画素毎に表示状態を示す予定画像データを記憶する予定画像データ記憶領域と、前記表示装置に表示させる画像の画像データをメモリーから読み込むデータ読み込み部と、前記データ読み込み部で画像データが読み込まれる前に前記予定画像データ記憶領域に記憶された予定画像データと、前記データ読み込み部で読み込まれた画像データとに基づいて、前記選択部で選択された行の画素において新たに表示状態を変更する変更画素を特定する特定部と、前記選択部が一の行を選択する毎に、前記選択部で選択された行の画素において、前記書き込み動作により隣り合う行の画素と異なる電圧が印加される画素を特定し、当該特定した画素と、当該特定した画素に隣り合う行において当該特定した画素と異なる電圧が印加される画素との境界を特定する境界特定部と、前記境界特定部で特定された境界の境界数を、前記行毎に記憶する境界数記憶部と、前記選択部が一の行の選択を終了する毎に、前記境界数記憶部に記憶された境界数の合計が予め定められた閾値以上であるか否か判断する判断部と、前記選択部が一の行の選択を終了したときに前記判断部において前記閾値未満であると判断された場合、当該一の行の前記変更画素が前記書き込み動作中ではない場合には、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、前記変更画素が前記書き込み動作中である場合には、進行中の書き込み動作が終了した後、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、前記選択部が一の行の選択を終了したときに前記判断部において前記閾値以上であると判断された場合、当該一の行の前記変更画素については、前記画像データを前記予定画像データ記憶領域に書き込まず、前記書き込み動作を開始しない更新部とを有する。
この制御装置によれば、表示装置の体感的な表示速度向上と消費電力のピーク値の低減
を両立することができる。
【０００８】
なお、前記制御装置においては、前記複数行複数列の画素は、予め定められた行数で複数領域に分けられ、前記判断部は、前記境界数記憶部に記憶された境界数のうち、前記選択部で選択されている行を含む前記領域に係る境界数の合計が、予め定められた閾値以上であるか否か判断する構成としてもよい。
この構成によれば、表示領域毎に画素の書き込み動作の開始が制御されるので、後で選択される行においても、画素の書き込み動作を開始することができる。
また、前記制御装置においては、前記複数フレームの各々で印加する電圧を定めたテーブルに従って前記画素へ電圧を印加する構成であってもよい。
この構成によれば、画素毎に画素の階調を変更することができる。
また、前記制御装置においては、前記選択部で選択された行の画素であって前記書き込み動作が進行中の画素について、隣り合う行において前記書き込み動作が進行中の画素に印加される電圧と同じ電圧が印加されるように、電圧の印加時期を制御する構成としてもよい。
この構成によれば、電圧を印加する画素については、隣り合う画素に印加される電圧と
同じ電圧が印加されることとなり電力の消費を抑えることができる。
【０００９】
また、本発明に係る表示装置は、複数行複数列の画素の各々に対応して第１電極が設けられた第１基板と、第２電極が設けられた第２基板とで表示素子を挟持し、前記第１電極、前記表示素子及び前記第２電極とで前記画素が構成され、所定の複数フレームの各々において前記表示素子へ電圧を印加する書き込み動作により前記画素の表示状態を第１の表示状態から第２の表示状態へ変更する表示装置であって、前記複数行を繰り返し順次選択する選択部と、前記表示装置に表示させる画像の画素毎に表示状態を示す画像データを記憶するメモリーと、進行中の前記書き込み動作によって当該表示装置に表示させる予定の画像の画素毎に表示状態を示す予定画像データを記憶する予定画像データ記憶領域と、前記表示装置に表示させる画像の画像データをメモリーから読み込むデータ読み込み部と、前記データ読み込み部で画像データが読み込まれる前に前記予定画像データ記憶領域に記憶された予定画像データと、前記データ読み込み部で読み込まれた画像データとに基づいて、前記選択部で選択された行の画素において新たに表示状態を変更する変更画素を特定する特定部と、前記選択部が一の行を選択する毎に、前記選択部で選択された行の画素において、前記書き込み動作により隣り合う行の画素と異なる電圧が印加される画素を特定し、当該特定した画素と、当該特定した画素に隣り合う行において当該特定した画素と異なる電圧が印加される画素との境界を特定する境界特定部と、前記境界特定部で特定された境界の境界数を、前記行毎に記憶する境界数記憶部と、前記選択部が一の行の選択を終了する毎に、前記境界数記憶部に記憶された境界数の合計が予め定められた閾値以上であるか否か判断する判断部と、前記選択部が一の行の選択を終了したときに前記判断部において前記閾値未満であると判断された場合、当該一の行の前記変更画素が前記書き込み動作中ではない場合には、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、前記変更画素が前記書き込み動作中である場合には、進行中の書き込み動作が終了した後、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、前記選択部が一の行の選択を終了したときに前記判断部において前記閾値以上であると判断された場合、当該一の行の前記変更画素については、前記画像データを前記予定画像データ記憶領域に書き込まず、前記書き込み動作を開始しない更新部とを有する。
この表示装置によれば、表示装置の体感的な表示速度向上と消費電力のピーク値の低減
を両立することができる。
【００１０】
また、本発明に係る表示装置の制御方法は、複数行複数列の画素の各々に対応して第１電極が設けられた第１基板と、第２電極が設けられた第２基板とで表示素子を挟持し、前記第１電極、前記表示素子及び前記第２電極とで前記画素が構成され、所定の複数フレームの各々において前記表示素子へ電圧を印加する書き込み動作により前記画素の表示状態を第１の表示状態から第２の表示状態へ変更する表示装置の制御方法であって、前記表示装置は、前記表示装置に表示させる画像の画素毎に表示状態を示す画像データを記憶するメモリーと、進行中の前記書き込み動作によって当該表示装置に表示させる予定の画像の画素毎に表示状態を示す予定画像データを記憶する予定画像データ記憶領域と、を有し、前記複数行を繰り返し順次選択する選択工程と、前記表示装置に表示させる画像の画像データをメモリーから読み込むデータ読み込み工程と、前記データ読み込み工程で画像データが読み込まれる前に前記予定画像データ記憶領域に記憶された予定画像データと、前記データ読み込み工程で読み込まれた画像データとに基づいて、前記選択工程で選択された行の画素において新たに表示状態を変更する変更画素を特定する特定工程と、前記選択部が一の行を選択する毎に、前記選択工程で選択された行の画素において、前記書き込み動作により隣り合う行の画素と異なる電圧が印加される画素を特定し、当該特定した画素と、当該特定した画素に隣り合う行において当該特定した画素と異なる電圧が印加される画素との境界を特定する境界特定工程と、前記境界特定工程で特定された境界の境界数を、前記行毎に記憶する境界数記憶工程と、前記選択工程で一の行の選択を終了する毎に、前記境界数記憶工程で記憶された境界数の合計が予め定められた閾値以上であるか否か判断する判断工程と、前記選択工程で一の行の選択を終了したときに前記判断工程において前記閾値未満であると判断された場合、当該一の行の前記変更画素が前記書き込み動作中ではない場合には、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、前記変更画素が前記書き込み動作中である場合には、進行中の書き込み動作が終了した後、前記メモリーの画像データを前記予定データ記憶領域に書き込み、前記予定画像データの定める表示状態となるように前記変更画素に対して前記書き込み動作を開始し、前記選択工程において一の行の選択を終了したときに前記判断工程において前記閾値以上であると判断された場合、当該一の行の前記変更画素については、前記画像データを前記予定画像データ記憶領域に書き込まず、前記書き込み動作を開始しない更新工程とを有する。
この方法によれば、表示装置の体感的な表示速度向上と消費電力のピーク値の低減を両
立することができる。
【図面の簡単な説明】
【００１１】
【図１】表示装置１００のハードウェア構成を示したブロック図。
【図２】表示部１の断面を示した図。
【図３】表示部１の回路の構成を説明するための図。
【図４】表示部１が備える画素駆動回路の構成を説明するための図。
【図５】コントローラー２で実現する機能の構成を示したブロック図。
【図６】コントローラー２が行う処理の流れを示したフローチャート。
【図７】コントローラー２が行う処理の流れを示したフローチャート。
【図８】表示装置１００の動作を説明するための図。
【図９】表示装置１００の動作を説明するための図。
【図１０】表示装置１００の動作を説明するための図。
【図１１】表示装置１００の動作を説明するための図。
【図１２】表示装置１００の動作を説明するための図。
【図１３】表示装置１００の動作を説明するための図。
【図１４】表示装置１００の動作を説明するための図。
【図１５】表示装置１００の動作を説明するための図。
【図１６】表示装置１００の動作を説明するための図。
【図１７】表示装置１００の動作を説明するための図。
【図１８】表示装置１００の動作を説明するための図。
【図１９】表示装置１００の動作を説明するための図。
【図２０】表示装置１００の動作を説明するための図。
【図２１】表示装置１００の動作を説明するための図。
【図２２】表示装置１００の動作を説明するための図。
【図２３】表示装置１００の動作を説明するための図。
【図２４】表示装置１００の動作を説明するための図。
【図２５】表示装置１００の動作を説明するための図。
【図２６】表示装置１００の動作を説明するための図。
【図２７】表示装置１００の動作を説明するための図。
【図２８】表示装置１００の動作を説明するための図。
【図２９】表示装置１００の動作を説明するための図。
【図３０】表示装置１００の動作を説明するための図。
【図３１】表示装置１００の動作を説明するための図。
【図３２】表示装置１００の動作を説明するための図。
【図３３】表示装置１００の動作を説明するための図。
【図３４】表示装置１００Ａハードウェア構成を示したブロック図。
【図３５】第２実施形態に係るテーブルＴＢ１〜ＴＢ１２の内容を示した図。
【図３６】第２実施形態のコントローラー２が行う処理の流れを示したフローチャート。
【図３７】表示装置１００Ａの動作を説明するための図。
【図３８】表示装置１００Ａの動作を説明するための図。
【図３９】表示装置１００Ａの動作を説明するための図。
【図４０】表示装置１００Ａの動作を説明するための図。
【図４１】表示装置１００Ａの動作を説明するための図。
【図４２】表示装置１００Ａの動作を説明するための図。
【図４３】表示装置１００Ａの動作を説明するための図。
【図４４】表示装置１００Ａの動作を説明するための図。
【図４５】表示装置１００Ａの動作を説明するための図。
【図４６】表示装置１００Ａの動作を説明するための図。
【図４７】表示装置１００Ａの動作を説明するための図。
【図４８】表示装置１００Ａの動作を説明するための図。
【図４９】表示装置１００Ａの動作を説明するための図。
【図５０】表示装置１００Ａの動作を説明するための図。
【図５１】表示装置１００Ａの動作を説明するための図。
【図５２】表示装置１００Ａの動作を説明するための図。
【図５３】表示装置１００Ａの動作を説明するための図。
【図５４】表示装置１００Ａの動作を説明するための図。
【図５５】表示装置１００Ａの動作を説明するための図。
【図５６】表示装置１００Ａの動作を説明するための図。
【図５７】本発明に係る表示装置の適用例を示した図。
【発明を実施するための形態】
【００１２】
［第１実施形態］
（表示装置１００の構成）
図１は、本発明の一実施形態に係る表示装置１００のハードウェア構成を示したブロック図である。表示装置１００は、電気泳動方式の表示装置であり、表示部１、コントローラー２、制御部３、ＶＲＡＭ（Video RAM）４及びＲＡＭ（Random Access Memory）５を備えている。表示装置１００の各部は、バス９で接続されている。コントローラー２は、表示装置１００の制御装置に相当する。なお、コントローラー２、制御部３を合わせた部分を表示装置１００の制御装置と定義することもできる。あるいは、コントローラー２、制御部３、ＶＲＡＭ４、ＲＡＭ５の全体を、表示装置１００の制御装置と定義することもできる。
【００１３】
表示部１は、メモリー性を有する表示素子を有しており、表示素子に電圧が印加されていなくても表示した画像が維持される表示デバイスである。本実施形態においては、表示部１は、電気泳動粒子を有する表示素子を有しており白黒の画像を表示する。コントローラー２は、表示部１を駆動するものであり、表示部１に画像を表示させるための各種信号を出力する。制御部３は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ等を備えたマイクロコンピュータであり、表示装置１００の各部を制御する。また、制御部３は、ＶＲＡＭ４にアクセスし、各種データをＶＲＡＭ４に書き込む。ＶＲＡＭ４は、表示部１に表示させる画像を示す画像データを記憶するメモリーである。ＲＡＭ５は、表示部１に画像を表示させるために用いられるデータを記憶するメモリーであり、書込データ記憶領域６、予定画像データ記憶領域７、一時記憶領域８Ａ及び境界数記憶領域８Ｂが設けられている。なお、書込データ記憶領域６には、表示部１の各画素について黒から白へ表示状態を変更する動作が進行中であるか否かを示すデータ（第１書込データ）を記憶する白書込データ記憶領域６Ａと、各画素について白から黒へ表示状態を変更する動作が進行中であるか否かを示すデータ（第２書込データ）を記憶する黒書込データ記憶領域６Ｂとが設けられている。
【００１４】
（表示部１の構成）
図２は、表示部１の断面を示した図である。また、図３は、表示部１の回路の構成を説明するための図であり、図４は、表示部１が備える画素駆動回路の構成を説明するための図である。表示部１は、図２に示したように大別して第１基板１０、電気泳動層２０、第２基板３０によって構成されている。第１基板１０は、絶縁性及び可撓性を有する基板１１上に回路の層が形成された基板である。基板１１は、本実施形態においてはポリカーボネートで形成されている。なお、基板１１としては、ポリカーボネートに限定されることなく、軽量性、可撓性、弾性及び絶縁性を有する樹脂材料を用いることができる。また、基板１１は、可撓性を持たないガラスで形成されていてもよい。基板１１の表面には、接着層１１ａが設けられ、接着層１１ａの表面には回路層１２が積層されている。
【００１５】
回路層１２は、横方向に配列された複数の走査線６４と、各走査線と電気的に絶縁を保つように設けられ縦方向に配列された複数のデータ線６５を有している。また、回路層１２は、走査線６４とデータ線６５との交差のそれぞれに対応して、画素電極１３ａ（第１電極）と、ＴＦＴ（Thin Film Transistor）で構成された画素駆動回路とを有している。
【００１６】
電気泳動層２０は、バインダー２２と、バインダー２２によって固定された複数のマイクロカプセル２１で構成されており、画素電極１３ａ上に形成されている。なお、マイクロカプセル２１と画素電極１３ａとの間には、接着剤により形成された接着層を設けてもよい。
【００１７】
バインダー２２としては、マイクロカプセル２１との親和性が良好で電極との密着性が優れ、且つ絶縁性を有するものであれば特に制限はない。マイクロカプセル２１内には、分散媒と電気泳動粒子が格納されている。マイクロカプセル２１を構成する材料としては、アラビアゴム・ゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。
【００１８】
分散媒としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などのいずれかを用いることができ、また、分散媒は、その他の油類であってもよい。また、これらの物質は単独又は混合して分散媒に用いることができ、さらに界面活性剤などを配合して分散媒としてもよい。
【００１９】
電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子（高分子あるいはコロイド）である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル２１内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料からなる粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料からなる粒子であり、本実施形態では負に帯電されている。
【００２０】
第２基板３０は、フィルム３１と、フィルム３１の下面に形成された透明電極層３２（第２電極）で構成されている。フィルム３１は、電気泳動層２０の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレートのフィルムである。フィルム３１は、透明で絶縁性を有している。透明電極層３２は、例えば、酸化インジウム膜（ＩＴＯ膜）などの透明な導電膜で構成されている。
【００２１】
次に、表示部１が備える回路について説明する。コントローラー２は、表示領域５５に画像を表示させるための信号や、表示部１を駆動するための各種信号を出力するものである。図３に示した表示領域５５には、縦方向に沿って平行に配列された複数のデータ線６５と、横方向に沿って平行に配列された複数の走査線６４が設けられている。また、表示領域５５には、データ線６５と走査線６４との交差に対応して画素駆動回路が設けられている。
【００２２】
図４は、画素駆動回路の構成を説明するための図である。なお、本実施形態では、各走査線６４を区別するために、図３に示した走査線を上から順に１、２、３、・・・、（ｍ−１）、ｍ行目という呼び方をする場合がある。また同様に、各データ線６５を区別するために、図３に示したデータ線を左から順に１、２、３、・・・、（ｎ−１）、ｎ列目という呼び方をする場合がある。
【００２３】
図４においては、１行目の走査線６４と１列目のデータ線６５との交差に対応した画素駆動回路を示している。他のデータ線６５と走査線６４との交差についても同じ画素駆動回路が設けられているが、各画素駆動回路の構成は同じであるため、ここでは、代表して１行目のデータ線と１列目の走査線との交差に対応した画素駆動回路について説明し、他の画素駆動回路については説明を省略する。
画素駆動回路では、トランジスタ６１のゲートが走査線６４に接続され、トランジスタ６１のソースがデータ線に接続されている。また、トランジスタ６１のドレインが画素電極１３ａに接続されている。画素電極１３ａは、透明電極層３２と対向し、画素電極１３ａと透明電極層３２との間には電気泳動層２０が挟まれている。この一の画素電極１３ａと透明電極層３２との間にあるマイクロカプセル２１が表示部１において一の画素となる。なお、画素駆動回路においては、電気泳動層２０と並列に保持容量６３が接続されている。また、透明電極層３２の電位は予め定められた電位Ｖｃｏｍにされている。
【００２４】
走査線駆動回路５３は、表示領域５５の各走査線６４と接続されており、１、２、・・・、ｍ行目の走査線６４に走査信号Ｙ１、Ｙ２、・・・、Ｙｍを供給する。具体的には、走査線駆動回路５３は、走査線６４を１、２、・・・、ｍ行目という順番で選択し、選択した走査線６４の走査信号の電圧を選択電圧ＶＨ（Ｈレベル）とし、選択されていない走査線の走査信号の電圧を非選択電圧ＶＬ（Ｌレベル）とする。
【００２５】
データ線駆動回路５４は、表示領域の各データ線と接続されており、１、２、・・・、ｎ列目のデータ線６５にデータ信号Ｘ１、Ｘ２、・・・、Ｘｎを供給する。電位が選択電圧ＶＨとなっている走査線６４に接続されている画素駆動回路に対しては、データ線６５からデータ信号が供給される。具体的には、走査線６４がＨレベルとなると、当該走査線６４にゲートが接続されたトランジスタ６１がオン状態になり、画素電極１３ａがデータ線６５に接続される。このため、走査線６４がＨレベルであるときに、データ線６５にデータ信号を供給すると、当該データ信号は、オン状態になったトランジスタ６１を介して画素電極１３ａに印加される。走査線６４がＬレベルになると、トランジスタ６１はオフ状態になるが、データ信号によって画素電極１３ａに印加された電圧は、保持容量６３に蓄積され、画素電極１３ａの電位及び透明電極層３２の電位との電位差（電圧）に応じて電気泳動粒子が移動する。
例えば、透明電極層３２の電位Ｖｃｏｍに対して画素電極１３ａの電位が＋１５Ｖである場合、負に帯電している白の電気泳動粒子が画素電極１３ａ側に移動し、正に帯電している黒の電気泳動粒子が透明電極層３２側に移動して画素が黒の表示となる。また、透明電極層３２の電位Ｖｃｏｍに対して画素電極１３ａの電位が−１５Ｖである場合、正に帯電している黒の電気泳動粒子が画素電極１３ａ側に移動し、負に帯電している白の電気泳動粒子が透明電極層３２側に移動して画素が白の表示となる。
【００２６】
なお、以下の説明においては、走査線駆動回路５３が１行目の走査線を選択してからＹ行目の走査線の選択が終了するまでの期間を「フレーム期間」又は単に「フレーム」と称する。各走査線６４は、１フレームに一回づつ選択され、各画素駆動回路には１フレームに一回づつデータ信号が供給される。
また、本実施形態においては、各画素の表示状態を白（低濃度）から黒（高濃度）又は黒から白へ変化させる際には、１フレームだけで画素駆動回路を駆動して表示状態を変化させるのではなく、複数フレームに渡って画素へ電圧を印加する書き込み動作により表示状態を変化させる。これは、表示状態を白から黒へ変化させるに際し、１フレームだけ電気泳動粒子に電位差を与えても黒の電気泳動粒子が完全には表示側に移動しきらず、表示状態が完全な黒とはならないためである。このことは、表示状態を黒から白へ変化させる場合の白の電気泳動粒子についても同様である。よって、例えば、画素の表示状態を白から黒へ変化させる場合、画素に黒を表示させるためのデータ信号が複数フレームに渡って画素駆動回路へ供給され、画素の表示状態を黒から白へ変化させる場合には、画素に白を表示させるためのデータ信号が複数フレームに渡って供給される。
また本実施形態においては、１フレーム内である画素の画素電極１３ａを透明電極層３２に対して電位が高くなる正極とし、同じフレーム内で他の画素の画素電極１３ａを透明電極層３２に対して電位が低くなる負極とすることができる。つまり、１フレーム内で透明電極層３２に対して正極と負極の両方の極を選択できる駆動（以下、両極駆動という）となっている。
【００２７】
（コントローラー２の構成）
次に、コントローラー２の構成について説明する。図５は、コントローラー２において実現する機能を示したブロック図である。コントローラー２においては、選択部２０１、データ読み込み部２０２、画素特定部２０３、境界特定部２０４、判断部２０５、更新部２０６及び駆動部２０７が実現する。なお、これら各部は、ハードウェアにより実現されてもよく、コントローラー２にＣＰＵを設け、このＣＰＵでプログラムを実行することにより各部が実現されるようにしてもよい。
【００２８】
選択部２０１は、複数行複数列で配置された画素を行単位で順次選択するブロックである。データ読み込み部２０２は、ＶＲＡＭに記憶されている画像データを読み込むブロックである。画素特定部２０３は、データ読み込み部２０２が読み込んだデータと、予定画像データ記憶領域７に格納されているデータとを比較し、新たに表示状態を変更する画素を特定するブロックである。境界特定部２０４は、選択部２０１で選択された行の画素において、隣り合う行の画素と異なる電圧が印加される画素を特定し、当該特定した画素と、当該特定した画素に隣り合う行において当該特定した画素と異なる電圧が印加される画素との境界を特定するブロックである。判断部２０５は、境界特定部２０４で特定された境界の数（境界数）が予め定められた閾値以上であるか否か判断するブロックである。更新部２０６は、画素の書き込み動作の開始を制御するブロックである。駆動部２０７は、画素電極１３ａに対してデータ信号が供給されるように走査線駆動回路５３とデータ線駆動回路５４を制御するブロックである。
【００２９】
（実施形態の動作）
次に、表示装置１００の動作について説明する。なお、図８以降においては、画像Ａは、表示部１において表示されている画像を示している。また、画素Ｐｉｊは、一つの画素を表している。ここで、添字のｉは、行列に配置された画素の行番号を表し、ｊは、列番号を表しており、以下、画素を特定して説明する場合、例えば１行１列目の画素は画素Ｐ１１と称する。なお、画像Ａにおいては、各画素について階調を容易に理解できるように黒から白までの８段階の階調を０から７までの数字で示しているが実際にはこの数字は表示されない。また、表示部１においては、画素はｍ本の走査線６４とｎ本のデータ線６５の交差毎に存在するが、図面が繁雑になるのを防ぐために、以下の説明では、表示部１が４行４列の画素Ｐ１１〜Ｐ４４で構成されている場合を例にして動作説明を行う。
【００３０】
また、画像Ａの内容が図示されている図面においては、ＶＲＡＭ４において画素Ｐ１１〜Ｐ４４に対応する記憶領域Ａｉｊの内容、予定画像データ記憶領域７において画素Ｐ１１〜Ｐ４４に対応する記憶領域Ｂｉｊの内容、白書込データ記憶領域６Ａにおいて画素Ｐ１１〜Ｐ４４に対応する記憶領域Ｃｉｊの内容及び黒書込データ記憶領域６Ｂにおいて画素Ｐ１１〜Ｐ４４に対応する記憶領域Ｄｉｊの内容も図示している。なお、各記憶領域の添字のｉ及びｊは、行列に配置された記憶領域の行番号を表し、ｊは、列番号を表している。例えば、画素や記憶領域を特定して説明する場合、例えば１行１列目の記憶領域Ａｉｊは記憶領域Ａ１１と称し、１行１列目の画素はＰ１１と称する。
【００３１】
また、画像Ａの内容が図示されている図面においては、境界数記憶領域８Ｂの内容も図示している。境界数記憶領域８Ｂにおいては、複数行の画素の行間に対応して記憶領域が設けられている。なお、記憶領域Ｇｉの添字のｉは、記憶領域の行番号を表している。
本実施形態においては、画素のｉ行目の各列について、ｉ−１行目と異なる電圧が印加される画素を特定し、特定した画素とｉ−１行目の画素との境界の数の合計を記憶領域Ｇｉに格納する。また、画素のｉ行目の各列について、ｉ＋１行目と異なる電圧が印加される画素を特定し、特定した画素とｉ＋１行目の画素との境界の数の合計を記憶領域Ｇｉ＋１に格納する。なお、複数行の画素の最初の行（１行目）については、ｉ−１行目が存在しないため、最初の行において画素電極１３ａに電圧が印加される画素の数がＧ１に格納される。また、複数行の画素の最後の行（４行目）については、ｉ＋１行目が存在しないため、最後の行において画素電極１３ａに電圧が印加される画素の数がＧ５に格納される。
【００３２】
ＶＲＡＭ４の記憶領域Ａ１１〜Ａ４４には、表示部１に表示する画像の各画素の階調が記憶され、予定画像データ記憶領域７の記憶領域Ｂ１１〜Ｂ４４には、表示部１に表示させる予定の画像について各画素の階調が記憶される。白書込データ記憶領域６Ａの記憶領域Ｃ１１〜Ｃ４４には、画素Ｐ１１〜Ｐ４４を白にするまでに必要な電圧の印加回数が第１書込データとして記憶され、黒書込データ記憶領域６Ｂの記憶領域Ｄ１１〜Ｄ４４には、画素Ｐ１１〜Ｐ４４を黒にするまでに必要な電圧の印加回数が第２書込データとして記憶される。なお、第１書込データ及び第２書込データは、０でなければ画素に対する書き換え動作が進行中であることを表し、０であれば画素に対する書き換え動作が終了していることを表す。
【００３３】
コントローラー２は、画素の駆動を行う際に図６，７に示した処理を行う。まず、コントローラー２は、変数ｉ，ｊの値を初期化して１にする（ステップＳＡ１，ＳＡ２）。次にコントローラー２は、複数行複数列で配置された画素のうちｉ行目を選択し、選択したｉ行目の画素に係る記憶領域の内容を更新する処理を行う（ステップＳＡ３）。つまり、ここでコントローラー２の選択部２０１が機能する。
【００３４】
ステップＳＡ３では、コントローラー２は、まず予定画像データ記憶領域７のｉ行目のデータを一時記憶領域８Ａにコピーする（ステップＳＢ１）。次にコントローラー２は、変数ｉ，ｊで特定される画素Ｐｉｊを選択する（ステップＳＢ２）。例えば、変数ｉの値が１であり、変数ｊの値が１である場合、画素Ｐ１１が選択される。次に、コントローラー２は、選択した画素Ｐｉｊに対応する記憶領域Ｃｉｊに記憶されている第１書込データと、記憶領域Ｄｉｊに記憶されている第２書込データの両方が０であるか否か判断する（ステップＳＢ３）。コントローラー２は、選択した画素Ｐｉｊについて対応する記憶領域Ｃｉｊの第１書込データと記憶領域Ｄｉｊの第２書込データの両方が０である場合には（ステップＳＢ３でＹＥＳ）、ステップＳＢ５へ移行し、第１書込データと第２書込データの一方が０以外である場合には（ステップＳＢ３でＮＯ）、ステップＳＢ４へ移行する。ステップＳＢ４へ移行すると、コントローラー２は、記憶領域Ｃｉｊに記憶されている第１書込データ又は記憶領域Ｄｉｊに記憶されている第２書込データのうち値が０以外のデータから１を減算する。なお、値が０となっている第１書込データ又は第２書込データについては１を減算しない。
【００３５】
一方、コントローラー２は、ステップＳＢ５へ移行すると、記憶領域Ａｉｊに記憶されているデータを読み込み（データ読み込み部２０２）、記憶領域Ｂｉｊに記憶されているデータとを比較する。ここで、コントローラー２は、両者が異なっている場合には（ステップＳＢ５でＮＯ）、画素Ｐｉｊを新たに表示状態を変更する画素として特定し（画素特定部２０３）、特定した画素Ｐｉｊに係るデータを更新する。具体的には、コントローラー２（更新部２０６）は、画素Ｐｉｊの階調を記憶領域Ａｉｊの階調に変更するまでに必要な画素への電圧の印加回数を書込データ記憶領域６に書き込む（ステップＳＢ６）。また、コントローラー２が、記憶領域Ｂｉｊの内容を記憶領域Ａｉｊに記憶されている内容で上書きする（ステップＳＢ７）。
【００３６】
次に、コントローラー２は、変数ｊの値がデータ線の本数ｎと同じであるか否か判断する（ステップＳＢ８）。ここで変数ｊの値がｎと同じでなければ（ステップＳＢ８でＮＯ）変数ｊの値に１を加え（ステップＳＢ９）、ステップＳＢ２へ移行する。
一方、コントローラー２は、変数ｊの値がｎである場合（ステップＳＢ８でＹＥＳ）、画素のｉ行目の各列について、ｉ−１行目と異なる電圧が印加される画素を特定し、特定した画素とｉ−１行目の画素との境界の数の合計を記憶領域Ｇｉに格納する。また、画素のｉ行目の各列について、ｉ＋１行目と異なる電圧が印加される画素を特定し、特定した画素とｉ＋１行目の画素との境界の数の合計を記憶領域Ｇｉ＋１に格納する（ステップＳＢ１０（境界特定部２０４））。
【００３７】
次にコントローラー２は、境界数記憶領域８Ｂに格納されている値を合計し、合計値が予め定められた閾値以上であるか否か判断する（ステップＳＢ１１（判断部２０５））。コントローラー２は、合計値が閾値未満である場合には（ステップＳＢ１１でＮＯ）、ステップＳＡ４へ移行する。一方、コントローラー２（更新部２０６）は、合計値が閾値以上である場合には（ステップＳＢ１１でＹＥＳ）、記憶領域のｉ行目の内容を書き換える（ステップＳＢ１２）。具体的には、予定画像データ記憶領域７については、一時記憶領域８Ａに記憶されている内容で上書きする。また、白書込データ記憶領域６Ａと黒書込データ記憶領域６Ｂについては、７が格納されている記憶領域について内容を０に書き換える。
【００３８】
コントローラー２は、ステップＳＡ４へ移行すると、変数ｉの値が走査線の本数ｍと同じであるか否か判断する。ここで変数ｉの値がｍでなければ（ステップＳＡ４でＮＯ）変数ｉの値に１を加え（ステップＳＡ５）、ステップＳＡ２へ移行する。変数ｉの値がｍである場合（ステップＳＡ４でＹＥＳ）、コントローラー２が、走査線駆動回路５３とデータ線駆動回路５４とを制御して画素駆動回路を駆動する（ステップＳＡ６（駆動部２０７））。
【００３９】
次に、図面を参照し、ＶＲＡＭ４に画像データが書き込まれてから画像データの画像が表示部１に表示されるまでの表示部１における表示の変化、ＶＲＡＭ４の内容の変化、ＲＡＭ５の内容の変化について説明する。
【００４０】
表示部１の表示と、ＶＲＡＭ４、書込データ記憶領域６、予定画像データ記憶領域７及び境界数記憶領域８Ｂの状態が図８の状態となっている時に制御部３がＶＲＡＭ４に画像データを書き込むと、画像データに応じてＶＲＡＭ４の状態が図９に示した状態となる。図９の状態でステップＳＢ２において画素Ｐ１１が選択されると、ステップＳＢ３でＹＥＳと判断され、ステップＳＢ５でＮＯと判断される。記憶領域Ｂ１１の内容が黒を表し、記憶領域Ａ１１の内容が白を表しているため、画素Ｐ１１を黒から白に変更することとなり、ステップＳＢ６で、記憶領域Ｃ１１に７が書き込まれ、ステップＳＢ７で記憶領域Ｂ１１に記憶領域Ａ１１の内容が書き込まれる。次に、画素Ｐ１２が選択されると、ステップＳＢ３でＹＥＳと判断され、ステップＳＢ５でＮＯと判断される。これにより、ステップＳＢ６で記憶領域Ｃ１２に７が書き込まれ、ステップＳＢ７で記憶領域Ｂ１２に記憶領域Ａ１２の内容が書き込まれて図１０に示した状態となる。
【００４１】
この後、処理が進められてステップＳＢ８でＹＥＳと判断されると、コントローラー２は、ステップＳＢ１０の処理を行う。具体的には、まずコントローラー２は、白書込データ記憶領域６Ａのｉ行目で０以外の値が格納されている各記憶領域において、隣り合うｉ−１行目の記憶領域に０が格納されている記憶領域と、白書込データ記憶領域６Ａのｉ行目で０が格納されている各記憶領域において、隣り合うｉ−１行目の記憶領域に０以外の値が格納されている記憶領域とを特定する。そして特定した記憶領域に対応した画素においてｉ−１行目との境界を特定する。また、コントローラー２は、白書込データ記憶領域６Ａのｉ行目で０以外の値が格納されている各記憶領域において、隣り合うｉ＋１行目の記憶領域に０が格納されている記憶領域と、白書込データ記憶領域６Ａのｉ行目で０が格納されている各記憶領域において、隣り合うｉ＋１行目の記憶領域に０以外の値が格納されている記憶領域とを特定する。そして、特定した記憶領域に対応した画素においてｉ＋１行目との境界を特定する。
【００４２】
また、コントローラー２は、黒書込データ記憶領域６Ｂのｉ行目で０以外の値が格納されている各記憶領域において、隣り合うｉ−１行目の記憶領域に０が格納されている記憶領域と、黒書込データ記憶領域６Ｂのｉ行目で０が格納されている各記憶領域において、隣り合うｉ−１行目の記憶領域に０以外の値が格納されている記憶領域とを特定する。そして、特定した記憶領域に対応した画素においてｉ−１行目との境界を特定する。また、コントローラー２は、黒書込データ記憶領域６Ｂのｉ行目で０以外の値が格納されている各記憶領域において、隣り合うｉ＋１行目の記憶領域に０が格納されている記憶領域と、黒書込データ記憶領域６Ｂのｉ行目で０が格納されている各記憶領域において、隣り合うｉ＋１行目の記憶領域に０以外の値が格納されている記憶領域とを特定する。そして、特定した記憶領域に対応した画素においてｉ＋１行目との境界を特定する。
【００４３】
後述するように、白書込データ記憶領域６Ａにおいて０以外の値が格納されている記憶領域に対応した画素においては、透明電極層３２の電位Ｖｃｏｍに対して−１５Ｖとなるように画素電極１３ａに電圧が印加される。ここで、隣り合うｉ−１行目やｉ＋１行目の記憶領域で０が格納されている場合、この隣り合う記憶領域に対応した画素の画素電極１３ａにおいては、透明電極層３２の電位Ｖｃｏｍに対して−１５Ｖ以外の電圧が印加される。また、白書込データ記憶領域６Ａにおいて０が格納されている記憶領域に対応した画素においては、透明電極層３２の電位Ｖｃｏｍに対して電位差が−１５Ｖ以外となるように画素電極１３ａに電圧が印加される。ここで、隣り合うｉ−１行目やｉ＋１行目の記憶領域で０以外が格納されている場合、この隣り合う記憶領域に対応した画素においては、透明電極層３２の電位Ｖｃｏｍに対して画素電極１３ａの電位差が−１５Ｖの電圧となるように電圧が印加される。
また、黒書込データ記憶領域６Ｂにおいて０以外の値が格納されている記憶領域に対応した画素においては、透明電極層３２の電位Ｖｃｏｍに対して＋１５Ｖとなるように画素電極１３ａに電圧が印加される。ここで、隣り合うｉ−１行目やｉ＋１行目の記憶領域で０が格納されている場合、この隣り合う記憶領域に対応した画素においては、透明電極層３２の電位Ｖｃｏｍに対して＋１５Ｖ以外の電圧が印加される。また、黒書込データ記憶領域６Ｂにおいて０が格納されている記憶領域に対応した画素においては、透明電極層３２の電位Ｖｃｏｍに対して電位差が＋１５Ｖ以外となるように画素電極１３ａに電圧が印加される。ここで、隣り合うｉ−１行目やｉ＋１行目の記憶領域で０以外が格納されている場合、この隣り合う記憶領域に対応した画素においては、透明電極層３２の電位Ｖｃｏｍに対して画素電極１３ａの電位差が＋１５Ｖの電圧となるように電圧が印加される。
【００４４】
つまり、ｉ行目で０以外の値が格納されている記憶領域について、ｉ−１行目やｉ＋１行目において隣り合う記憶領域に０が格納されている場合や、ｉ行目で０が格納されている記憶領域について、ｉ−１行目やｉ＋１行目において隣り合う記憶領域に０以外が格納されている場合、ｉ行目の記憶領域に対応する画素においては、ｉ−１行目やｉ＋１行目に電圧を印加する時とは異なる電圧が印加されることとなる。つまり、ｉ行目の画素において、これら隣り合う画素との境界は、電力を消費する部分であるといえる。よって、この電力を消費する境界部分を特定し、特定した部分の数をカウントすれば、画像の表示において消費する電力を見積もることとなる。
【００４５】
例えば、ｉ＝１の場合、１行目について各記憶領域の内容を更新し終えた時点では各記憶領域の内容は図１０に示した状態となっている。図１０において記憶領域Ｃ１１，Ｃ１２には７が格納されているため、コントローラー２は、この記憶領域Ｃ１１，Ｃ１２を特定する。ここで、図１０の画像Ａにおいて１行目の上側のハッチングの部分が、電力を消費する部分であるといえる。コントローラー２は、この特定した部分の数「２」を記憶領域Ｇ１に格納する。また、ｉ行目（１行目）とｉ＋１行目（２行目）とを比較すると、図１０において記憶領域Ｃ１１には７が格納されており、記憶領域Ｃ１１に隣り合う記憶領域Ｃ２１には０が格納されているため、コントローラー２は、この記憶領域Ｃ１１を特定する。また、記憶領域Ｃ１２には７が格納されており、記憶領域Ｃ１２に隣り合う記憶領域Ｃ２２には０が格納されているため、コントローラー２は、この記憶領域Ｃ１２を特定する。ここで、図１０の画像Ａの１行目と２行目の間においてハッチングの部分が、電力を消費する部分と特定される。コントローラー２は、この特定した部分の数「２」を記憶領域Ｇ２に格納する。ここで、境界数記憶領域８Ｂの内容は、図１０に示したように、記憶領域Ｇ１に２が格納され、記憶領域Ｇ２に２が格納された状態に変更される。
【００４６】
次にコントローラー２は、境界数記憶領域８Ｂに記憶されている値の合計が予め定められた閾値以上であるか判断する（ステップＳＢ１１）。例えば、境界数記憶領域８Ｂに格納されている数の合計が１０以上となると、消費電力が表示装置１００の電源回路が供給できる電力の供給量を上回り、画素の表示状態を変化させるのに必要な電圧を印加できなくなる場合には、閾値の数は１０に設定される。ここで、境界数記憶領域８Ｂに記憶されている値の合計値は４であるため、ステップＳＢ１１でＮＯと判断され、ステップＳＡ４へ移行する。
【００４７】
次に、ステップＳＡ５の処理が行われてｉ＝２となり、ステップＳＢ８でＹＥＳと判断されるまで処理が進められると、記憶領域の内容は図１１に示した状態となる。ここで、ステップＳＢ１０の処理が行われると、記憶領域Ｃ２１，Ｃ２２には７が格納されており、記憶領域Ｃ３１，Ｃ３２には０が格納されているため、コントローラー２は、この記憶領域Ｃ１１，Ｃ１２を特定する。ここで、図１１の画像Ａの２行目と３行目の間においてハッチングの部分が、電力を消費する部分であると特定される。コントローラー２は、この特定した部分の数「２」を記憶領域Ｇ３に格納する。ここで、境界数記憶領域８Ｂの内容は、図１１に示したよう記憶領域Ｇ３に２が格納された状態に変更される。なお、１行目と２行目との間では、特定される部分がないため、記憶領域Ｇ２には０が格納される。
【００４８】
次にコントローラー２は、ステップＳＢ１１の処理を行うが、この時点で境界数記憶領域８Ｂに記憶されている値の合計値は４であるため、ステップＳＢ１１でＮＯと判断され、ステップＳＡ４へ移行する。
【００４９】
次に、ステップＳＡ５の処理が行われてｉ＝３となり、ステップＳＢ８でＹＥＳと判断されるまで処理が進められると、記憶領域の内容は図１２に示した状態となる。ここで、ステップＳＢ１０の処理が行われると、記憶領域の２行目と３行目との間では、記憶領域Ｃ２１，Ｃ２２には７が格納されており、記憶領域Ｃ３１，Ｃ３２には０が格納されているため、コントローラー２は、この記憶領域Ｃ３１，Ｃ３２を特定する。また、記憶領域Ｄ３３，Ｄ３４には７が格納されており、記憶領域Ｄ２３，Ｄ２４には０が格納されているため、コントローラー２は、この記憶領域Ｄ３３，Ｄ３４を特定する。ここで、図１２の画像Ａの２行目と３行目の間においてハッチング部分が、電力を消費する部分であると特定される。コントローラー２は、この特定した部分の数「４」を記憶領域Ｇ３に格納する。また、記憶領域の３行目と４行目との間では、記憶領域Ｄ３３，Ｄ３４には７が格納されており、記憶領域Ｄ４３，Ｄ４４には０が格納されているため、コントローラー２は、この記憶領域Ｄ３３，Ｄ３４を特定する。ここで、図１２の画像Ａの３行目と４行目の間においてハッチングの部分が、電力を消費する部分であると特定される。コントローラー２は、この特定した部分の数「２」を記憶領域Ｇ４に格納する。ここで、境界数記憶領域８Ｂの内容は、図１２に示したように記憶領域Ｇ３と記憶領域Ｇ４の内容が変更される。
【００５０】
次にコントローラー２は、ステップＳＢ１１の処理を行うが、この時点で境界数記憶領域８Ｂに記憶されている値の合計値は８であるため、ステップＳＢ１１でＮＯと判断され、ステップＳＡ４へ移行する。
【００５１】
次に、ステップＳＡ５の処理が行われてｉ＝４となり、ステップＳＢ８でＹＥＳと判断されるまで処理が進められると、記憶領域の内容は図１３に示した状態となる。ここで、ステップＳＢ１０の処理が行われると、記憶領域Ｄ４３，Ｄ４４には７が格納されているため、コントローラー２は、この記憶領域Ｄ４３，Ｄ４４を特定する。ここで、図１３の画像Ａにおいて４行目の下側のハッチング部分が、電力を消費する部分であると特定される。コントローラー２は、この特定した部分の数「２」を記憶領域Ｇ５に格納する。なお、３行目と４行目との間においては、特定される部分がないため、記憶領域Ｇ４には０が格納される。ここで、境界数記憶領域８Ｂの内容は、図１３に示したように記憶領域Ｇ４と記憶領域Ｇ５の内容が変更される。
【００５２】
次にコントローラー２は、ステップＳＢ１１の処理を行うが、この時点で境界数記憶領域８Ｂに記憶されている値の合計値は８であるため、ステップＳＢ１１でＮＯと判断され、ステップＳＡ４へ移行する。
【００５３】
この後、ステップＳＡ６の処理が行われると、画素Ｐ１１に対応する画素駆動回路（１行目の走査線６４と１列目のデータ線６５の交差に対応する画素駆動回路）においては、記憶領域Ｃ１１の内容が０以外であるため、走査線６４が選択された時に画素電極１３ａの電位が透明電極層３２の電位Ｖｃｏｍに対して−１５Ｖとなるようにデータ線６５に電圧が印加される。また、画素Ｐ１２，Ｐ２１，Ｐ２２に対応する画素駆動回路においても、記憶領域Ｃ１２，Ｃ２１，Ｃ２２の内容が０以外であるため、走査線６４が選択された時に画素電極１３ａの電位が透明電極層３２の電位Ｖｃｏｍに対して−１５Ｖとなるようにデータ線６５に電圧が印加される。
また、画素Ｐ３３に対応する画素駆動回路（３行目の走査線６４と３列目のデータ線６５の交差に対応する画素駆動回路）においては、記憶領域Ｄ３３の内容が０以外であるため、走査線６４が選択された時に画素電極１３ａの電位が透明電極層３２の電位Ｖｃｏｍに対して＋１５Ｖとなるようにデータ線６５に電圧が印加される。また、画素Ｐ３４，Ｐ４３，Ｐ４４に対応する画素駆動回路においても、記憶領域Ｄ３４，Ｄ４３，Ｄ４４の内容が０以外であるため、走査線６４が選択された時に画素電極１３ａの電位が透明電極層３２の電位Ｖｃｏｍに対して＋１５Ｖとなるようにデータ線６５に電圧が印加される。
なお、他の画素については、白書込データ記憶領域６Ａにおいて対応する記憶領域の内容が０であり、且つ黒書込データ記憶領域６Ｂにおいて対応する記憶領域の内容が０であるため、走査線６４が選択された時に画素電極１３ａの電位と透明電極層３２の電位Ｖｃｏｍとの差が０Ｖとなるようにデータ線６５に電圧が印加される。このようにデータ線６５に電圧が印加されると、画素において白粒子と黒粒子が移動して表示部１の表示は図１４に示した状態となる。
【００５４】
ステップＳＡ６の処理が終了すると、コントローラー２は、処理の流れをステップＳＡ１へ戻す。そして、処理が進められ、図１４の状態でステップＳＢ２において画素Ｐ１１が選択されると、ステップＳＢ３でＮＯと判断され、記憶領域Ｃ１１に書き込まれている値から１が減算され、記憶領域Ｃ１１の内容は６となる。次に画素Ｐ１２が選択されると、ステップＳＢ３でＮＯと判断され、記憶領域Ｃ１２に書き込まれている値から１が減算され、記憶領域Ｃ１２の内容は６となる。この後、画素Ｐ４４まで選択されると、図１５に示したように記憶領域Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２の内容が６となり、記憶領域Ｄ３３，Ｄ３４，Ｄ４３，Ｄ４４の内容が６となる。
【００５５】
図１６は、図１５に示した状態から２回目のステップＳＡ６の処理が行われた直後の状態を示した図である。ここで、図１７に示したようにＶＲＡＭ４の内容が書き換えられた場合について考える。図１７の状態からｉ＝１の時にステップＳＢ８でＹＥＳと判断されるまで処理が進められると、各記憶領域の内容は、図１８に示した状態となる。ここで、ステップＳＢ１０の処理が行われると、図１８の画像Ａにおいてハッチングの部分が電力を消費する部分として特定され、記憶領域Ｇ１，Ｇ２の内容は図１８に示したままとなる。
【００５６】
ここで、境界数記憶領域８Ｂに記憶されている値の合計値は８であるため、ステップＳＢ１１ではＮＯと判断され、ステップＳＡ４へ移行する。次に、ｉ＝２となって処理が進められ、ステップＳＢ２において画素Ｐ２１が選択されると、ステップＳＢ３でＮＯと判断されてステップＳＢ４で記憶領域Ｃ２１に書き込まれている値から１が減算され、記憶領域Ｃ２１の内容は４となる。一方、ステップＳＢ２において画素Ｐ２３が選択されると、ステップＳＢ３でＹＥＳと判断され、ステップＳＢ５でＮＯと判断される。これにより、ステップＳＢ６で、記憶領域Ｄ２３に７が書き込まれ、ステップＳＢ７で記憶領域Ｂ２３に記憶領域Ａ２３の内容が書き込まれる。このように、ＶＲＡＭ４の内容が白から黒に書き換えられても、白への書き換えが進行中の画素については白への書き換えが進められ、書き換えが進行中でなかった画素については黒書込データ記憶領域６Ｂに第２書込データが記憶される。そしてステップＳＢ８でＹＥＳと判断されるまで処理が進められると、各記憶領域の内容は、図１９に示した状態となる。
【００５７】
次に、コントローラー２は、ステップＳＢ１０の処理を行う。ここで記憶領域Ｃ２１，Ｃ２２には４が格納されており、記憶領域Ｃ３１，Ｃ３２には０が格納されているため、コントローラー２は、この記憶領域Ｃ２１，Ｃ２２を特定する。また、記憶領域Ｄ２３，Ｄ２４には７が格納されており、記憶領域Ｃ１３，Ｃ１４には０が格納されているため、コントローラー２は、この記憶領域Ｃ２３，Ｃ２４を特定する。ここで、図１９の画像Ａにおいて１行目と２行目の間のハッチングの部分が、電力を消費する部分であると特定される。コントローラー２は、この特定した部分の数「２」を記憶領域Ｇ２に格納する。また、図１９の画像Ａの２行目と３行目の間においてハッチングの部分が、電力を消費する部分であると特定される。コントローラー２は、この特定した部分の数「２」を記憶領域Ｇ３に格納する。ここで、境界数記憶領域８Ｂの内容は、図１９に示したように記憶領域Ｇ２と記憶領域Ｇ３の内容が変更される。
【００５８】
ここで、この時点で境界数記憶領域８Ｂに記憶されている値の合計値は８であるため、ステップＳＢ１１でＮＯと判断され、ステップＳＡ４へ移行する。そして、図１９の状態からｉ＝３の時にステップＳＢ８でＹＥＳと判断されるまで処理が進められると、各記憶領域の内容は、図２０に示した状態となる。
【００５９】
ここでステップＳＢ１０の処理が行われると、図２０の画像Ａにおいて２行目と３行目の間のハッチングの部分が、電力を消費する部分であると特定される。コントローラー２は、この特定した部分の数「２」を記憶領域Ｇ３に格納する。また、図２０の画像Ａにおいて３行目と４行目の間のハッチングの部分が、電力を消費する部分であると特定される。コントローラー２は、この特定した部分の数「２」を記憶領域Ｇ４に格納する。ここで、境界数記憶領域８Ｂの内容は、図２０に示したように記憶領域Ｇ３と記憶領域Ｇ４の内容が変更される。
【００６０】
ここで、境界数記憶領域８Ｂに記憶されている値の合計が１０となるため、ステップＳＢ１１でＹＥＳと判断される。ステップＳＢ１１でＹＥＳと判断すると、コントローラー２は、記憶領域Ｃ３１〜Ｃ３４及び記憶領域Ｄ３１〜Ｄ３４において７が格納されている記憶領域に０を格納する。また、記憶領域Ｂ３１〜Ｂ３４を、一時記憶領域に記憶された内容で上書きする（ステップＳＢ１２）。これにより、記憶領域の内容は、図２１に示した状態となる。つまり、３行目の画素においては、書き換えが進行中の画素（画素Ｐ３３，Ｐ３４）については、書き換えが進められる。また、新たに書き換えをしようとした画素Ｐ３１，Ｐ３２については、書き換えを開始すると消費電力のピーク値が電源回路が供給できる電力の供給量を上回ることとなるため、書き換えが後回しにされることとなる。
【００６１】
図２１の状態からｉ＝４の時にステップＳＢ８でＹＥＳと判断されるまで処理が進められると、記憶領域の内容は、図２２に示した状態となる。ここで、ステップＳＢ１０の処理が行われると、記憶領域Ｇ４の内容が０となる。そして、ステップＳＢ１１でＮＯと判断され、ステップＳＡ４へ移行する。
【００６２】
そしてステップＳＡ６の処理が行われると表示部１の状態は、図２３に示した状態となり、書き換えが進行中の画素については進行中の書き換えが進められ、書き換えが行われていなかった画素については新たに画素の書き換えが開始される。また、書き換えが開始されると消費電力のピーク値が電源回路が供給できる電力の供給量を上回ることとなる画素については、画素の書き換えが後回しにされることとなる。
【００６３】
さらに処理が進められ、先に書き換えが開始された画素（画素Ｐ１１，Ｐ１２，Ｐ２１，Ｐ２２，Ｐ３３，Ｐ３４，Ｐ４３，Ｐ４４）について、第１書込データと第２書込データの値が１になり、ステップＳＡ６の処理が行われると、各記憶領域と表示部１の表示は図２４に示した状態となる。
【００６４】
図２４の状態からｉ＝１の時にステップＳＢ８でＹＥＳと判断されるまで処理が進められると、記憶領域Ｃ１１，Ｃ１２の内容が図２５に示したように０になる。ここで、ステップＳＢ１０の処理が行われると、図２５において画像Ａのハッチングの部分が、電力を消費する部分として特定される。コントローラー２は、この特定した部分の数「４」を記憶領域Ｇ２に格納する。ここで、境界数記憶領域８Ｂの内容は、図２５に示したようになる。
【００６５】
この時点での境界数記憶領域８Ｂに記憶されている値の合計値は８であるため、ステップＳＢ１１でＮＯと判断され、ステップＳＡ４へ移行する。図２５の状態からｉ＝２の時にステップＳＢ８でＹＥＳと判断されるまで処理が進められると、図２６のように記憶領域Ｃ２１，Ｃ２２の内容が０になる。ここで、ステップＳＢ１０の処理が行われると、図２６の画像Ａにおいてハッチングの部分が電力を消費する部分であると特定される。ここで、境界数記憶領域８Ｂの内容は、図２６に示したようになる。
【００６６】
この時点での境界数記憶領域８Ｂに記憶されている値の合計値は４であるため、ステップＳＢ１１でＮＯと判断され、ステップＳＡ４へ移行する。図２６の状態からｉ＝３の時にステップＳＢ８でＹＥＳと判断されるまで処理が進められると、図２７のように記憶領域Ｄ３１，Ｄ３２の内容が７になり、記憶領域Ｄ３３，Ｄ３４の内容が０になる。ここで、ステップＳＢ１０の処理が行われると、図２７において画像Ａのハッチングの部分が、電力を消費する部分として特定され、記憶領域Ｇ３，Ｇ４の内容は図２７に示した状態となる。
【００６７】
ここで境界数記憶領域８Ｂに記憶されている値の合計値は１０以上であるため、ステップＳＢ１１でＹＥＳと判断され、ステップＳＢ１２の処理が行われて記憶領域の内容が図２８に示した状態となる。
【００６８】
この後、ステップＳＡ４へ移行し、ｉ＝４となって処理が進められ、ステップＳＢ８でＹＥＳと判断されるまで処理が進められると、記憶領域Ｄ４３，Ｄ４４の内容が０になる。ここで、ステップＳＢ１０の処理が行われると、記憶領域Ｃ４１〜Ｃ４４及び記憶領域Ｄ４１〜Ｄ４４の内容が０であるため、隣り合う行との間で印加される電圧が異なる部分が特定されず、記憶領域Ｇ４，Ｇ５の内容は共に０となり、各記憶領域の内容は、図２９に示した状態となる。そしてステップＳＡ６の処理が行われると表示部１の状態は、図３０に示した状態となる。
【００６９】
この後、ステップＳＡ４へ移行し、再度ｉ＝２となってステップＳＢ８でＹＥＳと判断されるまで処理が進められると、記憶領域の内容は図３１に示した状態となる。ここで、ステップＳＢ１０の処理が行われると、図３１の画像Ａにおいてハッチングの部分が、電力を消費する部分として特定され、記憶領域Ｇ２，Ｇ３の内容は図３１に示した状態となる。
【００７０】
また、図３１の状態からｉ＝３の時にステップＳＢ８でＹＥＳと判断されるまで処理が進められると、図３２のように記憶領域Ｄ３１，Ｄ３２の内容が７になる。ここで、ステップＳＢ１０の処理が行われると、図３２の画像Ａにおいてハッチングの部分が、電力を消費する部分として特定され、記憶領域Ｇ３，Ｇ４の内容は図３２に示した状態となる。この後、ステップＳＡ６の処理が行われると、図３３に示した状態となる。ここで、書き換えが後回しにされていた画素の書き換えが開始されることとなる。
【００７１】
本実施形態によれば、先に書き換えが開始された領域と新たに書き換えを行う領域とが重なっても、新たに書き換えを開始する時に書き換えが進行中でなかった部分については、書き換えが直ぐに開始されるのでユーザーには表示速度が早く感じられることとなる。
また、画素の書き換えを行うと、消費電力のピーク値が電源回路が供給できる電力の供給量を上回ることとなる場合には、画素の書き換えが後回しにされ、書き換えが後回しにされた画素は、消費電力のピーク値が電源回路が供給できる電力の供給量を上真ら無くなるとと書き換えが開始されることとなるため、画素の書き換え時において消費電力のピーク値を抑えることができる。
【００７２】
［第２実施形態］
次に本発明の第２実施形態に係る表示装置１００Ａについて説明する。図３４は、表示装置１００Ａのハードウェア構成を示した図である。なお、以下の説明において、第１実施形態の表示装置１００と構成が同じものについては同じ符号を付してその説明を省略する。表示装置１００Ａは、画素の階調を変更する際の動作が第１実施形態と異なる。コントローラー２は、駆動テーブルＴＢを有している。また、ＲＡＭ５には、テーブルＩＤ記憶領域６Ｃと、インデックス記憶領域６Ｄが設けられている。
【００７３】
図３５は、駆動テーブルＴＢの内容を示した図である。駆動テーブルＴＢは、テーブルＩＤで識別される１２個のテーブルＴＢ１〜ＴＢ１２で構成されている。本実施形態では、画素は、黒から白までの４段階の階調をとり、各階調を０（黒）から順に３（白）までの数字で表す。テーブルＴＢ１〜ＴＢ１２は、画素をある階調から他の階調へ変更する時に選択され、選択されるテーブルは、画素の変更前の階調と変更後の階調によって決められる。なお、画素の階調を変更する際には複数回に渡って画素電極１３ａに電圧を印加するが、各テーブルは、画素の階調をある階調からある階調へ変更する時に各回において画素電極１３ａに印加する電圧を示すデータが格納されている。テーブルに格納されている１〜８までの数字は、インデックスである。また、各インデックスに対応付けられている「ｂ」、「ｗ」、「ｎ」というデータは、各回において画素電極１３ａに印加する電圧を示している。ここで「ｂ」は、透明電極層３２との電位差が＋１５Ｖとなる正の電圧を印加することを示しており、「ｗ」は、透明電極層３２との電位差が−１５Ｖとなる負の電圧を印加することを示している。また「ｎ」は、画素電極１３ａと透明電極層３２との間の電位差を０とすることを示している。
【００７４】
次に、表示装置１００Ａが行う処理の流れと表示装置１００Ａの動作について説明する。なお、第２実施形態の説明に係る図面で記憶領域の内容を図示している図は、ＶＲＡＭ４と予定画像データ記憶領域７の内容に加え、テーブルＩＤ記憶領域６Ｃにおいて画素Ｐ１１〜Ｐ４４に対応する記憶領域Ｅｉｊの内容、及びインデックス記憶領域６Ｄにおいて画素Ｐ１１〜Ｐ４４に対応する記憶領域Ｆｉｊの内容を図示している。記憶領域Ｅ１１〜Ｅ４４には、画素の階調を変更する際に使用されるテーブルのテーブルＩＤが格納される。例えば、テーブルＩＤとして１が格納されている場合、テーブルＩＤが１であるテーブルＴＢ１が画素の階調を変更する際に使用される。また、記憶領域Ｆ１１〜Ｆ４４には、テーブルにおいてどのインデックスを参照するかを表す数字が格納される。
【００７５】
本実施形態に係るコントローラー２は、ステップＳＡ３の処理内容が第１実施形態と異なる。図３６は、本実施形態におけるステップＳＡ３の処理内容を示したフローチャートである。まず、ステップＳＣ１〜ステップＳＣ２の処理は、第１実施形態のステップＳＢ１〜ステップＳＢ２の処理と同じ処理である。次に、コントローラー２は、選択した画素Ｐｉｊに対応する記憶領域Ｆｉｊに記憶されているインデックスの値が０か否か判断する（ステップＳＣ３）。コントローラー２は、ここで記憶領域Ｆｉｊの内容が０である場合（ステップＳＣ３でＹＥＳ）、ステップＳＣ５へ移行し、０以外である場合には（ステップＳＣ３でＮＯ）、ステップＳＣ４へ移行する。ステップＳＣ４へ移行すると、コントローラー２は、記憶領域Ｆｉｊの値から１を減算する。
【００７６】
ステップＳＣ５へ移行すると、コントローラー２は、記憶領域Ａｉｊに記憶されているデータと、記憶領域Ｂｉｊに記憶されているデータとを比較する。ここで、コントローラー２は、両者が異なっている場合には（ステップＳＣ５でＮＯ）、画素の階調を記憶領域Ｂｉｊに格納されている階調から記憶領域Ａｉｊに格納されている階調へ変化させるためのテーブルをテーブルＴＢ１〜ＴＢ１２の中から決定する（ステップＳＣ６）。次に、コントローラー２は、ステップＳＣ６で決定したテーブルのテーブルＩＤを記憶領域Ｅｉｊに書き込み、記憶領域Ｆｉｊに８を書き込む（ステップＳＣ７）。また、コントローラー２が、記憶領域Ｂｉｊの内容を記憶領域Ａｉｊに記憶されている内容で上書きする（ステップＳＣ８）。
【００７７】
次のステップＳＣ９，ステップＳＣ１０の処理は、第１実施形態のステップＳＢ８，ステップＳＢ９の処理と同じ処理である。コントローラー２は、ステップＳＣ１１においては、画素のｉ行目の各列について、ｉ−１行目と異なる電圧が印加される画素を特定し、特定した画素とｉ−１行目の画素との境界の数の合計を記憶領域Ｇｉに格納する。また、画素のｉ行目の各列について、ｉ＋１行目と異なる電圧が印加される画素を特定し、特定した画素とｉ＋１行目の画素との境界の数の合計を記憶領域Ｇｉ＋１に格納する。
【００７８】
次にコントローラー２は、境界数記憶領域８Ｂに格納されている値を合計し、合計値が予め定められた閾値以上であるか否か判断する（ステップＳＣ１２）。コントローラー２は、合計値が閾値未満である場合には（ステップＳＣ１２でＮＯ）、ステップＳＡ４へ移行する。一方、コントローラー２は、合計値が閾値以上である場合には（ステップＳＣ１２でＹＥＳ）、記憶領域のｉ行目の内容を書き換える（ステップＳＣ１３）。
【００７９】
次に、図面を参照し、画素を駆動する時の動作の一例を説明する。なお、以下の説明では、図３７に示したようにＶＲＡＭ４に画像データが書き込まれた状態を想定して説明を行う。
【００８０】
図３７に示した状態でステップＳＡ３の処理が行われ、ステップＳＣ２において画素Ｐ１１が選択されると、ステップＳＣ３でＹＥＳと判断され、ステップＳＣ５でＮＯと判断される。次にステップＳＣ６では、記憶領域Ｂ１１の内容が０であり記憶領域Ａ１１の内容が３であるため、画素Ｐ１１の階調を変更するのに使用するテーブルとして階調を０から３へ変更するテーブルＴＢ１０が決定される。次に、ステップＳ６で決定されたテーブルのテーブルＩＤが記憶領域Ｅ１１に書き込まれ、記憶領域Ｆ１１に８が書き込まれ（ステップＳＣ７）、記憶領域Ｂ１１の内容が記憶領域Ａ１１の内容で上書きされる（ステップＳＣ８）。次に、画素Ｐ１２が選択されると、ステップＳＣ３でＹＥＳと判断され、ステップＳＣ５でＮＯと判断される。この後、テーブルＴＢ１０が決定され、テーブルＩＤが記憶領域Ｅ１２に書き込まれ、記憶領域Ｆ１２に８が書き込まれ（ステップＳＣ７）、記憶領域Ｂ１２の内容が記憶領域Ａ１２の内容で上書きされる（ステップＳＣ８）。ここで、記憶領域の内容は図３８に示した状態となる。
【００８１】
この後、処理が進められてステップＳＣ９でＹＥＳと判断されると、コントローラー２は、ステップＳＣ１１の処理を行う。ここで、コントローラー２は、ｉ行目の画素について、記憶領域Ｅｉｊと記憶領域Ｆｉｊを参照し、各画素に印加する電圧を特定する。次に、コントローラー２は、ｉ−１行目の画素について、テーブルＩＤ記憶領域６Ｃとインデックス記憶領域６Ｄを参照し、各画素に印加する電圧を特定する。また、コントローラー２は、ｉ＋１行目の画素について、テーブルＩＤ記憶領域６Ｃとインデックス記憶領域６Ｄを参照し、各画素に印加する電圧を特定する。次にコントローラー２は、ｉ行目の画素において、ｉ−１行目と異なる電圧が印加される画素を特定し、特定した画素においてｉ−１行目との境界を特定する。この特定した境界部分は、第１実施形態で説明したように電力を消費する部分である。またコントローラー２は、ｉ行目の画素において、ｉ＋１行目と異なる電圧が印加される画素を特定し、特定した画素においてｉ＋１行目との境界を特定する。この特定した境界部分は、第１実施形態で説明したように電力を消費する部分である。
【００８２】
例えば、図３８に示した状態の場合、画素Ｐ１１，Ｐ１２においては、画素電極１３ａに透明電極層３２との電位差を−１５Ｖとする負の電圧が印加され、画素Ｐ２１，Ｐ２２においては、透明電極層３２との電位差を０Ｖにする電圧が画素電極１３ａに印加される。画素Ｐ１１と画素Ｐ２１とでは画素電極１３ａに印加される電圧が異なり、画素Ｐ１２と画素Ｐ２２とでは画素電極１３ａに印加される電圧が異なるため、コントローラー２は、この画素Ｐ１１とＰ２１との境界部分及び画素Ｐ１２と画素Ｐ２２との境界部分（図３８の画像Ｐｉｊの１行目と２行目の間のハッチングの部分）を、電力を消費する部分として特定する。また、図３８の表示部の１行目の上のハッチングの部分を、電力を消費する部分として特定する。コントローラー２が、特定した境界部分の数を記憶領域Ｇｉと記憶領域Ｇｉ＋１に格納すると、境界数記憶領域８Ｂの内容は図３８に示した状態となる。
【００８３】
次にコントローラー２は、境界数記憶領域８Ｂに記憶されている値の合計が予め定められた閾値以上であるか判断する（ステップＳＣ１２）。ここで、第１実施形態と同様に閾値が１０である場合、この時点での境界数記憶領域８Ｂに記憶されている値の合計値は４であるため、ステップＳＣ１２でＮＯと判断され、ステップＳＡ４へ移行する。
【００８４】
次に、ステップＳＡ５の処理が行われてｉ＝２となり、ステップＳＣ９でＹＥＳと判断されるまで処理が進められると、各記憶領域の内容は図３９に示した状態となる。ここで、ステップＳＣ１１の処理が行われると、図３９の表示部のハッチングの部分が、電力を消費する部分であると特定される。コントローラー２は、この特定した部分の数「２」を記憶領域Ｇ３に格納する。ここで、境界数記憶領域８Ｂの内容は、図３９に示したように記憶領域Ｇ３に２が格納された状態に変更される。なお、１行目と２行目との間では、特定される部分がないため、記憶領域Ｇ２には０が格納される。
【００８５】
次に、ステップＳＡ５の処理が行われてｉ＝３となり、ステップＳＣ９でＹＥＳと判断されるまで処理が進められると、各記憶領域の内容は図４０に示した状態となる。ここで、ステップＳＣ１１の処理が行われると、図４０の表示部においてハッチングの部分が、電力を消費する部分であると特定される。コントローラー２は、この特定した部分の数を記憶領域Ｇ３，Ｇ４に格納する。ここで、境界数記憶領域８Ｂの内容は、図４０に示したように記憶領域Ｇ３に４が格納され、記憶領域Ｇ４に２が格納された状態になる。次にコントローラー２は、ステップＳＣ１２の処理を行うが、この時点で境界数記憶領域８Ｂに記憶されている値の合計値は８であるため、ステップＳＣ１２でＮＯと判断され、ステップＳＡ４へ移行する。
【００８６】
次に、ステップＳＡ５の処理が行われてｉ＝４となり、ステップＳＣ９でＹＥＳと判断されるまで処理が進められると、各記憶領域の内容は図４１に示した状態となる。ここで、ステップＳＣ１１の処理が行われると、図４１の表示部においてハッチングの部分が、電力を消費する部分であると特定される。コントローラー２は、この特定した部分の数を記憶領域Ｇ４，Ｇ５に格納する。ここで、境界数記憶領域８Ｂの内容は、図４１に示したように記憶領域Ｇ４に０が格納され、記憶領域Ｇ５に２が格納された状態になる。
【００８７】
さらに処理が進められると、ステップＳＡ６の処理が行われる。ここで、画素Ｐ１１について記憶領域Ｅ１１に格納されているテーブルＩＤが１０であり、記憶領域Ｆ１１に格納されているインデックスが８である。画素Ｐ１１については、テーブルＴＢ１０においてインデックスの８に対応付けられているデータが「ｗ」であるため、画素電極１３ａの電位が透明電極層３２に対して−１５Ｖとなるように画素駆動回路が駆動される。また、画素Ｐ３３について記憶領域Ｅ３３に格納されているテーブルＩＤが３であり、記憶領域Ｆ１１に格納されているインデックスが８である。画素Ｐ３３については、テーブルＴＢ３においてインデックスの８に対応付けられているデータが「ｂ」であるため、画素電極１３ａの電位が透明電極層３２に対して＋１５Ｖとなるように画素駆動回路が駆動される。なお、インデックスが０となっている記憶領域に対応する画素については、透明電極層３２と画素電極１３ａの電位差が０Ｖにされる。
【００８８】
図４２は、図４１に示した状態から２回目のステップＳＡ６の処理が行われた直後の状態を示した図である。ここで、図４３に示したようにＶＲＡＭ４の内容が書き換えられた場合について考える。図４３の状態からｉ＝１の時にステップＳＣ９でＹＥＳと判断されるまで処理が進められると、各記憶領域の内容は、図４４に示した状態となる。ここで、ステップＳＣ１１の処理が行われると、図４４の表示部においてハッチングの部分が電力を消費する部分として特定され、記憶領域Ｇ１，Ｇ２の内容は図４４に示した状態となる。
【００８９】
ここで、境界数記憶領域８Ｂに記憶されている値の合計値は８であるため、ステップＳＣ１２でＮＯと判断され、ステップＳＡ４へ移行する。次に、ｉ＝２となって処理が進められ、ステップＳＣ２において画素Ｐ２１が選択されると、ステップＳＣ３でＮＯと判断されてステップＳＣ４で記憶領域Ｆ２１に書き込まれている値から１が減算され、記憶領域Ｆ２１の内容は５となる。一方、ステップＳＣ２において画素Ｐ２３が選択されると、ステップＳＣ３でＹＥＳと判断され、ステップＳＣ５でＮＯと判断される。これにより、ステップＳＣ７で、記憶領域Ｆ２３に８が書き込まれ、記憶領域Ｅ２３に３が書き込まれる。また、ステップＳＣ８で記憶領域Ｂ２３に記憶領域Ａ２３の内容が書き込まれる。
このように、ＶＲＡＭ４の内容が白から黒に書き換えられても、白への書き換えが進行中の画素については白への書き換えが進められ、書き換えが進行中でなかった画素については対応する記憶領域Ｅｉｊ及び記憶領域Ｆｉｊに新たにデータが書き込まれる。そしてステップＳＣ９でＹＥＳと判断されるまで処理が進められると、各記憶領域の内容は、図４５に示した状態となる。
【００９０】
ここで、ステップＳＣ１１の処理が行われると、図４５の表示部においてハッチングの部分が、電力を消費する部分であると特定される。コントローラー２は、この特定した部分の数を記憶領域Ｇ２，Ｇ３に格納する。ここで、境界数記憶領域８Ｂの内容は、図４５に示したように記憶領域Ｇ２と記憶領域Ｇ３の内容が変更される。
【００９１】
ここで、この時点で境界数記憶領域８Ｂに記憶されている値の合計値は８であるため、ステップＳＣ１２でＮＯと判断され、ステップＳＡ４へ移行する。そして、ｉ＝３の時にステップＳＣ９でＹＥＳと判断されるまで処理が進められると、各記憶領域の内容は、図４６に示した状態となる。ここで、ステップＳＣ１１の処理が行われると、図４６の表示部においてハッチングの部分が、電力を消費する部分であると特定される。コントローラー２は、この特定した部分の数を記憶領域Ｇ３，Ｇ４に格納する。ここで、境界数記憶領域８Ｂの内容は、図４６に示したように記憶領域Ｇ３と記憶領域Ｇ４の内容が変更される。
【００９２】
ここで、境界数記憶領域８Ｂに記憶されている値の合計が１０となるため、ステップＳＣ１２でＹＥＳと判断される。ステップＳＣ１２でＹＥＳと判断すると、コントローラー２は、記憶領域Ｆ３１〜Ｆ３４において８が格納されている記憶領域に０を格納する。また、記憶領域Ｂ３１〜Ｂ３４を、一時記憶領域に記憶された内容で上書きする（ステップＳＣ１３）。これにより、記憶領域の内容は、図４７に示した状態となる。つまり、３行目の画素においては、書き換えが進行中の画素（画素Ｐ３３，Ｐ３４）については、書き換えが進められる。また、新たに書き換えをしようとした画素Ｐ３１，Ｐ３２については、書き換えを開始すると消費電力のピーク値が電源回路が供給できる電力の供給量を上回ることとなるため、書き換えが後回しにされることとなる。
【００９３】
図４７の状態からｉ＝４の時にステップＳＣ９でＹＥＳと判断されるまで処理が進められると、各記憶領域の内容は、図４８に示した状態となる。ここで、ステップＳＣ１１の処理が行われると、記憶領域Ｇ４の内容が０となる。そして、ステップＳＣ１２でＮＯと判断され、ステップＳＡ４へ移行する。
【００９４】
そしてステップＳＡ６の処理が行われると、ＶＲＡＭ４で内容が書き換えられた部分に対応する画素について、書き換えが進行中の画素については進行中の書き換えが進められ、書き換えが行われていなかった画素については新たに画素の書き換えが開始される。また、書き換えが開始されると消費電力のピーク値が電源回路が供給できる電力の供給量を上回ることとなる画素については、画素の書き換えが開始されないこととなる。
【００９５】
さらに処理が進められると、先に書き換えが開始された画素（画素Ｐ１１，Ｐ１２，Ｐ２１，Ｐ２２，Ｐ３３，Ｐ３４，Ｐ４３，Ｐ４４）について、図４９に示したように記憶領域Ｆｉｊの値が１になる。図４９の状態からｉ＝１の時にステップＳＣ９でＹＥＳと判断されるまで処理が進められると、記憶領域Ｆ１１，Ｆ１２の内容が０になる。ここで、ステップＳＣ１１の処理が行われると、図５０において画像Ａのハッチングの部分が、電力を消費する部分として特定される。コントローラー２は、この特定した部分の数「４」を記憶領域Ｇ２に格納する。ここで、境界数記憶領域８Ｂの内容は、図５０に示したように記憶領域Ｇ１と記憶領域Ｇ２の内容が変更される。
【００９６】
この時点での境界数記憶領域８Ｂに記憶されている値の合計値は８であるため、ステップＳＣ１２でＮＯと判断され、ステップＳＡ４へ移行する。図５０の状態からｉ＝２の時にステップＳＣ９でＹＥＳと判断されるまで処理が進められると、図５１のように記憶領域Ｆ２１，Ｆ２２の内容が０になる。ここで、ステップＳＣ１１の処理が行われると、図５１の表示部においてハッチングの部分が電力を消費する部分であると特定される。ここで、境界数記憶領域８Ｂの内容は、図５１に示したように記憶領域Ｇ２と記憶領域Ｇ３の内容が変更される。
【００９７】
この時点での境界数記憶領域８Ｂに記憶されている値の合計値は４であるため、ステップＳＣ１２でＮＯと判断され、ステップＳＡ４へ移行する。図５１の状態からｉ＝３の時にステップＳＣ９でＹＥＳと判断されるまで処理が進められると、図５２のように記憶領域Ｆ３１，Ｆ３２の内容が８になり、記憶領域Ｆ３３，Ｆ３４の内容が０になる。ここで、ステップＳＣ１１の処理が行われると、図５２において表示部のハッチングの部分が、電力を消費する部分として特定され、記憶領域Ｇ３，Ｇ４の内容は図５２に示した状態となる。
【００９８】
ここで境界数記憶領域８Ｂに記憶されている値の合計値は１０以上であるため、ステップＳＣ１２でＹＥＳと判断され、ステップＳＣ１３の処理が行われて記憶領域の内容が図５３に示した状態となる。
【００９９】
この後、ステップＳＡ４へ移行し、次にｉ＝４となって処理が進められる。図５３の状態からステップＳＣ９でＹＥＳと判断されるまで処理が進められると、記憶領域Ｆ４３，Ｆ４４の内容が０になる。ここで、ステップＳＣ１１の処理が行われると、記憶領域Ｃ４１〜Ｃ４４及び記憶領域Ｄ４１〜Ｄ４４の内容が０であるため、隣り合う行との間で印加される電圧が異なる部分が特定されず、記憶領域Ｇ４，Ｇ５の内容は共に０となり、各記憶領域の内容は、図５４に示した状態となる。
【０１００】
この後、ステップＳＡ４へ移行し、再度ｉ＝２となってステップＳＣ９でＹＥＳと判断されるまで処理が進められると、記憶領域の内容は図５５に示した状態となる。ここで、ステップＳＣ１１の処理が行われると、図５５において表示部のハッチングの部分が、電力を消費する部分として特定され、記憶領域Ｇ２，Ｇ３の内容は図５５に示した状態となる。ここで、境界数記憶領域８Ｂに記憶されている値の合計値は１０未満であるため、ステップＳＣ１２でＮＯと判断される。
【０１０１】
図５５の状態からｉ＝３の時にステップＳＣ９でＹＥＳと判断されるまで処理が進められると、図５６のように記憶領域Ｆ３１，Ｆ３２の内容が８になる。ここで、ステップＳＣ１１の処理が行われると、図５６の表示部においてハッチングの部分が、電力を消費する部分として特定され、記憶領域Ｇ３，Ｇ４の内容は図５６に示した状態となる。ここで、書き込みが後回しにされていた画素について、対応する記憶領域にテーブルＩＤとインデックスが書き込まれるため、ステップＳＡ６においては、書き込みが後回しにされていた画素について表示状態の変更が開始される。
【０１０２】
本実施形態においても、先に書き換えが開始された領域と新たに書き換えを行う領域とが重なっても、新たに書き換えを開始する時に書き換えが進行中でなかった部分については、書き換えが直ぐに開始されるのでユーザーには表示速度が早く感じられることとなる。
また、本実施形態においても、画素の書き換えを行うと、消費電力のピーク値が電源回路が供給できる電力の供給量を上回ることとなる場合には、画素の書き換えが後回しにされ、書き換えが後回しにされた画素は、消費電力のピーク値が電源回路が供給できる電力の供給量を上回らなくなると書き換えが開始されることとなるため、画素の書き換え時において消費電力のピーク値を抑えることができる。
【０１０３】
［電子機器］
次に、上述した実施形態に係る表示装置を用いた電子機器について説明する。
図５７（ａ）は、上述した実施形態に係る表示装置を用いた電子ブックリーダーの斜視図である。この電子ブックリーダー１０００は、本の形状のフレーム１００１と、このフレーム１００１に対して開閉自在に設けられたカバー１００２と、操作部１００３と、本発明の実施形態に係る表示装置１００を備えている。この電子ブックリーダー１０００においては、電子ブックの内容が表示装置１００に表示され、操作部１００３を操作することにより、電子ブックのページがめくられる。
また、図５７（ｂ）は、上述した実施形態に係る表示装置を用いた腕時計１１００の斜視図である。この腕時計１１００は、本発明の実施形態に係る表示装置１００を備えている。この腕時計１１００においては、時刻や年月日が表示装置１００に表示される。
なお、このほかにも、上述した実施形態に係る表示装置１００を適用可能な電子機器として、電子ペーパー、電子手帳、電卓、携帯電話機等などが挙げられる。
【０１０４】
［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。
【０１０５】
（変形例１）
上述した実施形態においては、新たに画素の書き換えを開始すると消費電力のピーク値が電源回路が供給できる電力の供給量を上回るか否かを画素の行毎に判断しているが、ある行について判断した時点で消費電力のピーク値が電源回路が供給できる電力の供給量を上回ると判断した場合、この行以降で新たな画素の書き換えを後回しにするようにしてもよい。
【０１０６】
（変形例２）
上述した実施形態では、表示部１の画素の配置が４行４列である場合を例に動作の説明を行ったが、画素の配置は、この配置に限定されるものではなく、例えば、４００行６４０列などの配置とし、ステップＳＢ１１やステップＳＣ１２における閾値を１０以外の値としてもよい。
また、画素の配置が数十行〜数百行になる場合、予め定められた数行〜数十行で表示部１の画素を複数の領域に分割してもよい。また、この分割した領域毎に閾値を定め、各領域毎に上述した第１実施形態に係る図６，７の処理または第２実施形態に係る図３６の処理を行うようにしてもよい。
表示部１の画素を複数の領域に分割しない場合、行番号が大きな画素については画素の書き換えが後回しにされる可能性が高く、書き換えが開始されるタイミングが遅くなる虞がある。一方、表示部１の画素を複数の領域に分割する構成によれば、各領域で行番号が小さな画素については書き換えが開始される可能性が高くなるので、画面全体で書き換えを開始したようにユーザーに見せることができる。
【０１０７】
（変形例３）
上述した第２実施形態においては、ｉ行目で表示状態を更新中の画素と、この画素に対してｉ−１行目で隣り合う画素で表示状態を更新中の画素について、画素電極１３ａに印加する電圧をテーブルＩＤおよびインデックスに基づいて特定し、ｉ行目の画素と、この画素に対してｉ−１行目で隣り合う画素とで画素電極１３ａに印加する電圧の電位差が３０Ｖとなる場合、ｉ−１行目の画素と印加する電圧が同じになるまでｉ行目の画素について画素の表示状態の更新を停止してもよい。
また、第２実施形態においては、フレームごとに電力を消費する境界部分を計算しているが、これに代えて、テーブルＩＤとインデックスに基づいてすべてのフレームについてあらかじめ電力を消費する境界の計算を行っても良い。この計算の結果、すべてのフレームについて境界数記憶領域８Ｂに格納されている値の合計が予め定められた閾値より小さければ、すべてのフレームにおいて、どの行の書き換えも後回しにすることなく表示動作を実行すればよい。また、上記計算の結果、いずれかのフレームにおいて境界数記憶領域８Ｂに格納されている値の合計が予め定められた閾値以上となる場合には、表示動作を開始せず、所定の行以降の書き換えを２フレーム目以降に後回しにすることとし、改めてすべてのフレームについて計算を実施する。この動作を繰り返して、所定の行を所定のフレーム数だけ後回しにすることですべてのフレームについて境界数記憶領域８Ｂに格納されている値の合計が予め定められた閾値より小くなった場合に、表示動作を開始する。このようにすれば、テーブルＩＤとインデックスがどのように分布されていても、書き換え動作の途中で電力が限界値を超える不具合を発生させないことができる。
また、第２実施形態においては、隣り合う行の隣り合う画素について、テーブルＩＤ記憶領域６Ｃとインデックス記憶領域６Ｄとに基づいて各画素に印加される電圧を特定し、当該電圧の情報から、電力を消費する境界部分を特定しているが、これに代えて、隣り合う行の隣り合う画素について、テーブルＩＤ及びインデックスの少なくとも一方が異なっていた場合には、これら隣り合う画素の境界は電力を消費する境界部分とみなして処理を行っても良い。
【０１０８】
（変形例４）
上述した実施形態においては、黒の電気泳動粒子が正に帯電され、白の電気泳動粒子が負に帯電された態様としたが、黒の電気泳動粒子が負に帯電され、白の電気泳動粒子が正に帯電された態様としてもよい。また、電気泳動粒子として白と黒の２種類を用いて白黒の表示が行われるが、電気泳動粒子の色は、白と黒に限定されるものではなく、赤や青、緑など他の色であってもよい。
また、上述した実施形態では、表示装置１００は電気泳動方式であるが、電気泳動方式に限定されるものではない。表示装置１００の表示方式は、複数フレームに渡って画素に電圧を印加することにより画像を表示するものであれば、例えば、コレステリック液晶、エレクトロクロミック、電子粉粒体等を用いたものであってもよい。
また、電気泳動層２０は、マイクロカプセル２１を有する構成に限定されず、隔壁によって仕切られた空間に分散媒と電気泳動粒子を格納する構成であってもよい。
また、上述した実施形態では、コントローラー２と制御部３は、別々になっているが、コントローラー２で実現する機能の一部を制御部３で実現させてもよく、また、コントローラー２と制御部３とを一つの半導体チップ上にまとめて制御部としてもよい。
【符号の説明】
【０１０９】
１…表示部、２…コントローラー、３…制御部、４…ＶＲＡＭ、５…ＲＡＭ、６…書込データ記憶領域、６Ａ…白書込データ記憶領域、６Ｂ…黒書込データ記憶領域、６Ｃ…テーブルＩＤ記憶領域、６Ｄ…インデックス記憶領域、７…予定画像データ記憶領域、８Ａ…一時記憶領域、８Ｂ…境界数記憶領域、９…バス、１０…第１基板、１１…基板、１１ａ…接着層、１２…回路層、１３ａ…画素電極、２０…電気泳動層、２１…マイクロカプセル、２２…バインダー、３０…第２基板、３１…フィルム、３２…透明電極層、５３…走査線駆動回路、５４…データ線駆動回路、５５…表示領域、６１…トランジスタ、６３…保持容量、６４…走査線、６５…データ線、１００…表示装置、２０１…選択部、２０２…データ読み込み部、２０３…画素特定部、２０４…境界特定部、２０５…判断部、２０６…更新部、２０７…駆動部、１０００…電子ブックリーダー、１００１…フレーム、１００２…カバー、１００３…操作部、１１００…腕時計、ＴＢ…駆動テーブル、ＴＢ１〜ＴＢ１２…テーブル、Ｘ１〜Ｘｍ…データ信号、Ｙ１〜Ｙｍ…走査信号、Ｐｉｊ…画素、Ａｉｊ…記憶領域、Ｂｉｊ…記憶領域、Ｃｉｊ…記憶領域、Ｄｉｊ…記憶領域、Ｅｉｊ…記憶領域、Ｆｉｊ…記憶領域、Ｇｉｊ…記憶領域
【図１】
0005644295.tif 000002
【図２】
0005644295.tif 000003
【図３】
0005644295.tif 000004
【図４】
0005644295.tif 000005
【図５】
0005644295.tif 000006
【図６】
0005644295.tif 000007
【図７】
0005644295.tif 000008
【図８】
0005644295.tif 000009
【図９】
0005644295.tif 000010
【図１０】
0005644295.tif 000011
【図１１】
0005644295.tif 000012
【図１２】
0005644295.tif 000013
【図１３】
0005644295.tif 000014
【図１４】
0005644295.tif 000015
【図１５】
0005644295.tif 000016
【図１６】
0005644295.tif 000017
【図１７】
0005644295.tif 000018
【図１８】
0005644295.tif 000019
【図１９】
0005644295.tif 000020
【図２０】
0005644295.tif 000021
【図２１】
0005644295.tif 000022
【図２２】
0005644295.tif 000023
【図２３】
0005644295.tif 000024
【図２４】
0005644295.tif 000025
【図２５】
0005644295.tif 000026
【図２６】
0005644295.tif 000027
【図２７】
0005644295.tif 000028
【図２８】
0005644295.tif 000029
【図２９】
0005644295.tif 000030
【図３０】
0005644295.tif 000031
【図３１】
0005644295.tif 000032
【図３２】
0005644295.tif 000033
【図３３】
0005644295.tif 000034
【図３４】
0005644295.tif 000035
【図３５】
0005644295.tif 000036
【図３６】
0005644295.tif 000037
【図３７】
0005644295.tif 000038
【図３８】
0005644295.tif 000039
【図３９】
0005644295.tif 000040
【図４０】
0005644295.tif 000041
【図４１】
0005644295.tif 000042
【図４２】
0005644295.tif 000043
【図４３】
0005644295.tif 000044
【図４４】
0005644295.tif 000045
【図４５】
0005644295.tif 000046
【図４６】
0005644295.tif 000047
【図４７】
0005644295.tif 000048
【図４８】
0005644295.tif 000049
【図４９】
0005644295.tif 000050
【図５０】
0005644295.tif 000051
【図５１】
0005644295.tif 000052
【図５２】
0005644295.tif 000053
【図５３】
0005644295.tif 000054
【図５４】
0005644295.tif 000055
【図５５】
0005644295.tif 000056
【図５６】
0005644295.tif 000057
【図５７】
0005644295.tif 000058