(57)【特許請求の範囲】
【請求項１】
表面および裏面を有し、縦型構造の半導体パワー素子が形成され、表面側に信号線電極（７１）が形成されていると共に表面電極（７２）が形成され、裏面側に裏面電極（７３）が形成された半導体チップ（７ａ）と、
前記半導体チップ（７ａ）の裏面電極（７３）に接続されると共に第１端子（Ｐ）が備えられる第１リードフレーム（９）と、
前記半導体チップ（７ａ）の前記信号線電極（７１）に接続される信号線端子（Ｓ１）および前記表面電極（７２）に接続されると共に第２端子（Ｏ）が延設された板状部（１０ａ）が備えられる第２リードフレーム（１０）と、
前記第１リードフレーム（９）のうち前記半導体チップ（７ａ）が配置される面と反対側の面に接合された第１放熱基板（１２）と、
前記第２リードフレーム（１０）のうち前記半導体チップ（７ａ）が配置される面と反対側の面に接合された第２放熱基板（１３）と、
前記第１端子（Ｐ）および前記第２端子（Ｏ）を露出させつつ、前記第１、第２放熱基板（１２、１３）における前記第１、第２リードフレーム（９、１０）に接合される面と反対側の面を露出させるように、前記半導体チップ（７ａ）と前記第１、第２リードフレーム（９、１０）および前記第１、第２放熱基板（１２、１３）を封止する樹脂部（１６）とを有し、
前記第１、第２放熱基板（１２、１３）は、共に、前記第１、第２リードフレーム（９、１０）に接合される面を構成する第１導体部（１２ａ、１３ａ）と、前記樹脂部（１６）から露出させられる面を構成する第２導体部（１２ｃ、１３ｃ）、および、これらの第１、第２導体部（１２ａ、１３ａ、１２ｃ、１３ｃ）に挟まれた絶縁基板（１２ｂ、１３ｂ）を備えており、前記第１導体部（１２ａ、１３ａ）および前記第２導体部（１２ｃ、１３ｃ）は、分割されていないベタ構造とされていると共に対称形状とされていることを特徴とする半導体モジュール。
【請求項２】
前記半導体チップ（７ａ）を挟んだ両側のうちの一方が前記第１リードフレーム（９）と前記第１放熱基板（１２）が配置された部品構成とされ、他方が前記第２リードフレーム（１０）と前記第２放熱基板（１３）が配置された部品構成とされることで、前記半導体チップ（７ａ）を挟んだ両側の部品構成が対称構成になっていることを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
表面および裏面を有し、縦型構造の半導体パワー素子が形成され、表面側に信号線電極（７１）が形成されていると共に表面電極（７２）が形成され、裏面側に裏面電極（７３）が形成された第１、第２半導体チップ（７ａ、７ｂ）と、
前記第１半導体チップ（７ａ）の前記裏面電極（７３）に接続されると共に第１端子（Ｐ）が備えられる第１リードフレーム（９）と、
前記第１半導体チップ（７ａ）の前記信号線電極（７１）に接続される信号線端子（Ｓ１）と、前記第１半導体チップ（７ａ）の前記表面電極（７２）および前記第２半導体チップ（７ｂ）の前記裏面電極（７３）に接続されると共に第２端子（Ｏ）が延設された板状部（１０ａ）が備えられる第２リードフレーム（１０）と、
前記第２半導体チップ（７ｂ）の前記信号線電極（７１）に接続される信号線端子（Ｓ２）と、前記第２半導体チップ（７ｂ）の前記表面電極（７２）に接続されると共に第３端子（Ｎ）が延設された板状部（１１ａ）が備えられる第３リードフレーム（１１）と、
前記第１リードフレーム（９）のうち前記第１半導体チップ（７ａ）が配置される面と反対側の面に接合された第１放熱基板（１２）と、
前記第２リードフレーム（１０）のうち前記第１、第２半導体チップ（７ａ、７ｂ）が配置される面と反対側の面に接合された第２、第３放熱基板（１３、１４）と、
前記第３リードフレーム（１１）のうち前記第２半導体チップ（７ｂ）が配置される面と反対側の面に接合された第４放熱基板（１５）と、
前記第１〜第３端子（Ｐ、Ｏ、Ｎ）を露出させつつ、前記第１〜第４放熱基板（１２〜１５）における前記第１〜第３リードフレーム（９〜１１）に接合される面と反対側の面を露出させるように、前記第１、第２半導体チップ（７ａ、７ｂ）と前記第１〜第３リードフレーム（９、１０）および前記第１〜第４放熱基板（１２〜１５）を封止する樹脂部（１６）とを有し、
前記第１〜第４放熱基板（１２〜１５）は、共に、前記第１〜第３リードフレーム（９〜１１）に接合される面を構成する第１導体部（１２ａ〜１５ａ）と、前記樹脂部（１６）から露出させられる面を構成する第２導体部（１２ｃ〜１５ｃ）、および、これらの第１、第２導体部（１２ａ〜１５ａ、１２ｃ〜１５ｃ）に挟まれた絶縁基板（１２ｂ〜１５ｂ）を備えており、前記第１導体部（１２ａ〜１５ａ）および前記第２導体部（１２ｃ〜１５ｃ）は、分割されていないベタ構造とされていると共に対称形状とされていることを特徴とする半導体モジュール。
【請求項４】
前記第１半導体チップ（７ａ）を挟んだ両側のうちの一方が前記第１リードフレーム（９）と前記第１放熱基板（１２）が配置された部品構成とされ、他方が前記第２リードフレーム（１０）と前記第２放熱基板（１３）が配置された部品構成とされることで、前記第１半導体チップ（７ａ）を挟んだ両側の部品構成が対称構成になっており、
前記第２半導体チップ（７ｂ）を挟んだ両側のうちの一方が前記第２リードフレーム（１０）と前記第３放熱基板（１４）が配置された部品構成とされ、他方が前記第３リードフレーム（１１）と前記第４放熱基板（１５）が配置された部品構成とされることで、前記第２半導体チップ（７ｂ）を挟んだ両側の部品構成が対称構成になっていることを特徴とする請求項３に記載の半導体モジュール。
【請求項５】
前記第２リードフレーム（１０）のうち、前記第１半導体チップ（７ａ）が配置される場所と前記第２半導体チップ（７ｂ）が配置される場所との間には、開口部（１０ｄ）が備えられていることを特徴とする請求項３または４に記載の半導体モジュール。
【請求項６】
前記第１リードフレーム（９）と前記第３リードフレーム（１１）との間には、スナバ回路（４０）が備えられていることを特徴とする請求項３ないし５のいずれか１つに記載の半導体モジュール。
【請求項７】
前記第１端子（Ｐ）と前記第３端子（Ｎ）は正極端子と負極端子であり、これら正極端子と負極端子が隣り合って配置されていることを特徴とする請求項３ないし６のいずれか１つに記載の半導体モジュール。
【請求項８】
前記第１〜第３端子（Ｐ）それぞれの間において、前記樹脂部（１６）には凹部（１６ａ）もしくは凸部（１６ｂ）が形成されていることを特徴とする請求項３ないし７のいずれか１つに記載の半導体モジュール。
【請求項９】
前記樹脂部（１６）を構成する樹脂は、前記第１〜第４放熱基板（１２〜１５）に備えられる前記第１、第２導体部（１２ａ〜１５ａ、１２ｃ〜１５ｃ）よりも線膨張率が小さい材料であることを特徴とする請求項３ないし８のいずれか１つに記載の半導体モジュール。
【請求項１０】
請求項１ないし９のいずれか１つに記載の半導体モジュールと、
前記半導体モジュールのうち、前記第１、第４放熱基板（１２、１５）が露出させられる面と、前記第２、第３放熱基板（１３、１４）が露出させられる面の両面に、内部に冷媒が還流させられるヒートシンク（５１、６１）が備えられていることを特徴とする半導体装置。
【請求項１１】
前記ヒートシンク（６１）は、前記第１、第４放熱基板（１２、１５）が露出させられる面と、前記第２、第３放熱基板（１３、１４）が露出させられる面に直接取り付けられ、前記冷媒を前記第１〜第４放熱基板（１２〜１５）の露出面に直接触れさせた直接冷却方式の冷却を行うことを特徴とする請求項１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放熱基板を介し放熱が行われる半導体パワー素子が形成された半導体チップと放熱基板とを樹脂封止して一体構造とした半導体モジュールおよびそれを備えた半導体装置に関するものである。
【背景技術】
【０００２】
従来、特許文献１において、半導体パワー素子が形成された半導体チップと放熱基板とを樹脂封止して一体構造とした半導体モジュールに冷却機構を構成するフィンが備えられたヒートシンクを取り付けた半導体装置が提案されている。
【０００３】
図１５は、この半導体装置の断面図である。図１５に示すように、半導体パワー素子が形成された半導体チップＪ１、Ｊ２に対して、所望パターンの銅箔Ｊ３ａと絶縁基板Ｊ３ｂおよび銅箔Ｊ３ｃが形成された放熱基板Ｊ３の銅箔Ｊ３ａを接合し、放熱基板Ｊ３のうち銅箔Ｊ３ｃ側にフィンＪ４ａが備えられたヒートシンクＪ４を固定している。半導体チップＪ１、Ｊ２は、半導体パワー素子として絶縁ゲート型電界効果トランジスタ（以下、ＩＧＢＴという）が形成された半導体チップＪ１と、フリーホイールダイオード（以下、ＦＷＤという）が形成された半導体チップＪ２とされている。半導体チップＪ１のゲート電極を含む信号線電極は、銅箔Ｊ３ａを通じてリードフレームＪ５に接続されており、半導体チップＪ１のエミッタ電極および半導体チップＪ２のアノード電極は銅箔Ｊ３ａを通じてリードフレームＪ６に接続されている。そして、半導体チップＪ１のコレクタ電極や半導体チップＪ２のカソード電極は、導体で構成されたスペーサＪ７、Ｊ８を介して銅箔Ｊ９ａと絶縁基板Ｊ９ｂおよび銅箔Ｊ９ｃが形成された放熱基板Ｊ９の銅箔Ｊ９ａに接続され、この銅箔Ｊ９ａを介してリードフレームＪ１０に接続されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１１７４２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に記載の半導体装置では、放熱基板Ｊ３に反りが発生し、銅箔Ｊ３ａと第１、第２半導体チップＪ１、Ｊ２との接合が困難であったり、銅箔Ｊ３ｃとヒートシンクＪ４との接合が困難になるという問題が発生する。
【０００６】
図１６は、放熱基板Ｊ３の拡大図と放熱基板Ｊ３が反った様子を示した拡大断面図である。図１５および図１６（ａ）に示すように、放熱基板Ｊ３の銅箔Ｊ３ａは、パターニングされており、第１半導体チップＪ１のゲート電極を含む信号線電極に接続される部分と、第１半導体チップＪ１のエミッタ電極や第２半導体チップＪ２のアノード電極に接続される部位とに分割されて絶縁される。このため、放熱基板Ｊ３の表裏面において、銅箔Ｊ３ａ、Ｊ３ｃのパターンが対称形状にならず、製造時の高温から室温に低下させる際に放熱基板Ｊ３に反りが発生するのである。実験結果によれば、２００〜４００μｍという大きな反りが確認されている。このため、図１６（ｂ）に示すように、例えば銅箔Ｊ３ａと第１半導体チップＪ１の信号線電極上に配置されたバンプＪ１１とが接続できなくなったり、これらの間が接続できたとしても、接合が弱くなってしまう。
【０００７】
また、銅箔Ｊ３ａと第１半導体チップＪ１の信号線電極もしくは半導体チップＪ１のエミッタ電極および半導体チップＪ２のアノード電極との接合が取れたとしても、銅箔Ｊ３ｃとヒートシンクＪ４との接合が行えなくなり、熱抵抗が悪化すると言う問題が生じる。
【０００８】
本発明は上記点に鑑みて、放熱基板の反りを抑制できる構造の半導体モジュールおよびそれを備えた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、半導体チップ（７ａ）の両面に第１リードフレーム（９）と第２リードフレーム（１０）を配置し、さらに第１リードフレーム（９）に第１放熱基板（１２）を接合すると共に、第２リードフレーム（１０）に第２放熱基板（１３）を接合し、これらを樹脂部（１６）にて樹脂封止した半導体モジュールであって、第１、第２放熱基板（１２、１３）は、共に、第１、第２リードフレーム（９、１０）に接合される面を構成する第１導体部（１２ａ、１３ａ）と、樹脂部（１６）から露出させられる面を構成する第２導体部（１２ｃ、１３ｃ）、および、これらの第１、第２導体部（１２ａ、１３ａ、１２ｃ、１３ｃ）に挟まれた絶縁基板（１２ｂ、１３ｂ）を備えており、第１導体部（１２ａ、１３ａ）および第２導体部（１２ｃ、１３ｃ）は、分割されていないベタ構造とされていると共に対称形状とされていることを特徴としている。
【００１０】
このように、半導体チップ（７ａ）を第１、第２リードフレーム（９、１０）に対して直接接続し、第１、第２放熱基板（１２、１３）の第１導体部（１２ａ、１３ａ）を介して接続される構造としていない。このため、第１導体部（１２ａ、１３ａ）を分割されていないベタ構造とすることができ、第２導体部（１２ｃ、１３ｃ）と対称形状にできる。したがって、高温とされる樹脂封止の後などに高温から室温に低下させる際に第１、第２放熱基板（１２、１３）に反りが発生することを抑制することが可能となる。したがって、半導体チップ（７ａ）と第１、第２リードフレーム（９、１０）との間の接続や、第１、第２リードフレーム（９、１０）と第１、第２放熱基板（１２、１３）との接続が良好に行われるようにできる。
【００１１】
請求項２に記載の発明では、半導体チップ（７ａ）を挟んだ両側のうちの一方が第１リードフレーム（９）と第１放熱基板（１２）が配置された部品構成とされ、他方が第２リードフレーム（１０）と第２放熱基板（１３）が配置された部品構成とされることで、半導体チップ（７ａ）を挟んだ両側の部品構成が対称構成になっていることを特徴としている。
【００１２】
このように、半導体チップ（７ａ）を挟んで両側に配置される部品構成が対称構成となるようにしている。このため、非対称性に基づく反りを低減することが可能となる。特に、第１、第２放熱基板（１２、１３）の第１導体部（１２ａ、１３ａ）をベタ構造にできることから、第１、第２放熱基板（１２、１３）を共に同じ構造にすることができるため、半導体チップ（７ａ）を挟んで両側の構造がより対称的な構造となるようにできる。したがって、さらに非対称性に基づく反りを低減することが可能となる。
【００１３】
請求項３に記載の発明では、第１半導体チップ（７ａ）の両面に第１リードフレーム（９）と第２リードフレーム（１０）を配置すると共に第２半導体チップ（７ｂ）の両面に第２リードフレーム（１０）と第３リードフレーム（１１）を配置し、さらに第１リードフレーム（９）に第１放熱基板（１２）、第２リードフレーム（１０）に第２、第３放熱基板（１３、１４）、第３リードフレーム（１１）に第４放熱基板（１５）を接合し、これらを樹脂部（１６）にて樹脂封止した半導体モジュールであって、第１〜第４放熱基板（１２〜１５）は、共に、第１〜第３リードフレーム（９〜１１）に接合される面を構成する第１導体部（１２ａ〜１５ａ）と、樹脂部（１６）から露出させられる面を構成する第２導体部（１２ｃ〜１５ｃ）、および、これらの第１、第２導体部（１２ａ〜１５ａ、１２ｃ〜１５ｃ）に挟まれた絶縁基板（１２ｂ〜１５ｂ）を備えており、第１導体部（１２ａ〜１５ａ）および第２導体部（１２ｃ〜１５ｃ）は、分割されていないベタ構造とされていると共に対称形状とされていることを特徴としている。
【００１４】
このように、第１、第２半導体チップ（７ａ、７ｂ）が備えられるような構造の半導体モジュールにおいても、第１、第２半導体チップ（７ａ、７ｂ）を第１〜第３リードフレーム（９〜１１）に対して直接接続し、第１〜第４放熱基板（１２〜１５）の第１導体部（１２ａ〜１５ａ）を介して接続される構造としていない。このため、第１導体部（１２ａ〜１５ａ）を分割されていないベタ構造とすることができ、第２導体部（１２ｃ〜１５ｃ）と対称形状にできる。したがって、高温とされる樹脂封止の後などに高温から室温に低下させる際に第１〜第４放熱基板（１２〜１５）に反りが発生することを抑制することが可能となる。したがって、第１、第２半導体チップ（７ａ、７ｂ）と第１〜第３リードフレーム（９〜１１）との間の接続や、第１〜第３リードフレーム（９〜１１）と第１〜第４放熱基板（１２〜１５）との接続が良好に行われるようにできる。
【００１５】
請求項４に記載の発明では、第１半導体チップ（７ａ）を挟んだ両側のうちの一方が第１リードフレーム（９）と第１放熱基板（１２）が配置された部品構成とされ、他方が第２リードフレーム（１０）と第２放熱基板（１３）が配置された部品構成とされることで、第１半導体チップ（７ａ）を挟んだ両側の部品構成が対称構成になっており、第２半導体チップ（７ｂ）を挟んだ両側のうちの一方が第２リードフレーム（１０）と第３放熱基板（１４）が配置された部品構成とされ、他方が第３リードフレーム（１１）と第４放熱基板（１５）が配置された部品構成とされることで、第２半導体チップ（７ｂ）を挟んだ両側の部品構成が対称構成になっていることを特徴としている。
【００１６】
このように、第１、第２半導体チップ（７ａ、７ｂ）を挟んで両側に配置される部品構成が対称構成となるようにしている。このため、非対称性に基づく反りを低減することが可能となる。特に、第１〜第４放熱基板（１２〜１５）の第１導体部（１２ａ〜１５ａ）をベタ構造にできることから、第１〜第４放熱基板（１２〜１５）を同じ構造にすることができるため、第１、第２半導体チップ（７ａ、７ｂ）を挟んで両側の構造がより対称的な構造となるようにできる。したがって、さらに非対称性に基づく反りを低減することが可能となる。
【００１７】
請求項５に記載の発明では、第２リードフレーム（１０）のうち、第１半導体チップ（７ａ）が配置される場所と第２半導体チップ（７ｂ）が配置される場所との間には、開口部（１０ｄ）が備えられていることを特徴としている。
【００１８】
このように、第１、第２半導体チップ（７ａ、７ｂ）を挟んで対称形状とならない部分、つまり第２リードフレーム（１０）のうち、第１半導体チップ（７ａ）が配置される場所と第２半導体チップ（７ｂ）が配置される場所との間に開口部（１０ｄ）を備えるようにしている。これにより、第２リードフレーム（１０）の部分を少なくし、少しでも非対称部を低減することができる。したがって、さらに第１、第２半導体チップ（７ａ、７ｂ）を挟んだ両側の対称性が高くなり、さらに非対称性に基づく反りを低減することが可能となる。
【００１９】
請求項６に記載の発明では、第１リードフレーム（９）と第３リードフレーム（１１）との間には、スナバ回路（４０）が備えられていることを特徴としている。
【００２０】
このように、第１リードフレーム（９）と第３リードフレーム（１１）との間にスナバ回路（４０）を備えることで、更なるインダクタンスの低減が可能となり、スイッチング損失低減やサージ電圧の抑制に効果的である。
【００２１】
請求項７に記載の発明では、第１端子（Ｐ）と第３端子（Ｎ）は正極端子と負極端子であり、これら正極端子と負極端子が隣り合って配置されていることを特徴としている。
【００２２】
このように、正極端子と負極端子とを隣り合わせに配置した構造では、正極端子と負極端子の距離が近くなる。このため、電源閉ループ内面積が小さくなり、インダクタンスＬを比較的小さくすることができる。これは、近い位置で電流を互いに異なる方向に流すことで磁束の打ち消しが働き、結果インダクタンスが小さくなるからである。
【００２３】
請求項８に記載の発明では、第１〜第３端子（Ｐ）それぞれの間において、樹脂部（１６）には凹部（１６ａ）もしくは凸部（１６ｂ）が形成されていることを特徴としている。
【００２４】
このように、樹脂部（１６）に凹部（１６ａ）や凸部（１６ｂ）を設けることにより、沿面距離を稼ぎ、かつ正極・負極端子間の距離を近づける事が可能なり、結果インダクタンス低減に寄与する。このことは、第１〜第３端子（Ｐ、Ｏ、Ｎ）の間の間隔を狭めることを意味し、結果半導体モジュールの小型化を図ることもできる。
【００２５】
請求項９に記載の発明では、樹脂部（１６）を構成する樹脂は、第１〜第４放熱基板（１２〜１５）に備えられる第１、第２導体部（１２ａ〜１５ａ、１２ｃ〜１５ｃ）よりも線膨張率が小さい材料であることを特徴としている。
【００２６】
このようにすれば、樹脂部（１６）によって第１、第２導体部（１２ａ〜１５ａ、１２ｃ〜１５ｃ）の伸縮を押さえることができ、より第１〜第４放熱基板（１２〜１５）の反りを抑制することが可能となる。
【００２７】
請求項１０に記載の発明では、請求項１ないし９のいずれか１つに記載の半導体モジュールのうち、第１、第４放熱基板（１２、１５）が露出させられる面と、第２、第３放熱基板（１３、１４）が露出させられる面の両面に、内部に冷媒が還流させられるヒートシンク（５１、６１）が備えられていることを特徴としている。
【００２８】
このように、半導体モジュールの両面にヒートシンク（５１、６１）を配置することで、冷却機構を備えた半導体装置とすることができる。
【００２９】
請求項１１に記載の発明では、ヒートシンク（６１）は、第１、第４放熱基板（１２、１５）が露出させられる面と、第２、第３放熱基板（１３、１４）が露出させられる面に直接取り付けられ、冷媒を第１〜第４放熱基板（１２〜１５）の露出面に直接触れさせた直接冷却方式の冷却を行うことを特徴としている。
【００３０】
上記したように、第１導体部（１２ａ〜１５ａ）と第２導体部（１２ｃ〜１５ｃ）との間に絶縁基板（１２ｂ〜１５ｂ）を挟み込んだ第１〜第４放熱基板（１２〜１５）を各リードフレーム（９〜１１）に接合している。このため、絶縁基板（１２ｂ〜１５ｂ）により、第１導体部（１２ａ〜１５ａ）と第２導体部（１２ｃ〜１５ｃ）と間を電気的に分離できる。したがって、第１〜第４放熱基板（１２〜１５）の露出面に直接ヒートシンク（６１）を取り付けることも可能となり、その露出面に直接冷媒を触れさせる直接冷却方式による冷却が可能となる。
【００３１】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１実施形態にかかる半導体モジュールが適用されるインバータの回路図である。
【図２】インバータに備えられる半導体モジュールを示した図であり、（ａ）は上面レイアウト図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図である。
【図３】半導体モジュールを構成する各部の分解図である。
【図４】半導体モジュール４の製造工程を示した断面図である。
【図５】（ａ）は、従来の半導体チップＪ１と放熱基板Ｊ３との接続部分の拡大図、（ｂ）は、第１実施形態にかかる半導体モジュール４の半導体チップ７ａとリードフレーム１０および放熱基板１３の近傍の断面図である。
【図６】半導体チップ７、８からの熱が拡散する範囲を示した模式図である。
【図７】正極端子Ｐと負極端子Ｎおよび出力端子Ｏの配置を変えた場合の様子を示した半導体モジュール４の正面レイアウト図である。
【図８】本発明の第２実施形態にかかる半導体モジュール４の正面レイアウト図である。
【図９】第２実施形態の変形例にかかる半導体モジュール４の正面レイアウト図である。
【図１０】本発明の第３実施形態にかかる半導体モジュール４の断面図である。
【図１１】本発明の第４実施形態にかかる半導体モジュール４の正面レイアウト図である。
【図１２】本発明の第５実施形態にかかる半導体装置の断面図である。
【図１３】本発明の第６実施形態にかかる半導体装置の断面図である。
【図１４】第５実施形態の間接冷却方式の半導体装置と第６実施形態の直接冷却方式の半導体装置との冷却能力を比較したグラフである。
【図１５】従来の半導体モジュールを備えた半導体装置の断面図である。
【図１６】放熱基板Ｊ３の拡大図と放熱基板Ｊ３が反った様子を示した拡大断面図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００３４】
（第１実施形態）
本発明の第１実施形態について説明する。本実施形態では、本発明の一実施形態にかかる半導体モジュールが備えられたインバータを例に挙げて説明する。
【００３５】
図１は、インバータの回路図、図２は、インバータに備えられる半導体モジュールを示した図であり、（ａ）は上面レイアウト図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図である。また、図３は、半導体モジュールを構成する各部の分解図である。
【００３６】
図１に示すように、インバータ１は、直流電源２に基づいて負荷である三相モータ３を交流駆動するためのもので、直列接続した上下アームが三相分並列接続された構成とされ、上アームと下アームとの中間電位を三相モータ３のＵ相、Ｖ相、Ｗ相の各相に順番に入れ替えながら印加する。このインバータ１における上アームと下アームの一相分が、１つの半導体モジュール４とされ、図２および図３に示す半導体モジュール４が３つ備えられることでインバータ１が構成されている。例えば、３つの半導体モジュール４がユニット化されて一体化されることでインバータ１が構成されている。なお、インバータ１に対して並列接続されたコンデンサ１ａは、平滑コンデンサであり、インダクタンス低減のために挿入してある。
【００３７】
また、図１に示すように、各上アームと各下アームは、それぞれ、半導体パワー素子であるＩＧＢＴ５とＦＷＤ６とによって構成されている。本実施形態では、ＩＧＢＴ５が形成された半導体チップ７とＦＷＤ６を形成した半導体チップ８（共に図２、図３参照）を別チップとしており、ＩＧＢＴ５のエミッタ−コレクタ間とＦＷＤ６のアノード−カソードとを電気的に接続している。また、各半導体モジュール４の上アームの正極端子Ｐ、負極端子Ｎ、出力端子Ｏおよび信号線端子Ｓ１、Ｓ２が、図２に示すように外部露出するように突き出た状態とされている。そして、正極端子Ｐ、負極端子Ｎおよび出力端子Ｏに、直流電源２の正極と負極および三相モータ３がそれぞれ接続されることによって図１に示す回路構成が構成されている。このような構成において、信号線端子Ｓ１、Ｓ２への入力電圧を制御してＩＧＢＴ５のゲート電圧を制御することにより、インバータ１を駆動する。
【００３８】
次に、このように構成されるインバータ１に備えられる半導体モジュール４の詳細構造について説明する。
【００３９】
図２および図３に示すように、半導体モジュール４は、半導体チップ７、８と、リードフレーム９、１０、１１と、放熱基板１２〜１５等を備え、これらが図２（ｂ）、（ｃ）に示すように樹脂部１６によって樹脂封止されることで一体化された構造とされている。
【００４０】
半導体チップ７、８は、Ｓｉ、ＳｉＣ、ＧａＮなどを母材基板として構成されている。半導体チップ７は、上アーム側のＩＧＢＴ５が形成された半導体チップ７ａと下アーム側のＩＧＢＴ５が形成された半導体チップ７ｂとによって構成されている。また、半導体チップ８は、上アーム側のＦＷＤ６が形成された半導体チップ８ａと下アーム側のＦＷＤ６が形成された半導体チップ８ｂとによって構成されている。半導体チップ７ａ、７ｂは、共に、ＩＧＢＴ５を基板垂直方向に電流を流す縦型素子として構成したものであり、半導体チップ８ａ、８ｂは、共に、ＦＷＤ６を基板垂直方向に電流を流す縦型素子として構成したものである。例えば、半導体チップ７ａ、７ｂは、表面側にゲート電極を含む信号線電極７１およびエミッタ電極７２が配置され、裏面側にコレクタ電極７３が一面に配置された構造とされている。また、半導体チップ８ａ、８ｂは、表面側にアノード電極８１、裏面側一面にカソード電極８２が形成された構造とされている。
【００４１】
本実施形態の場合、図２（ａ）、（ｂ）の紙面左側が上アーム、紙面右側が下アームとされている。このため、半導体チップ７ａは、紙面上方にゲート電極を含む信号線電極７１およびエミッタ電極７２が向けられ、紙面下方にコレクタ電極７３が向けられて配置されている。また、半導体チップ７ｂは、半導体チップ７ａと上下裏返しとされ、紙面下方にゲート電極を含む信号線電極７１およびエミッタ電極７２が向けられ、紙面上方にコレクタ電極７３が向けられて配置されている。同様に、半導体チップ８ａは、紙面上方にアノード電極が向けられ、紙面下方にカソード電極が向けられて配置されている。また、半導体チップ８ｂは、紙面上方にカソード電極が向けられ、紙面下方にアノード電極が向けられて配置されている。そして、図２（ａ）に示されるように、上アームの半導体チップ７ａ、８ａが紙面上下方向に並べられ、下アームの半導体チップ７ｂ、８ｂが紙面上下方向に並べられて配置されている。
【００４２】
リードフレーム９〜１１は、正極端子Ｐが含まれるリードフレーム９と、出力端子Ｏおよび上アームの半導体チップ７ａに接続される信号線端子Ｓ１が含まれるリードフレーム１０と、負極端子Ｎおよび上アームの半導体チップ７ａに接続される信号線端子Ｓ２が含まれるリードフレーム１１がある。
【００４３】
リードフレーム９は、板状導体で構成され、Ｃｕ、Ａｌ、Ｆｅなどを主成分とし、放熱基板１２に接続される面積を有する金属板にて構成され、例えば金属板をプレス加工することで形成される。このリードフレーム９には、上アームの半導体チップ７ａ、８ａが搭載され、接合材２０、２１を介して半導体チップ７ａのコレクタ電極７３側の面および半導体チップ８ａのカソード電極８２側の面が全面接合されている。また、リードフレーム９には正極端子Ｐが備えられており、四角板状部９ａより半導体チップ７ａ、８ａの配列方向の一方に延設され、樹脂部１６の外部に引き出されている。
【００４４】
リードフレーム１０も、板状導体で構成され、例えばＣｕ、Ａｌ、Ｆｅなどを主成分とし、放熱基板１３、１４に接続される面積を有する金属板にて構成され、例えば金属板をプレス加工することで形成される。このリードフレーム１０には、上アームの半導体チップ７ａ、８ａと下アームの半導体チップ７ｂ、８ｂのすべてが接続される。具体的には、リードフレーム１０に対して、上アームの半導体チップ７ａのゲート電極を含む信号線電極７１およびエミッタ電極７２が接続されると共に半導体チップ８ａのアノード電極８１が接続され、下アームの半導体チップ７ｂのコレクタ電極７３が接続されると共に半導体チップ８ｂのカソード電極８２が接続される。図２（ｃ）に示すように、上アームについては、半導体チップ７ａは、ゲート電極を含む信号線電極７１が接合材２２、エミッタ電極７２が接合材２３を介してリードフレーム１０に接続され、半導体チップ８ａは、アノード電極８１が接合材２４を介してリードフレーム１０に接続されている。また、図３に示すように、下アームについては、半導体チップ７ｂは、コレクタ電極７３が接合材２５を介してリードフレーム１０に接続され、半導体チップ８ｂは、カソード電極８２が接合材２６を介してリードフレーム１０に接続されている。
【００４５】
リードフレーム１０には、出力端子Ｏと信号線端子Ｓ１が備えられており、樹脂部１６の外部に引き出されている。
【００４６】
出力端子Ｏは、リードフレーム１０のうち、半導体チップ７ａのエミッタ電極７２や半導体チップ８ａのアノード電極８１が接続される部分および半導体チップ７ｂのコレクタ電極７３や半導体チップ８ｂのカソード電極８２が接続される部分となる広面積の四角板状部１０ａから延設されている。具体的には、四角板状部１０ａの四隅のうち半導体チップ８ｂが配置される隅から延設されており、正極端子Ｐと同方向に引き出されている。また、出力端子Ｏは、途中で折り曲げられており、リードフレーム９の正極端子Ｐと同じ高さにされている。
【００４７】
信号線端子Ｓ１は、四角板状部１０ａの四隅のうち、出力端子Ｏが配置されている隅とは対角に位置している隅に配置されている。この信号線端子Ｓ１は、複数本備えられており、最終製品としては四角板状部１０ａから切り離せる構造とされている。すなわち、各信号線端子Ｓ１は、半導体チップ７ａ、８ａの配列方向が長手方向とされ、四角板状部１０ａ側の端部が四角板状部１０ａから離間しており、長手方向の途中位置において四角板状部１０ａから伸ばされたフレーム部１０ｂに連結されている。このフレーム部１０ｂが最終的に切断されて切り離されることで、信号線端子Ｓ１が四角板状部１０ａから分離されるようになっている。なお、信号線端子Ｓ１のうち四角板状部１０ａと反対側の端部においてもフレーム部１０ｃによって繋げられているが、このフレーム部１０ｃも最終的に切断されて切り離される。このため、各信号線端子Ｓ１は、最終的には、それぞれが分離された状態となる。
【００４８】
また、信号線端子Ｓ１における四角板状部１０ａ側の端部は、四角板状部１０ａの板厚よりも薄くされている。具体的には、図２（ｃ）に示すように、信号線端子Ｓ１における四角板状部１０ａ側の端部のうち半導体チップ７ａ側の面は四角板状部１０ａと同一平面とされているが、その反対側の面は四角板状部１０ｂよりも低い位置とされている。このため、図中矢印で示したように、信号線端子Ｓ１と放熱基板１３との間に空間が空くようにされている。
【００４９】
さらに、信号線端子Ｓ１における四角板状部１０ａ側の端部、つまり半導体チップ７ａのゲート電極を含む信号線電極７１に接続される側の端部には、表裏を貫通する貫通孔１７が形成されており、この貫通孔１７内に接合材２２が入り込んだ状態となっている。このため、接合材２２が貫通孔１７に入り込むことで確実に接合できると共に、貫通孔１７がアンカーとして機能し、接合材２２が貫通孔１７から抜け難くなるようにできる。これにより、接合材２２と信号線端子Ｓ１との接合をより強固に行うことが可能となる。また、信号線端子Ｓ１は長手方向の途中位置において屈曲させられており、四角板状部１０ａと反対側の端部がリードフレーム９と同じ高さにされている。
【００５０】
なお、信号線端子Ｓ１における貫通孔１７よりも半導体チップ７ａから離れる側にも貫通孔１９が形成されている。この貫通孔１９により、樹脂部１６にて樹脂封止を行う際に樹脂を流動させられるため、より樹脂の充填性（回り込み）を良くすることが可能となる。
【００５１】
リードフレーム１１も、板状導体で構成され、例えばＣｕ、Ａｌ、Ｆｅなどを主成分とし、放熱基板１５に接続される面積を有する金属板にて構成され、例えば金属板をプレス加工することで形成される。このリードフレーム１１には、下アームの半導体チップ７ｂ、８ｂが接続される。具体的には、半導体チップ７ｂは、ゲート電極を含む信号線電極７１が図示しない接合材を介して、また、エミッタ電極７２が接合材２７を介してリードフレーム１１に接続されている。半導体チップ８ｂは、アノード電極８１が接合材２８を介してリードフレーム１１に接続されている。
【００５２】
リードフレーム１１には、負極端子Ｎと信号線端子Ｓ２が備えられており、樹脂部１６の外部に引き出されている。
【００５３】
負極端子Ｎは、リードフレーム１１のうち、半導体チップ７ｂのエミッタ電極７２や半導体チップ８ｂのアノード電極８１が接続される部分となる広面積の四角板状部１１ａから延設されている。具体的には、負極端子Ｎは、リードフレーム９に備えられた正極端子Ｐとリードフレーム１０に備えられた出力端子Ｏとの間の位置において、半導体チップ７ｂ、８ｂの配列方向の一方に延設され、樹脂部１６の外部に引き出されている。
【００５４】
信号線端子Ｓ２は、四角板状部１１ａのうち、負極端子Ｎが配置されている方とは反対側に配置されている。この信号線端子Ｓ２も、複数本備えられており、最終製品としては四角板状部１１ａから切り離せる構造とされている。すなわち、各信号線端子Ｓ２は、半導体チップ７ｂ、８ｂの配列方向が長手方向とされ、四角板状部１１ａ側の端部が四角板状部１１ａから離間しており、長手方向の途中位置において四角板状部１１ａから伸ばされたフレーム部１１ｂに連結されている。このフレーム部１１ｂが最終的に切断されて切り離されることで、信号線端子Ｓ２が四角板状部１１ａから分離されるようになっている。なお、信号線端子Ｓ２のうち四角板状部１１ａと反対側の端部においてもフレーム部１１ｃによって繋げられているが、このフレーム部１１ｃも最終的に切断されて切り離される。このため、各信号線端子Ｓ２は、最終的には、それぞれが分離された状態となる。
【００５５】
また、信号線端子Ｓ２における四角板状部１１ａ側の先端、つまり半導体チップ７ｂのゲート電極を含む信号線電極７１と接続される部分には、信号線端子Ｓ２の表裏を貫通する貫通孔１８が形成されている。この貫通孔１８は、信号線端子Ｓ１における貫通孔１７と同じ役割を果たす。この貫通孔１８内に信号線端子Ｓ２と信号線電極７１との間を接続する図示しない接合材が入り込んだ状態とされている。
【００５６】
なお、断面では表していないが、信号線端子Ｓ２についても、信号線端子Ｓ１と同様に、ゲート電極を含む信号線電極７１に接続される側、つまり四角板状部１１ａ側の厚みを四角板状部１１ａと比較して薄くしてある。また、信号線端子Ｓ２における貫通孔１８よりも半導体チップ７ａから離れる側にも貫通孔１９を形成しており、樹脂封止の際の樹脂の充填性（回り込み）が良くなるようにしている。
【００５７】
放熱基板１２〜１５は、四角板状とされ、各リードフレーム９〜１１のうち半導体チップ７、８が配置される面と反対側の面に接合されることで、半導体チップ７ａ、７ｂなどで発した熱の放熱を行うものである。各放熱基板１２〜１５は、導体部１２ａ〜１５ａと、絶縁基板１２ｂ〜１５ｂおよび導体部１２ｃ〜１５ｃを有した構成とされている。各放熱基板１２〜１５に備えられる導体部１２ａ〜１５ａと導体部１２ｃ〜１５ｃは、共に、絶縁基板１２ｂ〜１５ｂに対して分割されてないベタ構造によって構成されており、絶縁基板１２ｂ〜１５ｂを挟んで対称的に形成されている。すなわち、四角板状の放熱基板１２〜１５の交差する二辺をＸ軸とＹ軸と見立てたときに、Ｘ軸方向とＹ軸方向共に、導体部１２ａ〜１５ａと導体部１２ｃ〜１５ｃが基本的には対称形状とされており、厚みも等しくされている。なお、導体部１２ａ〜１５ａと導体部１２ｃ〜１５ｃは、基本的には全く対称形状になっていることが好ましいが、導体部１２ａ〜１５ａと導体部１２ｃ〜１５ｃは、放熱基板１２〜１５の法線方向から見て少なくとも８０％、好ましくは９５％以上の面積がオーバラップするように配置場所が一致させられていればよい。
【００５８】
導体部１２ａ〜１５ａは、絶縁基板１２ｂ〜１５ｂに対してリードフレーム９〜１１側に配置された部分であり、それぞれ、接合材２９、３０、３１、３２を介して各リードフレーム９〜１１に接続されている。また、絶縁基板１２ｂ〜１５ｂは、導体部１２ａ〜１５ａと導体部１２ｃ〜１５ｃの間に挟まれた配置とされ、これらの間を絶縁している。導体部１２ｃ〜１５ｃは、絶縁基板１２ｂ〜１５ｂに対して各リードフレーム９〜１１と反対側に配置されており、絶縁基板１２ｂ〜１５ｂと反対側の面が樹脂部１６から露出した状態となっている。導体部１２ａ〜１５ａおよび導体部１２ｃ〜１５ｃは、Ｃｕ、Ａｌ、Ｆｅなどを主成分とする材料で構成され、例えば厚さ０．３〜０．８ｍｍのＣｕ厚膜によって構成されている。また、絶縁基板１２ｂ〜１５ｂは、例えば厚さ０．１〜０．５ｍｍのＳｉＮ、ＡｌＮ、Ａｌ2Ｏ3等によって構成されている。
【００５９】
樹脂部１６は、線膨張率が放熱基板１２〜１５に備えられる導体部１２ａ〜１５ａ、１２ｃ〜１５ｃの構成材料よりも線膨張率の低い材料で構成されている。このようにすれば、樹脂部１６によって導体部１２ａ〜１５ａ、１２ｃ〜１５ｃの伸縮を押さえることができ、より放熱基板１２〜１５の反りを抑制することが可能となる。
【００６０】
以上のような構造により、本実施形態にかかる半導体モジュール４が構成されている。続いて、このように構成される半導体モジュール４の製造方法について説明する。図４は、本実施形態にかかる半導体モジュール４の製造工程を示した断面図であり、図２（ｃ）に対応する断面での製造工程を示している。
【００６１】
〔図４（ａ）に示す工程〕
金属板を打ち抜くことなどによって形成したリードフレーム９〜１１を用意する（ただし、図中には、リードフレーム９、１０のみ記載してある。以下の図でも、図２（ｃ）に対応する断面しか記載していないが、各工程の説明としては、図２（ｃ）の断面以外の部分についても行うものとする）。そして、リードフレーム９、１１の表面における半導体チップ７ａ、７ｂ、８ａ、８ｂの搭載予定箇所に接合材２０、２１、２７、２８を設置する。また、リードフレーム１０の表面における半導体チップ７ａ、７ｂ、８ａ、８ｂと対応する場所にはんだ２３〜２６を設置すると共に、信号線端子Ｓ１に接合材２２を設置し、信号線端子Ｓ２にも図示しない接合材を設置する。さらに、放熱基板１２〜１５（図中には、放熱基板１２、１３のみ記載してある）を用意し、各放熱基板１２〜１５のうち各リードフレーム９〜１１との接続箇所と対応する部分にも接合材２９〜３２を設置する。
【００６２】
例えば、接合材２０、２１、２３〜２６、２９〜３２については、はんだ箔のような固形物、焼結型Ａｇペースト等を印刷もしくはディスペンス等によって塗布することで形成している。信号線端子Ｓ１の接合材２２や信号線端子Ｓ２の接合材については、はんだボール等を該当場所に搭載した後、リフロー処理により一次固定することで設置している。このときのリフロー処理によって、接合材２０、２１、２３〜２６、２９〜３２の仮付けを同時に行っても良い。
【００６３】
また、信号線端子Ｓ１の接合材２２や信号線端子Ｓ２の接合材については、接合材２０、２１、２３〜２８と比べて高く、かつ低融点（好ましくは１０℃程度低融点）のものによって構成されるようにしている。例えば、信号線端子Ｓ１の接合材２２や信号線端子Ｓ２の接合材をＳｎＡｇＣｕ系（融点２１８℃）にて構成し、接合材２０、２１、２３〜２８をＳｎＣｕＮｉ系（融点２２８℃）にて構成している。なお、接合材２９〜３２については高さや融点について特に制限はないが、これらもＳｎＣｕＮｉ系（融点２２８℃）によって構成している。
【００６４】
〔図４（ｂ）に示す工程〕
接合材２９〜３２を介して各放熱基板１２〜１５と各リードフレーム９〜１１とを接合する。そして、放熱基板１２を接合したリードフレーム９と放熱基板１５を接合したリードフレーム１１を並べて配置したのち、接合材２０、２１、２７、２８の上に半導体チップ７ａ、７ｂ、８ａ、８ｂを搭載する。その後、その上に放熱基板１３、１４を接合したリードフレーム１０を裏返して、つまりリードフレーム１０側がリードフレーム９、１１側に向けられるようにして搭載する。
【００６５】
〔図４（ｃ）に示す工程〕
リフロー処理を行う。図４（ｂ）に示したように、放熱基板１３、１４を接合したリードフレーム１０を搭載したときには、信号線端子Ｓ１の接合材２２や信号線端子Ｓ２の接合材が接合材２０、２１、２３〜２８よりも高くしてあることから、リードフレーム１０が傾斜してガタツキが生じる。
【００６６】
しかしながら、リフロー処理によって各接合材２０〜３２が溶融すると、リードフレーム１０の傾斜が修正され、水平となるため、ガタツキを無くすことができる。特に、上記したように、接合材２２を接合材２０、２１、２３〜２８よりも低融点の材料で構成すれば、リードフレーム１０の傾斜要因となっている接合材２２をまず溶融させて荷重を掛かられるため、接合材２２の高さが接合材２０、２１、２３〜２８の高さと揃うようにできる。本実施形態の場合、信号線端子Ｓ１、Ｓ２に貫通孔１７、１８を形成しているため、この貫通孔１７、１８内に接合材２２の余剰分が逃げ、より接合材２２の高さが接合材２０、２１、２３〜２８の高さと揃うようにできる。そして、接合材２０〜２８の高さが揃ってから更にリフロー処理の温度を上げることで、すべての接合材２０〜３２が溶融され、各接合材２０〜３２によって各部の接合が行われる。
【００６７】
〔図４（ｄ）に示す工程〕
必要に応じてポリイミドやポリアミドなどによるプライマー処理を行った後、接合材２０〜３２によって接合された各部を図示しない成形型内に設置し、樹脂注入を行うことで、樹脂部１６にて樹脂封止する。これにより、図２に示した構造の半導体モジュール４が構成される。この後、フレーム部１０ｂ、１０ｃ、１１ｂ、１１ｃなどの不要部分を切断する。このとき、フレーム部１０ｂ、１１ｂの切断箇所が樹脂部１６から露出することになるため、低温硬化可能な絶縁性樹脂で被覆するようにすると好ましい。このようにして、本実施形態にかかる半導体モジュール４が完成する。
【００６８】
以上説明したような半導体モジュール４や半導体モジュール４の製造方法によれば、以下の効果を奏することが可能となる。
【００６９】
（１）本実施形態では、放熱基板１２〜１５を各リードフレーム９〜１１に接続した構造にしているが、半導体チップ７ａ、７ｂ、８ａ、８ｂをリードフレーム９〜１１に対して直接接続し、放熱基板１２〜１５の導体部１２ａ〜１５ａを介して接続される構造としていない。このため、次の効果を得ることができる。図５を参照して、この効果について説明する。
【００７０】
図５（ａ）は、従来の半導体チップＪ１と放熱基板Ｊ３との接続部分の拡大図、図５（ｂ）は、本実施形態にかかる半導体モジュール４の半導体チップ７ａとリードフレーム１０および放熱基板１３の近傍の断面図である。
【００７１】
図５（ａ）に示されるように、従来では、半導体チップＪ１の信号線電極を放熱基板Ｊ３の銅箔Ｊ３ａを介してリードフレームＪ５に接続し、エミッタ電極も放熱基板Ｊ３の銅箔Ｊ３ａを介してリードフレームＪ６に接続した構造としている。このため、銅箔Ｊ３ａを分割した構造にしなければならなず、絶縁基板Ｊ３ｂの表裏に配置された銅箔Ｊ３ａおよび銅箔Ｊ３ｃが対称的なパターンにならない。これにより、放熱基板Ｊ３に反りが発生してしまう。
【００７２】
これに対して、図５（ｂ）に示されるように、本実施形態では、半導体チップ７ａが放熱基板１２、１３の導体部１２ａ、１３ａを通じてリードフレーム１０に接続される構造ではない。このため、導体部１２ａ、１３ａを分割されていないベタ構造とすることができる。したがって、高温とされる樹脂封止の後などに高温から室温に低下させる際に放熱基板１２、１３に反りが発生することを抑制することが可能となる。したがって、半導体チップ７ａとリードフレーム９、１０との間の接続や、リードフレーム９、１０と放熱基板１２、１３との接続が良好に行われるようにできる。なお、図５（ｂ）では、放熱基板１２、１３を例に挙げているが、放熱基板１４、１５についても同様のことが言える。
【００７３】
（２）また、従来の半導体モジュールでは、半導体チップＪ１、Ｊ２を挟んで両側の部品構成が対称構造になっていない。すなわち、図１５に示したように、半導体チップＪ１のゲート電極を含む信号線電極やエミッタ電極側および半導体チップＪ２のアノード電極側は放熱基板Ｊ３に直接接続されるが、それらの反対側はスペーサＪ７、Ｊ８を介して放熱基板Ｊ９に接続された構造とされている。このため、半導体チップＪ１、Ｊ２を挟んで両側の部品構成が対称構造になっていないことによる非対称性に基づく反りが発生する。
【００７４】
これに対して、本実施形態の半導体モジュール４では、半導体チップ７、８を挟んで両側に配置される部品構成が対称構成となっている。このため、非対称性に基づく反りを低減することが可能となる。特に、本実施形態の場合、放熱基板１３の導体部１３ａをベタ構造にできることから、放熱基板１２、１３を共に同じ構造にすることができるため、半導体チップ７、８を挟んで両側の部品構成がより対称構造となるようにできる。したがって、さらに非対称性に基づく反りを低減することが可能となる。
【００７５】
なお、本実施形態の半導体モジュール４の場合、機能上、リードフレーム１０に接続される放熱基板１３、１４については分割せずに一枚の基板で構成することもできる。また、放熱基板１２、１５についても、導体部１２ａ、１５ａを絶縁分離して異なる電位にできるようにすれば、分割せずに一枚の基板で構成することができる。しかしながら、放熱基板１２〜１５を別々の基板としているため、半導体チップ７、８を挟んで両側の構造を対称的な構造にすることができる。このため、上記のような非対称性に基づく反りを低減することが可能となる。
【００７６】
また、放熱基板１２〜１５を別々の基板にて構成する場合、各放熱基板１２〜１５を最小サイズに個片化すると好ましい。つまり、反りは、各放熱基板１２〜１５の寸法が大きいほど大きくなるため、放熱基板１２〜１５をできるだけ最小サイズにすることで、反りを低減することが可能となる。また、一枚の基板にする場合と比較して樹脂の入り込むスペースが多くなるため、樹脂流れ性（回り込み性）を良くすることが可能となり、樹脂の充填性をより良好にすることが可能となる。ただし、放熱基板１２〜１５は、各半導体チップ７、８の放熱を行っていることから、各半導体チップ７、８からの熱が拡散する範囲を考慮し、熱干渉が生じない寸法とするのが好ましい。図６は、半導体チップ７、８からの熱が拡散する範囲を示した模式図である。この図に示すように、半導体チップ７、８から４５°の角度で熱が拡散することになる。これを加味して、熱が拡散する範囲が重ならないように放熱基板１２〜１５の寸法を決定すると良い。
【００７７】
（３）さらに、本実施形態の半導体モジュール４では、正極端子Ｐと負極端子Ｎと出力端子Ｏとが、その順番に並ぶように配置され、正極端子Ｐと負極端子Ｎとが隣り合って配置されるようにしている。図１に示したように、インダクタンス低減のために、インバータ１に対して並列的に平滑用のコンデンサ１ａを挿入するようにしているが、更なるインダクタンス低減のためには、正極端子Ｐと負極端子Ｎとが近い配置にされていると好ましい。
【００７８】
図７は、正極端子Ｐと負極端子Ｎおよび出力端子Ｏの配置を変えた場合の様子を示した半導体モジュール４の正面レイアウト図である。図７（ｂ）に示すように、正極端子Ｐと出力端子Ｏと負極端子Ｎが、その順番に並ぶように配置されていると、正極端子Ｐと出力端子Ｏとの距離が離れてしまう。このため、図中に示した電源閉ループ内面積が大きくなり、インダクタンスＬが比較的大きくなってしまう。これに対して、図７（ａ）に示すように、本実施形態のような正極端子Ｐと負極端子Ｎとを隣り合わせに配置した構造では、正極端子Ｐと負極端子Ｎの距離が近くなる。このため、図中に示した電源閉ループ内面積が小さくなり、インダクタンスＬを比較的小さくすることができる。これは、近い位置で電流を互いに異なる方向に流すことで磁束の打ち消しが働き、結果インダクタンスが小さくなるからである。
【００７９】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してリードフレーム１０の構造を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
【００８０】
図８は、本実施形態にかかる半導体モジュール４の正面レイアウト図である。この図に示すように、本実施形態では、リードフレーム１０のうち上アームの各半導体チップ７ａ、８ａが配置される領域と下アームの各半導体チップ７ｂ、８ｂが配置される領域との間に複数の開口部１０ｄを備えた構造としている。
【００８１】
上記したように、半導体モジュール４は、半導体チップ７、８を挟んだ両側が対称的な構造になっているのが好ましい。しかしながら、図２（ｂ）の断面図から分かるように、唯一、リードフレーム１０のうち上アームの各半導体チップ７ａ、８ａが配置される領域と下アームの各半導体チップ７ｂ、８ｂが配置される領域との間は非対称部となる。
【００８２】
このため、本実施形態では、この部分に複数の開口部１０ｄを備えることにより、リードフレーム１０の部分を少なくし、少しでも非対称部を低減するようにしている。これにより、さらに半導体チップ７、８を挟んだ両側の対称性が高くなり、さらに非対称性に基づく反りを低減することが可能となる。
【００８３】
（第２実施形態の変形例）
上記第２実施形態において、開口部１０ｄの数については任意であり、どのような数としても構わない。すなわち、図８では、開口部１０ｄが７個形成されたものを記載したが、例えば、図９に示すように、開口部１０ｄを３個としても良い。勿論、１つであっても良いし、３個や７個以外の複数であっても良い。ただし、リードフレーム１０のうち上アームの各半導体チップ７ａ、８ａが配置される領域と下アームの各半導体チップ７ｂ、８ｂが配置される領域との間は、上アームと下アームを接続する配線として機能し、この配線には大電流が流れることになる。このため、開口部１０ｄの数を多くしたり、開口部１０ｄの大きさを大きくすると、上アームと下アームを接続する配線の断面積を減少させて配線抵抗を高くすることになるため、配線抵抗を加味して開口部１０ｄの数などを設計すると良い。
【００８４】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して樹脂部１６の構造を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
【００８５】
図１０は、本実施形態にかかる半導体モジュール４の断面図である。この図に示すように、本実施形態では、リードフレーム９とリードフレーム１１との間に、スナバ回路４０を備えている。スナバ回路４０は、抵抗Ｒ、コンデンサＣ、ダイオードＤｉ等で構成される回路であり、リードフレーム９とリードフレーム１１との間に構成されるインダクタンスＬを低減させる役割を果たす。
【００８６】
半導体モジュール４では、リードフレーム９→半導体チップ７ａ、８ａ→リードフレーム１０→半導体チップ７ｂ、８ｂ→リードフレーム１１の順となる電流経路を通じて電流を流す。このとき、リードフレーム９とリードフレーム１１との間には大きな電位差が発生することになる。そして、インダクタンスＬに対して電流時間変化ｄｉ／ｄｔを掛けた値がサージ電圧ΔＶとなり、このサージ電圧ΔＶが大きいと絶縁保証やスイッチング損失増大が課題となることから、インダクタンスＬをできるだけ小さくするのが好ましい。
【００８７】
したがって、本実施形態のように、リードフレーム９とリードフレーム１１との間にスナバ回路４０を備えることで、これらの間のインダクタンスＬを低減すれば、更なるインダクタンスの低減が可能となり、スイッチング損失低減やサージ電圧の抑制に効果的である。
【００８８】
このようなスナバ回路４０は、リードフレーム９とリードフレーム１１との間において、どのような形態で配置されていても良いが、本実施形態では、リードフレーム９とリードフレーム１１との対向する端面同士の間に挟み込まれるようにスナバ回路４０を配置している。このようにすれば、リードフレーム９とリードフレーム１１との間のスペースを有効活用でき、スナバ回路４０を配置するためのスペースを別途用意しなくても済むようにできる。
【００８９】
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第１実施形態に対して樹脂部１６の構造を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
【００９０】
図１１は、本実施形態にかかる半導体モジュール４の部分拡大図である。この図に示すように、本実施形態では、樹脂部１６のうち正極端子Ｐと負極端子Ｎとの間に凹部１６ａを設けたり、負極端子Ｎと出力端子Ｏとの間に凸部１６ｂを設けるようにしている。
【００９１】
上記第１、第２実施形態のような半導体モジュール４では、露出している放熱基板１２〜１５の導体部１２ｃ〜１５ｃは絶縁基板１２ｂ〜１５ｂによって内部絶縁されており、電位差が発生する部位が樹脂部１６内である。このため、導体部１２ｃと導体部１５ｃの間や導体部１３ｃと導体部１４ｃの間が仮に電気的に繋がったとしても問題がなく、これらの間を狭くしても良い。
【００９２】
しかしながら、樹脂部１６から露出されている正極端子Ｐと負極端子Ｎおよび出力端子Ｏについては、正極端子Ｐと負極端子Ｎとの間および負極端子Ｎと出力端子Ｏとの間に電位差が発生した状態となる。このため、これらの間の沿面距離を稼ぐことが必要になる。これに対して、本実施形態のように、これらの間に凹部１６ａや凸部１６ｂを設けるようにすれば、沿面距離を稼ぎ、かつ正極・負極端子間の距離を近づける事が可能なり、結果インダクタンス低減に寄与する。このことは、正極端子Ｐと負極端子Ｎとの間および負極端子Ｎと出力端子Ｏとの間の間隔を狭めることを意味し、結果半導体モジュール４の小型化を図ることもできる。また、電源閉ループ内面積が小さくなり、インダクタンスＬを比較的小さくすることができるし、近い位置で電流を互いに異なる方向に流すことで磁束の打ち消しが得られ易く、尚更インダクタンスＬを低くすることが可能となる。
【００９３】
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態では、第１〜第４実施形態で説明した半導体モジュール４を適用した半導体装置について説明する。なお、ここでは第３実施形態に示す半導体モジュール４を適用した半導体装置を例に挙げて説明するが、勿論、第１、第２、第４実施形態に示す半導体モジュール４を適用した半導体装置としても良い。
【００９４】
図１２は、本実施形態にかかる半導体装置の断面図である。この図に示すように、グリス５０を介してヒートシンク５１が半導体モジュール４の両面に備えられている。ヒートシンク５１の内部にはフィン５０が備えられていると共に、図示しない冷却装置を通じて冷却水などの冷媒が還流されている。このような構成により、グリス５０を介して半導体モジュール４で発した熱を間接的に冷却する間接冷却方式での冷却が行えるようになっている。このように、半導体モジュール４の両面にヒートシンク５１を配置することで、冷却機構を備えた半導体装置とすることができる。
【００９５】
（第６実施形態）
本発明の第６実施形態について説明する。本実施形態は、第５実施形態に対して冷却機構の構造を変更したものであり、その他に関しては第５実施形態と同様であるため、異なる部分についてのみ説明する。
【００９６】
図１３は、本実施形態にかかる半導体装置の断面図である。この図に示すように、一面側を底面としてその周囲を囲む側壁を有し、底面の反対面が開口していて、底部からフィン６０が突き出したケース６１が半導体モジュール４の両面に配置されている。ケース６１内には、図示しない冷却装置を通じて冷却水などの冷媒が還流されている。ケース６１は、フィン６０が放熱基板１２〜１５に突き刺さるようにして配置され、ケース６１の側壁と樹脂部１６との間にシールリング６２が配置されることにより、冷媒漏れが防止できるようにしてある。
【００９７】
このような構成とすれば、冷媒によって半導体モジュール４を直接冷却する直接冷却方式での冷却が行えるようになっている。
【００９８】
放熱基板１２〜１５の露出面側にヒートシンク６１を取り付けることで冷却機能を高める構造にすることができるが、露出面がリードフレーム９〜１１と導通した状態になっていると、露出面に絶縁膜などを備えた状態で冷却機器などを取り付けることになる。つまり、第５実施形態で説明したような間接冷却方式しか採用できない。しかしながら、第１〜第４実施形態で説明した半導体モジュール４では、導体部１２ａ〜１５ａと導体部１２ｃ〜１５ｃとの間に絶縁基板１２ｂ〜１５ｂを挟み込んだ放熱基板１２〜１５を各リードフレーム９〜１１に接合している。このため、絶縁基板１２ｂ〜１５ｂにより、導体部１２ａ〜１５ａと導体部１２ｃ〜１５ｃと間を電気的に分離できる。したがって、放熱基板１２〜１５の露出面に直接ヒートシンク６１を取り付けることも可能となり、その露出面に直接冷媒を触れさせる直接冷却方式による冷却が可能となる。
【００９９】
図１４は、第５実施形態の間接冷却方式の半導体装置と本実施形態の直接冷却方式の半導体装置との冷却能力を比較したグラフである。この図に示されるように、直接冷却方式によれば、間接冷却方式と比較して約１５％熱抵抗を低減することが可能となる。このため、本実施形態のような直接冷却方式を採用できることで、冷却能力を向上することが可能となる。
【０１００】
なお、ここでは第３実施形態に示す半導体モジュール４を適用した半導体装置を例に挙げて説明したが、勿論、第１、第２、第４実施形態に示す半導体モジュール４を適用した半導体装置としても良い。
【０１０１】
（他の実施形態）
上記各実施形態では、２ｉｎ１構造の半導体モジュール４を例に挙げて説明した。しかしながら、１ｉｎ１構造であっても良いし、三つの上アームおよび下アームの六つの半導体パワー素子を一つの樹脂部に封止した６ｉｎ１構造などに対しても、本発明を適用することができる。
なお、上記各実施形態は、２ｉｎ１構造であるため、上アームと下アームそれぞれで本発明が適用されていると把握することができる。すなわち、本発明でいう第１端子が正極端子Ｐで第１リードフレームがリードフレーム９の場合、第２端子が出力端子Ｏで第２リードフレームがリードフレーム１０となるが、第１端子が出力端子Ｏで第１リードフレームがリードフレーム１０の場合、第２端子が負極端子Ｎで第２リードフレームがリードフレーム１１となる。
【０１０２】
また、上記各実施形態では、ＩＧＢＴが形成された半導体チップ７ａとＦＷＤが形成された半導体チップ８ａとを別チップにすると共に、ＩＧＢＴが形成された半導体チップ７
ｂとＦＷＤが形成された半導体チップ８ｂとを別チップにした。しかしながら、これらをそれぞれ１チップとしても良い。
【０１０３】
また、上記実施形態では、半導体パワー素子として縦型構造のＩＧＢＴを例に挙げたが、縦型構造のパワーＭＯＳＦＥＴであっても良い。すなわち、半導体チップ７ａ、７ｂとして、表面側に信号線電極が形成されていると共に表面電極が形成され、裏面側に裏面電極が形成された構造のものを用いた半導体モジュール４に対して本発明を適用することができる。
【０１０４】
また、上記各実施形態で説明した半導体モジュール４に備えられる各種部品の形状等については適宜設計変更可能である。例えば、リードフレーム９〜１１のうち半導体チップ７、８に接合される部分を四角板状部９ａ〜１１ａとしたが、必ずしも四角でなくても良い。
【符号の説明】
【０１０５】
１                              インバータ
２                              直流電源
３                              三相モータ
４                              半導体モジュール
５                              ＩＧＢＴ
６                              ＦＷＤ
７（７ａ、７ｂ）                半導体チップ
８（８ａ、８ｂ）                半導体チップ
９、１０、１１                  リードフレーム
９ａ、１０ａ、１１ａ            四角板状部
１０ｂ、１０ｃ、１１ｂ、１１ｃ  フレーム部
１２〜１５                      放熱基板
１２ａ〜１５ａ、１２ｃ〜１５ｃ  導体部
１２ｂ〜１５ｂ                  絶縁基板
１６                            樹脂部
１７、１８、１９                貫通孔
２０〜３２                      接合材
７１                            信号線電極
７２                            エミッタ電極（表面電極）
７３                            コレクタ電極（裏面電極）
８１                            アノード電極
８２                            カソード電極
【図１】
0005434986.tif 000002
【図２】
0005434986.tif 000003
【図３】
0005434986.tif 000004
【図４】
0005434986.tif 000005
【図５】
0005434986.tif 000006
【図６】
0005434986.tif 000007
【図７】
0005434986.tif 000008
【図８】
0005434986.tif 000009
【図９】
0005434986.tif 000010
【図１０】
0005434986.tif 000011
【図１１】
0005434986.tif 000012
【図１２】
0005434986.tif 000013
【図１３】
0005434986.tif 000014
【図１４】
0005434986.tif 000015
【図１５】
0005434986.tif 000016
【図１６】
0005434986.tif 000017