(57)【特許請求の範囲】
【請求項１】
基体上に、
前記基体の側から順にシード層、複合リファレンス磁性層、トンネルバリア層を有する第１の積層体と、
前記第１の積層体の側から順に、複合フリー層、ルテニウム（Ｒｕ）からなるキャップ層、ハードマスクを有し、積層面に沿った占有面積が前記第１の積層体よりも小さな第２の積層体と
を備え、
前記複合リファレンス磁性層は、積層面内における磁化容易軸に沿って固定された磁化方向を有する自己ピンド層と、前記自己ピンド層の減衰定数を高める挿入層とを含み、
前記複合フリー層は、第１の強磁性（ＦＭ１）層とナノ電流路（ＮＣＣ）層と第２の強磁性（ＦＭ２）層とを順に含み、
前記ナノ電流路層は、鉄（Ｆｅ），ニッケル（Ｎｉ），コバルト（Ｃｏ）もしくは硼素（Ｂ）の粒子を含むケイ素酸化物またはケイ素窒化物であり、
前記第１の強磁性層および第２の強磁性層は、前記自己ピンド層よりも低い減衰定数を有すると共に前記複合リファレンス磁性層よりも薄い厚みを有する
ＭＴＪ素子。
【請求項２】
前記自己ピンド層は前記複合フリー層の厚さの２倍以上の厚さを有する
請求項１記載のＭＴＪ素子。
【請求項３】
前記自己ピンド層はＣｏＦｅＢによって構成され、５×１０-5の磁歪定数λｓを有する
請求項１記載のＭＴＪ素子。
【請求項４】
前記基体と前記第１の積層体との間に下部電極を備え、
前記下部電極は、タンタル（Ｔａ）層とルテニウム（Ｒｕ）層とタンタル（Ｔａ）層との３層構造、もしくは単層のタンタル層からなり、前記第１の積層体と同一の形状を有する
請求項１記載のＭＴＪ素子。
【請求項５】
前記複合リファレンス磁性層における挿入層は、テルビウム（Ｔｂ），ガドリニウム（Ｇｄ），白金（Ｐｔ），パラジウム（Ｐｄ），タンタル（Ｔａ），ハフニウム（Ｈｆ），オスミウム（Ｏｓ），ニオブ（Ｎｂ），ロジウム（Ｒｈ）またはルテニウム（Ｒｕ）からなり、
前記複合リファレンス磁性層における自己ピンド層は、前記トンネルバリア層と接しており、コバルト（Ｃｏ），鉄（Ｆｅ），ニッケル（Ｎｉ）および硼素（Ｂ）の単体またはそれらの合金からなる
請求項１記載のＭＴＪ素子。
【請求項６】
前記複合リファレンス磁性層は、前記挿入層を一対の前記自己ピンド層によって挟むようにした３層構造を有し、
前記一対の自己ピンド層は、いずれもコバルト（Ｃｏ），鉄（Ｆｅ），ニッケル（Ｎｉ）および硼素（Ｂ）の単体、またはそれらの合金からなり、
前記挿入層は、テルビウム（Ｔｂ），ガドリニウム（Ｇｄ），白金（Ｐｔ），パラジウム（Ｐｄ），タンタル（Ｔａ），ハフニウム（Ｈｆ），オスミウム（Ｏｓ），ニオブ（Ｎｂ），ロジウム（Ｒｈ）またはルテニウム（Ｒｕ）からなる
請求項１記載のＭＴＪ素子。
【請求項７】
前記複合リファレンス磁性層は、一対の前記自己ピンド層と、その間に結合層と前記挿入層とが順に設けられた４層構造を有し、
前記一対の自己ピンド層は、いずれもコバルト（Ｃｏ），鉄（Ｆｅ），ニッケル（Ｎｉ）および硼素（Ｂ）の単体またはそれらの合金からなり、
前記挿入層は、テルビウム（Ｔｂ），ガドリニウム（Ｇｄ），白金（Ｐｔ），パラジウム（Ｐｄ），タンタル（Ｔａ），ハフニウム（Ｈｆ），オスミウム（Ｏｓ），ニオブ（Ｎｂ），ロジウム（Ｒｈ）またはルテニウム（Ｒｕ）からなり、
前記結合層は、ルテニウム（Ｒｕ），ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）からなる非磁性層である
請求項１記載のＭＴＪ素子。
【請求項８】
前記ナノ電流路層は、ＦｅＳｉＯまたはＦｅＳｉＮからなり、
前記第１および第２の強磁性層は、ＣｏＦｅＢ，ＣｏＦｅ，ＦｅＢまたは鉄（Ｆｅ）からなる
請求項１記載のＭＴＪ素子。
【請求項９】
前記第１の積層体は、前記第２の積層体の４倍以上９倍以下の占有面積を有する
請求項１記載のＭＴＪ素子。
【請求項１０】
前記キャップ層は、０．５ｎｍ（５Å）以上１．５ｎｍ（１５Å）以下の厚みを有し、
前記ハードマスクは、タンタル（Ｔａ），窒化タンタル（ＴａＮ），チタン（Ｔｉ）または窒化チタン（ＴｉＮ）からなる
請求項１記載のＭＴＪ素子。
【請求項１１】
前記第２の積層体の端面は、保護膜によって覆われている請求項１記載のＭＴＪ素子。
【請求項１２】
基体の上に、
前記基体の側から順にシード層、複合シンセティック反強磁性（ＳｙＡＦ）リファレンス層、トンネルバリア層を有する第１の積層体と、
前記第１の積層体の側から順に、複合フリー層、ルテニウム（Ｒｕ）からなるキャップ層、ハードマスクを有する第２の積層体と
を備え、
前記第１の積層体における積層面に沿った占有面積は、前記第２の積層体における積層面に沿った占有面積の９倍以下であり、
前記複合シンセティック反強磁性リファレンス層は、第１および第２のピンド層と、結合層と、前記第１および第２のピンド層のうちの少なくとも一方における減衰定数を高める挿入層とを含み、
前記第１のピンド層は自己ピンド層であり、前記トンネルバリア層と接すると共に積層面内における磁化容易軸に沿って固定された磁化方向を有し、
前記複合フリー層は、第１の強磁性（ＦＭ１）層とナノ電流路（ＮＣＣ）層と第２の強磁性（ＦＭ２）層とを順に含み、
前記ナノ電流路層は、鉄（Ｆｅ），ニッケル（Ｎｉ），コバルト（Ｃｏ）もしくは硼素（Ｂ）の粒子を含むケイ素酸化物またはケイ素窒化物であり、
前記第１の強磁性層および第２の強磁性層は、前記第１および第２のピンド層よりも低い減衰定数を有すると共に前記複合シンセティック反強磁性リファレンス層よりも厚みが薄いものである
ＭＴＪ素子。
【請求項１３】
前記基体と前記第１の積層体との間に下部電極を備え、
前記下部電極は、タンタル（Ｔａ）層とルテニウム（Ｒｕ）層とタンタル（Ｔａ）層との３層構造、もしくは単層のタンタル層からなり、前記第１の積層体と同一の形状を有する
請求項１２記載のＭＴＪ素子。
【請求項１４】
前記複合シンセティック反強磁性リファレンス層は、前記挿入層と、前記第２のピンド層と、前記結合層と、前記第１のピンド層とが順に積層された４層構造を有し、
前記第１および第２のピンド層は、コバルト（Ｃｏ），鉄（Ｆｅ），ニッケル（Ｎｉ）および硼素（Ｂ）の単体またはそれらの合金からなり、
前記挿入層は、テルビウム（Ｔｂ），ガドリニウム（Ｇｄ），白金（Ｐｔ），パラジウム（Ｐｄ），タンタル（Ｔａ），ハフニウム（Ｈｆ），オスミウム（Ｏｓ），ニオブ（Ｎｂ），ロジウム（Ｒｈ）またはルテニウム（Ｒｕ）からなり、前記第２のピンド層における減衰定数を高めるものであり、
前記結合層は、ルテニウム（Ｒｕ），ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）からなる
請求項１２記載のＭＴＪ素子。
【請求項１５】
前記複合シンセティック反強磁性リファレンス層は、前記第２のピンド層と、前記結合層と、前記挿入層と、前記第１のピンド層とが順に積層された４層構造を有し、
前記第１および第２のピンド層は、コバルト（Ｃｏ），鉄（Ｆｅ），ニッケル（Ｎｉ）および硼素（Ｂ）の単体またはそれらの合金からなり、
前記挿入層は、テルビウム（Ｔｂ），ガドリニウム（Ｇｄ），白金（Ｐｔ），パラジウム（Ｐｄ），タンタル（Ｔａ），ハフニウム（Ｈｆ），オスミウム（Ｏｓ），ニオブ（Ｎｂ），ロジウム（Ｒｈ）またはルテニウム（Ｒｕ）からなり、前記第１のピンド層における減衰定数を高めるものであり、
前記結合層は、ルテニウム（Ｒｕ），ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）からなる
請求項１２記載のＭＴＪ素子。
【請求項１６】
前記ナノ電流路層は、ＦｅＳｉＯまたはＦｅＳｉＮからなり、
前記第１および第２の強磁性層は、ＣｏＦｅＢ，ＣｏＦｅ，ＦｅＢまたは鉄（Ｆｅ）からなる
請求項１２記載のＭＴＪ素子。
【請求項１７】
前記キャップ層は、０．５ｎｍ（５Å）以上１．５ｎｍ（１５Å）以下の厚みを有し、  
前記ハードマスクは、タンタル（Ｔａ），窒化タンタル（ＴａＮ），チタン（Ｔｉ）または窒化チタン（ＴｉＮ）からなる
請求項１２記載のＭＴＪ素子。
【請求項１８】
前記第２の積層体の端面は、保護膜によって覆われている請求項１２記載のＭＴＪ素子。
【請求項１９】
基体上に、シード層と、積層面内における磁化容易軸に沿って固定された磁化方向を有する自己ピンド層、および前記自己ピンド層の減衰定数を高める挿入層を含む複合リファレンス磁性層と、トンネルバリア層と、第１の強磁性（ＦＭ１）層、鉄（Ｆｅ），ニッケル（Ｎｉ），コバルト（Ｃｏ）もしくは硼素（Ｂ）の粒子を含むケイ素酸化物またはケイ素窒化物からなるナノ電流路（ＮＣＣ）層、第２の強磁性（ＦＭ２）層を順に含む複合フリー層と、キャップ層と、ハードマスクとを順に積層してＭＴＪ積層体を形成する工程と、
前記複合フリー層、キャップ層およびハードマスクを選択的にパターニングすることにより前記トンネルバリア層を露出させ、上部積層体を形成する工程と、
前記トンネルバリア層の上面ならびに前記上部積層体の端面および上面を覆うように保護膜を形成する工程と、
前記保護膜のうち前記上部積層体の端面を覆う部分を残しつつ、前記トンネルバリア層、複合リファレンス磁性層およびシード層をパターニングすることにより、積層面に沿った占有面積が前記上部積層体よりも大きな下部積層体を形成する工程と
を含むＭＴＪ素子の形成方法。
【請求項２０】
前記下部積層体を、前記上部積層体の４倍以上９倍以下の占有面積を有するように形成すると共に、
前記複合リファレンス磁性層における自己ピンド層を、その厚みが前記第１の強磁性層および第２の強磁性層の合計の厚みの２倍以上となるように形成することにより、前記自己ピンド層が前記複合フリー層よりも大きな保磁力および形状磁気異方性を有するようにする
請求項１９記載のＭＴＪ素子の形成方法。
【請求項２１】
前記下部積層体を、前記上部積層体の１．２倍以下の占有面積を有するように形成し、
前記複合リファレンス磁性層における自己ピンド層を、その厚みが前記第１の強磁性層および第２の強磁性層の合計の厚みの２倍以上３倍以下となるように形成する
請求項１９記載のＭＴＪ素子の形成方法。
【請求項２２】
前記トンネルバリア層を、
前記複合リファレンス磁性層の上に第１のマグネシウム（Ｍｇ）層を形成したのち、その第１のマグネシウム層を自然酸化法により酸化して酸化マグネシウム（ＭｇＯ）層を形成し、さらにその酸化マグネシウム層の上に第２のマグネシウム層を形成することにより得る
請求項１９記載のＭＴＪ素子の形成方法。
【請求項２３】
前記保護膜を、窒化ケイ素により形成する
請求項１９記載のＭＴＪ素子の形成方法。
【請求項２４】
前記ナノ電流路層を、ＦｅＳｉＯまたはＦｅＳｉＮを用いて１ｎｍ（１０Å）以上１．５ｎｍ（１５Å）以下の厚みとなるように形成し、
前記第１および第２の強磁性層を、ＣｏＦｅＢ，ＣｏＦｅ，ＦｅＢまたは鉄（Ｆｅ）を用いて形成する
請求項１９記載のＭＴＪ素子の形成方法。
【請求項２５】
前記キャップ層を、ルテニウム（Ｒｕ）を用いて０．５ｎｍ（５Å）以上１．５ｎｍ（１５Å）以下の厚みとなるように形成し、
前記ハードマスクを、タンタル（Ｔａ），窒化タンタル（ＴａＮ），チタン（Ｔｉ）または窒化チタン（ＴｉＮ）を用いて形成する
請求項１９記載のＭＴＪ素子の形成方法。
【請求項２６】
前記複合リファレンス磁性層における挿入層を、テルビウム（Ｔｂ），ガドリニウム（Ｇｄ），白金（Ｐｔ），パラジウム（Ｐｄ），タンタル（Ｔａ），ハフニウム（Ｈｆ），オスミウム（Ｏｓ），ニオブ（Ｎｂ），ロジウム（Ｒｈ）またはルテニウム（Ｒｕ）を用いて形成し、
前記複合リファレンス磁性層における自己ピンド層を、コバルト（Ｃｏ），鉄（Ｆｅ），ニッケル（Ｎｉ）および硼素（Ｂ）の単体またはそれらの合金を用いて前記トンネルバリア層と接するように形成する
請求項１９記載のＭＴＪ素子の形成方法。
【請求項２７】
前記複合リファレンス磁性層を、前記挿入層を一対の前記自己ピンド層によって挟むようにした３層構造とし、
前記一対の自己ピンド層を、いずれもコバルト（Ｃｏ），鉄（Ｆｅ），ニッケル（Ｎｉ）および硼素（Ｂ）の単体またはそれらの合金を用いて形成し、
前記挿入層を、テルビウム（Ｔｂ），ガドリニウム（Ｇｄ），白金（Ｐｔ），パラジウム（Ｐｄ），タンタル（Ｔａ），ハフニウム（Ｈｆ），オスミウム（Ｏｓ），ニオブ（Ｎｂ），ロジウム（Ｒｈ）またはルテニウム（Ｒｕ）を用いて形成する
請求項１９記載のＭＴＪ素子の形成方法。
【請求項２８】
前記複合リファレンス磁性層を、一対の前記自己ピンド層と、その間に結合層と前記挿入層とを順に設けるようにした４層構造とし、
前記一対の自己ピンド層を、いずれもコバルト（Ｃｏ），鉄（Ｆｅ），ニッケル（Ｎｉ）および硼素（Ｂ）の単体またはそれらの合金を用いて形成し、
前記挿入層を、テルビウム（Ｔｂ），ガドリニウム（Ｇｄ），白金（Ｐｔ），パラジウム（Ｐｄ），タンタル（Ｔａ），ハフニウム（Ｈｆ），オスミウム（Ｏｓ），ニオブ（Ｎｂ），ロジウム（Ｒｈ）またはルテニウム（Ｒｕ）を用いて形成し、
前記結合層を、ルテニウム（Ｒｕ），ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）を用いて形成する
請求項１９記載のＭＴＪ素子の形成方法。
【請求項２９】
基板上に下部導線を形成する工程と、
前記下部導線の上に、シード層と、積層面内における磁化容易軸に沿って固定された磁化方向を有する自己ピンド層、および前記自己ピンド層の減衰定数を高める挿入層を含む複合リファレンス磁性層と、トンネルバリア層と、第１の強磁性（ＦＭ１）層、鉄（Ｆｅ），ニッケル（Ｎｉ），コバルト（Ｃｏ）もしくは硼素（Ｂ）の粒子を含むケイ素酸化物またはケイ素窒化物からなるナノ電流路（ＮＣＣ）層、第２の強磁性（ＦＭ２）層を順に含む複合フリー層と、キャップ層と、ハードマスクとを順に積層してＭＴＪ積層体を形成する工程と、
前記複合フリー層、キャップ層およびハードマスクを選択的にパターニングすることにより前記トンネルバリア層を露出させ、上部積層体を形成する工程と、
前記トンネルバリア層の上面ならびに前記上部積層体の端面および上面を覆うように保護膜を形成する工程と、
前記保護膜のうち前記上部積層体の端面を覆う部分を残しつつ、前記トンネルバリア層、複合リファレンス磁性層およびシード層を選択的にパターニングすることにより、積層面に沿った占有面積が前記上部積層体よりも大きな下部積層体を形成する工程と、
前記下部積層体および上部積層体の周囲を埋めるように誘電体層を形成する工程と、
前記誘電体層と前記ハードマスクとが共通平面を形成するように前記誘電体層を平坦化したのち、前記共通平面に沿って延在し、前記ハードマスクの上面と接する上部導線を形成する工程と
を含むＳＴＴ−ＲＡＭの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＴＪ素子およびその形成方法、ならびにＭＴＪ素子を備えたＳＴＴ−ＲＡＭの製造方法に関する。
【背景技術】
【０００２】
磁気抵抗効果ランダムアクスメモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory）は、シリコンＣＭＯＳ (complementary metal oxide semiconductor)技術と磁気トンネル接合（ＭＴＪ：Magnetic Tunneling Junction）技術とを統合したものであり、ＳＲＡＭ，ＤＲＡＭあるいはフラッシュメモリなどの既存の半導体メモリに対抗するために必要な競争力を十分に有する、重要な新興技術である。また、スピントランスファー（スピントルク）デバイスと呼ばれる新しいタイプのデバイスが開発されている（例えば非特許文献１参照）。このスピントランスファートルク（ＳＴＴ）−ＲＡＭは、それまでのＭＲＡＭと比較して、次のような利点を有している。すなわち、半選択の問題による隣接するセルへの誤った書込動作を回避することができる。スピントランスファー効果は、強磁性層＼スペーサ層＼強磁性層という多層構造の、スピン依存電子伝導特性に起因するものである。スピン偏極電流が磁気多層構造の内部を、その積層方向に流れる際、強磁性層へ入射する電子のスピン角運動量（spin angular moment）がその強磁性層と非磁性スペーサ層との界面近傍において、その強磁性層の磁気モーメントと相互に作用する。この相互作用を通じて、電子の角運動量が強磁性層に移動することとなる。その結果、スピン偏極電流の電流密度が十分に高く、多層構造の寸法が小さければ、そのスピン偏極電流によって強磁性層の磁化方向をスイッチングすることができる。ＳＴＴ−ＲＡＭと従来のＭＲＡＭとの違いは、書込機構が異なるだけであり、読出機構は同じである。
【０００３】
ＭＲＡＭおよびＳＴＴ−ＲＡＭは、いずれも、トンネル磁気抵抗（ＴＭＲ：Tunneling Magnetoresistance）効果に基づくＭＴＪ素子を有している。ＭＴＪ素子は、２つの強磁性層の間に極薄の非磁性誘電体層を挟むようにした構造を有している。ＭＲＡＭデバイスでは、ＭＴＪ素子は、下部電極（例えば第１の導電線）と上部電極（第２の導電線）との間であって、下部電極と上部電極とが交差する部分に配置される。ＭＴＪ素子は、例えばシード層と、反強磁性（ＡＦＭ：Anti-Ferromagnetic）層（ピンニング層）と、強磁性のピンド層と、薄いトンネルバリア層と、強磁性のフリー層と、キャップ層とが下部電極の上に順次形成された、いわゆるボトム型スピンバルブ構造を有している。ＡＦＭ層は、自らの磁気モーメントがある一定方向に固定されたものであり、ピンド層の磁気モーメントを一定方向に保持するように機能する。ＭＲＡＭに搭載されるＭＴＪ素子では、フリー層としてＮｉＦｅ（ニッケル鉄）が好適に用いられる。ピンド層は、例えば、隣接する「ｙ」方向に磁化されたＡＦＭ層との交換結合によって「ｙ」方向に固定された磁気モーメントを有する。フリー層は、ピンド層の磁気モーメントに対して平行または反平行な磁気モーメントを有する。トンネルバリア層は、伝導電子の量子力学的トンネル効果によってトンネル電流が通過できる程度に厚みが薄いものである。フリー層の磁気モーメントは、外部磁場に応じて変化可能であり、フリー層とピンド層との磁気モーメントの相対的な配向こそが、トンネル電流ひいてはトンネル接合の抵抗を決定づける。センス電流が上部電極から下部電極へと積層方向に通過すると、フリー層の磁化とピンド層の磁化とが互いに平行な状態（「１」メモリ状態）の場合には低抵抗が検出され、それらの磁化が互いに反平行な状態（「０」メモリ状態）の場合には高抵抗が検出される。
【０００４】
読出動作時には、ＣＰＰ構造の場合、ＭＴＪ素子を上方から下方へとセンス電流が積層方向に流れ、ＭＲＡＭセルに格納された情報がＭＴＪ素子の磁化状態（抵抗レベル）が検出されることによって読み出される。一方、書込動作時には、ＭＴＪ素子の上方または下方で互いに交差するビット線およびワード線にそれぞれビット線電流およびワード線電流が流れることによって外部磁場が発生し、その結果フリー層の磁化状態が所定の状態に変化することにより、ＭＲＡＭセルに情報が書き込まれる。一方の導線（例えばビット線）は、フリー層の磁化容易軸に沿った磁場をもたらし、他方の導線（ワード線）は、フリー層の磁化困難軸に沿った磁場をもたらす。これらの導線の交差点は、ＭＴＪ素子の磁化反転のしきい値（スイッチング磁場）を超えるように設計されたピーク磁場を生成する。
【０００５】
ＭＴＪ素子が高い性能をもつかどうかは、「ｄＲ／Ｒ」として規定されるＭＲ比（抵抗変化率）の値が高いか否かで決まる。ここで、「Ｒ」はＭＴＪ素子の最小の電気抵抗値であり、「ｄＲ」は、フリー層の磁気状態を変化させたときに観測される電気抵抗の変化値である。ＴＭＲ比および抵抗値の均一性（ピンド層の磁化とフリー層の磁化とが平行であるときの抵抗値の共分散：Ｒｐ#cov）が高いことや、スイッチング磁場（Ｈｃ）が低いこと、磁歪（λｓ）が低いことは、従来のＭＲＡＭにおいて望ましいことであった。  スピントランスファートルク（ＳＴＴ）を利用したＭＴＪ素子を備えたＭＲＡＭ（ＳＴＴ−ＲＡＭ）では、高い磁歪（λｓ）と、高いＨｃとを有することが、より優れた熱安定性のための高い異方性をもたらす。このような結果は、以下の（ａ）〜（ｃ）によって成し遂げられる。
（ａ）フリー層の磁化およびそのスイッチング動作が十分に（適切に）制御されていること。
（ｂ）十分に制御され、大きな交換磁場および高い熱安定性を有するピンド層の磁化が十分に（適切に）制御されていること。
（ｃ）トンネルバリア層が十分な品質および完全性（integrity）を有すること。
接合抵抗Ｒと形成面積Ａとの積で表される面積抵抗ＲＡの特定値や、高い破壊電圧Ｖｂなどによって特徴づけられる良好なバリア特性を得るためには、反強磁性ピンニング層やピンド層における平滑かつ緻密な結晶成長によって促進される、ピンホールの無い均質なトンネルバリア層が必要である。磁化容易軸方向および磁化困難軸方向の双方における寸法が１μｍ以下の（すなわち、形成面積Ａが１μｍ2 以下の）ＭＴＪ素子においては、そのＲＡ値は、比較的小さく（例えば２０００Ω×μｍ2 未満）とすべきである。さもないと、接合抵抗Ｒが大きくなりすぎてしまうため、そのＭＴＪ素子と接続されるトランジスタとの整合性（トランジスタの比抵抗のマッチング）に支障を来すからである
【０００６】
ＭＲＡＭデバイスでは、電流線に書込電流を流すことで外部磁場（誘導磁場）を発生させ、その誘導磁場によってフリー層の磁気モーメントの方向をスイッチング（反転）させている。しかしながら、ＭＲＡＭセルのサイズを縮小するにつれ、その誘導磁場の発生による問題、すなわち、隣接するセルへの誤書込が生じ易くなってきている。したがって、超高密度のＭＲＡＭデバイスを製造するにあたっての重要な点は、半選択（選択対象ＭＲＡＭセルに隣接するＭＲＡＭセルへの誤書込）の問題を除去するために、大きな磁化反転マージン（読み出しマージン）を確保することである。このような背景により、スピントランスファー（スピントルク）デバイスと呼ばれる新しいタイプのデバイスが開発されている（例えば非特許文献１，２参照）。このスピントランスファートルク（ＳＴＴ）−ＲＡＭは、それまでのＭＲＡＭと比較して、次のような利点を有している。すなわち、半選択の問題による隣接するセルへの誤った書込動作を回避することができる。スピントランスファー効果は、強磁性層＼スペーサ層＼強磁性層という多層構造の、スピン依存電子伝導特性に起因するものである。スピン偏極電流が磁気多層構造の内部を、その積層方向に流れる際、強磁性層へ入射する電子のスピン角運動量（spin angular moment）がその強磁性層と非磁性スペーサ層との界面近傍において、その強磁性層の磁気モーメントと相互に作用する。この相互作用を通じて、電子の角運動量が強磁性層に移動することとなる。その結果、スピン偏極電流の電流密度が十分に高く、多層構造の寸法が小さければ、そのスピン偏極電流によって強磁性層の磁化方向をスイッチングすることができる。ＳＴＴ−ＲＡＭと従来のＭＲＡＭとの違いは、書込機構が異なるだけであり、読出機構は同じである。
【０００７】
従来のＭＲＡＭおよびＳＴＴ−ＲＡＭを９０ｎｍテクノロジーノードにおいて実現可能とするには、ＭＴＪ素子が、ＡｌＯxからなるトンネルバリア層とＮｉＦｅからなるフリー層とを有する従来のものよりも遙かに高いＴＭＲ比を発揮する必要がある。さらに、例えば１００ｎｍのゲート幅につき１００μＡを供給可能な一般的なＣＭＯＳトランジスタによって駆動するには、臨界電流密度Ｊｃを１０6 Ａ／ｃｍ2 未満とする必要がある。なお、９０ｎｍテクノロジーノードとは、線幅の最小値および隣接する線同士の間隔の最小値が９０ｎｍ以下となるようにパターニングを行う技術ノードである。スピントランスファー効果を利用したスイッチングを行うための臨界電流Ｉｃ［＝（Ｉｃ+＋Ｉｃ-Ｉ）／２］は、１８０ｎｍテクノロジーノードにおけるＭＴＪ素子（接合面積が０．２μｍ×０．４μｍのもの）では、数ｍＡである。臨界電流密度Ｊｃ（＝Ｉｃ／Ａ）は、数１０7 Ａ／ｃｍ2である。このような、スピントランスファー効果を引き起こすような高い臨界電流密度は、ＡｌＯx やＭｇＯなどからなる薄いトンネルバリア層を絶縁破壊する可能性がある。したがって、ＳＴＴ−ＲＡＭなどのギガビット規模の高密度デバイスにおいては、臨界電流Ｉｃ（および臨界電流密度Ｊｃ）が１桁以上低減されることが望ましい。ＭＴＪデバイスの電気的破壊（絶縁破壊）を回避するためであり、かつ、下方に配置されるＣＭＯＳトランジスタ（特定のメモリセルを選択する際のスイッチング電流を供給するもの）と適合させるためである。
【０００８】
あるＭＴＪセルに書き込み情報がある場合に、回路は、ＭＴＪセルが高抵抗状態または低抵抗状態のいずれであるのかを検出可能となっている。ＴＭＲ比の均一性およびＭＴＪ素子の絶対抵抗値は、ＭＲＡＭやＳＴＴ−ＲＡＭにおいて極めて重要である。読出動作においては、ＭＴＪ素子の抵抗の絶対値が、固定された抵抗状態のリファレンスセルと比較されるからである。言うまでもなく、読出プロセスは、アレイ中のＭＴＪセルの抵抗値のばらつきに起因する、いくつかの統計上の問題をもたらす。メモリブロック内の選択セルの抵抗値が大きなばらつきを示す場合（すなわち、共分散Ｒp#cov，Ｒap#covが大きい場合）、これらを参照セルと比較すると、信号のエラーが生じる可能性がある。良好な読み取り動作のマージンを確保するためには、ＴＭＲ／Ｒp#cov（またはＴＭＲ／Ｒap#cov）を、最小でも１２とする必要があり、好ましくは１５よりも大きく、最も好ましくは２０よりも大きくするとよい。
【０００９】
固有の臨界電流密度Ｊｃは、ＩＢＭ社のSlonczewskiによって以下の式（１）で表されることが示されている。
【００１０】
Ｊｃ＝２・ｅ・α・Ｍｓ・ｔＦ ・（Ｈａ＋Ｈｋ＋２・π・Ｍｓ）／（ｈ・η）  ……（１）
（ｅは電子電荷、αはギルバート減衰係数、Ｍｓはフリー層の飽和磁化、ｔＦはフリー層の膜厚、Ｈａは外部磁場、Ｈｋは異方性磁場、２・π・Ｍｓはフリー層の減磁場、ｈはプランク定数、ηはスピン偏極率である。）
【００１１】
強磁性層＼スペーサ層＼強磁性層という多層構造のＭＴＪ構造体において、スピン緩和距離が強磁性層の厚みよりも大幅に大きい場合、スピンの連続性が正確に維持され、すなわち、左右両方からの界面トルクの和がスピン電流の正味の大きさと等しくなる。
一方の側の強磁性層では磁化が固定されているので、他方の側の磁化は、以下の式（２）で表される面内トルク（in-plane）Ｔを受けることとなる。
【００１２】
Ｔ＝−｛ｈ・ＰL ・Ｊ0 ／（２・ｅ）｝・ｓｉｎθ  ……（２）
（ｈはプランク定数、ＰL はトンネル偏極因子、Ｊ0 は電流密度、ｅは電子電荷、θはトンネルバリア層を挟む強磁性層の磁化の相対角である。）
【００１３】
通常、フリー層の減磁場２・π・Ｍｓは、一軸異方性磁場Ｈｋおよび外部磁場Ｈａよりも大幅に大きいことから、外部磁場Ｈａや異方性磁界Ｈｋが臨界電流密度Ｊｃへ及ぼす影響は小さなものである。よって、式（１）は、以下の式（３）のように表現できる。
【００１４】
Ｊｃ〜α・Ｍｓ・Ｖ／（ｈ・η）  ……（３）
（Ｖは磁気ボリュームであり、それは熱の安定性を示す関数（Ｋｕ・Ｖ／ｋｂ・Ｔ）に関連するものである。そして、それは熱的に誘導された変動に対する磁化の安定性を支配するものである。Ｋｕは、磁気異方性エネルギーであり、ｋｂはボルツマン定数である。
【００１５】
その他、本出願に関する先行技術としては、以下のものが挙げられる。まず、非特許文献３には、ＣｏＦｅＢからなるピンド層およびフリー層と、ＲＦスパッタ法により形成されたのち３５０℃，１０ｋＯｅの条件下でアニールされたＭｇＯからなるトンネルバリア層を有するＭＴＪセルを備えた４ＫビットのＳＴＴ−ＲＡＭについて記載がなされている。ＭＴＪセルは、１００ｎｍ×１５０ｎｍの楕円形の平面形状を有している。トンネルバリア層は、面方位が（００１）のＭｇＯからなり、１ｎｍ（１０Å）未満の厚み、約２０Ω・μｍ2 の面積抵抗ＲＡを有している。ＭＴＪセルの固有の抵抗変化率ｄＲ／Ｒは１６０％であるが、読み取り動作中（０．１Ｖのバイアス電圧を印加した状態）では、抵抗変化率ｄＲ／Ｒは約９０％から１００％である。１０ｎｓのパルス幅を用いた場合でのスピン注入磁化反転に要する臨界電流密度Ｊｃは、およそ２．５×１０6Ａ／ｃｍ2 である。４Ｋビット回路における高抵抗状態から低抵抗状態への遷移時および低抵抗状態から高抵抗状態への遷移時に対する書き込み電圧分布は、良好な書き込みマージンを示している。低抵抗状態の抵抗値（Ｒp）および高抵抗状態の抵抗値（Ｒap）における抵抗分布は、約４％のばらつき（すなわち、共分散Ｒp#cov，Ｒap#covが４）を有している。したがって、読み出し動作の場合では、ＴＭＲ（０．１Ｖのバイアス）／Ｒp#covは、２０よりも大きい。
【００１６】
また、Ｈ．ＭｅｎｇおよびＪ．Ｗａｎｇは、例えば非特許文献４において、２種類のＭＴＪ素子を開示している。１つ目は、「Ｓｉ層＼ＳｉＯ2層＼下部電極＼Ｔａ層＼ＩｒＭｎ層＼ＣｏＦｅ層＼ＡｌＯx ＼フリー層＼Ｔａ層＼上部電極」で表される積層構造のＭＴＪ素子であり、フリー層として３ｎｍ（３０Å）厚のＣｏＦｅ層を用いるようにしたものである。２つ目は、「Ｓｉ層＼ＳｉＯ2層＼下部電極＼Ｔａ層＼ＣｏＦｅ層（２ｎｍ厚）＼ＦｅＳｉＯ層（３ｎｍ厚）＼ＣｏＦｅ層（１ｎｍ厚）＼ＡｌＯx 層＼ＣｏＦｅ層＼Ｒｕ層＼ＣｏＦｅ層＼ＩｒＭｎ層＼Ｔａ層＼上部電極」で表される積層構造のＭＴＪ素子である。このＭＴＪ素子では、複合フリー層として、ＦｅＳｉＯからなるナノ電流（ＮＣＣ：Nanocurrent）層を２つのＣｏＦｅ層の間に挟んでなる３層構造を採用している。１つ目のＭＴＪ素子におけるＲＡ値は４．２Ω・μｍ2 であり、ＴＭＲ比はおよそ１６．５％である。一方、２つ目のＭＴＪ素子におけるＲＡ値は７Ω・μｍ2 であり、ＴＭＲ比はおよそ１０％である。興味深いことに、２つ目のＭＴＪ素子における臨界電流密度Ｊｃは８×１０6Ａ／ｃｍ2 であり、１つ目のＭＴＪ素子の臨界電流密度Ｊｃ（２．４×１０7Ａ／ｃｍ2）ｃ0の値の３３％程度である。
【００１７】
また、Ｙ．Ｊｉａｎｇらは、例えば非特許文献５，６において、ナノピラーＣＰＰ−ＧＭＲ構造体における電流誘起磁化反転（ＣＩＭＳ：Current Induced Magnetization Switching）について開示している。
【００１８】
また、Ｔ．ｏｃｈｉａｉらは、シンセティック反強磁性フリー層を有するＣＰＰ−ＧＭＲナノピラーにおいては、シンセティック反強磁性フリー層における第１の強磁性層と第２の強磁性層との間の相対的な厚さに依存して、ＣＩＭＳが電流領域の一方の側でのみ観察されることを示している（例えば非特許文献７参照）。したがって、このようなシンセティック構造を有するフリー層を含む磁気抵抗効果素子は、ＳＴＴ−ＲＡＭには適していない。
【００１９】
また、Ｊ．Ｈａｙａｋａｗａらは、シンセティックフリー層（ＣｏＦｅＢ層＼Ｒｕ層＼ＣｏＦｅＢ層）を有するＭＴＪ素子の臨界電流密度Ｊｃ0は、単一のＣｏＦｅＢ層を有するＭＴＪ素子の臨界電流密度ＪＣ0と比較して、その３倍程度の大きさであることを教示している。
【００２０】
また、Ｎ．Ｃ．Emleyらは、［Ｃｏ（下部）＼Ｒｕ＼Ｃｏ（固定）］＼Ｃｕ＼ＣｏＦｅ（フリー）構造を有するＳｙＡＦ−ＣＰＰスピンバルブ（磁性ナノピラー）の抵抗変化率ｄＲ／Ｒは、Ｃｏ（固定）＼Ｃｕ＼ＣｏＦｅ（フリー）構造の単一のピンド層を有するスピンバルブのｄＲ／Ｒのわずか２分の１であることを教示している（例えば非特許文献８参照）。
【００２１】
また、Ｊ．Ｈａｙａｋａｗａらは、最大４５０％のｄＲ／Ｒを示す、４５０℃でアニールされた擬似スピンバルブ（ピンド層はＡＦＭ層による交換バイアスを与えられていない）について開示している（例えば非特許文献９参照）。標準的な交換バイアススピンバルブの場合では、３７５℃でアニールされたＭＴＪ素子のｄＲ／Ｒは最高で約３５０％である。エネルギー分散型Ｘ線分析によれば、３７５℃以上でのアニーリングは、交換バイアススピンバルブにおいて、ＩｒＭｎからなる反強磁性層から、ＭｇＯからなるトンネルバリア層、および強磁性層へのＭｎ原子の拡散を誘発することを示している。
【００２２】
また、特許文献１〜４では、ＭｇＯからなるトンネルバリア層の形成方法について開示している。
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】米国特許出願公開第２００７／０１４８７８６号明細書
【特許文献２】米国特許第６７７８３６３号明細書
【特許文献３】米国特許第７１２６２０２号明細書
【特許文献４】米国特許第７２７０８９６号明細書
【非特許文献】
【００２４】
【非特許文献１】J. Sloneczewski，“Current-driven excitation of magnetic multilayers”, J. Magn. Materials V 159, L1-L7 (1996)
【非特許文献２】J. Sloneczewski，“Current, torques, and polarization factors in magnetic tunnel junctions”，Physical Review B 71, 024411（2005年）
【非特許文献３】M. Hosomi et al. ，“A novel non-volatile memory with spin torque transfer magnetization switching: Spin-RAM”, 2005 IEDM, paper 19-1
【非特許文献４】H. Meng， J. Wang，“Composite free layer for high density magnetic random access memory with low spin transfer current”， APL Vol. 89、pp. 152509（2006年）
【非特許文献５】Y. Jiang，“Perpendicular giant magnetoresistance and magnetic switching properties of a single spin valve with a synthetic antiferromagnet as a free layer”，Phys. Rev. B、Vol. 68、p. 224426（2003年）
【非特許文献６】Y. Jiang，“ Effective reduction of critical current for current-induced magnetization switching by a Ru layer insertion in an exchange-biased spin valve”，PRL，V. 92，p. 167204（2004年）
【非特許文献７】T. Ochiai，“ Distinctive current induced magnetization switching in a current-perpendicular to plane giant magnetoresistance nanopillar with a synthetic antiferromagnetic free layer”，APL Vo. 86，p. 242506（2005年）
【非特許文献８】N.C. Emley，“ Reduction of spin transfer by synthetic antiferromagnets”，APL，V. 84，p. 4257（2004年）
【非特許文献９】J. Hayakawa，“ Effect of high annealing temperature on giant tunnel magnetoresistive ratio of CoFeB/MgO/CoFeB magnetic tunnel junctions”，Appl. Phys. Lett.，89，232510（2006年）
【発明の概要】
【発明が解決しようとする課題】
【００２５】
上述したように、従来、各種のＭＲＡＭおよびＳＴＴ−ＲＡＭの検討および開発がなされている。しかしながら、最近では、さらなる記録容量の向上と共に、高い動作安定性が求められるようになってきていることから、そのような要求に対応可能なＭＲＡＭおよびＳＴＴ−ＲＡＭの開発が急務である。特に、高いＴＭＲ比を確保しつつ、例えば１５を超える読出マージン（ＴＭＲ比）／（Ｒｐ#cov）および２×１０6 Ａ／ｃｍ2 を下回る臨界電流密度Ｊｃが望まれる。
【００２６】
本発明はかかる問題に鑑みてなされたもので、その第１の目的は、従来よりも固有の、および動作上のＴＭＲ比（ｄＲ／Ｒ）や、読出マージン（ＴＭＲ／Ｒｐ#cov）が著しく向上し、９０ｎｍテクノロジーノードに基づいたＭＲＡＭセルに好適なＭＴＪ素子を提供することにある。本発明の第２の目的は、ＳＴＴ−ＲＡＭに適用され、２×１０6 Ａ／ｃｍ2 を下回る臨界電流密度Ｊｃを有することでトンネルバリア層へ悪影響を与えることなくフリー層の磁化反転を容易に行うことが可能なＭＴＪ素子を提供することにある。また、本発明の第３の目的は、そのようなＭＴＪ素子を備えたＭＲＡＭおよびＳＴＴ−ＭＴＪ−ＲＡＭ、ならびにそれらの製造方法を提供することにある。
【課題を解決するための手段】
【００２７】
これらの目的は、以下のような第１〜第３の実施の形態において例示される構成よって達成される。
【００２８】
本発明の第１の実施の形態は、基体上にスピン注入（ＳＴＴ）ＲＡＭ構造体を設けるようにしたものである。ギガビット規模の高密度ＳＴＴ−ＲＡＭを実現するため、基体にはトランジスタが設けられており、そのトランジスタのドレイン電極と接する接続部を介して下部電極、ＭＴＪ素子、上部電極が順に積層されている。下部電極上に設けられたＭＴＪ素子は、例えばシード層、リファレンス層、トンネルバリア層、フリー層、およびキャップ層が下部電極の側から順に積層された多層構造であるボトム型スピンバルブ構造を有している。ＭＴＪ素子のリファレンス層は、フリー層と比較して形状異方性および保磁力（Ｈｃ）が大幅に大きく、フリー層の厚さの少なくとも２倍の厚さを有するとよい。また、トンネルバリア層は、ＲＡ値を最小限に抑えるため、自然酸化法により作られた結晶性のＭｇＯから構成されることが好ましい。トンネルバリア層の上層として、２つの軟磁性層の間に挟まれたＦｅＳｉＯ等のナノ電流路（ＮＣＣ）層から構成された複合体である、フリー層が設けられている。さらに、スピン散乱層として機能するように、ルテニウム（Ｒｕ）からなるキャップ層がフリー層の上に形成されている。さらに、キャップ層の上には、タンタル（Ｔａ）などからなるハードマスクが設けられる。
【００２９】
この実施の形態では、ＭＴＪ素子のｄＲ／Ｒの低下を防ぐため、リファレンス層はシンセティック反強磁性（ＳｙＡＦ）層ではない。リファレンス層は、Ｘ層＼Ｍ層で表すことができ、Ｘは、材料Ｍからなる上層の強磁性層において高い減衰定数を誘発する材料である。材料Ｘは、例えばテルビウム（Ｔｂ），ガドリニウム（Ｇｄ），白金（Ｐｔ），パラジウム（Ｐｄ），タンタル（Ｔａ），ハフニウム（Ｈｆ），オスミウム（Ｏｓ），ニオブ（Ｎｂ），ロジウム（Ｒｈ）またはルテニウム（Ｒｕ）などの遷移金属である。材料Ｍは、コバルト（Ｃｏ），鉄（Ｆｅ），ニッケル（Ｎｉ）および硼素（Ｂ）の単体、またはそれらの合金である。あるいは、リファレンス層は、Ｍ１層＼Ｘ層＼Ｍ２層で表される複合材とすることができ、Ｍ１層は下部リファレンス層、Ｘ層は、Ｍ１層およびＭ２層において高い減衰定数を誘起する中間挿入層、Ｍ２層は上部リファレンス層である。材料Ｍ１およびＭ２は、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）および硼素（Ｂ）の単体、またはそれらの合金である。リファレンス層およびトンネルバリア層は、ＭＴＪ素子の下部積層体（下部ペデスタル部）を構成するとともに、積層面に沿って第１の面積を有している。ＭＴＪ素子のその他の層は、その上部積層体を構成するとともに、積層面に沿って第２の面積を有している。第２の面積は、第１の面積よりも実質的に小さい。
【００３０】
本発明の第２の実施の形態は、ＭＴＪ素子が、下部電極の側からシード層と、ＳｙＡＦリファレンス層と、トンネルバリア層と、フリー層と、キャッピング層と、ハードマスクとを順に備えるものである。本実施の形態におけるＭＴＪ素子は、反強磁性層を含まず、シード層、ＳｙＡＦリファレンス層、およびトンネルバリア層が下部積層体（下部ペデスタル部）を構成している。ＭＴＪ素子の上部積層体は、フリー層、キャップ層、およびハードマスクからなり、下部積層体の第１の面積よりも実質的に小さい第２の面積を有している。ＳｙＡＦリファレンス層は、下部磁性層（第２のピンド層）と、中間非磁性結合層と、下部磁性層に対して反平行に結合し、高い減衰定数を有する上部磁性層（第１のピンド層）とを順に含む。
【００３１】
本発明の第３の実施の形態は、ＭＴＪ素子の上部が、下部と同じ形状および面積を有するものである。ここでは、ＳｙＡＦリファレンス層からの双極子磁場が大幅に減少している。したがって、ＭＴＪ素子の上部と下部との間の実質的な面積サイズの違いを有する必要はない。
【００３２】
上述した３つの実施の形態のＭＴＪ素子におけるすべての層は、スパッタ法またはイオンビーム蒸着（ＩＢＤ：Ion Beam Deposition）法を用いて形成することができる。トンネルバリア層は、マグネシウム（Ｍｇ）層に自然酸化処理を施すことによって作られたＭｇＯであることが好ましい。積層体のすべての層が蒸着されたのち、熱アニール処理によってリファレンス層の磁化容易軸方向を固定するとよい。さらに、第１のパターニングおよびエッチング連続処理が行われ、ＭＴＪ素子の上部積層体が作製される。そののち、第２のパターニング・エッチング連続処理により、下部積層体（下部ペデスタル部）が形成される。
【００３３】
さらに、例えば第１のフォトレジスト層がハードマスクの上に形成されるとともにパターン化されて、所定の平面形状に画定される。次に、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etch）処理により、第１のフォトレジスト層によって覆われていないハードマスクの一部がエッチングされる。この第１のフォトレジスト層が除去されたのち、第２のＲＩＥ処理により、ハードマスクによって保護されていないキャップ層とフリー層との一部が選択的にエッチングされる。さらに、窒化ケイ素からなる保護層が、露出したトンネルバリア層の表面と、フリー層、キャッピング層およびハードマスクを含む上部とを覆うように蒸着される。この保護層の上に第２のフォトレジスト層がコーティングされるとともにパターン化され、島状のアレイが形成される。島状の各アレイは、ＭＴＪ素子の下部積層体の所望とする面積および形状に対応する面積を有する。次に、第３のＲＩＥ処理により、第２のフォトレジスト層によって保護されていない領域のトンネルバリア層、リファレンス層、シード層、下部電極が選択的に除去される。第３のＲＩＥ処理が完了したのち、第２のフォトレジスト層が除去され、完成したＭＴＪ素子が現れる。保護層は、フリー層の酸化を防ぐために上部積層体の端面を覆うように残存させることが好ましい。
【００３４】
こののち、酸化ケイ素等の第２の誘電体層が、ＭＴＪ素子の上と、第１の誘電体層である周囲の基板とを覆うように成膜される。化学機械研磨（ＣＭＰ：Chemical Mechanical Polish）を用いて、ハードマスクを露出させるとともに、第２の誘電体層の表面がＭＴＪ素子の最上面と同一平面となるようにする。そして、その同一平面上にＭＴＪ素子の最上面と接するように導電層を成膜し、フォトリソグラフィ法に基づくパターニングおよびＲＩＥの連続処理によってビット線がハードマスクの上に形成される。
【発明の効果】
【００３５】
本発明のＭＴＪ素子およびその形成方法、ならびにＳＴＴ−ＲＡＭの製造方法によれば、複合フリー層が第１の強磁性層とＮＣＣ層と第２の強磁性層とを順に含むようにしたので、臨界電流密度を低減することができ、スピントランスファー効果を利用した磁化反転をより良好に行うことが可能となり、動作上の信頼性を向上させることができる。さらに、複合リファレンス層が、固定された磁化方向を有する磁性層と、その減衰定数を高める挿入層との２層構造を含むと共に複合フリー層よりも大きな占有面積を有し、複合フリー層の形状異方性および保磁力よりも大きな形状異方性および保磁力を有するようにしたので、複合リファレンス層における磁化方向が安定化し、動作上の信頼性をより向上させることができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施の形態としてのＳＴＴ−ＲＡＭを構成するメモリセルの概略構成を表す断面図である。
【図２】図１に示したＭＴＪ素子の概略構成を表す断面図である。
【図３】図１に示したメモリセルを製造する方法における一工程を表す断面図である。
【図４】図３に続く一工程を表す断面図である。
【図５】図４に続く一工程を表す断面図である。
【図６】図５に続く一工程を表す断面図および平面図である。
【図７】図６に続く一工程を表す断面図である。
【図８】本発明の第２の実施の形態としてのＳＴＴ−ＲＡＭに用いられるＭＴＪ素子の概略構成を表す断面図である。
【図９】本発明の第３の実施の形態としてのＳＴＴ−ＲＡＭに用いられるＭＴＪ素子の概略構成を表す断面図である。
【図１０】本発明の第４の実施の形態としてのＳＴＴ−ＲＡＭに用いられるＭＴＪ素子の概略構成を表す断面図である。
【発明を実施するための形態】
【００３７】
以下、本発明を実施するための形態（以下、単に実施の形態という。）について、図面を参照して詳細に説明する。なお、本明細書に添付した図面は例示にすぎず、本発明の範囲を限定するものではない。例えば、本実施の形態ではボトム型スピンバルブ構造を例示するが、当業者により理解されるように、本発明はトップ型スピンバルブ構造やデュアル型スピンバルブ構造をも含むものである。さらに、図面は、必ずしも一定の縮尺（比率）で描かれているものではなく、また、実際のデバイスのサイズと必ずしも一致するものでもない。
【００３８】
［第１の実施の形態］
図１は、本発明における第１の実施の形態としての、スピントランスファートルク（ＳＴＴ）を利用したランダムアクセスメモリ（ＳＴＴ−ＲＡＭ）を構成するメモリセル１の断面構成を表す概略図である。
【００３９】
メモリセル１は、フリー層（ここでは図示せず）を含むＭＴＪ素子（ＭＴＪナノ磁性体ピラー）１１と、そのフリー層の磁化反転を行うためのスイッチング電流を供給するトランジスタが設けられたｐ型半導体基板２（以下、単に基板２という。）とを備えている。メモリセル１は、さらに、トランジスタを構成するソース３，ドレイン４およびゲート５と、スタッド６を介してソース３と導通するワード線７と、スタッド８およびソース線９を介してドレイン４と導通する下部電極１０と、ビット線９とをそれぞれ備えている。
【００４０】
このＳＴＴ−ＲＡＭ構造では、例えば第１の階層において互いに平行に延在するワード線７が複数設けられると共に、その第１の階層とは異なる第２の階層において互いに平行に延在するビット線１２が複数設けられている。ワード線７とビット線１２とは、積層面と直交する方向から眺めた場合、互いに交差するように延在しており、ＭＴＪ素子１１は、複数のワード線７と複数のビット線１２との各交差点に１つずつ配置されている。
【００４１】
図２は、メモリセル１の要部であるＭＴＪ素子１１の近傍を拡大した断面図である。図２に示したように、ＭＴＪ素子１１は、厚み方向において下部電極１０とビット線１２との間に設けられており、その上面がビット線１２と接し、下面が下部電極１０と接している。
【００４２】
下部電極１０は、例えばシード層と導電層とキャップ層とが下から順に積層された多層構造となっている。この場合、シード層の構成材料としては、ニッケルクロム合金（ＮｉＣｒ）、タンタル（Ｔａ）あるいは窒化タンタル（ＴａＮ）が用いられる。導電層は、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）のほか、金（Ａｕ）、銅（Ｃｕ）もしくはα−Ｔａなどによって構成される。さらに、キャップ層としては、非晶質のタンタル（α−Ｔａ）層が好ましい。その上にＭＴＪ素子１１を形成するにあたり、そのＭＴＪ素子１１の各層の均質かつ緻密な結晶成長を促すように機能するからである。下部電極１０の具体例としては、例えばタンタル（Ｔａ）層とルテニウム（Ｒｕ）層とタンタル（Ｔａ）層との３層構造「Ｔａ＼Ｒｕ＼Ｔａ」が挙げられる。あるいは、下部電極１０は、タンタル（α−Ｔａ）からなる単一層としてもよい。その場合においても、下部電極１０の上に順次形成されるＭＴＪ素子１１の各層における均質かつ緻密な結晶成長が促進され、結果としてＭＴＪ素子１１のｄＲ／Ｒの向上に有利となる。下部電極１０は、例えばｘｙ平面内において矩形状の特定領域を占めるように区分され、ｚ方向に厚みを有する平板状をなしている。
【００４３】
ＭＴＪ素子１１は、下部電極１０の上に、下部積層体１１１と上部積層体１１２とが順に積層されたものである。下部積層体１１１は、下部電極１０の側から、シード層５１と、複合リファレンス磁性層３３（以下、単にリファレンス層３３という。）と、トンネルバリア層３４とを順に含んでいる。上部積層体１１２は、下部積層体１１１の側から、フリー層４０と、ルテニウム（Ｒｕ）からなるキャップ層３８と、ハードマスク３９とを順に含んでいる。上部積層体１１２は、積層面に沿った（ＸＹ平面に沿った）占有面積が下部積層体１１１よりも小さくなっている。下部積層体１１１は、例えば上部積層体１１２の４倍以上９倍以下の占有面積を有しているとよい。また、上部積層体１１２の端面は、絶縁性の保護膜４１によって覆われている。
【００４４】
シード層５１は、ＮｉＣｒ，ＮｉＦｅ，およびＮｉＦｅＣｒなどから構成することができる。シード層５１は、非晶質のタンタルからなる下部電極１０の上で成長した場合に、滑らかで高密度の（１１１）面の結晶面を有することとなる。その結果、シード層５１の上に形成されるＭＴＪ素子１１の他の層においても滑らかで緻密な結晶成長が促される。
【００４５】
リファレンス層３３は、材料Ｘからなる下層としての挿入層３３Ｃと、材料Ｍからなる上層としての磁性層３３Ａとから構成される２層構造「Ｘ層＼Ｍ層」を有する。磁性層３３Ａは、例えば４ｎｍ（４０Å）以上６ｎｍ（６０Å）以下の厚さを有し、その上面がトンネルバリア層３４と接している。この磁性層３３Ａは、反強磁性層を必要とすることなく、積層面内における磁化容易軸（Ｘ軸方向）に沿って固定された磁化方向を有する自己ピンド層である。磁性層３３Ａを構成する材料Ｍは、例えばコバルト（Ｃｏ），鉄（Ｆｅ），ニッケル（Ｎｉ）および硼素（Ｂ）の単体またはそれらの合金である。自己ピンド層に求められる条件は、保磁力Ｈｃおよび磁歪定数λｓが十分に高いこと、および減衰定数が高いことである。磁性層３３Ａは、例えば約５×１０-5の磁歪定数λｓを有するＣｏＦｅＢによって構成される。磁性層３３Ａは、「自己ピンド」状態を形成するのに十分に大きな保磁力Ｈｃを得るために、上部積層体１１２のフリー層４０の厚さの、少なくとも２倍の厚さを有することが好ましい。すなわち、磁性層３３Ａの磁気モーメントは、外部磁場に対して安定であるとともにフリー層４０の他の磁性層からの影響を受けて反転してしまうことのないとが必要となる。挿入層３３Ｃは、磁性層３３Ａにおける減衰定数を高めるように作用するものである。挿入層３３Ｃを構成する材料Ｘは、例えば、テルビウム（Ｔｂ），ガドリニウム（Ｇｄ），白金（Ｐｔ），パラジウム（Ｐｄ），タンタル（Ｔａ），ハフニウム（Ｈｆ），オスミウム（Ｏｓ），ニオブ（Ｎｂ），ロジウム（Ｒｈ）またはルテニウム（Ｒｕ）である。挿入層３３Ｃは、例えば１ｎｍ（１０Å）以上４ｎｍ（４０Å）以下の厚さを有し、好ましくは１ｎｍ（１０Å）以上２ｎｍ（２０Å）以下の厚さを有する。
【００４６】
リファレンス層３３における磁性層３３Ａの厚さは、複合フリー層４０の下部強磁性層３５の厚さと上部強磁性層３７の厚さとの合計よりも大きいことが好ましい。特に、磁性層３３Ａの厚さが下部強磁性層３５および上部強磁性層３７の合計の厚さの２倍〜４倍とすれば、リファレンス層３３において複合フリー層４０よりもはるかに大きな保磁力Ｈｃを有することとなり、「自己ピンド」された磁気的状態が強固に維持される。
【００４７】
また、反強磁性層がシード層５１とリファレンス層３３との間に配置されるような構成は、あまり好ましくない。これは、上述したJ. Hayakawaの文献によれば、原子スピンは反強磁性体の内部の反平行構造に並んでおり、反強磁性層の材料はＭＴＪ素子を通過する電流に対して高い減偏極作用を有し、これによりスピン注入ＭＴＪにおけるスピン注入効果が減少するからである。リファレンス層３３「自己ピンド」状態は、複合フリー層４０の形状異方性よりもはるかに大きな形状異方性に起因して得られる。この大きな形状異方性は、リファレンス層３３が、複合フリー層４０と比較して、「ｘ，ｙ」平面において大きな面積を有するとともに、ｚ軸方向に大幅に大きな厚さを有することによってもたらされる。シード層５１および挿入層３３Ｃは、リファレンス層３３において高い減衰定数を生じさせることができ、これによりリファレンス層３３Ａの「自己ピンド」状態がさらに安定化する。
【００４８】
トンネルバリア層３４は、酸化マグネシウム（ＭｇＯ）からなることが好ましい。
【００４９】
フリー層４０は、下部強磁性（ＦＭ１）層３５と、中間ナノ電流路（ＮＣＣ：Nanocurrent channel）層３６と、上部強磁性（ＦＭ２）層３７とが順に積層された複合体であり、トンネルバリア層３４の上に設けられている。下部強磁性層３５および上部強磁性層３７は、好ましくは、比較的低い磁気減衰定数を有するＣｏＦｅＢ，ＣｏＦｅ，Ｆｅ，ＦｅＢなどから構成され、その厚みが、リファレンス層３３よりも薄くなっている。ＮＣＣ層３６は、鉄（Ｆｅ），ニッケル（Ｎｉ），コバルト（Ｃｏ）もしくは硼素（Ｂ）の粒子を含むケイ素酸化物またはケイ素窒化物である。より具体的には、ＮＣＣ層３６は、ＲＳｉＯまたはＲＳｉＮからなる（但し、Ｒは、Ｆｅ，Ｃｏ，Ｎｉ，Ｂまたは他の金属元素である）。ＲＳｉＯおよびＲＳｉＮは、鉄などの（Ｓｉ）等の導電性粒子（Ｒ）が、酸化ケイ素（または窒化ケイ素）の絶縁体マトリックス中に形成され、隣接する下部強磁性層３５および上部強磁性層３７と磁気的かつ電気的に結合している複合材である。鉄などの導電性粒子（Ｒ）は、例えば下部強磁性層３５と上部強磁性層３７とを結ぶように伸びる柱状をなしている。高分解能透過型電子顕微鏡（ＨＲ−ＴＥＭ：High resolution transmission electron microscopy）を用いた測定結果によれば、ＦｅＳｉＯからなるＮＣＣ層３６は、トンネルバリア層３４と同様に平坦で滑らかな連続膜として成長することを示している。ここで、２つの磁性層（下部強磁性層３５および上部強磁性層３７）は、強磁性的に結合しており、よって同一方向の磁気モーメントを有している。例えば、下部強磁性層３５および上部強磁性層３７の磁化方向は、リファレンス層３３における磁性層３３Ａの磁化方向に対して平行または反平行となっている。
【００５０】
上記のように、フリー層４０は、例えば「ＦＭ１層＼ＦｅＳｉＯ層＼ＦＭ２層」という構造、または「ＦＭ１層＼ＦｅＳｉＮ層＼ＦＭ２層」という構造を取り得る。なお、ＦＭ１層は下部強磁性層３５を表し、ＦＭ２層は上部強磁性層３７を表す。この場合、例えば下部強磁性層３５を１ｎｍ（１０Å）以上１．５ｎｍ（１５Å）以下の厚さのＣｏＦｅＢ層とし、ＮＣＣ層３６を１ｎｍ（１０Å）以上１．５ｎｍ（１５Å）以下の厚さのＦｅＳｉＯ層とし、上部強磁性層３７を０．６ｎｍ（６Å）以上０．８ｎｍ（８Å）以下の厚さのＣｏＦｅＢ層とするとよい。ここで説明したフリー層４０では、スピン電流はＮＣＣ層３６の導電性粒子Ｒ（Ｓｉ）のみを通過し、これにより導電性磁性粒子における高電流密度がもたらされ、ナノ電流路層３６のＲ（Ｓｉ）粒子での磁化反転が誘発される。局所的な高電流密度によって生じた熱も、Ｒ（Ｓｉ）粒子における磁化反転に貢献し得る。ＮＣＣ層３６のＲ（Ｓｉ）粒子が磁化反転（逆転）可能であるとともにフリー層４０の下部強磁性層３５および上部強磁性層３７と結合していることから、ＣｏＦｅＢ等の磁性層３５，３７の磁化反転は、フリー層４０にＮＣＣ層３６が存在しない場合と比較してはるかに容易となる。
【００５１】
本実施の形態では、熱的安定性を向上させるため、最大で約５ａｔ％程度の少量の硼素（Ｂ）を下部強磁性層３５および上部強磁性層３７に添加するようにしてもよい。したがって、下部強磁性層３５および上部強磁性層３７は、ＦｅＢx（ｘは０以上５ａｔ％以下）で表すことができる。
【００５２】
フリー層４０を覆うキャップ層３８は、例えば０．５ｎｍ（５Å）以上１．５ｎｍ（１５Å）以下の厚みを有し、ルテニウム（Ｒｕ）によって構成されているとよい。そうすることにより、強力なスピン散乱作用を発現する。但し、３５０℃を超える温度でのアニール処理を行う場合には、０．５ｎｍ（５Å）以上１．０ｎｍ（１０Å）以下とすることが望ましい。なお、キャップ層３８の厚みをより大きくすることにより抵抗Ｒが上昇するので、ｄＲ／Ｒの低下を招いてしまうことに留意する必要がある。すなわち、ｄＲ／Ｒを向上させるとともに臨界電流密度Ｊｃを著しく低下させるため、キャップ層３８は薄いルテニウム層であることが望ましい。臨界電流密度Ｊｃの大幅な低下が生じる主たる理由は、ルテニウム層が偏極電流を効果的に反射させることにより強力なスピン散乱体として機能し、これにより下部強磁性層３５およびＮＣＣ層３６の間の界面と、ＮＣＣ層３６および上部強磁性層３７の間の界面とにおけるスピン蓄積が向上するためである。このスピン蓄積の向上により、フリー層４０の内部の偏極電流が増加する。その結果、さらなるスピントルクが生じ、フリー層４０の磁化に強く作用することとなる。
【００５３】
ＭＴＪ素子１１の最上層に位置するハードマスク３９は、例えばタンタル（Ｔａ），窒化タンタル（ＴａＮ），チタン（Ｔｉ）または窒化チタン（ＴｉＮ）によって構成されるとよい。ハードマスク３９は、製造過程における後続の処理工程が行われている最中にＭＴＪ素子１１の他の層が過剰に薄くなることを防止するために、十分な厚さを有している。例えば、後述する化学機械研磨（ＣＭＰ：Chemical Mechanical Polish）工程の際の、過剰な薄膜化によるＭＴＪ構造体の高さのばらつきがデバイスの性能を低下させ得ることは、よく知られている。
【００５４】
次に、以上のような構造のメモリセル１を含むＳＴＴ−ＲＡＭの製造方法を説明する。
【００５５】
まず、トランジスタが設けられた基板２に、スタッド６，８、ワード線７、ソース線９，下部電極１０などを順次形成したのち、下部電極１０上にＭＴＪ素子１１を形成する。なお、図３に示したように、ソース線９の周囲は、絶縁層３１によって充填するようにする。
【００５６】
ＭＴＪ素子１１の形成は以下のようにして行う。具体的には、図３に示したようにシード層５１，リファレンス層３３，トンネルバリア層３４，フリー層４０，キャップ層３８，ハードマスク３９を順に積層し、多層膜１１Ｚを形成する。ＭＴＪ素子１１は、下部電極１０と同じ成膜装置において形成することができる。例えば、アネルバ社製のＣ−７１００などの薄膜スパッタリング装置によって形成するとよい。この装置は、各々が５つのターゲットを有する３つの物理蒸着（ＰＶＤ：Physical Vapor Deposition）チャンバと、酸化チャンバと、スパッタエッチングチャンバとを有するものである。複数のＰＶＤチャンバのうちの少なくとも１つは、同時スパッタリングが可能なものである。スパッタ成膜プロセスにおいては、一般的にアルゴンガスを用い、ターゲットとして所定の金属または合金を用いる。下部電極１０、および多層膜１１Ｚの各層を、スパッタ装置の１回のポンプダウン後に全て形成することで、スループットを向上させることが望ましい。
【００５７】
トンネルバリア層３４を形成する際には、マグネシウム（Ｍｇ）のターゲットを用いたスパッタリングにより一旦、結晶質のマグネシウム層を（例えば０．６ｎｍ以上０．８ｎｍ以下の膜厚で）形成したのち、自然酸化を施すことにより結晶質を維持したままＭｇＯ層へ変化させる。これにより、ＭｇＯ層は、ばらつきの少ない（００１）結晶面を有することとなる。さらにそのＭｇＯ層上に０．３ｎｍ以上０．５ｎｍ以下の厚みで別のマグネシウム層をスパッタリングなどにより形成するとよい。自然酸化（ＮＯＸ）処理は、ＳＴＴ−ＲＡＭデバイスで所望とされる１０〜２０Ω・μｍ2の面積抵抗ＲＡを得る上では、ラジカル酸化（ＲＯＸ：Radical Oxidation）よりも好ましい。ラジカル酸化処理は、より高いＲＡ値となりやすい。トンネルバリア層３４は、下地となる滑らかなリファレンス層３３に起因して、優れた平滑さと均質性とを有するものとなる。また、自然酸化処理は、スパッタ成膜装置内の酸化チャンバで行われることが好ましい。その処理条件としては、例えば、圧力を１torr（１３３Ｐａ）とし、酸素流量を０．１から１．０（好ましくは１）標準リットル／分（ｓｌｍ：standard liters per minute）とし、処理時間を約１００から３００秒とする。
【００５８】
（００１）結晶面を有するＭｇＯからなるトンネルバリア層３４は、非常に高いｄＲ／Ｒをもたらすことが可能である。これは、トンネル電流が結晶性のＭｇＯからなるトンネルバリア層３４を通過する際に、強磁性電極における電子対称性が保存されるという、コヒーレントトンネリングに起因するためである。特に、フリー層４０における下部強磁性層３５および上部強磁性層３７がＣｏＦｅＢからなる場合には、ＣｏＦｅと比べていくらか高い固有の減衰定数を有することから、ＣｏＦｅからなる場合よりも高い偏極を示し、より高いｄＲ／Ｒが得られる。
【００５９】
多層膜１１Ｚを形成したのち、図４に示したように、フリー層４０、キャップ層３８およびハードマスク３９を選択的にパターニングすることにより、上部積層体１１２を形成すると共にトンネルバリア層３４の上面を露出させる。詳細には、まず、ハードマスク３９の上に第１のフォトレジスト層（図示せず）を形成し、所定形状にパターニングすることにより、第１のフォトレジストパターン（図示せず）を形成する。次いで、この第１のフォトレジストパターンをマスクとして利用した第１の反応性イオンエッチング（ＲＩＥ：Reactive Ion Etch）処理を行い、第１のフォトレジストパターンに覆われていない領域のハードマスク３９を除去する。そののち、第１のフォトレジストパターンを除去し、残存するハードマスク３９によって保護されていない領域のキャップ層３８およびフリー層４０を、第２のＲＩＥ処理により選択的にエッチングする。その結果、フリー層４０、キャップ層３８、ハードマスク３９からなり、幅Ｗ１１２を有する上部積層体１１２がトンネルバリア層３４の上に形成される。なお、上部積層体１１２を、スタッド８およびソース線９の上方に形成することにより、単位面積当たりに、より多くのＭＴＪ素子１１を形成可能となるので、より好ましい。
【００６０】
上部積層体１１２を形成したのち、図５に示したように、窒化ケイ素を用いて、保護膜４１を、上部積層体１１２の上面および端面と、その周囲のトンネルバリア層３４の上面とを覆うように成膜する。ここでは、上部積層体１１２の上面を覆う部分の厚さ、上部積層体１１２の端面を覆う部分の厚さ、およびトンネルバリア層３４の上面を覆う部分の厚さが全て実質的に均一となるように、保護膜４１を形成することが望ましい。保護膜４１は、物理蒸着（ＰＶＤ：Physical Vapor Deposition）などを用いて形成するとよい。
【００６１】
次いで、第２のフォトレジスト層（図示せず）を保護膜４１の上面を覆うように被覆したのち、それをパターニングすることにより第２のフォトレジストパターン（図示せず）を形成する。この第２のフォトレジストパターンは、最終的に形成される下部積層体１１１の、ＸＹ平面における形状に対応した形状を有する。この第２のフォトレジストパターンをマスクとして利用し、第３のＲＩＥ処理を行う。すなわち、この第２のフォトレジストパターンによって保護されていない領域の保護膜４１、トンネルバリア層３４、リファレンス層３３、シード層５１、および下部電極１０を選択的に除去する。下部電極１０は、ＸＹ平面においてリファレンス層３３と同じ形状を有することが望ましい。この第３のＲＩＥ処理は、第１の誘電体層３１に到達した時点で終了する。ここで、第３のＲＩＥ処理工程の後半において第２のフォトレジスト層をも除去すると共に、上部積層体１１２の上面およびトンネルバリア層３４の上面を覆う保護膜４１をもエッチングすることにより、上部積層体１１２の端面を覆う保護膜４１のみが残存することになる。これにより、製造過程のＭＴＪ素子１１が空気中に露出した場合であっても、フリー層４０の酸化を防止することが可能となる。以上の結果、図６（Ａ），６（Ｂ）に示したように、幅Ｗ１１１を有する下部積層体１１１と、幅Ｗ１１２を有する上部積層体１１２とからなるＭＴＪ素子１１が完成する。
【００６２】
ＭＴＪ素子１１を形成したのち、図７に示したように、下部積層体１１１および上部積層体１１２の周囲を埋めるように誘電体層４２を形成する。さらに、誘電体層４２とハードマスク３９とが共通平面を形成するように誘電体層４２を平坦化したのち、その共通平面に沿って延在すると共にハードマスク３９の上面と接するようにビット線１２を形成する。誘電体層４２は、酸化ケイ素、アルミナ、または他の絶縁材料によって形成することができる。ビット線１２は、銅（Ｃｕ），アルミニウム（Ａｌ）、またはそれらの合金等の導電性材料によって金属層を全面に亘って形成したのち、フォトレジストパターンの形成、およびエッチング処理との連続処理によりその金属層をパターン化することで形成することができる。
【００６３】
本実施の形態においては、マンガンを含む反強磁性層を有するＭＴＪ素子と比較して、より高温下でのアニール処理が可能となる。マンガンを含む場合、高温でのアニール処理を行うと、マンガンがトンネルバリア層へ拡散してしまい、ｄＲ／Ｒなどの磁気特性の劣化を招く。しかしながら、本実施の形態では、トンネルバリア層へ拡散するような元素を含まないので、例えば３７５℃程度の高温下でのアニール処理が可能である。これにより、リファレンス層３３の「自己ピンド」状態がより安定化し、さらに高いｄＲ／Ｒが実現されることとなる。アニール処理は、ＭＴＪ素子１１を構成する全ての層が成膜された後であって、上部積層体１１２および下部積層体１１１がパターン化される前に行われることが好ましい。例えば、図３に示した多層膜１１Ｚに対し、真空下において３３０℃から４００℃の温度に保ちつつ、５から１０ｋＯｅの磁場を１〜５時間に亘ってｘ軸（容易軸）に沿って印加するようにする。
【００６４】
このように、本実施の形態では、ＭＴＪ素子１１が、下部強磁性層３５とＮＣＣ層３６と上部強磁性層３７との３層構造からなるフリー層４０を有するようにしたので、臨界電流密度Ｊｃを最小限に抑えることができる。それにより、フリー層４０においてスピントランスファー効果を利用した磁化反転をより良好に行うことが可能となり、動作上の信頼性が向上する。さらに、リファレンス層３３が、固定された磁化方向を有する磁性層３３Ａと、その減衰定数を高める挿入層３３Ｃとの２層構造を含むと共に、フリー層４０よりも大きな占有面積を有し、フリー層４０の形状異方性および保磁力よりも大きな形状異方性および保磁力を有するようにしたので、リファレンス層３３における安定した自己ピンド状態が実現され、動作上の信頼性を高めることができる。また、トンネルバリア層３４を、自然酸化法によって形成された結晶性のＭｇＯからなるようにしたので、面積抵抗ＲＡをより低減することができる。さらに、フリー層４０とリファレンス層３３との間の双極子相互作用も最小限となるので、フリー層４０の磁化の反転性能が向上する。また、ＭＴＪ素子１１は、既存の装置を用いて容易に実施することができる。
【００６５】
［第２の実施の形態］
次に、本発明における第２の実施の形態としてのＳＴＴ−ＲＡＭについて説明する。このＳＴＴ−ＲＡＭは、ＭＴＪ素子１１の代わりに図８に示したＭＴＪ素子１１Ａを採用したことを除き、上記第１の実施の形態におけるＳＴＴ−ＲＡＭと同様の構造を有している。以下、図８を参照して、ＭＴＪ素子１１Ａについて説明する。図８は、ＭＴＪ素子１１Ａの断面構成を表している。
【００６６】
このＭＴＪ素子１１Ａは、上記第１の実施の形態のＭＴＪ素子１１に含まれるリファレンス層３３の代わりに、新たなリファレンス層４３を含むようにしたことを除き、他はＭＴＪ素子１１と同様の構成である。したがって、以下では、リファレンス層４３に関する説明を行い、他の構成要素に関する説明は省略する。
【００６７】
図８に示したように、リファレンス層４３は、下部磁性層３３Ｂと、挿入層３３Ｃと、上部磁性層３３Ｄとから作られた３層構造の複合体である。下部磁性層３３Ｂおよび上部磁性層３３Ｄは、例えばコバルト（Ｃｏ），鉄（Ｆｅ），ニッケル（Ｎｉ）および硼素（Ｂ）の単体、またはそれらの合金からなる。挿入層３３Ｃは、例えばテルビウム（Ｔｂ），ガドリニウム（Ｇｄ），白金（Ｐｔ），パラジウム（Ｐｄ），タンタル（Ｔａ），ハフニウム（Ｈｆ），オスミウム（Ｏｓ），ニオブ（Ｎｂ），ロジウム（Ｒｈ）またはルテニウム（Ｒｕ）からなる。下部磁性層３３Ｂは、シード層５１の上に設けられ、上部磁性層３３Ｄは、トンネルバリア層３４と接している。挿入層３３Ｃの厚さは２ｎｍ（２０Å）未満に保たれ、下部磁性層３３Ｂと上部磁性層３３Ｄとの間の強力な強磁性結合を可能としている。
【００６８】
このような本実施の形態においても、上記第１の実施の形態と同様の効果が得られる。
【００６９】
［第３の実施の形態］
次に、図９を参照して、本発明における第３の実施の形態としてのＳＴＴ−ＲＡＭに用いられるＭＴＪ素子１１Ｂについて説明する。図９は、ＭＴＪ素子１１Ｂの断面構成を表している。
【００７０】
このＭＴＪ素子１１Ｂは、上記第１の実施の形態のＭＴＪ素子１１に含まれるリファレンス層３３の代わりに、新たなリファレンス層５３を含むようにしたことを除き、他はＭＴＪ素子１１と同様の構成である。したがって、以下では、リファレンス層５３に関する説明を行い、他の構成要素に関する説明は省略する。
【００７１】
図９に示したように、リファレンス層５３は、シード層５１の側から下部磁性層（ＡＰ２層）３３Ｂと、結合層３３Ｅと、挿入層３３Ｃと、上部磁性層（ＡＰ１層）３３Ａとが順に積層されたシンセティック反強磁性（ＳｙＡＦ）構造を有している。挿入層３３Ｃは、結合層３３Ｅの上に形成され、上部磁性層３３Ａはトンネルバリア層３４と接している。下部磁性層３３Ｂおよび上部磁性層３３Ａは、コバルト（Ｃｏ），鉄（Ｆｅ），ニッケル（Ｎｉ）および硼素（Ｂ）の単体またはそれらの合金からなる。挿入層３３Ｃは、テルビウム（Ｔｂ），ガドリニウム（Ｇｄ），白金（Ｐｔ），パラジウム（Ｐｄ），タンタル（Ｔａ），ハフニウム（Ｈｆ），オスミウム（Ｏｓ），ニオブ（Ｎｂ），ロジウム（Ｒｈ）またはルテニウム（Ｒｕ）からなり、上部磁性層３３Ａにおける減衰定数を高めるように作用する。結合層３３Ｅは、例えばルテニウム（Ｒｕ），ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）などの非磁性材料からなり、０．７５ｎｍ（７．５Å）の厚さを有するとよい。結合層３３Ｅは、下部磁性層３３Ｂと上部磁性層３３Ａとの間の反強磁性結合を促進するものである。
【００７２】
本実施の形態では、上部磁性層３３Ａは、フリー層４０および下部磁性層３３Ｂよりも大幅に大きな形状異方性と保磁力Ｈｃとを有することによって、自己ピンドされた磁化を有している。この自己ピンニング効果は、第１に、上部磁性層２２Ａの厚さが、下部磁性層３３Ｂの厚さの少なくとも２倍の厚さであり、かつ、フリー層４０を構成する下部強磁性層３５および上部強磁性層３７の合計の厚さの少なくとも２倍であること、第２に、ＸＹ平面において下部積層体１１１が上部積層体１１２よりも大きな面積を有すること、によって得られる。例えば、下部積層体１１１の面積は、上部積層体１１２の面積の４倍から９倍程度の大きさであることが望ましい。この場合、上部磁性層３３Ａの双極子場は、リファレンス層３３における磁性層３３Ａ（図２）の双極子場よりも小さくなり得る。その結果、本実施の形態の上部磁性層３３Ａは、その厚さが第１の実施の形態のリファレンス層３３における磁性層３３Ａよりも４ｎｍ〜６ｎｍ程度薄く、面積が、第１の実施の形態のリファレンス層３３よりも小さくなり得る。上部磁性層３３Ａの厚さが、下部磁性層３３Ｂの厚さ（例えば３ｎｍから４ｎｍ）に近づくと、リファレンス層６３の面積は、フリー層４０および上部積層体１１２の面積と実質的に同一となる場合がある。挿入層３３Ｃの厚さは、好ましくは０．５ｎｍ以上１ｎｍ以下に保たれ、これにより、下部磁性層３３Ｂと上部磁性層３３Ａとの間の反強磁性結合がより強固に維持される。
【００７３】
このような本実施の形態においても、上記第１の実施の形態と同様の効果が得られる。
【００７４】
［第４の実施の形態］
次に、図１０を参照して、本発明における第３の実施の形態としてのＳＴＴ−ＲＡＭに用いられるＭＴＪ素子１１Ｃについて説明する。図１０は、ＭＴＪ素子１１Ｃの断面構成を表している。
【００７５】
このＭＴＪ素子１１Ｃは、上記第１の実施の形態のＭＴＪ素子１１に含まれるリファレンス層３３の代わりに、新たなＳｙＡＦリファレンス層６３を含むようにしたことを除き、他はＭＴＪ素子１１と同様の構成である。したがって、以下では、主にＳｙＡＦリファレンス層６３に関する説明を行い、他の構成要素に関する説明は適宜省略する。
【００７６】
図１０に示したように、ＳｙＡＦリファレンス層７３は、シード層５１の側から挿入層３３Ｃと、下部磁性層（ＡＰ２層）３３Ｂと、結合層３３Ｅと、上部磁性層（ＡＰ１層）３３Ａとが順に積層された４層構造を有している。下部磁性層３３Ｂおよび上部磁性層３３Ａは、例えばコバルト（Ｃｏ），鉄（Ｆｅ），ニッケル（Ｎｉ）および硼素（Ｂ）の単体またはそれらの合金からなる。挿入層３３Ｃは、例えばテルビウム（Ｔｂ），ガドリニウム（Ｇｄ），白金（Ｐｔ），パラジウム（Ｐｄ），タンタル（Ｔａ），ハフニウム（Ｈｆ），オスミウム（Ｏｓ），ニオブ（Ｎｂ），ロジウム（Ｒｈ）またはルテニウム（Ｒｕ）からなり、下部磁性層３３Ｂにおける減衰定数を高めるように機能する。結合層３３Ｅは、ルテニウム（Ｒｕ），ロジウム（Ｒｈ）またはイリジウム（Ｉｒ）からなり、下部磁性層３３Ｂと上部磁性層３３Ａとの間の反強磁性結合を促進するものである。
【００７７】
本実施の形態では、このようなＳｙＡＦリファレンス層６３を含むようにしたので、下部積層体１１１が、ＸＹ平面において上部積層体１１２の１倍〜１．２倍の面積を有するようにすることができる。その場合、リファレンス層７３における上部磁性層３３Ａを、その厚みが下部強磁性層３５および上部強磁性層３７の合計の厚みの２倍以上３倍以下となるように形成するとよい。
【実施例】
【００７８】
以下、本発明に関連する得いくつかの実験例を示し、考察を加える。
【００７９】
実験例１〜３は、以下の共通の構造を有している。
下部電極：「Ｔａ＼Ｒｕ（２０ｎｍ厚）＼α−Ｔａ（１０ｎｍ厚）」
シード層：「ＮｉＣｒ（４．５ｎｍ厚）」
ＡＦＭ層：「ＭｎＰｔ（１５ｎｍ厚）」
ＳｙＡＦピンド層：「Ｃｏ75 Ｆｅ25 （２．３ｎｍ厚）＼Ｒｕ7.5 （０．７５ｎｍ厚）＼Ｃｏ40 Ｆｅ40 Ｂ20 （１．５ｎｍ厚）＼Ｃｏ75 Ｆｅ25 （０．６ｎｍ厚）」
トンネルバリア層：「ＭｇＯ（ＮＯＸ）」
フリー層：「ＣｏＦｅＢ（１．４ｎｍ厚）＼ＦｅＳｉＯ（１．０ｎｍ厚）＼ＣｏＦｅＢ（０．６ｎｍ厚）」
キャップ層：「Ｒｕ（厚みは表１に記載）」
ハードマスク：「Ｔａ（３ｎｍ厚）＼Ｒｕ（１０ｎｍ厚）」
【００８０】
トンネルバリア層は、０．８ｎｍ厚の第１のマグネシウム層を形成したのち、それを自然酸化処理法によって酸化させてＭｇＯを生成し、さらに、そのＭｇＯを覆うように０．４ｎｍ厚の第２のマグネシウム層を形成することで得た。自然酸化処理法の処理条件については、処理時間を２００秒間，酸素供給量を０．６ＳＬＭとした。さらに、アニール処理については、３３０℃の温度下で１時間に亘って実施した。
【００８１】
実験例１〜３の各サンプルについて、ＣＩＰＴおよびＢ−Ｈ曲線に基づいて磁気特性の評価をおこなった。その結果を表１に示す。表１には、面積抵抗ＲＡ、抵抗変化率ｄＲ／Ｒ、フリー層の飽和磁化Ｂｓ（単位はｎＷｂ／（８in）2）、フリー層の保磁力Ｈｃ、フリー層の異方性磁場Ｈｋ、をそれぞれ示す。
【００８２】
【表１】
0005433284.tif 000002
【００８３】
表１に示したように、フリー層を覆うキャップ層の厚みが薄くなるほど、抵抗変化率ｄＲ／Ｒが向上することが確認された。
【００８４】
本発明の、ＡＦＭ層を有しないリファレンス層を含むＭＴＪ素子の場合には、成膜後アニール処理を、最高で４００℃を超える高温で行うことができることから、表１の実験例１よりもさらに高い抵抗変化率ｄＲ／Ｒを得ることができると見込まれる。
【００８５】
関連する実験として、表１に示した実験例３のサンプルと、フリー層として２ｎｍ厚のＣｏＦｅＢ層を用いるようにした実験例４のサンプルとについて高速測定を行った。ここでは、ＭＴＪ素子を、上部積層体と下部積層体とがほぼ同じ面積を有し、かつ、ほぼ垂直な側壁を有する１００ｎｍ×１５０ｎｍの楕円形状を有するものとした。その結果、温度Ｏ（Ｋ）における臨界電流密度Ｊｃ0が、ＣｏＦｅＢフリー層を有する実験例４のサンプルでは約７×１０6Ａ／ｃｍ2となり、実験例３のサンプルでは約２．５×１０6Ａ／ｃｍ2であることがわかった。したがって、単一のＣｏＦｅＢ層の代わりにＦｅＳｉＯからなるＮＣＣ層を有する複合フリー層を用いるようにしたことにより、臨界電流密度Ｊｃ0が６０％以上減少した。
【００８６】
本発明をその好適な実施の形態を参照して具体的に示し説明したが、当業者であれば、本発明の精神および範囲から逸脱することなく、形式的な変更および詳細な変更をなし得ることを理解するであろう。
【符号の説明】
【００８７】
１…メモリセル、２…基板、３…ソース、４…ドレイン、５…ゲート、６，８…スタッド、７…ワード線、９…ソース線、１０…下部電極、１１…ＭＴＪ素子、１１１…下部積層体、１１２…上部積層体、１２…ビット線、３３，４３，５３…リファレンス層、３３Ａ…磁性層、３３Ｂ…下部磁性層、３３Ｃ…挿入層、３３Ｄ…上部磁性層、３４…トンネルバリア層、３６…ＮＣＣ層、３８…キャップ層、４０…フリー層、４１…保護膜、５１…シード層、６３…ＳｙＡＦリファレンス層。
【図１】
0005433284.tif 000003
【図２】
0005433284.tif 000004
【図３】
0005433284.tif 000005
【図４】
0005433284.tif 000006
【図５】
0005433284.tif 000007
【図６】
0005433284.tif 000008
【図７】
0005433284.tif 000009
【図８】
0005433284.tif 000010
【図９】
0005433284.tif 000011
【図１０】
0005433284.tif 000012