(57)【特許請求の範囲】
【請求項１】
ｎ個の電子モジュール（１００）の製作方法であって、
ｎは１よりも大きい整数であり、１つのモジュールはＫ個の電子ダイ（５０）のスタックを含み、前記各ダイは、絶縁層（４）上に少なくとも１つの電子素子（１１）を備え、Ｋ個のダイは前記スタックの側面に位置する導体によって共に電気的に接続される方法において、
その製作方法が集合的であり、かつ
前記各ダイに対し、
Ａ１）シリコンを含む厚さがｅsである一つの薄い平らなウェーハ（１０）の上に一群の前記各ダイを製作するステップであって、該ウェーハは、１つの面上が、テスト端子と呼ばれる電気接続端子（２０）でカバーされ、そして次に、厚さがｅiの薄い前記絶縁層（４）を通じて前記テスト端子（２０）に接続される接続端子（２）を含む少なくとも１つのシリコンの電気素子（１１）を備えた前記絶縁層（４）でカバーされ、前記素子間の空間を満たす、厚さがｅrの絶縁樹脂（６）で前記素子がコーティングされ、そのとき、Ｌ１の幅とｅi＋ｅr＜Ｐ1＜ｅi＋ｅr＋ｅsであるような深さＰ１とを有する第１の溝（３０）により互いに分離され、前記素子の前記接続端子（２）が前記溝（３０）と同一平面のトラック（３）に接続されている、ステップ、
Ｂ１）前記素子側の面上に粘着性の支持体（４０）を堆積するステップ、
Ｃ１）前記テスト端子（２０）を露出するように、シリコンウェーハ（１０）を除去するステップ、
Ｄ１）前記テスト端子（２０）を経由して前記ウェーハの前記素子を電気的に試験し、そして有効な素子（１１´）及び／又は不良の素子をマーキングするステップ、及び
Ｅ１）ダイ（５０）を接着フィルム（４１）の上へ移動するステップであって、各ダイが、テスト端子（２０）及び少なくとも１つのトラック（３）に接続された有効な素子（１１´）と、絶縁樹脂（６）と、前記絶縁層（４）とを備え、前記ダイ同士が、前記有効な素子（１１´）の前記接続トラック（３）が同一平面にある、幅がＬ２の第２の溝（３１）によって分離されている、ステップ
からなる第１のステップと、
Ａ２）前記第２の溝（３１）を実質的に次々と上に重ねるように、第１ステップの後に得られたＫ個のロットを積み重ねて組み立てること、
Ｂ２）幅Ｌ３≧Ｌ２で、第３の溝（３２）を前記スタックの前記第２の溝の所に形成すること、及び
Ｃ２）前記ダイを前記第３の溝（３２）の壁の所で相互接続すること
からなる、第２ステップと
を含むことを特徴とする方法。
【請求項２】
Ｌ２＜Ｌ１であることを特徴とする請求項１に記載の方法。
【請求項３】
前記素子側の面に粘着性の支持体を堆積するステップに先立ち、前記素子を含む前記ウェーハのその面を表面仕上げによって薄くするステップを含むことを特徴とする、請求項１または２に記載の方法。
【請求項４】
ステップＣ２が：
−金属層（３３）を用いて前記第３の溝の前記壁を金属化するステップと、
−前記金属層にダイの相互接続のスキームを形成するステップと
からなるステップを含むことを特徴とする、請求項１〜３のいずれか一項に記載の方法。
【請求項５】
ステップＡ２の積み重ねが支持体（４２）の上で行われることを特徴とする、請求項１〜４に記載の方法。
【請求項６】
前記電子素子（１１）が能動素子又は受動素子、あるいはＭＥＭＳであることを特徴とする、請求項１〜５のいずれか一項に記載の方法。
【請求項７】
前記能動素子がチップであることを特徴とする請求項６に記載の方法。
【請求項８】
少なくとも１つの受動素子が前記ウェーハ（１０）内又は前記ウェーハ上に位置することを特徴とする、請求項１〜７のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の分野は３次元（３Ｄ）電子モジュールの製作の分野に関する。
【背景技術】
【０００２】
３次元電子モジュールは、ダイ間の接続を行なうために、スタックの面を用いて３次元で相互接続される電子ダイのスタックを含む。その一例が図１に示されているダイ５０は、一般に電気的接続要素２を有する１つ以上の能動又は受動素子１１を備え、素子は電気絶縁樹脂６の中にコーティングされる。素子の接続要素２は、電気絶縁基板４上の接続端子２’に接続される。電気絶縁基板４上における１つ以上の電気的に伝導するトラック３は、これらの素子を共に接続し、又はダイを共に電気的に接続する要素にそれらを接続する。ダイはスタックの側面、すなわちダイの縁７に位置する導体を経由して、共に電気的に接続される。
【０００３】
素子の端子２を基板の端子２’に接続するために幾つかの方法が存在する。
【０００４】
１つの方法は超音波を送ることによって、素子の端子を絶縁基板の端子に直接接続することにある。送られるエネルギーは接続される端子の数に比例する。多数の端子を有する素子に関して、接続に要するエネルギーは時に素子の破壊を生じる。このエネルギーを低減する１つの解決策は基板を加熱することにあり、それは送られた超音波エネルギーの幾分かをそのとき緩和及び吸収し、それによって接続を非常に困難にする。さらに、素子の膨張係数は基板の膨張係数と異なり典型的には４倍小さいため、約１５０℃で行われる重合による素子のコーティングの間に、基板は曲げられる傾向がある。
【０００５】
このように得られたダイは、３次元電子モジュールを得るために、それらが積み重ねられる前に不良の素子を有するダイを取り除くように、１つずつ電気的に試験される。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の主題は、不良の素子を含まない３次元モジュールを製作するために、これらの欠点を軽減することである。
【課題を解決するための手段】
【０００７】
本発明の原理は、集合的な電気的試験が行なわれることを可能にする一方で、接続ステップ及び／又は重合ステップの間の膨張差を避けるため、製作中に素子と基板の間の良好な材料の連続性を保つことである。このように、３次元電子モジュールを製作するための積み重ねステップは、有効な素子を有するダイのみを用いて行なわれる。
【０００８】
より正確には、本発明の主題はｎ個の電子モジュールの製作方法であって、ｎは１よりも大きい整数であり、１つのモジュールはＫ個の電子ダイのスタックを含み、ｉが１〜Ｋまで変化するダイｉは、絶縁基板上に少なくとも１つの電子素子を備え、Ｋ個のダイはスタックの側面に位置する導体によって共に電気的に接続される方法において、
その製作が集合的であり、かつ
各ダイｉに対し、
Ａ１）シリコンを含む厚さがe ｓである同一の薄い平らなウェーハの上に、一群のｎ個のダイｉを製作するステップであって、該ウェーハは、１つの面上が、テスト端子と呼ばれる電気接続端子でカバーされ、そして次に、絶縁基板を形成し、かつ厚さがe ｉの薄い電気絶縁層を通じてテスト端子に接続される接続端子を含む少なくとも１つのシリコンの電子素子を備えた前記絶縁層でカバーされ、素子間の空間を満たす、厚さがe ｒの絶縁樹脂で該素子がコーティングされ、そのとき、Ｌ１の幅とe ｉ＋e ｒ＜Ｐ１＜e ｉ＋e ｒ＋e ｓであるような深さＰ１とを有する第１の溝により互いに分離され、該素子の接続端子が溝と同一平面のトラックに接続されている、ステップ、
Ｂ１）素子側の面上に粘着性の支持体を堆積するステップ、
Ｃ１）テスト端子を露出するように、シリコンウェーハを除去するステップ、
Ｄ１）テスト端子を経由してウェーハの素子を電気的に試験し、そして有効な素子及び／又は不良の素子をマーキングするステップ、及び
Ｅ１）有効なダイを接着フィルムの上へ移動するステップであって、各ダイが、テスト端子に接続された有効な素子、絶縁樹脂、絶縁層、及び少なくとも１つのトラックを備え、ダイ同士が、有効な素子の接続トラックが同一平面にある、幅がＬ２の第２の溝によって分離されている、ステップ
からなる第１ステップと、
Ａ２）第２の溝を実質的に次々と上に重ねるように、第１ステップの後に得られたＫ個のロットを積み重ねて組立てること、
Ｂ２）幅Ｌ３≧Ｌ２で、第３の溝をスタックの第２の溝の所に形成すること、及び
Ｃ２）ダイを第３の溝の壁の所で相互接続すること
からなる、第２ステップと
を含むことを特徴とする。
【０００９】
この方法は、別のウェーハを有効な素子と共に再構成するため、ダイを集合的にウェーハ上で試験するように、ダイを絶縁することを可能にし、そしてこれらの溝において、より鋭い伝導トラック断面を得るように、これら第３の溝を十分広く作ることを可能にする。
【００１０】
本方法は従って、不良の素子を含まない３次元モジュールが集合的に製作されることを可能にする。
【００１１】
それは、素子側の面に粘着性の支持体を堆積するステップに先立ち、素子を含むウェーハのその面を表面仕上げによって薄くするステップを含むことが望ましい。
【００１２】
Ｌ２＜Ｌ１であることが望ましい。
【００１３】
本発明の１つの特徴によれば、ステップＡ２の積み重ねは支持体の上で行なわれ、それはメタライゼーション・ステップＣ２の後にｎ個の３次元電子モジュールを得るため、第３の溝の所でこの支持体を切り分けるステップを含む。
【００１４】
電子素子は能動素子又は受動素子、あるいはＭＥＭＳ（微小電気機械システム、Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）であってもよい。
【００１５】
本発明のその他の特徴及び利点は、制限されない例として与えられる以下の詳細説明を読み、添付図面を参照することにより明らかになるであろう。
【図面の簡単な説明】
【００１６】
【図１】既に説明されているが、先行技術による３次元モジュールの電子ダイの断面図を概略的に示す。
【図２】本発明による３次元モジュールの集合的製作方法の、第１ステップの断面図を概略的に示す。
【図３】本発明による方法の第２ステップ、すなわち素子の組立ての断面図を概略的に示す。
【図４】本発明による方法の第３ステップ、すなわち第１の溝の切り込みの断面図を概略的に示す。
【図５】本発明による方法の第４ステップ、すなわち表面仕上げの断面図を概略的に示す。
【図６】本発明による方法の第５ステップ、すなわちシリコンウェーハの化学的エッチングの断面図を概略的に示す。
【図７】本発明による方法の第６ステップ、すなわち素子の電気的試験の断面図を概略的に示す。
【図８】本発明による方法の第７ステップ、すなわち有効な素子のみを有する新たなウェーハの再構成の断面図を概略的に示す。
【図９】本発明による方法の第８ステップ、すなわち再構成されたウェーハのスタックの断面図を概略的に示す。
【図１０】本発明による方法の第９ステップ、すなわち第２の溝の切り込み断面図を概略的に示す。
【図１１】本発明による方法の第１０ステップ、すなわち第２の溝のメタライゼーションの断面図を概略的に示す。
【図１２】本発明による方法の第１１ステップ、すなわちｎ個のモジュールの側面のエッチングの断面図を概略的に示す。
【００１７】
１つの図から他の図にかけて、同じ要素は同一の参照番号によって識別される。
【発明を実施するための形態】
【００１８】
３次元電子モジュールはＫ個の電子ダイ５０を含む。ｉが１〜Ｋまで変化するダイｉは、絶縁基板４の上に少なくとも１つの電子素子１１を備える。素子は典型的には５０μｍ〜５００μｍの間の厚さを有する。素子はチップ（ダイオード、トランジスタ、集積回路等）のような能動素子、又はコンデンサのような従来の受動素子であってもよい。これはまた次のタイプ：センサ、アクチュエータ、スイッチ等の機能を備えた、用語ＭＥＭＳ（微小電気機械システム）により知られる、シリコン内にエッチングされた受動素子であってもよい。ＭＥＭＳはカバーで保護された空洞内に置かれる。
【００１９】
Ｋ個のダイはスタックの側面に位置する導体を通じて、共に電気的に接続される。Ｋは例えば４に等しいが、しかし通常は２〜１００の間で変化する。
【００２０】
本発明は有効な素子のみを有するｎ個のモジュール（ｎはそれらのサイズに応じ２〜１００の間にある）の製作に関し、この製作は集合的である。
【００２１】
それは同一のウェーハの上に、一群のｎ個のダイｉを製作するステップを含み、このステップはＫ回繰り返され、そして次にｎ個の３次元モジュールを得るためにダイを共に接続するように意図された、Ｋ個のウェーハを積み重ね、スタックの厚み内に溝を形成するステップを含む。
【００２２】
一群のｎ個のダイｉは、図２〜図８に関連して記述される幾つかの下位ステップの後に得られる。
【００２３】
シリコンを含む厚さがe ｓの薄い平らなウェーハ１０は、１つの面においてテスト端子と呼ばれる電気接続端子２０でカバーされ、次に絶縁基板４を形成する数μｍの厚さe ｉの薄い電気絶縁層でカバーされ、前記層は少なくともｎ個の電子シリコン素子１１を備え、接続端子２’に接続されているその接続端子２又は突出部は、前記絶縁層を通じてテスト端子に接続されている（図２及び３）。薄い絶縁層４は例えばフォトエッチング可能な絶縁樹脂で作られる。素子１１は能動面を基板に向けて、それらの突起部を溶かすことによる、又はスタッドバンピングによるフリップチップ法を用いて絶縁基板上に移される。このスタッドバンピング・プロセスは、金のワイヤ・ボンディングとして良く知られているサーモソニック法を用いて、金のボールを接合することにある。
【００２４】
素子１１は、該素子１１同士の間及び、素子１１と絶縁層４の間の空間を満たしている厚さe ｒの絶縁樹脂６内にコーティングされている（図３）。
【００２５】
厚さe ｉは典型的には５〜２０μｍの間にあり、e ｒは５０〜５００μｍの間にある。
【００２６】
ウェーハ１０の厚さのオーダーは数１００μｍである。受動素子は場合によっては既にウェーハ内でその上部において約１０〜２０μｍの深さにある。このウェーハ１０は一群のｎ個のダイｉを製作するための連続的な支持を確実にする。これは例えば約２５ｃｍの直径を有する円形のウェーハである。
【００２７】
各素子を電気的に試験するために、素子は次にＬ１の幅とe ｉ＋e ｒ＜Ｐ１＜e ｉ＋e ｒ＋e ｓであるような深さＰ１の、第１の溝３０により互いに分離される。絶縁樹脂６内へ切り込まれるこれらの溝は、例えば鋸挽きにより得られる（図４）。典型的には、Ｌ１は２５〜７５μｍ以内である。素子の接続端子２は、これらの溝３０と同一平面であるトラック３のような、素子の電気的相互接続要素に接続される。図において、トラックはテスト端子２０のレベルであるが、しかしそれらはまた接続端子２’のレベルでもあり得る。
【００２８】
望ましくは、本方法はさらに素子側におけるウェーハの不均一な表面仕上げにより、すなわち素子１１に対して及び場合によってはそれらをコーティングする樹脂６に対して同時に、非選択的に適用される表面仕上げにより、その素子を備えるウェーハを薄くすることにあるステップを含む。例えば研磨により行なわれるこの表面仕上げ作業は、図５において矢印で示される。一般的に、用語「ウェーハ」は、製作方法が進展すると共に得られる全体構造を意味する。この集合的な表面仕上げは第１の溝が作られる前に行なわれ得る。表面仕上げは機械的又は化学的研磨により行われる。その素子を伴うウェーハの厚さは従って減少する。
【００２９】
粘着性の支持体４０は素子１１側の、場合によっては表面仕上げされる面に堆積され、当初のシリコンウェーハ１０は、テスト端子２０を露出するように例えば化学的エッチングにより除去される（図６）。この粘着性の支持体は、例えば皮むきにより、何らの特別な処理なしに剥がされることができる、例えば一般にドラムスキンと呼ばれるポリ塩化ビニールのシートのような、粘着性のシートであってもよい。このシートは接着剤を重合させる熱処理とそれを除去するための酸化学処理とを要する、素子の接着結合の手間を省くことを可能にする。この段階の後で、ウェーハは約１００μｍ、より一般的には５０μｍ〜２００μｍの厚さを有する。
【００３０】
ウェーハの素子は次にテスト端子２０を用いて電気的に試験され、それらが有効か又は不良かどうかに従ってマーキングされる。本試験は図７において矢印で示される。このマーキングは単純に不良のダイを取り除くことにあり得る。用語「有効なダイ」は、テスト端子２０、及び少なくとも１つの伝導トラック３に接続される有効な素子１１’、樹脂６、ならびに絶縁層４を含む要素を意味する。このように、本試験は得られた各モジュールに対して個々によりもむしろ、集合的に行なわれる。
【００３１】
有効な試験されたダイはウェーハの粘着性支持体４０から取り外され、有効な素子１１’のみを有する「既知の良好なウェーハ」と呼ばれる第２のウェーハを再構成するために、上述のタイプの別の粘着性のフィルムのような、その他の基板４１上へ移される（図８）。ダイは単位面積あたり最大数量のダイを置くために、最小限のダイ間スペースを残すように基板４１上に移される。これらの分離スペースは幅Ｌ２の溝３１を形成し、ここで望ましくはＬ２＜Ｌ１であり、それに対して素子の接続端子２に接続されたトラック３は同一平面にある。これらの溝３１内に樹脂は堆積されない。
【００３２】
この一群のｎ個のダイ５０の集合的製作は、Ｋ個の既知の良好なウェーハを得るためにＫ回繰り返される。
【００３３】
図９〜図１２に関連して記述されている下位ステップを含む第２ステップは、各ロットの第２の溝３１を実質的に次々と上に重ねるように、図９においてＫ＝４で例示されている如く、第１ステップの後に得られたＫロットの既知の良好なウェーハを積み重ねることにある。ウェーハは例えば接着剤を用いて次々と上に積み重ねられる。望ましくは、スタックは厚さ約２５μｍの粘着性支持体４２又はドラムスキンの上に製作される。第２の溝は望ましくは、同じ寸法を有するが但し必須ではない。第３の溝３２は次に、トラック３がこれら第３の溝の壁と同一平面であるように、Ｌ２よりも大きくＬ１よりも小さい幅Ｌ３で、溝３１の真上にスタックの全体厚さに対して形成される（図１０）。これらの溝は、例えば鋸挽きにより得られる。
【００３４】
溝３２の横寸法Ｌ３は、一方でＫ個の既知の良好なウェーハを積み重ねるときに、あらゆるずれを補償するため、他方で素子の接続端子に接続されたトラック３が溝と同一平面であるように、Ｌ２よりも大きく、望ましくはＬ１よりも大きい。Ｌ３は例えば５０μｍ〜１００μｍの間である。
【００３５】
溝３２の壁は次に、穴の壁において終端となっている全てのトラックを短絡する、化学析出及び／又は電気化学析出、あるいは真空スパッタリングにより、金属層３３で金属化される（図１１）。場合によってはあり得る粘着性の支持体４２は、ｎ個の電子モジュールを得るように穴３２の延長先において切り込まれる。この切り込みは、例えば鋸挽きにより行なわれる。
【００３６】
例えばレーザによりｎ個のモジュールをエッチングするステップは、ダイの相互接続のスキームを形成するために、トラックのグループの絶縁を可能にする（図１２）。このステップの後に、その一例が図１２に示されているｎ個の３次元モジュール１００が得られる。このエッチングは集合的に行なわれることが有利である。このため、モジュールはこのエッチングの前に、直角により形成される２つの基準エッジに対して（例えばおよそ１００個）積み重ねられる。 
【図１】
0005433899.tif 000002
【図２】
0005433899.tif 000003
【図３】
0005433899.tif 000004
【図４】
0005433899.tif 000005
【図５】
0005433899.tif 000006
【図６】
0005433899.tif 000007
【図７】
0005433899.tif 000008
【図８】
0005433899.tif 000009
【図９】
0005433899.tif 000010
【図１０】
0005433899.tif 000011
【図１１】
0005433899.tif 000012
【図１２】
0005433899.tif 000013