(57)【特許請求の範囲】
【請求項１】
複数の磁気記憶素子と、
シールド配線と、
を備え、
前記複数の磁気記憶素子のそれぞれは、
第１導電層と、
第２導電層と、
前記第１導電層と前記第２導電層との間に設けられ前記第１導電層と電気的に接続された第１積層部であって、
主面を有し第１方向に磁化が固定された第１強磁性層と、
磁化の方向が第２方向に可変である第２強磁性層と、
前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
を含む第１積層部と、
前記第１積層部と前記第２導電層の間に設けられ前記第２導電層と電気的に接続された第２積層部であって、
前記主面に対して垂直な積層方向に沿って前記第１積層部と積層された第３磁性層であって、磁化の方向が第３方向に可変である第３強磁性層を含む第２積層部と、
を含む積層体と、
前記第２積層部の少なくとも一部の側面に対向し前記第１及び第２導電層と電気的に絶縁され電位が制御可能な導電性のシールドと、
を含み、前記シールドは、前記複数の磁気記憶素子の前記第２積層部の前記少なくとも一部どうしの間に配置され、
前記シールド配線は、前記シールドに電気的に接続され前記第１及び第２導電層と電気的に絶縁される不揮発性記憶装置。
【請求項２】
前記第２積層部は、前記第１積層部と前記第３強磁性層との間に設けられた第２非磁性層をさらに含む請求項１記載の不揮発性記憶装置。
【請求項３】
前記第２積層部は、
前記第３強磁性層と前記積層方向に積層され第４方向に磁化が固定された第４強磁性層と、
前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、
をさらに含む請求項１記載の不揮発性記憶装置。
【請求項４】
前記第１方向の前記積層方向に投影した成分の向きは、前記第４方向を前記積層方向に投影した成分の向きに対して逆である請求項３記載の不揮発性記憶装置。
【請求項５】
前記第１強磁性層、前記第２強磁性層及び前記第４強磁性層は、垂直磁化膜であり、
前記第３強磁性層は、面内磁化膜である請求項３または４に記載の不揮発性記憶装置。
【請求項６】
前記シールドは、磁性体を含む請求項１〜５のいずれか１つに記載の不揮発性記憶装置。
【請求項７】
前記積層体は、前記第１積層部と前記第２積層部との間に設けられた第３非磁性層をさらに含み、
前記第３非磁性層は、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、及び、バナジウム（Ｖ）よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも２つ以上の金属を含む合金を含むことを特徴とする請求項１〜６のいずれか１つに記載の不揮発性記憶装置。
【請求項８】
前記積層体は、前記第１積層部と前記第２積層部との間に設けられた第３非磁性層をさらに含み、
前記第３非磁性層は、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、及び、イリジウム（Ｉｒ）よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも２つ以上の金属を含む合金を含み、
前記第３非磁性層の厚さは、３ナノメートル以下であることを特徴とする請求項１〜６のいずれか１つに記載の不揮発性記憶装置。
【請求項９】
前記積層方向に対して垂直な平面で切断したときの前記第３強磁性層の断面形状の円相当直径は、３５ナノメートル以下であり、前記第３強磁性層の厚さは、０．５ナノメートル以上３．５ナノメートル以下であることを特徴とする請求項７または８に記載の不揮発性記憶装置。
【請求項１０】
前記シールドは、前記第１積層部の側面にさらに対向する請求項１〜９のいずれか１つに記載の不揮発性記憶装置。
【請求項１１】
前記複数の磁気記憶素子のいずれかの磁気記憶素子への情報の書き込み動作において、前記いずれかの磁気記憶素子に含まれる前記第３強磁性層は、高周波の電磁波を発生させる請求項１〜１０のいずれか１つに記載の不揮発性記憶装置。
【請求項１２】
前記いずれかの磁気記憶素子への情報の前記書き込み動作における、前記いずれかの磁気記憶素子に含まれる前記シールドの電位は、前記いずれかの磁気記憶素子に書き込まれた前記情報の読み出し動作における、前記いずれかの磁気記憶素子に含まれる前記シールドの電位とは異なる請求項１１記載の不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、不揮発性記憶装置に関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリ（ＭＲＡＭ:Magnetic Random Access Memory）において、トンネル磁気抵抗（ＴＭＲ:Tunneling Magneto Resistive）効果を示す強磁性トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）素子をデータ記憶部に用いる構成がある。この構成は、高速・大容量の不揮発記憶素子として注目を集めている。このような記憶素子において、誤動作を抑制することが望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２１３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、誤動作を抑制した不揮発性記憶装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、複数の磁気記憶素子と、シールド配線と、を備え不揮発性記憶装置が提供される。前記複数の磁気記憶素子のそれぞれは、第１導電層と、第２導電層と、前記第１導電層と前記第２導電層との間に設けられ前記第１導電層と電気的に接続された第１積層部であって、主面を有し第１方向に磁化が固定された第１強磁性層と、磁化の方向が第２方向に可変である第２強磁性層と、前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、を含む第１積層部と、前記第１積層部と前記第２導電層の間に設けられ前記第２導電層と電気的に接続された第２積層部であって、前記主面に対して垂直な積層方向に沿って前記第１積層部と積層された第３磁性層であって、磁化の方向が第３方向に可変である第３強磁性層を含む第２積層部と、を含む積層体と、前記第２積層部の少なくとも一部の側面に対向し前記第１及び第２導電層と電気的に絶縁され電位が制御可能な導電性のシールドと、を含む。前記シールドは、前記複数の磁気記憶素子の前記第２積層部の前記少なくとも一部どうしの間に配置される。前記シールド配線は、前記シールドに電気的に接続され前記第１及び第２導電層と電気的に絶縁される。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）及び図１（ｂ）は、第１の実施形態に係る磁気記憶素子を示す模式的断面図である
【図２】図２（ａ）及び図２（ｂ）は、磁化を示す模式図である。
【図３】図３（ａ）〜図３（ｄ）は、実施形態に係る磁気記憶素子の動作を示す模式図である。
【図４】図４（ａ）及び図４（ｂ）は、実施形態に係る磁気記憶素子の動作を示す模式図である。
【図５】図５（ａ）〜図５（ｈ）は、第１の実施形態に係る磁気記憶素子を示す模式的断面図である。
【図６】図６（ａ）〜図６（ｈ）は、第１の実施形態に係る磁気記憶素子を示す模式的断面図である。
【図７】図７（ａ）及び図７（ｂ）は、第２の実施形態に係る磁気記憶素子を示す模式的断面図である。
【図８】図８（ａ）〜図８（ｈ）は、第３の実施形態に係る磁気記憶素子を示す模式的断面図である。
【図９】図９（ａ）〜図９（ｄ）は、第３の実施形態に係る別の磁気記憶素子を示す模式的断面図である。
【図１０】図１０（ａ）〜図１０（ｈ）は、第４の実施形態に係る磁気記憶素子を示す模式的断面図である。
【図１１】図１１（ａ）〜図１１（ｈ）は、第５の実施形態に係る磁気記憶素子を示す模式的断面図である。
【図１２】図１２（ａ）〜図１２（ｈ）は、第６の実施形態に係る磁気記憶素子を示す模式的断面図である。
【図１３】第７の実施形態に係る磁気記憶素子を示す模式的断面図である。
【図１４】図１４（ａ）及び図１４（ｂ）は、第８の実施形態に係る不揮発性記憶装置を示す模式的断面図である。
【図１５】第８の実施形態に係る不揮発性記憶装置を示す模式的平面図である。
【図１６】図１６（ａ）〜図１６（ｃ）は、第８の実施形態に係る不揮発性記憶装置を示す模式的断面図である。
【図１７】図１７（ａ）及び図１７（ｂ）は、第８の実施形態に係る不揮発性記憶装置を示す模式的平面図である。
【図１８】第８の実施形態に係る別の不揮発性記憶装置を示す模式的平面図である。
【図１９】図１９（ａ）〜図１９（ｃ）は、第８の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。
【図２０】図２０（ａ）〜図２０（ｃ）は、第８の実施形態に係る別の不揮発性記憶装置を示す模式的平面図である。
【図２１】第８の実施形態に係る別の不揮発性記憶装置を示す模式的平面図である。
【図２２】図２２（ａ）〜図２２（ｃ）は、第８の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。
【図２３】図２３（ａ）〜図２３（ｃ）は、第８の実施形態に係る別の不揮発性記憶装置を示す模式的平面図である。
【図２４】図２４（ａ）及び図２４（ｂ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図２５】図２５（ａ）及び図２５（ｂ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図２６】図２６（ａ）及び図２６（ｂ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図２７】図２７（ａ）及び図２７（ｂ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図２８】図２８（ａ）及び図２８（ｂ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図２９】図２９（ａ）及び図２９（ｂ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図３０】図３０（ａ）及び図３０（ｂ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図３１】図３１（ａ）及び図３１（ｂ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図３２】図３２（ａ）及び図３２（ｂ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図３３】第８の実施形態に係る別の不揮発性記憶装置を示す模式的平面図である。
【図３４】図３４（ａ）〜図３４（ｃ）は、第８の実施形態に係る別の不揮発性記憶装置を示す模式的断面図である。
【図３５】図３５（ａ）及び図３５（ｂ）は、第８の実施形態に係る別の不揮発性記憶装置を示す模式的平面図である。
【図３６】図３６（ａ）〜３６（ｃ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図３７】図３７（ａ）〜３７（ｃ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図３８】図３８（ａ）〜３８（ｃ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図３９】図３９（ａ）〜３９（ｇ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図４０】図４０（ａ）〜４０（ｃ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図４１】図４１（ａ）〜４１（ｃ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図４２】図４２（ａ）〜４２（ｃ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図４３】図４３（ａ）〜４３（ｃ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図４４】図４４（ａ）〜４４（ｃ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図４５】図４５（ａ）〜４５（ｃ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図４６】図４６（ａ）〜４６（ｃ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図４７】図４７（ａ）〜４７（ｃ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【図４８】図４８（ａ）〜４８（ｃ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を示す工程順模式図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）  
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る磁気記憶素子の構成を例示する模式的断面図である。  
図１（ａ）に表したように、本実施形態に係る磁気記憶素子１１０は、積層体ＳＢ０と、シールド５１と、を含む。
【０００９】
積層体ＳＢ０は、第１積層部ＳＢ１と、第２積層部ＳＢ２と、を含む。  
第１積層部ＳＢ１は、第１強磁性層１０と、第２強磁性層２０と、第１非磁性層１０ｎと、を含む。  
第１強磁性層１０は、主面１０ａを有する。第１強磁性層１０の磁化は、第１方向に固定されている。第１方向は、例えば、主面１０ａに対して垂直な成分を有する。すなわち、例えば、第１方向は、主面１０ａに対して非平行である。
【００１０】
第２強磁性層２０の磁化の方向は、第２方向に可変である。第１非磁性層１０ｎは、第１強磁性層１０と第２強磁性層２０との間に設けられる。第１強磁性層１０、第１非磁性層１０ｎ及び第２強磁性層２０は、主面１０ａに対して垂直な方向（積層方向ＳＤ１）に積層されている。
【００１１】
本願明細書において、積層されている状態は、直接接して重ねられる状態の他に、間に他の要素が挿入されて重ねられる場合も含む。
【００１２】
積層方向ＳＤ１に対して平行な方向をＺ軸方向とする。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｘ軸とＺ軸とに対して垂直な軸をＹ軸とする。積層体ＳＢ０に含まれる層の膜面は、Ｘ−Ｙ平面に対して平行である。
【００１３】
第２積層部ＳＢ２は、積層方向ＳＤ１に沿って第１積層部ＳＢ１と積層される。第２積層部ＳＢ２は、第３強磁性層３０を含む。この例では、第２積層部ＳＢ２は、第４強磁性層４０と、第２非磁性層２０ｎと、をさらに含む。
【００１４】
第３強磁性層３０の磁化の方向は、第３方向に可変である。第４強磁性層４０は、第３強磁性層３０と積層方向ＳＤ１に積層される。第４強磁性層４０の磁化は、第４方向に固定されている。第２非磁性層２０ｎは、第３強磁性層３０と第４強磁性層４０との間に設けられる。
【００１５】
この例では、積層体ＳＢ０は、第３非磁性層３０ｎをさらに含む。第３非磁性層３０ｎは、第１積層部ＳＢ１と第２積層部ＳＢ２との間に設けられる。
【００１６】
この例では、磁気記憶素子１１０は、第１導電層８１と、第２導電層８２と、をさらに含む。第１導電層８１と第２導電層８２との間に第１積層部ＳＢ１が配置される。第１積層部ＳＢ１と第２導電層８２との間に第２積層部ＳＢ２が配置される。第１導電層８１は、第１積層部ＳＢ１に電気的に接続される。この例では、第１導電層８１は、第２強磁性層２０に電気的に接続されている。第２導電層８２は、第２積層部ＳＢ２に電気的に接続される。この例では、第２導電層８２は、第３強磁性層３０に電気的に接続されている。
第１導電層８１及び第２導電層８２は、磁気記憶素子１１０とは別と見なしても良い。
【００１７】
シールド５１は、第２積層部ＳＢ２の側面ＳＢＳ２に対向する。シールド５１は、導電性である。シールド５１の電位は、制御可能である。シールド５１には、例えば、シールド配線５１ｌの一端が電気的に接続される。シールド配線５１ｌの他端は、例えば、電気回路など（図示しない）に電気的に接続される。電気回路などにより、シールド５１の電位は、所定の電位に制御される。シールド５１の電位は、例えば、接地電位（アース電位）に設定される。または、シールド５１の電位は、電源電位などに設定される。シールド５１の電位は、固定的でも良く、時間的に変化しても良い。また、磁気記憶素子１１０の動作状態（例えば書き込み、消去、及び、読み出しなど）により、シールド５１の電位を変えても良い。
【００１８】
複数の磁気記憶素子１１０を用いて不揮発性記憶装置２１０を形成することができる。不揮発性記憶装置２１０においては、記憶密度を高めるために、複数の磁気記憶素子１１０どうしの距離が短く設定される。本実施形態に係る磁気記憶素子１１０（不揮発性記憶装置２１０）においては、シールド５１を設けることにより、第２積層部ＳＢ２から発生する高周波の電磁波（高周波磁界Ｈｒｆに伴う高周波電界Ｅｒｆ）が、隣の素子に与える影響を抑制できる。
【００１９】
実施形態に係る磁気記憶素子１１０（及び不揮発性記憶装置２１０）によれば、誤動作を抑制した磁気記憶素子及び不揮発性記憶装置が提供できる。
【００２０】
図１（ａ）に表したように、磁気記憶素子１１０は、保護層５２をさらに含む。保護層５２は、第２積層部ＳＢ２の側面ＳＢＳ２とシールド５１との間に設けられる。保護層５２は、絶縁性である。
【００２１】
図１（ｂ）に表したように、本実施形態に係る磁気記憶素子１１０ａ（不揮発性記憶装置２１０ａ）においては、シールド５１は、第２積層部ＳＢ２の側面ＳＢＳ２に対向することに加え、第１積層部ＳＢ１の側面ＳＢＳ１にさらに対向する。この例では、保護層５２は、第１積層部ＳＢ１の側面ＳＢＳ１とシールド５１との間にさらに設けられる。これ以外の構成は、磁気記憶素子１１０（不揮発性記憶装置２１０）と同様なので説明を省略する。磁気記憶素子１１０ａ（不揮発性記憶装置２１０ａ）においても、誤動作を抑制できる。
【００２２】
以下では、磁気記憶素子１１０の構成及び動作の例について説明する。以下の説明は、磁気記憶素子１１０ａに加え、実施形態に係る、後述する他の磁気記憶素子にも適用できる。
【００２３】
磁気記憶素子１１０においては、積層方向ＳＤ１に沿って第１積層部ＳＢ１及び第２積層部ＳＢ２に電流を流すことによりスピン偏極した電子を第２強磁性層２０に作用させ、且つ、第３強磁性層３０の磁化を歳差運動させることにより発生する磁場を第２強磁性層２０に作用させることにより、第２強磁性層２０の磁化の方向を電流の向きに応じた方向に決定可能である。
【００２４】
第１強磁性層１０は、例えば、第１の磁化固定層として機能する。第１強磁性層１０においては、例えば、磁化が膜面に対して略垂直方向に固定されている。例えば、第１強磁性層１０の磁化の第１方向は、膜面に対して略垂直方向である。第２強磁性層２０においては、例えば、磁化容易軸が膜面に対して略垂直方向である。例えば、第２強磁性層２０の磁化の第２方向は、膜面に対して略垂直方向である。第２強磁性層２０は、磁気記憶層として機能する。第１非磁性層１０ｎは、第１のスペーサ層として機能する。第１非磁性層１０ｎが絶縁材料に基づくトンネルバリア層である場合に、第１強磁性層１０、第１非磁性層１０ｎ及び第２強磁性層２０を含む第１積層部ＳＢ１は、例えば、ＭＴＪ（Magnetic Tunnel Junction）の構造を有する。
【００２５】
第３強磁性層３０は、磁化回転層として機能する。第３強磁性層３０においては、例えば、磁化容易軸が膜面に対して略平行方向である。例えば、第３強磁性層３０の磁化の方向が向くことができる第３方向は、例えば、膜面に対して略平行方向である。第４強磁性層４０は、例えば、第２の磁化固定層として機能する。第４強磁性層４０においては、例えば、磁化が膜面に対して略垂直方向に固定されている。例えば、第４強磁性層４０の磁化の第４方向は、膜面に対して略垂直方向である。第２非磁性層２０ｎは、第２のスペーサ層として機能する。
【００２６】
第１強磁性層１０、第２強磁性層２０及び第４強磁性層４０には、例えば、垂直磁化膜が用いられる。第３強磁性層３０には、例えば、面内磁化膜が用いられる。
【００２７】
図２（ａ）及び図２（ｂ）は、磁化を例示する模式図である。  
図２（ａ）は、垂直磁化膜における磁化を例示している。図２（ｂ）は、面内磁化膜における磁化を例示している。
【００２８】
図２（ａ）及び図２（ｂ）に表したように、積層方向ＳＤ１に対して垂直な１つの方向を面内方向ＳＤ２とする。面内方向ＳＤ２は、Ｘ−Ｙ平面内の方向である。磁化７２の面内磁化成分７２ｂは、磁化７２をＸ−Ｙ平面に投影した成分である。面内磁化成分７２ｂは、面内方向ＳＤ２に対して平行である。磁化７２の垂直磁化成分７２ａは、磁化７２をＺ軸方向に投影した成分である。垂直磁化成分７２ａは、積層方向ＳＤ１に対して平行である。
【００２９】
図２（ａ）に表したように、垂直磁化膜は、垂直磁化成分７２ａが、面内磁化成分７２ｂよりも大きい磁化状態を有する。垂直磁化膜において、磁化の方向が膜面に対して略垂直であることが動作特性上望ましい。
【００３０】
図２（ｂ）に表したように、面内磁化膜は、面内磁化成分７２ｂが、垂直磁化成分７２ａよりも大きい磁化状態を有する。面内磁化膜において、磁化の方向が膜面に対して略平行であることが動作特性上望ましい。
【００３１】
説明の便宜上、第１積層部ＳＢ１から第２積層部ＳＢ２に向かう方向を「上」または「上向き」と言う。第２積層部ＳＢ２から第１積層部ＳＢ１に向かう方向を「下」または「下向き」と言う。
【００３２】
既に説明したように、第１強磁性層１０の磁化は、第１方向に実質的に固定される。第４強磁性層４０の磁化は、第４方向に実質的に固定されている。
【００３３】
図１（ａ）に例示したように、磁気記憶素子１１０においては、第１方向は下向きであり、第４方向も下向きである。ただし、第１方向及び第４方向は種々の変形が可能である。例えば、第１方向が上向きであり、第４方向が上向きでも良い。
【００３４】
磁気記憶素子１１０において、例えば、第１導電層８１及び第２導電層８２を介して、第１積層部ＳＢ１及び第２積層部ＳＢ２に電子電流を流すことができる。電子電流は電子の流れである。上向きに電流が流れるときには、電子電流は下向きに流れる。
【００３５】
第２強磁性層２０は、データを記憶する役割をもつ。第２強磁性層２０の磁化は、比較的容易に反転可能である。第３強磁性層３０は、書き込み時に高周波磁場を発生させる役割をもつ。
【００３６】
膜面に対して垂直な方向に電子電流を流すと、磁界発生源の第３強磁性層３０における磁化が歳差運動する。これにより、回転磁界（高周波磁界Ｈｒｆ）が発生する。高周波磁界Ｈｒｆの周波数は、例えば約１ＧＨｚ〜６０ＧＨｚ程度である。高周波磁界Ｈｒｆは、第２強磁性層２０の磁化に対して垂直方向の成分（第２強磁性層２０の磁化困難軸の方向の成分）を有する。したがって、第３強磁性層３０から発生した高周波磁界Ｈｒｆの少なくとも一部は、第２強磁性層２０の磁化困難軸の方向に印加される。第３強磁性層３０から発生した高周波磁界Ｈｒｆが、第２強磁性層２０の磁化困難軸の方向に印加されると、第２強磁性層２０の磁化は非常に反転し易くなる。
【００３７】
磁気記憶素子１１０においては、電子電流を第１積層部ＳＢ１及び第２積層部ＳＢ２に流すことによって、第２強磁性層２０の磁化の方向を制御することができる。具体的には、電子電流の流れる向き（極性）を変えることで第２強磁性層２０の磁化の向きを反転させることができる。情報を記憶させる場合において、例えば、第２強磁性層２０の磁化の方向に応じて、「０」と「１」とがそれぞれ割り当てられる。
【００３８】
磁気記憶素子１１０における動作の具体例として、まず「書き込み」動作の例について説明する。
【００３９】
図３（ａ）〜図３（ｄ）は、実施形態に係る磁気記憶素子の動作を例示する模式図である。  
これらの図は、磁気記憶素子１１０における「書き込み」動作の際の第１積層部ＳＢ１の状態を例示している。これらの図では、第２積層部ＳＢ２、第１導電層８１、第２導電層８２及び第３非磁性層３０ｎは省略されている。
【００４０】
図３（ａ）は、第１強磁性層１０から第２強磁性層２０に向かって電子電流６０を流し始めた状態を例示している。図３（ｂ）は、第１強磁性層１０から第２強磁性層２０に向かって電子電流６０を流し終えた状態（磁化が反転した状態）を例示している。図３（ｃ）は、第２強磁性層２０から第１強磁性層１０に向かって電子電流６０を流し始めた状態を例示している。図３（ｄ）は、第２強磁性層２０から第１強磁性層１０に向かって電子電流６０を流し終えた状態（磁化が反転した状態）を例示している。図３（ｃ）及び図３（ｄ）は、図３（ａ）及び図３（ｂ）に示した場合に対して、電子電流６０の向きを反転させた場合に相当する。
【００４１】
書き込み動作においては、第１強磁性層１０の膜面及び第２強磁性層２０の膜面を横切るように電子電流６０を流して、第２強磁性層２０に対して書き込み動作が実施される。ここでは、第１非磁性層１０ｎを介した磁気抵抗効果が、ノーマルタイプである場合について説明する。
【００４２】
「ノーマルタイプ」の磁気抵抗効果においては、非磁性層の両側の磁性層の磁化どうしが互いに平行である時の電気抵抗は、反平行である時の電気抵抗よりも低い。ノーマルタイプの場合、第１非磁性層１０ｎを介した第１強磁性層１０と第２強磁性層２０との間の電気抵抗は、第１強磁性層１０の磁化が第２強磁性層２０の磁化に対して平行である時には、反平行である時よりも低い。
【００４３】
図３（ａ）に表したように、膜面に対して略垂直方向の磁化１２を有する第１強磁性層１０を通過した電子は、第１強磁性層１０の磁化１２と同じ方向のスピンをもつようになる。この電子が、第２強磁性層２０へ流れると、このスピンのもつ角運動量が第２強磁性層２０へ伝達され、第２強磁性層２０の磁化２２に作用する。すなわち、いわゆるスピントランスファトルクが働く。
【００４４】
これにより、図３（ｂ）に表したように、第２強磁性層２０の磁化２２は、第１強磁性層１０の磁化１２と同じ向きになる。この向きは、図３（ｂ）において上向きであり、例えば積層方向ＳＤ１に対して平行な１つの方向である。この向き（図３（ｂ）において上向き）の磁化２２を有する第２強磁性層２０の状態に、例えば「０」を割り当てる。
【００４５】
図３（ｃ）に表したように、第１非磁性層１０ｎを通過した電子のうちで、第１強磁性層１０の磁化１２と同じ向き（図３（ｃ）において上向き）のスピンをもった電子は、第１強磁性層１０を通過する。一方、第１強磁性層１０の磁化１２に対して逆向き（図３（ｃ）において下向き）のスピンをもった電子は、第１強磁性層１０と第１非磁性層１０ｎとの界面において反射される。この反射された電子のスピンの角運動量が第２強磁性層２０へ伝達され、第２強磁性層２０の磁化２２に作用する。
【００４６】
これにより、図３（ｄ）に表したように、第２強磁性層２０の磁化２２は、第１強磁性層１０の磁化１２に対して逆向き（図３（ｄ）において下向き）になる。すなわち、スピントランスファトルクが働く。この向き（図３（ｄ）おいて下向き）の磁化２２を有する第２強磁性層２０の状態に、例えば「１」を割り当てる。
【００４７】
このような作用に基づいて、第２強磁性層２０の異なる複数の状態のそれぞれに、「０」または「１」が適宜割り当てられる。これにより、磁気記憶素子１１１における「書き込み」が実施される。
【００４８】
一方、磁気抵抗効果が「リバースタイプ」の場合は、第１非磁性層１０ｎを介した第１強磁性層１０と第２強磁性層２０との間の電気抵抗は、第１強磁性層１０の磁化が第２強磁性層２０の磁化に対して平行である時には、反平行である時よりも高い。リバースタイプにおける「書き込み」動作は、ノーマルタイプの場合と同様である。
【００４９】
次に、「読み出し」動作の例について説明する。  
磁気記憶素子１１０における第２強磁性層２０の磁化の方向の検出は、例えば、磁気抵抗効果を利用して実施される。磁気抵抗効果においては、各層の磁化の相対的な向きにより電気抵抗が変わる。磁気抵抗効果を利用する場合、第１強磁性層１０と第２強磁性層２０との間にセンス電流を流し、磁気抵抗が測定される。センス電流の電流値は、書き込み時（記憶時）に流す電子電流６０に対応する電流値よりも小さい。
【００５０】
図４（ａ）及び図４（ｂ）は、実施形態に係る磁気記憶素子の動作を例示する模式図である。  
これらの図は、磁気記憶素子１１１における「読み出し」動作の際の第１積層部ＳＢ１の状態を例示している。これらの図では、第２積層部ＳＢ２、第１導電層８１、第２導電層８２及び第３非磁性層３０ｎは省略されている。
【００５１】
図４（ａ）は、第１強磁性層１０の磁化１２の方向が、第２強磁性層２０の磁化２２の方向と同じ場合を例示している。図４（ｂ）は、第１強磁性層１０の磁化１２の方向が、第２強磁性層２０の磁化２２の方と反平行（逆向き）である場合を例示している。
【００５２】
図４（ａ）及び図４（ｂ）に表したように、第１積層部ＳＢ１にセンス電流６１を流し、電気抵抗を検出する。  
ノーマルタイプの磁気抵抗効果においては、図４（ａ）の状態の抵抗は、図４（ｂ）の状態の抵抗よりも低い。リバースタイプの磁気抵抗効果においては、図４（ａ）の状態の抵抗は、図４（ｂ）の状態の抵抗よりも高い。
【００５３】
これらの抵抗が互いに異なる複数の状態のそれぞれに、それぞれ「０」と「１」とを対応づけることにより、２値データの記憶の読み出しが可能となる。なお、センス電流６１の向きは、図４（ａ）及び図４（ｂ）に例示した方向に対して逆向きでも良い。
【００５４】
上記のように、磁気記憶素子１１０において、第２積層部ＳＢ２は、磁界発生源として機能する。第１積層部ＳＢ１は、磁気記憶部として機能する。以下、第２積層部ＳＢ２を、磁界発生源、または、ＳＴＯ(Spin Torque Oscillator）と言う場合がある。一方、第１積層部ＳＢ１を、磁気記憶部、または、ＭＴＪと言う場合がある。
【００５５】
上記のように、ＭＴＪ素子の記憶層への書き込みが、スピントルク書き込み方式により行われる。本願発明者の検討によると、このような記憶素子において、複数の記憶素子の距離が近づくと誤動作が発生する場合があることが分かった。例えば、記憶素子に情報を書き込む際に、隣接する記憶素子に誤書き込みが発生する。
【００５６】
図１（ａ）及び図１（ｂ）に表したように、磁気記憶素子１１０において、第２積層部ＳＢ２において高周波磁界Ｈｒｆ及びそれに伴う高周波電界Ｅｒｆが発生する。もし、シールド５１を設けない場合は、この高周波磁界Ｈｒｆ及び高周波電界Ｅｒｆは、隣接した素子に到達する。本実施形態においては、シールド５１を設けることで、ビット間距離が近接した時に、第２積層部ＳＢ２から発生した高周波磁界Ｈｒｆ及び高周波電界Ｅｒｆが隣接ビットに作用することを抑制することができる。すなわち、誤動作を抑制した磁気記憶素子が提供できる。
【００５７】
本実施形態においては、シールド５１の電位は、所定の電位に設定されている。すなわち、浮遊電位ではない。
【００５８】
もし、シールド５１の電位が浮遊状態である場合は、第２積層部ＳＢ２から出てシールド５１に入った電界（電気力線）は、シールド５１から外に再び出る。これに対して、シールド５１の電位を所定の電位に設定することで、第２積層部ＳＢ２から出てシールド５１に入った電界（電気力線）は、シールド５１の外に出ることはない。すなわち、電気力線が終端される。
【００５９】
もし、シールド５１が浮遊電位である場合に、素子間で高周波電界Ｅｒｆをリークさせないためには、シールド５１の厚さを非常に厚くすることが必要であり、記憶素子の高密度化を妨げる。
【００６０】
これに対して、本実施形態においては、シールド５１の電位が所定の電位に設定されるため、シールド５１の厚さは薄くても良い。このように、実施形態によれば、誤動作を抑制した高記憶密度の磁気記憶素子を提供できる。
【００６１】
複数の磁気記憶素子が並べられた場合において、シールド５１により、隣の磁気記憶素子からの漏洩磁界の高周波成分が、第１積層部ＳＢ１及び第２積層部ＳＢ２の動作に影響を与えることが抑制される。これにより、回転磁界を発生させるために必要となる電流注入量を抑えることができる。また、第１積層部ＳＢ１から発生した高周波の漏洩磁界が、隣の磁気記憶素子に作用することを抑制することができる。その結果、複数の磁気記憶素子どうしを近接して配置することができ、集積度を向上することができる。
【００６２】
磁気記憶素子１１０（及び磁気記憶素子１１０ａ）においては、第２強磁性層２０、第１非磁性層１０ｎ、第１強磁性層１０、第３非磁性層３０ｎ、第４強磁性層４０、第２非磁性層２０ｎ及び第３強磁性層３０が、この順に積層される。実施形態は、これに限らず、積層構成において種々の変形が可能である。
【００６３】
図５（ａ）〜図５（ｈ）は、第１の実施形態に係る磁気記憶素子の構成を例示する模式的断面図である。  
図５（ａ）〜図５（ｄ）に表したように、本実施形態に係る磁気記憶素子１１１ａ〜１１１ｄにおいては、第２強磁性層２０の磁化の方向（第２方向）は、積層方向ＳＤ１に対して実質的に平行である。
【００６４】
磁気記憶素子１１１ａ及び１１１ｂにおいては、第１強磁性層１０の磁化の方向（第１方向）、及び、第４強磁性層１０の磁化の方向（第４方向）は、積層方向ＳＤ１に対して実質的に平行である。磁気記憶素子１１１ａにおいては、第３強磁性層３０の磁化の方向（第３方向）は、積層方向ＳＤ１に対して実質的に垂直である。この構成は、磁気記憶素子１１０の構成と同じである。磁気記憶素子１１１ｂにおいては、第３方向は、積層方向ＳＤ１に対して実質的に平行である。
【００６５】
磁気記憶素子１１１ｃ及び１１１ｄにおいては、第１方向及び第４方向が、積層方向ＳＤ１に対して実質的に垂直である。磁気記憶素子１１１ｃにおいては、第３方向は、積層方向ＳＤ１に対して実質的に垂直である。磁気記憶素子１１１ｄにおいては、第３方向は、積層方向ＳＤ１に対して実質的に平行である。
【００６６】
図５（ｅ）〜図５（ｈ）に表したように、本実施形態に係る磁気記憶素子１１１ｅ〜１１１ｈにおいては、第２強磁性層２０の磁化の方向（第２方向）は、積層方向ＳＤ１に対して実質的に垂直である。
【００６７】
磁気記憶素子１１１ｅ及び１１１ｆにおいては、第１方向及び第４方向は、積層方向ＳＤ１に対して実質的に平行である。磁気記憶素子１１１ｅにおいては、第３方向は、積層方向ＳＤ１に対して実質的に垂直である。磁気記憶素子１１１ｆにおいては、第３方向は、積層方向ＳＤ１に対して実質的に平行である。
【００６８】
磁気記憶素子１１１ｇ及び１１１ｈにおいては、第１方向及び第４方向が、積層方向ＳＤ１に対して実質的に垂直である。磁気記憶素子１１１ｇにおいては、第３方向は、積層方向ＳＤ１に対して実質的に垂直である。磁気記憶素子１１１ｈにおいては、第３方向は、積層方向ＳＤ１に対して実質的に平行である。
【００６９】
図６（ａ）〜図６（ｈ）は、第１の実施形態に係る磁気記憶素子の構成を例示する模式的断面図である。  
図６（ａ）〜図６（ｄ）に表したように、本実施形態に係る磁気記憶素子１１２ａ〜１１２ｄにおいては、第２積層部ＳＢ２は、第３強磁性層３０と、第２非磁性層２０ｎと、を含む。すなわち、第４強磁性層４０が設けられていない。第２非磁性層２０ｎは、第１積層部ＳＢ１と第３強磁性層３０との間に設けられる。
【００７０】
磁気記憶素子１１２ａ及び１１２ｂにおいては、第１強磁性層１０の磁化の方向（第１方向）は、積層方向ＳＤ１に対して実質的に平行である。磁気記憶素子１１２ａにおいては、第３強磁性層３０の磁化の方向（第３方向）は、積層方向ＳＤ１に対して実質的に垂直である。磁気記憶素子１１２ｂにおいては、第３方向は、積層方向ＳＤ１に対して実質的に平行である。
【００７１】
磁気記憶素子１１２ｃ及び１１２ｄにおいては、第１方向は、積層方向ＳＤ１に対して実質的に垂直である。磁気記憶素子１１２ｃにおいては、第３方向は、積層方向ＳＤ１に対して実質的に垂直である。磁気記憶素子１１２ｄにおいては、第３方向は、積層方向ＳＤ１に対して実質的に平行である。
【００７２】
図６（ｅ）〜図６（ｈ）に表したように、本実施形態に係る磁気記憶素子１１２ｅ〜１１２ｈにおいては、第２積層部ＳＢ２は、第３強磁性層３０を含む。すなわち、第２非磁性層２０ｎ及び第４強磁性層４０が設けられていない。
【００７３】
磁気記憶素子１１２ｅ及び１１２ｆにおいては、第１強磁性層１０の磁化の方向（第１方向）は、積層方向ＳＤ１に対して実質的に平行である。磁気記憶素子１１２ｅにおいては、第３強磁性層３０の磁化の方向（第３方向）は、積層方向ＳＤ１に対して実質的に垂直である。磁気記憶素子１１２ｆにおいては、第３方向は、積層方向ＳＤ１に対して実質的に平行である。
【００７４】
磁気記憶素子１１２ｇ及び１１２ｈにおいては、第１方向は、積層方向ＳＤ１に対して実質的に垂直である。磁気記憶素子１１２ｇにおいては、第３方向は、積層方向ＳＤ１に対して実質的に垂直である。磁気記憶素子１１２ｈにおいては、第３方向は、積層方向ＳＤ１に対して実質的に平行である。  
磁気記憶素子１１２ｅ〜１１２ｈにおいては、第４強磁性層４０の機能を第１強磁性層１０が果たす。
【００７５】
磁気記憶素子１１１ａ〜１１１ｈ及び１１２ａ〜１１２ｈにおいては、第１方向の向きは、第４方向の向きと同じである。これらの磁気記憶素子において第１方向の向き及び第４方向の向きは、上向きでも良く、下向きでも良い。また、図５（ｅ）〜図５（ｈ）及び図６（ｅ）〜図６（ｈ）における上下を逆転しても良く、左右を逆転しても良い。
【００７６】
磁気記憶素子１１１ａ〜１１１ｈ及び１１２ａ〜１１２ｈにおいてもシールド５１を設けることで、誤動作を抑制した磁気記憶素子が提供できる。
【００７７】
以下、磁気記憶素子１１０の各層の構成の例について説明する。以下の説明は、磁気記憶素子１１０ａ、１１１ａ〜１１１ｈ及び１１２ａ〜１１２ｈを含め、実施形態に係る任意の磁気記憶素子に適用できる。
【００７８】
第１強磁性層１０及び第２強磁性層２０には、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む金属材料を用いることが好ましい。さらに、上記の群から選択された少なくともいずれかと、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの金属を含む合金を用いることができる。
【００７９】
第１強磁性層１０及び第２強磁性層２０において、含まれる磁性材料の組成や熱処理により特性を調整することができる。また、第１強磁性層１０及び第２強磁性層２０には、ＴｂＦｅＣｏ及びＧｄＦｅＣｏなどの希土類−遷移金属のアモルファス合金を用いることができる。第１強磁性層１０及び第２強磁性層２０には、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いることができる。Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、Ｎｉ／Ｃｕ等は、下地層との組み合わせで垂直磁化膜となる。膜の結晶配向方向を制御することで、Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、Ｎｉ／Ｃｕ等を、第１強磁性層１０及び第２強磁性層２０に用いることができる。
【００８０】
第１非磁性層１０ｎには、非磁性トンネルバリア層として機能する絶縁材料を用いることができる。具体的には、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）及び鉄（Ｆｅ）よりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物又は弗化物を用いることができる。
【００８１】
第１非磁性層１０ｎには、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｔａ−Ｏ、Ａｌ−Ｚｒ−Ｏ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ３、ＡｌＬａＯ３、Ａｌ−Ｎ−Ｏ、Ｓｉ−Ｎ−Ｏ等を用いることができる。第１非磁性層１０ｎには、例えば、非磁性半導体（ＺｎＯｘ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯｘ、Ｚｎ、Ｔｅ、または、それらに遷移金属がドープされたもの）などを用いることができる。
【００８２】
第１非磁性層１０ｎの厚さは、約０．２ナノメートル（ｎｍ）以上２．０ｎｍ程度の範囲の値とすることが望ましい。これにより、例えば、絶縁膜の均一性を確保しつつ、抵抗が過度に高くなることが抑制される。
【００８３】
第３強磁性層３０には、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む磁性金属を用いることができる。
【００８４】
第２非磁性層２０ｎには、例えば、非磁性トンネルバリア層及び非磁性金属層のいずれかを用いることができる。
【００８５】
非磁性トンネルバリア層には、例えば、絶縁材料が用いられる。具体的には、非磁性トンネルバリア層には、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）及び鉄（Ｆｅ）よりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物又は弗化物を用いることができる。非磁性トンネルバリア層には、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｔａ−Ｏ、Ａｌ−Ｚｒ−Ｏ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ３、ＡｌＬａＯ３、Ａｌ−Ｎ−Ｏ、及び、Ｓｉ−Ｎ−Ｏなどを用いることができる。
【００８６】
非磁性トンネルバリア層として、非磁性半導体（ＺｎＯｘ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯｘ、Ｚｎ、Ｔｅ、または、それらに遷移金属がドープされたもの）などを用いることができる。
【００８７】
非磁性トンネルバリア層を第２非磁性層２０ｎとして用いる場合、第２非磁性層２０ｎの厚さは、約０．２ｎｍ以上２．０ｎｍ程度の範囲の値とすることが望ましい。非磁性トンネルバリア層を第２非磁性層２０ｎとして用いる場合において、第２非磁性層２０ｎの厚さは、第１非磁性層１０ｎよりも薄くすること好ましい。これにより、磁気記憶素子へ同一電圧を印加した時の書き込み電流が、抵抗が増大することによって減少することが、抑制できる。
【００８８】
第２非磁性層２０ｎに用いられる非磁性金属層には、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）及びビスマス（Ｂｉ）よりなる群から選択されたいずれかの非磁性金属、または、上記の群から選択された少なくともいずれか２つ以上の非磁性金属を含む合金を用いることができる。第２非磁性層２０ｎの厚さは、１．５ｎｍ以上、２０ｎｍ以下とすることが望ましい。これにより、磁性層間で層間結合せず、かつ、伝導電子のスピン偏極状態が非磁性金属層を通過する際に失われることが抑制される。
【００８９】
第４強磁性層４０には、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む金属材料を用いることが好ましい。さらに、これらと、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの元素と、を含む合金を用いることができる。
【００９０】
第４強磁性層４０において、含まれる磁性材料の組成や熱処理により特性を調整することができる。第４強磁性層４０には、ＴｂＦｅＣｏ、ＧｄＦｅＣｏなどの希土類−遷移金属のアモルファス合金を用いることができる。第４強磁性層４０には、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いることができる。Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、Ｎｉ／Ｃｕ等は、下地層との組み合わせで垂直磁化膜となる。膜の結晶配向方向を制御することで、Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ及びＮｉ／Ｃｕ等を第４強磁性層４０に用いることができる。
【００９１】
第３非磁性層３０ｎには、非磁性金属層が用いられる。  
第３非磁性層３０ｎに用いられる非磁性金属層には、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）、イリジウム（Ｉｒ）及びオスミウム（Ｏｓ）よりなる群から選択された少なくともいずれかの非磁性金属、または、上記の群から選択された２つ以上の非磁性金属を含む合金を含むことができる。さらに、第３非磁性層３０ｎに用いられる非磁性金属層には、上記の群から選択された少なくともいずれかの元素を含む、導電性窒化物、導電性酸化物及び導電性弗化物のいずれかを用いることができる。例えば、第３非磁性層３０ｎには、ＴｉＮ及びＴａＮなどを用いることができる。さらに、これらの材料の膜を積層させた積層膜を用いても良い。第３非磁性層３０ｎには、例えば、Ｔｉ膜／Ｒｕ膜／Ｔｉ膜の積層膜などを用いることができる。
【００９２】
第３非磁性層３０ｎには、銅（Ｃｕ）などのスピン拡散長が長い材料、または、ルテニウム（Ｒｕ）などのスピン拡散長が短い材料を用いることができる。スピン偏極した電子が挿入される効果を消去したい場合には、ルテニウム（Ｒｕ）などのスピン拡散長が短い材料を、第３非磁性層３０ｎに用いることが望ましい。
【００９３】
第１導電層８１及び第２導電層８２には、導電性の磁性材料または導電性の非磁性材料が用いられる。導電性の磁性材料の例としては、第３強磁性層３０及び第４強磁性層４０に用いられる材料と同様の材料を挙げることができる。
【００９４】
第１導電層８１及び第２導電層８２に用いられる導電性の非磁性材料には、金（Ａｕ）、銅（Ｃｕ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）及びアルミニウム（Ａｌ）よりなる群から選択されたいずれかの金属、または、上記の群から選択された２つ以上の金属を含む合金を用いることができる。さらに、第１導電層８１及び第２導電層８２に用いられる導電性の非磁性材料には、上記の群から選択された少なくともいずれかの元素を含む、導電性窒化物、導電性酸化物及び導電性弗化物のいずれかを用いることができる。
【００９５】
さらに、第１導電層８１及び第２導電層８２に用いられる導電性の非磁性材料には、カーボンナノチューブ、カーボンナノワイヤ及びグラフェン等の材料を用いることができる。
【００９６】
後述するように、第１導電層８１及び第２導電層８２の少なくともいずれかに、トランジスタが直接または間接に接続される場合がある。このときには、第１導電層８１及び第２導電層８２の上記の少なくともいずれかには、例えば、そのトランジスタのソース部またはドレイン部が用いられても良い。また、このときには、第１導電層８１及び第２導電層８２の上記の少なくともいずれかには、例えば、そのトランジスタのソース部またはドレイン部に接続されるコンタクト部が用いられても良い。
【００９７】
既に説明したように、Ｚ軸方向に沿ってみたときの第１積層部ＳＢ１及び第２積層部ＳＢ２の形状は任意である。例えば、Ｚ軸方向に沿ってみたときの第１積層部ＳＢ１及び第２積層部ＳＢ２の形状（膜面に対して平行な面で切断した形状）は、円形、楕円形、扁平円、四角形及六角形などの３つ以上の角を有する多角形、及び、丸い角を有する多角形のいずれかの形状を有することができる。
【００９８】
本願発明者は、マイクロマグネティクスの計算により、第３強磁性層３０の直径が、３５ｎｍよりも大きくなると、磁化が回転運動する際にボルテックス（還流磁区）を形成することを見出した。すなわち、第３強磁性層３０の断面形状の円相当直径を３５ｎｍ以下とし、厚さを０．５ｎｍ以上３．５ｎｍ以下とすることで、磁化が回転運動する際のボルテックス形成を抑制しつつ、均一な磁界を第２強磁性層２０に作用させて磁化回転をアシストすることができる。すなわち、第２強磁性層２０の位置で磁化の反転が早まる十分な磁界強度が得られる。
【００９９】
第３強磁性層３０の横断面形状（積層方向ＳＤ１に対して垂直な平面で切断したときの断面形状）の円相当直径をＲ（ｎｍ）、「Ｒ」の半分の値をｒ（＝Ｒ／２）（ｎｍ）、層厚をｔ（ｎｍ）とするとき、ｒ＜０．４１９ｔ２−２．８６ｔ＋１９．８の関係式を満たすサイズとすることが望ましい。
【０１００】
本願明細書において、「円相当直径」とは、対象とする平面形状の面積と同じ面積を有する円を想定し、その円の直径をいうものとする。例えば、第３強磁性層３０の横断面形状が円形の場合、「Ｒ」は直径を意味する。第３強磁性層３０の横断面形状が楕円の場合、「Ｒ」は、その楕円の面積と同じ面積を有する円の直径を意味する。第３強磁性層３０の横断面形状が多角形の場合、「Ｒ」は、その多角形の面積と同じ面積を有する円の直径を意味する。第３の強磁性層３０の横断面形状は、Ｒを直径とする円形であることが好ましい。これにより、第３強磁性層３０の磁化が面直方向の成分をもって一斉に歳差運動をして、第２強磁性層２０に対して回転磁界がかかる。
【０１０１】
シールド５１には、金（Ａｕ）、銅（Ｃｕ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）、バナジウム（Ｖ）、ジルコニウム（Ｚｎ）、マグネシウム（Ｍｇ）、シリコン（Ｓｉ）及びアルミニウム（Ａｌ）よりなる群から選択されたいずれかの金属、または、上記の群から選択された２つ以上の金属を含む合金を用いることができる。
【０１０２】
保護層５２には、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）及び鉄（Ｆｅ）よりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物または弗化物を用いることができる。
【０１０３】
第１の実施形態に係る磁気記憶素子の製作方法の例について説明する。以下では、磁気記憶素子１１０ａの製造方法の例について説明する。
【０１０４】
ウェーハ上に下部電極（図示せず）を形成した後、そのウェーハを超高真空スパッタ装置内に配置する。次に、下部電極上に、Ｔａ＼Ｒｕ層（電極とのコンタクト層、兼ストッパー層）、ＦｅＰｄ＼ＣｏＦｅＢ層（第２強磁性層２０）、ＭｇＯ層（第１非磁性層１０ｎ）、ＣｏＦｅＢ＼ＦｅＰｔ層（第１強磁性層１０）、Ｒｕ（キャップ層）をこの順に積層させる。ここで、磁場中でアニールすることによって、ＦｅＰｄ＼ＣｏＦｅＢ層とＣｏＦｅＢ＼ＦｅＰｔ層との膜面垂直方向の磁気異方性の強さを調節することもできる。
【０１０５】
次に、ＥＢレジストを塗布してＥＢ露光を行い、直径２０ｎｍのレジストマスクを形成する。イオンミリングによってレジストで被覆されていない部分を、ストッパ層を兼ねた下部電極上のＴａ層が露出するまで削る。
【０１０６】
次に、ウェーハを超高真空スパッタ装置内に配置して、Ｒｕ層（第３非磁性層３０ｎ）を積層させる。
【０１０７】
加工体の全面にレジストを塗布し、このレジストを第３非磁性層３０ｎの位置にレジストが被覆される部分ができるように、ステッパ露光装置を用いてパターニングする。イオンミリングによってレジストで被覆されていない部分を削る。絶縁埋め込みすべくＳｉＯ２膜を成膜した後、レジストをリフトオフする。
【０１０８】
次に、ウェーハを超高真空スパッタ装置内に配置して、ＦｅＰｔ＼ＣｏＦｅＢ＼Ｃｕ＼Ｐｙ層（磁界発生源）、及び、その上にＴａ層（電極とのコンタクト層）をこの順に積層させる。
【０１０９】
次に、ＥＢレジストを塗布してＥＢ露光を行い、直径２０ｎｍのレジストマスクを形成する。イオンミリングによってレジストで被覆されていない部分を削る。続いて、保護層５２としてＳｉＮ層を形成した後、シールド５１として機能するＣｕ層を形成する。エッチバックにより、Ｃｕ層が磁気記憶素子の側壁に残るようにする。
【０１１０】
次に、磁気記憶素子を絶縁埋め込みすべくＳｉＯ２膜を成膜した後、ＣＭＰ等で平坦化した後、ＲＩＥ（Reactive Ion Etching)等で全面をエッチングすることで電極とのコンタクト層を露出させる。
【０１１１】
さらに、加工体の全面にレジストを塗布し、このレジストをビアの位置にレジストが被覆されない部分ができるように、ステッパ露光装置を用いてパターニングする。イオンミリングによってレジストで被覆されていない部分を削り、レジストを除去する。
【０１１２】
さらに、加工体の全面にレジストを塗布し、ビアと上部電極の位置にレジストが被覆されない部分ができるように、ステッパ露光装置を用いて、レジストをパターニングする。ビアと上部電極とに対応した開口をＣｕで埋め込み成膜し、レジストを除去する。上部電極には、図示しない配線を設けて電気的入出力ができるようにする。
【０１１３】
（第２の実施形態）  
図７（ａ）及び図７（ｂ）は、第２の実施形態に係る磁気記憶素子の構成を例示する模式的断面図である。  
図７（ａ）に表したように、本実施形態に係る磁気記憶素子１２０は、積層体ＳＢ０と、シールド５１ａと、を含む。積層体ＳＢ０は、第１積層部ＳＢ１と、第２積層部ＳＢ２と、を含む。シールド５１ａは、第２積層部ＳＢ２に対向する。  
図７（ｂ）に表したように、本実施形態に係る磁気記憶素子１２０ａにおいては、シールド５１ａは、第２積層部ＳＢ２の側面ＳＢＳ２に対向し、さらに、第１積層部ＳＢ１の側面ＳＢＳ１に対向する。
【０１１４】
本実施形態においては、シールド５１ａは、導電性の磁性体である。これ以外は、第１の実施形態と同様なので説明を省略する。
【０１１５】
この場合も、複数の磁気記憶素子１２０を用いて不揮発性記憶装置２２０を形成することができる。不揮発性記憶装置２２０において、もし、シールド５１を設けない場合は、複数の磁気記憶素子１２０が互いに近接すると、第２積層部ＳＢ２からの高周波磁界Ｈｒｆや、静磁界Ｈｄｃが、他の素子に悪影響を与えることがある。
【０１１６】
本実施形態においては、シールド５１ａが導電性であり、かつ、磁性体である。このため、シールド５１ａにより、第１積層部ＳＢ１から発生した高周波磁界Ｈｒｆだけでなく、静磁界Ｈｄｃを減衰、または、遮断する。これにより、誤動作をさらに抑制した磁気記憶素子を提供できる。
【０１１７】
なお、シールドを設けない場合には、静磁界Ｈｄｃ及び高周波磁界Ｈｒｆの両方が、都なりの素子に悪影響を与える。
【０１１８】
本実施形態において、シールド５１ａには、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択されたいずれかの金属、または、この群から選択された２つ以上の金属を含む合金を用いることができる。
【０１１９】
シールド５１ａには、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの金属と、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの金属と、を含む合金を用いることができる。
【０１２０】
シールド５１ａに含まれる磁性材料の組成や熱処理により、シールド５１ａの特性を調整することができる。また、シールド５１ａには、ＴｂＦｅＣｏ及びＧｄＦｅＣｏなどの希土類−遷移金属のアモルファス合金を用いることができる。また、シールド５１ａには、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いることができる。
【０１２１】
保護層５２には、第１の実施形態に関して説明した材料を用いることができる。
【０１２２】
本実施形態において、磁気記憶素子１１１ａ〜１１１ｈ及び１１２ａ〜１１２ｈに関して説明した構成を適用できる。その場合も、導電性であり磁性体であるシールド５１ａを設けることで、誤動作をさらに抑制した磁気記憶素子が提供できる。
【０１２３】
第２の実施形態に係る磁気記憶素子の製作方法の例について説明する。以下では、磁気記憶素子１２０ａの製造方法の例について説明する。
【０１２４】
ウェーハ上に下部電極（図示せず）を形成した後、そのウェーハを超高真空スパッタ装置内に配置する。次に、下部電極上に、Ｔａ＼Ｒｕ層（電極とのコンタクト層、兼ストッパー層）、ＦｅＰｄ＼ＣｏＦｅＢ層（第２強磁性層２０）、ＭｇＯ層（第１非磁性層１０ｎ）、ＣｏＦｅＢ＼ＦｅＰｔ層（第１強磁性層１０）、Ｒｕ（キャップ層）をこの順に積層させる。ここで、磁場中でアニールすることによって、ＦｅＰｄ＼ＣｏＦｅＢ層とＣｏＦｅＢ＼ＦｅＰｔ層との膜面垂直方向の磁気異方性の強さを調節することもできる。
【０１２５】
次に、ＥＢレジストを塗布してＥＢ露光を行い、直径２０ｎｍのレジストマスクを形成する。イオンミリングによってレジストで被覆されていない部分を、ストッパ層を兼ねた下部電極上のＴａ層が露出するまで削る。
【０１２６】
次に、ウェーハを超高真空スパッタ装置内に配置して、Ｒｕ層（第３非磁性層３０ｎ）を積層させる。
【０１２７】
加工体の全面にレジストを塗布し、このレジストを第３非磁性層３０ｎの位置にレジストが被覆される部分ができるように、ステッパ露光装置を用いてパターニングする。イオンミリングによってレジストで被覆されていない部分を削る。絶縁埋め込みすべくＳｉＯ２膜を成膜した後、レジストをリフトオフする。
【０１２８】
次に、ウェーハを超高真空スパッタ装置内に配置して、ＦｅＰｔ＼ＣｏＦｅＢ＼Ｃｕ＼Ｐｙ層（磁界発生源）、及び、その上にＴａ層（電極とのコンタクト層）をこの順に積層させる。
【０１２９】
次に、ＥＢレジストを塗布してＥＢ露光を行い、直径２０ｎｍのレジストマスクを形成する。イオンミリングによってレジストで被覆されていない部分を削る。続いて、保護層５２としてＳｉＮ層を形成した後、シールド５１として機能するＰｙ層を形成する。エッチバックにより、Ｐｙ層が磁気記憶素子の側壁に残るようにする。
【０１３０】
次に、磁気記憶素子を絶縁埋め込みすべくＳｉＯ２膜を成膜した後、ＣＭＰ等で平坦化した後、ＲＩＥ等で全面をエッチングすることで電極とのコンタクト層を露出させる。
【０１３１】
さらに、加工体の全面にレジストを塗布し、ビアの位置にレジストが被覆されない部分ができるように、ステッパ露光装置を用いて、レジストをパターニングする。ＲＩＥによってレジストで被覆されていない部分のＳｉＯ２を削り、レジストを除去することでビアの開口を形成する。
【０１３２】
さらに、加工体の全面にレジストを塗布し、このレジストをビアと上部電極の位置にレジストが被覆されない部分ができるように、ステッパ露光装置を用いてパターニングする。ビアと上部電極とに対応した開口をＣｕで埋め込み成膜し、レジストを除去する。上部電極には、図示しない配線を設けて電気的入出力ができるようにする。
【０１３３】
以下に説明する第３〜第６の実施形態に係る磁気記憶素子も、積層体ＳＢ０とシールド５１とを含む。または、積層体ＳＢ０とシールド５１ａとを含む。また、保護層５２をさらに含んでも良い。シールド５１、シールド５１ａ及び保護層５２には、第１及び第２の実施形態に関して説明したものと同様の構成を適用できる。以下では、積層体ＳＢ０について説明する。
【０１３４】
（第３の実施形態）  
図８（ａ）〜図８（ｈ）は、第３の実施形態に係る磁気記憶素子の構成を例示する模式的断面図である。  
これらの図は、積層体ＳＢ０の構成を例示している。 
図８（ａ）〜図８（ｈ）に表したように、本実施形態に係る磁気記憶素子１３１ａ〜１３１ｈにおいては、第２強磁性層２０と第３強磁性層３０との間に第１強磁性層１０が配置され、第１強磁性層１０と第３強磁性層３０との間に第４強磁性層４０が配置されている。  
本実施形態においては、第１方向を積層方向ＳＤ１に投影した成分の向きは、第４方向を積層方向ＳＤ１に投影した成分の向きに対して、逆向きである。
【０１３５】
磁気記憶素子１３１ａ〜１３１ｈにおける第２強磁性層２０の磁化の方向（第２方向）のそれぞれは、磁気記憶素子１１１ａ〜１１１ｈにおける第２強磁性層２０の磁化の方向（第２方向）のそれぞれと同じである。磁気記憶素子１３１ａ〜１３１ｈにおける第３強磁性層３０の磁化の方向（第３方向）のそれぞれは、磁気記憶素子１１１ａ〜１１１ｈにおける第３強磁性層３０の磁化の方向（第３方向）のそれぞれと同じである。
【０１３６】
磁気記憶素子１３１ａ、１３１ｂ、１３１ｅ及び１３１ｆでは、第１方向は上向きであり、第４方向は下向きである。第１方向は下向きであり、第２方向は上向きであっても良い。図８（ｅ）〜図８（ｈ）における上下を逆転しても良く、左右を逆転しても良い。
【０１３７】
例えば、書き込み動作においては、第１導電層８１と第２導電層８２とを介して、積層体ＳＢ０に書き込み電流Ｉｗを流す。書き込み電流Ｉｗの向きは、任意である。第３強磁性層３０において発生する回転磁界の向き（回転磁界方向）と、第２強磁性層２０の磁化が歳差運動する向き（歳差方向）と、は、互いに一致する。第３強磁性層３０において発生した回転磁界は、第２強磁性層２０に、より効果的に作用する。これにより、第２強磁性層２０の磁化反転を、より効率的にアシストすることができる。その結果、第２強磁性層２０への書き込みに必要な電流を、より減少させることができる。
【０１３８】
読み出し動作ＲＯにおいては、第１導電層８１と第２導電層８２を介して、積層体ＳＢ０に読み出し電流Ｉｒを流す。読み出し電流Ｉｒの向きは、任意である。読み出し電流Ｉｒの値は、書き込み電流Ｉｗの値よりも小さい値に設定される。
【０１３９】
図９（ａ）〜図９（ｄ）は、第３の実施形態に係る別の磁気記憶素子の構成を例示する模式的断面図である。  
図９（ａ）〜図９（ｄ）に表したように、本実施形態に係る別の磁気記憶素子１３２ａ〜１３２ｄにおいては、第１強磁性層１０の磁化の向き（第１方向）及び第４強磁性層４０の磁化の向き（第４方向）が、膜面に対して斜めである。
【０１４０】
磁気記憶素子１３１ａ〜１３１ｈ、及び、１３２ａ〜１３２ｄにおいては、第１方向を積層方向ＳＤ１に投影した成分の向きは、第４方向を積層方向ＳＤ１に投影した成分の向きに対して、逆向きである。この場合には、第２強磁性層２０の位置において膜面に対して垂直な方向にかかる漏洩磁界を低減させることができる。すなわち、第２強磁性層２０の位置において膜面に対して垂直な方向にかかる漏洩磁界を打ち消すことができる。一方、第３強磁性層３０の位置において膜面に対して垂直な方向にかかる漏洩磁界を残留させ、作用させることができる。
【０１４１】
これにより、第３強磁性層３０において発生する回転磁界の向きと、第２強磁性層２０の磁化が歳差運動する向きと、は、互いに一致する。これにより、第３強磁性層３０において発生した回転磁界によって、第２強磁性層２０の磁化反転を効率的にアシストすることができる。その結果、第２強磁性層２０への情報の記憶（書き込み）に必要な電流を減少させることができる。
【０１４２】
本実施形態において、第１強磁性層１０と第４強磁性層４０とは、第３非磁性層を介して反強磁性結合していても良い。このように、非磁性層を介して互いの磁化の方向が反強磁性結合し反平行となる構造は、シンセティックアンチフェロ（ＳＡＦ：Synthetic Anti-Ferromagnetic）構造と呼ばれる。この例では、「第１の磁性層（例えば第１強磁性層１０）／非磁性層（例えば第３非磁性層）／第２の磁性層（例えば第４強磁性層４０）」の積層構造が、ＳＡＦ構造に対応する。
【０１４３】
ＳＡＦ構造を用いることにより、互いの磁化固定力が増強され、外部磁界に対する耐性、及び、熱的な安定性を向上させることができる。この構造においては、磁気記憶層（例えば第２強磁性層２０）の位置において膜面に対して垂直な方向にかかる漏洩磁界をほぼゼロにすることができる。
【０１４４】
ＳＡＦ構造における非磁性層（中間層）には、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）やオスミウム（Ｏｓ）などの金属材料が用いられる。非磁性層の厚さは、３ｎｍ以下に設定される。これにより、非磁性層を介して十分強い反強磁性結合が得られる。
【０１４５】
すなわち、第３非磁性層は、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、及び、イリジウム（Ｉｒ）よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも２つ以上の金属を含む合金を含み、第３非磁性層の厚さは、３ｎｍ以下であることが望ましい。
【０１４６】
なお、実施形態に係る磁気記憶素子に含まれる各層の寸法（幅及び厚さなど）は、例えば電子顕微鏡写真像などにより求められる。
【０１４７】
（第４の実施形態）  
図１０（ａ）〜図１０（ｈ）は、第４の実施形態に係る磁気記憶素子の構成を例示する模式的断面図である。  
これらの図は、本実施形態に係る積層体ＳＢ０の構成を例示している。 
図１０（ａ）〜図１０（ｈ）に表したように、本実施形態に係る磁気記憶素子１４１ａ〜１４１ｈにおいては、第１強磁性層１０と第４強磁性層４０との間に第２強磁性層２０が配置され、第２強磁性層２０と第４強磁性層４０との間に第３強磁性層３０が配置されている。  
本実施形態において、第１方向を積層方向ＳＤ１に投影した成分の向きは、第４方向を積層方向ＳＤ１に投影した成分の向きに対して、逆向きである。
【０１４８】
磁気記憶素子１４１ａ〜１４１ｈにおける第２方向のそれぞれは、磁気記憶素子１１１ａ〜１１１ｈにおける第２方向のそれぞれと同じである。磁気記憶素子１４１ａ〜１４１ｈにおける第３方向のそれぞれは、磁気記憶素子１１１ａ〜１１１ｈにおける第３方向のそれぞれと同じである。
【０１４９】
これらの場合も、第１強磁性層１０の磁化の向き及び第４強磁性層４０の磁化の向きは、膜面に対して斜めでも良い。
【０１５０】
第１導電層８１と第２導電層８２とを介して積層体ＳＢ０に書き込み電流Ｉｗを流す。書き込み電流Ｉｗの向きは、任意である。第３強磁性層３０において発生する回転磁界の向きと、第２強磁性層２０の磁化が歳差運動する向きと、は、互いに一致する。例えば、これらの方向は、反時計回り方向ＣＣＷである。
【０１５１】
磁気記憶素子１４１ａ〜１４１ｈにおいては、第２強磁性層２０と第３強磁性層３０との間の距離は、磁気記憶素子１３１ａ〜１３１ｈにおける距離よりも短い。これにより、第３強磁性層３０において発生した回転磁界は、第２強磁性層２０に、より大きく作用し、第２強磁性層２０の磁化反転をより効率的にアシストすることができる。これにより、第２強磁性層２０への書き込みに必要な電流を、より減少させることができる。
【０１５２】
例えば、磁気記憶素子１４１ａにおいて、第３非磁性層３０ｎにおいてスピン情報が保たれると、第３強磁性層３０は、第２強磁性層２０からのスピントランスファトルクの影響を受ける。このため、第３強磁性層３０の磁化回転の制御性が低下する場合がある。このとき、第３非磁性層３０ｎとして、例えばルテニウム（Ｒｕ）などのようなスピン拡散長の短い膜（スピン消失の機能を持つ材料）、または、スピン拡散長の短い構造を有する層を用いることが望ましい。これにより、第３強磁性層３０の磁化回転の制御性の低下を抑制できる。
【０１５３】
すなわち、第３強磁性層３０の磁化が歳差運動をするためのスピントランスファトルクの大きさは、第４強磁性層４０でのスピン偏極で決まる。この構成においては、他の電子のスピンの影響（スピントランスファトルク）を受けることなく、第３強磁性層３０の磁化を独立に制御することが可能となる。
【０１５４】
第３非磁性層３０ｎのための、このようなスピン消失効果が得られる材料としては、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）及びバナジウム（Ｖ）よりなる群から選択された金属、または、これらの群から選択された２つ以上の金属を含む合金を挙げることができる。
【０１５５】
第３非磁性層３０ｎの厚さは、第２強磁性層２０と第３強磁性層３０とが層間磁気結合しない値に設定されることが望ましい。具体的には、第３非磁性層の厚さは、１．４ｎｍ以上に設定することが望ましい。
【０１５６】
第３非磁性層３０ｎの厚さが１．４ｎｍ以上であると、第２強磁性層２０と第３強磁性層３０とが層間結合せず、かつ、第３非磁性層３０ｎにおいて、伝導電子が第３非磁性層３０ｎの内部及び界面を通過する際にスピン偏極度を消失させることができる。さらに、第２強磁性層２０の磁化の向きにより第３強磁性層３０の歳差運動が変化することを、第３非磁性層３０ｎにより防ぐことができる。
【０１５７】
一方、第３非磁性層３０ｎの厚さが２０ｎｍを超えると、多層膜のピラー形成が困難となる。さらに、第３強磁性層３０から発生する回転磁界の強度が、第２強磁性層２０の位置で減衰する。そのため、第３非磁性層３０ｎの厚さは、２０ｎｍ以下に設定されることが望ましい。
【０１５８】
第３非磁性層３０ｎとして、前述した単層膜の他に、積層膜を用いることができる。この積層膜は、例えば、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）及びバナジウム（Ｖ）よりなる群から選択された金属、または、その群から選択された２つ以上の金属を含む合金を含む層と、その層の少なくとも片側に積層された銅（Ｃｕ）層と、の積層構成を有することができる。
【０１５９】
さらに、第３非磁性層３０ｎに用いられる積層膜は、第１層と、第１層の少なくとも片側に積層された第２層と、を含む積層構成を有することができる。第１層は、例えば、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）及びバナジウム（Ｖ）よりなる群から選択された金属、または、その群から選択された２つ以上の金属を含む合金を含む。第２層は、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）及びルテニウム（Ｒｕ）よりなる群から選択された少なくともいずれかの元素を含む酸化物を含む。
【０１６０】
（第５の実施形態）  
図１１（ａ）〜図１１（ｈ）は、第５の実施形態に係る磁気記憶素子の構成を例示する模式的断面図である。  
これらの図は、本実施形態に係る積層体ＳＢ０の構成を例示している。 
図１１（ａ）〜図１１（ｈ）に表したように、本実施形態に係る磁気記憶素子１５１ａ〜１５１ｈにおいては、第２強磁性層２０と第４強磁性層４０との間に第１強磁性層１０が配置され、第１強磁性層１０と第４強磁性層４０との間に第３強磁性層３０が配置されている。  
本実施形態において、第１方向を積層方向ＳＤ１に投影した成分の向きは、第４方向を積層方向ＳＤ１に投影した成分の向きに対して、逆向きである。
【０１６１】
磁気記憶素子１５１ａ〜１５１ｈにおける第２方向のそれぞれは、磁気記憶素子１１１ａ〜１１１ｈにおける第２方向のそれぞれと同じである。磁気記憶素子１５１ａ〜１５１ｈにおける第３方向のそれぞれは、磁気記憶素子１１１ａ〜１１１ｈにおける第３方向のそれぞれと同じである。
【０１６２】
これらの場合も、第１強磁性層１０の磁化の向き及び第４強磁性層４０の磁化の向きは、膜面に対して斜めでも良い。
【０１６３】
第１導電層８１と第２導電層８２とを介して積層体ＳＢ０に書き込み電流Ｉｗを流す。書き込み電流Ｉｗの向きは任意である。第４強磁性層４０の磁化の向きとは逆向きの磁界を印加することにより、第３強磁性層３０において発生する回転磁界の向きと、第２強磁性層２０の磁化が歳差運動する向きと、を互いに一致させることができる。
【０１６４】
（第６の実施形態）  
図１２（ａ）〜図１２（ｈ）は、第６の実施形態に係る磁気記憶素子の構成を例示する模式的断面図である。  
これらの図は、本実施形態に係る積層体ＳＢ０の構成を例示している。 
図１２（ａ）〜図１２（ｈ）に表したように、本実施形態に係る磁気記憶素子１６１ａ〜１６１ｈにおいては、第１強磁性層１０と第３強磁性層３０との間に第２強磁性層２０が配置され、第２強磁性層２０と第３強磁性層３０との間に第４強磁性層４０が配置されている。  
本実施形態において、第１方向を積層方向ＳＤ１に投影した成分の向きは、第４方向を積層方向ＳＤ１に投影した成分の向きに対して、逆向きである。
【０１６５】
磁気記憶素子１６１ａ〜１６１ｈにおける第２方向のそれぞれは、磁気記憶素子１１１ａ〜１１１ｈにおける第２方向のそれぞれと同じである。磁気記憶素子１６１ａ〜１６１ｈにおける第３方向のそれぞれは、磁気記憶素子１１１ａ〜１１１ｈにおける第３方向のそれぞれと同じである。
【０１６６】
これらの場合も、第１強磁性層１０の磁化の向き及び第４強磁性層４０の磁化の向きは、膜面に対して斜めでも良い。
【０１６７】
第１導電層８１と第２導電層８２とを介して積層体ＳＢ０に書き込み電流Ｉｗを流す。書き込み電流Ｉｗの向きは任意である。第４強磁性層４０の磁化の向きとは逆向きの磁界を印加することにより、第３強磁性層３０において発生する回転磁界の向きと、第２強磁性層２０の磁化が歳差運動する向きと、を互いに一致させることができる。
【０１６８】
磁気記憶素子１３１ａ〜１３１ｈ、１４１ａ〜１４１ｈ、１５１ａ〜１５１ｈ、及び、１６１ａ〜１６１ｈに例示した構成において、図６に関して説明したように、第４強磁性層４０は必要に応じて設けられ、省略しても良い。さらに、第２非磁性層２０ｎを省略しても良い。
【０１６９】
第３非磁性層３０ｎに配線を接続し、書き込み動作及び読み出し動作の少なくともいずれかにおいて、第１導電層８１と第３非磁性層３０ｎとの間の電流の大きさ及び向きを、第２導電層８２と第３非磁性層３０ｎとの間の電流の大きさ及び向きと変えても良い。この動作は、電流を流さない場合も含む。すなわち、第１積層部ＳＢ１と第２積層部ＳＢ２とを互いに独立して動作させても良い。
【０１７０】
第３強磁性層３０で発生する高周波磁界の特性（例えば周波数）は、第２強磁性層２０の磁化の状態によって変化する。例えば、第２強磁性層２０に記憶された記憶情報（磁化の方向）に基づいて、第３強磁性層３０での漏洩磁界が変化する。これを第３強磁性層３０で発生する高周波磁界の周波数の変化として検出し、記憶情報を読み出しても良い。
【０１７１】
（第７の実施形態）  
図１３は、第７の実施形態に係る磁気記憶素子の構成を例示する模式的断面図である。  図１３に表したように、実施形態に係る磁気記憶素子１７０は、積層体ＳＢ０と、シールド５１と、シールド配線５１ｌと、を含む。シールド配線５１ｌは、シールド５１に電気的に接続される。シールド５１は、シールド５１ａでも良い。この例では、積層体ＳＢ０として、磁気記憶素子１４１ａの構成が用いられている。
【０１７２】
この例では、下地層５５の一部に、第１導電層８１が形成されている。第１導電層８１は、ビアとして機能する。第１導電層８１は、例えば制御用のトランジスタ（図示しない）の例えばドレインに接続される。
【０１７３】
第１導電層８１の上に積層体ＳＢ０が設けられている。積層体ＳＢ０の側壁を覆うように保護層５２が設けられている。保護層５２の周りに、シールド５１が設けられている。シールド５１に接して、シールド配線５１ｌが設けられている。積層体ＳＢ０、保護層５２、シールド５１及びシールド配線５１ｌを覆う層間絶縁層５６が設けられている。層間絶縁層５６の一部が除去され、除去された部分に第２導電層８１が設けられている。第２導電層８２は、積層体ＳＢ０の上に位置する。第２導電層８２は、ビアとして機能する。第２導電層８２及び層間絶縁層５６の上に、第２導電層８２と電気的に接続された配線（例えばビット線ＢＬ）が設けられている。
【０１７４】
保護層５２には、例えば、ＳｉＮが用いられる。層間絶縁層５６には、例えば、ＳｉＯ２などが用いられる。ただし、これらの材料は任意である。
【０１７５】
シールド配線５１ｌには、例えばＣｕ層が用いられる。また、Ｃｕ層と、Ｔｉ、ＴｉＮまたはＴａＮなどのバリアメタル層と、の積層膜を用いても良い。シールド配線５１ｌは、周辺回路部において、例えば、接地電位、または、電源電位などの電位の端子に接続される。
【０１７６】
第１〜第７の実施形態に係る磁気記憶素子において、第１積層部ＳＢ１のＸ−Ｙ平面に投影したときのサイズ（例えばＸ軸方向の幅や、Ｙ軸方向の幅）は、第２積層部ＳＢ２のＸ−Ｙ平面に投影したときのサイズと同じでも良く、小さくても良く、大きくても良い。
【０１７７】
保護層５２の厚さは、第２強磁性層２０の中心（Ｚ軸方向における中心）から第３強磁性層３０の中心（Ｚ軸方向における中心）までの距離と同程度の大きさか、それよりも大きいことが望ましい。第２強磁性層２０の中心から第３強磁性層３０の中心までの距離は、第４実施形態の場合において最も近づく。また、その距離は、第１実施形態の場合において最も遠ざかる。保護層５２の厚さは、２ｎｍ以上３０ｎｍであることが望ましい。
【０１７８】
（第８の実施形態）  
本実施形態は、不揮発性記憶装置に係る。  
図１４（ａ）及び図１４（ｂ）は、第８の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。  
図１４（ａ）に表したように、本実施形態に係る不揮発性記憶装置２３１は、複数の磁気記憶素子を含む。この例では、磁気記憶素子１３１ａが設けられている。ただし、実施形態はこれに限らず、第１〜第７の実施形態に関して説明した磁気記憶素子及びその変形を用いることができる。以下では、磁気記憶素子１３１ａを用いる場合として説明する。
【０１７９】
不揮発性記憶装置２３１においては、シールド５１（または、シールド５１ａ）は、複数の磁気記憶素子１３１ａどうしの間に配置される。この例では、シールド５１（またはシールド５１ａ）は、磁気記憶素子１３１ａのそれぞれの第２積層部ＳＢ２に対向している。複数の磁気記憶素子１３１ａどうしの間にシールド５１（またはシールド５１ａ）を設けることで、素子間での高周波電磁波の影響が抑制される。
【０１８０】
図１４（ｂ）に表したように、本実施形態に係る不揮発性記憶装置２３１ａにおいては、シールド５１（またはシールド５１ａ）は、磁気記憶素子１３１ａのそれぞれの第２積層部ＳＢ２及び第１積層部ＳＢ１に対向している。この場合も、素子間での高周波電磁波の影響が抑制される。  
本実施形態によれば、誤動作を抑制した不揮発性記憶装置が提供できる。
【０１８１】
以下、本実施形態に係る不揮発性記憶装置の構成の例について説明する。以下では、シールド５１を用いる場合について説明するが、シールド５１の代わりに、導電性の磁性体のシールド５１ａを用いても良い。
【０１８２】
図１５は、第８の実施形態に係る不揮発性記憶装置の構成を例示する模式的平面図である。  
図１６（ａ）〜図１６（ｃ）は、第８の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。  
図１６（ａ）〜図１６（ｃ）は、それぞれ、図１５のＣ１−Ｃ２線、Ｂ１−Ｂ２線、及び、Ｄ１−Ｄ２線の断面図である。  
図１７（ａ）及び図１７（ｂ）は、第８の実施形態に係る不揮発性記憶装置の構成を例示する模式的平面図である。  
図１７（ａ）及び図１７（ｂ）は、それぞれ、図１５のＦ１−Ｆ２線及びＥ１−Ｅ２線の断面図である。  
図１５、図１６（ａ）〜図１６（ｃ）並びに図１７（ａ）及び図１７（ｂ）においては、図を見易くするために、素子間分離絶縁膜及び層間絶縁膜を図示していない。ただし、絶縁性の層のうちで、保護層５２は図示している。また、積層体ＳＢ０は１つの形状の図形により表示している。
【０１８３】
図１５に表したように、本実施形態に係る不揮発性記憶装置２４１において、複数のビット線ＢＬ、及び、複数のビット線バー／ＢＬが設けられる。ビット線バー／ＢＬのそれぞれは、複数のビット線ＢＬどうしの間に配置される。この例では、ビット線ＢＬ及びビット線バー／ＢＬは、Ｘ軸方向に延在する。複数のシールド配線５１ｌが設けられる。この例では、シールド配線５１ｌは、Ｘ軸方向に延在している。シールド配線５１ｌの延在方向は、ビット線ＢＬの延在方向に対して平行である。
【０１８４】
例えば、ビット線ＢＬの幅、及び、ビット線バー／ＢＬの幅は、設計上の最小線幅Ｆである。ビット線ＢＬとビット線バー／ＢＬとの間の距離は、最小線幅Ｆである。シールド配線５１ｌの幅は、例えば、最小線幅Ｆである。
【０１８５】
複数のワード線ＷＬが設けられる。ワード線ＷＬは、Ｙ軸方向に延在する。ワード線ＷＬの幅は、最小線幅Ｆである。ワード線ＷＬどうしの間の距離は、第１の領域では最小線幅Ｆであり、第２の領域では、例えば最小線幅Ｆの３倍である。  
不揮発性記憶装置２４１において、記憶素子の占有面積は、例えば、１２Ｆ２である。
【０１８６】
図１６（ａ）〜図１６（ｃ）並びに図１７（ａ）及び図１７（ｂ）に表したように、基板５が設けられる。基板５には、複数のアクティブエリアＡＡが設けられる。複数のアクティブエリアＡＡの間には、素子間分離絶縁層（図示しない）が設けられる。アクティブエリアＡＡには、ソース（Source）とドレイン（Drain)が設けられる。アクティブエリアＡＡの上のソースとドレインとの間にゲート絶縁膜ＧＩが設けられる。ゲート絶縁膜ＧＩの上にゲート（Gate）が設けられる。これにより、トランジスタＴｒが形成される。ゲートは、ワード線ＷＬとなる。
【０１８７】
ドレインの上に、第１ビアＶｉａ１が設けられる。第１ビアＶｉａ１は、Ｚ軸方向に延びる。第１ビアＶｉａ１の上に、積層体ＳＢ０（メモリ素子）が配置される。第１ビアＶｉａ１は、第１導電層８１及び第２導電層８２の一方としても良い。
【０１８８】
積層体ＳＢ０の上に第２ビアＶｉａ２が設けられる。第２ビアＶｉａ２は、第１導電層８１及び第２導電層８２の他方としても良い。第２ビアＶｉａ２の上に、ビット線ＢＬが設けられる。
【０１８９】
ソースの上に設けられた第１ビアＶｉａ１の上には、積層体ＳＢ０が挿入されずに、第２ビアＶｉａ２が設けられている。この第２ビアＶｉａ２の上にビット線バー／ＢＬが設けられる。
【０１９０】
積層体ＳＢ０の側面に対向してシールド５１（またはシールド５１ａ）が設けられる。積層体ＳＢ０とシールド５１との間に保護層５２が設けられる。シールド５１となる導電膜は、Ｙ軸方向に延在して、シールド接続部５１ｓとなる。
【０１９１】
この例では、基板５上において第１ビアＶｉａ１が設けられる層内に、シールド配線５１ｌが設けられる。この例では、シールド配線５１ｌは、導電部５１ｐと、バリアメタル層５１ｑと、を含む。バリアメタル層５１ｑは、導電部５１ｐの側面と下面とに対向して設けられている。シールド配線５１ｌの上面は、シールド接続部５１ｓと接続されている。
【０１９２】
このように、不揮発性記憶装置２４１においては、積層体ＳＢ０の一端は、第１ビアＶｉａ１を介して、トランジスタＴｒのドレインと接続される。積層体ＳＢ０の他端は、第２ビアＶｉａ２を介してビット線ＢＬに接続される。トランジスタＴｒのソースは、第１ビアＶｉａ１及び第２ビアＶｉａ２を介してビット線バー／ＢＬに接続される。トランジスタＴｒのゲートがワード線ＷＬとなる。シールド接続部５１ｓを介してシールド５１に接続されたシールド配線５１ｌは、これらの図で示した領域の外側で、所定の端子に接続される。
【０１９３】
不揮発性記憶装置２４１においては、トランジスタＴｒの動作により、任意のメモリ素子（積層体ＳＢ０）を選択し、書き込み動作、及び、読み出し動作が実施できる。
【０１９４】
図１８は、第８の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的平面図である。  
図１９（ａ）〜図１９（ｃ）は、第８の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。  
図１９（ａ）〜図１９（ｃ）は、それぞれ、図１８のＣ１−Ｃ２線、Ｂ１−Ｂ２線、及び、Ｇ１−Ｇ２線の断面図である。  
図２０（ａ）〜図２０（ｃ）は、第８の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的平面図である。  
図２０（ａ）〜図２０（ｃ）は、それぞれ、図１８のＦ１−Ｆ２線、Ｅ１−Ｅ２線、及び、Ｄ１−Ｄ２線の断面図である。  
これらの図においては、保護層５２を除いて、素子間分離絶縁膜及び層間絶縁膜を図示していない。
【０１９５】
図１８、図１９（ａ）〜図１９（ｃ）並びに図２０（ａ）〜図２０（ｃ）に表したように表したように、不揮発性記憶装置２４２においては、シールド配線５１ｌは、Ｙ軸方向に延在している。シールド配線５１ｌの延在方向は、ビット線ＢＬの延在方向に対して非平行である。
【０１９６】
不揮発性記憶装置２４２において、これ以外の構成は、不揮発性記憶装置２４１と同様とすることができるので説明を省略する。  
不揮発性記憶装置２４２においても、記憶素子の占有面積は、例えば、１２Ｆ２である。
【０１９７】
図２１は、第８の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的平面図である。  
図２２（ａ）〜図２２（ｃ）は、第８の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。  
図２２（ａ）〜図２２（ｃ）は、それぞれ、図２１のＣ１−Ｃ２線、Ｂ１−Ｂ２線、及び、Ｇ１−Ｇ２線の断面図である。  
図２３（ａ）〜図２３（ｃ）は、第８の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的平面図である。  
図２３（ａ）〜図２３（ｃ）は、それぞれ、図２１のＦ１−Ｆ２線、Ｅ１−Ｅ２線、及び、Ｄ１−Ｄ２線の断面図である。  
これらの図においては、保護層５２を除いて、素子間分離絶縁膜及び層間絶縁膜を図示していない。
【０１９８】
図２１、図２２（ａ）〜図２２（ｃ）並びに図２３（ａ）〜図２３（ｃ）に表したように、不揮発性記憶装置２４３においても、シールド配線５１ｌは、Ｙ軸方向に延在している。図２２（ｃ）、図２３（ａ）及び図２３（ｃ）に表したように、基板５上において積層体ＳＢ０が設けられる層内に、シールド配線５１ｌが設けられる。  
不揮発性記憶装置２４２においても、記憶素子の占有面積は、例えば、１２Ｆ２である。
【０１９９】
以下、不揮発性記憶装置２４２の製造方法の例について説明する。  
図２４（ａ）及び図２４（ｂ）、図２５（ａ）及び図２５（ｂ）、図２６（ａ）及び図２６（ｂ）、図２７（ａ）及び図２７（ｂ）、図２８（ａ）及び図２８（ｂ）、図２９（ａ）及び図２９（ｂ）、図３０（ａ）及び図３０（ｂ）、図３１（ａ）及び図３１（ｂ）、並びに、図３２（ａ）及び図３２（ｂ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式図である。  
図２４（ａ）、図２５（ａ）、図２６（ａ）、図２７（ａ）、図２８（ａ）、図２９（ａ）、図３０（ａ）、図３１（ａ）及び図３２（ａ）は、模式的平面図である。図２４（ｂ）、図２５（ｂ）、図２６（ｂ）、図２７（ｂ）、図２８（ｂ）、図２９（ｂ）、図３０（ｂ）、図３１（ｂ）及び図３２（ｂ）は、図２４（ａ）、図２５（ａ）、図２６（ａ）、図２７（ａ）、図２８（ａ）、図２９（ａ）、図３０（ａ）、図３１（ａ）及び図３２（ａ）のそれぞれにおけるＤ１−Ｄ２線断面図である。
【０２００】
図２４（ａ）及び図２４（ｂ）に表したように、基板５の上にアクティブエリアＡＡが設けられている。アクティブエリアＡＡは、素子分離絶縁層５ｉにより区分されている。アクティブエリアＡＡに、ソース、ドレイン及びゲートを形成してトランジスタＴｒを形成し、その上に層間絶縁層４０１を形成する。層間絶縁層４０１に、ソースに到達する貫通孔、及び、ドレインに到達する貫通孔を形成する。貫通孔に導電材料を埋め込んで第１ビアＶｉａ１を形成する。
【０２０１】
図２５（ａ）及び図２５（ｂ）に表したように、層間絶縁層４０１及び第１ビアＶｉａ１の上に、積層体ＳＢ０となる積層膜ＳＢ０ｆを形成する。
【０２０２】
図２６（ａ）及び図２６（ｂ）に表したように、積層膜ＳＢ０ｆの一部を除去して、積層体ＳＢ０を形成する。積層体ＳＢ０の高さ（Ｚ軸方向に沿う長さ）は、例えば５ｎｍ以上５０ｎｍ以下であり、例えば約３０ｎｍである。
【０２０３】
図２７（ａ）及び図２７（ｂ）に表したように、保護層５２となる絶縁膜を成膜した後に、不要な部分を除去して、保護層５２を形成する。これ例では、隣り合う積層体ＳＢ０どうしの間の領域の絶縁膜が除去されているが、この領域の絶縁膜が残っていても良い。すなわち、保護層５２は、隣り合う積層体ＳＢ０の間の領域に延在しても良い。保護層５２の厚さは、例えば５ｎｍ以上１５ｎｍ以下であり、例えば１０ｎｍである。
【０２０４】
図２８（ａ）及び図２８（ｂ）に表したように、シールド５１（またはシールド５１ａ）となるシールド膜５１ｆを形成する。シールド膜５１ｆの厚さは、例えば５ｎｍ以上１０ｎｍ以下であり、例えば約８ｎｍである。
【０２０５】
図２９（ａ）及び図２９（ｂ）に表したように、シールド膜５１ｆの一部を除去して、シールド５１（またはシールド５１ａ）を形成する。この加工は、リソグラフィとエッチングとにより行われる。この例では、隣り合う積層体ＳＢ０の間の領域において、シールド膜５１ｆを残し、シールド接続部５１ｓを形成する。
【０２０６】
図３０（ａ）及び図３０（ｂ）に表したように、層間絶縁層５６を形成し、平坦化し、積層体ＳＢ０の上面（または、積層体ＳＢ０に接続されている導電層など）を露出させる。
【０２０７】
図３１（ａ）及び図３１（ｂ）に表したように、隣り合う積層体ＳＢ０の間の領域の層間絶縁層５６の少なくとも一部を除去し、除去された空間に導電材料を埋め込んでシールド配線５１ｌ（バリアメタル層５１ｑ及び導電部５１ｐなど）を形成する。
【０２０８】
図３２（ａ）及び図３２（ｂ）に表したように、層間絶縁層４０２を形成する。層間絶縁層４０２のうちで、積層体ＳＢ０の上の部分、及び、ソースの上の部分に貫通孔を形成し、貫通孔に導電材料を埋め込んで、第２ビアＶｉａ２を形成する。さらに、その上に、層間絶縁層（図示しない）を形成し、その層間絶縁層に帯状のトレンチを形成する。トレンチは、第２ビアＶｉａ２に繋がる。トレンチに導電材料を埋め込む。これにより、ビット線ＢＬ及びビット線バー／ＢＬが形成される。  
以上の工程を経て、不揮発性記憶装置２４３が形成される。
【０２０９】
図３３は、第８の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的平面図である。  
図３４（ａ）〜図３４（ｃ）は、第８の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。  
図３４（ａ）〜図３４（ｃ）は、それぞれ、図３３のＣ１−Ｃ２線、Ｂ１−Ｂ２線、及び、Ｄ１−Ｄ２線の断面図である。  
図３５（ａ）及び図３５（ｂ）は、第８の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的平面図である。  
図３５（ａ）及び図３５（ｂ）は、それぞれ、図３３のＦ１−Ｆ２線及びＥ１−Ｅ２線の断面図である。  
これらの図においては、保護層５２を除いて、素子間分離絶縁膜及び層間絶縁膜を図示していない。
【０２１０】
図３３に表したように、本実施形態に係る不揮発性記憶装置２４４において、複数のビット線ＢＬが設けられる。ビット線ＢＬは、Ｘ軸方向に延在する。
複数のシールド配線５１ｌが設けられる。この例では、シールド配線５１ｌは、Ｘ軸方向に延在している。シールド配線５１ｌの延在方向は、ビット線ＢＬの延在方向に対して平行である。Ｘ−Ｙ平面に投影したときに、ビット線ＢＬどうしの間にシールド配線５１ｌが配置される。
【０２１１】
例えば、ビット線ＢＬの幅は、最小線幅Ｆである。ビット線ＢＬどうしの間の距離は、例えば最小線幅Ｆである。シールド配線５１ｌの幅は、例えば、最小線幅Ｆである。
【０２１２】
ワード線ＷＬは、Ｙ軸方向に延在する。ワード線ＷＬの幅は、最小線幅Ｆである。ワード線ＷＬどうしの間の距離は、最小線幅Ｆである。  
不揮発性記憶装置２４４において、記憶素子の占有面積は、例えば、８Ｆ２である。
【０２１３】
Ｙ軸方向に隣り合う第１ビアＶｉａ１と第２ビアＶｉａ２とを接続するセル内配線ＩＣＬが設けられている。アクティブエリアＡＡは、Ｘ軸方向に延在している。
【０２１４】
図３４（ａ）〜図３４（ｃ）並びに図３５（ａ）及び図３５（ｂ）に表したように、基板５上に、ソースとドレインとを含むアクティブエリアＡＡが設けられる。図示しないゲート絶縁膜が設けられ、ゲート絶縁膜の上にゲートが設けられる。これにより、トランジスタＴｒが形成される。
【０２１５】
ドレインの上に、第１ビアＶｉａ１が設けられ、第１ビアＶｉａ１の上に積層体ＳＢ０が配置され、積層体ＳＢ０の上に第２ビアＶｉａ２が設けられる。第２ビアＶｉａ２の上に、ビット線ＢＬが設けられる。
【０２１６】
ソースの上に設けられた第１ビアＶｉａ１の上には、積層体ＳＢ０が挿入されずに、中間ビアＶｉａＭが設けられる。中間ビアＶｉａＭの上に、セル内配線ＩＣＬの一端が配置される。セル内配線の他端の上に第２ビアＶｉａ２が設けられている。この第２ビアＶｉａ２の上に、別のビット線ＢＬが設けられる。
【０２１７】
積層体ＳＢ０の側面に対向してシールド５１（またはシールド５１ａ）が設けられる。積層体ＳＢ０とシールド５１との間に保護層５２が設けられる。シールド５１となる導電膜は、Ｙ軸方向に延在して、シールド接続部５１ｓとなる。
【０２１８】
この例では、基板５上において第１ビアＶｉａ１が設けられる層内に、シールド配線５１ｌが設けられる。
【０２１９】
このように、不揮発性記憶装置２４４においては、積層体ＳＢ０の一端は、第１ビアＶｉａ１を介して、トランジスタＴｒのドレインと接続される。積層体ＳＢ０の他端は、第２ビアＶｉａ２を介して、１つのビット線ＢＬに接続される。トランジスタＴｒのソースは、別の第１ビアＶｉａ１、セル内配線ＩＣＬ、及び、別の第２ビアＶｉａ２を介して、別のビット線ＢＬと接続される。トランジスタＴｒのゲートがワード線ＷＬとなる。シールド接続部５１ｓを介してシールド５１に接続されたシールド配線５１ｌは、これらの図で示した領域の外側で、所定の端子に接続される。
【０２２０】
不揮発性記憶装置２４４においても、トランジスタＴｒの動作により、任意のメモリ素子（積層体ＳＢ０）を選択し、書き込み動作、及び、読み出し動作が実施できる。
【０２２１】
以下、不揮発性記憶装置２４４の製造方法の例について説明する。  
図３６（ａ）〜３６（ｃ）、図３７（ａ）〜３７（ｃ）、図３８（ａ）〜３８（ｃ）、図３９（ａ）〜３６（ｇ）、図４０（ａ）〜４０（ｃ）、図４１（ａ）〜４１（ｃ）、図４２（ａ）〜４２（ｃ）、図４３（ａ）〜４３（ｃ）、図４５（ａ）〜４５（ｃ）、図４６（ａ）〜４６（ｃ）、図４７（ａ）〜４７（ｃ）、図４８（ａ）〜４８（ｃ）は、第８の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式図である。
【０２２２】
図３６（ａ）、図３７（ａ）、図３８（ａ）、図３９（ａ）、図４０（ａ）、図４１（ａ）、図４２（ａ）、図４３（ａ）、図４４（ａ）、図４５（ａ）、図４６（ａ）、図４７（ａ）及び図４８（ａ）は、模式的平面図である。  
図３６（ｂ）、図３７（ｂ）、図３８（ｂ）、図４０（ｂ）、図４１（ｂ）、図４２（ｂ）、図４３（ｂ）、図４４（ｂ）、図４５（ｂ）、図４６（ｂ）、図４７（ｂ）及び図４８（ｂ）は、図３６（ａ）、図３７（ａ）、図３８（ａ）、図４０（ａ）、図４１（ａ）、図４２（ａ）、図４３（ａ）、図４４（ａ）、図４５（ａ）、図４６（ａ）、図４７（ａ）及び図４８（ａ）のそれぞれのＢ１−Ｂ２線断面図である。
【０２２３】
図３６（ｃ）、図３７（ｃ）、図３８（ｃ）、図４０（ｃ）、図４１（ｃ）、図４２（ｃ）、図４３（ｃ）、図４４（ｃ）、図４５（ｃ）、図４６（ｃ）、図４７（ｃ）及び図４８（ｃ）は、図３６（ａ）、図３７（ａ）、図３８（ａ）、図４０（ａ）、図４１（ａ）、図４２（ａ）、図４３（ａ）、図４４（ａ）、図４５（ａ）、図４６（ａ）、図４７（ａ）及び図４８（ａ）のそれぞれのＤ１−Ｄ２線断面とＦ１−Ｆ２線断面とを重ね合わせた透視図である。  
図３９（ｂ）、３９（ｄ）及び図３９（ｆ）は、図３９（ａ）の一部ＰＡを拡大した工程順模式的平面図である。図３９（ｃ）、３９（ｅ）及び図３９（ｇ）は、図３９（ａ）の一部ＰＡを拡大した、Ｄ１−Ｄ２線に相当する工程順模式的断面図である。
【０２２４】
図３６（ａ）〜図３６（ｃ）に表したように、基板５の上にアクティブエリアＡＡが設けられており、ソース、ドレイン及びゲートを形成してトランジスタＴｒを形成し、その上に層間絶縁層４０１を形成する。
【０２２５】
図３７（ａ）〜図３７（ｃ）に表したように、層間絶縁層４０１の上面にＸ軸方向に延在するトレンチを形成し、トレンチの内壁にバリアメタル層５１ｑを形成し、残余の空間に導電材料を埋め込んで導電部５１ｐを形成する。上面を平坦化することにより、シールド配線５１ｌが形成される。
【０２２６】
図３８（ａ）〜図３８（ｃ）に表したように、層間絶縁層４０１に、ソースに到達する貫通孔、及び、ドレインに到達する貫通孔を形成する。貫通孔に導電材料を埋め込んで第１ビアＶｉａ１を形成する。このとき、例えば、以下の処理を行う。  
図３９（ｂ）及び図３９（ｃ）に表したように、層間絶縁層４０１に、ドレインに到達する貫通孔Ｖｈ１を形成する。貫通孔Ｖｈ１の一部は、シールド配線５１ｌと重なる。
【０２２７】
図３９（ｄ）及び図３９（ｅ）に表したように、貫通孔Ｖｈ１の内側の側壁に絶縁層Ｖｉを形成する。例えば、貫通孔Ｖｈ１の内側の側壁に絶縁膜を形成し、ドレイン上の絶縁膜を選択的に除去することで、絶縁層Ｖｉが形成できる。絶縁層Ｖｉには、例えばＳｉＮが用いられる。
【０２２８】
図３９（ｆ）及び図３９（ｇ）に表したように、貫通孔Ｖｈ１の残余の空間に導電材料Ｖｃを埋め込むことで、第１ビアＶｉａ１が形成できる。第１ビアＶｉａ１には、例えばＣｕが用いられる。絶縁層Ｖｉを設けることで、Ｙ軸方向に沿って、第１ビアＶｉａ１とシールド配線５１ｌとが近接または接触しても、第１ビアＶｉａ１とシールド配線５１ｌとにおける電気的な絶縁が得られる。
【０２２９】
図４０（ａ）〜図４０（ｃ）に表したように、シールド配線５１ｌ、層間絶縁層４０１及び第１ビアＶｉａ１の上に、積層体ＳＢ０となる積層膜ＳＢ０ｆを形成する。
【０２３０】
図４１（ａ）〜図４１（ｃ）に表したように、積層膜ＳＢ０ｆの一部を除去して、積層体ＳＢ０を形成する。
【０２３１】
図４２（ａ）〜図４２（ｃ）に表したように、保護層５２となる保護膜５２ｆを成膜し、一部を除去する。この例では、保護膜５２ｆは、積層体ＳＢ０の側面上及び上面上に残存する。
【０２３２】
図４３（ａ）〜図４３（ｃ）に表したように、積層体ＳＢ０の側面上の保護膜５２ｆを残しつつ、積層体ＳＢ０の上面上の保護膜５２ｆを除去する。これにより、保護層５２が形成される。
【０２３３】
図４４（ａ）〜図４４（ｃ）に表したように、シールド５１（またはシールド５１ａ）となるシールド膜５１ｆを形成する。
【０２３４】
図４５（ａ）〜図４５（ｃ）に表したように、シールド膜５１ｆをＹ軸方向に延在する帯状に加工する。シールド膜５１ｆにより、シールド５１及びシールド接続部５１ｓが形成される。シールド接続部５１ｓは、Ｙ軸方向に隣り合う２つの積層体ＳＢ０どうしの間に延在し、これらの積層体ＳＢ０の側壁に対向するシールド５１を接続する。
【０２３５】
図４６（ａ）〜図４６（ｃ）に表したように、層間絶縁層５６を形成し、平坦化し、積層体ＳＢ０の上面（または、積層体ＳＢ０に接続されている導電層など）を露出させる。
【０２３６】
図４７（ａ）〜図４７（ｂ）に表したように、ソースの上に設けられた第１ビアＶｉａ１に到達する貫通孔を層間絶縁層５６に形成し、その貫通孔に導電材料を埋め込んで中間ビアＶｉａＭを形成する。この後、一端が中間ビアＶｉａＭの上に配置されるように、セル内配線ＩＣＬを形成する。
【０２３７】
図４８（ａ）〜図４８（ｂ）に表したように、層間絶縁層４０２を形成する。層間絶縁層４０２のうちで、積層体ＳＢ０の上の部分、及び、セル内配線ＩＣＬの他端の上の部分に貫通孔を形成し、貫通孔に導電材料を埋め込んで、第２ビアＶｉａ２を形成する。さらに、その上に、層間絶縁層（図示しない）を形成し、その層間絶縁層に帯状のトレンチを形成する。トレンチは、第２ビアＶｉａ２に繋がる。トレンチに導電材料を埋め込む。これにより、ビット線ＢＬが形成される。  
以上の工程を経て、不揮発性記憶装置２４４が形成される。不揮発性記憶装置２４４の形成において、不揮発性記憶装置２４４に関して説明した構成（厚さなど）、及び、材料が適用できる。
【０２３８】
上記は、本実施形態に係る不揮発性記憶装置の製造方法の例であり、種々の変形が可能である。
【０２３９】
実施形態によれば、誤動作を抑制した磁気記憶素子及び不揮発性記憶装置が提供できる。
【０２４０】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
【０２４１】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気記憶素子及び不揮発性記憶装置に含まれる第１〜第４強磁性層、第１〜第３非磁性層、シールド、シールド配線、保護層、層間絶縁層、並びに、第１及び第２導電層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０２４２】
その他、本発明の実施の形態として上述した磁気記憶素子及び不揮発性記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶素子及び不揮発性記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０２４３】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０２４４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０２４５】
５…基板、  ５ｉ…素子分離絶縁層、  １０…磁性細線、  １０ａ…主面、  １０ｎ…第１非磁性層、  １２…磁化、  ２０…第２磁性層、  ２０ｎ…第２非磁性層、  ２２…磁化、  ３０…第３強磁性層、  ３０ｎ…第３非磁性層、  ４０…第４強磁性層、  ５１、５１ａ…シールド、  ５１ｆ…シールド膜、  ５１ｌ…シールド配線、  ５１ｐ…導電部、  ５１ｑ…バリアメタル層、  ５１ｓ…シールド接続部、  ５２…保護層、  ５２ｆ…保護膜、  ５５…下地層、  ５６…層間絶縁層、  ６０…電子電流、  ６１…センス電流、  ７２…磁化、  ７２ａ…垂直磁化成分、  ７２ｂ…面内磁化成分、  ８１…第１導電層、  ８２…第２導電層、  １１０、１１０ａ、１１１、１１１ａ〜１１１ｈ、１１２ａ〜１１２ｈ、１２０、１２０ａ、１３１ａ〜１３１ｈ、１４１ａ〜１４１ｈ、１５１ａ〜１５１ｈ、１６１ａ〜１６１ｈ、１７０…磁気記憶素子、  ２１０、２１０ａ、２２０、２３１、２３１ａ、２４１〜１４４…不揮発性記憶装置、  ４０１、４０２…層間絶縁層、  ＡＡ…アクティブエリア、  ＢＬ…ビット線、  ＢＬ＼…ビット線バー、  Ｅｒｆ…高周波電界、  Ｆ…最小線幅、  ＧＩ…ゲート絶縁膜、  Ｈｄｃ…静磁界、  Ｈｒｆ…高周波磁界、  ＩＣＬ…セル内配線、  ＰＡ…一部、  ＳＢ０…積層体、  ＳＢ０ｆ…積層膜、  ＳＢ１…第１積層部、  ＳＢ２…第２積層部、  ＳＢＳ１、ＳＢＳ２…第１及び第２側面、  ＳＤ１…積層方向、  ＳＤ２…面内方向、  Ｔｒ…トランジスタ、  Ｖｃ…導電材料、  Ｖｈ１…貫通孔、  Ｖｉ…絶縁層、  Ｖｉａ１…第１ビア、  Ｖｉａ２…第２ビア、  ＶｉａＭ…中間ビア、  ＷＬ…ワード線
【図１】
0005475819.tif 000002
【図２】
0005475819.tif 000003
【図３】
0005475819.tif 000004
【図４】
0005475819.tif 000005
【図５】
0005475819.tif 000006
【図６】
0005475819.tif 000007
【図７】
0005475819.tif 000008
【図８】
0005475819.tif 000009
【図９】
0005475819.tif 000010
【図１０】
0005475819.tif 000011
【図１１】
0005475819.tif 000012
【図１２】
0005475819.tif 000013
【図１３】
0005475819.tif 000014
【図１４】
0005475819.tif 000015
【図１５】
0005475819.tif 000016
【図１６】
0005475819.tif 000017
【図１７】
0005475819.tif 000018
【図１８】
0005475819.tif 000019
【図１９】
0005475819.tif 000020
【図２０】
0005475819.tif 000021
【図２１】
0005475819.tif 000022
【図２２】
0005475819.tif 000023
【図２３】
0005475819.tif 000024
【図２４】
0005475819.tif 000025
【図２５】
0005475819.tif 000026
【図２６】
0005475819.tif 000027
【図２７】
0005475819.tif 000028
【図２８】
0005475819.tif 000029
【図２９】
0005475819.tif 000030
【図３０】
0005475819.tif 000031
【図３１】
0005475819.tif 000032
【図３２】
0005475819.tif 000033
【図３３】
0005475819.tif 000034
【図３４】
0005475819.tif 000035
【図３５】
0005475819.tif 000036
【図３６】
0005475819.tif 000037
【図３７】
0005475819.tif 000038
【図３８】
0005475819.tif 000039
【図３９】
0005475819.tif 000040
【図４０】
0005475819.tif 000041
【図４１】
0005475819.tif 000042
【図４２】
0005475819.tif 000043
【図４３】
0005475819.tif 000044
【図４４】
0005475819.tif 000045
【図４５】
0005475819.tif 000046
【図４６】
0005475819.tif 000047
【図４７】
0005475819.tif 000048
【図４８】
0005475819.tif 000049