(57)【特許請求の範囲】
【請求項１】
同一半導体基板に、ＩＧＢＴ素子領域とダイオード素子領域が形成されており、
ＩＧＢＴ素子領域は、コレクタ領域と、ドリフト領域と、ボディ領域と、エミッタ領域とが積層されており、エミッタ領域とドリフト領域とを分離するボディ領域を貫通して伸びるトレンチゲート電極とを含んでおり、
ダイオード素子領域は、カソード領域と、ドリフト領域と、ボディ領域と、アノード領域とが積層されており、アノード領域とドリフト領域とを分離するボディ領域を貫通して伸びるトレンチゲート電極とを含んでおり、
トレンチゲート電極の下方周辺のドリフト領域にはキャリアを減衰させるキャリア減衰領域が形成されている半導体装置を複数備えている半導体モジュールの駆動方法であって、
複数の半導体装置のうちのいずれかの半導体装置のＩＧＢＴ素子領域をターンオフし、その他の半導体装置のダイオード素子領域に還流電流が流れる、ＩＧＢＴターンオフ時には、
ターンオフするＩＧＢＴ素子領域を含む半導体装置のトレンチゲート電極に印加する第１極性の電圧をオン状態からオフ状態に切り換え、
還流電流が流れるダイオード素子領域を含む半導体装置のトレンチゲート電極に印加する第２極性の電圧をオフ状態からオン状態に切り換え、キャリア減衰領域を空乏化することを特徴とする半導体モジュールの駆動方法。
【請求項２】
前記ＩＧＢＴターンオフ時には、還流電流が流れるダイオード素子領域を含む半導体装置のトレンチ電極に第２極性の電圧を印加し、キャリア減衰領域全体を空乏化することを特徴とする請求項１の半導体モジュールの駆動方法。
【請求項３】
同一半導体基板に、ＩＧＢＴ素子領域とダイオード素子領域が形成されており、
ＩＧＢＴ素子領域は、コレクタ領域と、ドリフト領域と、ボディ領域と、エミッタ領域とが積層されており、エミッタ領域とドリフト領域とを分離するボディ領域を貫通して伸びるトレンチゲート電極とを含んでおり、
ダイオード素子領域は、カソード領域と、ドリフト領域と、ボディ領域と、アノード領域とが積層されており、アノード領域とドリフト領域とを分離するボディ領域を貫通して伸びるトレンチゲート電極とを含んでおり、
トレンチゲート電極の下方周辺のドリフト領域にはキャリアを減衰させるキャリア減衰領域が形成されている複数の半導体装置と、
複数の半導体装置を制御する制御手段とを備えている半導体モジュールであって、
制御手段は、複数の半導体装置のうちのいずれかの半導体装置のＩＧＢＴ素子領域をターンオフし、その他の半導体装置のダイオード素子領域に還流電流が流れる、ＩＧＢＴターンオフ時には、
ターンオフするＩＧＢＴ素子領域を含む半導体装置のトレンチゲート電極に印加する第１極性の電圧をオン状態からオフ状態に切り換え、
還流電流が流れるダイオード素子領域を含む半導体装置のトレンチゲート電極に印加する第２極性の電圧をオフ状態からオン状態に切り換え、
キャリア減衰領域は、制御手段が前記第２極性の電圧を印加することによって空乏化する領域内に形成されていることを特徴とする半導体モジュール。
【請求項４】
キャリア減衰領域は、前記ＩＧＢＴターンオフ時に、制御手段が前記第２極性の電圧を印加することによって空乏化する領域内にのみ形成されていることを特徴とする請求項３の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）素子領域とダイオード素子領域とが同一半導体基板に形成された、複数個の半導体装置の制御方法と、この半導体装置を複数個備えた半導体モジュールに関する。
【背景技術】
【０００２】
特許文献１に、ＩＧＢＴ素子領域と還流用のダイオード素子領域とが同一半導体基板に形成された半導体装置を複数個備えた半導体モジュールが開示されている。複数個の半導体装置のいずれにおいても、半導体基板には、裏面層、Ｎ−層、Ｐ層が順に積層されており、Ｐ層の表面の一部にＮ＋層が設けられている。半導体基板の表面側から、Ｐ層を貫通し、Ｎ−層に達するトレンチゲート電極が設けられている。トレンチゲート電極は、絶縁膜を介してＮ＋層と接している。裏面層としては、Ｐ＋層もしくはＮ＋層が形成されている。裏面層がＰ＋層となっている領域がＩＧＢＴ素子領域となり、裏面層がＮ＋層となっている領域がダイオード素子領域となる。複数個の半導体装置のうち、第１のＩＧＢＴ素子領域をオン状態に切り換える場合には、第１の半導体装置のトレンチゲート電極に第１極性の電圧（例えば正電圧）を印加する。第１のＩＧＢＴ素子領域をオフ状態に切り替え、第２の半導体装置のダイオード素子領域に還流電流が流れる場合には、第２の半導体装置のトレンチゲート電極に第２極性の電圧（例えば負電圧）を印加する。これによって、Ｐ＋層からＮ−層に注入される正孔が増大し、還流電流が流れるダイオード素子領域の定常損失を減少させることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−６５１０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された技術は、還流電流が流れるダイオード素子領域の定常損失を減少させることができるが、ダイオードの逆回復電流を効果的に抑制する技術ではない。ダイオードの逆回復時に発生する逆回復電流を抑制するためには、通常、ダイオード素子領域のドリフト層にキャリア減衰領域が形成される。しかしながら、ダイオード素子領域のドリフト層にキャリア減衰領域を形成すると、ダイオード素子領域に還流電流が流れるときの定常損失を増大させてしまう。ダイオード素子領域にキャリア減衰領域を形成するだけでは、ダイオードの逆回復電流は抑制できるものの、ダイオードの定常損失が増大してしまうという問題がある。
本発明は、上述した実情に鑑みて創作されたものであり、ダイオードの定常損失を増大させることなく、ダイオードの逆回復電流を抑制することができる技術を提供する。
【課題を解決するための手段】
【０００５】
本発明は、同一半導体基板に、ＩＧＢＴ素子領域とダイオード素子領域が形成されている半導体装置を複数備えている半導体モジュールの駆動方法に関する。この半導体装置のＩＧＢＴ素子領域は、コレクタ領域と、ドリフト領域と、ボディ領域と、エミッタ領域とが積層されており、エミッタ領域とドリフト領域とを分離するボディ領域を貫通して伸びるトレンチゲート電極とを含んでいる。ダイオード素子領域は、カソード領域と、ドリフト領域と、ボディ領域と、アノード領域とが積層されており、アノード領域とドリフト領域とを分離するボディ領域を貫通して伸びるトレンチゲート電極とを含んでいる。トレンチゲート電極の下方周辺のドリフト領域には、キャリアを減衰させるキャリア減衰領域が形成されている。この駆動方法では、複数の半導体装置のうちのいずれかの半導体装置のＩＧＢＴ素子領域をターンオフし、その他の半導体装置のダイオード素子領域に還流電流が流れる、ＩＧＢＴターンオフ時には、ターンオフするＩＧＢＴ素子領域を含む半導体装置のトレンチゲート電極に印加する第１極性の電圧をオン状態からオフ状態に切り換え、還流電流が流れるダイオード素子領域を含む半導体装置のトレンチゲート電極に印加する第２極性の電圧をオフ状態からオン状態に切り換え、キャリア減衰領域を空乏化する。
【０００６】
上記の駆動方法によって駆動される半導体モジュールの半導体装置は、ダイオード素子領域のドリフト領域にキャリアを減衰させるキャリア減衰領域が形成されている。いずれかの半導体装置のＩＧＢＴ素子領域がターンオフする時には、還流電流が流れるダイオード素子領域が含まれる半導体装置のトレンチゲート電極に、第２極性の電圧が印加される。これによって、還流電流が流れるダイオード素子領域のキャリア減衰領域の少なくとも一部が空乏化される。キャリア減衰領域が空乏化されている場合には、キャリアを減衰させる効果が発揮されない。このため、ダイオード素子領域に還流電流が流れる際に、キャリア減衰領域がキャリアを減衰させる機能を発揮することが抑制される。第２極性の電圧（負電圧）が印加された結果、ダイオードの順方向電圧が高くなり過ぎることがなく、定常損失を低く抑えることができる。
【０００７】
この後、ダイオード素子領域のトレンチゲート電極に印加する電圧をオフ状態に切り換え、複数の半導体装置のうちのいずれかのＩＧＢＴ素子領域をターンオンする場合には、ダイオード素子領域におけるドリフト領域内のキャリア減衰領域が空乏化されていない状態になる。このため、ドリフト領域内に存在するキャリアが、このキャリア減衰領域によって減衰されるため、ダイオード素子領域の逆回復電流が抑制される。この駆動方法では、ドリフト領域にキャリア減衰領域を形成しているため、ドリフト領域内の少数キャリアを短時間で消滅させることができる。このため、ダイオード素子領域の定常損失を増加させることなく、ダイオード素子領域の逆回復電流を抑制することができる。
【０００８】
複数の半導体装置のうちのいずれかの半導体装置のＩＧＢＴ素子領域のターンオフ時には、還流電流が流れるダイオード素子領域を含む半導体装置のトレンチゲート電極に第２極性の電圧を印加し、キャリア減衰領域全体を空乏化することが好ましい。ダイオード素子領域に還流電流が流れる場合に、キャリア減衰領域が全て空乏化されていると、キャリア減衰領域によってキャリアが減衰されない。このため、ダイオードの順方向電圧が高くなることを確実に抑制することができ、ダイオードの定常損失を効果的に低減することができる。
【０００９】
本発明は、同一半導体基板に、ＩＧＢＴ素子領域とダイオード素子領域が形成されている複数の半導体装置と、複数の半導体装置を制御する制御手段とを備えている半導体モジュールとしても実現することができる。この半導体装置のＩＧＢＴ素子領域は、コレクタ領域と、ドリフト領域と、ボディ領域と、エミッタ領域とが積層されており、エミッタ領域とドリフト領域とを分離するボディ領域を貫通して伸びるトレンチゲート電極とを含んでいる。ダイオード素子領域は、カソード領域と、ドリフト領域と、ボディ領域と、アノード領域とが積層されており、アノード領域とドリフト領域とを分離するボディ領域を貫通して伸びるトレンチゲート電極とを含んでいる。トレンチゲート電極の下方周辺のドリフト領域には、キャリアを減衰させるキャリア減衰領域が形成されている。制御手段は、複数の半導体装置のうちのいずれかの半導体装置のＩＧＢＴ素子領域をターンオフし、その他の半導体装置のダイオード素子領域に還流電流が流れる、ＩＧＢＴターンオフ時には、ターンオフするＩＧＢＴ素子領域を含む半導体装置のトレンチゲート電極に印加する第１極性の電圧をオン状態からオフ状態に切り換え、還流電流が流れるダイオード素子領域を含む半導体装置のトレンチゲート電極に印加する第２極性の電圧をオフ状態からオン状態に切り換える。キャリア減衰領域は、制御手段が前記第２極性の電圧を印加することによって空乏化する領域内に形成されている。
【００１０】
キャリア減衰領域は、ＩＧＢＴターンオフ時に、制御手段が第２極性の電圧を印加することによって空乏化する領域内にのみ形成されていることが好ましい。
【発明の効果】
【００１１】
本発明によれば、ＩＧＢＴ素子領域と還流用のダイオード素子領域とが同一半導体基板に形成された半導体装置を複数個備えた半導体モジュールにおいて、ダイオード素子領域のリカバリ特性を向上させながら、ダイオード素子領域の定常損失を低減することができる。
【図面の簡単な説明】
【００１２】
【図１】実施例に係る半導体モジュールに用いられる半導体装置の断面を示す図。
【図２】実施例に係る半導体モジュールを示す回路図。
【図３】実施例に係る半導体モジュールの駆動方法を説明する回路図。
【図４】実施例に係る半導体モジュールの駆動方法を説明する回路図。
【図５】実施例に係る半導体モジュールの駆動方法を説明する、半導体装置の断面を示す模式図。
【図６】実施例に係る半導体モジュールの駆動方法を説明する、半導体装置の断面を示す模式図。
【図７】実施例に係る半導体モジュールの駆動方法を説明する、半導体装置の断面を示す模式図。
【図８】実施例に係る半導体モジュールの駆動方法を説明する図。
【発明を実施するための形態】
【実施例１】
【００１３】
以下、本発明の実施例１について、図面を参照しながら説明する。
【００１４】
図１は、本実施例に係る半導体モジュールに用いられる半導体装置１の断面を模式的に示す図である。半導体装置１は、半導体基板１１と、半導体基板１１の裏面に接する裏面電極１２１と、半導体基板１１の表面に接する表面電極１２３とを備えている。
【００１５】
半導体基板１１の裏面には、ｐ＋型のコレクタ領域１０１と、ｎ＋型のカソード領域１０２が形成されている。コレクタ領域１０１およびカソード領域１０２に対して、半導体基板１１の表面側には、ｎ型のドリフト領域１０３、ｐ型のボディ領域１０４が積層されている。ボディ領域１０４の表面には、ｎ＋型のエミッタ領域１０５およびｐ＋型のボディコンタクト領域１０６が形成されている。半導体基板１１の表面からボディ領域１０４を貫通し、ドリフト領域１０３に到達するトレンチ１０７が形成されている。トレンチ１０７の内部には、ゲート絶縁膜１０８によって被覆されたトレンチゲート電極１０９が設けられている。エミッタ領域１０５は、ゲート絶縁膜１０８に接している。
【００１６】
コレクタ領域１０１およびカソード領域１０２は、裏面電極１２１と接しており、コレクタ・カソード端子（以下、ＣＫ端子という）に接続されている。トレンチゲート電極１０９は、ゲート端子（以下、Ｇ端子という）に接続されている。エミッタ領域１０５およびボディコンタクト領域１０６は、表面電極１２３と接しており、エミッタ・アノード端子（以下、ＥＡ端子という）に接続されている。
【００１７】
半導体装置１においては、トレンチ１０７の下方周辺のドリフト領域１０３に、キャリア減衰領域１３１が形成されている。本実施例では、キャリア減衰領域１３１には、結晶欠陥が形成されている。結晶欠陥領域であるキャリア減衰領域１３１は、半導体装置１の製造工程において、容易に形成することができる。例えば、トレンチ１０７を形成した後に、トレンチ１０７の底部から不純物イオン（Ｈ＋、Ｈｅ＋、Ｃ＋、Ｏ＋、Ｆ＋、Ｎｅ＋、Ｓｉ＋、Ｃｌ＋、Ａｒ＋、Ｇｅ＋、Ｂｒ＋、Ｋｒ＋等）を照射することによって形成することが可能である。不純物イオンを照射する条件を変更することによって、結晶欠陥の濃度や、結晶欠陥を形成する領域の大きさや位置を調整することが可能である。
【００１８】
図１に示すように、半導体装置１では、コレクタ領域１０１の上方に位置する領域が、ＩＧＢＴ素子領域５であり、カソード領域１０２の上方に位置する領域が、ダイオード素子領域７である。ドリフト領域１０３、ボディ領域１０４のうち、ＩＧＢＴ素子領域５内に属する領域が、それぞれＩＧＢＴ素子領域のドリフト領域、ボディ領域であり、ダイオード素子領域７内に属する領域が、それぞれダイオード素子領域のドリフト領域、ボディ領域である。トレンチゲート電極１０９のうち、ＩＧＢＴ素子領域５内に属するものがＩＧＢＴ素子領域のトレンチゲート電極であり、ダイオード素子領域７内に属するものがダイオード素子領域のトレンチゲート電極である。ダイオード素子領域７内に属するボディコンタクト領域１０６は、ダイオード素子領域のアノード領域である。
【００１９】
図２は、本実施例に係る半導体モジュール３を示す回路図である。図２に示すように、半導体モジュール３は、ＩＧＢＴ３１とダイオード３３とを備えた半導体装置１Ａと、ＩＧＢＴ３２とダイオード３４とを備えた半導体装置１Ｂと、半導体装置１Ａおよび１Ｂを制御する制御手段２０とを備えている。半導体モジュール３は、モータ負荷に接続されている。尚、半導体装置１Ａおよび１Ｂは、図１に示す半導体装置１と同じ構造の半導体装置である。
【００２０】
制御手段２０は、半導体装置１Ａの駆動回路２１および負電圧発生回路２３と、半導体装置１Ｂの駆動回路２２および負電圧発生回路２４と、駆動回路２１、２２を制御するＣＰＵ２５と、電源２６，２７とを備えている。
【００２１】
駆動回路２１は、半導体装置１Ａのゲート端子であるＧＱ１端子およびＧＤ１端子と接続する共通端子２１１と、共通端子２１１と接続可能な端子２１２、２１３、２１４とを備えている。端子２１２は電源２６の正極に接続されており、端子２１３は負電圧発生回路２３に接続されており、端子２１４は電源２６の負極に接続されている。共通端子２１１と端子２１２とを接続すると、ＧＱ１端子およびＧＤ１端子に第１極性の電圧としての正電圧を印加することができる。共通端子２１１と端子２１３とを接続すると、ＧＱ１端子およびＧＤ１端子に第２極性（すなわち、第１極性と反対の極性）の電圧としての負電圧を印加することができる。共通端子２１１と端子２１４とを接続すると、ＧＱ１端子およびＧＤ１端子に印加する電圧をオフ状態とすることができる。なお、第１極性の電圧（正電圧）は、半導体装置１ＡのＩＧＢＴ素子領域５がオンする電圧（閾値電圧）以上の範囲で、適宜決定することができる。また、第２極性の電圧（負電圧）は、後述するように、ドリフト領域１０３に形成される空乏層が所望の大きさとなるように、キャリア減衰領域１３１の結晶欠陥濃度やその位置等に応じて適宜決定することができる。このため、第２極性の電圧（負電圧）の絶対値が、第１極性の電圧（正電圧)の絶対値と等しくなるように設定してもよい。
【００２２】
駆動回路２２は、半導体装置１Ｂのゲート端子であるＧＱ２端子およびＧＤ２端子と接続する共通端子２２１と、共通端子２２１と接続可能な端子２２２、２２３、２２４とを備えている。端子２２２は電源２７の正極に接続されており、端子２２３は負電圧発生回路２４に接続されており、端子２２４は電源２７の負極（グランド電位）に接続されている。共通端子２２１と端子２２２とを接続すると、ＧＱ２端子およびＧＤ２端子に正電圧（第１極性の電圧）を印加することができる。共通端子２２１と端子２２３とを接続すると、ＧＱ２端子およびＧＤ２端子に負電圧（第２極性の電圧）を印加することができる。共通端子２２１と端子２２４とを接続すると、ＧＱ２端子およびＧＤ２端子に印加する電圧をオフ状態とすることができる。なお、半導体装置１Ｂのトレンチゲート電極１０９に印加する正電圧（第１極性の電圧）と負電圧（第２極性の電圧）は、半導体装置１Ａのトレンチゲート電極に印加する電圧と同一とすることができる。
【００２３】
図示しないが、ＧＱ１端子およびＧＤ１端子に正電圧を印加する回路と、ＧＱ２端子およびＧＤ２端子に正電圧を印加する回路には、抵抗が備えられている。これによって、ＣＰＵ２５からの制御信号が同時に送信されても、これらの端子に正電圧を印加する場合には、他の制御を行う場合よりも遅く実行されるようになっている。
【００２４】
ＣＰＵ２５は、駆動回路２１および駆動回路２２を制御することによって、ＧＱ１端子およびＧＤ１端子に印加する電圧と、ＧＱ２端子およびＧＤ２端子に印加する電圧とを制御する。これによって、半導体モジュール３のオン／オフを制御する。
【００２５】
本実施例では、半導体装置１Ａおよび１Ｂでは、キャリア減衰領域１３１は、ゲート（トレンチ１０７）からの距離がＷ以下となる範囲内に形成されている。本実施例では、半導体装置１Ａおよび１Ｂのトレンチゲート電極１０９に前記負電圧（負電圧発生回路２３，２４によって印加される負電圧）を印加したときに、空乏層が形成される領域内にキャリア減衰領域１３１を形成する。すなわち、トレンチゲート電極１０９に前記負電圧を印加したときに、トレンチ１０７近傍に形成される空乏層の幅をＷとして用いることができる。すなわち、本実施例では、トレンチ１０７から、キャリア減衰領域１３１の端部までの距離が、下記の式（１）によって算出される距離Ｗ以内となるように、キャリア減衰領域１３１が形成される。
【００２６】
Ｖｇ≧ｑ・Ｎａ・Ｗ２／（４εｓ）  ……（１）
ここで、Ｖｇ：トレンチゲート電極１０９に印加される負電圧（ゲート電圧）、ｑ：ドリフト領域の単位体積当たりの電荷量、Ｎａ：ドリフト領域の不純物濃度、εｓ：半導体の誘電率、である。
【００２７】
次に、半導体モジュール３の駆動方法について、図３〜図８を用いて説明する。
図３および図４は、図２の回路図の一部であって、半導体装置１Ａおよび１Ｂを示している。図５は、半導体装置１Ｂの断面を模式的に示す図であって、図６および図７は、半導体装置１Ａの断面を模式的に示す図である。図８は、制御手段２０が行う半導体モジュール３の制御の一例を示す図であって、横軸は時間ｔであり、縦軸は、図の上から順に、ＧＱ１端子に印加される電圧ＶＧＥ（Ｑ１）、ＧＱ２端子に印加される電圧ＶＧＥ（Ｑ２）、半導体装置１ＢのＩＧＢＴ３２に流れる電流ＩＱ２、半導体装置１Ａのダイオード３３に流れる電流ＩＤ１、ダイオード３３の順方向電圧ＶＤ１を示している。
【００２８】
（ＩＧＢＴターンオン時）
図８に示すように、時間ｔ１において、制御手段２０は、ＧＱ１端子およびＧＤ１端子をオフ状態とし、ＧＱ２端子およびＧＤ２端子に正電圧を印加する制御を行う。これによって、ＩＧＢＴ３２に電流ｉａが流れる。
【００２９】
具体的に説明すると、制御手段２０がＧＱ２端子およびＧＤ２端子に正電圧を印加する制御を行うと、半導体装置１Ｂでは、図５に示すように、ゲート絶縁膜１０８近傍のボディ領域１０４にｎ型のチャネルが形成され、このチャネルを介してエミッタ領域１０５からドリフト領域１０３へ多数キャリア（本実施例では電子）が供給される。ドリフト領域１０３に多数キャリアが供給されることによって、コレクタ領域１０１からドリフト領域１０３へ少数キャリア（本実施例では正孔）が供給される。これによって、図３に示すように、ＩＧＢＴ３２に電流ｉａが流れる。図５に示すように、キャリア減衰領域１３１は、トレンチ１０７の下方に形成されている。このため、多数キャリアがチャネルを介してドリフト領域１０３に供給される際に、キャリア減衰領域１３１によって多数キャリアが減衰させられ難く、ＩＧＢＴ３２に流れる電流ｉａへの影響は殆ど無い。
【００３０】
（ＩＧＢＴターンオフ時、ダイオード還流時）
次に、時間ｔ２〜ｔ３において、制御手段２０は、ＧＱ１端子およびＧＤ１端子に負電圧を印加し、ＧＱ２端子およびＧＤ２端子をオフ状態とする制御を行う。これによって、ダイオード３３に還流電流としての電流ｉｂが流れる。
【００３１】
具体的に説明すると、制御手段２０が、ＧＱ２端子およびＧＤ２端子をオン状態からオフ状態に切り換えることによって、図４に示すように、ダイオード３３に還流電流としての電流ｉｂが流れる。この際に、ＧＱ１端子およびＧＤ１端子に負電圧が印加されることによって、見かけ上、ボディ領域１０４の多数キャリア（正孔）が高濃度の状態になり、図６に示すように、半導体装置１Ａでは、ボディ領域１０４からドリフト領域１０３へ多量の正孔（少数キャリア）が移動する。これによって、ダイオード３３に還流電流（電流ｉｂ）が流れる際の順方向電圧が低下する。
【００３２】
また、ＧＱ１端子およびＧＤ１端子に負電圧が印加されると、図６に示すように、半導体装置１Ａでは、トレンチ１０７の近傍に空乏層１４１が形成される。既に説明したように、半導体装置１Ａおよび１Ｂでは、キャリア減衰領域１３１は、トレンチ１０７からの距離がＷとなる領域内に形成されており、距離Ｗは、半導体装置１Ａおよび１Ｂに負電圧を印加したときに、トレンチ近傍に形成される空乏層の幅である。従って、ＧＱ１端子およびＧＤ１端子に負電圧が印加されると、キャリア減衰領域１３１は、空乏層１４１の内部に存在する状態となる。
【００３３】
空乏層１４１内に少数キャリア（正孔）が侵入すると、侵入した少数キャリアは空乏層１４１内の内部電解によって速やかに空乏層１４１の外部に排出される。キャリア減衰領域１３１は、空乏層１４１の内部に存在しているため、少数キャリアがキャリア減衰領域１３１によって減衰されることが抑制される。すなわち、図６に示すように、少数キャリア（正孔）は空乏層１４１の外側を移動し、空乏層１４１の内部のキャリア減衰領域１３１によって減衰されることがないから、ダイオード３３に還流電流が流れる際の定常損失を低い状態に維持することができる。
【００３４】
（ＩＧＢＴターンオン時、ダイオード逆回復時）
時間ｔ４においては、ＧＱ１端子およびＧＤ１端子には負電圧が印加されており、ＧＱ２端子およびＧＤ２端子はオフ状態なっている。次に、時間ｔ５において、制御手段２０は、ＧＱ１端子およびＧＤ１端子に印加した負電圧を解除してオフ状態とし、ＧＱ２端子およびＧＤ２端子に正電圧を印加してオン状態とする制御を行う。これによって、ＩＧＢＴ３２に電流ｉａが流れる。
【００３５】
具体的に説明すると、制御手段２０が、ＧＱ２端子およびＧＤ２端子に正電圧を印加することによって、図３に示すように、半導体装置１ＢのＩＧＢＴ３２に電流ｉａが流れる。また、半導体装置１Ａのダイオード３３が遮断動作に入って、ダイオード３３に流れていた電流が急速に減少する。この際、ドリフト領域１０３に蓄積された多数キャリア（電子）はアノード領域１０２側に、少数キャリア（正孔）はボディ領域１０４側に排出され、ダイオード３３に逆回復電流が流れる。
【００３６】
半導体装置１Ａでは、時間ｔ５においてＧＱ１端子およびＧＤ１端子に印加された負電圧が解除される。このため、図７に示すように、半導体装置１Ａでは、空乏層１４１が後退してキャリア減衰領域１３１が空乏層１４１の外部に現れる。これによって、キャリア減衰領域１３１が機能できる状態となって、半導体装置１Ａのダイオード３３の遮断動作時にドリフト領域１０３に蓄積されているキャリアが、キャリア減衰領域１３１によって消滅する。その結果、ダイオード３３に流れる逆回復電流が抑制され、リカバリ特性を向上させることが可能となる。
【００３７】
本実施例に係る半導体モジュール３では、正電圧を印加する回路には抵抗が備えられているため、制御手段２０が、時間ｔ５において、ＧＱ１端子およびＧＤ１端子に印加した負電圧を解除する制御信号と、ＧＱ２端子およびＧＤ２端子に正電圧を印加する制御信号とを同時に送信した場合であっても、実際の制御においては、図８に示すように、半導体装置１ＡのＧＱ１端子およびＧＤ１端子に印加された負電圧が解除された後に、半導体装置１ＢのＧＱ２端子およびＧＤ２端子に正電圧が印加される。ＧＱ２端子およびＧＤ２端子に正電圧を印加するに先立って、半導体装置１Ａのドリフト領域１０３に蓄積されているキャリアが速やかに減衰されるため、ダイオード３３に流れる逆回復電流をより確実に抑制することができる。
【００３８】
特許文献１に記載されているような従来技術においては、第１の半導体装置のＩＧＢＴ素子領域がオフ状態であり、かつ第２の半導体装置のダイオード素子領域に還流電流が流れている状態から、再び第１の半導体装置のＩＧＢＴ素子領域をオン状態に切り換える、ダイオードの逆回復時において、逆回復電流を抑制するために、切り換えのタイミングに先立って第２の半導体装置に第２極性の電圧を印加するのを中断し、十分な時間が経過した後に切り換えを行っていた。この切り換え時の十分な時間を確保するためには、制御手段が制御信号を送信するタイミング自体を制御する必要があったため、制御が複雑になり、半導体装置の特性ばらつきに応じて適切な制御を行うことは困難であった。
【００３９】
本実施例のように、キャリア減衰領域を有する複数個の半導体装置を備えた半導体装置では、キャリア減衰領域によって速やかにドリフト領域に蓄積したキャリアを減衰させることができるため、上記の「切り換え時の十分な時間」が従来よりも少なくなる。「切り換え時の十分な時間」が小さく、本実施例のように、半導体モジュールを制御する回路に抵抗を設置することによって得られる時間差で十分である。すなわち、本実施例によれば、制御手段が制御信号を送信するタイミング自体を制御する必要がなく、制御が複雑化しない。また、半導体装置の特性ばらつきに応じて適切な制御を行うことも可能である。
【００４０】
上記のとおり、本実施例に係る駆動方法によって駆動される半導体モジュールは、ドリフト領域にキャリアを減衰させる、キャリア減衰領域が形成されている半導体装置を複数個備えている。ＩＧＢＴターンオフ時に、還流電流が流れるダイオード素子領域が含まれる半導体装置のトレンチゲート電極に、第２極性の電圧が印加するように駆動すると、キャリア減衰領域の全体が空乏化される。キャリア減衰領域が空乏化されている場合には、キャリアを減衰させる効果が発揮されないため、ダイオード素子領域に還流電流が流れる際には、キャリア減衰領域がキャリアを減衰する機能を抑制することができる。その結果、ダイオードの順方向電圧が高くなり過ぎることがない。
【００４１】
さらに、この後、ダイオード素子領域をオフ状態に切り換え、複数の半導体装置のうちのいずれかのＩＧＢＴ素子領域をターンオンする場合には、キャリア減衰領域が空乏化されていない状態になる。ドリフト領域内に存在するキャリアが、このキャリア減衰領域によって減衰されるため、ダイオード素子領域の逆回復電流が抑制される。
【００４２】
尚、本実施例のように、複数の半導体装置のうちのいずれかの半導体装置のＩＧＢＴ素子領域のターンオフ時に還流電流が流れるその他の半導体装置のトレンチゲート電極に第２極性の電圧を印加する際にキャリア減衰領域全体が空乏化されることが好ましいが、これに限定されず、キャリア減衰領域の一部が空乏化されるものであってもよい。
【００４３】
また、上記の実施例では、同一の半導体装置を２個備えた半導体モジュールを例示して説明したが、これに限定されない。半導体モジュールは３個以上の半導体装置を備えていてもよく、半導体モジュールに備えられた複数個の半導体装置は、同一の構造である必要はない。
【００４４】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００４５】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４６】
１、１Ａ、１Ｂ  半導体装置
３  半導体モジュール
５  ＩＧＢＴ素子領域
７  ダイオード素子領域
１１  半導体基板
２０  制御手段
２１、２２  駆動回路
２３、２４  負電圧発生回路
２５  ＣＰＵ
２６、２７  電源
３１、３２  ＩＧＢＴ
３３、３４  ダイオード
１０１  コレクタ領域
１０２  カソード領域
１０２  アノード領域
１０３  ドリフト領域
１０４  ボディ領域
１０５  エミッタ領域
１０６  ボディコンタクト領域
１０７  トレンチ
１０８  ゲート絶縁膜
１０９  トレンチゲート電極
１２１  裏面電極
１２３  表面電極
１３１  キャリア減衰領域
１４１  空乏層
２１１、２２１  共通端子
２１２〜２１４、２２２〜２２４  端子
【図１】
0005454073.tif 000002
【図２】
0005454073.tif 000003
【図３】
0005454073.tif 000004
【図４】
0005454073.tif 000005
【図５】
0005454073.tif 000006
【図６】
0005454073.tif 000007
【図７】
0005454073.tif 000008
【図８】
0005454073.tif 000009