(57)【特許請求の範囲】
【請求項１】
上面に凹部を備える下部電極と、
前記下部電極の前記凹部の内面と前記凹部外の前記下部電極上とに形成され、トンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層と、
前記磁気トンネル接合層上に形成された上部電極と、
前記上部電極と磁気トンネル接合層との上に形成されたカバー膜と、
を具備し、
前記磁気トンネル接合層の側面および前記カバー膜の側面は、平面視で、前記上部電極の外側に位置することを特徴とする磁気デバイス。
【請求項２】
前記磁気トンネル接合層の側面は、平面視で、前記下部電極の前記凹部の外側に位置することを特徴とする請求項１に記載の磁気デバイス。
【請求項３】
凹部が形成された下地層を具備し、
前記下部電極は、前記下地層の凹部の内面と前記下地層上とに形成され、前記下地層の凹部内に前記下部電極の凹部が形成されていることを特徴とする請求項１または２に記載の磁気デバイス。
【請求項４】
絶縁膜と、前記絶縁膜を上下に貫通するプラグ金属層とを具備し、
前記下地層は前記絶縁膜上に形成され、前記下地層の前記凹部の下面は前記プラグ金属層の上面であることを特徴とする請求項３に記載の磁気デバイス。
【請求項５】
上面に凹部を備える下部電極を形成する工程と、
前記下部電極の凹部の内面と前記凹部外の前記下部電極上とにトンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層を形成する工程と、
前記磁気トンネル接合層上に上部電極を形成する工程と、
前記上部電極の上面を、前記凹部から離間した領域において前記磁気トンネル接合層の上面が露出するように研磨する工程と、
前記磁気トンネル接合層の上面および前記上部電極の上面を覆うようにカバー膜を形成する工程と、
前記磁気トンネル接合層の側面、前記カバー膜の側面および前記下部電極の側面が、平面視で、前記上部電極の外側に位置するように、前記カバー膜、前記磁気トンネル接合層および下部電極をエッチングする工程と、
を含むことを特徴とする磁気デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気デバイスに関し、特に磁気トンネル接合を含む磁気デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
例えば、不揮発性メモリの一種であるＭＲＡＭ（Magnetic Random Access Memory）は、磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）素子を備えている。磁気トンネル接合素子は、非磁性材料のトンネルバリア層を強磁性材料の磁化固定層と磁化自由層が挟む構造を含んでいる。磁化固定層は、反強磁性層とピン層とを含み、反強磁性層により、ピン層の磁化は反転し難い。一方、磁化自由層の磁化は反転し易い。このため、例えばスピン注入法等を用い磁化自由層の磁化を反転させることができる。磁化自由層と磁化固定層との磁化が平行な場合、磁気トンネル接合素子の抵抗値は小さくなる。磁化自由層と磁化固定層との磁化が反平行な場合、磁気トンネル接合素子の抵抗値は高くなる。このように、磁化自由層の磁化方向に応じ、例えばデータを不揮発的に記憶することができる。
【０００３】
例えば、磁化自由層を形成する。磁化自由層を被覆し、かつ磁化自由層を底面で露出するビアホールが形成された層間絶縁膜を形成する。層間絶縁膜のビアホール内にトンネルバリア層と磁化固定層を形成する方法が知られている。この方法によれば、磁化固定層の加工の際に磁化自由層が露出されないため、磁化自由層へのダメージが低減できる。
【０００４】
例えば、磁化自由層の側面にサイドウォール絶縁膜を形成する。サイドウォール絶縁膜を用い、トンネルバリア層および磁化固定層をエッチングする方法が知られている。この方法によれば、トンネルバリア層への反応性生物の付着を防止できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２２６９１９号公報
【特許文献２】特開２００７−２１４２２９号公報
【特許文献３】特開２００４−２１４６００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以上のように、磁気トンネル接合素子に導入されるダメージの少ない構造が求められている。しかしながら、例示した方法によれば、磁気トンネル接合層の端面と磁気トンネル接合素子として動作する領域との距離を確保し難い。よって、磁気トンネル接合層、例えばトンネルバリア層に導入されるダメージによる磁気デバイスの劣化を抑制することが難しい。本磁気デバイスおよびその製造方法は、磁気トンネル接合層、例えばトンネルバリア層に導入されるダメージによる磁気デバイスの劣化を抑制することを目的とする。
【課題を解決するための手段】
【０００７】
例えば、上面に凹部を備える下部電極と、前記下部電極の前記凹部の内面と前記凹部外の前記下部電極上とに形成され、トンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層と、前記磁気トンネル接合層上に形成された上部電極と、前記上部電極と磁気トンネル接合層との上に形成されたカバー膜と、を具備し、前記磁気トンネル接合層の側面および前記カバー膜の側面は、平面視で、前記上部電極の外側に位置することを特徴とする磁気デバイスを用いる。
【０００８】
例えば、上面に凹部を備える下部電極を形成する工程と、前記下部電極の凹部の内面と前記凹部外の前記下部電極上とにトンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層を形成する工程と、前記磁気トンネル接合層上に上部電極を形成する工程と、前記上部電極の上面を、前記凹部から離間した領域において前記磁気トンネル接合層の上面が露出するように研磨する工程と、前記磁気トンネル接合層の上面および前記上部電極の上面を覆うようにカバー膜を形成する工程と、前記磁気トンネル接合層の側面、前記カバー膜の側面および前記下部電極の側面が、平面視で、前記上部電極の外側に位置するように、前記カバー膜、前記磁気トンネル接合層および下部電極をエッチングする工程と、を含むことを特徴とする磁気デバイスの製造方法を用いる。
【発明の効果】
【０００９】
本磁気デバイスおよびその製造方法によれば、磁気トンネル接合層、例えばトンネルバリア層に導入されるダメージによる磁気デバイスの劣化を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、比較例に係るＭＲＡＭセルの断面図である。
【図２】図２は、ＭＲＡＭセルの回路模式図である。
【図３】図３は、比較例の磁気トンネル接合部の断面図である。
【図４】図４は、比較例における磁気トンネル接合素子の面積に対する抵抗値を示す図である。
【図５】図５は、上部電極と下部電極とが短絡状態のサンプルの断面模式図である。
【図６】図６は、上部電極と磁気トンネル接合層とをオーバーエッチングしたサンプルの面積に対する抵抗値を示す図である。
【図７】図７は、上部電極と磁気トンネル接合層とをオーバーエッチングした場合のサンプルの断面模式図である。
【図８】図８は、実施例１に係るＭＲＡＭセルの断面図である。
【図９】図９は、実施例１の磁気トンネル接合部の断面図である。
【図１０】図１０（ａ）から図１０（ｄ）は、実施例１の磁気トンネル接合部の製造方法を示す断面図（その１）である。
【図１１】図１１（ａ）から図１１（ｃ）は、実施例１の磁気トンネル接合部の製造方法を示す断面図（その２）である。
【図１２】図１２は、図１１（ｂ）におけるカバー膜を透視した上面図である。
【図１３】図１３は、実施例１における磁気トンネル接合素子の面積に対する抵抗値を示すである。
【図１４】図１４は、実施例２の磁気トンネル接合素子の断面図である。
【発明を実施するための形態】
【００１１】
まず、磁気トンネル接合層に導入されるダメージを説明するために比較例について説明する。図１は、比較例に係るＭＲＡＭセルの断面図である。シリコン半導体基板１０にはトランジスタＴｒが形成されている。トランジスタＴｒは、ゲート電極１２、ソース領域１３、およびドレイン領域１４を備えている。ゲート電極１２は、ゲート絶縁膜を介し半導体基板１０（または、半導体基板内の拡散領域）上に形成されている。ゲート電極１２は、ワード線ＷＬとしても機能する。
【００１２】
ゲート電極１２の両側の半導体基板１０内に、半導体基板１０とは反対の導電型を備えるソース領域１３およびドレイン領域が形成されている。半導体基板１０上には、層間絶縁膜を貫通するプラグ金属層１５、配線層１６が積層されている。なお、図１においては、層間絶縁膜は図示していない。ソース領域１３は、プラグ金属層１５および配線層１６を介し配線層１６により形成されるソース線ＳＬに接続されている。ドレイン領域１４は、プラグ金属層１５および配線層１６を１または複数介し、磁気トンネル接合部５０の一方に接続されている。磁気トンネル接合部５０の他方は、配線層１６から形成されたビット線ＢＬに接続されている。ＭＲＡＭを含むチップには、同じ配線層１６等を用いロジック回路が形成されていてもよい。
【００１３】
図２は、ＭＲＡＭセルの回路模式図である。トランジスタＴｒのソースがソース線ＳＬに接続されている。トランジスタＴｒのゲートがワード線ＷＬに接続されている。トランジスタＴｒのドレインが磁気トンネル接合部５０を介しビット線ＢＬに接続されている。
【００１４】
図３は、比較例の磁気トンネル接合部の断面図である。例えば、酸化シリコン膜等の絶縁膜２０内を上下に貫通する銅等のプラグ金属層２２が形成されている。絶縁膜２０上にプラグ金属層２２に電気的に接続する下部電極２８が形成されている。下部電極２８上に、磁化固定層３２、トンネルバリア層３４および磁化自由層３６を含む磁気トンネル接合層３０が形成されている。磁気トンネル接合層３０上に上部電極４０が形成されている。
【００１５】
下部電極２８の形成条件は以下である。
層構造：  下からＴａ膜、Ｒｕ膜、ＮｉＦｅ膜、Ｔａ膜
成膜装置：スパッタリング
膜厚：    Ｔａ膜  ５ｎｍ、Ｒｕ膜  ５０ｎｍ、ＮｉＦｅ膜  ５ｎｍ、Ｔａ膜  １０ｎｍ
直流印加パワー：１ｋＷ
スパッタガス：  Ａｒ
ガス流量：    １５ｓｃｃｍ
ガス圧力：    ０．０２Ｐａ以下
基板加熱：    なし
【００１６】
下部電極２８を形成した後、下部電極２８をエッチングする。
【００１７】
磁化固定層３２の形成条件は以下である。
層構造：  下からＰｔＭｎ膜（強反磁性層）、ＣｏＦｅ膜、Ｒｕ膜、ＣｏＦｅＢ膜
成膜装置：スパッタリング
膜厚：    ＰｔＭｎ膜  １５ｎｍ、ＣｏＦｅ膜  ２．５ｎｍ、Ｒｕ膜  ０．６８ｎｍ、ＣｏＦｅＢ膜  ２．２ｎｍ
直流印加パワー：ＰｔＭｎ膜は２００Ｗ、他の膜は４００Ｗ
スパッタガス：Ａｒ
ガス流量：    ２０ｓｃｃｍ
ガス圧力：    ０．０２Ｐａ以下
基板加熱：    なし
【００１８】
トンネルバリア層３４の形成条件は以下である。
層構造：  ＭｇＯ膜
成膜装置：スパッタリング
膜厚：    １．２ｎｍ
直流印加パワー：２００Ｗ
スパッタガス：Ａｒ
ガス流量：    ３０ｓｃｃｍ
ガス圧力：    ０．５Ｐａ以下
基板加熱：    なし
【００１９】
磁化自由層３６の形成条件は以下である。
層構造：  ＣｏＦｅＢ膜
成膜装置：スパッタリング
膜厚：    ＣｏＦｅＢ膜  １．５ｎｍ
直流印加パワー：２５０Ｗ
スパッタガス：Ａｒ
ガス流量：    １５ｓｃｃｍ
ガス圧力：    ０．０２Ｐａ以下
基板加熱：    なし
【００２０】
上部電極４０の形成条件は以下である。
層構造：  下からＲｕ膜、Ｔａ膜
成膜装置：スパッタリング
膜厚：    Ｒｕ膜  １０ｎｍ、Ｔａ膜  ３０ｎｍ
直流印加パワー：２００Ｗ
スパッタガス：Ａｒ
ガス流量：    １５ｓｃｃｍ
ガス圧力：    ０．０２Ｐａ以下
基板加熱：    なし
【００２１】
上部電極４０を形成した後、上部電極４０および磁気トンネル接合層３０をエッチングする。
上部電極４０および磁気トンネル接合層３０のエッチング条件は以下である。
マスク：          フォトレジスト
エッチング装置：  ＲＩＥ（Reactive Ion Etching）法
エッチングガス：  メタノール
オーバーエッチング量：  １２０〜１５０％
基板加熱：    なし
【００２２】
カバー膜４２として、窒化シリコン膜を下部電極２８、磁気トンネル接合層３０および上部電極４０を覆うように形成する。
カバー膜４２の形成条件は以下である。
成膜方法：熱ＣＶＤ（Chemical Vapor Deposition）法
膜厚    ：３０ｎｍ
ガス：    ＮＨ３（１００ｓｃｃｍ）、ＳｉＨ４（２５０ｓｃｃｍ）
ガス圧力：０．５Ｐａ
基板温度：２５０℃
【００２３】
カバー膜４２上に酸化シリコン膜等の絶縁膜４６を形成する、絶縁膜４６を上下に貫通するプラグ金属層４８を形成する。プラグ金属層２２および４８は、図１のプラグ金属層１５に対応する。
【００２４】
図４は、比較例における磁気トンネル接合素子の面積に対する抵抗値を示す図である。抵抗値Ｒａは磁気トンネル接合素子が高抵抗状態（磁化固定層と磁化自由層とが反対方向に磁化した状態）の抵抗値である。磁気トンネル接合素子の幅Ｗ＝６０ｎｍ、８０ｎｍおよび１００ｎｍに対し、それぞれ長さＬ＝１００ｎｍ、１２０ｎｍ、および１４０ｎｍの９種類のサンプルを作製した。図４のように、Ｗ＝６０ｎｍのサンプルでは、抵抗値Ｒａが小さくなっている。これは、上部電極４０と下部電極２８とが短絡状態であることを示している。
【００２５】
図５は、上部電極４０と下部電極２８とが短絡状態のサンプルの断面模式図である。図５のように、微細化にともない、磁気トンネル接合層３０の側壁に、上部電極４０および磁気トンネル接合層３０のエッチング生成物５２が付着していると考えられる。エッチング生成物は、例えばアンモニア過酸化水素（ＡＰＭ）または硝酸過酸化水素（ＳＰＭ）等のウェットエッチングにより除去することが可能である。しかしながら、トンネルバリア層３４がＭｇＯ（酸化マグネシウム）のように潮解性を有する場合、ウエット処理が難しい。
【００２６】
そこで、上部電極４０と磁気トンネル接合層３０とをオーバーエッチングすることが考えられる。オーバーエッチング量を増やしたところ、２００％のオーバーエッチング量において、幅Ｗ＝６０ｎｍのサンプルにおける短絡がなくなった。オーバーエッチング量が２００％未満では幅Ｗ＝６０ｎｍのサンプルにおける短絡は改善されなかった。
【００２７】
図６は、上部電極４０と磁気トンネル接合層３０とをオーバーエッチングしたサンプルの面積に対する抵抗値を示す図である。図６においては、上部電極４０と磁気トンネル接合層３０とを２００％オーバーエッチングした。その他のエッチング条件は、図４のサンプルと同じである。図６のように、幅Ｗ＝６０ｎｍのサンプルの抵抗値Ｒａは大きくなった。これは、オーバーエッチングによりエッチング生成物がエッチングされたものと考えられる。しかし、抵抗値Ｒａが安定していない。
【００２８】
図７は、上部電極４０と磁気トンネル接合層３０とをオーバーエッチングした際のサンプルの断面模式図である。オーバーエッチングにより、エッチング生成物が除去されるものの、磁気トンネル接合層３０の例えばトンネルバリア層３４がエッチングガスに曝され侵食されている（符号５４）。このように、トンネルバリア層３４がダメージを受けることにより、抵抗値Ｒａが高くなり、かつばらついてしまう。
【００２９】
以上のように、比較例においては、磁気トンネル接合層３０、例えばトンネルバリア層３４に導入されるダメージによる磁気デバイスの劣化を抑制することが難しいという課題がある。なお、エッチングに起因したエッチング生成物５２および磁気トンネル接合層３０に導入されるダメージは、比較例で例示した上部電極４０、磁気トンネル接合層３０の材料およびエッチング条件に依存せず生じ得る課題である。例示した先行技術においても、トンネルバリア層３４と磁気トンネル接合素子との間隔を確保できないため、上記課題を解決することは難しい。以下、上記課題を解決するための実施例について説明する。
【実施例１】
【００３０】
図８は、実施例１に係るＭＲＡＭセルの断面図である。プラグ金属層１５の直上に磁気トンネル接合部５０が形成され、磁気トンネル接合部５０の直上にプラグ金属層１５が形成されている。その他の構成は比較例の図１および図２と同じであり説明を省略する。
【００３１】
図９は、実施例１の磁気トンネル接合部５０の断面図である。絶縁膜２０を貫通するプラグ金属層２２が形成されている。絶縁膜２０上に下地層２４が形成されている。下地層２４のプラグ金属層２２上には凹部２６が形成されている。下地層２４に形成された凹部２６の内面と下地層２４上とに下部電極２８が形成されている。下地層２４の凹部内に下部電極２８の凹部が形成されている。下部電極２８の凹部の内面と凹部外の下部電極２８上とに磁気トンネル接合層３０が形成されている。磁気トンネル接合層３０は、トンネルバリア層３４とトンネルバリア層３４を上下挟む磁化固定層３２および磁化自由層３６とを含む。下部電極２８の凹部内に磁気トンネル接合層３０の凹部が形成されている。図９においては、トンネルバリア層３４の下に磁化固定層３２が形成され、トンネルバリア層３４の上に磁化自由層３６が形成されている。トンネルバリア層３４の下に磁化自由層３６が形成され、トンネルバリア層３４の上に磁化固定層３２が形成されていてもよい。
【００３２】
磁気トンネル接合層３０の凹部の内面と凹部外の磁気トンネル接合層３０上とに、磁気トンネル接合層３０の側面に露出しないように形成された上部電極４０が形成されている。上部電極４０および磁気トンネル接合層３０の上面は平坦化されている。上部電極４０および磁気トンネル接合層３０の上面にカバー膜４２が形成されている。下部電極２８および磁気トンネル接合層３０の側面は、カバー膜４２の側面により画定されている。例えば、カバー膜４２の側面、磁気トンネル接合層３０の側面および下部電極の側面は同一平面を形成している。なお、各側面は、材料の違いに起因するサイドエッチングによりカバー膜４２の側面より内側または外側に位置していてもよい。カバー膜４２を覆う絶縁膜４６が形成されている。絶縁膜４６およびカバー膜４２を貫通し、上部電極４０に達するプラグ金属層４８が形成されている。
【００３３】
図１０（ａ）から図１１（ｄ）は、実施例１の磁気トンネル接合部の製造方法を示す断面図である。図１０（ａ）のように、酸化シリコン膜により絶縁膜２０を形成する。絶縁膜２０は、例えば低誘電率を有する絶縁膜でもよい。絶縁膜２０を貫通するプラグ金属層２２を銅を用い形成する。プラグ金属層２２は、例えばタングステン等の金属でもよい。ＣＶＤ法を用い絶縁膜２０およびプラグ金属層２２上に酸化シリコン膜により下地層２４を形成する。下地膜２４は、例えば低誘電率を有する絶縁膜でもよい。図１０（ｂ）のように、下地層２４を上下に貫通する凹部２６を形成する。凹部２６の下面はプラグ金属層２２に接している。凹部２６の深さは、例えば下地層２４の表面にＣＭＰ法を用い研磨する際の処理時間により制御することができる。実施例１においては、凹部２６の深さは、凹部の底部と側壁に対して被覆性を確保することができる深さを選択する。一般的には、短辺の長さの３倍以内とする。例えば後述する図１３においては、磁気トンネル接合素子の面積と凹部の深さとの関係は以下である。
面積が６０ｎｍ×１００〜１４０ｎｍのとき凹部の深さは１８０ｎｍである。
面積が８０ｎｍ×１００〜１４０ｎｍのとき凹部の深さは２４０ｎｍである
面積が１００ｎｍ×１００〜１４０ｎｍのとき凹部の深さ３００ｎｍである。
【００３４】
図１０（ｃ）のように、下地層２４の凹部２６内面および下地層２４上に下部電極２８を形成する。下部電極２８の形成条件は、図３と同じである。
【００３５】
なお、下部電極２８の形成条件として以下の範囲を用いることもできる。
層構造：  下からＲｕ膜、Ｔａ膜
膜厚：    Ｒｕ膜  ５〜１５ｎｍ、Ｔａ膜  １０〜４０ｎｍ
下部電極２８の形成は他の条件または他の金属を用いてもよい。
【００３６】
凹部２６における下部電極２８の内面と下部電極２８上とに磁気トンネル接合層３０を形成する。磁気トンネル接合層３０は、トンネルバリア層３４とトンネルバリア層３４を挟む磁化固定層３２および磁化自由層３６とを含む。磁化固定層３２、トンネルバリア層３４および磁化自由層３６の形成条件は、図３と同じである。
【００３７】
なお、磁化固定層３２の形成条件は以下の範囲とすることもできる。
膜厚：    ＰｔＭｎ膜  ５〜２０ｎｍ、ＣｏＦｅ膜  １．５〜３．５ｎｍ、Ｒｕ膜  ０．５〜１．０ｎｍ、ＣｏＦｅＢ膜  １．０〜３．０ｎｍ
直流印加パワー：２００〜８００Ｗ
ガス流量：      １５〜３０ｓｃｃｍ
【００３８】
トンネルバリア層３４の形成条件は以下の範囲とすることもできる。
膜厚：    ０．５〜１．５ｎｍ
ガス流量：３０ｓｃｃｍ
【００３９】
磁化自由層３６の形成条件は以下の範囲とすることもできる。
膜厚：    ＣｏＦｅＢ膜  １．０〜２．０ｎｍ
直流印加パワー：２００〜３００Ｗ
ガス流量：      １５〜３０ｓｃｃｍ
磁化固定層３２および磁化自由層３６の形成は他の条件または他の強磁性体を用いてもよい。トンネルバリア層３４の形成は他の条件または他の非磁性体を用いてもよい。
【００４０】
凹部２６における磁気トンネル接合層３０の内面と磁気トンネル接合層３０上とに上部電極４０を形成する。上部電極４０の形成条件は、図３と同じである。
【００４１】
なお、上部電極４０の形成条件は以下の範囲とすることもできる。
層構造：  下からＴａ膜、Ｒｕ膜、Ｔａ膜
膜厚：    Ｔａ膜  ８０ｎｍ、Ｒｕ膜  １０ｎｍ、Ｔａ膜  １ｎｍ
直流印加パワー：２００〜１０００Ｗ
ガス流量：      １０〜３０ｓｃｃｍ
上部電極４０の形成は他の条件または他の金属を用いてもよい。
【００４２】
下部電極２８から上部電極４０までの工程において表面モフォロジーが悪化すると特性が劣化する。よって、下部電極２８から上部電極４０までの工程は、大気に曝すことなく行なうことが好ましい。
【００４３】
図１０（ｄ）のように、ＣＭＰ(Chemical Mechanical Polishing)法を用い、上部電極４０の上面を、凹部２６から離間した領域において磁気トンネル接合層３０の上面が露出するように研磨する。例えば、上部電極４０を、磁気トンネル接合層３０の上面が露出するまで研磨する。このとき、上から見ると、上部電極４０の上面の領域は下地層２４の凹部２６の領域を含み、かつ上部電極４０の外側に磁気トンネル接合層３０が露出している。
【００４４】
図１１（ａ）のように、カバー膜４２として、窒化シリコン膜を用い下部電極２８、磁気トンネル接合層３０および上部電極４０を覆うように形成する。カバー膜４２の形成方法は図３と同じである。
【００４５】
なお、カバー膜４２の形成条件は以下の範囲とすることができる。
膜厚：    １０〜３０ｎｍ
ガス：    ＮＨ３（５０〜１００ｓｃｃｍ）、ＳｉＨ４（２５０ｓｃｃｍ）
ガス圧力：０．１〜１．０Ｐａ
カバー膜４２の形成は、他の条件または窒化シリコン膜以外の絶縁膜を用いてもよい。
【００４６】
図１１（ｂ）を参照し、カバー膜４２上にマスクを形成し、マスクを用いカバー膜４２、磁気トンネル接合層３０および下部電極２８をエッチングする。
【００４７】
カバー膜４２、磁気トンネル接合層３０および下部電極２８のエッチング条件は以下である。
マスク：          フォトレジスト
エッチング装置：  ＲＩＥ法
エッチングガス：  メタノール
オーバーエッチング量：  １２０〜１５０％
基板加熱：        なし
なお、マスクとしては、窒化チタンまたは酸化シリコン等のハードマスクを用いてもよい。
【００４８】
このとき。磁気トンネル接合層３０および下部電極２８の側面はカバー膜４２の側面４４により画定される。また、側面４４には、上部電極４０は露出していない。図１２は、図１１（ｂ）におけるカバー膜を透視した上面図である。図１２のように、カバー膜４２の磁気トンネル接合層３０の側面４４から上部電極４０は離間している。
【００４９】
図１１（ｃ）のように、下部電極２８、磁気トンネル接合層３０、上部電極４０およびカバー膜４２を覆うように酸化シリコン膜を用い絶縁膜４６を形成する。絶縁膜４６は、例えば低ｋ絶縁膜等の絶縁膜でもよい。絶縁膜４６およびカバー膜４２を貫通し上部電極４０に電気的に接続するプラグ金属層４８を形成する。以上により、実施例１に係る磁気トンネル接合部が完成する。
【００５０】
図１３は、実施例１における磁気トンネル接合素子の面積に対する抵抗値を示すである。白丸は実施例１を、黒丸は比較例（図６と同じ）を示している。実施例１において、磁気トンネル接合素子の面積は、下地層２４の凹部２６の面積を示している。磁気トンネル接合素子の幅Ｗ＝６０ｎｍに対し、それぞれ長さＬ＝１００ｎｍ、１２０ｎｍおよび１４０ｎｍの３種類のサンプルを作製した。図１３のように、実施例１においては、抵抗値Ｒａが安定している。これは、例えば、カバー膜４２から下部電極２８までの側面４４にエッチング生成物が付着しても、上部電極４０は、エッチング生成物から離れているため、エッチング生成物を介したリーク電流が生じにくいためである。さらに、磁気トンネル接合層３０をオーバーエッチングすることにより、トンネルバリア層３４にダメージが導入される。または、エッチング生成物をウェットエッチングで除去することにより、トンネルバリア層３４がエッチングされる。こうした場合も、図１２のように、側面４４から上部電極４０が離間しているため、トンネルバリア層３４に導入されるダメージ等が磁気トンネル接合素子の特性に影響することを抑制できるためである。
【００５１】
実施例１によれば、下地層２４に凹部２６を形成されている。凹部２６に下部電極２８、磁気トンネル接合層３０および上部電極４０を形成する。磁気トンネル接合層３０の側面に上部電極４０が達しないように形成する。これにより、磁気トンネル接合層３０の側面と上部電極４０で画定される磁気トンネル接合素子との距離を確保することができる。よって、例えばトンネルバリア層３４のダメージや欠損に起因した接合抵抗の不安定性を解消できる。このように、磁気トンネル接合層３０に導入されるダメージによる磁気デバイスの劣化を抑制することができる。
【００５２】
また、下地層２４の凹部２６下面を絶縁膜２０を上下に貫通するプラグ金属層２２の上面とすることにより、チップ面積の縮小化が可能となる。
【００５３】
実施例１では、下地層２４を絶縁膜としたが、例えば下地層２４は金属でもよい。例えば、プラグ金属層２２を下地膜とし、プラグ金属層２２の上面に凹部を形成してもよい。
【００５４】
さらに、上部電極４０と磁気トンネル接合層３０との上面を平坦とすることで、図１０（ｄ）および図１２のように、上部電極４０を磁気トンネル接合層３０の側面に達しないようにすることができる。
【００５５】
さらに、図９のように、カバー膜４２が上部電極４０と磁気トンネル接合層３０との上に形成されている。上部電極４０はカバー膜４２の側面と磁気トンネル接合層３０の側面との間に露出していない。これにより、磁気トンネル接合層３０の側面と磁気トンネル接合素子との距離を確保することができる。
【００５６】
さらに、図９のように、下部電極２８および磁気トンネル接合層３０の側面がカバー膜４２の側面４４により画定されている。これにより、上部電極４０を磁気トンネル接合層３０から露出しないようにすることができる。
【実施例２】
【００５７】
実施例２は、下地層２４を備えず、下部電極２８が凹部２６を備える例である。図１４は、実施例２の磁気トンネル接合素子の断面図である。図１４のように、下部電極２８は、上面に凹部２６を備えている。磁気トンネル接合層３０は、下部電極２８の凹部内に形成された磁気トンネル接合層３０の内面と凹部２６外の下部電極２８上とに形成されている。上部電極４０は、下部電極２８の凹部内に形成された磁気トンネル接合層３０の内面と凹部２６外の磁気トンネル接合層３０上とに形成されている。上部電極４０は、磁気トンネル接合層３０の側面に達しないように形成されている。例えば、上部電極４０の上面は、磁気トンネル接合層３０の側面より内側に設けられている。
【００５８】
実施例２の構造であっても、磁気トンネル接合層３０と上部電極４０との距離を確保できる。このため、磁気トンネル接合層３０のダメージ、例えば、トンネルバリア層３４のダメージや欠損に起因した接合抵抗の不安定性を解消できる。
【００５９】
なお、下部電極２８に形成された凹部２６は、実施例２のように、上部が下部より大きくなるような順テーパ構造でもよい。これにより、上部電極４０を磁気トンネル接合層３０の凹部内に埋め込むことが容易となる。
【００６０】
実施例１および実施例２において、トンネルバリア層３４は、酸化マグネシウム以外の材料でもよい。例えば酸化アルミニウムでもよい。しかしながら酸化マグネシウムのように潮解性の材料を用いた場合、特に、図５のエッチング生成物を除去し難い。よって、トンネルバリア層３４が酸化マグネシウムの場合に、実施例１または２を適用することが好ましい。
【００６１】
磁気デバイスの例としてＭＲＡＭの例を説明したが、ＭＲＡＭ以外のデバイスに用いてもよい。
【００６２】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００６３】
実施例１および２を含む実施形態に関し、さらに以下の付記を開示する。
付記１：上面に凹部を備える下部電極と、前記下部電極の前記凹部の内面と前記凹部外の前記下部電極上とに形成され、トンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層と、前記磁気トンネル接合層上に、前記磁気トンネル接合層の側面に達しないように形成された上部電極と、を具備することを特徴とする磁気デバイス。
付記２：前記上部電極と磁気トンネル接合層との上に形成されたカバー膜を具備し、前記上部電極は前記カバー膜の側面と前記磁気トンネル接合層の側面との間に露出していないことを特徴とする付記１記載の磁気デバイス。
付記３：前記下部電極および前記磁気トンネル接合層の側面は、前記カバー膜の側面により画定されていることを特徴とする付記１または２記載の磁気デバイス。
付記４：凹部が形成された下地層を具備し、前記下部電極は、前記下地層の凹部の内面と前記下地層上とに形成され、前記下地層の凹部内に前記下部電極の凹部が形成されていることを特徴とする付記１から３のいずれか一項記載の磁気デバイス。
付記５：絶縁膜と、前記絶縁膜を上下に貫通するプラグ金属層とを具備し、前記下地層は前記絶縁膜上に形成され、前記下地層の前記凹部の下面は前記プラグ金属層の上面であることを特徴とする付記４に記載の磁気デバイス。
付記６：前記上部電極と前記磁気トンネル接合層との上面は平坦であることを特徴とする付記１から５のいずれか一項記載の磁気デバイス。
付記７：前記トンネルバリア層は酸化マグネシウムを含むことを特徴とする付記１から６のいずれか一項記載の磁気デバイス。
付記８：前記磁気デバイスは、ＭＲＡＭであることを特徴とする付記１から７のいずれか一項記載の磁気デバイス。
付記９：前記下部電極の凹部の内面と前記凹部外の前記下部電極上とにトンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層を形成する工程と、前記磁気トンネル接合層上に上部電極を形成する工程と、前記上部電極の上面を、前記凹部から離間した領域において前記磁気トンネル接合層の上面が露出するように研磨する工程と、前記上部電極が前記磁気トンネル接合層の側面に達しないように、前記磁気トンネル接合層および下部電極をエッチングする工程と、を含むことを特徴とする磁気デバイスの製造方法。
【符号の説明】
【００６４】
２０            絶縁膜
２２            プラグ金属層
２４            下地層
２６            凹部
２８            下部電極
３０            磁気トンネル接合層
３２            磁化固定層
３４            トンネルバリア層３４
３６            磁化自由層
４０            上部電極
４２            カバー膜
【図１】
0005644493.tif 000002
【図２】
0005644493.tif 000003
【図３】
0005644493.tif 000004
【図４】
0005644493.tif 000005
【図５】
0005644493.tif 000006
【図６】
0005644493.tif 000007
【図７】
0005644493.tif 000008
【図８】
0005644493.tif 000009
【図９】
0005644493.tif 000010
【図１０】
0005644493.tif 000011
【図１１】
0005644493.tif 000012
【図１２】
0005644493.tif 000013
【図１３】
0005644493.tif 000014
【図１４】
0005644493.tif 000015