(57)【特許請求の範囲】
【請求項１】
対向する頂部表面及び底部表面と、前記頂部表面に形成された凹溝とを有し、前記底部表面に複数の第２の電気接続端が設けられ、前記第２の電気接続端により外部の電子機器と電気的に接続され、前記凹溝の底面に複数の第１の電気接続端が設けられているキャリアと、
前記凹溝に設けられ、対向する第１の表面及び第２の表面並びに前記第１の表面及び第２の表面を貫通する複数の導電貫通孔を有し、前記導電貫通孔の前記第１の表面に位置した端部及び前記第２の表面に位置した端部に第１の電気接続パッド及び第２の電気接続パッドがそれぞれ形成されることにより、前記第１の電気接続パッドに半導体チップが接合され電気的に接続されることができ、前記第２の電気接続パッドが前記第１の電気接続端に対応して電気的に接続される介在層と、
を備え、
前記介在層と前記凹溝の側壁との間に応力放出間隙が設けられていることを特徴とする介在層が埋め込まれたパッケージ基板。
【請求項２】
前記導電貫通孔は、
前記第１の表面及び第２の表面を貫通する貫通孔と、前記貫通孔の孔壁に形成された絶縁層と、前記貫通孔に充填された金属層とを含むことを特徴とする請求項１に記載の介在層が埋め込まれたパッケージ基板。
【請求項３】
前記キャリアは、
対向する第３の表面及び第４の表面を有する多層配線基板と、前記第３の表面に形成され、前記多層配線基板が露出される前記凹溝を有するビルドアップ構造とを含むことを特徴とする請求項１に記載の介在層が埋め込まれたパッケージ基板。
【請求項４】
前記介在層と前記凹溝の底面との間に形成されたアンダーフィルをさらに含むことを特徴とする請求項１に記載の介在層が埋め込まれたパッケージ基板。
【請求項５】
前記多層配線基板は、
前記第３の表面及び第４の表面を貫通し且つ前記第１の電気接続端に接続された金属柱を、さらに含むことを特徴とする請求項３に記載の介在層が埋め込まれたパッケージ基板。
【請求項６】
前記多層配線基板は、
前記多層配線基板に設けられ且つ前記第１の電気接続端に接続された金属ブロックを、さらに含むことを特徴とする請求項３に記載の介在層が埋め込まれたパッケージ基板。
【請求項７】
前記多層配線基板は、
前記多層配線基板に設けられ且つ前記金属ブロックの底面に接続された金属板を、さらに含むことを特徴とする請求項６に記載の介在層が埋め込まれたパッケージ基板。
【請求項８】
前記多層配線基板は、
前記第３の表面及び第４の表面を貫通し且つ前記第１の電気接続端に接続された金属ブロックを、さらに含むとともに、
前記第４の表面に設けられ且つ前記金属ブロックに接続された金属板を、さらに含むことを特徴とする請求項３に記載の介在層が埋め込まれたパッケージ基板。
【請求項９】
前記介在層の熱膨張係数が半導体チップの熱膨張係数に近いことを特徴とする請求項１に記載の介在層が埋め込まれたパッケージ基板。
【請求項１０】
対向する頂部表面及び底部表面と、前記頂部表面に形成された凹溝とを有し、前記底部表面に複数の第２の電気接続端が設けられ、前記第２の電気接続端により外部の電子機器と電気的に接続され、前記凹溝の底面に複数の第１の電気接続端が設けられているキャリアと、
前記凹溝に設けられ、対向する第１の表面及び第２の表面並びに前記第１の表面及び第２の表面を貫通する複数の導電貫通孔を有し、前記導電貫通孔の前記第１の表面に位置した端部及び前記第２の表面に位置した端部に第１の電気接続パッド及び第２の電気接続パッドがそれぞれ形成され、前記第２の電気接続パッドが前記第１の電気接続端に対応して電気的に接続され、前記第１の表面及び前記第１の電気接続パッドに再配線層が形成され、前記再配線層の最外層に半導体チップが接合され電気的に接続されることに供する複数の延伸電気接続パッドが設けられている介在層と、
を備え、
前記介在層と前記凹溝の側壁との間に応力放出間隙が設けられていることを特徴とする介在層が埋め込まれたパッケージ基板。
【請求項１１】
前記導電貫通孔は、
前記第１の表面及び第２の表面を貫通する貫通孔と、前記貫通孔の孔壁に形成された絶縁層と、前記貫通孔に充填された金属層とを含むことを特徴とする請求項１０に記載の介在層が埋め込まれたパッケージ基板。
【請求項１２】
前記キャリアは、
対向する第３の表面及び第４の表面を有する多層配線基板と、前記第３の表面に形成され、前記多層配線基板が露出される前記凹溝を有するビルドアップ構造とを含むことを特徴とする請求項１０に記載の介在層が埋め込まれたパッケージ基板。
【請求項１３】
前記介在層と前記凹溝の底面との間に形成されたアンダーフィルをさらに含むことを特徴とする請求項１０に記載の介在層が埋め込まれたパッケージ基板。
【請求項１４】
前記多層配線基板は、
前記第３の表面及び第４の表面を貫通し且つ前記第１の電気接続端に接続された金属柱を、さらに含むことを特徴とする請求項１２に記載の介在層が埋め込まれたパッケージ基板。
【請求項１５】
前記多層配線基板は、
前記多層配線基板に設けられ且つ前記第１の電気接続端に接続された金属ブロックを、さらに含むことを特徴とする請求項１２に記載の介在層が埋め込まれたパッケージ基板。
【請求項１６】
前記多層配線基板は、
前記多層配線基板に設けられ且つ前記金属ブロックの底面に接続された金属板を、さらに含むことを特徴とする請求項１５に記載の介在層が埋め込まれたパッケージ基板。
【請求項１７】
前記多層配線基板は、
前記第３の表面及び第４の表面を貫通し且つ前記第１の電気接続端に接続された金属ブロックを、さらに含むとともに、
前記第４の表面に設けられ且つ前記金属ブロックに接続された金属板を、さらに含むことを特徴とする請求項１２に記載の介在層が埋め込まれたパッケージ基板。
【請求項１８】
前記介在層の熱膨張係数が半導体チップの熱膨張係数に近いことを特徴とする請求項１０に記載の介在層が埋め込まれたパッケージ基板。
【請求項１９】
対向する頂部表面及び底部表面と、前記頂部表面に形成された凹溝とを有し、前記底部表面に複数の第２の電気接続端が設けられ、前記第２の電気接続端により外部の電子機器と電気的に接続され、前記凹溝の底面に複数の第１の電気接続端が設けられているキャリアを用意する工程と、
対向する第１の表面及び第２の表面を有する介在層を前記凹溝に設け、前記介在層が前記第１の表面及び第２の表面を貫通する複数の導電貫通孔を有し、前記導電貫通孔の前記第１の表面に位置した端部及び前記第２の表面に位置した端部に第１の電気接続パッド及び第２の電気接続パッドがそれぞれ形成され、前記第２の電気接続パッドが前記第１の電気接続端に対応して電気的に接続されるようにする工程と、
を備え、
前記介在層と前記凹溝の側壁との間に応力放出間隙が設けられていることを特徴とする介在層が埋め込まれたパッケージ基板の製造方法。
【請求項２０】
前記第１の電気接続パッドは半導体チップの接合に供することを特徴とする請求項１９に記載の介在層が埋め込まれたパッケージ基板の製造方法。
【請求項２１】
前記第１の表面及び前記第１の電気接続パッドに、最外層に半導体チップが接合され電気的に接続されることに供する複数の延伸電気接続パッドが設けられている再配線層を形成する工程をさらに備えることを特徴とする請求項１９に記載の介在層が埋め込まれたパッケージ基板の製造方法。
【請求項２２】
前記導電貫通孔は、
前記第１の表面及び第２の表面を貫通する貫通孔と、前記貫通孔の孔壁に形成された絶縁層と、前記貫通孔に充填された金属層とを含むことを特徴とする請求項１９に記載の介在層が埋め込まれたパッケージ基板の製造方法。
【請求項２３】
前記キャリアの形成工程は、
対向する第３の表面及び第４の表面を有する多層配線基板を用意する工程と、
前記第３の表面にビルドアップ構造を形成する工程と、
前記ビルドアップ構造の一部を除去することにより前記多層配線基板が露出される前記凹溝を形成する工程と、
を備えることを特徴とする請求項１９に記載の介在層が埋め込まれたパッケージ基板の製造方法。
【請求項２４】
前記介在層と前記凹溝の底面との間にアンダーフィルを形成する工程をさらに含むことを特徴とする請求項１９に記載の介在層が埋め込まれたパッケージ基板の製造方法。
【請求項２５】
前記多層配線基板は、
前記第３の表面及び第４の表面を貫通し且つ前記第１の電気接続端に接続された金属柱を、さらに含むことを特徴とする請求項２３に記載の介在層が埋め込まれたパッケージ基板の製造方法。
【請求項２６】
前記多層配線基板は、
前記多層配線基板に設けられ且つ前記第１の電気接続端に接続された金属ブロックを、さらに含むことを特徴とする請求項２３に記載の介在層が埋め込まれたパッケージ基板の製造方法。
【請求項２７】
前記多層配線基板は、
前記多層配線基板に設けられ且つ前記金属ブロックの底面に接続された金属板を、さらに含むことを特徴とする請求項２６に記載の介在層が埋め込まれたパッケージ基板の製造方法。
【請求項２８】
前記多層配線基板は、
前記第３の表面及び第４の表面を貫通し且つ前記第１の電気接続端に接続された金属ブロックを、さらに含むとともに、
前記第４の表面に設けられ且つ前記金属ブロックに接続された金属板を、さらに含むことを特徴とする請求項２３に記載の介在層が埋め込まれたパッケージ基板の製造方法。
【請求項２９】
前記介在層の熱膨張係数が半導体チップの熱膨張係数に近いことを特徴とする請求項１９に記載の介在層が埋め込まれたパッケージ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ基板及びその製造方法に関し、特に介在層が埋め込まれたパッケージ基板及びその製造方法に関するものである。
【背景技術】
【０００２】
電子産業の盛んな発展に伴い、電子製品は形態的にますます軽薄短小となり、機能的には高性能、高機能、高速化を目指した研究開発が行われている。ここで、図１に従来のフリップチップ型パッケージ構造の断面図を示す。
【０００３】
図１に示すように、当該パッケージ構造の製造工程においては、まずコア板１０２、及び対向する第１の表面１０ａ及び第２の表面１０ｂを有するビスマレイミドトリアジン（Ｂｉｓｍａｌｅｉｍｉｄｅ−Ｔｒｉａｚｉｎｅ、ＢＴ）パッケージ基板１０を用意し、パッケージ基板１０の第１の表面１０ａにフリップチップパッド１００を設け、半田バンプ１１を介して半導体チップ１２の電極パッド１２０に電気的に接続する。
次に、パッケージ基板１０の第１の表面１０ａと半導体チップ１２との間にアンダーフィル１７を形成することにより半田バンプ１１を被覆する。
さらに、パッケージ基板１０の第２の表面１０ｂにボールパッド１０１を設けることで、半田ボール１３を介して例えば印刷回路板である他の外部電子機器（図示せず）に電気的に接続する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、半導体チップ１２が寸法４５ｎｍ以下の製造工程であるため、後工程（Ｂａｃｋ−Ｅｎｄ  Ｏｆ  Ｌｉｎｅ、ＢＥＯＬ）において極低誘電率（Ｅｘｔｒｅｍｅ  ｌｏｗ−ｋ、ＥＬＫ）又は超低誘電率（Ｕｌｔｒａ  ｌｏｗ−ｋ、ＵＬＫ）の誘電材料が使用されることになるが、この低誘電率の誘電材料は、通常、その特性上、多孔かつ脆化しやすいことから、フリップチップパッケージを形成した後、信頼性評価のための熱サイクル試験が行われた場合に、パッケージ基板１０と半導体チップ１２との間の熱膨張係数（ｔｈｅｒｍａｌ  ｅｘｐａｎｓｉｏｎ  ｃｏｅｆｆｉｃｉｅｎｔ、ＣＴＥ）の差が大きすぎるため、半田バンプ１１が熱応力不均一によってクラックしやすくなることで、半導体チップ１２がクラックしてしまい、製品の信頼性が悪くなる。
【０００５】
さらに、電子製品がより軽薄短小になり、機能が持続的に向上することに伴い、半導体チップ１２の配線密度がますます高くなり、ひいてはナノメートル寸法を基本単位とするため、各電極パッド１２０の間のピッチがさらに小さくなる。
しかしながら、従来ではパッケージ基板１０のフリップチップパッド１００のピッチがミクロン寸法を基本単位とし、半導体チップ１２の電極パッド１２０のピッチに対応する寸法にまで効果的に縮小することができないため、高回路密度の半導体チップ１２を有するにもかかわらず、それに適合するパッケージ基板がなく、電子製品を効果的に生産することができなくなる問題があった。
【０００６】
従って、従来技術に存在した種々の課題を如何にして克服するかが、現在解決すべき極めて重要な課題となっている。
【課題を解決するための手段】
【０００７】
上述した従来のパッケージ基板製品の信頼性がよくないという欠点に鑑み、本発明は、
対向する頂部表面及び底部表面と、前記頂部表面に形成された凹溝とを有し、前記底部表面に複数の第２の電気接続端が設けられ、前記第２の電気接続端により外部の電子機器と電気的に接続され、前記凹溝の底面に複数の第１の電気接続端が設けられているキャリアと、
前記凹溝に設けられ、対向する第１の表面及び第２の表面並びに前記第１の表面及び第２の表面を貫通する複数の導電貫通孔を有し、前記導電貫通孔の前記第１の表面に位置した端部及び前記第２の表面に位置した端部に第１の電気接続パッド及び第２の電気接続パッドがそれぞれ形成されることにより、前記第１の電気接続パッドに半導体チップが接合され電気的に接続されることができ、前記第２の電気接続パッドが前記第１の電気接続端に対応して電気的に接続される介在層と、
を備え、
前記介在層と前記凹溝の側壁との間に応力放出間隙が設けられていることを特徴とする介在層が埋め込まれたパッケージ基板を提供する。
【０００８】
また、本発明は、
対向する頂部表面及び底部表面と、前記頂部表面に形成された凹溝とを有し、前記底部表面に複数の第２の電気接続端が設けられ、前記第２の電気接続端により外部の電子機器と電気的に接続され、前記凹溝の底面に複数の第１の電気接続端が設けられているキャリアと、
前記凹溝に設けられ、対向する第１の表面及び第２の表面並びに前記第１の表面及び第２の表面を貫通する複数の導電貫通孔を有し、前記導電貫通孔の前記第１の表面に位置した端部及び前記第２の表面に位置した端部に第１の電気接続パッド及び第２の電気接続パッドがそれぞれ形成され、前記第２の電気接続パッドが前記第１の電気接続端に対応して電気的に接続され、前記第１の表面及び前記第１の電気接続パッドに再配線層が形成され、前記再配線層の最外層に半導体チップが接合され電気的に接続されることに供する複数の延伸電気接続パッドが設けられている介在層と、
を備え、
前記介在層と前記凹溝の側壁との間に応力放出間隙が設けられていることを特徴とする介在層が埋め込まれたパッケージ基板を提供する。
【０００９】
また、本発明は、
対向する頂部表面及び底部表面と、前記頂部表面に形成された凹溝とを有し、前記底部表面に複数の第２の電気接続端が設けられ、前記第２の電気接続端により外部の電子機器と電気的に接続され、前記凹溝の底面に複数の第１の電気接続端が設けられているキャリアを用意する工程と、
対向する第１の表面及び第２の表面を有する介在層を前記凹溝に設け、前記介在層が前記第１の表面及び第２の表面を貫通する複数の導電貫通孔を有し、前記導電貫通孔の前記第１の表面に位置した端部及び前記第２の表面に位置した端部に第１の電気接続パッド及び第２の電気接続パッドがそれぞれ形成され、前記第２の電気接続パッドが前記第１の電気接続端に対応して電気的に接続されるようにする工程と、
を備え、
前記介在層と前記凹溝の側壁との間に応力放出間隙が設けられていることを特徴とする介在層が埋め込まれたパッケージ基板の製造方法を提供する。
【発明の効果】
【００１０】
このように、本発明に係る介在層が埋め込まれたパッケージ基板によれば、ＩＣ産業における本来の供給チェーン（ｓｕｐｐｌｙ  ｃｈａｉｎ）及び基幹設備（ｉｎｆｒａｓｔｒｕｃｔｕｒｅ）を変えることなく、従来における、適用可能なパッケージ基板が不足しているという問題を、介在層により解決することができる。
さらに、半導体チップを前記介在層に設け、前記介在層の熱膨張係数が半導体チップの熱膨張係数に近いことにより、前記半導体チップと前記介在層との間に過度の熱応力が生じることを回避し、製品の信頼性を効果的に向上することができる。
さらに、本発明に係る介在層が埋め込まれたパッケージ基板によれば、介在層をパッケージ基板に埋め込むようにしているため、パッケージ基板の厚さが増加することはない。
さらに、本発明に係る介在層が埋め込まれたパッケージ基板によれば、パッケージ基板に金属柱、金属ブロック又は金属板を埋設することにより、パッケージ基板及び半導体チップから生成された熱を速やかに排出することができ、パッケージ基板が熱サイクル試験又は製品の使用過程において過大な熱応力によって破損することを回避することができる。
【図面の簡単な説明】
【００１１】
【図１】従来のフリップチップパッケージ構造の断面図を示す。
【図２Ａ】本発明に係るパッケージ基板の介在層及びその製造方法の断面図である。
【図２Ｂ】本発明に係るパッケージ基板の介在層及びその製造方法の断面図である。
【図２Ｃ】本発明に係るパッケージ基板の介在層及びその製造方法の断面図である。
【図２Ｄ】本発明に係るパッケージ基板の介在層及びその製造方法の断面図である。
【図２Ｅ】本発明に係るパッケージ基板の介在層及びその製造方法の断面図である。
【図２Ｆ】本発明に係るパッケージ基板の介在層及びその製造方法の断面図である。
【図２Ｇ】本発明に係るパッケージ基板の介在層及びその製造方法の断面図である。
【図２Ｈ】本発明に係るパッケージ基板の介在層及びその製造方法の断面図である。
【図２Ｉ】本発明に係るパッケージ基板の介在層及びその製造方法の断面図である。
【図２Ｊ】本発明に係るパッケージ基板の介在層及びその製造方法の断面図である。
【図２Ｋ】本発明に係るパッケージ基板の介在層及びその製造方法の断面図である。
【図２Ｋ−２】図２Ｋの他の実施態様である。
【図２Ｌ】本発明に係るパッケージ基板の介在層及びその製造方法の断面図である。
【図２Ｌ−２】図２Ｌの他の実施態様である。
【図３Ａ】本発明に係る介在層が埋め込まれたパッケージ基板及びその製造方法の断面図である。
【図３Ｂ】本発明に係る介在層が埋め込まれたパッケージ基板及びその製造方法の断面図である。
【図３Ｃ】本発明に係る介在層が埋め込まれたパッケージ基板及びその製造方法の断面図である。
【図３Ｄ】本発明に係る介在層が埋め込まれたパッケージ基板及びその製造方法の断面図である。
【図３Ｅ】本発明に係る介在層が埋め込まれたパッケージ基板及びその製造方法の断面図である。
【図３Ｆ】本発明に係る介在層が埋め込まれたパッケージ基板及びその製造方法の断面図である。
【図３Ｆ−２】図３Ｆの他の実施態様である。
【図３Ｇ−１】本発明に係る介在層が埋め込まれたパッケージ基板及びその製造方法の断面図である。
【図３Ｇ−１ｂ】図３Ｇ−１のその他の実施態様である。
【図３Ｇ−２】図３Ｇ−１のその他の実施態様である。
【図３Ｇ−３】図３Ｇ−１のその他の実施態様である。
【図３Ｇ−４】図３Ｇ−１のその他の実施態様である。
【図３Ｇ−５】図３Ｇ−１のその他の実施態様である。
【発明を実施するための形態】
【００１２】
以下、具体的な実施例を用いて本発明の実施形態を説明する。この技術分野に精通した者は、本明細書の記載内容によって簡単に本発明のその他の利点や効果を理解できる。
【００１３】
また、明細書に添付された図面に示す構造、比例、寸法等は、この技芸に精通した者が理解できるように明細書に記載の内容に合わせて説明されるものであり、本発明の実施を制限するものではないため、技術上の実質的な意味を有せず、いかなる構造の修正、比例関係の変更又は寸法の調整も、本発明の効果及び目的に影響を与えるものでなければ、本発明に開示された技術内容の範囲に入る。
また、明細書に記載の例えば「上」、「頂」、「底」、「一」等の用語は、説明が容易に理解できるようにするためのものであり、本発明の実施可能な範囲を限定するものではなく、その相対関係の変更又は調整は、技術内容の実質的変更がなければ、本発明の実施可能の範囲と見なされる。
【００１４】
本発明の実施は、大体２つの段階に分けられる。まず、介在層（ｉｎｔｅｒｐｏｓｅｒ）を用意する。図２Ａないし図２Ｌは、本発明に係るパッケージ基板の介在層及びその製造方法の断面図を示す。
【００１５】
図２Ａに示すように、対向する第１の表面２０ａ及び第２の表面２０ｂを有する板体２０を用意する。板体２０の材質は、単結晶シリコン、多結晶シリコン又はその他の半導体材料であってもよい。
【００１６】
図２Ｂに示すように、第１の表面２０ａに複数の凹孔２００を形成する。それらの凹孔２００の形成過程において、第１の表面２０ａに、複数の開口を有するフォトレジスト（図示せず）を、例えばコーター（ｃｏａｔｅｒ）、アライナー（ａｌｉｇｎｅｒ）、ディベロッパー（ｄｅｖｅｌｏｐｅｒ）により形成するとともに、該フォトレジストの開口に露出された第１の表面２０ａに、それらの凹孔２００を、例えば深堀り反応性イオンエッチング（Ｄｅｅｐ  Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ、ＤＲＩＥ）等により形成し、その後フォトレジストを例えばストリッパー（ｓｔｒｉｐｐｅｒ）により除去することができる。
【００１７】
図２Ｃに示すように、第１の表面２０ａ及びそれらの凹孔２００の表面に例えば二酸化シリコンである絶縁層２１を例えばプラズマ強化化学気相成長法（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）又は加熱炉（ｆｕｒｎａｃｅ）により形成する。
【００１８】
図２Ｄに示すように、絶縁層２１の表面に導電層２２を例えばスパッター（ｓｐｕｔｔｅｒ）により形成する。
【００１９】
図２Ｅに示すように、導電層２２に例えば銅である金属層２３を例えばプレーター（ｐｌａｔｅｒ）によりめっき形成する。
【００２０】
図２Ｆに示すように、絶縁層２１の頂面よりも高い金属層２３及び導電層２２を例えばグラインダー（ｇｒｉｎｄｅｒ）、ポリシャー（ｐｏｌｉｓｈｅｒ）又は化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）により除去する。
【００２１】
図２Ｇに示すように、金属層２３に、半導体チップが接合される第１の電気接続パッド２４ａを形成する。ここで、必要に応じて第１の電気接続パッド２４ａにアンダーバンプ金属層（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌｌｕｒｇｙ、ＵＢＭ）（図示せず）を形成することにより、電気的接続の信頼性を向上することができる。
【００２２】
図２Ｈに示すように、第１のキャリア２６を接着層２５により絶縁層２１及び第１の電気接続パッド２４ａに接着する。
【００２３】
図２Ｉに示すように、板体２０の厚さの一部及び絶縁層２１の一部を第２の表面２０ｂから除去することで金属層２３の一端２３ａを露出させ、第１の表面２０ａ及び第２の表面２０ｂを貫通する複数の導電貫通孔を構成し、それらの導電貫通孔は、第１の表面２０ａ及び第２の表面２０ｂを貫通する貫通孔２００’と、貫通孔２００’の孔壁に形成された絶縁層２１と、貫通孔２００’に充填された金属層２３とを含む。
【００２４】
図２Ｊに示すように、露出された前記一端２３ａに第２の電気接続パッド２４ｂを形成するとともに、第２の電気接続パッド２４ｂに半田バンプ２７を形成する。ここで、必要に応じて、第２の電気接続パッド２４ｂにアンダーバンプ金属層（図示せず）を形成し、さらに、このアンダーバンプ金属層に前記半田バンプ２７を形成することにより、電気的接続の信頼性を向上することができる。
【００２５】
図２Ｋに示すように、第２の表面２０ｂに半田バンプ２７を被覆する第２のキャリア２８を設けるとともに、第１のキャリア２６及び接着層２５を除去する。
【００２６】
ここで、この場合、本発明に係る介在層は、図２Ｋに示す態様のほか、絶縁層２１及び導電層２２を有しない態様であってもよく、即ち図２Ｋ−２に示すように板体２０において貫通された金属層２３のみが直接設けられてもよい。
ここで、板体２０の材質は、ガラス、又は例えばＡｌ2Ｏ3又はＡｌＮのセラミックスであってもよいが、セラミックスの方が、その熱膨張係数（約３ｐｐｍ／℃）がシリコンに近いため、好ましい。
【００２７】
図２Ｌに示すように、切断工程を行い、第２のキャリア２８を除去することにより、複数の介在層２を構成する。
【００２８】
ここで、この場合、本発明に係る介在層は、図２Ｌに示す態様のほか、以下のような態様であってもよい。
即ち、図２Ｌ−２に示すように、金属層２３に第１の電気接続パッド２４ａ’を形成し、さらに第１の表面２０ａ及び第１の電気接続パッド２４ａ’に再配線層（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ  ｌａｙｅｒ、ＲＤＬ）２９を形成し、再配線層２９の最外層に、半導体チップが接合され電気的に接続されるための複数の延伸電気接続パッド２９１を設けるようにし、さらに第２の表面２０ｂに、金属層２３が露出される開口６１０を有する誘電層６１を形成した上で、開口６１０に第２の電気接続パッド２４ｂを形成するようにしてもよい。
【００２９】
次に、パッケージ基板の製造工程に入る。図３Ａないし図３Ｇは、本発明に係る介在層が埋め込まれたパッケージ基板及びその製造方法の断面図を示す。
【００３０】
図３Ａに示すように、対向する第３の表面３０ａ及び第４の表面３０ｂを有する多層配線基板（ｍｕｌｔｉ−ｌａｙｅｒ  ｉｎｔｅｒｃｏｎｎｅｃｔ  ｂａｓｅ  ｐｌａｔｅ）３０を用意する。この多層配線基板３０の内部には少なくとも１つの回路層３０１を配置し、第３の表面３０ａには複数の第１の電気接続端３１ａ及び第３の電気接続パッド３２を設け、第４の表面３０ｂに複数の第２の電気接続端３１ｂを設ける。回路層３０１、第１の電気接続端３１ａ、第３の電気接続パッド３２及び第２の電気接続端３１ｂの材質は、銅であってもよい。
ここで、必要に応じて第１の電気接続端３１ａ及び第２の電気接続端３１ｂにアンダーバンプ金属層（図示せず）を形成することにより、電気的接続の信頼性を向上させることができる。
【００３１】
図３Ｂに示すように、第３の表面３０ａにビルドアップ構造３３を形成する。ビルドアップ構造３３は、誘電層３３１と、誘電層３３１に形成された回路層３３２と、誘電層３３１の表面に露出され回路層３３２及び第３の電気接続パッド３２に電気的に接続された複数の電気接触パッド３３２ａとを含む。
誘電層３３１の材質は、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ−ｕｐ  Ｆｉｌｍ  ）又はＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ−Ｔｒｉａｚｉｎｅ）等であってもよく、回路層３３２及び電気接触パッド３３２ａの材質は、銅であってもよい。
【００３２】
図３Ｃに示すように、誘電層３３１を例えばレーザで除去することにより、第１の電気接続端３１ａが露出される凹溝３３０を形成する。
【００３３】
図３Ｄに示すように、ビルドアップ構造３３の頂面に、各前記電気接触パッド３３２ａが露出される複数の第１の開口３４０ａを有する第１の絶縁保護層３４ａを形成するとともに、第４の表面３０ｂに、各前記第２の電気接続端３１ｂが露出される複数の第２の開口３４０ｂを有する第２の絶縁保護層３４ｂを形成する。
【００３４】
ここで、上述した構造は単なる例示の実施態様であり、実際に図３Ｄの構造は、キャリアとして簡略化又は見なしてもよく、対向する頂部表面（例えばビルドアップ構造３３の頂面箇所）及び底面層（多層配線基板３０の第４の表面３０ｂ）、前記頂部表面に形成された凹溝を有し、前記底部表面に、電子機器が電気的に接続される複数の電気接続端が設けられ、前記凹溝の底面に、介在層２が電気的に接続される他の電気接続端が設けられている。以下、引き続き図３Ｄの構造について例示的に説明する。
【００３５】
図３Ｅに示すように、図２Ｌに示す介在層２を凹溝３３０に設け、第２の電気接続パッド２４ｂを第１の電気接続端３１ａに対応して電気的に接続させ、介在層２と凹溝３３０の側壁との間に応力放出間隙（ｓｔｒｅｓｓ ｒｅｌｉｅｆ ｇａｐ）３３０ａを設け、介在層２と凹溝３３０の底面との間にアンダーフィル３５を充填することにより、本発明に係る介在層が埋め込まれたパッケージ基板を完成する。
【００３６】
図３Ｆに示すように、その後、第２の電気接続端３１ｂに半田ボール３６を形成することができる。又は、図３Ｆに示す介在層２の代わりに、図２Ｌ−２に示す介在層２を用いて図３Ｆ−２に示す構造を形成してもよい。
【００３７】
図３Ｇ−１及び図３Ｇ−１ｂに示すように、それぞれ図３Ｆ及び図３Ｆ−２に引き続き、介在層２に作用面４０ａを有する半導体チップ４０を接合し、作用面４０ａ上の電極パッド４１は、第１の電気接続パッド２４ａ（図３Ｇ−１）又は延伸電気接続パッド２９１（図３Ｇ−１ｂ）に対応して電気的に接続される。
【００３８】
図３Ｇ−２に示すように、図３Ｇ−１の多層配線基板３０は、第３の表面３０ａ及び第４の表面３０ｂを貫通し且つ第１の電気接続端３１ａに接続された金属柱５１を、さらに含むことができる。
【００３９】
図３Ｇ−３に示すように、図３Ｇ−１の多層配線基板３０は、多層配線基板３０に設けられ且つ第１の電気接続端３１ａに接続された金属ブロック５２を、さらに含むことができる。
【００４０】
図３Ｇ−４に示すように、図３Ｇ−３の多層配線基板３０は、多層配線基板３０に設けられ且つ金属ブロック５２の底面に接続された金属板５３を、さらに含むことができる。
【００４１】
図３Ｇ−５に示すように、図３Ｇ−１の多層配線基板３０は、第３の表面３０ａ及び第４の表面３０ｂを貫通し且つ第１の電気接続端３１ａに接続された金属ブロック５４を、さらに含むことができ、多層配線基板３０は、第４の表面３０ｂに設けられ且つ金属ブロック５４に接続された金属板５５を、さらに含むことができる。
【００４２】
ここで、図３Ｇ−２、図３Ｇ−３、図３Ｇ−４及び図３Ｇ−５に示す金属柱５１、金属ブロック５２、金属板５３、金属ブロック５４及び金属板５５は、主に放熱効果を向上させ、それによってパッケージ基板が過熱によって破損することを回避するためのものである。
【００４３】
また、本発明は、図３Ｆに示すように、
対向する頂部表面及び底部表面と、前記頂部表面に形成された凹溝とを有し、前記底部表面に複数の第２の電気接続端３１ｂが設けられ、前記第２の電気接続端３１ｂにより外部の電子機器と電気的に接続され、前記凹溝の底面に複数の第１の電気接続端３１ａが設けられているキャリアと、
前記凹溝に設けられ、対向する第１の表面２０ａ及び第２の表面２０ｂ並びに前記第１の表面２０ａ及び第２の表面２０ｂを貫通する複数の導電貫通孔を有し、前記導電貫通孔の前記第１の表面２０ａに位置した端部及び前記第２の表面２０ｂに位置した端部に第１の電気接続パッド２４ａ及び第２の電気接続パッド２４ｂがそれぞれ形成されることにより、前記第１の電気接続パッドに半導体チップが接合され電気的に接続されることができ、前記第２の電気接続パッド２４ｂが前記第１の電気接続パッド３１ａに対応して電気的に接続される介在層２と、
を備えることを特徴とする介在層が埋め込まれたパッケージ基板を提供する。
【００４４】
また、本発明は、図３Ｆ−２に示すように、
対向する頂部表面及び底部表面と、前記頂部表面に形成された凹溝とを有し、前記底部表面に複数の第２の電気接続端３１ｂが設けられ、前記第２の電気接続端３１ｂにより外部の電子機器と電気的に接続され、前記凹溝の底面に複数の第１の電気接続端３１ａが設けられているキャリアと、
前記凹溝に設けられ、対向する第１の表面２０ａ及び第２の表面２０ｂ並びに前記第１の表面２０ａ及び第２の表面２０ｂを貫通する複数の導電貫通孔を有し、前記導電貫通孔の前記第１の表面２０ａに位置した端部及び前記第２の表面２０ｂに位置した端部に第１の電気接続パッド２４ａ’及び第２の電気接続パッド２４ｂがそれぞれ形成され、前記第２の電気接続パッド２４ｂが前記第１の電気接続端３１ａに対応して電気的に接続され、前記第１の表面２０ａ及び前記第１の電気接続パッド２４ａ’に再配線層２９が形成され、前記再配線層２９の最外層に半導体チップが接合され電気的に接続されることに供する複数の延伸電気接続パッド２９１が設けられている介在層２と、
を備えることを特徴とする介在層が埋め込まれたパッケージ基板を提供する。
【００４５】
上述したパッケージ基板において、前記導電貫通孔は、第１の表面２０ａ及び第２の表面２０ｂを貫通した貫通孔２００’と、前記貫通孔２００’の孔壁に形成された絶縁層２１と、前記貫通孔２００’に充填された金属層２３とを含むことができる。
【００４６】
本発明に係るパッケージ基板において、前記キャリアは、対向する第３の表面３０ａ及び第４の表面３０ｂを有する多層配線基板３０と、前記第３の表面３０ａに形成され、前記多層配線基板３０が露出される凹溝３３０を有するビルドアップ構造３３とを含むことができる。
【００４７】
上述した介在層が埋め込まれたパッケージ基板は、介在層２と凹溝の底面との間に形成されたアンダーフィル３５をさらに含むことができる。
【００４８】
上述したパッケージ基板において、前記多層配線基板３０は、第３の表面３０ａ及び第４の表面３０ｂを貫通し且つ第１の電気接続端３１ａに接続された金属柱５１を、さらに含むことができる。
【００４９】
上述した介在層が埋め込まれたパッケージ基板において、前記多層配線基板３０は、前記多層配線基板３０に設けられ且つ前記第１の電気接続端３１ａに接続された金属ブロック５２を、さらに含むことができ、前記多層配線基板３０は、多層配線基板３０に設けられ且つ前記金属ブロック５２の底面に接続された金属板５３を、さらに含むことができる。
【００５０】
また、上述したパッケージ基板において、多層配線基板３０は、前記第３の表面３０ａ及び前記第４の表面３０ｂを貫通し且つ第１の電気接続端３１ａに接続された金属ブロック５４を、さらに含むことができ、前記多層配線基板３０は、第４の表面３０ｂに設けられ且つ前記金属ブロック５４に接続された金属板５５を、さらに含むことができる。
【００５１】
上述した介在層が埋め込まれたパッケージ基板において、前記介在層２と凹溝の側壁との間には応力放出間隙３３０ａが設けられている。
【００５２】
ここで、本明細書に記載された外部電子機器は、回路板又はその他のパッケージ構造であってもよい。また、本実施方法では、コアレス（ｃｏｒｅｌｅｓｓ）のキャリアを例に説明しているが、コアを有するキャリアは、同様に本発明に適用することができ、本発明の特許請求の範囲に含まれる。
また、図に示す本発明に係る介在層とキャリアとの電気的接続、介在層と半導体チップとの電気的接続、キャリアと外部電子機器との電気的接続は、半田ボールに限定されるものではなく、その他の方法により行うこともできる。
【００５３】
上述したことから、本発明に係る介在層が埋め込まれたパッケージ基板によれば、ＩＣ産業における本来の供給チェーン及び基幹設備を変えることなく、従来における、適用可能なパッケージ基板が不足しているという問題を、介在層により解決することができる。
さらに、半導体チップを前記介在層に設け、前記介在層の熱膨張係数が半導体チップの熱膨張係数に近いことにより、前記半導体チップと前記介在層との間に過度の熱応力が生じることを回避し、製品の信頼性を効果的に向上させることができる。
さらに、本発明に係る介在層が埋め込まれたパッケージ基板によれば、介在層をパッケージ基板に埋め込むようにしているため、パッケージ基板の厚さが増加することはない。
さらに、本発明に係る介在層が埋め込まれたパッケージ基板によれば、パッケージ基板に金属柱、金属ブロック又は金属板を埋設することにより、全体的な放熱能力を向上させることができ、パッケージ基板が熱サイクル試験又は製品の使用過程において過大な熱応力によって破損することを回避することができる。
【００５４】
上記のように、これらの実施形態は本発明の原理および効果・機能を例示的に説明するものに過ぎず、本発明は、これらによって限定されるものではない。本発明に係る実質的な技術内容は、特許請求の範囲に定義される。
本発明は、この技術分野に精通した者により本発明の主旨を逸脱しない範囲で種々の修正や変更を施すことが可能であり、そうした修正や変更は、本発明の特許請求の範囲に入るものである。
【符号の説明】
【００５５】
１０  パッケージ基板
１０ａ、２０ａ  第１の表面
１０ｂ、２０ｂ  第２の表面
１００  フリップチップパッド
１０１  ボールパッド
１０２  コア板
１１、２７  半田バンプ
１２、４０  半導体チップ
１３、３６  半田ボール
１２０、４１  電極パッド
１７、３５  アンダーフィル
２  介在層
２０  板体
２００  凹孔
２００'  貫通孔
２１  絶縁層
２２  導電層
２３  金属層
２３ａ  一端
２４ａ、２４ａ'  第１の電気接続パッド
２４ｂ  第２の電気接続パッド
２５  接着層
２６  第１のキャリア
２８  第２のキャリア
２９  再配線層
２９１  延伸電気接続パッド
３０  多層配線基板
３０ａ  第３の表面
３０ｂ  第４の表面
３０１、３３２  回路層
３１ａ  第１の電気接続端
３１ｂ  第２の電気接続端
３２  第３の電気接続パッド
３３  ビルドアップ構造
３３０  凹溝
３３０ａ  応力放出間隙
３３２ａ  電気接触パッド
３４ａ  第１の絶縁保護層
３４ｂ  第２の絶縁保護層
３４０ａ  第１の開口
３４０ｂ  第２の開口
４０ａ  作用面
５１  金属柱
５２、５４  金属ブロック
５３、５５  金属板
６１、３３１  誘電層
６１０  開口
【図１】
0005396508.tif 000002
【図２Ａ】
0005396508.tif 000003
【図２Ｂ】
0005396508.tif 000004
【図２Ｃ】
0005396508.tif 000005
【図２Ｄ】
0005396508.tif 000006
【図２Ｅ】
0005396508.tif 000007
【図２Ｆ】
0005396508.tif 000008
【図２Ｇ】
0005396508.tif 000009
【図２Ｈ】
0005396508.tif 000010
【図２Ｉ】
0005396508.tif 000011
【図２Ｊ】
0005396508.tif 000012
【図２Ｋ】
0005396508.tif 000013
【図２Ｋ−２】
0005396508.tif 000014
【図２Ｌ】
0005396508.tif 000015
【図２Ｌ−２】
0005396508.tif 000016
【図３Ａ】
0005396508.tif 000017
【図３Ｂ】
0005396508.tif 000018
【図３Ｃ】
0005396508.tif 000019
【図３Ｄ】
0005396508.tif 000020
【図３Ｅ】
0005396508.tif 000021
【図３Ｆ】
0005396508.tif 000022
【図３Ｆ−２】
0005396508.tif 000023
【図３Ｇ−１】
0005396508.tif 000024
【図３Ｇ−１ｂ】
0005396508.tif 000025
【図３Ｇ−２】
0005396508.tif 000026
【図３Ｇ−３】
0005396508.tif 000027
【図３Ｇ−４】
0005396508.tif 000028
【図３Ｇ−５】
0005396508.tif 000029