(57)【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板上に互いに交差されて形成されたゲートライン及びデータラインと、
前記第１基板上に位置し、前記ゲートラインと互いに異なる方向に傾いた第１斜線ライン及び第２斜線ラインを含む画素電極と、
第２基板と、
前記第２基板上に位置し、データラインと平行に形成された第１パターンライン、前記画素電極と液晶駆動電界を形成するために前記画素電極と同一の間隔を維持して交代で交番的に形成される第２パターンライン、及び前記ゲートラインと重畳するように形成された第３パターンラインを含む共通電極と、
前記第１基板と前記第２基板との間に配置された液晶層と、を含み、
前記共通電極は、前記ゲートラインの上側に前記第３パターンラインに形成されるスリットを含み、前記スリットは前記ゲートラインの上側に前記ゲートラインと並んで形成され、前記スリットは前記ゲートラインと重畳される第３パターンラインを少なくとも２つ部分以上に分割することを特徴とする液晶表示パネル。
【請求項２】
前記第２パターンラインは、前記画素電極と対応して斜線形態に形成されることを特徴とする請求項１記載の液晶表示パネル。
【請求項３】
前記共通電極の一部は、前記第１基板上に形成されている薄膜トランジスタのゲート電極と重畳されることを特徴とする請求項１または２に記載の液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の側面視認性確保と透過率を向上させた液晶配向モードでゲートライン周辺の光漏れを防止してコントラスト比を向上させる液晶表示パネルに関する。
【背景技術】
【０００２】
一般的に、液晶表示装置は液晶表示パネルにマトリクッス形態で配列された個別液晶セルそれぞれをビデオ信号に合わせて画素駆動信号に応じて光透過率を調節することで画像を表示する。液晶表示装置は画面を見る位置によってイメージが歪曲されて見える視野角問題点を克服するために光視野角技術が発展しつつある。
【０００３】
液晶表示装置の代表的な光視野角技術としては、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ−ＩＴＯ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎ）モード、ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード及びＰＬＳ（Ｐｌａｎｅ  ｔｏ  Ｌｉｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードがある。
【０００４】
ＰＶＡモードは電極にスリットが形成された上／下板の共通電極及び画素電極によってフリンジ電界（Ｆｒｉｎｇｅ  ｅｌｅｃｔｒｉｃ  Ｆｉｅｌｄ）が発生される。液晶分子はスリットの位置を基準にして対称的な配向で駆動し、スリットの周辺でフリンジ電界が生成されることでマルチ−ドメインを形成する。ＩＰＳモードは下部基板に並んで配置された画素電極と共通電極と間の水平電界によって液晶を駆動する。ＰＬＳモードは各画素領域に絶縁膜を間に置いた共通電極と画素電極を具備する。また、ＰＬＳモードは共通電極と画素電極と間の水平及び垂直の電界を形成して上／下板の間に満たされた液晶分子を各画素領域毎に動作させる。しかし、ＩＰＳ及びＰＬＳモードは一つの基板に２つの電極を形成して電界を発生させるので、残像が発生し透過率の低い短所を有する。また、ＰＶＡモードは共通電極と画素電極のスリットの存在に起因して開口率が低くなるという短所を有する。このような問題点を解決するためにＤＦＳ（Ｄｕａｌ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードが提案された。
【０００５】
ＤＦＳモードは液晶表示パネルの上下透明基板に形成された電極パターンによって形成される電界に水平または垂直に液晶を配向させる。特に、ＤＦＳモードは上下板にそれぞれ画素電極と共通電極が線形パターンに形成され、２つの電極間に形成される水平電界及び垂直電界が混合された液晶駆動電界を用いて液晶を配向させるので側面視認性と透過率を向上させる。このような、ＤＦＳモードでは画素単位領域全体に渡って形成された電極によって液晶が駆動されるので透過される領域が広くて透過率のよい長所がある。しかし、ＤＦＳモードは液晶分子が周辺電極、特に、ゲートライン周辺で発生した電界影響で容易に動くのでゲートライン周辺に形成される所望しない液晶配向を防ぐことが難しい。
【０００６】
従来のＤＦＳモードを用いた液晶表示パネルはゲートライン周辺にある液晶分子の所望しない配向のため、ゲートラインの周辺で光漏れが発生してブラックまたはダーク階調を表現する場合コントラスト比がよくない。具体的に、ＤＦＳモードでゲートライン周辺の液晶は水平スキャン区間の間ゲートラインから発生されるフリンジ電界によって不規則に配列される。このようなゲートラインの周辺電界は単位画素領域の周りの画素電極に印加された制御電圧の影響を受けない。ゲートライン地域に不規則に配列された液晶分子はブラックまたはダーク階調が画素領域で表示されるとき、光透過率を適当に調節することができない。そこで、液晶分子は光漏れを発生させ、特定の状況で画素領域周辺のブラックまたはダーク階調のコントラスト比が減少する。それにより、ＤＦＳパネルの使用者は所望するほど暗くない印象を受ける。この際、ＤＦＳモードの液晶表示パネルは各画素領域の角周辺の光漏れを遮断させるためにゲートライン周辺にブラックマトリクッスを形成する。しかし、液晶表示パネルは組み立ての際、上下板の整列誤差に起因してブラックマトリクッスの位置が正常位置より移動される整列不良が発生する。このように、整列不良のブラックマトリクッスはゲートライン周辺の液晶で発生される光漏れを遮断できず、ブラックまたはダーク階調のコントラスト比を下落させる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって、本発明が達成しようとする技術的課題は、ゲートラインから発生される電界の影響を遮蔽させ、光漏れを防止してコントラスト比を向上させることができる液晶表示パネルを提供するにある。
【課題を解決するための手段】
【０００８】
上述した技術的課題を達成するために、本発明は第１基板と、前記第１基板上に互いに交差されて形成されたゲートライン及びデータラインと、前記第１基板上に位置し、前記ゲートラインと互いに異なる方向に傾いた第１斜線ライン及び第２斜線ラインを含む画素電極と、第２基板と、前記第２基板上に位置し、データラインと平行に形成された第１パターンライン、前記画素電極と液晶駆動電界を形成するために前記画素電極と同一の間隔を維持して交代で交番的に形成される第２パターンライン、及び前記ゲートラインと重畳するように形成された第３パターンラインを含む共通電極と、前記第１基板と前記第２基板との間に配置された液晶層と、を含み、前記共通電極は、前記ゲートラインの上側に前記第３パターンラインに形成されるスリットを含み、前記スリットは前記ゲートラインの上側に前記ゲートラインと並んで形成され、前記スリットは前記ゲートラインと重畳される第３パターンラインを少なくとも２つ部分以上に分割することを特徴とする液晶表示パネルである。
【００１２】
また、前記第２パターンラインは、前記画素電極と対応されるように斜線形態に形成される。
【００１５】
また、前記共通電極の一部は、前記第１基板上に形成されている薄膜トランジスタのゲート電極と重畳されることを特徴とする。
【００１７】
上述した技術的課題及び他の技術的課題は、後述する本発明の実施形態によって添付した図面及び説明によって明確にする。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の望ましい一実施形態を図面を参照してより詳細に説明する。
【００１９】
図１は本発明の実施形態による液晶表示パネルを示す平面図であり、図２は図１に示されたＩ−Ｉ’線に沿って形成された断面を示す断面図であり、図３は図１に示されたＩＩ−ＩＩ’線に沿って形成された断面を示す断面図である。
【００２０】
図１乃至図３を参照すると、本実施形態による液晶表示パネルは液晶を間に置いて互いに対向され合着される薄膜トランジスタ基板１００、及びカラーフィルタ基板２００を含む。
【００２１】
薄膜トランジスタ基板１００は、第１基板１０１上に形成されたゲートライン１１０、データライン１４０、及び画素領域内に形成された画素電極１６０を含む。
【００２２】
薄膜トランジスタ基板１００と合着されるカラーフィルタ基板２００は、画素電極１６０と液晶駆動電界を形成する共通電極２４０（図４参照）が第２基板２０１上に画素電極１６０と離隔され交番的に配置されゲートライン１１０と重畳されるように線形で形成されている。
【００２３】
液晶は第１基板と第２基板の間に配置される。液晶は、薄膜トランジスタ基板１００の画素電極１６０に印加されたデータ電圧と、カラーフィルタ基板２００の共通電極２４０に印加された共通電圧との差異によって駆動され光源から供給される光の透過率を調節する。ここで、液晶は正の誘電率を有し水平に配向される。
【００２４】
薄膜トランジスタ基板１００は第１基板１０１上に互いに交差されて形成されたゲートライン１１０及びデータラインと、それぞれの画素領域に薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴに接続された画素電極１６０と、薄膜トランジスタＴＦＴを覆って絶縁させる保護膜１５０と、ストレージライン１１５と、ストレージ電極１１６と、を含む。ストレージライン１１５はゲートライン１１０と平行に形成され、ストレージキャパシタを形成するストレージ電極１１６と連結される。
【００２５】
薄膜トランジスタ基板１００の一部である第１基板１０１はガラスまたはプラスチックのような透明な絶縁物質から形成される。
【００２６】
ゲートライン１１０は第１基板１０１上で横方向に形成される。この際、ゲートライン１１０はモリブデンＭｏ、ナオブＮｂ、銅Ｃｕ、アルミニウムＡｌ、クロムＣｒ、銀Ａｇ、タングステンＷまたはこれらの合金のうちいずれか一つの材質で単一または多重の導電層から形成される。また、ゲートライン１１０はデータライン１４０と交差される部分にゲート電極１１１が形成される。
【００２７】
データライン１４０は第１基板１０１上で縦方向に形成される。データライン１４０は、モリブデンＭｏ、ニオブＮｂ、銅Ｃｕ、アルミニウムＡｌ、クロムＣｒ、銀Ａｇ、チタンＴｉまたはこれらの合金のうちいずれか一つの材質からなる単一層または多重層に形成される。データライン１４０はゲートライン１１０と交差される部分にソース電極１４１とドレイン電極１４３が形成される。
【００２８】
薄膜トランジスタＴＦＴはゲート電極１１１、ゲート電極１１１を絶縁させるゲート絶縁膜１２０、ゲート絶縁膜１２０の上部に形成された半導体層１３０、半導体層１３０の上部で互いに離隔され、対向に形成されたソース電極１４１、及びドレイン電極１４３を含む。
【００２９】
ゲート電極１１１はゲートライン１１０から一側に突出されて形成される。また、ゲート電極１１１はゲートライン１１０から供給されるゲート駆動信号を介して薄膜トランジスタＴＦＴの駆動を制御する。水平スキャン期限の間、ゲート駆動信号は画素電極１６０にデータ電圧が充電できるようにＴＦＴをターンオンさせる。
【００３０】
ゲート絶縁膜１２０はゲート電極１１を覆うように形成され導電性金属材質から形成されたゲート電極１１１を他金属材質の電極と絶縁させる。
【００３１】
半導体層１３０は非晶質シリコンから形成されるアクティブ層１３１、及び例えば、Ｎ＋で濃密にドーピングされた非晶質シリコンから形成されたオーミックコンタクト層１３２を含む。
【００３２】
ソース電極１４１はドレイン電極１４３を取り囲むＵ字形態でドレイン電極１４３と一定距離を維持するように形成される。ここで、ソース電極１４１の形態はＵ字形態に限定されるのではなくドレイン電極１４３と対向される多様な形態に形成されることができる。
【００３３】
ドレイン電極１４３は一側がソース電極１４１に対向される形態に形成され、他側が後述される各画素領域の画素電極１６０と連結されるための一側より広い面積で形成される。これを通じて、ドレイン電極１４３の形態が限定されるのではなく、ソース電極１４１に対向され画素電極１６０に連結される多様な形態に形成されることができる。
【００３４】
ソース電極１４１にはデータライン１４０から画像を表示するためのデータ信号が供給される。ドレイン電極１４３はＴＦＴがターンオンされると、半導体層１３０のチャンネル通じてソース電極１４１からデータ電圧が供給される。ドレイン電極１４３に供給されたデータ電圧はドレイン電極１４３の他側に接続された画素電極１６０に供給される。
【００３５】
保護膜１５０は絶縁のために窒化シリコンＳｉＮｘまたは酸化シリコンＳｉＯｘなどのような無機物質から形成されるか、アクリル、ポリイミードまたはＢＣＢなどのような有機物質から形成される。ここで、保護膜１５０は無機物質及び有機物質が単一層または複層で積層されて形成される。このような、保護膜１５０は薄膜トランジスタＴＦＴとゲート絶縁膜１２０を覆うように形成され薄膜トランジスタＴＦＴと画素電極１６０とを絶縁させる。保護膜１５０は画素電極１６０と接続するためにドレイン電極１４３の一部を露出させるコンタクトホール１５１を含む。コンタクトホール１５１はドレイン電極１４３を覆う保護膜１５０の一部分をマスクを通じてエッチングして形成されることができる。
【００３６】
画素電極１６０は保護膜１５０の上部に形成され、コンタクトホール１５１を介して薄膜トランジスタＴＦＴのドレイン電極１４３と連結される。このような画素電極１６０は画素領域内で所定の幅を有するライン形成に形成される。さらに詳細には、画素電極１６０は横ライン、縦ライン及び斜線ラインを含んで形成される。画素電極１６０の横ライン及び縦ラインはそれぞれストレージライン１１５及びストレージ電極１１６と重畳されてストレージキャパシタを形成する。画素電極１６０の斜線ラインは縦ラインを連結し、画素領域の中央に位置したストレージライン１１５と同じ位置にある横ラインを中心にして対称された形態に所定の間隔で離隔されて形成される。したがって、この傾斜ラインは、ゲートライン１１０と互いに異なる方向に傾いた第１斜線ラインと第２斜線ラインからなる。また、この斜線ラインは第１基板１０１の長辺または短辺に対して傾いた状態で配置される。
【００３７】
このような画素電極１６０が形成された薄膜トランジスタ基板１００の最上面には一番目液晶配向膜（図示せず）が形成される。本実施形態においては薄膜トランジスタ基板１００に水平配向膜が形成される。この際、配向膜のラビング方向は第１基板１０１の長辺または短辺と平行な方向である。これを通じて画素電極１６０の斜線ラインは配向膜のラビング方向と所定の角度を成す。特に、画素電極１６０の斜線ラインと配向膜のラビング方向は１０°〜３０°範囲の角度を成すことが望ましい。
【００３８】
カラーフィルタ基板２００は第２基板２０１上に光漏れ防止のためのブラックマトリックス２１０を含む。また。カラーフィルタ基板２００は色具現のためのカラーフィルタ２２０、ブラックマトリックス２１０とカラーフィルタ２２０の段差を緩和させるためのオーバーコート２３０、及び液晶に共通電圧を印加するための共通電極２４０を含む。
【００３９】
ブラックマトリックス２１０は液晶を制御することのできない領域を通じて光が出光されることを防ぐために薄膜トランジスタ基板１００の薄膜トランジスタＴＦＴ、ゲートライン１１０、データライン１４０及びストレージライン１１５と垂直に重畳されて形成される。これのために、ブラックマトリックス２１０は不透明な有機物質または不透明な金属から形成される。
【００４０】
カラーフィルタ２２０はブラックマトリックス２１０の下部に形成され、色具現のために細部的に赤色、緑色及び青色カラーフィルタ２２０から形成される。カラーフィルタ２２０はそれぞれ自身が含んでいる赤色、緑色及び青色顔料を通じて特定波長の光を吸収または透過させることで赤色、緑色及び青色を帯びるようになる。この際、液晶表示パネルはそれぞれ透過した赤色、緑色及び青色光の加法混色を通じて多様な色相が具現される。
【００４１】
オーバーコート２３０は透明な有機物質から形成されカラーフィルタ２２０とブラックマトリックス２１０を保護し、共通電極２４０の良好なステップカバレージ及び絶縁のために形成される。
【００４２】
共通電極２４０はＩＴＯまたはＩＺＯのような透明な導電体、例えば、金属から形成される。また、共通電極２４０には基準電圧である共通電圧が印加される。これを通じて、共通電極２４０の形態は共通電圧と画素電極のデータ電圧との電圧差によって形成された液晶層を通じて発生される電界を定義するに寄与する。図４及び図５を参照すると共通電極２４０は第２基板２０１の長辺または短辺と傾いた斜線形態と対称的に配列されることがわかる。
【００４３】
このような共通電極２４０が形成されたカラーフィルタ基板２００の最下面には薄膜トランジスタ基板１００と同様に二番目配向膜が形成される。本発明の一実施形態においてはカラーフィルタ基板２００に二番目水平配向膜が形成される。この際、二番目配向膜のラビング方向は薄膜トランジスタ基板１００のラビング方向と同様に第２基板２０１の長辺または短辺と平行な方向である。これを通じて共通電極２４０は配向膜のラビング方向と所定の角度を成す。特に、共通電極２４０と配向膜のラビング方向は１０°〜３０°範囲の角度を成すことが望ましい。
【００４４】
共通電極２４０の形状は図１乃至図４を参照してさらに詳細に説明する。
【００４５】
図４は図１に示された共通電極の一実施形態を説明するために示した平面図である。
【００４６】
共通電極２４０は図４に示されたように、縦方向に形成された第１パターンライン２４１、第１パターンライン２４１を連結する第２パターンライン２４２、及び第３パターンライン２４３を含む。
【００４７】
第１パターンライン２４１は薄膜トランジスタ基板１００のデータライン１４０と重畳するように縦方向に連続的に形成される。
【００４８】
第２パターンライン２４２は第１パターンライン２４１から斜線形態に形成され線形に伸びて隣接した第１パターンライン２４１に連結される。このような第２パターンライン２４２は画素電極１６０の２つの斜線ラインの間に同一間隔でかつ画素電極１６０の斜線ラインと平行に形成される。ここで、同一の間隔は画素電極１６０の斜線ラインの間隔と同じである。第２パターンライン２４２は薄膜トランジスタ基板１００の斜線ラインとカラーフィルタ基板２００の斜線ラインの間隔を維持するために画素電極１６０の斜線ラインと交代で交番的に形成される。交代間隔は、図３に示したとおりである。このような交代形状は電圧差異が共通電極部分と画素電極部分との間に形成されるとき、第２パターンライン２４２は画素電極１６０の斜線ラインとの間に水平電界及び垂直電界が混合された液晶駆動電界を形成することができる。
【００４９】
共通電極の第３パターンライン２４３は図３に示されたように横方向にゲートライン１１０と重畳されるように形成される。このとき第３パターンライン２４３は、画素電極１６０とゲートライン１１０との隣接部分に至るように重畳されている。
【００５０】
第３パターンライン２４３は共通電圧が印加される。この際、第３パターンライン２４３とゲートライン１１０との間には電界が形成される。この形成された電界は交互に配置されている斜線ラインの間で形成されるフリンジ電界とは異なる。
【００５１】
第３パターンライン２４３は電界による所望しない液晶配向の影響を防いで、隣接画素電極の斜線ラインと隣接第２パターンライン２４２との間で発生される液晶駆動電界に影響を受ける液晶分子が第２パターンライン２４２の周りで第３パターンライン２４３とゲートライン１１０が重畳される方に動くように規則的に配列させることができる。このため、第３パターンライン２４３は図２に示すようにゲートライン１１０の上側に少なくともゲート電極１１１の幅以上に形成される。第３パターンライン２４３はゲートライン１１０の下に発生させた電界を形成することでゲートライン周辺に生じた光漏れを防止する。第３パターンライン２４３とゲートライン１１０の間に形成された電界は、画素電極１６０と第２パターンライン２４２周辺の間に形成された液晶駆動電界と少なくとも部分的に混合される。したがって、ゲートライン１１０の間に形成された電界は液晶駆動電界による影響を受ける。さらに詳細には、共通電極２４０の第３パターンライン２４３は画素電極１６０との電界とゲートライン１１０の電界との間にクローストークを意図的に誘導して、整列不良のブラックマトリックス２１０で発生する光漏れ現象を防止する。例えば、液晶表示パネルは画素電極周辺の画素領域にブラックまたはダーク階調を表現するために液晶を駆動する場合、ゲートライン１１０が画素電極１６０の周辺に貯蔵されているブラックまたはダーク階調電圧から、例えば、ゲートターンオン電圧を受ける間、画素電極１６０周辺と第３パターンライン２４３との間に形成されたフリンジ電界の影響のためゲートライン１１０周辺の液晶が不規則に配列されてしまう。
【００５２】
ブラックマトリックス２１０はゲートライン１１０の電圧と関係なしにゲートライン１１０周辺に不規則に配列された液晶による光漏れを防止しなければならない。しかし、ブラックマトリックス２１０が組み立ての際の整列不良に起因して正常位置より整列マージン以上放れる場合、ブラックマトリックス２１０はゲートライン１１０の電圧によって影響を受けた光を遮断することができない。しかし、ゲートライン１１０の周辺に形成された電界は画素電極１６０の最も近い斜線ラインと第３パターンライン２４３との間に形成された電界が原因となるブラックまたはダーク電界から自由ではないのである。しかし、意図的なクローストークを起こすことで、その影響により、液晶表示装置パネルはゲートラインとゲートラインと重畳される共通電極で整列されていないパネルで発生する光漏れのため見られるブラックまたはダーク階調に対するコントラスト比の低下が抑えられる。意図的に発生されるクローストークのため、ゲートライン１１０周辺の液晶は、第３パターンライン２４３とゲートライン１１０との電界と、画素電極１６０と第２パターンライン２４２との間で発生される電界との混合によって部分的に制御される。したがって、共通電極２４０の第３パターンライン２４３はブラックマトリックス２１０が遮断することのできない光漏れ現象を防止する。
【００５３】
以下では、本発明による共通電極の第２実施形態を図５及び図６を参照して説明する。
【００５４】
図５及び図６は図４に示された共通電極の他の実施形態を説明するための平面図及び断面図である。
【００５５】
図５及び図６に示すように、共通電極２４０は第３パターンライン２４３にスリット２４４を含む。スリット２４４はゲートライン１１０の上側中央に形成され、ゲートライン１１０と重畳するように形成され、第３パターンライン２４３を第１周辺ライン２４５、第２周辺ライン２４６に分割する。
【００５６】
共通電極２４０は縦方向に伸びている第１パターンライン２４１、傾斜した第２パターンライン２４２、及び横方向に伸びる第３パターンライン２４３を含む。ここで、第１パターンライン２４１及び第２パターンライン２４２は図４に示した実施形態と同一であるので詳細な説明は省略する。
【００５７】
第３パターンライン２４３はゲートライン１１０と重畳するように横方向に形成される。また、第３パターンライン２４３は、例えば、スリット２４４によって２部分以上に分割される。例えば、第３パターンライン２４３はスリット２４４によって第１周辺ライン２４５及び第２周辺ライン２４６に分割されて形成される。ここで、スリット２４４は第３パターンライン２４３で図５に示された所定の長さと幅で形成される。このように形成された第１周辺ライン２４５及び第２周辺ライン２４６はより狭いゲートライン１１０から発生される電界の影響を遮蔽する。第１周辺ライン２４５と第２周辺ライン２４６の組み合わせはクローストークを発生するために十分に広くて、画素電極１６０と第２パターンライン２４２との間で発生された電界がゲートライン１１０から発生された電界と混合されゲートライン１１０周辺の液晶分子の配列を調節する。これを通じて、第１ライン２４５及び第２ライン２４６の広い形状は組立不良によるブラックマトリックス２１０の不整合な位置と、不規則に配列された液晶によって発生される光漏れ現象を防止する。
【００５８】
上述したように、本発明による液晶表示パネルは狭いゲートラインと重畳するように形成され、画素電極の最も近い斜線から放れている広い共通電極を含み、画素電極近所の電界によって影響を受けたクローストークであるゲートラインと電界を形成する。それにより、画素電極近所にブラックまたはダーク階調を発光するとき拡散光の発生を防止する。また、液晶表示パネルはゲートラインの周辺に不規則に配列される液晶を制御することで液晶の上側に形成されたブラックマトリックスが整列不良である場合発生される光漏れを防止することができる。したがって、液晶表示パネルは光漏れを防止してコントラスト比を向上させる。
【００５９】
以上本発明を適用した液晶表示パネルの実施形態を説明したが、本発明は、例えば、液晶を封入する前の段階の第１基板および第２基板からなるとして提供される液晶表示装置アセンブリとして提供されてもよい。
【００６０】
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施形態による液晶表示パネルを示す平面図である。
【図２】図１に示されたＩ−Ｉ’線に沿って切断された断面を示す断面図である。
【図３】図１に示されたＩＩ−ＩＩ’線に沿って切断された断面を示す断面図である。
【図４】図１に示された共通電極の一実施形態を説明するために示した平面図である。
【図５】図４に示された共通電極の他の実施形態を説明するための平面図及び断面図である。
【図６】図４に示された共通電極の他の実施形態を説明するための平面図及び断面図である。
【符号の説明】
【００６２】
１００  薄膜トランジスタ基板、
１０１  第１基板、
１１０  ゲートライン、
１１１  ゲート電極、
１１５  ストレージライン、
１１６  ストレージ電極、
１２０  ゲート絶縁膜、
１３０  半導体層、
１４０  データライン、
１４１  ソース電極、
１４３  ドレイン電極、
１５０  保護膜、
１６０  画素電極、
２００  カラーフィルタ基板、
２０１  第２基板、
２１０  ブラックマトリクッス、
２２０  カラーフィルタ、
２３０  オーバーコート、
２４０  共通電極。
【図１】
0005475955.tif 000002
【図２】
0005475955.tif 000003
【図３】
0005475955.tif 000004
【図４】
0005475955.tif 000005
【図５】
0005475955.tif 000006
【図６】
0005475955.tif 000007