(57)【特許請求の範囲】
【請求項１】
ＩＣチップが実装された電子回路基板と、
前記電子回路基板上の前記ＩＣチップを挟んで前記電子回路基板と対向する位置に設けられた第１導体板と、
前記第１導体板の前記ＩＣチップの設けられた側に配置され、前記第１導体板の少なくとも端部の一部に配置された磁性体と、を有し、
前記磁性体が少なくとも第１及び第２の磁性体を具備し、
前記第１導体板が平面視矩形状であり、
前記第１の磁性体が前記第１導体板の第１の辺に沿って配置され、
前記第２の磁性体が前記第１導体板の第２の辺に沿って配置されているＩＣパッケージ。
【請求項２】
前記第１及び第２の磁性体がそれぞれ少なくとも２個の磁性体を具備し、
前記第１の磁性体がそれぞれ前記第１の辺に沿って配置され、
前記第２の磁性体がそれぞれ前記第２の辺に沿って配置されている、請求項１に記載のＩＣパッケージ。
【請求項３】
前記ＩＣチップが前記電子回路基板に対してワイヤー線で電気的に接続され、
前記第１導体板に列配置された前記第１及び第２の磁性体のうちの少なくとも１つが前記ワイヤー線と対向する位置に配置されている請求項２に記載のＩＣパッケージ。
【請求項４】
前記第１導体板の前記ＩＣチップの設けられた側に配置された少なくとも１つの誘電体をさらに具備し、
前記磁性体と前記誘電体とが交互に配置されている請求項１から３までのいずれか一項に記載のＩＣパッケージ。
【請求項５】
ＩＣチップが実装された電子回路基板と、
前記電子回路基板上の前記ＩＣチップを挟んで前記電子回路基板と対向する位置に設けられた第１導体板と、
前記第１導体板の前記ＩＣチップの設けられた側に配置され、前記第１導体板の少なくとも端部の一部に配置された磁性体と、を有し、
前記第１導体板の前記ＩＣチップの設けられた側に配置された少なくとも１つの誘電体をさらに具備し、
前記磁性体と前記誘電体とが交互に配置されているＩＣパッケージ。
【請求項６】
前記磁性体が少なくとも第１及び第２の磁性体を具備し、
前記第１導体板が平面視矩形状であり、
前記第１の磁性体が前記第１導体板の第１の辺に沿って配置され、
前記第２の磁性体が前記第１導体板の第２の辺に沿って配置されている、請求項５に記載のＩＣパッケージ。
【請求項７】
前記第１及び第２の磁性体がそれぞれ少なくとも２個の磁性体を具備し、
前記第１の磁性体がそれぞれ前記第１の辺に沿って配置され、
前記第２の磁性体がそれぞれ前記第２の辺に沿って配置されている、請求項６に記載のＩＣパッケージ。
【請求項８】
前記ＩＣチップが前記電子回路基板に対してワイヤー線で電気的に接続され、
前記第１導体板に列配置された前記第１及び第２の磁性体のうちの少なくとも１つが前記ワイヤー線と対向する位置に配置されている請求項７に記載のＩＣパッケージ。
【請求項９】
ＩＣチップが実装された電子回路基板と、
前記電子回路基板上の前記ＩＣチップを挟んで前記電子回路基板と対向する位置に設けられた第１導体板と、
前記第１導体板の前記ＩＣチップの設けられた側に配置され、前記第１導体板の少なくとも端部の一部に配置された磁性体とを具備し、
前記第１導体板及び前記磁性体は、少なくとも前記ＩＣチップに内蔵されたダイをおおう大きさであり、
前記磁性体が少なくとも第１及び第２の磁性体を具備し、
前記第１導体板が平面視矩形状であり、
前記第１の磁性体が前記第１導体板の第１の辺に沿って配置され、
前記第２の磁性体が前記第１導体板の第２の辺に沿って配置されているＩＣパッケージ。
【請求項１０】
前記第１及び第２の磁性体がそれぞれ少なくとも２個の磁性体を具備し、
前記第１の磁性体がそれぞれ前記第１の辺に沿って配置され、
前記第２の磁性体がそれぞれ前記第２の辺に沿って配置されている、請求項９に記載のＩＣパッケージ。
【請求項１１】
前記ＩＣチップが前記電子回路基板に対してワイヤー線で電気的に接続され、
前記第１導体板に列配置された前記第１及び第２の磁性体のうちの少なくとも１つが前記ワイヤー線と対向する位置に配置されている請求項１０に記載のＩＣパッケージ。
【請求項１２】
前記第１導体板の前記ＩＣチップの設けられた側に配置された少なくとも１つの誘電体をさらに具備し、
前記磁性体と前記誘電体とが交互に配置されている請求項９から１１までのいずれか一項に記載のＩＣパッケージ。
【請求項１３】
ＩＣチップが実装された電子回路基板と、
前記電子回路基板上の前記ＩＣチップを挟んで前記電子回路基板と対向する位置に設けられた第１導体板と、
前記第１導体板の前記ＩＣチップの設けられた側に配置され、前記第１導体板の少なくとも端部の一部に配置された磁性体とを具備し、
前記第１導体板及び前記磁性体は、少なくとも前記ＩＣチップに内蔵されたダイをおおう大きさであり、
前記第１導体板の前記ＩＣチップの設けられた側に配置された少なくとも１つの誘電体をさらに具備し、
前記磁性体と前記誘電体とが交互に配置されているＩＣパッケージ。
【請求項１４】
前記磁性体が少なくとも第１及び第２の磁性体を具備し、
前記第１導体板が平面視矩形状であり、
前記第１の磁性体が前記第１導体板の第１の辺に沿って配置され、
前記第２の磁性体が前記第１導体板の第２の辺に沿って配置されている、請求項１３に記載のＩＣパッケージ。
【請求項１５】
前記第１及び第２の磁性体がそれぞれ少なくとも２個の磁性体を具備し、
前記第１の磁性体がそれぞれ前記第１の辺に沿って配置され、
前記第２の磁性体がそれぞれ前記第２の辺に沿って配置されている、請求項１４に記載のＩＣパッケージ。
【請求項１６】
前記ＩＣチップが前記電子回路基板に対してワイヤー線で電気的に接続され、
前記第１導体板に列配置された前記第１及び第２の磁性体のうちの少なくとも１つが前記ワイヤー線と対向する位置に配置されている請求項１５に記載のＩＣパッケージ。
【請求項１７】
前記電子回路基板上の前記ＩＣチップを挟んで前記第１導体板と対向する位置に第２導体板が設けられている請求項１から１６までのいずれか一項に記載のＩＣパッケージ。
【請求項１８】
前記第１導体板は、前記第１導体板と前記第２導体板との間の距離が、前記第１導体板の中央部よりも、前記第１導体板の前記端部において狭い、請求項１７に記載のＩＣパッケージ。
【請求項１９】
前記磁性体が閉環状に配置されていることを特徴とする請求項１から１８までのいずれか一項に記載のＩＣパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁性体及び導体板を用いて電磁ノイズを抑制するＩＣパッケージに関するものである。
本願は、２００９年６月１７日に、日本に出願された特願２００９−１４４２８２号に基づき優先権を主張し、その内容をここに援用する。
【背景技術】
【０００２】
電子機器が動作する際、他の電子機器や機械機器の動作に伴い電磁界が発生し、電磁障害（ＥＭＩ：Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）を引き起こし、電子機器の性能低下を発生させることがある。特に、ＳｏＣ（Ｓｙｓｔｅｍ  ｏｎ  ａ  ｃｈｉｐ）技術により大規模集積回路（ＬＳＩ）内部で発生し、外部に漏洩する電磁波が隣接するＬＳＩや電子機器の機能を低下させる事象が報告され、ＬＳＩなどのチップレベルの実装階層で発生する不要な電磁波の漏洩を低減する設計が求められている。ＩＣパッケージの実装階層でも、ＣＭＯＳプロセスの微細化の限界を補うため、ＳｉＰ（Ｓｙｓｔｅｍ  ｉｎ  ａ  Ｐａｃａｇｅ）技術による集積化が行われており、不要な電磁放射による障害を発生させる要因となっている。【０００３】
一方、このような電磁波には秘密情報が含まれている場合があり、漏洩した電磁波を測定することにより秘密情報を盗聴する電磁波攻撃が行われることがある。このため、セキュリティの観点からも、ＩＣパッケージ内部からの不要な電磁波の放射を低減する技術が必要とされている。【０００４】
以上述べた電磁障害と電磁波セキュリティの問題を解決するために有効な方法として、ＩＣチップやＩＣパッケージ近傍の電磁波の強度を低下させる回路設計、電磁波を漏洩させないＩＣパッケージ構造を採用することが一般に行われている。一例として電磁シールド用の導体や電磁吸収体をＩＣチップやＩＣパッケージ上に設置する電磁シールド技術が提案されている（例えば特許文献１〜３を参照）。【０００５】
導体を電磁ノイズの発生源であるＩＣパッケージ上に設置する場合、ＩＣパッケージ上の電磁界は局部的に減衰する。しかし、共振を生じるため、電磁吸収特性を有する材料が装荷されることがある。例えば特許文献１では、パッケージ内部の電磁シールドを強化するために電磁吸収体が使われている。このような電磁吸収体としては誘電体や磁性体が使用される。導体を高周波回路が印刷されたプリント配線板と電気的に接続して電磁波の漏洩を防止する電磁シールド構造を構成する手法も一般に使用されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−４７５７６号公報
【特許文献２】特開平６−１１２６８２号公報
【特許文献３】特許第３５９３６５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
通常ＩＣパッケージ内部は平板状のＩＣチップ、及びインターポーザが積層された構造となっており、ボンディングワイヤでＩＣチップとインターポーザの電極を接続する。これらは凹凸がある立体的な形状をしている。電磁シールドを強化するために導体層をＩＣチップやＩＣパッケージの上層に形成してもＩＣパッケージ側面には間隙が存在する。３次元的な実装方式を採用し、導体層とパッケージのグランド層を接続し、電磁シールド構造体を形成する方法も考えられるが、製造プロセスが複雑になる欠点がある。【０００８】
ＩＣパッケージ側面から漏洩する電磁界はＩＣパッケージ外部に電磁界を形成し、隣接する回路に影響を与える可能性がある。また、電磁界として放射され、離れた場所でも通信に障害を与える可能性もある。測定プローブをＩＣパッケージの間隙に近接させれば漏洩する電磁界を測定することが可能となり、秘密情報を盗聴することも可能になる。【０００９】
特許文献１〜３の技術にあっては、内部からの電磁波の漏洩や外部からの電磁波の侵入を抑制することができると考えられるが、ＩＣパッケージの側面の間隙から漏洩する電磁波を抑制する構造とはなっていない。【００１０】
本発明はこのような事情に鑑みてなされたものであって、ＩＣパッケージ側面の隙間から漏洩する電磁波を抑制することが可能なＩＣパッケージを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するため、例えば、本発明のＩＣパッケージは、ＩＣチップが実装された電子回路基板と、前記電子回路基板上の前記ＩＣチップを挟んで前記電子回路基板と対向する位置に設けられた第１導体板と、前記第１導体板の前記ＩＣチップの設けられた側に配置され、前記第１導体板の少なくとも端部の一部に配置された磁性体と、を有し、前記磁性体が少なくとも第１及び第２の磁性体を具備し、前記第１導体板が平面視矩形状であり、前記第１の磁性体が前記第１導体板の第１の辺に沿って配置され、前記第２の磁性体が前記第１導体板の第２の辺に沿って配置されている。
【発明の効果】
【００１２】
本発明によれば、磁性体と第１導体板によりシールド構造体を構成することにより、ＩＣパッケージ全体をシールドするシールド構造体を構成することができる。特に、電磁波を減衰させる磁性体が第１導体板の少なくとも端部に配置されているので、ＩＣパッケージの側面に間隙がある場合でも、この間隙から電磁波が漏洩することを抑制することができる。
【図面の簡単な説明】
【００１３】
【図１Ａ】本発明の第１実施形態に係るＩＣパッケージの実装状態を示す平面図である。
【図１Ｂ】本発明の第１実施形態に係るＩＣパッケージの実装状態を示す側面図である。
【図２】本発明の第１実施形態に係るＩＣパッケージの内部構造を示す断面図である。
【図３】本発明の第２実施形態に係るＩＣパッケージの内部構造を示す断面図である。
【図４Ａ】本発明の第３実施形態に係るＩＣパッケージを示す平面図である。
【図４Ｂ】本発明の第３実施形態に係るＩＣパッケージを示す断面図である。
【図５】本発明の第４実施形態に係るＩＣパッケージの内部構造を示す断面図である。
【図６】本発明の第５実施形態に係るＩＣパッケージの内部構造を示す断面図である。
【図７Ａ】本発明の第６実施形態に係るＩＣパッケージを示す平面図である。
【図７Ｂ】本発明の第６実施形態に係るＩＣパッケージを示す断面図である。
【図８】本発明の第７実施形態に係るＩＣパッケージの内部構造を示す断面図である。
【図９】本発明の第８実施形態に係るＩＣパッケージの内部構造を示す断面図である。
【図１０】本発明の第９実施形態に係るＩＣパッケージの内部構造を示す断面図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や構成要素の数等が異なっている。
【００１５】
（第１実施形態）
図１Ａ及び図１Ｂは本発明の第１実施形態に係るＩＣパッケージ１の実装状態を示す模式図である。図１Ａは、ＩＣパッケージ１の実装状態を示す平面図である。図１Ｂは、ＩＣパッケージ１の実装状態を示す正面図である。
【００１６】
図１Ａに示すように、ＩＣパッケージ１は平面視矩形状であり、その４辺に沿って複数設けられた導体ボール３０を介してプリント回路基板２０と電気的に接続されている。ＩＣパッケージ１は、複数のＬＳＩチップが集積化されて１つのパッケージ内に封止されたＳｉＰ（Ｓｙｓｔｅｍ  ｉｎ  ａ  Ｐａｃｋａｇｅ）となっている。導体ボール３０は、例えばＳｎ、ＳｎＰｂ、ＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＣｕ、Ｓｎｌｎ、ＳｎＺｎ、ＳｎＢｉ、ＳｎＺｎＢｉなどの材料で作られたはんだボールである。本実施形態ではＩＣパッケージ１がプリント回路基板２０に対して複数の導体ボール３０を介して実装されるフリップチップ実装が採用されている。
【００１７】
図２は、本実施形態に係るＩＣパッケージ１の内部構造を示す図である。図２に示すように、ＩＣパッケージ１は、ＩＣチップ１０と、インターポーザ（電子回路基板）１１と、ワイヤー線１２と、第１導体板１５と、磁性体１４と、シール材１３と、封止樹脂１７と、を具備して構成されている。
【００１８】
ＩＣチップ１０は、インターポーザ１１上に配置され、導体ボール３０とワイヤー線１２によってプリント回路基板２０（図１Ａ及び図１Ｂ参照）に電気的に接続されている。ＩＣチップ１０としては、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、フラッシュメモリなどの記憶素子（メモリ）、各種演算処理素子（プロセッサー）を用いることができる。
【００１９】
インターポーザ１１は、プリント配線板であり、ＩＣチップ１０を導体ボール３０に接続するための信号配線（図示略）が形成されている。このインターポーザ１１は、端子ピッチが異なるＩＣチップ１０とプリント回路基板２０との間の電気的接続を中継するものである。また、インターポーザ１１は、ＳｉＰのように複数のＬＳＩチップを搭載する場合は、ＬＳＩチップ間の接続を担う役割を有する。
【００２０】
ワイヤー線１２は、例えばＡｌ、Ａｕなどを主材料とし、ＩＣチップ１０の外部端子（図示略）とインターポーザ１１上の信号配線との電気的な接続をするものである。このようにして、ＩＣチップ１０は、ワイヤー線１２、インターポーザ１１、導電ボール３０を介してプリント回路基板２０と電気的に接続されている。
【００２１】
第１導体板１５は、インターポーザ１１上のＩＣチップ１０を挟んでインターポーザ１１と対向する位置に設けられている。この第１導体板１５は、ＩＣチップ１０から発せられるノイズとなる不要な電磁波を遮蔽するものである。
【００２２】
磁性体１４は、第１導体板１５の下側（ＩＣチップ１０の設けられた側）に配置されている。この磁性体１４は、ＩＣチップ１０から発せられる電磁波を減衰させるものである。この磁性体１４の比透磁率は１〜１０００の範囲内になっている。また、磁性体１４の厚さ（短手方向の距離）は０.１μｍ〜１ｍｍの範囲内になっている。これらの値はＩＣパッケージの各部寸法および期待するノイズ低減量に応じて決定される。磁性体１４としては、例えば高周波帯で高い透磁率を有するＮｉ−Ｚｎ系のフェライトを用いることができる。本実施形態では、磁性体１４が第１導体板１５の全面に配置されている。
【００２３】
なお、磁性体１４は板状に加工して第１導体板１５に接着してもよいし、第１導体板１５上に直接成膜してもよい。磁性体１４が導電性を有していない場合、第１導体板１５と磁性体１４とは密着していなくても効果が得られる。具体的には、接着剤により微小な間隙ができても動作への影響はない。これは磁性体１４の磁性による損失を使うことができるためである。磁性体１４の成膜方法としては、例えばスプレーフェライトめっき法やエアロゾルディポジション法が挙げられる。特に、スプレーフェライトめっき法によれば立体的な部品に対してもフェライトめっきを行うことができる。例えば、第１導体板１５表面に凹凸があっても磁性体１４の成膜が可能である。さらに、スプレーフェライトめっき法によれば数マイクロメートルの薄膜の形成が可能であるため、ギガヘルツを超える高周波帯においても磁性体１４の透磁率を維持することができる。磁性体１４が導電性を有している場合、上記に挙げた成膜法により第１導体板１５と磁性体１４とを導通するように密着させると、磁性体１４の抵抗により第１導体板１５を流れる電流４０ｂが減衰し、より大きな効果が得られる。
【００２４】
シール材１３は、ＩＣチップ１０が実装されたインターポーザ１１と、インターポーザ１１に対向する位置に設けられた第１導体板１５、磁性体１４とを接着するためのものである。封止樹脂１７は、ＩＣパッケージ１の外形を形成するための樹脂である。なお、封止樹脂１７にシール材１３の接着機能を兼ねさせることもできる。
【００２５】
本実施形態のＩＣパッケージ１は、ＩＣチップ１０がインターポーザ１１上に実装された構造であり、ＩＣチップ１０とインターポーザ１１との電気的な接続がワイヤー線１２でボンディングされている。そして、電磁波を遮蔽する第１導体板１５がＩＣパッケージ１の上層に設けられている。これにより、ＩＣパッケージ１の側面には間隙１９が形成されている。
【００２６】
ここで、ＩＣチップ１０から高周波の電磁界が発生すると、その磁界成分の一部の電磁波４０ａは磁性体１４の方向に向かう。磁性体１４は電磁波４０ａを減衰させる機能を有しているが、その厚さ（短手方向の距離）が薄いと電磁波４０ａを十分に減衰させることができない。すると、電磁波４０ａの一部が磁性体１４を通過して第１導体板１５の中央部付近に入射する。
【００２７】
第１導体板１５に入射した電磁波４０ａの一部は第１導体板１５の内部において電流４０ｂとなる。電流４０ｂは、第１導体板１５の長手方向に沿って流れる間に、第１導体板１５の全面に形成された磁性体１４によって減衰される。
【００２８】
一方、ＩＣチップ１０から発せられた電磁界の磁界成分の一部の電磁波４０ｃは、磁性体１４に入射した後、第１導体板１５により９０°曲げられる。第１導体板１５により進路が曲げられた電磁波４０ｃは、第１導体板１５の長手方向に沿って磁性体１４の内部を通過する間に、第１導体板１５の全面に形成された磁性体１４によって減衰される。
【００２９】
また、ＩＣチップ１０から発せられた電磁界の磁界成分の一部の電磁波４０ｄは、磁性体１４に入射する前、磁性体１４により９０°の向きに曲げられる。磁性体１４により進路が曲げられた電磁波４０ｄは、磁性体１４の長手方向に沿ってシール材１３の内部を通過する間に、第１導体板１５の全面に形成された磁性体１４によって減衰される。このように、電磁波４０ａから派生した電流４０ｂ及び電磁波４０ｃ，４０ｄは、ＩＣパッケージ１側面の間隙１９から漏洩することなく第１導体板１５の全面に形成された磁性体１４によって減衰される。
【００３０】
本実施形態のＩＣパッケージ１によれば、電磁波を減衰させる磁性体１４が第１導体板１５の全面に配置されているので、ＩＣパッケージ１の側面に間隙１９がある場合でも、この間隙１９から電磁波が漏洩することを抑制することができる。また、電磁波を遮蔽する第１導体板１５が設けられているので、ＩＣチップ１０から発せられる電磁波の漏洩や外部からの電磁波の侵入を抑制することができる。そして、漏洩した電磁波から秘密情報が盗聴されることを防止することができる。したがって、ＩＣチップ１０から発せられる電磁波の漏洩や外部からの電磁波の侵入を抑制し、電磁障害に対して有効なＩＣパッケージ１を得ることが可能となる。
【００３１】
なお、本実施形態のＩＣパッケージ１では、磁性体１４は第１導体板１５の全面に形成され、磁性体１４の端部と第１導体板１５の端部とが略同じ位置にあるが、これに限らない。例えば、磁性体１４の端部がインターポーザ１１上の信号配線の外側に位置するように、磁性体１４が延長されていてもよい。これにより、インターポーザ１１上の信号配線から発生する電磁波を低減することが可能となる。
【００３２】
また、本実施形態のＩＣパッケージ１では、第１導体板１５と磁性体１４とが接して構成されているが、これに限らない。例えば、第１導体板１５と磁性体１４との間に微小な間隙が存在していてもよい。第１導体板１５と磁性体１４との間に微小な間隙が存在している場合でも、第１導体板１５の内部における電流４０ｂは、第１導体板１５の長手方向に沿って流れる間に、第１導体板１５の全面に形成された磁性体１４によって減衰される。
【００３３】
（第２実施形態）
図３は、本発明の第２実施形態に係るＩＣパッケージ２の内部構造を示す図である。図３は、図２に対応した、第２実施形態におけるＩＣパッケージ２の概略構成を示した断面図である。図３に示すように、本実施形態のＩＣパッケージ２は、電磁波を遮蔽する第２導体板１６が設けられている点で、上述の第１実施形態で説明したＩＣパッケージ１と異なっている。その他の点は第１実施形態と同様であるので、図２と同様の要素には同一の符号を付し、詳細な説明は省略する。
【００３４】
図３に示すように、本実施形態のＩＣパッケージ２は、電磁波を遮蔽する第２導体板１６がインターポーザ１１上のＩＣチップ１０を挟んで第１導体板１５と対向する位置に設けられている。この第２導体板１６は、電源（電源供給用の導体）あるいはグラウンドとして用いられ、インターポーザ１１の内部に形成されている。
【００３５】
この第２導体板１６により、ＩＣチップ１０から下側（磁性体１４の設けられた側と反対の側）に向かう電磁波が遮蔽される。つまり、ＩＣチップ１０から生じた電磁波は、第１導体板１５と第２導体板１６とにより遮蔽される。すると、ＩＣチップ１０から生じた電磁波は、ＩＣパッケージ２の側面の間隙１９に向かうように指向性が鋭くなる。指向性が鋭くされた電磁波は、ＩＣパッケージ２の側面の間隙１９に向かう間に、第１導体板１５の全面に形成された磁性体１４によって減衰される。
【００３６】
本実施形態のＩＣパッケージ２によれば、ＩＣチップ１０から生じた電磁波は、第１導体板１５と第２導体板１６とにより遮蔽され、ＩＣパッケージ２の側面の間隙１９に向かうように指向性が鋭くなる。つまり、ＩＣチップ１０から生じた電磁波が、第１導体板１５の全面に形成された電磁波を減衰させる磁性体１４の長手方向に誘導される。したがって、ＩＣチップ１０から発せられる電磁波の漏洩や外部からの電磁波の侵入を確実に抑制し、電磁障害に対して有効なＩＣパッケージ２を得ることが可能となる。
【００３７】
（第３実施形態）
図４Ａ及び図４Ｂは、本発明の第３実施形態に係るＩＣパッケージ３を示す図である。図４Ａは、ＩＣパッケージ３の平面図である。図４Ｂは、図４ＡのＡ−Ａ線に沿った断面図である。図４Ｂは、図３に対応した、第３実施形態におけるＩＣパッケージ３の概略構成を示した断面図である。図４Ｂに示すように、本実施形態のＩＣパッケージ３は、電磁波を減衰させる磁性体２４が第１導体板１５の２つの辺に沿って設けられている点で、上述の第２実施形態で説明したＩＣパッケージ２と異なっている。その他の点は第２実施形態と同様であるので、図３と同様の要素には同一の符号を付し、詳細な説明は省略する。
【００３８】
図４Ａに示すように、本実施形態のＩＣパッケージ３は、第１導体板１５が平面視矩形状であり、電磁波を減衰させる磁性体２４が第１導体板１５の一辺と、この一辺に対向する一辺と、の２つの辺に沿って配置されている。第１導体板１５の２つの辺に沿って設けられた磁性体２４は平面視ストライプ状になっている。
【００３９】
本実施形態のＩＣパッケージ３によれば、ＩＣチップ１０から生じＩＣパッケージ２の側面の間隙１９に向かうように指向性が鋭くされた電磁波は、ＩＣパッケージ２の側面の間隙１９に向かう間に、第１導体板１５の２つの辺に沿って設けられた磁性体２４によって減衰される。このようにＩＣチップ１０から発生する電磁波が特定の方向に強い場合、その方向に磁性体２４を配置することにより必要最小限の電磁波の漏洩対策をすることができる。また、本実施形態ではＩＣチップ１０周辺には磁性体が存在しないので、磁性体によるＩＣチップ１０の動作への影響を抑えることができる。したがって、ＩＣチップ１０から発せられる電磁波の漏洩や外部からの電磁波の侵入を必要最小限な構成で確実に抑制し、電磁障害に対して有効なＩＣパッケージ３を得ることが可能となる。
【００４０】
なお、本実施形態のＩＣパッケージ３では、磁性体２４は第１導体板１５の２つの辺に沿って設けられているが、これに限らない。例えば、磁性体２４が第１導体板１５に平面視重なる領域内においてインターポーザ１１上の信号配線の外側に設けられていてもよい。これにより、インターポーザ１１上の信号配線から発生する電磁波を確実に低減することが可能となる。
【００４１】
（第４実施形態）
図５は、本発明の第４実施形態に係るＩＣパッケージ４の内部構造を示す図である。図５は、図４Ｂに対応した、第４実施形態におけるＩＣパッケージ４の概略構成を示した断面図である。図５に示すように、本実施形態のＩＣパッケージ４は、磁性体３４が第１導体板２５に埋め込まれている点、磁性体３４が第１導体板２５の２つの辺にそれぞれ複数列配置されている点で、上述の第３実施形態で説明したＩＣパッケージ３と異なっている。その他の点は第３実施形態と同様であるので、図４Ａ及び図４Ｂと同様の要素には同一の符号を付し、詳細な説明は省略する。
【００４２】
図５に示すように、本実施形態のＩＣパッケージ４においては、第１導体板２５の２つの辺にそれぞれ溝２１が２列形成されており、それぞれの２列の溝２１の中に磁性体３４が形成されている。第１導体板２５の溝２１内部に磁性体３４を成膜する方法としては、例えばスピンスプレーめっき法が挙げられる。このスピンスプレーめっき法によれば、拡散プロセスにより第１導体板２５の溝２１内部で結晶を成長させ、磁性体３４を成膜することが可能となる。
【００４３】
ＩＣチップ１０から発生した電磁界により第１導体板２５の表面および内部を流れる電流４１ｂは、第１導体板２５の長手方向に沿って流れる間に、第１導体板２５の２つの辺に沿ってそれぞれ２列設けられた磁性体３４によって減衰される。具体的には、第１導体板２５に磁性体３４が埋め込まれていることにより、電流４１ｂは磁性体３４を周回するように流れ、磁性体３４周辺の高周波インピーダンスが高くなる。また、磁性体３４が２列になっているので電流４１ｂの流れる経路が長くなり、磁性体３４が１列のときよりも電流４１ｂを減衰させることができる。
【００４４】
本実施形態のＩＣパッケージ４によれば、ＩＣチップ１０から生じた電磁界により第１導体板２５の内部を流れる電流４１ｂは、第１導体板２５の長手方向に沿って流れる間に、第１導体板２５の２つの辺に沿ってそれぞれ２列設けられた磁性体３４によって減衰される。したがって、ＩＣチップ１０から発せられる電磁波の漏洩や外部からの電磁波の侵入を確実に抑制し、電磁障害に対して有効なＩＣパッケージ４を得ることが可能となる。
【００４５】
なお、本実施形態のＩＣパッケージ３では、磁性体３４は第１導体板２５の２つの辺に沿ってそれぞれ２列設けられているが、これに限らない。例えば、磁性体３４が３列、４列設けられていてもよい。すなわち、磁性体３４は第１導体板２５の２つの辺に沿ってそれぞれ複数列設けられていればよい。
【００４６】
（第５実施形態）
図６は、本発明の第５実施形態に係るＩＣパッケージ５の内部構造を示す図である。図６は、図４Ｂに対応した、第５実施形態におけるＩＣパッケージ５の概略構成を示した断面図である。図６に示すように、本実施形態のＩＣパッケージ５は、第１導体板１５の２つの辺に沿ってそれぞれ２列配置された磁性体２４ａ，２４ｂのうちの磁性体２４ａがワイヤー線１２に対向する位置に配置されている点で、上述の第３実施形態で説明したＩＣパッケージ３と異なっている。その他の点は第３実施形態と同様であるので、図４Ｂと同様の要素には同一の符号を付し、詳細な説明は省略する。
【００４７】
図６に示すように、本実施形態のＩＣパッケージ５においては、第１導体板１５の２つの辺に沿ってそれぞれ磁性体２４ａ，２４ｂが配置されている。一方の磁性体２４ａはワイヤー線１２に対向する位置に配置され、他方の磁性体２４ｂは第１導体板１５の端部に配置されている。また、ワイヤー線１２に対向する位置に配置された磁性体２４ａの厚さは、第１導体板１５の端部に配置された磁性体２４ｂの厚さよりも薄くなっている。ワイヤー線１２は山なりになっておりその頂点がＩＣチップ１０の高さ（短手方向の距離）よりも高い位置にあるため、磁性体２４ａの厚さを薄くすることで磁性体２４ａをワイヤー線１２に接近させることができる。
【００４８】
本実施形態のＩＣパッケージ５によれば、ワイヤー線１２から発生する電磁波が相対的に厚さの薄い磁性体２４ａによって減衰され、ＩＣチップ１０及びインターポーザ１１上の信号配線により指向性が鋭くされた電磁波が相対的に厚さ厚い磁性体２４ｂによって減衰される。つまり、電磁波を発生するワイヤー線１２、ＩＣチップ１０、インターポーザ１１上の信号配線が同一平面内にない（凹凸に配置されている）場合であっても、磁性体２４ａ，２４ｂの厚さを適宜変更することによって電磁波を減衰させることができる。したがって、ＩＣチップ１０から発せられる電磁波の漏洩や外部からの電磁波の侵入を確実に抑制し、電磁障害に対して有効なＩＣパッケージ５を得ることが可能となる。
【００４９】
（第６実施形態）
図７Ａ及び図７Ｂは、本発明の第６実施形態に係るＩＣパッケージ６を示す図である。図７Ａは、ＩＣパッケージ６の平面図である。図７Ｂは、図７ＡのＡ−Ａ線に沿った断面図である。図７Ｂは、図４Ｂに対応した、第６実施形態におけるＩＣパッケージ６の概略構成を示した断面図である。図７Ａに示すように、本実施形態のＩＣパッケージ６は、磁性体４４が閉環状に配置されている点で、上述の第３実施形態で説明したＩＣパッケージ３と異なっている。その他の点は第３実施形態と同様であるので、図４Ｂと同様の要素には同一の符号を付し、詳細な説明は省略する。
【００５０】
図７Ａに示すように、本実施形態のＩＣパッケージ６においては、第１導体板１５の４つの辺に沿って磁性体４４が閉環状に配置されている。本実施形態では、磁性体４４が閉環状になっているので、上述の第１導体板１５の２つの辺に沿って磁性体２４が配置されたＩＣパッケージ３よりも、ＩＣパッケージ６の全側面の間隙１９から電磁波が漏洩することを抑制することができる。
【００５１】
本実施形態のＩＣパッケージ６によれば、磁性体４４が閉環状になっているので、ＩＣパッケージ６の全側面の間隙１９から電磁波が漏洩することを確実に抑制することができる。したがって、ＩＣチップ１０から発せられる電磁波の漏洩や外部からの電磁波の侵入を確実に抑制し、電磁障害に対して有効なＩＣパッケージ６を得ることが可能となる。
【００５２】
（第７実施形態）
図８は、本発明の第７実施形態に係るＩＣパッケージ７の内部構造を示す図である。図８は、図５に対応した、第７実施形態におけるＩＣパッケージ７の概略構成を示した断面図である。図８に示すように、本実施形態のＩＣパッケージ７は、電磁波を低減させる磁性体３４と誘電体３５とが交互に２列配置されている点で、上述の第４実施形態で説明したＩＣパッケージ４と異なっている。その他の点は第４実施形態と同様であるので、図５と同様の要素には同一の符号を付し、詳細な説明は省略する。
【００５３】
図８に示すように、本実施形態のＩＣパッケージ７においては、第１導体板２５の２つの辺にそれぞれ溝２１ａ，２１ｂが形成されており、それぞれの溝２１ａ，２１ｂのうち内側（ＩＣチップ１０の側）の溝２１ａの中に誘電体３５が形成されている。一方、溝２１ａ，２１ｂのうち外側（ＩＣパッケージ７の側面の側）の溝２１ｂの中には磁性体３４が形成されている。なお、磁性体３４は主に磁界に対して作用して電磁波を減衰させ、誘電体３５は主に電界に対して作用して電磁波を減衰させる効果を有する。
【００５４】
ＩＣチップ１０から発生した電磁界により第１導体板２５の内部を流れる電流４１ｂは、第１導体板２５の長手方向に沿って流れる間に、第１導体板２５の２つの辺に沿ってそれぞれ設けられた誘電体３５、磁性体３４によって減衰される。具体的には、第１導体板２５に誘電体３５及び磁性体３４が埋め込まれていることにより、電流４１ｂは誘電体３５及び磁性体３４を周回するように流れ、誘電体３５及び磁性体３４周辺の高周波インピーダンスが高くなる。また、誘電体３５及び磁性体３４が設けられているので電流４１ｂの流れる経路が長くなり、誘電体３５または磁性体３４が１列設けられているときよりも電流４１ｂを減衰させることができる。
【００５５】
本実施形態のＩＣパッケージ７によれば、ＩＣチップ１０から生じた電磁界により第１導体板２５の内部を流れる電流４１ｂは、第１導体板２５の長手方向に沿って流れる間に、第１導体板２５の２つの辺に沿ってそれぞれ設けられた誘電体３５及び磁性体３４によって減衰される。したがって、ＩＣチップ１０から発せられる電磁波の漏洩や外部からの電磁波の侵入を確実に抑制し、電磁障害に対して有効なＩＣパッケージ７を得ることが可能となる。
【００５６】
（第８実施形態）
図９は、本発明の第８実施形態に係るＩＣパッケージ８の内部構造を示す図である。図９は、図２に対応した、第８実施形態におけるＩＣパッケージ８の概略構成を示した断面図である。図９に示すように、本実施形態のＩＣパッケージ８は、内部にノイズとしての電磁波を発生する電子回路２３が収容されたＩＣチップ１０Ａ、及びＩＣチップ１０Ｂの２つのＩＣチップが実装されている点、ＩＣチップ１０Ａ上に磁性体１４Ａと第１導体板１５Ａとが積層されて配置されている点で、上述の第１実施形態で説明したＩＣパッケージ１と異なっている。その他の点は第１実施形態と同様であるので、図２と同様の要素には同一の符号を付し、詳細な説明は省略する。
【００５７】
図９に示すように、本実施形態のＩＣパッケージ８は、内部にＩＣチップ１０Ａ及びＩＣチップ１０Ｂの２つのＩＣチップが実装されたサイド・バイ・サイド型の実装方式となっている。ＩＣチップ１０Ａの内部には電磁波を発生する電子回路２３が収容されている。ＩＣチップ１０Ａ上には、電子回路２３よりも大きいサイズの磁性体１４Ａと第１導体板１５ＡとがＩＣチップ１０Ａの側からこの順に積層されている。
【００５８】
本実施形態のＩＣパッケージ８によれば、ＩＣチップ１０Ａ内部に収容された電子回路２３から発生する電磁波が、ＩＣチップ１０Ａ上に積層されて設けられた磁性体１４Ａ及び第１導体板１５Ａによって減衰される。したがって、電子回路２３から発せられる電磁波の漏洩や外部からの電磁波の侵入を確実に抑制し、電磁障害に対して有効なＩＣパッケージ８を得ることが可能となる。
【００５９】
なお、本実施形態のＩＣパッケージ８では、ＩＣチップ１０Ｂの上面が露出しているが、これに限らない。例えば、ＩＣチップ１０Ｂ上においてもＩＣチップ１０Ａと同様に磁性体及び導体板を積層してもよい。これにより、電子回路２３のＩＣチップ１０Ｂに対する電磁障害を確実に防止することが可能となる。
【００６０】
（第９実施形態）
図１０は、本発明の第９実施形態に係るＩＣパッケージ９の内部構造を示す図である。図９は、図８に対応した、第９実施形態におけるＩＣパッケージ９の概略構成を示した断面図である。図１０に示すように、本実施形態のＩＣパッケージ９は、第１導体板４５の端部付近に段差部４６が設けられている点で、上述の第８実施形態で説明したＩＣパッケージ７と異なっている。その他の点は第８実施形態と同様であるので、図８と同様の要素には同一の符号を付し、詳細な説明は省略する。
【００６１】
図１０に示すように、本実施形態のＩＣパッケージ９は、第１導体板４５の端部付近において第１導体板４５と第２導体板１６との間の距離（間隔）が第１導体板４５の中央部よりも端部において狭くなる段差部４６を有している。第１導体板４５の段差部４６において、２つの辺にそれぞれ溝４１が２列形成されており、それぞれの２列の溝４１の中に磁性体４７が埋め込まれて形成されている。ＩＣパッケージ９は、段差部４６によって第１導体板４５と第２導体板１６との間隔が狭くなっている。
【００６２】
本実施形態のＩＣパッケージ９によれば、段差部４６によって第１導体板４５と第２導体板１６との間隔が狭くなるので、磁性体４７を第１導体板４５から突出させることなく効果的に第２導体板１６に接近させることができる。これにより、第２導体板１６近傍の磁界を減衰させることが可能となる。また、第１導体板４５上に磁性膜を成膜する場合、磁性膜を厚く成膜することは難しい。第１導体板４５に段差部４６を設けることにより、磁性体４７を厚く成膜しなくても漏洩する電磁波を低減させることが可能となる。
【産業上の利用可能性】
【００６３】
本発明は、例えば、ＩＣパッケージを用いる種々の電子機器などにおいて、電磁ノイズを抑制することが可能である。
【符号の説明】
【００６４】
１，２，３，４，５，６，７，８…ＩＣパッケージ
１０，１０Ａ，１０Ｂ…ＩＣチップ
１１…インターポーザ（電子回路基板）
１２…ワイヤー線
１４，１４Ａ，２４，２４ａ，２４ｂ，３４，４４，４７…磁性体
１５，１５Ａ，４５…第１導体板
１６…第２導体板
３５…誘電体
４６…段差部
【図１Ａ】
0005408253.tif 000002
【図１Ｂ】
0005408253.tif 000003
【図２】
0005408253.tif 000004
【図３】
0005408253.tif 000005
【図４Ａ】
0005408253.tif 000006
【図４Ｂ】
0005408253.tif 000007
【図５】
0005408253.tif 000008
【図６】
0005408253.tif 000009
【図７Ａ】
0005408253.tif 000010
【図７Ｂ】
0005408253.tif 000011
【図８】
0005408253.tif 000012
【図９】
0005408253.tif 000013
【図１０】
0005408253.tif 000014