(57)【特許請求の範囲】
【請求項１】
入力信号が入力しているか否かを検出する入力信号断検出部と、
発振器と、
前記入力信号断検出部により入力信号が入力していることが検出されたときには、前記発振器の発振周波数と、入力信号から抽出されるクロック信号を分周した分周信号の周波数との差の周波数が当該伝送装置の信号品質を測定する測定装置のバンドパスフィルタの通過帯域外となるように前記発振器の発振周波数を設定する周波数設定部とを備える伝送装置。
【請求項２】
入力信号が入力しているか否かを検出する入力信号断検出部と、
発振器と、
前記入力信号断検出部により入力信号が入力していることが検出されたときには、前記発振器の発振周波数と、入力信号から抽出されるクロック信号をＮ分周（Ｎ：１以上の整数）して得られる分周信号の周波数との差の周波数が、当該伝送装置の信号品質を測定する測定装置のバンドパスフィルタのカットオフ周波数を前記クロック信号の分周値Ｎで除算して得られる周波数より高く又は低くなるように前記発振器の発振周波数を設定する周波数設定部とを備える伝送装置。
【請求項３】
前記周波数設定部は、前記入力信号断検出部により入力信号が入力していることが検出されたときには、前記発振器の発振周波数と、前記クロック信号をＮ分周した前記分周信号の周波数との差の周波数が、前記バンドパスフィルタの高域側のカットオフ周波数を分周値Ｎで除算して得られる周波数より高くなるように前記発振器の発振周波数を設定する請求項１又は２記載の伝送装置。
【請求項４】
入力信号が断しているか否かを示す入力断検出信号が前記入力信号断検出部から制御端子に入力され、前記入力断検出信号に基づいて前記発振器の発振信号と前記クロック信号を分周して得られる前記分周信号の一方を選択して位相比較の基準信号として出力するセレクタと、
前記セレクタから出力される基準信号の位相と、電圧制御発振器の出力信号を分周して得られる第２の分周信号の位相を比較する位相比較器と、
前記位相比較器の出力信号を平滑するローパスフィルタと、
前記ローパスフィルタから出力される制御電圧により発振周波数が制御される電圧制御発振器とを備え、
前記周波数設定部は、前記発振器の発振周波数と前記分周信号の周波数との差の周波数が前記バンドパスフィルタのカットオフ周波数を分周値Ｎで除算して得られる周波数より高くなるように前記発振器の発振周波数を設定する請求項２又は３記載の伝送装置。
【請求項５】
前記発振器はプログラマブル発振器であり、前記周波数設定部は、前記クロック信号をＮ分周した前記分周信号の周波数と前記バンドパスフィルタの高域側のカットオフ周波数を分周値Ｎで除算して得られる周波数との和の周波数より高い周波数を指定する第1の設定データを記憶する第1のレジスタと、前記クロック信号と同じ周波数を指定する第２の設定データを記憶する第２のレジスタと、入力信号が入力しているときには、前記第1の設定データを選択して前記プログラマブル発振器に出力し、入力信号断が検出されたときには、前記第２の設定データを選択して前記プログラマブル発振器に出力する選択回路とを備える請求項１、２、３又は４記載の伝送装置。
【請求項６】
入力信号が入力しているか否かを検出し、
入力信号が入力していることが検出されたときには、発振器の発振周波数と入力信号から抽出されるクロック信号をＮ分周（Ｎ：１以上の整数）した分周信号の周波数との差の周波数が当該伝送信号の信号品質を測定する測定装置のバンドパスフィルタの通過帯域外となるように前記発振器の発振周波数を制御する伝送信号のジッター抑圧方法。
【請求項７】
入力信号が入力していることが検出されたときには、前記発振器の発振周波数と、前記クロック信号をＮ分周した分周信号の周波数との差の周波数が、前記バンドパスフィルタの高域側のカットオフ周波数を分周値Ｎで除算して得られる周波数より高くなるように前記発振器の発振周波数を設定する請求項６記載の伝送信号のジッター抑圧方法。
【請求項８】
前記クロック信号をＮ分周した前記分周信号の周波数と前記バンドパスフィルタの高域側のカットオフ周波数を分周値Ｎで除算して得られる周波数との和の周波数より高い周波数を指定する第1の設定データと、前記クロック信号と同じ周波数を指定する第２の設定データとを記憶し、入力信号が入力しているときには、前記第1の設定データに基づいて前記発振器の発振周波数を制御し、入力信号断が検出されたときには、前記第２の設定データに基づいて前記発振器の発振周波数を制御する請求項６又は７記載の伝送信号のジッター抑圧方法。
【請求項９】
入力信号が入力しているか否かを検出する入力信号断検出部と、
発振器と、
前記入力信号断検出部により入力信号が入力していることが検出されたときには、前記発振器の発振周波数と、入力信号から抽出されるクロック信号を分周した分周信号の周波数との差の周波数が当該インターフェースユニットの信号品質を測定する測定装置のバンドパスフィルタの通過帯域外となるように前記発振器の発振周波数を設定する周波数設定部とを備えるインターフェースユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送装置、インターフェースユニット及び伝送信号のジッターの抑圧方法に関する。
【背景技術】
【０００２】
インターネット等の通信速度の向上ともに基幹通信回線の大容量化が求められている。基幹通信回線には、ＷＤＭ（Wavelength Division Multiplex）技術等が用いられている。
【０００３】
通信網の中継装置、終端装置等の伝送装置は、入力信号からクロック信号を抽出し、抽出したクロック信号に信号を同期させている。一方、伝送装置内部には、入力信号断となったときに、内部でクロック信号を生成するための発振器が設けられている。
【０００４】
従来、複数のプログラマブル発振器を有し、プログラマブル発振器の出力信号を加算して任意の周波数の信号を出力する信号送出装置が知られている（例えば、特許文献１）。
また、プログラマブル発振器に、発振周波数を補正するための補正デジタルデータを記憶した補正ＲＯＭを設け、プログラマブル発振器内部の抵抗及びコンデンサの値のばらつきを補正ＲＯＭによって補正する技術が知られている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭６３−０６１５９４号公報
【特許文献２】実用新案登録第２５２７８３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
伝送装置の出力信号のジッターを抑制することを目的とする。
【課題を解決するための手段】
【０００７】
開示の伝送装置は、入力信号が入力しているか否かを検出する入力信号断検出部と、発振器と、前記入力信号断検出部により入力信号が入力していることが検出されたときには、前記発振器の発振周波数と、入力信号から抽出されるクロック信号を分周して得られる信号の周波数の差の周波数がフィルタの通過帯域外となるように前記発振器の発振周波数を設定する周波数設定部とを備える。
【発明の効果】
【０００８】
開示の伝送装置によれば、出力信号のジッターを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】発振回路とバンドパスフィルタを示す図である。
【図２】実施の形態の光インターフェースユニットの構成を示す図である。
【図３】周波数設定部とプログラマブル発振器を示す図である。
【図４】周波数設定部の機能を示すフローチャートである。
【図５】ＰＬＬ部の他の構成を示す図である。
【図６】光インターフェース装置と光波長多重分離装置を示す図である。
【図７】バンドパスフィルタの特性を示す図である。
【発明を実施するための形態】
【００１０】
以下、好適な実施の形態について説明する。伝送装置は、入力信号断時にクロック信号を内部で生成するために発振器を有している。光信号は中心周波数偏差があり、例えば、ＳＯＮＥＴ／ＳＤＨ系の光信号には＋−２０ｐｐｍの周波数偏差がある。光信号に周波数偏差があると、光信号から抽出するクロック信号の周波数と発振器の発振周波数の差分の周波数の干渉信号によるジッターが発生する。さらに、発振器自体も周波数偏差を持っているためにジッターはさらに劣化する。
【００１１】
例えば、ＩＴＵ−ＴＧ. 738 規格において伝送装置の信号品質としてジッター許容値が決められており、ジッター許容値は信号のピーク値の０．１又は０．３倍の値である。
図１（Ａ）は、伝送装置の信号品質を測定する測定装置のバンドパスフィルタを示す図である。
【００１２】
測定装置１１は、例えば、５ｋＨｚ〜２０ＭＨｚの通過帯域特性を持ったバンドパスフィルタ１２を有している。
伝送装置の信号のジッターを減らすために、例えば、図１（Ｂ）に示すような発振回路１３が考えられる。この発振回路１３は、入力信号が正常に入力しているときには、発振器１４の出力をアンドゲート１５で遮断するようにしたものである。
【００１３】
発振器１４は、入力信号から抽出されるクロック信号と同じ周波数の内部クロック信号を生成する回路である。
アンドゲート１５の一方の入力端子には発振器１４の出力信号が入力し、他方の入力端子には入力断検出信号が入力している。従って、入力断検出信号がローレベルのとき、つまり入力信号が正常に入力しているときには、アンドゲート１５から発振器１４の発振信号は出力されない。
【００１４】
セレクタ１６の一方の入力端子にはアンドゲート１５の出力信号が入力し、他方の入力端子には入力信号から抽出したクロック信号ＣＬＫが入力している。セレクタ１６の制御端子には入力断検出信号が入力している。入力断検出信号は、入力信号が正常に入力しているときローレベルとなり、入力信号断のときハイレベルとなる信号である。
【００１５】
セレクタ１６は、入力断検出信号がハイレベルのとき、アンドゲート１５の出力信号を選択し、入力断検出信号がローレベルのときクロック信号ＣＬＫを選択する。
従って、入力信号断となったときには、セレクタ１６は、発振器１４の発振信号を選択して出力する。
【００１６】
上記の発振回路１３においても、発振器１４は常時動作しているので、発振器１４の発振周波数と入力信号から抽出されるクロック信号の周波数差の干渉信号が発生し、その干渉信号が電源ラインに漏洩する。その結果、電源ラインに漏洩した干渉信号により伝送装置内部で信号に周波数のゆれ（ジッター）が生じる。
【００１７】
以下の実施の形態では、上記の問題を解決する技術について説明する。図２は、実施の形態の伝送装置に用いられる光インターフェースユニット２１の構成を示す図である。
光インターフェースユニット２１は、光モジュール２２及び２３と、内部クロック信号を生成する第１のＰＬＬ部２４と第２のＰＬＬ部２５と、Framer/Digital WrapperＬＳＩ２６とを有する。
【００１８】
光モジュール２２は、受信側光モジュール２２ａと送信側光モジュール２２ｂを有する。受信側光モジュール２２ａは、図示しないクライアント装置（端末装置）から入力する光信号（入力ＤＡＴＡ）をＤＡＴＡとクロックＣＬＫを含む電気信号に変換してFramer/Digital WrapperＬＳＩ２６に出力する。さらに、受信側光モジュール２２ａは、クライアント装置から入力する光信号断を検出する光信号断検出部２２ｃを有し、光信号断を検出すると光入力断検出信号を有効にして第１のＰＬＬ部２４に出力する。
【００１９】
送信側光モジュール２２ｂは、Framer/Digital WrapperＬＳＩ２６から出力されるＤＡＴＡとクロックＣＬＫを含む電気信号を、クライアント装置の光回線に適合する波長の光信号に変換する。
【００２０】
光モジュール２３は、送信側光モジュール２３ａと受信側光モジュール２３ｂを有する。送信側光モジュール２３ａは、Framer/Digital WrapperＬＳＩ２６において変換されたＤＡＴＡとクロックＣＬＫを含む電気信号を所望の波長の光信号に変換して光多重装置へ出力する。
【００２１】
受信側光モジュール２３ｂは、光分離装置から入力される特定波長の光信号を、ＤＡＴＡとクロックＣＬＫを含む電気信号に変換してFramer/Digital WrapperＬＳＩ２６に出力する。さらに、受信側光モジュール２３ｂは、光分離装置から入力する光信号断を検出する光信号断検出部２３ｃを有し、光信号断を検出すると光入力断検出信号を有効にして第２のＰＬＬ部２５に出力する。
【００２２】
第１のＰＬＬ(Phase Locked Loop)部２４は、クライアント装置から入力する光信号が断となったとき、ＡＩＳ（Alarm Indication Signal)等を他の装置に出力するための内部クロック信号を生成する回路である。
【００２３】
第１のＰＬＬ部２４は、プログラマブル発振器３１と、周波数設定部３２と、セレクタ３３と、位相比較器３４と、ローパスフィルタ３５と、電圧制御発振器３６とを有する。
第1のＰＬＬ部２４には、クロック信号ＣＬＫの周波数を１／Ｎに分周した信号が位相比較の基準信号として入力している。
【００２４】
プログラマブル発振器３１は、外部から設定データを変更することで発振周波数を可変できる発振器である。
周波数設定部３２は、プログラマブル発振器３１の発振周波数を決める設定データを出力する回路である。周波数設定部３２は、光信号断検出部２２ｃから出力される光入力断検出信号が有効か、無効かによりプログラマブル発振器３１の発振周波数を変更するための設定データを出力する。周波数設定部３２は、ゲートアレイ等、例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）で実現することができる。
【００２５】
周波数設定部３２は、光入力断検出信号が無効（例えば、ローレベル）で、光信号が正常に入力しているときには、プログラマブル発振器３１の発振周波数を次のように設定する。すなわち、発振周波数とクロック信号ＣＬＫをＮ分周（Ｎ：１以上の整数）した信号の周波数との差の周波数（又は差の周波数の整数倍（例えば、Ｎ倍）の周波数）が、フィルタ、例えば、バンドパスフィルタ１２の通過帯域外となるような設定データをプログラマブル発振器３１に出力する。
【００２６】
実施の形態では、クロック信号ＣＬＫをＮ分周した信号を位相比較の基準信号ｆＭとして用いているので、周波数設定部３２は、プログラマブル発振器３１の発振周波数を次のように設定している。すなわち、プログラマブル発振器３１の発振周波数とクロック信号ＣＬＫをＮ分周した分周信号の周波数の差の周波数が、バンドパスフィルタ１２の高域側のカットオフ周波数を分周値Ｎで除算して得られる周波数より高くなるように発振周波数を制御している。
【００２７】
これにより、プログラマブル発振器３１の発振周波数とクロック信号ＣＬＫを分周した分周信号の周波数の差の周波数を持つ干渉信号が発生しても、その干渉信号により発生する信号のジッターを測定装置１１のバンドパスフィルタ１２で除去することができる。
【００２８】
実施の形態は光信号を伝送する伝送装置に関するものであるので光信号の周波数偏差を考慮して周波数差がバンドパスフィルタ１２の高域側のカットオフ周波数以上になるようにしている。クロック信号の周波数が低い場合には、発振周波数とクロック信号を分周した信号の周波数の差の周波数が、バンドパスフィルタ１２の低域側のカットオフ周波数以下になるようにしても良い。
【００２９】
また、周波数設定部３２は、光入力断検出信号が有効（例えば、ハイレベル）で、光信号断のときには、プログラマブル発振器３１の発振周波数がクロック信号の周波数と実質的に同じ周波数となるような設定データを出力する。
【００３０】
セレクタ３３の一方の入力端子にはプログラマブル発振器３１から出力される発振信号が入力し、他方の入力端子にはクロック信号ＣＬＫを分周器３７で１／Ｎの周波数に分周した信号が入力する。また、セレクタ３３の制御端子には光入力断検出信号が入力する。
【００３１】
セレクタ３３は、制御端子に入力する光入力断検出信号が有効か、無効か基づいて、プログラマブル発振器３１の発振信号と、クロック信号ＣＬＫをＮ分周した分周信号の一方を選択して位相比較器（ＰＤ）３４に出力する。セレクタ３３の出力信号ｆＭは位相比較の基準周波数信号である。
【００３２】
位相比較器３４は、セレクタ３３から出力される基準周波数信号ｆＭと、電圧制御発振器３６の出力信号を分周器３８で１／Ｍの周波数に分周した信号ｆＳの位相を比較し、両者の位相差に応じた信号をローパスフィルタ（ＬＰＦ）３５に出力する。分周値Ｍは1以上の整数である。
【００３３】
ローパスフィルタ３５は、位相比較器３４の出力信号を平滑した電圧を制御電圧として電圧制御発振器３６に出力する。電圧制御発振器（ＶＣＸＯ）３６は、ローパスフィルタ３５から出力される制御電圧により発振周波数が制御される発振器であり、制御電圧に応じた発振周波数の信号をFramer/Digital WrapperＬＳＩ２６に出力する。
【００３４】
第２のＰＬＬ部２５は、他の伝送装置から入力する光信号が断となったとき、ＡＩＳ等をクライアント装置等に出力するための内部クロック信号を生成する回路である。
第２のＰＬＬ部２５は、第１のＰＬＬ部２４と同様に、プログラマブル発振器４１と、周波数設定部４２と、セレクタ４３と、位相比較器４４と、ローパスフィルタ４５と、電圧制御発振器４６とを有する。
【００３５】
プログラマブル発振器４１は、外部から設定データを変更することで発振周波数を可変できる発振器である。
周波数設定部４２は、プログラマブル発振器４１の発振周波数を決める設定データを出力する回路である。周波数設定部４２は、光信号断検出部２３ｃから出力される光入力断検出信号が有効か、無効かによりプログラマブル分周器４１の発振周波数を変更するための設定データを出力する。周波数設定部４２もゲートアレイ等、例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）で実現することができる。
【００３６】
周波数設定部４２は、光入力断検出信号が無効（例えば、ローレベル）で、光信号が正常に入力しているときには、プログラマブル発振器４１の発振周波数を次のように設定する。すなわち、発振周波数とクロック信号（又はクロック信号を分周した分周信号）の周波数との差の周波数が、バンドパスフィルタ（フィルタ）１２の通過帯域外となるような設定データをプログラマブル発振器４１に出力する。
【００３７】
また、周波数設定部４２は、光信号断のときには、プログラマブル発振器４１の発振周波数がクロック信号ＣＬＫの周波数と実質的に同じ周波数となるような設定データを出力する。
【００３８】
第２のＰＬＬ部２５のセレクタ４３、位相比較器４４、ローパスフィルタ４５及び電圧制御発振器４６の機能は、それぞれ第１のＰＬＬ部２４のセレクタ３３、位相比較器３４、ローパスフィルタ３５及び電圧制御発振器３６と同じである。
【００３９】
Framer/Digital WrapperＬＳＩ２６は、分周器３７〜４０と、ヘッダ情報を監視するＯＨ(Over Head)監視部５１及び５２と、ＡＩＳ生成部５３及び５６と、バッファ５４と、ＦＩＦＯバッファ部５５とを有する。さらに、Framer/Digital WrapperＬＳＩ２６は、ＤＷ(Digital Wrapper)部５７と、Ｄ−ＤＷ(Decoding-Digital Wrapper)部５８と、バッファ５９とを有する。
【００４０】
ＯＨ監視部５１は、光モジュール２２から入力するＤＡＴＡのヘッダ情報を監視する。ＯＨ監視部５２は、他の伝送装置から入力するＤＡＴＡのヘッダ情報を監視する。
ＡＩＳ生成部５３は、対向局である伝送装置からの入力信号の断を検出すると、ＡＩＳ信号を生成する。
【００４１】
ＦＩＦＯバッファ部５５は、クライアント装置から入力する光信号から得られるＤＡＴＡ及びクロック信号ＣＬＫと、対向局側の伝送装置から入力する光信号から得られるＤＡＴＡ及びクロック信号ＣＬＫをバッファリングする回路である。
【００４２】
ＡＩＳ生成部５６は、クライアント装置からの入力信号の断を検出すると、ＡＩＳ信号を生成する。
ＤＷ(Digital Wrapper)部５７は、ＦＩＦＯバッファ部５５から出力されるデータフレームの前後にチャネルヘッダとエラー訂正コードＦＥＣ(Forward Error Correction)を付加して送信側光モジュール２３ａに出力する。
【００４３】
Ｄ−ＤＷ(Decoding-Digital Wrapper)部５８は、受信側光モジュール２３ｂから出力されるデータフレームの前後に付加されているチャネルヘッダとエラー訂正コードＦＥＣを除去してＦＩＦＯバッファ部５５に出力する。
バッファ５９は、ＰＬＬ部２４から出力される発振信号をバッファリングしてクロック信号ＣＬＫとして送信側光モジュール２３ａ及びＦＩＦＯバッファ部５５に出力する。
【００４４】
図３は、周波数設定部３２とプログラマブル発振器３１を示す図である。周波数設定部３２は、レジスタ６１、６２と、セレクタ６３と、セレクタ６３の出力データを記憶するデータレジスタ６４とを有する。周波数設定部４２も同様の構成を有する。
【００４５】
レジスタ６１は、光信号から抽出されるクロック信号ＣＬＫの周波数である主信号クロック周波数ｆCLK1を指定する設定データ（第２の設定データ）を記憶するレジスタである。
【００４６】
レジスタ６２は、主信号クロック周波数ｆCLK1とバンドパスフィルタ１２の高域側のカットオフ周波数ｆCHの和の周波数より大きい周波数ｆCLK2を指定する設定データ（第１の設定データ）を記憶するレジスタである。
【００４７】
セレクタ６３は、制御端子に入力する光入力断検出信号が有効か、無効かにより、２つの入力端子に入力する設定データの一方を選択してデータレジスタ６４に出力する。
光入力断検出信号が無効のとき（例えば、ローレベル）、つまり光信号が正常に入力しているときには、セレクタ６３はレジスタ６２に記憶されている周波数ｆCLK2を指定する設定データを選択してデータレジスタ６４に出力する。
【００４８】
また、光入力断検出信号が有効なとき、つまり光信号断のときには、セレクタ６３は、レジスタ６１に記憶されている周波数ｆCLK1を指定する設定データを選択してデータレジスタ６４に出力する。
【００４９】
データレジスタ６４は、セレクタ６３から出力される設定データを、Ｉ２Ｃクロックに同期したタイミングでプログラマブル発振器３１に出力する。
従って、光信号が正常に入力しているときには、クロック信号ＣＬＫの周波数ｆCLK1にバンドパスフィルタ１２の高域側のカットオフ周波数ｆCHを加算した周波数より大きい周波数ｆCLK2を指定する設定データがプログラマブル発振器３１に出力される。その結果、プログラマブル発振器３１は周波数ｆCLK2の信号を生成する。
【００５０】
他方、光入力断検出信号が有効なとき、つまり光信号断のときには、クロック信号ＣＬＫと同じ周波数ｆCLK1を指定する設定データがプログラマブル発振器３１に出力される。その結果、プログラマブル発振器３１はクロック信号ＣＬＫと同じ周波数ｆCLK1の信号を生成する。
【００５１】
図３の例では、データレジスタ６４とプログラマブル発振器３１との間のデータ通信は、Ｉ２Ｃ(Inter-Integrated Circuit)によるシリアル通信で行われている。そのため、周波数設定部３２は、データの送信タイミングを決めるシリアル通信用のクロック信号Ｉ２ＣＣＬＫをプログラマブル発振器３１に出力し、そのシリアル通信用クロック信号に同期したタイミングでシリアルデータを出力している。
【００５２】
周波数設定部３２は図３に示した回路に限らない。例えば、セレクタ６３を用ずに、光入力断検出信号が有効か、無効かにより、発振周波数を指定する設定データが記憶されているレジスタ、メモリ等のアドレスを指定して該当する設定データを読み出すようにしても良い。また、セレクタ６３を用いる場合でも、データレジスタ６４を用いずに、セレクタ６３の出力をそのままプログラマブル発振器３１に出力しても良い。また、周波数設定部３２とプログラマブル発振器３１との間の通信はＩＣ２に限らず、データを直接出力しても良い。
【００５３】
図４は、周波数設定部３２の機能をソフトウェアで実現した場合のフローチャートである。
光入力断か否かを判定する（Ｓ１１）。光信号が正常に入力していると判定されたときには（Ｓ１１、ＮＯ）、ステップＳ１２に進み、光信号から抽出するクロック信号ｆCLK1にバンドパスフィルタ１２の高域側のカットオフ周波数ｆCHを加算した周波数より高い周波数ｆCLK2を指定する設定データを設定する。
【００５４】
次に、上記の周波数ｆCLK2を指定する設定データをプログラマブル発振器３１に出力する（Ｓ１３）。この結果、光信号が正常に入力しているときには、プログラマブル発振器３１は周波数ｆCLK2で発振を行う（Ｓ１４）。
【００５５】
光入力断と判定されたときには（Ｓ１１、ＹＥＳ）、ステップＳ１５に進み、光信号から抽出されるクロック信号ＣＬＫの周波数ｆCLK1を指定する設定データを設定する。
次に、上記の周波数ｆCLK1を指定する設定データをプログラマブル発振器３１に出力する（Ｓ１６）。この結果、光入力断のときには、プログラマブル発振器３１は、周波数ｆCLK1で発振を行う。
【００５６】
上述したように周波数設定部３２の機能をプログラムで実現した場合も、光信号が正常に入力しているときには、プログラマブル発振器３１の発振信号とクロック信号ＣＬＫとの干渉信号の周波数を、バンドパスフィルタ１２の通過帯域外（阻止帯域内）にすることができる。
【００５７】
図５は、ＰＬＬ部２４、２５の主要部の他の構成を示す図である。プログラマブル発振器３１と周波数設定部３２とセレクタ３３は図２のＰＬＬ部２４と同じである。異なる点はアンドゲート６６を設けた点である。
【００５８】
アンドゲート６６の一方の入力端子に光入力断検出信号が入力し、他方の入力端子にはプログラマブル発振器３１の出力信号が入力している。そして、アンドゲート６６の出力はセレクタ３３の一方の入力端子に入力している。
【００５９】
従って、プログラマブル発振器３１の発振信号は、光入力断検出信号がハイレベル（有効）となっているときのみアンドゲート６６からセレクタ３３に出力される。
セレクタ３３は、光入力断検出信号がローレベル（無効）のとき、つまり光信号が正常に入力しているときには、光信号から抽出されたクロック信号ＣＬＫを選択して出力する。
【００６０】
他方、セレクタ３３は、光入力断検出信号がハイレベル（有効）のとき、つまり光信号が断のときには、そのときアンドゲート６６から出力される発振信号を選択して出力する。
【００６１】
図６は、光インターフェース装置７１と光波長多重分離装置７２を示す図である。
光インターフェース装置７１は、波長多重分離装置７２の波長数に対応するｎ個の光インターフェースユニット７１−１〜７１−ｎを有する。光インターフェースユニット７１−１〜７１−ｎは基本的には、図２に示す光インターフェースユニット２１と同じ構成を有する。
【００６２】
光インターフェースユニット７１−１は、光モジュール８１−１と、Framer ＬＳＩ８２−１と、光モジュール８３−１と、ＶＯＡ(Variable Optical Attenuator)８４−１とを有する。なお、図６は、ＭＳＡ(Multi Source Agreement)規格に基づく光モジュール８１−１〜８１−ｎ、８４１〜８４−ｎの例を示している。
【００６３】
光インターフェースユニット７１−１の光モジュール８１−１の入出力は、光信号が伝送されるクライアント回線７３−１に接続されている。以下同様に、光インターフェース７１−２〜７１−ｎの光モジュール８１−２〜８１−ｎ（図示せず）の入出力は、それぞれ光信号が伝送されるクライアント回線７３−２〜７３−ｎに接続されている。
【００６４】
光モジュール８１−１、８３−１は、図２の光モジュール２２、２３と同じである。Framer ＬＳＩ８２−１は、図２のFramer/Digital WrapperＬＳＩ２６と同じである。ＶＯＡ８４−１は、光分離装置８７から入力する光信号のレベルを調整するための回路である。
【００６５】
光波長多重分離装置７２は、光多重装置８５と、Post ＡＭＰ８６と、光分離装置８７と、Pre ＡＭＰ８８とを有する。Post ＡＭＰ８６は、波長多重された光信号を増幅してＷＤＭ(Wavelength Division Multiplex)回線に出力する。Pre ＡＭＰ８８は、ＷＤＭ回線から入力する光信号を増幅して光インターフェース装置７１に出力する。
【００６６】
光インターフェース装置７１の各インターフェースユニット７１−１〜７１−ｎにおいて波長変換された光信号λ１〜λｎは光多重装置８５に入力する。光多重装置８５は、光信号λ１〜λｎを多重してPost ＡＭＰ８６に出力する。
【００６７】
光分離装置８７は、ＷＤＭ回線から入力し、Pre ＡＭＰ８８で増幅された波長多重信号を各波長の光信号λ１〜λｎに分離する。光分離装置８７で分離された各波長の光信号λ１〜λｎは、それぞれ光インターフェースユニット７１−１〜７１−ｎのＶＯＡ８４−１〜８４−ｎに出力される。
【００６８】
図７（Ａ）は、測定装置のバンドパスフィルタ１２の周波数特性を示す図であり、図７（Ｂ）は、ＩＴＵ−Ｔ G.738規格のカットオフ周波数とジッター許容値を示す図である。
測定装置のバンドパスフィルタ１２の低域側のカットオフ周波数をｆCL、高域側のカットオフ周波数をｆCHとする。
【００６９】
ＩＴＵ−Ｔ G.738において、ＯＣ−４８（ＳＴＭ−１６）の入力信号周波数が２．４ＧＨｚの場合、バンドパスフィルタ１２の低域側のカットオフ周波数ｆCLは５ｋＨｚ又は１ＭＨｚ、高域側のカットオフ周波数ｆCHは２０ＭＨｚである。このときのジッター許容値は、信号波形のピーク値の０．３又は０．１倍の値である。
【００７０】
また、ＯＣ−１９２（ＳＴＭ−６４）の入力信号周波数が１０ＧＨｚの場合、バンドパスフィルタ１２の低域側のカットオフ周波数ｆCLは２０ｋＨｚ又は４ＭＨｚ、高域側のカットオフ周波数ｆCHは８０ＭＨｚである。このときのジッター許容値は、信号波形のピーク値の０．３又は０．１倍の値である。
【００７１】
以下に、ＯＣ−４８（ＳＴＭ−１６）とＯＣ−１９２（ＳＴＭ−１９２）の場合に、入力信号が正常に入力しているときの発振器３１の発振周波数について説明する。
【００７２】
（ｉ）０Ｃ−４８（ＳＴＭ−１６）で入力信号が２．４８８３２ＧＨｚの場合
この場合、バンドパスフィルタ１２の高域側のカットオフ周波数ｆCHは、図７（Ｂ）に示すように２０ＭＨｚである。
従って、入力信号が正常に入力しているときに、位相比較の基準周波数が入力信号の周波数と同じ場合には（分周値Ｎ＝１）、プログラマブル発振器３１の発振周波数は、以下の周波数より高く設定する必要がある。
２．４８８３２ＧＨｚ＋２０ＭＨｚ＝２．５０８３２ＧＨｚ
【００７３】
位相比較の基準周波数が入力信号周波数の１／３２（分周値Ｎ＝３２）の７７．７６ＭＨｚの場合には、入力信号が正常に入力しているときのプログラマブル発振器３１（又は４１）の発振周波数ｆCLK2は、以下の周波数より高く設定する必要がある。
すなわち、プログラマブル発振器３１の発振周波数ｆCLK2は、７７．７６ＭＨｚと、バンドパスフィルタ１２の高域側のカットオフ周波数２０ＭＨｚの１／３２の０．６２５ＭＨｚとの和の周波数より高くする必要がある。
ｆCLK2＝７７．７６ＭＨｚ＋０．６２５ＭＨｚ＝７８．３８５ＭＨｚ
【００７４】
位相比較の基準周波数が入力信号周波数の１／６４（分周値Ｎ＝６４）の３８．８８ＭＨｚの場合には、入力信号が正常に入力しているときのプログラマブル発振器３１の発振周波数ｆCLK2は、以下の周波数より高く設定する必要がある。
すなわち、プログラマブル発振器３１の発振周波数ｆCLK2は、３３．８８ＭＨｚと、バンドパスフィルタ１２の高域側のカットオフ周波数２０ＭＨｚの１／６４の０．３１２５ＭＨｚとの和の周波数より高くする必要がある。
ｆCLK2＝３８．８８ＭＨｚ＋０．３１２５ＭＨｚ＝３９．１９２５ＭＨｚ
【００７５】
さらに、位相比較の基準周波数が入力信号周波数の１／１６の１５５．５２ＭＨｚの場合には、入力信号が正常に入力しているときのプログラマブル発振器３１の発振周波数ｆCLK2をは、以下の周波数より高く設定する必要がある。
すなわち、プログラマブル発振器３１の発振周波数ｆCLK2は、１５５．５２ＭＨｚと、バンドパスフィルタ１２の高域側のカットオフ周波数２０ＭＨｚの１／１６の値との和の周波数より高くする必要がある。
ｆCLK2＝１５５．５２ＭＨｚ＋１．２５ＭＨｚ＝１５６．７７ＭＨｚ
【００７６】
（ｉｉ）ＯＣ−１９２（ＳＴＭ−６４）で入力信号周波数が９．９５３２８ＧＨｚの場合
この場合、バンドパスフィルタ１２の高域側のカットオフ周波数は、図７（Ｂ）に示すように８０ＭＨｚである。
従って、入力信号が正常に入力しているときに、位相比較の基準周波数が入力信号の周波数９．９５３２８ＧＨと同じ場合には（分周値Ｎ＝１）、プログラマブル発振器３１の発振周波数は、以下の周波数より高く設定する必要がある。
ｆCLK2＝９．９５３２８ＧＨｚ＋８０ＭＨｚ＝１０．０３３２８ＧＨｚ
【００７７】
位相比較の基準周波数が、入力信号の周波数の１／１２８（分周値Ｎ＝１２８）の７７．７６ＭＨｚの場合、入力信号が正常に入力しているときのプログラマブル発振器３１の発振周波数ｆCLK2は、以下の周波数より高く設定する必要がある。
すなわち、発振周波数ｆCLK2は、７７．７６ＭＨｚにバンドパスフィルタ１２の高域側のカットオフ周波数８０ＭＨｚの１／１２８の値を加算した周波数より高くする必要がある。
ｆCLK2＝７７．７６ＭＨｚ＋０．６２５ＭＨｚ＝７８．３８５ＭＨｚ
【００７８】
位相比較の基準周波数が、入力信号の周波数の１／２５６（分周値Ｎ＝２５６）の３８．８８ＭＨｚの場合には、入力信号が正常に入力しているときのプログラマブル発振器３１の発振周波数ｆCLK2は、以下の周波数より高く設定する必要がある。
すなわち、発振周波数ｆCLK2は、３８．８８ＭＨｚにバンドパスフィルタ１２の高域側のカットオフ周波数８０ＭＨｚの１／２５６の値を加算した周波数より高くする必要がある。
ｆCLK2＝３８．８８ＭＨｚ＋０．３１２５ＭＨｚ＝３９．１９２５ＭＨｚ
【００７９】
さらに、位相比較の基準周波数が、入力信号の周波数の１／６４（分周値Ｎ＝６４）の１５５．５２ＭＨｚの場合には、入力信号が正常に入力しているときのプログラマブル発振器３１の発振周波数ｆCLK2は、以下の周波数より高く設定する必要がある。
ｆCLK2＝１５５．５２ＭＨｚ＋１．２５ＭＨｚ＝１５６．７７ＭＨｚ
【００８０】
上述した実施の形態によれば、プログラマブル発振器３１の発振周波数と、光信号から抽出されるクロック信号（又はクロック信号を分周した信号）の周波数との差の周波数を、測定装置１１のバンドパスフィルタ１２の通過帯域外にすることができる。これにより、測定装置１１で測定する伝送装置の出力信号のジッターを抑制することができる。
【００８１】
上述した実施の形態は、光伝送装置の光インターフェースユニットについて説明したが、適用対象は光信号に限らない。電気信号を変換する電気インターフェースユニット、無線信号を変換する無線インターフェースユニット及びそれらの伝送装置等にも適用できる。
【００８２】
また、バンドパスフィルタの通過帯域特性は、実施の形態で述べた周波数帯域に限らず、他の周波数帯域でも良い。さらに、バンドパスフィルタ以外のフィルタにも適用できる。
【符号の説明】
【００８３】
１１      測定装置
１２      バンドパスフィルタ
２１      光インターフェースユニット
２２、２３  光モジュール
２２ａ    受信側光モジュール
２２ｂ    送信側光モジュール
２３ａ    送信側光モジュール
２３ｂ    受信側光モジュール
２２ｃ、２３ｃ  光信号断検出部
２４  第１のＰＬＬ部
２５  第２のＰＬＬ部
２６      Framer/Digital WrapperＬＳＩ
３１、４１    プログラマブル発振器
３２、４２    周波数設定部
３３、４３  セレクタ
３４、４４  位相比較器
３５、４５  ローパスフィルタ
３６、４６  電圧制御発振器
６１、６２    レジスタ
６３    セレクタ
６４    データレジスタ
７１      光インターフェース装置
７２      光波長多重分離装置
【図１】
0005482116.tif 000002
【図２】
0005482116.tif 000003
【図３】
0005482116.tif 000004
【図４】
0005482116.tif 000005
【図５】
0005482116.tif 000006
【図６】
0005482116.tif 000007
【図７】
0005482116.tif 000008