(57)【特許請求の範囲】
【請求項１】
画像データをブロック単位で符号化処理する符号化処理装置であって、
データの入出力を行うための少なくとも１つのメモリが接続されており、前記符号化処理に含まれる演算処理を行う複数の処理ユニットと、
前記複数の処理ユニットに対して、メモリマッピング情報を設定するとともに、前記複数の処理ユニットによるブロック単位の処理の開始を制御信号により制御するメイン制御手段とを有し、
前記複数の処理ユニットはそれぞれ、前記制御信号に基づいてブロック単位ごとに順に前記演算処理を行うブロック処理手段と、前記メイン制御手段から設定されたメモリマッピング情報に基づいて前記メモリから１つを選択し、前記ブロック処理手段からの要求に基づいてアドレスを生成して、前記選択したメモリに対するデータの読み出しまたは書き込みを行うアドレス生成手段とを有することを特徴とする符号化処理装置。
【請求項２】
前記メイン制御手段は、前記複数の処理ユニットに対して処理を行う順序を定めることを特徴とする請求項１に記載の符号化処理装置。
【請求項３】
メモリと、
当該メモリから読み出した画像について符号化処理に含まれる演算処理の少なくとも１つを行う複数の処理手段と、前記メモリにおいて読み出しアドレス空間と書き込みアドレス空間とを規定するメモリマッピング情報を、前記処理手段毎に設定する制御手段とを有し、
前記複数の処理手段は、前記メモリマッピング情報により規定されるアドレス空間にアクセスするためのアドレスを生成するアドレス生成手段を備え、
前記制御手段は、前記複数の処理手段の中で第１の処理手段の書き込みアドレス空間を第２の処理手段の読み出しアドレス空間として設定することにより、前記第１の処理手段及び前記第２の処理手段の処理順序を設定し、前記第１の処理手段からの通知を受けて前記第２の処理手段の処理を行うように制御することを特徴とする符号化処理装置。
【請求項４】
前記アドレス生成手段はＭＭＵ（Ｍｅｍｏｒｙ  Ｍａｎａｇｅｍｅｎｔ  Ｕｎｉｔ）であって、前記制御手段は前記処理手段の各々が有するＭＭＵについてメモリマッピング情報を設定することを特徴とする請求項３に記載の符号化処理装置。
【請求項５】
請求項３に記載の符号化処理装置を有する符号化処理システムであって、
前記メモリは内部メモリと外部メモリとを備え、前記内部メモリは前記処理手段の各々が有する第１ＭＭＵによって制御され、前記外部メモリは前記処理手段で共通の第２ＭＭＵによって制御されることを特徴とする符号化処理システム。
【請求項６】
前記内部メモリはＳＲＡＭであり、前記外部メモリはＳＤＲＡＭであることを特徴とする請求項５に記載の符号化処理システム。
【請求項７】
データの入出力を行うための少なくとも１つのメモリが接続されており、前記メモリにアクセスするためのアドレス生成手段を備える複数の処理ユニットを有し、画像データをブロック単位ごとに順に符号化処理する符号化処理装置の制御方法であって、
前記複数の処理ユニットの各々に対して、予めメモリマッピング情報を設定する設定工程と、
前記複数の処理ユニットによるブロック単位の処理の開始を制御信号により指示する指示工程と、
前記制御信号に基づいて、前記メモリマッピング情報に応じて前記メモリから１つを選択し、アドレスを生成して、前記選択したメモリに対するデータの読み出しまたは書き込みを行うアクセス工程とを有することを特徴とする符号化処理装置の制御方法。
【請求項８】
メモリと、当該メモリにアクセスするためのアドレスを生成し前記メモリから読み出した画像について符号化処理に含まれる演算処理の少なくとも１つを行う複数の処理手段を有する符号化処理装置の制御方法であって、
前記メモリにおいて読み出しアドレス空間と書き込みアドレス空間とを規定するメモリマッピング情報を、前記処理手段毎に設定する設定工程と、
前記処理手段が、前記メモリマッピング情報により規定されるアドレス空間にアクセスするためのアドレスを生成するアドレス生成工程とを有し、
前記設定工程は前記複数の処理手段の中で第１の処理手段の書き込みアドレス空間を第２の処理手段の読み出しアドレス空間として設定することにより、前記第１の処理手段及び前記第２の処理手段の処理順序を設定し、前記第１の処理手段からの通知を受けて前記第２の処理手段の処理を行うように制御することを特徴とする符号化処理装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は符号化処理装置、符号化処理システム及び符号化処理装置の制御方法に関し、特に、符号化制御アルゴリズム或いは搭載されるシステム構成に応じて柔軟に処理するために用いて好適な技術に関する。
【背景技術】
【０００２】
マルチメディアの発展や動画像及び静止画像の高解像度化の要求とともに、符号化処理にはますます高能率な符号化方式への要求が高まっている。これを受けて、静止画像の符号化方式として国際標準であるＪＰＥＧ（Joint Photographic Expert Group）符号化方式において、Baseline符号化方式と呼ばれるＴ．８１やＪＰＥＧ２０００符号化方式の策定が行われた。また、動画像の符号化方式としては、ＭＰＥＧ−１／ＭＰＥＧ−２（Moving Picture Experts Group）符号化方式、及びＭＰＥＧ−４符号化方式が策定された。さらに、ＩＴＵ及びＭＰＥＧによって、さらなる高能率な符号化方式としてＨ．２６４（ＭＰＥＧ−４  ＡＶＣ）符号化方式が策定されようとしている。
【０００３】
この様な符号化方式の進化によって高能率符号化が達成される条件の一つとして、動作用メモリ空間の増加が挙げられる。これは、動画像符号化方式のフレーム間予測技術に代表されるように、使用するメモリ空間の大きさと符号化効率との相関が非常に高いことからもわかる。例えば、Ｈ．２６４符号化方式においては、ロングターム参照フレームと呼ばれる技術が採用されている。これまでの前方向及び双方向予測に加えて、シーンの背景に相当するフレームを適応的に選択してフレーム間予測を行うことにより符号化効率の向上を図っている。
【０００４】
また、同一符号化方式においてもメモリ空間の大きさと符号化効率との相関が存在する。例えば、前方向予測を用いたＭＰＥＧ−４符号化方式においては、"f＿code"と呼ばれる動き補償を行う最大の矩形の画素サイズを表すパラメータを用いている。また、整数画素のフレームメモリ空間に加えて、半画素或いは１／４画素単位のフレームメモリ空間を実装するか否かを選択することができる。
【０００５】
メモリシステムをどの様に構成するかは、製品に許容されるコストや開発期間により様々な形態が考えられ、また符号化処理装置に要求される符号化効率もコストや開発期間とのトレードオフによって決定される。このような背景から、符号化処理装置が搭載されるシステムのメモリシステムの構成や、搭載する符号化制御アルゴリズムに応じて柔軟に適用できる符号化処理装置が求められている。
【０００６】
前記の様な柔軟性を重視した実装形態の一例として図２にブロック図を示す。図２に示すように、従来からソフトウェアによるアプローチが多く採用されてきた。図２において、システムＬＳＩ２００内には、入力ＩＦ２０１、画像処理装置２０２、出力ＩＦ２０４、システムメモリ２０６、アービタ２０７、メインＣＰＵ２０５、ＤＳＰ２０３があり、システムメモリ２０８に接続されている。さらに、ＤＳＰ２０３の代わりに、メディアプロセッサと呼ばれる符号化処理に適した特殊命令を拡張したＣＰＵ上に、ソフトウェアとして符号処理装置を実装するものもある。
【０００７】
しかしながら、近年の符号化対象となるコンテンツの高解像度化やＨ．２６４に代表される高能率符号化を実現するために必要となる処理複雑化に伴い、リアルタイムで符号化を実現することが困難となってきている。さらに、ＣＰＵの駆動周波数の高速化或いはマルチＣＰＵ構成にすることによってリアルタイム性を実現することを試みたとしても、消費電力及びコストの増加が著しく、携帯機器等に適用することは困難であった。
【０００８】
このような課題を解決する例として、例えば、特許文献１には、マルチメディア信号処理のための映像復元プロセッサが開示されている。この技術によれば、メインＣＰＵ及びコプロセッサと呼ばれる符号処理の各構成要素をハードウェアで構成した符号化処理装置により前記課題を解決している。
【０００９】
具体的には、図３に示すように、符号化処理装置３００は、メインＣＰＵ３０１，コプロセッサ３０２、ＤＭＡ３０３、システムメモリＩＦ３０５、外部データＩＦ３０６、及びデータ通信ＩＦを有している。また、符号化処理装置３００は、動作用メモリを対象としたシステムメモリ３０４に接続されている。さらに、符号化処理内部のメインＣＰＵ３０１とコプロセッサ３０２との間の通信のためのメモリシステムを分離している。これにより、リアルタイム性を実現している。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００３−２０４５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、この技術においては、搭載するシステムに応じた柔軟なメモリシステムとしては不十分である。前記特許文献１に開示された発明においてはメインＣＰＵ３０１ＣＰＵ及びコプロセッサ３０２が動作するメモリシステムとしては、従来技術と何ら変わらない。搭載されるシステムのメモリシステムの実装形態や符号化制御アルゴリズムには適応的に対応できない。
【００１２】
本発明は前述の問題点に鑑み、搭載されるシステムのメモリシステムの実装形態や符号化制御アルゴリズムに適応的に対応できるようにすることを目的としている。
【課題を解決するための手段】
【００１３】
本発明の符号化処理装置は、画像データをブロック単位で符号化処理する符号化処理装置であって、データの入出力を行うための少なくとも１つのメモリが接続されており、前記符号化処理に含まれる演算処理を行う複数の処理ユニットと、前記複数の処理ユニットに対して、メモリマッピング情報を設定するとともに、前記複数の処理ユニットによるブロック単位の処理の開始を制御信号により制御するメイン制御手段とを有し、前記複数の処理ユニットはそれぞれ、前記制御信号に基づいてブロック単位ごとに順に前記演算処理を行うブロック処理手段と、前記メイン制御手段から設定されたメモリマッピング情報に基づいて前記メモリから１つを選択し、前記ブロック処理手段からの要求に基づいてアドレスを生成して、前記選択したメモリに対するデータの読み出しまたは書き込みを行うアドレス生成手段とを有することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、搭載されるシステムのメモリシステムの実装形態や符号化制御アルゴリズムに適応的に対応できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態における符号化処理装置の機能構成例を示すブロック図である。
【図２】従来のシステムＬＳＩの機能構成例を示すブロック図である。
【図３】従来の符号化処理装置の機能構成例を示すブロック図である。
【図４】本発明の第１の実施形態におけるシステムＬＳＩの機能構成例を示すブロック図である。
【図５】本発明の第１の実施形態において、マクロブロックの処理順序を示す図である。
【図６】本発明の第２の実施形態におけるシステムＬＳＩの機能構成例を示すブロック図である。
【図７】本発明の第２の実施形態における符号化処理装置の機能構成例を示すブロック図である。
【発明を実施するための形態】
【００１６】
（第１の実施形態）
まず、図１、図４及び図５を用いて本実施形態の概念を説明する。ここでは、対象とする符号化方式は限定せず、符号化処理が処理０〜処理４で構成されるものとする。そして、処理０〜処理４の各々は最小処理単位であるマクロブロック毎に独立に並行動作が可能であることとする。
【００１７】
図４は、本実施形態における符号化処理装置のシステムＬＳＩを示す図である。
図４において、システムＬＳＩ４０２内に、符号化処理装置４０４が実装されている。符号化処理装置４０４は、対象とする符号化方式の処理０〜処理３を実行するユニット（０）４０９からユニット（３）４１２のブロックを有する。
【００１８】
また、符号化処理装置４０４は、ユニット（０）４０９からユニット（３）４１２に対して処理動作の制御及び動作パラメータの設定を行うメイン制御手段４１３を有している。なお、メイン制御手段４１３及びユニット（０）４０９からユニット（３）４１２の５つのブロックは、本実施形態のシステムＬＳＩ４０２の構成に限らず、その他のシステムＬＳＩの構成においても必要なブロックである。
【００１９】
次に、本実施形態のシステムＬＳＩ４０２の構成について説明する。符号化処理装置４０４内には、ユニット（０）４０９からユニット（３）４１２において共有で使用するための共有ＳＲＡＭ（０）４１４、共有ＳＲＡＭ（１）４１５、共有ＳＲＡＭ（２）４１６がある。さらに、符号化処理装置４０４の外部のメモリとのインタフェースである外部メモリＭＭＵ（Memory Management Unit）４０８を有する。
【００２０】
また、システムＬＳＩ４０２内には、内蔵ＳＤＲＡＭ４０３が符号化処理装置４０４のワークメモリとして内蔵され、システムＬＳＩ４０２の外部にもメモリＩＦ４０５を介して外付けＳＤＲＡＭ４０１が接続されている。なお、システムＬＳＩ４０２には、システムＬＳＩ４０２全体の動作制御行うメインＣＰＵ４０６及びシステムＬＳＩ４０２と外部ＬＳＩとデータの通信を行うデータ入出力ＩＦ４０７を有する。
【００２１】
まず、システムＬＳＩ４０２全体の動作を説明する。符号化処理装置４０４が符号化する画像データは、外部ＬＳＩからデータ入出力ＩＦ４０７を介して、外付けＳＤＲＡＭ４０１へ保存される。少なくとも１ピクチャ分のデータが外付けＳＤＲＡＭ４０１へ保存されると、メインＣＰＵ４０６は符号化処理装置４０４に対して符号化処理の開始を指示する。
【００２２】
符号化処理装置４０４は、システムバス４１８を介して外付けＳＤＲＡＭ４０１から画像データを読み出して符号化処理を行い、符号化結果である符号化ストリームを再度外付けＳＤＲＡＭ４０１に随時書き込む。そして、外付けＳＤＲＡＭ４０１に保存されている符号化ストリームを外部ＬＳＩに対してデータ入出力ＩＦ４０７を介して出力することによって、システムＬＳＩ４０２から符号化ストリームが出力される。
【００２３】
次に、符号化処理装置４０４の動作について図１及び図５を用いて説明する。
前述の通り、符号化処理装置４０４が対象としている符号化処理は、ユニット（０）４０９からユニット（３）４１２の４つのブロックによって行われる。そして、図５に示すように、各々のユニットは最小処理単位であるマクロブロック毎に独立に動作される。
【００２４】
各々のユニットは、符号化処理の演算処理を行う処理ブロックと処理ブロックのデータの入出力処理を行うユニット内ＭＭＵとから構成される。図１で示すように、ユニット（０）１０２は、符号化処理の演算を行う処理０ブロック１０６とユニット０内ＭＭＵ１０７とから構成される。そして、ユニット（１）１０３は、符号化処理の演算を行う処理１ブロック１０８とユニット１内ＭＭＵ１０９とから構成される。また、ユニット（２）１０４は、符号化処理の演算を行う処理２ブロック１１０とユニット２内ＭＭＵ１１１とから構成される。同様に、ユニット（３）１０５も、符号化処理の演算を行う処理３ブロック１１２とユニット３内ＭＭＵ１１３とから構成される。
【００２５】
メインＣＰＵ４０６から符号化処理装置４０４に対して符号化処理の開始が指示されると、メイン制御手段１０１は、符号化処理装置４０４内のすべてのユニット内のユニット内ＭＭＵに対してメモリマッピングを設定する。このメモリマッピング情報は、システムＬＳＩ４０２のメモリ構成に応じて符号化処理装置４０４に対して予め設定されるものである。すなわち、本実施形態のシステムＬＳＩ４０２のメモリ構成と異なる場合には、実装されるシステムＬＳＩに適したメモリマッピング情報が設定される。
【００２６】
また、本実施形態のシステムＬＳＩ４０２のメモリ構成としては、外付けＳＤＲＡＭ１１６、及び内蔵ＳＤＲＡＭ１１７が符号化処理装置４０４外部のメモリとして割り当てられている。そこで、これら外部メモリに対してデータの入出力を処理する外部メモリＭＭＵ１１４を符号化処理装置４０４内に構成する。これにより、ユニット内ＭＭＵと同様にメイン制御手段１０１からメモリマッピング情報が設定される。
【００２７】
次に、システムＬＳＩ４０２の構成に適した各ユニット内ＭＭＵに対するメモリマッピング情報を以下の表１に示し、外部メモリＭＭＵ１１４に対するメモリマッピング情報を以下の表２に示す。
【００２８】
【表１】
0005550675.tif 000002
【００２９】
【表２】
0005550675.tif 000003
【００３０】
図１に示すように、符号化処理装置４０４が使用するシステムＬＳＩ４０２のすべてのメモリ１１５に対してアドレス空間を割り当てる。このアドレス空間は、システムＬＳＩ４０２のメモリ構成に依存するものであり、システムＬＳＩ４０２が動作する前に外部から予め定められ、符号化処理装置４０４内のメイン制御手段１０１へメインＣＰＵ４０６を介して設定される。メイン制御手段１０１は、割り当てられた各メモリのメモリ空間に対して表１に示すようにユニット内ＭＭＵに対してメモリマッピング情報を設定するとともに、外部メモリＭＭＵ１１４に対しても表２で示すように設定を行う。この設定期間が図５に示す初期化ステージに対応する。
【００３１】
すべてのユニット内ＭＭＵ及び外部メモリＭＭＵ１１４に対してメモリマッピング情報を設定した後、メイン制御手段１０１は制御信号を介してユニット（０）１０２に対して１マクロブロック分の符号化処理の開始を指示する。ブロック処理を行う処理０ブロック１０６は、符号化処理の演算を行う対象となるデータを読み出す要求をユニット０内ＭＭＵ１０７に対して行う。
【００３２】
なお、処理０ブロック１０６が要求するアドレス空間は、予め定められた空間であり、メイン制御手段１０１のアドレッシング情報には依存せずに、常に固定である。ユニット０内ＭＭＵ１０７は、初期化ステージの期間にメイン制御手段１０１から設定されたメモリマッピング情報に応じて、処理０ブロック１０６からの入力情報を基にアドレスを生成する。
【００３３】
一方、外部メモリＭＭＵ１１４は、ユニット０内ＭＭＵ１０７から入力されたアドレス空間が外付けＳＤＲＡＭ１１６に対応しているので、外付けＳＤＲＡＭ１１６から読み出して転送を行い、ユニット０内ＭＭＵ１０７へ出力する。そして、処理０ブロック１０６は、読み出したデータに対して所望の符号化処理の演算を行う。
【００３４】
また、処理０ブロック１０６は、演算を行う際のワークメモリを必要とする。処理０ブロック１０６は、常に固定のアドレス空間に対してユニット０内ＭＭＵ１０７へ読み出し及び書き込み要求を行う。これとともに、ユニット０内ＭＭＵ１０７及び外部メモリＭＭＵ１１４も対応するアドレス空間である内蔵ＳＤＲＡＭ１１７に対してアクセスを行う。
【００３５】
さらには、処理０ブロック１０６は、演算結果も、常に固定のアドレス空間に対してユニット０内ＭＭＵ１０７へ読み出し要求を行う。そして、ユニット０内ＭＭＵ１０７はアドレス生成手段として機能し、出力データ空間として設定された共有ＳＲＡＭ０に対応するメモリアドレスを生成して、共有ＳＲＡＭコントローラ１２１へ出力する。
【００３６】
ユニット０内ＭＭＵ１０７から入力されたアドレスは、共有ＳＲＡＭ（０）１１８にマッピングされた空間である。そこで、共有ＳＲＡＭコントローラ１２１は、共有ＳＲＡＭ（０）１１８を選択し、ユニット０内ＭＭＵ１０７から入力されたマクロブロック分のデータをすべて書き込む。そして、ユニット（０）１０２は、メイン制御手段１０１に対して処理が完了したことを制御信号により通知する。これにより、図５に示す処理ステージ０の期間が完了する。
【００３７】
次に、図５に示す処理ステージ１の期間の動作について説明する。メイン制御手段１０１は、ユニット（０）１０２及びユニット（１）１０３に対してマクロブロックの処理の開始を制御信号により指示する。ユニット（０）１０２においては、処理ステージ０と全く同様の処理順序で繰り返し行う。
【００３８】
一方、ユニット（１）１０３において、処理１ブロック１０８は、アドレッシング情報には依存せずに、常に固定であるメモリ空間に対してデータの読み出し要求をユニット１内ＭＭＵ１０９に対して行う。ユニット１内ＭＭＵ１０９は、初期化ステージの期間に設定されたアドレッシング情報に応じて共有ＳＲＡＭ（０）１１８に対応するメモリ空間に対して読み出し要求を行う。
【００３９】
ユニット１内ＭＭＵ１０９から入力されたアドレスが共有ＳＲＡＭ（０）１１８に対応する。そこで、共有ＳＲＡＭコントローラ１２１は、共有ＳＲＡＭ（０）１１８に対して読み出しアクセスを行い、ユニット１内ＭＭＵ１０９に対してデータ出力する。以下、処理１ブロック１０８のデータの出力に関しては、処理０ブロック１０６と同様である。そして、メイン制御手段１０１が、ユニット（０）１０２及びユニット（１）１０３から処理の完了を示す通知を受けた時点で処理ステージ１の期間が完了する。
【００４０】
このように、図５に示す処理ステージ２では新たにユニット（２）１０４を加えて処理を行い、また、処理ステージ３ではさらにユニット（３）１０５を加えて同様に処理することでマクロブロックの符号化処理を行う。ピクチャ内のすべてのマクロブロックに対して同様の処理を繰り返し行い、１つのピクチャの符号化処理を実現する。
【００４１】
（第２の実施形態）
次に、システムＬＳＩ４０２とは異なるメモリ構成を持つシステムＬＳＩに符号化処理装置を実装した場合について説明する。図６は、メモリ構成としてシステムＬＳＩ４０２から内蔵ＳＤＲＡＭ４０３、共有ＳＲＡＭ（０）４１４、共有ＳＲＡＭ（１）４１５及び共有ＳＲＡＭ（２）４１６を取り除いたシステムＬＳＩ６０２の構成例を示すブロック図である。
【００４２】
符号化処理装置６０４を構成するユニット（０）６０９からユニット（３）６１２及びメイン制御手段６１３は、図４に示すものと同様のハードウェア回路である。また、図７には、図６に対応するシステムＬＳＩ６０２における各ユニットとメモリとの関係を示す。図１に示した構成と同様のものについては、同一の番号を付している。また、システムＬＳＩ６０２の全体の動作及び図５に示す各ユニットのマクロブロック単位の動作は、システムＬＳＩ４０２と同様であるので説明は省略する。
【００４３】
システムＬＳＩ６０２においては、メモリは外付けＳＤＲＡＭ６０１のみで構成されておりＬＳＩのコストを優先したメモリ構成となっている。この場合、メモリ空間としては外付けＳＤＲＡＭ６０１に対する空間のみであり、図７で示すように、すべてのユニット内ＭＭＵは、外付けＳＤＲＡＭ７０２の空間に接続されている。ここで、図５に示す初期化ステージの期間にメイン制御手段１０１からユニット内ＭＭＵに対して設定されるメモリマップ情報を表３に示す。
【００４４】
【表３】
0005550675.tif 000004
【００４５】
表３に示すメモリマップ情報は、システムＬＳＩ６０２のメモリ構成に適応したメモリマップであり、符号化処理装置６０４が動作を開始する前にメインＣＰＵ６０６からメイン制御手段６１３に予め設定される。初期化ステージにおいて動作の開始に先立ち、１度のみ、メイン制御手段６１３からすべてのユニット内ＭＭＵに対して設定を完了すればよい。これにより、その後の処理ステージ０以後の処理は、メモリマップ情報すなわち、システムＬＳＩのメモリ構成に依存せずに実現できる。
【００４６】
（本発明に係る他の実施形態）
前述した本発明の実施形態における符号化処理装置を構成する各手段、並びに符号化処理方法の各工程は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び前記プログラムを記録したコンピュータ読み取り可能な記録媒体は本発明に含まれる。
【００４７】
また、本発明は、例えば、システム、装置、方法、プログラムもしくは記録媒体等としての実施形態も可能であり、具体的には、複数の機器から構成されるシステムに適用してもよいし、また、一つの機器からなる装置に適用してもよい。
【００４８】
なお、本発明は、前述した実施形態の機能を実現するソフトウェアのプログラムを、システムまたは装置に直接、または遠隔から供給する場合も含む。そして、そのシステムまたは装置のコンピュータが前記供給されたプログラムコードを読み出して実行することによっても達成される場合を含む。
【００４９】
したがって、本発明の機能処理をコンピュータで実現するために、前記コンピュータにインストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明は、本発明の機能処理を実現するためのコンピュータプログラム自体も含まれる。
【００５０】
その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給するスクリプトデータ等の形態であってもよい。
【００５１】
プログラムを供給するための記録媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスクなどがある。さらに、ＭＯ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−Ｒ）などもある。
【００５２】
その他、プログラムの供給方法としては、クライアントコンピュータのブラウザを用いてインターネットのホームページに接続する方法がある。そして、前記ホームページから本発明のコンピュータプログラムそのもの、もしくは圧縮され自動インストール機能を含むファイルをハードディスク等の記録媒体にダウンロードすることによっても供給できる。
【００５３】
また、本発明のプログラムを構成するプログラムコードを複数のファイルに分割し、それぞれのファイルを異なるホームページからダウンロードすることによっても実現可能である。つまり、本発明の機能処理をコンピュータで実現するためのプログラムファイルを複数のユーザに対してダウンロードさせるＷＷＷサーバも、本発明に含まれるものである。
【００５４】
また、その他の方法として、本発明のプログラムを暗号化してＣＤ−ＲＯＭ等の記録媒体に格納してユーザに配布し、所定の条件をクリアしたユーザに対し、インターネットを介してホームページから暗号化を解く鍵情報をダウンロードさせる。そして、その鍵情報を使用することにより暗号化されたプログラムを実行してコンピュータにインストールさせて実現することも可能である。
【００５５】
また、コンピュータが、読み出したプログラムを実行することによって、前述した実施形態の機能が実現される。さらに、そのプログラムの指示に基づき、コンピュータ上で稼動しているＯＳなどが、実際の処理の一部または全部を行い、その処理によっても前述した実施形態の機能が実現され得る。
【００５６】
さらに、その他の方法として、まず記録媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる。そして、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によっても前述した実施形態の機能が実現される。
【符号の説明】
【００５７】
１０１  メイン制御手段
１０２  ユニット（０）
１０３  ユニット（１）
１０４  ユニット（２）
１０５  ユニット（３）
１０６  処理０ブロック
１０７  ユニット０内ＭＭＵ
１０８  処理１ブロック
１０９  ユニット１内ＭＭＵ
１１０  処理２ブロック
１１１  ユニット２内ＭＭＵ
１１２  処理３ブロック
１１３  ユニット３内ＭＭＵ
１１４  外部メモリＭＭＵ
【図１】
0005550675.tif 000005
【図２】
0005550675.tif 000006
【図３】
0005550675.tif 000007
【図４】
0005550675.tif 000008
【図５】
0005550675.tif 000009
【図６】
0005550675.tif 000010
【図７】
0005550675.tif 000011