(57)【特許請求の範囲】
【請求項１】
直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用素子と、出力のフィードバック電圧に応じて前記電圧制御用素子を制御する誤差アンプを含む制御回路と、前記誤差アンプに入力される参照電圧を生成する定電圧生成回路と、外部より前記制御回路のオン、オフを指示する制御信号が入力される外部制御端子とを備えたレギュレータ用半導体集積回路であって、
前記定電圧生成回路は、前記電圧入力端子または前記出力端子と接地電位端子との間に直列に接続されたデプレッション型ＭＯＳトランジスタからなる電流源と基準電圧回路を備え、前記電流源と前記基準電圧回路との接続ノードは、前記出力端子に出力される出力電圧の立ち上がり時間を調整するための外付けのコンデンサが接続可能な外部端子に接続され、
前記基準電圧回路は、デプレッション型ＭＯＳトランジスタとエンハンスメント型ＭＯＳトランジスタが直列に接続され、それらのトランジスタのしきい値電圧によって決定される電圧を前記参照電圧として出力するように構成されていることを特徴とするレギュレータ用半導体集積回路。
【請求項２】
前記電流源および前記基準電圧回路は前記出力端子と接地電位端子との間に直列に接続されており、
前記電圧入力端子と、前記電流源と前記基準電圧回路との接続ノードと、の間に設けられ、前記制御信号がオンを指示する状態に変化する起動時に、前記電圧入力端子から前記接続ノードへ一時的に電流を流す起動回路が設けられていることを特徴とする請求項１に記載のレギュレータ用半導体集積回路。
【請求項３】
外付けのコンデンサが接続される前記外部端子と接地電位端子との間には、前記外部制御端子に入力される制御信号がオフを指示する状態に変化する際にオン状態にされて、前記外部端子に接続されているコンデンサの電荷を放電するスイッチ素子が接続されていることを特徴とする請求項２に記載のレギュレータ用半導体集積回路。
【請求項４】
前記起動回路は、前記電圧入力端子と、前記電流源と前記基準電圧回路との接続ノードと、の間に直列形態に接続されたノーマリオンの第１のデプレッション型ＭＯＳトランジスタおよびゲート端子に前記制御信号に応じた電圧が印加されるエンハンスメント型ＭＯＳトランジスタを備え、
前記エンハンスメント型ＭＯＳトランジスタのゲート端子と接地電位端子との間には、前記誤差アンプに供給されるフィードバック電圧に応じて制御され参照電圧が立ち上がった後に前記エンハンスメント型ＭＯＳトランジスタをオンさせ、前記起動回路から流れる電流を遮断する第２スイッチ素子が接続されていることを特徴とする請求項３に記載のレギュレータ用半導体集積回路。
【請求項５】
前記エンハンスメント型ＭＯＳトランジスタのゲート端子と、前記外部制御端子もしくは該外部制御端子に入力される制御信号を反転する論理ゲート回路の出力端子と、の間には、ゲート端子とソース端子が結合された第２デプレッション型ＭＯＳトランジスタが接続されていることを特徴とする請求項４に記載のレギュレータ用半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源装置さらには直流電圧を変換する電圧レギュレータにおけるラッシュ電流の低減技術に関し、例えばシリーズレギュレータを構成する半導体集積回路（レギュレータ用ＩＣ）に利用して有効な技術に関する。
【背景技術】
【０００２】
直流電圧入力端子と出力端子との間に設けられたトランジスタを制御して所望の電位の直流電圧を出力する電源装置としてシリーズレギュレータ（以下、レギュレータと略す）がある。かかるレギュレータを構成するレギュレータ用ＩＣの出力端子には、負荷の変動にかかわらず出力電圧を一定にするため、比較的容量値の大きなコンデンサが接続されている。
【０００３】
そのため、レギュレータの起動時には、放電状態にあるこのコンデンサを一気に充電しようとして比較的大きな突入電流（いわゆるラッシュ電流）が流れることが知られている。レギュレータの起動時のラッシュ電流を低減するための発明としては、例えば特許文献１や特許文献２に記載されている発明がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】実開昭５９−１７８７２０号公報
【特許文献２】特開平６−４１５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
レギュレータにおいては、出力電圧を制御するため、図５に示すように、出力電圧をブリーダ抵抗Ｒ１，Ｒ２で分圧してフィードバック電圧ＶFBを生成し、誤差アンプＡＭＰにおいて基準電圧Ｖrefとの電位差に応じた電圧を生成して電圧制御用トランジスタＴｒ０のゲート端子を制御するように構成される。そして、誤差アンプに供給される基準電圧ＶrefはツェナーダイオードＤｚを用いて生成することが多い。上記特許文献１や特許文献２に記載されている電源装置においては、ツェナーダイオードＤｚと並列にコンデンサＣ１を設けて基準電圧Ｖrefの立ち上がりを緩やかにすることで、ラッシュ電流を防止するようにしている。
【０００６】
ところで、上記特許文献１や特許文献２に記載されている電源装置のように、起動時に電源スイッチをオンして直接入力電圧を立ち上げる方式の他に、近年においては、マイコンなどのシステム制御装置から供給されるチップイネーブル信号のような制御信号を立ち上げることでレギュレータを起動させる方式が採用されるようになって来ている。これにより、電源スイッチが不要になるという利点がある。また、このような起動方式のレギュレータにおいては、制御信号の立ち上がり速度を規制することで、ラッシュ電流を抑制することができるとともに、入力電圧の電位の異なるシステムにおいても同じような立ち上がり特性を実現することができる。
【０００７】
しかしながら、マイコンから出力される制御信号は、一般に立ち上がり速度の速い信号であることが多いため、制御信号の立ち上がりを緩やかにするには抵抗と容量などからなる時定数回路を外付け回路として設ける必要があり、部品点数が増加するとともに、チップ内部にもラッシュ電流を抑制するための回路を追加する必要があるため、消費電流が増加するという課題がある。
【０００８】
この発明は上記のような課題に着目してなされたもので、その目的とするところは、外部から回路をオン、オフ制御するための制御端子を有するシリーズレギュレータのような直流電源装置を構成する半導体集積回路において、制御信号による起動直後に出力端子に向かってラッシュ電流が流れるのを防止することにある。
【０００９】
本発明の他の目的は、消費電流を増加させることなく制御信号による起動直後に出力端子に向かってラッシュ電流が流れるのを防止できるようにすることにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明は、直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用素子と、出力のフィードバック電圧に応じて前記電圧制御用素子を制御する誤差アンプを含む制御回路と、前記誤差アンプに入力される参照電圧を生成する定電圧生成回路と、外部より前記制御回路のオン、オフを指示する制御信号が入力される外部制御端子とを備えたレギュレータ用半導体集積回路であって、前記定電圧生成回路は、前記電圧入力端子または前記出力端子と接地電位端子との間に直列に接続されたデプレッション型ＭＯＳトランジスタからなる電流源と基準電圧回路を備え、前記電流源と前記基準電圧回路との接続ノードは、前記出力端子に出力される出力電圧の立ち上がり時間を調整するための外付けのコンデンサが接続可能な外部端子に接続され、前記基準電圧回路は、デプレッション型ＭＯＳトランジスタとエンハンスメント型ＭＯＳトランジスタが直列に接続され、それらのトランジスタのしきい値電圧によって決定される電圧を前記参照電圧として出力するように構成したものである。
【００１１】
上記のような構成を有するレギュレータ用半導体集積回路によれば、制御信号による起動時に定電圧生成回路により生成される参照電圧が急速に立ち上がり電圧制御用素子が急にオン状態にされるのが回避され、それによって出力端子に向かってラッシュ電流が流れるのを防止できる。
【００１２】
また、望ましくは、前記電流源および前記基準電圧回路は前記出力端子と接地電位端子との間に直列に接続されており、前記電圧入力端子と、前記電流源と前記基準電圧回路との接続ノードと、の間に設けられ、前記制御信号がオンを指示する状態に変化する起動時に、前記電圧入力端子から前記接続ノードへ一時的に電流を流す起動回路を設ける。
【００１３】
上記のような構成によれば、電流源および基準電圧回路が出力端子と接地電位端子との間に直列に接続されているため、入力電圧に含まれるノイズによる影響をなくして安定した電圧を出力することができる。また、起動回路が設けられているため、電流源および基準電圧回路を出力端子と接地電位端子との間に接続したとしても確実に起動させることができる。
【００１４】
さらに、望ましくは、外付けのコンデンサが接続される前記外部端子と接地電位端子との間には、前記外部制御端子に入力される制御信号がオフを指示する状態に変化する際にオン状態にされて、前記外部端子に接続されているコンデンサの電荷を放電するスイッチ素子が接続されるように構成する。これにより、制御信号がオフを指示する状態に変化する際にコンデンサの電荷を放電することで、参照電圧を速やかに立ち下げて出力電圧を遮断することができる。
【００１５】
また、望ましくは、前記起動回路は、前記電圧入力端子と、前記電流源と前記基準電圧回路との接続ノードと、の間に直列形態に接続されたノーマリオンの第１のデプレッション型ＭＯＳトランジスタおよびゲート端子に前記制御信号に応じた電圧が印加されるエンハンスメント型ＭＯＳトランジスタを備え、
前記エンハンスメント型ＭＯＳトランジスタのゲート端子と接地電位端子との間には、前記誤差アンプに供給されるフィードバック電圧に応じて制御され参照電圧が立ち上がった後に前記エンハンスメント型ＭＯＳトランジスタをオンさせ、前記起動回路から流れる電流を遮断する第２スイッチ素子が接続されるように構成する。これにより、起動回路を少ない素子数で実現できるとともに、参照電圧が立ち上がった後は起動回路の電流を遮断して消費電流を低減することができる。
【００１６】
さらに、望ましくは、前記エンハンスメント型ＭＯＳトランジスタのゲート端子と、前記外部制御端子もしくは該外部制御端子に入力される制御信号を反転する論理ゲート回路の出力端子と、の間には、ゲート端子とソース端子が結合された第２デプレッション型ＭＯＳトランジスタが接続されるように構成する。これにより、ＭＯＳトランジスタ（Ｔｒ７）がオンした際の消費電流を抑えることができる。
【発明の効果】
【００１７】
以上説明したように、本発明に従うと、外部から回路をオン、オフ制御するための制御端子を有するシリーズレギュレータのような直流電源装置を構成する半導体集積回路において、制御信号による起動直後に出力端子に向かってラッシュ電流が流れるのを防止することができる。また、消費電流を増加させることなく制御信号による起動直後に出力端子に向かってラッシュ電流が流れるのを防止できるようになるという効果がある。
【図面の簡単な説明】
【００１８】
【図１】本発明を適用したレギュレータ用ＩＣの一実施形態を示す回路構成図である。
【図２】図１のレギュレータ用ＩＣの各部の電圧の変化を示すタイミングチャートである。
【図３】図１のレギュレータ用ＩＣの変形例を示す回路構成図である。
【図４】本発明を適用したレギュレータ用ＩＣの第２の実施形態を示す回路構成図である。
【図５】従来の安定化電源回路（シリーズレギュレータ）の一例を示す回路図である。
【発明を実施するための形態】
【００１９】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００２０】
図１は、本発明を適用したシリーズレギュレータの一実施形態を示す。なお、図において、一点鎖線で囲まれた部分は、単結晶シリコンのような半導体チップ上に半導体集積回路（レギュレータＩＣ）１０として形成される。
【００２１】
本実施形態のレギュレータＩＣ１０おいては、直流電圧ＶＤＤが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間に、Ｐチャネル型のＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ：以下ＭＯＳトランジスタと称する）からなる電圧制御用のトランジスタＴｒ０が接続され、出力端子ＯＵＴと接地電位が印加されるグランド端子ＧＮＤとの間には、出力電圧を分圧するブリーダ抵抗Ｒ１，Ｒ２が直列に接続されている。
【００２２】
このブリーダ抵抗Ｒ１，Ｒ２により分圧された電圧ＶFBが、上記電圧制御用のトランジスタＴｒ０のゲート端子を制御する誤差アンプ１１の非反転入力端子にフィードバックされている。そして、誤差アンプ１１はフィードバック電圧ＶFBと参照電圧Ｖrefとの電位差に応じて電圧制御用のトランジスタＴｒ０を制御して、出力電圧Ｖoutが所望の電位になるように制御する。
【００２３】
また、本実施形態のレギュレータＩＣ１０には、上記誤差アンプ１１にバイアス電流を流すバイアス回路１２、誤差アンプ１１に供給する参照電圧Ｖrefを発生するためデプレッション型のＭＯＳトランジスタを用いた参照電圧発生回路１３、電源立ち上げ時に参照電圧発生回路１３を起動させるための起動回路１４が設けられている。
【００２４】
さらに、本実施形態のレギュレータＩＣ１０には、外部からチップをオン、オフ制御するための制御信号が入力されるチップイネーブル端子ＣＥと、該端子へ入力される制御信号の立ち上がりの際に前記誤差アンプ１１の反転入力端子に印加する参照電圧Ｖrefの立ち上がりを遅らせてラッシュ電流を防止するためのコンデンサＣ１をチップ外部にて接続するための外部端子ＣＳが設けられている。
【００２５】
上記バイアス回路１２は、チップイネーブル端子ＣＥに入力される信号によってオン、オフされるように構成されている。また、外部端子ＣＳと接地点との間には、端子ＣＥの入力信号が立ち下がった際にコンデンサＣ１の電荷を放電させて参照電圧Ｖrefを立ち下げて、電圧制御用トランジスタＴｒ０を速やかにオフ状態にして出力を遮断するため、ＮチャネルＭＯＳＦＥＴからなるスイッチＭＯＳトランジスタＴｒ４が設けられている。なお、本明細書においては、デプレッション型ＭＯＳトランジスタと断らないＭＯＳトランジスタは、エンハンスメント型のトランジスタを意味するものとする。
【００２６】
上記参照電圧発生回路１３は、出力端子ＯＵＴとグランド端子ＧＮＤとの間に直列に接続されたデプレッション型のＭＯＳトランジスタＴｒ１，Ｔｒ２およびエンハンスメント型のＭＯＳトランジスタＴｒ３を備えている。そして、デプレッション型のＭＯＳトランジスタＴｒ２とエンハンスメント型のＭＯＳトランジスタＴｒ３のゲート端子同士が結合されかつＴｒ２はゲート端子とソース端子が結合され、Ｔｒ３はゲート端子とドレイン端子が結合されることによって基準電圧回路を構成し、トランジスタＴｒ１は該基準電圧回路に動作電流を流す電流源として機能する。
【００２７】
この基準電圧回路は、トランジスタＴｒ２とＴｒ３との接続ノードＮ２の電位が基準電圧Ｖrefとして取り出される。そして、上記電流源としてのトランジスタＴｒ１と基準電圧回路（Ｔｒ２，Ｔｒ３）との接続ノードＮ１が、前記コンデンサＣ１が接続される外部端子ＣＳに接続されている。
【００２８】
従来より、ゲートとソースを結合したデプレッション型ＭＯＳＦＥＴとゲートとドレインを結合したエンハンスメント型のＭＯＳトランジスタとを直列に接続した回路は、デプレッション型ＭＯＳトランジスタが定電流源として動作し、エンハンスメント型ＭＯＳトランジスタのソース・ドレイン間に発生する定電圧を基準電圧として出力する基準電圧回路として知られている。この基準電圧回路が発生する基準電圧Ｖrefは、２つのＭＯＳトランジスタのしきい値電圧Ｖt(d)とＶt(e)の差分Ｖt(e)−Ｖt(d)として表わされる。
【００２９】
起動回路１４は、直流電圧の入力端子ＩＮと参照電圧発生回路１３のノードＮ１との間に直列形態に接続されたデプレッション型ＭＯＳトランジスタＴｒ５，エンハンスメント型ＭＯＳトランジスタＴｒ６と、該トランジスタＴｒ６のゲート端子と接地点との間に接続されたＭＯＳトランジスタＴｒ７と、チップイネーブル端子ＣＥに入力される制御信号を反転するインバータＩＮＶ１，ＩＮＶ２のうち後段のＩＮＶ２の出力端子と上記トランジスタＴｒ６のゲート端子との間に接続されたデプレッション型ＭＯＳトランジスタＴｒ８とを備える。トランジスタＴｒ７はエンハンスメント型のＭＯＳＦＥＴである。
【００３０】
デプレッション型ＭＯＳトランジスタＴｒ５は、ゲートとソースが結合されたノーマリオンのスイッチとして機能する。Ｔｒ６は、チップイネーブル端子ＣＥに入力される制御信号の立ち上がりの際にオン状態に制御される。トランジスタＴｒ７は基準電圧回路の起動後にトランジスタＴｒ６をオフさせるための素子である。トランジスタＴｒ８は、ゲートとソースが結合されており、Ｔｒ７がオンした際にＴｒ８からＴｒ７に流れる電流を制限し、これにより消費電流を抑えることができる。従って、トランジスタＴｒ５，Ｔｒ６，Ｔｒ７，Ｔｒ８を合わせたものが起動回路である。
【００３１】
上記のように、ノーマリオンのトランジスタＴｒ５の他に出力端子ＯＵＴに接続されたデプレッション型ＭＯＳトランジスタＴｒ１を設けて、基準電圧Ｖrefを発生する基準電圧回路の動作電流を出力電圧側から流すようにしているのは、入力直流電圧ＶDDにノイズがのっていたとしても電圧制御用トランジスタＴｒ０によって吸収され、出力電圧Ｖoutにはノイズがほとんど現れないので、基準電圧Ｖrefが入力電圧にのっているノイズの影響を受けにくくなるためである。また、起動回路１４を設けているのは、端子ＣＥの制御信号の立ち上がり電圧制御用トランジスタＴｒ０がオンされる前は、出力電圧Ｖｏｕｔは０Ｖであり、トランジスタＴｒ１がオンしても基準電圧回路へ電流が流れず基準電圧Ｖrefが立ち上がらないためである。
【００３２】
次に、図１のレギュレータＩＣの動作について、図２のタイミングチャートを用いて説明する。
【００３３】
図２（Ａ）のように、チップイネーブル端子ＣＥに入力される制御信号ＥＮがロウレベルからハイレベル（ＶDD）に変化すると、バイアス回路１２から電流が流されることで誤差アンプ１１が活性化される。一方、起動回路１４のＭＯＳトランジスタＴｒ６も制御信号ＥＮがハイレベルになることでオン状態になるため、入力端子ＩＮ側からノーマリオンのトランジスタＴｒ５および上記トランジスタＴｒ６を通して電流Ｉ１が流され、外付けのコンデンサＣ１が充電される。
【００３４】
そして、ノードＮ１の電位がある程度高くなると基準電圧回路（Ｔｒ２，Ｔｒ３）が動作して基準電圧Ｖrefが立ち上がる。基準電圧Ｖrefが立ち上がる前は、誤差アンプ１１の出力はハイレベルで電圧制御用トランジスタＴｒ０はオフ状態にされているが、基準電圧Ｖrefが立ち上がると誤差アンプ１１の出力が下がり電圧制御用トランジスタＴｒ０がオン状態にされて、出力電圧Ｖｏｕｔが立ち上がり始める。
【００３５】
また、出力電圧Ｖｏｕｔがある程度高くなると、デプレッション型ＭＯＳトランジスタＴｒ１から基準電圧回路（Ｔｒ２，Ｔｒ３）へ電流Ｉ２が流れ始めるとともに、ブリーダ抵抗Ｒ１，Ｒ２によって分圧される電圧ＶFBも高くなりＭＯＳトランジスタＴｒ７がオン状態にされ、トランジスタＴｒ６のゲート電圧が接地電位まで下がる。すると、トランジスタＴｒ６がオフしてノードＮ１へ流れる電流Ｉ１が急速に減少する（タイミングｔ１）。
【００３６】
一方、トランジスタＴｒ１を通してノードＮ１へ流れる電流Ｉ２は、その後もしばらくの間はコンデンサＣ１を充電するのに消費されるため増加するが、コンデンサＣ１がフル充電の状態に近づくに従って減少し、コンデンサＣ１が完全に充電され出力電圧Ｖｏｕｔが完全に立ち上がると、基準電圧回路（Ｔｒ２，Ｔｒ３）へ流す電流Ｉ３のみとなる。従って、Ｃ1を追加しても定常状態時の消費電流が増加しないということになる。
【００３７】
上記のように構成された参照電圧発生回路１３および起動回路１４を備えたレギュレータＩＣによれば、図２に示すように、端子ＣＥの制御信号が急速に立ち上がったとしても、出力電圧Ｖｏｕｔは徐々に立ち上がり、出力端子ＯＵＴに大きな平滑容量が接続されていたとしても、出力端子へ向かって流れるラッシュ電流が抑制されるようになる。コンデンサＣ１を設けない場合に比べて、ラッシュ電流を１／１０以下にすることができる。
【００３８】
また、本実施形態のレギュレータＩＣでは、外部端子ＣＳに接続するコンデンサＣ１の容量値を変えることで、出力電圧Ｖｏｕｔの立ち上がり時間を調整することができるという利点がある。さらに、本実施形態のレギュレータＩＣでは、ＶFBがＴｒ７がオンするまで大きくなると起動回路１４の電流が遮断されるため、定常状態におけるＩＣの消費電流は増加しないという利点がある。
【００３９】
次に、起動時にチップイネーブル端子ＣＥの入力制御信号がハイレベルからロウレベルに立ち下がった場合について説明する。端子ＣＥの制御信号が立ち下がると、この信号を反転するインバータＩＮＶ１〜ＩＮＶ３の出力がハイレベルへ変化してトランジスタＴｒ４がオンされ、コンデンサＣ１の電荷が引き抜かれるため、ノードＮ１の電位が急速に下げられて基準電圧Ｖrefが立ち下がり、誤差アンプ１１の出力が高くなって電圧制御用トランジスタＴｒ０がオフ状態にされる。
【００４０】
図３には、上記実施形態のレギュレータの変形例が示されている。
【００４１】
この変形例のレギュレータは、図１の実施形態における参照電圧発生回路１３のデプレッション型ＭＯＳトランジスタＴｒ１の代わりに抵抗Ｒ３を用いるようにしたものである。抵抗Ｒ３は基準電圧回路（Ｔｒ２，Ｔｒ３）に動作電流を供給する電流源として機能し、起動時にはその電流はコンデンサＣ１を充電するのに消費される。従って、この変形例のレギュレータにおいても、図１のレギュレータと同様に、制御信号による起動時に誤差アンプ１１に入力される参照電圧Ｖrefの立ち上がりを緩やかにして、ラッシュ電流を抑制することができるという効果がある。
【００４２】
また、この変形例においては、電圧制御用トランジスタＴｒ０のゲート端子に接続され出力電流を制限するためのリミッタ回路１５が設けられている。リミッタ回路１５は、負荷の短絡などで出力電流が増加して出力電圧が低下し誤差アンプ１１がトランジスタＴｒ０により多くの電流を流すようにゲート電圧を下げようとしたときに、一定以上ゲート電圧が下がらないようにクランプをかけることで出力電流を制限する。したがって、電圧制御用トランジスタＴｒ０に過電流が流れないように保護することができる。図１の実施形態のレギュレータにおいても、このようなリミッタ回路を設けるようにしても良い。
【００４３】
図４には、本発明に係るレギュレータの第２の実施形態が示されている。
【００４４】
この実施形態がレギュレータは、図１の実施形態におけるデプレッション型のＭＯＳトランジスタＴｒ１，Ｔｒ２およびエンハンスメント型のＭＯＳトランジスタＴｒ３からなる参照電圧発生回路１３を、入力端子側に設けたものである。この実施形態のレギュレータにおいても、トランジスタＴｒ１とＴｒ２の接続ノードＮ１にコンデンサＣ１を接続する外部端子ＣＳを設けたことにより、図１のレギュレータと同様に、制御信号による起動時に誤差アンプ１１に入力される参照電圧Ｖrefの立ち上がりを緩やかにして、ラッシュ電流を抑制することができるという効果がある。
【００４５】
また、第２の実施形態のレギュレータにおいては、起動回路１４が不要になるという利点がある。ただし、図１のレギュレータに比べて入力直流電圧Ｖｉｎにのっているノイズの影響を受け易いという不具合がある。従って、この実施形態のレギュレータは、入力直流電圧Ｖｉｎがもともとノイズの少ない電源からの電圧であるようなシステムに使用すると有効である。
【００４６】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、図１の回路においては、ＭＯＳトランジスタＴｒ８をトランジスタＴｒ６のゲート端子とインバータＩＮＶ２の出力端子との間に設けているが、トランジスタＴｒ６のゲート端子とチップイネーブル端子ＣＥとの間に設けてもよい。
【００４７】
さらに、前記実施形態においては、電圧制御用トランジスタＴｒ０としてＭＯＳＦＥＴを使用したものを示したが、ＭＯＳＦＥＴの代わりにバイポーラ・トランジスタを使用するようにしてもよい。また、前記実施形態においては、電圧制御用トランジスタＴｒ０としてオンチップの素子を使用した場合を示したが、このトランジスタには比較的大きな電流が流されるので、外付けの素子として接続するように構成しても良い。
【００４８】
また、前記実施例においては、出力電圧を分圧するブリーダ抵抗Ｒ１，Ｒ２をチップ内部に設けているが、外付け抵抗を設けてチップ外部で分圧された電圧を外部端子から誤差アンプ１１へ入力させるように構成することも可能である。
【００４９】
以上の説明では、本発明をシリーズレギュレータに適用した例を説明したが、本発明にそれに限定されるものではなく、例えばリチウムイオン電池等の二次電池の充電を行なう充電装置のようなレギュレータに利用することができる。
【符号の説明】
【００５０】
１０  レギュレータＩＣ
１１  誤差アンプ
１２  バイアス回路
１３  参照電圧発生回路
１４  起動回路
ＣＥ  外部制御端子（チップイネーブル端子）
Ｔｒ０  電圧制御用トランジスタ
Ｔｒ２，Ｔｒ３  基準電圧回路
【図１】
0005482419.tif 000002
【図２】
0005482419.tif 000003
【図３】
0005482419.tif 000004
【図４】
0005482419.tif 000005
【図５】
0005482419.tif 000006