(57)【特許請求の範囲】
【請求項１】
第１の電極が設けられている振動膜と、第２の電極が設けられている基板と、これら電極が対向配設されたもとで、前記振動膜と前記基板との間に空隙が形成されるように前記振動膜を支持する支持部と、を備えた電気機械変換素子であって、
前記振動膜の一部領域と、前記基板の領域とが互いに接触する接触領域を有し、
前記接触領域以外の振動膜の領域が振動可能であり、
前記接触領域において、前記第１の電極と前記第２の電極とが重なる領域があり、
前記重なる領域の少なくとも一部においてこれら電極の少なくともいずれか一方に貫通部が設けられ、
前記振動膜は、前記振動膜に外力が加わらなくても前記基板との接触状態が維持されている領域を有することを特徴とする電気機械変換素子。
【請求項２】
前記接触領域は、前記基板に前記振動膜が融着されていることを特徴とする請求項１に記載の電気機械変換素子。
【請求項３】
前記接触領域の外縁部周辺には、前記振動膜の上面および下面のうちの少なくとも一方の面に突起部が設けられ、前記接触領域では、前記基板に前記振動膜が接触または融着されていることを特徴とする請求項１に記載の電気機械変換素子。
【請求項４】
前記突起部は、高さが１０ｎｍから２００ｎｍの範囲であることを特徴とする請求項３に記載の電気機械変換素子。
【請求項５】
前記突起部は、前記接触領域を囲んでリング状に設けられていることを特徴とする請求項３または請求項４に記載の電気機械変換素子。
【請求項６】
第１の電極が設けられている振動膜と、第２の電極が設けられている基板と、これら電極が対向配設されたもとで、前記振動膜と前記基板との間に空隙が形成されるように前記振動膜を支持する支持部と、を備えた電気機械変換素子の製造方法であって、
前記振動膜を塑性変形させ、前記振動膜の一部領域が前記基板の前記第２の電極を含む領域との接触状態を維持してコラプスモードで作動させる構造を形成する工程と、
前記振動膜の前記第１の電極を含む一部領域と、前記基板の前記第２の電極を含む領域とが、接触して前記各電極が重なりを形成している領域となる部分の少なくとも一部において、これら電極の少なくともいずれか一方に貫通部を形成する工程と、
を有することを特徴とする電気機械変換素子の製造方法。
【請求項７】
前記接触状態を維持する構造を形成するに際し、前記塑性変形させた前記振動膜の一部領域を、前記基板の領域に融着させることを特徴とする請求項６に記載の電気機械変換素子の製造方法。
【請求項８】
前記接触状態を維持する構造を形成するに際し、前記接触領域の外縁部周辺において、前記振動膜の上面および下面のうちの少なくとも一方の面に突起部を形成した後、前記振動膜の一部領域と前記基板の前記第２電極を含む領域とを接触または融着させることを特徴とする請求項６に記載の電気機械変換素子の製造方法。
【請求項９】
前記突起部の高さを、１０ｎｍから２００ｎｍの範囲とすることを特徴とする請求項８に記載の電気機械変換素子の製造方法。
【請求項１０】
前記突起部を、前記接触領域を囲んでリング状に形成することを特徴とする請求項８または請求項９に記載の電気機械変換素子の製造方法。                                
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気機械変換素子及びその製造方法に関する。本発明の電気機械変換素子は、特に超音波を送信または受信するのに適した静電容量型の音波変換素子である。
【背景技術】
【０００２】
近年において、マイクロマシンニング工程を用いた静電容量型超音波変換素子（ＣＭＵＴ；Ｃａｐａｃｉｔｉｖｅ  Ｍｉｃｒｏｍａｃｈｉｎｅｄ  Ｕｌｔｒａｓｏｎｉｃ  Ｔｒａｎｓｄｕｃｅｒ）が盛んに研究されている。
以下、この静電容量型超音波変換素子をＣＭＵＴと記す。
このようなＣＭＵＴによると、振動膜を用いて超音波を送信、受信することによって、液中および空中にも優れている広帯域特性を容易に得ることができる。
そのため、このＣＭＵＴを利用した超音波診断は、従来の医用診断モダリティより高精度な超音波診断が可能となり、今日において有望な技術として注目されつつある。
【０００３】
このＣＭＵＴは、上部電極が設けられている振動膜と、下部電極が設けられている基板とが対向配置され、これら振動膜と基板間に空隙が形成されるように振動膜が支持部によって支持された構成を備えている（特許文献１参照）。
これを作動させる際には、まず、下部電極にＤＣ電圧をかけることにより、両電極間に静電引力を発生させ、振動膜を変形させる。
そして、微小なＡＣ電圧を重畳させることにより、振動膜を振動させて超音波を発信させる。
また、超音波を受信する際には、超音波を受けて振動膜が変形することにより両電極間の間隔が変化し、それによる両電極間の容量変化を、信号により検出する。
【０００４】
このようなＣＭＵＴの機械電気変換性能を高めるためには、振動膜側に設けられた上部電極と、基板側に設けられた下部電極とにおけるこれら電極間の間隔を小さくすることが望ましい。
そのため、高いＤＣ電圧を印加することによってより大きく振動膜を変形させ、上記電極間の間隔を狭くすることが可能である。
しかし、このような高電圧の印加は、それによる弊害を避けるための変換素子の表面絶縁膜を、実用化することについての問題もあって、このような高電圧によるＣＭＵＴを超音波診断に用いた場合、人体に対して好ましくない影響を及ぼす恐れがある。
【０００５】
従来において、低電圧により電極間の間隔を小さくする例の一つとして、特許文献２では、つぎのようなＣＭＵＴが開示されている。
この特許文献２では、振動膜を下向けに変形し、この変形された状態でレジスト樹脂が加熱され振動膜の周辺に塗布される。
その後、冷却したレジストが硬化し、振動膜の周辺形状が固定され、自然に下向きの変形形状となることで、容量電極の間隔が小さく形成される。
また、この特許文献２においては、突起により電極間隔を制御する構成が採られている。すなわち、振動膜の下に突起を設け、突起だけが下地基板に接触し、振動膜の中央部は下地に接触しないようにした構成が採られている。
【０００６】
一方、近年において、ＣＭＵＴにおける通常の作動モードであるコンベンショナルモード（Ｃｏｎｖｅｎｔｉｏｎａｌ  Ｍｏｄｅ）と異なる新しい動作モードとして、コラプスモード（Ｃｏｌｌａｐｓｅ  ｍｏｄ）が注目されている。
このコラプスモードとは、下部電極にＤＣ電圧をかけるに際して、通常のモードであるコンベンショナルモードよりも大きい特定の電圧をかけることによって、  振動膜を下地電極のＤＣ静電力で吸引し、この振動膜を潰したような状態にして下部電極に接触した状態で作動させる作動モードをいう。
また、この特定の電圧をコラプス電圧（Ｃｏｌｌａｐｓｅ  ｖｏｌｔａｇｅ）という。
このコラプスモードでは、上記コンベンショナルモードより感度、駆動能力が高いと言われている（非特許文献１参照）。
このコラプスモードにおいては、振動膜と基板との間に間隙が存在しているコンベンショナルモードとは異なり、上記したように振動膜における上部電極を含む一部領域に、基板における下部電極を含む領域と接触する領域を発生させる。
この状態で微小なＡＣ電圧を重畳し、この微小なＡＣ電圧により接触領域以外の振動膜を振動させることにより、超音波を発信することが可能となる。
また、上記コンベンショナルモードの場合と同じように、超音波受信することも可能である。
【０００７】
一方、上記コラプスモードでＣＭＵＴを操作するためには、振動膜を下部電極に接触させる上で、きわめて高いＤＣ電圧をかけることが必要となる。
ここで必要とされるＤＣ電圧（コラプス電圧）は、約１３０〜１５０Ｖであって、このような電圧を提供できない場合には、このモードを作動させ維持して行くことができない。しかしながら、このような高電圧による回路を実用化することは極めて困難であり、またこのような高電圧によるＣＭＵＴを超音波診断に用いた場合、人体に対して好ましくない影響を及ぼす恐れがある。
また、このような高電圧をかけると、振動膜が絶縁破壊を起こし、下部電極と上部電極が短絡してしまう恐れもある。
【０００８】
従来において、特許文献３では、つぎのような構成により、ＤＣ電圧を低減化してコラプスモードを実現させるようにしたＣＭＵＴが提案されている。
特許文献３では、磁石を用いて振動膜を引きつけるようにした構成が用いられている。具体的には、外部からの磁場で磁性材料を含む振動膜の一部を吸着し、容量電極の間隔を小さくするようにして、高いＤＣ電圧（コラプス電圧）を不要とし、低電圧化が図られている。
また、特許文献４では、振動膜をコロナ放電処理により帯電させるようにし、高いＤＣ電圧（コラプス電圧）を不要とする構成が採られている。
【特許文献１】特開２００６−３１９７１２号公報
【特許文献２】米国特許第６４２６５８２号明細書
【特許文献３】特開２００５−２７１８６号公報
【特許文献４】特開２００６−５０３１４号公報
【非特許文献１】ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｕｌｔｒａｓｏｎｉｃｓ，Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ，ａｎｄ  Ｆｒｅｑｕｅｎｃｙ  Ｃｏｎｔｒｏｌ，Ｖｏｌ．５２，Ｎｏ．２，Ｆｅｂ．２００５，ｐ．３２６−３３９．
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記したように、コラプスモードでＣＭＵＴを操作するためには、ＤＣ電圧（コラプス電圧）として、約１３０〜１５０Ｖもの高いＤＣ電圧（コラプス電圧）が必要とされる。そのため、上記したように、回路構成、人体への影響、下部電極と上部電極とが短絡する等の問題が生じる。
また、これらの問題に対処するため提案されている上記した従来例においても、つぎのような、振動膜の振動質量、剛性、安定性等について、好ましくない影響を与えるものである。
例えば、磁石を用いて振動膜を引きつけるようにして低電圧化を図るようにした特許文献３のものにおいては、振動膜の上部（もしくは内部、下部）に磁性材料の成膜、着磁が必要となるだけでなく、下地基板に磁場形成手段が必要となり、構造が複雑となる。
また、振動膜の初期変位量は磁場に吸引され、外部磁場、外乱に影響されやすいという問題を有している。
また、振動膜をコロナ放電処理により帯電させるようにした特許文献４のものにおいては、放電による帯電量は湿度、誘電体などの環境要因に影響され易く、振動膜内の帯電量や、初期変位量が不安定であり、素子間のバラツキが大きいという課題を有している。
【００１０】
また、振動膜の下に突起を設け、突起だけが下地基板に接触し、振動膜の中央部は下地に接触しないようにした特許文献２のものは、突起部の内側に形成されている空間だけが振動し、突起の外側はレジストにより固定され、振動できないものである。
したがって、これは厳密な意味ではコラプスモードで作動するものとは言い難いが、これをコラプスモードに転用するにしても、つぎのような課題を有している。
すなわち、このようなレジストの硬化により振動膜の変形形状が維持されるようにしたものにおいては、レジストの経時変化、温度変質により、振動膜が変形し、不安定になる。また、レジストは振動膜の外周を覆っているため、実質上、超音波を受ける有効面積（Ｆｉｌｌｉｎｇ  ｆａｃｔｏｒ）が減るという課題を有している。
【００１１】
さらに、従来のＣＭＵＴにおいては、コラプスモードの作動状態において、上記したように振動膜と基板とが接触状態となるため、上部電極と下部電極の間の可変容量が減少し、寄生容量が増加することとなる。
すなわち、両電極のうち振動膜と基板とが接触している領域で形成されているコンデンサは、超音波の送信や受信において振動膜が振動して電極間距離が変化するということがなく、容量変化に寄与しないのである。
この寄生容量の増加によって、ＣＭＵＴの電気機械変換効率を低減させ、また信号検出機能を低下させてしまうという課題が生じる。
【００１２】
本発明は、上記課題に鑑み、コラプスモードで作動させるに際し、電気機械変換効率を低減させることなく、また信号検出機能を低下させることなく、安定性良く低電圧化を図ることが可能となる電気機械変換素子及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【００１３】
本発明は、つぎのように構成した静電容量型音波変換素子及びその製造方法を提供するものである。
本発明の電気機械変換素子は、
第１の電極が設けられている振動膜と、第２の電極が設けられている基板と、これら電極が対向配設されたもとで、前記振動膜と前記基板との間に空隙が形成されるように前記振動膜を支持する支持部と、を備えた電気機械変換素子であって、
前記振動膜の一部領域と、前記基板の領域とが互いに接触する接触領域を有し、
前記接触領域以外の振動膜の領域が振動可能であり、
前記接触領域において、前記第１の電極と前記第２の電極とが重なる領域があり、
前記重なる領域の少なくとも一部においてこれら電極の少なくともいずれか一方に貫通部が設けられ、
前記振動膜は、前記振動膜に外力が加わらなくても前記基板との接触状態が維持されている領域を有することを特徴とする。
また、本発明の電気機械変換素子は、前記接触領域が、前記基板に前記振動膜が融着されていることを特徴とする。
また、本発明の電気機械変換素子は、前記接触領域の外縁部周辺には、前記振動膜の上面および下面のうちの少なくとも一方の面に突起部が設けられ、前記接触領域では、前記基板に前記振動膜が接触または融着されていることを特徴とする。
また、本発明の電気機械変換素子は、前記突起部が、高さが１０ｎｍから２００ｎｍの範囲であることを特徴とする。
また、本発明の電気機械変換素子は、前記突起部が、前記接触領域を囲んでリング状に設けられていることを特徴とする。
また、本発明の電気機械変換素子の製造方法は、
第１の電極が設けられている振動膜と、第２の電極が設けられている基板と、これら
電極が対向配設されたもとで、前記振動膜と前記基板との間に空隙が形成されるように前記振動膜を支持する支持部と、を備えた電気機械変換素子の製造方法であって、
前記振動膜を塑性変形させ、前記振動膜の一部領域が前記基板の前記第２の電極を含む領域との接触状態を維持してコラプスモードで作動させる構造を形成する工程と、
前記振動膜の前記第１の電極を含む一部領域と、前記基板の前記第２の電極を含む領域とが、接触して前記各電極が重なりを形成している領域となる部分の少なくとも一部において、
これら電極の少なくともいずれか一方に貫通部を形成する工程を有することを特徴とする。
また、本発明の電気機械変換素子の製造方法は、前記接触状態を維持する構造を形成するに際し、前記塑性変形させた前記振動膜の一部領域を、前記基板の領域に融着させることを特徴とする。
また、本発明の電気機械変換素子の製造方法は、前記接触状態を維持する構造を形成するに際し、前記接触領域の外縁周辺において、前記振動膜の上面および下面のうちの少なくとも一方の面に突起部を形成した後、前記振動膜の一部領域と前記基板の前記第２電極を含む領域とを接触または融着させることを特徴とする。
また、本発明の電気機械変換素子の製造方法は、前記突起部の高さを、１０ｎｍから２００ｎｍの範囲とすることを特徴とする。
また、本発明の電気機械変換素子の製造方法は、前記突起部を、前記接触領域を囲んでリング状に形成することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、コラプスモードで作動させるに際し、電気機械変換効率を低減させることなく、また信号検出機能を低下させることなく、安定性良く低電圧化を図ることが可能となる電気機械変換素子及びその製造方法を実現することができる。
【発明を実施するための最良の形態】
【００１５】
本発明の電気機械変換素子は、特に音波の送信、受信に用いる音波変換素子として好適に用いられ、さらに超音波の送信、受信に用いる超音波変換素子としても好適に用いられる。
本明細書において音波とは、空気中を伝播する弾性波に限らず、気体、液体、固体を問わず、弾性体を伝播するあらゆる弾性波の総称をいう。つまり、人間の可聴周波数を超える周波数の弾性波である超音波をも含む概念である。
本発明の電気機械変換素子は、超音波探触子として超音波診断装置（エコー）などに適用することができる。以下、超音波を送信または受信する超音波変換素子（超音波センサ）として本発明を説明するが、本発明の音波センサの送信、受信の原理を考慮すれば、検出可能な音波が超音波に限られないことが自明である。
以下に、本発明の実施形態における静電容量型超音波変換素子（ＣＭＵＴ）について説明する。
【００１６】
［実施形態１］
まず、実施形態１における静電容量型超音波変換素子（ＣＭＵＴ）について説明する。
図１に、本実施形態における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための図を示す。
図１（ａ）は、その静電容量型超音波変換素子（ＣＭＵＴ）の断面概念図である。
また、図１（ｂ）は、その静電容量型超音波変換素子（ＣＭＵＴ）の平面概念図である。
図１において、１は第１の電極である上部電極、２は振動膜支持部、３は振動膜、４は基板、５は突起部、６は絶縁膜、７は振動膜の外周部である。
８は第２の電極である下部電極、９は接触領域（融着領域）、１０はキャビティ（Ｃａｖｉｔｙ）、２４は電極貫通部（電極貫通孔）である。
【００１７】
本実施形態のＣＭＵＴは、図１（ａ）に示すように、上部電極１が設けられている振動膜３と、下部電極８が設けられている基板４と、これら電極が対向配設されたもとで、
前記振動膜と前記基板との間に空隙が形成されるように振動膜を支持する振動膜支持部２と、を備える。振動膜３は超音波を受信するなど機械エネルギーを受けて振動することができる。
また、基板４の上に低抵抗の下部電極が設けられ、さらに上に絶縁膜６が設置されている。
ここで、絶縁膜６は下部電極と上部電極のショートを防ぐ役割を果たしている。振動膜３を支持する振動膜支持部２が、絶縁膜６を介し基板４上に固定されている。なお、下部電極８そのものが基板として用いられても構わないし、振動膜３自体そのものが上部電極として用いられても構わない。
【００１８】
本実施の形態において、前記振動膜の前記上部電極を含む一部領域と、前記基板の前記下部電極を含む領域とが、振動膜３に外力を加えることなく接触状態が維持されるように構成されていることが好ましい。
振動膜が「基板と接触」という場合には、絶縁膜６が設けられている場合には基板４のみならず絶縁膜６をも含む全体が下部の基板と捉えられる。
また、前記振動膜は、前記接触状態が維持されている領域以外の振動膜の領域が、超音波の受信または送信に際して振動可能に構成されている。
その際、この基板との接触状態が維持される領域を形成するため、振動膜３は下向けに凹形に変形され、これにより絶縁膜６と接触する接触領域９が形成される。
この下向けの凹形の変形は、例えば、塑性変形によって形成することができ、また、接触領域９は振動膜３を、絶縁膜６と融着させ、融着領域を形成するようにすることができる。
このように、接触領域（融着領域）９が形成されることにより、基板４と、振動膜３と、振動膜支持部２とに囲まれたキャビティ１０が形成される。
これにより、振動膜に何らの外力を加えることなく、コラプスモードを実現することができるため、低電圧での駆動が可能となる。ここで、「外力」とは、振動膜３に着目したときの外力であり、振動膜３の外から働く力を意味する。例えば、静電引力や磁力などが例示できる。
【００１９】
また、本実施形態においては、前記接触領域の外縁部周辺には、前記振動膜の上面および下面のうちの少なくとも一方の面に突起部が設けられ、前記接触領域では、前記基板に前記振動膜を接触または融着させる構成を採ることができる。
例えば、突起部５を、上記接触領域（融着領域）９を形成する前に、上記接触領域（融着領域）９の外縁に設けておく（図１（ｂ）参照）。
そして、この突起部５によって、振動膜３が絶縁膜６に接触（融着）する際に、接触（融着）面積を制御するようにする。
すなわち、この突起部５で接触（融着）面積もしくは接触（融着）形状を制御するようにする。
振動膜３の上面、裏面、内部の中の少なくとも一箇所に、上部電極１を設け、もしくは振動膜３本体自体を上部電極１によって形成する。
さらに、本実施形態のＣＭＵＴにおいては、接触状態が維持され、前記上部電極と下部電極の各電極が重なりを形成している領域の少なくとも一部において、これら電極の少なくともいずれか一方に貫通部が設けられる。
例えば、前記上部電極１に貫通部２４を設け、下部電極８と対向するように配設することによって、静電容量電極が形成される。
この貫通部２４は、貫通孔として形成することができ、上部電極１だけでなく、下部電極８、あるいは上部及び下部の両電極に形成することができる。
このような貫通部（貫通孔）２４を設けることにより、電気機械変換効率を低減させることなく、また信号検出機能を低下させることなく、コラプスモードで作動させることが可能となる。
つまり、両電極が重なりを形成している領域の少なくとも一部において、両電極の少なくとも一方の電極が形成されていない点が特徴である。これにより、容量変化に寄与しない部分のコンデンサが形成されないため、寄生容量を減少させることができる。
【００２０】
図１（ｂ）のＣＭＵＴの平面概念図にも示されるように、振動膜３はこの周縁にある振動膜支持部２に支持される。
本実施形態においては、上記接触領域（融着領域）９が、上記振動膜３の中央部における振動膜３と基板４の間に形成され、上記接触領域（融着領域）９の周縁にある突起部５によって、上記接触領域（融着領域）９の面積もしくは形状が制御されている。
さらに、上記貫通部（貫通孔）２４が形成された上部電極１が、接触領域９の外周をリング状に取り囲むように形成される。
【００２１】
［実施形態２］
つぎに、実施形態２における基板自体によって下部電極を構成した静電容量型超音波変換素子（ＣＭＵＴ）について説明する。
図２に、本実施形態における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための断面概念図を示す。
本実施形態において、上記した実施形態１との相違点は、基板４自体を低抵抗基板とし、もしくは基板４に高ドープ（Ｄｏｐｅｄ）した表面を設けて、基板４自体によって下部電極８を構成したことである。
その際、基板４の抵抗率は、１．０Ω−ｃｍ以下がより望ましく、０．０２Ω−ｃｍ以下がより望ましい。
上記範囲は、プロセスにおいてＳｉをドーピンクすることが可能な好ましい範囲である。すなわち、Ｓｉ基板自体を下部電極として利用する場合、できるだけ低抵抗であることが望ましく、低抵抗であれば抵抗による電位差が小さく、基板面内における素子間の容量測定誤差を少なくすることができる。
本実施形態の上記した構成によれば、実施形態１よりも簡単に作製することができ、実用性が高いことから、後述する製造工程については、本実施形態に基づいて説明する。
【００２２】
［実施形態３］
つぎに、実施形態３における第二絶縁膜を設けた点で実施形態２と異なる構成を有する静電容量型超音波変換素子（ＣＭＵＴ）について説明する。
図３に、本実施形態における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための断面概念図を示す。
本実施形態において、上記した実施形態２との相違点は、第二絶縁膜１９を設けたことである。
この第二絶縁膜１９が設けられていることにより、上部電極１は振動膜３の導電性に依存せず、かつ電極間の漏電流を防ぐことが可能となる。
この第二絶縁膜１９を作製する場合、例えば、ＳｉＯ２、ＳｉＮＸ、Ａｌ２Ｏ３、Ｙ２Ｏ３、又はＨｆＯ２、ＨｆＳｉＯＸ、ＨｆＳｉＯＮ、ＨｆＡｌＯＸの１種以上のような高誘電率材料によることが望ましい。
【００２３】
［実施形態４］
つぎに、実施形態４における下部電極に貫通孔を設けた静電容量型超音波変換素子（ＣＭＵＴ）について説明する。
図４に、本実施形態における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための断面概念図を示す。
本実施形態において、実施形態１との相違点は、下部電極８に貫通孔２４を設けたことである。
上記貫通孔２４付きの下部電極の作製に際しては、基板４に局所的にドーピングする、もしくは高濃度にドーピングされた多結晶Ｓｉ層を成膜し、パターニングする、等のいくつかの方法を採ることができる。
このように、下部電極８に貫通孔２４を設けた場合においても、実施形態１のように上部電極１に貫通孔２４を設けた場合と同様に、電気機械変換効率を低減させることなく、また信号検出機能を低下させることなく、コラプスモードで作動させることが可能となる。
つまり、両電極が重なりを形成している領域の少なくとも一部において、下部電極が形成されていない。
【００２４】
［実施形態５］
つぎに、実施形態５における突起部５を振動膜３の上部に設けた静電容量型超音波変換素子（ＣＭＵＴ）について説明する。
図５に、本実施形態における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための断面概念図を示す。
本実施形態において、実施形態４との相違点は、突起部５を振動膜３の上部に設けたことである。
本実施形態の構成によれば、突起部５および上部電極１と下部電極８のアライメント誤差を低減することが可能となる。
また、振動膜３の上部に設けた突起部によって、振動膜が下部基板と接触する際に、局所の曲げ境界条件（ｆｌｅｘｕｒａｌ  ｂｏｕｎｄａｒｙ  ｃｏｎｄｉｔｉｏｎ）が提供される。
従って、突起部が基板と接触した際に、外力による振動膜に対する曲げモーメント（Ｂｅｎｄｉｎｇ  ｍｏｍｅｎｔ）をある程度高くしないと、振動膜の突起部で囲まれた内側の領域を基板と接触させることができない。
即ち、この突起部の配設領域によって接触領域を制御することが可能となる。
その際、上記突起部の配設領域は、実際のプロセスにおいて制御することが可能であり、さらに振動膜に対する曲げモーメントの閾値を決定することにより、接触面積を有効に制御することが可能となる。
【００２５】
［実施形態６］
つぎに、実施形態６における突起部５を振動膜３の上部に設けた静電容量型超音波変換素子（ＣＭＵＴ）について説明する。
図６に、本実施形態における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための断面概念図を示す。
本実施形態において、実施形態２との相違点は、突起部５を振動膜３の上部に設けたことである。
本実施形態によれば、突起部５および上部電極１と下部電極８のアライメント誤差を低減することが可能となる。
【００２６】
［実施形態７］
つぎに、実施形態７における第二絶縁膜を設けた形態のものにおいて突起部５を振動膜３の上部に設けた静電容量型超音波変換素子（ＣＭＵＴ）について説明する。
図７に、本実施形態における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための断面概念図を示す。
本実施形態において、実施形態３との相違点は、第二絶縁膜１９を設けた形態のものにおいて突起部５を振動膜３の上部に設けたことである。
本実施形態によれば、突起部５および上部電極１と下部電極８のアライメント誤差を低減することが可能となる。
【００２７】
［実施形態８］
つぎに、実施形態８における静電容量型超音波変換素子（ＣＭＵＴ）の製造方法について説明する。
図８〜図１１に、本実施形態における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図を示す。
ここで、図９（ｃ）から図９（ｆ）は、本実施形態における図８（ａ）から図８（ｂ）の製造工程に続く製造工程を説明する図である。
また、図１０（ｇ）から図１０（ｊ）は、図９（ｃ）から図９（ｆ）の製造工程に続く製造工程を説明する図である。
また、図１１（ｋ）から図１１（ｍ）は、図１０（ｇ）から図１０（ｊ）の製造工程に続く製造工程を説明する図である。
以下における説明を簡潔にするため、ここでの「パターニング工程」には、基板上にフォトレジストの塗布、乾燥、露光、現像などのフォトリソグラフィという工程から、エッチング工程、フォトレジストの除去、基板の洗浄、乾燥工程等を含めることとする。
以下に、本実施形態における前記振動膜の前記上部電極を含む一部領域を塑性変形させ、前記基板の前記下部電極を含む領域との接触状態を維持してコラプスモードで作動させる構造を形成する工程について説明する。
【００２８】
本実施形態の製造工程において、先ず、図８（ａ）に示すように、Ｓｉ基板１２を洗浄、準備する。
次に、図８（ｂ）に示すように、前記Ｓｉ基板１２を熱酸化炉に入れ、Ｓｉ酸化膜１１を形成する。
このＳｉ酸化膜の厚さは、１０ｎｍから４０００ｎｍの範囲が望ましく、２０ｎｍから３０００ｎｍの範囲がより望ましく、３０ｎｍから２０００ｎｍの範囲が最も望ましい。
この上記熱酸化プロセスにより、概略の電極距離を決める。
この上記範囲であれば、実際プロセスにおいて可能な範囲であり、かつリーズナブルな電界が得られる。
次に、図９（ｃ）に示すように、上記Ｓｉ酸化膜１１をパターニングする。
次に、図９（ｄ）に示すように、第２回目の熱酸化工程を行い、薄い熱酸化膜の絶縁膜６を形成する。
前記絶縁膜６の厚さは、１ｎｍから５００ｎｍの範囲が望ましく、５ｎｍから３００ｎｍの範囲がより望ましく、１０ｎｍから２００ｎｍの範囲が最も望ましい。
この上記の熱酸化プロセスにより、放電防止用の絶縁膜を決める。絶縁膜が薄すぎると、放電防止の効果がなくて、厚すぎると、電極距離が離れすぎる。
上記の熱酸化膜絶縁膜の膜厚範囲は、実際プロセスにおいて可能な範囲であり、これによりリーズナブルな放電防止効果が得られる。
以下における説明を簡潔にするため、以上の図９（ｄ）までの工程で完成した基板を、Ａ基板１６と称する。
【００２９】
次に、図９（ｅ）に示すように、一枚のＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を洗浄し、準備する。
このＳＯＩ基板のディバイス層１５の厚さは、１０ｎｍから５０００ｎｍが望ましく、２０ｎｍから３０００ｎｍがより望ましく、３０ｎｍから１０００ｎｍの範囲が最も望ましい。
上記ディバイス層１５の厚さ範囲は、プロセス上において実現可能な範囲である。
なお、振動周波数の平方が、振動膜のばね剛性対有効質量の比に正比例することが知られている。
超音波が出せる振動周波数に対応するばね剛性と有効質量が必要である。上記振動膜のばね剛性と有効質量は共に振動膜の膜厚の関数である。
ディバイス層１５における上記した膜厚範囲は、本実施形態でのＣＭＵＴの振動膜として、適切なばね剛性と有効質量を提供できる範囲である。
前記ＳＯＩ基板のボックス層（ＢＯＸ（Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）層）１４の厚さは、１００ｎｍから３０００ｎｍが望ましく、２００ｎｍから１０００ｎｍの範囲がより望ましい。
上記のボックス（ＢＯＸ）層は、後記のエッチングストップ層として利用する。酸化膜の内部応力、エッチングの選択性、および実際プロセスの操作便利性などから考慮すると、上記のＢＯＸ層の膜厚は適切な範囲である。
【００３０】
次に、図９（ｆ）に示すようにディバイス層１５の上にＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法でＳｉＮ層１７を成膜して、パターニングする。
突起部を設けるため、図１（ｂ）に示すように前記ＳｉＮ層１７をパターニングされる形状は、多数円形の穴を構成され、この穴群が略リング状で分布する。
前記の円形穴の直径は１０ｎｍから３０００ｎｍの範囲が望ましい。
上記の円形穴直径の範囲は、実際プロセスにおいて可能な範囲である。
この範囲以下のプロセスは、非常に困難である。この範囲以上の円形穴を作ると、その後に上記円形穴とほぼ同じ形状の突起部が形成され、突起部が大きいほど、振動膜の質量に影響を与え、プロセスの精度が落ちる。
【００３１】
次に、前記ＳｉＮ層つきの基板を熱酸化して、図１０（ｇ）に示すように前記ＳｉＮ層１７から露出される前記ＳＯＩ基板のディバイス層１５の一部が選択酸化され、突起部５を形成する。
上記の選択酸化工程は、通常半導体プロセスにあるＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）という工程である。上記の説明により、前記ＳｉＮ層１７から露出されるディバイス層１５の部分は、多数円形の穴を構成され、かつこの穴群が略リング状で分布する。
このため、前記突起部５が同じように、多数の略半球状の粒状構造で構成され略リング状で分布する。前記突起部５の高さは、１ｎｍから１０００ｎｍの範囲が望ましく、５ｎｍから５００ｎｍの範囲がより望ましく、１０ｎｍから２００ｎｍの範囲が最も望ましい。上記の突起部の高さによって、後述する振動膜が下部基板と接触する際に、局所の曲げ境界条件（ｆｌｅｘｕｒａｌ  ｂｏｕｎｄａｒｙ  ｃｏｎｄｉｔｉｏｎ）が提供される。
従って、突起部が下部基板と接触した際に、外力による振動膜に対する曲げモーメント（Ｂｅｎｄｉｎｇ  ｍｏｍｅｎｔ）をある程度高くしないと、振動膜が突起部を超えて上記した下部基板と接触することができない。
即ち、この突起部の高さによって接触領域を制御することが可能となる。
その際、上記突起部の高さ範囲は、実際のプロセスにおいて制御することが可能であり、さらに振動膜に対する曲げモーメントの閾値を決定することにより、接触面積を有効に制御することが可能となる。
なお、振動膜に外力が加えられ、振動膜が突起部に接触した際に、突起部が強制的にギャップ（Ｇａｐ）を形成する。
そして、外力が加えられた際に、振動膜の外周部（突起部から支持部の間の振動膜領域）が潰された状態となるには、突起部のない場合と比較すると、さらに大きな外力を振動膜に加えないと、振動膜の外周部は潰された状態とはならない。
【００３２】
なお、上記突起部５の分布形状は、略リング状でも良いし、略多角形でも良い。また、突起部５がない場合、前記接触領域９の面積制御は、他の方法でも可能である。例えば、キャビティ１０と外圧とのバランスを精密に制御すれば、上記突起部５はなくても良い。
また、以降のプロセスにおける突起部の材料として、つぎのようなものを用いることができる。
この突起部５の材料として、Ｓｉ、Ｇｅ、ＧａＡｓなどの酸化膜、窒化膜、酸化窒化膜、もしくはＣｕ、Ｗ、Ｓｎ、Ｓｂ、Ｃｄ、Ｍｇ、Ｉｎ、Ａｌ、Ｃｒ、Ｔｉ、Ａｕ、Ｐｔの中の少なくとも一つを用いることができる。
また、上記の材料の組み合わせ、例えば、複層構造などを用いることも可能である。
【００３３】
その後、図１０（ｈ）に示すように、加熱されるリン酸を含む液で前記ＳｉＮ層１７をエッチングし、除去する。この基板はＢ基板２０と称する。
次に、図１０（ｉ）に示すように前記Ｂ基板２０裏と表を反転させて、前記Ａ基板１６の上にアライメントして接合し、キャビティ１０が形成される。
前記接合工程の環境圧力条件は、１大気圧でもいいし、真空で接合するのが望ましい。真空で接合する場合、１０４Ｐａ以下が望ましく、１０２Ｐａ以下がより望ましく、１Ｐａ以下が最も望ましい。接合する際の真空度は高いほど、水分が少なく、かつその後の工程に脱ガスも少なく、高い歩留まりにつながる。
上記の真空度範囲は、通常の真空接合装置が可能であり、リーズナブルなプロセス操作便利性を提供することができる。
なお、前記接合工程の温度は、室温から１２００℃の範囲が望ましく、８０℃から１０００℃がより望ましく、１５０℃から８００℃が最も望ましい。
接合の温度が高いほど、その後の脱ガスが少なく、かつ接合強度が高く、より好ましい。但し、接合による応力は残留するので、振動膜に好ましくない影響を及ぼす恐れがある。上記の接合温度範囲は適切な接合強度、安定な振動膜内部応力を提供できる。
【００３４】
その後、前記接合される基板の全体表面をＬＰＣＶＤ法によってＳｉＮ膜を成膜し、Ｂ基板側をＬＰＣＶＤ法によって成膜して、ＳｉＮ膜をドライエッチングで除去する。
次に片面エッチング治具を用いて加熱されるアルカリ性の液でハンドリング層１３をウェットエッチングする。
アルカリ性の液は、Ｓｉ対ＳｉＯのエッチング選択比が非常に高いから（約１００から１００００の範囲）、前記のウェットエッチングが前記ハンドリング層１３を除去して、ボックス層（ＢＯＸ層）１４に止める。
【００３５】
その後、図１０（ｊ）に示すように、フッ酸を含む液を用いて、前記ボックス層（ＢＯＸ層）１４をエッチングし、除去する。
なお、前記真空接合する場合、大気圧により前記基板のディバイス層１５が下に変形されて、凹型である状態になる。
即ち、前記ディバイス層１５は特に外力を加えない状態で凹型のままであり、本発明の超音波変換素子の振動膜３とする。前記酸化膜１１の厚さ、前記振動膜３の寸法を設計し、かつ適切な外部からの圧力を加えて、振動膜３はさらに下向け変形することが可能である。
従って、上記適切な寸法設計、外圧条件により図１１（ｋ）に示すように振動膜３の中央部が酸化膜１１に接触し、接触領域９を形成する。
即ち、上記したコラブスモードで作動する形状を形成する。
通常の場合、振動膜３の中央部が最大な変位する場所であって、接触領域９が前記振動膜３の中央部から略同心円形状に形成する。
【００３６】
さらに、このような素子を量産する際に、前記接触領域９形状のバラツキは大きいから、前記突起部５の設置で接触領域を囲むことができ、素子のアレイ化に有効である。
上記適切な寸法設計、外圧条件により前記接触領域９を形成しながら、この基板を加熱し、前記振動膜３を塑性変形させる。
振動膜３がＳｉである場合、前記塑性変形させる加熱温度は、６００から１５００℃の範囲が望ましく、６５０℃から１４００℃の範囲がより望ましく、７００℃から１３００℃の範囲が最も望ましい。
前記振動膜３であるＳｉの薄膜は高温により塑性変形して、室温に戻っても潰されたまま、その形状が未塑性変形の形状に戻らない。
Ｓｉは所定温度以上に上昇すると塑性現象が発生する。このように、振動膜が基板に接触した状態で、加熱することにより室温に戻ってもコラプスモードを維持することができる。この場合、コラプスモードを維持するのには何らの外力も要しない。
さらに、前記接触領域９の両側にあるＳｉ表面とＳｉ酸化膜表面が上記の高温範囲で化学結合を形成し、接合もしくは融着するようにすることも可能である。温度が高いほど、もしくは接触時間が長いほど、前記化学結合の強度が強くなる。
【００３７】
本実施形態における前記の化学結合の強度は、１ＭＰａから２２ＭＰａの範囲が望ましく、２ＭＰａから２１ＭＰａの範囲がより望ましく、３ＭＰａから２０ＭＰａの範囲が最も望ましい。
なお、前記振動膜３の内部Ｓｉの塑性変形は、温度、結晶転位密度（ｄｉｓｌｏｃａｔｉｏｎ  ｄｅｎｓｉｔｙ），ストレイン・レイト（Ｓｔｒａｉｎ  ｒａｔｅ）の関数である。
本実施形態における前記の結晶転位密度は、１０５／ｃｍ２以下が望ましく、１０４／ｃｍ２以下がより望ましく、１０３／ｃｍ２以下がもっとも望ましい。
Ｓｉの塑性変形特性は、Ｓｉの内部初期転位密度に依存する。初期転位密度がない場合、すなわち、ほぼ完璧な単結晶Ｓｉの場合、かつ８００℃強の場合、約１００ＭＰａぐらい外部応力を加えると塑性変形が始まる。
この塑性変形が始まる応力は、塑性変形開始応力といわれる。Ｓｉ内部初期転位密度が多いほど、この塑性変位開始応力が落ちる。
１０６／ｃｍ２の場合、前記塑性変形開始応力が約３５ＭＰａぐらいで、前記の流動応力と同じ値であって、塑性変形の開始点が観測しにくくなる。
また、前記振動膜３の内部Ｓｉを塑性変形させるため、外圧を加える場合がある。
本実施形態において、その外圧により発生するＳｉ内部応力は、１０ＭＰａから１１０ＭＰａの範囲が望ましく、２０ＭＰａから１１０ＭＰａの範囲がより望ましく、３０ＭＰａから９０ＭＰａの範囲が望ましい。
この外圧によるＳｉ内部応力は前記の塑性変形開始応力と同じ意味である。
前記の転位密度の理由と同じ理由により、できれば塑性変形開始点を観測し易くするため、ある程度の塑性変形開始応力を持たすことが望ましい。
このため、８００℃附近の場合、塑性変形開始応力が１００ＭＰａ（ほぼ完璧なＳｉ単結晶）と３５ＭＰａ（流動応力）の間とするのが望ましい。
【００３８】
次に、前記振動膜３の周縁外の附近に、前記振動膜３を構成するディバイス層１５をドライエッチングでパターニングする。
このパターニング用のフォトレジストを除去しないで直接に酸化膜１１をウェットエッチングでパターニングする。
前記工程により、図１１（ｌ）に示すように、エッチング穴２１が形成される。次に、電極用の金属膜を成膜してパターニングし、図１１（ｍ）に示すように、上部電極１、上部電極パッド２３、および下部電極パッド２２が形成される。このパターニングによって、貫通部としての電極貫通口２５が形成される。
【００３９】
最後に、本実施形態における多素子を電気分離するため、ディバイス層１５をパターニングして、素子アレイが完成する。
但し、この電気分離の図は省略する。
なお、前記金属膜はＡｌ、Ｃｒ、Ｔｉ、Ａｕ、Ｐｔ、Ｃｕなどからなる群から少なくとも一種を選んで使用する。
【００４０】
なお、通常の超音波変換素子の場合、前記振動膜３の撓みが数百ｎｍ以下であり、かつ素子の寸法（例えば、前記振動膜３の直径）が数十から数百μｍである。このため、前記金属膜のパターニング工程の中にある露光プロセスにおいて、通常の露光装置によって光回折などの露光ズレを補正することができる。
なお、図１１（ｍ）に示すように、本発明の静電容量型超音波変換素子における最適な形態には、下部電極８がＳｉ基板１２本体である。
この基板本体を電極とする場合、即ちこの下部電極８とするＳｉ基板１２のシート抵抗率は、１．０Ω／□以下が望ましく、０．１Ω／□以下がより望ましく、０．０２Ω／□以下が最も望ましい。
また、図２には、基板４自体は下部電極として、下部電極８の領域を表示していない。
また、Ｓｉ基板１２を下部電極としない場合、図１（ａ）、図４、もしくは図５に示すように導電性が高い下部電極８を基板４の表面に埋め込む、もしくは内蔵することも可能である。
また、前記振動膜３の抵抗率は、１００Ω−ｃｍ以上が望ましく、１０００Ω−ｃｍ以上がより望ましく、１００００Ω−ｃｍ以上がもっとも望ましい。
なお、前記振動膜３は低抵抗のＳｉである場合は、振動膜自身が上部電極とすることも可能であり、金属電極を振動膜の真上に設けることが必須ではない。
【００４１】
また、図３もしくは図７のように、低抵抗の振動膜３の上にもう一層の絶縁膜を設けることも可能である。
この第二絶縁膜において、例えば、ＳｉＮ膜、ＳｉＯ膜、ＳｉＮＯ膜、Ｙ２Ｏ３、ＨｆＯ、ＨｆＡｌＯなどの誘電材料の中の少なくとも一種を設けて、さらにこの絶縁膜の上に上部電極を設置することも可能である。
また、前記振動膜３は絶縁材料である場合、例えば、ＳｉＮ膜のような高誘電率材料、絶縁膜６を設置しなくても良い。
この場合、振動膜の上に上部電極を設けることが必須である。
【００４２】
また、本実施形態のＣＭＵＴの製造においては、他のＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）技術を用いることができる。
例えば、公知のＳＭ法（Ｓｕｒｆａｃｅ  Ｍｉｃｒｏｍａｃｈｉｎｉｎｇ法；犠牲層を除去し、キャビティを形成する方法）等を用いることができる。
なお、以上の説明では、接合技術を用いて製造することについて説明したが、本実施形態の静電容量型超音波変換素子は、他のＭＥＭＳ技術を利用することによって製造することも可能である。
また、図１１（ｍ）に示す断面図は、本実施形態における最適な基本形態が示されている。
この図を簡潔にするため、その上に電気配線の保護膜（Ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）、もしくは上部電極１と上部電極パッド２３との電気配線、等については図示していない。
【００４３】
本実施の形態によれば、コラプスモードで作動させるに際し、振動膜の一部領域が外力を加えることなく基板との接触状態が維持され、安定性良く低電圧化を図ることが可能となる。
また、基板との接触状態を維持するため、樹脂、レジストのような固定材が不要であることから、このような固定材による影響を受けることがなく、振動のバラツキが少なく、経時変化等のないＣＭＵＴを実現することができる。
また、本実施の形態によれば、塑性変形された振動膜が下地基板と接触、融着することによって、ＤＣ電圧を大幅に低減でき、絶縁膜の放電による破壊を低減させることができる。
また、本実施の形態によれば、電極に貫通孔を設けることにより、寄生容量を減少させて、下部電極間の可変容量比（Ａｃｔｉｖｅ  Ｒａｔｉｏ）を増加させ、電気機械変換効率の高い、高性能な超音波変換素子（ＣＭＵＴ）を実現することができる。
また、本実施の形態によれば、突起部を設けることにより、振動膜と下地基板との接触面積が制御でき、ダイナミックレンジ（Ｄｙｎａｍｉｃ  Ｒａｎｇｅ）、バンド幅、等を大きくすることが可能となる。また、ＣＭＵＴの製造工程での製造プロセスにおけるバラツキを減少することができ、安定なプロセスによってアレイ化が容易となる。
また、本実施の形態の静電容量型超音波変換素子（ＣＭＵＴ）によれば、医療診断において、人体に対する電気的に好ましくない影響を可及的に抑制することが可能となる。
【実施例】
【００４４】
以下に、本発明の実施例について説明する。
図１２に、本実施例における静電容量型超音波変換素子（ＣＭＵＴ）の基本構造を説明する図を示す。
図１２（ａ）は、その静電容量型超音波変換素子（ＣＭＵＴ）の平面断面図であり、図１２（ｂ）はその平面概念図である。
本実施例のＣＭＵＴにおいて、図１で示した本発明の実施形態におけるＣＭＵＴとの相違点は、突起部５が振動膜３の上部に略リング状に分布させて形成され、下部電極８が下地の基板内に埋め込まれ、もしくは内蔵されていることである。なお、本実施例では、電極の貫通孔２４は上部電極１に設けられる。
基本的に相違する構成は以上の構成だけであるので、図１で示した本発明の実施形態１におけるＣＭＵＴの構成に対応する部分には、共通の符号が付されており、重複する部分の説明は省略する。
【００４５】
図１３に、本発明に係る本実施例の静電容量型超音波変換素子（ＣＭＵＴ）素子の電気容量特性図を示す。
図１３（ａ）は、本実施例のＣＭＵＴ素子における電気容量解析を説明するための断面図である。
この図１３（ａ）には、突起部が表示されていないが、接触領域の半径Ｒｃは２μｍに設定されている。
前提として、上部電極１の面積及び接触領域を固定し、上部電極１内の貫通孔２４の半径Ｒｉｎの変化によって、容量および可変容量比（Ａｃｔｉｖｅ  Ｒａｔｉｏ）の変化を計算する。
前記上部電極が半径５μｍの円形電極の面積を基準とし、かつ接触領域も半径２μｍ円形電極の面積を基準とする。
以下の表１は、計算用の詳細項目と数値を示すものである。
［表１］
0005408937.tif 000002
【００４６】
図１３（ｂ）は、本実施例におけるＣＭＵＴ素子の電気容量対電極貫通孔内径の依存性を示す図である。
貫通孔半径Ｒｉｎは接触領域半径Ｒｃより大きくなる場合、ＣＭＵＴ素子の電気容量が激減することが分かった。
例えば、貫通孔半径４μｍの容量は、貫通孔半径０μｍの容量の約１３分の１である。
【００４７】
図１３（ｃ）は、本実施例におけるＣＭＵＴ素子の可変容量比（Ａｃｔｉｖｅ  Ｒａｔｉｏ）対電極貫通孔内径の依存性を示す図である。
図１３（ｂ）と図１３（ｃ）により、貫通孔半径Ｒｉｎは接触領域半径Ｒｃより大きい場合、容量が少なくなるが、可変容量比（Ａｃｔｉｖｅ  ｒａｔｉｏ）が増える。
例えば、貫通孔半径４μｍの可変容量比が１であって、貫通孔半径０μｍの可変容量比は僅か約０．２１である。
即ち、貫通孔半径は接触領域半径より小さい場合、容量が大きい理由は、接触領域内の容量が大きいことによる。
但し、接触領域内の振動膜は振動できず、可変容量にならず、いわゆる寄生容量になってしまうこととなる。
前記の計算によって、電極貫通孔を設けることにより、寄生容量を低減することができる。
さらに、貫通孔半径を接触領域半径より大きく設置すると、寄生容量が略なくなって、可変容量比が最大値の１に達する。
【００４８】
つぎに、本実施例における静電容量型超音波変換素子（ＣＭＵＴ）の製造方法について説明する。
図１４〜図１７に、本実施例における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図を示す。
ここで、図１５（ｆ）から図１５（ｈ）は、本実施例における図１４（ａ）から図１４（ｅ）の製造工程に続く製造工程を説明する図である。
また、図１６（ｉ）から図１６（ｋ）は、図１５（ｆ）から図１５（ｈ）の製造工程に続く製造工程を説明する図である。
また、図１７（ｌ）から図１７（ｍ）は、図１６（ｉ）から図１６（ｋ）の製造工程に続く製造工程を説明する図である。
【００４９】
本実施例において、先ず、図１４（ａ）に示すように、Ｓｉ基板１２を洗浄、準備する。
その後、拡散（Ｄｉｆｆｕｓｉｏｎ）法、もしくはイオン注入（Ｉｏｎ  Ｉｍｐｌａｎｔａｔｉｏｎ）法でＳｉ基板表面を低抵抗化する。
従って、上記低抵抗化された表面領域は、上記した図３に示すように下部電極８として下地の基板内に内蔵される。
この低抵抗化されたＳｉ基板の表面抵抗値は、１０Ω−ｃｍ以下が望ましく、１Ω−ｃｍ以下がより望ましく、０．１Ω−ｃｍ以下が最も望ましい。
また、ここでは、下部電極８は基板１２の表面であり、特定領域は表示されていない。
図１４（ａ）から（ｄ）の工程は、実施形態８の図８（ａ）から図９（ｄ）の工程と同じであり、これらにより完成された基板はＡ基板１６と称する。
図１４（ｅ）に示すように、一枚のＳＯＩ基板（例えば、ＳＩＭＯＸ  ＳＯＩ基板、もしくは、Ｓｍａｒｔ−Ｃｕｔ  ＳＯＩ基板）を洗浄、準備する。以下の説明では、この基板をＣ基板２５と称する。
【００５０】
次に、図１５（ｆ）に示すように、前記Ｃ基板２５の裏と表を反転させて、前記Ａ基板１６の上に接合し、キャビティ１０を形成する。
前記の接合工程においては、アライメントする必要はない。なお、前記接合工程では、接合面の表面を室温で活性化して、１５０℃以下、１０−３Ｐａで接合する（例えば、ＥＶＧ社製ＥＶＧ８１０、５２０）。
【００５１】
次に、前記図１５（ｆ）に接合された基板のハンドリング層（Ｈａｎｄｌｉｎｇ層）１３を研磨して、約数十μｍの厚さのハンドリング層１３を残留させ、洗浄する。
その後、片面エッチング治具（例えば、ドイツＳｉｌｉｃｅｔ社製のウェハホルダー）を用いて、前記研磨された基板の裏面を保護しながら、８０℃のＫＯＨ液でハンドリング層１３をエッチングする。
その後、フッ酸を含む液でボックス層（ＢＯＸ層）１４をエッチングし、図１５（ｇ）に示すようにディバイス層１５を露出させる。
このディバイス層１５は、本実施例の振動膜３とする。
【００５２】
次に、図１５（ｈ）に示すように、ＬＰＣＶＤ法でＳｉＮ膜１７を成膜、ドライエッチングでパターニングする。
次に、図１６（ｉ）に示すように、エピタキシー（Ｅｐｉｔａｘｙ）法で突起部５を成長させる。
突起部５が前記ＳｉＮ膜１７に露出されるディバイス層１５のＳｉ表面から成長する。前記成長した突起部５の高さは、１ｎｍから１０００ｎｍの範囲が望ましく、５ｎｍから５００ｎｍの範囲がより望ましく、１０ｎｍから２００ｎｍの範囲が最も望ましい。
なお、前記のように露出される場所だけから結晶を成長させる方法は、選択エピタキシー（Ｓｅｌｅｃｔｉｖｅ  Ｅｐｉｔａｘｙ）という。
それで、前記パターニングされたＳｉＮ膜１７の代わりに、ＳｉＯ膜、ＳｉＯＮ膜などを用いることも可能である。
なお、上記のエピタキシー法は、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、
もしくはＬＰＥ（Ｌｉｑｕｉｄ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）法、ＳＰＥ（Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｅｘｐｉｔａｘｙ）法、等のエピタキシー法の一種を利用する。
なお、前記選択エピタキシー法の代替方法がある。
例えば、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、もしくはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、
かつエッチング法もしくはリフト・オフ（Ｌｉｆｔ−ｏｆｆ）法を加えて、前記の突起部５をパターニングすることも可能である。
【００５３】
その後、約１６０℃のリン酸を含む液で前記ＳｉＮ膜１７をエッチング、除去して、図１６（ｊ）に示すような突起部５付きの振動膜３が完成する。
また、本実施例において、前記振動膜３の形状は、厚さ３４０ｎｍであり、一辺が４０μｍの正方形である。
また、大気圧による前記振動膜３の中央部変位量は約３６０ｎｍである。
また、前記基板を圧力釜（Ａｕｔｏｃｌａｖｅ）に入れて、キャビティ１０の高さが６００ｎｍである場合、約２．６５ａｔｍ以上の圧力を加えて振動膜３の中央部がキャビティ１０下の絶縁膜６に接触させる。
また、前記突起部５の分布は、図１２（ｂ）に示すように前記振動膜３の中心部から内径４μｍ、幅約２μｍの略リング状である。
外圧４ａｔｍを加える場合、前記振動膜３の中央部が絶縁膜６に接触し、前記突起部５と略同じの直径４μｍの接触領域９を形成する。
なお、前記突起部５を設けない場合、前記接触領域９の大きさが外圧分布、微小圧力変動、および振動膜３の寸法、境界条件（Ｂｏｕｎｄａｒｙ  ｃｏｎｄｉｔｉｏｎｓ）に強く依存するので、素子間のバラツキが大きくなる。
これに対して、本実施例のように突起部５を設けた場合には、上記したバラツキがあっても、前記接触領域９を突起部５と略同じ形状に形成することができる。前記図１１（ｋ）のように、そこで述べた外圧に対応する外圧および約８００℃の温度を加えることにより、Ｓｉに塑性変形が発現し、接触領域９が形成された図１６（ｋ）に示すような素子が完成される。完成した素子は、室温に戻っても振動膜が基板に接触した状態を維持し、何らの外力を要せず、コラプスモードとして作動させることができる。
【００５４】
次に、前記振動膜３の周縁外の附近に、前記振動膜３を構成するディバイス層１５をドライエッチングでパターニングする。
その後、このパターニング用のフォトレジストを除去しないで直接に酸化膜１１をウェットエッチングでパターニングする。
前記工程により図１７（ｌ）に示すように、エッチング穴２１が形成される。
次に、電極用のＡｌをスパッタリングで成膜して、ウェットエッチングでパターニングする。
これにより、図１７（ｍ）に示すように、上部電極１、上部電極パッド２３、および下部電極パッド２２が形成される。
なお、上部電極１のパターンはリング状にして、かつこの内径は突起部５の形状より大きくする。
即ち、上部電極１の貫通孔半径は、前記接触領域半径より大きくするので、前記可変容量比（Ａｃｔｉｖｅ  ｒａｔｉｏ）が最大値の１である。
なお、オーミックコンタクト（Ｏｈｍｉｃ  ｃｏｎｔａｃｔ）を形成するため、その後に前記Ａｌ電極をアニーリングすることも可能である。
前記アニーリングの温度は、２００℃から４５０℃の範囲であることが望ましい。
これは通常のＡｌ電極のオーミックコンタクトする際のアニールの温度範囲である。
【００５５】
最後に、本実施例における多素子を電気分離するため、ディバイス層１５をパターニングして、素子アレイを完成させる。但し、この電気分離を図示して説明することは、ここでは省略する。
また、その上に電気配線の保護膜（Ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）、もしくは上部電極１と上部電極パッド２３との電気配線、等を図示することも省略されている。
なお、前記保護膜は、ＰＶＤ法で低温形成できるＳｉＯ膜、ＳｉＮ膜が望ましい。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施形態１における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための図。図１（ａ）はその静電容量型超音波変換素子（ＣＭＵＴ）の断面概念図、図１（ｂ）はその静電容量型超音波変換素子（ＣＭＵＴ）の平面概念図。
【図２】本発明の実施形態２における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための断面概念図。
【図３】本発明の実施形態３における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための断面概念図。
【図４】本発明の実施形態４における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための断面概念図。
【図５】本発明の実施形態５における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための断面概念図。
【図６】本発明の実施形態６における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための断面概念図。
【図７】本発明の実施形態７における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための断面概念図。
【図８】本発明の実施形態８における静電容量型超音波変換素子（ＣＭＵＴ）製造方法を説明するための図であり、図８（ａ）から図８（ｂ）はその製造工程図。
【図９】本発明の実施形態８における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図であり、図９（ｃ）から図９（ｆ）は、図８（ａ）から図８（ｂ）の製造工程に続く製造工程を説明する図。
【図１０】本発明の実施形態８における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図であり、図１０（ｇ）から図１０（ｊ）は、図９（ｃ）から図９（ｆ）の製造工程に続く製造工程を説明する図。
【図１１】本発明の実施形態８における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図であり、図１１（ｋ）から図１１（ｍ）は、図１０（ｇ）から図１０（ｊ）の製造工程に続く製造工程を説明する図。
【図１２】本発明の実施例における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための図。図１２（ａ）はその静電容量型超音波変換素子（ＣＭＵＴ）の断面概念図、図１２（ｂ）はその静電容量型超音波変換素子（ＣＭＵＴ）の平面概念図。
【図１３】本発明の実施例における静電容量型超音波変換素子（ＣＭＵＴ）素子の電気容量特性図を背差名するための図。図１３（ａ）は、そのＣＭＵＴ素子における電気容量解析を説明するための断面図。図１３（ｂ）はそのＣＭＵＴ素子の電気容量対電極貫通孔内径の依存性を説明するための図。１３（ｃ）はそのＣＭＵＴ素子の可変容量比（Ａｃｔｉｖｅ  Ｒａｔｉｏ）対電極貫通孔内径の依存性を説明するための図。
【図１４】本発明の実施例における静電容量型超音波変換素子（ＣＭＵＴ）製造方法を説明するための図であり、図１４（ａ）から図１４（ｅ）はその製造工程図。
【図１５】本発明の実施例における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図であり、図１５（ｆ）から図１５（ｈ）は、図１４（ａ）から図１４（ｅ）の製造工程に続く製造工程を説明する図。
【図１６】本発明の実施例における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図であり、図１６（ｉ）から図１６（ｋ）は、図１５（ｆ）から図１５（ｈ）の製造工程に続く製造工程を説明する図。
【図１７】本発明の実施例における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図であり、図１７（ｌ）から図１７（ｍ）は、図１６（ｉ）から図１６（ｋ）の製造工程に続く製造工程を説明する図。
【符号の説明】
【００５７】
１：上部電極
２：振動膜支持部
３：振動膜
４：基板
５：突起部  （Ｄｉｍｐｌｅｓ  ｏｒ  Ｎｕｂｓ）
６：絶縁膜
７：振動膜の外周部
８：下部電極
９：接触領域
１０：キャビティ（Ｃａｖｉｔｙ）
１１：Ｓｉ酸化膜
１２：Ｓｉ基板
１３：ＳＯＩ基板のハンドリング（Ｈａｎｄｌｉｎｇ）層（Ｓｉ）
１４：ＳＯＩ基板のボックス層（ＢＯＸ層；Ｓｉ酸化膜）
１５：ＳＯＩ基板のディバイス層
１６：Ａ基板
１７：Ｓｉ窒化膜
１９：第二絶縁膜
２０：Ｂ基板
２１：エッチング穴
２２：下部電極パッド
２３：上部電極パッド
２４：電極貫通孔
２５：Ｃ基板
【図１】
0005408937.tif 000003
【図２】
0005408937.tif 000004
【図３】
0005408937.tif 000005
【図４】
0005408937.tif 000006
【図５】
0005408937.tif 000007
【図６】
0005408937.tif 000008
【図７】
0005408937.tif 000009
【図８】
0005408937.tif 000010
【図９】
0005408937.tif 000011
【図１０】
0005408937.tif 000012
【図１１】
0005408937.tif 000013
【図１２】
0005408937.tif 000014
【図１３】
0005408937.tif 000015
【図１４】
0005408937.tif 000016
【図１５】
0005408937.tif 000017
【図１６】
0005408937.tif 000018
【図１７】
0005408937.tif 000019