(57)【特許請求の範囲】
【請求項１】
基板上に、複数の画素とこれら画素に信号を供給する表示駆動信号線を備える表示領域と、前記表示駆動信号線と電気的に接続される断線等検査回路とを備え、
前記断線等検査用回路は検査用薄膜トランジスタと検査用配線とを備え
前記検査用薄膜トランジスタは、第１方向に延在されたゲート配線を共通のゲート電極として形成され、
前記検査用配線は、検査用信号が供給され前記第１方向に延在されるＮ個の第１検査用配線と、これら第１検査用配線と電気的に接続され前記検査用薄膜トランジスタを介在させて前記第１方向と交差する第２方向に延在される第２検査用配線とから構成され、
一端側から順次配列されるＮ個の検査用薄膜トランジスタを１ユニットとした場合、各ユニットの第ｎ（Ｎ以下の値）の検査用薄膜トランジスタは第ｎの第１検査用配線と電気的に接続された前記第２検査用配線に接続されている表示装置であって、
前記検査用薄膜トランジスタは複数段に配列されるとともに、前記Ｎ個の第１検査用配線は各段ごとに割り振られて配置され、
各段における前記検査用薄膜トランジスタは、他の段における前記検査用薄膜トランジスタに対し、前記第１方向にずれを有して配置され、
各段の互いに隣接する前記検査用薄膜トランジスタの間に、当該段よりも下段の前記検査用薄膜トランジスタに接続される前記第２検査用配線を前記第２方向に延在させ、
各段における前記第１方向に延在される前記ゲート配線と前記第２方向に延在される前記第２検査用配線との交差位置、及び各段における前記検査用薄膜トランジスタは、当該各段の前記ゲート配線と重畳して前記第１方向に整列させたことを特徴とする表示装置。
【請求項２】
前記断線等検査回路は、前記基板にフェースダウンされる半導体装置の搭載面に形成され、前記半導体装置の出力バンプが電気的に接続される端子には、前記表示駆動信号線および前記第２検査用配線が接続されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記表示駆動信号線はゲート信号線からなり、
一端側から順次配列される４個の前記検査用薄膜トランジスタを１ユニットとし、前記第２検査用配線は前記検査用薄膜トランジスタを介して前記ゲート信号線に接続されていることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記表示領域の外側において、互いに隣接する４本の前記ゲート信号線のうち、偶数番目の前記ゲート信号線と奇数番目の前記ゲート信号線とが層を異ならしめた２層構造で形成されていることを特徴とする請求項３に記載の表示装置。
【請求項５】
前記表示駆動信号はゲート信号線からなり、
一端側から順次配列される２個の前記検査用薄膜トランジスタを１ユニットとし、前記第２検査用配線は前記検査用薄膜トランジスタを介して前記ゲート信号線に電気的に接続されていることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記ゲート信号線は、同層の１層構造で形成されていることを特徴とする請求項５に記載の表示装置。
【請求項７】
前記表示駆動信号はドレイン信号線からなり、
一端側から順次配列される３個の前記検査用薄膜トランジスタを１ユニットとし、前記第２検査用配線は前記検査用薄膜トランジスタを介して前記ドレイン信号線に電気的に接続されていることを特徴とする請求項１に記載の表示装置。
【請求項８】
前記ユニットの前記検査用薄膜トランジスタに接続される前記第２検査用配線のそれぞれは、赤色、緑色、および青色を担当する各ドレイン信号線に電気的に接続されていることを特徴とする請求項７に記載の表示装置。
【請求項９】
前記第１検査用配線は、前記ゲート配線と同層で形成され、前記第２検査用配線と異なる層で形成されていることを特徴とする請求項１に記載の表示装置。
【請求項１０】
表示装置は、液晶表示装置であることを特徴とする請求項１に記載の表示装置。
【請求項１１】
表示装置は、有機ＥＬ表示装置であることを特徴とする請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に、断線等検査回路が備えられている表示装置に関する。
【背景技術】
【０００２】
たとえば液晶表示装置は、液晶を挟持して対向配置される一対の基板のうち、一方の基板の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線とｙ方向に延在しｘ方向に並設されるドレイン信号線が形成され、これら各信号線で囲まれた矩形状に領域を画素の領域として構成している。表示領域はこれら各画素の集合体によって形成される。
【０００３】
ゲート信号線およびドレイン信号線は各画素に信号を供給する表示駆動信号線として機能し、それぞれの画素には、少なくとも、ゲート信号線からの走査信号によってオンする薄膜トランジスタと、このオンされた薄膜トランジスタを通してドレイン信号線からの映像信号が供給される画素電極を備えている。
【０００４】
そして、このような液晶表示装置において、表示領域の外側の領域の一部に、表示駆動信号であるゲート信号線あるいはドレイン信号線の断線等を検査する断線等検査回路が形成されているものが知られている（下記特許文献１参照）。
【０００５】
図８は、従来の断線等検査回路の一部を示した平面図である。図８は、本発明の実施例を示す図１と対応づけて描画している。このため、図８の以下に示す説明以外の構成は図１に基づく説明を参照されたい。
【０００６】
図８に示す断線等検査回路は、表示領域のたとえばゲート信号線に信号を供給する端子ＩＴからなる端子群の近傍であって、この端子群に対して前記表示領域と反対側の領域に形成されている。前記端子ＩＴのそれぞれは図示しない半導体装置の対応する出力バンプと接続され、前記断線等検査回路は、前記半導体装置の搭載面に形成されるようになっている。
【０００７】
図８に示す断線等検査回路は、基本的には、ゲート信号線と検査用薄膜トランジスタＩＴＦＴを介して検査用配線ＩＷを電気的に接続させた構成となっている。
【０００８】
図８において、表示用ゲート信号線に接続される各端子ＩＴにそれぞれ近接して配置される複数の検査用薄膜トランジスタＩＴＦＴがあり、これら検査用薄膜トランジスタＩＴＦＴは図中ｘ方向に延在された検査用ゲート配線ＧＷを共通のゲート電極として形成されている。以下、画像表示領域における画素を駆動するための薄膜トランジスタのゲート電極に接続する配線をゲート信号線と言い、画素領域の外側に配置されて検査用薄膜トランジスタのゲート電極を構成する配線をゲート配線という。そして、前記検査用配線ＩＷは、検査用信号が供給され図中ｘ方向に延在される４個の第１検査用配線ＩＷ１と、これら第１検査用配線ＩＷ１と電気的に接続され図中ｙ方向に延在されて前記検査用薄膜トランジスタＩＴＦＴに接続される第２検査用配線ＩＷ２とから構成されている。さらに、一端側から順次配列される４個の検査用薄膜トランジスタＩＴＦＴを１ユニットとした場合、各ユニットのたとえばｎ番目の検査用薄膜トランジスタＩＴＦＴはたとえばｎ番目の第１検査用配線ＩＷ１と電的に接続された第２検査用配線ＩＷ２に接続されている。ドライバチップの下に検査用トランジスタを配置する技術は特許文献１に記載されている。
【０００９】
このように構成された断線等検査回路は、検査の際に、ゲート配線ＧＷに信号を供給することにより、各検査用薄膜トランジスタＩＴＦＴをオンさせるようにする。これにより、４個の第１検査用配線ＩＷ１のそれぞれは４本おきに並設されるゲート信号線と電気的に接続されるようになる。そして、第１検査用配線ＩＷ１のそれぞれに検査用信号を供給することにより、各ゲート信号線の断線あるいはショート等を検査できる。
【００１０】
なお、ゲート信号線の検査に４個の第１検査用配線ＩＷ１を必要としているのは、ゲート信号線と対応する端子ＩＴとを接続する引き出し配線において、偶数番目の引き出し配線と奇数番目の引き出し配線が層を異ならしめた２層構造によって形成されていることを想定したものとなっているからである。このようにした場合、一層目の引き出し配線とこの引き出し配線に隣接する２層目の引き出し配線とショートを検出することができる。引き出し配線において上述のような２層構造とするのは、狭いスペースにおいて隣接する引き出し配線の離間距離をできるだけ狭くすることをねらっているからである。２層構造の配線は特許文献２に記載されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００７−１７１９９３号公報
【特許文献２】特開２００４−５３７０２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかし、上述した断線等検査回路は、その検査用薄膜トランジスタＩＴＦＴを、ゲート信号線およびドレイン信号線に接続される端子の配列に対応させて近接配置させた構成としたものとなっている。
【００１３】
この場合、画素の高精細化にともなって、前記端子ＩＴの間隔が狭くなった場合に、それに対応させて検査用薄膜トランジスタＩＴＲのサイズを小さくしなければならなくなる。
【００１４】
このようにした場合、それぞれの検査用薄膜トランジスタＩＴＲにいわゆるＶｔｈシフトが生じ易くなり、書き込み不良が生じる場合がある。このようになった場合、信頼性ある断線等検査ができなくなる。
【００１５】
本発明の目的は、制約されたスペースで、検査用薄膜トランジスタを充分大きなサイズで形成し得る断線等検査回路を備える表示装置を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の表示装置の断線等検査回路は、検査用薄膜トランジスタを複数段に配列させ、全体として視た検査用薄膜トランジスタＩＴＲを千鳥配置とし、
検査用信号が供給される第１検査用配線と電気的に接続され下段の検査用薄膜トランジスタを介在させて形成される第２検査用配線が、上段の検査用薄膜トランジスタの間を走行するように構成したものである。
【００１７】
本発明の構成は、たとえば、以下のようなものとすることができる。
【００１８】
（１）本発明の表示装置は、基板上に、複数の画素とこれら画素に信号を供給する表示駆動信号線を備える表示領域と、前記表示駆動信号線と電気的に接続される断線等検査回路とを備え、
前記断線等検査用回路は検査用薄膜トランジスタと検査用配線とを備え
前記検査用薄膜トランジスタは、第１方向に延在されたゲート配線を共通のゲート電極として形成され、
前記検査用配線は、検査用信号が供給され前記第１方向に延在されるＮ個の第１検査用配線と、これら第１検査用配線と電気的に接続され前記検査用薄膜トランジスタを介在させて前記第１方向と交差する第２方向に延在される第２検査用配線とから構成され、
一端側から順次配列されるＮ個の検査用薄膜トランジスタを１ユニットとした場合、各ユニットの第ｎ（Ｎ以下の値）の検査用薄膜トランジスタは第ｎの第１検査用配線と電気的に接続された前記第２検査用配線に接続されている表示装置であって、
前記検査用薄膜トランジスタは複数段に配列されるとともに、前記Ｎ個の第１検査用配線は各段ごとに割り振られて配置され、
各段における前記検査用薄膜トランジスタは、他の段における前記検査用薄膜トランジスタに対し、前記第１方向にずれを有して配置され、
各段の互いに隣接する前記検査用薄膜トランジスタの間に、当該段よりも下段の前記検査用薄膜トランジスタに接続される前記第２検査用配線を前記第２方向に延在させ、
各段における前記第１方向に延在される前記ゲート配線と前記第２方向に延在される前記第２検査用配線との交差位置、及び各段における前記検査用薄膜トランジスタは、当該各段の前記ゲート配線と重畳して前記第１方向に整列させたことを特徴とする。
【００１９】
（２）本発明の表示装置は、（１）において、前記断線等検査回路は、前記基板にフェースダウンされる半導体装置の搭載面に形成され、前記半導体装置の出力バンプが電気的に接続される端子には、前記表示駆動信号線および前記第２検査用配線が接続されていることを特徴とする。
【００２０】
（３）本発明の表示装置は、（１）において、前記表示駆動信号線はゲート信号線からなり、
一端側から順次配列される４個の前記検査用薄膜トランジスタを１ユニットとし、前記第２検査用配線は前記検査用薄膜トランジスタを介して前記ゲート信号線に接続されていることを特徴とする。
【００２１】
（４）本発明の表示装置は、（３）において、前記表示領域の外側において、互いに隣接する４本の前記ゲート信号線のうち、偶数番目の前記ゲート信号線と奇数番目の前記ゲート信号線とが層を異ならしめた２層構造で形成されていることを特徴とする。
【００２２】
（５）本発明の表示装置は、（１）において、前記表示駆動信号はゲート信号線からなり、
一端側から順次配列される２個の前記検査用薄膜トランジスタを１ユニットとし、前記第２検査用配線は前記検査用薄膜トランジスタを介して前記ゲート信号線に電気的に接続されていることを特徴とする。
【００２３】
（６）本発明の表示装置は、（５）において、前記ゲート信号線は、同層の１層構造で形成されていることを特徴とする。
【００２４】
（７）本発明の表示装置は、（１）において、前記表示駆動信号はドレイン信号線からなり、
一端側から順次配列される３個の前記検査用薄膜トランジスタを１ユニットとし、前記第２検査用配線は前記検査用薄膜トランジスタを介して前記ドレイン信号線に電気的に接続されていることを特徴とする。
【００２５】
（８）本発明の表示装置は、（７）において、前記ユニットの前記検査用薄膜トランジスタに接続される前記第２検査用配線のそれぞれは、赤色、緑色、および青色を担当する各ドレイン信号線に電気的に接続されていることを特徴とする。
【００２６】
（９）本発明の表示装置は、（１）において、前記第１検査用配線は、前記ゲート配線と同層で形成され、前記第２検査用配線と異なる層で形成されていることを特徴とする。
【００２７】
（１０）本発明の表示装置は、（１）において、液晶表示装置であることを特徴とする。
【００２８】
（１１）本発明の表示装置は、（１）において、有機ＥＬ表示装置であることを特徴とする。
【００２９】
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【００３０】
このように構成した表示装置は、制約されたスペースにおいて、検査用薄膜トランジスタを充分大きなサイズで形成し得る断線等検査回路を具備させることができる。
【００３１】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【００３２】
【図１】本発明の表示装置の実施例１を示す要部構成図で、断線等検査回路の一部平面図を示している。
【図２】本発明の表示装置の実施例１を示す全体構成図で、液晶表示装置の平面図を示している。
【図３】本発明の表示装置の実施例１に具備される断線等検査回路の等価回路を示した図である。
【図４】図１のIV−IV線における断面図である。
【図５】本発明の表示装置の他の実施例を示す全体構成図で、液晶表示装置の平面図である。
【図６】本発明の表示装置の配線部分の断面図である。
【図７】本発明の表示装置の配線部分の他の構成を示す断面図である。
【図８】従来の断線等検査回路の一部平面図を示している。
【発明を実施するための形態】
【００３３】
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
【実施例１】
【００３４】
〈全体の構成〉
図２は、液晶表示装置の実施例１の概略を示す平面図である。図２において、液晶（図示せず）を挟持して対向配置される第１基板ＳＵＢ１、第２基板ＳＵＢ２がある。第２基板ＳＵＢ２は観察者側に配置されるようになっている。第１基板ＳＵＢ１の背面にはバックライト（図示しない）が配置されるようになっている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１よりも若干小さな面積となっており、第１基板ＳＵＢ１の図中下側の辺部ＳＤを露出させるようになっている。第１基板ＳＵＢ１の図中下側の辺部ＳＤには半導体装置（チップ）ＳＥＣが搭載されている。この半導体装置ＳＥＣは後述の表示領域ＡＲにおける各画素を駆動する制御回路となっている。第２基板ＳＵＢ２の周辺には、第１基板ＳＵＢ１との固着を図るシール材ＳＬが形成され、このシール材ＳＬは液晶を封止させる機能をも有している。
【００３５】
シール材ＳＬで囲まれた領域は表示領域ＡＲとなっている。第１基板ＳＵＢ１の前記表示領域ＡＲにおける液晶側の面には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬ、および図中ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。隣接する一対のゲート信号線ＧＬと隣接する一対のドレイン信号線ＤＬとで囲まれる領域は画素領域を構成するようになっている。これにより、表示領域ＡＲにはマトリックス状に配置された多数の画素を有するようになっている。
【００３６】
各画素領域には、図中の点線楕円枠内の等価回路図である図Ａに示すように、ゲート信号線ＧＬからの信号（走査信号）によってオンされる薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを通してドレイン信号線ＤＬからの信号（映像信号）が供給される画素電極ＰＸと、この画素電極ＰＸとの間に電界を生じさせる対向電極ＣＴとが形成されている。前記電界は第１基板ＳＵＢ１の面に平行な成分を有し、液晶の分子は第１基板ＳＵＢ１の面に水平な状態のままで配向状態が変化するようになっている。この種の液晶表示装置はたとえば横電界方式と称される。なお、対向電極ＣＴはたとえばゲート信号線ＧＬに平行して走行するコモン信号線ＣＬを介して映像信号に対して基準となる基準信号が供給されるようになっている。
【００３７】
なお、ゲート信号線ＧＬ、ドレイン信号線ＤＬ、およびコモン信号線ＣＬは、それぞれ図示しない引き出し線によって前記半導体装置ＳＥＣに接続され、ゲート信号線ＧＬには走査信号、ドレイン信号線ＤＬには映像信号、コモン信号線ＣＬには基準信号が供給されるようになっている。
【００３８】
そして、基板ＳＵＢ１の前記半導体装置ＳＥＣの搭載面には、図示しないが、ゲート信号線ＧＬおよびドレイン信号線ＤＬの断線あるいはショート等を検出するための断線等検査回路が形成されている。この断線等検査回路は、半導体装置ＳＥＣの出力バンプと接続される端子であって、ゲート信号線ＧＬおよびドレイン信号線ＤＬのそれぞれの端子ＩＴと、半導体装置ＳＥＣの搭載面から離間された部分に形成された検査用端子ＩＩＴとの間に形成されている。この断線等検査回路については、後に、図３を用いて詳述する。
【００３９】
なお、基板ＳＵＢ１の前記半導体装置ＳＥＣの搭載面には、半導体装置ＳＥＣの入力バンプと接続される端子ＯＴが形成され、これら端子ＯＴは、基板ＳＵＢ１の端辺において接続されるフレキシブル配線基板ＦＷＢの各端子に配線（図示せず）を介して接続されるようになっている。これにより、フレキシブル配線基板ＦＷＢを介して入力された信号によって、半導体装置ＳＥＣが駆動され、表示領域ＡＲの各画素が駆動されるようになっている。
【００４０】
上述した実施例では、横電界方式と称される液晶表示装置を例に挙げて示したものである。しかし、この方式に限らず、たとえば、ＴＮ（Twisted Nematic）、ＶＡ（Vertical Alignment）等の縦電界方式と称される液晶表示装置にも適用できる。
【００４１】
〈断線等検査回路の等価回路〉
図３は、断線等検査回路を示した回路図である。なお、図３は、等価回路であり、その回路構成を容易に理解できるように、たとえば検査用薄膜トランジスタＩＴＦＴ等の幾何学的配置は従来通りとなっている。本願発明の実施例における検査用薄膜トランジスタＩＴＦＴ等の幾何学的配置は図１に示している。
【００４２】
図３において、図中上段おいてｘ方向に配列される端子ＩＴは、ゲート信号線ＧＬ、ドレイン信号線ＤＬに接続される端子である。図中符号ＧＩＴで示される範囲の各端子ＩＴは、それぞれゲート信号線ＧＬと接続される端子ＩＴを示し、図中符号ＤＩＴで示される範囲の各端子ＩＴは、それぞれドレイン信号線ＤＬと接続される端子ＩＴを示している。
【００４３】
端子ＩＴに対し、ゲート信号線ＧＬ、ドレイン信号線ＤＬと反対側には、検査用薄膜トランジスタＩＴＦＴが各端子ＩＴに対応づけて配列され、これら検査用薄膜トランジスタＩＦＴは、図中ｘ方向に延在されたゲート配線ＧＷを共通のゲート電極として形成されている。
【００４４】
各端子ＩＴは、それぞれ、対応する検査用薄膜トランジスタＩＴＦＴを介して、第２検査用配線ＩＷ２および第１検査用配線ＩＷ１に接続されるようになっている。検査用配線において、第１検査用配線ＩＷ１および第２検査用配線ＩＷ２と命名を異ならしめているのは、それぞれ層を異ならしめて形成されているからである。第１検査用配線ＩＷ１はたとえば前記ゲート配線ＧＷと同層で形成されている。
【００４５】
ここで、ゲート信号線ＧＬの各端子ＩＴ側の検査用配線は、ゲート配線ＧＷと平行（図中ｘ方向）に配置された４個の第１検査用配線ＩＷ１と、図中ｙ方向に延在されｘ方向に並設される第２検査用配線ＩＷ２とから構成されている。そして、互いに隣接される４個の検査用薄膜トランジスタＩＴＦＴを１ユニットとした場合、各ユニットのたとえばｎ番目（４以下の値）の検査用薄膜トランジスタＩＴＦＴは、それぞれ第２検査用配線ＩＷ２を介して、ｎ番目の第１検査用配線ＩＷ１と電気的に接続されるようになっている。ここで、ゲート信号線ＧＬ側に接続される第１検査用配線ＩＷ１が４個となっているのは、表示領域ＡＲから引き出されたゲート信号線ＧＬにおいて、互いに隣接する４本同士で、偶数番目のものと奇数番目のものとが層を異ならしめた２層構造となっており、絶縁膜を介して隣接するもの同士のショートを検出できるようにするためである。
【００４６】
また、ドレイン信号線ＤＬの各端子ＩＴ側の検査用配線は、ゲート配線ＧＷと平行（図中ｘ方向）に配置された３個の第１検査用配線ＩＷ１と、図中ｙ方向に延在されｘ方向に並設される第２検査用配線ＩＷ２とから構成されている。そして、互いに隣接される３個の検査用薄膜トランジスタＩＴＦＴを１ユニットとした場合、各ユニットのたとえばｎ番目（３以下の値）の検査用薄膜トランジスタＩＴＦＴは、それぞれ第２検査用配線ＩＷ２を介して、ｎ番目の第１検査用配線ＩＷ１と電気的に接続されるようになっている。ここで、ドレイン信号線ＤＬ側に接続される第１検査用配線ＩＷ１が３個となっているのは、各ドレイン信号線ＤＬがカラー表示のたとえば３原色（Ｒ、Ｇ、Ｂ）のそれぞれを担当し、各色ごとのドレイン信号線ＤＬを把握して検査する必要があるからである。
【００４７】
図中下段には、それぞれ図中符号Ｇ１、Ｇ２、Ｇ３、Ｇ４、ＳＷ、Ｂ、Ｇ、Ｒで示す検査用端子ＩＩＴがある。図中符号Ｇ１、Ｇ２、Ｇ３、Ｇ４で示す各検査用端子ＩＩＴは、ゲート信号線ＧＬの各端子ＩＴ側の４個の第１検査用配線ＩＷ１のいずれかに接続されている。図中符号ＳＷで示す検査用端子ＩＩＴは、ゲート配線ＧＷに接続されている。図中符号Ｒ、Ｇ、Ｂで示す各検査用端子ＩＩＴは、ドレイン信号線ＧＬの各端子ＩＴ側の３個の第１検査用配線ＩＷ１のいずれかに接続されている。
【００４８】
このように構成される断線等検査回路は、ゲート信号線ＧＬおよびドレイン信号線ＤＬの検査の際に、図中符号ＳＷで示す検査用端子ＩＩＴに信号を供給することよって、検査用薄膜トランジスタＩＴＦＴのそれぞれをオン状態にし、それぞれの第１検査用配線ＩＷ１を、第２検査用配線ＩＷ２、検査用薄膜トランジスタＩＴＦＴ、端子ＩＴを通して、ゲート信号線ＧＬおよびドレイン信号線ＤＬと電気的に接続させるようにする。その後、図中符号Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｂ、Ｇ、Ｒで示す検査用端子ＩＩＴに検査信号を供給することによって、ゲート信号線ＧＬおよびドレイン信号線ＤＬに断線あるいはショート等があるか否かを検査する。検査の結果、ゲート信号線ＧＬおよびドレイン信号線ＤＬに断線あるいはショート等が発見されない場合には、検査信号の供給を止め（各検査用薄膜トランジスタＩＴＦＴはオフとなる）、液晶表示装置は、良品として扱われるようになる。
【００４９】
〈断線検査回路の構成〉
図１は、液晶表示装置の基板ＳＵＢ１に形成された断線検査回路の１実施例を示す平面図である。図１は、図３の点線枠Ｑに示す部分に相当する構成図となっている。また、図１のIV−IV線における断面図を図４に示している。
【００５０】
図１に示す断線検査回路は、所定のパターンからなる導電膜、絶縁膜、半導体膜等の積層体によって形成されている。そして、製造工数の低減を図るため、表示領域ＡＲにおける画素の形成と並行して形成されるようになっている。このため、表示領域ＡＲに形成される前記薄膜トランジスタＴＦＴと、図１に示す検査用薄膜トランジスタＩＴＦＴは、導電膜、絶縁膜、半導体膜等の積層構造が同じになっている。
【００５１】
図１において、まず概略を示すと、基板ＳＵＢ１（図４参照）の表面に複数の端子ＩＴが形成されている。これら端子ＩＴは、ゲート信号線ＧＬの端子となり、図中ｘ方向に配列されている。
【００５２】
端子ＩＴに対し、ゲート信号線ＧＬと反対側には、前記端子ＩＴのそれぞれと対応して配置される検査用薄膜トランジスタＩＴＦＴが形成されている。ここで、検査用薄膜トランジスタＩＴＦＴは、たとえば２段で配列されている。１段目の検査用薄膜トランジスタＩＴＦＴは図中符号ＩＴＦＴ（１）で示し、２段目の検査用薄膜トランジスタＩＴＦＴは図中符号ＩＴＦＴ（２）で示している。これにより、各段における検査用薄膜トランジスタＩＴＦＴは、隣接する他の検査用薄膜トランジスタＩＴＦＴとの間隔を大きくとることができ、各検査用薄膜トランジスタＩＴＦの占める面積を大きくすることができるようになる。なお、１段目の各検査用薄膜トランジスタＩＴＦＴ（１）のゲート電極を共通にするゲート配線ＧＷ（図中符号ＧＷ（１）で示す）と２段目の各検査用薄膜トランジスタＩＴＦＴ（２）のゲート電極を共通にするゲート配線ＧＷ（図中符号ＧＷ（２）で示す）は、断線等検査回路のたとえば図中左端側において屈曲部ＢＤを介して互いに接続されている。
【００５３】
さらに、１段目の検査用薄膜トランジスタＩＴＦＴ（１）のそれぞれに対し、２段目の検査用薄膜トランジスタＩＴＦＴ（２）のそれぞれは、図中ｘ方向に、たとえば半ピッチ分だけずれて配置されるようになっている。これは、２段目の検査用薄膜トランジスタＩＴＦＴ（２）のそれぞれの検査用薄膜トランジスタＩＴＦＴ（２）から対応する端子ＩＴへ直線状に延在する後述の第２検査用配線ＩＷ２が、１段目の検査用薄膜トランジスタＩＴＦＴ（１）の間に配置できるようにするためである。
【００５４】
ゲート信号線ＧＬの検査のための第１検査用配線ＩＷ１はたとえば４個必要とすることは上述した通りであるが、検査用薄膜トランジスタＩＴＦＴの２段配列にともなって、４個の第１検査用配線ＩＷ１は各段ごとに割り振られて配置されるようになっている。すなわち、１段目の検査用薄膜トランジスタＩＴＦＴ（１）の下段には、２個の第１検査用配線ＩＷ１が配置され、２段目の検査用薄膜トランジスタＩＴＦＴ（２）の下段には、２個の第１検査用配線ＩＷ１が配置されるようになっている。しかし、これに限定されることはなく、たとえば、１段目の検査用薄膜トランジスタＩＴＦＴ（１）の下段には、３個（あるいは１個）の第１検査用配線ＩＷ１を配置させ、２段目の検査用薄膜トランジスタＩＴＦＴ（２）の下段には、１個（あるいは３個）の第１検査用配線ＩＷ１を配置させるというように、各第１検査用配線ＩＷ１を割り振るようにしてもよい。
【００５５】
ここで、図中左端側から順次配列される４個の検査用薄膜トランジスタＩＴＦＴを１ユニットとし、それ以降に順次続く他のユニットにおいて、第１検査用配線ＩＷ１と第２検査用配線ＩＷ２との接続態様が同様となっている。すなわち、各ユニットにおいて、１段目である２個の検査用薄膜トランジスタＩＴＦＴ（１）のそれぞれは、前記検査用薄膜トランジスタＩＴＦＴ（１）よりも下段にある２個の第１検査用配線ＩＷ１のいずれかに、それぞれ第２検査用配線ＩＷ２を介して接続され、２段目である２個の検査用薄膜トランジスタＩＴＦＴ（２）のそれぞれは、前記検査用薄膜トランジスタＩＴＦＴ（２）よりも下段にある２個の第１検査用配線ＩＷ１のいずれかに、それぞれ第２検査用配線ＩＷ２を介して接続されるようになっている。なお、第１検査用配線ＩＷ１と第２検査用配線ＩＷ２との接続は、それぞれ、コンタクト部ＣＮを介して行われるようになっている。このようにコンタクト部ＣＮを要するのは、後述のように第１検査用配線ＩＷ１と第２検査用配線ＩＷ２は絶縁膜を介して異なる層によって形成されているからである。
【００５６】
そして、１段目の各検査用薄膜トランジスタＩＴＦＴ（１）と対応する端子ＩＴはそのまま第２検査用配線ＩＷ２によって電気的な接続が図れるようになっており、２段目の各検査用薄膜トランジスタＩＴＦＴ（２）と対応する端子ＩＴは１段目の隣接する各検査用薄膜トランジスタＩＴＦＴ（１）の間を走行する第２検査用配線ＩＷ２によって電気的な接続が図れるようになっている。
【００５７】
次に、前記ゲート配線ＧＬ、検査用薄膜トランジスタＩＴＦＴ、第１検査用配線ＩＷ１、第２検査用配線ＩＷ２の層構造をたとえば図４を用いて以下説明する。
【００５８】
図４に示すように、基板ＳＵＢ１の表面には、まず、ゲート配線ＧＷおよび第１検査用配線ＩＷ１が形成されている。これらゲート配線ＧＷおよび第１検査用配線ＩＷ１はたとえば同一の材料で構成され、同時に形成されるようになっている。
【００５９】
基板ＳＵＢ１の表面には、ゲート配線ＧＷおよび第１検査用配線ＩＷ１をも被って絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは後述の検査用薄膜トランジスタＩＴＦＴの形成領域においてゲート絶縁膜としての機能を有するようになっている。
【００６０】
絶縁膜ＧＩの表面であって検査用薄膜トランジスタＩＴＦＴの形成領域に島状のたとえばアモルファスシリコンからなる半導体層ＡＳが形成されている。この半導体層ＡＳは、図１に示した構成によって、少なくともゲート配線ＧＷの延在方向側に幅を広くして大きな面積で構成することができる。また、この半導体層ＡＳには、第２検査用配線ＩＷ２の形成領域に沿って延在部ＡＳ'が形成されている。この延在部ＡＳ'は、第１検査用配線ＩＷ１との接続部（コンタクト部ＣＮ）を除く部分に形成され、他の第１検査用配線ＩＷ１あるいはゲート配線ＧＷによる段差を跨ぐ第２検査用配線ＩＷ２の段切れを防止するために形成されている。
【００６１】
前記半導体層ＡＳの上面にドレイン電極ＤＴおよびソース電極ＳＴを対向させて形成することにより、前記ゲート配線ＧＷをゲート電極とする検査用薄膜トランジスタＩＴＦＴを形成できる。この場合のドレイン電極ＤＴおよびソース電極ＳＴは第２検査用配線ＩＷ２の形成と同時に形成されるようになっている。なお、ＭＩＳ（Metal Insulator Semiconductor）型からなる検査用薄膜トランジスタＩＴＦＴのドレイン電極ＤＴおよびソース電極ＳＴはバイアスの印加状態によって入れ替わるようになるが、便宜上、図中右側の電極をドレイン電極ＤＴ、左側の電極をソース電極ＳＴと命名する。
【００６２】
そして、基板ＳＵＢ１の表面には、第２検査用配線ＩＷ２および検査用薄膜トランジスタＴＦＴをも被って絶縁膜ＩＮが形成されている。そして、この絶縁膜ＩＮには、第１検査用配線ＩＷ１と電気的に接続されるべく第２検査用配線ＩＷ２の端部の一部を露出させるスルーホールＴＨ１が形成され、また、前記絶縁膜ＩＮとともに前記絶縁膜ＧＩには、前記第２検査用配線ＩＷ２と電気的に接続されるべく第１検査用配線ＩＷ１の一部を露出させるスルーホールＴＨ２が形成されている。
【００６３】
さらに、絶縁膜ＩＮの表面には、スルーホールＴＨ１およびスルーホールＴＨ２を被ってたとえばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜ＴＣが形成され、この透光性導電膜ＴＣによって、第１検査用配線ＩＷ１と第２検査用配線ＩＷ２との電気的接続が図れるようになっている。この透光性導電膜ＴＣは、たとえば表示領域ＡＲにおいて透光性導電膜からなる画素電極の形成の際に同時に形成されるようになっている。
【００６４】
〈効果〉
このように構成された断線等検査回路は、まず、検査用薄膜トランジスタＩＴＦＴを複数段に配列することによって、各段における検査用薄膜トランジスタＩＴＦＴの隣接する他の検査用薄膜トランジスタＩＴＦＴとの間隙を大きくすることができる。そして、第１検査用配線を各段ごとに割り振って配置させ、各段における検査用薄膜トランジスタＩＴＦＴを、他の段における検査用薄膜トランジスタに対し、ずれをもたせて配置させることによって、下段の検査用薄膜トランジスタＩＴＦＴに接続される第２検査用配線を上段の検査用薄膜トランジスタの間に走行させるようにできる。この場合、第２検査用配線ＩＷ２の線幅は細く形成できることから、それぞれの検査用薄膜トランジスタＩＴＦＴは、そのサイズを、前記第２検査用配線に影響されることなく大きくすることができる。このため、これまでの検査用薄膜トランジスタＩＴＦＴにおいて、Ｖｔｈシフトによる書き込み不良を回避することができる。
【００６５】
また、上述した構成は、各検査用薄膜トランジスタＩＴＦＴにおいて共通となるゲート配線ＧＷが、１段目の各検査用薄膜トランジスタＩＴＦＴ（１）のゲート配線ＧＷ（１）と２段目の各検査用薄膜トランジスタＩＴＦＴ（２）のゲート配線ＧＷ（２）を電気的に接続する屈曲部（図１中符号ＢＤで示す）を除くほか、蛇行することのない直線状のパターンで形成されたものとなっている。そして、１段目の各検査用薄膜トランジスタＩＴＦＴ（１）の間に、２段目の検査用薄膜トランジスタＩＴＦＴ（２）に接続される第２検査用配線ＩＷ２が走行し、この第２検査用配線ＩＷ２は１段目の各検査用薄膜トランジスタＩＴＦＴ（１）のゲート配線ＧＷの長手方向辺と交差するようにして配置されることになる。したがって、第２検査用配線ＩＷ２とゲート配線ＧＷによる段差部との重なり長（第２検査用配線ＩＷ２の幅に相当）を小さく構成でき、前記段差部による第２検査用配線ＩＷ２の段切れの発生の確率を小さく抑えることができる効果を奏する。ちなみに、ゲート配線ＧＷが蛇行するパターンで形成されている場合、このゲート配線ＧＷの蛇行部における長手方向辺は、この方向に走行する前記第２検査用配線ＩＷ２と重なってしまうのを免れ得なくなる。この場合、前記第２検査用配線ＩＷ２はゲート配線ＧＷによる段差部との重なり長が大きくなり、前記第２検査用配線ＩＷ２の段切れの発生の確率が大きくなってしまう不都合を有する。
【実施例２】
【００６６】
図１に示した断線等検査回路は、ゲート信号線ＤＬを検査する部分の検査回路を示したものである。しかし、ドレイン信号線ＧＬを検査する部分の検査回路においても同様に適用することができる。この場合、図３の等価回路に示すように、第１検査用配線ＩＷ１はたとえば３個となっている。この場合、検査用薄膜トランジスタＩＴＦＴを２段に配列する場合には、１段目の検査用薄膜トランジスタＩＴＦＴ（１）の下段に２個（あるいは１個）の第１検査用配線ＩＷ１を配置させ、２段目の検査用薄膜トランジスタＩＴＦＴ（２）の下段に１個（あるいは２個）の第１検査用配線ＩＷ１を配置させるようにして、第１検査用配線ＩＷ１を割り振るようにできる。
【実施例３】
【００６７】
図１、図３に示した断線等検査回路のうち、ゲート信号線ＧＬの断線等を検査する回路は、第１検査用回路ＩＷ１を４個備えたものとして構成されている。上述したように、表示領域ＡＲから引き出されるゲート信号線ＧＬにおいて、互いに隣接する４本同士で、偶数番目のものと奇数番目のものとが層を異ならしめた２層構造とし、絶縁膜を介して隣接するもの同士のショートを検出できるようにするためである。このため、表示領域ＡＲから引き出されるゲート信号線ＧＬを全て同層とした場合、第１検査用回路ＩＷ１は２個で済むようになる。したがって、このような場合にあって、第１検査用回路ＩＷ１を２個とするようにしてもよい。
【００６８】
図５は本発明の表示装置の他の実施例を示す全体構成図で、液晶表示装置の平面図である。なお、図５では第１基板ＳＵＢ１を記載してあり、図１と同じ部位については同じ番号を付し、説明を省略する。ゲート信号線ＧＬの外側には、対向する第２基板ＳＵＢ２に形成した対向電極へ電源を供給するためのコモン信号線ＣＬが配置してある。図５の液晶表示装置は第１基板ＳＵＢ１に形成した電極と第２基板ＳＵＢ２に形成した電極との間に電界を発生させて液晶表示装置を駆動させている。
【００６９】
図６は本発明の表示装置の配線部分を示し、図５の線Ｉ−Ｉの断面図である。表示領域ＡＲから引き出されるゲート信号線ＧＬは表示領域ＡＲの外側で２層構造となっている。ゲート信号線ＧＬは上層ゲート信号線ＧＬ１と下層ゲート信号線ＧＬ２を含む。ゲート信号線を２層に配置したので、画像表示領域を囲む周辺領域を狭くすることができる。
【００７０】
図７は本発明の表示装置の配線部分の他の構成を示す断面図である。表示領域ＡＲから引き出されるゲート信号線ＧＬは表示領域ＡＲの外側で２層構造となっている。図７の構造では２本の下層ゲート信号線の間に、層を変えて上層ゲート信号線を配置した。このように配置することで、段差を小さくでき、上層ゲート信号線と下層ゲート信号線の間隔を大きくすることができる。
【００７１】
本発明によれば、ゲート信号線を複数層に重ねて配置した場合でも、各ゲート信号線の断線あるいはショート等を検査できる。
【実施例４】
【００７２】
上述した実施例では、液晶表示装置を例に挙げて説明したものである。しかし、液晶表示装置に限定されることはなく、たとえば有機ＥＬ表示装置等のような他の表示装置にも適用できる。
【００７３】
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
【符号の説明】
【００７４】
ＳＵＢ１、ＳＵＢ２……基板、ＳＬ……シール材、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＣＬ……コモン信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＣＴ……対向電極、ＳＥＣ……半導体装置（チップ）、ＩＴ、ＯＴ……端子、ＩＩＴ……検査用端子、ＦＷＢ……フレキシブル配線基板、ＩＴＦＴ……検査用薄膜トランジスタ、ＧＷ……ゲート配線、ＩＷ１……第１検査用配線、ＩＷ２……第２検査用配線、ＧＩ……絶縁膜（ゲート絶縁膜）、ＡＳ……半導体層、ＡＳ'……延在部（半導体層ＡＳの）、ＤＴ……ドレイン電極、ＳＴ……ソース電極、ＩＮ……絶縁膜、ＴＨ１、ＴＨ２……スルーホール、ＴＣ……透光性導電膜。
【図１】
0005443144.tif 000002
【図２】
0005443144.tif 000003
【図３】
0005443144.tif 000004
【図４】
0005443144.tif 000005
【図５】
0005443144.tif 000006
【図６】
0005443144.tif 000007
【図７】
0005443144.tif 000008
【図８】
0005443144.tif 000009