(57)【特許請求の範囲】
【請求項１】
１次側コイル（Ｗ１）、および前記１次側コイルと磁気結合した２次側コイル（Ｗ２ｎ，Ｗ２ｕ，Ｗ２ｖ，Ｗ２ｗ）を有するトランス（Ｔ）と、
伝送対象となる対象信号をパルス符号化する符号化手段（４１）と、
前記符号化手段の出力に応じた電圧信号である入力側電圧信号を前記１次側コイルに印加する電圧印加手段（４６）と、
前記２次側コイルに接続され、前記入力側電圧信号によって前記２次側コイルに誘起される電圧信号である出力側電圧信号の変化に基づき、前記出力側電圧信号を復号して前記対象信号を抽出する復号手段（７４）と、
前記入力側電圧信号によって前記２次側コイルに誘起される電圧信号に応じて前記２次側コイルに接続される電気経路に流れる電流を整流する整流回路（６２）と、
を備え、
前記２次側コイルは、複数のコイルからなり、
前記複数のコイルのそれぞれには、複数のスイッチング素子のそれぞれを駆動対象とする各別の駆動回路であって、互いに動作電位の相違しうる駆動回路が接続され、
前記整流回路は、前記複数のコイルのそれぞれ毎に備えられ、対応する前記駆動回路に対して整流された電流を出力するものであり、
前記対象信号は、複数の前記駆動回路のそれぞれに対応する前記スイッチング素子のオン・オフを各別に指令する指令信号を含み、
前記復号手段は、前記複数のコイルのそれぞれ毎に備えられ、
前記復号手段は、対応する前記駆動回路に出力する前記指令信号を抽出し、抽出された前記指令信号を対応する前記駆動回路に出力するものであることを特徴とする信号および電力の伝送装置。
【請求項２】
前記復号手段は、第１出力経路を介して前記２次側コイルに接続され、
前記整流回路は、前記第１出力経路とは相違する第２出力経路を介して前記２次側コイルに接続されていることを特徴とする請求項１記載の信号および電力の伝送装置。
【請求項３】
前記対象信号は、情報信号と、該情報信号の更新の都度、該情報信号に先立って情報信号が伝送される旨を示す同期信号とを含むことを特徴とする請求項１または２記載の信号および電力の伝送装置。
【請求項４】
前記符号化手段による符号化処理は、前記入力側電圧信号が前記１次側コイルに印加されることによる前記１次側コイルおよび前記２次側コイルの鎖交磁束についての前記同期信号と前記情報信号との１周期に対応する期間にわたる変化量をゼロとするものであることを特徴とする請求項３記載の信号および電力の伝送装置。
【請求項５】
前記パルス符号は、バイフェーズ符号であることを特徴とする請求項１〜４のいずれか１項に記載の信号および電力の伝送装置。
【請求項６】
前記復号手段は、前記出力側電圧信号に基づきクロック信号を生成するクロック生成手段を備えることを特徴とする請求項１〜５のいずれか１項に記載の信号および電力の伝送装置。
【請求項７】
前記整流回路には、前記整流回路の出力電流を平滑化するフィルタ回路（６４）が接続されており、
前記フィルタ回路の時定数は、前記出力側電圧信号の電圧値が一定となる最長時間よりも長く設定されていることを特徴とする請求項１〜６のいずれか１項に記載の信号および電力の伝送装置。
【請求項８】
前記２次側コイルは、直列接続された一対のスイッチング素子である高電位側のスイッチング素子（Ｓｕｐ，Ｓｖｐ，Ｓｗｐ）および低電位側のスイッチング素子（Ｓｕｎ，Ｓｖｎ，Ｓｗｎ）のそれぞれを駆動対象とする各別の駆動回路のそれぞれに接続されるコイルを含むことを特徴とする請求項１〜７のいずれか１項に記載の信号および電力の伝送装置。
【請求項９】
前記２次側コイルに接続される駆動回路は、直列接続された一対のスイッチング素子の複数組のそれぞれの高電位側のスイッチング素子を駆動対象とする各別の駆動回路を備え、
前記対象信号は、前記複数組の一対のスイッチング素子のそれぞれのオン・オフの指令信号と、該指令信号の更新の都度、該指令信号に先立って指令信号が伝送される旨を示す同期信号とを含み、
前記直列接続された一対のスイッチング素子のオン・オフの指令信号は、前記高電位側のスイッチング素子および低電位側のスイッチング素子の双方がオン指令となることのない信号であり、
前記復号手段は、前記直列接続された一対のスイッチング素子のオン・オフの指令信号が、双方ともオン指令であることを異常として検出する異常検出手段（８６，８８，９０）を備え、
該異常検出手段によって異常が検出されることに基づき、該異常に対処する異常対処処理を実行する実行手段（９６）をさらに備えることを特徴とする請求項８記載の信号および電力の伝送装置。
【請求項１０】
前記２次側コイルに接続される駆動回路は、直列接続された一対のスイッチング素子の複数組のそれぞれの高電位側のスイッチング素子を駆動対象とする各別の駆動回路を備え、
前記対象信号は、前記複数組の一対のスイッチング素子のそれぞれのオン・オフの指令信号と、該指令信号の更新の都度、該指令信号に先立って指令信号が伝送される旨を示す同期信号とを含み、
前記直列接続された一対のスイッチング素子のオン・オフの指令信号は、前記高電位側のスイッチング素子および低電位側のスイッチング素子の双方がオン指令となることのない信号であり、
前記同期信号は、前記オン指令に対応する信号と同一の信号が３つ以上連続する信号であることを特徴とする請求項８または９記載の信号および電力の伝送装置。
【請求項１１】
前記直列接続された一対のスイッチング素子のオン・オフの指令信号は、高電位側のスイッチング素子のオン指令および低電位側のスイッチング素子のオフ指令、高電位側のスイッチング素子のオフ指令および低電位側のスイッチング素子のオン指令、ならびに高電位側のスイッチング素子のオフ指令および低電位側のスイッチング素子のオフ指令の３つの指令パターンのいずれかであることを特徴とする請求項８〜１０のいずれか１項に記載の信号および電力の伝送装置。
【請求項１２】
前記直列接続された高電位側のスイッチング素子および低電位側のスイッチング素子は、交互にオン状態となるように相補駆動されるものであって且つ、それら高電位側のスイッチング素子および低電位側のスイッチング素子のいずれか一方および他方のそれぞれがオン、オフとなる状態からオフ、オンとなる状態に移行するに先立ち、前記指令信号が双方のオフ状態を指令することを特徴とする請求項１１記載の信号および電力の伝送装置。
【請求項１３】
前記駆動回路は、前記スイッチング素子の駆動状態を監視する監視手段（１０２）を備え、
前記監視手段は、前記整流回路に電気的に接続されていることを特徴とする請求項８〜１２のいずれか１項に記載の信号および電力の伝送装置。
【請求項１４】
前記複数のスイッチング素子のうち互いに相違する部類に属するスイッチング素子のそれぞれに対応する前記駆動回路同士で前記オン・オフ指令の入力から駆動対象とするスイッチング素子が操作されるまでの遅延時間を相違させる設定がなされていることを特徴とする請求項１〜１３のいずれか１項に記載の信号および電力の伝送装置。
【請求項１５】
前記対象信号は、前記１次側コイルおよび前記２次側コイルを介して周期的に伝送されるものであり、周期的な伝送の１周期の間に前記複数のスイッチング素子の全てのオン・オフを指令する信号が含まれて且つ、前記複数のスイッチング素子のうちの互いに相違する部類に属するスイッチング素子のそれぞれで互いに相違する周期で前記オン・オフを指令する信号が更新されることを特徴とする請求項１〜１３のいずれか１項に記載の信号および電力の伝送装置。
【請求項１６】
前記対象信号は、前記１次側コイルおよび前記２次側コイルを介して周期的に伝送されるものであり、周期的な伝送の１周期の間に前記複数のスイッチング素子のうちの互いに相違する部類のいずれかに属するスイッチング素子のオン・オフを指令する信号に加えて、該いずれかを指定する信号が伝送されることを特徴とする請求項１〜１３のいずれか１項に記載の信号および電力の伝送装置。
【請求項１７】
前記複数のスイッチング素子は、互いに相違する回転機に接続されて且つ共通の直流電圧源に接続された複数の直流交流変換回路（ＩＮＶａ，ＩＮＶｂ）を構成するものであって且つ、互いに相違する直流交流変換回路を構成するもの同士が互いに相違する部類とされるものであることを特徴とする請求項１４〜１６のいずれか１項に記載の信号および電力の伝送装置。
【請求項１８】
前記１次側コイルと前記２次側コイルとは互いに絶縁されていることを特徴とする請求項１〜１７のいずれか１項に記載の信号および電力の伝送装置。
【請求項１９】
前記出力側電圧信号の変動量を縮小変換して、前記復号手段に入力する変換手段（７２）をさらに備えることを特徴とする請求項１〜１８のいずれか１項に記載の信号および電力の伝送装置。
【請求項２０】
前記スイッチング素子は、回転機に接続された直流交流変換回路を構成するものであり、
前記スイッチング素子のオン・オフの指令信号は、前記直流交流変換回路を構成するスイッチング素子のそれぞれがオンであるかオフであるかを表現するスイッチングモードが所定周期で更新可能なものであり、
前記符号化手段によるパルス符号化の周期を、前記所定周期の整数分の１に設定することを特徴とする請求項８〜１３のいずれか１項に記載の信号および電力の伝送装置。
【請求項２１】
前記指令信号の変化を検出する指令変化検出手段（Ｓ１０）と、
前記符号化手段によるパルス符号化処理および前記入力側電圧信号を前記１次側コイルに印加する処理を、前記指令信号の変化に同期させる同期手段（１４，Ｓ１６）と、
を備えることを特徴とする請求項１〜１３のいずれか１項に記載の信号および電力の伝送装置。
【請求項２２】
前記電圧印加手段は、前記指令変化検出手段によって前記指令信号の変化が検出されない期間が規定の長さを有する時間に達する場合、前記符号化手段の前回の出力に応じた前記入力側電圧信号を再送する再送手段（Ｓ２０）を備えることを特徴とする請求項２１記載の信号および電力の伝送装置。
【請求項２３】
前記電圧印加手段によって前記パルス符号化された対象信号が前記２次側コイルに伝送されている期間において、前記指令変化検出手段が前記指令信号の変化を検出する場合、前記伝送されている期間の終了後、前記変化が検出された前記指令信号を含む前記対象信号を前記２次側コイルに伝送することを特徴とする請求項２１または２２記載の信号および電力の伝送装置。
【請求項２４】
前記対象信号が、前記複数のスイッチング素子の指令信号の中に前回伝送されたものから変化するものを複数含む場合、前記電圧印加手段による前記１次側コイルへの電圧の印加による前記対象信号の今回の伝送に際し、前記変化する指令信号のうちの一部について変化前のものを再送することで、変化後の信号の伝送を延期する延期手段（Ｓ２２）を備えることを特徴とする請求項２１〜２３のいずれか１項に記載の信号および電力の伝送装置。
【請求項２５】
前記延期手段は、
前記変化する指令信号の同時の伝送を許可する条件および禁止する条件の少なくとも一方を記憶する記憶手段を備え、
前記許可する条件が成立する場合には、前記伝送の延期処理を行なわないことを特徴とする請求項２４記載の信号および電力の伝送装置。
【請求項２６】
前記電圧印加手段は、前記符号化手段によってパルス符号化された信号に対応する前記入力側電圧信号が前記１次側コイルに印加された後、前記対象信号が新たにパルス符号化されるまでの期間において、前記１次側コイルに、所定の条件で極性が反転する電圧を印加することを特徴とする請求項２２〜２５のいずれか１項に記載の信号および電力の伝送装置。
【請求項２７】
前記パルス符号は、バイフェーズ符号であり、
前記所定の条件で極性が反転する電圧は、前記バイフェーズ符号のうちの特定の１つの符号に対応する電圧を前記１次側コイルに継続的に出力することによって生成されることを特徴とする請求項２６記載の信号および電力の伝送装置。
【請求項２８】
前記電圧印加手段は、
前記符号化手段によってパルス符号化された信号に対応する前記入力側電圧信号が前記１次側コイルに印加された後、前記対象信号が新たにパルス符号化されるまでの期間において、前記２次側コイルに所定の電圧を印加する所定電圧印加手段（Ｓ３４，Ｓ３８）と、
前記所定電圧印加手段による電圧の印加に伴う前記１次側コイルおよび前記２次側コイルの双方を貫く磁気経路の磁束量を算出する磁束算出手段（Ｓ４０）と、
前記磁束算出手段による算出結果に基づき、前記所定電圧印加手段によって印加する電圧の極性を反転させる反転手段（Ｓ３２，Ｓ３６）と、
を備えることを特徴とする請求項２６記載の信号および電力の伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送対象となる信号の伝送と該伝送先への電力の伝送とを行なう信号および電力の伝送装置に関する。
【背景技術】
【０００２】
この種の伝送装置としては、たとえば下記特許文献１に見られるように、駆動対象とするスイッチング素子の操作信号をトランスを介して駆動回路に出力するに際し、このトランスの２次側コイルの出力を、スイッチング素子のゲートを充電するための電力として利用するものも提案されている。詳しくは、トランスの２次側コイルに並列接続された一対のコンデンサの電荷をスイッチング素子のゲートに充電するために利用して且つ、一対のコンデンサの接続点の電位によってスイッチング素子のオン指令、オフ指令を識別する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３４１７１２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ただし、上記装置は、たとえば３相インバータを構成するスイッチング素子の操作信号の伝送装置として利用される場合、各レッグ毎にトランスを備える必要が生じる等、伝送対象とする信号の伝送先の数が増加する際に回路規模の大型化や部品点数の増大を招きやすい。
【０００５】
また、上記一対のコンデンサの電圧がオン・オフの指令に応じて変動するため、上記装置では、スイッチング素子のゲートの充電以外の電源が必要であっても上記一対のコンデンサを利用することが困難であり、別途電源を用意する必要が生じる。
【０００６】
さらに、スイッチング素子のオン指令期間やオフ指令期間が長くなる場合、トランスの１次側コイルや２次側コイルを鎖交する磁束が過度に大きくなるおそれがある。このため、トランスを大型化する要求が生じやすい。
【０００７】
本発明は、上記課題を解決する過程でなされたものであり、その目的は、伝送対象となる信号の伝送と該伝送先への電力の伝送とを行なう新たな信号および電力の伝送装置を提供することにある。
【課題を解決するための手段】
【０００８】
以下、上記課題を解決するための手段、およびその作用効果について記載する。
【０００９】
第１の発明は、互いに磁気結合した１次側コイルおよび２次側コイルと、伝送対象となる対象信号をパルス符号化する符号化手段と、前記符号化手段の出力に応じた電圧信号である入力側電圧信号を前記１次側コイルに印加する電圧印加手段と、前記入力側電圧信号によって前記２次側コイルに誘起される電圧信号である出力側電圧信号の変化に基づき、前記出力側電圧信号を復号する復号手段と、前記入力側電圧信号によって前記２次側コイルに誘起される電圧信号に応じて前記２次側コイルに接続される電気経路に流れる電流を整流する整流回路と、を備えることを特徴とする。
【００１０】
上記発明では、対象信号をパルス符号化することで、磁気結合した１次側コイルおよび２次側コイルを介して対象信号を伝送させることが容易となる。また、出力側電圧信号は、パルス信号であるため、その変化に基づきパルス符号化された信号を検出することができ、ひいてはこれを復号することで対象信号を抽出することができる。また、２次側コイルから出力側電圧信号が出力されることで流れる電流を整流する整流回路を備えることで、整流回路を、対象信号の出力側における直流電源として利用することができる。
【００１１】
第２の発明は、第１の発明において、前記復号手段は、第１出力経路を介して前記２次側コイルに接続され、前記整流回路は、前記第１出力経路とは相違する第２出力経路を介して前記２次側コイルに接続されていることを特徴とする。
【００１２】
上記発明では、復号手段と整流回路とが互いに相違する経路を介して同一の２次側コイルに接続されるため、復号手段の入力電圧と整流回路の出力電圧とを各別とする設定等が容易となる。
【００１３】
第３の発明は、第１または２の発明において、前記対象信号は、情報信号と、該情報信号の更新の都度、該情報信号に先立って情報信号が伝送される旨を示す同期信号とを含むことを特徴とする。
【００１４】
上記発明では、対象信号に同期信号を含めることで、情報信号が更新される都度、更新された情報信号である旨を復号手段側で把握することが容易となる。
【００１５】
第４の発明は、第３の発明において、前記符号化手段による符号化処理は、前記入力側電圧信号が前記１次側コイルに印加されることによる前記１次側コイルおよび前記２次側コイルの鎖交磁束についての前記同期信号と前記情報信号との１周期に対応する期間にわたる変化量をゼロとするものであることを特徴とする。
【００１６】
上記発明では、鎖交磁束が過度に大きくなることを好適に回避することができ、ひいては、磁気部品を小型化することができる。
【００１７】
第５の発明は、第１〜４のいずれか１つの発明において、前記パルス符号は、バイフェーズ符号であることを特徴とする。
【００１８】
ＤＭＩ符号やマンチェスタ符号等のバイフェーズ符号は、２値のそれぞれの継続時間が短い符号であるため、１次側コイルや２次側コイルの鎖交磁束の増大を抑制しやすい。このため、上記発明では、磁気部品を小型化することができる。
【００１９】
第６の発明は、第１〜５のいずれか１つの発明において、前記復号手段は、前記出力側電圧信号に基づきクロック信号を生成するクロック生成手段を備えることを特徴とする。
【００２０】
上記発明では、出力側電圧信号がパルス符号化された信号であることに鑑み、パルスを利用してクロックを生成することで、復号処理を容易に行なうことができる。
【００２１】
第７の発明は、第１〜６のいずれか１つの発明において、前記整流回路には、前記整流回路の出力電流を平滑化するフィルタ回路が接続されており、前記フィルタ回路の時定数は、前記出力側電圧信号の電圧値が一定となる最長時間よりも長く設定されていることを特徴とする。
【００２２】
出力側電圧信号の電圧値が一定となる最長時間と比較して上記時定数が小さい場合、フィルタ回路の平滑化機能が復号手段の入力信号に干渉することで、復号手段による復号処理に支障が生じることが懸念される。上記発明では、この点に鑑み、上記設定とした。
【００２３】
第８の発明は、第１〜７のいずれか１つの発明において、前記２次側コイルは、互いに電位の相違しうる部材のそれぞれに接続される複数のコイルからなり、前記復号手段は、前記複数のコイルのそれぞれ毎に備えられることを特徴とする。
【００２４】
上記発明では、互いに電位の相違しうる部材のそれぞれに対象信号と電力とを伝送することができる。
【００２５】
第９の発明は、第８の発明において、前記２次側コイルは、直列接続された一対のスイッチング素子である高電位側のスイッチング素子および低電位側のスイッチング素子のそれぞれを駆動対象とする各別の駆動回路のそれぞれに接続されるコイルを含み、前記対象信号は、前記スイッチング素子のオン・オフの指令信号を含むことを特徴とする。
【００２６】
上記発明では、駆動回路に、スイッチング素子のオン・オフの指令信号と電力とを伝送することができる。
【００２７】
第１０の発明は、第９の発明において、前記２次側コイルに接続される駆動回路は、直列接続された一対のスイッチング素子の複数組のそれぞれの高電位側のスイッチング素子を駆動対象とする各別の駆動回路を備え、前記対象信号は、前記複数組の一対のスイッチング素子のそれぞれのオン・オフの指令信号と、該指令信号の更新の都度、該指令信号に先立って指令信号が伝送される旨を示す同期信号とを含み、前記直列接続された一対のスイッチング素子のオン・オフの指令信号は、前記高電位側のスイッチング素子および低電位側のスイッチング素子の双方がオン指令となることのない信号であり、前記復号手段は、前記直列接続された一対のスイッチング素子のオン・オフの指令信号が、双方ともオン指令であることを異常として検出する異常検出手段を備え、該異常検出手段によって異常が検出されることに基づき、該異常に対処する異常対処処理を実行する実行手段をさらに備えることを特徴とする。
【００２８】
上記発明では、実行手段を備えることで、双方ともオン指令である異常時に、異常な信号を正常としてスイッチング素子が駆動され続ける事態を回避することができる。
【００２９】
第１１の発明は、第９または１０の発明において、前記２次側コイルに接続される駆動回路は、直列接続された一対のスイッチング素子の複数組のそれぞれの高電位側のスイッチング素子を駆動対象とする各別の駆動回路を備え、前記対象信号は、前記複数組の一対のスイッチング素子のそれぞれのオン・オフの指令信号と、該指令信号の更新の都度、該指令信号に先立って指令信号が伝送される旨を示す同期信号とを含み、前記直列接続された一対のスイッチング素子のオン・オフの指令信号は、前記高電位側のスイッチング素子および低電位側のスイッチング素子の双方がオン指令となることのない信号であり、前記同期信号は、前記オン指令に対応する信号と同一の信号が３つ以上連続する信号であることを特徴とする。
【００３０】
高電位側のスイッチング素子および低電位側のスイッチング素子の双方がオン指令となることのない場合、指令信号の配列によって、オン指令に対応する符号と同一符号が３つ以上連続しないようにすることができる。このため、上記設定とすることで、同期信号を、指令信号と識別可能な信号とすることができる。
【００３１】
第１２の発明は、第９〜１１のいずれか１つの発明において、前記直列接続された一対のスイッチング素子のオン・オフの指令信号は、高電位側のスイッチング素子のオン指令および低電位側のスイッチング素子のオフ指令、高電位側のスイッチング素子のオフ指令および低電位側のスイッチング素子のオン指令、ならびに高電位側のスイッチング素子のオフ指令および低電位側のスイッチング素子のオフ指令の３つの指令パターンのいずれかであることを特徴とする。
【００３２】
上記発明では、高電位側のスイッチング素子と低電位側のスイッチング素子との双方がオン状態となるものを除き、全てのスイッチングパターンを指令することができる。
【００３３】
第１３の発明は、第１２の発明において、前記直列接続された高電位側のスイッチング素子および低電位側のスイッチング素子は、交互にオン状態となるように相補駆動されるものであって且つ、それら高電位側のスイッチング素子および低電位側のスイッチング素子のいずれか一方および他方のそれぞれがオン、オフとなる状態からオフ、オンとなる状態に移行するに先立ち、前記指令信号が双方のオフ状態を指令することを特徴とする。
【００３４】
上記発明では、駆動回路側にデッドタイムを生成する手段を備えることなく、デッドタイムを対象信号によって指令することができる。
【００３５】
第１４の発明は、第９〜１３のいずれか１つの発明において、前記駆動回路は、前記スイッチング素子の駆動状態を監視する監視手段を備え、前記監視手段は、前記整流回路に電気的に接続されていることを特徴とする。
【００３６】
上記発明では、監視手段に電源が必要となる。このため、整流回路を備えるメリットが特に大きい。これに対し、こうしたものを備えることなく、スイッチング素子を駆動する用途の場合には、通常のパルストランスを用いることも可能となり得る。
【００３７】
第１５の発明は、第８〜１４のいずれか１つの発明において、前記複数のコイルには、複数のスイッチング素子のそれぞれを駆動対象とする各別の駆動回路のそれぞれが接続され、前記対象信号は、前記複数のスイッチング素子のそれぞれのオン・オフの指令信号を含み、前記複数のスイッチング素子のうち互いに相違する部類に属するスイッチング素子のそれぞれに対応する前記駆動回路同士で前記オン・オフ指令の入力から駆動対象とするスイッチング素子が操作されるまでの遅延時間を相違させる設定がなされていることを特徴とする。
【００３８】
上記発明では、互いに相違する部類に属するスイッチング素子同士で同時にスイッチング状態の切り替え指令信号が出力されたとしても、これら互いに相違する部類に属するスイッチング素子同士でスイッチング状態の切り替えタイミングを相違させることができる。
【００３９】
第１６の発明は、第８〜１４のいずれか１つの発明において、前記複数のコイルには、複数のスイッチング素子のそれぞれを駆動対象とする各別の駆動回路のそれぞれが接続され、前記対象信号は、前記複数のスイッチング素子のそれぞれのオン・オフの指令信号を含み、前記対象信号は、前記１次側コイルおよび前記２次側コイルを介して周期的に伝送されるものであり、周期的な伝送の１周期の間に前記複数のスイッチング素子の全てのオン・オフを指令する信号が含まれて且つ、前記複数のスイッチング素子のうちの互いに相違する部類に属するスイッチング素子のそれぞれで互いに相違する周期で前記オン・オフを指令する信号が更新されることを特徴とする。
【００４０】
上記発明では、互いに相違する部類に属するスイッチング素子同士でオン・オフの指令信号の更新タイミングが相違するため、これら互いに相違する部類に属するスイッチング素子同士でスイッチング状態の切り替えタイミングを相違させることができる。
【００４１】
第１７の発明は、第８〜１４のいずれか１つの発明において、前記複数のコイルには、複数のスイッチング素子のそれぞれを駆動対象とする各別の駆動回路のそれぞれが接続され、前記対象信号は、前記複数のスイッチング素子のそれぞれのオン・オフの指令信号を含み、前記対象信号は、前記１次側コイルおよび前記２次側コイルを介して周期的に伝送されるものであり、周期的な伝送の１周期の間に前記複数のスイッチング素子のうちの互いに相違する部類のいずれかに属するスイッチング素子のオン・オフを指令する信号に加えて、該いずれかを指定する信号が伝送されることを特徴とする。
【００４２】
上記発明では、伝送の周期毎にいずれか１つの部類が指定されるため、互いに相違する部類に属するスイッチング素子同士でスイッチング状態の切り替えタイミングを相違させることができる。
【００４３】
第１８の発明は、第１５〜１７のいずれか１つの発明において、前記複数のスイッチング素子は、互いに相違する回転機に接続されて且つ共通の直流電圧源に接続された複数の直流交流変換回路を構成するものであって且つ、互いに相違する直流交流変換回路を構成するもの同士が互いに相違する部類とされるものであることを特徴とする。
【００４４】
第１９の発明は、第１〜１８のいずれか１つの発明において、前記１次側コイルと前記２次側コイルとは互いに絶縁されていることを特徴とする。
【００４５】
上記発明では、１次側に接続される部材と２次側に接続される部材との動作電位が相違する場合であっても、これに適切に対処することができる。
【００４６】
第２０の発明は、第１〜１９のいずれか１つの発明において、前記出力側電圧信号の変動量を縮小変換して、前記復号手段に入力する変換手段をさらに備えることを特徴とする。
【００４７】
上記発明では、出力側電圧信号の変動量を整流回路の出力電圧の要求に応じて設定しつつも、復号手段の入力電圧を適切な値とすることができる。
【図面の簡単な説明】
【００４８】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかるスイッチング素子のオン・オフ操作手法を示すタイムチ    ャート。
【図３】同実施形態にかかる伝送装置の構成を示す図。
【図４】同実施形態にかかる符号化信号を示すタイムチャート。
【図５】同実施形態にかかる復号処理を示すタイムチャート。
【図６】同実施形態にかかる性能評価結果を示すタイムチャート。
【図７】同実施形態にかかる性能評価結果を示すタイムチャート。
【図８】同実施形態にかかる性能評価結果を示す図。
【図９】第２の実施形態にかかる伝送装置の構成を示す図。
【図１０】第３の実施形態にかかるシステム構成図。
【図１１】同実施形態にかかるスイッチング状態の切り替えタイミングの設定手法を    示す図。
【図１２】同実施形態の効果を示す図。
【図１３】第４の実施形態にかかる情報信号の伝送手法を示すタイムチャート。
【図１４】第５の実施形態にかかる情報信号の伝送手法を示すタイムチャート。
【図１５】第６の実施形態にかかるスイッチングモードの更新可能周期を示すタイムチャート。
【図１６】第７の実施形態にかかるシステム構成図。
【図１７】同実施形態にかかるフレーム出力処理の手順を示す流れ図。
【図１８】同実施形態にかかるフレーム出力処理態様を示すタイムチャート。
【図１９】第８の実施形態にかかるフレーム出力処理の手順を示す流れ図。
【図２０】第９の実施形態にかかるフレーム出力処理の手順を示す流れ図。
【図２１】同実施形態にかかるフレーム出力処理態様を示すタイムチャート。
【図２２】第１０の実施形態にかかるフレーム出力停止期間の１次側コイルの電圧印加処理の手順を示す流れ図。
【図２３】第１１の実施形態にかかるシステム構成図。
【図２４】上記各実施形態の変形例にかかる回路図。
【発明を実施するための形態】
【００４９】
＜第１の実施形態＞
以下、本発明にかかる信号および電力の伝送装置をスイッチング素子の駆動回路への信号および電力の伝送装置に適用した第１の実施形態について、図面を参照しつつ説明する。
【００５０】
図１に、本実施形態にかかるシステム構成を示す。
【００５１】
図示されるように、車載主機としてのモータジェネレータ１０は、３相の同期機である。モータジェネレータ１０には、インバータＩＮＶを介して直流電圧源（高電圧バッテリ１２）が接続されている。高電圧バッテリ１２は、端子電圧がたとえば１００Ｖ以上となる２次電池である。高電圧バッテリ１２の正極電位および負極電位の中央値が車体電位となる設定とするなどして、高電圧バッテリ１２の負極電位は、車体電位とは相違するように設定されている。この設定は、たとえば高電圧バッテリ１２の電圧を分圧する複数のコンデンサの接続点を車体に接続することで実現することができる。
【００５２】
インバータＩＮＶは、高電位側のスイッチング素子Ｓ￥ｐ（￥＝ｕ，ｖ，ｗ）および低電位側のスイッチング素子Ｓ￥ｎの直列接続体を３組備え、これら各直列接続体を構成する高電位側のスイッチング素子Ｓ￥ｐおよび低電位側のスイッチング素子Ｓ￥ｎの接続点がモータジェネレータ１０の各端子に接続されている。そして、スイッチング素子Ｓ￥＃（￥＝ｕ，ｖ，ｗ：＃＝ｐ，ｎ）のそれぞれには、ダイオードＤ￥＃のそれぞれが逆並列に接続されている。
【００５３】
また、上記各スイッチング素子Ｓ￥＃の開閉制御端子（ゲート）には、ドライブユニットＤＵが接続されている。ドライブユニットＤＵは、スイッチング素子Ｓ￥＃のゲートの電圧を制御する機能が搭載された駆動部２０を備えている。また、上側アームのスイッチング素子Ｓ￥ｐのドライブユニットＤＵとＵ相下側アームのスイッチング素子ＳｕｎのドライブユニットＤＵとは、スイッチング素子Ｓ￥＃のオン・オフの操作指令を受信する受信ユニット３０を備えている。なお、Ｖ相およびＷ相の下側アームのスイッチング素子Ｓｖｎ，ＳｗｎのドライブユニットＤＵには、Ｕ相下側アームのスイッチング素子ＳｕｎのドライブユニットＤＵによって受信された信号が取り込まれる。これは、下側アームのスイッチング素子Ｓｕｎ，Ｓｖｎ，ＳｗｎのそれぞれのドライブユニットＤＵの動作電位が等しいことに鑑みた設定である。
【００５４】
上記モータジェネレータ１０を流れる電流は電流センサ１４によって検出される。そして、電流センサ１４の検出値等、モータジェネレータ１０の制御量（トルク等）を制御する上で必要な検出値は、マイクロプロセッサユニット５０に入力される。マイクロプロセッサユニット５０は、メモリに格納されたプログラムを中央処理装置によって実行するソフトウェア手段である。
【００５５】
マイクロプロセッサユニット５０では、電流センサ１４の検出値等に基づき、モータジェネレータ１０を流れる電流を、モータジェネレータ１０のトルクを指令トルクとするうえで要求される指令電流に制御する。ここでは、たとえば特開２００８−２２８４１９号公報等に記載されるモデル予測制御（MPC:Model Predictive Control）が用いられる。すなわち、インバータＩＮＶのスイッチングモードを仮設定した場合についてのそれぞれの電流を予測し、予測される電流と指令電流との差が最も小さくなるスイッチングモードを採用する。ここで、スイッチングモードは、インバータＩＮＶの６つのスイッチング素子Ｓ￥＃（￥＝ｕ，ｖ，ｗ；＃＝ｐ，ｎ）のそれぞれがオンであるかオフであるかによって定まるものであり、８つのスイッチングモードが存在する。それらのうち、スイッチングモード１〜６は、インバータＩＮＶの出力電圧を図に示す有効電圧ベクトルＶ１〜Ｖ６とするものである。
【００５６】
マイクロプロセッサユニット５０では、スイッチングモードが決定されると、これに応じたスイッチング素子Ｓ￥＃の操作信号ｇ￥＃を送信ユニット４０に出力する。ここで、操作信号ｇ￥＃は、基本的にはスイッチングモードを表現するものであるが、スイッチングモードの切り代わり時には、上側アームの操作信号ｇ￥ｐと下側アームの操作信号ｇ￥ｎとの双方をオフ指令とすることで、図２に示すデッドタイムＤＴを表現する。ここで、デッドタイムＤＴは、スイッチングモードの切り替えに際して上側アームの操作信号ｇ￥ｐと下側アームの操作信号ｇ￥ｎとの双方がオンとなることがないように、スイッチング素子Ｓ￥＃のスイッチング状態の切り替わり速度に基づき設定されるものである。
【００５７】
送信ユニット４０では、マイクロプロセッサユニット５０から出力された操作信号ｇ￥＃をデジタルベースバンド符号にて符号化し、符号化された信号であるパルス信号に応じてトランスＴの１次側コイルＷ１に電圧を印加する。これにより、トランスＴの２次側コイルＷ２ｎ，Ｗ２ｕ，Ｗ２ｖ，Ｗ２ｗにパルス状の電圧信号が出力される。
【００５８】
ここで、２次側コイルＷ２ｎは、Ｕ相下側アームのスイッチング素子ＳｕｎのドライブユニットＤＵに搭載された受信ユニット３０に接続されている。また、２次側コイルＷ２ｕ，ｖ，ｗのそれぞれは、Ｕ，Ｖ，Ｗ相の上側アームのスイッチング素子Ｓｕｐ，Ｓｖｐ，ＳｗｐのそれぞれのドライブユニットＤＵに搭載された受信ユニット３０に接続されている。
【００５９】
以下、送信ユニット４０、トランスＴおよび受信ユニット３０を備える伝送装置の構成について、図３に基づきさらに説明する。図３では、便宜上、Ｕ相の上側アームのスイッチング素子ＳｕｐのドライブユニットＤＵに信号および電力を伝送する経路を、他の経路を代表して示している。
【００６０】
マイクロプロセッサユニット５０から出力された操作信号ｇ￥＃は、送信ユニット４０内のエンコーダ４１によってデジタルベースバンド符号化処理がなされ、パルス信号に符号化される。ここでは、パルス符号として、マンチェスタ符号が用いられる。図４に、マンチェスタ符号によって符号化されたパルス符号化信号を示す。図示されるように、マンチェスタ符号は、１ビットに対応する期間（単位期間Ｔ０）の中央で論理が反転するものであり、特に論理「０」と論理「１」とで、中央での反転極性が相違するものである。本実施形態では、同期信号（図中、Ｓｙｎｃ）を４ビットの信号とし、これに続いて各１ビットで操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎのそれぞれを順次表現する。これにより、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎの出力周期である１フレームが、１０ビットとなる。
【００６１】
本実施形態では、同期信号を「０１１１」とする。これは、上側アームの操作信号ｇ￥ｐと下側アームの操作信号ｇ￥ｎとの双方がオンとなることがないために、操作信号ｇ￥＃を表現する６ビットのデータが、オン指令に対応する論理値「１」が３連続するデータを含み得ないことに鑑みた設定である。これにより、操作信号ｇ￥＃を表現するデータと同期信号とを識別することができる。ちなみに、同期信号の先頭データを「０」としたのは、操作信号ｇ￥＃と確実に識別するためである。
【００６２】
なお、本実施形態では、単位期間Ｔ０の１０倍の期間である１フレームの期間の整数Ｎ倍をデッドタイムＤＴとする。すなわち、スイッチングモードの切り替えに際しては、スイッチング状態の切り替わるレッグについて、Ｎフレームの期間にわたって、上側アームの操作信号ｇ￥ｐと下側アームの操作信号ｇ￥ｎとの双方をオフ指令とする。なお、１フレーム期間は、スイッチング状態の切り替えに際して双方がオン状態となることがない下限時間以下に設定することが望ましい。
【００６３】
先の図３に示したエンコーダ４１の出力信号は、シフトレジスタ４３に入力される。シフトレジスタ４３は、クロック信号ｃｌｋに同期してパルス符号化された信号を１次側コイルＷ１に出力する。
【００６４】
詳しくは、１次側コイルＷ１には、フルブリッジ回路４６が接続されており、シフトレジスタ４３の出力信号は、フルブリッジ回路４６の各スイッチング素子を駆動するドライバ４４，４５に入力される。これにより、１次側コイルＷ１には、パルス符号化された信号に応じた電圧信号（入力側電圧信号）が印加される。
【００６５】
１次側コイルＷ１に電圧信号が印加されると、２次側コイルＷ２ｕには、１次側コイルＷ１と２次側コイルＷ２ｕとの巻数比に応じた倍率で変動する電圧信号が誘起される。２次側コイルＷ２ｕに接続された受信ユニット３０は、電源回路６０とデコードユニット７０とを備える。
【００６６】
電源回路６０は、２次側コイルＷ２ｕに誘起された電圧に応じて流れる電流を整流する整流回路６２と、整流回路６２から出力される電流を平滑化するフィルタ回路６４と、フィルタ回路６４の出力電圧を降圧する降圧コンバータ６６とを備える。ここで、フィルタ回路６４の出力電圧は、降圧コンバータ６６に入力されるのに加えて、駆動部２０に入力される。駆動部２０は、デコードユニット７０の出力する操作信号ｇｕｐに応じてスイッチング素子Ｓｕｐを駆動する駆動ＩＣ１００と、過電流保護回路１０２とを備える。ここで、過電流保護回路１０２は、スイッチング素子Ｓｕｐを流れる電流を監視し、この電流が閾値電流以上となることで、駆動ＩＣ１００にスイッチング素子Ｓｕｐを強制的にオフ操作する指令を出力するものである。スイッチング素子Ｓｕｐを流れる電流が閾値以上であるか否かの判断は、スイッチング素子Ｓｕｐの入力端子（コレクタ）および出力端子（エミッタ）間を流れる電流と相関を有する微小電流を出力するセンス端子Ｓｔの出力電流が閾値以上であるか否かの判断処理となる。
【００６７】
なお、上記降圧コンバータ６６は、スイッチング素子Ｓｕｐの駆動用の電圧と、駆動ＩＣ１００や、過電流保護回路１０２、デコードユニット７０の電源電圧との相違に鑑み、電源電圧を生成するためのものであり、たとえば「２０Ｖ」の入力電圧を５Ｖ程度に降圧する。
【００６８】
一方、デコードユニット７０は、２次側コイルＷ２ｕの電圧の変動量を縮小変換するデータスライサ７２を備えている。データスライサ７２は、２次側コイルＷ２ｕの電圧を、論理回路の動作電圧範囲に変換するための変換手段である。データスライサ７２の出力電圧は、デコーダ７４に入力される。デコーダ７４は、ＸＯＲ回路７４ａと、ワンショットパルス回路７４ｂと、復号された信号を出力するＤフリップフロップ７４ｃとを備えている。
【００６９】
ここで、ＸＯＲ回路７４ａは、データスライサ７２の出力電圧とＤフリップフロップ７４ｃの出力電圧との排他的論理和信号を出力する。ワンショットパルス回路７４ｂは、ワンショットパルスの出力期間でないことを条件に、ＸＯＲ回路７４ａの出力電圧の立ち上がりに同期して、予め定められた長さのパルス幅を有するパルス信号を出力する。ここで、パルス幅は、「３・Ｔ０／４」に設定される。これは、クロック信号ＣＬＫを容易に生成するための一設定である。そして、Ｄフリップフロップ７４ｃでは、データ端子の出力信号を、ワンショットパルス信号の立ち下がりエッジのタイミングで、そのタイミングにおけるデータスライサ７２の出力信号に更新する。
【００７０】
図５に、デコーダ７４の処理を示す。詳しくは、図５（ａ）に、デコーダ７４の入力信号の推移を示し、図５（ｂ）に、ワンショットパルス回路７４ｂの出力信号の推移を示し、図５（ｃ）に、復号された信号（Ｄフリップフロップ７４ｃの出力信号）の推移を示し、図５（ｄ）に、デコーダ７４の入力信号から生成されるクロック信号ＣＬＫ（ＸＯＲ回路７４ａの出力信号）の推移を示す。
【００７１】
先の図３に示すように、復号された信号は、シフトレジスタ７６に入力される。シフトレジスタ７６では、ＸＯＲ回路７４ａの出力信号の立ち上がりエッジをクロック信号ＣＬＫとして用いて、Ｄフリップフロップ７４ｃの出力信号を順次格納する。ここで、本実施形態では、シフトレジスタ７６の記憶容量を１４ビットとする。これは、１フレーム分のデータと次の１フレームの同期信号とを格納可能とするための設定である。
【００７２】
同期信号識別回路７８では、シフトレジスタ７６の先頭の４ビットのデータが同期信号であるか否かを判断し、同期信号識別回路８０では、シフトレジスタ７６の最後の４ビットのデータが同期信号であるか否かを判断する。一方、ＡＮＤ回路８２では、同期信号識別回路７８，８０の双方が同期信号を検出することで、操作信号出力回路８４にイネーブル信号を出力する。操作信号出力回路８４では、イネーブル信号に同期して、シフトレジスタ７６の先頭から５ビット目の信号を操作信号ｇｕｐとして、駆動ＩＣ１００に出力する。
【００７３】
なお、スイッチング素子Ｓｖｐ，ＳｗｐのそれぞれのドライブユニットＤＵ内の操作信号出力回路８４では、シフトレジスタ７６の先頭から７番目、９番目の信号を操作信号ｇｖｐ，ｇｗｐとしてそれぞれ出力する。また、スイッチング素子Ｓｕｎのドライブユニット内の操作信号出力回路８４では、シフトレジスタ７６の先頭から６番目の信号を操作信号ｇｕｐとして出力するとともに、８番目および１０番目の信号を操作信号ｇｖｎ，ｇｗｎとして、対応するドライブユニットＤＵ内の駆動部２０のそれぞれに出力する。
【００７４】
ちなみに、上記フィルタ回路６４の時定数τは、２次側コイルＷ２ｕの電圧値が固定される最長期間（ここでは、単位期間Ｔ０）よりも長く設定される。これは、フィルタ回路６４によって、デコーダ７４の入力電圧が方形波とならなくなる事態を回避するための設定である。ちなみに、ここでの時定数τとは、ステップ状の入力電圧の変化に対する平滑化される電圧の変化の割合が規定割合（たとえば３７％）まで低下するのに要する時間として定義されるものである。時定数τは、応答性を定量化するためのパラメータであり、これが短いほど応答性が速いことを意味する。そして、フィルタ回路６４の時定数τが２次側コイルＷ２ｕの電圧値が固定される最長期間よりも長いということは、フィルタ回路６４の入力電圧の変動に伴ってフィルタ回路６４がこれを平滑化するに際し、変動が規定割合以下に減衰するまでに要する時間が最長時間よりも長いことを意味する。
【００７５】
図６〜図８に、本実施形態にかかる構成の性能評価結果を示す。
【００７６】
図６は、伝送レートを「２．１Ｍｐｂｓ」とした場合について、操作信号ｇｗｐの伝送態様を示すものである。詳しくは、図６（ａ）は、マイクロプロセッサユニット５０の出力する操作信号ｇｗｐの推移を示し、図６（ｂ）は、１次側コイルＷ１の電圧の推移を示し、図６（ｃ）は、２次側コイルＷ２ｗの電圧の推移を示し、図６（ｄ）は、駆動ＩＣ１００に出力される操作信号ｇｗｐの推移を示す。
【００７７】
図７は、伝送レートを「２．１Ｍｐｂｓ」とした場合について、デコーダ７４の処理を示す。詳しくは、図７（ａ）は、２次側コイルＷ２ｗの電圧の推移を示し、図７（ｂ）は、クロック信号ＣＬＫ（ＸＯＲ回路７４ａの出力信号）の推移を示し、図７（ｃ）は、デコードされた信号（Ｄフリップフロップ７４ｃ）の推移を示す。
【００７８】
なお、伝送レートを「１０Ｍｐｂｓ」以上とした場合であっても、図６、図７と同様、良好な信号伝送が実現可能であることが確認されている。
【００７９】
図８は、伝送レートを「２．１Ｍｐｂｓ」，「５Ｍｐｂｓ」，「７．５Ｍｐｂｓ」，「１０Ｍｐｂｓ」のそれぞれとした場合の伝送電力と２次側コイルＷ２ｗの出力電圧との関係を示す。図示されるように、伝送レートを「１０Ｍｐｂｓ」としても電力の伝送は良好である。
【００８０】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００８１】
（１）２次側コイルＷ２ｎ，Ｗ２ｕ，Ｗ２ｖ，Ｗ２ｗにデコードユニット７０と電源回路６０とを接続した。これにより、スイッチング素子Ｓ￥＃の操作信号ｇ￥＃を伝送することおよびドライブユニットＤＵの電源電力を伝送することができる。
【００８２】
（２）２次側コイルＷ２ｎ，Ｗ２ｕ，Ｗ２ｖ，Ｗ２ｗに、電源回路６０とデコードユニと７０とを並列接続した。これにより、デコードユニット７０内の動作電圧（たとえば５Ｖ）と、電源回路６０の入力電圧（たとえば２０Ｖ）とを相違させることが容易となる。
【００８３】
（３）伝送対象となる信号を、操作信号ｇ￥＃と同期信号とによって構成した。これにより、操作信号ｇ￥＃が更新される都度、更新された操作信号ｇ￥＃である旨を容易に把握することができる。
【００８４】
（４）マンチェスタ符号を用いて伝送対象となる信号をパルス符号化した。これにより、１フレーム（さらには、１ビット）に渡る１次側コイルの印加電圧の平均値をゼロとすることができ、ひいては、１次側コイルＷ１の鎖交磁束が過度に大きくなることを好適に回避することができる。
【００８５】
（５）２次側コイルＷ２ｎ，Ｗ２ｕ，Ｗ２ｖ，Ｗ２ｗに誘起される電圧に基づき、クロック信号ＣＬＫを生成した。これにより、復号処理を容易に行なうことができる。
【００８６】
（６）フィルタ回路６４の時定数τを、２次側コイルＷ２ｎ，Ｗ２ｕ，Ｗ２ｖ，Ｗ２ｗの電圧値が一定となる最長時間よりも長く設定した。これにより、フィルタ回路６４の平滑化処理によってデコードユニット７０による復号処理に支障が生じることを好適に回避することができる。
【００８７】
（７）トランスＴの２次側コイルを、複数のコイル（２次側コイルＷ２ｎ，Ｗ２ｕ，Ｗ２ｖ，Ｗ２ｗ）とした。これにより、互いに動作電位の相違しうるドライブユニットＤＵへの信号および電力の伝送に際して１つのトランスＴで対処することができる。
【００８８】
（８）同期信号を、オン指令に対応する論理値が３つ継続する信号とした。これにより、操作信号ｇ￥＃と識別可能な信号とするうえで同期信号を極力短い信号とすることができる。
【００８９】
（９）操作信号ｇ￥ｐ，ｇ￥ｎを、高電位側のスイッチング素子Ｓ￥ｐのオン指令および低電位側のスイッチング素子Ｓ￥ｎのオフ指令、高電位側のスイッチング素子Ｓ￥ｐのオフ指令および低電位側のスイッチング素子Ｓ￥ｎのオン指令、ならびに高電位側のスイッチング素子Ｓ￥ｐのオフ指令および低電位側のスイッチング素子Ｓ￥ｎのオフ指令の３つの指令パターンのいずれかを示す信号とした。これにより、高電位側のスイッチング素子Ｓ￥ｐと低電位側のスイッチング素子Ｓ￥ｎとの双方がオン状態となるものを除き、全てのスイッチングパターンを指令することができる。
【００９０】
（１０）スイッチングモードの切り替えに際して、スイッチング状態の切り替えがなされるレッグにおける高電位側のスイッチング素子Ｓ￥ｐの操作信号ｇ￥ｐおよび低電位側のスイッチング素子Ｓ￥ｎの操作信号ｇ￥ｎの双方をオフ指令とした。これにより、ドライブユニットＤＵ側にデッドタイムを生成する手段を備えることなく、デッドタイムＤＴをマイクロプロセッサユニット５０から出力される操作信号ｇ￥＃によって指令することができる。
【００９１】
（１１）降圧コンバータ６６を、過電流保護回路１０２の電源とした。これにより、過電流保護回路１０２の電源を確保することができる。
【００９２】
（１２）１次側コイルＷ１と２次側コイルＷ２ｎ，Ｗ２ｕ，Ｗ２ｖ，Ｗ２ｗとを互いに絶縁した。これにより、１次側コイルＷ１に接続される部材（マイクロプロセッサユニット５０、送信ユニット４０）と２次側に接続される部材（ドライブユニットＤＵ）との動作電位が相違する場合であっても、これに適切に対処することができる。
【００９３】
（１３）２次側コイルＷ２ｎ，Ｗ２ｕ，Ｗ２ｖ，Ｗ２ｗの変動量を縮小変換してデコーダ７４に入力するデータスライサ７２を備えた。これにより、２次側コイルＷ２ｎ，Ｗ２ｕ，Ｗ２ｖ，Ｗ２ｗの電圧の変動量を整流回路６２の出力電圧（たとえば２０Ｖ程度）の要求に応じて設定しつつも、デコーダ７４の入力電圧を適切な値（たとえば５Ｖ）とすることができる。
【００９４】
（１４）モータジェネレータ１０の制御量の制御手法として、モデル予測制御を採用した。これにより、その制御周期よりも１フレーム周期（１０・Ｔ０）を短くすることで、信号の伝送に起因して制御の応答遅れが生じる事態を好適に回避することができる。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００９５】
図９に、本実施形態にかかる送信ユニット４０、トランスＴおよび受信ユニット３０を備える伝送装置の構成を示す。なお、図９において、先の図３に示した部材に対応するものについては、便宜上同一の符号を付している。
【００９６】
本実施形態では、デコードされた信号（シフトレジスタ７６に格納された信号）について、同一レッグの上側アームの操作信号ｇ￥ｐと下側アームの操作信号ｇ￥ｎとの双方がオン指令である場合、操作信号ｇ￥＃の更新を禁止し、所定周期に渡ってそうした事態が継続することでインバータＩＮＶを構成する全スイッチング素子Ｓ￥＃を強制的にオフ操作する。
【００９７】
すなわち、ＡＮＤ回路８６では、シフトレジスタ７６の５番目および６番目のデータがともにオン指令を示すか否かを判断し、ＡＮＤ回路８８では、シフトレジスタ７６の７番目および８番目のデータがともにオン指令を示すか否かを判断し、ＡＮＤ回路９０では、シフトレジスタ７６の９番目および１０番目のデータがともにオン指令を示すか否かを判断する。一方、ＮＯＲ回路９２では、ＡＮＤ回路８６，８８，９０の出力信号に基づき、少なくとも１レッグで上側アームの操作信号ｇ￥ｐと下側アームの操作信号ｇ￥ｎとの双方がオン指令となっているか否かを判断する。そして、ＡＮＤ回路８２では、同期信号識別回路７８，８０の双方が同期信号を検出して且つ、上側アームの操作信号ｇ￥ｐと下側アームの操作信号ｇ￥ｎとの双方がオン指令となるレッグが存在しないと判断される場合、操作信号出力回路８４にイネーブル信号を出力する。
【００９８】
また、ＡＮＤ回路９４では、ＡＮＤ回路８２の出力信号とクロック信号ＣＬＫとの論理積信号を生成し、ウォッチドッグタイマ９６に入力する。ウォッチドッグタイマ９６では、規定の長さを有する時間に渡ってイネーブル信号およびクロック信号ＣＬＫが入力されない場合、操作信号出力回路８４をリセットする。本実施形態では、この規定の長さを有する時間を３フレーム分の時間とし、ＣＲ回路等のアナログ回路によってこの時間を定める。これにより、操作信号ｇｕｐがリセットされる。こうした処理は、Ｖ相、Ｗ相の上側アームやＵ相の下側アームのドライブユニットＤＵ内の受信ユニット３０でも同様に行われるため、インバータＩＮＶの全スイッチング素子Ｓ￥＃がオフ操作されることとなる。＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００９９】
図１０に、本実施形態にかかる信号および電力の伝送対象を示す。なお、図１０において、先の図１に示した部材に対応するものについては、便宜上同一の符号を付している。
【０１００】
図示されるように、本実施形態では、パラレルシリーズハイブリッド車を想定しており、第１モータジェネレータ１０ａおよび第２モータジェネレータ１０ｂを備える。これら第１モータジェネレータ１０ａおよび第２モータジェネレータ１０ｂは、それぞれインバータＩＮＶａ，ＩＮＶｂを介してコンバータＣＮＶに接続されている。コンバータＣＮＶは、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点にリアクトルＬを介して高電圧バッテリ１２の正極が接続されたものである。
【０１０１】
本実施形態では、図示されるように、コンバータＣＮＶのスイッチング素子Ｓｃｐ，ＳｃｎのそれぞれのドライブユニットＤＵに受信ユニット３０ａが搭載されている。また、インバータＩＮＶａの高電位側のスイッチング素子Ｓ￥ｐとＵ相の低電位側のスイッチング素子ＳｕｎとのそれぞれのドライブユニットＤＵに受信ユニット３０ｂが搭載されている。さらに、インバータＩＮＶｂの高電位側のスイッチング素子Ｓ￥ｐと低電位側のスイッチング素子ＳｕｎとのそれぞれのドライブユニットＤＵに受信ユニット３０ｃが搭載されている。
【０１０２】
図１１に、受信ユニット３０ａ，３０ｂ，３０ｃのそれぞれの一部構成を示す。図示されるように、受信ユニット３０ａのＡＮＤ回路８２からのイネーブル信号は、操作信号出力回路８４に直接入力される。これに対し、受信ユニット３０ｂ，３０ｃのＡＮＤ回路８２からのイネーブル信号は、遅延回路８３ｂ，８３ｃのそれぞれを介して操作信号出力回路８４に入力される。ここで、遅延回路８３ｂと遅延回路８３ｃとでは、遅延時間が互いに相違する。
【０１０３】
これにより、図１２に示すように、コンバータＣＮＶとインバータＩＮＶａとインバータＩＮＶｂとで、スイッチング状態の切り替え可能タイミングを相違させることができる（ここで、切り替え可能タイミングとは、フレームデータに応じた操作信号の更新タイミングのことであり、必ずしもスイッチング状態が切り替えられるタイミングとはならない）。
【０１０４】
このように、スイッチング状態の切り替え可能タイミングを互いに相違させることで、サージ電圧を低減することができる。
＜第４の実施形態＞
以下、第４の実施形態について、先の第３の実施形態との相違点を中心に図面を参照しつつ説明する。
【０１０５】
本実施形態では、先の図１０に示した受信ユニット３０ａ，３０ｂ，３０ｃを同一構成とする。
【０１０６】
図１３に、本実施形態にかかるフレームデータの伝送態様を示す。図示されるように、本実施形態では、１フレームにおいてインバータＩＮＶａ，ＩＮＶｂの双方の操作信号とコンバータＣＮＶの操作信号とを含みつつも、それらの更新周期を３フレームとして、順次更新する。図では、インバータＩＮＶａの操作信号ｇ￥＃が更新（サンプリング番号ｎ）された次のフレームで、インバータＩＮＶｂの操作信号ｇ￥＃が更新され、その次のフレームでコンバータＣＮＶの操作信号ｇｃｐ、ｇｃｎが更新される例を示している。
【０１０７】
こうした設定によっても、コンバータＣＮＶとインバータＩＮＶａとインバータＩＮＶｂとで、スイッチング状態の切り替え可能タイミングを相違させることができる。
＜第５の実施形態＞
以下、第５の実施形態について、先の第３の実施形態との相違点を中心に図面を参照しつつ説明する。
【０１０８】
本実施形態では、先の図１０に示した受信ユニット３０ａ，３０ｂ，３０ｃを同一構成とする。
【０１０９】
図１４に、本実施形態にかかるフレームデータの伝送態様を示す。図示されるように、本実施形態では、１フレームにおいて、インバータＩＮＶａとインバータＩＮＶｂとコンバータＣＮＶとのいずれか１つの操作信号を含め、且ついずれの操作信号かを指定する信号を含める。そして、３フレームに１度ずつインバータＩＮＶａとインバータＩＮＶｂとコンバータＣＮＶとのそれぞれの操作信号を伝送する。
【０１１０】
こうした設定によっても、コンバータＣＮＶとインバータＩＮＶａとインバータＩＮＶｂとで、スイッチング状態の切り替え可能タイミングを相違させることができる。
＜第６の実施形態＞
以下、第６の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【０１１１】
図１５に、本実施形態にかかるスイッチングモードの更新可能タイミングを示す。図中、時刻ｔ１，ｔ２，ｔ３，ｔ４が更新可能タイミングである。ここで、更新可能タイミングとは、スイッチングモードを変更することが可能なタイミングを意味し、必ずしも変更がなされるタイミングを意味しない。
【０１１２】
図示されるように、本実施形態では、更新可能タイミング間の周期を、１フレーム（ここでは、１フレームを１０ビットとする例を想定しているため、単位期間Ｔ０の１０倍の期間）とする。これは、スイッチングモードの変更タイミングの遅延ばらつきを低減するための設定である。すなわち、モデル予測制御では、更新可能タイミングにおいてスイッチングモードを更新した場合の制御性を予測評価することで、実際のスイッチングモードを決定する。このため、スイッチングモードの実際の更新タイミングがばらつく場合には、モデル予測制御の制御性が低下する懸念が生じる。ここで、上記設定によれば、スイッチングモードの決定から実際にスイッチングモードが変更されるまでの遅延時間を略固定することができるため、遅延時間のばらつきを好適に低減することができる。
【０１１３】
これに対し、スイッチングモードの更新可能周期の整数分の１が１フレームとならない場合には、マイクロプロセッサユニット５０の規定するスイッチングモードの更新可能タイミングに対する実際の更新タイミングの遅延時間がばらつくこととなる。
＜第７の実施形態＞
以下、第７の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【０１１４】
本実施形態では、モータジェネレータ１０を流れる電流を指令値にフィードバック制御するための操作量としての指令電圧がインバータＩＮＶの出力電圧となるように、３角波比較ＰＷＭ処理によって操作信号を生成する周知の電流フィードバック制御を行なう。
【０１１５】
図１６に、本実施形態にかかるシステム構成を示す。なお、図１６において、先の図１に示した部材に対応するものについては、便宜上同一の符号を付している。
【０１１６】
図中、マイクロプロセッサユニット５０の内部には、周知の電流フィードバック制御の概要のブロック図を記載してある。すなわち、指令電圧ｖｄ＊，ｖｑ＊は、モータジェネレータ１０を流れるｄ軸電流ｉｄおよびｑ軸電流ｉｑのそれぞれを指令電流ｉｄ＊，ｉｑ＊のそれぞれにフィードバック制御するための操作量であり、３相の指令電圧ｖｕ＊，ｖｖ＊，ｖｗ＊は、指令電圧ｖｄ＊，ｖｑ＊を３相変換したものである。そして、３相の指令電圧ｖ￥＊（￥＝ｕ，ｖ，ｗ）をインバータＩＮＶの入力電圧で規格化したＤｕｔｙ信号Ｄ￥と三角波形状のキャリア信号Ｓｃとの大小比較に基づき、ＰＷＭ信号ｇ￥を生成する。このＰＷＭ信号ｇ￥の立ち上がりエッジをデッドタイムだけ遅延させた信号が上側アームの操作信号ｇ￥ｐであり、ＰＷＭ信号ｇ￥の論理反転信号の立ち上がりエッジをデッドタイムだけ遅延させた信号が下側アームの操作信号ｇ￥ｎである。
【０１１７】
この場合、基本的に、操作信号ｇ￥＃の指令が変化するタイミングは、キャリア信号Ｓｃの変化の分解能に依存するものの、略任意のタイミングとなり得る。たとえば、キャリア信号Ｓｃの周期を「５０μｓ」とし、キャリア信号Ｓｃの変化を「１０ＭＨｚ」のクロックで生成する場合、操作信号ｇ￥＃の切り替わり自体は、「５０μｓ」に１度であるものの、そのタイミングは、「０．１μｓ」の時間分解能を有する。
【０１１８】
ここで、上記時間分解能に対応する時間間隔よりも長い周期毎にフレームを出力したのでは、マイクロプロセッサユニット５０によって規定される操作信号ｇ￥＃の変化タイミングに対するドライブユニットＤＵ側での操作信号ｇ￥＃の変化タイミングの遅延時間が大きくばらつくこととなる。そして、これは指令電圧ｖ￥＃の制御性の低下をもたらし、ひいてはインバータＩＮＶの出力線間電圧の基本波成分の制御性の低下をもたらす。
【０１１９】
これに対し、上記時間分解能に対応する時間間隔でフレームを出力することは、伝送レートを極めて大きくする必要があり、伝送装置の高速性能に対する要求が過大となるおそれがある。
【０１２０】
そこで本実施形態では、フレームの出力タイミングを操作信号ｇ￥＃の変化に同期させる。
【０１２１】
図１７に、本実施形態にかかる１次側コイルｗ１への電圧印加処理の手順を示す。この処理は、送信ユニット４０によって実行される。
【０１２２】
この一連の処理では、まずステップＳ１０において、操作信号ｇ￥＃の中に、オン操作指令からオフ操作指令に変化したものや、オフ操作指令からオン操作指令に変化したものがあるか否かを判断する。
【０１２３】
ステップＳ１０において肯定判断される場合、ステップＳ１２において、フレームの出力中であるか否かを判断する。そして、フレームの出力中である場合には、フレームの出力終了まで待機する一方、フレームの出力中でない場合には、ステップＳ１４に移行する。ステップＳ１４においては、操作信号ｇ￥＃の符号化処理を行なう。そして、ステップＳ１６においては、符号化処理された操作信号ｇ￥＃を含むフレームを出力する。なお、ステップＳ１４、Ｓ１６の処理は、本実施形態において、同期手段を構成する。
【０１２４】
一方、ステップＳ１０において否定判断される場合、ステップＳ１７において、フレームの出力中であるか否かを判断する。そして、フレームの出力中である場合には、フレームの出力終了まで待機する一方、フレームの出力中でない場合には、ステップＳ１８において、マンチェスタ符号における「０」を継続して出力する。ここで、フレーム出力停止時であっても１次側コイルｗ１に電圧を印加するのは、ドライブユニットＤＵに対する給電のためである。また、「０」を出力するのは、ドライブユニットＤＵの給電のための電圧印加処理に起因してトランスＴの磁気飽和が生じる事態を回避するためである。ちなみに、「０」は、先の図４に示す同期信号の冒頭の符号である「０」と同一であるため、フレームの出力への切り替え時には、「１」からはじめればよく、フレームの出力を迅速に行なうことが可能となるというメリットもある。
【０１２５】
なお、上記ステップＳ１６、Ｓ１８の処理が完了する場合には、この一連の処理を一旦終了する。
【０１２６】
図１８に、本実施形態の効果を示す。なお、図では、ドライブユニットＤＵ側での操作信号ｇ￥＃の変化を、スイッチング素子Ｓ￥＃の状態変化として模式的に示している。
【０１２７】
図示されるように、Ｕ相上側アームの操作信号ｇｕｐのオン操作指令への切り替わりタイミングから、ドライブユニットＤＵ側での操作信号ｇｕｐのオン操作指令への切り替わりタイミング（スイッチング素子Ｓｕｐのオン状態への切り替え開始タイミング）までには遅延が生じる。ただし、この遅延時間は、Ｖ相上側アームの操作信号ｇｖｐのオン操作指令への切り替わりタイミングから、ドライブユニットＤＵ側での操作信号ｇｖｐのオン操作指令への切り替わりタイミング（スイッチング素子Ｓｖｐのオン状態への切り替え開始タイミング）までの遅延時間と略等しい。このため、操作信号ｇｕｐのオン操作指令への切り替わりタイミングから操作信号ｇｖｐのオン操作指令への切り替わりタイミングまでの時間間隔Ｔ１と、スイッチング素子Ｓｕｐのオン状態への切り替わり開始タイミングからスイッチング素子Ｓｖｐのオン状態への切り替わり開始タイミングまでの時間間隔Ｔ２とは略等しい。このため、インバータＩＮＶの出力線間電圧の基本波成分を、指令電圧ｖｕ＊，ｖｖ＊，ｖｗ＊によって定まるものに好適に制御することができる。
＜第８の実施形態＞
以下、第８の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。
【０１２８】
図１９に、本実施形態にかかる１次側コイルｗ１への電圧印加処理の手順を示す。この処理は、送信ユニット４０によって実行される。なお、図１９に示す処理において、先の図１７に示した処理に対応するものについては、便宜上、同一のステップ番号を付している。
【０１２９】
図示されるように、本実施形態では、ステップＳ１７において否定判断される場合、ステップＳ２０において、フレーム出力後所定時間が経過したか否かを判断する。この処理は、操作信号ｇ￥＃についての情報が前回のものと同一である情報を有するフレームを再送するか否かを判断するためのものである。これは、フレームの伝送に際してエラーが生じた場合に、エラーからの復帰を早期に行なうためのものである。
【０１３０】
特に、本実施形態では、先の図９に示したウォッチドッグタイマ９６において、規定時間に渡ってイネーブル信号およびクロック信号ＣＬＫが入力されない場合、対応するスイッチング素子Ｓ￥＃がオフ操作されるため、ステップＳ１０において肯定判断されることで出力されたフレームの伝送にエラーが生じる場合には、インバータＩＮＶが停止制御されるおそれがある。このため、上記所定時間を、ウォッチドッグタイマ９６における上記規定時間未満に設定することで、インバータＩＮＶの停止制御がなされる事態が生じることを極力回避する。なお、この規定時間は、上記第２の実施形態のように３フレーム分の長さとする代わりに、それよりも長い時間としてもよい。ちなみに、ステップＳ２０、Ｓ１４，Ｓ１６の処理は、本実施形態において、再送手段を構成する。
＜第９の実施形態＞
以下、第９の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【０１３１】
本実施形態では、インバータＩＮＶの出力電圧を指令電圧ｖ￥＊とするための処理として、三角波比較ＰＷＭ処理に代えて、空間ベクトル変調処理を採用する。ここで空間ベクトル変調処理は、所定時間におけるインバータＩＮＶの出力電圧の平均値を指令電圧ｖ￥＊とするための処理の１つであるが、所定時間において採用されるスイッチングモードの順序や時間が三角波ＰＷＭ処理による制約を受けないものである。すなわち所定時間において採用される各スイッチングモードに対応する電圧ベクトルの平均値が指令電圧ｖ￥＊となるとの条件で、スイッチングモードの選択やその採用時間の自由度を向上させることができるものである。
【０１３２】
この場合、スイッチング状態の切り替えのなされるモータジェネレータ１０の端子数が複数となるおそれがある。そこで本実施形態では、図２０に記載する処理を行なう。
【０１３３】
図２０は、本実施形態にかかる１次側コイルｗ１への電圧印加処理の手順を示す。この処理は、送信ユニット４０によって実行される。なお、図２０に示す処理において、先の図１７に示した処理に対応するものについては、便宜上、同一のステップ番号を付している。
【０１３４】
図示されるように、本実施形態では、ステップＳ１０において肯定判断される場合、ステップＳ２２において、操作信号ｇ￥＃のうち、指令が変化する信号が複数あることを条件に、それらの変化の情報を同時に出力するか、一部の出力を遅延するかを選択する。この選択は、マイクロプロセッサユニット５０の記憶手段に、同時のスイッチング状態の切り替えを許容するスイッチングパターンと許容しないスイッチングパターンとを記憶しておき、これらスイッチングパターンと操作信号ｇ￥＃の変化前後のパターンとの照合に基づき行われる。以下、記憶手段に記憶されるスイッチングパターンの概念について、図２１に基づき説明する。
【０１３５】
図２１は、スイッチング素子Ｓｕｐのオフ状態への切り替え指令と、スイッチング素子Ｓｖｐのオン状態への切り替え指令とを同時に伝送することを許容して（図２１（Ａ））且つ、スイッチング素子Ｓｕｐのオフ状態への切り替え指令と、スイッチング素子Ｓｗｐのオン状態への切り替え指令とについて、それらの同時伝送を禁止する（図２１（Ｂ））例を示す。
【０１３６】
これは、図２１（Ａ）に示すケースの方が、図２１（Ｂ）に示すケースと比較して、スイッチング状態の切り替えに起因してサージ電圧が小さくなると想定されることに基づくものである。すなわち、スイッチング素子Ｓｕｐがオフ状態となると同時にスイッチング素子Ｓｖｐがオン状態となる場合、正極側直流母線Ｌｐにおいて電流量が変化する領域は、Ｕ相およびＶ相間である。これに対し、スイッチング素子Ｓｕｐがオフ状態となると同時にスイッチング素子Ｓｗｐがオン状態となる場合、正極側直流母線Ｌｐにおいて電流量が変化する領域は、Ｕ相およびＷ相間である。図からわかるように、Ｕ相およびＶ相間で電流量が変化する場合と比較して、Ｕ相およびＷ相間で電流量が変化する場合の方が、電流量が変化する電気経路が長い。このため、電流量が変化する部分の寄生インダクタも大きくなり、ひいてはサージが大きくなると想定される。
【０１３７】
なお、先の図２０のステップＳ２２の処理は、本実施形態において、延期手段を構成する。
＜第１０の実施形態＞
以下、第１０の実施形態について、先の第８の実施形態との相違点を中心に図面を参照しつつ説明する。
【０１３８】
本実施形態では、フレームの出力停止期間において、互いに極性の相違する電圧値（以下、Ｈ電圧、Ｌ電圧）のいずれか一方を選択的に印加する。ここで、Ｈ電圧は、バイフェーズ符号の論理「０」を構成する後半部分の電圧値であり、Ｌ電圧は、バイフェーズ符号の論理「０」を構成する前半部分の電圧値である。
【０１３９】
図２２に、本実施形態にかかるフレーム出力停止期間における電圧印加処理の手順を示す。この処理は、送信ユニット４０によって実行される。
【０１４０】
この一連の処理では、まずステップＳ３０において、フレーム出力が完了した直後であるか否かを判断する。そして、ステップＳ３０において肯定判断される場合、ステップＳ３２において、積分値Ｉｎが上限側閾値ＩｎｔｈＨ以上であるか否かを判断する。ここで、積分値Ｉｎは、トランスＴの磁束と正の相関を有するパラメータである。詳しくは、後述する処理によって１次側コイルｗ１の印加電圧の時間積分値とされるものである。なお、上限側閾値ＩｎｔｈＨは、トランスＴが磁気飽和しない上限値に基づき設定される。ステップＳ３２において肯定判断される場合、ステップＳ３４において、コイルｗ１にＬ電圧を印加する。なお、ステップＳ３２、Ｓ３４の処理は、本実施形態において、所定電圧印加手段および反転手段を構成する。
【０１４１】
一方、ステップＳ３２において否定判断される場合、ステップＳ３６において、積分値Ｉｎが下限側閾値ＩｎｔｈＬ以下であるか否かを判断する。ここで、下限側閾値ＩｎｔｈＬは、トランスＴが磁気飽和しない上限値に基づき設定される。そして、ステップＳ３６において肯定判断される場合、ステップＳ３８において、コイルｗ１にＨ電圧を印加する。なお、ステップＳ３６、Ｓ３８の処理は、本実施形態において、所定電圧印加手段および反転手段を構成する。
【０１４２】
これに対し、ステップＳ３０において否定判断される場合や、ステップＳ３６において否定判断される場合には、ステップＳ４０に移行する。ステップＳ４０においては、積分値Ｉｎを更新する。ここでは、ステップＳ３４の処理がなされた後、ステップＳ３０またはステップＳ３６において否定判断されている場合には、積分値Ｉｎをデクリメントする。また、ステップＳ３８の処理がなされた後、ステップＳ３０またはステップＳ３６において否定判断されている場合には、積分値Ｉｎをインクリメントする。ただし、フレームの転送中においては、積分値Ｉｎの更新をしない。これは、フレームの転送時において１次側コイルｗ１に印加される電圧の平均値がゼロとなることによる。なお、ステップＳ４０の処理は、本実施形態において、磁束算出手段を構成する。
【０１４３】
なお、ステップＳ３４，Ｓ３８，Ｓ４０の処理が完了する場合には、この一連の処理を一旦終了する。
＜第１１の実施形態＞
以下、第１１の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【０１４４】
本実施形態は、燃料電池の状態監視装置に対する信号および電力の伝送装置である。
【０１４５】
図２３に、本実施形態にかかるシステム構成を示す。
【０１４６】
図示される組電池１１０は、車載主機としてのモータジェネレータ（図示略）に対する電力供給源であり、その端子電圧がたとえば１００Ｖ以上となるものである。組電池１１０は、燃料電池によって構成される電池セルＣｉｊ（ｉ＝１〜ｍ、ｊ＝１〜ｎ）の直列接続体である。電池セルＣｉｊは、全て同一仕様であり、個体差や経年変化を除き端子電圧が等しくなるものである。電池セルＣｉｊは、隣接するｎ個ずつでグループ化され、ブロックＢｉを構成している。各ブロックＢｉの状態は、監視ユニットＵｉによって監視される。
【０１４７】
上記組電池１１０の負極電位は、車体電位と相違するように設定されている。監視ユニットＵｉは、マイクロプロセッサユニット５０からの指令に基づき、ブロックＢｉ内の電池セルＣｉ１〜Ｃｉｎの電圧異常の有無を診断し、診断結果信号ＤＳｉをフォトカプラ１１２を介してマイクロプロセッサユニット５０に出力する。
【０１４８】
ここで、マイクロプロセッサユニット５０は、監視指令信号を送信ユニット４０に出力する。送信ユニット４０では、監視指令信号をデジタルベースバンド符号化処理し、パルス符号化された電圧信号を１次側コイルＷ１に印加する。これにより、１次側コイルＷ１に磁気結合されて且つ監視ユニットＵｉのそれぞれに接続された２次側コイルＷ２にパルス電圧が誘起される。監視ユニットＵｉは、２次側コイルＷ２に接続された受信ユニット３０を備え、ここで、２次側コイルＷ２に誘起される電圧信号を復号処理し、監視指令信号を取り出すとともに、２次側コイルＷ２に誘起される電圧によって流れる電流を整流することで電力を取り出す。
【０１４９】
このように、本実施形態では、各監視ユニットＵｉに対する監視指令信号の送信や監視ユニットＵｉに対する電力の送信を単一のトランスＴを用いて行なうことができる。特に、監視ユニットＵｉは、ブロックＢｉを電源とする必要がないため、電池セルＣ１１の発電停止時においても動作可能となる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
【０１５０】
「パルス符号化について」
２値のそれぞれを示すパルスの論理「Ｈ」期間と論理「Ｌ」期間とが等しい（時比率が５０％）である符号としては、マンチェスタ符号に限らず、たとえば差分マンチェスタ符号であってもよい。もっとも、バイフェーズ符号としては、２値のそれぞれを示すパルスの論理「Ｈ」期間と論理「Ｌ」期間とが等しい（時比率が５０％である符号）にも限らず、バイフェーズＮＲＺ符号や、ＣＭＩ等であってもよい。また、パルス符号としては、２値的なものに限らず、たとえばＡＭＩ符号等であってもよい。そのほか、８ｂ１０ｂ符号や、６ｂ８ｂ符号、ＰＲ４符号等であってもよい。
【０１５１】
「符号化手段について」
上記実施形態では、操作信号ｇ￥＃を生成するソフトウェア処理手段（マイクロプロセッサユニット５０）とは別に専用のハードウェア手段（エンコーダ４１）によって構成したが、これに限らず、ソフトウェア処理手段によって構成してもよい。
【０１５２】
「電圧印加手段について」
フルブリッジ回路４６を備えるものに限らず、たとえば図２４（ａ）に示すように、プッシュプル回路を備えて構成してもよく、また、図２４（ｂ）に示すように、１次側コイルＷ１と電源との間のループ経路を単一のスイッチング素子にて開閉するものであってもよい。
【０１５３】
「復号手段について」
たとえば上記第１の実施形態（図１）や第２の実施形態（図９）において、下側アームのドライブユニットＤＵのそれぞれに受信ユニット３０を搭載してもよい。この場合、これらに接続される２次側コイル同士を各別の部材とすることで、インバータＩＮＶの負極側の直流母線における電圧降下に起因した下側アームの各ドライブユニットＤＵのグランド電位の変動の影響を受けることなく、スイッチング素子Ｓ￥ｎを駆動することができる。
【０１５４】
上記第４の実施形態（図１３）や第５の実施形態（図１４）において、下側アームのドライブユニットＤＵについては、いずれか１つのみに受信ユニット３０を搭載するようにしてもよい。
【０１５５】
「同期信号について」
上記のものに限らない。特に、上下アームの双方がオンとなり得る構成の場合、同期信号の設定変更が特に重要である。こうした構成とは、たとえば、米国特許第７１３０２０５号明細書や特開２００９−１４１９８９号公報に記載されているように、インバータとバッテリとの間にインピーダンスネットワークを接続し、上下アームをオン操作（シュートスルー）することでインバータの入力電圧を昇圧する構成の場合等である。この場合、たとえば、デッドタイム期間を受信ユニット３０側で生成する設定とし、上下アームの双方がオフとなることがないように操作信号ｇ￥ｐ，ｇ￥ｎを定めることで、オフに対応する符号が３つ以上連続するように同期信号を生成してもよい。もっとも、オン指令およびオフ指令を表現する２値の論理値のいずれをも表現しないパルスとして同期信号を符号化してもよい。
【０１５６】
なお、伝送対象となる対象信号として、同期信号を含むものに限らない。これを含まない場合であっても、たとえばクロック用のトランスを別途備え、クロック用のトランスによってフレームの先頭を指示する信号を伝送するようにするなら、復号処理を容易に実行することができる。
【０１５７】
「情報信号について」
上記第１の実施形態（図１）等において、符号化対象とする情報信号を、スイッチングモードを表現する操作信号のみとして且つ、受信ユニット３０においてデッドタイム生成機能を搭載するようにしてもよい。
【０１５８】
「実行手段について」
上記第２の実施形態（図９）では、正常データが連続３周期以上受信できない場合にスイッチング素子Ｓ￥＃を強制的にオフ状態としたが、これに限らず、たとえば連続２周期以上、または１周期受信できない場合であってもよい。また、スイッチング素子Ｓ￥＃を強制的にオフ状態とするものに限らず、正常であったときのスイッチングを維持して且つ、異常がある旨を外部（マイクロプロセッサユニット５０等）に通知するものであってもよい。
【０１５９】
「監視手段について」
スイッチング素子Ｓ￥＃を流れる電流が過度に大きいか否かを判断する手段に限らない。たとえば、スイッチング素子Ｓ￥＃の温度を監視する手段や、スイッチング素子Ｓ￥＃の温度情報を外部に出力する手段等であってもよい。
【０１６０】
「整流回路について」
フルブリッジ方式の整流回路６２に限らず、周知の整流回路を適宜利用してよい。
【０１６１】
「変換手段について」
たとえば、２次側コイルＷ２ｎ，Ｗ２ｕ，Ｗ２ｖ，Ｗ２ｗに中点タップを備え、２次側コイルＷ２ｎ，Ｗ２ｕ，Ｗ２ｖ，Ｗ２ｗの中点タップと一方の端部との間の電圧をデコーダ７４の入力とするなら、出力側電圧信号の変動量を縮小変換する変換手段を備えなくてもよい。また、たとえば要求される電源の電圧が低い場合や、整流回路６２の出力側に昇圧回路を備える場合等にあっても、変換手段を備えない構成としてもよい。
【０１６２】
「整流回路および復号手段の接続について」
並列接続に限らず、たとえば復号手段の出力側に整流回路を直列接続してもよい。また、これ以外の接続手法としては、「変換手段について」の欄に記載した手法もある。
【０１６３】
「フィルタ回路について」
２次遅れ回路に限らず、たとえば１次遅れ回路であってもよい。
【０１６４】
「スイッチングモードを所定周期で更新する制御について」
モデル予測制御に限らず、ＤＴＣ（Direct Torque Control）等であってもよい。
【０１６５】
「符号化処理タイミングについて」
上記第６の実施形態（図１５）では、スイッチングモードの更新可能周期をフレーム周期としたが、これに限らず、更新可能周期の整数分の１の周期をフレーム周期としてもよい。
【０１６６】
もっとも、モデル予測制御等の場合であっても、フレームを所定周期で出力することは必須ではない。たとえば上記第７の実施形態（図１８）の要領で、スイッチングモードの変更タイミングに同期してフレームを出力するものであってもよい。なお、この場合、実際には、スイッチングモードの変更に伴って、２度、フレームを出力することとなる。これは、スイッチングモードの変更に伴って、上下アームのスイッチング状態がデッドタイムＤＴだけ離間して変更されるためである。
【０１６７】
「再送手段（ステップＳ２０）について」
上記第１の実施形態（図３）のように、ウォッチドッグタイマ９６を備えない構成の場合、所定時間を、たとえば上下アームのスイッチング素子Ｓ￥ｐ，Ｓ￥ｎが双方オンとなる短絡状態の許容上限時間未満に設定することが望ましい。
【０１６８】
「指令変化検出手段（Ｓ１０）について」
上記実施形態では、操作信号ｇ￥＃を入力してその変化を検出する専用のハードウェア処理手段としたが、これに限らない。たとえば、前回のサンプリング周期と今回のサンプリング周期とで操作信号ｇ￥＃に指令が相違するものの有無を判断するソフトウェア処理手段としてもよい。ただし、ここでのサンプリング周期は、１フレームよりも短い時間間隔とすることが望ましい。
【０１６９】
「同期手段（Ｓ１２〜Ｓ１６）について」
ハードウェア処理手段に限らないことについては、「指令変化検出手段」と同様である。
【０１７０】
「延期手段（Ｓ２２）について」
上記第９の実施形態（図２０、図２１）では、同時のスイッチングを許可するパターンと禁止するパターンとの双方を記憶手段に記憶したが、いずれか一方であってもよい。
【０１７１】
上記第９の実施形態（図２０、図２１）では、同時のスイッチングを許可する旨が記憶手段に記憶されたスイッチングパターンについては、同時のスイッチングを許可するようにしたがこれに限らない。たとえば、スイッチング状態の切り替えを伴うモータジェネレータ１０の端子数を固定値として一律制限してもよい。
【０１７２】
「所定電圧印加手段（Ｓ３６，Ｓ４０）について」
パルス符号化された信号を構成する電圧値の電圧を１次側コイルｗ１に印加する手段に限らず、これとは別の電圧値の電圧を印加する手段であってもよい。このほか、たとえば「磁束算出手段（Ｓ３８，Ｓ４２，Ｓ４４）について」の欄に記載したものであってもよい。
【０１７３】
「磁束算出手段（Ｓ３８，Ｓ４２，Ｓ４４）について」
上記第１０の実施形態（図２２）において例示したように、同一の極性を有する電圧の印加時間によって、磁束量を定量化するものに限らない。たとえば、所定電圧印加手段が印加電圧の極性が同一であって且つその絶対値を変化させるものである場合、電圧の積分値によって磁束量を定量化することが望ましい。
【０１７４】
またたとえば、トランスＴの磁束のゼロ点を検出する手段を備え、ゼロ点の検出タイミングから所定時間経過することで、印加電圧の極性を反転させるものであってもよい。ここで、ゼロ点検出手段としては、たとえば、２次側コイルｗ２ｕ，ｗ２ｖ，ｗ２ｗ，ｗ２ｎに誘起される電流の極性の変化や、整流回路６２のうちオンとなるダイオードの切り替わりを検出する手段として構成することができる。
【０１７５】
「反転手段（Ｓ３２〜Ｓ４０）について」
上記第１０の実施形態（図２２）では、フレームの出力直後を、印加電圧の極性の変更を許可するタイミングとしたが、これに限らず、所定電圧印加手段による電圧の印加時間が長くなる場合に極性を反転させてもよい。
【０１７６】
「同期手段によるフレーム出力がなされない期間について」
上記第７の実施形態（図１８）等では、フレーム出力がなされない期間において、「０」に対応する電圧信号を印加したが、これに限らず、「１」に対応する電圧信号を印加してもよい。
【０１７７】
フレーム出力がなされない期間において、フレームとは相違する電圧信号を１次側コイルｗ１に印加するものに限らない。たとえば上記第８の実施形態（図１９）に例示されるようにフレームの出力がなされない時間が制限される場合等にあっては、１次側コイルｗ１への電圧の印加自体を停止したとしてもドライブユニットＤＵへの電力供給停止期間が過度に長くならないため、１次側コイルｗ１への電圧の印加自体を停止することも可能ではある。
【０１７８】
「対象信号について」
電力変換回路を構成するスイッチング素子の操作信号や、燃料電池の監視指令信号に限らない。ただし、対象信号の入力側（伝送先）として電源を備えないものにおいて、指令に応じて所定の処理を実行するものに対する指令信号であることが望ましい。
【０１７９】
もっとも、これは、電源を備えうるシステムへの出力信号を対象信号とすることが有効でないことを意味しない。たとえば、上記第１１の実施形態（図２３）において、電池セルＣｉｊをリチウムイオン２次電池やニッケル水素２次電池等の２次電池とする場合、監視ユニットＵｉが電池セルＣｉ１〜Ｃｉｎを電源とすることも可能ではある。ただし、この場合、監視ユニットＵｉの個体差等に起因して監視ユニットＵ１〜Ｕｍの消費電力にばらつきが生じる場合、電池セルＣｉ１〜Ｃｉｎの消費電力がばらつき、ひいては充電率や端子電圧にばらつきが生じやすくなる。これに対し、上記第１１の実施形態と同様の構成を採用することで、こうした問題を回避することができる。
【０１８０】
「２次側コイルについて」
たとえば高電圧システムの基準電位（高電圧バッテリ１２の負極電位）と低電圧システムの基準電位（車体電位）とが同一であるなら、上記第１の実施形態（図１）等において、１次側コイルＷ１と下側アーム用の２次側コイルＷ２ｎとを接続してもよい。もっとも、下側アームのスイッチング素子の駆動に際してインバータＩＮＶの直流母線における電圧降下によって影響を受けないようにするためには、これらを接続しないことが望ましい。
【０１８１】
なお、対象信号の伝送先の構成によっては、２次側コイルが１つとなってもよい。
【０１８２】
「スイッチング状態の切り替え可能タイミングを相違させる部類分けについて」
・上記第５の実施形態（図１０）等において、コンバータＣＮＶと、インバータＩＮＶａ，ＩＮＶｂとのスイッチング状態の切り替えタイミングを相違させて且つ、インバータＩＮＶａ，ＩＮＶｂ同士のスイッチング状態の切り替えタイミングの一致を許可する設定としてもよい。
【０１８３】
またたとえば、インバータＩＮＶの各相（レッグ）を１つの部類として、それら部類同士でスイッチング状態の切り替え可能タイミングを相違させてもよい。これは、上記第３〜第５の実施形態の手法によって行なうことができる。なお、この場合、各レッグを構成する高電位側のスイッチング素子Ｓ￥ｐと低電位側のスイッチング素子Ｓ￥ｎが１つずつであるなら、それら一対のスイッチング素子Ｓ￥ｐ，Ｓ￥ｎのみが同一の部類の構成要素となる。
【０１８４】
さらに、部類分けの適用対象としては、高電位側のスイッチング素子と低電位側のスイッチング素子とからなる一対のスイッチング素子を構成要素とするものに限らず、また、スイッチング状態の切り替え可能タイミングを部類毎で相違させる目的はサージ低減に限らない。たとえば、低電位側のスイッチング素子と高電位側のダイオードとの直列接続体を備える周知の昇圧チョッパ回路を複数並列駆動する場合に、マルチフェーズ処理を行なうべくスイッチング状態の切り替えタイミングをずらしてもよい。
【０１８５】
「そのほか」
インバータの各相を構成する高電位側のスイッチング素子Ｓ￥ｐと低電位側のスイッチング素子Ｓ￥＃とを複数並列接続してもよい。この場合、高電位側のスイッチング素子Ｓ￥ｐのうちこれら同一相のものでは受信ユニット３０を共有できる。
【符号の説明】
【０１８６】
１０…モータジェネレータ、３０…受信ユニット、４０…送信ユニット、４１…エンコーダ、４３…シフトレジスタ、７２…データスライサ（変換手段の一実施形態）、７４…デコーダ、Ｗ１…１次側コイル、Ｗ２ｎ，Ｗ２ｕ，Ｓｗｖ，Ｗ２ｗ…２次側コイル。
【図１】
0005644810.tif 000002
【図２】
0005644810.tif 000003
【図３】
0005644810.tif 000004
【図４】
0005644810.tif 000005
【図５】
0005644810.tif 000006
【図８】
0005644810.tif 000007
【図９】
0005644810.tif 000008
【図１０】
0005644810.tif 000009
【図１１】
0005644810.tif 000010
【図１２】
0005644810.tif 000011
【図１３】
0005644810.tif 000012
【図１４】
0005644810.tif 000013
【図１５】
0005644810.tif 000014
【図１６】
0005644810.tif 000015
【図１７】
0005644810.tif 000016
【図１８】
0005644810.tif 000017
【図１９】
0005644810.tif 000018
【図２０】
0005644810.tif 000019
【図２１】
0005644810.tif 000020
【図２２】
0005644810.tif 000021
【図２３】
0005644810.tif 000022
【図２４】
0005644810.tif 000023
【図６】
0005644810.tif 000024
【図７】
0005644810.tif 000025