(57)【特許請求の範囲】
【請求項１】
基板に複数のトレンチを形成する段階と、
前記トレンチそれぞれの内部の一基線から前記トレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面の領域上に第１半導体物質層を形成する段階と、
前記第１半導体物質層の一部が前記トレンチそれぞれの内部で露出し、かつ、前記基板の前記突出面の領域から前記トレンチの両側の側面の領域までそれぞれ延びるように、中間光起電力物質層を堆積させて形成する段階と、
前記中間光起電力物質層の形成後、前記トレンチそれぞれの内部の前記第１半導体物質層上の一基線から前記トレンチそれぞれの他側面及び前記他側面から続く前記基板(a resultant substrate)の突出面領域上に第２半導体物質層を形成して、前記トレンチそれぞれの内部で前記第１半導体物質層の露出した部分と前記第２半導体物質層の一部が重なるように、前記第２半導体物質層を形成する段階と、
を含む集積型薄膜光起電力素子の製造方法。
【請求項２】
前記中間光起電力物質層は、第１中間光起電力物質層及び第２中間光起電力物質層を含み、
前記第１中間光起電力物質層及び前記第２中間光起電力物質層は、第１中間光起電力物質及び第２中間光起電力物質が互いに異なる側から斜めに放出されることにより形成される、ことを特徴とする請求項１に記載の集積型薄膜光起電力素子の製造方法。
【請求項３】
前記第１半導体物質層を形成する段階は、第１不純物雰囲気で第１真性半導体物質が一側からななめに放出され、または、第１不純物物質及び第１真性半導体物質が一側からななめに放出され、または、第１半導体物質が一側からななめに放出されて、前記基板上に蒸着される段階、を含み、
前記第１中間光起電力物質層を形成する段階は、第１中間光起電力物質が前記一側または前記一側の向かい側からななめに放出されて、前記基板(a resultant substrate)上に蒸着される段階、を含み、
前記第２中間光起電力物質層を形成する段階は、前記第１中間光起電力物質が放出された一側の向かい側から第２中間光起電力物質がななめに放出されて、前記基板(a resultant substrate)上に蒸着される段階、を含み、
前記第２半導体物質層を形成する段階は、第２不純物雰囲気で第２真性半導体物質が前記第１半導体物質が放出された一側の向かい側からななめに放出され、または、第２不純物物質及び第２真性半導体物質が前記第１半導体物質が放出された一側の向かい側からななめに放出され、または、第２半導体物質が前記第１半導体物質が放出された一側の向かい側からななめに放出されて、前記基板(a resultant substrate)上に蒸着される段階、を含むことを特徴とする請求項２に記載の集積型薄膜光起電力素子の製造方法。
【請求項４】
前記第１半導体物質、前記第１中間光起電力物質、前記第２中間光起電力物質及び前記第２半導体物質は前記それぞれの蒸着段階で、または前記一つ以上の蒸着段階で、または前記それぞれの蒸着段階後に、または前記一つ以上の蒸着段階後に結晶化されることを特徴とする請求項３に記載の集積型薄膜光起電力素子の製造方法。
【請求項５】
前記トレンチの間の前記基板の突出面領域に光が透過されるホールを形成する段階をさらに含むことを特徴とする請求項１〜４のいずれか一項に記載の集積型薄膜光起電力素子の製造方法。
【請求項６】
前記基板が導電性材質である場合、前記基板の一表面または全表面に絶縁膜をコーティングする段階をさらに含むことを特徴とする請求項１〜５のいずれか一項に記載の集積型薄膜光起電力素子の製造方法
【請求項７】
前記第１半導体物質層の下部、および前記第２半導体物質層の上部のうち少なくとも一つに前記第１または第２半導体物質層より電気抵抗が小さな補助電極層を形成する段階をさらに含むことを特徴とする請求項１〜６のいずれか一項に記載の集積型薄膜光起電力素子の製造方法。
【請求項８】
前記第１半導体物質、前記第１中間光起電力物質、前記第２中間光起電力物質及び前記第２半導体物質を蒸着するそれぞれの段階は、直進性がある蒸着法によって遂行され、前記蒸着法は、電子ビーム蒸着法、熱蒸着法、スプレー蒸着法、またはスパッタ蒸着法を含むことを特徴とする請求項３に記載の集積型薄膜光起電力素子の製造方法。
【請求項９】
複数のトレンチが形成された基板と、
前記トレンチそれぞれの内部の第１基線から前記トレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面領域上に形成された第１半導体物質層と、
前記基板の前記突出面の領域から前記トレンチの両側の側面の領域までそれぞれ延びるように堆積した中間光起電力物質層と、
前記トレンチそれぞれの内部の前記第１半導体物質層上の第２基線から前記トレンチそれぞれの他側面及び前記他側面から続く前記基板の突出面領域上に形成された第２半導体物質層であって、前記トレンチそれぞれの内部で前記中間光起電力物質層が形成されていない領域において前記第１半導体物質層と一部が重なった前記第２半導体物質層と、含み、
前記中間光起電力物質層は、前記基板の突出面領域上では前記第１半導体物質層と前記第２半導体物質層との間に位置する、ことを特徴とする集積型薄膜光起電力素子。
【請求項１０】
前記中間光起電力物質層は、第１中間光起電力物質層及び第２中間光起電力物質層によって形成され、
前記第１半導体物質層、前記第２半導体物質層、前記第１中間光起電力物質層及び前記第２中間光起電力物質層のうち少なくとも一つ以上は結晶化されたことを特徴とする請求項９に記載の集積型薄膜光起電力素子。
【請求項１１】
前記トレンチの間の前記基板の突出面領域に光が透過されるホールが位置することを特徴とする請求項９または１０に記載の集積型薄膜光起電力素子。
【請求項１２】
前記ホールの幅または直径に対する深さの比は、前記トレンチの幅に対する深さの比より大きいことを特徴とする請求項１１に記載の集積型薄膜光起電力素子。
【請求項１３】
前記ホールは前記基板を貫通することを特徴とする請求項１１に記載の集積型薄膜光起電力素子。
【請求項１４】
前記集積型薄膜光起電力素子の裏面には、色相を有する物質がコーティングされている、請求項１１〜１３のいずれか１項に記載の集積型薄膜光起電力素子。
【請求項１５】
前記第１半導体物質層は第１不純物を含み、前記第２半導体物質層は前記第１不純物と異なる第２不純物を含み、前記第１半導体物質層と前記第２半導体物質層は、ｐｎ接合を形成する請求項９〜１４のいずれか１項に記載の集積型薄膜光起電力素子。
【請求項１６】
前記第１半導体物質層の下部または前記第２半導体物質層の上部のうち少なくとも一つに前記第１または第２半導体物質層より電気抵抗が小さな補助電極層が位置することを特徴とする請求項９〜１４のいずれか一項に記載の集積型薄膜光起電力素子。
【請求項１７】
前記第１半導体物質層の下部及び前記第２半導体物質層の上部にそれぞれ前記第１または第２半導体物質より電気抵抗が小さな第１補助電極層及び第２補助電極層が位置し、前記第１補助電極層と前記第２補助電極層とのうちで少なくとも一つは透明導電膜(ＴＣＯ)であることを特徴とする請求項９〜１５のいずれか一項に記載の集積型薄膜光起電力素子。
【請求項１８】
前記第１半導体物質層と前記第２半導体物質層の上部に形成される前記第２補助電極層とがトレンチ内部で重なるか、または前記第２半導体物質層と前記第１半導体物質層の下部に形成される前記第１補助電極層とがトレンチ内部で重なるか、または、前記第１補助電極層及び前記第２補助電極層がトレンチ内部で重なる、ことを特徴とする請求項１７に記載の集積型薄膜光起電力素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積型薄膜光起電力素子及びその製造方法に関するものである。
【背景技術】
【０００２】
光起電力素子は、太陽光エネルギーを直接電気エネルギーに変換させる素子であり、これに使用される材料によって大きくシリコン系、化合物系、有機物系に分類されることができる。
【０００３】
シリコン系光起電力素子は、半導体の相(phase)によって細部的に単結晶シリコン(single crystalline silicon：ｃ-Ｓｉ)、多結晶シリコン(polycrystalline silicon：ｐｏｌｙ-Ｓｉ)、非晶質シリコン(amorphous silicon：ａ-Ｓｉ:Ｈ)光起電力素子に分類される。
【０００４】
また、光起電力素子は、半導体の厚さによってバルク(bulk)型光起電力素子と薄膜(thin film)型光起電力素子に分類されるが、薄膜型光起電力素子は厚さが数１０μmないし数μm以下である光電変換物質層を含む。シリコン系光起電力素子で単結晶及び多結晶シリコン系の光起電力素子はバルク型に属して、非晶質シリコン光起電力素子は薄膜型に属する。
【０００５】
一方、化合物系光起電力素子はIII-Ｖ族のＧａＡｓ(Gallium Arsenide)とＩｎＰ(Indium Phosphide)などのバルク型とII-VI族のＣｄＴｅ(Cadmium Telluride)及びI-III-VI族のＣｕｌｎＳｅ２(ＣＩＳ：Copper Indium Diselenide)などの薄膜型に分類されて、有機物系光起電力素子は大きく有機分子型と有機無機複合型がある。この外に、色素増感型光起電力素子があり、これらすべてが薄膜型に属する。
【０００６】
このように多くの種類の光起電力素子のうちでエネルギー変換効率が高くて、製造費用が相対的に安いバルク型シリコン光起電力素子が主に地上電力用として幅広く活用されて来ている。しかし、最近はバルク型シリコン系光起電力素子の需要が急増することによって原料の不足現象で価格が上昇しようとする傾向にある。
【０００７】
これによって高いエネルギー変換効率の光起電力素子を簡単で安く量産することができる集積型薄膜光起電力素子の製造方法が切実に要求されている。特に、バルク型シリコン太陽電池は、製造コストで基板が占める比重が非常に大きいために基板を薄膜化する研究が活発に進行されている。一方では、シリコン基板自体を全く使わずに、ガラスまたはステンレススチールのような安い基板上に多結晶または単結晶シリコン薄膜を形成して、高効率の集積化された多結晶または結晶質シリコン薄膜光起電力素子を作ろうとする研究が最近活発に進行されている。また、バルク型III-Ｖ族光起電力素子の場合にも安い基板の上に高効率の薄膜型光起電力素子を形成する研究が進行されている。そして、ＣＩＧＳ集積型薄膜光起電力素子の場合にもポリマーやステンレススチール、モリブデンなどのフレキシブルな基板を使用して素子を製作することで低価格化を実現しようと努力している。併せて、多様な応用のためにフレキシブルな透過型集積型薄膜光起電力素子の製造方法も切実に要求されている。透過型集積型薄膜光起電力素子である場合には、光が入射する方と反対になる側、すなわち、光起電力素子裏面の色相が多様に要求されている。また、多様な応用に応じるために限定された面積の基板の上で任意の出力電圧を出すことができる集積型または透過型集積型薄膜光起電力素子が要求されている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、安価で簡単に製造することができる集積型薄膜光起電力素子及びその製造方法を提供することにある。
【０００９】
本発明の他の目的は、単位セルの無効領域を減少させてエネルギー変換効率を高めることができる集積型薄膜光起電力素子及びその製造方法を提供することにある。
【００１０】
本発明のまた他の目的は、レーザースクライビング工程やプラズマ蝕刻工程なしに集積型薄膜光起電力素子及びその製造方法を提供することにある。
【００１１】
本発明のまた他の目的は、レーザースクライビング工程やプラズマ蝕刻工程なしにフレキシブルな集積型薄膜光起電力素子及びその製造方法を提供することにある。
【００１２】
本発明のまた他の目的は、レーザースクライビング工程やプラズマ蝕刻工程なしにフレキシブルな透過型集積型薄膜光起電力素子及びその製造方法を提供することにある。
【００１３】
本発明のまた他の目的は、任意の裏面色相を有する透過型集積型薄膜光起電力素子及びその製造方法を提供することにある。
【００１４】
本発明のまた他の目的は、限定された面積の基板の上で任意の出力電圧を有する集積型または透過型集積型薄膜光起電力素子及びその製造方法を提供することにある。
【００１５】
本発明が達成しようとする技術的課題らは、以上で言及した技術的課題等に制限されず、言及されなかったまた他の技術的課題等は下の記載から本発明が属する技術分野で通常の知識を有した者に明確に理解されることができるであろう。
【課題を解決するための手段】
【００１６】
本発明の集積型薄膜光起電力素子の製造方法は、基板に複数のトレンチを形成する段階と、前記トレンチそれぞれの内部の一基線から前記トレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面の領域上に第１半導体物質層を形成する段階と、前記第１半導体物質層の一部が前記トレンチそれぞれの内部で露出し、かつ、前記基板の前記突出面の領域から前記トレンチの両側の側面の領域までそれぞれ延びるように、中間光起電力物質層を堆積させて形成する段階と、前記中間光起電力物質層の形成後、前記トレンチそれぞれの内部の前記第１半導体物質層上の一基線から前記トレンチそれぞれの他側面及び前記他側面から続く前記基板(a resultant substrate)の突出面領域上に第２半導体物質層を形成して、前記トレンチそれぞれの内部で前記第１半導体物質層の露出した部分と前記第２半導体物質層の一部が重なるように、前記第２半導体物質層を形成する段階と、を含む。
【００１７】
本発明の集積型薄膜光起電力素子は、複数のトレンチが形成された基板と、前記トレンチそれぞれの内部の第１基線から前記トレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面領域上に形成された第１半導体物質層と、前記基板の前記突出面の領域から前記トレンチの両側の側面の領域までそれぞれ延びるように堆積した中間光起電力物質層と、前記トレンチそれぞれの内部の前記第１半導体物質層上の第２基線から前記トレンチそれぞれの他側面及び前記他側面から続く前記基板の突出面領域上に形成された第２半導体物質層であって、前記トレンチそれぞれの内部で前記中間光起電力物質層が形成されていない領域において前記第１半導体物質層と一部が重なった前記第２半導体物質層と、含み、前記中間光起電力物質層は、前記基板の突出面領域上では前記第１半導体物質層と前記第２半導体物質層との間に位置する。
【発明の効果】
【００１８】
本発明は、安価で簡単に製造することができる集積型薄膜光起電力素子及びその製造方法を提供する。
【００１９】
本発明は、単位セルの無効領域を減少させてエネルギー変換効率を高めることができる集積型薄膜光起電力素子及びその製造方法を提供する。
【００２０】
本発明は、レーザースクライビング工程やプラズマ蝕刻工程なしに集積型薄膜光起電力素子及びその製造方法を提供する。
【００２１】
本発明は、レーザースクライビング工程やプラズマ蝕刻工程なしにフレキシブルな集積型薄膜光起電力素子及びその製造方法を提供する。
【００２２】
本発明は、レーザースクライビング工程やプラズマ蝕刻工程なしにフレキシブルな透過型集積型薄膜光起電力素子及びその製造方法を提供する。
【００２３】
本発明は、任意の裏面色相を有する透過型集積型薄膜光起電力素子及びその製造方法を提供する。
【００２４】
本発明は、限定された面積の基板の上で任意の出力電圧を有する集積型または透過型集積型薄膜光起電力素子及びその製造方法を提供する。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図２Ａ】本発明の第１実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図２Ｂ】本発明の第１実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図２Ｃ】本発明の第１実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図２Ｄ】本発明の第１実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図２Ｅ】本発明の第１実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図２Ｆ】本発明の第１実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図２Ｇ】本発明の第１実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図３Ａ】本発明の第２実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図３Ｂ】本発明の第２実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図３Ｃ】本発明の第２実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図３Ｄ】本発明の第２実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図３Ｅ】本発明の第２実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図３Ｆ】本発明の第２実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図４Ａ】本発明の第３実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図４Ｂ】本発明の第３実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図４Ｃ】本発明の第３実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図４Ｄ】本発明の第３実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図４Ｅ】本発明の第３実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図４Ｆ】本発明の第３実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図４Ｇ】本発明の第３実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【発明を実施するための形態】
【００２６】
次に、図面を参照して本発明の実施例による集積型薄膜光起電力素子の製造方法について詳しく説明する。
【００２７】
図１は、本発明の実施例による集積型薄膜光起電力素子の製造方法を示す。
【００２８】
複数のトレンチが形成された基板が設けられる(Ｓ１１０)。前記トレンチそれぞれの内部の一基線からトレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面領域上に第１半導体物質層が形成される(Ｓ１２０)。前記第１半導体物質は不純物が添加された第１外因性(extrinsic)半導体物質であることがある。
【００２９】
前記トレンチそれぞれの内部の前記第１半導体物質層上の一基線から前記トレンチそれぞれの他側面及び前記他側面から続く前記基板の突出面領域上に第２半導体物質層を形成して、前記トレンチそれぞれの内部で前記第１半導体物質層の一部が重なるように、前記第２半導体物質層が形成される(Ｓ１３０)。前記第２半導体物質は不純物が添加された第２外因性半導体物質であることがある。
【００３０】
一般に、不純物がドーピング(doping)された外因性半導体物質の抵抗は、不純物が添加されない真性(intrinsic)半導体物質の抵抗より小さい。そして、ドーピング量を大幅に増加させて活性化させれば、抵抗が充分に小さくできるので、電極の役割を遂行することができる。
【００３１】
次に、半導体物質がシリコンである場合について本発明の実施例を、図面を参照して詳しく説明する。しかし、シリコン以外の他の半導体物質の場合にも以後に説明される実施例に共通して適用することができる。
[第１実施例]
図２Ａないし図２Ｇは、本発明の第１実施例による集積型薄膜光起電力素子の製造方法を示す。
【００３２】
図２Ａに示されるように、トレンチ１０１が形成された基板１００が設けられる。基板１００は、光の透過率が優れた透明絶縁性材質や不透明絶縁性材質または透明導電性材質または不透明導電性材質を使用することが好ましい。例えば、透明絶縁性材質を使用する場合基板１００は、ソーダ石灰ガラスや強化ガラスなどのようなガラス基板、透明プラスチック基板または透明ナノ複合体(nano composite)基板のうち一つであってもよい。ナノ複合体は、母相(matrix、連続相)の内にナノ粒子が分散相を成して分散している系である。母相は有機溶剤、プラスチック、金属またはセラミックスであることができるし、ナノ粒子はプラスチック、金属またはセラミックスであることができる。母相が有機溶剤である場合、熱処理によって有機溶剤が消えてナノ粒子だけが残ることができる。また、不透明絶縁性材質を使用する場合、基板１００はセラミックス、不透明プラスチック、または不透明ナノ複合体基板中の一つであってもよい。そして、透明導電性材質を使用する場合基板１００は、透明導電性ポリマーであってもよい。不透明導電性材質を使用する場合、基板１００はステンレススチール、アルミニウム、銅、タングステン、モリブデン、ニッケル、クロム基板中の一つであってもよい。基板１００が透明または不透明導電性材質である場合絶縁膜を基板１００の全表面にコーティングしなければならない。透過型集積型薄膜光起電力素子製作のために基板に貫通穴を開ける場合には貫通穴の壁面を含んだ全表面に絶縁膜をコーティングしなければならない。この場合に、透過型集積型薄膜光起電力素子の裏面にはスプレー(spray)、プリンティング(printing)、ペインティング(painting)などの方法で所望の色相でコーティングすることができる。
【００３３】
トレンチ１０１は、透明導電性物質または不透明導電性物質またはガラスやプラスチックまたはナノ複合体物質、セラミックス物質などを溶融させたものなどを使用して基板製造工程を経る時、基板が固まる前にプレス(press)加工やエンボス(embossing)加工でストライプ(stripe)の形態に形成することができる。それだけでなく、前記物質らで製造された基板らをホットプレス(hot-press)加工やホットエンボス(hot-embossing)加工を使用して、複数のトレンチ１０１を形成することができる。
【００３４】
基板１００は、透明絶縁性物質または不透明絶縁性物質または透明導電性物質または不透明導電性物質にコーティングされたセラミックスまたはプラスチックまたはナノ複合体材質の薄膜を含むことができるし、この場合、ホットプレス加工またはホットエンボス加工を使用して、セラミックスまたはプラスチックまたはナノ複合体材質の薄膜に複数のトレンチを形成することができる。併せて、透明絶縁性物質または不透明絶縁性物質または透明導電性物質または不透明導電性物質上にセラミックスまたはプラスチックまたはナノ複合体材質の薄膜がコーティングされる過程でプレス加工またはエンボス加工を使用してセラミックスまたはプラスチックまたはナノ複合体材質の薄膜に複数のトレンチを形成することもできる。この時、プラスチックまたはナノ複合体材質は、熱硬化性またはＵＶ硬化性材質を含むことができる。ガラス上にコーティングされたプラスチックまたはナノ複合体材質の薄膜にトレンチが形成されるので、ガラスに直接トレンチを形成する場合よりトレンチを容易に形成することができる。
【００３５】
トレンチ１０１は、プレス加工、エンボス加工、ホットプレス加工またはホットエンボス加工だけではなく、湿式蝕刻、乾式蝕刻、研削または切削のような機械的加工またはレーザースクライビングのような光学的加工のうちいずれか一つの方法を通じて形成することもできる。
【００３６】
上述の基板の材質及びトレンチ形成方法は、以後に説明される実施例に共通に適用されることができる。
【００３７】
図２Ｂに示されるように、トレンチ１０１の底面一部、一側面及び隣接したトレンチ１０１との間の領域に第１外因性多結晶シリコン層１１０が形成される。第１真性シリコン物質が第１不純物雰囲気でまたは第１不純物と共に一側から基板１００に対して角度θ１でななめに放出(ＯＤ１)されるか、または第１外因性半導体物質が一側から基板１００に対して角度θ１でななめに放出(ＯＤ１)される。そして、第１外因性半導体物質が基板１００上に蒸着される過程や蒸着された後にＳＰＣ(Solid Phase Crystalization)、またはＭＩＣ(Metal Induced Crystalization)、ＪＩＣ(Joule Induced Crystalization)、電子ビーム(electron beam)、イオンクラスタビーム(ion cluster beam：ＩＣＢ)、レーザービーム(laser beam)、急速熱処理(rapid thermal annealing：ＲＴＡ)などのような方法で結晶化される。これによって基板１００上に形成された第１外因性シリコンは第１外因性多結晶シリコン層となって、第１外因性多結晶シリコン層１１０が基板１００上に形成される。この時、基板温度または成長条件によって基板１００上に形成された第１外因性シリコンは第１外因性単結晶シリコン層として基板１００上にエピタキシャル成長(epitaxial growth)することもできる。
【００３８】
以下では、エピタキシャル成長された単結晶シリコンを含んで多結晶シリコンと呼ぶことにする。これによって基板１００上に形成された複数のトレンチ１０１の底面一部分と複数のトレンチ１０１の他側面には第１外因性シリコンが蒸着されない。
【００３９】
第１外因性多結晶シリコン層１１０の形成のために直進性がある蒸着方法を使用することができるし、シリコンソース(source)またはターゲット(target)で使用する電子ビーム、熱蒸着、スプレー、またはスパッタなどの直進性がある蒸着法を利用するが、これに限定されるものではない。このような蒸着方法は、以後に形成される第１中間真性シリコン層、第２中間真性シリコン層及び第２外因性多結晶シリコン層にも適用することができるし、以後の実施例にも適用することができる。
【００４０】
第１外因性多結晶シリコン層１１０は第１不純物がドーピングされて第１極性を有する。例えば、第１不純物がIII族元素である場合第１外因性多結晶シリコン層１１０は、ｐ型多結晶シリコン層であり、第１不純物がＶ族元素である場合第１外因性多結晶シリコン層１１０はｎ型多結晶シリコン層である。
【００４１】
第１外因性多結晶シリコン層の形成後、熱処理による欠陥アニーリング(defect annealing)と水素パッシベーション(passivation)がなされることができる。
【００４２】
図２Ｃに示されるように、第１中間真性シリコン物質が一側または一側の向かい側から基板に対して角度θ２でななめに放出(ＯＤ２)されて、第１外因性多結晶シリコン層１１０上に蒸着中または後に結晶化される。これによって第１中間真性多結晶シリコン層１２０aが第１外因性多結晶シリコン層１１０上に形成される。この時、第１中間真性多結晶シリコン層１２０aは真性シリコン物質によって形成されて、この場合に第１外因性多結晶シリコン層１１０の不純物が第１中間真性多結晶シリコン層１２０aに拡散することができる。
【００４３】
これによって第１中間真性多結晶シリコン層１２０aの第１不純物濃度は、第１外因性多結晶シリコン層１１０の第１不純物濃度より小さい。第１不純物がIII族元素である場合第１外因性多結晶シリコン層１１０は、ｐ＋型多結晶シリコン層であり、第１中間真性多結晶シリコン層１２０aは、ｐ型多結晶シリコン層を含むことができる。また、第１不純物がＶ族元素である場合第１外因性多結晶シリコン層１１０はｎ＋型多結晶シリコン層であり、第１中間真性多結晶シリコン層１２０aはｎ型多結晶シリコン層を含むことができる。
【００４４】
図２Ｄに示されるように、第１中間真性シリコン物質が放出された側の向かい側から第２中間真性シリコン物質が基板に対して角度θ３でななめに放出(ＯＤ３)されて、第１中間真性多結晶シリコン層１２０a上に蒸着中または後に結晶化される。これによって第２中間真性多結晶シリコン層１２０ｂが第１中間真性多結晶シリコン層１２０a上に形成される。この時、第２中間真性多結晶シリコン層１２０ｂは真性シリコン物質によって形成される。第２中間真性多結晶シリコン層１２０ｂに対しては以後に詳しく説明される。
【００４５】
図２Ｅに示されるように、第２真性シリコン物質が第２不純物雰囲気でまたは第２不純物と共に一側の向かい側から基板１００に対して角度θ４でななめに放出(ＯＤ４)されるか、または第２外因性シリコン物質が一側の向かい側から基板１００に対して角度θ４にななめに放出されて、第２中間多結晶シリコン層１２０ｂ上に蒸着中または後に結晶化される。これによって第２外因性多結晶シリコン層１３０が第２中間真性多結晶シリコン層１２０ｂ上に形成される。この時、トレンチ１０１の間の領域らのうちで光によって起電力が生成される一つの領域、すなわち単位セル１(unit cell１：ＵＣ１)の第２外因性多結晶シリコン層１３０と、光によって起電力が生成される隣接した他の一つの領域、すなわち、単位セル２(unit cell２：ＵＣ２)に位置する第１外因性多結晶シリコン層１１０がトレンチ１０１内部で連結される。これによって隣接した単位セル(unit cell：ＵＣ)が電気的に直列に連結される。この時、光によって起電力が生成される領域は、それぞれの単位セル(ＵＣ１、ＵＣ２)の領域である。
【００４６】
一般に、外因性多結晶シリコンの場合、真性多結晶シリコンに比べて電気抵抗が小さいので、本発明の第１実施例で第１外因性多結晶シリコン層１１０及び第２外因性多結晶シリコン層１３０は、電極の役割を遂行する。したがって、トレンチ１０１内部で隣接した領域らの第１外因性多結晶シリコン層１１０と第２外因性多結晶シリコン層１３０が連結されることで隣接した単位セルら(ＵＣ１、ＵＣ２)が電気的に直列に連結される。場合によっては、ＴＣＯ、金属薄膜、金属グリッド、またはＴＣＯ/金属グリッドが第１外因性多結晶シリコン層１１０下部及び/または第２外因性多結晶シリコン層１３０上部に挿入されることができる。
【００４７】
第１不純物がIII族元素である場合、第２不純物はＶ族元素であり、第１不純物がＶ族元素である場合、第２不純物はIII族元素である。これによって第２外因性多結晶シリコン層１３０の第２不純物が第２中間多結晶シリコン層１２０ｂに拡散することができるので、第２不純物がＶ族元素である場合第２外因性多結晶シリコン層１３０はｎ＋型多結晶シリコン層であり、第２中間多結晶シリコン層１２０ｂはｎ型多結晶シリコン層を含むことができる。また、第２不純物がIII族元素である場合第２外因性多結晶シリコン層１３０はｐ＋型多結晶シリコン層であり、第２中間多結晶シリコン層１２０ｂはｐ型多結晶シリコン層を含むことができる。したがって、第２中間多結晶シリコン層１２０ｂの第２不純物濃度は第２外因性多結晶シリコン層１３０の第２不純物濃度より小さい。
【００４８】
本発明の第１実施例では、第１及び第２中間真性多結晶シリコン層１２０a、１２０ｂの形成過程が説明されているが、図２Ｇに示されるように第１及び第２中間真性多結晶シリコン層ら１２０a、１２０ｂの形成なしに第１外因性多結晶シリコン層１１０と第２外因性多結晶シリコン層層１３０が接触することもできる。すなわち、第１外因性多結晶シリコン層１１０と第２外因性多結晶シリコン層１３０が一つの同一な単位セルで接触してもｐｎ接合が形成されることができる。
【００４９】
この時、第１真性シリコンが第１不純物雰囲気でまたは第１不純物と共に一側から基板１００に対してななめに放出されるか、または第１外因性シリコン物質が一側から基板１００に対してななめに放出されて基板１００上に蒸着中または後に結晶化される。これによって第１外因性多結晶シリコン層１１０が基板１００上に形成される。この後、第２真性シリコン物質が第２不純物雰囲気でまたは第２不純物と共に一側の向かい側から基板１００に対してななめに放出されるか、または第２外因性シリコン物質が前記向かい側から基板１００に対してななめに放出されて、第１外因性多結晶シリコン層１１０上に蒸着中または後に結晶化される。これによって第２外因性多結晶シリコン層１３０が第１外因性多結晶シリコン層１１０上に形成される。
【００５０】
以後に説明される第２実施例及び第３実施例でも第１及び第２中間多結晶シリコン層２２０a、２２０ｂ、３２０a、３２０ｂの形成なしに第１外因性多結晶シリコン層２１０、３１０と第２外因性多結晶シリコン層２３０、３３０が接触することもできる。
【００５１】
第１中間真性多結晶シリコン層１２０aが第１外因性多結晶シリコン層１１０と第２外因性多結晶シリコン層１３０との間に位置する場合、第１中間真性多結晶シリコン層１２０aは第１外因性多結晶シリコン層１３０の末端と第２外因性多結晶シリコン層１１０が接触して短絡されることを防止する。また、第１中間真性多結晶シリコン層１２０aは、結晶化過程で第１外因性シリコンと第２外因性シリコンが混合する可能性を阻んで広い空乏層を形成することに寄与する。第２中間真性多結晶シリコン層１２０ｂは、第２外因性多結晶シリコン層１３０の末端と第１外因性多結晶シリコン層１１０が接触して短絡されることを防止する。また、第２中間真性多結晶シリコン層１２０ｂは、結晶化過程で第１外因性シリコンと第２外因性シリコンが混合する可能性を阻んで広い空乏層を形成することに寄与する。
【００５２】
第１及び第２中間真性シリコンが第１及び第２中間真性多結晶シリコン層１２０a、１２０ｂであり、そして、第２外因性シリコンから第２外因性多結晶シリコン層１３０にそれぞれ結晶化される方法は前で第１外因性多結晶シリコン層１１０を通じて説明したので省略する。
【００５３】
また、第１実施例では第１外因性多結晶シリコン層１１０、第１及び第２中間真性多結晶シリコン層１２０a、１２０ｂ及び第２外因性多結晶シリコン層１３０が順次に形成されたが、第１外因性シリコン、第１及び第２中間真性シリコンら及び第２外因性シリコンが形成された後同時に結晶化されて、第１外因性多結晶シリコン層１１０、第１及び第２中間多結晶シリコン層ら１２０a、１２０ｂ及び第２外因性多結晶シリコン層１３０を同時に形成することもできる。
【００５４】
また、欠陥アニーリングと水素パッシベーション工程も第１外因性多結晶シリコン層１１０、第１及び第２中間真性多結晶シリコン層１２０a、１２０ｂ及び第２外因性多結晶シリコン層１３０が形成される度になされることができるし、第１外因性多結晶シリコン層１１０、第１及び第２中間真性多結晶シリコン層１２０a、１２０ｂ及び第２外因性多結晶シリコン層１３０が形成された後同時になされることができる。このような特徴は、第１実施例だけではなく、次に説明される第２及び第３実施例でも適用されることができる。
【００５５】
以上説明されたように第１及び第２外因性多結晶シリコン層１１０、１３０と、第１及び第２中間真性多結晶シリコン層１２０a、１２０ｂをすべて傾斜蒸着によって形成することができる。すなわち、本発明の実施例による集積型薄膜光起電力素子は、スクライビング工程や別途の蝕刻工程なしに単位セルら(ＵＣ１、ＵＣ２)の電気的直列連結が可能である。また、傾斜蒸着によって単位セルら(ＵＣ１、ＵＣ２)が形成されるので第１及び第２外因性多結晶シリコン層１１０、１３０と、第１及び第２中間真性多結晶シリコン層１２０a、１２０ｂが自己整列され別途のマスク工程が必要ない。
【００５６】
このようにマスク工程、スクライビング工程または蝕刻工程なしに傾斜蒸着工程によって単位セルの形成及び単位セルらの電気的直列連結が可能であるので、集積型薄膜光起電力素子が安価で簡単に製造されることができる。
【００５７】
また、数ないし数十μmの狭い一つのトレンチ１０１内部で隣接した単位セルら(ＵＣ１、ＵＣ２)の電気的直列連結が可能であるので、光を光起電力に変換することができない無効領域(non effective area：ＮＥＡ)が減って、集積型薄膜光起電力素子のエネルギー変換効率は増加する。併せて、第１外因性多結晶シリコン層１１０及び第２外因性多結晶シリコン層１３０が電極の役割まで遂行するので別途の電極層を形成しなくても良いので、製造工程が簡単になって製造原価が減る。
【００５８】
一方、図２Ｆに示すように、第２外因性多結晶シリコン層１３０の一部領域上に第２外因性多結晶シリコン層１３０より電気抵抗が小さな補助電極層１４０が形成される。第２外因性多結晶シリコン層１３０は、金属電極に比べて電気抵抗が相対的に大きくなる可能性がある。したがって、単位セルら(ＵＣ１、ＵＣ２)それぞれの幅が増加するほど第２外因性多結晶シリコン層１３０の幅も増加して第２外因性多結晶シリコン層１３０の電気抵抗も増加する。このように第２外因性多結晶シリコン層１３０の電気抵抗が増加すれば、光起電力素子の光電変換効率が落ちる。ここで、単位セル(ＵＣ１、ＵＣ２)領域は、光によって起電力が生成される一つの独立された領域である。
【００５９】
特に、光起電力素子の基板１００の面積は一定であるので、効率を高めるためには基板１００の全体面積に対して光起電力が生成されない無効領域の比を減らして、電流が生成される有効領域の比を増加させなければならない。基板１００全体面積に対する有効領域の比を増やすためには単位セル(ＵＣ１、ＵＣ２)領域の幅が増加しなければならない。
【００６０】
第２外因性多結晶シリコン層１３０より電気抵抗が小さな補助電極層１４０が形成されれば、第２外因性多結晶シリコン層１３０の電気抵抗による光起電力素子の効率低下を相殺することができる。それだけでなく、単位セル(ＵＣ１、ＵＣ２)領域の幅が単位セル（ＵＣ１、ＵＣ２）の効率低下なしに増加することができるので、集積化された光起電力素子、すなわち、モジュールの有効領域の増加によりモジュールの出力を増加することができる。
【００６１】
このように有効領域の増加と関係なく光起電力素子の効率を保障することができるので、基板１００上に形成された単位セル(ＵＣ１、ＵＣ２)の個数の変化が容易である。例えば、基板１００の幅が８０cmであり、第２外因性多結晶シリコン層１３０の電気抵抗を考慮して単位セル(ＵＣ１、ＵＣ２、---)の幅を最大２mmにする場合、基板１００には最小４００個の単位セル(ＵＣ１、ＵＣ２)を形成することができる。そして、４００個の単位セルら(ＵＣ１、ＵＣ２)はお互いに電気的に直列に連結される。また、一つの単位セル(ＵＣ１、ＵＣ２、---)から０．６Ｖの電圧が生成される場合８０cmの基板１００上に形成された集積化された光起電力素子は最小２４０Ｖを供給することができる。
【００６２】
補助電極層１４０が第２外因性多結晶シリコン層１３０と接触するように形成される場合、単位セル(ＵＣ１、ＵＣ２)領域の幅に関わらず光起電力素子の効率が保障されるので、基板１００上に形成されることができる単位セルの個数も容易に変更することができる。すなわち、補助電極層１４０は光起電力素子の電圧供給能力を柔軟にすることができる。
【００６３】
このような補助電極層１４０の機能は、第１実施例だけではなく以後に説明される残りの実施例らにも適用される。
【００６４】
本発明の第１実施例で補助電極層１４０は、アルミニウム(Ａｌ)、銅(Ｃｕ)、金(Ａｕ)、銀(Ａｇ)、亜鉛(Ｚｎ)、タングステン(Ｗ)、ニッケル(Ｎｉ)またはクロム(Ｃｒ)のうち少なくとも一つを含むことができる。また、補助電極層１４０は金属マスク(metal mask)を利用した熱蒸着法やインクジェット(ink jet)、ジェットスプレー(jet spray)、スクリーン印刷(screen printing)、ナノインプリント(nano imprint)またはスタンピング(stamping)のうちでいずれか一つの方法を利用して形成されることができる。
【００６５】
また、隣接した単位セルをトレンチ内部で電気的に直列に連結するために第１及び第２外因性半導体物質は、それぞれの不純物濃度が非常に高くなければならない。この時、トレンチ内部で重なった第１及び第２外因性半導体物質のｐｎ接合では、トンネル効果(tunnel effect)によって電流が流れ得る。しかし、第１及び第２外因性半導体物質の不純物濃度が非常に高くない場合にも、第１外因性半導体物質と第２外因性半導体物質の上部に形成される補助電極層がトレンチ内部で重なるか、または第２外因性半導体物質と第１外因性半導体物質の下部に形成される補助電極層がトレンチ内部で重なるか、または第１外因性半導体物質の下部及び第２外因性半導体物質の上部に形成される補助電極層がトレンチ内部で重なるようにして、電気抵抗が小さな補助電極層を通じて電流が流れるようにすることで電気的に直列に連結することができる。
【００６６】
このような補助電極層１４０の材質及び形成方法は第１実施例のみでなく、以後に説明される残りの実施例にも適用することができる。
【００６７】
[第２実施例]
図３Ａないし図３Ｆは、本発明の第２実施例による透過型(see-through type)集積型薄膜光起電力素子の製造方法を示す。
【００６８】
図３Ａに示されるように、トレンチ２０１、２０３、２０５とホール(hole)２０２、２０４が形成された基板２００が設けられる。
【００６９】
ホールら２０２、２０４は、隣接したトレンチ２０１、２０３、２０５との間に位置する。トレンチ２０１、２０３、２０５では隣接した単位セルの電気的直列連結が形成されて、ホール２０２、２０４は、光の透過のためのものである。トレンチ２０１、２０３、２０５とホール２０２、２０４は、同一な方法によって形成することができるし、トレンチ２０１、２０３、２０５及びホール２０２、２０４の形成方法は、第１実施例を通じて説明されたので省略する。この時、トレンチ２０１、２０３、２０５及びホール２０２、２０４は同時に形成することができる。
【００７０】
ホール２０２、２０４の幅(ｗ１)または直径(ｗ１)に対する深さ(ｄ１)の比はトレンチ２０１、２０３、２０５の幅(ｗ２)に対する深さ(ｄ２)の比より大きくなることができる。例えば、図３Ａに示すように、ホール２０２、２０４はトレンチ２０１、２０３、２０５より幅(ｗ１)が小さくて深さは同じになるように形成することができる。または、図示されないがホール２０２、２０４は、トレンチ２０１、２０３、２０５より深さ(ｄ１)は深くて幅(ｗ１)は同じになるように形成することができる。または、図示されていないがホール２０２、２０４は基板２００を貫通することもできる。
【００７１】
このように形成する理由は第１外因性シリコンだけではなく、以後の工程で形成される第１中間真性シリコン、第２中間真性シリコン及び第２外因性シリコンが傾斜蒸着される過程でホール２０２、２０４の底面に第１外因性シリコン、第１中間真性シリコン、第２中間真性シリコン及び第２外因性シリコンが蒸着されないようにするためである。
【００７２】
これにより、ホール２０２、２０４を通じて光が透過するようになって透過型の集積型薄膜光起電力素子が形成される。このようなホール２０２、２０４は円形、多角形または卵円形の模様を有することができるし、単位セル(ＵＣ)領域上に均一または不均一に分布させることができる。しかし、各単位セル領域に形成されたホールの断面積の合計はお互いに同じであることが望ましい。
【００７３】
一方、図３Ａに示されるように、第１不純物雰囲気で、または第１不純物と共に第１真性シリコン物質が一側から基板に対して角度θ１でななめに放出(ＯＤ１)されるか、または第１外因性シリコン物質が一側から基板に対して角度θ１でななめに放出(ＯＤ１)されて、蒸着中または後に結晶化されることで第１外因性多結晶シリコン層２１０がトレンチ２０１、２０３、２０５の底面一部と一側面、ホール２０２、２０４の一側面及び隣接したトレンチ２０１、２０３、２０５との間の領域らに形成される。
【００７４】
第１不純物及び第１外因性多結晶シリコン層２３０についての説明は、第１実施例を通じてなされたので省略する。
【００７５】
図３Ｂに示されるように、第１中間真性シリコンが一側または一側の向かい側から基板に対して角度θ２でななめに放出(ＯＤ２)されて、第１外因性多結晶シリコン層２１０上に蒸着中または後に結晶化される。これによって第１中間真性多結晶シリコン層２２０aが第１外因性多結晶シリコン層２１０上に形成される。第１中間真性多結晶シリコン層２２０aに対する説明は、第１実施例を通じてなされたので省略する。
【００７６】
図３Ｃに示されるように、第１中間真性シリコンが放出された側の向かい側から第２中間真性シリコンが基板に対して角度θ３でななめに放出(ＯＤ３)されて、第１中間多結晶シリコン層２２０a上に蒸着中または後に結晶化される。これによって第２中間多結晶シリコン層２２０ｂが第１中間真性多結晶シリコン層２２０a上に形成される。第２中間真性多結晶シリコン層２２０ｂについての説明は、第１実施例を通じてなされたので省略する。
【００７７】
図３Ｄに示されるように、第２真性シリコンが第２不純物雰囲気でまたは第２不純物と共に一側の向かい側から基板２００に対して角度θ４でななめに放出(ＯＤ３)されるか、または第２外因性シリコン物質が一側の向かい側から基板２００に対して角度θ４でななめに放出(ＯＤ３)されて、第２中間真性多結晶シリコン層２２０ｂ上に蒸着中または後に結晶化される。これによって第２外因性多結晶シリコン層２３０が第２中間真性多結晶シリコン層２２０ｂ上に形成される。第２外因性多結晶シリコン層２３０についての説明は、第１実施例を通じてなされたので省略する。これによって隣接した単位セル(ＵＣ１、ＵＣ２)の直列連結がなされる。
【００７８】
図３Ｅに示されるように、第２外因性多結晶シリコン層２３０の一部領域上に第２外因性多結晶シリコン層２３０より電気抵抗が小さな補助電極層２４０が形成される。補助電極層２４０については前で説明がなされたので、これに対する説明は省略する。
【００７９】
一方、図３Ｆに示されるように第１及び第２中間真性多結晶シリコン層ら２２０a、２２０ｂを形成せずに第１外因性多結晶シリコン物質層２１０と第２外因性多結晶シリコン層２３０が接触することもできる。この時、第１真性シリコンが第１不純物雰囲気でまたは第１不純物と共に一側から基板２００に対してななめに放出されるか、または第１外因性シリコン物質が一側から基板２００に対してななめに放出されて基板２００上に蒸着中または後に結晶化される。これによって第１外因性多結晶シリコン層２１０が基板２００上に形成される。この後、第２真性シリコンが第２不純物雰囲気でまたは第２不純物と共に一側の向かい側から基板２００に対してななめに放出されるか、または第２外因性シリコン物質が前記向かい側から基板２００に対してななめに放出されて、第１外因性多結晶シリコン層２１０上に蒸着中または後に結晶化される。これによって第２外因性多結晶シリコン層２３０が第１外因性多結晶シリコン層２１０上に形成される。
【００８０】
[第３実施例]
図４Ａないし図４Ｅは、本発明の第３実施例による集積型薄膜光起電力素子の製造方法を示す。
【００８１】
図４Ａに示されるように、所定間隔で離隔されて両側面が同一方向に角度α程度傾いたトレンチ３０１が形成された基板３００が設けられる。
【００８２】
図４Ｂに示されるように、第１真性シリコンが第１不純物雰囲気でまたは第１不純物と共に基板に対して垂直に放出されるか、または第１外因性シリコン物質が基板に対して垂直に放出されて、第１外因性シリコンがトレンチ３０１の底面の一部及び一側面、そして、隣接したトレンチ３０１との間の領域らに蒸着中または後に結晶化される。これによって第１外因性多結晶シリコン層３１０が形成される。第３実施例の場合トレンチ３０１が傾いているので、傾斜蒸着工程やマスク工程なしに第１外因性多結晶シリコン層３１０を形成することができる。第１外因性多結晶シリコン層３１０の形成方法は、第１実施例を通じてなされたので、これに対する説明は省略する。
【００８３】
図４Ｃに示されるように、第１中間真性シリコンが一側または一側の向かい側から基板に対して角度θ２でななめに放出(ＯＤ２)されて、第１外因性多結晶シリコン層３１０上に蒸着中または後に結晶化される。これによって第１中間真性多結晶シリコン３２０aが第１外因性多結晶シリコン層３１０上に形成される。第１中間真性多結晶半導体層３２０aについての説明は、第１実施例を通じてなされたので省略する。
【００８４】
図４Ｄに示されるように、第１中間真性シリコンが放出された側の向かい側から第２中間真性シリコンが基板に対して角度θ３でななめに放出(ＯＤ３)されて、第１中間真性多結晶シリコン層３２０a上に蒸着中または後に結晶化される。これによって第２中間真性多結晶シリコン層３２０ｂが第１中間真性多結晶シリコン３２０a上に形成される。第２中間真性多結晶シリコン層３２０ｂについての説明は、第１実施例を通じてなされたので省略する。
【００８５】
図４Ｅに示されるように、第２真性シリコンが第２不純物雰囲気でまたは第２不純物と共に一側の向かい側から基板に対して角度θ４でななめに放出(ＯＤ４)になるか、または第２外因性半導体物質が向かい側から基板に対して角度θ４でななめに放出(ＯＤ４)されて、第２中間真性多結晶シリコン層３２０ｂ上に蒸着中または後に結晶化される。これによって第２外因性多結晶シリコン層３３０が第２中間真性多結晶シリコン層３２０ｂ上に形成される。第２外因性多結晶シリコン層３３０についての説明は、第１実施例を通じてなされたので省略する。これによって隣接したセル(ＵＣ１、ＵＣ２)が電気的に直列に連結される。
【００８６】
図４Ｆに示されるように、第２外因性多結晶シリコン層３３０の一部領域上に第２外因性多結晶シリコン層３３０より電気抵抗が小さな補助電極層３４０が形成される。補助電極層３４０については前に説明されているので、これに対する説明は省略する。
【００８７】
一方、図４Ｇに示すように第１及び第２中間真性多結晶シリコン層３２０a、３２０ｂを形成せずに第１外因性多結晶シリコン層２１０と第２外因性多結晶シリコン層２３０が接触することもできる。この時、第１真性シリコンが第１不純物雰囲気でまたは第１不純物と共に、または第１外因性シリコン物質が基板３００上に蒸着中または後に結晶化される。これによって第１外因性多結晶シリコン層３１０が基板３００上に形成される。前に説明したように第３実施例の場合トレンチ３０１が傾いているので傾斜蒸着がなされない。この後、第２真性シリコンが第２不純物雰囲気でまたは第２不純物と共に、または第２外因性シリコン物質が基板３００に対してななめに放出されて、第１外因性多結晶シリコン層３１０上に蒸着中または後に結晶化される。これによって第２外因性多結晶シリコン層３３０が第１外因性多結晶シリコン層３１０上に形成される。
【００８８】
本発明の第１ないし第３実施例のシリコンは太陽光が入射される時にキャリア(carriers)が生成される任意の物質で取り替えられることができる。例えば、半導体物質はシリコン系列、化合物系列、有機系列及び乾式色素増感系列の物質のうちで少なくとも一つであることができる。したがって、本発明は多様な物質の薄膜太陽電池に適用されることができる。
【００８９】
一方、多重接合セルの場合薄膜太陽電池のエネルギー変換効率向上のために多重接合セルを構成する個々のセル境界に中問層を形成することができる。この場合中問層は、絶縁性または導電性物質でなされて、透明な物質を使用することができる。例えば、中問層は窒化珪素、珪素酸化物、炭化珪素、または金属酸化物のうちで少なくとも一つを含むことができる。また、中間層は金属酸化物系列である酸化亜鉛(Zinc Oxide：ＺｎＯ)、酸化スズ(Tin Oxide：ＳｎＯ２)または酸化インジウムスズ(Indium Tin Oxide：ＩＴＯ)のうちで少なくとも一つを含むことができる。
【００９０】
以上、添付された図面を参照して本発明の実施例を説明したが、本発明が属する技術分野の当業者は、本発明がその技術的思想や必須特徴を変更しないで、他の具体的な形態で実施することができるということを理解することができるであろう。また、以上記述した実施例はすべての面で例示的なものであって、限定的なものではないことが理解されなければならない。さらに、本発明の範囲は前記詳細な説明よりは後述する特許請求範囲によって表されて、特許請求範囲の意味及び範囲、そしてその等価概念から導出されるすべての変更または変形された形態が本発明の範囲に含まれるものとして解釈されなければならない。
【符号の説明】
【００９１】
１００、２００  基板
１０１、２０１、２０３、２０５  トレンチ
２０２、２０４  ホール
１１０、２１０  第１外因性多結晶シリコン層
１２０a、２２０a  第１中間真性多結晶シリコン層
１２０ｂ、２２０ｂ  第２中間真性多結晶シリコン層
１３０、２３０  第２外因性多結晶シリコン層
１４０、２４０  補助電極層
【図１】
0005396444.tif 000002
【図２Ａ】
0005396444.tif 000003
【図２Ｂ】
0005396444.tif 000004
【図２Ｃ】
0005396444.tif 000005
【図２Ｄ】
0005396444.tif 000006
【図２Ｅ】
0005396444.tif 000007
【図２Ｆ】
0005396444.tif 000008
【図２Ｇ】
0005396444.tif 000009
【図３Ａ】
0005396444.tif 000010
【図３Ｂ】
0005396444.tif 000011
【図３Ｃ】
0005396444.tif 000012
【図３Ｄ】
0005396444.tif 000013
【図３Ｅ】
0005396444.tif 000014
【図３Ｆ】
0005396444.tif 000015
【図４Ａ】
0005396444.tif 000016
【図４Ｂ】
0005396444.tif 000017
【図４Ｃ】
0005396444.tif 000018
【図４Ｄ】
0005396444.tif 000019
【図４Ｅ】
0005396444.tif 000020
【図４Ｆ】
0005396444.tif 000021
【図４Ｇ】
0005396444.tif 000022