(57)【特許請求の範囲】
【請求項１】
少なくとも１つの計算装置（２）と、該計算装置（２）とシリアル多線バス（４）を介して接続された少なくとも１つの周辺構成素子（２１）とを有する、内燃機関の制御のための制御装置（２０）であって、
前記計算装置（２）は集積回路として形成されており、
前記周辺構成素子（２１）は別個の集積回路として形成されており、
前記周辺構成素子（２１）は、シリアルデータを前記制御装置（２０）の外部の手段に伝送するための少なくとも１つの出力段（９）を備える形式の制御装置において、
前記周辺構成素子（２１）は、前記シリアル多線バス（４）に対するインタフェース（８）と前記出力段（９）との間に非同期シングルワイヤインタフェース（２２）を有し、
前記シリアルデータを搬送する信号は前記周辺構成素子（２１）に入力された後、前記シリアル多線バスインタフェース（８）を介し前記非同期シングルワイヤインタフェース（２２）において出力段（９）に対する相応の信号に変換される、ことを特徴とする制御装置。
【請求項２】
請求項１記載の制御装置（２０）において、
前記周辺構成素子は、前記制御装置（２０）に対する電圧供給部を有するか、または外部への前記制御装置（２０）に対するインタフェース（１２）を有し、あるいは制御装置（２０）に対する電圧供給部と、外部への前記制御装置（２０）に対するインタフェース（１２）との両方を有する、ことを特徴とする制御装置。
【請求項３】
請求項１または２記載の制御装置（２０）において、
前記非同期シングルワイヤインタフェース（２２）はＵＡＲＴ（Universal Asynchronous Receiver Transmitter）インタフェースとして構成されている、ことを特徴とする制御装置。
【請求項４】
請求項１から３までのいずれか一項記載の制御装置（２０）において、
前記シリアル多線バス（４）はマイクロセカンドバスとして構成されている、ことを特徴とする制御装置。
【請求項５】
請求項１から３までのいずれか一項記載の制御装置（２０）において、
前記シリアル多線バス（４）はＳＰＩ（Serial Peripheral Interface）バスとして構成されている、ことを特徴とする制御装置。
【請求項６】
請求項１から５までのいずれか一項記載の制御装置（２０）において、
前記周辺構成素子（２１）は、前記非同期シングルワイヤインタフェース（２２）の動作に対して必要なクロック信号を前記シリアル多線バス（４）のクロックから導出するための手段を有する、ことを特徴とする制御装置。
【請求項７】
請求項１から６までのいずれか一項記載の制御装置（２０）において、
前記制御装置（２０）は、自動車での少なくとも１つの機能を制御および／または調整するのに用いられる、ことを特徴とする制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は制御装置に関するものであり、この制御装置は少なくとも１つの計算装置と、該計算装置とシリアル多線バスを介して接続された少なくとも１つの別個の周辺構成素子とを有し、該周辺構成素子はシリアルデータを自動車機能実現のための手段に伝送するための少なくとも１つの出力段を備える。
【０００２】
従来技術
従来技術からとりわけ自動車領域において簡単に組立てされ、安価な制御装置が公知である。この制御装置は、自動車機能、とりわけ内燃機関の機能の制御および／または調整に用いられる。この公知の制御装置は２つの集積回路を有する。すなわち計算装置またはマイクロコントローラに対する構成素子と、周辺構成素子または周辺チップである。周辺構成素子にはとりわけ、電圧供給部、１つまたは複数の出力段、および制御装置のインタフェース構成素子が収納される。
【０００３】
計算装置および周辺構成素子は従来技術により、いわゆるマイクロセカンドバスを介して相互に通信する。これは３〜４線のシリアルバスである。このバスは、ＳＰＩ（Serial Peripheral Interface）バスとの類似性を有する。マイクロセカンドバスを介してとりわけ安全性通信（例えば問い合わせ−応答通信）が計算装置と周辺構成素子との間で行われる。さらに計算装置と周辺構成素子との間には、例えば計算装置に電圧供給するための別の線路が設けられている。
【０００４】
さらに公知の制御装置の計算装置はいわゆるＵＡＲＴ（Universal Asynchronous Receiver Transmitter）インタフェースを有し、このインタフェースによりシリアルデータが別の線路を介して周辺構成素子に伝送され、そこからシリアルデータは周辺構成素子の出力段を介して制御装置外部の手段にさらに伝送される。これは例えば自動車の制御ないし調整すべき機能を実現するための手段である。とりわけこれらの手段は例えばセンサ、診断テスタ、発進ロック等である。
【０００５】
この公知の制御装置の欠点は、計算装置と周辺素子との間に、ＵＡＲＴインタフェースを介した通信のために別個の線路を設けなければならないことである。この線路は周辺構成素子の別個のピンに接続しなければならず、このことにより周辺構成素子で使用可能なピンの数が減少する。しかしコストの理由から、周辺構成素子で必要なピンの数はできるだけ小さく維持すべきである。
【０００６】
この従来技術から出発して本発明の基礎とする課題は、周辺構成素子で必要なピン数をできるだけ少なくし、これにより制御装置全体に対するコストを低減できる手段を提供することである。
【０００７】
この課題を解決するために冒頭に述べた形式の制御装置から出発して、周辺構成素子がシリアル多線バスに対するインタフェースと出力段との間に非同期シングルワイヤインタフェースを有することが提案される。
【０００８】
発明の利点
シリアル多線バスに対するインタフェースは有利にはマイクロセカンドインタフェースまたはＳＰＩインタフェースとして構成されている。非同期シングルワイヤインタフェースは有利にはＵＡＲＴインタフェースとして構成されている。この周辺構成素子に付加的に設けられたインタフェースに基づき、出力段と制御装置の外の外部手段への別の線路に対して意図されたデータを、既存のシリアル多線バスを介して伝送することができる。このデータを搬送する信号は周辺機器に入力されると、非同期シングルワイヤインタフェースにあるシリアル多線バスインタフェースを介して、出力段に対する相応の信号に変換され、これにさらに伝送される。出力段は従来技術との相違を認識しない。なぜなら出力段はこれまでと同じようにＵＡＲＴインタフェースまたは他の形式の非同期シングルワイヤインタフェースから信号を受け取るからである。
【０００９】
本発明により、計算装置にあるＵＡＲＴインタフェースと周辺機器との間の線路を省略することができるので有利である。同様に、周辺構成素子で１つのピンを節約できることも重要である。周辺構成素子で空きになったピンは別のタスクまたは機能のために使用することができる。択一的に同じタスク量ないし機能量で、制御装置よりもピンが１つ少ない任意の周辺構成素子を使用することができる。
【００１０】
従属請求項には本発明の有利な構成が記載されている。
【００１１】
図面
次に、添付の図面を参照しながら実施例に基づき、本発明を詳しく説明する。図面には本発明の特徴および利点が示されている。
図１は、本発明による制御装置の概略図である。
図２は、従来の技術から公知の制御装置である。
【００１２】
実施例の説明
図２には従来技術から公知の制御装置が全体的に参照符合１により示されている。この制御装置は有利には、自動車での機能、とりわけ内燃機関の制御および／または調整に用いられる。制御装置１は、少なくとも１つの計算装置２と少なくとも１つの別個の周辺構成素子３を有する。図２には例としてそれぞれ１つの計算装置２と周辺構成素子３だけが示されている。計算装置２はマイクロコントローラと称することもできる。計算装置は、例えばマイクロセカンドバスとして構成することのできるシリアル多線バス４を介して周辺構成素子３に接続されている。
【００１３】
計算装置２は計算コア５を含み、これはＣＰＵと称することができる。さらに計算装置２はシリアル非同期シングルワイヤインタフェース６を有する。これは例えばＵＡＲＴ（Universal Asynchronous Receiver Transmitter）インタフェースとして構成することができる。最後に計算装置２は、シリアル多線バスに対するインタフェース７も有する。
【００１４】
周辺構成素子３の側には同様に、シリアル多線バスに対するインタフェース８と、少なくとも１つの出力段９が設けられている。出力段９は図２には単に例として１つが示されている。出力段９は、計算装置２から到来した信号を車両のバッテリー電圧に昇圧するのに用いる。さらに周辺構成素子３は複数の端子またはピンを有し、これらのうち図２にはピン１０が例として示されている。ピン１０と線路１１を介して、計算装置２の非同期シングルワイヤインタフェース６が周辺構成素子３ないしは出力段９に接続されている。
【００１５】
周辺構成素子３は、制御装置１のインタフェースの他に外への、すなわち制御装置１から外部手段へのインタフェースを有する。外部手段は例えばセンサ、診断テスタ、または発進ロックである。これらインタフェーズのうち図２には単に例としてインタフェース１２が示されている。
【００１６】
図２に示された形式の制御装置１は単純に構成されており、安価であり、とりわけ自動車領域で使用される。この公知の制御装置１の欠点は、計算装置２と周辺構成素子３との間に、シリアル非同期シングルワイヤインタフェース６を介する通信のために別個の線路１１を設けなければならないことである。この線路は周辺構成素子３の別個のピン１０に接続しなければならず、これにより周辺構成素子３で使用できるピン１０の数が減少する。
【００１７】
図１には本発明の制御装置２０が示されている。この制御装置は周辺構成素子２１を有し、この周辺構成素子は公知の制御装置１の周辺構成素子３の構成部材に加えてシリアル非同期シングルワイヤインタフェース２２を有する。このインタフェースは例えばＵＡＲＴインタフェースとして構成されている。非同期シングルワイヤインタフェース６は、シリアル多線バス４に対するインタフェース８と出力段９との間に配置されている。本発明により、周辺構成素子２１で必要なピン数を少なく維持することができ、これにより制御装置２０全体に対するコストが低減される。
【００１８】
この周辺構成素子２１に付加的に設けられたインタフェース２２に基づき、出力段９と制御装置２０の外の外部手段への別の線路に対して意図されたデータを、既存のシリアル多線バス４を介して伝送することができる。このデータを搬送する信号は周辺機器２１に入力されると、シリアル多線バスインタフェース８を介し非同期シングルワイヤインタフェース２２において出力段に対する相応の信号に変換され、これにさらに伝送される。出力段９は従来技術との相違を認識しない。なぜなら出力段はこれまでと同じように信号をＵＡＲＴインタフェースから受け取るからである。すなわち周辺構成素子２２のＵＡＲＴインタフェース２２から受け取り、従来技術のように計算装置２のＵＡＲＴインタフェース６からは受け取らない。
【００１９】
本発明により、計算装置２にあるＵＡＲＴインタフェース６と周辺機器２１との間の線路１１を省略することができるので有利である。同様に、周辺構成素子２１で１つのピン１０を節約できることも重要である。周辺構成素子２１で空きになったピンは別のタスクまたは機能のために使用することができる。択一的に同じタスク量ないし機能量で、制御装置２０よりもピンが１つ少ない任意の周辺構成素子２１を使用することができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明による制御装置の概略図である。
【図２】図２は、従来の技術から公知の制御装置である。
【図１】
0005550232.tif 000002
【図２】
0005550232.tif 000003