(57)【特許請求の範囲】
【請求項１】
第１の集積回路を含むデバイスであって、前記第１の集積回路が、
プロセッサ・コアに印加されるＶＤＤ電圧を表す第１の電力供給信号を受信するように構成される前記プロセッサ・コアと、
前記第１の電力供給信号とは異なり、ディジタル回路に印加されるＶＤＤ電圧を表す第２の電力供給信号を受信するように構成される前記ディジタル回路と、
前記第１および第２の電力供給信号を制御するように適合された電力制御器と、
前記プロセッサ・コアおよび前記ディジタル回路の性能を特徴づけるスピード・ビニング試験データを格納するように適合されたメモリとを含み、
前記スピード・ビニング試験データが前記第１の集積回路の生産試験中に生成され、前記メモリ内に格納されており、
前記電力制御器が、前記メモリに格納される前記スピード・ビニング試験データにアクセスし、前記第１の電力供給信号の適応的電力制御及び動的電力制御における使用のための前記第１の電力供給信号のレベルを設定するように構成されており、前記第１の集積回路は適応的電力制御及び動的電力制御の両方の影響を前記第１の電力供給信号に及ぼすように構成され、
前記電力制御器は、前記メモリに格納される前記スピード・ビニング試験データにアクセスし、前記第２の電力供給信号の適応的電力制御における使用のための前記第２の電力供給信号のレベルを設定するようにさらに構成されており、前記第１の集積回路は適応的電力制御の影響を前記第２の電力供給信号に及ぼし、動的電力制御の影響を前記第２の電力供給信号に及ぼさないように構成される、デバイス。
【請求項２】
前記スピード・ビニング試験データを使用して前記プロセッサ・コアに対する前記第１の電力供給信号の前記適応的電力制御及び前記動的電力制御をカスタマイズし、前記ディジタル回路に対する前記第２の電力供給信号の前記適応的電力制御をカスタマイズするよう、前記電力制御器が適合されている、請求項１記載のデバイス。
【請求項３】
前記スピード・ビニング試験データが、前記第１の電力供給信号及び第２の電力供給信号を約６ＭＨｚの動作スピードの刻みと対応する刻みで調節することを可能にする請求項１記載のデバイス。
【請求項４】
前記スピード・ビニング試験データが、前記ディジタル回路および前記プロセッサ・コアが１以上のそれぞれのスピード・ビニング試験ベクトルを使用する試験に合格した１以上の供給電圧値を含む、請求項１記載のデバイス。
【請求項５】
前記メモリがワンタイムプログラマブルヒューズブロックであり、そして、
前記第１の集積回路が携帯電話方式に対するディジタルベースバンド回路である、請求項１記載のデバイス。
【請求項６】
前記電力制御器が、（１）前記ディジタル回路および前記プロセッサ・コアによって実行されるタスクに対するスピード制限を決定し、かつ（２）前記スピード制限および前記スピード・ビニング試験データに基づいて前記タスクを実行するために、前記第１の電力供給信号の前記レベルを指定するように適合されている、請求項１記載のデバイス。
【請求項７】
前記第１の集積回路が前記プロセッサ・コアの温度を検出するように適合されたセンサをさらに備え、前記電力制御器が、前記センサから得られる温度の読みおよび前記スピード・ビニング試験データに基づいて前記第１の電力供給信号の前記レベルを指定するように適合されている、請求項１記載のデバイス。
【請求項８】
前記電力制御器から前記第１の電力供給信号の前記レベルと前記第２の電力供給信号の前記レベルに関する指示を受け、そして、前記指示に基づいて前記第１及び第２の電力供給信号を生成するように適合された電力管理ユニットをさらに備え、
前記電力制御器と前記電力管理ユニットとはＰｏｗｅｒＷｉｓｅ（登録商標）Ｉｎｔｅｒｆａｃｅ  Ｓｐｅｃｉｆｉｃａｔｉｏｎに準拠し、
前記デバイスが、第２の集積回路をさらに備え、
前記電力管理ユニットが前記第２の集積回路の一部である、請求項１記載のデバイス。
【請求項９】
前記ディジタル回路が位相ロックループを備え、
前記デバイスが前記位相ロックループに給電するために前記第２の電力供給信号を印加するように構成される、請求項１記載のデバイス。
【請求項１０】
前記ディジタル回路が基準発振器をさらに備え、
前記デバイスが前記基準発振器に給電するために前記第２の電力供給信号を印加するようにさらに構成される、請求項９記載のデバイス。
【請求項１１】
集積回路を構成する方法であり、
前記集積回路の性能を特徴づけるスピード・ビニング試験データを生産試験中に生成するステップと、
前記生産試験中に生成された前記スピード・ビニング試験データをメモリ内に格納するステップとを含む方法であって、
前記集積回路は、
プロセッサ・コアに印加されるＶＤＤ電圧を表す第１の電力供給信号を受信するように構成される前記プロセッサ・コアと、
前記第１の電力供給信号とは異なり、ディジタル回路に印加されるＶＤＤ電圧を表す第２の電力供給信号を受信するように構成される前記ディジタル回路と、
前記メモリと、
（１）前記メモリ内の前記スピード・ビニング試験データにアクセスし、前記第１の電力供給信号の適応的電力制御及び動的電力制御における使用のための前記第１の電力供給信号のレベルを設定することにより、および（２）前記メモリ内に格納される前記スピード・ビニング試験データにさらにアクセスし、前記第２の電力供給信号の適応的電力制御における使用のための前記第２の電力供給信号のレベルを設定することにより、前記第１および第２の電力供給信号を制御するように適合される電力制御器とを含み、
前記集積回路は、適応的電力制御及び動的電力制御の両方の影響を前記第１の電力供給信号に及ぼすように構成されるとともに、適応的電力制御の影響を前記第２の電力供給信号に及ぼし、動的電力制御の影響を前記第２の電力供給信号に及ぼさないように構成されるものである、方法
【請求項１２】
前記生成するステップが、
前記ディジタル回路を介して第１の電圧レベルにてスピード・ビニング試験ベクトルを実行するステップと、
前記ディジタル回路が前記第１の電圧レベルにて前記スピード・ビニング試験ベクトルを使用する試験に合格したかどうかを決定するステップと、
前記ディジタル回路が前記試験に合格した場合、次いで、前記第２の電力供給信号を第２の電圧レベルに設定するステップと、
複数の異なる第１および第２の電圧レベルに対して前記実行するステップ、決定するステップ、および設定するステップを繰り返し、前記ディジタル回路がスピード・ビニング試験ベクトルを使用する試験に合格可能である電圧レベルの範囲を決定するステップとを含み、
前記スピード・ビニング試験データが、前記ディジタル回路が前記スピード・ビニング試験ベクトルを使用する試験に合格した１以上の電圧レベルを含む請求項１１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路（ＩＣ）の電力管理に関し、より詳細には、ＩＣのディジタル処理構成要素のための電力供給電圧の動的かつ／又は適応的調節に関する。
【背景技術】
【０００２】
電子デバイスの性能を評価することにおける重要な基準はその電力消費である。携帯型電子デバイスにおいて多くのデータを必要とする機能に対する要求により、バッテリの負担が著しく増加している。デバイスメーカは、カラーディスプレイ、高品質サウンド、ウェブ閲覧、ビデオストリーミング、ゲームなどの新しい機能を、バッテリ寿命及びデバイスの形状要素を犠牲にすることなく提供することを要求されている。バッテリ及び電力変換の技術は、近い将来にほんのわずかな進歩しか提供できない安定期におおむね到達した。その結果、電子デバイスメーカは、付加的な電力要求と消費者の期待の両方を満足することができるように、既存の電源能力を活用する「賢明な」電力管理によって新しい機能に給電することを追求している。
【０００３】
賢明な電力管理の２つの主たる構成要素は、適応的電力制御及び動的電力制御である。適応的電力制御は、製造されるときに電子デバイスが影響を受けたプロセスコーナー及びデバイスが動作しているシリコン温度に基づいてクロックスピード及び／又は供給電圧を選択することに依拠する。例えば、相対的に高いシリコンスピードを特徴とする相対的に速いデバイスは、所望の動作スピードを実現するためにより低い供給電圧で実行するように構成されることができ、それによりバッテリの過剰な電力ドレインが削減される。動的電力制御は、クロック周波数及び／又は供給電圧をそれぞれ、相対的に低い（好ましくは最低である）が、なおデバイスが未完了のタスクを予定の時間通りに完了することができる値に、オンザフライで変更することに依拠する。結果として得られる電力節減は、ディジタル回路の電力消費のＣＶ２ｆ特性により生じる。ここにＣはディジタル回路の実効キャパシタンスであり、Ｖは供給電圧であり、ｆはクロックスピードである。適応的電力制御の設定がデバイスごとに異なり、通常、デバイスごとに一度設定されるのに対して、それぞれ個別のデバイスに対する動的電力制御の設定は、そのデバイスの適応的電力制御設定に関連して、時間とともに変化する。デバイスの動作温度が供給電圧の決定の中に織り込まれる場合は、さらなる電力節減が実現可能となる。
【０００４】
動的電力制御の代表的な例は、例えば、米国特許第７１３７０１３号に開示されており、その全体を本明細書に組み込む。適応的電力制御の代表的な例は、例えば、米国特許第７１０６０４０号及び米国特許第７１１７３７８号に開示されており、その両特許の全体を本明細書に組み込む。動的及び適応的複合電力制御の代表的な例は、例えば、英国のARM Limited及びカリフォルニア州サンタクララのNational Semiconductor Corporationから入手可能な白書に記載されるPowerWiseTM技術により具現される。
【０００５】
賢明な電力管理の重要性により、適切なハードウェアアーキテクチャ及びハードウェア最適化の開発が、電子デバイスメーカにとって継続的な関心事となっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第７１３７０１３号
【特許文献２】米国特許第７１０６０４０号
【特許文献３】米国特許第７１１７３７８号
【非特許文献】
【０００７】
【非特許文献１】英国のARM Limited及びカリフォルニア州サンタクララのNational Semiconductor Corporationから入手可能な白書
【非特許文献２】PowerWiseTM Interface Specification
【非特許文献３】PowerWiseTM Interface 2.0 Specification
【発明の概要】
【課題を解決するための手段】
【０００８】
本発明の代表的なディジタル回路はオンチップの不揮発性メモリを有し、そのメモリに対して、ディジタル回路の性能を特徴づけるチップ固有のスピード・ビニング・データが、生産試験中に書き込まれる。正常動作中は、ディジタル回路に加えられる電力供給信号を制御する電力制御器は、ディジタル回路における電力消費を最適にする（例えば、最小にする）動的供給電圧スケーリング、動的クロックスケーリング、及び／又は適応的電力制御のための入力パラメータとして使用するために、オンチップメモリからスピード・ビニング・データを読み出す。従来技術に対して有利には、チップ固有のスピード・ビニング試験ベクトルは、ディジタル集積回路の個別のクリティカルパスに対して最適化されることができ、電力制御器が所与のディジタル回路に対する電力管理アルゴリズムをよりよくカスタマイズすることが可能になるので、動的及び／又は適応的電力制御の精度及び効率が改善される。
【０００９】
一実施形態によれば、本発明は、ディジタル回路に加えられる１以上の電力供給信号を制御するように適合された電力制御器と、前記ディジタル回路の性能を特徴づけるスピード・ビニング試験データを格納するように適合されたメモリとを備え、電力制御器が前記スピード・ビニング試験データにアクセスし、前記１以上の電力供給信号の１以上のレベルを設定するように適合されたデバイスである。
【００１０】
別の実施形態によれば、本発明は、１以上の電力供給信号をディジタル回路に加えるステップと、前記ディジタル回路の性能を特徴づけるスピード・ビニング試験データをメモリから読み出して、前記１以上の電力供給信号の１以上のレベルを設定するステップとを含む電力管理方法である。
【００１１】
さらに別の実施形態によれば、本発明は、ディジタル回路を試験する方法であって、ディジタル回路の性能を特徴づけるスピード・ビニング試験データをメモリ内に格納するステップを含み、ディジタル回路が、メモリ、及び（１）ディジタル回路に加えられる１以上の電力供給信号を制御し、（２）前記スピード・ビニング試験データにアクセスして前記１以上の電力供給信号の１以上のレベルを設定するように適合された電力制御器を備える方法である。
【００１２】
本発明の他の側面、特徴、及び利点は、以下の詳細な説明、添付の特許請求の範囲、及び添付図面から、より完全に明らかとなるであろう。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態によるチップセットのブロック図である。
【図２】本発明の一実施形態による、図１に示すチップセットのディジタル集積回路を試験し、かつ構成するために使用することができる試験装置のブロック図である。
【図３】本発明の一実施形態による、図２の試験装置において使用することができる試験方法のフローチャートを示す図である。
【図４】本発明の一実施形態による、図１のチップセットにおいて使用することができる電力管理方法のフローチャートを示す図である。
【発明を実施するための形態】
【００１４】
図１は、本発明の一実施形態によるチップセット１００のブロック図を示す。チップセット１００は、ディジタル集積回路（ＩＣ）１１０及びアナログＩＣ１３０を有し、両者はバッテリ（図示せず）により給電される。一実施形態では、ＩＣ１１０及びＩＣ１３０はそれぞれ、携帯電話方式のためのディジタルベースバンド（ＤＢＢ）回路及びアナログベースバンド（ＡＢＢ）回路である。チップセット１００はＤＢＢ及びＡＢＢの両回路機能を集積化する単一の混合ＩＣとしても実現できるということは、当業者には理解されよう。
【００１５】
アナログ回路１３０は、バッテリの電力をディジタルＩＣ１１０のための複数の電力供給信号に変換する電力管理ユニット（ＰＭＵ）１４０を有する。分かりやすくするために、それらのうちの２つの電力供給信号、即ち信号１４２及び信号１４４のみを示す。例示的には、信号１４２はディジタルＩＣ１１０のプロセッサコア１１６に印加されるＶＤＤ電圧を表し、信号１４４はそのＩＣ内で位相ロックループ（ＰＬＬ）、基準発振器、及び種々のハウスキーピング機能に給電するために使用されるＶＤＤ電圧を表す。ディジタルＩＣ１１０の中に配置される電力制御器（ＰＣ）１１４により生成される制御信号１２０に基づいて、ＰＭＵ１４０は、信号１４２及び信号１４４の電圧レベルを調節することができ、前者の信号は動的電力制御及び適応的電力制御の両制御の影響を受け、後者の信号は適応的電力制御のみの影響を受ける。
【００１６】
ＰＣ１１４は、このＰＣがディジタルＩＣ１１０内の電力消費を最適にする（例えば、最小にする）供給電圧を決定することを可能にする電力管理ソフトウェアを実行するようにプログラムされるディジタルプロセッサである。この供給電圧の決定は、ＰＣ１１４及びＰＣインターフェース回路がそれぞれ、マスター及びスレーブとして動作しながら、制御信号１２０を介してＰＭＵ１４０のＰＣインターフェース回路１４８に伝達される。一実施形態では、ＰＣインターフェース回路１４８は、電圧レギュレータ（個々には図示せず）の１セット１４６を制御する１セットのレジスタ（個々には図示せず）を含む。セット１４６中の各電圧レギュレータは、それぞれの電力供給信号を生成するようになされており、信号１４２及び１４４はそのような電力供給信号の２つの例である。各電力供給信号の電圧レベルは、ＰＣインターフェース回路１４８の対応するレジスタの中に格納されたデータワードにより決定される。例えば、信号１４２の電圧レベルは、ＰＣインターフェース回路１４８のそれぞれのレジスタの中に格納されたデータワードにより、それぞれの電圧レギュレータの定格出力電圧の最小値と最大値の間になるように、リニアに制御される。一実施形態では、ＰＣ１１４、ＰＣインターフェース回路１４８、及び制御信号１２０は、PowerWiseTM Interface Groupによりそれぞれ２００３年及び２００５年に発行された、PowerWiseTM Interface Specification及び／又はPowerWiseTM Interface 2.0 Specificationに準拠する。これら両仕様を参照によりその全体を本明細書に組み込む。
【００１７】
一般に、ＰＣ１１４により実行される電力管理ソフトウェアは、ディジタルデバイスの動作スピードが供給電圧に実質的に比例するという事実に依拠する。このスピード対電圧曲線の傾きは、デバイスごとに、又はウェーハごとに観測される、シリコンプロセスに関連するスピードのばらつきから実質的に独立している。対照的に、スピード対電圧曲線の切片は、シリコンプロセスのスピードに高度に従属する。その結果、同じスピードで実行することができるためには、（シリコンプロセスの観点から）相対的に遅いデバイスは相対的に速いデバイスよりも高いＶＤＤ電圧を必要とする。しかしながら、ＶＤＤの変化に対する両デバイスの感度は、相対的に類似している。例えば、９０−ｎｍシリコン−プロセス技術を使用して実施されるデバイスにおけるＶＤＤの変化に対する感度は、通常は、３〜４ｍＶ／ＭＨｚの範囲内にある。一般に、スピード対電圧曲線の傾き及び切片の値は、従来技術で知られている通り、動的供給電圧スケーリング、動的クロックスケーリング、及び／又は適応的電力制御を実現するための入力パラメータとして、電力管理ソフトウェアに提供される。従って、電力管理ソフトウェアは、プロセッサコアを、相対的に低いがなお特定の用途／タスクの要求及びシリコンハードウェアの制約条件を満たすクロックスピードで実行させるために、プロセッサコア１１６に印加する電圧のレベルを制御する。相対的に低いクロックスピード、及びそれに対応して低い供給電圧を使用すると、結果として、バッテリのドレインが最小になる。
【００１８】
チップ固有の入力パラメータを電力管理ソフトウェアに提供することへの従来技術のアプローチは、通常、デバイスの中のクリティカルパス（即ち、最長の信号伝播遅延を有するパス）に対するある種のエミュレーションに依拠する。例えば、従来技術のディジタルＩＣは、専らスピード検出を可能にするためにシリコン内に構築されたサブ回路のスピードを検出するように適合されたアクティブループを組み込むことがある。スピード検出データは、その場合は、電力管理ソフトウェアのために必要な入力パラメータを生成するために使用される。しかし、この従来技術のアプローチの１つの問題は、内蔵サブ回路とデバイスの実際のクリティカルパスは、十分な相関関係にある必要があることである。クリティカルパスは、多くの場合、製品ごとに異なるため、万能サイズ的アプローチは、製品群全体にわたる適応的電力制御には適さず、異なる製品には異なる専用のサブ回路を設計する必要がある。
【００１９】
従来技術における問題には、以下により詳細に説明するように、生産試験中に生成されたチップ固有の特性データを格納するように適合された不揮発性メモリ１１２を、ディジタルＩＣ１１０内に組み込むことにより対処する。正常動作中は、それらのチップ固有のデータは、ＰＣ１１４によりメモリ１１２から取り出され、電力管理ソフトウェアのための入力パラメータとしてその中で使用される。従来技術に対して有利には、（エミュレートされた、とは対照的に）実際のクリティカルパスデータが電力管理ソフトウェアに提供されるため、動的及び適応的電力制御の精度と効率が改善される。この利点は、例えば、生産試験ベクトルは格納されたスピードデータを生成し、そのデータは高負荷／高電流動作中にデバイスの電源バス内で発生する供給電圧ドループの影響を自動的に考慮するが、エミュレートされたクリティカルパスデータはその影響を考慮しない、という事実によって実証される。
【００２０】
ディジタルＩＣ１１０は、プロセッサコア１１６の温度を測定するように適合された任意選択の温度センサ１１８をさらに含む。温度の読み取り値はＰＣ１１４に提供され、その中で、電力管理ソフトウェアのための追加の入力パラメータとして使用される。プロセッサコア１１６の動作に対する温度の影響は既知であるので、温度パラメータにより、ＰＣ１１４が信号１４２及び信号１４４の電圧レベルの決定の中で温度のばらつきを考慮することが可能になり、それによりチップセット１００の電力効率がさらに改善される。
【００２１】
一実施形態では、メモリ１１２はワンタイムプログラマブル（ＯＴＰ）ヒューズブロックであり、ＰＣインターフェース回路１４８内の信号１４２に対応するレジスタは５ビットを格納するように設計されており、セット１４６内のそれぞれの電圧レギュレータは０．８〜１．５Ｖの範囲にわたって２５−ｍＶのプログラミング性を有する降圧（buck）スイッチング電源（ＳＭＰＳ）である。２５−ｍＶのプログラミング性が与えられ、かつプロセッサコア１１６に対して４ｍＶ／ＭＨｚのＶＤＤ感度を仮定すると、本実施形態では、約６．２５ＭＨｚ（＝２５／４）刻みで約３２×６．２５ＭＨｚまでの動作スピードの調節が可能である。
【００２２】
図２は、本発明の一実施形態による、ディジタルＩＣ１１０（図１）を試験しかつ構成するために使用することができる試験装置２００のブロック図を示す。装置２００は、製造後評価のためにインターフェース２１２を介してディジタルＩＣ１１０が結合される生産試験器２１０を有する。この評価の間、ディジタルＩＣ１１０は、当技術分野で知られているように、１セットの生産試験ベクトルを施される。これらの試験ベクトルのうちのいくつかは、専らディジタルＩＣ１１０が属するモデルのチップをスピード・ビニングするように設計されており、そのベクトルを、以後、スピード・ビニング試験ベクトルと呼ぶ。より詳細には、スピード・ビニングとは、スイッチング・スピード試験における性能に基づいて、チップを特徴づけ、かつ／又は分類する操作のことである。たとえ、同じモデルのチップが、同じプロセスを使用し、かつ同じ母型の上で製造される場合でも、プロセス変動に起因するチップごとの性能のばらつきが存在することが知られている。スピード・ビニングは、それらのばらつきを定量化することを対象とする。一実施形態では、生産試験器２１０は、カリフォルニア、サンタクララのＡｇｉｌｅｎｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ、Ｉｎｃ．から商業的に入手可能な、ＨＰ９３０００ＳＯＣ  Ｓｅｒｉｅｓ試験システムである。
【００２３】
装置２００を使用して、ディジタルＩＣ１１０は、適切な生産試験ベクトルの複数経路を用いて、相対的に高い分解能で（例えば、チップセット１００において使用可能な最低の動作スピードの刻みに等しいか又はより細かく）スピード・ビニングされる。各パスの間、生産試験器２１０は、異なる供給電圧を使用して、ディジタルＩＣ１１０のクリティカルパスの合否を見るために試験する。次に、生産試験器２１０は、ディジタルＩＣ１１０が各試験ベクトルを通過した最低供給電圧など、試験結果をメモリ１１２に格納する。チップセット１００の一部としてのディジタルＩＣ１１０の正常動作中は、メモリ１１２の中に格納された試験データはＰＣ１１４によってアクセスされ、電力管理ソフトウェアのための入力パラメータとして使用され、そのソフトウェアが電力供給信号（例えば、信号１４２）の電圧レベルを、プロセッサコア１１６により実施されているタスクのタイプに対して適切な最適値に設定することが可能となる。
【００２４】
図３は、本発明の一実施形態による、装置２００（図２）において使用することができる試験方法３００のフローチャートを示す。方法３００は、生産試験器２１０がスピード・ビニング・アルゴリズムに入るときにステップ３０２で開始する。ステップ３０４で、試験器２１０は複数の使用可能なスピード・ビニング試験ベクトルから初期試験ベクトルを選択する。ステップ３０６で、試験器２１０は、試験されているディジタルＩＣ１１０を有するチップに対して初期供給電圧を設定し、かつ印加する。ステップ３０８で、試験器２１０は、ディジタルＩＣ１１０を有するチップを介して現在設定されている供給電圧にて、選択された試験ベクトルを実行する。ステップ３１０で、チップがステップ３０８で実施された試験に合格したかどうかを判定する。チップが試験に合格した場合は、方法３００の処理はステップ３１２に進み、そこで、選択された試験ベクトルを変更することなく、試験器２１０は供給電圧を変更する。既に上で記載した通り、ステップ３１２での動作スピードの増加又は減少の刻みは、好ましいことに、チップセット１００において使用可能な最小の動作スピードの刻みに等しいか又はより細かい。次に、方法３００の処理はステップ３０８に戻り、ディジタルＩＣ１１０を有するチップが、ある相対的に高いかつ／又は低い供給電圧において、現在選択されている試験ベクトルに対応する試験に失敗するまで、ステップ３０８〜３１２が一回又は複数回繰り返される。ディジタルＩＣ１１０を有するチップが正常に試験に合格する、最高のかつ／又は最低の動作スピードが、そのチップがその試験ベクトルに関して属するスピード・ビンを指定する。
【００２５】
ステップ３１０でディジタルＩＣ１１０を有するチップが試験に失敗したと判定されると、方法３００の処理はステップ３１４に進み、そこでチップのさらなる試験が実施されるべきかどうか判定される。ステップ３１４でさらなる試験が実施されると判定されると、方法３００の処理はステップ３１６に進み、そこで試験器２１０は、複数の使用可能なスピード・ビニング試験ベクトルから次の試験ベクトルを選択する。次に、試験器２１０は、上記一連のステップ３０６〜３１２を、この、次の試験ベクトルを用いて繰り返す。ステップ３０６〜３１４を有する処理ループは、試験器２１０が試験中のチップを通してすべての適切な試験ベクトルを実行するまで、１回又は複数回繰り返される。
【００２６】
ステップ３１４でスピード・ビニング試験が完了したと判定されると、方法３００の処理はステップ３１８に進む。ステップ３１８で試験器２１０は、チップセット１００の一部としてのディジタルＩＣ１１０の正常動作中にさらに使用するために、試験結果を不揮発性メモリ１１２（やはり図２参照）の中に保存する。そのような試験結果は、例えば、各生産試験ベクトルに対して、チップがそれぞれの試験に合格した最高のかつ／又は最低の動作スピード、あるいは供給電圧を含むことができる。方法３００は、生産試験器２１０がスピード・ビニング・アルゴリズムを出るときに、ステップ３２０で終了する。総合的なチップ試験手続きに方法３００を加えることにより、約２００ｍｓ余分に試験時間が加わるものと推測される。現在のローディングレート（loading rates）においては、この余分の時間は、約０．５セント／チップ未満の生産コスト増に相当する。９０−ｎｍシリコン−プロセス技術に対しては、このコスト増は約０．０６ｍｍ２より小さいシリコン面積のコストに等しい。
【００２７】
一実施形態では、方法３００は、それぞれの異なる温度、及びそれに対応するメモリ１１２内に格納された試験データにおいて、数回繰り返されることがあり得る。あるいは、方法３００は１つの選択された温度で実行されることができ、電力管理は、チップレスポンスをその選択された温度から他の温度に外挿するサブルーチンを組み込むことができる。この外挿は、例えば、動作中に実際のデバイス温度が方法３００の実行において使用した温度からはずれるときに使用することができる。
【００２８】
図４は、本発明の一実施形態による、チップセット１００（図１）において使用することができる電力管理方法４００のフローチャートを示す。方法４００は、ＰＣ１１４が電力管理アルゴリズムを始動させる時、ステップ４０２で始まる。ステップ４０４でＰＣ１１４は、メモリ１１２から、方法３００（図３参照）を実行中にそこに格納されたスピード・ビニング・データを読み出す。既に上で説明した通り、スピード・ビニング・データは、チップ固有の入力パラメータとして、ＰＣ１１４により実行される電力管理ソフトウェアによって使用される。ステップ４０６でＰＣ１１４はセンサ１１８からプロセッサコア１１６（図１参照）の温度を任意選択で読み取る。上記の通り、温度の値は、（追加の、かつ任意選択の）入力パラメータとして、電力管理ソフトウェアによって使用される。ステップ４０８でＰＣ１１４は、プロセッサコア１１６により実施されるように予定されたタスクに対するスピード要求条件（制約条件）を決定する。例えば、携帯電話方式において、プロセッサコア１１６は、携帯電話呼び出し処理、ＭＰ３再生、基地局モニタリング、ＭＰＥＧのエンコード及びデコードなど、複数のタスクを実行する。これらのタスクのそれぞれは、例えばディジタルＩＣ１１０を有するハンドセットと基地局の間で、コミュニケーション交換の完全性と継続性を確保するために、適当な時間枠内で完結されなければならない。各タスクに対する処理の内容、並びに目標設定された開始時間及び終了時間に基づいて、それに対応する最低の処理スピードが確認され、電力管理アルゴリズムによってさらに別の入力パラメータとして使用することができる。
【００２９】
ステップ４１０で、ステップ４０４〜４０８で提供された入力パラメータを使用して、ＰＣ１１４は、バッテリの電力ドレインを最小にするために、予定されたタスクを実行する間に使用するための、プロセッサコア１１６にとって適切な供給電圧レベルを計算する。次に、ＰＣ１１４は、計算された供給電圧レベルをＰＣインターフェース回路１４８に信号１２０を介して伝達し、そこでその供給電圧レベルは適当なレジスタの中に格納される。ステップ４１２で、セット１４６のそれぞれの電圧レギュレータは、そのレジスタの中で指定されている電圧レベルを有する電力供給信号１４２を生成する。ステップ４１４で、適切にスケーリングされた（scaled）電力供給信号１４２を受けて、プロセッサコア１１６は予定されたタスクを実行する。次に、方法４００の処理はステップ４０６に、又はもし適当であればステップ４０４に戻り、次に予定されているタスクの実行の間、プロセッサコア１１６への電力送出を管理する。
【００３０】
本発明を、例示的実施形態に関連して説明してきたが、この説明が限定の意味で解釈されることを意図していない。本発明の実施形態は、供給電圧に関して説明されているが、本発明は、供給電圧の調節の代わりに、又は供給電圧の調節に加えて、クロックスピードを遅くすることを使用しても、実施することができる。説明した実施形態の種々の改変形態並びに本発明の他の実施形態は、本発明が関連する当業者には明らかであり、以下の特許請求の範囲で示される本発明の原理及び範囲の中に存在するものとみなされる。
【００３１】
本発明は、方法、及びそれらの方法を実施する装置の形で具現することができる。本発明のある実施形態は、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ、ハードディスクドライブ、又は他の任意の機械読み取り可能な記憶媒体など、実体のある媒体の中に組み入れられたプログラムコードの形で具現することもでき、そこにおいて、そのプログラムコードがコンピュータ又は生産試験器などの機械の中にロードされかつ機械によって実行される場合は、その機械は本発明を実施するための装置となる。本発明は、プログラムコードの形で、例えば、記憶媒体中に格納され、機械の中にロードされかつ／又は機械により実行されるプログラムコード、あるいは、電気的配線若しくはケーブル布線を介したり、光ファイバを通したり、又は電磁放射を介するなど、ある伝送媒体又は搬送波を介して伝送されるプログラムコードの形で具現することもでき、そこにおいて、そのプログラムコードがコンピュータなどの機械にロードされかつ機械によって実行される場合は、その機械は本発明を実施するための装置となる。汎用プロセッサ上で実施される場合は、そのプログラムコードセグメントはプロセッサと一体となって、特定の論理回路に類似して動作する独自のデバイスを提供する。
【００３２】
別段に明記しない限りは、それぞれの数字の値及び範囲は、その値又は範囲の数値の前に「約（about）」又は「およそ（approximately）」という語があるかのように、近似値であるものと解釈されるべきである。
【００３３】
本明細書で説明された例示的な方法のステップは、必ずしも説明された順番で実施されることを必要とせず、そのような方法のステップの順番は、単に代表的であるに過ぎないことを理解されたい。同様に、本発明の種々の実施形態と整合性のある方法においては、追加のステップがそのような方法の中に含まれてもよく、またあるステップが、省略されたり組み合わせられたりしてもよい。
【００３４】
本明細書における「一実施形態（"one embodiment" or "an embodiment"）」という言及は、実施形態に関連して説明された特定の特徴、構造、又は特性が、本発明の少なくとも１つの実施形態の中に含まれることができることを意味する。本明細書中のいろいろな場所における「一実施形態では（in one embodiment）」という句の出現は、必ずしもすべて同じ実施形態に言及しているわけではなく、また、別の又は代わりの実施形態が、必ずしも互いに他の実施形態と相容れないものではない。同じことが、「実施（implementation）」という言葉に当てはまる。
【００３５】
また、この説明のために、「結合する（couple）」、「結合している（coupling）」、「結合された（coupled）」、「接続する（connect）」、「接続している（connecting）」、又は「接続された（connected）」という言葉は、当技術分野で知られている任意の様式に、あるいはその後拡張される任意の様式に言及しており、そこではエネルギーが２つ以上の要素の間で伝達されることができ、１以上の追加の要素の介在物が、必要とはされないが、考えられる。反対に、「直接結合された（directly coupled）」、「直接接続された（directly connected）」などの言葉はそのような追加の要素が存在しないことを暗示する。
【図１】
0005524623.tif 000002
【図２】
0005524623.tif 000003
【図３】
0005524623.tif 000004
【図４】
0005524623.tif 000005