(57)【特許請求の範囲】
【請求項１】
半導体スイッチング素子を用いて直流電圧を交流電圧に変換するインバータと、変圧器と、整流回路とを縦続接続し、該整流回路の出力にインダクタとコンデンサとの直列回路を接続し、該コンデンサの両端に負荷を接続して構成される直流−直流変換回路において、
前記整流回路の出力両端間に、ダイオードと電圧発生手段との直列回路を接続し、かつ該電圧発生手段の電圧を、前記整流回路の出力電圧よりも低く設定し、該設定した電圧により前記ダイオードを導通させることを特徴とする直流−直流変換回路。
【請求項２】
請求項１記載の直流−直流変換回路において、前記電圧発生手段を前記インバータに並列接続された変圧器により構成したことを特徴とする直流−直流変換回路。
【請求項３】
請求項１記載の直流−直流変換回路において、前記電圧発生手段を前記変圧器の補助巻線により構成したことを特徴とする直流−直流変換回路。
【請求項４】
請求項１記載の直流−直流変換回路において、前記電圧発生手段を半導体スイッチング素子と前記変圧器と異なる別の変圧器とにより構成したことを特徴とする直流−直流変換回路。
【請求項５】
請求項４記載の直流−直流変換回路において、前記電圧発生手段は、前記別の変圧器の一次巻線と前記半導体スイッチング素子との直列回路がコンデンサの両端に並列接続されるものであることを特徴とする直流−直流変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源等に用いられる直流−直流変換回路において、逆回復損失を抑制する為のダイオードの転流を確実に行って整流回路を構成する整流素子の損失を低減する技術に関する。
【背景技術】
【０００２】
図４は、スイッチング電源等に用いられる従来の直流−直流変換回路の構成を示す図である。図４において、１は直流電源、２〜５は半導体スイッチング素子、６は変圧器、７〜１０はMOSFET（Metal Oxide Semiconductor Field Effect Transistor : 金属酸化膜半導体型電界効果トランジスタ）、１１はインダクタ、１２はコンデンサ、１３は負荷、１４はダイオードである。なお、変圧器６には漏れインダクタンス100が存在するものとする。
【０００３】
図５は、図４に示される従来の直流−直流変換回路の動作を説明する図である。ここでは変圧器６に電圧を印加する期間の時比率をパルス幅制御（ＰＷＭ：pulse width modulation ）により変えることにより、入力電圧の変動にかかわらず出力電圧を一定に保つ動作が示されている。図４の回路において、直流電源１の変動範囲における最低電圧が100Vであり、負荷１３の定格電圧が10Vであるとする。図５（ａ）は直流電源１が最低電圧すなわち100Vの場合であり、このとき時比率はほぼ1.0となるよう制御される。また、図５（ｂ）は直流電源１が最低電圧より高い電圧、例えば200Vの場合を示す。このとき時比率はおよそ0.5となるよう制御される。この動作により整流後電圧Erの平均値（破線表示）は図５（ａ）および図５（ｂ）において等しく保たれる。なおここでは簡単化のため漏れインダクタンス100の波形への影響は無視している。
【０００４】
図５（ａ）および図５（ｂ）にその波形が示されるように、図４において半導体スイッチング素子２と半導体スイッチング素子５とをオンすると変圧器６に正の電圧が、また図４において半導体スイッチング素子３と半導体スイッチング素子４とをオンすると負の電圧がそれぞれ変圧器６に印加される。正負の電圧をスイッチングにより交互に印加することで高周波の交流を変圧器６に入力することができる。つまり、直流電源１を元に半導体スイッチング素子２〜５を所定の周波数でスイッチングして変圧器６に交流を発生させることからこの部分は“インバータ”を構成するものである。なお、図４において図示複雑化を避けるため半導体スイッチング素子２〜５のオン／オフを制御する制御回路は省略されている。上記所定の周波数は、変圧器の小形化、騒音防止のため10kHz以上とするのが一般的である。この様子は図５において変圧器６への一次電圧E1として示されている。そして変圧器６によってこれを変圧、絶縁した後、MOSFET７〜１０からなる整流回路により整流し、インダクタ１１およびコンデンサ１２により平滑することで負荷１３に直流電圧（図５では上述のように整流後電圧Erの平均値（破線表示））を供給する。
【０００５】
ところでMOSFET７〜１０はよく知られているように寄生ダイオードを有するため、ソースからドレイン方向への電流に対しては常に導通状態となるが、このときゲートに電圧を与えることでMOSFET本体も導通する。この動作により整流回路として従来からよく知られているダイオード整流回路を用いた場合より整流素子による順電圧降下を低減することができ、特に低圧出力回路で変換効率を改善することができる。この手法は同期整流として当業者に広く知られている。一方、ゲート電圧を与えられたMOSFETは当然ながらドレインからソース方向へも電流を流すことが可能であるため、整流動作においてオフすべき素子、すなわちドレイン−ソース間に正の電圧が印加される素子については電圧印加前にゲート電圧を除いておく必要がある。
【０００６】
負荷１３に印加する電圧は、パルス幅制御により変圧器６に電圧を印加する期間の時比率を変えることで制御可能である。また変圧器６に正の電圧を印加する期間と、負の電圧を印加する期間の間には半導体スイッチング素子２〜５を全てオフする期間を設ける。この期間においてもインダクタ１１の作用により負荷１３側には電流が流れつづける。以下、この期間を環流期間と称する。環流期間において、ダイオード１４が存在しない場合を考えると、図６に示すようにMOSFET７〜１０が全てオンし、変圧器６の印加電圧は0Vとなる。
【０００７】
もともと図４は、直流電源１と負荷１３とを絶縁するとともに、負荷１３に印加する電圧を安定化させるように回路を構成しているもので、たとえば負荷１３の定格電圧が10Vで、直流電源１の最低電圧が100Vであったとすると、変圧器６の変圧比を10 : 1よりわずかに高い値(回路内の電圧降下補償のため)に設定するようにしている。そして直流電源１の電圧が100V（最低電圧）の場合には電圧を印加する時比率をほぼ1.0(正負極性の切換時間により、電圧を印加する時比率は1.0ちょうどにはできない)とする（図５（ａ）参照）。また直流電源１の電圧を最低電圧より高い200Vにした場合には、時比率をおよそ0.5とする（図５（ｂ）参照）。この場合変圧器６の二次電圧振幅は20V強であるが、電圧が印加される期間が全体の1/2なので、平均値は約10Vであり、インダクタ１１、コンデンサ１２の平滑作用により負荷１３には平均値が印加される。
【０００８】
次に図４においてダイオード１４が設けられるべき理由について説明する。まずダイオード１４を持たない図６の回路において、たとえば環流期間から正の電圧が印加される期間に移行する場合を考える。上述のように正の電圧が印加されるタイミングではMOSFET８とMOSFET９はオフしているべきであるので、まずMOSFET８、９のゲート電圧を除き、MOSFET８、９をオフする（図示複雑化を避けるためMOSFETのゲートを制御する制御回路は省略されている）。MOSFET８、９に流れていた電流はそれらの寄生ダイオードを介して流れ続ける。次に変圧器６に正の電圧を印加すると、MOSFET８およびMOSFET９の寄生ダイオードは逆電圧を印加されるため、図６中に破線で示されるように、ごく短い時間逆電流(いわゆる逆回復電流)を流したのちこれを遮断する動作を行う。この際に、逆回復損失が発生することになる。
【０００９】
図７は、図４に示した従来の直流−直流変換回路の変圧器６における一次電圧E1、二次電圧E2および二次電流I2の各波形を示すタイムチャートである。図７に示すように、変圧器６の一次側に正の電圧E1が印加されても、漏れインダクタンス100の作用により電流変化が妨げられるため、二次電流I2がインダクタ１１の電流に等しくなるのに時間Tdを要する。この間、インダクタ１１の電流に対する二次電流I2の電流の不足分は、図６に示すようにMOSFET８、９を通じて引き抜かれるためMOSFET８、９は導通状態のままであり、したがいMOSFET７〜１０が全て導通している状態なので、変圧器６の二次側は短絡状態のままである。このとき変圧器６の一次電圧E1の二次側換算値と二次電圧E2(=0V)の差電圧は漏れインダクタンス100が受け持つことになる。二次電流I2がインダクタ１１の電流に達するとMOSFET８、９の電流が0Aとなり変圧器６の二次側の短絡が解除されるので変圧器６の二次側に電圧E2が印加される。この際に上述の逆回復損失が発生する。
【００１０】
このようにダイオード１４を持たない図６の回路では上述のような逆回復損失が発生するため、図４の回路でダイオード１４は上述の逆回復損失を抑制する手段として設けられる。この場合、ダイオード１４はMOSFET７〜１０の寄生ダイオードより順電圧降下が低く、かつ高速動作が可能で逆回復損失の小さいもの、たとえば逆回復現象が理論的に発生しないショットキーバリアダイオード（Shottky Barrier Diode :SBD）等を用いる。上述の如く環流期間から正の電圧が印加される期間に移行する場合、MOSFET８とMOSFET９のゲート電圧を除くことによりそれぞれの電圧降下が増加するため、図８において矢印(太線)で
示すように電流はより順電圧降下の低いダイオード１４に転流する。MOSFET８、９の寄生ダイオードは電流を流していない状態で逆電圧を印加されることになるため逆回復現象を生じない。一方、ダイオード１４がMOSFET８、９の寄生ダイオードの代わりに電流を流しながら逆電圧を印加されることになるが、上述のように逆回復損失の小さいものを選定しているため、MOSFET８やMOSFET９が逆回復する場合より損失は小さく抑えられる。
【００１１】
この原理に基づく直流−直流変換回路は、たとえば下記特許文献１に示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平９−１６３７３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上述の逆回復損失の抑制を確実なものとする為には、ダイオード１４はMOSFET７〜１０の寄生ダイオードより順電圧降下が低く、かつ逆回復損失が小さい特性を有するものが選定されることが条件となる。しかしながら同期整流が適用される、比較的低圧の直流−直流変換回路に用いられるMOSFETは、寄生ダイオードの順電圧降下も0.5〜0.8V程度と低く、順電圧降下の低いショットキーバリアダイオード（SBD）と大差がない場合が多いので、条件に適合するものは限られる。また寄生ダイオードの方がわずかに順電圧降下が高くなるようなものを選定できたとしても、一般にダイオードの順電圧降下は温度依存性が大きく、個々のバラツキもあるため、量産品において全ての装置で全動作条件で確実にダイオード１４への転流が行われることを保証するのは困難である。
【００１４】
そこで本発明の課題は、部品の選定に特別の配慮を要さずに逆回復損失を抑制する為のダイオードへの確実な転流を保証することが可能な直流−直流変換回路を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するために本発明は、逆回復損失を抑制する為のダイオードに直列に電圧発生手段を設け、該電圧発生手段により上記ダイオードの転流を確実に行うことを基本とするもので、以下に本発明の態様を列挙する。
【００１６】
本発明の一態様は、半導体スイッチング素子を用いて直流電圧を交流電圧に変換するインバータと、変圧器と、整流回路とを縦続接続し、該整流回路の出力にインダクタとコンデンサとの直列回路を接続し、該コンデンサの両端に負荷を接続して構成される直流−直流変換回路において、
上記整流回路の出力両端間に、ダイオードと電圧発生手段との直列回路を接続し、かつ該電圧発生手段の電圧を、上記整流回路の出力電圧よりも低く設定し、該設定した電圧により上記ダイオードを導通させることを特徴とする。
【００１７】
また本発明の別の態様は、上記の直流−直流変換回路において、上記電圧発生手段を上記インバータに並列接続された変圧器により構成したことを特徴とする。
また本発明の別の一態様は、上記の直流−直流変換回路において、上記電圧発生手段を上記変圧器の補助巻線により構成したことを特徴とする。
【００１８】
さらに本発明の別の態様は、上記の直流−直流変換回路において、上記電圧発生手段を半導体スイッチング素子と上記変圧器と異なる別の変圧器とにより構成したことを特徴とする。
【００１９】
上記において上記電圧発生手段は、上記別の変圧器の一次巻線と上記半導体スイッチング素子との直列回路がコンデンサの両端に並列接続されるものであることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、部品の選定に特別の配慮を要さずに逆回復損失を抑制する為のダイオードへの確実な転流を保証することが容易になる。すなわち逆回復損失を抑制する為のダイオードの選定において、MOSFETの寄生ダイオードより順電圧降下が低いものでなければならないという条件が不要となり、部品選定の幅を大きく広げることができる。このことは逆にMOSFETの選定において、寄生ダイオードの順電圧降下が転流を司るダイオードの順電圧降下より高いものを意図的に選ぶ等の配慮が不要となることを意味し、したがって装置仕様に最適なMOSFETを特別の配慮を要さずに選定することが可能でそれによりトータルでの低コスト化、低損失化を図ることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る直流−直流変換回路の第１実施例の構成を示す図である。
【図２】本発明の実施形態に係る直流−直流変換回路の第２実施例の構成を示す図である。
【図３】本発明の実施形態に係る直流−直流変換回路の第３実施例の構成を示す図である。
【図４】従来の直流−直流変換回路の構成を示す図である。
【図５】図４に示される従来の直流−直流変換回路の動作を説明する図である。
【図６】環流期間において図４のダイオード１４が存在しないとした場合における回路動作を説明する図である。
【図７】図４の変圧器６における一次電圧、二次電圧および二次電流の各波形を示すタイムチャートである。
【図８】図４のダイオード１４への転流の様子を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について、詳細に説明する。
【実施例１】
【００２３】
図１は、本発明の実施形態に係る直流−直流変換回路の第１実施例の構成を示す図である。図１に示す本発明の第１実施例では、図４に示す従来構成の直流−直流変換回路と共通する回路構成部品には同じ図示番号を付し、その説明を省略するものとする。
【００２４】
本発明の第１実施例を示す図１では、部品選定に特別の配慮を要さずに逆回復損失を抑制する為のダイオードへの確実な転流を保証する為に、ダイオードとして正電圧用ダイオード１４、負電圧用ダイオード１５を設け、さらに変圧器１６を設ける。そして変圧器１６の一次巻線は、変圧器６の一次巻線と並列に接続する。上述の図４の説明と同様に、半導体スイッチング素子２と半導体スイッチング素子５とをオンして変圧器６に正の電圧を印加し、また半導体スイッチング素子３と半導体スイッチング素子４とをオンして変圧器６に負の電圧を印加する。正負の電圧をスイッチングにより交互に印加することで高周波の交流を変圧器６に入力する。つまり、直流電源１を元に半導体スイッチング素子２〜５を所定の周波数でスイッチングして変圧器６に交流電圧を発生させることで“インバータ”を構成する。なお、図１において図示複雑化を避けるため半導体スイッチング素子２〜５のオン／オフを制御する制御回路は省略されている。上記所定の周波数は、変圧器の小形化、騒音防止のため10kHz以上とすることが好ましい。こうすることで変圧器６の二次側に得られる出力電圧は交流となり、これをMOSFET７〜１０から成る整流回路で整流し、インダクタ１１およびコンデンサ１２により平滑して直流電圧を負荷１３に供給するよう
にしている。
【００２５】
変圧器６の一次巻線と変圧器１６の一次巻線は、並列に接続されているため、変圧器１６の二次側にも交流の出力電圧が得られることから、転流するダイオードとして正電圧用ダイオード１４、負電圧用ダイオード１５の２回路分を設け、図７の二次電流I2がインダクタ１１の電流に等しくなるのに要する時間Td中において変圧器１６の二次側にダイオードを転流させる為の電圧が発生するよう構成する。つまり電圧発生手段として変圧器１６を設けてこれをダイオードを転流させる為に利用する。また、電圧発生手段と上記ダイオードとの直列回路をMOSFET７〜１０で構成される整流回路の出力両端間に接続する。
【００２６】
そして変圧器１６の二次側の電圧が正電圧用ダイオード１４、負電圧用ダイオード１５の順電圧降下と同じか、２〜３倍以内となるよう変圧器１６の変圧比（変圧器１６の一次巻き数と二次巻き数の比）を設定しておく。こうすることで変圧器１６の二次側の電圧を上記整流回路の出力電圧よりも低く設定することができる。そしてこの電圧により正電圧用ダイオード１４または負電圧用ダイオード１５への転流が確実に行われ、MOSFET７〜１０での逆回復損失の発生を防止することができる。
【００２７】
なお、変圧器１６は出力電圧が極めて小さく、また電流を供給するのが極めて短時間であることから、変圧器として容量の小さいものを用いることができるため低損失化、低コスト化を図ることができる。
【実施例２】
【００２８】
図２は、本発明の実施形態に係る直流−直流変換回路の第２実施例の構成を示す図である。図２に示す本発明の第２実施例では、図４に示す従来構成の直流−直流変換回路と共通する回路構成部品には同じ図示番号を付し、その説明を省略するものとする。
【００２９】
本発明の第２実施例を示す図２では、部品選定に特別の配慮を要さずに逆回復損失を抑制する為のダイオードへの確実な転流を保証する為に、図１と同様にダイオードとして正電圧用ダイオード１４、負電圧用ダイオード１５を設け、さらに変圧器６の二次側に補助巻線６ａ、６ｂを設ける。そして変圧器６の二次側に得られる交流をMOSFET７〜１０から成る整流回路で整流し、インダクタ１１およびコンデンサ１２により平滑して直流電圧を負荷１３に供給する構成は図１の第１実施例と同様なのでその説明を割愛する。また本発明の第２実施例を示す図２では、変圧器６二次側の短絡時に変圧器６内部に存在する起電力を元に上記ダイオードを転流させる為の電圧を二次側に設けた補助巻線６ａ、６ｂに導出する。
【００３０】
図２に示す本発明の第２実施例は、図１に示す本発明の第１実施例に比べて回路が簡単化され、部品点数が少なくなるためさらに低コスト化を図ることができる。また図２に示す本発明の第２実施例は、図７の二次電流I2がインダクタ１１の電流に等しくなるのに要する時間Td中において、変圧器６二次側は短絡状態にあっても変圧器６内部に起電力が存在するのを利用している。つまり電圧発生手段として変圧器６に補助巻線６ａ、６ｂを設け、変圧器６の内部に存在する起電力を元にダイオードを転流させる為の電圧を補助巻線６ａ、６ｂに導出して、これをダイオードを転流させる為に利用する。また、電圧発生手段と上記ダイオードとの直列回路をMOSFET７〜１０で構成される整流回路の出力両端間に接続する。その上で補助巻線６ａ、６ｂに導出される電圧を上記整流回路の出力電圧よりも低く設定する。この補助巻線６ａ、６ｂに導出される電圧により正電圧用ダイオード１４または負電圧用ダイオード１５への転流が確実に行われ、MOSFET７〜１０での逆回復損失の発生を防止することができる。
【００３１】
なお図２に示す本発明の第２実施例は、補助巻線６ａ、６ｂに導出される上記起電力に
よる電圧が変圧器６の設計により制約を受けることに留意する必要がある。具体的には二次起電力の整数分の１からのみ選択可能であるという制約である（たとえば二次巻線が４ターンの場合、補助巻線６ａ、６ｂが１ターンで1/4、２ターンで1/2、３ターンで3/4)。この制約のため、電圧の微調整が必要ない場合に推奨される。
【実施例３】
【００３２】
図３は、本発明の実施形態に係る直流−直流変換回路の第３実施例の構成を示す図である。図３に示す本発明の第３実施例では、図４に示す従来構成の直流−直流変換回路と共通する回路構成部品には同じ図示番号を付し、その説明を省略するものとする。
【００３３】
本発明の第３実施例を示す図３では、部品選定に特別の配慮を要さずに逆回復損失を抑制する為のダイオードへの確実な転流を保証する為に、変圧器１７と半導体スイッチング素子１８を設ける。そして変圧器６の二次側に得られる交流をMOSFET７〜１０から成る整流回路で整流し、インダクタ１１およびコンデンサ１２により平滑して直流電圧を負荷１３に供給する構成は図１の第１実施例と同様なのでその説明を割愛する。
【００３４】
また図３では、図７の二次電流I2がインダクタ１１の電流に等しくなるのに要する時間Tdの期間またはその付近で、図示しない制御回路により半導体スイッチング素子１８をオンし、出力電圧Eoをダイオード１４の順電圧降下相当に変圧してダイオード１４の回路に印加する。つまり電圧発生手段を変圧器１７と半導体スイッチング素子１８とで構成し、これをダイオード１４を転流させる為に利用するものである。また、電圧発生手段とダイオード１４との直列回路をMOSFET７〜１０で構成される整流回路の出力両端間に接続する。具体的には図３に示すように、変圧器１７の一次巻線と半導体スイッチング素子１８との直列回路をコンデンサ１２に並列接続し、変圧器１７の二次巻線に導出される電圧（例．ダイオード１４の順電圧降下相当）でダイオード１４を導通して転流させる。
【００３５】
本発明の第３実施例で用いる変圧器１７は出力電圧が極めて小さくて済むため、変圧器１７の一次側の電流も小さくて良く、さらに電圧を印加、通電する期間が短時間であるため小形化が可能であるということからトータルでの低損失化、低コスト化を図ることができる。また本発明の第３実施例で用いる変圧器１７は、図１に示した本発明の第１実施例の変圧器１６と比較して、一次電圧が低くなって一次巻き数を減らせる、励磁が短時間しか行われない、および、二次電流が片極性となる、という点でより小形化可能で第１実施例と比べてより低損失化、低コスト化を図ることができる。また本発明の第３実施例で用いる半導体スイッチング素子１８も通電電流が小さいため小型の部品を用いることが可能でさらに低損失化、低コスト化を図ることができる。さらに図１、図２に示す本発明の第１及び第２実施例と異なり、本発明の第３実施例は電圧印加のタイミングを任意に選べるため転流動作を調整して最適化が可能でいっそう低損失化を図ることができる。
【産業上の利用可能性】
【００３６】
上記に示した本発明の直流−直流変換回路の前段に整流回路を設け、交流電源から直流出力を得る、いわゆる「ACアダプタ」等にも適用することができる。
【符号の説明】
【００３７】
１  直流電源
２〜５  半導体スイッチング素子
６  変圧器
６ａ、６ｂ  補助巻線
７〜１０  MOSFET
１１  インダクタ
１２  コンデンサ
１３  負荷
１４  ダイオード（正電圧用）
１５  ダイオード（負電圧用）
１６、１７  変圧器
１８  半導体スイッチング素子
【図１】
0005434527.tif 000002
【図２】
0005434527.tif 000003
【図３】
0005434527.tif 000004
【図４】
0005434527.tif 000005
【図５】
0005434527.tif 000006
【図６】
0005434527.tif 000007
【図７】
0005434527.tif 000008
【図８】
0005434527.tif 000009