(57)【特許請求の範囲】
【請求項１】
１フレームの画素数が最大４０９６×最大２１６０である、ＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）の画像信号を送信する場合に、ｎ個のフレーム毎に前記画像信号で規定される画素サンプルを間引いてｎチャンネルの信号を生成するフレーム間引き制御部と、
前記ｎチャンネルの信号で規定される各フレームから抽出した画素サンプルのうち、同一ライン上で隣り合う２つの画素サンプルを間引いて、ＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージの内、各フレームの奇数ライン上の各画素サンプルを交互に前記第１のサブイメージと前記第２のサブイメージに間引き、各フレームの偶数ライン上の各画素サンプルを交互に前記第３のサブイメージと前記第４のサブイメージに間引いて、前記画素サンプルを２画素ずつ前記第１〜第４のサブイメージにマッピングする２画素間引き制御部と、
前記第１〜第４のサブイメージに間引かれた前記画素サンプルをワード毎に間引いて、前記第１〜第４のサブイメージのそれぞれに対し、ＳＭＰＴＥ４３５−２に規定される２本ずつのモードＢのＨＤ−ＳＤＩのアクティブ期間にマッピングするワード間引き制御部と、
前記モードＢのＨＤ−ＳＤＩを出力する読出し制御部と、を備える
信号送信装置。
【請求項２】
さらに、前記画像信号にＡＮＣ／オーディオデータが含まれる場合に、前記ＨＤ−ＳＤＩのチャンネル順であって、前記第１〜第４のサブイメージに基づいて形成される前記モードＢのＨＤ−ＳＤＩの水平補助データスペースに、前記ＡＮＣ／オーディオデータを多重する多重部を備える
請求項１記載の信号送信装置。
【請求項３】
さらに、前記２画素間引き制御部によってマッピングされた前記第１〜第４のサブイメージのそれぞれを、一ラインおきに前記画素サンプルを間引くライン間引き制御部を備え、
前記ワード間引き制御部は、前記一ラインおきに間引かれた画素サンプルをワード毎に間引く
請求項１又は２記載の信号送信装置。
【請求項４】
１フレームの画素数が最大４０９６×最大２１６０である、ＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）の画像信号を送信する場合に、前記画像信号で規定される各フレームから抽出した画素サンプルのうち、同一ライン上で隣り合う２つの画素サンプルを間引いて、ＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージの内、各フレームの奇数ライン上の各画素サンプルを交互に前記第１のサブイメージと前記第２のサブイメージに間引き、各フレームの偶数ライン上の各画素サンプルを交互に前記第３のサブイメージと前記第４のサブイメージに間引いてマッピングする２画素間引き制御部と、
前記２画素間引き制御部が前記画素サンプルを２画素ずつマッピングした前記第１〜第４のサブイメージから前記画素サンプルをｎ個のフレームに間引いてｎチャンネルの信号を生成するフレーム間引き制御部と、
前記ｎチャンネルの信号に間引かれた前記画素サンプルをワード毎に間引いて、ＳＭＰＴＥ４３５−２に規定される２本ずつのモードＢのＨＤ−ＳＤＩのアクティブ期間にマッピングするワード間引き制御部と、
前記モードＢのＨＤ−ＳＤＩを出力する読出し制御部と、を備える
信号送信装置。
【請求項５】
１フレームの画素数が最大４０９６×最大２１６０である、ＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）の画像信号を送信する場合に、ｎ個のフレーム毎に前記画像信号で規定される画素サンプルを間引いてｎチャンネルの信号を生成するステップと、
前記ｎチャンネルの信号で規定される各フレームから抽出した画素サンプルのうち、同一ライン上で隣り合う２つの画素サンプルを間引いて、ＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージの内、各フレームの奇数ライン上の各画素サンプルを交互に前記第１のサブイメージと前記第２のサブイメージに間引き、各フレームの偶数ライン上の各画素サンプルを交互に前記第３のサブイメージと前記第４のサブイメージに間引いて、前記画素サンプルを２画素ずつ前記第１〜第４のサブイメージにマッピングするステップと、
前記第１〜第４のサブイメージに間引かれた前記画素サンプルをワード毎に間引いて、前記第１〜第４のサブイメージのそれぞれに対し、ＳＭＰＴＥ４３５−２に規定される２本ずつのモードＢのＨＤ−ＳＤＩのアクティブ期間にマッピングするステップと、
前記モードＢのＨＤ−ＳＤＩを出力するステップと、を有する
信号送信方法。
【請求項６】
１フレームの画素数が最大４０９６×最大２１６０である、ＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）の画像信号を送信する場合に、前記画像信号で規定される各フレームから抽出した画素サンプルのうち、同一ライン上で隣り合う２つの画素サンプルを間引いて、ＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージの内、各フレームの奇数ライン上の各画素サンプルを交互に前記第１のサブイメージと前記第２のサブイメージに間引き、各フレームの偶数ライン上の各画素サンプルを交互に前記第３のサブイメージと前記第４のサブイメージに間引いてマッピングするステップと、
前記第１〜第４のサブイメージから前記画素サンプルをｎ個のフレームに間引いてｎチャンネルの信号を生成するステップと、
前記ｎチャンネルの信号に間引かれた前記画素サンプルをワード毎に間引いて、ＳＭＰＴＥ４３５−２に規定される２本ずつのモードＢのＨＤ−ＳＤＩのアクティブ期間にマッピングするステップと、
前記モードＢのＨＤ−ＳＤＩを出力するステップと、を有する
信号送信方法。
【請求項７】
ＳＭＰＴＥ４３５−２に規定されるモードＢのＨＤ−ＳＤＩを記憶部に保存する書込み制御部と、
前記記憶部から読み出した前記モードＢのＨＤ−ＳＤＩのアクティブ期間から抽出した画素サンプルをワード毎にＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージに多重するワード多重制御部と、
前記第１のサブイメージと前記第２のサブイメージから２画素ずつ抽出した前記画素サンプルを、１フレームの画素数が最大４０９６×最大２１６０である、ＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）の画像信号で規定されるフレームにおける奇数ライン上に隣り合わせて多重し、前記第３のサブイメージと前記第４のサブイメージから２画素ずつ抽出した前記画素サンプルを、前記画像信号で規定されるフレームにおける偶数ライン上に隣り合わせて多重する２画素多重制御部と、
前記２画素多重制御部が前記画素サンプルを２画素ずつ多重した前記画像信号をｎフレーム毎に多重してｎ倍速信号を生成するフレーム多重制御部と、を備える
信号受信装置。
【請求項８】
前記画像信号にＡＮＣ／オーディオデータが含まれる場合に、前記ＨＤ−ＳＤＩのチャンネル順であって、前記第１〜第４のサブイメージに基づいて形成される前記モードＢのＨＤ−ＳＤＩの水平補助データスペースから前記ＡＮＣ／オーディオデータを分離する分離部を備える
請求項７記載の信号受信装置。
【請求項９】
さらに、前記ワード多重制御部によって多重された画素サンプルを、前記第１〜第４のサブイメージのそれぞれ一ラインおきに画素サンプルを多重するライン多重制御部を備える
請求項７又は８記載の信号受信装置。
【請求項１０】
ＳＭＰＴＥ４３５−２に規定されるモードＢのＨＤ−ＳＤＩを記憶部に保存する書込み制御部と、
前記記憶部から読み出した２本ずつの前記モードＢのＨＤ−ＳＤＩのアクティブ期間から抽出した画素サンプルをワード毎に多重するワード多重制御部と、
前記ワード多重制御部がワード毎に多重した前記画素サンプルをｎフレーム毎にＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージに多重するフレーム多重制御部と、
前記第１のサブイメージと前記第２のサブイメージから２画素ずつ抽出した前記画素サンプルを、１フレームの画素数が最大４０９６×最大２１６０である、ＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）の画像信号で規定されるフレームにおける奇数ライン上に隣り合わせて多重し、前記第３のサブイメージと前記第４のサブイメージから２画素ずつ抽出した前記画素サンプルを、前記画像信号で規定されるフレームにおける偶数ライン上に隣り合わせて多重する２画素多重制御部と、を備える
信号受信装置。
【請求項１１】
ＳＭＰＴＥ４３５−２に規定されるモードＢのＨＤ−ＳＤＩを記憶部に保存するステップと、
前記記憶部から読み出した前記モードＢのＨＤ−ＳＤＩのアクティブ期間から抽出した画素サンプルをワード毎にＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージに多重するステップと、
前記第１のサブイメージと前記第２のサブイメージから２画素ずつ抽出した前記画素サンプルを、１フレームの画素数が最大４０９６×最大２１６０である、ＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）画像信号で規定されるフレームにおける奇数ライン上に隣り合わせて多重し、前記第３のサブイメージと前記第４のサブイメージから２画素ずつ抽出した前記画素サンプルを、前記画像信号で規定されるフレームにおける偶数ライン上に隣り合わせて多重するステップと、
前記画素サンプルを２画素ずつ多重した前記画像信号をｎフレーム毎に多重してｎ倍速信号を生成するステップと、を含む
信号受信方法。
【請求項１２】
ＳＭＰＴＥ４３５−２に規定されるモードＢのＨＤ−ＳＤＩを記憶部に保存するステップと、
前記記憶部から読み出した２本ずつの前記モードＢのＨＤ−ＳＤＩのアクティブ期間から抽出した画素サンプルをワード毎に多重するステップと、
ワード毎に多重した前記画素サンプルをｎフレーム毎にＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージに多重するステップと、
前記第１のサブイメージと前記第２のサブイメージから２画素ずつ抽出した前記画素サンプルを、１フレームの画素数が最大４０９６×最大２１６０である、ＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）の画像信号で規定されるフレームにおける奇数ライン上に隣り合わせて多重し、前記第３のサブイメージと前記第４のサブイメージから２画素ずつ抽出した前記画素サンプルを、前記画像信号で規定されるフレームにおける偶数ライン上に隣り合わせて多重するステップと、を含む
信号受信方法。
【請求項１３】
１フレームの画素数が最大４０９６×最大２１６０である、ＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）の画像信号を送信する場合に、ｎ個のフレーム毎に前記画像信号で規定される画素サンプルを間引いてｎチャンネルの信号を生成するフレーム間引き制御部と、
前記ｎチャンネルの信号で規定される各フレームから抽出した画素サンプルのうち、同一ライン上で隣り合う２つの画素サンプルを間引いて、ＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージの内、各フレームの奇数ライン上の各画素サンプルを交互に前記第１のサブイメージと前記第２のサブイメージに間引き、各フレームの偶数ライン上の各画素サンプルを交互に前記第３のサブイメージと前記第４のサブイメージに間引いて、前記ｎチャンネルの信号に間引かれた前記画素サンプルを２画素ずつ前記第１〜第４のサブイメージにマッピングする２画素間引き制御部と、
前記第１〜第４のサブイメージに間引かれた前記画素サンプルをワード毎に間引いて、前記第１〜第４のサブイメージのそれぞれに対し、ＳＭＰＴＥ４３５−２に規定される２本ずつのモードＢのＨＤ−ＳＤＩのアクティブ期間にマッピングするワード間引き制御部と、
前記モードＢのＨＤ−ＳＤＩを出力する読出し制御部と、を有する信号送信装置と、
前記モードＢのＨＤ−ＳＤＩを記憶部に保存する書込み制御部と、
前記記憶部から読み出した前記モードＢのＨＤ−ＳＤＩのアクティブ期間から抽出した画素サンプルをワード毎に前記第１〜第４のサブイメージに多重するワード多重制御部と、
前記第１のサブイメージと前記第２のサブイメージから２画素ずつ抽出した前記画素サンプルを、１フレームの画素数がＨＤ−ＳＤＩフォーマットで規定されるｎ倍速（ｎは３以上の整数）の画素数を越える画像信号で規定されるフレームにおける奇数ライン上に隣り合わせて多重し、前記第３のサブイメージと前記第４のサブイメージから２画素ずつ抽出した前記画素サンプルを、前記画像信号で規定されるフレームにおける偶数ライン上に隣り合わせて多重する２画素多重制御部と、
前記２画素多重制御部が前記画素サンプルを２画素ずつ多重した前記画像信号をｎフレーム毎に多重してｎ倍速信号を生成するフレーム多重制御部と、を有する信号受信装置と、を備える
信号伝送システム。
【請求項１４】
１フレームの画素数が最大４０９６×最大２１６０である、ＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）の画像信号を送信する場合に、前記画像信号で規定される各フレームから抽出した画素サンプルのうち、同一ライン上で隣り合う２つの画素サンプルを間引いて、ＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージの内、各フレームの奇数ライン上の各画素サンプルを交互に前記第１のサブイメージと前記第２のサブイメージに間引き、各フレームの偶数ライン上の各画素サンプルを交互に前記第３のサブイメージと前記第４のサブイメージに間引いてマッピングする２画素間引き制御部と、
前記２画素間引き制御部が前記画素サンプルを２画素ずつマッピングした前記第１〜第４のサブイメージから画素サンプルをｎ個のフレームに間引いてｎチャンネルの信号を生成するフレーム間引き制御部と、
前記ｎチャンネルの信号に間引かれた前記画素サンプルをワード毎に間引いて、ＳＭＰＴＥ４３５−２に規定される２本ずつのモードＢのＨＤ−ＳＤＩのアクティブ期間にマッピングするワード間引き制御部と、
前記モードＢのＨＤ−ＳＤＩを出力する読出し制御部と、を有する信号送信装置と、
前記モードＢのＨＤ−ＳＤＩを記憶部に保存する書込み制御部と、
前記記憶部から読み出した２本ずつの前記モードＢのＨＤ−ＳＤＩのアクティブ期間から抽出した画素サンプルをワード毎に多重するワード多重制御部と、
前記ワード多重制御部がワード毎に多重した前記画素サンプルをｎフレーム毎にＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージに多重するフレーム多重制御部と、
前記第１のサブイメージと前記第２のサブイメージから２画素ずつ抽出した前記画素サンプルを、１フレームの画素数が最大４０９６×最大２１６０である、ＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）の画像信号で規定されるフレームにおける奇数ライン上に隣り合わせて多重し、前記第３のサブイメージと前記第４のサブイメージから２画素ずつ抽出した前記画素サンプルを、前記画像信号で規定されるフレームにおける偶数ライン上に隣り合わせて多重する２画素多重制御部と、を備える信号受信装置と、を有する
信号伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１フレームの画素数がＨＤ−ＳＤＩフォーマットで規定された画素数を越える画像信号をシリアル伝送する場合に適用して好適な送信装置、送信方法、受信装置、受信方法及び信号伝送システムに関する。
【背景技術】
【０００２】
従来、現行の１フレームが１９２０サンプル×１０８０ラインの画像信号（映像信号）であるＨＤ（High Definition）信号を超える、超高精細映像信号の受像システムや撮像システムの開発が進んでいる。例えば、現行ＨＤの４倍、１６倍もの画素数を持つ次世代の放送方式であるＵＨＤＴＶ（Ultra High Definition TV）規格が、国際協会によって標準化が行われている。この国際協会には、ＩＴＵ（International Telecommunication Union）やＳＭＰＴＥ（Society of Motion Picture and Television Engineers）がある。
ＩＴＵやＳＭＰＴＥに提案されている映像規格は、１９２０サンプル×１０８０ラインの２倍、４倍のサンプル数、ライン数を持つ３８４０サンプル×２１６０ラインや７６８０サンプル×４３２０ラインの映像信号に関するものである。このうち、ＩＴＵで標準化されているものはＬＳＤＩ（Large screen digital imagery）と呼ばれ、ＳＭＰＴＥに提案しているＵＨＤＴＶと呼ばれる。ＵＨＤＴＶに関しては次表１の信号が規定されている。
【０００３】
【表１】
0005454215.tif 000002
【０００４】
そして、３８４０×２１６０／６０Ｐを目指した製品開発に際して、初期の製品は３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐに対応する映像機器が想定される。加えて、様々な４ｋ画像を利用可能なアプリケーションを探ることで、３０Ｐ以外の２４Ｐなどのフレームレートに対応した製品を市場に供給することが求められている。
【０００５】
これらのインタフェースとして、モードＤとして知られる伝送規格がＳＭＰＴＥ４３５−２に追加され、ＳＭＰＴＥ４３５−２−２００９として標準化が完了した。この方式をベースに、ＵＨＤＴＶ規格では、３８４０×２１６０／６０Ｐは１０Ｇｂｐｓの信号を２ｃｈで伝送し、７６８０／６０Ｐは１０Ｇｂｐｓの信号を８ｃｈで伝送する方式がＳＭＰＴＥ２０３６−３としてＳＭＰＴＥに提案されている。
【０００６】
３８４０×２１６０／６０Ｐは、放送局等における映像作成者が伝送しようとする映像信号であるが、映画界における映像作成者は、シネマ領域の映像信号を伝送するため、２０４８×１０８０信号や４０９６×２１６０信号が伝送できることを求めている。このため、ＤＣＤＭ（Digital Cinema Distribution Master）やＤ−シネマ  ＡＦＲ（Additional Frame Rate）、シネマトグラフィー・プロダクション・イメージフォーマットがＳＭＰＴＥに提案されている。表２には、シネマ領域における画素サンプル（以下、単に「画素」又は「サンプル」とも呼ぶ。）とフレームレートの構成例として、ＳＭＰＴＥに提案されている４０９６×２１６０信号の規格を示す。
【０００７】
【表２】
0005454215.tif 000003
【０００８】
ところで、ＳＭＰＴＥ４３５−２には、１０．６９２Ｇｂｐｓのシリアルインタフェースに、ＳＭＰＴＥ２９２で規定された１０ビットのパラレルストリームであるＨＤ−ＳＤＩのデータをマッピングすることについて記載されている。通常、ＨＤ−ＳＤＩのフィールドは、ＥＡＶ、水平補助データスペース（ＨＡＮＣデータ、水平ブランキング期間ともいう。）、ＳＡＶ、映像データの順に構成される。
【０００９】
ここで、複数チャンネルのＨＤ−ＳＤＩに含まれるデータを多重化する方式の例について、図２５と図２６を参照して説明する。データを多重化する方式は、ＳＭＰＴＥ４３５−２にモードＢ、モードＤとして規定される。
【００１０】
図２５は、モードＢの説明図である。
モードＢは、６チャンネル（ＣＨ１〜ＣＨ６）のＨＤ−ＳＤＩを多重化する方式である。
モードＢでは、１０．６９２Ｇｂｐｓストリームの映像データ領域と水平補助データスペースのそれぞれにデータが多重される。６チャンネル（ＣＨ１〜ＣＨ６）のＨＤ−ＳＤＩに含まれる４ワードの映像／ＥＡＶ／ＳＡＶデータは、８Ｂ／１０Ｂ変換されて、５ワード（５０ビット）のデータブロックにエンコードされる。そして、１０．６９２Ｇｂｐｓストリームの映像データ領域に対して、ＳＡＶの先頭からチャンネル順に多重される。
【００１１】
一方、４チャンネル（ＣＨ１〜ＣＨ４）のＨＤ−ＳＤＩの水平補助データスペースは、８Ｂ／１０Ｂ変換されて、５０ビットのデータブロックにエンコードされ、１０．６９２Ｇｂｐｓストリームの水平補助データスペースにチャンネル順に多重される。ただし、ＣＨ５，ＣＨ６のＨＤ−ＳＤＩの水平補助データスペースは伝送されない。
【００１２】
図２６は、モードＤの説明図である。
モードＤは、８チャンネル（ＣＨ１〜ＣＨ８）のＨＤ−ＳＤＩを多重化する方式である。
モードＤでは、１０．６９２Ｇｂｐｓストリームの映像データ領域と水平補助データスペースのそれぞれにデータが多重される。このとき、ＣＨ１，ＣＨ３，ＣＨ５，ＣＨ７のＨＤ−ＳＤＩの映像／ＥＡＶ／ＳＡＶデータが４０ビット抽出され、スクランブルされて４０ビットのデータに変換される。一方、ＣＨ２，ＣＨ４，ＣＨ６，ＣＨ８のＨＤ−ＳＤＩの映像／ＥＡＶ／ＳＡＶデータが３２ビット抽出され、８Ｂ／１０Ｂ変換によって、４０ビットのデータとされる。各データは足し合わされ、８０ビットのデータとされる。このエンコードされた８ワード（８０ビット）のデータが１０．６９２Ｇｂｐｓストリームの映像データ領域に多重される。
【００１３】
このとき、８０ビットのデータブロックのうち、前半の４０ビットのデータブロックには、偶数チャンネルの８Ｂ／１０Ｂ変換された４０ビットのデータブロックが割り当てられる。そして、後半の４０ビットのデータブロックには、奇数チャンネルのスクランブルされた４０ビットのデータブロックが割り当てられる。このため、１つのデータブロックには、例えば、ＣＨ２，ＣＨ１の順にデータブロックが多重される。このように順番を入れ替えている理由は、使用するモードを識別するためのコンテンツＩＤが、８Ｂ／１０Ｂ変換された偶数チャンネルの４０ビットのデータブロックに含まれるためである。
【００１４】
一方、ＣＨ１のＨＤ−ＳＤＩの水平補助データスペースは、８Ｂ／１０Ｂ変換されて、５０ビットのデータブロックにエンコードされる。そして、１０．６９２Ｇｂｐｓストリームの水平補助データスペースに多重される。ただし、ＣＨ２〜ＣＨ８のＨＤ−ＳＤＩの水平補助データスペースは伝送されない。
【００１５】
また、特許文献１には、４ｋ×２ｋ信号（４ｋサンプル×２ｋラインの超高解像度信号）の一種である３８４０×２１６０／３０Ｐ，３０／１．００１Ｐ／４：４：４／１２ビット信号を、ビットレート１０Ｇｂｐｓ以上で伝送する技術が開示されている。なお、［３８４０×２１６０／３０Ｐ］と示した場合には、［水平方向の画素数］×［垂直方向のライン数］／［１秒当りのフレーム数］を示す。また、［４：４：４］は、原色信号伝送方式である場合、［赤信号Ｒ：緑信号Ｇ：青信号Ｂ］の比率を示し、色差信号伝送方式である場合、［輝度信号Ｙ：第１色差信号Ｃｂ：第２色差信号Ｃｒ］の比率を示す。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００５−３２８４９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
ところで、映像データを伝送するためモードＤを用いた場合、３８４０×２１６０／２３．９８Ｐ−３０Ｐの映像信号を１ｃｈの１０Ｇ−ＳＤＩで伝送出来ることが知られている。しかし、映像信号として、４０９６×２１６０／２３．９８Ｐ−３０Ｐを想定した場合、有効映像期間の画素サンプル数が増えるため、モードＤのライン構造では画素サンプルを多重することが出来ない。つまり、モードＤを用いても、４０９６×２１６０／２３．９８Ｐ−３０Ｐの映像信号を伝送出来ないことが判明した。また、ＳＭＰＴＥでは、４０９６サンプル×２１６０ライン／２３．９８Ｐ−６０Ｐまでの映像信号規格や標準化されつつあるものの、信号送信装置と信号受信装置が備えるインタフェースの議論や標準化がなされていない。
【００１８】
また、現在提案されているピクセル構造／フレームレートは、４０９６×２１６０／２３．９８Ｐ，２４Ｐ，２５Ｐ，２９．９７Ｐ，３０Ｐ，４７．９５Ｐ，４８Ｐ，５０Ｐ，５９．９４Ｐ，６０Ｐである。しかし、将来は３倍速信号である９０Ｐあるいはこれ以上のフレームレートも必要になるものと思われる。このため、様々なフレームレートであっても、現行の伝送フォーマットを利用して映像信号を伝送することが必要となる。
【００１９】
本発明はこのような状況に鑑みて成されたものであり、モードＤでは、伝送できない画素サンプルを現行の伝送フォーマットを用いて伝送することを目的とする。
【課題を解決するための手段】
【００２０】
本発明は、１フレームの画素数が最大４０９６×最大２１６０である、ＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）の画像信号を送信する場合に適用される。
ここで、ｎ個のフレーム毎に前記画素サンプルを間引いてｎチャンネルの信号を生成する。
次に、画像信号で規定される各フレームから抽出した画素サンプルのうち、同一ライン上で隣り合う２つの画素サンプルを間引く。
次に、ＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージの内、各フレームの奇数ライン上の各画素サンプルを交互に第１のサブイメージと第２のサブイメージに間引く。
次に、各フレームの偶数ライン上の各画素サンプルを交互に第３のサブイメージと第４のサブイメージに間引いて、ｎチャンネルの信号に間引かれた前記画素サンプルを２画素ずつ前記第１〜第４のサブイメージにマッピングする。
次に、第１〜第４のサブイメージに間引かれた画素サンプルをワード毎に間引いて、第１〜第４のサブイメージのそれぞれに対し、ＳＭＰＴＥ４３５−２に規定される２本ずつのモードＢのＨＤ−ＳＤＩのアクティブ期間にマッピングする。
そして、モードＢのＨＤ−ＳＤＩを出力する。
また、本発明は、１フレームの画素数が最大４０９６×最大２１６０である、ＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）の画像信号を送信する場合に適用される。
ここで、画像信号で規定される各フレームから抽出した画素サンプルのうち、同一ライン上で隣り合う２つの画素サンプルを間引いて、ＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージの内、各フレームの奇数ライン上の各画素サンプルを交互に第１のサブイメージと第２のサブイメージに間引き、各フレームの偶数ライン上の各画素サンプルを交互に第３のサブイメージと第４のサブイメージに間引いてマッピングする。
次に、第１〜第４のサブイメージから画素サンプルをｎ個のフレームに間引いてｎチャンネルの信号を生成する。
次に、ｎチャンネルの信号に間引かれた画素サンプルをワード毎に間引いて、ＳＭＰＴＥ４３５−２に規定される２本ずつのモードＢのＨＤ−ＳＤＩのアクティブ期間にマッピングする。
そして、モードＢのＨＤ−ＳＤＩを出力する。
【００２１】
また、本発明は、ＳＭＰＴＥ４３５−２に規定されるモードＢのＨＤ−ＳＤＩを記憶部に保存する。
次に、記憶部から読み出したモードＢのＨＤ−ＳＤＩのアクティブ期間から抽出した画素サンプルをワード毎にＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージに多重する。
次に、第１のサブイメージと第２のサブイメージから２画素ずつ抽出した画素サンプルを、１フレームの画素数が最大４０９６×最大２１６０である、ＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）の画像信号で規定されるフレームに多重する。このとき、このフレームにおける奇数ライン上に隣り合わせて多重する。
次に、第３のサブイメージと第４のサブイメージから２画素ずつ抽出した画素サンプルを、画像信号で規定されるフレームにおける偶数ライン上に隣り合わせて多重する。
そして、画素サンプルを２画素ずつ多重した画像信号をｎフレーム毎に多重してｎ倍速信号を生成する。
また、本発明は、ＳＭＰＴＥ４３５−２に規定されるモードＢのＨＤ−ＳＤＩを記憶部に保存する。
次に、記憶部から読み出した２本ずつのモードＢのＨＤ−ＳＤＩのアクティブ期間から抽出した画素サンプルをワード毎に多重するステップと、
次に、ワード毎に多重した画素サンプルをｎフレーム毎にＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージに多重するステップと、
次に、第１のサブイメージと第２のサブイメージから２画素ずつ抽出した画素サンプルを、１フレームの画素数が最大４０９６×最大２１６０である、ＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）の画像信号で規定されるフレームにおける奇数ライン上に隣り合わせて多重し、第３のサブイメージと第４のサブイメージから２画素ずつ抽出した画素サンプルを、画像信号で規定されるフレームにおける偶数ライン上に隣り合わせて多重する。
【００２２】
本発明は、入力した信号に対して、順にフレーム間引き、２画素間引き、ワード間引きを行い、モードＢのＨＤ−ＳＤＩのアクティブ期間に画素サンプルを多重した信号を送信する。一方、受信した信号に対して、ＨＤ−ＳＤＩのアクティブ期間から画素サンプルを抽出し、順にワード多重、２画素多重、フレーム多重を行って、信号を再生する。
また、本発明は、入力した信号に対して、順に２画素間引き、フレーム間引き、ワード間引きを行い、モードＢのＨＤ−ＳＤＩのアクティブ期間に画素サンプルを多重した信号を送信する。一方、受信した信号に対して、ＨＤ−ＳＤＩのアクティブ期間から画素サンプルを抽出し、順にワード多重、フレーム多重、２画素多重を行って、信号を再生する。
【発明の効果】
【００２３】
本発明によれば、モードＢのＨＤ−ＳＤＩのアクティブ期間にマッピングすることによって、１フレームの画素数がＨＤ−ＳＤＩフォーマットで規定される画素数を越えるｎ倍速（ｎは３以上の整数）の画像信号を送受信することができる。このため、新たな伝送線を設けることなく、従来用いられていた伝送線を利用できるので利便性が向上するという効果がある。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施の形態に係るテレビジョン放送局用のカメラ伝送システムの全体構成を示す図である。
【図２】本発明の第１の実施の形態に係る放送用カメラの回路構成のうち、信号送信装置の内部構成例を示すブロック図である。
【図３】本発明の第１の実施の形態に係る放送用カメラの回路構成のうち、マッピング部の内部構成例を示すブロック図である。
【図４】２４Ｐの場合における１０．６９２Ｇｂｐｓのシリアル・デジタルデータの１ライン分のデータ構造例を示す説明図である。
【図５】ＵＨＤＴＶ規格のサンプル構造の例を示す説明図である。
【図６】本発明の第１の実施の形態に係るマッピング部が画素サンプルをマッピングする処理イメージを示す説明図である。
【図７】本発明の第１の実施の形態に係る画素サンプルを２画素ずつ間引いてサブイメージにマッピングする処理例を示す説明図である。
【図８】本発明の第１の実施の形態に係る画素サンプルがマッピングされた第１〜第４のサブイメージを、ＳＭＰＴＥ３７２Ｍの規定に従ってリンクＡ又はリンクＢに分割してマッピングする例を示す説明図である。
【図９】ＳＭＰＴＥ３７２ＭによるリンクＡ，Ｂのデータ構造の例を示す説明図である。
【図１０】本発明の第１の実施の形態に係る多重部が画素サンプルをマッピングする処理例を示す説明図である。
【図１１】本発明の第１の実施の形態に係るＣＣＵの回路構成のうち、信号受信装置の内部構成例を示すブロック図である。
【図１２】本発明の第１の実施の形態に係るＣＣＵの回路構成のうち、再生部の内部構成例を示すブロック図である。
【図１３】本発明の第２の実施の形態に係る放送用カメラの回路構成のうち、マッピング部の内部構成例を示すブロック図である。
【図１４】本発明の第２の実施の形態に係るマッピング部が画素サンプルをマッピングする処理イメージを示す説明図である。
【図１５】本発明の第２の実施の形態に係るライン間引きの例を示す説明図である。
【図１６】本発明の第２の実施の形態に係るライン間引きとワード間引きの例を示す説明図である。
【図１７】本発明の第２の実施の形態に係るＣＣＵの回路構成のうち、再生部の内部構成例を示すブロック図である。
【図１８】本発明の第３の実施の形態に係る４０９６×２１６０信号を３倍速信号とした場合におけるフレーム間引きの例を示す説明図である。
【図１９】本発明の第３の実施の形態に係る放送用カメラの回路構成のうち、マッピング部の内部構成例を示すブロック図である。
【図２０】本発明の第３の実施の形態に係るフレーム間引きされた信号を２４チャンネルのＨＤ−ＳＤＩのアクティブ期間にマッピングする例を示す説明図である。
【図２１】本発明の第３の実施の形態に係るＣＣＵの回路構成のうち、再生部の内部構成例を示すブロック図である。
【図２２】本発明の第４の実施の形態に係る放送用カメラの回路構成のうち、マッピング部の内部構成例を示すブロック図である。
【図２３】本発明の第４の実施の形態に係る４０９６×２１６０信号を３倍速信号とした場合におけるフレーム間引きの例を示す説明図である。
【図２４】本発明の第４の実施の形態に係るＣＣＵの回路構成のうち、再生部の内部構成例を示すブロック図である。
【図２５】モードＢの例を示す図である。
【図２６】モードＤの例を示す図である。
【発明を実施するための形態】
【００２５】
以下、発明を実施するための最良の形態（以下実施の形態とする。）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（画素サンプルのマッピング制御：４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビットの例）
２．第２の実施の形態（画素サンプルのマッピング制御：４０９６×２１６０／４７．９５Ｐ−６０Ｐ／４：４：４，４：２：２／１０ビット，１２ビットの例）
３．第３の実施の形態（画素サンプルのマッピング制御：４０９６×２１６０／７１．９２８Ｐ−９０Ｐ／４：４：４，４：２：２／１０ビット，１２ビットの例）
４．第４の実施の形態（画素サンプルのマッピング制御：４０９６×２１６０／７１．９２８Ｐ−９０Ｐ／４：４：４，４：２：２／１０ビット，１２ビットの例）
【００２６】
＜１．第１の実施の形態＞
［４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビットの例］
【００２７】
以下、本発明の第１の実施形態について、図１〜図１２を参照して説明する。
ここでは、４０９６×２１６０／２３．９８Ｐ，２４Ｐ，２５Ｐ，２９．９７Ｐ，３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビットの画素サンプルを間引く方式について説明する。以下の記載において、２３．９８Ｐ，２４Ｐ，２５Ｐ，２９．９７Ｐ，３０Ｐを、「２３．９８Ｐ−３０Ｐ」と略記する場合がある。
【００２８】
図１は、本実施の形態を適用したテレビジョン放送局用の信号伝送システム１０の全体構成を示す図である。この信号伝送システム１０は、複数台の放送用カメラ１とＣＣＵ（カメラコントロールユニット）２とで構成されており、各放送用カメラ１が光ファイバーケーブル３でＣＣＵ２に接続されている。放送用カメラ１は、シリアル・デジタル信号を送信する信号送信方法を適用した信号送信装置として用いられ、ＣＣＵ２は、シリアル・デジタル信号を受信する信号受信方法を適用した信号受信装置として用いられる。そして、放送用カメラ１とＣＣＵ２を組み合わせた伝送システム１０は、シリアル・デジタル信号を送受信する信号伝送システムとして用いられる。
【００２９】
放送用カメラ１は、同一構成のものである。そして、放送用カメラ１は、４ｋ×２ｋ信号として、デジタルシネマ用の４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４／１０ビット，１２ビット信号を生成し、ＣＣＵ２に送信する信号送信装置として機能するカメラである。以下、４ｋサンプル×２ｋラインの超高解像度信号を、「４ｋ×２ｋ信号」と呼ぶ。
【００３０】
ＣＣＵ２は、各放送用カメラ１を制御したり、各放送用カメラ１から映像信号を受信したり、各放送用カメラ１のモニタに他の放送用カメラ１で撮影中の映像を表示させるための映像信号（リターンビデオ）を送信するユニットである。ＣＣＵ２は、各放送用カメラ１から映像信号を受信する信号受信装置として機能する。
【００３１】
＜ＤＷＤＭ／ＣＷＤＭ波長多重伝送技術＞
ここで、ＤＷＤＭ／ＣＷＤＭ波長多重伝送技術について説明する。
複数の波長の光を１本の光ファイバーに多重して伝送する方法をＷＤＭ（Wavelength Division Multiplexing）と言う。ＷＤＭは波長間隔に応じて大まかに以下の３つの方式に分けられる。
【００３２】
（１）２波長多重方式
１．３μｍ、１．５５μｍといった離れた波長を、２波〜３波程度多重して１本の光ファイバーで伝送する方式である。
【００３３】
（２）ＤＷＤＭ（Dense Wavelength Division Multiplexing）方式
特に１．５５μｍ帯において光の周波数で２５ＧＨｚ、５０ＧＨｚ、１００ＧＨｚ、２００Ｇｈｚ..波長で約０．２ｎｍ、０．４ｎｍ、０．８ｎｍ..間隔で高密度に光を多重して伝送する方法をＤＷＤＭと言う。ＩＴＵ−Ｔ（International Telecommunication Union Telecommunication standardization sector）にて中心波長他の標準化が行われた。ＤＷＤＭは波長間隔が１００ＧＨｚと狭いために数十〜百と多重数を多く取ることが出来、超大容量の通信が可能である。しかし、発振波長幅が波長間隔１００ＧＨｚより十分狭いことが必要であるとともに中心波長がＩＴＵ−Ｔ規格に一致するよう半導体レーザを温度制御する必要があるため、デバイスが高価であり、システムの消費電力が大きくなる。
【００３４】
（３）ＣＷＤＭ（Coarse Wavelength Division Multiplexing）方式
一方で近年ＣＷＤＭと呼ばれる、波長間隔を１０ｎｍ〜２０ｎｍとＤＷＤＭより一桁以上広く取った波長多重技術が注目されるようになってきた。波長間隔が比較的広いために半導体レーザの発振波長幅がＤＷＤＭほど狭帯域である必要が無く、また半導体レーザを温度制御する必要も無いので、システムを低価格、低消費電力化することが可能である。ＤＷＤＭほどの大容量が必要でないシステムに有効である。中心波長例については、現在のところ４ｃｈ構成で以下のものが一般的である。例えば、１．５１１μｍ、１．５３１μｍ、１．５５１μｍ、１．５７１μｍ、８ｃｈ構成で１．４７１μｍ、１．４９１μｍ、１．５１１μｍ、１．５３１μｍ、１．５５１μｍ、１．５７１μｍ、１．５９１μｍ、１．６１１μｍがある。
【００３５】
図２は、放送用カメラ１の回路構成のうち、本実施の形態に関連する信号送信装置を示すブロック図である。放送用カメラ１内の撮像部及び映像信号処理部（図示略）によって生成された４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４／１２ビット信号が、マッピング部１１に送られる。
【００３６】
４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４／１０ビット，１２ビット信号は、ワード長が１２ビットずつのＧデータ系列，Ｂデータ系列，Ｒデータ系列の同期を取って並列配置した、３６ビット幅の信号である。１フレーム期間は１／２４秒であり、１フレーム期間内に２１６０の有効ライン期間が含まれている。１フレームの画素数は、ＨＤ−ＳＤＩフォーマットで規定された画素数を越える入力画像信号である。そして、入力画像信号に同期してオーディオ信号が入力される。
【００３７】
各有効ライン期間には、タイミング基準信号ＥＡＶ（End of Active Video）、ライン番号ＬＮ、誤り検出符号ＣＲＣ、水平補助データスペース（補助データ／未定義ワードデータの区間）が配置される。また、各有効ライン期間には、タイミング基準信号ＳＡＶ（Start of Active Video）、映像データの区間であるアクティブラインが配置される。アクティブラインのサンプル数は４０９６であり、Ｇデータ系列，Ｂデータ系列，Ｒデータ系列のアクティブラインには、それぞれＧ，Ｂ，Ｒの映像データが配置される。
【００３８】
本例では、ＳＭＰＴＥ４３５に規定されたモードＢ（４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４／１２ビット）の多重方式を用いてデータを伝送する。
まず、マッピング部１１は、４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４／１０ビット，１２ビット信号を、ＨＤ−ＳＤＩフォーマットで規定された８チャンネルの伝送ストリームにマッピングする。
【００３９】
本例では、２４Ｐに加えて、２５Ｐ、３０Ｐ，６０Ｐ，９０Ｐにおける映像信号の伝送時に、モードＢを用いる。モードＢで３０Ｐ、６０Ｐ信号を伝送する場合にはＨブランク多重数が２３．９８Ｐ-２５Ｐ、４７．９５Ｐ−５０Ｐ伝送時に比べて半分の２ｃｈになる。しかし、モードＢのデータ構造で有効映像信号の多重期間を拡張すれば、４０９６×２１６０信号を伝送できる。このため、４０９６×２１６０／２３．９８Ｐ−３０Ｐを、モードＢを用いて２ｃｈの１０Ｇ−ＳＤＩで伝送し、３ｃｈ用いて４０９６×２１６０／４７．９５Ｐ−６０Ｐを伝送することが可能である。また、４ｃｈ用いて３倍速の４０９６×２１６０／７１．９２８Ｐ−９０Ｐを伝送することも可能である。このように、次世代の４ｋ映像信号を複数ｃｈの１０Ｇ−ＳＤＩを用いて伝送することを可能にした。
【００４０】
図３は、マッピング部１１の内部構成例を示す。
マッピング部１１は、各部にクロックを供給するクロック供給回路２１と、４０９６×２１６０／２３．９８Ｐ−３０Ｐの映像信号を記憶するＲＡＭ２３を備える。また、マッピング部１１は、ＲＡＭ２３から２画素ずつ画素サンプルを読み出す２画素間引き（インタリーブ）を制御する２画素間引き制御部２２と、２画素間引きされた画素サンプルを保存するＲＡＭ２４−１〜２４−４と、を備える。
【００４１】
また、マッピング部１１は、ＲＡＭ２４−１〜２４−４から読出したデータのワード間引きを制御するワード間引き制御部２５−１〜２５−４と、ワード間引き制御部２５−１〜２５−４が一時的に間引いたデータを書き込むＲＡＭ２６−１〜２６−８と、を備える。
また、マッピング部１１は、ＲＡＭ２６−１〜２６−８から読出したデータの画素サンプルを８チャンネルのＨＤ−ＳＤＩとして出力する読み出し制御部２７−１〜２７−８を備える。
【００４２】
クロック供給回路２１は、２画素間引き制御部２２、ワード間引き制御部２５−１〜２５−４、及び読み出し制御部２７−１〜２７−８に画素サンプルの読み出し又は書き込みに用いるクロックを供給し、このクロックにより各部が同期する。
【００４３】
不図示のイメージセンサから入力する４０９６×２１６０／２３．９８Ｐ−３０Ｐ信号は、ＲＡＭ２３に保存される。２画素間引き制御部２２は、１フレームの画素数が最大４０９６×最大２１６０である画像信号を送信する場合に、４０９６×２１６０画像信号で規定される各フレームから抽出した画素サンプルのうち、同一ライン上で隣り合う２つの画素サンプルを間引く。そして、２画素間引き制御部２２は、ＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージの内、各フレームの奇数ライン上の各画素サンプルを交互に第１のサブイメージと第２のサブイメージに間引いてマッピングする。同様に、２画素間引き制御部２２は、各フレームの偶数ライン上の各画素サンプルを交互に第３のサブイメージと第４のサブイメージに間引いてマッピングする。
【００４４】
具体的には、２画素間引き制御部２２は、後述するように４０９６×２１６０／２３．９８Ｐ−３０Ｐの映像信号を、隣り合う上下の２ライン毎に、ライン方向に２画素ずつ抽出し、ＲＡＭ２４−１〜２４−４に書き込む制御を行う。このとき、２画素間引き制御部２２は、ＲＡＭ２４−１〜２４−４に格納される画素サンプルは、ＳＭＰＴＥ４３５−１で規定される２０４８×１０８０／２３．９８Ｐ−３０Ｐ相当の第１〜第４のサブイメージを形成する。
【００４５】
ワード間引き制御部２５−１〜２５−４は、第１〜第４のサブイメージに間引かれた画素サンプルをワード毎に間引く。そして、第１〜第４のサブイメージのそれぞれに対し、２本のＨＤ−ＳＤＩのアクティブ期間を１９２０サンプルから２０４８サンプルに拡張した有効期間にマッピングする。
【００４６】
具体的には、ワード間引き制御部２５−１〜２５−４は、ＲＡＭ２４−１〜２４−４からＳＭＰＴＥ３７２のＦｉｇｕｒｅ４，６，７，８，９と同じ方式でワード毎に間引いて画素サンプルを読出す。そして、ワード間引き制御部２５−１〜２５−４は、読出した画素サンプルを、それぞれ２ｃｈの２０４８×１０８０／２３．９８Ｐ−３０Ｐ／４：２：２／１０ビット信号に変換して、ＲＡＭ２６−１〜２６−８に保存する。
【００４７】
その後、読出し制御部２７−１〜２７−８は、ＲＡＭ２６−１〜２６−８から読出したモードＢのＨＤ−ＳＤＩを出力する。
具体的には、読出し制御部２７−１〜２７−８は、クロック供給回路２１から供給された基準クロックでＲＡＭ２６−１〜２６−８から画素サンプルを読出す。そして、２本のリンクＡ、Ｂを４対で構成した８チャンネルのＨＤ−ＳＤＩ１〜８を、後続のＳ／Ｐ・８Ｂ／１０Ｂ部１２に出力する。
【００４８】
なお、本例では、２画素間引きとワード間引きを行うため、２種類のメモリ（ＲＡＭ２４−１〜２４−４、ＲＡＭ２６−１〜２６−８）を用いて、２段階で行う例を示した。しかし、一つのメモリを使って、２画素間引きしたデータをワード間引きして８ｃｈのＨＤ−ＳＤＩとして出力しても良い。
【００４９】
ここで、１ラインのＨＤ−ＳＤＩフォーマットで規定された１０．６９２Ｇｂｐｓのシリアルデータの構成例について説明する。
【００５０】
図４は、２４Ｐの場合における１０．６９２Ｇｂｐｓのシリアル・デジタルデータの１ライン分のデータ構造例である。
この図では、ライン番号ＬＮ及び誤り検出符号ＣＲＣを含めたものをＳＡＶ，アクティブライン及びＥＡＶとして示すとともに、付加データの領域を含めたものを水平補助データスペースとして示している。
そして、水平補助データスペースには、オーディオ信号がマッピングされる。オーディオ信号に補完データを追加して水平補助データスペースを構成し、入力するＨＤ−ＳＤＩ信号との同期を取る。
【００５１】
図５は、４０９６×２１６０信号規格のサンプル構造の例を示す説明図である。図５Ａ、図５Ｂの説明に用いるフレームは、４０９６×２１６０サンプルで１フレーム（以下、４ｋ×２ｋ信号の１フレームとも称する。）を構成する。
４０９６×２１６０信号規格のサンプル構造は、以下の２種類がある。なお、ＳＭＰＴＥ規格において、Ｒ′Ｇ′Ｂ′のように、ダッシュ「′」をつけた信号は、ガンマ補正などが施された信号を示す。
【００５２】
図５Ａは、Ｒ′Ｇ′Ｂ′，Ｙ′Ｃｂ′Ｃｒ′  ４：４：４システムの例である。このシステムでは、全サンプルにＲＧＢ又はＹＣｂＣｒのコンポーネントが含まれる。
図５Ｂは、Ｙ′Ｃｂ′Ｃｒ′  ４：２：２システムの例である。このシステムでは、奇数サンプルにＹＣｂＣｒ、偶数サンプルにＹのコンポーネントが含まれる。
【００５３】
図６は、マッピング部１１が画素サンプルをマッピングする処理イメージの例を示す。
始めに、２画素間引き部２２は、１フレーム（１画面）が４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号をライン方向に２画素毎に間引く。そして、ＨＤイメージフォーマットのアクティブ期間を２０４８サンプルに増加させた、第１〜第４のサブイメージのアクティブ領域に多重する。
【００５４】
このとき、２画素間引き部２２は、２画素毎に間引いたそれぞれの信号を、４ｃｈの２０４８×１０８０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号にマッピングする。ここで、２０４８×１０８０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を、「サブイメージ」と呼ぶ。本例では、第１〜第４のサブイメージに２画素毎に間引いたそれぞれの信号がマッピングされる。
【００５５】
次に、ワード間引き制御部２５−１〜２５−４は、第１〜第４のサブイメージにマッピングされた２０４８×１０８０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を、所定の形式でワード間引きする。この結果、ワード間引き制御部２５−１〜２５−４は、２ｃｈの２０４８×１０８０／２３．９８Ｐ−３０Ｐ／４：２：２／１０ビット信号を生成し、読出し制御部２７−１〜２７−８は、ＨＤ−ＳＤＩのリンク１〜８として出力する。
【００５６】
次に、マッピング部１１が画素サンプルをマッピングする工程の詳細な処理例を説明する。
図７は、２画素間引き制御部２２が、１フレームに含まれる画素サンプルを第１〜第４のサブイメージにマッピングする例を示す図である。
【００５７】
２画素間引き制御部２２は、１フレーム（１画面）を４分割する。これにより、４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット、１２ビット信号を、４チャンネルの２０４８×１０８０／２３．９８Ｐ−３０Ｐ／４:４:４，４：２：２／１０ビット，１２ビット信号にマッピングする。４分割された各フレームの画素サンプルは、それぞれ２チャンネルのＨＤ−ＳＤＩに含まれる映像データ領域にマッピングされる。
【００５８】
第１〜第４のサブイメージのデータ領域は、２０４８×１０８０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号で設定される。そして、マッピング部１１は、オーディオ信号を第１，第２，第３及び第４のサブイメージのいずれかの水平補助データスペースに含まれる補完データ領域にマッピングする。マッピング部１１は、サンプリング周波数が４８ｋＨｚあるいは９６ｋＨｚのオーディオ信号がマッピングされるチャンネルのうち、１つのチャンネルの補完データ領域が不足すると、他のチャンネルの補完データ領域に、オーディオ信号をマッピングする。そして、本例のマッピング部１１は、オーディオ信号を多重しているＨＤ−ＳＤＩの水平補助データスペースに複数チャンネル多重することを特徴としている。
【００５９】
オーディオ信号はＨＤ−ＳＤＩへのオーディオ信号多重を規定するＳＭＰＴＥ  ２９９に準拠して多重される。すなわち、オーディオ信号を多重する順番は、４０９６×２１６０を複数のＨＤ−ＳＤＩにマッピングしたＨＤ−ＳＤＩ，第１ｃｈ、第２ｃｈ、第３ｃｈ、、、の順番で多重する。また、ＨＤ−ＳＤＩ第１ｃｈのオーディオ多重スペースが満たされたら、ＨＤ−ＳＤＩ第２ｃｈ、さらにＨＤ−ＳＤＩ第２ｃｈが満たされたらＨＤ−ＳＤＩ第３ｃｈ、、、の順番でオーディオ信号を多重する。
【００６０】
図８は、画素サンプルがマッピングされた第１〜第４のサブイメージ（２０４８×１０８０／２４Ｐ／４：４：４／１２ビット信号）を、ＳＭＰＴＥ３７２Ｍの規定に従ってリンクＡ又はリンクＢに分割してマッピングする例を示す。
【００６１】
ＳＭＰＴＥ４３５は、１０Ｇインタフェースの規格である。この規格は、複数チャンネルのＨＤ−ＳＤＩ信号を、２画素（４０ビット）単位で８Ｂ／１０Ｂエンコーディングして５０ビットに変換し、チャンネル毎に多重する。そして、ビットレート１０．６９２Ｇｂｐｓまたは１０．６９２Ｇｂｐｓ／１．００１（以下単に１０．６９２Ｇｂｐｓと記載する）でシリアル伝送することを定めている。４ｋ×２ｋ信号をＨＤ−ＳＤＩ信号にマッピングする技術は、ＳＭＰＴＥ４３５  Ｐａｒｔ１の６．４  Ｏｃｔａ  リンク  １．５  Ｇｂｐｓ  ＣｌａｓｓのＦｉｇｕｒｅ３及びＦｉｇｕｒｅ４に示される。
【００６２】
そして、２０４８×１０８０／２３．９８Ｐ−３０Ｐ／４：２：２／１０ビット信号で設定される第１〜第４のサブイメージから、ＳＭＰＴＥ３７２Ｍ（デュアルリンク）によるＣＨ１〜ＣＨ８が生成される。ＣＨ１〜ＣＨ８のうち、ＣＨ１（リンクＡ）及びＣＨ２（リンクＢ），ＣＨ３（リンクＡ）及びＣＨ４（リンクＢ），ＣＨ５（リンクＡ）及びＣＨ６（リンクＢ），ＣＨ７（リンクＡ）及びＣＨ８（リンクＢ）である。本例では、第１〜第３のサブイメージから生成されたＨＤ−ＳＤＩ ＣＨ１〜ＣＨ６を、１０Ｇ−ＳＤＩ  モードＢ  リンク１として伝送し、また、第４のサブイメージから生成されたＨＤ−ＳＤＩ ＣＨ７，ＣＨ８を、１０Ｇ−ＳＤＩ  モードＢ  リンク２として伝送する。
【００６３】
また、第１〜第４のサブイメージをデュアルリンクのＨＤ−ＳＤＩのアクティブ期間にマッピングすることで、８つのチャンネルが生成され、１０．６９２Ｇｂｐｓインタフェースに画素サンプルとオーディオデータを多重して伝送することが出来る。本例では、ＣＨ１，ＣＨ２，ＣＨ３、ＣＨ４の水平ブランキング信号を伝送するため、オーディオはＣＨ１，ＣＨ２，ＣＨ３、ＣＨ４の水平補助データスペースに多重して伝送可能である。ＳＭＰＴＥ２９９では、ＨＤ−ＳＤＩの水平補助データスペースでは４８ｋＨｚオーディオが最大１６チャンネルまで伝送できる規定になっている。
【００６４】
図９は、ＳＭＰＴＥ３７２によるリンクＡ，Ｂのデータ構造の例を示す。
図９Ａに示すように、リンクＡは、１サンプルが２０ビットであり、全てのビットがＲＧＢの値を表している。
図９Ｂに示すように、リンクＢも、１サンプルが２０ビットであるが、１０ビットのＲ′Ｇ′Ｂ′ｎ：０−１のうち、ビットナンバー２〜７の６ビットのみがＲＧＢの値を表している。したがって１サンプル中でＲＧＢの値を表しているビット数は１６ビットである。
【００６５】
マッピング部１１によってマッピングされたＣＨ１〜ＣＨ８のＨＤ−ＳＤＩ信号は、図２に示すようにＳ／Ｐ・８Ｂ／１０Ｂ部１２に送られる。そして、８ビット／１０ビットエンコーディングされた５０ビット幅のパラレル・デジタルデータは、ＰＬＬ１３からの３７．１２５ＭＨｚのクロックによって不図示のＦＩＦＯメモリに書き込まれる。その後、ＰＬＬ１３からの８３．５３１２ＭＨｚのクロックによって５０ビット幅のままＦＩＦＯメモリから読み出されて、図２に示す多重部１４に送られる。
【００６６】
多重部１４は、画像信号にＡＮＣ／オーディオデータが含まれる場合に、ＨＤ−ＳＤＩのチャンネル順であって、第１〜第４のサブイメージに基づいて形成されるモードＢのＨＤ−ＳＤＩの水平補助データスペースに、ＡＮＣ／オーディオデータを多重する。
【００６７】
具体的には、多重部１４は、モード  Ｂの入力である第１ｃｈ〜第６ｃｈのＨＤ−ＳＤＩの映像データ領域と、第１ｃｈ〜第４ｃｈの水平補助データスペースを１０．６９２Ｇｂｐｓのストリーム（伝送ストリーム）に多重する。このとき、多重部１４は、ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４、ＣＨ５，ＣＨ６の５０ビット幅のパラレル・デジタルデータを、図１０Ａに示すように順に並べる。
【００６８】
図１０は、多重部１４が画素サンプルをマッピングする処理例を示す。
図１０Ａは、多重部１４がＣＨ１〜ＣＨ６のパラレル・デジタルデータを多重する例を示す。
多重部１４は、ＣＨ１、ＣＨ２，ＣＨ３，ＣＨ４，ＣＨ５，ＣＨ６の５０ビット幅のパラレル・デジタルデータ（タイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのみのデータ）を、順に並べる。そして、ＣＨ１〜ＣＨ６を順に３００ビット幅に多重する。
【００６９】
図１０Ｂは、多重部１４が画素サンプルをマッピングする処理例を示す。
多重部１４は、Ｓ／Ｐ・８Ｂ／１０Ｂ部１２内のＦＩＦＯメモリから読み出されたＣＨ１の水平補助データスペースのみの５０ビット幅のパラレル・デジタルデータを、４サンプル分多重して２００ビット幅にする。
【００７０】
本例において、ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４は、Ｓ／Ｐ変換した７４.２５ＭＨｚ／２０ビットのＨＤ−ＳＤＩのアクティブビデオ期間とＳＡＶ／ＥＡＶ／ＬＮ／ＣＲＣ領域の全てがモードＢで伝送される。
【００７１】
本例では、図８に示したように、ＣＨ１〜ＣＨ６をＳＭＰＴＥ４３５−２に規定される１０Ｇ−ＳＤＩモードＢのＨＤ−ＳＤＩ第１ｃｈ〜第６ｃｈに割り当てて１０Ｇ−ＳＤＩで伝送可能なリンク１とする。一方、ＣＨ７，ＣＨ８は１０Ｇ−ＳＤＩで伝送可能なリンク２の第１ｃｈ、第２ｃｈに割り当てて１０Ｇ−ＳＤＩで伝送可能なリンク２で伝送する。
【００７２】
そして、モードＢにおける１０Ｇ−ＳＤＩでは伝送出来るＨＤ−ＳＤＩの第１ｃｈ〜第６ｃｈのうちの第１ｃｈ〜第４ｃｈまでのＨブランク（図２５参照）を１０Ｇ−ＳＤＩに多重して伝送する。ここで、補助データスペースに挿入されたオーディオデータを、「ＡＮＣ／オーディオデータ」と呼ぶ。そして、４０９６×２１６０／２３．９８Ｐ−９０Ｐ信号にＡＮＣ／オーディオデータが含まれる場合に、多重部１４は、以下の順で多重する。
【００７３】
例えば、２３．９８Ｐ，２４Ｐ,２５Ｐ時には１０Ｇ−ＳＤＩリンク１のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４，１０Ｇ−ＳＤＩリンク２のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２の順に多重する。
【００７４】
また、２９.９８Ｐ，３０Ｐ時には１０Ｇ−ＳＤＩリンク１のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２，１０Ｇ−ＳＤＩリンク２のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２の順に多重する。
【００７５】
ＡＮＣ／オーディオデータの多重時には、１０Ｇ−ＳＤＩ  リンク１  ＨＤ−ＳＤＩ  ＣＨ１のＨブランクを許容量まで使用してもなおＡＮＣ／オーディオを多重しなければならない場合がある。このときに限り、多重部１４は、１０Ｇ−ＳＤＩリンク１ＨＤ−ＳＤＩＣＨ２のＨブランクを使用する。
【００７６】
ここで、４８ｋＨｚサンプリングオーディオは最大で以下のチャンネル数を用いれば伝送可能である。
２３．９８Ｐ，２４Ｐ，２５Ｐを用いた場合、１６ｃｈ×６ｃｈ＝９６ｃｈで信号を伝送可能である。また、９６ｋＨｚサンプリングオーディオは４８ｃｈで信号を伝送可能である。
２９．９７Ｐ，３０Ｐを用いた場合、１６ｃｈ×４ｃｈ＝３２ｃｈで信号を伝送可能である。また、９６ｋＨｚサンプリングオーディオは１６ｃｈで伝送可能である
【００７７】
多重部１４によって多重された３００ビット幅のパラレル・デジタルデータと２００ビット幅のパラレル・デジタルデータは、データ長変換部１５に送られる。データ長変換部１５は、シフトレジスタを用いて構成される。この３００ビット幅のパラレル・デジタルデータを２５６ビット幅に変換したデータと、この２００ビット幅のパラレル・デジタルデータを２５６ビット幅に変換したデータとを用いて、２５６ビット幅のパラレル・デジタルデータを形成する。そして、この２５６ビット幅のパラレル・デジタルデータをさらに１２８ビット幅に変換する。
【００７８】
データ長変換部１５によって１２８ビット幅に変換されたパラレル・デジタルデータは、ＦＩＦＯメモリ１６に送られて、ＰＬＬ１３からの８３．５３１２ＭＨｚのクロックによってＦＩＦＯメモリ１６に書き込まれる。
【００７９】
ＦＩＦＯメモリ１６に書き込まれたこの１２８ビット幅のパラレル・デジタルデータは、ＰＬＬ１３からの１６７．０６２５ＭＨｚのクロックにより、６４ビット幅のパラレル・デジタルデータとしてＦＩＦＯメモリ１６から読み出される。その後、読出された６４ビット幅のパラレル・デジタルデータは、多チャンネルデータ形成部１７に送られる。
【００８０】
多チャンネルデータ形成部１７は、例えばＸＳＢＩ（Ten gigabit Sixteen Bit Interface：１０ギガビットイーサネット（イーサネットは登録商標）のシステムで使用される１６ビットインタフェース）である。そして、多チャンネルデータ形成部１７は、ＰＬＬ１３からの６６８．２５ＭＨｚのクロックを用いて、ＦＩＦＯメモリ１６からの６４ビット幅のパラレル・デジタルデータから１６チャンネル分のシリアル・デジタルデータを形成する。このシリアル・デジタルデータは、各々がビットレート６６８．２５Ｍｂｐｓである。多チャンネルデータ形成部１７によって形成された１６チャンネルのシリアル・デジタルデータは、多重・Ｐ／Ｓ変換部１８に送られる。
【００８１】
多重・Ｐ／Ｓ変換部１８は、多チャンネルデータ形成部１７からの１６チャンネルのシリアル・デジタルデータを多重し、その多重したパラレル・デジタルデータをパラレル／シリアル変換する。これにより、６６８．２５Ｍｂｐｓ×１６＝１０．６９２Ｇｂｐｓのシリアル・デジタルデータを生成する。本例の多重・Ｐ／Ｓ変換部１８は、マッピング部１１によってマッピングされた第１〜第４のサブイメージを、それぞれシリアル変換するパラレル／シリアル変換部としての機能を有する。
【００８２】
多重・Ｐ／Ｓ変換部１８によって生成されたビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータは、光電変換部１９に送られる。光電変換部１９は、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータをＣＣＵ２に出力する出力部として機能する。そして、光電変換部１９は、多重部１４によって多重された１０．６９２Ｇｂｐｓの伝送ストリームを出力する。光電変換部１９によって光信号に変換されたビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータは、放送用カメラ１から光ファイバーケーブル３経由でＣＣＵ２に伝送される。
【００８３】
本例の信号送信装置を用いることによって、イメージセンサから入力した４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号をシリアル・デジタルデータとして送信することができる。本例の信号送信装置，信号送信方法では、４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号をＣＨ１〜ＣＨ８のＨＤ−ＳＤＩ信号にマッピングする。ＣＨ１〜ＣＨ８のＨＤ−ＳＤＩ信号は、１０Ｇ  Ｍｏｄｅ  ＢリンクＡであるＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４，ＣＨ５，ＣＨ６及び１０Ｇ  Ｍｏｄｅ  ＢリンクＢであるＣＨ１，ＣＨ２である。これらのＨＤ−ＳＤＩ信号をシリアル／パラレル変換する。その後、ＲＧＢのビットが８ビット／１０ビットエンコーディングされる。
【００８４】
リンクＡ，Ｂについては、各水平ラインのデータのうち、タイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータのみからＲＧＢのビットが抜き出される。そして、このＲＧＢのビットが８ビット／１０ビットエンコーディングされる。そして、８ビット／１０ビットエンコーディングされたリンクＡのデータとリンクＢのデータとが多重され、その多重されたパラレル・デジタルデータから、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータが生成される。生成されたシリアル・デジタルデータは、ＣＣＵ２に送られる。そして、ＣＣＵ２は、シリアル・デジタルデータを受信すると、４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４／１０ビット，１２ビット信号を生成して、例えばＶＴＲ等（図示略）にこの信号を送る。
【００８５】
なお、各放送用カメラ１からＣＣＵ２には、４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号が伝送されるだけでない。すなわち、ＣＣＵ２からも前述のリターンビデオ（他の放送用カメラ１で撮影中の映像を表示させるための映像信号）が光ファイバーケーブル３経由で各放送用カメラ１に伝送される。リターンビデオは周知の技術を用いて生成される（例えば、２チャンネル分のＨＤ−ＳＤＩ信号を、それぞれ８ビット／１０ビットエンコーディングした後、多重してシリアル・デジタルデータに変換する）ので、そのための回路構成の説明は省略する。
【００８６】
図１１は、ＣＣＵ２の回路構成のうち、本実施の形態に関連する部分を示すブロック図である。ＣＣＵ２には、このような回路が、各放送用カメラ１に一対一に対応して複数組設けられている。
【００８７】
放送用カメラ１から光ファイバーケーブル３経由で伝送されたビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータは、光電変換部３１によって電気信号に変換された後、Ｓ／Ｐ変換・多チャンネルデータ形成部３２に送られる。Ｓ／Ｐ変換・多チャンネルデータ形成部３２は、例えば前述したＸＳＢＩである。そして、Ｓ／Ｐ変換・多チャンネルデータ形成部３２は、画像信号がマッピングされ、それぞれが第１のリンクチャンネルと第２のリンクチャンネルに分割された第１，第２，第３及び第４のサブイメージを受信する。
【００８８】
Ｓ／Ｐ変換・多チャンネルデータ形成部３２は、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータをシリアル／パラレル変換する。そして、シリアル／パラレル変換したパラレル・デジタルデータから、各々がビットレート６６８．２５Ｍｂｐｓを有する１６チャンネル分のシリアル・デジタルデータを形成するとともに、６６８．２５ＭＨｚのクロックを抽出する。
【００８９】
Ｓ／Ｐ変換・多チャンネルデータ形成部３２によって形成された１６チャンネルのパラレル・デジタルデータは、多重部３３に送られる。また、Ｓ／Ｐ変換・多チャンネルデータ形成部３２によって抽出された６６８．２５ＭＨｚのクロックは、ＰＬＬ３４に送られる。
【００９０】
多重部３３は、Ｓ／Ｐ変換・多チャンネルデータ形成部３２からの１６チャンネルのシリアル・デジタルデータを多重して、６４ビット幅のパラレル・デジタルデータをＦＩＦＯメモリ３５に送る。
【００９１】
ＰＬＬ３４は、Ｓ／Ｐ変換・多チャンネルデータ形成部３２からの６６８．２５ＭＨｚのクロックを４分の１に分周した１６７．０６２５ＭＨｚのクロックをＦＩＦＯメモリ３５に書込みクロックとして送る。
【００９２】
またＰＬＬ３４は、Ｓ／Ｐ変換・多チャンネルデータ形成部３２からの６６８．２５ＭＨｚのクロックを８分の１に分周した８３．５３１２ＭＨｚのクロックを、ＦＩＦＯメモリ３５に読出しクロックとして送る。さらに、後述する８Ｂ／１０Ｂ・Ｐ／Ｓ部３８内のＦＩＦＯメモリに書込みクロックとして送る。
【００９３】
またＰＬＬ３４は、Ｓ／Ｐ変換・多チャンネルデータ形成部３２からの６６８．２５ＭＨｚのクロックを１８分の１に分周した３７．１２５ＭＨｚのクロックを、８Ｂ／１０Ｂ・Ｐ／Ｓ部３８内のＦＩＦＯメモリに読出しクロックとして送る。また、ＰＬＬ３４は、８Ｂ／１０Ｂ・Ｐ／Ｓ部３８内のＦＩＦＯメモリに３７．１２５ＭＨｚのクロックを書込みクロックとして送る。
【００９４】
またＰＬＬ３４は、Ｓ／Ｐ変換・多チャンネルデータ形成部３２からの６６８．２５ＭＨｚのクロックを９分の１に分周した７４．２５ＭＨｚのクロックを、８Ｂ／１０Ｂ・Ｐ／Ｓ部３８内のＦＩＦＯメモリに読出しクロックとして送る。
【００９５】
ＦＩＦＯメモリ３５では、多重部３３からの６４ビット幅のパラレル・デジタルデータが、ＰＬＬ３４からの１６７．０６２５ＭＨｚのクロックによって書き込まれる。ＦＩＦＯメモリ３５に書き込まれたパラレル・デジタルデータは、ＰＬＬ３４からの８３．５３１２ＭＨｚのクロックによって１２８ビット幅のパラレル・デジタルデータとして読み出されて、データ長変換部３６に送られる。
【００９６】
データ長変換部３６は、シフトレジスタを用いて構成されており、この１２８ビット幅のパラレル・デジタルデータを、２５６ビット幅に変換する。そして、データ長変換部３６は、タイミング基準信号ＳＡＶまたはＥＡＶに挿入されているＫ２８．５を検出する。これにより各ライン期間を判別して、タイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータを３００ビット幅に変換する。さらに、水平補助データスペースのデータ（８Ｂ／１０ＢエンコーディングされたＣＨ１の水平補助データスペースのデータ）を２００ビット幅に変換する。データ長変換部３６によってデータ長を変換された３００ビット幅のパラレル・デジタルデータと２００ビット幅のパラレル・デジタルデータとは、分離部３７に送られる。
【００９７】
分離部３７は、データ長変換部３６からのこの３００ビット幅のパラレル・デジタルデータを、放送用カメラ１内の多重部１４（図２）によって多重される前の５０ビットずつのＣＨ１〜ＣＨ６のデータに分離する。このパラレル・デジタルデータには、タイミング基準信号ＳＡＶ，アクティブライン，タイミング基準信号ＥＡＶ，ライン番号ＬＮ及び誤り検出符号ＣＲＣのデータが含まれる。そして、各ＣＨ１〜ＣＨ６の５０ビット幅のパラレル・デジタルデータを、８Ｂ／１０Ｂ・Ｐ／Ｓ部３８に送る。
【００９８】
また分離部３７は、データ長変換部３６からのこの２００ビット幅のパラレル・デジタルデータを、多重部１４によって多重される前の５０ビットずつのデータ（図１０参照）に分離する。このパラレル・デジタルデータには、８Ｂ／１０ＢエンコーディングされたＣＨ１の水平補助データスペースのデータが含まれる。そして、この５０ビット幅のパラレル・デジタルデータを、８Ｂ／１０Ｂ・Ｐ／Ｓ部３８に送る。
【００９９】
また、本例の分離部３７は、画像信号にＡＮＣ／オーディオデータが含まれる場合に、ＨＤ−ＳＤＩのチャンネル順である場合に以下の処理を行う。すなわち、第１〜第４のサブイメージに基づいて形成されるモードＢのＨＤ−ＳＤＩの水平補助データスペースからＡＮＣ／オーディオデータを分離する。
【０１００】
８Ｂ／１０Ｂ・Ｐ／Ｓ部３８は、ＣＨ１〜ＣＨ８に一対一に対応した８個のブロックから成っている。本例の８Ｂ／１０Ｂ・Ｐ／Ｓ部３８は、画像信号がマッピングされ、それぞれが第１のリンクチャンネルと第２のリンクチャンネルに分割された第１，第２，第３及び第４のサブイメージを受信する受信部として機能する。
【０１０１】
８Ｂ／１０Ｂ・Ｐ／Ｓ部３８は、入力したＣＨ１〜ＣＨ６のパラレル・デジタルデータを８Ｂ／１０Ｂにデコードして、シリアル・デジタルデータに変換して出力する。
【０１０２】
再生部３９は、Ｓ／Ｐ・８Ｂ／１０Ｂ部３８から送られたＣＨ１〜ＣＨ８（１０Ｇ  Ｍｏｄｅ  Ｂ  ＬｉｎｋＡ及び１０Ｇ  Ｍｏｄｅ  Ｂ  ＬｉｎｋＢ）のＨＤ−ＳＤＩ信号に、ＳＭＰＴＥ  ４３５に従っマッピング部１１（図２）の処理（図３）と逆の処理を施す。この処理により、再生部３９は、４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を再生する。
【０１０３】
このとき、再生部３９は、Ｓ／Ｐ変換多チャンネルデータ形成部３２が受信したＨＤ−ＳＤＩ１〜８から第１，第２，第３及び第４のサブイメージを再生する。そして、第１，第２，第３及び第４のサブイメージのアクティブ期間に配置された画素サンプルを２画素ずつ取り出す。そして、画像信号の１フレーム内に順に配置し、配置されたサンプルから間引かれた画素を多重する。
【０１０４】
このとき、再生部３９は、第１のサブイメージと第２のサブイメージとにマッピングされたサンプルを、奇数ライン上に交互に配置する。同様に、第３のサブイメージと第４のサブイメージとにマッピングされたサンプルを、偶数ライン上に交互に配置する。そして、各ライン上に配置されたサンプルから、そのサンプルに隣り合う間引き画素を多重する。
【０１０５】
再生部３９によって再生された４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号は、ＣＣＵ２から出力されて、例えばＶＴＲ等（図示略）に送られる。
【０１０６】
本例においてＣＣＵ２は、放送用カメラ１によって生成されたシリアル・デジタルデータを受信する側の信号処理を行う。この信号受信装置，信号受信方法では、このビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータからパラレル・デジタルデータが生成され、このパラレル・デジタルデータが各チャンネルのデータに分離される。
【０１０７】
図１２は、再生部３９の内部構成例を示す。
再生部３９は、マッピング部１１が画素サンプルに行った処理を逆変換するブロックである。
【０１０８】
再生部３９は、各部にクロックを供給するクロック供給回路４１を備える。また、再生部３９は、４０９６×２１６０／２３．９８Ｐ−３０Ｐ信号を構成する１０Ｇ  モードＢリンクＡ，リンクＢから出力される。
【０１０９】
また、再生部３９は、ワード多重を制御するワード多重制御部４５−１〜４５−４と、ワード多重制御部４５−１〜４５−４が一時的に多重したデータを書き込むＲＡＭ４４−１〜４４−４と、を備える。
【０１１０】
ワード多重制御部４５−１〜４５−４は、ＲＡＭ４６−１〜４６−８から読み出したモードＢのＨＤ−ＳＤＩのアクティブ期間から抽出した画素サンプルをワード毎にＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージに多重する。具体的には、ワード多重制御部４５−１〜４５−４は、（ＲＡＭ４６−１，４６−２）、（ＲＡＭ４６−３，４６−４）、（ＲＡＭ４６−５，４６−６）、（ＲＡＭ４６−７，４６−８）毎にタイミングを制御する。このとき、ワード多重制御部４５−１〜４５−４は、ＳＭＰＴＥ３７２のＦｉｇｕｒｅ４，６，７，８，９の逆変換のワード単位で読み出す。そして、ワード多重制御部４５−１〜４５−４は、第１〜第４のサブイメージをＲＡＭ４４−１〜４４−４に形成する。
【０１１１】
また、再生部３９は、ＲＡＭ４４−１〜４４−４から読出した画素サンプルをＲＡＭ４３に２画素ずつ多重する２画素多重（デインタリーブ）を制御する２画素多重制御部４２を備える。２画素多重制御部４２は、ＲＡＭ４４−１〜４４−４から読出した画素サンプルを以下の処理で多重する。すなわち、第１のサブイメージと第２のサブイメージから２画素ずつ抽出した画素サンプルを、１フレームの画素数がＨＤ−ＳＤＩフォーマットで規定される画素数を越える画像信号で規定されるフレームにおける奇数ライン上に隣り合わせて多重する。同様に、第３のサブイメージと第４のサブイメージから２画素ずつ抽出した画素サンプルを、画像信号で規定されるフレームにおける偶数ライン上に隣り合わせて多重する。そして、ＲＡＭ４３には、４０９６×２１６０／２３．９８Ｐ−３０Ｐ信号が保存され、適宜、この信号が再生される。
【０１１２】
クロック供給回路４１は、２画素多重制御部４２、ワード多重制御部４５−１〜４５−４、及び書込み制御部４７−１〜４７−８に画素サンプルの読み出し又は書き込みに用いるクロックを供給し、このクロックにより各部が同期する。
【０１１３】
なお、図１２では、ワード多重と２画素多重とを２種類のＲＡＭを用いて２段階で行う例を書いたが、一つのＲＡＭを用いて４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を生成しても良い。
【０１１４】
以上説明した第１の実施の形態に係るカメラ伝送システムでは、４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号に対して、２画素間引き、ワード間引きを行う。これにより、ＣＨ１〜ＣＨ８のＨＤ−ＳＤＩ信号を生成する。このため、放送用カメラ１は、４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータに変換してＣＣＵ２に伝送できる。
【０１１５】
一方、ＣＣＵ２は、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータから４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４、４：２：２／１０ビット，１２ビット信号を再生できる。つまり、４ｋ×２ｋ信号を、従来用いている１０．６９２Ｇｂｐｓシリアルインタフェースの多ｃｈで伝送することが出来る。このため、信号伝送に当たり、既存の設備を有効に活用することができる。
【０１１６】
また、ＳＭＰＴＥ４３５のモードＢの時に、ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４の水平補助データスペースに複数チャンネルのオーディオ信号を多重出来る。このため、モードＢで伝送可能なＡＮＣ／オーディオデータのデータ量を増やすことが出来る。そして、マッピング部１１は、オーディオ信号を多重しているＨＤ−ＳＤＩの水平補助データスペースに複数チャンネル多重する。特に、２３．９８Ｐ，２４Ｐ，２５ＰではＳＭＰＴＥ４２８−２に規定される９６ｋＨｚオーディオを最大４８チャンネル多重することが出来る。
【０１１７】
また、４０９６×２１６０信号を２画素毎に間引くことで、画面全体の映像を現行のＨＤ用のモニタや波形モニタで観測できるので、映像機器開発時等々での不具合解析に有効である。また、２画素毎に間引くことで、遅延の少ない伝送システムを作ることが出来る。
【０１１８】
また、次世代の４ｋ映像信号を１．５ＧのＨＤ−ＳＤＩで伝送すると３０Ｐでも８ｃｈ、６０Ｐでは１６ｃｈ必要である。３Ｇ−ＳＤＩではこの半分のｃｈ数になるものの、カメラとＣＣＵ間などの光伝送や、ＶＴＲとモニタ間などの伝送用途には伝送ｃｈ数があまりに多く不向きである。４ｋ映像信号を多くても１０．６９２Ｇｂｐｓシリアル信号を２〜３ｃｈ程度で伝送出来、且つ市販の光トランシーバモジュールを使用出来る１０Ｇインタフェースを開発することが望まれている。ここで、２ｃｈの１０Ｇ−ＳＤＩの信号を１本の光ファイバーで伝送する際には、１．３μｍ／１．５５μｍ波長多重技術を使うことが出来る。このため、大容量のデータを効率的に伝送できるという効果がある。
【０１１９】
＜第２の実施の形態：４０９６×２１６０／４７．９５Ｐ−６０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット＞
【０１２０】
次に、本発明の第２の実施の形態に係るマッピング部１１と再生部３９の動作例について、図１３〜図１７を参照して説明する。
【０１２１】
ここでは、４０９６×２１６０／４７．９５Ｐ，４８Ｐ，５０Ｐ，５９．９４Ｐ，６０Ｐ／４：４：４，４：２：２／１０ビット，１２ビットの画素サンプルを間引く方式について説明する。以下の記載において、４７．９５Ｐ，４８Ｐ，５０Ｐ，５９．９４Ｐ，６０Ｐを、「４７．９５Ｐ−６０Ｐ」と略記する場合がある。
【０１２２】
図１３は、マッピング部１１の内部構成例を示す。
マッピング部１１は、各部にクロックを供給するクロック供給回路５１と、４０９６×２１６０／４７．９５Ｐ−６０Ｐの映像信号を記憶するＲＡＭ５３を備える。また、マッピング部１１は、ＲＡＭ５３から２画素ずつ画素サンプルを読み出す２画素間引き（インタリーブ）を制御する２画素間引き制御部５２と、２画素間引きされた画素サンプルを保存するＲＡＭ５４−１〜５４−４と、を備える。
【０１２３】
また、マッピング部１１は、ＲＡＭ５４−１〜５４−４から読出したデータのライン間引きを制御する４個のライン間引き制御部５５−１〜５５−４を備える。また、マッピング部１１は、ライン間引き制御部５５−１〜５５−４が間引いたデータを保存する８個のＲＡＭ５６−１〜５６−８と、を備える。
【０１２４】
また、マッピング部１１は、ＲＡＭ５６−１〜５６−８から読出したデータのワード間引きを制御する８個のワード間引き制御部５７−１〜５７−８を備える。また、マッピング部１１は、ワード間引き制御部５７−１〜５７−８が間引いたデータを保存する１６個のＲＡＭ５８−１〜５８−１６と、を備える。
【０１２５】
また、マッピング部１１は、ＲＡＭ５６−１〜５６−１６から読み出した画素サンプルを１６チャンネルのＨＤ−ＳＤＩとして出力する読み出し制御部５９−１〜５９−１６を備える。
【０１２６】
クロック供給回路５１は、２画素間引き制御部５２、ライン間引き制御部５５−１〜５５−４、ワード間引き制御部５７−１〜５７−８、及び読み出し制御部５９−１〜５９−１６に画素サンプルの読み出し又は書き込みに用いるクロックを供給する。各ブロックは、クロック供給回路５１から供給されるクロックによって同期する。
【０１２７】
不図示のイメージセンサから入力する４０９６×２１６０／４７．９５Ｐ−６０Ｐ信号は、ＲＡＭ５３に保存される。２画素間引き制御部５２は、ＲＡＭ５３から隣り合う上下の２ライン毎に、ライン方向に画素サンプルを２画素ずつ抽出し、ＲＡＭ５４−１〜５４−４に保存する。これにより、２画素間引き制御部５２は、それぞれのＲＡＭ５４−１〜５４−４にＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージを形成する。
【０１２８】
ライン間引き制御部５５−１〜５５−４は、２画素間引き制御部５２によってマッピングされ、ＲＡＭ５４−１〜５４−４に保存された第１〜第４のサブイメージを一ラインおきに読出してＲＡＭ５６−１〜５６−８に保存する。
【０１２９】
ワード間引き制御部５７−１〜５７−８は、一ラインおきに間引かれた画素サンプルが保存されるＲＡＭ５６−１〜５６−８からＳＭＰＴＥ３７２のＦｉｇｕｒｅ４，６，７，８，９と同じ方式でワード毎に間引いて画素サンプルを読出す。そして、ワード間引き制御部５７−１〜５７−８は、読出した画素サンプルを、それぞれ２ｃｈの２０４８×１０８０／４７．９５Ｉ−６０Ｉ／４：２：２／１０ビット信号に変換して、ＲＡＭ５８−１〜５８−１６に保存する。その後、読出し制御部５９−１〜５９−１６は、クロック供給回路５１から供給された基準クロックでＲＡＭ５８−１〜５８−１６から画素サンプルを読出す。そして、読出し制御部５９−１〜５９−１６は、画素サンプルをＰ／Ｓ変換して、第１〜第４のサブイメージをモードＢで規定される１６ｃｈのＨＤ−ＳＤＩにマッピングして出力する。読み出し制御部５９−１〜５９−１６は、２本のリンクＡ、Ｂを４対で構成した１６チャンネルのＨＤ−ＳＤＩ１〜８を、後続のＳ／Ｐ・８Ｂ／１０Ｂ部１２に出力する。
【０１３０】
なお、本例では、２画素間引き、ライン間引き、ワード間引きを行うため、３種類のメモリ（ＲＡＭ５４−１〜５４−４、ＲＡＭ５６−１〜５６−８、ＲＡＭ５８−１〜５８−１６）を用いて、３段階で行う例を示した。しかし、一つのメモリを使って、２画素間引きしたデータをライン間引き及びワード間引きして１６ｃｈのＨＤ−ＳＤＩとして出力しても良い。
【０１３１】
図１４は、マッピング部１１が画素サンプルをマッピングする処理イメージの例を示す。
マッピング部１１は、４０９６×２１６０／４７．９５Ｐ−６０Ｐ／４：４：４，４：２：２／１０ビット，１２ビットの画素サンプルを、ライン方向に２画素毎に間引く。そして、図１３に示すように、４ｃｈの２０４８×１０８０／４７．９５Ｐ−６０Ｐ／４：４：４，４：２：２／１０ビット，１２ビットにマッピングする。
【０１３２】
図１５は、ライン間引きの例を示す。
ここでは、デュアルリンクインタフェースのライン番号とパッケージの例を用いてライン間引きを説明する。
【０１３３】
まず、ライン間引き制御部５５−１〜５５−４は、２０４８×１０８０／４７．９５Ｐ−６０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号をチャンネル１，２にライン間引きする。これにより、ライン間引きされた信号は、２ｃｈの２０４８×１０８０／４７．９５Ｉ，４８Ｉ，５０Ｉ，５９．９４Ｉ，６０Ｉ／４：４：４，４：２：２／１０ビット，１２ビット相当の信号に変換される。
【０１３４】
図１６は、ライン間引きとワード間引きの概要を示す。
第１〜第４のサブイメージをそれぞれ２チャンネルの信号にライン間引きすることは、既に図１５を参照して説明した。
【０１３５】
ワード間引き制御部５７−１〜５７−８は、ライン間引きされた信号を、ＳＭＰＴＥ３７２のＦｉｇｕｒｅ４，６，７，８，９と同じ方式でワード毎に間引いてリンクＡ，Ｂにマッピングする。この結果、第１〜第４のサブイメージにマッピングされた信号は、合計１６ｃｈのＨＤ−ＳＤＩにマッピングされる。
【０１３６】
ここで、ＣＨ１〜ＣＨ６をＳ４３５−２に規定される１０Ｇ−ＳＤＩモードＢのＨＤ−ＳＤＩ第１ｃｈ〜第６ｃｈに割り当てて１０Ｇ−ＳＤＩリンク１とする。
ＣＨ７〜ＣＨ１２は、１０Ｇ−ＳＤＩモードＢのＨＤ−ＳＤＩ第１ｃｈ〜第６ｃｈに割り当てて１０Ｇ−ＳＤＩのリンク２とする。
ＣＨ１３〜ＣＨ１６は、１０Ｇ−ＳＤＩモードＢのＨＤ−ＳＤＩ第１ｃｈ〜第４ｃｈに割り当てて１０Ｇ−ＳＤＩリンク３とする。
【０１３７】
また、４０９６×２１６０信号にＡＮＣ／オーディオデータがある場合には、第１の実施の形態に示した場合と同じように、多重部１４がＡＮＣ／オーディオデータをＨＤ−ＳＤＩの水平補助データスペースに多重する。つまり、６０Ｐの場合には、１０Ｇ−ＳＤＩリンク１のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２，１０Ｇ−ＳＤＩリンク２のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２，１０Ｇ−ＳＤＩリンク３のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２の順にＡＮＣ／オーディオデータを多重する。
【０１３８】
また、４７．９５Ｐ〜５０Ｐの場合には、順にＡＮＣ／オーディオデータを多重する。例えば、１０Ｇ−ＳＤＩリンク１のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４、１０Ｇ−ＳＤＩリンク２のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４、１０Ｇ−ＳＤＩリンク３のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４の順となる。この時、１０Ｇ−ＳＤＩ  リンク１  ＨＤ−ＳＤＩ  ＣＨ１のＡＮＣ／オーディオデータを許容量いっぱいまで使用しても、なお、補助データスペースにオーディオデータを多重しなければならない場合がある。この場合にのみ、１０Ｇ−ＳＤＩリンク１ＨＤ−ＳＤＩＣＨ２のＨブランクを使用する。
【０１３９】
ここで、４８ｋＨｚサンプリングオーディオは最大で、
６０Ｐ時には、１６ｃｈ×２ｃｈ×３リンク＝９６ｃｈ、９６ｋＨｚサンプリングオーディオはこの半分の４８ｃｈ伝送可能である。
また、４７．９５Ｐ〜５０Ｐ時には、１６ｃｈ×４ｃｈ×３リンク＝１９２ｃｈ、９６ｋＨｚサンプリングオーディオはこの半分の９６ｃｈ伝送可能である。
【０１４０】
図１７は、ＣＣＵ２における、再生部３９の内部構成例を示す。
【０１４１】
再生部３９は、各部にクロックを供給するクロック供給回路６１と、４０９６×２１６０／４７．９５Ｐ−６０Ｐの映像信号を記憶するＲＡＭ６３を備える。また、再生部３９は、モードＢで規定される１６本のＨＤ−ＳＤＩ１〜１６をそれぞれ記憶するＲＡＭ６８−１〜６８−１６を備える。このＨＤ−ＳＤＩ１〜１６は、２０４８×１０８０／４７．９５Ｉ，４８Ｉ，５０Ｉ，５９．９４Ｉ，６０Ｉ／４：２：２／１０ビット信号によって構成される
【０１４２】
ＨＤ−ＳＤＩ１〜１６は、１０Ｇ  モードＢ  リンク１、リンク２、リンク３の８Ｂ／１０Ｂ・Ｐ／Ｓ部３８から入力された、ＨＤ−ＳＤＩ１〜１６からなる。書込み制御部６９−１〜６９−１６は、クロック供給回路６１から供給されるクロックに合わせて、入力した１６本のＨＤ−ＳＤＩ１〜１６を書き込む制御を行う。
【０１４３】
また、再生部３９は、ワード多重を制御するワード多重制御部６７−１〜６７−８と、ワード多重制御部６７−１〜６７−８が一時的に多重したデータを書き込むＲＡＭ６６−１〜６６−８と、を備える。ワード多重制御部６７−１〜６７−８は、所定のタイミングを制御してＳＭＰＴＥ３７２のＦｉｇｕｒｅ４，６，７，８，９の逆変換のワード単位で読み出す。この読出しタイミングは、（ＲＡＭ６８−１，６８−２）、（ＲＡＭ６８−３，６８−４）、（ＲＡＭ６８−５，６８−６）、（ＲＡＭ６８−７，６８−８）毎に定まる。
【０１４４】
また、再生部３９は、ワード多重制御部６７−１〜６７−８によって多重された画素サンプルを、第１〜第４のサブイメージのそれぞれの一ライン毎に多重するライン多重制御部６５−１〜６５−４を備える。具体的には、ライン多重制御部６５−１〜６５−４は、ＲＡＭ６６−１〜６６−８から画素サンプルを読出し、ライン毎に多重して、多重したデータを書き込むＲＡＭ６４−１〜６４−４に書き込む。そして、ライン多重制御部６５−１〜６５−４は、ＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージをＲＡＭ６４−１〜６４−４に形成する。
【０１４５】
また、再生部３９は、ＲＡＭ４３に２画素ずつ多重する２画素多重（デインタリーブ）を制御する２画素多重制御部４２を備える。ＲＡＭ４３には、４０９６×２１６０／４７．９５Ｐ−６０Ｐ信号が保存され、適宜、この信号が再生される。
【０１４６】
クロック供給回路４１は、２画素多重制御部４２、ワード多重制御部６７−１〜６７−８、及び書込み制御部６９−１〜６９−１６に画素サンプルの読み出し又は書き込みに用いるクロックを供給し、このクロックにより各部が同期する。
【０１４７】
なお、図１２では、ワード多重、ライン多重、及び２画素多重を３種類のＲＡＭを用いて３段階で行う例を書いたが、一つのＲＡＭを用いて４０９６×２１６０／４７．９５Ｐ−６０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を生成しても良い。
【０１４８】
以上説明した第２の実施の形態によれば、マッピング部１１は、４０９６×２１６０／４７．９５Ｐ−６０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号の画素サンプルを間引いて第１〜第４のサブイメージにマッピングする。その後、マッピング部１１は、ライン間引きとワード間引きを行うことで、１０Ｇ−ＳＤＩ  モードＢの６チャンネルで構成される第１、第２及び第３リンクで伝送できる。このため、放送用カメラ１は、４０９６×２１６０／４７．９５Ｐ−６０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータに変換してＣＣＵ２に伝送できる。
【０１４９】
一方、ＣＣＵ２は、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータから４０９６×２１６０／４７．９５Ｐ−６０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を再生できる。つまり、４ｋ×２ｋ信号を、従来用いている１０．６９２Ｇｂｐｓシリアルインタフェースの多ｃｈで伝送することが出来る。このため、信号伝送に当たり、既存の設備を有効に活用することができる。
【０１５０】
また、１０Ｇ−ＳＤＩ３ｃｈの信号を１本の光ファイバーで伝送する際には、ＣＷＤＭ／ＤＷＤＭ波長多重技術を使うことが出来る。
【０１５１】
＜第３の実施の形態：４０９６×２１６０／７１．９２８Ｐ−９０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット＞
【０１５２】
次に、本発明の第３の実施の形態に係るマッピング部１１と再生部３９の動作例について、図１８〜図２１を参照して説明する。
本実施の形態では、ｎ倍速で入力した画像信号をｎフレーム毎に分離して１０Ｇ−ＳＤＩモードＢで伝送する信号送信装置に適用した例について説明する。
以下の説明では、４０９６×２１６０／７１．９２８Ｐ，７２Ｐ，７５Ｐ，８９．９１Ｐ，９０Ｐ／１０ビット，１２ビットの画素サンプルを間引く方式について説明する。以下の記載において、７１．９２８Ｐ，７２Ｐ，７５Ｐ，８９．９１Ｐ，９０Ｐを、「７１．９２８Ｐ−９０Ｐ」と略記する場合がある。
【０１５３】
図１８は、４０９６×２１６０信号を３倍速信号とした場合におけるフレーム間引きの例を示す。
ｎ倍速信号（本例では、ｎ＝３）が入力した場合、マッピング部１１は、３フレーム毎に入力信号を取り出し、この入力信号に基づいて所定の変換処理を行う。
【０１５４】
マッピング部１１は、４０９６×２１６０／７１．９２８Ｐ−９０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を、フレームメモリを用いて３フレーム毎に間引く。そして、３ｃｈの４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を作成する。
【０１５５】
次に、マッピング部１１は、４０９６×２１６０／２３．９８Ｐ−３０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を上述した第１の実施の形態に示した方法でそれぞれＨＤ−ＳＤＩ８ｃｈにマッピングする。これにより、２４ｃｈのＨＤ−ＳＤＩを出力する。
【０１５６】
図１９は、マッピング部１１の内部構成例を示す。
マッピング部１１は、各部にクロックを供給するクロック供給回路７１と、４０９６×２１６０／７１．９２８Ｐ−９０Ｐの映像信号を記憶するＲＡＭ７３を備える。また、マッピング部１１は、ＲＡＭ７３から１フレームずつ画素サンプルを読み出すフレーム間引き（インタリーブ）を制御するフレーム間引き制御部７２と、フレーム間引きされた画素サンプルを保存する３個のＲＡＭ７４−１〜７４−３と、を備える。
【０１５７】
また、マッピング部１１は、ＲＡＭ７４−１〜７４−３から２画素ずつ画素サンプルを読み出す２画素間引きを制御する２画素間引き制御部７５−１〜７５−３と、２画素間引きされた画素サンプルを保存するＲＡＭ７６−１〜７６−１２と、を備える。
【０１５８】
また、マッピング部１１は、ＲＡＭ７６−１〜７６−１２から読出したデータのワード間引きを制御する１２個のワード間引き制御部７７−１〜７７−１２を備える。また、マッピング部１１は、ワード間引き制御部７７−１〜７７−１２が間引いたデータを保存する２４個のＲＡＭ７８−１〜７８−２４と、を備える。
【０１５９】
また、マッピング部１１は、ＲＡＭ７８−１〜７８−２４から読み出した画素サンプルを２４チャンネルのＨＤ−ＳＤＩとして出力する読み出し制御部７９−１〜７９−２４を備える。
【０１６０】
クロック供給回路７１は、フレーム間引き制御部７２、２画素間引き制御部７５−１〜７５−３、ワード間引き制御部７７−１〜７７−１２、及び読み出し制御部７９−１〜７９−２４に画素サンプルの読み出し又は書き込みに用いるクロックを供給する。各ブロックは、クロック供給回路７１から供給されるクロックによって同期する。
【０１６１】
不図示のイメージセンサから入力する４０９６×２１６０／７１．９２８Ｐ−９０Ｐ信号は、ＲＡＭ７３に保存される。フレーム間引き制御部７２は、入力した画像信号がｎ倍速信号である場合に、ｎ個のフレーム毎に画像サンプルを間引いてｎチャンネルの信号を生成する。本例では、入力信号が３倍速信号であるので、３フレーム毎に１フレーム間引いて形成した４０９６×２１６０／２３．９８Ｐ−３０Ｐ信号を、ＲＡＭ７４−１〜７４−３に保存する。
【０１６２】
２画素間引き制御部７５−１〜７５−３は、ｎチャンネルの信号に間引かれた画素サンプルを２画素ずつ第１〜第４のサブイメージにマッピングする。具体的には、２画素間引き制御部７５−１〜７５−３は、ＲＡＭ７４−１〜７４−３から読出した４０９６×２１６０／２３．９８Ｐ−３０Ｐ信号から隣り合う上下の２ライン毎に、ライン方向に画素サンプルを２画素ずつ抽出する。その後、２画素間引き制御部７５−１〜７５−３は、ＲＡＭ７６−１〜７６−１２に抽出した画素サンプルを保存する。これにより、２画素間引き制御部７５−１〜７５−３は、それぞれのＲＡＭ７６−１〜７６−４，７６−５〜７６−８，７６−９〜７６−１２にそれぞれＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージを形成する。
【０１６３】
ワード間引き制御部７７−１〜７７−２４は、ＲＡＭ７６−１〜７６−１２に保存された第１〜第４のサブイメージをワード間引きして、２ｃｈの２０４８×１０８０／２３．９８Ｐ−３０Ｐ／４：２：２／１０ビット信号に変換する。そして、ワード間引き制御部７７−１〜７７−２４は、２ｃｈの２０４８×１０８０／２３．９８Ｐ−３０Ｐ／４：２：２／１０ビット信号をＲＡＭ７８−１〜７８−２４に保存する。読出し制御部７９−１〜７９−２４は、クロック供給回路７１から供給される基準クロックで信号を読み出し、Ｐ／Ｓ変換して合計２４ｃｈのＨＤ−ＳＤＩにマッピングして出力する。
【０１６４】
図２０は、フレーム間引きされた信号を２４チャンネルのＨＤ−ＳＤＩのアクティブ期間にマッピングする例を示す。
【０１６５】
始めに、２画素間引き制御部２２は、フレーム間引きされた３つのフレームから２画素ずつ第１〜第４のサブイメージに画素サンプルをマッピングする。次に、ワード間引き制御部２５−１〜２５−４は、第１〜第４のサブイメージより読み出した画素サンプルをリンクＡ，Ｂにマッピングする。こうして、ワード間引き制御部２５−１〜２５−４は、合計２４ｃｈのＨＤ−ＳＤＩに画素サンプルをマッピングする。
【０１６６】
ここで、ＣＨ１〜ＣＨ６をＳ４３５−２に規定される１０Ｇ−ＳＤＩモードＢのＨＤ−ＳＤＩ第１ｃｈ〜第６ｃｈに割り当てて１０Ｇ−ＳＤＩリンク１とする。
ＣＨ７〜ＣＨ１２は１０Ｇ−ＳＤＩモードＢのＨＤ−ＳＤＩ第１ｃｈ〜第６ｃｈに割り当てて１０Ｇ−ＳＤＩリンク２とする。
ＣＨ１３〜ＣＨ１８は１０Ｇ−ＳＤＩモードＢのＨＤ−ＳＤＩ第１ｃｈ〜第６ｃｈに割り当てて１０Ｇ−ＳＤＩリンク３とする。
ＣＨ１９〜ＣＨ２４は１０Ｇ−ＳＤＩモードＢのＨＤ−ＳＤＩ第１ｃｈ〜第６ｃｈに割り当てて１０Ｇ−ＳＤＩ第４リンクとする。
【０１６７】
また、第１の実施の形態に示したように、多重部１４は、４０９６×２１６０信号にＡＮＣ／オーディオデータがある場合に、ＡＮＣ／オーディオデータをＨＤ−ＳＤＩの水平補助データスペースに多重する。
９０Ｐの場合には、１０Ｇ−ＳＤＩリンク１のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２、１０Ｇ−ＳＤＩリンク２のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２、１０Ｇ−ＳＤＩリンク３のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２の順にＡＮＣ／オーディオデータを多重する。
【０１６８】
７１．９２８Ｐ〜７５Ｐの場合には、以下の順でＡＮＣ／オーディオデータを多重する。つまり、１０Ｇ−ＳＤＩリンク１のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４、１０Ｇ−ＳＤＩリンク２のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４、１０Ｇ−ＳＤＩリンク３のＨＤ−ＳＤＩ  ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４の順である。
【０１６９】
この時、１０Ｇ−ＳＤＩ  リンク１  ＨＤ−ＳＤＩ  ＣＨ１のＡＮＣ／オーディオ領域を許容量いっぱいまで使用してもなおＡＮＣ／オーディオデータの多重が必要な場合にのみ、１０Ｇ−ＳＤＩリンク１ＨＤ−ＳＤＩＣＨ２のＨブランクを使用する。
【０１７０】
ここで、４８ｋＨｚサンプリングオーディオは最大で、以下のチャンネル数で伝送できる。
９０Ｐ時には、１６ｃｈ×２ｃｈ×４リンク＝１２８ｃｈ、９６ｋＨｚサンプリングオーディオはこの半分の６４ｃｈ伝送可能である。
また、７１．９２８Ｐ〜７５Ｐ時には、１６ｃｈ×４ｃｈ×４リンク＝２５６ｃｈ、９６ｋＨｚサンプリングオーディオはこの半分の１２８ｃｈ伝送可能である。
【０１７１】
なお、本例では、フレーム間引き、２画素間引き、ワード間引きを行うため、３種類のメモリ（ＲＡＭ７４−１〜７４−３、ＲＡＭ７７−１〜７７−１２、ＲＡＭ７８−１〜７８−２４）を用いて、３段階で行う例を示した。しかし、一つのメモリを使って、フレーム間引きしたデータを、２画素間引き及びワード間引きして２４ｃｈのＨＤ−ＳＤＩとして出力しても良い。
【０１７２】
図２１は、ＣＣＵ２における、再生部３９の内部構成例を示す。
【０１７３】
再生部３９は、各部にクロックを供給するクロック供給回路８１と、４０９６×２１６０／７１．９２８Ｐ−９０Ｐの映像信号を記憶するＲＡＭ８３を備える。また、再生部３９は、モードＢで規定される２４本のＨＤ−ＳＤＩ１〜２４をそれぞれ記憶するＲＡＭ８９−１〜８９−２４を備える。ＨＤ−ＳＤＩ１〜２４は、２０４８×１０８０／４７．９５Ｉ，４８Ｉ，５０Ｉ，５９．９４Ｉ，６０Ｉ／４：２：２／１０ビット信号によって構成される。
【０１７４】
また、再生部３９は、ワード多重を制御するワード多重制御部８７−１〜８７−１２と、ワード多重制御部８７−１〜８７−１２が一時的に多重したデータを書き込むＲＡＭ８６−１〜８６−１２と、を備える。ワード多重制御部８７−１〜８７−１２は、所定のタイミングを制御してＳＭＰＴＥ３７２のＦｉｇｕｒｅ４，６，７，８，９の逆変換のワード単位で読み出す。この読出しタイミングは、（ＲＡＭ８９−１，８９−２）、（ＲＡＭ８９−３，８９−４）、（ＲＡＭ８９−５，８９−６）、（ＲＡＭ８９−７，８９−８）毎に定まる。そして、ワード多重制御部８７−１〜８７−１２は、ＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージをＲＡＭ８６−１〜８６−１２に形成する。
【０１７５】
また、再生部３９は、ＲＡＭ８６−１〜８６−１２から読出した画素サンプルを２画素毎に多重する２画素多重制御部８５−１〜８５−３と、２画素多重制御部８５−１〜８５−３が多重したデータを書き込むＲＡＭ８４−１〜８４−３と、を備える。２画素多重制御部８５−１〜８５−３は、ＲＡＭ８６−１〜８６−１２から読出した画素サンプルを２画素毎に読み出して４０９６×２１６０／２３．９８Ｐ−３０Ｐ相当の信号を再生する。
【０１７６】
また、再生部３９は、ＲＡＭ８４−１〜８４−３から読出した画素サンプルをフレーム毎に多重するフレーム多重制御部８２を備える。フレーム多重制御部８２は、１フレームの画素数がＨＤ−ＳＤＩフォーマットで規定される画素数を越える画像信号がｎ倍速信号である場合に用いられる。すなわち、フレーム多重制御部８２は、２画素多重制御部８５−１〜８５−３が画素サンプルを２画素ずつ多重した画像信号をｎフレーム毎に多重してｎ倍速信号を生成する。ＲＡＭ８３には、４０９６×２１６０／７１．９２８Ｐ−９０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号が保存され、適宜、この信号が再生される。
【０１７７】
クロック供給回路４１は、２画素多重制御部４２、ワード多重制御部８７−１〜８７−１２、及び書込み制御部８９−１〜８９−２４に画素サンプルの読み出し又は書き込みに用いるクロックを供給し、このクロックにより各部が同期する。
【０１７８】
なお、図２１では、ワード多重、２画素多重、及びフレーム多重を３種類のＲＡＭを用いて３段階で行う例を書いたが、一つのＲＡＭを用いて４０９６×２１６０／４７．９５Ｐ−６０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を生成しても良い。
【０１７９】
以上説明した第３の実施の形態によれば、マッピング部１１は、４０９６×２１６０／７１．９２８Ｐ−９０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を、３つのフレームに間引く。次に、マッピング部１１は、フレームに間引かれた画素サンプルを第１〜第４のサブイメージにマッピングする２画素間引きを行う。そして、マッピング部１１は、ワード間引きを行う。このため、放送用カメラ１は、４０９６×２１６０／７１．９２８Ｐ−９０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータに変換してＣＣＵ２に伝送できる。
【０１８０】
一方、ＣＣＵ２は、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータから４０９６×２１６０／７１．９２８Ｐ−９０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を再生できる。つまり、４ｋ×２ｋ信号を、従来用いている１０．６９２Ｇｂｐｓシリアルインタフェースの多ｃｈで伝送することが出来る。このため、信号伝送に当たり、既存の設備を有効に活用することができる。
【０１８１】
また、４０９６×２１６０／２３．９８Ｐ−６０Ｐ信号ならびに４０９６×２１６０／２３．９８Ｐ−３０Ｐ信号の３倍速の４０９６×２１６０／７１．９２８−９０Ｐ信号を、多ｃｈの１０Ｇ−ＳＤＩ  モードＢで伝送することが出来る。
【０１８２】
また、１０Ｇ−ＳＤＩ  ２４ｃｈの信号を１本の光ファイバーで伝送する際には、ＣＷＤＭ／ＤＷＤＭ波長多重技術を使うことが出来る。
【０１８３】
＜第４の実施の形態：４０９６×２１６０／７１．９２８Ｐ−９０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット＞
【０１８４】
次に、本発明の第４の実施の形態に係るマッピング部１１と再生部３９の動作例について、図２２〜図２４を参照して説明する。
【０１８５】
図２２は、マッピング部１１の内部構成例を示す。
本例のマッピング部１１は、上述した第３の実施の形態に係るマッピング部１１と比べて、２画素間引きとフレーム間引きを行う順序を入れ替えたものであるため、相違点のみ説明する。
【０１８６】
マッピング部１１は、ＲＡＭ７３から２画素ずつ画素サンプルを読み出す２画素間引きを制御する２画素間引き制御部７５と、２画素間引きされた画素サンプルを保存するＲＡＭ７４−１〜７４−４と、を備える。
【０１８７】
また、マッピング部１１は、ＲＡＭ７４−１〜７４−４から１フレームずつ画素サンプルを読み出すフレーム間引きを制御するフレーム間引き制御部７２−１〜７２−４を備える。また、マッピング部１１は、フレーム間引きされた画素サンプルを保存する１２個のＲＡＭ７６−１０〜７６−１２と、を備える。
【０１８８】
フレーム間引き制御部７２−１〜７２−４は、画像信号がｎ倍速信号である場合に、２画素間引き制御部が画素サンプルを２画素ずつマッピングした第１〜第４のサブイメージから画像信号をｎ個のフレームに間引いてｎチャンネルの信号を生成する。本例では、入力した画像信号が３倍速信号であるので、フレーム間引き制御部７２−１〜７２−４は、第１〜第４のサブイメージから画像信号を３個のフレームに間引いて３チャンネルの信号を生成する。
【０１８９】
また、ワード間引き制御部７７−１〜７７−１２は、３チャンネルの信号に間引かれた画素サンプルをワード毎に間引いて、モードＢのＨＤ−ＳＤＩにマッピングし、ＲＡＭ７８−１〜７８−２４にマッピングする。
以後のマッピング部１１の構成及び動作は、図１９に示したものと同様である。
そして、マッピング部１１は、合計２４ｃｈのＨＤ−ＳＤＩを出力する。
【０１９０】
図２３は、２画素間引きされた信号を２４チャンネルのＨＤ−ＳＤＩのアクティブ期間にマッピングする例を示す。
【０１９１】
始めに、フレーム間引き制御部７２−１〜７２−４は、２画素間引きされてＲＡＭ７４−１〜７４−４に形成される第１〜第４のサブイメージからフレーム毎にフレーム間引きを行う。そして、ワード間引き制御部７７−１〜７７−１２は、フレーム間引きされた第１〜第４のサブイメージより読み出した画素サンプルをリンクＡ，Ｂにマッピングする。こうして、ワード間引き制御部７７−１〜７７−１は、合計２４ｃｈのＨＤ−ＳＤＩに画素サンプルをマッピングする。
【０１９２】
以下、リンクの設定、ＡＮＣ／オーディオデータの多重については、上述した第３の実施の形態に係るマッピング部１１、多重部１４の動作と同様であるため説明を省略する。
【０１９３】
図２１は、ＣＣＵ２における、再生部３９の内部構成例を示す。
【０１９４】
再生部３９は、２０４８×１０８０／４７．９５Ｉ，４８Ｉ，５０Ｉ，５９．９４Ｉ，６０Ｉ／４：４：４，４：２：２／１０ビット，１２ビット信号のモードＢで規定される２４本のＨＤ−ＳＤＩ１〜２４を記憶するＲＡＭ８９−１〜８９−２４を備える。
書込み制御部８９−１〜８９−２４は、クロック供給回路８１から供給されるクロックに合わせて、入力した２４本のＨＤ−ＳＤＩ１〜２４をＲＡＭ８９−１〜８９−２４に書き込む制御を行う。
【０１９５】
また、再生部３９は、ワード多重を制御するワード多重制御部８７−１〜８７−１２と、ワード多重制御部８７−１〜８７−１２が一時的に多重したデータを書き込むＲＡＭ８６−１〜８６−１２と、を備える。ワード多重制御部８７−１〜８７−１２は、ＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージをＲＡＭ８６−１〜８６−１２に形成する。
【０１９６】
また、再生部３９は、ＲＡＭ８６−１〜８６−１２から読出した画素サンプルをフレーム多重するフレーム多重制御部８２−１〜８２−４と、フレーム多重制御部８２−１〜８２−４が多重したデータを書き込むＲＡＭ８４−１〜８４−４と、を備える。
【０１９７】
フレーム多重制御部８２−１〜８２−４は、１フレームの画素数がＨＤ−ＳＤＩフォーマットで規定される画素数を越える画像信号がｎ倍速信号である場合に用いられる。すなわち、フレーム多重制御部８２−１〜８２−４は、ワード多重制御部８７−１〜８７−１２が画素サンプルをワード毎に多重した画像信号をｎフレーム毎に多重する。そして、フレーム多重制御部８２−１〜８２−４は、生成したｎ倍速信号をＲＡＭ８４−１〜８４−４に書き込む。
【０１９８】
また、再生部３９は、ＲＡＭ８４−１〜８４−４から読出した画素サンプルを２画素多重する２画素多重制御部８２−１〜８２−４を備える。ＲＡＭ８３には、４０９６×２１６０／７１．９２８Ｐ−９０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号が保存され、適宜、この信号が再生される。
【０１９９】
以上説明した第４の実施の形態によれば、マッピング部１１は、４０９６×２１６０／７１．９２８Ｐ−９０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を、３つのフレームに間引く。次に、マッピング部１１は、フレームに間引かれた画素サンプルを第１〜第４のサブイメージにマッピングする２画素間引きを行う。そして、マッピング部１１は、ワード間引きを行う。このため、放送用カメラ１は、４０９６×２１６０／７１．９２８Ｐ−９０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータに変換してＣＣＵ２に伝送できる。
【０２００】
一方、ＣＣＵ２は、ビットレート１０．６９２Ｇｂｐｓのシリアル・デジタルデータから４０９６×２１６０／７１．９２８Ｐ−９０Ｐ／４：４：４，４：２：２／１０ビット，１２ビット信号を再生できる。つまり、４ｋ×２ｋ信号を、従来用いている１０．６９２Ｇｂｐｓシリアルインタフェースの多ｃｈで伝送することが出来る。このため、信号伝送に当たり、既存の設備を有効に活用することができる。
【０２０１】
なお、本発明は上述した実施の形態に限られるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りその他種々の応用例、変形例を取り得ることは勿論である。
【符号の説明】
【０２０２】
１…放送用カメラ、２…ＣＣＵ、３…光ファイバーケーブル、１０…信号伝送システム、１１…マッピング部、１２…Ｓ／Ｐ・８Ｂ／１０Ｂ部、１２−１…ブロック、１３…ＰＬＬ、１４…多重部、１５…データ長変換部、１６…ＦＩＦＯメモリ、１７…多チャンネルデータ形成部、１８…多重・Ｐ／Ｓ変換部、１９…光電変換部、２１…クロック供給回路、２２…２画素間引き制御部、２５−１〜２５−４…ワード間引き制御部、２７−１〜２７−８…読み出し制御部、３１…光電変換部、３２…データ形成部、３３…多重部、３６…データ長変換部、３７…分離部、３８…８Ｂ／１０Ｂ・Ｐ／Ｓ部、３９…再生部、４１…クロック供給回路、４４…２画素多重制御部、４５−１〜４５−４…ワード多重制御部、４７−１〜４７−８…書込み制御部
【図１】
0005454215.tif 000004
【図２】
0005454215.tif 000005
【図３】
0005454215.tif 000006
【図４】
0005454215.tif 000007
【図５】
0005454215.tif 000008
【図６】
0005454215.tif 000009
【図７】
0005454215.tif 000010
【図８】
0005454215.tif 000011
【図９】
0005454215.tif 000012
【図１０】
0005454215.tif 000013
【図１１】
0005454215.tif 000014
【図１２】
0005454215.tif 000015
【図１３】
0005454215.tif 000016
【図１４】
0005454215.tif 000017
【図１５】
0005454215.tif 000018
【図１６】
0005454215.tif 000019
【図１７】
0005454215.tif 000020
【図１８】
0005454215.tif 000021
【図１９】
0005454215.tif 000022
【図２０】
0005454215.tif 000023
【図２１】
0005454215.tif 000024
【図２２】
0005454215.tif 000025
【図２３】
0005454215.tif 000026
【図２４】
0005454215.tif 000027
【図２５】
0005454215.tif 000028
【図２６】
0005454215.tif 000029