(57)【特許請求の範囲】
【請求項１】
信号線駆動回路と、走査線駆動回路と、画素部と、を有し、
前記画素部は、走査線および信号線に対応して複数の画素がマトリクスに配置され、
前記信号線駆動回路は、シフトレジスタ回路と、ラッチ回路と、第１のスイッチと、第２のスイッチと、を有し、
前記シフトレジスタ回路はクロック信号が入力されてサンプリングパルスを出力し、
前記ラッチ回路は前記サンプリングパルスに従ってビデオ信号を保持し、
前記第１のスイッチは、制御信号および前記制御信号の反転信号が入力されて、オンまたはオフが選択され、オンとなった前記第１のスイッチを介して、前記ラッチ回路から前記信号線にビデオ信号が入力され、
前記第２のスイッチは、前記制御信号が入力されて、オンまたはオフが選択され、オンとなった前記第２のスイッチを介して、配線から、前記信号線に前記ビデオ信号とは異なる信号が入力され、
前記制御信号が第１の電位のとき、前記第１のスイッチがオンとなり、かつ、前記第２のスイッチがオフとなり、
前記制御信号が前記第１の電位とは異なる第２の電位のとき、前記第１のスイッチがオフとなり、かつ、前記第２のスイッチがオンとなり、
前記画素部における、ｉ（ｉは自然数）行目の画素に対応するビデオ信号が前記ラッチ回路に入力されはじめてから、前記ｉ行目の画素のビデオ信号を前記ラッチ回路に保持し終わった直後までの間に、前記制御信号が前記第１の電位から前記第２の電位に変更され、
前記ｉ行目の画素のビデオ信号を前記ラッチ回路に保持し終わった後、前記シフトレジスタ回路へのクロック信号の入力が停止し、
前記画素部における、第ｉ行目乃至第ｊ（ｊは２以上の自然数）行目の画素において、ビデオ信号とは異なる信号を用いて表示を行い、
前記シフトレジスタ回路へのクロック信号の入力を再開し、前記画素部における、ｊ＋１行目の画素に対応するビデオ信号を前記ラッチ回路に保持し終わった直後から、ｊ＋２行目の画素に対応するビデオ信号が前記ラッチ回路に入力されるまでの間に、前記制御信号が前記第２の電位から前記第１の電位に変更されることを特徴とする表示装置。
【請求項２】
請求項１において、
前記配線に入力される、前記ビデオ信号と異なる信号は、当該信号が前記信号線を介して画素に入力されたときに、当該画素の階調表示が黒表示でもなく白表示でもない階調表示となる信号であることを特徴とする表示装置。
【請求項３】
請求項１において、
前記配線に入力される、前記ビデオ信号と異なる信号は、当該信号が前記信号線を介して画素に入力されたときに、当該画素の階調表示が前記ビデオ信号による前記画素部の階調表示の平均の階調表示となる信号であることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の画素がマトリクスに配置されたアクティブマトリクス型表示装置に関し
、特に、複数の画素の一部を利用して部分表示（パーシャル表示）を行う表示装置、及び
その駆動方法に関する。また、その表示装置を表示部に有する電子機器に関する。
【背景技術】
【０００２】
液晶などの表示素子で形成した表示装置である液晶ディスプレイ（ＬＣＤ）が広く普及
している。しかし、近年、画素を発光ダイオード（ＬＥＤ）などの表示素子で形成した、
いわゆる自発光型の表示装置、つまり、発光装置が注目を浴びている。このような自発光
型の表示装置に用いられる表示素子としては、有機発光ダイオード（ＯＬＥＤ（Ｏｒｇａ
ｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、有機ＥＬ素子、エレクトロルミ
ネッセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子などとも言う）が
注目を集めており、ＥＬディスプレイなどに用いられるようになってきている。ＯＬＥＤ
などの表示素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、
バックライトが不要で応答速度が速い等の利点がある。
【０００３】
最近、特に携帯電話機などの携帯型の電子機器の表示部にＥＬディスプレイが用いられる
ようになってきている。このような携帯型の電子機器においては、さらに低消費電力化が
要求される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２９７１０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、低消費電力化を図る技術として、表示領域の一部のみを利用して表示（パーシ
ャル表示）を行う技術が用いられている。例えば、表示領域を分割し、それぞれの表示領
域を別個に駆動する複数の駆動回路を設け、節電モード時には、固定パターンを表示する
領域のみ駆動させるなどしてパーシャル表示を行うことができる。
【０００６】
しかし、このような構成では、任意の位置に表示を行うことができない。また、表示装置
の機種によって規格が異なるため、それぞれ別個の駆動回路の開発を行わなければならな
い。
【０００７】
また、任意の表示領域の画素にビデオ信号を入力することによりパーシャル表示を行うこ
ともできる。そして、パーシャル表示の際には、非表示領域の画素への信号の書き換え回
数を減らすことにより、消費電力の低減を図ることができる（特許文献１参照）
【０００８】
しかし、このような構成では、駆動回路の構成が複雑になってしまう。また、消費電力の
低減も充分ではない。
【０００９】
そこで、本発明の表示装置は、任意の位置にパーシャル表示を行うことが可能であり、さ
らに消費電力の低減を図った表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の表示装置は、部分表示（パーシャル表示）中において、非表示領域の画素を選択
しているとき、信号線駆動回路へのクロック信号の入力を停止し、信号線駆動回路に含ま
れるシフトレジスタ回路の動作を停止させ、画素へは非表示信号を入力する。
【００１１】
以下に本発明の具体的構成を示す。
【００１２】
本発明の表示装置は、画素に書き込む信号を出力する信号線駆動回路と、信号を書き込む
画素を選択する走査線駆動回路と、を有し、該信号線駆動回路は、該走査線駆動回路によ
り画素が選択され、且つ該信号線駆動回路の動作が停止している間、該信号線駆動回路か
ら所定の信号を出力する切り替え回路を有する。
【００１３】
また、本発明の表示装置は、画素に書き込む信号を信号線に出力する信号線駆動回路と、
信号を書き込む画素を選択する走査線駆動回路と、を有し、該信号線駆動回路は、シフト
レジスタ回路と、ラッチ回路と、切り替え回路とを有し、該切り替え回路は、スイッチを
備え、該スイッチにより該信号線を該ラッチ回路の出力端子または所定の電位が供給され
る配線と導通させる手段を有する。
【００１４】
また、本発明の表示装置は、複数の画素を備える画素部と、画素に書き込む信号を出力す
る信号線駆動回路と、信号を書き込む画素を選択する走査線駆動回路と、該信号線駆動回
路の動作を停止する制御手段と、を有し、該画素は、アナログの電圧を保持する手段と、
デジタル信号を記憶する手段とを有し、該走査線駆動回路により画素が選択され、且つ該
信号線駆動回路の動作が停止している間、該信号線駆動回路からは所定の信号が出力され
る。
【００１５】
また、本発明の表示装置は、上記構成において、該デジタル信号を記憶する手段は該所定
の信号を記憶する。
【００１６】
また、本発明の表示装置は、上記構成において、該画素は液晶表示素子を有する。
【００１７】
本発明の表示装置の駆動方法は、信号線駆動回路にシフトレジスタ回路とラッチ回路と切
り替え回路とを有し、部分表示が可能な表示装置の駆動方法であって、部分表示中におい
て、表示領域の画素を選択している間、該切り替え回路により該ラッチ回路から出力され
る信号を信号線に供給し、非表示領域の画素を選択している間、該切り替え回路により非
表示信号を信号線に供給し、該表示領域の画素を選択している間、該シフタレジスタ回路
へクロック信号を入力し、該非表示領域の画素の選択開始時に該シフタレジスタ回路への
クロック信号の入力を停止し、該非表示領域の画素の選択から該表示領域の画素の選択に
移るとき、該表示領域の画素の選択開始から１水平期間以上前に該シフトレジスタ回路へ
のクロック信号の入力を開始する。
【００１８】
また、本発明の表示装置の駆動方法は、信号線駆動回路にシフトレジスタ回路と切り替え
回路とを有し、部分表示が可能な表示装置の駆動方法であって、部分表示中において、表
示領域の画素を選択している間、該切り替え回路によりビデオ線から出力される信号を信
号線に供給し、非表示領域の画素を選択している間、該切り替え回路により非表示信号を
信号線に供給し、該表示領域の画素を選択している間、該シフタレジスタ回路へクロック
信号を入力し、該非表示領域の画素を選択している間、該シフタレジスタ回路へのクロッ
ク信号の入力を停止する。
【００１９】
なお、明細書に示すスイッチは、電気的スイッチでも機械的なスイッチでも何でも良い
。電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオード
でもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジ
スタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジ
スタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合
、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ない
トランジスタとしては、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの
等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位
側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近い状態で動作する場合はＮチャネル型を、反対
に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はＰチ
ャネル型を用いることが望ましい。なぜなら、ゲートソース間電圧の絶対値を大きくでき
るため、スイッチとして、動作しやすいからである。なお、Ｎチャネル型とＰチャネル型
の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。
【００２０】
なお、本発明において接続されているとは、電気的に接続されていることと同義である。
したがって、間に別の素子やスイッチなどが配置されていてもよい。
【００２１】
なお、表示素子は、様々な形態を用いることが出来る。例えば、ＥＬ素子（有機ＥＬ素子
、無機ＥＬ素子又は有機材料及び無機材料を含むＥＬ素子）、電子放出素子、液晶素子、
電子インク、光回折素子、放電素子、微小鏡面素子（ＤＭＤ：Ｄｉｇｉｔａｌ  Ｍｉｃｒ
ｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、圧電素子、カーボンナノチューブなど、電気磁気的作
用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用
いたＥＬパネル方式の表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装
置としてはフィールドエミッションディスプレイ（ＦＥＤ：Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏ
ｎ  Ｄｉｓｐｌａｙ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏ
ｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌｙ）など、液晶素子
を用いた液晶パネル方式の表示装置としては液晶ディスプレイ、電子インクを用いたデジ
タルペーパー方式の表示装置としては電子ペーパー、光回折素子を用いた表示装置として
はグレーティングライトバルブ（ＧＬＶ）方式のディスプレイ、放電素子を用いたＰＤＰ
（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）方式のディスプレイとしてはプラズマデ
ィスプレイ、微小鏡面素子を用いたＤＭＤパネル方式の表示装置としてはデジタル・ライ
ト・プロセッシング（ＤＬＰ）方式の表示装置、圧電素子を用いた表示装置としては圧電
セラミックディスプレイ、カーボンナノチューブを用いた表示装置としてはナノ放射ディ
スプレイ（ＮＥＤ：Ｎａｎｏ  Ｅｍｉｓｓｉｖｅ  Ｄｉｓｐｌａｙ）、などがある。
【００２２】
なお、本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコン
や多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、
半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ
、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、
その他のトランジスタを適用することができる。また、トランジスタが配置されている基
板の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板などに
配置することが出来る。
【００２３】
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトラン
ジスタでもよいし、どのような基板上に形成されていてもよい。したがって、回路の全て
ガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、
単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのよ
うな基板上に形成されていてもよい。あるいは、回路の一部が、ある基板に形成されてお
り、回路の別の一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基
板上に形成されていなくてもよい。例えば、回路の一部は、ガラス基板上にＴＦＴを用い
て形成し、回路の別の一部は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉ
ｐ  Ｏｎ  Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣ
チップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス
基板と接続してもよい。
【００２４】
なお、本発明においては、一画素とは、明るさを制御できる要素一つ分を示すものとする
。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで
明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカ
ラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素
から構成されるものとする。なお、色要素は、三色に限定されず、それ以上の数を用いて
も良いし、ＲＧＢ以外の色を用いても良い。例えば、白色を加えて、ＲＧＢＷ（Ｗは白）
としてもよい。また、ＲＧＢに、例えば、イエロー、シアン、マゼンタ、エメラルドグリ
ーン、朱色などを一色以上追加したものでもよい。また、例えばＲＧＢの中の少なくとも
一色について、類似した色を追加してもよい。例えば、Ｒ、Ｇ、Ｂ１、Ｂ２としてもよい
。Ｂ１とＢ２とは、どちらも青色であるが、少し周波数が異なっている。このような色要
素を用いることにより、より実物に近い表示を行うことができたり、消費電力を低減した
りすることが出来る。また、別の例としては、１つの色要素について、複数の領域を用い
て明るさを制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面
積階調を行う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で
階調を表現するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、
その場合は、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画
素によって、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要
素につき複数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複
数の画素において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げる
ようにしてもよい。
【００２５】
なお、本明細書において、画素がマトリクスに配置されているとは、縦縞と横縞を組み合
わせたいわゆる格子状に配置されている場合はもちろんのこと、三色の色要素（例えばＲ
ＧＢ）でフルカラー表示を行う場合に、１つの画像の最小要素を表す三つの色要素の画素
がいわゆるデルタ配置されている場合も含むものとする。また、色要素毎にその画素の大
きさが異なっていてもよい。
【００２６】
トランジスタとは、それぞれ、ゲート電極と、ドレイン領域と、ソース領域とを含む少な
くとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領
域を有する。ここで、ソース領域とドレイン領域とは、トランジスタの構造や動作条件等
によって変わるため、いずれがソース領域またはドレイン領域であるかを限定することが
困難である。そこで、本形態においては、ソース領域及びドレイン領域として機能する領
域を、それぞれ第１端子、第２端子と表記する。
【００２７】
なお、本明細書において、半導体装置とは半導体素子（トランジスタやダイオードなど）
を含む回路を有する装置をいう。また、表示装置とは、基板上に表示素子を含む複数の画
素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体だけでなく、そ
れにフレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付
けられたものも含む。また、発光装置とは、特に自発光型の表示素子を用いている表示装
置をいう。
【発明の効果】
【００２８】
本発明は、パーシャル表示中において、非表示領域の画素を走査線駆動回路が選択してい
るときに信号線駆動回路の動作を停止させることにより、消費電力を低減することができ
る。
【図面の簡単な説明】
【００２９】
【図１】本発明の表示装置を説明する図。
【図２】本発明の表示装置を説明する図。
【図３】本発明の表示装置のタイミングチャート。
【図４】本発明の表示装置に適用可能な信号線駆動回路。
【図５】本発明の表示装置に適用可能な駆動方法を説明する図。
【図６】本発明の表示パネルの構成配置を説明する図。
【図７】本発明の表示装置を説明する図。
【図８】本発明の表示装置に適用可能な画素を説明する図。
【図９】本発明の表示装置に適用可能な画素を説明する図。
【図１０】本発明の表示装置に適用可能な画素を説明する図。
【図１１】本発明の表示装置を説明する図。
【図１２】本発明の表示装置に適用可能な画素を説明する図。
【図１３】本発明の表示装置に適用可能な画素を説明する図。
【図１４】本発明の表示装置に適用可能な画素を説明する図。
【図１５】本発明の表示装置に適用可能な画素を説明する図。
【図１６】本発明の表示装置に適用可能な画素の動作を説明する図。
【図１７】本発明の表示装置に適用可能な画素の動作を説明する図。
【図１８】本発明の表示装置に適用可能な画素を説明する図。
【図１９】本発明の表示装置に適用可能な画素を説明する図。
【図２０】本発明の表示装置に適用可能な画素の動作を説明する図。
【図２１】本発明の表示装置に適用可能な画素の動作を説明する図。
【図２２】本発明の表示装パネルを説明する図。
【図２３】本発明の表示装置に適用可能な発光素子を説明する図。
【図２４】本発明の表示パネルを説明する図。
【図２５】本発明の表示パネルを説明する図。
【図２６】本発明の画素に適用可能なトランジスタや容量素子の構成を説明する図。
【図２７】本発明の画素に適用可能なトランジスタや容量素子の構成を説明する図。
【図２８】本発明の表示パネルを説明する図。
【図２９】本発明の表示パネルを説明する図。
【図３０】本発明の画素に適用可能なトランジスタや容量素子の構成を説明する図。
【図３１】本発明の画素に適用可能なトランジスタや容量素子の構成を説明する図。
【図３２】本発明の画素に適用可能なトランジスタや容量素子の構成を説明する図。
【図３３】本発明の画素に適用可能なトランジスタや容量素子の構成を説明する図。
【図３４】本発明の表示装置が適用可能な電子機器を説明する図。
【図３５】ＥＬモジュールの例を示す図。
【図３６】ＥＬテレビ受像機の主要な構成を示すブロック図。
【図３７】携帯電話機の構成例を示す図。
【図３８】本発明の表示装置を説明する図。
【図３９】本発明の表示装置を説明する図。
【図４０】本発明の表示装置に適用可能な信号線駆動回路。
【図４１】本発明の表示装置のタイミングチャート。
【図４２】本発明の表示装置に適用可能な駆動方法を説明する図。
【発明を実施するための形態】
【００３０】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。
【００３１】
本発明の表示装置は、画素部と、画素部を駆動する走査線駆動回路及び信号線駆動回路を
有する。走査線駆動回路から画素部へ延長して複数の走査線が配置されている。また、信
号線駆動回路から画素部へ延長して複数の信号線が配置されている。そして、これらの走
査線と信号線に対応してマトリクスに複数の画素が配置されている。
【００３２】
走査線駆動回路は、信号の書き込みを行う画素を選択する信号を走査線に供給する。そし
て、信号線駆動回路は画素へ書き込む信号を信号線へ供給する。つまり、走査線駆動回路
により選択された画素へ、信号線駆動回路から出力された信号の書き込みを行う。
【００３３】
画素は、表示素子と、書き込まれた信号を保存する手段と、書き込まれた信号によって表
示素子の駆動を制御する手段とを有する。よって、信号の書き込まれた画素は、その信号
を保存し、その信号にしたがった状態（点灯状態または非点灯状態）を維持する。
【００３４】
よって、画像を表示する場合には通常、全ての画素を選択し、それらの画素にそれぞれの
信号の書き込みを行って動画や静止画を表示することができる。
【００３５】
ここで、本発明の表示装置は、パーシャル表示を行うことができる。パーシャル表示のと
きには、画素部の一部（例えば、画素部のｉ行目からｊ行目までの画素）を表示領域とし
、他の領域は非表示領域とする。そして、走査線駆動回路が非表示領域を選択している間
において、信号線駆動回路の動作を停止する。なお、このとき、走査線駆動回路が非表示
領域を選択している間ずっと信号線駆動回路の動作を停止している場合に限らず、一部の
間だけ信号線駆動回路の動作を停止させていても構わない。
【００３６】
なお、信号線駆動回路の動作を停止させるとは、例えば信号線駆動回路へクロック信号（
ＣＬＫ）やクロック反転信号（ＣＬＫＢ）などの入力を止め、信号線駆動回路内のシフト
レジスタ回路の動作を停止させることをいう。つまり、信号線駆動回路にシリアルに入力
されるビデオ信号を画素の各列に対応したパラレルのビデオ信号に変換するタイミングを
とるためのサンプリングパルスを出力するシフトレジスタ回路の動作を停止させることを
いう。
【００３７】
そして、信号線駆動回路の動作を停止させているとき、信号線駆動回路から信号線には非
表示信号を供給する。よって、信号線駆動回路の動作を停止させているときに走査線が選
択している画素へ非表示信号を入力することができる。
【００３８】
なお、この非表示信号とは画素を非点灯にする信号とは限らない。つまり、画素部内にお
いて非表示信号が入力された画素は表示に関わらない背景画を構成するようにすればよい
。この背景画とは白表示でもいいし、黒表示でもいい。表示装置の消費電力が小さくなる
ような状態であればよい。
【００３９】
このように、パーシャル表示のとき、高速に動作する信号線駆動回路内のシフトレジスタ
回路を停止させることにより、消費電力を低減することができる。
【００４０】
（実施の形態１）
本実施の形態では、通常表示モードと節電モードを有し、節電モードにおいて信号線駆動
回路内のシフトレジスタ回路の動作を停止する手段を有する表示装置の基本構成について
図１を用いて説明する。
【００４１】
信号線駆動回路１０１、走査線駆動回路１０２および画素部１０３を有する。そして信号
線駆動回路１０１から画素部１０３へ延長して複数の信号線Ｓ１〜Ｓｎが配置され、走査
線駆動回路１０２から画素部１０３へ延長して複数の走査線Ｇ１〜Ｇｍが配置されている
。また、画素部１０３には走査線Ｇ１〜Ｇｍと信号線Ｓ１〜Ｓｎに対応して複数の画素１
０４がマトリクスに配置されている。つまり、ｐ行ｑ列の画素は走査線Ｇｐ（走査線Ｇ１
〜Ｇｍのうちいずれか一）と信号線Ｓｑ（信号線Ｓ１〜Ｓｎのうちいずれか一）に接続さ
れている。
【００４２】
走査線駆動回路１０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（Ｇ＿ＣＬ
ＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）などの信号が入力される。
【００４３】
クロック信号（Ｇ＿ＣＬＫ）は、一定の間隔でＨ（Ｈｉｇｈ）とＬ（Ｌｏｗ）を繰り返す
信号で、クロック反転信号（Ｇ＿ＣＬＫＢ）は、クロック信号（Ｇ＿ＣＬＫ）と極性の反
転する信号である。なお、クロック信号とクロック反転信号とをまとめてクロック信号と
いうこともある。そして、これらの信号により、走査線駆動回路１０２の同期をとったり
、処理の実行のタイミングを制御する。よって、走査線駆動回路１０２にスタートパルス
信号（Ｇ＿ＳＰ）が入力されると、クロック信号（Ｇ＿ＣＬＫ）やクロック反転信号（Ｇ
＿ＣＬＫＢ）にしたがって、画素行を選択するタイミングの走査信号が生成される。つま
り、この走査信号は、走査線駆動回路１０２に接続された走査線を介して画素を一行づつ
順に選択するタイミングの信号である。
【００４４】
また、信号線駆動回路１０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ
＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｖｉｄｅｏ  Ｄａｔａ）
、制御信号（Ｓ＿ＷＥ）などの信号が入力される。
【００４５】
クロック信号（Ｓ＿ＣＬＫ）は、一定の間隔でＨ（Ｈｉｇｈ）とＬ（Ｌｏｗ）を繰り返す
信号で、クロック反転信号（Ｓ＿ＣＬＫＢ）は、クロック信号（Ｓ＿ＣＬＫ）と極性の反
転する信号である。そして、これらの信号により、信号線駆動回路１０１の同期をとった
り、処理の実行のタイミングを制御する。よって、信号線駆動回路１０１にスタートパル
ス信号（Ｓ＿ＳＰ）が入力されると、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（
Ｓ＿ＣＬＫＢ）にしたがって、画素の列に対応したサンプリングパルスが生成される。つ
まり、サンプリングパルスは、ある画素へ書き込むビデオ信号が信号線駆動回路１０１に
入力されているときに、その画素の列のデータとして変換するためのタイミングを制御す
る信号である。よってこのサンプリングパルスにより、シリアルのデータとして信号線駆
動回路１０１に入力されるビデオ信号（Ｖｉｄｅｏ  Ｄａｔａ）をパラレルのデータにす
ることができる。なお、線順次方式の表示装置の場合には、このパラレルのビデオ信号の
データは、信号線駆動回路１０１で保持し、同時に信号線Ｓ１〜Ｓｎのそれぞれへ供給す
る。また、点順次方式の場合には、サンプリングパルスのタイミングに従ってシリアルの
ビデオ信号のデータをパラレルのビデオ信号のデータとして順々に信号線Ｓ１〜Ｓｎのそ
れぞれに供給する。こうして、信号線駆動回路１０１は、それぞれ各列の画素に応じたビ
デオ信号を信号線Ｓ１〜Ｓｎのそれぞれへ供給する。
【００４６】
したがって、走査線駆動回路１０２によって生成された走査信号のタイミングで信号の書
き込みを行う画素行が選択される。そして、信号線駆動回路１０１から信号線Ｓ１〜Ｓｎ
に供給されたビデオ信号は、選択された画素行の各列の画素１０４に書き込まれる。そし
て、各画素１０４は書き込まれたビデオ信号のデータを一定期間保存する。
【００４７】
通常の表示モードにおいては、各画素行が順次選択され、全ての画素１０４に各画素１０
４に対応したビデオ信号が書き込まれる。そして、各画素１０４は、書き込まれた信号の
データを一定期間保持することによって、点灯又は非点灯の状態を維持する。
【００４８】
そして、節電モードにおいては、パーシャル表示を行う。パーシャル表示のときには、画
素部１０３の一部（例えば、画素部のｉ行目からｊ行目までの画素）を表示領域とし、他
の領域は非表示領域とする。そして、走査線駆動回路１０２が非表示領域を選択している
間において、信号線駆動回路１０１の動作を停止する。なお、このとき、走査線駆動回路
１０２が非表示領域を選択している間ずっと信号線駆動回路１０１の動作を停止している
場合に限らず、一部の間だけ信号線駆動回路１０１の動作を停止させていても構わない。
【００４９】
なお、信号線駆動回路１０１の動作を停止させるとは、例えば信号線駆動回路１０１へク
ロック信号（ＣＬＫ）やクロック反転信号（ＣＬＫＢ）などの入力を止め、信号線駆動回
路１０１内のシフトレジスタ回路の動作を停止させることをいう。つまり、信号線駆動回
路１０１にシリアルに入力されるビデオ信号を画素の各列に対応したパラレルのビデオ信
号に変換するタイミングをとるためのサンプリングパルスを出力するシフトレジスタ回路
の動作を停止させることをいう。
【００５０】
そして、信号線駆動回路１０１の動作を停止させているときには、信号線駆動回路１０１
から信号線Ｓ１〜Ｓｎには非表示信号を供給する。よって、信号線駆動回路の動作を停止
させているときに走査線が選択している画素へ非表示信号を入力することができる。なお
、この非表示信号とは画素を非点灯にする信号とは限らない。つまり、画素部内において
非表示信号が入力された画素は表示に関わらない背景画を構成するようにすればよい。こ
の背景画とは白表示でもいいし、黒表示でもいい。消費電力が小さくなるような状態であ
ればよい。画素１０４に入力する信号がアナログ信号である場合には、非表示にする信号
とは、ある階調を示す任意の信号でよい。例えば、非表示領域がずっと非点灯であると、
表示領域の画素と非表示領域の画素との劣化の進行が大きく異なってしまい、焼き付き現
象が生じてしまう。よって、非表示信号としては、画素部の階調の平均となるような階調
の信号とするとよい。
【００５１】
こうして、通常の表示モードにおいては全面表示を行い、節電モードにおいてはパーシャ
ル表示を行うことができる。例えば、通常の表示モードにおいては、図２（Ａ）に示すよ
うに、全面表示を行い、節電モードにおいては、図２（Ｂ）に示すように表示画面の上部
を表示領域とし、表示画面の下部を非表示領域としたり、図２（Ｃ）に示すように表示画
面上部と下部を非表示領域とし、その間の領域を表示領域としたりすることができる。そ
して、節電モードにおいて大幅に消費電力を低減することができる。
【００５２】
なお、非表示領域の画素を選択しないようにしてもよい。つまり、図１１に示す表示装置
のように、走査線駆動回路１０２に制御信号（Ｇ＿ＷＥ）を入力し、例えば、制御信号（
Ｇ＿ＷＥ）がＬレベルのときには、走査線駆動回路１０２内のシフトレジスタ回路の出力
にもとづいて画素が選択され、制御信号（Ｇ＿ＷＥ）がＨレベルのときには、いずれの画
素も選択されないようにしてもよい。
【００５３】
次に、本実施の形態の表示装置に適用可能な信号線駆動回路の一例を図４に示す。
【００５４】
図４に示す信号線駆動回路はシフトレジスタ回路４０１、第１のラッチ回路４０２、第２
のラッチ回路４０３、切り替え回路４０４を有する。切り替え回路４０４は各段にアナロ
グスイッチ４０５とトランジスタ４０６を有する。各アナログスイッチ４０５は、第２の
ラッチ回路４０３の各段の出力端子と各信号線Ｓ１〜Ｓｎとを導通または非導通にするよ
うに接続されている。また、各トランジスタ４０６は配線４０８と各信号線Ｓ１〜Ｓｎと
を導通または非導通にするように接続されている。なお、配線４０８には、各画素へ入力
する非表示信号となる電位が印加されている。
【００５５】
シフトレジスタ回路４０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿
ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）が入力される。そして、これらの信号にし
たがって順次サンプリングパルスが出力される。
【００５６】
シフトレジスタ回路４０１から出力されるサンプリングパルスは第１のラッチ回路４０２
に入力され、そのサンプリングパルスのタイミングにしたがってビデオ信号（Ｖｉｄｅｏ
Ｄａｔａ）が第１のラッチ回路４０２に保持される。
【００５７】
第１のラッチ回路４０２において、最終段までビデオ信号の保持が完了すると、水平帰線
期間中に、第２のラッチ回路４０３にラッチパルス（Ｌａｔｃｈ  Ｐｕｌｓｅ）が入力さ
れ、第１のラッチ回路４０２に保持されていたビデオ信号は、一斉に第２のラッチ回路４
０３に転送される。
【００５８】
第２のラッチ回路４０３に転送されたビデオ信号は、切り替え回路４０４に入力される。
さらに、切り替え回路４０４には制御信号（Ｓ＿ＷＥ）が入力されており、この信号によ
り、第２のラッチ回路４０３に保持された信号を信号線Ｓ１〜Ｓｎに供給するか、画素を
非表示にする信号をＳ１〜Ｓｎに供給するかが制御される。つまり、アナログスイッチ４
０５の制御端子には、制御信号（Ｓ＿ＷＥ）と、インバータ４０７を介すことにより得ら
れる制御信号（Ｓ＿ＷＥ）の反転した信号とが入力される。また、制御信号（Ｓ＿ＷＥ）
の反転した信号はトランジスタ４０６のゲート端子にも入力される。そして、アナログス
イッチ４０５とトランジスタ４０６とは相補的にオンオフする。アナログスイッチ４０５
がオンしたときには、第２のラッチ回路４０３の各段の出力端子と各信号線Ｓ１〜Ｓｎと
が導通し、このとき、トランジスタ４０６はオフする。そして、アナログスイッチ４０５
がオフしたときには、第２のラッチ回路４０３の各段の出力端子と各信号線Ｓ１〜Ｓｎと
は非導通となり、トランジスタ４０６はオンする。よって、トランジスタ４０６のソース
端子の接続された配線４０８と信号線Ｓ１〜Ｓｎとが導通する。
【００５９】
つまり、制御信号（Ｓ＿ＷＥ）がＨレベルのときには、切り替え回路４０４から画素へ非
表示信号が出力され、制御信号（Ｓ＿ＷＥ）がＬレベルのときには、切り替え回路４０４
からビデオ信号が出力される。
【００６０】
続いて、本構成の信号線駆動回路を適用した表示装置における節電モードにおいて、表示
画面上部と下部を表示領域とし、その間の領域（ｉ行目〜ｊ行目の画素）を非表示領域と
した場合のタイミングチャートを図３に示す。
【００６１】
なお、制御信号（Ｓ＿ＷＥ）がＨレベルのときには信号線駆動回路から信号線に非表示信
号が出力される。この制御信号（Ｓ＿ＷＥ）をＬレベルからＨレベルにするタイミングは
、ｉ−１行目の画素のビデオ信号が第２のラッチ回路４０３に転送され、ｉ−１行目の画
素にビデオ信号の書き込みが完了した後である。つまり、ｉ行目の画素のビデオ信号が第
１のラッチ回路４０２に入力されている間か、ｉ行目の画素のビデオ信号が第１のラッチ
回路４０２に保持し終わった直後に制御信号（Ｓ＿ＷＥ）をＬレベルからＨレベルにする
。
【００６２】
そして、制御信号（Ｓ＿ＷＥ）をＨレベルからＬレベルするタイミングはｊ＋１行目の画
素のビデオ信号が第２のラッチ回路４０３に転送し終わった直後からｊ＋２行目の画素の
ビデオ信号が第２のラッチ回路４０３に転送されるまでの間である。
【００６３】
また、制御信号（Ｓ＿ＷＥ）がＬレベルからＨレベルになるとき、クロック信号（Ｓ＿Ｃ
ＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）のシフトレジスタ回路４０１への入力を停止
する。
【００６４】
そして、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を復帰させる
場合、制御信号（Ｓ＿ＷＥ）をＨレベルからＬレベルにするタイミングよりも１水平期間
以上早く復帰させる。つまり、ｊ＋１行目の画素のビデオ信号が第１のラッチ回路４０２
に入力され始める前にクロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）
を復帰させる。
【００６５】
こうして、制御信号（Ｓ＿ＷＥ）がＨレベルの間にｊ＋１行目の画素のビデオ信号を第１
のラッチ回路４０２から第２のラッチ回路４０３に転送し、制御信号（Ｓ＿ＷＥ）がＬレ
ベルになったときにｊ＋１行目の画素のビデオ信号を信号線駆動回路から信号線へ出力す
ることができる。
【００６６】
なお、シフトレジスタ回路４０１へクロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ
＿ＣＬＫＢ）の入力を停止している間は、スタートパルス（Ｓ＿ＳＰ）信号の入力も停止
してもよい。
【００６７】
こうして、表示画面の中央数行（ｉ行目〜ｊ行目の画素行）が非表示領域となり、その上
下の画素行（１行目〜ｉ−１行目の画素行、ｊ＋１行目〜ｎ行目の画素行）が表示領域と
なる。そして、パーシャル表示のとき高速動作する信号線駆動回路の動作を停止すること
ができるため、消費電力を低減することができる。
【００６８】
また、本発明の表示装置は図４に示したような信号線駆動回路を有する線順次駆動方式の
表示装置に限られず、点順次駆動方式の表示装置であってもよい。点順次駆動方式の表示
装置に適用可能な信号線駆動回路を図４０に示す。
【００６９】
図４０に示す信号線駆動回路は、シフトレジスタ回路４００１と、サンプリングスイッチ
４００２と、切り替え回路４００３とを有する。シフトレジスタ回路４００１は、複数段
のフリップフロップ回路（ＦＦ）４００４と複数段のＡＮＤ回路４００５を有する。ＡＮ
Ｄ回路４００５の入力端子は隣り合うフリップフロップ回路４００４の出力端子と接続さ
れている。よって、各ＡＮＤ回路４００５の出力端子からは順次シフトするサンプリング
パルスが出力される。
【００７０】
また、サンプリングスイッチ４００２は各段にスイッチ４００６を有している。各段のＡ
ＮＤ回路４００５の出力端子は、各段のスイッチ４００６の制御端子と接続されている。
よって、サンプリングパルスにしたがって各スイッチ４００６が順次オンする。
【００７１】
また、切り替え回路４００３は各段にアナログスイッチ４００７とトランジスタ４００８
を有している。そして、ビデオ信号が入力されるビデオ線は、各段毎のスイッチ４００６
及びアナログスイッチ４００７を介して信号線Ｓ１〜Ｓｎと接続されている。また、各ト
ランジスタ４００８は配線４００９と各信号線Ｓ１〜Ｓｎとを導通または非導通にするよ
うに接続されている。なお、配線４００９には、各画素に入力する非表示信号となる電位
が印加されている。
【００７２】
つまり、アナログスイッチ４００７の制御端子には、制御信号（Ｓ＿ＷＥ）と、インバー
タ４０１０を介すことにより得られる制御信号（Ｓ＿ＷＥ）の反転した信号とが入力され
る。また、制御信号（Ｓ＿ＷＥ）の反転した信号はトランジスタ４００８のゲート端子に
も入力される。そして、アナログスイッチ４００７とトランジスタ４００８とは相補的に
オンオフする。アナログスイッチ４００７がオンしたときには、ビデオ線と各信号線Ｓ１
〜Ｓｎとが導通し、このとき、トランジスタ４００８はオフする。そして、アナログスイ
ッチ４００７がオフしたときには、ビデオ線と各信号線Ｓ１〜Ｓｎとは非導通となり、ト
ランジスタ４００８はオンする。よって、トランジスタ４００８のソース端子の接続され
た配線４００９と信号線Ｓ１〜Ｓｎとが導通する。
【００７３】
つまり、制御信号（Ｓ＿ＷＥ）がＨレベルのときには、切り替え回路４００３から画素へ
非表示信号が出力され、制御信号（Ｓ＿ＷＥ）がＬレベルのときには、切り替え回路４０
０３からビデオ信号が出力される。
【００７４】
また、点順次駆動方式の表示装置における節電モードにおいて、表示画面上部と下部を表
示領域とし、その間の領域（ｉ行目〜ｊ行目の画素）を非表示領域とした場合のタイミン
グチャートを図４１に示す。
【００７５】
この場合には、ｉ−１行目の画素のビデオ信号が画素に書き込まれたら、制御信号（Ｓ＿
ＷＥ）がＬレベルからＨレベルにする。また、このときクロック信号（Ｓ＿ＣＬＫ）やク
ロック反転信号（Ｓ＿ＣＬＫＢ）の信号線駆動回路への入力も停止する。
【００７６】
そして、ｊ＋１行目の画素のビデオ信号が信号線駆動回路に入力される直前に制御信号（
Ｓ＿ＷＥ）をＨレベルからＬレベルにする。また、このときクロック信号（Ｓ＿ＣＬＫ）
やクロック反転信号（Ｓ＿ＣＬＫＢ）の信号線駆動回への入力も停止する。
【００７７】
なお、シフトレジスタ回路４００１へクロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（
Ｓ＿ＣＬＫＢ）の入力を停止している間は、スタートパルス（Ｓ＿ＳＰ）信号の入力も停
止してもよい。
【００７８】
こうして、表示画面の中央数行（ｉ行目〜ｊ行目の画素行）が非表示領域となり、その上
下の画素行（１行目〜ｉ−１行目の画素行、ｊ＋１行目〜ｎ行目の画素行）が表示領域と
なる。そして、パーシャル表示のとき高速動作する信号線駆動回路の動作を停止すること
ができるため、消費電力を低減することができる。
【００７９】
また、本実施の形態における表示装置において、より好適な表示パネルの構成を図６に示
す。図６の表示パネルは外部から信号が入力される接続端子部６０５と信号線駆動回路６
０１とが画素部６０３を挟んで形成されている。基板６００上に信号線駆動回路６０１、
走査線駆動回路６０２、画素部６０３及び接続端子部６０５を有している。画素部６０３
上には、画素部６０３を覆うように対向電極６０４が形成され、対向電極６０４は、接続
端子部６０５に形成された対向電極の低電源電位が入力される複数の接続端子６０７から
延長した接続端子６０７のパッドより幅広の配線とコンタクトホール６０８を介して接続
されている。そして、ビデオ信号が入力される接続端子６０６はビデオ線６０９により信
号線駆動回路６０１と接続されている。また、クロック信号（Ｓ＿ＣＬＫ）が入力される
接続端子６１１はクロック線６１０により信号線駆動回路６０１と接続されている。本構
成の場合には、ＦＰＣから対向電極６０４への電源供給ラインの抵抗（接続端子６０７と
ＦＰＣ端子との接触抵抗や、対向電極６０４と接続端子６０７との間の配線抵抗など）を
小さくすることができる。よって、電源供給ラインでの電圧降下を低減し、対向電極６０
４の電位を正常にすることができる。そして、ビデオ線６０９やクロック線６１０のよう
に引き回し配線が長くなっても、パーシャル表示の際には、ビデオ線６０９やクロック線
６１０に信号を入力しないため消費電力の低減を図ることができる。
【００８０】
（実施の形態２）
本実施の形態においては、ＥＬディスプレイなどのように表示素子が電流駆動型表示素子
（以下発光素子という）である場合の表示装置に本発明を適用した場合について説明する
。
【００８１】
まず、本実施の形態の表示装置に適用可能な画素構成について図８を用いて説明する。こ
こでは、一画素のみを図示しているが、表示装置の画素部には行方向と列方向にマトリク
スに複数の画素が配置されている。図８に示す画素は、第１のトランジスタ（スイッチン
グトランジスタ）８０２、第２のトランジスタ（駆動トランジスタ）８０１、容量素子８
０３、発光素子８０４、第１の配線（走査線）８０５、第２の配線（信号線）８０６及び
第３の配線（電源線）８０７を有している。
【００８２】
第１のトランジスタ８０２は、ゲート端子が第１の配線８０５に接続され、第１端子（ソ
ース端子又はドレイン端子）が第２の配線８０６に接続され、第２端子（ソース端子又は
ドレイン端子）が第２のトランジスタ８０１のゲート端子と接続されている。また、第１
のトランジスタ８０２の第２端子は容量素子８０３を介して第３の配線８０７と接続され
ている。また、第２のトランジスタ８０１は、第１端子（ソース端子又はドレイン端子）
が第３の配線８０７に接続され、第２端子（ソース端子又はドレイン端子）が発光素子８
０４の第１の電極（画素電極）と接続されている。発光素子８０４の第２の電極（対向電
極）８０８には低電源電位が印加されている。なお、低電源電位とは、第３の配線８０７
に印加される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電
源電位としては例えばＧＮＤ電位又は０Ｖなどが印加されていても良い。この高電源電位
と低電源電位との電位差を発光素子８０４に印加する。そして、発光素子８０４に電流を
流して発光素子８０４を発光させるため、高電源電位と低電源電位との電位差が発光素子
８０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【００８３】
なお、容量素子８０３は、第２のトランジスタ８０１のゲート電位を保持できる場所に接
続すればよく、例えば、容量素子８０３は、一方の電極を第２のトランジスタ８０１のゲ
ート端子、他方の電極を第３の配線８０７とは異なる別の配線に接続してもよい。また、
容量素子８０３は第２のトランジスタ８０１のゲート容量を代用して削除しても良い。
【００８４】
続いて、画素の動作について説明する。
【００８５】
画素への信号の書き込みの際には、第１の配線８０５に第１のトランジスタ８０２がオン
するＨレベルの信号を供給する。すると、第１のトランジスタ８０２がオンし、信号の書
き込みを行う画素が選択される。そして、第２の配線８０６から画素にビデオ信号が書き
込まれる。つまり、ビデオ信号に相当する電圧分の電荷が容量素子８０３に蓄積される。
そして、第１の配線８０５に供給する信号をＬレベルにし、第１のトランジスタ８０２が
オフすると容量素子８０３はその電圧を保持する。なお、第２のトランジスタ８０１のゲ
ート端子と第１端子との間の電圧が、第２のトランジスタ８０１のゲートソース間電圧Ｖ
ｇｓに相当する。
【００８６】
ここで、電圧入力電圧駆動方式の場合には、第２のトランジスタ８０１のゲート端子には
、第２のトランジスタ８０１が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号（オンするときＶｓｉｇ（Ｌ）、オフするときＶｓｉｇ（Ｈ））を入力する。
つまり、第２のトランジスタ８０１は線形領域で動作させる。つまり、スイッチとして動
作させる。
【００８７】
よって、第２のトランジスタ８０１がオンするビデオ信号Ｖｓｉｇ（Ｌ）であるときには
、理想的には第３の配線８０７に印加されている電源電位Ｖｄｄはそのまま発光素子８０
４の第１の電極に加わることになる。
【００８８】
なお、第１の配線８０５に供給する信号のＨレベルは、画素を非点灯にするビデオ信号（
第２のトランジスタ８０１をオフにするゲート電位Ｖｓｉｇ（Ｈ））よりも第１のトラン
ジスタ８０２のしきい値電圧Ｖｔｈ分以上高い電位Ｖ１とすることが望ましい。なぜなら
、第１のトランジスタ８０２はＮチャネル型トランジスタであるため、第２の配線８０６
にＶｓｉｇ（Ｈ）が入力されると、第１端子がドレイン端子となる。したがって、第１の
トランジスタ８０２は、第２端子（このときにはソース端子）がゲート端子の電位より、
第１のトランジスタ８０２のしきい値電圧Ｖｔｈ分低い電位でオフしてしまう。つまり、
第１のトランジスタ８０２のゲート電位がＶ１より小さいと、第２の配線８０６に供給さ
れたＶｓｉｇ（Ｈ）を第２のトランジスタ８０１のゲート端子に入力することができなく
なってしまうからである。すると、第２のトランジスタ８０１を完全にオフにすることが
できず、発光素子８０４がわずかに発光してしまうことがある。
【００８９】
また、第１の配線８０５に供給する信号のＬレベルは、Ｖｓｉｇ（Ｌ）よりも低い電位と
することが望ましい。例えば、第１の配線８０５に供給する信号のＬレベルが、画素を点
灯にするビデオ信号（第２のトランジスタ８０１がオンするゲート電位Ｖｓｉｇ（Ｌ））
と等しい電位である場合、Ｖｓｉｇ（Ｈ）が書き込まれている画素は、他の行の画素への
信号書き込みのために第２の配線８０６にＶｓｉｇ（Ｌ）が供給されると、第１のトラン
ジスタ８０２のゲートソース間電圧は０Ｖとなる。すると、第１のトランジスタ８０２が
ノーマリーオンとなってしまっているときにはオフ電流が流れてしまう。したがって、容
量素子８０３に蓄積された電荷が放電し、第２のトランジスタ８０１のゲート電位が低く
なることにより、第２のトランジスタ８０１に電流が流れ、発光素子８０４がわずかに発
光してしまうことがある。
【００９０】
次に、上述した画素構成を有する表示装置の構成を図７に示す。表示装置は信号線駆動回
路７０１、走査線駆動回路７０２及び画素部７０３を有する。信号線駆動回路７０１から
画素部７０３へ延長して信号線Ｓ１〜Ｓｎが配置され、走査線駆動回路７０２から画素部
７０３へ延長して走査線Ｇ１〜Ｇｍが配置されている。そして、走査線Ｇ１〜Ｇｍと信号
線Ｓ１〜Ｓｎに対応してマトリクスに画素７０４が配置されている。
【００９１】
そして、画素７０４は駆動トランジスタ７０５、スイッチングトランジスタ７０６、容量
素子７０７及び発光素子７０８を有する。スイッチングトランジスタ７０６はゲート端子
が走査線Ｇ１〜Ｇｍのいずれか一に接続され、第１端子（ソース端子またはドレイン端子
）が信号線Ｓ１〜Ｓｎのいずれか一に接続されている。スイッチングトランジスタ７０６
の第２端子（ソース端子またはドレイン端子）は駆動トランジスタ７０５のゲート端子に
接続されている。また、駆動トランジスタ７０５は第１端子（ソース端子またはドレイン
端子）が発光素子７０８の画素電極に接続され、第２端子（ソース端子またはドレイン端
子）が電源線Ｐ１〜Ｐｎのいずれか一に接続されている。
【００９２】
走査線駆動回路７０２の動作については実施の形態１で示した図１の走査線駆動回路７０
２の動作と同様であるためここでは省略する。また、信号線駆動回路７０１としては実施
の形態１で示した図４の信号線駆動回路を適用することが可能でありここでは説明を省略
する。
【００９３】
ここで、デジタル時間階調法において、高精細化及び高階調表示を実現するために、画素
への信号の書き込み動作と、画素への信号の消去動作を同時に行う技術が用いられている
。つまり、画素への信号の書き込みが行われると、その画素は直ぐに発光期間（サスティ
ン期間）となるような駆動方法において、画素への信号の書き込み期間（アドレス期間）
より短い発光時間を設けるため、次に画素への信号書き込みが行われる前に、画素へ書き
込まれた信号の消去を行うものである。このような駆動方法について図５を用いて説明す
る。
【００９４】
図５は時間経過に伴った１フレーム期間の動作について説明する図である。図５において
、横方向は時間経過を表し、縦方向は走査線の走査行数を表している。
【００９５】
画像表示を行うとき、書き込み動作と発光動作とが繰り返し行われる。一画面（１フレー
ム）分の書き込み動作と発光動作を行う期間を１フレーム期間という。１フレーム分の信
号の処理について特に限定はないが、画像をみる人がちらつき（フリッカ）を感じないよ
うに少なくとも１秒間に６０回程度とすることが好ましい。
【００９６】
１フレーム期間は、図５に示すように、アドレス期間Ｔａ１、Ｔａ２、Ｔａ３、Ｔａ４
とサスティン期間Ｔｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４とを含む４つのサブフレーム期間に時
分割されている。つまり、それぞれの画素行については、書き込み時間Ｔｂ１、Ｔｂ２、
Ｔｂ３、Ｔｂ４と発光時間Ｔｓ１（ｉ）、Ｔｓ２（ｉ）、Ｔｓ３（ｉ）、Ｔｓ４（ｉ）と
に時分割されている。発光するための信号が入力された画素の発光素子は、サスティン期
間において発光状態となっている。各々のサブフレーム期間における発光時間の長さの比
は、Ｔｓ１（ｉ）：Ｔｓ２（ｉ）：Ｔｓ３（ｉ）：Ｔｓ４（ｉ）＝２３：２２：２１：２
０＝８：４：２：１となっている。これによって４ビット階調を表現することができる。
但し、ビット数及び階調数はここに記すものに限定されず、例えば８つのサブフレーム期
間を設け８ビット階調を行えるようにしてもよい。
【００９７】
１フレーム期間における動作について説明する。まず、アドレス期間Ｔａ１において、
１行目から最終行まで、それぞれの行の書き込み時間Ｔｂ１に書き込み動作が行われる。
つまり、１行目から順に走査線に走査信号が入力され、画素が選択される。そして、画素
が選択されているときに、信号線から画素へビデオ信号が入力され、その電位によってサ
スティン期間Ｔｓ１における各画素の点灯、非点灯が制御される。従って、行によって画
素の書き込み動作の開始時間が異なる。書き込み動作が終了した行から順にサスティン期
間Ｔｓ１へと移る。当該サスティン期間において、発光するための信号が入力されている
画素の発光素子は発光状態となっている。また、サスティン期間Ｔｓ１が終了した行から
順に次のサブフレーム期間の信号書き込み動作に移り、それぞれの信号書き込み時間Ｔｂ
２において、同様に１行目から最終行まで順に書き込み動作が行われる。このように、同
様にアドレス期間Ｔａ２、Ｔａ３、Ｔａ４において画素へビデオ信号が入力され、その電
位によってサスティン期間Ｔｓ２、Ｔｓ３、Ｔｓ４における各画素の点灯、非点灯が制御
される。以上のような動作を繰り返し、サスティン期間Ｔｓ４迄終了する。
【００９８】
サスティン期間Ｔｓ４のように、最終行目までの書込動作が終了する前に、既に発光時
間を終えた行におけるサスティン期間を強制的に終了させたいときは、消去時間Ｔｅによ
り画素に書き込まれたビデオ信号を消去し、強制的に非発光の状態となるように制御する
。そして、強制的に非発光状態にした行については、一定期間、非発光の状態を保つ（こ
の期間を非発光期間Ｔｅ４とする。）。そして、最終行目の書き込み期間が終了したら直
ちに、一行目から順に次のフレーム期間（またはサブフレーム期間）のアドレス期間に移
行する。これによって、発光時間がアドレス期間より短いサブフレーム期間を設けること
ができる。
【００９９】
このように、各サブフレーム期間において発光した時間の積算時間が、１フレーム期間に
おける各々の画素の発光時間となり、これによって階調が表現される。
【０１００】
なお、サブフレーム期間におけるサスティン期間の長いものから順に並んでいるが、必
ずしもこのような並びにする必要はなく、例えばサスティン期間の短いものから順に並べ
られていてもよいし、またはサスティン期間の長いものと短いものとがランダムに並んで
いてもよい。
【０１０１】
このような駆動方法を実現する表示装置の画素構成を図１０に示す。駆動トランジスタ１
００１と、スイッチングトランジスタ１００２と、容量素子１００３と、発光素子１００
４と、第１の走査線１００５と、信号線１００６と、電源線１００７と、消去用トランジ
スタ１００９と、第２の走査線１０１０と、を有する。
【０１０２】
スイッチングトランジスタ１００２は、ゲート端子が走査線１００５に接続され、第１端
子（ソース端子又はドレイン端子）が信号線１００６に接続され、第２端子（ソース端子
又はドレイン端子）が駆動トランジスタ１００１のゲート端子と接続されている。また、
スイッチングトランジスタ１００２の第２端子は容量素子１００３を介して電源線１００
７と接続されている。さらに、駆動トランジスタ１００１は第１端子（ソース端子又はド
レイン端子）が電源線１００７に接続され、第２端子（ソース端子又はドレイン端子）が
発光素子１００４の第１電極（画素電極）と接続されている。発光素子１００４の第２の
電極（対向電極）１００８には低電源電位Ｖｓｓが印加されている。なお、低電源電位Ｖ
ｓｓとは、電源線１００７に印加される高電源電位Ｖｄｄを基準にしてＶｓｓ＜Ｖｄｄを
満たす電位であり、低電源電位Ｖｓｓとしては例えばＧＮＤ、０Ｖなどが印加されていて
も良い。この高電源電位Ｖｄｄと低電源電位Ｖｓｓとの電位差を発光素子１００４に印加
して、発光素子１００４に電流を流すことにより発光素子１００４を発光させるため、高
電源電位Ｖｄｄと低電源電位Ｖｓｓとの電位差が発光素子１００４の順方向しきい値電圧
となるようにそれぞれの電位を設定する。
【０１０３】
また、容量素子１００３と並列に消去用トランジスタが設けられている。つまり、消去用
トランジスタ１００９の第１端子（ソース端子又はドレイン端子）が駆動トランジスタ１
００１のゲート端子に接続され、第２端子（ソース端子又はドレイン端子）が電源線１０
０７に接続されている。また、消去用トランジスタ１００９のゲート端子は第２の走査線
１０１０に接続されている。なお、容量素子１００３は駆動トランジスタ１００１のゲー
ト容量を代用して削除しても良い。
【０１０４】
まず、画素への信号の書き込み動作について説明する。第１の走査線１００５で画素が選
択されているとき、つまりスイッチングトランジスタ１００２がオンになっているときに
信号線１００６から画素にビデオ信号を入力する。そして、ビデオ信号に相当する電圧分
の電荷が容量素子１００３に蓄積され、スイッチングトランジスタ１００２がオフすると
容量素子１００３はその電圧を保持する。この電圧は駆動トランジスタ１００１のゲート
端子と第１端子間の電圧であり、駆動トランジスタ１００１のゲートソース間電圧Ｖｇｓ
に相当する。
【０１０５】
なお、一般に、トランジスタ（ここでは簡単のため、Ｎチャネル型トランジスタであると
する）の動作領域は、線形領域と飽和領域とに分けることが出来る。その境目は、ドレイ
ンソース間電圧をＶｄｓ、ゲートソース間電圧をＶｇｓ、しきい値電圧をＶｔｈとすると
、（Ｖｇｓ−Ｖｔｈ）＝Ｖｄｓの時になる。  （Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓの場合は飽和
領域になり、理想的には、Ｖｄｓが変化しても、電流値はほとんど変わらない。つまり、
Ｖｇｓの大きさだけによって電流値が決まる。一方、（Ｖｇｓ−Ｖｔｈ）＞Ｖｄｓの場合
は、線形領域であり、Ｖｄｓ、Ｖｇｓの大きさによって電流値が決まる。そして、線形領
域の場合には、Ｖｇｓが大きいため、Ｖｄｓを小さくすることができる。つまり、ソース
端子とドレイン端子の電位をほぼ等しくできる。よって、トランジスタを線形領域で動作
させると、トランジスタをスイッチとして機能させることができる。
【０１０６】
よって、本画素のように電圧入力電圧駆動方式場合には、駆動トランジスタ１００１をス
イッチとして機能させるためゲート端子には、駆動トランジスタ１００１が十分にオンす
るか、オフするかの二つの状態となるようなビデオ信号を入力する。
【０１０７】
よって、画素が点灯するときには、駆動トランジスタ１００１が線形領域でオンするビデ
オ信号を信号線１００６から入力する。すると、駆動トランジスタ１００１は、ほぼスイ
ッチとして機能するので、理想的には電源線１００７に印加されている電源電位Ｖｄｄが
そのまま発光素子１００４の第１の電極に加わるようになる。一方、画素が非点灯である
ときには、駆動トランジスタ１００１が十分にオフするビデオ信号を信号線１００６から
入力する。
【０１０８】
つまり、理想的には発光素子１００４に印加する電圧を一定にし、発光素子１００４から
得られる輝度を一定にする。そして、１フレーム期間内に複数のサブフレーム期間を設け
、各サブフレーム期間の信号書き込み期間（アドレス期間）に各画素へのビデオ信号の書
き込みを行い、発光期間（サスティン期間）の間、各画素はそのビデオ信号を保持する。
そして、ビデオ信号に応じて画素が点灯又は非点灯するようになる。なお、発光時間がア
ドレス期間より短いサブフレームにおいては、消去期間に各画素に保持された信号を消去
する。そして、サブフレーム期間毎に画素の点灯又は非点灯を制御し、１フレーム期間の
うち、点灯している時間の合計によって、階調を表現する。
【０１０９】
次に、消去期間における画素へ書き込まれたビデオ信号の消去動作について説明する。第
２の走査線１０１０で画素を選択し、消去用トランジスタ１００９をオンさせることによ
り、容量素子１００３に保持された電圧を消去する。つまり、容量素子１００３に蓄積さ
れた電荷を放電し、容量素子１００３の両電極の電位を等しくする。こうして、駆動トラ
ンジスタ１００１のゲートとソースの電位を等しくして駆動トランジスタ１００１をオフ
させている。
【０１１０】
また、同様の駆動方法を実現する他の画素構成について図９を用いて説明する。ここでは
、一画素のみを図示しているが、表示装置の画素部には行方向と列方向にマトリクスに複
数の画素が配置されている。
【０１１１】
図９に示す画素は、駆動トランジスタ９０１、スイッチングトランジスタ９０２、容量素
子９０３、発光素子９０４、第１の走査線９０５、信号線９０６、電源線９０７、整流素
子９０９、第２の走査線９１０を有している。スイッチングトランジスタ９０２は、ゲー
ト端子が第１の走査線９０５に接続され、第１端子（ソース端子又はドレイン端子）が信
号線９０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ９
０１のゲート端子と接続されている。さらに、駆動トランジスタ９０１のゲート端子は整
流素子９０９を介して第２の走査線９１０と接続されている。また、スイッチングトラン
ジスタ９０２の第２端子は容量素子９０３を介して電源線９０７と接続されている。また
、駆動トランジスタ９０１は、第１端子（ソース端子又はドレイン端子）が電源線９０７
に接続され、第２端子（ソース端子又はドレイン端子）が発光素子９０４の第１の電極（
画素電極）と接続されている。発光素子９０４の第２の電極（対向電極）９０８には低電
源電位が印加されている。なお、低電源電位とは、電源線９０７に印加される高電源電位
を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧ
ＮＤ、０Ｖなどが印加されていても良い。この高電源電位と低電源電位との電位差を発光
素子９０４に印加して、発光素子９０４に電流を流して発光素子９０４を発光させるため
、高電源電位と低電源電位との電位差が発光素子９０４の順方向しきい値電圧以上となる
ようにそれぞれの電位を設定する。
【０１１２】
なお、容量素子９０３は、駆動トランジスタ９０１のゲート電位を保持できる場所に接続
すればよく、例えば、容量素子９０３は、一方の電極を駆動トランジスタ９０１のゲート
端子、他方の電極を電源線９０７とは異なる別の配線に接続してもよい。また、容量素子
９０３は駆動トランジスタ９０１のゲート容量を代用して削除しても良い。
【０１１３】
続いて、画素の動作について説明する。
【０１１４】
画素への信号の書き込みの際には、第１の走査線９０５にスイッチングトランジスタ９０
２がオンするＨレベルの信号を入力する。すると、スイッチングトランジスタ９０２がオ
ンし、信号の書き込みを行う画素が選択される。そして、信号線９０６から画素にビデオ
信号が書き込まれる。つまり、ビデオ信号に相当する電圧分の電荷が容量素子９０３に蓄
積される。そして、第１の走査線９０５をＬレベルにし、スイッチングトランジスタ９０
２がオフすると容量素子９０３はその電圧を保持する。なお、駆動トランジスタ９０１の
ゲート端子と第１端子との間の電圧が、駆動トランジスタ９０１のゲートソース間電圧Ｖ
ｇｓに相当する。
【０１１５】
ここで、電圧入力電圧駆動方式の場合には、駆動トランジスタ９０１のゲート端子には、
駆動トランジスタ９０１が十分にオンするか、オフするかの二つの状態となるようなビデ
オ信号（オンするときＶｓｉｇ（Ｌ）、オフするときＶｓｉｇ（Ｈ））を入力する。つま
り、駆動トランジスタ９０１は線形領域で動作させる。つまり、スイッチとして動作させ
る。
【０１１６】
よって、駆動トランジスタ９０１がオンするビデオ信号Ｖｓｉｇ（Ｌ）であるときには、
理想的には電源線９０７に印加されている電源電位Ｖｄｄはそのまま発光素子９０４の第
１の電極に加わることになる。
【０１１７】
なお、第１の走査線９０５のＨレベルの信号は、画素を非点灯にするビデオ信号（駆動ト
ランジスタ９０１をオフにするゲート電位Ｖｓｉｇ（Ｈ））よりもスイッチングトランジ
スタ９０２のしきい値電圧Ｖｔｈ分以上高い電位Ｖ１とすることが望ましい。なぜなら、
スイッチングトランジスタ９０２はＮチャネル型トランジスタであるため、信号線９０６
にＶｓｉｇ（Ｈ）が入力されると、第１端子がドレイン端子となる。したがって、スイッ
チングトランジスタ９０２は、第２端子（このときにはソース端子）がゲート端子の電位
より、スイッチングトランジスタ９０２のしきい値電圧Ｖｔｈ分低い電位でオフしてしま
う。つまり、スイッチングトランジスタ９０２のゲート電位がＶ１より小さいと、信号線
９０６に入力されたＶｓｉｇ（Ｈ）を駆動トランジスタ９０１のゲート端子に入力するこ
とができなくなってしまうからである。すると、駆動トランジスタ９０１を完全にオフに
することができず、発光素子９０４がわずかに発光してしまうことがある。
【０１１８】
また、第１の走査線９０５のＬレベルの信号は、Ｖｓｉｇ（Ｌ）よりも低い電位とするこ
とが望ましい。例えば、第１の走査線９０５のＬレベルの信号が、画素を点灯にするビデ
オ信号（駆動トランジスタ９０１がオンするゲート電位Ｖｓｉｇ（Ｌ））と等しい電位で
ある場合、Ｖｓｉｇ（Ｈ）が書き込まれている画素は、他の行の画素への信号書き込みの
ために信号線９０６にＶｓｉｇ（Ｌ）が入力されると、スイッチングトランジスタ９０２
のゲートソース間電圧は０Ｖとなる。すると、スイッチングトランジスタ９０２がノーマ
リーオンとなってしまっているときにはオフ電流が流れてしまう。したがって、容量素子
９０３に蓄積された電荷が放電し、駆動トランジスタ９０１のゲート電位が低くなること
により、駆動トランジスタ９０１に電流が流れ、発光素子９０４がわずかに発光してしま
うことがある。
【０１１９】
次に、消去動作について説明する。消去動作時には、第２の走査線９１０にＨレベルの信
号を入力する。すると、整流素子９０９に電流が流れ、容量素子９０３によって保持され
ていた駆動トランジスタ９０１のゲート電位がある所定の電位になるようにすることがで
きる。つまり、駆動トランジスタ９０１のゲート端子の電位が、所定の電位になるように
し、信号書き込み期間に画素へ書き込まれたビデオ信号に関わらず、駆動トランジスタ９
０１を強制的にオフさせることができる。なお、駆動トランジスタ９０１のゲート端子の
電位は第２の走査線９１０よりも整流素子９０９のしきい値電圧分低い電位となる。
【０１２０】
このとき、第２の走査線９１０に入力するＨレベルの信号は、電源線９０７に入力される
高電源電位以上の電位とすることが望ましい。このＨレベルの信号の電位を適宜設定する
ことにより、消去期間において駆動トランジスタ９０１を強制的にオフさせる場合に、駆
動トランジスタ９０１のゲート端子の電位をソース端子の電位よりも高くすることができ
る。したがって、駆動トランジスタ９０１がノーマリーオンの場合でも駆動トランジスタ
９０１をオフにし、発光素子９０４がわずかに発光してしまうのを防ぐことができる。
【０１２１】
なお、第２の走査線９１０のＨレベル信号は、第１の走査線９０５のＨレベル信号と同じ
でもよい。その結果、電源数を削減することができる。
【０１２２】
なお、消去動作時以外は、第２の走査線９１０はＬレベルの信号とする。このＬレベルの
信号の電位は、画素を点灯とするビデオ信号（駆動トランジスタ９０１をオンにするゲー
ト電位Ｖｓｉｇ（Ｌ））以下の電位とすることが望ましい。しかし、このＬレベルの電位
を低くし過ぎると、画素に非点灯のビデオ信号（駆動トランジスタ９０１をオフにするゲ
ート電位Ｖｓｉｇ（Ｈ））が書き込まれていた場合に、整流素子９０９に印加される逆バ
イアス電圧が大きくなってしまうことにより、整流素子９０９へ流れるオフ電流（逆方向
電流ともいう）が大きくなってしまい、容量素子９０３に保持した電荷が漏れてしまう。
そして、駆動トランジスタ９０１のゲート電位が低くなり、駆動トランジスタ９０１のオ
フ電流が大きくなってしまう。よって、好ましくは、このＬレベルの信号の電位は、画素
を点灯にするビデオ信号（駆動トランジスタ９０１をオンにするゲート電位Ｖｓｉｇ（Ｌ
））と等しくするとよい。
【０１２３】
なお、消去動作時とは、その画素に書き込まれたビデオ信号を消去するときのことであり
、図５で示したタイミングチャートにおいての消去時間Ｔｅに相当する。また、消去期間
とは、その画素への消去動作後から次にその画素へ信号の書き込みを行うまでの期間であ
り、図５で示したタイミングチャートにおいての消去期間Ｔｅ４に相当する期間である。
【０１２４】
続いて、上述した駆動方法の適用可能な表示装置の構成を図３８に示す。つまり、図９や
図１０の画素構成を有する表示装置の構成例である。
【０１２５】
信号線駆動回路３８０１、第１の走査線駆動回路３８０２、第２の走査線駆動回路３８０
５、画素部３８０３と、を有している。また、信号線駆動回路３８０１から列方向に延長
した信号線Ｓ１〜Ｓｎと、第１の走査線駆動回路３８０２及び第２の走査線駆動回路３８
０５から行方向に延長したそれぞれの第１の走査線Ｇ１〜Ｇｍ、第２の走査線Ｒ１〜Ｒｍ
に対応して、複数の画素３８０４が画素部３８０３にマトリクスに配置されている。
【０１２６】
第１の走査線駆動回路３８０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（
Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）などの信号が入力される。そして、そ
れらの信号にしたがって、選択する画素行の第１の走査線Ｇｐ（第１の走査線Ｇ１〜Ｇｍ
のうちいずれか一）に信号を出力する。そして、信号の書き込みを行う画素行を選択する
。
【０１２７】
また、第２の走査線駆動回路３８０５には、クロック信号（Ｒ＿ＣＬＫ）、クロック反転
信号（Ｒ＿ＣＬＫＢ）、スタートパルス信号（Ｒ＿ＳＰ）などの信号が入力される。そし
て、それらの信号にしたがって、選択する画素行の第２の走査線Ｒｐ（第２の走査線Ｒ１
〜Ｒｍのうちいずれか一）に信号を出力する。そして、信号の消去を行う画素行を選択す
る。
【０１２８】
また、信号線駆動回路３８０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（
Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｖｉｄｅｏ  Ｄａｔａ
）などの信号が入力される。そして、それらの信号にしたがって、各信号線Ｓ１〜Ｓｎへ
それぞれ各列の画素に応じたビデオ信号を出力する。また、信号線駆動回路３８０１には
制御信号（Ｓ＿ＷＥ）が入力され、この信号にしたがって通常表示モードにはビデオ信号
を出力し、節電モードにおいては非表示信号を出力する。
【０１２９】
よって、信号線Ｓ１〜Ｓｎに供給されたビデオ信号は、第１の走査線Ｇｐ（走査線Ｇ１〜
Ｇｍのうちいずれか一）に入力された信号によって選択された画素行の各列の画素３８０
４に書き込まれる。そして、各第１の走査線Ｇ１〜Ｇｍにより各画素行が選択され、全て
の画素３８０４に各画素３８０４に対応したビデオ信号が書き込まれる。そして、各画素
３８０４は書き込まれたビデオ信号のデータを一定期間保持する。そして各画素３８０４
は、書き込まれた信号のデータを一定期間保持することによって、点灯又は非点灯の状態
を維持することができる。また、アドレス期間より短いサスティン期間のサブフレーム期
間では第２の走査線Ｒ１〜Ｒｍにより各画素行を選択し、全ての画素３８０４に消去信号
を入力する。
【０１３０】
なお、上述した駆動方法は図８に示した画素によっても実現することができる。その場合
の表示装置の構成を図３９に示し、以下動作について説明する。
【０１３１】
信号線駆動回路３９０１、第１の走査線駆動回路３９０２、第２の走査線駆動回路３９０
５、画素部３９０３を有し、画素部３９０３には画素３９０４が走査線Ｇ１〜Ｇｍと信号
線Ｓ１〜Ｓｎに対応してマトリクスに配置されている。第１の走査線駆動回路３９０２に
はシフトレジスタ回路３９０６と、シフトレジスタ回路３９０６と各走査線Ｇ１〜Ｇｍと
の導通または非導通状態を制御するスイッチ３９０８を有している。また、第２の走査線
駆動回路３９０５にはシフトレジスタ回路３９０７と、シフトレジスタ回路３９０６と各
走査線Ｇ１〜Ｇｍとの導通または非導通を制御するスイッチ３９０９を有している。
【０１３２】
なお、走査線Ｇｐ（走査線Ｇ１〜Ｇｍのいずれか一）は図８の第１の配線８０５に相当し
、信号線Ｓｑ（信号線Ｓ１〜Ｓｎのうちいずれか一）は図８の第２の配線８０６に相当す
る。
【０１３３】
第１の走査線駆動回路３９０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（
Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）、制御信号（Ｇ＿ＷＥ）などの信号が
入力される。そして、それらの信号にしたがって、選択する画素行の第１の走査線Ｇｐ（
第１の走査線Ｇ１〜Ｇｍのうちいずれか一）に画素を選択する信号を出力する。なお、こ
のときの信号は図４２のタイミングチャートに示すように１水平期間の前半に出力される
パルスである。つまり、シフトレジスタ回路３９０６から出力される信号はスイッチ３９
０８がオンしているときにだけ走査線Ｇ１〜Ｇｍに出力される。
【０１３４】
第２の走査線駆動回路３９０５には、クロック信号（Ｒ＿ＣＬＫ）、クロック反転信号（
Ｒ＿ＣＬＫＢ）、スタートパルス信号（Ｒ＿ＳＰ）、制御信号（Ｒ＿ＷＥ）などの信号が
入力される。そして、それらの信号にしたがって、選択する画素行の第２の走査線Ｒｉ（
第２の走査線Ｒ１〜Ｒｍのうちいずれか一）に信号を出力する。なお、このときの信号は
図４２のタイミングチャートに示すように１水平期間の後半に出力されるパルスである。
つまり、シフトレジスタ回路３９０７から出力される信号はスイッチ３９０９がオンして
いるときにだけ走査線Ｇ１〜Ｇｍに出力される。
【０１３５】
また、信号線駆動回路３９０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（
Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｖｉｄｅｏ  Ｄａｔａ
）、出力制御信号（Ｓ＿ＷＥ）などの信号が入力される。そして、それらの信号にしたが
って、各信号線Ｓ１〜Ｓｎへそれぞれ各列の画素に応じた信号を出力する。制御信号（Ｓ
＿ＷＥ）により信号線駆動回路３９０１から出力される信号が制御される。つまり、制御
信号（Ｓ＿ＷＥ）がＬレベルのときには、ビデオ信号が出力され、Ｈレベルのときには消
去信号や非表示信号が出力される。
【０１３６】
よって、信号線Ｓ１〜Ｓｎに入力されたビデオ信号は、第１の走査線駆動回路３９０２か
ら走査線Ｇｉ（走査線Ｇ１〜Ｇｍのうちいずれか一）に入力された信号によって選択され
た画素行の各列の画素３９０４に書き込まれる。そして、各走査線Ｇ１〜Ｇｍにより各画
素行が選択され、全ての画素３９０４に各画素３９０４に対応したビデオ信号が書き込ま
れる。そして、各画素３９０４は書き込まれたビデオ信号のデータを一定期間保持する。
各画素３９０４は、ビデオ信号のデータを一定期間保持することによって、点灯又は非点
灯の状態を維持することができる。
【０１３７】
また、第２の走査線駆動回路３９０５から走査線Ｇｉ（走査線Ｇ１〜Ｇｍのうちいずれか
一）に入力された信号によって選択された画素行の各列の画素３９０４には、画素を非点
灯とする信号（消去信号ともいう）が信号線Ｓ１〜Ｓｎから書き込まれる。そして、各走
査線Ｇ１〜Ｇｍにより各画素行を選択することで、非点灯期間を設定することができる。
例えば、第２の走査線駆動回路３９０５から走査線Ｇｉに入力された信号によってｉ行目
の画素が選択される時間は、図５において、消去時間Ｔｅである。
【０１３８】
（実施の形態３）
本実施の形態では、液晶表示装置のように、印加電圧により画素の輝度が変化する表示素
子を用いた場合の表示装置に本発明を適用した場合について説明する。本実施の形態で示
す画素は、アナログ電圧を保持する回路とデジタル信号メモリ回路を有する。つまり、節
電モードのときに、パーシャル表示を行う場合、非表示領域の画素にはデジタル信号を記
憶させることで、非表示領域の画素へのリフレッシュ動作を大幅に減らす、若しくは無く
すことができる。
【０１３９】
まず、図１２に画素の基本構成を示す。ここでは、一画素のみを図示しているが、表示装
置の画素部には行方向と列方向にマトリクスに複数の画素が配置されている。画素はアナ
ログ電圧保持回路と１２０１と、デジタル信号メモリ回路１２０２と、表示素子１２０３
と、信号線１２０４と、第１のスイッチ１２０５と、第２のスイッチ１２０６とを有する
。
【０１４０】
本構成の場合、画素を選択する際にスイッチ１２０５をオンにする。
【０１４１】
そして、通常表示モードのときの全画素、及び節電モードの表示領域の画素は、第２のス
イッチ１２０６でアナログ電圧保持回路１２０１を選択する。そして、信号線１２０４か
らビデオ信号に相当するアナログ電圧をアナログ電圧保持回路１２０１に入力する。
【０１４２】
アナログ電圧保持回路１２０１は、このアナログ電圧を保持し、表示素子１２０３に印加
する。こうして、アナログ電圧にしたがって画素の階調が表現される。そして、１フレー
ム期間毎に信号線１２０４からアナログ電圧がアナログ電圧保持回路１２０１に入力され
る。
【０１４３】
そして、節電モードの非表示領域の画素は、第２のスイッチ１２０６でデジタル信号メモ
リ回路１２０２を選択する。そして、信号線１２０４から非表示にするデジタル信号をデ
ジタル信号メモリ回路１２０２に入力する。
【０１４４】
デジタル信号メモリ回路１２０２は、このデジタル信号を記憶し、表示素子１２０３の画
素電極に電位を印加する。そして、非表示領域の画素に書き込まれた信号は、デジタル信
号メモリ回路１２０２によって記憶されるため、節電モードのとき非表示領域の画素への
信号の書き換えの回数を大幅に減らす、または書き換える必要がなくなる。そのため消費
電力を大幅に減らすことができます。
【０１４５】
なお、通常表示モードのときには、ビデオ信号としてアナログ電圧を画素へ入力し、節電
モードのときには、表示領域及び非表示領域ともに全ての画素へビデオ信号としてデジタ
ル信号を書き込むようにしてもよい。その場合には、デジタル信号では２階調しか表現で
きないため面積快調法を組み合わせて用いて多階調表示を行うことができる。また、通常
表示モードを動画表示とし、節電モードを静止画表示としてもよい。
【０１４６】
図１３及び図１４を用いて面積階調を用いた場合について説明する。
【０１４７】
図１３の表示装置は、第１の信号線駆動回路１３０１と、第２の信号線駆動回路１３０２
と画素部１３０３と、走査線駆動回路１３０４とを有し、画素部１３０３には、画素１３
０５が走査線と信号線に対応してマトリクスに配置されている。
【０１４８】
画素１３０５は副画素１３０６ａ、副画素１３０６ｂ、副画素１３０６ｃを有する。この
副画素の点灯領域に重み付けをする。例えば、点灯領域の大きさを２２：２１：２０とい
う比率にする。こうすることにより、３ビットつまり８階調表示が可能となる。
【０１４９】
なお、副画素１３０６ａの第１スイッチ１３０７は信号線Ｄａに接続され、副画素１３０
６ｂの第１スイッチ１３０７は信号線Ｄｂに接続され、副画素１３０６ｃの第１スイッチ
１３０７が信号線Ｄｃに接続されている。そして、走査線駆動回路１３０４から走査線Ｓ
に入力する信号により、副画素１３０６ａ、副画素１３０６ｂ及び副画素１３０６ｃのそ
れぞれの第１スイッチ１３０７のオンオフを制御する。つまり、選択されている画素は、
第１スイッチ１３０７がオンしている。そして、アナログ電圧保持回路１３０９又はデジ
タル信号メモリ回路１３１０にそれぞれの信号線からアナログ電圧又はデジタル信号を書
き込む。
【０１５０】
つまり、通常表示モードの場合、走査線Ｓに信号を入力して第１スイッチ１３０７をオン
にし、第２スイッチ１３０８でアナログ電圧保持回路１３０９を選択する。そして、第１
の信号線駆動回路１３０１から信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃへビデオ信号に相当
するアナログ電圧が入力される。そして、各副画素のアナログ電圧保持回路１３０９にア
ナログ電圧が保持される。なお、このとき同じ画素列に接続された各信号線Ｄａ、信号線
Ｄｂ、信号線Ｄｃに入力されるアナログ電圧は等しい電圧又は概略等しい電圧とする。よ
って、アナログ電圧の大きさによって、階調を表すことができる。
【０１５１】
一方、節電モードの場合、走査線Ｓに信号を入力して第１スイッチ１３０７をオンにし、
第２スイッチ１３０８でデジタル信号メモリ回路１３１０を選択する。そして、第２の信
号線駆動回路１３０２から信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃへビデオ信号に相当する
デジタル信号が入力される。そして、デジタル信号が各副画素のデジタル信号メモリ回路
１３１０に記憶される。なお、このとき各信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃに入力さ
れるデジタル信号は各副画素の点灯領域の大きさに対応した各ビットの信号が入力される
。よって、デジタル信号によって各副画素の点灯又は非点灯を選択することにより、階調
を表すことができる。
【０１５２】
次に図１４の構成について説明する。図１４の表示装置は、第１の信号線駆動回路１４０
１と、第２の信号線駆動回路１４０２と画素部１４０３と、走査線駆動回路１４０４とを
有し、画素部１４０３には、画素１４０５が走査線と信号線に対応してマトリクスに配置
されている。
【０１５３】
画素１４０５は副画素１４０６ａ、副画素１４０６ｂ、副画素１４０６ｃを有する。この
副画素の点灯領域に重み付けをする。例えば、点灯領域の大きさを２２：２１：２０とい
う比率にする。こうすることにより、３ビットつまり８階調表示が可能となる。
【０１５４】
なお、副画素１４０６ａ、副画素１４０６ｂ、副画素１４０６ｃのそれぞれの第１スイッ
チ１４０７は信号線Ｄに接続されている。そして、副画素１４０６ａの第１スイッチ１４
０７は走査線駆動回路１４０４から走査線Ｓａに入力する信号により、副画素１４０６ｂ
の第１スイッチ１４０７は走査線駆動回路１４０４から走査線Ｓｂに入力する信号により
、副画素１４０６ｃの第１スイッチ１４０７は走査線駆動回路１４０４から走査線Ｓｃに
入力する信号によりオンオフを制御する。つまり、選択されている画素は、第１スイッチ
１４０７がオンしている。そして、アナログ電圧保持回路１４０９又はデジタル信号メモ
リ回路１４１０にそれぞれの信号線からアナログ電圧又はデジタル信号を書き込む。
【０１５５】
つまり、通常表示モードの場合、走査線Ｓａ、走査線Ｓｂ、走査線Ｓｃに順次信号を入力
して各副画素の第１スイッチ１４０７をオンにし、第２スイッチ１４０８でアナログ電圧
保持回路１４０９を選択する。そして、第１の信号線駆動回路１４０１から信号線Ｄへビ
デオ信号に相当するアナログ電圧が入力される。そして、各副画素のアナログ電圧保持回
路１４０９に順次アナログ電圧が保持される。なお、このとき各副画素が選択されている
間の信号線Ｄに入力されるアナログ電圧は等しい電圧又は概略等しい電圧とする。よって
、アナログ電圧の大きさによって、階調を表すことができる。
【０１５６】
一方、節電モードの場合、走査線Ｓａ、走査線Ｓｂ、走査線Ｓｃに順次信号を入力して各
副画素の第１スイッチ１４０７をオンにし、第２スイッチ１４０８でデジタル信号メモリ
回路１４１０を選択する。そして、第２の信号線駆動回路１４０２から信号線Ｄへビデオ
信号に相当するデジタル信号が入力される。そして、デジタル信号が各副画素のデジタル
信号メモリ回路１４１０に順次記憶される。なお、このとき各副画素が選択されている間
にそれぞれの副画素の点灯領域の大きさに対応した各ビットのデジタル信号が入力される
。よって、デジタル信号によって各副画素の点灯又は非点灯を選択することにより、階調
を表すことができる。
【０１５７】
よって、本発明の表示装置は、節電モードの場合においてパーシャル表示を行えば、非表
示領域の画素の信号の書き換えを大幅に減らす、若しくは無くすことができる。
【０１５８】
また、図１５にアナログ電圧保持回路とデジタル信号メモリ回路を有する画素の構成例を
示す。画素は画素選択スイッチ１５０１と、第１のスイッチ１５０２と、第２のスイッチ
１５０３と、第３のスイッチ１５０４と、第１のインバータ１５０５と第２のインバータ
１５０６と表示素子１５０８と、信号線１５０９と、容量素子１５１０とを有する。
【０１５９】
画素に信号を書き込む際には、画素選択スイッチ１５０１をオンにする。
【０１６０】
ここで、通常表示モードのときには、第１のスイッチ１５０２及び第２のスイッチ１５０
３をオフにする。なお、第３のスイッチ１５０４はオンでもオフでもどちらでもよい。そ
して、信号線１５０９からビデオ信号に相当するアナログ電圧が入力され、容量素子１５
１０にこのアナログ電圧分の電荷が蓄積される。そして、画素選択スイッチ１５０１をオ
フすることにより、容量素子１５１０にこのアナログ電圧が保持される。
【０１６１】
こうして、アナログ電圧にしたがって階調が表現される。
【０１６２】
一方、節電モードのときには、まず第１のスイッチ１５０２をオンにし、第２のスイッチ
１５０３をオフにする。そして、第３のスイッチ１５０４をオフからオンにする。そして
、信号線１５０９からビデオ信号に相当するデジタル信号が第１のインバータ１５０５に
入力され、第１のインバータ１５０５からの出力が第２のインバータ１５０６に入力され
る。すると、第２のインバータ１５０６の出力が容量素子１５１０及び表示素子１５０８
に入力される。そして、画素選択スイッチ１５０１をオフしても、第２のインバータ１５
０６の出力を表示素子１５０８の画素電極に入力し続けることができる。なお、デジタル
信号による駆動能力が高い場合には第１のスイッチ１５０２と第３のスイッチ１５０４と
を同時にオンしてもよい。
【０１６３】
デジタル信号が画素に書き込まれると、図１６（Ａ）のようにデジタル信号が記憶される
。つまり、矢印に示すように第１のインバータ１５０５の出力が第２のインバータ１５０
６の入力端子に入力され、第２のインバータ１５０６の出力が第１のインバータ１５０５
の入力端子に入力され、画素への書き込みが行われた際のデジタル信号を記憶し続けるこ
とができる。
【０１６４】
なお、表示素子１５０８に液晶素子を適用する場合、液晶素子に直流電圧が長期間に渡っ
て印加されると、液晶素子は焼き付きなどを生じるため、定期的に液晶素子へ印加する電
圧を反転することがよい。よって、画素選択スイッチ１５０１をオフにし、第３のスイッ
チ１５０４をオンにした状態で、図１６（Ａ）、（Ｂ）に示すように定期的に第１のスイ
ッチ１５０２と第２のスイッチ１５０３とを交互にオンオフする。そして、この第１のス
イッチ１５０２と第２のスイッチ１５０３とを定期的にオンオフするタイミングで対向電
極１５１１に印加する電位も変化させ、白表示の画素においては、表示素子１５０８に印
加する電圧を交流電圧が印加されるようにする。一方、黒表示の画素においては、表示素
子１５０８に印加される電圧は、液晶素子のしきい値電圧以下となるようにする。
【０１６５】
例えば、信号線１５０９から入力されるデジタル信号（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｄ
ａｔａ）がＨｉｇｈ（Ｈレベルともいう）のときに、その画素が点灯（白表示）、デジタ
ル信号（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｄａｔａ）がＬｏｗ（Ｌレベルともいう）のとき
に、その画素が非点灯（黒表示）となる場合について図１７を用いて説明する。このとき
、画素への信号書き込み期間には対向電極１５１１に印加する電位はＬレベルにしておく
。書き込み時間（画素への信号書き込み期間のうち、選択されている画素へ信号を書き込
む時間をいう）には、画素選択スイッチ１５０１をオン（ｏｎ）、第１のスイッチ１５０
２をオン（ｏｎ）、第２のスイッチ１５０３をオフ（ｏｆｆ）にした状態で、第３のスイ
ッチ１５０４をオフ（ｏｆｆ）からオン（ｏｎ）にする。そして、節電モード期間には、
画素選択スイッチ１５０１はオフ（ｏｆｆ）にし、第３のスイッチをオン（ｏｎ）にして
おく。
【０１６６】
そして、図１７に示すように、書き込み時間（画素への信号書き込み期間のうち、選択さ
れている画素へ信号を書き込む時間をいう）に信号線１５０９からＨｉｇｈのデジタル信
号（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｄａｔａ）が入力される画素では、節電モード期間に
おいて、第１のスイッチ１５０２がオン（ｏｎ）、第２のスイッチ１５０３がオフ（ｏｆ
ｆ）し、第２のインバータ１５０６のＨレベルの出力が表示素子１５０８の画素電極に入
力されるとき、表示素子１５０８の対向電極１５１１にはＬレベルの電位を印加する。ま
た、第１のスイッチ１５０２がオフ（ｏｆｆ）、第２のスイッチ１５０３がオン（ｏｎ）
し、第１のインバータ１５０５のＬレベルの出力が表示素子１５０８の画素電極に入力さ
れるとき、表示素子１５０８の対向電極１５１１にはＨレベルの電位を印加する。こうし
て、表示素子１５０８に交流電圧を印加し続けることができる。
【０１６７】
一方、書き込み時間（画素への信号書き込み期間のうち、選択されている画素へ信号を書
き込む時間をいう）に信号線１５０９からＬｏｗのデジタル信号（Ｄｉｇｉｔａｌ  Ｖｉ
ｄｅｏ  Ｄａｔａ）が入力される画素では、節電モード期間において、第１のスイッチ１
５０２がオン（ｏｎ）、第２のスイッチ１５０３がオフ（ｏｆｆ）し、第２のインバータ
１５０６のＬレベルの出力が表示素子１５０８の画素電極に入力されるとき、表示素子１
５０８の対向電極１５１１にはＬレベルの電位を印加する。また、第１のスイッチ１５０
２がオフ（ｏｆｆ）、第２のスイッチ１５０３がオン（ｏｎ）し、第１のインバータ１５
０５のＨレベルの出力が表示素子１５０８の画素電極に入力されるとき、表示素子１５０
８の対向電極１５１１にはＨレベルの電位を印加する。こうして、表示素子１５０８に印
加される電圧は液晶素子のしきい値電圧以下の電圧とすることができる。
【０１６８】
また、なお、節電モードのときには、面積階調法などを用いて、階調を表現することがで
きる。
【０１６９】
図１８を用いて面積階調を適用した場合について簡単に説明する。画素は副画素１８００
ａ、副画素１８００ｂ、副画素１８００ｃを有する。この副画素の点灯領域に重み付けを
する。例えば、点灯領域の大きさを２０：２１：２２という比率にする。こうすることに
より、３ビットつまり８階調表示が可能となる。
【０１７０】
なお、図１８の画素選択スイッチ１８０１、第１のスイッチ１８０２、第２のスイッチ１
８０３、第３のスイッチ１８０４、第１のインバータ１８０５、第２のインバータ１８０
６、表示素子１８０８、容量素子１８１０は、それぞれ図１５の画素の画素選択スイッチ
１５０１、第１のスイッチ１５０２、第２のスイッチ１５０３、第３のスイッチ１５０４
、第１のインバータ１５０５、第２のインバータ１５０６、表示素子１５０８、容量素子
１５１０に相応する。そして、図１５に示す信号線１５０９として、図１８ではそれぞれ
の副画素毎に設けられている。つまり、副画素１８００ａの画素選択スイッチ１８０１は
信号線Ｄａと、副画素１８００ｂの画素選択スイッチ１８０１は信号線Ｄｂと、副画素１
８００ｃの画素選択スイッチ１８０１は信号線Ｄｃと接続されている。そして、それぞれ
の信号線からそれぞれの副画素の点灯領域の大きさに対応した各ビットのデジタル信号が
入力される。よって、デジタル信号によって各副画素の点灯又は非点灯を選択することに
より、階調を表すことができる。
【０１７１】
続いて、アナログ電圧保持回路とデジタル信号メモリ回路を有する画素の他の構成例を図
１９に示す。画素は第１の画素選択スイッチ１９０１と、第２の画素選択スイッチ１９０
４と、第１の容量素子１９０２と、第２の容量素子１９０５と、表示素子１９０３と、ト
ランジスタ１９０６と、第１のスイッチ１９０７と、第２のスイッチ１９０８と、信号線
１９０９と、第１の電源線１９１０と、第２の電源線１９１１とを有する。第１の電源線
１９１０にはＶｒｅｆｈとＶｒｅｆｌが交互に印加され、第２の電源線１９１１にはＶｃ
ｏｍが印加されている。ここで、Ｖｒｅｆｈは、（Ｖｒｅｆｈ＞Ｖｃｏｍ）且つ（Ｖｒｅ
ｆｈ−Ｖｃｏｍ）＞ＶＬＣＤ  、Ｖｒｅｆｌは、（Ｖｒｅｆｌ＜Ｖｃｏｍ）且つ（Ｖｃｏ
ｍ−Ｖｒｅｆｌ）＞ＶＬＣＤ  を満たすような電位であり、Ｖｒｅｆｈ又はＶｒｅｆｌを
表示素子１９０３の一方の電極に印加し、Ｖｃｏｍを他方の電極に印加したときに、表示
素子１９０３にしきい値電圧ＶＬＣＤ以上の電圧が印加されるようにする。また、表示素
子１９０３の対向電極１９１２には、第２の電源線１９１１と等しい電位又は概略等しい
電位を印加しておく。つまり、表示素子１９０３の画素電極にＶｃｏｍが印加されたとき
に、表示素子１９０３がしきい値電圧ＶＬＣＤ以下となるようにする。
【０１７２】
本画素の動作について説明する。通常表示モードの場合には、図２０に示すように、第１
の画素選択スイッチ１９０１をオンにし、第２の画素選択スイッチ１９０４、第１のスイ
ッチ１９０７及び第２のスイッチ１９０８をオフにしておく。そして、信号線１９０９に
は、画素の階調にしたがったアナログ電位が入力される。このアナログ電位がビデオ信号
に相当する。なお、図２０は図１９の画素と同じ構成であるため、符号については図１９
を参照されたい。
【０１７３】
続いて、節電モードの場合について説明する。まず、第２の画素選択スイッチ１９０４を
オンにし、第１の画素選択スイッチ１９０１、第１のスイッチ１９０７及び第２のスイッ
チ１９０８をオフにする。そして、信号線１９０９には、デジタル信号が入力される。こ
のデジタル信号がビデオ信号に相当する。すると、図２１（Ａ）に示すように第２の容量
素子１９０５にこの信号が書き込まれる。
【０１７４】
次に、第２の画素選択スイッチ１９０４をオフにし、第１の画素選択スイッチ１９０１及
び第２のスイッチ１９０８をオフにしたまま第１のスイッチ１９０７をオンにする。する
と、図２１（Ｂ）に示すように第１の電源線１９１０の電位Ｖｒｅｆｈが第１の容量素子
１９０２の一方の電極に印加される。そして、第１の容量素子１９０２の他方の電極には
第２の電源線１９１１の電位Ｖｃｏｍが印加されていることから、容量素子１９０２には
電位差（Ｖｒｅｆｈ−Ｖｃｏｍ）分の電荷が蓄積される。なお、このとき表示素子１９０
３の画素電極には電源電位Ｖｒｅｆｈの電位が印加されている。
【０１７５】
続いて、第１の画素選択スイッチ１９０１及び第２の画素選択スイッチ１９０４をオフに
したまま、第１のスイッチ１９０７をオフにし、第２のスイッチ１９０８をオンにする。
すると、トランジスタ１９０６は、第２の容量素子１９０５に書き込まれたデジタル信号
にしたがってそのオンオフが制御される。
【０１７６】
つまり、第２の容量素子１９０５に書き込まれたデジタル信号がＨレベルのときには、ト
ランジスタ１９０６がオンするため図２１（Ｃ）に示すように第２の電源線１９１１の電
位Ｖｃｏｍが第１の容量素子１９０２の両電極に印加される。そして、表示素子１９０３
の画素電極にはＶｃｏｍの電位が印加される。なお、表示素子１９０３の対向電極１９１
２には、Ｖｃｏｍと等しい電位が印加してあるため、このとき表示素子１９０３にはほと
んど電圧が印加されない。よって、この画素は非点灯となる。一方、第２の容量素子１９
０５に書き込まれたデジタル信号がＬレベルのときには、トランジスタ１９０６がオフす
るため図２１（Ｄ）に示すように、そのまま第１の容量素子１９０２は電圧を保持する。
よって、表示素子１９０３の画素電極に印加される電位はＶｒｅｆｈのままなので、この
画素は点灯する。
【０１７７】
続いて、次のフレーム期間において、第１の電源線１９１０に印加する電位をＶｒｅｆｌ
にして同様の動作を行う。すると、点灯する画素の表示素子１９０３には、前のフレーム
期間の表示素子１９０３とは逆のバイアスの電圧が印加される。こうして、１フレーム期
間毎に第１の電源線１９１０に印加する電位を変化させることにより、表示素子１９０３
へ印加するバイアスの向きを変えることができるため、表示素子１９０３の焼き付きを防
止することができる。
【０１７８】
なお、第２の容量素子１９０５に保持されたデジタル信号は、トランジスタ１９０６のオ
ンオフを制御することができればよいため、第２の容量素子１９０５に蓄積された電荷が
多少放電してしまっても正常に動作することができる。よって、節電モードにおける非表
示領域の画素へのデジタル信号の周期的な書き換えは、数フレーム期間又は十数フレーム
期間毎に行えばよい。よって、消費電力を低減することが可能である。
【０１７９】
なお、本発明の表示装置へ適用可能な画素構成は上記に限られない。そして、デジタル信
号メモリ回路には図１５に示したようにスタティックメモリ（Ｓｔａｔｉｃ  Ｍｅｍｏｒ
ｙ）を用いてもよいし、図１９に示したようなダイナミックメモリ（Ｄｙｎａｍｉｃ  Ｍ
ｅｍｏｒｙ）を用いてもよいし、これらを組み合わせてもよい。
【０１８０】
（実施の形態４）
本実施の形態では、実施の形態２で示した画素構成を有する表示パネルの構成について図
２２（ａ）、（ｂ）を用いて説明する。
【０１８１】
なお、図２２（ａ）は、表示パネルを示す上面図、図２２（ｂ）は図２２（ａ）をＡ−Ａ
’で切断した断面図である。点線で示された信号線駆動回路２２０１、画素部２２０２、
第１の走査線駆動回路２２０３、第２の走査線駆動回路２２０６を有する。また、封止基
板２２０４、シール材２２０５を有し、シール材２２０５で囲まれた内側は、空間２２０
７になっている。
【０１８２】
なお、配線２２０８は第１の走査線駆動回路２２０３、第２の走査線駆動回路２２０６
及び信号線駆動回路２２０１に入力される信号を伝送するための配線であり、外部入力端
子となるＦＰＣ（フレキシブルプリントサーキット）２２０９からビデオ信号、クロック
信号、スタートパルス信号等を受け取る。ＦＰＣ２２０９と表示パネルとの接続部上には
ＩＣチップ（メモリ回路や、バッファ回路などが形成された半導体チップ）２２２２がＣ
ＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）等で実装されている。なお、ここではＦＰＣしか図
示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても
良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにＦＰＣもしく
はＰＷＢが取り付けられた状態をも含むものとする。
【０１８３】
次に、断面構造について図２２（ｂ）を用いて説明する。基板２２１０上には画素部２
２０２とその周辺駆動回路（第１の走査線駆動回路２２０３、第２の走査線駆動回路２２
０６及び信号線駆動回路２２０１）が形成されているが、ここでは、信号線駆動回路２２
０１と、画素部２２０２が示されている。
【０１８４】
なお、信号線駆動回路２２０１はＴＦＴ２２２０やＴＦＴ２２２１を有している。また
、本実施の形態では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずし
もその必要はなく、周辺駆動回路の全部若しくは一部をＩＣチップなどに形成し、ＣＯＧ
などで実装しても良い。
【０１８５】
また、画素部２２０２はＴＦＴ２２１１と、ＴＦＴ２２１２とを有している。なお、Ｔ
ＦＴ２２１２のソース電極は第１の電極（画素電極）２２１３と接続されている。また、
第１の電極２２１３の端部を覆って絶縁物２２１４が形成されている。ここでは、ポジ型
の感光性アクリル樹脂膜を用いることにより形成する。
【０１８６】
また、カバレッジを良好なものとするため、絶縁物２２１４の上端部または下端部に曲
率を有する曲面が形成されるようにする。例えば、絶縁物２２１４の材料としてポジ型の
感光性アクリルを用いた場合、絶縁物２２１４の上端部のみに曲率半径（０．２μｍ〜３
μｍ）を有する曲面を持たせることが好ましい。また、絶縁物２２１４として、感光性の
光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解
性となるポジ型のいずれも使用することができる。
【０１８７】
第１の電極２２１３上には、有機化合物を含む層２２１６、および第２の電極（対向電
極）２２１７がそれぞれ形成されている。ここで、陽極として機能する第１の電極２２１
３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴ
Ｏ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜、窒化チタン膜、ク
ロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウム
を主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン
膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も
低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。
【０１８８】
また、有機化合物を含む層２２１６は、蒸着マスクを用いた蒸着法、またはインクジェ
ット法によって形成される。有機化合物を含む層２２１６には、元素周期表第４族金属錯
体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては
、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用
いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施
の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めること
とする。さらに、公知の三重項材料を用いることも可能である。
【０１８９】
さらに、有機化合物を含む層２２１６上に形成される第２の電極２２１７に用いる材料
としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡ
ｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａ３Ｎ２）を用いればよい。なお、有機化
合物を含む層２２１６で生じた光が第２の電極２２１７を透過させる場合には、第２の電
極（陰極）２２１７として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ（酸化イン
ジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛
（ＺｎＯ）等）との積層を用いるのが良い。
【０１９０】
さらにシール材２２０５で封止基板２２０４を基板２２１０と貼り合わせることにより
、基板２２１０、封止基板２２０４、およびシール材２２０５で囲まれた空間２２０７に
発光素子２２１８が備えられた構造になっている。なお、空間２２０７には、不活性気体
（窒素やアルゴン等）が充填される場合の他、シール材２２０５で充填される構成も含む
ものとする。
【０１９１】
なお、シール材２２０５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材
料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板２２
０４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒ
ｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー
、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
【０１９２】
以上のようにして、本発明の画素構成を有する表示パネルを得ることができる。なお、
上述した構成は一例であって本発明の表示パネルの構成はこれに限定されない。
【０１９３】
図２２示すように、信号線駆動回路２２０１、画素部２２０２、第１の走査線駆動回路２
２０３及び第２の走査線駆動回路２２０６を一体形成することで、表示装置の低コスト化
が図れる。
【０１９４】
なお、表示パネルの構成としては、図２２（ａ）に示したように信号線駆動回路２２０１
、画素部２２０２、第１の走査線駆動回路２２０３及び第２の走査線駆動回路２２０６を
一体形成した構成に限られず、信号線駆動回路２２０１に相当する図２８に示す信号線駆
動回路２８０１をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成として
も良い。なお、図２８（ａ）の基板２８００、画素部２８０２、第１の走査線駆動回路２
８０４、第２の走査線駆動回路２８０３、ＦＰＣ２８０５、ＩＣチップ２８０６、ＩＣチ
ップ２８０７、封止基板２８０８、シール材２８０９は図２２（ａ）の基板２２１０、画
素部２２０２、第１の走査線駆動回路２２０３、第２の走査線駆動回路２２０６、ＦＰＣ
２２０９、ＩＣチップ２２２２、ＩＣチップ２２２３、封止基板２２０４、シール材２２
０５に相当する。
【０１９５】
つまり、駆動回路の高速動作が要求される信号線駆動回路のみを、ＣＭＯＳ等を用いてＩ
Ｃチップに形成し、低消費電力化を図る。また、ＩＣチップはシリコンウエハ等の半導体
チップとすることで、より高速動作且つ低消費電力化を図れる。
【０１９６】
そして、第２の走査線駆動回路２８０３や第１の走査線駆動回路２８０４を画素部２８０
２と一体形成することで、低コスト化が図れる。
【０１９７】
こうして、高精細な表示装置の低コスト化が図れる。また、ＦＰＣ２８０５と基板２８０
０との接続部において機能回路（メモリやバッファ）が形成されたＩＣチップを実装する
ことで基板面積を有効利用することができる。
【０１９８】
また、図２２（ａ）の信号線駆動回路２２０１、第１の走査線駆動回路２２０３及び第２
の走査線駆動回路２２０６に相当する図２８（ｂ）の信号線駆動回路２８１１、第１の走
査線駆動回路２８１４及び第２の走査線駆動回路２８１３をＩＣチップ上に形成して、Ｃ
ＯＧ等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をより
低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするため
には、画素部に用いられるトランジスタの半導体層にはポリシリコンを用いることが望ま
しい。なお、図２８（ｂ）の基板２８１０、画素部２８１２、第ＦＰＣ２８１５、ＩＣチ
ップ２８１６、ＩＣチップ２８１７、封止基板２８１８、シール材２８２２は図２２（ａ
）の基板２２１０、画素部２２０２、ＦＰＣ２２０９、ＩＣチップ２２２２、ＩＣチップ
２２２３、封止基板２２０４、シール材２２０５に相当する。
【０１９９】
また、画素部２８１２のトランジスタの半導体層にアモルファスシリコンを用いることに
より低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能と
なる。
【０２００】
また、画素の行方向及び列方向に第２の走査線駆動回路、第１の走査線駆動回路及び信号
線駆動回路を設けなくても良い。例えば、図２９（ａ）に示すようにＩＣチップ上に形成
された周辺駆動回路２９０１が図２８（ｂ）に示す、第１の走査線駆動回路２８１４、第
２の走査線駆動回路２８１３及び信号線駆動回路２８１１の機能を有するようにしても良
い。なお、図２９（ａ）の基板２９００、画素部２９０２、第ＦＰＣ２９０４、ＩＣチッ
プ２９０５、ＩＣチップ２９０６、封止基板２９０７、シール材２９０８は図２２（ａ）
の基板２２１０、画素部２２０２、ＦＰＣ２２０９、ＩＣチップ２２２２、ＩＣチップ２
２２３、封止基板２２０４、シール材２２０５に相当する。
【０２０１】
なお、図２９（ａ）の表示装置の配線の接続を説明する模式図を図２９（ｂ）に示す。基
板２９１０、周辺駆動回路２９１１、画素部２９１２、ＦＰＣ２９１３、ＦＰＣ２９１４
有する。ＦＰＣ２９１３より周辺駆動回路２９１１に外部からの信号及び電源電位が入力
される。そして、周辺駆動回路２９１１からの出力は、画素部２９１２の有する画素に接
続された行方向及び列方向の配線に入力される。
【０２０２】
さらに、発光素子２２１８に適用可能な発光素子の例を図２３（ａ）、（ｂ）に示す。つ
まり、実施の形態１、実施の形態２、実施の形態３、実施の形態４及び本実施の形態で示
した画素に適用可能な発光素子の構成について図２３（ａ）、（ｂ）を用いて説明する。
なお、ここでは、一例として有機材料を用いた発光素子を示すが、もちろん本発明には無
機材料を用いた発光素子も適用することができる。
【０２０３】
図２３（ａ）の発光素子は、基板２３０１の上に陽極２３０２、正孔注入材料からなる正
孔注入層２３０３、その上に正孔輸送材料からなる正孔輸送層２３０４、発光層２３０５
、電子輸送材料からなる電子輸送層２３０６、電子注入材料からなる電子注入層２３０７
、そして陰極２３０８を積層させた素子構造である。ここで、発光層２３０５は、一種類
の発光材料のみから形成されることもあるが、２種類以上の材料から形成されてもよい。
また本発明の素子の構造は、この構造に限定されない。
【０２０４】
また、図２３（ａ）で示した各機能層を積層した積層構造の他、高分子化合物を用いた
素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、
バリエーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御
し、発光領域を二つの領域にわけることによって得られる白色発光素子などにも応用可能
である。
【０２０５】
図２３（ａ）に示す本発明の素子作製方法は、まず、陽極２３０２（ＩＴＯ）を有する
基板２３０１に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材
料、電子注入材料を蒸着し、最後に陰極２３０８を蒸着で形成する。
【０２０６】
次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に
好適な材料を以下に列挙する。
【０２０７】
正孔注入材料としては、有機化合物であればポルフィリン系の化合物や、フタロシアニン
（以下「Ｈ２Ｐｃ」と記す）、銅フタロシアニン（以下「ＣｕＰｃ」と記す）などが有効
である。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、
正孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子
化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（以下「ＰＳＳ」
と記す）をドープしたポリエチレンジオキシチオフェン（以下「ＰＥＤＯＴ」と記す）や
、ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有
効であり、ポリイミド（以下「ＰＩ」と記す）がよく用いられる。さらに、無機化合物も
用いられ、金や白金などの金属薄膜の他、酸化アルミニウム（以下「アルミナ」と記す）
の超薄膜などがある。
【０２０８】
正孔輸送材料として最も広く用いられているのは、芳香族アミン系（すなわち、ベンゼ
ン環−窒素の結合を有するもの）の化合物である。広く用いられている材料として、４，
４’−ビス（ジフェニルアミノ）−ビフェニル（以下、「ＴＡＤ」と記す）や、その誘導
体である４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフ
ェニル（以下、「ＴＰＤ」と記す）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェ
ニル−アミノ］−ビフェニル（以下、「α−ＮＰＤ」と記す）がある。４，４’，４”−
トリス（Ｎ，Ｎ−  ジフェニル−アミノ）−トリフェニルアミン（以下、「ＴＤＡＴＡ」
と記す）、４，４’，４”−トリス［Ｎ−（３−メチルフェニル）−Ｎ−  フェニル−ア
ミノ］−トリフェニルアミン（以下、「ＭＴＤＡＴＡ」と記す）などのスターバースト型
芳香族アミン化合物が挙げられる。
【０２０９】
電子輸送材料としては、金属錯体がよく用いられ、先に述べたＡｌｑ、ＢＡｌｑ、トリ
ス（４−メチル−８−キノリノラト）アルミニウム（以下、「Ａｌｍｑ」と記す）、ビス
（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（以下、「ＢｅＢｑ」と記す
）などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビ
ス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（以下、「Ｚｎ（ＢＯ
Ｘ）２」と記す）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（
以下、「Ｚｎ（ＢＴＺ）２」と記す）などのオキサゾール系、チアゾール系配位子を有す
る金属錯体もある。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−
ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（以下、「ＰＢＤ」と記す
）、ＯＸＤ−７などのオキサジアゾール誘導体、ＴＡＺ、３−（４−ｔｅｒｔ−ブチルフ
ェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−２３、４−トリア
ゾール（以下、「ｐ−ＥｔＴＡＺ」と記す）などのトリアゾール誘導体、バソフェナント
ロリン（以下、「ＢＰｈｅｎ」と記す）、ＢＣＰなどのフェナントロリン誘導体が電子輸
送性を有する。
【０２１０】
電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ
化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウ
ムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウ
ムアセチルアセトネート（以下、「Ｌｉ（ａｃａｃ）」と記す）や８−キノリノラト−リ
チウム（以下、「Ｌｉｑ」と記す）などのアルカリ金属錯体も有効である。
【０２１１】
発光材料としては、先に述べたＡｌｑ、Ａｌｍｑ、ＢｅＢｑ、ＢＡｌｑ、Ｚｎ（ＢＯＸ）
２、Ｚｎ（ＢＴＺ）２などの金属錯体の他、各種蛍光色素が有効である。蛍光色素として
は、青色の４，４’−ビス（２，２  −  ジフェニル−ビニル）−ビフェニルや、赤橙色
の４−（ジシアノメチレン）−２−メチル−６−（ｐ−ジメチルアミノスチリル）−４Ｈ
−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中
心金属とする錯体が主体である。三重項発光材料として、トリス（２−フェニルピリジン
）イリジウム、ビス（２−（４’−トリル）ピリジナト−Ｎ，Ｃ２’）アセチルアセトナ
トイリジウム（以下「ａｃａｃＩｒ（ｔｐｙ）２」と記す）、  ２，３，７，８，１２，
１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈポルフィリン−白金などが知られてい
る。
【０２１２】
以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の発光素子を作製
することができる。
【０２１３】
また、図２３（ｂ）に示すように図２３（ａ）とは逆の順番に層を形成した発光素子を用
いることができる。つまり、基板２３１１の上に陰極２３１８、電子注入材料からなる電
子注入層２３１７、その上に電子輸送材料からなる電子輸送層２３１６、発光層２３１５
、正孔輸送材料からなる正孔輸送層２３１４、正孔注入材料からなる正孔注入層２３１３
、そして陽極２３１２を積層させた素子構造である。
【０２１４】
また、発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよ
い。そして、基板上にＴＦＴ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造
の発光素子にも適用することができる。
【０２１５】
上面射出構造の発光素子について図２４（ａ）を用いて説明する。
【０２１６】
基板２４００上に駆動用ＴＦＴ２４０１が形成され、駆動用ＴＦＴ２４０１のソース電極
に接して第１の電極２４０２が形成され、その上に有機化合物を含む層２４０３と第２の
電極２４０４が形成されている。
【０２１７】
また、第１の電極２４０２は発光素子の陽極である。そして第２の電極２４０４は発光素
子の陰極である。つまり、第１の電極２４０２と第２の電極２４０４とで有機化合物を含
む層２４０３が挟まれているところが発光素子となる。
【０２１８】
また、ここで、陽極として機能する第１の電極２４０２に用いる材料としては、仕事関数
の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン
膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との
積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用
いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミッ
クコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を
用いることで光を透過させない陽極を形成することができる。
【０２１９】
また、陰極として機能する第２の電極２４０４に用いる材料としては、仕事関数の小さい
材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、Ｃ
ａＦ２、またはＣａ３Ｎ２）からなる金属薄膜と、透明導電膜（インジウムスズ酸化物（
ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いる
のが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過
させることが可能な陰極を形成することができる。
【０２２０】
こうして、図２４（ａ）の矢印に示すように発光素子からの光を上面に取り出すことが可
能になる。つまり、図２２の表示パネルに適用した場合には、封止基板２２０４側に光が
射出することになる。従って上面射出構造の発光素子を表示装置に用いる場合には封止基
板２２０４は光透過性を有する基板を用いる。
【０２２１】
また、光学フィルムを設ける場合には、封止基板２２０４に光学フィルムを設ければよ
い。
【０２２２】
なお、第１の電極２４０２を陰極として機能するＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ等の仕事
関数の小さい材料からなる金属膜を用いることができる。そして、第２の電極２４０４に
はＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）などの透明導電
膜を用いることができる。よって、この構成によれば、上面射出の透過率を高くすること
ができる。
【０２２３】
また、下面射出構造の発光素子について図２４（ｂ）を用いて説明する。射出構造以外は
図２４（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。
【０２２４】
ここで、陽極として機能する第１の電極２４０２に用いる材料としては、仕事関数の大き
い材料を用いることが望ましい。例えば、インジウムスズ酸化物（ＩＴＯ）膜、インジウ
ム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明
導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
【０２２５】
また、陰極として機能する第２の電極２４０４に用いる材料としては、仕事関数の小さい
材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、Ｃ
ａＦ２、またはＣａ３Ｎ２）からなる金属膜を用いることができる。こうして、光を反射
する金属膜を用いることで光が透過しない陰極を形成することができる。
【０２２６】
こうして、図２４（ｂ）の矢印に示すように発光素子からの光を下面に取り出すことが可
能になる。つまり、図２２の表示パネルに適用した場合には、基板２２１０側に光が射出
することになる。従って下面射出構造の発光素子を表示装置に用いる場合には基板２２４
０は光透過性を有する基板を用いる。
【０２２７】
また、光学フィルムを設ける場合には、基板２２１０に光学フィルムを設ければよい。
【０２２８】
両面射出構造の発光素子について図２４（ｃ）を用いて説明する。射出構造以外は図２４
（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。
【０２２９】
ここで、陽極として機能する第１の電極２４０２に用いる材料としては、仕事関数の大き
い材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウ
ム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明
導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
【０２３０】
また、陰極として機能する第２の電極２４０４に用いる材料としては、仕事関数の小さい
材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、Ｃ
ａＦ２、またはＣａ３Ｎ２）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ
酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等
）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用
いることで光を透過させることが可能な陰極を形成することができる。
【０２３１】
こうして、図２４（ｃ）の矢印に示すように発光素子からの光を両面に取り出すことが可
能になる。つまり、図２２の表示パネルに適用した場合には、基板２２１０側と封止基板
２２０４側に光が射出することになる。従って両面射出構造の発光素子を表示装置に用い
る場合には基板２２１０および封止基板２２０４は、ともに光透過性を有する基板を用い
る。
【０２３２】
また、光学フィルムを設ける場合には、基板２２１０および封止基板２２０４の両方に
光学フィルムを設ければよい。
【０２３３】
また、白色の発光素子とカラーフィルターを用いてフルカラー表示を実現する表示装置に
も本発明を適用することが可能である。
【０２３４】
図２５に示すように、基板２５００上に下地膜２５０２が形成され、その上に駆動用ＴＦ
Ｔ２５０１が形成され、駆動用ＴＦＴ２５０１のソース電極に接して第１の電極２５０３
が形成され、その上に有機化合物を含む層２５０４と第２の電極２５０５が形成されてい
る。
【０２３５】
また、第１の電極２５０３は発光素子の陽極である。そして第２の電極２５０５は発光素
子の陰極である。つまり、第１の電極２５０３と第２の電極２５０５とで有機化合物を含
む層２５０４が挟まれているところが発光素子となる。図２５の構成では白色光を発光す
る。そして、発光素子の上部に赤色のカラーフィルター２５０６Ｒ、緑色のカラーフィル
ター２５０６Ｇ、青色のカラーフィルター２５０６Ｂを設けられており、フルカラー表示
を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス（
ＢＭともいう）２５０７が設けられている。
【０２３６】
上述した発光素子の構成は組み合わせて用いることができ、本発明の画素構成を有する
表示装置に適宜用いることができる。また、上述した表示パネルの構成や、発光素子は例
示であり、もちろん本発明の画素構成は他の構成の表示装置に適用することもできる。
【０２３７】
次に、表示パネルの画素部の部分断面図を示す。
【０２３８】
まず、トランジスタの半導体層に結晶性半導体膜（ポリシリコン（ｐ−Ｓｉ）膜）を用い
た場合について図２６及び図２７を用いて説明する。
【０２３９】
ここで、半導体層は、例えば基板上にアモルファスシリコン（ａ−Ｓｉ）膜を公知の成膜
法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む
半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜
などの非晶質構造を含む化合物半導体膜でも良い。
【０２４０】
そして、アモルファスシリコン膜をレーザ結晶化法や、ＲＴＡやファーネスアニール炉を
用いた熱結晶化法や、結晶化を助長する金属元素を用いた熱結晶化法などとにより結晶化
させる。もちろん、これらを組み合わせて行っても良い。
【０２４１】
上述した結晶化によって、非晶質半導体膜に部分的に結晶化された領域が形成される。
【０２４２】
さらに、部分的に結晶性が高められた結晶性半導体膜を所望の形状にパターニングして
、結晶化された領域から島状の半導体膜を形成する。この半導体膜をトランジスタの半導
体層に用いる。なお、パターニングとは、膜を形状加工することをいい、フォトリソグラ
フィー技術によって膜のパターンを形成すること（例えば、感光性アクリルにコンタクト
ホールを形成することや、感光性アクリルをスペーサとなるように形状加工することも含
む）や、フォトリソグラフィー技術によってマスクパターンを形成し、当該マスクパター
ンを用いてエッチング加工を行うことなどをいう。
【０２４３】
図２６に示すように、基板２６０１上に下地膜２６０２が形成され、その上に半導体層が
形成されている。半導体層は駆動トランジスタ２６１８のチャネル形成領域２６０３及び
ソース又はドレイン領域となる不純物領域２６０５、並びに容量素子２６１９の下部電極
となるチャネル形成領域２６０６、ＬＤＤ領域２６０７及び不純物領域２６０８を有する
。なお、チャネル形成領域２６０３及びチャネル形成領域２６０６にはチャネルドープが
行われていても良い。
【０２４４】
基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることがで
きる。また、下地膜２６０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）、
酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０２４５】
半導体層上にはゲート絶縁膜２６０９を介してゲート電極２６１０及び容量素子の上部電
極２６１１が形成されている。
【０２４６】
駆動トランジスタ２６１８及び容量素子２６１９を覆って層間絶縁膜２６１２が形成され
、層間絶縁膜２６１２上にコンタクトホールを介して、配線２６１３が不純物領域２６０
５と接し、配線２６２１が不純物領域２６０８と接している。配線２６１３に接して画素
電極２６１４が形成され、画素電極２６１４の端部及び配線２６１３を覆って第２の層間
絶縁物２６１５が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いるこ
とにより形成する。そして、画素電極２６１４上に有機化合物を含む層２６１６及び対向
電極２６１７が形成され、画素電極２６１４と対向電極２６１７とで有機化合物を含む層
２６１６が挟まれた領域では発光素子２６２０が形成されている。
【０２４７】
また、図２６（ｂ）に示すように、容量素子２６１９の下部電極の一部を構成するＬＤＤ
領域が、上部電極２６１１と重なるような領域２６２０２を設けても良い。なお、図２６
（ａ）と共通するところは共通の符号を用い、説明は省略する。
【０２４８】
また、図２７（ａ）に示すように、駆動トランジスタ２６１８の不純物領域２６０５と接
する配線２６１３と同じ層に形成された第２の上部電極２６３０１を有していても良い。
なお、図２６（ａ）と共通するところは共通の符号を用い、説明は省略する。第２の上部
電極２６３０１と上部電極２６１１とで層間絶縁膜２６１２を挟みこみ、第２の容量素子
を構成している。また、第２の上部電極２６３０１は不純物領域２６０８と接しているた
め、上部電極２６１１とチャネル形成領域２６０６とでゲート絶縁膜２６０９を挟みこん
で構成される第１の容量素子と、上部電極２６１１と第２の上部電極２６３０１とで層間
絶縁膜２６１２を挟みこんで構成される第２の容量素子と、が並列に接続され、第１の容
量素子と第２の容量素子からなる容量素子２６３０２を構成している。この容量素子２６
３０２の容量は第１の容量素子と第２の容量素子の容量を加算した合成容量であるため、
小さい面積で大きな容量の容量素子を形成することができる。つまり、本発明の画素構成
の容量素子として用いるとより開口率の向上が図れる。
【０２４９】
また、図２７（ｂ）に示すような容量素子の構成としても良い。基板２７０１上に下地膜
２７０２が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ
２７１８のチャネル形成領域２７０３及びソース又はドレイン領域となる不純物領域２７
０５を有する。なお、チャネル形成領域２７０３はチャネルドープが行われていても良い
。
【０２５０】
基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることがで
きる。また、下地膜２７０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）、
酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０２５１】
半導体層上にはゲート絶縁膜２７０６を介してゲート電極２７０７及び第１の電極２７０
８が形成されている。
【０２５２】
駆動トランジスタ２７１８及び第１の電極２７０８を覆って第１の層間絶縁膜２７０９が
形成され、第１の層間絶縁膜２７０９上にコンタクトホールを介して配線２７１０が不純
物領域２７０５と接している。また、配線２７１０と同じ材料からなる同層の第２の電極
２７１１が形成される。
【０２５３】
さらに、配線２７１０及び第２の電極２７１１を覆うように第２の層間絶縁膜２７１２が
形成され、第２の層間絶縁膜２７１２上にコンタクトホールを介して、配線２７１０と接
して画素電極２７１３が形成されている。また、画素電極２７１３のと同じ材料からなる
同層の第３の電極２７１４が形成されている。ここで、第１の電極２７０８、第２の電極
２７１１及び第３の電極２７１４からなる容量素子２７１９が形成される。
【０２５４】
画素電極２７１３と第３の電極２７１４の端部を覆って絶縁物２７１５が形成され、第３
の絶縁物２７１５及び第３の電極２７１４上に有機化合物を含む層２７１６及び対向電極
２７１７が形成され、画素電極２７１３と対向電極２７１７とで有機化合物を含む層２７
１６が挟まれた領域では発光素子２７２０が形成されている。
【０２５５】
上述したように、結晶性半導体膜を半導体層に用いたトランジスタの構成は図２６及び図
２７に示したような構成が挙げられる。なお、図２６及び図２７に示したトランジスタの
構造はトップゲートの構造のトランジスタの一例である。つまり、トランジスタはＰ型で
もＮ型でもよい。Ｎ型の場合には、ＬＤＤ領域はゲート電極と重なっていても良いし、ゲ
ート電極と重なっていなくても良いし、又はＬＤＤ領域の一部の領域が重なっていてもよ
い。さらに、ゲート電極はテーパー形状でもよく、ゲート電極のテーパー部の下部にＬＤ
Ｄ領域が自己整合的に設けられていても良い。また、ゲート電極は二つに限られず三以上
のマルチゲート構造でも良いし、一つのゲート電極でも良い。
【０２５６】
また、半導体層にポリシリコン（ｐ−Ｓｉ）を用いたトランジスタの構成として、基板と
半導体層の間にゲート電極が挟まれた構造、つまり、半導体層の下にゲート電極が位置す
るボトムゲートのトランジスタを適用した表示パネルの部分断面を図３０に示す。
【０２５７】
基板３００１上に下地膜３００２が形成されている。さらに下地膜３００２上にゲート
電極３００３が形成されている。また、ゲート電極と同層に同じ材料からなる第１の電極
３００４が形成されている。ゲート電極３００３の材料にはリンが添加された多結晶シリ
コンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリ
サイドでもよい。
【０２５８】
また、ゲート電極３００３及び第１の電極３００４を覆うようにゲート絶縁膜３００５が
形成されている。ゲート絶縁膜３００５としては酸化珪素膜や窒化珪素膜などが用いられ
る。
【０２５９】
また、ゲート絶縁膜３００５上に、半導体層が形成されている。半導体層は駆動トラン
ジスタ３０２２のチャネル形成領域３００６、ＬＤＤ領域３００７及びソース又はドレイ
ン領域となる不純物領域３００８、並びに容量素子３０２３の第２の電極となるチャネル
形成領域３００９、ＬＤＤ領域３０１０及び不純物領域３０１１を有する。なお、チャネ
ル形成領域３００６及びチャネル形成領域３００９はチャネルドープが行われていても良
い。
【０２６０】
基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることがで
きる。また、下地膜３００２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）、
酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０２６１】
半導体層を覆って第１の層間絶縁膜３０１２が形成され、第１の層間絶縁膜３０１２上に
コンタクトホールを介して配線３０１３が不純物領域３００８と接している。また、配線
３０１３と同層に同じ材料で第３の電極３０１４が形成されている。第１の電極３００４
、第２の電極、第３の電極３０１４によって容量素子３０２３が構成されている。
【０２６２】
また、第１の層間絶縁膜３０１２には開口部３０１５が形成されている。駆動トランジス
タ３０２２、容量素子３０２３及び開口部３０１５を覆うように第２の層間絶縁膜３０１
６が形成され、第２の層間絶縁膜３０１６上にコンタクトホールを介して、画素電極３０
１７が形成されている。また、画素電極３０１７の端部を覆って絶縁物３０１８が形成さ
れている。例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。そして、画素
電極３０１７上に有機化合物を含む層３０１９及び対向電極３０２０が形成され、画素電
極３０１７と対向電極３０２０とで有機化合物を含む層３０１９が挟まれた領域では発光
素子３０２１が形成されている。そして、発光素子３０２１の下部に開口部３０１５が位
置している。つまり、発光素子３０２１からの発光を基板側から取り出すときには開口部
３０１５を有するため透過率を高めることができる。
【０２６３】
また、図３０（ａ）において画素電極３０１７と同層に同じ材料を用いて第４の電極３０
２４を形成して、図３０（ｂ）のような構成としてもよい。すると、第１の電極３００４
、第２の電極、第３の電極３０１４及び第４の電極３０２４によって構成される容量素子
３０２５を形成することができる。
【０２６４】
次に、トランジスタの半導体層にアモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を用いた場合
について説明する。図３１にはトップゲートのトランジスタ、図３２及び図３０にはボト
ムゲートのトランジスタの場合について示す。
【０２６５】
アモルファスシリコンを半導体層に用いた順スタガ構造のトランジスタの断面を図３１（
ａ）に示す。に示すように、基板３１０１上に下地膜３１０２が形成されている。さらに
下地膜３１０２上に画素電極３１０３が形成されている。また、画素電極３１０３と同層
に同じ材料からなる第１の電極３１０４が形成されている。
【０２６６】
基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることがで
きる。また、下地膜３１０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）、
酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０２６７】
また、下地膜３１０２上に配線３１０５及び配線３１０６が形成され、画素電極３１０３
の端部が配線３１０５で覆われている。配線３１０５及び配線３１０６の上部にＮ型の導
電型を有するＮ型半導体層３１０７及びＮ型半導体層３１０８が形成されている。また、
配線３１０６と配線３１０５の間であって、下地膜３１０２上に半導体層３１０９が形成
されている。そして、半導体層３１０９の一部はＮ型半導体層３１０７及びＮ型半導体層
３１０８上にまで延長されている。なお、この半導体層はアモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）、微結晶半導体（μ−Ｓｉ：Ｈ）等の非結晶性を有する半導体膜で形成されてい
る。また、半導体層３１０９上にゲート絶縁膜３１１０が形成されている。また、ゲート
絶縁膜３１１０と同層の同じ材料からなる絶縁膜３１１１が第１の電極３１０４上にも形
成されている。なお、ゲート絶縁膜３１１０としては酸化珪素膜や窒化珪素膜などが用い
られる。
【０２６８】
また、ゲート絶縁膜３１１０上に、ゲート電極３１１２が形成されている。また、ゲー
ト電極と同層に同じ材料でなる第２の電極３１１３が第１の電極３１０４上に絶縁膜３１
１１を介して形成されている。第１の電極３１０４及び第２の電極３１１３で絶縁膜３１
１１を挟まれた容量素子３１１９が形成されている。また、画素電極３１０３の端部、駆
動トランジスタ３１１８及び容量素子３１１９を覆い、絶縁物３１１４が形成されている
。
【０２６９】
絶縁物３１１４及びその開口部に位置する画素電極３１０３上に有機化合物を含む層３１
１５及び対向電極３１１６が形成され、画素電極３１０３と対向電極３１１６とで有機化
合物を含む層３１１５が挟まれた領域では発光素子３１１７が形成されている。
【０２７０】
また、図３１（ａ）に示す第１の電極３１０４を図３１（ｂ）に示すように第１の電極３
１２０で形成してもよい。第１の電極３１２０は配線３１０５及び３１０６と同層の同一
材料で形成されている。
【０２７１】
また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用い
た表示パネルの部分断面を図３２に示す。
【０２７２】
基板３２０１上に下地膜３２０２が形成されている。さらに下地膜３２０２上にゲート
電極３２０３が形成されている。また、ゲート電極と同層に同じ材料からなる第１の電極
３２０４が形成されている。ゲート電極３２０３の材料にはリンが添加された多結晶シリ
コンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリ
サイドでもよい。
【０２７３】
また、ゲート電極３２０３及び第１の電極３２０４を覆うようにゲート絶縁膜３２０５が
形成されている。ゲート絶縁膜３２０５としては酸化珪素膜や窒化珪素膜などが用いられ
る。
【０２７４】
また、ゲート絶縁膜３２０５上に、半導体層３２０６が形成されている。また、半導体
層３２０６と同層に同じ材料からなる半導体層３２０７が形成されている。
【０２７５】
基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることがで
きる。また、下地膜３２０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）、
酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０２７６】
半導体層３２０６上にはＮ型の導電性を有するＮ型半導体層３２０８、３２０９が形成さ
れ、半導体層３２０７上にはＮ型半導体層３２１０が形成されている。
【０２７７】
Ｎ型半導体層３２０８、３２０９上にはそれぞれ配線３２１１、３２１２が形成され、Ｎ
型半導体層３２１０上には配線３２１１及び３２１２と同層の同一材料からなる導電層３
２１３が形成されている。
【０２７８】
半導体層３２０７、Ｎ型半導体層３２１０及び導電層３２１３からなる第２の電極が構成
される。なお、この第２の電極と第１の電極３２０４でゲート絶縁膜３２０５を挟み込ん
だ構造の容量素子３２２０が形成されている。
【０２７９】
また、配線３２１１の一方の端部は延在し、その延在した配線３２１１上部に接して画素
電極３２１４が形成されている。
【０２８０】
また、画素電極３２１４の端部、駆動トランジスタ３２１９及び容量素子３２２０を覆う
ように絶縁物３２１５が形成されている。
【０２８１】
画素電極３２１４及び絶縁物３２１５上には有機化合物を含む層３２１６及び対向電極３
２１７が形成され、画素電極３２１４と対向電極３２１７とで有機化合物を含む層３２１
６が挟まれた領域では発光素子３２１８が形成されている。
【０２８２】
容量素子の第２の電極の一部となる半導体層３２０７及びＮ型半導体層３２１０は設けな
くても良い。つまり第２の電極は導電層３２１３とし、第１の電極３２０４と導電層３２
１３でゲート絶縁膜が挟まれた構造の容量素子としてもよい。
【０２８３】
なお、図３２（ａ）において、配線３２１１を形成する前に画素電極３２１４を形成する
ことで、図３２（ｂ）に示すような、画素電極３２１４からなる第２の電極３２２１と第
１の電極３２０４でゲート絶縁膜３２０５が挟まれた構造の容量素子３２２２を形成する
ことができる。
【０２８４】
なお、図３２では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが、
もちろんチャネル保護構造のトランジスタでも良い。チャネル保護構造のトランジスタの
場合について、図３０（ａ）、（ｂ）を用いて説明する。
【０２８５】
図３３（ａ）に示すチャネル保護型構造のトランジスタは図３２（ａ）に示したチャネル
エッチ構造の駆動トランジスタ３２１９の半導体層３２０６のチャネルが形成される領域
上にエッチングのマスクとなる絶縁物３３０１が設けられている点が異なり、他の共通し
ているところは共通の符号を用いている。
【０２８６】
また、同様に、図３０（ｂ）に示すチャネル保護型構造のトランジスタは図３２（ｂ）に
示したチャネルエッチ構造の駆動トランジスタ３２１９の半導体層３２０６のチャネルが
形成される領域上にエッチングのマスクとなる絶縁物３３０１が設けられている点が異な
り、他の共通しているところは共通の符号を用いている。
【０２８７】
本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やドレ
イン領域など）に非晶質半導体膜を用いることで、製造コストを削減することができる。
【０２８８】
なお、本発明の画素構成の適用することができるトランジスタの構造や、容量素子の構造
は上述した構成に限られず、さまざまな構成のトランジスタの構造や、容量素子の構造の
ものを用いることができる。
【０２８９】
（実施の形態５）
本発明の表示装置は様々な電子機器に適用することができる。具体的には電子機器の表示
部に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ
、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、
オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュー
タ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体
的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し
、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
【０２９０】
図３４（Ａ）はディスプレイであり、筐体３４００１、支持台３４００２、表示部３４０
０３、スピーカー部３４００４、ビデオ入力端子３４００５等を含む。本発明の画素構成
を有する表示装置を表示部３４００３に用いることができる。なお、ディスプレイは、パ
ーソナルコンピュータ用、テレビジョン放送受信用、広告表示用などの全ての情報表示用
表示装置が含まれる。本発明の表示装置を表示部３４００３に用いたディスプレイは、消
費電力を抑えることができる。
【０２９１】
近年、ディスプレイの大型化のニーズが強くなっている。そして、ディスプレイの大型化
に伴い価格の上昇が問題となっている、よって、いかに製造コストの削減を図り、高品質
な製品を少しでも低価格に抑えるかが課題となる。
【０２９２】
図３４（Ｂ）はカメラであり、本体３４１０１、表示部３４１０２、受像部３４１０３、
操作キー３４１０４、外部接続ポート３４１０５、シャッター３４１０６等を含む。
【０２９３】
近年、デジタルカメラなどの高性能化に伴い、生産競争は激化している。そして、いかに
高性能なものを低価格に抑えるかが重要となる。本発明の表示装置を表示部３４１０２に
用いたデジタルカメラは、消費電力を抑えることができる。
【０２９４】
図３４（Ｃ）はコンピュータであり、本体３４２０１、筐体３４２０２、表示部３４２
０３、キーボード３４２０４、外部接続ポート３４２０５、ポインティングマウス３４２
０６等を含む。本発明の表示装置を表示部３４２０３に用いたコンピュータは、消費電力
を抑えることができる。
【０２９５】
図３４（Ｄ）はモバイルコンピュータであり、本体３４３０１、表示部３４３０２、ス
イッチ３４３０３、操作キー３４３０４、赤外線ポート３４３０５等を含む。本発明の表
示装置を表示部３４３０２に用いたモバイルコンピュータは、通常モードと節電モードと
を切り替えることによって消費電力を抑えることができる。
【０２９６】
図３４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）で
あり、本体３４４０１、筐体３４４０２、表示部Ａ３４４０３、表示部Ｂ３４４０４、記
録媒体（ＤＶＤ等）読み込み部３４４０５、操作キー３４４０６、スピーカー部３４４０
７等を含む。表示部Ａ３４４０３は主として画像情報を表示し、表示部Ｂ３４４０４は主
として文字情報を表示することができる。本発明の表示装置を表示部Ａ３４４０３や表示
部Ｂ３４４０４に用いた画像再生装置は、通常モードと節電モードとを切り替えることに
よって消費電力を抑えることができる。
【０２９７】
図３４（Ｆ）はゴーグル型ディスプレイであり、本体３４５０１、表示部３４５０２、
アーム部３４５０３を含む。本発明の表示装置を表示部３４５０２に用いたゴーグル型デ
ィスプレイは、通常モードと節電モードとを切り替えることによって消費電力を抑えるこ
とができる。
【０２９８】
図３４（Ｇ）はビデオカメラであり、本体３４２００１、表示部３４２００２、筐体３
４２００３、外部接続ポート３４２００４、リモコン受信部３４２００５、受像部３４２
００６、バッテリー３４２００７、音声入力部３４２００８、操作キー３４２００９、接
眼部３４６１０等を含む。本発明の表示装置を表示部３４２００２に用いたビデオカメラ
は、通常モードと節電モードとを切り替えることによって消費電力を抑えることができる
。
【０２９９】
図３４（Ｈ）は携帯電話機であり、本体３４７０１、筐体３４７０２、表示部３４７０
３、音声入力部３４７０４、音声出力部３４７０５、操作キー３４７０６、外部接続ポー
ト３４７０７、アンテナ３４７０８等を含む。
【０３００】
近年、携帯電話機はゲーム機能やカメラ機能、電子マネー機能等を搭載し、高付加価値の
携帯電話機のニーズが強くなっている。さらに、ディスプレイも高精細なものが求められ
ている。本発明の表示装置を表示部３４７０３に用いた携帯電話機は、通常モードと節電
モードとを切り替えることによって消費電力を抑えることができる。
【０３０１】
このように多機能化し、携帯電話機は使用頻度が高まる一方で、一回の充電により長時間
使用できることが要求される。
【０３０２】
例えば、図２８（ｂ）や図２９（ａ）に示すように周辺駆動回路をＩＣチップ上に形成し
、ＣＭＯＳ等を用いることにより低消費電力化を図ることが可能である。
【０３０３】
このように本発明は、あらゆる電子機器に適用することが可能である。
【０３０４】
（実施の形態６）
本実施の形態において、本発明の表示装置を表示部に有する携帯電話の構成例について図
３７を用いて説明する。
【０３０５】
表示パネル３７１０はハウジング３７００に脱着自在に組み込まれる。ハウジング３７
００は表示パネル３７１０のサイズに合わせて、形状や寸法を適宜変更することができる
。表示パネル３７１０を固定したハウジング３７００はプリント基板３７０１に嵌入され
モジュールとして組み立てられる。
【０３０６】
表示パネル３７１０はＦＰＣ３７１１を介してプリント基板３７０１に接続される。プ
リント基板３７０１には、スピーカ３７０２、マイクロフォン３７０３、送受信回路３７
０４、ＣＰＵ及びコントローラなどを含む信号処理回路３７０５が形成されている。この
ようなモジュールと、入力手段３７０６、バッテリ３７０７を組み合わせ、筐体３７０９
に収納する。表示パネル３７１０の画素部は筐体３７０９に形成された開口窓から視認で
きように配置する。
【０３０７】
表示パネル３７１０は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波
数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の
駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップを
ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で表示パネル３７１０に実装しても良い。あるい
は、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を
用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路を基板上に画素部ととも
に形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した表示パネルの構
成は、図２８（ａ）に一例を示してある。このような構成とすることで、表示装置の低消
費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また
、携帯電話機の低コスト化を図ることができる。
【０３０８】
また、さらに消費電力の低減を図るため、図２８（ｂ）や図２９（ａ）に示すように、基
板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そ
のＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）などで表示パネルに実装しても良
い。そして、画素部には、非晶質半導体膜をトランジスタの半導体層に用いることで製造
コストの削減を図ることができる。
【０３０９】
また、本実施例に示した構成は携帯電話の一例であって、本発明の表示装置はこのような
構成の携帯電話に限られず様々な構成の携帯電話に適用することができる。
【０３１０】
（実施の形態７）
図３５は表示パネル３５０１と、回路基板３５０２を組み合わせたＥＬモジュールを示
している。表示パネル３５０１は画素部３５０３、走査線駆動回路３５０４及び信号線駆
動回路３５０５を有している。回路基板３５０２には、例えば、コントロール回路３５０
６や信号分割回路３５０７などが形成されている。表示パネル３５０１と回路基板３５０
２は接続配線３５０８によって接続されている。接続配線にはＦＰＣ等を用いることがで
きる。
【０３１１】
表示パネル３５０１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数
の低い駆動回路）を基板上にＴＦＴを用いて形成し、一部の周辺駆動回路（複数の駆動回
路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ
（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）などで表示パネル３５０１に実装するとよい。あるいは
、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用
いて表示パネル３５０１に実装しても良い。なお、一部の周辺駆動回路を基板上に画素部
とともに形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した構成は図
２８（ａ）に一例を示してある。
【０３１２】
また、さらに消費電力の低減を図るため、ガラス基板上にＴＦＴを用いて画素部を形成し
、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏ
ｎ  Ｇｌａｓｓ）表示パネルに実装してもよい。
【０３１３】
なお、非晶質半導体膜を、画素を構成するトランジスタの半導体層に適用する場合には、
基板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、
そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で表示パネルに実装するとよい
。なお、基板上に画素部を形成し、その基板上に周辺駆動回路を形成したＩＣチップをＣ
ＯＧ等で実装した構成は図２８（ｂ）に一例を示してある。
【０３１４】
このＥＬモジュールによりＥＬテレビ受像機を完成させることができる。図３６は、Ｅ
Ｌテレビ受像機の主要な構成を示すブロック図である。チューナ３６０１は映像信号と音
声信号を受信する。映像信号は、映像信号増幅回路３６０２と、そこから出力される信号
を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路３６０３と、その映像
信号を駆動回路の入力仕様に変換するためのコントロール回路３５０６により処理される
。コントロール回路３５０６は、走査線側と信号線側にそれぞれ信号が出力する。デジタ
ル駆動する場合には、信号線側に信号分割回路３５０７を設け、入力デジタル信号をｍ個
に分割して供給する構成としても良い。
【０３１５】
チューナ３６０１で受信した信号のうち、音声信号は音声信号増幅回路３６０４に送ら
れ、その出力は音声信号処理回路３６０５を経てスピーカー３６０６に供給される。制御
回路３６０７は受信局（受信周波数）や音量の制御情報を入力部３６０８から受け、チュ
ーナ３６０１や音声信号処理回路３６０５に信号を送出する。
【０３１６】
図３４（Ａ）に示すように、図３５のＥＬモジュールを筐体３４００１に組みこんで、
テレビ受像機を完成させることができる。ＥＬモジュールにより、表示部３４００３が形
成される。また、スピーカー部３４００４、ビデオ入力端子３４００５などが適宜備えら
れている。
【０３１７】
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ
、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の
表示媒体として様々な用途に適用することができる。
【図１】
0005538451.tif 000002
【図２】
0005538451.tif 000003
【図３】
0005538451.tif 000004
【図４】
0005538451.tif 000005
【図５】
0005538451.tif 000006
【図６】
0005538451.tif 000007
【図７】
0005538451.tif 000008
【図８】
0005538451.tif 000009
【図９】
0005538451.tif 000010
【図１０】
0005538451.tif 000011
【図１１】
0005538451.tif 000012
【図１２】
0005538451.tif 000013
【図１３】
0005538451.tif 000014
【図１４】
0005538451.tif 000015
【図１５】
0005538451.tif 000016
【図１６】
0005538451.tif 000017
【図１７】
0005538451.tif 000018
【図１８】
0005538451.tif 000019
【図１９】
0005538451.tif 000020
【図２０】
0005538451.tif 000021
【図２１】
0005538451.tif 000022
【図２２】
0005538451.tif 000023
【図２３】
0005538451.tif 000024
【図２４】
0005538451.tif 000025
【図２５】
0005538451.tif 000026
【図２６】
0005538451.tif 000027
【図２７】
0005538451.tif 000028
【図２８】
0005538451.tif 000029
【図２９】
0005538451.tif 000030
【図３０】
0005538451.tif 000031
【図３１】
0005538451.tif 000032
【図３２】
0005538451.tif 000033
【図３３】
0005538451.tif 000034
【図３４】
0005538451.tif 000035
【図３５】
0005538451.tif 000036
【図３６】
0005538451.tif 000037
【図３７】
0005538451.tif 000038
【図３８】
0005538451.tif 000039
【図３９】
0005538451.tif 000040
【図４０】
0005538451.tif 000041
【図４１】
0005538451.tif 000042
【図４２】
0005538451.tif 000043