(57)【特許請求の範囲】
【請求項１】
画像データに応じた画像情報を表示する表示装置であって、
複数の行及び複数の列に沿って発光素子を有する画素が２次元配列された表示パネルと、
前記画像データに応じて前記表示パネルを駆動して、該表示パネルに前記画像情報を表示させる表示駆動装置と、
を有し、
前記画像データは複数のフィールド期間を有するインターレース信号であり、
前記表示駆動装置は、前記画像データの前記各フィールド期間に対応する期間において、前記表示パネルの隣接する二以上の所定数の行の内の特定の一つの行に配設された第１画素を、当該第１画素に対応した画像データにより、前記画像データの階調値に応じた表示輝度階調とするように動作させ、前記画像データの階調値が、前記発光素子が非発光となる第１階調値であるとき及び前記発光素子が発光している状態で最も低い発光輝度となる第２階調値であるときを除いて、前記画像データの階調値を低下させるように補正した補正画像データを生成して、前記所定数の行の内の前記特定の行を除く行に配設された第２画素を、前記補正画像データにより、前記第１画素の表示輝度階調より低い補正表示輝度階調とするように動作させる制御回路を備えることを特徴とする表示装置。
【請求項２】
前記画像データは奇数フィールド期間と偶数フィールド期間とを有し、
前記制御回路は、
前記奇数フィールド期間に対応する期間において、
前記表示パネルの第（２ｋ−１）行（ｋ：自然数）に配設された前記画素の表示輝度階調を、前記表示パネルの第（２ｋ−１）行に対応する第１画像データにより、該第１画像データの階調値に応じた第１の輝度階調とするように動作させ、
前記表示パネルの第２ｋ行又は第（２ｋ−２）行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第（２ｋ−１）行に対応する前記第１画像データの階調値を低下させるように補正した第３画像データにより、該第３画像データの階調値に応じた、該第１の輝度階調より低い第３の輝度階調とするように動作させ、
前記偶数フィールド期間に対応する期間において、
前記表示パネルの第２ｋ行に配設された前記画素の表示輝度階調を、前記表示パネルの第２ｋ行に対応する第２画像データにより、該第２画像データの階調値に応じた第２の輝度階調とするように動作させ、
前記表示パネルの第（２ｋ−１）行又は第（２ｋ＋１）行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第２ｋ行に対応する前記第２画像データの階調値を低下させるように補正した第４画像データにより、該第４画像データの階調値に応じた、前記第２の輝度階調より低い第４の輝度階調とするように動作させることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記画素を駆動する駆動信号を生成して、前記画素に供給するデータドライバを備え、
前記画像データは複数ビットのデジタル信号からなり、
前記第３の輝度階調及び前記第４の輝度階調は、それぞれ、前記第１の輝度階調及び前記第２の輝度階調に対して１／２の輝度に設定され、
前記データドライバは、前記画像データを１ビット下位にシフトさせた１／２画像データを生成する演算回路を有することを特徴とする請求項２に記載の表示装置。
【請求項４】
前記データドライバは、前記画像データをラッチするラッチ回路と、デジタル信号に対応したアナログ電圧を生成するデジタル・アナログ変換回路と、を有し、
前記演算回路は、前記ラッチ回路と前記デジタル・アナログ変換回路との間に設けられていることを特徴とする請求項３に記載の表示装置。
【請求項５】
前記データドライバは、前記画像データを取り込むデータレジスタ回路を有し、
前記演算回路は、前記データレジスタ回路の入力側に接続され、前記画像データが供給されることを特徴とする請求項３に記載の表示装置。
【請求項６】
前記データドライバは、前記画像データの階調値に応じた電圧値を有する階調電圧に対し、前記画素を前記第３の輝度階調及び前記第４の輝度階調で動作させるように前記電圧値を低下させた補正階調電圧を生成する電圧調整回路を有することを特徴とする請求項３に記載の表示装置。
【請求項７】
請求項１乃至６のいずれか１項に記載の表示装置が実装されてなることを特徴とする電子機器。
【請求項８】
複数の行及び複数の列に沿って発光素子を有する画素が２次元配列された表示パネルを、複数フィールド期間を有するインターレース信号である画像データに応じて駆動して、前記表示パネルに前記画像データに応じた画像情報を表示する表示装置の駆動制御方法であって、
前記画像データの前記各フィールド期間に対応する期間において、前記表示パネルの隣接する二以上の所定数の行の内の特定の一つの行に配設された第１画素を、当該第１画素に対応した画像データにより、前記画像データの階調値に応じた表示輝度階調とするように動作させる第１表示ステップと、
前記画像データの階調値が、前記発光素子が非発光となる第１階調値であるとき及び前記発光素子が発光している状態で最も低い発光輝度となる第２階調値であるときを除いて、前記画像データの階調値を低下させるように補正した補正画像データを生成して、前記所定数の行の内の前記特定の行を除く行に配設された第２画素を、前記補正画像データにより、前記第１画素の表示輝度階調より低い補正表示輝度階調とするように動作させる第２表示ステップと、
を含むことを特徴とする表示装置の駆動制御方法。
【請求項９】
前記画像データは奇数フィールド期間と偶数フィールド期間とを有し、
前記第１表示ステップは、
前記奇数フィールド期間に対応する期間において、
前記表示パネルの第（２ｋ−１）行（ｋ：自然数）に配設された前記画素の表示輝度階調を、前記表示パネルの第（２ｋ−１）行に対応する第１画像データにより、該第１画像データの階調値に応じた第１の輝度階調とするように動作させる第１輝度階調表示ステップと、
前記偶数フィールド期間に対応する期間において、前記表示パネルの第２ｋ行に配設された前記画素の表示輝度階調を、前記表示パネルの第２ｋ行に対応する第２画像データにより、該第２画像データの階調値に応じた第２の輝度階調とするように動作させる第２輝度階調表示ステップと、を含み、
前記第２表示ステップは、
前記奇数フィールド期間に対応する期間において、前記表示パネルの第２ｋ行又は第（２ｋ−２）行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第（２ｋ−１）行に対応する前記第１画像データの階調値を低下させるように補正した第３画像データにより、該第３画像データの階調値に応じた、前記第１の輝度階調より低い第３の輝度階調とするように動作させる第３輝度階調表示ステップと、
前記偶数フィールド期間に対応する期間において、前記表示パネルの第（２ｋ−１）行又は第（２ｋ＋１）行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第２ｋ行に対応する前記第２画像データの階調値を低下させるように補正した第４画像データにより、該第４画像データの階調値に応じた、前記第２の輝度階調より低い第４の輝度階調とするように動作させる第４輝度階調表示ステップと、を含むことを特徴とする請求項８に記載の表示装置の駆動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその駆動制御方法、並びに、該表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
表示装置がインターレース方式の画像データの奇数フィールド期間と偶数フィールド期間との画像データを一旦フレームメモリに記憶し、フレームメモリに記憶された画像データを線順次方式で表示する技術が提案されている（例えば、特許文献１を参照。）。
偶数フィールド期間は、奇数フィールド期間に対して時間的に遅れた画像である。このため、フレームメモリに記憶された画像データを線順次方式で表示すると、表示パネルの偶数行に表示される画像と奇数行に表示される画像との間に偶数フィールド期間と奇数フィールド期間との時間差に基づくずれを生じる。また、このような線順次方式の表示周波数は、インターレース方式の表示周波数の１／２となり、フリッカが発生しやすくなる。
【０００３】
このような不都合を解消するため、この種の表示装置は、表示パネルの奇数行に表示する画像と偶数行に表示する画像との間の時間差を補正したり、フレーム間に新たなフレームを追加したりする。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−３６０５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、表示パネルの奇数行に表示する画像と偶数行に表示する画像との間の時間差を補正したり、フレーム間に新たなフレームを追加したりするためには、高速に画像処理をすることができる回路が必要であり、その分コストが高くなるという問題があった。
【０００６】
本発明は、上記実情に鑑みてなされたものであり、表示品位が良好であり、且つ、コストを抑えることができる表示装置及びその駆動制御方法、並びに、該表示装置を備えた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明の第１の観点に係る表示装置は、
画像データに応じた画像情報を表示する表示装置であって、
複数の行及び複数の列に沿って発光素子を有する画素が２次元配列された表示パネルと、
前記画像データに応じて前記表示パネルを駆動して、該表示パネルに前記画像情報を表示させる表示駆動装置と、
を有し、
前記画像データは複数のフィールド期間を有するインターレース信号であり、
前記表示駆動装置は、前記画像データの前記各フィールド期間に対応する期間において、前記表示パネルの隣接する二以上の所定数の行の内の特定の一つの行に配設された第１画素を、当該第１画素に対応した画像データにより、前記画像データの階調値に応じた表示輝度階調とするように動作させ、前記画像データの階調値が、前記発光素子が非発光となる第１階調値であるとき及び前記発光素子が発光している状態で最も低い発光輝度となる第２階調値であるときを除いて、前記画像データの階調値を低下させるように補正した補正画像データを生成して、前記所定数の行の内の前記特定の行を除く行に配設された第２画素を、前記補正画像データにより、前記第１画素の表示輝度階調より低い補正表示輝度階調とするように動作させる制御回路を備えることを特徴とする。
【００１４】
前記画像データは奇数フィールド期間と偶数フィールド期間とを有し、
前記制御回路は、
前記奇数フィールド期間に対応する期間において、
前記表示パネルの第（２ｋ−１）行（ｋ：自然数）に配設された前記画素の表示輝度階調を、前記表示パネルの第（２ｋ−１）行に対応する第１画像データにより、該第１画像データの階調値に応じた第１の輝度階調とするように動作させ、
前記表示パネルの第２ｋ行又は第（２ｋ−２）行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第（２ｋ−１）行に対応する前記第１画像データの階調値を低下させるように補正した第３画像データにより、該第３画像データの階調値に応じた、該第１の輝度階調より低い第３の輝度階調とするように動作させ、
前記偶数フィールド期間に対応する期間において、
前記表示パネルの第２ｋ行に配設された前記画素の表示輝度階調を、前記表示パネルの第２ｋ行に対応する第２画像データにより、該第２画像データの階調値に応じた第２の輝度階調とするように動作させ、
前記表示パネルの第（２ｋ−１）行又は第（２ｋ＋１）行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第２ｋ行に対応する前記第２画像データの階調値を低下させるように補正した第４画像データにより、該第４画像データの階調値に応じた、前記第２の輝度階調より低い第４の輝度階調とするように動作させてもよい。
【００１５】
前記表示装置は、前記画素を駆動する駆動信号を生成して、前記画素に供給するデータドライバを備え、
前記画像データは複数ビットのデジタル信号からなり、
前記第３の輝度階調及び前記第４の輝度階調は、それぞれ、前記第１の輝度階調及び前記第２の輝度階調に対して１／２の輝度に設定され、
前記データドライバは、前記画像データを１ビット下位にシフトさせた１／２画像データを生成する演算回路を有してもよい。
【００１６】
前記データドライバは、前記画像データをラッチするラッチ回路と、デジタル信号に対応したアナログ電圧を生成するデジタル・アナログ変換回路と、を有し、
前記演算回路は、前記ラッチ回路と前記デジタル・アナログ変換回路との間に設けられていてもよい。
【００１７】
前記データドライバは、前記画像データを取り込むデータレジスタ回路を有し、
前記演算回路は、前記データレジスタ回路の入力側に接続され、前記画像データが供給されてもよい。
【００１８】
前記データドライバは、前記画像データの階調値に応じた電圧値を有する階調電圧に対し、前記画素を前記第３の輝度階調及び前記第４の輝度階調で動作させるように前記電圧値を低下させた補正階調電圧を生成する電圧調整回路を有してもよい。
【００２０】
上記目的を達成するため、本発明の第２の観点に係る電子機器は、前記表示装置が実装されてなることを特徴とする。
【００２１】
上記目的を達成するため、本発明の第３の観点に係る表示装置の駆動制御方法は、
複数の行及び複数の列に沿って発光素子を有する画素が２次元配列された表示パネルを、複数フィールド期間を有するインターレース信号である画像データに応じて駆動して、前記表示パネルに前記画像データに応じた画像情報を表示する表示装置の駆動制御方法であって、
前記画像データの前記各フィールド期間に対応する期間において、前記表示パネルの隣接する二以上の所定数の行の内の特定の一つの行に配設された第１画素を、当該第１画素に対応した画像データにより、前記画像データの階調値に応じた表示輝度階調とするように動作させる第１表示ステップと、
前記画像データの階調値が、前記発光素子が非発光となる第１階調値であるとき及び前記発光素子が発光している状態で最も低い発光輝度となる第２階調値であるときを除いて、前記画像データの階調値を低下させるように補正した補正画像データを生成して、前記所定数の行の内の前記特定の行を除く行に配設された第２画素を、前記補正画像データにより、前記第１画素の表示輝度階調より低い補正表示輝度階調とするように動作させる第２表示ステップと、
を含むことを特徴とする。
【００２２】
前記画像データは奇数フィールド期間と偶数フィールド期間とを有し、
前記第１表示ステップは、
前記奇数フィールド期間に対応する期間において、
前記表示パネルの第（２ｋ−１）行（ｋ：自然数）に配設された前記画素の表示輝度階調を、前記表示パネルの第（２ｋ−１）行に対応する第１画像データにより、該第１画像データの階調値に応じた第１の輝度階調とするように動作させる第１輝度階調表示ステップと、
前記偶数フィールド期間に対応する期間において、前記表示パネルの第２ｋ行に配設された前記画素の表示輝度階調を、前記表示パネルの第２ｋ行に対応する第２画像データにより、該第２画像データの階調値に応じた第２の輝度階調とするように動作させる第２輝度階調表示ステップと、を含み、
前記第２表示ステップは、
前記奇数フィールド期間に対応する期間において、前記表示パネルの第２ｋ行又は第（２ｋ−２）行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第（２ｋ−１）行に対応する前記第１画像データの階調値を低下させるように補正した第３画像データにより、該第３画像データの階調値に応じた、前記第１の輝度階調より低い第３の輝度階調とするように動作させる第３輝度階調表示ステップと、
前記偶数フィールド期間に対応する期間において、前記表示パネルの第（２ｋ−１）行又は第（２ｋ＋１）行の一方に配設された前記画素の表示輝度階調を、前記表示パネルの第２ｋ行に対応する前記第２画像データの階調値を低下させるように補正した第４画像データにより、該第４画像データの階調値に応じた、前記第２の輝度階調より低い第４の輝度階調とするように動作させる第４輝度階調表示ステップと、を含んでもよい。
【発明の効果】
【００２３】
本発明によれば、ユーザは低い階調で表示された画像を１つ前に表示されたフィールド期間の画像の残像として知覚する。このため、表示装置の垂直解像度は良好となり、表示品位が良好となる。
また、本願発明によれば、奇数フィールド期間の画像の輝度階調を低下させて偶数行の画素に表示させ、偶数フィールド期間の画像の輝度階調を低下させて奇数行の画素に表示させるという簡単な処理で対応できる。このため、簡単な構成を採用でき、コストを抑えることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態に係る表示装置の構成を示すブロック図である。
【図２】図１に示す画素の回路図である。
【図３】（ａ）は、図１に示すデータドライバの構成の一例を示す図、（ｂ）は演算回路の構成の一例を示す図である。
【図４】（ａ−１）及び（ａ−２）は、奇数フィールド表示処理を説明するための図であり、（ｂ−１）及び（ｂ−２）は、偶数フィールド表示処理を説明するための図である。
【図５】奇数フィールド表示処理のタイミングチャートである。
【図６】偶数フィールド表示処理のタイミングチャートである。
【図７】ゲートラインＧＬ１にハイレベル電圧ＶＧＨを印加した際の、奇数フィールド表示処理を説明するための図である。
【図８】ゲートラインＧＬ２にハイレベル電圧ＶＧＨを印加した際の、奇数フィールド表示処理を説明するための図である。
【図９】ゲートラインＧＬ１にハイレベル電圧ＶＧＨを印加した際の、偶数フィールド表示処理を説明するための図である。
【図１０】ゲートラインＧＬ２にハイレベル電圧ＶＧＨを印加した際の、偶数フィールド表示処理を説明するための図である。
【図１１】Ｄ／Ａコンバータから供給された電圧信号を１／２するように構成したデータドライバの一例を示す図である。
【図１２】データレジスタに入力する前の画像データを１／２するように構成したデータドライバの一例を示す図である。
【図１３】図１に示す表示装置を適用したデジタルカメラの構成を示す図である。
【図１４】図１に示す表示装置を適用した薄型テレビジョンの構成を示す図である。
【図１５】図１に示す表示装置を適用したモバイル型のパーソナルコンピュータの構成を示す図である。
【図１６】図１に示す表示装置を適用した携帯電話の構成を示す図である。
【発明を実施するための形態】
【００２５】
本発明の実施形態に係る表示装置１０を、以下図面を参照して説明する。
【００２６】
表示装置１０は、画像を表示する装置であって、図１に示すように、パネル部１０１と、制御回路１０２と、から構成される。
【００２７】
パネル部１０１はアクティブ駆動型の有機ＥＬ表示パネルであり、ゲートドライバ（セレクトドライバ）１０１１と、データドライバ１０１２と、行方向に配置される複数のゲートラインＧＬｉ（ｉ＝１、２，…、ｎ）と、列方向に配置される複数のデータラインＤＬｊ（ｊ＝１、２，…、ｍ）と、ｎ行ｍ列に配列された複数の画素Ｐ（ｉ，ｊ）（ｉ＝１、２，…、ｎ；ｊ＝１、２，…、ｍ）と、から構成される。
【００２８】
画素Ｐ（ｉ，ｊ）は、図２に示すように、トランジスタＴ１と、トランジスタＴ２と、補助容量ＣＳと、有機ＥＬ（Organic Electro-Luminescence）素子ＯＥＬと、から構成される。画素Ｐ（ｉ，ｊ）は、ゲートラインＧＬｉとデータラインＤＬｊとの交点の近傍に配置される。
【００２９】
画素Ｐ（ｉ，ｊ）のトランジスタＴ１は、ＮＭＯＳ（Negative channel Metal Oxide Semiconductor）から構成される。トランジスタＴ１のゲートはゲートラインＧＬｉに接続される。また、トランジスタＴ１のドレインは、データラインＤＬｊに接続される。更に、トランジスタＴ１のソースは、トランジスタＴ２のゲートに接続される。
トランジスタＴ１は、ゲートラインＧＬｉにハイレベルの信号（ＶＧＨ）が印加されると、オンし、データラインＤＬｉ上の電圧信号をトランジスタＴ２のゲートに印加するトランスファゲートとして機能する。
【００３０】
画素Ｐ（ｉ，ｊ）のトランジスタＴ２は、ＰＭＯＳ（Positive channel Metal Oxide Semiconductor）から構成される。トランジスタＴ２のゲートは、トランジスタＴ１のソースに接続される。また、トランジスタＴ２のソースは、アノードとしての電源供給回路に接続される。更に、トランジスタＴ２のドレインは、有機ＥＬ素子ＯＥＬのアノードに接続される。ここで、電源供給回路は所定の電圧Ｖ＿ＡＮＯＤＥ（Ｖ）をトランジスタＴ２のソースに印加する。
【００３１】
ゲートラインＧＬｉにＶＧＨが印加され、トランジスタＴ１がオンの場合に、データドライバ１０１２は、データラインＤＬｊに画像データに対応する電圧信号Ｖｄ（ｉ，ｊ）（ｉ＝１、２，…、ｎ；ｊ＝１、２，…、ｍ）を印加する。これにより、トランジスタＴ２のゲート及びに補助容量ＣＳに電圧信号Ｖｄ（ｉ，ｊ）が印加される（書き込まれる）。そして、トランジスタＴ２のゲートに印加された電圧信号Ｖｄ（ｉ，ｊ）に対応する電流ＩＥＬ（ｉ，ｊ）がアノード、トランジスタＴ２、有機ＥＬ素子ＯＥＬ、カソードに流れ、有機ＥＬ素子ＯＥＬが発光する。このため、トランジスタＴ２は、有機ＥＬ素子ＯＥＬの駆動用トランジスタとして機能する。
【００３２】
画素Ｐ（ｉ，ｊ）の補助容量ＣＳは、コンデンサーから構成される。補助容量ＣＳの一方の端子は、トランジスタＴ２のゲートに接続され、他方の端子は、トランジスタＴ２のソースに接続される。
補助容量ＣＳに電圧信号Ｖｄ（ｉ，ｊ）が印加されると、補助容量ＣＳは電圧信号Ｖｄ（ｉ，ｊ）を保持する。このため、この電圧信号Ｖｄ（ｉ，ｊ）に対応する電流ＩＥＬ（ｉ，ｊ）がアノード、トランジスタＴ２、有機ＥＬ素子ＯＥＬ、カソードに流れ続ける。
【００３３】
有機ＥＬ素子ＯＥＬは、有機化合物に注入された電子と正孔との再結合によって生じた励起子によって発光する自発光型の表示素子であり、供給された電流の電流値に対応する輝度で発光する。
有機ＥＬ素子ＯＥＬのアノードは、トランジスタＴ２のドレインに接続される。また、有機ＥＬ素子ＯＥＬのカソードは、接地される。
【００３４】
図１に示すゲートドライバ１０１１は、シフトレジスタ等から構成され、制御回路１０２の制御下に、ゲートラインＧＬ１〜ＧＬｎを駆動する。なお、表示装置１０には、インターレース方式の画像データが供給されるが、ゲートドライバ１０１１は、線順次方式の表示装置と同様に、図５（ａ）、図６（ａ）に示すように、ゲートラインＧＬ１〜ＧＬｍに、選択期間ｔｓの間には、高電位のハイレベル電圧ＶＧＨ（選択レベル）となり、それ以外の期間（非選択期間：発光期間）には低電位のローレベル電圧ＶＧＬ（非選択レベル）となる走査信号を順次出力する。
【００３５】
一方、データドライバ１０１２は、制御回路１０２の制御下、各画素を直流駆動するものであり、各画素用にｍ（ｂｉｔ）のデジタル信号からなる画像データが供給され、各画像データをアナログの電圧信号に変換し、変換した電圧信号をデータラインＤＬ１〜ＤＬｍに出力する。なお、データドライバ１０１２に供給される画像データは、インターレース方式のものであるが、データドライバ１０１２は、飛び越し対象の行の画素が選択されたときにも、電圧信号を生成して出力する。
【００３６】
このような処理をおこなうため、データドライバ１０１２は、図３（ａ）に示すように、シフトレジスタ回路５０と、データレジスタ回路５１と、データラッチ回路５２と、演算回路５３と、デジタル電圧／アナログ電圧変換回路（ＤＡＣ）５４と、出力回路５５とを有している。
【００３７】
シフトレジスタ回路５０は、各水平走査期間毎に制御回路１０２から供給されるサンプリングスタート信号ＳＴＲをシフトクロック信号ＣＬＫに基づいて順次シフトして、シフト信号をデータレジスタ回路５１に供給する。
【００３８】
データレジスタ回路５１は、シフトレジスタ回路５０から供給されるシフト信号に応じたタイミングで、第ｉ行用の画像データＤ（ｉ，１）〜Ｄ（ｉ，ｍ）（ｉは１〜ｎ）を順次取り込む。
【００３９】
データラッチ回路５２は、データラッチ信号ＳＴＢが供給されると、データレジスタ回路５１に取り込まれている１行分の画像データＤ（ｉ，１）〜Ｄ（ｉ，ｍ）をラッチして、保持する。
【００４０】
演算回路５３は、データラッチ回路５２に保持されている画像データＤ（ｉ，１）〜Ｄ（ｉ，ｍ）を読み出して、制御回路１０２から供給される表示制御信号に従って、そのままデ−タラインＤＬ１〜ＤＬｍに印加すべき電圧を示す電圧データとして出力し、又は、各画像データを１ビット下位方向にシフトして、即ち、１／２して、デ−タラインＤＬ１〜ＤＬｍに印加すべき電圧を示す電圧データとして出力する。
演算回路５３の構成の一例を図３（ｂ）示す。図３（ｂ）示す回路は一つのデータラインＤＬｊに対応した回路である。演算回路５３は、一つのデータラインＤＬｊに対し、例えば、トランジスタＴＰとビットシフト回路６０とが並列接続され、表示制御信号がトランジスタＴＰとビットシフト回路６０には共通に印加される構成を有する。トランジスタＴＰは表示制御信号がインアクティブレベルのときオンして導通し、表示制御信号がアクティブレベルのときオフとなり非導通となる。ビットシフト回路６０は、例えばシフトレジスタ回路により構成され、表示制御信号がインアクティブレベルのとき動作せず、表示制御信号がアクティブレベルのとき動作して、画像データが２階調以上であるときに、画像データを１ビット下位方向にシフトした信号（以下、これを１／２画像データとする）を出力する。すなわち、１／２画像データは１階調以上の値となる。１階調は画像データがデジタル信号であるときの、画素Ｐの最低輝度階調である。この構成では、表示制御信号がインアクティブレベルのとき、トランジスタＴＰがオンすることにより、画像データをそのままＤＡＣ５４に出力し、表示制御信号がアクティブレベルのとき、トランジスタＴＰがオフし、ビットシフト回路６０が動作することにより、画像データを１ビット下位にシフトした（ＬＳＢをカットし、ＭＳＢに０を追加した）１／２画像データをＤＡＣ５４に出力する。即ち、演算回路５３は、表示制御信号に従って、時分割動作で、画像データを１／２して出力する装置とそのまま出力する装置として動作する。トランジスタＴＰは例えばＰchトランジスタであり、この場合、表示制御信号のアクティブレベルはハイレベル、インアクティブレベルはローレベルとなる。なお、ビットシフト回路６０において、画像データが２階調より低い、ゼロ階調または１階調であるときは第２ビットから最上位ビットが全て０になるため、画像データを１ビット下位にシフトさせることができない。このときは、ビットシフト回路６０は、シフト動作を行わず、画像データをそのまま出力する。
【００４１】
ＤＡＣ５４は、演算回路５３が算出した電圧デ−タをアナログ電圧信号に変換する。
【００４２】
出力回路５５は、ＤＡＣ５４から供給されたアナログ電圧信号を駆動系の電圧信号に変換して、データラインＤＬ１〜ＤＬｍに出力する。
【００４３】
制御回路１０２は、例えば、プロセッサから構成され、垂直同期信号、水平同期信号等を含む画像データを受け、ゲートドライバ１０１１、データドライバ１０１２に、後述する各種制御信号を供給することにより、これらの動作タイミングを制御し、表示装置１０の表示動作を制御する。
【００４４】
次に、本実施形態に係る表示装置１０の動作を説明する。
【００４５】
なお、ここでは、理解を容易にするため、図４（ａ−１）に示す奇数フィールド期間の画像データと、図４（ｂ−１）に示す偶数フィールド期間の画像データとからなる１フレームの画像データに基づく画像を有機ＥＬパネル、即ち、パネル部１０１に表示する場合を例にして、表示装置１０が実行する画素駆動処理（奇数フィールド表示処理及び偶数フィールド表示処理）を説明する。
【００４６】
なお、この例では、理解を容易にするため、パネル部１０１のゲートラインＧＬｉの数を４８０として画素Ｐ（ｉ，ｊ）が４８０行に配設され、各行を画素行ＰＬ１〜ＰＬ４８０とする。これに対応して、奇数フィールド期間の画像データは、図４（ａ−１）に示すように、画素行ＰＬ１〜ＰＬ４８０のうちの奇数行に対応する２４０行（ＯＬ１〜ＯＬ２４０）分の画像データから構成される。偶数フィールド期間の画像データは、図４（ｂ−１）に示すように、画素行ＰＬ１〜ＰＬ４８０のうちの偶数行に対応する２４０行（ＥＬ１〜ＥＬ２４０）分の画像データから構成される。ここで、図４（ａ−１）及び図４（ｂ−１）は、パネル部１０１に、奇数フィールド期間の画像データ及び偶数フィールド期間の画像データに基づく画像をそのまま表示した場合の表示状態を示すものであり、図４（ａ−２）及び図４（ｂ−２）は、以下に説明する奇数フィールド表示処理及び偶数フィールド表示処理を実行したときの表示状態を示すものである。なお、図４（ａ−１）及び図４（ｂ−１）においては図示を省略したが、アクティブ駆動型の有機ＥＬ表示パネルであるパネル部１０１の画素Ｐ（ｉ，ｊ）においては、補助容量ＣＳに保持された電圧が次に書き込みが行われるまで保持されるため、図４（ａ−１）における偶数行、図４（ｂ−１）における奇数行には、それぞれ、その前のフィールド期間の画像データに基づく画像が表示されている。このため、背景技術において述べたように、偶数フィールド期間と奇数フィールド期間との時間差に基づく画像のずれを生じる。
【００４７】
（奇数フィールド表示処理）
制御回路１０２は、奇数フィールド期間開始後の所定のタイミングｔー１で、即ち、第１行（ＯＬ１）の画像データの供給が開始される直前のタイミングで、シフトレジスタ回路５０に、サンプリングスタート信号ＳＴＲを供給する。シフトレジスタ回路５０は、このサンプリングスタート信号ＳＴＲを取りこみ、シフトクロック信号ＣＬＫに応答して順次シフトして、シフト信号をデータレジスタ回路５１に供給する。
【００４８】
一方、データレジスタ回路５１には、第１行（ＯＬ１）の画像データＤ（１，１）〜Ｄ（１，ｍ）が、図５（ｂ）に示すように、画素単位でシリアルに供給される。データレジスタ回路５１は、シフトレジスタ回路５０から供給されるシフト信号に応じたタイミングで、供給される第１行の各画素Ｐ（１，１）〜Ｐ（１，ｍ）用の画像データＤ（１，１）〜Ｄ（１，ｍ）を順次取り込む。
【００４９】
データレジスタ回路５１に、第１行（ＯＬ１）の画像データが全て格納されたタイミングｔ１で、制御回路１０２は、データラッチ回路５２にデータラッチ信号ＳＴＢを供給する。このデータラッチ信号ＳＴＢに応答して、データラッチ回路５２は、データレジスタ回路５１に取り込まれた画像データＤ（１、１）〜Ｄ（１，ｍ）を図５（ｃ）に示すようにラッチして保持し、パラレルに出力する。
【００５０】
ここで、制御回路１０２は、図５（ｄ）に示すように、インアクティブレベルの表示制御信号を出力する。このため、演算回路５３は、ビットシフト回路６０が動作せず、トランジスタＴＰがオンして、データラッチ回路５２から出力された画像データをそのまま出力する。
【００５１】
Ｄ／Ａコンバータ５４は、演算回路５３が出力している画像データ（＝データラッチ回路５２が出力している画像データＤ（１、１）〜Ｄ（１，ｍ））を、アナログ電圧信号に変換して、パラレルに出力する。
【００５２】
出力回路５５は、Ｄ／Ａコンバータ５４から供給された各アナログ電圧信号にレベルシフト等の処理を施して、駆動系の電圧信号Ｖｄ（１，１）〜Ｖｄ（１，ｍ）に変換して、図７に示すように、データラインＤＬ１〜ＤＬｍを介して第１行の画素Ｐ（１，１）〜Ｐ（１，ｍ）に印加する。図５（ｅ）に、第１列のデータラインＤＬ１を介して第１行第１列の画素Ｐ（１，１）〜Ｐ（１，ｍ）に印加する電圧信号の波形の一例を示す。
【００５３】
一方、制御回路１０２の制御に従って、ゲートドライバ１０１１は、タイミングｔ１において、第１行のゲートラインＧＬ１にハイレベルの選択信号ＶＧＨを印加する。このため、第１行の画素Ｐ（１，１）〜Ｐ（１，ｍ）のトランジスタＴ１がオンし、電圧信号Ｖｄ（１，１）〜Ｖｄ（１，ｍ）は、トランジスタＴ２のゲートに印加され、トランジスタＴ２がオンする。これにより、第１行の画素Ｐ（１，１）〜Ｐ（１，ｍ）の有機ＥＬ素子ＯＥＬには、電圧信号Ｖｄ（１，１）〜Ｖｄ（１，ｍ）に対応する電流ＩＥＬ（１，１）〜ＩＥＬ（１，ｍ）が流れる。図５（ｆ）に、第１行１列の画素Ｐ（１，１）の有機ＥＬ素子ＯＥＬに流れる電流の波形の一例を示す。
【００５４】
続いて、画像データの１水平走査期間Ｈの１／２の期間、即ち、ゲートラインＧＬ１の選択期間ｔｓが経過し、タイミングｔ２になると、ゲートドライバ１０１１は、ゲートラインＧＬ１に印加する電圧をローレベル電圧ＶＧＬとし、第２行のゲートラインＧＬ２にハイレベル電圧ＶＧＨを印加する。
これにより、第１行の画素Ｐ（１，１）〜Ｐ（１，ｍ）のトランジスタＴ１がオフする。ただし、直前まで印加されていた電圧信号Ｖｄ（１，１）〜Ｖｄ（１，ｍ）は、補助容量Ｃｓに保持されており、各有機ＥＬ素子ＯＥＬの電流ＩＥＬ（１，１）〜ＩＥＬ（１，ｍ）は、図８に示すように、流れ続ける。
【００５５】
また、第２行の画素Ｐ（２，１）〜Ｐ（２，ｍ）のトランジスタＴ１がオンする。
このとき、制御回路１０２は、図５（ｄ）に示すように、表示制御信号をアクティブレベルとする。
アクティブレベルの表示制御信号に応答して、演算回路５３は、トランジスタＴＰがオフし、ビットシフト回路６０が動作して、データラッチ回路５２が出力している各画像データＤ（１，１）〜Ｄ（１，ｍ）を、１ビットだけ下位にシフトして、即ち、１／２した１／２画像データをパラレルに出力する。
Ｄ／Ａコンバータ回路５４は、この１／２画像データをアナログ電圧信号に変換して、出力回路５５を介して、図８に示すように、データラインＤＬ１〜ＤＬｍに印加する。
データラッチ回路５２が出力している画像データを、演算回路５３で１／２しているため、データラインＤＬ１〜ＤＬｍに印加される電圧信号Ｖｄ（２，１）〜Ｖｄ（２，ｍ）は、直前にデータラインＤＬ１〜ＤＬｍに印加されていた電圧のほぼ１／２、即ち、信号Ｖｄ（１，１）／２〜Ｖｄ（１，ｍ）／２となる。このため、図５（ｆ）及び図８に示すように、第２行の画素Ｐ（２，１）〜Ｐ（２，ｍ）のＥＬ素子ＯＥＬに流れる電流ＩＥＬ（２，１）〜ＩＥＬ（２，ｍ）は、第１行の画素Ｐ（１，１）〜Ｐ（１，ｍ）のＥＬ素子ＯＥＬに流れる電流ＩＥＬ（１，１）〜ＩＥＬ（１，ｍ）のほぼ１／２、即ち、ＩＥＬ（１，１）／２〜ＩＥＬ（１，ｍ）／２となる。
【００５６】
一方、タイミングｔ１で、奇数フィールド期間の第２行（ＯＬ２）の画像データがデータレジスタ５１に供給され、上述と同様に、データレジスタ回路５１は、シフトレジスタ回路５０から供給されるシフト信号に応じたタイミングで、供給される奇数フィールド期間の第２行の、即ち、画素Ｐ（３，１）〜Ｐ（３，ｍ）の表示階調を指示する画像データＤ（３，１）〜Ｄ（３，ｍ）を順次取り込む。
【００５７】
データレジスタ回路５１に、画像データＤ（３，１）〜Ｄ（３，ｍ）が全て格納され、タイミングｔ３になると、データラッチ回路５２にデータラッチ信号ＳＴＢが供給される。このデータラッチ信号ＳＴＢに応答して、データラッチ回路５２は、データレジスタ回路５１に取り込まれている画像データＤ（３，１）〜Ｄ（３，ｍ）を図５（ｃ）に示すようにラッチして、出力する。
【００５８】
ここで、制御回路１０２は、インアクティブレベルの表示制御信号を出力している。このため、演算回路５３は、ビットシフト回路６０が動作せず、トランジスタＴＰがオンして、データラッチ回路５２から出力された画像データをそのまま出力する、
Ｄ／Ａコンバータ５４は、演算回路５３が出力している画像データをアナログ電圧信号に変換して、出力し、出力回路５５は、供給された各アナログ電圧信号にレベルシフト等の変換処理を施して、データラインＤＬ１〜ＤＬｍに印加する。
【００５９】
また、タイミングｔ３で、ゲートドライバ１０１１が、ゲートラインＧＬ２に印加する電圧を、ローレベル電圧ＶＧＬとし、第３行のゲートラインＧＬ３にハイレベル電圧ＶＧＨを印加する。
これにより、第２行の画素Ｐ（２，１）〜Ｐ（２，ｍ）のトランジスタＴ１がオフする。ただし、直前まで印加されていた電圧信号Ｖｄ（１，１）／２〜Ｖｄ（１，ｍ）／２は、補助容量Ｃｓに保持されており、各有機ＥＬ素子ＯＥＬへの電流ＩＥＬ（１，１）／２〜ＩＥＬ（１，ｍ）／２は、流れ続ける。
また、第３行の画素Ｐ（３，１）〜Ｐ（３，ｍ）のトランジスタＴ１がオンする。
このため、出力回路５５がデータラインＤＬ１〜ＤＬｍに印加する電圧信号Ｖｄ（３，１）〜Ｖｄ（３，ｍ）がトランジスタＴ１を介してトランジスタＴ２のゲートに印加される。
このため、図５（ｆ）に例示するように、第３行の画素のＥＬ素子ＯＥＬには、ＩＥＬ（３，１）〜ＩＥＬ（３，ｍ）が流れる。
【００６０】
続いて、画像データの１水平走査期間Ｈの１／２の期間、即ち、ゲートラインＧＬ１の選択期間ｔｓが経過し、タイミングｔ４になると、ゲートドライバ１０１１は、ゲートラインＧＬ３に印加する電圧をローレベル電圧ＶＧＬとし、第４行のゲートラインＧＬ４にハイレベル電圧ＶＧＨを印加する。
これにより、第３行の画素Ｐ（３，１）〜Ｐ（３，ｍ）のトランジスタＴ１がオフする。ただし、直前まで印加されていた電圧信号Ｖｄ（３，１）〜Ｖｄ（３，ｍ）は、補助容量Ｃｓに保持されており、各有機ＥＬ素子ＯＥＬの電流ＩＥＬ（３，１）〜ＩＥＬ（３，ｍ）は流れ続ける。
また、第４行の画素Ｐ（４，１）〜Ｐ（４，ｍ）のトランジスタＴ１がオンする。
また、制御回路１０２は、図５（ｄ）に示すように、表示制御信号をアクティブレベルとする。
従って、演算回路５３は、トランジスタＴＰがオフし、ビットシフト回路６０が動作して、データラッチ回路５２が出力している各画像データＤ（１，１）〜Ｄ（１，ｍ）を１／２した１／２画像データを生成し、Ｄ／Ａコンバータ回路５４は、この１／２画像データをアナログ電圧信号に変換して、出力回路５５を介して、データラインＤＬ１〜ＤＬｍに印加する。
データラッチ回路５２が出力している画像データを、演算回路５３で１／２しているため、データラインＤＬ１〜ＤＬｍに印加される電圧信号Ｖｄ（４，１）〜Ｖｄ（４，ｍ）は、直前にデータラインＤＬ１〜ＤＬｍに印加されていた電圧のほぼ１／２、即ち、信号Ｖｄ（３，１）／２〜Ｖｄ（３，ｍ）／２となる。このため、図５（ｆ）例示すように、第４行の画素Ｐ（４，１）〜Ｐ（４，ｍ）のＥＬ素子ＯＥＬに流れる電流ＩＥＬ（４，１）〜ＩＥＬ（４，ｍ）は、第３行の画素Ｐ（３，１）〜Ｐ（３，ｍ）のＥＬ素子ＯＥＬに流れる電流ＩＥＬ（３，１）〜ＩＥＬ（３，ｍ）のほぼ１／２、即ち、ＩＥＬ（３，１）／２〜ＩＥＬ（３，ｍ）／２となる。
このような動作を繰り返すことにより、１奇数フィールド期間の画像データに基づく画像が表示される。
即ち奇数フィールド期間では、画素Ｐ（２ｉ−１，ｊ）の有機ＥＬ素子ＯＥＬには、画像データに対応する電流ＩＥＬ（２ｉ−１，ｊ）が流れ、画素Ｐ（２ｉ，ｊ）の有機ＥＬ素子ＯＥＬには、電流ＩＥＬ（２ｉ−１，ｊ）／２が流れる。
【００６１】
これにより、例えば、図４（ａ−２）に示すように、奇数フィールド期間の画像データに基づく画像が、パネル部１０１の奇数番目の画素行ＰＬ１、ＰＬ３、・・・に、画像データに対応した発光輝度（表示輝度階調、第１の輝度階調）で表示され、一方、同一の画像が、５０％の発光輝度（補正輝度階調、第３の輝度階調）でパネル部１０１の偶数番目の画素行ＰＬ２、ＰＬ４、・・・に表示される。
【００６２】
（偶数フィールド表示処理）
偶数フィールド期間においても、基本的には、奇数フィールド期間と同様の動作が実行される。
即ち、偶数フィールド期間の第１行（ＥＬ１）の画像データの供給に同期して、シフトレジスタ回路５０には、サンプリングスタート信号ＳＴＲが供給され、シフトレジスタ回路５０は、このサンプリングスタート信号を、シフトクロック信号ＣＬＫに基づいて順次シフトしてシフト信号をデータレジスタ回路５１に供給する。
【００６３】
データレジスタ回路５１は、図６（ｂ）に示すように、シフトレジスタ回路５０から供給されるシフト信号に応じたタイミングで、供給される偶数行の各画素Ｐ（２ｉ，１）〜Ｐ（２ｉ，ｍ）の表示階調を指示する画像データＤ（２ｉ，１）〜Ｄ（２ｉ，ｍ）を順次取り込む。
【００６４】
データレジスタ回路５１に、１列分の画像データが格納されると、データラッチ回路５２にデータラッチ信号ＳＴＢが供給され、データラッチ回路５２は、図６（ｃ）に示すように、データレジスタ回路５１に取り込まれている１行分の画像データＤ（２ｉ，１）〜Ｄ（２ｉ，ｍ）をラッチして保持し、パラレルに出力する。
【００６５】
ここで、制御回路１０２は、図６（ｄ）に示すように、アクティブレベルの表示制御信号を供給する。これに応じて、演算回路５３はデータラッチ回路５２から出力された画像データを１／２した１／２画像データを出力する、
Ｄ／Ａコンバータ５４は、演算回路５３が出力している１／２画像データをアナログ電圧信号に変換して、出力する。
出力回路５５は、供給された各アナログ電圧信号にレベルシフト等の変換処理を施して、図９に示すように、データラインＤＬ１〜ＤＬｍに印加する。演算回路５３が画像データを１／２しているため、このとき各データラインＤＬ１〜ＤＬｍに印加される電圧信号Ｖｄ（１，１）〜Ｖｄ（１，ｍ）は、後述する第２行の画素Ｐ（２，１）〜Ｐ（２，ｍ）を駆動する際の電圧信号Ｖｄ（２，１）〜Ｖｄ（２，ｍ）の１／２、即ち、Ｖｄ（２，１）／２〜Ｖｄ（２，ｍ）／２となる。図６（ｅ）に、第１列のデータラインＤＬ１を介して第１行第１列の画素Ｐ（１，１）〜Ｐ（１，ｎ）に印加する電圧信号の波形の一例を示す。
【００６６】
一方、制御回路の制御に従って、ゲートドライバ１０１１は、タイミングｔ１において、第１行のゲートラインＧＬ１に選択信号ＶＧＨを印加する。このため、第１行の画素Ｐ（１，１）〜Ｐ（１，ｍ）のトランジスタＴ１がオンし、データラインＤＬ１〜ＤＬｍ上の電圧信号Ｖｄ（１，１）〜Ｖｄ（１，ｍ）が、対応するトランジスタＴ２に印加され、第１行の画素Ｐ（１，１）〜Ｐ（１，ｍ）の有機ＥＬ素子ＯＥＬには、電流ＩＥＬ（１，１）〜ＩＥＬ（１，ｍ）が流れる。演算回路５３が画像データを１／２しているため、このとき流れる電流は、後述する第２行の画素Ｐ（２，１）〜Ｐ（２，ｍ）の有機ＥＬ素子ＯＥＬを流れる電流ＩＥＬ（２，１）〜ＩＥＬ（２，ｍ）の１／２、即ち、ＩＥＬ（２，１）／２〜ＩＥＬ（２，ｍ）／２となる。図６（ｆ）に第１行１列の画素Ｐ（１，１）の有機ＥＬ素子ＯＥＬに流れる電流の波形の一例を示す。
【００６７】
ここで、画像データの１水平期間Ｈの１／２の期間、即ち、ゲートラインＧＬ１の選択期間ｔｓが経過し、タイミングｔ２になると、制御回路１０２は、図６（ｄ）に示すように、表示制御信号をインアクティブレベルとする。
インアクティブレベルの表示制御信号に応答して、演算回路５３は、データラッチ回路５２が出力している各画像データを、そのまま出力する。
Ｄ／Ａコンバータ回路５４は、このデータをアナログ電圧信号に変換して、出力回路５５を介して、図１０に示すように、データラインＤＬ１〜ＤＬｍに印加する。
画像データが、そのまま出力されているため、データラインＤＬ１〜ＤＬｍに印加される電圧信号Ｖｄ（２，１）〜Ｖｄ（２，ｍ）は、直前にデータラインＤＬ１〜ＤＬｍに印加されていた電圧Ｖｄ（１，１）〜Ｖｄ（１，ｍ）のほぼ２倍となる。
タイミングｔ２で、第２行のゲートラインＧＬ２の印加電圧がハイレベルＶＧＨとなるため、第２行の画素Ｐ（２，１）〜Ｐ（２，ｍ）のトランジスタＴ１がオンしており、データラインＤＬ１〜ＤＬｍ上の電圧信号Ｖｄ（２，１）〜Ｖｄ（２，ｍ）が、対応するトランジスタＴ２に印加され、第２行の画素Ｐ（２，１）〜Ｐ（２，ｍ）の有機ＥＬ素子ＯＥＬには、電流ＩＥＬ（２，１）〜ＩＥＬ（２，ｍ）が流れる。このとき電流は、図１０に示すように、前述の第１行の画素Ｐ（１，１）〜Ｐ（１，ｍ）の有機ＥＬ素子ＯＥＬを流れる電流のほぼ２倍となる。
このような動作を繰り返すことにより、１偶数フィールド期間分の画像が表示される。
即ち偶数フィールド期間では、画素Ｐ（２ｉ，ｊ）の有機ＥＬ素子ＯＥＬには、画像データに対応する電流ＩＥＬ（２ｉ，ｊ）が流れ、画素Ｐ（２ｉ−１，ｊ）の有機ＥＬ素子ＯＥＬには、電流ＩＥＬ（２ｉ，ｊ）／２が流れる。
【００６８】
これにより、例えば、図４（ｂ−２）に示すように、偶数フィールド期間の画像データに基づく画像が、パネル部１０１の偶数番目の画素行ＰＬ２、ＰＬ４、・・・に、画像データに対応した発光輝度（表示輝度階調、第２の輝度階調）で表示され、一方、同一の画像が、５０％の発光輝度（補正輝度階調、第４の輝度階調）でパネル部１０１の奇数番目の画素行ＰＬ１、ＰＬ３、・・・に表示される。
【００６９】
以上、説明したように、本実施形態によれば、ユーザは低い階調（輝度）で表示された画像を１つ前に表示されたフィールド期間の画像の残像として知覚する。このため、表示装置の垂直解像度は良好となり、表示品位が良好となる。
また、奇数フィールド期間の画像の輝度階調を低下させて偶数行の画素に表示させ、偶数フィールド期間の画像の輝度階調を低下させて奇数行の画素に表示させるという簡単な処理で対応でき、簡単な構成を採用でき、コストを抑えることができる。
【００７０】
この発明は上記の実施形態に限定されず、種々の変形及び応用が可能である。例えば、上記説明において示したハードウェアの構成及び動作は一例でありこれらに限定されるものではなく、適宜変更及び応用が可能である。
例えば、図１１に示すように、ＤＡ変換後のアナログ電圧を、表示制御信号に応じて、そのままの電圧と１／２にした電圧とに切り替える電圧調整回路５６を備える構成でもよい。或いは、出力回路５５で、表示制御信号に応じて、出力電圧をそのままの電圧と１／２にした電圧とに切り替える構成を備えるものであってもよい。なお、これらの場合に、１／２にした電圧の電圧値が電圧調整回路５６あるいは出力回路５５で出力可能な電圧値の下限値より小さい値になるような場合には、電圧調整回路５６あるいは出力回路５５において、電圧を１／２にする動作を行わないようにする。ここで、電圧調整回路５６あるいは出力回路５５で出力可能な電圧値の下限値に応じて画素Ｐに設定される輝度階調は画素Ｐにおける最低輝度階調であり、無発光ではなく僅かに発光した状態である。
また、図１２に示すように、データレジスタ回路５１の入力段に演算回路５３を配置して、表示制御信号に応じて、データレジスタ回路５１に供給する画像データをそのままとするか元の画像データを１ビット下位にシフトして１／２とした画像データにするかを切り替えるようにしてもよい。ただし、この場合には、画像データをフィールド期間毎に、データレジスタ回路５１に供給する必要がある。
【００７１】
また、例えば、奇数フィールド期間の第ｋ行（ｋ：自然数）の画像を表示装置の第（２ｋ−１）行の画素行にそのままの輝度階調（第１の輝度階調）で表示し、該奇数フィールド期間の第ｋ行の画像を表示装置の第２ｋ行の画素行に第１の輝度階調より低い輝度階調（第３の輝度階調）で表示する例を示したが、例えば、奇数フィールド期間の第ｋ行（ｋ：自然数）の画像を表示装置の第（２ｋ−２）行の画素行に第１の輝度階調より低い階調で表示するようにしてもよい。また、第１の輝度階調も、画像データが示す輝度階調そのものではなく、例えば、任意の倍数で増減したり、所定のバイアス値を加算したりして補正したものでもよい。同様に、偶数フィールド期間の第ｉ行（ｉ：自然数）の画像を表示装置の第２ｉ行の画素行に第２の輝度階調で表示し、該偶数フィールド期間の第ｉ行（ｉ：自然数）の画像を表示装置の第（２ｉ−１）行の画素行に第２の階調より低い輝度階調（第４の輝度階調）で表示する例を示したが、偶数フィールド期間の第ｉ行（ｉ：自然数）の画像を表示装置の第（２ｉ＋１）行の画素行に第２の輝度階調より低い階調で表示するようにしてもよい。また、第２の輝度階調も、画像データが示す輝度階調そのものではなく、例えば、任意の倍数で増減したり、所定のバイアス値を加算したりして補正したものでもよい。
また、第１の輝度階調、第２の輝度階調を低減する程度や手法も任意であり、１／２（１ビット下位シフト）に限定されず、７０％、２５％（２ビットシフト）等でもよい。
また、上記の実施形態においては、表示装置１０に、画像データとして、奇数フィールド期間と偶数フィールド期間の２つのフィールド期間を有するインターレース方式の画像データが供給され、それに基づいてパネル部１０１を駆動する構成としたが、例えば、画像データが３つ以上の複数のフィールド期間を有し、各フィールド期間において、上記と同等の動作をするものであってもよい。
また、上記の実施形態では、各フィールド期間において、パネル部１０１の隣接する２行の一方の行の画素を画像データに応じた輝度階調とし、他方の行の画素をそれより低い輝度階調とするように駆動する構成としたが、例えば、パネル部１０１の隣接する３行以上の所定数の行の画素に対し、所定数の行の内の１つの行の画素を画像データに応じた輝度階調とし、残りの他の行の画素をそれより低い輝度階調とするように駆動する構成であってもよい。
＜電子機器の適用例＞
次に、本発明に関わる表示装置１０を適用した電子機器について図面を参照して説明する。
上述したような表示装置１０は、例えばデジタルカメラや薄型テレビジョン、モバイル型のパーソナルコンピュータ、携帯電話等、種々の電子機器の表示デバイスとして良好に適用できるものである。
図１３は、本発明に係る表示装置を適用したデジタルカメラの構成例を示す斜視図であり、図１４は、本発明に係る表示装置を適用した薄型テレビジョンの構成例を示す斜視図であり、図１５は、本発明に係る表示装置を適用したモバイル型のパーソナルコンピュータの構成例を示す斜視図であり、図１６は、本発明に係る表示装置を適用した携帯電話の構成例を示す図である。
図１３において、デジタルカメラ２１０は、大別して、本体部２１１と、レンズ部２１２と、操作部２１３と、上述した表示装置１０を適用した表示部２１４と、シャッターボタン２１５とを備えている。これによれば、デジタルカメラ２１０の表示部２１４において比較的良好な表示品位を得ることができるとともに、デジタルカメラ２１０のコストを抑えることができる。
また、図１４において、薄型テレビジョン２２０は、大別して、本体部２２１と、上述した表示装置１０を適用した表示部２２２と、操作用コントローラ（リモコン）２２３と、を備えている。これによれば、薄型テレビジョン２２０の表示部２２２において比較的良好な表示品位を得ることができるとともに、薄型テレビジョン２２０のコストを抑えることができる。
また、図１５において、パーソナルコンピュータ２３０は、大別して、本体部２３１と、キーボード２３２と、上述した表示装置１０を適用した表示部２３３とを備えている。この場合においても、パーソナルコンピュータ２３０の表示部２３３において比較的良好な表示品位を得ることができるとともに、パーソナルコンピュータ２３０のコストを抑えることができる。
また、図１６において、携帯電話２４０は、大別して、操作部２４１と、受話口２４２と、送話口２４３と、上述した表示装置１０を適用した表示部２４４とを備えている。この場合においても、携帯電話２４０の表示部２４４において比較的良好な表示品位を得ることができるとともに、携帯電話２４０のコストを抑えることができる。
【符号の説明】
【００７２】
１０…表示装置、５０…シフトレジスタ回路、５１…データレジスタ回路、５２…データラッチ回路、５３…演算回路、５４…Ｄ／Ａコンバータ（DAC）、５５…出力回路、５６…電圧調整回路、６０…ビットシフト回路、ＰＬ…パネル部の画素行、１０１…パネル部、１０２…制御回路、２１０…デジタルカメラ、２１１…本体部、２１２…レンズ部、２１３…操作部、２１４…表示部、２１５…シャッターボタン、２２０…薄型テレビジョン、２２１…本体部、２２２…表示部、２２３…操作用コントローラ（リモコン）、２３０…パーソナルコンピュータ、２３１…本体部、２３２…キーボード、２３３…表示部、２４０…携帯電話、２４１…操作部、２４２…受話口、２４３…送話口、２４４…表示部、１０１１…ゲートドライバ、１０１２…データドライバ
【図１】
0005644337.tif 000002
【図２】
0005644337.tif 000003
【図３】
0005644337.tif 000004
【図４】
0005644337.tif 000005
【図５】
0005644337.tif 000006
【図６】
0005644337.tif 000007
【図７】
0005644337.tif 000008
【図８】
0005644337.tif 000009
【図９】
0005644337.tif 000010
【図１０】
0005644337.tif 000011
【図１１】
0005644337.tif 000012
【図１２】
0005644337.tif 000013
【図１３】
0005644337.tif 000014
【図１４】
0005644337.tif 000015
【図１５】
0005644337.tif 000016
【図１６】
0005644337.tif 000017