(57)【特許請求の範囲】
【請求項１】
複数の画素を有する撮像素子であって、
複数の前記画素のうちの少なくとも一部の画素は、
光を電荷に変換する第１光電変換部及び第２光電変換部と、
前記第１光電変換部及び前記第２光電変換部が電気的に連結される第１モードと前記第１光電変換部及び前記第２光電変換部が電気的に分離され、前記第１光電変換部で光電変換された電荷と前記第２光電変換部で光電変換された電荷とが互いに独立して送り出される第２モードとのうちいずれかを設定するモード設定手段と、を備え、
前記第１光電変換部と前記第２光電変換部との間の領域は、前記モード設定手段により前記第１モードに設定された場合、光を電荷に変換する光電変換機能を有し、前記モード設定手段により前記第２モードに設定された場合、光を電荷に変換する光電変換機能を有さないことを特徴とする撮像素子。
【請求項２】
請求項１に記載の撮像素子において、
前記モード設定手段は、ゲート電極を有し、
前記ゲート電極は、前記第１光電変換部と前記第２光電変換部との対向端面間の領域に進出していることを特徴とする撮像素子。
【請求項３】
請求項２に記載の撮像素子において、
前記ゲート電極は、前記第１光電変換部と前記第２光電変換部との間に形成されたトレンチに設けられていることを特徴とする撮像素子。
【請求項４】
請求項１に記載の撮像素子において、
前記モード設定手段は、ゲート電極を有し、
前記ゲート電極は、前記第１光電変換部と前記第２光電変換部との対向端面間の領域に進出していないことを特徴とする撮像素子。
【請求項５】
請求項２から請求項４のいずれか一項に記載の撮像素子において、
前記ゲート電極は、前記第１光電変換部の半導体領域をソースとし、前記第２光電変換部の半導体領域をドレインとするＭＯＳトランジスタのゲートを構成することを特徴とする撮像素子。
【請求項６】
請求項２から請求項５のいずれか一項に記載の撮像素子において、
前記ゲート電極は、可視波長域のうちの少なくとも一部の波長域に対して透光性を有する材料で構成されたことを特徴とする撮像素子。
【請求項７】
請求項２から請求項６のいずれか一項に記載の撮像素子において、
前記ゲート電極は、ＩＴＯ又はポリシリコンで構成されたことを特徴とする撮像素子。
【請求項８】
請求項１から請求項７のいずれか一項に記載の撮像素子において、
前記第１光電変換部及び前記第２光電変換部に光を導くマイクロレンズを備えたことを特徴とする撮像素子。
【請求項９】
請求項１から請求項８のいずれか一項に記載の撮像素子において、
複数の前記画素のうちの少なくとも一部の画素は、前記第１光電変換部で光電変換された電荷を蓄積する第１電荷格納部と前記第２光電変換部で光電変換された電荷を蓄積する第２電荷格納部とを更に備え、
前記モード設定手段により前記第２モードが設定された場合、前記第１光電変換部で光電変換された電荷が前記第１光電変換部から前記第１電荷格納部へ送り出されるタイミングと前記第２光電変換部で光電変換された電荷が前記第２光電変換部から前記第２電荷格納部へ送り出されるタイミングとは、同一のタイミングであることを特徴とする撮像素子。
【請求項１０】
請求項９に記載の撮像素子において、
複数の前記画素のうちの少なくとも一部の画素は、フローティング拡散部を更に備え、
前記第１電荷格納部に蓄積された電荷は、第１転送部を介して前記フローティング拡散部へ転送され、
前記第２電荷格納部に蓄積された電荷は、第２転送部を介して前記フローティング拡散部へ転送されることを特徴とする撮像素子。
【請求項１１】
光を電荷に変換する第１光電変換部と、
光を電荷に変換する前記第１光電変換部とは異なる第２光電変換部と、
前記第１光電変換部及び前記第２光電変換部が電気的に連結される第１モードと前記第１光電変換部及び前記第２光電変換部が電気的に分離され、前記第１光電変換部で光電変換された電荷と前記第２光電変換部で光電変換された電荷とが互いに独立して送り出される第２モードとのうちいずれかを設定するモード設定手段と、を有する画素を備え、
前記第１光電変換部と前記第２光電変換部との間の領域は、前記モード設定手段により前記第１モードに設定された場合、光を電荷に変換する光電変換機能を有し、前記モード設定手段により前記第２モードに設定された場合、光を電荷に変換する光電変換機能を有さないことを特徴とする撮像素子。
【請求項１２】
請求項１１に記載の撮像素子において、
前記モード設定手段は、ゲート電極を有し、
前記ゲート電極は、前記第１光電変換部と前記第２光電変換部との対向端面間の領域に進出していることを特徴とする撮像素子。
【請求項１３】
請求項１２に記載の撮像素子において、
前記ゲート電極は、前記第１光電変換部と前記第２光電変換部との間に形成されたトレンチに設けられていることを特徴とする撮像素子。
【請求項１４】
請求項１１に記載の撮像素子において、
前記モード設定手段は、ゲート電極を有し、
前記ゲート電極は、前記第１光電変換部と前記第２光電変換部との対向端面間の領域に進出していないことを特徴とする撮像素子。
【請求項１５】
請求項１２から請求項１４のいずれか一項に記載の撮像素子において、
前記ゲート電極は、前記第１光電変換部の半導体領域をソースとし、前記第２光電変換部の半導体領域をドレインとするＭＯＳトランジスタのゲートを構成することを特徴とする撮像素子。
【請求項１６】
請求項１２から請求項１５のいずれか一項に記載の撮像素子において、
前記ゲート電極は、可視波長域のうちの少なくとも一部の波長域に対して透光性を有する材料で構成されたことを特徴とする撮像素子。
【請求項１７】
請求項１２から請求項１６のいずれか一項に記載の撮像素子において、
前記ゲート電極は、ＩＴＯ又はポリシリコンで構成されたことを特徴とする撮像素子。
【請求項１８】
請求項１１から請求項１７のいずれか一項に記載の撮像素子において、
前記第１光電変換部及び前記第２光電変換部に光を導くマイクロレンズを備えたことを特徴とする撮像素子。
【請求項１９】
請求項１１から請求項１８のいずれか一項に記載の撮像素子において、
前記画素は、前記第１光電変換部で光電変換された電荷を蓄積する第１電荷格納部と前記第２光電変換部で光電変換された電荷を蓄積する第２電荷格納部とを更に備え、
前記モード設定手段により前記第２モードが設定された場合、前記第１光電変換部で光電変換された電荷が前記第１光電変換部から前記第１電荷格納部へ送り出されるタイミングと前記第２光電変換部で光電変換された電荷が前記第２光電変換部から前記第２電荷格納部へ送り出されるタイミングとは、同一のタイミングであることを特徴とする撮像素子。
【請求項２０】
請求項１９に記載の撮像素子において、
前記画素は、フローティング拡散部を更に備え、
前記第１電荷格納部に蓄積された電荷は、第１転送部を介して前記フローティング拡散部へ転送され、
前記第２電荷格納部に蓄積された電荷は、第２転送部を介して前記フローティング拡散部へ転送されることを特徴とする撮像素子。
【請求項２１】
第１導電型を有する第１半導体領域と、
前記第１半導体領域に形成され、光電変換された電荷を蓄積する前記第１導電型とは異なる第２導電型を有する第２半導体領域と、
前記第１半導体領域に形成され、光電変換された電荷を蓄積する前記第２導電型を有する前記第２半導体領域とは異なる第３半導体領域と、
前記第２半導体領域及び前記第３半導体領域が電気的に連結される第１モードと前記第２半導体領域及び前記第３半導体領域が電気的に分離され、前記第２半導体領域に蓄積された電荷と前記第３半導体領域に蓄積された電荷とが互いに独立して送り出される第２モードとのうちいずれかを設定するモード設定手段と、を有する画素を備え、
前記第２半導体領域と前記第３半導体領域との間の領域は、前記モード設定手段により前記第１モードに設定された場合、光を電荷に変換する光電変換機能を有し、前記モード設定手段により前記第２モードに設定された場合、光を電荷に変換する光電変換機能を有さないことを特徴とする撮像素子。
【請求項２２】
請求項２１に記載の撮像素子において、
前記モード設定手段は、ゲート電極を有し、
前記ゲート電極は、前記第２半導体領域と前記第３半導体領域との対向端面間の領域に進出していることを特徴とする撮像素子。
【請求項２３】
請求項２２に記載の撮像素子において、
前記ゲート電極は、前記第２半導体領域と前記第３半導体領域との間に形成されたトレンチに設けられていることを特徴とする撮像素子。
【請求項２４】
請求項２１に記載の撮像素子において、
前記モード設定手段は、ゲート電極を有し、
前記ゲート電極は、前記第２半導体領域と前記第３半導体領域との対向端面間の領域に進出していないことを特徴とする撮像素子。
【請求項２５】
請求項２２から請求項２４のいずれか一項に記載の撮像素子において、
前記ゲート電極は、前記第２半導体領域をソースとし、前記第３半導体領域をドレインとするＭＯＳトランジスタのゲートを構成することを特徴とする撮像素子。
【請求項２６】
請求項２２から請求項２５のいずれか一項に記載の撮像素子において、
前記ゲート電極は、可視波長域のうちの少なくとも一部の波長域に対して透光性を有する材料で構成されたことを特徴とする撮像素子。
【請求項２７】
請求項２２から請求項２６のいずれか一項に記載の撮像素子において、
前記ゲート電極は、ＩＴＯ又はポリシリコンで構成されたことを特徴とする撮像素子。
【請求項２８】
請求項２１から請求項２７のいずれか一項に記載の撮像素子において、
前記第２半導体領域と前記第３半導体領域に光を導くマイクロレンズを備えたことを特徴とする撮像素子。
【請求項２９】
請求項２１から請求項２８のいずれか一項に記載の撮像素子において、
前記画素は、前記第２半導体領域で蓄積された電荷を一時的に蓄積する第１電荷格納領域と前記第３半導体領域で蓄積された電荷を一時的に蓄積する第２電荷格納領域とを更に備え、
前記モード設定手段により前記第２モードが設定された場合、前記第２半導体領域で蓄積された電荷が前記第２半導体領域から前記第１電荷格納領域へ送り出されるタイミングと前記第３半導体領域で蓄積された電荷が前記第３半導体領域から前記第２電荷格納領域へ送り出されるタイミングとは、同一のタイミングであることを特徴とする撮像素子。
【請求項３０】
請求項２９に記載の撮像素子において、
前記画素は、フローティング拡散領域を更に備え、
前記第１電荷格納領域に蓄積された電荷は、第１転送部を介して前記フローティング拡散領域へ転送され、
前記第２電荷格納領域に蓄積された電荷は、第２転送部を介して前記フローティング拡散領域へ転送されることを特徴とする撮像素子。
【請求項３１】
請求項１から請求項３０のいずれか一項に記載の撮像素子を備えたことを特徴とする撮像装置。
【請求項３２】
請求項１から請求項３０のいずれか一項に記載の撮像素子と、
前記撮像素子に被写体像を結像するための光学系と、
前記第２モードで得られた前記電荷に応じた信号に基づいて、前記光学系の焦点調節状態を示す検出信号を出力する検出処理部と、
前記検出処理部からの検出信号に基づいて前記光学系の焦点調節を行う調節部と、
を備えたことを特徴とする撮像装置。
【請求項３３】
第１光電変換部及び第２光電変換部と、
前記第１光電変換部及び前記第２光電変換部が電気的に連結される第１モードと前記第１光電変換部及び前記第２光電変換部が電気的に分離され、前記第１光電変換部で光電変換された電荷と前記第２光電変換部で光電変換された電荷とが互いに独立して送り出される第２モードとのうちいずれかを設定するモード設定手段と、を備え、
前記第１光電変換部と前記第２光電変換部との間の領域は、前記モード設定手段により前記第１モードに設定された場合、光を電荷に変換する光電変換機能を有し、前記モード設定手段により前記第２モードに設定された場合、光を電荷に変換する光電変換機能を有さないことを特徴とする光電変換部の連結／分離構造。
【請求項３４】
請求項３３に記載の光電変換部の連結／分離構造において、
前記モード設定手段は、ゲート電極を有し、
前記ゲート電極は、前記第１光電変換部と前記第２光電変換部との対向端面間の領域に進出していることを特徴とする光電変換部の連結／分離構造。
【請求項３５】
請求項３４に記載の光電変換部の連結／分離構造において、
前記ゲート電極は、前記第１光電変換部と前記第２光電変換部との間に形成されたトレンチに設けられていることを特徴とする光電変換部の連結／分離構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換部の連結／分離構造、並びに、これを用いた固体撮像素子及び撮像装置に関するものである。
【背景技術】
【０００２】
近年、ビデオカメラや電子スチルカメラ等の撮像装置が広く一般に普及している。これらのカメラには、ＣＣＤ型や増幅型などの固体撮像素子が使用されている。これらの固体撮像素子では、入射光の光量に応じて信号電荷を生成する光電変換部を有する画素が、マトリクス状に複数配置されている。
【０００３】
増幅型の固体撮像素子では、画素の光電変換部にて生成・蓄積された信号電荷を画素に設けられた増幅部に導き、増幅部で増幅した信号を画素から出力する。そして、増幅型の固体撮像素子には、例えば、増幅部に接合型電界効果トランジスタを用いた固体撮像素子（特許文献１、２）や、増幅部にＭＯＳトランジスタを用いたＣＭＯＳ型固体撮像素子（特許文献３）などが提案されている。
【０００４】
特許文献１−３に開示されている従来の固体撮像素子では、１つの画素毎に光電変換部及び増幅部と、それらの間において一時的に電荷を蓄積する電荷格納部とが設けられている。そして、このような従来の固体撮像素子では、全画素を同時に露光した後、各光電変換部にて生成された信号電荷を全画素同時に各電荷格納部に転送して一旦蓄積しておき、この信号電荷を所定の読み出しタイミングで順次画素信号に変換するようになっている。これにより、電子シャッタ動作を行ったときの各画素の露光蓄積時間が行毎にずれてしまうこと（いわゆるローリングシャッタ）に起因する画像の歪みを防止することができる。
【０００５】
ところで、カメラなどの撮像装置では、自動焦点調節を実現するため、撮影レンズの焦点調節状態を検出する必要がある。従来は、固体撮像素子とは別個に焦点検出素子が設けられていた。しかし、その場合には、焦点検出素子やこれに光を導く焦点検出用光学系の分だけ、コストが増大したり装置が大型となったりする。
【０００６】
そこで、近年、焦点検出方式としていわゆる瞳分割位相差方式（瞳分割方式又は位相差方式などと呼ばれる場合もある。）を採用しつつ、焦点検出素子としても用いることができるように構成した固体撮像素子が提案されている（例えば、下記特許文献４）。瞳分割位相差方式は、撮影レンズの通過光束を瞳分割して一対の分割像を形成し、そのパターンズレ（位相シフト量）を検出することで、撮影レンズのデフォーカス量を検出するものである。
【０００７】
特許文献４に開示された固体撮像素子では、２分割された光電変換部を有する複数の画素が、設けられている。２分割された光電変換部の一方部分と他方部分との間にはフローティングディフュージョンが配置され、このフローティングディフュージョンによって光電変換部が２分割されている。このような光電変換部上に、マイクロレンズが画素に対して１対１に設けられている。２分割された光電変換部は、マイクロレンズによって撮影レンズの射出瞳と略結像関係（すなわち、略共役）となる位置に配置されている。したがって、撮影レンズの射出瞳とマイクロレンズとの間の距離はマイクロレンズの大きさに対して十分に長いことから、２分割された光電変換部は、マイクロレンズの略焦点面に配置されていることになる。以上述べた関係から、各画素において、２分割された光電変換部の一方部分は、撮影レンズの射出瞳の一部の領域であって前記射出瞳の中心から所定方向へ偏心した領域からの光束を選択的に受光して光電変換することになる。また、各画素において、２分割された光電変換部の他方部分は、撮影レンズの射出瞳の一部の領域であって前記射出瞳の中心から反対方向へ偏心した領域からの光束を選択的に受光して光電変換することになる。
【０００８】
特許文献４に開示された固体撮像素子では、焦点検出時には、２分割された光電変換部を持つ各画素の２分割光電変換部の一方部分の信号及び他方部分の信号が、異なるタイミングで前記フローティングディフュージョンに転送されて、それぞれ個別に読み出される。そして、瞳分割位相差方式の原理に従って、それらの信号に基づいて、撮影レンズの焦点調節状態が検出される。一方、撮影レンズの合焦後等において画像を撮像する場合は、各画素の２分割光電変換部の両部分からの信号が同じタイミングで同じ前記フローティングディフュージョンに転送されて、両信号が画素内で加算されて読み出される。したがって、撮像時に、２分割された光電変換部を有する画素が、画素欠陥と同様の状態を引き起こしてしまうことがないため、画質向上の点で大変優れている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平１１−１７７０７６号公報
【特許文献２】特開２００４−３３５８８２号公報
【特許文献３】特開２００４−１１１５９０号公報
【特許文献４】特開２００３−２４４７１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献４に開示された固体撮像素子では、前述したように、２分割された光電変換部の一方部分と他方部分との間にはフローティングディフュージョンが配置され、このフローティングディフュージョンによって光電変換部が２分割されている。このため、入射光量が集中する画素中央部に受光感度がないので、撮像時に当該画素を撮像用として使用したときに感度が低くなるという問題があった。
【００１１】
本発明は、このような事情に鑑みてなされたもので、焦点検出が可能でありながら、撮像時に画素欠陥と同様の状態を引き起こすことがなく、しかも、撮像時の感度の低下を抑制することができる固体撮像素子、及び、これを用いた撮像装置を提供することを目的とする。
【００１２】
また、本発明は、このような固体撮像素子などに用いることができる光電変換部の連結／分離構造を提供することを目的とする。
【課題を解決するための手段】
【００１３】
ここでは、前記課題を解決する技術手段及びこれに関連する技術手段として、以下の各態様を提示する。
【００１４】
第１の態様による固体撮像素子は、光学系により結像される被写体像を光電変換する固体撮像素子であって、２次元状に配置された複数の画素を備え、前記複数の画素のうちの少なくとも一部の画素は、平面視において分割線により分割される一方側の領域及び他方側の領域にそれぞれ存し各々が入射光を光電変換する一方側の光電変換部及び他方側の光電変換部と、制御信号に応じて第１及び第２のモードにそれぞれ設定し得るモード設定手段とを含み、前記第１のモードは、前記一方側の光電変換部と前記他方側の光電変換部とが電気的に連結されるモードであり、前記第２のモードは、前記一方側の光電変換部と前記他方側の光電変換部とが電気的に分離されるモードであり、前記一方側の光電変換部と前記他方側の光電変換部との間の領域は、前記第１のモードにおいて入射光を光電変換する機能を持つ一方、前記第２のモードにおいて入射光を光電変換する機能を持たないものである。
【００１５】
第２の態様による固体撮像素子は、前記第１の態様において、前記モード設定手段は、前記分割線に沿って配置されたゲート電極を含むものである。
【００１６】
本発明の第３の態様による固体撮像素子は、前記第２の態様において、前記ゲート電極は、前記一方側の光電変換部の半導体領域及び前記他方の光電変換部の半導体領域をソース／ドレインとするＭＯＳトランジスタのゲートを構成するものである。
【００１７】
第４の態様による固体撮像素子は、前記第２又は第３の態様において、前記ゲート電極は、前記一方側の光電変換部と前記他方側の光電変換部との対向端面間の領域に進出していないものである。
【００１８】
第５の態様による固体撮像素子は、前記第２又は第３の態様において、前記ゲート電極は、前記一方側の光電変換部と前記他方側の光電変換部との対向端面間の領域に進出しているものである
第６の態様による固体撮像素子は、前記第２乃至第５のいずれかの態様において、前記ゲート電極は、可視波長域のうちの少なくとも一部の波長域に対して透光性を有する材料で構成されたものである。
【００１９】
第７の態様による固体撮像素子は、前記第６の態様において、前記ゲート電極は、ＩＴＯ又はポリシリコンで構成されたものである。
【００２０】
第８の態様による固体撮像素子は、前記第１乃至第７のいずれかの態様において、前記少なくとも一部の画素の各々に対して１対１に設けられ当該画素の前記一方側の光電変換部及び前記他方側の光電変換部に入射光を導くマイクロレンズを、備えたものである。
【００２１】
第９の態様による固体撮像素子は、前記第１乃至第８のいずれかの態様による固体撮像素子と、前記少なくとも一部の画素のうちの選択された各画素から、前記第２のモードで得られる信号に基づいて、前記光学系の焦点調節状態を示す検出信号を出力する検出処理部と、前記検出処理部からの検出信号に基づいて前記光学系の焦点調節を行う調節部とを、備えたことを特徴とする撮像装置。
【００２２】
第１０の態様による光電変換部の連結／分離構造は、平面視において分割線により分割される一方側の領域及び他方側の領域にそれぞれ存し各々が入射光を光電変換する一方側の光電変換部及び他方側の光電変換部と、制御信号に応じて第１及び第２のモードにそれぞれ設定し得るモード設定手段とを備え、前記第１のモードは、前記一方側の光電変換部と前記他方側の光電変換部とが電気的に連結されるモードであり、前記第２のモードは、前記一方側の光電変換部と前記他方側の光電変換部とが電気的に分離されるモードであり、前記一方側の光電変換部と前記他方側の光電変換部との間の領域は、前記第１のモードにおいて入射光を光電変換する機能を持つ一方、前記第２のモードにおいて入射光を光電変換する機能を持たないものである。
【発明の効果】
【００２３】
本発明によれば、焦点検出が可能でありながら、撮像時に画素欠陥と同様の状態を引き起こすことがなく、しかも、撮像時の感度の低下を抑制することができる固体撮像素子、及び、これを用いた撮像装置を提供することができる。
【００２４】
また、本発明によれば、このような固体撮像素子などに用いることができる光電変換部の連結／分離構造を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施の形態に係る電子カメラを示す概略ブロック図である。
【図２】図１中の固体撮像素子の概略構成を示す回路図である。
【図３】図１中の固体撮像素子を模式的に示す概略平面図である。
【図４】図３における所定の焦点検出領域の付近を拡大した概略拡大図である。
【図５】図３における他の焦点検出領域の付近を拡大した概略拡大図である。
【図６】図１中の固体撮像素子の所定の画素を示す回路図である。
【図７】図１中の固体撮像素子の所定の画素を模式的に示す概略平面図である。
【図８】図７中のＡ−Ａ’線に沿った概略断面図である。
【図９】所定の動作状態を示す、図７中のＢ−Ｂ’線に沿った概略断面図である。
【図１０】他の動作状態を示す、図７中のＢ−Ｂ’線に沿った概略断面図である。
【図１１】図１中の固体撮像素子の所定の画素の主な要素を模式的に示す概略平面図である。
【図１２】図１中の固体撮像素子の他の画素の主な要素を模式的に示す概略平面図である。
【図１３】図１中の固体撮像素子の他の画素を示す回路図である。
【図１４】図１中の固体撮像素子の他の画素の主な要素を模式的に示す概略平面図である。
【図１５】図１中の固体撮像素子の動作例を示すタイミングチャートである。
【図１６】図１中の固体撮像素子の他の動作例を示すタイミングチャートである。
【図１７】本発明の第２の実施の形態による電子カメラの固体撮像素子を模式的に示す概略平面図である。
【図１８】図１７における撮像領域の任意の領域を拡大した概略拡大図である。
【図１９】第２の実施の形態による電子カメラの動作を示す概略フローチャートである。
【図２０】本発明の第３の実施の形態による電子カメラの固体撮像素子を模式的に示す概略平面図である。
【図２１】図２０における焦点検出領域の付近を拡大した概略拡大図である。
【図２２】本発明の第４の実施の形態による電子カメラの固体撮像素子の撮像領域の任意の一部を拡大して模式的に示す概略平面図である。
【図２３】第１の変形例による画素を示す概略断面図である。
【図２４】第２の変形例による画素を示す概略断面図である。
【発明を実施するための形態】
【００２６】
以下、本発明による光電変換部の連結／分離構造、並びに、これを用いた固体撮像素子及び撮像装置について、図面を参照して説明する。
【００２７】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る撮像装置としての電子カメラ１を示す概略ブロック図である。電子カメラ１には、被写体像を結像する光学系としての撮影レンズ２が装着される。この撮影レンズ２は、レンズ制御部２ａによってフォーカスや絞りが駆動される。この撮影レンズ２の像空間には、撮影レンズ２により結像された被写体像を光電変換する固体撮像素子３の撮像面が配置される。
【００２８】
固体撮像素子３は、撮像制御部４の指令によって駆動され、信号を出力する。固体撮像素子３から出力される信号は、被写体像を示す画像信号を形成するための撮像用信号、撮影レンズ２の焦点調節状態を検出するための焦点検出用信号のいずれかである。いずれにおいても信号は、信号処理部５、及びＡ／Ｄ変換部６を介して処理された後、メモリ７に一旦蓄積される。メモリ７は、バス８に接続される。バス８には、レンズ制御部２ａ、撮像制御部４、マイクロプロセッサ９、焦点演算部（検出処理部）１０、記録部１１、画像圧縮部１２及び画像処理部１３なども接続される。上記マイクロプロセッサ９には、レリーズ釦などの操作部９ａが接続される。また、上記の記録部１１には記録媒体１１ａが着脱自在に装着される。この電子カメラ１の動作については、後述する。
【００２９】
図２は、図１中の固体撮像素子３の概略構成を示す回路図である。固体撮像素子３は、マトリクス状に配置された複数の画素２０と、画素２０から信号を出力するための周辺回路とを有している。画素２０がマトリクス状に配置されている撮像領域を符号３１で示している。図２において、画素数は、横に４行縦に４行の１６個の画素を示している。しかし、本実施の形態では、画素数はそれよりもはるかに多くなっている。もっとも、本発明では、画素数は特に限定されるものではない。本実施の形態では、固体撮像素子３は、画素として後述する３種類の画素２０Ｖ，２０Ｈ，２０Ｎを有しているが、図２ではそれらのいずれであるかを区別することなく、符号２０で示している。その具体的な回路構成や構造は、後述する。これらの画素２０は、周辺回路の駆動信号に従って、撮像用信号又は焦点検出用信号を出力する。また、すべての画素２０は、同時に光電変換部がリセットされて露光の時間とタイミングが同一にされることが可能となっている。
【００３０】
周辺回路は、垂直走査回路２１、水平走査回路２２、これらと接続されている駆動信号線２３，２４、画素２０からの信号を受け取る垂直信号線２５、垂直信号線２５と接続される定電流源２６及び相関二重サンプリング回路（ＣＤＳ回路）２７、ＣＤＳ回路２７から出力される信号を受け取る水平信号線２８、出力アンプ２９等からなる。
【００３１】
垂直走査回路２１及び水平走査回路２２は、電子カメラ１の撮像制御部４からの指令に基づいて駆動信号を出力する。各画素２０は、垂直走査回路２１から出力される駆動信号を所定の駆動信号線２３から受け取って駆動され、撮像用信号又は焦点検出用信号を垂直信号線２５に出力する。垂直走査回路２１から出力される駆動信号は複数あり、それに伴い駆動配線２３も複数ある。これらについては後述する。
【００３２】
画素２０から出力された信号は、ＣＤＳ回路２７にて所定のノイズ除去が施される。そして、水平走査回路２２の駆動信号により水平信号線２８及び出力アンプ２９を介して外部に信号が出力される。
【００３３】
図３は、図１中の固体撮像素子３（特にその撮像領域３１）を模式的に示す概略平面図である。本実施の形態では、図３に示すように、固体撮像素子３の撮像領域３１には、中央に配置された十字状をなす２つの焦点検出領域３２，３３と、両側に配置された２つの焦点検出領域３４，３５と、上下に配置された２つの焦点検出領域３６，３７とが、設けられている。なお、図３に示すように、互いに直交するＸ軸、Ｙ軸及びＺ軸を定義する。また、Ｘ軸方向のうち矢印の向きを＋Ｘ方向又は＋Ｘ側、その反対の向きを−Ｘ方向又は−Ｘ側と呼び、Ｙ軸方向についても同様とする。ＸＹ平面と平行な平面が固体撮像素子３の撮像面（受光面）と一致している。Ｘ軸方向の並びを行、Ｙ軸方向の並びを列とする。なお、入射光は図３の紙面手前側から奥側に入射する。これらの点は、後述する図についても同様である。なお、本願明細書では、Ｘ軸方向を左右方向、＋Ｘ側を右側、−Ｘ側を左側、Ｙ軸方向を上下方向、＋Ｙ側を上側、−Ｙ側を下側と呼ぶ場合がある。
【００３４】
図４は、図３における焦点検出領域３５の付近を拡大した概略拡大図であり、画素配置を模式的に示している。図５は、図３における焦点検出領域３６の付近を拡大した概略拡大図であり、画素配置を模式的に示している。前述したように、固体撮像素子３は、画素２０として、光電変換部の分割の有無・分割方向の観点から分類した３種類の画素２０Ｖ，２０Ｈ，２０Ｎを有している。図４及び図５において、画素２０Ｖ，２０Ｈ，２０Ｎには、それぞれ符号「Ｖ」、「Ｈ」、「Ｎ」を付している。カラー用として構成する場合、例えばベイヤー配列等を実現するように、各画素２０のカラーフィルタの色が設定される。もっとも、本発明では、白黒用として構成してもよい。
【００３５】
Ｙ軸方向に延びた焦点検出領域３５は、図４に示すように、画素２０Ｖが並んだＹ軸方向の列の一部である。Ｙ軸方向に延びた焦点検出領域３３，３４は、焦点検出領域３５と同様である。Ｘ軸方向に延びた焦点検出領域３６は、図５に示すように、画素２０Ｈが並んだＸ軸方向の行の一部である。Ｘ軸方向に延びた焦点検出領域３２，３７は、焦点検出領域３６と同様である。
【００３６】
図６は、図１中の固体撮像素子３の画素２０Ｖ，２０Ｈ（図４及び図５参照）を示す回路図である。これらの画素２０Ｖ，２０Ｈは、同一の回路構成を有している。
【００３７】
各画素２０Ｖ，２０Ｈは、入射光に応じた電荷を生成し蓄積する２つの光電変換部としての２つの埋め込みフォトダイオード４１，４２と、各埋め込みフォトダイオード４１，４２から転送される電荷をそれぞれ独立に蓄積する第１及び第２の電荷格納部４３，４４と、各埋め込みフォトダイオード４１，４２から第１及び第２の電荷格納部４３，４４にそれぞれ電荷を転送する第１及び第２の転送部としての第１及び第２の転送トランジスタ４５，４６と、所定部位としてのフローティング拡散領域（ＦＤ）４７と、第１及び第２の電荷格納部４３，４４からＦＤ４７へそれぞれ電荷を転送する第３及び第４の転送ゲート部としての第３及び第４の転送トランジスタ４８，４９と、ＦＤ４７の電荷量に応じた信号を出力する増幅部としての増幅トランジスタ５０と、ＦＤ４７の電荷を排出する第１のリセット部としてのＦＤリセットトランジスタ５１と、増幅トランジスタ５０の信号を当該画素２０Ｖ，２０Ｈから出力する選択スイッチとしての選択トランジスタ５２と、埋め込みフォトダイオード４１，４２から電荷（埋め込みフォトダイオード４１，４２で生成された不要電荷）をそれぞれ排出させる第２及び第３のリセット部（電荷排出ゲート部）としての第１及び第２のＰＤリセットトランジスタ５３，５４とを有している。また、各画素２０Ｖ，２０Ｈは、埋め込みフォトダイオード４１，４２間の電気的な連結及び分離を行う連結／分離トランジスタ５５を有している。
【００３８】
第１乃至第４の転送トランジスタ４５，４６，４８，４９、増幅トランジスタ５０、ＦＤリセットトランジスタ５１、選択トランジスタ５２、第１及び第２のＰＤリセットトランジスタ５３，５４、連結／分離トランジスタ５５は、いずれもＭＯＳトランジスタにて構成されている。本実施の形態では、これらのトランジスタ（増幅トランジスタ５０を除く。）は、そのゲート電極がハイであればオンし、ローであればオフする（ＮチャネルＭＯＳトランジスタで例示されている）。
【００３９】
連結／分離トランジスタ５５のゲート電極は、画素行ごと共通に接続されて、垂直走査回路２１から駆動配線２３を介して駆動信号（制御信号）φＰＤＢが供給される。本実施の形態では、φＰＤＢがハイであれば、連結／分離トランジスタ５５がオンし、埋め込みフォトダイオード４１，４２間が電気的に連結される。その結果、埋め込みフォトダイオード４１，４２は、全体として、１つの分割されていない光電変換部と実質的に等価になる。以下の説明では、この状態を、「ＰＤ合体状態」と呼ぶ。一方、φＰＤＢがローであれば、連結／分離トランジスタ５５がオフし、埋め込みフォトダイオード４１，４２間が電気的に分離される。その結果、埋め込みフォトダイオード４１，４２は２分割されたものとなる。以下の説明では、この状態を、「ＰＤ２分割状態」と呼ぶ。
【００４０】
本実施の形態では、第１及び第２の電荷格納部４３，４４が設けられ、埋め込みフォトダイオード４１，４２で生成された電荷が、ＦＤ４７に転送される前に第１及び第２の電荷格納部４３，４４にそれぞれ一時的に蓄積される。これにより、全画素の露光時間とそのタイミングを同一にすることが可能となり、画像信号の同時性が保持されるばかりではなく、焦点検出時における信号の同時性さえも保持される。もっとも、本発明では、電荷格納部４３，４４を設けずに、ローリングシャッタを行うように構成してもよい。この場合、水平方向（Ｈ画素）では同時性が保持されるが、垂直方向（Ｖ画素）では同時性が保持されない。
【００４１】
第１の転送トランジスタ４５は、埋め込みフォトダイオード４１から電荷を第１の電荷格納部４３に転送する。第２の転送トランジスタ４６は、埋め込みフォトダイオード４２から電荷を第２の電荷格納部４４に転送する。
【００４２】
第１及び第２の転送トランジスタ４５，４６のゲート電極は、共通に接続され更に画素行ごと共通に接続されて、垂直走査回路２１から駆動配線２３を介して駆動信号φＴＧＡが供給される。第１及び第２の転送トランジスタ４５，４６は、この駆動信号φＴＧＡに従って所定のタイミングで同時にオンとされ、２個の埋め込みフォトダイオード４１，４２から電荷を同時に各々の電荷格納部４３，４４に転送する。ただし、本発明では、これに限定されるものではなく、例えば、第１及び第２の転送トランジスタ４５，４６が同時にオンするように、各々のゲート電極に個別に駆動信号を供給しても構わない。
【００４３】
これに対して、第３及び第４の転送トランジスタ４８，４９のゲート電極には、それぞれ個別の駆動信号が供給される。すなわち、第３の転送トランジスタ４８のゲート電極は、画素行ごとに共通接続されて垂直走査回路２１から駆動配線２３を介して駆動信号φＴＧＢが供給され、第４の転送トランジスタ４９のゲート電極は、画素行ごとに共通接続されて垂直走査回路２１から駆動配線２３を介して駆動信号φＴＧＣが供給される。第３及び第４の転送トランジスタ４８，４９は、これら駆動信号φＴＧＢ，φＴＧＣに従って所定のタイミングで個別にオンとされ、第１及び第２の電荷格納部４３，４４から電荷を個別のタイミングで、又は、同一のタイミングでＦＤ４７に転送する。
【００４４】
選択トランジスタ５２のゲート電極は、画素行ごとに共通接続されて垂直走査回路２１から駆動配線２３を介して駆動信号φＳが供給される。ＦＤリセットトランジスタ５１のゲート電極は、画素行ごとに共通接続されて垂直走査回路２１から駆動配線２３を介して駆動信号φＦＤＲが供給される。また、ＰＤリセットトランジスタ５３，５４のゲート電極は、共通に接続され更に画素行ごと共通に接続されて、垂直走査回路２１から駆動配線２３を介して駆動信号φＰＤＲが供給される。もっとも、ＰＤリセットトランジスタ５３，５４（ただし、画素２０Ｎの場合は、後述する図１３中のＰＤリセットトランジスタ１５３）のゲート電極は、全有効画素において共通に接続することによって、全有効画素のＰＤリセットトランジスタ５３，５４（ただし、画素２０Ｎの場合は、後述する図１３中のＰＤリセットトランジスタ１５３）を同時にオンオフするようにしてもよい。
【００４５】
なお、図６において、埋め込みフォトダイオード４１，４２の一方の端子、電荷格納部４３，４４の一方の端子、及び、ＦＤ４７の一方の端子は、便宜的に接地として記載されている。しかし、実際は、後述する図８乃至図１０から理解されるとおりＰ型ウエル６１の電位となる。
【００４６】
図７は、画素２０Ｖを模式的に示す概略平面図である。図８は、図７中のＡ−Ａ’線に沿った概略断面図である。図９及び図１０は、図７中のＢ−Ｂ’線に沿った概略断面図である。図９は、ゲート電極６７をローにして（すなわち、φＰＤＢをローにして）連結／分離トランジスタ５５をオフにした状態を示している。図１０は、ゲート電極６７をハイにして（すなわち、φＰＤＢをハイにして）連結／分離トランジスタ５５をオンにした状態を示している。なお、図８乃至図１０において、マイクロレンズ６５は省略している。また、図７乃至図１０において、駆動配線は省略され、配線は画素２０Ｖ内の電気的接続関係のみを示している。
【００４７】
図８乃至図１０に示すように、Ｎ型のシリコン基板６１上にＰ型ウエル６２が設けられている。そして、Ｐ型ウエル６２にＮ型の電荷蓄積層６３が形成され、さらに電荷蓄積層６３の基板表面側にＰ型の空乏化防止層６４を付加することで、埋め込みフォトダイオード４１，４２が構成されている。なお、ここでは、埋め込みフォトダイオードの構造が採用されているが、これに限られるものではなく、空乏化防止層６４を省略しても構わない。
【００４８】
図７に示すように、２つの埋め込みフォトダイオード４１，４２は、Ｚ軸方向から見た平面視においてＸ軸方向の分割線Ｃ−Ｃ’により分割される＋Ｙ側の領域及び−Ｙ側の領域に、それぞれ配置されている。そして、図７に示すように、入射光を埋め込みフォトダイオード４１，４２に導く一つのマイクロレンズ６５が、配置されている。マイクロレンズ６５は、その光軸Ｏが分割線Ｃ−Ｃ’と埋め込みフォトダイオード４１，４２のＸ軸方向の中心線との交点を通るように、配置されている。このため、マイクロレンズ６５から導かれる入射光は、瞳分割されて各埋め込みフォトダイオード４１，４２に入射される。なお、シェーディングを低減するために、例えば、有効画素領域の中心部の画素では、マイクロレンズ６５をその光軸Ｏが前記交点を通るように配置する一方、有効画素領域の周辺部の画素では、マイクロレンズ６５をその光軸Ｏが前記交点からずれた位置を通るように配置してもよい。
【００４９】
図７、図９及び図１０に示すように、分割線Ｃ−Ｃ’に沿ってゲート電極６７が設けられている。ゲート電極６７は、埋め込みフォトダイオード４１，４２間の上に、薄いシリコン酸化膜６６を介して形成されている。これにより、ゲート電極６７は、埋め込みフォトダイオード４１の電荷蓄積層６３及び埋め込みフォトダイオード４２の電荷蓄積層６３をソース／ドレインとするＭＯＳトランジスタ（連結／分離トランジスタ５５）のゲートを構成している。ゲート電極６７には、図示しない配線によって、前記駆動信号φＰＤＢが供給されるようになっている。
【００５０】
本実施の形態では、ゲート電極６７がローであれば（φＰＤＢがローであれば）、図９に示すように、連結／分離トランジスタ５５のチャネル領域に反転層ができないため、連結／分離トランジスタ５５はオフする。一方、ゲート電極６７がハイであれば（φＰＤＢがハイであれば）、連結／分離トランジスタ５５のチャネル領域に反転層６９ができ、連結／分離トランジスタ５５がオンする。
【００５１】
なお、連結／分離トランジスタ５５は、そのゲートの電位をゼロ電位（基板６１の電位）にしたときにオフする一方、ゼロ電位に対する差が大きい電位を与えたときにオンするように構成してもよい。また、連結／分離トランジスタ５５は、そのゲートの電位をゼロ電位（基板６１の電位）にしたときにオンする一方、ゼロ電位よりも負側の電位を与えたときにオフするように構成してもよい。なお、連結／分離トランジスタ５５は、ゲート電圧を印加しない場合に既にオフされている構成にした場合には、ゲート電圧を正側にかけることにてオンさせる構成となり、ゲート電圧を印加しない場合でオンされている場合には、ゲート電圧を負側にかけることにてオフする構成となる。
【００５２】
本実施の形態では、ゲート電極６７は、ＩＴＯ膜などの、可視波長域のうちの少なくとも一部の波長域に対して透光性を有する材料で構成されている。したがって、入射光は、ゲート電極６７で遮られることなく、ゲート電極６７下の埋め込みフォトダイオード４１，４２間の領域にも到達する。したがって、例えば、図１０に示すように連結／分離トランジスタ５５がオンしていれば、埋め込みフォトダイオード４１，４２間にできた反転層６９が光電変換機能を持つことから、入射光の利用効率が高まる。一方、図９に示すように連結／分離トランジスタ５５がオフしていれば、反転層６９ができないのて、埋め込みフォトダイオード４１，４２間の領域は光電変換機能を持たない。
【００５３】
ゲート電極６７は、ＩＴＯ膜の代わりに、例えば、ポリシリコンで構成してもよい。ポリシリコンの場合には、ＩＴＯ膜に比較して透過率が一部低下するが、微細な構造形成が容易であることから総合的に鑑みてポリシリコンの方が光量損失をより低減し得る場合もある。
【００５４】
以上の説明からわかるように、本実施の形態では、ゲート電極６７は、制御信号（φＰＤＢ）に応じて、ＰＤ合体状態（第１のモード）及びＰＤ２分割状態（第２のモード）にそれぞれ設定し得るモード設定手段を構成している。ＰＤ２分割状態では、埋め込みフォトダイオード４１，４２の信号が互いに独立して得られる。ＰＤ合体状態では、埋め込みフォトダイオード４１，４２の信号が加算される。
【００５５】
また、第１及び第２の電荷格納部４３，４４と埋め込みフォトダイオード４１，４２との間の上にはそれぞれ、薄いシリコン酸化膜６６を介してゲート電極７１が形成されている。第１及び第２の転送トランジスタ４５，４６はそれぞれ、ゲート電極７１をゲートとすると共に電荷格納部４３，４４、及び、埋め込みフォトダイオード４１，４２の電荷蓄積層６３をソース又はドレインとするＭＯＳトランジスタとして構成されている。
【００５６】
第１の転送トランジスタ４５のゲート電極と第２の転送トランジスタ４６のゲート電極とが一体的に形成されてゲート電極７１となっている。このため、第１及び第２の転送トランジスタ４５，４６は、駆動信号φＴＧＡに従って同時にオン、オフされる。よって、埋め込みフォトダイオード４１，４２からのそれぞれの電荷は、それぞれ対応する電荷格納部４３，４４に同時に転送される。
【００５７】
電荷格納部４３，４４は、Ｐ型ウエル６２に形成されたＮ型層７３，７４を有している。そして、第１及び第２の転送トランジスタ４５，４６のゲート電極７１は、２つのＮ型層７３、７４の上部に覆いかぶさるように配置されている。電荷格納部４３，４４は、このようにゲート電極７１と、Ｎ型層７３，７４によるＭＯＳキャパシタとして構成されている。
【００５８】
ところで、ゲート電極７１にローの電圧を印加すると、Ｐ型ウエル６２の電位にピンニングされて電荷格納部４３，４４の表面の界面準位がホールで満たされる。暗電流の大きさは、界面準位の電子占有確率に大きく影響される。したがって、電荷格納部４３，４４の暗電流は、ゲート電極７１に上記のような電圧を印加して界面準位をホールで満たすことにより、大幅に低減することが可能となる。
【００５９】
図７においてＦＤ４７は、互いに分離してＰ型ウエル３２に形成された２つのＮ型領域７５，７６が配線７７で電気的に接続されることで実質的に１つのフローティングディフュージョンとして構成されている。ＦＤ４７は、２つの電荷格納部４３，４４のいずれからも電荷が転送される。また、ＦＤ４７のＮ型領域７５と埋め込みフォトダイオード４１，４２との間に、電荷格納部４３，４４が配置されている。このように配置すれば、電荷の転送方向が一方向（ここでは、Ｘ軸方向）となり、残像が生じにくくなる。
【００６０】
第１及び第２の電荷格納部４３，４４とＦＤ４７のＮ型拡散層７５との間の上には、薄いシリコン酸化膜６６を介してゲート電極７８，７９が形成されている。第３及び第４の転送トランジスタ４８，４９は、ゲート電極７８，７９をゲートとするとともに電荷格納部４３，４４のＮ型層７３，７４及びＦＤ４７のＮ型拡散領域７５をソース又はドレインとするＭＯＳトランジスタとして構成されている。
【００６１】
第３の転送トランジスタ４８のゲート電極７８と、第４の転送トランジスタ４９のゲート電極７９とは個別に形成されており、それぞれ個別の駆動信号φＴＧＢ，φＴＧＣが垂直走査回路２１から供給される。このため、第３及び第４の転送トランジスタ４８，４９は、それぞれの駆動信号φＴＧＢ、φＴＧＣに従って個別に駆動される。よって、第３及び第４の転送トランジスタ４８，４９は、第１及び第２の電荷格納部４３，４４から電荷を異なるタイミングでも、又は、同一のタイミングでもＦＤ４７に転送することができる。
【００６２】
また、図７に示すように、Ｐ型ウエル６２中には、Ｎ型拡散層８１−８３が形成されている。Ｎ型層８１は、図示しない配線により電源ＶＤＤに接続されている。Ｎ型層８１、８２の間の上には薄いシリコン酸化膜６６を介してゲート電極８４が形成されている。増幅トランジスタ５０は、ゲート電極８４をゲートとするとともにＮ型層８１，８２をソース又はドレインとするＭＯＳトランジスタとして構成されている。なお、ゲート電極８４は、配線７７によって、ＦＤ４７（Ｎ型層７５，７６）と電気的に接続されている。
【００６３】
Ｎ型層８２，８３の間の上には薄いシリコン酸化膜６６を介してゲート電極８５が形成されている。選択トランジスタ５２は、ゲート電極８５をゲートとするとともにＮ型層８２，８３をソース又はドレインとするＭＯＳトランジスタとして構成されている。
【００６４】
また、Ｎ型層７６，８１間の上には、薄いシリコン酸化膜６６を介してゲート電極８６が形成されている。ＦＤリセットトランジスタ５１は、ゲート電極８６をゲートとするとともにＮ型層７６，８１をソース又はドレインとするＭＯＳトランジスタとして構成されている。
【００６５】
図７及び図８に示すように、Ｐ型ウエル６２中には、Ｎ型層８７が形成されている。Ｎ型層８７と各埋め込みフォトダイオード４１，４２との間の上には薄いシリコン酸化膜６６を介してゲート電極８８，８９が形成されている。第１のＰＤリセットトランジスタ５３は、ゲート電極８８をゲートとするとともにＮ型層８７及び埋め込みフォトダイオード４１の電荷蓄積層６３をソース又はドレインとするＭＯＳトランジスタとして構成されている。第２のＰＤリセットトランジスタ５４は、ゲート電極８９をゲートとするとともにＮ型層８７及び埋め込みフォトダイオード４２の電荷蓄積層６３をソース又はドレインとするＭＯＳトランジスタとして構成されている。ゲート電極８８，８９は、配線１００によって互いに接続され、更に図示しない配線によって駆動信号φＰＤＲが供給される。ここでは、２つのゲート電極８８，８９を配線１００にて接続したが、２つのゲート電極８８，８９を一体的に形成してもよい。
【００６６】
第２のリセット部（ここではＰＤリセットトランジスタ５３，５４）は、埋め込みフォトダイオード４１，４２で生成された不要電荷を排出させる。この不要電荷には、電子シャッター動作をさせるときのリセット電荷と、強い光が入射されたときのオーバーフロー電荷がある。いずれにせよこの不要電荷をＦＤ４７に転送して第１のリセット部（ここではＦＤリセットトランジスタ５１）によって排出させてもよい。このようにするなら、第２のリセット部は、配置させなくてもよい。
【００６７】
また、埋め込みフォトダイオード４１，４２、及び、各Ｎ型層の周囲には、厚いシリコン酸化膜７０が形成され、それぞれの間は分離されている。
【００６８】
以上、図１中の固体撮像素子３の画素２０Ｖ（図４参照）の構成について説明した。画素２０Ｖでは、前述したマイクロレンズ６５、埋め込みフォトダイオード４１，４２並びにゲート電極６７の平面視での位置関係は、図７よりも更に抽象化して示すと、図１１に示す通りである。
【００６９】
次に、図１中の固体撮像素子３の画素２０Ｈ（図５参照）について説明する。図１２は、画素２０Ｈにおけるマイクロレンズ６５、埋め込みフォトダイオード４１，４２並びにゲート電極６７の平面視での位置関係を示す図であり、図１１に対応している。図１２において、図１１中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００７０】
画素２０Ｈが画素２０Ｖと異なる所は、画素２０Ｖでは、埋め込みフォトダイオード４１，４２が、Ｘ軸方向に延びた分割線に沿って配置されたゲート電極６７に対して＋Ｙ側及び−Ｙ側にそれぞれ配置されているのに対し、画素２０Ｈでは、埋め込みフォトダイオード４１，４２が、Ｙ軸方向に延びた分割線に沿って配置されたゲート電極６７に対して−Ｘ側及び＋Ｘ側にそれぞれ配置されている点と、これに伴って、図面には示していないが、各トランジスタ等の配置が変更されている点のみである。
【００７１】
したがって、画素２０Ｖでは、埋め込みフォトダイオード４１は、撮影レンズ２の射出瞳の中心から−Ｙ側へ偏心した前記射出瞳の領域からの光束を選択的に有効に受光し、埋め込みフォトダイオード４２は、撮影レンズ２の射出瞳の中心から＋Ｙ側へ偏心した前記射出瞳の領域からの光束を選択的に有効に受光する。これに対し、画素２０Ｈでは、埋め込みフォトダイオード４１は、撮影レンズ２の射出瞳の中心から＋Ｘ側へ偏心した前記射出瞳の領域からの光束を選択的に有効に受光し、埋め込みフォトダイオード４２は、撮影レンズ２の射出瞳の中心から−Ｘ側へ偏心した前記射出瞳の領域からの光束を選択的に有効に受光する。
【００７２】
次に、図１中の固体撮像素子３の画素２０Ｎ（図４及び図５参照）について説明する。図１３は、画素２０Ｎを示す回路図である。図１４は、画素２０Ｎにおけるマイクロレンズ６５及び埋め込みフォトダイオード１４１の平面視での位置関係を示す図であり、図１１に対応している。図１３及び図１４において、図６及び図１１中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００７３】
画素２０Ｎは、図６中のゲート電極６７を除去して埋め込みフォトダイオード４１，４２を一体に形成してなる１つの埋め込みフォトダイオード１４１を有している。これに伴い、画素２０Ｎは、図６中の第１及び第２の電荷格納部４３，４４に相当する１つの電荷格納部１４３と、図６中の第１及び第２の転送トランジスタ４５，４６に相当する１つの転送トランジスタ１４５と、図６中の第３及び第４の転送トランジスタ４８，４９に相当する１つの転送トランジスタ１４８とを有している。以上の説明からわかるように、この画素２０Ｎは、従来の一般的な固体撮像素子の画素と同様の構造を有している。
【００７４】
次に、固体撮像素子３から信号を読み出す動作の例について、図１５及び図１６を参照して説明する。図１５は、撮像用信号を読み出す駆動信号（すなわち、ＰＤ合体状態で露光した画素からの信号を読み出す駆動信号）を示すタイミングチャートである。図１６は、ＰＤ２分割状態で露光した画素からの焦点検出用信号を読み出す駆動信号を示すタイミングチャートである。
【００７５】
なお、垂直走査については、１水平行ごとに信号線を選択し順時次の行へと選択動作を移していくが、選択された行毎に次の図１５及び図１６で示したような動作が行われ、本図の駆動信号が出力される。この走査が垂直方向全画面に渡って繰り返される。最終行について終了した後には垂直帰線期間を経過した後に先頭の行へと選択動作が戻る。図１５及び図１６では、１行目と２行目の駆動信号のみを示している。
【００７６】
最初に、図１５、図２、図６、図１３を参照して、撮像用信号を読み出す動作の例を説明する。この動作では、基本的に、露光時に全ての有効画素２０のうちの画素２０Ｎを除く全ての画素２０Ｖ，２０ＨがＰＤ合体状態とされる。また、この動作では、全画素同時露光が行われる。
【００７７】
図１５において、期間Ｔ１は、全有効画素を同時に駆動する期間である。すなわち、期間Ｔ１の駆動パルスは、全行において同一の駆動信号が出力される。また、期間Ｔ２は１行目を読み出す期間、期間Ｔ３は２行目を読み出す期間、期間Ｔ４は３行目を読み出す期間であり、選択された行のみ本図に示すような駆動信号が出力される。この点は、後述する図１６についても同様である。
【００７８】
まず、期間Ｔ１１の開始時点から期間Ｔ１４の終了時点までの期間において、φＰＤＢをハイにして、全ての有効画素２０のうちの画素２０Ｎを除く全ての画素２０Ｖ，２０ＨをＰＤ合体状態にする。よって、画素２０Ｖ，２０Ｈの埋め込みフォトダイオード４１，４２は、全体として、１つの分割されていない光電変換部と実質的に等価になる。この期間中に、以下に説明する期間Ｔ１１〜Ｔ１４の動作が行われる。
【００７９】
まず、期間Ｔ１１において、φＰＤＲをハイにしてＰＤリセットトランジスタ５３，５４，１５３をオンにする。この動作により、すべての有効画素の埋め込みフォトダイオード４１，４２，１４１に貯まっている不要な電荷が電源ＶＤＤに排出される。すなわち、埋め込みフォトダイオード４１，４２，１４１は、リセットされる。そして、全有効画素の埋め込みフォトダイオード４１，４２，１４１は、期間Ｔ１１の終了時点から露光を開始する。このとき、本実施の形態では、前述したように、埋め込みフォトダイオード４１，４２間の領域においても、入射光の光電変換が行われる。このため、撮像時の感度が向上する。
【００８０】
期間Ｔ１２において、φＦＤＲをハイにしてＦＤリセットトランジスタ５１をオンにする。それと同時に期間Ｔ１３において、φＴＧＢ、φＴＧＣをハイにして転送トランジスタ４８，４９，１４８を同時にオンにする。この動作により、ＦＤ４７及び電荷格納部４３，４４，１４３に貯まっている電荷が電源ＶＤＤに排出される。すなわち、全有効画素のＦＤ４７及び電荷格納部４３，４４，１４３は、リセットされる。
【００８１】
期間Ｔ１４において、φＴＧＡをハイにして転送トランジスタ４５，４６，１４５をオンにする。全有効画素のうちの全ての画素２０Ｖ，２０Ｈの連結した埋め込みフォトダイオード４１，４２及びそれらの間に蓄積されている電荷は全て電荷格納部４３，４４に分かれて転送される。また、全有効画素のうちの全ての画素２０Ｎの埋め込みフォトダイオード１４１に蓄積されている電荷は電荷格納部１４３に転送される。期間Ｔ１４において、第１及び第２の転送トランジスタ４５，４６のいずれか一方のみをオンにしてもよい。ここで、図１５に示された期間Ｔ１５（φＰＤＲをローにしてからφＴＧＡをオンにするまでの期間）が露光期間となる。露光期間Ｔ１５は、全有効画素にて同一の期間であり同一のタイミングとなる。このため、全有効画素は、タイミングずれすることなく画像情報を獲得することが可能となる。
【００８２】
次いで、期間Ｔ１６において、１行目のφＳをハイにして選択トランジスタ５２をオンにする。これにより、１行目の画素が選択され、１行目の画素から信号が垂直信号線２５に出力されるようになる。
【００８３】
それと同時に期間Ｔ１７において、１行目のφＦＤＲをハイにしてＦＤリセットトランジスタ５１をオンにする。この動作により、ＦＤ４７がリセットされる。そして、期間Ｔ１７の終了時点、すなわち、φＦＤＲがローとなってから、期間Ｔ１９の開始時点までの間（期間Ｔ１８）において、１行目の増幅トランジスタ５０からの、ＦＤ４７リセット時出力は、垂直信号線２５を介してＣＤＳ回路２７に保存される。
【００８４】
期間Ｔ１９において、φＴＧＢ、φＴＧＣをハイにして転送トランジスタ４８，４９，１４８を同時にオンにする。これにより、各画素２０Ｖ，２０Ｈに２つある電荷格納部４３，４４に蓄積されている電荷は、合算されてＦＤ４７に転送される。また、各画素２０Ｎの電荷格納部１４３に蓄積されている電荷は、ＦＤ４７に転送される。そして、ＦＤ４０の電荷量に応じて増幅された電位が、垂直信号線２５を通してＣＤＳ回路２７に送られる。ＣＤＳ回路２７では、先ほど保存したリセット時出力との差を１行目の画素の画素信号として出力する。そして、これらの１行目の画素の画素信号は、水平走査回路２２の駆動信号によって水平信号線２８、出力アンプ２９を介して出力される。
【００８５】
同様に、期間Ｔ３において２行目の読み出しを行う。駆動信号は１行目と同様である。図９中の期間Ｔ２６〜Ｔ２９は、期間Ｔ１６〜Ｔ１９に相当している。
【００８６】
なお、φＰＤＲは、読み出し終了後（φＳオフ後）は、常にハイとしてもよい。
【００８７】
以上の説明から理解されるように、各画素２０Ｖ，２０Ｈは、期間Ｔ１１の開始時点から期間Ｔ１４の終了時点までの期間において、φＰＤＢをハイにして、２つの埋め込みフォトダイオード４１，４２を合体しているので、画素２０Ｎの場合と同じく、通常どおりに撮像用信号を出力することができる。しかも、分割線に沿って配置されたゲート電極６７が入射光を透過するので、入射光の利用効率が増大し、感度を向上させることができる。さらに、全有効画素の露光のタイミングを同一にした電子シャッターが可能であることも、前記説明にて明らかである。なお、勿論、電荷格納部４３，４４の有無に拘わらず、一行ごとにリセットしたローリングシャッター動作を行うことも可能である。
【００８８】
次に、図１６、図２、図６を参照して、ＰＤ２分割状態で露光した画素２０Ｖ、２０Ｈからの焦点検出用信号を読み出す動作の例を説明する。この動作例では、基本的に、露光時に全ての画素２０Ｖ，２０ＨがＰＤ２分割状態とされる。また、この動作では、全画素同時露光が行われる。なお、焦点検出信号の読み出しの際に画素２０Ｎから得られる信号は、焦点検出信号として用いられないため、以下の説明では、画素２０Ｖ、２０Ｈについてのみ説明する。
【００８９】
この動作で読み出された全画素の信号は、一旦、図１中のメモリ７に格納された後、焦点演算部１０で焦点検出処理を行う際に、メモリ７内の信号から、所望の画素列に関するもののみが選択的に用いられる。図１６に示す動作例では、このように全画素読み出しにより焦点検出用信号を得るが、前記所望の画素列の画素以外の画素については、間引いて読み出し動作を行わなくてもよい。
【００９０】
まず、期間Ｔ３１において、φＰＤＲをハイにしてＰＤリセットトランジスタ５１をオンにするとともに、φＰＤＢをハイにしてＰＤ合体状態する。この動作により、すべての画素２０Ｖ，２０Ｈの埋め込みフォトダイオード４１，４２に貯まっている不要な電荷が電源ＶＤＤに排出される。すなわち、埋め込みフォトダイオード４１，４２は、リセットされる。そして、全ての埋め込みフォトダイオード４１，４２は、期間Ｔ３１の終了時点から露光を開始する。
【００９１】
φＰＤＢは期間Ｔ１においてもローのままにされる。よって、期間Ｔ３５においても、全ての画素２０Ｖ，２０ＨがＰＤ２分割状態となり、各画素２０Ｖ，２０Ｈの埋め込みフォトダイオード４１，４２は、全体として、２分割された光電変換部と実質的に等価になる。この期間中に、以下に説明する期間Ｔ３２〜Ｔ３４の動作が行われる。
【００９２】
期間Ｔ３２において、φＦＤＲをハイにしてＦＤリセットトランジスタ５１をオンにする。それと同時に期間Ｔ３３において、φＴＧＢ、φＴＧＣをハイにして第３及び第４の転送トランジスタ４８，４９を同時にオンにする。この動作により、ＦＤ４７及び第１及び第２の電荷格納部４３，４４に貯まっている電荷が電源ＶＤＤに排出される。すなわち、全ての画素２０Ｖ，２０ＨのＦＤ４７及び電荷格納部４３，４４は、リセットされる。
【００９３】
期間Ｔ３４において、φＴＧＡをハイにして第１及び第２の転送トランジスタ４５，４６をオンにする。その結果、全の画素２０Ｖ，２０Ｈの埋め込みフォトダイオード４１，４２に蓄積されている電荷は、第１及び第２の転送トランジスタ４５，４６をそれぞれ経由して第１及び第２の電荷格納部４３，４４にそれぞれ転送される。ここで、図１６に示された期間Ｔ３５（φＰＤＲをローにしてからφＴＧＡをオンにするまでの期間）が露光期間となる。露光期間Ｔ３５は、全ての画素２０Ｖ，２０Ｈにて同一の期間であり同一のタイミングとなる。このため、全ての画素２０Ｖ，２０Ｈは、タイミングずれすることなく焦点検出情報を獲得することが可能となる。ここまでの期間（期間Ｔ１）の動作は、ＰＤ２分割状態で露光される点を除けば、図１５を参照して説明した撮像用信号を得るための動作と同じである。
【００９４】
次いで、期間Ｔ３６において、１行目のφＳをハイにして選択トランジスタ５２をオンにする。これにより、１行目の画素が選択され、１行目の画素から信号が垂直信号線２５に出力されるようになる。
【００９５】
それと同時に期間Ｔ３７において、１行目のφＦＤＲをハイにしてＦＤリセットトランジスタ５１をオンにする。この動作により、ＦＤ４７がリセットされる。そして、期間Ｔ３７の終了時点、すなわち、φＦＤＲがローとなってから、期間Ｔ３９の開始時点までの間（期間Ｔ３８）において、１行目の増幅トランジスタ５０からの、ＦＤ４７リセット時出力は、垂直信号線２５を介してＣＤＳ回路２７に保存される。
【００９６】
期間Ｔ３９において、φＴＧＢをハイにして第３の転送トランジスタ４８をオンにする。これにより、第１の電荷格納４３に蓄積されている電荷は、ＦＤ４７に転送される。そして、ＦＤ４７の電荷量に応じて増幅された電位が、垂直信号線２５を通してＣＤＳ回路２７に送られる。ＣＤＳ回路２７では、先ほど保存したリセット時出力との差を１行目の画素の上下方向又は左右方向の一方の側の瞳信号出力として出力する。そして、これらの１行目の画素の上下方向又は左右方向の一方の側の瞳信号出力は、水平走査回路２２の駆動信号によって水平信号線２８、出力アンプ２９を介して出力される。
【００９７】
次いで、期間Ｔ４０において、１行目のφＦＤＲをハイにしてＦＤリセットトランジスタ５１をオンにする。この動作により、ＦＤ４７がリセットされる。そして、期間Ｔ４０の終了時点、すなわち、φＦＤＲがローとなってから、期間Ｔ４２の開始時点までの間（期間Ｔ４１）において、１行目の増幅トランジスタ５０からの、ＦＤ４７リセット時出力は、垂直信号線２５を介してＣＤＳ回路２７に保存される。
【００９８】
期間Ｔ４２において、φＴＧＣをハイにして第４の転送トランジスタ４９をオンにする。これにより、第２の電荷格納４４に蓄積されている電荷は、ＦＤ４７に転送される。そして、ＦＤ４７の電荷量に応じて増幅された電位が、垂直信号線２５を通してＣＤＳ回路２７に送られる。ＣＤＳ回路２７では、先ほど保存したリセット時出力との差を１行目の画素の上下方向又は左右方向の他方の側の瞳信号出力として出力する。そして、これらの１行目の画素の上下方向又は左右方向の他方の側の瞳信号出力は、水平走査回路２２の駆動信号によって水平信号線２８、出力アンプ２９を介して出力される。
【００９９】
これらの動作により、１行目の画素の上下方向又は左右方向の一方の側の瞳信号出力と上下方向又は左右方向の反対側の瞳信号出力を得ることができる。なお、上下方向であるか左右方向であるかは当該画素が画素２０Ｖであるか画素２０Ｈであるかによって定まる。
【０１００】
同様に、以降の行の読み出しを行う。駆動信号は１行目と同様である。図１６中の期間Ｔ４６〜Ｔ５２は、期間Ｔ３６〜Ｔ４２に相当している。
【０１０１】
なお、φＰＤＲは、読み出し終了後（φＳオフ後）は、常にハイとしてもよい。
【０１０２】
以上の説明から理解されるように、各画素は、期間Ｔ１においても、φＰＤＢをローのままにして、ＰＤ２分割状態にしているので、各画素の上下方向又は左右方向の一方の側の瞳信号出力と上下方向又は左右方向の他方の側の瞳信号出力を得ることができる。さらに、このような焦点検出用信号を得る際にも、全有効画素の露光のタイミングを同一にした電子シャッターが可能であることも、前記説明にて明らかである。また、電荷格納部４３，４４の有無に拘わらず、一行ごとにリセットしたローリングシャッター動作を行うことも可能である。
【０１０３】
次に、本実施の形態による電子カメラ１の動作の一例について、図１を参照して説明する。
【０１０４】
操作部９ａのレリーズ釦の半押し操作が行われると、電子カメラ１内のマイクロプロセッサ９は、その半押し操作に同期して撮像制御部４を駆動する。撮像制御部４は、固体撮像素子３に制御信号を送って図１６を参照して説明した動作を固体撮像素子３に行わせ、全ての画素２０Ｖ，２０Ｈ，２０Ｎからの信号を得て、これらを信号処理部５及びＡ／Ｄ変換部６を介してメモリ７に蓄積する。
【０１０５】
次に、マイクロプロセッサ９は、現在設定されている焦点調節モードが、例えば図３及び図４に示す焦点検出領域３５のみに基づいて焦点調節を行うモード（以下、「焦点検出領域３５モード」という。）である場合は、先にメモリ７に蓄積した焦点検出用信号のうちの焦点検出領域３５内の全ての画素２０Ｖの各フォトダイオード４１，４２からの信号をピックアップし、それらの信号に基づいて瞳分割位相差方式に従った演算（焦点調節状態の検出処理）を焦点検出演算部１０に行わせることで、焦点検出演算部１０にデフォーカス量を算出させる。
【０１０６】
また、現在設定されている焦点調節モードが、例えば図３に示す全ての焦点検出領域３２〜３７に基づいて焦点調節を行うモード（以下、「全焦点検出領域モード」という。）である場合は、前述したように焦点検出領域３５に関してデフォーカス量を演算する他、各焦点検出領域３２〜３４，３６，３７についても、同様に、当該焦点検出領域に関してデフォーカス量を演算する。
【０１０７】
その後、マイクロプロセッサ９は、現在設定されている焦点検出モードが焦点検出領域３５モードの場合は、先に求めた焦点検出領域３５に関するデフォーカス量に応じて合焦状態となるように、レンズ制御部２ａに撮影レンズ２を調節させる。現在設定されている焦点検出モードが全焦点検出領域モードの場合は、マイクロプロセッサ９は、先に求めた各焦点検出領域のデフォーカス量に基づいて決定した調節後の焦点調節状態となるように、レンズ制御部２ａに撮影レンズ２を調節させる。引き続いて、マイクロプロセッサ９は、本撮影のための撮影条件（絞り、シャッタ時間等）を設定する。
【０１０８】
次いで、マイクロプロセッサ９は、先に求めたデフォーカス量に応じて合焦状態となるように、レンズ制御部２ａに撮影レンズ２を調節させる。引き続いて、マイクロプロセッサ９は、本撮影のための撮影条件（絞り、シャッタ時間等）を設定する。
【０１０９】
次に、マイクロプロセッサ９は、設定した絞り等の条件となるようにレンズ制御部２ａを作動させ、操作部９ａのレリーズ釦の全押し操作に同期して、ステップＳ９で設定したシャッタ時間等の条件で撮像制御部４を駆動することで、画像信号を読み出して本撮影を行う。このとき、前述した図１５に示す動作によって、画像信号を読み出す。撮像制御部４によって、この画像信号は、メモリ７に蓄積される。
【０１１０】
その後、マイクロプロセッサ９は、操作部９ａの指令に基づき、必要に応じて画像処理部１３や画像圧縮部１２にて所望の処理を行い、記録部に処理後の信号を出力させ記録媒体１１ａに記録する。
【０１１１】
本実施の形態によれば、画素２０Ｖ，２０Ｈにおいて、ゲート電極６７に与える制御信号によって、ＰＤ２分割状態（埋め込みフォトダイオード４１，４２が電気的に分離された状態）及びＰＤ合体状態（埋め込みフォトダイオード４１，４２が電気的に連結された状態）にそれぞれ設定することができる。したがって、焦点検出時にＰＤ２分割状態にすることで、画素２０Ｖ，２０Ｈから焦点検出用信号を得て撮影レンズの焦点調節状態を検出することができるとともに、撮像時にＰＤ合体状態にすることで、画素２０Ｖ，２０Ｈが画素欠陥と同様の状態を引き起こすことがなく、画質を向上させることができる。
【０１１２】
そして、本実施の形態では、前述したように、撮像時のＰＤ合体状態において、ゲート電極６７の下の領域にも、入射光に対する感度を有する領域が存在する。したがって、本実施の形態によれば、前記特許文献４に開示された固体撮像素子のように２分割された光電変換部の一方部分と他方部分との間にフローティングディフュージョンを配置する場合に比べて、撮像時の感度を向上させることができる。
【０１１３】
［第２の実施の形態］
図１７は、本発明の第２の実施の形態による撮像装置としての電子カメラの固体撮像素子１０３（特にその撮像領域３１）を模式的に示す概略平面図であり、図３に対応している。図１８は、図１７における撮像領域３１の任意の領域を拡大した概略拡大図であり、図４に対応している。図１９は、本実施の形態による電子カメラの動作を示す概略フローチャートである。図１７及び図１８において、図３及び図４中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【０１１４】
本実施の形態が前記第１の実施の形態と異なる所は、撮像領域３１には、特別な焦点検出領域３２〜３７等は設定されておらず、有効領域の全ての画素２０が図６乃至図１１に示す画素２０Ｖである点と、本実施の形態による電子カメラが図１９に示す動作を行うようになっている点のみである。
【０１１５】
本実施の形態による電子カメラの動作について、図１９及び図１を参照して説明する。
【０１１６】
操作部９ａのレリーズ釦の半押し操作が行われる（ステップＳ１）と、電子カメラ１内のマイクロプロセッサ９は、その半押し操作に同期して撮像制御部４を駆動する。撮像制御部４は、被写体の確認を行うために予め定めた公知の手法により、全画素又は所定画素から被写体確認用の撮像信号を読み出し、メモリ７に蓄積する。このとき、全画素を読み出す場合は、例えば、前記図１５に示す動作と同様の動作を行う。そして、画像処理部１３は、その信号から、画像認識技術を利用して被写体を認識する（ステップＳ２）。例えば、顔認識モードの場合、被写体として顔を認識する。そして、画像処理部１３は、被写体の中心座標を抽出する（ステップＳ３）。
【０１１７】
その後、マイクロプロセッサ９は、ステップ３で抽出された被写体の中心座標に従って、被写体に対する焦点調節状態を精度良く検出するのに最適な、焦点検出に用いるべき、オートフォーカス用ラインセンサに相当する画素列（Ｙ軸方向の列）の座標（位置）を設定する（ステップＳ４）。また、マイクロプロセッサ９は、ステップＳ２の認識結果等に基づいて、焦点検出用の撮影条件（絞り、焦点調節状態、シャッタ時間等）を設定する（ステップＳ５）。
【０１１８】
引き続いて、マイクロプロセッサ９は、ステップＳ５で設定した絞り等の条件となるようにレンズ制御部２ａを作動させ、ステップＳ５で設定したシャッタ時間等の条件でかつステップＳ４で設定した画素列の座標に従って、撮像制御部４を駆動することで、オートフォーカス（自動焦点調節）用の信号を読み出し、メモリ７に蓄積する（ステップＳ６）。このとき、前述した図１６に示す動作と同様の動作によって、オートフォーカス用の画像信号を読み出す。
【０１１９】
次に、マイクロプロセッサ９は、ステップＳ６で取得されメモリ７に格納された全画素の信号のうちから、ステップＳ４で設定した座標の画素列（Ｙ軸方向の画素列）の各画素の信号をピックアップし、それらの信号に基づいて瞳分割位相差方式に従った演算（焦点調節状態の検出処理）を焦点検出演算部１０に行わせることで、焦点検出演算部１０にデフォーカス量を算出させる（ステップＳ７）。
【０１２０】
次いで、マイクロプロセッサ９は、ステップＳ７で算出されたデフォーカス量に応じて合焦状態となるように、レンズ制御部２ａに撮影レンズ２を調節させる。引き続いて、マイクロプロセッサ９は、本撮影のための撮影条件（絞り、シャッタ時間等）を設定する（ステップＳ９）。
【０１２１】
次に、マイクロプロセッサ９は、ステップＳ９で設定した絞り等の条件となるようにレンズ制御部２ａを作動させ、操作部９ａのレリーズ釦の全押し操作に同期して、ステップＳ９で設定したシャッタ時間等の条件で撮像制御部４を駆動することで、画像信号を読み出して本撮影を行う（ステップＳ１０）。このとき、前述した図１５に示す動作と同様の動作によって、画像信号を読み出す。撮像制御部４によって、この画像信号は、メモリ７に蓄積される。
【０１２２】
その後、マイクロプロセッサ９は、操作部９ａの指令に基づき、必要に応じて画像処理部１３や画像圧縮部１２にて所望の処理を行い、記録部に処理後の信号を出力させ記録媒体１１ａに記録する。
【０１２３】
本実施の形態による電子カメラ１によれば、前記第１の実施の形態と同様の利点が得られる他、焦点検出領域を被写体に応じて任意に設定することができるので、高い精度でオートフォーカスを行うことができる。
【０１２４】
なお、有効領域の全ての画素２０を、画素２０Ｖとする代わりに、図１２に示す画素２０Ｈとしてもよい。この場合、図１９に示す動作において、ステップＳ４において、オートフォーカス用ラインセンサに相当する画素列（Ｘ軸方向の列）の座標（位置）を設定する。また、ステップＳ７において、ステップＳ４で設定した座標の画素列（Ｘ軸方向の画素列）の各画素の信号をピックアップし、それらの信号に基づいて、焦点検出演算部１０にデフォーカス量を算出させる。
【０１２５】
［第３の実施の形態］
図２０は、本発明の第３の実施の形態による撮像装置としての電子カメラの固体撮像素子２０３（特にその撮像領域３１）を模式的に示す概略平面図であり、図３及び図１７に対応している。図２１は、図２０における焦点検出領域３６の付近を拡大した概略拡大図であり、図４及び図１８に対応している。図２０及び図２１において、図３、図４、図１７及び図１８中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【０１２６】
本実施の形態が前記第１の実施の形態と異なる所は、撮像領域３１において、Ｘ軸方向に延びた焦点検出領域３２，３６，３７の画素２０のみが図１２に示す画素２０Ｈとされ、残りの画素２０が図６乃至図１１に示す画素２０Ｖである点である。
【０１２７】
本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる他、前記第２の実施の形態とほぼ同様に、被写体に応じた位置のＹ軸方向の画素列の各画素の信号に基づいて、焦点調節状態を検出することができる。前記第２の実施の形態では、画素２０Ｖのみが用いられているので、瞳分割によるＹ軸方向の位相シフト量のみしか検出できないので、被写体によっては必ずしも精度良く焦点調節状態を検出することができない。これに対し、焦点検出領域３２，３６，３７において画素２０Ｈが用いられているので、焦点検出領域３２，３６，３７の位置に限定されるものの、Ｘ軸方向方向の位相シフト量を検出することが可能である。よって、本実施の形態によれば、前記第２の実施の形態に比べて、種々の被写体に対して高精度で焦点調節状態を検出することができる。
【０１２８】
［第４の実施の形態］
図２２は、本発明の第４の実施の形態による撮像装置としての電子カメラの固体撮像素子の撮像領域の任意の一部を拡大して模式的に示す概略平面図であり、図４、図５、図１８及び図２１に対応している。
【０１２９】
本実施の形態が前記第１の実施の形態と異なる所は、撮像領域３１の全体に渡って、図６乃至図１１に示す画素２０Ｖと図１２に示す画素２０Ｈとが市松模様状に配置されている点と、基本的に図１９に示す動作と同様の動作を行う点のみである。
【０１３０】
本実施の形態では、図１９に示す動作において、ステップＳ３において、画像処理部１３は、被写体の中心座標のみならず長さ方向も抽出する。ステップＳ４において、ステップ３で抽出された被写体の中心座標及び長手方向に従って、被写体に対する焦点調節状態を精度良く検出するのに最適な、焦点検出に用いるべき、オートフォーカス用ラインセンサに相当する画素列の座標（位置・長手方向）を設定する（ステップＳ４）。ただし、この画素列は、Ｙ軸方向の場合は画素２０Ｖの１個おきの画素列を設定し、Ｘ軸方向の場合は画素２０Ｈの１個おきの画素列を設定する。また、ステップＳ７において、ステップＳ４で設定した座標の画素列の各画素の信号をピックアップし、それらの信号に基づいて、焦点検出演算部１０にデフォーカス量を算出させる。
【０１３１】
本実施の形態によれば、前記第１の実施の形態と同様の利点が得られる他、焦点検出領域の位置のみならず方向も被写体に応じて任意に設定することができるので、より高い精度で種々の被写体の焦点調節状態を検出することができる。
【０１３２】
［変形例］
前述した各実施の形態において、例えば、図６乃至図１１に示す画素２０Ｖに代えて、図２３に示す画素又は図２４に示す画素を用いてもよい。
【０１３３】
図２３は、第１の変形例による画素を示す概略断面図であり、図９に対応している。図２４は、第２の変形例による画素を示す概略断面図であり、図９に対応している。図２３及び図２４において、図９中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。図２３に示す画素及び図２４に示す画素がが図６乃至図１１に示す画素２０Ｖと異なる所は、ゲート電極６７付近の断面構造のみである。
【０１３４】
図２３に示す画素及び図２４に示す画素では、埋め込みフォトダイオード４１，４２間においてシリコン基板主表面側にトレンチが形成され、ポリシリコン又はＩＴＯからなるゲート電極６７が前記トレンチ内にシリコン酸化膜等の絶縁膜９０を介して形成されている。これにより、図２３に示す画素及び図２４に示す画素のいずれにおいても、一方側の埋め込みフォトダイオード４１と他方側の埋め込みフォトダイオード４２との対向端面間の領域に、ゲート電極６７が進出している。
【０１３５】
図２３に示す画素では、埋め込みフォトダイオード４１のＮ型の電荷蓄積層６３と埋め込みフォトダイオード４２のＮ型の電荷蓄積層６３との間に、下方寄りの位置で、電荷蓄積層６３よりも不純物濃度の低いＮ型拡散領域９１が形成されている。一方、図２４に示す画素では、このようなＮ型拡散領域９１は形成されていない。
【０１３６】
図２３に示す画素及び図２４に示す画素のいずれも、ゲート電極６７に印加する電圧を変えることで、埋め込みフォトダイオード４１，４２間が電気的に連結された状態と電気的に両者の間が電気的に分離された状態とに、設定することができる。そして、いずれの画素においても、両者の間が電気的に連結された状態ではゲート電極６７の近傍下部領域が光電変換機能を持ち、両者の間が電気的に分離された状態ではゲート電極６７の近傍下部領域は光電変換機能を持たない。
【０１３７】
図２３に示す画素や図２４に示す画素では、一方側の埋め込みフォトダイオード４１と他方側の埋め込みフォトダイオード４２との対向端面間の領域に、ゲート電極６７が進出しているので、埋め込みフォトダイオード４１，４２間を分離するのが容易であり、分離ゲート長を短くすることができる。このため、微細化できるという効果があるとともに、撮像時においてゲート電極６７部分に入射した光の損失量もより低減させることができ、感度をより向上させることができる。
【０１３８】
以上、本発明の実施の形態について説明したが、本発明はこの実施の形態に限定されるものではない。
【０１３９】
例えば、ＣＭＯＳ型イメージセンサでは種々の画素構造を有するものが知られているが、本発明はそれらのイメージセンサにも適用することができる。また、本発明は、ＣＭＯＳ型イメージセンサ以外の種々のイメージセンサにも適用することができる。
【０１４０】
また、前記実施の形態では、ゲート電極６７が構成する連結／分離トランジスタ５５は、ＭＯＳトランジスタであったが、例えば、接合型電界効果トランジスタとしてもよい。
【０１４１】
また、前述した各導電型は逆導電型としてもよいことは、言うまでもない。さらに、前述した各実施の形態では、１本の分割線による２分割可能な画素の例を挙げたが、本発明では、複数本の分割線による３つ以上に分割可能な画素を採用してもよい。
【０１４２】
前述した各実施の形態や変形例は、本発明による光電変換部の連結・分離構造を固体撮像素子に用いた例であったが、本発明による光電変換部の連結・分離構造は、例えば、光を利用した計測装置などにも用いることができる。
【符号の説明】
【０１４３】
１  電子カメラ
３  固体撮像素子
２０，２０Ｖ，２０Ｈ，２０Ｎ  画素
４１，４２  埋め込みフォトダイオード（光電変換部）
６７  ゲート電極
Ｃ−Ｃ’  分割線
【図１】
0005413481.tif 000002
【図２】
0005413481.tif 000003
【図３】
0005413481.tif 000004
【図４】
0005413481.tif 000005
【図５】
0005413481.tif 000006
【図６】
0005413481.tif 000007
【図７】
0005413481.tif 000008
【図８】
0005413481.tif 000009
【図９】
0005413481.tif 000010
【図１０】
0005413481.tif 000011
【図１１】
0005413481.tif 000012
【図１２】
0005413481.tif 000013
【図１３】
0005413481.tif 000014
【図１４】
0005413481.tif 000015
【図１５】
0005413481.tif 000016
【図１６】
0005413481.tif 000017
【図１７】
0005413481.tif 000018
【図１８】
0005413481.tif 000019
【図１９】
0005413481.tif 000020
【図２０】
0005413481.tif 000021
【図２１】
0005413481.tif 000022
【図２２】
0005413481.tif 000023
【図２３】
0005413481.tif 000024
【図２４】
0005413481.tif 000025