(57)【特許請求の範囲】
【請求項１】
基板上に形成された複数の走査線、複数の補助容量線、複数の信号線、並びに前記複数の走査線及び複数の信号線に接続された複数のスイッチング素子と、前記基板、複数の走査線、複数の補助容量線、複数の信号線及び複数のスイッチング素子上に形成され複数のコンタクトホールを有した絶縁膜と、前記絶縁膜上に形成され前記複数のコンタクトホールを介して前記複数のスイッチング素子に電気的に接続された透明な複数の画素電極と、前記複数の画素電極と同一材料で前記絶縁膜上に形成された複数の下地部と、を有したアレイ基板と、
前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、
前記複数の下地部上にのみ形成され、前記アレイ基板および対向基板間の隙間を保持した複数の柱状スペーサと、を備え、
前記複数の柱状スペーサは、それぞれ、第１柱状スペーサ及び前記第１柱状スペーサより低く形成された第２柱状スペーサであり、
前記複数の下地部は、前記複数の画素電極に間隔を置いて位置している液晶表示パネル。
【請求項２】
前記複数の下地部は、前記複数の補助容量線及び複数の信号線の交差部に重ねられている請求項１に記載の液晶表示パネル。
【請求項３】
前記絶縁膜は、有機絶縁膜である請求項１に記載の液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示パネルに関する。
【背景技術】
【０００２】
近年、表示パネルとして、軽量、小型および高精細な液晶表示パネルが開発されている。一般に、液晶表示パネルは、アレイ基板と、このアレイ基板に所定の隙間を置いて対向配置された対向基板と、これら両基板間に挟持された液晶層とを有している。アレイ基板は、ガラス基板と、ガラス基板上に形成されたスイッチング素子と、ガラス基板及びスイッチング素子上に形成された絶縁膜と、絶縁膜上に形成され、この絶縁膜に形成されたコンタクトホールを介してスイッチング素子に電気的に接続された画素電極とを有している。
【０００３】
２枚の基板間には、基板間の隙間を一定に保持するため、粒径の均一なプラスティックビーズが散在されている。また、カラー表示する場合、アレイ基板および対向基板の一方の基板には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）からなる着色層を有したカラーフィルタが配置されている。
【０００４】
上記のように構成された液晶表示パネルにおいて、プラスティックビーズは基板上に散布することで散在させるため、このプラスティックビーズの一部が製造ラインを汚染するパーティクルとなり不良発生の原因となる恐れがある。また、画素部に存在するプラスティックビーズは液晶分子の配向を乱し表示品位低下の原因となる。更に散布密度が不均一な場合、ギャップ不良を引き起す。
【０００５】
上記問題に対処する技術として、アレイ基板上に、複数の柱状スペーサを直接形成した構成が提案されている。柱状スペーサは、アレイ基板上に、フォトリソグラフィ法等を用いたパターニングにより形成されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−５７６６０号公報
【特許文献２】特開２００５−２９２４４８号公報
【特許文献３】特開２００６−３２２９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記柱状スペーサは、アレイ基板の画素電極上に形成されている場合がある。しかしながら、柱状スペーサを画素電極上に形成した場合、一画素内で画像表示として利用できる領域は狭くなってしまう。また、柱状スペーサ近傍において、液晶分子はあまり反応しないため、透過表示への寄与が少なくなってしまう。この場合の表示画像は、暗くなってしまう。さらに、柱状スペーサ近傍の液晶分子の配向の影響により光が漏れ、コントラスト比が低下してしまう。
【０００８】
そこで、表示品位の低下を抑制するため、上記柱状スペーサを画素電極から外してアレイ基板の絶縁膜上に形成することが考えられる。しかしながら、この場合、柱状スペーサと絶縁膜との密着性が悪く、柱状スペーサが剥がれる恐れがある。  
この発明は以上の点に鑑みなされたもので、その目的は、表示品位の低下を抑制することができ、製品歩留まりの高い液晶表示パネルを提供することにある。
【課題を解決するための手段】
【０００９】
一実施形態に係る液晶表示パネルは、
基板上に形成された複数の走査線、複数の補助容量線、複数の信号線、並びに前記複数の走査線及び複数の信号線に接続された複数のスイッチング素子と、前記基板、複数の走査線、複数の補助容量線、複数の信号線及び複数のスイッチング素子上に形成され複数のコンタクトホールを有した絶縁膜と、前記絶縁膜上に形成され前記複数のコンタクトホールを介して前記複数のスイッチング素子に電気的に接続された透明な複数の画素電極と、前記複数の画素電極と同一材料で前記絶縁膜上に形成された複数の下地部と、を有したアレイ基板と、
前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、
前記複数の下地部上にのみ形成され、前記アレイ基板および対向基板間の隙間を保持した複数の柱状スペーサと、を備え、
前記複数の柱状スペーサは、それぞれ、第１柱状スペーサ及び前記第１柱状スペーサより低く形成された第２柱状スペーサであり、
前記複数の下地部は、前記複数の画素電極に間隔を置いて位置している。
【図面の簡単な説明】
【００１０】
【図１】一実施形態に係る液晶表示パネルを示す斜視図である。
【図２】図１のアレイ基板を示す平面図である。
【図３】図１及び図２のアレイ基板の一部を示す拡大平面図である。
【図４】図２及び図３のアレイ基板の画素を示す等価回路図である。
【図５】図３の線Ａ−Ａに沿った液晶表示パネルを示す断面図である。
【図６】図３の線Ｂ−Ｂに沿った液晶表示パネルを示す断面図である。
【図７】上記液晶表示パネルの変形例を示す断面図であり、柱状スペーサの変形例を示す図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しながら一実施形態に係る液晶表示パネルについて詳細に説明する。  
図１、図５及び図６に示すように、液晶表示パネルは、アレイ基板１と、このアレイ基板に対向配置された対向基板２と、これら両基板間に挟持された液晶層３とを備えている。液晶表示パネルは、アレイ基板１及び対向基板２が重なった表示領域Ｒを有している。アレイ基板１は、表示領域Ｒにマトリクス状に配置された複数の画素１３を有している。なお、画素１３については後述する。
【００１２】
図２に示すように、表示領域Ｒの外側において、ガラス基板１０上には、走査線駆動回路４、信号線駆動回路５及び補助容量線駆動回路６が形成されている。走査線駆動回路４は、表示領域Ｒの外側に延出した複数の走査線１９と接続されている。信号線駆動回路５は、表示領域Ｒの外側に延出した複数の信号線２７と接続されている。補助容量線駆動回路６は、表示領域Ｒの外側に延出した複数の補助容量線２１と接続されている。
【００１３】
図１乃至図６に示すように、アレイ基板１は、透明な絶縁基板として、例えばガラス基板１０を備えている。ガラス基板１０上にはアンダーコーティング層１２が成膜されている。
【００１４】
表示領域Ｒにおいて、ガラス基板１０上には、第１方向ｄ１に沿って延出した複数の走査線１９及び第１方向に直交した第２方向ｄ２に沿って延出した複数の信号線２７が配置されている。ガラス基板１０上には、走査線１９に平行な複数の補助容量線２１が形成されている。この実施の形態において、補助容量線２１は遮光部として機能している。隣合う２本の信号線２７及び隣合う２本の補助容量線２１で囲まれた各領域には画素１３が形成されている。
【００１５】
次に、画素１３を１つ取り出して説明する。  
図２乃至図６に示すように、画素１３は、画素電極３４、この画素電極に接続されたスイッチング素子としてのＴＦＴ（薄膜トランジスタ）１４及び補助容量素子１６を有している。
【００１６】
詳述すると、アンダーコーティング層１２上に、半導体層１５及び補助容量電極１７が形成されている。半導体層１５及び補助容量電極１７は、アンダーコーティング層１２上に形成された半導体膜をパターニングすることにより、同一材料で同時に形成されている。この実施の形態において、半導体層１５及び補助容量電極１７は、ポリシリコンで形成されている。
【００１７】
アンダーコーティング層１２、半導体層１５及び補助容量電極１７上に、ゲート絶縁膜１８が成膜されている。ゲート絶縁膜１８上に、複数の走査線１９と、これら走査線の一部を延出した複数のゲート電極２０と、複数の補助容量線２１とが形成されている。補助容量電極１７と重なった領域において、補助容量線２１にそれぞれ開口部２１ａが形成されている。
【００１８】
走査線１９、ゲート電極２０及び補助容量線２１は、アルミニウムやモリブデン−タングステン等の遮光性を有する低抵抗材料により同時に形成されている。この実施の形態において、走査線１９、ゲート電極２０及び補助容量線２１は、モリブデン−タングステンで形成されている。
【００１９】
各ゲート電極２０は、各半導体層１５に重なって形成されている。各補助容量線２１は、複数の補助容量電極１７に重なって形成されている。ゲート絶縁膜１８を介して対向配置された補助容量電極１７及び補助容量線２１は、補助容量素子１６を形成している。
【００２０】
ゲート絶縁膜１８、走査線１９、ゲート電極２０及び補助容量線２１上に、層間絶縁膜２２が形成されている。層間絶縁膜２２上には、複数のソース電極２６、複数の信号線２７、複数のドレイン電極２８、複数の接続配線２９及び複数のコンタクト電極３０が形成されている。
【００２１】
ソース電極２６及び信号線２７は、一体に形成され、互いに電気的に接続されている。複数のドレイン電極２８、複数の接続配線２９及び複数のコンタクト電極３０は、一体に形成され、互いに電気的に接続されている。
【００２２】
ソース電極２６は、ゲート絶縁膜１８及び層間絶縁膜２２の一部を貫通したコンタクトホール２３を介して半導体層１５のソース領域ＲＳに電気的に接続されている。ドレイン電極２８は、ゲート絶縁膜１８及び層間絶縁膜２２の一部を貫通したコンタクトホール２４を介して半導体層１５のドレイン領域ＲＤに電気的に接続されている。
【００２３】
また、コンタクト電極３０は、ゲート絶縁膜１８及び層間絶縁膜２２の一部を貫通したコンタクトホール２５を介して補助容量電極１７に電気的に接続されている。コンタクトホール２５は、補助容量線２１の開口部２１ａを通っている。このため、コンタクト電極３０及び補助容量線２１間の絶縁状態は維持されている。
【００２４】
ソース電極２６、信号線２７、ドレイン電極２８、接続配線２９及びコンタクト電極３０は、アルミニウムやモリブデン−タングステン等の遮光性を有する低抵抗材料により同時に形成されている。この実施の形態において、ソース電極２６、信号線２７、ドレイン電極２８、接続配線２９及びコンタクト電極３０は、アルミニウムで形成されている。
【００２５】
層間絶縁膜２２、ソース電極２６、信号線２７、ドレイン電極２８、接続配線２９及びコンタクト電極３０上に、絶縁膜として、透明な樹脂により平坦化膜３１が成膜されている。この実施の形態において、平坦化膜３１は有機絶縁膜である。平坦化膜３１は、補助容量線２１及びコンタクト電極３０にそれぞれ重なって形成された複数のコンタクトホール３２を有している。
【００２６】
平坦化膜３１上には、ＩＴＯ（インジウム・ティン・オキサイド）等の透明な導電材料により複数の画素電極３４が形成されている。画素電極３４は、マトリクス状に配置されている。画素電極３４は、コンタクトホール３２を介してコンタクト電極３０に電気的に接続されている。画素電極３４は、隣合う２本の信号線２７及び隣合う２本の補助容量線２１に周縁を重ねて形成されている。画素電極３４は、信号線２７に沿った方向に長軸を有している。
【００２７】
また、平坦化膜３１上には、複数の下地部７が形成されている。下地部７は、画素電極３４と同一材料を使用して同時に形成されている。この実施形態において、下地部７は、矩形状に形成され、画素電極３４に間隔を置いて位置している。また、下地部７は、補助容量線２１及び信号線２７の交差部に重ねられている。
【００２８】
上記画素電極３４及び下地部７を形成する際、平坦化膜３１を形成した後、ガラス基板１０（又は、ガラス基板１０に分断する前のマザーガラス）上全体に、例えばスパッタリング法によりＩＴＯを堆積し、導電膜を形成する。その後、導電膜をパターニングすることにより複数の画素電極３４及び複数の下地部７を形成することができる。
【００２９】
複数の下地部７上には、複数の柱状スペーサ３５が形成されている。複数の柱状スペーサ３５は、アレイ基板１および対向基板２間の隙間を保持するものである。柱状スペーサ３５は、下地部７の外側にはみ出すこと無しに、下地部７に重なって形成されている。柱状スペーサ３５は、コンタクトホール３２から外れて形成されていることは言うまでもない。
【００３０】
上記柱状スペーサ３５を形成する際、まず、画素電極３４及び下地部７が形成されたガラス基板１０（又は、上記マザーガラス）上に、レジストとして例えば紫外線硬化型のアクリル樹脂を滴下し、ガラス基板１０を回転させて行うスピンコート法によりアクリル樹脂をガラス基板１０上全体に塗布する。
【００３１】
続いて、アクリル樹脂が塗布されたガラス基板１０をプリベークした後、所定のフォトマスクを用い露光する。これにより、残したい個所のアクリル樹脂が硬化する。露光に用いるフォトマスクは、柱状スペーサ３５を形成するためのパターンを有している。
【００３２】
その後、アクリル樹脂を、ＴＭＡＨ（テトラメチルアンモニウムハイドライド）の水溶液で現像し、水洗いし、不要なアクリル樹脂を除去する。続いて、アクリル樹脂をポストベークする。上記のように、フォトリソグラフィ法を用い、アクリル樹脂をパターニングすることにより、複数の柱状スペーサ３５を形成することができる。
【００３３】
平坦化膜３１、画素電極３４、下地部７及び柱状スペーサ３５上に、配向膜３７が形成されている。  
複数の画素１３は、ＴＦＴ１４、補助容量素子１６及び画素電極３４をそれぞれ１つずつ有している。
【００３４】
次に、対向基板２について説明する。  
図１、図４、図５及び図６に示すように、対向基板２は、透明な絶縁基板として、例えばガラス基板４０を備えている。ガラス基板４０上には、カラーフィルタ５０が形成されている。
【００３５】
図示しないが、カラーフィルタ５０は、赤色、青色、緑色の複数の着色層を有している。各着色層は、ストライプ状に形成され、信号線２７の延出した方向に平行である。各着色層の周縁は、信号線２７に重なっている。カラーフィルタ５０上には、ＩＴＯ等の透明な導電材料により対向電極４１が形成されている。カラーフィルタ５０及び対向電極４１上に、配向膜４３が形成されている。
【００３６】
アレイ基板１及び対向基板２は、複数の柱状スペーサ３５により、所定の隙間を保持して対向配置されている。アレイ基板１及び対向基板２は、表示領域Ｒ外周の両基板間に配置されたシール材６０により接合されている。液晶層３は、アレイ基板１、対向基板２及びシール材６０で囲まれた領域に形成されている。シール材６０の一部には液晶注入口６１が形成され、この液晶注入口は封止材６２で封止されている。
【００３７】
以上のように構成された液晶表示パネルによれば、絶縁膜である平坦化膜３１上には、画素電極３４と、画素電極３４と同一材料を使用した下地部７とが形成されている。柱状スペーサ３５は、下地部７上に形成されている。
【００３８】
下地部７は、平坦化膜３１と比べ、柱状スペーサ３５との密着性に優れている。柱状スペーサ３５が剥がれることを抑制することができるため、柱状スペーサ３５を良好に形成することができる。
【００３９】
また、柱状スペーサ３５は、画素電極３４（光透過領域）から外れているため、表示画像の輝度レベルの低下及びコントラスト比の低下をそれぞれ防止することができる。また、下地部７は、画素電極３４に間隔を置いて位置しているため、画素電極３４周縁の液晶分子の配向乱れを抑制することができ、ひいては、表示品位の低下を抑制することができる。  
上記したことから、表示品位の低下を抑制することができ、製品歩留まりの高い液晶表示パネルを得ることができる。
【００４０】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【００４１】
例えば、複数の柱状スペーサは、上述した複数の柱状スペーサ３５に限定されるものではなく、種々変形可能である。例えば、複数の柱状スペーサは、図７に示すように、それぞれ、第１柱状スペーサ３５ａ及び第１柱状スペーサ３５ａより低く形成された第２柱状スペーサ３５ｂの何れかであってもよい。この場合、互いに紫外線透過率の異なる複数のパターンを有したフォトマスクを使用することにより、第１柱状スペーサ３５ａ及び第２柱状スペーサ３５ｂを同一材料を使用して同時に形成することができる。
【００４２】
この場合、第１柱状スペーサ３５ａよりも第２柱状スペーサ３５ｂは、紫外線照射量が少ない分、下地材料との密着性が悪くなることを実験で確認した。しかしながら、第２柱状スペーサ３５ｂを画素電極３４と同一材料の下地部７上に形成することにより、第２柱状スペーサ３５ｂを有機絶縁膜上に形成する場合に比べ密着性が改善されることが判明した。したがって、第２柱状スペーサ３５ｂを画素電極３４と同一材料の下地部７上に形成することにより、第２柱状スペーサ３５ｂの剥がれを防止する。
【００４３】
なお、第１柱状スペーサ３５ａは、常時、アレイ基板１および対向基板２間の隙間を保持するものである。第２柱状スペーサ３５ｂは、液晶材料が収縮したときや、液晶表示パネルが押圧されたときなどに、アレイ基板１および対向基板２間の隙間を保持するものである。
【００４４】
柱状スペーサ３５、第１柱状スペーサ３５ａ及び第２柱状スペーサ３５ｂは、一部が下地部７に重なっていればよく、下地部７の外側に一部はみ出ていてもよい。  
下地部７は、画素電極３４と一体に形成されていてもよい。  
画素電極３４及び下地部７に使用する材料は、ＩＴＯに限定されるものではなく、透明な導電材料を含めた金属であってもよい。例えば、画素電極３４及び下地部７に使用する材料は、ＩＺＯ（Indium Zinc Oxide）であってもよい。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］基板上に形成された複数の走査線、複数の補助容量線、複数の信号線、並びに前記複数の走査線及び複数の信号線に接続された複数のスイッチング素子と、前記基板、複数の走査線、複数の補助容量線、複数の信号線及び複数のスイッチング素子上に形成され複数のコンタクトホールを有した絶縁膜と、前記絶縁膜上に形成され前記複数のコンタクトホールを介して前記複数のスイッチング素子に電気的に接続された透明な複数の画素電極と、前記複数の画素電極と同一材料で前記絶縁膜上に形成された複数の下地部と、を有したアレイ基板と、
前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、
前記複数の下地部上に形成され、前記アレイ基板および対向基板間の隙間を保持した複数の柱状スペーサと、を備える液晶表示パネル。
［２］前記複数の柱状スペーサは、それぞれ、第１柱状スペーサ及び前記第１柱状スペーサより低く形成された第２柱状スペーサである［１］に記載の液晶表示パネル。
［３］前記複数の下地部は、前記複数の補助容量線及び複数の信号線の交差部に重ねられている［２］に記載の液晶表示パネル。
［４］前記複数の下地部は、前記複数の画素電極に間隔を置いて位置している［１］に記載の液晶表示パネル。
［５］前記絶縁膜は、有機絶縁膜である［１］に記載の液晶表示パネル。
【符号の説明】
【００４５】
１…アレイ基板、２…対向基板、３…液晶層、７…下地部、１０…ガラス基板、１３…画素、１４…ＴＦＴ、１６…補助容量素子、１９…走査線、２１…補助容量線、２７…信号線、３１…平坦化膜、３４…画素電極、３５…柱状スペーサ、３５ａ…第１柱状スペーサ、３５ｂ…第２柱状スペーサ。
【図１】
0005538106.tif 000002
【図２】
0005538106.tif 000003
【図３】
0005538106.tif 000004
【図４】
0005538106.tif 000005
【図５】
0005538106.tif 000006
【図６】
0005538106.tif 000007
【図７】
0005538106.tif 000008