(57)【特許請求の範囲】
【請求項１】
電気機器の電源装置により２次側回路に供給される電源を遮断する電源遮断装置において、
前記電源装置から前記２次側回路へ印加される２次電圧を出力する２次側出力端子と、
前記２次側出力端子とその後段の２次側回路との間に設けられたスイッチング素子と、
前記スイッチング素子をオンオフ制御するラッチリレーと、
前記２次側回路に生じた電圧レベルの異常を検出し、前記ラッチリレーに対し電圧異常を示す制御信号を出力する電圧異常検出部と、を備え、
前記電圧異常検出部は、前記電圧レベルの異常を検出した場合、前記ラッチリレーに対し電圧異常を示す制御信号を出力し、前記ラッチリレーは、前記２次側出力端子から前記２次側回路への電源の供給を遮断させるように前記スイッチング素子を切り替え、
前記電気機器への不正アクセス、又は当該電気機器の設計上起こり得ない動作が行われた動作異常を検出し、前記ラッチリレーに対し動作異常を示す制御信号を出力する動作異常検出部をさらに備え、
前記動作異常検出部は、前記動作異常を検出した場合、前記ラッチリレーに対し動作異常を示す制御信号を出力し、前記ラッチリレーは、前記２次側出力端子から前記２次側回路の主要部への電源の供給を遮断させるように前記スイッチング素子を切り替える
ことを特徴とする記載の電源遮断装置。
【請求項２】
請求項１に記載の電源遮断装置を用いた電気機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電機機器に異常が発生したときに電源を遮断する技術に関する。
【背景技術】
【０００２】
一般に、ＡＣ電源を入力して使用する電気機器は、ＡＣ−ＤＣ変換を行う電源装置を用いて機器内の２次側回路に電力を供給する。機器内のＩＣなどに電力を供給する電源装置では、ＩＣの破壊を防止するため、２次側出力電圧の異常時に電源供給を停止する制御を行っている。例えば、特許文献１に記載の技術では、２次側の電圧変動を受けて１次側の電圧を低下させて、１次側制御回路が停止した後、起動抵抗を介して自動的に電源電圧供給の復旧を行っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１７７９９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＡＣ電源を入力し、ＡＣ−ＤＣ変換を行う電源装置を有する電気機器では、２次側回路部品の保護および機器の安全のため、２次側出力電圧の異常時に何らかの方法を用いて保護動作を行うことが必要である。上記特許文献１に記載の技術では、電圧異常検出時および機器動作異常時において、１次側電圧を一時的に低下させて、２次側回路へ出力される電圧を停止させると共に起動抵抗を介して自動的に電源電圧供給の復帰を行うことが可能である。
【０００５】
しかしながら、特許文献１記載の技術では、自動的に電源電圧供給の復旧が可能であるが故に、別の弊害が生じる可能性がある。例えば、２次側基板内部の回路およびＩＣ内部において、電源とグランド間で物理的なショートが発生した場合により電圧異常となった場合においても、電源電圧供給復帰し２次側回路へ電圧供給を続けてしまうことから異常原因とは異なる箇所にも弊害が及ぶ可能性がある。
【０００６】
また、電気機器は常にユーザがそばにいる状態でのみ動作するとは限らない。特に監視機器に至っては、無人のＡＴＭ等に設置され２４時間３６５日稼動することの方が多く想定される。このような環境下で、無人運転中の機器が電圧異常により電源復旧を繰り返した場合、ＩＣに異常な電圧が供給され続けることで異常発熱を繰り返し、最悪の事故に繋がることも考えられる。
【０００７】
電気機器の半永久的な電源遮断を行う場合、一般的にヒューズが用いられることが多い。しかし、近年の電気機器の回路は、ＬＳＩやメモリといったＩＣを中心に構成されており、機器の省電力化を図るため、ＩＣの動作電圧の低電圧化が進んでいる。これにより、近年の電気機器の回路は、自然環境による影響、例えば、雷によるサージ電圧の流入の影響や他の機器からの外来ノイズの影響を受け易くなっている。その結果、電流値の変化に強くないヒューズでは意図せず遮断してしまうことが考えられ、機器の信頼性を高く保つことが困難である。また、ヒューズの場合、一度遮断してしまうと、復旧するには部品交換が必要となり、部品コストに加え作業に対する人件費が掛かるため、コストアップにも繋がる。
【０００８】
一方、監視機器、特に監視用録画再生装置は金融機関などの重要箇所に設置されることが多く、その録画データは大変貴重なものである。仮にこれらのデータを部外者が不正にアクセスし閲覧しようとした場合には、データの閲覧を禁止する必要がある。また、機器異常検出回路を備えた電気機器において、内部回路の異常で機器異常が頻発するケースでは、再起動だけではなく電源遮断を行うことも必要である。
【０００９】
このような事情を鑑みて、本発明の目的は、電気機器に異常が発生した場合に行う電源遮断を適切かつ安価に実現することである。
【課題を解決するための手段】
【００１０】
本発明に関わる電源遮断装置は、電気機器の電源装置により２次側回路に供給される電源を遮断する電源遮断装置において、前記電源装置から前記２次側回路へ印加される２次電圧を出力する２次側出力端子と、前記２次側出力端子とその後段の２次側回路との間に設けられたスイッチング素子と、前記スイッチング素子をオンオフ制御するラッチリレーと、前記２次側回路に生じた電圧レベルの異常を検出し、前記ラッチリレーに対し電圧異常を示す制御信号を出力する電圧異常検出部と、を備え、前記電圧異常検出部は、前記電圧レベルの異常を検出した場合、前記ラッチリレーに対し電圧異常を示す制御信号を出力し、前記ラッチリレーは、前記２次側出力端子から前記２次側回路への電源の供給を遮断させるように前記スイッチング素子を切り替え、前記電気機器への不正アクセス、又は当該電気機器の設計上起こり得ない動作が行われた動作異常を検出し、前記ラッチリレーに対し動作異常を示す制御信号を出力する動作異常検出部をさらに備え、前記動作異常検出部は、前記動作異常を検出した場合、前記ラッチリレーに対し動作異常を示す制御信号を出力し、前記ラッチリレーは、前記２次側出力端子から前記２次側回路の主要部への電源の供給を遮断させるように前記スイッチング素子を切り替えることを特徴とする。
また、本発明は、上記電源遮断装置を用いた電気機器である。
本発明は、ＡＣ電源を入力し、ＡＣ−ＤＣ変換を行う電源装置を備えた電気機器において、前記電源装置から２次側回路へ印加される２次電圧の出力端子と、その後段の２次側回路の主要部との間にスイッチング素子と、前記スイッチング素子をオンオフ制御するラッチリレーと、前記ラッチリレーに対し異常を示す制御信号を出力する異常検出回路とを備えることを特徴とする。２次側回路において電圧異常などの異常が発生した場合、前記スイッチング素子をオン状態にすることで、２次側回路への電圧供給を半永久的に停止する。
詳細は、後記する。
【発明の効果】
【００１１】
本発明によれば、電気機器に異常が発生した場合に行う電源遮断を適切かつ安価に実現することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態に係る電源遮断装置を含む電気機器の一例を示す構成図である。
【図２】電圧検出回路の具体例を示す構成図である。
【図３】電源遮断時の動作フローチャートを示す図である。
【図４】電源遮断時における電源遮断回路の各部の信号波形を示す図である。
【図５】本実施形態に係る電源遮断装置を含む電気機器の他の一例を示す構成図である。
【発明を実施するための形態】
【００１３】
以下、本発明による実施の形態（以下、「実施形態」という。）について、図面を用いて具体的に説明する。
【００１４】
≪第１の実施形態≫
図１は、本実施形態に係る電源遮断装置を含む電気機器の一例を示す構成図である。
電気機器１は、例えば無人で動作することの多い監視用録画再生機器であって、主に、電源装置２、ＡＣプラグ３、２次側回路１２、ラッチリレー制御外部端子１６ａ，１６ｂを備える。
【００１５】
電源装置２は、電気機器１のＡＣプラグ３から入力されるＡＣ電源に対しＡＣ−ＤＣ変換する。電源装置２は、その変換により、２次側出力端子１３から２次側回路１２に対し、所望の２次電圧Ｖ２０を印加（供給）し、電源を供給する。
【００１６】
２次側回路１２は、主に、電源遮断回路（電源遮断装置）１１、および２次側主要動作回路１５を備え、電源装置２から供給される電源により動作する。
２次側主要動作回路１５は、２次側回路１２の主要部であって、電源装置２から供給される電源により動作してＡＴＭなどにおける監視録画再生動作処理を実現する。ただし、本実施形態では、２次側主要動作回路１５に関する詳細な説明は省略する。
【００１７】
電源遮断回路１１は、主に、Ｎｃｈ＿ＦＥＴ４、プルアップ抵抗５、ラッチリレー６、トランジスタ７、オアゲート８、電圧検出回路９、ユーザ定義回路１０、プルダウン抵抗１４、プルアップ抵抗２０を備え、異常が発生したとき電源装置２から供給される電源を遮断する。
【００１８】
Ｎｃｈ＿ＦＥＴ４は、電源装置２から２次側主要動作回路１５に流れる電流を制御するスイッチング素子である。
Ｎｃｈ＿ＦＥＴ４のソースは、２次側出力端子１３と接続した回線と接続している。その回線では、２次電圧Ｖ２０が印加される。
Ｎｃｈ＿ＦＥＴ４のドレインは、２次側主要動作回路１５と接続した回線と接続している。その回線では、電圧Ｖ２１が印加される。
Ｎｃｈ＿ＦＥＴ４のゲートは、ラッチリレー６と接続した回線と接続している。その回線では、電圧Ｖｇが印加される。さらに、Ｎｃｈ＿ＦＥＴ４のゲートは、プルアップ抵抗５を介して２次側出力端子１３と接続した回線と接続している。
プルアップ抵抗５は、Ｎｃｈ＿ＦＥＴ４のゲートに流れる電流の電流値を決定する。
【００１９】
ラッチリレー６は、主に、コイル６ａ、接点６ｂ、およびスイッチ６ｃを備え、Ｎｃｈ＿ＦＥＴ４をオンオフ制御する。
コイル６ａの一端は、プルアップ抵抗２０を介してトランジスタ７のコレクタと接続した回線と接続しているとともに、ラッチリレー制御外部端子１６ｂと接続した回線と接続している。コイル６ａの他端は、２次側出力端子１３と接続した回線と接続しているとともに、ラッチリレー制御外部端子１６ａと接続した回線と接続している。
スイッチ６ｃの一端は、グランド（ＧＮＤ）へ接続され、スイッチ６ｃの他端は、コイル６ａに電流が流れると、接点６ｂと接続する。
接点６ｂは、Ｎｃｈ＿ＦＥＴ４のゲートがラッチリレー６に接続するときの接続先である。
【００２０】
トランジスタ７は、オアゲート８から出力される制御信号Ｖｂに基づいて、ラッチリレー６の動作をオンオフ制御する素子である。
トランジスタ７のコレクタは、プルアップ抵抗２０を介してラッチリレー６のコイル６ａと接続した回線と接続している。その回線では、電圧Ｖｃが印加される。
トランジスタ７のエミッタは、グランドへ接続される。
トランジスタ７のベースは、オアゲート８と接続した回線と接続している。その回線では、オアゲート８から出力される制御信号Ｖｂから定まる電圧が印加される。また、その回線には、グランドへ接続されるプルダウン抵抗１４が接続されている。
【００２１】
プルアップ抵抗２０は、トランジスタ７がオン状態にあるときにコレクタ−エミッタ間に流れる電流値を決定する。
プルダウン抵抗１４は、電源投入時から２次側電源供給までの僅かな時間に生じる不定期間に、電源遮断が起こらないようトランジスタ７のベース論理を固定している。
【００２２】
オアゲート８は、電圧検出回路９からの出力およびユーザ定義回路１０から出力される信号の論理和を、制御信号Ｖｂとして出力する論理回路である。この制御信号Ｖｂは、トランジスタのベースに印加される電圧のレベルを定める。
【００２３】
電圧検出回路９およびユーザ定義回路１０は、２次側回路１２に生じた異常を検出する異常検出回路（異常検出部）である。本実施形態における前記異常とは、主に、２次側回路１２に印加される電圧が高すぎたり（所定値以上）低すぎたり（所定値以下）する電圧異常、または電気機器１への外部からの不正なアクセスや電気機器１の設計上起こり得ない動作が行われる動作異常をいう。電圧検出回路９は、前記電圧異常を検出し、ユーザ定義回路１０は、前記動作異常を検出する。なお、これらの異常以外の異常についても、例えば相応の異常検出回路を備えるようにして本発明を適用することは可能である。
電圧検出回路９およびユーザ定義回路１０は、これらの異常を検出すれば、その異常を示す信号をオアゲート８に出力する。
【００２４】
ラッチリレー制御外部端子１６ａは、ラッチリレー６のコイル６ａと電源装置２の２次側接続端子１３とを接続する回線と接続している外部端子である。
ラッチリレー制御外部端子１６ｂは、ラッチリレー６のコイル６ａとトランジスタ７のコレクタとを接続する回線と接続している外部端子である。
【００２５】
電圧検出回路９およびユーザ定義回路１０に異常が発生していない通常時において、ラッチリレー６のスイッチ６ｃはオフ状態である。このとき、Ｎｃｈ＿ＦＥＴ４のゲートに印加される電圧ＶｇはＨｉｇｈレベルであるため、Ｎｃｈ＿ＦＥＴ４のソース−ドレイン間に電流が流れる。すると、２次側主要動作回路１５には電圧Ｖ２１が供給されることになり、電気機器１が動作する。
【００２６】
また、通常時においては、電圧検出回路９およびユーザ定義回路１０の出力は、いずれもＬｏｗ電圧出力とし、出力を受けて論理変換を行うオアゲート８の出力、つまり制御信号ＶｂはＬｏｗ電圧出力となる。このため、トランジスタ７のベースはオン状態にならず、トランジスタ７のコレクタ−エミッタ間に電流は流れない。結果として、トランジスタ７のコレクタの電圧ＶｃはＨｉｇｈ電圧になる。
【００２７】
電圧検出回路９およびユーザ定義回路１０のどちらか一方で異常を検出した場合、異常を検出した回路からＨｉｇｈ電圧が出力され、オアゲート８から出力される制御信号Ｖｂが示す電圧はＨｉｇｈ電圧となる。これにより、トランジスタ７のベースがオン状態へと推移し、トランジスタ７のコレクタ−エミッタ間に電圧が流れるとともに、同時にラッチリレー６に電流が流れる。すると、ラッチリレー６内部のスイッチ６ｃが接点６ｂと接触することでスイッチ６ｃがオン状態へ推移するため、２次側出力端子１３は、プルアップ抵抗５を介してグランドへと接続されることになる。よって、Ｎｃｈ＿ＦＥＴ４のゲートへ印加される電圧ＶｇはＬｏｗ電圧となり、Ｎｃｈ＿ＦＥＴ４がオフ状態になるため、Ｎｃｈ＿ＦＥＴ４のソース−ドレイン間に電流が流れない。その結果、２次側主要動作回路１５へ電圧Ｖ２１が供給されず、電気機器１の動作が停止する。また、ラッチリレー６は、一度電流が流れれば、その電流が流れた状態を維持する特性を有するので、電源装置２から供給される電源は半永久的に遮断される。
【００２８】
電圧検出回路９の具体的な実現手段としては、例えば図２に示すように、容易に実現可能である。図２は、電圧検出回路の具体例を示す構成図である。図２に示す電圧検出回路９は、主に、低電圧検出回路９１、および過電圧検出回路９２を備えている。
【００２９】
低電圧検出回路９１は、２次側回路１２に印加される電圧が低すぎるという電圧異常を検出する。前記電圧異常が生じていない通常時では、各種電圧（5.0V、2.5V、1.8V）の分圧された電圧値は、1.25Vまたはおよそ1.25Vになるようにプルアップされており、コンパレータ９１ａの＋側の電圧値よりも高くなるように設定されている。このため、ダイオード９１ｂを介して電流が流れることは無く、コンパレータ９１ａの＋側の電圧値は、1.2Vに維持される。その結果、コンパレータ９１ａの−側の電圧値0.9Vよりも高く、コンパレータ９１ａからの出力は、Ｈｉｇｈとなる。
【００３０】
もし、前記電圧異常が生じた異常時、つまり各種電圧のうちどれか一つでも低電圧になった場合には、1.2Vにプルアップされているコンパレータ９１ａの＋側からダイオード９１ｂを介して電流が流れる。このため、コンパレータ９１ａの＋側の電圧値は、コンパレータ９１ａの−側の電圧値0.9Vよりも低くなり、コンパレータ９１ａからの出力は、Ｌｏｗへ推移する。
【００３１】
過電圧検出回路９２は、２次側回路１２に印加される電圧が高すぎるという電圧異常を検出する。前記電圧異常が生じていない通常時では、各種電圧（5.0V、2.5V、1.8V）の分圧された電圧値は、1.25Vまたはおよそ1.25Vになるようにプルアップされており、ダイオード９２ｂを介して電流が流れる。このため、電流が流れると、ダイオード９２ｂの電圧Ｖｆ分だけ電圧降下し、その電圧降下した電圧値、つまりおよそ0.75Vがコンパレータ９２ａの＋側の電圧値となる。その結果、コンパレータ９２ａの−側の電圧値0.9Vよりも低く、コンパレータ９２ａからの出力は、Ｌｏｗとなる。
【００３２】
もし、前記電圧異常が生じた異常時、つまり各種電圧のうちどれか一つでも過電圧になった場合には、ダイオード９２ｂを介して電流が流れ、ダイオード９２ｂの電圧Ｖｆ分だけ電圧降下しても、その電圧値がコンパレータ９２ａの−側の電圧値0.9Vよりも高い値を示してしまう。このため、コンパレータ９２ａの＋側の電圧値は、コンパレータ９２ａの−側の電圧値0.9Vよりも高くなり、コンパレータ９２ａからの出力は、Ｈｉｇｈへ推移する。
【００３３】
このような構成により、電圧検出回路９は、電圧異常に関する通常時または異常時を示す信号をオアゲート８に出力する。
【００３４】
ユーザ定義回路１０の具体的な実現手段としては、ＦＰＧＡ（Field Programmable Gate Array）などのように、ユーザが自由に論理回路を構成可能なＩＣ（Integrated Circuit：集積回路）を用いることで容易に実現可能である。近年の電気回路の多数はＦＰＧＡが搭載されているため、使用していない空端子を使用すれば部品代を掛けずに実現することができる。
【００３５】
ユーザが意図して電源遮断を行う場合にヒューズなどが搭載されている回路では、意図的に大電流を発生させる必要があるため、非常に危険かつ困難であり、機器内部回路にも被害が及ぶ可能性がある。しかし、本実施形態で実現した回路は、そのような危険が生じることが無い構成になっている。
【００３６】
ユーザ定義回路１０を用いて、ユーザが意図的に電源遮断する事象の例としては、パスワードでロックされたデータに対して何度も繰り返し不正にアクセスし、規定回数以上パスワードを間違えた動作異常がある。また、所定の動作異常検出回路を設けている機器において、前記動作異常検出回路が検出した動作異常がある。動作異常の検出が極稀に発生するのであれば、特許文献１に記載の回路を用いるなどして電源復旧を行えばよい。しかし、動作異常が頻発するケースでは機器内部回路の故障が考えられるので、特定時間内に規定回数以上の動作異常が発生したら電源遮断することが考えられる。
【００３７】
電源遮断した後、サービスマンなどが外部から電源復旧をするときには、ラッチリレー制御外部端子１６ｂに電源を接続し、ラッチリレー制御外部端子１６ａにＧＮＤを接続し、電流を流すことでラッチリレー６をオフ状態にすればよい。内部回路に異常が無いことが分かっているケースにおいては勿論であるが、内部回路に異常があった場合においても、外部からの制御で電源復旧を可能にすることは有用である。なぜなら、解析作業において非常に利便性があるばかりでなく、部品代に掛かるコストや部品交換に費やす時間を省くことが可能であるからである。
【００３８】
以下、本実施形態の電源遮断装置の動作を詳細に説明する。
図３は、本実施形態の電源遮断時の動作フローチャートを示す図である。
【００３９】
図３に示すフローチャートでは、まず、ステップＳ３０１の処理が実行される。ステップＳ３０１では、電源装置２へＡＣプラグ３からＡＣ電源が投入される。
次に、ステップＳ３０２では、電源装置２でＡＣ−ＤＣ変換された２次電圧が２次側回路１２へ供給され電気機器１が起動する。
【００４０】
起動後、ステップＳ３０３では、２次側回路１２内の電圧検出回路９とユーザ定義回路１０はそれぞれ、電圧レベルの監視とユーザの意図と反する動作の有無を監視する。その監視により、異常が検出されると、オアゲート８から異常を示す制御信号Ｖｂが出力される。ステップＳ３０３は、ステップＳ３０４、ステップＳ３０５、ステップＳ３０６、ステップＳ３０７から構成される。ステップＳ３０２の後、ステップＳ３０４、ステップＳ３０５、ステップＳ３０６では、異常が検出されたか否かの判定が行われる。
【００４１】
ステップＳ３０４では、電圧検出回路９において、規定レベルを下回る低電圧を検出したか否か、という割り込み判定が行われる。前記低電圧が検出されると（ステップＳ３０４でＹｅｓ）、ステップＳ３０７に進む。
ステップＳ３０５では、電圧検出回路９において、規定レベルを上回る過電圧を検出したか否か、という割り込み判定が行われる。前記過電圧が検出されると（ステップＳ３０５でＹｅｓ）、ステップＳ３０７に進む。
ステップＳ３０６では、ユーザ定義回路１０において、動作異常を検出したか否か、という割り込み判定が行われる。前記動作異常が検出されると（ステップＳ３０６でＹｅｓ）、ステップＳ３０７に進む。
【００４２】
ステップＳ３０７では、ステップＳ３０４、ステップＳ３０５、ステップＳ３０６に示されたいずれかの異常が検出されると（Ｙｅｓ）、電源遮断を示す制御信号Ｖｂがトランジスタ７のベースへ出力される。
【００４３】
制御信号Ｖｂの出力後、ステップＳ３０８では、制御信号Ｖｂによりトランジスタ７のベースにＨｉｇｈレベルの電圧が供給されることで、ラッチリレー６を制御するスイッチング素子、つまりトランジスタ７がオンしてコレクタ−エミッタ間に電流が流れる。
【００４４】
次に、ステップＳ３０９では、ステップＳ３０８でトランジスタ７のコレクタ−エミッタ間に電流が流れたことと併せてラッチリレー６内部のコイル６ａに電流が流れ、接点６ｂへとスイッチ６ｃが接続されることで、ラッチリレー６がオン状態になる。
【００４５】
次に、ステップＳ３１０では、ラッチリレー６がオン状態になったことで、２次電圧Ｖ２０を受けるスイッチング素子、つまりＮｃｈ＿ＦＥＴ４のゲートにＬｏｗレベルのゲート電圧Ｖｇが供給され、Ｎｃｈ＿ＦＥＴ４がオフ状態になる。
【００４６】
最後に、ステップＳ３１１では、Ｎｃｈ＿ＦＥＴ４がオフ状態になったことで、電源装置２から供給される２次電圧Ｖ２０がＮｃｈ＿ＦＥＴ４より後段へ送られずに２次電圧Ｖ２１が遮断される。
以上で、電源遮断時の動作が終了する。
【００４７】
図４は、電源遮断時における電源遮断回路の各部の信号波形を示す図である。図４を参照して、電源遮断回路の各部の動作タイミングについて説明する。電源遮断回路１１における電源遮断の動作は、時刻ｔ１、ｔ２、・・・、ｔ６、・・・といった具合に進行する。なお、この説明において適宜、図３を参照する。
【００４８】
図４（ａ）では、電源装置２から供給される２次電圧Ｖ２０の信号波形が示されている。図４（ａ）によれば、電源遮断回路１１が働いて２次側主要動作回路１５への電源供給が停止しても、いずれのタイミングにおいても電圧レベルが低下していないことがわかる。
【００４９】
図４（ｂ）では、オアゲート８から出力される制御信号Ｖｂの信号波形が示されている。図４（ｂ）によれば、電圧検出回路９およびユーザ定義回路１０の少なくとも一つが、異常を検出したため、時刻ｔ１からｔ２までにおいて、制御信号ＶｂがＬｏｗレベルからＨｉｇｈレベルへ推移することがわかる。この検出および推移は、図３のステップＳ３０３に対応する。
【００５０】
また、図４（ｂ）によれば、時刻ｔ５からｔ６までにおいて、２次電圧Ｖ２１がＬｏｗレベルへ推移し、動作電力を失ったことで（（ｆ）参照）、時刻ｔ６以降、制御信号ＶｂがＨｉｇｈレベルからＬｏｗレベルへ推移することがわかる。
【００５１】
図４（ｃ）では、トランジスタ７のコレクタの電圧Ｖｃの信号波形が示されている。図４（ｃ）によれば、トランジスタ７がオン状態になりコレクタ−エミッタ間に電流が流れたことで、時刻ｔ２からｔ３までにおいて、コレクタ電圧ＶｃがＨｉｇｈレベルからＬｏｗレベルへ推移することがわかる。この推移は、図３のステップＳ３０８に対応する。
【００５２】
また、図４（ｃ）によれば、２次電圧Ｖ２１がＬｏｗレベルへ推移し、動作電力を失ったことで（（ｆ）参照）、時刻ｔ６以降、コレクタ電圧ＶｃがＬｏｗレベルからＨｉｇｈレベルへ推移することがわかる。
【００５３】
図４（ｄ）では、ラッチリレー６の動作状態の信号波形が示されている。図４（ｄ）によれば、ラッチリレー６内部のコイル６ａに電流が流れたことで、時刻ｔ３からｔ４までにおいて、オフ（ＯＦＦ）状態からオン（ＯＮ）状態へ推移することがわかる。この推移は、図３のステップＳ３０９に対応する。このとき、スイッチ６ｃは接点６ｂへ接続される。
【００５４】
図４（ｅ）では、Ｎｃｈ＿ＦＥＴ４のゲート電圧Ｖｇの信号波形が示されている。図４（ｅ）によれば、ラッチリレー６がオン状態になり、スイッチ６ｃが接点６ｂへ接続されたことで、時刻ｔ４からｔ５までにおいて、ゲート電圧ＶｇがＨｉｇｈレベルからＬｏｗレベルへ推移することがわかる。この推移は、図３のステップＳ３１０に対応する。
【００５５】
図４（ｆ）では、２次側主要動作回路１５へ供給される２次電圧Ｖ２１の信号波形が示されている。図４（ｆ）によれば、ゲート電圧ＶｇがＬｏｗレベルへ推移し、時刻ｔ５においてＮｃｈ＿ＦＥＴ４がオフ状態になったことで、時刻ｔ５からｔ６までにおいて、２次電圧Ｖ２１の供給が遮断され、２次電圧Ｖ２１がＨｉｇｈレベルからＬｏｗレベルへ推移することがわかる。この推移は、図３のステップＳ３１１に対応する。
【００５６】
以上の説明から、本実施形態によれば、電気機器に異常が発生した場合に行う電源遮断を適切かつ安価に実現することができる。電気機器に電圧異常が発生した場合およびユーザが意図しない動作が発生した場合に、ユーザの手間をかけることなく自動でかつ安全に電気機器の２次側への電源供給を半永久的に停止することができる。また、ヒューズを用いているわけではないため、外来ノイズなどにより不必要に遮断されることは無く、機器の信頼性を高く保つことができる。
【００５７】
更には、ラッチリレー制御外部端子１６ａ、１６ｂを備え、ラッチリレー６を電気機器１の外部から制御できるため、部品交換や機器外装の開閉などに余計な費用や時間を掛ける必要もなく、機器における遮断回路の復旧作業時に容易に復旧することができる。
【００５８】
≪第２の実施形態≫
図５は、本実施形態に係る電源遮断装置を含む電気機器の他の一例を示す構成図である。本実施形態の構成の大半は、第１の実施形態のそれと同じである。よって、第１の実施形態と共通する構成については、同一の符号を付し、その説明は、基本的には省略する。
【００５９】
本実施形態において第１の実施形態と異なる点は、主に２つある。つまり、１点目は、電源遮断回路１１に出力される電圧が２系統である点である。電源装置２には、２次側出力端子１３ａ、１３ｂが備えられている。電源装置２から生成して、２次側出力端子１３ａ、１３ｂを通して電源遮断回路１１に出力される電圧はそれぞれＶ２０、Ｖ２０´とする。
【００６０】
２点目は、第１の実施形態のＮｃｈ＿ＦＥＴ４に代わってＰｃｈ＿ＦＥＴ１９が用いられているとともに、プルアップ抵抗５に代わってプルダウン抵抗１７およびプルアップ抵抗１８が用いられている点である。このような変更に伴い、第１の実施形態にてスイッチ６ｃに接続されていたグランドは用いられない。
【００６１】
Ｐｃｈ＿ＦＥＴ１９はゲート電圧ＶｇがＬｏｗレベルでオンするＦＥＴ素子である。
Ｐｃｈ＿ＦＥＴ１９のソースは、２次側出力端子１３ａと接続した回線と接続している。その回線では、２次電圧Ｖ２０が印加される。
Ｐｃｈ＿ＦＥＴ１９のドレインは、２次側主要動作回路１５と接続した回線と接続している。その回線では、電圧Ｖ２１が印加される。
Ｐｃｈ＿ＦＥＴ１９のゲートは、ラッチリレー６のスイッチ６ｃが通常時に接続されている接点と接続した回線と接続している。その回線では、電圧Ｖｇが印加される。
【００６２】
プルダウン抵抗１７は、電源投入時から２次側電源供給までの僅かな時間に生じる不定期間に、電源遮断が起こらないようＰｃｈ＿ＦＥＴ１９のゲート論理を固定している。
プルアップ抵抗１８は、ラッチリレー６の接点６ｂおよび２次側出力端子１３ｂと接続し、異常時におけるＰｃｈ＿ＦＥＴ１９のゲートに流れる電流値を決定する。
【００６３】
電圧検出回路９およびユーザ定義回路１０によって異常が検出されると、ラッチリレー６がオン状態へ推移する。これにより、プルアップ抵抗１８とプルダウン抵抗１７で分圧された電圧値が、Ｐｃｈ＿ＦＥＴ１９のゲート電圧Ｖｇとなる。ラッチリレー６のスイッチ６ｃがオン状態へ推移した際、Ｐｃｈ＿ＦＥＴ１９がオフ状態へ推移するためには、ゲート電圧ＶｇがＰｃｈ＿ＦＥＴ１９の仕様上でＨｉｇｈレベルになる必要がある。そのため、プルアップ抵抗１８とプルダウン抵抗１７の抵抗値の関係は、計算により算出して決定する必要がある。
【００６４】
前記抵抗値の関係は、例えば、電圧Ｖ２０が5.7 Vであり、電圧Ｖ２０´が12.0 Vであるとき、プルアップ抵抗１８の抵抗値を5.6ｋΩとし、プルダウン抵抗１７の抵抗値を10.0ｋΩとすればよい。
【００６５】
通常時では、ラッチリレー６がオフ状態にあるため、Ｐｃｈ＿ＦＥＴ１９のゲート電圧Ｖｇは０Ｖである。このとき、Ｐｃｈ＿ＦＥＴ１９のソース電圧は5.7 Vであるため、Ｐｃｈ＿ＦＥＴ１９はオン状態となり、２次側主要動作回路１５に電流が流れる。
【００６６】
異常時では、ラッチリレー６がオン状態になるため、電圧Ｖ２０´は、プルアップ抵抗１８とプルダウン抵抗１７により分圧され、Ｐｃｈ＿ＦＥＴ１９のゲート電圧Ｖｇはおよそ7.5Vとなる。よって、ゲート電圧Ｖｇがソース電圧よりも高い電圧値を示すことになり、Ｐｃｈ＿ＦＥＴ１９はオフ状態となり、２次側主要動作回路１５に電流が流れなくなる。
【００６７】
なお、本実施形態の構成では、２次側出力端子１３ｂから供給される電圧Ｖ２０´が、２次側出力端子１３ａから供給される電圧Ｖ２０よりも早いタイミングで供給されるものとする。これはラッチリレー６のスイッチ６ｃがオン状態になった際に、接点６ｂ部分の電圧レベルが不定であっては、すぐにＰｃｈ＿ＦＥＴ１９をオフ状態にすることができず、異常な電圧が２次側主要動作回路１５へ供給されてしまうことを避けるためである。このようなタイミングの設定は、例えば、電源装置２に専用の回路を備えるようにすればよい。
【００６８】
ちなみに、本実施形態における電源遮断時における電源遮断回路の各部の信号波形は、図４に示した第１の実施形態における信号波形と一部を除いて同じである。図４の信号波形と異なる点は、Ｎｃｈ＿ＦＥＴ４の代わりにＰｃｈ＿ＦＥＴ１９を用いているため、図４（ｅ）において、時刻ｔ４からｔ５までにおいて、ゲート電圧ＶｇがＬｏｗレベルからＨｉｇｈレベルへ推移する点である。
また、２次電圧Ｖ２０´の信号波形は、図４（ａ）に示した２次電圧Ｖ２０の信号波形と同じく、電源遮断時であっても、いずれのタイミングにおいても電圧レベルは低下しない。
【００６９】
本実施形態によれば、スイッチング素子としてＰｃｈ＿ＦＥＴを用いているため、電源遮断の制御の精度を高めることができる。よって、電気機器自体の信頼性を向上させることができる。
【００７０】
≪その他≫
なお、前記実施形態は、本発明を実施するために好適のものであるが、その実施形式はこれらに限定されるものでなく、本発明の要旨を変更しない範囲内において種々変形することが可能である。
【００７１】
例えば、本実施形態では、異常が生じたときに電源を遮断するように制御した。しかし、異常が生じる前に、異常が生じるおそれがあるかどうかを判定し、おそれがある場合に所定の警告出力をするように制御してもよい。例えば、電圧異常の場合には、低電圧または過電圧になるおそれがある電圧値を設定し、電圧検出回路９がその設定した電圧値を検出したときに警告出力するとよい。また、動作異常の場合には、動作異常とみなせる条件を複数個定め、ユーザ定義回路１０が、その定めた条件の一部が満たされたと判定したときに警告出力するとよい。例えば、パスワード入力を３回間違えた場合には動作異常とみなすときに、２回間違えたときには警告出力をする、という方法がある。
【００７２】
前記警告出力は、例えば、画面や点灯による警告表示を行ったり、所定の警告音を発したり、電気機器の管理センタに異常のおそれの状態を通知するものがある。電源遮断回路１１には警告出力を行う手段を備えるようにする。
【００７３】
また、第１の実施形態では、スイッチング素子としてＮｃｈ＿ＦＥＴを用い、第２の実施形態では、Ｐｃｈ＿ＦＥＴを用いるようにした。しかし、必要に応じて回路の設計変更を行うようにして、第１の実施形態においてＰｃｈ＿ＦＥＴを用いるようにしてもよいし、第２の実施形態においてＮｃｈ＿ＦＥＴを用いるようにしてもよい。
【００７４】
また、本実施形態の電源遮断装置は、ヒューズを用いることの無い回路設計が施されている。しかし、電源遮断装置において、ヒューズを備えない構成を除外するものではなく、何らかの目的で、電源遮断装置にヒューズを備えるように設計してもよい。
【００７５】
また、本実施形態で説明した種々の技術を適宜組み合わせた技術を実現することもできる。
【００７６】
その他、回路設計、各フローチャート等の具体的な構成について、本発明の趣旨を逸脱しない範囲で適宜変更が可能である。
【符号の説明】
【００７７】
１電気機器
２電源装置
３ＡＣプラグ
４Ｎｃｈ＿ＦＥＴ（スイッチング素子）
５プルアップ抵抗
６ラッチリレー
６ａ  コイル
６ｂ  接点
６ｃ  スイッチ
７    トランジスタ
８    オアゲート
９    電圧検出回路（電圧異常検出部）
１０  ユーザ定義回路（動作異常検出部）
１１  電源遮断回路（電源遮断装置）
１２  ２次側回路（２次側）
１３，１３ａ，１３ｂ  ２次側出力端子
１４  プルダウン抵抗
１５  ２次側主要動作回路
１６ａ，１６ｂ  ラッチリレー制御外部端子（外部端子）
１７  プルダウン抵抗
１８  プルアップ抵抗
１９  Ｐｃｈ＿ＦＥＴ（スイッチング素子）
２０  プルアップ抵抗
【図１】
0005571511.tif 000002
【図２】
0005571511.tif 000003
【図３】
0005571511.tif 000004
【図４】
0005571511.tif 000005
【図５】
0005571511.tif 000006