(57)【特許請求の範囲】
【請求項１】
無線通信を行う移動端末において、
クロックを生成するクロック生成部と、
前記クロックに同期して所定の処理を間欠に行う複数の処理部と、
前記複数の処理部に所定の処理の開始指示を行う制御部と、
前記複数の処理部のそれぞれに対応して設けられ、前記制御部から前記複数の処理部のそれぞれに出力される前記開始指示を取得して前記クロックを前記複数の処理部のうち対応する処理部へ出力し、前記処理部から前記制御部に出力される前記所定の処理の終了を示す終了応答を取得して、前記クロックの前記処理部への出力を停止する複数のクロック制御部と、
を有することを特徴とする移動端末。
【請求項２】
前記複数のクロック制御部の一部は、前記複数の処理部の前記終了応答の出力から所定時間後に前記クロックの出力を停止することを特徴とする請求項１記載の移動端末。
【請求項３】
前記複数の処理部は、セルＩＤグループの検出を行うための回路であることを特徴とする請求項１または２に記載の移動端末。
【請求項４】
無線通信を行う移動端末のクロック制御方法において、
制御部が、クロックに同期して所定の処理を間欠に行う複数の処理部に所定の処理の開始指示をし、
前記複数の処理部のそれぞれに対応して設けられた複数のクロック制御部が、前記制御部から前記複数の処理部のそれぞれに出力される前記開始指示を取得して前記クロックを前記複数の処理部のうち対応する処理部へ出力し、前記処理部から出力される前記所定の処理の終了を示す終了応答を取得して、前記クロックの前記処理部への出力を停止する、
ことを特徴とするクロック制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本件は、クロックに同期して動作する移動端末およびクロック制御方法に関する。
【背景技術】
【０００２】
携帯電話などの移動端末は、高機能化、高性能化に伴い消費電力が増加傾向にある。その反面移動端末は、待ち受け時間や通話時間を長くすることが求められている。待ち受け時間や通話時間を長くするには、消費電力を下げることが最も有効な手段とされる。
【０００３】
なお、従来、待ち受け状態で受信動作が必要ない場合には、ビット同期やフレーム同期を保ったまま、ＶＣＴＣＸＯを停止させて低消費電力化を図る移動体端末装置が提案されている（例えば、特許文献１参照）。
【０００４】
また、パケット通信移動機の消費電力を低減させるパケット通信システムが提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３５９５９４号公報
【特許文献２】特開２００１−１１１５４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、移動端末の複数の処理部には、１つのクロックに同期してデータを間欠に処理するものがある。
しかし、従来の移動端末の複数の処理部では、処理を行っていない期間もクロックが入力されるため無駄に電力を消費しているという問題点があった。
【０００７】
本件はこのような点に鑑みてなされたものであり、クロックに同期してデータを間欠処理する複数の処理部において、消費電力を低減することができる移動端末およびクロック制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、無線通信を行う移動端末が提供される。この移動端末は、クロックを生成するクロック生成部と、前記クロック生成部のクロックに同期して所定の処理を間欠に行う複数の処理部と、前記複数の処理部に所定の処理の開始指示を行う制御部と、前記制御部の開始指示と前記複数の処理部から前記制御部に出力される所定の処理の終了を示す終了応答とに基づいて、前記クロック生成部のクロックを前記複数の処理部に出力する複数のクロック制御部と、を有する。
【発明の効果】
【０００９】
開示の装置および方法によれば、消費電力を低減できる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態に係る移動端末を示した図である。
【図２】第２の実施の形態に係る移動端末を示した図である。
【図３】ＳＳＣＨ部のブロックを示した図である。
【図４】ＳＳＣＨ部のタイミングチャートを示した図である。
【図５】クロック制御部を備えない場合のＳＳＣＨ部のブロックを示した図である。
【図６】図５のＳＳＣＨ部のタイミングチャートを示した図である。
【発明を実施するための形態】
【００１１】
以下、第１の実施の形態を、図面を参照して詳細に説明する。
図１は、第１の実施の形態に係る移動端末を示した図である。図１に示すように、移動端末は、クロック生成部１、複数の処理部２ａ〜２ｄ、制御部３、および複数のクロック制御部４ａ〜４ｄを有している。
【００１２】
クロック生成部１は、クロックＣＬＫを生成する。
処理部２ａ〜２ｄは、クロック生成部１の生成するクロックＣＬＫに同期して所定の処理を間欠に行う。
【００１３】
制御部３は、処理部２ａ〜２ｄに所定の処理の開始指示Ｓを行う。処理部２ａ〜２ｄは、制御部３の開始指示Ｓに応じて、所定の処理を開始する。制御部３の開始指示Ｓを出力するタイミングは、例えば、処理部２ａ〜２ｄが所定の処理をしなければならない順番等に基づく。
【００１４】
クロック制御部４ａ〜４ｄは、処理部２ａ〜２ｄに対応して設けられている。クロック制御部４ａ〜４ｄは、制御部３の開始指示Ｓと、処理部２ａ〜２ｄから制御部３に出力される所定の処理の終了を示す終了応答Ｅとに基づいて、クロック生成部１の生成するクロックＣＬＫを処理部２ａ〜２ｄに出力する。
【００１５】
例えば、クロック制御部４ａは、制御部３から開始指示Ｓが出力されると、クロック生成部１のクロックＣＬＫを処理部２ａに出力する。クロック制御部４ａは、処理部２ａから終了応答Ｅが出力されると、処理部２ａへのクロックＣＬＫの出力を停止する。
【００１６】
このように、クロック制御部４ａ〜４ｄは、制御部３から処理部２ａ〜２ｄへの所定の処理の開始指示Ｓと、処理部２ａ〜２ｄから制御部３に出力される所定の処理の終了応答Ｅとに基づいて、クロックＣＬＫを処理部２ａ〜２ｄに出力するようにした。これにより、所定の処理を間欠に行う処理部２ａ〜２ｄには、所定の処理の間欠に応じてクロックＣＬＫが供給され、消費電力を低減することができる。
【００１７】
次に、第２の実施の形態を、図面を参照して詳細に説明する。
図２は、第２の実施の形態に係る移動端末を示した図である。図２に示すように、移動端末は、ＲＦ（Radio Frequency）部１０およびベースバンド処理部２０を有している。移動端末は、例えば、携帯電話である。
【００１８】
ＲＦ部１０は、アンテナを介して受信された無線信号の周波数をダウンコンバートする。ＲＦ部１０は、周波数をダウンコンバートした無線信号をデジタル信号に変換する。また、ＲＦ部１０は、以下で説明するＣｏｄ部２４によってコーディングされ、Ｍｏｄ部２５によってモジュレーションされたデータをアナログ信号に変換し、無線周波数にアップコンバートして、アンテナに出力する。
【００１９】
ベースバンド処理部２０は、サーチ部２１、Ｄｅｍ（Demodulation）部２２、Ｄｅｃ（Decoding）部２３、Ｃｏｄ（Coding）部２４、およびＭｏｄ（Modulation）部２５を有している。
【００２０】
サーチ部２１は、ＲＦ部１０から出力される所定の信号に基づいて、下りリンクのセルサーチを行う。
Ｄｅｍ部２２は、サーチ部２１のセルサーチの結果に基づいて、下りリンクのデータおよび制御データのデモジュレーション処理を行う。
【００２１】
Ｄｅｃ部２３は、Ｄｅｍ部２２によってデモジュレーションされた下りリンクのデータおよび制御データのデコーディング処理を行う。
Ｃｏｄ部２４は、Ｄｅｃ部２３によってデコーディングされた制御データに基づいて、上りリンクのデータのコーディング処理を行う。
【００２２】
Ｍｏｄ部２５は、Ｃｏｄ部２４によってコーディングされた上りリンクのデータのモジュレーション処理を行う。
サーチ部２１は、Ｓｙｎｃ（Synchronization）部２１ａ、パスサーチ部２１ｂ、ＦＦＴ（Fast Fourier Transform）部２１ｃ、ＰＳＣＨ（Primary Synchronization Channel）部２１ｄ、ＳＳＣＨ（Secondary Synchronization Channel）部２１ｅ、およびＤＳＰ（Digital Signal Processor）２１ｆを有している。
【００２３】
Ｓｙｎｃ部２１ａは、ＲＦ部１０と同期をとり、ＲＦ部１０から出力されるデータを受信する。
パスサーチ部２１ｂは、ＤＳＰ２１ｆによって検出された無線フレームのタイミング等に基づいて下りリンクのパスサーチを行う。
【００２４】
ＦＦＴ部２１ｃは、パスサーチ部２１ｂによって検出されたパスサーチに基づいて、無線フレームのデータおよび制御データのＦＦＴ処理を行う。
ＰＳＣＨ部２１ｄは、セルサーチのための第一段階処理を行う。例えば、ＰＳＣＨ部２１ｄは、ＰＳＣＨのチップ系列の相関をとり、その相関に基づいてスロットレベルの同期を検出する。
【００２５】
ＳＳＣＨ部２１ｅは、セルサーチのための第二段階処理を行う。例えば、ＳＳＣＨ部２１ｅは、ＰＳＣＨ部２１ｄによって検出されたスロットレベルの同期タイミングに基づいて、ＳＳＣＨシンボルの相関を算出し、そのピークを検出する。
【００２６】
ＤＳＰ２１ｆは、サーチ部２１の全体を制御するプロセッサである。ＤＳＰ２１ｆは、ＳＳＣＨ部２１ｅによって算出されたＳＳＣＨシンボルの相関のピークに基づいて、セルＩＤグループ、無線フレームのタイミング、およびＣＰ（Cyclic Prefix）タイプなどを算出する。
【００２７】
図３は、ＳＳＣＨ部のブロックを示した図である。図３に示すように、ＳＳＣＨ部２１ｅは、バッファ３１ａ，３１ｂ、処理部３２，３３、ＲＥＧ（Register）３４、制御部３５、およびクロック制御部３６ａ〜３６ｄを有している。図３には、図２で示したＤＳＰ２１ｆが示してある。また、図３には、図２で図示していないＲＡＭ（Random Access Memory）４１およびクロック生成部４２が示してある。ＳＳＣＨ部２１ｅは、例えば、１つの半導体チップで形成される。
【００２８】
バッファ３１ａ，３１ｂは、クロック生成部４２によって生成されたクロックに同期して、ＰＳＣＨ部２１ｄから出力される５ｍｓ＋２シンボル分のデータを一時記憶する。バッファ３１ａ，３１ｂは、２面バッファ（２つの受信アンテナに対応したバッファ）であり、ＰＳＣＨ部２１ｄから出力される５ｍｓ＋２シンボル分のデータを、例えば、５ｍｓごとに交互に記憶する。
【００２９】
バッファ３１ａ，３１ｂは、制御部３５からの処理開始指示（図３の制御部３５の上部に示すＳｔａｒｔ）を受けて所定の処理、すなわち、データの一時記憶を開始する。バッファ３１ａ，３１ｂは、データの一時記憶（５ｍｓ＋２シンボル分のデータ記憶）が完了すると、処理終了応答（図３の制御部３５の上部に示すＥｎｄ）を制御部３５に出力する。
【００３０】
処理部３２は、クロック生成部４２によって生成されたクロックに同期して、バッファ３１ａ，３１ｂに記憶されたデータのＦＦＴ処理を行い、ＰＳＣＨシンボルとＳＳＣＨシンボルを算出する。処理部３２は、算出したＰＳＣＨシンボルに基づいて、チャネル推定を行い、また、ＳＳＣＨシンボルの同期検波を行う。処理部３２は、同期検波後のＳＳＣＨシンボルのアンテナ平均（２面バッファによるＳＳＣＨシンボルの平均）と時間加算とをＲＡＭ４１を用いて行う。
【００３１】
処理部３２は、制御部３５からの処理開始指示（図３の制御部３５の上部に示すＳｔａｒｔ）を受けて所定の処理を開始する。処理部３２は、所定の処理が完了すると、処理終了応答（図３の制御部３５の上部に示すＥｎｄ）を制御部３５に出力する。
【００３２】
処理部３３は、クロック生成部４２によって生成されたクロックに同期して、ＲＡＭ４１に記憶された処理部３２によるアンテナ平均および時間加算されたＳＳＣＨシンボルの時間平均を算出する。処理部３３は、算出した時間平均後のＳＳＣＨシンボルの相関のピークを算出する。処理部３３は、算出したＳＳＣＨシンボルの相関のピークをＲＥＧ３４に記憶する。ＲＥＧ３４は、クロック生成部４２によって生成されたクロックに同期して動作する。
【００３３】
処理部３３は、制御部３５からの処理開始指示（図３の制御部の上部に示すＳｔａｒｔ）を受けて所定の処理を開始する。処理部３３は、所定の処理が完了すると、処理終了応答（図３の制御部３５の上部に示すＥｎｄ）を制御部３５に出力する。
【００３４】
制御部３５は、クロック生成部４２によって生成されたクロックに同期して動作する。制御部３５は、ＤＳＰ２１ｆからのＳＳＣＨの処理開始指示（図３のＤＳＰ２１ｆの上部に示すＳｔａｒｔ）に基づき、バッファ３１ａ，３１ｂおよび処理部３２，３３の所定の処理タイミングに基づいて処理開始指示を出力する。制御部３５は、処理部３３によってＳＳＣＨシンボルのピークがＲＥＧ３４に記憶されると、処理終了応答（図３のＤＳＰ２１ｆの上部に示すＥｎｄ）をＤＳＰ２１ｆに出力する。
【００３５】
例えば、制御部３５は、バッファ３１ａに処理開始指示を出力する。制御部３５は、バッファ３１ａに処理開始指示を出力した後、５ｍｓ経過すると、バッファ３１ｂに処理開始指示を出力する。以下同様にして、制御部３５は５ｍｓ経過すると、バッファ３１ａ，３１ｂに処理開始指示を交互に出力する。
【００３６】
また、制御部３５は、バッファ３１ａ，３１ｂから処理終了応答を受けると、処理部３２に処理開始指示を行う。処理部３２は、制御部３５からの処理開始指示を受けて、バッファ３１ａ，３１ｂに一時記憶されたデータに基づきＳＳＣＨシンボル等を算出し、時間加算処理等を行う。
【００３７】
また、制御部３５は、所定回数、処理部３２から処理終了応答を受けると、処理部３３に処理開始指示を行う。処理部３３は、制御部３５からの処理開始指示を受けて、ＲＡＭ４１に記憶されたデータに基づき、ＳＳＣＨシンボルの相関のピークを算出する。
【００３８】
クロック制御部３６ａには、制御部３５からバッファ３１ａに出力される処理開始指示が入力される。また、クロック制御部３６ａには、バッファ３１ａから制御部３５に出力される処理終了応答が入力される。
【００３９】
クロック制御部３６ａは、処理開始指示が入力されると、クロック生成部４２から出力されるクロックをバッファ３１ａに出力する。クロック制御部３６ａは、処理終了応答が入力されると、所定時間経過後にクロックの出力を停止する。例えば、クロック制御部３６ａは、バッファ３１ａの処理終了応答出力後、バッファ３１ａのデータが処理部３２によって読み出される時間の経過後にクロックの出力を停止する。なお、クロック制御部３６ａは、クロック生成部４２から出力されるクロックのクロック数をカウントすることによって、所定時間を計測することができる。例えば、クロック制御部３６ａは、処理終了応答が入力された後、Ｘ個のクロックが入力されると、クロックのバッファ３１ａへの出力を停止する。
【００４０】
クロック制御部３６ｂには、制御部３５からバッファ３１ｂに出力される処理開始指示が入力される。また、クロック制御部３６ｂには、バッファ３１ｂから制御部３５に出力される処理終了応答が入力される。
【００４１】
クロック制御部３６ｂは、処理開始指示が入力されると、クロック生成部４２から出力されるクロックをバッファ３１ｂに出力する。クロック制御部３６ｂは、処理終了応答が入力されると、所定時間経過後にクロックの出力を停止する。例えば、クロック制御部３６ｂは、クロック制御部３６ａと同様に、バッファ３１ｂのデータが処理部３２によって読み出される時間の経過後にクロックの出力を停止する。
【００４２】
クロック制御部３６ｃには、制御部３５から処理部３２に出力される処理開始指示が入力される。また、クロック制御部３６ｃには、処理部３２から制御部３５に出力される処理終了応答が入力される。クロック制御部３６ｃは、処理開始指示が入力されると、クロック生成部４２から出力されるクロックを処理部３２に出力する。クロック制御部３６ｃは、処理終了応答が入力されると、クロックの出力を停止する。
【００４３】
クロック制御部３６ｄには、制御部３５から処理部３３に出力される処理開始指示が入力される。また、クロック制御部３６ｄには、処理部３３から制御部３５に出力される処理終了応答が入力される。クロック制御部３６ｄは、処理開始指示が入力されると、クロック生成部４２から出力されるクロックを処理部３３に出力する。クロック制御部３６ｄは、処理終了応答が入力されると、クロックの出力を停止する。
【００４４】
ＲＡＭ４１には、処理部３２によってアンテナ平均および時間加算されたＳＳＣＨシンボルが格納される。ＲＡＭ４１に記憶されたアンテナ平均および時間加算されたＳＳＣＨシンボルは、処理部３３によってＳＳＣＨシンボルの相関のピークが算出される。
【００４５】
クロック生成部４２は、ＳＳＣＨ部２１ｅのバッファ３１ａ，３１ｂおよび処理部３２，３３が動作するためのクロックを生成する。生成したクロックは、ＳＳＣＨ部２１ｅのクロック制御部３６ａ〜３６ｄに入力される。クロック生成部４２は、ＤＳＰ２１ｆからのクロック出力指示（図３中のＣＬＫ  Ｏｎ／Ｏｆｆ）に基づいて、クロックを生成する。ＤＳＰ２１ｆは、例えば、ＳＳＣＨ部２１ｅにＳＳＣＨの処理を行わせるときに、クロックを生成するようクロック生成部４２にクロック出力指示を出力する。
【００４６】
図４は、ＳＳＣＨ部のタイミングチャートを示した図である。図４には、図３のＳＳＣＨ部２１ｅのバッファ３１ａ，３１ｂおよび処理部３２，３３のタイミングが示してある。また、クロック生成部４２のクロック生成タイミングが示してある。
【００４７】
図４のバッファ３１ａ，３１ｂに示すＷは、バッファ３１ａ，３１ｂへのデータの書き込みタイミングを示している。バッファ３１ａ，３１ｂに示すＲは、バッファ３１ａ，３１ｂからのデータの読み出しタイミングを示している。
【００４８】
図４のバッファ３１ａに示すＳｔａｒｔは、制御部３５からバッファ３１ａに出力される処理開始指示を示す。バッファ３１ａに示すＥｎｄは、バッファ３１ａから制御部３５に出力される処理終了応答を示す。
【００４９】
バッファ３１ｂに示すＳｔａｒｔは、制御部３５からバッファ３１ｂに出力される処理開始指示を示す。バッファ３１ｂに示すＥｎｄは、バッファ３１ｂから制御部３５に出力される処理終了応答を示す。
【００５０】
処理部３２に示すＳｔａｒｔは、制御部３５から処理部３２に出力される処理開始指示を示す。処理部３２に示すＥｎｄは、処理部３２から制御部３５に出力される処理終了応答を示す。
【００５１】
処理部３３に示すＳｔａｒｔは、制御部３５から処理部３３に出力される処理開始指示を示す。処理部３３に示すＥｎｄは、処理部３３から制御部３５に出力される処理終了応答を示す。
【００５２】
図４に示すように、バッファ３１ａ，３１ｂには、５ｍｓ＋２シンボル分のデータが書き込まれる。バッファ３１ａ，３１ｂは、５ｍｓ＋２シンボル分のデータが書き込まれると、処理終了応答を制御部３５に出力する。
【００５３】
制御部３５は、図４に示すように、バッファ３１ａに処理開始指示を出力してから５ｍｓ経過後に、バッファ３１ｂに処理開始指示を出力する。制御部３５は、バッファ３１ｂに処理開始指示を出力してから５ｍｓ経過後に、バッファ３１ａに処理開始指示を出力する。
【００５４】
制御部３５は、図４に示すように、バッファ３１ａ，３１ｂから処理終了応答が出力されると、処理部３２に処理開始指示を出力する。制御部３５は、処理部３２のＳＳＣＨの処理が終了すると、処理部３２から処理終了応答を受ける。
【００５５】
制御部３５は、図４に示すように、処理部３３に処理開始指示を出力する。処理部３３は、ＲＡＭ４１に記憶されたアンテナ平均および時間加算されたＳＳＣＨシンボルの時間平均を算出するので、制御部３５の処理部３３に出力する処理開始指示の間隔は、処理部３３の時間平均に依存する。
【００５６】
クロック制御部３６ａ，３６ｂは、制御部３５からバッファ３１ａ，３１ｂに処理開始指示が出力されると、クロック生成部４２によって生成されたクロックをバッファ３１ａ，３１ｂに出力する。また、クロック制御部３６ａ，３６ｂは、バッファ３１ａ，３１ｂから処理終了応答が出力され、処理部３２のバッファ３１ａ，３１ｂのデータの読み込みが終了すると、クロックの出力を停止する。
【００５７】
これにより、バッファ３１ａ，３１ｂには、図４に示すバッファ３１ａ，３１ｂのデータの書き込み処理（図４中のＷ）とデータの読み出し処理（図４中のＲ）の間、クロックが供給されることになる。これによって、バッファ３１ａ，３１ｂは、データの書き込みおよび読み出しを行わない間、クロックに同期して動作しないので、電力を低減することができる。
【００５８】
クロック制御部３６ｃ，３６ｄは、制御部３５から処理部３２，３３に処理開始指示が出力されると、クロック生成部４２によって生成されたクロックを処理部３２，３３に出力する。また、クロック制御部３６ｃ，３６ｄは、処理部３２，３３から処理終了応答が出力されると、クロックの出力を停止する。
【００５９】
これにより、処理部３２，３３には、図４に示す処理部３２，３３のＳｔａｒｔとＥｎｄの間、クロック供給されることになる。これによって、処理部３２，３３は、データ処理を行わない間、クロックに同期して動作しないので、電力を低減することができる。
【００６０】
以下、移動端末の動作を説明する。
１．ＤＳＰ２１ｆは、制御部３５に処理開始指示を出力する。また、ＤＳＰ２１ｆは、クロック生成部４２にクロック出力指示を出力する。
【００６１】
２．制御部３５は、ＤＳＰ２１ｆからの処理開始指示を受けて、バッファ３１ａに処理開始指示を出力する。クロック制御部３６ａは、バッファ３１ａへの処理開始指示に基づいてバッファ３１ａにクロックを出力する。バッファ３１ａは、クロックに同期してデータの書き込みを行う。
【００６２】
３．制御部３５は、５ｍｓ経過すると、バッファ３１ｂに処理開始指示を出力する。クロック制御部３６ｂは、バッファ３１ｂへの処理開始指示に基づいてバッファ３１ｂにクロックを出力する。バッファ３１ｂは、クロックに同期してデータの書き込みを行う。
【００６３】
４．バッファ３１ａは、５ｍｓ＋２シンボル分のデータを記憶すると、処理終了応答を制御部３５に出力する。
５．制御部３５は、バッファ３１ａからの処理終了応答を受けて、処理部３２に処理開始指示を出力する。クロック制御部３６ｃは、処理部３２への処理開始指示に基づいて、クロックを処理部３２に出力する。
【００６４】
６．処理部３２は、クロックに同期してバッファ３１ａからデータを読み込み、ＦＦＴ、チャネル推定、同期検波、アンテナ平均、および時間加算の処理を行う。処理部３２は、処理結果をＲＡＭ４１に書き込む。
【００６５】
クロック制御部３６ａは、処理部３２のバッファ３１ａのデータの読み込みが終了すると、バッファ３１ａへのクロックの出力を停止する。クロック制御部３６ｃは、処理部３２の制御部３５への処理終了応答に基づいてクロックの出力を停止する。
【００６６】
７．制御部３５は、上記の２〜６の動作をバッファ３１ｂに対しても行う。制御部３５は、時間加算分上記の動作を繰り返す。
８．制御部３５は、処理部３２の時間加算分の処理が終了すると、処理部３３に処理開始指示を出力する。クロック制御部３６ｄは、処理部３３への処理開始指示に基づいて、クロックを処理部３３に出力する。
【００６７】
９．処理部３３は、ＲＡＭ４１からデータを読み込み、ＳＳＣＨシンボルの相関を算出し、ピーク検出を行う。処理部３３は、処理が終了すると、制御部３５に処理終了応答を出力する。クロック制御部３６ｄは、制御部３５への処理終了応答に基づいて、処理部３３のクロックの出力を停止する。
【００６８】
１０．制御部３５は、処理部３３から処理終了応答を受信すると、ＤＳＰ２１ｆに処理終了応答を出力する。
次に、ＳＳＣＨ部がクロック制御部３６ａ〜３６ｄを備えない場合について説明する。
【００６９】
図５は、クロック制御部を備えない場合のＳＳＣＨ部のブロックを示した図である。図５において、図３と同じものには同じ符号を付し、その説明を省略する。
図５では、クロック生成部４２のクロックは、ＳＳＣＨ部２１ｅに供給され、ＳＳＣＨ部２１ｅのバッファ３１ａ，３１ｂ、処理部３２，３３、ＲＥＧ３４、および制御部３５は、クロック生成部４２からクロックが出力される間、常時動作することになる。
【００７０】
図６は、図５のＳＳＣＨ部のタイミングチャートを示した図である。図６には、図５のＳＳＣＨ部２１ｅのバッファ３１ａ，３１ｂおよび処理部３２，３３のタイミングが示してある。また、クロック生成部４２のクロック生成タイミングが示してある。図６に示す斜線は、バッファ３１ａ，３１ｂおよび処理部３２，３３がデータ処理を行わない期間を示している。
【００７１】
図５のバッファ３１ａ，３１ｂおよび処理部３２，３３には、常時クロックが入力される。従って、図６の斜線部分に示すように、バッファ３１ａ，３１ｂおよび処理部３２，３３がデータ処理をしない期間においてもクロックが入力され、動作していることになる。
【００７２】
一方、図３で示したＳＳＣＨ部２１ｅのバッファ３１ａ，３１ｂおよび処理部３２，３３には、図６の斜線で示す期間、クロック制御部３６ａ〜３６ｄによってクロックが入力されない。これにより、図３のＳＳＣＨ部２１ｅでは、電力消費を低減することができる。
【００７３】
このように、クロック制御部３６ａ〜３６ｄは、制御部３５からバッファ３１ａ，３１ｂおよび処理部３２，３３への処理開始指示と、バッファ３１ａ，３１ｂおよび処理部３２，３３から制御部３５への処理終了応答とに基づいて、クロック生成部４２の生成したクロックをバッファ３１ａ，３１ｂおよび処理部３２，３３に出力するようにした。これにより、データを間欠処理するバッファ３１ａ，３１ｂおよび処理部３２，３３には、データの間欠処理に応じてクロックが供給され、消費電力を低減することができる。
【符号の説明】
【００７４】
１  クロック生成部
２ａ〜２ｄ  処理部
３  制御部
４ａ〜４ｄ  クロック制御部
【図１】
0005550474.tif 000002
【図２】
0005550474.tif 000003
【図３】
0005550474.tif 000004
【図４】
0005550474.tif 000005
【図５】
0005550474.tif 000006
【図６】
0005550474.tif 000007