(57)【特許請求の範囲】
【請求項１】
非同期回路デバイスの動作ステージで、先行ステージからの第１の制御信号を受け取ることと、
前記非同期回路デバイスの動作ステージで、後続ステージからの第２の制御信号を受け取ることと、
前記動作ステージを電力オフ状態から電力オン状態に遷移させるために、前記第１の制御信号および前記第２の制御信号が前記動作ステージで受け取られることに応じて前記動作ステージに関連付けられたスイッチをアクティベートすることと、
前記動作ステージで、前記後続ステージからの第３の制御信号を受け取ることに応じて前記動作ステージに対する電力を使用不可能にするために前記スイッチをディアクティベートすることと、
を備える方法。
【請求項２】
前記第１の制御信号が要求信号を備える請求項１に記載の方法。
【請求項３】
前記第１の制御信号がデータ有効性信号を備える請求項１に記載の方法。
【請求項４】
前記動作ステージが、ラッチ・デバイス、フリップ・フロップ・デバイス、ロジック・デバイス、あるいはそれら任意の組合せを含む請求項１に記載の方法。
【請求項５】
前記スイッチがトランジスタを含む請求項１に記載の方法。
【請求項６】
前記スイッチがヘッド・スイッチあるいはフット・スイッチである請求項１に記載の方法。
【請求項７】
前記第１の制御信号が、前記先行ステージでデータ動作の完了を示すデータ有効状態に応答する請求項１に記載の方法。
【請求項８】
前記第２の制御信号が、前記動作ステージからデータを受け取るために前記後続ステージのレディー状態を示す請求項７に記載の方法。
【請求項９】
前記非同期回路デバイスが、複数ステージ・パイプラインを有するプロセッサを含み、前記先行ステージ及び前記動作ステージが前記複数ステージ・パイプラインにおける連続したステージである請求項１に記載の方法。
【請求項１０】
前記第３の制御信号が、アクノレッジ信号を備える請求項１に記載の方法。
【請求項１１】
前記第３の制御信号が、データ消費信号を備える請求項１に記載の方法。
【請求項１２】
第１の非同期ロジック・ステージと、
スイッチを介して電源あるいはグラウンドに結合された端子を含む第２の非同期ロジック・ステージとを含むシステムであって、
前記スイッチはトランジスタを備え、前記トランジスタのゲートに制御信号が提供され、
前記第２の非同期ロジック・ステージに対する電力を使用可能にするために、前記制御信号が前記第２の非同期ロジック・ステージに先行する非同期ロジック・ステージから受け取られることに応じて、前記トランジスタが選択的にアクティベートされ、
前記システムはさらに、
後続ステージを備え、
前記トランジスタのボディ端子は、前記後続ステージからの第２の制御信号を受け取るために結合され、前記第２の制御信号の第１の値は、前記トランジスタに対して、少なくとも前記第２の非同期ロジック・ステージの一部を前記電源あるいは前記グラウンドから電気的に分離させ、前記第２の制御信号の第２の値は、前記トランジスタに対して前記第２の非同期ロジック・ステージの一部を前記電源あるいは前記グラウンドに電気的に結合させるシステム。
【請求項１３】
前記先行の非同期ロジック・ステージが、前記第１の非同期ロジック・ステージを備える請求項１２に記載のシステム。
【請求項１４】
前記先行の非同期ロジック・ステージが、前記第１の非同期ロジック・ステージ以外のデバイスを備える請求項１２に記載のシステム。
【請求項１５】
第１のパイプライン動作を実行する手段と、
前記第１のパイプライン動作に続く第２のパイプライン動作を非同期的に実行する手段と、
前記第２のパイプライン動作に続く第３のパイプライン動作を非同期的に実行する手段と、
前記第２のパイプライン動作の状態を示すインジケーションを、前記第１のパイプライン動作を実行する手段に送る手段と、
前記第２のパイプライン動作の状態を示すインジケーションを送った後に前記第１のパイプライン動作の状態に応じて電源から前記第２のパイプライン動作を非同期的に実行する前記手段を選択的に分離する手段と、を備えるシステムであって、前記電源から前記第２のパイプライン動作を非同期的に実行する手段を選択的に分離する手段は、
前記電源に結合され、さらに前記第２のパイプライン動作を非同期的に実行する手段の少なくとも１つの回路に結合されたスイッチと、
前記第１のパイプライン動作が処理を行っている場合に前記少なくとも１つの回路を前記電源から分離するように構成され、前記スイッチに結合された第１の制御回路とを含み、
前記システムはさらに、
前記第１の制御回路にアクノレッジ信号を送る手段を備え、前記第１の制御回路にアクノレッジ信号を送る前記手段は、前記第３のパイプライン動作を非同期的に実行する手段に結合され、前記第３のパイプライン動作が完了した場合に前記アクノレッジ信号を前記第１の制御回路に送るように構成され、前記第１の制御回路はさらに、前記アクノレッジ信号に応じて前記電源から前記少なくとも１つの回路を分離するように構成される、
システム。
【請求項１６】
非同期処理パイプラインの第１の処理ステージと、
前記第１の処理ステージに続く、前記非同期処理パイプラインの第２の処理ステージと、
前記第２の処理ステージから第１の制御信号が受け取られることに応じて、前記第１の処理ステージを電源に選択的に結合するように構成された制御回路とを備え、
スイッチがトランジスタを備え、第２の制御信号が前記トランジスタのボディ端末に提供され、前記第１の制御信号が、前記トランジスタのゲートに提供され、
前記制御回路は、前記第２の処理ステージから第２の制御信号が受け取られることに応じて、前記第１の処理ステージを前記電源から選択的に分離するようにさらに構成される、
システム。
【請求項１７】
前記第１の処理ステージが、変調／復調（モデム）動作を実行する請求項１６に記載のシステム。
【請求項１８】
前記第１の処理ステージが、符号化／復号（ＣＯＤＥＣ）動作を実行する請求項１６に記載のシステム。
【請求項１９】
パイプライン化されたデジタル信号プロセッサ（ＤＳＰ）を更に備え、前記非同期処理パイプラインの少なくとも一部が前記パイプライン化されたＤＳＰによって実行される請求項１６に記載のシステム。
【請求項２０】
前記非同期処理パイプラインは、バスを介して非同期データ転送を行う請求項１６に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に非同期システムにおけるリーク制御のシステム及び方法に関する。
【背景技術】
【０００２】
テクノロジーの進歩は、より小さく、よりパワフルなパーソナル・コンピューティング・デバイスを生み出してきた。例えば、小さく、軽量で、ユーザが持ち運びし易いポータブル無線電話、情報携帯端末（ＰＤＡ）、及びページング・デバイス、のような無線コンピューティング・デバイスを含む、様々なポータブル・パーソナル・コンピューティング・デバイスが一般に存在する。より詳しくは、セルラ電話及びＩＰ電話のようなポータブル無線電話は、無線ネットワークによって音声及びデータ・パケットを伝達しうる。更に、このような無線電話の多くが、それらに組み込まれた、その他の種類のデバイスを含んでいる。例えば、無線電話はデジタル静止カメラ、デジタル・ビデオ・カメラ、デジタル・レコーダ、及びオーディオ・ファイル・プレーヤも含んでいる。更に、このような無線電話は、インターネットに接続するために使用されるウェブ・ブラウザ・アプリケーションのようなソフトウェア・アプリケーションを含む実行可能な命令群を処理しうる。このように、こられの無線電話は、重要なコンピューティング性能を含みうる。
【０００３】
このようなポータブル・デバイスは、継続的にではなく断続的にのみ使用される電子的構成要素を含みうる。しかし、電子的構成要素は、トランジスタ及びその他の構成要素の特性によるリーク電流のように、アクティブに使用されていない場合にも電力を消費する。いくつかの電子的構成要素がシステム・クロックに結合された状態ロジックを使用して、正電圧ソース（ヘッド・スイッチ）あるいはグラウンド（フット・スイッチ）から構成要素を分離することによって、電力を低減させるためのスイッチを含むことを目標として掲げていたが、このような構成要素は、各構成要素のために必要とされる動的なクロック電力消費により、制限されたアプリケーションしか有していない。
【発明の概要】
【０００４】
特定の実施形態において、システムが開示されている。このシステムは、第１の非同期ロジック・ステージ及び第２の非同期ロジック・ステージを含む。第２の非同期ロジックは、スイッチを介して電源に結合された端子を含む。このスイッチは、第２の非同期ロジック・ステージに対する電力を使用可能にするために、先行の非同期ロジック・ステージから第２の非同期ロジック・ステージに送られる制御信号に応じて、選択的にアクティベートされる。
【０００５】
別の特定の実施形態においては、非同期回路デバイスの動作ステージで、先行ステージからの制御信号を受け取る方法が開示されている。この方法は、動作ステージに対する電力を使用可能にするために、動作ステージへ送られた制御信号に応じて動作ステージに関連付けられたスイッチをアクティベートすることを更に含む。
【０００６】
別の特定の実施形態においては、非同期回路デバイスの動作ステージで、後続ステージからの制御信号を受け取ることを含む方法が開示されている。この方法は、動作ステージに対する電力をディアクティベートするために、動作ステージへ送られた制御信号に応じて動作ステージに関連付けられたスイッチをディアクティベートすることを更に含む。
【０００７】
別の特定の実施形態においては、第１のパイプライン動作を実行する第１の手段を含むシステムが開示されている。このシステムは第１のパイプライン動作に続いて起こる第２パイプライン動作を非同期的に実行する第２の手段も含む。このシステムは、第１のパイプライン動作の状態に応じて第２の手段を電源から選択的に分離する手段を含む。
【０００８】
別の特定の実施形態において、非同期処理パイプラインの処理ステージを含むシステムが開示されている。このシステムは、非同期処理パイプラインの状態に応じて、処理ステージを電源に選択的に結合するように構成された制御回路を更に含んでいる。
【０００９】
開示された実施形態によって提供される特定の利点は、高粒度の使用されていない回路素子の電力をオフにすることによってリーク電流が低くなり、電力消費量が低減されることである。非同期パイプラインにおける個々のステージは、動的なクロック電力消費におけるオフセット増加なしに、電源から選択的に分離されうる。
【００１０】
本開示のその他の態様、利点、及び特徴は、以下に続く項目、すなわち、図面の簡単な説明、発明を実施するための形態、及び請求項の範囲を含めた本願の全体を参照後に明確になるだろう。
【図面の簡単な説明】
【００１１】
【図１】図１は、非同期システムにおけるリーク制御の方法の、特定の例示的実施形態のフロー図である。
【図２】図２は、非同期パイプラインにおけるリークを制御するための、特定の例示的実施形態のブロック図である。
【図３】図３は、非同期システムにおけるリーク制御の方法の、第２の例示的実施形態のフロー図である。
【図４】図４は、非同期システムにおけるリーク制御の方法の、第３の例示的実施形態のフロー図である。
【図５】図５は、非同期システムにおけるリーク制御の方法の、第４の例示的実施形態のフロー図である。
【図６】図６は、非同期パイプラインにおけるリークを制御するためのシステムを含む無線通信デバイスのブロック図である。
【発明を実施するための形態】
【００１２】
図１を参照すると、非同期システムにおけるリーク制御の方法の、特定の例示的実施形態が示されている。１０２では、パイプラインが分割される。このパイプラインは、デジタル・システムの処理パイプラインでありうる。例示的実施形態において、パイプラインは連続的に実行されうる少なくとも２つのロジック・ステージを含む。例えば、パイプラインの先行のステージにおける状態が、このパイプラインの後続ステージの結果に影響しうる。
【００１３】
１０４に進むと、電力スイッチが挿入され、分割要素がこの電力スイッチに対して集められる。分割要素は、フット・スイッチを介してシステム・グラウンドに結合された回路デバイス、あるいはヘッド・スイッチを介して供給電圧に結合された回路デバイスのような、電力スイッチに結合された回路デバイス及びロジックを含みうる。
【００１４】
１０６へ移動すると、ハンドシェーク信号が生成される。特定の実施形態において、ハンドシェーク信号は２以上の制御ロジック回路によって生成され、それらの間でパイプラインに沿って交換される。例えば、このパイプラインの各ステージは、現在のステージの動作が完了したことを示す要求信号を次のステージに対して生成するように構成された制御ロジック回路を含みうる。この制御ロジック回路は、次のステージでの処理が完了した場合に、次のステージからアクノレッジメント信号あるいはデータ消費信号を受け取るように更に構成されている。特定の実施形態において、非同期動作のためのシステム・クロック信号と独立して、ハンドシェーク信号が生成及び交換される。
【００１５】
１０８に行くと、電力スイッチ制御信号が生成される。特定の実施形態において、パイプラインの各ステージに結合された１あるいは複数の制御ロジック回路によって、電力スイッチ信号が生成される。電力スイッチ制御信号は、各パイプラインのステージに対して選択的に、電源に結合されるか、あるいは電源から分離されるかを指示しうる。このように、特定の実施形態において、処理パイプラインは分割され、ステージごとに非同期的に処理されるため、現在使用されていないステージは、そのステージに関連付けられたリーク電流を低減するために、電源から分離される。しかし、データを使用中のステージに供給するステージ、あるいは使用中のステージからのデータを待っているステージは、電源に結合されたままにされうる。
【００１６】
特定の実施形態において、この方法は、任意の非同期システム、あるいは複数のステージによってデータ・フローを制御するためにハンドシェーク信号を使用するデバイスによって実行されうる。例えば、この方法は、非同期バスあるいはバス・コントローラで、パイプライン・アナログ・デジタル変換器（Ａ／Ｄ）で、パイプライン・プロセッサ実行ユニットで、デジタル、オーディオ、あるいはグラフィック処理ユニットで、その他のパイプライン型あるいはシーケンシャル処理デバイスで、あるいはそれら任意の組合せで、実行されうる。更に、この方法は非同期方式でデータを交換する複数のデバイスあるいは構成要素で実行されうる。例えば、無線トランシーバ、モデム、バス、及びプロセッサの各々が、非同期パイプラインの単一ステージでありうる。代替的に、１あるいは複数のトランシーバ、モデム、バス、あるいはプロセッサを複数のパイプラインの区画に分割することによって、より多くの電力の節約が達成されうる。これら区画の各々が、アクティブなリーク電流を低減するために、１あるいは複数の電力供給からそれぞれ独立して分離される。
【００１７】
特定の実施形態において、制御ロジックあるいは動的なクロック電力消費をスケジューリングする重要なパイプラインを導入することなくリーク電力を低減するために、既存のデバイス及び非同期処理あるいはデータ転送を使用するシステムは更新されうる。ハンドシェーク信号をスイッチ要素に直接供給することによって、受けとられたハンドシェーク信号に基づいてスイッチ制御信号を生成することによって、あるいはそれら任意の組合せによって、既存のステージ間で既に使用されているハンドシェーク信号は、個々のステージを電源に対して、選択的に結合あるいは分離するために使用されうる。
【００１８】
図２を参照すると、非同期パイプラインにおけるリークを制御するためのシステムの特定の例示的実施形態が示され、一般に２００と称される。システム２００は、Ｎ−１ステージ２０２、Ｎステージ２０４、及びＮ＋１ステージ２０６を含む３つの典型的な連続するパイプライン・ステージを含む。入力信号２０８は、第１の状態ホルダ２１０に提供される。Ｎ−１ステージ２０２は、ロジック回路２１４において、第１の状態ホルダ２１０から入力信号２１２を受け取るように構成されている。ロジック回路２１４は、第２の状態ホルダ２１８に出力信号２１６を提供するように構成されている。Ｎステージ２０４は、ロジック回路２２２において、第２の状態ホルダ２１８から入力信号２２０を受け取るように構成されている。ロジック回路２２２は、出力信号２２４を提供するために、第３の状態ホルダ２２６に結合される。Ｎ＋１ステージ２０６は、ロジック回路２３０において第３の状態ホルダ２２６から入力２２８を受け取るように、及び第４の状態ホルダ２３４に出力信号２３２を提供するように、構成されている。状態ホルダ２１０，２１８，２２６および２３４は、ラッチ、フリップ・フロップ、その他のデータ・ストレージ・デバイス、あるいはそれら任意の組合せを含みうる。
【００１９】
特定の実施形態において、Ｎ−１ステージ２０２のロジック回路２１４は、グラウンドに結合されゲート端子で入力２５０を受け取るフット・スイッチ２５２のようなスイッチによって、電源に選択的に結合されている。同様に、Ｎステージ２０４のロジック回路２２２はスイッチ２５４を介して電源に結合され、Ｎ＋１ステージ２０６のロジック回路２３０はスイッチ２５６を介して電源に結合されている。
【００２０】
第１の制御ロジック回路２６０は第１の状態ホルダ２１０に結合され、第２の制御ロジック回路２７０は第２の状態ホルダ２１８に結合され、第３の制御ロジック回路２８０は第３の状態ホルダ２２６に結合され、第４の制御ロジック回路２９０は第４の状態ホルダ２３４に結合されている。制御ロジック回路２６０、２７０、２８０、及び２９０の各々が、パイプライン・ステージ２０２、２０４、及び２６０の非同期処理を制御するハンドシェーク信号を生成、送信、及び受信するように構成されている。特定の実施形態において、要求（ＲＥＱ）信号を後続の制御ロジック回路に提供するよう、及びアクノレッジメント（ＡＣＫ）信号を先行する制御ロジック回路に提供するよう、各制御ロジック回路２６０、２７０、２８０、及び２９０は適合されている。加えて、特定の実施形態において、要求（ＲＥＱ）信号を先行する制御ロジック回路から受け取るよう、及びアクノレッジメント（ＡＣＫ）信号を後続の制御ロジック回路から受け取るよう、各制御ロジック回路２６０、２７０、２８０、及び２９０は適合されている。特定の実施形態において、ステージ２０２、２０４、及び２０６の各々は、非同期処理パイプラインの非同期ロジック・ステージとして動作しうる。
【００２１】
前のステージの状態、現行ステージの状態、後続ステージの状態、あるいはそれら任意の組合せを含む処理パイプラインの状態を示す制御信号を受け取るために、スイッチ２５２、２５４、及び２５６の各々は結合されている。例えば、トランジスタのゲート端子で受け取られる第１の制御ロジック回路２６０からのＲＥＱ信号２６２に応じて、更にボディあるいはバルク端子で受け取られる第３の制御ロジック回路２８０からのＡＣＫ信号２８４に応じて、Ｎステージ２０４のロジック回路２２２をグラウンドに対して、選択的に結合あるいは分離するように適合されたトランジスタとして、第２制御スイッチ２５４が例示されている。このように、前のステージ（例えば、Ｎ−１ステージ２０２）の状態、後続ステージ（例えば、Ｎ＋１ステージ２０６）の状態、及び現行ステージ（例えば、Ｎステージ２０４）の状態に依存して、各ステージのロジック回路は、処理を可能にするためにグラウンドに結合されうる、あるいは処理が完了している場合にグラウンドから分離されうる。加えて、各ステージのロジック回路は、データが前のステージから利用不可能な場合、データが後続ステージに提供される必要がない場合、あるいはそれら任意の組合せの場合、グラウンドから分離されうる。
【００２２】
特定の実施形態において、入力信号２０８が、第１の状態ホルダ２１０で受け取られ、１あるいは複数のラッチあるいはフリップ・フロップによって保持されている場合、システム２００の例示的な動作は、各ロジック回路２１４、２２２、及び２３０が、それぞれのスイッチ２５２、２５４、及び２５６を介してグラウンドから分離される（例えば各信号２６２、２７２、及び２８２が「０」であり、各信号２７４、２８４、及び２９４が「０」である）ことから開始される。Ｎ−２ステージ（すなわちＮ−１ステージ２０２の先行ステージ）からのハンドシェーク信号（図示されず）は、Ｎ−１ステージ２０２での消費のために有効データが第１の状態ホルダ２１０に格納されたことを示しうる。特定の実施形態において、ハンドシェーク信号は、スイッチ２５２をアクティベートする「１」信号であり、スイッチ２５２は、ロジック回路２１４に結合された端子とグラウンドに結合された端子との間に電子経路を作成し、Ｎ−１ステージ２０２のロジック回路２１４の電源をオンにする。
【００２３】
Ｎ−１ステージ２０２のロジック回路２１４で処理が完了した場合、ＲＥＱ信号２６２（例えば「１」）は第２の制御ロジック回路２７０に送られ、ロジック回路２１４の出力は第２の状態ホルダ２１８に格納される。加えて、ＲＥＱ信号２６２もスイッチ２５４に送られ、Ｎステージ２０４のロジック回路２２２の電源をオンにする。
【００２４】
Ｎステージ２０４のロジック回路２２２で処理が完了した場合、ＲＥＱ信号２２２は第３の制御ロジック回路２８０に送られ、ロジック回路２２２の出力は第３の状態ホルダ２２６に格納される。ＲＥＱ信号２７２もスイッチ２５６に送られ、ＡＣＫ信号２７４（例えば「１」）が第１の制御回路２６０に送られる。ＲＥＱ信号２７２はスイッチ２５６をアクティベートし、Ｎ＋１ステージ２０６のロジック回路２３０の電源をオンにする。ＡＣＫ信号２７４はスイッチ２５２をディアクティベートし、Ｎ−１ステージ２０２のロジック回路２１４の電源をオフにする。
【００２５】
Ｎ＋１ステージ２０６のロジック回路２３０で処理が完了した場合、ＲＥＱ信号２８２が第４の制御ロジック回路２９０に送られ、ロジック回路２３０の出力が第４の状態ホルダ２３４に格納される。ＡＣＫ信号２８４が、第２の制御回路２７０に送られる。ＡＣＫ信号２８４はスイッチ２５４をディアクティベートし、Ｎステージ２０４のロジック回路２２２の電源をオフにする。
【００２６】
後続のＮ＋２ステージ（図示せず）が動作を完了した場合のように第４の状態ホルダ２３４に格納されたデータが必要なくなると、第４の制御ロジック回路２９０がＡＣＫ信号２９４を第３の制御回路２８０へ送る。ＡＣＫ信号２９４はスイッチ２５６をディアクティベートし、Ｎ＋１ステージ２０６のロジック回路２３０の電源をオフにする。
【００２７】
このように、各ロジック回路は、有効入力データが前のステージによって提供されると結果として電源がオンにされ、後続ステージが出力データの処理を完了すると電源がオフにされる。特定の実施形態において、各ステージは、後続ステージが処理を完了するまで電源がオフにされたままである。例えば、スイッチ２５４はＲＥＱ信号２６２によって電源がオンにされ、ＡＣＫ信号２８４によって電源がオフにされる。スイッチ２５４は、たとえ別のＲＥＱ信号２６２が受け取られても、ＡＣＫ信号２８４が存続している間は電源がオフにされたままである。結果として、前のステージと後続ステージとの両方の準備がレディー状態になるまで、各ステージは電源がオフにされたままでありうる。
【００２８】
別の実施形態においては、システム２００は、Ｎ−１ステージ２０２のような第１の非同期ロジック・ステージと、Ｎステージ２０４のような、スイッチを介して電源に結合された端子を含む第２の非同期ロジック・ステージとを含む。このスイッチは、第２の非同期ロジック・ステージに対する電力を使用可能にするために、先行の非同期ロジック・ステージから第２の非同期ロジック・ステージに送られる制御信号に応じて、選択的にアクティベートされる。図２に例示されたように、先行の非同期ロジック・ステージは、第１の非同期ロジック・ステージ（Ｎ−１ステージ２０２）を含む。別の実施形態において、先行の非同期ロジック・ステージは、第１の非同期ロジック・ステージ以外のデバイスを含む。例えば、Ｎステージ２０４の電源を、選択的にオンあるいはオフにする制御信号を提供するＮ−１ステージ２０２以外のバス、モデム、あるいは回路デバイス（図示せず）を、先行のロジック回路は含む。
【００２９】
図３を参照すると、非同期システムにおけるリーク制御の方法の、第２の例示的な実施形態が示されている。３０２では、非同期回路デバイスの動作ステージで、先行ステージからの制御信号が受け取られる。動作ステージは、ラッチ・デバイス、フリップ・フロップ・デバイス、ロジック・デバイス、あるいはそれら任意の組合せを含みうる。例示的な実施形態において、制御信号は、図２に例示されるように第２の制御ロジック回路２７０で受け取られる要求信号２６２のように、制御ロジック回路で受け取られうる。
【００３０】
特定の実施形態において、制御信号は要求信号、データ有効性信号、あるいはそれら任意の組合せを含む。例えば、制御信号は先行ステージでのデータ動作の完了を示すデータ有効条件に応答しうる。例示的な実施形態において、非同期回路デバイスは複数ステージ・パイプラインを有するプロセッサを含み、先行ステージ及び動作ステージは、複数ステージ・パイプラインの連続するステージである。
【００３１】
３０４へ移動すると、動作ステージに対する電力を使用可能にするために、動作ステージへと送られる制御信号に応じて、動作ステージに関連付けられたスイッチがアクティベートされる。このスイッチは、１あるいは複数のトランジスタを含みうる。別の実施形態において、スイッチはヘッド・スイッチあるいはフット・スイッチである。
【００３２】
要求信号を受け取ることに加えて、特定の実施形態においては、スイッチがアクティベートされる前にも、非同期回路デバイスにおける後続ステージからのアクノレッジ信号が受け取られうる。アクノレッジ信号は、後続ステージでのデータ動作の完了に応答しうる。方法は３０６で停止する。
【００３３】
図４を参照すると、非同期システムにおけるリーク制御の方法の、第３の例示的な実施形態が示されている。この方法は、４０２において、非同期回路デバイスの動作ステージで、後続ステージからの制御信号を受け取ることを含む。特定の実施形態において、制御信号はアクノレッジ信号、データ消費信号、あるいはそれら任意の組合せを備える。例示的な実施形態において、制御信号は、図２に例示されるように第２の制御ロジック回路２７０で受け取られるアクノレッジメント信号２８４のように、制御ロジック回路で受け取られうる。
【００３４】
４０４へ進むと、動作ステージへの電力をディアクティベートするために動作ステージへと送られる制御信号に応じて、動作ステージに関連付けられたスイッチが、ディアクティベートされる。方法は４０６で停止する。
【００３５】
図５を参照すると、非同期システムにおけるリーク制御の方法の、第４の例示的な実施形態が示されている。方法は、５０２において、前のステージ（ステージＮ−１）での処理が完了しているかを現在動作中のステージを考慮して判定することを含む。特定の実施形態において、この判定は、前のステージに関連付けられたその他のハンドシェーク信号あるいはデータ有効性に左右される。例示的な実施形態において、この方法は図２に例示されたシステム２００のように、非同期データ処理パイプラインのコントローラにおいて実行されうる。
【００３６】
前のステージでの処理が完了すると、方法は５０４へと進む。ここでは、後続ステージ（ステージＮ＋１）が、データを受け取る準備ができているかが判定される。特定の実施形態において、この判定は後続ステージからのアクノレッジメント信号あるいはデータ消費信号に左右される。後続ステージが、現在動作中のステージからデータを受け取る準備ができていると判定された場合、方法は５０６へと進む。ここでは、現在動作中のステージ（ステージＮ）が電力をオンにする処理を行う。特定の実施形態において、電力をオンにする処理はヘッド・スイッチあるいはフット・スイッチをアクティベートすることを含む。この電力をオンにする処理の開始は、ゲート端子でハンドシェーク信号を受け取るトランジスタ、図２に例示されたボディ端子、及びそれら任意の組合せを介するような、ハンドシェーク信号に応じて生成され、ハンドシェーク信号に直接応答するスイッチ・アクティベーション信号に応じて動作しうる。
【００３７】
５０８へ進むと、特定の実施形態において、現行ステージ動作は、前のステージの出力を使用して実行される。別の実施形態において、非同期システムの少なくとも一部が状態レスでありうるため、現在動作中のステージが前のステージからデータを受け取ることなく動作を実行する。更に別の実施形態において、現在動作中のステージは、複数の前のステージからの出力のような状態情報を受け取りうる。この場合、現在動作中のステージは、状態情報が複数の前のステージから利用可能になるまで、電源がオフにされたままになりうる。５１０へ移動すると、現在の動作ステージでの処理が完了したかが判定される。
【００３８】
現在動作中のステージでの処理が完了すると、この方法は５１２へと進む。ここでは、現在動作中のステージの出力が後続ステージによる使用のためにラッチされる。特定の実施形態において、ラッチされた出力は、処理分岐が生じた場合などに複数の後続ステージによって使用される。代替的な実施形態において、非同期システムの少なくとも一部がステートレスであるため、後続ステージによる使用のためにラッチされる状態情報は存在しない。
【００３９】
５１４に進むと、アクノレッジ信号（ＡＣＫ）が前のステージに送られ、現在の動作ステージでの動作が完了したことが示される。特定の実施形態において、アクノレッジ信号は、データ消費信号を含む。５１６へ進むと、アクノレッジメント信号（ＡＣＫ）が後続ステージから受け取られているかが判定される。アクノレッジメント信号が後続ステージから受け取られていると判定され、後続ステージが現在動作中のステージからの出力データ及び状態情報をもはや必要としていないことが示されると、現在動作中のステージは５１８で電源がオフにされる。方法はその後５０２へと戻る。
【００４０】
図６は、非同期パイプラインにおけるリークを制御するためのシステムを含む無線デバイスのような、通信デバイス６００の例示的な実施形態のブロック図である。デバイス６００は、ステージ電力制御回路６６２に結合された１あるいは複数の非同期処理パイプライン・ステージ６６０を含む。ステージ電力制御回路６６２は、非同期パイプラインの状態に応じて、１あるいは複数の非同期処理パイプライン・ステージ６６０を電源に選択的に結合するように構成されている。特定の実施形態において、非同期処理パイプライン・ステージ６６０およびステージ電力制御回路６６２は、図１乃至５に関して説明されているような方式で、インアクティブなパイプライン・ステージの電源をオフにするよう動作する。特定の実施形態において、非同期処理パイプライン・ステージ６６０及びステージ電力制御回路６６２は、デジタル信号プロセッサ（ＤＳＰ）６１０のようなプロセッサに結合される、あるいはそのようなプロセッサ内に統合される。例示的な実施形態において、ＤＳＰ６１０はパイプライン方式のＤＳＰである。
【００４１】
図６は、バス６５２に結合されたバス・コントローラ６５０を含むＤＳＰ６１０を示している。特定の実施形態において、データはバス６５２を介して非同期的に転送される。図６は、バス６５２とディスプレイ６２８とに結合されたディスプレイ・コントローラ６２６も示している。符号器／復号器（ＣＯＤＥＣ）６３４もバス６５２に結合されうる。スピーカ６３６及びマイクロフォン６３８もＣＯＤＥＣ６３４に結合されうる。
【００４２】
図６はまた、無線アンテナ６４２及びバス６５２に結合されうる無線コントローラ及び／あるいはモデム６４０をも示す。特定の実施形態において、入力デバイス６３０と電源６４４とがオンチップ・システム６２２に結合されている。更に、特定の実施形態において、図６に例示されているように、ディスプレイ６２８、入力デバイス６３０、スピーカ６３６、マイクロフォン６３８、無線アンテナ６４２、及び電源６４４がオンチップ・システム６２２の外部に位置している。しかし、それらの各々がインタフェースあるいはコントローラのようなオンチップ・システム６２２の構成要素に結合されうる。
【００４３】
非同期処理パイプライン・ステージ６６０及びステージ電力制御回路６６２が、ＤＳＰ６１０に結合されて、あるいはＤＳＰ６１０と統合されているように示されているが、通信デバイス６００のその他の構成要素は、非同期処理パイプライン・ステージ６６０として動作しうる、あるいは非同期処理パイプライン・ステージ６６０を含みうる。例えば、無線音声通信を含む非同期パイプラインは、マイクロフォン６３８、ＣＯＤＥＣ６３４、バス６５２、バス・コントローラ６５０、ＤＳＰ６１０、無線コントローラ及び／あるいはモデム６４０、あるいはそれら任意の組合せのうちの全て、あるいは一部を含みうる。
【００４４】
上記で説明されたシステム及び方法と関連して、システムは第１のパイプライン動作を実行する第１の手段と、第１のパイライン動作に続いて起こる第２のパイプライン動作を非同期的に実行する第２の手段を含みうる。例えば、第１の手段は、図２のステージ２０２、２０４、２０６に関連付けて説明されたロジック回路、ラッチ、及びフリップ・フロップ、あるいは図６の通信デバイス６００におけるマイクロフォン６３８、ＣＯＤＥＣ６３４、バス６５２、バス・コントローラ６５０、ＤＳＰ６１０、無線コントローラ及び／あるいはモデム６４０、メモリ６３２、ディスプレイ・コントローラ６２６、及びディスプレイ６２８、あるいはそれら任意の組合せのような、通信デバイスの１あるいは複数の構成要素を含む。同様に、第２の手段は、図２のステージ２０２、２０４、２０６に関連付けて説明されたロジック回路、ラッチ、及びフリップ・フロップ、あるいは図６の通信デバイス６００におけるマイクロフォン６３８、ＣＯＤＥＣ６３４、バス６５２、バス・コントローラ６５０、ＤＳＰ６１０、無線コントローラ及び／あるいはモデム６４０、メモリ６３２、ディスプレイ・コントローラ６２６、及びディスプレイ６２８、あるいはそれら任意の組合せのような、通信デバイスの１あるいは複数の構成要素を含む。このシステムは、図１乃至図６に示され、上記で説明されている１あるいは複数のスイッチ、トランジスタ、制御ロジック回路、ステージ電力制御回路、あるいはそれら任意の組合せのような、第１のパイプライン動作の状態に応じて第２の手段を電源から選択的に分離する手段も含みうる。
【００４５】
当業者はさらに本明細書で開示された実施形態に関連付けて説明された多様な例示的な論理ブロック、モジュール、回路、およびアルゴリズム・ステップは、電子ハードウェア、コンピュータ・ソフトウェア、あるいはこれら両方の組み合わせによって実現されうるということを正しく理解するだろう。このハードウェアおよびソフトウェアの互換性を明確に例示するために、多様な実例的な構成要素、ブロック、モジュール、回路、およびステップが、一般にそれらの機能の観点から上記で説明されている。そのような機能がハードウェアとして、あるいはソフトウェアとして実現されるかどうかは、システム全体に課せられている特定のアプリケーションおよび設計の制約に依存する。当業者は、各特定のアプリケーションのために方式を変化させることによって、説明された機能性を実施しうるがこういった実施判断は本発明の範囲からの逸脱をまねくものと解釈されるべきではない。
【００４６】
本明細書において開示された実施形態に関連付けて説明されたアルゴリズムあるいは方法のステップは、直接的にハードウェアにおいて、プロセッサによって実行されるソフトウェア・モジュールにおいて、あるいはこの２つの組み合わせにおいて実施されうる。ソフトウェア・モジュールはＲＡＭメモリ、フラッシュ・メモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハード・ディスク、リムーバブル・ディスク、ＣＤ−ＲＯＭ、あるいは当該技術分野において周知のその他任意の形態の記憶媒体に存在しうる。典型的な記憶媒体は、記憶媒体からの情報を読み取り、記憶媒体に情報を書き込むことができるプロセッサのようなプロセッサに結合される。別の方法としては、記憶媒体はプロセッサに不可欠でありうる。プロセッサおよび記憶媒体はＡＳＩＣ内に存在しうる。ＡＳＩＣはコンピュータ・デバイスあるいはユーザ端末内に存在しうる。別の選択肢として、プロセッサおよび記憶媒体は離散的な構成要素としてコンピューティング・デバイスあるいはユーザ端末内に存在しうる。
【００４７】
開示された実施形態の上記記述は、当業者に対して開示された実施形態を製造あるいは使用することを可能にするために提供される。これらの実施形態に対する多様な変形例は当業者にとって容易に明らかになるであろう。また本明細書で規定された一般的原理は、この開示の精神あるいは範囲から逸脱することなく他の実施形態に適用されうる。よって、本開示は本明細書で示される実施形態に限定されるよう意図されたものではなく、以下に続く特許請求の範囲によって定義される原理および新規の特徴と矛盾しない最大範囲であると認められるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
非同期回路デバイスの動作ステージで、先行ステージからの制御信号を受け取ることと、
前記動作ステージに対する電力を使用可能にするために、前記動作ステージに送られた制御信号に応じて前記動作ステージに関連付けられたスイッチをアクティベートすることと
を備える方法。
［Ｃ２］
前記制御信号が要求信号を備えるＣ１に記載の方法。
［Ｃ３］
前記制御信号がデータ有効性信号を備えるＣ１に記載の方法。
［Ｃ４］
前記動作ステージが、ラッチ・デバイス、フリップ・フロップ・デバイス、ロジック・デバイス、あるいはそれら任意の組合せを含むＣ１に記載の方法。
［Ｃ５］
前記スイッチがトランジスタを含むＣ１に記載の方法。
［Ｃ６］
前記スイッチがヘッド・スイッチあるいはフット・スイッチであるＣ１に記載の方法。
［Ｃ７］
前記制御信号が、前記先行ステージでデータ動作の完了を示すデータ有効状態に応答するＣ１に記載の方法。
［Ｃ８］
前記非同期回路デバイスの後続ステージからアクノレッジ信号を受け取った後、前記スイッチがアクティベートされるＣ７に記載の方法。
［Ｃ９］
前記アクノレッジ信号が、前記後続ステージでのデータ動作の完了に応答するＣ８に記載の方法。
［Ｃ１０］
前記非同期回路デバイスが、複数ステージ・パイプラインを有するプロセッサを含み、前記先行ステージ及び前記動作ステージが前記複数ステージ・パイプラインにおける連続したステージであるＣ１に記載の方法。
［Ｃ１１］
非同期回路デバイスの動作ステージで、後続ステージからの制御信号を受け取ることと、
前記動作ステージに対する電力をディアクティベートするために、前記動作ステージに送られた制御信号に応じて前記動作ステージに関連付けられたスイッチをディアクティベートすることと
を備える方法。
［Ｃ１２］
前記制御信号が、アクノレッジ信号を備えるＣ１１に記載の方法。
［Ｃ１３］
前記制御信号が、データ消費信号を備えるＣ１１に記載の方法。
［Ｃ１４］
第１の非同期ロジック・ステージと、
スイッチを介して電源に結合された端子を含む第２の非同期ロジック・ステージとを含むシステムであって、
前記第２の非同期ロジック・ステージに対する電力を使用可能にするために、先行の非同期ロジック・ステージから前記第２の非同期ロジック・ステージへ送られた制御信号に応じて、前記スイッチがアクティベートされるシステム。
［Ｃ１５］
前記先行の非同期ロジック・ステージが、前記第１の非同期ロジック・ステージを備えるＣ１４に記載のシステム。
［Ｃ１６］
前記先行の非同期ロジック・ステージが、前記第１の非同期ロジック・ステージ以外のデバイスを備えるＣ１４に記載のシステム。
［Ｃ１７］
第１のパイプライン動作を実行する第１の手段と、
前記第１のパイプライン動作に続く第２のパイプライン動作を非同期的に実行する第２の手段と、
前記第１のパイプライン動作に応じて、前記第２の手段を電源から選択的に分離する手段と
を備えるシステム。
［Ｃ１８］
前記第２のパイプライン動作による使用のために、前記第１のパイプライン動作の状態を保存する手段を更に備えるＣ１７に記載のシステム。
［Ｃ１９］
前記第２の手段を電源から選択的に分離する手段が、
前記電源に結合され、更に前記第２の手段の少なくとも１つの回路に結合されたスイッチと、
前記第１のパイプライン動作が処理を行っている場合に前記少なくとも１つの回路を前記電源から分離するように構成され、前記スイッチに結合された第１の制御回路と
を備えるＣ１７に記載のシステム。
［Ｃ２０］
前記第２のパイプライン動作に続く第３のパイプライン動作を非同期的に実行する第３の手段と、
前記第３のパイプライン動作が完了した場合にアクノレッジ信号を前記第１の制御回路に送るように構成されて、前記第３の手段に結合された第２の制御回路とを備え、前記第１の制御回路が更に、前記アクノレッジ信号に応じて、前記少なくとも１つの回路を前記電源から分離するように更に構成されているＣ１９に記載のシステム。
［Ｃ２１］
非同期処理パイプラインの処理ステージと、
前記非同期処理パイプラインの状態に応じて、前記処理ステージを電源に選択的に結合するように構成された制御回路と
を備えるシステム。
［Ｃ２２］
前記非同期処理ステージが、変調／復調（モデム）動作を実行するＣ２１に記載のシステム。
［Ｃ２３］
前記非同期処理ステージが、符号化／復号（ＣＯＤＥＣ）動作を実行するＣ２１に記載のシステム。
［Ｃ２４］
パイプライン化されたデジタル信号プロセッサ（ＤＳＰ）を更に備え、前記非同期処理パイプラインの少なくとも一部が前記パイプライン化されたＤＳＰによって実行されるＣ２１に記載のシステム。
［Ｃ２５］
前記非同期処理パイプラインは、バスを介して非同期データ転送を行うＣ２１に記載のシステム。
【図１】
0005524312.tif 000002
【図２】
0005524312.tif 000003
【図３】
0005524312.tif 000004
【図４】
0005524312.tif 000005
【図５】
0005524312.tif 000006
【図６】
0005524312.tif 000007