(57)【特許請求の範囲】
【請求項１】
絶縁膜を介してベース基板とボンド基板を貼り合わせて貼り合わせ基板を製造する方法であって、少なくとも、
前記ベース基板の貼り合わせ面に部分的に又は厚さが部分的に異なる多孔質層を形成する多孔質層形成工程と、
前記多孔質層を前記絶縁膜に変化させることで、前記ベース基板の貼り合わせ面に部分的に厚さの異なる前記絶縁膜を形成する絶縁膜形成工程と、
該絶縁膜を介して前記ベース基板と前記ボンド基板を貼り合わせる貼り合わせ工程と、
貼り合わせられた前記ボンド基板を薄膜化して薄膜層を形成する薄膜化工程とを有することを特徴とする貼り合わせ基板の製造方法。
【請求項２】
前記多孔質層形成工程において、前記ベース基板の貼り合わせ面に厚さが部分的に異なる前記多孔質層を形成する場合に、少なくとも、
前記ベース基板の貼り合わせ面に保護膜を形成し、該保護膜上にレジストマスクを形成し、前記保護膜を前記レジストマスクの形状にパターン成形し、前記レジストマスクを除去し、前記パターン成形された保護膜を有する前記ベース基板の貼り合わせ面に前記多孔質層を形成することで、前記ベース基板の貼り合わせ面の全体に厚さが部分的に異なる前記多孔質層を形成することを特徴とする請求項１に記載の貼り合わせ基板の製造方法。
【請求項３】
前記多孔質層形成工程において、前記ベース基板の貼り合わせ面に部分的に前記多孔質層を形成する場合に、少なくとも、
前記ベース基板の貼り合わせ面にレジストマスクを形成し、該ベース基板の貼り合わせ面に多孔質層を形成した後に、前記レジストマスクを除去することで、前記ベース基板の貼り合わせ面に部分的に前記多孔質層を形成することを特徴とする請求項１に記載の貼り合わせ基板の製造方法。
【請求項４】
前記多孔質層形成工程において、前記ベース基板の貼り合わせ面を陽極酸化することで、前記ベース基板の貼り合わせ面に部分的に又は厚さが部分的に異なる前記多孔質層を形成することを特徴とする請求項１乃至請求項３のいずれか１項に記載の貼り合わせ基板の製造方法。
【請求項５】
前記多孔質層形成工程において、前記ベース基板の貼り合わせ面に厚さが部分的に異なる前記多孔質層を形成する場合に、
前記ベース基板の貼り合わせ面を陽極酸化すると供に、前記パターン成形された保護膜が除去されることを特徴とする請求項２に記載の貼り合わせ基板の製造方法。
【請求項６】
前記ベース基板及び／又は前記ボンド基板として、シリコン基板を用いることを特徴とする請求項１乃至請求項５のいずれか１項に記載の貼り合わせ基板の製造方法。
【請求項７】
前記絶縁膜形成工程において、前記多孔質層を熱酸化により酸化膜に変化させることで、前記ベース基板の貼り合わせ面に部分的に厚さの異なる前記絶縁膜を形成することを特徴とする請求項１乃至請求項６のいずれか１項に記載の貼り合わせ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貼り合わせ基板及びその製造方法に関する。
【背景技術】
【０００２】
近年、加速度及び角速度等によって誘起される慣性力、圧力、その他の種々の物理量の計測に用いられる各種センサーや、流路がシリコン基板に設けられた流体センサー等、及び高電圧、高電流を扱うパワー素子を同じ基板上に一体化して作製するシリコンデバイスが注目されている。
【０００３】
このようなセンサー等は、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）技術等によりシリコン基板上に作製された片持ち梁や中空構造の質量体、あるいはシリコン基板内に作製された中空構造等を有する。このようなセンサーを基板上に作製する方法の一例として、ＳＯＩ基板を用いたものが報告されている（特許文献１）。特許文献１では、ベース基板上に絶縁膜と、該絶縁膜上に薄膜層を有するＳＯＩウェーハを用意し、ＳＯＩウェーハの薄膜層表面に、センサー部となるブリッジ抵抗素子や、制御部（ＣＭＯＳ回路）及び配線部を作製する。次に、ＳＯＩウェーハの表面、裏面を保護材（レジスト）で覆い、センサー部に対応する裏面部分をフォトリソグラフィーにて窓開け後、エッチングによりセンサー部に対応する裏面シリコン部分を薄膜化する。このあとガラス基板に貼り付けることで、圧力センサーとして完成する。また、高電圧・高電流パワー素子を基板上に作製する方法においては、高電圧が印加される箇所と、そうでない箇所をそれぞれデバイス領域を分離して配置する方法が紹介されている（特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−１０３１７７号公報
【特許文献２】特開２００９−１４７２９７号公報
【特許文献３】特開２００５−２２９０６２号公報
【特許文献４】特開２００６−１００４７９号公報
【非特許文献】
【０００５】
【非特許文献１】「ＩＥＩＣＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ」、  Ｖｏｌ．８０−Ｃ，Ｎｏ．３（１９９７）ｐｐ．３７８−３８７
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本来、薄膜層に形成されるセンサー素子、高電圧・高電流パワー素子、制御部（ＣＭＯＳ回路等）等の種類によって必要な絶縁膜の厚さは異なる。しかしながら、それぞれに適した部分的に異なる膜厚の絶縁膜を有する貼り合わせ基板については作製が困難であり、一般的な貼り合わせ基板の製造方法では、基板内で均一な絶縁膜を有する貼り合わせ基板しか作製できなかった。そのため、貼り合わせ基板の絶縁膜は回路内で一番耐圧が必要な箇所など、一番厚い膜厚が必要なところを基準に決定されてきた。しかしながら、絶縁膜の厚さが均一で、かつ厚いと、センサー素子、高電圧・高電流パワー素子、制御部（ＣＭＯＳ回路等）等の異なる耐圧特性を必要とする素子を一体化して作製するにあたり、作製工程が煩雑となり、また各素子の機能が制限されることが問題であった。そのため、簡単な方法で部分的に厚さの異なる絶縁膜を形成することができる貼り合わせ基板の製造方法、及び部分的に厚さの異なる絶縁膜を有する貼り合わせ基板の開発が望まれていた。
【０００７】
本発明は、上述の事情に鑑みてなされたものであり、簡単な方法で、部分的に厚さの異なる絶縁膜とすることができる貼り合わせ基板の製造方法を提供することを目的とする。また、センサー素子、高電圧・高電流パワー素子、制御部（ＣＭＯＳ回路等）等の異なる耐圧特性を必要とする素子を一体化して作製するにあたり、これらの素子を最適な膜厚を有する絶縁膜の部分にそれぞれ形成することができるので、作製工程を減らしながらも高機能な素子が作製可能な貼り合わせ基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明では、絶縁膜を介してベース基板とボンド基板を貼り合わせて貼り合わせ基板を製造する方法であって、少なくとも、
前記ベース基板の貼り合わせ面に部分的に又は厚さが部分的に異なる多孔質層を形成する多孔質層形成工程と、
前記多孔質層を前記絶縁膜に変化させることで、前記ベース基板の貼り合わせ面に部分的に厚さの異なる前記絶縁膜を形成する絶縁膜形成工程と、
該絶縁膜を介して前記ベース基板と前記ボンド基板を貼り合わせる貼り合わせ工程と、
貼り合わせられた前記ボンド基板を薄膜化して薄膜層を形成する薄膜化工程とを有することを特徴とする貼り合わせ基板の製造方法を提供する。
【０００９】
このような多孔質層形成工程と絶縁膜形成工程を有する貼り合わせ基板の製造方法であれば、ベース基板の多孔質層が形成された部分と多孔質層が形成されていない部分に対する絶縁膜の形成速度の差を利用することにより、部分的に厚さの異なる絶縁膜を容易に形成することができる貼り合わせ基板の製造方法となる。また、このようにして製造された貼り合わせ基板は、センサー素子、高電圧・高電流パワー素子、制御部（ＣＭＯＳ回路等）等の異なる耐圧特性を必要とする素子を一体化して作製するにあたり、これらの素子を最適な膜厚を有する絶縁膜の部分にそれぞれ形成することができるので、作製工程を減らしながらも高機能な素子を作製可能な貼り合わせ基板となる。
【００１０】
また、前記多孔質層形成工程において、前記ベース基板の貼り合わせ面に厚さが部分的に異なる前記多孔質層を形成する場合に、少なくとも、
前記ベース基板の貼り合わせ面に保護膜を形成し、該保護膜上にレジストマスクを形成し、前記保護膜を前記レジストマスクの形状にパターン成形し、前記レジストマスクを除去し、前記パターン成形された保護膜を有する前記ベース基板の貼り合わせ面に前記多孔質層を形成することで、前記ベース基板の貼り合わせ面の全体に厚さが部分的に異なる前記多孔質層を形成することが好ましい。
【００１１】
このような多孔質層形成工程であれば、保護膜がない箇所は深く多孔質層が形成され、保護膜がある箇所は浅く多孔質層が形成されるため、ベース基板の貼り合わせ面の全体に、厚さが部分的に異なる多孔質層を形成することが容易となるため好ましい。
【００１２】
さらに、前記多孔質層形成工程において、前記ベース基板の貼り合わせ面に部分的に前記多孔質層を形成する場合に、少なくとも、
前記ベース基板の貼り合わせ面にレジストマスクを形成し、該ベース基板の貼り合わせ面に多孔質層を形成した後に、前記レジストマスクを除去することで、前記ベース基板の貼り合わせ面に部分的に前記多孔質層を形成することが好ましい。
【００１３】
このような多孔質層形成工程であれば、レジストマスクがある部分は多孔質層が形成されないため、ベース基板の貼り合わせ面に部分的に前記多孔質層を形成することが容易となるため好ましい。
【００１４】
また、前記多孔質層形成工程において、前記ベース基板の貼り合わせ面を陽極酸化することで、前記ベース基板の貼り合わせ面に部分的に又は厚さが部分的に異なる前記多孔質層を形成することが好ましい。
【００１５】
このような陽極酸化法によれば多孔質層を容易に形成でき、かつ多孔質層の厚さ、多孔度、孔径を基板の用途に応じて容易に制御できるため好ましい。
【００１６】
さらに、前記多孔質層形成工程において、前記ベース基板の貼り合わせ面に厚さが部分的に異なる前記多孔質層を形成する場合に、
前記ベース基板の貼り合わせ面を陽極酸化すると供に、前記パターン成形された保護膜が除去されることが好ましい。
【００１７】
このような多孔質層形成工程であれば、保護膜がない箇所は深く多孔質層が形成され、保護膜がある箇所は陽極酸化により除去されるまでのあいだ多孔質層の形成が行われないので、より浅く多孔質層が形成されるため、ベース基板の貼り合わせ面の全体に、厚さが部分的に異なる多孔質層を形成することが容易となるため好ましい。
【００１８】
また、前記ベース基板及び／又は前記ボンド基板として、シリコン基板を用いることが好ましい。
【００１９】
このように、ベース基板にシリコン基板を用いることで、多孔質層形成工程において多孔質層を形成することが容易となり、また絶縁膜形成工程において絶縁膜として酸化膜を形成することが容易となるため好ましい。また、ボンド基板にシリコン基板を用いることで、薄膜化工程において形成される薄膜層はいわゆるＳＯＩ層となり、センサー素子、高電圧・高電流パワー素子、制御部（ＣＭＯＳ回路等）等の種々のデバイス製造が容易となるため好ましい。さらに、前記ベース基板及び前記ボンド基板の両方とも、シリコン基板を用いることで、構造自体も複雑なものではなく、従来の工程を応用でき、低コストで歩留り良く製造することができる貼り合わせ基板の製造方法となるため好ましい。
【００２０】
さらに、前記絶縁膜形成工程において、前記多孔質層を熱酸化により酸化膜に変化させることで、前記ベース基板の貼り合わせ面に部分的に厚さの異なる前記絶縁膜を形成することが好ましい。
【００２１】
このように酸化膜を形成することにより、ベース基板の貼り合わせ面に部分的に厚さの異なる絶縁膜を形成することが容易となるため好ましい。また、酸化膜は優れた絶縁性を有するため絶縁膜として好ましい。
【００２２】
また、上記目的を達成するために本発明では、ベース基板上に絶縁膜と、該絶縁膜上に薄膜層とを有する貼り合わせ基板であって、少なくとも、前記絶縁膜が部分的に厚さの異なるものであることを特徴とする貼り合わせ基板を提供する。
【００２３】
このような貼り合わせ基板であれば、センサー素子、高電圧・高電流パワー素子、制御部（ＣＭＯＳ回路等）等の異なる耐圧特性を必要とする素子を一体化して作製するにあたり、これらの素子を最適な膜厚を有する絶縁膜の部分にそれぞれ形成することができるので、作製工程を減らしながらも高機能な素子が作製可能な貼り合わせ基板となる。
【００２４】
さらに、前記絶縁膜と前記薄膜層の界面が平坦であることが好ましい。
【００２５】
このような貼り合わせ基板であれば、ＭＥＭＳ技術を応用して作製されるセンサー素子、高電圧・高電流パワー素子、制御部（ＣＭＯＳ回路等）等の異なる耐圧特性を必要とする素子を一体化して形成するのにより適した貼り合わせ基板となるため好ましい。
【００２６】
また、前記ベース基板がシリコン基板であること、及び／又は前記薄膜層がシリコンからなるものであることが好ましい。
【００２７】
このようなベース基板、薄膜層（ＳＯＩ層）であれば、取り扱いが容易で、異なる耐圧特性を必要とする素子を同一基板上に一体化して形成するのにより適した貼り合わせ基板となるため好ましい。
【００２８】
さらに、前記絶縁膜が酸化膜であることが好ましい。
【００２９】
部分的に厚さの異なる絶縁膜が酸化膜であれば、異なる耐圧特性を必要とする素子を一体化して作製するのにより適した貼り合わせ基板となるため好ましい。
【発明の効果】
【００３０】
以上説明したように本発明によれば、簡単な方法で、部分的に厚さの異なる絶縁膜を形成することができる貼り合わせ基板の製造方法を提供することをができる。また、同一基板上にセンサー素子、高電圧・高電流パワー素子、制御部（ＣＭＯＳ回路等）等の異なる耐圧特性を必要とする素子を一体化して作製するにあたり、これらの素子を最適な膜厚を有する絶縁膜の部分にそれぞれ形成することができるので、作製工程を減らしながらも高機能な素子が作製可能な貼り合わせ基板を提供することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の貼り合わせ基板の断面図である。
【図２】本発明の貼り合わせ基板の製造工程の第一の態様、及び該貼り合わせ基板上に素子を形成する工程を示すフロー図である。
【図３】本発明の貼り合わせ基板の製造工程の第二の態様、及び該貼り合わせ基板上に素子を形成する工程を示すフロー図である。
【図４】本発明の貼り合わせ基板の製造工程の第一の態様において、絶縁膜が形成されたベース基板の断面写真である。
【発明を実施するための形態】
【００３２】
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
【００３３】
センサーではセンサー部と制御部、高電圧・高電流パワー素子では、高電圧部と制御部というように、同一基板上に作製される素子等の機能は大きく分かれている。当然基板に求められる特性も、作製されるデバイスの種類・機能に応じて求められるものが変わってくると考えられる。特に貼り合わせ基板においては、絶縁膜の厚さが重要なパラメータであると考えられる。センサーで言えば、センサー部で要求される最適な絶縁膜の膜厚と、制御部で要求される最適な絶縁膜の膜厚は異なり、高電圧・高電流パワー素子では、高電圧・高電流部で要求される最適な絶縁膜の膜厚と、制御部で要求される最適な絶縁膜の膜厚は本来異なると思われる。しかしながら、従来の貼り合わせ基板の製造方法では、所定の場所の絶縁膜の膜厚を貼り合わせ基板の作製段階から簡単に制御する方法はなかった。そこで、前述のように、簡単な方法で部分的に厚さの異なる絶縁膜を形成することができる貼り合わせ基板の製造方法、及び部分的に厚さの異なる絶縁膜を有する貼り合わせ基板の開発が望まれていた。
【００３４】
本発明者らは、簡単な方法で部分的に厚さの異なる絶縁膜を形成することができる貼り合わせ基板の製造方法、及び部分的に厚さの異なる絶縁膜を有する貼り合わせ基板について鋭意検討を重ね、多孔質層には非多孔質層より速く絶縁膜が形成されることを見出し、ベース基板の貼り合わせ面に部分的に又は厚さが部分的に異なる多孔質層を形成することで絶縁膜形成の早さの異なる部分を同一基板面上に形成できることを見出し、多孔質層を絶縁膜に変化させることで、簡単な方法で部分的に厚さの異なる絶縁膜を形成することができることを見出して、本発明を完成させた。
【００３５】
ポーラスシリコン自体については多数の特許文献などに報告されている。その利用法は、ＳＯＩウェーハを作製する方法についてであり、非特許文献１にあるように古くから報告されているＥＬＴＲＡＮ（登録商標）基板以外に、特許文献３、４のようにＳＯＩウェーハ作製法も提案されている。一般的なポーラスシリコン作製方法は陽極酸化法であり、おおむね以下の通りである。まずＨＦ（フッ化水素）を含む水溶液を準備、これにシリコンウェーハを入れる。そして対向電極との間に直流電圧を印加する。この際、シリコン基板側を陽極とする。ＨＦ水溶液濃度や基板抵抗率、印加電流密度、時間などのパラメータによりポーラスシリコンの出来具合（多孔度）が変化する。この多孔度に影響するパラメータは例えば、非特許文献１などにも詳しく紹介されている。
【００３６】
このようにして作製されたポーラスシリコンを使ったＳＯＩとしては、ＥＬＴＲＡＮ：ポーラスシリコン層の上にエピタキシャル成長を行い、酸化膜付きウェーハと貼り合わせ、ポーラス層で剥離する方法（非特許文献１）、ポーラス層の上にエピタキシャル成長後、酸化雰囲気でアニールを行い、ポーラス層を酸化し、これをＢＯＸ層（埋め込み酸化膜層）とする方法（ポーラス層の内部酸化：特許文献３）、多孔度を徐々に下げてポーラスシリコンを形成しアニールすることで表面はマイグレーションにより単結晶化し、内部の多孔度の高いところはＢＯＸ層とする方法（特許文献４）等が知られている。しかしながら、いずれもＢＯＸ層は均一の厚さであり、部分的に膜厚の異なる絶縁膜を形成することは不可能である。本発明の貼り合わせ基板は部分的に膜厚の異なる絶縁膜を有し、異なる耐圧特性を必要とする素子を最適な膜厚を有する絶縁膜の部分にそれぞれ形成することができるので、作製工程を減らしながらも高機能な素子が作製可能な貼り合わせ基板となることを見出してなされた発明である。以下、本発明について詳細に説明する。
【００３７】
［貼り合わせ基板］
すなわち、本発明では、ベース基板上に絶縁膜と、該絶縁膜上に薄膜層とを有する貼り合わせ基板であって、少なくとも、前記絶縁膜が部分的に厚さの異なるものであることを特徴とする貼り合わせ基板を提供する。
【００３８】
本発明の貼り合わせ基板の断面図を図１に示す。本発明の貼り合わせ基板１０は、ベース基板１上に絶縁膜６と、該絶縁膜６上に薄膜層８とを有し、特に絶縁膜６が部分的に厚さの異なるものであることを特徴とする。本発明の貼り合わせ基板は、特に制限されないが、ＳＯＩ基板（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）とすることができる。以下、本発明の貼り合わせ基板の各構成要素について詳述する。
【００３９】
［ベース基板］
本発明にかかるベース基板としては、特に制限されないが、シリコン基板、特にシリコン単結晶基板であることが好ましい。ベース基板がシリコン基板、特にシリコン単結晶基板であれば、取り扱いが容易であり、さらに、下記に説明するように、多孔質層としてポーラスシリコンを容易に形成できるため好ましい。もちろん、化合物半導体等の他の半導体基板、石英基板などを用いることもできる。
【００４０】
［絶縁膜］
本発明の貼り合わせ基板は前記ベース基板上に絶縁膜を有し、該絶縁膜は部分的に厚さの異なるものである。特に制限されないが、絶縁膜はシリコン酸化膜であることが好ましい。絶縁膜がシリコン酸化膜であれば、優れた耐圧特性を有し、その膜厚の制御も容易であるため好ましい。
【００４１】
さらに、絶縁膜と薄膜層の界面が平坦であることが好ましい。このような貼り合わせ基板であれば、薄膜層の厚さを均一とし易く、異なる耐圧特性を必要とする素子を同一基板上に一体化して形成しやすいため好ましい。
【００４２】
［薄膜層］
本発明の貼り合わせ基板は前記絶縁膜上に薄膜層を有する。薄膜層は、特に制限されないが、シリコン、特にシリコン単結晶からなるもの、すなわちＳＯＩ層となることが好ましい。薄膜層がシリコンであれば、取り扱いが容易であり、異なる耐圧特性を必要とする素子を同一基板上に一体化して形成するのに一層適した貼り合わせ基板となるため好ましい。もちろん、薄膜層は、化合物半導体等、他の半導体であっても良い。
【００４３】
従来の貼り合わせ基板の製造方法では、基板内で均一な絶縁膜を有する貼り合わせ基板しか作製できなかったため、異なる耐圧特性を必要とする素子を一体化して作製するにあたり、工程が煩雑となり、素子の低機能化が問題となっていた。しかしながら、このような本発明の貼り合わせ基板であれば、センサー素子、高電圧・高電流パワー素子、制御部（ＣＭＯＳ回路等）等の異なる耐圧特性を必要とする素子を一体化して作製するにあたり、これらの素子を最適な膜厚を有する絶縁膜の部分にそれぞれ形成することができるので、作製工程を減らしながらも、高機能な素子が作製可能な貼り合わせ基板となる。
【００４４】
［貼り合わせ基板の製造方法］
さらに、本発明は、絶縁膜を介してベース基板とボンド基板を貼り合わせて貼り合わせ基板を製造する方法であって、少なくとも、
前記ベース基板の貼り合わせ面に部分的に又は厚さが部分的に異なる多孔質層を形成する多孔質層形成工程と、
前記多孔質層を前記絶縁膜に変化させることで、前記ベース基板の貼り合わせ面に部分的に厚さの異なる前記絶縁膜を形成する絶縁膜形成工程と、
該絶縁膜を介して前記ベース基板と前記ボンド基板を貼り合わせる貼り合わせ工程と、
貼り合わせられた前記ボンド基板を薄膜化して薄膜層を形成する薄膜化工程とを有することを特徴とする貼り合わせ基板の製造方法を提供する。
【００４５】
以下、本発明の貼り合わせ基板の製造方法の実施形態について図２及び図３を参照して説明する。図２及び図３は、本発明の貼り合わせ基板の製造工程の第一の態様と第二の態様とを示すフロー図である。
【００４６】
［多孔質層形成工程］
本発明の多孔質層形成工程では、ベース基板１の貼り合わせ面に部分的に又は厚さが部分的に異なる多孔質層５を形成する（図２（ａ）〜（ｇ）、図３（ａ）〜（ｅ））。この多孔質層形成工程を行うことで、ベース基板の多孔質層が形成された部分と多孔質層が形成されていない部分に対する絶縁膜の形成速度の差を利用することが可能となるため、後述する絶縁膜形成工程において部分的に厚さの異なる絶縁膜を形成することができる。以下、多孔質層形成工程の第一と第二の態様を例示するが、本発明にかかる多孔質層形成工程はこれに限られるものではない。
【００４７】
多孔質層形成工程の第一の態様として、ベース基板の貼り合わせ面に厚さが部分的に異なる多孔質層を形成する場合に、少なくとも、
前記ベース基板１の貼り合わせ面に保護膜２を形成し、該保護膜２上にレジストマスク４を形成し、前記保護膜２を前記レジストマスク４の形状にパターン成形し、前記レジストマスク４を除去し、前記パターン成形された保護膜２’を有する前記ベース基板１の貼り合わせ面に前記多孔質層５を形成することで、前記ベース基板１の貼り合わせ面の全体に厚さが部分的に異なる前記多孔質層５を形成することができる（図２（ａ）〜（ｇ）参照）。
【００４８】
このような多孔質層形成工程であれば、保護膜がない箇所は深く多孔質層が形成され、保護膜がある箇所は浅く多孔質層が形成されるため、ベース基板の貼り合わせ面の全体に、厚さが部分的に異なる多孔質層を形成することが容易となるため好ましい。以下、図２を用いて説明する。
【００４９】
図２に示すようにまず、準備したベース基板１上に保護膜２を形成する（図２（ａ）、（ｂ））。この保護膜の膜厚は貼り合わせ基板１０を作製したときの絶縁膜６の膜厚に関係するが、具体的な厚さは多孔質層５の形成方法、例えば後述の陽極酸化法の条件とも関係して決定される。すなわち、陽極酸化法により多孔質層５を形成する場合は、その条件、特にＨＦ濃度によって、保護膜２がエッチングされる速度に違いが生じるため、保護膜２の膜厚は、あとの陽極酸化条件に大きく依存することになる。このとき、保護膜２を酸化膜とすることが好ましい。
【００５０】
その後、保護膜２上にレジスト膜３を塗布し（図２（ｃ））、フォトリソグラフィーによりレジストマスク４を形成する（図２（ｄ））。次いで、エッチング等により保護膜２をレジストマスク４の形状にパターン成形して、パターン成形された保護膜２’とし（図２（ｅ））、レジストマスク４を除去する（図２（ｆ））。この場合、図２（ｄ）において形成されるレジストマスク４のパターンは絶縁膜６の厚さを変化させたい箇所に対応させる。パターン成形された保護膜２’は多孔質層５の形成を妨げるように働くため、パターン成形された保護膜２’で覆われた箇所には浅く多孔質層５が形成され、覆われていない箇所にはより深く多孔質層５が形成されることとなる。そのため、絶縁膜形成工程後には、パターン成形された保護膜２’で覆われた箇所は絶縁膜６の薄い箇所になり、パターン成形された保護膜２’で覆われていない箇所は絶縁膜６の厚い箇所になる。
【００５１】
その後、パターン成形された保護膜２’を有するベース基板１の貼り合わせ面に多孔質層５を形成する（図２（ｇ））。このようにパターン成形された保護膜２’を有するベース基板１に対して多孔質層５を形成すると、パターン成形された保護膜２’に覆われた箇所は覆われていない箇所に比べて多孔質層５の形成に遅延が生じ、結果的に厚さが部分的に異なる多孔質層５が形成される。特に、後述する陽極酸化法等の、多孔質層５の形成が基板内部に向かって進む方法を用いた場合には、表面に段差がない、すなわち、表面が平坦なベース基板１となる。このように、多孔質層５を形成した後のベース基板１の貼り合わせ面が平坦であれば、貼り合わせが容易であるため好ましい。
【００５２】
また、多孔質層形成工程の第二の態様として、ベース基板の貼り合わせ面に部分的に多孔質層を形成する場合に、少なくとも、
前記ベース基板１の貼り合わせ面にレジストマスク４を形成し、該ベース基板１の貼り合わせ面に多孔質層５を形成した後に、前記レジストマスク４を除去することで、前記ベース基板１の貼り合わせ面に部分的に前記多孔質層５を形成することが好ましい（図３（ａ）〜（ｅ）参照）。
【００５３】
このような多孔質層形成工程であれば、ベース基板の貼り合わせ面に部分的に多孔質層を形成することが容易となるため好ましい。以下、図３を用いて説明する。
【００５４】
図３に示すようにまず、準備したベース基板１上にレジスト膜３を塗布し（図３（ａ）、（ｂ））、フォトリソグラフィーによりレジストマスク４を形成する（図３（ｃ））。このパターンは絶縁膜６の膜厚を厚くしたい箇所に対応させる。この場合、絶縁膜形成工程後には、レジストマスク４で覆われた箇所は絶縁膜６の薄い箇所になり、レジストマスク４で覆われていない箇所は絶縁膜６の厚い箇所になる。
【００５５】
その後、レジストマスク４を有するベース基板１の貼り合わせ面に多孔質層５を形成し（図３（ｄ））、レジストマスク４を除去する（図３（ｅ））。このようにレジストマスク４を有するベース基板１に対して多孔質層５を形成すると、レジストマスク４に覆われた箇所は多孔質層５の形成が進まないため、ベース基板１の貼り合わせ面に部分的に多孔質層５を形成することができる。特に、後述する陽極酸化法等の、多孔質層５の形成が基板内部に向かって進む方法を用いた場合には、表面に段差がない、すなわち、表面が平坦なベース基板１となる。このように、多孔質層５を形成した後のベース基板１の貼り合わせ面が平坦であれば、貼り合わせが容易であるため好ましい。
【００５６】
また、上記の第一、第二の態様における多孔質層形成工程において、ベース基板の貼り合わせ面を陽極酸化することで、ベース基板の貼り合わせ面に部分的に又は厚さが部分的に異なる多孔質層を形成することが好ましい。このような陽極酸化法によれば多孔質層を容易に形成でき、かつ多孔質層の厚さ、多孔度、孔径を基板の用途に応じて容易に制御できるため好ましい。以下、この陽極酸化法を用いた方法について説明する。
【００５７】
例えばＨＦ（フッ化水素）含有液等の陽極酸化液中でシリコン単結晶基板等のベース基板１を陽極として電流を流すことにより、ベース基板１の表面に、数ｎｍの径の微細孔を有する多孔質層５（多孔質体）を形成する（図２（ｇ）、図３（ｄ）参照）。ここで、ＨＦ含有液等の陽極酸化液の組成やイオン濃度、電流値を変更することで、多孔質層５の多孔度、厚さ、及び孔径等を調整することができる。例えば、ＨＦ濃度が３０％、電流印加時間が８秒である場合には、多孔質層５の厚さが約２００ｎｍ、多孔度が約４０％になりうる。この陽極酸化法の条件に依存する多孔質層５の多孔度、厚さ、及び孔径等は、要求される絶縁膜の膜厚等を勘案して決定することができる。
【００５８】
さらに、多孔質層形成工程において、ベース基板１の貼り合わせ面に厚さが部分的に異なる多孔質層５を形成する場合に（図２（ａ）〜（ｇ）参照）、ベース基板１の貼り合わせ面を陽極酸化すると供に、パターン成形された保護膜２’が除去されることが好ましい。この場合、パターン成形された保護膜２’に覆われていない箇所は深く多孔質層５が形成され、パターン成形された保護膜２’に覆われている箇所は保護膜２’が陽極酸化により除去されるまでの間は多孔質層５の形成が行われないので、形成される多孔質層５は浅くなる。そのため、ベース基板１の貼り合わせ面の全体に、厚さが部分的に異なる多孔質層５を形成することが容易となる。
【００５９】
なお、多孔質層５は、陽極酸化法以外の方法によって形成されてもよい。例えば、多数の微細開口を有するマスクを通してベース基板１をドライエッチング又はウエットエッチングすることによっても多孔質層５を形成することができる。
【００６０】
また、図２（ａ）、（ｉ）及び図３（ａ）、（ｇ）において準備するベース基板１及び／又はボンド基板７としては、シリコン基板、特にシリコン単結晶基板を用いることが好ましい。このように、ベース基板１としてシリコン基板を用いることで、前述の多孔質層形成工程において多孔質層５を形成することが容易となり、上記陽極酸化法により、多孔質層５としてのポーラスシリコンを形成することが容易となるため好ましい。また後述する絶縁膜形成工程において、ベース基板１に絶縁膜６を形成することが容易となるため好ましい。また、ボンド基板７としてシリコン基板を用いることで、薄膜化工程において形成される薄膜層８はいわゆるＳＯＩ層となり、センサー素子、高電圧・高電流パワー素子、制御部（ＣＭＯＳ回路等）等の種々のデバイス製造に適用できるため好ましい。さらに、ベース基板１及びボンド基板７の両方とも、シリコン基板を用いることで、構造自体も複雑なものではなく、従来の工程を応用でき、低コストで歩留り良く製造することができる貼り合わせ基板の製造方法となるため好ましい。
【００６１】
［絶縁膜形成工程］
本発明の絶縁膜形成工程では、多孔質層５を絶縁膜６に変化させることで、ベース基板１の貼り合わせ面に部分的に厚さの異なる絶縁膜６を形成する（図２（ｈ）、図３（ｆ））。この場合、絶縁膜形成工程において、多孔質層５を熱酸化により酸化膜に変化させることで、ベース基板の貼り合わせ面に部分的に厚さの異なる絶縁膜６を形成することが好ましい。このように、酸化膜を形成することで、ベース基板１の貼り合わせ面に部分的に厚さの異なる絶縁膜６を形成することが容易となるため好ましい。このときの酸化条件、酸化方法は貼り合わせ基板１０としたときに必要な絶縁膜６の膜厚等によって適宜決定する。
【００６２】
多孔質層５は通常のベース基板１の表面と比べて絶縁膜６が形成される速度が速いことを本発明者らは見出した。例えば、ベース基板１としてシリコン単結晶基板を用いた場合には、多孔質層５としてのポーラスシリコン層はシリコン単結晶基板と比べて酸化速度が１．５倍程度大きい。この形成速度の違いにより、多孔質層５を選択的に早く形成して絶縁膜６を形成することが可能である。その結果として、多孔質層５の厚さに応じた絶縁膜６としての酸化膜を形成することが可能になる。このときの酸化条件であるが、圧力センサー用途やパワー素子向けであれば１μｍ前後と比較的厚い酸化膜が必要と予想される。そのためには、特に制限されないが、１１００℃などの高温で、水蒸気酸化など酸化速度が速い方法が好まれる。なお、絶縁膜形成工程において、ベース基板１及びボンド基板７の貼り合わせ面の両方に絶縁膜６を形成することも可能である。
【００６３】
［貼り合わせ工程］
本発明の貼り合わせ工程では、絶縁膜６を介してベース基板１とボンド基板７を貼り合わせる（図２（ｊ）、図３（ｈ））。また、本発明の貼り合わせ工程では、貼り合わせ後に結合強度を上げるために結合熱処理を行うこともできる。この貼り合わせ工程の条件は特に限定されず、通常の貼り合わせ基板を作製する条件のいずれをも適用することができる。
【００６４】
［薄膜化工程］
本発明の薄膜化工程では、貼り合わせ工程後に、貼り合わせられたボンド基板７を薄膜化して薄膜層８を形成する（図２（ｋ）、図３（ｉ））。この場合の薄膜化方法としては、エッチングや研磨による方法も可能であるし、貼り合わせ前にボンド基板７に水素イオンを注入してイオン注入層を形成し、その後熱処理して該イオン注入層で剥離、薄膜化する方法でも良い。
【００６５】
薄膜化工程後に、薄膜層８の表面改質のため、熱処理や仕上げの研磨、さらにはエピタキシャル成長を行うことも可能である。これらの表面改質等の処理としては、センサー素子、高電圧・高電流パワー素子、制御部（ＣＭＯＳ回路等）等の作製で求められる表面品質に合わせた処理を適宜選択することが出来る。こうして、本発明にかかる絶縁膜６を有する貼り合わせ基板１０を製造することができる。
【００６６】
従来は膜厚の異なる絶縁膜を形成することが困難であったために、異なる耐圧特性を必要とする素子を一体化して形成するにあたり、作製工程が煩雑となり、また最適な絶縁膜厚を選択できないため素子の機能が制限されることが問題であった。しかし、以上のように本発明の貼り合わせ基板の製造方法では、簡単な方法で貼り合わせ基板面内において異なる厚さの絶縁膜を形成することが可能である。以下に、本発明により製造された貼り合わせ基板上に異なる耐圧特性を必要とする素子を作製する工程について例示する。
【００６７】
［異なる耐圧特性を必要とする素子の作製工程］
本発明では薄膜化工程の後、製造された貼り合わせ基板１０の薄膜層８上に、センサー素子、高電圧・高電流パワー素子、制御部（ＣＭＯＳ回路等）等の素子９を形成する工程を行うことができる（図２（ｌ）、図３（ｊ））。上記のようにして作製された貼り合わせ基板には異なる耐圧特性を必要とする素子に応じた膜厚の絶縁膜６が正確にパターニングされて形成されている。そのため、より少ない作製工程で高機能なセンサー素子、高電圧・高電流パワー素子、制御部（ＣＭＯＳ回路等）等の素子９を作りこむことが可能となる（図２（ｋ）〜（ｌ）、図３（ｉ）〜（ｊ））。
【実施例】
【００６８】
以下、実施例、比較例を示し、本発明をより具体的に説明するが、本発明は下記の実施例に限定されるものではない。
【００６９】
［実施例１］
抵抗率０．０５Ω・ｃｍのボロンをドープした直径１５０ｍｍのシリコン単結晶基板をベース基板として、このベース基板に対してＰｙｒｏ雰囲気で１０００℃、９０分の処理で２００ｎｍの酸化膜を保護膜として形成した。この後、レジストを塗布し、フォトリソグラフィーにより、レジストマスクを形成した。今回はネガレジストを選択した。貼り合わせ基板としたときに厚い絶縁膜になる箇所は、１ｍｍ角の開口部とした。このレジストマスク付きウェーハをバッファードＨＦ溶液にて保護膜をエッチングし、硫酸過酸化水素混合液にてレジストを除去後、ＲＣＡ洗浄を実施することで、保護膜をレジストマスクの形状にパターン成形した。このベース基板に対してＨＦ濃度が２５％、電流印加時間が５００秒で陽極酸化を行い、厚さが約１０００ｎｍ、多孔度が約４０％の多孔質層を形成した。保護膜のある箇所は、この保護膜がＨＦ溶液にてエッチングされるまでの間は多孔質層が形成されない。結果として、ベース基板の貼り合わせ面に厚さが部分的に異なる多孔質層が形成された。陽極酸化後に、ベース基板をＰｙｒｏ雰囲気で１１５０℃、６時間処理を行い、多孔質層を熱酸化により酸化膜に変化させることで、ベース基板の貼り合わせ面に部分的に厚さの異なる絶縁膜を形成した。この場合、保護膜のなかった多孔質層を酸化した層は１μｍの酸化膜に、保護膜のあった箇所は、０．６μｍの酸化膜となった。絶縁膜が形成されたベース基板の断面写真を図４に示す。図４に示すように、ベース基板の貼り合わせ面に部分的に厚さの異なる絶縁膜が形成されていることが分かった。
【００７０】
このベース基板に、ボンド基板として抵抗率０．０５Ω・ｃｍのボロンをドープした直径１５０ｍｍのシリコン単結晶基板を貼り合わせ、１１５０℃で結合熱処理を行った。その後、ボンド基板を研磨により薄膜化することでシリコン層厚２０μｍの薄膜層を形成し、本発明の貼り合わせ基板を作製した。
【００７１】
［実施例２］
抵抗率０．０５Ω・ｃｍのボロンをドープした直径１５０ｍｍのシリコン単結晶基板をベース基板として、このベース基板に対してレジストを塗布し、フォトリソグラフィーにより、レジストマスクを形成した。今回はネガレジストを選択した。貼り合わせ基板としたときに厚い絶縁膜になる箇所は、１ｍｍ角の開口部とした。このレジストマスク付きウェーハに対して、ＨＦ濃度が２５％、電流印加時間が５００秒で陽極酸化を行い、厚さが約１０００ｎｍ、多孔度が約４０％の多孔質層を形成した。レジストマスクのある箇所は、陽極酸化されないため、陽極酸化された箇所、されない箇所がベース基板上に形成された。結果として、ベース基板の貼り合わせ面に部分的に多孔質層を形成することができた。陽極酸化後に、レジストマスク除去後、ベース基板をＰｙｒｏ雰囲気で１１５０℃、６時間処理を行い、多孔質層を熱酸化により酸化膜に変化させることで、ベース基板の貼り合わせ面に部分的に厚さの異なる絶縁膜を形成した。この場合、多孔質層が形成された箇所を酸化した層は１μｍの酸化膜に、レジストマスクのあった箇所（非多孔質層）は、０．６μｍの酸化膜となった。絶縁膜が形成されたベース基板の断面を確認したところ図４と同じく、ベース基板の貼り合わせ面に部分的に厚さの異なる絶縁膜が形成されていることが分かった。
【００７２】
このベース基板に、ボンド基板として抵抗率０．０５Ω・ｃｍのボロンをドープした直径１５０ｍｍのシリコン単結晶基板を貼り合わせ、１１５０℃で結合熱処理を行った。その後、ボンド基板を研磨により薄膜化することでシリコン層厚２０μｍの薄膜層を形成し、本発明の貼り合わせ基板を作製した。
【００７３】
［比較例１］
次に、比較例１として、多孔質層形成工程を行わない従来法について説明する。抵抗率０．０５Ω・ｃｍのボロンをドープした直径１５０ｍｍのシリコン単結晶基板をベース基板として、このベース基板に対して１１５０℃／Ｐｙｒｏ雰囲気で６時間処理を行い、絶縁膜として６００ｎｍの厚さの酸化膜を形成した。このベース基板に、ボンド基板として抵抗率０．０５Ω・ｃｍのボロンドープ直径１５０ｍｍシリコン単結晶基板を貼り合わせ、１１５０℃で結合熱処理を行った。その後、ボンド基板を研磨により薄膜化することでシリコン層厚２０μｍの薄膜層を形成し、貼り合わせ基板を作製した。絶縁膜が形成されたベース基板の断面を確認したところ、ベース基板の貼り合わせ面に０．６μｍの均一な厚さの絶縁膜が形成されていることが分かった。
【００７４】
以上より、多孔質層を形成しない比較例１では部分的に厚さの異なる絶縁膜を有する貼り合わせ基板は作製できないことが示された。これに対し、本発明の貼り合わせ基板の製造方法であれば、ベース基板の貼り合わせ面に部分的に又は厚さが部分的に異なる多孔質層を形成し、多孔質層を熱酸化により酸化膜に変化させることで、ベース基板の貼り合わせ面に部分的に厚さの異なる絶縁膜を形成することができることが示された。
【００７５】
また、本発明の貼り合わせ基板は、絶縁膜は部分的に厚さは異なるが貼り合わせ界面は平坦であることから、絶縁膜と薄膜層との界面は平坦である。従って、通常通りにフォトリソグラフィー工程を行いデバイスを作製できる。よって、センサー素子、高電圧・高電流パワー素子、制御部（ＣＭＯＳ回路等）等の異なる耐圧特性を必要とする素子を最適な膜厚を有する絶縁膜の部分に正確にそれぞれ形成することができるので、作製工程を減らしながらも高機能な素子が作製可能な貼り合わせ基板となる。
【００７６】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００７７】
１…ベース基板、  ２…保護膜、  ２’…パターン成形された保護膜、  ３…レジスト膜、  ４…レジストマスク、  ５…多孔質層、  ６…絶縁膜、  ７…ボンド基板、  ８…薄膜層、  ９…センサー素子、高電圧・高電流パワー素子、制御部（ＣＭＯＳ回路等）等の素子、  １０…貼り合わせ基板  
【図１】
0005454485.tif 000002
【図２】
0005454485.tif 000003
【図３】
0005454485.tif 000004
【図４】
0005454485.tif 000005