(57)【特許請求の範囲】
【請求項１】
変曲点を境に低輝度側がリニア特性を示し、高輝度側がログ特性を示す光電変換素子と、前記光電変換素子に接続された転送トランジスタと、前記転送トランジスタに接続された浮遊拡散層と、制御電圧と前記浮遊拡散層の間に接続されたリセットトランジスタと、前記浮遊拡散層の電圧を増幅して画素信号として出力する増幅トランジスタと、を有する画素回路がマトリクス状に配列された画素アレイ部と、
前記制御電圧を設定すると共に、前記リセットトランジスタ及び前記転送トランジスタの制御端子の電圧を設定して当該リセットトランジスタ及び当該転送トランジスタのオン／オフを制御する制御部と、
前記画素アレイ部の列毎に設けられ、前記画素信号を読み出す読出部と、
を備え、
前記制御部は、前記転送トランジスタの制御端子を中間電位に設定して被写体を露光することで得られた前記画素信号を通常画素信号として前記読出部に読み出させた後、
（１）前記制御電圧を前記光電変換素子へ電荷注入が可能な電圧に設定することで、前記リセットトランジスタを介して当該光電変換素子へ電荷を注入させ、
（２）次に、予め定められた時間だけ前記転送トランジスタの制御端子を中間電位に設定することで、前記光電変換素子に注入された電荷をリークさせ、
（３）次に、前記読出部に前記画素信号をホワイトリセット信号として読み出させる制御を行い、
（４）次に、前記工程（１）〜（３）をＭ回（Ｍは２以上の整数）繰り返し、
前記読出部は、読み出した前記Ｍ回分の前記ホワイトリセット信号の平均値を算出する固体撮像装置。
【請求項２】
前記読出部は、前記Ｍ回のホワイトリセット信号をそれぞれアナログ／デジタル変換し、デジタルのホワイトリセット信号を平均化して前記平均値を算出する請求項１に記載の固体撮像装置。
【請求項３】
前記読出部は、前記Ｍ回のアナログのホワイトリセット信号を平均化して前記平均値を算出した後に当該平均値をアナログ／デジタル変換する請求項１に記載の固体撮像装置。
【請求項４】
ランプ信号を生成する基準信号生成部を更に備え、
前記読出部は、シングルスロープ型であって、前記ランプ信号を用いて前記画素信号をアナログ／デジタル変換するものであり、
前記基準信号生成部は、前記読出部が前記通常画素信号をアナログ／デジタル変換する際は、予め定められた電圧Ｖ１から予め定められた電圧Ｖ３まで時間の経過と共に所定の傾きで変化する第１ランプ信号を出力し、前記読出部が前記ホワイトリセット信号をアナログ／デジタル変換する際は、前記電圧Ｖ１と前記電圧Ｖ３の間の電圧である電圧Ｖ２から前記電圧Ｖ３まで時間の経過と共に前記所定の傾きで変化する第２ランプ信号を出力する請求項１〜３の何れか一項に記載の固体撮像装置。
【請求項５】
前記第２ランプ信号の前記電圧Ｖ２から前記電圧Ｖ３の範囲は、前記ホワイトリセット信号のばらつきを包含する範囲である請求項４に記載の固体撮像装置。
【請求項６】
前記工程（４）では、前記工程（２）におけるリーク時間を一定にして前記工程（１）〜（３）をＭ回繰り返すシーケンスを単位シーケンスとすると、前記リーク時間の異なる単位シーケンスが複数回実行される請求項１〜５の何れか一項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リニア特性とログ特性とが変曲点で切り替わるリニアログ特性を持つ固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、ダイナミックレンジの拡大を図るために、変曲点を境に低輝度側にリニア特性を持ち、高輝度側にログ特性を持つ固体撮像装置が知られている。このような光電変換特性は、リニアログ特性と呼ばれており、例えば、特許文献１が知られている。以下、リニアログ特性において、リニア特性を持つ領域をリニア領域、ログ特性を持つ領域をログ領域と記述する。【０００３】
このような固体撮像素子は、リニアログ特性を示す光電変換素子と、光電変換素子に接続された転送トランジスタと、転送トランジスタに接続された浮遊拡散層と、ソースが浮遊拡散層に接続されたリセットトランジスタと、浮遊拡散層の電圧を増幅して画素信号として出力する増幅トランジスタと、を有する画素回路がマトリクス状に配列された画素部を備えている。特許文献２には、リセットトランジスタのドレインから光電変換素子へ電荷を注入（ホワイトリセット）することで、リニアログ特性の変曲点位置やログ特性の傾きをリアルタイムに観測することができる撮像装置の駆動方法が記載されている。【０００４】
また、特許文献３には、画素信号のノイズ成分を示すリセット信号と、ノイズ成分とシグナル成分を示すシグナル信号のそれぞれについてＮビットのアナログ／デジタル変換処理をＷ回繰り返して行い、それらを加算してデジタル加算処理することで、ランダムノイズの低減を図る技術が記載されている。【０００５】
しかしながら、特許文献２に記載されている技術において、画素信号のばらつき補正の効果を上げるためには、ホワイトリセット時に出力された画素信号に含まれるランダムノイズを除去する必要があった。特に、ログ特性の傾き検出は、２回分のホワイトリセットの出力差を用いて行うため、ホワイトリセット時に出力された画素信号に含まれるノイズ成分は影響が大きい。【０００６】
また、特許文献３には、画素信号のＡＤ変換時にランダムノイズを低減する方法が記載されているが、ホワイトリセットについては記載されていない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−５０５４４号公報
【特許文献２】特開２００６−１４０６６６号公報
【特許文献３】特開２００９−２９６４２３号公報
【発明の概要】
【０００８】
本発明の目的は、回路規模を大きくすることなく、ホワイトリセット出力に含まれるランダムノイズを低減させた固体撮像装置を提供することである。
【０００９】
本発明の一側面による固体撮像装置は、変曲点を境に低輝度側がリニア特性を示し、高輝度側がログ特性を示す光電変換素子と、前記光電変換素子に接続された転送トランジスタと、前記転送トランジスタに接続された浮遊拡散層と、制御電圧と前記浮遊拡散層の間に接続されたリセットトランジスタと、前記浮遊拡散層の電圧を増幅して画素信号として出力する増幅トランジスタと、を有する画素回路がマトリクス状に配列された画素アレイ部と、前記制御電圧を設定すると共に、前記リセットトランジスタ及び前記転送トランジスタの制御端子の電圧を設定して当該リセットトランジスタ及び当該転送トランジスタのオン／オフを制御する制御部と、前記画素アレイ部の列毎に設けられ、前記画素信号を読み出す読出部とを備え、前記制御部は、前記転送トランジスタの制御端子を中間電位に設定して被写体を露光することで得られた前記画素信号を通常画素信号として前記読出部に読み出させた後、（１）前記制御電圧を前記光電変換素子へ電荷注入が可能な電圧に設定することで、前記リセットトランジスタを介して当該光電変換素子へ電荷を注入させ、（２）次に、予め定められた時間だけ前記転送トランジスタの制御端子を中間電位に設定することで、前記光電変換素子に注入された電荷をリークさせ、（３）次に、前記読出部に前記画素信号をホワイトリセット信号として読み出させる制御を行い、（４）次に、前記工程（１）〜（３）をＭ回（Ｍは２以上の整数）繰り返し、前記読出部は、読み出した前記Ｍ回分の前記ホワイトリセット信号の平均値を算出する。
【図面の簡単な説明】
【００１０】
【図１】固体撮像装置と外部装置の構成を示すブロック図。
【図２】固体撮像素子の構成を示すブロック図。
【図３】画素の回路図。
【図４】画素のタイミングチャート。
【図５】画素の通常露光出力時の光電変換特性。
【図６】画素のホワイトリセット時の光電変換特性。
【図７】第１の実施の形態における画素駆動とカラムＡＤＣの動作を示したタイミングチャート。
【図８】第２の実施の形態における画素駆動とカラムＡＤＣの動作を示したタイミングチャート。
【発明を実施するための形態】
【００１１】
〔第１の実施の形態〕
図１は、本発明の実施の形態による固体撮像装置１の全体構成を示すブロック図である。図１に示す固体撮像装置１は、リニア特性とログ特性とが変曲点で切り替わるリニアログ特性の光電変換特性を持つ固体撮像装置である。具体的には、本実施の形態による固体撮像装置１は、変曲点より低輝度側がリニア特性を持ち、高輝度側がログ特性を持つリニアログ特性の光電変換特性を持つ固体撮像装置である。
【００１２】
固体撮像装置１は、撮像素子１１０及び画像処理部１２０を備えている。撮像素子１１０及び画像処理部１２０は１つのＩＣチップ内に構成されていても良いし、別のＩＣチップとして構成されても良い。
【００１３】
画像処理部１２０は、画像信号処理部１２１及び撮像素子制御部１２２を備えている。撮像素子制御部１２２は、ＳＹＳＣＬＫとレジスタ制御信号とを撮像素子１１０に出力し、撮像素子１１０を制御する。ＳＹＳＣＬＫは例えば図略の発振回路により生成される所定の周波数（例えば５４ＭＨｚ）を持つクロック信号である。レジスタ制御信号は、図２に示すタイミング制御部２２が備えている各種のレジスタにデータを書き込むための信号である。
【００１４】
撮像素子１１０は、画像信号を画像信号処理部１２１に出力する。画像信号処理部１２１は、画像信号に対して種々の画像処理を施し、画像出力信号として外部装置に出力する。ここで、外部装置としては、液晶パネルや有機ＥＬパネル等の表示装置や、画像出力信号を保持するメモリ等が該当する。
【００１５】
図２は、図１に示す撮像素子１１０の詳細な構成を示すブロック図である。撮像素子１１０は、画素アレイ部２１、タイミング制御部２２、ローデコーダ２３、カラムＡＤＣアレイ部２４（読出部）、カラムデコーダ２５、センスアンプ２６、ＬＶＤＳシリアライザ２７、出力端子２８、ランプ波生成回路２９（基準信号生成部）及び入力端子２１０、２１１を備えている。
【００１６】
画素アレイ部２１は、Ｍ（２以上の整数）行×Ｎ（２以上の整数）列でマトリックス状に配列された複数の画素ＧＣにより構成されている。
【００１７】
タイミング制御部２２は、ＰＬＬ、タイミングジェネレータ（ＴＧ）及びレジスタを備え、ローデコーダ２３、カラムＡＤＣアレイ部２４、カラムデコーダ２５、センスアンプ２６、ＬＶＤＳシリアライザ２７及びランプ波生成回路２９を制御する。ＰＬＬは、必要に応じてＳＹＳＣＬＫを逓倍（例えば２逓倍）してＴＧに供給する。ＴＧはＰＬＬから供給された信号に従って、水平同期信号及び垂直同期信号等のタイミング信号を生成し、ローデコーダ２３、カラムＡＤＣアレイ部２４、カラムデコーダ２５、センスアンプ２６、ＬＶＤＳシリアライザ２７及びランプ波生成回路２９に供給し、これらの動作を同期させる。
【００１８】
レジスタは、例えばローデコーダ２３が各画素に出力する各種の画素制御信号の波形を規定するためのデータを保持している。ここで、レジスタが保持するデータは、撮像素子制御部１２２から出力されるレジスタ制御信号によって書き込まれている。
【００１９】
ローデコーダ２３は、例えば、垂直走査回路とドライバ回路とを備えている。垂直走査回路は、例えば、シフトレジスタにより構成され、タイミング制御部２２のＴＧから出力される垂直同期信号をトリガーとして、画素アレイ部２１の各行をサイクリックに選択し、画素アレイ部２１を垂直走査する。ドライバ回路は、タイミング制御部２２のレジスタに書き込まれたデータに従って画素制御信号を生成し、各画素ＧＣに供給することで各画素ＧＣを駆動させる。ここで、タイミング制御部２２とローデコーダ２３とは、本発明における制御部に相当する。
【００２０】
カラムＡＤＣアレイ部２４は、画素アレイ部２１の各列に対応するＮ個のカラムＡＤＣ２１２を備えている。カラムＡＤＣ２１２は、画素アレイ部２１の各列に対応する垂直信号線Ｌ＿１を介して各列の画素ＧＣと接続され、垂直走査回路により選択された行の画素ＧＣから画素信号を読み出す。
【００２１】
画素アレイ部２１の各画素は、１水平期間において、ノイズ成分のみからなる画素信号と、ノイズ成分にシグナル成分が加算された画素信号とを出力する。ここで、ノイズ成分のみからなる画素信号をノイズ成分信号と記述し、ノイズ成分にシグナル成分が加算された画素信号をノイズ・シグナル成分信号と記述する。
【００２２】
カラムＡＤＣ２１２は、画素ＧＣからアナログの画素信号が入力されると、ランプ波生成回路２９が出力したランプ信号のレベルが画素信号のレベルを超えるまでの時間をカウントすることでＡＤ変換を行う、所謂シングルスロープ型のＡＤ変換器である。
【００２３】
カラムデコーダ２５は、例えばシフトレジスタにより構成され、水平同期信号に同期した列選択信号を出力することで、１水平走査期間において、各列のカラムＡＤＣ２１２をサイクリックに選択する。これにより、カラムＡＤＣアレイ部２４は水平走査され、各列のカラムＡＤＣ２１２が保持するデジタルの画像信号をセンスアンプ２６に順次に出力される。
【００２４】
センスアンプ２６は、カラムＡＤＣアレイ部２４から水平信号線Ｌ＿２を介して出力されるデジタルの画像信号を増幅し、ＬＶＤＳシリアライザ２７に出力する。
【００２５】
ＬＶＤＳシリアライザ２７は、ＬＶＤＳ（Low Voltage differential signaling）規格に準拠したシリアライザであり、センスアンプ２６から水平信号線Ｌ＿２を介してパラレルで出力される信号を差動増幅して所定ビットの信号とし、シリアルに変換して出力端子２８に出力する。
【００２６】
出力端子２８は、ＬＶＤＳシリアライザ２７からの画像信号を画像信号処理部１２１に出力する。
【００２７】
ランプ波生成回路２９は、一定の傾きを持って直線状に変化するランプ信号を生成し、カラムＡＤＣ２１２に出力する。
【００２８】
入力端子２１０は、撮像素子制御部１２２から供給されるＳＹＳＣＬＫが入力され、タイミング制御部２２に出力する。入力端子２１１は、撮像素子制御部１２２から供給されるレジスタ制御信号が入力され、タイミング制御部２２に出力する。
【００２９】
図３は、画素アレイ部２１を構成する画素ＧＣの一例を示した回路図である。図３に示す画素回路は、受光素子（以下“ＰＤ”と記述する。）、転送トランジスタＴＸ（以下“ＴＸ”と記述する。）、リセットトランジスタＲＳＴ（以下“ＲＳＴ”と記述する。）、増幅トランジスタＳＦ（以下“ＳＦ”と記述する。）、行選択トランジスタＳＥＬ（以下“ＳＥＬ”と記述する。）、及び浮遊拡散層ＦＤ（以下“ＦＤ”と記述する。ＦＤ：Floating Diffusion）を備えている。
【００３０】
ＰＤは埋め込み型（完全転送型）のフォトダイオードにより構成され、アノードに駆動電圧ＰＶＳＳが印加され、カソードにＴＸが接続されている。ＰＤで蓄積された電荷は、ＴＸを介してＦＤに転送される。
【００３１】
ＴＸは、例えばｎＭＯＳ（negative channel Metal Oxide Semiconductor）により構成され、ＰＤにより蓄積された信号電荷をＦＤに転送する。ＴＸのゲートには、ＴＸをオン、オフするための転送制御信号φＴＸ（画素制御信号の一例、以下“φＴＸ”と記述する。）が入力される。ＴＸのドレインは、ＦＤを介してＲＳＴに接続されている。φＴＸがローレベル（以下“Ｌｏ”と記述する。）になるとＴＸがオフし、φＴＸがハイレベル（以下“Ｈｉ”と記述する。）になると、ＴＸがオンする。尚、φＴＸは、ローデコーダ２３から出力される。
【００３２】
ＦＤは、ＰＤから転送された信号電荷を蓄積する。これにより、ＦＤには信号電荷に応じた電圧が現れる。
【００３３】
ＲＳＴは、例えばｎＭＯＳにより構成され、ＦＤをリセットし、ＦＤに蓄積された信号電荷をＦＤの外部に排出する。ＲＳＴのゲートには、ＲＳＴをオン、オフするためのリセット信号φＲＳＴ（画素制御信号の一例、以下“φＲＳＴ”と記述する。）が入力され、ドレインにφＲＤ（制御電圧、以下“φＲＤ”と記述する。）が入力され、ソースがＦＤを介してＳＦのゲートに接続されている。そして、ＲＳＴは、φＲＳＴ＝Ｈｉになるとオンし、ＦＤをφＲＤの電位とする。また、ＲＳＴは、φＲＳＴ＝Ｌｏになるとオフする。
【００３４】
尚、ＰＶＤＤ及びＰＶＳＳは図略の電圧源から出力され、φＲＳＴ及びφＲＤは、ローデコーダ２３から出力される。
【００３５】
ＳＦは、例えばｎＭＯＳにより構成され、ゲートがＦＤを介してＴＸ及びＲＳＴに接続され、ドレインにＰＶＤＤが入力され、ソースがＳＥＬに接続されている。そして、ＳＦはＦＤに現れる電圧を電流増幅してＳＥＬに出力する。
【００３６】
ＳＥＬは、例えばｎＭＯＳにより構成され、ゲートに行選択信号φＶＳＥＮ（画素制御信号の一例、以下“φＶＳＥＮ”と記述する。）が入力され、ドレインがＳＦに接続され、ソースが垂直信号線Ｌ＿１を介して対応する列のカラムＡＤＣ２１２に接続されている。そして、ＳＥＬは、ＳＦにより電流増幅された電圧を画像信号として、垂直信号線Ｌ＿１を介して対応する列のカラムＡＤＣ２１２に出力する。ここで、φＶＳＥＮはローデコーダ２３から出力される。
【００３７】
図４は、本実施の形態における画素ＧＣのタイミングチャートである。時刻ｔ０では、φＴＸを中間電位とし、リニアログ特性の露光期間である。φＲＤ＝Ｈｉ、φＲＳＴ＝Ｈｉとしているので、ＦＤは常にＰＶＤＤにリセットされている。
【００３８】
そして、φＲＳＴがＬｏになったとき、ＦＤの電圧がリセットレベルＶ＿ＰＶＤＤからノイズレベルまで低下している。これは、φＲＳＴをＨｉからＬｏに変化させたことによるＦＤとＲＳＴとの間の寄生容量やＦＤのｋｔｃノイズ等の影響により、ＦＤに信号電荷が発生するからである。このような、ＦＤとＲＳＴとの間の寄生容量やｋｔｃノイズは画素毎にばらついているため、ノイズレベルは画素毎にばらついている。また、リセットレベルＶ＿ＰＶＤＤはＰＶＤＤのレベルを示す。
【００３９】
時刻ｔ１では、φＶＳＥＮ＝Ｈｉにされ、ＦＤの電位（ノイズレベル）がノイズ成分信号としてカラムＡＤＣ２１２に読み出される。カラムＡＤＣ２１２は、信号ＲＡＭＰのレベルがノイズ成分信号のレベルを超えるまでの時間をカウントすることで、アナログのノイズ成分信号をＡＤ変換する。
【００４０】
時刻ｔ２では、φＴＸ＝Ｈｉにされ、ＰＤに蓄積された信号電荷がＦＤに転送される。そのため、時刻ｔ２では、ＦＤの電位はＰＤから転送された信号電荷量に応じてノイズレベルからシグナルレベルまで低下する。
【００４１】
時刻ｔ３では、φＴＸ＝Ｌｏにされ、ＦＤの電位（シグナルレベル）がノイズ・シグナル成分信号としてカラムＡＤＣ２１２に読み出される。カラムＡＤＣ２１２は、ランプ波生成回路２９から出力される信号ＲＡＭＰのレベルがノイズ・シグナル成分信号のレベルを超えるまでの時間をカウントすることで、アナログのノイズ・シグナル成分信号をＡＤ変換する。
【００４２】
そして、カラムＡＤＣ２１２は、デジタルのノイズ・シグナル成分信号からデジタルのノイズ成分信号を除去し、デジタルのシグナル成分信号を画像信号として出力する。時刻ｔ４では、φＲＳＴ＝Ｈｉとされ、ＦＤがリセットされる。この時刻ｔ０〜ｔ４で示す駆動シーケンスが、通常露光時のものである。
【００４３】
時刻ｔ５以降は、ホワイトリセット期間となる。まず、時刻ｔ５では、φＲＤ＝Ｌｏ、φＲＳＴ＝Ｈｉ、φＴＸ＝Ｈｉとされ、φＲＤからＦＤとＰＤに電荷が注入される。通常、リセットと言えば、ＰＤの電荷を空にすること（つまり、黒リセット）だが、時刻ｔ５ではＰＤを電荷で満たす操作をしているため、この操作は「ホワイトリセット」と呼ばれている。
【００４４】
時刻ｔ６では、φＲＤ＝Ｈｉとされ、φＴＸが中間電位とされる。これにより、ＰＤの電荷が徐々にＦＤ側にリークしていく。このφＴＸが中間電位となっているＰＤリーク時間を無限に長くすると、ＰＤには転送トランジスタのポテンシャル障壁までの電荷、つまり、画素ＧＣの変曲点出力を示す電荷量が残ることになる。しかし、ＰＤリーク時間を無限に長くしなくても、ある一定時間のＰＤリーク時間を確保した後にＰＤに残る電荷は、各画素ＧＣの転送トランジスタのポテンシャル障壁を示したものとなる。
【００４５】
時刻ｔ７では、φＶＳＥＮ＝Ｈｉにされ、ＦＤの電位（ノイズレベル）がノイズ成分信号としてカラムＡＤＣ２１２に読み出される。カラムＡＤＣ２１２は、アナログのノイズ成分信号をＡＤ変換する。
【００４６】
時刻ｔ８では、φＴＸ＝Ｈｉにされ、ＰＤに蓄積された信号電荷がＦＤに転送される。そのため、時刻ｔ８では、ＦＤの電位はＰＤから転送された信号電荷量に応じてノイズレベルからシグナルレベルまで低下する。
【００４７】
時刻ｔ９では、φＴＸ＝Ｌｏにされ、ＦＤの電位（シグナルレベル）がノイズ・シグナル成分信号としてカラムＡＤＣ２１２に読み出される。カラムＡＤＣ２１２は、アナログのノイズ・シグナル成分信号をＡＤ変換する。
【００４８】
ここで、通常露光出力とホワイトリセット出力とでカラムＡＤＣ２１２がノイズ・シグナル成分信号をＡＤ変換する際に用いる信号ＲＡＭＰの形が違う理由を説明する。通常露光出力時である時刻ｔ３にて示した信号ＲＡＭＰは、電圧Ｖ１から電圧Ｖ３まで所定の傾きで電圧が減少する波形となっている。一方、ホワイトリセット出力時である時刻ｔ９にて示した信号ＲＡＭＰは、電圧Ｖ２から電圧Ｖ３まで所定の傾きで電圧が減少する波形となっている。ここで、Ｖ１＞Ｖ２＞Ｖ３であり、電圧Ｖ２はオフセット値である。
【００４９】
図５は、画素ＧＣの通常露光出力時の光電変換特性である。入射光量によってセンサ出力は変化していることに加え、画素ＧＣ毎に変曲点のばらつきが存在する。このため、ログ領域の出力は画素ＧＣ毎にばらつきを持っている。従って、通常露光出力のノイズ・シグナル成分信号をＡＤ変換する際は、画素ＧＣの出力可能範囲の全てを包含するように、信号ＲＡＭＰの電圧範囲を設定する必要がある。
【００５０】
図６は、画素ＧＣのホワイトリセット出力時の光電変換特性である。ホワイトリセット出力は、理想的には、入射光量に依存せず、各画素ＧＣの変曲点位置に相当する出力が常に得られる。ホワイトリセット出力が取り得る出力幅というのは、各画素ＧＣの変曲点ばらつきに相当する。従って、通常露光出力時のように画素ＧＣの出力可能範囲全てを包含した信号ＲＡＭＰを用意する必要はなく、変曲点ばらつきを包含できる信号ＲＡＭＰを用意すればよい。こうすることで、カラムＡＤＣ２１２は信号ＲＡＭＰのスキャン範囲が狭くなるため、ホワイトリセット出力時のＡＤ変換時間を短縮することができる。そして短縮された時間を利用して、ホワイトリセットを複数回実施することができる。
【００５１】
図４に戻り、時刻ｔ４〜ｔ１０で示すホワイトリセットシーケンスＷＲ１ａの後、ＰＤリーク時間が同じホワイトリセットシーケンスＷＲ１ｂ（時刻ｔ１０〜ｔ１６）を行う。その後、１回目のホワイトリセットとＰＤリーク時間が異なるホワイトリセットシーケンスＷＲ２ａ（時刻ｔ１６〜ｔ２２）及びホワイトリセットシーケンスＷＲ２ｂ（時刻ｔ２２〜ｔ２８）を行う。ホワイトリセットシーケンスＷＲ２ａとＷＲ２ｂは、ＰＤリーク時間が同じである。このようにＰＤリーク時間の異なるホワイトリセットを行うのは、変曲点のばらつきに加えて、ログ傾きのばらつきを補正するためである。
【００５２】
なお、ホワイトリセットシーケンスＷＲ１ａ、ＷＲ１ｂにより構成される１つのシーケンスが単位シーケンスに該当する。また、ホワイトリセットシーケンスＷＲ２ａ、ＷＲ２ｂにより構成される１つのシーケンスが単位シーケンスに該当する。ここでは、単位シーケンスとしてリーク時間の異なる２種類の単位シーケンスを例示したが、本発明はこれに限定されず、それぞれリーク時間の異なる３種類以上の単位シーケンスが実行されてもよい。
【００５３】
図７は、本実施の形態における画素の駆動とカラムＡＤＣ２１２の動作とを示したタイミングチャートである。まず、カラムＡＤＣ２１２は、通常露光時のノイズ成分信号（Ｒｅｆ）を読み出して（Ｓ１）ＡＤ変換し（Ｓ２）、変換後のデジタルデータをカラムＡＤＣ２１２内のメモリに保持する（Ｓ３）。続いて、ノイズ・シグナル成分信号（Ｓｉｇｎａｌ）を読み出して（Ｓ４）ＡＤ変換し（Ｓ５）、変換後のデジタルデータをメモリに保持する（Ｓ６）。そして、カラムＡＤＣ２１２は、デジタルのＲｅｆとＳｉｇｎａｌの差分を取ることでＣＤＳを実施する（Ｓ７）。ＣＤＳ後のデータは、カラムＡＤＣ２１２内のメモリに蓄積される（Ｓ８）。
【００５４】
次に、ホワイトリセットとＰＤリークが行われた後、カラムＡＤＣ２１２は、ノイズ成分信号（ＷＲ１ａ＿Ｒ）を読み出して（Ｓ９）ＡＤ変換し（Ｓ１０）、変換後のデジタルデータをカラムＡＤＣ２１２内のメモリに保持する（Ｓ１１）。続いて、ノイズ・シグナル成分信号（ＷＲ１ａ＿Ｓ）を読み出して（Ｓ１２）ＡＤ変換し（Ｓ１３）、変換後のデジタルデータをメモリに保持する（Ｓ１４）。そしてカラムＡＤＣ２１２は、デジタルのＷＲ１ａ＿ＲとＷＲ１ａ＿Ｓとの差分を取ることでＣＤＳを実施する（Ｓ１５）。ＣＤＳ後のデータ（ＷＲ１ａ）は、カラムＡＤＣ２１２内のメモリに保持される（Ｓ１６）。
【００５５】
続いて、同様にホワイトリセットとＰＤリークが行われた後、カラムＡＤＣ２１２は、ノイズ成分信号（ＷＲ１ｂ＿Ｒ）を読み出して（Ｓ１７）ＡＤ変換し（Ｓ１８）、変換後のデジタルデータをカラムＡＤＣ２１２内のメモリに保持する（Ｓ１９）。続いて、ノイズ・シグナル成分信号（ＷＲ１ｂ＿Ｓ）を読み出して（Ｓ２０）ＡＤ変換し（Ｓ２１）、変換後のデジタルデータをメモリに保持する（Ｓ２２）。そしてカラムＡＤＣ２１２は、デジタルのＷＲ１ｂ＿ＲとＷＲ１ｂ＿Ｓとの差分を取ることでＣＤＳを実施する（Ｓ２３）。ＣＤＳ後のデータ（ＷＲ１ｂ）は、カラムＡＤＣ２１２内のメモリに保持される（Ｓ２４）。その後、カラムＡＤＣ２１２は、ＣＤＳ後のデータであるＷＲ１ａとＷＲ１ｂとの平均値（ＷＲ１）を求め（Ｓ２５）カラムＡＤＣ２１２内のメモリに保持する（Ｓ２６）。
【００５６】
次に、ホワイトリセットと１、２回目のＰＤリーク時とはＰＤリーク時間が異なるＰＤリークが行われた後、カラムＡＤＣ２１２は、ノイズ成分信号（ＷＲ２ａ＿Ｒ）を読み出して（Ｓ２７）ＡＤ変換し（Ｓ２８）、変換後のデジタルデータをカラムＡＤＣ２１２内のメモリに保持する（Ｓ２９）。続いて、ノイズ・シグナル成分信号（ＷＲ２ａ＿Ｓ）を読み出して（Ｓ３０）ＡＤ変換し（Ｓ３１）、変換後のデジタルデータをメモリに保持する（Ｓ３２）。そして、カラムＡＤＣ２１２は、デジタルのＷＲ２ａ＿ＲとＷＲ２ａ＿Ｓとの差分を取ることでＣＤＳを実施する（Ｓ３３）。ＣＤＳ後のデータ（ＷＲ２ａ）は、カラムＡＤＣ２１２内のメモリに保持される（Ｓ３４）。
【００５７】
続いて、同様にホワイトリセットとＰＤリークが行われた後、カラムＡＤＣ２１２は、ノイズ成分信号（ＷＲ２ｂ＿Ｒ）を読み出して（Ｓ３５）ＡＤ変換し（Ｓ３６）、変換後のデジタルデータをカラムＡＤＣ２１２内のメモリに保持する（Ｓ３７）。続いて、ノイズ・シグナル成分信号（ＷＲ２ｂ＿Ｓ）を読み出して（Ｓ３８）ＡＤ変換し（Ｓ３９）、変換後のデジタルデータをメモリに保持する（Ｓ４０）。そして、カラムＡＤＣ２１２は、デジタルのＷＲ２ｂ＿ＲとＷＲ２ｂ＿Ｓとの差分を取ることでＣＤＳを実施する（Ｓ４１）。ＣＤＳ後のデータ（ＷＲ２ｂ）は、カラムＡＤＣ２１２内のメモリに保持される（Ｓ４２）。その後、カラムＡＤＣ２１２は、ＣＤＳ後のデータであるＷＲ１ａとＷＲ２ｂとの平均値（ＷＲ２）を求め（Ｓ４３）、カラムＡＤＣ２１２内のメモリに保持する（Ｓ４４）。
【００５８】
このようにして得られたホワイトリセット出力を用いて、画像信号処理部１２１が通常露光時に得られた画素信号を補正することで、画素信号における変曲点ばらつきやログ傾きのばらつき等のノイズを補正することができる。
【００５９】
以上、説明したように、ＰＤリーク時間の同じホワイトリセットを２回続けて行い、各ホワイトリセット出力を平均化することで、ホワイトリセット出力に含まれるランダムノイズを低減することができる。更に、ＰＤリーク時間の異なるホワイトリセットを複数回行うことで、通常露光で得られた画素信号の変曲点のばらつきとログ傾きのばらつきを補正することができる。
【００６０】
更に、ホワイトリセット出力時の信号ＲＡＭＰをオフセットを持たせた波形とすることで、ホワイトリセット出力時のＡＤ変換にかかる時間を短縮することができる。従って、１水平走査の中で複数回のホワイトリセットを実施することができる。
【００６１】
尚、本実施の形態では、同じＰＤリーク時間のホワイトリセットを２回続けて行うこととしたが、２回に限るものではない。ランダムノイズの低減効果は、ホワイトリセット回数を増やせば増やすほど大きくなる。単純な計算では、Ｍ回（Ｍは２以上の整数）のホワイトリセットを行って平均化を行えば、ランダムノイズは１／√Ｍとなる。
【００６２】
また、画素ＧＣを埋め込み型のＰＤを用いることとして説明したが、表面型のＰＤで構成してもよい。
【００６３】
更に、本実施の形態ではカラムＡＤＣ２１２の方式としてシングルスロープ型を用いて説明したが、シングルスロープ型以外のＡＤＣ方式であってもよい。
【００６４】
〔第２の実施の形態〕
第１の実施の形態では、全てのホワイトリセット出力時において、ＡＤ変換を行った後のデジタルデータを平均化処理していた。第２の実施の形態では、ホワイトリセット出力のＣＤＳ及び平均化処理はアナログ値で行い、平均化された値に対してのみＡＤ変換を行う。尚、第２の実施の形態における固体撮像装置１及び撮像素子１１０の構造、画素ＧＣの回路図、画素ＧＣのタイミングチャートは図１〜図４と同じ構成であるため、説明を省略する。
【００６５】
図８は、本実施の形態における画素駆動とカラムＡＤＣ２１２の動作を示したタイミングチャートである。まず、カラムＡＤＣ２１２は、通常露光時のノイズ成分信号（Ｒｅｆ）を読み出し（Ｓ５１）、更にノイズ・シグナル成分信号（Ｓｉｇｎａｌ）を読み出して（Ｓ５２）両者の差分を取ることでＣＤＳを実施する（Ｓ５３）。そして、カラムＡＤＣ２１２は、ＣＤＳ後のアナログデータをＡＤ変換し（Ｓ５４）、カラムＡＤＣ２１２内のメモリに蓄積する（Ｓ５５）。
【００６６】
次に、ホワイトリセットとＰＤリークが行われた後、カラムＡＤＣ２１２は、ノイズ成分信号（ＷＲ１ａ＿Ｒ）を読み出し（Ｓ５６）、更にノイズ・シグナル成分信号（ＷＲ１ａ＿Ｓ）を読み出して（Ｓ５７）両者の差分を取ることでＣＤＳを実施する（Ｓ５８）。そして、カラムＡＤＣ２１２は、ＣＤＳ後のアナログデータ（ＷＲ１ａ）をカラムＡＤＣ２１２内のメモリに保持する。
【００６７】
続いて、同様にホワイトリセットとＰＤリークとが行われた後、カラムＡＤＣ２１２は、ホワイトリセット時のノイズ成分信号（ＷＲ１ｂ＿Ｒ）を読み出し（Ｓ５９）、更にノイズ・シグナル成分信号（ＷＲ１ｂ＿Ｓ）を読み出して（Ｓ６０）両者の差分を取ることでＣＤＳを実施する（Ｓ６１）。そして、カラムＡＤＣ２１２は、ＣＤＳ後のアナログデータであるＷＲ１ａとＷＲ１ｂとの平均値（ＷＲ１）を求め（Ｓ６２）、その平均値（ＷＲ１）に対してＡＤ変換を行って（Ｓ６３）、変換後のデータをメモリに保持する（Ｓ６４）。
【００６８】
次に、ホワイトリセットと１、２回目のＰＤリーク時とはＰＤリーク時間が異なるＰＤリークが行われた後、カラムＡＤＣ２１２は、ノイズ成分信号（ＷＲ２ａ＿Ｒ）を読み出し（Ｓ６５）、更にノイズ・シグナル成分信号（ＷＲ２ａ＿Ｓ）を読み出して（Ｓ６６）両者の差分を取ることでＣＤＳを実施する（Ｓ６７）。そして、カラムＡＤＣ２１２は、ＣＤＳ後のアナログデータ（ＷＲ２ａ）をカラムＡＤＣ２１２内のメモリに保持する。
【００６９】
続いて、同様にホワイトリセットとＰＤリークが行われた後、カラムＡＤＣ２１２は、ノイズ成分信号（ＷＲ２ｂ＿Ｒ）を読み出し（Ｓ６８）、更にノイズ・シグナル成分信号（ＷＲ２ｂ＿Ｓ）を読み出して（Ｓ６９）両者の差分を取ることでＣＤＳを実施する（Ｓ７０）。そして、カラムＡＤＣ２１２は、ＣＤＳ後のアナログデータであるＷＲ２ａとＷＲ２ｂとの平均値（ＷＲ２）を求め（Ｓ７１）、その平均値（ＷＲ２）に対してＡＤ変換を行って（Ｓ７２）、変換後のデータをメモリに保持する（Ｓ７３）。
【００７０】
第２の実施の形態では、第１の実施の形態に比べ、本実施の形態ではＡＤ変換の回数が少なくなるため、１走査にかかる時間を短縮することができる。更に、撮像素子１１０全体の消費電力の低減にも繋がる。
【００７１】
（上記の固体撮像装置の纏め）
上記固体撮像装置は、変曲点を境に低輝度側がリニア特性を示し、高輝度側がログ特性を示す光電変換素子と、前記光電変換素子に接続された転送トランジスタと、前記転送トランジスタに接続された浮遊拡散層と、制御電圧と前記浮遊拡散層の間に接続されたリセットトランジスタと、前記浮遊拡散層の電圧を増幅して画素信号として出力する増幅トランジスタと、を有する画素回路がマトリクス状に配列された画素アレイ部と、前記制御電圧を設定すると共に、前記リセットトランジスタ及び前記転送トランジスタの制御端子の電圧を設定して当該リセットトランジスタ及び当該転送トランジスタのオン／オフを制御する制御部と、前記画素アレイ部の列毎に設けられ、前記画素信号を読み出す読出部と、を備え、前記制御部は、前記転送トランジスタの制御端子を中間電位に設定して被写体を露光することで得られた前記画素信号を通常画素信号として前記読出部に読み出させた後、（１）前記制御電圧を前記光電変換素子へ電荷注入が可能な電圧に設定することで、前記リセットトランジスタを介して当該光電変換素子へ電荷を注入させ、（２）次に、予め定められた時間だけ前記転送トランジスタの制御端子を中間電位に設定することで、前記光電変換素子に注入された電荷をリークさせ、（３）次に、前記読出部に前記画素信号をホワイトリセット信号として読み出させる制御を行い、（４）次に、前記工程（１）〜（３）をＭ回（Ｍは２以上の整数）繰り返し、前記読出部は、読み出した前記Ｍ回分の前記ホワイトリセット信号の平均値を算出するものである。
【００７２】
この構成によれば、工程（１）〜（３）で示したホワイトリセットをＭ回繰り返して行い、各ホワイトリセット信号を平均化することで、ホワイトリセット信号に含まれるランダムノイズを低減することができる。従って、通常画素信号のばらつき補正の効果を向上させることができる。
【００７３】
また、上記構成において、前記読出部は、前記Ｍ回のホワイトリセット信号をそれぞれアナログ／デジタル変換し、デジタルのホワイトリセット信号を平均化して前記平均値を算出することが好ましい。
【００７４】
この構成によれば、各ホワイトリセット信号をアナログ／デジタル変換した後に平均化処理を実施するため、回路規模を大きくすることなく、ホワイトリセット信号のランダムノイズを低減することができる。
【００７５】
また、前記読出部は、前記Ｍ回のアナログのホワイトリセット信号を平均化して前記平均値を算出した後に当該平均値をアナログ／デジタル変換することが好ましい。
【００７６】
この構成によれば、アナログ／デジタル変換の回数が少なくて済むため、１水平走査時間を短縮できると共に、装置の消費電力を低減させることができる。
【００７７】
また、上記構成において、ランプ信号を生成する基準信号生成部を更に備え、前記読出部は、シングルスロープ型であって、前記ランプ信号を用いて前記画素信号をアナログ／デジタル変換するものであり、前記基準信号生成部は、前記読出部が前記通常画素信号をアナログ／デジタル変換する際は、予め定められた電圧Ｖ１から予め定められた電圧Ｖ３まで時間の経過と共に所定の傾きで変化する第１ランプ信号を出力し、前記読出部が前記ホワイトリセット信号をアナログ／デジタル変換する際は、前記電圧Ｖ１と前記電圧Ｖ３の間の電圧である電圧Ｖ２から前記電圧Ｖ３まで時間の経過と共に前記所定の傾きで変化する第２ランプ信号を出力することが好ましい。
【００７８】
この構成によれば、通常露光時に用いる第１ランプ信号は電圧Ｖ１から電圧Ｖ３の波形であるのに対し、ホワイトリセット時に用いる第２ランプ信号は電圧Ｖ２から電圧Ｖ３の波形であり、しかも電圧Ｖ２は電圧Ｖ１と電圧Ｖ３の間の値であることから、第１ランプ信号より第２ランプ信号の方がアナログ／デジタル変換時のスキャン幅が短い波形となっている。つまり、アナログ／デジタル変換にかかる時間を短縮することができ、短縮した時間分、複数回のホワイトリセットを実施することができる。
【００７９】
また、上記構成において、前記第２ランプ信号の前記電圧Ｖ２から前記電圧Ｖ３の範囲は、前記ホワイトリセット信号のばらつきを包含する範囲であることが好ましい。
【００８０】
ホワイトリセット時は、変曲点位置に相当する画素信号が得られる。つまり、第２ランプ信号を少なくとも変曲点ばらつきを包含した波形とすることで、アナログ／デジタル変換時のランプ信号のスキャン範囲が狭くなり、ホワイトリセット信号のアナログ／デジタル変換時間を短縮することができる。
【００８１】
また、上記構成において、前記工程（４）では、前記工程（２）におけるリーク時間を一定にして前記工程（１）〜（３）をＭ回繰り返すシーケンスを単位シーケンスとすると、前記リーク時間の異なる単位シーケンスが複数回実行されてもよい。
【００８２】
この構成によれば、リーク期間の異なる複数のホワイトリセット出力が得られる。
【要約】
通常露光出力の後、時刻（ｔ５）では、ＰＤに電荷が注入される。時刻（ｔ６）では、φＴＸが中間電位とされ、ＰＤの電荷が徐々にＦＤ側にリークされる。時刻（ｔ７）では、ＦＤの電位がノイズ成分信号としてカラムＡＤＣに読み出される。時刻（ｔ８）では、ＰＤに蓄積された信号電荷がＦＤに転送される。時刻（ｔ９）では、ＦＤの電位がノイズ・シグナル成分信号としてカラムＡＤＣに読み出される。ＰＤリーク時間が同じホワイトリセットはＭ回（Ｍは２以上の整数）実施され、カラムＡＤＣは信号を平均化する。【図１】
0005454741.tif 000002
【図２】
0005454741.tif 000003
【図３】
0005454741.tif 000004
【図４】
0005454741.tif 000005
【図５】
0005454741.tif 000006
【図６】
0005454741.tif 000007
【図７】
0005454741.tif 000008
【図８】
0005454741.tif 000009