(57)【特許請求の範囲】
【請求項１】
電力系統のアナログ信号を取り込んでディジタル化した信号を用いて保護継電演算を行なう保護継電演算部、該保護継電演算部からの複数信号を用いて出力を決定するシーケンスロジック部、該シーケンスロジック部の出力を外部に出力する出力端子を含み、電力系統の遮断器の操作信号を与える第１と第２の演算装置、該第１と第２の演算装置の動作試験のために前記ディジタル化した信号に代えて試験用入力を与える試験入力生成部、前記第１と第２の演算装置の前記出力端子のどちらにも前記電力系統の遮断器の操作を許可する信号が得られているときに、前記遮断器の操作を実行する引き外し回路から構成される総合動作試験機能付保護制御装置において、
前記第１と第２の演算装置内には、それぞれの前記出力端子から電力系統の遮断器の操作信号が与えられていることを確認するアンド回路と、該アンド回路の出力で起動され前記遮断器の動作時間経過後に出力する遅延タイマとをそれぞれ備え、前記の試験入力生成部による動作試験のときには、前記遅延タイマの出力を遮断器の動作信号としてシーケンスロジック部に与えることを特徴とする総合動作試験機能付保護制御装置。
【請求項２】
請求項１記載の総合動作試験機能付保護制御装置において、
第１と第２の演算装置の動作試験のために使用する設定情報を与える設定部を備えることを特徴とする総合動作試験機能付保護制御装置。
【請求項３】
請求項２記載の総合動作試験機能付保護制御装置において、
前記設定部は、試験ケースを選択する試験ケース選択部と、選択した試験ケースの時の前記試験入力生成部における試験用信号を、経過時刻での大きさと位相角の情報として設定、記憶する第１の設定記憶部とを含むことを特徴とする総合動作試験機能付保護制御装置。
【請求項４】
請求項２記載の総合動作試験機能付保護制御装置において、
前記設定部は、前記遅延タイマの模擬する遮断器の動作時間を、遮断器ごとに設定する第２の設定記憶部を含むことを特徴とする総合動作試験機能付保護制御装置。
【請求項５】
請求項２記載の総合動作試験機能付保護制御装置において、
前記設定部は、試験ケースを選択する試験ケース選択部と、選択した試験ケースの時の前記試験入力生成部における試験用信号を、経過時刻での大きさと位相角の情報として設定、記憶する第１の設定記憶部と、前記遅延タイマの模擬する遮断器の動作時間を、遮断器ごとに設定する第２の設定記憶部を含むことを特徴とする総合動作試験機能付保護制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、総合動作試験機能を備えた保護制御装置に関する。
【背景技術】
【０００２】
電力系統に発生する故障、いわゆる短絡、地絡故障等に対しては、電力系統を形成する送電線、変圧器、母線、発電機といった要素ごとに設置された保護制御装置が、その守備範囲内に発生した故障に対して動作し、当該の故障点を含む区間を遮断器の引き外しにより、残りの健全な電力系統から切り離しすることで、故障の除去が行われる。このため、保護制御装置に対しては正しい応動をすることが強く望まれている。
【０００３】
しかるに、現在では、かかる保護制御装置は系統の電流、電圧情報をA/D変換し、ソフトウェア処理によって、系統故障を判別するアルゴリズムを搭載したディジタル型の保護制御装置が主流となっている。このため外部から見えにくいものであるだけに、その動作を検証しておくことが重要となる。
【０００４】
以下、ディジタル型の保護制御装置の概略と、動作検証時の問題点について述べる。まず、特高向けのディジタル保護制御装置では、電力系統の電流、電圧情報を電気角30度や、高速なものでは3.75度といった周期でサンプリングし、いわゆる保護継電演算を実施し、系統の故障を検出する。
【０００５】
さらに、機器の状態や他装置の状態等の入力条件及び、いくつかの保護継電演算結果の組み合わせにより構成されるシーケンスロジックを実施し、最終的な引き外し指令、いわゆるトリップ指令を出力する。
【０００６】
このときディジタル型の保護制御装置は、装置画面に動作内容として系統故障の種類、動作した保護継電要素を表示すると同時に、通信やディジタル出力の接点渡しで遠方に通知する機能を有している。
【０００７】
さらに、保護制御装置における表示には、電力会社毎の装置の要求仕様により、装置の遮断器引き外し出力で表示する場合や、実際に遮断器が切れたことを確認した上で表示するものがある。後者の場合は機器の応答速度に依存するため、全てのケースを網羅する試験は困難である。
【０００８】
またディジタル技術の進歩により、1つの装置で複数の保護継電要素を搭載し、複数の遮断器を操作する装置や、保護、制御機能の一体となった装置などが製品化され、シーケンスロジックの論理も複雑かつ膨大になってきている。
【０００９】
機能の面では、系統事故発生時に保護継電要素が動作しトリップするミリ秒オーダーの機能から、再閉路や自動復旧機能などの数十秒から数分に掛けて実施する機能を備えている。
【００１０】
このため、再閉路実施中に別回線を保護している保護制御装置による別遮断器の動作などの複雑かつ異なる時間オーダーの現象についても検証が必要となっている。
【００１１】
係る保護制御装置の総合動作試験は、出荷時に模擬送電線やディジタルシミュレータにより実施されているが、検証設備は、規模が大きく試験にかかる工数も大きくなる。さらに、１つの保護制御装置で複合する機能がある場合、机上検討段階でシーケンスロジックの論理不良が疑われる場合でも、現実の装置では簡単に発生できないケースもあり、論理不良の摘出や修正の確認が困難な場合も少なくない。
【００１２】
この点に関し、特許文献１には保護制御装置の外部に試験信号を発生する計算機を装備して動作試験を行なうことが記載されている。また、特許文献２には、系統安定化装置の内部に試験信号を発生する機能を含んだ装置が記載されている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平８−３１７５４４号公報
【特許文献２】特開平２００２−１０４９３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
前述の様に、系統事故時における保護制御装置機能の総合的な試験を行うには、模擬送電線設備やディジタルシミュレータといった大規模な試験設備が必要である。この点、特許文献１，２の装置では大掛かりな設備を必要としない点での改善がなされている。
【００１５】
然しながら、近年の保護制御装置の機能の多機能化によって、ミリ秒オーダーの事象から、数分、数時間、あるいは数分後のミリ秒オーダーの事象といった各種時間オーダーの組み合わせでの検証が必要になってきている。
【００１６】
また、上記の検証は、製品開発時のみならず、現地で発生する稀頻度の現象の対策を実施した際など現象の再現が困難な場合があり、また対策を実施するにしてもその効果の確認に労を要する場合が多くあった。
【００１７】
この点、特許文献１，２の装置では試験用入力を準備して試験を行なうことを開示したのみで、稀にではあるが、実際に発生する故障ケースとして、例えば地絡から短絡に至るような進展故障であるとか、回線間に跨る故障であるとかのことを考慮していない。入力を印加して動作した(しない)ことを確認したのみであって、このことも含めて電力系統で発生する複雑な連続事象の場合の試験装置としてどのように装置構成すべきかを記載していない。言い換えるならば、特許文献１，２の装置では単発故障事例のみを意識しており、総合試験を考えていない。
【００１８】
本発明は、これらに鑑み、特別な設備がなくともシーケンスロジックの総合的な動作確認を可能とするものである。
【課題を解決するための手段】
【００１９】
本発明では、電力系統のアナログ信号を取り込んでディジタル化した信号を用いて保護継電演算を行なう保護継電演算部、保護継電演算部からの複数信号を用いて出力を決定するシーケンスロジック部、シーケンスロジック部の出力を外部に出力する出力端子を含み、電力系統の遮断器の操作信号を与える第１と第２の演算装置、第１と第２の演算装置の動作試験のためにディジタル化した信号に変えて試験用入力を与える試験入力生成部、第１と第２の演算装置の出力端子のどちらにも電力系統の遮断器の操作を許可する信号が得られているときに、遮断器の操作を実行する引き外し回路から構成される総合動作試験機能付保護制御装置において、
第１と第２の演算装置内には、それぞれの出力端子から電力系統の遮断器の操作信号が与えられていることを確認するアンド回路と、アンド回路の出力で起動され遮断器の動作時間経過後に出力する遅延タイマとをそれぞれ備え、試験入力生成部による動作試験のときには、遅延タイマの出力を遮断器の動作信号としてシーケンスロジック部に与える。
【００２０】
また、第１と第２の演算装置の動作試験のために使用する設定情報を与える設定部を備えるのがよい。
【００２１】
また、設定部は、試験ケースを選択する試験ケース選択部と、選択した試験ケースの時の試験入力生成部における試験用信号を、経過時刻での大きさと位相角の情報として設定、記憶する第１の設定記憶部とを含むのがよい。
【００２２】
また、設定部は、遅延タイマの模擬する遮断器の動作時間を、遮断器ごとに設定する第２の設定記憶部を含むのがよい。
【００２３】
また、設定部は、試験ケースを選択する試験ケース選択部と、選択した試験ケースの時の前記試験入力生成部における試験用信号を、経過時刻での大きさと位相角の情報として設定、記憶する第１の設定記憶部と、遅延タイマの模擬する遮断器の動作時間を、遮断器ごとに設定する第２の設定記憶部を含むのがよい。
【発明の効果】
【００２４】
本発明によれば、模擬試験送電設備のような機材がない場合であっても簡便にかつ広範囲の試験が行ないうる。
【図面の簡単な説明】
【００２５】
【図１】本発明の機能を実装した保護制御装置のブロック図である。
【図２】保護制御装置と保護対象との関連を示したブロック図である。
【図３】装置内部の処理基板内部のブロック図である。
【図４】本発明における処理が使用するデータの例である。
【図５】遮断器の応答時間を設定するデータの例である。
【図６】本発明の演算処理フロー図の例である。
【図７】試験設定のヒューマンインターフェース画面の例である。
【図８】試験データ作成のヒューマンインターフェース画面の例である。
【図９】遮断器の応答時間設定をするヒューマンインターフェース画面の例である。
【図１０】総合動作試験による進展故障のときの動作結果を表わす例である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施例について説明する。
【実施例】
【００２７】
図２は保護制御装置と保護対象との関連を示したブロック図である。ＣＴ、ＶＴはそれぞれ系統の電流、電圧情報を計測するための変流器、電圧変成器であり、これらからの出力は入力変換器４を介して保護制御装置Ｒｙに取り込まれる。
【００２８】
保護制御装置Ｒｙには、主検出処理基板５と故障検出処理基板６が備えられている。これら処理基板５，６は保護継電演算を実施する主検出要素と、故障検出要素とで処理基板を分けるのが一般的である。
【００２９】
主検出処理基板５内の主検出要素においては、その入力から保護継電演算を実施し、シーケンスロジックの条件が成立するときに、出力回路８に出力を与える。同様に故障検出処理基板６内の故障検出要素においても、その入力から保護継電演算を実施し、シーケンスロジックの条件が成立するときに、出力回路９に出力を与える。
【００３０】
１０は、遮断器ＣＢの引き外し回路であり、各検出基板内での判断が共に事故を検出し、出力回路８、９がともに出力したときに、遮断器ＣＢの引き外し操作を実行して電力系統の事故を除去する。なお、一般的には、主検出要素と、故障検出要素における事故検出のための論理演算原理は別種類のものとされる。また、事故の回復後、再閉路機能のある保護制御装置Ｒｙは、シーケンスロジックにて再閉路が実施され自動的に遮断器ＣＢの投入を行う。
【００３１】
遮断器ＣＢの動作は、遮断器接点信号１１０として、保護制御装置Ｒｙにフィードバックされる。フィードバックされる遮断器接点信号１１０としては、実際の遮断器ＣＢの接点信号としても良く、あるいは保護制御装置Ｒｙの遮断器引き外し回路の出力で代用する場合のいずれであってもよい。
【００３２】
また同図の保護制御装置Ｒｙには、ヒューマンインタフェース処理基板７が備えられており、各処理基板５、６、７と出力回路８、９の間には通信回線１２０が設置されている。この通信回線１２０を通じて各部のデータは共有されており、遮断器接点信号１１０などは、ヒューマンインタフェース処理基板７により、現地の表示がなされ、遠方に通知され、あるいは汎用ＰＣで構成される別装置に送られる。
【００３３】
なお図示の例では、遠方への通知はヒューマンインタフェース処理基板７で行う例を示したが、専用の通信基板を用いる場合や、ディジタル出力によってテレコン等に接点で出力を渡す場合などがあり、装置によってさまざまである。
【００３４】
図３は処理基板内部のブロック図であり、コンピュータで構成された演算装置ＣＰＵはバスＢＵＳを経由してアナログディジタル変換器Ａ/Ｄ、ランダムアクセスメモリＲＡＭ、不揮発性メモリＲＯＭ、外部インターフェースＩＦと接続されている。
【００３５】
この回路により、アナログフィルタＡＦからアナログディジタル変換器Ａ/Ｄを経由して入力された電力系統の電流や電圧のデータは、演算装置ＣＰＵに取り込まれる、演算装置ＣＰＵは保護継電演算、シーケンス演算を実施し、出力結果をI/OインターフェースＩＦから図２の出力回路８，９に出力する。なお、ＲＡＭは演算経過のワークとして格納される。不揮発性メモリＲＯＭには保護継電演算に使用する整定値等が格納されている。また、プログラムは演算装置ＣＰＵ内部の不揮発性メモリＲＯＭに格納されている為、表記を省略したが、演算装置ＣＰＵの種別によってはプログラムを外部の不揮発性メモリＲＯＭに持つ必要がある。
【００３６】
図１は本発明の主たる構成要件である演算装置ＣＰＵの内部機能を示したブロック図である。図1に示すように、演算装置ＣＰＵとしては主検出処理基板５用の演算装置ＣＰＵ１と、事故検出処理基板６用の演算装置ＣＰＵ２がある。これらの複数の演算装置ＣＰＵは、ハード構成上は同一構成とされている。本装置においては通常は、入力端子１１で取り込んだ電力系統の電流や電圧のディジタルデータを、ディジタルフィルタ処理部１６にてフィルタ処理し、保護継電演算部１７において事故判定処理を実行し、シーケンス処理部１８を介して出力端子１９から、図２の出力回路８あるいは９に向けて出力する処理を継続的に実行している。また、シーケンス処理部１８での処理に必要なディジタル入力を入力端子１２から取り込んで使用している。
【００３７】
これに対し、本発明においては入力切替回路１４，１５を設置し、入力端子１１あるいは１２からの入力信号に代えて、入力生成プログラム１３からの診断信号に切り替えることができる機能を備えている。
【００３８】
また、シーケンス処理部１８を経由し出力端子１９に至った信号は、実際の遮断器ＣＢの応答時間に合わせた遅延タイマＴを設けて、シーケンスロジックに入力できる様に構成している。なお、図の例では、各演算装置ＣＰＵの出力端子１９の信号を遮断器ＣＢの接点信号の代わりに用いているので、２組の出力端子１９の信号の一致をアンド回路２０で求めて遮断器ＣＢの操作指令信号を模擬し、遮断器ＣＢの操作完了までの時間を模擬する遅延タイマＴの出力をもって遮断器ＣＢの接点信号としている。
【００３９】
以上の説明では、遮断器の遮断動作を模擬することを想定しているが、同様にして遮断器投入時の投入動作を模擬することも容易に行ないうることは言うまでもない。
【００４０】
図７は、図２のヒューマンインタフェース処理基板７の処理の一部として実施されるモニタ画面を示している。図の例では、図１の演算装置ＣＰＵの試験のための設定画面が表示されている。試験設定画面には、試験ケース選択部７０と、設定ボタン７３と、実行ボタン７４が表示されている。試験ケース選択部７０には、更にケースボタン７１と、その実行内容についてのコメント７２が表示されている。
【００４１】
図7の設定画面の内容は、ケース１においては、地絡故障発生後、５０ｍｓ後に短絡故障が発生したといういわゆる進展故障を想定している。ケース２は、地絡故障発生後、１００ｍｓ後に短絡故障が発生という進展故障である。ケース３は、地絡故障発生後、２００ｍｓ後に短絡故障発生という進展故障である。ケース４は、短絡故障発生後、５０ｍｓ後に地絡故障が発生したものである。
【００４２】
例えばここでは、ケースボタン７１でケース３を選択し、実行ボタン７４の押下で試験を実施する。
【００４３】
また、試験ケースボタン７１を選択したうえで、設定ボタン７３を押下すると、図８に示す試験データの設定画面へ移行する。図８の設定画面は、今回選択したケース３の編集、設定用の画面であり、ページ切替部８５で前頁を選ぶとケース２に戻り、次頁を選ぶとケース４の編集画面に移行する。また、設定内容をキャンセルするときにはキャンセルボタン８７、終了するときには終了ボタン８６を押下する。
【００４４】
このケースでの設定内容は３種類あり、その一つが進展故障発生までの経過時間設定部８１と、図１のアナログ入力として故障時のアナログ入力設定部８０と、図１のディジタル入力として故障時のディジタル入力設定部８４である。アナログ入力設定部８０では、故障相の選択とそのときの故障電流や電圧をアナログ値設定部８２で、故障電流の位相角を位相角設定部８３で設定し、ディジタル入力設定部８４で取り込むディジタル入力の種類を決定する。
【００４５】
図４は、このようにして設定された故障条件に基づくアナログやディジタル入力を表しており、上から、図７のケース１、ケース２、ケース３、ケース４のときの経過時間４１、第１のアナログ入力４２、第２のアナログ入力４４、ディジタル入力４３を示している。アナログ入力４２と４４は、各経過時刻での大きさ(ゲイン)と位相角で示されている。例えば、図７で選択したケース３の進展故障の場合のデータとしては、時刻１００ｍｓで零相電圧が３０ボルトになり、時刻１１０ｍｓで零相電圧が０ボルトに復帰することで地絡故障の発生を模擬し、その２００ｍｓ後の時刻３１０ｍｓにおいて、今度はＡ相電流が１０アンペアになり時刻３６０ｍｓでＡ相電流が０アンペアに復帰することで進展故障としての短絡故障の発生を模擬している。なお、データの最後には終了コードが記述されており、これにより試験データは終了する。このようにして設定されたケース３の進展故障の場合のデータは、図１の入力生成プログラム１３に保存される。
【００４６】
なお、図４に示す機能で遮断器応答をカバーすることも可能であるが、その場合、保護継電動作の出力時間をあらかじめ知っておく必要があり、このように別途設定できる方が便利である。
【００４７】
この場合に、入力生成プログラム１３に保存された進展故障データは、アナログ波形的には、図１０の零相電圧aと、Ａ相電流bのように示される。つまり、零相電圧aは時刻ｔ１からｔ２の間発生し、Ａ相電流bは時刻ｔ３からｔ４の間発生する。この場合に、図４の設定によれば、時刻ｔ１からｔ２の間が１０ｍｓであり、時刻ｔ２からｔ３の間が２００ｍｓであり、時刻ｔ３からｔ４の間が５０ｍｓである。また零相電圧aと、Ａ相電流bの大きさはそれぞれ３０ボルト、１０アンペアである。なお、この例では、位相角は反映されていない。
【００４８】
以上の説明から明らかなように、本発明においては時刻と、その時刻での大きさと位相角の情報として試験信号が記憶されているので、大量のメモリを消費せずに、あらゆる時限の試験が可能となる。
【００４９】
また、図７の設定画面の一部には、図９の遮断器応答時間の設定画面もある。これは、図１の遅延タイマＴにおいて、遮断器の遮断あるいは投入に要する時間を模擬する場合の、設定用の画面である。図９の設定画面において、左欄にはここで使用する遮断器が記述されており、遮断器ＣＢごとに遮断出力ポジション９１、投入出力ポジション９２、状態ポジション９３、応答遅延時間９４、状態方向９５が設定できる。
【００５０】
図５は、この設定画面にて設定された遮断器の情報であり、遮断出力ポジション９１、投入出力ポジション９２、状態ポジション９３、応答遅延時間９４、状態方向９５で設定された情報が、図５の遮断出力ＤＯ５１、投入出力ＤＯ５２、状態入力ＤＩ５３、応答遅延時間５４、取り込み方向５５として記録される。
【００５１】
ここで、遮断出力ポジション９１、投入出力ポジション９２、状態ポジション９３の設定というのは、図１の出力端子１９、あるいは入力端子１２の基板上の位置を設定したものに他ならない。つまり、遮断器ＣＢ１の例で言えば、遮断出力をＩ／Ｏ基板１枚目の１bitから取り込み、投入出力をＩ／Ｏ基板２枚目の１bitから取り込み、状態入力をＩ／Ｏ基板２枚目の４bitから取り込み、遅延時間を５０ｍｓに設定したことを意味する。
【００５２】
なお、図５は、遮断器の応答を作成する別の配列を持ち、機器応答時間を切り替えられるようにしている。この場合、遮断器の入りを正論理とする場合と切りを正論理とする場合があり、装置により異なる為、これも切り替えられるようにする。
【００５３】
図６に、以上述べた本発明装置における総合試験を実施するときの処理フロー図を示している。この図には、通常処理のフローと、総合試験実施時のフローが記述されている。
【００５４】
まず、ステップＳ６１において、この処理周期が通常処理か、総合試験実施時かを判別する。なお、通常処理である場合には、図１の入力切替回路１４，１５が、入力端子１１,１２側にあり、総合試験実施時は、図１の入力切替回路１４，１５が、入力生成プログラム側にある。
【００５５】
通常処理である場合(ステップＳ６１の判断結果が「いいえ」)、ステップＳ６２において、図１の入力端子１１からアナログデータを取り込み、ステップＳ６３において、図１のディジタルフィルタ処理部１６におけるディジタルフィルタ処理を実施し、ステップＳ６４において、図１の保護継電演算部１７におけるリレー演算を実施する。
【００５６】
引き続き、ステップＳ６５において、図１の入力端子１２からディジタルデータを取り込み、ステップＳ６６において、図１のシーケンスロジック部１８におけるシーケンス処理を実施し、ステップＳ６７において、図１の出力端子１９におけるＤＯ出力処理を実施する。
【００５７】
なお、通常処理時における以上の判断は、図１の２組の処理基板５と６の双方で実行され、図２の通信回線１２０を介して出力回路８，９に与えられ、事故時には遮断器ＣＢの引き外し回路１０を駆動する。
【００５８】
総合試験を実施する時 (ステップＳ６１の判断結果が「はい」)は、ステップＳ６８において、今回が総合試験実施の初回であることを確認する。ステップＳ６８で初回である場合には、テストケースの選択をおこなう。つまり、図７の設定画面において試験ケースとしてケース３の進展故障を選択し、図８の設定画面において経過時間、故障電流などの設定を行い、図７の実行ボタン７４が押される。これによってアナログ入力の設定が完了し、初めて試験開始となる。
【００５９】
ステップＳ７０では、確認時間をチェックしてステップＳ６９の準備完了を待つ。実行ボタンが押されることで準備ができると、ステップＳ７１において、入力パターン切替処理を行なう。ステップＳ７２では、選択されている入力パターンに基づき、アナログデータを作成する。
【００６０】
このとき、図１の入力生成プログラムからアナログデータを取り込み、ステップＳ６３において、図１のディジタルフィルタ処理部１６におけるディジタルフィルタ処理を実施し、ステップＳ６４において、図１の保護継電演算部１７におけるリレー演算を実施する。この場合のアナログデータは、図１０の零相電圧a、Ａ相電流bのように、時間間隔が相違して発生した進展故障の事例である。
【００６１】
引き続き、シーケンス処理(ステップＳ６６）での処理を行なうために必要な、各種のディジタル的な情報の入力を行なう。まず、ステップＳ７３において、図４のディジタルデータ４３を取り込む。ディジタルデータ４３は、試験期間中の各処理周期での「１」「０」の信号であり、時系列的な変化が記憶されている。
【００６２】
次に、ステップＳ７４とステップＳ７５において、遮断器の出力条件を作成する。これは、図１の出力端子１９からの出力が、演算装置ＣＰＵ１，２の双方から得られ、アンド回路２０で一致がとられてから、図５で定められた遅延時間(ＣＢ１の場合５０ｍｓ)経過するまでの各時刻での接点情報であり、遮断器の遅延時間を模擬するための処理である。ステップＳ７５ではアンド回路２０で一致がとられたことを確認して、ステップＳ７６では図１の遅延タイマＴの時刻が経過したことを確認して、ステップＳ７７において、図４のディジタルデータ４３の記憶内容を上書する。これにより、この時刻以降は、次のシーケンス処理においては遮断器が開放されたという条件に変わる。
【００６３】
ステップＳ６６では、以上のようにして得られたディジタル入力を使用して図１のシーケンスロジック部１８におけるシーケンス処理を実施し、ステップＳ６７において、図１の出力端子１９におけるＤＯ出力処理を実施する。
【００６４】
本発明の総合動作試験においては、以上のようにしてアナログ、ディジタル入力が準備され、ディジタル装置内の健全性がチェックされるが、遮断器ＣＢの動作を模擬して取り込むことによって、今まで行なえなかった幅広いディジタル装置範囲、あるいは長期間にわたる故障事象での試験がおこなえるようになった。
【００６５】
図１０は、本発明の総合動作試験による進展故障のときの動作結果を表しており、事象としては時刻ｔ１において地絡故障により零相電圧aが発生したが、所定時間後(時刻ｔ２)に回復し、程なく時刻ｔ３において今度は短絡故障が発生してＡ相電流ｂが生じたという進展故障に関するものである。
【００６６】
係る送電線の故障事例は、稀にしか発生しない事象であるが、保護制御装置Ｒｙとしては、このような場合にも正しく動作することを検証しておかなくてはならない。
【００６７】
まず、前半の地絡故障のとき主検出処理基板側の地絡過電圧リレーcは動作するが、過電流リレーｄは動作せず、結果トリップ出力eには至らない。またこのとき、事故検出処理基板側の地絡過電圧リレーfは動作するが、過電流リレーgは動作しないが、シーケンス処理部の処理によって、トリップ出力hが得られる。このトリップ出力は、係属して保持される。
【００６８】
その後、時刻ｔ２で地絡故障が回復すると、地絡過電圧リレーcとfは復旧してしまう。
【００６９】
そして時刻ｔ３で短絡故障が発生すると、地絡過電圧リレーcとfは動作しないが、過電流リレーdとgが動作する。主検出処理基板内のシーケンス処理部の処理においては、地絡過電圧リレーcは復旧してしまっているが、その動作内容は保持されているので、過電流リレーdが動作していることとの兼ね合いで、シーケンス処理部の処理によって、トリップ出力hが得られる。
【００７０】
トリップ出力hとeが共に得られたことで、図６のフローチャートのステップＳ７４，Ｓ７５(図１のアンド回路２０)の信号が「有り」に変わり、時刻ｔ６で遮断器動作条件が成立する。ここからｔ５時間の経過を待って、遮断器が遮断されたことを模擬し、シーケンス処理部にこの条件変化を帰還させる。従って、総合試験装置の内部では、時刻ｔ７に遮断器が遮断されたと認識する。
【００７１】
以上説明したように、本発明では各種のアナログ、ディジタル入力を入力して試験を行い、その結果が如何なるものであったかを確認することで保護制御装置の応答動作を確認することができる。
【００７２】
特に、あらかじめ系統事故の代表的な動作をメモリに登録しておくことで、シーケンスロジックの評価が容易に出来る。つまり、発生確率の稀な進展故障のようなものも模擬することが可能である。
【００７３】
また、遮断器などの外部機器の応答時間までをも考慮に入れているため、機器の違いによるシーケンスロジックの評価が出来る。図５に示したように、遮断器の応答時間は遮断器ごとにかなり相違するが、この点も高精度に模擬することができる。
【００７４】
図４に示すように、試験用のアナログ入力信号を，時刻ごとの大きさと位相で表現する時刻設定方式による入力のため、大量のメモリを消費せずに、あらゆる時限の試験が可能となる。
【００７５】
通常試験では出来ない、外部機器の不応動や想定外の遅延などに対応した設定が可能である。
【００７６】
実機を用いている為、HI画面表示、遠方表示といった機能まで動作するため論理回路以外のソフトウェアの検証にもつながる。
【００７７】
本発明は、特別な設備がなくとも、保護制御装置の機能として、系統故障の模擬による総合動作試験機能を設け、保護継電演算やシーケンスロジックの総合動作による確認が容易に実施可能である。
【００７８】
また、系統事故発生時の保護制御装置の動作のみではなく、再閉路や自動復旧機能など比較的長時間に及ぶ機能までを総合的に検証可能とする。本機能により、シーケンスロジックの変更時に、容易に短時間で検証が実施可能とする。さらに、現地に於けるソフト変更時に動作確認試験を現地の遮断器を動作させることなく、機能確認が可能とする。
【産業上の利用可能性】
【００７９】
本発明によれば、模擬試験送電設備のような機材がない場合であっても簡便にかつ広範囲の試験が行ないうるので、保護制御装置として高い信頼性を得ることができるので、幅広い利用が期待できる。
【符号の説明】
【００８０】
１１  入力端子
１２  入力端子
１３  入力生成プログラム
１４  入力切替回路
１５  入力切替回路
１６  ディジタルフィルタ処理部
１７  保護継電演算部
１８  シーケンス処理部
１９  出力端子
Ｔ    遅延タイマ
ＶＴ  電圧変成器
ＣＴ  変流器
ＣＢ  遮断器
４    入力変換器
５    主検出処理基板
６    故障検出処理基板
７    ヒューマンインターフェース処理基板
８    主検出用出力回路
９    故障検出用出力回路
１０  引き外し回路
１１０  遮断器接点信号
１２０  通信回線
ＡＦ  アナログフィルタ
Ａ/Ｄ  アナログディジタル変換器
ＣＰＵ  演算装置
ＲＡＭ  ランダムアクセスメモリ
ＲＯＭ  不揮発性メモリ
ＩＦ  インターフェース回路
５１  遮断出力ＤＯ
５２  投入出力ＤＯ
５３  状態入力ＤＩ
５４  機器応答時間
５５  取り込み方向
９１  遮断出力ポジション
９２  投入出力ポジション
９３  状態入力ポジション
９４  応答遅延時間
９５  状態方向
７０  試験ケース選択部
７１  ケースボタン
７２  コメント記入欄
７３  設定ボタン
７４  実行ボタン
８０  アナログ入力設定部
８１  経過時間設定部
８２  アナログ値設定部
８３  位相角設定部
８４  ディジタル入力設定部
８５  頁切替部
８６  終了ボタン
８７  キャンセルボタン
９１  遮断出力ポジション
９２  投入出力ポジション
９３  状態入力ポジション
９４  応答遅延時間
９５  状態方向
【図１】
0005475438.tif 000002
【図２】
0005475438.tif 000003
【図３】
0005475438.tif 000004
【図４】
0005475438.tif 000005
【図５】
0005475438.tif 000006
【図６】
0005475438.tif 000007
【図７】
0005475438.tif 000008
【図８】
0005475438.tif 000009
【図９】
0005475438.tif 000010
【図１０】
0005475438.tif 000011