(57)【特許請求の範囲】
【請求項１】
電力系統からアナログ入力される値を用いて演算制御する保護演算制御手段を搭載した複数の演算制御基板と、電力系統機器からの状態情報取込又は電力系統機器に対して操作出力を与える入出力手段を搭載した複数の入出力基板と、該複数の入出力基板と前記複数の演算制御基板との間に設けられたシリアル通信手段とを備え、前記入出力基板が同一の方向に重ねて配置され、前記シリアル通信手段は複数のシリアル通信系統を含むディジタル保護継電装置において、
前記入出力基板に前記複数のシリアル通信系統別にアドレスを決定するアドレス決定手段を設け、前記アドレス決定手段は、複数の入出力基板を重ねて配置した重なり方向に平行な向きで、前記シリアル通信系統ごとに並ぶように設けられることを特徴とするディジタル保護継電装置。
【請求項２】
請求項１に記載のディジタル保護継電装置において、
複数の入出力基板を重ねて配置した重なり方向に平行な向きで配置された前記複数のアドレス決定手段に、並列配置された複数の入出力基板の一端から他端に向けて、順次規則的番号を付与することを特徴とするディジタル保護継電装置。
【請求項３】
請求項１または請求項２のいずれかに記載のディジタル保護継電装置において、前記シリアル通信手段と、前記複数のアドレス決定手段は、両者に重なりがないように装備され、外部からの前記複数のアドレス決定手段の操作を可能とすることを特徴とするディジタル保護継電装置。
【請求項４】
請求項１、請求項２又は請求項３のいずれかに記載のディジタル保護継電装置において、
前記アドレス決定手段が、シリアル通信の系統毎に色分けされることを特徴とするディジタル保護継電装置。
【請求項５】
電力系統からアナログ入力される値を用いて主検出演算制御する保護演算制御手段を搭載した主検出演算制御基板と、電力系統からアナログ入力される値を用いて保護検出演算制御する保護演算制御手段を搭載した保護検出演算制御基板と、該保護検出演算制御基板と前記主検出演算制御基板からの信号を得て、前記電力系統の遮断器のトリップ信号を与える回路を搭載した複数のトリップ基板と、前記保護検出演算制御基板あるいは前記主検出演算制御基板との間で入出力信号のやり取りを行う入出力回路を備えた複数の入出力基板と、各基板の間に設けられたシリアル伝送用のフラットケーブルとからなり、各基板が配電盤上所定高さ位置に並列配置されると共に、基板の第１の高さ位置に、前記主検出演算制御基板と前記トリップ基板の間のシリアル伝送を行なうための第１のアドレス設定手段を前記トリップ基板に設け、基板の第２の高さ位置に、前記保護検出演算制御基板と前記トリップ基板の間のシリアル伝送を行なうための第２のアドレス設定手段を前記トリップ基板に設け、基板の第３の高さ位置に、前記保護検出演算制御基板あるいは前記主検出演算制御基板と前記複数の入出力基板の間のシリアル伝送を行なうための第３のアドレス設定手段を前記入出力基板に設けたことを特徴とするディジタル保護継電装置。
【請求項６】
第５項記載のディジタル保護継電装置において、
基板の第１、第２、第３の高さ位置は、前記のフラットケーブルによって第１、第２、第３のアドレス設定手段の視認、操作が妨げられない高さ位置とされることを特徴とするディジタル保護継電装置。
【請求項７】
第５項記載のディジタル保護継電装置において、
基板の第１、第２の高さ位置と、第３の高さ位置の間の高さ位置に、識別段を設けたことを特徴とするディジタル保護継電装置。
【請求項８】
第５項記載のディジタル保護継電装置において、
前記トリップ基板あるいは前記入出力基板は、前記保護検出演算制御基板と前記主検出演算制御基板とは離れた位置に纏めて配置されると共に、所定高さ位置の複数のアドレス設定手段に設定するアドレスとして、前記トリップ基板と前記入出力基板の一方端から他方端に向けた規則的番号を順次付与することを特徴とするディジタル保護継電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力系統を保護・制御するディジタル保護継電装置に係り、特に装置内基板間でデータ通信する場合の設定及び実装配置に工夫されたディジタル保護継電装置に関する。
【背景技術】
【０００２】
電力系統を保護・制御するディジタル保護継電装置は、機能的にはアナログ入力部、ディジタル保護演算処理部、整定部、出力部などで構成され、ハード的には機能ごとに適宜の単位で基板に搭載されている。また、ディジタル保護継電装置内で取り扱う信号には、アナログ信号とディジタル信号とがある。
【０００３】
このうち、アナログ信号を取り扱う回路部分としては、アナログ入力部がある。アナログ入力部は、通常は１つの基板で構成され、ここには、折り返し誤差防止用のアナログフィルタ、サンプリングホールド回路、マルチプレクサ、Ａ／Ｄ変換器、バッファを備えたディジタル信号処理装置が搭載されている。なお、アナログ入力部以外の回路部分は、ディジタル信号を取り扱う回路部分である。
【０００４】
ディジタル保護継電装置の中枢であるディジタル保護演算処理部は、通常は複数基板で構成され、アナログ入力部からディジタル信号化された電力系統の信号を取り込んで、保護継電演算を実行する。また、ディジタル保護演算処理部は、システムバスを介して他の基板と結合されており、システムバスを駆動してシステムバスに接続される各種入出力基板や演算基板へのデータ転送、データ監視などの処理を実行する。
【０００５】
システムバス制御のために、ディジタル保護演算処理部は、一般的に内部ＣＰＵがシステムバスに所望のアドレス信号を送出し、このシステムバスに接続される各種入出力基板においては、自己基板がアクセスされていることを認識し、データの入出力を実施している。
【０００６】
システムバスを利用した上記データ通信を行なうために、非特許文献1においては、システムバスに接続される各入出力基板は、ディジタル保護演算処理部の内部ＣＰＵのメモリマップ上にアドレスが割付けられている。このアドレス割付作業は、ディジタル保護継電装置の製作時に、作業者がそのアドレス値を各入出力基板において手作業で設定している。
【０００７】
この結果、この作業時に入出力基板に対するアドレス設定を誤ると、ディジタル保護演算処理部のＣＰＵは、アクセスした基板の応答が受け取れない為、入出力処理ができない不具合が発生する。
【０００８】
さらに複数枚接続されている基板の内、アドレス設定を間違えている基板を特定することが出来ない為、復旧作業に多くの時間を要する。また、複数の入出力基板において、基板毎に割付けられたアドレス設定を手作業で行う場合、人為的なケアレスミスで設定不良が発生するため、設定の確認などの作業時間に多くの労力が費やされていた。
【０００９】
このように、ディジタル保護継電装置製作時の作業者負担を軽減し、確実なアドレス設定を行なう目的で、特許文献１においては、アドレスの一致回路、コントロール回路、基板の種類をコード化した回路を基板に設け、基板が挿入されたときに制御装置のＣＰＵが、基板に対して指定のアドレスでアクセスし、アドレスが一致したときに基板がコードを上記バスに出力することで、基板を識別している。
【００１０】
また、特許文献２においては、複数の基板を挿入するバックボード側にスロット番号設定回路を設けることで挿入基板のアドレスを決定し、各挿入基板から識別ＩＤをシステムバスに転送することで、制御装置のＣＰＵが基板を識別している。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平６−１８０６８０
【特許文献２】特開２００５−８４８２５
【非特許文献】
【００１２】
【非特許文献１】「電気協同研究」第５０巻第１号
【発明の概要】
【発明が解決しようとする課題】
【００１３】
これに対し、近年、制御装置のＣＰＵと各入出力基板間のデータ入出力においては、上記に示すパラレル接続のシステムバスに替わり、シリアル接続のシリアル通信で省配線化することが多くなってきているが、シリアル通信においても同様に基板識別のアドレスを設定する必要がある。
【００１４】
然るに，上記した従来技術をそのままにシリアル通信に適用することはできず、結局のところ基板毎に割付けられたアドレス設定を手作業で行うことになるが、人為的なケアレスミスで設定不良が発生するため、設定の確認などの作業時間などに多くの労力が費やされることになる。
【００１５】
さらに、シリアル通信化で少ない配線でのデータ入出力が可能にはなったが、各入出力基板は、複数の制御装置及びＣＰＵ間で、複数のシリアル通信系統によるデータ入出力を行なうために、複数のシリアル通信系統毎にそれぞれにアドレス設定が必要となり、手作業でのアドレス設定がさらに複雑化し、困難化している。
【００１６】
以上のことから、本発明の課題は、内部でシリアル通信を実行するディジタル保護継電装置製作時における基板毎に割付けられた複数のアドレス設定作業を、簡単、確実に行なえ、作業時間を短縮することにある。
【課題を解決するための手段】
【００１７】
本発明は、電力系統からアナログ入力される値を用いて演算制御する保護演算制御手段を搭載した複数の演算制御基板と、電力系統機器からの状態情報取込又は電力系統機器に対して操作出力を与える入出力手段を搭載した複数の入出力基板と、複数の入出力基板と複数の演算制御基板との間に設けられたシリアル通信手段とを備え、入出力基板が同一方向に並べて配置され、シリアル通信手段は複数のシリアル通信系統を含むディジタル保護継電装置において、
入出力基板に複数のシリアル通信系統別にアドレスを決定するアドレス決定手段を設け、アドレス決定手段の実装位置は、複数の入出力基板の配置方向と交差する方向に、複数のシリアル通信系統別に設けられる。
【００１８】
また、並列配置された複数の入出力基板の一端から他端に向けて、同一実装位置に設けられた複数のアドレス決定手段に順次規則的番号を付与するのがよい。
【００１９】
また、シリアル通信手段と、前記複数のアドレス決定手段は、異なる面の上に装備されるのがよい。
【００２０】
また、アドレス決定手段が、シリアル通信の系統毎に色分けされるのがよい。
【００２１】
本発明は、電力系統からアナログ入力される値を用いて主検出演算制御する保護演算制御手段を搭載した主検出演算制御基板と、電力系統からアナログ入力される値を用いて保護検出演算制御する保護演算制御手段を搭載した保護検出演算制御基板と、保護検出演算制御基板と主検出演算制御基板からの信号を得て、電力系統の遮断器のトリップ信号を与える回路を搭載した複数のトリップ基板と、保護検出演算制御基板あるいは主検出演算制御基板との間で入出力信号のやり取りを行う入出力回路を備えた複数の入出力基板と、各基板の間に設けられたシリアル伝送用のフラットケーブルとからなり、各基板が配電盤上所定高さ位置に並列配置されると共に、基板の第１の高さ位置に、主検出演算制御基板とトリップ基板の間のシリアル伝送を行なうための第１のアドレス設定手段をトリップ基板に設け、基板の第２の高さ位置に、保護検出演算制御基板とトリップ基板の間のシリアル伝送を行なうための第２のアドレス設定手段をトリップ基板に設け、基板の第３の高さ位置に、保護検出演算制御基板あるいは主検出演算制御基板と複数の入出力基板の間のシリアル伝送を行なうための第３のアドレス設定手段を入出力基板に設けた。
【００２２】
また、基板の第１、第２、第３の高さ位置は、フラットケーブルによって第１、第２、第３のアドレス設定手段の視認、操作が妨げられない高さ位置とされるのがよい。
【００２３】
また、基板の第１、第２の高さ位置と、第３の高さ位置の間の高さ位置に、識別段を設けるのがよい。
【００２４】
また、トリップ基板あるいは入出力基板は、保護検出演算制御基板と主検出演算制御基板とは離れた位置に纏めて配置されると共に、所定高さ位置の複数のアドレス設定手段に設定するアドレスとして、トリップ基板と入出力基板の一方端から他方端に向けた規則的番号を順次付与するのがよい。
【発明の効果】
【００２５】
本発明によれば、各入出力基板で複数系統のシリアル通信によるデータ入出力するためのアドレス設定の作業を容易化できる。
【図面の簡単な説明】
【００２６】
【図１】ディジタル保護継電装置の盤面裏の構成を示す図。
【図２】主検出の演算制御基板２から複数のトリップ基板４に対してシリアル通信するためのアドレス構成とスイッチ設定例を示す図。
【図３】保護検出の演算制御基板３から複数のトリップ基板４に対してシリアル通信するためのアドレス構成とスイッチ設定例を示す図。
【図４】主検出の演算制御基板２及び保護検出用の演算制御基板３から、入出力基板５、入力専用基板６にシリアル通信するためのアドレス構成とスイッチ設定例を示す図。
【発明を実施するための形態】
【００２７】
図１は、本発明に係るディジタル保護継電装置の盤面裏の構成図である。ディジタル保護継電装置Ｒｙは、入力変換器１、主検出用の演算制御基板２、保護検出用の演算制御基板３から構成される制御装置１０と、トリップ基板４、入出力基板５、入力専用基板６を複数枚格納した入出力装置２０から構成される。なお、入出力装置２０に格納された基板には、幾つかの種別があるが、これを総称するときには単に入出力基板と呼ぶ。
【００２８】
上記のディジタル保護継電装置Ｒｙ内の各基板２〜６は、フラットケーブル１５で接続される。また、制御装置１０の内部では、各基板１〜３の間にフラットケーブル１１が設けられており、入力変換器１で取り込んだ電力系統のアナログ値が、フラットケーブル１１を介して主検出用の演算制御基板２と保護検出用の演算制御基板３へ入力されている。
【００２９】
主検出用の演算制御基板２と保護検出用の演算制御基板３は、それぞれ電力系統から入力変換器１を介して入力されたアナログ値をディジタル化して、保護継電演算及び制御を実施し、フラットケーブル１５を介して、入出力装置２０内の入出力基板４〜６との間で、シリアル通信によるディジタルデータ通信を制御実行する。なお、ここではシリアル通信によるディジタルデータ通信伝送路として、フラットケーブル１５を使用しているが、シリアル通信伝送路であれば何を使用しても良い。
【００３０】
フラットケーブル１５には、以下の４系統のシリアル通信配線が含まれている。
・主検出の演算制御基板２から複数のトリップ基板４に対してデータ入出力するシリアル通信系統Ａ
・保護検出用の演算制御基板３から複数のトリップ基板４に対してデータ入出力するシリアル通信系統Ｂ
・主検出の演算制御基板２から複数の入出力基板５及び入力専用基板６に対してデータ入出力するシリアル通信系統Ｃ
・保護検出用の演算制御基板３から複数の入出力基板５及び入力専用基板６に対してデータ入出力するシリアル通信系統Ｄ
なお、以上の４系統のシリアル通信系統のうち、ＡとＢは、基板２，３から基板４に遮断器の引きはずし信号を伝達するものであることから、通信系統ＣとＤよりも高速回線とされる必要がある。このためシリアル通信系統ＡとＢを高速回線、通信系統ＣとＤを一般回線と呼ぶことがある。
【００３１】
また、入出力装置２０内の各基板４〜６には、シリアル通信用にアドレス設定するためのロータリスイッチ１１〜１３が系統毎に設けられており、ロータリスイッチ１１の配電盤上の実装位置は系統毎に高さ位置が揃えられている。ここで、ロータリスイッチは、アドレス設定手段の一例であり、他にはディジィスイッチなどが使用できる。
【００３２】
実装位置２１の高さに揃えられたロータリスイッチ１１は、主検出の演算制御基板２から複数のトリップ基板４に対してデータ入出力するシリアル通信系統Ａのアドレス設定を行なうロータリスイッチを意味する。
【００３３】
実装位置２２の高さに揃えられたロータリスイッチ１２は、保護検出用の演算制御基板３から複数のトリップ基板４に対してデータ入出力するシリアル通信系統Ｂのアドレス設定を行なうロータリスイッチを意味する。
【００３４】
実装位置２３の高さに揃えられたロータリスイッチ１３は、主検出の演算制御基板２及び保護検出用の演算制御基板３から複数の入出力基板５及び入力専用基板６に対してデータ入出力するシリアル通信する２系統（Ｃ，Ｄ）に対し、共通に使用してアドレス設定を行なうロータリスイッチを意味する。
【００３５】
本発明では、図２の高さ位置２１、２２、２３でロータリスイッチ１１，１２，１３を揃えているが、上２つの高さ位置のロータリスイッチ１１，１２が高速回線用であり、高さ位置２３のロータリスイッチ１３が一般回線用である。本発明では、高速回線と一般回線のロータリスイッチの中間段（高さ位置２２と２３の間）に、識別段２４を設けることで、両回線の違いを一層明確にしている。識別段２４は、単なる区切りであってもよいが、ロータリスイッチの設定内容を確認するためのチェック端子１４とするのが良い。識別段を設けることで、種別の回線の相違を際立たせることができるために、アドレス設定の際の誤りが防止できる効果を奏する。
【００３６】
更に、本発明では、シリアル通信系統ごとに、高さ位置２１、２２、２３で揃えた実装位置のロータリスイッチ１１，１２，１３は、それぞれ左側もしくは右側からアドレスが重複しないように０、１、２というように単純に＋１ずつ変更したアドレスを設定する。このように、アドレスを簡便化し、かつ規則番号化することで、整定作業を容易にし、誤りにくいものにできる。つまり、アドレスが多数桁であるより、１桁の方が識別しやすいし、規則化されていることで、規則性がないものを誤りと認識しやすい効果を奏する。
【００３７】
このように、シリアル通信系統毎に各基板４〜６のロータリスイッチの高さ実装位置を揃え、左側もしくは右側からアドレスが重複しないように単純に＋１ずつ変更したアドレスを設定させることにより、手作業による複数のシリアル通信系統のアドレス設定を間違えることが無くなる。
【００３８】
また、図1の例では、ロータリスイッチ１１〜１３は、フラットケーブル１５の上部に配置され、かつ外部から見える基板端に実装されることから、入出力装置２０から取り外さなくてもアドレス設定値が確認できる。同様に、入出力装置２０から取り外さなくてもアドレス設定作業が行なえる。
【００３９】
図２に、主検出の演算制御基板２から複数のトリップ基板４に対してシリアル通信するためのアドレス構成とスイッチ設定例を示す。主検出の演算制御基板２内には、アドレスメモリＡＭ２が備えられている。アドレスメモリＡＭ２は、アドレスＡＤと、データＤＴと、スイッチ設定ＳＴが組になって記憶される。
【００４０】
主検出の演算制御基板２内部のＣＰＵ(図示せず)は、アドレスメモリＡＭ２のアドレスＡＤとして、例えば０から９までの１０個と、ＡからＦまでの６個の合計１６個のアドレス設定が可能である。このうちアドレス０〜７に対応するデータ領域ＤＴを入力データの読み込み用に使用し、８〜Ｆに対応するデータ領域ＤＴを出力データの書き込みに使用することで、最大８枚のトリップ基板４とシリアル通信による入出力データ制御が可能である。
【００４１】
複数のトリップ基板４は、系統毎に揃えられた位置２１のロータリスイッチ１１を左側の基板から０、１、２と設定する。これは、アドレスメモリＡＭ２のスイッチ設定ＳＴの欄を順次０、１、２と設定することで実現される。例えば、ロータリスイッチ１１−１でアドレス０を設定したトリップ基板４−１からの入力データは、アドレス０の入力データエリアに反映され、主検出の演算制御基板２内部のＣＰＵは、アドレス０の入力データを読み込むことで、トリップ基板４−１からの入力データが分かる。
【００４２】
データ出力する場合には、主検出の演算制御基板２内部のＣＰＵがアドレス０を設定したトリップ基板４−１への出力データをアドレス８に書き込みする。トリップ基板４−１は、ロータリスイッチ１１−１でアドレス０を設定した値に８を加算したアドレス８に書き込まれたデータを、演算制御基板２の出力として内部に取り込む。
【００４３】
同様にして、他のトリップ基板４−２でもデータのやり取りが行なえる。ロータリスイッチ１１−２でアドレス１を設定したトリップ基板４−２の入力データはアドレス１のデータエリアに反映され、主検出の演算制御基板２内のＣＰＵは、アドレス１のデータを読み込むことで、トリップ基板４−２の入力データが分かる。
【００４４】
データ出力の場合には、主検出の演算制御基板２内部のＣＰＵがアドレス１を設定したトリップ基板４−２への出力データをアドレス９に書き込む。トリップ基板４−２は、ロータリスイッチ１１−２でアドレス１を設定した値に８を加算したアドレス９に書き込まれたデータを出力として内部に取り込む。なお、データ出力において、ロータリスイッチで設定するアドレスに加算する値は、シリアル通信に接続可能なトリップ基板の最大基板枚数８とする。
【００４５】
以上のように、ロータリスイッチ１１でトリップ基板４のシリアル通信アドレスを＋１ずつ、順に設定することにより、主検出の演算制御基板２は、複数枚のトリップ基板４のデータ入出力ができる。
【００４６】
なお、ディジタル保護継電装置Ｒｙは、主検出の演算制御基板２と保護検出用の演算制御基板３でトリップ制御を二重化する構成となるため、トリップ基板４へのシリアル通信も二重化され、ロータリスイッチの実装位置は２１と２２で区別されているが、保護検出の演算制御基板３から複数のトリップ基板４に対してシリアル通信するためのアドレス構成とスイッチ設定に関しては図２の例と同様に行なえばよい。
【００４７】
図３は保護検出用の演算制御基板３から複数のトリップ基板４に対してシリアル通信するためのアドレス構成とスイッチ設定例を示している。なお、保護検出の演算制御基板３内には、アドレスメモリＡＭ３が備えられているが、アドレスメモリＡＭ３は、図２のアドレスメモリＡＭ２と同様に、アドレスＡＤと、データＤＴと、スイッチ設定ＳＴが組になって記憶され、かつその使用についてはアドレスメモリＡＭ２と同様であるので、ここでの説明を省略する。図３が図２と相違するのは、図から明らかなように、演算制御基板が保護検出用の演算制御基板３になっている点と、実装高さ位置が２２であって、ロータリスイッチが１２になっている点である。
【００４８】
図４に、主検出の演算制御基板２及び保護検出用の演算制御基板３から、入出力基板５、入力専用基板６にシリアル通信するためのアドレス構成とスイッチ設定例を示す。なお、演算制御基板２または３のいずれかの内部には、アドレスメモリＡＭ２３が備えられているが、アドレスメモリＡＭ３２は、図２のアドレスメモリＡＭ２あるいは図３のアドレスメモリＡＭ３と同様に、アドレスＡＤと、データＤＴと、スイッチ設定ＳＴが組になって記憶されている。
【００４９】
この場合には、主検出の演算制御基板２と保護検出用の演算制御基板３からの制御でシリアル通信は２系統であるが、実装位置２３にある1個のロータリスイッチ１３でアドレス設定値を共用する。
【００５０】
主検出用の演算制御基板２及び保護検出用の演算制御基板３の内部のＣＰＵ（図示せず）は、アドレスメモリＡＭ２３のアドレスＡＤとして、例えば０から９までの１０個と、ＡからＦまでの６個の合計１６個のアドレス設定と、１０から１９までの１０個と、１Ａから１Ｆまでの６個の合計１６個のアドレス設定とから構成される合計３２個のアドレス設定が可能である。このうちアドレス０〜Ｆに対応するデータ領域ＤＴまでを入力データを読み込むために使用し、１０〜１Ｆに対応するデータ領域ＤＴまでを出力データを書き込むために使用し、最大１６枚の入出力基板５又は入力専用基板６のシリアル通信による入出力データ制御が可能である。
【００５１】
複数の入出力基板５及び入力専用基板６は、系統毎に揃えられた位置２３のロータリスイッチ１３を左側の基板から０、１、２と順次設定する。これは、アドレスメモリＡＭ２３のスイッチ設定ＳＴの欄を順次０、１、２と設定することで実現される。例えば、ロータリスイッチ１３−１でアドレス０を設定した入出力基板５−１の入力データは、アドレス０のデータエリアに反映され、主検出の演算制御基板２及び保護検出用の演算制御基板３の内部ＣＰＵ(図示せず)は、アドレス０のデータを読み込むことで、入出力基板５−１の入力データが分かる。
【００５２】
主検出の演算制御基板２及び保護検出用の演算制御基板３からデータ出力を行なう場合には、主検出の演算制御基板２及び保護検出用の演算制御基板３のＣＰＵがアドレス０を設定した入出力基板５−１への出力データをアドレス１０に書き込む。入出力基板５−１は、ロータリスイッチ１３−１でアドレス０を設定した値から１０を加算したアドレス１０に書き込まれたデータを、主検出の演算制御基板２及び保護検出用の演算制御基板３からの出力として内部に取り込むことができる。この動作は、ロータリスイッチ１３−４でアドレス３を設定した入出力基板５−２の場合にも、同様に行なわれる。
【００５３】
なお、ロータリスイッチ１３−２あるいは１３−３でアドレス１あるいは２を設定した入力専用基板６−１あるいは、６−２の場合には、多少相違する。主検出の演算制御基板２及び保護検出用の演算制御基板３に入力を取り込む場合にはまったく同じ考え方の設定とされ動作をするが、主検出の演算制御基板２及び保護検出用の演算制御基板３から出力をする場合には、入力専用基板６には出力が無いので、ロータリスイッチ１３−２あるいは１３−３で設定した値１あるいは２に１０を加算したアドレス１１あるいは１２は未使用で空エリアとされる。
【００５４】
なお、データ出力において、ロータリスイッチ１３で設定するアドレスに加算する値は、シリアル通信に接続可能な入出力基板５及び入力専用基板６の最大基板枚数１６枚なので、１６進表現で１０とする。
【００５５】
なお、複数枚の基板を組込時、複数のシリアル通信個別にアドレスを決定するスイッチがシリアル通信の系統毎に色分けされると作業が行ないやすい。これは例えば、図２の実装位置２１に設置するロータリスイッチ１１は黄色、図３の実装位置２２に設置するロータリスイッチ１２は青色、図４の実装位置２３に設置するロータリスイッチ１３は緑色といった具合である。
【００５６】
以上のように、ロータリスイッチで入出力基板５及び入力専用基板６のシリアル通信アドレスを＋１ずつ、順に設定することにより、主検出用の演算制御基板２及び保護検出用の演算制御基板２は、複数枚の入出力基板５と入力専用基板６のデータ入出力ができる。
【産業上の利用可能性】
【００５７】
本発明によれば、簡単な操作でディジタル保護継電装置の基板間のアドレス設定を確実に行うことができるので、広く適用することができる。
【符号の説明】
【００５８】
１：入力変換器
２：主検出演算制御基板
３：保護検出演算制御基板
４：トリップ基板
５：入出力基板
６：入力専用基板
１０：制御装置
１１，１２，１３：ロータリスイッチ
１４：チェック端子
２０：入出力装置
１１、１５：フラットケーブル
２１：トリップ基板ロータリスイッチ実装位置（主検出用）
２２：トリップ基板ロータリスイッチ実装位置（保護検出用）
２３：入出力基板及び入力専用基板のロータリスイッチ実装位置（主検出、保護検出共用）
２４：識別段
Ａ，Ｂ，Ｃ，Ｄ：シリアル通信系統
【図１】
0005475500.tif 000002
【図２】
0005475500.tif 000003
【図３】
0005475500.tif 000004
【図４】
0005475500.tif 000005