(57)【特許請求の範囲】
【請求項１】
表層からｎ−型ＧａＮ系半導体層まで届く開口部が設けられたＧａＮ系積層体を備える縦型の半導体装置であって、
前記開口部の壁面および該開口部周縁の前記ＧａＮ系積層体を覆うように位置するチャネルを含む再成長層と、
前記ｎ−型ＧａＮ系半導体層上に接して位置し、前記開口部の壁面で前記再成長層にその端面が被覆されるｐ型ＧａＮ系半導体層と、
前記開口部において前記再成長層の上に位置するゲート電極と、
前記開口部の周囲の前記ＧａＮ系積層体上に位置するソース電極とを備え、
前記再成長層は電子走行層および電子供給層を含み、前記チャネルが前記電子走行層内の前記電子供給層との界面に生じる二次元電子ガスにより形成され、前記電子走行層および電子供給層はともにアンドープであり、
前記ｐ型ＧａＮ系半導体層が前記ＧａＮ系積層体の表層をなし、かつ前記ソース電極が前記再成長層およびｐ型ＧａＮ系半導体層に接して位置し、
前記ｐ型ＧａＮ系半導体層の上層にある半導体層はアンドープのＧａＮ系半導体層に限られることを特徴とする、半導体装置。
【請求項２】
前記再成長層は前記ソース電極の側面まで延在しており、該ソース電極は、該再成長層に側面で接しながら前記ｐ型ＧａＮ系半導体層内に延びていることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記ｐ型ＧａＮ系半導体層のマグネシウム濃度を１Ｅ１７ｃｍ−３以上１Ｅ１９ｃｍ−３以下とすることを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
前記再成長層上であって、前記ゲート電極の下に、絶縁層を備えることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
ＧａＮ系積層体をＭＯＣＶＤ法によって成長する、縦型の半導体装置の製造方法であって、
ｎ−型ＧａＮ系半導体層上に、前記ＧａＮ系積層体の表層をなすｐ型ＧａＮ系半導体層を形成する工程と、
エッチングにより、前記表層から前記ｎ−型ＧａＮ系半導体層にまで届く開口部を形成する工程と、
前記開口部および該開口部周縁に、電子走行層および電子供給層を含む再成長層を成長する工程と、
前記開口部周囲の前記ＧａＮ系積層体の表層に、前記再成長層および前記ｐ型ＧａＮ系半導体層の両方に接触するようにソース電極を形成する工程と、
前記再成長層を形成した後、真空雰囲気または不活性気体雰囲気において加熱する脱水素アニールを行う工程とを備え、
前記再成長層における前記電子走行層および電子供給層をアンドープとし、前記ｐ型ＧａＮ系半導体層の上層にある半導体層はアンドープのＧａＮ系半導体層に限られることを特徴とする、半導体装置の製造方法。
【請求項６】
前記脱水素アニールは、前記ソース電極を形成する工程よりも前に行うことを特徴とする、請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大電力のスイッチングに用いられる、オン抵抗が低く、かつ優れた耐圧性能を持つ、縦型の半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
大電流用のスイッチング素子には、低いオン抵抗、ドレインリーク電流の抑止、高い逆方向耐圧などが求められる。ＩＩＩ族窒化物半導体を用いた電界効果トランジスタ（ＦＥＴ：Field  Effect  Transistor）は、バンドギャップが大きいことから、高耐圧、高温動作などの点で優れており、とくにＧａＮ系半導体を用いた縦型トランジスタは、大電力の制御用トランジスタとして注目されている。たとえばＧａＮ系半導体に開口部を設けて、その開口部の側面に二次元電子ガス（２ＤＥＧ：２  Dimensional  Electron  Gas）のチャネルを含む再成長層を設けることで、移動度を高めてオン抵抗を低くした縦型ＧａＮ系ＦＥＴの提案がなされている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２８６９４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の縦型ＦＥＴにおいては、再成長層を設ける開口部の周囲にガードリングの作用を奏するｐ型ＧａＮ層を挿入する。このため、チャネルを形成する二次元電子ガスによる高い移動度を得ながら、ｎｐｎ構造となることから縦方向の耐圧性能を確保することができる。
しかし、半導体積層体の成膜方法によっては、期待した耐圧性能を得られない場合がある。
【０００５】
本発明は、低いオン抵抗を得ながら、かつ優れた耐圧性能を持つ、縦型の半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、表層からｎ−型ＧａＮ系半導体層（以下、ｎ−型ドリフト層と記す）まで届く開口部が設けられたＧａＮ系積層体を備える縦型の半導体装置である。この半導体装置では、開口部はｎ−型ドリフト層にまで届いており、開口部の壁面および該開口部周縁のＧａＮ系積層体を覆うように位置するチャネルを含む再成長層と、ｎ−型ドリフト層上に接して位置し、開口部の壁面で再成長層にその端面が被覆されるｐ型ＧａＮ系半導体層（以下、ｐ型バリア層と記す）と、開口部において再成長層の上に位置するゲート電極と、開口部の周囲のＧａＮ系積層体上に位置するソース電極とを備える。そして、再成長層は電子走行層および電子供給層を含み、チャネルが電子走行層内の電子供給層との界面に生じる二次元電子ガスにより形成され、電子走行層および電子供給層はともにアンドープであり、ｐ型バリア層がＧａＮ系積層体の表層をなし、かつソース電極が再成長層およびｐ型バリア層に接して位置し、ｐ型ＧａＮ系半導体層の上層にある半導体層はアンドープの半導体層に限られることを特徴とする。
【０００７】
本発明者らは、ＧａＮ系積層体のトップ側がｎｐｎ構造で終端すると、高濃度の水素がｐ型層に集積して抜けにくくなることを経験的に知るに至った。しかし何故、ＧａＮ系積層体のトップ側がｎｐｎ構造になると、高濃度の水素が集積するかは明確になっていない。水素はプロトンで存在し、正孔に類似の形態なので、表層がｎ型層の場合、ｐｎ接合の障壁によってｐ型層の中に閉じこめられるからと推測できるが検証はされていない。事実として、ＧａＮ系積層体のトップ側がｎｐｎ構造で終端する場合、高濃度の水素がｐ型層に集積する。
水素がｐ型バリア層に高濃度で滞留すると、マグネシウム（Ｍｇ）がアクセプタまたはｐ型不純物として機能しにくくなり、ｐ型バリア層として期待通りの機能を発揮しなくなる。この結果、（１）耐圧性能が低下し、（２）ピンチオフ特性が劣化する。このような、高濃度の水素のｐ型バリア層への集積による、耐圧性能およびピンチオフ特性の劣化は、ｎｐｎ構造の帰結といえる。
さらに、ソース電極はｐ型バリア層に接触することで、この半導体装置のオフ動作のアバランシェ破壊によって生成される正孔を引き抜く。しかし、ｐ型バリア層のアクセプタ濃度が低いとソース電極とｐ型バリア層との接触抵抗は増大して、円滑に正孔を引き抜くことができない。長期間、正孔が引き抜かれず堆積すると、この正孔の堆積によって耐圧性能が不安定になり耐圧性能が劣化する。
本発明の構成によれば、ＧａＮ系積層体のトップ側は、従来表層をなしていたｎ型コンタクト層を無くして、ｎ−型ドリフト層／ｐ型バリア層、という、ｎｐ構造にする。すなわちｎｐ構造で終端する。このため、高濃度の水素が終端部におけるｐｎ接合の障壁でｐ型バリア層内に閉じこめられることがなくなる。この結果、ｐ型バリア層に期待される本来の作用である、耐圧性能、ピンチオフ特性、およびソース電極との協働による正孔の円滑な引き抜き、を確実に得ることができる。
その他、高濃度水素の集積に伴う多くの不都合を除くことができる。
【０００８】
再成長層をソース電極の側面まで延在させ、該ソース電極を、該再成長層に側面で接しながらｐ型バリア層内に延ばすことができる。
これによってｎ型コンタクト層を設けることなく簡単な構造により、ソース電極から再成長層のチャネルにいたるアクセス抵抗を低くすることができる。すなわち簡単な構造でオン抵抗を低くすることができる。
【０００９】
ｐ型バリア層のＭｇ濃度を１Ｅ１７ｃｍ−３以上１Ｅ１９ｃｍ−３以下とすることができる。
水素によって不活性化されるＭｇの量は減少して、Ｍｇの利用率は向上する。上記の濃度範囲のうち適当なＭｇ濃度を用いて、低いオン抵抗と、高い耐圧性能およびピンチオフ特性とを兼ね備えた半導体装置を得ることができる。
【００１０】
再成長層上であって、ゲート電極の下に、絶縁層を備えることができる。
ゲート電極下に絶縁層を配置することで、ゲートに正電圧を印加したときのゲートリーク電流を抑制できるため、大電流動作がしやすくなる。また、しきい値電圧をより正方向にシフトできるため、ノーマリーオフを得やすくなる。
【００１１】
本発明の半導体装置の製造方法は、ＧａＮ系積層体をＭＯＣＶＤ法によって成長する、縦型の半導体装置の製造方法である。この方法は、ｎ−型ドリフト層上に、ＧａＮ系積層体の表層をなすｐ型バリア層を形成する工程と、エッチングにより、表層からｎ−型ドリフト層にまで届く開口部を形成する工程と、開口部および該開口部周縁に、電子走行層および電子供給層を含む再成長層を成長する工程と、開口部周囲のＧａＮ系積層体の表層に、再成長層およびｐ型バリア層の両方に接触するようにソース電極を形成する工程と、再成長層を形成した後、真空雰囲気または不活性気体雰囲気において加熱する脱水素アニールを行う工程とを備え、再成長層における電子走行層および電子供給層をアンドープとし、ｐ型ＧａＮ系半導体層の上層にある半導体層はアンドープのＧａＮ系半導体層に限られることを特徴とする。
【００１２】
上記の方法によって、再成長層の形成時に集積される水素を、脱水素アニールによって再成長層から容易に放散させることができる。雰囲気が重要であり、少なくともＭＯＣＶＤ成膜時の雰囲気よりも数オーダー水素濃度が低い雰囲気が必須である。脱水素アニールは、ＭＯＣＶＤ成長室とは異なる槽に移してその槽で行ってもよいし、ＭＯＣＶＤ装置の有機金属原料ガスを閉じて、成長室の雰囲気を減圧（真空）、または不活性気体の雰囲気に変えて当該ＭＯＣＶＤ成長室で行ってもよい。加熱温度は、たとえば６００℃以上８００℃以下にするのが好ましい。保持時間は、昇温および降温の経過時間が十分あればとくに保持しなくてもよい。
再成長層はアンドープなので、ｐｎ接合の障壁は形成されないため、水素は容易に離脱できる。この結果、耐圧性能およびピンチオフ特性を向上させる、本来のｐ型バリア層の性能を発揮することができる。
【００１３】
脱水素アニールを、ソース電極を形成する工程よりも前に行うのがよい。
ソース電極は、開口部の周囲を覆って大きい面積比率で配置されるので、ｐ型バリア層上を大きな蓋のように被覆する。このため脱水素アニールの妨げになる。また、再成長層上であってゲート電極下に絶縁膜を配置する場合には、脱水素アニールは、その絶縁膜の形成工程よりも前に行うのがよい。
【発明の効果】
【００１４】
本発明の半導体装置等によれば、低いオン抵抗を得ながら、かつ優れた耐圧性能およびピンチオフ特性を持つことができる。また、オフ動作時に生成する正孔をソース電極との協働によって円滑に引き抜くことができる。その他、高濃度の水素集積に伴う各種の不都合を除去することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態における半導体装置（縦型ＧａＮ系ＦＥＴ）を示し、図２のＩ−Ｉ線に沿う断面図である。
【図２】図１の半導体装置が形成されているチップの平面図である。
【図３】ＧａＮ基板上にＧａＮ系積層体を形成した状態を示す図である。
【図４】ＧａＮ系積層体に開口部を設けた状態を示す図である。
【図５】ＲＩＥによって開口部を設ける段階を示し、（ａ）はレジストパターンを配置した状態、（ｂ）はイオンを照射しながら開口を掘り下げて開口を拡大（後退）させてゆく状態、を示す図である。
【図６】開口部に再成長層を成長した状態、を示す図である。
【図７】再成長層の成長およびその後の脱水素アニールにおける温度−時間パターンを示す図である。
【図８】再成長層上に絶縁膜を成長させた状態を示す図である。
【発明を実施するための形態】
【００１６】
図１は、本発明の実施の形態における半導体装置１０を示す断面図である。この半導体装置１０では、（ＧａＮ系基板１）の積層構造を有する。ＧａＮ系積層体１５は、基板１側から（ｎ−型ＧａＮドリフト層４／ｐ型ＧａＮバリア層６）の構造を有し、ＧａＮ基板１に積層されている。表層にｐ型ＧａＮバリア層６が配置される点は、本実施の形態における大きな特徴である。電子をキャリアとする半導体素子では、ｎｐｎ構造を採用するのが普通である。本実施の形態におけるｎｐ構造は大きな特徴点である。
ｐ型ＧａＮバリア層６の表面からｎ−型ＧａＮドリフト層４に届く開口部２８が設けられている。開口部２８に露出する上記ＧａＮ系半導体層１５を覆うように、電子走行層（チャネル層）２２および電子供給層（キャリア供給層）２６を含む再成長層２７が形成されている。再成長層２７上には絶縁膜９を介在させてゲート電極Ｇが配置される。
ｐ型ＧａＮバリア層は、本実施の形態ではｐ型ＧａＮバリア層６としているが、ｐ型ＡｌＧａＮ層を用いてもよい。積層体１５を構成するその他の層についても、場合に応じて、上記に示したＧａＮ層を他のＧａＮ系半導体層としてよい。
ＧａＮ系積層体１５上にソース電極Ｓが形成され、このソース電極Ｓと対面するように、当該ソース電極Ｓと、ｎ−型ＧａＮドリフト層４等を挟んで、ドレイン電極Ｄが設けられている。電子走行層（チャネル層）２２はアンドープＧａＮ層により、また電子供給層（キャリア供給層）２６はアンドープＡｌＧａＮ層で形成される。電子走行層２２と電子供給層２６の界面に、二次元電子ガス（２ＤＥＧ：２ Dimensional  Electron  Gas）が形成され、この２ＤＥＧが、ソース電極Ｓとドレイン電極Ｄとの間の縦方向電流のチャネルを構成し、かつ低いオン抵抗を実現する。ソース電極Ｓは、その側面で再成長層２７に接して、ｐ型ＧａＮバリア層６内に延びており、再成長層２７およびｐ型ＧａＮバリア層６の両方に導電接続している。
【００１７】
上記の構成において、ｐ型ＧａＮバリア層６は次の作用を発揮する。
（ａ１）耐圧性能の向上
（ａ２）バンドの正方向へのシフトによるピンチオフ特性の向上
しかし、ｐ型ＧａＮバリア層６については、次の理由によりアクセプタ濃度を十分高くできない。
（ｂ１）ｐ型ＧａＮバリア層６は、チャネルに面しており、アクセプタの混入はチャネル特性の劣化を生じる。すなわちアクセプタが電子走行層２２／電子供給層２６に混入すると、オン抵抗が増大する。
（ｂ２）ｐ型ＧａＮバリア層６は、直下のｎ−型ＧａＮ系ドリフト層４とｐｎ接合を形成し、チャネルＯＦＦ時に、良好な逆方向Ｉ（電流）−Ｖ（電圧）特性（耐圧性能）を得る。しかし、アクセプタ濃度が高いと、逆方向特性が劣化する。
上記（ｂ１）および（ｂ２）によって、ｐ型ＧａＮバリア層６のアクセプタ濃度を十分高くできない。
【００１８】
従来の縦型半導体装置では、基板１側から（ｎ−型ＧａＮドリフト層／ｐ型ＧａＮバリア層／ｎ＋型ＧａＮコンタクト層）の構成を持つ積層体がＧａＮ基板上に積層されていた。注意すべき点は、表層をなす層がｎ＋型ＧａＮコンタクト層である。したがって、基板１側からｎｐｎ構造が形成されている。
従来のｎｐｎ構造をもつ半導体装置の場合、アクセプタ濃度を十分高くできないということに加えて、高濃度水素の集積という大きな因子が加わる。半導体装置は、量産段階に入ると、高い成長能率とくに大面積基板への成膜が可能、良好な結晶品質などを得られることから、ＭＯＶＰＥ（Metal  Organic  Vapor  Phase  Epitaxy）法で成長される。この種の半導体装置が実用レベルに入って量産される場合、上記の理由でほとんど例外なくＭＯＶＰＥ法で成長されることになる。ＭＯＶＰＥ法では、トリメチルガリウム（ＴＭＧ）などの有機金属ガスが、アンモニアおよび水素などに搬送されて成長室に入り、膜を形成する。成膜に寄与した後、多量の水素等は排気されるが、水素はイオン状態ではサイズが小さいため半導体積層構造内に必ず侵入する。従来のｎｐｎ構造をもつ半導体装置では、水素は熱履歴を受けても半導体装置から離脱せずに残留する傾向が強かった。とくにＧａＮ系半導体においてｎｐｎ構造内のｐ型層に高濃度の水素の集積が顕著に生じることが、本発明者らによって確認された。本発明者らは、ｎｐｎ構造内のｐ型ＧａＮバリア層に集積した高濃度の水素は、表面のｎ＋型コンタクト層との間に形成されるｐｎ接合の障壁によって表面側への移動を妨げられる結果と推測している。ｐ型ＧａＮバリア層内に集積した高濃度の水素は、同層内のアクセプタを不活性化させる、すなわちｐ型不純物として機能させにくくする。このため、上記の（ｂ１）および（ｂ２）の理由によりアクセプタ濃度を十分高くできないことに加えて、高濃度の水素によってアクセプタ濃度がさらに実質的に低下する。
【００１９】
図１に示す半導体装置１０のｐ型ＧａＮバリア層６上にｎ＋型コンタクト層が追加されている従来の半導体装置では、ｐ型ＧａＮバリア層内の水素濃度はつぎのように高い値を示す。
（ｎ＋型ＧａＮコンタクト層／ｐ型ＧａＮバリア層内で[Ｈ]＝２Ｅ１８ｃｍ−３／ｎ−型ＧａＮドリフト層内で[Ｈ]＝１Ｅ１６ｃｍ−３）
ｎ＋型ＧａＮコンタクト層では、ｐ型ＧａＮバリア層との界面における[Ｈ]＝２Ｅ１８ｃｍ−３から表面側へと急峻に低下して、低下した底で[Ｈ]＝３Ｅ１６ｃｍ−３程度になる。表面では表面特有の立ち上がりを示すが、これは実質的に問題にならない。問題は、ｐ型ＧａＮバリア層内での[Ｈ]＝２Ｅ１８ｃｍ−３という異常に高い水素濃度である。
上記の水素濃度は、ＳＩＭＳ(Secondary  Ion  Mass  Spectroscopy)を用いて、ｎ＋型コンタクト層が積層された従来の半導体装置の表面から内部へと分析した結果である。従来の半導体装置は、上記のように、図１に示す開口部が設けられた縦型半導体装置に対して、表層にｎ＋型コンタクト層が追加されただけで、他の構成は図１の装置と同じである。
【００２０】
ｐ型ＧａＮバリア６が、上記（ａ１）および（ａ２）の作用を十分発揮するためには、実質的に十分高いアクセプタ濃度をもつ必要がある。しかし、従来の半導体装置におけるｐ型ＧａＮバリア層内での[Ｈ]＝２Ｅ１８ｃｍ−３という高濃度の水素が存在したのでは、Ｍｇなどのアクセプタはアクセプタとして機能せず、上記（ａ１）および（ａ２）の作用を得ることが難しい。Ｍｇは、水素による不活性化とは別に、室温ではその数パーセント程度しかアクセプタとして機能しないという温度要因がある。しかし、本発明が問題とするのは、温度要因とは関係のない水素によるＭｇの不活性化である。
さらに、上記のような高濃度の水素の集積は、上記の他に、半導体装置の作動に対して多くの不都合な影響を及ぼす。たとえば、アクセプタ濃度が低くなると、ソース電極とｐ型ＧａＮバリア層を接触させて正孔を引き抜くことが、接触抵抗が増大するため円滑に作動しなくなる。すなわち、半導体装置のオフ動作時にｐ型ＧａＮバリア層とｎ−型ＧａＮドリフト層とのｐｎ接合でアバランシェ破壊によって生成される正孔は、堆積すると耐圧性能が不安定になる。ソース電極をｐ型ＧａＮバリア層に低抵抗で接触させると、正孔はソース電極（グランド）へと引き抜くことができる。
その他、高濃度の水素の集積は好ましくない影響を及ぼす。
【００２１】
本実施の形態では、上記のように、表層にｐ型ＧａＮバリア層６を配置して、基板１側からｎｐ構造とする。この結果、高濃度の水素がｐ型ＧａＮバリア層６内に集積しなくなる。この結果、ｐ型ＧａＮバリア層６は、（ｂ１）および（ｂ２）のおそれを生じない程度の低いアクセプタ濃度を保ちながら、つぎの作用を発揮することができる。
（ａ１）耐圧性能の向上
（ａ２）バンドの正方向へのシフトによるピンチオフ特性の向上
（ａ３）オフ動作時にｐ型ＧａＮバリア層とｎ−型ＧａＮドリフト層とのｐｎ接合でアバランシェ破壊によって生成される正孔を、ソース電極Ｓと協働して除くことができる。
【００２２】
図２は、図１に示した縦型ＧａＮ系半導体装置１０の平面図であり、図１は本図におけるＩ−Ｉ線に沿う断面図である。図２によれば、開口部２８およびゲート電極Ｇを六角形とし、ゲート配線１２を避けながら、その周囲をほぼソース電極Ｓで覆って、最密充填(ハニカム構造)とすることにより単位面積当たりのゲート電極周囲長を長く取れる。このような形状の面からも、オン抵抗を下げることができる。電流は、ソース電極Ｓから直接に再成長層２７内のチャネル（電子走行層２２）に入り、ｎ−型ＧａＮドリフト層４を経て、ドレイン電極Ｄへと流れる。ソース電極Ｓおよびその配線と、ゲート電極Ｇ、ゲート配線１２およびゲートパッド１３から構成されるゲート構成体とが、相互に干渉しないために、ソース配線は、図示しない層間絶縁膜上に設けられる。層間絶縁膜にはビアホールが設けられ、プラグ導電部を含むソース電極Ｓは、層間絶縁膜上のソース導電層（図示せず）と導電接続される。このような構造によって、ソース電極Ｓを含むソース構成体は、大電力用の素子に好適な、低い電気抵抗および高い移動度、を持つことができる。
上記の六角形のハニカム構造は、畝状にして、畝状の開口部を密に配置することでも、上記の面積当たりの開口部周囲長を大きくでき、この結果、電流密度を向上させることができる。
【００２３】
次に、本実施の形態における半導体装置１０の製造方法を説明する。
ＧａＮ基板１は、いわゆる一体物の厚手のＧａＮ基板でも、または支持基体上のＧａＮ膜でもよい。さらに、ＧａＮ系積層体の成長時にＧａＮ基板等の上に形成して、その後の工程で、ＧａＮ基板等の所定厚み部分を除いて、製品の状態では薄いＧａＮ層下地のみが残っているものであってもよい。これら、ＧａＮ基板、支持基体上にオーミック接触するＧａＮ層を有する基板、製品に薄く残された下地のＧａＮ層などを、単にＧａＮ基板と略称する場合もある。
その薄い下地のＧａＮ層は、導電性でも非導電性でもよく、ドレイン電極は、製造工程および製品の構造によるが、薄いＧａＮ層の表面または裏面に設けることができる。ＧａＮ基板または支持基体等が製品に残る場合、当該支持基体または基板は、導電性でも、非導電性でもよい。導電性の場合は、ドレイン電極は、その支持基体または基板の裏面（下）またはおもて面（上）に直接設けることができる。また、非導電性の場合は、非導電性基板の上であって、上記半導体層中の下層側に位置する導電層の上に、ドレイン電極を設けることができる。
【００２４】
まず図３に示すように、上記の意味のＧａＮ基板１の上に、ｎ−型ＧａＮドリフト層４／ｐ型ＧａＮバリア層６、の積層体１５を成長する。ＧａＮ基板１とｎ−型ＧａＮドリフト層４との間にＧａＮ系バッファ層（図示せず）を挿入してもよい。
上記の層の形成は、ＭＯＣＶＤ（有機金属化学気相成長）法を用いるのがよい。ＭＯＣＶＤ法で成長することで、結晶性の良好な積層体１５を能率良く形成できる。ＧａＮ基板１の形成において、導電性基板上に窒化ガリウム膜をＭＯＣＶＤ法によって成長させる場合、ガリウム原料として、トリメチルガリウムを用いる。窒素原料としては高純度アンモニアを用いる。キャリアガスとしては純化水素を用いる。高純度アンモニアの純度は９９．９９９％以上、純化水素の純度は９９．９９９９９５％以上である。ｎ型ドーパント（ドナー）のＳｉ原料には水素ベースのシランを用い、ｐ型ドーパント（アクセプタ）のＭｇ原料にはビスシクロペンタジエニルマグネシウムを用いるのがよい。
導電性基板としては、直径２インチの導電性窒化ガリウム基板を用いる。１０３０℃、１００Ｔｏｒｒで、アンモニアおよび水素の雰囲気中で、基板クリーニングを実施する。その後、１０５０℃に昇温して、２００Ｔｏｒｒ、Ｖ／ＩＩＩ比＝１５００で窒化ガリウム層を成長させる。上記の導電性基板上のＧａＮ層の形成は、ＧａＮ基板１の形成だけでなく、ＧａＮ基板１上の積層体１５の成長においても共通する方法である。
上記の方法で、ＧａＮ基板１上に、ｎ−型ＧａＮ層ドリフト層４／ｐ型ＧａＮバリア層６、の順にｎｐ構造を成長する。ＧａＮ系積層体１５の積層が終了した時点でｐ型ＧａＮバリア層６内には高濃度の水素が集積している。
【００２５】
次に、図４に示すように、開口部２８をＲＩＥ（反応性イオンエッチング）によって形成する。図５（ａ）および（ｂ）に示すように、エピタキシャル層４，６の表面にレジストパターンＭ１を形成した後、ＲＩＥによって、レジストパターンＭ１をエッチングして後退させながら開口を広げて開口部２８を設ける。このＲＩＥ工程において、開口部２８の斜面、すなわち積層体１５の端面は、イオン照射を受けて損傷される。損傷部では、ダングリンドボンド、格子欠陥の高密度領域などが発生し、その損傷部にＲＩＥ装置由来または特定できていない部分からの導電性不純物が到達して富化が生じる。この損傷部の発生は、ドレインリーク電流の増大をもたらすので、修復する必要がある。ｐ型ＧａＮバリア層６に集積した水素は、上記のように多くの悪影響を及ぼすが、損傷部の修復については、水素を所定レベル含むことで、このあと説明する再成長層２７の成長時に、ダングリンドボンド等の修復、および不純物の不活性化を得ることができる。
【００２６】
次いで、レジストパターンＭ１を除去し、ウエハを洗浄した後、当該ウエハをＭＯＣＶＤ装置に導入して、図６に示すように、アンドープＧａＮからなる電子走行層２２、およびアンドープＡｌＧａＮからなる電子供給層２６を含む再成長層２７を成長する。このアンドープＧａＮ層２２およびＡｌＧａＮ層２６の成長においては、（ＮＨ３＋Ｈ２）雰囲気において熱クリーニングを行い、引き続き（ＮＨ３＋Ｈ２）を導入しつつ有機金属原料を供給する。この再成長層２７の形成前の熱クリーニング時または形成時に、上記の損傷部の修復、導電性不純物のパッシベーション化を進行させる。
上記の再成長層２７の成長時に、水素は確実にＧａＮ系積層体１５内に侵入する。とくにｐ型ＧａＮバリア層６内への集積濃度を増大させる。したがって、脱水素処理は、少なくとも再成長層２７の成長を終了した後に必ず行う必要がある。
【００２７】
ＧａＮ層２２およびＡｌＧａＮ層２６の成長、およびその後の脱水素アニールにおける温度−時間パターンを、図７に示す。この再成長層２７の形成前の熱クリーニング時または形成時に、上記の損傷部の修復、導電性不純物のパッシベーション化を進行させる。このために、再成長層２７の成長時の（ＮＨ３＋Ｈ２）雰囲気は有益である。
脱水素アニールの温度は、６００℃〜８００℃程度にするのがよい。本実施の形態においては、表面側がｐｎ構造なので水素は抜けやすい。このため、ｐ型ＧａＮバリア層６への高濃度の水素の集積はなくなる。この結果、上記（ａ１）〜（ａ３）の作用を安定して得ることができる。
【００２８】
次いで、上記ウエハをＭＯＣＶＤ装置から取り出し、図８に示すように、絶縁膜９を成長させる。その後、再びフォトリソグラフィとイオンビーム蒸着法を用いて、図１に示すように、ソース電極Ｓをエピタキシャル層表面に、ドレイン電極ＤをＧａＮ系基板１の裏面に形成する。さらにゲート電極Ｇを開口部２８の側面に形成する。
ｐ型ＧａＮバリア層６の電位を固定し、かつ正孔を引き抜くため、当該ｐ型ＧａＮバリア層６に対するｐ側電極（オーミック電極）を形成することが望ましい。このｐ側電極は、ソース電極Ｓが兼ねてもよいし、またはソース電極Ｓとは別に設けてもよい。図１に示す半導体装置１０のソース電極Ｓは、このｐ側電極を兼ねる形態をとっている。ここでは、ソース電極Ｓとは別に、ソース電極Ｓに接触（短絡）するｐ側電極を設ける場合について説明する。
フォトリソグラフィを用いて、再成長膜２７および絶縁膜９に、ドライエッチングにより溝(孔)を形成し、ｐ型ＧａＮバリア層６を露出しておき、ｐ型ＧａＮバリア層６と低い接触抵抗で接触する金属、例えばＮｉ／Ａｕなどをリフトオフ法により堆積し、パターニングしてｐ側電極を形成する。その後、上記方法にて形成したｐ側電極を覆い、かつ再成長膜２７と低い接触抵抗で接触する材料、例えばＴｉ／Ａｌでソース電極をリフトオフ法により堆積し、パターニングすることでソース電極Ｓを形成するのがよい。これにより、ｐ側電極はｐ型ＧａＮバリア層６に、またソース電極Ｓは電子走行層２２と低い抵抗で接触しながら、ｐ側電極とソース電極Ｓとを接触（短絡）させることで接地の共通電極として機能する。この結果、デバイス面積を小さくすることができる。
【００２９】
上記開示された本発明の実施形態の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【００３０】
本発明の半導体装置等によれば、低いオン抵抗を得ながら、かつ優れた耐圧性能およびピンチオフ特性を持つことができる。また、オフ動作時に生成する正孔をソース電極との協働によって円滑に引き抜くことができる。その他、高濃度の水素集積に伴う各種の不都合を除去することができる。このため縦方向に低いオン抵抗で大電流を流すことができ、大電流用のスイッチング素子として好適である。
【符号の説明】
【００３１】
１  ＧａＮ基板、４  ｎ−型ＧａＮドリフト層、６  ｐ型ＧａＮバリア層、９  絶縁膜、１０  半導体装置（縦型ＧａＮＦＥＴ）、１２  ゲート配線、１３  ゲートパッド、１５  ＧａＮ系積層体、２２  アンドープＧａＮ電子走行層（チャネル層）、２６  ＡｌＧａＮ電子供給層（キャリア供給層）、２７  再成長層、２８  開口部、Ｍ１  レジストパターン、Ｄ  ドレイン電極、Ｇ  ゲート電極、Ｓ  ソース電極。
【図１】
0005569321.tif 000002
【図２】
0005569321.tif 000003
【図３】
0005569321.tif 000004
【図４】
0005569321.tif 000005
【図５】
0005569321.tif 000006
【図６】
0005569321.tif 000007
【図７】
0005569321.tif 000008
【図８】
0005569321.tif 000009