(57)【特許請求の範囲】
【請求項１】
基板構造体において、
基板突出部を含む基板と、
前記基板突出部上に形成されたバッファ層と、を含み、前記基板突出部は前記バッファ層より狭い幅を有し、前記基板突出部は、前記バッファ層を前記基板の一部から分離させている基板構造体であって、
前記基板突出部の幅は、端部より中心部で狭く、中心部からの距離に応じて増大することを特徴とする基板構造体。
【請求項２】
窒化物半導体層をさらに含み、前記基板突出部は、多数の基板突出部であり、前記バッファ層は、前記多数の基板突出部に対応する多数のバッファ層であり、前記窒化物半導体層は、前記多数のバッファ層を横切って延びたことを特徴とする請求項１に記載の基板構造体。
【請求項３】
前記バッファ層上に形成された半導体層をさらに含むことを特徴とする請求項１に記載の基板構造体。
【請求項４】
前記バッファ層は、多角形、楕円及び一字形板のうち、１つの形態を有したことを特徴とする請求項１に記載の基板構造体。
【請求項５】
前記基板は、Ｓｉ、ＧａＮ、サファイア（Ａｌ２Ｏ３）、ＳｉＣ、ＬｉＧａＯ２、ＺｒＢ２、ＺｎＯまたは（Ｍｎ，Ｚｎ）ＦｅＯ４のうち、少なくともいずれか一つから形成されたことを特徴とする請求項１に記載の基板構造体。
【請求項６】
前記バッファ層は、単層構造または多層構造のうち一つであり、前記バッファ層の物質は、ＡｌＮ、ＳｉＣ、Ａｌ２Ｏ３、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＢＧａＮ、ＡｌＢＧａＮ、ＧａＮ、ＸＹのうち少なくともいずれか一つを含み、前記Ｘは、Ｔｉ、Ｃｒ、Ｚｒ、Ｈｆ、ＮｂまたはＴａであり、前記Ｙは、窒素（Ｎ）またはホウ素（Ｂ，Ｂ２）であることを特徴とする請求項１に記載の基板構造体。
【請求項７】
前記バッファ層の厚さは、５ｎｍないし５μｍであることを特徴とする請求項１に記載の基板構造体。
【請求項８】
前記基板突出部は、多数の基板突出部であり、前記バッファ層は、前記基板突出部と対応する多数のバッファ層であり、前記多数のバッファ層を分離する領域の幅は、１０ｎｍより大きいことを特徴とする請求項１に記載の基板構造体。
【請求項９】
基板構造体の形成方法において、
基板上にバッファ層を形成し、
前記バッファ層においてパターンをエッチングし、
前記パターニングされたバッファ層を介して、前記基板をエッチングし、少なくとも１つの基板突出部を形成し、前記基板突出部は前記バッファ層より狭い幅を有し、前記基板の一部から、前記パターニングされたバッファ層の一部を、前記基板突出部が分離させ、
前記バッファ層上に半導体層を形成する基板構造体の形成方法。
【請求項１０】
前記バッファ層上にエッチングマスクを形成し、前記前記バッファ層内にパターンをエッチングする工程は、前記基板表面を露出させるように、前記エッチングマスクを介して前記バッファ層を異方性エッチングすることを含むことを特徴とする請求項９に記載の基板構造体の形成方法。
【請求項１１】
前記パターニングされたバッファ層を介して基板をエッチングする工程は、前記基板を異方性エッチングして基板陥入部を形成し、前記バッファ層の下部表面の一部を露出させるように、前記基板陥入部を等方性エッチングすることを特徴とする請求項１０に記載の基板構造体の形成方法。
【請求項１２】
前記バッファ層と接触する基板突出部の表面の幅は、前記バッファ層の幅より小さいことを特徴とする請求項９に記載の基板構造体の形成方法。
【請求項１３】
前記バッファ層内にパターンをエッチングする工程は、前記バッファ層を多数のバッファ層に分離し、前記多数のバッファ層によって支持される単一の半導体層を形成することを含むことを特徴とする請求項９に記載の基板構造体の形成方法。
【請求項１４】
前記半導体層は、ＥＬＯＧ工程によって、前記バッファ層上に単一層に形成することを特徴とする請求項１３に記載の基板構造体の形成方法。
【請求項１５】
前記バッファ層内にパターンをエッチングする工程は、前記バッファ層を多数のバッファ層に分離し、前記多数のバッファ層によってそれぞれ支持される多数の半導体層を形成することを含むことを特徴とする請求項９に記載の基板構造体の形成方法。
【請求項１６】
前記半導体層は、垂直方向成長によって、前記バッファ層にそれぞれ形成されることを特徴とする請求項１５に記載の基板構造体の形成方法。
【請求項１７】
前記基板及び前記基板突出部の露出された表面を酸化または窒化させたり、ＡｌＮ層を形成して表面処理する工程をさらに含むことを特徴とする請求項９に記載の基板構造体の形成方法。
【請求項１８】
電子素子において、
多数の突出部を含む基板と、
前記多数の突出部上のバッファ層と、を含み、前記バッファ層の幅は、前記多数の突出部の幅の和より大きく、
前記突出部の幅は、端部より中心部で狭く、中心部からの距離に応じて増大することを特徴とする電子素子。
【請求項１９】
前記バッファ層上に、半導体層をさらに含むことを特徴とする請求項１８に記載の電子素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板構造体に係り、特に、窒化物半導体薄膜、例えば、窒化物半導体薄膜の成長時に、転位密度を下げることができ、クラックの発生を抑制できる基板構造体及びその製造方法に関する。
【背景技術】
【０００２】
現在、ＬＥＤ（ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）は、ＧａＮを基にして形成したＬＥＤと、蛍光体を基にして形成した白色ＬＥＤとに分けられる。ＧａＮ基板のＬＥＤは、主に２インチのサファイア基板を中心に製作され、現在４インチ基板に転換中であるか、あるいはまだ初期段階であると言える。
【０００３】
ＬＥＤの生産量を増やし、生産コストを下げるためには、基板の大径化が必要である。サファイア基板の場合、価格が高く、また大径に半導体層を成長させるとき、低い熱伝導度によって、高温で基板が反ることがあり、均一度を維持し難いという短所がある。かような短所を克服するために、シリコン基板を活用し、ＧａＮ  ＬＥＤをエピ薄膜成長させる方法が提案された。シリコン基板は、現在１２インチ以上の大面積ウェーハが提供され、伝導性を有しているために、シリコン基板上にＧａＮ  ＬＥＤが成長した構造で高品質のＬＥＤ薄膜が成長されるならば、サファイア基板の限界を克服できるものと期待される。シリコン基板は、サファイア基板に比べて熱伝導度が高いために、高温で成長するＧａＮ薄膜成長温度でも、基板の反り程度が大きくなく、８インチ基板で、均一な薄膜特性が観察された。しかし、現在シリコン基板をＬＥＤ成長用基板として活用するためには、大きな格子及び熱膨張係数の不一致に由来する高い転位密度（ｄｉｓｌｏｃａｔｉｏｎ  ｄｅｎｓｉｔｙ）およびクラックの発生問題を解決しなければならない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、ＧａＮ薄膜の成長時に、貫通転位密度（ｔｈｒｅａｄｉｎｇ  ｄｉｓｌｏｃａｔｉｏｎ  ｄｅｎｓｉｔｙ）を下げることができ、クラックの発生を抑制できるＬＥＤまたは電力素子に使われる基板構造体を提供しようとするものである。
【０００５】
本発明はまた、窒化物半導体薄膜の成長時に、転位密度を下げることができ、クラックの発生を抑制できるＬＥＤまたは電力素子に使われる基板構造体の製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００６】
本発明の課題を解決するために、基板と、前記基板上に所定のパターンで形成されたバッファ層と、を含み、前記バッファ層は、前記基板の表面がエッチングされて形成された基板突出部によって支持され、前記基板突出部と接触しない前記バッファ層の下部が、空気中に露出されたことを特徴とする基板構造体を提供する。
【０００７】
前記バッファ層は、多数層に形成され、前記バッファ層上に、垂直成長より側面成長をさらに速くして成長された窒化物半導体層がさらに備わったものでありうる。
【０００８】
前記バッファ層上に形成されたものであり、前記バッファ層のパターン形態に対応するように形成された窒化物半導体層を含むことができる。
【０００９】
前記バッファ層は、三角形または四角形を含む多角形の形態、楕円形の形態または一字形の板状のうちいずれか１つのアレイ構造によって形成されたものでありうる。
【００１０】
前記基板は、Ｓｉ、ＧａＮ、Ａｌ２Ｏ３（サファイア）、ＳｉＣ、ＬｉＧａＯ２、ＺｒＢ２、ＺｎＯまたは（Ｍｎ，Ｚｎ）ＦｅＯ４から形成されたものでありうる。
【００１１】
前記バッファ層は、ＡｌＮ、ＳｉＣ、Ａｌ２Ｏ３、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＢＧａＮ、ＡｌＢＧａＮ、ＧａＮ、ＸＹの単層またはそれらの組み合わせからなる多層構造によって形成されたものであり、前記Ｘは、Ｔｉ、Ｃｒ、Ｚｒ、Ｈｆ、ＮｂまたはＴａであり、前記Ｙは、窒素（Ｎ）またはホウ素（Ｂ，Ｂ２）でありうる。
【００１２】
前記バッファ層の厚さは、５ｎｍないし５μｍであり、前記基板構造体を含むチップの幅Ｌは、１μｍ≦Ｌ≦１．５ｍｍの範囲を有し、前記基板及び前記バッファ層の分離された領域の幅ｍは、０．０１Ｌ≦ｍ≦０．４９Ｌの範囲を有し、前記パターン領域の幅は、０．０２Ｌないし０．９８Ｌの範囲を有したものでありうる。
【００１３】
前記バッファ層は、多数層に形成され、バッファ層間の幅ｎは、１０ｎｍ≦ｎ≦１０μｍの範囲を有することができる。
【００１４】
また、本発明の課題を解決するために、基板構造体の形成方法において、基板上にバッファ層を形成する段階と、前記基板表面を露出させるように、前記バッファ層をパターニングする段階と、前記バッファ層間の露出された基板の表面に対してエッチング工程を実施し、ホールを形成する段階と、前記ホール領域によって露出された基板表面に対してエッチング工程を実施し、前記バッファ層下部の基板の一部をエッチングし、前記バッファ層下部を露出させて基板突出部を形成する段階と、前記バッファ層上に半導体層を形成する段階と、を含む基板構造体の形成方法を提供する。
【００１５】
前記基板と前記バッファ層とが接触する領域の幅は、前記バッファ層より狭い幅を有するように形成されうる。
【００１６】
前記バッファ層は、パターニングによって多数層に形成され、前記半導体層は、前記バッファ層上に単一層に形成されうる。
【００１７】
前記半導体層は、ＥＬＯＧ（ｅｐｉｔａｘｉａｌ  ｌａｔｅｒａｌ  ｏｖｅｒ  ｇｒｏｗｔｈ）工程によって、前記バッファ層上に単一層に形成されうる。
【００１８】
前記半導体層は、水平方向成長によって、前記バッファ層にそれぞれ形成されうる。
【００１９】
前記基板をエッチングした後、前記基板表面を酸化または窒化させたり、ＡｌＮ層を形成する段階をさらに含むことができる。
【００２０】
また、本発明の課題を解決するために、複数の突出部を含む基板と、前記突出部上に形成されたものであり、前記突出部の幅より広い幅を有したバッファ層と、を含む電子素子を提供する。
【００２１】
前記バッファ層上に形成された半導体層を含むことができる。
【発明の効果】
【００２２】
本発明の実施例によれば、窒化物半導体物質の成長時に、転位密度を下げることができ、クラックの発生を抑制できるＬＥＤまたは電力素子の基板構造体及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施例によるＬＥＤ基板構造体を示した図面である。
【図２Ａ】本発明の実施例によるＬＥＤ基板構造体を示した図面である。
【図２Ｂ】図２Ａに示した基板構造体の平面図を示した図面である。
【図２Ｃ】図２Ａの基板構造体を含むＬＥＤ素子を示した図面である。
【図３Ａ】実施例によるＬＥＤ基板構造を示した図面である。
【図３Ｂ】図３Ａに示した基板構造体の平面図を示した図面である。
【図３Ｃ】図３Ａの基板構造体を含むＬＥＤ素子を示した図面である。
【図４Ａ】図２Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。
【図４Ｂ】図２Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。
【図４Ｃ】図２Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。
【図４Ｄ】図２Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。
【図４Ｅ】図２Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。
【図５Ａ】図３Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。
【図５Ｂ】図３Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。
【図５Ｃ】図３Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。
【図５Ｄ】図３Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。
【図５Ｅ】図３Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。
【図６Ａ】実施例による基板のＳＥＭ（ｓｃａｎｎｉｎｇ  ｅｌｅｃｔｒｏｎ  ｍｉｃｒｏｓｃｏｐｅ）イメージである。
【図６Ｂ】実施例による基板のＳＥＭイメージである。
【図６Ｃ】実施例による基板のＳＥＭイメージである。
【図６Ｄ】実施例による基板のＳＥＭイメージである。
【発明を実施するための形態】
【００２４】
以下、添付された図面を参照しつつ、本発明の実施例による基板構造体及びその製造方法について詳細に説明する。参考までに、図面に図示されたそれぞれ層または領域の厚さ及び幅は、説明のために誇張して図示されていることを銘記せねばならない。
【００２５】
図１は、本発明の実施例による基板構造体を示した図面である。図１を参照すれば、基板構造体は、基板１０を含むことができる。基板１０は、基板突出部１１を含むことができる。基板１０上に、バッファ層１２が所定のパターンで形成され、バッファ層１２は、基板突出部１１によって支持されうる。そして、バッファ層１２上には、窒化物半導体層、例えば、ＧａＮ系物質を含む半導体層１３が形成されうる。
【００２６】
基板突出部１１の一部表面を除外した基板１０の表面は、空気中に露出された状態でありうる。バッファ層１２の下部表面のうち、基板突出部１１と接触していない部分は、露出された状態でありうる。基板突出部１１は、バッファ層１２より狭い幅を有したものであり、側部は、曲率を有した曲面構造でありうる。基板突出部１１の中心部位の幅が狭く、上下へ行くほど、だんだんと幅が広くなる形態になりうる。
【００２７】
バッファ層１２は、基板突出部１１を介して基板１０と接触する状態であって、基板１０と接触しないバッファ層１２上の半導体層１３領域は、フリー・スタンディング（ｆｒｅｅ−ｓｔａｎｄｉｎｇ）特性を有することができる。基板１０と半導体層１３との格子定数及び熱膨張係数などの差によって発生するストレイン（ｓｔｒａｉｎ）は減少しうる。基板１０とバッファ層１２とが接触する表面領域は、基板突出部１１の表面領域によって制限され、素子形成時に、高温から常温に冷却（ｃｏｏｌｉｎｇ）するときに発生する熱膨張係数の差によるクラックの発生などを防止できる。図１に示した構造は、単位セル状で実際に使われる場合には、図２Ａまたは図３Ａのようなアレイ構造で使われうる。
【００２８】
基板１０は、Ｓｉ基板から形成され、Ｓｉ（１１１）、Ｓｉ（１１０）またはＳｉ（１００）を含むことができる。そして、ＧａＮ、サファイア（Ａｌ２Ｏ３）、ＳｉＣ、ＬｉＧａＯ２、ＺｒＢ２、ＺｎＯまたは（Ｍｎ，Ｚｎ）ＦｅＯ４（１１１）物質から形成されうる。
【００２９】
バッファ層１２は、ＡｌＮ、ＳｉＣ、Ａｌ２Ｏ３、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＢＧａＮ、ＡｌＢＧａＮ、ＧａＮ、ＸＹの単層またはそれらの組み合わせからなる多層構造によって形成され、ここで、前記Ｘは、Ｔｉ、Ｃｒ、Ｚｒ、Ｈｆ、ＮｂまたはＴａであり、前記Ｙは、窒素（Ｎ）またはホウ素（Ｂ，Ｂ２）でありうる。バッファ層１２の厚さｔは、５ｎｍ≦ｔ≦５μｍの範囲でありうる。
【００３０】
実施例による基板構造体は、多様な電子素子に利用可能なものであり、例えば、ＧａＮ系発光素子、またはＨＥＭＰ（ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ）素子のような電力素子に使われうる。
【００３１】
図２Ａは、本発明の基板構造体の実施例を示した図面である。図１では、１層のバッファ層を支持する単位構造を示したが、実際のチップ内で、一つまたは多数層のバッファ層を含んだアレイ状で使われ、その制限はない。
【００３２】
図２Ａを参照すれば、基板２０は、多数の基板突出部２１を含むことができる。多数のバッファ層２２は、基板突出部２１上に形成されたものでありうる。バッファ層２２上には、例えば、ＧａＮ系物質から形成された半導体層２３が形成されうる。半導体層２３は、例えば、多数のバッファ層２２上に、単一層構造によって形成されたものでありうる。
【００３３】
図２Ｂは、前記図２Ａに示した基板構造体の平面図を示したものである。バッファ層２２間の幅ｎは、例えば、１０ｎｍ以上でありうる。図２Ｂでは、バッファ層２２が四角形構造のものを図示しているが、これに限定されるものではなく、三角形または四角形を含む多角形の形態、円形などを含む楕円の形態、または一字形の板状（ｓｔｒａｉｇｈｔ  ｐｌａｔｅ  ｓｈａｐｅ）を含むアレイ構造になりうる。
【００３４】
図２Ｃは、図２Ａの基板構造体を含むＬＥＤ（ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）素子を示した図面である。図２Ａ及び図２Ｃを参照すれば、ＬＥＤ構造は、半導体層２３上に形成されたものでありうる。半導体層２３上の一領域に、第１電極２４ａが設けられ、他の領域に、第１クラッド層２５、第１光導波層２６、活性層２７、第２光導波層２８、第２クラッド層２９及び第２電極２４ｂが形成されうる。参考までに、ここでは、多数のバッファ層２３上に単一層の半導体層２３が形成されており、その上部に、１つのＬＥＤ構造が形成されたものを開示しているが、これに制限されるものではない。例えば、多数のＬＥＤ構造が半導体層２３上に形成され、ＬＥＤ構造の形成後に基板２０を除去する工程をさらに含むことができる。
【００３５】
図３Ａは、実施例によるＬＥＤ基板構造体を示した図面である。図３Ａでは、多数のバッファ層３２に対応するように、半導体層３３がそれぞれ形成された基板構造体アレイを示した。図３Ｂは、図３Ａ構造の平面図を示した図面である。図３Ａ及び図３Ｂを参照すれば、基板３０上に、多数の基板突出部３１が形成され、バッファ層３２が基板突出部３１ら上に形成されうる。バッファ層３２上には、それぞれ多数の半導体層３３が形成されうる。
【００３６】
バッファ層領域間の幅は、例えば、１０ｎｍ以上の範囲でありうる。図３Ｂで、バッファ層３２が四角形状のものを図示しているが、これに限定されるものではなく、三角形または四角形を含む多角形の形態、円形などを含む楕円形態、または一字形の板状を含むアレイ構造になりうる。
【００３７】
図３Ｃは、図３Ａに示した基板構造体を含むＬＥＤ素子を示した図面である。図３Ａ及び図３Ｃを参照すれば、それぞれの半導体層３３上の一領域には、第１電極３４ａが形成され、他の領域に、第１クラッド層３５、第１光導波層３６、活性層３７、第２光導波層３８、第２クラッド層３９及び第２電極３４ｂが形成されうる。そして、ＬＥＤ構造の形成後、基板を除去する工程をさらに含むことができる。
【００３８】
図２Ａ及び図３Ａに示されているように、それぞれのバッファ層２２，３２上の半導体層２３，３３の形態は、その製造方法によって変わりうる。図２Ａの場合、１つのチップ内に多数のバッファ層２２が存在しうるが、その上部の半導体層２３は、ＥＬＯＧ（ｅｐｉｔａｘｉａｌ  ｌａｔｅｒａｌ  ｏｖｅｒ  ｇｒｏｗｔｈ）成長法によって、単一層構造の半導体層２３が形成されうる。図３Ａの場合、一般的な垂直成長によって、１つのチップ内のそれぞれのバッファ層３２ごとに別個の半導体層３３が形成されうる。
【００３９】
図４Ａないし図４Ｅは、図２Ａに示した実施例による基板構造体の製造方法を示した図面である。
【００４０】
図４Ａを参照すれば、基板２０上に、バッファ層物質２２ａを塗布できる。バッファ層物質２２ａとしては、ＡｌＮ、ＳｉＣ、Ａｌ２Ｏ３、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＢＧａＮ、ＡｌＢＧａＮ、ＧａＮ、ＸＹの単層またはそれらの組み合わせからなる多層構造によって形成され、ここで、前記Ｘは、Ｔｉ、Ｃｒ、Ｚｒ、Ｈｆ、ＮｂまたはＴａであり、前記Ｙは、窒素（Ｎ）またはホウ素（Ｂ，Ｂ２）でありうる。
【００４１】
図４Ｂ及び図４Ｃを参照すれば、バッファ層物質２２ａをパターニングしてバッファ層２２を形成する。バッファ層２２の形態は、パターニング方法によって異なり、多角形の形態、楕円の形態などの多様な形態に選択されうる。バッファ層２２の厚さｔは、５ｎｍ≦ｔ≦５μｍの範囲でありうる。バッファ層２２間の露出された基板２０の一部表面に対してエッチング工程を実施し、ホールｈを形成できる。
【００４２】
そして、図４Ｄを参照すれば、露出された基板２０、すなわち、ホールｈ領域に対して湿式エッチングまたは乾式／湿式エッチングの工程を進め、バッファ層２２下部の基板２０の一部領域をエッチングし、基板突出部２１を形成できる。エッチング工程を行い、ホールｈ領域によって基板２０の表面がエッチングされ、基板突出部２１を除外した基板２０の表面と、基板突出部２１と接触していないバッファ層２２下面は、空気中に露出される。基板突出部２１は、エッチング工程によって、中心部の幅が狭く、その上下方向に行くほど幅が広くなることによって、曲率を有した形態になりうる。
【００４３】
エッチング工程によって基板突出部２１が形成された部位を除外すれば、基板２０とバッファ層２２とは分離され、分離された領域のバッファ層２２は、フリー・スタンディング特性を有し、基板２０で発生する転位（ｄｉｓｌｏｃａｔｉｏｎ）及びクラックが、バッファ層２２に影響を及ぼさない。
【００４４】
実施例によれば、バッファ層２２を形成する前に基板２０をエッチングし、あらかじめホールｈを形成できる。この場合、ホールｈが形成された基板２０上に、バッファ層物質を塗布した後、これをパターニングしてバッファ層２２を形成し、ホールｈを介して基板２０に対して、例えば、湿式または乾式／湿式のエッチング工程を介して、基板突出部２１を形成する工程を進めることもできる。
【００４５】
図４Ｅを参照すれば、バッファ層２２上に、半導体物質、例えば、ＧａＮ系物質を成長させて半導体層２３を形成する。ここで、半導体層２３は、例えば、ＥＬＯＧ  ＧａＮ成長を行わせた、多数のバッファ層２２上に、単一層の半導体層２３が形成された構造を有する。ＥＬＯＧ成長法は、垂直成長より側面成長をさらに速くして促進させたものであり、まず、それぞれのバッファ層２２上に、バッファ層２２の上面と垂直である方向に窒化物半導体物質層を、一部成長させることができる。そして、成長方向を調節し、バッファ層２２の上面と水平である方向に成長を速め、水平成長させることができる。これにより、それぞれのバッファ層２２の上面の半導体層が互いに連結され、単一層の半導体層２３を形成させることができる。
【００４６】
そして、例えば、ＭＯＣＶＤ（ｍｅｔａｌ  ｏｘｉｄｅ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）チャンバ内で、窒化物半導体物質をバッファ層２２上に直接成長させれば、Ｓｉ基板を使用した場合、ＧａとＳｉとの間で、ｍｅｌｔ−ｂａｃｋエッチング現象が発生しうる。これを防止するために、パターン領域２１の形成後、基板２０またはパターン領域２１の表面を酸化させてＳｉＯ２に変換させたり、ＮＨ３による高温表面処理を施し、ＳｉをＳｉ窒化物に変換したり、その表面にＡｌＮ層を形成し、ＧａによるＳｉのｍｅｌｔ−ｂａｃｋエッチングを防止することができる。
【００４７】
図５Ａないし図５Ｅは、図３Ａに示した本発明の実施例による基板構造体の製造方法を示した図面である。
【００４８】
図５Ａを参照すれば、基板３０上に、バッファ層物質３２ａを塗布する。バッファ層物質３２ａとしては、ＡｌＮ、ＳｉＣ、Ａｌ２Ｏ３、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＢＧａＮ、ＡｌＢＧａＮ、ＧａＮ、ＸＹの単層またはそれらの組み合わせからなる多層構造によって形成され、ここで、前記Ｘは、Ｔｉ、Ｃｒ、Ｚｒ、Ｈｆ、ＮｂまたはＴａであり、前記Ｙは、窒素（Ｎ）またはホウ素（Ｂ，Ｂ２）でありうる。
【００４９】
図５Ｂ及び図５Ｃを参照すれば、バッファ層物質３２ａをパターニングし、バッファ層３２を形成する。バッファ層３２の厚さｔは、５ｎｍ≦ｔ≦５μｍの範囲でありうる。そして、バッファ層３２間の露出された基板３０の一部表面に対してエッチング工程を実施し、ホールｈを形成する。
【００５０】
図５Ｄを参照すれば、露出された基板３０、すなわち、ホールｈ領域に対して、湿式エッチングまたは乾式／湿式エッチングの工程を利用し、バッファ層３２下部の基板３０の一部領域をエッチングし、基板突出部３１を形成する。エッチング工程を行い、ホールｈ領域によって基板３０表面がエッチングされ、基板突出部３１を除外した基板３０の表面と、基板突出部３１と接触していないバッファ層３２の下面は、空気中に露出される。基板突出部３１は、エッチング工程によって、中心部の幅が狭く、その上下方向に行くほど幅が広くなることによって、曲率を有した形態となる。
【００５１】
結果として、エッチング工程によって、基板突出部３１が形成された部位を除外すれば、基板３０とバッファ層３２とは分離され、分離された領域のバッファ層３２は、フリー・スタンディング特性を有し、基板３０で発生する転位及びクラックが、バッファ層３２に影響を及ぼさない。選択的に、バッファ層３２を形成する前に、基板３０をエッチングしてあらかじめホールｈを形成した後、バッファ層３２を形成し、基板突出部３１を形成する工程を進められる。
【００５２】
図５Ｅを参照すれば、バッファ層３２上に窒化物半導体物質、例えば、ＧａＮを成長させて半導体層３３を形成する。前記図４Ｅとの差異点は、ここでは、半導体層３３をバッファ層３２または基板３０と垂直方向の蒸着工程を利用することによって、それぞれのバッファ層３２上に個別的に半導体層３３を形成したことである。選択的に、基板３０をＳｉから形成した場合、ＧａとＳｉとの間のｍｅｌｔ−ｂａｃｋエッチング現象を防止するために、パターン領域３１の形成後に基板３０またはパターン領域３１表面を酸化させ、ＳｉＯ２に変換させたり、ＮＨ３による高温表面処理を施し、ＳｉをＳｉ窒化物に変換したり、その表面にＡｌＮ層を形成したりすることができる。
【００５３】
図６Ａないし図６Ｄは、実施例による基板構造体のＳＥＭ（ｓｃａｎｎｉｎｇ  ｅｌｅｃｔｒｏｎ  ｍｉｃｒｏｓｃｏｐｅ）イメージを示したものである。図６Ａは、基板構造体アレイの斜視イメージであり、図６Ｂは、図６Ａの基板構造体アレイの断面イメージである。図６Ｃは、基板構造体アレイの平面イメージであり、図６Ｄは、図６Ｃの基板構造体アレイの断面イメージである。図６Ａないし図６Ｄを参照すれば、化学的エッチングによれば、基板突出部の形態は、基板の結晶オリエンテーション（ｃｒｙｓｔａｌ  ｏｒｉｅｎｔａｔｉｏｎ、エッチング方向性）に依存し、バッファ層の下部にパターンが形成される。突出部の形態を変化させるために、異なるマスクパターンを使用し、バッファ層下部の互いに異なるパターン形状を形成できる。
【００５４】
例えば、図６Ａでは、（１１１）結晶オリエンテーションを有したシリコン基板上にバッファ層を形成し、バッファ層の下部に曲率を有したパターンを形成したものを示した。図６Ａ及び図６Ｂに示した基板構造体は、円形パターンを含むマスク層を介して、バッファ層及びシリコン基板をエッチング形成できる。エッチング工程は、バッファ層とシリコン基板とに対する異方性乾式エッチング工程と、シリコン基板だけを等方性湿式エッチングする工程とを含むことができる。マスク層は除去され、ＧａＮ層は、ＥＬＯＧによって成長されうる。図６Ｃは、六角形の下部パターンが使われた点と、ＧａＮが垂直方向に成長された点とを除いては、図６Ａ及び図６Ｂについて説明したところと同じ工程によって形成された基板構造体でありうる。図６Ａ及び図６Ｄは、異なる下部エッチングによって、基板突出部の形態が異なるものを示すことができる。図６Ｂは、例えば、図２Ａのように、単一の半導体層基板アレイを示すことができる。図６Ｄは、基板突出部ごとに垂直成長された半導体層の構造を示すことができる。
【００５５】
前記の説明で、多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものとするより、望ましい実施例の例示として解釈されるものである。従って、本発明の範囲は、前述の実施例によって定められるものではなく、特許請求の範囲に記載された技術的思想によって定められるものである。
【符号の説明】
【００５６】
１０，２０，３０  基板
１１，２１，３１  基板突出部
１２，２２，３２  バッファ層
１３，２３，３３  半導体層
２２ａ，３２ａ  バッファ層物質
２４ａ，３４ａ  第１電極
２４ｂ，３４ｂ  第２電極
２５，３５  第１クラッド層
２６，３６  第１光導波層
２７，３７  活性層
２８，３８  第２光導波層
２９，３９  第２クラッド層
ｈ  ホール
【図１】
0005571503.tif 000002
【図２Ａ】
0005571503.tif 000003
【図２Ｂ】
0005571503.tif 000004
【図２Ｃ】
0005571503.tif 000005
【図３Ａ】
0005571503.tif 000006
【図３Ｂ】
0005571503.tif 000007
【図３Ｃ】
0005571503.tif 000008
【図４Ａ】
0005571503.tif 000009
【図４Ｂ】
0005571503.tif 000010
【図４Ｃ】
0005571503.tif 000011
【図４Ｄ】
0005571503.tif 000012
【図４Ｅ】
0005571503.tif 000013
【図５Ａ】
0005571503.tif 000014
【図５Ｂ】
0005571503.tif 000015
【図５Ｃ】
0005571503.tif 000016
【図５Ｄ】
0005571503.tif 000017
【図５Ｅ】
0005571503.tif 000018
【図６Ａ】
0005571503.tif 000019
【図６Ｂ】
0005571503.tif 000020
【図６Ｃ】
0005571503.tif 000021
【図６Ｄ】
0005571503.tif 000022