(57)【特許請求の範囲】
【請求項１】
基板上にアクティブピンを形成する段階と、
前記アクティブピンの表面にゲート酸化膜パターンを形成する段階と、
前記ゲート酸化膜パターン上に第１電極膜及び第２電極膜を順次に形成する段階と、
前記第１電極膜及び前記第２電極膜をパターニングして前記アクティブピンと交差する予備第１電極パターン及び第２電極パターンを形成する段階と、
前記予備第１電極パターン及び前記第２電極パターンの両側に露出されたアクティブピンの表面下に不純物をドーピングさせてソース／ドレイン拡張領域を形成する段階と、
前記予備第１電極パターンの側壁一部を除去することにより、前記第２電極パターンより狭い線幅を有する第１電極パターンを形成する段階と、を含み、
前記第１電極膜及び第２電極膜をパターニングする段階は、
前記第２電極膜上にマスクパターンを形成する段階と、
前記マスクパターンを使用して前記第２電極膜をドライエッチングして第２電極パターンを形成する段階と、
前記第２電極パターン下の前記第１電極膜をウェットエッチングして予備第１電極パターンを形成する段階と、を含むことを特徴とするピン電界効果トランジスタの製造方法。
【請求項２】
前記第１電極膜及び前記第２電極膜は、互いに異なるエッチング選択比を有する物質で形成されることを特徴とする請求項１記載のピン電界効果トランジスタの製造方法。
【請求項３】
前記第１電極膜はポリシリコンゲルマニウムを含み、前記第２電極膜はポリシリコンを含むことを特徴とする請求項１記載のピン電界効果トランジスタの製造方法。
【請求項４】
前記第１電極膜をウェットエッチングする工程は、窒酸、フッ酸、酢酸、及び脱イオン水からなるエッチング液を使用して行うことを特徴とする請求項１記載のピン電界効果トランジスタの製造方法。
【請求項５】
前記予備第１電極パターンの側壁一部を除去する段階は、水酸化アンモニウム、過酸化水素、及び脱イオン水からなるエッチング液又は窒酸、フッ酸、酢酸、及び脱イオン水からなるエッチング液を使用するウェットエッチング工程を通じて行われることを特徴とする請求項３記載のピン電界効果トランジスタの製造方法。
【請求項６】
前記第１電極膜は、チタニウム、チタニウム窒化物、タンタル、タンタル窒化物からなる群から選択された少なくとも１つの物質を含み、前記第２電極膜はポリシリコンを含むことを特徴とする請求項１記載のピン電界効果トランジスタの製造方法。
【請求項７】
前記第１電極パターンを形成する段階において、前記第１電極パターンが前記ソース／ドレイン拡張領域の一端部とオーバーラップされるように前記予備第１電極パターンの一部をエッチングすることを特徴とする請求項１記載のピン電界効果トランジスタの製造方法。
【請求項８】
前記ソース／ドレイン拡張領域を形成する段階は、プラズマイオン注入又はチルト角イオン注入を利用して行われることを特徴とする請求項１記載のピン電界効果トランジスタの製造方法。
【請求項９】
前記第１電極パターン及び前記第２電極パターンの両側壁にそれぞれスペーサを形成する段階と、
前記スペーサ両側のアクティブピン表面下に不純物をドーピングさせてソース／ドレイン領域を形成する段階と、を更に含むことを特徴とする請求項１記載のピン電界効果トランジスタの製造方法。
【請求項１０】
前記ソース／ドレイン領域を形成する段階は、プラズマイオン注入又はチルト角イオン注入を利用して行われることを特徴とする請求項９記載のピン電界効果トランジスタの製造方法。
【請求項１１】
前記基板は、単結晶シリコン基板、ＳＯＩ基板、ＳＧＯＩ基板、及びＧＯＩ基板からなる群から選択された少なくとも１つであることを特徴とする請求項１記載のピン電界効果トランジスタの製造方法。
【請求項１２】
基板表面から突出されるアクティブピンを形成する段階と、
前記アクティブピンの表面にゲート酸化膜パターンを形成する段階と、
前記ゲート酸化膜パターン上に第１電極膜及び第２電極膜を順次に形成する段階と、
前記第２電極膜をパターニングして前記アクティブピンと交差する第２電極パターンを形成する段階と、
前記第２電極パターンによって露出された前記第１電極膜をエッチングして予備第１電極パターンを形成する段階と、
前記予備第１電極パターンの側壁一部を除去することにより前記第２電極パターンより狭い線幅を有する第１電極パターンを形成する段階と、
前記第１電極パターン及び前記第２電極パターンの両側に露出された前記アクティブピンの表面下に不純物をドーピングさせてソース／ドレイン拡張領域を形成する段階と、を含み、
前記第１電極パターンと前記ソース／ドレイン拡張領域とのオーバーラップ面積が減少するように前記ソース／ドレイン拡張領域を形成した後、前記第１電極パターンの側壁一部を追加に除去する段階を更に含むことを特徴とするピン電界効果トランジスタの製造方法。
【請求項１３】
前記予備第１電極パターンを形成する段階及び前記第１電極パターンを形成する段階は、同じウェットエッチング工程を通じて行われることを特徴とする請求項１２記載のピン電界効果トランジスタの製造方法。
【請求項１４】
基板のＮＭＯＳ形成領域及びＰＭＯＳ形成領域にそれぞれ第１アクティブピン及び第２アクティブピンを形成する段階と、
前記第１アクティブピン及び前記第２アクティブピンの表面にゲート酸化膜パターンを形成する段階と、
前記ゲート酸化膜パターン上に第１電極膜及び第２電極膜を順次に形成する段階と、
前記第１電極膜及び第２電極膜をパターニングして、前記第１アクティブピンと交差する予備第１電極パターン及び第２電極パターンと、前記第２アクティブピンと交差する予備第３電極パターン及び第４電極パターンをそれぞれ形成する段階と、
前記予備第１電極パターン及び前記第２電極パターンの両側に露出された前記第１アクティブピン表面下にＮ型不純物をドーピングさせて第１ソース／ドレイン拡張領域を形成する段階と、
前記予備第３電極パターン及び前記第４電極パターンの両側に露出された第２アクティブピン表面下にＰ型不純物をドーピングさせて第２ソース／ドレイン拡張領域を形成する段階と、
前記予備第１電極パターン及び前記予備第３電極パターンの側壁一部を除去することにより、第１電極パターン及び第３電極パターンをそれぞれ形成する段階と、を含み、
前記第１電極膜及び第２電極膜をパターニングする段階は、
前記第２電極膜上にマスクパターンを形成する段階と、
前記マスクパターンを使用して前記第２電極膜をドライエッチングして第２電極パターン及び第４電極パターンを形成する段階と、
前記第２電極パターン及び第４電極パターン下の前記第１電極膜をウェットエッチングして予備第１電極パターン及び予備第３電極パターンを形成する段階と、を含むことを特徴とするピン電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ及びその製造方法に関し、より詳細には、ピン電界効果トランジスタ（ＦｉｎＦＥＴ）及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体素子の動作速度を向上させ集積度を向上させるために、ＭＯＳ電界効果トランジスタ（以下、ＭＯＳＦＥＴ）のチャンネル長を継続して減少させてきた。
【０００３】
しかし、一般的なプレーナータイプのＭＯＳＦＥＴの場合、前記チャンネル長が減少されることにより、ドレイン電圧によるエレクトリックフィールド影響性が増加されゲート電極によるチャンネル駆動能力が劣化するショートチャンネル効果が発生する。又、ＭＯＳＦＥＴのしきい電圧を調節するためにチャンネル濃度を増加させなければならないため、キャリアの移動度及び電流駆動力が減少する。このような理由で、前記プレーナータイプのＭＯＳＦＥＴの場合には、動作速度を向上させ集積度を向上させつつもショートチャンネル効果を抑制することが容易ではない。
【０００４】
前記ショートチャンネル効果を減少させるための構造を有するトランジスタの１つとして、ピン電界効果トランジスタが開発された。前記ピン電界効果トランジスタ（以下、ＦｉｎＦＥＴ）は、アクティブ領域が立体的な形態のピン形状（Ｆｉｎｔｙｐｅ）を有し、ゲート電極が前記ピンを囲む構造を有することにより、前記ピンの表面に沿って３次元構造のチャンネルが形成される。このように、前記ピンの上部面及び両側壁部位にチャンネルが形成されるので、狭い水平面積下でも広い有効幅を有する。従って、半導体素子のサイズを非常に減少させながらも動作速度を速くすることができる。又、ドレインの接合静電容量が減少されることによりショートチャンネル効果も減少させることができる。
【０００５】
一方、前記ＦｉｎＦＥＴの動作特性を向上させるためには、３次元形状のピンの表面下に均一にソース／ドレイン領域が形成されるべきである。しかし、前記ＦｉｎＦＥＴで前記ピンのボディー幅が漸次減少されるのみならず、前記ピンが立体的に形成されているので、前記ピンの表面下に不純物を均一にドーピングさせることが容易ではない。
【０００６】
又、前記ＦｉｎＦＥＴは、プレーナータイプのＭＯＳＦＥＴに対してゲート起因ドレイン漏洩（ＧＩＤＬ、Ｇａｔｅ  Ｉｎｄｕｃｅｄ  Ｄｒａｉｎ  Ｌｅａｋａｇｅ）電流が顕著に高い。これは、前記ピンが３次元形状を有するので、前記ゲート電極とドレイン電極との間にオーバーラップされる面積が相対的に広いためである。前記ＧＩＤＬ電流を減少させるためには、前記ソース／ドレイン領域とゲート電極がオーバーラップされる部位の面積が最小化されなければならない。
【０００７】
しかし、前記ソース／ドレイン領域を形成するために、不純物をドーピングして熱処理工程を通じて活性化する工程が伴うが、前記熱処理工程を行うと、前記不純物は継続的に水平及び垂直方向を拡散することになる。前記不純物の拡散により、前記ソース／ドレイン領域とゲート電極がオーバーラップされる部位の面積が継続して増加することになるので、前記ＧＩＤＬ電流を減少させることに困難性がある。
【０００８】
前記ＧＩＤＬ電流を減少させるための方法の１つとして、前記ゲート電極を形成した後にオフセットスペーサを形成することにより、前記ソース／ドレイン領域とゲート電極がオーバーラップされる部位の面積を減少させている。しかし、前記オフセットスペーサは、前記ゲート電極の側壁のみならず、不純物がドーピングされる領域である前記ピンの側壁にも形成される。そのため、不純物ドーピング工程を通じて、前記オフセットスペーサが形成されているピンの側壁とオフセットスペーサが形成されないピンの上部面下に均一に不純物をドーピングするのが難しい。又、前記オフセットスペーサを通過して前記ピンの側壁下に不純物がドーピングされるので、前記不純物をドーピングするために必要なエネルギーも増加する。これにより、前記ピンの表面に高エネルギーによる損傷が発生されやすい。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の第１目的は、高性能を有してＧＩＤＬ電流が減少されるピン電界効果トランジスタを提供することにある。
【００１０】
本発明の第２目的は、前記したピン電界効果トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
前記した第１目的を達成するための本発明の一態様によるピン電界効果トランジスタは、基板上に具備されるアクティブピンと、前記アクティブピンの表面に具備されるゲート酸化膜パターンと、前記ゲート酸化膜パターン上に具備され、前記アクティブピンと交差するように延長される第１電極パターンと、前記第１電極パターン上に積層され、前記第１電極パターンに対して広い線幅を有する第２電極パターンと、前記第１電極パターン両側のアクティブピン表面下に具備されるソース／ドレイン拡張領域と、を含む。
【００１２】
前記第１電極パターン及び第２電極パターンは、互いに異なるエッチング選択比を有する物質からなることができる。
【００１３】
前記第１電極パターンはポリシリコンゲルマニウムを含み、前記第２電極パターンはポリシリコンを含むことができる。この場合、前記第１電極パターン及び第２電極パターンは、前記ソース／ドレイン拡張領域と同じ導電型の不純物がドーピングされることができる。
【００１４】
これとは異なり、前記第１電極パターンは、チタニウム、チタニウム窒化物、タンタル、タンタル窒化物からなる群から選択される少なくとも１つの物質を含み、前記第２電極パターンはポリシリコンを含むことができる。
【００１５】
前記第１電極パターンは、１００Å〜４００Åの厚みを有することができる。
【００１６】
又、前記第１電極パターン及び第２電極パターンの両側に具備されるスペーサと、前記スペーサ両側のアクティブピンの表面下に具備され、前記ソース／ドレイン拡張領域に対して高い不純物濃度を有するソース／ドレイン領域を更に含むことができる。
【００１７】
前記アクティブピン両側の基板上に素子分離膜パターンを具備することができる。
【００１８】
前記ソース／ドレイン拡張領域は、前記第１電極パターンの一端部とオーバーラップされる。
【００１９】
前記基板は、単結晶シリコン基板、ＳＯＩ基板、ＳＧＯＩ基板、及びＧＯＩ基板からなる群から選択された少なくとも１つでありえる。
【００２０】
前記した第１目的を達成するための本発明の他の態様によるピン電界効果トランジスタは、基板のＮＭＯＳ形成領域及びＰＭＯＳ形成領域にそれぞれ具備される第１アクティブピン及び第２アクティブピンと、前記第１アクティブピン及び第２アクティブピンの表面にそれぞれ具備される第１ゲート酸化膜パターン及び第２ゲート酸化膜パターンと、前記第１ゲート酸化膜パターン上で前記第１アクティブピンと交差するように延長される第１電極パターンと、前記第１電極パターン上に積層され、前記第１電極パターンに対して広い線幅を有する第２電極パターンと、前記第１電極パターン両側の第１アクティブピン表面下に具備され、Ｎ型不純物からなる第１ソース／ドレイン拡張領域と、前記第２ゲート酸化膜パターン上で前記第２アクティブピンと交差するように延長され前記第１電極パターンと同じ物質を含む第３電極パターンと、前記第３電極パターン上に積層され、前記第３電極パターンに対して広い線幅を有する第４電極パターンと、前記第３電極パターン両側の第２アクティブピン表面下に具備され、Ｐ型不純物からなる第２ソース／ドレイン拡張領域と、を含む。
【００２１】
前記第１電極パターン及び第３電極パターンは、互いに異なる仕事関数を有することができる。この場合、前記第１電極パターンはＮ型不純物がドーピングされたポリシリコンゲルマニウムからなり、前記第３電極パターンは前記Ｐ型の不純物がドーピングされたポリシリコンゲルマニウムからなることができる。
【００２２】
これとは異なり、前記第１電極パターン及び第３電極パターンは、４．０〜５．２ｅＶ範囲内の同一の仕事関数を有することができる。この場合、前記第１電極パターン及び第３電極パターンは、チタニウム、チタニウム窒化物、タンタル、タンタル窒化物からなる群から選択された少なくとも１つの物質からなることができる。
【００２３】
前記した第２目的を達成するための本発明の一態様によるピン電界効果トランジスタの製造方法で、まず、基板上にアクティブピンを形成する。前記アクティブピンの表面にゲート酸化膜パターンを形成する。前記ゲート酸化膜パターン上に第１電極膜及び第２電極膜を順次に形成する。前記第１電極膜及び第２電極膜をパターニングして前記アクティブピンと交差する予備第１電極パターン及び第２電極パターンを形成する。前記予備第１電極パターン及び第２電極パターンの両側に露出されたアクティブピン表面下に不純物をドーピングさせてソース／ドレイン拡張領域を形成する。その後、前記予備第１電極パターンの側壁一部を除去することにより、前記第２電極パターンより狭い線幅を有する第１電極パターンを形成する。
【００２４】
前記第１電極膜及び第２電極膜は、互いに異なるエッチング選択比を有する物質で形成されることができる。
【００２５】
前記第１電極膜はポリシリコンゲルマニウムを含み、前記第２電極膜はポリシリコンを含むことができる。
【００２６】
前記第１電極膜及び第２電極膜が前記物質からなる場合、前記第１電極膜及び第２電極膜をパターニングするために、まず、前記第２電極膜上にマスクパターンを形成する。前記マスクパターンを使用して前記第２電極膜をドライエッチングして第２電極パターンを形成する。その後、前記第２電極パターン下の第１電極膜をウェットエッチングして予備第１電極パターンを形成する。
【００２７】
この際、前記第１電極膜をウェットエッチングする工程は、窒酸、フッ酸、酢酸、及び脱イオン水からなるエッチング液を使用することができる。
【００２８】
又、前記予備第１電極パターンの側壁の一部を除去するための工程は、水酸化アンモニウム（ＮＨ4ＯＨ）、過酸化水素（Ｈ2Ｏ2）、及び脱イオン水（Ｈ2Ｏ）からなるエッチング液又は窒酸、フッ酸、酢酸、及び脱イオン水からなるエッチング液を使用するウェットエッチング工程を通じて行われることができる。
【００２９】
前記説明したことと異なる態様として、前記第１電極膜は、チタニウム、チタニウム窒化物、タンタル、タンタル窒化物からなる群から選択された少なくとも１つの物質を含むことができ、前記第２電極膜はポリシリコンを含むことができる。
【００３０】
前記第１電極パターンを形成する段階において、前記第１電極パターンが前記ソース／ドレイン拡張領域の一端部とオーバーラップされるように前記予備第１電極パターンの一部をエッチングすることができる。
【００３１】
前記ソース／ドレイン拡張領域を形成する段階は、プラズマイオン注入又はチルト角イオン注入を利用して行われることができる。
【００３２】
又、前記第１電極パターン及び第２電極パターンの両側壁にそれぞれスペーサを形成する工程と、前記スペーサ両側のアクティブピン表面下に不純物をドーピングさせてソース／ドレイン領域を形成する工程と、を更に含むことができる。
【００３３】
前記ソース／ドレイン領域を形成する段階は、プラズマイオン注入又はチルト角イオン注入を利用して行われることができる。
【００３４】
前記した第２目的を達成するための本発明の他の態様によるピン電界効果トランジスタの製造方法として、基板表面から突出されるアクティブピンを形成する。前記アクティブピンの表面にゲート酸化膜パターンを形成する。前記ゲート酸化膜パターン上に第１電極膜及び第２電極膜を順次に形成する。前記第２電極膜をパターニングして前記アクティブピンと交差する第２電極パターンを形成する。前記第２電極パターンによって露出された第１電極膜をエッチングして予備第１電極パターンを形成する。前記予備第１電極パターンの側壁一部を除去することにより前記第２電極パターンより狭い線幅を有する第１電極パターンを形成する。その後、前記第１電極パターン及び第２電極パターンの両側に露出されたアクティブピン表面下に不純物をドーピングさせてソース／ドレイン拡張領域を形成する。
【００３５】
前記予備第１電極パターンを形成する段階及び前記第１電極パターンを形成する段階は、同じウェットエッチング工程を通じて行われることができる。
【００３６】
前記第１電極パターンとソース／ドレイン拡張領域のオーバーラップ面積が減少されるように前記ソース／ドレイン拡張領域を形成した後、前記第１電極パターンの側壁一部を追加に除去する段階を更に含むことができる。
【００３７】
前記した第２目的を達成するための本発明の他の態様によるピン電界効果トランジスタの製造方法として、まず、基板のＮＭＯＳ形成領域及びＰＭＯＳ形成領域にそれぞれ第１アクティブピン及び第２アクティブピンを形成する。前記第１アクティブピン及び第２アクティブピンの表面に第１ゲート酸化膜パターン及び第２ゲート酸化膜パターンを形成する。前記第１ゲート酸化膜パターン及び第２ゲート酸化膜パターン上に第１電極膜及び第２電極膜を順次に形成する。前記第１電極膜及び第２電極膜をパターニングして、前記第１アクティブピンと交差する予備第１電極パターン及び第２電極パターンと、前記第２アクティブピンと交差する予備第３電極パターン及び第４電極パターンをそれぞれ形成する。前記予備第１電極パターン及び第２電極パターンの両側に露出された第１アクティブピン表面下にＮ型不純物をドーピングさせて第１ソース／ドレイン拡張領域を形成する。前記予備第３電極パターン及び第４電極パターンの両側に露出された第２アクティブピン表面下にＰ型不純物をドーピングさせて第２ソース／ドレイン拡張領域を形成する。前記予備第１電極パターン及び予備第３電極パターンの側壁一部を除去することにより、第１電極パターン及び第３電極パターンをそれぞれ形成する。
【発明の効果】
【００３８】
説明したように、本発明によるピン電界効果トランジスタは、アクティブピンの表面下に均一なドーピング濃度を有するソース／ドレイン拡張領域を有する。従って、前記ピン電界効果トランジスタの性能が非常に良好である。又、前記ソース／ドレイン拡張領域は、ゲート電極に提供される第１電極パターンのエッジ内側に過度に浸透されない。そのため、前記ゲート電極とソース／ドレイン拡張領域が過度にオーバーラップされないので、ＧＩＤＬ電流が減少される。
【発明を実施するための最良の形態】
【００３９】
以下、添付した図面を参照して本発明の好ましい実施例を詳細に説明する。
【００４０】
（第１実施例）
図１は、第１実施形態によるピン電界効果トランジスタを示す斜視図である。図２は、図１のＩ−Ｉ’部分を切断して見られる断面図である。
【００４１】
図１及び図２を参照すると、基板１００上にアクティブピン１０２が具備される。基板１００は、単結晶シリコン基板、ＳＯＩ基板、ＳＧＯＩ基板、及びＧＯＩ基板のうち、いずれか１つであり得る。本実施例では、基板１００として単結晶シリコン基板が使用される。
【００４２】
アクティブピン１０２は、第１方向に延長される形状を有する。アクティブピン１０２は単結晶シリコンからなる。
【００４３】
アクティブピン１０２の両側に素子分離膜パターン１０１が具備される。アクティブピン１０２は、素子分離膜パターン１０１の上部面より高い上部面を有することで、素子分離膜パターン１０１の上部面から突出される。
【００４４】
アクティブピン１０２は、素子分離膜パターン１０１から突出される高さに対して上部面の幅、即ち、ピンボディーの幅、がより狭い形状を有することができる。又は、図示されたように、アクティブピン１０２は素子分離膜パターン１０１から突出される高さと上部面の幅が殆ど同一の形状を有することができる。
【００４５】
アクティブピン１０２の表面には、ゲート酸化膜パターン１０４が具備される。ゲート酸化膜パターン１０４は、熱酸化工程によって形成されるシリコン酸化物からなることができる。
【００４６】
ゲート酸化膜パターン１０４上には、アクティブピン１０２と交差するように延長される第１電極パターン１０６ｂが具備される。第１電極パターン１０６ｂは、ピントランジスタで実質的なゲート電極として機能するので、第１電極パターン１０６ｂの仕事関数によってピントランジスタのしきい電圧が変わる。
【００４７】
従って、第１電極パターン１０６ｂは、Ｎ型又はＰ型トランジスタのゲート電極として使用するに適合な物質からなることが好ましい。即ち、第１電極パターン１０６ｂは、不純物のドーピングによって仕事関数を特定の値に調節できる導電物質からなるか、又はＮ型及びＰ型トランジスタのゲート電極でそれぞれ使用される仕事関数値の中間値であるミッドギャップ仕事関数を有する導電物質からなることができる。ここで、前記ミッドギャップ仕事関数は、４．０ｅＶ〜５．２ｅＶの仕事関数と言える。
【００４８】
より具体的に、第１電極パターン１０６ｂは、ポリシリコンゲルマニウムからなることができる。前記ポリシリコンゲルマニウムには、ソース／ドレイン領域にドーピングされている不純物と同じ導電型の不純物がドーピングされている。即ち、Ｐ型のピン電界効果トランジスタである場合、前記ポリシリコンゲルマニウムにはホウ素のようなＰ型不純物がドーピングされている。又、Ｎ型のピン電界効果トランジスタである場合、前記ポリシリコンゲルマニウムにはリン、ヒ素のようなＮ型不純物がドーピングされている。
【００４９】
これとは異なり、第１電極パターン１０６ｂは、チタニウム、チタニウム窒化物、タンタル、タンタル窒化物等のような金属物質からなることができる。これらは単独又は混合して使用されることができる。前記金属物質は、ミッドギャップ仕事関数を有するので、Ｎ型及びＰ型ピン電界効果トランジスタのゲート電極として使用されることができる。
【００５０】
第１電極パターン１０６ｂが１００Åより薄いと、ゲート電極として充分な機能を果たすのが難しく、第１電極パターン１０６ｂが４００Åより厚いと、エッチング工程をコントロールすることが容易ではない。従って、第１電極パターン１０６ｂは１００Å〜４００Åの厚みを有し、より好ましくは３００Åの厚みを有する。
【００５１】
第１電極パターン１０６ｂ上には、第１電極パターン１０６ｂに対して広い線幅を有する第２電極パターン１０８ａが具備される。即ち、第１電極パターン１０６ｂ及び第２電極パターン１０８ａが積層された構造物は、Ｔ字形状を有する。従って、第２電極パターン１０８ａは、第１電極パターン１０６ｂの上部面を完全に覆う形状を有する。
【００５２】
第２電極パターン１０８ａは、ゲート電極の抵抗を減少させる役割を果たす。即ち、第１電極パターン１０６ｂの厚さが１００Å〜４００Åと薄いので、第１電極パターン１０６ｂだけでゲート電極を具現する場合、ゲート抵抗が非常に高い。そのため、第１電極パターン１０６ｂ上に第２電極パターン１０８ａが積層されることによりゲート抵抗が多少低くなる。
【００５３】
第２電極パターン１０８ａは、第１電極パターン１０６ｂと互いに異なるエッチング選択比を有する物質からなることが好ましい。即ち、第２電極パターン１０８ａは、第１電極パターン１０６ｂをエッチングする工程で殆どエッチングが行われない物質で形成されることが好ましい。又、第２電極パターン１０８ａは、下部の第１電極パターン１０６ｂと接着性が優れるのみならず、エッチングガスを利用して容易に異方性エッチングすることができる物質で形成されることが好ましい。
【００５４】
具体的に、第２電極パターン１０８ａはポリシリコンからなることが好ましい。又、前記ポリシリコンにはソース／ドレイン領域１１４と同一の導電型の不純物がドーピングされている。
【００５５】
これとは異なり、第２電極パターン１０８ａは、タングステンのような金属物質で形成されることもできる。又、図示されてはいないが、第２電極パターン１０８ａは、ポリシリコンパターン上に金属パターン又は金属シリサイドパターンが積層された形状を有することもできる。
【００５６】
第１電極パターン１０６ｂの両側のアクティブピン表面下には、ソース／ドレイン拡張領域１１０が具備される。即ち、ソース／ドレイン拡張領域１１０の少なくとも一端部は、第１電極パターン１０６ｂの両側と一部オーバーラップされるか、第１電極パターン１０６ｂの両側部と接触される。しかし、第１電極パターン１０６ｂの線幅が第２電極パターン１０８ａの線幅に対して小さいので、第１電極パターン１０６ｂ及び第２電極パターン１０８ａが同じ場合に対して第１電極パターン１０６ｂとソース／ドレイン拡張領域１１０とがオーバーラップされる部位の面積が減少される。従って、第１電極パターン１０６ｂとソース／ドレイン拡張領域１１０とがオーバーラップされる部位が増加することによって発生されるＧＩＤＬ電流を減少させることができる。
【００５７】
第１電極パターン１０６ｂ及び第２電極パターン１０８ａの両側には、スペーサ１１２が具備されることができる。スペーサ１１２は、シリコン窒化物からなることができる。
【００５８】
スペーサ１１２の両側のアクティブピン表面下には、ソース／ドレイン領域１１４が具備される。ソース／ドレイン領域１１４は、ソース／ドレイン拡張領域１１０より高い不純物濃度を有する。
【００５９】
図３から図１３は、図１及び図２に図示されたピン電界効果トランジスタを製造するための方法を説明するための斜視図及び断面図である。
【００６０】
図３を参照すると、単結晶シリコンからなる基板１００を加工して素子分離領域の表面より突出されるアクティブピン１０２を形成する。以下では、アクティブピン１０２を形成する方法について簡略に説明する。
【００６１】
まず、基板１００上にアクティブピン１０２が形成される領域を選択的に覆う図示しないエッチングマスクパターンを形成する。前記エッチングマスクパターンを利用して前記アクティブピン形成領域以外の部位をエッチングすることにより素子分離用トレンチを形成する。
【００６２】
その後、前記素子分離用トレンチの内部を満たすように絶縁物質を蒸着させ、前記エッチングマスクパターンの上部面が露出されるように前記絶縁物質を研磨することにより、前記素子分離用トレンチ内部に予備素子分離膜を形成する。
【００６３】
その後、前記予備素子分離膜の上部を部分的にエッチングして素子分離膜パターン１０１を形成する。前記工程を行うと、前記トレンチの隔壁が外部に露出されながら素子分離膜パターン１０１から突出されるアクティブピン１０２が形成される。前記予備素子分離膜を除去する工程は、ウェットエッチング工程を通じて行われることが好ましい。
【００６４】
以後、残っている前記エッチングマスクパターンを除去することによりアクティブピン１０２の上部面を露出させる。
【００６５】
前述したこととは異なり、ＳＯＩ基板、ＳＧＯＩ基板、及びＧＯＩ基板のうち、いずれか１つの基板を使用することもできる。この場合、アクティブピン１０２は単純なパターニング工程だけで形成されることができる。
【００６６】
図４を参照すると、アクティブピン１０２の表面にゲート酸化膜パターン１０４を形成する。例えば、アクティブピン１０２の表面を熱酸化させて、シリコン酸化物からなるゲート酸化膜パターン１０４を形成することができる。ゲート酸化膜パターン１０４の厚みは形成しようとするトランジスタの特性によって変わることができる。
【００６７】
図５を参照すると、前記ゲート酸化膜パターン１０４上に第１電極膜１０６を形成する。第１電極膜１０６は、１００Å〜４００Åの厚みに形成されることができ、より好ましくは３００Åの厚みに形成されることができる。前記のように、第１電極膜１０６は多少薄い厚みに形成されるので、アクティブピン１０２のプロファイルに沿って蒸着される。
【００６８】
例えば、第１電極膜１０６は、ポリシリコンゲルマニウムで形成することができる。又は、第１電極膜１０６は、チタニウム、チタニウム窒化物、タンタル、タンタル窒化物などで形成することができる。これらは単独又は混合して使用されることができる。
【００６９】
まず、ポリシリコンゲルマニウムで第１電極膜１０６を形成する方法について簡略に説明する。
【００７０】
ゲート酸化膜パターン１０４及び素子分離膜パターン１０１上にシリコンシーズ膜を形成する。前記シリコンシーズ膜は、ポリシリコン又は非晶質シリコンで形成することができ、３０Å以下の薄い厚みに形成することが好ましい。前記シリコンシーズ膜は、低圧化学気相蒸着法によって形成することができる。前記シリコンシーズ膜は、以後の工程でポリシリコンゲルマニウムを形成するためのシーズとして提供される。
【００７１】
その後、前記シリコンシーズ膜上にシリコンソースガス及びゲルマニウムソースガスを使用する低圧化学気相蒸着法を通じてポリシリコンゲルマニウム膜を形成する。より具体的に説明すると、前記シリコンソースガスとしてＳｉＨ4を使用し、前記ゲルマニウムソースガスとしてＧｅＨ4を使用し、キャリアガスとしてＨ2を使用することができる。又、前記蒸着工程は、１０ｍＴｏｒｒ〜１００Ｔｏｒｒの圧力及び５００℃〜６００℃の温度で行われることができる。この際、前記シリコンソースガス及びゲルマニウムソースガスの流量を調節することにより、ポリシリコンゲルマニウム膜内に含まれるシリコン及びゲルマニウムの原子濃度を調節することができる。
【００７２】
また、第１電極膜１０６をチタニウム窒化物で形成することができる。具体的に、ＴｉＣｌ4のようなチタニウムソースガス及びＮＨ3のような窒素ソースガスを使用する化学気相蒸着法又は原子層積層方法で前記第１電極膜を形成することができる。
【００７３】
図６を参照すると、第１電極膜１０６上に第１電極膜１０６と異なるエッチング選択比を有する第２電極膜１０８を形成する。
【００７４】
第２電極膜１０８は、後続工程を通じてゲート電極の抵抗を減少させる電極パターンになる。従って、前記抵抗減少の効果を増加させるために、第２電極膜１０８は多少厚く形成されることが好ましい。具体的に、第２電極膜１０８の上部面はアクティブピン１０２の上部面より高く位置することが好ましい。
【００７５】
第２電極膜１０８は、第１電極膜１０６との接着性が優れるのみならず、エッチングガスを利用して容易にエッチングされる物質で形成されるべきである。具体的に、第２電極膜１０８は、ポリシリコンで形成されることができる。
【００７６】
これとは異なり、第２電極膜１０８は、ドライエッチング工程によってエッチングされることができる金属物質で形成されることもできる。具体的に、第２電極膜はタングステンで形成されることができ、この場合、第１電極膜１０６及び第２電極膜１０８間にオーミック膜及びバリヤー金属膜が形成されるべきである。
【００７７】
図示していないが、第２電極膜１０８がポリシリコンで形成される場合、抵抗を減少させるために前記ポリシリコン上に金属又は金属シリサイドを更に蒸着させることができる。
【００７８】
第２電極膜１０８を形成した後に、第２電極膜１０８の上部面を平坦化させるための研磨工程が更に行われることができる。
【００７９】
又、第１電極膜１０６及び第２電極膜１０８に不純物をドーピングする工程を更に行うこともできる。前記ドーピングされる不純物は、ソース／ドレイン領域を形成する不純物と同じ導電型を有する。特に、第１電極膜１０６がポリシリコンゲルマニウムで形成された場合、前記不純物をドーピングすることにより、以後の工程を通じて形成されるピン電界トランジスタは、ユーザが所望する水準のしきい電圧を有するのに適合な仕事関数を有するように調節されることができる。
【００８０】
図７を参照すると、第２電極膜１０８上にゲート電極が形成される部位を覆う図示しないマスクパターンを形成する。前記マスクパターンは、フォトレジストパターン又はハードマスクパターンで形成されることができる。前記マスクパターンは、アクティブピン１０２の延長方向と垂直な方向に延長されるライン形状を有する。
【００８１】
以後、前記マスクパターンを利用して第２電極膜１０８をエッチングすることにより、第２電極パターン１０８ａを形成する。第２電極膜１０８をエッチングする工程は、ドライエッチング工程を通じて行われることができる。
【００８２】
図８を参照すると、第２電極パターン１０８ａの両側に露出される第１電極膜１０６をエッチングすることにより、予備第１電極パターン１０６ａを形成する。
【００８３】
本実施例のように、第１電極膜１０６がポリシリコンゲルマニウム又はミッドギャップ仕事関数を有する金属物質で形成される場合には、ドライエッチング工程によって第１電極膜１０６をエッチングすることが容易ではない。即ち、前記物質からなる第１電極膜１０６をドライエッチング工程によってエッチングするためには長時間が所要される。又、前記エッチング工程を行うことにより、下部のアクティブピン１０２部位まで損傷されることがある。従って、第１電極膜１０６は、ウェットエッチング工程を通じてエッチングされることが好ましい。
【００８４】
具体的に、第１電極膜１０６がポリシリコンゲルマニウムからなる場合、窒酸、フッ酸、酢酸、及び脱イオン水からなるエッチング液を使用するウェットエッチング工程を通じて予備第１電極パターン１０６ａを形成することができる。これとは異なり、第１電極膜１０６がチタニウム窒化物からなる場合、硫酸溶液を使用するウェットエッチング工程を通じて予備第１電極パターン１０６ａを形成することができる。
【００８５】
図示したように、予備第１電極パターン１０６ａ及び第２電極パターン１０８ａは、アクティブピン１０２と垂直な方向に延長されるライン形状を有する。又、予備第１電極パターン１０６ａ及び第２電極パターン１０８ａの両側には、ゲート酸化膜パターン１０４が露出される。
【００８６】
図９及び図１２を参照すると、予備第１電極パターン１０６ａ及び第２電極パターン１０８ａの両側のアクティブピンの表面下に不純物をドーピングさせることにより、ソース／ドレイン拡張領域１１０を形成する。
【００８７】
前記不純物ドーピングは、チルト角イオン注入工程又はプラズマイオン注入工程を通じて行われることができる。
【００８８】
ここで、前記プラズマイオン注入工程は、基板表面にプラズマシースを生成させ、アノードと基板が置かれているカソードとの間に電圧を印加することにより、不純物イオンが前記プラズマ外皮を横切って基板に注入されるようにすることである。前記プラズマイオン注入工程によると、前記アクティブピンの表面下に薄く均一なドーピング深さを有するソース／ドレイン拡張領域１１０を形成することができる。
【００８９】
前記不純物イオンを基板に注入した後、前記不純物を活性化させるための活性化工程が伴うべきである。前記活性化工程は、基板を熱処理することにより行うことができる。前記活性化工程は、別途の熱処理工程を通じて行うこともできるが、別途の処理工程なしに後続の熱を伴う他の工程を行いながら自然に行うこともできる。
【００９０】
ところが、前記活性化工程を行う時、アクティブピン１０２の表面下にドーピングされていたソース／ドレイン拡張領域１１０内のイオンが側方に過度に拡散されソース／ドレイン拡散領域１１０と予備第１電極パターン１０６ａがオーバーラップされる面積が増加することになる。
【００９１】
従来、ゲート電極と不純物領域がオーバーラップされる面積が増加することを防止するために、前記不純物をドーピングさせる前にゲート電極の側壁にオフセットスペーサを形成した。しかし、前記オフセットスペーサは、前記ゲート電極の側壁のみならず、アクティブピンの側壁にも形成される。そのため、前記不純物をイオン注入する工程において、前記オフセットスペーサ及びゲート酸化膜パターンを貫通して前記アクティブピン表面下に不純物がドーピングされなければならないので、イオン注入エネルギーが高くなるべきである。又、前記イオン注入工程を行っても前記アクティブピンの上部面及び側壁部位で均一に不純物がドーピングされ難い。
【００９２】
これに対し、本実施例では、ソース／ドレイン拡張領域１１０を形成する前にゲート電極の側壁にオフセットスペーサを形成する工程が行われない。従って、予備第１電極パターン１０６ａ及び第２電極パターン１０８ａの両側にはゲート酸化膜パターン１０４が均一に蒸着された状態のアクティブピン１０２が露出され、前記不純物ドーピング工程を通じてアクティブピン１０２の表面下に均一なドーピング深さを有するソース／ドレイン拡張領域１１０を形成することができる。又、前記オフセットスペーサを形成するための複雑な工程を行わなくても良いので、工程が単純になる。
【００９３】
一方、前記不純物ドーピング工程を行うと、予備第１電極パターン１０６ａ、及び第２電極パターン１０８ａにもソース／ドレイン拡張領域１１０と同じ導電型の不純物が一部ドーピングされることができる。
【００９４】
図１０及び図１３を参照すると、予備第１電極パターン１０６ａの側壁一部を除去することにより、第２電極パターン１０８ａより狭い線幅を有する第１電極パターン１０６ｂを形成する。
【００９５】
以前の工程で、予備第１電極パターン１０６ａの側壁にオフセットスペーサを形成せずソース／ドレイン拡張領域１１０を形成したので、ソース／ドレイン拡張領域１１０が予備第１電極パターン１０６ａの下まで過度に延長されており、予備第１電極パターン１０６ａとソース／ドレイン拡張領域１１０がオーバーラップされる部位の面積が非常に広い。そのため、予備第１電極パターン１０６ａの側壁一部を除去することにより、第１電極パターン１０６ｂとソース／ドレイン拡張領域１１０とがオーバーラップする部位を減少させる。
【００９６】
しかし、第１電極パターン１０６ｂが過度にエッチングされソース／ドレイン拡張領域１１０の一端部とオーバーラップされない場合には、駆動電流が減少し、スイッチング特性が悪くなる。そのため、第１電極パターン１０６ｂは、ソース／ドレイン拡張領域１１０の一端部と一部がオーバーラップするか、又は接触されるように形成されなければならない。
【００９７】
予備第１電極パターン１０６ａの側壁一部を除去する工程は、ウェットエッチング工程を通じて行われることができる。
【００９８】
例えば、予備第１電極パターン１０６ａがポリシリコンゲルマニウムで形成された場合、水酸化アンモニウム（ＮＨ4ＯＨ）、過酸化水素（Ｈ2Ｏ2）、及び脱イオン水（Ｈ2Ｏ）からなるエッチング液又は窒酸、フッ酸、酢酸、及び脱イオン水からなるエッチング液を使用するウェットエッチング工程を通じてエッチングすることにより、第１電極パターン１０６ｂを形成することができる。特に、水酸化アンモニウム（ＮＨ4ＯＨ）、過酸化水素（Ｈ2Ｏ2）、及び脱イオン水（Ｈ2Ｏ）からなるエッチング液は、１分当たり約２０Å程度の遅い速度でポリシリコンゲルマニウムをエッチングするので、非常に薄い厚みだけエッチングが行われるように工程をコントロールすることができる。
【００９９】
又、予備第１電極パターン１０６ａがチタニウム窒化物からなる場合、硫酸を含むエッチング液を使用するウェットエッチング工程を通じて第１電極パターン１０６ｂを形成する。
【０１００】
図１１を参照すると、第１電極パターン１０６ｂ及び第２電極パターン１０８ａとゲート酸化膜パターン１０４のプロファイルに沿って図示しないスペーサ用絶縁膜を形成する。前記スペーサ用絶縁膜は、低圧化学蒸着工程を通じて形成されるシリコン窒化物で形成されることができる。
【０１０１】
以後、前記スペーサ用絶縁膜を異方性にエッチングして第１電極パターン１０６ｂ及び第２電極パターン１０８ａの両側壁にスペーサ１１２を形成する。この際、アクティブピン１０２の側壁上にもスペーサ１１２が形成される。
【０１０２】
その後、スペーサ１１２が形成されている結果物に不純物をドーピングすることにより、ソース／ドレイン拡張領域１１０に対して高い不純物濃度を有するソース／ドレイン領域１１４を形成する（図２参照）。
【０１０３】
前述した方法により形成されたピン電界効果トランジスタは、ゲート電極とドレイン領域とがオーバーラップする面積が減少することにより、ＧＩＤＬ電流が減少される。又、前記ピン電界効果トランジスタは均一で薄いジャンクション深さを有するソース／ドレイン拡張領域を含んでいるので、動作特性が非常に良好である。
【０１０４】
図１４から図１６は、図１及び図２に図示されたピン電界効果トランジスタを製造するための他の方法を説明するための断面図である。
【０１０５】
以下で説明する製造方法は、第１電極パターン及びソース／ドレイン拡張領域を形成する工程順序が変わることを除いては、上述の図３から図１３を参照して説明したことと同じである。
【０１０６】
まず、図３から図６を参照して説明したことと同じ工程を行って、アクティブピン１０２上にゲート酸化膜パターン１０４、第１電極膜１０６、及び第２電極膜１０８を形成する。
【０１０７】
その後、図１４を参照すると、第２電極膜１０８上にゲート電極が形成される部位を覆う図示しないマスクパターンを形成する。前記マスクパターンはフォトレジストパターンで形成されることもでき、ハードマスクパターンで形成されることもできる。前記マスクパターンは、アクティブピン１０２の延長方向と垂直な方向に延長されるライン形状を有する。
【０１０８】
以後、前記マスクパターンを利用して第２電極膜１０８をエッチングすることにより第２電極パターン１０８ａを形成する。第２電極膜１０８は、ドライエッチング工程を通じて異方性にエッチングされることができる。
【０１０９】
図１５を参照すると、第２電極パターン１０８ａの両側に露出されている第１電極膜１０６をウェットエッチングすることにより、第２電極パターン１０８ａより狭い線幅を有する第１電極パターン１０６ｂを形成する。
【０１１０】
前記ウェットエッチング工程を行うと、最初には第２電極パターン１０８ａの両側に露出される第１電極膜１０６がエッチングされ、継続してエッチングされた第１電極膜１０６の側壁部位がエッチングされることにより第２電極パターン１０８ａに対して狭い線幅を有する第１電極パターン１０６ｂが形成されることができる。
【０１１１】
具体的に、第１電極膜１０６がポリシリコンゲルマニウムからなる場合、第１電極膜１０６をエッチングするためのエッチング液として窒酸、フッ酸、酢酸、及び脱イオン水からなるエッチング液又は水酸化アンモニウム（ＮＨ4ＯＨ）、過酸化水素（Ｈ2Ｏ2）、及び脱イオン水（Ｈ2Ｏ）からなるエッチング液を使用することができる。
【０１１２】
これとは異なり、第１電極膜１０６がチタニウム窒化物からなる場合、第１電極膜１０６をエッチングするためのエッチング液として硫酸を含むエッチング液を使用することができる。
【０１１３】
図１６を参照すると、第１電極パターン１０６ｂ及び第２電極パターン１０８ａが形成されている結果物に不純物をドーピングさせることにより、アクティブピン１０２の表面下にソース／ドレイン拡張領域１１０を形成する。
【０１１４】
前記不純物のドーピングは、一定方向に不純物が一定傾斜角を有しながら注入するチルト角イオン注入工程又はプラズマイオン注入工程を通じて行われることができる。
【０１１５】
前記不純物ドーピング工程を行う時、上部に位置する第２電極パターン１０８ａがイオン注入マスクの役割を果たす。そのため、第２電極パターン１０８ａの両側の基板表面に主に不純物がドーピングされる。従って、前記不純物が拡散されても第１電極パターン１０６ｂとソース／ドレイン拡張領域１１０との間のオーバーラップが大きく増加しない。
【０１１６】
図示してはないが、前記ソース／ドレイン拡張領域を形成した後、第１電極パターン１０６ｂの側壁一部を除去する工程を追加的に行うこともできる。この場合には、第１電極パターン１０６ｂとソース／ドレイン拡張領域１１０とのオーバーラップ面積がより減少することになる。
【０１１７】
以後に、図１１を参照として説明したことと同じ工程を行うことにより、ピン電界効果トランジスタを完成する。即ち、第１電極パターン１０６ｂ及び第２電極パターン１０８ａの両側とアクティブピン１０２の両側にスペーサを形成し、不純物をドーピングしてソース／ドレイン領域を形成する。
【０１１８】
本実施例によると、１回のウェットエッチング工程を通じて第１電極パターンが形成される。そのため、より簡単な工程によってピン電界効果トランジスタを形成することができる。
【０１１９】
（第２実施例）
図１７は、第２実施例によるＣＭＯＳピン電界効果トランジスタを示す斜視図である。
【０１２０】
図１７を参照すると、ＮＭＯＳ形成領域及びＰＭＯＳ形成領域を有する半導体基板２００が具備される。前記ＮＭＯＳ形成領域の基板には第１アクティブピン２０２が具備され、ＰＭＯＳ形成領域の基板には第２アクティブピン２０４が具備される。第１アクティブピン２０２及び第２アクティブピン２０４の両側には素子分離膜パターン２０１が具備される。素子分離膜パターン２０１の上部面は、第１アクティブピン２０２及び第２アクティブピン２０４の上部面より低く位置する。そのため、第１アクティブピン２０２及び第２アクティブピン２０４は、素子分離膜パターン２０１から突出される形状を有する。
【０１２１】
第１アクティブピン２０２及び第２アクティブピン２０４の表面には第１ゲート酸化膜パターン２０６ａ及び第２ゲート酸化膜パターン２０６ｂが具備される。第１ゲート酸化膜パターン２０６ａ及び第２ゲート酸化膜パターン２０６ｂは、熱酸化工程を通じて形成されたシリコン酸化物からなることができる。
【０１２２】
第１ゲート酸化膜パターン２０６ａ上には、第１アクティブピン２０２と交差するように延長され第１仕事関数を有する第１電極パターン２０８ａが具備される。具体的に、第１電極パターン２０８ａは、Ｎ型不純物がドーピングされたポリシリコンゲルマニウムからなることができる。又は、第１電極パターン２０８ａは、ミッドギャップの仕事関数を有するチタニウム、チタニウム窒化物、タンタル、タンタル窒化物等からなることができる。これらは単独又は混合して使用されることができる。
【０１２３】
第１電極パターン２０８ａ上には、第１電極パターン２０８ａに対して広い線幅を有する第２電極パターン２１０ａが具備される。第２電極パターン２１０ａは、第１電極パターン２０８ａと互いに異なるエッチング選択比を有する物質からなることが好ましい。
【０１２４】
第１電極パターン２０８ａの両側の第１アクティブピン２０２の表面下にはＮ型不純物からなる第１ソース／ドレイン拡張領域２１２ａが具備される。第１ソース／ドレイン拡張領域２１２ａは、第１電極パターン２０８ａと一部オーバーラップされるように形成される。
【０１２５】
第２ゲート酸化膜パターン２０６ｂ上には、第２アクティブピン２０４と交差する第３電極パターン２０８ｂが具備される。第３電極パターン２０８ｂは、第１電極パターン２０８ａと同じ物質からなることが好ましい。第３電極パターン２０８ｂは、第１電極パターン２０８ａが有する第１仕事関数より高いか、又は前記第１仕事関数と同じ第２仕事関数を有する。
【０１２６】
具体的に、第１電極パターン２０８ａは、Ｎ型不純物がドーピングされたポリシリコンゲルマニウムからなる場合、第３電極パターン２０８ｂは、Ｐ型不純物がドーピングされたポリシリコンゲルマニウムからなることができる。この場合には、第３電極パターン２０８ｂの仕事関数は、第１電極パターンの仕事関数に対して高い。
【０１２７】
これとは異なり、第１電極パターン２０８ａ及び第３電極パターン２０８ｂは、ミッドギャップの仕事関数を有するチタニウム、チタニウム窒化物、タンタル、タンタル窒化物等からなることができる。これらは単独又は混合して使用されることができる。この場合には、第１電極パターン２０８ａ及び第３電極パターン２０８ｂは、４．０〜５．２ｅＶの仕事関数を有する。
【０１２８】
第３電極パターン２０８ｂ上には、第３電極パターン２０８ｂに対して広い線幅を有する第４電極パターン２１０ｂが具備される。第４電極パターン２１０ｂは、第２電極パターンと同じ物質からなることが好ましい。
【０１２９】
第３電極パターン２０８ｂの両側の第２アクティブピン２０４の表面下には、Ｐ型の不純物からなる第２ソース／ドレイン拡張領域２１２ｂが具備される。第２ソース／ドレイン拡張領域２１２ｂは、第３電極パターン２０８ｂと一部オーバーラップされるように形成される。
【０１３０】
図示してはいないが、第１電極パターン２０８ａ、第２電極パターン２１０ａ、第３電極パターン２０８ｂ、及び第４電極パターン２１０ｂの両側にスペーサが具備されることができる。又、前記スペーサ両側のアクティブピン表面下に第１ソース／ドレイン領域及び第２ソース／ドレイン領域が具備されることができる。
【０１３１】
図１７に図示されたＣＭＯＳピン電界効果トランジスタは、第１実施例で説明した方法のうちの１つを使用して形成することができる。
【０１３２】
図１７を参照して、前記ＣＭＯＳピン電界効果トランジスタを形成するための方法を簡単に説明する。まず、ＮＭＯＳ形成領域及びＰＭＯＳ形成領域が区分される基板２００を準備する。前記ＮＭＯＳ形成領域及びＰＭＯＳ形成領域が区分される基板２００にそれぞれ第１アクティブピン２０２及び第２アクティブピン２０４を形成する。第１アクティブピン２０２及び第２アクティブピン２０４の表面にそれぞれ第１ゲート酸化膜パターン２０６ａ及び第２ゲート酸化膜パターン２０６ｂを形成する。第１ゲート酸化膜パターン２０６ａ及び第２ゲート酸化膜パターン２０６ｂ上に第１電極膜及び第２電極膜を順次に積層する。前記第１電極膜及び第２電極膜をパターニングして、第１アクティブピン２０２と交差する予備第１電極パターン及び第２電極パターン２１０ａと、第２アクティブピン２０４と交差する予備第３電極パターン及び第４電極パターン２１０ｂをそれぞれ形成する。前記予備第１電極パターン及び第２電極パターン２１０ａの両側に露出されたアクティブピン表面下にＮ型不純物をドーピングさせて第１ソース／ドレイン拡張領域２１２ａを形成する。前記予備第３電極パターン及び第４電極パターン２１０ｂの両側に露出された第２アクティブピン２０４の表面下にＰ型不純物をドーピングさせて第２ソース／ドレイン拡張領域２１２ｂを形成する。その後、前記予備第１電極パターン及び予備第３電極パターンの側壁一部を除去することにより、第１電極パターン２０８ａ及び第３電極パターン２０８ｂをそれぞれ形成する。
【０１３３】
以後、第１電極パターン２０８ａ、第２電極パターン２１０ａ、第３電極パターン２０８ｂ、及び第４電極パターン２１０ｂの両側に図示しないスペーサを形成する。そして、前記スペーサ両側の第１アクティブピン２０２の表面下に選択的にＮ型不純物を注入することにより、図示しない第１ソース／ドレイン領域を形成する。又、前記スペーサ両側の第２アクティブピン２０４の表面下に選択的にＰ型不純物を注入することにより図示しない第２ソース／ドレイン領域を形成する。
【０１３４】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【０１３５】
【図１】第１実施例によるピン電界効果トランジスタを示す斜視図である。
【図２】図１のＩ−Ｉ’を切断して見られる断面図である。
【図３】図１及び図２に図示されたピン電界効果トランジスタを製造するための方法を説明するための斜視図である。
【図４】図１及び図２に図示されたピン電界効果トランジスタを製造するための方法を説明するための斜視図である。
【図５】図１及び図２に図示されたピン電界効果トランジスタを製造するための方法を説明するための斜視図である。
【図６】図１及び図２に図示されたピン電界効果トランジスタを製造するための方法を説明するための斜視図である。
【図７】図１及び図２に図示されたピン電界効果トランジスタを製造するための方法を説明するための斜視図である。
【図８】図１及び図２に図示されたピン電界効果トランジスタを製造するための方法を説明するための斜視図である。
【図９】図１及び図２に図示されたピン電界効果トランジスタを製造するための方法を説明するための斜視図である。
【図１０】図１及び図２に図示されたピン電界効果トランジスタを製造するための方法を説明するための斜視図である。
【図１１】図１及び図２に図示されたピン電界効果トランジスタを製造するための方法を説明するための斜視図である。
【図１２】図１及び図２に図示されたピン電界効果トランジスタを製造するための方法を説明するための断面図である。
【図１３】図１及び図２に図示されたピン電界効果トランジスタを製造するための方法を説明するための断面図である。
【図１４】図１及び図２に図示されたピン電界効果トランジスタを製造するための他の方法を説明するための斜視図である。
【図１５】図１及び図２に図示されたピン電界効果トランジスタを製造するための他の方法を説明するための斜視図である。
【図１６】図１及び図２に図示されたピン電界効果トランジスタを製造するための他の方法を説明するための斜視図である。
【図１７】第２実施例によるＣＭＯＳピン電界効果トランジスタを示す斜視図である。
【符号の説明】
【０１３６】
１００：基板、１０１：素子分離膜パターン、１０２：アクティブピン、１０４：ゲート酸化膜パターン、１０６：第１電極膜、１０６ｂ：第１電極パターン、１０８：第２電極膜、１０８ａ：第２電極パターン、１１０：ソース／ドレイン拡張領域、１１２：スペーサ、１１４：ソース／ドレイン領域
【図１】
0005475972.tif 000002
【図２】
0005475972.tif 000003
【図３】
0005475972.tif 000004
【図４】
0005475972.tif 000005
【図５】
0005475972.tif 000006
【図６】
0005475972.tif 000007
【図７】
0005475972.tif 000008
【図８】
0005475972.tif 000009
【図９】
0005475972.tif 000010
【図１０】
0005475972.tif 000011
【図１１】
0005475972.tif 000012
【図１２】
0005475972.tif 000013
【図１３】
0005475972.tif 000014
【図１４】
0005475972.tif 000015
【図１５】
0005475972.tif 000016
【図１６】
0005475972.tif 000017
【図１７】
0005475972.tif 000018