(57)【特許請求の範囲】
【請求項１】
第１の電極が設けられている振動膜と、第２の電極が設けられている基板と、これら電極が対向配設されたもとで、前記振動膜と前記基板との間に空隙が形成されるように前記振動膜を支持する支持部と、を備えた電気機械変換素子であって、
前記振動膜の一部領域と、前記基板の領域とが、前記振動膜に外力を加えることなく接触状態が維持され、
前記接触状態が維持されている領域以外の振動膜の領域が、振動可能であることを特徴とする電気機械変換素子。
【請求項２】
前記接触状態が維持されている領域は、前記基板に前記振動膜が融着されていることを特徴とする請求項１に記載の電気機械変換素子。
【請求項３】
前記接触状態が維持されている領域の外縁部周辺には、前記振動膜の上面および下面のうちの少なくとも一方の面に突起部が設けられ、前記接触状態が維持されている領域では、前記基板に前記振動膜が接触または融着されていることを特徴とする請求項１に記載の電気機械変換素子。
【請求項４】
前記突起部は、高さが１０ｎｍから２００ｎｍの範囲であることを特徴とする請求項３に記載の電気機械変換素子。
【請求項５】
前記突起部は、前記接触状態が維持されている領域を囲んでリング状に設けられていることを特徴とする請求項３または請求項４に記載の電気機械変換素子。
【請求項６】
第１の電極が設けられている振動膜と、第２の電極が設けられている基板と、これら電極が対向配設されたもとで、前記振動膜と前記基板との間に空隙が形成されるように前記振動膜を支持する支持部と、を備えた電気機械変換素子の製造方法であって、
前記振動膜を塑性変形させ、前記振動膜の一部領域が前記基板の前記第２の電極を含む領域との接触状態を維持してコラプスモードで作動させる構造を形成する工程を有することを特徴とする電気機械変換素子の製造方法。
【請求項７】
前記接触状態を維持する構造を形成するに際し、前記塑性変形させた前記振動膜の一部領域を、前記基板の領域に融着させることを特徴とする請求項６に記載の電気機械変換素子の製造方法。
【請求項８】
前記基板の領域に融着させるに際し、前記接触状態となる領域の外縁部周辺において、前記振動膜の上面および下面のうちの少なくとも一方の面に突起部を形成し、前記接触状態となる領域において前記振動膜の一部領域と前記基板の前記第２の電極を含む領域を接触または融着させることを特徴とする請求項６に記載の電気機械変換素子の製造方法。
【請求項９】
前記突起部の高さを、１０ｎｍから２００ｎｍの範囲とすることを特徴とする請求項８に記載の電気機械変換素子の製造方法。
【請求項１０】
前記突起部を、前記融着させる領域を囲んでリング状に形成することを特徴とする請求項８または請求項９に記載の電気機械変換素子の製造方法。
【請求項１１】
第１の電極が設けられている振動膜と、第２の電極が設けられている基板と、これら電極が対向配設されたもとで、前記振動膜と前記基板との間に空隙が形成されるように前記振動膜を支持する支持部と、を備えた電気機械変換素子の製造方法であって、
前記振動膜を塑性変形させ、前記振動膜がその中立位置よりも前記基板側に撓んだ状態を形成する工程を有することを特徴とする電気機械変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気機械変換素子及びその製造方法に関する。本発明の電気機械変換素子は、特に超音波を送信または受信するのに適した静電容量型の音波変換素子である。
【背景技術】
【０００２】
近年において、マイクロマシンニング工程を用いた静電容量型超音波変換素子（ＣＭＵＴ；Ｃａｐａｃｉｔｉｖｅ  Ｍｉｃｒｏｍａｃｈｉｎｅｄ  Ｕｌｔｒａｓｏｎｉｃ  Ｔｒａｎｓｄｕｃｅｒ）が盛んに研究されている。
以下、この静電容量型超音波変換素子をＣＭＵＴと記す。
このようなＣＭＵＴによると、振動膜を用いて超音波を送信、受信することによって、液中および空中にも優れている広帯域特性を容易に得ることができる。
そのため、このＣＭＵＴを利用した超音波診断は、従来の医用診断モダリティより高精度な超音波診断が可能となり、今日において有望な技術として注目されつつある。
【０００３】
このＣＭＵＴは、上部電極が設けられている振動膜と、下部電極が設けられている基板とが対向配置され、これら振動膜と基板間に空隙が形成されるように振動膜が支持部によって支持された構成を備えている（特許文献１参照）。
これを作動させる際には、まず、下部電極にＤＣ電圧をかけることにより、両電極間に静電引力を発生させ、振動膜を変形させる。
そして、微小なＡＣ電圧を重畳させることにより、振動膜を振動させて超音波を発信させる。
また、超音波を受信する際には、超音波を受けて振動膜が変形することにより両電極間の間隔が変化し、それによる両電極間の容量変化を、信号により検出する。
【０００４】
このようなＣＭＵＴの機械電気変換性能を高めるためには、振動膜側に設けられた上部電極と、基板側に設けられた下部電極とにおけるこれら電極間の間隔を小さくすることが望ましい。
そのため、高いＤＣ電圧を印加することによってより大きく振動膜を変形させ、上記電極間の間隔を狭くすることが可能である。
しかし、このような高電圧の印加は、それによる弊害を避けるための変換素子の表面絶縁膜を、実用化することについての問題もあって、このような高電圧によるＣＭＵＴを超音波診断に用いた場合、人体に対して好ましくない影響を及ぼす恐れがある。
【０００５】
従来において、低電圧により電極間の間隔を小さくする例の一つとして、特許文献２では、つぎのようなＣＭＵＴが開示されている。
この特許文献２では、振動膜を下向けに変形し、この変形された状態でレジスト樹脂が加熱され振動膜の周辺に塗布される。
その後、冷却したレジストが硬化し、振動膜の周辺形状が固定され、自然に下向きの変形形状となることで、容量電極の間隔が小さく形成される。
また、この特許文献２においては、突起により電極間隔を制御する構成が採られている。すなわち、振動膜の下に突起を設け、突起だけが下地基板に接触し、振動膜の中央部は下地に接触しないようにした構成が採られている。
【０００６】
一方、近年において、ＣＭＵＴにおける通常の作動モードであるコンベンショナルモード（Ｃｏｎｖｅｎｔｉｏｎａｌ  Ｍｏｄｅ）と異なる新しい動作モードとして、コラプスモード（Ｃｏｌｌａｐｓｅ  ｍｏｄ）が注目されている。
このコラプスモードとは、下部電極にＤＣ電圧をかけるに際して、通常のモードであるコンベンショナルモードよりも大きい特定の電圧をかけることによって、
振動膜を下地電極のＤＣ静電力で吸引し、この振動膜を潰したような状態にして下部電極に接触した状態で作動させる作動モードをいう。
また、この特定の電圧をコラプス電圧（Ｃｏｌｌａｐｓｅ  ｖｏｌｔａｇｅ）という。
このコラプスモードでは、上記コンベンショナルモードより感度、駆動能力が高いと言われている（非特許文献１参照）。
このコラプスモードにおいては、振動膜と基板との間に間隙が存在しているコンベンショナルモードとは異なり、上記したように振動膜における上部電極を含む一部領域に、基板における下部電極を含む領域と接触する領域を発生させる。
この状態で微小なＡＣ電圧を重畳し、この微小なＡＣ電圧により接触領域以外の振動膜を振動させることにより、超音波を発信することが可能となる。
また、上記コンベンショナルモードの場合と同じように、超音波受信することも可能である。
【０００７】
一方、上記コラプスモードでＣＭＵＴを操作するためには、振動膜を下部電極に接触させる上で、きわめて高いＤＣ電圧をかけることが必要となる。
ここで必要とされるＤＣ電圧（コラプス電圧）は、約１３０〜１５０Ｖであって、このような電圧を提供できない場合には、このモードを作動させ維持して行くことができない。
しかしながら、このような高電圧による回路を実用化することは極めて困難であり、またこのような高電圧によるＣＭＵＴを超音波診断に用いた場合、人体に対して好ましくない影響を及ぼす恐れがある。
また、このような高電圧をかけると、振動膜が絶縁破壊を起こし、下部電極と上部電極が短絡してしまう恐れもある。
【０００８】
従来において、特許文献３では、つぎのような構成により、ＤＣ電圧を低減化してコラプスモードを実現させるようにしたＣＭＵＴが提案されている。
特許文献３では、磁石を用いて振動膜を引きつけるようにした構成が用いられている。具体的には、外部からの磁場で磁性材料を含む振動膜の一部を吸着し、容量電極の間隔を小さくするようにして、高いＤＣ電圧（コラプス電圧）を不要とし、低電圧化が図られている。
また、特許文献４は、振動膜をコロナ放電処理により帯電させるようにし、高いＤＣ電圧（コラプス電圧）を不要とする構成が採られている。
【特許文献１】特開２００６−３１９７１２号公報
【特許文献２】米国特許第６４２６５８２号明細書
【特許文献３】特開２００５−２７１８６号公報
【特許文献４】特開２００６−５０３１４号公報
【非特許文献１】ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｕｌｔｒａｓｏｎｉｃｓ，Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ，ａｎｄ  Ｆｒｅｑｕｅｎｃｙ  Ｃｏｎｔｒｏｌ，Ｖｏｌ．５２，Ｎｏ．２，Ｆｅｂ．２００５，ｐ．３２６−３３９．
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記したように、コラプスモードでＣＭＵＴを操作するためには、ＤＣ電圧（コラプス電圧）として、約１３０〜１５０Ｖもの高いＤＣ電圧（コラプス電圧）が必要とされる。そのため、上記したように、回路構成、人体への影響、下部電極と上部電極とが短絡する等の問題が生じる。
また、これらの問題に対処するため提案されている上記した従来例においても、つぎのような、振動膜の振動質量、剛性、安定性等について、好ましくない影響を与えるものである。
例えば、磁石を用いて振動膜を引きつけるようにして低電圧化を図るようにした特許文献３のものにおいては、振動膜の上部（もしくは内部、下部）に磁性材料の成膜、着磁が必要となるだけでなく、下地基板に磁場形成手段が必要となり、構造が複雑となる。
また、振動膜の初期変位量は磁場に吸引され、外部磁場、外乱に影響されやすいという問題を有している。
また、振動膜をコロナ放電処理により帯電させるようにした特許文献４のものにおいては、放電による帯電量は湿度、誘電体などの環境要因に影響され易く、振動膜内の帯電量や、初期変位量が不安定であり、素子間のバラツキが大きいという課題を有している。
【００１０】
また、振動膜の下に突起を設け、突起だけが下地基板に接触し、振動膜の中央部は下地に接触しないようにした特許文献２のものは、突起部の内側に形成されている空間だけが振動し、突起の外側はレジストにより固定され、振動できないものである。
したがって、これは厳密な意味ではコラプスモードで作動するものとは言い難いが、これをコラプスモードに転用するにしても、つぎのような課題を有している。
すなわち、このようなレジストの硬化により振動膜の変形形状が維持されるようにしたものにおいては、レジストの経時変化、温度変質により、振動膜が変形し、不安定になる。また、レジストは振動膜の外周を覆っているため、実質上、超音波を受ける有効面積（Ｆｉｌｌｉｎｇ  ｆａｃｔｏｒ）が減るという課題を有している。
【００１１】
本発明は、上記課題に鑑み、コラプスモードで作動させるに際し、外力を加えることなく振動膜と下部電極が設けられた基板との接触状態を維持させ、安定性良く低電圧化を図ることが可能となる電気機械変換素子及びその製造方法の提供を目的とする。
また、本発明は、コンベンショナルモードにおいても印加するＤＣ電圧をより低減した状態で、より安定に駆動させることが可能な電気機械変換素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、つぎのように構成した電気機械変換素子及びその製造方法を提供するものである。
本発明の電気機械変換素子は、
第１の電極が設けられている振動膜と、第２の電極が設けられている基板と、これら電極が対向配設されたもとで、前記振動膜と前記基板との間に空隙が形成されるように前記振動膜を支持する支持部と、を備えた電気機械変換素子であって、
前記振動膜の一部領域と、前記基板の領域とが、前記振動膜に外力を加えることなく接触状態が維持され、
前記接触状態が維持されている領域以外の振動膜の領域が、振動可能であることを特徴とする。
また、本発明の電気機械変換素子は、前記接触状態が維持されている領域が、前記基板に前記振動膜が融着されていることを特徴とする。
また、本発明の電気機械変換素子は、前記接触状態が維持されている領域の外縁部周辺には、前記振動膜の上面および下面のうちの少なくとも一方の面に突起部が設けられ、前記接触状態が維持されている領域では、前記基板に前記振動膜が接触または融着されていることを特徴とする。
また、本発明の電気機械変換素子は、前記突起部の高さが、１０ｎｍから２００ｎｍの範囲であることを特徴とする。
また、本発明の電気機械変換素子は、前記突起部が、前記接触状態が維持されている領域を囲んでリング状に設けられていることを特徴とする。
また、本発明の電気機械変換素子の製造方法は、
第１の電極が設けられている振動膜と、第２の電極が設けられている基板と、これら電極が対向配設されたもとで、前記振動膜と前記基板との間に空隙が形成されるように前記振動膜を支持する支持部と、を備えた電気機械変換素子の製造方法であって、
前記振動膜を塑性変形させ、前記振動膜の一部領域が前記基板の前記第２の電極を含む領域との接触状態を維持してコラプスモードで作動させる構造を形成する工程を有することを特徴とする。
また、本発明の電気機械変換素子の製造方法は、前記接触状態を維持する構造を形成するに際し、前記塑性変形させた前記振動膜の一部領域を、前記基板の領域に融着させることを特徴とする。
また、本発明の電気機械変換素子の製造方法は、前記基板の領域に融着させるに際し、前記接触状態となる領域の外縁部周辺において、前記振動膜の上面および下面のうちの少なくとも一方の面に突起部を形成し、前記接触状態となる領域において前記振動膜の一部領域と前記基板の前記第２の電極を含む領域を接触または融着させることを特徴とする。
また、本発明の電気機械変換素子の製造方法は、前記突起部の高さを、１０ｎｍから２００ｎｍの範囲とすることを特徴とする。
また、本発明の電気機械変換素子の製造方法は、前記突起部を、前記融着させる領域を囲んでリング状に形成することを特徴とする。
また、本発明の別の電気機械変換素子の製造方法は、第１の電極が設けられている振動膜と、第２の電極が設けられている基板と、これら電極が対向配設されたもとで、前記振動膜と前記基板との間に空隙が形成されるように前記振動膜を支持する支持部と、を備えた電気機械変換素子の製造方法であって、
前記振動膜を塑性変形させ、前記振動膜がその中立位置よりも前記基板側に撓んだ状態を形成する工程を有することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、コラプスモードで作動させるに際し、振動膜に外力を加えることなく振動膜と下部電極が設けられた基板との接触状態を維持させ、安定性良く低電圧化を図ることが可能となる電気機械変換素子及びその製造方法を実現することができる。
また、本発明によれば、コンベンショナルモードにおいても印加するＤＣ電圧をより低減した状態で、より安定に駆動させることが可能な電気機械変換素子及びその製造方法を実現することができる。
本発明の電気機械変換素子は、特に音波の送信、受信に用いる音波変換素子として好適に用いられ、さらに超音波の送信、受信に用いる超音波変換素子としても好適に用いられる。
【発明を実施するための最良の形態】
【００１４】
本明細書において音波とは、空気中を伝播する弾性波に限らず、気体、液体、固体を問わず、弾性体を伝播するあらゆる弾性波の総称をいう。
つまり、人間の可聴周波数を超える周波数の弾性波である超音波をも含む概念である。
本発明の電気機械変換素子は、超音波探触子として超音波診断装置（エコー）などに適用することができる。
以下、超音波を送信または受信する超音波変換素子（超音波センサ）として本発明を説明するが、本発明の音波センサの送信、受信の原理を考慮すれば、検出可能な音波が超音波に限られないことは自明である。
【００１５】
以下に、本発明の実施形態について説明する。
（実施形態１）
まず、本発明の第１の実施形態における静電容量型超音波変換素子（ＣＭＵＴ）について説明する。
図１に、本実施形態における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明するための図を示す。
図１（ａ）は、その静電容量型超音波変換素子（ＣＭＵＴ）の断面概念図である。
また、図１（ｂ）は、その静電容量型超音波変換素子（ＣＭＵＴ）の平面概念図である。
図１において、１は第１の電極である上部電極、２は振動膜支持部、３は振動膜、４は基板、５は突起部、６は絶縁膜、７は振動膜の外周部、８は第２の電極である下部電極、９は接触領域（融着領域）、１０はキャビティ（Ｃａｖｉｔｙ）である。
【００１６】
本実施形態のＣＭＵＴは、図１（ａ）に示すように、上部電極１が設けられている振動膜３と、下部電極８が設けられている基板４と、これら電極が対向配設されたもとで、
前記振動膜と前記基板との間に空隙が形成されるように振動膜を支持する振動膜支持部２と、を備える。
振動膜３は超音波を受信するなど機械エネルギーを受けて振動することができる。
また、基板４の上に低抵抗の下部電極が設けられ、さらに上に絶縁膜６が設置されている。
ここで、絶縁膜６は下部電極と上部電極のショートを防ぐ役割を果たしている。振動膜３を支持する振動膜支持部２が、絶縁膜６を介し基板４上に固定されている。
なお、下部電極８そのものが基板として用いられても構わないし、振動膜３自体そのものが上部電極として用いられても構わない。
【００１７】
本実施の形態において、前記振動膜の前記上部電極を含む一部領域と、前記基板の前記下部電極を含む領域とが、振動膜３に外力を加えることなく接触状態が維持されるように構成されている。
振動膜が「基板と接触」という場合には、絶縁膜６が設けられている場合には基板４のみならず絶縁膜６をも含む全体が下部の基板と捉えられる。
また、前記振動膜は、前記接触状態が維持されている領域以外の振動膜の領域が、超音波の受信または送信に際して振動可能に構成されている。
その際、この基板との接触状態が維持される領域を形成するため、振動膜３は下向けに凹形に変形され、これにより絶縁膜６と接触する接触領域９が形成される。
この下向けの凹形の変形は、例えば、塑性変形によって形成することができ、また、接触領域９は振動膜３を、絶縁膜６と融着させ、融着領域を形成するようにすることができる。
このように、接触領域（融着領域）９が形成されることにより、基板４と、振動膜３と、振動膜支持部２とに囲まれたキャビティ１０が形成される。
これにより、振動膜に何らの外力を加えることなく、コラプスモードを実現することができるため、低電圧での駆動が可能となる。
ここで、「外力」とは、振動膜３に着目したときの外力であり、振動膜３の外から働く力を意味する。例えば、静電引力や磁力などが例示できる。
【００１８】
また、本実施の形態においては、前記接触状態となる領域の外縁部周辺において、前記振動膜の上面および下面のうちの少なくとも一方の面に突起部を形成し、前記接触状態となる領域において前記振動膜の一部領域と前記基板の前記第２の電極を含む領域を接触または融着させる構成を採ることができる。
例えば、突起部５を、上記接触領域（融着領域）９を形成する前に、上記接触領域（融着領域）９の外縁に設けておく（図１（ｂ）に参照）。
そして、この突起部５によって、振動膜３が絶縁膜６に接触（融着）する際に、接触（融着）面積を制御するようにする。
すなわち、この突起部５で接触（融着）面積もしくは接触（融着）形状を制御するようにする。
振動膜３の上面、裏面、内部の中に少なくとも一箇所に、上部電極１を設け、もしくは振動膜３本体自体を上部電極１によって形成する。
さらに、上部電極１は、下部電極８と対向するように配設し、本実施形態におけるＣＭＵＴの静電容量電極を形成する。
【００１９】
図１（ｂ）のＣＭＵＴの平面概念図にも示されるように、振動膜３はこの周縁にある振動膜支持部２に支持される。
本実施形態においては、上記接触領域（融着領域）９が、上記振動膜３の中央部における振動膜３と基板４の間に形成され、上記接触領域（融着領域）９の周縁にある突起部５によって、上記接触領域（融着領域）９の面積もしくは形状が制御されている。
【００２０】
つぎに、本実施形態における静電容量型超音波変換素子（ＣＭＵＴ）の製造方法について説明する。
図２〜図５に、本実施形態における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図を示す。
ここで、図３（ｅ）から図３（ｆ）は、本実施形態における図２（ａ）から図２（ｄ）の製造工程に続く製造工程を説明する図である。
また、図４（ｇ）から図４（ｊ）は、図３（ｅ）から図３（ｆ）の製造工程に続く製造工程を説明する図である。
また、図５（ｋ）から図５（ｍ）は、図４（ｇ）から図４（ｊ）の製造工程に続く製造工程を説明する図である。
以下における説明を簡潔にするため、ここでの「パターニング工程」には、基板上にフォトレジストの塗布、乾燥、露光、現像などのフォトリソグラフィという工程から、エッチング工程、フォトレジストの除去、基板の洗浄、乾燥工程等を含めることとする。
以下に、本実施形態における前記振動膜を塑性変形させ、振動膜の一部領域が前記基板の前記下部電極を含む領域との接触状態を維持してコラプスモードで作動させる構造を形成する工程について説明する。
【００２１】
本実施形態の製造工程において、先ず、図２（ａ）にＳｉ基板１２を洗浄、準備する。
次に、図２（ｂ）に示すように、前記Ｓｉ基板１２を熱酸化炉に入れ、Ｓｉ酸化膜１１を形成する。
このＳｉ酸化膜の厚さは、１０ｎｍから４０００ｎｍの範囲が望ましく、２０ｎｍから３０００ｎｍの範囲がより望ましく、３０ｎｍから２０００ｎｍの範囲が最も望ましい。
この上記熱酸化プロセスにより、概略の電極距離を決める。
この上記範囲であれば、実際プロセスにおいて可能な範囲であり、かつリーズナブルな電界が得られる。
次に、図２（ｃ）に示すように、上記熱酸化膜１１をパターニングする。
【００２２】
次に、図２（ｄ）に示すように、第２回目の熱酸化工程を行い、薄い熱酸化膜の絶縁膜６を形成する。
前記絶縁膜６の厚さは、１ｎｍから５００ｎｍの範囲が望ましく、５ｎｍから３００ｎｍの範囲がより望ましく、１０ｎｍから２００ｎｍの範囲が最も望ましい。
この上記の熱酸化プロセスにより、放電防止用の絶縁膜を決める。絶縁膜が薄すぎると、放電防止の効果がなくて、厚すぎると、電極距離が離れすぎる。
上記の熱酸化膜絶縁膜の膜厚範囲は、実際プロセスにおいて可能な範囲であり、これによりリーズナブルな放電防止効果が得られる。
以下の説明を簡潔にするため、前記図２（ｄ）までの工程で完成した基板を、Ａ基板１６と称することとする。
【００２３】
次に、図３（ｅ）に示すように一枚の洗浄したＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を準備する。
このＳＯＩ基板のデバイス（Ｄｅｖｉｃｅ）層１５の厚さは、１０ｎｍから５０００ｎｍが望ましく、２０ｎｍから３０００ｎｍがより望ましく、３０ｎｍから１０００ｎｍの範囲が最も望ましい。
上記ディバイス層１５の厚さ範囲は、プロセス上において実現可能な範囲である。
なお、振動周波数の平方が、振動膜のばね剛性対有効質量の比に正比例することが知られている。
超音波が出せる振動周波数に対応するばね剛性と有効質量が必要である。上記振動膜のばね剛性と有効質量は共に振動膜の膜厚の関数である。
ディバイス層１５における上記した膜厚範囲は、本実施形態でのＣＭＵＴの振動膜として、適切なばね剛性と有効質量を提供できる範囲である。
前記ＳＯＩ基板のボックス（ＢＯＸ；Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）層１４の厚さは、１００ｎｍから３０００ｎｍが望ましく、２００ｎｍから１０００ｎｍの範囲がより望ましい。
上記のボックス（ＢＯＸ）層は、後記のエッチングストップ層として利用する。酸化膜の内部応力、エッチングの選択性、および実際プロセスの操作便利性などから考慮すると、上記のＢＯＸ層の膜厚は適切な範囲である。
【００２４】
次に、図３（ｆ）に示すようにディバイス層１５の上にＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で、ＳｉＮ層１７を成膜して、パターニングする。
図１（ｂ）に示すように、前記ＳｉＮ層１７がパターニングされる形状は、多数円形の穴を構成され、この穴群が略リング状で分布する。
前記の円形穴の直径は１０ｎｍから３０００ｎｍの範囲が望ましい。
上記の円形穴直径の範囲は、実際プロセスにおいて可能な範囲である。
この範囲以下のプロセスは、非常に困難である。この範囲以上の円形穴を作ると、その後に上記円形穴とほぼ同じ形状の突起部が形成され、突起部が大きいほど、振動膜の質量に影響を与え、プロセスの精度が落ちる。
【００２５】
次に、前記ＳｉＮ層付きの基板を熱酸化して、図４（ｇ）に示すように前記ＳｉＮ層１７から露出される前記ＳＯＩ基板のディバイス層１５の一部が選択酸化され、突起部５が形成される。
上記の選択酸化工程には、通常半導体プロセスであるＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）工程を用いる。
このようなＬＯＣＯＳ工程を採用することにより、窒化膜で囲まれていない領域のみが酸化されるので、膜厚のコントロールが容易となる。
以上により、前記ＳｉＮ層１７から露出されるディバイス層１５の部分は、多数円形の穴が構成され、且つこの穴群が略リング状で分布する。
このため、前記突起部５が同じように、多数の略半球状の粒状構造で構成され、略リング状で分布する。
前記突起部５の高さは、１ｎｍから１０００ｎｍの範囲が望ましく、５ｎｍから５００ｎｍの範囲がより望ましく、１０ｎｍから２００ｎｍの範囲が最も望ましい。
【００２６】
上記の突起部の高さによって、後述する振動膜が下部基板と接触する際に、局所の曲げ境界条件（ｆｌｅｘｕｒａｌ  ｂｏｕｎｄａｒｙ  ｃｏｎｄｉｔｉｏｎ）が提供される。
従って、突起部が下部基板と接触した際に、外力による振動膜に対する曲げモーメント（Ｂｅｎｄｉｎｇ  ｍｏｍｅｎｔ）をある程度高くしないと、振動膜が突起部を超えて上記した下部基板と接触することができない。
即ち、この突起部の高さによって接触領域を制御することが可能となる。
その際、上記突起部の高さ範囲は、実際のプロセスにおいて制御することが可能であり、さらに振動膜に対する曲げモーメントの閾値を決定することにより、接触面積を有効に制御することが可能となる。
なお、振動膜に外力が加えられ、振動膜が突起部に接触した際に、突起部が強制的にギャップ（Ｇａｐ）を形成する。
そして、外力が加えられた際に、振動膜の外周部（突起部から支持部の間の振動膜領域）が潰された状態となるには、突起部のない場合と比較すると、さらに大きな外力を振動膜に加えないと、振動膜の外周部は潰された状態とはならない。なお、上記突起部５の分布形状は、略リング状でもいいし、略多角形でも良い。また、突起部５のない場合、前記接触領域９の面積制御は、他の方法でも可能である。
例えば、キャビティ１０と外圧とのバランスを精密に制御すれば、上記突起部５はなくても良い。
【００２７】
なお、以降の融着プロセスとの関係で、突起部の材料はつぎのようなものが適合性を有している。
この突起部５の材料は、Ｓｉ、Ｇｅ、ＧａＡｓなどの酸化膜、窒化膜、酸化窒化膜、もしくはＣｕ、Ｗ、Ｓｎ、Ｓｂ、Ｃｄ、Ｍｇ、Ｉｎ、Ａｌ、Ｃｒ、Ｔｉ、Ａｕ、Ｐｔの中の少なくとも一つを用いることができる。
また、上記の材料の組み合わせ、例えば、複層構造などを用いることもできる。
【００２８】
次に、図４（ｈ）に示すように、加熱されたリン酸を含む液で前記ＳｉＮ層１７をエッチングし、除去する。
以下の説明を簡潔にするため、このようにして完成した基板を、Ｂ基板２０と称することとする。
次に、図４（ｉ）に示すように前記Ｂ基板２０裏と表を反転させて、前記Ａ基板１６の上にアライメントして接合し、キャビティ１０が形成される。
前記接合工程の環境圧力条件は、１大気圧でもいいし、真空で接合するのが望ましい。
真空で接合する場合、１０４Ｐａ以下が望ましく、１０２Ｐａ以下がより望ましく、１Ｐａ以下が最も望ましい。
接合する際の真空度は高いほど、水分が少なく、かつその後の工程に脱ガスも少なく、高い歩留まりにつながる。
上記の真空度範囲は、通常の真空接合装置が可能であり、リーズナブルなプロセス操作便利性を提供することができる。
なお、前記接合工程の温度は、室温から１２００℃の範囲が望ましく、８０℃から１０００℃がより望ましく、１５０℃から８００℃が最も望ましい。
接合の温度が高いほど、その後の脱ガスが少なく、かつ接合強度が高く、より好ましい。但し、接合による応力は残留するので、振動膜に好ましくない影響を及ぼす恐れがある。
上記の接合温度範囲は適切な接合強度、安定な振動膜内部応力を提供できる。
その後、前記接合される基板の全体表面にＬＰＣＶＤ  ＳｉＮ膜を成膜して、Ｂ基板側のＬＰＣＶＤ  ＳｉＮ膜をドライエッチングで除去する。
次に、加熱されるアルカリ性の液でハンドリング層（Ｈａｎｄｌｉｎｇ層）１３をウェットエッチングする。
アルカリ性の液は、Ｓｉ対ＳｉＯのエッチング選択比が非常に高いから（約１００から１００００の範囲）、前記のウェットエッチングにより前記ハンドリング層１３を除去しても、ボックス層（ＢＯＸ層）１４に止めることができる。
次に、図４（ｊ）に示すように、フッ酸を含む液を用いて、前記ボックス層（ＢＯＸ層）１４をエッチングし、除去する。
なお、前記真空接合する場合、大気圧により前記基板のディバイス層１５が下に変形されて、凹型の状態になる。
即ち、前記ディバイス層１５は大気圧以外の外力を加えない状態で、凹型の状態となり、本実施形態の超音波変換素子の振動膜３とすることができる。
しかし、実施形態ではこれに限らず、前記酸化膜１１の厚さ、前記振動膜３の寸法を設計し、かつ適切な外部からの圧力を加えて、振動膜３はさらに下向け変形することが可能である。
【００２９】
このように、上記適切な寸法設計、外圧条件を決定して外部からの圧力を加えることにより、図５（ｋ）に示すように、振動膜３の中央部を酸化膜１１に接触させ、接触領域９を形成することができる。
即ち、上記したコラプスモードで動作することが可能な形状を形成することができる。
通常の場合、振動膜３の中央部が最大の変位をする場所であることから、接触領域９を前記振動膜３の中央部から略同心円形状に形成する。
さらに、このような素子を量産する際に、前記接触領域９における形状のバラツキは大きいから、前記突起部５を設置して接触領域を囲む構成を採ることが、素子をアレイ化する際に有効である。
【００３０】
次に、上記した適切な寸法設計、外圧条件により前記接触領域９を形成しながら、この基板を加熱し、前記振動膜３を塑性変形させる。
振動膜３をＳｉで形成した場合、前記塑性変形させる加熱温度は、６００℃から１５００℃の範囲が望ましく、６５０℃から１４００℃の範囲がより望ましく、７００℃から１３００℃の範囲が最も望ましい。
外力を加える状態において６００℃以下の場合でも、単結晶Ｓｉには塑性変形が発生しないので、この単結晶Ｓｉの内部応力が一定の安定値である。
同じ状態で６００℃以上から単結晶Ｓｉの内部応力が一旦急速に低減し、すぐ安定な¨流動状態¨のような塑性変形が発生する。
この安定な塑性変形する内部応力は¨流動応力¨（Ｆｌｏｗ  ｓｔｒｅｓｓ）といわれる。
因に、Ｓｉの融点は１４１４℃である。前記振動膜３であるＳｉの薄膜は高温により塑性変形した際には、室温に戻っても、潰された形状となったままであり、その形状が未塑性変形のもとの形状には戻らない。
Ｓｉは所定温度以上に上昇すると塑性現象が発生する。このように、振動膜が基板に接触した状態で、加熱することにより室温に戻ってもコラプスモードを維持することができる。
この場合、コラプスモードを維持するのには何らの外力も要しない。
さらに、前記接触領域９の両側にあるＳｉ表面とＳｉ酸化膜表面が、上記の高温範囲で化学結合を形成して、接合もしくは融着する。
その際、温度が高いほど、もしくは接触時間が長いほど、前記化学結合の強度が強くなる。
【００３１】
本実施形態において、前記の化学結合の強度は、１ＭＰａから２２ＭＰａの範囲が望ましく、２ＭＰａから２１ＭＰａの範囲がより望ましく、３ＭＰａから２０ＭＰａの範囲が最も望ましい。
通常のＳｉ同士接合の最大強度は８００℃以上の接合プロセス条件で、２０ＭＰａ附近である。
本実施形態においては、以上のような方法にかぎらず、室温においてファンデルワールス（ｖａｎ  ｄｅｒ  Ｗａａｌｓ）接触によっても接合させることができる。
このように接合強度は、温度に強く依存する。
なお、前記振動膜３の内部Ｓｉの塑性変形は、温度、結晶転位密度（ｄｉｓｌｏｃａｔｉｏｎ  ｄｅｎｓｉｔｙ），Ｓｔｒａｉｎ  ｒａｔｅの関数である。
【００３２】
また、本実施形態において、前記の結晶転位密度は、１０５／ｃｍ２以下が望ましく、１０４／ｃｍ２以下がより望ましく、１０３／ｃｍ２以下がもっとも望ましい。
Ｓｉの塑性変形特性は、Ｓｉの内部初期転位密度に依存する。初期転位密度がない場合、すなわち、ほぼ完璧な単結晶Ｓｉの場合、かつ８００℃強の場合、約１００ＭＰａぐらい外部応力を加えると塑性変形が始まる。
この塑性変形が始まる応力は、塑性変形開始応力といわれる。Ｓｉ内部初期転位密度が多いほど、この塑性変位開始応力が落ちる。
１０６／ｃｍ２の場合、前記塑性変形開始応力が約３５ＭＰａぐらいで、前記の流動応力と同じ値であって、塑性変形の開始点が観測しにくくなる。
なお、前記振動膜３の内部Ｓｉを塑性変形させるため、外圧を加える場合がある。
【００３３】
また、本実施形態において、その外圧による発生するＳｉ内部応力は、１０ＭＰａから１１０ＭＰａの範囲が望ましく、２０ＭＰａから１１０ＭＰａの範囲がより望ましく、３０ＭＰａから９０ＭＰａの範囲が望ましい。
この外圧によるＳｉ内部応力は前記の塑性変形開始応力と同じ意味である。
前記の転位密度の理由と同じ理由により、できれば塑性変形開始点を観測し易くするため、ある程度の塑性変形開始応力を持たすことが望ましい。
このため、８００℃附近の場合、塑性変形開始応力が１００ＭＰａ（ほぼ完璧なＳｉ単結晶）と３５ＭＰａ（流動応力）の間とするのが望ましい。
【００３４】
次に、前記振動膜３の周縁外の附近に、前記振動膜３を構成するディバイス層１５をドライエッチングでパターニングする。
このパターニング用のフォトレジストを除去しないで直接に酸化膜１１をウェットエッチングでパターニングする。
前記工程により図５（ｌ）に示すように、エッチング穴２１が形成される。
【００３５】
次に、電極用の金属膜を成膜してパターニングし、図５（ｍ）に示すように、上部電極１、上部電極パッド２３、および下部電極パッド２２を形成する。
最後に、本実施形態における多素子を電気分離するため、ディバイス層１５をパターニングして、素子アレイが完成する。
但し、この電気分離の図は省略する。
前記金属膜は、Ａｌ、Ｃｒ、Ｔｉ、Ａｕ、Ｐｔ、Ｃｕ、等からなる群の少なくとも一種を選んで使用する。
なお、通常の超音波変換素子の場合、前記振動膜３の撓みが数百ｎｍ以下であり、かつ素子の寸法（例えば、前記振動膜３の直径）が数十から数百μｍである。このため、前記金属膜のパターニング工程の中にある露光プロセスにおいて、通常の露光装置によって光回折などの露光ズレを補正することができる。
【００３６】
図５（ｍ）には、本実施形態の静電容量型超音波変換素子における最適な基本形態が示されており、下部電極８がＳｉ基板１２本体によって構成されている。この基板本体を電極とする場合、即ちこの下部電極８を構成するＳｉ基板１２のシート抵抗率は、１．０Ω／□以下が望ましく、０．１Ω／□以下がより望ましく、０．０２Ω／□以下が最も望ましい。
Ｓｉ基板自体を下部電極として利用する場合、できれば低抵抗の方が良い。
このように低抵抗にすれば、抵抗による電位差が小さく、基板面内の素子間の容量測定誤差を少なくすることができる。
上記の値は、プロセス上にＳｉをドーピングすることが可能な好ましい範囲である。
なお、図５には、下部電極８の特定領域は図示されていない。
【００３７】
Ｓｉ基板１２を下部電極としない場合、図１（ａ）に示すように導電性が高い下部電極８を基板４の表面に埋め込む、もしくは内蔵することも可能である。
なお、前記振動膜３は低抵抗のＳｉである場合は、振動膜自身を上部電極とすることも可能であり、金属電極を振動膜の真上に設けることが必須ではない。
他の場合、低抵抗の振動膜３の上にもう一層の絶縁膜を設けて、例えば、ＳｉＮ膜、ＳｉＯ膜、ＳｉＮＯ膜、Ｙ２Ｏ３、ＨｆＯ、ＨｆＡｌＯなどの誘電材料の中の少なくとも一種を設けて、さらにこの絶縁膜の上に上部電極を設置することも可能である。
前記振動膜３は絶縁材料である場合、例えば、ＳｉＮ膜のような高誘電率材料、絶縁膜６を設置しなくても良い。この場合、振動膜の上に上部電極を設けることが必須である。
【００３８】
本実施形態のＣＭＵＴの製造においては、他のＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）技術を用いることができる。
例えば、公知のＳＭ法（Ｓｕｒｆａｃｅ  Ｍｉｃｒｏｍａｃｈｉｎｉｎｇ法；犠牲層を除去し、キャビティを形成する方法）等を用いることができる。
なお、以上の説明では、接合技術を用いて製造することについて説明したが、本実施形態の静電容量型超音波変換素子は、他のＭＥＭＳ技術を利用することによって製造することも可能である。
また、図５（ｍ）に示す断面図は、本実施形態における最適な基本形態が示されているが、図を簡潔にするため、その上に電気配線の保護膜（Ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）、もしくは上部電極１と上部電極パッド２３との電気配線、等については図示していない。
【００３９】
本実施の形態によれば、コラプスモードで作動させるに際し、振動膜の一部領域が外力を加えることなく基板との接触状態が維持され、安定性良く低電圧化を図ることが可能となる。
また、基板との接触状態を維持するため、樹脂、レジストのような固定材が不要であることから、このような固定材による影響を受けることがなく、振動のバラツキが少なく、経時変化等のないＣＭＵＴを実現することができる。
また、本実施の形態によれば、突起部を設けることにより、振動膜と下地基板との接触面積が制御でき、ダイナミックレンジ（Ｄｙｎａｍｉｃ  Ｒａｎｇｅ）、バンド幅、等を大きくすることが可能となる。
また、ＣＭＵＴの製造工程での製造プロセスにおけるバラツキを減少することができ、安定なプロセスによってアレイ化が容易となる。
また、本実施の形態の静電容量型超音波変換素子（ＣＭＵＴ）によれば、医療診断において、人体に対する電気的に好ましくない影響を可及的に抑制することが可能となる。
【００４０】
（実施形態２）
つぎに、本発明の実施形態２における静電容量型超音波変換素子（ＣＭＵＴ）について説明する。
図６に、実施形態２における静電容量型超音波変換素子（ＣＭＵＴ）の基本構造を説明する図を示す。
また、図７に、この静電容量型超音波変換素子（ＣＭＵＴ）の平面概念図を示す。
本実施形態のＣＭＵＴにおいて、図１で示した上記実施形態１におけるＣＭＵＴとの相違点は、突起部５が振動膜３の上部に略リング状に分布させて形成され、下部電極８が下地の基板内に埋め込まれ、もしくは内蔵されていることである。基本的に相違する構成は以上の構成だけであるので、図１で示した本発明の実施形態におけるＣＭＵＴの構成に対応する部分には、共通の符号が付されており、重複する部分の説明は省略する。
【００４１】
本実施形態のように、突起部が振動膜の上部に形成されている場合、この突起部によって、振動膜が下部基板と接触する際に、局所の曲げ境界条件（ｆｌｅｘｕｒａｌ  ｂｏｕｎｄａｒｙ  ｃｏｎｄｉｔｉｏｎ）が提供される。
これを、図７に示されるように、突起部５が振動膜３の上部に略リング状に配置されている場合を例に採り考える。
振動膜に外力を加え、この略リング状に囲まれた振動膜の領域を潰された状態にして絶縁膜９と接触させるためには、振動膜に対する曲げモーメントをある程度高くしなければならない。
すなわち、略リング状に突起部によって囲まれた振動膜の領域は、このような突起部によって囲まれていない場合よりも、曲げにくいことから、このような突起部の形成によって、接触領域を制御することが可能となる。
その際、上記突起部の配置等は実際のプロセスにおいて制御することが可能であり、さらに振動膜に対する曲げモーメントの閾値を決定することにより、接触面積を有効に制御することが可能となる。
【００４２】
つぎに、実施形態２における静電容量型超音波変換素子（ＣＭＵＴ）の製造方法について説明する。
図８〜図１１に、実施形態２における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図を示す。
ここで、図９（ｆ）から図９（ｈ）は、実施形態２における図８（ａ）から図８（ｅ）の製造工程に続く製造工程を説明する図である。
また、図１０（ｉ）から図１０（ｋ）は、実施形態２における図９（ｆ）から図９（ｈ）の製造工程に続く製造工程を説明する図である。
また、図１１（ｌ）から図１１（ｍ）は、実施形態２における図１０（ｉ）から図１０（ｋ）の製造工程に続く製造工程を説明する図である。
【００４３】
本実施形態において、図８（ａ）に示すように、Ｓｉ基板１２を洗浄、準備する。その後、拡散（Ｄｉｆｆｕｓｉｏｎ）法、もしくはイオン注入（Ｉｏｎ  Ｉｍｐｌａｎｔａｔｉｏｎ）法で、Ｓｉ基板表面を低抵抗化する。
従って、上記低抵抗化された表面領域は、上記した図６に示すように、下部電極８として下地の基板内に内蔵する。
この低抵抗化されたＳｉ基板の表面抵抗値は、１０Ω−ｃｍ以下が望ましく、１Ω−ｃｍ以下がより望ましく、０．１Ω−ｃｍ以下が最も望ましい。
前記と同じように、Ｓｉ基板自体は下部電極として利用する場合、できれば低抵抗の方が良い。低抵抗にすれば、抵抗による電位差が小さく、基板面内の素子間の容量測定誤差が少ない。
上記の値は、プロセス上にＳｉをＤｏｐｉｎｇして可能かつ好ましい範囲である。また、図８〜図１１には、下部電極８は基板１２の表面であり、特定領域を表示していない。
図８（ａ）から図８（ｄ）の工程は、上記した実施形態の図２（ａ）から図２（ｄ）の工程と同じであり、完成された基板をＡ基板１６と称する。
【００４４】
図８（ｅ）に示すように、一枚ＳＯＩ基板（例えば、ＳＩＭＯＸ  ＳＯＩ基板、もしくは、Ｓｍａｒｔ−Ｃｕｔ  ＳＯＩ基板）を洗浄、準備する。この基板はＣ基板２５と称する。
次に、図９（ｆ）に示すように、前記Ｃ基板２５裏と表を反転させて、前記Ａ基板１６の上に接合し、キャビティ１０が形成される。
前記の接合工程にアライメントする必要はない。なお、前記接合工程では、接合面の表面を室温で活性化して、１５０℃以下、１０−３Ｐａで接合する（例えば、ＥＶＧ社製ＥＶＧ８１０、５２０）。
次に、前記図９（ｆ）に接合された基板のハンドリング層１３を研磨して、約数十μｍ厚さのハンドリング層１３を残留、洗浄する。
その後、片面エッチング治具（例えば、ドイツＳｉｌｉｃｅｔ社製のウェハホルダー）を用いて、前記研磨された基板の裏面を完全に保護しながら、８０℃のＫＯＨ液でハンドリング層１３を完全にエッチングする。
【００４５】
その後、フッ酸を含む液でボックス層（ＢＯＸ層）１４を完全にエッチングし、図９（ｇ）に示すようにディバイス層１５が露出する。
このディバイス層１５は、本実施形態の振動膜３とする。
次に、図９（ｈ）に示すように、ＬＰＣＶＤ法でＳｉＮ膜１７を成膜、ドライエッチングでパターニングする。
次に、図１０（ｉ）に示すように、エピタキシー（Ｅｐｉｔａｘｙ）法で突起部５を成長させる。
突起部５が前記ＳｉＮ膜１７に露出されるディバイス層１５のＳｉ表面から成長する。
前記成長した突起部５の高さは、１ｎｍから１０００ｎｍの範囲が望ましく、５ｎｍから５００ｎｍの範囲がより望ましく、１０ｎｍから２００ｎｍの範囲が最も望ましい。
【００４６】
なお、前記のように露出される場所だけから結晶を成長させる方法は、選択エピタキシー（Ｓｅｌｅｃｔｉｖｅ  Ｅｐｉｔａｘｙ）という。
前記パターニングされたＳｉＮ膜１７の代わりに、ＳｉＯ膜、ＳｉＯＮ膜などを用いることも可能である。
なお、上記のエピタキシー法は、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、もしくはＬＰＥ（Ｌｉｑｕｉｄ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）法、等のエピタキシー法の一種を利用することができる。
また、ＳＰＥ（Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｅｘｐｉｔａｘｙ）法などのエピタキシー法の一種を利用することもできる。
また、前記選択エピタキシー法は、代替方法を用いることができる。
例えば、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、もしくはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、
且つエッチング法もしくはリフト・オフ（Ｌｉｆｔ−ｏｆｆ）法を加えて、前記の突起部５をパターニングすることも可能である。
その後、約１６０℃のリン酸を含む液で前記ＳｉＮ膜１７をエッチング、除去して、図１０（ｊ）に示すような突起部５付きの振動膜３が完成する。
なお、本実施形態において、前記振動膜３の形状は、厚さ３４０ｎｍ、かつ一辺が４０μｍの正方形である。
また、大気圧による前記振動膜３の中央部変位量は、約３６０ｎｍである。
また、前記基板を圧力釜（Ａｕｔｏｃｌａｖｅ）に入れて、キャビティ１０の高さが６００ｎｍであって、約２．６５ａｔｍ以上の圧力を加えて振動膜３の中央部がキャビティ１０下の絶縁膜６に接触する。
また、前記突起部５の分布は、図７に示すような前記振動膜３の中心部から内径８μｍ、幅約２μｍの略リング状である。
【００４７】
外圧４ａｔｍを加える場合、前記振動膜３の中央部が絶縁膜６に接触し、前記突起部５と略同じの直径８μｍの接触領域９が形成される。
なお、前記突起部５を設けない場合、前記接触領域９の大きさが外圧分布、微小圧力変動、および振動膜３の寸法、境界条件（Ｂｏｕｎｄａｒｙ  ｃｏｎｄｉｔｉｏｎｓ）に強く依存するので、素子間のバラツキが大きくなる。
これに対して、前記突起部５を設置することにより、上記素子間にバラツキがあっても、前記接触領域９を突起部５と略同じ形状に形成することができる。
上記した図５（ｋ）のように上記した対応する外圧、および約８００℃の温度を加えることにより、Ｓｉに塑性現象が発現し、接触領域９が形成された図１０（ｋ）に示すような素子が完成される。
完成した素子は、室温に戻っても振動膜が基板に接触した状態を維持し、何らの外力を要せず、コラプスモードとして作動させることができる。
【００４８】
次に、前記振動膜３の周縁外の附近に、前記振動膜３を構成するディバイス層１５をドライエッチングでパターニングする。
その後、このパターニング用のフォトレジストを除去しないで直接に酸化膜１１をウェットエッチングでパターニングする。
前記工程により図１１（ｌ）に示すように、エッチング穴２１が形成される。
次に、電極用のＡｌをスパッタリングで成膜して、ウェットエッチングでパターニングする。図１１（ｍ）に示すように、上部電極１、上部電極パッド２３、および下部電極パッド２２が形成される。
なお、オーミックコンタクト（Ｏｈｍｉｃ  ｃｏｎｔａｃｔ）を形成するため、その後に前記Ａｌ電極をアニーリングすることも可能である。
前記アニーリングの温度は、２００℃から４５０℃の範囲であることが望ましい。
これは通常のＡｌ電極のオーミックコンタクトする際のアニールの温度範囲である。
【００４９】
最後に、本実施形態における多素子を電気分離するため、ディバイス層１５をパターニングして、素子アレイを完成させる。但し、この電気分離を図示して説明することは、ここでは省略する。
また、その上に電気配線の保護膜（Ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）、もしくは上部電極１と上部電極パッド２３との電気配線、等を図示することも省略されている。
なお、前記保護膜は、ＰＶＤ法で低温形成できるＳｉＯ膜、ＳｉＮ膜が望ましい。
【００５０】
（実施形態３）
本発明の第３の実施形態における静電容量型超音波変換素子（ＣＭＵＴ）について説明する。
図１２に、本実施形態における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を示す断面概念図である。
図１２において、１は第１の電極である上部電極、２は振動膜支持部、３は振動膜、４は基板、６は絶縁膜、８は第２の電極である下部電極、１０は空隙であるキャビティである。
本実施形態のＣＭＵＴは、図１２に示すように、上部電極１が設けられている振動膜３と、下部電極８が設けられている基板４と、これら電極が対向配設されたもとで、つぎの構成を備える。
すなわち、前記振動膜と前記基板との間に空隙１０が形成されるように振動膜を支持する振動膜支持部２と、を備える。
なお、下部電極８そのものが基板として用いられても構わないし、振動膜３自体そのものが上部電極として用いられても構わない。
そして、振動膜３に外力が加わらないで、振動膜３がその中立位置よりも基板４側に撓んだ状態を維持している。
【００５１】
ここで、振動膜の中立位置とは、図１３に示すように振動膜支持部により支持された振動膜が基板に平行になっており、凹型凸型のいずれにもなっていない位置をいう。
通常、振動膜はその自重やキャビティ１０と素子外部との圧力差によって、中立位置よりも基板側に多少撓んだ状態となっている場合があるが、本発明においては、これらの外力が働かない場合であっても、このような状態となっている点が特徴である。
上部電極１と下部電極８との間ににＤＣ電圧を印加すれば、より基板側に撓んだ状態となるので、コンベンショナルモードであっても、従来と同じ撓み状態を実現するために必要なＤＣ電圧を低減することができる。
ここで、さらに交流電圧を重畳的に印加すれば、それに起因して振動膜３が振動し超音波を発信することができる。
また、超音波を受信する際には振動膜の振動によって、電極間に容量変化が生じ、それを電気信号によって検出することができる。
【００５２】
次に、本実施形態にかかるＣＭＵＴの製造方法について説明するが、基本的な工程は実施形態１および実施形態２で説明したものと同様である。
ただし、振動膜となるＳｉに対して熱を加えて塑性変形させるときに、振動膜が基板に接触している状態ではなく、振動膜がその中立位置よりも基板側に撓んだ状態であるようにする。
これは、加熱するときに外部圧力を調節することなどにより、適宜撓みぐあいを変更することができる。
このようにして、所望の撓みぐあいの振動膜へ塑性変形させることができる。
その塑性変形するためのプロセス条件は、前記実施形態１に記載される条件と同じである。
このようにして得られた振動膜は室温に戻っても中立位置に戻ったりせず、加熱前の状態を維持する。よって、振動膜に何ら外力を加えることなく中立位置より基板側に撓んだ状態のＣＭＵＴを実現することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態１における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明する図であり、図１（ａ）は本実施形態におけるＣＭＵＴの基本構成を説明する断面概念図、図１（ｂ）は本実施形態におけるＣＭＵＴの基本構成を説明する平面概念図。
【図２】本発明の実施形態１における静電容量型超音波変換素子（ＣＭＵＴ）の製造方法を説明するための図であり、図２（ａ）から図２（ｄ）はその製造工程図。
【図３】本発明の実施形態１における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図であり、図３（ｅ）から図３（ｆ）は、図２（ａ）から図２（ｄ）の製造工程に続く製造工程を説明する図。
【図４】本発明の実施形態１における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図であり、図４（ｇ）から図４（ｊ）は、図３（ｅ）から図３（ｆ）の製造工程に続く製造工程を説明する図。
【図５】本発明の実施形態１における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図であり、図５（ｋ）から図５（ｍ）は、図４（ｇ）から図４（ｊ）の製造工程に続く製造工程を説明する図。
【図６】本発明の実施形態２における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明する断面概念図。
【図７】本発明の実施形態２における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を説明する平面概念図。
【図８】本発明の実施形態２における静電容量型超音波変換素子（ＣＭＵＴ）の製造方法を説明するための図であり、図８（ａ）から図８（ｅ）はその製造工程図。
【図９】本発明の実施形態２における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図であり、図９（ｆ）から図９（ｈ）は、図８（ａ）から図８（ｅ）の製造工程に続く製造工程を説明する図。
【図１０】本発明の実施形態２における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図であり、図１０（ｉ）から図１０（ｋ）は、図９（ｆ）から図９（ｈ）の製造工程に続く製造工程を説明する図。
【図１１】本発明の実施形態２における静電容量型超音波変換素子（ＣＭＵＴ）の製造工程を説明する図であり、図１１（ｌ）から図１１（ｍ）は、図１０（ｉ）から図１０（ｋ）の製造工程に続く製造工程を説明する図。
【図１２】本発明の実施形態３における静電容量型超音波変換素子（ＣＭＵＴ）の基本構成を示す断面概念図。
【図１３】本発明の実施形態３において、振動膜の中立位置を説明するための断面概略図。
【符号の説明】
【００５４】
１：上部電極
２：振動膜支持部
３：振動膜
４：基板
５：突起部  （Ｄｉｍｐｌｅｓ  ｏｒ  Ｎｕｂｓ）
６：絶縁膜
７：振動膜の外周部
８：下部電極
９：融着領域もしくは接触領域
１０：キャビティ（Ｃａｖｉｔｙ）
１１：Ｓｉ酸化膜
１２：Ｓｉ基板
１３：ＳＯＩ基板のハンドリング層（Ｈａｎｄｌｉｎｇ層（Ｓｉ）
１４：ＳＯＩ基板のボックス層（ＢＯＸ層（Ｓｉ酸化膜））
１５：ＳＯＩ基板のディバイス層
１６：Ａ基板
１７：Ｓｉ窒化膜（ＳｉＮ層）
２０：Ｂ基板
２１：エッチング穴
２２：下部電極パッド
２３：上部電極パッド
２５：Ｃ基板
【図１】
0005408935.tif 000002
【図２】
0005408935.tif 000003
【図３】
0005408935.tif 000004
【図４】
0005408935.tif 000005
【図５】
0005408935.tif 000006
【図６】
0005408935.tif 000007
【図７】
0005408935.tif 000008
【図８】
0005408935.tif 000009
【図９】
0005408935.tif 000010
【図１０】
0005408935.tif 000011
【図１１】
0005408935.tif 000012
【図１２】
0005408935.tif 000013
【図１３】
0005408935.tif 000014