(57)【特許請求の範囲】
【請求項１】
被写体を撮像する撮像素子と、
動画記録中に静止画を記録する場合に前記撮像素子をインタレース走査するように駆動し、動画記録待機中に静止画を記録する場合に前記撮像素子をプログレッシブ走査するように駆動する駆動回路と、
を有することを特徴とする撮像装置。
【請求項２】
動画記録及び静止画記録の操作が可能な操作部と、
動画像記録中または動画像記録待機中であることを識別するための第１識別信号と、静止画記録が行われたかどうかを識別するための第２識別信号を、前記操作部への入力に応じて出力する制御部と、を更に有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
インタレース走査することで得られる前記撮像素子の出力に動画用の信号処理を施して第１映像信号を出力する動画信号処理回路を更に有することを特徴とする請求項１に記載の撮像装置。
【請求項４】
プログレッシブ走査することで得られる前記撮像素子の出力に静止画用の信号処理を施して第２映像信号を出力する静止画信号処理回路と、
前記第１映像信号を補間して第３映像信号を出力する走査線補間回路と、
を更に有し、
動画像記録中に静止画の記録が行われた場合に前記第３映像信号を静止画として記録し、動画像記録待機中に静止画記録が行われた場合には前記第２映像信号を静止画として記録することを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記第１映像信号を表示する処理を行う動画表示処理回路を更に有することを特徴とする請求項３または４に記載の撮像装置。
【請求項６】
前記撮像素子は複数の光電変換素子を有し、
前記インタレース走査においては、前記複数の光電変換素子の一部の光電変換素子の出力信号が前記撮像素子の出力信号となることを特徴とする請求項１に記載の撮像装置。
【請求項７】
前記撮像素子は複数の光電変換素子を有し、
前記インタレース走査においては、前記複数の光電変換素子の出力信号の平均値が前記撮像素子の出力信号となることを特徴とする請求項１に記載の撮像装置。
【請求項８】
前記インタレース走査においては、前記撮像素子の出力信号は、１フィールド期間単位で出力されることを特徴とする請求項６又は７に記載の撮像装置。
【請求項９】
前記撮像素子は複数の光電変換素子を有し、
前記プログレッシブ走査においては、前記複数の光電変換素子の全ての出力信号が前記撮像素子の出力信号となることを特徴とする請求項１に記載の撮像装置。
【請求項１０】
前記プログレッシブ走査においては、前記撮像素子の出力信号は、複数のフィールド期間単位で出力されることを特徴とする請求項９に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関する。
【背景技術】
【０００２】
近年のビデオカメラなどの撮像装置は、テレビジョン規格に従った動画像の撮影及び記録と、テレビジョン規格の画素数より多い画素による静止画像の撮影及び記録を行う。また、撮像素子（イメージセンサー）の画素数は増加しているものの、動画像の撮影及び記録では、テレビジョン規格に従って少なくともフィールド周期で２次元画像を撮像素子から読み出す必要がある。このため、動画像の撮影及び記録では、切り出し読み、間引き読み、画素加算読みなどによって撮像素子からの読み出し画素数を減じると共に、読み出しチャネル数を増やすか読み出し速度を上げている。しかし、読み出しチャネル数の増加と読み出しの高速化は装置コストや消費電力を悪化させるため、動画撮影時に撮像素子からの読み出し画素数を減じる工夫を行っている。また、ビデオカメラ本体に、動画撮影と静止画撮作を切り替えるスイッチと、動画撮影用トリガ、静止画撮影用トリガを別に設ける場合もある。
【０００３】
一方、操作を簡略化してシャッターチャンスを逃さないために、動画撮影と静止画撮影の切り替えをなくし、動画撮影中に静止画撮影を行うことが提案されている（例えば、特許文献１を参照）。同公報は、動画像を生成するフィールドタイミングに連続したフィールドタイミングで静止画像を撮影及び記録すると共に、静止画を動画の形式に変換して静止画の欠落するフィールド期間を補っている。
【特許文献１】特開２００１−３５２４８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１は、静止画撮影中に欠落する動画像を静止画像から形式変換して補うと、被写体が動きつづけている状態で静止画撮影する場合に、動画像の動きが不自然になるという問題がある。
【０００５】
そこで。本発明は、動画像に静止画像が混入して出力動画が不自然になることを防止する撮像装置を提供することを例示的な目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面としての撮像装置は、被写体を撮像する撮像素子と、動画記録中に静止画を記録する場合に前記撮像素子をインタレース走査するように駆動し、動画記録待機中に静止画を記録する場合に前記撮像素子をプログレッシブ走査するように駆動する駆動回路と、を有することを特徴とする
【発明の効果】
【０００７】
本発明によれば、動画像に静止画像が混入して出力動画が不自然になることを防止する撮像装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
図１は、本実施例のビデオカメラ（撮像装置）のブロック図である。
【０００９】
レンズ１を通して撮像素子（イメージセンサー）２に画像を結像し、撮像素子２が被写体を撮像して映像出力信号Ｓ２を出力する。撮像素子２には、撮像素子駆動回路I３が出力する垂直・水平同期信号Ｓ３又は撮像素子駆動回路II４が出力する垂直・水平同期信号Ｓ４のいずれかがセレクタ５（第１セレクタ）の出力信号Ｓ５によって選択されて供給される。撮像素子駆動回路I３は、撮像素子２が撮像した画像をインタレース走査して電気信号に変換するように撮像素子２を駆動する垂直・水平同期信号Ｓ３（第１駆動信号）を生成する第１駆動回路である。撮像素子駆動回路II４は、撮像素子２が撮像した画像をプログレッシブ走査して電気信号に変換するように撮像素子２を駆動する垂直・水平同期信号Ｓ４（第２駆動信号）を生成する第２駆動回路である。映像出力信号Ｓ２は、垂直・水平同期信号Ｓ３が撮像素子２に供給されればインタレース走査されたものとなり、垂直・水平同期信号Ｓ４が撮像素子２に供給されればプログレッシブ走査されたものとなる。
【００１０】
３０は相関二重サンプリング回路及びアナログ・ディジタル（Ａ／Ｄ）変換回路からなるアナログフロントエンド（以下、「ＡＦＥ」と表記）である。相関二重サンプリング回路は、撮像素子２の映像出力信号Ｓ２に含まれるノイズのうち支配的なリセットノイズを除去する回路である。Ａ／Ｄ変換回路はアナログ画像をディジタル画像に変換する回路である。ＡＦＥ３０は、アナログ信号を動画信号処理回路６で処理可能なディジタル信号に変換する回路である。
【００１１】
動画信号処理回路６は、ＡＦＥ３０の出力信号Ｓ３０と選択回路１４の出力信号Ｓ１４を入力信号とし、ＡＦＥ３０の出力信号Ｓ３０に動画用の信号処理を施して、インタレース走査に基づく動画像信号（第１映像信号）を出力信号Ｓ６として出力する。
【００１２】
動画記録処理回路７は、動画信号処理回路６の出力信号Ｓ６とＣＰＵ１３の出力信号Ｓ１３１を入力信号とし、動画像記録中の場合は動画記録用メディア１７に動画信号処理回路６の出力信号Ｓ６を記録し、それ以外の状態の時には何も処理を行わない。
【００１３】
動画表示処理回路８は、動画信号処理回路６の出力信号Ｓ６を入力信号とし、撮像装置に付属している表示部１８に動画信号処理回路６の出力信号Ｓ６を表示する処理を行う。動画表示処理回路８は、セレクタ５が撮像素子駆動回路I３とII４のいずれを選択しても、動画信号処理回路６の出力信号Ｓ６を表示する処理を行う。
【００１４】
走査線補間回路９は、動画信号処理回路６の出力信号Ｓ６を入力信号とする。走査線補間回路９は、インタレース走査の映像信号（第１映像信号）である動画信号処理回路６の出力信号Ｓ６に走査線を補間し、プログレッシブ走査の映像信号（第３映像信号）に変換して出力信号Ｓ９を出力する。
【００１５】
静止画信号処理回路１０は、ＡＦＥ３０の出力信号Ｓ３０を入力信号とし、これに静止画用の信号処理を施して、プログレッシブ走査に基づく映像信号を出力信号Ｓ１０（第２映像信号）として出力する。
【００１６】
セレクタ１１（第２セレクタ）は、走査線補間回路９の出力信号Ｓ９と、静止画信号処理回路１０の出力信号Ｓ１０、ＣＰＵ１３の出力信号Ｓ１３１を入力信号とする。セレクタ１１は、ＣＰＵ１３の出力信号Ｓ１３１の値によって、走査線補間回路９の出力信号Ｓ９と静止画信号処理回路１０の出力信号Ｓ１０のどちらか一方を選択し、出力信号Ｓ１１として出力する。具体的には、セレクタ１１は、選択回路１４の信号０に応答して走査線補間回路９の第３映像信号を選択し、選択回路１４の信号１に応答して静止画信号処理回路１０の第２映像信号を選択する。
【００１７】
静止画記録処理回路１２は、セレクタ１１の出力信号Ｓ１１とＣＰＵ１３の出力信号Ｓ１３２を入力信号とする。静止画記録処理回路１２は、ＣＰＵ１３の出力信号Ｓ１３２が静止画記録状態である場合は静止画記録用メディア１９にセレクタ１１の出力信号Ｓ１１を記録し、それ以外の状態の時には何も処理を行わない。
【００１８】
ＣＰＵ（制御部）１３は、動画像記録中であるか動画像記録待機中であるかを識別する出力信号Ｓ１３１（第１識別信号）と、静止画記録が行われたかどうかを識別する出力信号Ｓ１３２（第２識別信号）を出力する。出力信号Ｓ１３１が１であれば動画像記録中であることを意味し、出力信号Ｓ１３１が０であれば動画像記録待機中であることを意味する。出力信号Ｓ１３２が１であれば静止画記録が行われたことを意味し、出力信号Ｓ１３２が０であれば静止画記録が行われていないことを意味する。ＣＰＵ１３は、動画像記録中、動画像記録待機中、静止画記録が行われたかどうかを操作部２０への入力に応じて判断する。操作部２０は、レリーフボタン、操作ダイヤル、各種ボタン、スイッチ、レバーを含み、撮影者が動画記録を行った場合や静止画記録を行った場合にＣＰＵ１３にその旨を通知する。
【００１９】
選択回路１４は、ＣＰＵ１３の出力信号Ｓ１３１とＳ１３２を入力信号とし、撮像素子２へ与える同期信号及び動画信号処理回路６の動作を決定する出力信号Ｓ１４を出力する。選択回路１４は、動画撮影待機中、動画撮影中または動画撮影中に静止画記録が行われたことを表す信号０（第１状態信号）を生成する。また、選択回路１４は、ＣＰＵ１３の出力信号Ｓ１３２が静止画記録が行われたことを表す場合に静止画記録が行われたことを表す信号０（第２状態信号）を生成する。
【００２０】
セレクタ５は、選択回路１４の信号０（第１状態信号）に基づいて撮像素子駆動回路I３を選択し、選択回路１４の信号１（第２状態信号）に基づいて撮像素子駆動回路II４を選択する。これにより、動画像に静止画像が混入して出力動画が不自然になることを防止することができる。
【００２１】
図２は撮像素子２の構造の詳細を示す回路図で、説明の簡略化上、垂直４行、水平４列の１６画素のみを表示しているが、実際には垂直１０８０行、水平１９２０列の画素が存在する。
【００２２】
図２において、２０１は光電変換画素部であり、２０２がフォトダイオード、２０３が画素読み出しスイッチ、２０４が電荷電圧変換バッファである。このように、撮像素子２は複数の光電変換素子を有する。２０５−１〜２０５−４は１行目〜４行目の行選択線であり、５行目〜１０８０行目の行選択線の図示は省略している。２０６−１〜２０６−４は１列目から４列目の列信号線であり、５列目〜１９２０列目の列信号線は省略している。２０７−１〜２０７−４は１列目から４列目までの列選択スイッチであり、５列目〜１９２０列目の列選択スイッチの図示は省略している。２０８−１〜２０８−４は１列目から４列目の第１の水平キャパシタ群の選択スイッチであり、５列目〜１９２０列目の選択スイッチの図示は省略している。２０９−１〜２０９−４は１列目から４列目の第２の水平キャパシタ群の選択スイッチであり、５列目〜１９２０列目の選択スイッチの図示は省略している。２１０−１〜２１０−４は１列目から４列目の第１の水平キャパシタ群であり、５列目〜１９２０列目の第１の水平キャパシタ群の図示は省略している。２１１−１〜２１１−４は１列目から４列目の第２の水平キャパシタ群であり、５列目〜１９２０列目の第２の水平キャパシタ群の図示は省略している。２１２−１〜２１２−４は１列目から４列目の水平駆動スイッチであり、５列目〜１９２０列目の水平駆動スイッチの図示は省略している。２１３は垂直走査回路であり、２１４は水平走査回路である。２１５はセレクタ５を介して撮像素子駆動回路I３又は撮像素子駆動回路II４から入力される垂直同期信号入力である。２１６はセレクタ５を介して撮像素子駆動回路I３又は撮像素子駆動回路ＩI４から入力される水平同期信号入力である。２１７は出力信号バッファであり、２１８は映像信号出力である。
【００２３】
撮像素子２は、セレクタ５を介して与えられる、撮像素子駆動回路I３又は撮像素子駆動回路II４による同期信号に基づいて以下のように動作する。図３〜図６は、撮像素子２のタイミングチャートである。
【００２４】
まず、セレクタ５が撮像素子駆動回路I３を選択した場合、図３に示すように、垂直同期信号入力２１５からはフィールド駆動周期１６．７ｍｓｅｃ＝（１／５９．９６ｓｅｃ）間隔の垂直同期信号が与えられる。また、水平同期信号入力２１６からは、２９．７８μｓｅｃ＝（１６．７ｍｓｅｃ／５６０Ｈ）間隔の水平同期信号が与えられる。これにより、垂直ブランキング期間２０Ｈ分、垂直有効期間５４０Ｈ分の垂直駆動となる。
【００２５】
図３の第１フィールドにおいて、垂直走査回路２１３は、垂直ブランキング期間の後、１水平同期期間あたり行選択線が２行ずつ走査する。即ち、図３の１行目と２行目の行選択線２０５−１と２、３行目と４行目の行選択線２０５−３と４と続き、１０７９行目と１０８０行目の行選択線と走査する。
【００２６】
行選択線と水平走査回路２１４の詳細な動作を図４に示す。水平同期信号がアサートされると、続く時刻ｔ１〜ｔ２において、１行目の行選択線２０５−１がアサートされ、１行目の行選択線２０５−１に接続された１９２０個の光電変換素子からの光電変換信号が１９２０本の列信号線に一斉に読み出される。このように、インタレース走査においては、複数の光電変換素子の一部の１９２０個の光電変換素子の出力信号が撮像素子２の出力信号Ｓ２となる。
【００２７】
図４に示すように、時刻ｔ１〜ｔ２において、列選択スイッチ２０７と第１の水平キャパシタ群の選択スイッチ２０８も同時にアサートされる。なお、図４において、２０７は、「２０７−１」、「２０７−２」・・・を代表するものとする。同様に、２０８は、「２０８−１」、「２０８−２」・・・を代表するものとする。２０９は、「２０９−１」、「２０９−２」・・・を代表するものとする。１行目の行選択線２０５−１に接続された１９２０個の光電変換素子からの光電変換信号は、第１の水平キャパシタ群（２１０−１など）に蓄積される。
【００２８】
次に、時刻ｔ３〜ｔ４において、２行目の行選択線２０５−２がアサートされ、２行目の行選択線２０５−２に接続された光電変換素子の光電変換信号が１９２０本の列信号線に読み出される。時刻ｔ３〜ｔ４において、列選択スイッチ２０７と、第２の水平キャパシタ群の選択スイッチ２０９も同時にアサートされる。このため、２行目の行選択線２０５−２に接続された１９２０個の光電変換素子からの光電変換信号は、第２の水平キャパシタ群（２１１−１など）に蓄積される。
【００２９】
次に、時刻ｔ５において、第１の水平キャパシタ群の選択スイッチ２０８と第２の水平キャパシタ群の選択スイッチ２０９が共にアサートされる。この結果、第１の水平キャパシタ群（２１０−１など）及び第２の水平キャパシタ群（２１１−１など）に保持されていた１行目の光電変換信号と２行目の光電変換信号が平均化される。
【００３０】
次に、時刻ｔ６〜ｔ７において、１９２０列分の水平駆動スイッチ（２１２−１など）が順にアサートされる。このため、出力信号バッファ２１７には１行目と２行目の１９２０個の光電変換素子出力を垂直に平均化した映像信号が通過し、映像信号出力２１８より出力される。このように、インタレース走査においては、複数の光電変換素子の光電変換出力信号の平均値が撮像素子２の出力信号Ｓ２となる。時刻ｔ８以降は次の水平同期期間の動作となる（３行目の光電変換信号と４行目の光電変換信号の平均読み）。また、インタレース走査においては、撮像素子２の出力信号は１フィールド期間単位で出力される。
【００３１】
図３の第２フィールドでは、垂直走査回路２１３において垂直ブランキング期間の後、１水平同期期間あたり行選択線が２行ずつ走査される。即ち、２行目と３行目の行選択線２０５−２と３、４行目の行選択線２０５−４と５行目の行選択線、１０８０行目と１０８１行目の行選択線（なお、１０８１行目の行選択線はダミー）と続く。これにより、隣接する垂直２ライン分の平均演算の組み合わせが変更される。これにより、第２フィールドは第１フィールドとインタレース走査の関係となる。
【００３２】
セレクタ５が撮像素子駆動回路II４を選択した場合、図５に示すように、垂直同期信号入力２１５からはフィールド駆動周期の２倍である３３．４ｍｓｅｃ＝（１／２９．９７ｓｅｃ）間隔の垂直同期信号が与えられる。また、水平同期信号入力２１６からは、２９．７８μｓｅｃ＝（２９．９７ｍｓｅｃ／１１２０Ｈ）間隔の水平同期信号が与えられる。これにより、垂直ブランキング期間２０Ｈ分、垂直有効期間１０８０Ｈ分、ダミー期間２０Ｈ分の垂直駆動となる。
【００３３】
垂直走査回路２１３では、垂直ブランキング期間の後、１水平同期期間あたり行選択線が１行ずつアサートされ、１０８０行目の行選択線まで順に走査され、２フィールドの期間で全画素が駆動される。
【００３４】
行選択線と水平走査回路２１４の詳細な動作を図６に示す。水平同期信号がアサートされると、続く時刻ｔ１〜ｔ２において、１行目の行選択線２０５−１がアサートされ、列選択スイッチ２０７と第１の水平キャパシタ群の選択スイッチ２０８が同時アサートされる。これにより、１行目の行選択線２０５−１に接続された１９２０個の光電変換素子からの光電変換信号が、第１の水平キャパシタ群（２１０−１など）に蓄積される。
【００３５】
続く時刻ｔ３〜ｔ４及び時刻ｔ５においては何もアサートしないので動作は行わない。
【００３６】
次いで、時刻ｔ６〜ｔ７にかけて、１９２０列分の水平駆動スイッチ（２１２−１など）が順にアサートされる。このため、出力信号バッファ２１７には１行目の１９２０個の光電変換信号が通過し、映像信号出力２１８より出力される。時刻ｔ８以降は次の水平同期期間となる（２行目の光電変換信号の読み出し）。その結果、全画素をプログレッシブ読み出しした映像出力となる。このように、プログレッシブ走査においては、前記複数の光電変換素子の全ての出力信号が撮像素子２の出力信号となる。また、プログレッシブ走査においては、撮像素子２の出力信号は複数のフィールド期間単位で出力される。
【００３７】
以上説明したように、撮像素子２は、セレクタ５の出力信号Ｓ５が撮像素子駆動回路I３の出力する垂直・水平同期信号Ｓ３である場合は、フィールド周期のインタレース走査の映像信号を出力信号Ｓ２として出力する。一方、撮像素子２は、セレクタ５の出力信号Ｓ５が撮像素子駆動回路II４の出力する垂直・水平同期信号Ｓ４である場合は、フレーム周期のプログレッシブ走査の映像信号を出力信号Ｓ２として出力する。
【００３８】
選択回路１４の出力信号Ｓ１４が０である場合は、動画撮影待機中、動画撮影中または動画撮影中に静止画記録処理が行われたことを意味する。この場合、セレクタ５は、撮像素子２がフィールド周期のインタレース走査となるように、撮像素子駆動回路I３の出力する垂直・水平同期信号Ｓ３を出力信号Ｓ５として出力する。一方、選択回路１４の出力信号Ｓ１４が１である場合は、静止画撮影が行われたことを意味する。この場合、セレクタ５は、撮像素子２がフレーム周期のプログレッシブ走査となるように、撮像素子駆動回路II４が出力する垂直・水平同期信号Ｓ４を出力信号Ｓ５として出力する。
【００３９】
動画信号処理回路６は、ＡＦＥ３０の出力信号Ｓ３０と選択回路１４の出力信号Ｓ１４を入力信号とする。選択回路１４の出力信号Ｓ１４が０である場合は、動画信号処理回路６は、動画用のアパーチャ補正、ガンマ補正、輝度調整、ホワイトバランス等の処理を行い、動画記録のフォーマットの画角にリサイズ処理を行い、出力信号Ｓ６として出力する。一方、選択回路１４の出力信号Ｓ１４が１である場合は、動画信号処理回路６の出力信号Ｓ６は動画表示処理回路８に対してのみ有効となる。動画信号処理回路６は、ＡＦＥ３０の出力信号Ｓ３０を動画像処理時と同じ画角となるようにリサイズ処理し、インタレース走査の映像信号として出力信号Ｓ６として出力する。あるいは、動画信号処理回路６は、静止画記録が行われたことを示す画像を出力信号Ｓ６として出力してもよい。
【００４０】
動画記録処理回路７は、ＣＰＵ１３の出力信号Ｓ１３１が１の時は動画像記録中であるため、動画像記録メディアに動画信号処理回路６の出力信号Ｓ６を記録する。また、動画記録処理回路７は、ＣＰＵ１３の出力信号Ｓ１３１が０の時は動画像を記録しない状態であるので、何も処理は行わない。
【００４１】
走査線補間回路９は、インタレース走査の走査線補間処理を行い、プログレッシブ走査の映像信号を出力信号Ｓ９として出力する。走査線補間処理は、例えば、入力信号を１フィールド遅延させるためのフィールドメモリを使用し、現フィールドと１フィールド前の情報から動き判定、斜め判定を行い、補間ライン信号を作成する。この補間ラインの信号と入力信号を出力することにより、プログレッシブ走査の映像信号を出力する。なお、この走査線補間処理は一例であり、複数フィールドを使用して補間信号を生成してもよい。
【００４２】
静止画信号処理回路１０は、ＡＦＥ３０の出力信号Ｓ３０に対して、静止画用のアパーチャ補正、ガンマ補正、ホワイトバランス等の処理を行い、出力信号Ｓ１０として出力する。
【００４３】
セレクタ１１は、走査線補間回路９の出力信号Ｓ９と静止画信号処理回路１０の出力信号Ｓ１０のいずれか一方を選択して出力信号Ｓ１１として出力する。ＣＰＵ１３の出力信号Ｓ１３１が１の時（動画像記録中の時）は、セレクタ１１は、走査線補間回路９の出力信号Ｓ９を出力信号Ｓ１１として出力する。一方、ＣＰＵ１３の出力信号Ｓ１３１が０の時（動画像記録待機中の時）は、セレクタ１１は、静止画信号処理回路１０の出力信号Ｓ１０を出力信号Ｓ１１として出力する。
【００４４】
静止画記録処理回路１２は、セレクタ１１の出力信号Ｓ１１とＣＰＵ１３の出力信号Ｓ１３２を入力信号とする。ＣＰＵ１３の出力信号Ｓ１３２が１の時は静止画記録動作が行われたことを意味するので、静止画記録処理回路１２は、静止画記録メディアにセレクタ１１の出力信号Ｓ１１を記録する。ＣＰＵ１３の出力信号Ｓ１３２が０の時は静止画記録動作が行われていないということを意味するので、静止画記録処理回路１２は何も処理は行わない。
【００４５】
ＣＰＵ１３は、動画像記録中である場合は１を出力信号Ｓ１３１として出力し、動画像記録待機中である場合は０を出力信号Ｓ１３１として出力する。また、ＣＰＵ１３は、静止画記録が行われた場合は１を出力信号Ｓ１３２として出力し、静止画記録が行われていない場合は０を出力信号Ｓ１３２として出力する。
【００４６】
選択回路１４は、ＣＰＵ１３の出力信号Ｓ１３１及びＳ１３２を入力信号とする。ＣＰＵ１３の出力信号Ｓ１３１が０で、かつ、ＣＰＵ１３の出力信号Ｓ１３２が１である場合は、動画像記録待機中に静止画記録が行われたことを意味する。このため、選択回路１４の出力信号Ｓ１４は１となり、撮像素子２はプログレッシブ走査の静止画駆動で制御される。また、動画信号処理回路６の出力信号Ｓ６は動画表示処理回路８に対してのみ有効となり、ＡＦＥ３０の出力信号Ｓ３０を動画像処理時と同じ画角となるようにリサイズ処理を行い、インタレース走査の映像信号として出力信号Ｓ６として出力する。または、静止画記録が行われた事を示す画像を出力信号Ｓ６として出力してもよい。静止画信号処理回路１０ではプログレッシブ走査で静止画用の画像処理が行われ、また、セレクタ１１は静止画信号処理回路１０の出力信号Ｓ１０を静止画記録処理回路１２に伝達する。
【００４７】
それ以外の場合には、選択回路１４の出力信号Ｓ１４は０となり、撮像素子２はインタレース走査のフィールド動画駆動で制御される。また、動画信号処理回路６はインタレース走査のフィールド動画用の画像処理が行われ、動画記録処理回路７と動画表示処理回路８にはフィールド動画像が供給される。また、セレクタ１１は走査線補間回路９の出力信号Ｓ９を静止画記録処理回路１２に伝達する。
【００４８】
本実施例によれば、動画と静止画の両撮影の操作が簡略化されてシャッターチャンスを逃さないように動画撮影中に静止画撮影が行える。この場合、記録される静止画像において解像感の劣化を抑えることができる。また、表示及び記録される動画像に生ずる不自然な動きを、ビデオカメラの使用者が検知しない範囲か検知しても許容できる範囲に抑えることができる。
【図面の簡単な説明】
【００４９】
【図１】本実施例のビデオカメラのブロック図である。
【図２】図１に示す撮像素子の構成の詳細を示す回路図である。
【図３】図２に示す撮像素子のタイミングチャートである。
【図４】図２に示す撮像素子のタイミングチャートである。
【図５】図２に示す撮像素子のタイミングチャートである。
【図６】図２に示す撮像素子のタイミングチャートである。
【符号の説明】
【００５０】
２            撮像素子
３            撮像素子駆動回路I（第１駆動回路）
４            撮像素子駆動回路II（第２駆動回路）
５            セレクタ（第１セレクタ）
６            動画信号処理回路
７            動画記録処理回路
８            動画表示処理回路
９            走査線補間回路
１０          静止画信号処理回路
１１          セレクタ（第２セレクタ）
１２          静止画記録処理回路
１３          ＣＰＵ（制御部）
１４          選択回路
３０          アナログフロントエンド（ＡＦＥ）
【図１】
0005408907.tif 000002
【図２】
0005408907.tif 000003
【図３】
0005408907.tif 000004
【図４】
0005408907.tif 000005
【図５】
0005408907.tif 000006
【図６】
0005408907.tif 000007