(57)【特許請求の範囲】
【請求項１】
個々のチップを形成する方法であって、
複数の機能性層（４０）を、隣接する機能性層（４０）がスペースeの間隔で非接触状態で配置されるように支持体（４１）上に配列すること、
接着剤（４３）を、調整された滴で前記複数の機能性層のそれぞれに付着すること、
拘束基板（４４）を前記機能性層のそれぞれに前記接着剤上で加圧の下で配置すること、
それぞれが切断された拘束基板と接着剤と機能性層とを有する複数の単一化されたチップ（４５）を形成するように前記複数の機能性層間のスペースeに対応する位置で前記拘束基板（４４）を切断すること、
単一化されたチップ（４５）を、前記支持体（４１）から分離することを含み、
前記拘束基板は、該拘束基板が切断される前に、前記スペースeに対向するように形成された開口（４８）を有することを特徴とするチップ形成方法。
【請求項２】
前記機能性層が接着支持体（４１）に配列されていることを特徴とする請求項１記載のチップ形成方法。
【請求項３】
前記スペースeが４０μｍと５００μｍとの間にあることを特徴とする請求項１記載のチップ形成方法。
【請求項４】
前記機能性層（４０）がシリコンで形成されていることを特徴とする請求項１記載のチップ形成方法。
【請求項５】
請求項１乃至４のいずれか１項に記載の個々のチップを形成する方法を実行するため異なる膨張係数の材料から選択された材料によって形成された拘束基板（４４）によって半導体読み取り回路（４０）を拘束の下で支持体上に配置する方法。
【請求項６】
前記拘束基板の材料が、ゲルマニュウム、サファイヤ、BeOから選択されることを特徴とする請求項５記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップを拘束基板にボンディングする方法および異なる膨張係数の材料によって半導体読み取り回路を拘束状態に配置する方法に関する。
【背景技術】
【０００２】
異質な、換言すると、異なった性質、例えば、異なった膨張係数又はヤング係数を有する二つの部分から成り、熱機械的に信頼性のあるアセンブリを形成することは、バイメタル（二金属）素子構造、又はBCS（Balanced Composite Structure）として知られた構造でも開発を必要とする。このような構造は、拘束基板として知られた基板を、信頼性のあるアセンブリにボンディングすることを特徴としている。
【０００３】
この明細書の末尾に記載された参考文献〔１〕は、読み取り回路と検出フォーカルプレーン（焦点面）との間を相互に接続するアセンブリを述べている。図１に示されたこのアセンブリは、第一の膨張係数を有し放射線１１を検出するようにした半導体の第一の層１０と、第二の膨張係数を有する第二の半導体電子回路多重化層１２と、二つの第一および第二の層１０、１２間に配置された第三の相互接続層１３と、高い膨張係数を有し第二の層１２の下面に結合された拘束基板１４とを備えている。この文献は、信頼性のある“ボトムアップ”に形成された構造を述べている。
【０００４】
参考文献〔２〕は、信頼性のある“トップダウン”に形成された構造を述べている。図２に示されているように、この構造は、放射線２１を検出する層２０と、読み取り層２２と、上記二つの層２０および層２２間に配置された相互接続層２３とを備えている。第一の半導体材料に形成された読み取り層２２は、機械的基準として機能する。第一の材料に適合し放射線に対して透過である第二の材料の拘束基板２４は、検出手段２０の上方に配列される。
【０００５】
これら二つの文献では、拘束基板を信頼があるように形成されたアセンブリにボンディングする構造を特徴としている。
【０００６】
参考文献〔３〕は、ハイブリッドフォーカルプレーンネットワーク構造を述べている。図３に示すように、この構造は、入力放射線３１を検出するようにした半導体の層３０と、多重化層３２と、二つの層３０、３２間に配置された相互接続層３３とを備えている。検出層３０と同様の機械的および幾何学的特性を有する拘束基板３４は、層３２の下面に結合される。層３２と同様な特性を有する補助層３５が、バイメタル素子３２，３４によって発生されるアセンブリの曲率半径を修正するように機能する。BCS構造を形成するこれら三個の層３２，３４，３５の組み合わせは、アセンブリを信頼性のあるものに形成させることができる。従って、この構造は、信頼性のある“ボトムアップ”に形成される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、拘束基板を信頼性のあるアセンブリにボンディングすることは、気泡を有することなく、バイメタル素子効果の利益を十分に得るために、組み立てられる部品間に良好な機械的連結を可能とするような均質な接着剤のフィルム（膜）が形成されなければならない。
【０００８】
ボンディング技術についての従来技術を開示するいくつかの文献は、面の処理、良好な湿潤および得られるべき強い接着性を可能とする物理的および化学的性質に関するものである。ボンディング方法は、公知技術の分野である。一般に、気泡の不存在およびボンディングの均一性は、ガス排出、真空下でのボンディング、遠心分離、閉塞または高圧の適用によって得られる。このような技術は、最小の粗さまたは最小のボンディング欠陥に対する公差が実質的にゼロになるとき（マイクロ電子の場合に）、大きな面領域に用いるには困難である。
【０００９】
その上、このような技術、例えば、最高レベルの清浄度（１００以下に分類されるクリーンルーム）を必要とする真空蒸着および分子接着技術は、コスト高になる。
【００１０】
上記の如き欠点を解消するために、本発明の主題は、小面積単一ボンディングのすべての利点を発展させることによって大面積ボンディングにおけるように個々のチップを共通の基板に集合的にボンディングすることができる低コストの方法である。
【課題を解決するための手段】
【００１１】
本発明は、個々のチップを形成する方法に関し、この方法は、
複数の機能性層を、隣接する機能性層がスペースeの間隔で非接触状態で配置されるように支持体上に配列すること、
接着剤を、調整された滴で前記複数の機能性層のそれぞれに付着すること、
拘束基板を前記機能性層のそれぞれに前記接着剤上で加圧の下で配置すること、
それぞれが切断された拘束基板と接着剤と機能性層とを有する複数の単一化されたチップを形成するように前記複数の機能性層間のスペースeに対応する位置で前記拘束基板を切断すること、
単一化されたチップを、前記支持体から分離することを含み、
拘束基板は、該拘束基板が切断される前に、前記スペースeに対向するように形成された開口を有することを特徴とする。  
【００１２】
有益には、スペースeは、４０μｍと５００μｍとの間にある。機能性層は、シリコンで形成されている。
【００１３】
本発明は、また、例えば、シリコンの半導体読み取り回路を、上記方法を実施する、異なる膨張係数の材料の基板によって拘束の下で配置する方法に関する。有利には、この材料は、ゲルマニュウム、サファイヤ、BeO の中から選択される。
【発明を実施するための最良の形態】
【００１４】
本発明の方法は、個々のチップを共通の基板に集合ボンディングする方法である。
【実施例】
【００１５】
本発明の方法によれば、図４に示されるように、機能性あるいは活性、換言すると、例えば、一体性の読み取り回路として知られた層４０を、支持体４１に、例えば、接着剤を用いて配列するようにしている。これら機能性の層４０が、例えば、これら層を他の回路に接続する接続パッド（例えば、ろう付けバンプ）のための面構造を有する場合には、接続パッドは、接着される支持体４１に直接接触するようにされる。これら機能性層４０は、それらの間が４０μｍと５００μｍとの間の範囲のスペースeをもって、隣接した非接触状態で配列されている。
【００１６】
次いで、接着剤４３の調整された滴がこれら機能性層のそれぞれに付着される。
【００１７】
次いで、このようにして形成された組立体の上に、拘束（押圧）基板４４が矢印４７に示すように搬送され、これによって、図５に示された実施例を得ることができる。
【００１８】
次いで、図６に示すように、基板４４を切断することによって単一化したチップ４５が個々に形成される。次いで、これらチップ４５は、支持体４１から剥離される。
【００１９】
本発明に係る方法は、支持体４１に予め配列された機能性層４０の上に大きな寸法の基板４４を結合（ボンディング）することによっていくつかのチップ４５の同時処理を行うという“大面積”ボンディングの利点を有し、且つ気泡の現出を避けることができる“小面積”ボンディングとして知られた単一ボンディングの利点をも有する。
【００２０】
機能性層を、隣接した非接触状態で配列することによって、気泡を局所的にトラップすることができるリザーバのような溝４６が機能性層の間に形成されている。従って、機能性層４０の外部に向かって放出される気泡は、基板４４の全てを覆うことがなく、外部に排出される。
【００２１】
溝４６の上方に配置された開口４８を基板に形成することによって、これらの溝４６の容量を大きくすることもできる。かくして、この構造は、図５に示された実施例に代って、図７に示された実施例に示されている。この構造は、特に、スペースeを減少することができるが、同じ接着剤に有効な容量が減少するのを防止することができる。
【００２２】
例えば、異なる膨張係数の材料から選択された材料によって形成された拘束基板（４４）によって、半半導体読み取り回路を拘束状態で支持体上に配置するために本発明の方法を用いてもよい。この場合、上記異なる膨張係数の材料は、半導体読み取り回路の構成要素をハイブリッド化（単一化）させるように構成されている。
【００２３】
これは、例えば、CdHgTe 又はCdTe  検出器の場合にシリコン上に配置されたゲルマニュウム、
CdHgTe 又はCdTe  検出器の場合にシリコン上に配置されたサファイヤ、
CdHgTe 又はCdTe  検出器の場合にシリコン上に配置されたBeOである。
【００２４】
このような材料は、冷却された赤外放射線（CdHgTe）又はX-線（CdTe）の分野で最も共通に用いられる。これらの材料には、種々の金属、セミコンダクター、セラミック、ガラスおよびポリマーのすべての材料を加えることができ、それらの熱機械的性質は、所定の用途に適合するように設定される。CdHgTeの場合に、包括な例示として、次の材料が引用される：Mo、 CuMoCu、FeNiCo、金属のフリット、固体Cd(Zn)Te等。
【００２５】
概述すると、本発明の方法は、バイメタル（二金属）素子（又は文献〔３〕に記載された２以上の層のアセンブリ）の任意の実施例に適用可能であり、膨張係数を適合させるために基板の熱機械性質を変更するようにされている。
【００２６】
従って、本発明に係る方法は、バイメタル素子の挙動規則を順守することによって、任意の材料が、他の材料の熱機械性質（挙動）を包囲することを可能にする。 
【００２７】
本発明の方法は、チップあるいは材料を、ベースに任意にボンディングすることに、より広く適用することができ、概述すると、例えば、文献〔４〕に記載されているように、光学チップ（InP, GaAs, シリカ）がシリコンアセンブリプラットホーム（シリコン、光学ベンチ）上に搬送される。又、文献〔５〕に記載されているように、チップ（発光のためのGaNチップ、シリコンチップをパッケージ、MCM、又は“マルチチップモジュール”）をベース上のセラミックに移送、カプセル化、あるいはパッケージ化することができる。
【００２８】
本発明によれば、利点として、集合、同じバッチのチップに共通な方法の特徴は、
―同一厚さおよび性質の接着剤
―同一レベルのクロス（架橋）結合
―同一のショア硬さ
であるボンディング特性について、証明することが容易であることである。
【００２９】
参考文献：
〔１〕米国特許４、９４３、４９１
〔２〕米国特許５、３６５、０８８
〔３〕ＥＰ  ０  ８２９  ９０７
〔４〕レオ  ジー  ファインスタインによる“ダイ取り付け方法”（１９８９−電子材料ハンドブック、巻１、２１３ページ〜２２３ページ、パッケージング、ASMインターナショナル）
〔５〕ジョン  ダブリュウ  ベルダーによる“マルチチップ技術の概説” （１９８９−電子材料ハンドブック、巻１、２９７ページ〜３１２ページ、パッケージング、ASMインターナショナル） 
【図面の簡単な説明】
【００３０】
【図１】は、従来技術の実施例を示す図。
【図２】は、従来技術の実施例を示す図。
【図３】は、従来技術の実施例を示す図。
【図４】は、本発明の方法を示す図。
【図５】は、本発明の方法を示す図。
【図６】は、本発明の方法を示す図。
【図７】は、本発明の方法を示す図。
【図１】
0005557436.tif 000002
【図２】
0005557436.tif 000003
【図３】
0005557436.tif 000004
【図４】
0005557436.tif 000005
【図５】
0005557436.tif 000006
【図６】
0005557436.tif 000007
【図７】
0005557436.tif 000008