(57)【特許請求の範囲】
【請求項１】
第１伝送線路および前記第１伝送線路と対をなす第２伝送線路、
第１伝送線路に直列接続される第１コイル素子および第２コイル素子、ならびに、
前記第２伝送線路に直列接続される第３コイル素子および第４コイル素子を備え、
前記第３コイル素子は前記第１コイル素子に結合し、前記第４コイル素子は前記第２コイル素子に結合し、
ノーマルモード電流が流れるときに、前記第１コイル素子および前記第２コイル素子を通る磁束が閉ループを形成する第１閉磁路を構成し、前記第３コイル素子および前記第４コイル素子を通る磁束が閉ループを形成するとともに第１閉磁路と反発する第２閉磁路を構成し、コモンモード電流が流れるときに、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子を通る磁束が閉ループを形成する第３閉磁路を構成するように、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子は、巻回方向および接続の向きが定められている、コモンモードチョークコイル。
【請求項２】
前記第１コイル素子および前記第２コイル素子は、前記第１コイル素子および前記第２コイル素子の巻回軸が平行になるように配置されていて、
前記第３コイル素子および前記第４コイル素子は、前記第３コイル素子および前記第４コイル素子の巻回軸が平行になるように配置されている、請求項１に記載のコモンモードチョークコイル。
【請求項３】
前記第１コイル素子および前記第３コイル素子は、前記第１コイル素子および前記第３コイル素子の巻回軸を共有するようにこの巻回軸方向に隣接配置されていて、前記第２コイル素子および前記第４コイル素子は、前記第２コイル素子および前記第４コイル素子の巻回軸を共有するようにこの巻回軸方向に隣接配置されている、請求項１または２に記載のコモンモードチョークコイル。
【請求項４】
前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子は、複数の誘電体層が積層された積層体内に配置された導体パターンおよび層間を接続するビア導体で構成されている、請求項１〜３のいずれかに記載のコモンモードチョークコイル。
【請求項５】
前記第１コイル素子および前記第２コイル素子を構成する導体パターンと、前記第３コイル素子および前記第４コイル素子を構成する導体パターンとの間に磁性体層が配置されている、請求項４に記載のコモンモードチョークコイル。
【請求項６】
前記積層体に、前記第１伝送線路または前記第２伝送線路につながるＥＳＤ保護素子が構成された、請求項４または５に記載のコモンモードチョークコイル。
【請求項７】
コモンモードチョークコイルを備えた高周波部品において、
前記コモンモードチョークコイルは、
第１伝送線路および前記第１伝送線路と対をなす第２伝送線路、
第１伝送線路に直列接続される第１コイル素子および第２コイル素子、ならびに、
前記第２伝送線路に直列接続される第３コイル素子および第４コイル素子を備え、
前記第３コイル素子は前記第１コイル素子に結合し、前記第４コイル素子は前記第２コイル素子に結合し、
ノーマルモード電流が流れるときに、前記第１コイル素子および前記第２コイル素子を通る磁束が閉ループを形成する第１閉磁路を構成し、前記第３コイル素子および前記第４コイル素子を通る磁束が閉ループを形成するとともに第１閉磁路と反発する第２閉磁路を構成し、コモンモード電流が流れるときに、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子を通る磁束が閉ループを形成する第３閉磁路を構成するように、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子は、巻回方向および接続の向きが定められていることを特徴とする高周波部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波信号の伝送線路に適用されるコモンモードチョークコイルおよびそれを備えた高周波部品に関する。
【背景技術】
【０００２】
例えばＵＳＢやＨＤＭＩ等の高速インターフェースでは、位相が１８０°異なる信号が平衡線路にて差動伝送方式で伝送される。差動伝送方式では放射ノイズや外来ノイズが差動伝送により相殺されるため、これらノイズによる影響を受けにくい。しかし、グランドと平衡線路との間にコモンモードノイズが重畳されると、または、平衡信号の非対称性に起因してコモンモードノイズが生じると、これが不要輻射（ＥＭＩ／ＥＭＳ）につながり、問題となる場合がある。
【０００３】
このようなコモンモードノイズを抑制するために、平衡線路に対してコモンモードチョークコイルが一般的に挿入される。
【０００４】
例えば特許文献１に開示されているように、コモンモードチョークコイルは、同方向に巻回された２つのチョークコイルを互いに結合させた構造を有している。そのため、コモンモード電流が流れると、二つのチョークコイルによる磁束が磁性体コア内部で足し合わされて大きな相互インダクタンスが発生して、コモンモード電流が抑制される。換言すると、コモンモードチョークコイルが挿入された平衡線路にコモンモード電流が流れると、２つのチョークコイルにはコモンモード電流が相殺される方向に起電圧が発生する。これにより、コモンモード電流が抑制される。
【０００５】
ここで、コモンモード電流（コモンモードノイズ）の抑制効果を高めるためには各チョークコイルの結合度を高くすることが必要である。そのため、コモンモードチョークコイルの２つのチョークコイルは一般的に磁性体に内蔵される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−０９８６２５号公報
【特許文献２】特開２００９−０６５１９０号公報
【特許文献３】特開２０１０−１４１６４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、一般的な磁性体は、それ自身が周波数特性を有しているので、使用可能な周波数帯域に制約がある。また、特にフェライト系の磁性体セラミック材料はその焼成雰囲気に制約があり（還元性雰囲気では焼成できない）、使用できる導体材料が限られるという問題がある。
【０００８】
ところで、平衡線路を用いる高速インターフェースでは、伝送信号の高速化を実現するためにＩＣ自体の構造がＥＳＤに対して脆弱になり易い傾向がある。そのため、ＥＳＤ保護素子が併用されることが多い。そこで、たとえば特許文献２や特許文献３に開示されているように、コモンモードチョークコイルとＥＳＤ（Electro-Static Discharge）保護素子を一体化した複合デバイスも開発されている。しかしながら、ＥＳＤ保護素子には比較的高電圧が印加されるため、特許文献２や特許文献３に開示されているように、チョークコイルは磁性体部に形成し、ＥＳＤ保護素子は絶縁体部に形成する、といった複雑な構造を採る必要がある。
【０００９】
本発明は、磁性体を用いることによる上述の制約を解決すべき課題とし、これらの課題を解決したコモンモードチョークコイルおよびそれを備えた高周波部品を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明のコモンモードチョークコイルは、
第１伝送線路および前記第１伝送線路と対をなす第２伝送線路を備え、
第１伝送線路に直列接続される第１コイル素子および第２コイル素子を備え、
前記第２伝送線路に直列接続される第３コイル素子および第４コイル素子を備え、
前記第３コイル素子は前記第１コイル素子に結合し、前記第４コイル素子は前記第２コイル素子に結合し、
ノーマルモード電流が流れるときに、前記第１コイル素子および前記第２コイル素子を通る磁束が閉ループを形成する第１閉磁路を構成し、前記第３コイル素子および前記第４コイル素子を通る磁束が閉ループを形成する第２閉磁路を構成し、コモンモード電流が流れるときに、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子を通る磁束が閉ループを形成する第３閉磁路を構成するように、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子は、巻回方向および接続の向きが定められていることを特徴とする。
【００１１】
本発明の高周波部品はコモンモードチョークコイルを備え、
前記コモンモードチョークコイルは、
第１伝送線路および前記第１伝送線路と対をなす第２伝送線路を備え、
第１伝送線路に直列接続される第１コイル素子および第２コイル素子を備え、
前記第２伝送線路に直列接続される第３コイル素子および第４コイル素子を備え、
前記第３コイル素子は前記第１コイル素子に結合し、前記第４コイル素子は前記第２コイル素子に結合し、
ノーマルモード電流が流れるときに、前記第１コイル素子および前記第２コイル素子を通る磁束が閉ループを形成する第１閉磁路を構成し、前記第３コイル素子および前記第４コイル素子を通る磁束が閉ループを形成する第２閉磁路を構成し、コモンモード電流が流れるときに、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子を通る磁束が閉ループを形成する第３閉磁路を構成するように、前記第１コイル素子、前記第２コイル素子、前記第３コイル素子および前記第４コイル素子は、巻回方向および接続の向きが定められていることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、平衡線路を構成する第１伝送線路および第２伝送線路のそれぞれに直列接続された二つのコイル素子がそれぞれ閉磁路を構成するので、これらの閉磁路での磁気の閉じ込め効果が高い。これにともなって、第１伝送線路に接続されている二つのコイル素子と第２伝送線路に接続されている二つのコイル素子との結合度が高くなって、コモンモードノイズの除去効果の高いコモンモードチョークコイルおよびそれを備えた高周波部品が得られる。
【００１３】
また、複数のコイル素子で構成された閉磁路を利用するため、必ずしも磁性体素体を用いる必要が無く、例えば周波数依存性の比較的小さな誘電体素体を用いることによって広帯域に亘って作用するコモンモードチョークコイルおよびそれを備えた高周波部品が得られる。
【００１４】
さらに、磁性体層を利用することなく、誘電体層のみで構成された多層基板で、ＥＳＤ保護素子を内蔵したコモンモードチョークコイルおよびそれを備えた高周波部品が得られる。
【図面の簡単な説明】
【００１５】
【図１】図１（Ａ）は第１の実施形態のコモンモードチョークコイル１０１の回路図である。図１（Ｂ）はコモンモードチョークコイル１０１の各コイル素子のコイル巻回軸と巻回方向を考慮して描いた図である。
【図２】図２（Ａ）は第１の実施形態のコモンモードチョークコイル１０１のノーマルモード電流についての各コイル素子の結合の仕方を示す図、図２（Ｂ）はコモンモード電流についての各コイル素子の結合の仕方を示す図である。
【図３】図３は第１の実施形態のコモンモードチョークコイル１０１の分解斜視図である。
【図４】図４は第２の実施形態であるＥＳＤ保護機能付きコモンモードチョークコイル１０２の回路図である。
【図５】図５は第２の実施形態のＥＳＤ保護機能付きコモンモードチョークコイル１０２の分解斜視図である。
【図６】図６は第３の実施形態であるＥＳＤ保護機能付きコモンモードチョークコイル１０３の回路図である。
【図７】図７は第４の実施形態であるＥＳＤ保護機能付きコモンモードチョークコイル１０４の等価回路図である。
【発明を実施するための形態】
【００１６】
《第１の実施形態》
図１（Ａ）は第１の実施形態のコモンモードチョークコイルの回路図である。このコモンモードチョークコイル１０１は、第１ポートＰ１と第２ポートＰ２との間に直列接続される第１コイル素子Ｌ１および第２コイル素子Ｌ２を備え、第３ポートＰ３と第４ポートＰ４との間に直列接続される第３コイル素子Ｌ３および第４コイル素子Ｌ４を備える。この第１ポートＰ１および第２ポートＰ２は平衡線路の一方の線路である第１伝送線路に直列接続される。また、第３ポートＰ３および第４ポートＰ４は平衡線路の他方の線路である第２伝送線路に直列接続される。すなわち、このコモンモードチョークコイル１０１は平衡線路に対して直列に挿入される。
【００１７】
ノーマルモード（ディファレンシャルモード）の信号について、第３コイル素子Ｌ３は第１コイル素子Ｌ１に対して逆相で結合し、前記第４コイル素子は前記第２コイル素子に対して逆相で結合する。また、第２コイル素子Ｌ２は第１コイル素子Ｌ１に対して同相で結合し、第４コイル素子Ｌ４は第３コイル素子Ｌ３に対して同相で結合する。
【００１８】
図１（Ｂ）は第１の実施形態のコモンモードチョークコイル１０１の各コイル素子のコイル巻回軸と巻回方向を考慮して描いた図である。第１コイル素子Ｌ１および第２コイル素子Ｌ２は、この第１コイル素子Ｌ１および第２コイル素子Ｌ２の巻回軸が平行になるように隣接配置されている。また、第３コイル素子Ｌ３および第４コイル素子Ｌ４は、この第３コイル素子Ｌ３および第４コイル素子Ｌ４の巻回軸が平行になるように隣接配置されている。
【００１９】
ノーマルモードの電流が流れると、第１コイル素子Ｌ１および第２コイル素子Ｌ２で磁束が閉ループを形成する第１閉磁路ＣＭＣ１を構成し、第１コイル素子Ｌ１および第２コイル素子Ｌ２は磁界結合する。また、第３コイル素子Ｌ３および第４コイル素子Ｌ４で磁束が閉ループを形成する第２閉磁路ＣＭＣ２を構成し、第３コイル素子Ｌ３および第４コイル素子Ｌ４は磁界結合する。
【００２０】
このような結合にすることで、ノーマルモードでは、第１コイル素子Ｌ１および第２コイル素子Ｌ２により形成される第１の閉磁路ＣＭＣ１を通る閉ループの磁束と、第３コイル素子Ｌ３および第４コイル素子Ｌ４により形成される第２の閉磁路ＣＭＣ２を通る閉ループの磁束とは互いに反発する関係になるので、第１の閉磁路ＣＭＣ１と第２の閉磁路ＣＭＣ２との間に等価的な磁気障壁が生じることとなる。この閉磁路および磁気障壁については後に詳述する。
【００２１】
なお、第１コイル素子Ｌ１と第２コイル素子Ｌ２との結合は磁界結合が支配的であるが、それらの近接配置によって電界結合が含まれていてもよい。同様に、第３コイル素子Ｌ３と第４コイル素子Ｌ４との結合は磁界結合が支配的であるが、それらの近接配置によって電界結合が含まれていてもよい。
【００２２】
図２（Ａ）はノーマルモード電流についての、コモンモードチョークコイル１０１の各コイル素子の結合の仕方を示す図、図２（Ｂ）はコモンモード電流についての、コモンモードチョークコイル１０１の各コイル素子の結合の仕方を示す図である。第１コイル素子Ｌ１および第３コイル素子Ｌ３は、第１コイル素子Ｌ１および第３コイル素子Ｌ３の巻回軸を共有するように（同一直線になるように）この巻回軸方向に隣接配置されている。また、第２コイル素子Ｌ２および第４コイル素子Ｌ４は、第２コイル素子Ｌ２および第４コイル素子Ｌ４の巻回軸を共有するように（同一直線になるように）この巻回軸方向に隣接配置されている。
【００２３】
ノーマルモード電流が流れるとき、第１コイル素子Ｌ１および第２コイル素子Ｌ２を通る磁束が閉ループを形成する第１閉磁路ＣＭＣ１を構成し、第３コイル素子Ｌ３および第４コイル素子Ｌ４を通る磁束が閉ループを形成する第２閉磁路ＣＭＣ２を構成する。
【００２４】
コモンモード電流が流れるとき、第１コイル素子Ｌ１、第２コイル素子Ｌ２、第３コイル素子Ｌ３および第４コイル素子Ｌ４を通る磁束が閉ループを形成する第３閉磁路ＣＭＣ３を構成する。
【００２５】
具体的には次のとおりである。
ノーマル電流が流れるとき、図２（Ａ）に示すように、第１伝送線路ＳＬ１に図中矢印ａ方向の電流が流れる瞬間を考えると、第１コイル素子Ｌ１に図中矢印ｂ方向の電流が流れるとともに、第２コイル素子Ｌ２には図中矢印ｃ方向の電流が流れる。そして、これらの電流により、図中矢印Ａで示される磁束（第１閉磁路ＣＭＣ１を通る磁束）の閉ループが形成される。また、第２伝送線路ＳＬ２に図中矢印ｄ方向の電流が流れ、第４コイル素子Ｌ４に図中矢印ｅ方向の電流が流れるとともに、第３コイル素子Ｌ３には図中矢印ｆ方向の電流が流れる。そして、これらの電流により、図中矢印Ｂで示される磁束（第１閉磁路ＣＭＣ２を通る磁束）の閉ループが形成される。
【００２６】
このように、ノーマルモード電流は、第１の閉磁路ＣＭＣ１を通る閉ループの磁束と第２の閉磁路ＣＭＣ２を通る閉ループの磁束とは互いに反発する関係になるので、第１の閉磁路ＣＭＣ１と第２の閉磁路ＣＭＣ２との間に等価的な磁気障壁ＭＷが生じることとなる。すなわち、第１コイル素子Ｌ１と第３コイル素子Ｌ３とは結合せず、第２コイル素子Ｌ２と第４コイル素子Ｌ４とは結合しない。
【００２７】
なお、コイル素子Ｌ１とコイル素子Ｌ３とは近接しているので、図２（Ａ）に示すような容量Ｃａ，Ｃｂが生じる。この容量Ｃａ，Ｃｂのキャパシタンスと閉磁路ＣＭＣ１，ＣＭＣ２のインダクタンスとにより、ノーマルモードでの伝送線路ＳＬ１，ＳＬ２の特性インピーダンスを定めることができる。例えばＵＳＢ（Universal Serial Bus ）などではノーマルモードの差動特性インピーダンスは１００Ωとされることが多い。
【００２８】
コモンモード電流が流れるとき、図２（Ｂ）に示すように、第１伝送線路ＳＬ１に図中矢印ａ方向の電流が流れる瞬間を考えると、第１コイル素子Ｌ１に図中矢印ｂ方向の電流が流れるとともに、第２コイル素子Ｌ２には図中矢印ｃ方向の電流が流れる。また、第２伝送線路ＳＬ２に図中矢印ｄ方向の電流が流れ、第３コイル素子Ｌ３に図中矢印ｅ方向の電流が流れるとともに、第４コイル素子Ｌ４には図中矢印ｆ方向の電流が流れる。そして、これらの電流により、図中矢印Ｃで示される磁束（第３閉磁路ＣＭＣ３を通る磁束）の閉ループが形成される。
【００２９】
このように、コモンモード電流は、一つの第３の閉磁路ＣＭＣ３を構成するので、第１コイル素子Ｌ１、第２コイル素子Ｌ２、第３コイル素子Ｌ３および第４コイル素子Ｌ４は磁気的に結合して（閉磁路ＣＭＣ３を通る磁束が足し合わされて）、第１コイル素子Ｌ１、第２コイル素子Ｌ２、第３コイル素子Ｌ３および第４コイル素子Ｌ４によるインピーダンス（インダクタンス）が生じる。そのため、コモンモード電流はコモンモードチョークコイル１０１で反射して殆ど透過しない。したがって、コモンモードノイズは抑制される。さらに、コモンモード電流による磁束は第３閉磁路ＣＭＣ３内に形成されるので、コモンモードノイズが空中に放射されることもない。
【００３０】
図３は第１の実施形態のコモンモードチョークコイル１０１の分解斜視図である。
図３に示すように、基材層５１ｂ〜５１ｈに導体パターンが形成されている。基材層５１ｂに導体パターン７３が形成され、基材層５１ｃに導体パターン７２，７４が形成され、基材層５１ｄに導体パターン７１，７５が形成され、基材層５１ｅに導体パターン８１，８５が形成され、基材層５１ｆに導体パターン８２，８４が形成され、基材層５１ｇに導体パターン８３が形成され、基材層５１ｈの下面には、ポートＰ１、Ｐ２，Ｐ３，Ｐ４に相当する端子６１，６２，６３，６４が形成されている。図３中の縦方向に延びる線はビア電極であり、導体パターンと導体パターンとを層間で接続する。
【００３１】
図３において、導体パターン７１〜７５によってコイル素子Ｌ１，Ｌ２を構成している。また、導体パターン８１〜８５によってコイル素子Ｌ３，Ｌ４を構成している。
【００３２】
基材層用の材料としては、ＨＦ帯用のコモンモードチョークコイルを形成する場合は渦電流損失が相対的に小さいので、磁気エネルギーの閉じ込め性の点で、磁性体材料（透磁率の高い誘電体材料）を用いることができるが、例えばＵＨＦ帯以上の周波数帯用のコモンモードチョークコイルを形成する場合は、高周波数領域での渦電流損失を抑えるために、電気絶縁抵抗の高い誘電体材料を用いることが好ましい。そして、本発明によれば、前述のとおり、複数のコイル素子にて構成された閉磁路を利用するため、必ずしも磁性体基材を用いることなく、誘電体素体を用いて周波数特性の小さなチョークコイルを実現できる。
【００３３】
誘電体基材層は、高周波数帯域における損失が小さいことから、ＬＴＣＣのようなセラミック誘電体層であることが好ましいが、熱硬化性樹脂あるいは熱可塑性樹脂からなる樹脂誘電体層を用いることもできる。磁性体であればフェライトセラミック材料やフェライトを含有する樹脂材料などを用いることができる。
【００３４】
また、各コイル素子、各コイル素子を接続する配線、各コイル素子と外部端子を接続する配線等は、銅や銀等の比抵抗の小さな金属を主成分とする金属材料を用いることが好ましい。
【００３５】
第１コイル素子Ｌ１および第２コイル素子Ｌ２を構成する導体パターン７１〜７５と、第３コイル素子Ｌ３および第４コイル素子Ｌ４を構成する導体パターン８１〜８５との間に磁性体層が配置されていてもよい。このことにより、渦電流損失を殆ど増大させることなく、コモンモード電流成分について、第１コイル素子Ｌ１と第３コイル素子Ｌ３との磁気的結合および第２コイル素子Ｌ２と第４コイル素子Ｌ４との磁気的結合を高めることができる。
【００３６】
図３に示すように、第１コイル素子Ｌ１と第３コイル素子Ｌ３は、それぞれのコイル巻回軸が一致するように（コイル巻回軸が同一直線になって、コイル素子Ｌ１，Ｌ３が同軸関係になるように）配置されている。同様に、第２コイル素子Ｌ２と第４コイル素子Ｌ４は、それぞれのコイル巻回軸が一致するように（コイル巻回軸が同一直線になって、コイル素子Ｌ２，Ｌ４が同軸関係になるように）配置されている。すなわちコイル巻回軸が積層体の主面に対し垂直になるように、各導体パターンが基材層に形成されている。
【００３７】
第１コイル素子Ｌ１および第２コイル素子Ｌ２は、各コイル素子の巻回軸がほぼ平行になるよう隣接配置されていることが好ましく、同様に、第３コイル素子および第４コイル素子も、各コイル素子の巻回軸がほぼ平行になるよう隣接配置されていることが好ましい。各コイル素子がこのように配置されていると、第１伝送線路および第２伝送線路それぞれにおいて、漏れ磁界の少ない閉磁路を形成することができる。
【００３８】
図３に示したように、ノーマルモードにおいては、第１コイルＬ１、第２コイルＬ２に流れる電流と、第３コイルＬ３、第４コイルＬ４に流れる電流とは互いに逆向きになって磁気障壁が形成される。すなわち、第１コイルＬ１および第２コイルＬ２に流れる電流により生じる磁界と、第３コイルＬ３および第４コイルＬ４に流れる電流により生じる磁界とは加算されない。これにより、ノーマルモードでの第１コイルＬ１と第２コイルＬ２とによるインダクタンス、および、第３コイルＬ３と第４コイルＬ４とによるインダクタンスは共に小さい。
【００３９】
一方、コモンモードノイズについては、第１コイルＬ１と第２コイルＬ２とによる磁界、および、第３コイルＬ３と第４コイルＬ４とによる磁界が加算されて、全体で１つの閉磁路を作る磁界結合が生じるため、Ｌ１，Ｌ２，Ｌ３，Ｌ４のトータルで大きなインダクタンス値が生じる。これにより、コモンモード成分はこの大きなインダクタンスにより抑制（反射）される。また、コモンモードノイズは、閉磁路内から磁場として外部に放射されることはないので、高周波のコモンモードノイズ（例えば、ＵＨＦ帯のコモンモードノイズ）が到来したときでも、コモンモードチョークコイルからノイズを輻射するようなことはない。
【００４０】
本発明によれば、第１伝送線路と第２伝送線路に、互いに直列接続されるとともにノーマルモード信号においては全体が一つの閉磁路を構成することはなく、コモンモードノイズにおいて閉磁路を構成する２つのコイル素子をそれぞれ有しているため、この閉磁路の効果により薄くてもインダクタンス値の大きい低損失なコイルが得られる。そのため、従来よりも小型、薄型で損失が小さく、放射ノイズを最小限に抑えることができるとともに、各伝送線路の結合度を高くすることができる。その結果、コモンモードノイズ除去効果の高いコモンモードチョークコイルを実現できる。また、各閉磁路における共振周波数を調整することにより、広帯域化も容易である。
【００４１】
本発明のコモンモードチョークコイルは、ＵＳＢ２．０，ＵＳＢ３．０やＨＤＭＩ等の高速インターフェースに用いることができる。また、スイッチング周波数の高い（たとえば１ＭＨｚ以上）電源回路や、高速（たとえば転送レート600MBit/secや5GBit/sec）のＢＵＳライン等に好適である。
【００４２】
《第２の実施形態》
第２の実施形態では本発明の高周波部品の例を示す。
図４は第２の実施形態であるＥＳＤ保護機能付きコモンモードチョークコイルの回路図である。このＥＳＤ保護機能付きコモンモードチョークコイル１０２は、コモンモードチョークコイル１０１とＥＳＤ保護素子ＥＳＤ１，ＥＳＤ２とを備えている。
【００４３】
コモンモードチョークコイル１０１の構成は第１の実施形態で示したものと同じである。すなわち、第１ポートＰ１と第２ポートＰ２との間に直列接続される第１コイル素子Ｌ１および第２コイル素子Ｌ２を備え、第３ポートＰ３と第４ポートＰ４との間に直列接続される第３コイル素子Ｌ３および第４コイル素子Ｌ４を備える。第１ポートＰ１および第２ポートＰ２は平衡線路の一方の線路である第１伝送線路に直列接続され、第３ポートＰ３および第４ポートＰ４は平衡線路の他方の線路である第２伝送線路に直列接続される。
【００４４】
第２ポートＰ２と第１グランドポートＧＮＤ１との間にはＥＳＤ保護素子ＥＳＤ１が接続されている。また、第４ポートＰ４と第２グランドポートＧＮＤ２との間にはＥＳＤ保護素子ＥＳＤ２が接続されている。
【００４５】
第１ポートＰ１と第３ポートＰ３との間には例えば給電回路１０が接続される。第２ポートＰ２と第４ポートＰ４との間には例えばデジタル信号回路が接続される。
【００４６】
図５は第２の実施形態のＥＳＤ保護機能付きコモンモードチョークコイル１０２の分解斜視図である。
図５に示すように、基材層５１ｂ〜５１ｇ，５１ｋ，５１ｈに導体パターンが形成されている。基材層５１ｂに導体パターン７３が形成され、基材層５１ｃに導体パターン７２，７４が形成され、基材層５１ｄに導体パターン７１，７５が形成され、基材層５１ｅに導体パターン８３が形成され、基材層５１ｆに導体パターン８２，８４が形成され、基材層５１ｇに導体パターン８１，８５が形成されている。基材層５１ｋには放電電極９１Ａ，９１Ｂ，９２Ａ，９２Ｂが形成され、基材層５１ｈの下面には、ポートＰ１、Ｐ２，Ｐ３，Ｐ４に相当する端子６１，６２，６３，６４が形成されている。基材層５１ｉには導体パターンが形成されていない。基材層５１ｊには空洞部４１，４２が形成されている。基材層５１ｋの放電電極９１Ａ，９１Ｂは空洞部４１の空間内で対向し、放電電極９２Ａ，９２Ｂは空洞部４２の空間内で対向する。この一対の放電電極間に放電補助粉末さらには半導体粉末が分散されていることが好ましい。そのことにより放電開始電圧は低く且つ安定化される。
【００４７】
図５中の縦方向に延びる線はビア電極であり、導体パターンと導体パターンとを層間で接続する。
【００４８】
図５において、導体パターン７１〜７５によってコイル素子Ｌ１，Ｌ２を構成している。また、導体パターン８１〜８５によってコイル素子Ｌ３，Ｌ４を構成している。
【００４９】
第２ポートＰ２または第１ポートＰ１から第１伝送線路ＳＬ１に、保護すべき電圧を超える静電気が印加されると、空洞部４１内で対向する放電電極９１Ａと９１Ｂとの間で放電が生じる。このことにより、第１伝送線路ＳＬ１に印加された静電気は第１グランドポートＧＮＤ１からグランドへシャントされる。同様に、第４ポートＰ４または第３ポートＰ３から第２伝送線路ＳＬ２に、保護すべき電圧を超える静電気が印加されると、空洞部４２内で対向する放電電極９２Ａと９２Ｂとの間で放電が生じる。このことにより、第２伝送線路ＳＬ２に印加された静電気は第２グランドポートＧＮＤ２からグランドへシャントされる。このようにしてＥＳＤ保護素子として作用する。
【００５０】
前記各導体パターンには、銀や銅などの導電性材料を主成分として形成することができる。基材層５１ａ〜５１ｇには、誘電体であればガラスセラミック材料、エポキシ系樹脂材料などを用いることができ、磁性体であればフェライトセラミック材料やフェライトを含有する樹脂材料などを用いることができる。
【００５１】
多層セラミック基板で構成する場合、前記空洞部４１，４２は、焼成時に消失するペーストで形成し、これを還元性雰囲気で焼成する。フェライトセラミックは一般に還元性雰囲気では焼成できないが、本発明によれば、誘電体セラミックで多層基板を構成すればよいので、フェライトセラミックを用いることによる問題は生じない。
【００５２】
本発明によれば、第１伝送線路と第２伝送線路に、互いに直列接続されるとともに閉磁路を構成する２つのコイル素子をそれぞれ有しているため、磁性体層を利用することなく、誘電体層のみで構成された多層基板にてＥＳＤ保護素子とチョークコイルとを一体化することができる。
【００５３】
なお、図４、図５に示した例では二つのグランドポートＧＮＤ１，ＧＮＤ２を設けたが、共通の一つのグランドポートを設けてもよい。
【００５４】
《第３の実施形態》
図６は第３の実施形態であるＥＳＤ保護機能付きコモンモードチョークコイルの回路図である。このＥＳＤ保護機能付きコモンモードチョークコイル１０３はコモンモードチョークコイル１０１とＥＳＤ保護素子ＥＳＤとを備えている。第２の実施形態と異なり、第１伝送線路ＳＬ１にのみＥＳＤ保護素子ＥＳＤを備えている。その他の構成は第２の実施形態で示したＥＳＤ保護機能付きコモンモードチョークコイル１０２と同じである。図６に表れているように、第２伝送線路ＳＬ２がグランドに接続される場合には、このように単一のＥＳＤ保護素子を設けてもよい。
【００５５】
《第４の実施形態》
図７は第４の実施形態であるＥＳＤ保護機能付きコモンモードチョークコイル１０４の等価回路図である。このＥＳＤ保護機能付きコモンモードチョークコイル１０４は、コモンモードチョークコイル１０１とＥＳＤ保護素子ＥＳＤ１，ＥＳＤ２とを備えている。第２の実施形態と異なり、第１ポートＰ１および第３ポートＰ３側にＥＳＤ保護素子ＥＳＤ１，ＥＳＤ２を備えている。
【００５６】
ポートＰ１に保護すべき電圧を超える静電気が印加されると、前記放電電極および放電補助電極によるＥＳＤ保護素子ＥＳＤ１が放電（導通）して低インピーダンスとなる。このことにより、ポートＰ１に印加された静電気はＥＳＤ保護素子ＥＳＤ１を介してグランドへシャントされる。同様に、ポートＰ３に保護すべき電圧を超える静電気が印加されると、ＥＳＤ保護素子ＥＳＤ２が導通して低インピーダンスとなる。このことにより、ポートＰ３に印加された静電気はＥＳＤ保護素子ＥＳＤ２を介してグランドへシャントされる。
【００５７】
ＥＳＤ保護素子ＥＳＤ１，ＥＳＤ２が、放電電極間の放電によりサージエネルギーを逃がす構造である場合には、図７に示すように、ＥＳＤ保護素子ＥＳＤ１，ＥＳＤ２が静電気の入ってくる側に設けられていることが好ましい。特に、ポートＰ２，Ｐ４に接続される回路の入力インピーダンスが低い場合でも、コモンモードチョークコイル１０１はＥＳＤのような高周波成分のサージに対して高インピーダンスであるので、サージがコモンモードチョークコイルで反射し、ＥＳＤ保護素子ＥＳＤ１，ＥＳＤ２に高電圧が掛かり、ＥＳＤ保護素子ＥＳＤ１，ＥＳＤ２は速やかに放電電圧に達し、放電を開始する。そのため、ポートＰ２，Ｐ４に接続される回路へのサージの流入がより確実に防止される。
【００５８】
なお、ＥＳＤ保護素子をバリスタ（非直線性抵抗特性を持つ半導体セラミックス）で構成する場合には、図４に示したように、コモンモードチョークコイルの後段（ポートＰ２，Ｐ４側）にＥＳＤ保護素子を設けることが好ましい。そのことにより、ＥＳＤ保護素子（バリスタ）に対する印加電圧がコモンモードチョークコイルを介することで比較的緩やかとなり、ＥＳＤ保護素子（バリスタ）自体のＥＳＤによる永久的な破壊が防止できる。
【００５９】
《他の実施形態》
図３、図５に示した例では、各コイル素子を積層型コイルパターンで構成したが、これらは平面型コイルパターンで構成されていてもよい。
【００６０】
なお、各伝送線路において、コイル素子の数は２つに限定されるものではなく、３以上であってもよい。例えば、第１コイル素子Ｌ１を二つのコイル素子Ｌ１ａ，Ｌ１ｂで構成し、第２コイル素子Ｌ２を二つのコイル素子Ｌ２ａ，Ｌ２ｂで構成し、第３コイル素子Ｌ３を二つのコイル素子Ｌ１ａ，Ｌ１ｂで挟み込み、第４コイル素子Ｌ４を二つのコイル素子Ｌ２ａ，Ｌ２ｂで挟込むように配置する。この構造によって、コイル素子Ｌ３とコイル素子Ｌ１ａ，Ｌ１ｂとがより密結合し、コイル素子Ｌ４とコイル素子Ｌ２ａ，Ｌ２ｂとがより密結合する。この構造により、コモンモード電流に対するインダクタンスをより高めることができる。また、漏れ磁界も少なくなる。
【００６１】
なお、以上に示した各実施形態において、積層体の構成図で示したコイルのターン数は当然ながら例示であり、各コイル素子のタ−ン数はこれらの図に示したものに限られるものではない。
【符号の説明】
【００６２】
Ｃａ，Ｃｂ…キャパシタ
ＣＭＣ１…第１閉磁路
ＣＭＣ２…第２閉磁路
ＣＭＣ３…第３閉磁路
ＥＳＤ…ＥＳＤ保護素子
ＥＳＤ１，ＥＳＤ２…ＥＳＤ保護素子
ＧＮＤ１，ＧＮＤ２…グランドポート
Ｌ１…第１コイル素子
Ｌ２…第２コイル素子
Ｌ３…第３コイル素子
Ｌ４…第４コイル素子
ＭＷ…磁気障壁
Ｐ１…第１ポート
Ｐ２…第２ポート
Ｐ３…第３ポート
Ｐ４…第４ポート
ＳＬ１…第１伝送線路
ＳＬ２…第２伝送線路
１０…給電回路
４１，４２…空洞部
５１ａ〜５１ｋ…基材層
７１〜７５…導体パターン
８１〜８５…導体パターン
９１Ａ，９１Ｂ，９２Ａ，９２Ｂ…放電電極
１０１〜１０４…コモンモードチョークコイル
【図１】
0005617829.tif 000002
【図２】
0005617829.tif 000003
【図３】
0005617829.tif 000004
【図４】
0005617829.tif 000005
【図５】
0005617829.tif 000006
【図６】
0005617829.tif 000007
【図７】
0005617829.tif 000008