(57)【特許請求の範囲】
【請求項１】
基板と、前記基板上に設けられた下部電極と、前記下部電極上に設けられたペロブスカイト結晶構造を有する誘電体薄膜と、前記誘電体薄膜上に設けられた上部電極と、を含む誘電体薄膜デバイスの製造方法であって、
前記基板上に前記下部電極に対する密着強度が互いに異なる低密着層および高密着層を順次形成する工程と、
前記高密着層をレーザ照射により部分的に除去し、前記高密着層の除去部分において前記低密着層を露出させる工程と、
前記低密着層の露出面および前記高密着層の表面を覆うように前記下部電極を形成する工程と、
前記下部電極の表面上に前記誘電体薄膜を形成する工程と、
前記誘電体薄膜の上に前記上部電極を形成する工程と、
前記基板上の積層構造に衝撃を与え、前記下部電極と前記低密着層との界面において剥離を生じさせ、前記下部電極の剥離部分に積層された前記誘電体薄膜を選択的に除去するとともに、前記下部電極が前記高密着層の前記表面上に形成された部分において前記低密着層、前記高密着層、前記下部電極および前記誘電体薄膜を前記基板上に残すパターニングを行う工程と、を含み、
前記低密着層は、ＴｉＯ2、ＳｉＯ2、ＺｒＯ2、ＲｕＯ2およびＩｒＯ2のいずれかからなり、
前記高密着層は、Ｔｉ、Ｚｒ、Ｒｕ、Ｉｒ、Ａｕ、ＣｕおよびＮｉのいずれかからなり、
前記下部電極は、Ｐｔ、Ｉｒ、Ｓｒ、ＳｒＲｕＯ3、ＬａＮｉＯ3、ＲｕＯ2およびＩｒＯ2のいずれかからなることを特徴とする誘電体薄膜デバイスの製造方法。
【請求項２】
基板と、前記基板上に設けられた下部電極と、前記下部電極上に設けられたペロブスカイト結晶構造を有する誘電体薄膜と、前記誘電体薄膜上に設けられた上部電極と、を含む誘電体薄膜デバイスの製造方法であって、
前記基板上に前記下部電極に対する密着強度が互いに異なる高密着層および低密着層を順次形成する工程と、
前記低密着層をレーザ照射により部分的に除去し、前記低密着層の除去部分において前記高密着層を露出させる工程と、
前記高密着層の露出面および前記低密着層の表面を覆うように前記下部電極を形成する工程と、
前記下部電極の表面上に前記誘電体薄膜を形成する工程と、
前記誘電体薄膜の上に前記上部電極を形成する工程と、
前記基板上の積層構造に衝撃を与え、前記下部電極と前記低密着層との界面において剥離を生じさせ、前記下部電極の剥離部分に積層された前記誘電体薄膜を選択的に除去するとともに、前記下部電極が前記高密着層の前記露出面上に形成された部分において前記低密着層、前記高密着層、前記下部電極および前記誘電体薄膜を前記基板上に残すパターニングを行う工程と、を含み、
前記低密着層は、ＴｉＯ2、ＳｉＯ2、ＺｒＯ2、ＲｕＯ2およびＩｒＯ2のいずれかからなり、
前記高密着層は、Ｔｉ、Ｚｒ、Ｒｕ、Ｉｒ、Ａｕ、ＣｕおよびＮｉのいずれかからなり、
前記下部電極は、Ｐｔ、Ｉｒ、Ｓｒ、ＳｒＲｕＯ3、ＬａＮｉＯ3、ＲｕＯ2およびＩｒＯ2のいずれかからなることを特徴とする誘電体薄膜デバイスの製造方法。
【請求項３】
前記高密着層は、Ｔｉからなることを特徴とする請求項１又は２に記載の誘電体薄膜デバイスの製造方法。
【請求項４】
前記低密着層は、ＴｉＯ2又はＳｉＯ2からなることを特徴とする請求項３に記載の誘電体薄膜デバイスの製造方法。
【請求項５】
前記誘電体薄膜はチタン酸ジルコン酸鉛からなることを特徴とする請求項１乃至４のいずれか１つに記載の誘電体デバイスの製造方法。
【請求項６】
前記誘電体薄膜を選択的に除去する工程は、前記基板上の積層構造に機械的衝撃又は熱衝撃を与える処理を含むことを特徴とする請求項１又は２に記載の誘電体薄膜デバイスの製造方法。
【請求項７】
前記基板上の前記誘電体薄膜を除去した部分に反射層を形成する工程と、
前記基板をエッチングして前記反射層の可動空間を形成する工程と、を更に含むことを特徴とする請求項１乃至６のいずれか１つに記載の誘電体薄膜デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体薄膜デバイスの製造方法に関し、特に誘電体薄膜をパターニングする技術に関する。
【従来技術】
【０００２】
チタン酸ジルコン酸鉛（ＰＺＴ：ＰｂＺｒｘＴｉ１−ｘＯ３、以下ＰＺＴと称する）は、強い圧電性、強誘電性を持つ材料として知られており、その顕著な圧電特性からＭＥＭＳ（Micro Electro Mechanical Systems）の製造プロセスを利用して、ＭＥＭＳ光スキャナやインクジェットプリンタのヘッド駆動部への応用が期待されている。ＭＥＭＳ光スキャナは、マイクロミラーを圧電アクチュエータによって回転させることにより、マイクロミラーに向けて照射された光を様々な方向に反射させるデバイスである。ＭＥＭＳ光スキャナはバーコードリーダ、レーザ顕微鏡、光スイッチ、プロジェクタ等の多彩なシステムに応用可能である。
【０００３】
ＰＺＴ等に代表されるペロブスカイト型酸化物強誘電体・圧電体は、ガスプラズマを利用して、蒸発粒子をイオン若しくは励起粒子とし、活性化して蒸着するイオンプレーティング法を用いて成膜することが可能である。特許文献１乃至３には、圧力勾配型のプラズマガンを備えたイオンプレーティング装置の構成が示されており、かかる装置を用いることにより、良質なペロブスカイト型酸化物強誘電体・圧電体の薄膜が得られることが報告されている。
【０００４】
特許文献４および５には、誘電体薄膜をレーザリフトオフ法を用いて基板から剥離する手法が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２３４３３１号公報
【特許文献２】特開２００２−１７７７６５号公報
【特許文献３】特開２００３−８１６９４号公報
【特許文献４】特開２００８−２８３７２号公報
【特許文献５】特開２００８−１３５４３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
例えば、ＰＺＴ膜を圧電アクチュエータに使用する場合には、下部電極、ＰＺＴ膜および上部電極の積層構造を有する圧電素子を基板上に形成する。このとき、イオンプレーティング法等により下部電極の全面にＰＺＴ膜を成膜し、フォトレジスト形成およびエッチング処理によりＰＺＴ膜のパターニングが行われる。このように、ＰＺＴ膜を全面に形成した後にエッチング加工によって所望のパターンを得る従来の手法においては、以下のような問題があった。
【０００７】
第１番目の問題は、ＰＺＴ膜と下部電極の界面における残留応力に起因する問題である。すなわち、イオンプレーティング法によれば、ポストアニールをすることなくペロブスカイト型結晶構造が得られるが、基板温度を５００℃以上に加熱する必要がある。これにより、ＰＺＴ膜の成膜後、基板温度を室温に戻したときに、ＰＺＴ膜と下部電極の熱膨張係数差に起因して、応力がＰＺＴ膜と下部電極の界面に内包される。応力を内包した状態において、上記した従来のフォトリソグラフィー技術を用いたＰＺＴ膜のパターニングを行うと、ＰＺＴ膜のエッチッグ時に応力が開放されて加工精度が低下したり、応力開放時に基板にクラックが生じる等の不具合があった。
【０００８】
第２番目の問題は、ＰＺＴ膜中の鉛が基板中に拡散し、変性層を形成することに起因する問題である。ＰＺＴ膜をパターニングする際に行われるエッチングによってはこの変性層を完全に除去することが困難であり、基板表面に微小残渣が存在することとなっていた。例えば、この微小残渣が存在する部分にＭＥＭＳ光スキャナのミラーを形成しようとすると、下地の平坦性が確保されないため、高い反射率を有するミラーを形成することが困難となる。ミラーの反射率が低下すると、ミラーに向けて照射されたレーザの吸収増大に伴う局所的な温度上昇により素子が破壊したり、共振ミラーの共振周波数がシフトしてしまうといった不具合があった。また、ＭＥＭＳ光スキャナでは、ミラーを回転可能に支持する必要があることから、ミラー直下に可動空間(キャビティ)を形成する。このため、ミラー部の厚さは数１０μｍ程度と薄くなり、ミラー形成部に微小残渣が存在していると、これによって応力が生じ、その結果ミラーに反りが生じることとなる。ＭＥＭＳ光スキャナをプロジェクタに使用する場合においてミラーに反りが生じていると、投影画像に歪みが生じてしまう。
【０００９】
上記した問題を回避するべく、ステンシルマスクを用いたパターン成膜によってもＰＺＴ膜のパターニングは実施可能である。しかしながら、５００℃以上の高温下でのマスクの密着性や変形の問題が大きく、産業応用には適用できない手法である。
【００１０】
一方、スクリーン印刷によってＰＺＴ原料粉末を所望のパターンで成膜した後、焼成する手法も提案されているが、焼成温度が１０００℃程度と高く、Ｓｉ基板へのＰＺＴ原料成分の拡散が圧電素子としての性能を低下させてしまう場合がある。この他に、ゾルゲル液をインクジェット法により印刷塗布した後に焼成する方法や、ＰＺＴ微粉末をガスの差圧で基板上に吹き付けるエアロゾルデポジション法（ＡＤ法）もオンデマンド型の成膜手法であり、パターン形成には有効な手法であるが、これらの手法によって形成されたＰＺＴ膜は、イオンプレーティング法やスパッタ法等のドライプロセスによって形成されたものより圧電特性が劣るといった課題がある。
【００１１】
本発明は上記した点に鑑みてなされたものであり、従来のフォトリソグラフィー技術を用いて誘電体薄膜のパターニングを行った場合に顕在化する残留応力に起因する問題および微小残渣に起因する問題を解消することができる誘電体薄膜デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の誘電体薄膜デバイスの製造方法は、基板と、前記基板上に設けられた下部電極と、前記下部電極上に設けられたペロブスカイト結晶構造を有する誘電体薄膜と、前記誘電体薄膜上に設けられた上部電極と、を含む誘電体薄膜デバイスの製造方法であって、前記基板上に前記下部電極に対する密着強度が互いに異なる低密着層および高密着層を順次形成する工程と、前記高密着層をレーザ照射により部分的に除去し、前記高密着層の除去部分において前記低密着層を露出させる工程と、前記低密着層の露出面および前記高密着層の表面を覆うように前記下部電極を形成する工程と、前記下部電極の表面上に前記誘電体薄膜を形成する工程と、前記誘電体薄膜の上に前記上部電極を形成する工程と、前記基板上の積層構造に衝撃を与え、前記下部電極と前記低密着層との界面において剥離を生じさせ、前記下部電極の剥離部分に積層された前記誘電体薄膜を選択的に除去するとともに、前記下部電極が前記高密着層の前記表面上に形成された部分において前記低密着層、前記高密着層、前記下部電極および前記誘電体薄膜を前記基板上に残すパターニングを行う工程と、を含み、前記低密着層は、ＴｉＯ2、ＳｉＯ2、ＺｒＯ2、ＲｕＯ2およびＩｒＯ2のいずれかからなり、前記高密着層は、Ｔｉ、Ｚｒ、Ｒｕ、Ｉｒ、Ａｕ、ＣｕおよびＮｉのいずれかからなり、前記下部電極は、Ｐｔ、Ｉｒ、Ｓｒ、ＳｒＲｕＯ3、ＬａＮｉＯ3、ＲｕＯ2およびＩｒＯ2のいずれかからなることを特徴としている。
【００１３】
また、本発明の誘電体薄膜デバイスの製造方法は、基板と、前記基板上に設けられた下部電極と、前記下部電極上に設けられたペロブスカイト結晶構造を有する誘電体薄膜と、前記誘電体薄膜上に設けられた上部電極と、を含む誘電体薄膜デバイスの製造方法であって、前記基板上に前記下部電極に対する密着強度が互いに異なる高密着層および低密着層を順次形成する工程と、前記低密着層をレーザ照射により部分的に除去し、前記低密着層の除去部分において前記高密着層を露出させる工程と、前記高密着層の露出面および前記低密着層の表面を覆うように前記下部電極を形成する工程と、前記下部電極の表面上に前記誘電体薄膜を形成する工程と、前記誘電体薄膜の上に前記上部電極を形成する工程と、前記基板上の積層構造に衝撃を与え、前記下部電極と前記低密着層との界面において剥離を生じさせ、前記下部電極の剥離部分に積層された前記誘電体薄膜を選択的に除去するとともに、前記下部電極が前記高密着層の前記露出面上に形成された部分において前記低密着層、前記高密着層、前記下部電極および前記誘電体薄膜を前記基板上に残すパターニングを行う工程と、を含み、前記低密着層は、ＴｉＯ2、ＳｉＯ2、ＺｒＯ2、ＲｕＯ2およびＩｒＯ2のいずれかからなり、前記高密着層は、Ｔｉ、Ｚｒ、Ｒｕ、Ｉｒ、Ａｕ、ＣｕおよびＮｉのいずれかからなり、前記下部電極は、Ｐｔ、Ｉｒ、Ｓｒ、ＳｒＲｕＯ3、ＬａＮｉＯ3、ＲｕＯ2およびＩｒＯ2のいずれかからなることを特徴としている。
【発明の効果】
【００１４】
本発明に係る誘電体薄膜デバイスの製造方法によれば、スクリーン印刷法やインクジェット法の如きパターン成膜技術やフォトリソグラフィー技術を用いることなく誘電体薄膜のパターンニングを行うことが可能となる。そして、誘電体薄膜を除去した際に誘電体薄膜と下部電極との界面における残留応力も開放される。この後、必要に応じて更にフォトリソグラフィー技術を用いてパターニングを行うことにより、精度の高い誘電体薄膜のパターンを得ることが可能である。また、本発明に係る誘電体薄膜デバイスの製造方法によれば、誘電体薄膜を除去した部分は、変性層の残渣のない非常に平坦且つ清浄な表面が露出する。従って、誘電体薄膜を除去した部分にミラーを形成する場合、ミラーの反射率を飛躍的に向上させることが可能となる。ミラーの反射率が向上することにより、レーザ吸収に伴う温度上昇を抑制することが可能となり、素子破壊やミラーの共振周波数がシフトするといった問題が解消される。また、誘電体薄膜を除去した部分の表面は、変性層の残渣が全く存在しないので、微小残渣に起因して生じる応力によるミラーの反りの問題も解消することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例１に係る誘電体薄膜デバイスの構成を示す断面図である。
【図２】（ａ）〜（ｄ）は、本発明の実施例１に係る誘電体薄膜デバイスの製造方法を示す断面図である。
【図３】（ｅ）〜（ｈ）は、本発明の実施例１に係る誘電体薄膜デバイスの製造方法を示す断面図である。
【図４】本発明に係る誘電体薄膜デバイスの製造に用いられるレーザ照射系の構成を示す図である。
【図５】（ａ）〜（ｄ）は、本発明に実施例であるＭＥＭＳ光スキャナの製造方法を示す断面図である。
【図６】（ｅ）〜（ｈ）は、本発明に実施例であるＭＥＭＳ光スキャナの製造方法を示す断面図である。
【図７】本発明の実施例に係るＭＥＭＳ光スキャナの構成を示す斜視図である。
【図８】（ａ）〜（ｄ）は、本発明の実施例２に係る誘電体薄膜デバイスの製造方法を示す断面図である。
【図９】（ｅ）〜（ｈ）は、本発明の実施例２に係る誘電体薄膜デバイスの製造方法を示す断面図である。
【図１０】（ａ）〜（ｄ）は、本発明の実施例３に係る誘電体薄膜デバイスの製造方法を示す断面図である。
【図１１】（ｅ）〜（ｈ）は、本発明の実施例３に係る誘電体薄膜デバイスの製造方法を示す断面図である。
【図１２】（ａ）〜（ｄ）は、本発明の実施例４に係る誘電体薄膜デバイスの製造方法を示す断面図である。
【図１３】（ｅ）〜（ｈ）は、本発明の実施例４に係る誘電体薄膜デバイスの製造方法を示す断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。
【００１７】
（実施例１）
図１は、本発明の実施例１に係る誘電体薄膜デバイス１の構造を示す断面図である。本実施例に係る誘電体薄膜デバイス１は、表面にシリコン酸化膜（ＳｉＯ２）１１が形成されたシリコン基板１０上に圧電アクチュエータ１７が設けられて構成される。誘電体薄膜デバイス１は、ＭＥＭＳデバイスの基本構造をなすものであり、さらなる加工を施すことにより、ＭＥＭＳ光スキャナやジャイロセンサ、インクジェットプリンタのヘッド部等に応用することが可能である。圧電アクチュエータ１７は、ペロブスカイト結晶構造を有し圧電性を有するＰＺＴからなる誘電体薄膜１５と、誘電体薄膜１５を挟むＰｔからなる上部電極１６および下部電極１４と、下部電極１４とシリコン酸化膜１１の間に設けられた下部電極に対する密着強度が比較的低いＴｉＯ２からなる低密着層１２および下部電極１４に対する密着強度が比較的高いＴｉからなる高密着層１３とを含んでいる。
【００１８】
すなわち、本実施例においては、下地層を含めた下部電極構造は、ＴｉＯ２／Ｔｉ／Ｐｔの３層構造となっている。ここで、下部電極構造としてＴｉ／Ｐｔの２層構造が一般的である。Ｔｉは、Ｐｔとの密着性が良好であるため、密着層として機能するからである。しかしながら、ＴｉはＰｔ中に固相拡散し、これがＰＺＴ成膜時の初期核の形成に寄与するものの、ＰＺＴ膜の再現性がよくないといった問題もある。この問題を回避するべく、下部電極構造をＴｉＯ２／Ｐｔの２層構造とする場合もある。これにより、Ｐｔ中への固相拡散を防止して再現性よく結晶性の良いＰＺＴ膜を形成することが可能となる。しかしながら、ＴｉＯ２はＰｔとの密着性が悪く、界面剥離が生じやすいといった問題がある。そこで、本実施例においては、下部電極構造をＴｉＯ２／Ｔｉ／Ｐｔの３層構造とし、Ｔｉ層の厚さをコントロールすることにより、上記した問題を回避している。すなわち、下部電極構造をＴｉＯ２／Ｔｉ／Ｐｔの３層構造とすることにより、下部電極に対する密着性確保とＰＺＴの成膜の再現性を両立させている。
【００１９】
さらに、本実施例においては、低密着層１２と高密着層１３の下部電極１４に対する密着強度の差異を利用して誘電体薄膜１５のパターニングを行っている。すなわち、本発明は、従来のフォトリソグラフィー技術を使用することなく誘電体薄膜１５を除去する手法を提供し、上記した従来手法に伴う残留応力に起因する問題および微小残渣に起因する問題を解消することを可能としている。
【００２０】
以下、本発明の実施例に係る誘電体薄膜デバイス１の製造方法について説明する。図２（ａ）〜（ｄ）および図３（ｅ）〜（ｈ）は、本発明の実施例である誘電体薄膜デバイス１の製造方法を示す各プロセスステップ毎の断面図である。
【００２１】
はじめに、シリコン基板１０を用意し、シリコン基板１０の表面に熱酸化法等によりシリコン酸化膜（ＳｉＯ２）１１を形成する（図２（ａ））。尚、基板材料としては、シリコン単結晶基板のみならず、ＳＯＩ（Silicon on Insulator）基板、導電性基板、絶縁性基板等を用いることが可能である。
【００２２】
次に、シリコン酸化膜１１上にＲＦバイアス励起のマグネトロンスパッタ法により下部電極１４に対する密着強度が比較的低いＴｉＯ２からなる低密着層１２を形成する。続いて、同様にマグネトロンスパッタ法により下部電極１４に対する密着強度が比較的高いＴｉからなる高密着層１３を形成する。高密着層１３を構成するＴｉの膜厚は、誘電体薄膜１５を構成するＰＺＴ膜の成膜の再現性が得られる範囲に設定される（図２（ｂ））。
【００２３】
次に、高密着層１３を構成するＴｉ薄膜に高出力のレーザビームを照射する。これにより、レーザ照射された領域のＴｉ薄膜がアブレーション効果によって蒸発し、消失する。圧電アクチュエータ１７のパターンに対応させてレーザ照射を行うことにより、高密着層１３のパターニングを行う。高密着層１３を除去した部分においては、低密着層１２を構成するＴｉＯ２が露出することとなる（図２（ｃ））。
【００２４】
使用するレーザとしては、エキシマレーザ（ＸｅＦ：３５１ｎｍ、ＸｅＣｌ：３０８ｎｍ、ＫｒＦ：２４８ｎｍ、ＫｒＣｌ：２２２ｎｍ、ＡｒＦ：１９３ｎｍ等）およびネオジウム添加ＹＡＧ（Ｎｄ：ＹＡＧ）レーザの３倍高調波（３５５ｎｍ）、４倍高調波（２６６ｎｍ）であって、光出力が数百ｍＪ／ｃｍ２と高出力のものを使用することができる。使用するレーザビームは、素子デザインに対応して円形、矩形、線形など様々なビームプロファイルに変更可能であることが好ましい。一般的に、ビームサイズが大きい場合にはエキシマレーザが、小さい場合にはＮｄ：ＹＡＧレーザが適しているが、集光光学系によってビームプロファイルを変更することができるので、上記２種のレーザのどちらを用いても本質的に差はない。
【００２５】
次に、低密着層１２および高密着層１３の上に下部電極１４を構成するＰｔ薄膜をマグネトロンスパッタ法により形成する。これにより、高密着層１３のパターンは潜像となり、基板１０の最表面はＰｔ薄膜によって全面が覆われる。下部電極１４は、自身を構成するＰｔとの密着強度が相対的に高いＴｉ（高密着層１３）と、Ｐｔとの密着強度が相対的に低いＴｉＯ２（低密着層１２）の双方に接している（図２（ｄ））。
【００２６】
次に、公知の反応性アーク放電イオンプレーティング（ＡＤＲＩＰ：Ａｒｃ  Ｄｉｓｃｈａｒｇｅｄ  Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｐｌａｔｉｎｇ）法によりＰＺＴ膜等からなるペロブスカイト結晶構造を有する誘電体薄膜１５を下部電極１４上に形成する。下部電極１４を構成するＰｔ薄膜が全面に露出した基板上にＰＺＴ膜を成長させることとなるので、結晶性の良い誘電体薄膜１５を形成することができる（図３（ｅ））。
【００２７】
次に、マグネトロンスパッタ法により上部電極１６を構成するＰｔ薄膜を誘電体薄膜１５上に形成する（図３（ｆ））。
【００２８】
次に、上記各工程を経た基板に超音波処理またはヒートショック処理を施す。これにより、Ｐｔ（下部電極１４）とＴｉＯ２（低密着層１２）との界面において剥離を促進させる。超音波処理は、上部電極１６の形成まで完了した基板を超音波洗浄槽に投入し、所定のパワーおよび処理時間にて超音波を印加することにより行う。超音波処理によって機械的振動が加えられることにより、比較的密着強度の低いＰｔ（下部電極１４）とＴｉＯ２（低密着層１２）との界面において剥離が生じる。一方、比較的密着強度の高いＰｔ（下部電極１４）とＴｉ（高密着層１３）との界面においては剥離は生じない。ヒートショック処理は、例えば、気相又は液相の冷熱サイクル槽に基板を投入し、所定の温度勾配で基板温度を昇降させることにより行う（図３（ｇ））。
【００２９】
Ｐｔ（下部電極１４）とＴｉＯ２（低密着層１２）との界面において剥離が生じると、この剥離した部分において誘電体薄膜１５が下部電極１４および上部電極１６ごとリフトオフされる。すなわち、Ｔｉ（高密着層１３）のパターニングによりＴｉＯ２（低密着層１２）を露出させた部分に積層された誘電体薄膜１５が除去される。一方、Ｔｉ（高密着層１３）が残された部分においては剥離が生じないため誘電体薄膜１５はシリコン基板１０上に残ることとなる。このように、誘電体薄膜１５を選択的にリフトオフさせることにより、レーザ照射によって形成された高密着層１３のパターンに対応した誘電体薄膜１５のパターンニングを行うことが可能となる。Ｐｔ（下部電極１４）とＴｉＯ２（低密着層１２）の密着強度はもともと高くないため、誘電体薄膜１５がリフトオフされた部分は、変性層の残渣のない非常に平坦且つ清浄なＴｉＯ２表面が露出する（図３（ｈ））。
【００３０】
以上の各工程を経ることにより、本実施例に係る誘電体薄膜デバイス１が完成する。このように、本発明に係る誘電体薄膜デバイスの製造方法によれば、スクリーン印刷法やインクジェット法の如きパターン成膜技術やフォトリソグラフィー技術を用いることなく誘電体薄膜のパターンニングを行うことが可能となる。そして、誘電体薄膜１５を除去した際に誘電体薄膜１５と下部電極１４との界面における残留応力も開放される。この後、必要に応じて更にフォトリソグラフィー技術を用いてパターニングを行うことにより、精度の高い誘電体薄膜のパターンを得ることが可能である。また、本発明に係る誘電体薄膜デバイスの製造方法によれば、誘電体薄膜１５を除去した部分は、変性層の残渣のない非常に平坦且つ清浄な表面が露出する。従って、誘電体薄膜１５を除去した部分にミラーを形成する場合、ミラーの反射率を飛躍的に向上させることが可能となる。ミラーの反射率が向上することにより、レーザ吸収に伴う温度上昇を抑制することが可能となり、素子破壊やミラーの共振周波数がシフトするといった問題が解消される。また、誘電体薄膜１５を除去した部分の表面は、変性層の残渣が全く存在しないので、微小残渣に起因して生じる応力によるミラーの反りの問題も解消することが可能となる。
【００３１】
また、本発明に係る誘電体薄膜デバイスの製造方法は、透明基板上に形成された誘電体薄膜を透明基板の裏面側からレーザを照射して剥離する従来のレーザリフトオフ法とは異なって、透明基板に限らずシリコン基板等のあらゆる基板を用いた場合にも適用できる。一般的に、透明基板は、石英、サファイア、酸化マグネシウム等からなり、ペロブスカイト酸化物が成長しにくい。また、ウエハサイズがシリコン基板に比べて小さく、コストアップにつながりやすい。本発明に係る製造方法によれば、コスト面および誘電体薄膜の特性面においてこのような制約はなく、良好な特性を有する誘電体薄膜デバイスを安価に製造することが可能となる。
【００３２】
以上のように、本発明に係る誘電体薄膜デバイスの製造方法によれば、誘電体薄膜の特性を損なうことなく誘電体薄膜に所望のパターンを形成することができ、その後のＭＥＭＳ加工工程に非常に有用な平滑で清浄な基板表面を得ることができる。故に、本発明に係る製造方法を用いて作製された誘電体薄膜デバイスをＭＥＭＳ光スキャナ等に応用することにより、素子特性および歩留りの向上が期待できる。
【００３３】
尚、下部電極１４の材料としては、Ｐｔ以外にもＩｒ、Ｓｒ、ＳｒＲｕＯ３、ＬａＮｉＯ３、ＲｕＯ２、ＩｒＯ２等、ペロブスカイト型の結晶構造を持つ誘電体薄膜の成長に適した他の導電性材料を用いることができる。また、低密着層１２の材料としては、ＴｉＯ２以外にもＺｒＯ２、ＲｕＯ２、ＩｒＯ２等、下部電極１４との密着性が比較的低い他の導電性材料を用いることができる。また、高密着層１３の材料としては、Ｔｉ以外にもＺｒ、Ｒｕ、Ｉｒ、Ａｕ、Ｃｕ、Ｎｉ等、下部電極１４との密着性が比較的高い他の導電性材料を用いることができる。また、誘電体薄膜１５の材料としては、ＰＺＴ以外にもビスマスチタン酸ストロンチウム（ＳＢＴ）等の層状ペロブスカイト結晶構造持つ圧電性強誘電体、ランタンチタン酸ビスマス（ＢＬＴ）等の非鉛系ペロブスカイト型圧電性強誘電体などを用いることができる。また、素子設計上シリコン基板１０上にシリコン酸化膜１１が不要な場合には、シリコン酸化膜１１を形成する工程は省略することができる。
【００３４】
次に、上記した製造方法により得られた誘電体薄膜デバイス１を用いてＭＥＭＳ光スキャナを作製した例について説明する。本実施例においては、基板材料としてＳＯＩ（Silicon on Insulator）基板１００を用いた。ＳＯＩ基板１００は、シリコン基板層１０ａと表面シリコン層（ＳＯＩ層）１０ｃとの間にＳｉＯ２からなる埋め込み酸化膜層（ＢＯＸ層）１０ｂが設けられた積層構造を有する。ＳＯＩ基板１００の各層の膜厚は、シリコン基板層１０ａが５２５μｍ、ＢＯＸ層１０ｂが２μｍ、ＳＯＩ層１０ｃが４０μｍであった。
【００３５】
ＳＯＩ基板１００の表面に電気炉加熱により膜厚５００ｎｍ程度のシリコン酸化膜（ＳｉＯ２）１１を形成した。次に、マグネトロンスパッタ装置を使用して、圧力０．４Ｐａ、基板加熱温度３００℃、ＲＦパワー５００Ｗにて膜厚１００ｎｍ程度のＴｉＯ２薄膜を堆積し、シリコン酸化膜１１上に低密着層１２を形成した。これに続いて、同装置により、ＤＣパワー１ｋＷにて膜厚２０ｎｍ程度のＴｉを堆積し、低密着層１２上に高密着層１３を形成した。
【００３６】
次に、Ｔｉからなる高密着層１３の表面に３００ｍＪ／ｃｍ２のエネルギーを有する矩形状のエキシマレーザ（波長２４８ｎｍ）をＭＥＭＳ光スキャナのミラー形成領域を含む領域に照射し、この領域のＴｉ薄膜をアブレーションによって除去し、部分的に低密着層１２を構成するＴｉＯ２を露出させた。除去されるＴｉ薄膜の単位領域の大きさは、ミラーサイズよりも少し大きめの４ｍｍ×２ｍｍとした。図４にレーザ照射系の構成を示す。レーザ光源５０より出射されたレーザ光は、レンズ５１およびミラー５２を介してＸ−Ｙステージ５３上に載置されたＳＯＩ基板１００上に集光される。レーザ光の走査は、Ｘ−Ｙステージ５３を駆動してＳＯＩ基板１００をＸ−Ｙ方向に移動させることにより行う。レーザ照射によって除去する部分のサイズは比較的大きく、また、リフトオフによって誘電体薄膜をパターニングした後には、フォトリソグラフィー技術を用いて更に精度の高いパターニングを行うこともできるので、本工程において形成されるパターンの寸法精度は、Ｘ−Ｙステージの位置決め精度の範囲で十分である。尚、レーザ照射は、Ｎ２やＡｒ等の不活性ガス雰囲気中で行うことが好ましい。
【００３７】
次に、ＳＯＩ基板１００を洗浄した後、再度マグネトロンスパッタ装置を使用して、圧力０．４Ｐａ、基板加熱温度３００℃、ＤＣパワー５００Ｗにて膜厚１５０ｎｍ程度のＰｔ薄膜を堆積し、低密着層１２および高密着層１３の上に下部電極１４を形成した。
【００３８】
次に、圧力勾配型のプラズマガンを備えたイオンプレーティング装置を用いて、圧力０．１Ｐａ、基板温度５５０℃にて膜厚３μｍ程度のＰＺＴ膜（Ｐｂ（ＺｒＸＴｉ１−Ｘ）Ｏ３（ｘ＝０．５））を成長させ、下部電極１４上に誘電体薄膜１５を形成した。
【００３９】
次に、マグネトロンスパッタ装置を用いて下部電極１４の成膜条件と同様の条件にて膜厚１５０ｎｍ程度のＰｔ薄膜を堆積し、誘電体薄膜１５上に上部電極１６を形成した。
【００４０】
次に、上記各工程を経たＳＯＩ基板１００をイソプロピルアルコール（ＩＰＡ）溶液の入った容器に浸漬し、その容器ごと超音波洗浄槽に投入して１ｋＷの超音波処理を５分間実施した。その結果、レーザ照射によってＴｉ（高密着層１３）を部分的に除去することにより露出したＴｉＯ２（低密着層１２）とＰｔ（下部電極１４）との界面において剥離が生じ、この部分の誘電体薄膜１５が上部電極１６および下部電極１４ごとＳＯＩ基板１００から剥離した。剥離した誘電体薄膜１５がＳＯＩ基板１００に再付着しないように、ＩＰＡ溶液はオーバーフロー循環させながら超音波処理を実施した。続いて、ＳＯＩ基板１００を清浄なＩＰＡ溶液の入った別の容器に移して超音波洗浄を実施した後、ＩＰＡ蒸気置換、窒素ガスフローによって乾燥させた。以上の各工程を経ることにより、パターニングされた誘電体薄膜１５付きのＳＯＩ基板を得ることができた。
【００４１】
次に、上記の各工程を経たＳＯＩ基板に更なる処理を施して、ＭＥＭＳ光スキャナを完成させた。上記した誘電体薄膜１５の剥離パターンの形成以降の工程を図５および図６を参照しつつ説明する。図５（ａ）は、上記した下部電極１４と低密着層１２の界面剥離に基づく剥離パターンが形成された誘電体薄膜１５を有するＳＯＩ基板１００の断面図である。
【００４２】
上記した剥離処理によって比較的精度の粗いパターンニングが施された誘電体薄膜１５は、フォトリソグラフィー技術を用いてより高精度のパターニングが施される。レジストパターンをマスクとして誘導結合型ＲＩＥ（ＩＣＰ−ＲＩＥ）装置にて、上部電極１６、誘電体薄膜１５、下部電極１４、高密着層１３、低密着層１２をドライエッチング加工した。ミラー形成部においては、低密着層１２を除去してシリコン酸化膜１１を露出させた（図５（ｂ））
次に、ＳＯＩ基板１００上にミラー形成部に開口を有するレジストパターン（図示せず）を形成し、続いてスパッタ法により膜厚５０ｎｍ程度のＴｉ薄膜２０および膜厚２００ｎｍ程度のＡｇ薄膜２１を順次堆積した。その後、レジストパターンをこれらの金属薄膜２０、２１とともに除去するリフトオフ法によりパターニングを行って、ミラー２２を形成した（図５（ｃ））。
【００４３】
次に、プラズマＣＶＤ法により、ＳＯＩ基板１００の全面にＳｉＯ２からなる絶縁膜３０を形成し（図５（ｄ）、フォトリソおよびドライエッチング処理により絶縁膜３０にコンタクトホールを設けた。その後、スパッタ法によりレジストパターン（図示せず）上にＡｌを堆積させ、リフトオフ法によりＡｌのパターニングを行って、上部電極１６および下部電極１４にそれぞれ接続された上部電極配線４０および下部電極配線４１を形成した（図６（ｅ））。
【００４４】
次に、レジストパターンをマスクとしてＤｅｅｐ−ＲＩＥ装置にて、絶縁膜３０、シリコン酸化膜１１およびＳＯＩ層１０ｃをエッチングして、ＳＯＩ基板１００にミラー２２の周囲を囲むように溝５０を形成した（図６（ｆ））。
【００４５】
次に、誘電体薄膜１５等が形成されている側のＳＯＩ基板１００の表面全体を厚膜レジストで保護しておき、シリコン基板層１０ａ表面に形成された熱酸化膜をバッファードフッ酸（ＢＨＦ）で除去した後、Ｄｅｅｐ−ＲＩＥ装置にて、裏面側からシリコン基板層１０ｃを部分的にエッチングしてミラー２２直下にミラー２２の可動空間（キャビティ）５１を形成した（図６（ｇ））。
【００４６】
次に、バッファードフッ酸（ＢＨＦ）を用いてミラー２２直下のＢＯＸ層１０ｂを除去した（図６（ｈ））。尚、ミラー２２は、溝５０を形成する際に部分的に残されたＳＯＩ層１０ｃによって支持される。
【００４７】
以上の各工程を経ることにより、ＭＥＭＳ光スキャナが完成した。図７は、上記した製造方法を適用して作製されたＭＥＭＳ光スキャナの構成を示す斜視図である。ＭＥＭＳ光スキャナは、中央部に回転可能に支持されたミラー２２を有する。圧電アクチュエータ１７ａは、電極パッド８１に電気信号を印加することにより変形し、ミラー２２を図中のＹ軸周りに回転せしめる。ミラー２２の周囲は、圧電アクチュエータ１７を介して可動枠６０に支持される。圧電アクチュエータ１７ｂは、電極パッド８２に電気信号を印加することにより変形し、可動枠６０を図中のＸ軸周りに回転せしめる。その結果、ミラー２２がＸ軸周りに回転する。可動枠６０は、圧電アクチュエータ１７ｂを介して固定枠７０に支持される。
【００４８】
上記した製造方法によって作製されたＭＥＭＳ光スキャナのミラーの反射率は９５％程度であった。一方、従来のフォトリソグラフィーによって誘電体薄膜をパターニングする手法によって作製されたものの反射率は６０％程度であり、本発明の製造方法によりミラーの反射率を大きく改善できることが確認できた。ミラーの反射率向上の効果は、１００ｍＷ以上の高出力のレーザ光を照射したときに顕著となる。すなわち、反射率が６０％程度のミラーでは、レーザ光の一部が吸収されてミラー部の温度が１０〜２０℃上昇し、共振周波数が数Ｈｚシフトする。その結果、ＭＥＭＳ光スキャナをプロジェクタに使用した場合、投影画像に影響が出ることとなっていた。一方、反射率を９５％程度にまで向上させたミラーでは、レーザ光の吸収量は極めて少ないため、温度上昇も１〜２℃に抑えることができ、結果として共振周波数のシフト量も抑えることが可能となる。これにより、安定した投影画像を構成することが可能となる。また、本発明の製造方法を適用した場合、ミラー部の静的な面変形も抑えることが可能となる。具体的には、面精度を示すＰＶ値で比較すると、従来の手法で作製されたミラー部が１００ｎｍ程度であるのに対し、本発明の製造方法によれば２０ｎｍ程度に抑えることができた。このように、本発明の製造方法を適用することによりミラーの平坦性を大きく向上させることができ、ミラーで反射されたレーザビームの発散が抑えられ、非常に明瞭な画像を提供することが可能となった。
【００４９】
尚、上記した説明では、本発明をＭＥＭＳ光スキャナの製造に適用した場合を例に説明したが、例えば圧電素子を用いたジャイロセンサや、インクジェットプリンタヘッドにも適用することが可能である。
【００５０】
（実施例２）
以下、本発明の誘電体薄膜デバイスの製造方法の実施例２について説明する。上記した実施例１では、下部電極構造をＴｉＯ２／Ｔｉ／Ｐｔの３層構造とし、このうちＴｉＯ２を低密着層として用いることとしていた。実施例２に係る製造方法は、下部電極構造をＴｉ／Ｐｔの２層構造とし、シリコン基板１０の表面に形成されたシリコン酸化膜１１を低密着層として機能させることとした。図８（ａ）〜（ｄ）および図９（ｅ）〜（ｈ）  は、本発明の実施例２に係る誘電体薄膜デバイスの製造方法を示す断面図である。
【００５１】
はじめに、シリコン基板１０を用意し、シリコン基板１０の表面に熱酸化法等によりシリコン酸化膜（ＳｉＯ２）１１を形成する（図８（ａ））。尚、基板材料としては、シリコン単結晶基板のみならず、ＳＯＩ（Silicon on Insulator）基板、導電性基板、絶縁性基板等を用いることが可能である。
【００５２】
次に、シリコン酸化膜１１上にＲＦバイアス励起のマグネトロンスパッタ法によりＴｉからなる高密着層１３を形成する（図８（ｂ））。
【００５３】
次に、高密着層１３を構成するＴｉ薄膜に高出力のレーザビームを照射する。これにより、レーザ照射された領域のＴｉ薄膜がアブレーション効果によって蒸発し、消失する。圧電アクチュエータ１７のパターンに対応させてレーザ照射を行うことにより、高密着層１３のパターニングを行う。高密着層１３を除去した部分においては、低密着層として機能するシリコン酸化膜１１が露出することとなる（図８（ｃ））。
【００５４】
次に、高密着層１３が形成されたシリコン基板１０上に下部電極１４を構成するＰｔ薄膜をマグネトロンスパッタ法により形成する。これにより、高密着層１３のパターンは潜像となり、シリコン基板１０の最表面はＰｔ薄膜によって全面が覆われる。下部電極１４は、自身を構成するＰｔとの密着強度が相対的に高いＴｉ（下地層１３ａ）と、Ｐｔとの密着強度が相対的に低い低密着層として機能するシリコン酸化膜１１の双方に接している（図８（ｄ））。
【００５５】
次に、公知の反応性アーク放電イオンプレーティング（ＡＤＲＩＰ：Ａｒｃ  Ｄｉｓｃｈａｒｇｅｄ  Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｐｌａｔｉｎｇ）法によりＰＺＴ膜等からなるペロブスカイト結晶構造を有する誘電体薄膜１５を下部電極１４上に形成する。下部電極１４を構成するＰｔ薄膜が全面に露出した基板上にＰＺＴ膜を成長させることとなるので、結晶性の良い誘電体薄膜１５を形成することができる（図９（ｅ））。
【００５６】
次に、マグネトロンスパッタ法により上部電極１５を構成するＰｔ薄膜を誘電体薄膜１５上に形成する（図９（ｆ））。
【００５７】
次に、上記各工程を経た基板に超音波処理またはヒートショック処理を施す。これにより、Ｐｔ（下部電極１４）とシリコン酸化膜１１との界面において剥離を促進させる。超音波処理は、上部電極１６の形成まで完了した基板を超音波洗浄槽に投入し、所定のパワーおよび処理時間にて超音波を印加することにより行う。超音波処理によって機械的振動が加えられることにより、比較的密着強度の低いＰｔ（下部電極１４）とシリコン酸化膜１１との界面において剥離が生じる。一方、比較的密着強度の高いＰｔ（下部電極１４）とＴｉ（高密着層１３）との界面においては剥離は生じない。ヒートショック処理は、例えば、気相又は液相の冷熱サイクル槽に基板を投入し、所定の温度勾配で基板温度を昇降させることにより行う（図９（ｇ））。
【００５８】
下部電極１４とシリコン酸化膜１１との界面において剥離が生じると、この剥離した部分において誘電体薄膜１５が下部電極１４および上部電極１６ごとリフトオフされる。すなわち、高密着層１３のパターニングによりシリコン酸化膜１１を露出させた部分の誘電体薄膜１５が除去される。一方、高密着層１３が残された部分においては剥離が生じないため誘電体薄膜１５はシリコン基板１０上に残ることとなる。このように、誘電体薄膜１５を選択的にリフトオフさせることにより、レーザ照射によって形成された高密着層１３のパターンに対応した誘電体薄膜１５のパターンニングを行うことが可能となる。Ｐｔ（下部電極１４）とシリコン酸化膜１１の密着強度はもともと高くないため、誘電体薄膜１５がリフトオフされた部分は、変性層の残渣のない非常に平坦且つ清浄なシリコン酸化膜１１の表面が露出する（図９（ｈ））。
【００５９】
以上の各工程を経ることにより、実施例２に係る誘電体薄膜デバイスが完成する。上記したように、実施例２に係る製造方法においては、下部電極構造をＴｉ／Ｐｔの２層構造とし、Ｔｉをパターニングすることにより、下部電極との密着強度が比較的低いシリコン酸化膜を露出させた。下部電極がＴｉとシリコン酸化膜との双方に接するように構成することで、上記実施例１と同様、誘電体薄膜の選択的なリフトオフが可能となり、フォトリソグラフィー技術を用いることなく誘電体薄膜のパターニングを行うことが可能となる。
【００６０】
尚、下部電極１４の材料としては、Ｐｔ以外にもＩｒ、Ｓｒ、ＳｒＲｕＯ３、ＬａＮｉＯ３、ＲｕＯ２、ＩｒＯ２等、ペロブスカイト型の結晶構造を持つ誘電体薄膜の成長に適した他の導電性材料を用いることができる。また、密着層１３の材料としては、Ｔｉ以外にもＺｒ、Ｒｕ、Ｉｒ、Ａｕ、Ｃｕ、Ｎｉ等、下部電極１４との密着性が比較的高い他の導電性材料を用いることができる。また、誘電体薄膜１５の材料としては、ＰＺＴ以外にもビスマスチタン酸ストロンチウム（ＳＢＴ）等の層状ペロブスカイト結晶構造持つ圧電性強誘電体、ランタンチタン酸ビスマス（ＢＬＴ）等の非鉛系ペロブスカイト型圧電性強誘電体などを用いることができる。また、下部電極１４の下地層をＴｉ単層にしたことに伴って、シリコン酸化膜１１の膜厚を実施例１の場合と比較して厚くすることがこの好ましい。これにより、誘電体薄膜に含まれる鉛のシリコン基板中へ拡散を防止することが可能となり、誘電体薄膜の結晶性を維持する効果が期待できる。
【００６１】
（実施例３）
以下、本発明の誘電体薄膜デバイスの製造方法の実施例３について説明する。上記した実施例１では、下部電極に対する密着強度が相対的に低いＴｉＯ２等からなる低密着層の上に下部電極に対する密着強度が相対的に高いＴｉ等からなる高密着層を積層し、高密着層のパターニングにより低密着層を部分的に露出させることとしていた。実施例３に係る製造方法は、低密着層と高密着層の配置を実施例１に対して入れ替え、低密着層にパターニングを施すようにした点で上記第１実施例と異なる。図１０（ａ）〜（ｄ）および図１１（ｅ）〜（ｈ）  は、本発明の実施例３に係る誘電体薄膜デバイスの製造方法を示す断面図である。
【００６２】
はじめに、シリコン基板１０を用意し、シリコン基板１０の表面に熱酸化法等によりシリコン酸化膜（ＳｉＯ２）１１を形成する（図１０（ａ））。尚、基板材料としては、シリコン単結晶基板のみならず、ＳＯＩ（Silicon on Insulator）基板、導電性基板、絶縁性基板等を用いることが可能である。
【００６３】
次に、シリコン酸化膜（ＳｉＯ２）１１上にＲＦバイアス励起のマグネトロンスパッタ法により下部電極１４に対する密着強度が比較的高いＴｉからなる高密着層１３を形成する。続いて、同様にマグネトロンスパッタ法により下部電極１４に対する密着強度が比較的低いＴｉＯ２からなる低密着層１２を形成する（図１０（ｂ））。
【００６４】
次に、低密着層１２を構成するＴｉＯ２薄膜に高出力のレーザビームを照射する。これにより、レーザ照射された領域のＴｉＯ２薄膜がアブレーション効果によって蒸発し、消失する。圧電アクチュエータ１７のパターンに対応させてレーザ照射を行うことにより、低密着層１２のパターニングを行う。低密着層１２を除去した部分においては、高密着層１３を構成するＴｉが露出することとなる（図１０（ｃ））。
【００６５】
次に、低密着層１２および高密着層１３の上に下部電極１４を構成するＰｔ薄膜をマグネトロンスパッタ法により形成する。これにより、低密着層１２のパターンは潜像となり、基板１０の最表面はＰｔ薄膜によって全面が覆われる。下部電極１４は、自身を構成するＰｔとの密着強度が相対的に高いＴｉ（高密着層１３）と、Ｐｔとの密着強度が相対的に低いＴｉＯ２（低密着層１２）の双方に接している（図１０（ｄ））。
【００６６】
次に、公知の反応性アーク放電イオンプレーティング（ＡＤＲＩＰ：Ａｒｃ  Ｄｉｓｃｈａｒｇｅｄ  Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｐｌａｔｉｎｇ）法によりＰＺＴ膜等からなるペロブスカイト結晶構造を有する誘電体薄膜１５を下部電極１４上に形成する。下部電極１４を構成するＰｔ薄膜が全面に露出した基板上にＰＺＴ膜を成長させることとなるので、結晶性の良い誘電体薄膜１５を形成することができる（図１１（ｅ））。
【００６７】
次に、マグネトロンスパッタ法により上部電極１５を構成するＰｔ薄膜を誘電体薄膜１５上に形成する（図１１（ｆ））。
【００６８】
次に、上記各工程を経た基板に超音波処理またはヒートショック処理を施す。これにより、Ｐｔ（下部電極１４）とＴｉＯ２（低密着層１２）との界面において剥離を促進させる。超音波処理は、上部電極１６の形成まで完了した基板を超音波洗浄槽に投入し、所定のパワーおよび処理時間にて超音波を印加することにより行う。超音波処理によって機械的振動が加えられることにより、比較的密着強度の低いＰｔ（下部電極１４）とＴｉＯ２（低密着層１２）との界面において剥離が生じる。一方、比較的密着強度の高いＰｔ（下部電極１４）とＴｉ（高密着層１３）との界面においては剥離は生じない。ヒートショック処理は、例えば、気相又は液相の冷熱サイクル槽に基板を投入し、所定の温度勾配で基板温度を昇降させることにより行う（図１１（ｇ））。
【００６９】
Ｐｔ（下部電極１４）とＴｉＯ２（低密着層１２）との界面において剥離が生じると、この剥離した部分において誘電体薄膜１５が下部電極１４および上部電極１６ごとリフトオフされる。すなわち、ＴｉＯ２（低密着層１２）のパターニングによりＴｉＯ２（低密着層１２）が残された部分の誘電体薄膜１５が除去される。一方、Ｔｉ（高密着層１３）を露出させた部分においては剥離が生じないため誘電体薄膜１５はシリコン基板１０上に残ることとなる。このように、誘電体薄膜１５を選択的にリフトオフさせることにより、レーザ照射によって形成された低密着層１２のパターンに対応した誘電体薄膜１５のパターンニングを行うことが可能となる。Ｐｔ（下部電極１４）とＴｉＯ２（低密着層１２）の密着強度はもともと高くないため、誘電体薄膜１５がリフトオフされた部分は、変性層の残渣のない非常に平坦且つ清浄なＴｉＯ２表面が露出する（図１１（ｈ））。
【００７０】
以上の各工程を経ることにより、実施例３に係る誘電体薄膜デバイスが完成する。上記したように、実施例３に係る製造方法においては、低密着層と高密着層の配置を実施例１に対して入れ替え、低密着層に対してパターニングを施すこととしたが、このような場合でも、下部電極は自身に対する密着強度が互いに異なる低密着層と高密着層の双方に接することとなり、上記実施例１と同様、誘電体薄膜の選択的なリフトオフが可能となり、フォトリソグラフィー技術を用いることなく誘電体薄膜のパターニングを行うことが可能となる。
【００７１】
尚、下部電極１４の材料としては、Ｐｔ以外にもＩｒ、Ｓｒ、ＳｒＲｕＯ３、ＬａＮｉＯ３、ＲｕＯ２、ＩｒＯ２等、ペロブスカイト型の結晶構造を持つ誘電体薄膜の成長に適した他の導電性材料を用いることができる。また、低密着層１２の材料としては、ＴｉＯ２以外にもＺｒＯ２、ＲｕＯ２、ＩｒＯ２等、下部電極１４との密着性が比較的低い他の導電性材料を用いることができる。また、高密着層１３の材料としては、Ｔｉ以外にもＺｒ、Ｒｕ、Ｉｒ、Ａｕ、Ｃｕ、Ｎｉ等、下部電極１４との密着性が比較的高い他の導電性材料を用いることができる。また、誘電体薄膜１５の材料としては、ＰＺＴ以外にもビスマスチタン酸ストロンチウム（ＳＢＴ）等の層状ペロブスカイト結晶構造持つ圧電性強誘電体、ランタンチタン酸ビスマス（ＢＬＴ）等の非鉛系ペロブスカイト型圧電性強誘電体などを用いることができる。
【００７２】
（実施例４）
以下、本発明の誘電体薄膜デバイスの製造方法の実施例４について説明する。実施例４は、上記実施例３の改変例に相当し、低密着層をシリコン酸化膜で構成した点が上記実施例３と異なる。図１２（ａ）〜（ｄ）および図１３（ｅ）〜（ｈ）  は、本発明の実施例３に係る誘電体薄膜デバイスの製造方法を示す断面図である。
【００７３】
はじめに、シリコン基板１０を用意し、シリコン基板１０の表面に熱酸化法等によりシリコン酸化膜（ＳｉＯ２）１１を形成する（図１２（ａ））。尚、基板材料としては、シリコン単結晶基板のみならず、ＳＯＩ（Silicon on Insulator）基板、導電性基板、絶縁性基板等を用いることが可能である。
【００７４】
次に、シリコン酸化膜１１上にＲＦバイアス励起のマグネトロンスパッタ法により下部電極１４に対する密着強度が比較的高いＴｉからなる高密着層１３を形成する。続いて、シラン（ＳｉＨ４）と酸素（Ｏ２）を原料ガスとして用いたＣＶＤ法により高密着層１３の上に下部電極１４に対する密着強度が比較的低いＳｉＯ２からなる低密着層１２ａを形成する（図１２（ｂ））。
【００７５】
次に、レジストマスク形成およびエッチング処理により圧電アクチュエータ１７のパターンに対応させて低密着層１２ａのパターニングを行う。エッチングにより低密着層１２ａを除去した部分においては、高密着層１３を構成するＴｉが露出することとなる（図１２（ｃ））。
【００７６】
次に、低密着層１２ａおよび高密着層１３の上に下部電極１４を構成するＰｔ薄膜をマグネトロンスパッタ法により形成する。これにより、低密着層１２ａのパターンは潜像となり、基板１０の最表面はＰｔ薄膜によって全面が覆われる。下部電極１４は、自身を構成するＰｔとの密着強度が相対的に高いＴｉ（高密着層１３）と、Ｐｔとの密着強度が相対的に低いＳｉＯ２（低密着層１２ａ）の双方に接している（図１２（ｄ））。
【００７７】
次に、公知の反応性アーク放電イオンプレーティング（ＡＤＲＩＰ：Ａｒｃ  Ｄｉｓｃｈａｒｇｅｄ  Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｐｌａｔｉｎｇ）法によりＰＺＴ膜等からなるペロブスカイト結晶構造を有する誘電体薄膜１５を下部電極１４上に形成する。下部電極１４を構成するＰｔ薄膜が全面に露出した基板上にＰＺＴ膜を成長させることとなるので、結晶性の良い誘電体薄膜１５を形成することができる（図１３（ｅ））。
【００７８】
次に、マグネトロンスパッタ法により上部電極１５を構成するＰｔ薄膜を誘電体薄膜１５上に形成する（図１３（ｆ））。
【００７９】
次に、上記各工程を経た基板に超音波処理またはヒートショック処理を施す。これにより、Ｐｔ（下部電極１４）とＳｉＯ２（低密着層１２ａ）との界面において剥離を促進させる。超音波処理は、上部電極１６の形成まで完了した基板を超音波洗浄槽に投入し、所定のパワーおよび処理時間にて超音波を印加することにより行う。超音波処理によって機械的振動が加えられることにより、比較的密着強度の低いＰｔ（下部電極１４）とＳｉＯ２（低密着層１２ａ）との界面において剥離が生じる。一方、比較的密着強度の高いＰｔ（下部電極１４）とＴｉ（高密着層１３）との界面においては剥離は生じない。ヒートショック処理は、例えば、気相又は液相の冷熱サイクル槽に基板を投入し、所定の温度勾配で基板温度を昇降させることにより行う（図１３（ｇ））。
【００８０】
Ｐｔ（下部電極１４）とＳｉＯ２（低密着層１２ａ）との界面において剥離が生じると、この剥離した部分において誘電体薄膜１５が下部電極１４および上部電極１６ごとリフトオフされる。すなわち、ＳｉＯ２（低密着層１２ａ）のパターニングによりＳｉＯ２（低密着層１２ａ）が残された部分の誘電体薄膜１５が除去される。一方、Ｔｉ（高密着層１３）を露出させた部分においては剥離が生じないため誘電体薄膜１５はシリコン基板１０上に残ることとなる。このように、誘電体薄膜１５を選択的にリフトオフさせることにより、低密着層１２ａのパターンに対応した誘電体薄膜１５のパターンニングを行うことが可能となる。Ｐｔ（下部電極１４）とＳｉＯ２（低密着層１２ａ）の密着強度はもともと高くないため、誘電体薄膜１５がリフトオフされた部分は、変性層の残渣のない非常に平坦且つ清浄なＳｉＯ２表面が露出する（図１３（ｈ））。
【００８１】
以上の各工程を経ることにより、実施例４に係る誘電体薄膜デバイスが完成する。上記したように、実施例４に係る製造方法においては、ＳｉＯ２からなる低密着層に対してパターニングを施すこととしたが、このような場合でも、下部電極は自身に対する密着強度が互いに異なる低密着層と高密着層の双方に接することとなり、上記実施例１と同様、誘電体薄膜の選択的なリフトオフが可能となり、フォトリソグラフィー技術を用いることなく誘電体薄膜のパターニングを行うことが可能となる。
【００８２】
尚、下部電極１４の材料としては、Ｐｔ以外にもＩｒ、Ｓｒ、ＳｒＲｕＯ３、ＬａＮｉＯ３、ＲｕＯ２、ＩｒＯ２等、ペロブスカイト型の結晶構造を持つ誘電体薄膜の成長に適した他の導電性材料を用いることができる。また、高密着層１３の材料としては、Ｔｉ以外にもＺｒ、Ｒｕ、Ｉｒ、Ａｕ、Ｃｕ、Ｎｉ等、下部電極１４との密着性が比較的高い他の導電性材料を用いることができる。また、誘電体薄膜１５の材料としては、ＰＺＴ以外にもビスマスチタン酸ストロンチウム（ＳＢＴ）等の層状ペロブスカイト結晶構造持つ圧電性強誘電体、ランタンチタン酸ビスマス（ＢＬＴ）等の非鉛系ペロブスカイト型圧電性強誘電体などを用いることができる。
【符号の説明】
【００８３】
１０  シリコン基板
１１  シリコン酸化膜
１２、１２ａ  低密着層
１３  高密着層
１４  下部電極
１５  誘電体薄膜
１６  上部電極
１７  圧電アクチュエータ
２２  ミラー
【図１】
0005596312.tif 000002
【図２】
0005596312.tif 000003
【図３】
0005596312.tif 000004
【図４】
0005596312.tif 000005
【図５】
0005596312.tif 000006
【図６】
0005596312.tif 000007
【図７】
0005596312.tif 000008
【図８】
0005596312.tif 000009
【図９】
0005596312.tif 000010
【図１０】
0005596312.tif 000011
【図１１】
0005596312.tif 000012
【図１２】
0005596312.tif 000013
【図１３】
0005596312.tif 000014