(57)【特許請求の範囲】
【請求項１】
第１の端子が第１の配線と電気的に接続された第１のトランジスタと、
第１の端子が前記第１のトランジスタの第２の端子と電気的に接続された第２のトランジスタと、
第１の端子が第２の配線と電気的に接続され、第２の端子が第３の配線と電気的に接続され、且つゲートが前記第１のトランジスタの第２の端子と電気的に接続された第３のトランジスタと、
第１の端子が前記第３の配線と電気的に接続された第４のトランジスタと、
第１の端子が前記第３の配線と電気的に接続された第５のトランジスタと、
第１の端子が前記第５のトランジスタの第２の端子と電気的に接続された第６のトランジスタと、
第１の端子が第４の配線と電気的に接続され、第２の端子が前記第２のトランジスタのゲートと電気的に接続され、且つゲートが前記第５のトランジスタの第２の端子と電気的に接続された第７のトランジスタと、
第１の端子が前記第７のトランジスタの第２の端子と電気的に接続された第８のトランジスタと、
第１の端子が前記第７のトランジスタの第２の端子と電気的に接続された第９のトランジスタと、
第１の端子が前記第９のトランジスタの第２の端子と電気的に接続された第１０のトランジスタと、
第１の端子が前記第２の配線と電気的に接続され、第２の端子が第５の配線と電気的に接続され、且つゲートが前記第９のトランジスタの第２の端子と電気的に接続された第１１のトランジスタと、
第１の端子が前記第５の配線と電気的に接続された第１２のトランジスタと、を有し、
前記第１の配線は、スタートパルスを供給する機能を有し、
前記第２の配線は、第１のクロック信号を供給する機能を有し、
前記第３の配線は、第１の画素と電気的に接続され、
前記第４の配線は、第２のクロック信号を供給する機能を有し、
前記第５の配線は、第２の画素と電気的に接続され、
前記第３のトランジスタの第２の端子又は前記第４のトランジスタの第１の端子の負荷は、前記第７のトランジスタの第２の端子又は前記第８のトランジスタの第１の端子の負荷よりも大きく、
前記第１のトランジスタのチャネル幅は、前記第５のトランジスタのチャネル幅よりも大きいことを特徴とする表示装置。
【請求項２】
請求項１において、
前記第２のトランジスタのチャネル幅は、前記第６のトランジスタのチャネル幅よりも大きいことを特徴とする表示装置。
【請求項３】
請求項１又は請求項２において、
前記第３のトランジスタのチャネル幅は、前記第７のトランジスタのチャネル幅よりも大きいことを特徴とする表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第４のトランジスタのチャネル幅は、前記第８のトランジスタのチャネル幅よりも大きいことを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１乃至第８のトランジスタのいずれか一は、酸化物半導体を有することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、アクティブマトリクス方式で駆動される表示装置に関する。また、当該表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
アクティブマトリクス方式で駆動される表示装置は、各画素にトランジスタ等のスイッチとして機能する素子と、該スイッチがオン時に画素に電気的に接続され、当該画素へ映像信号を出力する駆動回路（ソースドライバ）と、当該スイッチのスイッチングを制御する駆動回路（ゲートドライバ）とを有する。
【０００３】
また、各画素のスイッチのみならずゲートドライバをトランジスタで構成することも可能である。そのため、絶縁基板上に設けられた非単結晶半導体を用いて形成されたトランジスタを用いて、各画素のスイッチ及びゲートドライバを構成した表示装置も開発されている。
【０００４】
上述したゲートドライバは、表示装置の画素部に近接して設けられる。しかしながら、画素部の一辺に近接してゲートドライバが設けられる場合、表示部が表示装置の片側に偏ることになる。そのため、ゲートドライバを画素部の左右に分割した構成の表示装置が開発されている（例えば、特許文献１参照）。
【０００５】
特許文献１で開示される表示装置の構成を図１０に示す。図１０に示した表示装置は、画素部１００１を挟んで、第１のゲートドライバ１００２Ａと第２のゲートドライバ１００２Ｂが対向するように設けられている。第１のゲートドライバ１００２Ａは、奇数行目のゲート線に出力端子が電気的に接続され、第２のゲートドライバ１００２Ｂは、偶数行目のゲート線に出力端子が電気的に接続される。つまり、第１のゲートドライバ１００２Ａによって、画素部１００１の奇数行に配列された画素とソースドライバの電気的な接続が制御され、第２のゲートドライバ１００２Ｂによって、画素部の偶数行に配列された画素とソースドライバの電気的な接続が制御される。
【０００６】
さらに、第１のゲートドライバ１００２Ａ及び第２のゲートドライバ１００２Ｂは、それぞれ複数のシフトレジスタを有する。第１のシフトレジスタ（ＳＲＣ１）の出力端子は、第１のゲート線１００３１を介して第２のシフトレジスタ（ＳＲＣ２）の入力端子の一つに電気的に接続され、第２のシフトレジスタ（ＳＲＣ２）の出力端子は、第２のゲート線１００３２を介して第３のシフトレジスタ（ＳＲＣ３）の入力端子の一つに電気的に接続される。以下、同様に第ｋのシフトレジスタ（ＳＲＣｋ）の出力端子は、第ｋのゲート線１００３ｋを介して第ｋ＋１のシフトレジスタ（ＳＲＣｋ＋１）の入力端子の一つに電気的に接続される。つまり、ある行に配置された画素のそれぞれとソースドライバとを電気的に接続させる信号が、出力端子が次の行に配列された画素のそれぞれと電気的に接続されたシフトレジスタのスタートパルス信号として用いられている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４１６３４１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
画素部内に延在するゲート線には様々な寄生容量及び寄生抵抗が生じる。特に、画素部の高精細化によって、ゲート線に生じる寄生容量及び寄生抵抗の影響が大きくなる。上述したように、図１０に示した表示装置は、ゲート線を介してシフトレジスタのスタートパルス信号が入力される。そのため、図１０に示した表示装置は、高精細化又は大型化によって、信号が遅延又は鈍ってしまう可能性が高い表示装置であると言える。
【０００９】
上述した問題に鑑み、本発明の一態様は、良好な映像表示が可能な表示装置を提供することを課題の一とする。
【００１０】
また、本発明の一態様は、単極性のトランジスタを用いてゲートドライバが構成された表示装置を提供することを課題の一とする。
【００１１】
また、本発明の一態様は、回路面積が低減されたゲートドライバを有する表示装置を提供することを課題の一とする。
【課題を解決するための手段】
【００１２】
本発明の一態様は、各々が平行又は略平行に配列された複数のゲート線と、ゲート線の奇数行目の各々に電気的に接続された第１のゲートドライバと、ゲート線の偶数行目の各々に電気的に接続された第２のゲートドライバと、を有し、第１のゲートドライバは、出力端子が第ｋ（ｋは３以上の奇数）のゲート線に電気的に接続され、第１の入力端子が第ｋ―２の転送信号生成回路の出力端子に電気的に接続され、第２の入力端子がクロック信号線に電気的に接続され、第３の入力端子が第ｋのフリップフロップ回路用ストップパルス信号線に電気的に接続された、第ｋのフリップフロップ回路と、出力端子が第ｋ＋２のフリップフロップ回路の第１の入力端子に電気的に接続され、第１の入力端子が第ｋのフリップフロップ回路の出力端子に電気的に接続され、第２の入力端子が反転クロック信号線に電気的に接続され、第３の入力端子が第ｋの転送信号生成回路用ストップパルス信号線に電気的に接続された、第ｋの転送信号生成回路と、を有し、第２のゲートドライバは、出力端子が第ｋ＋１のゲート線に電気的に接続され、第１の入力端子が第ｋ―１の転送信号生成回路の出力端子に電気的に接続され、第２の入力端子が前記反転クロック信号線に電気的に接続され、第３の入力端子が第ｋ＋１のフリップフロップ回路用ストップパルス信号線に電気的に接続された、第ｋ＋１のフリップフロップ回路と、出力端子が第ｋ＋３のフリップフロップ回路の第１の入力端子に電気的に接続され、第１の入力端子が前記第ｋ＋１のフリップフロップ回路の出力端子に電気的に接続され、第２の入力端子が前記クロック信号線に電気的に接続され、第３の入力端子が第ｋの転送信号生成回路用ストップパルス信号線に電気的に接続された、第ｋ＋１の転送信号生成回路と、を有する表示装置である。
【００１３】
また、上記第ｋのフリップフロップ回路と上記第ｋの転送信号生成回路の回路構成が同一である表示装置も本発明の一態様である。
【００１４】
なお、上述のストップパルス信号線とは、各回路にストップパルス信号を入力する配線である。
【００１５】
具体的には、第ｋのフリップフロップ回路用ストップパルス信号として、第ｋの転送信号生成回路の出力信号を適用することができる。
【００１６】
また、第ｋのフリップフロップ回路用ストップパルス信号として、第ｋ＋１のフリップフロップ回路の出力信号を適用することもできる。
【００１７】
同様に、第ｋの転送信号生成回路用ストップパルス信号として、第ｋ＋２のフリップフロップ回路の出力信号を適用することができる。
【００１８】
また、第ｋの転送信号生成回路用ストップパルス信号として、第ｋ＋１の転送信号生成回路の出力信号を適用することもできる。
【００１９】
さらに、上記構成を有する表示装置を備えた電子機器も本発明の一態様である。
【発明の効果】
【００２０】
本発明の一態様の表示装置が有する第１のゲートドライバ及び第２のゲートドライバは、入力された信号を半クロック周期遅らせて出力する転送信号生成回路を有する。そのため、信号の遅延又は鈍りが生じることがなく、良好な表示を行うことが可能な表示装置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】実施の形態１で説明する表示装置を示す図
【図２】実施の形態１で説明するゲートドライバの構成を示す図
【図３】実施の形態１で説明するゲートドライバのタイミングチャートを示す図
【図４】実施の形態２で説明する回路構成の具体例を示す図。
【図５】実施の形態２で説明する回路のタイミングチャートを示す図。
【図６】実施の形態３で説明する回路構成の具体例を示す図。
【図７】実施の形態３で説明するインバータ回路の具体例を示す図。
【図８】実施の形態４で説明する回路構成の具体例を示す図。
【図９】実施の形態４で説明する制御回路の具体例を示す図。
【図１０】特許文献１のゲートドライバの構成を説明する図。
【図１１】実施の形態６で説明する電子機器の具体例を示す図。
【図１２】実施の形態６で説明する電子機器の具体例を示す図。
【図１３】実施の形態６で説明する電子機器の具体例を示す図。
【図１４】実施例１で説明する（Ａ）従来の回路構成を示す図（Ｂ）本明細書の回路構成を示す図。
【図１５】実施例１で説明する従来のゲートドライバのフリップフロップ回路の出力信号と本明細書で開示されるゲートドライバのフリップフロップ回路の出力信号を示す図。
【発明を実施するための形態】
【００２２】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２３】
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置の一例を示す。具体的には、第１及び第２のゲートドライバを有するアクティブマトリクス型の表示装置について図１乃至図３を用いて説明する。
【００２４】
＜表示装置の構成例＞
図１は、アクティブマトリクス型の表示装置１００を示す図である。表示装置１００は、画素部１０１と、ソースドライバ１０２と、第１のゲートドライバ１０３Ａと、第２のゲートドライバ１０３Ｂと、各々が平行又は略平行に配列されたｍ（ｍは正の整数）本のソース線１０４１〜１０４ｍと、各々が平行又は略平行に配列されたｎ（ｎは正の整数）本のゲート線１０５１〜１０５ｎとを有する。なお、画素部１０１は、表示装置１００の中央部に設けられ、ソースドライバ１０２は、画素部１０１の一辺に近接して設けられ、第１のゲートドライバ１０３Ａと第２のゲートドライバ１０３Ｂは、ソースドライバ１０２が設けられた辺とは異なる辺に近接し、且つ画素部１０１を間に挟んで対向するように設けられる。また、ソースドライバ１０２は、ｍ本のソース線１０４１〜１０４ｍを介して画素部１０１に電気的に接続され、第１のゲートドライバ１０３Ａは、ｎ本のゲート線１０５１〜１０５ｎの奇数番目を介して、画素部１０１に電気的に接続され、第２のゲートドライバ１０３Ｂは、ｎ本のゲート線１０５１〜１０５ｎの偶数番目を介して、画素部１０１に電気的に接続される。
【００２５】
また、ソースドライバ１０２、第１のゲートドライバ１０３Ａ、及び第２のゲートドライバ１０３Ｂには、フレキシブルプリント基板１０６Ａ、１０６Ｂを介して外部から信号（クロック信号、スタートパルス信号など）が入力される。
【００２６】
さらに、画素部１０１は、ｎ×ｍ個の画素１０７１１〜１０７ｎｍを有する。なお、画素１０７１１〜１０７ｎｍは、ｎ行ｍ列に配列している。また、ｍ本のソース線１０４１〜１０４ｍの各々は、各列に配列したｎ個の画素に電気的に接続され、ｎ本のゲート線１０５１〜１０５ｎの各々は、各行に配列したｍ個の画素に電気的に接続される。別言すると、ｉ行ｊ列（ｉ、ｊは正の整数、ただし１≦ｉ≦ｎ、１≦ｊ≦ｍ）に配置された画素１０５ｉｊは、ソース線１０４ｊ及びゲート線１０５ｉに電気的に接続される。
【００２７】
つまり、ソースドライバ１０２は、ｍ本のソース線１０４１〜１０４ｍを介して、画素部１０１が有する各画素に電気的に接続され、第１のゲートドライバ１０３Ａは、ｎ本のゲート線１０５１〜１０５ｎの奇数番目を介して、画素部１０１が有する奇数行に配列された各画素に電気的に接続され、第２のゲートドライバ１０３Ｂは、ｎ本のゲート線１０５１〜１０５ｎの偶数番目を介して、画素部１０１が有する偶数行に配列された各画素に電気的に接続される。
【００２８】
＜表示装置の動作例＞
表示装置１００において、ソースドライバ１０２は、画素部１０１が有する各画素１０７１１〜１０７ｎｍへ映像信号を出力する回路であり、第１のゲートドライバ１０３Ａ及び第２のゲートドライバ１０３Ｂは、ソースドライバ１０２と画素１０７１１〜１０７ｎｍの電気的な接続を制御する回路である。
【００２９】
表示装置１００は、ｎ×ｍ個の画素１０７１１〜１０７ｎｍの各々に映像信号を入力することで、画素部１０１に映像の表示をさせる。表示装置１００の具体的な動作について以下に述べる。
【００３０】
まず、第１のゲートドライバ１０３Ａが１行目に配列したｍ個の画素を選択し（ソースドライバ１０２と１行目に配列されたｍ個の画素が電気的に接続され）、ソース線１０４１〜１０４ｍを介して、１行目に配列されたｍ個の画素１０７１１〜１０７１ｍに映像信号が入力される。次いで、第２のゲートドライバ１０３Ｂが２行目に配列されたｍ個の画素を選択し、ソース線１０４１〜１０４ｍを介して、２行目に配列されたｍ個の画素１０７２１〜１０７２ｍに映像信号が入力される。以下、同様にして第１のゲートドライバ１０３Ａ及び第２のゲートドライバ１０３Ｂが交互に各行のｍ個の画素を選択し、各画素に映像信号が入力される。表示装置１００は、以上の動作を連続的に行うことによって、映像を表示している。
【００３１】
＜ゲートドライバの構成例＞
図２は、アクティブマトリクス型の表示装置１００が有する第１のゲートドライバ１０３Ａ及び第２のゲートドライバ１０３Ｂの詳細な構成例を示すブロック図である。
【００３２】
第１のゲートドライバ１０３Ａ及び第２のゲートドライバ１０３Ｂは、少なくとも３つの入力端子と１つの出力端子を有するフリップフロップ回路及び転送信号生成回路をそれぞれ複数有する。
【００３３】
第１のゲートドライバ１０３Ａが有する第１のフリップフロップ回路（Ｆ１）は、出力端子が第１のゲート線１０５１に電気的に接続され、第１の入力端子が第１のスタートパルス信号（ＳＰ１）線に電気的に接続され、第２の入力端子がクロック信号（ＣＫ）線に電気的に接続され、第３の入力端子が第１のフリップフロップ回路用ストップパルス信号（ＳＴＰ（Ｆ１））線に電気的に接続される。
【００３４】
また、第１のゲートドライバ１０３Ａが有する第１の転送信号生成回路（Ｔ１）は、出力端子が第３のフリップフロップ回路（Ｆ３）の第１の入力端子に電気的に接続され、第１の入力端子が第１のフリップフロップ回路（Ｆ１）の出力端子に電気的に接続され、第２の入力端子が反転クロック信号（ＣＫＢ）線に電気的に接続され、第３の入力端子が第１の転送信号生成回路用ストップパルス信号（ＳＴＰ（Ｔ１））線に電気的に接続される。
【００３５】
第２のゲートドライバ１０３Ｂが有する第２のフリップフロップ回路（Ｆ２）は、出力端子が第２のゲート線１０５２に電気的に接続され、第１の入力端子が第２のスタートパルス信号（ＳＰ２）線に電気的に接続され、第２の入力端子が反転クロック信号（ＣＫＢ）線に電気的に接続され、第３の入力端子が第２のフリップフロップ回路用ストップパルス信号（ＳＴＰ（Ｆ２））線に電気的に接続される。
【００３６】
また、第２のゲートドライバ１０３Ｂが有する第２の転送信号生成回路（Ｔ２）は、出力端子が第４のフリップフロップ回路（図示しない）の第１の入力端子に電気的に接続され、第１の入力端子が第２のフリップフロップ回路（Ｆ２）の出力端子に電気的に接続され、第２の入力端子がクロック信号（ＣＫ）線に電気的に接続され、第３の入力端子が第２の転送信号用ストップパルス信号（ＳＴＰ（Ｔ２））線に電気的に接続される。
【００３７】
第１のゲートドライバ１０３Ａが有する第ｋ（ｋは３以上の奇数）のフリップフロップ回路（Ｆｋ）は、出力端子が第ｋのゲート線１０５ｋに電気的に接続され、第１の入力端子が第ｋ―２の転送信号生成回路（Ｔｋ−２）の出力端子に電気的に接続され、第２の入力端子がクロック信号（ＣＫ）線に電気的に接続され、第３の入力端子が第ｋのフリップフロップ回路用ストップパルス信号（ＳＴＰ（Ｆｋ））線に電気的に接続される。
【００３８】
また、第１のゲートドライバ１０３Ａが有する第ｋの転送信号生成回路（Ｔｋ）は、出力端子が第ｋ＋２のフリップフロップ回路（Ｆｋ＋２）に電気的に接続され、第１の入力端子が第ｋのフリップフロップ回路（Ｆｋ）の出力端子に電気的に接続され、第２の入力端子が反転クロック信号（ＣＫＢ）線に電気的に接続され、第３の入力端子が第ｋの転送信号生成回路用ストップパルス信号（ＳＴＰ（Ｔｋ））線に電気的に接続される。
【００３９】
第２のゲートドライバ１０３Ｂが有する第ｋ＋１のフリップフロップ回路（Ｆｋ＋１）は、出力端子が第ｋ＋１のゲート線１０５ｋ＋１に電気的に接続され、第１の入力端子が第ｋ―１の転送信号生成回路（Ｔｋ−１）の出力端子に電気的に接続され、第２の入力端子が反転クロック信号（ＣＫＢ）線に電気的に接続され、第３の入力端子が第ｋ＋１のフリップフロップ回路用ストップパルス信号（ＳＴＰ（Ｆｋ＋１））線に電気的に接続される。
【００４０】
また、第２のゲートドライバ１０３Ｂが有する第ｋ＋１の転送信号生成回路（Ｔｋ＋１）は、出力端子が第ｋ＋３のフリップフロップ回路（Ｆｋ＋３）の第１の入力端子に電気的に接続され、第１の入力端子が第ｋ＋１のフリップフロップ回路（Ｆｋ＋１）の出力端子に電気的に接続され、第２の入力端子がクロック信号（ＣＫ）線に電気的に接続され、第３の入力端子が第ｋ＋１の転送信号用ストップパルス信号（ＳＴＰ（Ｔｋ＋１））線に電気的に接続される。
【００４１】
上述した第１のゲートドライバ１０３Ａ及び第２のゲートドライバ１０３Ｂが有する複数のフリップフロップ回路と複数の転送信号生成回路は、それぞれの電気的な接続関係が共通する点と相違する点を有する。具体的な相違点について以下に列挙する。
【００４２】
まず、第１のゲートドライバが有するフリップフロップ回路及び転送信号生成回路と、第２のゲートドライバが有するフリップフロップ回路及び転送信号生成回路とにおいて、電気的な接続関係が相違する点について述べる。
【００４３】
第１のゲートドライバ１０３Ａが有するフリップフロップ回路の第２の入力端子はクロック信号（ＣＫ）線に電気的に接続され、転送信号生成回路の第２の入力端子は反転クロック信号（ＣＫＢ）線に電気的に接続されるのに対し、第２のゲートドライバ１０３Ｂが有するフリップフロップ回路の第２の入力端子は反転クロック信号（ＣＫＢ）線に電気的に接続され、転送信号生成回路の第２の入力端子はクロック信号（ＣＫ）線に電気的に接続される。
【００４４】
次いで、全てのフリップフロップ回路と転送信号生成回路において、電気的な接続関係が相違する点について述べる。
【００４５】
第１のフリップフロップ（Ｆ１）回路の出力端子が第１のゲート線１０５１に電気的に接続されるのをはじめ、各フリップフロップ回路の出力端子は、同じ行に設けられたゲート線に電気的に接続される。一方、第１の転送信号生成回路（Ｔ１）の出力端子が第３のフリップフロップ回路（Ｆ３）の第１の入力端子に電気的に接続されるのをはじめ、各転送信号生成回路の出力端子は、下段に設けられたフリップフロップ回路の第１の入力端子に電気的に接続される。なお、上段に転送信号生成回路が設けられていない第１のフリップフロップ回路（Ｆ１）及び第２のフリップフロップ回路（Ｆ２）の第１の入力端子は、それぞれ第１のスタートパルス信号（ＳＰ１）線及び第２のスタートパルス信号（ＳＰ２）線に電気的に接続される。
【００４６】
また、全てのフリップフロップ回路の第３の入力端子及び転送信号生成回路の第３の入力端子は、それぞれ異なるストップパルス信号（ＳＴＰ）線に電気的に接続される。
【００４７】
＜ゲートドライバの動作例＞
図３は、タイミングチャートを示す図である。なお、図３には、クロック信号（ＣＫ）、反転クロック信号（ＣＫＢ）、第１のスタートパルス信号（ＳＰ１）、第２のスタートパルス信号（ＳＰ２）、第１のフリップフロップ回路の出力信号（Ｆ１ＯＵＴ）乃至第４のフリップフロップ回路の出力信号（Ｆ４ＯＵＴ）、及び第１の転送信号生成回路の出力信号（Ｔ１ＯＵＴ）乃至第４の転送信号生成回路の出力信号（Ｔ４ＯＵＴ）を示している。なお、クロック信号（ＣＫ）は、一定周期でハイ（以下、Ｈと示す）レベルの信号とロウ（以下、Ｌと示す）レベルの信号を繰り返す信号であり、反転クロック信号（ＣＫＢ）は、クロック信号のＨレベルとＬレベルが反転した信号である。
【００４８】
期間Ｔ１において、第１のスタートパルス信号（ＳＰ１）がＨレベルに上昇し、Ｈレベルの信号が第１のフリップフロップ回路（Ｆ１）の第１の入力端子に入力される。
【００４９】
期間Ｔ２において、第２のスタートパルス信号（ＳＰ２）がＨレベルに上昇し、Ｈレベルの信号が第２のフリップフロップ回路（Ｆ２）の第１の入力端子に入力される。また、第１のフリップフロップ回路（Ｆ１）からＨレベルの信号が出力される。なお、第１のフリップフロップ回路（Ｆ１）から出力されたＨレベルの信号は、第１のゲート線１０５１を介して、画素部１０１に配列された１行目の各画素１０７１１〜１０７１ｍに入力される。これにより、１行目の各画素１０７１１〜１０７１ｍとソースドライバ１０２が電気的に接続し、ソースドライバ１０２から１行目に配列された各画素１０７１１〜１０７１ｍへ映像信号が入力される。また、第１の転送信号生成回路（Ｔ１）の第１の入力端子にも第１のフリップフロップ回路（Ｆ１）から出力されたＨレベルの信号が入力される。
【００５０】
期間Ｔ３において、第２のフリップフロップ回路（Ｆ２）からＨレベルの信号が出力される。前述の第１のフリップフロップ回路（Ｆ１）の出力信号がＨレベルの時と同様に、第２のフリップフロップ回路（Ｆ２）から出力されたＨレベルの信号は、第２のゲート線１０５２を介して、画素部１０１に配列された２行目の各画素１０７２１〜１０７２ｍに入力される。これにより、２行目の各画素１０７２１〜１０７２ｍとソースドライバ１０２が電気的に接続し、ソースドライバ１０２から２行目に配列された各画素１０７２１〜１０７２ｍへ映像信号が入力される。また、第１の転送信号生成回路（Ｔ１）からＨレベルの信号が出力され、第３のフリップフロップ回路（Ｆ３）の第１の入力端子に入力される。
【００５１】
期間Ｔ４以降においては前述の説明の動作の繰り返しである。つまり、第３のフリップフロップ回路（Ｆ３）以降のフリップフロップ回路から順次Ｈレベルの信号が出力され、それに伴い、配列された複数の画素への映像信号の入力が行毎に行われる。
【００５２】
本実施の形態で述べた表示装置は、第１及び第２のゲートドライバを有するアクティブマトリクス型の表示装置である。また、第１及び第２のゲートドライバは、それぞれ複数のフリップフロップ回路と、複数の転送信号生成回路とを有する。フリップフロップ回路と転送信号生成回路は共に、第１の入力端子に入力された信号をクロック信号の１／２周期遅らせて出力する回路である。また、転送信号生成回路の出力端子は、後段のフリップフロップ回路の第１の入力端子に直結される。そのため、転送信号生成回路からフリップフロップ回路へ入力される信号の遅延若しくは鈍りを低減することができる。
【００５３】
なお、本実施の形態では、１つのソースドライバと、２つのゲートドライバとを有する表示装置の例について示したが、本発明の実施の形態はこの構成に限定されない。例えば、表示装置が２つのゲートドライバのみを有し、外部から映像信号が入力される構成、２つのソースドライバと２つのゲートドライバを有し、映像信号が２つのソースドライバから入力される構成、又は各画素が２本のゲート線を介してゲートドライバと電気的に接続された構成なども本発明の一態様である。
【００５４】
（実施の形態２）
本実施の形態では、実施の形態１に示したフリップフロップ回路及び転送信号生成回路に適用可能な回路の具体例について図４及び図５を用いて説明する。具体的には、トランジスタを用いてフリップフロップ回路及び転送信号生成回路を構成する例について示す。なお、トランジスタのソース端子及びドレイン端子は、トランジスタの構造や動作条件等によって替わるため、いずれがソース端子又はドレイン端子であるかを特定することが困難である。そこで、以下においては、ソース端子及びドレイン端子の一方を第１端子、ソース端子及びドレイン端子の他方を第２端子と表記し、区別することとする。
【００５５】
＜回路構成例＞
図４は、実施の形態１に示した第１のゲートドライバ１０３Ａが有する第ｋのフリップフロップ回路（Ｆｋ）及び第ｋの転送信号生成回路（Ｔｋ）に適用可能な回路の一例を示す図である。なお、本実施の形態で示す第ｋのフリップフロップ回路（Ｆｋ）は、第１のトランジスタ４０１乃至第４のトランジスタ４０４を有し、第ｋの転送信号生成回路（Ｔｋ）は、第５のトランジスタ４０５乃至第８のトランジスタ４０８を有する。また、本実施の形態では、第ｋのフリップフロップ回路用ストップパルス信号（ＳＴＰ（Ｆｋ））として第ｋの転送信号生成回路の出力信号（ＴｋＯＵＴ）を用い、第ｋの転送信号生成回路用ストップパルス信号（ＳＴＰ（Ｔｋ））として第ｋ＋２のフリップフロップ回路の出力信号（Ｆｋ＋２ＯＵＴ）を用いる。
【００５６】
第１のトランジスタ４０１は、ゲート端子及び第１端子が第ｋ−２の転送信号生成回路（図示しない）の出力端子に電気的に接続される。
【００５７】
第２のトランジスタ４０２は、ゲート端子が第ｋの転送信号生成回路（Ｔｋ）の出力端子に電気的に接続され、第１端子が接地電位（ＶＳＳ）線に電気的に接続され、第２端子が第１のトランジスタ４０１の第２端子に電気的に接続される。
【００５８】
第３のトランジスタ４０３は、ゲート端子が第１のトランジスタ４０１の第２端子及び第２のトランジスタ４０２の第２端子に電気的に接続され、第１端子がクロック信号（ＣＫ）線に電気的に接続され、第２端子が第ｋの転送信号生成回路（Ｔｋ）の第１の入力端子に電気的に接続される。
【００５９】
第４のトランジスタ４０４は、ゲート端子が第ｋの転送信号生成回路（Ｔｋ）の出力端子に電気的に接続され、第１端子が接地電位（ＶＳＳ）線に電気的に接続され、第２端子が第ｋの転送信号生成回路（Ｔｋ）の第１の入力端子及び第３のトランジスタ４０３の第２端子に電気的に接続される。
【００６０】
第５のトランジスタ４０５は、ゲート端子及び第１端子が第ｋのフリップフロップ回路（Ｆｋ）の出力端子に電気的に接続される。
【００６１】
第６のトランジスタ４０６は、ゲート端子が第ｋ＋２のフリップフロップ回路（図示しない）の出力端子に電気的に接続され、第１端子が接地電位（ＶＳＳ）線に電気的に接続され、第２端子が第５のトランジスタ４０５の第２端子に電気的に接続される。
【００６２】
第７のトランジスタ４０７は、ゲート端子が第５のトランジスタ４０５の第２端子及び第６のトランジスタ４０６の第２端子に電気的に接続され、第１端子が反転クロック信号（ＣＫＢ）線に電気的に接続され、第２端子が第ｋのフリップフロップ回路（Ｆｋ）の第３の入力端子及び第ｋ＋２のフリップフロップ回路（図示しない）の第１の入力端子に電気的に接続される。
【００６３】
第８のトランジスタ４０８は、ゲート端子が第ｋ＋２のフリップフロップ回路（図示しない）の出力端子に電気的に接続され、第１端子が接地電位（ＶＳＳ）線に電気的に接続され、第２端子が、第ｋのフリップフロップ回路（Ｆｋ）の第３の入力端子、第ｋ＋２のフリップフロップ回路（図示しない）の第１の入力端子、及び第７のトランジスタ４０７の第２端子に電気的に接続される。
【００６４】
図４に示したように第ｋのフリップフロップ回路（Ｆｋ）と第ｋの転送信号生成回路（Ｔｋ）は、同一構成の回路を適用する事ができる。ただし、回路を設計する際には以下の点に留意することが好ましい。
【００６５】
第ｋのフリップフロップ回路（Ｆｋ）は、第ｋのゲート線を駆動する回路であり、第ｋの転送信号生成回路（Ｔｋ）は、第ｋ＋２のフリップフロップ回路を駆動する回路である。第ｋのゲート線には、上述したように様々な寄生抵抗及び寄生容量が存在する。そのため、第ｋのフリップフロップ回路（Ｆｋ）の負荷は、第ｋの転送信号生成回路（Ｔｋ）の負荷よりも大きくなる。つまり、上述の回路を設計する際には、第１のトランジスタ４０１の電流駆動能力が、第５のトランジスタ４０５の電流駆動能力よりも高いことが好ましい。例えば、第１のトランジスタ４０１のチャネル幅を第５のトランジスタ４０５のチャネル幅よりも大きくすればよい。同じ理由により、第２のトランジスタ４０２の電流駆動能力が第６のトランジスタ４０６の電流駆動能力よりも高いこと、第３のトランジスタ４０３の電流駆動能力が第７のトランジスタ４０７の電流駆動能力よりも高いこと、第４のトランジスタ４０４の電流駆動能力が第８のトランジスタ４０８の電流駆動能力よりも高いことが好ましい。例えば、電流駆動能力は、チャネル長に対するチャネル幅の比（チャネル幅／チャネル長（Ｗ／Ｌ））を大きくするなどによって、向上させることが可能である。
【００６６】
また、第ｋのフリップフロップ回路（Ｆｋ）が有する第１のトランジスタ４０１〜第４のトランジスタ４０４の中でも、直接的に第ｋのゲート線の駆動に関与する第３のトランジスタ４０３の電流駆動能力が最も高いことが好ましい。同様に、第ｋの転送信号生成回路（Ｔｋ）が有する第５のトランジスタ４０５〜第８のトランジスタ４０８の中でも、直接的に第ｋ＋２のフリップフロップ回路の駆動に関与する第７のトランジスタ４０７の電流駆動能力が最も高いことが好ましい。
【００６７】
また、第１のゲートドライバ１０３Ａが有する第１のフリップフロップ回路（Ｆ１）及び第１の転送信号生成回路（Ｔ１）として図４に示した回路構成を適用することができる。ただし、第１のフリップフロップ回路（Ｆ１）においては、第１のトランジスタ４０１のゲート端子及び第１端子が第１のスタートパルス信号（ＳＰ１）線に電気的に接続される点が図４の構成とは異なる。
【００６８】
また、第２のゲートドライバ１０３Ｂが有する第ｋ＋１のフリップフロップ回路（Ｆｋ＋１）及び第ｋ＋１の転送信号生成回路（Ｔｋ＋１）も、図４に示した回路構成を適用することができる。ただし、第ｋ＋１のフリップフロップ回路（Ｆｋ＋１）及び第ｋ＋１の転送信号生成回路（Ｔｋ＋１）においては、第３のトランジスタ４０３の第１端子が反転クロック信号（ＣＫＢ）線に電気的に接続され、第７のトランジスタ４０７の第１端子がクロック信号（ＣＫ）線に電気的に接続される点が図４の構成とは異なる。
【００６９】
また、第２のゲートドライバ１０３Ｂが有する第２のフリップフロップ回路（Ｆ２）及び第２の転送信号生成回路（Ｔ２）も、図４に示した回路構成を適用することができる。ただし、第２のフリップフロップ回路（Ｆ２）及び第２の転送信号生成回路（Ｔ２）においては、第１のトランジスタ４０１のゲート端子及び第１端子が第２のスタートパルス信号（ＳＰ２）線に電気的に接続される点、並びに第３のトランジスタ４０３の第１端子が反転クロック信号（ＣＫＢ）線に電気的に接続され、第７のトランジスタ４０７の第１端子がクロック信号（ＣＫ）線に電気的に接続される点が図４の構成とは異なる。
【００７０】
なお、本実施の形態では、第ｋの転送信号生成回路用ストップパルス信号（ＳＴＰ（Ｔｋ））として第ｋ＋２のフリップフロップ回路の出力信号（Ｆｋ＋２ＯＵＴ）を用いている。そのため、ｎ行に配列された複数の画素に対し、第１のゲートドライバ１０３Ａには、第ｎ＋１のフリップフロップ回路がダミー回路として設けられ、第２のゲートドライバ１０３Ｂには、第ｎ＋２のフリップフロップ回路がダミー回路として設けられる必要がある。なお、当該ダミー回路として、転送信号生成回路用ストップパルス信号の供給のみを担い且つゲート線の駆動を担わないフリップフロップ回路を適用することができる。また、当該ダミー回路と供に表示に関与しない配線（ダミーのゲート線）を設けることで、当該ダミー回路として、転送信号生成回路用ストップパルス信号の供給及び当該配線の駆動を担うフリップフロップ回路を適用することもできる。
【００７１】
＜回路動作例＞
図５は、図４に示した第ｋのフリップフロップ回路（Ｆｋ）及び第ｋの転送信号生成回路（Ｔｋ）の入力信号及び出力信号のタイミングチャートを示す図である。以下に、第ｋのフリップフロップ回路（Ｆｋ）及び第ｋの転送信号生成回路（Ｔｋ）の動作について説明する。
【００７２】
期間ｔ１において、第ｋ―２の転送信号生成回路の出力信号（Ｔｋ−２ＯＵＴ）がＨレベルに上昇する。これにより、ダイオード接続された第１のトランジスタ４０１がオンし、第３のトランジスタ４０３のゲート端子の電位がＨレベルまで上昇する。そのため、期間ｔ１におけるクロック信号（ＣＫ）であるＬレベルの信号が第ｋのフリップフロップ回路の出力信号（ＦｋＯＵＴ）として出力される。
【００７３】
期間ｔ２において、第ｋ―２の転送信号生成回路の出力信号（Ｔｋ−２ＯＵＴ）がＬレベルに低下すると共にクロック信号（ＣＫ）がＨレベルに上昇する。これにより、ダイオード接続された第１のトランジスタ４０１がオフし、浮遊状態となった第３のトランジスタ４０３のゲート端子の電位が、第３のトランジスタ４０３の第１端子に入力されたＨレベルの信号によって持ち上げられ（ブートストラップ動作）、さらに上昇する。また、第３のトランジスタ４０３はオン状態を維持し、Ｈレベルの信号が第ｋのフリップフロップ回路（Ｆｋ）の出力信号（ＦｋＯＵＴ）として出力される。このＨレベルの信号は、第５のトランジスタ４０５のゲート端子及び第１端子へ入力される。これにより、ダイオード接続された第５のトランジスタ４０５がオンし、第７のトランジスタ４０７のゲート端子の電位がＨレベルまで上昇する。そのため、期間ｔ２における反転クロック信号（ＣＫＢ）であるＬレベルの信号が第ｋの転送信号生成回路の出力信号（ＴｋＯＵＴ）として出力される。
【００７４】
期間ｔ３において、クロック信号（ＣＫ）がＬレベルに低下すると共に反転クロック信号（ＣＫＢ）がＨレベルに上昇する。これにより、ダイオード接続された第５のトランジスタ４０５がオフし、浮遊状態となった第７のトランジスタ４０７のゲート端子の電位が、第７のトランジスタ４０７の第１端子に入力されたＨレベルの信号によって持ち上げられ（ブートストラップ動作）、さらに上昇する。また、第７のトランジスタ４０７はオン状態を維持し、Ｈレベルの信号が第ｋの転送信号生成回路（Ｔｋ）の出力信号（ＴｋＯＵＴ）として出力される。このＨレベルの信号は、第２のトランジスタ４０２及び第４のトランジスタ４０４のゲート端子へ入力される。これにより、第２のトランジスタ４０２がオンし、第３のトランジスタ４０３のゲート端子の電位がＬレベルに低下する。そのため、第３のトランジスタ４０３がオフする。また、第４のトランジスタ４０４もオンするため、Ｌレベルの信号が第ｋのフリップフロップ回路（Ｆｋ）の出力信号（ＦｋＯＵＴ）として出力される。
【００７５】
期間ｔ４において、第ｋ＋２のフリップフロップ回路の出力信号（Ｆｋ＋２ＯＵＴ）がＨレベルに上昇する。これにより、第６のトランジスタ４０６がオンし、第７のトランジスタ４０７のゲート端子の電位がＬレベルに低下する。そのため、第７のトランジスタ４０７がオフする。また、第８のトランジスタ４０８もオンするため、Ｌレベルの信号が第ｋの転送信号生成回路（Ｔｋ）の出力信号（ＴｋＯＵＴ）として出力される。
【００７６】
なお、第１のフリップフロップ回路及び第１の転送信号生成回路、第ｋ＋１のフリップフロップ回路及び第ｋ＋１の転送信号生成回路、並びに第２のフリップフロップ回路及び第２の転送信号生成回路の回路動作は、上述した第ｋのフリップフロップ回路（Ｆｋ）及び第ｋの転送信号生成回路（Ｔｋ）と同じである。
【００７７】
＜変形例＞
本実施の形態では、第ｋのフリップフロップ回路用ストップパルス信号（ＳＴＰ（Ｆｋ））及び第ｋの転送信号生成回路用ストップパルス信号（ＳＴＰ（Ｔｋ））として、それぞれ第ｋの転送信号生成回路（Ｔｋ）の出力信号及び第ｋ＋２のフリップフロップ回路（Ｆｋ＋２）の出力信号を適用したが、本実施の形態の構成は、当該構成に限定されない。
【００７８】
例えば、第ｋのフリップフロップ回路用ストップパルス信号（ＳＴＰ（Ｆｋ））及び第ｋの転送信号生成回路用ストップパルス信号（ＳＴＰ（Ｔｋ））として、それぞれ第ｋ＋１のフリップフロップ回路（Ｆｋ＋１）の出力信号及び第ｋ＋１の転送信号生成回路（Ｔｋ＋１）の出力信号を適用することが可能である。この場合、第ｋのフリップフロップ回路用ストップパルス信号（ＳＴＰ（Ｆｋ））及び第ｋの転送信号生成回路用ストップパルス信号（ＳＴＰ（Ｔｋ））が上述した構成と比較して遅延又は鈍った信号となるが、当該期間における第ｋのフリップフロップ回路（Ｆｋ）及び第ｋの転送信号生成回路（Ｔｋ）の出力信号はＬレベルとなるため、ストップパルス信号（ＳＴＰ）の遅延及び鈍りが問題になることはない。
【００７９】
（実施の形態３）
本実施の形態では、実施の形態１に示したフリップフロップ回路及び転送信号生成回路に適用可能な回路の実施の形態２とは異なる具体例について図６及び図７を用いて説明する。
【００８０】
＜回路構成例＞
図６は、実施の形態１に示した第１のゲートドライバ１０３Ａが有する第ｋのフリップフロップ回路（Ｆｋ）及び第ｋの転送信号生成回路（Ｔｋ）に適用可能な回路の一例を示す図である。本実施の形態で示す第ｋのフリップフロップ回路（Ｆｋ）は、第１のトランジスタ６０１乃至第５のトランジスタ６０５と、インバータ回路６００とを有し、第ｋの転送信号生成回路（Ｔｋ）は、第６のトランジスタ６０６乃至第８のトランジスタ６０８を有する。なお、図６に示す回路は、図４に示した第ｋのフリップフロップ回路（Ｆｋ）にインバータ回路６００と、第５のトランジスタ６０５とを付与し、且つ第ｋの転送信号生成回路（Ｔｋ）における第８のトランジスタ４０８を削除した回路であると言い換えることができる。
【００８１】
第１のトランジスタ６０１、第２のトランジスタ６０２、及び第３のトランジスタ６０３の電気的な接続関係は、図４に示した回路と同一であるため、実施の形態２の説明を援用することとする。
【００８２】
インバータ回路６００は、入力端子が第１のトランジスタ６０１の第２端子、第２のトランジスタ６０２の第２端子、及び第３のトランジスタ６０３のゲート端子に電気的に接続される。
【００８３】
第４のトランジスタ６０４は、ゲート端子がインバータ回路６００の出力端子に電気的に接続され、第１端子が接地電位（ＶＳＳ）線に電気的に接続され、第２端子が第３のトランジスタ６０３の第２端子及び第ｋの転送信号生成回路（Ｔｋ）の第１の入力端子に電気的に接続される。
【００８４】
第５のトランジスタ６０５は、ゲート端子がインバータ回路６００の出力端子に電気的に接続され、第１端子が接地電位（ＶＳＳ）線に電気的に接続され、第２端子が第１のトランジスタ６０１の第２端子、第２のトランジスタ６０２の第２端子、第３のトランジスタ６０３のゲート端子、及びインバータ回路６００の入力端子に電気的に接続される。
【００８５】
図６に示した第ｋの転送信号生成回路（Ｔｋ）は、図４に示した第ｋの転送信号生成回路（Ｔｋ）から第８のトランジスタ４０８を削除した回路であり、その他のトランジスタの電気的な接続関係は、図４に示した回路と同一であるため、実施の形態２の説明を援用することとする。
【００８６】
ただし、図６に示した回路を設計する際には以下のように設計する必要がある。
【００８７】
第ｋのフリップフロップ回路（Ｆｋ）内（ダイオード接続された第１のトランジスタ６０１）にＨレベルの信号が入力された際に、インバータ回路６００の入力端子にＨレベルの信号が確実に入力されるよう設計される必要がある。より具体的には、第５のトランジスタ６０５の電流駆動能力よりも第１のトランジスタ６０１の電流駆動能力を高くする必要がある。例えば、第１のトランジスタ６０１のチャネル幅を第５のトランジスタ６０５のチャネル幅よりも大きくする必要がある。
【００８８】
また、図５に示した期間ｔ４において、第ｋの転送信号生成回路の出力信号（ＴｋＯＵＴ）がＬレベルとなるように設計する必要がある。より具体的には、第７のトランジスタ６０７の電流駆動能力よりも第８のトランジスタ６０８の電流駆動能力を高くする必要がある。これにより、第７のトランジスタ６０７のゲート端子にＨレベルの信号が入力されることにより、第７のトランジスタ６０７がオンし、接地電位（ＶＳＳ）が第８のトランジスタ６０８のゲート端子に入力され、第８のトランジスタ６０８がオフするという動作が行われる前に、期間ｔ４における反転クロック信号（ＣＫＢ）であるＬレベルにまで第ｋの転送信号生成回路の出力信号（ＴｋＯＵＴ）を低下させることができる。
【００８９】
また、図６に示した回路を設計する際にも実施の形態２で述べた点について留意することが好ましい。
【００９０】
すなわち、第１のトランジスタ６０１の電流駆動能力が、第６のトランジスタ６０６の電流駆動能力よりも高いこと、第２のトランジスタ６０２の電流駆動能力が第７のトランジスタ６０７の電流駆動能力よりも高いこと、第３のトランジスタ６０３の電流駆動能力が第８のトランジスタ６０８の電流駆動能力よりも高いことが好ましい。
【００９１】
また、第ｋのフリップフロップ回路（Ｆｋ）が有する第１のトランジスタ６０１〜第５のトランジスタ６０５の中でも第３のトランジスタ６０３の電流駆動能力が最も高いこと、第ｋの転送信号生成回路（Ｔｋ）が有する第６のトランジスタ６０６〜第８のトランジスタ６０８の中でも、第８のトランジスタ６０８の電流駆動能力が最も高いことが好ましい。
【００９２】
なお、図６には第ｋのフリップフロップ回路（Ｆｋ）及び第ｋの転送信号生成回路（Ｔｋ）についてのみ示すが、第ｋ＋１のフリップフロップ回路及び第ｋ＋１の転送信号生成回路などにも図６の回路は適用可能である。ただし、実施の形態２で述べたように一部の端子の電気的な接続関係は異なる。具体的な接続関係の相違は、実施の形態２の説明を援用することとする。
【００９３】
図７（Ａ）、（Ｂ）は、図６に示したインバータ回路６００に適用可能な回路の具体例を示す図である。なお、図７（Ａ）、（Ｂ）において、「ＩＮ」と付記された配線が入力配線であり、「ＯＵＴ」と付記された配線が出力配線である。
【００９４】
図７（Ａ）に示したインバータ回路６００Ａは、ダイオード接続されたトランジスタ７０１Ａと、トランジスタ７０２Ａとによって構成される。
【００９５】
トランジスタ７０１Ａのゲート端子及び第１端子は電源電位（ＶＤＤ）線に電気的に接続され、第２端子はインバータ回路６００Ａの出力端子に電気的に接続される。
【００９６】
トランジスタ７０２Ａのゲート端子はインバータ回路６００Ａの入力端子に電気的に接続され、第１端子は接地電位（ＶＳＳ）線に電気的に接続され、第２端子はインバータ回路６００Ａの出力端子及びトランジスタ７０１Ａの第２端子に電気的に接続される。
【００９７】
図７（Ａ）に示したインバータ回路６００Ａは、２つのトランジスタ７０１Ａ、７０２Ａによって構成されるため、回路面積の増大を最小限に留めることができる。
【００９８】
ただし、図６におけるインバータ回路６００として図７（Ａ）に示したインバータ回路６００Ａを適用する場合、トランジスタ７０２Ａがオン時において、出力信号がＬレベルとなるよう設計する必要がある。より具体的には、トランジスタ７０２Ａの電流駆動能力をトランジスタ７０１Ａの電流駆動能力よりも高くすることが必要である。例えば、トランジスタ７０２Ａのチャネル長をトランジスタ７０１Ａのチャネル長よりも小さくする、又はトランジスタ７０２Ａのチャネル幅をトランジスタ７０１Ａのチャネル幅よりも大きくする必要がある。
【００９９】
図７（Ｂ）に示したインバータ回路６００Ｂは、ダイオード接続されたトランジスタ７０１Ｂと、トランジスタ７０２Ｂ、７０３Ｂ、７０４Ｂとによって構成される。
【０１００】
トランジスタ７０１Ｂのゲート端子及び第１端子は電源電位（ＶＤＤ）線に電気的に接続される。
【０１０１】
トランジスタ７０２Ｂのゲート端子はインバータ回路６００Ｂの入力端子に電気的に接続され、第１端子は接地電位（ＶＳＳ）線に電気的に接続され、第２端子はトランジスタ７０１Ｂの第２端子に電気的に接続される。
【０１０２】
トランジスタ７０３Ｂのゲート端子はトランジスタ７０１Ｂの第２端子及びトランジスタ７０２Ｂの第２端子に電気的に接続され、第１端子は電源電位（ＶＤＤ）線に電気的に接続され、第２端子はインバータ回路６００Ｂの出力端子に電気的に接続される。
【０１０３】
トランジスタ７０４Ｂのゲート端子はインバータ回路６００Ｂの入力端子に電気的に接続され、第１端子は接地電位（ＶＳＳ）線に電気的に接続され、第２端子はインバータ回路６００Ｂの出力端子及びトランジスタ７０３Ｂの第２端子に電気的に接続される。
【０１０４】
図７（Ｂ）に示したインバータ回路６００Ｂは、ダイオード接続されたトランジスタ７０１Ｂがインバータ回路６００Ｂの出力端子と直結しない。そのため、出力信号が、電源電位（ＶＤＤ）から低下、又は接地電位（ＶＳＳ）から増加することを抑制することができる。
【０１０５】
ただし、図６におけるインバータ回路６００として図７（Ｂ）に示したインバータ回路６００Ｂを適用する場合、トランジスタ７０２Ｂがオン時において、トランジスタ７０３Ｂがオフするよう設計する必要がある。より具体的には、トランジスタ７０２Ｂの電流駆動能力をトランジスタ７０１Ｂの電流駆動能力よりも高くすることが必要である。例えば、トランジスタ７０２Ｂのチャネル長をトランジスタ７０１Ｂのチャネル長よりも小さくする、又はトランジスタ７０２Ｂのチャネル幅をトランジスタ７０１Ｂのチャネル幅よりも大きくする必要がある。
【０１０６】
＜実施の形態２に示した回路との相違＞
図６に示した第ｋのフリップフロップ回路（Ｆｋ）は、インバータ回路６００と、ゲート端子がインバータ回路６００の出力端子に電気的に接続され、第１端子が接地電位（ＶＳＳ）線に電気的に接続され、第２端子がインバータ回路６００の入力端子に電気的に接続された第５のトランジスタ６０５とを有する。このように、インバータ回路６００と電気的に接続された第５のトランジスタ６０５は、一度オンすると常にオンし続けることになる。第５のトランジスタ６０５がオン状態にあると、第３のトランジスタ６０３のゲート端子の電位が接地電位（ＶＳＳ）に保たれることになる。そのため、第３のトランジスタ６０３のゲート端子にノイズが侵入した場合であっても、第３のトランジスタ６０３がオンすることがない。つまり、表示装置の画像若しくは映像に不良をきたすことがなく、表示装置の性能を向上させることができる。
【０１０７】
図６に示した第ｋの転送信号生成回路（Ｔｋ）は、３つのトランジスタ６０６〜６０８によって構成されるため、回路面積を低減させることが可能である。
【０１０８】
＜変形例＞
本実施の形態では、フリップフロップ回路が５つのトランジスタ６０１〜６０５及びインバータ回路６００で構成され、転送信号生成回路が３つのトランジスタ６０６〜６０８で構成される例について示したが、実施の形態は、当該構成に限定されない。例えば、第ｋのフリップフロップ回路（Ｆｋ）及び第ｋの転送信号生成回路（Ｔｋ）が共に、図６に示した第ｋのフリップフロップ回路（Ｆｋ）又は第ｋの転送信号生成回路（Ｔｋ）と同一の構成であってもよい。また、実施の形態２（図４）に示した回路と、本実施の形態（図６）に示した回路とを組み合わせてフリップフロップ回路及び転送信号生成回路を構成してもよい。
【０１０９】
また、本実施の形態では、第ｋのフリップフロップ回路用ストップパルス信号（ＳＴＰ（Ｆｋ））及び第ｋの転送信号生成回路用ストップパルス信号（ＳＴＰ（Ｔｋ））として、それぞれ第ｋの転送信号生成回路（Ｔｋ）の出力信号及び第ｋ＋２のフリップフロップ回路（Ｆｋ＋２）の出力信号を適用したが本実施の形態の構成は、当該構成に限定されない。
【０１１０】
（実施の形態４）
本実施の形態では、実施の形態１に示したフリップフロップ回路及び転送信号生成回路に適用可能な回路の実施の形態２及び３とは異なる具体例について図８及び図９を用いて説明する。
【０１１１】
＜回路構成例＞
図８は、実施の形態１に示した第１のゲートドライバ１０３Ａが有する第ｋのフリップフロップ回路（Ｆｋ）及び第ｋの転送信号生成回路（Ｔｋ）に適用可能な回路の一例を示す図である。本実施の形態で示す第ｋのフリップフロップ回路（Ｆｋ）は、第１のトランジスタ８０１乃至第５のトランジスタ８０５と、制御回路８００とを有し、第ｋの転送信号生成回路（Ｔｋ）は、第６のトランジスタ８０６乃至第９のトランジスタ８０９を有する。なお、図８に示す回路は、図４に示した回路に制御回路８００及び第５のトランジスタ８０５を付与し、且つ第６のトランジスタ８０６（図４における第５のトランジスタ４０５に相当）の第１端子がゲート端子ではなく、電源電位（ＶＤＤ）線に電気的に接続された回路であると言い換えることができる。
【０１１２】
第１のトランジスタ８０１、第２のトランジスタ８０２、及び第３のトランジスタ８０３の電気的な接続関係は、図４及び図６に示した回路と同一であるため、実施の形態２の説明を援用することとする。
【０１１３】
制御回路８００は、第１の入力端子が第１のトランジスタ８０１の第２端子、第２のトランジスタ８０２の第２端子、及び第３のトランジスタ８０３のゲート端子に電気的に接続され、第２の入力端子がクロック信号（ＣＫ）線に電気的に接続される。
【０１１４】
第４のトランジスタ８０４は、ゲート端子が制御回路８００の出力端子に電気的に接続され、第１端子が接地電位（ＶＳＳ）線に電気的に接続され、第２端子が第３のトランジスタ８０３の第２端子及び第ｋの転送信号生成回路（Ｔｋ）の第１の入力端子に電気的に接続される。
【０１１５】
第５のトランジスタ８０５は、ゲート端子が制御回路８００の出力端子に電気的に接続され、第１端子が接地電位（ＶＳＳ）線に電気的に接続され、第２端子が第１のトランジスタ８０１の第２端子、第２のトランジスタ８０２の第２端子、第３のトランジスタ８０３のゲート端子、及び制御回路８００の第１の入力端子に電気的に接続される。
【０１１６】
第６のトランジスタ８０６は、ゲート端子が第ｋのフリップフロップ回路（Ｆｋ）の出力端子に電気的に接続され、第１端子が電源電位（ＶＤＤ）線に電気的に接続される。
【０１１７】
第７のトランジスタ８０７、第８のトランジスタ８０８、及び第９のトランジスタ８０９の電気的な接続関係は、図６に示した第６のトランジスタ６０６、第７のトランジスタ６０７、及び第８のトランジスタ６０８と同一であるため、実施の形態２の説明を援用することとする。
【０１１８】
ただし、図８に示した回路を設計する際には以下のように設計する必要がある。
【０１１９】
第ｋのフリップフロップ回路（Ｆｋ）内（ダイオード接続された第１のトランジスタ８０１）にＨレベルの信号が入力された際に、制御回路８００の入力端子にＨレベルの信号が確実に入力されるよう設計される必要がある。より具体的には、第５のトランジスタ８０５の電流駆動能力よりも第１のトランジスタ８０１の電流駆動能力を高くする必要がある。例えば、第１のトランジスタ８０１のチャネル幅を第５のトランジスタ８０５のチャネル幅よりも大きくする必要がある。
【０１２０】
また、図８に示した回路を設計する際にも実施の形態２で述べた点について留意することが好ましい。
【０１２１】
すなわち、第１のトランジスタ８０１の電流駆動能力が、第６のトランジスタ８０６の電流駆動能力よりも高いこと、第２のトランジスタ８０２の電流駆動能力が第７のトランジスタ８０７の電流駆動能力よりも高いこと、第３のトランジスタ８０３の電流駆動能力が第８のトランジスタ８０８の電流駆動能力よりも高いこと、第４のトランジスタ８０４の電流駆動能力が第９のトランジスタ８０９の電流駆動能力よりも高いことが好ましい。
【０１２２】
また、第ｋのフリップフロップ回路（Ｆｋ）が有する第１のトランジスタ８０１〜第５のトランジスタ８０５の中でも第３のトランジスタ８０３の電流駆動能力が最も高いこと、第ｋの転送信号生成回路（Ｔｋ）が有する第６のトランジスタ８０６〜第９のトランジスタ８０９の中でも、第８のトランジスタ８０８の電流駆動能力が最も高いことが好ましい。
【０１２３】
なお、図８には第ｋのフリップフロップ回路（Ｆｋ）及び第ｋの転送信号生成回路（Ｔｋ）についてのみ示すが、第ｋ＋１のフリップフロップ回路（Ｆｋ＋１）及び第ｋ＋１の転送信号生成回路（Ｔｋ＋１）などにも図８の回路は適用可能である。ただし、実施の形態２で述べたように一部の端子の電気的な接続関係は異なる。具体的な接続関係の相違は、実施の形態２の説明を援用することとする。
【０１２４】
図９（Ａ）、（Ｂ）は、図８に示した制御回路８００に適用可能な回路の具体例を示す図である。図９（Ａ）、（Ｂ）において、「ＩＮ」と付記された配線が第１の入力配線であり、「ＣＫ」と付記された配線がクロック信号（ＣＫ）線に電気的に接続された第２の入力配線であり、「ＯＵＴ」と付記された配線が出力配線である。
【０１２５】
図９（Ａ）に示した制御回路８００Ａは、容量素子９０１Ａと、トランジスタ９０２Ａとによって構成される。
【０１２６】
容量素子９０１Ａの一方の端子はクロック信号（ＣＫ）線に電気的に接続され、他方の端子は制御回路８００Ａの出力端子に電気的に接続される。
【０１２７】
トランジスタ９０２Ａのゲート端子は制御回路８００Ａの第１の入力端子に電気的に接続され、第１端子は接地電位（ＶＳＳ）線に電気的に接続され、第２端子は制御回路８００Ａの出力端子及び容量素子９０１Ａの他方の端子に電気的に接続される。
【０１２８】
図５に示した期間ｔ３以降において、制御回路８００Ａの第１の入力端子には、Ｌレベルの信号が入力され、トランジスタ９０２Ａがオフする。これにより、制御回路８００Ａの出力信号が浮遊状態になる。そのため、制御回路８００Ａの出力信号として、クロック信号（ＣＫ）と同調した信号が出力される。
【０１２９】
ただし、図８における制御回路８００として図９（Ａ）に示した制御回路８００Ａを適用する場合、期間ｔ２から期間ｔ３へ変化する際に、容量素子９０１Ａの一方の端子の電位がＬレベルに低下した後に制御回路８００Ａの出力端子が浮遊状態になるように設計する必要がある。
【０１３０】
図９（Ｂ）に示した制御回路８００Ｂは、ダイオード接続されたトランジスタ９０１Ｂと、トランジスタ９０２Ｂと、トランジスタ９０３Ｂと、トランジスタ９０４Ｂとによって構成される。
【０１３１】
トランジスタ９０１Ｂのゲート端子及び第１端子はクロック信号（ＣＫ）線に電気的に接続される。
【０１３２】
トランジスタ９０２Ｂのゲート端子は制御回路８００Ｂの第１の入力端子に電気的に接続され、第１端子は接地電位（ＶＳＳ）線に電気的に接続され、第２端子はトランジスタ９０１Ｂの第２端子に電気的に接続される。
【０１３３】
トランジスタ９０３Ｂのゲート端子はトランジスタ９０１Ｂの第２端子及びトランジスタ９０２Ｂの第２端子に電気的に接続され、第１端子はクロック信号（ＣＫ）線に電気的に接続され、第２端子は制御回路８００Ｂの出力端子に電気的に接続される。
【０１３４】
トランジスタ９０４Ｂのゲート端子は制御回路８００Ｂの入力端子に電気的に接続され、第１端子は接地電位（ＶＳＳ）線に電気的に接続され、第２端子は制御回路８００Ｂの出力端子及びトランジスタ９０３Ｂの第２端子に電気的に接続される。
【０１３５】
ただし、図８における制御回路８００として図９（Ｂ）に示した制御回路８００Ｂを適用する場合、トランジスタ９０２Ｂがオン時において、トランジスタ９０３Ｂがオフするよう設計する必要がある。より具体的には、トランジスタ９０２Ｂの電流駆動能力をトランジスタ９０１Ｂの電流駆動能力よりも高くすることが必要である。例えば、トランジスタ９０２Ｂのチャネル長をトランジスタ９０１Ｂのチャネル長よりも小さくする、又はトランジスタ９０２Ｂのチャネル幅をトランジスタ９０１Ｂのチャネル幅よりも大きくする必要がある。
【０１３６】
＜実施の形態２及び３に示した回路との相違＞
図９（Ａ）、（Ｂ）に示した制御回路８００Ａ、８００Ｂは、クロック信号（ＣＫ）又はクロック信号（ＣＫ）に同調した信号を出力する。そのため、第３のトランジスタ８０３のゲート端子にノイズが侵入した場合であっても、第４のトランジスタ８０４及び第５のトランジスタ８０５がオンすることによって、ノイズを除去することができる。また、第４のトランジスタ８０４及び第５のトランジスタ８０５が常にオンすることがなく、第４のトランジスタ８０４及び第５のトランジスタ８０５の劣化を抑制することができる。つまり、表示装置の映像に不良をきたすことがなく、表示装置の性能及び信頼性を向上させることができる。
【０１３７】
＜変形例＞
本実施の形態では、フリップフロップ回路が５つのトランジスタ８０１〜８０５及び制御回路８００で構成され、転送信号生成回路が４つのトランジスタ８０６〜８０９で構成される例について示したが、実施の形態は、当該構成に限定されない。例えば、第ｋのフリップフロップ回路（Ｆｋ）及び第ｋの転送信号生成回路（Ｔｋ）が共に、図８に示した第ｋのフリップフロップ回路（Ｆｋ）又は第ｋの転送信号生成回路（Ｔｋ）と同一の構成であってもよい。また、実施の形態２（図４）又は実施の形態３（図６）に示した回路と、本実施の形態（図８）に示した回路とを組み合わせて、フリップフロップ回路及び転送信号生成回路を構成してもよい。
【０１３８】
また、本実施の形態では、第ｋのフリップフロップ回路用ストップパルス信号（ＳＴＰ（Ｆｋ））及び第ｋの転送信号生成回路用ストップパルス信号（ＳＴＰ（Ｔｋ））として、それぞれ第ｋの転送信号生成回路（Ｔｋ）の出力信号及び第ｋ＋２のフリップフロップ回路（Ｆｋ＋２）の出力信号を適用したが本実施の形態の構成は、当該構成に限定されない。
【０１３９】
（実施の形態５）
本実施の形態では、実施の形態２乃至４に示したフリップフロップ回路及び転送信号生成回路が有するトランジスタの具体例について説明する。
【０１４０】
当該トランジスタとして、様々な材料、構造のトランジスタを適用することができる。つまり、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、ナノクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることができる。
【０１４１】
薄膜トランジスタを用いて表示装置を製造する場合、様々なメリットがある。まず、薄膜トランジスタは、単結晶シリコンを利用したトランジスタよりも低温で製造できるため、表示装置の製造コストの削減、又は製造装置の大型化を図ることができる。また、薄膜トランジスタは、製造温度が低いため、耐熱性の低い基板上に製造することができる。そのため、耐熱性の低い透光性を有する基板上にトランジスタを製造できる。また、薄膜トランジスタは、膜厚が薄いため、トランジスタを形成する膜の一部に光を透過させることができる。そのため、開口率を向上させることができる。
【０１４２】
また、当該トランジスタとして、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを用いることも出来る。なお、当該トランジスタとしてＭＯＳ型トランジスタを用いることにより、トランジスタのサイズを小さくすることができる。また、当該トランジスタとしてバイポーラトランジスタを用いることにより、大きな電流を流すことが出来る。そのため、回路を高速動作させることができる。なお、ＭＯＳ型トランジスタとバイポーラトランジスタとを１つの基板に混在させて形成してもよい。これにより、低消費電力、小型化、高速動作などが実現できる。
【０１４３】
なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよい薄膜トランジスタを製造することができる。その結果、ゲートドライバ、ソースドライバ、及び信号処理回路（信号生成回路、ガンマ補正回路、ＤＡ変換回路など）を基板上に一体形成することができる。
【０１４４】
また、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させることも可能である。その結果、ソースドライバの一部（アナログスイッチなど）及びゲートドライバを基板上に一体形成することができる。なお、レーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることができる。そのため、画質の向上した画像を表示することができる。
【０１４５】
ただし、触媒（ニッケルなど）を用いずに、多結晶シリコン又は微結晶シリコンを製造することもできる。
【０１４６】
また、シリコンの結晶性の向上は、シリコン全体に対して行うことが望ましいが、それに限定されない。一部の領域のみにおいて、シリコンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選択的に照射することなどにより可能である。例えば、ゲートドライバ及びソースドライバなどの領域にのみレーザー光を照射してもよい。その結果、回路の高速動作が必要である領域のみのシリコンの結晶性を向上させることができる。画素部は、高速に動作させる必要性が低いため、結晶性が向上されなくても、問題なく画素回路を動作させることができる。これにより、結晶性を向上させる領域が少なくて済むため、製造工程も短くすることができる。そのため、スループットが向上し、表示装置の製造コストを低減できる。
【０１４７】
また、当該トランジスタは、シリコンを用いたトランジスタに限定されない。当該トランジスタとして、シリコンゲルマニウム、ガリウムヒ素などの化合物半導体、又は酸化亜鉛、インジウム及びガリウムを含む酸化亜鉛などの酸化物半導体を用いたトランジスタを適用することもできる。また、これらの化合物半導体又は酸化物半導体の薄膜を有する薄膜トランジスタを適用することもできる。これらは、低温において製造可能であるので、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えば、プラスチック基板又はフィルム基板などに直接トランジスタを形成することができる。なお、これらの化合物半導体又は酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これらの化合物半導体又は酸化物半導体を配線、抵抗素子、画素電極、又は透光性を有する電極などとして用いることもできる。それらは、トランジスタと同時に成膜又は形成することが可能なため、表示装置の製造コストが低減できる。
【０１４８】
また、当該トランジスタとして、有機半導体やカーボンナノチューブを有するトランジスタを用いることもできる。これらにより、曲げることが可能な基板上にトランジスタを形成することができる。このような基板を用いた表示装置は、衝撃耐性が高い。
【０１４９】
また、当該トランジスタの製造方法は限定されない。当該製造方法として、フォトリソグラフィ法、インクジェット法、又は印刷法等を適用することができる。なお、インクジェット法及び印刷法では、製造時にマスク（レチクル）を用いないため、トランジスタのレイアウトを容易に変更することができる。さらに、レジストを用いずに製造することが可能なため、材料費が安くなり、工程数を削減できる。また、必要な部分にのみ膜を付けることが可能であるため、材料が無駄にならず、表示装置の製造コストを低減できる。
【０１５０】
また、当該トランジスタとして、ゲート端子が２個以上のマルチゲート構造のトランジスタを用いることもできる。マルチゲート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構造となる。よって、マルチゲート構造により、トランジスタのオフ電流の低減及び耐圧向上（信頼性の向上）を図ることができる。
【０１５１】
また、当該トランジスタとして、チャネル領域の上下にゲート端子が配置されている構造のトランジスタを適用することもできる。チャネル領域の上下にゲート端子が配置される構造にすることにより、複数のトランジスタが並列に接続されたような回路構成となる。つまり、チャネル領域が増えることになる。そのため、電流値の増加を図ることができる。さらに、チャネル領域の上下にゲート端子を配置することにより、空乏層ができやすくなるため、Ｓ値の改善を図ることができる。
【０１５２】
また、当該トランジスタとして、チャネル領域の上にゲート端子が配置されている構造、チャネル領域の下にゲート端子が配置されている構造、順スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、又はチャネル領域が直列に接続する構造などのトランジスタを適用することもできる。
【０１５３】
また、当該トランジスタとして、チャネル領域（もしくはその一部）にソース端子やドレイン端子が重なっている構造のトランジスタを用いることもできる。チャネル領域（もしくはその一部）にソース端子やドレイン端子が重なる構造にすることによって、チャネル領域の一部に電荷が溜まることにより、動作が不安定化することを防ぐことができる。
【０１５４】
また、当該トランジスタとして、ＬＤＤ領域を設けた構造を適用することもできる。ＬＤＤ領域を設けることにより、オフ電流の低減又はトランジスタの耐圧向上（信頼性の向上）を図ることができる。また、ＬＤＤ領域を設けることにより、飽和領域で動作する時に、ドレインとソースとの間の電圧が変化しても、ドレイン電流があまり変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。
【０１５５】
なお、当該トランジスタは、様々な基板を用いて形成することができる。つまり、基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、又は塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【０１５６】
また、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
【０１５７】
（実施の形態６）
本実施の形態では、実施の形態１に示した表示装置を備えた電子機器の一例について、図１１乃至図１３を用いて説明する。
【０１５８】
図１１（Ａ）〜（Ｆ）、図１２（Ａ）〜（Ｄ）は、実施の形態１に示した表示装置を有する電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、可視光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。これらの電子機器は、表示部５００１に実施の形態１に示した表示装置が組み込まれている。
【０１５９】
図１１（Ａ）はモバイルコンピュータを示した図であり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図１１（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）を示した図であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１１（Ｃ）はプロジェクタを示した図であり、上述したものの他に、光源５０３３、投射レンズ５０３４、等を有することができる。図１１（Ｄ）は携帯型遊技機を示した図であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図１１（Ｅ）はテレビ受像器を示した図であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図１１（Ｆ）は持ち運び型テレビ受像器を示した図であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。図１２（Ａ）はディスプレイを示した図であり、上述したものの他に、支持台５０１８、等を有することができる。図１２（Ｂ）はカメラを示した図であり、上述したものの他に、外部接続ポート５０１９、シャッターボタン５０１５、受像部５０１６、等を有することができる。図１２（Ｃ）はコンピュータを示した図であり、上述したものの他に、ポインティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ５０２１、等を有することができる。図１２（Ｄ）は携帯電話機を示した図であり、上述したものの他に、アンテナ、携帯電話・移動端末向けの１セグメント部分受信サービス用チューナ、等を有することができる。
【０１６０】
図１１（Ａ）〜（Ｆ）、図１２（Ａ）〜（Ｄ）に示した電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト、画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図１１（Ａ）〜（Ｆ）、図１２（Ａ）〜（Ｄ）に示した電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
【０１６１】
次に、建造物と一体にして設けられた電子機器の一例を、図１３（Ａ）、（Ｂ）を用いて説明する。
【０１６２】
図１３（Ａ）は、建造物と一体にして設けられた電子機器の一例を示した図である。当該電子機器は、筐体５０２２、表示部５０２３、スピーカ５０２５等を備える。また、当該電子機器は、リモコン装置５０２４によって操作することができる。当該電子機器は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。
【０１６３】
図１３（Ｂ）は、建造物と一体にして設けられた電子機器の一例を示した図である。当該電子機器は、表示部５０２６を備え、浴槽５０２７の近傍に取り付けられている。入浴者は、表示部５０２６の視聴が可能になる。
【０１６４】
なお、本実施の形態において、建造物として壁、浴室を例としたが、本実施の形態はこれに限定されず、様々な建造物に表示パネルを設置することができる。
【０１６５】
次に、移動体と一体として電子機器が設けられた例を、図１３（Ｃ）、（Ｄ）を用いて説明する。
【０１６６】
図１３（Ｃ）は、自動車に設けられた電子機器の一例を示した図である。当該電子機器は、表示部５０２８を備え、自動車の車体５０２９に取り付けられている。当該電子機器は、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、当該電子機器は、ナビゲーション機能を有していてもよい。
【０１６７】
図１３（Ｄ）は、旅客用飛行機に設けられた電子機器の一例を示した図である。より具体的には、図１３（Ｄ）は、旅客用飛行機の座席上部の天井５０３０に設けられた当該電子機器の使用時の形状について示した図である。当該電子機器は、天井５０３０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮により乗客は表示部５０３１の視聴が可能になる。当該電子機器は乗客が操作することで情報を表示する機能を有する。
【０１６８】
なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示したがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレール、鉄道等を含む）、船舶等、様々なものに設置することができる。
【０１６９】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有し、当該表示部に実施の形態１に示した表示装置が組み込まれていることを特徴とする。
【実施例１】
【０１７０】
本実施例では、転送信号生成回路を備えたゲートドライバにおける信号の鈍り及び遅延の抑制効果を回路シミュレーションにより従来例と比較することで検証する。
【０１７１】
図１４に従来のゲートドライバと本明細書のゲートドライバの回路シミュレーション用のモデルを示す。図１４（Ａ）は従来のゲートドライバの構成を表す図であり、各フリップフロップ回路の出力信号を次段のフリップフロップ回路のスタートパルス信号として用いている。図１４（Ｂ）は本明細書のゲートドライバの構成を表す図であり、フリップフロップ回路の間に転送信号生成回路が設けられている。
【０１７２】
本実施例では、フリップフロップ回路及び転送信号生成回路が図４に示した回路によって構成される場合のフリップフロップ回路の出力信号を回路シミュレーションによって計算した。なお、計算ソフトには、ＰＳｐｉｃｅを用いた。また、フリップフロップ回路及び転送信号生成回路を構成するトランジスタのしきい値電圧を８（Ｖ）、電界効果移動度を０．５（ｃｍ２／Ｖｓ）と仮定した。また、各ゲート線には、それぞれ１００（ｐＦ）の寄生容量が形成されていると仮定した。さらに、クロック信号の電圧振幅を３０（Ｖ）（Ｈレベルの電位を３０Ｖ、Ｌレベルの電位を０Ｖ）、接地電位を０（Ｖ）、クロック周波数を４１．７（ｋＨｚ）（周期：２４（μｓ））と仮定した。
【０１７３】
図１５に回路シミュレーションによって求めたフリップフロップ回路の出力信号を示す。図１５に示すように本明細書のゲートドライバは信号の遅延及び鈍りが低減されていることが確認できた。
【符号の説明】
【０１７４】
１００        表示装置
１０１        画素部
１０２        ソースドライバ
１０３Ａ      第１のゲートドライバ
１０３Ｂ      第２のゲートドライバ
１０４１      ソース線
１０４ｎ      ソース線
１０５１      ゲート線
１０５２      ゲート線
１０５３      ゲート線
１０５ｍ      ゲート線
１０６Ａ      フレキシブルプリント基板
１０６Ｂ      フレキシブルプリント基板
１０７１１      画素
１０７ｎｍ      画素
４０１        トランジスタ
４０２        トランジスタ
４０３        トランジスタ
４０４        トランジスタ
４０５        トランジスタ
４０６        トランジスタ
４０７        トランジスタ
４０８        トランジスタ
６００        インバータ回路
６００Ａ      インバータ回路
６００Ｂ      インバータ回路
６０１        トランジスタ
６０２        トランジスタ
６０３        トランジスタ
６０４        トランジスタ
６０５        トランジスタ
６０６        トランジスタ
６０７        トランジスタ
６０８        トランジスタ
７０１Ａ      トランジスタ
７０１Ｂ      トランジスタ
７０２Ａ      トランジスタ
７０２Ｂ      トランジスタ
７０３Ｂ      トランジスタ
７０４Ｂ      トランジスタ
８００        制御回路
８００Ａ      制御回路
８００Ｂ      制御回路
８０１        トランジスタ
８０２        トランジスタ
８０３        トランジスタ
８０４        トランジスタ
８０５        トランジスタ
８０６        トランジスタ
８０７        トランジスタ
８０８        トランジスタ
８０９        トランジスタ
９０１Ａ      容量素子
９０１Ｂ      トランジスタ
９０２Ａ      トランジスタ
９０２Ｂ      トランジスタ
９０３Ｂ      トランジスタ
９０４Ｂ      トランジスタ
１００１      画素部
１００２Ａ    第１のゲートドライバ
１００２Ｂ    第２のゲートドライバ
１００３１    ゲート線
１００３２    ゲート線
１００３ｋ    ゲート線
５０００      筐体
５００１      表示部
５００２      第２表示部
５００３      スピーカ
５００４      ＬＥＤランプ
５００５      操作キー
５００６      接続端子
５００７      センサ
５００８      マイクロフォン
５００９      スイッチ
５０１０      赤外線ポート
５０１１      記録媒体読込部
５０１５      シャッターボタン
５０１６      受像部
５０１８      支持台
５０１９      外部接続ポート
５０２０      ポインティングデバイス
５０２１      リーダ／ライタ
５０２２      筐体
５０２３      表示部
５０２４      リモコン装置
５０２５      スピーカ
５０２６      表示部
５０２７      浴槽
５０２８      表示部
５０２９      車体
５０３０      天井
５０３１      表示部
５０３２      ヒンジ部
５０３３      光源
５０３４      投射レンズ
【図１】
0005632658.tif 000002
【図２】
0005632658.tif 000003
【図３】
0005632658.tif 000004
【図４】
0005632658.tif 000005
【図５】
0005632658.tif 000006
【図６】
0005632658.tif 000007
【図７】
0005632658.tif 000008
【図８】
0005632658.tif 000009
【図９】
0005632658.tif 000010
【図１０】
0005632658.tif 000011
【図１１】
0005632658.tif 000012
【図１２】
0005632658.tif 000013
【図１３】
0005632658.tif 000014
【図１４】
0005632658.tif 000015
【図１５】
0005632658.tif 000016