(57)【特許請求の範囲】
【請求項１】
基準発振信号を出力する基準発振器と、
当該ＰＬＬ回路の出力信号を分周する分周器と、
前記基準発振信号と、前記分周器で分周された信号とが供給され、前記基準発振信号と前記分周された信号との位相差に応じた位相差信号を出力する位相比較器と、
前記位相差信号から高周波成分を除去した制御電圧を出力するループフィルタと、
前記制御電圧に応じて容量成分が制御される可変容量素子を有し、前記容量成分の変化により発振周波数を制御する電圧制御発振回路と、
前記容量成分を切り換える制御回路と、を有するＰＬＬ回路であって、
前記電圧制御発振回路は、
前記可変容量素子に直列に接続された直列容量素子と、
前記可変容量素子と前記直列容量素子とから構成される直列回路に並列に接続された並列容量素子と、
前記可変容量素子と前記直列容量素子とから構成される直列回路に並列に接続され、誘導成分とを有し、
前記直列容量素子及び前記並列容量素子は、各々、その容量成分を切り換え可能に構成されており、
前記制御回路は、
前記直列容量素子及び前記並列容量素子を切り換えて、
前記制御電圧の中心電圧を中心とした前記発振周波数の高周波数帯域側と低周波帯域側において、前記制御電圧に対する前記発振周波数の変化量が、低周波数帯域側と高周波数帯域側とで均等にし、前記直列容量素子及び前記並列容量素子の容量を、制御電圧の最小電圧に対応する周波数と隣接するガードバンドの端の周波数の差と、制御電圧の最大電圧に対応する周波数と隣接するガードバンドの端の周波数の差の和が最小となるようにするＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電圧制御発振回路、及び、その調整方法に係り、特に、制御電圧に応じて容量成分が制御される可変容量素子と、可変容量素子に直列に接続され、制御電圧をカットする直列容量素子と、可変容量素子と直列容量素子とから構成される直列回路に並列に接続された並列容量素子と、可変容量素子と直列容量素子とから構成される直列回路に並列に接続され、誘導成分とを有する電圧制御発振回路、及び、この電圧制御発振回路を有するＰＬＬ回路に関する。
【背景技術】
【０００２】
集積化された電圧制御発振回路では、製造プロセスの変動により発振周波数にばらつきが生じる。このため、発振周波数トリミング、あるいは、調整を必要としていた。
【０００３】
図１０はＬＣを用いた電圧制御発振回路の回路構成図を示す。
【０００４】
ＬＣを用いた電圧制御発振回路１０は、インダクタＬ、可変容量ダイオードＣv11、Ｃv12、キャパシタＣs11、Ｃs12、Ｃp11、Ｃp12、トランジスタＱ11〜Ｑ14から構成されている。
【０００５】
ＬＣを用いた電圧制御発振回路１０は、制御電圧Ｖcntにより可変容量ダイオードＣv11、Ｃv12の容量が変化し、インダクタＬ、可変容量ダイオードＣv11、Ｃv12、固定キャパシタＣs11、Ｃs12、Ｃp11、Ｃp12から構成される共振回路の共振周波数が変化することにより発振周波数が変化する。
【０００６】
なお、トランジスタＱ11、Ｑ13及びトランジスタＱ12、Ｑ14は、それぞれＣＭＯＳインバータを構成しており、共振回路の両端の間に、その入出力が互いに反対となるように接続されている。
【０００７】
なお、固定キャパシタＣs11、Ｃs12は、可変容量ダイオードＣv11、Ｃv12に印加する直流バイアスをカットするためのキャパシタである。
【０００８】
このようなＬＣを用いた電圧制御回路１０では、制御電圧に対する周波数のばらつきを補正するために、固定キャパシタＣp11、Ｃp12の容量を可変していた。
【０００９】
図１１は電圧制御発振回路１０の制御電圧に対する周波数の特性図を示す。
【００１０】
電圧制御発振回路１０は、固定キャパシタＣp11、Ｃp12の容量を変えることにより、図１１に実線及び一点鎖線で示すように制御電圧に対して高周波数帯域成分を圧縮することができる。
【００１１】
よって、従来は固定キャパシタＣp11、Ｃp12の容量の設定を変えることにより制御電圧に対する高周波数帯域成分の変化を制御して制御電圧に対する周波数の変化量を調整していた。
【００１２】
なお、この種の電圧制御発振回路として、インダクタに並列に接続されたバラクタの両端と接地との間に、切換可能に容量を設け、調整容量に応じてバイアスを制御し、動作点を安定化させた電圧制御発振器が提案されている（特許文献１参照）。
【００１３】
また、異なる技術分野として、バラクタと結合容量との接続点と接地との間にスイッチド・トリム容量を設けた可変容量変調器が提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００４−２６６５７１号公報
【特許文献２】特開２００５−２５３０６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかるに、従来の電圧制御発振回路では、制御電圧に対する周波数の関係を調整するときには、固定キャパシタＣp11、Ｃp12の容量を変化させることにより、図１１に示すように高周波数帯域側を圧縮させて調整を行っていたため、制御電圧に対する発振周波数の変化量を所望の特性に調整することができなかった。
【００１６】
本発明は上記の点に鑑みてなされたもので、制御電圧に対する周波数の変化量を自由に調整できる電圧制御発振回路及びＰＬＬ回路を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明は、基準発振信号を出力する基準発振器と、当該ＰＬＬ回路の出力信号を分周する分周器と、前記基準発振信号と、前記分周器で分周された信号とが供給され、前記基準発振信号と前記分周された信号との位相差に応じた位相差信号を出力する位相比較器と、前記位相差信号から高周波成分を除去した制御電圧を出力するループフィルタと、前記制御電圧に応じて容量成分が制御される可変容量素子を有し、前記容量成分の変化により発振周波数を制御する電圧制御発振回路と、前記容量成分を切り換える制御回路と、を有するＰＬＬ回路であって、前記電圧制御発振回路は、前記可変容量素子に直列に接続された直列容量素子と、前記可変容量素子と前記直列容量素子とから構成される直列回路に並列に接続された並列容量素子と、前記可変容量素子と前記直列容量素子とから構成される直列回路に並列に接続され、誘導成分とを有し、前記直列容量素子及び前記並列容量素子は、各々、その容量成分を切り換え可能に構成されており、前記制御回路は、前記直列容量素子及び前記並列容量素子を切り換えて、前記制御電圧の中心電圧を中心とした前記発振周波数の高周波数帯域側と低周波帯域側において、前記制御電圧に対する前記発振周波数の変化量が、低周波数帯域側と高周波数帯域側とで均等にし、前記直列容量素子及び前記並列容量素子の容量を、制御電圧の最小電圧に対応する周波数と隣接するガードバンドの端の周波数の差と、制御電圧の最大電圧に対応する周波数と隣接するガードバンドの端の周波数の差の和が最小となるようにすることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、直列容量素子及び並列容量素子を各々その容量成分を切り換え可能な構成とし、直列容量素子の容量成分及び並列容量素子の容量成分を切り換えて、制御電圧に対する発振周波数の変化量を調整することにより、制御電圧に対する周波数の変化量の設定を比較的自由に設定することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施例の回路構成図である。
【図２】直列容量素子Ｃs1、Ｃs2及び並列容量素子Ｃp1、Ｃp2のブロック構成図である。
【図３】本発明の一実施例の適用例のブロック構成図である。
【図４】制御回路２１５による調整処理の処理フローチャートである。
【図５】粗調整処理の処理フローチャートである。
【図６】カバーレンジ測定処理の処理フローチャートである。
【図７】変調感度調整処理の処理フローチャートである。
【図８】カバーレンジ調整処理の処理フローチャートである。
【図９】調整動作を説明するための図である。
【図１０】ＬＣを用いた電圧制御発振回路の回路構成図である。
【図１１】従来の制御電圧に対する発振周波数の特性図である。
【発明を実施するための形態】
【００２１】
図１は本発明の一実施例の回路構成図を示す。
【００２２】
本実施例の電圧制御発振回路１００は、インダクタＬ、可変容量素子Ｃv1、Ｃv2、直列容量素子Ｃs1、Ｃs2、並列容量素子Ｃp1、Ｃp2、トランジスタＱ1〜Ｑ4、バイアス回路１１１から構成されている。
【００２３】
可変容量素子Ｃv1、Ｃv2は、可変容量ダイオードから構成されている。可変容量素子Ｃv1はカソードに可変容量素子Ｃv2が接続され、アノードに直列容量素子Ｃs1の一端が接続されている。可変容量素子Ｃv2はカソードに可変容量素子Ｃv1のカソードが接続され、アノードに直列容量素子Ｃs2の一端が接続されている。
【００２４】
可変容量素子Ｃv1のカソードと可変容量素子Ｃv2のカソードとの接続点には、制御電圧Ｖcntが供給される。また、可変容量素子Ｃv1、Ｃv2のアノードは、バイアス回路１１１に接続されており、バイアス回路１１１からバイアス電圧Ｖb1、Ｖb2が印加されている。
【００２５】
これにより、可変容量素子Ｃv1、Ｃv2は、制御電圧Ｖcntとバイアス電圧Ｖb1、Ｖb2との差電圧に応じてその容量が変化する。可変容量素子Ｃv1、Ｃv2の容量が変化することによって容量成分が変化して、制御電圧Ｖcntに対する発振周波数の変化量が変化する。
【００２６】
バイアス回路１１１は抵抗Ｒ11、Ｒ21、Ｒ22、及び、ダイオードＤ１から構成されている。抵抗Ｒ11は一端に電源電圧Ｖccが印加されており、他端にダイオードＤ１のアノードが接続されている。ダイオードＤ１はアノードに抵抗Ｒ11の他端が接続され、カソードは接地されている。ダイオードＤ１には、電源電圧Ｖccが抵抗Ｒ11を介して印加されており、抵抗Ｒ11との接続点に順方向電圧が発生する。ダイオードＤ１と抵抗Ｒ11との接続点に発生した順方向電圧は、抵抗Ｒ21を介して可変容量素子Ｃv1のアノードと直列容量素子Ｃs1の一端との接続点に印加されるとともに、抵抗Ｒ22を介して可変容量素子Ｃv2のアノードと直列容量素子Ｃs1の一端との接続点に印加される。これによって、可変容量素子Ｃv1、Ｃv2のアノードがバイアスされる。
【００２７】
このとき、ダイオードＤ１の順方向電圧は負の温度特性を有する。したがって、可変容量素子に与えるバイアス電圧に正の温度係数を与え、容量に対しては負の温度係数を与える。一般に可変容量素子の容量は正の温度係数を有するので相殺することができる。
【００２８】
図２は直列容量素子Ｃs1、Ｃs2及び並列容量素子Ｃp1、Ｃp2のブロック構成図を示す。
【００２９】
直列容量素子Ｃs1、Ｃs2及び並列容量素子Ｃp1、Ｃp2は、キャパシタＣ0、Ｃ1〜Ｃ4及びスイッチＳＷ1〜ＳＷ4から構成されている。キャパシタＣ0には、キャパシタＣ1〜Ｃ4がスイッチＳＷ1〜ＳＷ4を介して並列に接続されている。
【００３０】
スイッチＳＷ1をオンすることによりキャパシタＣ1がキャパシタＣ0に並列に接続され、スイッチＳＷ2をオンすることによりキャパシタＣ2がキャパシタＣ0に並列に接続され、スイッチＳＷ3をオンすることによりキャパシタＣ3がキャパシタＣ0に並列に接続され、スイッチＳＷ4をオンすることによりキャパシタＣ4がキャパシタＣ0に並列に接続される。直列容量素子Ｃs1、Ｃs2及び並列容量素子Ｃp1、Ｃp2は、スイッチＳＷ1〜ＳＷ4をオンすることにより、容量が増加するように容量を切り換えることが可能とされている。
【００３１】
直列容量素子Ｃs1、Ｃs2の容量と並列容量素子Ｃp1、Ｃp2の容量とを調整することにより制御電圧に対する低周波数帯域側の周波数変化及び高周波数帯域側の周波数変化を均等することができる。これにより制御電圧に対してリニアに周波数を変化させることが可能となる。
【００３２】
〔適用例〕
図３は本発明の一実施例の適用例のブロック構成図を示す。
【００３３】
本適用例のＰＬＬ回路２００は、例えば、１チップの半導体装置に搭載されており、本実施例の電圧制御発振回路１００、分周器２１１，位相比較器２１２、ループフィルタ２１３、制御回路２１５から構成されている。
【００３４】
電圧制御発振回路１００の発振出力ｆoutは、出力端子Ｔoutから出力されるとともに、分周器２１１に供給される。分周器２１１は、電圧制御発振回路１００の発振出力を分周する。分周器２１１で分周された信号は、位相比較器２１２に供給される。
【００３５】
位相比較器２１２には、基準発振器２１３から基準発振信号ｆrefが供給されており、分周器２１１から供給された信号と基準発振器２１３からの基準発振信号ｆrefとを比較し、その位相差に応じた位相差信号を出力する。位相比較器２１２の位相差信号は、ループフィルタ２１４に供給される。
【００３６】
ループフィルタ２１３４、ローパスフィルタ、積分回路から構成されており、位相差信号から高周波成分を除去した信号を出力する。ループフィルタ２１４の出力は、電圧制御発振回路１００に制御電圧Ｖcntとして供給される。電圧制御発振回路１００は、ループフィルタ２１４から供給された制御電圧Ｖcntに応じて発振周波数を制御する。
【００３７】
これによって、ＰＬＬ回路２００は、基準発振信号ｆrefに位相同期した発振出力ｆoutを出力することができる。
【００３８】
制御回路２１５は、外部からの指示に応じてバンド切換、及び、直列容量素子Ｃs1、Ｃs2の容量と並列容量素子Ｃp1、Ｃp2の容量とを調整する処理を行っている。
【００３９】
〔調整動作〕
次に制御回路２１５による電圧制御発振回路１００の制御電圧に対する出力周波数の調整処理について説明する。
【００４０】
図４は制御回路２１５による調整処理の処理フローチャートを示す。
【００４１】
制御回路２１５は、まず、ステップＳ１−１で所定のバンドにおける制御電圧に対する出力周波数の粗調整を行う。次に制御回路２１５は、ステップＳ１−２でカバーレンジを測定するためのカバーレンジ測定処理を実行する。カバーレンジ測定処理は、選択されたバンドのカバーレンジを測定する処理である。
【００４２】
なお、カバーレンジ測定処理について後で図面と共に説明を行う。
【００４３】
次に、制御回路２１５は、ステップ１−３で変調感度を調整する変調感度調整処理を実行する。変調感度調整処理は、直列容量素子Ｃs1、Ｃs2を切り換えることにより、変調感度が規定範囲内となるように調整する処理である。
【００４４】
次に、制御回路２１５は、ステップＳ１−４で直列容量素子Ｃs1、Ｃs2及び並列容量素子Ｃp1、Ｃp2を切り換えることによりカバーレンジを調整するカバーレンジ調整処理を実行する。カバーレンジ調整処理は、カバーレンジ測定処理により測定された最低周波数ｆminと最大周波数ｆmaxが規定値内に収まるように直列容量素子Ｃs1、Ｃs2及び並列容量素子Ｃp1、Ｃp2を切り換える処理である。
【００４５】
制御回路２１５は、ステップＳ１−５で全バンドについてステップＳ１−１〜Ｓ１−４による調整が終了すると、ステップＳ１−６で直列容量素子Ｃs1、Ｃs2及び並列容量素子Ｃp1、Ｃp2の調整値を決定する。
【００４６】
次に制御回路２１５は、ステップＳ１−７でカバーレンジを確認し、ステップＳ１−８でカバーレンジが規格を満足していれば、処理を終了し、規格を満足していなければ、ステップＳ１−９で外部にエラー通知を発行する。
【００４７】
次に、ステップＳ１−１の粗調整処理について説明する。
【００４８】
図５は粗調整処理の処理フローチャートを示す。
【００４９】
粗調整処理は、ステップＳ２−１で基準発振器２１３の基準発振信号ｆref、及び、分周器２１１の分周比を所定の値に設定して、ＰＬＬをかける。
【００５０】
次に制御回路２１５は、ステップＳ２−２、Ｓ２−３で直列容量素子Ｃs1、Ｃs2の及び並列容量素子Ｃp1、Ｃp2のスイッチＳＷ1〜ＳＷ4を制御して、直列容量素子Ｃs1、Ｃs2の及び並列容量素子Ｃp1、Ｃp2の容量を切り換えつつ、制御電圧Ｖcntをモニタして、制御電圧Ｖcntが基準電圧Ｖrefに近似するように直列容量素子Ｃs1、Ｃs2の及び並列容量素子Ｃp1、Ｃp2の容量を調整する。
【００５１】
以上により粗調整が終了する。
【００５２】
次にステップＳ１−２のカバーレンジ測定処理について説明する。
【００５３】
図６はカバーレンジ測定処理の処理フローチャートを示す。
【００５４】
まず、制御回路２１５は、ステップＳ３−１で分周器２１１を制御することにより、ＰＬＬ設定周波数を可変し、ステップＳ３−２で制御電圧Ｖcntが最小電圧Ｖminのときの最小周波数ｆmin及び最大電圧Ｖmaxのときの周波数ｆmaxを検出する。
【００５５】
制御回路２１５は、ステップＳ３−３で検出した最小周波数ｆmin及び最大周波数ｆmaxが設定周波数範囲内にあるは否かを判定する。制御回路２１５は、ステップＳ３−３で最小周波数ｆmin及び最大周波数ｆmaxが設定周波数範囲内にあるときには処理を終了し、最小周波数ｆmin及び最大周波数ｆmaxが設定周波数範囲外のときには、ステップＳ３−４で外部にエラー通知を発行する。
【００５６】
以上によりカバーレンジの測定が終了する。
【００５７】
次にステップＳ１−３の変調感度調整処理について説明する。
【００５８】
図７は変調感度調整処理の処理フローチャートを示す。
【００５９】
制御回路２１５は、ステップＳ４−１で最小周波数ｆminと最大周波数ｆmax、及び、制御電圧の最小値Ｖmaxと最大値Ｖminとから変調感度を算出する。
【００６０】
変調感度ｋは、最小周波数ｆminと最大周波数ｆmaxの差分を制御電圧の最小値Ｖmaxと最大値Ｖminとの差分で除算したものであり、例えば、
ｋ＝（ｆmax−ｆmin）／（Ｖmax−Ｖmin）
で求められる。
【００６１】
制御回路２１５は、ステップＳ４−２で変調感度が規定範囲にあるか否かを判定する。制御回路２１５は、ステップＳ４−２で変調感度が規定範囲内であれば、処理を終了する。また、制御回路２１５は、ステップＳ４−２で変調感度が規定範囲内になければ、ステップＳ４−３で変調感度算出回数が所定回数か否かを判定する。
【００６２】
制御回路２１５は、ステップＳ４−３で変調感度調整回数が所定回数内であれば、ステップＳ４−４、Ｓ４−５でステップＳ１−１の粗調整処理及びステップＳ１−２のカバーレンジ測定処理を実行して、ステップＳ４−１に戻って再び変調感度ｋを検出する。制御回路２１５は、ステップＳ４−３で変調感度調整回数が所定回数になると、ステップＳ４−６でエラー通知を外部に発行して処理を終了する。
【００６３】
以上により変調感度調整処理が終了する。
【００６４】
次に、ステップＳ１−４のカバーレンジ調整処理について説明する。
【００６５】
図８はカバーレンジ調整処理の処理フローチャートを示す。
【００６６】
制御回路２１５は、ステップＳ５−１で直列容量素子Ｃs1、Ｃs2及び並列容量素子Ｃp1、Ｃp2を切り換えつつ、ステップＳ５−２で最小周波数ｆminと低周波数側に隣接するバンドｆBLの差分であるガードバンドｇｂ１＝（ｆmin−ｆBL）、及び、最大周波数ｆmaxと高周波数側に隣接するバンドｆBHとの差分であるガードバンドｇｂ２＝（ｆmax−ｆBH）を検出する。
【００６７】
制御回路２１５は、ステップＳ５−３でガードバンドの偏差（ｇｂ１＋ｇｂ２）が最小となるときの直列容量素子Ｃs1、Ｃs2及び並列容量素子Ｃp1、Ｃp2の容量を取得し、ステップＳ５−４でこのときの直列容量素子Ｃs1、Ｃs2及び並列容量素子Ｃp1、Ｃp2の設定値を調整値に設定する。
【００６８】
以上によりカバーレンジ調整処理が終了する。
【００６９】
図９は制御電圧に対する発振周波数の特性図を示す。
【００７０】
本実施例によれば、図９に示されるように直列容量素子Ｃs1、Ｃs2の容量を切り換えることにより、図９に実線及び破線で示すように制御電圧Ｖcntの中心電圧Ｖcnt0を中心として低周波数帯域側及び高周波数帯域側で対称に特性を切り換えることができる。
【００７１】
以上、本実施例によれば、直列容量素子Ｃs1、Ｃs2及び並列容量素子Ｃp1、Ｃp2を各々その容量成分を切り換え可能な構成とし、直列容量素子Ｃs1、Ｃs2の容量成分及び並列容量素子Ｃp1、Ｃp2の容量成分を切り換え、制御電圧Ｖcntに対する発振周波数の変化量を調整することにより、制御電圧Ｖcntに対する周波数変化量の設定を比較的自由に設定することが可能となる。
【００７２】
本実施例によれば、制御電圧Ｖcntに対する発振周波数の変化量をリニアにすることができるため、ＰＬＬ回路のループ特性を大幅に改善できる。これにより、必要とする発振周波数の範囲を確実に制御電圧の範囲内に納めることができるので、発振周波数の中心と制御電圧の中心とを確実に一致させることができ、これによって、発振周波数の範囲を拡大することができる。
【００７３】
なお、本発明は上記の実施例に限定されるものではなく、本発明の請求の範囲を逸脱しない範囲で種々の変形例が考えられる。
【符号の説明】
【００７４】
１００  電圧制御発振回路
１１１  バイアス回路
Ｌ  インダクタ
Ｃv1、Ｃv2  可変容量素子、Ｃs1、Ｃs2  直列容量素子、Ｃp1、Ｃp2  並列容量素子
Ｑ1〜Ｑ4  トランジスタ
【図１】
0005532014.tif 000002
【図２】
0005532014.tif 000003
【図３】
0005532014.tif 000004
【図４】
0005532014.tif 000005
【図５】
0005532014.tif 000006
【図６】
0005532014.tif 000007
【図７】
0005532014.tif 000008
【図８】
0005532014.tif 000009
【図９】
0005532014.tif 000010
【図１０】
0005532014.tif 000011
【図１１】
0005532014.tif 000012