(57)【特許請求の範囲】
【請求項１】
インクジェットヘッドの複数のチャネルにそれぞれ対応して設けられ、その対応するチャネルにインク吐出用の駆動信号を出力する複数のチャネル駆動回路と、
基準電圧とこの基準電圧以外の電位の駆動電圧とのなかからいずれか１つの電圧を選択して出力する負荷電圧生成回路と、を具備し、
前記各チャネル駆動回路は、
前記駆動電圧が印加される第１の入力端子と、
前記基準電圧が印加される第２の入力端子と、
前記負荷電圧生成回路から出力される電圧が印加される第３の入力端子と、
前記駆動信号の出力端子と、
前記第１の入力端子と前記第２の入力端子との間で低インピーダンスの第１のスイッチング素子と低インピーダンスの第２のスイッチング素子とを直列に接続し、かつ前記第１のスイッチング素子と第２のスイッチング素子との接続点を前記出力端子に接続してなる直列回路と、
前記第３の入力端子と前記出力端子との間で高インピーダンスの第３のスイッチング素子と高インピーダンスの第４のスイッチング素子とを並列に接続してなる並列回路と、
前記第１のスイッチング素子に供給される信号のレベルを変更する第１のレベルシフタと、
前記第２のスイッチング素子に供給される信号のレベルを変更する第２のレベルシフタと、
前記第３のスイッチング素子及び第４のスイッチング素子に供給される信号のレベルを変更する第３のレベルシフタと、
を備えたことを特徴とするインクジェットヘッド駆動装置。
【請求項２】
前記複数のチャネル駆動回路を制御するロジック部、をさらに具備し、
前記ロジック部は、インク吐出対象のチャネルに対応した前記チャネル駆動回路に対し、先ず前記並列回路の第３のスイッチング素子及び第４のスイッチング素子をオンする信号を出力し、その後、所定時間が経過すると、前記直列回路の第１のスイッチング素子または第２のスイッチング素子をオンする信号を出力することを特徴とする請求項１記載のインクジェットヘッド駆動装置。
【請求項３】
前記複数のチャネル駆動回路と前記負荷電圧生成回路と前記ロジック部とを１チップのＩＣに実装したことを特徴とする請求項２記載のインクジェットヘッド駆動装置。
【請求項４】
インクジェットヘッドの複数のチャネルにそれぞれ対応して設けられ、その対応するチャネルにインク吐出用の駆動信号を出力する複数のチャネル駆動回路と、
基準電圧とこの基準電圧より高い電位の第１の駆動電圧と前記基準電圧より低い電位の第２の駆動電圧とのなかからいずれか１つの電圧を選択して出力する負荷電圧生成回路と、を具備し、
前記各チャネル駆動回路は、
前記第１の駆動電圧が印加される第１の入力端子と、
前記基準電圧が印加される第２の入力端子と、
前記負荷電圧生成回路から出力される電圧が印加される第３の入力端子と、
前記第２の駆動電圧が印加される第４の入力端子と、
前記駆動信号の出力端子と、
前記第１の入力端子と前記第２の入力端子との間で低インピーダンスの第１のスイッチング素子と低インピーダンスの第２のスイッチング素子とを直列に接続し、かつ前記第１のスイッチング素子と第２のスイッチング素子との接続点を前記出力端子に接続してなる第１の直列回路と、
前記第３の入力端子と前記出力端子との間で高インピーダンスの第３のスイッチング素子と高インピーダンスの第４のスイッチング素子とを並列に接続してなる並列回路と、
前記第１の入力端子と前記第４の入力端子との間で低インピーダンスの第５のスイッチング素子と前記第２のスイッチング素子とを直列に接続し、かつ前記第５のスイッチング素子と第２のスイッチング素子との接続点を前記出力端子に接続してなる第２の直列回路と、
前記第１のスイッチング素子に供給される信号のレベルを変更する第１のレベルシフタと、
前記第２のスイッチング素子に供給される信号のレベルを変更する第２のレベルシフタと、
前記第３のスイッチング素子及び第４のスイッチング素子に供給される信号のレベルを変更する第３のレベルシフタと、
前記第５のスイッチング素子に供給される信号のレベルを変更する第４のレベルシフタと、
を備えたことを特徴とするインクジェットヘッド駆動装置。
【請求項５】
前記複数のチャネル駆動回路を制御するロジック部、をさらに具備し、
前記ロジック部は、インク吐出対象のチャネルに対応した前記チャネル駆動回路に対し、先ず、前記並列回路の第３のスイッチング素子及び第４のスイッチング素子をオンする信号を出力し、その後、所定時間が経過すると、前記第１の直列回路の第１のスイッチング素子または第２のスイッチング素子をオンする信号あるいは前記第２の直列回路の第１のスイッチング素子または第５のスイッチング素子をオンする信号を出力することを特徴とする請求項４記載のインクジェットヘッド駆動装置。
【請求項６】
前記複数のチャネル駆動回路と前記負荷電圧生成回路と前記ロジック部とを１チップのＩＣに実装したことを特徴とする請求項５記載のインクジェットヘッド駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、インクジェット記録装置等に用いられるインクジェットヘッドの駆動装置に関する。
【背景技術】
【０００２】
一般に、インクジェットヘッドは、複数のノズルと、各ノズルにそれぞれ連通して設けられる複数のインク室と、各インク室の容積を個々に変化させる複数のアクチュエータとを備える。前記アクチュエータとしては容量性素子である圧電部材が使用される。前記圧電部材には電極が付されており、この電極には所定の駆動波形を有する駆動電圧が印加される。前記電極に前記駆動電圧が印加されると、前記圧電部材が駆動波形に応じて変形動作する。この変形動作により前記インク室の容積が変化し、この容積変化により前記インク室内のインクが前記ノズルから吐出される。
【０００３】
この種のインクジェットヘッドの駆動装置において、電極に発生する誘導電圧のピーク値を低く抑えることで、駆動電圧をより高く設定できる技術は既に知られている。しかしながらこの技術は、駆動電源と電極との間に低インピーダンスのスイッチング素子と高インピーダンスのスイッチング素子とをペアで配置する。またスイッチング素子毎に、当該スイッチング素子を駆動するためのプリバッファと、このプリバッファを駆動するためのレベルシフタとが必要となる。
【０００４】
このため、ノズルの数に相当するチャネルの数が多数のインクジェットヘッドの場合、チャネル毎に上記スイッチング素子，プリバッファ及びレベルシフタを含むチャネル駆動回路が必要となるので、各チャネル駆動回路を集積した駆動装置のＩＣ（Integrated Circuit）化を考えた場合にＩＣが大型化し、コスト高を招く懸念がある。
【０００５】
なお、チャネルとは、ノズルとそのノズルに連通するインク室とを含むインクの流路を示す。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−０９４３６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、多チャネルに対応するチャネル駆動回路を集積したＩＣの小型化、低コスト化を図り得るインクジェットヘッド駆動装置を提供しようとするものである。
【課題を解決するための手段】
【０００８】
一実施形態において、インクジェットヘッド駆動装置は、インクジェットヘッドの複数のチャネルにそれぞれ対応して設けられ、その対応するチャネルに駆動信号を出力する複数のチャネル駆動回路と、基準電圧とこの基準電圧以外の電位の駆動電圧とのなかからいずれか１つの電圧を選択して出力する負荷電圧生成回路とを備える。各チャネル駆動回路は、基準電圧が印加される第１の入力端子と、駆動電圧が印加される第２の入力端子と、負荷電圧生成回路から出力される電圧が印加される第３の入力端子と、駆動信号の出力端子と、第１の入力端子と第２の入力端子との間で低インピーダンスの第１のスイッチング素子と低インピーダンスの第２のスイッチング素子とを直列に接続し、かつ第１のスイッチング素子と第２のスイッチング素子との接続点を出力端子に接続してなる直列回路と、第３の入力端子と出力端子との間で高インピーダンスの第３のスイッチング素子と高インピーダンスの第４のスイッチング素子とを並列に接続してなる並列回路と、第１のスイッチング素子に供給される信号のレベルを変更する第１のレベルシフタと、第２のスイッチング素子に供給される信号のレベルを変更する第２のレベルシフタと、第３のスイッチング素子及び第４のスイッチング素子に供給される信号のレベルを変更する第３のレベルシフタと、を備える。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態におけるインクジェットヘッド駆動装置の概略構成図。
【図２】同インクジェットヘッド駆動装置が有するチャネル駆動回路の構成図。
【図３】同インクジェットヘッド駆動装置が有する負荷電圧生成回路の構成図。
【図４】同インクジェットヘッド駆動装置における主要な信号のタイミング図。
【図５】第２の実施形態におけるインクジェットヘッド駆動装置の概略構成図。
【図６】同インクジェットヘッド駆動装置が有するチャネル駆動回路の構成図。
【図７】同インクジェットヘッド駆動装置が有する負荷電圧生成回路の構成図。
【図８】同インクジェットヘッド駆動装置における主要な信号のタイミング図。
【図９】インクジェットヘッドの一部を分解して示す斜視図。
【図１０】同インクジェットヘッドの前方部における横断面図。
【図１１】同インクジェットヘッドの前方部における縦断面図。
【図１２】インクジェットヘッドの動作原理説明図。
【図１３】インクジェットヘッドに印加される駆動パルス信号の通電波形図。
【発明を実施するための形態】
【００１０】
初めに、実施形態で用いるインクジェットヘッド１について、図９〜図１３を用いて説明する。
【００１１】
図９〜図１１は、インクジェットヘッド１の要部構造図であり、図９は、インクジェットヘッド１の一部を分解して示す斜視図、図１０は、同ヘッド１の前方部における横断面図、図１１は、同ヘッド１の前方部における縦断面図である。
【００１２】
インクジェットヘッド１は、ベース基板１１の前方側の上面に第１の圧電部材１２を接合し、この第１の圧電部材１２の上に第２の圧電部材１３を接合する。第１の圧電部材１２と第２の圧電部材１３とは、図１０の矢印で示すように、板厚方向に沿って互いに相反する方向に分極して接合される。
【００１３】
インクジェットヘッド１は、接合された圧電部材１２，１３の先端側から後端側に向けて多数の長尺な溝１８を設ける。各溝１８は、間隔が一定でありかつ平行である。また各溝１８は、先端が開口し、後端が上方に斜傾する。
【００１４】
インクジェットヘッド１は、各溝１８の隔壁及び底面に電極１９を設ける。さらにインクジェットヘッド１は、各溝１８の後端から第２の圧電部材１３の後部上面に向けて、電極１９から延出された引出し電極２０を設ける。
【００１５】
インクジェットヘッド１は、各溝１８の上部を天板１４で塞ぎ、各溝１８の先端をオリフィスプレート１５で塞ぐ。天板１４は、その内側後方に共通インク室２１を備える。
【００１６】
インクジェットヘッド１は、天板１４とオリフィスプレート１５とで囲まれた各溝１８によって、複数のインク室２２を形成する。インクジェットヘッド１は、オリフィスプレート１５の各溝１８と対向する位置に、インクの吐出を行うノズル２３を開ける。ノズル２３は、対向するインク室２２に連通する。
【００１７】
インクジェットヘッド１は、ベース基板１１の後方側の上面に、導電パターン２４が形成されたプリント基板２５を接合し、このプリント基板２５の上に、後述するインクジェットヘッド駆動装置３０（図１を参照）を実装したドライブＩＣ２６を搭載する。ドライブＩＣ２６は、導電パターン２４に接続する。導電パターン２４は、各引出し電極２０とワイヤボンディングにより導線２７で結合する。
【００１８】
図１２は、インクジェットヘッド１の動作原理説明図である。  
図１２の（ａ）は、中央のインク室２２ａとこのインク室２２ａに隣接する両隣のインク室２２ｂ，２２ｃとの各電極１９が、いずれも接地電位の状態を示す。この状態では、インク室２２ａとインク室２２ｂ及びインク室２２ａとインク室２２ｃとで挟まれた圧電部材１２，１３からなる隔壁（アクチュエータ）２８ａ，２８ｂは、何ら歪み作用を受けない。
【００１９】
図１２の（ｂ）は、中央のインク室２２ａの電極１９に負電圧（−Ｖｓ）が印加された状態を示す。なお、両隣のインク室２２ｂ，２２ｃの電極１９はいずれも接地電位である。この状態では、各隔壁２８ａ，２８ｂに、圧電部材１２，１３の分極方向と直交する方向に電界が作用する。この作用により、各隔壁２８ａ，２８ｂは、インク室２２ａの容積を拡張するようにそれぞれ外側に変形する。
【００２０】
図１２の（ｃ）は、中央のインク室２２ａの電極１９に正電圧（＋Ｖｓ）が印加された状態を示す。なお、両隣のインク室２２ｂ，２２ｃの電極１９はいずれも接地電位である。この状態では、各隔壁２８ａ，２８ｂに、圧電部材１２，１３の分極方向と直交する方向で図１２（ｂ）のときとは逆の方向に電界が作用する。この作用により、各隔壁２８ａ，２８ｂは、インク室２２ａの容積を収縮するようにそれぞれ内側に変形する。
【００２１】
図１３は、中央のインク室２２ａからインク液滴を吐出するために、インク室２２ａの電極１９に印加される駆動パルス信号ＤＰの通電波形図である。時間Ｔｔによって示される区間は、インク液滴（１ドロップ）の吐出に必要な時間であり、この時間（１ドロップ周期と称する）Ｔｔは、準備区間の時間Ｔ１、吐出区間の時間Ｔ２及び後処理区間の時間Ｔ３に区分される。さらに、準備時間Ｔ１は、定常区間の時間Ｔａと拡張区間の時間（Ｔ１−Ｔａ）とに細分化され、吐出区間の時間Ｔ２は、維持区間の時間Ｔｂと復元区間の時間（Ｔ２−Ｔｂ）とに細分化される。準備時間Ｔ１、吐出時間Ｔ２及び後処理時間Ｔ３は、使用するインクや温度等の条件により、適切な値に設定される。
【００２２】
図１３に示すように、インクジェットヘッド駆動装置３０は、先ず、時点ｔ０において、インク室２２ａ，２２ｂ，２２ｃに対応した各電極１９にそれぞれ０ボルトの基準電圧を印加する。そして、定常時間Ｔａが経過するのを待機する。この間、各インク室２２ａ，２２ｂ，２２ｃは、図１２の（ａ）の状態となる。
【００２３】
定常時間Ｔａが経過して時点ｔ１になると、インクジェットヘッド駆動装置３０は、インク室２２ａに対応した電極１９に駆動電圧として所定の負電圧（−Ｖｓ）を印加する。そして、準備時間Ｔ１が経過するのを待機する。負電圧（−Ｖｓ）が印加されると、インク室２２ａの両側の隔壁２８ａ，２８ｂが、インク室２２ａの容積を拡張するようにそれぞれ外側に変形して、図１２の（ｂ）の状態となる。この変形により、インク室２２ａ内の圧力が低下する。このため、共通インク室２１からインク室２２ａ内にインクが流れ込む。
【００２４】
準備時間Ｔ１が経過して時点ｔ２になると、インクジェットヘッド駆動装置３０は、さらに維持時間Ｔｂが経過するまで、インク室２２ａに対応した電極１９に負電圧（−Ｖｓ）を印加し続ける。この間、各インク室２２ａ，２２ｂ，２２ｃは、図１２の（ｂ）の状態を維持する。
【００２５】
維持時間Ｔｂが経過して時点ｔ３になると、インクジェットヘッド駆動装置３０は、インク室２２ａに対応した電極１９に印加する電圧を基準電圧の０ボルトに戻す。そして、吐出時間Ｔ２が経過するのを待機する。印加電圧が０ボルトになると、インク室２２ａの両側の隔壁２８ａ，２８ｂが定常状態に復元されて、図１２の（ａ）の状態に戻る。この復元により、インク室２２ａ内の圧力が増大する。このため、インク室２２ａに対応したノズル２３からインク液滴が吐出する。
【００２６】
吐出時間Ｔ２が経過して時点ｔ４になると、インクジェットヘッド駆動装置３０は、インク室２２ａに対応した電極１９に駆動電圧として所定の正電圧（＋Ｖｓ）を印加する。そして、後処理時間Ｔ３が経過するのを待機する。正電圧（＋Ｖｓ）が印加されると、インク室２２ａの両側の隔壁２８ａ，２８ｂが、インク室２２ａの容積を収縮するようにそれぞれ内側に変形して、図１２の（ｃ）の状態となる。この変形により、インク室２２ａ内の圧力がさらに増大する。このため、インク液滴の吐出によりインク室２２ａ内に生じる急激な圧力低下が緩和される。
【００２７】
後処理時間Ｔ３が経過して時点ｔ５になると、インクジェットヘッド駆動装置３０は、インク室２２ａに対応した電極１９に印加する電圧を基準電圧の０ボルトに再度戻す。印加電圧が０ボルトに戻されたことに応じて、インク室２２ａの両側の隔壁２８ａ，２８ｂが定常状態に復元される。すなわち、各インク室２２ａ，２２ｂ，２２ｃは、図１２の（ａ）の状態に戻る。
【００２８】
インクジェットヘッド駆動装置３０は、図１２に示した通電波形の駆動パルス信号ＤＰを、中央のインク室２２ａの電極１９に供給する。そうすると、このインク室２２ａに対応したノズル２３から１ドロップのインク液滴が吐出される。
【００２９】
（第１実施形態）
次に、上記インクジェットヘッド駆動装置３０の第１実施形態について、図１〜図４を用いて説明する。なお、この実施形態は、チャネルの数がｎ（ｃｈ．１〜ｃｈ．ｎ：ただしｎ＞１）のインクジェットヘッド１に対する駆動装置として、ＶＡＡ電源及びＧＮＤの２種類の電源に対応したインクジェットヘッド駆動装置３０Ａを例示する。
【００３０】
図１は、インクジェットヘッド駆動装置３０Ａの概略構成図である。ドライブＩＣ２６に実装されたインクジェットヘッド駆動装置３０Ａは、ロジック部３１とアナログ部３２とを備える。
【００３１】
アナログ部３２は、インクジェットヘッド１の各チャネルｃｈ．１〜ｃｈ．ｎにそれぞれ対応して設けられたｎ個のチャネル駆動回路３３-1〜３３-nと、負荷電圧生成回路３４とを含む。そしてアナログ部３２には、電源端子としてＶＣＣ端子、ＧＮＤ端子、ＶＡＡ端子及びＬＶ端子が接続される。ＶＣＣ端子には、チャネル駆動回路３３-1〜３３-nの電源として、ＶＣＣ電圧を供給する電源、いわゆるＶＣＣ電源が接続される。ＧＮＤ端子はＧＮＤ（グラウンド）レベルに接地されている。ＶＡＡ端子には、駆動パルス信号ＤＰ１〜ＤＰｎを作るための電源として、ＶＡＡ電圧を供給する電源、いわゆるＶＡＡ電源が接続される。
【００３２】
ＶＣＣ電源によって駆動されるチャネル駆動回路３３-1〜３３-nでは、駆動電圧である上記ＶＡＡ電圧と基準電圧であるＧＮＤレベルとによって、駆動パルス信号ＤＰ１〜ＤＰｎが生成される。チャネル駆動回路３３-1〜３３-n毎に生成された駆動パルス信号ＤＰ１〜ＤＰｎは、それぞれそのチャネル駆動回路３３-1〜３３-nに対応するチャネルｃｈ．１〜ｃｈ．ｎを構成するインク室２２の電極１９に供給され、インク滴の吐出に供される。
【００３３】
同じく、ＶＣＣ電源によって駆動される負荷電圧生成回路３４では、所定の負荷電圧ＬＶが生成される。この負荷電圧生成回路３４で生成される負荷電圧ＬＶは、前記ＬＶ端子に供給される。この負荷電圧生成回路３４の負荷電圧出力端子と前記ＬＶ端子とを結ぶ電源ラインＬには、出力電位安定用のコンデンサとして１０００ｐＦ〜３０００ｐＦのコンデンサ３５が連結される。コンデンサ３５は、電源ラインＬとＧＮＤレベルとの間に介挿される。
【００３４】
ロジック部３１には、電源端子としてＶＤＤ端子とＧＮＤ端子とが接続される。ＶＤＤ端子には、ロジック部３１の駆動電源としてＶＤＤ電圧を供給する電源、いわゆるＶＤＤ電源が接続される。ＧＮＤ端子はＧＮＤレベルに接地されている。
【００３５】
ＶＤＤ電源によって駆動されるロジック部３１は、図示しない印刷制御部から与えられる印刷データと制御パラメータとを基に、チャネルｃｈ．１〜ｃｈ．ｎ毎の駆動信号ＤＲ１〜ＤＲｎと、負荷電圧制御信号ＬＶＣとを生成する。そして駆動信号ＤＲ１〜ＤＲｎは対応するチャネル駆動回路３３-1〜３３-nに出力され、負荷電圧制御信号ＬＶＣは負荷電圧生成回路３４に出力される。
【００３６】
図２は、チャネル駆動回路３３-1の構成図である。なお、他のチャネル駆動回路３３-2〜３３-nも、チャネル駆動回路３３-1と同一構成なので、ここでの説明は省略する。
【００３７】
チャネル駆動回路３３-1は、入力端子として前記ＶＣＣ端子、ＶＡＡ端子（第１の入力端子）、ＧＮＤ端子（第２の入力端子）及びＬＶ端子（第３の入力端子）を備え、出力端子としてＯＵＴ端子を備える。ＯＵＴ端子には、インクジェットヘッド１の対応するチャネルｃｈ．１の電極１９が接続され、この電極１９に対してＯＵＴ端子から駆動パルス信号ＤＰ１が出力される。
【００３８】
チャネル駆動回路３３-1は、ＶＡＡ端子とＧＮＤ端子との間に、低インピーダンスのＰＭＯＳトランジスタ（第１のスイッチング素子）４１と、同じく低インピーダンスのＮＭＯＳトランジスタ（第２のスイッチング素子）４２との直列回路を、ＰＭＯＳトランジスタ４１をＶＡＡ端子側にして接続する。そして、ＰＭＯＳトランジスタ４１とＮＭＯＳトランジスタ４２との接続点を、ＯＵＴ端子に接続する。
【００３９】
また、チャネル駆動回路３３-1は、ＬＶ端子とＯＵＴ端子との間に、高インピーダンスのＰＭＯＳトランジスタ４３（第３のスイッチング素子）と同じく高インピーダンスのＮＭＯＳトランジスタ４４（第４のスイッチング素子）との並列回路を接続する。
【００４０】
チャネル駆動回路３３-1には、前記ロジック部３１からチャネルｃｈ．１の駆動信号ＤＲ１が３系統ＤＲ１ａ，ＤＲ１ｂ，ＤＲ１ｃに分割されて入力される。  
第１系統の駆動信号ＤＲ１ａは、第１のレベルシフタ６１で高電圧に変換される。そして、高電圧に変換された後の正論理の駆動信号ＤＲ１ａは、第１のプリバッファ７１に入力され、レベル反転された後、ＰＭＯＳトランジスタ４１のゲートに供給される。
【００４１】
第２系統の駆動信号ＤＲ１ｂは、第２のレベルシフタ６２で高電圧に変換される。そして、高電圧に変換された後の負論理の駆動信号／ＤＲ１ｂは、第２のプリバッファ７２に入力され、レベル反転された後、ＮＭＯＳトランジスタ４２のゲートに供給される。
【００４２】
第３系統の駆動信号ＤＲ１ｃは、第３のレベルシフタ６３で高電圧に変換される。そして、高電圧に変換された後の正論理の駆動信号ＤＲ１ｃは、第３のプリバッファ７３に入力され、レベル反転された後、ＰＭＯＳトランジスタ４３のゲートに供給される。また、第３のレベルシフタ６３で高電圧に変換された後の負論理の駆動信号／ＤＲ１ｃは、第４のプリバッファ７４に入力され、レベル反転された後、ＮＭＯＳトランジスタ４４のゲートに供給される。
【００４３】
第１〜第３のレベルシフタ６１〜６３と第１〜第４のプリバッファ７１〜７４とは、ＶＣＣ端子から印加されるＶＣＣ電源によって駆動される。
【００４４】
図３は、負荷電圧生成回路３４の構成図である。負荷電圧生成回路３４は、入力端子として前記ＶＣＣ端子、ＶＡＡ端子及びＧＮＤ端子を備え、出力端子としてＬＶ端子を備える。負荷電圧生成回路３４のＬＶ端子は、前記電源ラインＬを介して各チャネル駆動回路３３-1〜３３-nのＬＶ端子に接続される。
【００４５】
負荷電圧生成回路３４は、ＶＡＡ端子とＧＮＤ端子との間に、低インピーダンスのＰＭＯＳトランジスタ４５と、同じく低インピーダンスのＮＭＯＳトランジスタ４６との直列回路を、ＰＭＯＳトランジスタ４５をＶＡＡ端子側にして接続する。
【００４６】
負荷電圧生成回路３４には、前記ロジック部３１から負荷電圧制御信号ＬＶＣが２系統ＬＶＣ１，ＬＶＣ２に分割されて入力される。  
第１系統の負荷電圧制御信号ＬＶＣ１は、第５のレベルシフタ６５で高電圧に変換される。そして、高電圧に変換された後の正論理の負荷電圧制御信号ＬＶＣ１は、第６のプリバッファ７６に入力され、レベル反転された後、ＰＭＯＳトランジスタ４５のゲートに供給される。
【００４７】
第２系統の負荷電圧制御信号ＬＶＣ２は、第６のレベルシフタ６６で高電圧に変換される。そして、高電圧に変換された後の負論理の負荷電圧制御信号／ＬＶＣ２は、第７のプリバッファ７７に入力され、レベル反転された後、ＮＭＯＳトランジスタ４６のゲートに供給される。
【００４８】
第５，第６のレベルシフタ６５，６６と第６，第７のプリバッファ７６，７７とは、ＶＣＣ端子から印加されるＶＣＣ電源によって駆動される。
【００４９】
図４は、インクジェットヘッド駆動装置３０Ａにおける主要な信号のタイミング図である。同図において、信号Ｓ１、信号Ｓ２及び信号ＬＶは、負荷電圧生成回路３４に関わる信号である。信号Ｓ３、信号Ｓ４、信号Ｓ５、信号Ｓ６及び信号ＤＰ１は、チャネルｃｈ．１に対応したチャネル駆動回路３３-1に関わる信号である。信号Ｓ７、信号Ｓ８、信号Ｓ９、信号Ｓ１０及び信号ＤＰ２は、チャネルｃｈ．１に隣接するチャネルｃｈ．２に対応したチャネル駆動回路３３-2に関わる信号である。
【００５０】
詳しくは、信号Ｓ１は、負荷電圧生成回路３４の第６のプリバッファ７６を介してＰＭＯＳトランジスタ４５のゲートに供給される信号である。信号Ｓ２は、負荷電圧生成回路３４の第７のプリバッファ７７を介してＮＭＯＳトランジスタ４６のゲートに供給される信号である。信号ＬＶは、負荷電圧生成回路３４のＬＶ端子から出力される信号である。
【００５１】
信号Ｓ３は、チャネル駆動回路３３-1の第１のプリバッファ７１を介してＰＭＯＳトランジスタ４１のゲートに供給される信号である。信号Ｓ４は、チャネル駆動回路３３-1の第２のプリバッファ７２を介してＮＭＯＳトランジスタ４２のゲートに供給される信号である。信号Ｓ５は、チャネル駆動回路３３-1の第３のプリバッファ７３を介してＰＭＯＳトランジスタ４３のゲートに供給される信号である。信号Ｓ６は、チャネル駆動回路３３-1の第４のプリバッファ７４を介してＮＭＯＳトランジスタ４４のゲートに供給される信号である。信号ＤＰ１は、チャネル駆動回路３３-1のＯＵＴ端子からインクジェットヘッド１のチャネルｃｈ．１を構成するインク室２２の電極１９に供給される信号である。
【００５２】
信号Ｓ７は、チャネル駆動回路３３-2の第１のプリバッファ７１を介してＰＭＯＳトランジスタ４１のゲートに供給される信号である。信号Ｓ８は、チャネル駆動回路３３-2の第２のプリバッファ７２を介してＮＭＯＳトランジスタ４２のゲートに供給される信号である。信号Ｓ９は、チャネル駆動回路３３-2の第３のプリバッファ７３を介してＰＭＯＳトランジスタ４３のゲートに供給される信号である。信号Ｓ１０は、チャネル駆動回路３３-2の第４のプリバッファ７４を介してＮＭＯＳトランジスタ４４のゲートに供給される信号である。信号ＤＰ２は、チャネル駆動回路３３-2のＯＵＴ端子からインクジェットヘッド１のチャネルｃｈ．２を構成するインク室２２の電極１９に供給される信号である。
【００５３】
また、信号［ＤＰ１−ＤＰ２］は、信号ＤＰ１と信号ＤＰ２との差分信号である。この差分信号が、インクジェットヘッド１のチャネルｃｈ．１の電極１９とチャネルｃｈ．２の電極１９との間に挟まれた容量性素子、つまりは圧電部材１２，１３からなる隔壁（アクチュエータ）２８ａ，２８ｂに印加される電圧波形となる。
【００５４】
ＰＭＯＳトランジスタ４１，４３，４５は、ゲートに供給される信号がＧＮＤレベルのときオンする。ＮＭＯＳトランジスタ４２，４４，４６は、ゲートに供給される信号がＶＣＣ電圧レベルのときオンする。したがって、図４中時点Ｔ０の初期状態においては、負荷電圧生成回路３４では、ＰＭＯＳトランジスタ４５がオフであり、ＮＭＯＳトランジスタ４６がオンであるため、信号ＬＶはＧＮＤレベルである。
【００５５】
一方、チャネル駆動回路３３-1においては、ＰＭＯＳトランジスタ４１がオンであり、他のＮＭＯＳトランジスタ４２、ＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４はいずれもオフであるため、信号ＤＰ１はＶＡＡ電圧レベルである。同様に、チャネル駆動回路３３-２においても、ＰＭＯＳトランジスタ４１がオンであり、他のＮＭＯＳトランジスタ４２、ＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４はいずれもオフであるため、信号ＤＰ２はＶＡＡ電圧レベルである。その結果、差分信号［ＤＰ１−ＤＰ２］はゼロ“０”レベルである。
【００５６】
次の時点Ｔ１において、ロジック部３１からは、チャネル駆動回路３３-1の高インピーダンスのＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４をいずれもオンさせる駆動信号ＤＲ１が出力される。これにより、チャネル駆動回路３３-1では、ＰＭＯＳトランジスタ４１がオフし、ＰＭＯＳトランジスタ４３とＮＭＯＳトランジスタ４４とがオンする。その結果、チャネル駆動回路３３-1では、高インピーダンスのトランジスタ４３，４４によってＧＮＤレベルの信号ＬＶが選択されるので、出力信号ＤＰ１の電位が低下し始める。
【００５７】
そして、時点Ｔ１から所定時間経過後の時点Ｔ２になると、ロジック部３１からは、チャネル駆動回路３３-1の低インピーダンスのＮＭＯＳトランジスタ４２をオンさせる駆動信号ＤＲ１が出力される。これにより、チャネル駆動回路３３-1では、ＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４がいずれもオフし、ＮＭＯＳトランジスタ４２がオンする。その結果、チャネル駆動回路３３-1では、出力信号ＤＰ１の電位がＧＮＤレベルまで低下する。かくして、インク室２２の両側の隔壁２８ａ，２８ｂが、インク室２２の容積を拡張するようにそれぞれ外側に変形して、インク室２２にインクが充填される。
【００５８】
ここで、時点Ｔ１のＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４がオンするときと、時点Ｔ２のＮＭＯＳトランジスタ４２がオンするときの２回、チャネルｃｈ．２側の電極１９にはマイナス方向の誘導電圧−Ｖｕｐが発生する。ただし、本実施形態では、先に高インピーダンスのＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４がオンし、所定時間経過後に低インピーダンスのＮＭＯＳトランジスタ４２がオンするので、誘導電圧−Ｖｕｐのピーク値を低く抑えることができる。
【００５９】
次に、時点Ｔ３になると、ロジック部３１からは、負荷電圧生成回路３４のＰＭＯＳトランジスタ４５をオンさせる制御信号ＬＶＣが出力される。これにより、負荷電圧生成回路３４では、ＰＭＯＳトランジスタ４５がオンし、ＮＭＯＳトランジスタ４６がオフする。その結果、信号ＬＶはＶＡＡ電圧レベルとなる。
【００６０】
次に、時点Ｔ４になると、ロジック部３１からは、チャネル駆動回路３３-1の高インピーダンスのＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４をいずれもオンさせる駆動信号ＤＲ１が出力される。これにより、チャネル駆動回路３３-1では、ＮＭＯＳトランジスタ４２がオフし、ＰＭＯＳトランジスタ４３とＮＭＯＳトランジスタ４４とがオンする。その結果、チャネル駆動回路３３-1では、高インピーダンスのトランジスタ４３，４４によってＶＡＡ電圧レベルの信号ＬＶが選択されるので、チャネル駆動回路３３-1の出力信号ＤＰ１の電位が上昇し始める。
【００６１】
そして、時点Ｔ４から所定時間経過後の時点Ｔ５になると、ロジック部３１からは、チャネル駆動回路３３-1の低インピーダンスのＰＭＯＳトランジスタ４１をオンさせる駆動信号ＤＲ１が出力される。これにより、チャネル駆動回路３３-1では、ＰＭＯＳトランジスタ４３とＮＭＯＳトランジスタ４４とがオフし、ＰＭＯＳトランジスタ４１がオンする。その結果、チャネル駆動回路３３-1では、出力信号ＤＰ１の電位がＶＡＡ電圧レベルまで戻る。かくして、インクが充填されたチャネルｃｈ．１のインク室２２が定常状態に復元されて、インク室２２に対応したノズル２３からインク液滴が吐出する。
【００６２】
ここで、時点Ｔ４のＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４がオンするときと、時点Ｔ５のＰＭＯＳトランジスタ４１がオンするときの２回、チャネルｃｈ．２側の電極１９にはプラス方向の誘導電圧Ｖｕｐが発生する。ただし、本実施形態では、先に高インピーダンスのＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４がオンし、所定時間経過後に低インピーダンスのＰＭＯＳトランジスタ４１がオンするので、誘導電圧Ｖｕｐのピーク値を低く抑えることができる。
【００６３】
次に、時点Ｔ６になると、ロジック部３１からは、負荷電圧生成回路３４のＮＭＯＳトランジスタ４６をオンさせる制御信号ＬＶＣが出力される。これにより、負荷電圧生成回路３４では、ＰＭＯＳトランジスタ４５がオフし、ＮＭＯＳトランジスタ４６がオンする。その結果、信号ＬＶはＧＮＤレベルとなる。
【００６４】
次に、時点Ｔ７になると、ロジック部３１からは、チャネル駆動回路３３-2の高インピーダンスのＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４をいずれもオンさせる駆動信号ＤＲ２が出力される。これにより、チャネル駆動回路３３-2では、ＰＭＯＳトランジスタ４１がオフし、ＰＭＯＳトランジスタ４３とＮＭＯＳトランジスタ４４とがオンする。その結果、チャネル駆動回路３３-2では、高インピーダンスのトランジスタ４３，４４によってＧＮＤレベルの信号ＬＶが選択されるので、出力信号ＤＰ２の電位が低下し始める。
【００６５】
そして、時点Ｔ７から所定時間経過後の時点Ｔ８になると、ロジック部３１からは、チャネル駆動回路３３-2の低インピーダンスのＮＭＯＳトランジスタ４２をオンさせる駆動信号ＤＲ２が出力される。これにより、チャネル駆動回路３３-2では、ＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４がいずれもオフし、ＮＭＯＳトランジスタ４２がオンする。その結果、チャネル駆動回路３３-2では、出力信号ＤＰ２の電位がＧＮＤレベルまで低下する。かくして、インク液滴を吐出したチャネルｃｈ．１のインク室２２の容積が収縮して、インク液滴の吐出によりインク室２２内に生じる急激な圧力低下が緩和される。
【００６６】
ここで、時点Ｔ７のＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４がオンするときと、時点Ｔ８のＮＭＯＳトランジスタ４２がオンするときの２回、チャネルｃｈ．１側の電極１９にはマイナス方向の誘導電圧Ｖｕｐが発生する。ただし、本実施形態では、先に高インピーダンスのＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４がオンし、所定時間経過後に低インピーダンスのＮＭＯＳトランジスタ４２がオンするので、誘導電圧−Ｖｕｐのピーク値を低く抑えることができる。
【００６７】
次に、時点Ｔ９になると、ロジック部３１からは、負荷電圧生成回路３４のＰＭＯＳトランジスタ４５をオンさせる制御信号ＬＶＣが出力される。これにより、負荷電圧生成回路３４では、ＰＭＯＳトランジスタ４５がオンし、ＮＭＯＳトランジスタ４６がオフする。その結果、信号ＬＶはＶＡＡ電圧レベルとなる。
【００６８】
次に、時点Ｔ１０になると、ロジック部３１からは、チャネル駆動回路３３-2の高インピーダンスのＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４をいずれもオンさせる駆動信号ＤＲ２が再度出力される。これにより、チャネル駆動回路３３-2では、ＮＭＯＳトランジスタ４２がオフし、ＰＭＯＳトランジスタ４３とＮＭＯＳトランジスタ４４とが再びオンする。その結果、チャネル駆動回路３３-2では、高インピーダンスのトランジスタ４３，４４によってＶＡＡ電圧レベルの信号ＬＶが選択されるので、チャネル駆動回路３３-2の出力信号ＤＰ２の電位が上昇し始める。
【００６９】
そして、時点Ｔ１０から所定時間経過後の時点Ｔ１１になると、ロジック部３１からは、チャネル駆動回路３３-2の低インピーダンスのＰＭＯＳトランジスタ４１をオンさせる駆動信号ＤＲ２が出力される。これにより、チャネル駆動回路３３-2では、ＰＭＯＳトランジスタ４３とＮＭＯＳトランジスタ４４とがオフし、ＰＭＯＳトランジスタ４１が再びオンする。その結果、チャネル駆動回路３３-2では、出力信号ＤＰ２の電位がＶＡＡ電圧レベルに戻る。かくして、一旦収縮したインク室２２が定常状態に復元される。
【００７０】
ここで、時点Ｔ１０のＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４がオンするときと、時点Ｔ１１のＰＭＯＳトランジスタ４１がオンするときの２回、チャネルｃｈ．１側の電極１９にはプラス方向の誘導電圧Ｖｕｐが発生する。ただし、本実施形態では、先に高インピーダンスのＰＭＯＳトランジスタ４３及びＮＭＯＳトランジスタ４４がオンし、所定時間経過後に低インピーダンスのＰＭＯＳトランジスタ４１がオンするので、誘導電圧Ｖｕｐのピーク値を低く抑えることができる。
【００７１】
このように、本実施形態のインクジェットヘッド駆動装置３０Ａによれば、吐出チャネルの電極１９に印加される駆動パルス信号の電位が変化することで、同吐出チャネルに隣接するチャネルの電極１９に発生する誘導電圧Ｖｕｐ（−Ｖｕｐ）のピーク値を低く抑えることができる。したがって駆動電圧をより高く設定することが可能となるので、設定範囲を拡大でき、また信頼性も向上される。
【００７２】
しかも、誘導電圧Ｖｕｐ（−Ｖｕｐ）のピーク値を低く抑えることが可能な従来のチャネル駆動回路においては、スイッチング素子を構成するＭＯＳトランジスタ毎に、当該ＭＯＳトランジスタを駆動するためのプリバッファと、このプリバッファを駆動するためのレベルシフタとが必要であった。これに対して、本実施形態のチャネル駆動回路３３-1〜３３-nは、図２に示すように、４つのＭＯＳトランジスタ４１，４２，４３，４４に対してレベルシフタ６１，６２，６３は３つで足りる。このため、ｎチャネル分のチャネル駆動回路３３-1〜３３-nを比較すると、従来回路と本実施形態の回路とでは、ｎ個のレベルシフタを節約できたことになる。
【００７３】
一方、本実施形態では、新たに負荷電圧生成回路３４がアナログ部３２に追加されている。この負荷電圧生成回路３４では、図３に示すように、２つのＭＯＳトランジスタ４５，４６と、２つのプリバッファ７６，７７と、２つのレベルシフタ６５，６６とを必要とする。ただし、負荷電圧生成回路３４は、インクジェットヘッド１のチャネル数ｎに関わりなく１つでよい。したがって、チャネル数ｎが７以上のインクジェットヘッド１に対する駆動装置であれば、従来技術よりも本実施形態の方が回路部品点数を削減することができる。
【００７４】
通常、インクジェットヘッド１のチャネル数ｎは７より十分大きいので、本実施形態によれば、インクジェットヘッド駆動装置３０Ａを構成する回路部品点数を大幅に削減することができる。その結果、インクジェットヘッド駆動装置３０ＡのＩＣ化を考えた場合に、ＩＣの小型化及び低コスト化が可能である。
【００７５】
（第２実施形態）
次に、インクジェットヘッド駆動装置３０の第２実施形態について、図５〜図８を用いて説明する。なお、この実施形態は、第１実施形態と同様のインクジェットヘッド１に対する駆動装置として、ＶＡＡＰ電源、ＶＡＡＮ電源及びＧＮＤの３種類の駆動電源に対応したインクジェットヘッド駆動装置３０Ｂを例示する。因みに、ＶＡＡＰ電源は、ＰＭＯＳトランジスタを駆動するための電源であり、ＶＡＡＮ電源は、ＮＭＯＳトランジスタを駆動するための電源であって、「ＶＡＡＰ電圧＞ＧＮＤレベル＞ＶＡＡＮ電圧」の関係がある。
【００７６】
図５は、インクジェットヘッド駆動装置３０Ｂの概略構成図である。ドライブＩＣ２６に実装されたインクジェットヘッド駆動装置３０Ｂは、ロジック部３１０とアナログ部３２０とを備える。なお、ロジック部３１０は、第１の実施形態のロジック部３１と同様であるので、ここでの説明は省略する。
【００７７】
アナログ部３２０は、インクジェットヘッド１の各チャネルｃｈ．１〜ｃｈ．ｎにそれぞれ対応して設けられたｎ個のチャネル駆動回路３３０-1〜３３０-nと、負荷電圧生成回路３４０とを含む。そしてアナログ部３２０には、電源端子としてＶＣＣ端子、ＶＡＡＰ端子、ＧＮＤ端子、ＶＡＡＮ端子及びＬＶ端子が接続される。ＶＣＣ端子には、チャネル駆動回路３３０-1〜３３０-nの電源として、ＶＣＣ電圧を供給する電源、いわゆるＶＣＣ電源が接続される。ＶＡＡＰ端子には、駆動パルス信号ＤＰ１〜ＤＰｎを作るための電源として、ＶＡＡＰ電圧を供給する電源、いわゆるＶＡＡＰ電源が接続される。ＶＡＡＮ端子には、同じく駆動パルス信号ＤＰ１〜ＤＰｎを作るための電源として、ＶＡＡＮ電圧を供給する電源、いわゆるＶＡＡＮ電源が接続される。ＧＮＤ端子はＧＮＤレベルに接地されている。
【００７８】
ＶＣＣ電源によって駆動されるチャネル駆動回路３３０-1〜３３０-nでは、駆動電圧である上記ＶＡＡＰ電源及びＶＡＡＮ電源と基準電圧であるＧＮＤレベルとによって、駆動パルス信号ＤＰ１〜ＤＰｎが生成される。チャネル駆動回路３３０-1〜３３０-n毎に生成された駆動パルス信号ＤＰ１〜ＤＰｎは、それぞれそのチャネル駆動回路３３０-1〜３３０-nに対応するチャネルｃｈ．１〜ｃｈ．ｎを構成するインク室２２の電極１９に供給され、インク滴の吐出に供される。
【００７９】
同じく、ＶＣＣ電源によって駆動される負荷電圧生成回路３４０では、所定の負荷電圧ＬＶが生成される。この負荷電圧生成回路３４０で生成される負荷電圧ＬＶは、前記ＬＶ端子に供給される。この負荷電圧生成回路３４０の負荷電圧出力端子と前記ＬＶ端子とを結ぶ電源ラインＬには、出力電位安定用のコンデンサとして１０００ｐＦ〜３０００ｐＦのコンデンサ３５０が連結される。コンデンサ３５０は、電源ラインＬとＧＮＤレベルとの間に介挿される。
【００８０】
図６は、チャネル駆動回路３３０-1の構成図である。なお、他のチャネル駆動回路３３０-2〜３３０-nも、チャネル駆動回路３３０-1と同一構成なので、ここでの説明は省略する。
【００８１】
チャネル駆動回路３３０-1は、入力端子として前記ＶＣＣ端子、ＶＡＡＰ端子（第１の入力端子）、ＶＡＡＮ端子（第４の入力端子）、ＧＮＤ端子（第２の入力端子）及びＬＶ端子（第３の入力端子）備え、出力端子としてＯＵＴ端子を備える。ＯＵＴ端子には、インクジェットヘッド１の対応するチャネルｃｈ．１の電極１９が接続され、この電極１９に対してＯＵＴ端子から駆動パルス信号ＤＰ１が出力される。
【００８２】
チャネル駆動回路３３０-1は、ＶＡＡＰ端子とＧＮＤ端子との間に、低インピーダンスのＰＭＯＳトランジスタ（第１のスイッチング素子）４１０と、同じく低インピーダンスのＮＭＯＳトランジスタ４２０（第２のスイッチング素子）との第１の直列回路を、ＰＭＯＳトランジスタ４１０をＶＡＡＰ端子側にして接続する。そして、ＰＭＯＳトランジスタ４１０とＮＭＯＳトランジスタ４２０との接続点を、ＯＵＴ端子に接続する。
【００８３】
また、チャネル駆動回路３３０-1は、ＬＶ端子とＯＵＴ端子との間に、高インピーダンスのＰＭＯＳトランジスタ４３０（第３のスイッチング素子）と同じく高インピーダンスのＮＭＯＳトランジスタ４４０（第４のスイッチング素子）との並列回路を接続する。
【００８４】
さらに、チャネル駆動回路３３０-1は、ＯＵＴ端子とＶＡＡＮ端子との間に、低インピーダンスのＮＭＯＳトランジスタ４７０（第５のスイッチング素子）を接続する。すなわち、ＶＡＡＮ端子とＧＮＤ端子との間に、低インピーダンスのＮＭＯＳトランジスタ（第５のスイッチング素子）４７０と、同じく低インピーダンスのＮＭＯＳトランジスタ４２０（第２のスイッチング素子）との第２の直列回路を、ＮＭＯＳトランジスタ４７０をＶＡＡＮ端子側にして接続する。そして、ＮＭＯＳトランジスタ４７０とＮＭＯＳトランジスタ４２０との接続点を、ＯＵＴ端子に接続する。
【００８５】
チャネル駆動回路３３０-1には、前記ロジック部３１０からチャネルｃｈ．１の駆動信号ＤＲ１が４系統ＤＲ１ａ，ＤＲ１ｂ，ＤＲ１ｃ，ＤＲ１ｄに分割されて入力される。  
第１系統の駆動信号ＤＲ１ａは、第１のレベルシフタ６１０で高電圧に変換される。そして、高電圧に変換された後の正論理の駆動信号ＤＲ１ａは、第１のプリバッファ７１０に入力され、レベル反転された後、ＰＭＯＳトランジスタ４１０のゲートに供給される。
【００８６】
第２系統の駆動信号ＤＲ１ｂは、第２のレベルシフタ６２０で高電圧に変換される。そして、高電圧に変換された後の負論理の駆動信号／ＤＲ１ｃは、第２のプリバッファ７２０に入力され、レベル反転された後、ＮＭＯＳトランジスタ４２０のゲートに供給される。
【００８７】
第３系統の駆動信号ＤＲ１ｃは、第３のレベルシフタ６３０で高電圧に変換される。そして、高電圧に変換された後の正論理の駆動信号ＤＲ１ｃは、第３のプリバッファ７３０に入力され、レベル反転された後、ＰＭＯＳトランジスタ４３０のゲートに供給される。また、第３のレベルシフタ６３０で高電圧に変換された後の負論理の駆動信号／ＤＲ１ｃは、第４のプリバッファ７４０に入力され、レベル反転された後、ＮＭＯＳトランジスタ４４０のゲートに供給される。
【００８８】
第４系統の駆動信号ＤＲ１ｄは、第４のレベルシフタ６４０で高電圧に変換される。そして、高電圧に変換された後の負論理の駆動信号／ＤＲ１ｄは、第５のプリバッファ７５０に入力され、レベル反転された後、ＮＭＯＳトランジスタ４７０のゲートに供給される。
【００８９】
第１〜第４のレベルシフタ６１０，６２０，６３０及び６４０と第１〜第５のプリバッファ７１０，７２０，７３０，７４０及び７５０とは、ＶＣＣ端子から印加されるＶＣＣ電源によって駆動される。
【００９０】
図７は、負荷電圧生成回路３４０の構成図である。負荷電圧生成回路３４０は、入力端子として前記ＶＣＣ端子、ＶＡＡＰ端子、ＶＡＡＮ端子及びＧＮＤ端子を備え、出力端子としてＬＶ端子を備える。負荷電圧生成回路３４のＬＶ端子は、前記電源ラインＬを介して各チャネル駆動回路３３０-1〜３３０-nのＬＶ端子に接続される。
【００９１】
負荷電圧生成回路３４０は、ＶＡＡＰ端子とＧＮＤ端子との間に、低インピーダンスのＰＭＯＳトランジスタ４５０と、同じく低インピーダンスのＮＭＯＳトランジスタ４６０との直列回路を、ＰＭＯＳトランジスタ４５０をＶＡＡＰ端子側にして接続する。
【００９２】
また、負荷電圧生成回路３４０は、ＬＶ端子とＶＡＡＮ端子との間に、低インピーダンスのＮＭＯＳトランジスタ４８０を接続する。
【００９３】
負荷電圧生成回路３４０は、前記ロジック部３１０から負荷電圧制御信号ＬＶＣが３系統ＬＶＣ１，ＬＶＣ２，ＬＶＣ３に分割されて入力される。  
第１系統の負荷電圧制御信号ＬＶＣ１は、第５のレベルシフタ６５０で高電圧に変換される。そして、高電圧に変換された後の正論理の負荷電圧制御信号ＬＶＣ１は、第６のプリバッファ７６０に入力され、レベル反転された後、ＰＭＯＳトランジスタ４５０のゲートに供給される。
【００９４】
第２系統の負荷電圧制御信号ＬＶＣ２は、第６のレベルシフタ６６０で高電圧に変換される。そして、高電圧に変換された後の負論理の負荷電圧制御信号／ＬＶＣ２は、第７のプリバッファ７７０に入力され、レベル反転された後、ＮＭＯＳトランジスタ４６０のゲートに供給される。
【００９５】
第３系統の負荷電圧制御信号ＬＶＣ３は、第７のレベルシフタ６７０で高電圧に変換される。そして、高電圧に変換された後の負論理の負荷電圧制御信号／ＬＶＣ３は、第８のプリバッファ７８０に入力され、レベル反転された後、ＮＭＯＳトランジスタ４８０のゲートに供給される。
【００９６】
第５〜第７のレベルシフタ６５０，６６０，６７０と第６〜第８のプリバッファ７６０，７７０，７８０とは、ＶＣＣ端子から印加されるＶＣＣ電源によって駆動される。
【００９７】
図８は、インクジェットヘッド駆動装置３０Ｂにおける主要な信号のタイミング図である。同図において、信号Ｓ１１、信号Ｓ１２、信号Ｓ１３及び信号ＬＶは、負荷電圧生成回路３４０に関わる信号である。信号Ｓ１４、信号Ｓ１５、信号Ｓ１６、信号Ｓ１７、信号１８及び信号ＤＰ１は、チャネルｃｈ．１に対応したチャネル駆動回路３３０-1に関わる信号である。信号Ｓ１９、信号Ｓ２０、信号Ｓ２１、信号Ｓ２２、信号Ｓ２３及び信号ＤＰ２は、チャネルｃｈ．１に隣接するチャネルｃｈ．２に対応したチャネル駆動回路３３０-2に関わる信号である。
【００９８】
詳しくは、信号Ｓ１１は、負荷電圧生成回路３４０の第６のプリバッファ７６０を介してＰＭＯＳトランジスタ４５０のゲートに供給される信号である。信号Ｓ１２は、負荷電圧生成回路３４０の第７のプリバッファ７７０を介してＮＭＯＳトランジスタ４６０のゲートに供給される信号である。信号Ｓ１３は、負荷電圧生成回路３４０の第８のプリバッファ７８０を介してＮＭＯＳトランジスタ４８０のゲートに供給される信号である。信号ＬＶは、負荷電圧生成回路３４０のＬＶ端子から出力される信号である。
【００９９】
信号Ｓ１４は、チャネル駆動回路３３０-1の第１のプリバッファ７１０を介してＰＭＯＳトランジスタ４１０のゲートに供給される信号である。信号Ｓ１５は、チャネル駆動回路３３０-1の第２のプリバッファ７２０を介してＮＭＯＳトランジスタ４２０のゲートに供給される信号である。信号Ｓ１６は、チャネル駆動回路３３０-1の第５のプリバッファ７５０を介してＮＭＯＳトランジスタ４７０のゲートに供給される信号である。信号Ｓ１７は、チャネル駆動回路３３０-1の第３のプリバッファ７３０を介してＰＭＯＳトランジスタ４３０のゲートに供給される信号である。信号Ｓ１８は、チャネル駆動回路３３０-1の第４のプリバッファ７４０を介してＮＭＯＳトランジスタ４４０のゲートに供給される信号である。信号ＤＰ１は、チャネル駆動回路３３０-1のＯＵＴ端子からインクジェットヘッド１のチャネルｃｈ．１を構成するインク室２２の電極１９に供給される信号である。
【０１００】
信号Ｓ１９は、チャネル駆動回路３３０-2の第１のプリバッファ７１０を介してＰＭＯＳトランジスタ４１０のゲートに供給される信号である。信号Ｓ２０は、チャネル駆動回路３３０-2の第２のプリバッファ７２０を介してＮＭＯＳトランジスタ４２０のゲートに供給される信号である。信号Ｓ２１は、チャネル駆動回路３３０-2の第５のプリバッファ７５０を介してＮＭＯＳトランジスタ４７０のゲートに供給される信号である。信号Ｓ２２は、チャネル駆動回路３３０-2の第３のプリバッファ７３０を介してＰＭＯＳトランジスタ４３０のゲートに供給される信号である。信号Ｓ２３は、チャネル駆動回路３３０-2の第４のプリバッファ７４０を介してＮＭＯＳトランジスタ４４０のゲートに供給される信号である。信号ＤＰ２は、チャネル駆動回路３３０-2のＯＵＴ端子からインクジェットヘッド１のチャネルｃｈ．２を構成するインク室２２の電極１９に供給される信号である。
【０１０１】
また、信号［ＤＰ１−ＤＰ２］は、信号ＤＰ１と信号ＤＰ２との差分信号である。この差分信号の波形が、インクジェットヘッド１のチャネルｃｈ．１の電極１９とチャネルｃｈ．２の電極１９との間に挟まれた容量性素子、つまりは圧電部材１２，１３からなる隔壁（アクチュエータ）２８ａ，２８ｂに印加される電圧波形となる。
【０１０２】
ＰＭＯＳトランジスタ４１０，４３０，４５０は、ゲートに供給される信号がＶＡＡＮ電圧レベルのときオンする。ＮＭＯＳトランジスタ４２０，４４０，４６０，４７０，４８０は、ゲートに供給される信号がＶＣＣ電圧レベルのときオンする。したがって、図８中時点Ｔ０の初期状態においては、負荷電圧生成回路３４０では、ＰＭＯＳトランジスタ４５０とＮＭＯＳトランジスタ４６０とがオフであり、ＮＭＯＳトランジスタ４８０がオンであるため、信号ＬＶはＶＡＡＮ電圧レベルである。
【０１０３】
一方、チャネル駆動回路３３０-1においては、ＮＭＯＳトランジスタ４２０がオンであり、他のＰＭＯＳトランジスタ４１０、ＰＭＯＳトランジスタ４３０、ＮＭＯＳトランジスタ４４０及びＮＭＯＳトランジスタ４７０はいずれもオフであるため、信号ＤＰ１はＧＮＤレベルである。同様に、チャネル駆動回路３３０-２においても、ＮＭＯＳトランジスタ４２０がオンであり、他のＰＭＯＳトランジスタ４１０、ＰＭＯＳトランジスタ４３０、ＮＭＯＳトランジスタ４４０及びＮＭＯＳトランジスタ４７０はいずれもオフであるため、信号ＤＰ２はＧＮＤレベルである。その結果、差分信号［ＤＰ１−ＤＰ２］はゼロ“０”レベルである。
【０１０４】
次の時点Ｔ１において、ロジック部３１０からは、チャネル駆動回路３３０-1の高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０をいずれもオンさせる駆動信号ＤＲ１が出力される。これにより、チャネル駆動回路３３０-1では、ＮＭＯＳトランジスタ４２０がオフし、ＰＭＯＳトランジスタ４３０とＮＭＯＳトランジスタ４４０とがオンする。その結果、チャネル駆動回路３３０-1では、高インピーダンスのトランジスタ４３０，４４０によってＶＡＡＮ電圧レベルの信号ＬＶが選択されるので、出力信号ＤＰ１の電位が低下し始める。
【０１０５】
そして、時点Ｔ１から所定時間経過後の時点Ｔ２になると、ロジック部３１０からは、チャネル駆動回路３３０-1の低インピーダンスのＮＭＯＳトランジスタ４７０をオンさせる駆動信号ＤＲ１が出力される。これにより、チャネル駆動回路３３０-1では、ＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がいずれもオフし、ＮＭＯＳトランジスタ４７０がオンする。その結果、チャネル駆動回路３３０-1では、出力信号ＤＰ１の電位がＶＡＡＮレベルまで低下する。
【０１０６】
次に、時点Ｔ３になると、ロジック部３１０からは、負荷電圧生成回路３４０のＰＭＯＳトランジスタ４５０をオンさせる制御信号ＬＶＣが出力される。これにより、負荷電圧生成回路３４０では、ＰＭＯＳトランジスタ４５０がオンし、ＮＭＯＳトランジスタ４８０がオフする。これにより、信号ＬＶはＶＡＡＰ電圧レベルとなる。
【０１０７】
次に、時点Ｔ４になると、ロジック部３１０からは、チャネル駆動回路３３０-2の高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０をいずれもオンさせる駆動信号ＤＲ２が出力される。これにより、チャネル駆動回路３３０-2では、ＮＭＯＳトランジスタ４２０がオフし、ＰＭＯＳトランジスタ４３０とＮＭＯＳトランジスタ４４０とがオンする。その結果、チャネル駆動回路３３０-2では、高インピーダンスのトランジスタ４３０，４４０によってＶＡＡＰ電圧レベルの信号ＬＶが選択されるので、出力信号ＤＰ２の電位が上昇し始める。
【０１０８】
そして、時点Ｔ４から所定時間経過後の時点Ｔ５になると、ロジック部３１０からは、チャネル駆動回路３３０-2の低インピーダンスのＰＭＯＳトランジスタ４１０をオンさせる駆動信号ＤＲ２が出力される。これにより、チャネル駆動回路３３０-2では、ＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がいずれもオフし、ＰＭＯＳトランジスタ４１０がオンする。その結果、チャネル駆動回路３３０-2では、出力信号ＤＰ２の電位がＶＡＡＰ電位まで上昇する。かくして、インク室２２の両側の隔壁２８ａ，２８ｂが、インク室２２の容積を拡張するようにそれぞれ外側に変形して、インク室２２にインクが充填される。
【０１０９】
ここで、時点Ｔ１のチャネル駆動回路３３０-1におけるＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンするときと、時点Ｔ２のチャネル駆動回路３３０-1におけるＮＭＯＳトランジスタ４７０がオンするときの２回、チャネルｃｈ．２側の電極１９にはマイナス方向の誘導電圧−Ｖｕｐが発生する。ただし、本実施形態では、先に高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンし、所定時間経過後に低インピーダンスのＮＭＯＳトランジスタ４７０がオンするので、誘導電圧−Ｖｕｐのピーク値を低く抑えることができる。
【０１１０】
また、時点Ｔ４のチャネル駆動回路３３０-2におけるＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンするときと、時点Ｔ５のチャネル駆動回路３３０-2におけるＰＭＯＳトランジスタ４１０がオンするときの２回、チャネルｃｈ．１側の電極１９にはプラス方向の誘導電圧Ｖｕｐが発生する。ただし、本実施形態では、先に高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンし、所定時間経過後に低インピーダンスのＰＭＯＳトランジスタ４１０がオンするので、誘導電圧Ｖｕｐのピーク値を低く抑えることができる。
【０１１１】
次に、時点Ｔ６になると、ロジック部３１０からは、負荷電圧生成回路３４０のＮＭＯＳトランジスタ４６０をオンさせる制御信号ＬＶＣが出力される。これにより、負荷電圧生成回路３４０では、ＮＭＯＳトランジスタ４６０がオンし、ＰＭＯＳトランジスタ４５０がオフする。その結果、信号ＬＶはＧＮＤレベルとなる。
【０１１２】
次に、時点Ｔ７になると、ロジック部３１０からは、チャネル駆動回路３３０-1の高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０をいずれもオンさせる駆動信号ＤＲ１が出力される。これにより、チャネル駆動回路３３０-1では、ＮＭＯＳトランジスタ４７０がオフし、ＰＭＯＳトランジスタ４３０とＮＭＯＳトランジスタ４４０とがオンする。その結果、チャネル駆動回路３３０-1では、高インピーダンスのトランジスタ４３０，４４０によってＧＮＤレベルの信号ＬＶが選択されるので、チャネル駆動回路３３０-1の出力信号ＤＰ１の電位が上昇し始める。
【０１１３】
そして、時点Ｔ７から所定時間経過後の時点Ｔ８になると、ロジック部３１０からは、チャネル駆動回路３３０-1の低インピーダンスのＮＭＯＳトランジスタ４２０をオンさせる駆動信号ＤＲ１が出力される。これにより、チャネル駆動回路３３０-1では、ＰＭＯＳトランジスタ４３０とＮＭＯＳトランジスタ４４０とがオフし、ＮＭＯＳトランジスタ４２０が再びオンする。その結果、チャネル駆動回路３３０-1では、出力信号ＤＰ１の電位がＧＮＤレベルまで戻る。
【０１１４】
さらに、時点Ｔ８から所定時間経過後の時点Ｔ９になると、ロジック部３１０からは、チャネル駆動回路３３０-2の高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０をいずれもオンさせる駆動信号ＤＲ２が出力される。これにより、チャネル駆動回路３３０-2では、ＰＭＯＳトランジスタ４１０がオフし、ＰＭＯＳトランジスタ４３０とＮＭＯＳトランジスタ４４０とがオンする。その結果、チャネル駆動回路３３０-2では、高インピーダンスのトランジスタ４３０，４４０によってＧＮＤレベルの信号ＬＶが選択されるので、チャネル駆動回路３３０-2の出力信号ＤＰ２の電位が下降し始める。
【０１１５】
そして、時点Ｔ９から所定時間経過後の時点Ｔ１０になると、ロジック部３１０からは、チャネル駆動回路３３０-2の低インピーダンスのＮＭＯＳトランジスタ４２０をオンさせる駆動信号ＤＲ２が出力される。これにより、チャネル駆動回路３３０-2では、ＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がいずれもオフし、ＮＭＯＳトランジスタ４２０がオンする。その結果、チャネル駆動回路３３０-2では、出力信号ＤＰ２の電位がＧＮＤレベルまで戻る。かくして、インクが充填されたチャネルｃｈ．１のインク室２２が定常状態に復元されて、インク室２２に対応したノズル２３からインク液滴が吐出する。
【０１１６】
ここで、時点Ｔ７のチャネル駆動回路３３０-1におけるＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンするときと、時点Ｔ８のチャネル駆動回路３３０-1におけるＮＭＯＳトランジスタ４２０がオンするときの２回、チャネルｃｈ．２側の電極１９にはプラス方向の誘導電圧Ｖｕｐが発生する。ただし、本実施形態では、先に高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンし、所定時間経過後に低インピーダンスのＮＭＯＳトランジスタ４２０がオンするので、誘導電圧Ｖｕｐのピーク値を低く抑えることができる。
【０１１７】
また、時点Ｔ９のチャネル駆動回路３３０-2におけるＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンするときと、時点Ｔ１０のチャネル駆動回路３３０-2におけるＮＭＯＳトランジスタ４２０がオンするときの２回、チャネルｃｈ．１側の電極１９にはマイナス方向の誘導電圧−Ｖｕｐが発生する。ただし、本実施形態では、先に高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンし、所定時間経過後に低インピーダンスのＮＭＯＳトランジスタ４２０がオンするので、誘導電圧−Ｖｕｐのピーク値を低く抑えることができる。
【０１１８】
次に、時点Ｔ１１になると、ロジック部３１０からは、負荷電圧生成回路３４０のＮＭＯＳトランジスタ４８０をオンさせる制御信号ＬＶＣが出力される。これにより、負荷電圧生成回路３４０では、ＮＭＯＳトランジスタ４６０がオフし、ＮＭＯＳトランジスタ４８０がオンする。その結果、信号ＬＶはＶＡＡＮ電圧レベルとなる。
【０１１９】
次に、時点Ｔ１２になると、ロジック部３１０からは、チャネル駆動回路３３０-2の高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０をいずれもオンさせる駆動信号ＤＲ２が出力される。これにより、チャネル駆動回路３３０-2では、ＮＭＯＳトランジスタ４２０がオフし、ＰＭＯＳトランジスタ４３０とＮＭＯＳトランジスタ４４０とがオンする。その結果、チャネル駆動回路３３０-2では、高インピーダンスのトランジスタ４３０，４４０によってＶＡＡＮ電圧レベルの信号ＬＶが選択されるので、チャネル駆動回路３３０-2の出力信号ＤＰ２の電位が低下し始める。
【０１２０】
そして、時点Ｔ１２から所定時間経過後の時点Ｔ１３になると、ロジック部３１０からは、チャネル駆動回路３３０-2の低インピーダンスのＮＭＯＳトランジスタ４７０をオンさせる駆動信号ＤＲ２が出力される。これにより、チャネル駆動回路３３０-2では、ＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がいずれもオフし、ＮＭＯＳトランジスタ４７０がオンする。その結果、チャネル駆動回路３３０-2では、出力信号ＤＰ２の電位がＶＡＡＮ電圧レベルまで低下する。
【０１２１】
次に、時点Ｔ１４になると、ロジック部３１０からは、負荷電圧生成回路３４０のＰＭＯＳトランジスタ４５０をオンさせる制御信号ＬＶＣが出力される。これにより、負荷電圧生成回路３４０では、ＮＭＯＳトランジスタ４８０がオフし、ＰＭＯＳトランジスタ４５０がオンする。その結果、信号ＬＶはＶＡＡＰ電圧レベルとなる。
【０１２２】
次に、時点Ｔ１５になると、ロジック部３１０からは、チャネル駆動回路３３０-1の高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０をいずれもオンさせる駆動信号ＤＲ１が出力される。これにより、チャネル駆動回路３３０-1では、ＮＭＯＳトランジスタ４２０がオフし、ＰＭＯＳトランジスタ４３０とＮＭＯＳトランジスタ４４０とがオンする。その結果、チャネル駆動回路３３０-1では、高インピーダンスのトランジスタ４３０，４４０によってＶＡＡＰ電圧レベルの信号ＬＶが選択されるので、出力信号ＤＰ１の電位が上昇し始める。
【０１２３】
そして、時点Ｔ１５から所定時間経過後の時点Ｔ１６になると、ロジック部３１０からは、チャネル駆動回路３３０-1の低インピーダンスのＰＭＯＳトランジスタ４１０をオンさせる駆動信号ＤＲ１が出力される。これにより、チャネル駆動回路３３０-1では、ＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がいずれもオフし、ＰＭＯＳトランジスタ４１０がオンする。その結果、チャネル駆動回路３３０-1では、出力信号ＤＰ１の電位がＶＡＡＰ電圧レベルまで上昇する。かくして、インク液滴を吐出したチャネルｃｈ．１のインク室２２の容積が収縮して、インク液滴の吐出によりインク室２２内に生じる急激な圧力低下が緩和される。
【０１２４】
ここで、時点Ｔ１２のチャネル駆動回路３３０-2におけるＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンするときと、時点Ｔ１３のチャネル駆動回路３３０-2におけるＮＭＯＳトランジスタ４７０がオンするときの２回、チャネルｃｈ．１側の電極１９にはマイナス方向の誘導電圧−Ｖｕｐが発生する。ただし、本実施形態では、先に高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンし、所定時間経過後に低インピーダンスのＮＭＯＳトランジスタ４７０がオンするので、誘導電圧−Ｖｕｐのピーク値を低く抑えることができる。
【０１２５】
また、時点Ｔ１５のチャネル駆動回路３３０-1におけるＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンするときと、時点Ｔ１６のチャネル駆動回路３３０-1におけるＰＭＯＳトランジスタ４１０がオンするときの２回、チャネルｃｈ．２側の電極１９にはプラス方向の誘導電圧Ｖｕｐが発生する。ただし、本実施形態では、先に高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンし、所定時間経過後に低インピーダンスのＰＭＯＳトランジスタ４１０がオンするので、誘導電圧Ｖｕｐのピーク値を低く抑えることができる。
【０１２６】
次に、時点Ｔ１７になると、ロジック部３１０からは、負荷電圧生成回路３４０のＮＭＯＳトランジスタ４６０をオンさせる制御信号ＬＶＣが出力される。これにより、負荷電圧生成回路３４０では、ＮＭＯＳトランジスタ４６０がオンし、ＰＭＯＳトランジスタ４５０がオフする。その結果、信号ＬＶはＧＮＤレベルとなる。
【０１２７】
次に、時点Ｔ１８になると、ロジック部３１０からは、チャネル駆動回路３３０-2の高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０をいずれもオンさせる駆動信号ＤＲ２が出力される。これにより、チャネル駆動回路３３０-2では、ＮＭＯＳトランジスタ４７０がオフし、ＰＭＯＳトランジスタ４３０とＮＭＯＳトランジスタ４４０とがオンする。その結果、チャネル駆動回路３３０-2では、高インピーダンスのトランジスタ４３０，４４０によってＧＮＤレベルの信号ＬＶが選択されるので、出力信号ＤＰ２の電位が上昇し始める。
【０１２８】
そして、時点Ｔ１８から所定時間経過後の時点Ｔ１９になると、ロジック部３１０からは、チャネル駆動回路３３０-2の低インピーダンスのＮＭＯＳトランジスタ４２０をオンさせる駆動信号ＤＲ２が出力される。これにより、チャネル駆動回路３３０-2では、ＰＭＯＳトランジスタ４３０とＮＭＯＳトランジスタ４４０とがオフし、ＮＭＯＳトランジスタ４２０が再びオンする。その結果、チャネル駆動回路３３０-2では、出力信号ＤＰ２の電位がＧＮＤレベルまで戻る。
【０１２９】
さらに、時点Ｔ２０になると、ロジック部３１０からは、チャネル駆動回路３３０-1の高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０をいずれもオンさせる駆動信号ＤＲ１が再度出力される。これにより、チャネル駆動回路３３０-1では、ＰＭＯＳトランジスタ４１０がオフし、ＰＭＯＳトランジスタ４３０とＮＭＯＳトランジスタ４４０とが再びオンする。その結果、チャネル駆動回路３３０-1では、高インピーダンスのトランジスタ４３０，４４０によってＧＮＤレベルの信号ＬＶが選択されるので、出力信号ＤＰ１の電位が下降し始める。
【０１３０】
そして、時点Ｔ２０から所定時間経過後の時点Ｔ２１になると、ロジック部３１からは、チャネル駆動回路３３０-1の低インピーダンスのＮＭＯＳトランジスタ４２０をオンさせる駆動信号ＤＲ１が出力される。これにより、チャネル駆動回路３３０-1では、ＰＭＯＳトランジスタ４３０とＮＭＯＳトランジスタ４４０とがオフし、ＮＭＯＳトランジスタ４２０がオンする。その結果、チャネル駆動回路３３０-1では、出力信号ＤＰ１の電位がＧＮＤレベルまで戻る。かくして、一旦収縮したインク室２２が定常状態に復元される。
【０１３１】
ここで、時点Ｔ１８のチャネル駆動回路３３０-2におけるＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンするときと、時点Ｔ１９のチャネル駆動回路３３０-2におけるＮＭＯＳトランジスタ４２０がオンするときの２回、チャネルｃｈ．１側の電極１９にはプラス方向の誘導電圧Ｖｕｐが発生する。ただし、本実施形態では、先に高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンし、所定時間経過後に低インピーダンスのＮＭＯＳトランジスタ４２０がオンするので、誘導電圧Ｖｕｐのピーク値を低く抑えることができる。
【０１３２】
また、時点Ｔ２０のチャネル駆動回路３３０-1におけるＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンするときと、時点Ｔ２１のチャネル駆動回路３３０-1におけるＮＭＯＳトランジスタ４２０がオンするときの２回、チャネルｃｈ．２側の電極１９にはマイナス方向の誘導電圧−Ｖｕｐが発生する。ただし、本実施形態では、先に高インピーダンスのＰＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０がオンし、所定時間経過後に低インピーダンスのＮＭＯＳトランジスタ４２０がオンするので、誘導電圧−Ｖｕｐのピーク値を低く抑えることができる。
【０１３３】
このように第２の実施形態においても、電極に発生する誘導電圧のピーク値を低く抑えることができる上、インクジェットヘッド駆動装置３０ＢのＩＣ化を考えた場合にＩＣの小型化、低コスト化が可能である。
【０１３４】
なお、前記第１の実施形態では、駆動電源がＶＡＡ電源及びＧＮＤの２種類のインクジェットヘッド駆動装置３０Ａを例示し、第２の実施形態では、駆動電源がＶＡＡＰ電源、ＶＡＡＮ電源及びＧＮＤの３種類のインクジェットヘッド駆動装置３０Ｂを例示したが、４種類以上の駆動電源によって動作するインクジェットヘッド駆動装置にも、本発明は同様に適用できるものである。
【０１３５】
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。  
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。  
［１］インクジェットヘッドの複数のチャネルにそれぞれ対応して設けられ、その対応するチャネルにインク吐出用の駆動信号を出力する複数のチャネル駆動回路と、基準電圧とこの基準電圧以外の電位の駆動電圧とのなかからいずれか１つの電圧を選択して出力する負荷電圧生成回路と、を具備し、前記各チャネル駆動回路は、前記駆動電圧が印加される第１の入力端子と、前記基準電圧が印加される第２の入力端子と、前記負荷電圧生成回路から出力される電圧が印加される第３の入力端子と、前記駆動信号の出力端子と、前記第１の入力端子と前記第２の入力端子との間で第１のスイッチング素子と第２のスイッチング素子とを直列に接続し、かつ前記第１のスイッチング素子と第２のスイッチング素子との接続点を前記出力端子に接続してなる直列回路と、前記第３の入力端子と前記出力端子との間で第３のスイッチング素子と第４のスイッチング素子とを並列に接続してなる並列回路と、を備えたことを特徴とするインクジェットヘッド駆動装置。
［２］前記第１のスイッチング素子及び第２のスイッチング素子は、低インピーダンスの素子であり、前記第３のスイッチング素子及び第４のスイッチング素子は、高インピーダンスの素子であることを特徴とする付記［１］記載のインクジェットヘッド駆動装置。
［３］前記各チャネル駆動回路は、前記第１のスイッチング素子に供給される信号のレベルを変更する第１のレベルシフタと、前記第２のスイッチング素子に供給される信号のレベルを変更する第２のレベルシフタと、前記第３のスイッチング素子及び第４のスイッチング素子に供給される信号のレベルを変更する第３のレベルシフタと、をさらに具備したことを特徴とする付記［１］または［２］記載のインクジェットヘッド駆動装置。
［４］前記複数のチャネル駆動回路を制御するロジック部、をさらに具備し、前記ロジック部は、インク吐出対象のチャネルに対応した前記チャネル駆動回路に対し、先ず前記並列回路の第３のスイッチング素子及び第４のスイッチング素子をオンする信号を出力し、その後、所定時間が経過すると、前記直列回路の第１のスイッチング素子または第２のスイッチング素子をオンする信号を出力することを特徴とする付記［１］ないし［３］のうちいずれか１に記載のインクジェットヘッド駆動装置。
［５］前記複数のチャネル駆動回路と前記負荷電圧生成回路と前記ロジック部とを１チップのＩＣに実装したことを特徴とする付記［４］記載のインクジェットヘッド駆動装置。
［６］インクジェットヘッドの複数のチャネルにそれぞれ対応して設けられ、その対応するチャネルにインク吐出用の駆動信号を出力する複数のチャネル駆動回路と、基準電圧とこの基準電圧より高い電位の第１の駆動電圧と前記基準電圧より低い電位の第２の駆動電圧とのなかからいずれか１つの電圧を選択して出力する負荷電圧生成回路と、を具備し、前記各チャネル駆動回路は、前記第１の駆動電圧が印加される第１の入力端子と、前記基準電圧が印加される第２の入力端子と、前記負荷電圧生成回路から出力される電圧が印加される第３の入力端子と、前記第２の駆動電圧が印加される第４の入力端子と、前記駆動信号の出力端子と、前記第１の入力端子と前記第２の入力端子との間で第１のスイッチング素子と第２のスイッチング素子とを直列に接続し、かつ前記第１のスイッチング素子と第２のスイッチング素子との接続点を前記出力端子に接続してなる第１の直列回路と、前記第３の入力端子と前記出力端子との間で第３のスイッチング素子と第４のスイッチング素子とを並列に接続してなる並列回路と、前記第１の入力端子と前記第４の入力端子との間で第５のスイッチング素子と前記第２のスイッチング素子とを直列に接続し、かつ前記第５のスイッチング素子と第２のスイッチング素子との接続点を前記出力端子に接続してなる第２の直列回路と、を備えたことを特徴とするインクジェットヘッド駆動装置。
［７］前記第１のスイッチング素子，第２のスイッチング素子及び第５のスイッチング素子は、低インピーダンスの素子であり、前記第３のスイッチング素子及び第４のスイッチング素子は、高インピーダンスの素子であることを特徴とする付記［６］記載のインクジェットヘッド駆動装置。
［８］前記各チャネル駆動回路は、前記第１のスイッチング素子に供給される信号のレベルを変更する第１のレベルシフタと、前記第２のスイッチング素子に供給される信号のレベルを変更する第２のレベルシフタと、前記第３のスイッチング素子及び第４のスイッチング素子に供給される信号のレベルを変更する第３のレベルシフタと、前記第５のスイッチング素子に供給される信号のレベルを変更する第４のレベルシフタと、をさらに具備したことを特徴とする付記［６］または［７］記載のインクジェットヘッド駆動装置。
［９］前記複数のチャネル駆動回路を制御するロジック部、をさらに具備し、前記ロジック部は、インク吐出対象のチャネルに対応した前記チャネル駆動回路に対し、先ず、前記並列回路の第３のスイッチング素子及び第４のスイッチング素子をオンする信号を出力し、その後、所定時間が経過すると、前記第１の直列回路の第１のスイッチング素子または第２のスイッチング素子をオンする信号あるいは前記第２の直列回路の第１のスイッチング素子または第５のスイッチング素子をオンする信号を出力することを特徴とする付記［６］ないし［８］のうちいずれか１に記載のインクジェットヘッド駆動装置。
［１０］前記複数のチャネル駆動回路と前記負荷電圧生成回路と前記ロジック部とを１チップのＩＣに実装したことを特徴とする付記［９］記載のインクジェットヘッド駆動装置。
【符号の説明】
【０１３６】
１…インクジェットヘッド、３０Ａ，３０Ｂ…インクジェットヘッド駆動装置、３１，３１０…ロジック部、３２，３２０…アナログ部、３３-1〜３３-n，３３０-1〜３３０-n…チャネル駆動回路、３４，３４０…負荷電圧生成回路。
【図１】
0005589017.tif 000002
【図２】
0005589017.tif 000003
【図３】
0005589017.tif 000004
【図４】
0005589017.tif 000005
【図５】
0005589017.tif 000006
【図６】
0005589017.tif 000007
【図７】
0005589017.tif 000008
【図８】
0005589017.tif 000009
【図９】
0005589017.tif 000010
【図１０】
0005589017.tif 000011
【図１１】
0005589017.tif 000012
【図１２】
0005589017.tif 000013
【図１３】
0005589017.tif 000014