(57)【特許請求の範囲】
【請求項１】
積層されたセラミック層を含み、該セラミック層が積層された方向の片側に矩形の主面を有する基板本体と、
前記基板本体の前記主面に形成された外部電極と、
を備えたセラミック多層基板において、
前記主面の互いに対向する一対の辺のそれぞれの少なくとも一部分を含む前記基板本体の一部分が除去されて、前記基板本体に前記主面から後退した切欠部が形成され、
すべての前記外部電極が前記切欠部に隣接して配置され、
前記主面のうち前記外部電極に囲まれた内側部分を含む前記基板本体の一部分が除去されて、前記基板本体に前記主面から後退した凹部が形成されていることを特徴とするセラミック多層基板。
【請求項２】
前記主面の互いに対向する二対の辺の全部を含む前記基板本体の一部分が切り欠かれて、前記基板に前記主面から後退した前記切欠部が形成されていることを特徴とする、請求項１に記載のセラミック多層基板。
【請求項３】
前記切欠部は、前記基板本体の内側から外側に、第１の傾斜部、平坦部、第２の傾斜部の順に、前記第１の傾斜部、前記平坦部及び前記第２の傾斜部を含み、
前記第１の傾斜部は、前記基板本体の内側から外側に、前記主面との前記積層方向の距離が次第に増加し、
前記平坦部は、前記主面との前記積層方向の距離が一定であり、
前記第２の傾斜部は、前記基板本体の内側から外側に、前記主面との前記積層方向の距離が次第に増加することを特徴とする、請求項１又は２に記載のセラミック多層基板。
【請求項４】
前記切欠部に樹脂が埋め込まれていることを特徴とする、請求項１乃至３のいずれか一つに記載のセラミック多層基板。
【請求項５】
前記凹部に樹脂が埋め込まれていることを特徴とする、請求項３又は４に記載のセラミック多層基板。
【請求項６】
前記セラミック層は、フェライトセラミックからなることを特徴とする、請求項１乃至５のいずれか一つに記載のセラミック多層基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック多層基板に関し、詳しくは、基板本体の一方の主面に外部電極が形成されたセラミック多層基板に関する。
【背景技術】
【０００２】
従来、積層されたセラミック層を含む基板本体を備えたセラミック多層基板は、種々の電子部品に用いられている。
【０００３】
例えば、図２４の断面図に示す積層型セラミック電子部品１０１は、ＤＣ−ＤＣコンバータを構成する。積層型セラミック電子部品１０１は、基材層１０２が表面層１０３及び１０４で挟まれた基板本体１０５の一方主面に、回路基板等に実装するための表面電極１０７を備えている。基材層１０２の内部には、内部導体膜１０６、層間接続導体１０８及びコイルパターン１０９が形成されている。基板本体１０５の他方主面の表面電極１０７に、表面実装型電子部品１１０がはんだバンプ１１２を介して搭載され、表面実装型電子部品１１１がはんだ１１３を介して搭載される。基板本体１０５の基材層１０２と表面層１０３及び１０４は、フェライトセラミックからなる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００７／１４８５５６号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
セラミック多層基板を備えた電子部品を、回路基板等に実装した場合、回路基板等からの凹状の反りにより回路基板等がセラミック多層基板の基板本体に接触することにより衝撃や応力がセラミック多層基板の基板本体にかかり、セラミック多層基板の基板本体が変形したり、破壊したりすることがある。
【０００６】
また、変形や破壊に至らない場合であっても、特に基板本体のセラミック層がフェライトセラミックからなるフェライト基板においては、衝撃やフェライト基板が実装された回路基板の反りによりフェライト基板に応力が働くと、フェライト基板中の透磁率が変化し、フェライト基板を備えた電子部品の電気特性が変動することがある。
【０００７】
本発明は、かかる実情に鑑み、セラミック多層基板が実装された回路基板等から衝撃や応力が基板本体に作用しても、基板本体に与える悪影響を小さくすることができるセラミック多層基板を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明は、上記課題を解決するために、以下のように構成したセラミック多層基板を提供する。
【０００９】
セラミック多層基板は、（ａ）積層されたセラミック層を含み、該セラミック層が積層された方向の片側に矩形の主面を有する基板本体と、（ｂ）前記基板本体の前記主面に形成された外部電極とを備える。前記主面の互いに対向する一対の辺のそれぞれの少なくとも一部分を含む前記基板本体の一部分が除去されて、前記基板本体に前記主面から後退した切欠部が形成されている。すべての前記外部電極が前記切欠部に隣接して配置されている。前記主面のうち前記外部電極に囲まれた内側部分を含む前記基板本体の一部分が除去されて、前記基板本体に前記主面から後退した凹部が形成されている。
【００１０】
上記構成において、基板本体は、外部電極が形成された主面側に切欠部が形成されている。
【００１１】
上記構成によれば、セラミック多層基板が外部電極を介して回路基板等に実装された状態で回路基板等が変形したとき、基板本体は、外部電極が形成された主面側に切欠部が形成されていない場合と比べると、回路基板等に接しにくいため、基板本体には応力がかかりにくい。また、フェライト基板を備えた電子部品において電気特性の主な変動要因は基板本体の主要部分の変形であるため、フェライト基板を備えた電子部品の電気特性の変動は、外部電極が形成された主面側に切欠部が形成されていない場合と比べると小さくなる。さらに、セラミック多層基板が外部電極を介して回路基板等に実装された状態で回路基板等が変形したとき、基板本体は、外部電極が形成された主面側に凹部が形成されていない場合と比べると、凹部が回路基板等の変形を吸収するため、基板本体が受ける応力が低減する。また、フェライト基板を備えた電子部品において電気特性の主な変動要因は基板本体の主要部分の変形であるため、フェライト基板を備えた電子部品の電気特性の変動は、外部電極が形成された主面側に凹部が形成されていない場合と比べると小さくなる。
【００１２】
したがって、セラミック多層基板が実装された回路基板等から衝撃や応力が基板本体に作用しても、基板本体に与える悪影響を小さくすることができる。
【００１３】
好ましくは、前記主面の互いに対向する二対の辺の全部を含む前記基板本体の一部分が切り欠かれて、前記基板に前記主面から後退した前記切欠部が形成されている。
【００１４】
この場合、基板本体は、外部電極が形成された主面側の周囲が切り欠かれているため、セラミック多層基板が外部電極を介して回路基板等に固定されているときに回路基板等がどの方向に変形しても、基板本体に作用する応力が小さくなる。
【００１８】
好ましくは、前記切欠部は、前記基板本体の内側から外側に、第１の傾斜部、平坦部、第２の傾斜部の順に、前記第１の傾斜部、前記平坦部及び前記第２の傾斜部を含む。前記第１の傾斜部は、前記基板本体の内側から外側に、前記主面との前記積層方向の距離が次第に増加する。前記平坦部は、前記主面との前記積層方向の距離が一定である。前記第２の傾斜部は、前記基板本体の内側から外側に、前記主面との前記積層方向の距離が次第に増加する。
【００１９】
この場合、２段以上の切り欠きを形成することにより、基板本体に作用する応力がより小さくなる。
【００２０】
好ましくは、前記切欠部に樹脂が埋め込まれている。
【００２１】
この場合、樹脂が応力を吸収するため応力が分散し、基板本体に作用する応力が小さくなる。
【００２２】
好ましくは、前記凹部に樹脂が埋め込まれている。
【００２３】
この場合、樹脂が応力を吸収するため応力が分散し、基板本体に作用する応力は小さくなる。
【００２４】
好ましくは、前記セラミック層は、フェライトセラミックからなる。
【００２５】
この場合、基板本体の変形により電気特性が変動する電子部品などに、本発明のセラミック多層基板を好適に適用することができる。
【発明の効果】
【００２６】
本発明によれば、セラミック多層基板が実装された回路基板等から衝撃や応力が基板本体に作用しても、基板本体に与える悪影響を小さくすることができる。
【図面の簡単な説明】
【００２７】
【図１】セラミック多層基板の断面である。（実施例１）
【図２】セラミック多層基板の断面である。（実施例２）
【図３】セラミック多層基板の断面である。（実施例３）
【図４】セラミック多層基板の断面である。（実施例４）
【図５】セラミック多層基板の断面である。（実施例５）
【図６】セラミック多層基板の断面である。（実施例６）
【図７】セラミック多層基板の断面である。（実施例７）
【図８】セラミック多層基板の断面である。（実施例８）
【図９】セラミック多層基板の製造工程を示す断面図である。（実施例１）
【図１０】セラミック多層基板の製造工程を示す断面図である。（実施例１）
【図１１】セラミック多層基板の製造工程を示す断面図である。（実施例１）
【図１２】セラミック多層基板の製造工程を示す断面図である。（実施例３）
【図１３】セラミック多層基板の製造工程を示す断面図である。（実施例３）
【図１４】セラミック多層基板の製造工程を示す断面図である。（実施例３）
【図１５】セラミック多層基板の製造工程を示す断面図である。（実施例３の変形例）
【図１６】セラミック多層基板の製造工程を示す断面図である。（実施例３の変形例）
【図１７】セラミック多層基板の製造工程を示す断面図である。（実施例３の変形例）
【図１８】セラミック多層基板の製造工程を示す断面図である。（実施例３の変形例）
【図１９】セラミック多層基板の底面図である。（実施例１）
【図２０】セラミック多層基板の底面図である。（実施例１の変形例１）
【図２１】セラミック多層基板の底面図である。（実施例１の変形例２）
【図２２】セラミック多層基板の底面図である。（実施例１の変形例３）
【図２３】セラミック多層基板の断面である。（比較例）
【図２４】セラミック多層基板を備えた電子部品の断面図である。（従来例）
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態について、図１〜図２３を参照しながら説明する。
【００２９】
＜実施例１＞  実施例１のセラミック多層基板１０について、図１、図９〜図１１、図１９〜図２２を参照しながら説明する。
【００３０】
図１は、実施例１のセラミック多層基板１０の断面である。図１に示すように、セラミック多層基板１０は、セラミック層が積層された基板本体１２の下面１２ｂに、セラミック多層基板１０を回路基板等に実装するための外部電極１４が形成されている。基板本体１２の上面１２ａには端子電極１５ａ，１５ｂが形成され、端子電極１５ａ，１５ｂを用いて半導体素子２やチップ型電子部品４などが搭載される。基板本体１２は略立方体形状である。基板本体１２は、セラミック層が積層された方向（図１において上下方向）の両側に主面、すなわち上面１２ａ及び下面１２ｂを有し、上面１２ａは矩形形状である。
【００３１】
なお、基板本体１２の上面１２ａに端子電極１５ａ，１５ｂを設けず、基板本体１２に半導体素子２や電子部品４等を搭載しない構成としてもよい。
【００３２】
基板本体１２の下面１２ｂ側には、基板本体１２の一部分が除去されて、基板本体１２に下面１２ｂから後退した切欠部１６が形成されている。すなわち、本来は立方体形状である基板本体１２は、下面１２ｂの本来は矩形である外形の互いに対向する一対の辺１３ｐ，１３ｑのそれぞれの少なくとも一部分を含む部分が切り欠かれている。
【００３３】
また、基板本体１２は、下面中央付近が除去されて、基板本体１２の下面１２ｂから後退した凹部１７が形成されている。凹部１７は、基板本体１２の下面１２ｂに形成された外部電極１４に囲まれている。
【００３４】
例えば、セラミック多層基板１０は、基板本体１２のセラミック層がフェライトセラミックからなるフェライト基板であり、基板本体１２の内部には、コイルパターン１５が形成されている。コイルパターン１５は、セラミック層を貫通する層間接続導体１１ａと、セラミック層の間に形成された内部導体パターン１１ｂとにより、外部電極１４や端子電極１５ａ，１５ｂに電気的に接続される。これにより、基板本体１２の内部に、コイル（インダクタ）を含む電気回路が形成される。
【００３５】
次に、実施例１のセラミック多層基板１０の基板本体１２の製造方法について、図９〜図１１を参照しながら説明する。図９〜図１１は、セラミック多層基板の製造工程を示す断面図である。
【００３６】
図９に示すように、基板本体の各セラミック層になるセラミックグリーンシート２１〜２６，３１〜３４を準備する。必要に応じて、セラミックグリーンシート２１，２２，３３，３４に加工した貫通孔（ビア）に導電性ペーストを充填して未焼結の層間接続導体２１ｐ，２２ｐ，３３ｐ，３４ｐを形成したり、セラミックグリーンシート２２〜２６，３３に、コイルパターン１５や内部導体パターン１１ｂになる導体パターン２２ｓ〜２６ｓ，３３ｓを形成したりする。
【００３７】
次いで、図１０に示すように、基板本体の主要部になる上部と、欠部を形成するための下部とに分けて、セラミックグリーンシート２１〜２６，３１〜３４を積層し、上部積層体２０と下部積層体３０とを形成する。
【００３８】
次いで、図１１に示すように、上部積層体２０と下部積層体３０とを接合した後、焼成する。
【００３９】
なお、上部積層体２０と下部積層体３０とを別個に焼成し、焼成後に接合してもよい。
【００４０】
図１９は、セラミック多層基板１０の底面図である。図１９において線Ｘ−Ｘに切断した断面は、図１のようになる。
【００４１】
図１９に示すように、基板本体１２の下面１２ｂの本来は矩形である外形の互いに対向する二対の辺１３ｐ，１３ｑ；１３ｒ，１３ｓの全部を含むように、基板本体１２の下面１２ｂから後退した切欠部１６が形成されている。基板本体１２の下面１２ｂに形成されたすべての外部電極１４は、切欠部１６に隣接している。外部電極１４に囲まれた内側部分には、基板本体１２の下面１２ｂから後退した凹部１７が形成されている。
【００４２】
基板本体１２は、外部電極１４が形成された下面１２ｂ側の周囲が切り欠かれているため、セラミック多層基板１０が外部電極１４を介して回路基板等に固定されているときに回路基板等がどの方向に変形しても、基板本体１２に作用する応力が小さくなる。
【００４３】
実施例１のセラミック多層基板１０は、セラミック多層基板１０が外部電極１４を介して回路基板等に実装された状態で回路基板等が変形したとき、基板本体１２は、切欠部１６が形成されていない場合と比べると、回路基板等に接しにくいため、基板本体１２には応力がかかりにくい。また、フェライト基板を備えた電子部品において電気特性の主な変動要因は基板本体１２の主要部分の変形であるため、フェライト基板を備えた電子部品の電気特性の変動は、切欠部１６が形成されていない場合と比べると小さくなる。
【００４４】
したがって、基板本体１２の下面１２ｂ側に切欠部１６が形成されているため、セラミック多層基板１０が実装された回路基板等から衝撃や応力が基板本体１２に作用しても、基板本体１２に与える悪影響を小さくすることができる。
【００４５】
また、基板本体１２に凹部１７が形成されているため、セラミック多層基板１０が外部電極１４を介して回路基板等に実装された状態で回路基板等が変形したとき、基板本体１２は、凹部１７が形成されていない場合と比べると、凹部が回路基板等の変形を吸収するため、基板本体１２が受ける応力が低減する。また、フェライト基板を備えた電子部品において電気特性の主な変動要因は基板本体１２の主要部分の変形であるため、フェライト基板を備えた電子部品の電気特性の変動は、凹部１７が形成されていない場合と比べると小さくなる。
【００４６】
したがって、基板本体１２に凹部１７が形成されているため、セラミック多層基板１０が実装された回路基板等から衝撃や応力が基板本体に作用しても、基板本体１２に与える悪影響を、より小さくすることができる。
【００４７】
図２０〜図２２は、実施例１の変形例１〜３のセラミック多層基板１０の底面図である。図２０〜図２２に示すように、基板本体１２の下面１２ｂ側は、種々の態様で形成可能である。図２０及び図２１において線Ｘ−Ｘに切断した断面は、図１のようになる。
【００４８】
図２０に示す変形例１では、基板本体１２の下面１２ｂの本来は矩形である外形の互いに対向する一対の辺１３ｐ，１３ｑの全部を含むように、基板本体１２の下面１２ｂから後退した切欠部１６ｐが形成されている。基板本体１２の下面１２ｂに形成されたすべての外部電極１４は、図２０において右側又は左側の切欠部１６ｐに隣接している。図２０において左右の外部電極１４に挟まれた内側部分に、切欠部１６ｐと平行に、基板本体１２の下面１２ｂから後退した切欠部１６ｒが形成されている。切欠部１６ｒの両端は、基板本体１２の下面１２ｂの本来は矩形である外形の互いに対向する他の一対の辺１３ｒ，１３ｓまで延在し、基板本体１２の外周面に達している。
【００４９】
図２１に示す変形例２では、変形例１と切欠部１６ｐと略同様に切欠部１６ｑが形成され、変形例１の切欠部１６ｒと略同様に凹部１７ｑが形成されているが、変形例１と異なり、切欠部１６ｑと凹部１７ｑのそれぞれの両端は、基板本体１２の下面１２ｂの本来は矩形である外形の互いに対向する他の一対の辺１３ｒ，１３ｓには達していない。切欠部１６ｑは、基板本体１２の下面１２ｂの本来は矩形である外形の互いに対向する一対の辺１３ｐ，１３ｑの一部分のみ、すなわち中間部分のみを含むように形成されている。
【００５０】
図２２に示す変形例３では、実施例１と同様に、基板本体１２の下面１２ｂの本来は矩形である外形の互いに対向する二対の辺１３ｐ，１３ｑ；１３ｒ，１３ｓの全部を含むように、切欠部１６が形成されている。また、基板本体１２の下面１２ｂの本来は矩形である外形の互いに対向する辺１３ｐ，１３ｑ；１３ｒ，１３ｓの中間部分同士の間を結ぶように、切欠部１６ｓ，１６ｔが形成されている。切欠部１６ｓ，１６ｔは、十字状に交差している。
【００５１】
下面に形成されたすべての外部電極１４は、切欠部１６，１６ｓ，１６ｔの少なくとも一つに隣接している。
【００５２】
＜実施例２＞  実施例２のセラミック多層基板１０ａについて、図２を参照しながら説明する。
【００５３】
実施例２のセラミック多層基板１０ａは、実施例１のセラミック多層基板１０と略同様に構成される。以下では、実施例１と同様の構成部分には同じ符号を用い、実施例１との相違点を中心に説明する。
【００５４】
図２は、実施例２のセラミック多層基板１０ａの断面図である。図２に示すように、セラミック多層基板１０ａは、セラミック層が積層された基板本体１２ｓの下面１２ｃ側には、実施例１と同様に切欠部１６は形成されているが、実施例１と異なり、凹部は形成されていない。
【００５５】
実施例２のセラミック多層基板１０ａは、基板本体１２の下面１２ｂ側に切欠部１６が形成されているため、セラミック多層基板１０ａが実装された回路基板等から衝撃や応力が基板本体１２に作用しても、基板本体１２ｓに与える悪影響を小さくすることができる。
【００５６】
＜実施例３＞  実施例３のセラミック多層基板１０ｂについて、図３を参照しながら説明する。
【００５７】
図３は、実施例３のセラミック多層基板１０ｂの断面である。図３に示すように、実施例３のセラミック多層基板１０ｂは、実施例１のセラミック多層基板１０と略同様に、切欠部１６ｂと凹部１７ｂが形成されている。しかし、実施例２の切欠部１６ｂと凹部１７ｂの断面は、緩やかに変化するテーパー状であり、断面が階段状に急激に変化する実施例１のセラミック多層基板１０の切欠部１６や凹部１７とは異なる。
【００５８】
次に、実施例３のセラミック多層基板１０ｂの基板本体１２ｔの製造方法について、図１２〜図１４を参照しながら説明する。図１２〜図１４は、製造工程を示す断面図である。
【００５９】
図１２に示すように、基板本体１２ｔの各セラミック層になるセラミックグリーンシート４１〜４６，５１〜５４を準備する。必要に応じて、セラミックグリーンシート４１，４２，５３，５４に層間接続導体４１ｐ，４２ｐ，５３ｐ，５４ｐを形成したり、セラミックグリーンシート４２〜４６，５３に導体パターン４２ｓ〜４６ｓ，５３ｓを形成したりする。
【００６０】
次いで、図１３に示すように、基板本体１２ｔの主要部となる上部と、切欠部１６ｂや凹部１７ｂを形成するための下部とに分けて、セラミックグリーンシート４１〜４６，５１〜５４を積層し、上部積層体４０と、下部積層体５０とを形成する。
【００６１】
次いで、図１４に示すように、上部積層体４０と下部積層体５０とを接合した後、焼成する。
【００６２】
なお、上部積層体４０と下部積層体５０とを別個に焼成し、焼成後に接合してもよい。
【００６３】
以上の製造方法により、切欠部１６ｂや凹部１７ｂのテーパー状の断面は、セラミック層をずらすことによって形成されるため、微視的にみると階段状になる。
【００６４】
切欠部１６ｂや凹部１７ｂのテーパー状の断面を、より滑らかにするには、図１５〜図１８に示す変形例の製造方法で、セラミック多層基板１０ｂの基板本体１２ｔを作製すればよい。図１５〜図１８は、製造工程を示す断面図である。
【００６５】
すなわち、  図１５に示すように、基板本体１２ｔの各セラミック層になるセラミックグリーンシート４１〜４６，５１ｘ〜５４ｘを準備する。必要に応じて、セラミックグリーンシート４１，４２，５３ｘ，５４に層間接続導体４１ｐ，４２ｐ，５３ｐ，５４ｐを形成したり、セラミックグリーンシート４２〜４６，５３ｘに導体パターン４２ｓ〜４６ｓ，５３ｓを形成したりする。
【００６６】
切欠部１６ｂや凹部１７ｂになる部分を形成するセラミックグリーンシート５１ｘ〜５４ｘについては、切欠部１６ｂや凹部１７ｂになる切欠き５１ｍ〜５４ｍと貫通穴５１ｎ〜５４ｎを形成した後、切欠き５１ｍ〜５４ｍと貫通穴５１ｎ〜５４ｎに、樹脂やカーボンなどの焼成時に焼失する焼失材料５８，５９を充填しておく。
【００６７】
次いで、図１６に示すように、基板本体１２ｔの主要部となる上部と、切欠部１６ｂや凹部１７ｂを形成するための下部とに分けて、セラミックグリーンシート４１〜４６，５１ｘ〜５４ｘを積層し、上部積層体４０と、下部積層体５０ｘとを形成する。
【００６８】
このとき、積層されたセラミックグリーンシート５１ｘ〜５４ｘを押圧することにより、各セラミックグリーンシート５１ｘ〜５４ｘの切欠き５１ｍ〜５４ｍと貫通穴５１ｎ〜５４ｎと形成する面は、焼失材料５８，５９を充填していない場合に比べると、より滑らかに連続するようになる。
【００６９】
次いで、図１７に示すように、上部積層体４０と下部積層体５０ｘとを接合する。
【００７０】
次いで、焼成する。焼成により、図１８に示すように、焼失材料５９が焼失し、焼失材料５８，５９があった部分には空間が形成され、基板本体１２ｔに、テーパー状の断面を有する切欠部１６ｂ及び凹部１７ｂを形成することができる。
【００７１】
実施例３のセラミック多層基板１０ｂは、基板本体１２の下面１２ｃ側に切欠部１６ｂと凹部１７ｂが形成されているため、セラミック多層基板１０ｂが実装された回路基板等から衝撃や応力が基板本体１２に作用しても、基板本体１２ｓに与える悪影響を小さくすることができる。
【００７２】
また、２段の切欠部１６ｂを形成することで、基板本体１２ｕの主要部分に作用する応力がより小さくなる。
【００７３】
＜実施例４＞  実施例４のセラミック多層基板１０ｃについて、図４を参照しながら説明する。
【００７４】
図４は、実施例４のセラミック多層基板１０ｃの断面である。図４に示すように、実施例４のセラミック多層基板１０ｃは、基板本体１２ｕに２段の切欠部１６ｃが形成されている。
【００７５】
すなわち、切欠部１６ｃは、基板本体１２ｕの内側から外側に、第１の傾斜部１６ｘ、平坦部１６ｙ、第２の傾斜部１６ｚの順に、第１の傾斜部１６ｘ、平坦部１６ｙ及び第２の傾斜部１６ｚが形成されている。第１の傾斜部１６ｘは、断面がテーパー状であり、基板本体１２ｕの内側から外側に、基板本体１２ｕの下面１２ｄとの積層方向の距離が次第に増加する。平坦部１６ｙは、基板本体１２ｕの下面１２ｄとの積層方向の距離が一定である。すなわち、平坦部１６ｙは、基板本体１２ｕの下面１２ｄと平行である。第２の傾斜部１６ｚは、断面がテーパー状であり、基板本体１２ｕの内側から外側に、基板本体１２ｕの下面１２ｄとの積層方向の距離が次第に増加する。
【００７６】
この場合、基板本体に、２段以上の切り欠きを形成することができる。
【００７７】
実施例４のセラミック多層基板１０ｃは、基板本体１２の下面１２ｄ側に切欠部１６ｃが形成されているため、セラミック多層基板１０ｃが実装された回路基板等から衝撃や応力が基板本体１２に作用しても、基板本体１２ｕに与える悪影響を小さくすることができる。
【００７８】
＜実施例５＞  実施例５のセラミック多層基板１０ｄについて、図５を参照しながら説明する。
【００７９】
図５は、実施例５のセラミック多層基板１０ｄの断面である。図５に示すように、実施例５のセラミック多層基板１０ｄは、実施例１のセラミック多層基板１０と略同じ構成であるが、実施例１のセラミック多層基板１０と異なり、基板本体１２に形成された切欠部１６と凹部１７に、樹脂１８，１９が埋め込まれている。
【００８０】
セラミック多層基板１０ｄが外部電極１４を介して固定された回路基板等の変形により、基板本体１２に応力が作用したとき、基板本体１２の切欠部１６と凹部１７に埋め込まれた樹脂１８，１９が応力を吸収し、応力が分散するため、基板本体１２の切欠部１６や凹部１７に樹脂１８，１９が埋め込まれていない場合に比べると、基板本体１２に作用する応力は小さくなる。
【００８１】
また、基板本体１２に切欠部１６と凹部１７が形成されているため、セラミック多層基板１０ｄが実装された回路基板等から衝撃や応力が基板本体１２に作用しても、基板本体１２に与える悪影響を小さくすることができる。
【００８２】
＜実施例６＞  実施例６のセラミック多層基板１０ｅについて、図６を参照しながら説明する。
【００８３】
図６は、実施例６のセラミック多層基板１０ｅの断面である。図６に示すように、実施例６のセラミック多層基板１０ｅは、実施例２のセラミック多層基板１０ａと略同じ構成であるが、実施例２のセラミック多層基板１０ａと異なり、基板本体１２ｓに形成された切欠部１６に樹脂１８が埋め込まれている。
【００８４】
基板本体１２ｓの切欠部１６に埋め込まれた樹脂１８が応力を吸収し、応力が分散するため、基板本体１２ｓに作用する応力が小さくなる。
【００８５】
また、基板本体１２ｓに切欠部１６が形成されているため、セラミック多層基板１０ｅが実装された回路基板等から衝撃や応力が基板本体１２ｓに作用しても、基板本体１２ｓに与える悪影響を小さくすることができる。
【００８６】
＜実施例７＞  実施例７のセラミック多層基板１０ｆについて、図７を参照しながら説明する。
【００８７】
図７は、実施例７のセラミック多層基板１０ｆの断面である。図７に示すように、実施例７のセラミック多層基板１０ｆは、実施例３のセラミック多層基板１０ｂと略同じ構成であるが、実施例３のセラミック多層基板１０ｂと異なり、基板本体１２ｔに形成された切欠部１６ｂと凹部１７ｂに、樹脂１８ｂ，１９ｂが埋め込まれている。
【００８８】
基板本体１２ｔの切欠部１６ｂと凹部１７ｂに埋め込まれた樹脂１８ｂ，１９ｂが応力を吸収し、応力が分散するため、基板本体１２ｔに作用する応力は小さくなる。
【００８９】
また、基板本体１２ｔに切欠部１６ｂと凹部１７ｂが形成されているため、セラミック多層基板１０ｆが実装された回路基板等から衝撃や応力が基板本体１２ｔに作用しても、基板本体１２ｔに与える悪影響を小さくすることができる。
【００９０】
＜実施例８＞  実施例８のセラミック多層基板１０ｇについて、図８を参照しながら説明する。
【００９１】
図８は、実施例８のセラミック多層基板１０ｇの断面である。図８に示すように、実施例８のセラミック多層基板１０ｇは、実施例４のセラミック多層基板１０ｃと略同じ構成であるが、実施例４のセラミック多層基板１０ｃと異なり、基板本体１２ｕに形成された切欠部１６ｃに樹脂１８ｃが埋め込まれている。
【００９２】
基板本体１２ｕの切欠部１６ｃに埋め込まれた樹脂１８ｃが応力を吸収し、応力が分散するため、基板本体１２ｕに作用する応力は小さくなる。
【００９３】
また、基板本体１２ｕに切欠部１６ｃが形成されているため、セラミック多層基板１０ｇが実装された回路基板等から衝撃や応力が基板本体１２ｕに作用しても、基板本体１２ｕに与える悪影響を小さくすることができる。
【００９４】
＜比較例＞  図２３は、比較例のセラミック多層基板１０ｘの断面図である。
【００９５】
図２３に示すように、セラミック層が積層された基板本体１２ｘの矩形形状の下面１２ｋには、下面１２ｋの各辺に沿って配置されるように、外部電極１４が形成されている。
【００９６】
＜作製例＞  上記各実施例と比較例のセラミック多層基板は、以下の方法で作製することができる。
【００９７】
まず、基板本体のセラミック層となるセラミックグリーンシートを用意する。セラミック層を構成するフェライトセラミックの原料粉末として、酸化第二鉄（Ｆｅ２Ｏ３）、酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）及び酸化銅（ＣｕＯ）を所定の比率で調合する。この場合、例えば、１ＭＨｚでの透磁率が２５０であるフェライトセラミックを得ることができる。このフェライトセラミック原料粉末に、バインダ、可塑剤、湿潤剤、分散剤等を加えてスラリー化し、これをシート状に成形して、セラミックグリーンシートを得る。
【００９８】
次に、セラミックグリーンシートに貫通孔を形成し、貫通孔に導電性ペーストを充填することによって、未焼結の層間接続導体を形成する。また、セラミックグリーンシート上に導電性ペーストを印刷することによって、未焼結の内部導体パターン及び表面導体パターンを形成する。これら内部導体パターン、表面導体パターン及び層間接続導体を形成するための導電性ペーストに含まれる導電性金属は、銀又は銀／パラジウムを主成分としているものであることが好ましい。
【００９９】
また、セラミックグリーンシートには、切欠部や凹部に対応する部分に、切欠きや貫通穴を形成しておく。
【０１００】
次に、セラミックグリーンシートを積層し、圧着することにより、未焼結状態のセラミック積層体が得られる。切り欠きや凹部が形成される部分（基板下部）と、切り欠きや凹部が形成されない主要部分（基板上部）とを別々に積層した積層体を作製した後に、それらを圧着することにより、セラミック積層体を作製する。
【０１０１】
複数個のセラミック多層基板を集合状態で同時に作製する場合には、複数個のセラミック多層基板となる部分を含む集合状態のセラミック積層体を作製する。この場合、焼成後に容易に分割できるように、セラミック積層体に分割溝を形成しておく。
【０１０２】
次に、未焼結状態のセラミック積層体を焼成し、焼結したセラミック積層体を得る。
【０１０３】
切欠部や凹部に樹脂を埋め込む実施例５〜８の試料については、焼結したセラミック積層体の切り欠きや凹部に、ディスペンスや真空印刷の方法で、樹脂を塗布する。樹脂としては、例えばエポキシ樹脂を用いることができる。
【０１０４】
次に、セラミック積層体の表面に露出している表面導体パターンにめっき処理を施す。具体的には、無電解によって、ニッケルめっき膜及び金めっき膜を順次形成する。
【０１０５】
次に、セラミック積層体の上面に半導体素子や電子部品を実装する。例えば、フリップチップボンディングで半導体素子を実装する。あるいは、セラミック積層体の上面の端子電極にハンダペーストを塗布し、表面実装型電子部品を搭載した後、リフロー炉に通す。
【０１０６】
複数個のセラミック多層基板を集合状態で同時に作製する場合には、半導体素子や電子部品を実装したセラミック積層体を分割溝に沿って分割して、セラミック多層基板の個片を得る。
【０１０７】
次いで、必要に応じてセラミック多層基板に金属カバーを取り付ける。
【０１０８】
以上の説明では、未焼結状態のセラミック積層体に分割溝を形成し、焼成後に分割しているが、分割溝を形成せずに、焼成工程前に、集合状態のセラミック積層体を個片に分割し、焼成するようにしてもよい。この場合、焼成後の個片には、例えばバレルによる電解めっきにより、めっき処理を行う。
【０１０９】
なお、基板本体のセラミック層を形成するためのフェライトセラミックは、上述したＦｅ−Ｎｉ−Ｚｎ−Ｃｕ系及びＦｅ−Ｚｎ−Ｃｕ系の組成のものに限るものではなく、例えば、Ｆｅ−Ｍｎ−Ｚｎ系など、他の組成のものを用いてもよい。
【０１１０】
＜試作例＞  上記の方法によって、実施例１〜８と比較例のセラミック多層基板の試料を集合状態で作製し、試料をプリント基板に実装した状態で、応力をかける場合とかけない場合の特性を測定した。
【０１１１】
実施例１〜８の試料は、基板本体の下面側が図１９のように構成されている。比較例の試料は、実施例１〜８の試料と同じ個数の外部電極を、下面の各辺に沿って配置されるように形成した。
【０１１２】
作製した試料は、ＤＣ−ＤＣコンバータであり、回路素子はすべて基板本体に内蔵されており、基板本体の上面には何も搭載されていない。基板本体は、上面及び下面の寸法が３ｍｍ×３ｍｍ、厚みが５００μｍである。切欠部と凹部の深さは、１００μｍである。基板本体のセラミック層は、作製例で示した１ＭＨｚでの透磁率が２５０であるフェライトセラミックである。基板本体に内蔵されるコイルパターンの幅は２００μｍ、コイルパターンの厚みは１０μｍ、コイルパターンは８巻き、コイルパターンの全長は３０ｍｍである。
【０１１３】
試料をプリント基板に実装した状態で、試料の上面に２ｍｍ×２ｍｍの端子で５００ｇｆの荷重を印加した場合の変換効率ηｐ（ｉ）と、試料に荷重を印加しない場合の変換効率η０（ｉ）とを、電流値ｉを１ｍＡ〜１００ｍＡの範囲で変えながら測定し、変換効率の差Δη（ｉ）＝ηｐ（ｉ）―η０（ｉ）を計測した。絶対値が最大であるときの変換効率の差を、「最大変換効率の変化」と定義する。なお、プリント基板はその両端が支持体により支えられた状態で計測している。
【０１１４】
最大変換効率の変化（特性変化）は、試料の基板本体に作用する応力が小さいほど、小さくなる。
【０１１５】
次の表１に、実施例１〜４と比較例の試料についての測定結果を示す。
【表１】
0005617574.tif 000002
表１から、実施例１〜４は、比較例に比べて最大変換効率の変化が小さいことが分かる。本実験においては、プリント基板はその両端が支持体により支えられた状態で配置されているため、試料の基板本体に荷重を印加すると基板本体自体には大きな変形は見られないが、プリント基板は凹状に変形する。実施例１〜４においては基板本体に切欠部が形成されているため、基板本体が外部電極を介してプリント基板に実装された状態でプリント基板が変形したとき、基板本体はプリント基板に接しにくくなる。その結果、基板本体にかかる応力、すなわちコイル電極部にかかる応力が小さくなるためと考えられる。
【０１１６】
実施例１〜４のうち、実施例４が、最も電気特性の変化が小さく良好となった。２段以上の切り欠きを形成することにより、基板本体はより回路基板に接しにくくなるため、基板本体に作用する応力がより小さくなるためと考えられる。
【０１１７】
次の表２に、実施例５〜８と比較例の試料についての測定結果を示す。
【表２】
0005617574.tif 000003
表２から分かるように、実施例５〜８の電気特性の変化は、表１の実施例１〜４より良くなっている。これは、基板本体の切欠部や凹部に樹脂を埋め込むことにより、基板本体に応力がかかったとしても、樹脂により応力の分散が起こるためと考えられる。
【０１１８】
＜まとめ＞  以上に説明した実施例１〜８のセラミック多層基板は、セラミック多層基板が実装された回路基板等から衝撃や応力が基板本体に作用しても、基板本体に与える悪影響を小さくすることができる。
【０１１９】
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
【０１２０】
例えば、本発明は、基板本体のセラミック層がフェライトセラミックからなるセラミック多層基板に好適に適用することができるが、これに限るものではない。
【符号の説明】
【０１２１】
１０，１０ａ〜１０ｇ，１０ｘ  セラミック多層基板
１１ａ  層間接続導体
１１ｂ  内部導体パターン
１２，１２ｓ，１２ｔ，１２ｕ，１２ｘ  基板本体
１２ａ  上面
１２ｂ，１２ｃ，１２ｄ，１２ｋ  下面
１３ｐ，１３ｑ，１３ｒ，１３ｓ  辺
１４  外部電極
１５  コイルパターン
１５ａ，１５ｂ  端子電極
１６，１６ｂ，１６ｃ，１６ｐ，１６ｑ，１６ｒ，１６ｓ，１６ｔ  切欠部
１６ｘ  第１の傾斜部
１６ｙ  平坦部
１６ｚ  第２の傾斜部
１７，１７ｂ，１７ｑ  凹部
１８，１８ｂ，１８ｃ  樹脂
１９，１９ｂ  樹脂
【図１】
0005617574.tif 000004
【図２】
0005617574.tif 000005
【図３】
0005617574.tif 000006
【図４】
0005617574.tif 000007
【図５】
0005617574.tif 000008
【図６】
0005617574.tif 000009
【図７】
0005617574.tif 000010
【図８】
0005617574.tif 000011
【図９】
0005617574.tif 000012
【図１０】
0005617574.tif 000013
【図１１】
0005617574.tif 000014
【図１２】
0005617574.tif 000015
【図１３】
0005617574.tif 000016
【図１４】
0005617574.tif 000017
【図１５】
0005617574.tif 000018
【図１６】
0005617574.tif 000019
【図１７】
0005617574.tif 000020
【図１８】
0005617574.tif 000021
【図１９】
0005617574.tif 000022
【図２０】
0005617574.tif 000023
【図２１】
0005617574.tif 000024
【図２２】
0005617574.tif 000025
【図２３】
0005617574.tif 000026
【図２４】
0005617574.tif 000027