(57)【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、複数の第１電源線と、複数の第２電源線と、複数の第３電源線と、
前記走査線と前記データ線の交差に対応して設けられた複数の画素回路と、
前記複数の走査線に対して選択信号を順次排他的に出力する走査線駆動回路と、
前記選択信号により選択される前記走査線に対応して設けられた複数の前記画素回路に対して、画像信号を前記複数のデータ線を介して供給するデータ線駆動回路と、
前記複数の第１電源線、前記複数の第２電源線、及び、前記複数の第３電源線の各々に、第１電位と前記第１電位よりも低電位である第２電位とのうち一方を供給する電位制御回路とを備え、
前記複数の画素回路の各々は、
一方の端子がノードと電気的に接続され、他方の端子が前記第１電源線に電気的に接続され、前記一方の端子と前記他方の端子との間に流れる電流によって発光する第１発光素子と、
一方の端子が前記ノードと電気的に接続され、他方の端子が前記第２電源線に電気的に接続され、前記一方の端子と前記他方の端子との間に流れる電流によって発光する第２発光素子と、
ソース又はドレインのうち一方の電極が前記ノードと電気的に接続され、他方の電極に前記第３電源線が接続される駆動トランジスタとを具備し、
前記第１電位と前記第２電位との電位差は、
前記第１発光素子及び前記第２発光素子の発光閾値電圧を上回り、
前記電位制御回路は、
前記複数の走査線に対応する複数のシフト信号であって排他的にアクティブとなる複数のシフト信号を生成するシフトレジスタと、
前記複数のシフト信号の各々に対応して設けられた複数の電源供給回路と、
を備え、
前記複数の電源供給回路の各々は、
前記第３電源線に電位を供給する第１回路と、
前記第１発光素子と前記第２発光素子とのいずれを発光させるかを指定する指定信号と前記シフト信号とが供給され、前記第１電源線及び前記第２電源線に電位を供給する第２回路と、
を備え、
前記第１回路は、
初期化期間において、前記第３電源線に前記第２電位を供給し、
第１書込期間、第２書込期間、第１発光期間、及び、第２発光期間において、前記第３電源線に前記第１電位を供給し、
前記第２回路は、
前記初期化期間、前記第１書込期間、及び、前記第２書込期間において、
前記第１電源線及び前記第２電源線に前記第１電位を供給し、
前記第１発光期間及び第２発光期間において、
前記指定信号が前記第１発光素子の発光を指定する場合には、
前記シフト信号及び前記シフト信号を反転した反転シフト信号の一方に基づいて前記第２電位を前記第１電源線に供給すると共に他方に基づいて前記第１電位を前記第２電源線に供給し、
前記指定信号が前記第２発光素子の発光を指定する場合には、
前記シフト信号及び前記反転シフト信号の他方に基づいて前記第１電位を前記第１電源線に供給すると共に一方に基づいて前記第２電位を前記第２電源線に供給し、
前記データ線駆動回路は、
前記初期化期間において、前記駆動トランジスタをオンさせる初期化信号を前記複数のデータ線に供給し、
前記第１書込期間において前記第１発光素子の階調を示す第１画像信号を供給し、
前記第２書込期間において前記第２発光素子の階調を示す第２画像信号を供給する、
ことを特徴とする電気光学装置。
【請求項２】
前記第１回路は、イネーブル信号を用いて前記シフト信号のパルス幅を制限する論理回路を備え、前記論理回路の出力信号に基づいて、前記初期化期間において前記第３電源線に前記第２電位を供給し、前記初期化期間以外の期間に前記第３電源線に前記第１電位を供給する
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第２回路は、
論理レベルが前記第１電位と前記第２電位とからなる前記シフト信号と、論理レベルが前記第１電位と前記第２電位とからなる前記反転シフト信号とが供給され、前記指定信号に基づいて、前記シフト信号と前記反転シフト信号とのうち一方を第１ノードに出力すると共に、他方を第２ノードに出力する第１選択回路と、
前記反転シフト信号が供給され、前記シフト信号がアクティブな期間には、前記第１電位を前記第１電源線及び前記第２電源線に出力し、前記シフト信号が非アクティブな期間には、前記第１ノードの電位を前記第１電源線に出力すると共に前記第２ノードの電位を前記第２電源線に出力する第２選択回路とを備え、
初段の電源供給回路には、前記指定信号が外部から供給され、
次段以降の電源供給回路には、前段の電源供給回路における前記第１ノードの電位が前記指定信号として供給される、
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記電源供給回路は、
入力された前記指定信号を出力し、
前記第２回路は、
論理レベルが前記第１電位と前記第２電位とからなる前記シフト信号と、論理レベルが前記第１電位と前記第２電位とからなる前記反転シフト信号とが供給され、前記指定信号に基づいて、前記シフト信号と前記反転シフト信号とのうち一方を第１ノードに出力すると共に他方を第２ノードに出力する第１選択回路を備え、
前記第１ノードの電位を前記第１電源線に出力すると共に前記第２ノードの電位を前記第２電源線に出力し、
前記電位制御回路は、
前段の前記電源供給回路から出力される前記指定信号を１水平走査期間だけ遅延させて後段の前記電源供給回路に供給する遅延回路を備える
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項５】
前記第１発光素子と前記第２発光素子との発光をフレームごとに交互に指定する前記指定信号を生成して前記電位制御回路に供給する制御回路を備えることを特徴とする請求項１乃至４のうちいずれか１項に記載の電気光学装置。
【請求項６】
請求項１乃至５に記載の電気光学装置であって、
前記第１発光期間において前記第１発光素子を発光させ、前記第２発光期間において前記第２発光素子を発光させる第１モードと、
前記第１発光期間及び前記第２発光期間において前記第１発光素子及び前記第２発光素子を同時に発光させる第２モードとを、選択的に動作させることが可能であり、
前記複数の電源供給回路が出力する、前記第１電源線に供給すべき電位を第１電源線用電位、前記第２電源線に供給すべき電位を第２電源線用電位としたとき、
前記電位制御回路は、
前記第１モードまたは前記第２モードのうち一方を指定する切替信号が供給され、
前記複数の電源供給回路の各々に対応して設けられ、前記切替信号に基づいて、前記第１電源線及び前記第２電源線に電位を供給する複数の切替回路を備え、
前記複数の切替回路の各々は、
前記切替信号が前記第１モードを指定する場合には、前記第１電源線用電位を前記第１電源線に供給すると共に、前記第２電源線用電位を前記第２電源線に供給し、
前記切替信号が前記第２モードを指定する場合には、前記第１電源線及び前記第２電源線に前記第２電位を供給する
ことを特徴とする電気光学装置。
【請求項７】
前記第１発光素子は、前記ノードと電気的に接続する第１画素電極と、前記第１電源線と電気的に接続し前記第１画素電極に対向する第１対向電極と、前記第１画素電極及び前記第１対向電極の間に設けられた第１発光層とを備え、
前記第２発光素子は、前記ノードと電気的に接続する第２画素電極と、前記第２電源線と電気的に接続し前記第２画素電極に対向する第２対向電極と、前記第２画素電極及び前記第２対向電極の間に設けられた第２発光層とを備え、
前記第１画素電極及び前記第２画素電極は一体に形成された共通電極である
ことを特徴とする請求項１乃至６に記載の電気光学装置。
【請求項８】
請求項１乃至７のうちいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electroluminescence）素子などの発光素子を備える電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
近年、２画面表示機能を有するカーナビゲーションシステムや３Ｄテレビ等の普及に伴い、左右用の異なる２つの画像を表示する２画面表示装置あるいは、右目用画像と左目用画像とを同時に出力して３Ｄ表示を行う３Ｄディスプレイのニーズが高まりつつある。
一般的に、２画面表示装置は、右側用の画像を表示するための画素と、左側用の画像を表示するための画素とを交互に配列し、画素と観察者との間にレンチキュラレンズや視差バリア等の画素に対応する光学装置により左右の画像を光学的に分離することで、左右で異なる画像の表示を実現している。
【０００３】
また、自発光素子である有機ＥＬ素子（以下、「ＯＬＥＤ素子」と称する）を２画面表示装置に適用することで装置の小型化を図り、ＨＭＤ（Head Mounted Display）等に適用するというニーズも存在する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２５９１９２号公報
【特許文献２】特開２００９−２１１０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような２画面表示装置においては、左側用の画像と右側用の画像を同時に表示するため、通常の１画面表示装置に比べて２倍の画素数を要する。
通常の１画面表示装置に比べて表示の精細度を落とさずに２画面表示を実現させるためには、倍の密度で画素を配置する必要があり、製造工程の複雑化による製品価格の上昇や、歩留まり低下等が問題となる。
さらに、通常の１画面表示装置に比べて、２画面表示装置を駆動するための制御回路等は複雑化するため、画像表示装置の高コスト化や、装置の大型化等の問題が発生することが懸念される。
【０００６】
また、有機ＥＬ素子に電流が流れる期間が１水平走査期間に限定された場合、電流が流れる期間が１垂直走査期間の場合と比較して、有機ＥＬ素子を高い輝度で発光させる必要がある。このため、有機ＥＬ素子には大きな電流を流す必要がある。有機ＥＬ素子に大きな電流が流れる場合、有機ＥＬ素子の寿命が短くなるといった問題が発生する。
【０００７】
そこで、本発明は、上述した事情を考慮して、簡易な構成で高精細度の２画面表示装置を提供することを解決課題とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するため、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、複数の第１電源線と、複数の第２電源線と、複数の第３電源線と、前記走査線と前記データ線の交差に対応して設けられた複数の画素回路と、前記複数の走査線に対して選択信号を順次排他的に出力する走査線駆動回路と、前記選択信号により選択される前記走査線に対応して設けられた複数の前記画素回路に対して、画像信号を前記複数のデータ線を介して供給するデータ線駆動回路と、前記複数の第１電源線、前記複数の第２電源線、及び、前記複数の第３電源線の各々に、第１電位と前記第１電位よりも低電位である第２電位とのうち一方を供給する電位制御回路とを備え、前記複数の画素回路の各々は、一方の端子がノードと電気的に接続され、他方の端子が前記第１電源線に電気的に接続され、前記一方の端子と前記他方の端子との間に流れる電流によって発光する第１発光素子と、一方の端子が前記ノードと電気的に接続され、他方の端子が前記第２電源線に電気的に接続され、前記一方の端子と前記他方の端子との間に流れる電流によって発光する第２発光素子と、ソース又はドレインのうち一方の電極が前記ノードと電気的に接続され、他方の電極に前記第３電源線が接続される駆動トランジスタとを具備し、前記第１電位と前記第２電位との電位差は、前記第１発光素子及び前記第２発光素子の発光閾値電圧を上回り、前記電位制御回路は、前記複数の走査線に対応する複数のシフト信号であって排他的にアクティブとなる複数のシフト信号を生成するシフトレジスタと、前記複数のシフト信号の各々に対応して設けられた複数の電源供給回路と、を備え、前記複数の電源供給回路の各々は、前記第３電源線に電位を供給する第１回路と、前記第１発光素子と前記第２発光素子とのいずれを発光させるかを指定する指定信号と前記シフト信号とが供給され、前記第１電源線及び前記第２電源線に電位を供給する第２回路と、を備え、前記第１回路は、初期化期間において、前記第３電源線に前記第２電位を供給し、第１書込期間、第２書込期間、第１発光期間、及び、第２発光期間において、前記第３電源線に前記第１電位を供給し、前記第２回路は、前記初期化期間、前記第１書込期間、及び、前記第２書込期間において、前記第１電源線及び前記第２電源線に前記第１電位を供給し、前記第１発光期間及び第２発光期間において、前記指定信号が前記第１発光素子の発光を指定する場合には、前記シフト信号及び前記シフト信号を反転した反転シフト信号の一方に基づいて前記第２電位を前記第１電源線に供給すると共に他方に基づいて前記第１電位を前記第２電源線に供給し、前記指定信号が前記第２発光素子の発光を指定する場合には、前記シフト信号及び前記反転シフト信号の他方に基づいて前記第１電位を前記第１電源線に供給すると共に一方に基づいて前記第２電位を前記第２電源線に供給し、前記データ線駆動回路は、前記初期化期間において、前記駆動トランジスタをオンさせる初期化信号を前記複数のデータ線に供給し、前記第１書込期間において前記第１発光素子の階調を示す第１画像信号を供給し、前記第２書込期間において前記第２発光素子の階調を示す第２画像信号を供給する、ことを特徴とする。
【０００９】
この発明によれば、第１書込期間において画素回路に供給された第１画像信号に規定された輝度により第１発光素子を発光させ、第２書込期間において画素回路に供給された第２画像信号に規定された輝度により第２発光素子を発光させるため、第１発光素子及び第２発光素子で異なる画像を表示することが可能である。よって、この電気光学装置によれば、２画面表示や３Ｄ表示が可能となる。
また、上述した電気光学装置は、第１書込期間及び第１発光期間の間、並びに第２書込期間及び第２発光期間の間において、駆動トランジスタの他方の電極が接続される第３電源線の電位が同一に保たれる。駆動トランジスタのゲートと第３電源線との間には寄生容量などが付随するため、仮に、書込期間と発光期間との切り替わり時点において、第３電源線の電位を変化させると、駆動トランジスタのゲート電位が第３電源線の電位変化に連動して変動してしまう。このため、第１画像信号及び第２画像信号は、ゲートの電位変化を見込んで設定する必要がある。
さらに、実際の回路では駆動トランジスタのソースとゲートとの間、駆動トランジスタのゲートと第１電源線や第２電源線との間に寄生容量が存在する。そして、上述した第３電源線の電位変動が発生すると、各種の寄生容量の間で電荷の移動が起こる。この電荷の移動量は寄生容量の容量値に依存する。寄生容量の容量値にはばらつきがある。このため、正確にゲートの電位変化を見込んで第１画像信号及び第２画像信号を設定することは困難である。よって、書込期間と発光期間との切り替わり時点において第３電源線の電位を変化させると、正確な輝度を表示することができない。
これに対して、上述した電気光学装置によれば、第１書込期間及び第１発光期間の間、並びに第２書込期間及び第２発光期間の間において、第３電源線の電位を同一に保つので、ゲートの電位変化を見込んで第１画像信号及び第２画像信号を設定する必要がなく、しかも正確に輝度を表示することができる。
また、上述した電気光学装置は、初期化期間において、第３電源電位を低電位に設定したうえで、駆動トランジスタをオンするため、第１画像信号及び第２画像信号を書き込む前に、第１発光素子Ｅ１及び第２発光素子Ｅ２の寄生容量中の電荷を放電することができる。これにより、第１発光素子Ｅ１及び第２発光素子Ｅ２を、第１画像信号及び第２画像信号で規定される輝度で正確に発光させることが可能となる利点を有する。
【００１１】
上述した電気光学装置は、１つの画素回路が２つの発光素子を備えるため、１つの画素回路が１つの発光素子のみを備える従来の画素回路に比べて、各発光素子に対するトランジスタの個数や、容量素子の個数を半分にすることができる。これにより、１つの画素回路に１つの発光素子を備える従来の表示装置に比べて、より高精細な表示が可能となる。
【００１３】
上述した電気光学装置は、複数の第１電源線、複数の第２電源線、及び複数の第３電源線に供給する電位を、電位制御回路の備える１つのシフトレジスタが出力するシフト信号に基づいて生成する。第１電源線及び第２電源線に供給する電位を第１の制御回路（シフトレジスタ）で制御し、第３電源線に供給する電位を第２の制御回路（シフトレジスタ）で制御する場合に比べて、駆動回路の構成を簡素化することでき、表示装置の小型化、軽量化が可能となる。
【００１４】
また、上述した電気光学装置において、前記第１回路は、イネーブル信号を用いて前記シフト信号のパルス幅を制限する論理回路を備え、前記論理回路の出力信号に基づいて、前記初期化期間において前記第３電源線に前記第２電位を供給し、前記初期化期間以外の期間に前記第３電源線に前記第１電位を供給することが好ましい。
【００１５】
上述した電気光学装置は、初期化期間以外の期間において、第３電源線の電位を第１電位に保つため、第１書込期間及び第１発光期間の間、並びに第２書込期間及び第２発光期間の間において、駆動トランジスタの他方の電極が接続される第３電源線の電位が変動しない。これにより、第１発光期間及び第２発光期間が開始されるタイミングにおいて画素回路内での不要な電荷の移動を防止し、駆動トランジスタのゲート電位の不要な変化も防止することができるため、第１画像信号及び第２画像信号の生成が容易となると共に、第１発光素子及び第２発光素子を第１画像信号及び第２画像信号で規定される輝度で正確に発光させることが可能となる。
【００１６】
また、上述した電気光学装置において、前記第２回路は、論理レベルが前記第１電位と前記第２電位とからなる前記シフト信号と、論理レベルが前記第１電位と前記第２電位とからなる前記反転シフト信号とが供給され、前記指定信号に基づいて、前記シフト信号と前記反転シフト信号とのうち一方を第１ノードに出力すると共に、他方を第２ノードに出力する第１選択回路と、前記反転シフト信号が供給され、前記シフト信号がアクティブな期間には、前記第１電位を前記第１電源線及び前記第２電源線に出力し、前記シフト信号が非アクティブな期間には、前記第１ノードの電位を前記第１電源線に出力すると共に前記第２ノードの電位を前記第２電源線に出力する第２選択回路とを備え、初段の電源供給回路には、前記指定信号が外部から供給され、次段以降の電源供給回路には、前段の電源供給回路における前記第１ノードの電位が前記指定信号として供給される、ことが好ましい。
【００１７】
上述した電気光学装置は、初段の電源供給回路のみ外部から指定信号が供給され、次段以降の電源供給回路には、前段の電源供給回路における第１ノードの電位が指定信号として供給される。そのため、電位制御回路の外部には、１つの指定信号を初段の電源供給回路に対して提供するための回路のみ備えればよく、複数の電源供給回路の全てに対して指定信号を順次シフトして提供するためのシフトレジスタ等を備える必要が無いため、電気光学装置の小型化、軽量化が可能となる。
【００１８】
また、上述した電気光学装置において、前記電源供給回路は、入力された前記指定信号を出力し、前記第２回路は、論理レベルが前記第１電位と前記第２電位とからなる前記シフト信号と、論理レベルが前記第１電位と前記第２電位とからなる前記反転シフト信号とが供給され、前記指定信号に基づいて、前記シフト信号と前記反転シフト信号とのうち一方を第１ノードに出力すると共に他方を第２ノードに出力する第１選択回路を備え、前段の前記電源供給回路から出力される前記指定信号を１水平走査期間だけ遅延させて後段の前記電源供給回路に供給する遅延回路とを備えることが好ましい。
この場合は、第２回路が第１選択回路のみを備え、第２選択回路を備えずに構成されるため、電源供給回路の構成を簡素化することが可能である。
【００１９】
また、上述した電気光学装置において、前記第１発光素子と前記第２発光素子との発光をフレームごとに交互に指定する前記指定信号を生成して前記電位制御回路に供給する制御回路を備えることが好ましい。
この場合、奇数フレームにおいて開始される第１発光期間に第１発光素子を発光させ、偶数フレームにおいて開始される第２発光期間に第２発光素子を発光させることができ、第１発光素子及び第２発光素子で異なる画像を表示する２画面表示や３Ｄ表示に適用することができる。
【００２０】
次に、上述した電気光学装置において、前記第１発光期間において前記第１発光素子を発光させ、前記第２発光期間において前記第２発光素子を発光させる第１モードと、前記第１発光期間及び前記第２発光期間において第１発光素子及び前記第２発光素子を同時に発光させる第２モードとを、選択的に動作させることが可能であり、前記複数の電源供給回路が出力する、前記第１電源線に供給すべき電位を第１電源線用電位、前記第２電源線に供給すべき電位を第２電源線用電位としたとき、前記電位制御回路は、前記第１モードまたは前記第２モードのうち一方を指定する切替信号が供給され、前記複数の電源供給回路の各々に対応して設けられ、前記切替信号に基づいて、前記第１電源線及び前記第２電源線に電位を供給する複数の切替回路を備え、前記複数の切替回路の各々は、前記切替信号が前記第１モードを指定する場合には、前記第１電源線用電位を前記第１電源線に供給すると共に、前記第２電源線用電位を前記第２電源線に供給し、前記切替信号が前記第２モードを指定する場合には、前記第１電源線及び前記第２電源線に前記第２電位を供給することが好ましい。
この場合、切替信号の指定により、２画面表示が可能な第１モードと、１画面表示を行う第２モードの切り替えが可能となる。
【００２１】
また、上述した電気光学装置において、前記第１発光素子は、前記ノードと電気的に接続する第１画素電極と、前記第１電源線と電気的に接続し前記第１画素電極に対向する第１対向電極と、前記第１画素電極及び前記第１対向電極の間に設けられた第１発光層とを備え、前記第２発光素子は、前記ノードと電気的に接続する第２画素電極と、前記第２電源線と電気的に接続し前記第２画素電極に対向する第２対向電極と、前記第２画素電極及び前記第２対向電極の間に設けられた第２発光層とを備え、前記第１画素電極及び前記第２画素電極は一体に形成された共通電極であることが好ましい。
この場合、第１対向電極及び第２対向電極を一体に形成するため、画素回路のさらなる簡素化、小型化が可能になり、高精細な表示が可能となる。
【００２２】
次に、本発明に係る電子機器は、上記のうちいずれかの電気光学装置を備えることを特徴とする。このような電子機器として、カーナビゲーション装置、及びＨＭＤなどの２画面表示装置や、パーソナルコンピュータ、及び携帯電話などの１画面表示装置が該当する。この電子機器によれば、２画面表示を行う場合にも、それぞれ異なる電気光学装置で表示するのではなく、１つの電気光学装置により表示するため、装置の小型化及び軽量化が可能になる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】画素回路の回路図である。
【図３】電位制御回路の構成を示すブロック図である。
【図４】電気光学装置の動作を示すタイミングチャートである。
【図５】画素回路の動作を示す図である。
【図６】画素回路の動作を示す図である。
【図７】電位制御回路の回路図である。
【図８】電位制御回路の動作を示す図である。
【図９】電位制御回路の動作を示す図である。
【図１０】電位制御回路の動作を示す図である。
【図１１】電気光学装置の発光パターンを示す図である。
【図１２】視差バリアまたはレンチキュラーレンズを適用した場合の電気光学装置の断面図である。
【図１３】第２実施形態に係る電位制御回路の構成を示すブロック図である。
【図１４】第２実施形態に係る電気光学装置の動作を示すタイミングチャートである。
【図１５】第２実施形態に係る電位制御回路の回路図である。
【図１６】第３実施形態に係る電位制御回路の構成を示すブロック図である。
【図１７】第３実施形態に係る電気光学装置の動作を示すタイミングチャートである。
【図１８】第３実施形態に係る電位制御回路の回路図である。
【図１９】第４実施形態に係る電位制御回路の構成を示すブロック図である。
【図２０】第４実施形態に係る２Ｄ３Ｄ切替回路の回路図である。
【図２１】ＨＭＤ（Head Mounted Display）の構成を示す平面図である。
【図２２】電子機器（パーソナルコンピュータ）の斜視図である。
【図２３】電子機器（携帯電話機）の斜視図である。
【発明を実施するための形態】
【００２４】
＜Ａ：第１実施形態＞
以下、添付の図面を参照しながら本発明に係る様々な実施の形態を説明する。図面においては、各部の寸法の比率は実際のものとは適宜に異ならせてある。
【００２５】
図１は、本発明の第１実施形態に係る表示装置１のブロック図である。表示装置１は、複数の画素回路２０が配列された表示領域１０と、複数の画素回路２０を駆動するための駆動回路５０と、駆動回路５０を制御するための制御回路９０とを備える。
駆動回路５０は、例えば複数の集積回路に分散して実装される。ただし、駆動回路５０の少なくとも一部は、画素回路２０と共に基板上に形成された薄膜トランジスタで構成され得る。
【００２６】
表示領域１０には、Ｘ方向に延在するＭ本の走査線１２、Ｍ本の第１電源線１６ａ、Ｍ本の第２電源線１６ｂ、及びＭ本の第３電源線１８と、Ｘ方向に交差するＹ方向に延在するＮ本のデータ線１４とが形成される（Ｍ、Ｎは１以上の自然数）。なお、Ｍ本の第１電源線１６ａ、Ｍ本の第２電源線１６ｂ、及びＭ本の第３電源線１８は、それぞれ、Ｍ本の走査線１２と１対１に対応するように形成される。複数の画素回路２０は、各走査線１２と各データ線１４との交差に対応して、縦Ｍ行×横Ｎ列の格子状に配列される。
【００２７】
駆動回路５０は、走査線駆動回路６０と、データ線駆動回路７０と、電位制御回路８０とを備える。
走査線駆動回路６０は、複数の画素回路２０を行単位で順次選択するための手段であり、複数の画素回路２０を行単位で順次選択するための選択信号Ｇ［ｉ］（ｉは１≦ｉ≦Ｍを満たす整数）を生成して、各走査線１２へ出力する。
データ線駆動回路７０は、ｊを１≦ｊ≦Ｎを満たす整数としたとき、ｊ列目のデータ線１４に、各画素回路２０の発光素子が発光すべき階調（以下、「指定階調」という）に応じたデータ電位（画像信号）ＶＤ［ｊ］を出力する。なお、ｊ列の画素回路２０は、第１行から第Ｍ行までのＭ個の回路がある。このため、以下の説明では、ｊ列目のデータ線１４に供給する電位はデータ電位ＶＤ［ｊ］と記載し、ｉ行ｊ列の画素回路２０に供給する電位はデータ電位ＶＤ［ｉ、ｊ］と記載する。また、ｉ行の画素回路２０に供給する電位ＶＤ［ｉ、１］〜ＶＤ［ｉ、Ｎ］は、便宜上、データ電位ＶＤ［ｉ］と記載する。
電位制御回路８０は、第１電源電位Ｖｃｔ１［ｉ］を生成して各第１電源線１６ａに出力すると共に、第２電源電位Ｖｃｔ２［ｉ］を生成して各第２電源線１６ｂに出力し、第３電源電位ＶＥＬ［ｉ］を生成して各第３電源線１８に出力する。
【００２８】
制御回路９０は、１垂直走査期間Ｆに相当する周期を有し各垂直走査期間Ｆの開始を規定するＹ入力パルスＰｙ、及び水平走査期間Ｈごとに反転するＹクロック信号Ｃｌｙを生成し、走査線駆動回路６０、データ線駆動回路７０、及び電位制御回路８０に対して出力する。また、制御回路９０は、Ｙクロック信号Ｃｌｙの周期の半分の長さに相当する周期を有するイネーブル信号Ｅｎｂ、及び、垂直走査期間Ｆごとに反転する指定信号Ｓｅｌ［１］生成し、電位制御回路８０に対して出力する。なお、各信号の詳細については、後述する。
【００２９】
図２は、画素回路２０の回路図である。図２においては、第ｉ行の第ｊ列に位置する画素回路２０が代表的に図示されている。画素回路２０は、選択トランジスタＴｒＡ、駆動トランジスタＴｒＢ、容量Ｃ１、第１発光素子Ｅ１、及び第２発光素子Ｅ２を備える。
選択トランジスタＴｒＡのゲートは、ｉ行目の走査線１２に接続される。選択トランジスタＴｒＡのソース及びドレインのうち一方はｊ列目のデータ線１４に接続され、他方はノードＮＡに接続される。第１実施形態において選択トランジスタＴｒＡはｎチャネルで構成される。ｉ行目の走査線１２に供給される選択信号Ｇ［ｉ］がハイレベルになると、選択トランジスタＴｒＡはオンとなり、データ線１４及びノードＮＡが電気的に接続される。一方、選択信号Ｇ[ｉ]がローレベルになると、選択トランジスタＴｒＡはオフとなり、データ線１４とノードＮＡとは非導通となる。
容量Ｃ１の一方の電極はノードＮＡに電気的に接続され、他方の電極は第３電源線１８に電気的に接続される。
【００３０】
第１実施形態においては、第１発光素子Ｅ１及び第２発光素子Ｅ２として、陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層を介在させた有機ＥＬ素子を採用する。なお、第１発光素子Ｅ１及び第２発光素子Ｅ２を、発光ダイオードにより構成することも可能である。第１発光素子Ｅ１及び第２発光素子Ｅ２は、陽極と陰極との間に発光閾値電圧Ｖｔｈ以上の電圧が印加されると、発光層には陽極から陰極へと向かう方向に電流が流れる。発光層はこの電流の大きさに応じた輝度で発光する。
第１発光素子Ｅ１は、ノードＮＢに電気的に接続される共通電極２２を陽極とし、第１電源線１６ａに電気的に接続される第１対向電極２４ａを陰極として構成される。第２発光素子Ｅ２は、共通電極２２を陽極とし、第２電源線１６ｂに電気的に接続される第２対向電極２４ｂを陰極として構成される。共通電極２２は、第１発光素子Ｅ１及び第２発光素子Ｅ２の共通の陽極として機能する。第１対向電極２４ａは、第１電源線１６ａを介して電位制御回路８０に電気的に接続される。同様に、第２対向電極２４ｂは、第２電源線１６ｂを介して電位制御回路８０に電気的に接続される。
【００３１】
なお、第１実施形態においては、共通電極２２を陽極とし、第１対向電極２４ａ及び第２対向電極２４ｂを陰極としているが、本発明はこのような形態に限定されず、共通電極２２を陰極とし、第１対向電極２４ａ及び第２対向電極２４ｂを陽極として構成しても良い。
また、第１実施形態においては、共通電極２２を、第１発光素子Ｅ１及び第２発光素子Ｅ２に共通する陽極として形成しているが、本発明はこのような形態に限定されず、第１発光素子Ｅ１の陽極と、第２発光素子の陽極とを区分けして個別に形成しても良い。
【００３２】
駆動トランジスタＴｒＢのゲートは、ノードＮＡと電気的に接続される。駆動トランジスタＴｒＢのソース及びドレインのうち一方はノードＮＢに電気的に接続され、他方は第３電源線１８に電気的に接続される。
なお、第１実施形態においては、第１発光素子Ｅ１及び第２発光素子Ｅ２に対する電流供給手段として駆動トランジスタＴｒＢを使用しているが、これは電流供給手段の一例に過ぎない。
【００３３】
図３は、電位制御回路８０の構成を示すブロック図である。
電位制御回路８０は、各画素回路２０に対して第１電源電位Ｖｃｔ１［ｉ］、第２電源電位Ｖｃｔ２［ｉ］、及び第３電源電位ＶＥＬ［ｉ］を供給するＭ個の電源供給回路Ｕ［ｉ］（ｉは１≦ｉ≦Ｍを満たす整数とする）と、これらの電源供給回路Ｕ［ｉ］に対してシフト信号Ｓ［ｉ］を供給するＹシフトレジスタ８１と、を備える。
Ｙシフトレジスタ８１には、制御回路９０より、Ｙ入力パルスＰｙ及びＹクロック信号Ｃｌｙが供給され、これらの信号に基づいてシフト信号Ｓ［１］〜Ｓ［Ｍ］が生成される。
Ｍ個の電源供給回路Ｕ［１］〜Ｕ［Ｍ］には、図示せぬ電源供給部より、第１電位ＶＨ、第２電位ＶＬ、第３電位ＶＨＨ、及び第４電位ＶＳＳが供給され、制御回路９０より、イネーブル信号Ｅｎｂが供給される。
【００３４】
ここで、第１電位ＶＨ及び第２電位ＶＬの間、第３電位ＶＨＨ及び第４電位ＶＳＳの間には、以下の（１）式及び（２）式に示される関係が成立する。
ＶＨ＞ＶＬ  ……  （１）
ＶＨＨ＞ＶＳＳ  ……  （２）
また、第１電位ＶＨ及び第２電位ＶＬと、第１発光素子Ｅ１及び第２発光素子Ｅ２の発光閾値電圧Ｖｔｈとの間に以下の（３）式に示される関係を有する。
ＶＨ−ＶＬ＞Ｖｔｈ  ……  （３）
なお、第１実施形態においては、第１電位ＶＨ及び第３電位ＶＨＨの間、及び第２電位ＶＬ及び第４電位ＶＳＳの間には、以下の（４）式及び（５）式に示される関係を有する。
ＶＨＨ＞ＶＨ  ……  （４）
ＶＬ＞ＶＳＳ  ……  （５）
但し、本発明は上記（４）及び（５）式に示された関係に限定するものではなく、第１電位ＶＨ及び第３電位ＶＨＨの間、第２電位ＶＬ及び第４電位ＶＳＳの間が、以下の（６）式及び（７）式に示される関係を有しても良い。
ＶＨ≧ＶＨＨ  ……  （６）
ＶＳＳ≧ＶＬ  ……  （７）
【００３５】
第１行目の電源供給回路Ｕ［１］には、制御回路９０より、指定信号Ｓｅｌ［１］が供給される。電源供給回路Ｕ［１］は、指定信号Ｓｅｌ［２］を生成し、隣接する電源供給回路Ｕ［２］に対して出力する。
同様に、ｋを１≦ｋ≦Ｍ−１を満たす整数としたとき、第ｋ行目の電源供給回路Ｕ［ｋ］は、指定信号Ｓｅｌ［ｋ＋１］を生成し、第ｋ＋１行目の電源供給回路Ｕ［ｋ＋１］に出力する。
第ｉ行目（ｉは１≦ｉ≦Ｍを満たす整数とする）の電源供給回路Ｕ［ｉ］は、第１電源電位Ｖｃｔ１［ｉ］、第２電源電位Ｖｃｔ２［ｉ］、及び第３電源電位ＶＥＬ［ｉ］を生成し、それぞれ、第ｉ行目の第１電源線１６ａ、第２電源線１６ｂ、及び第３電源線１８に対して出力する。
【００３６】
図４は、第１実施形態に係る表示装置１の動作を示したタイミングチャートである。この表示装置１において、１画面の画像を形成するのに必要な時間が垂直走査期間Ｆであり、垂直走査期間Ｆは、交互に繰り返される奇数フレームＦａ及び偶数フレームＦｂを総称している。
Ｙ入力パルスＰｙは、各垂直走査期間Ｆ、すなわち、奇数フレームＦａ及び偶数フレームＦｂの開始を規定するパルス信号であり、各垂直走査期間Ｆが開始されるタイミングでハイレベルに立ち上がる。Ｙ入力パルスＰｙのパルス幅、すなわち、Ｙ入力パルスＰｙがハイレベルである期間は、１水平走査期間Ｈに相当する。Ｙクロック信号Ｃｌｙは、２水平走査期間に相当する周期を有し、各水平走査期間Ｈが開始されるタイミングで、ハイレベルまたはローレベルのうち一方から他方へと切り替わる。イネーブル信号Ｅｎｂは、Ｙクロック信号Ｃｌｙの半分の長さの周期を有し、各水平走査期間Ｈが開始されるタイミングでハイレベルに立ち上がる。
【００３７】
走査線駆動回路６０で生成される選択信号Ｇ［ｉ］は、１垂直走査期間Ｆの周期でハイレベルに立ち上がるパルス信号であり、そのパルス幅、つまり選択信号Ｇ［ｉ］がハイレベルである期間は、１水平走査期間Ｈに相当する。選択信号Ｇ［１］は、奇数フレームＦａ及び偶数フレームＦｂが開始されるタイミングでハイレベルに立ち上がる。また、選択信号Ｇ［２］〜選択信号Ｇ［Ｍ］は、それぞれ１水平走査期間Ｈずつ遅れて、順次ハイレベルに立ち上がる。これらの選択信号Ｇ［１］〜Ｇ［Ｍ］により、Ｍ本の走査線１２は、１水平走査期間Ｈごとに順次排他的に選択される。
【００３８】
電位制御回路８０で生成されるシフト信号Ｓ［ｉ］は、選択信号Ｇ［ｉ］と同一の波形を有する。シフト信号Ｓ［ｉ］は、選択信号Ｇ［ｉ］がハイレベルである期間において、ハイレベルに設定され、選択信号Ｇ［ｉ］がローレベルの期間において、ローレベルに設定される。シフト信号Ｓ［ｉ］は、シフト信号Ｓ［ｉ−１］より１水平走査期間Ｈに相当する期間だけ遅れてハイレベルに立ち上がる。つまり、シフト信号Ｓ［１］〜Ｓ［Ｍ］は、１水平走査期間Ｈずつ遅れて、順次排他的にハイレベルに立ち上がる。このシフト信号Ｓ［１］〜Ｓ［Ｍ］は、それぞれ電源供給回路Ｕ［１］〜Ｕ［Ｍ］に供給される。なお、シフト信号Ｓ［ｉ］は、ハイレベルとなる期間において、例えば、第３電位ＶＨＨに設定し、ローレベルとなる期間において第４電位ＶＳＳに設定しても良いし、ハイレベルとなる期間において第１電位ＶＨに設定し、ローレベルとなる期間において第２電位ＶＬに設定しても良い。
また、本実施形態では、走査線駆動回路６０で選択信号Ｇ［ｉ］を生成し、電位制御回路８０のシフトレジスタ８１でシフト信号Ｓ［ｉ］を生成しているが、本発明はこのような形態に限定するものではない。例えば、選択信号Ｇ［ｉ］及びシフト信号Ｓ［ｉ］の双方を電位制御回路８０で生成することも可能であるし、双方を走査線駆動回路６０で生成しても良い。
【００３９】
指定信号Ｓｅｌ［ｉ］は、２垂直走査期間Ｆに相当する周期を有する。指定信号Ｓｅｌ［ｉ］は、偶数フレームＦｂにおいてシフト信号Ｓ［ｉ］がハイレベルに立ち上がるタイミングより１垂直走査期間Ｆに相当する期間、ハイレベル（例えば、第１電位ＶＨ）に設定される。また、奇数フレームＦａにおいてシフト信号Ｓ［ｉ］がハイレベルに立ち上がるタイミングより１垂直走査期間Ｆの間、ローレベル（例えば、第２電位ＶＬ）に設定される。すなわち、指定信号Ｓｅｌ［ｉ］は、１垂直走査期間Ｆごとに、ハイレベル及びローレベルに交互に設定される。
【００４０】
第１電源電位Ｖｃｔ１［ｉ］の波形は、２垂直走査期間Ｆに相当する周期を有する。
第１電源電位Ｖｃｔ１［ｉ］は、偶数フレームＦｂにおいてシフト信号Ｓ［ｉ］がハイレベルに立ち上がるタイミングから、当該偶数フレームＦｂの終了直後に開始される奇数フレームＦａにおいてシフト信号Ｓ［ｉ］がローレベルに立ち下がるタイミングまでの期間（すなわち、１垂直走査期間Ｆよりも１水平走査期間Ｈだけ長い期間）において、第１電位ＶＨに設定され、それ以外の期間は第２電位ＶＬに設定される。
【００４１】
第２電源電位Ｖｃｔ２［ｉ］の波形は、２垂直走査期間Ｆに相当する周期を有し、第１電源電位Ｖｃｔ１［ｉ］の波形を１垂直走査期間Ｆだけ遅延させたものとなる。
第２電源電位Ｖｃｔ２［ｉ］は、奇数フレームＦａにおいてシフト信号Ｓ［ｉ］がハイレベルに立ち上がるタイミングから、当該奇数フレームＦａの終了直後に開始される偶数フレームＦｂにおいてシフト信号Ｓ［ｉ］がローレベルに立ち下がるタイミングまでの期間（すなわち、１垂直走査期間Ｆよりも１水平走査期間Ｈだけ長い期間）において、第１電位ＶＨに設定され、それ以外の期間は第２電位ＶＬに設定される。
【００４２】
第３電源電位ＶＥＬ［ｉ］の波形は、１垂直走査期間に相当する周期を有する。第３電源電位ＶＥＬ［ｉ］は、シフト信号Ｓ［ｉ］がハイレベルに立ち上がるタイミングから、シフト信号Ｓ［ｉ］がハイレベルに立ち上がった後にイネーブル信号Ｅｎｂが最初にローレベルに立ち下がるまでの期間（すなわち、１水平走査期間Ｈの半分に相当する期間）、第２電位ＶＬに設定され、それ以外の期間は第１電位ＶＨに設定される。
【００４３】
なお、図４に示す通り、奇数フレームＦａにおいて、選択信号Ｇ［ｉ］がハイレベルに立ち上がってから、イネーブル信号Ｅｎｂが最初にローレベルに立ち下がるまでの、１水平走査期間Ｈの半分に相当する期間を、第１初期化期間ＴＩ１と定義する。また、第１初期化期間ＴＩ１の終了直後から、選択信号Ｇ［ｉ］が最初にローレベルに立ち下がるまでの、１水平走査期間Ｈの半分に相当する期間を、第１書込期間ＴＷ１と定義する。そして、第１書込期間ＴＷ１の終了直後から、選択信号Ｇ［ｉ］が最初にハイレベルに立ち上がるまでの、１垂直走査期間Ｆよりも１水平走査期間Ｈだけ短い期間を、第１発光期間ＴＬ１と定義する。
同様に、偶数フレームＦｂにおいて、選択信号Ｇ［ｉ］がハイレベルに立ち上がってから、１水平走査期間の半分に相当する期間を、第２初期化期間ＴＩ２と定義し、第２初期化期間ＴＩ２の終了直後から、選択信号Ｇ［ｉ］が最初にローレベルに立ち下がるまでの、１水平走査期間の半分に相当する期間を、第２書込期間ＴＷ２と定義し、第２書込期間ＴＷ２の終了直後から、選択信号Ｇ［ｉ］が最初にハイレベルに立ち上がるまでの期間を第２発光期間ＴＬ２と定義する。
【００４４】
選択信号Ｇ［ｉ］がハイレベルである期間においては、前述の通り選択トランジスタＴｒＡがオンとなるので、データ線駆動回路７０からデータ線１４を介して、第ｉ行に属するＮ個の画素回路２０に対して、各種信号が供給される。
具体的には、選択信号Ｇ［ｉ］がハイレベルである期間のうち、第１初期化期間ＴＩ１及び第２初期化期間ＴＩ２においては、第ｉ行に属するＮ個の画素回路２０に対して、初期化データ電位Ｖｉｎｉｔが供給される。
また、選択信号Ｇ［ｉ］がハイレベルである期間のうち、第１書込期間ＴＷ１及び第２書込期間ＴＷ２においては、第ｉ行に属するＮ個の画素回路２０に対して、各画素回路２０の階調を規定するデータ電位ＶＤ［ｉ、１］〜ＶＤ［ｉ、Ｎ］が供給される。
なお、第１実施形態では、データ電位ＶＤ［ｉ、ｊ］は、画素回路２０の第１発光素子Ｅ１の階調を規定する第１データ電位（第１画像信号）ＶＤ１［ｉ、ｊ］、及び第２発光素子Ｅ２の階調を規定する第２データ電位（第２画像信号）ＶＤ２［ｉ、ｊ］より構成される。そして、第１書込期間ＴＷ１において、第１データ電位ＶＤ１［ｉ，ｊ］が供給され、第２書込期間ＴＷ２において、第２データ電位ＶＤ２［ｉ，ｊ］が供給される。
【００４５】
図５及び図６を参照して、画素回路２０の動作を説明する。なお、図５及び図６には、第ｉ行第ｊ列の画素回路２０が代表的に図示されている。
図５（ａ）は、第１初期化期間ＴＩ１における、画素回路２０の動作を示す図である。
第１初期化期間ＴＩ１においては、選択信号Ｇ［ｉ］がハイレベルであるため、選択トランジスタＴｒＡはオンとなり、データ線１４とノードＮＡとが電気的に接続される。データ線１４からは、初期化データ電位Ｖｉｎｉｔが、ノードＮＡを介して、容量Ｃ１及び駆動トランジスタＴｒＢのゲートに対して供給される。容量Ｃ１には、初期化データ電位Ｖｉｎｉｔに対応する電荷Ｑ０が蓄積される。また、第１初期化期間ＴＩ１では、第１電源電位Ｖｃｔ１［ｉ］及び第２電源電位Ｖｃｔ２［ｉ］が第１電位ＶＨに設定され、第３電源電位ＶＥＬ［ｉ］が第２電位ＶＬに設定される。
駆動トランジスタＴｒＢは、ゲートに設定された初期化データ電位Ｖｉｎｉｔによりオンし、第３電源線１８及びノードＮＢが電気的に接続される。第３電源線１８が第１電源線１６ａ及び第２電源線１６ｂよりも低電位であるため、駆動トランジスタＴｒＢは、第３電源線１８に接続する側がソースとなり、ノードＮＢに接続する側がドレインとなる。これにより、第１発光素子Ｅ１及び第２発光素子Ｅ２の寄生容量中の電荷が、駆動トランジスタＴｒＢを介して、第３電源線１８へと放電される。
なお、第１発光素子Ｅ１及び第２発光素子Ｅ２には、第１対向電極２４ａまたは第２対向電極２４ｂから、共通電極２２に向けた電流は流れないため、第１発光素子Ｅ１及び第２発光素子Ｅ２は発光しない。
【００４６】
図５（ｂ）は、図５（ａ）の期間に後続する、第１書込期間ＴＷ１における、画素回路２０の動作を示す図である。
第１書込期間ＴＷ１においては、選択信号Ｇ［ｉ］がハイレベルであるため、選択トランジスタＴｒＡはオンとなり、データ線１４とノードＮＡとが電気的に接続される。データ線１４からは、第１データ電位ＶＤ１［ｉ，ｊ］が、ノードＮＡを介して、容量Ｃ１及び駆動トランジスタＴｒＢのゲートに対して供給される。容量Ｃ１には、第１データ電位ＶＤ１［ｉ，ｊ］に対応する電荷Ｑ１が蓄積される。また、第１書込期間ＴＷ１においては、第１電源電位Ｖｃｔ１［ｉ］、第２電源電位Ｖｃｔ２［ｉ］、及び第３電源電位ＶＥＬ［ｉ］が、全て第１電位ＶＨに設定される。そのため、第１発光素子Ｅ１及び第２発光素子Ｅ２の両極間に印加される電圧が、発光閾値電圧Ｖｔｈを超えることは無く、これらの発光素子は発光しない。
【００４７】
図５（ｃ）は、図５（ｂ）の期間に後続する、第１発光期間ＴＬ１における、画素回路２０の動作を示す図である。
第１発光期間ＴＬ１において、第２電源電位Ｖｃｔ２［ｉ］、及び第３電源電位ＶＥＬ［ｉ］が、第１電位ＶＨに設定され、第１電源電位Ｖｃｔ１［ｉ］が、第２電位ＶＬに設定される。式（３）より、第１発光素子Ｅ１の両極間の電圧は、発光閾値電圧Ｖｔｈ以上となり、第２発光素子Ｅ２の両極間の電圧は、発光閾値電圧Ｖｔｈ未満となる。一方、第１発光期間ＴＬ１においては、選択信号Ｇ［ｉ］がローレベルであるため、選択トランジスタＴｒＡはオフとなり、データ線１４とノードＮＡとが非導通となる。しかし、容量Ｃ１には、第１データ電位ＶＤ１［ｉ，ｊ］に対応する電荷Ｑ１が保持されている。こにより、駆動トランジスタＴｒＢは、第１データ電位ＶＤ１［ｉ，ｊ］に応じた電流Ｉ１［ｉ，ｊ］を出力する。第１発光期間ＴＬ１においては、駆動トランジスタＴｒＢのソースとドレインが、第１初期化期間ＴＩ１とは逆向きとなる。すなわち、駆動トランジスタＴｒＢのノードＮＢに接続する側がソースとなり、第３電源線１８に接続する側がドレインとなる。従って、第１発光素子Ｅ１は、第１データ電位ＶＤ１［ｉ，ｊ］に基づく大きさの電流Ｉ１により、第１データ電位ＶＤ１［ｉ，ｊ］により規定される輝度で発光するが、第２発光素子Ｅ２は発光しない。
なお、第１実施形態においては、第３電源電位ＶＥＬ［ｉ］の電位を、第１初期化期間ＴＩ１から第１書込期間ＴＷ１に変化するタイミングで、第２電位ＶＬから第１電位ＶＨへと立ちあげている。これにより、第１データ電位ＶＤ１［ｉ，ｊ］を書き込む第１書込期間ＴＷ１と、第１データ電位ＶＤ１［ｉ，ｊ］に規定される輝度で第１発光素子が発光する第１発光期間ＴＬ１との間で、第３電源線１８の電位は第１電位ＶＨに一定に保たれる。
仮に、第１書込期間ＴＷ１と第１発光期間ＴＬ１との切り替わりの時点で、第３電源線１８の電位を変化させると、これに連動してノードＮＡの電位も変化する。このため、第１データ電位ＶＤ１［ｉ，ｊ］は、ノードＮＡの電位変化を見込んだ値に設定する必要がある。しかし、第３電源線１８の電位が変化すると、容量Ｃ１や駆動トランジスタＴｒＢのソース及びゲート間等に存在する寄生容量の間で、電荷の移動が発生するため、第１データ電位ＶＤ１［ｉ，ｊ］は、これらの電荷の移動についても見込んだ値を設定する必要がある。しかし、寄生容量の容量値にはばらつきがあるため、ノードＮＡの電位変化を見込んで第１データ電位ＶＤ１［ｉ，ｊ］を設定することは困難である。
これに対して、第１実施形態のように、第１書込期間ＴＷ１と第１発光期間ＴＬ１との切り替わりの時点で、第３電源線１８の電位を第１電位ＶＨに一定に保つ場合、上述したようなノードＮＡの電位変化を見込んでデータ電位ＶＤ［ｉ，ｊ］を設定する必要は無く、データ電位ＶＤ［ｉ，ｊ］の生成が容易になると共に、第１発光素子Ｅ１を、第１データ電位ＶＤ１［ｉ，ｊ］で規定される輝度で正確に発光させることが可能になる。
【００４８】
図６（ａ）〜（ｃ）は、第２初期化期間ＴＩ２、第２書込期間ＴＷ２、及び第２発光素子Ｅ２における、画素回路２０の動作を示す図である。
図６（ａ）に示す通り、第２初期化期間ＴＩ２において、第１発光素子Ｅ１及び第２発光素子Ｅ２の寄生容量中の電荷が第３電源線１８へと放電される。また、図６（ｂ）に示す通り、第２書込期間ＴＷ２において、容量Ｃ１には、第２データ電位ＶＤ２［ｉ，ｊ］に対応する電荷Ｑ２が蓄積される。そして、第２発光期間ＴＬ２において、第２発光素子Ｅ２が、第２データ電位ＶＤ２［ｉ，ｊ］に基づく大きさの電流Ｉ２［ｉ，ｊ］により、第２データ電位ＶＤ２［ｉ，ｊ］により規定される輝度で発光するが、第１発光素子Ｅ１は発光しない。
【００４９】
図７は、電源供給回路Ｕ［ｉ］の回路図である。なお、図７においては、第ｉ行目の電源供給回路Ｕ［ｉ］のみ、代表的に図示している。
図７に示す通り、電源供給回路Ｕ［ｉ］は、第３電源電位ＶＥＬ［ｉ］を出力する第１回路８２と、第１電源電位Ｖｃｔ１［ｉ］、第２電源電位Ｖｃｔ２［ｉ］、及び指定信号Ｓｅｌ［ｉ＋１］を出力する第２回路８３を備える。第１回路８２は、論理ゲートＧ１、インバータＩＮＶ１、及びインバータＩＮＶ２を備える。第２回路８３は、インバータＩＮＶ３〜ＩＮＶ６、トランジスタＴｒ１〜Ｔｒ４を備える第１選択回路８３１、及びトランジスタＴｒ５〜Ｔｒ８を備える第２選択回路８３２を備える。
論理ゲートＧ１、及びインバータＩＮＶ１〜ＩＮＶ６には、入力信号の他に、高電位側の電源電位（第１電位ＶＨまたは第３電位ＶＨＨ）、及び低電位側の電源電位（第２電位ＶＬまたは第４電位ＶＳＳ）が、それぞれ供給される。論理ゲートＧ１は、ＮＡＮＤ回路で構成され、２つの入力端子の双方にハイレベルの信号が入力された場合は、低電位側の電源電位を出力し、２つの入力端子の一方または双方にローレベルの信号が入力された場合は、高電位側の電源電位を出力する。インバータＩＮＶ１〜ＩＮＶ６は、入力信号として基準電位よりも高電位の入力、例えば、第１電位ＶＨまたは第３電位ＶＨＨが入力された場合は、低電位側の電源電位を出力し、基準電位よりも低電位の入力、例えば、第２電位ＶＬまたは第４電位ＶＳＳが入力された場合は、高電位側の電源電位を出力する。
【００５０】
第１回路８２は、論理ゲートＧ１、インバータＩＮＶ１、及びインバータＩＮＶ２が直列に接続されて構成される。論理ゲートＧ１の入力端子のうち一方にはイネーブル信号Ｅｎｂが供給され、他方はノードＮ０と電気的に接続される。インバータＩＮＶ３の出力端子は、第３電源線１８と電気的に接続される。インバータＩＮＶ３から出力される電位は、第３電源電位ＶＥＬ［ｉ］として第３電源線１８に供給される。
なお、ノードＮ０には、シフトレジスタ８１よりシフト信号Ｓ［ｉ］が供給される。
【００５１】
第２回路８３は、インバータＩＮＶ３〜ＩＮＶ６、第１選択回路８３１、及び第２選択回路８３２を備える。
インバータＩＮＶ３の入力端子はノードＮ０と電気的に接続され、出力端子は第１入力ノードＮ１ａと電気的に接続される。インバータＩＮＶ４及びＩＮＶ５は直列に接続され、インバータＩＮＶ４の入力端子はノードＮ０と電気的に接続され、インバータＩＮＶ５出力端子は第２入力ノードＮ２ａと電気的に接続される。インバータＩＮＶ６の入力端子はノードＮ０と電気的に接続され、出力端子はノードＮ３と電気的に接続される。
インバータＩＮＶ３及びＩＮＶ６は、第１入力ノードＮ１ａ及びノードＮ３に対して、シフト信号Ｓ［ｉ］を反転させた反転シフト信号Ｓｉｎｖ［ｉ］に対応する電位を出力する。つまり、インバータＩＮＶ３及びＩＮＶ６は、シフト信号Ｓ［ｉ］がハイレベルの場合、低電位側の電源電位（すなわち、第２電位ＶＬまたは第４電位ＶＳＳ）を出力し、シフト信号Ｓ［ｉ］がローレベルの場合、高電位側の電源電位（すなわち、第１電位ＶＨまたは第３電位ＶＨＨ）を出力する。一方、インバータＩＮＶ５は、第２入力ノードＮ２ａに対して、シフト信号Ｓ［ｉ］に対応する電位を出力する。つまり、インバータＩＮＶ５は、シフト信号Ｓ［ｉ］がハイレベルの場合、高電位側の電源電位を出力し、シフト信号Ｓ［ｉ］がローレベルの場合、低電位側の電源電位を出力する。
【００５２】
第１選択回路８３１は、第１入力ノードＮ１ａ及び第２入力ノードＮ２ａの各々を、第１中間ノードＮ１ｂ及び第２中間ノードＮ２ｂの何れに接続するかを選択する選択回路として機能する。第１選択回路８３１は、ｎチャネル型トランジスタＴｒ１及びＴｒ３と、ｐチャネル型トランジスタＴｒ２及びＴｒ４を備える。トランジスタＴｒ１乃至Ｔｒ４のゲートには、指定信号Ｓｅｌ［ｉ］が入力される。
指定信号Ｓｅｌ［ｉ］がハイレベル（第１電位ＶＨ）のときトランジスタＴｒ１及びＴｒ３がオンとなり、トランジスタＴｒ２及びＴｒ４がオフとなる一方、指定信号Ｓｅｌ［ｉ］がローレベル（第２電位ＶＬ）のときトランジスタＴｒ２及びＴｒ４がオンとなり、トランジスタＴｒ１及びＴｒ３がオフとなる。これにより、指定信号Ｓｅｌ［ｉ］がハイレベルの場合、第１入力ノードＮ１ａと第１中間ノードＮ１ｂとが電気的に接続され、且つ第２入力ノードＮ２ａと第２中間ノードＮ２ｂとが電気的に接続される。一方、指定信号Ｓｅｌ［ｉ］がローレベルの場合、第１入力ノードＮ１ａと第２中間ノードＮ２ｂとが電気的に接続され、且つ第２入力ノードＮ２ａと第１中間ノードＮ１ｂとが電気的に接続される。
なお、第１中間ノードＮ１ｂは、電源供給回路Ｕ［ｉ］に隣接する電源供給回路Ｕ［ｉ＋１］と電気的に接続し、第１中間ノードＮ１ｂに出力される電位が、指定信号Ｓｅｌ［ｉ＋１］として電源供給回路Ｕ［ｉ＋１］に供給される。
【００５３】
第２選択回路８３２は、第１出力ノードＮ１ｃを、第１中間ノードＮ１ｂ及びノードＮ４の何れに接続するかを選択すると共に、第２出力ノードＮ２ｃを、第２中間ノードＮ２ｂ及びノードＮ４の何れに接続するかを選択する、選択回路として機能する。なお、ノードＮ４には第１電位ＶＨが定常的に供給される。第２選択回路８３２は、ｎチャネル型トランジスタＴｒ５及びＴｒ６と、ｐチャネル型トランジスタＴｒ７及びＴｒ８を備える。トランジスタＴｒ５乃至Ｔｒ８のゲートは、ノードＮ３と電気的に接続される。
ノードＮ３の電位がハイレベル（第３電位ＶＨＨ）の場合、トランジスタＴｒ５及びＴｒ６がオンとなり、トランジスタＴｒ７及びＴｒ８がオフとなる一方、ノードＮ３の電位がローレベル（第４電位ＶＳＳ）の場合、トランジスタＴｒ７及びＴｒ８がオンとなり、トランジスタＴｒ５及びＴｒ６がオフとなる。これにより、ノードＮ３の電位がハイレベルの場合、第１出力ノードＮ１ｃ及び第１中間ノードＮ１ｂが電気的に接続し、且つ第２出力ノードＮ２ｃ及び第２中間ノードＮ２ｂが電気的に接続する。一方、ノードＮ３の電位がローレベルの場合、第１出力ノードＮ１ｃ及びノードＮ４が電気的に接続し、且つ第２出力ノードＮ２ｃ及びノードＮ４が電気的に接続する。
なお、第１出力ノードＮ１ｃは第１電源線１６ａに電気的に接続され、第２出力ノードＮ２ｃは第２電源線１６ｂに電気的に接続される。すなわち、第１出力ノードＮ１ｃに出力される電位が、第１電源電位Ｖｃｔ１［ｉ］として第１電源線１６ａに供給され、第２出力ノードＮ２ｃに出力される電位が、第２電源電位Ｖｃｔ２［ｉ］として第２電源線１６ｂに供給される。
【００５４】
図８乃至図１０を参照して、電源供給回路Ｕ［ｉ］の動作を説明する。
図８は、第１初期化期間ＴＩ１における電源供給回路Ｕ［ｉ］の動作を示す図である。まず、第１初期化期間ＴＩ１における、第１回路８２の動作について説明する。
第１初期化期間ＴＩ１においては、シフト信号Ｓ［ｉ］がハイレベルに設定される。また、イネーブル信号Ｅｎｂもハイレベルに設定される。論理ゲートＧ１の２つの入力端子には、共にハイレベルの信号が供給されるため、論理ゲートＧ１はこれらの論理積を反転させ、低電位側の電源電位（第４電位ＶＳＳ）をインバータＩＮＶ１に出力する。そして、インバータＩＮＶ１は高電位側の電源電位（第３電位ＶＨＨ）をインバータＩＮＶ２に出力し、インバータＩＮＶ２は低電位側の電源電位（第２電位ＶＬ）を出力する。このように、第１初期化期間ＴＩ１において、第１回路８２は、第３電源電位ＶＥＬ［ｉ］として第２電位ＶＬを第３電源線１８に出力する。
【００５５】
次に、第１初期化期間ＴＩ１における、第２回路８３の動作について説明する。
前述の通り、インバータＩＮＶ３は反転シフト信号Ｓｉｎｖ［ｉ］に対応する電位を出力するため、シフト信号Ｓ［ｉ］がハイレベルに設定される第１初期化期間ＴＩ１において、第１入力ノードＮ１ａは、第２電位ＶＬに設定される。また、インバータＩＮＶ５はシフト信号Ｓ［ｉ］に対応する電位を出力するため、第２入力ノードＮ２ａは、第１電位ＶＨに設定される。
第１初期化期間ＴＩ１において、第１選択回路８３１に供給される指定信号Ｓｅｌ［ｉ］はローレベルに設定されているため、トランジスタＴｒ２及びＴｒ４はオンし、トランジスタＴｒ１及びＴｒ３はオフする。すなわち、第１選択回路８３１は、第１中間ノードＮ１ｂを第２入力ノードＮ２ａと電気的に接続し、第２中間ノードＮ２ｂを第１入力ノードＮ１ａと電気的に接続する。
このように、第１初期化期間ＴＩ１において、第１選択回路８３１は、第１中間ノードＮ１ｂの電位である第１電位ＶＨを、指定信号Ｓｅｌ［ｉ＋１］として、電源供給回路Ｕ［ｉ＋１］に出力する。
【００５６】
インバータＩＮＶ６は反転シフト信号Ｓｉｎｖ［ｉ］に対応する電位を出力するため、シフト信号Ｓ［ｉ］がハイレベルに設定される第１初期化期間ＴＩ１において、ノードＮ３は、第４電位ＶＳＳに設定される。これにより、トランジスタＴｒ７及びＴｒ８はオンし、トランジスタＴｒ５及びＴｒ６はオフする。すなわち、第２選択回路８３２は、第１出力ノードＮ１ｃをノードＮ４に接続すると共に、第２出力ノードＮ２ｃをノードＮ４に接続する。ノードＮ４は第１電位ＶＨに設定されているため、第１出力ノードＮ１ｃ及び第２出力ノードＮ２ｃは、共に第１電位ＶＨに設定される。従って、第１初期化期間ＴＩ１において、第２選択回路８３２は、第１出力ノードＮ１ｃの電位である第１電位ＶＨを、第１電源電位Ｖｃｔ１［ｉ］として第１電源線１６ａに出力すると共に、第２出力ノードＮ２ｃの電位である第１電位ＶＨを、第２電源電位Ｖｃｔ２［ｉ］として第２電源線１６ｂに出力する。
【００５７】
図９は、第１書込期間ＴＷ１における電源供給回路Ｕ［ｉ］の動作を示す図である。第１書込期間ＴＷ１においては、シフト信号Ｓ［ｉ］がハイレベルに設定され、イネーブル信号Ｅｎｂはローレベルに設定され、指定信号Ｓｅｌ［ｉ］はローレベルに設定される。この場合、図９に示す通り、第１電源電位Ｖｃｔ１［ｉ］、第２電源電位Ｖｃｔ２［ｉ］、第３電源電位ＶＥＬ［ｉ］、及び指定信号Ｓｅｌ［ｉ＋１］は、第１電位ＶＨに設定される。
【００５８】
図１０は、第１発光期間ＴＬ１における電源供給回路Ｕ［ｉ］の動作を示す図である。第１発光期間ＴＬ１においては、シフト信号Ｓ［ｉ］がローレベルに設定され、イネーブル信号Ｅｎｂはハイレベル及びローレベルを交互に繰り返し、指定信号Ｓｅｌ［ｉ］はローレベルに設定される。この場合、図１０に示す通り、第２電源電位Ｖｃｔ２［ｉ］、及び第３電源電位ＶＥＬ［ｉ］は、第１電位ＶＨに設定され、第１電源電位Ｖｃｔ１［ｉ］、及び指定信号Ｓｅｌ［ｉ＋１］は、第２電位ＶＬに設定される。
【００５９】
なお、第２初期化期間ＴＩ２、第２書込期間ＴＷ２、及び第２発光期間ＴＬ２は、電源供給回路Ｕ［ｉ］に供給される指定信号Ｓｅｌ［ｉ］がハイレベルに設定される点を除いて、図８乃至１０と同様である。従って、第２初期化期間ＴＩ２、第２書込期間ＴＷ２、及び第２発光期間ＴＬ２では、第１初期化期間ＴＩ１、第１書込期間ＴＷ１、及び第１発光期間ＴＬ１と比較して、第１電源電位Ｖｃｔ１［ｉ］、第２電源電位Ｖｃｔ２［ｉ］、及び、指定信号Ｓｅｌ［ｉ＋１］の電位が逆転する。
すなわち、第２初期化期間ＴＩ２では、第１電源電位Ｖｃｔ１［ｉ］、及び第２電源電位Ｖｃｔ２［ｉ］は第１電位ＶＨに設定され、第３電源電位ＶＥＬ［ｉ］、及び指定信号Ｓｅｌ［ｉ＋１］は第２電位ＶＬに設定される。また、第２書込期間ＴＷ２では、第１電源電位Ｖｃｔ１［ｉ］、第２電源電位Ｖｃｔ２［ｉ］、及び第３電源電位ＶＥＬ［ｉ］は、第１電位ＶＨに設定され、指定信号Ｓｅｌ［ｉ＋１］は第２電位ＶＬに設定される。そして、第２発光期間ＴＬ２では、第１電源電位Ｖｃｔ１［ｉ］、第３電源電位ＶＥＬ［ｉ］及び指定信号Ｓｅｌ［ｉ＋１］は、第１電位ＶＨに設定され、第２電源電位Ｖｃｔ２［ｉ］、は第２電位ＶＬに設定される。
【００６０】
なお、図７乃至図１０に示された電源供給回路Ｕ［ｉ］は、第１電源電位Ｖｃｔ１［ｉ］、第２電源電位Ｖｃｔ２［ｉ］、第３電源電位ＶＥＬ［ｉ］、及び、指定信号Ｓｅｌ［ｉ＋１］を、図４に示されるような波形で供給するための一例に過ぎず、本発明は、このような構成の回路に限定するものではない。
【００６１】
図１１は、表示領域１０の発光パターンを表した図である。表示領域１０は、奇数フレームＦａでは、各行の画素回路２０の第１発光素子Ｅ１が第１データ電位ＶＤ１［ｉ，ｊ］に基づいて第１発光期間ＴＬ１の間順次発光を開始し、偶数フレームＦｂでは、各行の画素回路２０の第２発光素子Ｅ２が第２データ電位ＶＤ２［ｉ、ｊ］に基づいて第２発光期間ＴＬ２の間順次発光を開始する。
図１１（ａ）に示す例では、Ｒ色、Ｇ色、Ｂ色のうちいずれか一色で発光するＮ個の画素回路２０をＸ軸方向に延在する方向に１行に並べ、このようなＲ色、Ｇ色、Ｂ色に発光するＮ個の画素回路２０の列をＹ軸方向にストライプ状に配置している。この場合、各水平走査期間において、データ線駆動回路７０より供給されるデータ電位ＶＤ［ｉ］は、Ｒ色、Ｇ色、Ｂ色のうち一色のみを表す信号となるため、データ電位ＶＤ［ｉ］の生成が容易となる。また、図１１（ｂ）のように、Ｒ色、Ｇ色、Ｂ色のうちいずれか一色で発光するＭ個の画素回路２０をＹ軸方向に延在する方向に一列に並べ、このようなＲ色、Ｇ色、Ｂ色に発光するＭ個の画素回路２０の行をＸ軸方向にストライプ状に配置しても良い。
【００６２】
以上のように、第１実施形態の表示装置１は、第１発光素子Ｅ１が第１データ電位ＶＤ１［ｉ、ｊ］に基づいて第１の画像を表示し、第２発光素子Ｅ２が第２データ電位ＶＤ２［ｉ、ｊ］に基づいて第２の画像を表示する。従って、第１の画像を観察できる領域と第２の画像を観察できる領域とを、光学的な手法等を用いて分離することにより、左右で異なる画像を表示できる２画面表示装置を実現することができる。この場合、例えば、第１の画像を観察できる領域を観察者の右目に位置するように設定し、第２の画像を観察できる領域を観察者の左目に位置するように設定することで、両眼で異なる画像を観察することが可能となり、３Ｄ表示装置等を実現することができる。
【００６３】
図１２に、第１発光素子Ｅ１が表示する第１の画像と、第２発光素子Ｅ２が表示する第２の画像とを光学的に分離する、２画面表示装置の例を示す。
図１２（ａ）は、視差バリア３０を用いて、第１発光素子Ｅ１が表示する第１の画像及び第２発光素子Ｅ２が表示する第２の画像を分離して表示する表示装置の断面図である。視差バリア３０は、遮光部３１と開口部３２とを備える。開口部３２は、第１発光素子Ｅ１及び第２発光素子Ｅ２の間に配置され、第１発光素子Ｅ１の発光層２３ａより発する光のうち、左領域ＦＬに向かう光は遮光部３１により吸収される一方、右領域ＦＲに向かう光は、開口部３２より出射される。同様に、第２発光素子Ｅ２の発光層２３ｂより発する光は、開口部３２より、左領域ＦＬにのみ出射される。
【００６４】
この場合、視差バリア３０の位置と開口部３２の位置及び大きさを、右領域ＦＲ及び左領域ＦＬが、それぞれ観察者の右目及び左目に位置するように設定することで、観察者の観察者は右目と左目で異なる画像を観察することが可能となり、例えば、３Ｄ表示装置が実現される。また、視差バリア３０の位置と開口部３２の位置及び大きさを、右領域ＦＲ及び左領域ＦＬが、異なる二人の観察者のそれぞれの位置に合致するように設定することで、表示装置１の両側に位置する２名の観察者に対してそれぞれ異なる画像を表示可能な２画面表示装置を実現することができる。
なお、第１実施形態では、発光層２３を、第１発光素子Ｅ１及び第２発光素子に共通して形成しているが、本発明はこのような形態に限定するものではない。すなわち、第１発光素子Ｅ１の発光層２３ａ及び第２発光素子Ｅ２の発光層２３ｂを隔壁等により分離して形成しても良い。
【００６５】
また、このような２画面表示装置は、視差バリア３０の代わりにレンチキュラーレンズ４０を用いても実現可能である。
図１２（ｂ）は、レンチキュラーレンズ４０を用いて第１及び第２の画像を分離する表示装置の断面を示した図である。レンチキュラーレンズ４０は、レンチキュラーレンズ４０を構成する各レンズを第１発光素子Ｅ１及び第２発光素子Ｅ２の中間に配置し、第１発光素子Ｅ１の発光層２３ａより発する光は右領域ＦＲに出射され、第２発光素子Ｅ２の発光層２３ｂより発する光は左領域ＦＬに出射される。これにより、右領域ＦＲ及び左領域ＦＬとで異なる画像を表示する２画面表示装置を実現できる。
このように第１実施形態においては、第１発光素子Ｅ１と第２発光素子Ｅ２とを選択的に発光させたので、異なる画像を表示させることができ、これらを分離して異なる領域に導くことによって、２画面表示や３Ｄ表示が可能となる。
【００６６】
このように、第１実施形態では、１つの画素回路２０が、２つの発光素子（第１発光素子Ｅ１及び第２発光素子Ｅ２）を備える。１つの画素回路が１つの発光素子を備える従来の画素回路に比べて、各発光素子に対するトランジスタの個数や、容量素子の個数を半分にすることができる。従って、表示装置１は、１つの画素回路に１つの発光素子を備える従来の表示装置に比べて、より高精細な表示が可能であり、２画面表示装置や３Ｄ表示装置にも適した表示装置であるという利点を有する。
【００６７】
また、第１実施形態では、第１電源線１６ａの電位、第２電源線１６ｂの電位、及び第３電源線１８の電位を、１つの電位制御回路８０で制御する。これは、低電位電源である第１電源電位Ｖｃｔ１［ｉ］、及び第２電源電位Ｖｃｔ２［ｉ］に対して第１の制御回路を備え、高電位電源である第３電源電位ＶＥＬ［ｉ］に対して第２の制御回路を備える場合に比べて、駆動回路５０の構成を簡素化することが可能となり、表示装置の小型化、軽量化に資するという利点を有する。
【００６８】
さらに、第１実施形態では、制御回路９０は、Ｙ入力パルスＰｙ、Ｙクロック信号Ｃｌｙ、イネーブル信号Ｅｎｂ、及び指定信号Ｓｅｌ［１］を生成し、駆動回路５０に対して供給している。電位制御回路８０の電源供給回路Ｕ［ｉ］が供給される指定信号Ｓｅｌ［ｉ］のうち、制御回路９０から供給を受けるのは指定信号Ｓｅｌ［１］のみ（ｉ＝１のみ）であり、それ以外の指定信号Ｓｅｌ［２］〜Ｓｅｌ［Ｍ］については、電位制御回路８０に設けられた各電源供給回路Ｕ［ｉ］において、第１電源電位Ｖｃｔ１［ｉ］を生成する仕組みを流用することで生成している。この場合、指定信号Ｓｅｌ［１］〜指定信号Ｓｅｌ［Ｍ］の全てを制御回路９０で生成したうえで、電位制御回路８０に対してそれぞれ供給する場合と比較して、制御回路９０にシフトレジスタを備える等の必要が無く、制御回路９０の簡素化が可能となり、結果として表示装置の小型化、軽量化が可能となるという利点を有する。
【００６９】
また、第１実施形態では、第１書込期間ＴＷ１及び第２書込期間ＴＷ２において、第３電源電位ＶＥＬ［ｉ］を第１電位ＶＨに立ち上げたうえでデータ電位ＶＤ［ｉ，ｊ］を書き込む。すなわち、第１書込期間ＴＷ１及び第１発光期間ＴＬ１の間、並びに第２書込期間ＴＷ２及び第２発光期間ＴＬ２の間において、容量Ｃ１及び駆動トランジスタＴｒＢの他方の電極が接続される第３電源線１８が一定の電位に保たれる。このため、ノードＮＡの電位変化を見込んでデータ電位ＶＤ［ｉ，ｊ］を設定する必要は無く、データ電位ＶＤ［ｉ，ｊ］の生成が容易であるという利点を有する。また、この場合、第１発光素子Ｅ１及び第２発光素子Ｅ２を、データ電位ＶＤ［ｉ，ｊ］で規定される輝度で正確に発光させることが可能であるという利点を有する。
【００７０】
また、第１実施形態では、第１初期化期間ＴＩ１及び第２初期化期間ＴＩ２において、第３電源電位ＶＥＬ［ｉ］を低電位（第２電位ＶＬ）に設定したうえで、画素回路２０に対して初期化データ電位Ｖｉｎｉｔを供給するため、データ電位ＶＤ［ｉ，ｊ］を書き込む前に、第１発光素子Ｅ１及び第２発光素子Ｅ２の寄生容量中の電荷を放電することができる。これにより、第１発光素子Ｅ１及び第２発光素子Ｅ２を、データ電位ＶＤ［ｉ，ｊ］で規定される輝度で正確に発光させることが可能となる利点を有する。
【００７１】
このように、第１実施形態に係る表示装置１は、２画面表示をそれぞれ異なる電気光学装置で表示するのではなく、各画素回路２０に２つの発光素子を備え、それらを簡易な構成の単一の駆動回路５０によって制御することで表示するものであるため、２画面表示装置の小型化及び軽量化が可能になるという利点を有する。
【００７２】
なお、第１実施形態において、選択信号Ｇ［ｉ］及びシフト信号Ｓ［ｉ］の双方を、電位制御回路８０または走査線駆動回路６０で生成することも可能である。この場合、駆動回路５０の更なる簡素化が可能となり、表示装置のさらなる小型化、軽量化が可能となるという利点を有する。
【００７３】
第１実施形態では、画素回路２０の備える各発光素子は、第１発光期間ＴＬ１（または、第２発光期間ＴＬ２）の間、発光するものである。当該発光期間は、１垂直走査期間Ｆから１水平走査期間Ｈを除いた期間であり、発光素子に対して、ほぼ１垂直走査期間Ｆに等しい期間にわたり継続的に電流を流して発光させることが可能である。
従って、発光素子に対して電流を流す期間が１水平走査期間Ｈに限定された場合に比較して、発光素子に対して流す電流を小さな電流に抑えることが可能となり、発光素子の長寿命化を可能にする、という利点を有する。
【００７４】
＜Ｂ：第２実施形態＞
第２実施形態に係る表示装置は、電位制御回路８０の替わりに電位制御回路８０ａを用いる点を除いて、図１に示す第１実施形態に係る表示装置１と同様に構成されている。
【００７５】
図１３は、第２実施形態に係る電位制御回路８０ａを示すブロック図である。
電位制御回路８０ａは、Ｍ個の電源供給回路Ｕａ［１］〜Ｕａ［Ｍ］、及び、Ｍ−１個の遅延回路８５を備える以外は、第１実施形態に係る電位制御回路８０と同様に構成される。なお、遅延回路８５は、例えば、Ｄフリップフロップ回路で構成することができる。
第１行目の電源供給回路Ｕａ［１］は、制御回路９０より供給される指定信号Ｓｅｌ［１］を、第１行目の遅延回路８５にそのまま出力する。第１行目の遅延回路８５には、制御回路９０よりイネーブル信号Ｅｎｂが供給されると共に、電源供給回路Ｕａ［１］より指定信号Ｓｅｌ［１］が供給される。そして、第１行目の遅延回路８５は、イネーブル信号Ｅｎｂに基づいて指定信号Ｓｅｌ［１］を１水平走査期間Ｈに相当する期間だけ遅延させた指定信号Ｓｅｌ［２］を生成し、電源供給回路Ｕａ［２］に対して供給する。電源供給回路Ｕａ［ｉ］は、第ｉ−１行目の遅延回路８５より供給される指定信号Ｓｅｌ［ｉ］を、第ｉ行目の遅延回路８５に出力する。そして、第ｉ行目の遅延回路８５は、イネーブル信号Ｅｎｂに基づいて指定信号Ｓｅｌ［ｉ］を１水平走査期間Ｈに相当する期間だけ遅延させた指定信号Ｓｅｌ［ｉ＋１］を生成し、電源供給回路Ｕａ［ｉ＋１］に対して供給する。
【００７６】
図１４は、第２実施形態に係る表示装置の動作を示すタイミングチャートである。
図１４に示す通り、第３電源電位ＶＥＬ［ｉ］は、第１初期化期間ＴＩ１及び第２初期化期間ＴＩ２において第２電位ＶＬに設定され、それ以外の期間において第１電位ＶＨに設定される。第１電源電位Ｖｃｔ１［ｉ］は、第１初期化期間ＴＩ１、第２書込期間ＴＷ２、及び第２発光期間ＴＬ２において第１電位ＶＨに設定され、それ以外の期間において第２電位ＶＬに設定される。第２電源電位Ｖｃｔ２［ｉ］の波形は、第１電源電位Ｖｃｔ１［ｉ］の波形を１垂直走査期間Ｆだけ遅延させたものであり、第１初期化期間ＴＩ１、第２書込期間ＴＷ２、及び第２発光期間ＴＬ２において第２電位ＶＬに設定され、それ以外の期間において第１電位ＶＨに設定される。なお、Ｙ入力パルスＰｙ、Ｙクロック信号Ｃｌｙ、イネーブル信号Ｅｎｂ、選択信号Ｇ［ｉ］、シフト信号Ｓ［ｉ］、及び指定信号Ｓｅｌ［ｉ］の波形は、第１実施形態と同様である。
【００７７】
図１５は、第２実施形態に係る電源供給回路Ｕａ［ｉ］の回路図である。なお、図１５においては、第ｉ行目の電源供給回路Ｕａ［ｉ］のみ、代表的に図示している。
電源供給回路Ｕａ［ｉ］は、第１回路８２ａ及び第２回路８３ａを備える。
第１回路８２ａは、直列に接続された論理ゲートＧ１、インバータＩＮＶ１、及びインバータＩＮＶ２を備える。論理ゲートＧ１の出力端子及びインバータＩＮＶ１の入力端子は、ノードＮ０ａと電気的に接続される。
第２回路８３ａは、インバータＩＮＶ５、及び第１選択回路８３１ａを備える。インバータＩＮＶ５の入力端子及び第１入力ノードＮ１ａは、ノードＮ０ａと電気的に接続される。第１選択回路８３１ａは、第１実施形態における第１選択回路８３１と同様、指定信号Ｓｅｌ［ｉ］に従って、第１入力ノードＮ１ａ及び第２入力ノードＮ２ａの各々を、第１中間ノードＮ１ｂ及び第２中間ノードＮ２ｂの何れに接続するかを選択する選択回路として機能する。なお、第１実施形態に係る第２回路８３と異なり、第１中間ノードＮ１ｂは、隣接する電源供給回路Ｕ［ｉ＋１］と接続されない。
このように、第２実施形態に係る電源供給回路Ｕａ［ｉ］は、第１実施形態に係る電源供給回路Ｕ［ｉ］と比較して、第２選択回路８３２、インバータＩＮＶ３、ＩＮＶ４、及びＩＮＶ６を備えない点、インバータＩＮＶ５の入力端子がノードＮ０ａと電気的に接続されている点、第１中間ノードＮｂ１が電源供給回路Ｕ［ｉ＋１］とが電気的に接続されていない点を除き、同様に構成される。
【００７８】
第１初期化期間ＴＩ１において、シフト信号Ｓ［ｉ］及びイネーブル信号Ｅｎｂの両方がハイレベルであるため、ノードＮ０ａの電位はローレベル（第４電位ＶＳＳ）に設定される。従って、第１回路８２ａから出力される第３電源電位ＶＥＬ［ｉ］は第２電位ＶＬに設定される。
また、第１初期化期間ＴＩ１において、指定信号Ｓｅｌ［ｉ］がローレベルであるため、第１入力ノードＮ１ａと第２中間ノードＮ２ｂとが接続され、且つ第２入力ノードＮ２ａと第１中間ノードＮ１ｂとが接続される。従って、第２回路８３ａから出力される第１電源電位Ｖｃｔ１［ｉ］は、第２入力ノードＮ２ａの電位である第１電位ＶＨに設定され、第２電源電位Ｖｃｔ２［ｉ］は、第１入力ノードＮ１ａの電位である第２電位ＶＬに設定される。
なお、第１初期化期間ＴＩ１においては、第３電源電位ＶＥＬ［ｉ］が第２電位ＶＬであるため、第１発光素子Ｅ１及び第２発光素子Ｅ２は発光しない。
【００７９】
第１書込期間ＴＷ１及び第１発光期間ＴＬ１において、シフト信号Ｓ［ｉ］またはイネーブル信号Ｅｎｂのうち一方がローレベルであるため、ノードＮ０ａの電位はハイレベル（第３電位ＶＨＨ）に設定される。従って、第１回路８２ａから出力される第３電源電位ＶＥＬ［ｉ］は第１電位ＶＨに設定される。
また、第１書込期間ＴＷ１及び第１発光期間ＴＬ１においては、第１初期化期間ＴＩ１と同様に指定信号Ｓｅｌ［ｉ］がローレベルであるため、第１入力ノードＮ１ａと第２中間ノードＮ２ｂとが接続され、且つ第２入力ノードＮ２ａと第１中間ノードＮ１ｂとが接続される。従って、第２回路８３ａから出力される第１電源電位Ｖｃｔ１［ｉ］は、第２入力ノードＮ２ａの電位である第２電位ＶＬ、第２電源電位Ｖｃｔ２［ｉ］は、第１入力ノードＮ１ａの電位である第１電位ＶＨに設定される。
なお、第１書込期間ＴＷ１及び第１発光期間ＴＬ１において、第３電源電位ＶＥＬ［ｉ］は第１電位ＶＨに、第１電源電位Ｖｃｔ１［ｉ］は第２電位ＶＬにそれぞれ設定されるため、第１発光素子Ｅ１は発光可能となるが、第２電源電位Ｖｃｔ２［ｉ］は第１電位ＶＨに設定されるため、第２発光素子Ｅ２は発光不能となる。
【００８０】
なお、第２初期化期間ＴＩ２、第２書込期間ＴＷ２、及び第２発光期間ＴＬ２は、電源供給回路Ｕａ［ｉ］に供給される指定信号Ｓｅｌ［ｉ］がハイレベルに設定される点を除いて、第１初期化期間ＴＩ１、第１書込期間ＴＷ１、及び第２発光期間ＴＬ２と同様である。この場合、第１電源電位Ｖｃｔ１［ｉ］、及び第２電源電位Ｖｃｔ２［ｉ］の電位が、第１初期化期間ＴＩ１、第１書込期間ＴＷ１、及び第１発光期間ＴＬ１と比較して、反転する。従って、第２初期化期間ＴＩ２では、第１電源電位Ｖｃｔ１［ｉ］及び第３電源電位ＶＥＬ［ｉ］は第２電位ＶＬに設定され、第２電源電位Ｖｃｔ２［ｉ］は第１電位ＶＨに設定される。また、第２書込期間ＴＷ２及び第２発光期間ＴＬ２では、第１電源電位Ｖｃｔ１［ｉ］及び第３電源電位ＶＥＬ［ｉ］は第１電位ＶＨに設定され、第２電源電位Ｖｃｔ２［ｉ］は第２電位ＶＬに設定される。
【００８１】
このように、第２実施形態では、電源供給回路Ｕａ［ｉ］は、第２選択回路８３２、インバータＩＮＶ３、ＩＮＶ４、及びＩＮＶ６を備えない構成であるため、電源供給回路Ｕａ［ｉ］の構成を簡素化できる。
【００８２】
＜Ｃ：第３実施形態＞
第３実施形態に係る表示装置は、電位制御回路８０の代わりに電位制御回路８０ｂを用いる点を除いて、図１に示す第１実施形態に係る表示装置１と同様に構成されている。
【００８３】
図１６は、第３実施形態に係る電位制御回路８０ｂを示すブロック図である。電位制御回路８０ｂは、イネーブル信号Ｅｎｂの供給が不要なＭ個の電源供給回路Ｕｂ［１］〜Ｕｂ［Ｍ］を備える以外は、第１実施形態に係る電位制御回路８０と同様に構成される。
図１７は、第３実施形態に係る表示装置の動作を示すタイミングチャートである。図１７に示す通り、第３電源電位ＶＥＬ［ｉ］は、第１発光期間ＴＬ１及び第２発光期間ＴＬ２において第１電位ＶＨに設定され、それ以外の期間において第２電位ＶＬに設定される。なお、第３電源電位ＶＥＬ［ｉ］以外の波形は、第１実施形態と同様である。
【００８４】
図１８は、第３実施形態に係る電源供給回路Ｕｂ［ｉ］の回路図である。なお、図１８においては、第ｉ行目の電源供給回路Ｕｂ［ｉ］のみ、代表的に図示している。電源供給回路Ｕｂ［ｉ］は、論理ゲートＧ１を有する第１回路８２の代わりに、インバータＩＮＶ７を有する第１回路８２ｂを備える点以外は、第１実施形態に係る電源供給回路Ｕ［ｉ］と同様に構成される。なお、インバータＩＮＶ７は、論理ゲートＧ１と異なり、イネーブル信号Ｅｎｂの供給を受けない。
【００８５】
図１８を参照しつつ、電源供給回路Ｕｂ［ｉ］の動作を説明する。
第１初期化期間ＴＩ１、第１書込期間ＴＷ１、第２初期化期間ＴＩ２、及び第２書込期間ＴＷ２において、シフト信号Ｓ［ｉ］はハイレベルに設定される。従って、第１回路８２ｂから出力される第３電源電位ＶＥＬ［ｉ］は、第２電位ＶＬに設定される。また、第１発光期間ＴＬ１及び第２発光期間ＴＬ２において、シフト信号Ｓ［ｉ］はローレベルに設定される。従って、第１回路８２ｂから出力される第３電源電位ＶＥＬ［ｉ］は、第１電位ＶＨに設定される。これ以外の点、すなわち、第１電源電位Ｖｃｔ１［ｉ］、第２電源電位Ｖｃｔ２［ｉ］、及び指定信号Ｓｅｌ［ｉ＋１］の生成に係る電源供給回路Ｕｂ［ｉ］動作は、第１実施形態に係る電源供給回路Ｕ［ｉ］と同様である。
【００８６】
なお、図１８に示す通り、電源供給回路Ｕｂ［ｉ］は、第２選択回路８３２を備えているが、第３実施形態における電源供給回路Ｕｂ［ｉ］はこのような構成に限定されるものではない。すなわち、電源供給回路Ｕｂ［ｉ］は、第２選択回路８３２を備えない構成であっても良い。第２選択回路８３２は、シフト信号Ｓ［ｉ］がローレベルの期間において、第１中間ノードＮ１ｂと第１出力ノードＮ１ｃとを接続し、且つ第２中間ノードＮ２ｂと第２出力ノードＮ２ｃとを接続する選択回路である。このような選択回路を備えることにより、シフト信号Ｓ［ｉ］がハイレベルの期間において、第１電源電位Ｖｃｔ１［ｉ］及び第２電源電位Ｖｃｔ２［ｉ］を第１電位ＶＨに設定することができ、第１発光素子Ｅ１及び第２発光素子Ｅ２が発光することを防ぐことができる。しかし、第３実施形態に係る電源供給回路Ｕｂ［ｉ］は、シフト信号Ｓ［ｉ］がハイレベルの期間において、第３電源電位ＶＥＬ［ｉ］が第２電位ＶＬに設定されるため、第１電源電位Ｖｃｔ１［ｉ］及び第２電源電位Ｖｃｔ２［ｉ］が第２電位ＶＬに設定されていたとしても、第１発光素子Ｅ１及び第２発光素子Ｅ２は発光しないからである。
【００８７】
第３実施形態においては、電位制御回路８０ｂに対してイネーブル信号Ｅｎｂを供給することが不要であり、制御回路９０の簡素化が可能になるという利点を有する。
また、電源供給回路Ｕｂ［ｉ］が、第２選択回路８３２を備えない構成とした場合、電源供給回路Ｕｂ［ｉ］を簡素な構成とすることが可能であり、表示装置の小型化、軽量化、低コスト化が可能になるという利点を有する。
なお、第３実施形態においては、第１書込期間ＴＷ１及び第２書込期間ＴＷ２において、データ電位ＶＤ［ｉ，ｊ］を書き込むときに、第３電源電位ＶＥＬ［ｉ］が第２電位ＶＬに設定されている。このため、第１書込期間ＴＷ１と第１発光期間ＴＬ１との間、及び、第２書込期間ＴＷ２と第２発光期間ＴＬ２との間で、第３電源電位ＶＥＬ［ｉ］が第２電位ＶＬから第１電位ＶＨへと変化する。本実施形態では、このような第３電源電位ＶＥＬ［ｉ］の電位変化を考慮したデータ電位ＶＤ［ｉ，ｊ］を生成している。
【００８８】
＜Ｄ：第４実施形態＞
第４実施形態に係る表示装置は、電位制御回路８０の代わりに電位制御回路８０ｃを用いる点を除いて、図１に示す第１実施形態に係る表示装置１と同様に構成されている。
【００８９】
第１実施形態乃至第３実施形態に係る表示装置は、第１発光素子Ｅ１と第２発光素子Ｅ２を排他的に発光させることにより、２つの異なる画像を表示するものとして説明した。
これに対して、第４実施形態における表示装置は、第１発光素子Ｅ１と第２発光素子Ｅ２を排他的に発光させて２つの異なる画像を表示する第１モードと、第１発光素子Ｅ１及び第２発光素子Ｅ２を同時に発光させて１つの画像を表示する第２モードとを切り換えを可能としている。
【００９０】
図１９に示す通り、電位制御回路８０ｃは、Ｍ個の２Ｄ３Ｄ切替回路８６を備える。ｉを１≦ｉ≦Ｍを満たす整数とした場合、第ｉ行目の２Ｄ３Ｄ切替回路８６には、電源供給回路Ｕ［ｉ］より、第１電源電位Ｖｃｔ１［ｉ］、及び第２電源電位Ｖｃｔ２［ｉ］が供給され、図示せぬ電源供給部より第２電位ＶＬが供給され、制御回路９０より切替信号Ｃｎｇが供給される。そして、第ｉ行目の２Ｄ３Ｄ切替回路８６は、第１電源線１６ａに対して第１電源電位Ｖｃｔ１ｃ［ｉ］を出力し、第２電源線１６ｂに対して第２電源電位Ｖｃｔ２ｃ［ｉ］を出力する。
なお、切替信号Ｃｎｇは、ハイレベル（例えば、第３電位ＶＨＨ）またはローレベル（例えば、第４電位ＶＳＳ）の何れかの電位に設定される。
【００９１】
図２０に、第３実施形態に係る２Ｄ３Ｄ切替回路８６の回路図を示す。図２０では第ｉ行目の２Ｄ３Ｄ切替回路８６を代表的に図示している。
２Ｄ３Ｄ切替回路８６は、トランジスタＴｒ９〜Ｔｒ１２を備える。トランジスタＴｒ９及びＴｒ１０はｎチャネルで構成され、トランジスタＴｒ１１及びＴｒ１２はｐチャネルで構成され、トランジスタＴｒ９〜Ｔｒ１２のゲートには、切替信号Ｃｎｇが供給される。また、ノードＮ５には、第２電位ＶＬが供給される。
【００９２】
切替信号Ｃｎｇがハイレベルとなる第１モードにおいて、トランジスタＴｒ９及びＴｒ１０がオンとなり、トランジスタＴｒ１１及びＴｒ１２がオフとなる。一方、切替信号Ｃｎｇがローレベルとなる第２モードにおいて、トランジスタＴｒ１１及びＴｒ１２がオンとなり、トランジスタＴｒ９及びＴｒ１０がオフとなる。
すなわち、２Ｄ３Ｄ切替回路８６は、第１ノードＮ１ｄを、第１出力ノードＮ１ｃ及びノードＮ５の何れに接続するかを選択すると共に、第１ノードＮ２ｄを、第１出力ノードＮ１ｃ及びノードＮ５の何れに接続するかを選択する選択回路として機能する。なお、第１ノードＮ１ｄは第１電源線１６ａに電気的に接続され、第１ノードＮ２ｄは第２電源線１６ｂに電気的に接続される。
【００９３】
第１モードにおいて、２Ｄ３Ｄ切替回路８６から第１電源線１６ａに対して出力される第１電源電位Ｖｃｔ１ｃ［ｉ］は、第１出力ノードＮ１ｃの電位である第１電源電位Ｖｃｔ１［ｉ］に設定され、第２電源線１６ｂに対して出力される第２電源電位Ｖｃｔ２ｃ［ｉ］は、第２出力ノードＮ２ｃの電位である第２電源電位Ｖｃｔ２［ｉ］に設定される。
すなわち、電位制御回路８０ｃの出力は、第１実施形態に係る電位制御回路８０の出力と等しくなり、電位制御回路８０ｃは、第１実施形態の電位制御回路８０と同様の動作をすることになる。従って、第１モードでは、第１発光期間ＴＬ１において第１データ電位ＶＤ１［ｉ，ｊ］に規定する輝度で第１発光素子Ｅ１を発光させ、第２発光期間ＴＬ２において第２データ電位ＶＤ２［ｉ，ｊ］に規定する輝度で第２発光素子Ｅ２を発光させる。
【００９４】
一方、第２モードにおいては、２Ｄ３Ｄ切替回路８６からの出力は、第１電源電位Ｖｃｔ１ｃ［ｉ］及び第２電源電位Ｖｃｔ２ｃ［ｉ］ともに、ノードＮ５の電位である第２電位ＶＬに設定される。
この場合、第１発光素子Ｅ１の陰極である第１対向電極２４ａ及び第２発光素子Ｅ２の陰極である第２対向電極２４ｂは、常に第２電位ＶＬに設定されるため、第３電源電位ＶＥＬ［ｉ］が第１電位ＶＨに設定される期間において、第１発光素子Ｅ１及び第２発光素子Ｅ２の双方が発光可能な状態となる。つまり、第２モードでは、第１発光素子Ｅ１及び第２発光素子Ｅ２の双方を、データ電位ＶＤ［ｉ，ｊ］により規定された同一の輝度で発光させることができ、１画面表示が実現される。
なお、第４実施形態においては、第１モードで動作させる場合には駆動周波数を１２０Ｈｚに設定し、第２モードで動作させる場合には駆動周波数を６０Ｈｚに設定しても良い。
【００９５】
なお、第４実施形態における電位制御回路８０ｃは、図１９に示す通り、第１実施形態の電位制御回路８０に対して、２Ｄ３Ｄ切替回路８６を接続した構成としている。すなわち、電位制御回路８０ｃは電源供給回路Ｕ［ｉ］を備えて構成される。
しかし、本発明はこのような構成に限定されるものではなく、第２実施形態の電位制御回路８０ａまたは第３実施形態の電位制御回路８０ｂに対して２Ｄ３Ｄ切替回路８６を接続する構成としても良い。この場合、電位制御回路８０ｃは、電源供給回路Ｕａ［ｉ］または電源供給回路Ｕｂ［ｉ］を備えて構成されることになる。
【００９６】
このように、第４実施形態によれば、簡易な構成の２Ｄ３Ｄ切替回路８６を電位制御回路８０に対して組み入れるだけで、切替信号Ｃｎｇの指定により、簡易に１画面表示及び２画面表示（３Ｄ表示）の切り替えを実現することができるという利点を有する。
【００９７】
＜Ｅ：応用例＞
次に、以上の各態様に係る表示装置１を利用した電子機器について説明する。図２１ないし図２３には、表示装置１を表示装置として採用した電子機器の形態が図示されている。
図２１は、表示装置１を採用したＨＭＤ（Head Mounted Display）１０００の構成を示す断面図である。ＨＭＤ１０００は、第１の画像１００２Ｌ及び第２の画像１００２Ｒを表示する表示装置１、第１の画像１００２Ｌを観察者の左目へと導く導光板１００１Ｌ、第２の画像１００２Ｒを観察者の右目へと導く導光板１００１Ｒ、及びフレーム１００３を具備する。ＨＭＤ１０００は、３Ｄ表示装置としても活用することができる。
表示装置１を採用したＨＭＤ１０００は、第１の画像１００２Ｌ及び第２の画像１００２Ｒをそれぞれ異なる表示装置で表示するのではなく、１つの表示装置１により表示するため、装置の小型化及び軽量化が可能になるという利点を有する。
【００９８】
図２２は、表示装置１を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する表示装置１と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。
【００９９】
図２３は、表示装置１を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２と、各種の画像を表示する表示装置１とを備える。スクロールボタン３００２を操作することによって、表示装置１に表示される画面がスクロールされる。
【０１００】
なお、本発明に係る発光装置が適用される電子機器としては、図２１から図２３に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【０１０１】
１…表示装置、１２…走査線、１４…データ線、１６ａ…第１電源線、１６ｂ…第２電源線、１８…第３電源線、２０…画素回路、２２…共通電極、２４ａ…第１対向電極、２４ｂ…第２対向電極、８０…電位制御回路、８２…第１回路、８３…第２回路、８３１…第１選択回路、８３２…第２選択回路、Ｅ１…第１発光素子、Ｅ２…第２発光素子、Ｕ…電源供給回路、Ｇ［ｉ］…選択信号、Ｓ［ｉ］…シフト信号、ＶＤ［ｉ］…データ電位、ＶＨ…第１電位、ＶＬ…第２電位、ＶＨＨ…第３電位、ＶＳＳ…第４電位、Ｖｃｔ１［ｉ］…第１電源電位、Ｖｃｔ２［ｉ］…第２電源電位、ＶＥＬ［ｉ］…第３電源電位、Ｖｔｈ…発光閾値電圧、ＴＩ１…第１初期化期間、ＴＩ２…第２初期化期間、ＴＬ１…第１発光期間、ＴＬ２…第２発光期間、ＴＷ１…第１書込期間、ＴＷ２…第２書込期間。
【図１】
0005617594.tif 000002
【図２】
0005617594.tif 000003
【図３】
0005617594.tif 000004
【図４】
0005617594.tif 000005
【図５】
0005617594.tif 000006
【図６】
0005617594.tif 000007
【図７】
0005617594.tif 000008
【図８】
0005617594.tif 000009
【図９】
0005617594.tif 000010
【図１０】
0005617594.tif 000011
【図１１】
0005617594.tif 000012
【図１２】
0005617594.tif 000013
【図１３】
0005617594.tif 000014
【図１４】
0005617594.tif 000015
【図１５】
0005617594.tif 000016
【図１６】
0005617594.tif 000017
【図１７】
0005617594.tif 000018
【図１８】
0005617594.tif 000019
【図１９】
0005617594.tif 000020
【図２０】
0005617594.tif 000021
【図２１】
0005617594.tif 000022
【図２２】
0005617594.tif 000023
【図２３】
0005617594.tif 000024