(57)【特許請求の範囲】
【請求項１】
基板の上に六方晶系の窒化ホウ素からなる分離層を形成する工程と、
前記分離層の上にＧａＮより大きなバンドギャップエネルギーを有してアルミニウムを含む窒化物半導体からなる障壁層を結晶成長する工程と、
前記障壁層の上にＧａＮからなるチャネル層を結晶成長する工程と、
前記チャネル層の上にドレイン電極を形成する工程と、
前記障壁層および前記チャネル層の積層構造と前記基板とを前記分離層で分離する工程と、
前記積層構造と前記基板とを分離した後で、前記ドレイン電極に対向する箇所以外のソース電極形成領域の前記障壁層の上にソース電極を形成する工程と、
前記積層構造と前記基板とを分離した後で、前記ドレイン電極に対向する箇所のゲート電極形成領域の前記障壁層の上にゲート電極を形成する工程と
を少なくとも備え、
前記障壁層、前記チャネル層は、＋ｃ軸方向に結晶成長し、前記ソース電極は、前記障壁層に形成されたｎ型不純物からなる不純物領域に形成することを特徴とする電界効果トランジスタの製造方法。
【請求項２】
請求項１記載の電界効果トランジスタの製造方法において、
前記分離層で分離した後に前記障壁層の上に残る一部の前記分離層の上に前記ゲート電極を形成することを特徴とする電界効果トランジスタの製造方法。
【請求項３】
請求項１または２記載の電界効果トランジスタの製造方法において、
前記ドレイン電極は、前記積層構造と前記基板とを分離する前に形成することを特徴とする電界効果トランジスタの製造方法。
【請求項４】
請求項１〜３のいずれか１項に記載の電界効果トランジスタの製造方法において、
前記ソース電極を形成した後で、前記ゲート電極を形成することを特徴とする電界効果トランジスタの製造方法。
【請求項５】
請求項１〜３のいずれか１項に記載の電界効果トランジスタの製造方法において、
前記ゲート電極を形成した後で、前記ソース電極を形成することを特徴とする電界効果トランジスタの製造方法。
【請求項６】
ＧａＮからなるチャネル層と、
ＧａＮより大きなバンドギャップエネルギーを有してアルミニウムを含む窒化物半導体から構成されて前記チャネル層のＮ極性面に形成された障壁層と、
前記チャネル層のＩＩＩ族極性面に形成されたドレイン電極と、
前記ドレイン電極に対向して前記障壁層の上に形成されたゲート電極と、
前記ゲート電極と離間して前記障壁層の上に形成されたソース電極と
を少なくとも備え、
前記ソース電極は、前記障壁層に形成されたｎ型不純物からなる不純物領域に形成されていることを特徴とする電界効果トランジスタ。
【請求項７】
請求項６記載の電界効果トランジスタにおいて、
前記障壁層の上に形成された六方晶系の窒化ホウ素からなる絶縁層を備え、
前記ゲート電極は、前記絶縁層の上に形成されていることを特徴とする電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＮを用いた縦型の電界効果トランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
ＧａＮ系半導体は、高耐圧で高移動度を有する半導体であることから、高耐圧で高速に動作可能な半導体装置が実現できる材料として注目されている。例えば、高電力が印加されても絶縁破壊しない高耐圧が要求される電力制御用に、ＧａＮ系半導体を用いた縦型電界効果トランジスタがある。縦型とすることで、素子面積を大きくすることなく、ソース・ドレイン間の距離を大きくしてオン抵抗を下げることが可能となる。
【０００３】
例えば、ｎ型のＧａＮ層、ｐ型のＧａＮ層、ｎ型のＧａＮ層を積層し、ここに溝を形成し、溝にゲート絶縁層を形成し、溝側部の絶縁層との界面で層厚方向（縦方向）に流れる電流を、ゲート電極で制御する縦型電界効果トランジスタがある（非特許文献１参照）。
【０００４】
この縦型電界効果トランジスタは、図９に示すように、まず、導電性のＧａＮ基板９０１の上に高濃度にｎ型不純物が導入されたＧａＮ（ｎ+−ＧａＮ）層９０２、ｎ+−ＧａＮ層９０２の上に形成された比較的低濃度にｎ型不純物が導入されたＧａＮ（ｎ-−ＧａＮ）層９０３、ｎ-−ＧａＮ層９０３の上に形成されたｐ型不純物が導入されたＧａＮ（ｐ−ＧａＮ）層９０４、ｐ−ＧａＮ層９０４の上に形成されたｎ+−ＧａＮ層９０５を備える。
【０００５】
また、ｎ+−ＧａＮ層９０５、ｐ−ＧａＮ層９０４、およびｎ-−ＧａＮ層９０３の途中まで形成された溝部９０６、溝部９０６に形成されたゲート絶縁層９０７、ゲート絶縁層９０７を介して溝部９０６に形成されたゲート電極９０８、溝部９０６を挟むようにｎ+−ＧａＮ層９０５の上に形成された２つのソース電極９０９、およびＧａＮ基板９０１の裏面に形成されたドレイン電極９１０を備える。溝部９０６は、例えば、斜めエッチングにより形成されたメサ形状とされている。
【０００６】
この縦型電界効果トランジスタでは、まず、ソース電極９０９を接地電位とし、ドレイン電極９１０に正の電圧を印加した状態で、しきい値電圧以上のゲート電圧をゲート電極９０８に印加すると、溝部９０６におけるｐ−ＧａＮ層９０４の側部とゲート絶縁層９０７との界面に蓄積している電子が移動する。電子は、ソース電極９０９→ｐ−ＧａＮ層９０４とゲート絶縁層９０７との界面→ドレイン電極９１０の経路で移動し、ドレイン電流が流れる。一方、ゲート電圧がしきい値電圧以下である場合、ゲート電極９０８が形成されているｐ−ＧａＮ層９０４の側部から電子が出払い、ソース・ドレイン間に電流は流れない。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】H. Otake et al. , "Vertical GaN-Based Trench Gate Metal Oxide Semiconductor Field-Effect Transistors on GaN Bulk Substrates", Applied Physics Express, vol.1 ,011105, 2008.
【非特許文献２】D.M.Hoffman et al. , "Optical properties of pyrolytic boron nitride in the energy range 0.05-10 eV", PHYSICAL REVIEW B, vol.30, no.10, pp.6051-6056, 1984.
【非特許文献３】O.Ambacher et al. , "Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaN/GaN heterostructures", JOURNAL OF APPLIED PHYSICS, vol.85, no.6, pp.3222-3233, 1999.
【非特許文献４】H. Kinoshita et al. , "Zirconium Diboride (0001) as an Electrically Conductive Lattice-Matched Substrate for Gallium Nitride", Jpn. J. Appl. Phys. , vol.40,  pp. L1280-L1282,  2001.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した縦型電界効果トランジスタでは、ｐ−ＧａＮ層９０４とゲート絶縁層９０７との界面に流れる電流がドレイン電流に寄与するため、ドレイン電流密度が小さいという問題がある。また、導電性のＧａＮ基板を用いることになるが、この基板は一般には高価であり、素子の作製にコストの上昇を招くという問題がある。
【０００９】
本発明は、以上のような問題点を解消するためになされたものであり、ＧａＮを用いた縦型の電界効果トランジスタにおいて、素子の作製にコストの上昇を招くことなく、ドレイン電流密度を大きくできるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る電界効果トランジスタの製造方法は、基板の上に六方晶系の窒化ホウ素からなる分離層を形成する工程と、分離層の上にＧａＮより大きなバンドギャップエネルギーを有してアルミニウムを含む窒化物半導体からなる障壁層を結晶成長する工程と、障壁層の上にＧａＮからなるチャネル層を結晶成長する工程と、チャネル層の上にドレイン電極を形成する工程と、障壁層およびチャネル層の積層構造と基板とを分離層で分離する工程と、積層構造と基板とを分離した後で、ドレイン電極に対向する箇所以外のソース電極形成領域の障壁層の上にソース電極を形成する工程と、積層構造と基板とを分離した後で、ドレイン電極に対向する箇所のゲート電極形成領域の障壁層の上にゲート電極を形成する工程とを少なくとも備え障壁層、チャネル層は、＋ｃ軸方向に結晶成長し、ソース電極は、障壁層に形成されたｎ型不純物からなる不純物領域に形成する。
【００１１】
上記電界効果トランジスタの製造方法において、分離層で分離した後に障壁層の上に残る一部の分離層の上にゲート電極を形成してもよい。また、ドレイン電極は、積層構造と基板とを分離する前に形成してもよい。また、ソース電極を形成した後で、ゲート電極を形成してもよい。また、ゲート電極を形成した後で、ソース電極を形成してもよい。
【００１２】
また、本発明に係る電界効果トランジスタは、ＧａＮからなるチャネル層と、ＧａＮより大きなバンドギャップエネルギーを有してアルミニウムを含む窒化物半導体から構成されてチャネル層のＮ極性面に形成された障壁層と、チャネル層のＩＩＩ族極性面に形成されたドレイン電極と、ドレイン電極に対向して障壁層の上に形成されたゲート電極と、ゲート電極と離間して障壁層の上に形成されたソース電極とを少なくとも備え、ソース電極は、障壁層に形成されたｎ型不純物からなる不純物領域に形成されている。
【００１３】
上記電界効果トランジスタにおいて、障壁層の上に形成された六方晶系の窒化ホウ素からなる絶縁層を備え、ゲート電極は、絶縁層の上に形成されているようにしてもよい。
【発明の効果】
【００１４】
以上説明したことにより、本発明によれば、ＧａＮを用いた縦型の電界効果トランジスタにおいて、素子の作製にコストの上昇を招くことなく、ドレイン電流密度を大きくできるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施の形態における電界効果トランジスタの構成を示す構成図である。
【図２Ａ】図２Ａは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程における状態を示す断面図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程における状態を示す断面図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程における状態を示す断面図である。
【図２Ｄ】図２Ｄは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程における状態を示す断面図である。
【図２Ｅ】図２Ｅは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程における状態を示す断面図である。
【図２Ｆ】図２Ｆは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程における状態を示す断面図である。
【図３】図３は、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための途中工程における状態を示す断面図である。
【図４】図４は、サファイア基板の上に窒化ホウ素層およびＡｌＧａＮ層を介して形成したＧａＮの層の表面状態を金属顕微鏡で観察した結果を示す写真である。
【図５】図５は、サファイア基板の上に窒化ホウ素層およびＡｌＧａＮ層を介して形成したＧａＮのＸ線回折分析の結果を示す特性図である。
【図６】図６は、剥離基板の上に剥離・転写されたＧａＮ層およびＡｌＧａＮ層のＸ線回折分析の結果を示す特性図である。
【図７】図７は、剥離基板の上に剥離・転写されたＧａＮ層のラマン散乱スペクトルを示す特性図である。
【図８】図８は、剥離基板の上に剥離・転写されたＧａＮ層およびＡｌＧａＮ層のカソードルミネッセンススペクトルを示す特性図である。
【図９】図９は、縦型電界効果トランジスタの構成を示す断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における電界効果トランジスタの構成を示す構成図である。図１では、電界効果トランジスタの断面を模式的に示している。
【００１７】
この電界効果トランジスタは、ＧａＮからなるチャネル層１０１と、ＧａＮより大きなバンドギャップエネルギーを有してアルミニウムを含む窒化物半導体から構成されてチャネル層１０１の一方の面に形成された障壁層１０２を備える。例えば、障壁層１０２は、ＡｌＧａＮから構成すればよい。ここで、チャネル層１０１の一方の面は、Ｎ極性面とされ、他方の面はＩＩＩ族極性面とされていればよい。チャネル層１０１の一方の面にエピタキシャル成長することで形成される障壁層１０２の表面も、Ｎ極性面となる。なお、ＧａＮの（０００１）面である＋ｃ面がＩＩＩ族極性面であり、これに対向する−ｃ面がＮ極性面である。
【００１８】
また、チャネル層１０１の他方の面に形成されたドレイン電極１０３と、ドレイン電極１０３に対向して障壁層１０２の上に形成されたゲート電極１０４と、ゲート電極１０４と離間して障壁層１０２の上に形成されたソース電極１０５とを備える。例えば、ゲート電極１０４は、ショットキー接続している。なお、ゲート電極１０４を挟んで２つのソース電極１０５が形成されている。また、ゲート電極１０４を中心に配置して、リング状にソース電極１０５が形成されているようにしてもよい。
【００１９】
上述した本実施の形態における電界効果トランジスタでは、ソース電極１０５を接地電位とし、ドレイン電極１０３に正のバイアス電圧（ドレイン電圧）を印加した状態で、ゲート電極１０４に印加するゲート電圧で、上記バイアス電圧を制御することにより、ソース・ドレイン間の電気伝導を制御する。これは、縦型の電界効果トランジスタである。
【００２０】
本実施の形態の電界効果トランジスタでは、ＧａＮのチャネル層１０１のＮ極性面に障壁層１０２が形成されているので、これらのヘテロ界面には、分極効果により２次元ホールガスが生成される。このため、ゲート電極１０４にしきい値電圧以上のゲート電圧を印加し、２次元ホールガスの生成を抑制することで、ソース電極１０５とドレイン電極１０３との間に電子が移動する経路が形成されるようになり、ソース・ドレイン間にドレイン電流が流れるようになる。
【００２１】
この電界効果トランジスタは、上述したように、電子を多数キャリアとする場合においては、しきい値電圧以上のゲート電圧印加によりドレイン電流が流れるようになるノーマリーオフ動作が得られる。また、上述したように、チャネル層１０１と障壁層１０２との間には、２次元ホールガスが生成され、２次元ホールガスが生成されている領域では、電子の移動が制限される。このため、ドレイン電流が流れる領域は、ゲート電極１０４によりゲート電圧が印加される領域に制限される。言い換えると、ドレイン電流は、半導体層の層厚に制限されるのではなく、ゲート電極の面積に比例するようになる。従って、ゲート電極の面積を大きくすれば、電流密度を大きくすることができる。
【００２２】
次に、本発明の実施の形態における電界効果トランジスタの製造方法について、図２Ａ〜図２Ｅを用いて説明する。図２Ａ〜図２Ｅは、本発明の実施の形態における電界効果トランジスタの製造方法を説明するための各工程における状態を示す断面図である。
【００２３】
まず、図２Ａに示すように、基板２０１の上に六方晶系の窒化ホウ素からなる分離層２０２を形成する。例えば、サファイア（コランダム：Ａｌ2Ｏ3）からなる基板２０１の上に、よく知られた有機金属気相成長法により、トリエチルボロンおよびアンモニアをソースガスとして窒化ホウ素を堆積させればよい。このとき、基板温度条件は１０８０℃とすればよい。なお、分離層２０２の形成前に、基板２０１の表面を、有機金属気相成長装置の反応炉内の圧力を３９９９９．６Ｐａ（３００Ｔｏｒｒ）とした水素ガス雰囲気で、基板温度を１０８０℃に加熱することによるサーマルクリーニングを行っておくとよい。
【００２４】
次に、図２Ｂに示すように、分離層２０２の上に、ＧａＮより大きなバンドギャップエネルギーを有してアルミニウムを含む窒化物半導体からなる障壁層１０２、ＧａＮからなるチャネル層１０１を、順次に結晶成長する。
【００２５】
例えば、有機金属気相成長法により、トリメチルガリウム、トリメチルアルミニウム、およびアンモニアをソースガスとしてＡｌ0.2Ｇａ0.8Ｎを結晶成長することで、障壁層１０２が形成できる。Ａｌ0.2Ｇａ0.8Ｎは、バンドギャップエネルギーが３．８ｅＶであり、ＧａＮ（３．４２ｅＶ）より大きい（非特許文献２参照）。また、トリメチルガリウムおよびアンモニアをソースガスとしてＧａＮを結晶成長することで、障壁層１０２の上にチャネル層１０１が形成できる。例えば、これらの結晶成長において、基板温度条件は１０５０℃とすればよい。
【００２６】
上述した有機金属気相成長法によれば、窒化物半導体の各層は、＋ｃ軸方向に結晶成長し、成長している表面がＩＩＩ族極性面となる。このため、障壁層１０２は、表面をＩＩＩ族極性面として結晶成長し、障壁層１０２のＩＩＩ族極性面上に、チャネル層１０１が結晶成長することになる。言い換えると、障壁層１０２は、チャネル層１０１のＮ極性面に形成された状態となる。
【００２７】
次に、図２Ｃに示すように、チャネル層１０１のＩＩＩ族極性面の上に、ドレイン電極１０３を形成する。例えば、ドレイン電極形成領域に開口部を備えるレジストパターンを、チャネル層１０１のＩＩＩ族極性面に形成する。次に、蒸着法などにより所定の電極材料を堆積する。この後、レジストパターンを除去（リフトオフ）することで、ドレイン電極形成領域に、ドレイン電極１０３が形成できる。このようにしてドレイン電極１０３を形成した後、例えば、アニールすることで、ドレイン電極１０３をチャネル層１０１にオーミック接続させる。
【００２８】
次に、図２Ｄに示すように、障壁層１０２およびチャネル層１０１の積層構造と基板２０１とを、分離層２０２で分離する。六方晶系の窒化ホウ素は、グラファイトと同様に、六角形の頂点にホウ素と窒素とが交互に配置されて構成された六角網面の層が積層された構造を有し、各層間は、弱いファンデルワールス力で結合されている。このため、六方晶系の窒化ホウ素は、機械加工が容易であり、分離層２０２で分離が可能である。例えば、剥離用の基板を、チャネル層１０１に貼り付け、剥離用の基板を基板２０１側より引き離すことで、積層構造と基板２０１とが、分離層２０２で容易に分離する。
【００２９】
次に、上述したように積層構造と基板２０１とを分離した後で、図２Ｅに示すように、障壁層１０２の上のソース電極形成領域に残る分離層２０２を除去して障壁層１０２の上にソース電極１０５を形成する。例えば、公知のフォトリソグラフィー技術により、ソース電極形成領域に開口部を備えるレジストパターンを形成する。次いで、形成したレジストパターンをマスクとし、分離後に残る分離層２０２のソース電極形成領域を選択的にエッチング除去し、障壁層１０２を露出させる。次に、レジストパターンを残した状態で、例えば、蒸着法などにより所定の電極材料を堆積する。この後、レジストパターンを除去（リフトオフ）することで、ソース電極形成領域に、ソース電極１０５が形成できる。また、ソース電極１０５を形成した後、例えば、アニールすることで、ソース電極１０５を障壁層１０２にオーミック接続させる。
【００３０】
なお、ソース電極１０５の周囲に分離層２０２を残しておくことで、この後で行われる熱処理における保護膜として作用させることができる。また、窒化ホウ素はバンドギャップエネルギーが、５．２ｅＶ程度と大きく、グラファイトと比較して絶縁性が高いため、絶縁保護膜としても作用する（非特許文献３参照）。加えて、以降に説明するように、残しておく分離層２０２を、ゲート絶縁層として用いることができる。
【００３１】
次に、図２Ｆに示すように、残してある分離層２０２の上にゲート電極１０４を形成する。ゲート電極１０４は、ドレイン電極１０３に対向して配置されればよい。例えば、ゲート電極形成領域に開口部を備えるレジストパターンを形成する。次に、蒸着法などにより所定の電極材料を堆積する。この後、レジストパターンを除去（リフトオフ）することで、ゲート電極形成領域の分離層２０２の上にゲート電極１０４が形成できる。ゲート電極１０４を形成した分離層２０２は、ゲート絶縁層として機能する。なお、耐熱金属によりゲート電極１０４を形成する場合、ソース電極１０５を形成する前にゲート電極１０４を形成してもよい。
【００３２】
ここで、上述した剥離用の基板は、ソース電極１０５およびゲート電極１０４の形成においては取り除いておくことが必要となる。この剥離用の基板の除去や上述したソース電極１０５およびゲート電極１０４の形成は、図３に示すように、チャネル層１０１のドレイン電極１０３形成側（ＩＩＩ族極性面の側）を、ホウ化ジルコニウム（ＺｒＢ2）の結晶からなる支持基板３０１に貼り付けて支持された状態で行うとよい。ホウ化ジルコニウムは、ＧａＮとの間に格子定数で０．６％、膨張率で５％の違いしかなく、様々な熱処理工程において、熱膨張差によるチャネル層１０１の変形や、剥離などを招くことがない。また、ホウ化ジルコニウムは、Ｍｏなどの金属と同程度の熱伝導性を有し、放熱性に優れているため、この点においても、支持基板として有用である（非特許文献４参照）。
【００３３】
以上に説明したように、本実施の形態における製造方法によれば、六方晶系の窒化ホウ素層およびこの上に結晶成長させることが可能なＡｌを含む窒化物半導体層を用い、結晶成長させる基板より容易にＧａＮの層を分離できるようにした。Ａｌを含む窒化物半導体層は、ＧａＮより大きなバンドギャップエネルギーとすることができ、これを障壁層とすることができる。このため、障壁層１０２の上にチャネル層１０１が形成できるようになる。通常の有機金属気相成長法を用いれば、窒化物半導体層の結晶成長している面は、ＩＩＩ族極性面となるので、障壁層１０２のＩＩＩ族極性面上にチャネル層１０１が形成できるようになる。この結果、チャネル層１０１のＮ極性面上に障壁層１０２を配置できるようになる。
【００３４】
このように、チャネル層１０１のＮ極性面上に障壁層１０２が形成できるので、これらのヘテロ界面に、分極効果により２次元ホールガスを生成させることができるようになる。このように、ヘテロ界面に２次元ホールガスが生成できるので、前述したように、ノーマリーオフ動作が可能となり、また、ドレイン電流をゲート電極の面積に比例させるようにできるので、電流密度を大きくすることができる。
【００３５】
また、各窒化物半導体層を、例えば、導電性ＧａＮ基板など高価な基板を用いる必要が無く、よく用いられているサファイア基板上に結晶成長できるので、製造コストの低減が図れるようになる。
【００３６】
次に、分離層として用いた六方晶系の窒化ホウ素について説明する。六方晶系の窒化ホウ素は、よく知られているように、グラファイトと同様の結晶構造を有している。発明者らの鋭意研究の結果、六方晶系の窒化ホウ素の層の上には、ＧａＮは層として結晶成長させることができないが、Ａｌを含む窒化物半導体であれば、層（膜）として結晶成長させることができることを見いだした。
【００３７】
六方晶系の窒化ホウ素は、例えばサファイア基板の上に結晶成長させることができ、このように形成した窒化ホウ素層の上に、ＡｌＧａＮの層であれば形成できるので、窒化ホウ素層の上に、ＡｌＧａＮ層を形成すれば、この上にＧａＮ層が形成できる。このようにして、窒化ホウ素層の上にＡｌＧａＮ層を介して形成したＧａＮの層は、図４の写真に示すように、極めて平坦な表面状態で形成できる。なお、図４は、光学顕微鏡による観察結果である。
【００３８】
また、この状態をＸ線回折分析すると、図５に示すように、ＧａＮ層の（０００２）からの回折、およびＡｌＧａＮ層の（０００２）からの回折が、各々明瞭に観察された。ＧａＮ層のｃ軸格子定数は、０．５１８７ｎｍであり、無歪みのＧａＮのｃ軸格子定数０．５１８５５ｎｍに近く、形成されたＧａＮ層のｃ軸格子歪みは、＋０．０２８９％と求められた。また、ＡｌＧａＮ層のｃ軸格子定数は、０．５１５４ｎｍであり、Ａｌ0.16Ｇａ0.84Ｎの組成となっていることがわかった。なお、ＡｌＧａＮに限らず、ＡｌＮも六方晶系の窒化ホウ素の上に結晶成長できることがわかっている。発明者らの検討により、ＡｌxＧａ1-xＮ（０．１≦ｘ≦１）であれば、六方晶系の窒化ホウ素の層の上に結晶成長できることが判明している。
【００３９】
以上のことより、サファイア基板の上に、六方晶系の窒化ホウ素の層を形成し、この上にＡｌＧａＮなどのＡｌを含む窒化物半導体の層を介することで、結晶性のよいＧａＮ層が結晶成長できることがわかる。
【００４０】
上述したように、窒化ホウ素層およびＡｌＧａＮ層を介してサファイア基板の上に形成したＧａＮ層は、窒化ホウ素層の部分で、サファイア基板より容易に分離できる。例えば、剥離用基板を用意し、この剥離用基板に導電性両面粘着テープを用いてＧａＮ層を貼り付ける。この状態では、サファイア基板、ＡｌＧａＮ層、ＧａＮ層、および剥離基板の順に積層された状態となっている。この状態より、サファイア基板の側より剥離基板を離間させると、ＡｌＧａＮ層，ＧａＮ層からなる積層構造が、窒化ホウ素層の部分でサファイア基板より分離する。
【００４１】
前述したように、六方晶系の窒化ホウ素は、積層されている六角網面の各層間は、弱いファンデルワールス力で結合されており、この層間の結合力は、粘着テープの粘着力より弱い。このため、上述したようにすることで、上記積層構造は、窒化ホウ素層の部分でサファイア基板より容易に分離させることができる。
【００４２】
このように分離して剥離基板の上に転写されたＧａＮ層およびＡｌＧａＮ層をＸ線回折分析すると、図６に示すように、転写前のＸ線回折同様に、ＧａＮ層の（０００２）からの回折およびＡｌＧａＮ層の（０００２）からの回折が、各々明瞭に観測された。転写されたＧａＮ層のｃ軸格子定数は、０．５１８５５ｎｍであり、無歪みのＧａＮのｃ軸格子定数０．５１８５５ｎｍに近く、転写することにより、ＧａＮ層は無歪みとなっていることがわかった。
【００４３】
次に、剥離基板の上に転写されたＧａＮ層のラマン散乱スペクトルを図７に示す。ＧａＮ層のＥ2モードが５６７ｃｍ-1に明瞭に観測され、また、ＧａＮ層のＡ1モードが７３３ｃｍ-1に明瞭に観測された。この結果は、無歪みのＧａＮのＥ2モード５６７ｃｍ-1、Ａ1モード７３３ｃｍ-1とほぼ一致している。これらのことより、ＧａＮ層は、転写により無歪みとなることがわかった。
【００４４】
次に、分離して剥離基板の上に転写されたＧａＮ層およびＡｌＧａＮ層のカソードルミネッセンススペクトルを図８に示す。カソードルミネッセンスの測定は、室温（２３℃程度）で、加速電圧は１０ｋＶである。ＡｌＧａＮ層からの発光が、３３２ｎｍに明瞭に観測され、またＧａＮ層からの発光も、３６３ｎｍ付近に観測される。
【００４５】
以上に説明したことから明らかなように、六方晶系の窒化ホウ素層およびこの上に結晶成長させることが可能なＡｌを含む窒化物半導体の層を利用することで形成したＧａＮ層は、高品質な結晶性を保持した状態で、成長基板より分離させることができることがわかる。
【００４６】
なお、分離のために用いた剥離基板は、サファイア基板を用いてもよく、また、ガラスなどの透明な絶縁性基板、シリコン、シリコンカーバイト、ＧａＮ、ＡｌＮなどの半導体基板、銅、銀などの高い熱伝導率を有する金属、プラスチック、紙などの折り曲げ可能な基板であってもよいことはいうまでもない。
【００４７】
また、上述では、導電性両面粘着テープにより剥離基板に貼り付けるようにしたが、これに限るものではなく、金属シート、低温はんだ、また、導電性接着材を用いて剥離基板に貼り付けるようにしてもよい。例えば、金属シートや低温はんだを用いる場合、これら材料の融点近傍まで加熱することで、剥離基板に融着させることができる。
【００４８】
以上に説明したように、本発明によれば、ＧａＮを用いた縦型の電界効果トランジスタにおいて、素子の作製にコストの上昇を招くことなく、ドレイン電流密度を大きくできるようになる。
【００４９】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、障壁層１０２の上にチャネル層１０１を結晶成長した後、チャネル層１０１の上に六方晶系の窒化ホウ素からなる表面保護層を形成してもよい。六方晶系の窒化ホウ素は、融点が３０００℃と高く、熱処理時にチャネル層１０１の表面が保護できる。
【００５０】
また、ドレイン電極およびソース電極の形成領域に、ｎ型不純物をイオン注入して不純物領域を形成しておき、コンタクト抵抗を下げるようにしてもよい。更に、ゲート電極を耐熱金属で形成することにより、ゲート電極を形成した後で分離層２０２、障壁層１０２を介してチャネル層１０１のソース電極形成領域にｎ型不純物をイオン注入し、熱処理することで、ゲート電極と自己整合する位置にソース電極形成領域が形成でき、オン抵抗を著しく低減することができる。
【００５１】
また、チャネル層を、障壁層の側のｐ型のＧａＮ層とドレイン電極形成側のｎ型のＧａＮ層との２層構造としてもよい。ｐ型のＧａＮ層は比較的低濃度にｐ型不純物が導入されたｐ-−ＧａＮ層とし、ｎ型のＧａＮ層は比較的高濃度にｎ型不純物が導入されたｎ+−ＧａＮ層とすればよい。チャネル層の上にｐ-−ＧａＮ層およびｎ+−ＧａＮ層を順次に結晶成長し、ｎ+−ＧａＮ層にドレイン電極を形成した後、ドレイン電極が形成されていないｎ+−ＧａＮ層を選択的に除去する。このようにすることで、ドレイン電極のコンタクト抵抗が下げられ、オン抵抗が低減でき、また、オフ耐圧を向上させることができる。
【符号の説明】
【００５２】
１０１…チャネル層、１０２…障壁層、１０３…ドレイン電極、１０４…ゲート電極、１０５…ソース電極、２０２…分離層。
【図１】
0005596653.tif 000002
【図２Ａ】
0005596653.tif 000003
【図２Ｂ】
0005596653.tif 000004
【図２Ｃ】
0005596653.tif 000005
【図２Ｄ】
0005596653.tif 000006
【図２Ｅ】
0005596653.tif 000007
【図２Ｆ】
0005596653.tif 000008
【図３】
0005596653.tif 000009
【図５】
0005596653.tif 000010
【図６】
0005596653.tif 000011
【図７】
0005596653.tif 000012
【図８】
0005596653.tif 000013
【図９】
0005596653.tif 000014
【図４】
0005596653.tif 000015