(57)【特許請求の範囲】
【請求項１】
低周波の局部発振信号を出力するシンセサイザと、
複数の遅延回路を多段に接続して各遅延回路に前記局部発振信号を入力することで第１の多相局部発振信号を生成する第１の遅延回路列及び前記第１の多相局部発振信号を入力され、ベースバンド帯域の送信信号を高周波の搬送波周波数に変換する第１のミキサ回路を含む送信回路と、
複数の遅延回路を多段に接続して各遅延回路に前記局部発振信号を入力することで第２の多相局部発振信号を生成する第２の遅延回路列及び前記第２の多相局部発振信号を入力され、前記搬送周波数の受信信号をベースバンド帯域に周波数変換する第２のミキサ回路を含む受信回路と、
前記送信回路及び前記受信回路間に設けられたループバック経路と、
を備え、
前記ループバック経路を介して前記第２のミキサ回路にフィードバックされた前記第１のミキサ回路の出力信号を前記第２のミキサ回路で周波数変換したときの信号強度が最小となるように前記第１の多相局部発振信号の各位相を調整することにより、前記送信回路における前記第１の多相局部発振信号間の位相誤差を調整することを特徴とする送受信装置。
【請求項２】
請求項１に記載の送受信装置において、
前記第１のミキサ回路の出力信号に発生するスプリアスを前記第２のミキサ回路によって周波数変換したときの信号強度が最小となるように前記第１の多相局部発振信号の各位相を調整することにより前記送信回路における前記第１の多相局部発振信号間の位相誤差を調整可能であることを特徴とする送受信装置。
【請求項３】
請求項１に記載の送受信装置において、
前記第２のミキサ回路で生成した信号に発生するスプリアスの信号強度が最小となるように前記第２の多相局部発振信号の各位相を調整することにより、前記受信回路における第２の多相局部発振信号間の位相誤差を調整可能であることを特徴とする送受信装置。
【請求項４】
前記第２のミキサ回路により、周波数変換した前記第１のミキサ回路の出力信号に発生するスプリアスの信号強度を検出し、該信号強度が最小となるまで前記送信回路における各遅延回路の遅延時間量を各々変更することにより前記送信回路における前記第１の多相局部発振信号間の位相誤差を調整することを特徴とする請求項２に記載の送受信装置。
【請求項５】
前記第２のミキサ回路により、前記第２のミキサ回路で生成した信号に発生するスプリアスの信号強度が最小となるまで前記受信回路における各遅延回路の遅延時間量を各々変更することにより前記受信回路における前記第２の多相局部発振信号間の位相誤差を調整することを特徴とする請求項３に記載の送受信装置。
【請求項６】
請求項１乃至５の何れか一項に記載の送受信装置において、各多相局部発振信号の位相は、各遅延回路に接続したバッファの駆動力を変化させることで、各々独立に調整可能であることを特徴とする送受信装置。
【請求項７】
請求項１乃至６の何れか一項に記載の送受信装置において、前記第１のミキサ回路及び前記第２のミキサ回路は、各多相局部発振信号が入力される、並列接続したトランジスタ群からなる回路を備え、前記トランジスタ群のうちＯＮ／ＯＦＦするトランジスタを切り替えることによって周波数変換を行うことを特徴とする送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号を搬送波にのせて通信する方式を採用する送受信装置に関する。
【背景技術】
【０００２】
昨今、ＵＷＢ（Ultra Wide Band）などのように、３〜１１ＧＨｚの高周波、広帯域で信号の送受信を行う通信方式が普及している。
かかる通信方式に用いる送受信機の構成としては、スーパーヘテロダイン方式とダイレクトコンバージョン方式がある。スーパーへテロダイン方式では受信した高周波信号をベースバンド信号にダウンコンバート（周波数変換）するのに、複数回の変換をおこなうため、回路規模が大きくなってしまうが、ダイレクトコンバージョン方式はダウンコンバートを１回でおこなうため、構成が簡素になり、実装面積を縮小できる。
【０００３】
また、ＵＷＢでは信号の変調方式として、ＱＰＳＫ（Quadrature Phase Shift Keying）やＤＣＭ（Dual Carrier Modulation）といった方式を採用している。上述のダイレクトコンバージョン方式では、９０度ずつ位相がずれた４位相の局部発振信号でダウンコンバートすることでこれらの変調信号を復調する。
また、ＵＷＢでは広帯域に信号を拡散させるため、短時間に搬送波周波数を切り替える（周波数ホッピング技術）必要がある。周波数ホッピングでは、３バンドごとにバンドグループを形成しており、連続して一続きのデータを送受信する間に３バンドを高速で切り替えている。従って、送受信機としては、複数のバンドグループに対応する必要がある。
すなわち、ＵＷＢ等周波数ホッピングを行う通信方式での送受信実現するために、送受信機には、ミキサ回路（周波数変換回路）で短時間に周波数が切り替わる、例えば４位相の局部発振信号が必要となり、シンセサイザにて４位相の高周波信号を生成している。
４位相を生成するための第１の手法として、所望の周波数の２倍周波数で発振回路を発振させ、分周することで４位相を取り出す方法がある。
【０００４】
しかしながら、この方法では、発振回路を最大搬送波周波数１１ＧＨｚの２倍の周波数で発振させることとなり、ＣＭＯＳ回路では周波数が高すぎて現実的ではない。
また、生成した４位相の信号を、位相を正確に保ったまま送信、受信のそれぞれのミキサ回路に伝送することは困難である。これは以下の理由による。
ＣＭＯＳの高周波回路では、配線やデバイス間につく望ましくない寄生容量によってインピーダンスが低下する。これに対しては、チップ上にスパイラルインダクタを形成することが有効であるが、スパイラルインダクタは通常１００ｕｍ四方の大きさであり、通常のトランジスタ（ゲート長数１０ｎｍ、ゲート幅数ｕｍ）と比べて大きい。このため、スパイラルインダクタを含む回路では、回路面積が大きくなり、回路間の配線が長くなってしまうが、複数の配線それぞれにつく容量をコントロールすることはそもそも困難であり、配線ごとに位相差や振幅差が生じてしまう。その影響は高周波信号においてより顕著になる。局部発振信号に位相差や振幅差がある状態でミキサ回路にて周波数変換をおこなうと、ＱＰＳＫ変調やＤＣＭ変調の信号を復調する精度が低下し、信号の送受信特性が悪化する。
【０００５】
また、４位相を生成するための第２の手法として、発振回路で生成した信号を、抵抗、容量といったパッシブ素子からなる移相器によって位相をずらすことにより４位相を取り出す方法がある。
この方法では、変動する位相量が周波数によって異なるため、広帯域で正確に９０度ずつずらすことが困難である。また３〜１１ＧＨｚと高周波であるために素子値が小さくなりすぎ、配線抵抗や配線容量といった寄生素子の影響を受けて特性が変化してしまうという問題がある。
さらに、第３の手法として、ＱＶＣＯ（Quadrature Voltage Controlled Oscillator）という、２つの発振回路を互いに影響しあうように結合させて４位相を発振する方法がある。
この方法では、発振回路を２つ搭載することにより占有面積と消費電力が大きくなることと、２つの発振回路が互いに影響しあうことから、雑音特性が悪化するという問題がある。また、第１の方法と同様、生成した４位相の信号を正確にミキサ回路に伝送することは困難である。
【０００６】
次に、シンセサイザにて短時間に周波数を切り替えるために、第１の手法として、ＳＳＢ（Single Side Band）  Ｍｉｘｅｒにて変換周波数を切り替える方法がある。
この方法では、ＳＳＢ  Ｍｉｘｅｒへ入力する信号として正確な４位相の信号が必要であり、先述の４位相信号生成と同様の問題が発生する。
また、第２の手法として、ＰＬＬ（Phase Locked Loop）を３つ搭載し、出力する周波数を切り替える方法があるが、この方法では、回路面積と消費電力が大きくなるという問題がある。
多相の局部発振信号を、短期間で周波数を切り替えて生成することをシンセサイザにて行うことには以上のような問題があった。
それに対し、シンセサイザからの局部発振信号をもとに、多相局部発振信号生成回路により多相局部発振信号を生成し、ミキサにおいて周波数変換をおこなう方法が原理的に可能であることは既に知られている。
【０００７】
しかしながら、一般的には多相局部発振信号生成回路やそれに対応したミキサ回路の回路規模が大きくなることや、消費電力が大きくなる等デメリットの方が大きいため、一般に採用されることが少なかった。
特許文献１には、複数の通信規格に対応した送受信システムを１つに集積するコンボチップにおいて、局部発振信号のデューティを制御する回路と、所定信号の１／ｎ倍の周波数を持つ局部発振信号を所定信号の１周期分ずつ位相を順次遅延させる直列接続されたｎ個の移相器と、個々の移相器からの出力信号に基づいて高周波信号の周波数変換をおこなうｎ個のサブミキサ回路と、ｎ個のサブミキサ回路の出力を合成する演算器からなる送受信システムが開示されている。
かかる送受信システムでは、チップ面積を増加させることなく複数キャリア周波数に対応させることが出来る。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に開示の技術では、５ＧＨｚ超の高周波信号を、位相ずれやデューティを精度高く生成するという問題は解消できていない。
本発明は、高周波かつ広帯域にわたり局部発振信号の位相ずれによってＱＰＳＫ変調やＤＣＭ変調などの変復調精度を維持しつつ、搬送波周波数が短時間に頻繁に切り替わる周波数ホッピングに対応でき、かつその回路面積と消費電力が小さくすることが出来る送受信装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
以上の課題を解決するために、請求項１の発明は、低周波の局部発振信号を出力するシンセサイザと、複数の遅延回路を多段に接続して各遅延回路に前記局部発振信号を入力することで第１の多相局部発振信号を生成する第１の遅延回路列及び前記第１の多相局部発振信号を入力され、ベースバンド帯域の送信信号を高周波の搬送波周波数に変換する第１のミキサ回路を含む送信回路と、複数の遅延回路を多段に接続して各遅延回路に前記局部発振信号を入力することで第２の多相局部発振信号を生成する第２の遅延回路列及び前記第２の多相局部発振信号を入力され、前記搬送周波数の受信信号をベースバンド帯域に周波数変換する第２のミキサ回路を含む受信回路と、前記送信回路及び前記受信回路間に設けられたループバック経路と、を備え、前記ループバック経路を介して前記第２のミキサ回路にフィードバックされた前記第１のミキサ回路の出力信号を前記第２のミキサ回路で周波数変換したときの信号強度が最小となるように前記第１の多相局部発振信号の各位相を調整することにより、前記送信回路における前記第１の多相局部発振信号間の位相誤差を調整する送受信装置を特徴とする。
また、請求項２の発明は、請求項１に記載の送受信装置において、前記第１のミキサ回路の出力信号に発生するスプリアスを前記第２のミキサ回路によって周波数変換したときの信号強度が最小となるように前記第１の多相局部発振信号の各位相を調整することにより前記送信回路における前記第１の多相局部発振信号間の位相誤差を調整可能である送受信装置を特徴とする。
【００１０】
また、請求項３の発明は、請求項１に記載の送受信装置において、前記第２のミキサ回路で生成した信号に発生するスプリアスの信号強度が最小となるように前記第２の多相局部発振信号の各位相を調整することにより、前記受信回路における第２の多相局部発振信号間の位相誤差を調整可能である送受信装置を特徴とする。
また、請求項４の発明は、前記第２のミキサ回路により、周波数変換した前記第１のミキサ回路の出力信号に発生するスプリアスの信号強度を検出し、該信号強度が最小となるまで前記送信回路における各遅延回路の遅延時間量を各々変更することにより前記送信回路における前記第１の多相局部発振信号間の位相誤差を調整する請求項２に記載の送受信装置を特徴とする。
【００１１】
また、請求項５の発明は、前記第２のミキサ回路により、前記第２のミキサ回路で生成した信号に発生するスプリアスの信号強度が最小となるまで前記受信回路における各遅延回路の遅延時間量を各々変更することにより前記受信回路における前記第２の多相局部発振信号間の位相誤差を調整請求項３に記載の送受信装置を特徴とする。
また、請求項６の発明は、請求項１乃至５の何れか一項に記載の送受信装置において、各多相局部発振信号の位相は、各遅延回路に接続したバッファの駆動力を変化させることで、各々独立に調整可能である送受信装置を特徴とする。
また、請求項７の発明は、請求項１乃至６の何れか一項に記載の送受信装置において、前記第１のミキサ回路及び前記第２のミキサ回路は、前記多相局部発振信号が入力される、並列接続したトランジスタ群からなる回路を備え、前記トランジスタ群のうちＯＮ／ＯＦＦするトランジスタを切り替えることによって周波数変換を行う送受信装置を特徴とする。
【発明の効果】
【００１２】
以上のように構成したので、本発明によれば、３〜１１ＧＨｚといった広帯域かつ高周波で周波数変換ができ、かつ局部発振信号の位相ずれによってＱＰＳＫ変調やＤＣＭ変調などの変復調精度を維持しつつ、搬送波周波数が短時間に頻繁に切り替わることに対応可能な送受信装置とすることが可能となる。
【図面の簡単な説明】
【００１３】
【図１】遅延回路にて多相信号を生成し、ミキサでＩＱの直交周波数変換をする構成を説明する図。
【図２】遅延回路の具体的な構成を示す図。
【図３】多相クロックの位相をデジタル信号で調節する概念を示す図。
【図４】図３で説明した遅延時間を離散的に変更可能な遅延回路の具体的構成を示す図。
【図５】一般的なギルバートセル型ミキサ回路を示す図。
【図６】本発明における多相局部発振信号をもちいて周波数変換をおこなうミキサ回路の第１の例を示す図である。
【図７】多相局部発振信号を用いて周波数変換をおこなうミキサ回路の第２の例を示す図。
【図８】図６に示したミキサ回路に入力する多相局部発振信号の第１の例を示す図。
【図９】図６に示したミキサ回路に入力する多相局部発振信号の第２の例を示す図。
【図１０】局部発振信号のデューティ比調節回路の例を示す図。
【図１１】図３で示した位相調節回路にて遅延時間を調節するために、多相信号間の位相のばらつきを検出する構成を示す図。
【図１２】図１１で説明したスプリアスの様子を示す図。
【図１３】ＳＳＢ  Ｍｉｘｅｒの構成を示す図。
【発明を実施するための形態】
【００１４】
以下に、図面を用いて本発明の実施の形態を詳細に説明する。
図１は、送信回路を例に、遅延回路にて多相信号を生成し、ミキサでＩＱの直交周波数変換をする構成について説明する図である。
図１に示す送信回路は、直列接続した遅延回路１と、各々の遅延回路からの出力を混合するミキサ２（２−１、２−２）を備えている。
シンセサイザからの局部発振信号は入力３から遅延回路１に入力される。直列に複数接続して各々の出力を取り出すことで、位相がずれた多相信号を取り出すことが出来る。
なお、遅延回路の遅延時間は制御線４によって一斉に調整できる。
遅延回路１段ごとに、局部発振信号周期の１／１２位相ずれ、１２段の遅延回路で１周期分位相がずれるように、フィードバック制御によって遅延時間を制御する。半導体チップの製造上の問題で遅延回路の遅延時間を全て均一にすることが難しいため、このままでは多相信号間の位相を等しくすることは難しいため、後述のキャリブレーションが必要である。
【００１５】
図２は、遅延回路の具体的な構成を示す図である。
図２において、差動信号５をＮｃｈトランジスタ６、７のゲートに入力し、差動出力８を得る。この回路の遅延時間はＮｃｈ電流源９、もしくはＰｃｈ電流源１０、１１が流す電流が、出力ノードにつく負荷容量をチャージする時間で決まるため、電流源９、１０、１１の電流量を調節することで遅延時間を調節することができる。
【００１６】
図３は、多相クロックの位相をデジタル信号で調節する概念を示す図である。
図３の構成では、直列接続した遅延回路１ａから信号を取り出し、信号を増幅するバッファ１２にて遅延時間をそれぞれ独立に離散的に変更できるようになっている。
遅延時間の調整はデジタル信号によって微調整する。これにより、多相信号の位相を等間隔にそろえることができる。
【００１７】
図４は、図３で説明した遅延時間を離散的に変更可能な遅延回路の具体的構成を示す図である。
信号を増幅するバッファ１３を、サイズを変えて並列に接続し、それらをスイッチ１４で選択的に動作させることにより、出力につく負荷は一定のままバッファの駆動力を変化させることができ、遅延時間を調節することができる。即ち、バッファ１３の数に比例して駆動力を強めることが出来る。
【００１８】
図５は、一般的なギルバートセル型ミキサ回路を示す図である。
図５に示す構成は、送信、受信用のミキサ回路で一般的に用いられる構成である。
以下、簡単のため送信ミキサ回路を例に説明する。
図５において、トランジスタ１５、１６のゲートにベースバンド信号が入力され、トランジスタ１７、１８、１９、２０のゲートに局部発振信号が入力される。取り出す信号は周波数変換されている。
【００１９】
図６は、本発明における多相局部発振信号をもちいて周波数変換をおこなうミキサ回路の第１の例を示す図である。
図６に示すミキサ２ａは、直列（縦積み）接続しＮｃｈトランジスタを並列接続したアンプ回路を、複数（ａ〜ｄ）備えている。
図５と同様にＮｃｈトランジスタ２１、２２のゲートにベースバンドからの信号が入力される。
縦積み接続したＮｃｈトランジスタ２３〜４６のゲートには、後述するキャリブレーションにより等間隔に位相が調節された多相局部発振信号（周波数は搬送波周波数の１／３）が入力される。
回路ａ（トランジスタ２３、２４、２５、２６、２７、２８）で、図５のトランジスタ１７と同じはたらきをする。
また、回路ｂ（トランジスタ２９〜３４）で図５のトランジスタ１８、回路ｃ（トランジスタ３５〜４０）で図５のトランジスタ１９、回路ｄ（トランジスタ４１〜４６）で、図５のトランジスタ２０と同じ働きをする。
【００２０】
図７は、多相局部発振信号を用いて周波数変換をおこなうミキサ回路の第２の例を示す図である。
図７においては、ベースバンド信号を入力する方のトランジスタの側が縦積み接続されている。
トランジスタ５１、５２の組、トランジスタ５３、５４の組及びトランジスタ５５、５６の組が、並列接続され、さらに、トランジスタ５７、５８の組、トランジスタ５９、６０の組及びトランジスタ６１、６２の組が並列接続されている。
局部発振信号は、トランジスタ６３〜６６に入力される。なお、回路の働きは図６の場合と基本的に同じである。
【００２１】
図８は、図６に示したミキサ回路に入力する多相局部発振信号の第１の例を示す図である。
図８において、図６の並列回路ａ、ｂにおけるトランジスタ２３〜３４のＯＮ／ＯＦＦ状態を示している。
図８において斜線で示す期間、図６の縦積みトランジスタのペア（例えばトランジスタ２３、２４のペア、トランジスタ２５、２６のペア、トランジスタ２７、２８のペア）が同時にオンするため、トランジスタ２３、２４、２５、２６、２７、２８をあわせた動作は、図５のトランジスタ１７と同じ働きをし、かつ変換周波数は局部発振信号の３倍となる。なお、多相局部発振信号のデューティ比は半分となっていることが条件である。
【００２２】
図９は、図６に示したミキサ回路に入力する多相局部発振信号の第２の例を示す図である。
図８と同様に、図６におけるトランジスタ２３〜３４のＯＮ／ＯＦＦ状態を示している。図８中、斜線で示した時間が、図６の縦積みトランジスタのペアが同時にオンする時間である。
同じく、トランジスタ２３、２４、２５、２６、２７、２８をあわせた動作は、図５のトランジスタ１７と同じ働きをし、変換周波数も局部発振信号の３倍となる。
この場合、多相局部発振信号のデューティ比は約１／４であればよく、高い精度は必要ない。
【００２３】
図１０は、局部発振信号のデューティ比調節回路の例を示す図である。
図９の例で示したように、局部発振信号のデューティ比は約１／４になっていればよく、その精度は±１／１２位相と非常に粗いため、定電流７０で容量７１を駆動するバッファ回路をシンセサイザ出力部にもちいれば、定電流７０の電流値と容量７１の容量値を調節することでデューティ比を要求される範囲内に収めることが可能である。
本発明の回路構成では、上述した特許文献１の回路構成のように正確にデューティ比を決める必要がないため、回路面積が少なく、低消費電力で実現できる。
【００２４】
図１１は、図３で示した位相調節回路にて遅延時間を調節するために、多相信号間の位相のばらつきを検出する構成を示す図である。
本構成では、キャリブレーションのため、送信ミキサ回路（第１のミキサ回路）８４で周波数変換した信号を受信ミキサ回路（第２のミキサ回路）８５で再度周波数変換して元のベースバンド信号に戻すための、ループバック経路８６を有している。シンセサイザ８０で生成した局部発振信号は、遅延回路が直列接続された送信側の遅延回路列８２（第１の遅延回路列）、受信側の遅延回路列８１（第２の遅延回路列）に入力される。問題となる製造上のデバイスばらつきはランダムに発生するため、遅延回路列８１、８２はそれぞれ独立にキャリブレーションする必要がある。
【００２５】
まず遅延回路列８２のキャリブレーションをおこなう手順を説明する。
遅延回路列８２の出力の多相信号間の位相がばらついている場合、送信ミキサ回路８４によって周波数変換された送信ＲＦ信号は、搬送波周波数の１／３及び２／３周波数とそれ以上の高調波のスプリアスが発生する。そこで、まずループバック経路８６を通り、受信ミキサ回路８５で搬送波周波数の１／３で周波数変換（ダウンコンバート）する。これで、送信ミキサ回路８４で生じた搬送波周波数の１／３のスプリアスをベースバンドに周波数変換できるので、この強度を検出する。遅延回路列８２の遅延回路各段の遅延時間量を各々独立に変更していき、受信回路で検出する信号強度が最小となるような設定を調べれば、送信ミキサ回路８４で発生している１／３スプリアスを最小にすることができる。受信ミキサ回路８５にて搬送波周波数の１／３周波数で周波数変換するには、図６におけるトランジスタ２３、２４のゲートに同位相の信号を入力し、トランジスタ２５、２６、２７、２８についてはオフにするという方法で実現する。
【００２６】
以上のような方法を搬送波周波数の２／３周波数および受信側の遅延回路列８１で繰り返すことにより、遅延回路列８１、８２で発生する多位相信号間の位相が等しくなる。
受信側の遅延回路列８１のキャリブレーションの場合は、ループバック経路８６を用いることなく、受信ミキサ回路８５で生成した信号のスプリアスを直接検知し、各周波数におけるスプリアスが最小となるように遅延回路列８１の各遅延回路の遅延時間量を調整すればよい。
なお、この手法を用いると、送信、受信の各ミキサ回路８４、８５にデバイスのばらつきがある場合でも、精度が良く周波数変換がおこなえるように調整された多相信号を生成することができる。
【００２７】
図１２は図１１で説明したスプリアスの様子を示す図である。
横軸が周波数、縦軸が信号強度をあらわしている。
図では搬送波周波数を９ＧＨｚとし、図１１の送信ミキサ回路８４で周波数変換された望ましい信号９０の他にスプリアスが３ＧＨｚと６ＧＨｚで生じる。これを受信ミキサ回路８５で３ＧＨｚの周波数変換をおこなうことで、ベースバンド信号として取り込み、信号強度を検出する。
【００２８】
図１３は、本発明の送受信装置のシンセサイザに適用可能なＳＳＢ  Ｍｉｘｅｒの構成を示す図である。
ＳＳＢ  Ｍｉｘｅｒ回路は、高速の周波数切り替えに有効であるが、高周波で動作させることが難しい。
図１３の構成は、シンセサイザで出力する発振周波数を高速で切り替えるために有効な回路構成である。
かかる構成によっては、周波数ω１、ω２の入力信号に対して、周波数（ω１＋ω２）の出力信号を生成することができる。入力信号の一方の正負を反転させることで、出力信号の周波数を（ω１−ω２）に瞬時にきりかえることができるため、高速な周波数切り替えに有効である。
しかし、ＳＳＢ  Ｍｉｘｅｒに入力する信号は正確に９０度位相がずれていなければ、不要なイメージ波が発生してしまう。このため、出力周波数が約１０ＧＨｚの場合は入力周波数も約１０ＧＨｚでかつ４相が必要となり、現実的にＣＭＯＳ回路で実装しにくくなる。本発明による回路構成では、シンセサイザの出力周波数は搬送波周波数の１／３で良いため、ＵＷＢ規格を満たすには３ＧＨｚ程度の４相信号が入力できればよく、これは２倍の６ＧＨｚ信号を発振回路で生成して分周することで比較的容易に実現できるため、ＳＳＢ  Ｍｉｘｅｒを採用することができ、回路を小面積で低消費電力にできる。
【００２９】
以上説明してきたように、本発明の送受信装置は、局部発振信号の周波数を搬送波周波数の１／３とし、複数の直列に接続した遅延回路で多相信号を生成し、それらの位相が等間隔となるように個々の信号の位相を調整する回路を持ち、送信信号を受信回路にフィードバックすることによって多相信号の位相誤差を修正する機能を有する。
このように構成することで、３〜１１ＧＨｚの広帯域かつ高周波で周波数変換でき、配線抵抗や配線容量といった寄生素子によって動作に問題が生じることがなく、搬送波周波数が短時間に頻繁に切り替わることに対応できる。
シンセサイザの出力は搬送波周波数の１／３周波数であるため、広帯域の局部発振信号をトランジスタからなるアンプで増幅することが可能であり、スパイラルインダクタを使用する場合と比べて占有面積を小さくすることができる。
【００３０】
また、遅延回路を複数直列接続した多相信号の生成回路は、ミキサ回路への適用とあわせて、デジタル回路でのキャリブレーションをおこなうため、トランジスタやパッシブ素子の製造ばらつきによる位相誤差と、それによる信号品質の低下を防ぐことができる。
さらに、シンセサイザの出力周波数を搬送波周波数の１／３にすることで、シンセサイザを例えばＳＳＢ  ＭｉｘｅｒとＰＬＬで構成することができ小面積、低消費電力で回路を実装できる。これは、シンセサイザの出力周波数を低周波にすることで回路の選択肢が増えることに起因する。
局部発振信号の生成・伝送を低消費電力・小面積の回路で実現でき、送受信器全体の消費電力と面積を小さくする効果も期待できる。
【符号の説明】
【００３１】
１  遅延回路、１ａ  遅延回路、２  ミキサ、２ａ  ミキサ、３  入力、４  制御線、６  Ｎｃｈトランジスタ、８  差動出力、９  Ｎｃｈ電流源、１０  Ｐｃｈ電流源、１２  バッファ、１３  バッファ、１４  スイッチ、１５  トランジスタ、１７  トランジスタ、１８  トランジスタ、１９  トランジスタ、２０  トランジスタ、２１  Ｎｃｈトランジスタ、２３  Ｎｃｈトランジスタ、２５  トランジスタ、２７  トランジスタ、２９  トランジスタ、３５  トランジスタ、４１  トランジスタ、５１  トランジスタ、５３  トランジスタ、５５  トランジスタ、５７  トランジスタ、５９  トランジスタ、６１  トランジスタ、６３  トランジスタ、７０  定電流、７１  容量、８０  シンセサイザ、８１  遅延回路列、８２  送信ミキサ回路、８２  遅延回路列、８４  送信ミキサ回路、８５  受信ミキサ回路、８６  ループバック経路、９０  信号
【先行技術文献】
【特許文献】
【００３２】
【特許文献１】特開２００７−１５０６６３公報
【図１】
0005633270.tif 000002
【図２】
0005633270.tif 000003
【図３】
0005633270.tif 000004
【図４】
0005633270.tif 000005
【図５】
0005633270.tif 000006
【図６】
0005633270.tif 000007
【図７】
0005633270.tif 000008
【図８】
0005633270.tif 000009
【図９】
0005633270.tif 000010
【図１０】
0005633270.tif 000011
【図１１】
0005633270.tif 000012
【図１２】
0005633270.tif 000013
【図１３】
0005633270.tif 000014