(57)【特許請求の範囲】
【請求項１】
インピーダンスをデジタル化する装置であって、
測定される特性によって変化する第１のインピーダンスを有する第１のインピーダンス要素と、
第２のインピーダンスを有する第２のインピーダンス要素と、
前記第１のインピーダンス要素に第１の交流駆動信号を与え、かつ前記第２のインピーダンス要素に第２の交流駆動信号を与える駆動信号生成器と、
前記第１の交流駆動信号及び前記第２の交流駆動信号を前記第１のインピーダンス要素及び前記第２のインピーダンス要素に与えることによって生成される信号の組み合わせを備える結果信号を受信してデジタル化するアナログ−デジタル変換器（ＡＤＣ）と、を含み、
前記アナログ−デジタル変換器によって受信されてサンプリングされる前記結果信号が、前記第１のインピーダンスと前記第２のインピーダンスとの合計及び差分に連続して関連するように、前記第１の交流駆動信号が前記第２の交流駆動信号に対して位相シフトされており、
前記装置は、前記ＡＤＣからサンプル値を受信して合計チャンネル及び差分チャンネルを提供する信号分離器を含み、前記合計チャンネルは、前記第１のインピーダンス及び前記第２のインピーダンスの合計に関連する一連の値を含み、前記差分チャンネルは、前記第１のインピーダンスと前記第２のインピーダンスとの前記差分に関連する一連の値を含み、
前記第１の交流駆動信号及び前記第２の交流駆動信号が矩形波信号であることを特徴とする装置。
【請求項２】
除算器を含み、前記除算器は、前記差分チャンネル内の値を前記合計チャンネル内の値によって除算することにより一連の出力値を生成し、前記出力値は、前記第１のインピーダンスと前記第２のインピーダンスとの間の前記差分及び前記第１のインピーダンスと前記第２のインピーダンスとの合計の比に関連していることを特徴とする請求項１に記載の装置。
【請求項３】
少なくとも１つのデジタルフィルタを備えることを特徴とする請求項１または２に記載の装置。
【請求項４】
前記第１の交流駆動信号及び前記第２の交流駆動信号が直角位相矩形波信号であることを特徴とする請求項１乃至３のいずれか１つに記載の装置。
【請求項５】
前記第１のインピーダンス要素及び前記第２のインピーダンス要素を備える差分トランスデューサを含み、前記第１のインピーダンス及び前記第２のインピーダンスの両方が前記測定される特性によって変化することを特徴とする請求項１乃至４のいずれか１つに記載の装置。
【請求項６】
前記第１のインピーダンス要素を備えるトランスデューサを含み、前記第２のインピーダンス要素が前記トランスデューサによって測定される前記特性によって変化しない第２のインピーダンスを有していることを特徴とする請求項１乃至４のいずれか１つに記載の装置。
【請求項７】
前記第１のインピーダンス要素及び前記第２のインピーダンス要素が、第１の容量要素及び第２の容量要素を含んでいることを特徴とする請求項１乃至６のいずれか１つに記載の装置。
【請求項８】
電荷増幅器を含み、前記電荷増幅器は、前記第１のインピーダンス要素及び前記第２のインピーダンス要素の各々からの信号を受信するための共通入力部を有するとともに前記アナログ−デジタル変換器に供給する前記結果信号を生成することを特徴とする請求項１乃至７のいずれか１つに記載の装置。
【請求項９】
前記第１のインピーダンス要素を少なくとも備える変位応答トランスデューサを含み、前記第１のインピーダンス要素の前記第１のインピーダンスが、前記変位応答トランスデューサの一部の変位によって変化することを特徴とする請求項１乃至８のいずれか１つに記載の装置。
【請求項１０】
測定される特性によって変化する第３のインピーダンスを有する第３のインピーダンス要素及び第４のインピーダンスを有する第４のインピーダンス要素を含み、前記駆動信号生成器は、前記第３のインピーダンス要素に第３の交流駆動信号を与え、前記第４のインピーダンス要素に第４の交流駆動信号を与えることを特徴とする請求項１乃至９のいずれか１つに記載の装置。
【請求項１１】
前記アナログ−デジタル変換器は、前記第３の駆動信号及び前記第４の駆動信号を前記第３のインピーダンス要素及び前記第４のインピーダンス要素に与えることによって生成される信号を備える結果信号を受信することを特徴とする請求項１０に記載の装置。
【請求項１２】
前記第１の交流駆動信号及び前記第２の交流駆動信号が第１の周波数を有し、前記第３の交流駆動信号及び前記第４の交流駆動信号が第２の周波数を有することを特徴とする請求項１０または１１に記載の装置。
【請求項１３】
座標位置決め装置とともに使用される寸法計測デバイスであって、前記デバイスが、請求項１乃至１２のいずれか１つに記載のインピーダンスをデジタル化する装置を備えることを特徴とするデバイス。
【請求項１４】
インピーダンスをデジタル化する方法であって、
（i）測定される特性によって変化する第１のインピーダンスを有する第１のインピーダンス要素に第１の交流駆動信号を与え、第２のインピーダンスを有する第２のインピーダンス要素に第２の交流駆動信号を与えるステップであって、前記第１の駆動信号は、前記第２の駆動信号に対して位相がシフトされ、前記第１の交流駆動信号及び前記第２の交流駆動信号が矩形波信号であることを特徴とするステップと、
（ii）前記第１の交流駆動信号を前記第１のインピーダンス要素に与えることによって生成される信号と、前記第２の交流駆動信号を前記第２のインピーダンス要素に与えることによって生成される信号とを組み合わせることによって結果信号を生成するステップと、
（iii）アナログ−デジタル変換器を使用して前記結果信号をデジタル化してサンプル値を生成するステップと、を含み、前記方法は、さらに、
（iv）前記サンプル値から合計チャンネル及び差分チャンネルを生成するステップを含み、前記合計チャンネルは、前記第１のインピーダンス及び前記第２のインピーダンスの合計に関連する一連の値を含み、前記差分チャンネルは、前記第１のインピーダンスと前記第２のインピーダンスとの差分に関連する一連の値を備えることを特徴とする方法。
【請求項１５】
座標位置決め装置と共に使用する寸法測定デバイスであって、
測定される変位によって変化する第１のインピーダンスを有する第１のインピーダンス要素を備える変位応答トランスデューサと、
第２のインピーダンスを有する第２のインピーダンス要素と、
第１の交流駆動信号を前記第１のインピーダンス要素に与えかつ第２の交流駆動信号を前記第２のインピーダンス要素に与える駆動信号生成器と、
結果信号を受信してデジタル化するアナログ−デジタル変換器（ＡＤＣ）であって、前記結果信号は、前記第１の交流駆動信号及び前記第２の交流駆動信号を前記第１のインピーダンス要素及び前記第２のインピーダンス要素に与えることによって生成される信号の組み合わせを備える、アナログ−デジタル変換器（ＡＤＣ）と
を備え、
前記第１の交流駆動信号は、第１の矩形波信号を含み、及び、前記第２の交流駆動信号は、第２の矩形波信号を含み、前記第１の矩形波信号が前記第２の矩形波信号に対して位相シフトされていることを特徴とする寸法測定デバイス。
【請求項１６】
前記変位応答トランスデューサは、前記第１のインピーダンス要素及び前記第２のインピーダンス要素を備える差分トランスデューサを含み、前記第１のインピーダンス及び前記第２のインピーダンスの両方が前記測定される変位によって変化することを特徴とする請求項１５に記載のデバイス。
【請求項１７】
測定される特性によって変化する第３のインピーダンスを有する第３のインピーダンス要素、及び第４のインピーダンスを有する第４のインピーダンス要素を含み、前記駆動信号生成器は、第３の交流駆動信号を前記第３のインピーダンス要素に与え、第４の交流駆動信号を前記第４のインピーダンス要素に与え、前記アナログ−デジタル変換器は、前記第３の駆動信号及び前記第４の駆動信号を前記第３のインピーダンス要素及び前記第４のインピーダンス要素に与えることによって生成される信号を備える結果信号を受信することを特徴とする請求項１５に記載のデバイス。
【請求項１８】
前記第１の交流駆動信号及び前記第２の交流駆動信号は、直角位相矩形波信号であることを特徴とする請求項１５に記載のデバイス。
【請求項１９】
前記第１のインピーダンス要素及び前記第２のインピーダンス要素は、第１の容量要素及び第２の容量要素を備えることを特徴とする請求項１５に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インピーダンスをデジタル化する装置及び方法に関し、特に、変位応答差分容量トランスデューサの容量のデジタル化に関する。
【背景技術】
【０００２】
測定される特性または量に関連して変化するインピーダンスを有する多数の異なったタイプのトランスデューサが知られている。例えば、変位を測定する差分容量トランスデューサを含む測定プローブが、国際公開第ＷＯ０２／０６１３７８号に記載されている。様々な閉ループ条件の回路は、このようなトランスデューサのインピーダンスを、インピーダンスに関するデジタル出力値に変換することに関して知られている。複数の容量変位トランスデューサと使用するためのこのような回路の一例は、国際公開第ＷＯ８９／０９９２７号に記載されている。
【０００３】
国際公開第ＷＯ８９／０９９２７号の１つの実施形態において、３つの差分容量トランスデューサは、関連する駆動信号モジュレータによって生成される３つの異なった周波数の矩形波によって駆動される。矩形波の各々によって駆動される際に差分容量トランスデューサの各々によって生成される信号は、電荷増幅器の共通入力に与えられる。電荷増幅器の出力は、矩形波駆動周波数のうちの１つによって各々駆動される３つの位相弁別整流器によって復調される。従って、位相弁別整流器の各々は、これらに関連付けられた差分トランスデューサの駆動に関する電流不均衡を示す出力を生成する。閉ループフィードバック回路は、差分容量トランスデューサの各々に提供される。この閉ループフィードバック回路は、トランスデューサの各々に対して測定された電流不均衡に応答し、対応する駆動信号モジュレータに、電荷増幅器への入力をゼロにする電圧信号を返送する。フィードバック電圧信号の各々は、デジタル−アナログ変換器を用いて、デジタル化されたトランスデューサ出力ももたらす計数器のデジタル出力から生成される。
【発明の概要】
【０００４】
本発明の第１の態様によれば、インピーダンスをデジタル化する装置が提供され、当該装置は、
測定される特性によって変化する第１のインピーダンスを有する第１のインピーダンス要素と、
第２のインピーダンスを有する第２のインピーダンス要素と、
第１の交流駆動信号を第１のインピーダンス要素に与え、第２の交流駆動信号を第２のインピーダンス要素に与える駆動信号生成器と、
第１及び第２のインピーダンス要素に第１及び第２の交流駆動信号を与えることによって生成される信号の組み合わせを含む結果信号を受信してデジタル化するアナログ−デジタル変換器（ＡＤＣ）と、を含み、
第１の交流駆動信号は、第２の交流駆動信号に対して位相がシフトされているので、アナログ−デジタル変換器によって受信されサンプリングされた結果信号は、第１及び第２のインピーダンスの合計及び第１のインピーダンスと第２のインピーダンスとの間の差に順番に関連しており、
当該装置は、ＡＤＣからサンプル値を受信して合計チャンネル及び差分チャンネルを提供する信号分離器を含み、合計チャンネルは、第１及び第２のインピーダンスの合計に関する一連の値を含み、差分チャンネルは、第１のインピーダンスと第２のインピーダンスとの間の差に関する一連の値を含むことを特徴としている。
【０００５】
従って、本発明は、第１のインピーダンス要素の第１のインピーダンスをデジタル化する開ループ回路をもたらし、第１のインピーダンスは、測定される特性（例えば、変位）に関して可変である。以下でさらに詳細に説明されるように、第２のインピーダンスは、測定される特性（例えば、変位）に関連して可変であってもよく、特性によって実質的に変化しなくともよい。駆動信号生成器は、直角位相矩形波のペア等の第１及び第２の交流駆動信号を、第１及び第２のインピーダンス要素に与える。第１及び第２のインピーダンスの駆動によってもたらされる信号が（以下に説明されるように、選択的に１または複数の他の信号と）組み合わせられ、結果信号がＡＤＣによってサンプリングされる。
【０００６】
第１及び第２の交流駆動信号は、互いに位相がシフトさせられている。第１及び第２のインピーダンス直角位相矩形波等の位相シフト駆動信号の付与は、これらのインピーダンスの合計及び差における情報を、ＡＤＣによって取得される結果信号のサンプルから抽出することを可能にする。特に、アナログ−デジタル変換器によって受信されてサンプリングされる結果信号は、第１及び第２のインピーダンスの合計及びそれらの間の差に順に関連する。従って、ＡＤＣは、合計値又は差分値に関する一連のサンプル（すなわちデジタル）値を生成可能である。例えば、ＡＤＣは、第１及び第２の交流駆動信号との同期において適切にクロック動作させられて（clocked）、第１及び第２のインピーダンスの合計及びそれらの差を表す１または複数のデジタルサンプル値を順に出力する。
【０００７】
当該装置は、ＡＤＣから（デジタル）サンプル値を受信して合計チャンネル及び差分チャンネルを生成する信号分離器も含む。信号分離器は、位相検波器（ＰＳＤ）機器を含んでいてもよく、第１及び第２の駆動信号を受信してもよい。合計チャンネルまたはデータストリームは、第１及び第２のインピーダンスの合計に関する一連の値を含んでいてもよい。差分チャンネルまたはデータストリームは、第１のインピーダンスと第２のインピーダンスとの間の差に関する一連の値を含んでいてもよい。信号分離器は、合計チャンネル及び／または差分チャンネル内で繰り返される値を含むように（例えば、データビットの一定のストリームが関連するフィルタに供給され得るように構成されてもよい。合計及び／または差分値が異なった符号である場合（例えば、負値及び正値である場合）、一方の値の符号が、必要に応じて逆転させられてもよい。合計及び差分チャンネルに含まれる値が処理されて、第１及び第２のインピーダンスの相対的な値の変化における情報が得られてもよい。以下に説明するように、この情報は、測定される特性（例えば、変位）の信頼性のある測定をもたらすために使用され得る。
【０００８】
本発明の開ループ構成は、上述の従来の閉ループシステムの少なくともいくつかの欠点を軽減するために見出された。例えば、本発明は、従来技術のシステムのＤＡＣよりも通常はノイズを低減し、低い電力消費量であるＡＤＣを使用する。開ループ構成は、従来技術の閉ループシステムと異なり、起動後の定常化するための時間が必要ないので必要な場合にのみ起動され得、それによってさらに電力が節約される。
【０００９】
除算器が、信号分離器とともに有利に提供されて、差分チャンネル内の値が合計チャンネル内の値によって除算され、それによって出力値のストリームが生成されてもよい。従って、出力値は、第１のインピーダンスと第２のインピーダンスとの間の差と第１及び第２のインピーダンスの合計との比に関連してもよい。有利には、合計及び差分チャンネルに含まれている値は、各々の部分が固有のものになるように並べられる。
【００１０】
当該装置は、少なくとも１つのフィルタを含むのが好ましい。装置からの測定の出力レートが重要でない場合、デジタルフィルタは、デシメーション（decimation）サンプリングを行ってもよい。例えば、ＡＤＣによって生成された複数の合計及び差分サンプル値がデジタルフィルタによって収集されて平均化されて、出力値が生成されてもよい。信号分離器が上述のように合計及び差分チャンネルを生成するために提供される場合、少なくとも１つのデジタルフィルタは、これらのチャンネルを結合するために使用される除算器の前または後に配されてもよい。この少なくとも１つのデジタルフィルタは、有限インパルス応答（ＦＩＲ）デジタルフィルタを含んでいてもよい。このフィルタは、上述のタイプの除算器によって生成される差分／合計値のストリームに適用されてもよい。デジタルフィルタリング（ＡＤＣオーバーサンプリングと選択的に結合される）は、装置の信号対ノイズ性能を向上するために使用されてもよい。
【００１１】
駆動信号生成器は、任意の適切なタイプであってもよい。第１及び第２のインピーダンスに与えられる第１及び第２の交流駆動信号は、任意の形式であってもよい。例えば、第１及び／または第２の交流駆動信号は、矩形波、正弦波、三角波等を含んでもよい。第１の交流駆動信号の形状が、第２の交流駆動信号の形状と実質的に同一であるのが好ましい。第１及び第２の交流駆動信号の振幅の比は、使用中に大体一定であるかまたは実質的に一定であるのが好ましい。第１の交流駆動信号の振幅は、第２の交流駆動信号の振幅と大体同一であるかまたは実質的に同一であるのが有利である。上述のように、第２の交流駆動信号は、第１の交流駆動信号に対して位相がシフトされており、第１の交流駆動信号と第２の交流駆動信号との間の位相シフトは、使用の間に大体不変かまたは実質的に不変であるのが好ましい。第２の交流駆動信号は、第１の交流駆動信号に対して実質的に９０°位相がシフトされているのが有利である。すなわち、第１及び第２の交流駆動信号が直角位相であるのが好ましい。第１及び第２の交流駆動信号、またはそれから生成されたタイミング信号は、位相敏感検波を使用して合計及び差分値を合計及び差分ストリームに分離する処理における使用のために信号分離器に送られてもよい。
【００１２】
装置内で使用される様々な信号（例えば、交流駆動信号及び／または任意の位相敏感検波に使用される信号）は、単一の発信元から取得されてもよい。例えば、当該装置は、主発信器を含んでいてもよい。駆動信号生成器が主発信器を含んでいてもよいか、または当該主発信器からのクロック信号を受信してもよい。
【００１３】
当該装置が、第１及び第２のインピーダンス応訴を含む差分トランスデューサを含んでいるのが好ましい。そして、第１のインピーダンス及び第２のインピーダンスは、測定される特性（例えば、変位）によって変化してもよい。このような構成において、第１及び第２のインピーダンス要素は、第１及び第２の交流駆動信号を受信するための別個の入力、及び共通のピックアップ電極又はセンサ出力を含んでいてもよい。
【００１４】
しかし、本発明は、例えば実質的に不変な別個の第２のインピーダンスを提供することによって、単一端トランスデューサと称されるものに適用可能である。このような例において、第１のインピーダンス要素を含むトランスデューサが提供されてもよい。そして、第２のインピーダンス要素は、トランスデューサから分離されてもよい。例えば、第２のインピーダンス要素は、トランスデューサによって測定される特性によっては変化しない第２のインピーダンスを有してもよい。
【００１５】
当該装置は、任意のタイプのインピーダンス（例えば、インダクタンス、レジスタンス、またはキャパシタンス）をデジタル化するために使用されてもよい。好ましくは、第１のインピーダンス要素は、測定される特性に関連して変化するインピーダンスコンポーネントを１つだけ有している。有利には、第１及び第２のインピーダンス要素は、第１及び第２の容量要素を含んでいる。例えば、容量要素は、国際公開第ＷＯ８９／０９９２７号及び国際公開第ＷＯ０２／０６１３７８号に記載されているように、変位トランスデューサの一部を形成してもよい。
【００１６】
当該装置は、電荷増幅器を含むのが好ましい。電荷増幅器は、好ましくは、第１及び第２のインピーダンス（例えば、容量性）要素の各々から信号を受信する共通入力を有し、当該信号からＡＤＣに供給する結果信号を生成する。電荷増幅器は、フィードバックインピーダンス（例えば、フィードバックキャパシタンス）を含んでもよい。
【００１７】
当該装置は、任意の要求された特性を測定するトランスデューサの一部を形成する第１のインピーダンス要素を含んでもよい。有利には、当該装置は、少なくとも第１のインピーダンス要素を含む変位応答トランスデューサを含み、当該第１のインピーダンス要素の第１のインピーダンスは、変位応答トランスデューサの一部の変位によって変化する。上述のように、差分トランスデューサが提供される場合、第２のインピーダンスは変位応答トランスデューサの一部の変位によって変化（例えば、第１のインピーダンスと反対方向に変化）してもよい。
【００１８】
本発明は、多重チャンネルまたは多重動作も提供し得る。有利には、装置は、測定される第２の特性によって変化する第３のインピーダンスを有する第３のインピーダンス要素、及び第４のインピーダンスを有する第４のインピーダンス要素を含んでいてもよい。第４のインピーダンスは、測定される第２の特性によって変化してもよいか、または測定される第２の測定によって変化しなくともよい。有利には、駆動信号生成器は、第３の交流駆動信号を第３のインピーダンス要素に与え、第４の交流駆動信号を第４のインピーダンス要素に与える。有利には、アナログ−デジタル変換器は、第３及び第４の交流駆動信号を第３及び第４のインピーダンス要素に与えることによって生成される信号も含む結果信号を受信する。
【００１９】
時間及び／または周波数多重技術は、第１及び第２のインピーダンス要素に関連付けられているインピーダンスと特性を、第３及び第４のインピーダンス要素のインピーダンス特性から独立させることを可能にする。
【００２０】
周波数多重化を実施するために、第１及び第２の交流駆動信号は、第１の周波数を有してもよく、第３及び第４の交流駆動信号は、第２（異なった）の周波数を有していてもよい。有利には、第１及び第２の周波数は、調和関係にある（harmonically related）が、奇数調波は一致しないのが好ましい。第１及び第２の交流駆動信号の好ましい特性（例えば、波形、振幅、相対位相等）は、第３及び第４の交流駆動信号の好ましい特性と類似している。好ましい実施形態において、第１及び第２の交流駆動信号は、第１の周波数（例えば、ｆ）の直角位相駆動信号のペアを含んでいてもよく、第３及び第４の交流駆動信号は、第２の周波数（例えば、２ｆ）の直角位相駆動信号のペアを含んでいてもよい。
【００２１】
周波数多重装置において、ＡＤＣは、第１、第２、第３及び第４の駆動信号を第１、第２、第３及び第４のインピーダンス要素に与えることによって生成される信号の組み合わせを、時刻の各々の点において含んでいる結果信号を受信してもよい。その後、ＡＤＣから得られたサンプルの適切なセットは、第１及び第２のインピーダンス並びに第３及び第４のインピーダンスに関連する別個の情報を抽出するために解析されてもよい。位相敏感検出（ＰＳＤ）は、異なった周波数チャンネルから情報を分離して取り出すために再度使用されてもよい。
【００２２】
時間多重構成が実装されてもよい。このようなシステムにおいて、第１の結果成分信号は、第１及び第２の交流駆動信号を第１及び第２のインピーダンス要素に与えることによって生成されてもよい。第２の結果成分信号は、第３及び第４の交流駆動信号を第３及び第４のインピーダンス要素に与えることによって生成されてもよい。従って、ＡＤＣによって受信される結果信号は、第１及び第２のインピーダンス並びに第３及び第４のインピーダンスに交互に関連する一連のセグメントから生成されてもよい。例えば、第１及び第２の結果成分信号を、順にＡＤＣの入力に与えるスイッチが提供されてもよい。
【００２３】
この態様にて、多重化装置は、第１及び第２のインピーダンス要素を含む第１のセンサチャンネル、及び第３及び第４のインピーダンス要素を含む第２のセンサチャンネルを含むように見なされ得る。従って、第１及び第２のセンサチャンネルは、第１及び第２の特性を測定するための第１及び第２のトランスデューサを含んでもよい。例えば、第１及び第２のセンサチャンネルは、第１及び第２の軸に沿った変位を各々測定してもよい。
【００２４】
２チャンネル実装が本明細書において詳細に説明されているが、任意のレベルの多重化が行われてもよいことが留意されるべきである。換言すれば、第３、第４、第５等のセンサチャンネルが必要に応じて追加されてもよい。例えば、装置は、インピーダンス要素の少なくとも１つのさらなるペアを含んでいてもよく、その場合、各々のペアの少なくとも１つのインピーダンス要素が測定されるさらなる特性によって変化するインピーダンスを有している。これらのインピーダンス要素のさらなるペアの各々は、さらなる交流駆動信号によって駆動されてもよい。そして、ＡＤＣによって受信される結果信号は、上述の時間及び／または周波数多重を用いて、さらなる駆動信号をさらなるインピーダンス要素に与えることによって生成される信号を含んでいてもよい。
【００２５】
センサの各々が別個のＤＡＣを必要とする従来技術の閉ループシステムと異なり、本発明は、多重化が単一のＡＤＣを使用して実行されることを可能にしていることがわかる。従って、本発明は、多重化構成を実装するために使用された際に、さらなる電力節約の利益をもたらすことがわかる。
【００２６】
本発明は、座標位置決め装置（工作機械又は座標計測機器）と共に使用する寸法計測デバイスも提供し、当該デバイスは上記タイプのインピーダンスをデジタル化する装置を含む。有利には、計測デバイスは、少なくとも１つの軸に沿った変位を測定するように構成される。都合良くは、計測デバイスは、少なくとも２つ、またはさらに好ましくは３つの軸に沿った変位を測定するように構成されている。測定デバイスは、測定プローブまたはボールバーを有利に含んでいてもよい。
【００２７】
本発明の第２の態様によれば、インピーダンスをデジタル化する方法が提供され、当該方法は、（i）測定される特性によって変化する第１のインピーダンスを有する第１のインピーダンス要素に第１の交流駆動信号を与え、第２のインピーダンスを有する第２のインピーダンス要素に第２の交流駆動信号を与えるステップであって、第１の交流駆動信号は第２の交流駆動信号に対して位相シフトされているステップと、（ii）第１の交流駆動信号を第１のインピーダンス要素に与えることによって生成される信号と第２の交流駆動信号を第２のインピーダンス要素に与えることによって生成される信号とを結合することによって結果信号を生成するステップと、（iii）アナログ−デジタル変換器を使用して結果信号をデジタル化してサンプル値を生成するステップと、を含み、（iv）サンプル値から合計チャンネル及び差分チャンネルを生成するステップであって合計チャンネルは第１及び第２のインピーダンスの合計に関する一連の値を含み、差分チャンネルは第１のインピーダンスと第２のインピーダンスとの間の差に関する一連の値を含んでいるステップを特徴としている。
【００２８】
本発明の第３の特徴によれば、座標位置決め装置と共に使用する寸法測定デバイスが提供され、当該デバイスは、測定される変位によって変化する第１のインピーダンスを有する第１のインピーダンス要素を含むトランスデューサ、第２のインピーダンスを有する第２のインピーダンス要素、第１の交流駆動信号を第１のインピーダンス要素に与えかつ第２の交流駆動信号を第２のインピーダンス要素に与える駆動信号生成器、及び結果信号を受信してデジタル化するアナログ−デジタル変換器（ＡＤＣ）を含み、結果信号は、第１及び第２の交流信号を第１及び第２のインピーダンス要素に与えることによって生成される信号の結合を含む。
【００２９】
変位応答トランスデューサは、第１及び第２のインピーダンス要素を含む差分トランスデューサを有利に含み、第１のインピーダンス及び第２のインピーダンスの両方が測定される変位によって変化する。好ましくは、デバイスは、測定される特性によって変化する第３のインピーダンスを有する第３のインピーダンス要素、及び第４のインピーダンスを有する第４のインピーダンス要素を含み、駆動信号生成器は、第３の交流駆動信号を第３のインピーダンス要素に与え、第４の交流駆動信号を第４のインピーダンス要素に与え、アナログ−デジタル変換器は、第３及び第４の交流駆動信号を第３及び第４のインピーダンス要素に与えることによって生成される信号を含む結果信号を受信する。都合良くは、第１の及び第２の交流駆動信号は、直角位相矩形波信号である。第１及び第２のインピーダンス要素は、第１及び第２の容量要素を有利に含む。
【００３０】
本発明の第４の態様によれば、可変インピーダンスを有する少なくとも１つのトランスデューサの出力をデジタル化する開ループ回路が提供され、当該回路は、第１及び第２の交流駆動信号を生成するドライバを含み、第１の交流駆動信号は、関連するトランスデューサの第１のインピーダンス要素に与えられ、第２の交流駆動信号は第２のインピーダンス要素に与えられ、当該回路は、第１及び第２の駆動信号が第１及び第２のインピーダンス要素に与えられる際に、生成される信号の組み合わせから生成される結果信号を受信する入力を有するアナログ−デジタル変換器を含む。
【００３１】
インピーダンスをデジタル化する装置であって、測定される特性によって変化する第１のインピーダンスを有する第１のインピーダンス要素、第２のインピーダンスを有する第２のインピーダンス要素、及び第１の交流駆動信号を第１のインピーダンス要素に与え、第２の交流駆動信号を第２のインピーダンス要素に与える駆動信号生成器を含む装置も説明されており、当該装置は、結果信号を受信してデジタル化するアナログ−デジタル変換器（ＡＤＣ）を含み、当該結果信号は、第１及び第２の駆動信号を第１及び第２のインピーダンス要素に与えることによって生成される信号の組み合わせから生成される。このような装置は、本明細書に記載されている本発明の第１の態様の１または複数の特徴を追加的に含んでもよい。
【００３２】
本明細書に含まれている装置の様々なコンポーネントの説明は、本発明が実際に実施される態様を限定することを目的とはしていないことに留意することが重要である。例えば、信号を生成して分析する上述の装置の様々なコンポーネントは、個別の回路要素を使用して提供されてもよくかつ／よいかまたは適切にプログラミングされたソフトウェア及び／またはハードウェアベースのデバイスを使用して実施されてもよい。例えば、信号生成及び／または分析は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタルシグナルプロセッサ（ＤＳＰ）、または適切にプログラミングされたプロセッサを使用して行われてもよい。当業者は、本発明の実際の実施に利用可能な様々な異なった選択肢を良く知っているだろう。
【００３３】
ここで、本発明は、添付の図面を参照して単に例示の目的で説明される。
【図面の簡単な説明】
【００３４】
【図１】差分容量トランスデューサをデジタル化するための従来技術の閉ループフィードバック回路の動作の一般的な原理を示すブロック図である。
【図２】差分容量トランスデューサをデジタル化するための本発明の開ループ回路を示す図である。
【図３】図２の回路の駆動信号及び結果信号を示す図である。
【図４】サンプル重ね合わせの処理を示す図である。
【図５】差分容量トランスデューサのペアをデジタル化するための本発明の開ループ回路を示す図である。
【図６】図５の回路の様々な信号を示す図である。
【図７】適切な直交駆動信号のセットを示す図である。
【発明を実施するための形態】
【００３５】
図１を参照すると、閉ループすなわちフィードバック回路を使用して差分容量トランスデューサの容量をデジタル化する国際公開第ＷＯ８９／０９９２７号に記載されているタイプの従来技術の装置の動作の原理を示すために単純化されたブロック図が提供されている。
【００３６】
差分容量トランスデューサ２は、共通プレート４、第１の駆動プレート６及び第２の駆動プレート８を有している。従って、第１の容量Ｃ１及び第２の容量Ｃ２が、共通プレート４と第１及び第２のプレート６及び８との間に各々存在している。使用において、トランスデューサの第１及び第２の駆動プレートを、共通プレート４に対して変位でき、それによって容量Ｃ１及びＣ２を変化する。容量Ｃ１及びＣ２における変化は、軸に沿ったトランスデューサの変位の測定をもたらす。
【００３７】
容量Ｃ１及びＣ２を測定するために、モジュレータデバイス１０は、第１の駆動プレート６に矩形波を与え、反転矩形波を第２の駆動プレート８に与える。矩形波及び反転矩形波は、振幅＋Ｖres及び−Ｖresを各々有し、両方ともＤＣフィードバック電圧ＶFからオフセットしている。
【００３８】
共通プレート４における結果信号は、電荷増幅器１２によって受信されて増幅される。従って、電荷増幅器１２は、差分容量トランスデューサ２の２つの被駆動容量Ｃ１及びＣ２の間の電流の不均衡に関する結果電圧信号Ｖresを出力する。
【００３９】
結果電圧信号Ｖresは、デジタル出力１６を有する計数デバイス１４へ送られる。デジタル出力１６は、デジタル−アナログ変換器（ＤＡＣ）１８に送られ、モジュレータデバイス１０にフィードバックされるアナログＤＣフィードバック電圧信号ＶFに変換される。
【００４０】
計数デバイス１４は、結果電圧信号Ｖresが０に向かい、それによって２つの被駆動容量Ｃ１及びＣ２に関する電流における不均衡が減少する態様にて、デジタル出力の値を増加または減少させるために受信される結果電圧信号Ｖresを使用する。デジタル出力１６がＣ１−Ｃ２のＣ１＋Ｃ２に対する比に比例する閉ループフィードバックシステムが提供される。そして、この比は、共通プレート４に関連するトランスデューサの第１及び第２の駆動プレートの変位に比例する。
【００４１】
上述の記載は、国際公開第ＷＯ８９／０９９２７号に記載されている閉ループ回路の原理の単純化した説明であることに留意すべきである。さらに、上述されたのと同一の原理に基づいた多重チャンネルシステムも、国際公開第ＷＯ／０９９２７号に記載されていることに留意すべきである。測定プローブに含められた適当な差分トランスデューサのさらなる情報は、国際公開第ＷＯ０２／０６１３７８号にも見付けることができる。国際公開第８９／０９９２７号及び国際公開第ＷＯ０２／０６１３７８号の内容、特に、それらに見受けられる差分トランスデューサの説明は、参照することによって本明細書に包含される。
【００４２】
上述のタイプの閉ループシステムは、通常は適切に機能するが、本発明の発明者は、当該システムが多数の重大な欠点を有していることを見出した。例えば、ＤＡＣは、通常は非常に電力を必要とし、バッテリーで動作する装置において非常に大きな電力浪費源となり得る。特に、トランスデューサチャンネル毎に１つのＤＡＣを必要とする多重化されたシステムの場合にそうである。さらに、閉ループシステムは、起動後に、定常化のためのいくらかの時間インターバルを必要とし、それによって測定値を得る必要がない期間中に回路をシャットダウンすることで電力を節約する可能性が減少するのである。
【００４３】
図２から図４を参照すると、本発明による、容量をデジタル化する開ループ回路が記載されている。特に、図２は、回路レイアウトを示しており、図３及び図４は、使用において回路によって生成される様々な信号を示している。
【００４４】
図２に示されているように、回路は、容量が各々Ｃ１及びＣ２の第１及び第２の容量要素２２及び２４を有する差分容量トランスデューサ２０を含んでいる。差分容量トランスデューサ２０は、上述の周知のタイプのものであってもよい。例えば、差分容量トランスデューサ２０は、測定プローブの変位応答トランスデューサであってもよい。
【００４５】
第１の駆動信号生成部２６及び第２の駆動信号生成部３０を含む駆動信号生成器が提供される。第１の駆動信号生成部２６は、第１の矩形波駆動信号を第１の容量要素２２の駆動プレート２８に与える。第２の駆動信号生成部３０は、第２の矩形波駆動信号を第２の容量要素２４の駆動プレート３２に与える。第１及び第２の矩形波駆動信号は、直角位相矩形波信号のペアを含む。換言すれば、第２の矩形波駆動信号は、第１の矩形波駆動信号から約９０°位相がシフトさせられている。
【００４６】
第１及び第２の容量要素２２及び２４のピックアッププレート３４及び３６は、は、両方とも電荷増幅器４０の共通入力３８に接続されている。結果信号４１は、電荷増幅器４０から出力されて、アナログ−デジタル変換器、すなわちＡＤＣ４２に送られる。フィードバック容量Ｃfも、電荷増幅器の出力と入力との間に提供される。
【００４７】
上述のように、容量Ｃ１及びＣ２を駆動するために用いられる第１及び第２の矩形波駆動信号は、直角位相信号である。電荷増幅器４０及びＡＤＣにおけるＤＣオフセット及び他のエラー（例えば、搬送波振幅の差異）の影響を最小にするので直角位相信号の使用は好ましいが、決して本質的なものではない。図３及び図４は、第１の容量要素２２に与えられる同相（Ｉ）信号４４、及び第２の容量要素２４に与えられる直角位相（Ｑ）信号４６を示している。容量Ｃ１及びＣ２のこの直角駆動は、電荷増幅器４０の出力において、容量Ｃ１及びＣ２の一連の交互の負及び正の合計値と差分値とを含む結果（電圧）信号４１を生成する。電荷増幅器４０によって出力される結果信号４１の例は、図４の波形４７として示されている。これらの合計及び差分値によってもたらされる容量情報は、図３に表されているデータストリーム４８によって一般的に示されている。
【００４８】
ＡＤＣ４２は、電荷増幅器４０から受信される結果信号４１をサンプリングするように構成されている。ＡＤＣ４２によって使用されるサンプリング点の例は、図４内に、結果信号４１の表示５２に対して配されている矢印５０によって示されている。
【００４９】
図４に示されているように、サンプリング点は、一連の交互の合計及び差分に関連するように見ることができる。特に、図４の結果信号の表示５２は、ＡＤＣによって出力されるデータ値のシーケンスを示している。このシーケンスは、第１の合計値（＋ΣＣ1）、第１の差分値（−ΔＣ1）、第２の合計値（−ΣＣ2）、第２の差分値（＋ΔＣ2）、第３の合計値（＋ΣＣ3）、第３の差分値（−ΔＣ3）、第４の合計値（−ΣＣ4）、第４の差分値（＋ΔＣ4）及び第５の合計値（＋ΣＣ5）を含む。合計値及び差分値の交互の符号が任意であり、これらの信号に含まれている情報に影響しないことに留意すべきである。
【００５０】
図２を再度参照するとＡＤＣ４２によって生成された一連のサンプリング点値が、信号分析回路５４に送られている。信号解析回路５４は、本実施形態においてはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を用いて形成されているが、任意の他の適切な方法にて（例えば、ＤＳＰまたは適切にプログラミングされたマイクロプロセッサを用いて）実装できることが認識されるべきである。信号分析回路５４は、合計及び差分値の交互配列を反転させて、合計ストリーム５８及び差分ストリーム６０に分離する直角位相検出インバータ５６を含む。ＡＤＣ４２及び直角位相検出インバータ５６の組み合わせは、位相敏感検出機能を実行する。除算器６２は、差分ストリーム６０を合計ストリーム５８に分割するために提供される。従って、除算器６２は、各々が容量間の差（Ｃ１−Ｃ２）の容量の合計（Ｃ１＋Ｃ２）に対する比を示している一連の出力値を生成する。
【００５１】
除算器６２の出力は、デジタルフィルタ６４に送られる（デジタルフィルタが、代替的に除算器の前に配されてもよいことに留意する）。この例において、デジタルフィルタ６４は、高速信号取得を可能にするために有限インパルス応答タイプ（ＦＩＲ）である。信号フィルタ６４は、二乗余弦n関数に基づいている。このような関数は、比較的実装し易く、かつステップ変更に対するゼロオーバーシュートを保証する。さらに、値「ｎ」の変更は、周波数応答及び阻止帯域減衰が、容易に制御されることを可能にする。この例において、デジタルフィルタ６４は、２０ビットの分解能に対して１００ｄＢの阻止帯域減衰を有するようになされる。デジタルフィルタ６４は、最小限の遅延ももたらす。この方法におけるフィルタ遅延の最小化は、トランスデューサシステムの応答における待ち時間を最小化することを確実にし（このことは、測定プローブ等の変位検出トランスデューサシステムに対してしばしば重要である）、かつ論理設計の複雑さを減少させる。信号取得時間が、この全ての読み込まれたデータが有効になった後に、デジタルフィルタ６４を満たすために取得されるサンプルまたはタップ（tap）の数によって設定されることにも留意すべきである。本例示のデジタルフィルタ６４は、１５または２５のタップを有している。デジタルフィルタ６４は、信号の移動平均を生成することによってシステムの分解能を向上させ、システム帯域を設定する。
【００５２】
上述のデジタルフィルタ６４は、除算器６２からの連続的な一連の値を受信するように設計されている。この連続的な一連の値は、合計出力及び差分出力のいくつかを繰り返すことによって得られる。従って、サンプリングレートが維持され、分割された部分を組み合わせることによって情報の損失が最小化される。特に、図４の表示６６内に示されているような合計ストリーム５８は、ＡＤＣサンプリング点の各々における合計値を含んでいる。これは、後続のサンプリング点における合計値の各々を繰り返すことによって得られる（すなわち、未だに入手されていない新しい合計値は存在しない）。同様に、図４の表示６８内に示されているような差分ストリーム６０は、ＡＤＣサンプリング点における差分値を含み、この差分値は、後続のサンプリング点における差分値の各々を繰り返すことによって再度取得される。図４の表示６６及び６８において、下向き矢印は反転されたサンプル値を示し、上向き矢印は非反転サンプル値を示していることに留意すべきである。従って、除算器６２は、両方とも繰り返されたサンプル値を用いて生成された合計ストリーム及び差分ストリームを受信するが、全ての分割部分は特有のものである。除算器出力の表示７０も、図４において提供されている。除算器６２から取得される出力値の連続的なストリームは、デジタルフィルタ６４によって容易に受信され得かつ容易に処理され得る形式である。
【００５３】
任意のＤＣオフセットエラーが、両方共が４つのサンプル値毎に平均化されるゼロシフト及びスケール因子（scale factor）変更をもたらすことに留意すべきである。上述のタイプのＦＩＲデジタルフィルタは奇数のタップを有しているが、これらのフィルタは当該エラーを大きく減少させ続ける。例えば、１５タップのフィルタは、２桁以上エラーを減らす。従って、典型的な１６ビットＡＤＣの１．６ｍＶ又は２０ビットエラーは、１８において１ビット未満に減らされ得る。
【００５４】
除算器６２を、他の、場合によって更に複雑な、除算様式を実施するように構成できることに留意すべきである。例えば、以下の式（１）に示されている更に複雑な形態を使用できる。このスキームは、全ての潜在的なＤＣオフセットエラーを完全に除去するとともに、サンプリングレートを維持しかつ固有の分割領域を生成する。
【００５５】
【数１】
0005632398.tif 000002
【００５６】
本発明の開ループ回路における他の潜在的なエラー源は、直角位相信号の振幅における変化から生ずる。特に、搬送波振幅変化が式（２）に比例するエラーを生起することが見出されている。
【００５７】
【数２】
0005632398.tif 000003
【００５８】
ここで、ｅは振幅間の僅かな差分である。このタイプの搬送波振幅変化は、デジタルフィルタにおける平均化によっては大きく減少しないが、キャリブレーション処理によって除去され得る。従って、２つの搬送波振幅が時間及び温度を用いて追跡される場合を除いて、キャリブレーション処理が繰り返される必要がある可能性がある。例えば、キャリブレーションが、ＡＤＣ使用して内部キャリブレーションサイクルを用いて搬送波の振幅を監視することによって継続される。同一の振幅の直角位相信号搬送波を生成するのが容易でありかつサンプリングが容易である故に、容量を駆動する矩形波信号が本例示において使用される。しかし、他のタイプの波形（正弦波、三角波）も使用され得ることが重要である。
【００５９】
駆動象限（quadrant）毎の１つのサンプリング点が、図４において示されていることに留意する。これは、使用され得る最小数のサンプリング点であり、最も単純なものである。しかし、適切なデジタルフィルタリングと任意的に組み合わせられる場合に、ＡＤＣ４２の分解能を越えて到達可能な分解能を向上させることが可能な、更に高いレートのサンプリングが可能であるだろう。この態様におけるオーバーサンプリングが、適切に調整されるべき（例えば、固有の分割領域を提供し続ける）合計／差分値の任意の交互配置（interleaving）を必要とすることに留意すべきである。
【００６０】
本発明の開ループ構成は、必要とされるデジタル信号処理の複雑さを増加させるが、このことは、他の利益がさらにこれを上回ることが見出されている。例えば、図１を参照して示されたタイプの従来技術のシステムを越える本発明の技術の利点は、結果として生ずる電力節約及びノイズ低減によるＤＡＣ排除である。ＡＤＣは、通常、ＤＡＣよりも良好な線形性を有する。さらに、閉回ループシステムは、起動後に、入力信号に正確に追従する（すなわちループを安定化させることを可能にする）前にいくらかの時間をいつも必要とする。対照的に、本発明の開ループシステムは、需要に応じて動作可能であり（すなわち、測定値が、フィルタが入れられるとすぐ（例えば、１５または２５サンプリングの後）に有効になる）これにより、更に多くの電力が節約可能である。さらに、本発明は、高駆動電圧の使用を許容するので、信号−ノイズ比がさらに向上され、システムの分解能が、ＡＤＣのアップレーティング（up-rating）によって容易に向上させられ得る。
【００６１】
本発明の開ループ構成が、必ずしも上述の高速、組み合わせまたは交互配置手法を使用して実装されなくてもよいことが留意されるべきである。当該装置からの出力値のさらに遅いレートが容認可能な場合、更に低い複雑度の（例えば、デシメーション（decimation）サンプリング）分析が、ＡＤＣによって生成される合計及び差分値において実行され得る。例えば、４つの隣接する合計／差分値のセットが収集され得、続いて平均合計／差分比がそれらから計算される。換言すれば、様々なＡＤＣサンプル値が保存されて、よりゆっくりと処理されて、インピーダンス合計／差分比を示す出力値が取得される。この単純であるが遅い手法は、ＦＩＲフィルタ等の比較的高い電力消費の必要を除去するだろう。
【００６２】
図５及び図６を参照すると、複数のトランスデューサを単一の電荷増幅器及びＡＤＣに多重化する本発明のさらなる実施形態が記載されている。
【００６３】
図５に示されている回路は、第１の差分容量トランスデューサ１２０及び第２の差分容量トランスデューサ２２０を含んでいる。第１の差分容量トランスデューサ１２０は、容量Ａ１及びＡ２の第１及び第２の容量要素１２２及び１２４を含んでいる。第２の差分容量トランスデューサ２２０は、容量Ｂ１及びＢ２の第３及び第４の容量要素２２２及び２２４を含んでいる。第１、第２、第３及び第４の容量要素１２２、１２４、２２２及び２２４に各々矩形波を与える第１、第２、第３及び第４の駆動信号部１２６、１３０、２２６及び２３０を有する駆動信号生成器が提供される。
【００６４】
第１、第２、第３及び第４の容量要素１２２、１２４、２２２及び２２４に駆動信号を与えることによって得られる信号は、電荷増幅器１４０の共通入力１３８に供給される。結果信号１４１は、電荷増幅器１４０から出力され、ＡＤＣ１４２へ送られる。フィードバック容量Ｃfも、電荷増幅器の出力と入力との間に提供される。
【００６５】
従って、図５の多重回路を、４つの容量要素の各々から単一の電荷増幅器１４０内に信号を送り込んでいると見ることができる。このことは、２つの容量要素だけからの信号を電荷増幅器１４０に与えるのに比べていくつかの追加のノイズを生成するが、このような影響を無視可能できる。単一の電荷増幅器が図５に示されているが、代替的に、トランスデューサの各々に関する別個の電荷増幅器を含むことも可能である。電荷増幅器の各々から得られた結果成分信号を、並行してＡＤＣの入力に与えることができるか、または結果成分信号の各々を、ＡＤＣに順番に与えることができる。
【００６６】
図６は、第１及び第２の、直角位相の第１の周波数２ｆの矩形波駆動信号１４４及び１４６を示しており、これらは第１及び第２の容量要素１２２及び１２４に各々与えられる。第３及び第４の、直角位相の第２の周波数の低い周波数ｆの矩形波駆動信号２４４及び２４６も図６に示されており、これらは第３及び第４の容量要素２２２及び２２４に各々与えられる。電荷増幅器１４０によって生成される結果信号１４１は、ＡＤＣ１４２に送信されて、ＡＤＣ１４２によってサンプリングされる。
【００６７】
ＡＤＣ１４２は、最も高い周波数（２ｆ）の矩形波の周期の４分の１の各々においてサンプルを取得するように構成されている。ＡＤＣサンプリング点は、図６内に矢印１５０によって示されており、ＡＤＣ１４２によって生成される一連のサンプリング値１５２も示されている。一連のサンプル値１５２は、Ａ１及びＡ２容量の第１の（負）合計（−ΣＣＡ1とされている）とＢ１及びＢ２容量の第１の（負）の合計（−ΣＣＢ1とされている）の組み合わせから得られる第１のサンプル値を含む。第２のサンプル値は、Ａ１容量とＡ２容量との第１の（正）差分（＋ΔＣＡ1とされている）とＢ１及びＢ２容量の第２の（負）の合計（−ΣＣＢ2とされている）の組み合わせから得られる。第３のサンプル値は、Ａ１及びＡ２容量の第２の（正）合計（＋ΣＣＡ2とされている）とＢ１容量とＢ２容量との第１の（負）の差分（−ΔＣＢ1とされている）の組み合わせから得られる。このパターンは、図６に示されているように連続的である。
【００６８】
このタイプの多重化構成が、非多重化システムに比べて、ＡＤＣのダイナミックレンジにおける効果を有していることが留意されるべきである。図２を参照して上述された単一のトランスデューサ回路に関して、矩形波駆動電圧の振幅及びフィードバック容量Ｃfは、ＡＤＣが＋Ｃ１＋Ｃ２の最小値の近くでかつ−Ｃ１−Ｃ２の最大値の近くで駆動するように選択される。1より多くの搬送波が使用される場合、ＡＤＣは、正の合計結果信号、負の合計結果信号、または合計結果信号の合計に対して飽和しないのが好ましい。２つの搬送波がある場合、ＡＤＣの効果的な範囲は、最大測定限界（full scale）の半分まで落ち込む。３つの搬送波がある場合、ＡＤＣの効果的な範囲は、最大測定限界の３分の１まで落ち込み、このことは、１６ビットＡＤＣの有効範囲を１４．４ビットに減少するだろうことを意味する。損失範囲を埋め合わせるために、サンプリングレートが増大させられ及び／またはＡＤＣ分解能が向上させられてもよい。
【００６９】
直角位相敏感インバータ１５６Ａ及び１５６Ｂの組み合わせは、ＡＤＣサンプル値を、第１のトランスデューサ（チャンネルＡ）のために合計ストリーム１５８Ａと差分ストリーム１６０Ａとに分割するように、かつ第２のトランスデューサ（チャンネルＢ）のために合計ストリーム１５８Ｂと差分ストリーム１６０Ｂとに分割するように提供される。これらの直角位相敏インバータ１５６Ａ及び１５６Ｂは、第１、第２、第３及び第４の矩形波駆動信号（またはこれらから得られる信号）を受信して、位相敏感検出ベースの分離処理を実装することによっても分割機能を提供する。４つの合計及び差分ストリーム１５８Ａ、１６０Ａ、１５８Ｂ及び１６０Ｂの各々は、その後、平均化ユニット１５９Ａ−１５９Ｄの各々の１つに送られる。平均化ユニット１５９Ａ−１５９Ｄは、時間周期またはサイクル時間Ｐに亘ってこれらのストリームの各々を平均化する。サイクル時間Ｐは、以下に説明するように、チャンネルＡからチャンネルＢへ、またはその逆への信号の影響を除去する値に設定される。
【００７０】
図６は、チャンネルＡに関する合計ストリーム内に含まれている値の第１の表示１６６Ａ及び、チャンネルＢに関する合計ストリームの第２の表示１６６Ｂを含んでいる。連続的な一連のデータビットを提供するために、単一の繰り返しが高い周波数（チャンネルＡ）搬送波に提供され、２回繰り返しパターンが遅い（チャンネルＢ）搬送波に使用される。合計ストリームのみが図６内に示されているが、差分ストリーム１６０Ａ及び１６０Ｂは、類似の方法にて形成される。１つのサイクルに亘って、第２のトランスデューサ（すなわち、チャンネルＢ）からの合計及び差分成分は、チャンネルＡの合計及び差分ストリームにゼロを加算することに再度留意することが重要である。同様に、１つのサイクルに亘って、第１のトランスデューサからの合計及び差分成分は、チャンネルＢの合計及び差分ストリームにゼロを加算する。
【００７１】
チャンネルＡに関するこれらの（平均化された）合計及び差分ストリームが第１の除算器１６２Ａ及び第１のデジタルフィルタ１６４Ａに送られて、第１のデジタル出力が生成される。
【００７２】
同様に、チャンネルＢに関するこれらの（平均化された）合計及び差分ストリームが第２の除算器１６２Ｂ及び第２のデジタルフィルタ１６４Ｂに送られて第２のデジタル出力が生成される。従って、第１及び第２のデジタル出力は、第１及び第２の差分容量トランスデューサ１２０及び２２０の容量値に各々関連する。
【００７３】
本明細書に記載されているタイプのトランスデューサ多重化を、電力、及び多重化トランスデューサシステムに必要な電子コンポーネントの数を共に節約するために使用できる。例えば、電荷増幅器は、１またはそれより多くの比較的高価でかつ電力を消費する増幅コンポーネントを含む、通常は複雑な回路である。同様に、ＡＤＣは、比較的高価でかつ電力を消費するコンポーネントである。従って、多重化構成は、多重化トランスデューサシステムのコスト及び複雑性を大きく減少させるために使用され得る。
【００７４】
上述の例示が周波数ｆ及び２ｆの２つの矩形波搬送波を使用する２つの差分容量トランスデューサの多重化を示しているが、さらに多くの（高次の）多重化がなされ得ることが留意されるべきである。例えば、さらなる（例えば、第３、第４、第５、等）差分容量トランスデューサからの信号が、電荷増幅器１４０の共有入力に送られてもよい。このような態様にて多重化するために、様々なチャンネルの差分容量トランスデューサの各々に与えられる異なった搬送波は、直交波であるのが好ましい。位相敏感検出を使用するシステムに関して、周波数が調和関係にありかつ奇数調和が同時に発生しない場合に直交性が保証される。適切な直交セットのいくつかの例が、以下の表１に列挙されている。
【００７５】
【表１】
0005632398.tif 000004
【００７６】
特定の搬送波セットの各々に関するＡＤＣの好ましい最小サンプリングレートも表１に列挙されている。示されている最小サンプリングレートは、周波数の各々に関して、搬送波２分の１サイクルの各々が同一数のサンプルを有していることを保証する第１の多重化である。例えば、上記表１に示されている３ｆ、４ｆ、６ｆ、８ｆシーケンスにおいて、３ｆ搬送波は、２分の１サイクル毎に１６個のサンプルを含み、８ｆの搬送波は、２分の１サイクル毎に６個のサンプルを含む。示されている多重化は、最小集積（または統合）時間周期（Ｐ）も設定する（例えば、上述の平均化ユニット１５９Ａ−１５９Ｄによって使用される平均化時間を設定する）。この数のサンプルの集積化及び統合化は、例えば、合計値及び差分値の除算前に、不要な周波数の和が０になることを確実にする。
【００７７】
図７を参照すると、直交搬送波セット３ｆ、４ｆ、６ｆ、８ｆが、一例として正弦波搬送波を用いて示されている。図7にはまた、全ての搬送波が整数サイクルを有している最小検出または平均化周期（Ｐ）も示されている。平均化周期（Ｐ）の使用は、異なった周波数チャンネルからの信号成分を、上述のように、位相敏感検出を使用して互いに実質的に分離できることを確実にする。
【００７８】
周波数分割多重化が上述されているが、本発明は、時分割多重化を用いて実装することも可能である。このような例において、トランスデューサの各々を、単一Ｉ−Ｑパルスシーケンスを使用して順に駆動できる。その後、単一の電荷増幅器及びＡＤＣが、任意のダイナミックレンジ（dynamic range）低減または平均化フィルタの必要無しに使用可能であり続けるだろう。しかし、パッシブトランスデューサによる余分な漂遊容量によって、信号−ノイズ比は低減されるだろう。
【００７９】
上述の例は、測定される量（例えば、変位）に関連して共に変化する２つの容量値（例えば、Ｃ１及びＣ２）を有する差分容量トランスデューサに関する。しかし、本発明は、シングルエンド（single ended）容量センサにも適用され得る。例えば、測定される特性に関連して変化する単一の容量（例えば、Ｃ１）を有する容量センサが使用されてもよい。このような例において、第２の容量（例えば、固定容量Ｃ２）を可変容量の代わりに使用できる。
【００８０】
上述の例は、容量ベースのシステムを説明しているが、本発明は、任意のインピーダンスをデジタル化するために使用できることに留意することが必要である。例えば、当業者は、上述の原理を、抵抗トランスデューサまたは誘導型トランスデューサに（必要とされる回路へのいくつかの小さな変更を伴って）どのように適用できるかを理解するだろう。
【図１】
0005632398.tif 000005
【図２】
0005632398.tif 000006
【図３】
0005632398.tif 000007
【図４】
0005632398.tif 000008
【図５】
0005632398.tif 000009
【図６】
0005632398.tif 000010
【図７】
0005632398.tif 000011