(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置された各画素に自発光素子および自発光素子の発光を制御する素子を有するアクティブマトリクス型表示装置において、
各画素には、
供給される信号に応じて一対のトランジスタの一方がオンまたはオフし、その一方のトランジスタの出力電圧に応じて、他方のトランジスタがオフまたはオンして供給される信号に応じた状態を保持するスタティックメモリと、
このスタティックメモリの一対のトランジスタにそれぞれ接続される一対の自発光素子であって、一方が電流の供給を受けて表示に寄与し、他方は電流の供給を受けても表示に寄与しない一対の自発光素子と、
を含み、
前記スタティックメモリの一対のトランジスタうちの、表示に寄与する自発光素子に接続されるトランジスタのオフ状態を維持しつつ、前記表示に寄与しない自発光素子に流れる電流を前記スタティックメモリの状態保持に影響を及ぼさない範囲内で制限する制限手段を備える
ことを特徴とするアクティブマトリクス型表示装置。
【請求項２】
請求項１に記載のアクティブマトリクス型表示装置において、
前記制限手段は、
前記スタティックメモリの一対のトランジスタうちの、表示に寄与しない自発光素子に接続されるトランジスタに電流を供給する電源の電圧を、他方のトランジスタに電流を供給する電源に比べ低電圧にし、かつ前記他方のトランジスタの閾値電圧以上に設定することを特徴とするアクティブマトリクス型表示装置。
【請求項３】
請求項１に記載のアクティブマトリクス型表示装置において、
前記制限手段は、
表示に寄与しない自発光素子に接続されるトランジスタと直列に、前記スタティックメモリのトランジスタとは、別の電流制御トランジスタを接続し、この電流制御トランジスタの電流量を調整することによって表示に寄与しない自発光素子に流れる電流量を調整することを特徴とするアクティブマトリクス型表示装置。
【請求項４】
請求項１に記載のアクティブマトリクス型表示装置において、
前記制限手段は、
表示に寄与しない自発光素子に接続されるトランジスタと直列に、前記スタティックメモリのトランジスタとは別にダイオード接続した制御トランジスタを接続し、表示に寄与しない自発光素子に流れる電流量を減少させることを特徴とするアクティブマトリクス型表示装置。
【請求項５】
請求項１〜４のいずれか１つに記載のアクティブマトリクス型表示装置において、
前記自発光素子は、有機ＥＬ素子であることを特徴とするアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配置された各画素に自発光素子および自発光素子の発光を制御する素子を有するアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス型表示装置は、高解像度化が可能であるため、ディスプレイとして広く普及している。ここで、アクティブマトリクス型表示装置は画素一つ一つに表示状態を決定するための能動素子が必要となる。特に、有機ＥＬディスプレイ等電流駆動型の場合には、発光素子に電流を供給し続けることが可能な駆動トランジスタが設けられている。駆動トランジスタには、アモルファスシリコンやポリシリコンなどの薄膜により形成される薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が用いられるが、このＴＦＴの特性を均一化することは難しい。
【０００３】
ＴＦＴの特性を回路技術で補正する方法がいくつか提案されており、その１つとしてデジタル駆動があり、アクティブマトリクス型有機ＥＬディスプレイをデジタル駆動により階調を制御する方法が知られている（特許文献１）。
【０００４】
【特許文献１】特開２００５−３３１８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、デジタル駆動は１フレーム期間を複数のサブフレーム期間に分割し、各サブフレーム期間に発光するか否かを制御するビットデータを書き込む。従って、１フレーム期間にサブフレームと同じ数だけ画素にビットデータを書き込む必要がある。
【０００６】
このように、サブフレームに分割して各ビットデータに対応したデジタルデータを１フレーム期間に何度も書き込むデジタル駆動の場合、パネルの配線容量が大きくなると、消費電力が大きくなる傾向にある。特に、パネルサイズが大型化すると映像変化がないにもかかわらず、ビットデータを書き込むために電力を消費する。
【課題を解決するための手段】
【０００７】
本発明は、マトリクス状に配置された各画素に自発光素子および自発光素子の発光を制御する素子を有するアクティブマトリクス型表示装置において、各画素には、供給される信号に応じて一対のトランジスタの一方がオンまたはオフし、その一方のトランジスタの出力電圧に応じて、他方のトランジスタがオフまたはオンして供給される信号に応じた状態を保持するスタティックメモリと、このスタティックメモリの一対のトランジスタにそれぞれ接続される一対の自発光素子であって、一方が電流の供給を受けて表示に寄与し、他方は電流の供給を受けても表示に寄与しない一対の自発光素子と、を含み、前記スタティックメモリの一対のトランジスタうちの、表示に寄与する自発光素子に接続されるトランジスタのオフ状態を維持しつつ、前記表示に寄与しない自発光素子に流れる電流を前記スタティックメモリの状態保持に影響を及ぼさない範囲内で制限する制限手段を備えることを特徴とする。
【０００８】
また、前記スタティックメモリの一対のトランジスタうちの、表示に寄与しない自発光素子に接続されるトランジスタに電流を供給する電源の電圧を、他方のトランジスタに電流を供給する電源に比べ低電圧にすることが好適である。
【０００９】
また、表示に寄与しない自発光素子に接続されるトランジスタと直列に、前記スタティックメモリのトランジスタとは、別の電流制御トランジスタを接続し、この電流制御トランジスタの電流量を調整することによって表示に寄与しない自発光素子に流れる電流量を調整することが好適である。
【００１０】
また、表示に寄与しない自発光素子に接続されるトランジスタと直列に、前記スタティックメモリのトランジスタとは別にダイオード接続した制御トランジスタを接続し、表示に寄与しない自発光素子に流れる電流量を減少させることが好適である。
【００１１】
また、前記自発光素子は、有機ＥＬ素子であることが好適である。
【発明の効果】
【００１２】
本発明によれば、前記表示に寄与しない自発光素子に流れる電流を前記スタティックメモリの状態保持に影響を及ぼさない範囲内で少なくすることにより、画素を発光させないときにおける電流量を低減することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を用いて本発明の実施の形態を詳細に説明する。
【００１４】
図１には、本発明の画素回路が示されている。図１に示される画素は表示に寄与する第１有機ＥＬ素子１と、第１有機ＥＬ素子１の点灯を制御する第１駆動トランジスタ２と、表示に寄与しない第２有機ＥＬ素子３と、第２有機ＥＬ素子３の点灯を制御する第２駆動トランジスタ４と、データライン７からのデータを、ゲートライン６に供給される選択信号によって第１駆動トランジスタ２のゲート端子へ導くゲートトランジスタ５から構成されている。
【００１５】
第１有機ＥＬ素子１のアノードは、第１駆動トランジスタ２のドレイン端子、第２駆動トランジスタ４のゲート端子に接続されている。第２有機ＥＬ素子３のアノードは、第２駆動トランジスタ４のドレイン端子、第１駆動トランジスタ２のゲート端子、ゲートトランジスタ５のソース端子に接続されている。ゲートトランジスタ５のゲート端子はゲートライン６へ、ドレイン端子はデータライン７へ接続されている。第１駆動トランジスタ２のソース端子は第１の電源電圧ＶＤＤ１が供給される第１電源ライン８へ接続され、第２駆動トランジスタ４のソース端子は第２の電源電圧ＶＤＤ２が供給される第２電源ライン１０へ接続され、第１有機ＥＬ素子１、第２有機ＥＬ素子３のカソードはカソード電源ＶＳＳが供給されるカソード電極９へ接続されている。
【００１６】
このような構成において、ゲートライン６が選択（Ｌｏｗ）されると、データライン７に供給されたデジタルデータ（ＨｉｇｈもしくはＬｏｗのデータ）が第１駆動トランジスタ２のゲート端子に導かれる。デジタルデータがＬｏｗの場合、第１駆動トランジスタ２はオンし、第１有機ＥＬ素子１のアノードと第１電源ライン８を接続して第１有機ＥＬ素子１に電流を流すと同時に、第２トランジスタ４のゲート端子を第１電源ライン８に接続する。つまり、第２駆動トランジスタ４はそのゲート電位が第１の電源電位ＶＤＤ１となることでオフとなり、第２有機ＥＬ素子３のアノード電位はカソード電位ＶＳＳまで低下すると同時に第１駆動トランジスタ２のゲートも同様にカソード電位ＶＳＳまで低下する。この結果、ゲートライン６が非選択（Ｈｉｇｈ）とされて、ゲートトランジスタ５がオフとなっても、第１有機ＥＬ素子１は点灯が継続され、第２有機ＥＬ素子３は消灯した状態を維持する。
デジタルデータがＨｉｇｈの場合、第１駆動トランジスタ２はオフし、第１有機ＥＬ素子１のアノードはカソード電位ＶＳＳまで低下するが、それと同時に第２駆動トランジスタ４のゲート電位も同様にカソード電位ＶＳＳまで下がり、第２駆動トランジスタ４がオンする。第２駆動トランジスタ４がオンすると第２有機ＥＬ素子３のアノードが第２電源ライン１０に接続され、第２の電源電位ＶＤＤ２となることで第２有機ＥＬ素子３に電流が流れ、それと同時に第１駆動トランジスタ２のゲート電位も第２の電源電位ＶＤＤ２となる。第２の電源電位ＶＤＤ２が第１駆動トランジスタ２をオフするのに十分な電圧であれば、ゲートトランジスタ５がオフとなっても、第１有機ＥＬ素子１は消灯が維持され、第２有機ＥＬ素子３には電流が流れ続ける状態が維持される。
【００１７】
第１有機ＥＬ素子１は電流が流れるとその発光が外部へ放出される表示に寄与するが、第２有機ＥＬ素子３は電流が流れても発光が外部へ放出されず表示に寄与しないように構成されているため、第１有機ＥＬ素子１の動作が画素の発光状態を決定する。
【００１８】
第２有機ＥＬ素子３のように発光が外部に放出されないように構成する方法として、第２有機ＥＬ素子３そのものを発光しない素子とする方法があるが、発光する第１有機ＥＬ素子１と発光しない第２有機ＥＬ素子３を製造する工程が必要となり、製造工程が複雑になる。このため、第２有機ＥＬ素子３をメタルやブラックマトリクスなどで遮光して外部へ放出されないようにする方がより簡便である。いずれにしても、第２有機ＥＬ素子３は表示に寄与しないため、第２有機ＥＬ素子３の発光面積を小さくし、第１有機ＥＬ素子１の発光面積が大きくなるように形成することが好適である。
【００１９】
しかし、上記のように有機ＥＬ素子を構成したとしても、第２有機ＥＬ素子３を小さく形成するには限界があり、第２電源ライン１０から流れる電流はゲートトランジスタ５をオフした後も第１駆動トランジスタ２のゲート電位をオフレベルに維持するためにある程度消費される。
【００２０】
そこで、本実施形態では、第２電源ライン１０に供給される第２の電源電位ＶＤＤ２を第１の電源ライン８に供給される第１の電源電位ＶＤＤ１より小さくし、かつ第１駆動トランジスタ２をオフするのに十分な電位、言い換えれば第１駆動トランジスタ２の閾値電圧以上に設定することで、第２有機ＥＬ素子３に流れる電流を制限する。
【００２１】
第２の電源電位ＶＤＤ２を適当に変化させ、第１有機ＥＬ素子１が非点灯状態を維持しながら消費電力がもっとも小さくなる電位を見出し、その電位をＶＤＤ２として設定すればスタティックメモリの動作を保証しつつ、低消費電力化を実現することができる。
【００２２】
図２には、別の形態の画素回路が示されている。図２では、電流制御トランジスタ１１が第２駆動トランジスタ４と第１電源ライン８の間に直列に配置されている。電流制御トランジスタ１１のゲート端子は電流制御ライン１２へ、ソース端子は第１電源ライン８へ、ドレイン端子は第２駆動トランジスタ４のソース端子へ接続されている。
【００２３】
電流制御ライン１２に供給される制御電圧は、第２有機ＥＬ素子３に電流を流すために電流制御トランジスタ１１の閾値以下である必要があるが、その電流における第２有機ＥＬ素子３の電圧が第１駆動トランジスタ２をオフするのに十分高いレベルとなる値であればよい。つまり、第２有機ＥＬ素子３が第１駆動トランジスタ２をオフに維持できる、言い換えれば第１駆動トランジスタ２の閾値以上の電圧を生成できる最小限の電流を、電流制御トランジスタ１１が生成する制御電圧を電流制御ライン１２に供給することで、第１有機ＥＬ素子１の非点灯状態を維持できる。
【００２４】
図１では、第１駆動トランジスタ２のオフレベルを第２の電源電位ＶＤＤ２を用いることで直接制御する構成とされているが、図２では電流制御トランジスタ１１を用いて第２有機ＥＬ素子３に流す電流を制御することで、間接的に第２の電源電圧ＶＤＤ２を生成し、第１駆動トランジスタ２のオフレベルを制御している。
【００２５】
電流制御トランジスタ１１を図３のように第２有機ＥＬ素子３と第２駆動トランジスタ４の間に直列に配置し、そのゲート端子を電流制御ライン１２へ、ドレイン端子を第２有機ＥＬ素子３のアノードへ、ソース端子を第２駆動トランジスタのドレイン端子と、第１駆動トランジスタ１のゲート端子と、ゲートトランジスタ５のソース端子に接続してもよい。
【００２６】
この場合には第１駆動トランジスタ２のゲート端子に生成されるオフ電圧は、電流制御トランジスタ１１を用いることで、第１の電源電位ＶＤＤ１とほぼ等しくすることができ、より安定して第１駆動トランジスタ２のオフ状態を維持しつつ、第２有機ＥＬ素子３に流れる電流を制限できる。
【００２７】
さらに、図４のように、第２有機ＥＬ素子３と第２駆動トランジスタ４の間に、ゲート端子とドレイン端子がショートされ、ダイオードとして作用するダイオードトランジスタ１３を配置し、ドレイン端子（ゲート端子）が第２有機ＥＬ素子３のアノードへ、ソース端子が第２駆動トランジスタ４のドレイン端子と、第１駆動トランジスタ２のゲート端子と、ゲートトランジスタ５のソース端子へ接続してもよい。
【００２８】
ダイオードトランジスタ１３と第２有機ＥＬ素子３が直列に接続されているため、より大きな順方向電圧が消費され、電流が制限される。
【００２９】
図５のように、ダイオードトランジスタ１３を第１電源ライン８と第２駆動トランジスタ４との間に配置し、ソース端子を電源ライン８へ、ドレイン端子（ゲート端子）を第２駆動トランジスタ４のソース端子に接続してもよい。この場合、ダイオードトランジスタ１３のドレイン側電圧が第２の駆動トランジスタ４がオンのときに第１の駆動トランジスタ２のゲート端子（ゲート端子）に供給される電圧、すなわち図１における第２の電源電位ＶＤＤ２に対応する電圧になる。そこで、このダイオードトランジスタ１３のドレイン端子（ゲート端子）の電圧は、第１駆動トランジスタ２をオフするのに十分高い電位となるように、ダイオードトランジスタ１３の特性ばらつきに十分配慮した設計をする必要がある。
【００３０】
図６には、図１から５の画素１４がマトリクス状に配置された画素アレイ１５と、ゲートライン６を駆動するゲートドライバ１７と、データライン７を駆動するデータドライバ１６から構成される表示装置が示されている。
【００３１】
画素１４が図１の場合には第２の電源電圧ＶＤＤ２が第２電源ライン１０に供給され、図２もしくは図３の場合には、電流制御ライン１２には電流制御電圧が供給される。画素１４が図４もしくは図５の場合には、第２電源ライン１０、電流制御ライン１２は必要ないため、省略される。
【００３２】
このように、第２有機ＥＬ素子３に供給する電圧や電流を直接的、あるいは、トランジスタを用いて間接的に制限することで、第１有機ＥＬ素子１の非点灯状態を維持している際の消費電力を低減することができる。
【図面の簡単な説明】
【００３３】
【図１】第２の電源電圧を用いて電流を制限する画素回路を示す図である。
【図２】電流制御トランジスタを用いて電流を制限する画素回路を示す図である。
【図３】電流制御トランジスタを用いて電流を制限する別の画素回路を示す図である。
【図４】ダイオードトランジスタを用いて電流を制限する画素回路を示す図である。
【図５】ダイオードトランジスタを用いて電流を制限する別の画素回路を示す図である。
【図６】表示装置の全体構成を示す図である。
【符号の説明】
【００３４】
１  第１有機ＥＬ素子、２  第１駆動トランジスタ、３  第２有機ＥＬ素子、４  第２駆動トランジスタ、５  ゲートトランジスタ、６  ゲートライン、７  データライン、８  第１電源ライン、９  カソード電極、１０  第２電源ライン、１１  電流制御トランジスタ、１２  電流制御ライン、１３  ダイオードトランジスタ、１４  画素、１５  画素アレイ、１６  データドライバ、１７  ゲートドライバ。
【図１】
0005596898.tif 000002
【図２】
0005596898.tif 000003
【図３】
0005596898.tif 000004
【図４】
0005596898.tif 000005
【図５】
0005596898.tif 000006
【図６】
0005596898.tif 000007