(57)【特許請求の範囲】
【請求項１】
アナログ信号とランプ参照信号との差分を増幅する増幅回路と、前記増幅回路の出力と基準レベルとを比較する比較器とを有し、前記増幅回路の出力と前記基準レベルとの大小関係が反転するまでの時間に基づいて前記アナログ信号をデジタル信号に変換するアナログデジタル変換器であって、
前記増幅回路は、
第１入力端子、基準レベルが供給される第２入力端子、および、出力端子を有する増幅器と、
前記第１入力端子と前記出力端子との間に配置されたフィードバック容量と、
前記第１入力端子に一端が接続されたサンプリング容量と、
前記第１入力端子に一端が接続され、前記大小関係が反転したことに応じて前記増幅回路のオフセット電圧をアナログ値で保持するオフセット容量と、を含み、
アナログ信号をデジタル信号に変換する際に、前記オフセット容量にアナログ値で保持された前記オフセット電圧によって前記増幅回路のオフセット電圧を補正し、
オフセット測定シーケンスにおいて、
前記オフセット容量の他端に基準レベルが供給され、かつ、前記サンプリング容量の他端に前記ランプ参照信号の供給が開始され、その後、
前記大小関係が反転したことに応じて、前記オフセット容量の前記他端がフローティングにされ、かつ、前記第１入力端子と前記出力端子とが短絡されることにより、前記オフセット容量が前記オフセット電圧をアナログ値で保持し、
アナログデジタル変換シーケンスにおいて、
前記サンプリング容量の前記他端にアナログ信号が供給され、かつ、前記オフセット容量の前記他端に基準レベルが供給された後に、前記サンプリング容量の前記他端に対する前記ランプ参照信号の供給が開始され、これにより、前記オフセット容量にアナログ値で保持された前記オフセット電圧によって前記増幅回路のオフセット電圧を補正しながらアナログ信号がデジタル信号に変換される、
ことを特徴とするアナログデジタル変換器。
【請求項２】
アナログ信号とランプ参照信号との差分を増幅する増幅回路と、前記増幅回路の出力と基準レベルとを比較する比較器とを有し、前記増幅回路の出力と前記基準レベルとの大小関係が反転するまでの時間に基づいて前記アナログ信号をデジタル信号に変換するアナログデジタル変換器であって、
前記増幅回路は、
第１入力端子、基準レベルが供給される第２入力端子、および、出力端子を有する増幅器と、
前記第１入力端子に一端が接続されたサンプリング容量と、
前記第１入力端子と前記出力端子との間に配置された第１スイッチと、
前記第１入力端子と前記出力端子との間に直列に接続された第２スイッチおよびフィードバック容量と、を含み、
前記第１スイッチが開かれ、かつ前記第２スイッチが閉じられた状態で前記サンプリング容量の他端にアナログ信号が供給され、その後、
前記サンプリング容量の前記他端に対する前記ランプ参照信号の供給が開始され、その後、
前記大小関係が反転したことに応じて、アナログ信号がデジタル信号に変換され、かつ、前記大小関係が反転したことに応じて、前記第１スイッチが閉じられ、かつ前記第２スイッチが開かれることにより、前記フィードバック容量が前記増幅回路のオフセット電圧をアナログ値で保持し、
アナログ信号がデジタル信号に変換される際に、前記フィードバック容量にアナログ値で保持された前記オフセット電圧によって前記増幅回路のオフセット電圧が補正される、
ことを特徴とするアナログデジタル変換器。
【請求項３】
アナログ信号とランプ参照信号との差分を増幅する増幅回路と、前記増幅回路の出力である第１信号と、第２信号とを比較する比較器とを有し、前記第１信号と前記第２信号との大小関係が反転するまでの時間に基づいて前記アナログ信号をデジタル信号に変換するアナログデジタル変換器であって、
前記第２信号を出力するアナログバッファと、
前記アナログバッファの入力端子に一端が接続されたスイッチと、
前記アナログバッファの前記入力端子と基準レベルとの間に配置され、前記大小関係が反転したことに応じて前記増幅回路のオフセット電圧をアナログ値で保持するオフセット容量と、を含み、
前記増幅回路は、第１入力端子、第２入力端子および出力端子を有する増幅器と、前記第１入力端子に一端が接続されたサンプリング容量と、前記第１入力端子と前記出力端子との間に配置されたフィードバック容量とを有し、
オフセット測定シーケンスにおいて、
前記サンプリング容量がリセットされた状態で、前記スイッチを介して前記アナログバッファの前記入力端子に前記ランプ参照信号の供給が開始され、その後、
前記大小関係が反転したことに応じて、前記スイッチが開かれることにより、前記オフセット容量が前記オフセット電圧をアナログ値で保持し、
アナログデジタル変換シーケンスにおいて、
前記サンプリング容量の他端にアナログ信号が供給された後に、前記スイッチが開かれた状態で前記サンプリング容量の前記他端に対する前記ランプ参照信号の供給が開始される、
ことを特徴とするアナログデジタル変換器。
【請求項４】
アレイ状に配置した複数の画素と、各アナログデジタル変換器が前記複数の画素の１つの列に対応して配置された、複数のアナログデジタル変換器とを同一基板上に形成してなる固体撮像装置であって、
前記複数のアナログデジタル変換器は、請求項１乃至３のいずれか１項に記載のアナログデジタル変換器である、
ことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＡＤ変換器及びそれを複数用いた固体撮像装置に関する。特に、時間に対して所定の変化をするランプ参照信号とアナログ入力信号とを比較し、比較信号の変化する時刻を測定することによりＡＤ変換を行うＡＤ変換器及びそれを複数用いた固体撮像装置に関する。
【背景技術】
【０００２】
近年、光電変換素子を含む複数の画素と、画素から出力されるアナログ信号をデジタル信号に変換する複数のＡＤ変換器とを同一チップ上に構成した固体撮像装置が、デジタルカメラやデジタルビデオに多く使われるようになってきている。多くの場合、複数の画素と、アドレッシングのための走査回路と、列ごとに構成した複数のＡＤ変換器とを主要な構成回路としている。特に、ＭＯＳ型固体撮像装置は、ＡＤ変換器や走査回路などを同一チップ上に構成する上でメリットが大きい。
【０００３】
しかしながら、このような応用を考えた場合、ＡＤ変換器の個々の特性ばらつきは画質を劣化させる大きな要因となるため、特性ばらつきを低減させるための提案がなされている。例えば、特許文献１によれば、ＡＤ変換器を同一チップ上に搭載した固体撮像装置において、電圧比較回路とカウンタ部とを有するカラムＡＤ回路を垂直信号線ごとに設ける。電圧比較回路は、行制御線ごとに垂直信号線を経由し入力される画素アナログ信号とランプ参照信号とを比較し、リセット成分や信号成分の各大きさに対応した時間軸方向に大きさを持つパルス信号を生成する。カウンタ部は、電圧比較回路の比較完了までパルス信号の幅をクロックでカウントし、比較完了時点のカウント値を保持する。通信・タイミング制御部は、１回目に電圧比較回路でリセット成分を比較処理してカウンタ部がダウンカウントする一方、２回目に電圧比較回路で信号成分を比較処理してカウンタ部がアップカウントするように制御する。この動作により基準成分と信号成分との減算処理が直接にできる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2005-323331号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前記した特許文献１などの先行技術においては、デジタル信号で基準成分と信号成分との減算処理が可能であり、ＡＤ変換器の個々のオフセットを低減することが可能である。しかしながら、アナログ信号としては、基準成分の大きさ分のＡＤ変換器のダイナミックレンジを損なうという問題点があった。
【０００６】
本発明は、ＡＤ変換器のダイナミックレンジを損なうことなく、ＡＤ変換器の個々のオフセットを補正することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の１つの側面は、アナログ信号とランプ参照信号との差分を増幅する増幅回路と、前記増幅回路の出力と基準レベルとを比較する比較器とを有し、前記増幅回路の出力と前記基準レベルとの大小関係が反転するまでの時間に基づいて前記アナログ信号をデジタル信号に変換するアナログデジタル変換器であって、前記増幅回路は、第１入力端子、基準レベルが供給される第２入力端子、および、出力端子を有する増幅器と、前記第１入力端子と前記出力端子との間に配置されたフィードバック容量と、前記第１入力端子に一端が接続されたサンプリング容量と、前記第１入力端子に一端が接続され、前記大小関係が反転したことに応じて前記増幅回路のオフセット電圧をアナログ値で保持するオフセット容量と、を含み、アナログ信号をデジタル信号に変換する際に、前記オフセット容量にアナログ値で保持された前記オフセット電圧によって前記増幅回路のオフセット電圧を補正し、オフセット測定シーケンスにおいて、前記オフセット容量の他端に基準レベルが供給され、かつ、前記サンプリング容量の他端に前記ランプ参照信号の供給が開始され、その後、前記大小関係が反転したことに応じて、前記オフセット容量の前記他端がフローティングにされ、かつ、前記第１入力端子と前記出力端子とが短絡されることにより、前記オフセット容量が前記オフセット電圧をアナログ値で保持し、アナログデジタル変換シーケンスにおいて、前記サンプリング容量の前記他端にアナログ信号が供給され、かつ、前記オフセット容量の前記他端に基準レベルが供給された後に、前記サンプリング容量の前記他端に対する前記ランプ参照信号の供給が開始され、これにより、前記オフセット容量にアナログ値で保持された前記オフセット電圧によって前記増幅回路のオフセット電圧を補正しながらアナログ信号がデジタル信号に変換される。
【発明の効果】
【０００８】
本発明によれば、ＡＤ変換器の個々のオフセットばらつきをアナログ信号で補正することが可能であるため、ＡＤ変換器のダイナミックレンジを損なうことなく、ＡＤ変換器の個々のオフセットを補正することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明のＡＤ変換器を用いた固体撮像装置の構成例を示したブロック図である。
【図２】本発明に係るオフセット補正機能を有するＡＤ変換器の実施形態１の回路構成例を示したブロック図である。
【図３】図２のＡＤ変換器の回路動作例を説明するタイミング図である。
【図４】本発明に係るオフセット補正機能を有するＡＤ変換器の実施形態２の回路構成例を示したブロック図である。
【図５】図４のＡＤ変換器の回路動作例を説明するタイミング図である。
【図６】本発明に係るオフセット補正機能を有するＡＤ変換器の実施形態３の回路構成例を示したブロック図である。
【図７】図６のＡＤ変換器の回路動作例を説明するタイミング図である。
【図８】本発明のＡＤ変換器を用いた固体撮像装置の他の構成例を示したブロック図である。
【発明を実施するための形態】
【００１０】
＜本実施形態の固体撮像装置の構成例＞  以下、図１に従って、本発明のアナログデジタル変換器（以下、ＡＤ変換器）を用いた固体撮像装置の構成例を説明する。図１において、２次元アレイ状に配置した画素100に対して、垂直走査回路101により所定の行を選択し、当該行からの画像信号を列ごとに配した増幅器104を介して出力する。画素100と同一基板上に形成された積分回路106は、スイッチ部120により切り替えられる。まず増幅器104の出力信号をサンプリングした後、ランプ参照信号発生回路103が発生した全列に共通な時間に対して変化するランプ参照信号が入力される。カウンタ109は、ランプ参照信号の出力開始からカウントアップを開始する。積分回路106の出力は、比較回路107においてあらかじめ設定した基準レベルとの比較を行い、大小関係が変わり比較回路107の出力が反転した瞬間を検出して、そのタイミングでカウンタ109のカウンタ値を時間の計測値としてメモリ110に記憶する。このメモリ110に記憶されたカウンタ値がＡＤ変換結果のデジタル信号となる。本実施形態において、各列に設けられたＡＤ変換器は、オフセット保持部105、積分回路106、比較回路107、制御回路108、メモリ110を含む。また、ランプ参照信号発生部103およびカウンタ109は、各列の複数のＡＤ変換器に対して共通に設けられている。ここで、ＡＤ変換器の各部は、クロック111と同期信号112とにより同期をとりながら動作する。
【００１１】
本発明のＡＤ変換器は、オフセット量を電位レベルであるアナログ値として保持するオフセット保持部105を有することが特徴となる。オフセット保持部105は、基準電位レベル102を積分回路106でサンプリングし、ＡＤ変換を行った際のオフセット量をアナログ値として保持する。そして、保持したオフセット量のアナログ値を用いてアナログ信号を変更して、次のＡＤ変換サイクルでＡＤ変換器の個々のオフセット量を補正する構成となっている。なお、図１では、本発明のＡＤ変換器を実現する各機能を明瞭に表すように簡略化した各ブロックとその接続関係を図示している。しかし、以下のＡＤ変換器の各実施形態でも明らかとなるように、複数のブロックにわたるものやブロックとブロックとの接続関係も図１のような単純ではない。例えば、実施形態１及び３では、オフセット保持手段105は積分回路106に含まれている。また、各スイッチも全てがスイッチ部120に統合できるものではない。
【００１２】
＜ＡＤ変換器の複数の実施形態例＞  以下、上記した本発明のオフセット補正を行うに好適なＡＤ変換器の実施形態の数例を図面を用いて説明する。
【００１３】
＜実施形態１＞  まず、図２及び図３にもとづき、実施形態１のオフセット補正が可能なＡＤ変換器の回路例について説明する。
【００１４】
（実施形態１のＡＤ変換器の回路例）  図２において、本ＡＤ変換器の積分回路106は、サンプリング容量（キャパシタCi）、フィードバック容量（キャパシタCf）を有する増幅器106aを用いて構成されている。オフセット容量（キャパシタCo）は、オフセット保持部105としての容量である。また、積分回路106の出力ノードampoutは、シリーズ容量Csと比較器107aとから構成される比較回路107へ接続される。制御回路108は、比較回路107の出力ノードcompout及び不図示のクロック111及び同期信号112を入力として動作する。そして、各スイッチ制御信号によりスイッチφ21-27を制御するとともに、不図示のメモリ110へのカウンタ109のカウンタ値の書き込みを制御する。
【００１５】
（実施形態１のＡＤ変換器の動作例）  続いて、図３に示したタイミング図を用いて実施形態１のＡＤ変換器の動作を説明する。以後の説明においては、ハイレベルをスイッチon、ローレベルをスイッチoffとして記載している。実施形態１のＡＤ変換器では、１回のアナログデジタル変換をするため、オフセット測定シーケンスとアナログデジタル変換シーケンスとを有する。オフセット測定シーケンスでは、予めオフセット量を電位レベルで保持させ、アナログデジタル変換シーケンスでは、前記オフセット量の電位レベルを用いて前記アナログ信号のアナログデジタル変換の補正を行う。
【００１６】
まず、オフセット測定シーケンスにおいて、最初のフェーズt0でスイッチφ22,φ25,φ26,φ27をonとし、スイッチφ21,φ23,φ24をoffとする（図２の状態）。この状態で、積分回路106及び比較回路107をリセットし、且つ基準レベル102をオフセット容量Coにサンプリングする。積分回路106の出力ampoutは接地レベルである。この後、タイミングt1でスイッチφ26,φ27をoff、スイッチφ21をonとすることにより、積分回路106で積分を開始すると同時に、ランプ参照信号をオフセット容量Coに入力する。このとき、積分回路106の出力ampoutは図３のように変化していく。積分回路106の出力ampoutが上昇して比較器107aの出力compoutにパルスが発生したタイミングt2では、ＡＤ変換器のオフセットに相当する電圧が積分回路106の出力ampoutに出力されていることになる。この瞬間に、スイッチφ21をoff、スイッチφ26をonすることにより、ＡＤ変換器のオフセット電圧がオフセット保持部105としてのオフセット容量Coに蓄積される。以上で、オフセット測定シーケンスでのオフセット量の測定と保持とが完了する。オフセット測定シーケンスの最後のタイミングt3では、続くＡＤ変換シーケンスの準備として、全てのスイッチφ21〜φ27をoffの状態とする。
【００１７】
続くアナログデジタル変換シーケンス（ＡＤ変換シーケンス）では、オフセット容量Coに保持したオフセット電圧を用いて補正を行う。まず、最初のフェーズt4ではスイッチφ24,φ26,φ27をonして、比較回路107のリセットを行うと共にサンプリング容量Ciにアナログ入力信号202のサンプリングを行う。この時、スイッチφ22はoffのままでオフセット容量Coをリセットせずにオフセット電圧を維持する。次に、タイミングt5で、スイッチφ26,φ27をoffすることにより、積分回路106が積分動作を開始する。アナログ入力信号202が図３のように変化して、画素信号をスイッチφ24及びサンプリング容量Ciにより積分回路106の出力ampoutに転送する。この後、タイミングt6でスイッチφ22をonすることにより、オフセット容量Coからフィードバック容量Cfへオフセット電圧を転送する。この動作の結果、積分回路106の出力ampoutは、オフセット容量Coに蓄積した信号によりオフセット補正がかかることになる。以後、タイミングt7でスイッチφ23をonにすると同時にランプ参照信号201を動作開始することにより、それ以降、積分回路106の出力ampoutが図３のように変化する。そして、積分回路106の出力ampoutが上昇して比較器107aの出力compoutにパルスが発生したタイミングt8では、不図示のメモリ110へカウンタ109のカウンタ値が書き込まれることによりＡＤ変換が完了する。この瞬間に、スイッチφ22,φ22をoff、スイッチφ26をonすることにより、積分回路106をリセットする。ＡＤ変換シーケンスの最後のタイミングt9では、続くオフセット測定シーケンスの準備として、全てのスイッチφ21〜φ26をoffの状態とする。
【００１８】
本実施形態１では、上記オフセット測定シーケンスとＡＤ変換シーケンスとを繰り返す。これにより、オフセット測定シーケンスでオフセット容量Coに蓄積された各ＡＤ変換器に特有のオフセット量がアナログ量で保持されて、ＡＤ変換シーケンス時のオフセット補正に使用されることになる。従って、ＡＤ変換器のダイナミックレンジを損なうことなく、ＡＤ変換器の個々のオフセットを他のＡＤ変換器から独立して補正することができる。
【００１９】
＜実施形態２＞  さらに、図４及び図５を用いて、本発明に係るオフセット補正可能なＡＤ変換器の実施形態２について説明する。
【００２０】
（実施形態２のＡＤ変換器の回路例）  本実施形態２ではオフセット信号の保持をフィードバック容量（キャパシタCf）を用いて行う。多くのアプリケーションでは、ＡＤ変換を所定のサイクルで繰り返し行うことになる。前のＡＤ変換処理で積分回路106の出力ampoutが上昇して比較器107aの出力compoutにパルスが発生したとき、積分回路106の出力ampoutはＡＤ変換器のオフセット量に相当する電圧になっていることを利用する（図３参照）。すなわち、前回のアナログデジタル変換におけるオフセット量を電位レベルで保持して、次回のアナログデジタル変換で用いる。図４の実施形態２のＡＤ変換器の構成は、図２の実施形態１の構成からオフセット測定シーケンスで使用するオフセット容量Coにオフセット電圧を蓄積するための回路を省いた構成である。又、必要でない図２のスイッチφ21,φ22,φ25が省かれ、フィードバック容量Cfにオフセット電圧を蓄積して保持するために、スイッチφ43が追加されている。なお、図４のスイッチφ41,φ42,φ44,φ45は図２のスイッチφ23,φ24,φ26,φ27に相当する役割を果たす。
【００２１】
（実施形態２のＡＤ変換器の動作例）  続いて、図５に示したタイミング図を用いて実施形態２のＡＤ変換器の動作を説明する。まず、信号サンプリング時t10,t20は、スイッチφ42,φ44,φ45をonとし、積分回路106及び比較回路107をリセットしてサンプリング容量Ciに信号をサンプリングする。しかし、スイッチφ43はoffとしてフィードバック容量Cfはリセットを行わない。このとき、フィードバック容量Cfは前サイクル終了時の状態を保持しているため、オフセット量に相当する電圧を保持している。次に、タイミングt11,t21で、スイッチφ44,φ45をoff、スイッチφ43をonとし、積分回路106が積分動作状態となる。同時に、アナログ入力信号202が図５のように変化するとスイッチφ42及びサンプリング容量Ciを介して画素信号を積分回路106の出力ampoutに転送する。続いて、タイミングt12,t22でスイッチφ42をoff、スイッチφ41をonとし、ランプ参照電圧201が動作開始することにより、積分回路106の出力ampoutは図５のように変化する。この後、積分回路106の出力ampoutが上昇して比較器107aの出力compoutにパルスが発生したタイミングt13,t23では、不図示のメモリ110へカウンタ209のカウンタ値を書き込む。同時に、スイッチφ43をoff、スイッチφ44をonとすることにより、フィードバック容量Cfにオフセット量に相当する電圧を再び保持することができる。以上の動作を繰り返し行うことにより、ＡＤ変換器のダイナミックレンジを損なうことなく、ＡＤ変換器の個々のオフセットを補正可能となる。
【００２２】
＜実施形態３＞  続いて、図６及び図７を用いて、本発明に係るオフセット補正可能なＡＤ変換器の実施形態３について説明する。
【００２３】
（実施形態３のＡＤ変換器の回路例）  図６の実施形態３のＡＤ変換器の構成は、図４の実施形態２の構成において、オフセット量をフィードバック容量Cfに保持しないで、積分回路106とは別にオフセット保持部105を設けた構成である。必要でない図４のスイッチφ43が省かれ、オフセット電圧を蓄積して保持するために、オフセット容量Co、アナログバッファ601、スイッチφ66,φ67,φ68からなるオフセット保持部105を設けている。オフセット保持部105の出力bufoutは比較回路107の比較器107aのマイナス（−）端子に接続される。なお、図６において、アナログバッファ601はソースフォロワやオペアンプを用いたボルテージフォロワなどで構成することができる。なお、図６のスイッチφ61,φ62,φ64,φ65は図４のスイッチφ41,φ42,φ44,φ45に相当する役割を果たし、図６のスイッチφ63は図２のスイッチφ25に相当する役割を果たす。
【００２４】
（実施形態３のＡＤ変換器の動作例）  続いて、図７に示したタイミング図を用いて実施形態３のＡＤ変換器の動作を説明する。実施形態３のＡＤ変換器では、実施形態１と同様に、１回のアナログデジタル変換をするため、オフセット測定シーケンスとアナログデジタル変換シーケンスとを有する。
【００２５】
図７のオフセット測定シーケンスにおいて、まず、最初のフェーズt30で、スイッチφ63,φ64,φ65,φ68をonとし、積分回路106及び比較回路107をリセットする。次に、タイミングt31でスイッチφ66,φ67をon、スイッチφ68をoffする。これにより、積分回路106は積分動作状態になり、アナログバッファ601の入力にはランプ参照信号201が入力され、その出力bufoutは比較回路107の比較器107aの−端子に入力される。ここで、同時にランプ参照信号201の動作を開始する。その結果、アナログバッファ601の出力bufoutは図７のように変化する。積分回路106の出力ampoutが上昇して比較器107aの出力compoutにパルスが発生したタイミングt32で、スイッチφ66をoffすることにより、オフセット量に対応した電圧をオフセット保持部105としてのオフセット容量Coに蓄積する。オフセット測定シーケンスの最後のタイミングt33では、続くＡＤ変換シーケンスの準備として、全てのスイッチφ61〜φ68をoffとする。
【００２６】
続く、ＡＤ変換シーケンスでは、まずタイミングt34でスイッチφ62,φ64,φ65,φ68をonとして、比較回路107をリセットしサンプリング容量Ciに信号のサンプリングを行う。この後、タイミングt35でスイッチφ68をoff、スイッチφ67をonすることにより、アナログバッファ601の出力bufoutにオフセット補正信号を出力した状態とする。同時に、スイッチφ64,φ65をoffして積分回路106を積分状態とする。そして、アナログ入力信号202が図７のように変化すると、サンプリング容量Ci及び増幅器106aを介して画素信号を比較回路107の比較器107aの＋端子に転送する。さらに、タイミングt36でスイッチφ62をoff、スイッチφ61をonとし、同時にランプ参照信号201の動作を開始することにより、積分回路106の出力ampoutは図７のように変化する。そして、積分回路106の出力ampoutが上昇して比較器107aの出力compoutにパルスが発生したタイミングt37で、不図示のメモリ回路110へカウンタ109のカウンタ値を書き込むとことにより、ＡＤ変換動作が完了する。ＡＤ変換シーケンスの最後のタイミングt38では、続くオフセット測定シーケンスの準備として、全てのスイッチφ61〜φ68をoffの状態とする。ＡＤ変換時にオフセット補正信号との比較を比較回路107で行うことが可能であるため、ＡＤ変換器のダイナミックレンジを損なうことなく、ＡＤ変換器の個々のオフセットを補正可能となる。なお、ここでアナログバッファ601のオフセットも合わせて補正されることを追記しておく。
【００２７】
＜本実施形態の固体撮像装置の他の構成例＞  図８は、本発明に係るＡＤ変換器を用いた固体撮像装置の他の構成例を示したブロック図である。図１で説明した構成例では時間計測のためのカウンタ109は全列に共通で１つとしていたが、本構成例ではカウンタ109を列ごとに設けている。本構成例では、列ごとに存在するカウンタ109の全てが同時にカウントをスタートする。各列は入力信号に応じて、異なるタイミングで比較器107が反転する。このタイミングで各制御回路108は当該列のカウンタ109のカウントをストップさせる。以上により、ＡＤ変換動作が可能となる。その他の構成は図１の構成例と同様であり、繰り返しを避けるため説明を略す。他の構成要素についても、等価な構成に変更が可能である。
【図１】
0005632660.tif 000002
【図２】
0005632660.tif 000003
【図３】
0005632660.tif 000004
【図４】
0005632660.tif 000005
【図５】
0005632660.tif 000006
【図６】
0005632660.tif 000007
【図７】
0005632660.tif 000008
【図８】
0005632660.tif 000009