(57)【特許請求の範囲】
【請求項１】
半導体装置と、前記半導体装置の制御電極に印加する電圧を制御する制御手段とを備えた半導体モジュールであって、
半導体装置は、
第１導電型のドレイン領域と、
ドレイン領域と接している第１導電型のドリフト領域と、
ドリフト領域と接しており、ドリフト領域によってドレイン領域から隔離された第２導電型のベース領域と、
ベース領域と接しており、ベース領域によってドリフト領域から隔離された第１導電型のソース領域と、
ソース領域とドリフト領域との間に位置するベース領域に接するように形成されたゲート絶縁膜と、
ゲート絶縁膜と接しており、ゲート絶縁膜を介してソース領域とドリフト領域との間に位置するベース領域に対向するゲート電極と、
ドレイン領域にのみ接合されたドレイン電極と、
ソース領域にのみ接合されたソース電極と、
ドリフト領域にのみショットキー接合されたＳＢＤ電極と、
ベース領域にのみオーミック接合された制御電極とを備えており、
半導体装置のＳＢＤ電極は、ソース電極の電位と同じ電位であり、
制御手段は、ゲート電極にゲート電圧が印加される場合には、制御電極の電位をソース電極の電位と同じ電位とし、ゲート電極にゲート電圧が印加されない場合には、制御電極の電位をベース領域とドリフト領域とのＰＮ接合に電流が流れない電位とすることを特徴とする半導体モジュール。
【請求項２】
制御手段は、ゲート電極にゲート電圧が印加される場合には、制御電極の電位をソース電極の電位と同じ電位とし、ゲート電極にゲート電圧が印加されない場合には、制御電極の電位をドレイン電極の電位と同じ電位とすることを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
ＭＯＳＦＥＴ領域と、ＳＢＤ領域とが同一の半導体基板に形成されており、
ＭＯＳＦＥＴ領域は、
第１導電型のドレイン領域と、
ドレイン領域と接している第１導電型のドリフト領域と、
ドリフト領域と接しており、ドリフト領域によってドレイン領域から隔離された第２導電型のベース領域と、
ベース領域と接しており、ベース領域によってドリフト領域から隔離された第１導電型のソース領域と、
ソース領域とドリフト領域との間に位置するベース領域に接するように形成されたゲート絶縁膜と、
ゲート絶縁膜と接しており、ゲート絶縁膜を介してソース領域とドリフト領域との間に位置するベース領域に対向するゲート電極と、
ドレイン領域にのみ接合されたドレイン電極と、
ソース領域にのみ接合されたソース電極と、
ベース領域にのみオーミック接合された制御電極とを備えており、
ドレイン電極、ドレイン領域およびドリフト領域は、ＳＢＤ領域まで伸びており、
ＳＢＤ領域は、ＳＢＤ領域内のドリフト領域にのみショットキー接合されたＳＢＤ電極を備えており、
制御電極と、ベース領域と、ドリフト領域と、ドレイン領域と、ドレイン電極によって寄生ダイオードが構成されている半導体装置の制御方法であって、
ドレイン電極とソース電極間に順方向電圧を印加し、ＭＯＳＦＥＴ領域をオン状態とする場合には、ＳＢＤ電極の電位および制御電極の電位を、ソース電極の電位と同じ電位に制御し、
ドレイン電極とソース電極間に逆方向電圧を印加する場合には、ＳＢＤ電極の電位を、ソース電極の電位と同じ電位に制御し、制御電極の電位を、寄生ダイオード領域に電流が流れない電位に制御することを特徴とする半導体装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の制御方法、半導体モジュールに関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）は、第１導電型のドリフト領域と、これに接する第２導電型のベース領域とによって構成されるＰＮダイオードである寄生ダイオードを内蔵している。この寄生ダイオードは、ＭＯＳＦＥＴと逆並列に接続することができるため、還流ダイオードとして利用できる。しかしながら、還流ダイオードとしてＰＮダイオードを用いると、リカバリ特性が悪く、スイッチング損失が大きくなるという問題がある。
【０００３】
そこで、ＰＮダイオードに代えて、ショットキーバリアダイオード（以下、ＳＢＤと略する場合がある）を用いることによって、ダイオードのリカバリ特性を改善することが提案されている。例えば、特許文献１や特許文献２に開示された半導体装置では、ＭＯＳＦＥＴと、還流ダイオードとしてのショットキーバリアダイオード（ＳＢＤ）が同一半導体基板内に形成されている。ＭＯＳＦＥＴのドリフト領域にショットキー接合するＳＢＤ電極を形成し、ＭＯＳＦＥＴのソース電極とＳＢＤ電極とを同電位にすることによって、ＭＯＳＦＥＴと逆並列に接続されたＳＢＤを得ることができる。ＭＯＳＦＥＴの寄生ダイオード（ＰＮダイオード）に代えて、ＭＯＳＦＥＴと同一基板内に設置したＳＢＤを還流ダイオードとして利用することによって、還流ダイオードのリカバリ特性を改善し、スイッチング特性に優れたＭＯＳＦＥＴを得ることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２９９６２５号公報
【特許文献２】特開２００６−６６７７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、還流時に、ＭＯＳＦＥＴのドレイン電極とソース電極間に印加する電圧が、ＭＯＳＦＥＴのベース領域とドレイン領域とのＰＮ接合の拡散電位よりも大きくなると、ＭＯＳＦＥＴの寄生ダイオード（ＰＮダイオード）に還流電流が流れてしまう。このため、還流ダイオードとして専らＳＢＤを利用する場合と比較して、十分にリカバリ特性を改善することができない。
【０００６】
これに対して、特許文献２では、ソース電極とベース領域との接合部をショットキー接合させている。これによって、ＭＯＳＦＥＴの寄生ダイオードに還流電流が流れることを抑制している。
【０００７】
しかしながら、ＭＯＳＦＥＴは、ソース領域をエミッタ領域とし、ベース領域をベース領域とし、ドレイン領域をコレクタ領域とする寄生バイポーラトランジスタを必然的に有している。この寄生バイポーラトランジスタが動作すると、ＭＯＳＦＥＴに大電流が流れて、アバランシェ破壊が発生する。特許文献２のように、ソース電極とベース領域との接合部をショットキー接合させると、ソース電極とベース領域とのコンタクト抵抗が高くなる。その結果、ＭＯＳＦＥＴがオン状態からオフ状態へと切り替わる過渡状態において、ＭＯＳＦＥＴに寄生するバイポーラトランジスタが動作し易くなる。すなわち、特許文献２によれば、ＭＯＳＦＥＴのアバランシェ耐量を確保することが困難となってしまう。
【０００８】
本願は、かかる点に鑑みてなされたものであり、その目的とするところは、ＭＯＳＦＥＴと、ＭＯＳＦＥＴと逆並列となるＳＢＤとが同一半導体基板に形成された半導体装置において、還流ダイオードのリカバリ特性の改善と、ＭＯＳＦＥＴのアバランシェ耐量の確保との両立が可能な技術を提供することにある。
【課題を解決するための手段】
【０００９】
本明細書は、半導体装置と、半導体装置の制御電極に印加する電圧を制御する制御手段とを備えた半導体モジュールを開示する。この半導体装置は、第１導電型のドレイン領域と、ドレイン領域と接している第１導電型のドリフト領域と、ドリフト領域と接しておりドリフト領域によってドレイン領域から隔離された第２導電型のベース領域と、ベース領域と接しておりベース領域によってドリフト領域から隔離された第１導電型のソース領域と、ソース領域とドリフト領域との間に位置するベース領域に接するように形成されたゲート絶縁膜と、ゲート絶縁膜と接しておりゲート絶縁膜を介してソース領域とドリフト領域との間に位置するベース領域に対向するゲート電極と、ドレイン領域にのみ接合されたドレイン電極と、ソース領域にのみ接合されたソース電極と、ドリフト領域にのみショットキー接合されたＳＢＤ電極と、ベース領域にのみオーミック接合された制御電極とを備えている。半導体装置のＳＢＤ電極は、ソース電極の電位と同じ電位であり、制御手段は、ゲート電極にゲート電圧が印加される場合には、制御電極の電位をソース電極の電位と同じ電位とし、ゲート電極にゲート電圧が印加されない場合には、制御電極の電位をベース領域とドリフト領域とのＰＮ接合に電流が流れない電位とする。
【００１０】
上記の半導体モジュールでは、半導体装置は、ベース領域に接合される制御電極がベース領域とオーミック接合するため、ＭＯＳＦＥＴに寄生するバイポーラトランジスタがオンすることを抑制でき、アバランシェ耐量を確保することができる。また、半導体装置は、ソース領域にのみ接合されたソース電極と、ベース領域にのみ接合された制御電極と、ドリフト領域にのみ接合されたＳＢＤ電極とが、別々に設けられている。このため、ドレイン電極に対して、ソース電極、制御電極、ＳＢＤ電極の電位をそれぞれ異なる電位とすることができる。従って、制御電極とベース領域との接合がオーミック接合であっても、還流時に制御電極の電位を制御することによって、ＭＯＳＦＥＴに寄生するＰＮダイオードに電流が流れることを抑制することができる。これによって、還流ダイオードのリカバリ特性を改善することができる。上記の半導体装置では、還流ダイオードのリカバリ特性の改善と、ＭＯＳＦＥＴのアバランシェ耐量の確保との両立が可能となる。
【００１１】
また、上記の半導体モジュールでは、半導体装置のＳＢＤ電極は、ソース電極の電位と同じ電位であり、制御手段は、ゲート電極にゲート電圧が印加される場合には、制御電極の電位をソース電極の電位と同じ電位とし、ゲート電極にゲート電圧が印加されない場合には、制御電極の電位をベース領域とドリフト領域とのＰＮ接合に電流が流れない電位とする。この半導体モジュールによれば、ゲート電極にゲート電圧が印加されるＭＯＳＦＥＴのオン時には、ソース電極、制御電極、ＳＢＤ電極が同電位になり、ＭＯＳＦＥＴの寄生バイポーラが動作することを抑制でき、アバランシェ耐量を確保することができる。また、還流時、すなわち、ゲート電極にゲート電圧が印加されない場合には、制御電極の電位が、ＭＯＳＦＥＴの寄生ダイオードであるＰＮダイオードに電流が流れない電位とされる。このため、還流ダイオードとしてリカバリ特性に優れたＳＢＤを専ら利用することができるため、還流ダイオードのリカバリ特性を向上させることが可能となる。
【００１２】
上記の半導体モジュールでは、制御手段は、ゲート電極にゲート電圧が印加される場合には、制御電極の電位をソース電極の電位と同じ電位とし、ゲート電極にゲート電圧が印加されない場合には、制御電極の電位をドレイン電極の電位と同じ電位とするものであってもよい。簡単な制御で、確実に、還流時にＭＯＳＦＥＴの寄生ダイオードに電流が流れることを防止できる。
【００１３】
本発明によれば、ＭＯＳＦＥＴ領域と、ＳＢＤ領域（ショットキーバリアダイオード領域）とが同一の半導体基板に形成されている半導体装置の制御方法を提供することもできる。この半導体装置では、ＭＯＳＦＥＴ領域は、第１導電型のドレイン領域と、ドレイン領域と接している第１導電型のドリフト領域と、ドリフト領域と接しており、ドリフト領域によってドレイン領域から隔離された第２導電型のベース領域と、ベース領域と接しており、ベース領域によってドリフト領域から隔離された第１導電型のソース領域と、ソース領域とドリフト領域との間に位置するベース領域に接するように形成されたゲート絶縁膜と、ゲート絶縁膜と接しており、ゲート絶縁膜を介してソース領域とドリフト領域との間に位置するベース領域に対向するゲート電極と、ドレイン領域にのみ接合されたドレイン電極と、ソース領域にのみ接合されたソース電極と、ベース領域にのみオーミック接合された制御電極とを備えている。ドレイン電極、ドレイン領域およびドリフト領域は、ＳＢＤ領域まで伸びており、ＳＢＤ領域は、ＳＢＤ領域内のドリフト領域にのみショットキー接合されたＳＢＤ電極を備えている制御電極と、ベース領域と、ドリフト領域と、ドレイン領域と、ドレイン電極によって寄生ダイオードが構成されている。この制御方法では、ドレイン電極とソース電極間に順方向電圧を印加し、ＭＯＳＦＥＴ領域をオン状態とする場合には、ＳＢＤ電極の電位および制御電極の電位を、ソース電極の電位と同じ電位に制御する。ドレイン電極とソース電極間に逆方向電圧を印加する場合には、ＳＢＤ電極の電位を、ソース電極の電位と同じ電位に制御し、制御電極の電位を、寄生ダイオード領域に電流が流れない電位に制御する。
【発明の効果】
【００１４】
本発明によれば、ＭＯＳＦＥＴと、ＭＯＳＦＥＴと逆並列となるＳＢＤとが同一半導体基板に形成された半導体装置において、還流ダイオードのリカバリ特性の改善と、ＭＯＳＦＥＴのアバランシェ耐量の確保との両立が可能な技術を提供できる。
【図面の簡単な説明】
【００１５】
【図１】実施例１の半導体モジュール。
【図２】図１の半導体装置の等価回路図。
【図３】図１の半導体装置に係る寄生バイポーラトランジスタについて説明する図。
【図４】図１の半導体装置に係る寄生バイポーラトランジスタに関する回路図。
【図５】図１の半導体装置の制御方法を説明する図。
【図６】図１の半導体装置の制御方法を説明する図。
【図７】図１の半導体装置の制御方法を説明する図。
【発明を実施するための形態】
【００１６】
以下に説明する実施例の主要な特徴を以下に列記する。
（特徴１）ＳＢＤ電極とソース電極は同電位である。
（特徴２）半導体基板は、炭化ケイ素（ＳｉＣ）を材料とする。
【実施例１】
【００１７】
以下、本発明の実施例１について、図面を参照しながら説明する。図１は、本実施例に係る半導体モジュール４を示している。半導体モジュール４は、半導体装置１と、制御手段５０とを備えている。図１においては、半導体装置１の断面が示されている。半導体装置１は、炭化ケイ素（ＳｉＣ）を材料とする半導体基板１０と、半導体基板１０の裏面に形成されたドレイン電極１１と、半導体基板１０の表面に形成されたゲート１２と、ソース電極１３と、制御電極１４と、ＳＢＤ電極１５とを備えている。半導体基板１０は、Ｎ＋層であるドレイン領域１０１と、ドレイン領域１０１の表面に接するＮ−層であるドリフト領域１０２とを備えている。半導体基板１０は、Ｎ型のＳｉＣ製のウェハの表面にＮ型のＳｉＣからなるエピタキシャル層を積層したものを材料としており、ＳｉＣ製のウェハがＮ＋層であるドレイン領域１０１となっており、エピタキシャル層がＮ−層であるドリフト領域１０２となっている。ドリフト領域１０２の表面に接するようにＰ−層であるベース領域１０３が形成されており、ベース領域１０３の表面に接するようにＮ＋層であるソース領域１０４が形成されている。ソース領域１０４は、ベース領域１０３によってドリフト領域１０２と隔離されている。ベース領域１０３は、ドリフト領域１０２の表面側の一部に形成されており、ドリフト領域１０２は、半導体基板１０の表面まで延びている。ソース領域１０４は、ベース領域１０３の表面側の一部に形成されており、ベース領域１０３は、半導体基板１０の表面まで延びている。
【００１８】
ゲート１２は、プレーナゲートであり、隣接する２つのソース領域１０４に亘って形成されている。ゲート１２は、半導体基板１０の表面に形成されたゲート絶縁膜１２１と、ゲート絶縁膜１２１の表面に形成されたゲート電極１２２とを備えている。ソース領域１０４とドリフト領域１０２との間に位置するベース領域１０３は、ゲート絶縁膜１２１を介して、ゲート電極１２２に対向している。ゲート電極１２２は、制御手段５０のゲート端子（Ｇ端子）に接続されている。ドレイン電極１１は、制御手段５０のドレイン端子（Ｄ端子）に接続されている。
【００１９】
ソース電極１３は、半導体基板１０の表面側のソース領域１０４の表面に接合されている。ソース電極１３は、ソース領域１０４内にのみ配置されている。ＳＢＤ電極１５は、半導体基板１０の表面側のドリフト領域１０２の表面に接合されている。ＳＢＤ電極１５は、ドリフト領域１０２内にのみ配置されており、ドリフト領域１０２にショットキー接合している。例えば、ＳＢＤ電極１５として、Ｔｉ、Ｎｉ、Ｍｏ、Ｗ等を材料とする電極を形成することによって、ＳＢＤ電極１５とドリフト領域１０２との接合をショットキー接合とすることができる。本実施例では、ソース電極１３と、ＳＢＤ電極１５とは、共に制御手段５０のソース端子（Ｓ端子）に接続されており、同電位となっている。
【００２０】
制御電極１４は、半導体基板１０の表面側のベース領域１０３の表面に接合されている。制御電極１４は、ベース領域１０３内にのみ配置されており、ベース領域１０３にオーミック結合している。制御電極１４として利用する材料や、ベース領域１０３のイオン注入条件を適宜設計することによって、制御電極１４とベース領域１０３との接合をオーミック接合とすることができる。本実施例では、制御電極１４として、半導体基板１０に接する第１層（Ｎｉ層もしくはＴｉ層）を形成し、その第１層（Ｎｉ層もしくはＴｉ層）の表面にＡｌ層を形成した電極を用いている。制御電極１４は、制御手段５０の制御端子（Ｓ１端子）に接続されている。Ｓ１端子は、Ｓ端子、Ｄ端子と別に設けられているため、Ｓ１端子の電位を、Ｓ端子、Ｄ端子の電位と異なる電位に制御することが可能である。制御手段５０は、Ｇ端子、Ｄ端子、Ｓ端子、Ｓ１端子の電位を制御することが可能である。
【００２１】
半導体装置１は、Ｎチャネル型のＭＯＳＦＥＴ２０と、ショットキーバリアダイオード（ＳＢＤ）３０とを含んでいる。ＭＯＳＦＥＴ２０は、図１に示すドレイン電極１１と、ゲート１２と、ソース電極１３と、制御電極１４と、ドレイン領域１０１と、ドリフト領域１０２と、ベース領域１０３と、ソース領域１０４とを備えている。ＳＢＤ３０は、ドレイン電極１１と、ＳＢＤ電極１５と、ドリフト領域１０２と、ドレイン領域１０１とを備えている。ＭＯＳＦＥＴ２０は、寄生ダイオード２１を内蔵している。寄生ダイオード２１は、ベース領域１０３と、ドリフト領域１０２とのＰＮ接合によって、ＰＮダイオードとして機能する。寄生ダイオード２１は、ドレイン電極１１と、制御電極１４と、ドリフト領域１０２と、ベース領域１０３と、ドレイン領域１０１とを備えている。
【００２２】
図２は、図１に示す半導体装置１の等価回路を示している。半導体装置１は、Ｇ端子、Ｄ端子、Ｓ端子を備えた、Ｎチャネル型のＭＯＳＦＥＴ２０と、Ｄ端子とＳ端子との間に接続されたＳＢＤ３０とを備えている。ＳＢＤ３０は、ＭＯＳＦＥＴ２０と逆並列となっている。ＭＯＳＦＥＴ２０に内蔵された寄生ダイオード２１は、ドレイン電極１１と、制御電極１４に接続されているため、Ｄ端子とＳ１端子との間に設置された状態となる。
【００２３】
本実施例では、Ｓ１端子は、Ｓ端子、Ｄ端子と別に設けられているため、Ｓ１端子の電位を、Ｓ端子、Ｄ端子と異なる電位に制御することが可能である。例えば、Ｓ１端子の電位とＳ端子の電位を同一とした場合には、還流時に、Ｄ端子とＳ端子との間の電圧ＶＳＤが、寄生ダイオード２１に電流が流れ始める電圧ＶＰＮに対して、ＶＳＤ＞ＶＰＮとなると、寄生ダイオード２１に電流が流れる。本実施例によれば、Ｓ１端子の電位をＳ端子の電位と異なる電位に制御できる。このため、Ｄ端子とＳ端子との間の電圧ＶＳＤに関係なく、Ｄ端子とＳ１端子との間の電圧ＶＳ１Ｄを制御でき、ＶＳ１Ｄ≦ＶＰＮとなるようにＳ１端子の電位を制御することが可能である。すなわち、Ｓ１端子の電位を制御することによって、寄生ダイオード２１に電流が流れないようにすることができる。半導体モジュール４においては、制御手段５０は、還流時に寄生ダイオード２１に電流が流れないように、Ｓ１端子の電位を制御する。
【００２４】
具体的には、還流時に、Ｓ１端子の電位を、下記の式（１）を満たすように制御することによって、寄生ダイオード２１に電流が流れることを防ぐことができる。尚、式（１）中の記号は、ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：電荷素量、Ｎｄ：ドリフト領域の不純物濃度、ｄ：ドリフト領域の層厚さ、Ｌｐ：ホール拡散長、τ：ホールのライフタイム、Ｄｐ：ホール拡散係数、Ｐｎ：熱平衡状態におけるホール濃度、である。
【００２５】
ＶＳ１Ｄ≦ＶＰＮ＝（ｋＴ／ｑ）ｌｎ｛（ＮｄＬｐ／τＤｐＰｎ）＋１｝  ……  （１）
【００２６】
すなわち、本実施例によれば、還流時に、電位差ＶＳＤに関わらず電位差ＶＳ１Ｄを設定できるため、寄生ダイオード２１が動作することを防ぐことができる。その結果、還流時には、リカバリ特性に優れたＳＢＤ３０が専ら動作することになり、半導体装置１のスイッチング特性が向上する。
【００２７】
次に、ＭＯＳＦＥＴ２０の寄生バイポーラトランジスタ２３について説明する。図３に示すように、ＭＯＳＦＥＴ２０は、ソース領域１０４をエミッタ領域とし、ベース領域１０３をベース領域とし、ドレイン領域１０１をコレクタ領域とする寄生バイポーラトランジスタ２３を有している。この寄生バイポーラトランジスタ２３が動作すると、ＭＯＳＦＥＴ２０に大電流が流れて、アバランシェ破壊が発生する。尚、図３においては、制御電極１４は、ソース端子（Ｓ端子）に接続されている。
【００２８】
寄生バイポーラトランジスタ２３の動作条件について、図４に示す半導体装置１の等価回路を用いて説明する。図４においては、制御電極１４とベース領域１０３とのコンタクト抵抗をＲＣ、ベース領域１０３の抵抗（ベース抵抗）をＲＢ、ソース領域１０４の抵抗（ソース抵抗）をＲＳと表している。
【００２９】
図４に示すように、寄生バイポーラトランジスタ２３のエミッタ（Ｅ）とソース端子（Ｓ端子）との間には、ソース抵抗ＲＳが介在し、ベース（Ｂ）とソース端子（Ｓ端子）との間には、コンタクト抵抗ＲＣ、ベース抵抗ＲＢが介在する。ベース−エミッタ間の電圧が、エミッタ−ソース間の電圧降下である（ＲＢ＋ＲＣ）×ＩＢと、ボディ−ソース間の電圧降下ＲＳ×ＩＳとの差よりも大きくなると、寄生バイポーラトランジスタ２３が動作する。すなわち、寄生バイポーラトランジスタ２３を動作させないようにするためには、下記の式（２）を満たすように、ＲＢ、ＲＣ、ＲＳを設計する必要がある。
【００３０】
ＶＢＥ＞（ＲＢ＋ＲＣ）×ＩＢ−ＲＳ×ＩＳ    ……  （２）
【００３１】
コンタクト抵抗ＲＣを小さくすれば、式（２）の右辺が小さくなるため、寄生バイポーラトランジスタ２３が動作しないＶＢＥの範囲を大きくすることができる。本実施例では、制御電極１４は、ベース領域１０３とオーミック接合している。このため、コンタクト抵抗Ｒｃを小さくすることができる。これによって、ＭＯＳＦＥＴ２０がオン状態からオフ状態へと切り替わる過渡状態において、ＭＯＳＦＥＴ２０の寄生バイポーラトランジスタ２３が動作（オン）することを抑制できる。その結果、ＭＯＳＦＥＴ２０のアバランシェ耐量を確保することができる。また、制御電極１４は、ソース電極１３やＳＢＤ電極１５とは別に設けられているので、制御電極１４の材料として、よりコンタクト抵抗Ｒｃが小さくなるものを用いることもできる。制御電極１４として、コンタクト抵抗Ｒｃが小さくなる材料を用い、寄生ダイオードが動作し易くなっても、既に述べたように、制御電極１４の電位を制御することによって、寄生ダイオード２１が動作することを防ぐことができる。
【００３２】
次に、図１の半導体装置１の制御方法の一例について、図１および図５〜図７を用いて説明する。図５〜図７に示す制御方法の一例では、半導体モジュール４の制御手段５０によって、Ｓ１端子の電位が、Ｓ端子と同電位であるか、Ｄ端子と同電位であるかの、いずれかの状態に制御される。
【００３３】
＜制御条件（ａ）ＭＯＳＦＥＴ：オン時、還流ダイオード：オフ時＞
ＭＯＳＦＥＴ２０のオン時には、制御手段５０は、Ｓ１端子とＳ端子とを同電位に制御する。この場合の半導体装置１の等価回路は、図５に示すようにＳ１端子をＳ端子に接続した状態となる。
【００３４】
図５に示すように、ＭＯＳＦＥＴ２０のＤ端子をＳ端子よりも高電位とし、Ｇ端子をオン状態として、ゲート電圧（正電圧）を印加する。図１を参照して説明すると、ＭＯＳＦＥＴ２０において、ゲート電極１２２にゲート電圧が印加され、ゲート絶縁膜１２１を介してゲート電極１２２と接するベース領域１０３にキャリア（本実施例では電子）が引き寄せられて、ベース領域１０３にＮ型のチャネルが形成される。このチャネルを通って、ソース領域１０４からドリフト領域１０２へとキャリアが供給される。これによって、ＭＯＳＦＥＴ２０において、ドレイン領域１０１からソース領域１０４へと電流が流れる。
【００３５】
一方、還流ダイオードであるＳＢＤ３０および寄生ダイオード２１に対しては、Ｄ端子がＳ端子よりも高電位となるように制御される。このため、還流ダイオードであるＳＢＤ３０及び寄生ダイオード２１には逆方向バイアス電圧が印加された状態となり、電流が流れない。
【００３６】
＜制御条件（ｂ）ＭＯＳＦＥＴ：オフ時、還流ダイオード：オフ時＞
ＭＯＳＦＥＴ２０のオフ時には、制御手段５０は、Ｓ１端子とＳ端子とを同電位に制御する。この場合の半導体装置１の等価回路は、図６に示すようにＳ１端子をＳ端子に接続した状態となる。
【００３７】
制御条件（ａ）から制御条件（ｂ）に切り替えると、ＭＯＳＦＥＴ２０がオン状態からオフ状態へと切り替わる過渡状態となり、図３に示すＭＯＳＦＥＴ２０の寄生バイポーラトランジスタ２３が動作し易い状態となる。本実施例では、既に説明したとおり、制御電極１４とベース領域１０３との接合部分がオーミック接合であり、この接合部分のコンタクト抵抗が低くなっている。このため、この過渡状態において、寄生バイポーラトランジスタ２３が動作することが抑制され、半導体装置１のアバランシェ耐量が確保される。
【００３８】
＜制御条件（ｃ）ＭＯＳＦＥＴ：オフ時、還流ダイオード：オン時＞
還流ダイオードのオン時には、ＭＯＳＦＥＴ２０はオフ状態となっている。制御手段５０は、Ｓ１端子とＤ端子とを同電位に制御する。この場合の半導体装置１の等価回路は、図７に示すようにＳ１端子をＤ端子に接続した状態となる。
【００３９】
図７に示すように、ＭＯＳＦＥＴ２０のＤ端子をＳ端子よりも低電位とし、ゲート端子に印加するゲート電圧をオフ状態にすると、ＭＯＳＦＥＴ２０が停止し、還流ダイオードに電流が流れる。図７では、Ｓ１端子はＤ端子に接続されるため、その電圧ＶＳ１Ｄは、ＶＳ１Ｄ＝０となり、式（１）の条件を満たす。その結果、還流時のＤ端子とＳ端子との電圧ＶＳＤに関わらず、ＭＯＳＦＥＴ２０の寄生ダイオード２１に電流が流れることが防止され、専らＳＢＤ３０が還流ダイオードとして利用される。Ｓ１端子をＤ端子と同電位とするという簡単な切り替え制御によって、確実に式（１）の条件を充足させ、寄生ダイオード２１が動作することを防止することができる。
【００４０】
尚、「ＭＯＳＦＥＴ：オフ時、還流ダイオード：オン時」となる還流時には、Ｓ１端子の電位を、式（１）を満たすように制御することによって、寄生ダイオード２１に電流が流れることを防ぎ、ＳＢＤ３０に電流が流れるように制御することができることは、既に述べたとおりである。
【００４１】
ＳＢＤでは、ＰＮダイオードと比較して、リカバリ特性に優れ、ターンオフ時の逆回復電流が小さくなる。上記のとおり、制御条件（ｃ）において、寄生ダイオード２１に電流が流れず、ＳＢＤ３０に電流が流れるようにすることができるため、制御条件（ｃ）から、制御条件（ａ）もしくは制御条件（ｂ）に切り替えた場合に、逆回復電流を小さくすることができ、半導体装置１のスイッチング特性を向上させることができる。
【００４２】
半導体装置１をインバータ回路やコンバータ回路のスイッチング素子として用いる場合には、これらの回路を構成する複数のスイッチング素子のオン／オフ（即ち、ゲート端子（Ｇ）に印加するゲート電圧のオン状態／オフ状態）の切り替えに同調させて、Ｓ１端子の電位を制御することが好ましい。この場合、還流時には、Ｓ１端子とＤ端子とを同電位にする必要はなく、式（１）を満たす状態となるように、Ｓ１端子の電位を制御すれば十分である。
【００４３】
上記のとおり、本実施例に係る半導体装置によれば、ソース電極と、制御電極と、ＳＢＤ電極とが、別々に設置されている。制御電極は、ベース領域とオーミック接合するように設計されているため、ＭＯＳＦＥＴのアバランシェ耐量を確保することができる。また、上記の半導体装置では、ドレイン電極に対して、ソース電極、制御電極、ＳＢＤ電極の電位をそれぞれ異なる電位に制御することが可能である。すなわち、ＭＯＳＦＥＴ領域に印加する電圧と、ＳＢＤ領域に印加する電圧と、寄生ダイオード領域に印加する電圧とを相違させることが可能である。
【００４４】
例えば、ゲート電極にゲート電圧が印加される場合には、ＳＢＤ電極の電位および制御電極の電位を、ソース電極の電位と同電位にする。すなわち、ドレイン電極とソース電極間に順方向電圧を印加し、ＭＯＳＦＥＴ領域をオン状態とする場合には、ＳＢＤ電極の電位および制御電極の電位を、ソース電極の電位と同じ電位に制御する。これによって、ゲート電極にゲート電圧が印加されるＭＯＳＦＥＴのオン時には、ＭＯＳＦＥＴの寄生バイポーラトランジスタが動作することを抑制でき、半導体装置のアバランシェ耐量を確保することができる。
【００４５】
また、還流時には、制御電極の電位が、ＭＯＳＦＥＴの寄生ダイオードに電流が流れない電位となるように制御する。すなわち、ドレイン電極とソース電極間に逆方向電圧を印加する場合には、ＳＢＤ電極の電位を、ソース電極の電位と同じ電位に制御し、制御電極の電位を、寄生ダイオード領域に電流が流れない電位に制御する。これによって、還流時に寄生ダイオードに電流が流れないようにし、リカバリ特性に優れたＳＢＤを専ら還流ダイオードとして利用することができるため、半導体装置のスイッチング特性を向上させることが可能となる。
【００４６】
本実施例に係る半導体装置をインバータ回路やコンバータ回路のスイッチング素子として用いれば、従来と比較して、より一層の高速スイッチングが可能となる。また、本実施例に係る半導体装置は、炭化ケイ素（ＳｉＣ）を材料としているため、耐圧性に優れている。本実施例によれば、高耐圧かつ低損失な半導体装置を提供することができる。
【００４７】
上記の実施例では、プレーナゲート型のＭＯＳＦＥＴを備えた半導体装置を例示して説明したが、トレンチゲート型のＭＯＳＦＥＴを備えていてもよい。また、第１導電型をＮ型とし、第２導電型をＰ型とする半導体装置を例示して説明したが、各導電型を反転させた構造としてもよい。また、本発明の技術は、横型の半導体装置に適用することもできる。
【００４８】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００４９】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５０】
１     半導体装置
４     半導体モジュール
１０   半導体基板
１１   ドレイン電極
１２   ゲート
１３   ソース電極
１４   制御電極
１５   ＳＢＤ電極
２０   ＭＯＳＦＥＴ
２１   ＰＮダイオード
２３   寄生バイポーラトランジスタ
３０   ＳＢＤ
５０    制御手段
１０１ ドレイン領域
１０２ ドリフト領域
１０３ ベース領域
１０４ ソース領域
１２１ ゲート絶縁膜
１２２ ゲート電極
【図１】
0005465937.tif 000002
【図２】
0005465937.tif 000003
【図３】
0005465937.tif 000004
【図４】
0005465937.tif 000005
【図５】
0005465937.tif 000006
【図６】
0005465937.tif 000007
【図７】
0005465937.tif 000008