(57)【特許請求の範囲】
【請求項１】
平均厚さが０．６μｍ以下である誘電体層が積層されたセラミック本体と、
前記セラミック本体内において前記誘電体層を挟んで互いに対向するように配置される第１及び第２の内部電極と
を含み、
前記セラミック本体は、静電容量の形成に寄与する容量形成部、及び前記誘電体層の積層方向における前記容量形成部の両端面の少なくとも一面に提供される容量非形成部を含み、
前記容量形成部を前記積層方向に３つの領域に分けた場合、前記３つの領域のうち中央部領域の誘電体グレインは中央部領域以外の領域の誘電体グレインより平均粒径が小さく、前記中央部領域の誘電体グレインの平均粒径は１５０ｎｍ以下で、前記積層方向における一層当たりの誘電体グレイン数は４個以上であり、前記３つの領域のうち前記中央部領域以外の前記領域の誘電体グレインの平均粒径は２００ｎｍ以下で、前記積層方向における一層当たりの誘電体グレイン数は３個以上である、積層セラミック電子部品。
【請求項２】
誘電体層が積層されたセラミック本体と、
前記セラミック本体内において前記誘電体層を挟んで互いに対向するように配置される第１及び第２の内部電極と
を含み、
前記セラミック本体は、静電容量の形成に寄与する容量形成部、及び前記誘電体層の積層方向における前記容量形成部の両端面の少なくとも一面に提供される容量非形成部を含み、
前記容量形成部を前記積層方向に３つの領域に分けた場合、前記３つの領域のうち中央部領域の誘電体グレインは中央部領域以外の領域の誘電体グレインより平均粒径が小さく、前記中央部領域の誘電体グレインの平均粒径は１５０ｎｍ以下で、前記積層方向における一層当たりの誘電体グレイン数は４個以上であり、前記３つの領域のうち前記中央部領域以外の前記領域の誘電体グレインの平均粒径は２００ｎｍ以下で、前記積層方向における一層当たりの誘電体グレイン数は３個以上であり、前記積層方向における前記３つの領域のうち前記中央部領域以外の領域の長さは、前記積層方向における前記容量形成部全体の長さに対して１〜２０％を満たす、積層セラミック電子部品。
【請求項３】
前記誘電体層の平均厚さは０．６μｍ以下である、請求項２に記載の積層セラミック電子部品。
【請求項４】
前記セラミック本体の前記積層方向に垂直な第１方向の長さが０．６±０．１ｍｍであり、前記セラミック本体の前記積層方向及び前記第１方向に垂直な第２方向の長さが０．３±０．１ｍｍである場合の前記セラミック本体の前記積層方向の長さは０．２２ｍｍ以下を満たす、請求項１から３の何れか１項に記載の積層セラミック電子部品。
【請求項５】
前記セラミック本体の前記積層方向に垂直な第１方向の長さが１．０±０．１ｍｍであり、前記セラミック本体の前記積層方向及び前記第１方向に垂直な第２方向の長さが０．５±０．１ｍｍである場合の前記セラミック本体の前記積層方向の長さは０．３５ｍｍ以下を満たす、請求項１から３の何れか１項に記載の積層セラミック電子部品。
【請求項６】
前記セラミック本体の前記積層方向に垂直な第１方向の長さが１．６±０．１ｍｍであり、前記セラミック本体の前記積層方向及び前記第１方向に垂直な第２方向の長さが０．８±０．１ｍｍである場合の前記セラミック本体の前記積層方向の長さは０．５５ｍｍ以下を満たす、請求項１から３の何れか１項に記載の積層セラミック電子部品。
【請求項７】
前記第１及び第２の内部電極の平均厚さは０．６μｍ以下である、請求項１から６の何れか１項に記載の積層セラミック電子部品。
【請求項８】
前記第１及び第２の内部電極の連結性は９５％以上である、請求項１から７の何れか１項に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、耐電圧特性と信頼性に優れ、アコースティックノイズの減少効果がある高容量積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子製品の小型化の傾向に伴い、積層セラミック電子部品にも小型化及び大容量化が要求されている。
【０００３】
これにより、様々な方法を用いて、誘電体と内部電極の薄膜化及び多層化が試みられており、近年、誘電体層の厚さが薄くなると共に積層数が増加する積層セラミック電子部品が製造されている。
【０００４】
このような大容量化を具現するために誘電体層の厚さと内部電極層の厚さが薄くなるほど、内部電極層の厚さが不均一になり、電極層が厚さを維持しながら連続して連結されず、部分的に断線して連結性が低下する。
【０００５】
また、電極の断線により、誘電体層の平均厚さは同一であるが、部分的に厚くなったり薄くなる部分が生じ、誘電体層が薄くなった部分で絶縁特性が低下することで信頼性が低下するという問題点があった。
【０００６】
また、電子部品の小型化、薄膜化及び多層化に伴い、電子部品から発生するアコースティックノイズ（Ａｃｏｕｓｔｉｃ  Ｎｏｉｓｅ）のような騒音現象も徐々に増加しつつある。
【０００７】
セラミック材料としてチタン酸バリウムを用いる強誘電体は、圧電現象を有するため、電界印加時にセラミック電子製品が薄くなると、上記アコースティックノイズ（Ａｃｏｕｓｔｉｃ  Ｎｏｉｓｅ）現象がさらに大きくなる。
【０００８】
特に、セラミック電子部品が薄くなることで、基板に実装する際に、一般のチップより鉛の量が多くなり、基板の振動現象がさらに問題となった。
【０００９】
従って、大容量及び高信頼性を有する積層セラミック電子部品の上記アコースティックノイズ問題を改善するためには、材料の微粒化を図り誘電体の単位厚さ当たりの粒子数を増加させなければならない。
【００１０】
しかし、積層セラミック電子部品が大容量及び高信頼性を有すると共にアコースティックノイズを改善することが依然として必要である。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】日本公開特許公報第２００５−１２９８０２号
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、耐電圧特性と信頼性に優れ、アコースティックノイズの減少効果がある高容量積層セラミック電子部品及びその製造方法に関する。
【課題を解決するための手段】
【００１３】
本発明の一実施形態は、平均厚さが０．６μｍ以下である誘電体層を含むセラミック本体と、上記セラミック本体内において上記誘電体層を挟んで互いに対向するように配置される第１及び第２の内部電極と、を含み、上記セラミック本体は、静電容量の形成に寄与する容量形成部及び上記容量形成部の上下面の少なくとも一面に提供される容量非形成部を含み、上記容量形成部を上記セラミック本体の厚さ方向に３つの領域に分けた場合、上記３つの領域における中央部領域の誘電体グレインの平均粒径は１５０ｎｍ以下で、一層当たりの誘電体グレイン数は４個以上であり、上部領域及び下部領域の誘電体グレインの平均粒径は２００ｎｍ以下で、一層当たりの誘電体グレイン数は３個以上である積層セラミック電子部品を提供する。
【００１４】
上記セラミック本体の横及び縦の長さが０．６±０．１ｍｍ及び０．３±０．１ｍｍである場合の上記セラミック本体の厚さは０．２２ｍｍ以下を満たすことができる。
【００１５】
上記セラミック本体の横及び縦の長さが１．０±０．１ｍｍ及び０．５±０．１ｍｍである場合の上記セラミック本体の厚さは０．３５ｍｍ以下を満たすことができる。
【００１６】
上記セラミック本体の横及び縦の長さが１．６±０．１ｍｍ及び０．８±０．１ｍｍである場合の上記セラミック本体の厚さは０．５５ｍｍ以下を満たすことができる。
【００１７】
上記第１及び第２の内部電極の平均厚さは０．６μｍ以下であることができる。
【００１８】
上記第１又は第２の内部電極の連結性は９５％以上であることができる。
【００１９】
本発明の他の実施形態は、誘電体層を含むセラミック本体と、上記セラミック本体内において上記誘電体層を挟んで互いに対向するように配置される第１及び第２の内部電極と、を含み、上記セラミック本体は、静電容量の形成に寄与する容量形成部及び上記容量形成部の上下面の少なくとも一面に提供される容量非形成部を含み、上記容量形成部を上記セラミック本体の厚さ方向に３つの領域に分けた場合、上記３つの領域における中央部領域の誘電体グレインの平均粒径は１５０ｎｍ以下で、一層当たりの誘電体グレイン数は４個以上であり、上部領域及び下部領域の誘電体グレインの平均粒径は２００ｎｍ以下であり、一層当たりの誘電体グレイン数は３個以上であり、上記上部領域及び下部領域の厚さは、上記セラミック本体の厚さ方向に上記容量形成部の全体厚さに対して１〜２０％を満たす積層セラミック電子部品を提供する。
【００２０】
上記セラミック本体の横及び縦の長さが０．６±０．１ｍｍ及び０．３±０．１ｍｍである場合の上記セラミック本体の厚さは０．２２ｍｍ以下を満たすことができる。
【００２１】
上記セラミック本体の横及び縦の長さが１．０±０．１ｍｍ及び０．５±０．１ｍｍである場合の上記セラミック本体の厚さは０．３５ｍｍ以下を満たすことができる。
【００２２】
上記セラミック本体の横及び縦の長さが１．６±０．１ｍｍ及び０．８±０．１ｍｍである場合の上記セラミック本体の厚さは０．５５ｍｍ以下を満たすことができる。
【００２３】
上記第１及び第２の内部電極の平均厚さは０．６μｍ以下であることができる。
【００２４】
上記誘電体層の平均厚さは０．６μｍ以下であることができる。
【００２５】
上記第１又は第２の内部電極の連結性は９５％以上であることができる。
【発明の効果】
【００２６】
本発明によると、静電容量の大容量化を具現すると共に、内部電極層の連結性を向上させることにより、加速寿命の延長、及び耐電圧特性と信頼性に優れた大容量の積層セラミック電子部品を具現することができる。
【００２７】
また、本発明の一実施形態による積層セラミック電子部品は、容量形成部の中央部の誘電体層と上部及び下部の誘電体層のグレイン粒径及び一層当たりの粒子数を調節することにより、アコースティックノイズを減少させるという効果を有する。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図２】図１のＢ‐Ｂ'の断面図である。
【図３】図２のＳａ領域の拡大図である。
【図４】図２のＳｂ領域の拡大図である。
【発明を実施するための形態】
【００２９】
本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上において同一の符号で表される要素は同一の要素である。
【００３０】
以下、添付の図面を参照して本発明の好ましい実施形態について説明する。
【００３１】
図１は本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【００３２】
図２は図１のＢ‐Ｂ'の断面図である。
【００３３】
図３は図２のＳａ領域の拡大図である。
【００３４】
図４は図２のＳｂ領域の拡大図である。
【００３５】
図１から図４を参照すると、本発明の一実施形態による積層セラミック電子部品は、平均厚さが０．６μｍ以下である誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内で上記誘電体層１を挟んで互いに対向するように配置される第１及び第２の内部電極２１、２２と、を含み、上記セラミック本体１０は、静電容量の形成に寄与する容量形成部Ｓ及び上記容量形成部Ｓの上下面の少なくとも一面に提供される容量非形成部ｃ、ｃ'を含み、上記容量形成部Ｓを上記セラミック本体の厚さ方向に３つの領域に分けた場合、上記３つの領域における中央部領域ａの誘電体グレインの平均粒径Ｄａは１５０ｎｍ以下で、一層当たりの誘電体グレイン数は４個以上であり、上部領域及び下部領域ｂ、ｂ'の誘電体グレインの平均粒径Ｄｂは２００ｎｍ以下で、一層当たりの誘電体グレイン数は３個以上であることができる。
【００３６】
以下、本発明の一実施形態による積層セラミック電子部品について説明するにあたり、特に積層セラミックキャパシタを用いて説明するが、これに制限されるものではない。
【００３７】
上記セラミック本体１０は特に制限されず、例えば、六面体の形状を有することができる。
【００３８】
一方、本実施形態の積層セラミックキャパシタにおいて、図１を参照して、「長さ方向」は「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、「厚さ方向」は誘電体層を積み上げる方向、即ち「積層方向」と同様の概念で用いることができる。「長さ方向」は第１方向の一例であってよく、「幅方向」は第２の方向の一例であってよい。
【００３９】
本発明の一実施形態による積層セラミックキャパシタは、平均厚さが０．６μｍ以下である誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内に形成された第１及び第２の内部電極２１、２２と、を含むことができる。
【００４０】
上記第１及び第２の内部電極２１、２２は特に制限されず、例えば、パラジウム（Ｐｄ）、パラジウム‐銀（Ｐｄ‐Ａｇ）合金などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つ以上の物質からなる導電性ペーストを用いて形成されることができる。
【００４１】
静電容量を形成するために、第１及び第２の外部電極３１、３２が上記セラミック本体１０の外側に形成されることができ、上記第１及び第２の内部電極２１、２２と電気的に連結されることができる。
【００４２】
上記第１及び第２の外部電極３１、３２は、内部電極と同じ材質の導電性物質で形成されることができるが、これに制限されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）などで形成されることができる。
【００４３】
上記第１及び第２の外部電極３１、３２は、上記金属粉末にガラスフリットを添加して製造された導電性ペーストを塗布した後、焼成することにより形成されることができる。
【００４４】
本発明の一実施形態によると、上記誘電体層１の平均厚さは０．６μｍ以下であることができる。
【００４５】
本発明の一実施形態において、上記誘電体層１の厚さは、内部電極２１、２２の間に配置される誘電体層１の平均厚さを意味することができる。
【００４６】
上記誘電体層１の平均厚さは、図２のように、セラミック本体１０の長さ方向の断面のイメージを走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によりスキャンして測定することができる。
【００４７】
例えば、図２のように、セラミック本体１０の幅（Ｗ）方向の中央部で切断した長さ及び厚さ方向（Ｌ‐Ｔ）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出された任意の誘電体層に対して、長さ方向に等間隔の３０個の地点でその厚さを測定して平均値を測定することができる。
【００４８】
上記等間隔の３０個の地点は、第１及び第２の内部電極２１、２２が重なる領域を意味する容量形成部で測定されることができる。
【００４９】
また、このような平均値測定において、１０個以上の誘電体層に拡張して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。
【００５０】
本発明の一実施形態によると、上記セラミック本体１０は、静電容量の形成に寄与する容量形成部Ｓと、上記容量形成部Ｓの上下面の少なくとも一面に提供される容量非形成部ｃ、ｃ'と、を含むことができる。
【００５１】
上記容量形成部Ｓを上記セラミック本体１０の厚さ方向に３つの領域に分けた場合、上記３つの領域における中央部領域ａの誘電体グレインの平均粒径Ｄａは１５０ｎｍ以下で、一層当たりの誘電体グレイン数は４個以上であり、上部領域及び下部領域ｂ、ｂ'の誘電体グレインの平均粒径Ｄｂは２００ｎｍ以下で、一層当たりの誘電体グレイン数は３個以上であるように調節することにより、内部電極の連結性を高めて耐電圧特性と信頼性に優れた積層セラミック電子部品を具現することができる。
【００５２】
即ち、上記誘電体層１の平均厚さが０．６μｍ以下である場合には上記第１及び第２の内部電極２１、２２の連結性が低下することがあるが、本発明の一実施形態によると、上記容量形成部Ｓを上記セラミック本体１０の厚さ方向に３つの領域に区分し、各領域の誘電体グレインの平均粒径と、一層当たりの誘電体グレイン数を調節することにより、内部電極の連結性を高めることができる。
【００５３】
また、上記のように容量形成部Ｓ内の中央部領域ａと、上部領域及び下部領域ｂ、ｂ'の誘電体グレインの平均粒径及び一層当たりの誘電体グレイン数を調節することにより、積層セラミック電子部品の全体厚さを減少させることができる。これにより、信頼性に優れた電子部品を具現することができ、また、アコースティックノイズ（Ａｃｏｕｓｔｉｃ  Ｎｏｉｓｅ）を減少させることができる。
【００５４】
一方、上記誘電体層１の平均厚さが０．６μｍを超える場合には誘電体層の平均厚さが厚くなり、上記のような絶縁特性及び信頼性に問題が発生しないことができる。
【００５５】
通常、積層セラミックキャパシタの製作時に、セラミック本体の焼成過程で、セラミック本体の各領域別の焼成程度及び焼成速度に差が生じることがある。
【００５６】
上記のような焼成の差により、焼成後のセラミック本体内の内部電極の連結性において上記セラミック本体の厚さ方向に差が生じる可能性があり、高容量積層セラミックキャパシタの場合、内部電極及び誘電体層の薄膜化によってその差がさらに著しくなるという問題があった。
【００５７】
従って、高容量積層セラミックキャパシタの絶縁特性及び信頼性を向上させると共にアコースティックノイズ（Ａｃｏｕｓｔｉｃ  Ｎｏｉｓｅ）を減少させるために、本発明の一実施形態によると、セラミック本体の容量形成部において、各領域別に誘電体グレインの平均粒径と一層当たりの粒子数が相違するように調節することができる。
【００５８】
即ち、上記容量形成部Ｓの中央部領域ａの誘電体グレインの平均粒径Ｄａは１５０ｎｍ以下で、一層当たりの誘電体グレイン数は４個以上であり、上部領域及び下部領域ｂ、ｂ'の誘電体グレインの平均粒径Ｄｂは２００ｎｍ以下で、一層当たりの誘電体グレイン数は３個以上であることを特徴とすることができる。
【００５９】
上記容量形成部Ｓの中央部領域ａの誘電体グレインの平均粒径Ｄａが１５０ｎｍを超えたり、一層当たりの誘電体グレイン数が４個未満である場合には、内部電極間のショート不良の発生率が増加する可能性があり、信頼性が低下する問題及びアコースティックノイズ（Ａｃｏｕｓｔｉｃ  Ｎｏｉｓｅ）が増加する問題が生じる可能性がある。
【００６０】
上記容量形成部Ｓの上部領域及び下部領域ｂ、ｂ'の誘電体グレインの平均粒径Ｄｂが２００ｎｍを超えたり、一層当たりの誘電体グレイン数が３個未満である場合には内部電極連結性が低下し、これによる信頼性低下の問題が生じる可能性がある。
【００６１】
一方、本発明の一実施形態によると、上記セラミック本体１０の横及び縦の長さが０．６±０．１ｍｍ及び０．３±０．１ｍｍである場合の上記セラミック本体１０の厚さは０．２２ｍｍ以下を満たすことができる。セラミック本体１０の横の長さは、セラミック本体の第１方向の長さの一例であってよい。また、セラミック本体１０の縦の長さは、セラミック本体の第２の方向の長さの一例であってよい。
【００６２】
また、上記セラミック本体１０の横及び縦の長さが１．０±０．１ｍｍ及び０．５±０．１ｍｍである場合の上記セラミック本体１０の厚さは０．３５ｍｍ以下を満たすことができる。
【００６３】
また、上記セラミック本体１０の横及び縦の長さが１．６±０．１ｍｍ及び０．８±０．１ｍｍである場合の上記セラミック本体１０の厚さは０．５５ｍｍ以下を満たすことができる。
【００６４】
即ち、通常、セラミック本体のサイズ規格別に厚さを一定の範囲以下に製作する場合、絶縁特性及び信頼性に問題が生じる可能性があり、さらに、アコースティックノイズ（Ａｃｏｕｓｔｉｃ  Ｎｏｉｓｅ）が増加するという問題が生じる可能性がある。
【００６５】
しかし、本発明の一実施形態によると、容量形成部Ｓ内の中央部領域ａと、上部領域及び下部領域ｂ、ｂ'の誘電体グレインの平均粒径及び一層当たりの誘電体グレイン数を調節することにより、セラミック本体１０のサイズ規格別に厚さを一定の範囲以下に製作しても、絶縁特性及び信頼性に優れ、アコースティックノイズ（Ａｃｏｕｓｔｉｃ  Ｎｏｉｓｅ）が減少するという効果が得られる。
【００６６】
上記セラミック本体１０の横及び縦の長さが０．６±０．１ｍｍ及び０．３±０．１ｍｍである場合、上記セラミック本体１０の厚さが０．２２ｍｍを超えると、厚さが十分に厚くなり、絶縁特性、信頼性及びアコースティックノイズ（Ａｃｏｕｓｔｉｃ  Ｎｏｉｓｅ）が問題とならないことがある。
【００６７】
これと同様に、上記セラミック本体１０の横及び縦の長さが１．０±０．１ｍｍ及び０．５±０．１ｍｍと、１．６±０．１ｍｍ及び０．８±０．１ｍｍである場合にも、上記セラミック本体１０の厚さがそれぞれ０．３５ｍｍ及び０．５５ｍｍを超えると、絶縁特性、信頼性及びアコースティックノイズ（Ａｃｏｕｓｔｉｃ  Ｎｏｉｓｅ）が問題とならないことがある。
【００６８】
上記上部領域ｂ及び下部領域ｂ'の厚さは特に制限されず、例えば、上記セラミック本体の厚さ方向に、上記容量形成部の全体厚さに対して１〜２０％を満たすことができる。
【００６９】
上記上部領域及び下部領域の厚さが上記容量形成部の全体厚さに対して１〜２０％を満たすようにすることで、内部電極の連結性を高めて耐電圧特性と信頼性に優れた積層セラミック電子部品を具現することができる。
【００７０】
上記上部領域及び下部領域の厚さが上記容量形成部の全体厚さに対して１％未満である場合には、上記容量形成部の誘電体グレインの平均粒径と一層当たりの誘電体グレイン数が一定であるため、内部電極の連結性を高めることができず、耐電圧特性及び信頼性の向上の効果がない可能性がある。
【００７１】
上記上部領域及び下部領域の厚さが上記容量形成部の全体厚さに対して２０％を超える場合には、誘電体グレインの平均粒径の大きい領域が増加するため、絶縁特性の低下により信頼性に問題が生じる可能性がある。
【００７２】
上記第１及び第２の内部電極２１、２２の焼成後の平均厚さは、静電容量を形成することができれば特に制限されず、例えば、０．６μｍ以下であることができる。
【００７３】
図２を参照すると、本発明の一実施形態による積層セラミック電子部品において、上記第１又は第２の内部電極２１、２２の連結性は９５％以上であることができる。
【００７４】
上記内部電極の連結性とは、上記第１又は第２の内部電極２１、２２の全体電極の長さに対して実際電極が形成された部分の長さと定義することができる。
【００７５】
例えば、上記内部電極の連結性は、図２のように、積層セラミック本体１０の長さ方向の断面のイメージを走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によりスキャンして測定することができる。
【００７６】
具体的に、図２のように、積層セラミック本体１０の幅（Ｗ）方向の中央部で切断した長さ及び厚さ方向（Ｌ‐Ｔ）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出された任意の内部電極層に対して、内部電極の断面の全体長さに対して実際内部電極が形成された部分の全体長さを測定して求めることができる。
【００７７】
上記内部電極層の連結性は、第１及び第２の内部電極２１、２２が重なる領域を意味する容量形成部Ｓで測定されることができる。
【００７８】
また、このような内部電極層の連結性を上記長さ及び厚さ方向（Ｌ‐Ｔ）の断面の中央部の１０個以上の内部電極層に拡張して平均値を測定すると、内部電極層の連結性をさらに一般化することができる。
【００７９】
また、これは内部電極の塗布比率を意味するものであって、上記任意の一地点での内部電極の全体面積に対して実際内部電極が形成された面積比率と定義することもできる。
【００８０】
内部電極２１、２２の連結性を９５％以上に具現するための方法としては、内部電極を形成する導電性ペーストで金属粉末の粒径を変化させたり、添加する有機物とセラミックの量を調節する方法などが挙げられる。
【００８１】
また、焼成工程で昇温速度と焼成雰囲気を調節して電極の連結性を制御することができる。
【００８２】
本発明の一実施形態によると、上記内部電極層の連結性を具現するために、上記容量形成部の中央部と上部及び下部の誘電体グレインの平均粒径及び一層当たりの誘電体グレイン数が相違するように調節する方法を用いることができる。
【００８３】
本発明の一実施形態によると、上記第１及び第２の内部電極２１、２２の連結性を９５％以上に具現することにより、静電容量が増加し、信頼性に優れた高容量積層セラミックキャパシターを製造することができる。
【００８４】
本発明の他の実施形態による積層セラミック電子部品は、誘電体層を含むセラミック本体と、上記セラミック本体内において上記誘電体層を挟んで互いに対向するように配置される第１及び第２の内部電極と、を含み、上記セラミック本体は、静電容量の形成に寄与する容量形成部及び上記容量形成部の上下面の少なくとも一面に提供される容量非形成部を含み、上記容量形成部を上記セラミック本体の厚さ方向に３つの領域に分けた場合、上記３つの領域における中央部領域の誘電体グレインの平均粒径は１５０ｎｍ以下で、一層当たりの誘電体グレイン数は４個以上であり、上部領域及び下部領域の誘電体グレインの平均粒径は２００ｎｍ以下で、一層当たりの誘電体グレイン数は３個以上であり、上記上部領域及び下部領域の厚さは、上記セラミック本体の厚さ方向に上記容量形成部の全体厚さに対して１〜２０％を満たすことができる。
【００８５】
上記セラミック本体の横及び縦の長さが０．６±０．１ｍｍ及び０．３±０．１ｍｍである場合の上記セラミック本体の厚さは０．２２ｍｍ以下を満たすことができる。
【００８６】
上記セラミック本体の横及び縦の長さが１．０±０．１ｍｍ及び０．５±０．１ｍｍである場合の上記セラミック本体の厚さは０．３５ｍｍ以下を満たすことができる。
【００８７】
上記セラミック本体の横及び縦の長さが１．６±０．１ｍｍ及び０．８±０．１ｍｍである場合の上記セラミック本体の厚さは０．５５ｍｍ以下を満たすことができる。
【００８８】
上記第１及び第２の内部電極の平均厚さは０．６μｍ以下であることができる。
【００８９】
上記誘電体層の平均厚さは０．６μｍ以下であることができる。
【００９０】
上記第１又は第２の内部電極の連結性は９５％以上であることができる。
【００９１】
上記の他の実施形態による積層セラミック電子部品に対し、上述した本発明の一実施形態による積層セラミック電子部品の特徴と同じ部分に関する説明は省略する。
【００９２】
以下、実施例を挙げて本発明をさらに詳細に説明するが、本発明はこれによって制限されない。
【００９３】
本実施例は、０．６μｍ以下の平均厚さを有する誘電体層１を適用した積層セラミックキャパシターに対して、上記容量形成部を上記セラミック本体の厚さ方向に３つの領域に分け、各領域別の誘電体グレインの平均粒径と一層当たりの誘電体グレイン数による信頼性の向上有無を試すために行われた。
【００９４】
本実施例による積層セラミックキャパシタは、下記のような段階で製作された。
【００９５】
先ず、平均粒径が０．１μｍであるチタン酸バリウム（ＢａＴｉＯ３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布及び乾燥して１．０５μｍ及び０．９５μｍの厚さを有する複数個のセラミックグリーンシートを製造し、これにより誘電体層１を形成した。
【００９６】
次に、ニッケル粒子の平均サイズが０．１〜０．２μｍであり、４０〜５０重量部のニッケル粉末を含む内部電極用導電性ペーストを製造した。
【００９７】
上記セラミックグリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法により塗布して内部電極を形成した後、４００〜５００層を積層して積層体を製造した。
【００９８】
その後、圧着、切断して０．２２ｍｍの厚さを有する０６０３（横×縦）規格のチップ、０．３５ｍｍの厚さを有する１００５（横×縦）規格のチップ、及び０．５５ｍｍの厚さを有する１６０８（横×縦）規格のチップをそれぞれ製造し、上記チップをＨ２  ０．１％以下の還元雰囲気の温度１０５０〜１２００℃で焼成した。
【００９９】
次に、外部電極を形成し、メッキなどの工程を行って積層セラミックキャパシタに製作した。
【０１００】
上記積層セラミックキャパシタの試料は、上記容量形成部を上記セラミック本体の厚さ方向に３つの領域に分けた場合、中央部の誘電体グレインの平均粒径は１５０ｎｍ、上部領域及び下部領域の誘電体グレインの平均粒径は２００ｎｍに製作された。
【０１０１】
また、上部領域及び下部領域の誘電体層の一層当たりの誘電体グレイン数を３個に製作した状態で、中央部領域の誘電体層の一層当たりの誘電体グレイン数を変化させながら製作した。
【０１０２】
製作された積層セラミックキャパシタの断面を観察した結果、内部電極の平均厚さは０．６μｍ水準であり、誘電体層の平均厚さは０．６μｍに具現された。
【０１０３】
比較例は、容量形成部の中央部の誘電体層の一層当たりの誘電体グレイン数を本発明の数値範囲と相違するように製作したことを除き、上記実施例による方法と同様に製作した。
【０１０４】
また、内部電極の連結性は、セラミック本体１０の幅（Ｗ）方向の中央部で切断した長さ及び厚さ方向（Ｌ‐Ｔ）の断面に対して、容量形成部で連結性を測定した。上記内部電極の連結性を測定するために、上記内部電極１０個を任意抽出して走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によりスキャンしたイメージから内部電極の断面の全体長さに対して実際内部電極が形成された部分の全体長さを測定した。
【０１０５】
以下の表１は、容量形成部の中央部及び上下部の一層当たりの誘電体グレイン数による内部電極の連結性、ショート不良率、高温加速寿命故障率、及びアコースティックノイズ（Ａｃｏｕｓｔｉｃ  Ｎｏｉｓｅ）を比較したものある。
【０１０６】
【表１】
0005532460.tif 000002
【０１０７】
上記[表１]を参照すると、比較例１及び比較例２は、容量形成部の中央部の一層当たりの誘電体グレイン数が本発明の数値範囲から外れるものであって、内部電極の連結性が９５％未満で、ショート不良率、高温加速寿命故障率、及びアコースティックノイズ（Ａｃｏｕｓｔｉｃ  Ｎｏｉｓｅ）も高くて問題があることが分かる。
【０１０８】
一方、実施例１は、本発明の数値範囲を満たすものであって、内部電極の連結性が９８％で、ショート不良率、高温加速寿命故障率、及びアコースティックノイズ（Ａｃｏｕｓｔｉｃ  Ｎｏｉｓｅ）も全て低く、優れた効果を有することが分かる。
【０１０９】
本発明は、上述した実施形態及び添付された図面によって限定されるものではなく、添付の特許請求の範囲により限定される。従って、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野において通常の知識を有する者によって様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。
【符号の説明】
【０１１０】
１  誘電体層
１０  セラミック本体
２１、２２  第１及び第２の内部電極
３１、３２  外部電極
Ｓ  容量形成部
ａ  容量形成部の中央部領域
ｂ、ｂ'  容量形成部の上部領域及び下部領域
ｃ、ｃ'  容量非形成部
Ｄａ  中央部領域の誘電体グレインの平均粒径
Ｄｂ  上部領域及び下部領域の誘電体グレインの平均粒径
ｔｄ  誘電体層の平均厚さ
【図１】
0005532460.tif 000003
【図２】
0005532460.tif 000004
【図３】
0005532460.tif 000005
【図４】
0005532460.tif 000006