(57)【特許請求の範囲】
【請求項１】
キャリア基板（１）と酸化物層（２）と半導体材料の薄層（３）とを連続して備える半導体オンインシュレータ型構造の処理方法であって、前記半導体オンインシュレータ型構造は、前記酸化物層（２）が露出した外周環状部を有し、前記処理方法は、中性又は制御された還元雰囲気中での主要熱処理の実施を含む処理方法において、
前記主要熱処理の前に、前記酸化物層（２）の少なくとも露出した外周部分を被覆するステップであって、前記埋込み酸化物の前記露出した外周部分上にマスクを形成する、ステップと、
前記主要熱処理を、制御された時間及び温度条件下で実施して、前記酸化物層（２）の酸素の少なくとも一部を前記半導体薄層（３）中に拡散させ、その拡散よって前記酸化物層（２）の厚さの低減を制御するステップと、
を有し、前記被覆するステップは、クリープ熱処理を、前記マスクを形成する前に施して、前記半導体層を前記酸化物層（２）の前記露出した外周部分上にクリープさせることを特徴とする処理方法。
【請求項２】
前記主要熱処理は、平滑化熱処理であることを特徴とする請求項１に記載の処理方法。
【請求項３】
前記クリープ熱処理は、１２００℃の最終温度で、熱処理を施すことによって実施することを特徴とする請求項１に記載の処理方法。
【請求項４】
前記クリープ熱処理は、２０℃／秒よりも高い温度上昇、好ましくは、５０℃／秒の温度上昇で実施することを特徴とする請求項３に記載の処理方法。
【請求項５】
前記クリープ熱処理は、前記最終温度で、３分未満の間実施することを特徴とする請求項１乃至４のいずれかに記載の処理方法。
【請求項６】
前記酸化物層（２）は、１０ｎｍの厚さを有し、前記薄層（３）は、前記酸化物層（２）の少なくとも１０倍の厚さを有することを特徴とする請求項１乃至５のいずれかに記載の処理方法。
【請求項７】
前記クリープ熱処理は、水素及び／又はアルゴン雰囲気中で実施することを特徴とする請求項１乃至６のいずれかに記載の処理方法。
【請求項８】
前記マスクを、前記半導体層（３）上に局所的に形成して、前記熱処理ステップ中の局所的な溶解を可能とすることを特徴とする請求項１に記載の処理方法。
【請求項９】
前記半導体材料の層（３）は、シリコン製であることを特徴とする請求項１乃至８のいずれかに記載の処理方法。
【請求項１０】
前記酸化物層（２）は、酸化シリコン製であることを特徴とする請求項１乃至９のいずれかに記載の処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャリア基板と酸化物層と半導体材料の薄層とを連続して備える半導体オンインシュレータ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ；ＳＯＩ）型構造の処理方法に関し、より詳細には、酸化物を溶解させる熱処理中に、半導体層が剥離（ｄｅｌａｍｉｎａｔｅ）することを回避することが可能な処理方法に関する。
【背景技術】
【０００２】
ＳＯＩ型構造の分野では、熱処理を施して、埋込み酸化物層から酸素の少なくとも一部を半導体薄層中に拡散させ、それによってこの酸化物層の厚さを低減又は削除することが知られている。
【０００３】
この溶解ステップは、構造全体に施すことも、又は局所的に施すこともでき、すなわち、所望のパターンに対応して、ＳＯＩ構造の定められた領域で酸化物層の全体、又は一部を溶解させ、一方他の領域では、最初の酸化物層を保持しておくことができる。これは、酸化物層の「局所溶解（ｌｏｃａｌ  ｄｉｓｓｏｌｕｔｉｏｎ）」と呼ばれている。
【０００４】
この溶解熱処理、又は表面平滑化もしくはエピタキシステップなどの他のいかなる型の熱処理でも、実施すると、デウェッティング（ｄｅ−ｗｅｔｔｉｎｇ）現象が生じることがある（例えば、特許文献１参照）。この現象は、特に構造の外周で誘発され、より一般的には、構造の、埋込み酸化物が露出したあらゆる点で、すなわち、外部と接触したあらゆる点、又は構造を高温にし、それによって埋込み酸化物を露出させる際に、薄層が薄すぎて（数十ナノメートル以下）形態学的に不安定になった（ｍｏｒｐｈｏｌｏｇｉｃａｌｌｙ  ｕｎｓｔａｂｌｅ）あらゆる点で誘発されることが、本発明の発明者らによって観察された。
【０００５】
このデウェッティング現象は、薄層がより薄くなるほど（例えば、１００ｎｍ未満）、より大きくなる。
【０００６】
このデウェッティング現象には、この酸化物が処理雰囲気に露出し、かつ例えば、Ｓｉ製の薄層と接触する場合、以下の反応に従い、埋込み酸化物のエッチング現象が伴う。
【０００７】
ＳｉＯ2＋Ｓｉ−＞（気体）２ＳｉＯ
Ｓｉ／ＳｉＯ2／処理雰囲気の「３点（ｔｈｒｅｅ−ｐｏｉｎｔ）」接触では、埋込み酸化物（ＳｉＯ2）がシリコン薄層と反応して、揮発性のＳｉＯ複合体（ＳｉＯ  ｃｏｍｐｌｅｘ）が形成され、この揮発性ＳｉＯ複合体は、処理雰囲気中に運び込まれる。
【０００８】
接合によって得られたＳＯＩ型基板では、表面同士が接触している外周が面取りされているため、組み立て済みの基板の縁部には接合部がないことを想起されたい。したがって、例えば、シリコン製の薄層を転写した後、最終基板は、転写が行われず、埋込み酸化物が露出している外周環状部（ｐｅｒｉｐｈｅｒａｌ  ｒｉｎｇ）を有する。
【０００９】
この基板を熱処理、例えば、溶解熱処理に曝す際、薄層の熱処理中にデウェッティング現象及びエッチング現象が生じることがあり、そのため基板の外周から１ｃｍまでの間隔にわたって広範囲に欠陥領域が生じる恐れがある。
【００１０】
こうした欠陥は、また、スターティング基板（ｓｔａｒｔｉｎｇ  ｓｕｂｓｔｒａｔｅ）の、埋込み酸化物が直接露出した他のいかなる点、又は厚さが低減した薄層の下にある埋込み酸化物の他のいかなる点でも生じ得る。こうした欠陥は、薄層の貫通欠陥（「ＨＦ欠陥（ＨＦ  ｄｅｆｅｃｔ）」とも呼ばれている）であることが多く、したがって、埋込み酸化物が処理雰囲気に露出することになる。こうした欠陥は、薄層が、この層の平均厚さよりも遙かに薄い厚さであり、処理中に薄層の厚さを低減させなければならない場合に、埋込み酸化物が処理雰囲気に露出してしまう基板領域に生じ得る。
【００１１】
上述した現象のため、かかる欠陥が生じる基板領域は、電子部品（例えば、「メモリ」及び「論理」部品）の製造など、こうした基板の通常の応用分野での使用には適さなくなる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】国際公開第２００７／０４８９２８号パンフレット
【非特許文献】
【００１３】
【非特許文献１】"Silicon-On-Insulator Technology: Materials to VLSI, 2nd Ed." by Jean-Pierre Colinge, Kluwer Academic Publishers, p.50-51
【非特許文献２】L. Zhong et al, Applied Physics Letters 67, 3951 (1995)
【非特許文献３】O. Kononchuk et al, "Internal Dissolution of Buried Oxide in SOI Wafers", Solid State Phenomena Vols. 131-133 (2008) pp 113-118
【非特許文献４】Ludsteck et al, "Growth model for thin oxides and oxide optimization", Journal of Applied Physics, Vol. 95, No. 5, Mars 2004
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、キャリア基板と酸化物層と半導体材料の薄層とを連続して備える半導体オンインシュレータ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ；ＳＯＩ）型構造の処理方法を提供すること、より詳細には、酸化物を溶解させる熱処理中に、半導体層が剥離（ｄｅｌａｍｉｎａｔｅ）することを回避することが可能な処理方法を提供することにある。
【００１５】
また、本発明の目的は、構造の少なくとも外周全体又は一部で、いかなるデウェッティング現象又はエッチング現象も含まない、ＳＯＩ型構造を得るための、簡単な設計で、かつ低コストの方法を提案することによって、上記欠点を克服することである。
【課題を解決するための手段】
【００１６】
このような目的を達成するために、本発明によれば、キャリア基板と酸化物層と半導体材料の薄層とを連続して備える半導体オンインシュレータ型構造の処理方法であって、前記半導体オンインシュレータ型構造は、酸化物層が露出した外周環状部を有し、前記処理方法は、中性又は制御された還元性雰囲気中での主要熱処理の実施を含む処理法において、前記主要熱処理の前に、酸化物層の少なくとも露出した外周部分を被覆する少なくとも１つのステップを含み、前記主要熱処理を、制御された時間及び温度条件下で実施して、酸化物層の酸素の少なくとも一部を半導体薄層中に拡散させ、それによって酸化物層の厚さの低減を制御することが特徴的である方法が提案される。
【００１７】
表現「酸化物層の少なくとも露出した外周部分」とは、埋込み酸化物の露出した部分に近接した、薄層の厚さが非常に薄くなった領域もやはり被覆されることを意味する。この薄くなった厚さは、熱処理中低減することになり、これはすなわち、処理中に、下にある酸化物層が露出するか、又は形態学的に不安定になり得ることを意味する。したがって、１１００℃のアニールで、有利には、酸化物上に少なくとも１０ｎｍの層を設ける必要があり、１２００℃では、有利には、酸化物の外周付近上に少なくとも５０ｎｍの層を設ける必要がある。
【００１８】
本方法の有利な、非限定的特徴によれば、
−主要熱処理は、平滑化熱処理である。
−クリープ処理（ｃｒｅｅｐ  ｔｒｅａｔｍｅｎｔ）と呼ばれる追加の熱処理を、前記主要熱処理の直前に施して、半導体層を酸化物層の露出した外周部分上にクリープさせる。
−クリープ熱処理は、１２００℃程度の最終温度で、熱処理を非常に迅速に施すことによって実施する。
−クリープ熱処理は、最終温度で、３分未満の間実施する。
−クリープ熱処理は、２０℃／秒よりも高い温度上昇、好ましくは５０℃／秒程度の温度上昇で実施する。
−酸化物層は、約１０ｎｍの厚さを有し、半導体層は、少なくとも１０倍大きい厚さを有する。
−クリープ熱処理は、水素及び／又はアルゴン雰囲気中で実施する。
−主要熱処理前、かつ／又はクリープ熱処理後、埋込み酸化物の露出した外周部分上にマスクを形成する。
−マスクを、半導体層上に局所的に形成して、熱処理ステップ中の局所的な溶解を可能とする。
−半導体材料の前記層は、シリコン製である。
−前記酸化物層は、酸化シリコン製である。
【００１９】
本発明の他の利点及び特徴は、本発明による方法の非限定的な例として示す以下の実施形態のいくつかの変形形態の説明を、添付の図面と併せ読めばより明白となるであろう。
【発明の効果】
【００２０】
本発明によれば、キャリア基板と酸化物層と半導体材料の薄層とを連続して備える半導体オンインシュレータ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ；ＳＯＩ）型構造の処理方法を実現すること、より詳細には、酸化物を溶解させる熱処理中に、半導体層が剥離（ｄｅｌａｍｉｎａｔｅ）することを回避することが可能な処理方法を実現することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明による酸化物溶解処理前のＳＯＩ型構造を示す図である。
【図２】図１に示すＳＯＩ型構造の環状部の詳細図である。
【図３】本発明による構造の処理方法の一ステップを示す図である。
【図４】本発明による処理方法の実施形態の変形形態の一ステップを示す図である。
【図５】本発明による処理方法の実施形態の変形形態の一ステップを示す図である。
【図６】本発明による処理方法の実施形態の他の変形形態の一ステップを示す図である。
【図７】本発明による処理方法の実施形態の他の変形形態の一ステップを示す図である。
【図８】本発明による処理方法の実施形態の他の変形形態の一ステップを示す図である。
【発明を実施するための形態】
【００２２】
以下、図面を参照して本発明の実施の形態について説明する。  
図１は、本発明による酸化物溶解処理前のＳＯＩ型構造を示す図である。図１を参照すると、以下で詳細に説明する溶解処理が、ベースから表面に向かってキャリア基板１と酸化物層２と半導体層（半導体薄層）３とを連続して備えるＳＯＩ型構造に施される。キャリア基板１は、本質的にＳＯＩ構造の補強材（ｓｔｉｆｆｅｎｅｒ）として機能している。
【００２３】
この目的で、キャリア基板１は、典型的には数百マイクロメートル程度の厚さを有する。また、キャリア基板１は、バルク基板、又は複合基板、すなわち、異なる材料の少なくとも２つの層の積層体（ｓｔａｃｋ）からなる複合基板でもよい。さらに、キャリア基板１は、例えば、以下の材料、すなわち、Ｓｉ，Ｇｅ，ＳｉＧｅ，ＧａＮ，サファイアのうちの１つを含むことができる。
【００２４】
半導体層３は、Ｓｉ、Ｇｅ又はＳｉＧｅなど、少なくとも１つの半導体材料を含んでいる。また、半導体層３は、任意選択で複合体、すなわち半導体材料層の積層体からなる複合体でもよい。この半導体層３の材料は、単結晶、多結晶又はアモルファスでもよい。さらに、半導体層３は、多孔性であってもなくてもよく、またドープされていてもいなくてもよい。
【００２５】
特に有利な形では、半導体層３は、電子部品を受けるように適合される。また、半導体層３は、酸素を十分迅速に拡散させることができるように、５０００Å未満、好ましくは、２５００Å未満の厚さを有する。この半導体層３がより厚くなるほど、酸化物の溶解速度はより遅くなる。厚さが５０００Åよりも厚い半導体層３中への酸素の拡散は非常に遅く、このため、工業用レベルではほとんど利点がない。
【００２６】
酸化物層２は、構造の、キャリア基板１と半導体層３との間に埋め込まれ、したがって、一般に業界ではＢｕｒｉｅｄ  Ｏｘｉｄｅ  Ｌａｙｅｒの頭字語ＢＯＸで称される。ＳＯＩ構造は、接合を含めて、当業者に既知の任意の積層技術を用いて製造される。
【００２７】
こうした技術の中でも、主に以下のステップを含むＳｍａｒｔ−Ｃｕｔ法（登録商標）を挙げることができる。
ｉ）キャリア基板１上、又は半導体層３を含むドナー基板上に酸化物層２形成するステップと、
ｉｉ）ドナー基板に弱化領域（ｗｅａｋｅｎｅｄ  ｒｅｇｉｏｎ）を形成するステップであって、弱化領域は、半導体薄層３を転写すべき領域を形成するステップと、
ｉｉｉ）ドナー基板をキャリア基板上に接合し、酸化物層２を接合界面に配置するステップと、
ｉｖ）ドナー基板を弱化領域に沿って分割して、半導体層３をキャリア基板１上に転写するステップを有している。
【００２８】
この技術は、当業者には既知であり、したがって、本明細書ではさらなる説明について記載しない。上述した技術については、例えば、非特許文献１を参照されたい。
【００２９】
また、キャリア基板１上に半導体層３を含むドナー基板を接合し、これらキャリア基板１の一方及び／又は他方を酸化物層２で被覆し、次いで、キャリア基板１上に半導体層３だけが残るように、ドナー基板の厚さをその裏面から低減させるステップからなる技術を使用することも可能である。
【００３０】
次いで、得られたＳＯＩ基板に、従来の仕上げ処理（研磨，平坦化，洗浄など）を施すことができる。
【００３１】
ＳＯＩ構造を形成するこれらの方法では、酸化物層２は、熱酸化によって（この場合には、酸化物は、酸化を行った基板材料の酸化物である）、又は例えば、酸化シリコン（ＳｉＯ2）を堆積させることによって、ドナー基板上又はキャリア基板１上に形成される。
【００３２】
酸化物層２は、また、雰囲気と接触したドナー基板の自然酸化から得られた自然酸化物層、及び／又は雰囲気と接触したキャリア基板１の自然酸化から得られた自然酸化物層でもよい。
【００３３】
一方、ＳＩＭＯＸ法を用いて得られたＳＯＩ構造に試験を実施したところ、いかなる酸化物溶解も観察されず、これは、ＳＯＩ構造を得た方法では、酸化物の質が劣化していたことに起因していた。この点について、論文を参照することができる（例えば、非特許文献２参照）。
【００３４】
接合ステップを開始する前に、接触する表面の一方及び／又は他方に、洗浄ステップ又はプラズマ活性化ステップを実施することが可能であり、これらのステップは、接合エネルギーを高めるために、当業者によく知られていることを明記しておく。
【００３５】
溶解処理の持続時間を制限し、被覆ステップを促進するために、ＳＯＩ構造の酸化物層２は、一般に薄い、又は極薄の厚さを有し、すなわち、５０から１０００Åの間、好ましくは、１００から２５０Åの間の厚さを有する。
【００３６】
図２は、図１に示すＳＯＩ型構造の環状部の詳細図である。この図２を参照すると、上述した技術の１つを用いて得られたＳＯＩ構造は、いわゆる、環状領域（環状部）４をその外周に有し、この領域では、酸化物層２が、特にその側面（ｆｌａｎｋ）で露出しており、すなわち、酸化物層の一部が雰囲気と接触している。この環状部４は、ＳＯＩ構造の外周全体にわたって、又は外周の一部に延びることがある。
【００３７】
図３は、本発明による構造の処理方法の一ステップを示す図である。この図３を参照すると、本発明の方法は、熱溶解処理の前に、環状部４上にマスク５を堆積させて、酸化物層２、特に、その側面が雰囲気と接触しないようにするステップを含んでいる。
【００３８】
好ましくは、マスク５は、露出した酸化物だけでなく、半導体層３の薄くなった外周部分も被覆する。この半導体層３の厚さは、溶解処理中に実際上低減する傾向がある。半導体層３の外周に（数マイクロメートルの幅にわたって）マスクが存在するため、溶解中に、高温による薄層化効果及び／又は形態学的な不安定性によって、より薄くなったこの層の下に位置する酸化物が露出することを防止することが可能となる。
【００３９】
このマスク５は、溶解熱処理中に、酸素原子の拡散に対するバリヤを形成することが可能な材料で得られ、また、このマスク５は、熱溶解処理の条件に耐えることが可能である。
【００４０】
上述したマスク５は、環状部４だけを被覆し、したがって、後続のいわゆる「全ウェハ（ｆｕｌｌ  ｗａｆｅｒ）」溶解、すなわち、構造全体にわたる酸化物層の溶解を可能とすることができる。
【００４１】
一変形形態によれば、マスクは、また、局所的溶解の目的で、半導体層の定められた領域上に堆積させることもできる。特に有利な形では、１つの同じステップ中に、環状部上、及び半導体層の、下にある酸化物を溶解させたくない領域上にマスクを形成する。このマスク５の形成は、従来のフォトリソグラフィ技術を用いて行うことができる。
【００４２】
典型的には、マスク形成方法は、以下の連続したステップを含んでいる。
−マスクを形成することを意図した材料の層を、堆積によって半導体層の表面全体の上に形成するステップと、
−先行する層の表面全体の上に、フォトレジスト層を堆積させるステップと、
−フォトリソグラフィマスクを用いて樹脂により局所的に絶縁するステップと、
−例えば、溶剤で希釈することによって、絶縁領域を選択的に除去するステップと、
−その後、樹脂に形成された開口を介して、マスク層の露出領域をエッチングするステップを有している。
【００４３】
エッチングは、典型的にはドライエッチング（プラズマ）であり、樹脂は、このエッチングに抵抗性がある。一方、マスクの材料は、このプラズマによってエッチングされる。
【００４４】
この例は、非限定的なものであることは明白であり、ＳＯＩの所望の領域上にマスクを形成するために使用できるいかなる技術も使用することができる。
【００４５】
例えば、窒化シリコン（一般式がＳｉＮで、考えられ得る様々な化学量論係数（ｓｔｏｅｃｈｉｏｍｅｔｒｉｃ  ｃｏｅｆｆｉｃｉｅｎｔ）を有するもの）が、マスクを形成するのに好ましい材料であり、その理由は、窒化シリコンは使用しやすく、（すなわち、堆積及び溶解処理後の除去が容易）かつシリコンを汚染しないからである。
【００４６】
しかし、酸素の拡散に対するバリヤを形成し、処理条件に耐える他のいかなる材料も、マスクに使用することができる。
【００４７】
マスク５は、典型的には１から５０ｎｍ、好ましくは、２０ｎｍ程度の厚さを有する。したがって、マスク５を堆積させた後、この方法は、中性又は制御された還元性雰囲気中で、かつ制御された時間及び温度条件下で、熱処理を施して、酸化物層２の酸素の少なくとも一部を半導体層３中に拡散させ、それによって酸化物厚さの低減を制御することからなる熱溶解処理ステップを含んでいる。
【００４８】
環状部上にマスク５が存在するため、ＳＯＩ構造の外周環状部及びその近傍で、デウェッティング現象及び／又はエッチング現象が誘発されることを回避することが可能となることに留意されたい。
【００４９】
好ましくは、初期構造は、上側薄層を貫通し、下にある酸化物、すなわち、埋込み層を露出させ得る欠陥（ここでは、用語「ＨＦ欠陥」を使用する）がないか、又はほとんどないように選択する。このように選択することによって、溶解処理の雰囲気によって酸化物のデウェッティング又はエッチング現象が誘発され得る点が回避されるか、又は限られる。
【００５０】
したがって、ＳＯＩ（Ｓｉ薄層）では、３００ｍｍウェハにつき「ＨＦ欠陥」がないか、又は５箇所未満となるように基板を選択することができ、これは現時点で実現可能な欠陥レベルである。
【００５１】
本明細書における以下の説明部分では、半導体層がシリコン製である構造、すなわち、「シリコンオンインシュレータ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）（ＳＯＩ）」構造に本発明の溶解処理を適用した例を使用する。
【００５２】
ＳＯＩ構造の酸化物溶解の機構については論文に詳細に記載されており、参照することができる（例えば、非特許文献３参照）。
【００５３】
処理中、ＳＯＩ構造は、中性又は還元雰囲気を形成するガス流が生成された炉内に配置される。したがって、ガス流は、アルゴン，水素，及び／又はそれらの混合物を含有することができる。
【００５４】
溶解現象は、雰囲気中の酸素濃度と、酸化物層の表面上の酸素濃度との勾配（ｇｒａｄｉｅｎｔ）が十分である場合にしか生じないことに留意することが重要である。
【００５５】
したがって、炉内の雰囲気の酸素含有量は１０ｐｐｍよりも低くなければならず、この含有量は、漏れを考慮に入れると、ガス流に１ｐｐｂ未満の酸素含有量が必要となると考えられる。この点に関して、論文を参照することができる（例えば、非特許文献４参照）。
【００５６】
従来の炉では、漏れが多く発生しすぎるため、かかる低含有量に達することができないため、上述した条件を得ることができず、最適なシーリング（ｓｅａｌｉｎｇ）が得られるように炉を特別に設計する必要がある（ガスケット数を回避するために部品数を減少させる、一体型部品（ｓｏｌｉｄ  ｐａｒｔ）を使用するなど）。
【００５７】
一方、雰囲気中の酸素濃度が１０ｐｐｍを超えると、溶解が停止し、露出したシリコンの酸化が進む。
【００５８】
ＳＯＩでは、溶解処理は、１１００から１３００℃の間、好ましくは、１２００℃程度の温度で施される。極薄ＳＯＩ構造（シリコン薄層が２００オングストローム以下）では、１０５０℃から１１００℃の間の溶解温度が考えられる。こうした極薄ＳＯＩ構造は、特にデウェッティング現象の影響を受けやすく、処理温度を下げることが求められることになる。
【００５９】
上側のシリコン層が実際上極薄である場合、溶解現象は、上述した低い温度でも観察され得ることに留意されたい。
【００６０】
温度がより高いほど、酸化物の溶解速度はより速くなる。しかし、処理温度は、シリコンの融点よりも低く保持しなければならない。
【００６１】
例えば、１０００Åのシリコン薄層の下で、２０Åの酸化物厚さを溶解させるには、熱処理条件は、１１００℃で２時間、１２００℃で１０分間、又は１２５０℃で４分間である。しかし、これらの値は、溶解炉内の残留酸素濃度に特に依存することを指摘しておく。したがって、より厚い溶解厚さもまた観察された。
【００６２】
この熱溶解処理後、マスク５は、ドライエッチング又はウェットエッチングによって除去することができる。
【００６３】
マスク５は、本発明の技術的範囲から逸脱することなく、当業者に既知の適切ないかなる手段によっても除去することができることは明白である。
【００６４】
図４は、本発明による処理方法の実施形態の変形形態の一ステップを示す図である。本発明による方法の実施形態の一変形形態によれば、図４を参照すると、上述のものなどの溶解処理前に、いわゆるクリープ熱処理などを、ベースから表面へとキャリア基板１、酸化物層２、及び半導体層３を連続して備えるＳＯＩ型構造に施し、前記構造もやはり、酸化物層２が露出した環状部４を備えている。
【００６５】
このクリープ熱処理は、１２００℃程度の温度を３分未満の間、構造に迅速に加えることからなり、前記クリープ熱処理は、好ましくは水素及び／又はアルゴン雰囲気中で実施される。
【００６６】
図５は、本発明による処理方法の実施形態の変形形態の一ステップを示す図である。この図５を参照すると、このクリープ熱処理によって、半導体層３が、埋込み酸化物の露出した外周部分を被覆するまで、すなわち、半導体層３の半導体が、最初に雰囲気と接触していた酸化物を完全に被覆するまでクリープすることになる。このクリープ熱処理はまた、ウェハの表面上に存在する貫通欠陥においても、埋込み酸化物をマスキングすることになる。
【００６７】
酸化物を被覆する半導体材料の厚さは、溶解させたい酸化物の厚さに対して十分でなければならず、これは、溶解処理中に半導体層が上述のように薄層化するため、溶解処理中に酸化物が露出する、又は形態学的に不安定になるのを防止するためである。厚さｅの酸化物の溶解中、表面層が厚さｅ／２程度エッチングされることが知られている。したがって、溶解させたい酸化物層の厚さの少なくとも２倍の厚さを有する表面層を設けて、この溶解中に酸化物層が露出し、３点接触、すなわち酸化物／表面層／処理環境の接触が発生することを回避する必要がある。
【００６８】
好ましくは、溶解させたい酸化物と表面層とでは、２よりも大きい厚さ比、例えば、６又は７の厚さ比が選択される。
【００６９】
したがって、絶縁体層は、半導体材料の上側層に比べて比較的薄い厚さを有することが好ましい（例えば、７０ｎｍの薄層で１０ｎｍの埋込み酸化物）。上述した構成によって、半導体層のクリープによる埋込み層の封入（ｅｎｃａｐｓｕｌａｔｉｏｎ）が容易になる。したがって、クリープ後、埋込み酸化物が先に露出していた外周部分、及びその近傍における半導体層の厚さは、１０ｎｍより厚く、５０ｎｍ以上となることもある。
【００７０】
また、絶縁体層の厚さを比較的薄くすることによって、必要となる溶解時間を低減させることが可能となる。したがって、５ｎｍから５０ｎｍの間、典型的には１０から２５ｎｍの間の絶縁体厚さを選択することが可能である。
【００７１】
次いで、上述のように熱溶解処理を施すと、構造の外周で劣化を引き起こすことなく、酸化物の溶解が実現される。クリープステップと溶解ステップとの間の中間ステップは、埋込み酸化物が露出しないように回避又は制限しなければならない（例えば、犠牲酸化（ｓａｃｒｉｆｉｃｉａｌ  ｏｘｉｄａｔｉｏｎ）による薄層化、又は他の平滑化熱処理など）。とはいえ、ある種の洗浄又は犠牲酸化処理は、そうした処理によって処理層が薄くなりすぎない限り許容され得る。
【００７２】
電子顕微鏡で見ると、様々な処理後のＳＯＩ縁部の断面は、以下の様子を示している。
−熱処理前の洗浄：酸化物が「横方向（ｌａｔｅｒａｌ）」で露出している。
−上記熱処理後：クリープ現象の有効性が証明されている。
−先の構造の酸化／脱酸化による薄層化ステップによって、半導体薄層の厚さを所望の最終厚さにした後、埋込み酸化物が露出していないことが観察される。
【００７３】
したがって、この構造では、デウェッティング現象を引き起こすいかなる危険もなく、溶解処理を行うことができた。
【００７４】
図６乃至図８は、本発明による処理方法の実施形態の他の変形形態の一ステップを示す図である。本発明による方法の実施形態の最後の一変形形態によれば、図６乃至図８を参照すると、溶解処理前に、いわゆるクリープ熱処理を、ベースから表面に向かって、キャリア基板１と酸化物層２と半導体層３とを連続して備えるＳＯＩ型構造に、先に述べた形と同様に施し、構造もやはり、酸化物層２が露出した環状部４を備えている。
【００７５】
このクリープ熱処理は、１２００℃程度の温度を３分未満の間、構造に迅速に加えることからなり、クリープ熱処理は、好ましくは、中性又は還元雰囲気中、例えば、水素及び／又はアルゴン中で実施される。
【００７６】
図７を参照すると、クリープ熱処理によって、半導体層３が、環状部４のほぼ全体を被覆するまで、すなわち、半導体層３の半導体が、最初に雰囲気と接触していた酸化物の大部分を被覆するまでクリープすることになる。この特定の実施形態では、クリープ熱処理後、半導体層３は酸化物層２の側面を被覆し、一方酸化物層２の上側縁部は雰囲気と接触したままである。
【００７７】
図８を参照すると、この方法は、次いで、環状部４上にマスク５を形成して、酸化物層２を完全に被覆する、すなわち、クリープ熱処理後、雰囲気と接触している酸化物層２の全部分を被覆するステップを含んでいる。
【００７８】
マスク５は、酸素拡散に対するバリヤを形成し、溶解熱処理の条件に耐える任意の材料で得られる。さらに、マスク５は、上述のものなど、適切な任意の方法を用いて形成される。
【００７９】
次いで、上述のものなどの溶解熱処理を施して、構造の外周で欠陥を引き起こすことなく、酸化物の溶解を実現し、その後、マスク５はエッチング又は当業者に既知の他の適切な任意の手段によって除去することができる。
【００８０】
最後に、上述した例は、本発明による方法の特定の例にすぎないことは明白であり、上述した例は、本発明の応用分野を決して限定するものではない。
【００８１】
特に、本発明は、上側層の厚さが比較的薄く、処理温度及び半導体層の厚さのため、熱処理中に、薄層のデウェッティング現象が生じる可能性があるＳＯＩ型構造に実施されるいかなる熱処理にも応用される。
【実施例１】
【００８２】
最終的に４ｎｍの埋込み酸化物層を有するＳＯＩ基板を製造する。
【００８３】
まず、１０ｎｍの酸化物層、及び３０００ｎｍの薄層を有するＳＯＩを製造する。このＳＯＩは、以下のステップによって得られる。
−ドナー基板にイオンを注入し、１０ｎｍの酸化物層を介してレシーバ基板上に接合し、注入領域に沿って分割するステップ（標準のＳｍａｒｔ  Ｃｕｔ法（登録商標））。
−表面を平滑化し、外周領域（及びウェハ表面上の貫通欠陥）の埋込み酸化物を「封入」する「ＲＴＡ」（高速熱アニール（ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌｉｎｇ））。
−層を犠牲酸化して、表面層を最終厚さ２０００Åにするステップ。このステップによっても、外周領域で埋込み酸化物が露出しなかったことが検証されている。
−１２００℃で約３時間の溶解熱処理によって、埋込み酸化物の厚さを４ｎｍにする。
【００８４】
最終製品では、溶解処理の前後で、ウェハの中央においても、又はウェハの外周においても、欠陥数に劣化は見られていない。
【実施例２】
【００８５】
３００ｎｍの薄層と１０ｎｍの埋込み酸化物とを備えるＳＯＩ基板を設ける。
【００８６】
（従来のリソグラフィステップを用いて）溶解マスクを形成して、酸化物層を保存しておきたい領域をマスキングする。このマスクを、ウェハの外周部分上にも延ばす（酸化物側面の両側数ミクロン）。
【００８７】
次いで、溶解熱処理を１１５０℃で１時間実施して、マスク開口で埋込み酸化物を完全に消失させる。
【００８８】
その後、マスクを除去し、最終的な欠陥（ｅｎｄ  ｄｅｆｅｃｔｉｖｅｎｅｓｓ）に劣化がないことを確認する。
【図１】
0005596053.tif 000002
【図２】
0005596053.tif 000003
【図３】
0005596053.tif 000004
【図４】
0005596053.tif 000005
【図５】
0005596053.tif 000006
【図６】
0005596053.tif 000007
【図７】
0005596053.tif 000008
【図８】
0005596053.tif 000009