(57)【特許請求の範囲】
【請求項１】
複数の薄膜トランジスタを有する薄膜回路を各々が有する表示画素のアレイを有するアクティブマトリクス表示装置であって、
前記薄膜回路の出力応答性は、前記トランジスタのうちの少なくとも第１及び第２のものに依存性があり、第１の薄膜トランジスタは、使用時において、照射源に対して露出され、第２の薄膜トランジスタは、前記照射源から遮蔽され、前記第１の薄膜トランジスタは、使用時において、制御入力に応答して閾値電圧に感応性のあるアナログ出力を供給するアナログ装置として動作させられ、
前記薄膜回路は、
電流駆動される発光表示素子と、
前記発光表示素子を通じる電流を駆動する駆動トランジスタと、
前記駆動トランジスタをアドレス指定するために用いるべき電圧を保持する蓄積キャパシタと、
当該画素の残りの部分に駆動電圧を切り換えるためのアドレストランジスタと、
前記蓄積キャパシタを放電してこれにより前記駆動トランジスタをオフに切り換えるようにする放電トランジスタと、
前記発光表示素子の光出力に基づいて前記放電トランジスタに供給されるゲート電圧を変えることによって前記放電トランジスタの動作のタイミングを制御するための光依存型装置とを有し、
前記第１の薄膜トランジスタは、前記放電トランジスタを有し、前記第２の薄膜トランジスタは、前記アドレストランジスタを有する、装置。
【請求項２】
請求項１に記載の装置であって、前記駆動トランジスタ及び前記放電トランジスタは、低温ポリシリコントランジスタを有する、装置。
【請求項３】
請求項１に記載の装置であって、前記駆動トランジスタ及び前記放電トランジスタは、アモルファスシリコントランジスタを有する、装置。
【請求項４】
請求項１，２又は３に記載の装置であって、前記発光表示素子は、照射源を供給する、装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、大面積薄膜電子回路に関する。例えば、本発明は、アモルファスシリコン又は多結晶シリコン薄膜回路に関する。
【背景技術】
【０００２】
こうした薄膜回路の動作は、しばしば、トランジスタの閾値電圧に強く依存している。このような回路の性能に関する１つの問題は、経時的なトランジスタの閾値電圧のドリフトであると認識されている。
【０００３】
ポリシリコンに基づく回路には、トランジスタのチャネルにおけるポリシリコン粒子の統計的分布によるトランジスタの閾値電圧のばらつきがある。但し、ポリシリコントランジスタは、電流及び電圧ストレスの下で相当に安定しているので、閾値電圧は略一定なままである。
【０００４】
閾値電圧の変化は、基板にわたり少なくとも短い範囲でアモルファスシリコントランジスタにおいて小さいが、閾値電圧は、電圧ストレスに非常に高い感応性がある。駆動トランジスタに必要な閾値を上回る高い電圧の印加により、閾値電圧の大きな変化をもたらし、かかる変化は、表示される画像の情報内容に依存したものとなる。したがって、そうでないものと常に比較されるアモルファスシリコントランジスタの閾値電圧には大きな差異があることになる。この差異の経時変化は、アモルファスシリコントランジスタにより駆動されるＬＥＤディスプレイにおける深刻な問題である。
【０００５】
トランジスタ特性の変化に加えて、ＬＥＤ自体の差異の経時変化もある。これは、電流ストレス後の発光材料の効率の低下に起因する。多くのケースでは、ＬＥＤを通過する電流及び電荷が多くなるほど、効率は低下する。
【０００６】
電流アドレス指定される画素（電圧アドレス指定される画素ではないもの）は、基板にわたるトランジスタのばらつきの作用を低減又は排除することができることが認識されている。例えば、電流アドレス指定される画素は、所望の画素駆動電流が駆動される際に通じるサンプリングトランジスタにおけるゲート・ソース間電圧をサンプリングするようカレントミラーを用いることができる。このサンプリングされたゲート・ソース間電圧は、当該駆動トランジスタをアドレス指定するために用いられる。これは、デバイスの均等性の問題を部分的に緩和するものである。何故なら、サンプリングトランジスタ及び駆動トランジスタは、基板上で互いに隣接しており、互いにより正確にマッチングされることができるからである。他の電流サンプリング回路は、サンプリング及び駆動のために同じトランジスタを用いるので、トランジスタのマッチングは不要であるが、付加的なトランジスタ及びアドレスラインが必要となる。
【０００７】
ＬＥＤの経時変化の補償をなすため、また、主たる駆動トランジスタの閾値電圧変化の補償をなすための光学フィードバックを用いるエレクトロルミネセント表示画素回路として用いるための回路が提案されている。
【０００８】
このように、薄膜トランジスタの閾値電圧への経時変化の影響に対して補償をなさんとする様々な方策が提案されている。
【０００９】
アモルファスシリコン又は多結晶シリコン技術を用いて形成される薄膜トランジスタは、動的な閾値電圧シフトも被るものであり、デバイス特性のこの変化は、半導体におけるトラップでのキャリアの捕捉及び解放により生じることが判明している。これは、トランジスタのバイアス状態が変化したときに明確に分かる短期間の作用である。この作用は、半導体における欠陥に由来するものであり、閾値電圧の一時的な増加を引き起こす。予め存在するトラップのキャリアによる充填は、導電チャネルからそれらを除去するものであり、閾値電圧の増加をもたらす。この増加は、当該トラップからのキャリアの緩慢な解放により、当該デバイスがオフになったときに逆転する。このトラップ充填過程の大部分は、マイクロ秒ないしミリ秒の時間スケールで完了する。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
動的閾値電圧シフトは、ディジタルで動作する、すなわちハードオン又はハードオフに切り換わるトランジスタにとっては重要ではない。多くの回路は、このように動作する薄膜トランジスタとともに構成される。しかしながら、低温ポリシリコン又はアモルファスシリコンから形成されるデバイス要素のアレイの基板上へアナログ回路を集積化することの関心も高まってきている。
【００１１】
薄膜技術を用いて形成される電子装置のアレイの最も一般的な用途は、表示装置である。低温ポリシリコン処理を用いて形成される液晶表示装置のために、例えば、表示基板上に（アナログ）バッファ増幅器を集積することが提案されている。アモルファスシリコンエレクトロルミネセント表示装置のために、画素回路を形成するよう、アナログで動作させられるアモルファスシリコン薄膜トランジスタを用いることが提案されている。デバイスエレメントのアレイの基板上へのアナログ回路を形成するための薄膜装置の集積化が望ましいと認識されている多くの例のうちの２つだけがある。
【００１２】
動的閾値分圧シフトは、バイアス履歴、温度及び時間により変化する閾値電圧をもたらす。これにより、正確な回路動作を達成するのが非常に困難となる。回路が経時変化により閾値電圧ドリフトの補償をなすための補償回路を含んでいる場合にも、この動的な閾値電圧シフトは、依然として回路性能に影響を与える可能性がある。
【課題を解決するための手段】
【００１３】
本発明によれば、複数の薄膜トランジスタを有する薄膜回路であって、当該回路の出力応答性は、前記トランジスタのうちの少なくとも第１及び第２のものに依存性があり、当該第１の薄膜トランジスタは、使用時において、照射源に対して露出され、当該第２の薄膜トランジスタは、前記照射源から遮蔽され、前記第１の薄膜トランジスタは、使用時において、制御入力に応答して当該閾値電圧に感応性のあるアナログ出力を供給するアナログ装置として動作させられる、回路が提供される。
【００１４】
当該第１の薄膜トランジスタは、アナログスイッチとして動作する。したがって、これは、その閾値電圧に近いところで動作させられ、スイッチ出力は、閾値電圧に達成するのに応答して切り換わる。したがって、スイッチは、照射に応答して電荷流を供給するフォトトランジスタとして動作せず、これにより、光フィードバック機能を実現するためのものとはならない。このトランジスタの照射は、漏れ電流の増加を引き起こすが、これは、充填すべきトラップのための（短期間の）応答時間が減るので許容される。これにより、閾値電圧をより素早く長い期間の値に安定させ、回路の応答性をより予測可能なものとする。
【００１５】
当該第２のトランジスタは、キャパシタへの電圧をサンプリングする装置とすることができ、これにより、照射による漏れ電流の増加は、許容可能とはならない。但し、この第２のトランジスタにおいて、動作をディジタル式にすることができるので、閾値電圧の不確定性は問題にはならない。
【００１６】
照射されるものとして選択される１つ又は複数のトランジスタは、回路機能に依存したものとなる。幾つかのトランジスタの動的な閾値電圧は、全体の回路応答性に影響を与えるのに対して、他のものは影響を与えない。
【００１７】
したがって、照射の作用は、第１のトランジスタが、第２のトランジスタよりも、動的閾値電圧が平衡閾値電圧に到達する応答時間が短く、大きな漏れ電流を有するというものである。
【００１８】
本発明は、本発明の薄膜回路を各々が有する表示画素のアレイを有するアクティブマトリクス表示装置であって、当該薄膜回路は、
電流駆動される発光表示素子と、
前記表示素子を通じる電流を駆動する駆動トランジスタと、
前記駆動トランジスタをアドレス指定するために用いるべき電圧を保持する蓄積キャパシタと、
当該画素の残りの部分に駆動電圧を切り換えるためのアドレストランジスタと、
前記蓄積キャパシタを放電してこれにより前記駆動トランジスタをオフに切り換えるようにする放電トランジスタと、
前記表示素子の光出力に基づいて前記放電トランジスタに供給されるゲート電圧を変えることによって前記放電トランジスタの動作のタイミングを制御するための光依存型装置と、
を有し、
前記第１のトランジスタは、前記放電トランジスタを有し、前記第２のトランジスタは、前記アドレストランジスタを有する、
という形態のものとした表示装置に適用可能である。
【００１９】
したがって、放電トランジスタは、放電が行われるタイミングが補償回路の性能を決定づけこれが放電トランジスタの閾値電圧に依存するので、応答時間を高速化するように照射される。時間に伴うこの閾値電圧のドリフトは、非常に小さい。これは、トランジスタは低デューティサイクルで動作可能なので、回路性能への制限になりうる動的閾値電圧の作用であるからである。
【００２０】
駆動トランジスタ及び放電トランジスタは、低温ポリシリコントランジスタ又はアモルファスシリコントランジスタを有してもよい。発光表示素子は、照射源を供給することができる。
【００２１】
本発明はまた、表示画素のアレイ及び駆動回路を有するアクティブマトリクス液晶表示装置であって、当該駆動回路が本発明の薄膜回路を有し、さらに照射源を提供するバックライトを有する液晶表示装置にも適用可能である。
【００２２】
したがって、画素回路よりむしろ駆動回路も、本発明の方策から利益を享受することができる。
【００２３】
この場合、駆動回路は、ディジタル−アナログ回路と出力バッファとを有する列駆動回路を有し、第１のトランジスタは、出力バッファのトランジスタを有するものとすることができる。
【００２４】
本発明はまた、複数の薄膜トランジスタを有する薄膜回路を制御する方法であって、当該回路の出力応答性が、当該トランジスタの少なくとも第１のもの及び第２のものに依存し、
照射源に当該第１の薄膜トランジスタを露出させること、
当該照射源から当該第２の薄膜トランジスタを遮蔽すること、及び
制御入力に応じて当該閾値電圧に対して感応性のあるアナログ出力を供給するアナログデバイスとして当該第１の薄膜トランジスタを動作すること、
を有するものを提供する。
【００２５】
以下、本発明を、添付図面を参照して例示により説明する。
【００２６】
なお、これらの図は、模式的なものであり一律の尺度により描かれたものではないことに留意すべきである。これらの図の相対的な寸法及び比率は、図面において簡明かつ便宜のためにサイズを強調したり或いは小さくしたりして示している。
【発明を実施するための最良の形態】
【００２７】
本発明は、薄膜回路装置、特に、アナログモードの動作における薄膜トランジスタの使用に広く関連するものである。
【００２８】
本発明は、本発明の用途の第１の例に関して説明するものであり、これは、アクティブマトリクスのエレクトロルミネセント表示装置の薄膜トランジスタ画素回路に関係するものである。
【００２９】
エレクトロルミネセントの発光する表示素子を使ったマトリクス表示装置は、良く知られている。これら表示素子は、例えばポリマ材料を用いた有機薄膜エレクトロルミネセント素子、或いは伝統的なＩＩＩ−Ｖ族半導体化合物を用いた発光ダイオード（ＬＥＤ）を有することができる。有機エレクトロルミネセント材料、特にポリマ材料における最近の開発は、ビデオ表示装置に実用的に用いられる能力があることを実証している。これらの材料は、大抵、一対の電極の間に挟まれた半導体の接合ポリマの１つ又は複数の層を有し、かかる電極のうちの一方は、透明であり、他方は、当該ポリマ層の中に正孔又は電子を注入するのに適した材料のものとなっている。
【００３０】
このポリマ材料は、ＣＶＤ処理を用いて、或いは、溶解可能な接合ポリマの溶剤を用いたスピンコーティング技術により、形成することができる。インクジェット印刷を用いてもよい。有機エレクトロルミネセント材料は、ダイオードのようなＩ−Ｖ特性を呈するように構成可能であるので、これらは、表示機能及びスイッチング機能の双方を提供することができ、したがって、受動型ディスプレイに用いることができる。或いは、これら材料は、各画素が表示素子と当該表示素子を通じる電流を制御するためのスイッチングデバイスとを有するアクティブマトリクス表示装置のために用いることができる。
【００３１】
このタイプの表示装置は、電流アドレス指定される表示素子を有するので、慣例的なアナログ駆動法は、その表示素子に制御可能な電流を供給することを含むものである。電流源トランジスタを画素構成の一部として提供し、その電流源トランジスタに供給されるゲート電圧が当該表示素子を通じる電流を決めるようにすることはよく知られている。蓄積キャパシタは、アドレス指定段階の後にゲート電圧を保持する。
【００３２】
図１は、既知のアクティブマトリクス型アドレス指定エレクトロルミネセント表示装置を示している。この表示装置は、ブロック１により指し示される、規則的に間隔の置いた画素の行及び列マトリクスアレイを有し、行（選択）及び列（データ）アドレス導電体４及び６の交差セットの間の交差点に位置づけられる関連のスイッチング手段と一緒にエレクトロルミネセント表示素子２を有するパネルを有する。簡明とするために、この図には少数の画素しか示していない。実際には、何百もの画素行及び画素列を設けることができる。画素１は、対応のセットの導電体の端部に接続される行スキャンニング駆動回路８及び列データ駆動回路９を有する周辺駆動回路により行及び列アドレス導電体のセットを介してアドレス指定される。
【００３３】
エレクトロルミネセント表示素子２は、ここではダイオード素子（ＬＥＤ）として表され、また、有機エレクトロルミネセント材料の１つ又は複数の活性層を挟む一対の電極を有する有機発光ダイオードを有する。このアレイの表示素子は、絶縁支持体の一方の側において関連のアクティブマトリクス回路と共に担持される。この表示素子のカソード又はアノードは、透明な導電性の材料により形成される。この支持体は、ガラスのような透明な材料のものとされ、当該基板に最も近い表示素子２の電極は、エレクトロルミネセント層により発生される光がこれら電極及び支持体を通じて透過され当該支持体の他方の側において観察者に視認可能なものとなるようにＩＴＯのような透明な導電性材料からなるものとすることができる。
【００３４】
図２は、電圧アドレス指定動作を提供する第１の既知の画素及び駆動回路装置を簡単な概略的形態で示している。各画素１は、ＥＬ表示素子２及び関連の駆動回路を有する。この駆動回路は、行導電体４における行アドレスパルスによりオンとされるアドレストランジスタ１６を有する。アドレストランジスタ１６がオンとされると、列導電体６の電圧は、その画素の残り部分に伝達可能となる。特に、アドレストランジスタ１６は、列導電体電圧を電流源２０に供給し、この電流源は、駆動トランジスタ２２及び蓄積キャパシタ２４を有する。列電圧は、駆動トランジスタ２２のゲートに供給され、ゲートは、当該行アドレスパルスが終わった後においても蓄積キャパシタ２４によってこの電圧に保持される。
【００３５】
この回路における駆動トランジスタ２２は、ｐ型ＴＦＴとして実現されるので、蓄積キャパシタ２４は、ゲート・ソース間電圧を固定に維持する。この結果、当該トランジスタを通じる固定のソース・ドレイン間電流となり、これにより、当該画素の所望の電流源動作が提供される。
【００３６】
上述したように、トランジスタ特性の変動は、当該回路の寿命を限定する。また、電流ストレスの後の発光材料の効率の低下に起因したＬＥＤ自体の差異の経時変化もある。殆どの場合、ＬＥＤを通過する電流及び電荷が多いほど、効率が低下する。
【００３７】
電流アドレス指定画素（電圧アドレス指定画素ではない）は基板にわたりトランジスタの変動の作用を低下又は排除することができることが判明した。例えば、電流アドレス指定画素は、所望の画素駆動電流が駆動される際に介するサンプリングトランジスタにおけるゲート・ソース間電圧をサンプリングするようカレントミラーを用いることができる。サンプリングされたゲート・ソース電圧は、駆動トランジスタをアドレス指定するために用いられる。これにより、サンプリングトランジスタ及び駆動トランジスタは、基板にわたり互いに隣接し、互いにより正確にマッチングされることが可能なので、装置の不均一性の問題は一部緩和される。他の電流サンプリング回路は、サンプリング及び駆動のために同じトランジスタを用いるので、トランジスタのマッチングは必要ないものの、付加的なトランジスタ及びアドレス指定ラインが必要となる。
【００３８】
また、ＬＥＤ材料の経時変化の補償をなす電圧アドレス指定画素回路の提案もある。例えば、画素が光検知素子を含むようにした様々な画素回路が提案されている。この素子は、表示素子の光出力に応答動作し、その光出力に応答して蓄積キャパシタにおける蓄積電荷を漏らして当該アドレス指定期間の間にディスプレイの統合された光出力を制御するように振舞うものである。
【００３９】
図３は、この目的のための画素レイアウトの一例を示している。このタイプの画素構成の例は、国際特許出願に係る文献のＷＯ０１／２０５９１及び欧州特許出願に係る文献のＥＰ１０９６４６６に詳しく説明されている。
【００４０】
図３の画素回路において、フォトダイオード２７は、キャパシタ２４に保持されたゲート電圧を放電する。ＥＬ表示素子２は、駆動トランジスタ２２のゲート電圧が閾値電圧に達したときにはもはや発光することはなく、蓄積キャパシタ２４はその後に放電を停止することになる。フォトダイオード２７から電荷が漏れる際のレートは、表示素子出力の関数であるので、フォトダイオード２７は、光感知フィードバック装置として機能する。統合された光出力は、フォトダイオード２７の作用を考慮すると、次のようになることが分かる。
【数１】
0005538727.tif 000002
【００４１】
この式において、ηＰＤは、フォトダイオードの効率であり、当該ディスプレイにわたり非常に均等なものであり、ＣＳは、蓄積キャパシタンスであり、Ｖ（０）は、駆動トランジスタの初期ゲート・ソース間電圧であり、ＶＴは、駆動トランジスタの閾値電圧である。したがって、光出力は、ＥＬ表示素子の効率とは依存性がなく、それ故、経時変化の補償を提供する。但し、ＶＴは、ディスプレイにわたり変化するので不均一性を呈することになる。
【００４２】
アモルファスシリコン駆動トランジスタの、ストレスにより生じる閾値電圧変化を付加的に補償するため、そしてこの回路における駆動電流の漸進的な減少を回避するために、図４の回路は、本出願人によって提案されたものである。
【００４３】
図４は、この提案の画素レイアウトの一例を示しており、アモルファスシリコンｎ型トランジスタを用いた実現形態を示している。
【００４４】
駆動トランジスタ２２のゲート・ソース間電圧は、蓄積キャパシタ３０において再び保持される。但し、このキャパシタは、充電トランジスタ３４（Ｔ２）によって、充電ライン３２からの固定電圧に充電される。したがって、駆動トランジスタ２２は、表示素子が照射されようとするときに画素に入力されるデータとは独立した固定レベルに駆動される。輝度は、デューティサイクルを変えることにより、特に駆動トランジスタがオフになるときの時間を変えることにより制御される。
【００４５】
駆動トランジスタ２２は、蓄積キャパシタ３０を放電する放電トランジスタ３６によりオフとされる。放電トランジスタ３６がオフになるとき、キャパシタ３０は、急速に放電され駆動トランジスタはオフにされる。
【００４６】
放電トランジスタは、ゲート電圧が十分な電圧に達したときにオンになる。フォトダイオード３８は、ディスプレイ素子２により照射され表示素子２の光出力に応じて光電流を発生する。この光電流は、放電キャパシタ４０を充電し、或る特定の時点で、キャパシタ４０にかかる電圧は、放電トランジスタの閾値電圧に達しこれにより当該トランジスタをオンに切り換えることになる。この時間は、キャパシタ４０に最初に蓄積された電荷及び光電流に依存したものとなり、その結果として、表示素子の光出力に依存したものとなる。
【００４７】
フォトダイオードは、放電トランジスタ３６のゲートと充電ライン３２との間に、前の行のためのアドレスライン（すなわち、前の行のアドレストランジスタ１６に関連づけられた制御ライン）により制御されたゲートに、接続されたフォトトランジスタとして等しく実現可能である。フォトダイオード又はフォトトランジスタは、ＬＥＤ２の下に配される。
【００４８】
データライン６における画素に供給されるデータ信号は、アドレストランジスタ１６（Ｔ１）により供給され、放電キャパシタ４０に保持される。低い輝度は、高いデータ信号により表され（トランジスタ３６がオフに切り換わるために少量の付加的な電荷だけが必要となり）、高い輝度は、低いデータ信号により表される（トランジスタ３６がオフに切り換わるために多量の付加的電荷が必要となる）。
【００４９】
したがって、この回路は、表示素子の経時変化を補償するための光学的フィードバックを有し、また、駆動トランジスタ２２の閾値補償をも有する。何故なら、駆動トランジスタ特性の変化は、表示素子出力における差異ももたらすことになり、これが当該光学フィードバックにより再度補償される。トランジスタ３６に対して、閾値を超えるゲート電圧は、非常に小さく維持されるので、閾値電圧変化は、極めて重要性が低いのものとなる。
【００５０】
この回路及び関連のタイミングは、国際特許出願に係る文献のＷＯ２００４／０８４１６８に詳しく説明されている。この回路の変更も、この文献に示されている。
【００５１】
キャパシタ４０に保持されるべき画素へのデータ値をアドレス指定するために用いられるアドレス（指定）トランジスタ１６は、垂直クロストークを回避するよう低い漏れ電流を呈するものとしなければならない。但し、その閾値電圧は、回路動作には重大な影響を与えない。
【００５２】
この回路は、駆動トランジスタの閾値電圧のドリフト及びＯＬＥＤの経時変化を補償するが、スナップオフトランジスタ３６の閾値電圧のドリフトは、表示出力及び／又は当該フィードバック補償が機能的に維持する間の時間に依然として影響を及ぼす可能性がある。経時変化による閾値電圧のドリフトは、当該トランジスタが低いデューティサイクルで動作させられるので、（アモルファスシリコントランジスタに対しても）小さい。
【００５３】
図４の回路の以前提案された実現形態は、光学フィードバック機能を果たさないので、遮光された放電トランジスタ３６を有する。
【００５４】
図４の回路が巧く機能している間、回路の性能に対する制限は、放電トランジスタ３６の閾値電圧の動的な特性に起因する。
【００５５】
オンとされた後のＴＦＴの平衡閾値電圧Ｖｔｈに達成するのに必要な最大時定数は、次のようになる。
【数２】
0005538727.tif 000003
【００５６】
ここでｔは平衡に達するのにかかる時間、ｖは代表的電子試行頻度、ｑは電荷、Ｅｇは半導体バンドギャップ、ｋはボルツマン定数、Ｔは絶対温度である。
【００５７】
アモルファスシリコンの代表的な値（ｖ＝１ｅ１３Ｈｚ，Ｅｇ＝１．８ｅＶ，Ｔ＝３００Ｋ）を代入すると、この式は、（平衡に近い状態に、そのカーブが対数的であるので非常に素早く達することになるものの）ｔ＝１３４ｓの応答時間となる。同様に、低温ポリシリコン（Ｅｇ＝１．１ｅＶ）に対しては、ｔ＝１７５μｓである。
【００５８】
これら時定数は、代表的フレーム時間（１６．６ｍｓ）又はライン時間（１０〜５０μｓ）と比較可能であり、このことは、重要な潜在的問題があることを示している。
【００５９】
本発明は、この問題が特別のＴＦＴを配置しこれらが照射されるようにして克服可能である、という認識に基づいている。これにより、半導体における電子−正孔ペアの発生となり、非常に高速な平衡プロセスとなる。平衡プロセスの高速化は、光電流に比例するので、その作用は、様々な用途に合わせることができる。
【００６０】
この場合において平衡に達するためのトラップのための時間は、次のようになることが分かる。
【数３】
0005538727.tif 000004
【００６１】
ここで、Ｅｆｎは電子擬フェルミ準位であり、自由キャリア濃度ｎｆ及び状態の有効密度Ｎｃについて次のように規定することができるものである。
【数４】
0005538727.tif 000005
【００６２】
これらの式は、組み合わせて次のようにすることができる。
【数５】
0005538727.tif 000006
【００６３】
この時間値は、温度依存性がないことが分かる。平衡に達する時間は、光電流の完全なＴＦＴの暗電流に対する比（これは実際のＴＦＴにおいて達成されるものよりも何桁も低い）で減少している。
【００６４】
この照射により、漏れ電流の増加が引き起こされ、したがって本発明は、幾つかのＴＦＴの漏れ電流とそれらの閾値電圧の安定性との妥協をなすものである。
【００６５】
回路動作を過度に妨害しないように十分に小さいアモルファスシリコンＴＦＴにおける概して１００ｐＡの光電流に対応する自由キャリアレベルのため、被照射平衡時間は、概して５μｓとして推定可能であり、上述において概説した非照射の場合よりも７桁超高速なものである。
【００６６】
図４の回路に対する上述したような本発明の実現は、ＬＥＤの下に放電トランジスタ３６を提供する。これは、図５の回路に示されるものであり、放電トランジスタ３６の照射を示しており、そして完全を期すために、光学フィードバック素子３８としてのフォトトランジスタの使用形態も示している。
【００６７】
これは、この放電トランジスタが回路動作にとって関心のある時間尺度において良好に規定された閾値電圧を呈することを意味している。漏れ電流の増加は、回路動作の他の様相を悪化させないために十分に低く、適切な構成部のサイズ設定により、これは、当該回路の補正能力に対して改善も付与することができるものである。これは、高効率表示素子を有する画素が放電トランジスタにおいてより大なる漏れを被り、駆動トランジスタのゲートのバイアスを減らし、もって画素の輝度を減らすことになることが理由で、起こりうるものなのである。
【００６８】
これは、回路の主要な部分が補正をなすための小さな変化を残す事前の補正の形態を提供するものであり、良好な補正機能及びそれによる長いディスプレイ寿命をもたらすものである。
【００６９】
本発明は、画素回路とは別の表示装置のための駆動回路にも適用可能である。駆動回路が画素アレイ基板（いわゆる「システムオンパネル」）に集積化されることになる低温ポリシリコン装置において、重要な問題は、バッファ増幅器のような正確なアナログ構成部を形成することである。
【００７０】
同様の問題が上述したように当てはまり、ここでも重要な意味を持つＴＦＴをバックライトによって照射することができる。このことは、光の遮蔽を避けるディスプレイの縁部の近くにこうしたＴＦＴを配置することにより達成可能であり、ここでもこれらＴＦＴが高速に平衡状態となることを保証する。
【００７１】
補正回路構成により、増大する光漏れ電流は、性能を悪化させない。高い精度は、一般にバックライトを用いこれにより既に必要な照射源を利用可能としている高品質ビデオモードにのみ必要とされる。
【００７２】
簡単な例を挙げると、図６は、ｐ型プルアップトランジスタ６０とｎ型プルダウントランジスタ６２とを有するプッシュプル段の形態を採るアナログバッファ増幅器の出力段を示している。これらトランジスタは、アナログモードで動作し、当該２つのトランジスタのアナログのソース・ドレイン間電流の平衡状態に起因する出力電圧によって安定する。
【００７３】
上述したように、この出力段の補正動作は、駆動回路の性能にとって決定的に重要な意味を持つ可能性のあるものであり、また、これは上述した動的閾値電圧の過渡事象により影響を受ける可能性のあるものでもある。
【００７４】
図７は、どのようにして駆動回路の選択された部分が照射されることができるかを示している。この画素領域は、７０として示される。画素領域の外側の境界は、７２として示される当該構造内の金属層により遮蔽され、これにより、画像領域に対する良質の黒色境界が提供される。照射すべきトランジスタは、７４として示される領域において、画素領域の外側縁部と当該金属層シールドとの間で、遮蔽されていない領域内に配置可能である。
【００７５】
図８は、どのようにして照射がＴＦＴ性能に影響を及ぼすかを示すために用いられる。このグラフは、閾値電圧の直ぐ下にある供給ゲート電圧を有するＴＦＴを通じる電流の流れを示している。これは、電流減衰（動的な閾値電圧ドリフトに起因する）が最も明らかとなるＩ−Ｖ曲線の最も急勾配のポイントにおけるトランジスタの動作を示している。
【００７６】
プロット８０は、摂氏４０度の暗状態におけるトランジスタの応答性を示している。プロット８２は、摂氏３０度の暗状態におけるトランジスタの応答性を示している。プロット８４は、摂氏４０度における照射されたトランジスタの応答性を示しており、プロット８６は、摂氏３０度における照射されたトランジスタの応答性を示している。これらプロットは、同じ開始電流を有するように全て正規化されている。ｘ軸は秒による時間である。
【００７７】
ゲート信号は、２Ｖまでのパルス（概して２．５Ｖの閾値電圧に基づく）であり、図８は、幅６００ミクロン及び長さ６ミクロンのＴＦＴにつきモデル化されている。
【００７８】
このグラフは、トランジスタの応答性がより平坦になり、また、より小さな温度依存性ともなることを示している。これは、回路性能は、前の経歴に対しても温度に対しても依存性が低いことを意味している。
【００７９】
エレクトロルミネセント表示画素回路のための上記詳細な例は、回路性能に対して意義深い改善を提供するものであり、アモルファスシリコンを用いた大画面ＴＶディスプレイを作る際に実用上の提案を支援することができる。但し、本発明の基本的技術も、ＬＴＰＳであろうとアモルファスシリコンであろうとアナログＴＦＴの集積を用いた多くの異なる用途にも支援可能である。
【００８０】
基本的に、本発明は、アナログの薄膜トランジスタ回路に適用可能であり、漏れ電流の増加の一方で動的閾値電圧の減少した時定数によって回路性能を向上させる選択されたトランジスタの照射をなすものである。他のトランジスタに対しては、低い漏れ電流がより重要であり、これらは照射されない。
【００８１】
照射されるトランジスタは、スイッチングデバイスとして機能し、光センサとしては機能しない。したがって、照射されたトランジスタにより実現される機能は、光レベルとは独立した有利なものであり、しかも、その照射は、他のトランジスタのスイッチングのタイミングのための制御パラメータを提供するのではなくトランジスタ特性を変えるためのもの、又は当該照射レベルに対応する測定可能な電荷フローを提供するためのものである。フォトトランジスタは、大抵は、この照射に比例した電流の流れを有するように構成されるが、これは、この発明の方策により照射されるＴＦＴの要件ではない。照射されるトランジスタが構成部を構成するところのフルの回路は、（上記光フィードバック画素回路におけるが如く）光に依存した機能を有しうる。但し、本発明のようにして照射されるアナログ駆動トランジスタは、光検知又はフィードバック機能を実現しない。
【００８２】
照射されるトランジスタは、閾値電圧に感応性のあるアナログ出力を提供する。
【００８３】
当業者であれば、様々な別の変形が明らかとなる筈である。
【図面の簡単な説明】
【００８４】
【図１】既知のＥＬ表示装置を示す図。
【図２】ＥＬ表示画素を電流アドレス指定するための既知の画素回路の簡単化された概略図。
【図３】差異の経時変化の補償をなす既知の画素構成を示す図。
【図４】本発明の方法の例を説明するために用いられる、改善された既知の画素回路を示す図。
【図５】図４の画素回路にどのようにして本発明を適用するかを示す図。
【図６】本発明の適用可能な列駆動回路のための出力バッファを示す図。
【図７】本発明の表示装置レイアウトを示す図。
【図８】トランジスタ特性に対する本発明の作用を示すためのグラフ。
【図１】
0005538727.tif 000007
【図２】
0005538727.tif 000008
【図３】
0005538727.tif 000009
【図４】
0005538727.tif 000010
【図５】
0005538727.tif 000011
【図６】
0005538727.tif 000012
【図７】
0005538727.tif 000013
【図８】
0005538727.tif 000014