(57)【特許請求の範囲】
【請求項１】
第１の端子と、
第２の端子と、
光が照射されると第１の電流を生成するフォトダイオードと、
前記第１の電流が供給されることで、第２の電流を生成することができる機能を有する回路と、
前記第１の端子と前記第２の端子の間で、前記フォトダイオードと直列に、かつ前記フォトダイオードとバイアス方向が逆に接続されている少なくとも一つの第１のダイオードと、
前記第１の端子と前記第２の端子の間で、前記第２の電流の経路において、前記フォトダイオードと並列に、かつ前記フォトダイオードとバイアス方向が逆になるように接続されている少なくとも一つの第２のダイオードと、を有し、
前記フォトダイオード及び前記第１のダイオードおよび第２のダイオードは、同一構成の積層された複数の半導体膜をそれぞれ有し、
前記第１のダイオードおよび第２のダイオードは、光が照射されると電流を生成する機能を有するフォトダイオードであることを特徴とする光電変換装置。
【請求項２】
第１の端子と、
第２の端子と、
光が照射されると第１の電流を生成するフォトダイオードと、
前記第１の電流が供給されることで、第２の電流を生成することができる機能を有する回路と、
前記第１の端子と前記第２の端子の間で、前記フォトダイオードと直列に、かつ前記フォトダイオードとバイアス方向が逆に接続されている少なくとも一つの第１のダイオードと、
前記第１の端子と前記第２の端子の間で、前記第２の電流の経路とは異なる経路において、前記フォトダイオードと並列に、かつ前記フォトダイオードとバイアス方向が同じになるように接続されている少なくとも一つの第２のダイオードと、
前記第２のダイオードへの光の入射を防ぐことができる機能を有する膜と、を有し、
前記フォトダイオード及び前記第１のダイオードおよび第２のダイオードは、同一構成の積層された複数の半導体膜をそれぞれ有し、
前記第１のダイオードは、光が照射されると電流を生成する機能を有するフォトダイオードであることを特徴とする光電変換装置。
【請求項３】
第１の端子と、
第２の端子と、
光が照射されると第１の電流を生成するフォトダイオードと、
前記第１の電流が供給されることで、第２の電流を生成することができる機能を有する回路と、
前記第１の端子と前記第２の端子の間で、前記フォトダイオードと直列に、かつ前記フォトダイオードとバイアス方向が逆に接続されている少なくとも一つの第１のダイオードと、
前記第１の端子と前記第２の端子の間で、前記第２の電流の経路とは異なる経路において、前記フォトダイオードと並列に、かつ前記フォトダイオードとバイアス方向が逆になるように接続されている複数の第２のダイオードと、
前記複数の第２のダイオードへの光の入射を防ぐことができる機能を有する膜と、を有し、
前記フォトダイオード及び前記第１のダイオードおよび前記複数の第２のダイオードは、同一構成の積層された複数の半導体膜をそれぞれ有し、
前記第１のダイオードは、光が照射されると電流を生成する機能を有するフォトダイオードであることを特徴とする光電変換装置。
【請求項４】
第１の端子と、
第２の端子と、
光が照射されると第１の電流を生成するフォトダイオードと、
前記第１の電流を増幅することで第２の電流を生成する、単数または複数のトランジスタを有する増幅回路と、
前記第１の端子と前記第２の端子の間で、前記フォトダイオードと直列に、かつ前記フォトダイオードとバイアス方向が逆に接続されている少なくとも一つの第１のダイオードと、
前記第１の端子と前記第２の端子の間で、前記第２の電流の経路において、前記フォトダイオードと並列に、かつ前記フォトダイオードとバイアス方向が逆になるように接続されている少なくとも一つの第２のダイオードと、を有し、
前記フォトダイオード及び前記第１のダイオードおよび第２のダイオードは、同一構成の積層された複数の半導体膜をそれぞれ有し、
前記第１のダイオードおよび第２のダイオードは、光が照射されると電流を生成する機能を有するフォトダイオードであることを特徴とする光電変換装置。
【請求項５】
第１の端子と、
第２の端子と、
光が照射されると第１の電流を生成するフォトダイオードと、
前記第１の電流を増幅することで第２の電流を生成する、単数または複数のトランジスタを有する増幅回路と、
前記第１の端子と前記第２の端子の間で、前記フォトダイオードと直列に、かつ前記フォトダイオードとバイアス方向が逆に接続されている少なくとも一つの第１のダイオードと、
前記第１の端子と前記第２の端子の間で、前記第２の電流の経路とは異なる経路において、前記フォトダイオードと並列に、かつ前記フォトダイオードとバイアス方向が同じになるように接続されている少なくとも一つの第２のダイオードと、
前記第２のダイオードへの光の入射を防ぐことができる機能を有する膜と、を有し、
前記フォトダイオード及び前記第１のダイオードおよび第２のダイオードは、同一構成の積層された複数の半導体膜をそれぞれ有し、
前記第１のダイオードは、光が照射されると電流を生成する機能を有するフォトダイオードであることを特徴とする光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオードと集積回路とを有する光電変換装置に関する。
【背景技術】
【０００２】
光センサとして用いられる受光素子は、光起電力効果を用いた受光素子、光導電効果を用いた受光素子、光電子放出効果を用いた受光素子に大別できる。中でも、光起電力効果を用いたフォトダイオード、フォトトランジスタなどの受光素子は、応答速度が速い、消費電力が低い、小型化が容易であるという特徴を有しており、光通信、光ファイバー、リモコン、ライトペン、ＦＡＸ、照度計、カラーセンサ、リニアイメージセンサ、分光光度計、カメラ露出計など、その応用分野は多岐に渡っている。
【０００３】
フォトトランジスタは、半導体の接合部に光があたると電流を発生する性質を有するトランジスタであり、フォトダイオードは、半導体の接合部に光があたると電流が発生する性質を有するダイオードである。光に対してはフォトダイオードよりもフォトトランジスタの方が高感度である。一方、フォトダイオードは、フォトトランジスタに比べて応答時間が速いというメリットを有しているが、受光時に得られる電流は非常に小さい。そのため、通常フォトダイオードは、該電流を増幅する増幅回路と組み合わせて用いられており、増幅回路、定電圧回路、シュミットトリガ回路等の集積回路を構成するトランジスタと、フォトダイオードとを１つのチップ上に作ったものが、フォトＩＣ（光電変換装置）と呼ばれている。
【０００４】
下記の特許文献１には、フォトダイオードと、薄膜トランジスタとが、一つの基板上に形成されている、受光回路について記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−２９５６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、チャージングで蓄積された電荷の放電によるサージ電流が、集積回路に用いられるトランジスタを劣化させる、或いは破壊する現象（ＥＳＤ：Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）を防ぐためには、チャージングが発生する原因や環境を究明することのみならず、集積回路の構成に、サージ電流による劣化或いは絶縁破壊に対する耐性を高めるような工夫を凝らす必要がある。サージ電流による劣化或いは絶縁破壊を防ぐためには、ダイオードや抵抗を用いた放電経路の確保が有効である。
【０００７】
しかし、保護回路に用いられるダイオードは、フォトＩＣの作製工程数を抑えるためにトランジスタで代用することが多く、この場合、該トランジスタの静電気に対する耐性が劣っているため、ＥＳＤ防止の効果が低いという問題があった。また、集積回路が有するトランジスタの、過電流による破壊を防ぐために、電流の経路に抵抗を直列に接続させると、通常動作時であっても該抵抗によって電圧降下が生じてしまうため、フォトダイオードに光が照射されたときにフォトＩＣから出力される電流が小さくなってしまうという問題があった。
【０００８】
本発明は上述した問題に鑑み、フォトＩＣの作製工程数を大幅に増やすことなく、フォトＩＣから出力される電流が小さくなるのを抑え、フォトＩＣにおけるＥＳＤの発生を防ぐことを課題とする。
【課題を解決するための手段】
【０００９】
本発明者らは、ダイオード、特にＰ型の導電性を有する半導体膜及びＮ型の導電性を有する半導体膜が積層された縦型接合タイプのＰＮダイオードと、Ｐ型の導電性を有する半導体膜、Ｉ型の導電性を有する半導体膜及びＮ型の導電性を有する半導体膜が積層された縦型接合タイプのＰＩＮダイオードとが、薄膜トランジスタに比べてサージ電流により劣化或いは絶縁破壊されにくいことに着目した。そして、受光素子として用いられている縦型接合タイプのフォトダイオードに、直列または並列に接続されるように、ＥＳＤ防止用の縦型接合タイプのダイオードを新たにフォトＩＣに追加することで、フォトＩＣにおけるＥＳＤの発生を効果的に防ぐことができるのではないかと考えた。
【００１０】
縦型接合タイプのダイオードは、トランジスタを用いて形成されるダイオードに比べて広い接合面を確保することができる。よって、トランジスタよりも縦型接合タイプのダイオードの方が、サージ電流によって流れ込む電荷を接合面全体に分散させることで電界集中を防ぐことができるので、耐圧が高く、劣化或いは絶縁破壊されにくい。また、縦型接合タイプのダイオードは、各半導体膜の膜厚をトランジスタが有する半導体膜及びゲート絶縁膜よりも厚くすることができるので、サージ電流による劣化或いは絶縁破壊を防ぐことができる。
【００１１】
ＥＳＤ防止用のダイオードを、受光素子としてのフォトダイオードと直列に接続する場合、受光素子が生成する電流を阻害しないように、光の入射を防ぐための遮光膜をＥＳＤ防止用のダイオードに設けず、なおかつ、アノードとカソード間に生じる電圧の極性が受光素子としてのフォトダイオードと逆になるように、ＥＳＤ防止用のダイオードのアノードとカソードの向きを設定するのが望ましい。
【００１２】
また、受光素子としてのフォトダイオードが生成する第１の電流を集積回路に供給し、第１の電流を用いて該集積回路が第２の電流を生成する場合、第２の電流の経路において、ＥＳＤ防止用のダイオードを該フォトダイオードに対して並列に接続することができる。ただし、該第２の電流を阻害しないように、光の入射を防ぐための遮光膜をＥＳＤ防止用のダイオードに設けず、なおかつ、アノードとカソード間に生じる電圧の極性が受光素子としてのフォトダイオードと逆になるように、ＥＳＤ防止用のダイオードのアノードとカソードの向きを設定するのが望ましい。
【００１３】
また、受光素子としてのフォトダイオードが生成する第１の電流を集積回路に供給し、第１の電流を用いて該集積回路が第２の電流を生成する場合、第２の電流の経路とは異なる経路において、ＥＳＤ防止用のダイオードを該フォトダイオードに対して並列に接続することができる。この場合、アノードとカソード間に生じる電圧の極性が受光素子としてのフォトダイオードと同じになるように、ＥＳＤ防止用のダイオードのアノードとカソードの向きを設定する。ただし、通常動作時においてＥＳＤ防止用のダイオードに電流が流れてしまうのを防ぐために、光の入射を防ぐための遮光膜をＥＳＤ防止用のダイオードに設けることが望ましい。
【００１４】
或いは、受光素子としてのフォトダイオードが生成する第１の電流を集積回路に供給し、第１の電流を用いて該集積回路が第２の電流を生成する場合、第２の電流の経路とは異なる経路において、直列に接続された複数のＥＳＤ防止用のダイオードを、該フォトダイオードに対して並列に接続することができる。この場合、アノードとカソード間に生じる電圧の極性が受光素子としてのフォトダイオードと逆になるように、複数のＥＳＤ防止用のダイオードのアノードとカソードの向きを設定する。ただし、通常動作時において複数のＥＳＤ防止用のダイオードに電流が流れてしまうのを防ぐために、光の入射を防ぐための遮光膜を複数のＥＳＤ防止用のダイオードに設けることが望ましい。
【００１５】
また、本発明では、ＥＳＤ防止用のダイオードとして、縦型接合タイプのフォトダイオードを用いていても良い。縦型接合タイプのフォトダイオードをＥＳＤ防止用のダイオードとして用いることで、工程数を増やすことなく、ＥＳＤ防止用のフォトダイオードを受光素子と共に作製することができる。
【発明の効果】
【００１６】
本発明により、フォトＩＣの作製工程数を大幅に増やすことなく、フォトＩＣから出力される電流が小さくなるのを抑え、フォトＩＣにおけるＥＳＤの発生を防ぐことができる。
【図面の簡単な説明】
【００１７】
【図１】フォトＩＣの構成を示す図。
【図２】フォトＩＣの構成を示す図。
【図３】フォトＩＣの構成を示す図。
【図４】フォトＩＣの構成を示す図。
【図５】フォトＩＣの構成を示す図。
【図６】フォトＩＣの構成を示す回路図。
【図７】フォトＩＣの構成を示す回路図。
【図８】フォトＩＣの構成を示す回路図。
【図９】フォトＩＣの構成を示す回路図。
【図１０】フォトＩＣの上面図。
【図１１】フォトＩＣの作製方法を示す図。
【図１２】フォトＩＣの作製方法を示す図。
【図１３】フォトＩＣの作製方法を示す図。
【図１４】フォトＩＣの構成を示すブロック図。
【図１５】フォトＩＣの外観を示す斜視図。
【図１６】フォトＩＣの作製方法を示す図。
【図１７】フォトＩＣの作製方法を示す図。
【図１８】フォトＩＣを用いた電子機器の図。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００１９】
（実施の形態１）
図１を用いて、本発明のフォトＩＣの構成について説明する。図１は、本発明のフォトＩＣの構成を示す回路図の一例であり、図１に示すフォトＩＣは、フォトダイオードを用いた受光素子１０１と、受光素子１０１に光が照射されることにより、該受光素子１０１で生成された電流が与えられる集積回路１０２と、ダイオード、好ましくはフォトダイオードを用いた少なくとも１つの保護ダイオード１０３とを有する。図１では、複数の位置に保護ダイオード１０３が設けられているフォトＩＣの回路図を示しているが、保護ダイオード１０３は、いずれかの位置に少なくとも１つ設けられていればよい。
【００２０】
集積回路１０２は１つまたは複数のトランジスタを有しており、受光素子１０１で生成された電流を増幅する、受光素子１０１で生成された電流を電圧に変換する、などの処理を行うことができる。
【００２１】
またフォトＩＣは、少なくとも２つの端子１及び端子２を有している。そして、本発明のフォトＩＣは、端子１と端子２とを結ぶ電流または電圧の経路において、保護ダイオード１０３が受光素子１０１または集積回路１０２と直列に接続されていても良いし、保護ダイオード１０３が受光素子１０１及び集積回路１０２と並列に接続されていても良い。
【００２２】
保護ダイオード１０３が有するアノードとカソードの向きは、受光素子１０１に光が照射されることで端子１と端子２の間に生じる電流または電圧が、保護ダイオード１０３によって小さくなるのを防ぐことができる方向、または、受光素子１０１に光が照射されていない状態において、保護ダイオード１０３を介して端子１と端子２の間に電流が流れるのを防ぐことができる方向に定めることが望ましい。具体的には、受光素子１０１と保護ダイオード１０３の接続関係を考慮して、保護ダイオード１０３が有するアノードとカソードの向きを定めるようにする。
【００２３】
図２に、端子１と端子２とを結ぶ経路において、受光素子１０１と保護ダイオード１０３が直列に接続されている場合の、フォトＩＣの回路図の一例を示す。図２では、複数の位置に保護ダイオード１０３が設けられているフォトＩＣの回路図を示しているが、保護ダイオード１０３は、いずれかの位置に少なくとも１つ設けられていればよい。また図２に示すフォトＩＣでは、受光素子１０１及び集積回路１０２が端子１と端子２の間に設けられている経路に加えて、受光素子１０１と集積回路１０２のうち集積回路１０２のみが端子１と端子２の間に設けられている経路を有している。集積回路１０２の構成によっては、必ずしも後者の経路をフォトＩＣに設ける必要がない。
【００２４】
具体的に図２では、保護ダイオード１０３は、受光素子１０１及び集積回路１０２が端子１と端子２の間に設けられている経路において、端子１と受光素子１０１の間、受光素子１０１と集積回路１０２の間、集積回路１０２と端子２の間に設けることができる。そして、図２に示す各保護ダイオード１０３は、受光素子１０１とバイアス方向が逆になるように、すなわち、アノードとカソード間に生じる電圧の極性が逆になるように、アノードとカソードの向きを設定する。上記構成により、保護ダイオード１０３に光が照射されると、保護ダイオード１０３の順バイアス方向における抵抗値が低くなり、受光素子１０１に光が照射されることで端子１と端子２の間に生じる電流または電圧が、保護ダイオード１０３によって小さくなるのを防ぐことができる。
【００２５】
次に図３に、受光素子１０１と集積回路１０２のうち、集積回路１０２のみが端子１と端子２の間に設けられている経路において、保護ダイオード１０３が受光素子１０１と並列になるように接続されている場合の、フォトＩＣの回路図の一例を示す。図３では、複数の位置に保護ダイオード１０３が設けられているフォトＩＣの回路図を示しているが、保護ダイオード１０３は、いずれかの位置に少なくとも１つ設けられていればよい。
【００２６】
具体的に図３では、保護ダイオード１０３は、受光素子１０１と集積回路１０２のうち、集積回路１０２のみが端子１と端子２の間に設けられている経路において、端子１と集積回路１０２の間、集積回路１０２と端子２の間に設けることができる。そして、図３に示す各保護ダイオード１０３は、受光素子１０１とバイアス方向が逆になるように、すなわち、アノードとカソード間に生じる電圧の極性が逆になるように、アノードとカソードの向きを設定する。上記構成により、保護ダイオード１０３に光が照射されると、保護ダイオード１０３の順バイアス方向における抵抗値が低くなる。なお、光の照射により受光素子１０１において電流が生成すると、受光素子１０１と集積回路１０２のうち、集積回路１０２のみが端子１と端子２の間に設けられている経路において、該電流に見合った大きさの電流または電圧が生じる。よって、保護ダイオード１０３の順バイアス方向における抵抗値が低くなると、受光素子１０１に光が照射されることで端子１と端子２の間に生じる電流または電圧が、保護ダイオード１０３によって小さくなるのを防ぐことができる。
【００２７】
次に図４に、端子１と端子２とを結ぶ経路において、保護ダイオード１０３が受光素子１０１及び集積回路１０２と並列に接続されている場合の、フォトＩＣの回路図の一例を示す。図４では、保護ダイオード１０３が１つだけ設けられているフォトＩＣの回路図を示しているが、保護ダイオード１０３は必ずしも単数である必要はなく、少なくとも１つ設けられていればよい。また図４に示すフォトＩＣでは、受光素子１０１及び集積回路１０２が端子１と端子２の間に設けられている経路に加えて、受光素子１０１と集積回路１０２のうち集積回路１０２のみが端子１と端子２の間に設けられている経路を有している。集積回路１０２の構成によっては、必ずしも後者の経路をフォトＩＣに設ける必要がない。
【００２８】
具体的に、図４に示す保護ダイオード１０３は、受光素子１０１とバイアス方向が同じになるように、すなわち、アノードとカソード間に生じる電圧の極性が同じになるように、アノードとカソードの向きを設定する。そして、受光素子１０１に光が照射されても、保護ダイオード１０３に該光が入射するのを防ぐことができる遮光膜を、保護ダイオード１０３に設ける。保護ダイオード１０３に光が入射するのを防ぐことで、受光素子１０１に光が照射しても保護ダイオード１０３の順バイアス方向における抵抗値は高いままなので、保護ダイオード１０３を介して端子１と端子２の間に電流が流れるのを防ぐことができる。
【００２９】
次に図５に、端子１と端子２とを結ぶ経路において、複数の保護ダイオード１０３が受光素子１０１及び集積回路１０２と並列に接続されている場合の、フォトＩＣの回路図の一例を示す。図５では保護ダイオード１０３を５つ設けている場合を例示しているが、保護ダイオード１０３はこれに限定されず、複数設けられていればよい。なお、図５に示すフォトＩＣでは、受光素子１０１及び集積回路１０２が端子１と端子２の間に設けられている経路に加えて、受光素子１０１と集積回路１０２のうち集積回路１０２のみが端子１と端子２の間に設けられている経路を有している。集積回路１０２の構成によっては、必ずしも後者の経路をフォトＩＣに設ける必要がない。
【００３０】
具体的に、図５に示す複数の保護ダイオード１０３は、受光素子１０１とバイアス方向が逆になるように、すなわち、アノードとカソード間に生じる電圧の極性が逆になるように、アノードとカソードの向きを設定する。そして、受光素子１０１に光が照射されても、複数の保護ダイオード１０３に該光が入射するのを防ぐことができる遮光膜を、複数の保護ダイオード１０３に設ける。また、複数の保護ダイオード１０３は、端子１と端子２の間において全て直列になるように接続する。上記構成により、通常動作時において、複数の各保護ダイオード１０３に印加される電圧が小さくなるので、複数の保護ダイオード１０３を介して端子１と端子２の間に電流が流れるのを防ぐことができる。
【００３１】
なお、本実施の形態では、保護ダイオード１０３の位置及び保護ダイオード１０３が有するアノードとカソードの向きが異なるフォトＩＣの形態を、図２乃至図５にそれぞれ例示したが、図２乃至図５に示した形態をいずれか複数組み合わせて実施することも可能である。
【００３２】
本発明のフォトＩＣは、保護ダイオード１０３として、受光素子１０１と同様に、縦型接合タイプのダイオード、好ましくはフォトダイオードを用いる。よって、保護ダイオード１０３を追加しても、フォトＩＣの作製工程数が増えるのを防ぐことができる。また、縦型接合タイプのダイオードは、トランジスタを用いて形成されるダイオードに比べて広い接合面を確保することができる。よって、トランジスタよりも縦型接合タイプのダイオードの方が、サージ電流によって流れ込む電荷を接合面全体に分散させることで電界集中を防ぐことができるので、耐圧が高く、劣化或いは絶縁破壊されにくい。また、縦型接合タイプのダイオードは、各半導体膜の膜厚をトランジスタが有する半導体膜及びゲート絶縁膜よりも厚くすることができるので、サージ電流による劣化或いは絶縁破壊を防ぐことができる。
【００３３】
（実施の形態２）
本実施の形態では、図３と図４に示した形態を組み合わせた、フォトＩＣの構成について説明する。
【００３４】
図６に示すフォトＩＣは、フォトダイオードを用いた受光素子１０１と、受光素子１０１に光が照射されることにより、該受光素子１０１で生成された電流が与えられる集積回路１０２と、ダイオードまたはフォトダイオードを用いた少なくとも１つの保護ダイオード１０３ａと、ダイオードまたはフォトダイオードを用いた少なくとも１つの保護ダイオード１０３ｂとを有する。
【００３５】
なお図６では、トランジスタ１０４及びトランジスタ１０５を有する、カレントミラーを利用した増幅回路を、集積回路１０２の一例として示している。増幅回路は、受光素子１０１で生成された電流を増幅することができる。具体的に、トランジスタ１０４のゲートと、トランジスタ１０５のゲートは接続されている。また、トランジスタ１０４のソースまたはドレインのいずれか一方は、トランジスタ１０４のゲートと接続されている。そして、トランジスタ１０４は、端子１と端子２の間において、受光素子１０１と直列になるように接続されている。また、トランジスタ１０５は、端子１と端子２の間において、受光素子１０１と並列になるように接続されている。
【００３６】
上記増幅回路は、光の照射により受光素子１０１において生成した電流が、トランジスタ１０４のソースとドレイン間に流れると、トランジスタ１０５のソースとドレイン間にも電流が生じる。トランジスタ１０５のソースとドレイン間に生じる電流は、トランジスタ１０４のチャネル長とチャネル幅の比と、トランジスタ１０５のチャネル長とチャネル幅の比によって制御することができる。より好ましくは、トランジスタ１０４のチャネル幅と、トランジスタ１０５のチャネル幅の比でトランジスタ１０５のソースとドレイン間に生じる電流を制御する方が、該制御をより正確に行うことができるので、望ましい。
【００３７】
図６に示すフォトＩＣは、少なくとも２つの端子１及び端子２を有している。そして、端子１と端子２とを結ぶ電流または電圧の経路において、受光素子１０１と集積回路１０２のうち、集積回路１０２のみが端子１と端子２の間に設けられている経路において、保護ダイオード１０３ａは、受光素子１０１と並列になるように接続されている。具体的に保護ダイオード１０３ａは、端子１とトランジスタ１０５の間において、受光素子１０１と並列になるように接続されている。なお、保護ダイオード１０３ａは、端子２とトランジスタ１０５の間において、受光素子１０１と並列になるように接続されていても良い。また図６では、保護ダイオード１０３ａが１つだけ設けられている場合を例示しているが、保護ダイオード１０３ａは必ずしも単数である必要はなく、少なくとも１つ設けられていればよい。
【００３８】
そして、保護ダイオード１０３ａは、受光素子１０１とバイアス方向が逆になるように、すなわち、アノードとカソード間に生じる電圧の極性が逆になるように、アノードとカソードの向きを設定する。上記構成により、保護ダイオード１０３ａに光が照射されると、保護ダイオード１０３ａの順バイアス方向における抵抗値が低くなる。保護ダイオード１０３ａの順バイアス方向における抵抗値が低くなると、トランジスタ１０５のソースとドレイン間に流れる電流が、保護ダイオード１０３ａによって小さくなるのを防ぐことができ、結果的に端子１と端子２の間に生じる電流が小さくなるのを防ぐことができる。
【００３９】
また、端子１と端子２とを結ぶ経路において、保護ダイオード１０３ｂは、受光素子１０１及び集積回路１０２と並列になるように接続されている。図６では、保護ダイオード１０３ｂが１つだけ設けられている場合を例示しているが、保護ダイオード１０３ｂは必ずしも単数である必要はなく、少なくとも１つ設けられていればよい。
【００４０】
そして、保護ダイオード１０３ｂは、受光素子１０１とバイアス方向が同じになるように、すなわち、アノードとカソード間に生じる電圧の極性が同じになるように、アノードとカソードの向きを設定する。そして、受光素子１０１に光が照射されても、保護ダイオード１０３ｂに該光が入射するのを防ぐことができる遮光膜を、保護ダイオード１０３ｂに設ける。保護ダイオード１０３ｂに光が入射するのを防ぐことで、受光素子１０１に光が照射しても保護ダイオード１０３ｂの順バイアス方向における抵抗値は高いままなので、保護ダイオード１０３ｂを介して端子１と端子２の間に電流が流れるのを防ぐことができる。
【００４１】
なお、図６に示したフォトＩＣは、保護ダイオード１０３ｂが、直接端子１と端子２の間に接続されているが、本発明はこの構成に限定されない。保護ダイオード１０３ｂと端子１の間、または保護ダイオード１０３ｂと端子２の間において、保護ダイオード１０３ｂと直列になるように、抵抗素子、ダイオード接続されたトランジスタなどを接続するようにしても良い。上記構成により、サージ電流によって集積回路１０２が破壊されるのを、より防ぐことができる。なおダイオード接続されたトランジスタとは、ゲートがソースまたはドレインのいずれか一方に接続された状態のトランジスタを意味する。
【００４２】
本発明のフォトＩＣは、保護ダイオード１０３ａ、保護ダイオード１０３ｂとして、受光素子１０１と同様に、縦型接合タイプのフォトダイオードを用いることができる。よって、保護ダイオード１０３ａ、保護ダイオード１０３ｂを追加しても、フォトＩＣの作製工程数が増えるのを防ぐことができる。また、縦型接合タイプのダイオードは、トランジスタを用いて形成されるダイオードに比べて広い接合面を確保することができる。よって、トランジスタよりも縦型接合タイプのダイオードの方が、サージ電流によって流れ込む電荷を接合面全体に分散させることで電界集中を防ぐことができるので、耐圧が高く、劣化或いは絶縁破壊されにくい。また、縦型接合タイプのダイオードは、各半導体膜の膜厚をトランジスタが有する半導体膜及びゲート絶縁膜よりも厚くすることができるので、サージ電流による劣化或いは絶縁破壊を防ぐことができる。
【００４３】
そして図６に示したフォトＩＣは、保護ダイオード１０３ａと、保護ダイオード１０３ｂとを組み合わせることによって、保護ダイオード１０３ａと、保護ダイオード１０３ｂとを単独で用いたフォトＩＣに比べて、サージ電流により受光素子１０１、集積回路１０２、保護ダイオード１０３ａ及び保護ダイオード１０３ｂが破壊されるのを防ぐことができる。
【００４４】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００４５】
（実施の形態３）
本実施の形態では、図２と図３に示した形態を組み合わせた、フォトＩＣの構成について説明する。
【００４６】
図７に示すフォトＩＣは、フォトダイオードを用いた受光素子１０１と、受光素子１０１に光が照射されることにより、該受光素子１０１で生成された電流が与えられる集積回路１０２と、ダイオードまたはフォトダイオードを用いた少なくとも１つの保護ダイオード１０３ａと、ダイオードまたはフォトダイオードを用いた少なくとも１つの保護ダイオード１０３ｃとを有する。
【００４７】
なお図７では、トランジスタ１０４及びトランジスタ１０５を有する、カレントミラーを利用した増幅回路を、集積回路１０２の一例として示している。
【００４８】
図７に示すフォトＩＣは、少なくとも２つの端子１及び端子２を有している。そして、端子１と端子２とを結ぶ電流または電圧の経路において、受光素子１０１と集積回路１０２のうち、集積回路１０２のみが端子１と端子２の間に設けられている経路において、保護ダイオード１０３ａは、受光素子１０１と並列になるように接続されている。具体的に保護ダイオード１０３ａは、端子１とトランジスタ１０５の間において、受光素子１０１と並列になるように接続されている。なお、保護ダイオード１０３ａは、端子２とトランジスタ１０５の間において、受光素子１０１と並列になるように接続されていても良い。また図７では、保護ダイオード１０３ａが１つだけ設けられている場合を例示しているが、保護ダイオード１０３ａは必ずしも単数である必要はなく、少なくとも１つ設けられていればよい。
【００４９】
そして、保護ダイオード１０３ａは、受光素子１０１とバイアス方向が逆になるように、すなわち、アノードとカソード間に生じる電圧の極性が逆になるように、アノードとカソードの向きを設定する。上記構成により、保護ダイオード１０３ａに光が照射されると、保護ダイオード１０３ａの順バイアス方向における抵抗値が低くなる。保護ダイオード１０３ａの順バイアス方向における抵抗値が低くなると、トランジスタ１０５のソースとドレイン間に流れる電流が、保護ダイオード１０３ａによって小さくなるのを防ぐことができ、結果的に端子１と端子２の間に生じる電流が小さくなるのを防ぐことができる。
【００５０】
また、端子１と端子２とを結ぶ経路において、保護ダイオード１０３ｃは、受光素子１０１と直列になるように接続されている。具体的に図７では、保護ダイオード１０３ｃが、トランジスタ１０５と端子２の間に接続されている。保護ダイオード１０３ｃは、トランジスタ１０４と端子２の間に接続されていても良い。また、保護ダイオード１０３ｃは、受光素子１０１とトランジスタ１０４の間に接続されていても良い。また、保護ダイオード１０３ｃは、受光素子１０１と端子１の間に接続されていても良い。また、保護ダイオード１０３ｃは、トランジスタ１０５と端子１の間に接続されていても良い。なお、図７では、保護ダイオード１０３ｃが１つだけ設けられている場合を例示しているが、保護ダイオード１０３ｃは必ずしも単数である必要はなく、少なくとも１つ設けられていればよい。
【００５１】
そして、保護ダイオード１０３ｃは、受光素子１０１とバイアス方向が逆になるように、すなわち、アノードとカソード間に生じる電圧の極性が逆になるように、アノードとカソードの向きを設定する。上記構成により、保護ダイオード１０３ｃに光が照射されると、保護ダイオード１０３ｃの順バイアス方向における抵抗値が低くなる。保護ダイオード１０３ｃの順バイアス方向における抵抗値が低くなると、トランジスタ１０４のソースとドレイン間に流れる電流が、保護ダイオード１０３ｃによって小さくなるのを防ぐことができ、結果的に端子１と端子２の間に生じる電流が小さくなるのを防ぐことができる。
【００５２】
本発明のフォトＩＣは、保護ダイオード１０３ａ、保護ダイオード１０３ｃとして、受光素子１０１と同様に、縦型接合タイプのダイオード、好ましくはフォトダイオードを用いる。縦型接合タイプのフォトダイオードを用いることによって、保護ダイオード１０３ａ、保護ダイオード１０３ｃを追加しても、フォトＩＣの作製工程数が増えるのを防ぐことができる。また、縦型接合タイプのダイオードは、トランジスタを用いて形成されるダイオードに比べて広い接合面を確保することができる。よって、トランジスタよりも縦型接合タイプのダイオードの方が、サージ電流によって流れ込む電荷を接合面全体に分散させることで電界集中を防ぐことができるので、耐圧が高く、劣化或いは絶縁破壊されにくい。また、縦型接合タイプのダイオードは、各半導体膜の膜厚をトランジスタが有する半導体膜及びゲート絶縁膜よりも厚くすることができるので、サージ電流による劣化或いは絶縁破壊を防ぐことができる。
【００５３】
そして図７に示したフォトＩＣは、保護ダイオード１０３ａと、保護ダイオード１０３ｃとを組み合わせることによって、保護ダイオード１０３ａと、保護ダイオード１０３ｃとを単独で用いたフォトＩＣに比べて、サージ電流により受光素子１０１、集積回路１０２、保護ダイオード１０３ａ及び保護ダイオード１０３ｃが破壊されるのを防ぐことができる。
【００５４】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００５５】
（実施の形態４）
本実施の形態では、図２と図３に示した形態を組み合わせた、フォトＩＣの構成について説明する。
【００５６】
図８に示すフォトＩＣは、フォトダイオードを用いた受光素子１０１と、受光素子１０１に光が照射されることにより、該受光素子１０１で生成された電流が与えられる集積回路１０２と、ダイオードまたはフォトダイオードを用いた少なくとも１つの保護ダイオード１０３ａと、ダイオードまたはフォトダイオードを用いた少なくとも１つの保護ダイオード１０３ｂと、フォトダイオードを用いた少なくとも１つの保護ダイオード１０３ｃとを有する。
【００５７】
なお図８では、トランジスタ１０４及びトランジスタ１０５を有する、カレントミラーを利用した増幅回路を、集積回路１０２の一例として示している。
【００５８】
図８に示すフォトＩＣは、少なくとも２つの端子１及び端子２を有している。そして、端子１と端子２とを結ぶ電流または電圧の経路において、受光素子１０１と集積回路１０２のうち、集積回路１０２のみが端子１と端子２の間に設けられている経路において、保護ダイオード１０３ａは、受光素子１０１と並列になるように接続されている。具体的に保護ダイオード１０３ａは、端子１とトランジスタ１０５の間において、受光素子１０１と並列になるように接続されている。なお、保護ダイオード１０３ａは、端子２とトランジスタ１０５の間において、受光素子１０１と並列になるように接続されていても良い。また図８では、保護ダイオード１０３ａが１つだけ設けられている場合を例示しているが、保護ダイオード１０３ａは必ずしも単数である必要はなく、少なくとも１つ設けられていればよい。
【００５９】
そして、保護ダイオード１０３ａは、受光素子１０１とバイアス方向が逆になるように、すなわち、アノードとカソード間に生じる電圧の極性が逆になるように、アノードとカソードの向きを設定する。上記構成により、保護ダイオード１０３ａに光が照射されると、保護ダイオード１０３ａの順バイアス方向における抵抗値が低くなる。保護ダイオード１０３ａの順バイアス方向における抵抗値が低くなると、トランジスタ１０５のソースとドレイン間に流れる電流が、保護ダイオード１０３ａによって小さくなるのを防ぐことができ、結果的に端子１と端子２の間に生じる電流が小さくなるのを防ぐことができる。
【００６０】
また、端子１と端子２とを結ぶ経路において、保護ダイオード１０３ｂは、受光素子１０１及び集積回路１０２と並列になるように接続されている。図８では、保護ダイオード１０３ｂが１つだけ設けられている場合を例示しているが、保護ダイオード１０３ｂは必ずしも単数である必要はなく、少なくとも１つ設けられていればよい。
【００６１】
そして、保護ダイオード１０３ｂは、受光素子１０１とバイアス方向が同じになるように、すなわち、アノードとカソード間に生じる電圧の極性が同じになるように、アノードとカソードの向きを設定する。そして、受光素子１０１に光が照射されても、保護ダイオード１０３ｂに該光が入射するのを防ぐことができる遮光膜を、保護ダイオード１０３ｂに設ける。保護ダイオード１０３ｂに光が入射するのを防ぐことで、受光素子１０１に光が照射しても保護ダイオード１０３ｂの順バイアス方向における抵抗値は高いままなので、保護ダイオード１０３ｂを介して端子１と端子２の間に電流が流れるのを防ぐことができる。
【００６２】
また、端子１と端子２とを結ぶ経路において、保護ダイオード１０３ｃは、受光素子１０１と直列になるように接続されている。具体的に図８では、保護ダイオード１０３ｃが、トランジスタ１０５と端子２の間に接続されている。保護ダイオード１０３ｃは、トランジスタ１０４と端子２の間に接続されていても良い。また、保護ダイオード１０３ｃは、受光素子１０１とトランジスタ１０４の間に接続されていても良い。また、保護ダイオード１０３ｃは、受光素子１０１と端子１の間に接続されていても良い。また、保護ダイオード１０３ｃは、トランジスタ１０５と端子１の間に接続されていても良い。なお、図８では、保護ダイオード１０３ｃが１つだけ設けられている場合を例示しているが、保護ダイオード１０３ｃは必ずしも単数である必要はなく、少なくとも１つ設けられていればよい。
【００６３】
そして、保護ダイオード１０３ｃは、受光素子１０１とバイアス方向が逆になるように、すなわち、アノードとカソード間に生じる電圧の極性が逆になるように、アノードとカソードの向きを設定する。上記構成により、保護ダイオード１０３ｃに光が照射されると、保護ダイオード１０３ｃの順バイアス方向における抵抗値が低くなる。保護ダイオード１０３ｃの順バイアス方向における抵抗値が低くなると、トランジスタ１０４のソースとドレイン間に流れる電流が、保護ダイオード１０３ｃによって小さくなるのを防ぐことができ、結果的に端子１と端子２の間に生じる電流が小さくなるのを防ぐことができる。
【００６４】
本発明のフォトＩＣは、保護ダイオード１０３ａ、保護ダイオード１０３ｂ、保護ダイオード１０３ｃとして、受光素子１０１と同様に、縦型接合タイプのダイオード、好ましくはフォトダイオードを用いる。保護ダイオード１０３ａ、保護ダイオード１０３ｂ、保護ダイオード１０３ｃとして、縦型接合タイプのフォトダイオードを用いることによって、保護ダイオード１０３ａ、保護ダイオード１０３ｂ、保護ダイオード１０３ｃを追加しても、フォトＩＣの作製工程数が増えるのを防ぐことができる。また、縦型接合タイプのダイオードは、トランジスタを用いて形成されるダイオードに比べて広い接合面を確保することができる。よって、トランジスタよりも縦型接合タイプのダイオードの方が、サージ電流によって流れ込む電荷を接合面全体に分散させることで電界集中を防ぐことができるので、耐圧が高く、劣化或いは絶縁破壊されにくい。また、縦型接合タイプのダイオードは、各半導体膜の膜厚をトランジスタが有する半導体膜及びゲート絶縁膜よりも厚くすることができるので、サージ電流による劣化或いは絶縁破壊を防ぐことができる。
【００６５】
そして図８に示したフォトＩＣは、保護ダイオード１０３ａと、保護ダイオード１０３ｂと、保護ダイオード１０３ｃとを組み合わせることによって、保護ダイオード１０３ａと、保護ダイオード１０３ｂと、保護ダイオード１０３ｃとを単独で用いたフォトＩＣに比べて、また、保護ダイオード１０３ａと、保護ダイオード１０３ｂと、保護ダイオード１０３ｃとのいずれか２つを組み合わせたフォトＩＣに比べて、サージ電流により受光素子１０１、集積回路１０２、保護ダイオード１０３ａ、保護ダイオード１０３ｂ及び保護ダイオード１０３ｃが破壊されるのを防ぐことができる。
【００６６】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００６７】
（実施の形態５）
本実施の形態では、集積回路として増幅回路を用いた本発明のフォトＩＣの、具体的な構成について説明する。
【００６８】
図９に、本実施の形態のフォトＩＣの回路図を示す。また、図９に示したフォトＩＣの上面図の一例を、図１０に示す。
【００６９】
端子１と端子２とを結ぶ経路において、保護ダイオード１０６〜１１０は、受光素子１０１及び集積回路１０２と並列に接続されている。なお、図９及び図１０では５つの保護ダイオード１０６〜１１０を設けている場合を例示しているが、保護ダイオードの数はこれに限定されず、複数設けられていればよい。また、図９及び図１０では、トランジスタ１０４及びトランジスタ１０５を有する、カレントミラーを利用した増幅回路を、集積回路１０２の一例として示している。
【００７０】
また、図９及び図１０に示す保護ダイオード１０６〜１１０は、受光素子１０１とバイアス方向が逆になるように、すなわち、アノードとカソード間に生じる電圧の極性が逆になるように、アノードとカソードの向きを設定する。また、保護ダイオード１０６〜１１０は、端子１と端子２の間において全て直列になるように接続されている。そして、受光素子１０１に光が照射されても、保護ダイオード１０６〜１１０に該光が入射するのを防ぐことができる遮光膜を、保護ダイオード１０６〜１１０に設ける。
【００７１】
上記構成により、通常動作時において、保護ダイオード１０６〜１１０のそれぞれに印加される電圧が小さくなるので、保護ダイオード１０６〜１１０を介して端子１と端子２の間に電流が流れるのを防ぐことができる。
【００７２】
そして、図１０に示すように、本発明のフォトＩＣは、半導体膜が積層された縦型接合タイプのダイオード、好ましくはフォトダイオードを、受光素子１０１、保護ダイオード１０６〜１１０として用いている。
【００７３】
具体的に、受光素子１０１のアノードは、導電膜２０１に接続されている。導電膜２０１は、導電膜２０２に接続されており、導電膜２０２は、その一部がトランジスタ１０４のゲート及びトランジスタ１０５のゲートとして機能している。また、導電膜２０２は導電膜２０３に接続されており、導電膜２０３はトランジスタ１０４のソースまたはドレインの一方に接続されている。導電膜２０４は、トランジスタ１０４のソースまたはドレインの他方と、トランジスタ１０５のソースまたはドレインの一方と接続されている。
【００７４】
また、導電膜２０４は、導電膜２０５に接続されており、導電膜２０５は領域２０６において端子２に接続される。そして、導電膜２０５は、保護ダイオード１１０のカソードに接続され、保護ダイオード１１０のアノードは導電膜２０７に接続されている。導電膜２０７は導電膜２０８に接続されており、導電膜２０８は、保護ダイオード１０９のカソードに接続されている。保護ダイオード１０９のアノードは導電膜２０９に接続されており、導電膜２０９は導電膜２１０に接続されている。導電膜２１０は、保護ダイオード１０８のカソードに接続されており、保護ダイオード１０８のアノードは導電膜２１１に接続されている。導電膜２１１は導電膜２１２に接続されており、導電膜２１２は保護ダイオード１０７のカソードに接続されている。保護ダイオード１０７のアノードは、導電膜２１３に接続されており、導電膜２１３は導電膜２１４に接続されている。導電膜２１４は保護ダイオード１０６のカソードに接続されており、保護ダイオード１０６のアノードは、導電膜２１５に接続されている。
【００７５】
本実施の形態では、導電膜２０７が、保護ダイオード１１０のアノードにも接続され、アノードと重なるように形成されており、光が保護ダイオード１１０のアノードに入射しないようにするための遮光膜として機能している。また、同様に導電膜２０９が、保護ダイオード１０９の遮光膜として機能している。また、同様に導電膜２１１が、保護ダイオード１０８の遮光膜として機能している。また、同様に導電膜２１３が、保護ダイオード１０７の遮光膜として機能している。また、同様に導電膜２１５が、保護ダイオード１０６の遮光膜として機能している。
【００７６】
なお、本実施の形態では、保護ダイオード１０６〜１１０を、アノード側から遮光しているが、本発明はこの構成に限定されない。保護ダイオードが、アノード側とカソード側の少なくとも一方から入射する光を遮光するための遮光膜を、有していても良い。また、本実施の形態では、素子または端子どうしを電気的に接続させるための導電膜を遮光膜として用いているが、本発明はこの構成に限定されない。素子または端子どうしを電気的に接続させるための導電膜とは異なる遮光膜を、個別に形成しても良い。
【００７７】
導電膜２１５は、トランジスタ１０５のソースまたはドレインの他方と接続されている。また、導電膜２１５は導電膜２１６に接続されており、導電膜２１６は領域２１７において端子１に接続される。そして、導電膜２１６は、受光素子１０１のカソードと接続されている。
【００７８】
なお、導電膜２０１、導電膜２０３、導電膜２０４、導電膜２０７、導電膜２０９、導電膜２１１、導電膜２１３、導電膜２１５は、１つの絶縁膜上に形成された導電膜を所望の形状に加工（パターニング）することで、形成することができる。また、導電膜２０５、導電膜２０８、導電膜２１０、導電膜２１２、導電膜２１４、導電膜２１６は、１つの絶縁膜上に形成された導電膜を所望の形状に加工（パターニング）することで、形成することができる。
【００７９】
また、本発明では、保護ダイオード１０６〜１１０として、受光素子１０１と同様に、縦型接合タイプのフォトダイオードを用いることで、保護ダイオード１０６〜１１０を追加しても、フォトＩＣの作製工程数が増えるのを防ぐことができる。また、縦型接合タイプのダイオードは、トランジスタを用いて形成されるダイオードに比べて広い接合面を確保することができる。よって、トランジスタよりも縦型接合タイプのダイオードの方が、サージ電流によって流れ込む電荷を接合面全体に分散させることで電界集中を防ぐことができるので、耐圧が高く、劣化或いは絶縁破壊されにくい。また、縦型接合タイプのダイオードは、各半導体膜の膜厚を集積回路１０２に含まれるトランジスタが有する各半導体膜の膜厚やゲート絶縁膜よりも厚くすることができるので、サージ電流による劣化或いは絶縁破壊を防ぐことができる。
【００８０】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００８１】
（実施の形態６）
次に、本発明のフォトＩＣの作製方法について詳しく述べる。なお、本実施の形態では、薄膜トランジスタ（ＴＦＴ）と、縦型接合タイプのＰＩＮフォトダイオードとを半導体素子の一例として示すが、本発明のフォトＩＣに用いられる半導体素子はこれらに限定されない。例えばＴＦＴ及びＰＩＮフォトダイオードの他に、記憶素子、抵抗、ダイオード、容量、インダクタなどを用いることができる。また、本発明のフォトＩＣは、縦型接合タイプのＰＩＮフォトダイオードの代わりに、縦型接合タイプのＰＮフォトダイオードを用いていても良い。
【００８２】
まず図１１（Ａ）に示すように、透光性を有する基板４００上に、絶縁膜４０１、半導体膜４０２を順に形成する。絶縁膜４０１及び半導体膜４０２は、大気に触れることなく連続して形成することが可能である。
【００８３】
基板４００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板等を用いることができる。プラスチック等の合成樹脂を含む、可撓性を有する基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。本実施の形態では、基板４００として、厚さ０．５ｍｍの、無アルカリガラスであるアルミノ珪酸塩ガラス基板（旭硝子社製  商品名ＡＮ１００）を用いる。
【００８４】
絶縁膜４０１は基板４００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜４０２中に拡散し、トランジスタなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜４０２への拡散を抑えることができるバリア性の高い絶縁材料を用いて、絶縁膜４０１を形成するのが望ましい。なお、ガラス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から基板４００と半導体膜４０２との間に絶縁膜４０１を設けることは有効である。しかし、石英基板など不純物の拡散がさして問題とならない基板４００を用いる場合は、必ずしも設ける必要はない。
【００８５】
絶縁膜４０１は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム等の絶縁性を有する材料を用いて形成する。
【００８６】
なお、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多い膜であって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、珪素が２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれる膜をいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多い膜であって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、珪素が２５〜３５原子％、水素が１０〜２５原子％の範囲で含まれる膜をいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、珪素及び水素の含有比率が上記の範囲内に含まれるものとする。
【００８７】
絶縁膜４０１は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。本実施の形態では、膜厚５０ｎｍの窒化酸化珪素膜、膜厚１４０ｎｍの酸化窒化珪素膜を順に積層して絶縁膜４０１を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。
【００８８】
酸化珪素膜は、シランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の組み合わせの混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、シランとアンモニアの混合ガスを用い、プラズマＣＶＤによって形成することができる。また、酸化窒化珪素膜、窒化酸化珪素膜は、代表的には、シランと一酸化二窒素の混合ガスを用い、プラズマＣＶＤによって形成することができる。
【００８９】
半導体膜４０２は、絶縁膜４０１を形成した後、大気に曝さずに形成することが望ましい。半導体膜４０２の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお、半導体膜４０２は、非晶質半導体、多結晶半導体、微結晶（セミアモルファス若しくはマイクロクリスタル）半導体などを用いることができる。半導体膜４０２は、スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により形成することができる。
【００９０】
または、半導体膜４０２として、単結晶半導体を用いた透光性のＳＯＩ構造を有する基板などを用いてトランジスタを形成してもよい。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【００９１】
また、半導体膜４０２に用いられる半導体の材料として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）なども用いることができ、ＺｎＯを半導体膜に用いる場合、ゲート絶縁膜としてＹ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、それらの積層などを用いると良く、ゲート電極、半導体膜４０２に接する導電膜として、ＩＴＯ、Ａｕ、Ｔｉなどを用いるとよい。
【００９２】
非晶質半導体膜は、例えば半導体として珪素を用いる場合、珪素を含む気体をグロー放電分解することにより形成することができる。珪素を含む気体としては、ＳｉＨ４、Ｓｉ２Ｈ６が挙げられる。この珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても良い。
【００９３】
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【００９４】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの珪素を含む化合物を水素で希釈して用いることで、微結晶半導体膜を形成することができる。また、珪素を含む化合物及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの珪化水素などの珪素を含む化合物に対して、水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。
【００９５】
多結晶半導体を用いた半導体膜４０２は、非晶質半導体膜または微結晶半導体膜を、レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する触媒元素を用いた熱結晶化法等を単独で、或いは複数組み合わせて実施することで、形成することができる。また、多結晶半導体を、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などを用いて、直接形成しても良い。また、プラズマ法を用いて、多結晶半導体を選択的に基板に形成してもよい。結晶化を助長する触媒元素を導入せずにレーザ結晶化を行う場合は、レーザ光の照射により非晶半導体膜が飛散する現象（アブレーション）が生じるのを防ぐために、非晶半導体膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱し、非晶半導体膜が含有する水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下とすると良い。
【００９６】
例えばレーザ結晶化を用いて多結晶半導体膜を形成する場合、レーザ結晶化の前に、レーザに対する半導体膜４０２の耐性を高めるために、５５０℃、４時間の加熱処理を該半導体膜４０２に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜４０２に照射する。このときのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。
【００９７】
連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどを用いることが出来る。
【００９８】
またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
【００９９】
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体膜４０２に照射してから半導体膜４０２が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を用いることで、半導体膜４０２がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜４０２中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜４０２が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜４０２の形成が可能となる。
【０１００】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。
【０１０１】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。
【０１０２】
結晶化を助長する触媒元素を用いた熱結晶化法を用いる場合、非晶質半導体膜への触媒元素の導入の仕方としては、当該触媒元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、触媒元素の濃度調整が容易である。また、このとき非晶質半導体膜の表面の濡れ性を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、非晶質半導体膜の表面に酸化膜を形成することが望ましい。
【０１０３】
そして、非晶質半導体膜へ触媒元素を導入した後、加熱処理（５５０℃〜７５０℃で３分〜２４時間）を行うことにより、多結晶半導体膜を形成することができる。結晶化を助長（促進）する触媒元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。
【０１０４】
上記結晶化を行った後、多結晶半導体膜から結晶化を助長する触媒元素を除去し、当該触媒元素の濃度を低減させるため、不純物元素を含む半導体膜を多結晶半導体に接するように形成する。上記不純物元素を含む半導体膜は、ゲッタリングシンクとして機能する。不純物元素として、Ｎ型を付与する不純物元素、Ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。そして、希ガス元素を含む半導体膜を、結晶化を助長する触媒元素を含む多結晶半導体膜に接するように形成し、加熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。上記加熱処理により、多結晶半導体膜中に含まれる結晶化を助長する触媒元素は、希ガス元素を含む半導体膜中に移動し、多結晶半導体膜中の結晶化を助長する触媒元素の濃度は低減する。その後、ゲッタリングシンクとなった希ガス元素を含む半導体膜を除去する。
【０１０５】
本実施の形態では、触媒元素を用いた結晶化方法と、レーザ結晶化法とを組み合わせて、多結晶珪素を用いた半導体膜４０２を形成する。以下、本実施の形態における具体的な半導体膜４０２の作製方法について説明する。
【０１０６】
本実施の形態では、まず、膜厚５０ｎｍの非晶質珪素膜を絶縁膜４０１上に形成した後、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液を、非晶質珪素膜にスピナーで塗布する。なお、溶液を用いて触媒元素を添加する方法に代えて、スパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次に、加熱処理（５００℃、１時間）の後、結晶化のための加熱処理（５５０℃、４時間）を行って、非晶質珪素膜を結晶化させることで、多結晶珪素を有する半導体膜４０２を形成する。
【０１０７】
次に、多結晶珪素を有する半導体膜４０２の表面に形成された酸化膜を、希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。
【０１０８】
レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施の形態では、繰り返し周波数３０Ｈｚ、パワー密度４７０ｍＪ／ｃｍ２でレーザ光の照射を大気中で行なう。
【０１０９】
なお、上記レーザ光の照射は、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施の形態ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径の結晶を得るためには、連続発振が可能な固体レーザを用い基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。
【０１１０】
連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【０１１１】
次に、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で、レーザ結晶化後の多結晶半導体膜の表面を１２０秒間処理して、合計１〜５ｎｍの酸化膜からなるバリア層を多結晶半導体膜の表面に形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を多結晶半導体膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成した。しかし、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。
【０１１２】
次に、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ２とし、成膜温度を３５０℃とする。
【０１１３】
その後、６５０℃に加熱された炉に入れて３分の加熱処理を行い、触媒元素を除去（ゲッタリング）する。これにより結晶構造を有する半導体膜４０２中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。
【０１１４】
次に、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【０１１５】
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための加熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。
【０１１６】
上述したように半導体膜４０２を形成した後、半導体膜４０２に対して、Ｐ型を付与する不純物元素又はＮ型を付与する不純物元素を低濃度に添加するチャネルドープを行う。チャネルドープは半導体膜４０２全体に対して行っても良いし、半導体膜４０２の一部に対して選択的に行っても良い。Ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。Ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を用い、当該ボロンが１×１０１６〜５×１０１７ａｔｏｍｓ／ｃｍ３の濃度で含まれるよう添加する。
【０１１７】
次に、半導体膜４０２をエッチングにより所望の形状に加工（パターニング）することで、図１１（Ｂ）に示すように、島状に分離された半導体膜４０３、半導体膜４０４を形成する。なお、上述したチャネルドープは、半導体膜４０２に対して行うのではなく、パターニング後の半導体膜４０３、半導体膜４０４に対して行うようにしても良い。
【０１１８】
次に、図１１（Ｃ）に示すように、半導体膜４０３、半導体膜４０４を用いて、トランジスタ４０５、トランジスタ４０６を形成する。具体的には、半導体膜４０３、半導体膜４０４を覆うようにゲート絶縁膜４０７を形成する。そして、ゲート絶縁膜４０７上に、所望の形状に加工（パターニング）された導電膜４０８及び導電膜４０９を形成する。導電膜４０８と、導電膜４０９とは、順にゲート絶縁膜４０７上に積層されている。半導体膜４０３と重なる導電膜４０８及び導電膜４０９が、トランジスタ４０５のゲート電極４１０として機能する。半導体膜４０４と重なる導電膜４０８及び導電膜４０９が、トランジスタ４０６のゲート電極４１１として機能する。
【０１１９】
そして、導電膜４０８、導電膜４０９、あるいはレジストを成膜しパターニングしたものをマスクとして用い、半導体膜４０３、半導体膜４０４にＮ型またはＰ型を付与する不純物を添加し、ソース領域、ドレイン領域、さらにはＬＤＤ領域として機能する不純物領域等を形成する。なお図１１（Ｃ）では、トランジスタ４０５及びトランジスタ４０６がＮ型の場合を例示しているが、トランジスタ４０５とトランジスタ４０６は、いずれか一方がＰ型であっても良いし、共にＰ型であっても良い。
【０１２０】
なおゲート絶縁膜４０７として、例えば酸化珪素膜、窒化珪素膜、酸化窒化珪素膜または窒化酸化珪素膜等を単層で、または積層させて用いることができる。積層する場合には、例えば、基板４００側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。またゲート絶縁膜４０７は、プラズマＣＶＤ法、減圧ＣＶＤ法、スパッタ法などを用いて形成することができる。例えば、酸化珪素を用いたゲート絶縁膜４０７をプラズマＣＶＤ法で形成する場合、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  Ｏｒｔｈｏｓｉｌｉｃａｔｅ）とＯ２を混合したガスを用い、反応圧力４０Ｐａ、基板温度３００〜４００℃、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ２として形成する。
【０１２１】
ゲート絶縁膜４０７は、高密度プラズマ処理を行うことにより半導体膜４０３、半導体膜４０４の表面を酸化または窒化することで形成しても良い。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜４０３、半導体膜４０４の表面を酸化または窒化することにより、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜４０３、半導体膜４０４に接するように形成される。この５〜１０ｎｍの絶縁膜をゲート絶縁膜４０７として用いても良い。
【０１２２】
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜と半導体膜の界面準位密度をきわめて低くすることができる。また高密度プラズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【０１２３】
また窒化アルミニウムをゲート絶縁膜４０７として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、トランジスタで発生した熱を効率的に発散させることができる。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミニウムを積層したものをゲート絶縁膜として用いても良い。
【０１２４】
本実施の形態では、亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を、１０〜３０Ｐａの圧力にて用い、マイクロ波（２．４５ＧＨｚ）電力を３〜５ｋＷとして、気相成長法により、酸化窒化珪素を有する膜厚３０ｎｍのゲート絶縁膜４０７を形成する。固相反応と気相成長法による反応を組み合わせることにより、界面準位密度が低く絶縁耐圧の優れたゲート絶縁膜４０７を形成することができる。
【０１２５】
また、ゲート絶縁膜４０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁膜４０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１２６】
また、本実施の形態では積層された２つの導電膜４０８、導電膜４０９を用いて、ゲート電極４１０、ゲート電極４１１を形成しているが、本発明はこの構成に限定されない。導電膜４０８、導電膜４０９の代わりに、単層の導電膜を用いてゲート電極４１０及びゲート電極４１１を形成しても良いし、積層した３つ以上の導電膜を用いてゲート電極４１０及びゲート電極４１１を形成しても良い。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１２７】
ゲート電極４１０、ゲート電極４１１を形成するための導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０１２８】
また、ゲート電極４１０、ゲート電極４１１を形成するための導電膜として、可視光に対して透光性を有する導電材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、ゲート電極４１０、ゲート電極４１１を形成するための導電膜として、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）をドープしたＺｎＯ、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いてもよい。
【０１２９】
本実施の形態では、１層目の導電膜４０８として窒化タンタルまたはタンタル（Ｔａ）を、２層目の導電膜４０９としてタングステン（Ｗ）を用いる。２つの導電膜の組み合わせとして、本実施の形態で示した例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合わせとして、例えば、Ｎ型を付与する不純物がドーピングされた珪素とニッケルシリサイド、Ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることが出来る。
【０１３０】
導電膜４０８、導電膜４０９の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。上述した２層の導電膜でゲート電極４１０、ゲート電極４１１を形成する場合、１層目の導電膜４０８を２０〜１００ｎｍの厚さで形成し、２層目の導電膜４０９を１００〜４００ｎｍの厚さで形成する。本実施の形態では、窒化タンタルまたはタンタル（Ｔａ）を有する１層目の導電膜４０８を３０ｎｍの膜厚とし、タングステン（Ｗ）を有する２層目の導電膜４０９を１７０ｎｍの膜厚とした。
【０１３１】
なお、ゲート電極４１０、ゲート電極４１１を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、酸化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の形状を有するゲート電極４１０、ゲート電極４１１を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的にゲート電極４１０、ゲート電極４１１を形成しても良い。なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１３２】
なお、ゲート電極４１０、ゲート電極４１１を形成する際に、用いる導電膜の材料によって、最適なエッチングの方法、エッチャントの種類を適宜選択すれば良い。以下、１層目の導電膜４０８として窒化タンタルを、２層目の導電膜４０９としてタングステンを用いる場合のエッチングの方法の一例について、具体的に説明する。
【０１３３】
まず、窒化タンタル膜を形成した後、窒化タンタル膜上にタングステン膜を形成する。そして、タングステン膜上にマスクを形成し、第１のエッチングを行う。第１のエッチングでは、まず第１のエッチング条件を用いた後に、第２のエッチング条件を用いる。第１のエッチング条件では、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ４とＣｌ２とＯ２とを用い、それぞれのガス流量比を２５：２５：１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。そして、基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件を用いることにより、タングステン膜を、その端部がテーパー形状になるようにエッチングすることができる。
【０１３４】
次に、第２のエッチング条件を用いてエッチングを行う。第２のエッチング条件は、エッチング用ガスにＣＦ４とＣｌ２とを用い、それぞれのガス流量比を３０：３０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ４とＣｌ２を混合した第２のエッチング条件ではタングステン膜及び窒化タンタル膜とも同程度にエッチングされる。
【０１３５】
上記第１のエッチングでは、マスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により窒化タンタル膜及びタングステン膜の端部が、角度１５〜４５°程度のテーパー形状となる。なお、ゲート絶縁膜４０７のうち、第１のエッチングにより露出した部分は、エッチングの条件にもよるが、その他の窒化タンタル膜及びタングステン膜で覆われている部分よりも、多少エッチングされて薄くなる。
【０１３６】
次いで、マスクを除去せずに第２のエッチングを行う。第２のエッチングでは、エッチングガスにＣＦ４とＣｌ２とＯ２とを用い、タングステン膜を選択的にエッチングする。この時、第２のエッチングにより、タングステン膜が優先的にエッチングされるが、窒化タンタル膜はほとんどエッチングされない。
【０１３７】
上述した第１のエッチング及び第２のエッチングにより、窒化タンタルを用いた導電膜４０８と、導電膜４０８よりも幅の狭い、タングステンを用いた導電膜４０９とを、形成することができる。
【０１３８】
次に、半導体膜４０３、半導体膜４０４への一導電型を付与する不純物の導入を行い、トランジスタ４０５、トランジスタ４０６の不純物領域を形成する。本実施の形態ではｎチャネル型トランジスタを形成するので、Ｎ型を付与する不純物、例えばリン（Ｐ）、砒素（Ａｓ）など半導体膜４０３、半導体膜４０４に導入する。ｐチャネル型トランジスタを形成する場合は、Ｐ型を付与する不純物、例えばボロン（Ｂ）を半導体膜４０３、半導体膜４０４に導入すればよい。
【０１３９】
上述した第１のエッチング及び第２のエッチングにより形成される導電膜４０８及び導電膜４０９をマスクとして用いることで、マスクを新たに形成せずとも、ソース領域、ドレイン領域、ＬＤＤ領域として機能する不純物領域を半導体膜４０３、半導体膜４０４内に作り分けることができる。
【０１４０】
上記一連の工程によって、トランジスタ４０５と、トランジスタ４０６とを形成することができる。なお、トランジスタの作製方法は、上述した工程に限定されない。
【０１４１】
なお、本実施の形態では、シングルゲート構造のトランジスタについて例示しているが、ダブルゲート構造などのマルチゲート構造でもよい。また、インクジェットや印刷法を用いて形成したトランジスタなどを用いることができる。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。また、マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することができる。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
【０１４２】
または、有機半導体を有するトランジスタ等を用いることができる。これらにより、可撓性を有する基板上にトランジスタを形成することができるため、衝撃に強いフォトＩＣを形成することができる。
【０１４３】
次に図１２（Ａ）に示すように、トランジスタ４０５、トランジスタ４０６を覆うように、絶縁膜４１２を形成する。絶縁膜４１２は必ずしも設ける必要はないが、絶縁膜４１２を形成することで、アルカリ金属やアルカリ土類金属などの不純物が、トランジスタ４０５、トランジスタ４０６へ侵入するのを防ぐことが出来る。具体的に絶縁膜４１２として、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実施の形態では、ＣＶＤ法により膜厚３０ｎｍ程度の酸化窒化珪素膜を形成し、絶縁膜４１２として用いる。
【０１４４】
絶縁膜４１２を形成した後、不純物領域の加熱処理による活性化を行っても良い。例えば、加熱処理は、４８０℃、１時間、窒素雰囲気中においてを行えばよい。加熱処理には、ファーネスアニール炉を用いる熱アニール法、レーザーアニール法またはラピッドサーマルアニール法（ＲＴＡ法）などを用いることが出来る。
【０１４５】
次に、絶縁膜４１２上に、絶縁膜４１３と絶縁膜４１４とを、順に積層するように形成する。絶縁膜４１３と絶縁膜４１４は、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、水素の他、フッ素、フルオロ基、有機基（例えばアルキル基、芳香族炭化水素）のうち、少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜４１３と絶縁膜４１４とを形成しても良い。
【０１４６】
絶縁膜４１３と絶縁膜４１４の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０１４７】
本実施の形態では、絶縁膜４１３として、ＣＶＤ法で形成した膜厚１００ｎｍの、水素を含む窒化酸化珪素膜を用い、絶縁膜４１４としてＣＶＤ法で形成した、膜厚９００ｎｍの酸化窒化珪素膜を用いる。
【０１４８】
なお、本実施の形態では、絶縁膜４１２、絶縁膜４１３及び絶縁膜４１４が層間絶縁膜として機能しているが、単層の絶縁膜を層間絶縁膜として用いても良いし、積層させた２層の絶縁膜、或いは積層させた４層以上の絶縁膜を、層間絶縁膜として用いても良い。
【０１４９】
次に、加熱処理を３００〜５５０℃で、１〜１２時間行うと良い。本実施の形態では、窒素雰囲気中において、４１０℃、１時間の加熱処理を行う。上記加熱処理を行うことで、絶縁膜４１３に含まれる水素により、半導体膜４０３、半導体膜４０４のダングリングボンドを終端させることができる。上記加熱処理には、ファーネスアニール炉を用いる熱アニール法、レーザーアニール法またはラピッドサーマルアニール法（ＲＴＡ法）などを用いることが出来る。加熱処理により、水素化のみならず、半導体膜４０３、半導体膜４０４に添加された不純物元素の活性化も行うことが出来る。また、ダングリングボンドを終端させる水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１５０】
なお、絶縁膜４１４としてシロキサンを用いた絶縁膜を用いる場合は、絶縁膜４１３を形成した後、半導体膜４０３、半導体膜４０４を水素化するための加熱処理を行ってから、次に絶縁膜４１４を形成しても良い。
【０１５１】
次に、半導体膜４０３、半導体膜４０４がそれぞれ一部露出するように、ゲート絶縁膜４０７、絶縁膜４１２、絶縁膜４１３、絶縁膜４１４にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体膜４０３に接する導電膜４１５及び導電膜４１６と、該コンタクトホールを介して半導体膜４０４に接する導電膜４１７及び導電膜４１８と、導電膜４１９〜導電膜４２１とを形成する。なお、導電膜４１６は、半導体膜４０３のみならず、ゲート電極４１０にも接している。
【０１５２】
導電膜４１５〜４２１は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜４１５〜導電膜４２１として、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記元素を主成分とする合金を用いても良いし、上記元素を含む化合物を用いても良い。導電膜４１５〜導電膜４２１は、上記元素を有する単数の膜を、または上記元素を有する積層された複数の膜を、用いることが出来る。
【０１５３】
特にチタン、モリブデン、チタンまたはモリブデンを主成分とする合金、チタンまたはモリブデンを含む化合物は、耐熱性が高く、後に形成されるフォトダイオードの半導体膜と接する部分が電蝕されにくく、半導体膜内への導電膜材料の拡散が抑えられるので、導電膜４１８、導電膜４１９、導電膜４２０として用いるのに適している。本実施の形態では、膜厚４００ｎｍのチタン膜を絶縁膜４１４上に形成し、該チタン膜を所望の形状に加工することで、導電膜４１５〜導電膜４２１を形成する。
【０１５４】
次に、図１２（Ｂ）に示すように、絶縁膜４１４上に、Ｐ型の導電性を有する半導体膜４２２と、Ｉ型の導電性を有する半導体膜４２３と、Ｎ型の導電性を有する半導体膜４２４とを、順に積層するように形成し、これらの積層された半導体膜を所望の形状に加工することで、フォトダイオード４２５〜４２７を形成する。
【０１５５】
フォトダイオード４２５が有するＰ型の半導体膜４２２は、導電膜４１８に接している。また、フォトダイオード４２６が有するＰ型の半導体膜４２２は、導電膜４１９に接している。また、フォトダイオード４２７が有するＰ型の半導体膜４２２は、導電膜４２０に接している。
【０１５６】
Ｐ型の半導体膜４２２は、周期表第１３属の不純物元素、例えばホウ素（Ｂ）を含んだセミアモルファス（微結晶、マイクロクリスタルともいう）シリコン膜をプラズマＣＶＤ法にて成膜して形成すればよい。
【０１５７】
微結晶シリコン膜を形成する方法の一例は、シランガスと水素及び／又は希ガスを混合してグロー放電プラズマにより成膜する方法が挙げられる。シランは水素及び／又は希ガスで１０倍から２０００倍に希釈される。そのため多量の水素及び／又は希ガスが必要とされる。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃で行う。微結晶シリコンの成長を促進するためには、微結晶シリコン膜の成長表面を水素で不活性化し、１２０℃〜２２０℃で成膜を行うことが好ましい。成膜処理中、活性種であるＳｉＨラジカル、ＳｉＨ２ラジカル、ＳｉＨ３ラジカルは結晶核を基に結晶成長する。また、シラン等のガス中にＧｅＨ４、ＧｅＦ４などの水素化ゲルマニウム、フッ化ゲルマニウムを混合する、あるいはシリコンに炭素又はゲルマニウムを加え、エネルギーバンド幅を調節しても良い。シリコンに炭素を加えた場合は、エネルギーバンド幅が広がり、またシリコンにゲルマニウムを加えた場合は、エネルギーバンド幅が狭まる。
【０１５８】
Ｉ型の半導体膜４２３は、例えばプラズマＣＶＤ法で微結晶シリコン膜を形成すればよい。なお、Ｉ型の半導体とは、該半導体に含まれるＰ型若しくはＮ型を付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、酸素及び窒素が１×１０２０ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である半導体を指す。このＩ型の半導体には、周期表第１３族若しくは第１５族の不純物元素を有するものも、その範疇に含む。すなわち、Ｉ型の半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いＮ型の電気伝導性を示すので、Ｉ型の半導体膜は、Ｐ型を付与する不純物元素を成膜と同時に、或いは成膜後に、意図的若しくは非意図的に添加されたものをその範疇に含む。
【０１５９】
またＮ型の半導体膜４２４は、周期表第１５属の不純物元素、例えばリン（Ｐ）を含む微結晶シリコン膜を形成してもよいし、微結晶シリコン膜を形成後、周期表第１５属の不純物元素を導入してもよい。
【０１６０】
また、Ｐ型の半導体膜４２２、Ｉ型の半導体膜４２３、Ｎ型の半導体膜４２４として、微結晶半導体だけではなく、アモルファス半導体を用いてもよい。また、Ｐ型の半導体膜４２２、Ｉ型の半導体膜４２３、Ｎ型の半導体膜４２４として、前記の触媒やレーザ結晶化処理により形成される多結晶半導体を用いても良い。さらには、Ｐ型の半導体膜４２２、Ｉ型の半導体膜４２３、Ｎ型の半導体膜４２４として、スマートカット法により形成される単結晶半導体を用いていても良い。微結晶半導体、または単結晶半導体を用いて形成されるフォトダイオードは、基板面内における特性のばらつきを低減することができる。
【０１６１】
本実施の形態では、Ｐ型の半導体膜４２２の膜厚が６０ｎｍ、Ｉ型の半導体膜４２３の膜厚が４００ｎｍ、Ｎ型の半導体膜４２４の膜厚が８０ｎｍとなるように、フォトダイオード４２５〜４２７を形成する。
【０１６２】
次に、図１２（Ｃ）に示すように、導電膜４１５〜導電膜４２１及びフォトダイオード４２５〜４２７を覆うように、絶縁膜４１４上に絶縁膜４２８を形成する。絶縁膜４２８は、フォトダイオード４２５〜４２７、またはトランジスタ４０５、トランジスタ４０６への、水分または有機物等の不純物の混入を防ぐことができる、バリア性の高い絶縁性の材料で形成するのが望ましい。例えば、絶縁膜４２８は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）等の材料を用いれば良い。本実施の形態では、ＣＶＤ法により形成した膜厚１００ｎｍの窒化珪素膜を、絶縁膜４２８として用いる。
【０１６３】
次に、絶縁膜４２８上に絶縁膜４２９を形成する。絶縁膜４２９として、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。
【０１６４】
本実施の形態では、有機シランガスを用いて化学気相成長法により形成される、膜厚８００ｎｍの酸化珪素膜を、絶縁膜４２９として用いる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【０１６５】
次に、導電膜４１９〜４２１と、フォトダイオード４２５〜４２７が有するＮ型の半導体膜４２４とが、それぞれ一部露出するように、絶縁膜４２８及び絶縁膜４２９にコンタクトホールを形成する。そして、該コンタクトホールを介して、フォトダイオード４２５のＮ型の半導体膜４２４及び導電膜４１９に接する導電膜４３０と、フォトダイオード４２６のＮ型の半導体膜４２４及び導電膜４２０に接する導電膜４３１と、フォトダイオード４２７のＮ型の半導体膜４２４及び導電膜４２１に接する導電膜４３２とを、絶縁膜４２９上に形成する。
【０１６６】
導電膜４３０〜４３２は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に、導電膜４３０〜４３２として、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記元素を主成分とする合金を用いても良いし、上記元素を含む化合物を用いても良い。導電膜４３０〜４３２は、上記元素を有する単数の膜を、または上記元素を有する積層された複数の膜を、用いることが出来る。
【０１６７】
特にチタン、モリブデン、チタンまたはモリブデンを主成分とする合金、チタンまたはモリブデンを含む化合物は、耐熱性が高く、Ｎ型の半導体膜４２４と接する部分が電蝕されにくく、Ｎ型の半導体膜４２４、Ｉ型の半導体膜４２３、Ｐ型の半導体膜４２２内への導電膜材料の拡散が抑えられるので、導電膜４３０〜４３２として用いるのに適している。本実施の形態では、スパッタ法を用いて膜厚２００ｎｍのチタン膜を絶縁膜４２９上に形成し、該チタン膜を所望の形状に加工することで、導電膜４３０〜４３２を形成する。
【０１６８】
次に、図１３（Ａ）に示すように、導電膜４３０〜４３２を覆うように、絶縁膜４２９上に絶縁膜４３３を形成する。絶縁膜４３３は、フォトダイオード４２５〜４２７、またはトランジスタ４０５、トランジスタ４０６への、水分または有機物等の不純物の混入を防ぐことができる、バリア性の高い絶縁性の材料で形成するのが望ましい。例えば、絶縁膜４３３は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）等の材料を用いれば良い。本実施の形態では、ＣＶＤ法により形成した膜厚１００ｎｍの窒化珪素膜を、絶縁膜４３３として用いる。
【０１６９】
なお、フォトダイオード４２５〜４２７を形成した後、絶縁膜４２８を形成する前に、フォトＩＣの外周部分において、絶縁膜４１３及び絶縁膜４１４をエッチングにより部分的に除去しておいても良い。この場合、絶縁膜４１３及び絶縁膜４１４の端部と、絶縁膜４１２のうちフォトＩＣの外周部分において露出する部分とが、後に形成される絶縁膜４２８によって、覆われる。さらに、導電膜４３０〜４３２を形成した後、絶縁膜４３３を形成する前に、絶縁膜４１３及び絶縁膜４１４が除去されたフォトＩＣの外周部分において、絶縁膜４２９、絶縁膜４２８、絶縁膜４１２及びゲート絶縁膜４０７をエッチングにより部分的に除去しておいても良い。この場合、絶縁膜４２９、絶縁膜４２８、絶縁膜４１２及びゲート絶縁膜４０７の端部と、絶縁膜４０１のうちフォトＩＣの外周部分において露出する部分とが、後に形成される絶縁膜４３３によって、覆われる。上記構成により、フォトダイオード４２５〜４２７、トランジスタ４０５、トランジスタ４０６が、バリア性の高い絶縁膜４２８及び絶縁膜４３３によって囲むことができる。従って、フォトダイオード４２５〜４２７、またはトランジスタ４０５、トランジスタ４０６への、水分または有機物等の不純物の混入を、より防ぐことができる。
【０１７０】
次に、絶縁膜４３３上に、膜厚が１μｍ乃至３０μｍ程度の封止膜４３４を形成する。封止膜４３４を形成することで、外部ストレスからフォトダイオード４２５〜４２７、トランジスタ４０５、トランジスタ４０６などの半導体素子を保護することができる。本実施の形態では、感光性のエポキシ−フェノール系樹脂であるオームコート１０１２Ｂ（ナミックス株式会社製）を用い、２５μｍの厚さで封止膜４３４を形成する。
【０１７１】
次に、図１３（Ｂ）に示すように、封止膜４３４を部分的に除去した後、導電膜４３０及び導電膜４３２が部分的に露出するように、絶縁膜４３３にコンタクトホールを形成する。そして、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを用い、コンタクトホールを介して導電膜４３０に接続された導電膜４３５と、コンタクトホールを介して導電膜４３２に接続された導電膜４３６とを、封止膜４３４上に形成する。導電膜４３５と導電膜４３６とは、スクリーン印刷法などの印刷法を用い、１μｍ〜数十μｍの膜厚、好ましくは１０〜２０μｍの膜厚となるように形成する。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電膜４３５及び導電膜４３６を形成する際、導電性のペーストを印刷した後に、該ペーストを焼成することが好ましい。本実施の形態では、ニッケルを導電体粒子として用いたペーストで、膜厚１５μｍ程度になるように、導電膜４３５と導電膜４３６とを形成する。
【０１７２】
なお、上記封止膜４３４に用いられる樹脂や、導電膜４３５及び導電膜４３６に用いられる導電性のペーストは、無機の絶縁膜に比べて比較的多く水分を含んでいる。上述したように、バリア性の高い絶縁膜４２８及び絶縁膜４３３によって、フォトダイオード４２５〜４２７、トランジスタ４０５、トランジスタ４０６を囲むことで、上記樹脂やペーストに含まれる水分または有機物等の不純物が、フォトダイオード４２５〜４２７、またはトランジスタ４０５、トランジスタ４０６に混入するのを防ぐことができるので、好ましい。
【０１７３】
なお、導電膜４３５と導電膜４３６とは、樹脂を用いているので平坦性は高いが、ハンダとの密着性に乏しい。よって、ハンダとの密着性が高い導電材料で形成された導電膜４４０を導電膜４３５上に、同じくハンダとの密着性が高い導電材料で形成された導電膜４４１を導電膜４３６上に、それぞれ形成する。本実施の形態では、スパッタ法で、膜厚１５０ｎｍのチタン膜４３７と、膜厚７５０ｎｍのニッケル膜４３８と、膜厚５０ｎｍの金膜４３９とを順に積層した導電膜４４０と、導電膜４４１とを、導電膜４３５と導電膜４３６との上に、それぞれ形成する。
【０１７４】
本実施の形態では、導電膜４３５及び導電膜４４０が端子１として機能し、導電膜４３６及び導電膜４４１が端子２として機能する。
【０１７５】
上記一連の工程によって、本発明のフォトＩＣを形成することができる。
【０１７６】
ここで、図１０に示した上面図において、受光素子１０１が図１２（Ｂ）におけるフォトダイオード４２５に該当し、保護ダイオード１０９、１１０が図１２（Ｂ）におけるフォトダイオード４２６、４２７に該当する。
【０１７７】
従って、図１２（Ｂ）（Ｃ）における導電膜４１８、４１９、４２０、４３０、４３１、４３２はそれぞれ、図１０における導電膜２０１、２０９、２０７、２１６、２０８、２０５に該当する。
【０１７８】
なお、図１２、図１３においては、保護ダイオードは２個のみ図示しており、図１０においては、保護ダイオードは５個直列接続の例を図示しているが、両図においては保護ダイオードの個数について何ら限定するものではない。
【０１７９】
なお、実際には、大面積を有する基板上に複数のフォトＩＣが形成されるので、上記一連の工程が終了した後に、各フォトＩＣを分離するように、ダイシング法またはレーザカット法などを用いて、基板を分断する。
【０１８０】
基板４００を分断する前に、半導体素子が形成されている面とは反対の面（裏面）側から、ガラス研磨機、ガラス研削機などで基板４００を研磨または研削し、薄くしておいても良い。基板４００を薄くしておくことで、基板４００を分断するのに用いる切削工具の消耗を低減することが可能となる。また、基板４００を薄くすることで、フォトＩＣの薄型化を実現することができる。なお、化学的機械研磨を行うことで、基板４００を薄くするようにしても良い。基板４００を薄くする工程は、例えば導電膜４３５及び導電膜４３６を形成した後、導電膜４４０及び導電膜４４１を形成する前に行うことができる。
【０１８１】
また、基板４００の裏面に、カラーフィルタとして機能する着色層を形成しても良い。着色層は、特定の波長領域の可視光を優先的に透過することができる層であればよく、例えば顔料を分散させた樹脂などを用いることができる。
【０１８２】
図１５（Ａ）に、分断後のフォトＩＣの外観を示す斜視図を、一例として示す。図１５（Ａ）に示すフォトＩＣは、分断後の基板１５０１上に、受光素子、保護ダイオード及び集積回路を含む素子層１５０２と、該素子層に電気的に接続された端子１  １５０３及び端子２  １５０４とが形成されている。基板１５０１が透光性を有しているので、矢印で示すように、基板１５０１の裏面側からの光を、素子層１５０２内の受光素子において受光することができる。
【０１８３】
なお、図１５（Ａ）では、フォトＩＣを１つずつに切り分けるよう、基板を分断した場合を例示しているが、フォトＩＣを複数ずつ切り分けるよう、基板を分断しても良い。図１５（Ｂ）に、３つずつに切り分けたフォトＩＣの外観を示す斜視図を、一例として示す。
図１５（Ｂ）に示すフォトＩＣは、分断後の基板１５０１上に、受光素子、保護ダイオード及び集積回路を含む素子層１５０２ａ、素子層１５０２ｂ、素子層１５０２ｃと、該素子層１５０２ａに電気的に接続された端子１  １５０３ａ及び端子２  １５０４ａと、該素子層１５０２ｂに電気的に接続された端子１  １５０３ｂ及び端子２  １５０４ｂと、該素子層１５０２ｃに電気的に接続された端子１  １５０３ｃ及び端子２  １５０４ｃとが形成されている。基板１５０１が透光性を有しているので、矢印で示すように、基板１５０１の裏面側からの光を、素子層１５０２ａ、素子層１５０２ｂ、素子層１５０２ｃ内の受光素子において受光することができる。
【０１８４】
また、上記方法を用いて作製される半導体素子を、プラスチックなどの可撓性を有する基板上に転写することで、フォトＩＣを形成しても良い。転写は、基板と半導体素子の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して半導体素子を剥離し、転写する方法、基板と半導体素子の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより該非晶質珪素膜を除去することで基板と半導体素子とを剥離し、転写する方法、半導体素子が形成された基板を機械的に削除または溶液やガスによるエッチングで除去することで半導体素子を基板から切り離し、転写する方法等、様々な方法を用いることができる。なお転写は、受光素子を作製する前に行なうことが望ましい。
【０１８５】
本発明のフォトＩＣは、所定の機能を実現させるために必要な回路の全てが、１つの基板に形成されていてもよいし、機能によって別々の基板上に設けられ、実装によって電気的に接続されていてもよい。本実施の形態のフォトＩＣは、薄膜トランジスタを用いているので、ガラス基板等の透光性を有する基板上に形成することができる。そのため、トランジスタ上にフォトダイオードを形成しても、透光性を有する基板の裏側から入射した光を、該フォトダイオードが受光することができる。
【０１８６】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１８７】
（実施の形態７）
本発明のフォトＩＣは、フォトダイオードが感知した光の強度を含む情報を、デジタル信号で出力するデジタル出力タイプであっても良いし、アナログ信号で出力するアナログ出力タイプであっても良い。本実施の形態では、デジタル出力タイプの、本発明のフォトＩＣの構成の一例について説明する。
【０１８８】
本実施の形態のフォトＩＣのブロック図を、図１４に一例として示す。図１４に示すフォトＩＣは、受光素子１４０１と、増幅回路１４０２と、ＡＤコンバータ（アナログデジタルコンバータ）１４０３と、レギュレータ１４０４と、オシレータ１４０５と、インターフェース１４０６と、保護ダイオード１４０７とを有する。
【０１８９】
受光素子１４０１に光が照射されると、該光の強度に見合った大きさの電流が、受光素子１４０１において生成される。増幅回路１４０２は、受光素子１４０１において生成された電流を増幅する。ＡＤコンバータ１４０３では、増幅回路１４０２において増幅された電流の値を、アナログからデジタルに変換し、該電流の値を情報として含むデジタル信号を生成する。
【０１９０】
インターフェース１４０６は、フォトＩＣの外部から与えられる基準となるクロック信号の、オシレータ１４０５への入力を制御する。また、インターフェース１４０６は、フォトＩＣの外部から与えられる電源電圧の、レギュレータ１４０４への入力を制御する。そして、例えば、ＣＰＵ等からフォトＩＣに光の強度を含む情報を要求する命令が出されると、インターフェース１４０６は、ＡＤコンバータ１４０３から出力されるデジタル信号に信号処理を施し、所定の規格を満たすデジタル信号に変換し、出力する。
【０１９１】
オシレータ１４０５は、インターフェース１４０６を介して入力された基準となるクロック信号を用いて、ＡＤコンバータ１４０３の動作を制御するためのクロック信号を生成する。また、レギュレータ１４０４は、インターフェース１４０６を介して入力された電源電圧を安定化させるか、またはその高さを調整した後、増幅回路１４０２、ＡＤコンバータ１４０３、オシレータ１４０５に供給する。
【０１９２】
本発明では、受光素子１４０１及び保護ダイオード１４０７として、縦型接合タイプのダイオード、好ましくはフォトダイオードが用いられている。縦型接合タイプのダイオードは、トランジスタを用いて形成されるダイオードに比べて広い接合面を確保することができる。よって、トランジスタよりも縦型接合タイプのダイオードの方が、サージ電流によって流れ込む電荷を接合面全体に分散させることで電界集中を防ぐことができるので、耐圧が高く、劣化或いは絶縁破壊されにくい。また、縦型接合タイプのダイオードは、各半導体膜の膜厚をトランジスタが有する半導体膜及びゲート絶縁膜よりも厚くすることができる。従って、保護ダイオード１４０７に縦型接合タイプのダイオードを用いることで、増幅回路１４０２、ＡＤコンバータ１４０３、レギュレータ１４０４、オシレータ１４０５及びインターフェース１４０６を含む集積回路と、受光素子１４０１とが、サージ電流によって劣化或いは絶縁破壊されるのを防ぐことができる。また、本発明では、受光素子１４０１も縦型接合タイプのフォトダイオードを用いることで、保護ダイオード１４０７を追加しても、フォトＩＣの作製工程数が増えるのを防ぐことができる。
【０１９３】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例１】
【０１９４】
本実施例では、半導体基板（ボンド基板）から支持基板（ベース基板）に転置した半導体膜を用いて半導体素子を形成する、本発明のフォトＩＣの作製方法について説明する。
【０１９５】
まず図１６（Ａ）に示すように、ボンド基板９００上に絶縁膜９０１を形成する。絶縁膜９０１は、酸化珪素、窒化酸化珪素、窒化珪素等の絶縁性を有する材料を用いて形成する。絶縁膜９０１は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。例えば本実施例では、ボンド基板９００に近い側から、窒素よりも酸素の含有量が高い酸化窒化珪素、酸素よりも窒素の含有量が高い窒化酸化珪素の順に積層された絶縁膜９０１を用いる。
【０１９６】
例えば酸化珪素を絶縁膜９０１として用いる場合、絶縁膜９０１はシランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場合、絶縁膜９０１の表面を酸素プラズマ処理で緻密化しても良い。また、窒化珪素を絶縁膜９０１として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。また、窒化酸化珪素を絶縁膜９０１として用いる場合、シランとアンモニアの混合ガス、またはシランと酸化窒素の混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。
【０１９７】
また絶縁膜９０１として、有機シランガスを用いて化学気相成長法により作製される酸化珪素を用いていても良い。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【０１９８】
次に図１６（Ａ）に示すように、ボンド基板９００に、矢印で示すように水素又は希ガス、或いは水素イオン又は希ガスイオンを注入し、ボンド基板９００の表面から一定の深さの領域に、微少ボイドを有する欠陥層９０２を形成する。欠陥層９０２が形成される位置は、上記注入の加速電圧によって決まる。そして欠陥層９０２の位置により、ボンド基板９００からベース基板９０４に転置する半導体膜９０８の厚さが決まるので、注入の加速電圧は半導体膜９０８の厚さを考慮して行う。当該半導体膜９０８の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至５０ｎｍの厚さとする。例えば水素をボンド基板９００に注入する場合、ドーズ量は３×１０１６乃至１×１０１７／ｃｍ２とするのが望ましい。
【０１９９】
なお、欠陥層９０２を形成する上記工程において、ボンド基板９００に高い濃度の水素又は希ガス、或いは水素イオン又は希ガスイオンを注入するので、ボンド基板９００の表面が粗くなってしまい、ベース基板９０４との間における貼り合わせで十分な強度が得られない場合がある。絶縁膜９０１を設けることで、水素又は希ガス、或いは水素と希ガスのイオンを注入する際にボンド基板９００の表面が保護され、ベース基板９０４とボンド基板９００の間における貼り合わせを良好に行うことが出来る。
【０２００】
次に図１６（Ｂ）に示すように、絶縁膜９０１上に絶縁膜９０３を形成する。絶縁膜９０３は、絶縁膜９０１と同様に、酸化珪素、窒化酸化珪素、窒化珪素等の絶縁性を有する材料を用いて形成する。絶縁膜９０３は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。また絶縁膜９０３として、有機シランガスを用いて化学気相成長法により作製される酸化珪素を用いていても良い。本実施例では、絶縁膜９０３として、有機シランガスを用いて化学気相成長法により作製される酸化珪素を用いる。
【０２０１】
なお絶縁膜９０１または絶縁膜９０３に窒化珪素、窒化酸化珪素などのバリア性の高い絶縁膜を用いることで、後に形成される半導体膜９０９にアルカリ金属やアルカリ土類金属などの不純物がベース基板９０４から入るのを防ぐことができる。
【０２０２】
なお本実施例では、欠陥層９０２を形成した後に絶縁膜９０３を形成しているが、絶縁膜９０３は必ずしも設ける必要はない。ただし絶縁膜９０３は欠陥層９０２を形成した後に形成されるので、欠陥層９０２を形成する前に形成される絶縁膜９０１よりも、その表面の平坦性は高い。よって、絶縁膜９０３を形成することで、後に行われる貼り合わせの強度をより高めることができる。
【０２０３】
次に、ボンド基板９００とベース基板９０４とを貼り合わせる前に、ボンド基板９００に水素化処理を行うようにしても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。
【０２０４】
そして図１６（Ｃ）に示すように、ボンド基板９００と、ベース基板９０４とを、絶縁膜９０３を間に挟むように重ねて、図１６（Ｄ）に示すように貼り合わせる。絶縁膜９０３とベース基板９０４とが貼り合わせられることで、ボンド基板９００とベース基板９０４とを貼り合わせることができる。
【０２０５】
貼り合わせはファン・デル・ワールス力を用いて行われているため、室温でも強固に貼り合わせを行うことができる。なお、上記の貼り合わせは低温で行うことが可能であるため、ベース基板９０４は様々なものを用いることが可能である。例えばベース基板９０４としては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板の他、石英基板、サファイア基板などの基板を用いることが出来る。さらにベース基板９０４として、シリコン、ガリウムヒ素、インジウムリンなどの半導体基板などを用いることができる。
【０２０６】
なお、ベース基板９０４の表面にも絶縁膜を形成しておき、該絶縁膜と絶縁膜９０３との間で貼り合わせを行うようにしても良い。この場合、ベース基板９０４として上述したものの他に、ステンレス基板を含む金属基板を用いても良い。また、プラスチック等の可撓性を有する合成樹脂からなる基板は、上記基板と比較して耐熱温度が一般的に低い傾向にあるが、作製工程における処理温度に耐え得るのであればベース基板９０４として用いることが可能である。プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【０２０７】
ボンド基板９００として、シリコン、ゲルマニウムなどの単結晶半導体基板または多結晶半導体基板を用いることができる。その他に、ガリウムヒ素、インジウムリンなどの化合物半導体で形成された単結晶半導体基板または多結晶半導体基板を、ボンド基板９００として用いることができる。またボンド基板９００として、結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体基板を用いていても良い。歪みを有するシリコンは、シリコンよりも格子定数の大きいシリコンゲルマニウムまたは窒化珪素上における成膜により、形成することができる。
【０２０８】
なおベース基板９０４とボンド基板９００とを貼り合わせた後に、加熱処理又は加圧処理を行っても良い。加熱処理又は加圧処理を行うことで貼り合わせの強度を向上させることができる。
【０２０９】
上記貼り合わせを行った後、熱処理を行うことにより、欠陥層９０２において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、図１７（Ａ）に示すように、欠陥層９０２においてボンド基板９００が劈開し、ボンド基板９００の一部であった半導体膜９０８が乖離する。熱処理の温度はベース基板９０４の耐熱温度以下で行うことが好ましく、例えば４００℃乃至６００℃の範囲内で熱処理を行えば良い。この剥離により、半導体膜９０８が、絶縁膜９０１及び絶縁膜９０３と共にベース基板９０４に転置される。その後、絶縁膜９０３とベース基板９０４の貼り合わせをさらに強固にするため、４００℃乃至６００℃の熱処理を行うのが好ましい。
【０２１０】
半導体膜９０８の結晶面方位はボンド基板９００の面方位によって制御することができる。形成する半導体素子に適した結晶面方位を有するボンド基板９００を、適宜選択して用いればよい。またトランジスタの移動度は半導体膜９０８の結晶面方位によって異なる。より移動度の高いトランジスタを得たい場合、チャネルの向きと結晶面方位とを考慮し、ボンド基板９００の貼り合わせの方向を定めるようにする。
【０２１１】
次に、転置された半導体膜９０８の表面を平坦化する。平坦化は必ずしも必須ではないが、平坦化を行うことで、後に形成されるトランジスタにおいて半導体膜９０８とゲート絶縁膜の界面の特性を向上させることが出来る。具体的に平坦化は、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により、行うことができる。半導体膜９０８の厚さは、上記平坦化により薄膜化される。
【０２１２】
なお本実施例では、欠陥層９０２の形成により半導体膜９０８をボンド基板９００から剥離するスマートカット法を用いる場合について示すが、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ  Ｔｒａｎｓｆｅｒ）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ  Ｃｈｅｍｉｃａｌ  Ｅｔｃｈｉｎｇ）法などの、他の貼り合わせ法を用いて半導体膜９０８をベース基板９０４に貼り合わせるようにしても良い。
【０２１３】
次に、図１７（Ｂ）に示すように、半導体膜９０８を所望の形状に加工（パターニング）することで、島状の半導体膜９０９を形成する。
【０２１４】
上記工程を経て形成された半導体膜９０９を用い、トランジスタ等の各種半導体素子を形成することが出来る。図１７（Ｃ）には、半導体膜９０９を用いて形成されたトランジスタ９１０を例示している。
【０２１５】
上述した作製方法を用いることで、本発明のフォトＩＣが有する半導体素子を作製することができる。
【０２１６】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例２】
【０２１７】
本発明のフォトＩＣは、作製工程数を大幅に増やすことなく、フォトＩＣから出力される電流が小さくなるのを抑え、フォトＩＣにおけるＥＳＤの発生を防ぐことができるため、安価で信頼性が高いという特徴を有している。よって、本発明のフォトＩＣを用いた電子機器は、フォトＩＣをその構成要素に追加することに伴って、電子機器の生産コストが上昇するのを抑えることができる。また、本発明のフォトＩＣを用いた電子機器は、フォトＩＣをその構成要素に追加することで、信頼性が低減するのを抑えることができる。本発明のフォトＩＣは、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明のフォトＩＣを用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、などが挙げられる。これら電子機器の具体例を図１８に示す。
【０２１８】
図１８（Ａ）は表示装置であり、筐体５００１、表示部５００２、センサ部５００３等を有する。本発明のフォトＩＣは、センサ部５００３に用いることができる。センサ部５００３は外光の強度を検知する。表示装置は、検知した外光の強度に合わせて、表示部５００２の輝度のコントロールを行うことができる。外光の強度に合わせて表示部５００２の輝度のコントロールすることで、表示装置の消費電力を抑えることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２１９】
図１８（Ｂ）は携帯電話であり、本体５１０１、表示部５１０２、音声入力部５１０３、音声出力部５１０４、操作キー５１０５、センサ部５１０６等を有する。センサ部５１０６は外光の強度を検知する。携帯電話は、検知した外光の強度に合わせて、表示部５１０２または操作キー５１０５の輝度のコントロールを行うことができる。外光の強度に合わせて表示部５１０２または操作キー５１０５の輝度のコントロールすることで、携帯電話の消費電力を抑えることができる。
【０２２０】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することが可能である。
【符号の説明】
【０２２１】
１０１    受光素子
１０２    集積回路
１０３    保護ダイオード
１０３ａ    保護ダイオード
１０３ｂ    保護ダイオード
１０３ｃ    保護ダイオード
１０４    トランジスタ
１０５    トランジスタ
１０６    保護ダイオード
１０７    保護ダイオード
１０８    保護ダイオード
１０９    保護ダイオード
１１０    保護ダイオード
２０１    導電膜
２０２    導電膜
２０３    導電膜
２０４    導電膜
２０５    導電膜
２０６    領域
２０７    導電膜
２０８    導電膜
２０９    導電膜
２１０    導電膜
２１１    導電膜
２１２    導電膜
２１３    導電膜
２１４    導電膜
２１５    導電膜
２１６    導電膜
２１７    領域
４００    基板
４０１    絶縁膜
４０２    半導体膜
４０３    半導体膜
４０４    半導体膜
４０５    トランジスタ
４０６    トランジスタ
４０７    ゲート絶縁膜
４０８    導電膜
４０９    導電膜
４１０    ゲート電極
４１１    ゲート電極
４１２    絶縁膜
４１３    絶縁膜
４１４    絶縁膜
４１５    導電膜
４１６    導電膜
４１７    導電膜
４１８    導電膜
４１９    導電膜
４２０    導電膜
４２１    導電膜
４２２    半導体膜
４２３    半導体膜
４２４    半導体膜
４２５    フォトダイオード
４２６    フォトダイオード
４２７    フォトダイオード
４２８    絶縁膜
４２９    絶縁膜
４３０    導電膜
４３１    導電膜
４３２    導電膜
４３３    絶縁膜
４３４    封止膜
４３５    導電膜
４３６    導電膜
４３７    チタン膜
４３８    ニッケル膜
４３９    金膜
４４０    導電膜
４４１    導電膜
９００    ボンド基板
９０１    絶縁膜
９０２    欠陥層
９０３    絶縁膜
９０４    ベース基板
９０８    半導体膜
９０９    半導体膜
９１０    トランジスタ
１４０１    受光素子
１４０２    増幅回路
１４０３    ＡＤコンバータ
１４０４    レギュレータ
１４０５    オシレータ
１４０６    インターフェース
１４０７    保護ダイオード
１５０１    基板
１５０２    素子層
１５０２ａ    素子層
１５０２ｂ    素子層
１５０２ｃ    素子層
５００１    筐体
５００２    表示部
５００３    センサ部
５１０１    本体
５１０２    表示部
５１０３    音声入力部
５１０４    音声出力部
５１０５    操作キー
５１０６    センサ部
【図１】
0005587558.tif 000002
【図２】
0005587558.tif 000003
【図３】
0005587558.tif 000004
【図４】
0005587558.tif 000005
【図５】
0005587558.tif 000006
【図６】
0005587558.tif 000007
【図７】
0005587558.tif 000008
【図８】
0005587558.tif 000009
【図９】
0005587558.tif 000010
【図１０】
0005587558.tif 000011
【図１１】
0005587558.tif 000012
【図１２】
0005587558.tif 000013
【図１３】
0005587558.tif 000014
【図１４】
0005587558.tif 000015
【図１５】
0005587558.tif 000016
【図１６】
0005587558.tif 000017
【図１７】
0005587558.tif 000018
【図１８】
0005587558.tif 000019