(57)【特許請求の範囲】
【請求項１】
被写体からの光を信号電荷に変換する光電変換素子と、前記光電変換素子に蓄積された信号電荷が転送される信号検出部と、前記光電変換素子に接続される電流経路の一端と前記信号検出部に接続される電流経路の他端とを有する第１のトランジスタと、前記信号検出部に接続される電流経路の一端と制御信号線に接続される電流経路の他端とを有する第２のトランジスタと、前記信号検出部に接続されるゲートと画素信号が出力される信号線に接続される電流経路の一端とを有する第３のトランジスタと、を含む画素と、
前記制御信号線に印加される制御信号を選択する制御信号選択回路と、
を具備し、
前記制御信号選択回路は、
前記画素信号が前記画素から読み出されるとき、前記制御信号線に印加される電位を、第１の電位レベルに設定し、
前記画素を非選択状態にするとき、前記制御信号線に印加される電位を、前記第１の電位レベルより小さい第２の電位レベルに設定し、
前記画素が非選択状態にされた後、前記制御信号線に印加される電位を、前記第１の電位レベルと前記第２の電位レベルとの間の第３の電位レベルに設定する、
ことを特徴とする固体撮像装置。
【請求項２】
前記第３の電位レベルは、電源電圧の大きさに設定される、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記制御信号選択回路は、
第１及び第２の入力端子と、第１の出力信号を出力する第１の出力端子と、第１の選択信号が印加される第１の制御端子とを有する第１の選択ユニットと、
第３及び第４の入力端子と、前記制御信号としての第２の出力信号を出力する第２の出力端子と、第２の選択信号が印加される第２の制御端子とを有する第２の選択ユニットと、を含み、
前記第１の出力端子は、前記第３の入力端子に接続され、前記第２の出力端子は、前記制御信号線に接続されている、
ことを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記第１の電位レベルが、前記第１の入力端子に印加され、
前記第３の電位レベルが、前記第２の入力端子に印加され、
前記第２の電位レベルが、前記第４の入力端子に印加され、
前記第１の選択ユニットは、前記第１の選択信号に基づいて、前記第１の電位レベル及び第３の電位レベルのいずれか一方を前記第１の出力信号として、選択し、
前記第２の選択ユニットは、前記第２の選択信号に基づいて、前記第３の電位レベル及び前記第１の出力信号のいずれか一方を、前記第２の出力信号として、選択する、
ことを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記第２の電位レベルが、前記第１の入力端子に印加され、
前記第３の電位レベルが、前記第２の入力端子に印加され、
前記第１の電位レベルが、前記第４の入力端子に印加され、
前記第１の選択ユニットは、前記第１の選択信号に基づいて、前記第２の電位レベル及び第３の電位レベルのいずれか一方を前記第１の出力信号として、選択し、
前記第２の選択ユニットは、前記第２の選択信号に基づいて、前記第１の電位レベル及び前記第１の出力信号のいずれか一方を、前記第２の出力信号として、選択する、
ことを特徴とする請求項３に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
一般的なカラム型ＡＤ変換回路を搭載したＣＭＯＳイメージセンサは、複数の画素セルが二次元状に配置された画素アレイと、画素信号をデジタル信号に変換するカラム型ＡＤ変換回路と、ロウ選択回路を含んでいる。画素は、被写体からの光信号を電気信号（電荷）に変換する光電変換素子（例えば、フォトダイオード）と、複数の電界効果トランジスタと、を含んでいる。
【０００３】
イメージセンサの動作において、ロウ選択回路は、信号の読み出しを行う画素をロウ単位で選択する。そして、選択された複数の画素からの画素信号が、選択されたロウ単位で一括に、信号線に出力される。出力された画素信号は、カラム型ＡＤ変換回路によってデジタル信号に変換される。
【０００４】
選択された画素内において、画素内の各トランジスタが駆動されることによって、光電変換素子に蓄積された電荷が信号検出部に転送され、信号検出部に転送された光電変換素子が蓄積した電荷量が、検知及び増幅される。
【０００５】
イメージセンサの画質の向上及び信頼性の向上のため、ロウ選択回路及びＡＤ変換回路の動作だけでなく、画素内のトランジスタの駆動方法及び制御方法が、検討されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−３４３５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
イメージセンサの画質の向上及び信頼性を図る技術を提案する。
【課題を解決するための手段】
【０００８】
本実施形態の固体撮像装置は、被写体からの光を信号電荷に変換する光電変換素子と、前記光電変換素子に蓄積された信号電荷が転送される信号検出部と、前記光電変換素子に接続される電流経路の一端と前記信号検出部に接続される電流経路の他端とを有する第１のトランジスタと、前記信号検出部に接続される電流経路の一端と制御信号線に接続される電流経路の他端とを有する第２のトランジスタと、前記信号検出部に接続されるゲートと画素信号が出力される信号線に接続される電流経路の一端とを有する第３のトランジスタと、を含む画素と、前記制御信号線に印加される制御信号を選択する制御信号選択回路と、を具備し、前記制御信号選択回路は、前記画素信号が前記画素から読み出されるとき、前記制御信号線に印加される電位を、第１の電位レベルに設定し、前記画素を非選択状態にするとき、前記制御信号線に印加される電位を、前記第１の電位レベルより小さい第２の電位レベルに設定し、前記画素が非選択状態にされた後、前記制御信号線に印加される電位を、前記第１の電位レベルと前記第２の電位レベルとの間の第３の電位レベルに設定する。
【図面の簡単な説明】
【０００９】
【図１】実施形態の固体撮像装置の全体構成を示すブロック図。
【図２】実施形態の固体撮像装置の画素の構成を示す等価回路図。
【図３】第１の実施形態の固体撮像装置の構成を示すブロック図。
【図４】第１の実施形態の固体撮像装置の動作を示すタイミングチャート。
【図５】第２の実施形態の固体撮像装置の構成を示すブロック図。
【図６】第２の実施形態の固体撮像装置の動作を示すタイミングチャート。
【発明を実施するための形態】
【００１０】
［実施形態］  
以下、図面を参照しながら、実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
【００１１】
（１）  第１の実施形態  
図１乃至図４を参照して、第１の実施形態の固体撮像装置について、説明する。
【００１２】
（ａ）回路構成  
図１乃至図３を用いて、第１の実施形態の固体撮像装置としてのイメージセンサの回路構成について、説明する。
【００１３】
図１は、本実施形態のイメージセンサの全体構成の一例を示している。尚、本実施形態のイメージセンサは、表面照射型イメージセンサでもよいし、裏面照射型イメージセンサでもよい。
【００１４】
本実施形態のイメージセンサは、画素アレイ１、ロウ選択回路２、負荷回路３、ＡＤ変換回路４、画像処理回路５及び制御部１０を含んでいる。
【００１５】
画素アレイ（画素部、画素領域ともよばれる）１は、複数の画素（ピクセル：Pixel）６を含んでいる。複数の画素６は、第１方向及び第２方向に沿って、例えば、ｍ×ｎ個の２次元（アレイ状）に配列されている。画素アレイ１は、例えば、有効画素領域と補正画素領域とを含む。
【００１６】
第１方向（ロウ方向）に沿って配列されている複数の画素６は、共通のロウ制御線ＲＬに接続されている。ロウ制御線ＲＬは、複数の制御信号線２１，２２，２３を含む制御線群である。第２方向（カラム方向）に沿って配列されている複数の画素６は、共通の垂直信号線（カラム制御線ともよぶ）ＶＳＬに接続されている。画素６からの出力信号（以下、画素信号又は画素電圧とよぶ）ＶＳＩＧは、垂直信号線ＶＳＬに出力される。
【００１７】
複数（例えば、ｍ本）のロウ制御線ＲＬは、ロウ選択回路２に接続されている。複数（例えば、ｎ本）の垂直信号線ＶＳＬは、負荷回路３及びＡＤ変換回路４に接続されている。
【００１８】
ロウ選択回路２は、制御部１０の制御に基づいて、ロウ制御線ＲＬを駆動し、共通のロウ制御線ＲＬに接続された読み出し対象の複数の画素（画素アレイのロウ）を選択する。また、ロウ選択回路２は、読み出し対象以外の複数の画素を、非選択状態にする。以下では、読み出し対象の画素を、選択画素とよび、読み出し対象以外の画素を、非選択画素とよぶ。
【００１９】
ロウ選択回路２は、制御部１０の制御に基づいて画素６を駆動させ、共通のロウ制御線ＲＬに接続された複数の画素６からの画素信号ＶＳＩＧを、各画素６が接続された垂直信号線ＶＳＬのそれぞれに実質的に同時に出力させる。同じロウ制御線ＲＬに接続された１行分の画素の画素信号ＶＳＩＧが、一括にＡＤ変換回路４に出力される。
【００２０】
ロウ選択回路２は、画素６を駆動させるための制御信号を、制御部１０の制御に基づいて、後述の画素６内の電界効果トランジスタに、所定の動作タイミングでそれぞれ供給する。
【００２１】
負荷回路３は、複数の電界効果トランジスタ３０を含む。負荷回路３内の電界効果トランジスタ３０のことを、負荷トランジスタ３０とよぶ。負荷トランジスタ３０は、例えば、ｎチャネル型の電界効果トランジスタである。負荷トランジスタ３０の電流経路の一端は、垂直信号線ＶＳＬの一端に接続される。負荷トランジスタ３０の電流経路の他端は、グランド端子に接続される。負荷トランジスタ３０のゲートには、バイアス電圧ＢＩＡＳが印加される。負荷トランジスタ３０は、電流源として機能する。
【００２２】
ＡＤ変換回路４は、垂直信号線ＶＳＬの他端に接続されている。  
ＡＤ変換回路４は、カラム型のＡＤ変換回路である。ＡＤ変換回路４は、複数のカラムＡＤＣ（Analog−Digital Converter）４０を有する。カラムＡＤＣ（変換ユニット）４０は垂直信号線ＶＳＬにそれぞれ対応するように設けられ、１つのカラムＡＤＣ４０が１本の垂直信号線ＶＳＬに接続されている。
【００２３】
例えば、ＡＤ変換回路４は、画素信号ＶＳＩＧをサンプリングするためのサンプルホールド回路（図示せず）を含んでいる。
【００２４】
ＡＤ変換回路４は、カラムＡＤＣ４０によって、アナログ信号の画素信号に信号処理を施して、アナログ信号の画素信号ＶＳＩＧをデジタル信号（デジタルデータ）Ｄｏｕｔに変換する。
【００２５】
カラム型ＡＤ変換回路４によって、ＡＤ変換された１行分の画素６に対応する各デジタルデータＤｏｕｔは、後段の画像処理回路５に出力される。
【００２６】
画像処理回路５は、制御部１０による制御と同期して、入力されたデジタルデータＤｏｕｔに対して補正処理や特長量の計算処理を行って、画素アレイ１の１フレーム分の画像データを形成し、その画像データを表示装置（例えば、ディスプレイ）に出力する。
【００２７】
図２は、画素６の内部構成を示す等価回路図である。
【００２８】
図２に示されるように、１本の垂直信号線ＶＳＬに、複数の画素６が接続されている。
【００２９】
本実施形態のイメージセンサは、例えば、ＣＭＯＳイメージセンサである。  
図２に示されるように、ＣＭＯＳイメージセンサの各画素６は、例えば、１つの光電変換素子６０と、信号検出部６４と、複数のトランジスタ６１，６２，６３と、を含んでいる。
【００３０】
信号検出部６４は、トランジスタ６１，６２の接続ノードによって形成される。信号検出部６４は、例えば、半導体基板内に形成された拡散層（不純物半導体層）である。拡散層からなる信号検出部６４は、フローティングディフュージョン（ＦＤ：Floating Diffusion）とよばれる。  
光電変換素子６０は、例えば、フォトダイオード６０である。フォトダイオード６０のアノードは、グランド端子に接続される。フォトダイオード６０のカソードは、トランジスタ６１の電流経路を経由して、フローティングディフュージョン６４に接続されている。フォトダイオード６０は、入射光（被写体からの光）の大きさに応じて発生した電荷（信号電荷、蓄積電荷）を蓄積する。
【００３１】
画素６は、例えば、リードトランジスタ６１、リセットトランジスタ６２及びアンプトランジスタ６３を含む。
【００３２】
リードトランジスタ６１は、例えば、ｎチャネル型ＭＯＳトランジスタである。リードトランジスタ６１の電流経路の一端は、フォトダイオード６０のカソードに接続されている。リードトランジスタ６１の電流経路の他端は、フローティングディフュージョン６４に接続されている。リードトランジスタ６１の電流経路の他端は、フローティングディフュージョン６４を経由して、リセットトランジスタ６２の電流経路の一端及びアンプトランジスタ６３のゲートに接続されている。
【００３３】
リードトランジスタ６１のゲートに、制御信号ＲＥＡＤが入力される。リードトランジスタ６１のオン／オフは、制御信号ＲＥＡＤによって制御される。
【００３４】
各画素６のフォトダイオード６０が生成した電荷に対応する信号が、画素６からの出力信号ＶＳＩＧとして垂直信号線ＶＳＬに出力される時において、リードトランジスタ６１が、制御信号ＲＥＡＤによって、オンされる。オン状態のリードトランジスタ６１の電流経路（チャネル）を経由して、フォトダイオード６０からの信号電荷が、フローティングディフュージョン６４に転送される。フローティングディフュージョン６４に転送された電荷量に応じた電圧値が、画素６内のトランジスタ６３によって検知及び増幅され、フォトダイオード６０が生成した電荷に対応する電圧（以下では、信号電圧ＶＰＤとよぶ）が、画素信号ＶＳＩＧとして、垂直信号線ＶＳＬに出力される。
【００３５】
リードトランジスタ６１がオフ状態である場合、フォトダイオード６０による電荷の蓄積状態が、維持される。
【００３６】
例えば、同じロウに属する複数の画素６のリードトランジスタ６１のゲートは、制御信号（読み出し信号ともよぶ）ＲＥＡＤが供給される制御信号線（読み出し信号線ともよぶ）２１に、共通に接続される。制御信号ＲＥＡＤは、ロウ選択回路２から各リードトランジスタ６１にそれぞれ供給される。
【００３７】
リセットトランジスタ６２は、例えば、ｎチャネル型ＭＯＳトランジスタである。リセットトランジスタ６２の電流経路の一端（ソース）は、フローティングディフュージョン６４に接続される。リセットトランジスタ６２の電流経路の他端（ドレイン）は、制御信号ＲＳＴＤＲＮが供給される制御信号線（又は制御端子）２３に接続されている。
【００３８】
リセットトランジスタ６２のゲートに、制御信号ＲＥＳＥＴが入力される。リセットトランジスタ６２のオン／オフは、制御信号ＲＥＳＥＴによって制御される。
【００３９】
リセットトランジスタ６２は、フローティングディフュージョン６４の電位の状態を、リセット状態にする。  
各画素６の画素信号ＶＳＩＧの出力時において、制御信号ＲＥＳＥＴによって、リセットトランジスタ６２がオンされる。オン状態の電界トランジスタ６２の電流経路を経由して、制御信号ＲＳＴＤＲＮに応じた電圧値（又は、電流値）が、フローティングディフュージョン６４に印加され、フローティングディフュージョン６４の電位レベルが、リセット状態にされる。
【００４０】
制御信号ＲＳＴＤＲＮが供給されたフローティングディフュージョン６４の電位が、画素６内のアンプトランジスタ６３によって検知及び増幅され、リセット状態のフローティングディフュージョン６４の電圧（以下では、リセット電圧ＶＲＳＴとよぶ）が、画素６からの出力信号ＶＳＩＧとして、垂直信号線ＶＳＬに出力される。トランジスタ６２がオフ状態である場合、フローティングディフュージョン６４が、制御信号ＲＳＴＤＲＮが印加される制御信号線２３から電気的に分離される。
【００４１】
例えば、同じロウに属する複数の画素６のリセットトランジスタ６２のゲートは、制御信号（リセット制御信号ともよぶ）ＲＥＳＥＴが供給される制御信号線（リセット制御線ともよぶ）２２に、共通に接続される。例えば、同じロウに属する複数の画素６のリセットトランジスタ６２の電流経路の一端（ドレイン）は、制御信号（リセットドレイン信号ともよぶ）ＲＳＴＤＲＮが供給される制御信号線（ドレイン信号線ともよぶ）２３に、共通に接続される。制御信号ＲＥＳＥＴ，ＲＳＴＤＲＮは、ロウ選択回路２から各リセットトランジスタ６２にそれぞれ供給される。
【００４２】
アンプトランジスタ６３は、例えば、ｎチャネル型ＭＯＳトランジスタである。アンプトランジスタ６３の電流経路の一端（ドレイン）は、電源端子（又は電源線）ＶＤＤに接続されている。アンプトランジスタ６３の電流経路の他端（ソース）は、垂直信号線ＶＳＬに接続されている。アンプトランジスタ６３のゲートは、フローティングディフュージョン６４に接続されている。
【００４３】
トランジスタ６３及び負荷回路３は、ソースフォロワを形成している。
【００４４】
フローティングディフュージョン６４の電位が、ソースフォロワとしてのトランジスタ６３のゲートに印加されることによって、トランジスタ６３は、フローティングディフュージョン６４の電位の大きさを、検知及び増幅する。フローティングディフュージョン６４の電位レベルから所定の電圧値をシフトした値が、信号電圧ＶＰＤ又はリセット電圧ＶＲＳＴを示す画素信号ＶＳＩＧとして、垂直信号線ＶＳＬに出力される。
【００４５】
アンプトランジスタ６３の電流経路の一端（ドレイン）は、リセットドレイン信号ＲＳＴＤＲＮが供給される信号線２３に接続されない。アンプトランジスタ６３のドレイン及びリセットトランジスタ６２のドレインは、互いに電気的に分離され、アンプトランジスタ６３のドレイン及びリセットトランジスタ６２のドレインは、異なる電位レベルで制御される。
【００４６】
尚、画素６内のトランジスタの構成は、図２に示される例に限定されず、他の回路構成であってもよい。例えば、２画素１セル構造のように、１つのフローティングディフュージョンに、２以上のフォトダイオード６０が共通に接続され、それらのフォトダイオード６０が、リセットトランジスタ６２及びアンプトランジスタ６３を共有する回路構成（単位セル）でもよい。また、各画素を選択するためのトランジスタ（アドレストランジスタ）が、さらに設けられてもよい。
【００４７】
例えば、各画素６が出力する信号電圧ＶＰＤ及びリセット電圧ＶＲＳＴは、ＡＤ変換回路４のデジタルカウンタ処理によって、アナログ信号からデジタル信号へ変換される。信号電圧ＶＰＤ及びリセット電圧ＶＲＳＴは、ＡＤ変換回路４のＣＤＳ処理（Correlated Double Sampling）によって、信号電圧ＶＰＤとリセット電圧ＶＲＳＴとの差分電圧に対応するデジタル値Ｄｏｕｔに、変換される。
【００４８】
本実施形態のイメージセンサは、制御信号選択回路７を含んでいる。
【００４９】
制御信号選択回路７は、画素６内の各トランジスタ６１，６３を駆動させるための制御信号（電位）を、ロウ選択回路２を経由して、各画素６に出力する。制御信号選択回路７は、リセットトランジスタ６２のリセットドレイン信号ＲＳＴＤＲＮを出力する。
【００５０】
制御信号選択回路（リセットドレイン信号選択回路又は電位選択回路ともよばれる）７は、共通のロウ制御線ＲＬに接続された複数の画素６の動作に応じて、複数の電位レベルを有するリセットドレイン信号ＲＳＴＤＲＮを、所定の動作タイミングで、ロウ選択回路２を経由して各画素６に、出力する。制御信号選択回路７は、リードトランジスタ６１の読み出し信号ＲＥＡＤ及びリセットトランジスタ６２のリセット制御信号ＲＥＳＥＴを出力してもよい。
【００５１】
電位生成回路８は、画素６の動作に対応した所定の大きさの電位を、生成する。例えば、電位生成回路８は、電源電圧ＶＤＤを昇圧（ブーストアップ）するためのチャージポンプ（昇圧回路）８０を含んでいる。例えば、電位生成回路８は、電源電圧を降圧する降圧回路や定電圧源（又は定電流源）を含んでいる。電位生成回路８は、画素６の動作に応じて大きさの異なる電位（電圧）を、制御信号選択回路７に転送する。
【００５２】
制御信号選択回路７は、電位生成回路８が生成する大きさの異なる複数の電位レベルのうち、画素６の動作の対応した電位レベルを選択し、その選択した電位レベルを、リセットドレイン信号ＲＳＴＤＲＮとして、画素６内のリセットトランジスタ６２に出力する。
【００５３】
図３を用いて、本実施形態のイメージセンサが含む制御信号選択回路７の内部構成について、説明する。
【００５４】
図３は、本実施形態のイメージセンサの制御信号選択回路７の内部構成を示している。  
本実施形態のイメージセンサにおいて、制御信号選択回路７は、画素アレイ１内の共通のロウに属する各画素６の動作に応じて、大きさの異なる３値の電位（電位レベル）の中から１つの電位を選択する。そして、制御信号選択回路７は、選択した電位をリセットドレイン信号ＲＳＴＤＲＮとして、画素６に出力する。
【００５５】
制御信号選択回路７には、高電位のＨレベル電位（High）と、低電位のＬレベル電位（Low）と、Ｈレベル電位とＬレベル電位の間の電位のＭレベル電位（Mid）とが、入力される。
【００５６】
図３に示されるように、制御信号選択回路７は、例えば、２個の選択ユニット７０Ａ，７１Ａを用いて、形成される。例えば、選択ユニット７０Ａ，７１Ａには、レベルシフタが用いられている。
【００５７】
各選択ユニット７０Ａ，７１Ａは、２つの入力端子Ａ０，Ｂ０，Ａ１，Ｂ１をそれぞれ有し、各選択ユニット７０Ａ，７１Ａに２値（２つの電位レベル）が入力される。
【００５８】
各選択ユニット７０Ａ，７１Ａは、１つの制御端子ＳＸｉ，ＳＸと１つの出力端子Ｘｉ，Ｘをそれぞれ有する。各選択ユニット７０Ａ，７１Ａは、制御端子ＳＸｉ，ＳＸに入力された制御信号（スイッチ信号ともよぶ）ＳＷ０，ＳＷ１に基づいて、２つの入力端子Ａ１，Ｂ１，Ａ２，Ｂ２に入力された電位レベルのうち、一方の電位レベルを選択し、選択した電位レベルを出力端子Ｘｉ，Ｘから出力する。以下では、出力端子Ｘｉ，Ｘからの出力を、出力Ｘｉ，Ｘと表記する。
【００５９】
例えば、スイッチ信号ＳＷ０，ＳＷ１は、“１”レベル（“１”信号）又は“０”レベル（“０”信号）を取りうる。例えば、“１”信号は電源電圧ＶＤＤ程度の電位レベルに対応し、“０”信号はグランド電位ＧＮＤ程度の電位レベルに対応する。
【００６０】
例えば、スイッチ信号ＳＷ０，ＳＷ１が、“１”信号である場合、選択ユニット７０Ａ，７１Ａの入力端子Ａ０，Ａ１に入力された電位が選択される。一方、スイッチ信号ＳＷ０，ＳＷ１が、“０”信号である場合、選択ユニット７０Ａ，７１Ａの入力端子Ｂ０，Ｂ１に入力された電位が選択される。
【００６１】
選択ユニット７０の出力端子Ｘｉは、選択ユニット７１の入力端子Ａ１に接続されている。
【００６２】
以下では、Ｈレベル電位が入力される端子（ここでは、入力端子Ａ０）のことを、Ｈレベル端子とよび、Ｌレベル電位が入力される端子（ここでは、入力端子Ｂ１）のことを、Ｌレベル端子とよぶ。また、以下では、Ｍレベル電位が入力される端子（ここでは、入力端子Ｂ０）のことを、Ｍレベル端子とよぶ。
【００６３】
図３に示される制御信号選択回路７において、選択ユニット７０Ａの入力端子Ａ０，Ｂ０に、Ｈレベル電位とＭレベル電位とが入力される。選択ユニット７０Ａの後段の選択ユニット７１Ａの入力端子Ａ１，Ｂ１に、選択ユニット７０Ａの出力ＸｉとＬレベル電位とが、入力される。
【００６４】
すなわち、選択ユニット７０Ａは、スイッチ信号ＳＷ０に基づいて、Ｈレベル電位とＭレベル電位とのいずれか一方を選択し、制御信号選択回路３内の中間出力Ｘｉを決定する。後段の選択ユニット７１Ａは、スイッチ信号ＳＷ１に基づいて、中間出力Ｘｉ又はＬｏｗ電位のいずれか一方を選択し、その出力Ｘをリセットドレイン信号ＲＳＴＤＲＮとして、出力する。
【００６５】
例えば、選択ユニット７０Ａは、“１”レベルのスイッチ信号ＳＷ０が印加された場合、“Ｈ”レベル電位を中間出力Ｘｉとして選択し、“０”レベルのスイッチ信号ＳＷ０が印加された場合、“Ｍ”レベル電位を中間出力Ｘｉとして選択する。選択ユニット７０Ｂは、“１”レベルのスイッチ信号ＳＷ１が印加された場合、入力された中間出力Ｘｉ（Ｈレベル電位又はＭレベル電位）を出力Ｘとして選択し、“０”レベルのスイッチ信号ＳＷ０が印加された場合、“Ｌ”レベル電位を出力Ｘとして選択する。これによって、３値の電位レベルのうち１つの電位レベルが、リセットドレイン信号ＲＳＴＤＲＮとして、制御信号選択回路７から出力される。
【００６６】
選択された電位レベルのリセットドレイン信号ＲＳＴＤＲＮは、共通のロウ制御線（ドレイン信号線２３）に接続された画素６内のリセットトランジスタ６２のドレインに、実質的に同時に供給される。
【００６７】
リセットドレイン信号ＲＳＴＤＲＮに用いられるＨレベル電位（第１の駆動電位）は、電源電圧ＶＤＤより高い電位（電圧値）に設定される。但し、Ｈレベル電位は、イメージセンサのチップの電源電圧の仕様に応じて異なり、例えば、３Ｖ〜５Ｖ程度の電圧値を取り得る。
【００６８】
電源電圧ＶＤＤより高い電位がリセットトランジスタ６２のドレインに印加されることによって、画素６内のフォトダイオード６０が蓄積できる電荷量が増加され、画素６及びイメージセンサのダイナミックレンジを大きくできる。
【００６９】
リセットドレイン信号ＲＳＴＤＲＮに用いられるＬレベル電位（第２の駆動電位）は、画素６内のアンプトランジスタ６３をオフさせるのに十分な電位、例えば、トランジスタのしきい値電圧より小さい電圧値に設定される。但し、Ｌレベル電位は、０Ｖ（グランド電位）より大きい値であることが好ましい。
【００７０】
リセットドレイン信号ＲＳＴＤＲＮに用いられるＭレベル電位（第３の駆動電位、中間電位）は、例えば、電源電圧ＶＤＤ程度に設定される。電源電圧ＶＤＤは、イメージセンサの仕様に応じて２．８Ｖ〜３．５Ｖ程度の大きさを有する。
【００７１】
Ｍレベル電位は、Ｈレベル電位とＬレベル電位との中間の大きさの電位であれば、電源電圧ＶＤＤに限定されず、電源電圧ＶＤＤとグランド電圧ＧＮＤとの間の大きさであってもよい。尚、イメージセンサの仕様に応じて、Ｈレベル電位の大きさが、電源電圧ＶＤＤに設定されてもよいし、Ｌレベル電位がグランド電圧（０Ｖ）に設定されてもよい。
【００７２】
本実施形態において、画素６が画素信号ＶＳＩＧの読み出し対象として選択された場合、リセットドレイン信号ＲＳＴＤＲＮとしてＨレベル電位が用いられ、ドレイン信号線２３の電位がＨレベル電位に設定される。そのＨレベル電位がリセットトランジスタ６２のドレインに印加される。
【００７３】
画素６からの画素信号ＶＳＩＧの読み出しが完了し、画素６が非選択状態とされる時（アンプトランジスタがオフ状態にされる時）に、リセットドレイン信号ＲＳＴＤＲＮとしてＬレベル電位が用いられ、ドレイン信号線２３の電位が、Ｌレベル電位に設定される。Ｌレベル電位がリセットトランジスタ６２のドレインに印加される。
【００７４】
そして、画素６が非選択状態を維持される期間において、リセットドレイン信号ＲＳＴＤＲＮとしてＭレベルの電位が用いられ、ドレイン信号線２３の電位がＭレベル電位に設定される。そのＭレベル電位がリセットトランジスタ６２のドレインに印加される。
【００７５】
このように、本実施形態のイメージセンサにおいて、画素６内のリセットトランジスタ６２の電流経路の一端（ドレイン）に、制御信号（リセットドレイン信号）ＲＳＴＤＲＮとしての３つの電位レベルが印加され、その３つの電位レベルによって画素６及び画素６内のリセットトランジスタ６２が駆動される。
【００７６】
一般的なイメージセンサのように、リセットトランジスタ６２のリセットドレイン信号ＲＳＴＤＲＮに、Ｈレベル電位とＬレベル電位の２値が用いられた場合、以下の問題が生じる。２値のリセットドレイン信号ＲＳＴＤＲＮが用いられたイメージセンサにおいて、イメージセンサの動作の高速化のため、イメージセンサの駆動時の大部分の期間において、Ｈレベル電位（電源電圧ＶＤＤ以上の電位）が、リセットトランジスタのドレインに印加される場合がある。トランジスタに高い電圧が印加され続けた場合、トランジスタが形成される半導体領域又は配線が劣化し、トランジスタの信頼性が低下する。また、Ｌレベル電位が非選択画素のリセットトランジスタのドレインに印加される場合、排出ラインとしての配線（垂直信号線など）の電位が低いため、同じ垂直信号線ＶＳＬに接続される選択画素及び非選択画素間で、電荷の漏れ込みが発生する可能性がある。  
このため、一般的なイメージセンサのように、Ｈレベル電位とＬレベル電位との２値のリセットドレイン信号で、画素６内のリセットトランジスタ及びアンプトランジスタを駆動した場合、イメージセンサの信頼性や形成される画質を、劣化させる可能性がある。
【００７７】
本実施形態のイメージセンサのように、３値（Ｈ、Ｌ及びＭレベル電位）のリセットドレイン信号ＲＳＴＤＲＮを用いて、画素６及び画素６内のトランジスタが駆動されることによって、Ｈレベル電位とＬレベル電位の中間の大きさのＭレベル電位が印加される期間が、イメージセンサの駆動シーケンス内に設けられる。
【００７８】
それゆえ、Ｈレベル電位が印加される期間の一部が、Ｈレベル電位より低いＭレベル電位が印加される期間に置き換えられることによって、イメージセンサの駆動シーケンスにおけるＨレベル電位が印加される期間を削減できる。それゆえ、本実施形態のイメージセンサは、長期間の高い電位の印加による素子の劣化を、低減できる。
【００７９】
また、本実施形態のイメージセンサは、Ｌレベル電位より高いＭレベル電位が画素６のリセットトランジスタ６２のドレインに印加されることによって、Ｌレベル電位が画素６のリセットトランジスタ６２に印加される場合に比較して、隣接する画素間の電位差を小さくでき、垂直信号線ＶＳＬを共有する隣接画素間で電荷の漏れ込みが発生するのを抑制できる。
【００８０】
したがって、第１の実施形態のイメージセンサによれば、イメージセンサの信頼性及び画質を向上できる。
【００８１】
（ｂ）  動作  
図４を用いて、第１の実施形態の固体撮像装置（イメージセンサ）の駆動方法について、説明する。尚、ここでは、図１乃至図３を適宜用いて、本実施形態のイメージセンサの動作を説明する。
【００８２】
図４は、本実施形態のイメージセンサの駆動方法を示すタイミングチャートである。
【００８３】
画像の形成時、ロウ選択回路２は、制御部１０の制御によって、所定のロウ制御線ＲＬを選択する。選択されたロウ制御線ＲＬに接続された複数の画素６は、読み出し対象として活性化される。
【００８４】
活性化される前の画素６は、非選択状態であり、図４に示されるように、Ｍレベル電位（例えば、電圧ＶＤＤ）のリセットドレイン信号ＲＳＴＤＲＮが、各画素６のリセットトランジスタ６２のドレインに印加されている。
【００８５】
図４に示されるように、画素６が選択された場合、リセットドレイン信号ＲＳＴＤＲＮは、Ｍレベル電位からＨレベル電位（電圧ＶＤＤより大きい値）に設定される。
【００８６】
図４に示される制御選択回路（リセットドレイン信号選択回路）７において、スイッチ信号ＳＷ０の信号レベルは、“１”レベルに設定され、“１”レベルのスイッチ信号ＳＷ０が、選択ユニット７０Ａに印加される。Ｈレベル電位とＭレベル電位とが入力された選択ユニット７０Ａは、印加されたスイッチ信号ＳＷ０に基づいて、“Ｈ”レベル電位を中間出力Ｘｉとして、選択する。
【００８７】
また、スイッチ信号ＳＷ１の信号レベルは、“１”レベルに設定され、“１”レベルのスイッチ信号ＳＷ１が、選択ユニット７１Ａに印加される。Ｌレベル電位（＞０Ｖ）と中間出力ＸｉとしてのＨレベル電位とが入力された選択ユニット７１Ａは、印加されたスイッチ信号ＳＷ１に基づいて、入力されたＨレベル電位を出力Ｘとして、選択する。
【００８８】
これによって、Ｈレベル電位がリセットドレイン信号ＲＳＴＤＲＮとして制御信号選択回路７によって選択される。ドレイン信号線２３の電位が、Ｈレベル電位に設定され、Ｈレベル電位が、選択画素６のリセットトランジスタ６２のドレインに印加される。Ｈレベル電位がリセットトランジスタ６２に印加されることによって、フローティングディフュージョン６４に蓄積できる電荷量が増大し、イメージセンサのダイナミックレンジが向上する。
【００８９】
例えば、Ｈレベル電位は、電位生成回路８が電源電圧ＶＤＤを昇圧することによって、生成される。
【００９０】
負荷トランジスタ３０を定電流源として動作させるために、負荷トランジスタ３０のゲートにバイアス電圧ＢＩＡＳが印加される。この状態で、例えば、“１”レベルのリセット制御信号ＲＥＳＥＴがリセットトランジスタ６２のゲートに印加され、リセットトランジスタ６２がオンされる。これによって、リセットトランジスタ６２の電流経路を経由して、フローティングディフュージョン６４に、Ｈレベル電位が印加される。フローティングディシュージョン６４の電位ＦＤは、Ｈレベル電位の大きさに応じて、変動（上昇）する。フローティングディフュージョン６４の電位ＦＤの上昇によって、アンプトランジスタ６３がオンする。この時、読み出し信号ＲＥＡＤによって、リードトランジスタ６１はオフされている。
【００９１】
オン状態の負荷トランジスタ３０を含む負荷回路３内に、電流が流れているため、ソースフォロワを形成するアンプトランジスタ６３と負荷回路３とによって、フローティングディフュージョン６４の電位から一定電圧シフトした値が、画素６のリセット電圧ＶＲＳＴとして、垂直信号線ＶＳＬに出力される。垂直信号線ＶＳＬの電位（画素電圧）ＶＳＩＧが、リセット電圧ＶＲＳＴ程度に変動する。
【００９２】
出力されたリセット電圧ＶＲＳＴが、時間ｔ１のタイミングで、後段のカラム型ＡＤ変換回路４のサンプルホールド回路（図示せず）にサンプリングされ、カラムＡＤＣ４０に入力される。
【００９３】
リセット電圧ＶＲＳＴがサンプリングされた後、リセットトランジスタ６２がオフされる。例えば、“１”レベルの読み出し信号ＲＥＡＤがリードトランジスタ６１のゲートに印加され、リードトランジスタ６１がオンされる。
【００９４】
オン状態のリードトランジスタ６１の電流経路を経由して、フォトダイオード６０内に蓄積された信号電荷が、フローティングディフュージョン６４に転送される。これによって、フローティングディフュージョンの電位ＦＤが、転送された信号電荷に応じた電位に変動する（例えば、低下する）。アンプトランジスタ６３は、フローティングディフュージョン６４の電位ＦＤに応じた駆動力で、動作する。
【００９５】
転送された信号電荷が、アンプトランジスタ６３によって検知及び増幅され、画素の信号電圧ＶＰＤとして、垂直信号線ＶＳＬに出力される。垂直信号線ＶＳＬの電位ＶＳＩＧが、信号電圧ＶＰＤ程度に変動する。
【００９６】
出力された信号電圧が、時間ｔ２のタイミングで、サンプルホールド回路にサンプリングされ、カラムＡＤＣ４０に入力される。
【００９７】
例えば、スイッチ信号ＳＷ０，ＳＷ１は、リセット電圧ＶＲＳＴ及び信号電圧ＶＰＤが読み出されている期間において、“１”レベル状態が維持されている。
【００９８】
信号電圧ＶＰＤの読み出しが完了した後、その画素６が、非選択にされる。図４に示されるように、制御信号選択回路７におけるスイッチ信号ＳＷ０が“１”レベルから“０”レベルに遷移され、“０”レベルのスイッチ信号ＳＷ１が、選択ユニット７１Ａに入力される。選択ユニット７１Ａは、“０”レベルのスイッチ信号ＳＷ１に基づいて、入力端子Ｂ１に印加されているＬレベル電位を、出力Ｘとして選択する。制御信号選択回路７によって選択されたＬレベル電位が、リセットドレイン信号ＲＳＴＤＲＮとして設定され、ドレイン信号線２３の電位が、Ｌレベル電位に設定される。そして、Ｌレベル電位が、リセットトランジスタ６２のドレインに印加される。
【００９９】
尚、リセットドレイン信号ＲＳＴＤＲＮが選択ユニット７１Ａによって“Ｌ”レベルに設定されている場合、選択ユニット７０Ａに対するスイッチ信号ＳＷ０の信号レベルは、“１”又は“０”レベルのどちらの状態でもよい。但し、“Ｍ”レベルの電位が“Ｌ”レベル電位の印加の後に選択されるため、選択ユニット７１Ａに対するスイッチ信号ＳＷ１が“０”レベルに遷移されるのと実質的に同時に、選択ユニット７０Ａに対するスイッチ信号ＳＷ０の信号レベルが、“１”レベルから“０”レベルに遷移されることが好ましい。
【０１００】
リセットドレイン信号ＲＳＴＤＲＮが、Ｌレベル電位に設定され、リセットトランジスタ６２が、リセット制御信号ＲＥＳＥＴによって、オンされる。これにより、フローティングディフュージョン６４の電位ＦＤが、リセットドレイン信号ＲＳＴＤＲＮとしてのＬレベル電位に設定される。Ｌレベル電位は、アンプトランジスタ６３がオフするのに十分な電圧（例えば、トランジスタのしきい値電圧より小さい電圧）なので、アンプトランジスタ６３は、オフ状態となる。アンプトランジスタ６３がオフすることによって、この画素６は実質的に非選択画素となる。
【０１０１】
例えば、時間ｔ３において、フローティングディフュージョンＦＤの電位及び垂直信号線ＶＳＬの信号レベルが所定の電位レベルになり、画素６が非選択となったのが検知された後、リセットトランジスタ６２はリセット制御信号ＲＥＳＥＴによってオフされる。
【０１０２】
そして、図４に示されるように、リセットドレイン信号ＲＳＴＤＲＮは、Ｍレベル電位に設定される。すなわち、“０”レベルのスイッチ信号ＳＷ０が選択ユニット７０Ａに印加され、“１”レベルのスイッチ信号ＳＷ１が選択ユニット７１Ａに印加される。Ｍレベル電位が中間出力Ｘｉとして選択ユニット７０Ａに選択され、Ｍレベル電位の中間出力Ｘｉが、出力Ｘとして選択ユニット７１Ａに選択される。これによって、Ｍレベル電位がリセットドレイン信号ＲＳＴＤＲＮとして選択され、ドレイン信号線２３の電位がＭレベル電位に設定される。Ｍレベル電位が、非選択画素に印加される。非選択画素において、Ｍレベル電位は、オフ状態のリセットトランジスタ６２のドレインに印加される。
【０１０３】
サンプリングされたリセット電圧ＶＲＳＴ及び信号電圧ＶＰＤは、カラムＡＤＣ４０によって、デジタル処理及びＣＤＳ処理が施され、デジタルデータＤｏｕｔとして、後段の画像処理回路５に出力される。上述の動作が、選択画素をロウ単位で切り替えて、順次実行される。  
そして、画像処理回路５は、入力されたデジタルデータＤｏｕｔに対して、補正処理や特長量の計算処理を行って、画素アレイ１の１フレーム分の画像を形成する。形成された画像は、表示部（図示せず）に出力される。
【０１０４】
以上のように、本実施形態のイメージセンサの駆動シーケンスが完了する。
【０１０５】
図１乃至図４を用いて説明したように、本実施形態のイメージセンサは、Ｈレベル電位、Ｌレベル電位及びＨレベル電位とＭレベル電位との中間電位のＭレベル電位とを含む３値の制御信号（リセットドレイン信号）によって、画素６及び画素６内のトランジスタ６２，６３が駆動される。
【０１０６】
それゆえ、長期間のＨレベル電位の印加に起因する素子の劣化やＬレベル電位の印加に起因する隣接画素間の電荷の漏れ込みを、Ｈレベル電位及びＬレベル電位の代わりに、Ｍレベル電位を用いることによって、抑制できる。
【０１０７】
したがって、第１の実施形態のイメージセンサ及びイメージセンサの駆動方法によれば、イメージセンサの信頼性及び画質を向上できる。
【０１０８】
（２）  第２の実施形態  
図５及び図６を参照して、第２の実施形態の固体撮像装置（イメージセンサ）について、説明する。尚、第２の実施形態において、第１の実施形態のイメージセンサと実質的に同じ構成及び機能については、必要に応じて説明する。
【０１０９】
第２の実施形態のイメージセンサは、制御信号選択回路（リセットドレイン信号選択回路）７の内部構成が、第１の実施形態のイメージセンサと異なる。
【０１１０】
図５は、第２の実施形態のイメージセンサの制御信号選択回路（リセットドレイン信号選択回路）７の内部構成を示している。
【０１１１】
図５に示されるように、中間出力Ｘｉを選択する選択ユニット７０Ｂには、Ｌレベル電位とＭレベル電位とが、各入力端子Ａ０，Ｂ０にそれぞれ印加される。出力Ｘを選択する選択ユニット７１Ｂには、Ｍ又はＬレベル電位の中間出力ＸｉとＨレベル電位とが、入力端子Ａ１，Ｂ１にそれぞれ印加される。
【０１１２】
選択ユニット７０Ｂにおいて、“１”レベルのスイッチ信号ＳＷ０によって、Ｍレベル電位が中間出力Ｘｉとして選択され、“０”レベルのスイッチ信号ＳＷ０によって、Ｌレベル電位が中間出力Ｘｉとして選択される。選択ユニット７１Ｂにおいて、“１”レベルのスイッチ信号ＳＷ１によって、Ｈレベル電位が出力Ｘとして選択され、“０”レベルのスイッチ信号ＳＷ１によって、中間出力（Ｍ又はＬレベル電位）Ｘｉが出力Ｘとして選択される。
【０１１３】
図５及び図６を用いて、第２の実施形態のイメージセンサが含む制御信号選択回路７の動作について説明する。尚、イメージセンサ全体の動作は、第１の実施形態と同様であるため、ここでの説明は省略する。
【０１１４】
図６は、本実施形態のイメージセンサの駆動方法を説明するためのタイミングチャートである。
【０１１５】
図６に示されるように、画素電圧ＶＳＩＧの読み出し時において、リセットドレイン信号ＲＳＴＤＲＮとして、Ｈレベル電位（＞ＶＤＤ）が選択され、ドレイン信号線２３の電位がＨレベル電位に設定される。この場合、選択ユニット７１Ｂに対するスイッチ信号ＳＷ１は、“１”レベルに設定される。この時、選択ユニット７０Ｂに対するスイッチ信号ＳＷ０は、“０”レベル及び“１”レベルのどちらの信号レベルに設定されてもよい。但し、画素電圧ＶＳＩＧが読み出され、画素６を非選択状態にする際に、リセットドレイン信号ＲＳＴＤＲＮはＨレベル電位からＬレベル電位に遷移される。そのため、スイッチ信号ＳＷ１が“１”レベルに設定されるのと実質的に同時に、スイッチ信号ＳＷ０が“０”レベルに設定され、選択ユニット７０Ｂの中間出力Ｘｉを、Ｌレベル電位の保持状態に設定することが好ましい。
【０１１６】
第１の実施形態と同様に、リセット電圧ＶＲＳＴ及び信号電圧ＶＰＤが所定のタイミングｔ１、ｔ２でサンプリングされる。この後、図６に示されるように、画素６を非選択にするために、スイッチ信号ＳＷ０は“０”レベルに維持され、スイッチ信号ＳＷ１の信号レベルが“１”レベルから“０”レベルに遷移される。これによって、選択ユニット７１Ｂは、選択ユニット７０Ｂの中間出力ＸｉとしてのＬレベル電位を、選択する。選択ユニット７１Ｂの出力ＸとしてのＬレベル電位が、リセットドレイン信号ＲＳＴＤＲＮとして、ドレイン信号線２３に供給される。ドレイン信号線２３の電位は、Ｌレベルに設定される。
【０１１７】
そして、Ｌレベル電位が、オン状態のリセットトランジスタ６２を経由して、フローティングディフュージョン６４及びアンプトランジスタ６３のゲートに印加される。これによって、アンプトランジスタ６３はオフし、画素６が非選択状態となる。
【０１１８】
図６に示されるように、リセットトランジスタ６２がオフされた後、スイッチ信号ＳＷ０の信号レベルは“０”レベルから“１”レベルに遷移され、スイッチ信号ＳＷ１の信号レベルは“０”レベルが維持される。これによって、選択ユニット７０Ｂは、Ｍレベル電位を中間出力Ｘｉとして選択し、選択ユニット７１Ｂは、Ｍレベル電位を出力Ｘとして、選択する。それゆえ、Ｍレベル電位が、リセットドレイン信号ＲＳＴＤＲＮとして設定され、ドレイン信号線２３及びオフ状態のリセットトランジスタ６２のドレインに、印加される。
【０１１９】
以上のように、第２の実施形態のイメージセンサのように、制御信号選択回路７の内部構成が、第１の実施形態と異なった場合においても、制御信号選択回路７は、Ｈレベル電位、Ｌレベル電位及びＭレベル電位の３値の電位レベルの中から１つの電位レベルを、リセットトランジスタ６２のドレインに印加される制御信号（リセットドレイン信号）として、選択できる。そして、制御信号選択回路７は、選択された電位レベルを、所定の動作タイミングで、画素６及び画素６内のトランジスタに、印加できる。
【０１２０】
それゆえ、本実施形態のイメージセンサは、第１の実施形態と同様に、イメージセンサの駆動シーケンスの所定の期間において、Ｈレベル電位及びＬレベル電位の代わりに、それらの間の電位レベルのＭレベル電位を、画素６に印加することによって、長期間のＨレベル電位の印加に起因する素子の劣化やＬレベル電位の印加に起因する隣接画素間の電荷の漏れ込みを、抑制できる。
【０１２１】
尚、制御信号選択回路７は、中間出力Ｘｉを選択するための選択ユニット７０Ａ，７０Ｂに、Ｌレベル電位とＨレベル電位とが入力され、リセットドレイン信号としての出力Ｘを選択するための選択ユニット７１Ａ，７１Ｂに中間出力ＸｉとＭレベル電位とが入力される構成でもよい。この場合においても、各選択ユニット７０Ａ，７０Ｂ，７１Ａ，７１Ｂに対するスイッチ信号ＳＷ０，ＳＷ１によって、３値の電位レベルのうち１つの電位レベルを所定のタイミングで、画素６に印加できる。
【０１２２】
以上のように、第２の実施形態のイメージセンサ及びイメージセンサの駆動方法は、第１の実施形態と同様に、イメージセンサの信頼性及び画質を向上できる。
【０１２３】
［その他］  
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１２４】
１:画素アレイ、２：ロウ選択回路、３：負荷回路、４：ＡＤ変換回路、６：画素、６０：フォトダイオード、６４：フローティングディフュージョン、６１：リードトランジスタ、６２：リセットトランジスタ、６３：アンプトランジスタ、７：制御信号選択回路、７０Ａ，７０Ｂ，７１Ａ，７１Ｂ：選択ユニット、２３：制御信号線、ＶＳＬ：垂直信号線。
【図１】
0005646420.tif 000002
【図２】
0005646420.tif 000003
【図３】
0005646420.tif 000004
【図４】
0005646420.tif 000005
【図５】
0005646420.tif 000006
【図６】
0005646420.tif 000007