(57)【特許請求の範囲】
【請求項１】
電力供給装置（２１０）に接続可能である負荷（２０５）を実用するための回路（２００）であって、
電力供給装置（２１０）と負荷（２０５）との間に接続可能な直列導電路（２５０）を規定する複数の三端子スイッチ（２１５）であって、前記直列導電路（２５０）が当該複数の三端子スイッチ（２１５）の各々のソース端子（２３５）及びドレイン端子（２４０）を有している、複数の三端子スイッチ（２１５）と、
前記複数の三端子スイッチ（２１５）の各々と並列にそれぞれ接続された複数の抵抗（Ｒ１−Ｒ３）を含む抵抗分圧回路網（２６０）と、
前記複数の三端子スイッチ（２１５）の各々のゲート端子（２４５）と前記複数の三端子スイッチ（２１５）の各々のソース端子（２３５）との間に電力接続関係にあり、且つ制御電圧を生成する１つの制御供給装置（２５２）と、
前記複数の三端子スイッチ（２１５）に対応付けられた複数の隔離回路（２８５）と、
を有し、
前記複数の隔離回路（２８５）の各々は、前記複数の三端子スイッチ（２１５）の各々のゲート端子（２４５）と前記制御供給装置（２５２）の間に電力接続関係にある位置に配置され、
前記複数の隔離回路（２８５）の各々は、前記制御供給装置（２５２）から受けた前記制御電圧を各三端子スイッチ（２１５）を閉成する固有の電圧に変換する変圧器（４１５）を備え、
前記複数の三端子スイッチ（２１５）の各々がそのそれぞれのゲート端子（２４５）における制御電圧に応答して、これにより前記複数の三端子スイッチの各々のそれぞれのソース端子（２３５）とそれぞれのドレイン端子（２４０）との間の接続部（２５５）を閉成すること、
を特徴とする回路（２００）。
【請求項２】
前記１つの制御供給装置（２５２）は、前記複数の三端子スイッチ（２１５）の各々のゲート端子（２４５）と並列接続関係にあり、矩形波発生器（２５２）を備える唯一つの制御供給装置（２５２）を有している、請求項１記載の回路（２００）。
【請求項３】
前記複数の隔離回路（２８５）の各々は、前記複数の三端子スイッチ（２１５）が相次いで閉成するように、前記制御供給装置（２５２）が生成したターンオン電圧を時間遅延させる異なる抵抗値を有する抵抗（４４０）を有している、請求項１または２に記載の回路（２００）。
【請求項４】
前記複数の三端子スイッチ（２１５）は複数の超小型電気機械システム（ＭＥＭＳ）スイッチ（２１５）を有している、請求項１乃至３のいずれかに記載の回路（２００）。
【請求項５】
前記回路（２００）は更に、前記制御供給装置（２５２）と信号連通関係にある制御装置（２５３）を有しており、
前記隔離回路（２８５）は、前記制御供給装置（２５２）と電力接続関係にあり且つ前記制御装置（２５３）と信号連通関係にある論理回路（４１０）と、前記論理回路（４１０）と電力接続関係にある前記変圧器（４１５）と、前記変圧器（４１５）と電力接続関係にある整流器（４２０）と、前記整流器（４２０）並びに前記三端子スイッチ（２１５）のソース端子（２３５）及びゲート端子（２４５）と電力接続関係にある調整回路（４２５）とを有している、請求項１乃至４のいずれかに記載の回路（２００）。
【請求項６】
前記制御装置（２５３）と信号連通関係にあり且つ、前記制御装置（２５３）に応答して、前記複数の三端子スイッチ（２１５）の状態の変更の際に前記複数の三端子スイッチの各々のそれぞれのソース端子（２３５）の相対電位の差を低減する電位制御回路（２８０）を有している、請求項５記載の回路（２００）。
【請求項７】
電力供給装置（２１０）に接続可能である負荷（２０５）をスイッチングする方法であって、
複数の三端子スイッチ（２１５）の各々のソース端子（２３５）及びドレイン端子（２４０）を有している直列導電路（２５０）であって、電力供給装置（２１０）と負荷（２０５）との間に接続可能である直列導電路（２５０）を規定する段階（３５５）と、
前記複数の三端子スイッチ（２１５）の各々と並列にそれぞれ接続された複数の抵抗（Ｒ１−Ｒ３）を含む抵抗分圧回路網（２６０）を規定する段階と、
前記複数の三端子スイッチ（２１５）の各々のゲート端子（２４５）及びソース端子（２３５）の間に電力接続関係にある１つの制御供給装置（２５２）から、前記複数の三端子スイッチ（２１５）の各々のゲート端子（２４５）で制御電圧を利用可能にする段階（３６０）と、
前記複数の三端子スイッチ（２１５）の各々のそれぞれのゲート端子（２４５）に受け取った制御電圧に応答して、前記複数の三端子スイッチ（２１５）の各々のそれぞれのソース端子（２３５）とそれぞれのドレイン端子（２４０）との間の接続部（２５５）を閉成する段階（３６５）と、
を有し、
前記制御電圧を利用可能にする段階（３６０）が、前記複数の三端子スイッチ（２１５）に対応付けられた複数の隔離回路（２８５）を介して行われ、
前記複数の隔離回路（２８５）の各々は、前記複数の三端子スイッチ（２１５）の各々のゲート端子（２４５）と前記制御供給装置（２５２）の間に電力接続関係にある位置に配置され、
前記複数の隔離回路（２８５）の各々は、前記制御供給装置（２５２）から受けた前記制御電圧を各三端子スイッチ（２１５）を閉成する固有の電圧に変換する変圧器（４１５）を備えている方法。
【請求項８】
前記利用可能にする段階（３６０）は、前記複数の三端子スイッチ（２１５）の各々のそれぞれのゲート端子（２４５）と並列接続関係にある唯一つの制御供給装置（２５２）によって前記複数の三端子スイッチ（２１５）の各々のそれぞれのゲート端子（２４５）で制御電圧を利用可能にする段階（３６０）を有している、請求項７記載の方法。
【請求項９】
前記利用可能にする段階（３６０）は、前記複数の三端子スイッチ（２１５）の各々の相次ぐゲート端子（２４５）で制御電圧を時間遅延させることを有している、請求項７または８に記載の方法。
【請求項１０】
前記利用可能にする段階（３６０）は、前記複数の三端子スイッチ（２１５）の各々のソース端子（２３５）に対してゲート端子（２４５）で制御電圧を利用可能にする段階（３６０）を含み、前記複数の三端子スイッチ（２１５）の各々のそれぞれのゲート端子（２４５）とソース端子（２３５）との間の制御電圧は、前記複数の三端子スイッチ（２１５）の内の他のどの三端子スイッチ（２１５）のソース２３５の電位に対しても隔離される、請求項７乃至９のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の様々な実施形態は、一般的に云えば、導電路の電流を制御するための三端子スイッチング素子に関するものであり、より具体的には、導電路内に直列接続した複数のスイッチング素子に関するものである。
【背景技術】
【０００２】
普通の三端子スイッチ（例えば、金属酸化物半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、超小型電気機械システム（ＭＥＭＳ）スイッチなど）は、典型的には、ソース、ドレイン及びゲート端子を含んでいる。ソース端子は、典型的には、ソース端子とドレイン端子との間の導電路を閉じるためにソース端子の電位に対するゲート端子の制御電圧の印加に応答する接続部を含む。三端子スイッチは、典型的には、開放したソース端子とドレイン端子との間に印加することのできる最大推奨電圧定格を含む。最大推奨電圧定格よりも大きい電圧が印加されると、スイッチの絶縁耐力の破壊が生じるか、或いは開放したスイッチの一端子から該開放したスイッチの他の端子へのアークが生じる虞があり、これによって意図しない電流が導電路を通過し、該スイッチを損傷する可能性がある。
【０００３】
複数の三端子スイッチを利用して任意の１つのスイッチの最大推奨電圧定格よりも大きい電位のかかる導電路を制御するために、１つのスイッチのドレインが別のスイッチのソースに直列接続されるように直列に配置した複数のスイッチを含むスイッチング回路を設けることができる。このような直列の配置構成は、典型的には、各スイッチと並列な抵抗を持つ抵抗分圧回路網を含んでおり、それらの抵抗は、複数のスイッチの全てが開放しているときに電流を減少させ且つ全開放回路電位を該複数のスイッチの各々にわたって分配するように選択された高い抵抗値を持つ。
【０００４】
しかしながら、このような直列の構成では、アースのような基準に接続されていない各スイッチに浮遊ソース電圧が生じる。従って、ソースとドレインとの間の接続部を閉成するのに必要とされる各スイッチの（そのソースに対する）ゲートの電圧が、分圧回路網によって供給される電圧分配量だけ異なる。これを解決するために、典型的には、複数の三端子スイッチの各々に対応する複数の隔離された制御電圧供給装置を使用して、各三端子スイッチのゲート及びソースに、それぞれのソースとドレインとの間の接続部を閉成するための適切な電圧を供給している。このような複数の隔離された供給装置とそれらの関連した制御装置を使用することは、スイッチング回路の全体の複雑さ及びコストを増大させる。
【特許文献１】米国特許出願公開第２００６０７８９４４号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従って、これらの欠点を克服するスイッチング装置が当該技術分野において必要である。
【課題を解決するための手段】
【０００６】
本発明の一実施形態は、電力供給装置に接続可能である負荷を実用するための回路を含む。本回路は複数の三端子スイッチと１つの制御供給装置とを含む。複数の三端子スイッチは電力供給装置と負荷との間に接続可能な直列の導電路を規定する。複数の三端子スイッチの各々はソース端子、ドレイン端子及びゲート端子を含む。制御供給装置は制御電圧を生成するものであり且つ複数の三端子スイッチの各々のゲート端子とソース端子との間に電力接続関係にある。複数の三端子スイッチの各々はそのそれぞれのゲート端子の制御電圧に応答して、複数の三端子スイッチの各々のそれぞれのソース端子とそれぞれのドレイン端子との間の接続部を閉成する。
【０００７】
本発明の別の実施形態は、電力供給装置に接続可能である負荷をスイッチングする方法を含む。本方法は、電力供給装置と負荷との間に接続可能である直列導電路を規定する段階を含み、該直列導電路は複数の三端子スイッチの各々のソース端子及びドレイン端子を含む。本方法は更に、複数の三端子スイッチの各々のゲート端子及びソース端子並びに複数の三端子スイッチの内の１つのスイッチのソース端子の間に電力接続関係にある１つの制御供給装置から、複数の三端子スイッチの各々のゲート端子で制御電圧を利用できるようにする段階を含む。本方法は、複数の三端子スイッチの各々のそれぞれのゲート端子に受け取った制御電圧に応答して、複数の三端子スイッチの各々のそれぞれのソース端子とそれぞれのドレイン端子との接続部を閉成する段階を含む。
【０００８】
これらの及び他の利点及び特徴は、添付の図面に関連して提供する本発明の好ましい実施形態についての以下の詳細な説明から一層容易に理解されよう。
【０００９】
模範的な図面を参照して説明するが、添付の図面では同様な要素には同じ番号を付している。
【発明を実施するための最良の形態】
【００１０】
本発明の一実施形態では直列三端子スイッチング回路装置を提供し、これはその直列スイッチング回路内の複数の三端子スイッチを制御するために１つの制御電圧供給装置を利用する。隔離回路を設けることにより、この１つの制御電圧供給装置の使用を可能にする。一実施形態では、アーク抑圧回路により、スイッチの状態の変更の際に電流をスイッチから迂回させる。別の実施形態では、ソフト・スイッチング回路により、スイッチの状態の変更を、交流電流及び交流電圧の内の少なくとも一方のゼロ交差と同期させる。
【００１１】
ここで図１について説明すると、電力供給装置２１０に接続可能な負荷２０５を実用するための回路２００（これはまた、「スイッチング回路」とも呼ぶ）の回路図を示している。回路２００は、複数の三端子スイッチ２１５（図示例では、三端子スイッチ２２０、２２５及び２３０）を含む。本書で使用する場合、参照数字２１５は、一般的に任意の１つの三端子スイッチを表すか又は複数の三端子スイッチを表し、他方、参照数字２２０、２２５及び２３０は指示された特定の三端子スイッチを表す。
【００１２】
各々の三端子スイッチ２１５はソース端子２３５、ドレイン端子２４０及びゲート端子２４５を含む。スイッチ２２０及び２２５のソース端子２３５は、隣接するスイッチ２２５及び２３０のドレイン端子２４０にそれぞれ接続される。従って、図示のように、スイッチ２３０のドレイン端子２４０がスイッチ２２５のソース端子２３５と同じ電位になると云うようになることが理解されよう。複数の三端子スイッチ２１５は電力供給装置２１０と負荷２０５との間に接続可能である直列導電路２５０を規定し、該直列導電路２５０が複数の三端子スイッチ２１５の各々のソース端子２３５及びドレイン端子２４０を含むようにする。
【００１３】
制御供給装置２５２が制御装置２５３と信号連通関係にあり且つ複数の三端子スイッチ２１５の各々のゲート端子２４５とスイッチ２３０のソース端子２３５との間に電力接続関係にある。制御供給装置２５２は制御装置２５３に応答して制御電圧を発生する。各々のスイッチ２１５のソース２３５とドレイン２４０との間の接続部２５５は、それぞれのソース２３５に対するゲート２４５での制御電圧の印加に応答して閉成し、これによって、各々のそれぞれのスイッチ２１５のそれぞれのソース２３５及びドレイン２４０を通る電流Ｉの流れを導くように状態を変更する。
【００１４】
模範的な三端子スイッチ２１５、例えば、金属酸化物半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、超小型電気機械システム（ＭＥＭＳ）スイッチは、最大推奨開放スイッチ電圧を含むことができることが理解されよう。このようなスイッチ２１５は、抵抗分圧回路網２６０を設けることによって、最大推奨開放スイッチ電圧を越える電力供給装置２１０と共に利用することが可能である。抵抗分圧回路網２６０は、互いに直列に且つスイッチ２２０、２２５及び２３０の各々と並列にそれぞれ接続された抵抗Ｒ１、Ｒ２及びＲ３を含む。抵抗分圧回路網２６０は、複数のスイッチ２１５が開放状態にあるとき、複数のスイッチ２１５にかかる電位、すなわち、供給装置２１０の電圧を分布させて、任意の１つのスイッチ２１５にかかる電位がその最大推奨開放スイッチ電圧を越えないにする。
【００１５】
理解のためのほんの一例として、各スイッチ２１５が１０５ボルトの最大推奨開放スイッチ電圧を持ち且つ電力供給装置２１０が３００ボルトの電位を供給する場合、各々の抵抗値が等しいＲ１、Ｒ２及びＲ３を持つ抵抗分圧回路網２６０を設けることにより、各々のスイッチ２２０、２２５及び２３０にかかる開放スイッチ電位は１００ボルトになる。従って、ソース２３５が浮遊ソースであって、回路ノード２６５、２７０及び２７５における各々のソース２３５が、アースのような基準２７７に対してそれぞれ０ボルト、１００ボルト及び２００ボルトの開放スイッチ電位を持つようになることが理解されよう。抵抗値の選択により、スイッチ２１５が開放している間に抵抗分圧回路網２６０を流れる全電流Ｉが規定される。用途によっては、Ｒ１、Ｒ２及びＲ３の抵抗値は、負荷２０５と供給装置２１０との間の開放回路を近似できるほどに電流Ｉの流れを低くできるように充分に大きく選択することができることが理解されよう。
【００１６】
前に述べたように、各々の接続部２５５は、それぞれのソース２３５の電圧に対してそれぞれのゲート２４５に印加される制御電圧に応答する。従って、前に述べたように、各々の浮遊ソース２３５に対してゲート２４５に印加される（基準２７７に対する）異なる制御電圧が、複数のスイッチ２１５の各々の接続部２５５を閉成するのに必要である。例えば、接続部２５５を閉成するために５０ボルトの相対電圧が必要である場合、スイッチ２３０、２２５及び２２０の接続部を閉成するための制御電圧がそれぞれ５０ボルト、１５０ボルト及び２５０ボルトになることが理解されよう。従って、複数のスイッチにかかる電位を分布させるための抵抗分圧回路網を含む本例の回路は、複数の隔離された制御電力供給装置を用い、これらの複数の隔離された制御電力供給装置の各々は（基準２７７に対して）異なる電圧を供給する。
【００１７】
回路２００の一実施形態は、制御装置２５３と信号連通関係にあり且つ制御装置２５３に応答して、スイッチ２１５の状態の変更の際にノード２６５、２７０及び２７５の各々の相対電位の差を有意に低減する電位制御回路２８０（後で更に詳しく説明する）を含んでいる。従って、スイッチ２１５の状態の変更の際、電位制御回路２８０は異なるスイッチ２２０、２２５及び２３５の各々のゲート２４５とソース２３５との間の相対電位の差を低減する。従って、電位制御回路２８０は、（１つの制御電圧を発生する）１つの制御供給装置２５２を、スイッチ２３０の１つのソース２３５及び各スイッチ２１５のゲート２４５と接続して使用することを可能にする。
【００１８】
また更に、電位制御回路２８０は、最大推奨開放スイッチ電圧を越える電圧を供給するような電力供給装置２１０及び制御供給装置２５２の内の少なくとも一方の使用に応答して、スイッチ２１５の降伏特性、すなわち、ソース２３５−ドレイン２４０間及びゲート２４５−ドレイン２４０間の両方の降伏特性から生じることのある２つの起こり得る問題を解決する。前に述べたように、抵抗分圧回路網２６０と関連したスイッチ２１５の直列の配置構成により、スイッチ２１５が開放状態にある間、各スイッチ２１５のソース２３５とドレイン２４０との間に供給装置２１０及び２５２の全電位が印加されるのを防止する。電位制御回路２８０は、以下に詳しく説明するように、スイッチ２１５の状態の変更の際に供給装置２１０及び２５２の全電位がスイッチ２１５へ印加されるのを防止する。例えば、電位制御回路２８０は、閉成すべき最後のスイッチ２１５へ供給装置２１０及び２５２の全電位が印加されるのを防止して、回路２００が、各スイッチ２１５の最大推奨開放スイッチ電圧よりも大きい動作電圧を持つ供給装置２１０及び２５２に対処できるようにする。
【００１９】
更に、閉成すべき最後のスイッチ２１５のゲート２４５とドレイン２４０との間に大きな電位が存在することもあることに注意する。例として示すと、スイッチ２１５が１０５ボルトの最大推奨開放スイッチ電圧を持ち、制御供給装置２５２によってソース２３５に対してゲート２４５に印加される制御電圧が直流１００ボルトであり、且つ交流のピーク３００ボルトの印加電圧が電力供給装置２１０によって供給されると仮定する。−３００ボルトの負のピーク交流電圧のときに、閉成すべき最後のスイッチ２１５のゲート２４５とドレイン２４０との間に印加される電圧は５００Ｖ（交流線路からの３００Ｖとゲート制御装置からの２００ボルトとの和）になる。以下に更に詳しく述べるように、電位制御回路２８０はまた、ゲート２４５とドレイン２４０の間の最大推奨開放スイッチ電圧を越える上記のような損傷生起電圧の印加を防止する。
【００２０】
電位制御回路が制御装置から離隔していて、制御装置と信号連通関係にある場合について本発明の一実施形態を説明するが、本発明の範囲がそのような場合に制限されないこと、及び本発明が制御装置２５３及び電位制御回路２８０の機能及び構成部品を一体化したスイッチング回路の実施形態にも適用されることを理解されたい。
【００２１】
前の例で述べたように、ソース端子２３５は浮遊しており、回路ノード２６５、２７０及び２７５におけるソース２３５の各々が、アースのような基準２７７に対して、それぞれ０ボルト、１００ボルト及び２００ボルトの開放スイッチ電位を持つ。
【００２２】
一実施形態では、本発明による回路は更に、制御供給装置２５２と各スイッチ２１５のゲート２４５との間に配置された隔離回路２８５を含む。隔離回路２８５は制御供給装置２５２及び制御装置２５３と関連して動作して、各スイッチのゲート端子２４５に隔離された電圧を供給して、任意のスイッチ２１５のソース２３５とゲート２４５との間の開放スイッチ電位が、以下に更に詳しく説明するように、接続部２５５を閉成するために必要とされる制御電圧を越えないようにする。
【００２３】
図２は、制御供給装置２５２の一実施形態の回路図を示す。図２に示されている制御供給装置２５２の実施形態では、制御供給装置２５２は矩形波発生器２５２である。矩形波発生器 ２５２は発振回路２８９及びフリップフロップ回路２９３を含む。  
【００２４】
一実施形態では、発振回路は２つのＮＡＮＤゲート２９７及び３０１と、２つの抵抗３０５及び３０９と、コンデンサ３１３とを含む。抵抗３０５はＮＡＮＤゲート３０１と直列に接続される。抵抗３０９は抵抗３０５及びＮＡＮＤゲート３０１と並列に接続されると共に、コンデンサ３１３及びＮＡＮＤゲート２９７と並列に接続される。抵抗３０５，３０９の抵抗値及びコンデンサ３１３のキャパシタンス値の選択により、発振回路２８９の動作周波が決定される。発振回路２８９の出力は、接続部３７５を介してフリップフロップ２９３の入力と信号連通関係にある。フリップフロップ２９３の動作を可能にするために制御装置２５３によってイネーブル入力３８０が供給される。フリップフロップ２９３のＳ入力がアースに接続され、且つＤ入力３８４が出力３９０に接続される。従って、発振回路２８９が変化するとき、フリップフロップ２９３が変化して、接続部３８５及び３９０を介してフリップフロップ２９３の出力に矩形波を生成し、この矩形波は隔離回路２８５に供給される。
【００２５】
図３は、隔離回路２８５の一実施形態の回路図を示す。隔離回路２８５は接続部３８５及び３９０を介して制御供給装置の出力を受け取り且つ制御装置２５３からイネーブル入力３９５を受け取って、各スイッチの各々のゲート２４５及びソース２３５へそれぞれ接続部４００及び４０５を介して出力を供給する。制御供給装置２５２からの接続部３８５及び３９０は電力を供給し、他方、入力３９５は接続部４００及び４０５における出力を制御する。例えば、隔離回路２８５が入力３９５から「高」（又は「１」）信号を受け取ったとき、接続部４００及び４０５における出力はそれぞれのソース２３５とゲート２４５との間に制御電圧を供給して、スイッチ２１５の接続部２５５を閉成する。この代わりに、隔離回路が入力３９５から「低」（又は「０」）信号を受け取ったとき、接続部４００及び４０５における出力（従って、それぞれのスイッチ２１５のソース２３５及びゲート２４５）は、スイッチ２１５の誤った閉成を防止するように、同じ電位に保持される。
【００２６】
図３に示された隔離回路２８５の実施形態は、論理回路４１０、変圧器４１５、整流器４２０及び調整回路４２５を含んでいる。論理回路４１０は、入力３９５からの「高」信号に応答して、接続部３８５及び３９０において制御供給装置２５２によって供給された矩形波信号が変圧器４１５へ送られるように、イネーブル入力３９５に応答する。この代わりに、イネーブル入力３９５が「低」である場合、変圧器４１５へは何も送られない。一実施形態では、論理回路４１０は、図示のように、接続部３８５及び３９０を介して制御供給装置２５２の出力に接続され且つイネーブル入力３９５に接続された４つのＮＡＮＤゲート４３０を含む。
【００２７】
接続部３８５及び３９０からの矩形波信号は変圧器４１５を通過する。変圧器４１５は隔離を行うと共に、接続部３８５及び３９０によって供給されされた電圧を、接続部２５５を閉成するためにスイッチ２１５のゲート２４５とソース２３５との間に印加するのに適した制御電圧まで（適切な巻数比によって決定されるように）適切に昇圧する。
【００２８】
一実施形態では、整流器４２０は全波ブリッジ整流器４２０であり、図示のようにブリッジ回路に接続された４つのダイオード４３２を含む。ブリッジ整流器４２０は出力接続部４００及び４０５の間の所望の電位に調整され、変圧器４１５によって増大した矩形波電圧を整流して直流電圧信号を生成する。ノイズの伝達を低減するために、随意選択により、ブリッジ整流器４２０の出力に並列に接続されるコンデンサ４３５を設けることができる。
【００２９】
調整回路４２５は、出力接続部４００及び４０５の間の電圧の上昇（スイッチ・オン）及び電圧の低下（スイッチ・オフ）に関連した時間に依存した挙動を制御する。一実施形態では、調整回路４２５は、整流器４２０の出力と並列に接続された抵抗４５０、及び抵抗４５０とゲート出力接続部４００との間に接続された別の抵抗４４０を含む。更に別の抵抗４４５が、トランジスタ４５５を介して抵抗４５０（及び整流器４２０出力）と並列に接続される。ダイオード４６０がトランジスタ４５５のベース４６２とエミッタ４６４との間に直列に接続される。トランジスタ４５５のエミッタ４６４はソース出力接続部４０５に接続される。
【００３０】
一実施形態では、抵抗４４０の抵抗値は、接続部４００及び４０５の間に印加される制御電圧のターンオン時間に関連した遅延を制御する。同様に、抵抗４４５の抵抗値は、接続部４００及び４０５の間に印加される制御電圧のターンオフ時間に関連した遅延を制御する。
【００３１】
抵抗４５０はコンデンサ４３５の放電路を提供する。ダイオード・ブリッジ４２０からの出力が除かれたとき、ダイオード４６０が導通を停止し、コンデンサ４３５が抵抗４５０を介して放電する。従って、接続部４００におけるゲート２４５の電圧は、抵抗４４０及び４５０を介してトランジスタ４５５にベース電流を供給する。これは、トランジスタ４５５が流すことのできる電流の値がベース電流とトランジスタ利得（例えば、トランジスタ４５５が飽和に近づいているとき１０の利得が使用される）との積であるとき、ターンオフ時間に影響を及ぼす。トランジスタ４５５が（コレクタからエミッタへ）導通する電流は抵抗４４５によって更に制限され、この抵抗４４５はターンオフ時間を設定するために使用される。ターンオンするとき、ダイオード４６０が導通して、コンデンサ４３５の頂部から抵抗４４０を通り、次いで接続部４００及び４０５を通って、コンデンサ４３５の底部へ戻る経路を完成する。ダイオード４６０がこのように導通しているとき、それは逆ベース−エミッタ間電圧を上昇させて、確実にトランジスタ４５５がターンオフされるようにする。随意選択により、接続部４００及び４０５の間の電位を制限するために接続部４００及び４０５に並列に接続するツェナー・ダイオード４６５を設けることができる。
【００３２】
従って、制御供給装置２５２に関連して隔離回路２８５を使用することにより、各々の三端子スイッチ２１５のソース端子２３５に対してゲート端子２４５で制御電圧を利用可能にして、各々のゲート端子２４５とソース端子２３５との間の制御電圧がその他のどの三端子スイッチ２１５のソース２３５の電位に対しても隔離されるようにする。
【００３３】
一実施形態では、回路２００は、閉成された導電路２５０を提供するために、複数のスイッチ２１５の接続部２５５の閉成を容易にする。（接続部２５５を閉成するために）制御装置２５３によって指令信号が供給された後、制御供給装置２５２は制御電圧を生成する。各々の隔離回路２８５内の抵抗４４０の適切な抵抗値を選択することにより、接続部４００及び４０５の間のターンオン電圧の遅延に影響を与て、制御電圧が先ずスイッチ２３０のソース２３５に対してスイッチ２３０のゲート２４５に印加されて、スイッチ２３０の接続部２５５を閉成して、スイッチ２３０のドレイン２４０とソース２３５とを接続するようにする。従って、スイッチ２３０のドレイン２４０がノード２７０でスイッチ２２５のソース２３５に接続されるので、スイッチ２２５のソース２３５はスイッチ２３０のソース２３５と同じ電位になり、スイッチ２３０のソース２３５には制御供給装置２５２が接続される。従って、スイッチ２３０の接続部２５５の閉成後に、制御供給装置２５２がスイッチ２３０を介してノード２７０でスイッチ２２５のソース２３５と電力接続状態になる。従って、制御供給装置２５２は、スイッチ２３０のソース２３５に対してスイッチ２２５のゲート２４５に制御電圧を印加することによりスイッチ２２５の接続部２５５を閉成することができる。前と同様な態様で、スイッチ２２５の閉成後に、制御供給装置２５２がノード２７５でスイッチ２２０のソース２３５と電力接続状態になり、そして同様にスイッチ２２０の接続部２５５を閉成することができることが理解されよう。従って、抵抗４４０の適切な抵抗値を選択することにより、複数のスイッチ２１５の接点２５５をスタガ式に相次いで閉成することができ、これは、電位制御回路２８０と共同して、基準２７７に対して単一の制御電圧を発生する単一の制御供給装置２５２の使用を可能にする。以上のことから、スイッチ２１５の既知の又は決定された閉成又は反応時間を考慮して、適切な抵抗値を選択することにより、複数のスイッチ２１５の各々のゲート２４５に、そのソース２３５が制御供給装置２５２と電力接続状態にあるスイッチ２３０から始めてスタガ式に相次ぐ態様で、制御電圧を印加できるようにすることができる。同様に、ターンオフは抵抗４４５の抵抗値の選択によって調時することができる。
【００３４】
図１及び上記の説明は３つの三端子スイッチ２２０、２２５及び２３０を持つ回路２００に関するものであるが、本発明の範囲はそれに限定されず、本発明は、供給装置２１０によって供給される全電位を分配するのに適しているような任意の数のスイッチ２１５を用いることのできる様々な実施形態の回路２００にも適用されることが理解されよう。
【００３５】
更に、回路２００の別の配置構成により本書に述べる機能を提供することができることも理解されよう。例えば、一実施形態では、スイッチ２３０に関連した隔離回路２８６は、スイッチ２３０のソース２３５が制御供給装置２５２と直接電力接続状態にあるとき、隔離変圧器４１５を必要としないことがある。このような実施形態の場合、隔離回路２８６は、例えば、論理回路４１０及び調整回路４２５の存在しない整流器回路４２０を含むように構成することができる。
【００３６】
スイッチング回路２００は、以下に述べるＭＥＭＳをベースとしたスイッチである三端子スイッチ２１５を使用するのが特に実用的であると考えられる。
【００３７】
図４は、無アーク・スイッチング・システム１０を利用する模範的な回路２００のブロック図を示し、無アーク・スイッチング・システム１０は本発明の様々な面に従って、ＭＥＭＳをベースとしたスイッチ２１５を利用することができる。現在では、ＭＥＭＳは一般に、例えば、多数の機能的に相異なる素子、例えば、機械的素子、電気機械的素子、センサ、アクチュエータ及び電子装置を、微細加工技術により共通の基板上に集積化することのできるミクロン規模の構造を表す。しかしながら、ＭＥＭＳ装置で現在利用できる多くの技術及び構造が、ナノ技術に基づく装置、例えば、１００ナノメートル未満の大きさであるような構造により数年以内に利用可能になると考えられる。従って、たとえ以下の例示の実施形態がＭＥＭＳをベースとしたスイッチング装置に言及していても、本発明の独創的な面は広義に解釈されるべきであり、またミクロン・サイズの装置に制限されるべきではないことを申し添えたい。
【００３８】
図４に示されているように、無アーク・スイッチング・システム１０を利用する回路２００の一実施形態は、スイッチング回路１２と、アーク抑圧回路１４を含む一実施形態の電位制御回路２８０とを有するものとして示されており、アーク抑圧回路１４は、ハイブリッド無アーク制限技術（ＨＡＬＴ）とも呼ばれ、スイッチング回路１２に動作上結合される。特定の実施形態では、スイッチング回路１２は、例えば、その全体を単一のパッケージ１６内にアーク抑圧回路１４と一体化することができる。他の実施形態では、スイッチング回路１２の特定の部分又は部品のみをアーク抑圧回路１４と一体化することができる。
【００３９】
図５は、複数のスイッチ２１５を含むスイッチング回路３１５の現在考えられる構成を、複数のスイッチ２１５とアーク抑圧回路１４との相互作用に特に注目して示している。図１に関して前に述べたような抵抗分圧回路網２６０及び制御供給装置２５２は図５の回路３１５の一部分であるが、図を簡潔にするために図示していないことを理解されたい。また、アーク抑圧回路１４は平衡ダイオード・ブリッジ及びパルス回路を含むことができる。更に、アーク抑圧回路１４は、スイッチ２１５の接点間のアーク形成の抑圧を容易にするように構成することができる。また、アーク抑圧回路１４は交流（ＡＣ）又は直流（ＤＣ）に応答してアーク形成の抑圧を容易にするように構成することができることを指摘することができる。
【００４０】
図４に示した模範的なスイッチング・システムの回路図１８が一実施形態に従って図５に示されている。一実施形態では、複数のスイッチ２１５は第１のＭＥＭＳスイッチ２０及び第２のＭＥＭＳスイッチ２１を含み、これらのスイッチは、各々が第１の接点２２、第２の接点２４及び第３の接点２６を持つものとして示されている。一実施形態では、第１の接点２２はドレインとして構成することができ、第２の接点２４はソースとして構成することができ、また第３の接点２６はゲートとして構成することができる。更にまた、図５に示されているように、電圧スナッバ回路３３をＭＥＭＳスイッチ２０及び２１と並列に結合し、且つ以下により詳しく説明するように高速接点開離の際に電圧オーバーシュートを制御するように構成することができる。ある特定の実施形態では、スナッバ回路３３は、スナッバ抵抗（図７の７８参照）と直列に結合されたスナッバ・コンデンサ（図７の７６参照）を含むことができる。スナッバ・コンデンサは、ＭＥＭＳスイッチ２０及び２１の順次の開放動作の際の過渡電圧分担の改善に役立つことができる。更にまた、スナッバ抵抗は、ＭＥＭＳスイッチ２０及び２１の閉成動作の際にスナッバ・コンデンサによって発生されることのある電流パルスを抑圧することができる。特定の他の実施形態では、電圧スナッバ回路３３は金属酸化物バリスタ（ＭＯＶ）（図示せず）を含むことができる。
【００４１】
本発明技術の更に別の面によれば、負荷回路４０をＭＥＭＳスイッチ２０及び２１と直列に結合することができる。負荷回路４０は電圧源（ＶＢＵＳ  ）４４を含むことができる。更に、負荷回路４０は負荷インダクタンス（ＬＬＯＡＤ）４６も含むことができ、この負荷インダクタンス（ＬＬＯＡＤ）４６は、複合負荷インダクタンスと、負荷回路４０から見た母線インダクタンスとを表す。負荷回路４０はまた、負荷回路４０から見た複合負荷抵抗を表す負荷抵抗（ＲＬＯＡＤ）４８も含むことができる。参照数字５０は、負荷回路４０とＭＥＭＳスイッチ２０及び２１とを通って流れることのできる負荷回路電流（ＩＬＯＡＤ）を表す。
【００４２】
更に、図４に関して述べたように、アーク抑圧回路１４は平衡ダイオード・ブリッジを含むことができる。図示の実施形態では、平衡ダイオード・ブリッジ２８が第１の枝路２９及び第２の枝路３１を持つものとして示されている。本書で用いる用語「平衡ダイオード・ブリッジ」は、第１及び第２の枝路２９及び３１の両方の両端間の電圧降下が実質的に等しくなり、これによって、前に述べたように、スイッチ２０のゲート２６とスイッチ２１のソース２４との間の相対電位の差を有意に低減するように構成されているダイオード・ブリッジを表すために使用される。平衡ダイオード・ブリッジ２８の第１の枝路２９は、第１の直列回路を形成するように結合された第１のダイオード（Ｄ１）３０及び第２のダイオード（Ｄ２）３２を含むことができる。同様な態様で、平衡ダイオード・ブリッジ２８の第２の枝路３１は、第２の直列回路を形成するように動作上結合された第３のダイオード（Ｄ３）３４及び第４のダイオード（Ｄ４）３６を含むことができる。
【００４３】
一実施形態では、ＭＥＭＳスイッチ２０及び２１は平衡ダイオード・ブリッジ２８の中間点同士の間に並列に結合することができる。平衡ダイオード・ブリッジの中間点は、第１及び第２のダイオード３０及び３２の間に位置する第１の中間点と、第３及び第４のダイオード３４及び３６の間に位置する第２の中間点とを含むことができる。更にまた、ＭＥＭＳスイッチ２０及び２１並びに平衡ダイオード・ブリッジ２８は、平衡ダイオード・ブリッジ２８、特にＭＥＭＳスイッチ２０及び２１に対する接続部によって生じる寄生インダクタンスを最小にすることを容易にするために堅固にパッケージ化することができる。本発明技術の模範的な面によれば、ＭＥＭＳスイッチ２０及び２１並びに平衡ダイオード・ブリッジ２８は、（後でより詳しく説明するように）ＭＥＭＳスイッチ２０及び２１のターンオフの際に負荷電流をダイオード・ブリッジ２８へ転送するときに、ＭＥＭＳスイッチ２０及び２１と平衡ダイオード・ブリッジ２８との間の固有のインダクタンスがＭＥＭＳスイッチ２０のドレイン２２とＭＥＭＳスイッチ２１のソース２４との間の電圧の数パーセント未満のｄｉ／ｄｔ電圧を生成するように、互いに対して配置されることを指摘することができる。一実施形態では、ＭＥＭＳスイッチ２０及び２１は単一のパッケージ３８内で、又は随意選択により、ＭＥＭＳスイッチ２０及び２１とダイオード・ブリッジ２８とを相互接続するインダクタンスを最小にすることを意図して同じダイで、平衡ダイオード・ブリッジ２８と一体化することができる。
【００４４】
また、アーク抑圧回路１４は平衡ダイオード・ブリッジ２８と動作上関連して結合されたパルス回路５２を含むことができる。パルス回路５２は制御装置２５３（図１参照）に応答して、スイッチ条件を検出し、そしてこのスイッチ条件に応答して、前に述べたようにＭＥＭＳスイッチ２０及び２１のスタガ式の相次ぐ開放を開始することができる。本書で用いられる用語「スイッチ条件」とは、ＭＥＭＳスイッチ２０及び２１の現在の動作状態の変更をトリガする条件を表す。例えば、スイッチ条件はＭＥＭＳスイッチ２０及び２１の第１の閉成状態を第２の開放状態へ又はＭＥＭＳスイッチ２０及び２１の第１の開放状態を第２の閉成状態へ変更させることができる。スイッチ条件は、限定するものではないが、回路故障又はスイッチのオン／オフ要求を含む多数の行為に応答して生じることができる。
【００４５】
パルス回路５２は、パルス・スイッチ５４、及び該パルス・スイッチ５４に直列結合されたパルス・コンデンサ（ＣＰＵＬＳＥ  ）５６を含むことができる。更に、パルス回路はまた、パルス・スイッチ５４と直列に結合されたパルス・インダクタンス（ＬＰＵＬＳＥ  ）５８及び第１のダイオード（ＤＰ  ）６０を含むことができる。パルス・インダクタンス（ＬＰＵＬＳＥ  ）５８、ダイオード（ＤＰ  ）６０、パルス・スイッチ５４及びパルス・コンデンサ（ＣＰＵＬＳＥ  ）５６は直列に結合されて、パルス回路５２の第１の枝路を形成することができ、この第１の枝路の構成部品はパルス電流の成形及びタイミングを容易にするように構成することができる。また、参照数字６２は、パルス回路５２を通って流れることのできるパルス回路電流（ＩＰＵＬＳＥ  ）を表す。
【００４６】
本発明の様々な面によれば、ＭＥＭＳスイッチ２０及び２１は、電位制御回路２８０のアーク抑圧回路１４によって供給されるようなほぼゼロの電圧にも拘わらず電流を通しなら、第１の閉成状態から第２の開放状態へ急速に（例えば、ピコ秒又はナノ秒の程度で）切り換えることができる。これは、ＭＥＭＳスイッチ２０及び２１の接点間に並列に結合された平衡ダイオード・ブリッジ２８を含むパルス回路５２との組み合わさった動作により達成することができる。
【００４７】
次に図６について説明すると、図６は本発明の様々な面に従った模範的なソフト・スイッチング・システム１１のブロック図を示す。図６に示されているように、ソフト・スイッチング・システム１１は、検出回路７０及び制御回路７２を含んでいる別の実施形態の電位制御回路２８０と動作上結合されたスイッチング回路１２を含む。検出回路７０はスイッチング回路１２に結合して、負荷回路における交流電源電圧（以後、「電源電圧」とも呼ぶ）又は負荷回路における交流電流（以後、「負荷回路電流」とも呼ぶ）のゼロ交差の発生を検出するように構成することができる。制御回路７２はスイッチング回路１２及び検出回路７０に結合することができ、また、（前に述べたように、図５を参照すると最も良く理解されるように）スイッチ２０のゲート２６とスイッチ２１のソース２４との間の相対電位の差が減じるように交流電源電圧又は交流負荷回路電流の検出されたゼロ交差に応答してスイッチング回路１２内の１つ以上のスイッチの無アーク・スイッチングを促進するように構成することができる。一実施形態では、制御回路７２は、スイッチング回路１２の少なくとも一部分を構成する複数のスイッチ２１５の無アーク・スイッチングを容易にするように構成することができる。
【００４８】
本発明の一面によれば、ソフト・スイッチング・システム１１はソフト又はポイント−オン−ウェーブ(point-on-wave(PoW))スイッチングを行うことができ、これによって、スイッチング回路１２内の複数のスイッチ２１５は、（例えば、図１に示されているノード２６５、２７０、２７５を含む）スイッチング回路１２の両端間の電圧がゼロであるか又はゼロに非常に近い時に閉成し、且つスイッチング回路１２を通る電流がゼロであるか又はゼロに非常に近い時に開放することができる。スイッチング回路１２の両端間の電圧がゼロであるか又はゼロに非常に近い時にスイッチを閉成することによって、前に述べたように、単一の制御電源２５２によって供給される単一の制御電圧を各スイッチで使用して、各スイッチのそれぞれの接続部２５５を閉成することができる。更に、たとえ複数のスイッチが全て同時に閉成しない場合でも、複数のスイッチが閉成するとき、複数のスイッチ２１５の接点の間の電界を低く保つことによってプリストライク(pre-strike)アーク放電を防止することができる。同様に、ソフト・スイッチング・システム１１は、スイッチング回路１２を通る電流がゼロ又はゼロに近い時にスイッチを開放することによって、最後のスイッチの電流が該スイッチの設計上の能力の範囲内に入るように設計することができる。制御回路７２は、スイッチング回路１２の複数のスイッチ２１５の開放及び閉成を、交流電源電圧又は交流負荷回路電流のゼロ交差の発生と同期させるように構成することができる。
【００４９】
次に図７を見ると、図６のソフト・スイッチング・システム１１を含むスイッチング回路３２０の一実施形態の回路図１９を示している。図示の実施形態では、回路図１９は、スイッチング回路１２、検出回路７０及び制御回路７２の一例を含む。図１に関して前に述べたような、隔離回路２８５を含めて、抵抗分圧回路網２６０及び制御供給装置２５２が図７の回路３２０の一部分であるが、図を簡潔にするために除去していることが理解されよう。
【００５０】
説明のために、図７にはスイッチング回路１２内のＭＥＭＳスイッチ２０のような単一の三端子スイッチ２０のみを図示しているが、本発明の様々な実施形態では、スイッチング回路１２が、例えば、ソフト・スイッチング・システム１１の電流及び電圧処理要件に基づいて、複数のスイッチ２０を含むことが理解されよう。一実施形態では、スイッチング回路１２は、図１に関して前に述べたように、複数のＭＥＭＳスイッチの間で電圧を分割するように直列構成に結合した複数のＭＥＭＳスイッチより成るアレイ（配列）を含むことができる。
【００５１】
別の実施形態では、スイッチング回路１２は、複数のＭＥＭＳスイッチの間で電流を分割するように並列構成に結合した複数のＭＥＭＳスイッチを持つスイッチ・モジュールを含むことができる。更に別の実施形態では、スイッチング回路１２は、複数のＭＥＭＳスイッチ・モジュールの間で電圧を同時に分割し且つ各モジュール内の複数のＭＥＭＳスイッチの間で電流を分割するように直列構成に結合した複数のＭＥＭＳスイッチ・モジュールより成るアレイを含むことができる。一実施形態では、スイッチング回路１２の１つ以上のＭＥＭＳスイッチは単一のパッケージ７４内に集積化することができる。
【００５２】
前に述べたように、模範的なＭＥＭＳスイッチ２０は３つの接点を含むことができる。一実施形態では、第１の接点はドレイン２２として構成することができ、第２の接点はソース２４として構成することができ、また第３の接点はゲート２６として構成することができる。一実施形態では、制御回路７２は、ＭＥＭＳスイッチ２０の電流状態のスイッチングを容易にするためにゲート接点２６に結合することができる。またある特定の実施形態では、ＭＥＭＳスイッチ２０の両端間での電圧の出現を遅延させるためにＭＥＭＳスイッチ２０と並列に減衰回路（スナッバ回路）３３を結合することができる。図示のように、減衰回路３３は、例えば、スナッバ抵抗７８と直列に結合されたスナッバ・コンデンサ７６を含むことができる。  
【００５３】
また、ＭＥＭＳスイッチ２０は、図７に更に示されているように負荷回路４０と直列に結合することができる。現在考えられる構成では、負荷回路４０は電圧源（ＶＳＯＵＲＣＥ）４４を含むことができ、また典型的な負荷インダクタンス（ＬＬＯＡＤ）４６及び負荷抵抗（ＲＬＯＡＤ）４８を有することができる。一実施形態では、電圧源（ＶＳＯＵＲＣＥ）４４（ＡＣ電圧源とも呼ぶ）は、交流電源電圧及び交流負荷電流（ＩＬＯＡＤ）５０を生じるように構成することができる。
【００５４】
前に指摘したように、検出回路７０は負荷回路４０内の交流電源電圧又は交流負荷電流（ＩＬＯＡＤ）５０のゼロ交差の発生を検出するように構成することができる。交流電源電圧は電圧検知回路８０により検知することができ、また交流負荷電流（ＩＬＯＡＤ）５０は電流検知回路８２により検知することができる。交流電源電圧及び交流負荷電流は、連続的に又は離散的な周期で検知することができる。
【００５５】
電源電圧のゼロ交差は、例えば、図示のゼロ電圧比較器８４のような比較器を使用することにより検出することができる。電圧検知回路８０によって検知された電圧及びゼロ電圧基準８６を、ゼロ電圧比較器８４に対する入力として用いることができる。次に、負荷回路４０の電源電圧のゼロ交差を表す出力信号８８を生成することができる。同様に、負荷電流（ＩＬＯＡＤ）５０のゼロ交差もまた、図示のゼロ電流比較器９２のような比較器を使用することにより検出することができる。電流検知回路８２によって検知された電流及びゼロ電流基準９０を、ゼロ電流比較器９２に対する入力として用いることができる。次に、負荷電流（ＩＬＯＡＤ）５０のゼロ交差を表す出力信号９４を生成することができる。
【００５６】
次いで、制御回路７２が出力信号８８及び９４を利用して、ＭＥＭＳスイッチ２０（又は、ＭＥＭＳスイッチのアレイ）の現在の動作状態を変更（例えば、開放又は閉成）すべき時を決定することができる。より詳しく述べると、制御回路７２は、交流負荷電流（ＩＬＯＡＤ）５０の検出されたゼロ交差に応答して負荷回路４０を遮断すなわち開放するために（図１に示した複数のスイッチ２１５及び図５に示したスイッチ２０及び２１のような）ＭＥＭＳスイッチ２０のアレイをスタガ式に相次いでアークの無い態様で開放するのを容易にするように構成することができる。更に、制御回路７２は、交流電源電圧の検出されたゼロ交差の応答して負荷回路４０を完成するためにＭＥＭＳスイッチ２０のアレイをスタガ式に相次いでアークの無い態様で閉成するのを容易にするように構成することができる。
【００５７】
一実施形態では、制御回路７２は、少なくとも部分的にイネーブル信号９６の状態に基づいてＭＥＭＳスイッチ２０の現在の動作状態を第２の動作状態へ切り換えるべきかどうか決定することができる。イネーブル信号９６は、例えば、接触器用途における電源オフ指令の結果として発生することができる。一実施形態では、イネーブル信号９６並びに出力信号８８及び９４は、図示のように二重Ｄ型フリップフロップ９８に対する入力として使用することができる。これらの信号は、イネーブル信号９６が活性化された（例えば、立上りでトリガされた）後の最初の電源電圧ゼロでＭＥＭＳスイッチ２０を閉成し、またイネーブル信号９６が不活性化された（例えば、立下がりでトリガされた）後の最初の負荷電流ゼロでＭＥＭＳスイッチ２０を開放するために使用することができる。図７の回路図１９に関して説明すると、イネーブル信号９６が活性であり（特定の具現化手段に依存して高又は低のいずれかである）且ついずれかの出力信号８８又は９４が検知された電圧又は電流ゼロを表している度毎に、トリガ信号１０２を発生することができる。一実施形態では、トリガ信号１０２は、例えば、ＮＯＲゲート１００により発生することができる。次いで、トリガ信号１０２はＭＥＭＳゲート駆動装置１０４に送られて、ゲート作動信号１０６を発生させる。ゲート作動信号１０６は、ＭＥＭＳスイッチ２０のゲート２６（又は、ＭＥＭＳアレイの場合には複数のゲート）に制御電圧を印加するために使用することができる。
【００５８】
これまで、ＭＥＭＳスイッチに関連してアーク抑圧回路１４及びソフト・スイッチング・システム１１の内の少なくとも一方を含む電位制御回路２８０を有する本発明の実施形態を説明したが、本発明の範囲がそのようなものに制限されないこと、また、本発明が、例えばＭＯＳＦＥＴ及びＩＧＢＴスイッチのような複数の別の三端子スイッチに関連して電位制御回路２８０を含むスイッチング回路の実施形態に適用されることが理解されよう。
【００５９】
図８は、電力供給装置２１０のような電力供給装置と接続可能である負荷２０５のような負荷をスイッチングするための方法の流れ図３５０を示す。
【００６０】
図１に関連して図８について説明すると、本方法の一実施形態は、段階３５５で、電力供給装置２１０と負荷２０５との間に接続可能な直列導電路２５０を規定することから開始し、直列導電路２５０は複数の三端子スイッチ２１５の各々のソース端子２３５及びドレイン端子２４０を含む。本方法は次いで、段階３６０で、複数の三端子スイッチ２１５の各々のゲート端子２４５とソース端子２３５との間に電力接続関係にある制御供給装置２５２によって、複数の三端子スイッチ２１５の各々のゲート端子２４５に制御電圧を利用可能にする。本方法は最後に、段階３６５で、各々の三端子スイッチ２１５のそれぞれのゲート端子２４５で受け取った制御電圧に応答して、複数の三端子スイッチ２１５の各々のそれぞれのソース端子２３５とそれぞれのドレイン端子２４０との間の接続部２５５を閉成する。
【００６１】
一実施形態は、複数の三端子スイッチ２１５の各々のソース端子２３５に対してゲート端子２４５で制御電圧を利用可能にすることを含み、複数の三端子スイッチ２１５の各々のそれぞれのゲート端子２４５とソース端子２３５との間のゲート電圧は、複数の三端子スイッチ２１５の内の他のどの三端子スイッチ２１５のソース２３５の電位に対しても隔離される。
【００６２】
一実施形態では、段階３６０で制御電圧を利用可能にするには、複数の三端子スイッチ２１５の各々のゲート端子２４５と並列接続関係にある唯一つの制御供給装置２５２を利用する。段階３６０で制御電圧を利用可能にするには、更に、複数の三端子スイッチ２１５の各々の相次ぐゲート端子２４５で制御電圧を時間遅延させることを含む。
【００６３】
本発明の一実施形態は更に、複数の三端子スイッチ２１５を第１の状態から第２の状態へ、例えば、開放状態から閉成状態へ又は閉成状態から開放状態へ変更すること、及びスイッチの状態の変更に応答して、直列導電路２５０から、複数の三端子スイッチ２１５と並列接続関係に配置された電位制御回路２８０のアーク抑圧回路１４への電気エネルギの転送を迂回させ又は受け取ることを含む。別の実施形態は更に、複数の三端子スイッチ２１５の状態の変更を、直列導電路２５０を通る交流電流及び基準２７０に対する直列導電路２５０の交流電圧の内の少なくとも一方のゼロ交差の発生と同期させることを含む。本発明の別の実施形態は、制御供給装置２５２と複数の三端子スイッチ２１５の各々のゲート端子２４５との間に直列接続した複数のスイッチ３０５，３１０を制御することを含む。
【００６４】
これまで開示したように、本発明の実施形態によっては、次の利点の幾つかを含むことができる。すなわち、（１）単一の電力供給装置の使用して、直列回路網内の複数の三端子スイッチに単一の制御電圧を供給すること、（２）コストを低減しながら回路電圧容量を増大したこと、及び（３）複雑さを低減しながら回路電圧容量を増大したことである。
【００６５】
以上、本発明を模範的な実施形態に関して説明したが、本発明の範囲から逸脱することなく、様々な変更を為すことができ、且つ構成要素を等価物と置換することができることが理解されよう。更に、本発明の範囲から逸脱することなく、特定の状況又は材料を本発明の教示に適合させるように多数の修正をなすことができる。従って、本発明は、発明を実施するための最良の又は唯一の形態として開示した特定の実施形態に制限されず、本発明は特許請求の範囲内に入る全ての実施形態を含むものである。また、図面及び明細書に本発明の模範的な実施形態を開示した。また特定の用語を用いているが、それらは特記しない限り制限する目的ではなく一般的且つ記述的な意味でのみ使用しており、従って、本発明の範囲はそれに制限されるものではない。更に、第１、第２などの用語の使用は順序や重要性を表しているものではなく、むしろ第１、第２などの用語は一要素を別の要素から区別するために用いている。また更に、数を特記していない用語はその項目が１つであることを表しているのではなく、むしろその項目が少なくとも１つ存在していることを表す。また、図面の符号に対応する特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられているものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施形態によるスイッチング回路の回路図である。
【図２】本発明の一実施形態による制御供給装置回路の回路図である。
【図３】本発明の一実施形態による隔離回路の回路図である。
【図４】本発明の一実施形態による無アーク・スイッチング・システムのブロック図である。
【図５】本発明の一実施形態によるアーク抑圧回路を含むスイッチング回路の回路図である。
【図６】本発明の一実施形態によるソフト・スイッチング・システムのブロック図である。
【図７】本発明の一実施形態によるソフト・スイッチング・システムを含むスイッチング回路の回路図である。
【図８】本発明の一実施形態に従った電力供給装置に接続可能な負荷をスイッチングするための方法の流れ図である。
【符号の説明】
【００６７】
１０  無アーク・スイッチング・システム
１１  ソフト・スイッチング・システム
１６  単一のパッケージ
１８  スイッチング・システムの回路図
１９  スイッチング回路の回路図
２０  スイッチ
２２  ドレイン
２４  ソース
２６  ゲート
２８  ブリッジ
２９  枝路
３０  ダイオード
３１  枝路
３２  ダイオード
３３  スナッバ回路／減衰回路
３４  ダイオードＤ３
３６  ダイオードＤ４
３８  パッケージ
４０  負荷回路
４４  電圧源
４６  負荷インダクタンス
４８  負荷抵抗
５０  負荷電流
５２  パルス回路
５４  パルス・スイッチ
５６  パルス・コンデンサ
５８  パルス・インダクタンス
６０  第１のダイオード
６２  パルス回路電流
７４  単一のパッケージ
７６  スナッバ・コンデンサ
７８  スナッバ抵抗
８０  電圧検知回路
８２  電流検知回路
８４  電圧比較器
８６  電圧基準
８８  出力信号
９０  電流基準
９２  ゼロ電流比較器
９４  出力信号
９６  イネーブル信号
９８  二重Ｄ型フリップフロップ
１００  ＮＯＲゲート
１０２  トリガ信号
１０４  ＭＥＭＳゲート駆動装置
１０６  ゲート作動信号
２００  回路
２１５  複数の三端子スイッチ
２２０  三端子スイッチ
２２５  三端子スイッチ
２３０  三端子スイッチ
２３５  ソース端子
２４０  ドレイン端子
２４５  ゲート端子
２５０  導電路
２５２  制御供給装置
２５５  接続部
２６０  抵抗分圧回路網
２６５  回路ノード
２７０  回路ノード
２７５  回路ノード
２７７  基準
２８５  隔離回路
２８９  発振回路
２９３  フリップフロップ回路
２９７  ＮＡＮＤゲート
３０１  ＮＡＮＤゲート
３０５  抵抗
３０９  抵抗
３１３  コンデンサ
３１５  スイッチング回路
３２０  スイッチング回路
３５０  流れ図
３７５  接続部
３８０  イネーブル入力
３８５  接続部
３９０  接続部
３９５  イネーブル入力
４００  ゲート出力接続部
４０５  ソース出力接続部
４１０  論理回路
４１５  変圧器
４２０  整流器
４２５  調整回路
４３０  ＮＡＮＤゲート
４３５  コンデンサ
４４０  抵抗
４４５  抵抗
４５０  抵抗
４５５  トランジスタ
４６０  ダイオード
４６２  ベース
４６４  エミッタ
【図１】
0005432489.tif 000002
【図２】
0005432489.tif 000003
【図３】
0005432489.tif 000004
【図４】
0005432489.tif 000005
【図５】
0005432489.tif 000006
【図６】
0005432489.tif 000007
【図７】
0005432489.tif 000008
【図８】
0005432489.tif 000009