(57)【特許請求の範囲】
【請求項１】
電源ラインを介して被試験デバイスの電源端子に電源信号を供給する試験装置用の電源装置であって、
前記被試験デバイスの前記電源端子に供給される前記電源信号に応じたアナログ観測値をフィードバックラインを介して受け、前記アナログ観測値をアナログ／デジタル変換してデジタル観測値を生成する第１Ａ／Ｄコンバータと、
前記第１Ａ／Ｄコンバータからの前記デジタル観測値が所定の基準値と一致するように調節される制御値を、制御パラメータを用いてデジタル演算処理によって生成するデジタル信号処理回路と、
前記制御値をデジタル／アナログ変換し、その結果得られるアナログの電源信号を、前記電源ラインを介して前記被試験デバイスの電源端子に供給するＤ／Ａコンバータと、
前記被試験デバイスの電源端子が接続されるべきノードに、前記電源ラインを介して所定の周波数成分を含む試験信号を印加するとともに、前記試験信号を印加した結果前記ノードに生ずる観測信号を前記フィードバックラインを介して受け、前記試験信号および前記観測信号に応じて前記電源装置と前記被試験デバイスの電源端子の間の寄生インピーダンスの特性を測定し、測定された前記寄生インピーダンスにもとづいて前記デジタル信号処理回路の前記制御パラメータを生成する負荷推定部と、
を備えることを特徴とする電源装置。
【請求項２】
その出力端子が前記電源ラインに接続され、その第１入力端子に前記Ｄ／Ａコンバータからの前記電源信号を受け、その第２入力端子に前記試験信号が入力される第１セレクタをさらに備えることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記負荷推定部は、
前記試験信号を生成する信号発生器と、
前記観測信号をデジタルの観測値に変換する第２Ａ／Ｄコンバータと、
前記第２Ａ／Ｄコンバータの出力値と、前記試験信号に応じたデジタル値にもとづき、前記制御パラメータを生成する演算部と、
を含むことを特徴とする請求項１または２に記載の電源装置。
【請求項４】
その入力端子が前記フィードバックラインと接続され、その第１出力端子が前記第１Ａ／Ｄコンバータの入力端子に接続され、その第２出力端子が前記第２Ａ／Ｄコンバータの入力端子と接続された第２セレクタをさらに備えることを特徴とする請求項３に記載の電源装置。
【請求項５】
前記負荷推定部は、前記試験信号および前記観測信号にもとづき、前記電源ラインおよび前記フィードバックラインを含む経路の伝達関数を計算し、当該伝達関数に応じて前記制御パラメータを生成することを特徴とする請求項１から４のいずれかに記載の電源装置。
【請求項６】
前記試験信号は、疑似乱数２値信号、パルス信号、周波数スイープ信号のいずれかであることを特徴とする請求項１から５のいずれかに記載の電源装置。
【請求項７】
前記負荷推定部により取得された前記伝達関数に応じた信号を、前記基準値に重畳する信号重畳部をさらに備えることを特徴とする請求項５に記載の電源装置。
【請求項８】
前記負荷推定部により取得された前記伝達関数に応じた信号を、前記デジタル観測値と前記基準値の差分値に重畳する信号重畳部をさらに備えることを特徴とする請求項５に記載の電源装置。
【請求項９】
前記負荷推定部により取得された前記伝達関数に応じた信号を、前記制御値に重畳する信号重畳部をさらに備えることを特徴とする請求項５に記載の電源装置。
【請求項１０】
電源ラインを介して被試験デバイスの電源端子に電源信号を供給する試験装置用の電源装置であって、
前記被試験デバイスの前記電源端子に供給される前記電源信号に応じた観測値をフィードバックラインを介して受け、前記観測値が所定の基準値と一致するように調節される前記電源信号を生成する電源ユニットと、
所定の周波数成分を含む試験信号を生成し、当該試験信号を被試験デバイスの電源端子が接続されるべきノードに電源ラインを介して印加するとともに、前記試験信号を印加した結果ノードに生ずる観測信号をフィードバックラインを介して受け、前記試験信号および前記観測信号に応じて前記電源装置と前記被試験デバイスの電源端子の間の寄生インピーダンスの特性を測定し、測定された前記寄生インピーダンスにもとづいて前記電源ユニットによる信号処理に使用される制御パラメータを設定する負荷推定部と、
を備えることを特徴とする電源装置。
【請求項１１】
被試験デバイスに対して電源を供給する請求項１から１０のいずれかに記載の電源装置を備えることを特徴とする試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験デバイスに電源電圧もしくは電源電流を供給する電源装置に関する。
【背景技術】
【０００２】
試験装置は、被試験デバイス（ＤＵＴ）に電源電圧もしくは電源電流（以下、電源電圧Ｖｄｄという）を供給する電源装置を備える。図１は、従来の電源装置を模式的に示すブロック図である。電源装置１１００は、電源出力部１０２６と、電源出力部１０２６を制御する周波数制御コントローラ（以下、コントローラという）１０２４を備える。たとえば電源出力部１０２６は、オペアンプ（バッファ）、ＤＣ／ＤＣコンバータやリニアレギュレータ、あるいは定電流源であり、ＤＵＴ１に供給すべき電源電圧もしくは電源電流（出力信号ＯＵＴ）を生成する。
【０００３】
ＤＵＴ１の電源端子の直近には、デカップリングキャパシタＣ１が設けられ、また電源装置１１００の出力端子とＤＵＴ１の電源端子の間は、ケーブルを介して接続される。電源装置１１００の制御対象は、電源出力部１０２６の出力信号ＯＵＴではなく、実際にＤＵＴ１の電源端子に印加される電源電圧Ｖｄｄである。従来においてコントローラ１０２４は、フィードバックされた観測値（制御対象）と所定の参照値（基準値）の差分値がゼロとなるように、制御値を出力する。観測値としては、ＤＵＴ１に供給される電源電圧や電源電流などに応じたフィードバック信号が例示される。たとえば図１に減算器のシンボルで示される回路要素１０２２は、誤差増幅器（演算増幅器）であり、観測値と基準値の誤差を増幅する。アナログのコントローラ１０２４は、誤差がゼロとなるように制御値を生成する。電源出力部１０２６の状態は、制御値に応じてフィードバック制御され、その結果、制御対象である電源電圧Ｖｄｄが目標値に安定化される。制御対象１０１０を制御する際に考慮すべきパラメータは、寄生パラメータ１０３０として模式的に示される。寄生パラメータ１０３０には、電源ケーブルや電源装置１１００内部の寄生抵抗、寄生容量、寄生インダクタなどが含まれる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来では、コントローラ１０２４はアナログ回路を用いて構成されていた。したがってその総合的な性能は、それを構成するアナログ素子の性能で固定的に決定されるという問題がある。つまり、ある制御対象１０１０および寄生パラメータ１０３０を想定して設計された電源装置１１００は、制御対象１０１０や寄生パラメータ１０３０が設計時の想定値とは異なるものであるとき、設計通りの性能を発揮することができない。
【０００５】
また従来では、制御対象１０１０および寄生パラメータ１０３０を、それらとよくフィッティングする等価回路を用いて近似していたが、こうした近似には高精度が期待できない。そこで従来では、コントローラ１０２４のフィードバック帯域を狭く設計し、不本意ながらも特性を悪化させ、回路動作の安定化を図る必要があった。
【０００６】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、負荷や寄生インピーダンスに応じた最適な制御が可能な電源装置の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、電源ラインを介して被試験デバイスの電源端子に電源信号を供給する試験装置用の電源装置に関する。電源装置は、被試験デバイスの電源端子に供給される電源信号に応じたアナログ観測値をフィードバックラインを介して受け、アナログ観測値をアナログ／デジタル変換してデジタル観測値を生成する第１Ａ／Ｄコンバータと、第１Ａ／Ｄコンバータからのデジタル観測値が所定の基準値と一致するように調節される制御値をデジタル演算処理によって生成するデジタル信号処理回路と、制御値をデジタル／アナログ変換し、その結果得られるアナログの電源信号を電源ラインを介して被試験デバイスの電源端子に供給するＤ／Ａコンバータと、所定の周波数成分を含む試験信号を生成し、当該試験信号を、被試験デバイスの電源端子が接続されるべきノードに電源ラインを介して印加するとともに、試験信号を印加した結果ノードに生ずる観測信号をフィードバックラインを介して受け、試験信号および観測信号に応じて、デジタル信号処理回路の制御パラメータを生成する負荷推定部と、を備える。
【０００８】
試験信号は、電源ライン、被試験デバイスの周辺に設けられるバイパスコンデンサ、被試験デバイスが装着されるソケット（パフォーマンスボード）などに起因する寄生インピーダンスを介して、観測信号として戻ってくる。つまり、観測信号と試験信号の関係から、寄生インピーダンスの特性を測定することができ、その特性をデジタル信号処理回路の信号処理における制御パラメータに反映させることにより、寄生インピーダンスに応じた最適な制御が可能となる。
【０００９】
ある態様の電源装置は、その出力端子が電源ラインに接続され、その第１入力端子にＤ／Ａコンバータからの電源信号を受け、その第２入力端子に試験信号が入力される第１セレクタをさらに備えてもよい。
【００１０】
負荷推定部は、試験信号を生成する信号発生器と、観測信号をデジタルの観測値に変換する第２Ａ／Ｄコンバータと、第２Ａ／Ｄコンバータの出力値と、試験信号に応じたデジタル値にもとづき、制御パラメータを生成する演算部と、を含んでもよい。
【００１１】
ある態様の電源装置は、その入力端子がフィードバックラインと接続され、その第１出力端子が第１Ａ／Ｄコンバータの入力端子に接続され、その第２出力端子が第２Ａ／Ｄコンバータの入力端子と接続された第２セレクタをさらに備えてもよい。
【００１２】
負荷推定部は、試験信号および観測信号にもとづき、電源ラインおよびフィードバックラインを含む経路の伝達関数を計算し、当該伝達関数に応じて制御パラメータを生成してもよい。
【００１３】
試験信号は、疑似乱数２値信号（Pseudo Random Binary Sequence）、パルス信号、周波数スイープ信号のいずれかであってもよい。
【００１４】
ある態様において電源装置は、負荷推定部により取得された伝達関数に応じた信号を、基準値に重畳する信号重畳部をさらに備えてもよい。
【００１５】
ある態様において電源装置は、負荷推定部により取得された伝達関数に応じた信号を、デジタル観測値と基準値の差分値に重畳する信号重畳部をさらに備えてもよい。
【００１６】
ある態様において電源装置は、負荷推定部により取得された前記伝達関数に応じた信号を、前記制御値に重畳する信号重畳部をさらに備えることを特徴とする請求項５に記載の電源装置。
【００１７】
本発明の別の態様もまた、電源装置である。この電源装置は、被試験デバイスの電源端子に供給される電源信号に応じた観測値をフィードバックラインを介して受け、観測値が所定の基準値と一致するように調節される電源信号を生成する電源ユニットと、被試験デバイスの電源端子が接続されるべきノードに、電源ラインを介して所定の周波数成分を含む試験信号を印加するとともに、試験信号を印加した結果ノードに生ずる観測信号をフィードバックラインを介して受け、試験信号および観測信号に応じて、電源ユニットによる信号処理を設定する負荷推定部と、を備える。
【００１８】
この態様によると、寄生インピーダンスに応じた最適な制御が可能となる。
【００１９】
本発明のさらに別の態様は、試験装置である。この試験装置は、被試験デバイスに対して電源を供給する上述のいずれかの態様の電源装置を備える。
この態様によると、電源の影響を抑制しつつ、被試験デバイスの良否や不良箇所を判定できる。
【００２０】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２１】
本発明のある態様によれば、負荷や寄生インピーダンスに応じた最適な制御が可能な電源装置が提供される。
【図面の簡単な説明】
【００２２】
【図１】従来の電源装置を模式的に示すブロック図である。
【図２】実施の形態に係る電源装置を備える試験装置を示すブロック図である。
【図３】図３（ａ）は、離散時間型のＰＲＢＳ信号を、図３（ｂ）は、ＰＲＢＳ信号を図２に示されるＬＣＲ型フィルタで構成される寄生パラメータに与えたときの観測値を示すシミュレーション波形図である。
【図４】図４は、変形例に係る電源装置を示すブロック図である。
【図５】図５（ａ）は、図４の電源装置のブロック図であり、図５（ｂ）、（ｃ）は、変形例に係る電源装置を示すブロック図である。
【発明を実施するための形態】
【００２３】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２４】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２５】
図２は、実施の形態に係る電源装置１００を備える試験装置２示すブロック図である。試験装置２は、ＤＵＴ１に信号を与え、ＤＵＴ１からの信号を期待値と比較して、ＤＵＴ１の良否や不良箇所を判定する。
【００２６】
試験装置２は、ドライバＤＲ、コンパレータ（タイミングコンパレータ）ＣＰ、電源装置１００などを備える。ドライバＤＲは、ＤＵＴ１に対してテストパターン信号を出力する。このテストパターン信号は図示しないタイミング発生器ＴＧ、パターン発生器ＰＧおよび波形整形器ＦＣ（Format Controller）などによって生成され、ドライバＤＲに入力される。ＤＵＴ１が出力する信号は、コンパレータＣＰに入力される。コンパレータＣＰは、ＤＵＴ１からの信号を所定のしきい値と比較し、比較結果を適切なタイミングでラッチする。コンパレータＣＰの出力は、その期待値と比較される。以上が試験装置２の概要である。
【００２７】
電源装置１００は、ＤＵＴ１に対する電源電圧Ｖｄｄもしくは電源電流（以下、電源信号Ｓ１ともいう）を生成し、電源ケーブル（電源ライン）４などを介して、ＤＵＴ１の電源端子Ｐ１へと供給する。ＤＵＴ１の電源端子Ｐ１に供給される電源信号を、Ｓ１と区別してＳ２と記す。
寄生パラメータ３０は、図１で説明したのと同様、制御対象１０を制御する際に考慮すべきパラメータを模式的に示す。つまり寄生パラメータ３０は、実際の回路において明示的な要素として存在するわけではなく、それは電源ライン４やコネクタ（不図示）に起因するインピーダンス成分として把握される。
【００２８】
試験装置２は、ＤＵＴ１の状態をダイナミックに切りかえながら、ＤＵＴ１を試験する。したがって、ＤＵＴ１の消費電流すなわち電源装置１００の負荷はダイナミックに変動する。本実施の形態では、電源信号Ｓ１は電源電圧Ｖｄｄである。
【００２９】
一般的な電源装置は負荷が急激に変動すると、フィードバックによる電源信号の制御が追従できなくなり、出力信号が目標値から逸脱する。試験装置２において電源装置の出力信号が変動すると、ＤＵＴ１が出力する信号に影響を及ぼしてしまう。つまりコンパレータＣＰによって判定された不良（Ｆａｉｌ）が、ＤＵＴ１そのものに起因するものなのか、電源装置に起因するものなのかを区別できなくなる。
【００３０】
特に試験工程におけるＤＵＴ１の負荷変動は、ＤＵＴ１が出荷された後にセット（電子機器）に搭載された状態での負荷変動よりも大きい。かかる事情から試験装置２に搭載される電源装置１００には、負荷変動に対する追従性が厳しく要求される。以下では、試験装置２に好適に利用可能な電源装置１００の構成を説明する。
【００３１】
電源装置１００は、第１Ａ／Ｄコンバータ２２、デジタル信号処理回路２４、第１Ｄ／Ａコンバータ２６、負荷推定部４０、第１セレクタ５０、第２セレクタ５２を備える。
【００３２】
第１Ａ／Ｄコンバータ２２は、ＤＵＴ１の電源端子Ｐ１に供給される電源信号Ｓ２に応じたアナログ観測値Ｓ２’をフィードバックライン６を介して受け、それをアナログ／デジタル変換して、デジタル観測値Ｓ３を生成する。アナログ観測値Ｓ２’は、ＤＵＴ１に供給される電源電圧Ｖｄｄそのものであってもよいし、電源電圧Ｖｄｄを分圧により降圧した電圧であってもよい。
【００３３】
デジタル信号処理回路２４は、デジタル演算処理によってデジタルの制御値Ｓ４を生成する。デジタル制御値Ｓ４は、第１Ａ／Ｄコンバータ２２からのデジタル観測値Ｓ３が所定の基準値Ｒｅｆと一致するように調節される。たとえばデジタル信号処理回路２４は、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）またはＦＰＧＡ（Field Programmable Gate Array）などで構成することができる。
【００３４】
デジタル信号処理回路２４は、その信号処理の内容、言い換えれば制御特性が変更可能に構成される。たとえばデジタル信号処理回路２４は、デジタル観測値Ｓ３と基準値Ｒｅｆの差分にもとづき、ＰＩＤ（比例、積分、微分）制御を行ってもよい。この場合、信号処理の内容の変更は、ＰＩＤ制御における各種のパラメータ（たとえば利得、フィルタの次数やカットオフ周波数）の変更、あるいは演算式の変更であってもよい。あるいはデジタル信号処理回路２４は、ＰＩＤ制御に代えて、Ｐ制御、ＰＩ制御、ＰＤ制御のいずれかを行ってもよい。
【００３５】
またデジタル信号処理回路２４は、信号処理の内容を変更する際に、ＰＩＤ、Ｐ、ＰＩ、ＰＤなどの制御方式自体を切りかえてもよい。
【００３６】
第１Ｄ／Ａコンバータ２６は、デジタル制御値Ｓ４をデジタル／アナログ変換し、その結果得られるアナログの電源信号Ｓ１を、電源ライン４を介してＤＵＴ１の電源端子Ｐ１へ供給する。
【００３７】
電源装置１００は、通常モードとキャリブレーションモードが切りかえ可能に構成される。電源装置１００は、ＤＵＴ１を試験する際には通常モードに設定され、ＤＵＴ１に対して電源信号を供給する。
電源装置１００は、通常モードに先立ち、キャリブレーションモードに設定される。キャリブレーションモードにおいて、電源装置１００は、寄生パラメータ３０や制御対象１０などの負荷特性が推定し、推定された負荷特性に応じて、デジタル信号処理回路２４の制御パラメータＳ８を設定する。
【００３８】
第１セレクタ５０は、その出力端子が電源ライン４に接続され、その第１入力端子（０）に第１Ｄ／Ａコンバータ２６からの電源信号Ｓ１を受け、その第２入力端子（１）に負荷推定部４０からの試験信号Ｓ７が入力される。
【００３９】
第２セレクタ５２は、その入力端子がフィードバックライン６と接続され、その第１出力端子（０）が第１Ａ／Ｄコンバータ２２の入力端子に接続され、その第２出力端子（１）が第２Ａ／Ｄコンバータ４４の入力端子と接続される。
【００４０】
第１セレクタ５０および第２セレクタ５２はそれぞれ、通常モードにおいて第１入力端子（０）側にオンし、キャリブレーションモードにおいて第２入力端子（１）側にオンする。
【００４１】
負荷推定部４０は、キャリブレーションモードにおいて、負荷特性を推定し、それに応じた制御パラメータＳ８を生成する。負荷推定部４０は、ＤＵＴ１の電源端子Ｐ１が接続されるべきノードＮ１に、電源ライン４を介して所定の周波数成分を含む試験信号Ｓ７を印加する。そして試験信号Ｓ７を印加した結果、ノードＮ１に生ずる観測信号Ｓ２をフィードバックライン６を介して受け、試験信号Ｓ７および観測信号Ｓ２’に応じて、デジタル信号処理回路２４の制御パラメータを生成し、デジタル信号処理回路２４に設定する。
【００４２】
具体的には負荷推定部４０は、信号発生器４２、第２Ａ／Ｄコンバータ４４、第３Ａ／Ｄコンバータ４６、演算部４８を備える。
信号発生器４２は、予め定められた試験信号Ｓ７を発生する。試験信号Ｓ７は、幅広い周波数成分を含んでいることが好ましく、たとえば疑似乱数２値信号は、この条件を満たす上に、生成が容易であるため好適に利用できる。それに代えて、パルス信号、周波数スイープ信号、あるいはそれらに類するさまざまな信号を利用することができる。
【００４３】
信号発生器４２により生成された試験信号Ｓ７は、電源ライン４を介してノードＮ１に達し、フィードバックライン６を介してアナログ観測値Ｓ２’として負荷推定部４０に入力される。電源ライン４、フィードバックライン６および制御対象１０により形成される経路が、無損失、かつ周波数依存性を有しないとき、アナログ観測値Ｓ２’は試験信号Ｓ７と等しくなるであろう。ところが現実的な試験装置２では、寄生パラメータ３０や制御対象１０のインピーダンスの影響により、アナログ観測値Ｓ２’は試験信号Ｓ７とは異なるであろう。
【００４４】
第２Ａ／Ｄコンバータ４４は、アナログ観測値Ｓ２’をデジタルの観測値に変換する。演算部４８は、第２Ａ／Ｄコンバータ４４の出力値と、試験信号Ｓ７に応じたデジタル値にもとづき、制御パラメータＳ８を生成する。試験信号Ｓ７に応じたデジタル値は、第３Ａ／Ｄコンバータ４６によって試験信号Ｓ７をデジタル値に変換することにより生成してもよいし、信号発生器４２からデジタル値を直接受け取ってもよい。
【００４５】
負荷推定部４０のハードウェアリソースは、可能な限りその他のハードウェアリソースと共有化してもよい。たとえばひとつのＡ／Ｄコンバータを、通常モードにおいて第１Ａ／Ｄコンバータ２２として動作させ、キャリブレーションモードにおいて第２Ａ／Ｄコンバータ４４として動作させてもよい。また、ハードウェアリソースは、従来の試験装置に設けられる既存ハードウェアリソースを流用してもよい。たとえば信号発生器４２などは、試験装置のパターン発生器などを利用して構成してもよい。
【００４６】
演算部４８は、試験信号Ｓ７および観測信号Ｓ２’にもとづき、電源ライン４およびフィードバックライン６を含む経路の伝達関数Ｇ（ｚ）を計算し、当該伝達関数Ｇ（ｚ）に応じて制御パラメータＳ８を生成する。伝達関数Ｇ（ｚ）の算出には、公知の方法を利用することができ、たとえばＡＲＸ（Auto-Regressive eXogenous）モデルを利用した最小二乗推定が利用できる。なお、この手法は無数に存在する手法のひとつに過ぎず、その他の方法、たとえばフーリエ変換法、振幅・位相プロットによる手法などを用いてもよく、特に限定されるものではない。
【００４７】
また、伝達関数Ｇ（ｚ）にもとづく、最適な制御パラメータの決定についても、さまざまな手法が提案されている。たとえばＰＩＤ制御系においては、ステップ応答法であるＣＨＲ（Chein，Hrones and Reswick）法を用いることができる。あるいは限界感度法やステップ応答法であるＺＮ法（Ziegler Nichols）を用いることも可能である。
【００４８】
以上が電源装置１００の構成である。続いてその動作を説明する。
【００４９】
まず電源装置１００がキャリブレーションモードに設定される。そして負荷推定部４０が試験信号Ｓ７を発生し、それに応じたアナログ観測値Ｓ２’を測定することで、電源ライン４およびフィードバックライン６を含む経路の周波数特性、つまり伝達関数Ｇ（ｚ）を推定する。
【００５０】
図３（ａ）、（ｂ）はそれぞれ、離散時間型のＰＲＢＳ信号と、それを図２に示されるＬＣＲ型フィルタで構成される寄生パラメータ３０に与えたときの観測値Ｓ２’を示すシミュレーション波形図である。シミュレーションでは、Ｌ＝２００ｎＨ，Ｃ＝６μＦ、Ｒ＝０．１Ωを想定している。
【００５１】
ＬＣＲ回路の離散時間伝達関数Ｇ（ｚ）は、５つのパラメータａ１〜ａ２、ｂ０〜ｂ２を用いて式（１）で表すことができる。
Ｇ（ｚ）＝（ｂ０＋ｂ１・ｚ−１＋ｂ２・Ｚ−２）／（１＋ａ１・ｚ−１＋ａ２・Ｚ−２）  …（１）
１０００個の入出力データと、それに対応する１０００個の出力データから、ＡＲＸモデルによる最小二乗推定により各パラメータａ１〜ａ２、ｂ０〜ｂ２を計算すると、
ａ１＝−１．５９７６４８０３８８９３８８０１
ａ２＝  ０．７７８８０４２８５２０７２８２
ｂ０＝  ０．００００００００３７４４６８５
ｂ１＝  ０．０９４３７３０９１７８１５４８
ｂ２＝  ０．０８６７８３１２００７１３１６
が得られる。
【００５２】
一方、ＬＣＲ回路の連続時間伝達関数ＧＬＣＲ（ｓ）は、式（２）で与えられる。
ＧＬＣＲ（ｓ）＝（１／ＬＣ）／｛ｓ２＋Ｒ／Ｌ・ｓ＋１／（ＬＣ）｝    …（２）
Ｌ＝２００ｎＨ，Ｃ＝６μＦ、Ｒ＝０．１Ωのとき、式（２）の伝達関数ＧＬＣＲ（ｓ）を２Ｍｓｐｓで離散化すると、
ａ１＝−１．５９８
ａ２＝  ０．７７８８
ｂ０＝  ０
ｂ１＝  ０．０９４３８
ｂ２＝  ０．０８６７８
が得られ、試験信号Ｓ７およびアナログ観測値Ｓ２’から推定されるパラメータと精度よく一致することがわかる。
【００５３】
このようにして推定した伝達関数Ｇ（ｚ）にもとづき、負荷推定部４０はデジタル信号処理回路２４の制御パラメータＳ８を最適化する。この制御パラメータＳ８は、寄生パラメータ３０および制御対象１０の実際のインピーダンスを考慮して最適化されることになる。
【００５４】
続いて通常モードに設定される。通常モードでは、キャリブレーションモードにおいて最適化された制御パラメータＳ８を用いて、フィードバック制御を行い、電源信号Ｓ２（Ｖｄｄ）を基準値Ｒｅｆと一致させる。これにより、電源端子Ｐ１に生ずる電源信号Ｓ２を従来よりも安定させることができ、電源変動が少ない環境にてＤＵＴ１を試験することができる。
【００５５】
以上が電源装置１００の動作である。
【００５６】
寄生パラメータ３０や制御対象１０は、試験装置２が利用される環境ごとに大きく異なる。従来では電源装置１００の設計者は、設計段階において、制御対象１０および制御対象１０のインピーダンスを想定し、想定したインピーダンスにもとづき電源装置の制御特性を決定していた。したがって、想定とは異なる寄生パラメータ３０や制御対象１０が接続されると、電源装置１００の性能が劣化するという問題が生じていた。性能の劣化は、リンギングの増大やセトリング時間の長期化として現れる。
【００５７】
これに対して実施の形態に係る電源装置１００によれば、試験装置２ごとの寄生パラメータ３０および制御対象１０のインピーダンスに対して最適化された制御パラメータＳ８を用いて電源信号Ｓ２が生成されるため、従来よりも電源信号Ｓ２の安定性を高めることができる。
【００５８】
負荷推定部４０の構成要素は、試験装置２の既存のハードウェアを流用することが可能であるから、負荷推定部４０が、試験装置２のコストに与えるインパクトはそれほど大きくないという利点もある。
【００５９】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００６０】
図４は、変形例に係る電源装置１００ａを示すブロック図である。一般的な電源装置は、ＤＵＴ１の電源端子Ｐ１に与えられる電源信号Ｓ２を一定の目標値に安定化させることが求められるが、図４の電源装置１００ａは、電源信号Ｓ２に、ランダムノイズ、正弦波、矩形波などの任意波形ｎｙを重畳する機能を有する。
【００６１】
図４においてデジタル信号処理回路２４ａは、図２のデジタル信号処理回路２４に加えて、信号重畳部２５をさらに備える。信号重畳部２５は、負荷推定部４０により取得された伝達関数Ｇ（ｚ）に応じた信号ｎを基準値Ｒｅｆに重畳する。信号重畳部２５は、伝達関数Ｇ（ｚ）に応じた信号ｎを生成する信号発生器６２と、信号ｎと基準値Ｒｅｆを加算する加算器６０を含む。
【００６２】
図５（ａ）は、図４の電源装置１００ａのブロック図である。ｙは、電源端子Ｐ１に生ずる電源信号Ｓ２に相当し、Ｇｃは図２のデジタル信号処理回路２４の伝達関数を、Ｇβはフィードバックライン６や第１Ａ／Ｄコンバータ２２等を含むフィードバック経路の伝達関数を、Ｇｐは寄生パラメータ３０および制御対象１０を含めた伝達関数を示す。
【００６３】
図５（ａ）においては、式（３）が成り立つ。
ｙ＝Ｒｅｆ・ＧｃＧｐ／（１＋ＧβＧｃＧｐ）＋ｎｙ・ＧｎＧｃＧｐ／（１＋ＧβＧｃＧｐ）…（３）
したがって、
Ｇｎ＝Ｇβ＋（ＧｃＧｐ）−１    …（４）
を満たすとき、
ｙ＝Ｒｅｆ・ＧｃＧｐ／（１＋ＧβＧｃＧｐ）＋ｎｙ    …（５）
が成り立つ。つまり、制御量ｙに重畳すべき信号ｎｙに式（４）で与えられる伝達関数Ｇｎを作用させた信号ｎ＝ｎｙ・Ｇｎを、基準値ｒｅｆに重畳すると、制御量ｙに信号ｎｙをそのまま発生させることができる。
【００６４】
ここでＧｃ、Ｇｐ、Ｇβは、いずれも設計値、あるいは負荷推定部４０による推定値、それらの組み合わせから算出することができ、したがって式（４）の伝達関数Ｇｎは、計算することができる。たとえばＧβ＝ＧＰという近似を用いてもよい。あるいはフィードバックラインの寄生パラメータは経験則上、制御特性に大きな影響を与えないことから、Ｇβについては、設計パラメータにもとづく計算値を用いてもよい。図５（ａ）および図４の信号発生器６２は、電源信号Ｓ２に重畳すべき信号ｎｙに、式（４）を満たす伝達関数Ｇｎを作用させた信号ｎを生成すればよい。
【００６５】
このように、負荷推定部４０によって推定された伝達関数Ｇ（ｚ）を利用して信号ｎを生成することにより、所望の信号成分ｎｙを電源信号Ｓ２に発生させることができる。
【００６６】
図５（ｂ）は、変形例に係る電源装置１００ｂを示すブロック図である。図５（ｂ）の電源装置１００ｂは、信号重畳部２５ｂがフィードバックループ内に配置される点で、図４や図５（ａ）の電源装置と異なっている。すなわちこの変形例において信号重畳部２５ｂは、コントローラ２４の後段に設けられており、負荷推定部４０により取得された伝達関数Ｇｎ（ｚ）に応じた信号ｎ＝Ｇｎ（ｚ）・ｎｙを、デジタル信号処理回路２４の出力値（制御値Ｓ４）に重畳する。
【００６７】
図５（ｂ）の電源装置１００ｂでは、式（６）が成り立つ。
ｙ＝Ｒｅｆ・ＧｃＧｐ／（１＋ＧβＧｃＧｐ）＋ｎｙ・ＧｎＧｐ／（１＋ＧβＧｃＧｐ）…（６）
したがって、
Ｇｎ＝Ｇｐ−１＋ＧβＧｃ    …（７）
を満たすとき、式（５）が成り立ち、制御量ｙに信号ｎｙをそのまま発生させることができる。
【００６８】
図５（ｃ）は、別の変形例に係る電源装置１００ｃを示すブロック図である。図５（ｃ）の電源装置１００ｃは、図５（ｂ）の電源装置１００ｂに加えて、信号重畳部２５ｃを備える。信号重畳部２５ｃは、負荷推定部４０により取得された伝達関数Ｇｎ１（ｚ）に応じた信号ｎ１＝Ｇｎ１（ｚ）・ｎｙを、デジタル観測値Ｇβ・ｙと基準値Ｒｅｆの差分値（Ｇβ・ｙ−Ｒｅｆ）に重畳する。信号重畳部２５ｂは、負荷推定部４０により取得された伝達関数Ｇｎ２（ｚ）に応じた信号ｎ２＝Ｇｎ２・ｎｙを、デジタル信号処理回路２４の出力値（制御値Ｓ４）に重畳する。
【００６９】
図５（ｃ）の電源装置１００ｃでは、式（８）が成り立つ。
ｙ＝Ｒｅｆ・ＧｃＧｐ／（１＋ＧβＧｃＧｐ）＋ｎｙ・（Ｇｎ２Ｇｐ＋Ｇｎ１ＧｃＧｐ）／（１＋ＧβＧｃＧｐ）…（８）
【００７０】
図５（ｃ）において、Ｇｎ１＝Ｇβ、Ｇｎ２＝Ｇｐ−１を満たすとき、式（５）が成り立ち、制御量ｙに信号ｎｙをそのまま発生させることができる。
【００７１】
図５（ｃ）において、信号重畳部２５ｂを省略した変形例も有効である。この場合、式（８）に、Ｇｎ２＝０を代入した式（９）が成り立つ。
ｙ＝Ｒｅｆ・ＧｃＧｐ／（１＋ＧβＧｃＧｐ）＋ｎｙ・（Ｇｎ１ＧｃＧｐ）／（１＋ＧβＧｃＧｐ）…（９）
したがって、
Ｇｎ１＝（１＋ＧβＧｃＧｐ）／（ＧｃＧｐ）…（１０）
を満たすときに、式（５）が成り立ち、制御量ｙに信号ｎｙをそのまま発生させることができる。
【００７２】
実施の形態では、通常モードとキャリブレーションモードを切り替える場合を説明したが本発明はそれに限定されない。たとえば通常モードにてＤＵＴ１を実動作させた状態（オンライン）において、負荷推定部４０を動作させて負荷を推定し、推定した負荷にもとづいてデジタル信号処理回路２４の制御パラメータを設定してもよい。この場合、セレクタ５０に代えて、制御値Ｓ１と試験信号Ｓ７を合成する回路を設け、第２セレクタ５２に代えて、２つの経路に信号を分配する分配機を設けてもよい。
【００７３】
実施の形態では、電源装置１００が主としてデジタル回路で構成される場合を説明したが、これをすべてアナログ回路で構成してもよい。この場合、図２のデジタル信号処理回路２４、第１Ｄ／Ａコンバータ２６、第１Ａ／Ｄコンバータ２２が構成する電源ユニットに代えて、アナログの電源ユニットが設けられる。電源ユニットは、ＤＵＴ１の電源端子Ｐ１に供給される電源信号Ｓ２に応じた観測値Ｓ２’をフィードバックライン６を介して受け、観測値Ｓ２’が所定の基準値Ｒｅｆと一致するように調節される電源信号Ｓ１を生成する。そして負荷推定部４０は、所定の周波数成分を含む試験信号Ｓ７を生成し、試験信号Ｓ７をＤＵＴ１の電源端子Ｐ１が接続されるべきノードＮ１に、電源ライン４を介して印加するとともに、試験信号Ｓ７を印加した結果、ノードＮ１に生ずる観測信号Ｓ２’をフィードバックライン６を介して受け、試験信号Ｓ７および観測信号Ｓ２’に応じて、電源ユニットによる信号処理を設定する。
【００７４】
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７５】
１…ＤＵＴ、２…試験装置、４…電源ライン、６…フィードバックライン、ＤＲ…ドライバ、ＣＰ…コンパレータ、１００…電源装置、１０…制御対象、２２…第１Ａ／Ｄコンバータ、２４…デジタル信号処理回路、２５…信号重畳部、６０…加算器、６２…信号発生器、２６…第１Ｄ／Ａコンバータ、３０…寄生パラメータ、４０…負荷推定部、４２…信号発生器、４４…第２Ａ／Ｄコンバータ、４６…第３Ａ／Ｄコンバータ、４８…演算部、５０…第１セレクタ、５２…第２セレクタ、Ｓ１…制御値、Ｓ２…電源信号、Ｓ２’…アナログ観測値、Ｓ３…デジタル観測値、Ｓ４…制御値、Ｓ７…試験信号、Ｓ８…制御パラメータ。
【図１】
0005559724.tif 000002
【図２】
0005559724.tif 000003
【図３】
0005559724.tif 000004
【図４】
0005559724.tif 000005
【図５】
0005559724.tif 000006