(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタの製造方法であって、
基板上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁膜、半導体層、導電膜、及びレジストを順に積層する工程と、
前記レジストの上部にフォトマスクを配置して写真製版プロセスにより、厚み方向に段差構造を有する第１レジストパターンを形成する工程と、
前記第１レジストパターンをマスクとして前記導電膜及び前記半導体層のエッチングを行う工程と、
前記第１レジストパターンのうちの膜厚の厚い部分がパターンとして残るように第２レジストパターンを形成する工程と、
前記第２レジストパターンをマスクとしてバックチャネル部分の前記導電膜のエッチング及び前記半導体層にバックチャネルを形成する工程と、を備え、
前記第１レジストパターンは、
前記フォトマスクに形成されたソース電極形成用遮光領域が転写されたソース電極形成用パターンと、
前記フォトマスクに形成されたドレイン電極形成用遮光領域が転写されたドレイン電極形成用パターンと、
前記フォトマスクに形成され、露光する光に対して解像限界以下のパターンを有するバックチャネル領域形成用の半透過領域が転写されたバックチャネル領域形成用パターンと、を備え、
前記バックチャネル領域形成用パターンは、前記ソース電極形成用パターンと対向する前記ドレイン電極形成用パターンの辺ＲＬＤの両端部から、前記ドレイン電極形成用パターンと対向する前記ソース電極形成用パターンの辺ＲＬＳに向けて、両サイドで実質上連続的に幅が拡大するように形成され、
前記ソース電極形成用パターンから形成されるソース電極と、前記ドレイン電極形成用パターンから形成されるドレイン電極とは、互いに対向する側壁が略平行に配置されており、
前記第２レジストパターンは、前記第1レジストパターンから前記バックチャネル領域形成用パターンを除去したものである薄膜トランジスタの製造方法。
【請求項２】
請求項１に記載の薄膜トランジスタの製造方法において、
前記フォトマスクにおける前記バックチャネル領域形成用の半透過領域は、露光する光に対して解像限界以下で、同一方向に配列した線状パターンと線状透過部とを備え、
前記ソース電極形成用遮光領域と対向する側の前記ドレイン電極形成用遮光領域の辺ＭＬＤより突出する前記線状パターンの長辺方向の第１端部側の突出長さをａｍ、
前記辺ＭＬＤより突出する前記線状パターンの長辺方向の第２端部側の突出長さをｂｍ、
前記辺ＭＬＤより突出する、前記ドレイン電極形成用遮光領域と対向する側の前記ソース電極形成用遮光領域の辺ＭＬＳの第１の端部側の突出長さをｃ、
前記辺ＭＬＤより突出する前記辺ＭＬＳの第２の端部側の突出長さをｄ、
前記辺ＭＬＤと前記辺ＭＬＳとの離間距離をＬとし、
かつ、前記線状パターンの前記第１端部と前記ソース電極の前記第１の端部をチャネル幅方向に対して同一の側とし、前記線状パターンの前記第２端部と前記ソース電極の前記第２の端部をチャネル幅方向に対して同一の側としたときに、
前記フォトマスクが下記＜式１＞及び＜式２＞を満足していることを特徴とする薄膜トランジスタの製造方法。
＜式１＞      ａｍ≧Ｌ×ｍ／（ｎ＋１）、かつ、ｂｍ≧Ｌ×ｍ／（ｎ＋１）
（但し、ｍは、前記線状パターンを前記ドレイン電極形成用遮光領域側から数えた際の配列番号を示し、ｎは、前記線状パターンの総本数を示す。）
＜式２＞      ｃ≧Ｌ、かつ、ｄ≧Ｌ          
【請求項３】
請求項２に記載の薄膜トランジスタの製造方法において、
前記線状パターンを複数備え、
前記線状パターンは、互いに離間して略平行に配列され、
前記フォトマスクが下記＜式３＞を満足していることを特徴とする薄膜トランジスタの製造方法。
＜式３＞  ａｍ−１≦ａｍ、かつ、ｂｍ−１≦ｂｍ
【請求項４】
請求項１に記載の薄膜トランジスタの製造方法において、
前記フォトマスクにおける前記バックチャネル領域形成用の半透過領域として、露光する光に対して解像限界以下の幾何学的なパターンマスクを備えることを特徴とする薄膜トランジスタの製造方法。
【請求項５】
請求項１に記載の薄膜トランジスタの製造方法において、
前記フォトマスクにおける前記バックチャネル領域形成用の半透過領域として、透過率を有する膜からなるマスクを備えることを特徴とする薄膜トランジスタの製造方法。
【請求項６】
逆スタガ型の薄膜トランジスタ製造用のフォトマスクであって、
透過性基板と、
前記透過性基板上に形成され、ソース電極形成用遮光領域、ドレイン電極形成用遮光領域、及び露光する光に対して解像限界以下のパターンを有するバックチャネル領域形成用の半透過領域と、を備え、
前記バックチャネル領域形成用の半透過領域は、同一方向に配列した線状パターンと、線状透過部とを有し、
前記ソース電極形成用遮光領域と対向する側の前記ドレイン電極形成用遮光領域の辺ＭＬＤより突出する前記線状パターンの長辺方向の第１端部側の突出長さをａｍ、
前記辺ＭＬＤより突出する前記線状パターンの長辺方向の第２端部側の突出長さをｂｍ、
前記辺ＭＬＤより突出する、前記ドレイン電極形成用遮光領域と対向する側の前記ソース電極形成用遮光領域の辺ＭＬＳの第１の端部側の突出長さをｃ、
前記辺ＭＬＤより突出する前記辺ＭＬＳの第２の端部側の突出長さをｄ、
前記辺ＭＬＤと前記辺ＭＬＳとの離間距離をＬとし、
かつ、前記線状パターンの前記第１端部とソース電極の前記第１の端部をチャネル幅方向に対して同一の側とし、前記線状パターンの前記第２端部と前記ソース電極の前記第２の端部をチャネル幅方向に対して同一の側としたときに、
前記フォトマスクが下記＜式１＞及び＜式２＞を満足し、
前記ソース電極形成用遮光領域から形成される前記ソース電極と、前記ドレイン電極形成用遮光領域から形成されるドレイン電極とは、互いに対向する側壁が略平行に配置されていることを特徴とする薄膜トランジスタ製造用のフォトマスク。
＜式１＞      ａｍ≧Ｌ×ｍ／（ｎ＋１）、かつ、ｂｍ≧Ｌ×ｍ／（ｎ＋１）
（但し、ｍは、前記線状パターンを前記ドレイン電極形成用遮光領域側から数えた際の配列番号を示し、ｎは、前記線状パターンの総本数を示す。）
＜式２＞      ｃ≧Ｌ、かつ、ｄ≧Ｌ          
【請求項７】
請求項６に記載の薄膜トランジスタ製造用のフォトマスクにおいて、
前記線状パターンを複数備え、
前記線状パターンは、互いに離間して略平行に配列され、
前記フォトマスクが下記＜式３＞を満足していることを特徴とする薄膜トランジスタ製造用のフォトマスク。
＜式３＞  ａｍ−１≦ａｍ、かつ、ｂｍ−１≦ｂｍ
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法、及び薄膜トランジスタ製造用のフォトマスクに関する。
【背景技術】
【０００２】
液晶表示装置（ＬＣＤ:Liquid Crystal Display）は、薄型・軽量・低消費電力の特徴を活かして、情報通信時代に必須のフラットパネルディスプレイとして、ＯＡ用、民生用、産業用と幅広く活用されている。このような液晶表示装置の製造工程において、基板上にパターンを転写するために写真製版技術が用いられている。
【０００３】
写真製版技術では、まずパターンが形成されたフォトマスクを介して、感光性樹脂（以下、レジストと呼ぶ）が塗布された基板を露光する。露光処理により、フォトマスク上に形成されたパターンが基板上に投影露光される。レジストは光によって反応する化学物質を溶媒に溶かしたもので、感光した部分が溶解するポジ型と、感光した部分が残るネガ型とがある。そして、露光されたレジストに対して、現像液により現像処理を施し、余分な部分のレジストを除去する。これにより、レジストにフォトマスクのパターン像が転写され、レジストパターンが形成される。
【０００４】
通常、フォトマスクは、透明基板上にクロムなどの遮光膜によってパターンが形成されている。フォトマスク上でパターンが形成されていない部分は、透明基板を光が通過し、レジストが感光されていわゆる露光部となる。一方、フォトマスクのパターン形成部は、光が遮光され、レジストは未露光部となる。このようにして、レジストにフォトマスク上のパターンが転写される。
【０００５】
薄膜トランジスタ（以下、「ＴＦＴ」（Thin Film Transistor）とも云う）は、アクティブマトリクス型液晶表示装置（ＡＭＬＣＤ：Active-Matrix Liquid-Crystal Display）の画素駆動用のトランジスタとして広く用いられている。ＴＦＴの中でも、非晶質（アモルファス）のシリコン（Ｓｉ）膜を半導体膜として用いるものは、少ない製造工程数で製造が可能であり、絶縁性基板の大型化が容易なため、生産性が高く、広く適用されている。ＴＦＴアレイ基板の製造工程においては、少なくとも異なる５回のエッチング工程が必要である。このため、それぞれのエッチング工程に対応したレジストパターンを形成するために、５回の写真製版工程が必要であり、５回の写真製版工程を行うために、５枚のフォトマスクが用いられてきた。
【０００６】
近年においては、製造工程数をさらに削減して製造コストを低減させるために、４枚マスク技術の開発が進んでいる（特許文献１〜３）。４枚マスク技術は、通常の場合、２枚のフォトマスクを利用して行うプロセスを、１枚のフォトマスクの利用にて製造する技術であり、いわゆる多階調露光技術を利用するものである。多階調露光技術によれば、故意的にレジストに膜厚差をつくることができる。レジストに膜厚差を形成するためには、フォトマスク上で透明基板を通過する光量よりも少ない光量が通過する中間階調領域を形成する必要がある。この中間階調領域の形成方法については、グレイトーンマスクを用いる方法やハーフトーンマスクを用いる方法が知られている。グレイトーンマスクとは、写真製版工程時に未解像となるような微小パターンをスリットや格子状に配置させ、その部分の透過光量を制御するものである。ハーフトーンマスクは、中間階調領域を半透明膜で形成するものである。
【０００７】
４枚マスク技術により、逆スタガ型のＴＦＴを製造する方法について説明する。従来、半導体層（アモルファスシリコン）の島化と、ソース電極等のパターン形成は、それぞれ個別に、成膜、写真製版プロセス、エッチング工程等を行ってきた。これに対し、４枚マスク技術によって製造する場合には、ゲート電極等のパターンを形成した後に、ゲート絶縁膜、半導体層、ソース電極及びドレイン電極等を形成するための導電膜を連続して成膜する。そして、その上層にレジストをスピンコート法により塗布する。
【０００８】
レジストの露光工程において、多階調露光技術を用い、ＴＦＴのバックチャネル領域上のレジストの膜厚が、ソース電極等の形成領域上のレジストの膜厚に比して薄くなるようなフォトマスクを用いて露光処理を行う。そして、現像処理により第1レジストパターンを形成し、この第1レジストパターンをマスクとして、エッチング処理を行う。その後、バックチャネル領域の上層に形成されたレジストを除去し、ソース電極等のパターンが残るようにアッシングを行う。これにより、第２レジストパターンを得、この第２レジストパターンをマスクとして、２度目のエッチングを行う。この工程により、バックチャネルを形成し、ＴＦＴを得る。ＴＦＴを液晶表示装置に搭載する場合には、さらにソース電極等のパターン領域上に形成されたレジストを除去し、層間絶縁膜、画素電極の形成などのプロセス（２回の写真製版プロセス）が必要となる。
【０００９】
図１１（ａ）に、従来例１に係るフォトマスク１７０の平面図を、図１１（ｂ）に、図１１（ａ）のフォトマスク１７０を用いてパターニングした第１レジストパターン１５０の平面図を示す。図１１（ａ）に示すように、フォトマスク１７０は、ソース電極形成用パターン１７１、ドレイン電極形成用パターン１７３、及び線状パターン１７６を有する。線状パターン１７６の長辺方向の長さは、互いに対向するドレイン電極形成用パターン１７３の辺の長さと同一となっている。線状パターン１７６の短辺方向の幅は、露光解像限界以下の値に設定されている。
【００１０】
図１２(ａ)に、従来例２に係る、特許文献２に記載のＴＦＴ製造用のフォトマスク１７０ａの平面図を、図１２（ｂ）に、図１２（ａ）のフォトマスク１７０ａを用いて製造したＴＦＴ１０１の主要部の平面図を示す。図１２（ｂ）中の符号１０６は、ゲート電極であり、符号１３１はソース電極、符号１３３はドレイン電極を示す。フォトマスク１７０ａには、ソース電極形成用パターン１７１ａ、ドレイン電極形成用パターン１７３ａ、及び線状パターン１７６ａが形成されている。同図に示すように、ソース電極形成用パターン１７１ａとドレイン電極形成用パターン１７３ａとは、同一長さの対向辺を互いに対向配置させている。そして、これらの辺に対して、線状パターン１７６ａの辺を、１．５〜３．０μｍ突出させている。
【００１１】
ＴＦＴ１０１においては、半導体層１１０のチャネル領域のチャネル幅方向の縁部１１４を凹形状１１５、凸形状１１６とし、一定以上のチャネル幅を確保することで、光リーク電流の低減を実現できるＴＦＴが得られることが記載されている（図１２（ｂ）参照）。
【００１２】
図１３（ａ）に、従来例３に係る、特許文献３に記載のＴＦＴ製造用のフォトマスク１７０ｂの平面図を、図１３（ｂ）に、図１３（ａ）のフォトマスク１７０ｂを用いて製造したＴＦＴ１０２の主要部の平面図を示す。フォトマスク１７０ｂに形成されたソース電極形成用パターン１７１ｂとドレイン電極形成用パターン１７３ｂとは、前記従来例２と同様に、同一長さの対向辺を互いに対向配置させている。また、フォトマスク１７０ｂは、縦に並んだ開口スリット１７５ｂと遮光領域１７６ｂが形成され、チャネル領域のチャネル幅方向（図１３（ａ）中のＹ方向）の両辺縁部は、横に並んだ開口スリット１７８と遮光領域１７９により構成されている。フォトマスク１７０ｂを用いることにより、図１３（ｂ）に示すように、幅広い半導体膜１１０ｂを形成する構成が開示されている。
【特許文献１】特開２００５−７２１３５号公報  第１０−１２頁、図３−図９
【特許文献２】特開２００５−２２８８２６号公報  第６頁４６行目−７頁１７行目、図１、図２
【特許文献３】特開２００２−５５３６４号公報  第３−４頁、図９−図１０
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記従来例１に係る第1レジストパターン１５０は、図１１（ｂ）に示すように、バックチャネル領域形成用パターン１５２のチャネル幅方向（図１1（ｂ）中のＹ方向）の端部において、周りからの光の回り込みによって凹部１５５が形成されてしまう。このため、第1レジストパターン１５０の凹部形状を反映した形でその下層にある半導体層がパターニングされる。その結果、ドレイン電極及びソース電極の長さに比して、チャネル幅が狭い構造となり、ＴＦＴの電流駆動能力が低下してしまう。
【００１４】
上記従来例２において、チャネル領域のチャネル幅方向の端部に形成された凹部が、ソース電極１３１とドレイン電極１３３の対向領域内に形成された場合には、電流駆動能力が低下してしまう。また、チャネル領域のチャネル幅方向の端部に形成された凹部が、ソース電極１３１とドレイン電極１３３の対向領域外に形成された場合であっても、当該凹部において、電流量が律速となってしまうという問題があった。
【００１５】
チャネル領域の端部に凹部や凸部があると、その上層に積層する層間絶縁膜の膜厚が均一に形成されない箇所が生じやすく、ピンホールなどの発生原因となる。ピンホールが層間絶縁膜中に形成されると、製造プロセス中に水分などが混入し、ソース電極やドレイン電極の材料である金属を腐食させて、歩留まりの低下を招いてしまう。
【００１６】
上記従来例３に記載のフォトマスク１７０ａを用いた場合、フォトマスクのパターンの寸法精度が縦方向と横方向で異なると、チャネル領域内部とチャネル領域の両辺縁部１４に形成するレジストパターンの厚さが異なってしまうという問題があった。その結果、露光量の変動によりチャネル長とソース電極、ドレイン電極からのチャネル幅の拡大量が変動するため、ＴＦＴのオン電流特性の安定性が悪くなる。このため、フォトマスクの寸法精度を厳密に管理する必要がある。
【００１７】
本発明は、上記背景に鑑みてなされたものであり、その目的とするところは、低コスト化と高い歩留まりを達成しつつ、ＴＦＴのＯＮ特性の安定化に優れ、電流駆動能力を向上させることが可能な薄膜トランジスタの製造方法を提供することである。
【課題を解決するための手段】
【００１８】
本発明に係る薄膜トランジスタの製造方法は、基板上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁膜、半導体層、導電膜、及びレジストを順に積層する工程と、前記レジストの上部にフォトマスクを配置して写真製版プロセスにより、厚み方向に段差構造を有する第１レジストパターンを形成する工程と、前記第１レジストパターンをマスクとして前記導電膜及び前記半導体層のエッチングを行う工程と、前記第１レジストパターンのうちの膜厚の厚い部分がパターンとして残るように第２レジストパターンを形成する工程と、前記第２レジストパターンをマスクとしてバックチャネル部分の前記導電膜のエッチング及び前記半導体層にバックチャネルを形成する工程と、を備える。そして、前記第１レジストパターンは、前記フォトマスクに形成されたソース電極形成用遮光領域が転写されたソース電極形成用パターンと、前記フォトマスクに形成されたドレイン電極形成用遮光領域が転写されたドレイン電極形成用パターンと、前記フォトマスクに形成され、露光する光に対して解像限界以下のパターンを有するバックチャネル領域形成用の半透過領域が転写されたバックチャネル領域形成用パターンとを備える。当該バックチャネル領域形成用パターンは、前記ソース電極形成用パターンと対向する前記ドレイン電極形成用パターンの辺ＲＬＤの両端部から、前記ドレイン電極形成用パターンと対向する前記ソース電極形成用パターンの辺ＲＬＳに向けて、両サイドで実質上連続的に幅が拡大するように形成され、前記第２レジストパターンは、前記第１レジストパターンから前記バックチャネル領域形成用パターンを除去したものである。
【発明の効果】
【００１９】
本発明によれば、低コスト化と高い歩留まりを達成しつつ、ＴＦＴのＯＮ特性の安定化に優れ、電流駆動能力を向上させることが可能な薄膜トランジスタの製造方法を提供することができるという優れた効果を有する。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。また、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、これに限定されるものではない。
【００２１】
［実施形態１］
図１（ａ）に、本実施形態１に係るＴＦＴ１の構成を示す平面図を、図１（ｂ）に、図１（ａ）のＩｂ-Ｉｂ切断部断面図を示す。ＴＦＴ１は、逆スタガ型のものであり、チャネルエッチ（ＣＥ）により製造する。なお、説明の便宜上、図１（ａ）においては、ゲート電極６、ソース電極３１、ドレイン電極３３の位置関係を容易に理解することができるようにゲート絶縁膜７、層間絶縁膜８の図示を省略した。
【００２２】
ＴＦＴ１は、図１（ｂ）に示すように、絶縁性基板５、ゲート電極６、ゲート絶縁膜７、半導体層たる第1半導体膜１０と第２半導体膜２０、ソース電極３１、ドレイン電極３３、層間絶縁膜８等を有している。
【００２３】
絶縁性基板５は、ガラス基板や石英基板などの透過性を有する基板を用いる。絶縁性基板５上には、ゲート電極６が形成されている。ゲート絶縁膜７は、ゲート電極６を覆うように、その上層に形成されている。第1半導体膜１０は、ゲート絶縁膜７の上に形成され、ゲート絶縁膜７を介してゲート電極６と少なくともその一部が対向配置されている。
【００２４】
第２半導体膜２０は、第1半導体膜１０の上層に形成されている。ソース電極３１及びドレイン電極３３は、第２半導体膜２０上に形成されている。ソース電極３１が積層された第２半導体膜２０の領域がソース領域２１となり、ドレイン電極３３が積層された第２半導体膜２０の領域がドレイン領域２３となる。第1半導体膜１０のうち、ソース領域２１とドレイン領域２３とに挟まれた位置にある第1半導体膜１０がチャネル領域１２である。
【００２５】
ソース電極３１及びドレイン電極３３は、ゲート絶縁膜７、第1半導体膜１０、第２半導体膜２０を介して、少なくとも一部のゲート電極６と対向配置されている。すなわち、ＴＦＴとして動作するために、薄膜トランジスタ領域８０が、ゲート電極６上に存在して、ゲート電極に電圧を印加した時の電界の影響を受けやすい状態とする。
【００２６】
ここで、ドレイン電極３３と対向するソース電極３１の側壁をＰＳｗＳ、ソース電極３１と対向するドレイン電極３３の側壁をＰＳｗＤとする（図１（ａ）参照）。ＰＳｗＳとＰＳｗＤは、互いに略平行に対向配置されている。そして、ＰＳｗＳは、ＰＳｗＤより長く、ＰＳｗＳの両端部にＰＳｗＤとの非対向領域がある。
【００２７】
ドレイン電極３３及びソース電極３１の下層には、前述したように、これらと略同一形状の第２半導体膜２０が形成されている。そして、第２半導体膜２０の下層には、図１（ａ）に示すように、縁部１４だけサイズの大きい略同一形状の第1半導体膜１０が形成されている。層間絶縁膜８は、チャネル領域１２、ソース電極３１、ドレイン電極３３を覆うように形成されている（図１（ｂ）参照）。
【００２８】
なお、第1半導体膜１０の縁部１４は、後述するＴＦＴの製造工程（ソース電極／ドレイン電極材料をエッチングする工程）におけるレジスト４０のアッシングが等方的であるため、横方向にもレジスト４０が後退することにより形成されるものである。縁部１４領域の存在によるＴＦＴの動作への影響は無い。
【００２９】
次に、上記のように構成されたＴＦＴ１の製造方法について図２〜図５を用いつつ説明する。
【００３０】
まず、絶縁性基板５上に、スパッタなどで第１導電膜を成膜する。第１導電膜は、例えば、Ｃｒ，Ａｌ，Ｔｉ，Ｍｏなど、又はこれらを主成分とする合金や、これらの金属の積層膜である。その後、第１導電膜上に感光性樹脂であるレジストをスピンコート法により塗布する。そして、塗布したレジストをフォトマスク上から露光し、レジストを感光させる。次に、感光させたレジストを現像してレジストをパターニングする。その後、露出している第1導電膜をエッチングし、レジストパターンを除去する。これにより、第１導電膜が所定の形状にパターン形成され、ゲート電極６、ゲート信号線等が形成される（図２（ａ）参照）。
【００３１】
次に、ゲート電極６等及び絶縁性基板５上に、プラズマＣＶＤ（Chemical Vapor Deposition）等の各種ＣＶＤ法により、ゲート絶縁膜７、半導体層として機能する第1半導体膜１０と第２半導体膜２０、導電膜として機能する第２導電膜３０を連続して成膜する。ゲート絶縁膜７はＳｉＮｘやＳｉＯｙ等である。第1半導体膜１０は、不純物が添加されていない純粋な半導体、いわゆる真性半導体である。第1半導体膜１０としては、ａ−Ｓｉ（アモルファスシリコン）等を用いる。第２半導体膜２０としては、ｎ型半導体であり、ａ−ＳｉにＰ（リン）等を微量にドーピングしたｎ＋ａ−Ｓｉ（ｎ＋アモルファスシリコン）膜等を用いる。
【００３２】
第1半導体膜１０、第２半導体膜２０は、同一チャンバー内で形成することが望ましい。第1半導体膜１０と第２半導体膜２０を同一チャンバー内で形成することにより、２種のシリコン層間の電気的接続抵抗を低減することができる。もちろん、ゲート絶縁膜７も同一チャンバー内で形成してもよい。第２導電膜３０は、例えば、Ｃｒ，Ａｌ，Ｍｏ又はこれらを主成分とする合金や、これらの金属の積層膜である。
【００３３】
次いで、第２導電膜３０上に感光性樹脂であるレジスト４０をスピンコート法により塗布する。そして、塗布したレジスト４０を、図２（ｂ）に示すように、フォトマスク７０上から露光する。図３に、フォトマスク７０の平面図を示す。また、図４（ａ）に、露光後に現像して得られた第1レジストパターン５０の平面図を、図４（ｂ）に、図４（ａ）のＩＶｂ−ＩＶｂ切断部断面図を示す。
【００３４】
フォトマスク７０は、ソース電極形成用遮光領域７１、ドレイン電極形成用遮光領域７３、及び露光する光に対して解像限界以下のパターンを有するバックチャネル領域形成用の半透過領域７２を備える。ソース電極形成用遮光領域７１及びドレイン電極形成用遮光領域７３は、露光時に光を遮蔽するためにガラスや石英などの上に形成したＭｏなどの金属をパターニングして得られる。ソース電極形成用遮光領域７１は、最終的に図１（ａ）に示す平面形状に形成されるソース電極３１が得られるようなパターンに形成され、ドレイン電極形成用遮光領域７３は、最終的に図１（ａ）に示す平面形状に形成されるドレイン電極３３が得られるようなパターンに形成されている。ここで、ドレイン電極形成用遮光領域７３と対向する側のソース電極形成用遮光領域７１の辺を辺ＭＬＳ，ソース電極形成用遮光領域７１と対向する側のドレイン電極形成用遮光領域７３の辺を辺ＭＬＤとする。
【００３５】
ドレイン電極形成用遮光領域７３とソース電極形成用遮光領域７１の間には、バックチャネル領域形成用の半透過領域７２が配置されている。バックチャネル領域形成用の半透過領域７２は、露光する光に対して解像限界以下で、線状パターン７６、線状パターン７６とソース電極形成用遮光領域７１との間のＳ側線状透過部７５、線状パターン７６とドレイン電極形成用遮光領域７３との間のＤ側線状透過部７７から構成される。Ｓ側線状透過部７５の幅ｅ、線状パターン７６の短辺方向の幅ｆ、及びＤ側線状透過部７７の幅ｇは、レジスト４０として用いる材料の物性や、露光に用いる光の波長、レンズの開口率等の露光装置の光学系によって決まる露光解像限界以下の値に設定する。
【００３６】
ここで、線状パターン７６のチャネル幅方向の幅をＭＷとする。また、ドレイン電極形成用遮光領域７３より突出する線状パターン７６の長辺方向の図３中の上側の第1端部Ｅ１の突出長さをａ１、図３中の下側の第２端部Ｅ２の突出長さをｂ１とする。また、ドレイン電極形成用遮光領域７３とソース電極形成用遮光領域７１との離間距離をＬとする。Ｌは、本実施形態においては、線状パターン７６の短辺方向の幅ｆ、Ｓ側線状透過部の短辺方向の幅ｅ、Ｄ側線状透過部の短辺方向の幅ｇの和でもある。さらに、ドレイン電極形成用遮光領域７３より突出するソース電極形成用遮光領域７１のチャネル方向の図３中の上側（前記第1端部Ｅ１と同じ側）の第1の端部Ｅ３の突出長さをｃ、図３中の下側（前記第２端部Ｅ２と同じ側）の第２の端部Ｅ４の突出長さをｄとする。本実施形態１においては、チャネル長Ｌを３．０μｍとし、上記ｅ、ｆ、ｇをそれぞれ１．０μｍとした。
【００３７】
本実施形態１に係るフォトマスク７０の線状パターン７６の長辺方向の幅ＭＷは、図３に示すように、ソース電極形成用遮光領域７１と対向する側のドレイン電極形成用遮光領域７３の辺ＭＬＤより長く、かつドレイン電極形成用遮光領域７３と対向する側のソース電極形成用遮光領域７１の辺ＭＬＳよりも短いものとする。そして、フォトマスク７０が、以下の＜式１＞及び＜式２＞を満足するものとする。
【００３８】
＜式１＞      ａｍ≧Ｌ×ｍ／（ｎ＋１）、かつ、ｂｍ≧Ｌ×ｍ／（ｎ＋１）
但し、ｍは、線状パターンをドレイン電極形成用遮光領域側から数えた際の配列番号を示し、ｎは、線状パターンの総本数を示す。本実施形態１においては、線状パターンの本数は１本であるので、ｍ＝１、ｎ＝１となる。すなわち、辺ＭＬＤより突出する線状パターン７６の長辺方向の突出長さａ１及び突出長さｂ１（図３参照）それぞれは、辺ＭＬＤと辺ＭＬＳとの離間距離Ｌを２で除した値以上とする。ａ１とｂ１は、必ずしも同じ長さとする必要はない。上記＜式１＞とすることで、第1半導体膜１０のチャネル領域に凹部が形成されることを防ぐことができる。離間距離Ｌを３．０μｍより小さくすることにより、突出長さａ１及び突出長さｂ１を１．５μｍより小さくすることも可能となる。
【００３９】
＜式２＞      ｃ≧Ｌ、かつ、ｄ≧Ｌ          
すなわち、辺ＭＬＤより突出する辺ＭＬＳの突出長さｃ及び突出長さｄ（図３参照）それぞれは、離間距離Ｌ以上とする。
【００４０】
さらに、チャネル領域のチャネル幅方向の端部に凸部ができることを防止する観点からは、下記＜式４＞を満足することが好ましい。
＜式４＞      ｃ≧ａｍ、又は／及びｄ≧ｂｍ 
すなわち、本実施形態１においては、辺ＭＬＤより突出する線状パターン７６の長辺方向の突出長さａ１及び突出長さｂ１（図３参照）それぞれは、辺ＭＬＤより突出する辺ＭＬＳの突出長さｃ及び突出長さｄ（図３参照）以下とする。
【００４１】
上記のように構成されたフォトマスク７０を、図２（ｂ）に示すように、レジスト４０の上部に配置し、露光装置（不図示）によって所定波長の光を照射する。すると、フォトマスク７０の透過領域においては、レジスト４０に光が照射され、当該部分が露光部となる。ドレイン電極形成用遮光領域７３、ソース電極形成用遮光領域７１においては、光が遮光され、当該部分のレジスト４０は未露光部となる。バックチャネル領域形成用の半透過領域７２の下層に位置するレジストにおいては、Ｓ側線状透過部７５、線状パターン７６及びＤ側線状透過部７７により、前記露光部に比して光の照射量が少ない半露光部が形成される。
【００４２】
露光処理後、レジスト４０の現像処理を行う。これにより、露光部のレジストが除去され、図４に示すような第１レジストパターン５０を得る。すなわち、露光部では、レジスト４０が除去されることによって第２導電膜３０が表面に露出する。未露光部では、レジスト４０が除去されずに、所定の膜厚のレジストパターンが形成される。半露光部では、レジスト４０が第２導電膜３０の表面に露出しない程度に除去され、未露光部の所定膜厚に比して膜厚の薄いパターンが形成される。換言すると、第１レジストパターン５０は、未露光部と半露光部とで膜厚方向に２つの段差構造を有するパターンが得られる。
【００４３】
第１レジストパターン５０は、フォトマスク７０に形成されたソース電極形成用遮光領域７１が転写されたソース電極形成用パターン５１と、フォトマスク７０に形成されたドレイン電極形成用遮光領域７３が転写されたドレイン電極形成用パターン５３と、フォトマスク７０に形成されたＳ側線状透過部７５、線状パターン７６、及びＤ側線状透過部７７からなるバックチャネル領域形成用の半透過領域７２が転写されたバックチャネル領域形成用パターン５２とからなる。
【００４４】
第1レジストパターン５０は、実際には、ソース電極形成用パターン５１と、ドレイン電極形成用パターン５３と、バックチャネル領域形成用パターン５２とが一体的に一つのパターンとして形成されている。ここでは、それぞれ別のパターンの集合体ととらえて、ソース電極形成用パターン５１と対向するドレイン電極形成用パターン５３の辺をＲＬＤとし、ドレイン電極形成用パターン５３と対向するソース電極形成用パターン５１の辺をＲＬＳとする。
【００４５】
バックチャネル領域形成用パターン５２は、ソース電極形成用パターン５１と対向するドレイン電極形成用パターン５３の辺ＲＬＤの両端部から、ドレイン電極形成用パターン５３と対向するソース電極形成用パターン５１の辺ＲＬＳに向けて、両サイドで実質上連続的に幅が拡大する形状となる。
【００４６】
続いて、エッチング処理を行う。これにより、露出している第２導電膜３０、その下層に位置する第２半導体膜２０と第1半導体膜１０が除去される。その後、第１レジストパターン５０のうち、膜厚の薄い部分、すなわち、バックチャネル領域形成用パターン５２を除去して、その下層にある第２導電膜３０が露出するようにアッシング処理を施す。アッシング処理には、例えば、ＲＩＥ−ＤＥ装置、ＵＶアッシャー等公知の装置を使用することができる。アッシング処理により、未露光部の膜厚の厚い領域もアッシングにより膜厚が薄くなるが、レジストパターンとして残存する。また、レジストの側壁部もアッシングによって縁部１４ほどサイズが小さくなる。これにより、図１（ａ）に示すような、第１半導体膜１０の縁部１４が形成される。
【００４７】
第1レジストパターン５０のアッシング処理により、図５（ａ）及び図５（ｂ）に示すような、第２レジストパターン６０を得る。第２レジストパターン６０は、第２ドレイン電極形成用パターン６３と、第２ソース電極用レジストパターン６１から構成される。チャネル領域１２のチャネル長Ｃｈａ−Ｌは、アッシング処理後の第２ドレイン電極形成用パターン６３と、第２ソース電極用レジストパターン６１間の距離６４により決定される。
【００４８】
第２レジストパターン６０をマスクとして、露出した第２導電膜３０を除去する。そして、露出された第２半導体膜２０、及びその下層に位置する第1半導体膜１０の一部をエッチングにより除去する。これにより、バックチャネルが形成される（図５（ｃ）参照）。チャネル領域１２は、ドレイン領域２３からソース領域２１に向かうにつれてチャネル幅ＣＷが実質上連続的に拡大する構造となる。ここで、「実質上連続的に拡大する」とは、従来例に示すような凹形状とならなければよく、直線形状のみならず、曲線形状等であってもよい。
【００４９】
その後、ゲート絶縁膜７、チャネル領域１２、ソース電極３１、及びドレイン電極３３を覆うように、プラズマＣＶＤ等の各種ＣＶＤ法で層間絶縁膜８を形成する。層間絶縁膜８としては、ＳｉＮｘ、ＳｉＯｙ等あるいはそれらの混合物及び積層物を用いることができる。ＴＦＴ１を液晶表示装置に搭載する場合には、第２レジストパターン６０を除去した後に、層間絶縁膜８にコンタクトホールを形成し、さらに画素電極を形成する。ＴＦＴを介してソース電極３１から画素電極が接続され、液晶を駆動させるための電位が供給されることで、所望の画像を表示させることができる。これらの一連の工程を経ることで図１（ｂ）に示すＴＦＴ１が形成される。
【００５０】
本実施形態１に係るＴＦＴは、例えば、液晶表示装置やＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）等の表示装置にＴＦＴアレイ基板等として搭載することができる。
【００５１】
本実施形態１によれば、上記＜式１＞から＜式３＞を満足するフォトマスク７０を用いてレジスト４０のパターニングを行っているので、第１レジストパターン５０のバックチャネル領域形成用パターン５２が、ドレイン電極形成用パターン５３の辺ＲＬＤの両端部から、ソース電極形成用パターン５１の辺ＲＬＳに向けて、両サイドで実質上連続的に幅が拡大するように形成される。そして、この第1レジストパターン５０をマスクとして、エッチング処理を施した後に、上述した形態を有するバックチャネル領域形成用パターン５２を除去して第２レジストパターンを形成し、バックチャネルエッチを行っている。これにより、ドレイン領域２３の各端部から、ソース領域２１に向けて、両サイドで実質上連続的にチャネル幅ＣＷが滑らかに拡大するチャネル領域１２を簡便に得ることができる。その結果、チャネル領域が細ることを防止でき、ＴＦＴのＯＮ特性の安定化に優れ、電流駆動能力の向上を図ることができる。
【００５２】
さらに、本実施形態１のチャネル領域４２の端部は、凹部、凸部形状となっていないので、層間絶縁膜の不均一な成膜を防ぐことができ、層間絶縁膜にピンホールが発生することを防ぐことができる。また、凹部で電流量が律速してしまう点を改善することができる。また、本実施形態１に係るフォトマスク７０の半透過領域７２は、同一方向のパターンのみから形成されているので、フォトマスクの寸法精度の管理を上記従来例３ほど厳密に管理する必要がない。従って、層間絶縁膜を均一に形成することが可能となるので製造歩留まりを向上させることができる。また、従来、５枚のマスクが必要であったプロセスを４枚のマスクでＴＦＴを形成することができるので、低コスト化を図ることができる。
【００５３】
[実施形態２]
次に、上記実施形態１とは異なる構造のＴＦＴの一例について説明する。なお、以降の説明において、上記実施形態と同一の要素部材は同一の符号を付し、適宜その説明を省略する。
【００５４】
本実施形態２に係るＴＦＴ２は、下記の点を除く基本的な構成が上記実施形態１と同様となっている。すなわち、上記実施形態１においては、チャネル領域１２が、ドレイン領域２３の端部からソース領域２１の端部に向けて形成されていたのに対し、本実施形態２に係るチャネル領域１２は、ドレイン領域２３の端部からソース領域２１の端部に向けて形成されているサイトとドレイン領域２３の端部からソース領域２１の側壁に向けて形成されているサイトにより構成されている点で相違する。
【００５５】
図６（ａ）は、本実施形態２に係るＴＦＴ２の主要部の平面図であり、図６（ｂ）は、本実施形態２に係るＴＦＴ２を製造するためのフォトマスク７０ａの平面図である。図６（ａ）に示すように、ドレイン電極３３に対向するソース電極３１ｂの側壁ＰＳｗＳのうちの２つの非対向領域のうちの一つが、上記実施形態１に比してチャネル幅方向に長く延在されている。これは、ソース電極３１ａの一方において、信号配線などに接続するためである。このような形状のソース電極３１ａであっても、第１レジストパターン５０のバックチャネル領域形成用パターン５２が、ドレイン電極形成用パターン５３の辺ＲＬＤの両端部から、ソース電極形成用パターン５１の辺ＲＬＳに向けて、両サイドで実質上連続的に幅が拡大するように形成することができる。その結果、チャネル領域１２が、ドレイン電極側からソース電極側に向かうにつれて、実質上連続的にチャネル幅ＣＷが拡大する構造のＴＦＴを得ることができる。
【００５６】
本実施形態２によれば、ソース電極３１ａの設計自由度が高いので、使用目的、用途に応じて、臨機応変にＴＦＴの構造を選定しつつ、上記実施形態１と同様の効果を得ることができる。
【００５７】
[実施形態３]
本実施形態３に係るＴＦＴ３は、下記の点を除く基本的な構成が上記実施形態１と同様となっている。すなわち、上記実施形態１においては、チャネル領域１２が、ドレイン領域２３の端部からソース領域２１の端部に向けて形成されていたのに対し、本実施形態３に係るチャネル領域１２は、ドレイン領域２３の端部それぞれから、ソース領域２１の側壁に向けて形成されている点で相違する。
【００５８】
図７は、本実施形態３に係るＴＦＴ３の主要部の平面図である。図７に示すように、ドレイン電極３３に対向するソース電極３１ｂの側壁ＰＳｗＳのうちの２つの非対向領域が、上記実施形態１に比してチャネル幅方向に長く延在されている。本実施形態３に係るソース電極３１ｂは、配線の一部であり、図７に示すように、平面視上、ソース電極３１ｂ、ドレイン電極３３、及びチャネル領域１２がＴ字型に似た構造となっている。このような形状のソース電極３１ｂであっても、第１レジストパターン５０のバックチャネル領域形成用パターン５２が、ドレイン電極形成用パターン５３の辺ＲＬＤの両端部から、ソース電極形成用パターン５１の辺ＲＬＳに向けて、両サイドで実質上連続的に幅が拡大するように形成することができる。その結果、チャネル領域１２が、ドレイン電極側からソース電極側に向かうにつれて、実質上連続的にチャネル幅が拡大する構造のＴＦＴを得ることができる。
【００５９】
本実施形態３に係るＴＦＴ３よれば、ソース電極３１ｂの設計自由度が高いので、使用目的、用途に応じて、臨機応変にＴＦＴの構造を選定しつつ、上記実施形態１と同様の効果を得ることができる。
【００６０】
[実施形態４]
本実施形態４に係るフォトマスクは、下記の点を除く基本的な構成が上記実施形態２と同様となっている。すなわち、上記実施形態２においては、線状パターン７６が一つ形成されていたのに対し、本実施形態４に係る線状パターンは、２つある点で相違する。
【００６１】
図８は、本実施形態４に係るフォトマスクの平面図である。図８に示すように、フォトマスク７０ｂは、ソース電極形成用遮光領域７１ｂ、ドレイン電極形成用遮光領域７３、及び露光する光に対して解像限界以下のパターンを有するバックチャネル領域形成用の半透過領域７２ｂを備える。ソース電極形成用遮光領域７１ｂ及びドレイン電極形成用遮光領域７３は、露光時に光を遮蔽する遮光部から構成される。ソース電極形成用遮光領域７１ｂは、最終的に図６（ａ）に示す平面形状に形成されるソース電極３１ｂが得られるようなパターンに形成され、ドレイン電極形成用遮光領域７３は、最終的に図６（ａ）に示す平面形状に形成されるドレイン電極３３が得られるようなパターンに形成されている。ここで、ドレイン電極形成用遮光領域７３と対向する側のソース電極形成用遮光領域７１ｂの辺を辺ＭＬＳｂ，ソース電極形成用遮光領域７１ｂと対向する側のドレイン電極形成用遮光領域７３の辺を辺ＭＬＤｂとする。
【００６２】
ドレイン電極形成用遮光領域７３とソース電極形成用遮光領域７１ｂの間には、バックチャネル領域形成用の半透過領域７２ｂが配置されている。バックチャネル領域形成用の半透過領域７２ｂは、露光する光に対して解像限界以下で、同一方向に配列した第１線状パターン７６ｂ、第２線状パターン７８を有する。また、第１線状パターン７６ｂとドレイン電極形成用遮光領域７３との間にはＤ側線状透過部７７ｂ、第１線状パターン７６ｂと第２線状パターン７８の間には線状パターン間透過部７９、第２線状パターン７８とソース電極形成用遮光領域７１ｂとの間にはＳ側線状透過部７５ｂ、を有する。第１線状パターン７６ｂの短辺方向の幅ｆ、第２線状パターン７８の短辺方向の幅ｈ、Ｓ側線状透過部７５ｂの幅ｅ、線状パターン間透過部７９の幅ｉ、及びＤ側線状透過部７７ｂの幅ｇは、レジスト４０として用いる材料の物性や、露光に用いる光の波長、レンズの開口率等の露光装置の光学系によって決まる露光解像限界以下の値に設定する。
【００６３】
ここで、第１線状パターン７６ｂの長辺方向の幅をＭＷ１、第２線状パターン７８の長辺方向の幅をＭＷ２とする。また、ドレイン電極形成用遮光領域７３より突出する第１線状パターン７６ｂの長辺方向の図８中の上側の第１端部Ｅ５側の突出長さをａ１、ドレイン電極形成用遮光領域７３より突出する第２線状パターン７８の長辺方向の図８中の上側の第３端部Ｅ６側の突出長さをａ２とする。また、ドレイン電極形成用遮光領域７３より突出する第１線状パターン７６ｂの長辺方向の図８中の下側の第２端部Ｅ７側の突出長さをｂ１、ドレイン電極形成用遮光領域７３より突出する第２線状パターン７８の長辺方向の図８中の下側の第４端部Ｅ８側の突出長さをｂ２とする。
【００６４】
また、ドレイン電極形成用遮光領域７３とソース電極形成用遮光領域７１ｂとの離間距離をＬとする。Ｌは、本実施形態においては、第１線状パターン７６の短辺方向の幅ｆ、第２線状パターン７８の短辺方向の幅ｈ、Ｄ側線状透過部の短辺方向の幅ｇ、Ｓ側線状透過部の短辺方向の幅ｅ、線状パターン間の幅ｉの和でもある。本実施形態３においては、チャネル長Ｌを６．０μｍとし、上記ｅ，ｆ，ｇ，ｈ，ｉをそれぞれ１．２μｍとした。なお、これらｅ，ｆ，ｇ，ｈ，ｉの長さは、所望の透過量が得られるように、解像限界以下のサイズであればよく、各々の長さが異なっていてもよい。
【００６５】
本実施形態４に係るフォトマスク７０ｂの、第１線状パターン７６ｂの長辺方向の幅ＭＷ１、及び第２線状パターン７８の長辺方向の幅ＭＷ２のそれぞれは、図８に示すように、ソース電極形成用遮光領域７１ｂと対向する側のドレイン電極形成用遮光領域７３の辺ＭＬＤｂより長く、かつドレイン電極形成用遮光領域７３と対向する側のソース電極形成用遮光領域７１ｂの辺ＭＬＳｂよりも短いものとする。
【００６６】
また、ソース電極形成用遮光領域７１ｂ側にある第１線状パターン７６ｂの長辺方向の幅ＭＷ１が、ドレイン電極形成用遮光領域７３側にある第２線状パターン７８の長辺方向の幅ＭＷ２と同一、若しくは大きくなるようにする。本実施形態４においては、フォトマスク７０ｂが、以下の＜式１＞から＜式３＞の関係を満足するものを用いる。
【００６７】
＜式１＞      ａｍ≧Ｌ×ｍ／（ｎ＋１）、かつｂｍ≧Ｌ×ｍ／（ｎ＋１）
但し、ｍは、線状パターンのドレイン電極形成用遮光領域側からの配列数を示す。また、ｎは、線状パターンの総本数を示す。本実施形態４においては、線状パターンの本数は２本であるので、ｍ＝１、２であり、ｎ＝２となる。すなわち、第１線状パターン７６ｂの長辺方向の突出長さａ１及び突出長さｂ１は、辺ＭＬＤと辺ＭＬＳとの離間距離Ｌを３で除した値以上とする。また、第２線状パターン７８の長辺方向の突出長さａ２及び突出長さｂ２は、辺ＭＬＤと辺ＭＬＳとの離間距離Ｌを３で除した値に、さらに２を乗じた値以上となるようにする。
＜式２＞      ｃ≧Ｌ、かつ、ｄ≧Ｌ          
すなわち、辺ＭＬＤより突出する辺ＭＬＳの突出長さｃ及び突出長さｄ（図３参照）は、離間距離Ｌ以上とする。
【００６８】
＜式３＞  ａｍ−１≦ａｍ、かつ、ｂｍ−１≦ｂｍ
すなわち、線状パターンを複数備える場合には、互いに離間して略平行に配列し、ソース電極形成用遮光領域側にあるものほど、線状パターン同士の突出長さが大きくなるように配置する。但し、隣接する線状パターン同士は、互いに突出しない構造としてもよい。本実施形態４においては、ａ２≧ａ１、ｂ２≧ｂ１となるようにする。換言すると、辺ＭＬＤより突出する第１線状パターン７６ｂの長辺方向の突出長さａ１及びｂ１は、辺ＭＬＤより突出する第２線状パターン７８の長辺方向の突出長さａ２及びｂ２以下とする。
【００６９】
さらに、チャネル領域のチャネル幅方向の端部に凸部ができることを防止する観点からは、下記＜式４＞を満足することが好ましい。
＜式４＞      ｃ≧ａｍ、又は／及びｄ≧ｂｍ 
すなわち、本実施形態４においては、辺ＭＬＤより突出する第２線状パターン７８の長辺方向の突出長さａ２及び突出長さｂ２（図３参照）それぞれは、辺ＭＬＤより突出する辺ＭＬＳの突出長さｃ及び突出長さｄ（図３参照）以下とする。
【００７０】
上記のように構成されたフォトマスク７０ｂを、レジストの上部に配置し、露光装置によって所定波長の光を照射する。すると、フォトマスク７０ｂの透過領域においては、レジストに光が照射され、当該部分が露光部となる。ドレイン電極形成用遮光領域７３、ソース電極形成用遮光領域７１ｂにおいては、光が遮光され、当該部分のレジストは未露光部となる。バックチャネル領域形成用の半透過領域７２ｂの下層に位置するレジストにおいては、Ｓ側線状透過部７５ｂ、第１線状パターン７６ｂ、第２線状パターン７８、線状パターン間透過部７９、及びＤ側線状透過部７７ｂにより、前記露光部に比して光の照射量が少ない半露光部が形成される。
【００７１】
露光処理後、レジストの現像処理を行う。これにより、上記実施形態１において説明したように、未露光部と半露光部とで膜厚方向に２つの段差構造を有する第１レジストパターンが得られる。第１レジストパターンは、フォトマスク７０ｂに形成されたソース電極形成用遮光領域７１ｂが転写されたソース電極形成用パターンと、フォトマスク７０ｂに形成されたドレイン電極形成用遮光領域７３が転写されたドレイン電極形成用パターンと、フォトマスク７０ｂに形成された第１線状パターン７６ｂ、第２線状パターン７８、線状パターン間透過部７９、Ｓ側線状透過部７５ｂ、及びＤ側線状透過部７７ｂによって形成された半露光部が転写されたバックチャネル領域形成用パターンとからなる。
【００７２】
バックチャネル領域形成用パターンは、ソース電極形成用パターンと対向するドレイン電極形成用パターンの辺の両端部から、ドレイン電極形成用パターンと対向するソース電極形成用パターンの辺に向けて、チャネル幅方向の両端部で実質上連続的に幅が拡大する形状となる。続いて、エッチング処理工程を行い、アッシング処理によって第２レジストパターンを上記実施形態１と同様の方法にて形成する。そして、上記実施形態１と同様の方法にてバックチャネルを形成して、層間絶縁膜でこれらを覆う。このような工程により、上記実施形態１と同様に、チャネル領域が、ドレイン領域の各端部から、ソース領域に向けて、両サイドで実質上連続的にチャネル幅が拡大する形状とすることができる。その結果、ＴＦＴのＯＮ特性の安定化に優れ、電流駆動能力の向上を図ることができる。
【００７３】
本実施形態４によれば、チャネル領域のチャネル長が大きい場合に特に有効であり、チャネル領域の設計自由度を高めつつ、上記実施形態１と同様の効果を得ることができる。なお、本実施形態４においては、線状パターンが２つである例について説明したが、これは一例にすぎず、線状パターンを複数有する構造とすることができる。線状パターンを複数有する場合には、複数の線状パターンを互いに離間して略平行に配列し、隣接する線状パターン同士が突出しないよう、若しくは、ソース電極形成用遮光領域側にあるものほど、線状パターン同士の突出長さが大きくなるように配置すると、容易に上記構成のチャネル領域が得られるので、好ましい。
【００７４】
[実施形態５]
本実施形態５に係るフォトマスクは、下記の点を除く基本的な構成が上記実施形態２と同様となっている。すなわち、上記実施形態２においては、バックチャネル領域形成用の半透過領域７２として、線状パターンと線状透過部からなるラインとスペースにより構成されていたのに対し、本実施形態５においては、バックチャネル領域形成用の半透過領域７２が幾何学的なパターンマスクにより構成されている点で相違する。
【００７５】
図９（ａ）は、本実施形態５に係るフォトマスク７０ｃの平面図であり、図９（ｂ）は、フォトマスク７０ｃのバックチャネル領域形成用の半透過領域７２ｃの部分拡大図である。
【００７６】
フォトマスク７０ｃは、図９（ａ）に示すように、ソース電極形成用遮光領域７１ｃ、ドレイン電極形成用遮光領域７３、及び露光する光に対して解像限界以下のパターンを有するバックチャネル領域形成用の半透過領域７２ｃを備える。ソース電極形成用遮光領域７１ｃ及びドレイン電極形成用遮光領域７３は、露光時に光を遮蔽する遮光部から構成される。ソース電極形成用遮光領域７１ｃは、最終的にソース電極が得られるようなパターンに形成され、ドレイン電極形成用遮光領域７３は、最終的にドレイン電極が得られるようなパターンに形成されている。ここで、ドレイン電極形成用遮光領域７３と対向する側のソース電極形成用遮光領域７１ｃの辺を辺ＭＬＳｃ，ソース電極形成用遮光領域７１ｃと対向する側のドレイン電極形成用遮光領域７３の辺を辺ＭＬＤｃとする。
【００７７】
ドレイン電極形成用遮光領域７３とソース電極形成用遮光領域７１ｃの間には、バックチャネル領域形成用の半透過領域７２ｃが配置されている。バックチャネル領域形成用の半透過領域７２は、ソース電極形成用遮光領域７１ｃと対向するドレイン電極形成用遮光領域７３の辺ＭＬＤｃの両端部から、ドレイン電極形成用遮光領域７３と対向するソース電極形成用遮光領域７１ｃの辺ＭＬＳｃに向けて、両サイドで実質上連続的に幅が拡大する形状のマスクにより構成されている。当該マスク部分は、図９（ｂ）に示すように、露光する光に対して解像限界以下の寸法の幾何学的パターンであるメッシュ形状のパターンマスクにより構成されている。
【００７８】
上記フォトマスク７０ｃを用いることにより、第１レジストパターンのバックチャネル領域形成用パターンが、ドレイン電極形成用パターンの辺の両端部から、ソース電極形成用パターンの辺に向けて、両サイドで実質上連続的に幅が拡大するように形成することができる。そして、上記実施形態１と同様の工程を経て、チャネル領域１２が、ドレイン領域２３からソース領域２１に向かうにつれてチャネル幅が実質上連続的に拡大する、上記実施形態２と同様の構造を有するＴＦＴを得ることができる。
【００７９】
フォトマスクの幾何学的パターンとしては、メッシュ形状に限定されない。また、幾何学的なパターンをスリットや格子状に配置したものを広く用いることができる。また、幾何学的パターンのマスクに代えて、透過率を有する半透明膜等のパターンマスク（ハーフトーンマスク）によって、半透過領域を構成してもよい。
【００８０】
本実施形態５によれば、上記実施形態１において満たしている必要があった上記＜式１＞の条件を必ずしも満たさなくてもよい。すなわち、辺ＭＬＤより突出する辺ＭＬＳの突出長さｃ及び突出長さｄ（図３参照）それぞれが、離間距離Ｌより小さくても適用可能である。また、ソース電極の側壁ＰＳｗＳやドレイン電極の側壁ＰＳｗＤの形状によらずに、チャネル領域のチャネル方向の幅をソース電極に向かうにつれて実質上連続的に拡大させることができる。従って、ＴＦＴの設計自由度を高めることができる。ソース電極３１ａのチャネル方向の幅が小さい場合に特に有効である。
【００８１】
なお、上記実施形態１〜５においては、ポジ型のフォトレジストを用いた例について述べたが、ネガ型のフォトレジストを用いてもよい。その場合には、フォトマスクの遮光部と透過部を反転させる。
【００８２】
また、上記実施形態１〜５においては、チャネル領域のチャネル幅方向が、ドレイン領域からソース領域に向けて実質上同一の角度で拡大している例について説明したが、両サイド側で同一の角度で拡大する例に限定されない。
【００８３】
さらに、フォトマスクとしては、第１レジストパターン５０のバックチャネル領域形成用パターン５２が、ドレイン電極形成用パターン５３の辺ＲＬＤの両端部から、ソース電極形成用パターン５１の辺ＲＬＳに向けて、両サイドで実質上連続的に幅が拡大するように形成することが可能であればよく、上記実施形態のほか、公知のハーフト-ンマスク技術やグレイトーンマスク技術、若しくはこれらを組み合わせたものを用いることができる。
【００８４】
また、ドレイン電極と対向するソース電極の側壁ＰＳｗＳと、ソース電極３１と対向するドレイン電極３３の側壁ＰＳｗＤが、互いに略平行に対向配置されている例について説明したが、これに限定されるものではなく、ＰＳｗＳのチャネル方向の幅が、ＰＳｗＤのチャネル方向の幅よりも長く、ＰＳｗＳの両端部にＰＳｗＤとの非対向領域があれば、側壁部の形状は限定されない。例えば、曲線形状やコの字形、ジグザグ形状等の構造であってもよい。
【００８５】
図１０に、本件発明に適用可能なフォトマスクの変形例の一例を図示する。フォトマスク７０ｄは、図１０に示すように、ソース電極形成用遮光領域７１ｄ、ドレイン電極形成用遮光領域７３ｄ、及び露光する光に対して解像限界以下のパターンを有するバックチャネル領域形成用の半透過領域７２ｄを備える。ソース電極形成用遮光領域７１ｄ及びドレイン電極形成用遮光領域７３ｄは、露光時に光を遮蔽する遮光部から構成される。ソース電極形成用遮光領域７１ｄは、最終的にソース電極が得られるようなパターンに形成され、ドレイン電極形成用遮光領域７３ｄは、最終的にドレイン電極が得られるようなパターンに形成されている。
【００８６】
ドレイン電極形成用遮光領域７３ｄとソース電極形成用遮光領域７１ｄの間には、バックチャネル領域形成用の半透過領域７２ｄが配置されている。バックチャネル領域形成用の半透過領域７２ｄは、露光する光に対して解像限界以下の曲線状の線状パターン７６ｄを有する。また、曲線状の線状パターン７６ｄとソース電極形成用遮光領域７１ｄとの間にはＳ側曲線状透過部７５ｄ、線状パターン７６ｄとドレイン電極形成用遮光領域７３ｄとの間にはＤ側曲線状透過部７７ｄを有する。線状パターン７６ｄ、Ｓ側曲線状透過部７５ｄ、Ｄ側曲線状透過部７７ｄの短軸方向の幅は、レジスト材料の物性や、露光に用いる光の波長、レンズの開口率等の露光装置の光学系によって決まる露光解像限界以下の値に設定する。
【００８７】
図１０に示すフォトマスク７０ｄを用いることにより、ドレイン電極と対向するソース電極の側壁ＰＳｗＳ、及びソース電極と対向するドレイン電極の側壁ＰＳｗＤが、曲面状のソース電極／ドレイン電極を得ることができる。そして、ドレイン領域の各端部から、ソース領域に向けて、両サイドで実質上連続的にチャネル幅ＣＷが滑らかに拡大するチャネル領域を簡便に得ることができる。上述したように、ソース電極及びドレイン電極の形態としては、様々な変形が可能であり、本発明の趣旨を逸脱しない範囲で種々の変形が可能である。
【図面の簡単な説明】
【００８８】
【図１】（ａ）は、実施形態１に係るＴＦＴの主要部の平面図、（ｂ）は図１（ａ）のＩｂ−Ｉｂ切断部断面図。
【図２】（ａ）、（ｂ）は、実施形態１に係るＴＦＴの製造工程を説明するための断面図。
【図３】実施形態１に係るフォトマスクの平面図。
【図４】（ａ）は、実施形態１に係る第１レジストパターンの平面図、（ｂ）は、図４（ａ）のＩＶｂ−ＩＶｂ切断部断面図。
【図５】（ａ）は、実施形態１に係る第２レジストパターンの平面図、（ｂ）は、図５（ａ）のＶｂ−Ｖｂ切断部断面図、（ｃ）は、実施形態１に係るＴＦＴの製造工程を説明するための断面図。
【図６】（ａ）は、実施形態２に係るＴＦＴの主要部の平面図、（ｂ）は、実施形態２に係るフォトマスクの平面図。
【図７】実施形態３に係るＴＦＴの主要部の平面図。
【図８】実施形態４に係るフォトマスクの平面図。
【図９】（ａ）は、実施形態５に係るフォトマスクの平面図、（ｂ）は、実施形態５に係るフォトマスクの部分拡大図。
【図１０】変形例に係るフォトマスクの平面図。
【図１１】（ａ）は、従来例１に係るフォトマスクの平面図、（ｂ）は、従来例１に係る第１レジストパターンの平面図。
【図１２】（ａ）は、従来例２に係るフォトマスクの平面図、（ｂ）は、従来例２に係るＴＦＴの主要部の平面図。
【図１３】（ａ）は、従来例３に係るフォトマスクの平面図、（ｂ）は、従来例３に係るＴＦＴの主要部の平面図。
【符号の説明】
【００８９】
１，２，３    ＴＦＴ
５      絶縁性基板
６      ゲート電極
７      ゲート絶縁膜
８      層間絶縁膜
１０    第１半導体膜
１２    チャネル領域
２０    第２半導体膜
２１    ソース領域
２３    ドレイン領域
３０    第２導電膜
３１    ソース電極
３３    ドレイン電極
４０    レジスト
５０    第１レジストパターン
５１    ソース電極形成用パターン
５２    バックチャネル領域形成用パターン
５３    ドレイン電極形成用パターン
６０    第２レジストパターン
６１    第２ソース電極形成用パターン
６３    第２ドレイン電極形成用パターン
７０    フォトマスク
７１    ソース電極形成用遮光領域
７２    バックチャネル領域形成用の半透過領域
７３    ドレイン電極形成用遮光領域
７４    透過性基板
７５    Ｓ側線状透過部
７６    線状パターン
７７    Ｄ側線状透過部
８０    薄膜トランジスタ領域
ＰＳｗＳ    ドレイン電極と対向するソース電極の側壁
ＰＳｗＤ    ソース電極と対向するドレイン電極の側壁
ＣＷ      チャネル領域のチャネル方向の幅
ＭＬＳ    ドレイン電極形成用遮光領域と対向するソース電極形成用遮光領域の辺
ＭＬＤ    ソース電極形成用遮光領域と対向するドレイン電極形成用遮光領域の辺
ＭＷ      線状パターンの長辺方向の幅
ＲＬＳ    ドレイン電極形成用パターンと対向するソース電極形成用パターンの辺
ＲＬＤ    ソース電極形成用パターンと対向するドレイン電極形成用パターンの辺
ａ      辺ＭＬＤより突出する線状パターンの長辺方向の第１端部側の突出長さ
ｂ      辺ＭＬＤより突出する線状パターンの長辺方向の第２端部側の突出長さ
ｃ      辺ＭＬＤより突出する辺ＭＬＳの第１の端部側の突出長さ
ｄ      辺ＭＬＤより突出する辺ＭＬＳの第２の端部側の突出長さ
ｅ      Ｓ側線状透過部の短辺方向の幅
ｆ      線状パターンの短辺方向の幅
ｇ      Ｄ側線状透過部の短辺方向の幅
Ｌ      辺ＭＬＤと辺ＭＬＳとの離間距離
Ｃｈａ−Ｌ    チャネル領域のチャネル長
【図１】
0005432445.tif 000002
【図２】
0005432445.tif 000003
【図３】
0005432445.tif 000004
【図４】
0005432445.tif 000005
【図５】
0005432445.tif 000006
【図６】
0005432445.tif 000007
【図７】
0005432445.tif 000008
【図８】
0005432445.tif 000009
【図９】
0005432445.tif 000010
【図１０】
0005432445.tif 000011
【図１１】
0005432445.tif 000012
【図１２】
0005432445.tif 000013
【図１３】
0005432445.tif 000014