(57)【特許請求の範囲】
【請求項１】
半導体材料により構成された支持基板（１）と、
前記支持基板（１）の上に形成された埋め込み絶縁膜（２０）と、
前記埋め込み絶縁膜（２）を挟んで前記支持基板（１）の反対側に配置され、半導体材料により構成された活性層（４）と、
前記埋め込み絶縁膜（２０）によって前記活性層（４）のうちの前記埋め込み絶縁膜（２０）側に形成された格子歪層と、を有し、
前記埋め込み絶縁膜（２０）は、ＳｉＮ含有層、Ａｌ2Ｏ3層もしくはＴｉＯ2層のいずれか１つにより構成され、前記活性層（４）との熱膨張係数の差に基づいて、熱処理時に前記活性層（４）のうちの前記埋め込み絶縁膜（２０）側に格子歪みを発生させて前記活性層（４）に格子歪層を形成するための格子歪形成用層として機能することを特徴とするＳＯＩ基板。
【請求項２】
半導体材料により構成された活性層（４）を形成するための半導体基板（５）を用意する工程と、
半導体材料により構成された支持基板（１）を用意する工程と、
前記支持基板（１）の上、または、前記半導体基板（５）の上に、埋め込み絶縁膜（２０）を形成する工程と、
前記埋め込み絶縁膜（２０）が挟み込まれるように前記支持基板（１）と前記半導体基板（５）とを貼り合わせる工程と、
前記半導体基板（５）を薄型化させることで前記活性層（４）を形成する工程と、を含み、
前記埋め込み絶縁膜（２０）の形成工程では、ＳｉＮ含有層、Ａｌ2Ｏ3層もしくはＴｉＯ2層のいずれか１つにより前記埋め込み絶縁膜（２０）を形成し、該埋め込み絶縁膜（２０）と前記活性層（４）との熱膨張係数の差に基づいて、熱処理時に前記活性層（４）のうちの前記埋め込み絶縁膜（２０）側に格子歪みを発生させることで格子歪層を形成する格子歪形成用層として機能させることを特徴とするＳＯＩ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に当初より含有された、もしくは製造工程において混入した重金属による汚染に起因する素子信頼性の低下を防止可能なＳＯＩ（Silicon on insulator）基板およびその製造方法に関するものである。
【背景技術】
【０００２】
従来より、半導体デバイスが形成される活性層から重金属汚染などを効果的に除去する方法として、基板内部にＩＧ層を設けるもしくは基板の裏面側にゲッタリング層を形成する手法がとられている。しかしながら、半導体基板としてＳＯＩ基板を用いる場合、通常のバルクの基板と異なり、Ｆｅ、Ｎｉ等の重金属の拡散が埋め込み酸化膜によってブロックされるため、単に支持基板中にゲッタリングサイトを設けても効果が無い。このため、ＳＯＩ基板において基板に当初より含有された重金属もしくは製造工程中において混入した重金属による重金属汚染をゲッタリングする方法として、特許文献１、２に示す手法が提案されている。
【０００３】
特許文献１では、活性層と埋め込み酸化膜との間にゲッタリング機能を有する多結晶シリコン膜を設けている。特許文献２では、部分的に埋め込み酸化膜が形成されない領域を備えると共に、支持基板もしくは該基板裏面に何らかのゲッタリング手段を付与した構造としている。
【特許文献１】特開平０２−２６０４２８号公報
【特許文献２】特開平５−８２５２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に示す手法は、多結晶シリコンの結晶粒界で重金属をゲッタリングする方法であり、多結晶シリコン膜はウェハ貼り合わせ工程及び半導体装置製造工程中の熱処理に伴って再結晶化が進み、その結晶粒径が大きくなってしまうため、重金属をゲッタリングする部位である結晶粒界の面積が減少し、デバイス形成プロセスが進むに連れてその効果が低下してしまう。
【０００５】
また、特許文献２に示す手法では、上記のように部分的に埋め込み酸化膜が形成されていない領域がある構造であればゲッタリングが可能になるものの、ＳＯＩ基板を利用するそもそもの利点、例えばリーク電流や浮遊容量を低減できるという効果が小さくなってしまう。
【０００６】
本発明は上記点に鑑みて、ＳＯＩ基板において確実にゲッタリング効果が得られるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明では、半導体材料により構成された支持基板（１）と、支持基板（１）の上に形成された埋め込み酸化膜（２）と、埋め込み酸化膜（２）を挟んで支持基板（１）の反対側に配置され、半導体材料により構成された活性層（４）と、埋め込み酸化膜（２）と活性層（４）との間、もしくは、支持基板（１）と埋め込み酸化膜（２）との間に配置され、活性層（４）との熱膨張係数の差に基づいて、熱処理時に活性層（４）に格子歪みを発生させる格子歪形成用層（３、１０）と、格子歪形成用層（３、１０）によって活性層（４）に形成された格子歪層と、を備えていることを第１の特徴としている。
【０００８】
このように、埋め込み酸化膜（２）と活性層（４）の間、もしくは、支持基板（１）と埋め込み酸化膜（２）との間に、活性層（４）に格子歪層を形成するための格子歪形成用層（３、１０）を配置している。つまり、活性層（４）中の一部に、もしくは、支持基板（１）側において埋め込み酸化膜（２）と接するように、格子歪形成用層（３、１０）を形成した構造としている。
【０００９】
このため、埋め込み酸化膜（２）と活性層（４）の間に格子歪形成用層（３、１０）を配置した場合には、ウェハ貼り合わせ工程や半導体装置製造工程中の熱処理の際に、これらの間に格子歪みを発生させて活性層（４）に格子歪層を形成することが可能となる。また、支持基板（１）と埋め込み酸化膜（２）との間に格子歪形成用層（３、１０）を配置した場合には、熱膨張係数の小さい埋め込み酸化膜（２）を介しての作用となるため効果が直接作用する場合に比べて小さくなるものの格子歪形成用層（３、１０）と活性層（４）との熱膨張係数の差に基づき埋め込み酸化膜（２）と活性層（４）との間に発生させられる格子歪みを、格子歪形成用層（３、１０）が形成されていない場合に埋め込み酸化膜（２）と活性層（４）との間に発生し得る格子歪みよりも多くすることができる。
【００１０】
したがって、この格子歪みによって活性層（４）に格子歪層が形成され、ゲッタリングサイトとして機能するため、熱処理に伴って機能低下が生じることなく、かつ、ＳＯＩ基板の利点を損なわずに、ＳＯＩ基板において確実にゲッタリング効果が得られるようにすることが可能となる。
【００１１】
例えば、格子歪形成用層としては、ＳｉＣ含有層（３）やＳｉＮ含有層（１０）を用いることができる。
【００１２】
また、本発明では、半導体材料により構成された支持基板（１）と、支持基板（１）の上に形成された埋め込み絶縁膜（２０）と、埋め込み絶縁膜（２）を挟んで支持基板（１）の反対側に配置され、半導体材料により構成された活性層（４）と、埋め込み絶縁膜（２０）によって前記活性層（４）に形成された格子歪層とを有し、埋め込み絶縁膜（２０）は、ＳｉＮ含有層、Ａｌ2Ｏ3層もしくはＴｉＯ2層の少なくともいずれか１つにより構成され、活性層（４）との熱膨張係数の差に基づいて、熱処理時に活性層（４）に格子歪みを発生させて活性層（４）に格子歪層を形成するための格子歪形成用層として機能することを第２の特徴としている。
【００１３】
このように、埋め込み絶縁膜（２０）を酸化膜の代わりに、直接Ｓｉ3Ｎ4層もしくはＡｌ2Ｏ3層もしくはＴｉＯ2層等の絶縁層で構成し、これを支持基板（１）と活性層（４）の間に配置することもできる。このような構造とした場合、埋め込み絶縁膜（２０）および活性層（４）の間の熱膨張率の差が拡大し、ウェハ貼り合わせ工程や半導体装置製造工程中の熱処理の際に、これらの間に格子歪みを発生させて活性層（４）に格子歪層を形成することが可能となる。この格子歪みによって活性層（４）に形成された格子歪層がゲッタリングサイトとして機能するため、熱処理に伴って機能低下が生じることなく、かつ、ＳＯＩ基板の利点を損なわずに、ＳＯＩ基板において確実にゲッタリング効果が得られるようにすることが可能となり、上記第１の特徴と同様の効果を得ることができる。
【００１４】
なお、本発明の第１の特徴を有したＳＯＩ基板は、例えば、半導体材料により構成された第１半導体基板（５）を用意する工程と、半導体材料により構成された第２半導体基板（１）を用意する工程と、第２半導体基板（１）の上に埋め込み酸化膜（２）を形成する工程と、第１半導体基板（５）の上、または、埋め込み酸化膜（２）の上に、活性層（４）との熱膨張係数の差に基づいて、熱処理時に活性層（４）に格子歪みを発生させることで活性層（４）に格子歪層を形成するための格子歪形成用層（３、１０）を形成する工程と、埋め込み酸化膜（２）と格子歪み形成用層（３、１０）が挟み込まれるように第１半導体基板（５）と第２半導体基板（１）とを貼り合わせる工程と、第１半導体基板（５）と第２半導体基板（１）のいずれか一方を薄型化させることで活性層（４）を形成する工程と、を含んだ製造方法にて製造することができる。
【００１５】
また、同様に、半導体材料により構成された第１半導体基板（５）を用意する工程と、半導体材料により構成された第２半導体基板（１）を用意する工程と、第１半導体基板（５）の上に埋め込み酸化膜（２）を形成する工程と、第２半導体基板（１）の上、または、埋め込み酸化膜（２）の上に、活性層（４）との熱膨張係数の差に基づいて、熱処理時に活性層（４）に格子歪みを発生させることで活性層（４）に格子歪層を形成するための格子歪形成用層（３、１０）を形成する工程と、埋め込み酸化膜（２）と格子歪み形成用層（３、１０）が挟み込まれるように第１半導体基板（５）と第２半導体基板（１）とを貼り合わせる工程と、第１半導体基板（５）もしくは第２半導体基板（１）のいずれか一方を薄型化させることで活性層（４）を形成する工程と、を含んだ製造方法でも本発明の第１の特徴を有したＳＯＩ基板を製造することができる。
【００１６】
なお、これらの製造方法において、格子歪形成用層とは、当該格子歪形成用層を形成するためにイオンを注入した注入層（６、８）、つまり最終的にＳＯＩ基板が完成したときに格子歪形成用層に変化しているようなものも含む概念を示している。
【００１７】
一方、本発明の第２の特徴を有したＳＯＩ基板は、例えば、半導体材料により構成された活性層（４）を形成するための半導体基板（５）を用意する工程と、半導体材料により構成された支持基板（１）を用意する工程と、支持基板（１）の上、または、半導体基板（５）の上に、埋め込み絶縁膜（２０）を形成する工程と、埋め込み絶縁膜（２０）が挟み込まれるように支持基板（１）と半導体基板（５）とを貼り合わせる工程と、半導体基板（５）を薄型化させる工程とを含む製造方法にて製造され、埋め込み絶縁膜（２０）の形成工程において、ＳｉＮ含有層、Ａｌ2Ｏ3層もしくはＴｉＯ2層の少なくともいずれか１つにより埋め込み絶縁膜（２０）を形成し、該埋め込み絶縁膜（２０）を活性層（４）との熱膨張係数の差に基づいて、熱処理時に活性層（４）に格子歪みを発生させることで格子歪層を形成する格子歪形成用層として機能させるようにすれば良い。
【００１８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００２０】
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態が適用されたＳＯＩ基板の断面構造を示した図である。
【００２１】
図１に示すように、支持基板として機能する単結晶のシリコン基板１の表面全面に、埋め込み酸化膜として機能するシリコン酸化膜（ＳｉＯ２）２が形成され、その上にＳｉＣ膜そのものもしくはＳｉＣ結合が混在する格子歪形成用層として機能するＳｉＣ含有層３が形成されている。そして、更にそのＳｉＣ含有層３の表面に、活性層として機能する単結晶のシリコン層４が設けられている。このような構造により、本実施形態のＳＯＩ基板が構成されている。
【００２２】
このように構成されたＳＯＩ基板によれば、以下の効果を得ることができる。
【００２３】
上述した特許文献１に示されたＳＯＩ基板での問題点は、ゲッタリングサイトにウェハ貼り合わせ工程や半導体製造工程中の避けられない熱処理に伴って機能低下が生じる膜を使用していることが原因で発生する。また、特許文献２に示されたＳＯＩ基板での問題点は、基板裏面もしくは支持基板内でゲッタリングするために、部分的に埋め込み酸化膜が形成されない領域を設けることが原因で発生する。このため、熱処理に伴って機能低下が生じず、かつ、部分的に埋め込み酸化膜が形成されない領域を設けられた構造としないで、ゲッタリングサイトとして機能させられるようにする必要がある。
【００２４】
これに対し、本実施形態のＳＯＩ基板では、埋め込み酸化膜として機能するシリコン酸化膜２と活性層として機能するシリコン層４の間にＳｉＣ含有層３を配置している。つまり、活性層中の一部に、ＳｉＣ含有層３を形成した構造としている。シリコン酸化膜２の表面に直接シリコン層４を形成した場合、シリコン酸化膜２のヤング率がシリコン層４より小さくシリコン層４に格子歪みを十分に発生させられないが、本実施形態のようにシリコン酸化膜２の表面に単結晶シリコンよりも熱膨張係数及びヤング率の大きなＳｉＣ含有層３を形成しておくことにより、ウェハ貼り合わせ工程や半導体装置製造工程中の熱処理の際に、これらの間に格子歪みを発生させることが可能となる。
【００２５】
そして、この格子歪みがゲッタリングサイトとして機能するため、熱処理に伴って機能低下が生じることなく、かつ、ＳＯＩ基板の利点を損なわずに、ＳＯＩ基板において確実にゲッタリング効果が得られるようにすることが可能となる。
【００２６】
これにより、重金属汚染による劣化を抑制して信頼性を高められたＳＯＩ基板を用い、ＳＯＩ構造を有する半導体装置を製造することが可能となる。
【００２７】
なお、単結晶シリコンの熱膨張係数は２．５×１０−６（／Ｋ）程度であり、ＳｉＣの熱膨張係数は ４．５×１０−６（／Ｋ）程度である。
【００２８】
続いて、本実施形態に係るＳＯＩ基板の製造方法について説明する。図２に、本実施形態のＳＯＩ基板の製造工程を表した断面図を示し、この図を参照して説明する。
【００２９】
まず、図２（ａ）に示すように、デバイスを形成する活性層となるシリコン層４を形成するための単結晶のシリコン基板５を用意する。このシリコン基板１としては、例えば、ＣＺ基板で、例えば不純物としてボロンを注入することで導電型がＰ型とされ、結晶面方位が＜１００＞、抵抗率１〜５０Ωｃｍ、初期酸素濃度１．５×１０１８ｃｍ−３以下とされたものを用いることができる。
【００３０】
次に、図２（ｂ）に示すように、シリコン基板５の表面全面に、カーボン（Ｃ）をドーズ量１×１０１６atoms／ｃｍ２以上でイオン注入し、カーボンイオン注入層６を形成する。また、別の方法として、固相成長法によりシリコン基板５上にＳｉＣ膜を成膜しても良い。更に別の方法として、ＣＶＤ法等によりシリコン基板５上にＳｉＣ膜を成膜しても良い。
【００３１】
一方、図２（ｃ）に示すように、支持基板となる単結晶のシリコン基板１を用意したのち、９００〜１１００℃、Ｈ２：Ｏ２＝１：１〜２：１の分圧比の条件にて、図２（ｄ）に示すように、シリコン基板１の表面にシリコン酸化膜２を成長させる。
【００３２】
続いて、図２（ｅ）に示すように、シリコン酸化膜２が形成されたシリコン基板１とカーボンイオン注入層６が形成されたシリコン基板５とを、シリコン酸化膜２およびカーボンイオン注入層６が接するように突き合わせる。そして、１１００℃、２〜５時間程度の熱処理を行うことで、これらを貼り合わせる。この熱処理の際に、カーボンイオン注入層６内のＣが拡散してＳｉＣ結合が混在するＳｉＣ含有層３が形成される。
【００３３】
この後、素子領域の活性層を形成するために、ＣＭＰ等により、単結晶のシリコン基板５を所定の厚さ（例えば０．１〜２０μｍ程度）に研削、研磨を行うことで、シリコン層４を形成する。これにより、図１に示した構造のＳＯＩ基板を製造することができる。このようなＳＯＩ基板を用い、シリコン層４に半導体素子を作り込めば、重金属汚染による劣化を抑制した良好な半導体素子を形成することができる。
【００３４】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態では、上記第１実施形態において図１に示したＳＯＩ基板と同様の構造を他の手法により製造するものについて説明する。
【００３５】
図３に、本実施形態のＳＯＩ基板の製造工程を表した断面図を示し、この図を参照して説明する。
【００３６】
まず、図３（ａ）に示す工程では、デバイスを形成する活性層となるシリコン層４を形成するための単結晶のシリコン基板５を用意する。このシリコン基板１としては、例えば、上述した図２（ａ）に示したものを用いることができる。
【００３７】
一方、図３（ｂ）に示すように、支持基板となる単結晶のシリコン基板１を用意したのち、９００〜１１００℃、Ｈ２：Ｏ２＝１：１〜２：１の分圧比の条件にて、図３（ｃ）に示すように、シリコン基板１の表面にシリコン酸化膜７を成長させる。その後、図３（ｄ）に示すように、シリコン酸化膜７の表層部全域に、カーボン（Ｃ）をドーズ量１×１０１７atoms／ｃｍ２以上でイオン注入し、カーボンイオン注入層８を形成する。別の方法として、ＣＶＤ法等によりＳｉＣ薄膜層を成膜しても良い。
【００３８】
続いて、図３（ｅ）に示すように、シリコン酸化膜７およびカーボンイオン注入層８が形成されたシリコン基板１とシリコン基板５とを、カーボンイオン注入層６がシリコン基板５と接するように突き合わせる。そして、１１００℃、２〜５時間程度の熱処理を行うことで、これらを貼り合わせる。この熱処理の際に、カーボンイオン注入層６内のＣが拡散してＳｉＣ結合が混在するＳｉＣ含有層３が形成され、シリコン酸化膜７の残部により、図１に示すシリコン酸化膜２が構成される。
【００３９】
この後、素子領域の活性層を形成するために、ＣＭＰ等により、単結晶のシリコン基板５を所定の厚さ（例えば０．１〜２０μｍ程度）に研削、研磨を行うことで、シリコン層４を形成する。これにより、図１に示した構造のＳＯＩ基板を製造することができる。このようなＳＯＩ基板を用い、シリコン層４に半導体素子を作り込めば、重金属汚染による劣化を抑制した良好な半導体素子を形成することができる。
【００４０】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態のＳＯＩ基板は、第１実施形態に対して、格子歪形成用層の構成を代えたもの、具体的にはＳｉＣ含有層３の代わりにＳｉＮ含有層１０の層を設けたものであり、このＳｉＮ含有層１０によりシリコン酸化膜２とシリコン層４の間に格子歪みを発生させるようにしている。その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００４１】
図４は、本実施形態に係るＳＯＩ基板の断面図である。この図に示されるように、本実施形態のＳＯＩ基板は、図１に示したＳｉＣ含有層３に代えて、ＳｉＮ含有層１０を単結晶のシリコン基板１のシリコン酸化膜２上に形成したものである。
【００４２】
このように、シリコン層４の下層に単結晶シリコンよりも熱膨張係数の大きなＳｉＮ含有層１０を形成しておいても、ウェハ貼り合わせ工程や半導体装置製造工程中の熱処理の際に、これらの間に格子歪みを発生させることが可能となる。このため、第１実施形態と同様の効果を得ることができる。
【００４３】
なお、単結晶シリコンの熱膨張係数は２．５×１０−６（／Ｋ）程度であり、ＳｉＮの熱膨張係数は３．０×１０−６（／Ｋ）程度である。
【００４４】
このＳＯＩ基板の製造方法は、基本的に第１実施形態において図２に示した製造方法と同様であり、図２（ｂ）に示した工程をＳｉＮ含有層１０の形成工程に変更する点のみ異なる。例えば、シリコン基板５を１０５０℃、ＮＨ３雰囲気で熱窒化することによりＳｉＮ含有層１０を形成することができる。別の方法としては、シリコン基板５をＮプラズマで窒化してＳｉＮ含有層１０を形成することもできる。更に別の方法としては、シリコン基板５の全面に、窒素をドーズ量１×１０１６atoms／ｃｍ２以上イオン注入して、窒素イオン注入層を形成しても良い。更に別の方法としては、ＣＶＤ法によりシリコン基板５上にＳｉＮ薄膜層を成膜してもよい。
【００４５】
一方、図２（ｃ）、（ｄ）に示す工程と同様に、シリコン基板１の表面にシリコン酸化膜２を成長させたのち、シリコン酸化膜２が形成されたシリコン基板１とＳｉＮ含有層１０（もしくは窒素イオン注入層）が形成されたシリコン基板５とを、シリコン酸化膜２およびＳｉＮ含有層１０（もしくは窒素イオン注入層）が接するように突き合わせる。そして、１１００℃、２〜５時間程度の熱処理を行うことで、これらを貼り合わせる。なお、窒素イオン注入層を形成したシリコン基板５を貼り合わせる場合には、この熱処理の際に窒素イオン注入層中のＮが拡散してＳｉＮ結合が混在するＳｉＮ含有層１０となる。
【００４６】
この後、素子領域の活性層を形成するために、ＣＭＰ等により、単結晶のシリコン基板５を所定の厚さ（例えば０．１〜２０μｍ程度）に研削、研磨を行うことで、シリコン層４を形成する。これにより、図３に示した構造のＳＯＩ基板を製造することができる。このようなＳＯＩ基板を用い、シリコン層４に半導体素子を作り込めば、重金属汚染による劣化を抑制した良好な半導体素子を形成することができる。
【００４７】
なお、ここでは図４に示すＳＯＩ基板の製造方法の一例を示したが、第２実施形態と同様に、支持基板となるシリコン基板１にシリコン酸化膜２およびＳｉＮ含有層１０を形成しておき、活性層となるシリコン基板５を貼り合わせるようにしても良い。
【００４８】
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態のＳＯＩ基板は、第１、第２実施形態に対して埋め込み酸化膜、つまり埋め込み絶縁膜として機能するシリコン酸化膜２に代えて、ＳｉＣ層もしくはＳｉ３Ｎ４層もしくはＡｌ２Ｏ３層もしくはＴｉＯ２層等の絶縁層を単結晶のシリコン基板１上に形成し、この絶縁層を格子歪形成用層として機能させるようにしたものである。その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００４９】
図５は、本実施形態に係るＳＯＩ基板の断面図である。この図に示されるように、本実施形態のＳＯＩ基板は、図１に示したシリコン酸化膜２に代えて、ＳｉＣ層もしくはＳｉ３Ｎ４層もしくはＡｌ２Ｏ３層もしくはＴｉＯ２層等の絶縁層２０を備えた構造とされている。
【００５０】
このように、シリコン酸化膜２の代わりに、直接ＳｉＣ層、Ｓｉ３Ｎ４層、Ａｌ２Ｏ３層もしくはＴｉＯ２層等の絶縁層２０を支持基板となるシリコン基板１と活性層となるシリコン層４の間に配置することもできる。
【００５１】
このような構造とした場合、シリコン層４の下層に単結晶シリコンよりも熱膨張係数の大きな絶縁層２０が形成してあるため、シリコン酸化膜２と絶縁層２０およびシリコン層４の間の熱膨張率の差が拡大し、ウェハ貼り合わせ工程や半導体装置製造工程中の熱処理の際に、これらの間に格子歪みを発生させることが可能となる。この格子歪みがゲッタリングサイトとして機能するため、熱処理に伴って機能低下が生じることなく、かつ、ＳＯＩ基板の利点を損なわずに、ＳＯＩ基板において確実にゲッタリング効果が得られるようにすることが可能となり、第１実施形態と同様の効果を得ることができる。
【００５２】
なお、単結晶シリコンの熱膨張係数は２．５×１０−６（／Ｋ）程度であり、ＳｉＣの熱膨張係数は４．５×１０−６（／Ｋ）程度、ＳｉＮの熱膨張係数は３．０×１０−６（／Ｋ）程度、Ａｌ２Ｏ３の熱膨張係数は３．９〜９．３×１０−６（／Ｋ）程度、ＴｉＯ２の熱膨張係数は７．１〜９．２×１０−６（／Ｋ）程度である。
【００５３】
続いて、本実施形態に係るＳＯＩ基板の製造方法について説明する。図６に、本実施形態のＳＯＩ基板の製造工程を表した断面図を示し、この図を参照して説明する。
【００５４】
まず、図６（ａ）に示すように、デバイスを形成する活性層となるシリコン層４を形成するための単結晶のシリコン基板５を用意する。このシリコン基板１としては、例えば、上述した図２（ａ）に示したものを用いることができる。次に、図６（ｂ）に示すように、シリコン基板５の表面全面に、図２（ｂ）に示した工程と同様の工程により、カーボンイオン注入層６を形成する。
【００５５】
一方、図６（ｃ）に示すように、支持基板となる単結晶のシリコン基板１を用意する。その後、図６（ｄ）に示すように、シリコン基板１とカーボンイオン注入層６が形成されたシリコン基板５とを、カーボンイオン注入層６がシリコン基板１と接するように突き合わせる。そして、１１００℃、２〜５時間程度の熱処理を行うことで、これらを貼り合わせる。この熱処理の際に、カーボンイオン注入層６内のＣが拡散してＳｉＣ結合が混在するＳｉＣ含有層からなる絶縁層２０が形成される。
【００５６】
この後、素子領域の活性層を形成するために、ＣＭＰ等により、単結晶のシリコン基板５を所定の厚さ（例えば０．１〜２０μｍ程度）に研削、研磨を行うことで、シリコン層４を形成する。これにより、図１に示した構造のＳＯＩ基板を製造することができる。このようなＳＯＩ基板を用い、シリコン層４に半導体素子を作り込めば、重金属汚染による劣化を抑制した良好な半導体素子を形成することができる。
【００５７】
なお、ここでは、シリコン基板５の表面全面にカーボンイオン注入層６を形成し、このカーボンイオン注入層６からＳｉＣ含有層からなる絶縁層２０を形成する例を示したが、カーボンイオン注入層６に代えて、Ｓｉ３Ｎ４層もしくはＡｌ２Ｏ３層もしくはＴｉＯ２層等による絶縁層２０を例えばＣＶＤ法にて形成しても良い。
【００５８】
また、ここでは活性層として機能するシリコン基板５側に絶縁層２０もしくは絶縁層２０を形成するためのカーボンイオン注入層６などを形成する例を示したが、支持基板として機能するシリコン基板１側に設けるようにしても良い。
【００５９】
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態のＳＯＩ基板は、第１、第２実施形態に対して埋め込み酸化膜となるシリコン酸化膜２とＳｉＣ含有層３もしくはＳｉＮ含有層１０の配置を逆転させたものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００６０】
図７は、本実施形態に係るＳＯＩ基板の断面図である。この図に示されるように、本実施形態のＳＯＩ基板は、支持基板となるシリコン基板１の表面全面にＳｉＣ含有層３とシリコン酸化膜２が順番に形成され、シリコン酸化膜２の表面に活性層となるシリコン層４が形成された構造とされている。
【００６１】
このような構造とされていても、熱膨張係数の小さい埋め込み酸化膜（２）を介しての作用となるため効果が直接作用する場合に比べて小さくなるもののシリコン酸化膜２とシリコン層４との間に格子歪みを生じさせることが可能となる。より詳しくは、ＳｉＣ含有層３とシリコン酸化膜２との熱膨張係数の差に基づきシリコン酸化膜２とシリコン層４との間に発生させられる格子歪みは、ＳｉＣ含有層３が形成されていない場合にシリコン酸化膜２とシリコン層４との間に発生し得る格子歪みよりも十分に多くなる。
【００６２】
このため、シリコン酸化膜２とシリコン層４との間に発生した格子歪みをゲッタリングサイトとして機能させることができ、熱処理に伴って機能低下が生じることなく、かつ、ＳＯＩ基板の利点を損なわずに、ＳＯＩ基板において確実にゲッタリング効果が得られるようにすることが可能となり、第１実施形態と同様の効果を得ることができる。
【００６３】
なお、このような構造となるＳＯＩ基板の製造方法は、第１実施形態で図２に示した工程や第２実施形態の図３で示した工程において、支持基板と活性層を入れ替えるだけで良い。
【００６４】
また、ここでは格子歪形成用層としてＳｉＣ含有層３を例に挙げたが、上記第３実施形態で説明したＳｉＮ含有層１０に代えても同様のことが言える。
【００６５】
（他の実施形態）
上記各実施形態では、単結晶のシリコン層４の下層全面に単結晶シリコンより熱膨張係数の大きい層となるＳｉＣ含有層３、ＳｉＮ含有層１０もしくは絶縁層２０を形成したが、それらはストライプ状、ドット状、網目状など、シリコン層４の下層全面ではなく部分的に形成しても、上記と同様の効果を得ることができる。
【００６６】
また、上記各実施形態では、シリコン基板１やシリコン層４のように、単結晶のシリコンを半導体材料として用いた場合について説明したが、ＧａＡｓのような他の半導体材料を用いる場合についても、本発明を適用することができる。すなわち、上記各実施形態では、埋め込み絶縁膜として機能するシリコン酸化膜２がシリコン層４より柔らかいため、活性層となるシリコン層４に格子歪みを形成できないことから、活性層に対して格子歪みを形成するための格子歪形成用層としてＳｉＣ含有層３やＳｉＮ含有層１０もしくは絶縁膜２０を形成したが、同様の作用を生じさせることにより、他の半導体材料を用いる場合においても上記効果を得ることが可能である。
【００６７】
例えば、半導体材料としてＧａＡｓを用いる場合、ＧａＡｓの熱膨張係数が７．０×１０−６（／Ｋ）程度と高い値となるが、この熱膨張係数と差が大きく、かつ、ＧａＡｓよりもヤング率が大きくて、ＧａＡｓが熱処理したときに格子歪みが形成できるような格子歪形成用層を配置すれば良い。
【００６８】
なお、上記各実施形態では記載していないが、勿論、活性層４を形成するためのシリコン基板５に対して、予めゲッタリングサイトを形成しておくこともできる。このようにすれば、そのゲッタリングサイトが熱処理などによって減少しようとしても、上述した格子歪みによりそれが減らないような状況とできるため、予めゲッタリングサイトを形成しておくと効果的である。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１実施形態が適用されたＳＯＩ基板の断面構造を示した図である
【図２】図１に示すＳＯＩ基板の製造工程を示した断面図である。
【図３】本発明の第２実施形態に係るＳＯＩ基板の製造工程を示した断面図である。
【図４】本発明の第３実施形態が適用されたＳＯＩ基板の断面構造を示した図である
【図５】本発明の第４実施形態が適用されたＳＯＩ基板の断面構造を示した図である。
【図６】図５に示すＳＯＩ基板の製造工程を示した断面図である
【図７】本発明の第５実施形態が適用されたＳＯＩ基板の断面構造を示した図である
【符号の説明】
【００７０】
１…シリコン基板、２…シリコン酸化膜、３…ＳｉＣ含有層、４…シリコン層、
５…シリコン基板、６…カーボンイオン注入層、７…シリコン酸化膜、
８…カーボンイオン注入層、１０…ＳｉＮ含有層、２０…絶縁層。
【図１】
0005532527.tif 000002
【図２】
0005532527.tif 000003
【図３】
0005532527.tif 000004
【図４】
0005532527.tif 000005
【図５】
0005532527.tif 000006
【図６】
0005532527.tif 000007
【図７】
0005532527.tif 000008