(57)【特許請求の範囲】
【請求項１】
レーザダイオードが形成された半導体基板をジャンクションダウン方式でサブマウントに接合した光半導体装置であって、
前記レーザダイオードは、
前記半導体基板の主面上に形成された、第１導電型のクラッド層と、
前記第１導電型のクラッド層の上面上に形成された活性層と、
前記活性層上に形成された、第２導電型のクラッド層と、
前記第２導電型のクラッド層を含むリッジ部と、
前記リッジ部の側方に形成された、前記第２導電型のクラッド層を含むバンク部と、
前記リッジ部と電気的に接続され、前記リッジ部上部から前記バンク部上部にかけて連続して形成された第１電極と、
前記第１電極上部であって、前記リッジ部上部から前記バンク部上部にかけて連続して形成されており、前記第１電極と電気的に接続された通電層と、
前記通電層の上面のうち、前記バンク部上部に位置する平坦部分にのみ形成され、前記通電層と電気的に接続される、メッキ膜からなるバンク上パターンと、
前記半導体基板の裏面に形成された第２電極と、
を有し、
前記バンク上パターンの上面は、前記サブマウント上に配線パターンを介して形成されたソルダ材と接合されており、
前記バンク部上部の前記バンク上パターンの上面の高さは、前記リッジ部上部の前記通電層の上面の高さよりも高く、前記リッジ部上部の前記通電層の上面は、前記サブマウント上の前記ソルダ材の上面と離間していることを特徴とする光半導体装置。
【請求項２】
レーザダイオードが形成された半導体基板をジャンクションダウン方式でサブマウントに接合した光半導体装置であって、
前記レーザダイオードは、
前記半導体基板の主面上に形成された、第１導電型のクラッド層と、
前記第１導電型のクラッド層の上面上に形成された活性層と、
前記活性層上に形成された、第２導電型のクラッド層と、
前記第２導電型のクラッド層を含むリッジ部と、
前記リッジ部の側方に形成された、前記第２導電型のクラッド層を含むバンク部と、
前記リッジ部と電気的に接続され、前記リッジ部上部から前記バンク部上部にかけて連続して形成された第１電極と、
前記第１電極の上面のうち、前記バンク部上部に位置する平坦部分にのみ形成され、メッキ膜からなるバンク上パターンと、
前記バンク上パターンの上面上および側面ならびに前記第１電極の上面上ならびに側面にかけて連続して形成され、前記第１電極と電気的に接続された通電層と、
前記半導体基板の裏面に形成された第２電極と、
を有し、
前記バンク部上部の前記通電層の上面は、前記サブマウント上に配線パターンを介して形成されたソルダ材と接合されており、
前記バンク部上部の前記通電層の上面の高さは、前記リッジ部上部の前記通電層の上面の高さよりも高く、前記リッジ部上部の前記通電層の上面は、前記サブマウント上の前記ソルダ材の上面と離間していることを特徴とする光半導体装置。
【請求項３】
請求項１または２に記載の光半導体装置であって、
前記バンク上パターンの膜厚は１．５μｍ以上であることを特徴とする光半導体装置。
【請求項４】
請求項１に記載の光半導体装置であって、
前記バンク上パターンは、金を含むことを特徴とする光半導体装置。
【請求項５】
請求項２に記載の光半導体装置であって、
前記バンク上パターンは、金を含むことを特徴とする光半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体装置に関し、特に、レーザダイオードを有する光半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
レーザダイオード（半導体レーザ）は、ｐｎ接合に順方向電流を流して、注入された電子と正孔の再結合による誘導放出により光を放出するダイオードである。レーザダイオードは、ＣＤやＭＤ等の光ディスクの読取り及び書き込み、レーザプリンタまたは医療・計測用機器等、主に情報産業用途を目的として広く用いられている。
【０００３】
レーザダイオードの種類にはシングルビームレーザダイオード（シングルビーム型半導体レーザ）およびアレイレーザダイオード（アレイ型半導体レーザ）がある。シングルビームレーザダイオードは、発光部を１つだけ有するレーザダイオード素子であり、アレイレーザダイオードは、発光部を複数有するレーザダイオード素子である。アレイレーザダイオードはシングルビームレーザダイオードに比べて走査ビーム数を増やすことが容易であるため、高速印字を行うレーザプリンタに適した素子である。また、アレイレーザダイオードは、マルチビームレーザダイオードとも呼ばれる。
【０００４】
近年では、レーザダイオードは発光部において発生する熱の放熱性を高めるため、発光部のあるレーザダイオードチップの主面側をサブマウント側とし、半田等を用いてサブマウントに接合する、ジャンクションダウン方式での接合方法が一般的となっている。
【０００５】
特許文献１（特開２００８−４２１３１号公報）には、導波路型半導体レーザにおいて、発光部の上部に位置するリッジ状の導波路構造上部に、ドライエッチングによりダメージを受けた層を残さない技術が開示されている。具体的には、リッジ状の導波路構造上部のコンタクト層上に、スペーサ層およびダメージ受容層を形成し、リッジ状の導波路構造上部のパッシベーション膜をドライエッチングにより除去する際のダメージをこの２層に吸収させ、その後、ウェットエッチングにより選択的にスペーサ層およびダメージ受容層を除去する。これにより、ドライエッチングによるダメージを受けたスペーサ層およびダメージ受容層を除去し、素子の劣化を防いでいる。
【０００６】
また、上記特許文献１ではドライエッチングによるダメージをリッジ状の導波路構造に与えない目的で形成されたスペーサ層およびダメージ受容層により、ダメージ受容層の上面高さよりもリッジ状の導波路構造の上面高さが低くなり、素子の組立工程においてリッジ状の導波路構造が傷つくことを防いでいる。
【０００７】
特許文献２（特開２００８−２７７４７１号公報）には、アレイ型半導体レーザにおいて接合面を下向きで組み立てる場合に、レーザチップの特定部分のみを半田付けし、また、接合部の下部に応力吸収部を形成することにより、レーザチップとサブマウントの熱膨張係数の差により発生する応力をレーザチップに伝わりにくくする技術が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−４２１３１号公報
【特許文献２】特開２００８−２７７４７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ジャンクションダウン方式で接合されるレーザダイオードは、発光部の上部に位置するリッジ部上に形成したＡｕ電極材と、サブマウントに形成した通電性のあるソルダ材（例えばＡｕＳｎ）を溶融接着することで、放熱および通電を行っている。
【００１０】
ここで、レーザダイオードとサブマウントとの組立時に、レーザダイオードのリッジ部上の電極材、レーザダイオードの主面の半導体材料、サブマウントのソルダ材およびサブマウントの基板材料の、それぞれの熱膨張係数の違いによって起こる反応で生じる応力がリッジ部に及ぶことにより、偏光角特性不良が発生するという問題がある。
【００１１】
偏光角特性はレーザダイオードから照射される光の偏波の角度の特性を言い、この偏波はレーザダイオードのチップの主面に沿う面内において振動していることが好ましい。偏波面がレーザダイオードのチップの主面に対し斜めに回転した光が照射されることは偏光角特性の悪化となり、偏光角特性の悪化したレーザダイオードを使用した場合、レンズ等の光学部品を透過する際に光量が落ちるという問題が発生する。
【００１２】
上記特許文献２に開示されている技術では、アレイ型半導体レーザ内においてサブマウントとの接合部の電極の下に、空隙や柔らかい素材を含む応力吸収部を形成することで、レーザチップとザブマウントの熱膨張係数の差によって発生する応力を緩和している。しかし、応力吸収部の形成工程は複雑であり工程数が多く、また、部材の融点の問題からＩｎ（インジウム）やフォトレジスト上に金属膜を形成することが難しいという問題がある。また、金のように熱伝導性や通電性の高い材質ではなく、空隙やフォトレジストを含む応力吸収部が存在するため、リッジ部からサブマウントへの通電性およびリッジ部で発生する熱をサブマウントに放熱する際の熱伝導性が悪いという問題がある。
【００１３】
そこで本発明者らは、発光部の上部に位置するリッジ部とサブマウント上のソルダ材とを直接接触させないようにすることで、リッジ部に応力が伝わりにくくなるような光半導体装置を検討した。リッジ部をソルダ材に接触させない案として下記の案があるが、いずれも問題が発生する。
【００１４】
（１）．リッジ部上に形成する電極のリッジ部上部の領域のみに、酸化しやすくソルダ材と反応しにくい材料（例えばＴｉ）を部分的に形成する。酸化しやすい層を形成することで、酸化膜を形成し、ソルダ材との反応を防ぐ。
【００１５】
この場合、リッジ部の幅は１．５μｍ程度であるため、リッジ部の上部のみにソルダ材と反応しにくい材料を形成するには、フォトリソグラフィ技術に高い位置精度が要求される。また、リッジ部上に形成した、ソルダ材と反応しにくい材料の周辺から、電極とソルダ材との反応が進むことによる応力変動が懸念される。
【００１６】
（２）．サブマウント上のソルダ材を、リッジ部が接触する部分を分離し、非接触にしたパターンレイアウトとする。
【００１７】
この仕様のサブマウントに組立を行う場合は、ソルダ材から分離された位置に、レーザダイオードチップのリッジ部上部の位置を合わせる必要があるため、組立装置に高い位置精度が要求される。なお、位置ズレが生じた際には、部分的な反応が進むことによる応力変動が懸念される。
【００１８】
（３）．レーザダイオードチップをジャンクションアップ方式で組立て、リッジ部形成面をソルダ材に位置させる面と逆面とする。
【００１９】
この場合リッジ部はソルダ材との接合部から離れ、発生した応力の影響を受けにくくなるが、リッジ部で発生する熱の放熱性が悪化し、特性不良および寿命の低下を引き起こす問題がある。
【００２０】
本発明の目的は、光半導体装置において、通電性および放熱性を損なわず、サブマウント上にレーザダイオードチップを搭載する工程において高い位置精度を必要とせずに、レーザダイオードの偏光角特性を安定させる技術を提供することにある。
【００２１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２３】
本願の一発明による光半導体装置は、レーザダイオードが形成された半導体基板をジャンクションダウン方式でサブマウントに接合した光半導体装置である。前記レーザダイオードは、前記半導体基板の主面上に形成された、第１導電型のクラッド層と、前記第１導電型のクラッド層の上面上に形成された活性層と、前記活性層上に形成された、第２導電型のクラッド層と、前記第２導電型のクラッド層を含むリッジ部と、前記リッジ部の側方に形成された、前記第２導電型のクラッド層を含むバンク部を有する。
【００２４】
また、前記レーザダイオードは、前記リッジ部と電気的に接続され、前記リッジ部上部から前記バンク部上部にかけて連続して形成された第１電極と、前記バンク部上部に形成されたバンク上パターンと、前記半導体基板の裏面に形成された第２電極とを有する。
【００２５】
また、前記レーザダイオードは、前記第１電極および前記バンク上パターンを含む前記バンク部の上面と、前記サブマウント上に形成された第３電極の上面とが接合されており、前記バンク部の上面の高さは前記リッジ部の上部の前記第１電極の上面の高さよりも高く、前記リッジ部の上部の前記第１電極の表面は、前記サブマウント上の前記第３電極の表面と離間しているものである。
【発明の効果】
【００２６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２７】
半導体レーザに関して、通電性および放熱性を損なわず、サブマウント上にレーザダイオードチップを搭載する工程において高い位置精度を必要とせずに、偏光角特性を安定させることができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１である光半導体装置を示す要部断面図である。
【図２】本発明の実施の形態１である光半導体装置の製造方法を示す要部断面図である。
【図３】図２に続く光半導体装置の製造方法を示す要部断面図である。
【図４】図３に続く光半導体装置の製造方法を示す要部断面図である。
【図５】図４に続く光半導体装置の製造方法を示す要部断面図である。
【図６】図５に続く光半導体装置の製造方法を示す要部断面図である。
【図７】図６に続く光半導体装置の製造方法を示す要部断面図である。
【図８】図７に続く光半導体装置の製造方法を示す要部断面図である。
【図９】図８に続く光半導体装置の製造方法を示す要部断面図である。
【図１０】図９に続く光半導体装置の製造方法を示す要部断面図である。
【図１１】本発明の実施の形態２である光半導体装置の製造方法を示す要部断面図である。
【図１２】図１１に続く光半導体装置の製造方法を示す要部断面図である。
【図１３】図１２に続く光半導体装置の製造方法を示す要部断面図である。
【図１４】本発明の実施の形態３である光半導体装置の製造方法を示す要部断面図である。
【図１５】図１４に続く光半導体装置の製造方法を示す要部断面図である。
【図１６】図１５に続く光半導体装置の製造方法を示す要部断面図である。
【発明を実施するための形態】
【００２９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００３０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００３１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施の形態等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
【００３２】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００３３】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。例えば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（例えばＳｉＧｅ）等を含むものとする。
【００３４】
また、以下の実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３５】
（実施の形態１）
図１に、本実施の形態の光半導体装置を示す。図１は、ＧａＡｓ基板１上に形成され、主面と、主面とは反対側の裏面を有するレーザチップ３２の主面側を下向きにし、サブマウント２１上に配線パターン２３を介して形成されたソルダ材２０上にレーザチップ３２を接合しているものである。なお、ここではレーザチップ３２はその主面を下向きにしてサブマウント２１に取り付けられているため、以下の図１を参照した説明においては、レーザチップ３２の主面が上側を向いているものとして各部の説明をする。
【００３６】
図１において、ＧａＡｓ基板１上にｎ型クラッド層２が形成され、ＧａＡｓ基板１の裏面にはｎ側電極２６が形成されている。ｎ型クラッド層２上には、多重量子井戸活性層６が形成されており、多重量子井戸活性層６上には第１ｐ型クラッド層７が形成され、第１ｐ型クラッド層７上にはエッチングストップ層８が形成されている。なお、多重量子井戸活性層６は、図２に示すように光閉じ込め層３ａ、歪量子井戸層４ａ、バリア層５、歪量子井戸層４ｂおよび光閉じ込め層３ｂを含んでいる。
【００３７】
レーザチップ３２の上部には、エッチングストップ層８の上面に達する２本の溝３０が形成され、溝３０同士の間にはリッジ部１２が形成されており、リッジ部１２の一方の側方と、その反対側のもう一方の側方のそれぞれには溝３０を挟んでバンク部３１が形成されている。リッジ部１２はエッチングストップ層８の上面上に形成された第２ｐ型クラッド層９および第２ｐ型クラッド層９上に形成されたコンタクト層１０を含む。また、バンク部３１はエッチングストップ層８の上面上に形成された第２ｐ型クラッド層９、第２ｐ型クラッド層９上に形成されたコンタクト層１０、コンタクト層１０上に形成されたバンク上パターン１５およびバンク上パターン１５上に形成された通電層１６を含む。
【００３８】
バンク部３１のコンタクト層１０の上面上および溝３０の内壁には窒化シリコン膜１３が形成され、リッジ部１２のコンタクト層１０の上面上、窒化シリコン膜１３の上面上および窒化シリコン膜１３の側壁には、リッジ部１２上部のコンタクト層１０と電気的に接続されたｐ側電極１４が形成されている。なお、本実施の形態ではｐ側電極１４の下にはリッジ部１２上面を除いて窒化シリコン膜１３が形成されているが、窒化シリコン膜１３の代わりに酸化シリコン膜を形成してもよい。
【００３９】
バンク部３１上部のｐ側電極１４の上面上にはバンク上パターン１５が形成されており、バンク上パターン１５の上面上および側面ならびにｐ側電極１４の上面上および側面には通電層１６が形成されている。通電層１６はリッジ部１２の上からバンク部３１上にかけて連続して形成され、ｐ側電極１４と電気的に接続されている。
【００４０】
本実施の形態では、バンク部３１における通電層１６の上面と、サブマウント２１上に配線パターン２３を介して形成されたソルダ材２０の上面とを溶融接着し、光半導体装置を形成している。ここで、バンク部３１上の通電層１６の上面の高さは、リッジ部１２上の通電層１６の上面の高さよりも、通電層１６の下に形成されたバンク上パターン１５の膜厚の分だけ高くなっているため、ソルダ材２０の上面と、リッジ部１２上の通電層１６の上面とは空隙を挟んで離間しており、接触していない。
【００４１】
以下に、図２〜図９を用いて本実施の形態のレーザダイオードの製造方法を工程順に説明する。なお、表記する製法、材料および膜厚は例を示し、これに限定されない。
【００４２】
まず、図２に示すように、ｎ型のＧａＡｓ基板１上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法（有機金属成長法）により、厚さ１．８μｍのＡｌＧａＩｎＰからなるｎ型クラッド層２を形成する。続いて、ＭＯＣＶＤ法により、ｎ型クラッド層２上に、ノンドープのＡｌＧａＩｎＰからなる光閉じ込め層３ａ、ノンドープのＧａＩｎＰを含む厚さ５ｎｍの歪量子井戸層４ａ、厚さ５ｎｍのノンドープのＡｌＧａＩｎＰからなるバリア層５、ノンドープのＧａＩｎＰを含む厚さ５ｎｍの歪量子井戸層４ｂおよびノンドープのＡｌＧａＩｎＰからなる光閉じ込め層３ｂを順次堆積し、この５層からなる多重量子井戸活性層６を形成する。
【００４３】
その後、多重量子井戸活性層６上に、ＭＯＣＶＤ法により厚さ０.３μｍのｐ型のＡｌＧａＩｎＰからなる第１ｐ型クラッド層７、厚さ５ｎｍのｐ型のＧａＩｎＰからなるエッチングストップ層８、厚さ１．２μｍのｐ型のＡｌＧａＩｎＰからなる第２ｐ型クラッド層９およびｐ型のＧａＡｓを含むコンタクト層１０を順次積層することにより、ダブルヘテロ構造を形成する。
【００４４】
次に、図３に示すように、ＭＯＣＶＤ法によりコンタクト層１０上に酸化シリコン膜を３００ｎｍ堆積した後、フォトレジスト膜（図示しない）をマスクにしたドライエッチングにより酸化シリコン膜の一部を除去し、リッジ部およびバンク部の形成領域に残った酸化シリコン膜からなる絶縁膜１１を形成する。その後、アッシングにより絶縁膜１１上のフォトレジスト膜を除去する。
【００４５】
次に、図４に示すように、絶縁膜１１をマスクとして、ウェットエッチングによりコンタクト層１０および第２ｐ型クラッド層９の一部を除去して２本の溝３０を形成し、２本の溝３０同士の間に第２ｐ型クラッド層９およびコンタクト層１０を有するリッジ部１２を形成する。なお、リッジ部１２の形成においては、ウェットエッチングではなく、制御性の良いドライエッチング法を用いても良い。また、エッチングストップ層８は、他の材質としても良いし、エッチングストップ層８自体をなくした構造としても構わない。
【００４６】
次に、図５に示すように、フッ酸（ＨＦ）系エッチング液を用いたウェットエッチングにより絶縁膜１１を除去した後、ＧａＡｓ基板１の主面上の全面にＣＶＤ（Chemical Vapor Deposition）法によりパッシベーション膜となる窒化シリコン膜１３を堆積する。その後、フォトリソグラフィ技術を用いたドライエッチングにより、リッジ部１２の上面上に形成された窒化シリコン膜１３を選択的に除去し、リッジ部１２の上部のコンタクト層１０の上面を露出させる。ここで、リッジ部１２の側方に溝３０を挟んで形成された、上部に窒化シリコン膜１３を有する領域をバンク部３１とする。なお、窒化シリコン膜１３の代わりの絶縁膜として、ＣＶＤ法により酸化シリコン膜を形成しても良い。
【００４７】
次に、図６に示すように、窒化シリコン膜１３上および露出したコンタクト層１０の上面上に、厚さ０．５μｍ程度のＴｉ／Ｐｔ／Ａｕからなるｐ側電極１４を電子ビーム（Electron Beam：ＥＢ）蒸着法等を用いて堆積し、フォトリソグラフィ技術とドライエッチング技術により電極パターンを形成する。ここで、コンタクト層１０の上面とｐ側電極１４とは電気的に接続される。
【００４８】
次に、図７に示すように、ｐ側電極１４のバンク部３１の上面上に、リッジ部１２の上部との高低差をつけるためのバンク上パターン１５を形成する。バンク上パターン１５の形成方法としては、例えばバンク部３１の上面上を除くｐ側電極１４上にフォトレジストを形成し、このフォトレジストに覆われていないパターン部分に電解メッキによって選択的にＡｕメッキ膜を形成した後、前記フォトレジストを除去すればよい。なお、バンク上パターン１５の膜厚は１．５μｍ以上とする。これは、リッジ部１２の上面とサブマウント２１上に形成されたソルダ材２０とを接触させないことを目的としてバンク上パターン１５を形成するためである。
【００４９】
次に、図８に示すように、ｐ側電極１４の表面およびバンク上パターン１５の表面にフォトリソグラフィ技術および電解メッキによりＡｕメッキ膜を選択的に堆積することにより、リッジ部１２およびバンク部３１をつなげる通電層１６を形成する。
【００５０】
次に、図９に示すように、ＧａＡｓ基板１の裏面をＧａＡｓ基板１の厚さが１００μｍになるまで研磨し、ＧａＡｓ基板１の裏面にＡｕを含むｎ側電極２６を蒸着して形成した後、ＧａＡｓ基板１を各チップ毎にへき開・ダイシングして分割することにより、レーザチップ３２を形成する。その後、レーザチップ３２は接合面を下向きにし、ＧａＡｓ基板１の主面側のバンク上パターン１５上に位置する通電層１６の上面を、サブマウント２１上に配線パターン２３を介して形成されたソルダ材２０と接合する。
【００５１】
この後の工程の図示は省略するが、サブマウント２１をステム上にソルダ材２０により接合する。その後、通電のためのワイヤボンディングをｎ側電極に施し、レーザ光を透過する窓ガラス部を有するキャップを用いて気密封止することで、本実施の形態の光半導体装置を完成する。ステム、キャップ、ボンディングワイヤ等はレーザダイオード用パッケージとして一般的な部品でよい。
【００５２】
ここで、ソルダ材２０はＡｕＳｎを含み、サブマウント２１はＡｌＮ（窒化アルミニウム）からなり、配線パターン２３はＴｉ／Ｐｔ／Ａｕからなる。図９に示すように、レーザチップ３２の上面はリッジ部１２上の通電層１６の上面の高さよりもバンク部３１の通電層１６の上面の高さの方がバンク上パターン１５の膜厚の分だけ高くなっており、ソルダ材２０はリッジ部１２上の通電層１６には接触せず、ソルダ材２０とリッジ部１２とは空隙を挟んで離間している。
【００５３】
ここで、従来の一般的なレーザダイオードを有する光半導体装置では、リッジ部上の通電層をソルダ材に接合させていた。このため、レーザダイオードのリッジ部上の電極材、レーザダイオードの主面の半導体材料、サブマウントのソルダ材およびサブマウントの基板材料の、それぞれの熱膨張係数の違いによって発生した応力がリッジ部に加わることで、レーザダイオードの偏光角特性が悪化し、偏光角にバラツキが生じることが問題となっていた。
【００５４】
本実施の形態では、レーザダイオードの発光部の上部に位置するリッジ部１２を、サブマウント２１側のソルダ材２０に接触させず、リッジ部１２およびソルダ材２０の間に空隙を設けて離間させ、バンク部３１における通電層１６とソルダ材２０との接合部からリッジ部を離している。これにより、通電層１６とソルダ材２０との間で発生する応力がリッジ部１２に伝わることを防ぎ、偏光角特性の悪化を防ぐことができる。また、図１０に示すように、レーザチップ３２とソルダ材２０とを接合する際にソルダ材２０の一部がリッジ部１２の方向に大きくはみ出た場合に、ソルダ材２０がリッジ部１２に接触し、リッジ部１２およびソルダ材２０の熱膨張係数の違いによる反応によりレーザダイオードの偏光角特性が悪化することを防ぐことができる。
【００５５】
また、本実施の形態では、リッジ部１２をソルダ材２０と離間させるための段差の形成には複雑な工程は不要であり、メッキ技術およびフォトリソグラフィ技術等の既存の技術を用い、容易に、少ない工程数で段差を形成することができる。また、バンク上パターン１５および通電層１６の形成は、メッキ技術により精度良くそれぞれの膜厚をコントロールできるため、リッジ部１２とソルダ材２０との離間する距離を精度良く調整することができる。
【００５６】
また、バンク上パターン１５および通電層１６はＡｕメッキにより形成され、通電層１６はバンク部３１からリッジ部１２にかけて連続して形成されている。このため、発光部の上部に位置するリッジ部１２において発生する熱がバンク上パターン１５および通電層１６を通じてソルダ材２０、配線パターン２３およびサブマウント２１に伝わりやすく、通電性および放熱性に優れた構造となっている。放熱性を確保することにより、素子の寿命の劣化を防ぐことが可能である。
【００５７】
また、本実施の形態では、サブマウント上のソルダ材の、リッジ部が接触する部分を分離して非接触にする方法を用いていないため、レーザダイオードチップをサブマウントに組立する際に、ソルダ材から分離された位置にレーザダイオードチップのリッジ部上部の位置を合わせる必要がなく、組立装置は高い位置精度を有する必要がない。
【００５８】
なお、本実施の形態では発光部を１つ有するシングルビームレーザダイオードについて説明したが、本発明は発光部を複数有するアレイ型レーザダイオードに適用しても良い。
【００５９】
（実施の形態２）
前記実施の形態１では、バンク部においてバンク上パターンの上から通電層を堆積した光半導体装置の製造工程を記載した。本実施の形態では、通電層上にバンク上パターンを形成するレーザダイオードについて説明する。
【００６０】
以下に、図１１〜図１３を用いて本実施の形態のレーザダイオードの製造方法を工程順に説明する。
【００６１】
まず、前記実施の形態１における図６の工程までは、前記実施の形態１と同様の工程を行う。すなわち、ＧａＡｓ基板１上にｎ型クラッド層２を形成した後、ｎ型クラッド層２上に、光閉じ込め層、歪量子井戸層、バリア層を含む多重量子井戸活性層６を形成し、続いて多重量子井戸活性層６上に第１ｐ型クラッド層７、エッチングストップ層８、第２ｐ型クラッド層９およびコンタクト層１０を順次積層する。
【００６２】
次に、コンタクト層１０上に酸化シリコン膜を１００ｎｍ堆積した後、フォトリソグラフィ技術によりリッジ部およびバンク部の形成領域に酸化シリコン膜からなる絶縁膜を形成し、前記絶縁膜をマスクとしたウェットエッチングにより２本の溝３０および溝３０同士の間にリッジ部１２を形成する。
【００６３】
次に、前記絶縁膜を除去した後、ＧａＡｓ基板１の主面上の全面に窒化シリコン膜１３を堆積し、リッジ部１２の上面上に形成された窒化シリコン膜１３を選択的に除去し、リッジ部１２の上部のコンタクト層１０の上面を露出させた後、窒化シリコン膜１３の上面上、露出したコンタクト層１０の上面上および溝３０の内壁に、Ｔｉ／Ｐｔ／Ａｕからなるｐ側電極１４を堆積し、フォトリソグラフィ技術とドライエッチング技術により電極パターンを形成する。ここで、リッジ部１２の側方に溝３０を挟んで形成された、上部に窒化シリコン膜１３を有する領域をバンク部３１とする。
【００６４】
次に、図１１に示すように、ｐ側電極１４上に、フォトリソグラフィ技術および電解メッキにより通電層１６を形成する。例えばフォトレジストで形成したパターン部分、すなわちバンク部３１からリッジ部１２にかけての領域に選択的に形成する。
【００６５】
次に、図１２に示すように、通電層の形成と同様の方法で通電層１６上に接するバンク上パターン１５を選択的に形成する。その後、ＧａＡｓ基板１の裏面をＧａＡｓ基板１の厚さが１００μｍになるまで研磨し、ＧａＡｓ基板１の裏面にＡｕを含むｎ側電極２６を蒸着して形成した後、ＧａＡｓ基板１を各チップ毎にへき開・ダイシングして分割することにより、レーザチップ３２を形成する。
【００６６】
次に、図１３に示すように、レーザチップ３２の接合面を下向きにし、ＧａＡｓ基板１の主面側のバンク部３１のバンク上パターン１５の上面を、サブマウント２１上に配線パターン２３を介して形成されたソルダ材２０と接合することで、本実施の形態の光半導体装置を完成する。なお、ソルダ材２０はＡｕＳｎを含み、サブマウント２１はＡｌＮからなり、配線パターン２３はＴｉ／Ｐｔ／Ａｕからなる。このとき、レーザチップ３２の上面はリッジ部１２上の通電層１６の上面高さよりもバンク部３１の上面高さの方がバンク上パターン１５の膜厚の分だけ高くなっており、ソルダ材２０はリッジ部１２上の通電層１６には接触せず、ソルダ材２０とリッジ部１２とは空隙を挟んで離間している。
【００６７】
本実施の形態では、熱伝導性および通電性に優れ、膜厚を精度良く形成することが可能な金属膜からなる通電層１６およびバンク上パターン１５をバンク部３１に形成し、ソルダ材２０およびリッジ部１２を離間させることによって、前記実施の形態１と同様の効果を得ることができる。
【００６８】
（実施の形態３）
本実施の形態では、バンク上パターンの材質を絶縁物とし、バンク上パターン形成後にｐ側電極を堆積して形成する光半導体装置の製造工程を説明する。
【００６９】
以下に、図１４〜図１６を用いて本実施の形態のレーザダイオードの製造方法を工程順に説明する。
【００７０】
まず、前記実施の形態１における図４の工程までは、前記実施の形態１と同様の工程を行う。すなわち、ＧａＡｓ基板１上にｎ型クラッド層２を形成した後、ｎ型クラッド層２上に、光閉じ込め層、歪量子井戸層、バリア層を含む多重量子井戸活性層６を形成し、続いて多重量子井戸活性層６上に第１ｐ型クラッド層７、エッチングストップ層８、第２ｐ型クラッド層９およびコンタクト層１０を順次積層する。
【００７１】
その後、コンタクト層１０上に酸化シリコン膜を３００ｎｍ堆積した後、フォトリソグラフィ技術によりリッジ部およびバンク部の形成領域に酸化シリコン膜からなる絶縁膜１１を形成し、絶縁膜１１をマスクとしたウェットエッチングにより２本の溝３０および溝３０同士の間にリッジ部１２を形成する。
【００７２】
次に、図１４に示すように、前記絶縁膜１１を除去した後、ＧａＡｓ基板１の主面上の全面に窒化シリコン膜をＣＶＤ法により堆積し、フォトリソグラフィ技術およびウェットエッチングにより前記窒化シリコン膜からなるバンク上パターン２７を選択的に形成する。なお、バンク上パターン２７の材料は酸化シリコンまたはＰＳＧ（Phospho Sillicate Glasses）−ＳｉＯ２等でも良い。その後、ＧａＡｓ基板１の主面上の全面に窒化シリコン膜１３をＣＶＤ法により堆積した後、リッジ部１２の上面上に形成された窒化シリコン膜１３を選択的に除去し、リッジ部１２の上部のコンタクト層１０の上面を露出させる。
【００７３】
次に、図１５に示すように、窒化シリコン膜１３上にＴｉ／Ｐｔ／Ａｕからなるｐ側電極１４を成膜してパターン形成した後、ｐ側電極１４上にフォトリソグラフィ技術および電解メッキにより通電層１６を形成する。
【００７４】
その後、ＧａＡｓ基板１の裏面をＧａＡｓ基板１の厚さが１００μｍになるまで研磨し、ＧａＡｓ基板１の裏面にＡｕを含むｎ側電極２６を蒸着して形成した後、ＧａＡｓ基板１を各チップ毎にへき開・ダイシングして分割することにより、レーザチップ３２を形成する。
【００７５】
次に、図１６に示すように、レーザチップ３２の接合面を下向きにし、ＧａＡｓ基板１の主面側のバンク部３１の通電層１６の上面を、サブマウント２１上に配線パターン２３を介して形成されたソルダ材２０と接合することで、本実施の形態の光半導体装置を完成する。
【００７６】
なお、ソルダ材２０はＡｕＳｎを含み、サブマウント２１はＡｌＮからなり、配線パターン２３はＴｉ／Ｐｔ／Ａｕからなる。このとき、レーザチップ３２の上面はリッジ部１２上の通電層１６の上面高さよりもバンク部３１の上面高さの方がバンク上パターン２７の膜厚の分だけ高くなっており、ソルダ材２０はリッジ部１２上の通電層１６には接触せず、ソルダ材２０とリッジ部１２とは空隙を挟んで離間している。
【００７７】
本実施の形態では、レーザダイオードの発光部の上部に位置するリッジ部１２を、サブマウント２１側のソルダ材２０に接触させず、リッジ部１２およびソルダ材２０の間に空隙を設けて離間させ、バンク部３１における通電層１６とソルダ材２０との接合部からリッジ部１２を離している。これにより、レーザダイオードのリッジ部上の電極材、レーザダイオードの主面の半導体材料、サブマウントのソルダ材およびサブマウントの基板材料の、それぞれの間で発生する応力がリッジ部１２に伝わることにより起こる偏光角特性の悪化を防ぐことができる。また、前記実施の形態１と同様に、リッジ部１２とソルダ材２０とが離間していることにより、レーザチップ３２とソルダ材２０とを接合する際にソルダ材２０がはみ出た場合に、ソルダ材２０がリッジ部１２に接触し、ソルダ材２０およびリッジ部１２の熱膨張係数の違いによる反応でレーザダイオードの偏光角特性が悪化することを防ぐことができる。
【００７８】
また、リッジ部１２をソルダ材２０と離間させるための段差の形成には複雑な工程は不要であり、メッキ技術およびフォトリソグラフィ技術等の既存の技術を用い、容易に、少ない工程数で段差を形成することができる。また、バンク上パターン２７および通電層１６の形成は、メッキ技術により精度良くそれぞれの膜厚をコントロールできるため、リッジ部１２とソルダ材２０との離間する距離を精度良く調整することができる。
【００７９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００８０】
本発明の光半導体装置は、レーザダイオードを有する光半導体装置に幅広く利用されるものである。
【符号の説明】
【００８１】
１  ＧａＡｓ基板
２  ｎ型クラッド層
３ａ、３ｂ  光閉じ込め層
４ａ、４ｂ  歪量子井戸層
５  バリア層
６  多重量子井戸活性層
７  第１ｐ型クラッド層
８  エッチングストップ層
９  第２ｐ型クラッド層
１０  コンタクト層
１１  絶縁膜
１２  リッジ部
１３  窒化シリコン膜
１４  ｐ側電極
１５、２７  バンク上パターン
１６  通電層
２０  ソルダ材
２１  サブマウント
２３  配線パターン
２６  ｎ側電極
３１  バンク部
３２  レーザチップ
【図１】
0005465514.tif 000002
【図２】
0005465514.tif 000003
【図３】
0005465514.tif 000004
【図４】
0005465514.tif 000005
【図５】
0005465514.tif 000006
【図６】
0005465514.tif 000007
【図７】
0005465514.tif 000008
【図８】
0005465514.tif 000009
【図９】
0005465514.tif 000010
【図１０】
0005465514.tif 000011
【図１１】
0005465514.tif 000012
【図１２】
0005465514.tif 000013
【図１３】
0005465514.tif 000014
【図１４】
0005465514.tif 000015
【図１５】
0005465514.tif 000016
【図１６】
0005465514.tif 000017