(57)【特許請求の範囲】
【請求項１】
一対のターゲットをスパッタリングし対象物に成膜する成膜装置であって、
内部にプラズマが形成され、前記一対のターゲットがスパッタされるチャンバと、
前記チャンバ内に配置され、前記プラズマが形成される領域に熱電子を供給するフィラメントと、
前記フィラメントを加熱して前記熱電子を発生させるための加熱用電源部と、
前記一対のターゲットへ電圧を交互に供給する交流電源ユニットと、を備え、
前記交流電源ユニットは、
交流電力を出力する交流電源を有し、
前記交流電源が出力する交流電源の電圧周期に同期させて、前記フィラメントを負の電圧が供給された一方の前記ターゲットへ電気的に接続することを特徴とする成膜装置。
【請求項２】
前記交流電源ユニットは、負の電圧が供給された一方の前記ターゲットの電位を基準電位として、前記フィラメントの電位を調整することを特徴とする請求項１に記載の成膜装置。
【請求項３】
前記交流電源ユニットは、前記一対のターゲットにそれぞれ電気的に接続されたサイリスタまたはＩＧＢＴを有し、
前記サイリスタまたは前記ＩＧＢＴは、接続された前記ターゲットに負の電圧が供給されたときに、前記フィラメントを当該ターゲットへ電気的に接続して、当該ターゲットの電位を前記フィラメントの基準電位とすることを特徴とする請求項１又は２に記載の成膜装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成膜装置に関するものである。
【背景技術】
【０００２】
成膜材料をスパッタリングして、基板（対象物）に成膜する成膜装置において、種々のスパッタ方式が採用されている。例えば、下記非特許文献１には、熱電子を放出するフィラメントを用いたＤＣ（直流）スパッタリングとして、三極または四極スパッタが開示されている。このＤＣスパッタリングでは、チャンバ（成膜室）内にフィラメントを設け、フィラメントとターゲットとに直流電力を供給することで、ターゲットをスパッタし、基板などに成膜している。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】麻蒔立男著、「薄膜作成の基礎」日刊工業新聞社、１９７７年１月３０日発行、Ｐ１６０
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記非特許文献１では、スパッタを継続するうちに、チャンバ内部やアノードに絶縁膜が堆積し、放電を安定させつつ、低圧放電により基板の下地層のダメージを減少させることが困難であった。
【０００５】
本発明は、このような課題を解決するために成されたものであり、放電電圧を低下させることで、スパッタリング成膜時における下地層へのダメージを減少させることが可能な成膜装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明による成膜装置は、一対のターゲットをスパッタリングし対象物に成膜する成膜装置であって、内部にプラズマが形成され、一対のターゲットがスパッタされるチャンバと、チャンバ内に配置され、プラズマが形成される領域に熱電子を供給するフィラメントと、フィラメントを加熱して熱電子を発生させるための加熱用電源部と、一対のターゲットへの電圧を交互に供給する交流電源ユニットと、を有することを特徴としている。
【０００７】
このような成膜装置によれば、プラズマが形成された領域に、熱電子を供給するフィラメントを備えているため、プラズマの放電電圧を低下させることができ、スパッタリング成膜時に下地層へ与えるダメージを低減することができる。例えば、発電層や発光層などの半導体膜を下地層としてスパッタリング成膜する場合において、下地層のダメージを抑制することができる。また、一対のターゲットへの電圧を交互に供給する交流電源ユニットを備えているため、ＡＣデュアルカソードスパッタリング法において、フィラメントから熱電子を放出させることができる。
【０００８】
また、スパッタリングしている時のターゲットの電位とフィラメントの基準電位とが一致するよう制御する制御部を備える構成としてもよい。これにより、マイナスが印加されてスパッタリング現象が起きている側のカソード（ターゲット）へ自動的に熱電子回路が接続され、成膜速度を向上させることができる。その結果、生産効率を向上させることができる。
【０００９】
また、交流電源ユニットは、一対のターゲットにそれぞれ電気的に接続されたサイリスタまたはＩＧＢＴを有する構成とすることができる。このようにサイリスタまたはＩＧＢＴを用いることで、一対のターゲットに供給される電圧の切り替えを高速で安定的に行うことが可能となる。
【発明の効果】
【００１０】
本発明によれば、放電電圧を低下させることで、スパッタリング成膜時における下地層へのダメージを減少させることが可能な成膜装置を提供することができる。その結果、下地層へ与えるダメージを低減することが可能であるため、スパッタリング成膜によって作成される各種素子の性能を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る成膜装置を示す概略断面構成図である。
【図２】本発明の実施形態に係る成膜装置の交流電源部を示す概略構成図である。
【発明を実施するための形態】
【００１２】
以下、本発明による成膜装置の好適な実施形態について図面を参照しながら説明する。なお、図面の説明において同一または相当要素には同一の符号を付し、重複する説明は省略する。
【００１３】
図１は、本発明の実施形態に係る成膜装置を示す概略断面構成図である。図１に示す成膜装置１０は、スパッタリング法による成膜を行う装置であり、真空中でプラズマを発生させて、プラズマ中のプラスイオンを成膜材料（ｉ−ＺｎＯターゲット）に衝突させることで分子及び原子をはじき出し、基板上に付着させて成膜を行うものである。本実施形態の成膜装置１０は、ＣＩＧＳ太陽電池を製造するスパッタ装置として利用することができる。
【００１４】
成膜装置１０は、成膜処理が行われる成膜室（真空チャンバ）１１を備え、この成膜室１１の入口側に基板仕込室１２が連結され、成膜室１１の出口側にベント室１３が連結されている。基板仕込室１２は、大気圧下にある基板を装置内に取り込み、室内を真空とするためのチャンバである。基板取出室１３は、真空中にある基板を大気圧環境下へ取り出すためのチャンバである。
【００１５】
以下、基板仕込室１２、成膜室１１、基板取出室１３を区別しない場合には、チャンバ１１〜１３と記すこともある。これらのチャンバ１１〜１３は、真空容器によって構成され、チャンバ１１〜１３の出入口には、ゲートバルブＧＶが設けられている。ゲートバルブＧＶは、真空環境と大気圧環境とを隔てるための比較的大きな弁体を備えたバルブである。ゲートバルブＧＶの両側の圧力が等しいときにゲートバルブＧＶを開放することで隣接するチャンバ１１〜１３を連通させ、基板２を通過させる。
【００１６】
また、各チャンバ１１〜１３内には、基板２を搬送するための基板搬送ローラ１４が設置されていると共に、基板２を加熱するためのヒータ１５が設置されている。ヒータ１５は、基板温度が例えば５０℃〜３５０℃の範囲で一定となるように加熱する。
【００１７】
さらに、排気室１２およびベント室１３には、ドライポンプ１６が接続され、チャンバ１１〜１３には、ＴＭＰ（ターボ分子ポンプ）１７が接続されている。ドライポンプ１６は、大気圧から１Ｐａまでの排気をするための粘性流領域で使用されるポンプであり、ＴＭＰ１７は、１Ｐａ以下の排気をするための分子流領域で使用されるポンプである。
【００１８】
また、成膜装置１０は、成膜室１１内にアルゴンガスを供給するアルゴンガス供給装置３０を備えている。アルゴンガス供給装置３０は、成膜室１１内へのアルゴンガス導入量を調節するマスフローコントローラ３２、成膜室１１に接続されてガスを導入するガス供給経路３３を備えている。アルゴンガス導入量を調整するマスフローコントローラ３２には、アルゴンガスを供給するアルゴンガスボンベ３６が接続されている。アルゴンガス導入量を調節する流量調節器として、サーマルバルブ式、電磁弁式、ピエゾバルブ式の流量調整器を用いることができる。
【００１９】
また、成膜装置１０は、成膜室１１内に一対のスパッタリングターゲット２１Ａ，２１Ｂを備えている。スパッタリングターゲット２１Ａ，２１Ｂは、例えば成膜室１１下部に配置され、基板２の搬送方向に沿って配置されている。ここで、本実施形態の成膜装置１０は、プラズマが形成される領域に熱電子を供給するフィラメント４１、フィラメント４１に電力を供給する加熱用電源部４２、及びスパッタリングターゲット２１Ａ，２１Ｂへの電圧を交互に供給する交流電源ユニット５０を備えている。
【００２０】
図２は、本発明の実施形態に係る成膜装置の交流電源部を示す概略構成図である。フィラメント４１は、電力が供給されて発熱し、熱電子を放出する。フィラメント４１は、基板２の搬送方向において、一対のスパッタリングターゲット２１Ａ，２１Ｂ間に配置されている。フィラメント４１は、プラズマ放電が形成されている空間に熱電子を放出する。フィラメント４１は、導線４３Ａ，４３Ｂによって、加熱用電源部４２と電気的に接続されている。
【００２１】
加熱用電源部４２は、フィラメント４１に電力を供給する直流電源である。加熱用電源部４２のマイナス側は、導線４３Ａによってフィラメント４１の端子４１ａに接続されている。加熱用電源部４２のプラス側は、導線４３Ｂによってフィラメント４１の端子４１ｂに接続されている。また、導線４３Ｂには、交流電源ユニット５０の端子５０ａ，５０ｂが接続されている。
【００２２】
交流電源ユニット５０は、交流電源５１、第１ダイオード５２Ａ、第２ダイオード５２Ｂ、第１ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）５３Ａ、第２ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）５３Ｂ、第３ダイオード５４Ａ、第４ダイオード５４Ｂ、第１サージ防護素子５５Ａ、第２サージ防護素子５５Ｂ、第１抵抗素子５６Ａ、第２抵抗素子５６Ｂを有する構成とされている。交流電源ユニット５０は、導線４４Ａ，４４Ｂによって、一対のスパッタリングターゲット２１Ａ，２１Ｂと電気的に接続されている。導線４４Ａは、スパッタリングターゲット２１Ａと交流電源ユニット５０の端子５０ｃとを接続している。導線４４Ｂは、スパッタリングターゲット２１Ｂと交流電源ユニット５０の端子５０ｄとを接続している。
【００２３】
交流電源５１は、導線６１Ａ，６１Ｂによって、交流電源ユニット５０の端子５０ｃ，５０ｄと電気的に接続されている。導線６１Ａは、交流電源５１の端子５１ａと交流電源ユニット５０の端子５０ｃとを接続している。導線６１Ｂは、交流電源５１の端子５１ｂと交流電源ユニット５０の端子５０ｄとを接続している。
【００２４】
交流電源ユニット５０は、導線６２Ａ，６２Ｂによって、交流電源ユニット５０の端子５０ａ，５０ｂと端子５０ｃ，５０ｄとが電気的に接続されている。導線６２Ａは、交流電源ユニット５０の端子５０ａと端子５０ｃとを接続している。導線６２Ｂは、交流電源ユニット５０の端子５０ｂと端子５０ｄとを接続している。
【００２５】
第１ダイオード５２Ａは、導線６２Ａに直列接続されている。第１ダイオード５２Ａは、逆方向に電流が流れるのを阻止する機能を有する。第２ダイオード５２Ｂは、導線６２Ｂに直列接続されている。第２ダイオード５２Ｂは、逆方向に電流が流れるのを阻止する機能を有する。
【００２６】
第１ＩＧＢＴ５３Ａは、入力端子５０ａ、出力端子５０ｃ、及び交流電源５１の端子５１ｂに電気的に接続されている。第１ＩＧＢＴ５３ＡのゲートＧは交流電源５１の端子５１ｂに接続され、エミッタは出力端子５０ｃに接続され、コレクタＣは第１ダイオード５２Ａを介して入力端子５０ａに接続されている。第１ＩＧＢＴ５３Ａは、スパッタリングターゲット２１Ａが負の電圧に印加されたときに、フィラメント４１がスパッタリングターゲット２１Ａと同電位となるように電位を調整する機能を有する。
【００２７】
第２ＩＧＢＴ５３Ｂは、入力端子５０ｂ、出力端子５０ｄ、及び交流電源５１の端子５１ａに電気的に接続されている。第２ＩＧＢＴ５３ＢのゲートＧは交流電源５１の端子５１ａに接続され、エミッタは出力端子５０ｄに接続され、コレクタＣは第２ダイオード５２Ｂを介して入力端子５０ｂに接続されている。第２ＩＧＢＴ５３Ｂは、スパッタリングターゲット２１Ｂが負の電圧に印加されたときに、フィラメント４１がスパッタリングターゲット２１Ｂと同電位となるように電位を調整する機能を有する。
【００２８】
第３ダイオード５４Ａは、第１ＩＧＢＴ５３ＡのエミッタＥとコレクタＣとに接続されている。第３ダイオード５４Ａは、電流を一定方向にしか流さないようにすることで、第１ＩＧＢＴ５３Ａに逆電圧が掛からないように保護する機能を有する。第４ダイオード５４Ｂは、第２ＩＧＢＴ５３ＢのエミッタＥとコレクタＣとに接続されている。第４ダイオード５４Ｂは、電流を一定方向にしか流さないようにすることで、第２ＩＧＢＴ５３Ｂに逆電圧が掛からないように保護する機能を有する。
【００２９】
第１サージ防護素子５５Ａは、第１ＩＧＢＴ５３ＡのゲートＧとエミッタＥとに接続されている。第１サージ防護素子５５Ａは、第１ＩＧＢＴ５３ＡのゲートＧ、エミッタＥ間電位を絶対定格値以下に抑制する機能を有する。第２サージ防護素子５５Ｂは、第２ＩＧＢＴ５３ＢのゲートＧとエミッタＥとに接続されている。第２サージ防護素子５５Ｂは、第２ＩＧＢＴ５３ＢのゲートＧ、エミッタＥ間電位を絶対定格値以下に抑制する機能を有する。
【００３０】
第１抵抗素子５６Ａは、第１ＩＧＢＴ５３ＡのゲートＧと交流電源５１の端子５１ｂとを電気的に接続する導線６３Ａに直列接続されている。第１抵抗素子５６Ａは、第１ＩＧＢＴ５３ＡのゲートＧに瞬間的に流れようとする電流を抑制する機能を有する。第１抵抗素子５６Ａは、第１サージ防護素子５５Ａが担う電力をその定格以下にするために設置されている。第２抵抗素子５６Ｂは、第２ＩＧＢＴ５３ＢのゲートＧと交流電源５１の端子５１ａとを電気的に接続する導線６３Ｂに直列接続されている。第２抵抗素子５６Ｂは、第２ＩＧＢＴ５３ＢのゲートＧに瞬間的に流れようとする電流を抑制する機能を有する。第２抵抗素子５６Ｂは、第２サージ防護素子５５Ｂが担う電力をその定格以下にするために設置されている。
【００３１】
次に、成膜装置１０の動作について説明する。本実施形態に係る成膜装置１０を用いた成膜基板の製造方法では、成膜材料であるＩｎターゲットを用いたスパッタリング法により、基板２上に透明導電膜を成膜する成膜工程を行う。この成膜工程は、成膜装置１０の成膜室１１で実施される。
【００３２】
まず、成膜工程の前処理として、ＴＭＰ１７を用いて、成膜室１１内の排気を行い真空状態とする。成膜室１１内の圧力は、例えば、５×１０−４Ｐａ以下とすることが好ましい。
【００３３】
次に、各ヒータ１５をＯＮ状態として、その後各チャンバー１１〜１３内に導入される基板２の温度が５０℃〜３５０℃の範囲内で一定となるように、ヒータ１５における設定値を安定させる。
【００３４】
成膜室１１内の圧力が所望の真空圧力（５×１０−４Ｐａ以下）であることが確認された後に、アルゴンガス供給装置３０のマスフローコントローラ３２を駆動して、成膜室１１内へのアルゴンガスの供給を開始する。マスフローコントローラ３２は、成膜室１１内の圧力を０．１Ｐａ〜１Ｐａの範囲内で任意の値に維持する。
【００３５】
その後、交流電源ユニット５０を作動させて、成膜室１１内にプラズマを形成する。第１ＩＧＢＴ５３Ａは、スパッタリングターゲット２１Ａが負の電圧に印加されたときに、フィラメント４１がスパッタリングターゲット２１Ａと同電位となるように電位を調整する。第２ＩＧＢＴ５３Ｂは、スパッタリングターゲット２１Ｂが負の電圧に印加されたときに、フィラメント４１がスパッタリングターゲット２１Ｂと同電位となるように電位を調整する。交流電源ユニット５０は、交流電源５１の出力の電圧周期に同期させて、負の電圧が印加されたスパッタリングターゲット２１Ａまたはスパッタリングターゲット２１Ｂに、フィラメント４１が電気的に接続されるように、第１ＩＧＢＴ５３Ａ及び第２ＩＧＢＴ５３Ｂを用いて、カソード電位とフィラメント４１の基準電位を一致するように制御する。
【００３６】
このとき、第１ダイオード５２Ａは、逆方向に電流が流れないように、電流を整流する。第２ダイオード５２Ｂは、逆方向に電流が流れないように、電流を整流する。第３ダイオード５４Ａは、第１ＩＧＢＴ５３Ａに逆電圧が掛からないように、電流を整流する。第４ダイオード５４Ｂは、第２ＩＧＢＴ５３Ｂに逆電圧が掛からないように、電流を整流する。
【００３７】
第１サージ防護素子５５Ａは、第１ＩＧＢＴ５３ＡのゲートＧ、エミッタＥ間電位を絶対定格値以下に抑制する。第２サージ防護素子５５Ｂは、第２ＩＧＢＴ５３ＢのゲートＧ、エミッタＥ間電位を絶対定格値以下に抑制する。第１抵抗素子５６Ａは、第１ＩＧＢＴ５３ＡのゲートＧに瞬間的に流れようとする電流を抑制し、第１サージ防護素子５５Ａが担う電力をその定格以下にする。第２抵抗素子５６Ｂは、第２ＩＧＢＴ５３ＢのゲートＧに瞬間的に流れようとする電流を抑制し、第２サージ防護素子５５Ｂが担う電力をその定格以下にする。
【００３８】
このように本実施形態に係る成膜装置１０では、交流電源ユニット５０の２端子出力は、一対のデュアルカソード（スパッタリングターゲット２１Ａ，２１Ｂ）に各々接続されている。交流電源ユニット５０の第１ＩＧＢＴ５３Ａ及び第２ＩＧＢＴ５３Ｂは、マイナスが印加されたスパッタリングターゲット２１Ａまたはスパッタリングターゲット２１Ｂにフィラメント４１が電気的に接続されるように、交流出力の電圧周期を同期させる。交流電源ユニット５０は、プラズマ放電空間においてフィラメント４１から熱電子を放出する際、フィラメント４１の電位をカソード（陰極）として機能しているスパッタリングターゲット２１Ａまたはスパッタリングターゲット２１Ｂの電位と等しくする制御を行う。
【００３９】
このような成膜装置１０では、電源周波数と同期させてスイッチングを行い、スパッタされる側のカソードのみ熱電子効果が有効になる。そのため、スパッタリング時の放電電圧を低下させることができる。有効投入電力を向上させることで、成膜速度を向上させることができる。成膜装置１０では、下地層へのダメージを低減させてスパッタリング成膜を行うことが可能であり、生産効率を向上させることができる。
【００４０】
以上、本発明をその実施形態に基づき具体的に説明したが、本発明は、上記実施形態に限定されるものではない。上記実施形態では、交流電源ユニット５０が第１ＩＧＢＴ５３Ａ及び第２ＩＧＢＴ５３Ｂを備える構成としているが、第１ＩＧＢＴ５３Ａ及び第２ＩＧＢＴ５３Ｂに代えて、第１サイリスタ及び第２サイリスタを備える構成でもよい。また、ＩＧＢＴに代えて、主回路のオンオフを司る端子を有するその他の電力制御素子（例えばＦＥＴ）を備える構成としてもよい。
【００４１】
また、本発明の成膜装置によって成膜される成膜基板は、アモルファスシリコン型の太陽電池に適用してもよく、例えば、微結晶型太陽電池、タンデム型太陽電池、ＣｄＴｅ型太陽電池など、その他の太陽電池に適用することができる。さらに、タッチパネル、液晶ディスプレイなどに使用される基板の成膜に、成膜装置１０を適用してもよい。
【符号の説明】
【００４２】
１０…成膜装置（スパッタリング装置）、１１…成膜室、２１…スパッタリングターゲット、４１…フィラメント、４２…加熱用電源部、５０…交流電源ユニット、５１…交流電源、５２Ａ…第１ダイオード、５２Ｂ…第２ダイオード、５３Ａ…第１ＩＧＢＴ、５３Ｂ…第２ＩＧＢＴ、５４Ａ…第３ダイオード、５４Ｂ…第４ダイオード、５５Ａ…第１サージ防護素子、５５Ｂ…第２サージ防護素子、５６Ａ…第１抵抗素子、５６Ｂ…第２抵抗素子。
【図１】
0005646398.tif 000002
【図２】
0005646398.tif 000003