(57)【特許請求の範囲】
【請求項１】
交互に連続する、
圧電セラミック層（２）および内部電極（５，６）を備える圧電スタック（１）と、
該圧電スタック（１）の外側で、該圧電スタックの伸張方向に平行な面に少なくとも設けられたパッシベーション（７）と、
を有する圧電多層構成素子において、
前記パッシベーション（７）の材料が圧電セラミックであり、前記圧電スタック（１）の前記セラミック層（２）の材料よりも小さい抗電界を備えることを特徴とする圧電多層構成素子。
【請求項２】
請求項１に記載の圧電多層構成素子において、
前記パッシベーション（７）が全体にわたって分極されている圧電多層構成素子。
【請求項３】
請求項１または２に記載の圧電多層構成素子において、
前記パッシベーション（７）のセラミックが、分極を付与されることにより、前記圧電スタック（１）の前記セラミック層（２）の材料よりも強く伸長される圧電構成素子。
【請求項４】
請求項１から３までのいずれか一項に記載の圧電多層構成素子において、
前記パッシベーション（７）が、連続する前記セラミック層（２）および前記内部電極（５，６）によって規定される圧電スタック（１）の縦方向（１１）に、前記パッシベーション（７）と前記圧電スタック（１）との堅固な結合に基づいて保持される圧縮応力を備え、圧電スタックが伸長された場合に縦方向に前記パッシベーション（７）に加えられる引っ張り応力が少なくとも部分的に補正される圧電多層構成素子。
【請求項５】
請求項１から４までのいずれか一項に記載の圧電多層構成素子において、
前記パッシベーション（７）が、前記圧電スタック（１）の前記セラミック層（２）の個々のセラミック層の厚さの１．５倍よりも大きい厚さを備える圧電多層構成素子。
【請求項６】
圧電多層構成素子を作製する方法において、
交互に連続する圧電セラミック層（２）および内部電極（５，６）を備える圧電スタック（１）を準備し、
該圧電スタック（１）の前記セラミック層（２）の材料よりも小さい抗電界を有する圧電セラミックを備えるパッシベーション（７）を、前記圧電スタック（１）の外側で、前記圧電スタックの伸張方向に平行な面に少なくとも準備し、
前記圧電スタック（１）の前記圧電セラミック層（２）と共に前記パッシベーション（７）を一体的に分極する方法。
【請求項７】
請求項６に記載の方法において、
分極を付与する場合に前記パッシベーション（７）のセラミックが前記圧電スタック（１）よりも強度に伸長されるように前記パッシベーション（７）のセラミックを選択し、
前記パッシベーション（７）と前記圧電スタック（１）とを堅固に結合し、
前記圧電スタック（１）の前記セラミック層（１）と共に前記パッシベーション（７）を分極するに際し、交互に連続する前記圧電セラミック層（２）と前記内部電極（５，６）とによって規定される前記圧電スタック（１）の縦方向に、前記パッシベーション（７）に所定の圧縮応力を付与する方法。
【請求項８】
請求項６または７に記載の方法において、
前記圧電スタック（１）の前記セラミック層（２）の個々のセラミック層の厚さの１．５倍よりも大きい厚さで前記パッシベーション（７）を作製する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機械的負荷が加えられた場合にも構成素子の耐用寿命を効果的に延長するパッシベーションを設けられた圧電多層構成素子に関する。
【背景技術】
【０００２】
圧電多層構成素子、特に多層圧電アクチュエータは、以下に圧電スタックと呼ばれる連続した、圧電セラミック層および金属内部電極により構成されている。従来の構成では、内部電極はこの構成素子の表面まで到達しており、この構成素子は圧電スタックの外面で、一般に生じる高い電界強度（典型的には２ｋＶ／ｍｍ）により、異なる電位の内部電極間でフラッシュオーバーを生じる場合がある。このようなことを防止するために、圧電スタックには、特に圧電スタックの被覆部を形成するパッシベーションが設けられる。パッシベーションの材料のスパークに対する耐性は、生じた電界強度よりも大きい必要があり、このような特性は、構成素子のあらゆる作動状態において、使用期間にわたって保持される必要がある。さらにパッシベーションは外部からの影響（例えば、進入物質）に対してこの構成素子を保護することが望ましい。圧電アクチュエータの作動のためには、パッシベーションの機械的特性に高い要求が課される。
【０００３】
要求される特性を備えるパッシベーションは、スパークに対して高い耐性を有し、外的影響に対して圧電スタックを良好に保護することのできるセラミック材料によって作製することができる。ここで、要求される特性を保持するためには、構成素子の作動時に、パッシベーションが損傷を受けることなく、亀裂が生じないことが重要である。
【０００４】
圧電スタックは構成素子の作製時に分極され、構成素子には、残留分極が付与される。これにより、圧電スタックが伸長する。圧電アクチュエータの作動時に、圧電スタックは再度伸長される。パッシベーションと圧電スタックとが堅固に結合しているので、圧電スタックの伸長はパッシベーションに伝達され、パッシベーション内に引っ張り応力が生成される。引っ張り応力は限界値を超えると、パッシベーションに亀裂が形成される。
【０００５】
圧電スタックのセラミック層用の材料と同じセラミック材料がパッシベーションのために用いられる場合には、パッシベーションは、圧電スタックの分極時に、内部電極の縁部に生じる漂遊電界によって同様に分極される。これにより、圧電アクチュエータの作動時にパッシベーションは圧電スタックと共に伸長される（ただし、圧電スタックと同じ強さで伸長されるわけではない）ので、パッシベーションに生成される引張応力はパッシベーションが伸長されない場合よりも小さくなる。ただし、このためにはパッシベーションがせいぜい圧電スタックの個々のセラミック層と同程度の厚さしかないことにより十分に分極することができることが前提である。しかしながら、厚さがわずかであるために、このようなパッシベーションによって得られる保護が不十分な場合もある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、効果的に、亀裂形成を防止するとともに外的影響に対して圧電多層構成素子を保護する可能性を提案することである。
【課題を解決するための手段】
【０００７】
この課題は、請求項１に記載の特徴を備える圧電多層構成素子、もしくは請求項７に記載の特徴を備える圧電多層構成素子を作製する方法によって解決される。他の構成が従属請求項に記載されている。
【０００８】
圧電多層構成素子は、交互に連続する圧電セラミック層と内部電極とを備える圧電スタックならびに外面にパッシベーションを備える。パッシベーションの材料は圧電セラミックであり、圧電スタックのセラミック層の材料とは異なる。
【０００９】
構成素子の実施例では、パッシベーションのセラミックは、圧電スタックのセラミック層よりも小さい抗電界を備える。抗電界は、強誘電体の分極を除去するために必要な電界強度である。抗電界が強い程、それだけ良好に強誘電体は分極を保持し、この分極によりもたらされる圧電特性を保持する。低い抗電界を備える材料は、高い抗電界を備える材料よりも容易に分極され得る。
【００１０】
内部電極の縁部から発せられる漂遊電界は、内部電極との間隔の増大に伴い著しく減少する。抗電界がより小さい材料をパッシベーションのために使用した場合、パッシベーションは内部電極からの間隔が大きくても比較的弱い漂遊電界によって分極することができる。これにより、パッシベーションが比較的厚い場合にも一貫した分極が達成され、パッシベーションは、構成素子の作動時に圧電スタックとほぼ同じ強さで伸長される。このような材料からなるパッシベーションは、したがって、圧電スタックの個々のセラミック層よりも実質的に厚くすることができる。より厚いパッシベーションは、厚さに応じてより良好な保護を提供する。さらに、より厚いパッシベーションは、より容易に作製することができる。
【００１１】
他の実施例では、パッシベーションのセラミックは、分極によってより強く伸長され、残留分極に基づいて、同じ分極条件、特に均一に分極する電界強度の条件下に、圧電スタックのセラミック層の材料よりも強い伸長度が保持されるように形成される。パッシベーションは、圧電スタックと堅固に結合されており、圧電スタックよりも強くは伸長されないので、共に分極された場合には、構成素子の縦方向に作用する圧縮応力がパッシベーションに形成される。したがって、パッシベーションに生じた引っ張り応力は、圧電スタックが構成素子の作動時に縦方向に伸長した場合、この圧縮応力の分だけ低減されている。これにより、パッシベーションの機械的損傷を防止することができる。これらの実施例では、したがって、パッシベーションは、連続する圧電スタックのセラミック層および内部電極により規定される縦方向に、パッシベーションと圧電スタックとの堅固な結合に基づいて保持される圧縮応力を備え、圧電スタックが伸長された場合に縦方向にパッシベーションに加えられる引っ張り応力は少なくとも部分的に補正される。
【００１２】
他の実施例では、パッシベーションは、圧電スタックのセラミック層の個々のセラミック層の厚さの１．５倍よりも大きい厚さを備える。
【００１３】
圧電多層構成素子を作製する方法では、交互に連続する圧電セラミック層および内部電極を備える圧電スタックに、圧電スタックのセラミック層の材料とは異なる圧電セラミックを備えるパッシベーションが設けられる。パッシベーションは、圧電スタックのセラミック層と共に分極される。
【００１４】
この方法の態様では、セラミックのパッシベーションのために、圧電スタックのセラミック層の材料よりも小さい抗電界を備えるセラミックが使用される。パッシベーションが圧電スタックのセラミック層と共に分極された場合、パッシベーションは全体にわたって一つの分極が付与される。
【００１５】
この方法の他の態様では、パッシベーションのセラミックは、分極が付与される場合に圧電スタックよりも強く伸長されるように選択される。パッシベーションは圧電スタックと堅固に結合されており、したがってパッシベーションが圧電スタックのセラミック層と共に分極された場合、パッシベーションは、交互に連続するセラミック層と内部電極とによって規定される圧電スタックの縦方向に所定の圧縮応力を付与される。
【００１６】
この方法の他の構成では、パッシベーションは、圧電スタックのセラミック層の個々のセラミック層の厚さの１．５倍よりも大きい厚さで作製される。
【００１７】
次に圧電多層構成素子および作製方法の実施例を添付の図面に基づき詳細に説明する。
【図面の簡単な説明】
【００１８】
【図１】圧電多層構成素子の斜視図である。
【図２】図１に示した多層構成素子の部分断面図である。
【発明を実施するための形態】
【００１９】
図１は、圧電セラミック層２から構成された圧電スタック１を備える圧電多層構成素子を示す。圧電スタック１内で相互に連続する２つのセラミック層２の間には、それぞれ１つの内部電極５，６が配置されており、圧電スタック１は、交互に連続するセラミック層１および内部電極５，６を含む。内部電極５，６は、順番に２つの外部電極３，４のそれぞれ一方に接続されている。図１に示す実施例では、第１外部電極３が圧電スタック１の外側に位置し、第２外部電極４が圧電スタック１の向かい合った外側に位置する。代わりに別の構成も可能である。特に、外部電極３，４は、例えば圧電スタック１のそれぞれの辺の周囲に設けられていてもよい。さらに、他の外部電極を設けてもよい。
【００２０】
図１に示す配置は、交互に連続するセラミック層２および内部電極５，６によって規定される縦方向１１に作動時に伸長される圧電アクチュエータでは特に好ましい。このような構成素子を作製する場合、圧電スタック２のセラミック層２は分極される。これにより、セラミック層２に残留分極が付与され、分極方向は１つのセラミック層２から次のセラミック層２へそれぞれ反転される。所定の厚さ８を備えるパッシベーション７が圧電スタックの外面の少なくとも一部を覆っており、図１に示す実施例では、外部電極３，４によって覆われていない圧電スタック１の外面全体を覆っている。パッシベーション７の材料として適宜な圧電セラミックを使用した場合、パッシベーション７の厚さ８は圧電スタック１の個々のセラミック層２よりも大きくてもよく、特に個々のセラミック層２の厚さの１．５倍より大きくてもよい。
【００２１】
図２は、図１の構成素子の横断面の一部を示し、外部電極３，４の平坦な広がりに対して同一平面上で見た図である。図２には、圧電スタック１のセラミック層２の間に配置された５つの内部電極５，６が示されている。外部電極３，４は、図平面の前後で断面した平面に対して間隔をおいて位置する。図２は、圧電スタック１の外面に配置された、厚さ８を備えるパッシベーション７を通る横断面の一部も示す。圧電スタック１の分極時および構成素子の作動時に生成された電界９が、垂直に配向された平行した矢印によって示されている。パッシベーション７の横断面内の湾曲した矢印は横方向の漂遊電磁界を示す。圧電スタック１のセラミック層２と同じセラミック材料がパッシベーション７のために使用された場合、パッシベーション７の効果的な残留分極は、例えば、破線部までしか到達することができない。それに対して、明らかにより低い抗電界を備える圧電セラミックがパッシベーションのために使用された場合、パッシベーション７における圧電スタック１から最も離間した領域にも一貫して分極が得られる。したがって残留分極に基づいて、パッシベーション７にも厚さ８全体にわたって、圧電スタック１の縦方向１１に所定の伸長が生じる。パッシベーション７の内部に生じ得る機械的応力は、このようにして抑えることができ、または、より高い抗電界を備えるセラミックを使用した場合よりも少なくとも明らかに小さくなる。
【００２２】
別の利点は、パッシベーション７の材料が、圧電スタック１のセラミック層２およびパッシベーション７を一緒に分極した後に生じる残留分極がパッシベーション７に十分に大きい圧縮応力を生成するように選択された場合に達成される。このような圧縮応力は、分極後にパッシベーション７の材料に生じた残留分極に起因する伸長が、同じ電界強度による分極後にセラミック２の材料に生じる伸長よりも大きくなるように、材料が選択されている場合に生成される。パッシベーション７は圧電スタック１に堅固に結合されているので、異なる材料特性により異なっているはずであるにもかかわらず、圧電スタック１およびパッシベーション７の実際の伸長は一致する。圧電スタック１によって強制されたパッシベーション７の少なすぎる伸長は、構成素子の縦方向１１に作用するパッシベーション７に生じた圧縮応力の原因となる。横方向の漂遊電磁界のみによって分極されたパッシベーション７、およびセラミック層２の分極の強度が異なることにより、圧電スタック１がパッシベーション７よりも強く伸長される場合、これにより生ぜしめられる引っ張り応力は、パッシベーション７の初期の圧縮応力によって少なくとも部分的に補正される。このようにして、パッシベーション７に生じた機械的応力は、構成素子の機械的耐荷重の限界未満に保持することができる。
【００２３】
圧電多層構成素子の別の利点は、機械的なストロークへの電圧の変換のためにはさほど重要ではない特徴、すなわち、構成素子の機能を損なうことなしに変更することのできる特性を考慮して、パッシベーション７のセラミック材料を最適化できることである。したがって、このようにして圧電セラミックによって形成されたパッシベーションは、機械的負荷に対する構成素子の堅牢性を高めるために効果的な働きをする。このようなパッシベーションは、設計、材料、内部電極の構成、外部電極の構成、またはその他の形式の外部接触部、および圧電スタックの特性とは無関係に、種々異なるタイプの圧電多層構成素子、特に多層圧電アクチュエータにおいて、構成素子の堅牢性および抵抗性を改善するために使用することができる。
【符号の説明】
【００２４】
１  圧電スタック
２  セラミック層
３  第１外部電極
４  第２外部電極
５  第１外部電極と接続された内部電極
６  第２外部電極と接続された内部電極
７  パッシベーション
８  厚さ
９  内部電極間の電界
１０  内部電極縁部の抗電界
１１  縦方向
【図１】
0005596864.tif 000002
【図２】
0005596864.tif 000003