(57)【特許請求の範囲】
【請求項１】
２本の映像信号線と、２本の走査信号線とによって囲まれた領域内に第１の画素と第２の画素とを形成する２つの画素電極を有する表示装置において、
前記２本の映像信号線のうちの１本の映像信号線に接続する第１のダミー配線と、
前記２本の映像信号線のうち前記第１のダミー配線が接続された前記１本の映像信号線とは別の映像信号線に接続する第２のダミー配線と、
を有し、
前記第１のダミー配線および前記第２のダミー配線は、前記領域の外形に沿って前記第１の画素と前記第２の画素との間の位置まで延在するとともに、前記２つの画素の間でそれぞれの端部を離間した状態で対向させる位置までさらに延在すると共に、
前記第１のダミー配線の端部と前記第２のダミー配線の端部とが、ラビング処理方向においてオーバーラップするように形成されていることを特徴とする表示装置。
【請求項２】
前記第１のダミー配線および前記第２のダミー配線のそれぞれは、前記映像信号線の延在方向における前記第１の画素と前記第２の画素とのほぼ中心位置まで延びていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１のダミー配線の端部および前記第２のダミー配線の端部は、互いに等しい傾斜角度で傾斜して形成され、
前記第１のダミー配線および第２のダミー配線は、端部の傾斜部分を向かい合わせて配置されることを特徴とする請求項１または２に記載の表示装置。
【請求項４】
前記第１のダミー配線および前記第２のダミー配線は、前記映像信号線の幅と等しいことを特徴とする請求項１または２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２本の映像信号線と、２本の走査信号線とによって囲まれた領域内に２つの画素を形成する２つの画素電極を有する表示装置に関する。
【背景技術】
【０００２】
従来、表示装置は、映像信号線の本数が多くなると小型化するのが難しくなるという問題があった。そこで、少ない映像信号線を用いて各画素を駆動し得る表示装置が提案されている（例えば、特許文献１参照）。この特許文献１に記載された表示装置は、２本の映像信号線と、２本の走査信号線とによって囲まれた領域内に２つの画素を形成する２つの画素電極を有する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−３５５８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、映像信号線と画素電極との間には寄生容量Ｃｄｓが存在し、この寄生容量Ｃｄｓを介して画素電極の電位が映像信号線の電位の影響を受ける。画素電極の電位は、寄生容量Ｃｄｓの値が大きいほど映像信号線の電位の影響を受けやすくなる。寄生容量Ｃｄｓの値は、画素電極と映像信号線との距離が近くなると大きくなるので、画素電極と映像信号線との距離が近いほど、画素電極の電位は映像信号線の電位の影響を受けやすくなる。このため、例えば、画素電極と映像信号線との間に距離を設けるようにして映像信号線の電位が画素電極の電位に影響しないようにする対策が行われている。
【０００５】
しかしながら、特許文献１の表示装置では、図６に示すように、パターニングの際に生じたずれによって、２つの画素Ｄ１，Ｄ２を形成する２つの画素電極Ｐｘ１，Ｐｘ２が映像信号線ＤＬに対してＸ方向にずれると、２つの画素電極Ｐｘ１，Ｐｘ２は、隣接する映像信号線ＤＬとの距離に差が生じるため（図６（ｂ）参照）、映像信号線ＤＬの電位から受ける影響に差が生じ、結果的に、画素の輝度がばらついてしまうという問題があった。ここで、図６中の矢印の太さは、画素電極Ｐｘ１，Ｐｘ２の電位が映像信号線ＤＬの電位から受ける影響の程度を表したものであり、太いほど影響が大きいことを示している。
【０００６】
本発明は、上記に鑑みてなされたものであって、画素の輝度のばらつきを低減することができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明にかかる表示装置は、２本の映像信号線と、２本の走査信号線とによって囲まれた領域内に第１の画素と第２の画素とを形成する２つの画素電極を有する表示装置において、前記２本の映像信号線のうちの１本の映像信号線に接続する第１のダミー配線と、前記２本の映像信号線のうち前記第１のダミー配線が接続された前記１本の映像信号線とは別の映像信号線に接続する第２のダミー配線と、を有し、前記第１のダミー配線および前記第２のダミー配線は、前記領域の外形に沿って前記第１の画素と前記第２の画素との間の位置まで延在するとともに、前記２つの画素の間でそれぞれの端部を離間した状態で対向させる位置までさらに延在すると共に、前記第１のダミー配線の端部と前記第２のダミー配線の端部とが、ラビング処理方向においてオーバーラップするように形成されていることを特徴とする。
【０００８】
また、本発明にかかる表示装置は、上記の発明において、前記第１のダミー配線および前記第２のダミー配線のそれぞれは、前記映像信号線の延在方向における前記第１の画素と前記第２の画素とのほぼ中心位置まで延びていることを特徴とする。
【００１０】
また、本発明にかかる表示装置は、上記の発明において、前記第１のダミー配線の端部および前記第２のダミー配線の端部は、互いに等しい傾斜角度で傾斜して形成され、前記第１のダミー配線および第２のダミー配線は、端部の傾斜部分を向かい合わせて配置されることを特徴とする。
【００１１】
また、本発明にかかる表示装置は、上記の発明において、前記第１のダミー配線および前記第２のダミー配線は、前記映像信号線の幅と等しいことを特徴とする。
【発明の効果】
【００１２】
本発明にかかる表示装置は、画素電極が映像信号線に対してずれることによって、画素電極が隣接する映像信号線と離れた場合、画素電極が第１のダミー配線および第２のダミー配線に近くなり、画素電極が隣接する映像信号線に近くなった場合、画素電極が第１のダミー配線および第２のダミー配線と離れるため、画素電極の電位が映像信号線ＤＬの電位から受ける影響を平均化することができ、結果的に、画素の輝度のばらつきを低減することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の実施の形態にかかる液晶表示装置の構成を示した模式図である。
【図２】図２は、図１に示した液晶表示パネルの構成を詳細に説明するための図である。
【図３】図３は、図２に示した液晶表示パネルのＦ１−Ｆ２線における断面図である。
【図４】図４は、画素電極が、映像信号線に対してずれた状態を示した図である。
【図５】図５は、本発明の実施の形態の変形例を示した図である。
【図６】図６は、画素電極の電位が、映像信号線の電位から受ける影響を説明するための図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、本発明にかかる表示装置の好適な実施の形態を詳細に説明する。なお、この実施の形態によってこの発明が限定されるものではない。
【００１５】
実施の形態
図１は、本発明の実施の形態にかかる液晶表示装置１の構成を示した模式図である。図２は、図１に示した液晶表示パネル１０の構成を詳細に説明するための図である。図３は、図２に示した液晶表示パネル１０のＦ１−Ｆ２線における断面図である。液晶表示装置１は、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式と呼ばれる横駆動方式であり、図１および図２に示すように、液晶表示パネル１０と、データドライバ１１と、走査ドライバ１２と、バックライト１３と、制御部１４とを有する。
【００１６】
液晶表示パネル１０は、図２に示すように、Ｙ方向に延びる複数本の映像信号線ＤＬ（ＤＬ1，…，ＤＬｉ，…，ＤＬｎ：ただしｉ，ｎは自然数）と、Ｘ方向に延びる複数本の走査信号線ＧＬ（ＧＬ1，…，ＧＬｊ，…，ＧＬｍ：ただしｊ，ｍは自然数）とを有する。また、液晶表示パネル１０は、複数の走査信号線ＧＬが互いに平行に並んで形成されているが、複数の映像信号線ＤＬはジグザグに状に形成されている。すなわち、画素Ｄはデルタ配置に従って配置されている。液晶表示パネル１０は、映像信号線ＤＬが、走査信号線ＧＬの延在方向（Ｘ方向）に並んだ隣接する２つの画素Ｄ１，Ｄ２を一組とし、その一組の画素Ｄ１，Ｄ２に対して１本ずつ配置されている。液晶表示パネル１０は、映像信号線ＤＬの延在方向（Ｙ方向）で隣接する２つの画素の間には２本の走査信号線ＧＬが配置される２倍走査線方式を適用している。
【００１７】
データドライバ１１は、複数本の映像信号線ＤＬのそれぞれに入力する映像信号（階調電圧）を生成するものである。
【００１８】
走査ドライバ１２は、複数本の走査信号線ＧＬｎに走査信号を順次入力するものである。データドライバ１１および走査ドライバ１２は、液晶表示パネル１０の外周部に接続された図示しないフレキシブル基板等を介して、液晶表示パネル１０と電気的に接続している。
【００１９】
バックライト１３は、発光ダイオード等によって実現され、液晶表示パネル１０の背面側から光を照射するものである。
【００２０】
制御部１４は、ＣＰＵ等によって実現され、データドライバ１１、走査ドライバ１２およびバックライト１３を含む液晶表示装置１の各部と電気的に接続され、液晶表示装置１全体の動作を制御するものである。また、制御部１４は、外部システムから入力された映像データを一時的に保持する図示しないメモリ等を有する。
【００２１】
ここで、図２および図３を用いて液晶表示パネル１０について詳細に説明する。液晶表示パネル１０は、図３に示すように、ＴＦＴ基板２０と対向基板３０との間に液晶材料４０を封入している。ＴＦＴ基板２０は、ガラス基板等の絶縁基板ＳＵＢ１上に走査信号線ＧＬが設けられている。走査信号線ＧＬは、例えば、アルミなどの導体膜をエッチングして形成する。
【００２２】
走査信号線ＧＬの上には、第１の絶縁層ＰＡＳ１を介して半導体層ＳＣ、映像信号線ＤＬ（ドレイン電極ＳＤ１）、ソース電極ＳＤ２、およびダミー配線Ｌが設けられている。
【００２３】
半導体層ＳＣは、たとえば、アモルファスシリコン膜をエッチングした後、ドレイン領域およびソース領域に不純物を注入して成形する。ドレイン電極ＳＤ１は、映像信号線ＤＬの一部を分岐させて形成する。ドレイン電極ＳＤ１は、図２に示すように、平面形状がＵ字型であるものを例示したが、これに限らず、例えば直線形状であってもよい。
【００２４】
映像信号線ＤＬ等の上には、第２の絶縁層ＰＡＳ２を介して画素電極Ｐｘが設けられている。画素電極Ｐｘは、ＩＴＯなどの光透過率が高い導体膜をエッチングして形成し、スルーホールＴＨによってソース電極ＳＤ２に接続される。また、画素電極Ｐｘは、平面でみて対向電極ＣＴと重なる領域に平面状に形成されている。画素電極Ｐｘの上には、第３の絶縁層ＰＡＳ３を介して対向電極ＣＴが設けられている
【００２５】
対向電極ＣＴは、ＩＴＯなどの光透過率が高い導体膜をエッチングして形成する。対向電極ＣＴは、平面でみて画素電極Ｐｘと重なる領域に複数のスリットＳＬを有する櫛歯状に形成される。対向電極ＣＴの上には、配向膜ＯＲＩ１が設けられている。
【００２６】
対向基板３０は、ガラス基板等の絶縁基板ＳＵＢ２の表面にブラックマトリクスと呼ばれる遮光膜ＢＭおよびカラーフィルタＣＦが設けられる。遮光膜ＢＭは、例えば、光透過率がほぼゼロの導体膜または絶縁膜をエッチングして、各画素Ｄを分離するような格子状のパターンを形成する。カラーフィルタＣＦは、例えば、絶縁膜をエッチングまたは露光、現像して形成し、遮光膜の開口領域に、Ｒ（赤色）の表示を担うフィルタ、Ｇ（緑色）の表示を担うフィルタ、Ｂ（青色）の表示を担うフィルタが周期配列するように形成する。また、遮光膜ＢＭおよびカラーフィルタＣＦの上には、例えば、オーバーコート層ＯＣを介して、配光膜ＯＲＩ２が設けられている。
【００２７】
なお、液晶表示パネル１０は、図２に示すように、２本の映像信号線ＤＬi+1，ＤＬi+2と、２本の走査信号線ＧＬj+1，ＧＬj+1とによって囲まれた領域Ａ内に２つの画素Ｄ１，Ｄ２を形成する２つの画素電極Ｐｘ１，Ｐｘ２を有する。また、液晶表示パネル１０は、ダミー配線Ｌ１，Ｌ２を有する。
【００２８】
ダミー配線Ｌ１は、第１のダミー配線として、２本の映像信号線ＤＬi+1，ＤＬi+2のうち１本の映像信号線ＤＬi+1に接続する。ダミー配線Ｌ２は、第２のダミー配線として、２本の映像信号線ＤＬi+1，ＤＬi+2のうちダミー配線Ｌ１とは別の映像信号線ＤＬi+2に接続する。ダミー配線Ｌ１，Ｌ２は、領域Ａの外形に沿って、２つの画素電極Ｐｘ１，Ｐｘ２の間の位置まで延在するとともに、２つの画素電極Ｐｘ１，Ｐｘ２の間でそれぞれの端部Ｅ１，Ｅ２を近傍で対向させる位置まで延在する。このダミー配線Ｌ１，Ｌ２の端部Ｅ１，Ｅ２は、ダミー配線Ｌ１，Ｌ２の延在方向に対して直角にカットされた形状をなしている。また、ダミー配線Ｌ１，Ｌ２のそれぞれは、２つの画素電極Ｐｘ１，Ｐｘ２の間で２つの画素電極Ｐｘ１，Ｐｘ２のＹ方向ほぼ中心位置、すなわち映像信号線ＤＬの延在方向における２つの画素電極Ｐｘ１，Ｐｘ２のほぼ中心位置まで延びている。さらに、ダミー配線Ｌ１，Ｌ２は、映像信号線ＤＬの幅とほぼ等しい幅に形成される。
【００２９】
このようにダミー配線Ｌ１，Ｌ２を設けると、図４に示すように、画素Ｄがパターニング時のずれにより映像信号線ＤＬに対してＸ方向にずれたとしても、画素電極Ｐｘ１，Ｐｘ２が隣接する映像信号線ＤＬと離れた場合、ダミー配線Ｌ１およびダミー配線Ｌ２に近くなり、隣接する映像信号線ＤＬに近くなった場合、ダミー配線Ｌ１およびダミー配線Ｌ２と離れる。このため、画素電極Ｐｘ１，Ｐｘ２の電位に対する映像信号線ＤＬおよびダミー配線Ｌ１，Ｌ２の電位の影響が平均化される。すなわち、ダミー配線Ｌ１，Ｌ２を設けることによって、画素電極Ｐｘ１，Ｐｘ２の電位に対する映像信号線ＤＬの電位の影響が平均化される。
【００３０】
本発明の実施の形態では、液晶表示装置１は、画素電極Ｐｘ１，Ｐｘ２が映像信号線ＤＬに対してずれることによって、画素電極Ｐｘ１，Ｐｘ２が隣接する映像信号線ＤＬと離れた場合、画素電極Ｐｘ１，Ｐｘ２がダミー配線Ｌ１およびダミー配線Ｌ２に近くなり、画素電極Ｐｘ１，Ｐｘ２が隣接する映像信号線ＤＬとの距離が近くなった場合、画素電極Ｐｘ１，Ｐｘ２がダミー配線Ｌ１およびダミー配線Ｌ２と離れるため、画素電極Ｐｘ１，Ｐｘ２の電位が映像信号線ＤＬの電位から受ける影響を平均化することができ、結果的に、画素Ｄの輝度のばらつきを低減することができる。
【００３１】
また、本発明の実施の形態では、ダミー配線Ｌ１，Ｌ２のそれぞれは、映像信号線ＤＬの延在方向における２つの画素電極Ｐｘ１，Ｐｘ２のほぼ中心位置まで延びているので、隣接する映像信号線ＤＬの電圧が異なる場合であっても、画素電極Ｐｘの電位が映像信号線ＤＬの電位から受ける影響を平均化することができる。
【００３２】
また、本発明の実施の形態では、ダミー配線Ｌ１，Ｌ２が、映像信号線ＤＬの幅とほぼ等しいので、画素電極Ｐｘは、映像信号線ＤＬの電位の影響と同等にダミー配線Ｌ１，Ｌ２の電位の影響を受けることになる。これにより、画素電極Ｐｘの電位が映像信号線ＤＬの電位から受ける影響をより平均化することが可能となる。
【００３３】
（変形例）
つぎに、本発明の実施の形態の変形例について図５を用いて説明する。図５は、本発明の実施の形態の変形例を示した図である。本発明の実施の形態では、ダミー配線Ｌ１，Ｌ２の端部がダミー配線Ｌ１，Ｌ２の延在方向に対して直角にカットされた形状をなしているものを例示したが（図５（ａ）参照）、この変形例では、ダミー配線Ｌ１，Ｌ２の端部を互いに等しい傾斜角度で傾斜して形成し、ダミー配線Ｌ１およびダミー配線Ｌ２の互いの端部Ｅ３，Ｅ４がオーバーラップするようにしている（図５（ｂ）参照）。
【００３４】
より具体的には、ダミー配線Ｌ１およびダミー配線Ｌ２は、端部の傾斜部分を向かい合わせて配置される。これにより、ダミー配線Ｌ１とダミー配線Ｌ２の端部Ｅ３，Ｅ４がラビングローラーＲによるラビング処理方向Ｃにおいてオーバーラップするようにしている。この場合、ダミー配線Ｌ１，Ｌ２を設けることによって形成されたスリットＳの影響を少なくおさえることが可能となり、スリットが無い映像信号線ＤＬによって生じた光漏れＢと同様の光漏れＢを生じることになる。このため、光漏れＢの状態を一律にし、結果的に輝度ムラを抑えることが可能となる。
【００３５】
なお、この実施の形態では、ダミー配線Ｌ１,Ｌ２が、映像信号線ＤＬの幅とほぼ等しいものを例示したが、これに限らない。例えば、映像信号線ＤＬの幅より細くしてもよい。
【００３６】
また、この実施の形態では、液晶表示装置１がＩＰＳ方式であるものを例示したが、これに限らない。すなわち、２本の映像信号線ＤＬと、２本の走査信号線ＧＬとによって囲まれた領域Ａ内に２つの画素Ｄ１，Ｄ２を形成する２つの画素電極Ｐｘ１，Ｐｘ２を有する表示装置であればよい。例えば、縦電界方式の液晶表示装置であってもよいし、有機ＥＬ表示装置であってもよい。
【符号の説明】
【００３７】
１      液晶表示装置
１０    液晶表示パネル
１１    データドライバ
１２    走査ドライバ
１３    バックライト
１４    制御部
２０    ＴＦＴ基板
３０    対向基板
４０    液晶材料
ＤＬ    映像信号線
ＧＬ    走査信号線
Ｄ，Ｄ１，Ｄ２  画素
Ｐｘ，Ｐｘ１，Ｐｘ２    画素電極
ＳＵＢ１，ＳＵＢ２  絶縁基板
ＰＡＳ１  第１の絶縁層
ＳＣ      半導体層
ＳＤ１    ドレイン電極
ＳＤ２    ソース電極
ＰＡＳ２  第２の絶縁層
ＰＡＳ３  第３の絶縁層
ＯＲＩ１，ＯＲＩ２  配向膜
ＯＣ    オーバーコート層
ＣＴ    対向電極
ＢＭ    遮光膜
ＣＦ    カラーフィルタ
【図１】
0005639819.tif 000002
【図２】
0005639819.tif 000003
【図３】
0005639819.tif 000004
【図４】
0005639819.tif 000005
【図５】
0005639819.tif 000006
【図６】
0005639819.tif 000007