(57)【特許請求の範囲】
【請求項１】
画素回路における発光素子に供給される駆動電流を輝度に変換する変換効率の劣化に関する変換効率劣化値を、前記発光素子の発光時間の経過に応じて生成された前記変換効率の劣化に関する情報に基づいて算出する変換効率劣化値算出部と、
前記発光素子の発光時間の経過に応じて生成された前記駆動電流の減少に関する情報に基づいて、前記駆動電流の減少に関する電流量減少値を算出する電流量減少値算出部と、
前記変換効率劣化値および前記電流量減少値に基づいて、前記画素回路に入力される映像信号の階調値を補正する補正部と
を具備し、
前記電流量減少値算出部は、前記画素回路の発光の経過時間とその経過時間における前記映像信号の階調値とから算出された前記駆動電流の減少に関する情報に基づいて当該画素回路の前記電流量減少値を算出する
信号処理装置。
【請求項２】
画素回路における発光素子に供給される駆動電流を輝度に変換する変換効率の劣化に関する変換効率劣化値を、前記発光素子の発光時間の経過に応じて生成された前記変換効率の劣化に関する情報に基づいて算出する変換効率劣化値算出部と、
前記発光素子の発光時間の経過に応じて生成された前記駆動電流の減少に関する情報に基づいて、前記駆動電流の減少に関する電流量減少値を算出する電流量減少値算出部と、
前記変換効率劣化値および前記電流量減少値に基づいて、前記画素回路に入力される映像信号の階調値を補正する補正部と、
前記発光素子に供給される前記駆動電流の減少に関する情報であって、前記駆動電流の減少量を特定の階調値の映像信号による発光時間に換算した値が前記発光素子の発光時間の経過に応じて順次加算された情報を電流量減少情報として前記画素回路単位で保持する電流量減少情報保持部と
を具備し、
前記電流量減少値算出部は、前記電流量減少情報保持部に保持されている前記電流量減少情報のうち、補正対象の前記画素回路の前記電流量減少情報と、前記駆動電流の減少を生じていない初期状態の画素回路の前記電流量減少情報との相対関係に基づいて前記電流量減少値を前記画素回路単位で算出する
信号処理装置。
【請求項３】
画素回路における発光素子に供給される駆動電流を輝度に変換する変換効率の劣化に関する変換効率劣化値を、前記発光素子の発光時間の経過に応じて生成された前記変換効率の劣化に関する情報に基づいて算出する変換効率劣化値算出部と、
前記発光素子の発光時間の経過に応じて生成された前記駆動電流の減少に関する情報に基づいて、前記駆動電流の減少に関する電流量減少値を算出する電流量減少値算出部と、
前記変換効率劣化値および前記電流量減少値に基づいて、前記画素回路に入力される映像信号の階調値を補正する補正部と、
前記発光素子に供給される前記駆動電流の前記変換効率の劣化に関する情報であって、前記変換効率の劣化量を特定の階調値の映像信号による発光時間に換算した値が前記発光素子の発光時間の経過に応じて順次加算された情報を変換効率劣化情報として画素回路単位で保持する変換効率劣化情報保持部と
を具備し、
前記変換効率劣化値算出部は、前記変換効率劣化情報保持部に保持されている前記変換効率劣化情報のうち、補正対象の前記画素回路の前記変換効率劣化情報と、前記変換効率の劣化を生じていない初期状態の画素回路の前記変換効率劣化情報との相対関係に基づいて前記変換効率劣化値を前記画素回路単位で算出する
信号処理装置。
【請求項４】
画素回路における発光素子に供給される駆動電流を輝度に変換する変換効率の劣化に関する変換効率劣化値を、前記発光素子の発光時間の経過に応じて生成された前記変換効率の劣化に関する情報に基づいて算出する変換効率劣化値算出部と、
前記発光素子の発光時間の経過に応じて生成された前記駆動電流の減少に関する情報に基づいて、前記駆動電流の減少に関する電流量減少値を算出する電流量減少値算出部と、
前記変換効率劣化値および前記電流量減少値に基づいて、前記画素回路に入力される映像信号の階調値を補正する補正部と、
前記発光素子に供給される前記駆動電流の減少に関する情報であって、前記駆動電流の減少量を特定の階調値の映像信号による発光時間に換算した値が前記発光素子の発光時間の経過に応じて順次加算された情報を電流量減少情報として前記画素回路単位で保持する電流量減少情報保持部と
を具備し、
前記電流量減少値算出部は、前記電流量減少情報保持部に保持されている前記電流量減少情報のうち、補正対象の前記画素回路の前記電流量減少情報と基準となる前記画素回路の前記電流量減少情報との相対関係に基づいて前記電流量減少値を前記画素回路単位で算出する
信号処理装置。
【請求項５】
前記基準となる画素回路は、表示画面を構成する複数の画素回路のうち前記駆動電流の減少が最も大きい画素回路である請求項４記載の信号処理装置。
【請求項６】
画素回路における発光素子に供給される駆動電流を輝度に変換する変換効率の劣化に関する変換効率劣化値を、前記発光素子の発光時間の経過に応じて生成された前記変換効率の劣化に関する情報に基づいて算出する変換効率劣化値算出部と、
前記発光素子の発光時間の経過に応じて生成された前記駆動電流の減少に関する情報に基づいて、前記駆動電流の減少に関する電流量減少値を算出する電流量減少値算出部と、
前記変換効率劣化値および前記電流量減少値に基づいて、前記画素回路に入力される映像信号の階調値を補正する補正部と、
前記発光素子に供給される前記駆動電流の前記変換効率の劣化に関する情報であって、前記変換効率の劣化量を特定の階調値の映像信号による発光時間に換算した値が前記発光素子の発光時間の経過に応じて順次加算された情報を変換効率劣化情報として画素回路単位で保持する変換効率劣化情報保持部と
を具備し、
前記変換効率劣化値算出部は、前記変換効率劣化情報保持部に保持されている前記変換効率劣化情報のうち、補正対象の前記画素回路の前記変換効率劣化情報と基準となる画素回路の前記変換効率劣化情報との相対関係に基づいて前記変換効率劣化値を前記画素回路単位で算出する
信号処理装置。
【請求項７】
映像信号の階調値を補正する信号処理回路と、
前記映像信号に応じた駆動電流が発光素子に供給されると前記駆動電流に応じた輝度で発光素子が発光する複数の画素回路と
を具備し、
前記信号処理回路は、
前記発光素子に供給される前記駆動電流を前記輝度に変換する変換効率の劣化に関する変換効率劣化値を、前記発光素子の発光時間の経過に応じて生成された前記変換効率の劣化に関する情報に基づいて算出する変換効率劣化値算出部と、
前記発光素子の発光時間の経過に応じて生成された前記駆動電流の減少に関する情報に基づいて、前記駆動電流の減少に関する電流量減少値を算出する電流量減少値算出部と、
前記変換効率劣化値および前記電流量減少値に基づいて、前記画素回路に入力される前記映像信号の階調値を補正する補正部と、
前記発光素子に供給される前記駆動電流の減少に関する情報であって、前記駆動電流の減少量を特定の階調値の映像信号による発光時間に換算した値が前記発光素子の発光時間の経過に応じて順次加算された情報を電流量減少情報として前記画素回路単位で保持する電流量減少情報保持部と
を備え、
前記電流量減少値算出部は、前記電流量減少情報保持部に保持されている前記電流量減少情報のうち、補正対象の前記画素回路の前記電流量減少情報と基準となる前記画素回路の前記電流量減少情報との相対関係に基づいて前記電流量減少値を前記画素回路単位で算出する
表示装置。
【請求項８】
映像信号の階調値を補正する信号処理回路と、
前記映像信号に応じた駆動電流が発光素子に供給されると前記駆動電流に応じた輝度で発光素子が発光する複数の画素回路と
を具備し、
前記信号処理回路は、
前記発光素子に供給される前記駆動電流を前記輝度に変換する変換効率の劣化に関する変換効率劣化値を、前記発光素子の発光時間の経過に応じて生成された前記変換効率の劣化に関する情報に基づいて算出する変換効率劣化値算出部と、
前記発光素子の発光時間の経過に応じて生成された前記駆動電流の減少に関する情報に基づいて、前記駆動電流の減少に関する電流量減少値を算出する電流量減少値算出部と、
前記変換効率劣化値および前記電流量減少値に基づいて、前記画素回路に入力される前記映像信号の階調値を補正する補正部と、
前記発光素子に供給される前記駆動電流の減少に関する情報であって、前記駆動電流の減少量を特定の階調値の映像信号による発光時間に換算した値が前記発光素子の発光時間の経過に応じて順次加算された情報を電流量減少情報として前記画素回路単位で保持する電流量減少情報保持部と
を備え、
前記電流量減少値算出部は、前記電流量減少情報保持部に保持されている前記電流量減少情報のうち、補正対象の前記画素回路の前記電流量減少情報と基準となる前記画素回路の前記電流量減少情報との相対関係に基づいて前記電流量減少値を前記画素回路単位で算出する
電子機器。
【請求項９】
画素回路における発光素子に供給される駆動電流を輝度に変換する変換効率の劣化に関する変換効率劣化値を、前記発光素子の発光時間の経過に応じて生成された前記変換効率の劣化に関する情報に基づいて算出する変換効率劣化値算出手順と、
前記発光素子の発光時間の経過に応じて生成された前記駆動電流の減少に関する情報に基づいて、前記駆動電流の減少に関する電流量減少値を算出する電流量減少値算出手順と、
前記変換効率劣化値および前記電流量減少値に基づいて、前記画素回路に入力される映像信号の階調値を補正する補正手順と、
電流量減少情報保持部が、前記発光素子に供給される前記駆動電流の減少に関する情報であって、前記駆動電流の減少量を特定の階調値の映像信号による発光時間に換算した値が前記発光素子の発光時間の経過に応じて順次加算された情報を電流量減少情報として前記画素回路単位で保持する電流量減少情報保持手順と
を備え、
前記電流量減少値算出手順において、前記電流量減少情報保持部に保持されている前記電流量減少情報のうち、補正対象の前記画素回路の前記電流量減少情報と基準となる前記画素回路の前記電流量減少情報との相対関係に基づいて前記電流量減少値を前記画素回路単位で算出する
信号処理方法。
【請求項１０】
画素回路における発光素子に供給される駆動電流を輝度に変換する変換効率の劣化に関する変換効率劣化値を、前記発光素子の発光時間の経過に応じて生成された前記変換効率の劣化に関する情報に基づいて算出する変換効率劣化値算出手順と、
前記発光素子の発光時間の経過に応じて生成された前記駆動電流の減少に関する情報に基づいて、前記駆動電流の減少に関する電流量減少値を算出する電流量減少値算出手順と、
前記変換効率劣化値および前記電流量減少値に基づいて、前記画素回路に入力される映像信号の階調値を補正する補正手順と、
電流量減少情報保持部が、前記発光素子に供給される前記駆動電流の減少に関する情報であって、前記駆動電流の減少量を特定の階調値の映像信号による発光時間に換算した値が前記発光素子の発光時間の経過に応じて順次加算された情報を電流量減少情報として前記画素回路単位で保持する電流量減少情報保持手順と
をコンピュータに実効させるプログラムであって、
前記電流量減少値算出手順において、前記電流量減少情報保持部に保持されている前記電流量減少情報のうち、補正対象の前記画素回路の前記電流量減少情報と基準となる前記画素回路の前記電流量減少情報との相対関係に基づいて前記電流量減少値を前記画素回路単位で算出する
プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置に関し、特に焼き付きを補正する信号処理装置、表示装置、電子機器および信号処理方法ならびに当該方法をコンピュータに実行させるプログラムに関する。
【背景技術】
【０００２】
近年、発光素子として有機ＥＬ（Electroluminescence）素子を用いた平面自発光型の表示装置の開発が盛んに行われている。この有機ＥＬ素子は表示対象となる画像データに応じて発光量を変えることにより階調を表現するため、有機ＥＬ素子の劣化の度合いが表示装置の表示画面を構成する画素回路ごとに異なる。このように劣化の度合いが画素回路ごとに異なるため、時間の経過に応じて、劣化の大きい画素と、劣化の少ない画素とが表示画面に混在することになる。このように、表示画面において劣化の大きい画素と、劣化の少ない画素とが混在すると、劣化の大きい画素が、周辺の画素よりも暗くなることにより、直前に表示されていた画像が残っているように見える現象（いわゆる、焼き付き現象）が生じる。
【０００３】
この焼き付きを防止する機能を備える表示装置として、例えば、未使用期間中に劣化の度合いの小さい発光素子の劣化を進行させて、劣化の度合いの大きい発光素子の劣化の度合いと均一にする表示装置が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１７６２７４号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述の従来技術では、表示装置の未使用期間中に劣化の度合いを均一にする処理を行うことにより、焼き付きを補正することができる。しかしながら、上述の従来技術では、焼き付きの補正を行うたびに劣化の度合いの小さい発光素子の劣化を、劣化の度合いの大きい発光素子に合わせて進行させるため、発光素子全体の劣化を進行させるおそれがある。また、表示装置の未使用期間に焼き付きの補正をするため、表示装置の使用中には補正をすることができない。そこで、表示装置の使用中に、発光素子自体の劣化を考慮して、映像信号の階調値を変更することにより、焼き付きを補正する方法が考えられる。
【０００６】
例えば、映像信号を表示させる画素回路の劣化の度合いに合わせて映像信号の階調値を変更し、その変更した映像信号を用いて発光素子を発光させる補正方法が考えられる。しかしながら、発光素子の輝度の劣化の度合いは画素回路ごとに異なるとともに、画素回路に供給される映像信号も表示対象ごとに異なるため、いかなる映像信号に対しても精度よく階調値の変更をする（焼き付きの補正をする）ことは難しい。
【０００７】
本発明はこのような状況に鑑みてなされたものであり、発光素子を用いた表示装置の焼き付きを精度よく補正することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、上記課題を解決するためになされたものであり、その第１の側面は、画素回路における発光素子に供給される駆動電流を輝度に変換する変換効率の劣化に関する変換効率劣化値を、上記発光素子の発光時間の経過に応じて生成された上記変換効率の劣化に関する情報に基づいて算出する変換効率劣化値算出部と、上記発光素子の発光時間の経過に応じて生成された上記駆動電流の劣化に関する情報に基づいて、上記駆動電流の劣化に関する電流量劣化値を算出する電流量劣化値算出部と、上記変換効率劣化値および上記電流量劣化値に基づいて、上記画素回路に入力される映像信号の階調値を補正する補正部とを具備する信号処理装置、表示装置、電子機器、および信号処理方法ならびに当該方法をコンピュータに実行させるプログラムである。これにより、変換効率劣化値および電流量劣化値に基づいて、画素回路に入力される映像信号の階調値が補正されるという作用をもたらす。
【０００９】
また、この第１の側面において、上記電流量劣化値算出部は、上記画素回路の発光の経過時間とその経過時間における上記映像信号の階調値とに基づいて当該画素回路の上記電流量劣化値を算出するようにしてもよい。これにより、画素回路の発光の経過時間とその経過時間における映像信号の階調値とに基づいて、その画素回路の電流量劣化値を算出させるという作用をもたらす。
【００１０】
また、この第１の側面において、上記発光素子に供給される上記駆動電流の劣化に関する情報であって、上記発光素子の発光時間の経過に応じて順次加算された情報を電流量劣化情報として上記画素回路単位で保持する電流量劣化情報保持部をさらに具備し、上記電流量劣化値算出部は、上記電流量劣化情報保持部に保持されている上記電流量劣化情報のうち、補正対象の上記画素回路の上記電流量劣化情報と、上記駆動電流の劣化を生じていない初期状態の画素回路の上記電流量劣化情報との相対関係に基づいて上記電流量劣化値を上記画素回路単位で算出するようにしてもよい。これにより、補正対象の画素回路の電流量劣化情報と、初期状態の画素回路の電流量劣化情報との相対関係に基づいて電流量劣化値を画素回路単位で算出させるという作用をもたらす。
【００１１】
また、この第１の側面において、上記発光素子に供給される上記駆動電流の上記変換効率の劣化に関する情報であって、上記発光素子の発光時間の経過に応じて順次加算された情報を変換効率劣化情報として画素回路単位で保持する変換効率劣化情報保持部をさらに具備し、上記変換効率劣化値算出部は、上記変換効率劣化情報保持部に保持されている上記変換効率劣化情報のうち、補正対象の上記画素回路の上記変換効率劣化情報と、上記変換効率の劣化を生じていない初期状態の画素回路の上記変換効率劣化情報との相対関係に基づいて上記変換効率劣化値を上記画素回路単位で算出するようにしてもよい。これにより、補正対象の画素回路の変換効率劣化情報と、初期状態の画素回路の変換効率劣化情報との相対関係に基づいて変換効率劣化値を画素回路単位で算出させるいう作用をもたらす。
【００１２】
また、この第１の側面において、上記発光素子に供給される上記駆動電流の劣化に関する情報であって、上記発光素子の発光時間の経過に応じて順次加算された情報を電流量劣化情報として上記画素回路単位で保持する電流量劣化情報保持部をさらに具備し、上記電流量劣化値算出部は、上記電流量劣化情報保持部に保持されている上記電流量劣化情報のうち、補正対象の上記画素回路の上記電流量劣化情報と基準となる上記画素回路の上記電流量劣化情報との相対関係に基づいて上記電流量劣化値を上記画素回路単位で算出するようにしてもよい。これにより、電流量劣化情報を用いて電流量劣化値を画素回路単位で算出させるという作用をもたらす。この場合において、上記基準となる画素回路は、表示画面を構成する複数の画素回路のうち上記駆動電流の劣化が最も大きい画素回路であるようにしてもよい。これにより、駆動電流の劣化が最も大きい画素回路の電流量劣化情報を基準として電流量劣化値を画素回路単位で算出させるという作用をもたらす。
【００１３】
また、この第１の側面において、上記発光素子に供給される上記駆動電流の上記変換効率の劣化に関する情報であって、上記発光素子の発光時間の経過に応じて順次加算された情報を変換効率劣化情報として画素回路単位で保持する変換効率劣化情報保持部をさらに具備し、上記変換効率劣化値算出部は、上記変換効率劣化情報保持部に保持されている上記変換効率劣化情報のうち、補正対象の上記画素回路の上記変換効率劣化情報と基準となる上記画素回路の上記変換効率劣化情報との相対関係に基づいて上記変換効率劣化値を上記画素回路単位で算出するようにしてもよい。これにより、変換効率劣化情報に基づいて、変換効率劣化値を画素回路単位で算出させるという作用をもたらす。
【発明の効果】
【００１４】
本発明によれば、発光素子を用いた表示装置の焼き付きを、表示装置の使用中に精度よく補正することができるという優れた効果を奏し得る。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施の形態における表示装置１００の一構成例を示す概念図である。
【図２】本発明の第１の実施の形態における画素回路６００乃至６０８の一構成例を模式的に示す回路図である。
【図３】図３は、図２の構成における画素回路６００の基本動作の一例に関するタイミングチャートである。
【図４】ＴＰ６、ＴＰ１およびＴＰ２の期間にそれぞれ対応する画素回路６００の動作状態を示す模式的な回路図である。
【図５】ＴＰ３乃至ＴＰ５の期間にそれぞれ対応する画素回路６００の動作状態を示す模式的な回路図である。
【図６】ＴＰ６の期間に対応する画素回路６００の動作状態を示す模式的な回路図である。
【図７】変換効率の劣化の補正のみを行う場合における焼き付き補正部２００に入力される階調と輝度との関係を示す図である。
【図８】変換効率の劣化の補正のみを行う場合における映像信号の補正の効果を示す概念図である。
【図９】本発明の第１の実施の形態における焼き付き補正部２００の機能構成例を示すブロック図である。
【図１０】本発明の第１の実施の形態における変換効率劣化値算出部２３３による変換効率劣化補正パターンの生成例を示す図である。
【図１１】本発明の第１の実施の形態における電流量劣化値算出部３３３による電流量減少補正パターンの生成例を示す図である。
【図１２】本発明の第１の実施の形態における電流量減少情報更新部３２１による電流量減少情報の生成例を示す概念図である。
【図１３】本発明の第１の実施の形態における電流量減少情報（発光時間）と、駆動電流減少量との関係例を示す図である。
【図１４】本発明の第１の実施の形態における焼き付き補正部２００に入力される階調と輝度との関係を示す図である。
【図１５】本発明の第１の実施の形態における映像信号の補正の効果を示す概念図である。
【図１６】本発明の第１の実施の形態における焼き付き補正部２００の変換効率劣化情報積算部２２０による変換効率劣化情報の更新処理手順例を示すフローチャートである。
【図１７】本発明の第１の実施の形態における焼き付き補正部２００の電流量減少補正パターン生成部３３０による電流量減少情報の更新処理手順例を示すフローチャートである。
【図１８】本発明の第１の実施の形態における焼き付き補正部２００の変換効率劣化補正パターン生成部２３０による変換効率劣化補正パターンの生成処理手順例を示すフローチャートである。
【図１９】本発明の第１の実施の形態における焼き付き補正部２００の電流量減少補正パターン生成部３３０による電流量減少補正パターンの生成処理手順例を示すフローチャートである。
【図２０】本発明の第１の実施の形態における焼き付き補正部２００の補正演算部３４０による映像信号の補正処理手順例を示すフローチャートである。この例では、１つのフレームに関する映像信号の補正処理の例を示す。
【図２１】本発明の実施の形態のテレビジョンセットへの適用例である。
【図２２】本発明の実施の形態のデジタルスチルカメラへの適用例である。
【図２３】本発明の実施の形態のノート型パーソナルコンピュータへの適用例である。
【図２４】本発明の実施の形態の携帯端末装置への適用例である。
【図２５】本発明の実施の形態のビデオカメラへの適用例である。
【発明を実施するための形態】
【００１６】
以下、本発明を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（表示制御：初期状態の画素回路を規準とする焼き付きの補正の例）
２．本発明の適用例（表示制御：電子機器の例）
【００１７】
＜１．本発明の第１の実施の形態＞
［表示装置の構成例］
図１は、本発明の第１の実施の形態における表示装置１００の一構成例を示す概念図である。表示装置１００は、焼き付き補正部２００と、ライトスキャナ（ＷＳＣＮ：Write SCaNner）４１０と、水平セレクタ（ＨＳＥＬ：Horizontal SELector）４２０とを備える。また、この表示装置１００は、電源スキャナ（ＤＳＣＮ：Drive SCaNner）４３０と、画素アレイ部５００とを備える。画素アレイ部５００は、ｎ×ｍ（ｍおよびｎは２以上の整数）個の二次元マトリックス状に配列された画素回路６００乃至６０８を備える。ここでは、便宜上、１行目、２行目およびｍ行目における１列目、２列目およびｎ列目に配置された９個の画素回路６００乃至６０８が示されている。
【００１８】
また、表示装置１００には、画素回路６００乃至６０８とライトスキャナ（ＷＳＣＮ）４１０との間を接続する走査線（ＷＳＬ：Write Scan Line）４１１が設けられている。さらに、表示装置１００には、画素回路６００乃至６０８と水平セレクタ（ＨＳＥＬ）４２０との間を接続するデータ線（ＤＴＬ：DaTa Line）４２１が設けられている。ここでは、便宜上、第１行目、第２行目および第ｍ行目の走査線（ＷＳＬ１、２およびｍ）４１１と、第１列目、第２列目および第ｎ列目のデータ線（ＤＴＬ１、２およびｎ）４２１とが示されている。
【００１９】
さらに、表示装置１００には、画素回路６００乃至６０８と電源スキャナ（ＤＳＣＮ）４３０との間を接続する電源線（ＤＳＬ：Drive Scan Line）４３１が設けられている。ここでは、便宜上、第１行目、第２行目および第ｍ行目の電源線（ＤＳＬ１、２およびｍ）４３１が示されている。
【００２０】
焼き付き補正部２００は、画素回路６００乃至６０８のそれぞれの劣化の度合いに合わせて映像信号の階調値を変更することによって焼き付きを補正するものである。ここで、映像信号の階調値とは、発光の輝度の大きさの段階を指定する映像信号の階調の値である。ここで、発光の輝度の大きさが２５６段階（階調）で表現される場合を想定する。また、画素回路６００の劣化により、階調値が「１００」の映像信号に基づく発光の輝度が２００ｎｉｔから１００ｎｉｔに劣化し、階調値が「２００」の映像信号に基づく発光の輝度が３００ｎｉｔから、例えば２００ｎｉｔに劣化したこととする。この場合において、焼き付き補正部２００は、映像信号の階調値を「１００」から「２００」に変更することによって焼き付きを補正する。
【００２１】
この焼き付き補正部２００は、その補正した映像信号を、信号線２０９を介して水平セレクタ（ＨＳＥＬ）４２０に供給する。なお、本発明の第１の実施の形態における表示装置１００の焼き付き補正部２００による補正方法については、図７等を参照して詳細に説明する。
【００２２】
ライトスキャナ（ＷＳＣＮ）４１０は、行単位により画素回路６００乃至６０８を順次走査する線順次走査を行うものである。このライトスキャナ（ＷＳＣＮ）４１０は、データ線（ＤＴＬ）４２１から供給されるデータ信号を画素回路６００乃至６０８に書き込むタイミングを行単位により制御する。このライトスキャナ（ＷＳＣＮ）４１０は、データ信号を書き込むためのオン電位、データ信号の書き込みを停止させるためのオフ電位を走査信号として生成する。このライトスキャナ（ＷＳＣＮ）４１０は、その生成した走査信号を走査線（ＷＳＬ）４１１に供給する。
【００２３】
水平セレクタ（ＨＳＥＬ）４２０は、ライトスキャナ（ＷＳＣＮ）４１０による線順次走査に合わせて、画素回路６００乃至６０８における発光輝度の大きさを設定するためのデータ信号を各列の画素回路６００乃至６０８に供給するものである。この水平セレクタ（ＨＳＥＬ）４２０は、発光の輝度の大きさを設定するための映像信号の電位（信号電位）と、画素回路６００乃至６０８を構成する駆動トランジスタの閾値電圧の補正（閾値補正）を行うための電位（基準電位）とをデータ信号として生成する。この水平セレクタ（ＨＳＥＬ）４２０は、その生成したデータ信号をデータ線（ＤＴＬ）４２１に供給する。
【００２４】
電源スキャナ（ＤＳＣＮ）４３０は、ライトスキャナ（ＷＳＣＮ）４１０による線順次走査に合わせて、画素回路６００乃至６０８を駆動させるための電源信号を行単位により生成するものである。この電源スキャナ（ＤＳＣＮ）４３０は、画素回路６００乃至６０８を駆動させるための電源電位と、画素回路６００乃至６０８を初期化するための初期化電位とを電源信号として生成する。この電源スキャナ（ＤＳＣＮ）４３０は、その生成した電源信号を電源線（ＤＳＬ）４３１に供給する。
【００２５】
画素回路６００乃至６０８は、走査線（ＷＳＬ）４１１からの走査信号に基づいて、データ線（ＤＴＬ）４２１からの映像信号の電位を保持してその保持した電位に応じて所定の期間発光するものである。ここで、画素回路６００乃至６０８の構成例については、図２を参照して説明する。
【００２６】
［画素回路の構成例］
図２は、本発明の第１の実施の形態における画素回路６００乃至６０８の一構成例を模式的に示す回路図である。なお、画素回路６００乃至６０８は、同一の構成であるため、この図２以降では、主に画素回路６００について説明し、画素回路６０１乃至６０８についての一部の説明を省略する。
【００２７】
画素回路６００は、書込みトランジスタ６１０と、駆動トランジスタ６２０と、保持容量６３０と、発光素子６４０とを備える。ここでは、書込みトランジスタ６１０および駆動トランジスタ６２０がそれぞれｎチャンネル型トランジスタである場合を想定する。
【００２８】
この画素回路６００において、書込みトランジスタ６１０のゲート端子およびドレイン端子には、走査線（ＷＳＬ）４１１およびデータ線（ＤＴＬ）４２１がそれぞれ接続されている。また、書込みトランジスタ６１０のソース端子には、駆動トランジスタ６２０のゲート端子（ｇ）および保持容量６３０の一方の電極（一端）が接続されている。ここでは、この接続部位を第１ノード（ＮＤ１）６５０とする。また、駆動トランジスタ６２０のドレイン端子（ｄ）には、電源線（ＤＳＬ）４３１が接続され、駆動トランジスタ６２０のソース端子（ｓ）には、保持容量６３０の他方の電極（他端）および発光素子６４０のアノード電極が接続されている。ここでは、この接続部位を第２ノード（ＮＤ２）６６０とする。
【００２９】
書込みトランジスタ６１０は、走査線（ＷＳＬ）４１１からの走査信号に従って、データ線（ＤＴＬ）４３１からのデータ信号を第１ノード（ＮＤ１）６５０に供給するトランジスタである。この書込みトランジスタ６１０は、画素回路６００の駆動トランジスタ６２０の閾値電圧のばらつきを取り除くために、データ信号の基準電位を保持容量６３０の一端に供給する。ここにいう基準電位とは、駆動トランジスタ６２０の閾値電圧に相当する電圧を保持容量６３０に保持させるための基準となる固定電位のことである。
【００３０】
また、書込みトランジスタ６１０は、駆動トランジスタ６２０の閾値電圧に相当する電圧が保持容量６３０に保持された後に、データ信号の信号電位を保持容量６３０の一端に順次書き込む。
【００３１】
駆動トランジスタ６２０は、発光素子６４０を発光させるために、信号電位に応じて保持容量６３０に保持された信号電圧に基づいて、駆動電流を発光素子６４０に出力するものである。この駆動トランジスタ６２０は、駆動トランジスタ６２０を駆動させるための電源電位が電源線（ＤＳＬ）４３１から印加されている状態において、保持容量６３０に保持された信号電圧に応じた駆動電流を発光素子６４０に出力する。
【００３２】
保持容量６３０は、書込みトランジスタ６１０によって供給されたデータ信号に応じた電圧を保持するためのものである。すなわち、保持容量６３０は、書込みトランジスタ６１０によって書き込まれた信号電位に応じた信号電圧を保持する役割を果たす。
【００３３】
発光素子６４０は、駆動トランジスタ６２０から出力された駆動電流の大きさに応じて発光するものである。また、発光素子６４０は、出力端子がカソード線６８０に接続されている。このカソード線６８０からは、発光素子６４０の基準電位としてカソード電位（Ｖｃａｔ）が供給されている。この発光素子６４０は、例えば、有機ＥＬ素子により実現することができる。
【００３４】
なお、この例では、書込みトランジスタ６１０および駆動トランジスタ６２０の各々がｎチャンネル型トランジスタである場合を想定して説明したが、この組み合わせに限られるものではない。例えば、書込みトランジスタ６１０および駆動トランジスタ６２０の各々がｐチェンネル型トランジスタである場合などにおいても適用できる。また、これらのトランジスタは、エンハンスメント型のものでもよく、デプレッション型やデュアルゲート型のものでもよい。
【００３５】
また、ここでは、２つのトランジスタ６１０および６２０および１つの保持容量６３０により発光素子６４０に駆動電流を供給する画素回路６００の構成例について説明したが、これに限られるものではない。すなわち、駆動トランジスタ６２０および発光素子６４０を含むものであれば適用できる。例えば、３つ以上のトランジスタにより発光が制御される画素回路６００の場合においても、駆動トランジスタ６２０および発光素子６４０を含むものであれば適用ができる。次に、上述の画素回路６００の動作例について、図３を参照して詳細に説明する。
【００３６】
［画素の基本動作の例］
図３は、図２の構成における画素回路６００の基本動作の一例に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、走査線（ＷＳＬ）４１１、電源線（ＤＳＬ）４３１、データ線（ＤＴＬ）４２１、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０における電位変化が示されている。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。
【００３７】
このタイミングチャートは、画素回路６００の動作の遷移を、ＴＰ１乃至ＴＰ６の期間に便宜的に区切っている。まず、発光期間ＴＰ６では、発光素子６４０は発光状態にある。この発光期間ＴＰ６において、走査線（ＷＳＬ）４１１の走査信号の電位がオフ電位（Ｖｏｆｆ）に設定されている。また、この発光期間ＴＰ６において、電源線（ＤＳＬ）４３１の電源信号の電位が電源電位（Ｖｃｃ）に設定されている。
【００３８】
この後、線順次走査の新しいフィールドに入り、閾値補正準備期間ＴＰ１では、電源線（ＤＳＬ）４３１の電位が、第２ノード（ＮＤ２）６６０を初期化するための初期化電位（Ｖｓｓ）に設定される。これにより、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位はそれぞれ低下する。
【００３９】
続いて、閾値補正準備期間ＴＰ２では、走査線（ＷＳＬ）４１１の電位がオン電位（Ｖｏｎ）に設定されることによって、第１ノード（ＮＤ１）６５０の電位が基準電位（Ｖｏｆｓ）に初期化される。これにより、第２ノード（ＮＤ２）６６０の電位は初期化電位（Ｖｓｓ）に初期化される。このように、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０がそれぞれ初期化されることによって、閾値補正動作の準備が完了する。
【００４０】
次に、閾値補正期間ＴＰ３では、画素回路６００の駆動トランジスタ６２０における閾値電圧に対する補正を行うための閾値補正動作が行われる。このとき、電源線（ＤＳＬ）４３１の電源信号が電源電位（Ｖｃｃ）に設定されることによって、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間に、駆動トランジスタ６２０の閾値電圧に相当する電圧（Ｖｔｈ）が保持される。すなわち、保持容量６３０には、閾値電圧に相当する電圧（Ｖｔｈ）が保持される。
【００４１】
この後、期間ＴＰ４では、走査線（ＷＳＬ）４１１に供給される走査信号の電位がオフ電位（Ｖｏｆｆ）に遷移した後に、データ線（ＤＴＬ）４２１のデータ信号が基準電位（Ｖｏｆｓ）から信号電位（Ｖｓｉｇ）に切り替えられる。
【００４２】
そして、書込み期間／移動度補正期間ＴＰ５では、映像信号の書込み動作、および、駆動トランジスタ６２０における移動度に対する補正を行うための移動度補正動作が行われる。このとき、走査線（ＷＳＬ）４１１の走査信号の電位がオン電位（Ｖｏｎ）に切り替えられることによって、第１ノード（ＮＤ１）６５０の電位が、信号電位（Ｖｓｉｇ）まで上昇する。すなわち、書込みトランジスタ６１０により、信号電位（Ｖｓｉｇ）が第１ノード（ＮＤ１）６５０に書き込まれる。
【００４３】
これに対して、第２ノード（ＮＤ２）６６０の電位は、閾値補正期間ＴＰ３において与えられた閾値電位（Ｖｏｆｓ−Ｖｔｈ）に対し、信号電位（Ｖｓｉｇ）に対応する駆動トランジスタ６２０の移動度に応じた上昇量（ΔＶ）だけ上昇する。すなわち、移動度補正動作により、第２ノード（ＮＤ２）６６０の電位が「ΔＶ」だけ上昇する。
【００４４】
このように、書込み期間／移動度補正期間ＴＰ５では、保持容量６３０の一端に、信号電位（Ｖｓｉｇ）が印加され、保持容量６３０の他端に、閾値電位（Ｖｏｆｓ−Ｖｔｈ）に上昇量（ΔＶ）を加えた電位（（Ｖｏｆｓ−Ｖｔｈ）＋ΔＶ）が印加される。すなわち、保持容量６３０には、映像信号に応じた信号電圧（Ｖｇｓ１）として、「Ｖｓｉｇ−（（Ｖｏｆｓ−Ｖｔｈ）＋ΔＶ）」が保持される。このようにして、保持容量６３０に保持された信号電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）は、駆動トランジスタ６２０の閾値電圧に相当する電圧（Ｖｔｈ）と、移動度補正動作による上昇量（ΔＶ）とによって補正される。このため、画素回路６００ごとの駆動トランジスタ６２０における閾値電圧および移動度のばらつきの影響が取り除かれた信号電圧となる。
【００４５】
この後、発光期間ＴＰ６では、走査線（ＷＳＬ）４１１の走査信号の電位がオフ電位（Ｖｏｆｆ）に設定されることによって、第１ノード（ＮＤ１）６５０が浮遊状態となる。そして、第２ノード（ＮＤ２）６６０の電位は、書込み期間／移動度補正期間ＴＰ５において与えられた電位（Ｖｏｆｓ−Ｖｔｈ＋ΔＶ）に対し「Ｖｅｌ」だけ上昇する。この第２ノード（ＮＤ２）６６０の電位上昇量（Ｖｅｌ）は、映像信号の電位（Ｖｓｉｇ）が大きくなるほど、大きくなる。このとき、第２ノード（ＮＤ２）６６０の電位が、発光素子６４０の閾値電圧（Ｖｔｈｅｌ）と、カソード線６８０のカソード電位（Ｖｃａｔ）とによって定まる発光電位（Ｖｔｈｅｌ＋Ｖｃａｔ）を超えるため、発光素子６４０が発光する。
【００４６】
これに対し、第１ノード（ＮＤ１）６５０の電位も、保持容量６３０を介したカップリングによって、第２ノード（ＮＤ２）６６０の電位上昇に倣うように、信号電位（Ｖｓｉｇ）から「Ｖｅｌ'」だけ上昇する。このように、第２ノード（ＮＤ２）６６０の電位上昇に伴い、保持容量６３０に起因するカップリングによって、浮遊状態にある第１ノード（ＮＤ１）６５０の電位が上昇する動作をブートストラップ動作という。
【００４７】
このブートストラップ動作においては、第１ノード（ＮＤ１）６５０の電位上昇量（Ｖｅｌ'）が、第２ノード（ＮＤ２）６６０の電位上昇量（Ｖｅｌ）に比べて抑制される。この第２ノード（ＮＤ２）６６０の電位上昇量（Ｖｅｌ）と、第１ノード（ＮＤ１）６５０の電位上昇量（Ｖｅｌ'）との関係は、次の式１により表わすことができる。
Ｖｅｌ'＝Ｇｂ×Ｖｅｌ    ・・・式１
【００４８】
ここで、Ｇｂは、「１．０」未満の値であり、次の式２により表わすことができる。なお、ここでは、Ｇｂをブートストラップ利得という。
Ｇｂ＝Ｃｓ／（Ｃｓ＋Ｃｐ）    ・・・式２
【００４９】
ここで、Ｃｓは、保持容量６３０の容量値である。また、Ｃｐは、書込みトランジスタ６１０のゲート・ソース端子間の寄生容量（書込みトランジスタｇｓ寄生容量）と、駆動トランジスタ６２０のゲート・ドレイン端子間の寄生容量（駆動トランジスタｇｄ寄生容量）との容量値の和である。なお、ここでは、ブートストラップ利得Ｇｂを低下させる寄生容量は、書込みトランジスタｇｓ寄生容量および駆動トランジスタｇｄ寄生容量のみを考慮している。
【００５０】
式２より、書込みトランジスタｇｓ寄生容量および駆動トランジスタｇｄ寄生容量の容量値Ｃｐによって、ブートストラップ利得Ｇｂが「１．０」未満の値となることがわかる。このブートストラップ利得Ｇｂは、書込みトランジスタｇｓ寄生容量および駆動トランジスタｇｄ寄生容量の容量値Ｃｐの大きさに応じて変化する。すなわち、書込みトランジスタｇｓ寄生容量および駆動トランジスタｇｄ寄生容量の容量値Ｃｐが大きいほど、ブートストラップ利得Ｇｂは小さくなる。また、この容量値Ｃｐの大きさは画素回路６００乃至６０８のそれぞれで異なるため、ブートストラップ利得Ｇｂの大きさも画素回路６００乃至６０８のそれぞれで異なる。
【００５１】
このように、書込みトランジスタｇｓ寄生容量および駆動トランジスタｇｄ寄生容量の容量値Ｃｐにより、ブートストラップ利得Ｇｂが「１．０」未満の値となるため、第１ノード（ＮＤ１）６５０の電位上昇量（Ｖｅｌ'）は、第２ノード（ＮＤ２）６６０の電位上昇量（Ｖｅｌ）に比べて小さくなる。このため、発光期間ＴＰ６における信号電圧（Ｖｇｓ２）は、書込み期間／移動度補正期間ＴＰ５における信号電圧（Ｖｇｓ１）よりも「Ｖｅｌ−Ｖｅｌ'＝Ｖｅｌ・（１−Ｇｂ）」だけ小さくなる。なお、発光期間ＴＰ６の途中において、データ線（ＤＴＬ）４１０のデータ信号が、信号電位（Ｖｓｉｇ）から基準電位（Ｖｏｆｓ）に切り替えられる。したがって、発光期間ＴＰ６では、信号電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ−（Ｖｅｌ−Ｖｅｌ'））に応じた輝度により、発光素子６４０が発光する。
【００５２】
［画素の動作状態の詳細］
次に、上述の画素回路６００の動作の遷移例について、以下に図面を参照して詳細に説明する。
【００５３】
図４乃至図６は、本発明の第１の実施の形態における画素回路６００の動作の遷移例を模式的に示す図である。以下に示す図４乃至図６では、図３により示したタイミングチャートのＴＰ１乃至ＴＰ６の期間に対応する画素回路６００の動作状態が示されている。また、便宜上、発光素子６４０の寄生容量６４１を図示している。さらに、書込みトランジスタ６１０をスイッチとして図示しており、走査線（ＷＳＬ）４１１については省略している。
【００５４】
図４（ａ）乃至（ｃ）は、ＴＰ６、ＴＰ１およびＴＰ２の期間にそれぞれ対応する画素回路６００の動作状態を示す模式的な回路図である。まず、発光期間ＴＰ６では、図４（ａ）に示すように、書込みトランジスタ６１０がオフ（非導通）状態であり、電源線（ＤＳＬ）４３１から電源電位（Ｖｃｃ）が駆動トランジスタ６２０に加えられている状態である。そして、駆動トランジスタ６２０から駆動電流（Ｉｄｓ'）が発光素子６４０に供給されているため、その駆動電流（Ｉｄｓ'）に応じた輝度により発光素子６４０が発光している。
【００５５】
そして、閾値補正準備期間ＴＰ１では、図４（ｂ）に示すように、電源線（ＤＳＬ）４３１の電源信号が電源電位（Ｖｃｃ）から初期化電位（Ｖｓｓ）に遷移する。これにより、第２ノード（ＮＤ２）６６０の電位が低下するため、発光素子６４０は非発光状態となる。このとき、第１ノード（ＮＤ１）６５０は浮遊状態にあるため、第１ノード（ＮＤ１）６５０の電位も、第２ノード（ＮＤ２）６６０の電位低下に倣うように、低下する。
【００５６】
続いて、閾値補正準備期間ＴＰ２では、図４（ｃ）に示すように、走査線（ＷＳＬ）４１１（図２に示す）の電位がオン電位（Ｖｏｎ）に遷移することによって、書込みトランジスタ６１０がオン（導通）状態となる。これにより、第１ノード（ＮＤ１）６５０の電位は、データ線（ＤＴＬ）４２１からの基準電位（Ｖｏｆｓ）に初期化される。
【００５７】
これに対し、第２ノード（ＮＤ２）６６０の電位は、電源線（ＤＳＬ）４３１の初期化電位（Ｖｓｓ）に初期化される。これにより、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の間の電位差は「Ｖｏｆｓ−Ｖｓｓ」となる。なお、ここでは、電源線（ＤＳＬ）４３１の初期化電位（Ｖｓｓ）が、基準電位（Ｖｏｆｓ）よりも十分に低い電位に設定されていることを想定している。
【００５８】
図５（ａ）乃至（ｃ）は、ＴＰ３乃至ＴＰ５の期間にそれぞれ対応する画素回路６００の動作状態を示す模式的な回路図である。
【００５９】
閾値補正準備期間ＴＰ２に続いて、閾値補正期間ＴＰ３では、図５（ａ）に示すように、電源線（ＤＳＬ）４３１の電源信号が電源電位（Ｖｃｃ）に遷移する。これにより、駆動トランジスタ６２０がオン状態となり、駆動トランジスタ６２０から第２ノード（ＮＤ２）６６０に電流が供給されることによって、第２ノード（ＮＤ２）６６０の電位が上昇する。そして、第２ノード（ＮＤ２）６６０の電位は、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が駆動トランジスタ６２０の閾値電圧に相当する電位差（Ｖｔｈ）になるまで上昇する。
【００６０】
このようにして、駆動トランジスタ６２０の閾値電圧に相当する電圧（Ｖｔｈ）が保持容量６３０に保持される。すなわち、これが閾値補正動作である。なお、カソード線６８０のカソード電位（Ｖｃａｔ）、および、データ線（ＤＴＬ）４２１からの基準電位（Ｖｏｆｓ）は、駆動トランジスタ６２０からの電流が発光素子６４０に流れないように、予め設定しておく。
【００６１】
この後、期間ＴＰ４では、図５（ｂ）に示すように、走査線（ＷＳＬ）４１１から供給される走査信号がオフ電位（Ｖｏｆｆ）に遷移することによって、書込みトランジスタ６１０がオフ状態となる。そして、データ線（ＤＴＬ）４２１のデータ信号の電位が、基準電位（Ｖｏｆｓ）から映像信号の電位（Ｖｓｉｇ）に遷移する。ここでは、このデータ線（ＤＴＬ）４２１のトランジェント特性を考慮して、データ信号が映像信号の電位（Ｖｓｉｇ）に達するまでの間、書込みトランジスタ６１０をオフ状態にしている。
【００６２】
続いて、書込み期間／移動度補正期間ＴＰ５では、図５（ｃ）に示すように、走査線（ＷＳＬ）４１１の走査信号の電位がオン電位（Ｖｏｎ）に遷移することによって、書込みトランジスタ６１０がオン状態となる。これにより、書込みトランジスタ６１０によって映像信号の電位（Ｖｓｉｇ）が保持容量６３０の一端に書き込まれるため、第１ノード（ＮＤ１）６５０の電位が、映像信号の電位（Ｖｓｉｇ）に設定される。
【００６３】
このとき、駆動トランジスタ６２０の移動度に応じた電流が駆動トランジスタ６２０から第２ノード（ＮＤ２）６６０に流れるため、保持容量６３０および寄生容量６４１が充電されて、第２ノード（ＮＤ２）６６０の電位が上昇する。そして、第２ノード（ＮＤ２）６６０の電位は、閾値電位（Ｖｏｆｓ−Ｖｔｈ）に対し、駆動トランジスタ６２０の移動度に応じた上昇量（ΔＶ）だけ上昇する。すなわち、これが移動度補正動作である。
【００６４】
これにより、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差である信号電圧（Ｖｇｓ１）が「Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ」となる。すなわち、保持容量６３０には、信号電圧（Ｖｇｓ１）として、「Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ」が保持される。
【００６５】
このようにして、書込み期間／移動度補正期間ＴＰ５において、映像信号の電位（Ｖｓｉｇ）の書込み、および、移動度補正による上昇量（ΔＶ）の調整が行われる。このとき、映像信号の電位（Ｖｓｉｇ）が大きいほど駆動トランジスタ６２０からの電流が大きくなるため、移動度補正による上昇量（ΔＶ）も大きくなる。したがって、輝度レベル（映像信号の電位）に応じた移動度補正を行うことができる。
【００６６】
また、画素回路６００乃至６０８のそれぞれの映像信号の電位（Ｖｓｉｇ）が一定である場合において、駆動トランジスタ６２０の移動度が大きい画素回路６００乃至６０８ほど、移動度補正による上昇量（ΔＶ）も大きくなる。すなわち、駆動トランジスタ６２０の移動度が大きい画素回路６００乃至６０８では、移動度が小さい画素回路に比べて、駆動トランジスタ６２０からの電流が大きくなり、その分だけ駆動トランジスタ６２０のゲート−ソース間電圧が小さくなる。したがって、駆動トランジスタ６２０の移動度が大きい画素回路６００では、その駆動トランジスタ６２０から出力される駆動電流が、移動度の小さい画素回路６００乃至６０８と同程度の大きさに調整されることになる。このようにして、画素回路６００乃至６０８ごとの駆動トランジスタ６２０の移動度のばらつきが取り除かれる。
【００６７】
図６は、ＴＰ６の期間に対応する画素回路６００の動作状態を示す模式的な回路図である。
【００６８】
発光期間ＴＰ６では、図６に示すように、走査線（ＷＳＬ）４１１から供給される走査信号の電位がオフ電位（Ｖｏｆｆ）に遷移することによって、書込みトランジスタ６１０がオフ状態となる。そして、第２ノード（ＮＤ２）６６０の電位は、書込み期間／移動度補正期間ＴＰ５において与えられた電位（Ｖｏｆｓ−Ｖｔｈ＋ΔＶ）に対して駆動トランジスタ６２０からの駆動電流の大きさに応じた電位（Ｖｅｌ）だけ上昇する。
【００６９】
これに対して、第１ノード（ＮＤ１）６５０の電位は、保持容量６３０に起因するブートストラップ動作によって、式１に示す割合により上昇する。このときの第１ノード（ＮＤ１）６５０の電位上昇量（Ｖｅｌ'）は、第２ノード（ＮＤ２）６６０の電位上昇量（Ｖｅｌ）に「１．０」未満のブートストラップ利得Ｇｂを乗じた値となる。すなわち、第１ノード（ＮＤ１）６５０の電位上昇量（Ｖｅｌ'）は、書込みトランジスタｇｓ寄生容量および駆動トランジスタｇｄ寄生容量の容量値Ｃｐに応じて抑制されるため、第２ノード（ＮＤ２）６６０の電位上昇量（Ｖｅｌ）に比べて小さくなる。
【００７０】
これにより、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差である信号電圧（Ｖｇｓ２）は、書込み期間／移動度補正期間ＴＰ５の終了直前における信号電圧（Ｖｇｓ１）に比べて、「Ｖｅｌ−Ｖｅｌ'」だけ小さくなる。すなわち、発光期間ＴＰ６の終了直前における信号電圧（Ｖｇｓ２）は、書込み期間／移動度補正期間ＴＰ５における信号電圧（Ｖｇｓ１）よりも小さい「Ｖｇｓ１−（Ｖｅｌ−Ｖｅｌ'）」となる。したがって、発光素子６４０は、発光期間ＴＰ６における信号電圧（Ｖｇｓ２）に対応する駆動電流（Ｉｄｓ１）に応じた輝度により、発光する。
【００７１】
ここまでの図３乃至６において示したように、本発明の第１の実施の形態における表示装置１００の画素回路６００は、データ線４２１を介して供給される信号電位に応じた駆動電流が発光素子６４０に供給されることにより、駆動電流に応じた輝度により発光する。すなわち、画素回路６００を構成する駆動トランジスタ６２０や発光素子６４０などが劣化すると、駆動電流の量や発光の量の変化により、信号電位に対する輝度の値が初期の状態からズレてしまう。このズレは、全ての画素回路において同じ量のズレが発生するのであれば、直前に表示されていた画像が残っているように見える現象（いわゆる、焼き付き現象）が生じることはない。
【００７２】
しかしながら、有機ＥＬ素子は表示する画像データに応じて発光する量を変えることにより階調を表現するため、有機ＥＬ素子の劣化の度合いが表示画面の画素回路ごとに異なる。このため、劣化の大きい画素回路の表示が周辺の画素回路の表示より暗くなることによって、焼き付き現象が生じる。
【００７３】
次に、本発明の第１の実施の形態において、変換効率の劣化の補正のみを行う場合における表示装置１００の焼き付き補正部２００による焼き付きの補正の例について図７および８を参照して説明する。
【００７４】
［補正された映像信号の画素特性曲線例］
図７は、変換効率の劣化の補正のみを行う場合における焼き付き補正部２００に入力される階調と輝度との関係を示す図である。この図７において示すグラフでは、横軸を焼き付き補正部２００に入力される映像信号の階調の値（入力階調値）とし、縦軸を画素回路６００乃至６０８における発光の輝度の値（輝度値）とする画素特性曲線を示す。また、入力階調値において各階調を表現する電圧は、便宜上、画素回路６００乃至６０８に供給されるデータ信号の各階調を表現する電圧（Ｖｓｉｇ−Ｖｏｆｓ）と同じであるものとする。
【００７５】
また、この例では、発光素子６４０の変換効率の劣化に関する情報のみを用いて補正する場合を想定して説明する。また、この例では、劣化が起きていない初期状態の画素回路の画素特性を補正の基準として、映像信号を補正する場合を想定して説明する。すなわち、この例では、焼き付き補正部２００は、劣化が起きていない初期状態の画素回路の画素特性を補正の基準として、表示装置１００の使用に伴って劣化が起きた画素回路６００乃至６０８の画素特性がその基準と一致するように映像信号を補正することを想定する。また、焼き付き補正部２００は、画素回路６００乃至６０８において表現される階調のうち、高階調における焼き付きについて精度よく補正するものを想定する。
【００７６】
図７（ａ）には、初期状態の画素回路に関する画素特性および劣化した画素回路に関する画素特性が示されている。
【００７７】
画素特性（初期）８１０は、初期状態の画素回路における入力階調値と輝度値との関係を示す曲線である。
【００７８】
ここで、画素特性（初期）８１０について説明する。この画素特性（初期）８１０は、例えば、次の式３に示す二次関数により表現される。
Ｌ＝Ａ×Ｓ２    ・・・式３
【００７９】
ここで、Ｌは、輝度値である。また、Ａは、発光素子６４０の変換効率に応じて定まる係数（効率係数）である。また、Ｓは、初期状態の画素回路に供給されるデータ信号の階調値であり、電圧（Ｖｓｉｇ−Ｖｏｆｓ）である。
【００８０】
この式３において、Ｓは、駆動トランジスタ６２０のゲート−ソース間電圧に相当する値である。また、Ｓ２は、駆動トランジスタ６２０の２乗特性を用いて算出した値であって、発光素子６４０に供給される駆動電流に相当する値である。このように、駆動電流Ｓ２に発光素子６４０の変換効率Ａを乗算することによって、輝度値Ｌを算出することができる。
【００８１】
画素特性（補正対象）８２０は、時間の経過により発光素子が劣化した場合の画素回路における入力階調値と輝度値との関係を示す曲線である。すなわち、この画素特性（補正対象）８２０は、入力階調値の補正をしない場合における画素回路（例えば、画素回路６００乃至６０８のいずれかの画素回路）における入力階調値と輝度値との関係を示す曲線である。
【００８２】
この画素特性（補正対象）８２０は、発光素子６４０における駆動電流を輝度に変換する効率の劣化（変換効率劣化）が生じるため、画素特性（初期）８１０よりも曲線の傾きが緩やかになっている。また、この画素特性（補正対象）８２０は、画素特性（初期）８１０と比較して、横軸方向に駆動電流量減少成分Ｄ１の分だけ右側へシフトしている。
【００８３】
ここで、駆動電流量減少成分Ｄ１について説明する。この駆動電流量減少成分Ｄ１は、駆動電流の減少した量（駆動電流減少量）を示す成分である。この駆動電流量減少成分Ｄ１は、駆動トランジスタ６２０および発光素子６４０の劣化に起因して生じる。すなわち、駆動トランジスタ６２０が劣化すると、信号電圧（Ｖｇｓ２）に応じて供給される駆動電流が減少する。また、発光素子６４０が劣化すると、発光素子６４０の閾値電圧（Ｖｔｈｅｌ）が増加し、これにより発光期間ＴＰ６（図３に示す）における第２ノード（ＮＤ２）６６０の電位上昇量（Ｖｅｌ）が増加する。また、発光期間ＴＰ６における信号電圧（Ｖｇｓ２）は、信号電圧（Ｖｇｓ１）よりも「Ｖｅｌ−Ｖｅｌ'＝Ｖｅｌ・（１−Ｇｂ）」だけ小さくなるため、発光素子６４０の閾値電圧（Ｖｔｈｅｌ）の増加に応じて、信号電圧（Ｖｇｓ２）は小さくなる。すなわち、発光素子６４０が劣化すると、信号電圧（Ｖｇｓ２）が減少することにより、駆動電流の電流量が減少する。このように、駆動電流量減少成分Ｄ１は、信号電圧（Ｖｇｓ２）に応じて供給される駆動電流の電流量の減少と、信号電圧（Ｖｇｓ２）の減少とに起因して生じる。
【００８４】
次に、画素特性（補正対象）８２０について説明する。この画素特性（補正対象）８２０は、例えば、次の式４に示す二次関数により表現される。
Ｌｄ＝Ａｄ×（Ｓ−ΔＳ）２    ・・・式４
【００８５】
ここで、Ｌｄは、補正対象となる画素回路の輝度値である。また、Ａｄは、補正対象となる画素回路の発光素子６４０の変換効率に応じて定まる係数である。また、ΔＳは、駆動電流量劣化成分Ｄ１として示している駆動電流減少量である。
【００８６】
この式４において、（Ｓ−ΔＳ）２は、駆動電流量減少成分Ｄ１が考慮された発光素子に供給される駆動電流を示す。このように、駆動電流量減少成分Ｄ１が考慮された駆動電流（Ｓ−ΔＳ）２に、発光素子６４０の劣化した変換効率（Ａｄ）を乗算することによって、劣化した輝度値（Ｌｄ）を算出することができる。
【００８７】
このように、表示装置１００の使用に伴って画素回路が劣化すると、変換効率劣化および駆動電流の減少が生じることにより、映像信号の階調値に対する輝度値が低下する。なお、変換効率劣化は画素特性の傾きの劣化に相当し、駆動電流の減少は画素特性の階調のシフトに相当するため、高い輝度を画素回路に表現させる階調（高階調）では変換効率劣化の影響が大きくなる。一方、低い輝度を画素回路に表現させる階調（低階調）では駆動電流の減少の影響が大きくなる。
【００８８】
図７（ｂ）には、画素特性（補正対象）８２０に示す画素特性を備える画素回路に供給される映像信号を補正した際の画素特性が、補正画素特性（補正対象）８２１として示されている。
【００８９】
補正画素特性（補正対象）８２１は、画素特性（補正対象）８２０に示す特性の画素回路に供給される映像信号を、画素特性（初期）８１０に示す特性を基準として補正した場合における画素特性である。この補正画素特性（補正対象）８２１は、低階調における画素特性では画素特性（補正対象）８２０に近い特性となっており、高階調における画素特性では画素特性（初期）８１０に近い特性となっている。すなわち、この補正画素特性（補正対象）８２１は、変換効率の劣化の補正のみを行うと、高階調の入力階調値においては精度よく補正されるが、低階調の入力階調値においてはほとんど補正されないことを示している。
【００９０】
ここで、変換効率の劣化の補正のみを行う場合における表示装置１００の焼き付き補正部２００の補正方法について説明する。焼き付き補正部２００は、次の式５に基づいて映像信号の階調を変更する。
Ｓout＝（ΔＡ）−１／２×Ｓin    ・・・式５
ΔＡ＝Ａｄ／Ａ          ・・・式６  
【００９１】
ここで、Ｓｏｕｔは、焼き付き補正部２００により補正された映像信号の階調値である。また、Ｓｉｎは、焼き付き補正部２００により補正される前の映像信号の階調値である。また、ΔＡは、式６に示すように、補正対象画素回路の効率係数（Ａｄ）を分子とし、初期状態の画素回路の効率係数（Ａ）を分母とした変換効率の比を示す分数の値（変換効率劣化値）である。
【００９２】
この式５に基づいて映像信号の階調値を変更するために、焼き付き補正部２００は、画素回路６００乃至６０８のそれぞれの劣化についての情報を保持し、その劣化の情報から画素回路６００乃至６０８のそれぞれの効率係数を算出する。そして、焼き付き補正部２００は、ΔＡを算出し、この算出したΔＡに基づいて映像信号の階調を変更することによって、映像信号の補正された階調の値（補正階調値）を生成する。これにより、補正された映像信号による画素特性は、補正画素特性（補正対象）８２１に示すような画素特性になる。
【００９３】
上記の式５では、式４に示す駆動電流減少量ΔＳの影響が考慮されていない。このため、変換効率劣化値ΔＡのみを用いて補正する場合には、低階調あるいは高階調のいずれかにおける補正が不正確な補正になる。
【００９４】
また、特定の階調値の映像信号を用いて画素回路の輝度の劣化を測定することによって、駆動電流減少量ΔＳおよび変換効率劣化値ΔＡの影響を両方とも含む補正対象画素回路の変換効率劣化値ΔＡを算出することができる。しかしながら、駆動電流減少量ΔＳは画素特性の階調のシフトであり、変換効率劣化値ΔＡは画素特性の傾きの変化であるため、この両方の影響を含む変換効率劣化値ΔＡでは測定した階調値以外における補正において図７（ｂ）と同様の誤差が生じる。
【００９５】
このように、変換効率の劣化の補正のみを行う場合には、低階調あるいは高階調のいずれかにおける輝度の差は補正できるが、他方における輝度の差は補正できない可能性がある。そこで、本発明の第１の実施の形態では、変換効率劣化値ΔＡおよび駆動電流減少量ΔＳの影響を考慮して補正を行う。
【００９６】
［補正後の表示例］
図８は、変換効率の劣化の補正のみを行う場合における映像信号の補正の効果を示す概念図である。ここでは、図７において示した方法により焼き付きが補正される場合における補正の効果を示す。また、ここでは、表示装置１００の表示画面に、文字（ＡＢＣＤ）の焼き付きが生じていることを想定する。
【００９７】
図８（ａ）には、高階調の映像信号が供給される場合における表示画面の比較例が示されている。ここでは、高階調の映像信号を用いて、表示画面を均一な輝度で発光させる場合を想定する。
【００９８】
表示画面８３１は、補正されていない映像信号が供給される場合における表示例を表している。また、焼き付き表示領域８３２は、表示画面８３１において焼き付きが生じた画素回路（劣化の程度が大きい画素回路）に対応する領域を表している。図８（ａ）では、この焼き付き表示領域８３２には、文字「ＡＢＣＤ」が灰色で示されている。また、表示画面８３１における焼き付き表示領域８３２以外の領域（白色で表されている領域）は、ほとんど劣化していない画素回路に対応する領域である。このように、映像信号が補正されない場合には、劣化した画素回路の輝度が低くなるため、焼き付き表示領域８３２に「ＡＢＣＤ」が表示される。
【００９９】
表示画面８３３は、補正された映像信号が供給される場合における表示例を表している。また、焼き付き表示領域８３４は、表示画面８３１における焼き付き表示領域８３２に対応する領域を表している。ここで、焼き付き表示領域８３２には、変換効率の劣化の補正をしない場合には、表示画面８３１において灰色で示される「ＡＢＣＤ」が表示される。しかしながら、劣化が大きい画素回路による発光の輝度が初期状態の画素回路の輝度になるように補正されることにより、表示画面８３３のほとんど劣化していない画素回路による発光の輝度と同一になる。このため、焼き付き表示領域８３４には「ＡＢＣＤ」が表示されない。なお、表示画面８３３のほとんど劣化していない画素回路による発光の輝度も、初期状態の画素回路の輝度になるように補正される。
【０１００】
このように、高階調の映像信号を補正することにより、劣化が大きい画素回路による発光の輝度と、ほとんど劣化していない画素回路による発光の輝度とが初期状態の画素回路の輝度となるように精度よく補正される。これにより、焼き付きを解消することができる。
【０１０１】
図８（ｂ）には、低階調の映像信号が供給される場合における補正後の表示画面の比較例が示されている。ここでは、低階調の映像信号を用いて、表示画面全体を均一な輝度で発光させる場合を想定する。
【０１０２】
表示画面８３５は、補正されていない映像信号が供給される場合における表示例を表している。また、焼き付き表示領域８３６は、表示画面８３５において焼き付きが生じた画素回路（劣化の程度が大きい画素回路）に対応する領域を表している。図８（ｂ）では、この焼き付き表示領域８３６には、文字「ＡＢＣＤ」が濃い灰色で示されている。また、表示画面８３５における焼き付き表示領域８３６以外の領域（僅かに濃い灰色で表されている領域）は、ほとんど劣化していない画素回路に対応する領域である。このように、映像信号が補正されない場合には、劣化した画素回路の輝度が低くなるため、図８(ａ)と同様に、焼き付き表示領域８３６に「ＡＢＣＤ」が表示される。
【０１０３】
表示画面８３７は、補正された映像信号が供給される場合における表示例を表している。また、焼き付き表示領域８３８は、表示画面８３５における焼き付き表示領域８３６に対応する領域を表している。ここで、焼き付き表示領域８３８には、変換効率の劣化の補正をしない場合には、表示画面８３１において僅かに濃い灰色で示される「ＡＢＣＤ」が表示される。この焼き付き表示領域８３８は、映像信号が補正されたにも係わらず、劣化が大きい画素回路による発光の輝度が初期状態の画素回路の輝度になるように補正されない。このため、この焼き付き表示領域８３８には、「ＡＢＣＤ」が表示される。なお、表示画面８３７のほとんど劣化していない画素回路による発光の輝度も、初期状態の画素回路の輝度になるように補正されないため、初期状態の画素回路の輝度よりも低い輝度になる。
【０１０４】
このように、低階調の映像信号を補正することでは、劣化が大きい画素回路による発光の輝度と、ほとんど劣化していない画素回路による発光の輝度とが初期状態の画素回路の輝度になるように補正されない。これにより、変換効率の劣化の補正のみを行う場合では、高階調における焼き付きについて精度よく補正すると、低階調の映像信号に起因する焼き付きは解消されない。
【０１０５】
このように変換効率の劣化の補正のみを行うと、映像信号の全ての階調に対して、焼き付きの補正を精度よく行うことができない。そこで、本発明の第１の実施の形態では、高階調の映像信号に起因する焼き付きを補正するとともに、映像信号の全ての階調に対して、焼き付きの補正を精度よく行う例を示す。
【０１０６】
［焼き付き補正部の構成例］
図９は、本発明の第１の実施の形態における焼き付き補正部２００の機能構成例を示すブロック図である。この焼き付き補正部２００は、変換効率劣化情報積算部２２０と、変換効率劣化補正パターン生成部２３０と、電流量減少情報積算部３２０と、電流量減少補正パターン生成部３３０と、補正演算部３４０とを備える。なお、本発明の第１の実施の形態における焼き付き補正部２００は、特許請求の範囲に記載の信号処理装置および信号処理回路の一例である。
【０１０７】
ここで、本発明の第１の実施の形態では、劣化が起きていない初期状態の画素回路における画素特性を補正の基準として、劣化が起きた画素回路６００乃至６０８の画素特性がその基準と一致するように映像信号を補正することを想定する。
【０１０８】
また、本発明の第１の実施の形態における焼き付き補正部２００は、便宜上、変換効率劣化情報積算部２２０および電流量減少情報積算部３２０に保持されている情報を、各フレームの補正された映像信号を１分間隔で取得することによって更新するものとする。さらに、便宜上、変換効率劣化情報積算部２２０および電流量減少情報積算部３２０に保持されている情報が更新されるごとに、変換効率劣化補正パターン生成部２３０および電流量減少補正パターン生成部３３０は新たな補正パターンを生成するものとする。
【０１０９】
変換効率劣化情報積算部２２０は、画素回路６００乃至６０８の輝度の変換効率の劣化に関する情報（変換効率劣化情報）を保持し、この変換効率劣化情報を順次更新するものである。また、変換効率劣化情報積算部２２０は、画素回路６００乃至６０８の変換効率の新たな劣化の量をその変換効率劣化情報に順次加算することにより、変換効率劣化情報を更新する。ここで、変換効率劣化情報とは、例えば、画素回路６００乃至６０８の変換効率劣化の量を、特定の階調値の映像信号による発光時間に換算した値である。この変換効率劣化情報積算部２２０は、変換効率劣化情報更新部２２１と、変換効率劣化情報保持部２２２とを備える。
【０１１０】
変換効率劣化情報更新部２２１は、変換効率劣化情報保持部２２２に保持されている変換効率劣化情報を、画素回路６００乃至６０８の変換効率の新たな劣化の量を加算することによって更新するものである。この変換効率劣化情報更新部２２１は、例えば、補正演算部３４０から供給された補正後の映像信号に基づいて、画素回路６００乃至６０８の変換効率の新たな劣化に関する情報を、効率劣化換算係数を用いて算出する。ここで、効率劣化換算係数とは、例えば、時間の経過に応じた発光素子６４０の劣化量を、発光時間および発光時における階調に基づいて変換するための係数である。
【０１１１】
そして、この変換効率劣化情報更新部２２１は、その新たな劣化に関する情報を変換効率劣化情報に順次加算することによって、更新された変換効率劣化情報を生成する。この変換効率劣化情報更新部２２１は、その更新された変換効率劣化情報を変換効率劣化情報保持部２２２に供給する。なお、更新された変換効率劣化情報の生成の一例については、図１２を参照して詳細に説明する。
【０１１２】
変換効率劣化情報保持部２２２は、変換効率劣化情報を保持するものであり、画素回路６００乃至６０８のそれぞれの変換効率劣化情報を画素回路ごとに保持する。また、この変換効率劣化情報保持部２２２は、変換効率劣化情報更新部２２１により更新された変換効率劣化情報が供給される毎に、その更新された変換効率劣化情報を順次保持する。この変換効率劣化情報保持部２２２は、保持している変換効率劣化情報を、変換効率劣化情報更新部２２１および変換効率劣化補正パターン生成部２３０に供給する。なお、変換効率劣化情報保持部２２２は、特許請求の範囲に記載の変換効率劣化情報保持部の一例である。
【０１１３】
変換効率劣化補正パターン生成部２３０は、変換効率劣化を補正するためのパターン（変換効率劣化補正パターン）を生成するものである。ここで、変換効率劣化補正パターンとは、画素回路６００乃至６０８のそれぞれに対する変換効率劣化の補正値（変換効率劣化値）により構成される補正パターンであり、変換効率劣化を補正するための補正情報である。この変換効率劣化補正パターン生成部２３０は、基準変換効率値供給部２３１と、対象変換効率値生成部２３２と、変換効率劣化値算出部２３３と、変換効率劣化補正パターン保持部２３４とを備える。なお、変換効率劣化補正パターン生成部２３０は、特許請求の範囲に記載の変換効率劣化値算出部の一例である。
【０１１４】
基準変換効率値供給部２３１は、変換効率劣化の補正の基準となる画素回路の効率係数を基準変換効率値として供給するものである。例えば、この基準変換効率値供給部２３１は、本発明の第１の実施の形態においては、劣化が起きていない状態（初期状態）の画素回路に関する効率係数を保持し、その保持している効率係数を基準変換効率値として供給する。この基準変換効率値供給部２３１は、基準変換効率値を変換効率劣化値算出部２３３に供給する。
【０１１５】
対象変換効率値生成部２３２は、変換効率劣化値の生成対象となる画素回路の効率係数を対象変換効率値として供給するものである。例えば、この対象変換効率値生成部２３２は、画素回路６００乃至６０８に関する変換効率劣化情報を変換効率劣化情報保持部２２２から順次取得する。そして、この対象変換効率値生成部２３２は、係数変換情報を用いて、取得した変換効率劣化情報からその画素回路の効率係数を算出する。この対象変換効率値生成部２３２は、その算出した効率係数を対象変換効率値として変換効率劣化値算出部２３３に供給する。ここで、係数変換情報とは、例えば、特定の階調値の映像信号による発光時間に換算した値が変換効率劣化情報である場合には、その発光時間と効率係数との間の相関関係を示す情報である。
【０１１６】
変換効率劣化値算出部２３３は、変換効率劣化補正パターンを生成するため、基準変換効率値および対象変換効率値に基づいて画素回路６００乃至６０８ごとの変換効率劣化値を算出するものである。この変換効率劣化値算出部２３３は、対象変換効率値と基準変換効率値とに基づいて、図７において説明したΔＡ（変換効率劣化値）を算出する。例えば、対象変換効率値を分子とし、基準変換効率値を分母とする除算により変換効率劣化値が算出される。この変換効率劣化値算出部２３３は、画素回路６００乃至６０８の全てに関して変換効率劣化値を生成する。この変換効率劣化値算出部２３３は、生成した変換効率劣化値を変換効率劣化補正パターン保持部２３４に供給する。
【０１１７】
変換効率劣化補正パターン保持部２３４は、変換効率劣化値算出部２３３から供給された変換効率劣化値を画素回路ごとに保持するものである。この各画素回路により構成される変換効率劣化値を変換効率劣化補正パターン（例えば、図１０に示す変換効率劣化補正パターン（ｎ）５６０）として以下では説明する。この変換効率劣化補正パターン保持部２３４は、保持している変換効率劣化補正パターンを補正演算部３４０に供給する。
【０１１８】
電流量減少情報積算部３２０は、画素回路６００乃至６０８の駆動電流の電流量の減少に関する情報を電流量減少情報として保持し、画素回路６００乃至６０８の駆動電流の新たな減少量をその電流量減少情報に積算して電流量減少情報を更新するものである。ここで、電流量減少情報とは、例えば、画素回路６００乃至６０８の駆動電流の減少量を、特定の階調値の映像信号による発光時間に換算した値である。この電流量減少情報積算部３２０は、電流量減少情報更新部３２１および電流量減少情報保持部３２２を備える。
【０１１９】
電流量減少情報更新部３２１は、電流量減少情報保持部３２２に保持されている電流量減少情報を、画素回路６００乃至６０８の駆動電流の新たな減少量を積算することによって更新するものである。この電流量減少情報更新部３２１は、例えば、補正演算部３４０から供給された補正後の映像信号に基づいて、画素回路６００乃至６０８の新たな減少量に関する情報を、減少量換算係数を用いて算出する。ここで、減少量換算係数とは、例えば、時間の経過に応じた駆動電流の電流量の減少量を、発光時間および発光時における階調に基づいて変換するための係数である。
【０１２０】
そして、この電流量減少情報更新部３２１は、その新たな減少量に関する情報を電流量減少情報に順次加算することによって、更新された電流量減少情報を生成する。この電流量減少情報更新部３２１は、その更新された電流量減少情報を電流量減少情報保持部３２２に供給する。なお、更新された電流量減少情報の生成の一例については、図１２を参照して詳細に説明する。
【０１２１】
電流量減少情報保持部３２２は、電流量減少情報を保持するものであり、この電流量減少情報保持部３２２は、画素回路６００乃至６０８のそれぞれの電流量減少情報を画素回路ごとに保持する。また、この電流量減少情報保持部３２２は、電流量減少情報更新部３２１から更新された電流量減少情報が供給される毎に、その更新された電流量減少情報を順次保持する。この電流量減少情報保持部３２２は、保持している電流量減少情報を、電流量減少情報更新部３２１および電流量減少補正パターン生成部３３０に供給する。なお、この電流量減少情報の一例については、図１０を参照して詳細に説明する。なお、電流量減少情報保持部３２２は、特許請求の範囲に記載の電流量劣化情報保持部の一例である。
【０１２２】
電流量減少補正パターン生成部３３０は、駆動電流減少量を補正するためのパターン（電流量減少補正パターン）を生成するものである。ここで、電流量減少補正パターンとは、画素回路６００乃至６０８のそれぞれに対する駆動電流減少量の補正値（電流量劣化値）により構成される補正パターンであり、駆動電流減少量を補正するための補正情報である。この電流量減少補正パターン生成部３３０は、対象電流量減少値生成部３３２と、電流量劣化値算出部３３３と、電流量減少補正パターン保持部３３４とを備える。
【０１２３】
対象電流量減少値生成部３３２は、電流量劣化値の生成対象となる画素回路の対象電流量減少値を供給するものである。例えば、この対象電流量減少値生成部３３２は、画素回路６００乃至６０８に関する電流量減少情報を電流量減少情報保持部３２２から順次取得する。そして、この対象電流量減少値生成部３３２は、減少量変換情報を用いて、取得した電流量減少情報からその画素回路の駆動電流減少量（図７において示したΔＳ）を算出する。ここで、減少量変換情報とは、例えば、特定の階調値の映像信号による発光時間に換算した値が変換効率劣化情報である場合には、その発光時間と電流量減少情報との間の相関関係を示す情報である。この対象電流量減少値生成部３３２は、その算出した駆動電流減少量を対象電流量減少値として電流量劣化値算出部３３３に供給する。
【０１２４】
電流量劣化値算出部３３３は、電流量減少補正パターンを生成するため、対象電流量減少値に基づいて画素回路６００乃至６０８ごとの電流量劣化値を算出するものである。まず、この電流量劣化値算出部３３３は、対象電流量減少値から電流量劣化値を算出する。例えば、この電流量劣化値算出部３３３は、駆動電流減少量が対象電流量減少値として供給された場合には、その駆動電流減少量を電流量劣化値として供給する。ここで、電流量劣化値とは、駆動電流減少量の補正対象となる画素回路に供給される映像信号の階調値を変更することによって、補正対象の画素回路と補正基準の画素回路と間の駆動電流減少量の差を無くすための値である。例えば、この電流量劣化値は、初期状態の画素回路が基準である本発明の第１の実施の形態においては、図７において示した駆動電流減少量ΔＳの値となる。この電流量劣化値算出部３３３は、画素回路６００乃至６０８の全てに関して電流量劣化値を生成し、電流量減少補正パターン保持部３３４に供給する。なお、電流量劣化値算出部３３３は、特許請求の範囲に記載の電流量劣化値算出部の一例である。
【０１２５】
電流量減少補正パターン保持部３３４は、電流量劣化値算出部３３３から供給された電流量劣化値を画素回路ごとに保持するものである。この各画素回路により構成される電流量劣化値を電流量減少補正パターンとして以下では説明する。この電流量減少補正パターン保持部３３４は、画素回路６００乃至６０８の全ての電流量劣化値を保持することによって、画素回路６００乃至６０８の全ての電流量劣化値により構成される電流量減少補正パターンを保持する。この電流量減少補正パターン保持部３３４は、保持している電流量減少補正パターンを補正演算部３４０に供給する。なお、この電流量減少補正パターンの一例については、図１０を参照して詳細に説明する。
【０１２６】
補正演算部３４０は、信号線３０１を介して入力された映像信号を補正するものであり、補正された映像信号を、信号線２０９を介して変換効率劣化情報積算部２２０と、電流量減少情報積算部３２０と、水平セレクタ（ＨＳＥＬ）４２０とに供給する。この補正演算部３４０は、変換効率劣化補正演算部３４１および電流量劣化補正演算部３４２を備える。なお、この補正演算部３４０の補正内容の一例については、図１４を参照して詳細に説明する。なお、補正演算部３４０は、特許請求の範囲に記載の補正部の一例である。
【０１２７】
変換効率劣化補正演算部３４１は、変換効率劣化補正パターン保持部２３４から供給された変換効率劣化補正パターンに基づいて、信号線３０１を介して入力された映像信号の階調値を変更することによって、変換効率劣化を補正するものである。また、この変換効率劣化補正演算部３４１は、その補正した映像信号を電流量劣化補正演算部３４２に供給する。
【０１２８】
電流量劣化補正演算部３４２は、電流量減少補正パターン保持部３３４から供給された電流量減少補正パターンに基づいて、変換効率劣化補正演算部３４１から出力された映像信号の階調値を変更することによって、駆動電流減少量を補正するものである。また、この電流量劣化補正演算部３４２は、その補正した映像信号を、信号線２０９を介して変換効率劣化情報積算部２２０と、電流量減少情報積算部３２０と、水平セレクタ（ＨＳＥＬ）４２０とに供給する。
【０１２９】
このように、電流量減少情報積算部３２０および電流量減少補正パターン生成部３３０を焼き付き補正部２００に設けることによって、画素回路６００乃至６０８における駆動電流の減少に関する補正をすることができる。
【０１３０】
なお、ここでは、各フレームについて補正された映像信号を１分間隔で取得することにより、変換効率劣化情報積算部２２０および電流量減少情報積算部３２０に保持されている情報を更新したが、本発明はこれに限定されるものではない。例えば、補正された映像信号を１０分間隔で取得し、その取得した映像信号によって１０分間発光するものと想定して変換効率劣化情報を更新するようにしてもよい。このように、変換効率劣化情報の更新間隔を比較的長い時間とすることにより、演算量をさらに軽減することができる。また、変換効率劣化情報積算部２２０および電流量減少情報積算部３２０において、各フレームについて補正された映像信号の取得間隔を短くすることにより、さらに精度よく情報を更新することも考えられる。
【０１３１】
また、変換効率劣化補正パターン生成部２３０および電流量減少補正パターン生成部３３０は、変換効率劣化情報および電流量減少情報が更新されるごとに、保持している補正パターンを更新したが、本発明はこれに限定されるものではない。例えば、変換効率劣化補正パターンおよび電流量減少補正パターンは、短い間隔での更新では、急激に異なるパターンに更新されるものではない。これは、輝度が画素回路ごとにバラついたとしても、劣化の進行はゆっくり進行するためである。そこで、例えば、変換効率劣化情報および電流量減少情報を１時間間隔で取得し、その取得した情報に基づいて補正パターンを１時間間隔で更新するなどにより、演算量を軽減することが考えられる。
【０１３２】
なお、ここでは、変換効率劣化情報更新部２２１および電流量減少情報更新部３２１において既に保持されている効率劣化換算係数および減少量換算係数を用いて変換効率劣化情報および電流量減少情報を更新したが、本発明はこれに限定されるものではない。例えば、特定の階調値で発光し、その発光による画素回路の劣化を測定することができるダミー画素を備え、その測定に基づいて効率劣化換算係数および減少量換算係数を生成するようにしてもよい。この画素回路の劣化を測定することにより、表示装置１００の実際の使用状態を反映した効率劣化換算係数および減少量換算係数を生成することができる。これにより、既に保持されている効率劣化換算係数および減少量換算係数を用いる場合と比較して、より正確な変換効率劣化情報および電流量減少情報を得ることができる。
【０１３３】
また、ここでは、変換効率劣化情報および電流量減少情報は特定の階調値の映像信号による発光時間に換算した値を想定したが、本発明はこれに限定されるものではない。この変換効率劣化情報および電流量減少情報は、変換効率劣化および駆動電流減少量の劣化の度合いを示す値であるため、例えば、初期状態に対する劣化の割合などが考えられる。また、効率係数および駆動電流減少量を算出して変換効率劣化情報および電流量減少情報として保持する場合なども考えられる。
【０１３４】
次に、電流量減少補正パターン生成部３３０による電流量減少補正パターンの生成例について図面を参照して説明する。
【０１３５】
［変換効率劣化補正パターンの生成例］
図１０は、本発明の第１の実施の形態における変換効率劣化値算出部２３３による変換効率劣化補正パターンの生成例を示す図である。この図では、変換効率劣化情報保持部２２２に保持されている変換効率劣化情報に基づいて変換効率劣化補正パターン保持部２３４の変換効率劣化補正パターンが生成されるまでの流れを模式的に説明する。なお、ここでは、便宜上、表示装置１００に備えられている画素回路を、１乃至ｔにより識別するものとする。
【０１３６】
変換効率劣化情報（ｎ−１）５５０は、変換効率劣化情報保持部２２２に保持されている変換効率劣化情報である。図１０に示す例では、変換効率劣化情報として、ｎ−１（ｎは２以上の整数）回目の１分間の間の表示に基づいて変換効率劣化情報保持部２２２に保持される変換効率劣化情報を示す。この変換効率劣化情報（ｎ−１）は、ｎ回目の１分間の間の表示を補正する変換効率劣化補正パターン（ｎ）５６０を生成するために用いられる。この変換効率劣化情報（ｎ−１）５５０における左側のカラム（画素番号５５１）には、画面を構成する画素回路の番号である画素番号「１」、「２」、「ｉ」および「ｔ」が示されている。
【０１３７】
また、変換効率劣化情報（ｎ−１）５５０における右側のカラム（劣化情報５５２）には、画素番号の画素回路に関する変換効率劣化情報（劣化情報）が示されている。ここで、画素番号５５１「ｉ」に対応する画素回路は、劣化が比較的大きい画素回路であり、画素番号５５１「１」、「２」および「ｔ」に対応する画素回路は、劣化が比較的小さい画素回路であるものとする。例えば、画素番号５５１「ｉ」に対応する変換効率劣化情報として、「１６０」時間が保持され、画素番号５５１「１」、「２」および「ｔ」に対応する変換効率劣化情報として、「１００」時間が保持されているものとする。
【０１３８】
また、変換効率劣化情報（ｎ−１）５５０に保持されている劣化情報５５２（点線５５３内に示す）は、変換効率劣化情報更新部２２１により更新されて対象変換効率値生成部２３２に取得される。
【０１３９】
このような変換効率劣化情報（ｎ−１）５５０が変換効率劣化情報保持部２２２に保持されている場合において、変換効率劣化補正パターン生成部２３０は、ｎ回目の変換効率劣化補正パターンの更新を行う。
【０１４０】
まず、対象変換効率値生成部２３２によって、補正対象となる画素回路に関する変換効率劣化情報が取得され、この取得された変換効率劣化情報に基づいて、対象変換効率値が変換効率劣化値算出部２３３に供給される。ここで、一例として、画素番号５５１「１」の対象変換効率値が変換効率劣化値算出部２３３に供給される過程について説明する。まず、変換効率劣化値算出部２３３によって、画素番号５５１「１」の劣化情報５５２の「１００」時間が取得され、係数変換情報を用いて効率係数（ここでは、「ｈ」とする）が算出される。そして、この算出された効率係数「ｈ」が対象変換効率値として変換効率劣化値算出部２３３に供給される。
【０１４１】
その後、変換効率劣化値算出部２３３によって、基準変換効率値と対象変換効率値とに基づいて画素回路ごとの変換効率劣化値が生成される。例えば、基準変換効率値供給部２３１から基準変換効率値として「ｇ」が供給されている場合には、変換効率劣化値として「ｈ／ｇ」が生成される。
【０１４２】
次に、変換効率劣化値算出部２３３によって生成された画素回路ごとの変換効率劣化値により構成される変換効率劣化補正パターンについて説明する。
【０１４３】
変換効率劣化補正パターン（ｎ）５６０は、変換効率劣化値算出部２３３により生成される変換効率劣化補正パターンを模式的に表すものである。図１０に示す例では、変換効率劣化値算出部２３３により生成された画素回路ごとの変換効率劣化値を、表示画面を構成する画素の配置に合わせて配置した場合における変換効率劣化補正パターンを模式的に表す。具体的には、変換効率劣化補正パターン（ｎ）５６０は、変換効率劣化情報（ｎ−１）に基づいて生成された変換効率劣化値により構成される補正パターンの一例である。また、この変換効率劣化補正パターン（ｎ）５６０は、更新がｎ回目の変換効率劣化補正パターンであり、ｎ回目の１分間の間に表示される各フレームに関する映像信号を補正するための変換効率劣化補正パターンである。
【０１４４】
この変換効率劣化補正パターン（ｎ）５６０における変換効率劣化値Ｃ１は、変換効率劣化情報（ｎ−１）５５０において示した画素番号５５１「１」に対応する画素回路を補正するための変換効率劣化値である。また、変換効率劣化補正パターン（ｎ）５６０における変換効率劣化値Ｃ１の位置は、画素番号５５１「１」に対応する画素回路の表示画面における位置に対応する。また、変換効率劣化値Ｃ２、ＣｉおよびＣｔも変換効率劣化値Ｃ１と同様に、変換効率劣化情報（ｎ−１）５５０において示した画素番号２、ｉおよびｔに対応する画素回路に供給される映像信号を補正するための変換効率劣化値である。また、変換効率劣化補正パターン（ｎ）５６０における変換効率劣化値Ｃ２、ＣｉおよびＣｔの位置は、画素番号５５１「２」、「ｉ」および「ｔ」に対応する画素回路の表示画面における位置に対応する。
【０１４５】
また、この変換効率劣化補正パターン（ｎ）５６０における画素領域５６１乃至５６４は、画素領域５６１乃至５６４以外の画素回路よりも映像信号の階調値を大きくする変換効率劣化値が配置されている領域を表している。また、画素領域５６１乃至５６４以外の画素回路は、映像信号の階調値を僅かに大きくする変換効率劣化値が配置されている領域を表している。すなわち、画素領域５６１乃至５６４は、劣化の大きい画素回路に関する変換効率劣化値が配置されている領域を示し、画素領域５６１乃至５６４以外の画素回路は、劣化の小さい画素回路に関する変換効率劣化値が配置されている領域を示す。
【０１４６】
このように、変換効率劣化値算出部２３３によって、画素回路ごとの駆動電流減少量の度合いに応じてその画素回路で表示される映像信号の階調値を変更するための変換効率劣化値が生成される。そして、この変換効率劣化値が全ての画素回路について生成されることによって、表示画面を構成する各画素回路の補正を適切に行うことができる。
【０１４７】
［電流量減少補正パターンの生成例］
図１１は、本発明の第１の実施の形態における電流量劣化値算出部３３３による電流量減少補正パターンの生成例を示す図である。この図では、電流量減少情報保持部３２２に保持されている電流量減少情報に基づいて電流量減少補正パターン保持部３３４の電流量減少パターンが生成されるまでの流れを模式的に説明する。なお、ここでは、便宜上、表示装置１００に備えられている画素回路を、１乃至ｔにより識別するものとする。
【０１４８】
電流量減少情報（ｎ−１）５７０は、電流量減少情報保持部３２２に保持されている電流量減少情報である。図１１に示す例では、電流量減少情報として、ｎ−１（ｎは２以上の整数）回目の１分間の間の表示に基づいて電流量減少情報保持部３２２に保持される電流量減少情報を示す。この電流量減少情報（ｎ−１）は、ｎ回目の１分間の間の表示を補正する電流量減少補正パターン（ｎ）を生成するために用いられる。この電流量減少情報（ｎ−１）５７０における左側のカラム（画素番号５７１）には、画面を構成する画素回路の番号である画素番号「１」、「２」、「ｉ」および「ｔ」が示されている。また、電流量減少情報（ｎ−１）５７０における右側のカラム（減少情報５７２）には、画素番号の画素回路に関する電流量減少情報（減少情報）が示されている。ここで、画素番号５７１「ｉ」に対応する画素回路は、劣化が比較的大きい画素回路であり、画素番号５７１「１」、「２」および「ｔ」に対応する画素回路は、劣化が比較的小さい画素回路であるものとする。例えば、画素番号５７１「ｉ」に対応する電流量減少情報として、「１６０」時間が保持され、画素番号５７１「１」、「２」および「ｔ」に対応する電流量減少情報として、「１００」時間が保持されているものとする。
【０１４９】
また、電流量減少情報（ｎ−１）５７０に保持されている減少情報５７２（点線５７３内に示す）は、電流量減少情報更新部３２１により更新されて対象電流量減少値生成部３３２に取得される。
【０１５０】
このような電流量減少情報（ｎ−１）５７０が電流量減少情報保持部３２２に保持されている場合において、電流量減少補正パターン生成部３３０は、ｎ回目の電流量減少補正パターンの更新を行う。
【０１５１】
まず、対象電流量減少値生成部３３２によって、補正対象となる画素回路に関する電流量減少情報が取得され、この取得された電流量減少情報に基づいて、対象電流量減少値が電流量劣化値算出部３３３に供給される。なお、対象電流量減少値生成部３３２において、減少量変換情報を用いて電流量減少情報から対象電流量減少値を算出する過程については、図１４を参照して説明する。
【０１５２】
ここで、一例として、画素番号５７１「１」の対象電流量減少値が電流量劣化値算出部３３３に供給される過程について説明する。まず、対象電流量減少値生成部３３２によって、画素番号５７１「１」の減少情報５７２「１００」時間が取得され、減少量変換情報を用いて駆動電流減少量（ここでは、「ｊ」とする）が算出される。そして、この算出された駆動電流減少量「ｊ」が対象電流量減少値として電流量劣化値算出部３３３に供給される。
【０１５３】
その後、電流量劣化値算出部３３３によって、画素回路ごとの電流量劣化値が生成される。例えば、対象電流量減少値生成部３３２から対象電流量減少値として「ｊ」が供給された場合には、電流量劣化値として「ｊ」が生成される。
【０１５４】
次に、電流量劣化値算出部３３３によって生成された画素回路ごとの電流量劣化値により構成される電流量減少補正パターンについて説明する。
【０１５５】
電流量減少補正パターン（ｎ）５８０は、電流量劣化値算出部３３３により生成される電流量減少補正パターンを模式的に表すものである。図１１に示す例では、電流量劣化値算出部３３３により生成された画素回路ごとの電流量劣化値を、表示画面を構成する画素の配置に合わせて配置した場合における電流量減少補正パターンを模式的に表す。具体的には、電流量減少補正パターン（ｎ）５８０は、電流量減少情報（ｎ−１）に基づいて生成された電流量劣化値により構成される補正パターンの一例である。また、この電流量減少補正パターン（ｎ）５８０は、更新がｎ回目の電流量減少補正パターンであり、ｎ回目の１分間の間に表示される各フレームに関する映像信号を補正するための電流量減少補正パターンである。
【０１５６】
この電流量減少補正パターン（ｎ）５８０における電流量劣化値Ｃ１は、電流量減少情報（ｎ−１）５７０において示した画素番号５７１「１」に対応する画素回路を補正するための電流量劣化値である。また、電流量減少補正パターン（ｎ）５８０における電流量劣化値Ｃ１の位置は、画素番号５７１「１」に対応する画素回路の表示画面における位置に対応する。また、電流量劣化値Ｃ２、ＣｉおよびＣｔも電流量劣化値Ｃ１と同様に、電流量減少情報（ｎ−１）５７０において示した画素番号２、iおよびｔに対応する画素回路に供給される映像信号を補正するための電流量劣化値である。また、電流量減少補正パターン（ｎ）５８０における電流量劣化値Ｃ２、ＣｉおよびＣｔの位置は、画素番号５７１「２」、「ｉ」および「ｔ」に対応する画素回路の表示画面における位置に対応する。
【０１５７】
また、この電流量減少補正パターン（ｎ）５８０における画素領域５８１乃至５８４は、画素領域５８１乃至５８４以外の画素回路よりも映像信号の階調値を大きくする電流量劣化値が配置されている領域を表している。また、画素領域５８１乃至５８４以外の画素回路は、映像信号の階調値を僅かに大きくする電流量劣化値が配置されている領域を表している。すなわち、画素領域５８１乃至５８４は劣化の大きい画素回路に関する電流量劣化値が配置されている領域を示し、画素領域５８１乃至５８４以外の画素回路は、劣化の小さい画素回路に関する電流量劣化値が配置されている領域を示す。
【０１５８】
このように、電流量劣化値算出部３３３によって、画素回路ごとの駆動電流減少量の度合いに応じてその画素回路で表示される映像信号の階調値を変更するための電流量劣化値が生成される。そして、この電流量劣化値が全ての画素回路について生成されることによって、表示画面を構成する各画素回路の補正を適切に行うことができる。
【０１５９】
［電流量減少情報の生成例］
図１２は、本発明の第１の実施の形態における電流量減少情報更新部３２１による電流量減少情報の生成例を示す概念図である。
【０１６０】
この図において示すグラフは、電流量減少情報更新部３２１が電流量減少情報を生成する際に用いられる。なお、図１２では、図１１において示したｎの値が「５」である場合を想定して説明する。すなわち、この図１２では、５回目の１分間の間の表示を補正する電流量減少補正パターン（５）を生成するための電流量減少情報（４）の生成例について説明する。また、図１２では、説明の便宜上、駆動電流量減少量を算出し、その算出した駆動電流減少量に基づいて電流量減少情報（４）を生成する場合を想定する。
【０１６１】
図１２において示すグラフでは、横軸を電流量減少情報（発光時間）を示す軸とし、縦軸を駆動電流減少量を示す軸とする減少量特性を示す。この減少量特性の例として、図１２（ａ）では、減少量特性（階調値１００）５９２と、減少量特性（階調値１５０）５９３と、減少量特性（階調値２００）５９４とを示す。また、図１２（ａ）では、１回目の１分間は階調値が「１００」の映像信号により発光し、２回目の１分間は階調値が「２００」の映像信号により発光するものとする。また、３回目の１分間は階調値が「１５０」の映像信号により発光し、４回目の１分間は階調値が「２００」の映像信号により発光するものとする。
【０１６２】
図１２（ａ）には、電流量減少情報（４）を生成するための駆動電流減少量の加算例が示されている。
【０１６３】
減少量特性（階調値１００）５９２は、階調値「１００」の映像信号に基づく発光における発光時間（時間）と、駆動電流減少量との関係を示す曲線である。また、減少量特性（階調値１５０）５９３は、階調値が「１５０」の映像信号に基づく発光における発光時間（時間）と、駆動電流減少量との関係を示す曲線である。また、減少量特性（階調値２００）５９４は、階調値が「２００」の映像信号に基づく発光における発光時間（時間）と、駆動電流減少量との関係を示す曲線である。
【０１６４】
発光期間（１）Ｆ１乃至（４）Ｆ４は、１乃至４回目の１分間による劣化を算出するための区間を示す。
【０１６５】
加算対象値（１）５９５乃至（４）５９７は、発光期間（１）Ｆ１乃至（４）Ｆ４（１分間）と、この１分間における駆動電流減少量との関係を示す。
【０１６６】
駆動電流量減少量（１）Ｅ１乃至（４）Ｅ４は、加算対象値（１）５９５乃至（４）５９７を順次加算することによって算出された１乃至４分間の間の駆動電流量減少量を示す。
【０１６７】
ここで、４回目の１分間の間の表示に基づいて算出される駆動電流減少量（４）Ｅ４が生成されるまでの過程について、１回目の１分間から順を追って説明する。
【０１６８】
まず、１回目の１分間の間において、減少量特性（階調値１００）５９２と、発光期間（１）Ｆ１とに基づいて、初期状態の画素回路の劣化による駆動電流の減少量を示す加算対象値（１）５９５が算出される。この加算対象値（１）５９５は、初期状態の画素回路を、階調値「１００」の映像信号で１分間劣化させることによる１分間の駆動電流劣化量を示す。これにより、１分間の発光による駆動電流の減少量（駆動電流減少量（１）Ｅ１）が算出される。
【０１６９】
また、２回目の１分間の間において、減少量特性（階調値２００）５９４と、駆動電流減少量（１）Ｅ１と、発光期間（２）Ｆ２とに基づいて、加算対象値（２）５９６が算出される。この加算対象値（２）５９６は、駆動電流減少量（１）Ｅ１ほど劣化した状態の画素回路を、階調値「２００」の映像信号で１分間劣化させることによる１分間の駆動電流劣化量を示す。これにより、加算対象値（２）５９６の示す駆動電流劣化量が駆動電流減少量（１）Ｅ１に加算され、２分間の発光による駆動電流の減少量（駆動電流減少量（２）Ｅ２）が算出される。
【０１７０】
また、３回目の１分間の間において、減少量特性（階調値１５０）５９３と、駆動電流減少量（２）Ｅ２と、発光期間（３）Ｆ３とに基づいて、加算対象値（３）５９７が算出される。この加算対象値（３）５９７は、駆動電流減少量（２）Ｅ２ほど劣化した状態の画素回路を、階調値「１５０」の映像信号で１分間劣化させることによる１分間の駆動電流劣化量を示す。これにより、加算対象値（３）５９７の示す駆動電流劣化量が駆動電流減少量（２）Ｅ２に加算され、３分間の発光による駆動電流の減少量（駆動電流減少量（３）Ｅ３）が算出される。
【０１７１】
そして、４回目の１分間の間において、減少量特性（階調値２００）５９４と、駆動電流減少量（３）Ｅ３と、発光期間（４）Ｆ４とに基づいて、加算対象値（４）５９８が算出される。これにより、加算対象値（４）５９８の示す駆動電流劣化量が駆動電流減少量（３）Ｅ３に加算され、４分間の発光による駆動電流の減少量（駆動電流減少量（４）Ｅ４）が算出される。
【０１７２】
図１２（ｂ）には、駆動電流減少量（４）Ｅ４に基づいて電流量減少情報（４）Ｉ４を生成する例が示されている。
【０１７３】
ここでは、電流量減少情報保持部３２２に保持されている電流量減少情報が、階調値「１５０」の映像信号が画素回路に供給された場合における発光時間であることを想定して説明する。
【０１７４】
加算結果値５９９は、駆動電流減少量（４）Ｅ４と、階調値「１５０」の映像信号による発光期間（電流量減少情報（４）Ｉ４）との相関を示す。すなわち、この加算結果値５９９は、加算対象値（１）５９５乃至（４）至５９７が示す駆動電流減少量を全て加算した値と、階調値「１５０」の映像信号による発光期間との相関を示す。
【０１７５】
このように、各期間の駆動電流の減少量を加算することによって、駆動電流減少量および電流量減少情報が生成される。例えば、電流量減少情報更新部３２１は、ｎ−１回目の階調の減少量特性と、ｎ−１回目の期間の長さと、ｎ−２回目の発光に基づいて算出された電流量減少情報とに基づいて、ｎ−１回目の発光に基づく電流量減少情報を算出する。
【０１７６】
なお、この図１２では、説明の便宜上、駆動電流減少量（４）Ｅ４を算出してから電流量減少情報（４）Ｉ４を算出する例について説明した。しかしながら、電流量減少情報更新部３２１は、駆動電流減少量を一度算出する必要はない。本発明の第１の実施の形態では、電流量減少情報更新部３２１は、加算対象値を階調値「１５０」の発光時間に換算し、その発光時間を電流量減少情報に順次加算することによって、更新された電流量減少情報を生成することを想定している。なお、この図１２において説明をした方法で駆動電流減少情報を生成する場合には、減少量換算係数は、例えば、各階調の減少量特性を示す係数である。
【０１７７】
また、変換効率劣化情報更新部２２１が生成する変換効率劣化情報については、図１２において示した生成例と略同様である。図１２において示すグラフを、横軸を電流量減少情報（発光時間）を示す軸とし、縦軸を変換効率劣化量を示す軸とし、曲線を各階調の変換効率劣化に関する特性とすることにより、変換効率劣化情報は説明できるため、ここでの説明を省略する。なお、この図１２において説明をした方法で変換効率劣化情報を生成する場合には、効率劣化換算係数は、例えば、各階調の変換効率劣化の特性を示す係数である。
【０１７８】
［対象電流量減少値の生成例］
図１３は、本発明の第１の実施の形態における電流量減少情報（発光時間）と、駆動電流減少量との関係例を示す図である。
【０１７９】
この図において示すグラフは、対象電流量減少値生成部３３２が対象電流量減少値を生成する際に用いられる。この図において示すグラフでは、横軸を電流量減少情報（発光時間）を示す軸とし、縦軸を駆動電流減少量を示す軸とする減少量特性（階調値１５０）５９１を示す。
【０１８０】
ここでは、電流量減少情報保持部３２２に保持されている電流量減少情報が、階調値が「１５０」の映像信号が画素回路に供給された場合における発光時間であることを想定して説明する。
【０１８１】
減少量特性（階調値１５０）５９１は、電流量減少情報（発光時間）と、駆動電流減少量との関係を示す曲線である。この減少量特性（階調値１５０）５９１には、１５０番目の階調値による発光時間と駆動電流減少量との関係が示されている。すなわち、対象電流量減少値生成部３３２は、この減少量特性（階調値１５０）に関する情報である減少量変換情報を用いることによって、電流量減少情報を駆動電流減少量に変換することができる。
【０１８２】
また、対象変換効率値生成部２３２が用いる係数変換情報については、図１３において示したグラフを、横軸を変換効率劣化情報（時間）とし、縦軸を効率係数の劣化率とした曲線に相当するため、ここでの詳細な説明を省略する。
【０１８３】
［補正された映像信号の画素特性曲線例］
図１４は、本発明の第１の実施の形態における焼き付き補正部２００に入力される階調と輝度との関係を示す図である。この図１４において示すグラフでは、図７と同様に、横軸を焼き付き補正部２００に入力される映像信号の階調の値（入力階調値）とし、縦軸を画素回路６００乃至６０８における発光の輝度の値（輝度値）とする画素特性曲線を示す。また、入力階調値についても、図７と同様のものとする。
【０１８４】
図１４（ａ）には、初期状態の画素回路に関する画素特性および劣化した画素回路に関する画素特性が示されている。
【０１８５】
基準画素特性５１０は、初期状態の画素回路における入力階調値と輝度値との関係を示す曲線である。この基準画素特性５１０は、図７において示した画素特性（初期）８１０と同じ特性のものであるため、ここでの説明を省略する。
【０１８６】
補正対象画素特性５２０は、時間の経過により発光素子が劣化した場合の画素回路における入力階調値と輝度値との関係を示す曲線である。この補正対象画素特性５２０は、発光素子６４０における駆動電流を輝度に変換する効率の劣化（変換効率劣化）が生じるため、基準画素特性５１０よりも曲線の傾きが緩やかになっている。また、この補正対象画素特性５２０は、基準画素特性５１０と比較して、階調値を示す横軸方向に駆動電流量減少成分Ｄ２の量だけシフトしている。この補正対象画素特性５２０および駆動電流量減少成分Ｄ２は、図７において示した画素特性（補正対象）８２０および駆動電流量劣化成分Ｄ１と同様であるため、ここでの説明を省略する。
【０１８７】
図１４（ｂ）には、変換効率劣化補正演算部３４１による変換効率劣化の補正内容を示す画素特性が、変換効率補正内容曲線５２１として示されている。
【０１８８】
変換効率補正内容曲線５２１は、補正対象画素特性５２０に示す画素特性を備える画素回路に供給される映像信号における変換効率劣化の補正内容を示す画素特性である。この変換効率補正内容曲線５２１は、補正対象画素特性５２０の傾きを、基準画素特性５１０の傾きに略一致させたような画素特性になっている。また、この変換効率補正内容曲線５２１は、傾きは基準画素特性５１０と同一だが、階調値を示す横軸方向に駆動電流量減少成分Ｄ２だけシフトしている画素特性になっている。
【０１８９】
このように、変換効率劣化補正演算部３４１による補正は、画素特性の傾きの補正に相当する補正となる。
【０１９０】
図１４（ｃ）には、変換効率劣化補正演算部３４１による補正の後における、電流量劣化補正演算部３４２による駆動電流減少量の補正内容が示されている。ここでは、画素特性の傾きの補正に相当する補正の後に変換効率補正内容曲線５２１の駆動電流量減少成分Ｄ２だけシフトさせることによって、入力階調値に対する画素特性は基準画素特性５１０と同一になることが示されている。
【０１９１】
ここで、本発明の第１の実施の形態における変換効率劣化補正演算部３４１および電流量劣化補正演算部３４２による補正内容について説明する。変換効率劣化補正演算部３４１および電流量劣化補正演算部３４２による補正は、次の式７に示す階調の変更により行われる。
Ｓout＝（ΔＡ）−１／２×Ｓin＋ΔＳ    ・・・式７
【０１９２】
ここで、ＳoutおよびＳinは、図７（ｂ）において示したものと同様のものであるため、ここでの説明を省略する。また、ΔＡは、補正対象画素特性５２０を示す補正対象画素回路の効率係数（Ａｄ）を分子とし、基準画素特性５１０を示す初期状態の画素回路の効率係数（Ａ）を分母とした変換効率の比を示す分数の値（Ａｄ／Ａ＝ΔＡ）である。すなわち、このΔＡは、変換効率劣化値算出部２３３が生成する変換効率劣化値である。
【０１９３】
また、ΔＳは、補正対象画素特性５２０を示す補正対象画素回路の駆動電流量劣化成分Ｄ２として示している駆動電流減少量である。すなわち、このΔＳは、電流量劣化値算出部３３３が生成する電流量劣化値である。
【０１９４】
この式７を用いた演算により補正をすることによって、焼き付き補正部２００は、変換効率劣化および駆動電流減少量についてそれぞれ独立して補正を行い、初期の画素回路の画素特性に合わせた補正を精度良く行うことができる。
【０１９５】
このように、本発明の第１の実施の形態によれば、どの入力階調値に対しても画素特性が基準画素の画素特性と同一になるように映像信号を補正することができる。
【０１９６】
なお、ここでは、式７を計算することによって映像信号の階調値を変更する例について説明したが、本発明はこれに限定するものではない。変換効率の劣化に関する情報および駆動電流量の減少に関する情報の２つの要素を用いて他の演算方法により焼き付きを補正するようにしてもよい。
【０１９７】
［補正後の表示例］
図１５は、本発明の第１の実施の形態における映像信号の補正の効果を示す概念図である。ここでは、図８において示した変換効率の劣化の補正のみを行う場合における補正の効果との違いについて説明する。
【０１９８】
図１５（ａ）には、本発明の第１の実施の形態において、高階調の映像信号が供給される場合における補正の効果が示されている。この図１５（ａ）における表示画面５３１は図８における表示画面８３１と、焼き付き表示領域５３２は焼き付き表示領域８３２と、表示画面５３３は表示画面８３３と、焼き付き表示領域５３４は焼き付き表示領域８３４と同様のものを表している。従って、各表示の詳細な説明は省略する。
【０１９９】
この図１５（ａ）には、図８（ａ）と同様に、高階調の映像信号を補正する場合には、劣化が大きい画素回路による発光の輝度と、ほとんど劣化していない画素回路による発光の輝度とが初期状態の画素回路の輝度となるように補正された様子が示されている。
【０２００】
図１５（ｂ）には、本発明の第１の実施の形態において、低階調の映像信号が供給される場合における補正の効果が示されている。この図１５（ｂ）における表示画面５３５は図８における表示画面８３５と、焼き付き表示領域５３６は焼き付き表示領域８３６と、表示画面５３７は表示画面８３７と同様のものを表している。従って、各表示の詳細な説明は省略する。
【０２０１】
焼き付き表示領域５３８は、図８における焼き付き表示領域８３８と同様に、表示画面８３７において焼き付きが生じた画素回路の位置に相当する領域を表している。しかし、この焼き付き表示領域５３８は、焼き付き表示領域８３８とは異なり、劣化が大きい画素回路による発光の輝度が初期状態の画素回路の輝度になるように補正され、ほとんど劣化していない画素回路による発光の輝度と同一になった様子が示されている。
【０２０２】
このように、劣化した画素回路による発光の輝度が、初期状態の画素回路による発光の輝度となるように精度よく補正されることによって、焼き付きを精度よく解消することができる。
【０２０３】
［焼き付き補正部の動作例］
次に、本発明の第１の実施の形態における焼き付き補正部２００の動作について図面を参照して説明する。
【０２０４】
図１６は、本発明の第１の実施の形態における焼き付き補正部２００の変換効率劣化情報積算部２２０による変換効率劣化情報の更新処理手順例を示すフローチャートである。
【０２０５】
まず、補正演算部３４０により補正された映像信号が変換効率劣化情報更新部２２１に入力される（ステップＳ９１１）。次に、その映像信号に基づいて、変換効率劣化情報更新部２２１により、変換効率劣化情報が生成される（ステップＳ９１２）。そして、変換効率劣化情報保持部２２２に保持されている変換効率劣化情報が更新される（ステップＳ９１３）。すなわち、変換効率劣化情報更新部２２１により生成された変換効率劣化情報を変換効率劣化情報保持部２２２に保持させることにより、変換効率劣化情報が更新される。
【０２０６】
その後、表示画面を構成する全ての画素回路について変換効率劣化情報が更新されたか否かが判断される（ステップＳ９１４）。そして、全ての画素回路について更新されていないと判断された場合には、ステップＳ９１１に戻り、まだ変換効率劣化情報が更新されていない画素回路に関する変換効率劣化情報の更新処理が行われる。
【０２０７】
一方、表示画面を構成する全ての画素回路について更新がされたと判断された場合には（ステップＳ９１４）、変換効率劣化情報積算部２２０による変換効率劣化情報の更新処理は終了する。
【０２０８】
図１７は、本発明の第１の実施の形態における焼き付き補正部２００の電流量減少情報積算部３２０による電流量減少情報の更新処理手順例を示すフローチャートである。
【０２０９】
まず、補正演算部３４０により補正された映像信号が電流量減少情報更新部３２１に入力される（ステップＳ９２１）。次に、その映像信号に基づいて、電流量減少情報更新部３２１により、電流量減少情報が生成される（ステップＳ９２２）。そして、電流量減少情報保持部３２２に保持されている電流量減少情報が更新される（ステップＳ９２３）。すなわち、電流量減少情報更新部３２１により生成された電流量減少情報を電流量減少情報保持部３２２に保持させることにより、電流量減少情報が更新される。
【０２１０】
その後、表示画面を構成する全ての画素回路について電流量減少情報が更新されたか否かが判断される（ステップＳ９２４）。そして、全ての画素回路について更新されていないと判断された場合には、ステップＳ９２１に戻り、まだ電流量減少情報が更新されていない画素回路に関する電流量減少情報の更新処理が行われる。
【０２１１】
一方、表示画面を構成する全ての画素回路について更新がされたと判断された場合には（ステップＳ９２４）、電流量減少情報積算部３２０による電流量減少情報の更新処理は終了する。
【０２１２】
図１８は、本発明の第１の実施の形態における焼き付き補正部２００の変換効率劣化補正パターン生成部２３０による変換効率劣化補正パターンの生成処理手順例を示すフローチャートである。
【０２１３】
まず、変換効率劣化情報保持部２２２に保持されている変換効率劣化情報のうち、変換効率劣化値の生成対象の画素回路の変換効率劣化情報が対象変換効率値生成部２３２により取得される（ステップＳ９３２）。この変換効率劣化情報の取得時に、対象変換効率値生成部２３２により、取得された変換効率劣化情報から対象変換効率値が生成される。
【０２１４】
次に、基準変換効率値と、対象変換効率値とに基づいて変換効率劣化値が変換効率劣化値算出部２３３により生成される（ステップＳ９３３）。そして、生成された変換効率劣化値が変換効率劣化補正パターン保持部２３４に保持される（ステップＳ９３４）。なお、ステップＳ９３３は、特許請求の範囲に記載の変換効率劣化値算出手順の一例である。
【０２１５】
その後、表示画面を構成する全ての画素回路について変換効率劣化値が生成されたか否かが判断される（ステップＳ９３５）。そして、全ての画素回路については生成されていないと判断された場合には、ステップＳ９３２に戻り、まだ生成されていない変換効率劣化値の生成処理が行われる。
【０２１６】
一方、表示画面を構成する全ての画素回路について変換効率劣化値が生成され、変換効率劣化補正パターンが保持されたと判断された場合には（ステップＳ９３５）、変換効率劣化補正パターン生成部２３０による変換効率劣化補正パターンの生成処理は終了する。
【０２１７】
図１９は、本発明の第１の実施の形態における焼き付き補正部２００の電流量減少補正パターン生成部３３０による電流量減少補正パターンの生成処理手順例を示すフローチャートである。
【０２１８】
まず、電流量減少情報保持部３２２に保持されている電流量減少情報のうち、電流量劣化値の生成対象の画素回路の電流量減少情報が対象電流量減少値生成部３３２により取得される（ステップＳ９４２）。この電流量減少情報の取得時に、対象電流量減少値生成部３３２により、取得された電流量減少情報から対象電流量減少値が生成される。
【０２１９】
次に、電流量劣化値算出部３３３により、対象電流量減少値に基づいて電流量劣化値が生成される（ステップＳ９４３）。そして、生成された電流量劣化値が電流量減少補正パターン保持部３３４により保持される（ステップＳ９４４）。なお、ステップＳ９４３は、特許請求の範囲に記載の電流量劣化値算出手順の一例である。
【０２２０】
その後、表示画面を構成する全ての画素回路について電流量劣化値が生成されたか否かが判断される（ステップＳ９４５）。そして、全ての画素回路については生成されていないと判断された場合には、ステップＳ９４２に戻り、まだ電流量劣化値が生成されていない画素回路の電流量劣化値の生成処理が行われる。
【０２２１】
一方、表示画面を構成する全ての画素回路について電流量劣化値が生成され、電流量減少補正パターンが保持されたと判断された場合には（ステップＳ９４５）、電流量減少補正パターン生成部３３０による電流量減少補正パターンの生成処理は終了する。
【０２２２】
図２０は、本発明の第１の実施の形態における焼き付き補正部２００の補正演算部３４０による映像信号の補正処理手順例を示すフローチャートである。この例では、１つのフレームに関する映像信号の補正処理の例を示す。
【０２２３】
まず、変換効率劣化補正パターン保持部２３４に保持されている変換効率劣化補正パターンが変換効率劣化補正演算部３４１により取得される（ステップＳ９５１）。また、電流量減少補正パターン保持部３３４に保持されている電流量減少補正パターンが電流量劣化補正演算部３４２により取得される（ステップＳ９５２）。
【０２２４】
そして、信号線３０１を介して映像信号が変換効率劣化補正演算部３４１に入力される（ステップＳ９５３）。次に、変換効率劣化補正演算部３４１により、変換効率劣化補正パターンにおける変換効率劣化値を用いて、映像信号の補正が画素回路ごとに行われる（ステップＳ９５４）。その後、電流量劣化補正演算部３４２により、電流量減少補正パターンにおける映像信号を表示させる画素回路の電流量劣化値を用いて、映像信号の補正が行われる（ステップＳ９５５）。そして、補正された映像信号が出力される（ステップＳ９５６）。なお、ステップＳ９５４およびステップＳ９５５は、特許請求の範囲に記載の補正手順の一例である。
【０２２５】
その後、表示させる１つのフレームを構成する全ての映像信号が補正されたか否かが判断される（ステップＳ９５７）。そして、全ての画素回路について映像信号が補正されていないと判断された場合には、ステップＳ９５３に戻り、まだ補正されていない映像信号の補正処理が行われる。
【０２２６】
一方、表示させる１つのフレームを構成する全ての画素回路に対する映像信号が補正された場合には（ステップＳ９５７）、補正演算部３４０による映像信号の補正処理は終了する。
【０２２７】
このように、本発明の第１の実施の形態によれば、劣化した画素回路における発光の輝度が初期状態の画素回路における発光の輝度に一致するように、映像信号の階調値を精度よく変更することができる。このことにより、どのような階調値の映像信号に対しても精度よく焼き付きの補正することができる。
【０２２８】
なお、第１の実施の形態においては初期状態の画素回路を基準にしたが、劣化した画素回路を基準にして焼き付きの補正を行う方法も考えられる。
【０２２９】
なお、本発明の第１の実施の形態における表示装置は、フラットパネル形状を有し、様
々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話、
ビデオカメラなどのディスプレイに適用することができる。また、電子機器に入力された
映像信号や電子機器内で生成した映像信号を画像または映像として表示するあらゆる分野
の電子機器のディスプレイに適用することができる。このような表示装置が適用された電
子機器の例を以下に示す。
【０２３０】
＜２．本発明の適用例＞
［電子機器への適用例］
図２１は、本発明の実施の形態のテレビジョンセットへの適用例である。このテレビジョンセットは、本発明の第１の実施の形態が適用されたテレビジョンセットである。このテレビジョンセットは、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の実施の形態における表示装置１００をその映像表示画面１１に用いることにより作製される。
【０２３１】
図２２は、本発明の実施の形態のデジタルスチルカメラへの適用例である。このデジタルスチルカメラは、本発明の第１の実施の形態が適用されたデジタルスチルカメラである。ここでは、上段にデジタルスチルカメラの正面図を示し、下段にデジタルスチルカメラの背面図を示す。このデジタルスチルカメラは、撮像レンズ１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の実施の形態における表示装置１００をその表示部１６に用いることにより作製される。
【０２３２】
図２３は、本発明の実施の形態のノート型パーソナルコンピュータへの適用例である。このノート型パーソナルコンピュータは、本発明の第１の実施の形態が適用されたノート型パーソナルコンピュータである。このノート型パーソナルコンピュータは、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の実施の形態における表示装置１００をその表示部２２に用いることにより作製される。
【０２３３】
図２４は、本発明の実施の形態の携帯端末装置への適用例である。この携帯端末装置は、本発明の第１の実施の形態が適用された携帯端末装置である。ここでは、左側に携帯端末装置の開いた状態を示し、右側に携帯端末装置の閉じた状態を示している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含む。また、この携帯端末装置は、本発明の実施の形態における表示装置１００をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【０２３４】
図２５は、本発明の実施の形態のビデオカメラへの適用例である。このビデオカメラは、本発明の第１の実施の形態が適用されたビデオカメラである。このビデオカメラは、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の実施の形態における表示装置１００をそのモニター３６に用いることにより作製される。
【０２３５】
このように、本発明の実施の形態によれば、駆動電流の減少に関する補正と変換効率の劣化に関する補正とを別々に行うことによって、焼き付きを精度よく解消することができる。
【０２３６】
なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、本発明の実施の形態において明示したように、本発明の実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本発明の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【０２３７】
また、本発明の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disk）、メモリカード、ブルーレイディスク（Blu-ray Disc（登録商標））等を用いることができる。
【符号の説明】
【０２３８】
１００  表示装置
２００  焼き付き補正部
２２０  変換効率劣化情報積算部
２２１  変換効率劣化情報更新部
２２２  変換効率劣化情報保持部
２３０  変換効率劣化補正パターン生成部
２３１  基準変換効率値供給部
２３２  対象変換効率値生成部
２３３  変換効率劣化値算出部
２３４  変換効率劣化補正パターン保持部
３２０  電流量減少情報積算部
３２１  電流量減少情報更新部
３２２  電流量減少情報保持部
３３０  電流量減少補正パターン生成部
３３２  対象電流量減少値生成部
３３３  電流量劣化値算出部
３３４  電流量減少補正パターン保持部
３４０  補正演算部
３４１  変換効率劣化補正演算部
３４２  電流量劣化補正演算部
５００  画素アレイ部
６００  画素回路
６１０  書込みトランジスタ
６２０  駆動トランジスタ
６３０  保持容量
６４０  発光素子
【図１】
0005589392.tif 000002
【図２】
0005589392.tif 000003
【図３】
0005589392.tif 000004
【図４】
0005589392.tif 000005
【図５】
0005589392.tif 000006
【図６】
0005589392.tif 000007
【図７】
0005589392.tif 000008
【図９】
0005589392.tif 000009
【図１０】
0005589392.tif 000010
【図１１】
0005589392.tif 000011
【図１２】
0005589392.tif 000012
【図１３】
0005589392.tif 000013
【図１４】
0005589392.tif 000014
【図１６】
0005589392.tif 000015
【図１７】
0005589392.tif 000016
【図１８】
0005589392.tif 000017
【図１９】
0005589392.tif 000018
【図２０】
0005589392.tif 000019
【図２１】
0005589392.tif 000020
【図２２】
0005589392.tif 000021
【図２３】
0005589392.tif 000022
【図２４】
0005589392.tif 000023
【図２５】
0005589392.tif 000024
【図８】
0005589392.tif 000025
【図１５】
0005589392.tif 000026