(57)【特許請求の範囲】
【請求項１】
積層構造で結合された、入力信号を受信し、出力信号を提供する複数のトランジスタと、
前記複数のトランジスタのゲートに結合された複数の抵抗器と、
前記複数の抵抗器に結合され、前記複数のトランジスタのための制御信号を受信する追加の抵抗器と、
前記複数のトランジスタの各々のバルクノードに結合される第２の複数の抵抗器と、
前記第２の複数の抵抗器のうちの各抵抗器とバルク電圧との間に結合される第２の追加の抵抗器と
を具備する装置。
【請求項２】
前記複数のトランジスタは、金属酸化膜半導体（ＭＯＳ）トランジスタを具備する請求項１に記載の装置。
【請求項３】
前記複数のトランジスタは、Ｎチャネル金属酸化膜半導体（ＮＭＯＳ）トランジスタを具備する請求項１に記載の装置。
【請求項４】
前記複数の抵抗器は、等しい抵抗値を有する請求項１に記載の装置。
【請求項５】
前記複数の抵抗器および前記追加の抵抗器は、等しい抵抗値を有する請求項１に記載の装置。
【請求項６】
前記複数の抵抗器は各々、第１の抵抗値を有し、前記追加の抵抗器は、前記第１の抵抗値とは異なる第２の抵抗値を有する請求項１に記載の装置。
【請求項７】
前記複数の抵抗器および前記追加の抵抗器は各々、少なくとも１キロオームの値を有する請求項１に記載の装置。
【請求項８】
前記バルク電圧は、交流（ＡＣ）接地または前記入力信号の直流（ＤＣ）電圧よりも低いバイアス電圧である請求項１に記載の装置。
【請求項９】
前記入力信号は入力高周波（ＲＦ）信号を具備し、前記出力信号は出力ＲＦ信号を具備する請求項１に記載の装置。
【請求項１０】
増幅されたＲＦ信号を提供するための電力増幅器を更に具備し、前記入力ＲＦ信号は、前記増幅されたＲＦ信号に基づいて導出される請求項９に記載の装置。
【請求項１１】
前記入力信号は、各トランジスタの降伏電圧よりも大きな信号振幅を有する請求項１に記載の装置。
【請求項１２】
積層構造で結合され、入力高周波（ＲＦ）信号を受信し、出力ＲＦ信号を提供する複数の金属酸化膜半導体（ＭＯＳ）トランジスタと、
前記複数のＭＯＳトランジスタのゲートに結合された複数の抵抗器と、
前記複数の抵抗器に結合され、前記複数のＭＯＳトランジスタのための制御信号を受信する追加の抵抗器と、
前記複数のＭＯＳトランジスタの各々のバルクノードに結合される第２の複数の抵抗器と、
前記第２の複数の抵抗器のうちの各抵抗器とバルク電圧との間に結合される第２の追加の抵抗器と
を具備する集積回路。
【請求項１３】
複数の信号経路を実装するための複数のスイッチを具備し、高周波（ＲＦ）信号を受信し、前記複数の信号経路のうちの１つによって前記ＲＦ信号をルーティングするモジュールを具備し、前記複数のスイッチの各々は、
積層構造で結合された複数のトランジスタと、
前記複数のトランジスタのゲートに結合された複数の抵抗器と、
前記複数の抵抗器に結合され、前記複数のトランジスタのための制御信号を受信する追加の抵抗器と、
前記複数の抵抗器の各々のバルクノードに結合される第２の複数の抵抗器と、
前記第２の複数の抵抗器のうちの各抵抗器とバルク電圧との間に結合される第２の追加の抵抗器と
を具備する装置。
【請求項１４】
前記モジュールは、アンテナに結合されたスイッチプレクサである請求項１３に記載の装置。
【請求項１５】
前記モジュールは、前記ＲＦ信号を増幅するための少なくとも１つの電力増幅器（ＰＡ）を更に具備する電力増幅器モジュールである請求項１３に記載の装置。
【請求項１６】
前記装置は無線通信デバイスである請求項１３に記載の装置。
【請求項１７】
信号スイッチングを実行する方法であって、
第１の抵抗器を経由して、また更に複数の抵抗器を経由して、積層構造で結合された複数のトランジスタのゲートに制御信号を印加することと、
前記制御信号によってオンにされると、前記複数のトランジスタに入力信号を通すことと、
前記制御信号によってオフにされると、前記複数のトランジスタを通る前記入力信号をブロックすることと、
前記バルク電圧に結合される第２の追加の抵抗器を経由して、および更に第２の複数の追加の抵抗器を経由して、バルク電圧によって前記複数の抵抗器のうちの各抵抗器のバルクノードにバイアスを印加することと、
を具備し、前記第２の複数の追加の抵抗器のうちの各追加の抵抗器は、前記第２の追加の抵抗器と前記複数のトランジスタのうちのトランジスタのバルクノードとの間に結合される方法。
【請求項１８】
前記複数のトランジスタがオンにされると、前記第１の抵抗器によって前記複数のトランジスタの寄生キャパシタンスによる信号損失を低減することを更に具備する請求項１７に記載の方法。
【請求項１９】
オフにされると、前記入力信号の信号振幅を前記複数のトランジスタにわたって均一に分割することを更に具備する請求項１７に記載の方法。
【請求項２０】
制御信号によってオンにされると入力信号を通過させるため、および、前記制御信号によってオフにされると前記入力信号をブロックするための手段と、
第１の抵抗器を介して、およびさらに複数の抵抗器を介して、前記入力信号を通過させるためおよびブロックするための前記手段に前記制御信号を印加するための手段と、
前記電圧に結合される第２の抵抗器を経由して、および更に第２の複数の追加の抵抗器を経由して、電圧によって前記入力信号を通過させるため、およびブロックするための前記手段にバイアスを印加するための手段と、
を具備し、前記第２の複数の追加の抵抗器のうちの各追加の抵抗器は、前記第２の追加の抵抗器と前記入力信号を通過させるため、およびブロックするための前記手段との間に結合される装置。
【発明の詳細な説明】
【技術分野】
【０００１】
[関連出願]
本願は、“SWITCH BIASING TOPOLOGY,”と題され、２００９年７月２８日に提出された米国特許仮出願６１／２２９２４６号に対する優先権を主張する。上記出願は本願の譲受人に譲渡され、参照によって本明細書に明確に組み込まれる。
【０００２】
本開示は一般的に電子機器に関し、特にスイッチに関する。
【背景技術】
【０００３】
スイッチは無線通信デバイスにおける送信機のような様々な電気回路において一般的に使用される。スイッチは金属酸化膜半導体（ＭＯＳ）トランジスタのような様々な種類のトランジスタを用いて実現されうる。スイッチは、１つのソース／ドレイン端子において入力信号を、ゲート端子において制御信号を受信しうる。スイッチは、スイッチが制御信号によってオンにされる場合は入力信号をその他のソース／ドレイン端子にパスしうる、また、スイッチが制御信号によってオフにされる場合は入力信号をブロックしうる。スイッチは自己の端子間に寄生キャパシタンスを有しうる。これは、以下に説明されるようにスイッチの性能に悪影響を与えうる。
【図面の簡単な説明】
【０００４】
【図１】図１は無線通信デバイスのブロック図を示す。
【図２】図２は、電力増幅（ＰＡ）モジュールおよびスイッチプレクサを図示する。
【図３Ａ】図３Ａは、ＭＯＳトランジスタを用いて実現されるスイッチを図示する。
【図３Ｂ】図３Ｂは、ＭＯＳトランジスタを用いて実現されるスイッチを図示する。
【図４】図４は、積層型ＭＯＳトランジスタを用いて実装されるスイッチを図示する。
【図５】図５は、改良されたバイアスを備えるスイッチの例示的な設計を図示する。
【図６】図６は、改良されたバイアスを備えるスイッチの例示的な設計を図示する。
【図７】図７は、信号スイッチングを実行するための処理を示す。
【発明を実装するための形態】
【０００５】
単語「例示的（exemplary）」は本明細書において、「例、実例、例示として役立つこと」を意味するように使用される。「例示的」として本明細書において説明される任意の設計は、必ずしもその他の設計よりも好ましい、あるいは有利なものとして解釈されるわけではない。
【０００６】
改良されたバイアスを備え、より優れた分離および信頼性を有するスイッチが本明細書において説明される、このスイッチは、例えば、無線通信デバイス、セルラ電話、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、無線モデム、ラップトップコンピュータ、コードレス電話、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、消費者電子デバイスなどのような、様々な電子デバイスのために使用されうる。明確化のために、無線通信デバイスにおけるこのスイッチの使用が以下に説明される。
【０００７】
図１は、無線通信デバイス１００の例示的な設計のブロック図を示す。この例示的な設計では、無線デバイス１００は、データプロセッサ１１０およびトランシーバ１２０を含む。トランシーバ１２０は、双方向通信を支援する送信機１３０および受信機１７０を含む。
【０００８】
送信経路では、データプロセッサ１１０は、送信されるデータを処理（例えば、符号化および変調）し、出力ベースバンド信号を送信機１３０に提供しうる。送信機１３０において、アップコンバータ回路１４０が、出力ベースバンド信号を処理（例えば、増幅、フィルタ、および周波数アップコンバート）し、アップコンバートされた信号を提供しうる。アップコンバータ回路１４０は、例えば、増幅器、フィルタ、ミキサなどを含みうる。電力増幅器（ＰＡ）モジュール１５０は、アップコンバートされた信号を増幅して、所望の出力電力レベルを取得し、出力高周波（ＲＦ）信号を提供する。これは、スイッチ／デュプレクサ１６０によってルーティングされ、アンテナ１６２によって送信されうる。
【０００９】
受信経路では、アンテナ１６２が、基地局および／あるいはその他の送信機局によって送信されたＲＦ信号を受信し、受信されたＲＦ信号を提供しうる。これは、スイッチ／デュプレクサ１６０によってルーティングされ、受信機１７０に提供されうる。受信機１７０において、フロントエンドモジュール１８０は、受信されたＲＦ信号を処理（例えば、増幅およびフィルタ）し、増幅されたＲＦ信号を提供する。フロントエンドモジュール１８０は、低雑音増幅器（ＬＮＡ）やフィルタなどを含みうる。ダウンコンバート回路１９０は更に、増幅されたＲＦ信号を処理（例えば、周波数ダウンコンバート、フィルタ、および増幅）し、入力ベースバンド信号をデータプロセッサ１１０に提供しうる。ダウンコンバート回路１９０は、例えば、ミキサ、フィルタ、増幅器などを含みうる。データプロセッサ１１０は更に、入力ベースバンド信号を処理（例えば、デジタル化、復調、および復号）して、送信されたデータを復元する。
【００１０】
図１は、送信機１３０および受信機１７０の例示的な設計を図示する。送信機１３０の全て又は一部、および／あるいは、受信機１７０の全て又は一部は、例えば、１又は複数のアナログＩＣ、ＲＦ  ＩＣ（ＲＦＩＣ）、混合信号ＩＣなどで実現される。
【００１１】
データプロセッサ１１０は、送信機１３０および受信機１７０における回路およびモジュールのための制御を生成しうる。この制御は、回路およびモジュールの動作を指示し、所望の性能を取得しうる。データプロセッサ１１０はまた、例えば、送信あるいは受信されるデータのための処理といった、無線デバイス１００のためのその他の機能を実行しうる。メモリ１１２は、データプロセッサ１１０のためのプログラムコードおよびデータを格納しうる。データプロセッサ１１０は、１又は複数の特定用途向け集積回路（ＡＳＩＣ）および／あるいはその他のＩＣで実現されうる。
【００１２】
図２は、図１のＰＡモジュール１５０およびスイッチ／デュプレクサ１６０の例示的な設計のブロック図を示す。図２に示された例示的な設計では、スイッチ／デュプレクサ１６０は、デュプレクサ２５０ａ、２５０ｂと、スイッチプレクサ２６０とをふくむ。ＰＡモジュール１５０は、図２の残りの回路を含む。
【００１３】
ＰＡモジュール１５０内において、スイッチ２２２は、ノードＮ１と、ドライバ増幅器（ＤＡ）２２０の入力との間に結合され、ドライバ増幅器２２０の出力は、ノードＮ３に結合される。入力ＲＦ信号はノードＮ１に提供される。スイッチ２２４は、ノードＮ１とＮ２との間に結合され、スイッチ２２６は、ノードＮ２とＮ３との間に結合される。スイッチ２２８ａは、ノードＮ３と、第１の電力増幅器（ＰＡ１）２３０ａの入力との間に結合され、スイッチ２２８ｂは、ノードＮ３と、第２の電力増幅器（ＰＡ２）２３０ｂの入力との間に結合される。マッチング回路２４０ａは、電力増幅器２３０ａの出力とノードＮ４との間に結合され、マッチング回路２４０ｂは、電力増幅器２３０ｂの出力とノードＮ５との間に結合される。スイッチ２３２ａ、２３２ｂ、２３２ｃは、ノードＮ２に結合された１つのエンドと、ノードＮ７、Ｎ８、Ｎ６にそれぞれ結合されたもう１つのエンドとを有する。スイッチ２４２ａ、２４４ａは、ノードＮ４に結合された１つのエンドと、ノードＮ６、Ｎ７にそれぞれ結合されたもう１つのエンドとを有する。スイッチ２４２ｂ、２４４ｂは、ノードＮ５に結合された１つのエンドと、ノードＮ８、Ｎ７にそれぞれ結合されたもう１つのエンドとを有する。マッチング回路２４０ｃは、スイッチ２６２ｂに直列に結合され、この組合せは、ノードＮ７とＮ９との間に結合される。
【００１４】
バンド１のためのデュプレクサ２５０ａは、ノードＮ６に結合された送信ポートと、受信機（例えば、図１のフロントエンドモジュール１８０）に結合された受信ポートと、スイッチ２６２ａによってノードＮ９に結合された共通ポートとを有する。バンド２のためのデュプレクサ２５０ｂは、ノードＮ８に結合された送信ポートと、受信機に結合された受信ポートと、スイッチ２６２ｃによってノードＮ９に結合された共通ポートとを有する。スイッチ２６２ｄは、ノードＮ９と受信機との間に結合され、例えば、グローバルシステムフォーモバイルコミュニケーション（ＧＳＭ（登録商標））のために、時分割デュプレキシング（ＴＤＤ）を支援するために使用されうる。アンテナ１６２はノードＮ９に結合される。
【００１５】
ドライバ増幅器２２０は、信号増幅を提供するために選択／イネーブルされうる、あるいは、バイパスされうる。各電力増幅器２３０はまた、電力増幅を提供するために選択されうる、あるいは、バイパスされうる。マッチング回路２４０ａは、電力増幅器２３０ａのための出力インピーダンスマッチングを提供しうる、また、マッチング回路２４０ｂは、電力増幅器２３０ｂのための出力インピーダンスマッチングを提供しうる。マッチング回路２４０ａ、２４０ｂは各々、目標入力インピーダンス（例えば、４から６オーム）および目標出力インピーダンス（例えば、５０オーム）を提供しうる。マッチング回路２４０ｃは、電力増幅器２３０ａ、２３０ｂが両方ともイネーブルされ、また、スイッチ２４４ａ、２４４ｂがクローズされる場合、マッチング回路２４０ａ、２４０ｂのためのインピーダンスマッチングを提供しうる。マッチング回路２４０ａ、２４０ｂ、２４０ｃはまた、フィルタリングを提供して、望ましくない信号コンポーネントを調和周波数において減衰させうる。
【００１６】
ＰＡモジュール１５０は複数の動作モードを支援しうる。各動作モードは、ゼロあるいはそれより多くの増幅器によって、ノードＮ１からノードＮ９への異なる信号経路に関連付けられうる。１つの動作モードは、任意の所与の瞬間に選択されうる。選択された動作モードのための信号経路は、送信機１５０におけるスイッチを適切に制御することによって取得されうる。例えば、高電力モードは、スイッチ２２２と、ドライバ増幅器２２０と、スイッチ２２８ａおよび２２８ｂと、電力増幅器２３０ａおよび２３０ｂと、マッチング回路２４０ａおよび２４０ｂと、スイッチ２４４ａおよび２４４ｂと、マッチング回路２４０ｃと、スイッチ２６２ｂとを経由する、ノードＮ１からアンテナ１６２への信号経路に関連付けられうる。中電力モードは、スイッチ２２２と、ドライバ増幅器２２０と、スイッチ２２８ａと、電力増幅器２３０ａと、マッチング回路２４０ａと、スイッチ２４４ａと、マッチング回路２４０ｃと、スイッチ２６２ｂとを経由する、ノードＮ１からアンテナ１６２への信号経路に関連付けられうる。低電力モードは、スイッチ２２２と、ドライバ増幅器２２０と、スイッチ２２６および２３２ａと、マッチング回路２４０ｃと、スイッチ２６２ｂとを経由する、ノードＮ１からアンテナ１６２への信号経路に関連付けられうる。超低電力モードは、スイッチ２２４および２３２ａと、マッチング回路２４０ｃと、スイッチ２６２ｂとを経由する、ノードＮ１からアンテナ１６２への信号経路に関連付けられうる。その他の動作モードも支援されうる。
【００１７】
図２に図示される例示的な設計では、スイッチはＲＦ信号をルーティングし、複数の動作モードを支援するために使用されうる。スイッチは、ＭＯＳトランジスタ、その他の種類のトランジスタ、あるいはその他の回路コンポーネントを用いて実装されうる。明確化のために、ＭＯＳトランジスタを用いて実装されるスイッチが以下に説明される。
【００１８】
図３Ａは、ＮチャネルＭＯＳ（ＮＭＯＳ）トランジスタ３１０を用いて実装されるスイッチのスキーム図３００を示す。ＮＭＯＳトランジスタ３１０は、入力信号（ＶＩＮ）を受信するソースと、制御信号（ＶＣＯＮＴＲＯＬ）を受信するゲートと、出力信号（ＶＯＵＴ）を提供するドレインとを有する。理想的には、ＮＭＯＳトランジスタ３１０は、オンにされた場合にはＶＩＮ信号をパスさせるべきであり、また、オフにされた場合にはＶＩＮ信号をブロックするべきである。しかしながら、ＮＭＯＳトランジスタ３１０は、寄生ゲート−ソース間キャパシタンス（ＣＧＳ）の他に、寄生ゲート−ドレイン間キャパシタンス（ＣＧＤ）を有する。ＮＭＯＳトランジスタ３１０がオンにされる場合、ＶＩＮ信号の一部は、ＣＧＳおよびＣＧＤキャパシタンスを経由して漏れ経路を通ってＶＣＯＮＴＲＯＬ信号ソースに伝わる。これは、低いインピーダンスを有しうる。ＣＧＳおよびＣＧＤキャパシタンスによる信号損失は、特にＲＦアプリケーションにとっては著しいものとなりうる。簡略化のために、その他の寄生キャパシタンスは無視できる程度のものと仮定されうる。例えば、ソース−バルク間、ソース−回路基盤間、ドレイン−バルク間、およびドレイン−回路基盤間の寄生キャパシタンスは、無視できる程度のものと仮定される、あるいはそれらによる影響は軽減されうる。
【００１９】
図３Ｂは、ＲＦフローティングされたゲートを有するＮＭＯＳトランジスタ３１０を用いて実装されるスイッチ３０２の概略図を示す。ＮＭＯＳトランジスタ３１０は、ＶＩＮ信号を受信するソースを有し、そのゲートは抵抗器３２０の１つのエンドに結合され、ドレインはＶＯＵＴ信号を提供する。抵抗器３２０のもう１つのエンドは、ＶＣＯＮＴＲＯＬ信号を受信する。抵抗器３２０は、Ｒの抵抗を有し、これは、例えば、キロオーム（ｋΩ）範囲内で、比較的大きい値でありうる。ＮＭＯＳトランジスタ３１０がオンの場合、漏れ経路は、ＣＧＳおよびＣＧＤキャパシタンスならびに抵抗器３２０を経由して、ＶＣＯＮＴＲＯＬ信号ソースへと向かう。抵抗器３２０の高い抵抗は、ＲＦ周波数においてＮＭＯＳトランジスタ３１０のゲートを実質的にフローティングさせる。これは、信号損失を低減しうる。抵抗器３２０は、ＲＦフローティング抵抗器と称されうる。
【００２０】
ＶＩＮ信号は、ＮＭＯＳトランジスタ３１０の降伏電圧を超えうる大きな信号振幅を有しうる。ＮＭＯＳトランジスタ３１０がオフにされる場合、ゲートは特定の電圧（例えば、０Ｖ）であり、また、ソースはＶＩＮ信号の信号スイングを観測しうる。ゲート−ソース間電圧（ＶＧＳ）は、ＶＩＮ信号の信号スイングに依存しうる、また、ＮＭＯＳトランジスタ３１０の降伏電圧を超えうる。ＶＧＳ電圧が降伏電圧を超える場合、ＮＭＯＳトランジスタ３１０の信頼性が低下しうる。
【００２１】
図４は、信頼性を改良するために積層型ＮＭＯＳトランジスタを用いて実装されるスイッチ４００の概略図を示す。スイッチ４００において、Ｋ個のＮＭＯＳトランジスタ４１０ａ乃至４１０ｋは、積層型構成で（あるいは、直列に）結合される。ここで、Ｋは、１よりも大きな任意の整数値でありうる。（第１のＮＭＯＳトランジスタ４１０ａを除く）各ＮＭＯＳトランジスタ４１０は、事前符号化ＮＭＯＳトランジスタのドレインに結合されたソースを有する。第１のＮＭＯＳトランジスタ４１０ａは、ＶＩＮ信号を受信するソースを有し、最後のＮＭＯＳトランジスタ４１０ｋは、ＶＯＵＴ信号を提供するドレインを有する。各ＮＭＯＳトランジスタ４１０は、左右対称の構成で実装されうる、また、各ＮＭＯＳトランジスタのソースおよびドレインは、互いに置換可能でありうる。Ｋ個の抵抗器４２０ａ乃至４２０ｋは、一端をノードＡに結合され、他端をＮＭＯＳトランジスタ４１０ａ乃至４１０ｋのゲートにそれぞれ結合されている。ＶＣＯＮＴＲＯＬ信号は、ノードＡに印加される。
【００２２】
抵抗器４２０ａ乃至４２０ｋは、Ｒ１乃至ＲＫの抵抗値をそれぞれ有しうる。これらは、例えば、ｋΩ範囲内の比較的大きな値でありうる。ＮＭＯＳトランジスタ４１０ａがオンにされると、抵抗器４２０は、各ＮＭＯＳトランジスタのＣＧＳおよびＣＧＤキャパシタンスを経由する漏れ経路においてＶＩＮ信号に大きな抵抗を与えることによって、信号損失を低減しうる。ＮＭＯＳトランジスタ４１０がオフにされると、抵抗器４２０は、積み重ねられた（in the stack）Ｋ個のＮＭＯＳトランジスタ４１０にわたっておおよそ均一に、ＶＩＮ信号の電圧スイングを分配するのを助けうる。抵抗器４２０が存在しない場合において、このＮＭＯＳトランジスタがオフにされるとき、ＮＭＯＳトランジスタ４１０のゲートのインピーダンスは低い。第１のＮＭＯＳトランジスタ４１０ａはその後、ＶＩＮ信号の電圧スイングの大部分を観測しうる、また、信頼性問題に対してより敏感になりうる。
【００２３】
一般的に、以下のような場合において信頼性が問題とりうる。
【００２４】
１．全てのスイッチが、例えば図２のノードＮ９のような共通ノードに接続されている多経路スイッチ構成。通常、スイッチが１つだけオンにされ、その他の全てのスイッチがオフにされる。
【００２５】
２．シャントスイッチがオフにされ、スルー（through）スイッチがオンにされるシャント／スルー構成。
【００２６】
上述の２つの場合では、オフにされたスイッチは、一定電圧に結合された１つの端子（例えば、回路接地）を有しうるが、もう１つの端子はＲＦ信号に結合されうる。このスイッチはその後、例えば、数ボルトのような、大きな信号スイングを観測しうる。
【００２７】
スイッチは、例えば図４に示されるような、積層型トランジスタを用いて実装されうる。このトランジスタが十分に大きい場合、および、ゲート端子およびバルク端子がＲＦフローティングである（例えば、十分に大きな抵抗器によって分離されている）場合、電圧スイングは、複数のトランジスタにわたっておおよそ均一に分割／分配されうる。しかし、トランジスタが小さい場合、寄生コンデンサのインピーダンスは、ゲート端子およびバルク端子をＲＦフローティングさせるために使用される抵抗器に相当しうる。この場合、抵抗器は、複数のトランジスタにわたる信号振幅の適切な分割を確保するために、大きな値を有するだろう。
【００２８】
図５は、改良されたバイアスを備えるスイッチ５００の例示的な設計のスキーム図を示す。スイッチ５００は、信頼性を改良するために、積層型ＮＭＯＳトランジスタおよび追加のＲＦフローティング抵抗器を用いて実装される。スイッチ５００に関して、Ｋ個のＮＭＯＳトランジスタ５１０ａ乃至５１０ｋと、Ｋ個の抵抗器５２０ａ乃至５２０ｋとは、図４における、Ｋ個のＮＭＯＳトランジスタ４１０ａ乃至４１０ｋと、Ｋ個の抵抗器４２０ａ乃至４２０ｋと同様のやり方で結合される。追加の抵抗器５３０は、一端をノードＡに結合され、他端でＶＣＯＮＴＲＯＬ信号を受信する。
【００２９】
抵抗器５２０ａ乃至５２０ｋは、Ｒ１乃至ＲＫの抵抗値をそれぞれ有しうる、また、抵抗器５３０はＲａの抵抗値を有しうる。１つの例示的な設計では、全ての抵抗器５２０、５３０は、Ｒ１＝Ｒ２＝．．．＝ＲＫ＝Ｒａとなるように同じ値を有する。別の例示的な設計では、Ｒ１＝Ｒ２＝．．．＝ＲＫ≠Ｒａとなるように、抵抗器５２０は同じ値を有し、抵抗器５３０は異なる値を有する。更に別の例示的な設計では、抵抗器５２０、５３０が異なる値を有する。
【００３０】
追加のＲＦフローティング抵抗器５３０を有する図５に図示されるスイッチトポロジは、様々な利益を提供しうる。第１に、ＶＩＮ入力からＶＣＯＮＴＲＯＬ入力へのより優れた分離（すなわち、デジタルによるＲＦ結合が小さい）は、抵抗器５３０を用いて達成されうる。これは、インピーダンスが抵抗器５３０の値によってブーストされることによる。より高いインピーダンスはまた、ＶＣＯＮＴＲＯＬ入力からＲＦ入力に結合しうるデジタル雑音をフィルタアウトするために、ＶＣＯＮＴＲＯＬ信号でより小さいコンデンサを使用することを可能としうる。第２に、ある性能メトリックは、同程度の抵抗、例えば、２倍の抵抗を有する図４に示されたスイッチトポロジよりも、図５に示されたスイッチトポロジのほうが良好であう。例えば、全ての抵抗器がＲの値を有する図５のスイッチ５００の挿入損失は、全ての抵抗器が２Ｒの値を有する図４のスイッチ４００の挿入損失よりも低くなりうる。全ての抵抗器がＲの値を有するスイッチ５００の入力インピーダンスは、全ての抵抗器が２Ｒの値を有するスイッチ４００の入力インピーダンスよりも高くなりうる。全ての抵抗器がＲの値を有するスイッチ５００は、全ての抵抗器がＲ２の値を有するスイッチ４００よりも優れた線形性（例えば、より低い第２次および第３次調波）を有しうる。図５のスイッチトポロジは、その他の利益を提供しうる。
【００３１】
図６は、改良されたバイアスを備えるスイッチ５０２の例示的な設計の概略図を示す。スイッチ５０２はまた、積層型ＮＭＯＳトランジスタおよび追加のＲＦフローティング抵抗器を用いて実装されうる。スイッチ５０２は、Ｋ個のＭＯＳトランジスタ５１０ａ乃至５１０ｋと、Ｋ個の抵抗器５２０ａ乃至５２０ｋと、抵抗器５３０とを含む。これらは、図５に関して上記で説明されたように結合される。スイッチ５０２は更に、ノードＢに結合された１つの端部と、ＮＭＯＳトランジスタ５１０ａ乃至５１０ｋのバルクノードにそれぞれ結合されたもう１つの端部とを有するＫ個の抵抗器５４０ａ乃至５４０ｋとを含む。抵抗器５５０はノードＢとバルク電圧（ＶＢＵＬＫ）との間に結合される。ＶＢＵＬＫ電圧は、交流電流（ＡＣ）グラウンド（０Ｖ）、ＶＩＮ信号のＤＣ電圧よりも低い電圧、あるいはその他何らかの電圧でありうる。抵抗器５４０、５５０は、ＮＭＯＳトランジスタ５１０のバルクノードに対してＲＦフローティングを提供する。これは、ＮＭＯＳトランジスタ５１０のデータをＲＦフローティングするために、抵抗器５２０、５３０を用いて取得されるものと同様の利益を提供しうる。
【００３２】
図５および図６は、改良されたバイアスを備え、また、ＮＭＯＳトランジスタを用いて実装されるスイッチ５００、５０２の例示的な設計を示す。改良されたバイアスを備えるスイッチはまた、ＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタ、相補的金属酸化膜半導体（ＣＭＯＳ）トランジスタ、接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）トランジスタ、シリコンゲルマニウム（ＳｉＧｅ）トランジスタ、ガリウムヒ素（ＧａＡｓ）トランジスタなどを用いて実装されうる。
【００３３】
例示的な設計では、装置は、例えば図５に示されたような、複数のトランジスタと、複数の抵抗器と、追加の抵抗器とを具備しうる。複数のトランジスタ（例えば、ＮＭＯＳトランジスタ５１０）は、積層型構成で結合され、入力信号を受信し、また、出力信号を提供しうる。複数の抵抗器（例えば、抵抗器５２０）は、複数のトランジスタのゲートに結合されうる。追加の抵抗器（例えば、抵抗器５３０）は、複数の抵抗器に結合されうる、また、複数のトランジスタのための制御信号を受信しうる。
【００３４】
複数のトランジスタは、ＭＯＳトランジスタ、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタなどを具備しうる。複数の抵抗器は、等しい抵抗値あるいは異なる抵抗値を有しうる。示的追加の抵抗器は、複数の抵抗器と同じあるいは異なる抵抗値を有しうる。例示的な設計では、各抵抗器は、少なくとも１ｋΩの値を有しうる。
【００３５】
複数の抵抗器および追加の抵抗器は、複数のトランジスタがオンにされると、それらの寄生キャパシタンスによる信号損失を低減しうる。入力信号は、各トランジスタの降伏電圧よりも大きな信号スイングを有しうる。複数の抵抗器および追加の抵抗器は、複数のトランジスタがオフにされると、それらにわたっておおよそ均一に、信号スイングを分割するのを助けうる。抵抗器はまた、上述されたように、スイッチング性能を改良しうる。
【００３６】
装置は、例えば、図６に示されたように、第２の複数の抵抗器および第２の追加の抵抗器をさらに含みうる。第２の複数の抵抗器（例えば、抵抗器５４０）は、複数のトランジスタのバルクノードに結合されうる。第２の追加の抵抗器（例えば、抵抗器５５０）は、第２の複数の抵抗器と、例えば、ＡＣグラウンドのような、バルク電圧とに結合されうる。
【００３７】
この装置は、増幅されたＲＦ信号を提供するための電力増幅器をさらに含みうる。入力信号は、増幅されたＲＦ信号に基づいて導出されうるＲＦ信号でありうる。
【００３８】
別の例示的な設計では、集積回路は、複数のＭＯＳトランジスタと、複数の抵抗器と、追加の抵抗器とを具備しうる。複数のＭＯＳトランジスタは、積層型構成で結合され、入力ＲＦ信号を受信し、また、ＲＦ信号を提供しうる。複数の抵抗器は、複数のＭＯＳトランジスタのゲートに結合されうる。追加の抵抗器は、複数の抵抗器に結合されうる、また、複数のＭＯＳトランジスタのための制御信号を受信しうる。集積回路は更に、（ｉ）複数のＭＯＳトランジスタのバルクノードに結合された第２の複数の抵抗器と、（ｉｉ）その第２の複数の抵抗器およびバルク電圧に結合された第２の追加の抵抗器とを具備しうる。
【００３９】
更に別の例示的な設計では、（例えば、無線通信デバイスのような）装置はモジュールを具備しうる。モジュールは、複数の信号経路を実現するための複数のスイッチを具備しうる。モジュールは、ＲＦ信号を受信しうる、また、複数の信号経路の１つによってＲＦ信号をルーティングしうる。各スイッチは、積層型構成で結合された複数のトランジスタと、複数のトランジスタのゲートに結合された複数の抵抗器と、複数の抵抗器に結合され、複数のトランジスタのための制御信号を受信する追加の抵抗器とを具備しうる。例示的な設計では、モジュールは、例えば、図２のスイッチプレクサ２６０のようなスイッチプレクサでありうる。別の例示的な設計では、モジュールは、イネーブルされるとＲＦ信号を増幅する少なくとも１つの電力増幅器を更に備えうるＰＡモジュールでありうる。モジュールはまた、複数の信号経路を備えるその他何らかのユニットでありうる。
【００４０】
図７は、信号スイッチングを実行するための処理の例示的な設計７００を示す。制御信号は、第１の抵抗器を経由して、また更に、複数の抵抗器を経由して、積層型構成で結合された複数のトランジスタのゲートに印加されうる（ブロック７１２）。入力信号は、複数のトランジスタが制御信号によってオンにされると、それらを通ってパスされうる（ブロック７１４）。入力信号は、複数のトランジスタが制御信号によってオフにされると、それらを通ってパスすることをブロックされる（ブロック７１６）。複数のトランジスタがオンにされると、複数のトランジスタの寄生キャパシタンスによる信号損失は、第１の抵抗器を用いて低減されうる（ブロック７１８）。入力信号の信号スイングは、複数のトランジスタがオフにされていると、それらにわたっておおよそ均一に分割されうる（ブロック７２０）。
【００４１】
本明細書に説明される改良されたバイアスを備えるスイッチは、例えば、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、印刷回路板（ＰＣＢ）、電子デバイスなどで実装されうる。このスイッチはまた、例えば、ＣＭＯＳ、ＮＭＯＳ、ＰＭＯＳ、ＢＪＴ、ＢｉＣＭＯＳ、ＳｉＧｅ、ＧａＡｓなどのような様々なＩＣ処理技術を用いて製造（fabricate）されうる。スイッチはまた、シリコンオンインシュレータ（ＳＯＩ）を用いて製造されうる。これは、シリコンの薄い層が酸化ケイ素あるいはガラスのようなインシュレータのトップに形成されるＩＣ処理である。スイッチのためのＭＯＳトランジスタはその後、このシリコンの薄い層のトップ上に構築されうる。ＳＯＩ処理は、スイッチの寄生キャパシタンスを低減しうる。これは、より早く動作することが可能となりうる。
【００４２】
本明細書に説明される改良されたバイアスを備えるスイッチを実装する装置は、スタンドアローン・デバイス、あるいは、より大きなデバイスの一部でありうる。デバイスは、（ｉ）スタンドアローンＩＣ、（ｉｉ）データおよび／あるいは命令群を格納するためのメモリＩＣを含みうる１又は複数のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）あるいはＲＦ送信機／受信機（ＲＴＲ）のようなＲＦＩＣ、（ｉＶ）モバイル局モデム（ＭＳＭ）のようなＡＳＩＣ、（Ｖ）その他のデバイス内に組み込まれうるモジュール、（Ｖｉ）受信機、セルラ電話、無線デバイス、ハンドセット、あるいはモバイルユニット、（Ｖｉｉ）その他でありうる。
【００４３】
１または複数の例示的な設計において、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、あるいはそれら任意の組み合わせで実現されうる。ソフトウェアにおいて実現される場合、機能は、１あるいは複数の命令群あるいはコードとして、コンピュータ読取可能媒体に格納されうる、もしくはそれによって送信されうる。コンピュータ読取可能媒体は、コンピュータ記憶媒体と、ある場所から別の場所へのコンピュータプログラムの伝達を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、コンピュータによってアクセスされうる任意の利用可能な媒体である。限定ではなく例として、このようなコンピュータ読取可能媒体は、ＲＡＭや、ＲＯＭや、ＥＥＰＲＯＭや、ＣＤ−ＲＯＭもしくはその他の光学ディスク記憶装置や、磁気ディスク記憶装置もしくはその他の磁気記憶デバイスや、あるいは命令群もしくはデータ構造の形態で希望のプログラムコードを伝えるあるいは格納するために使用され、コンピュータによって処理されうる、その他任意の媒体を具備しうる。更に、任意のコネクションが、コンピュータ読取可能媒体と適切に称される。例えば、同軸ケーブルや、光ファイバケーブルや、ツイストペアや、デジタル加入者回線（ＤＳＬ）や、あるいは、赤外線、無線、およびマイクロ波のような無線技術を使用して、ウェブサイト、サーバ、あるいはその他の遠隔ソースからソフトウェアが送信される場合、同軸ケーブルや、光ファイバケーブルや、ツイストペアや、ＤＳＬや、あるいは赤外線、無線、およびマイクロ波のような無線技術は、媒体の定義に含まれる。本明細書で使用されるようなディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ＣＤ）（ｄｉｓｃ）、レーザディスク（ｄｉｓｃ）、光学ディスク、デジタルバーサタイルディスク（ＤＶＤ）（ｄｉｓｋ）、フロッピー（登録商標）ディスク（ｄｉｓｋ）およびブルーレイ（登録商標）ディスク（ｄｉｓｃ）を含む。ここで、ディスク（ｄｉｓｋ）は通常データを磁気的に再生する一方、ディスク（ｄｉｓｃ）はレーザを用いてデータを光学的に再生する。上記のものによる組合せも、コンピュータ読取可能媒体の範囲内に含まれるべきである。
【００４４】
本開示の以上の説明は、当業者が本開示を製造あるいは使用できるように提供される。本開示に対する様々な変形例が当業者に対して容易に明らかになるだろう。また本明細書で規定された一般的原理は、本開示の範囲から逸脱することなくその他のバリエーションに適用されうる。よって、本開示は、本明細書において説明される実例および設計に限定されるよう意図されたものではなく、本明細書において開示された原理および新規の特徴と矛盾しない最大範囲であると認められるべきである。
以下に、出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
積層構造で結合された、入力信号を受信し、出力信号を提供する複数のトランジスタと、
前記複数のトランジスタのゲートに結合された複数の抵抗器と、
前記複数の抵抗器に結合され、前記複数のトランジスタのための制御信号を受信する追加の抵抗器と
を具備する装置。
［Ｃ２］
前記複数のトランジスタは、金属酸化膜半導体（ＭＯＳ）トランジスタを具備するＣ１に記載の装置。
［Ｃ３］
前記複数のトランジスタは、Ｎチャネル金属酸化膜半導体（ＮＭＯＳ）トランジスタを具備するＣ１に記載の装置。
［Ｃ４］
前記複数の抵抗器は、等しい抵抗値を有するＣ１に記載の装置。
［Ｃ５］
前記複数の抵抗器および前記追加の抵抗器は、等しい抵抗値を有するＣ１に記載の装置。
［Ｃ６］
前記複数の抵抗器は各々、第１の抵抗値を有し、前記追加の抵抗器は、前記第１の抵抗値とは異なる第２の抵抗値を有するＣ１に記載の装置。
［Ｃ７］
前記複数の抵抗器および前記追加の抵抗器は各々、少なくとも１キロオームの値を有するＣ１に記載の装置。
［Ｃ８］
前記複数のトランジスタのバルクノードに結合される第２の複数の抵抗器と、
前記第２の複数の抵抗器およびバルク電圧に結合される第２の追加の抵抗器とを更に具備するＣ１に記載の装置。
［Ｃ９］
前記バルク電圧は、交流（ＡＣ）接地または前記入力信号の直流（ＤＣ）電圧よりも低いバイアス電圧であるＣ８に記載の装置。
［Ｃ１０］
前記入力信号は入力高周波（ＲＦ）信号を具備し、前記出力信号は出力ＲＦ信号を具備するＣ１に記載の装置。
［Ｃ１１］
増幅されたＲＦ信号を提供するための電力増幅器を更に具備し、前記入力ＲＦ信号は、前記増幅されたＲＦ信号に基づいて導出されるＣ１０に記載の装置。
［Ｃ１２］
前記入力信号は、各トランジスタの降伏電圧よりも大きな信号振幅を有するＣ１に記載の装置。
［Ｃ１３］
積層構造で結合され、入力高周波（ＲＦ）信号を受信し、出力ＲＦ信号を提供する複数の金属酸化膜半導体（ＭＯＳ）トランジスタと、
前記複数のＭＯＳトランジスタのゲートに結合された複数の抵抗器と、
前記複数の抵抗器に結合され、前記複数のＭＯＳトランジスタのための制御信号を受信する追加の抵抗器と
を具備する集積回路。
［Ｃ１４］
前記複数のＭＯＳトランジスタのバルクノードに結合される第２の複数の抵抗器と、
前記第２の複数の抵抗器およびバルク電圧に結合される第２の追加の抵抗器とを更に具備するＣ１３に記載の集積回路。
［Ｃ１５］
複数の信号経路を実装するための複数のスイッチを具備し、高周波（ＲＦ）信号を受信し、前記複数の信号経路のうちの１つによって前記ＲＦ信号をルーティングするモジュールを具備し、前記複数のスイッチの各々は、
積層構造で結合された複数のトランジスタと、
前記複数のトランジスタのゲートに結合された複数の抵抗器と、
前記複数の抵抗器に結合され、前記複数のトランジスタのための制御信号を受信する追加の抵抗器と
を具備する装置。
［Ｃ１６］
前記モジュールは、アンテナに結合されたスイッチプレクサであるＣ１５に記載の装置。
［Ｃ１７］
前記モジュールは、前記ＲＦ信号を増幅するための少なくとも１つの電力増幅器（ＰＡ）を更に具備する電力増幅器であるＣ１５に記載の装置。
［Ｃ１８］
前記装置は無線通信デバイスであるＣ１５に記載の装置。
［Ｃ１９］
信号スイッチングを実行する方法であって、
第１の抵抗器を経由して、また更に複数の抵抗器を経由して、積層構造で結合された複数のトランジスタのゲートに制御信号を印加することと、
前記制御信号によってオンにされると、前記複数のトランジスタに入力信号を通すことと、
前記制御信号によってオフにされると、前記複数のトランジスタを通る前記入力信号をブロックすることと
を具備する方法。
［Ｃ２０］
前記複数のトランジスタがオンにされると、前記第１の抵抗器によって前記複数のトランジスタの寄生キャパシタンスによる信号損失を低減することを更に具備するＣ１９に記載の方法。
［Ｃ２１］
オフにされると、前記入力信号の信号振幅を前記複数のトランジスタにわたって均一に分割することを更に具備するＣ１９に記載の方法。
［Ｃ２２］
制御信号によってオンにされると入力信号を通過させるため、および、前記制御信号によってオフにされると前記入力信号をブロックするための手段と、
第１の抵抗器を介して、およびさらに複数の抵抗器を介して、前記入力信号を通過させるためおよびブロックするための手段に前記制御信号を印加するための手段とを具備する装置。
【図１】
0005559323.tif 000002
【図２】
0005559323.tif 000003
【図３Ａ】
0005559323.tif 000004
【図３Ｂ】
0005559323.tif 000005
【図４】
0005559323.tif 000006
【図５】
0005559323.tif 000007
【図６】
0005559323.tif 000008
【図７】
0005559323.tif 000009