(57)【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されるセラミック素体と、
前記複数の誘電体層上に交互に形成され、互いに重なる第１及び第２本体部、及び互いに重なる領域を有し、前記第１及び第２本体部の一面から前記セラミック素体の一面を介して露出するように延長して形成される第１及び第２リード部をそれぞれ含む複数の第１及び第２内部電極と、
前記セラミック素体の一面に形成され、前記一面において前記第１及び第２リード部にそれぞれ電気的に連結される第１及び第２外部電極と、
前記セラミック素体の一面に、前記第１及び第２リード部が露出する部分を覆うように形成される絶縁層と、を含み、
前記第１及び第２本体部の端部と前記第１及び第２リード部の端部とをそれぞれ連結する第１及び第２連結面が各々一つの傾斜面で形成され、前記第１及び第２リード部の前記第１及び第２連結面が始まる前記端部が前記第１及び第２本体部の前記第１及び第２連結面が終わる前記端部よりもその反対側の端部の近くに位置し、前記第１又は第２内部電極の全体長さの１／２をＡ、前記セラミック素体の中央から前記第１又は第２リード部の前記第１又は第２連結面が始まる前記端部までの長さをＢと規定したときに、Ｂ／Ａが０．０３≦Ｂ／Ａ≦０．９０の範囲を満たす、積層セラミックキャパシタ。
【請求項２】
前記第１及び第２連結面は平坦な傾斜面で形成されることを特徴とする、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１及び第２連結面は外側に凸状の傾斜面で形成されることを特徴とする、請求項１に記載の積層セラミックキャパシタ。
【請求項４】
第１セラミックシート上に、第１本体部と、前記第１本体部の一面から前記第１セラミックシートの一面を介して露出するように第１リード部を形成して第１内部電極を形成する段階と、
第２セラミックシート上に、前記第１本体部と重なる第２本体部と、前記第２本体部の一面から前記第２セラミックシートの一面を介して露出し、前記第１リード部と重なる領域を有するように第２リード部を形成して第２内部電極を形成する段階と、
前記第１及び第２内部電極が形成された前記第１及び第２セラミックシートを交互に複数個積層して焼成することでセラミック素体を形成する段階と、
前記セラミック素体の一面に、前記一面において前記第１及び第２リード部にそれぞれ電気的に連結されるように第１及び第２外部電極を形成する段階と、
前記セラミック素体の一面に、前記第１及び第２リード部が露出する部分を覆うように絶縁層を形成する段階と、を含み、
前記第１及び第２本体部の端部と前記第１及び第２リード部の端部とをそれぞれ連結する第１及び第２連結面を各々一つの傾斜面で形成し、前記第１及び第２リード部の前記第１及び第２連結面が始まる前記端部を前記第１及び第２本体部の前記第１及び第２連結面が終わる前記端部よりもその反対側の端部の近くに位置させ、前記第１又は第２内部電極の全体長さの１／２をＡ、前記セラミック素体の中央から前記第１又は第２リード部の前記第１又は第２連結面が始まる前記端部までの長さをＢと規定したときに、Ｂ／Ａが０．０３≦Ｂ／Ａ≦０．９０の範囲を満たす、積層セラミックキャパシタの製造方法。
【請求項５】
前記第１及び第２内部電極を形成する段階において、前記第１及び第２連結面を平坦な傾斜面で形成することを特徴とする、請求項４に記載の積層セラミックキャパシタの製造方法。
【請求項６】
前記第１及び第２内部電極を形成する段階において、前記第１及び第２連結面を外側に凸状の傾斜面で形成することを特徴とする、請求項４に記載の積層セラミックキャパシタの製造方法。
【請求項７】
前記絶縁層を形成する段階において、前記絶縁層は、前記セラミック素体の一面に、前記第１及び第２リード部が露出する部分を全て覆うようにセラミックスラリーを塗布して形成することを特徴とする、請求項４に記載の積層セラミックキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタ及びその製造方法に関する。
【背景技術】
【０００２】
セラミック材料を用いる電子部品としては、キャパシタ、インダクタ、圧電素子、バリスタ及びサーミスタなどが挙げられる。
【０００３】
上記セラミック電子部品のうち積層セラミックキャパシタ（ＭＬＣＣ；Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型で、かつ、高容量が保障され、実装が容易である利点を有する電子部品である。
【０００４】
上記積層セラミックキャパシタは、液晶表示装置（ＬＣＤ；Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマディスプレイパネル（ＰＤＰ；Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの映像機器、コンピュータ、個人携帯用端末機（ＰＤＡ；Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）及び携帯電話などの各種電子製品の回路基板に装着されて電気を充電又は放電する機能を果すチップ形態のコンデンサである。
【０００５】
上記積層セラミックキャパシタは、複数の誘電体層と、一つの誘電体層を挟んで互いに対向して配置される内部電極と、内部電極に電気的に接続される外部電極と、を含むことができる。
【０００６】
近年、電子製品の小型化に伴い、このような電子製品に用いられる積層セラミックキャパシタに対しても超小型化及び超高容量化が求められている。
【０００７】
そのため、製品の超小型化のために誘電体層及び内部電極の厚さを薄くし、製品の超高容量化のために内部電極が形成される誘電体層の積層数を増加させたセラミックキャパシタが製造されているが、このような構成だけで製品の容量を増加させるには限界があった。
【０００８】
製品の容量増加のために内部電極が重なる領域を増加させ、内部電極の引出部を、例えばセラミック素体の下面のようにセラミック素体の何れか一つの同一面に統一して下面実装できるようにした構造の積層セラミックキャパシタが開示されている。
【０００９】
しかし、前記下面実装タイプの積層セラミックキャパシタは、内部電極が互いに重なる露出区間の長さが長くてショート発生の可能性が高いという問題点があった。
【００１０】
下記特許文献１は、基板の同一面に内部電極のリード部が引出される構造を有するが、リード部と内部電極との連結部分が傾斜面を有する構造については開示していない。
【００１１】
下記特許文献２は、リード部と内部電極との連結部分が傾斜するように形成されるが、内部電極がセラミック素子の両端面を介して交互に引出される構造について開示している。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１０‐２８９８３７号公報
【特許文献２】特開２００４‐２２８５１４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、容量を増加させるとともに、内部電極が互いに重なる露出区間の長さを短縮して、ショート発生の可能性を減少させることができる積層セラミックキャパシタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の一側面は、複数の誘電体層が積層されるセラミック素体と、上記複数の誘電体層上に交互に形成され、互いに重なる第１及び第２本体部、及び互いに重なる領域を有し、上記第１及び第２本体部の一面から上記セラミック素体の一面を介して露出するように延長して形成される第１及び第２リード部をそれぞれ含む複数の第１及び第２内部電極と、上記セラミック素体の一面に形成され、上記第１及び第２リード部にそれぞれ電気的に連結される第１及び第２外部電極と、上記セラミック素体の一面に、上記第１及び第２リード部が露出する部分を覆うように形成される絶縁層と、を含み、上記第１及び第２本体部の端部と上記第１及び第２リード部の端部をそれぞれ延長する第１及び第２連結面が傾斜面で形成され、上記第１又は第２内部電極の全体長さの１／２をＡ、上記セラミック素体の中央から上記第１又は第２リード部の上記第１又は第２連結面が始まる点までの長さをＢと規定したときに、Ｂ／Ａが０．０３≦Ｂ／Ａ≦０．９０の範囲を満たす積層セラミックキャパシタを提供する。
【００１５】
本発明において、上記第１及び第２連結面は平坦な傾斜面で形成されることができる。
【００１６】
本発明において、上記第１及び第２連結面は外側に凸状の傾斜面で形成されることができる。
【００１７】
本発明の他の側面は、第１セラミックシート上に、第１本体部と、上記第１本体部の一面から上記第１セラミックシートの一面を介して露出するように第１リード部を形成して第１内部電極を形成する段階と、第２セラミックシート上に、上記第１本体部と重なる第２本体部と、上記第２本体部の一面から上記第２セラミックシートの一面を介して露出し、上記第１リード部と重なる領域を有するように第２リード部を形成して第２内部電極を形成する段階と、上記第１及び第２内部電極が形成された上記第１及び第２セラミックシートを交互に複数個積層して焼成することでセラミック素体を形成する段階と、上記セラミック素体の一面に、上記第１及び第２リード部にそれぞれ電気的に連結されるように第１及び第２外部電極を形成する段階と、上記セラミック素体の一面に、上記第１及び第２リード部が露出する部分を覆うように絶縁層を形成する段階と、を含み、上記第１及び第２本体部の端部と上記第１及び第２リード部の端部をそれぞれ延長する第１及び第２連結面を傾斜面で形成し、上記第１又は第２内部電極の全体長さの１／２をＡ、上記セラミック素体の中央から上記第１又は第２リード部の上記第１又は第２連結面が始まる点までの長さをＢと規定したときに、Ｂ／Ａが０．０３≦Ｂ／Ａ≦０．９０の範囲を満たす積層セラミックキャパシタの製造方法を提供する。
【００１８】
本発明において、上記絶縁層は、上記セラミック素体の一面に、上記第１及び第２リード部が露出する部分を全て覆うようにセラミックスラリーを塗布して形成することができる。
【発明の効果】
【００１９】
本発明によると、積層セラミックキャパシタの容量を増加させるとともに、第１及び第２リード部が互いに重なる露出区間の長さを短縮してショート発生の可能性を減少させることにより、信頼性を向上させることができる効果がある。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示す透明斜視図である。
【図２】図１の積層セラミックキャパシタを実装する方向から示す透明斜視図である。
【図３】図１の積層セラミックキャパシタの第１及び第２内部電極を示す横断面図である。
【図４】図３に第１及び第２外部電極と絶縁層が形成された構造を示す横断面図である。
【図５】本発明の他の実施形態による積層セラミックキャパシタの第１及び第２内部電極を示す横断面図である。
【図６】図５に第１及び第２外部電極と絶縁層が形成された構造を示す横断面図である。
【図７】図５の第１及び第２内部電極がｙ‐方向に積層された構造を示す横断面図である。
【発明を実施するための形態】
【００２１】
以下、添付の図面を参照して本発明の好ましい実施形態について説明する。
【００２２】
しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。
【００２３】
また、本発明の実施形態は当該技術分野における平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
【００２４】
図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがある。
【００２５】
図１は本発明の一実施形態による積層セラミックキャパシタを概略的に示す透明斜視図であり、図２は図１の積層セラミックキャパシタを実装する方向から示す透明斜視図であり、図３は図１の積層セラミックキャパシタの第１及び第２内部電極を示す横断面図であり、図４は図３に第１及び第２外部電極と絶縁層が形成された構造を示す横断面図である。
【００２６】
本発明の一実施形態によると、ｘ‐方向は第１及び第２外部電極１３１、１３２が所定の間隔をおいて形成される方向であり、ｙ‐方向は第１及び第２内部電極１２１、１２２が誘電体層１１１を挟んで積層される方向であり、z‐方向は第１及び第２内部電極１２１、１２２の第１及び第２リード部１２１ａ、１２２ａが露出するセラミック素体１１０の幅方向であることができる。
【００２７】
図１から図４を参照すると、本実施形態による積層セラミックキャパシタは、セラミック素体１１０と、セラミック素体１１０の内部に形成される第１及び第２内部電極１２１、１２２と、セラミック素体１１０の一面に形成される第１及び第２外部電極１３１、１３２と、絶縁層１４０と、を含む。
【００２８】
本実施形態において、セラミック素体１１０は、互いに対向する第１面１及び第２面２と、第１面１及び第２面２を連結する第３面３及び第４面４と、第５面５及び第６面６と、を有することができる。本実施形態によると、セラミック素体１１０の第１面１は、回路基板の実装領域に配置される実装面になることができる。
【００２９】
セラミック素体１１０の形状は特に制限されないが、図示されたように、第１面から第６面１、２、３、４、５、６を有する六面体形状であることができる。また、セラミック素体１１０の寸法は特に制限されず、例えば、１．０ｍｍ×０．５ｍｍのサイズに構成して高容量を有する積層セラミックキャパシタを構成することができる。
【００３０】
セラミック素体１１０は、複数の誘電体層１１１を積層してから焼成して形成することができる。この際、セラミック素体１１０を構成する複数の誘電体層１１１は焼結した状態で、隣接する誘電体層１１１同士の境界は確認できない程度に一体化されることができる。
【００３１】
誘電体層１１１は、セラミック粉末、有機溶剤及び有機バインダーを含有するセラミックグリーンシートの焼成により形成されることができる。上記セラミック粉末は、高い誘電率を有する物質であり、これに制限されるものではないが、例えば、チタン酸バリウム（ＢａＴｉＯ３）系材料又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などを用いることができる。
【００３２】
第１及び第２内部電極１２１、１２２は、誘電体層１１１を形成する複数のセラミックシート上に形成されて交互に積層された後、一つの誘電体層１１１を挟んで互いに対向するように、セラミック素体１１０の内部にｙ‐方向に沿って配置されることができる。
【００３３】
第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。本実施形態によると、第１及び第２内部電極１２１、１２２は、積層セラミックキャパシタの実装面、即ち、第１面１に対して垂直に配置されることができる。
【００３４】
第１及び第２内部電極１２１、１２２は、誘電体層１１１の少なくとも一面に導電性金属を含有する導電性ペーストを印刷して形成することができる。この際、上記導電性金属は、これに制限されるものではないが、Ｎｉ、Ｃｕ、Ｐｄ、又はこれらの合金であることができる。また、上記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などが挙げられるが、本発明はこれに限定されるものではない。
【００３５】
本実施形態において、第１及び第２内部電極１２１、１２２は、ｙ‐方向に互いに重なる第１及び第２本体部と、上記第１及び第２本体部の一面からセラミック素体１１０の第１面１に延長して第１面１を介して露出する第１及び第２リード部１２１ａ、１２２ａと、を有することができる。
【００３６】
この際、第１及び第２リード部１２１ａ、１２２ａは互いに重なる領域を有することができる。第１及び第２リード部１２１ａ、１２２ａの露出した部分はセラミック素体１１０の第１面１に形成される第１及び第２外部電極１３１、１３２に接触してそれぞれ電気的に連結されることができる。
【００３７】
本実施形態において、誘電体層１１１の第１リード部１２１ａの一端部と第２リード部１２２ａの他端部に隣接した位置には、互いに重ならない幅方向の第１及び第２マージン部が設けられることができる。
【００３８】
従来の下面実装積層セラミックキャパシタでは、このような幅方向のマージン部が大体直角の溝形状に形成される反面、本実施形態では、第１及び第２本体部の端部と第１及び第２リード部１２１ａ、１２２ａの端部をそれぞれ延長する第１及び第２連結面が傾斜面で形成されることができ、これにより誘電体層１１１の上記第１及び第２マージン部もまた上記第１及び第２連結面に対応する面が傾斜面で形成されることができる。
【００３９】
このように傾斜面で形成された第１及び第２連結面は、従来のキャパシタに比べて増加した重なり領域Ａ１が減少した重なり領域Ａ２より大きくなるため、容量を増加させ、ｚ‐方向のマージン部を減少させて誘電体層１１１の段差を減少させることによりクラック発生の可能性を低減することができる。
【００４０】
本実施形態において、第１及び第２連結面は平坦な傾斜面で形成されることができる。
【００４１】
この際、第１又は第２内部電極１２１、１２２の長さの１／２をＡ、セラミック素体１１０の中央から第１又は第２リード部１２１ａ、１２２ａの上記第１又は第２連結面が始まる点までの長さをＢと規定したときに、Ｂ／Ａが０．０３≦Ｂ／Ａ≦０．９０の範囲を満たすことができ、このような範囲内でショート発生の減少効果が最大化されることができる。
【００４２】
このような長さの数値限定は、従来のキャパシタに比べて、第１及び第２リード部１２１ａ、１２２ａの第１及び第２連結面が始まる点をセラミック素体１１０の中央に移動させて、容量増大効果を奏するとともにショート率を減少させるためである。
【００４３】
例えば、Ｂ／Ａが０．０３未満である場合には、第１及び第２リード部１２１ａ、１２２ａの間の余裕空間の確保が十分になされず、ショート率の減少効果が十分でない可能性があり、Ｂ／Ａが０．９を超える場合には、外部電極との接触面積が減少しすぎて接触不良及び容量散布の問題が発生し得る。
【００４４】
また、上記第１及び第２連結面により増加した重なり領域が減少した重なり領域より大きくなるため、容量を増加させ、ｚ‐方向のマージン部を減少させて誘電体層１１１の段差を減少させることによりクラック発生の可能性を低減することができる。
【００４５】
第１及び第２外部電極１３１、１３２は、第１及び第２リード部１２１ａ、１２２ａにそれぞれ接触して電気的に連結される。第１外部電極１３１は第１リード部１２１ａのうち第２リード部１２２ａと重ならない領域に連結され、第２外部電極１３２は第２リード部１２２ａのうち第１リード部１２１ａと重ならない領域に連結されることができる。
【００４６】
図４の右側の図面には、第１内部電極１３１の第１マージン部と第２内部電極１２２の第２リード部１２２ａが重なる領域が点線で表示されている。
【００４７】
絶縁層１４０はセラミック素体１１０の第１面１の第１及び第２外部電極１３１、１３２の間に形成されることができる。絶縁層１４０は、セラミック素体１１０の第１面１に露出する第１及び第２リード部１２１ａ、１２２ａの露出部分を覆い、必要に応じて、第１及び第２リード部１２１ａ、１２２ａが重なる領域を全て覆うように形成されることができる。
【００４８】
また、絶縁層１４０は、第１及び第２外部電極１３１、１３２の間のセラミック素体１１０の第１面１を完全に覆うように形成されることができる。しかし、本発明はこれに限定されるものではなく、絶縁層１４０が、第１及び第２リード部１２１ａ、１２２ａが重なる領域のみを覆うように形成され、第１及び第２外部電極１３１、１３２と所定の間隔をおくように形成されることができる。
【００４９】
このように形成される絶縁層１４０は、第１及び第２内部電極１２１、１２２と第１及び第２外部電極１３１、１３２との間のショートを防止し、耐湿特性低下などの内部欠陥を防止する機能などを行うことができる。
【００５０】
図５は本発明の他の実施形態による積層セラミックキャパシタの第１及び第２内部電極を示す横断面図であり、図６は図５に第１及び第２外部電極と絶縁層が形成された構造を示す横断面図であり、図７は図５の第１及び第２内部電極がｙ‐方向に積層された構造を示す横断面図である。以下、上述した一実施形態と異なる構成要素を中心に説明し、同一の構成要素に関する詳細な説明は省略する。
【００５１】
図５から図７を参照すると、本実施形態の積層セラミックキャパシタは、第１及び第２内部電極１２１、１２２において第１及び第２本体部の端部と第１及び第２リード部１２１ａ、１２２ａの端部をそれぞれ延長する第１及び第２連結面が外側に凸状の曲面で形成されることができる。
【００５２】
この際、第１又は第２内部電極１２１、１２２の長さの１／２をＡ、セラミック素体１１０の中央から第１又は第２リード部１２１ａ、１２２ａの上記第１又は第２連結面が始まる点までの長さをＢと規定したときに、Ｂ／Ａが０．０３≦Ｂ／Ａ≦０．９０の範囲を満たすことができ、このような範囲内でショート発生減少効果が最大化されることができる。
【００５３】
例えば、Ｂ／Ａが０．０３未満である場合には、第１及び第２リード部１２１ａ、１２２ａの間の余裕空間の確保が十分になされず、ショート率の減少効果が十分でない可能性があり、Ｂ／Ａが０．９を超える場合には、外部電極との接触面積が減少しすぎて接触不良及び容量散布の問題が発生し得る。
【００５４】
また、上記第１及び第２連結面により増加した重なり領域（Ｃ）が減少した重なり領域（Ｄ）より大きくなるため、容量を増加させ、ｚ‐方向のマージン部を減少させて誘電体層１１１の段差を減少させることによりクラック発生の可能性を低減することができる。
【００５５】
以下、本発明の積層セラミックキャパシタを製造する方法に関する実施形態について説明する。
【００５６】
先ず、複数の第１及び第２セラミックシートを準備する。
【００５７】
上記第１及び第２セラミックシートは、セラミック素体１１０の誘電体層１１１を形成するためのものであり、セラミック粉末、ポリマー及び溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレードなどの工法により、数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作することができる。
【００５８】
上記セラミック粉末は、チタン酸バリウム（ＢａＴｉＯ３）系物質を含有することができる。しかし、本発明はこれに制限されず、上記セラミック粉末は、チタン酸バリウム（ＢａＴｉＯ３）にカルシウム（Ｃａ）及びジルコニウム（Ｚｒ）などが一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙ）Ｚｒｙ）Ｏ３又はＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３などを含有することができる。
【００５９】
上記スラリーは、上記セラミック粉末物質にセラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤を配合し、バスケットミル（ｂａｓｋｅｔ  ｍｉｌｌ）を利用して製造することができる。
【００６０】
次に、上記第１及び第２セラミックシートの少なくとも一面に、所定の厚さに導電性ペーストを印刷して第１及び第２内部電極１２１、１２２を形成する。
【００６１】
第１内部電極１２１は、第１本体部と、上記第１本体部の一面から上記第１セラミックシートの一面を介して露出する第１リード部１２１ａと、を有するように形成し、この際、第１リード部１２１ａの一角部には第１マージン部が設けられる。
【００６２】
第２内部電極１２２は、ｙ‐方向に上記第１本体部と互いに重なる第２本体部と、上記第２本体部の一面から上記第２セラミックシートの一面を介して露出する第２リード部１２２ａと、を有するように形成し、この際、第２リード部１２２ａの他の角部には第１マージン部と重ならない第２マージン部が設けられる。
【００６３】
上記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などが挙げられ、上記導電性ペーストは、金属粉末、セラミック粉末及びシリカ（ＳｉＯ２）粉末などを含むことができる。
【００６４】
この際、第１及び第２本体部の端部と第１及び第２リード部１２１ａ、１２２ａの端部をそれぞれ延長する第１及び第２連結面は傾斜面で形成し、例えば、平坦な傾斜面で形成するか外側に凸状の曲面を有するように形成することができるが、本発明はこれに限定されるものではない。
【００６５】
この際、第１又は第２内部電極１２１、１２２の全体長さの１／２をＡ、セラミック素体１１０の中央から上記第１又は第２リード部１２１ａ、１２２ａの上記第１又は第２連結面が始まる点までの長さをＢと規定したときに、Ｂ／Ａが０．０３≦Ｂ／Ａ≦０．９０の範囲を満たすように形成することができる。
【００６６】
次に、第１及び第２内部電極１２１、１２２が形成された上記複数の第１及び第２セラミックシートを交互に積層し、積層方向から加圧して積層された第１及び第２セラミックシートと第１及び第２内部電極１２１、１２２を互いに圧着させる。このようにして複数の誘電体層１１１と複数の第１及び第２内部電極１２１、１２２が交互に積層される積層体を構成する。
【００６７】
次に、上記積層体をそれぞれの積層セラミックキャパシタに対応する領域ごとに切断してチップ化し、切断したチップを高温で仮焼及び焼成してから研磨して第１及び第２内部電極１２１、１２２を有するセラミック素体１１０を完成する。
【００６８】
次に、セラミック素体１１０の第１面１に、第１及び第２リード部１２１ａ、１２２ａが露出する部分にそれぞれ接触して電気的に連結されるように第１及び第２外部電極１３１、１３２を形成する。
【００６９】
第１外部電極１３１は、セラミック素体１１０の第１面１において第１リード部１２１ａのうち第２リード部１２２ａと重ならない領域に、セラミック素体１１０の厚さ方向に沿って垂直に長く形成することができる。第２外部電極１３２は、セラミック素体１１０の第１面１において第２リード部１２２ａのうち第１リード部１２１ａと重ならない領域に、セラミック素体１１０の厚さ方向に沿って垂直に長く形成することができる。
【００７０】
このような構成により、セラミック素体１１０の第１面１が基板などに実装するための実装面になることができる。
【００７１】
次に、セラミック素体１１０の第１面１に、第１及び第２リード部１２１ａ、１２２ａが露出する部分を全て覆うようにセラミックスラリーを塗布して絶縁層１４０を形成する。上記スラリーを塗布する方法としては、例えば、スプレー方式又はローラを利用する方法などが挙げられるが、本発明はこれに限定されるものではない。
【００７２】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求範囲に記載の本発明の技術的事項から外れない範囲内で様々な修正及び変形が可能であるということは当技術分野における通常の知識を有する者にとって自明であろう。
【符号の説明】
【００７３】
１  第１面
２  第２面
３  第３面
４  第４面
５  第５面
６  第６面
１１０  セラミック素体
１１１  誘電体層
１２１、１２２  第１及び第２内部電極
１２１ａ、１２２ａ  第１及び第２リード部
１３１、１３２  第１及び第２外部電極
１４０  絶縁層
【図１】
0005632023.tif 000002
【図２】
0005632023.tif 000003
【図３】
0005632023.tif 000004
【図４】
0005632023.tif 000005
【図５】
0005632023.tif 000006
【図６】
0005632023.tif 000007
【図７】
0005632023.tif 000008