(57)【特許請求の範囲】
【請求項１】
機械駆動系において障害が発生した場合に、前記機械駆動系を安全性が保たれる状態に切り換えるリレーを制御するフェールセーフリレードライバ回路において、
前記リレーに電源を供給する電源回路と、
当該電源回路にパルス電圧を供給するスイッチング回路とを備え、
前記電源回路は、互いに巻き数が異なる一次コイルと二次コイルを有するインダクタを備え、
前記スイッチング回路は、前記インダクタにパルス電圧を供給し、
前記インダクタは、前記スイッチング回路がオンの期間に電流を充電し、オフの期間に放電し、前記オフの期間において、前記電源回路の電圧を高電位にポンプアップさせ、
前記リレーは、前記電源回路に接続され、前記電源回路において電源電圧がポンプアップした場合に駆動し、
前記一次コイルは、前記スイッチング回路を介して前記電源回路に接続し、
前記二次コイルは、前記電源回路に接続されかつ接地されていることを特徴とするフェールセーフリレードライバ回路。
【請求項２】
機械駆動系において障害が発生した場合に、前記機械駆動系を安全性が保たれる状態に切り換える第１リレー及び第２リレーを制御するフェールセーフリレードライバ回路において、
前記第１リレーを制御する第１ドライバ回路及び前記第２リレーを制御する第２ドライバ回路を備え、
前記第１ドライバ回路は、
前記第１リレーに電源を供給する第１電源回路と、
当該第１電源回路にパルス電圧を供給する第１スイッチング回路と、
パルス信号を入力し、当該パルス信号に基づいて前記第１スイッチング回路を駆動させる第１スイッチング駆動回路と、
前記第１リレーが動作するともに充電を開始する第１遅延用コンデンサと、
当該第１遅延用コンデンサの電圧がトリガ電圧を超えた場合にオンとなり、前記第１遅延用コンデンサが完全に放電した場合にオフとなる遅延用スイッチング回路とを有し、
前記第１電源回路は、第１インダクタ及び当該第１インダクタに対して並列に接続した第２遅延用コンデンサと、
を有し、
前記第１スイッチング回路は、前記第１インダクタにパルス電圧を供給し、
前記第１インダクタは、前記第１スイッチング回路がオンの期間に電流を充電し、オフの期間に放電し、前記オフの期間において、前記第１電源回路の電圧を高電位にポンプアップさせ、
前記第１リレーは、前記第１電源回路に並列に接続され、前記第１電源回路において電源電圧がポンプアップした場合に駆動し、
前記第２ドライバ回路は、
前記第２リレーに電源を供給する第２電源回路と、
前記遅延用スイッチング回路がオンになり、前記第１遅延用コンデンサが放電した電流によって動作を開始し、前記第２電源回路にパルス電圧を供給する第２スイッチング回路と、
パルス信号を入力し、当該パルス信号に基づいて前記第２スイッチング回路を駆動させる第２スイッチング駆動回路と、
を有し、
前記第２電源回路は、第２インダクタを有し、
前記第２スイッチング回路は、前記第２インダクタにパルス電圧を供給し、
前記第２インダクタは、前記第１スイッチング回路がオンの期間に電流を充電し、オフの期間に放電し、前記オフの期間において、前記第２電源回路の電圧を高電位にポンプアップさせ、
前記第２リレーは、前記第２電源回路に並列に接続され、前記第２電源回路において電源電圧がポンプアップした場合に駆動し、
前記第１スイッチング駆動回路及び前記第２スイッチング駆動回路は、同一のパルス信号を入力し、
当該パルス信号の入力が断たれた場合に、前記第２遅延用コンデンサが放電して、前記第２リレーの動作が停止した後に、前記第１リレーの動作が停止することを特徴とするフェールセーフリレードライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機械駆動系において障害が発生した場合に、安全性が保たれるように制御するフェールセーフリレードライバ回路に関する。
【背景技術】
【０００２】
従来より、モータのような機械駆動系を運転する場合、フェールセーフ性を保つために一般にリレー（継電器・電磁接触器等）が使用される。また、リレーを制御するために、電子回路を使用して、電子回路の半導体（トランジスタ等）をスイッチングさせ、半導体の能動状態をチェックしながらリレーを動作させるのが一般的である。
【０００３】
従来のこの種の技術としては、直列に接続されたリレーを用い、リレーの短絡故障による誤出力の確率を少なくしたフェールセーフ出力回路が提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２２６６１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的に、フェールセーフ性を保つために使用されるリレーに対する出力電圧の供給は、トランジスタのスイッチング動作によって行われる。また、出力電圧の供給の安定化を図るために、出力電圧の変化分をフィードバックし、フィードバックした変化分に基づいて、トランジスタをオンにするｔＯＮ期間を制御することが行われている。
【０００６】
しかし、フィードバック系を用いて制御する場合には、回路が複雑になるばかりではなく、フィードバックループを有するため、フィードバック故障の原因となる発振現象を完全に避けることが可能であるとは言い切れない。このため、フィードバック故障のおそれを有する以上、フェールセーフ性を保つことが困難であるとされてきた。
【０００７】
また、リレーをトランジスタにて直接ドライブすると、トランジスタがショートモードで故障した場合、リレーは誤動作してしまう。そこで、トランス経由にてリレーをドライブする回路とし、直流分をカットして誤動作を防止しているのが従来の方法である。しかしながら、この場合、トランス経由とした分、回路が大型になり、リレーに対して出力電圧を供給する効率が低下してしまう恐れがある。
【０００８】
本発明は、このような問題点を解決し、フェールセーフ性を保ちつつ、リレーの駆動電圧の制御にフィードバックループを用いることがない、安定した駆動電圧の出力を得ることができるフェールセーフリレードライバ回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記目的を達成するため、本発明は、次に記載する構成を備えている。
【００１０】
（１）  機械駆動系において障害が発生した場合に、前記機械駆動系を安全性が保たれる状態に切り換えるリレーを制御するフェールセーフリレードライバ回路において、前記リレーに電源を供給する電源回路と、当該電源回路にパルス電圧を供給するスイッチング回路とを備え、前記電源回路は、互いに巻き数が異なる一次コイルと二次コイルを有するインダクタを備え、前記スイッチング回路は、前記インダクタにパルス電圧を供給し、前記インダクタは、前記スイッチング回路がオンの期間に電流を充電し、オフの期間に放電し、前記オフの期間において、前記電源回路の電圧を高電位にポンプアップさせ、前記リレーは、前記電源回路に接続され、前記電源回路において電源電圧がポンプアップした場合に駆動し、前記一次コイルは、前記スイッチング回路を介して前記電源回路に接続し、前記二次コイルは、前記電源回路に接続されかつ接地されていることを特徴とするフェールセーフリレードライバ回路。
【００１１】
（１）によれば、インダクタに充電したエネルギーによってポップアップ出力を発生させて、駆動電圧をリレーに伝達することにより、リレーを駆動制御することが可能になる。これにより、フィードバックループを形成することなくリレーの駆動制御が可能になり、フィードバック系の駆動制御よりも、回路の簡略化を実現するとともに、発振現象によるフィードバック系の故障対策を持たせる必要がなくなる。また、エネルギーの伝達によってリレーを駆動制御しているため、エネルギーが失われればリレーの動作は停止することになる。したがって、電源を断つことにより、確実にリレーの動作を停止させることが可能になり、フェールセーフ性を持たせることが可能になる。
【００１３】
更に、（１）によれば、フィードバックループを構成することなく、しかも、インダクタンス電流によってリレーの駆動に必要な電力を供給し、リレーの駆動に使われない余剰電力は、電源に帰還される。これにより、高効率でしかもリレーに駆動電圧を安定して出力することが可能になる。
【００１４】
（２）  機械駆動系において障害が発生した場合に、前記機械駆動系を安全性が保たれる状態に切り換える第１リレー及び第２リレーを制御するフェールセーフリレードライバ回路において、前記第１リレーを制御する第１ドライバ回路及び前記第２リレーを制御する第２ドライバ回路を備え、前記第１ドライバ回路は、前記第１リレーに電源を供給する第１電源回路と、当該第１電源回路にパルス電圧を供給する第１スイッチング回路と、パルス信号を入力し、当該パルス信号に基づいて前記第１スイッチング回路を駆動させる第１スイッチング駆動回路と、前記第１リレーが動作するともに充電を開始する第１遅延用コンデンサと、当該第１遅延用コンデンサの電圧がトリガ電圧を超えた場合にオンとなり、前記第１遅延用コンデンサが完全に放電した場合にオフとなる遅延用スイッチング回路とを有し、前記第１電源回路は、第１インダクタ及び当該第１インダクタに対して並列に接続した第２遅延用コンデンサと、を有し、前記第１スイッチング回路は、前記第１インダクタにパルス電圧を供給し、前記第１インダクタは、前記第１スイッチング回路がオンの期間に電流を充電し、オフの期間に放電し、前記オフの期間において、前記第１電源回路の電圧を高電位にポンプアップさせ、前記第１リレーは、前記第１電源回路に並列に接続され、前記第１電源回路において電源電圧がポンプアップした場合に駆動し、前記第２ドライバ回路は、前記第２リレーに電源を供給する第２電源回路と、前記遅延用スイッチング回路がオンになり、前記第１遅延用コンデンサが放電した電流によって動作を開始し、前記第２電源回路にパルス電圧を供給する第２スイッチング回路と、パルス信号を入力し、当該パルス信号に基づいて前記第２スイッチング回路を駆動させる第２スイッチング駆動回路と、を有し、前記第２電源回路は、第２インダクタを有し、前記第２スイッチング回路は、前記第２インダクタにパルス電圧を供給し、前記第２インダクタは、前記第１スイッチング回路がオンの期間に電流を充電し、オフの期間に放電し、前記オフの期間において、前記第２電源回路の電圧を高電位にポンプアップさせ、前記第２リレーは、前記第２電源回路に並列に接続され、前記第２電源回路において電源電圧がポンプアップした場合に駆動し、前記第１スイッチング駆動回路及び前記第２スイッチング駆動回路は、同一のパルス信号を入力し、当該パルス信号の入力が断たれた場合に、前記第２遅延用コンデンサが放電して、前記第２リレーの動作が停止した後に、前記第１リレーの動作が停止することを特徴とするフェールセーフリレードライバ回路。
【００１５】
（２）によれば、２つのリレーを用いた二重系において、インダクタに充電したエネルギーによってポップアップ出力を発生させて、駆動電圧をリレーに伝達することにより、リレーを駆動制御することが可能になる。これにより、フィードバックループを形成することなくリレーの駆動制御が可能になり、フィードバック系の駆動制御よりも、回路の簡略化を実現するとともに、発振現象によるフィードバック系の故障対策を持たせる必要がなくなる。また、例えば、第１リレーを動作させた後に、ｔ１の時間遅延させて第２リレーを動作させ、第２リレーの動作を停止させてから、ｔ２の時間遅延させて第１リレーの動作を停止させる、という制御を行う場合、コンデンサに蓄えられたエネルギーの伝達によって第１、第２リレーを駆動制御している。このため、エネルギーが失われればリレーの動作は停止することになる。したがって、電源を断つことにより、確実にリレーの動作を停止させることが可能になり、フェールセーフ性を持たせることが可能になる。
【発明の効果】
【００１６】
本発明によれば、フェールセーフ性を保ちつつ、リレーの駆動電圧の制御にフィードバックループを用いることがない、安定した駆動電圧の出力を得ることができるフェールセーフリレードライバ回路を提供することが可能になる。
【図面の簡単な説明】
【００１７】
【図１】本発明のフェールセーフリレードライバ回路を有するフェールセーフ系を示す説明図である。
【図２】本発明の第１実施形態におけるフェールセーフリレードライバ回路の構成を示す回路図である。
【図３】図２におけるＡ点における電圧の変化を示すグラフである。
【図４】図２におけるＢ点における電圧の変化を示すグラフである。
【図５】２つのリレーを機械駆動系に接続してなる二重系のフェールセーフ構造を示す図である。
【図６】図５の２つのリレーの動作タイミングを示す図である。
【図７】本発明の第２実施形態におけるフェールセーフリレードライバ回路の構成を示す回路図である。
【図８】コンデンサＣ３における時間と電圧との関係を示す図である。
【図９】第１スイッチング駆動回路、第２スイッチング駆動回路に入力する信号が断たれた場合における、時間とリレーＭ１への印加電圧と関係を示す図である。
【図１０】本発明のフェールセーフリレードライバ回路の動作原理を説明するための回路図である。
【図１１】トランジスタＴＲ１のオン・オフのタイミングと、インダクタ電流ＩＬとの関係を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
【００１９】
図１は本発明のフェールセーフリレードライバ回路を有するフェールセーフ系を示す説明図である。フェールセーフリレードライバ回路１は、フェールセーフリレー２（以下、単に、リレーと称する）の駆動制御を行うものである。そして、フェールセーフリレー２が動作している場合には、機械的駆動系３が動作可能な状態となり、フェールセーフリレー２が動作していない場合には、機械的駆動系３が動作不可能な状態となる。すなわち、機械的駆動系３が駆動している時に、フェールセーフリレードライバ回路１がフェールセーフリレー２の動作を停止させることにより、機械的駆動系３が停止するようになる。機械的駆動系３としては、例えば、産業機械のモータが該当する。
【００２０】
図１０は、本発明のフェールセーフリレードライバ回路の動作原理を説明するための回路図である。フェールセーフリレードライバ回路は、主に、図１０に示すように、トランジスタＴＲ１、インダクタＬ１、抵抗Ｒ１、Ｒ２、コンデンサＣ１、Ｃ２、ダイオードＤ１、Ｄ２によって構成されている。トランジスタＴＲ１のゲートにはコンデンサＣ１と抵抗Ｒ１が直列に接続されている。また、トランジスタＴＲ１のゲートとコンデンサＣ１との間に、抵抗Ｒ２、ダイオードＤ１が接続され、抵抗Ｒ２、ダイオードＤ１及びトランジスタＴＲ１のソースは設置されている。そして、抵抗Ｒ１及びトランジスタＴＲ１のソース間に、トランジスタＴＲ１をオン・オフさせる駆動信号が印加される。この駆動信号は、パルス電圧である。
【００２１】
コンデンサＣ２とインダクタＬ１とダイオードＤ１とが直列に接続されており、さらに、コンデンサＣ２とダイオードＤ１とが接続されている。また、コンデンサＣ２に対してリレーＭが並列に接続されている。リレーＭは、動作している場合に機械駆動系３を運転可能な状態にするものであり、リレーＭが停止している場合には、機械駆動系３は運転不可能な状態となる。
【００２２】
また、インダクタＬ１とダイオードＤ２との間に、トランジスタＴＲ１のドレインが接続されている。そして、コンデンサＣ２とインダクタＬ１との間に過電流防止素子Ｆ１が接続されている。この過電流防止素子Ｆ１を介してコンデンサＣ２とインダクタＬ１との間に電源電圧Ｅ０が印加される。このように、コンデンサＣ２とインダクタＬ１とダイオードＤ１とによって、リレーＭを駆動させるための電源回路が形成される。
【００２３】
このように構成されたフェールセーフリレードライバ回路によれば、図１１に示すように、トランジスタＴＲ１のオン時に、インダクタＬ１にインダクタ電流ＩＬがチャージされ、トランジスタＴＲ１のオフ時に、インダクタＬ１にチャージされたインダクタ電流ＩＬが放出される。これにより、電源回路において、電源電圧Ｅ０より高電位のポンプアップ出力が得られる。図１０に示すフェールセーフリレードライバ回路は、このポンプアップ出力によってリレーＭをドライブするものである。
【００２４】
トランジスタＴＲ１のオフ時に、インダクタＬ１を電源電圧Ｅ０よりも高電位にするのは、トランジスタＴＲ１が故障（断線）した場合に、電源電圧Ｅ０が直接リレーＭに印加されて、リレーＭが誤動作しないようにするためである。なお、トランジスタＴＲ１が短絡した場合には、過電流防止素子Ｆ１に過電流が流れて、過電流防止素子Ｆ１が開放することにより、リレーＭが停止する。
【００２５】
このように、図１０に示すフェールセーフリレードライバ回路によれば、インダクタＬ１にチャージしたエネルギーを伝達することにより、リレーＭを駆動制御することが可能になる。これにより、フィードバックループを形成することなくリレーＭの駆動制御が可能になり、フィードバック系の駆動制御よりも、回路の簡略化を実現するとともに、発振現象によるフィードバック系の故障対策を持たせる必要がなくなる。
【００２６】
ところで、図１０に示す回路において、リレーＭに印加される電力をＰ０（Ｗ）、インダクタＬ１の駆動電圧をＥ（Ｖ）、インダクタＬ１のインダクタンスをＬ（Ｈ）、インダクタ電流最大値をＩＭ（Ａ）、トランジスタＴＲ１のオン時間をｔＯＮ（秒）、トランジスタＴＲ１のオフ時間をｔＯＦＦ（秒）とする。ここで、ｔＯＮ＝ｔＯＦＦとすると、図１１に示すように、トランジスタＴＲ１がオンからオフに切り換わる時点において電流最大値をＩＭとなる。また、駆動電圧Ｅ、インダクタンスＬ及びインダクタ電流最大値ＩＭの間には、数１の式が成り立つ。
【数１】
0005432681.tif 000002
【００２７】
抵抗分を０（Ω）として、電流変化量は、数２の式によって表すことができる。
【数２】
0005432681.tif 000003
【００２８】
オン時間ｔＯＮにおけるチャージエネルギーは、１パルスの駆動信号の時間分、すなわちｔＯＮの期間分とｔＯＦＦの期間分において必要となる。ここで、ｔＯＮ＝ｔＯＦＦのため、リレーＭを１パルスの駆動信号の時間において駆動させるためには、２×Ｐ０（Ｗ）必要となる。このことから、数３の式が成り立つ。
【数３】
0005432681.tif 000004
【００２９】
したがって、リレーＭの駆動に必要とされる電力Ｐ０（Ｗ）は、数４の式によって表すことができる。
【数４】
0005432681.tif 000005
【００３０】
ここで、リレーＭの駆動に必要とされる電力Ｐ０は、リレーＭが誤動作を起こさないようにするためにも、一定である必要がある。電力Ｐ０を一定にするためには、数４の式に示すように、駆動電圧Ｅ、インダクタンスＬ及びオン時間ｔＯＮを一定にする必要がある。以下に記載する本発明の実施形態は、上述した原理を用い、リレーＭの駆動に必要とされる電力Ｐ０を一定にすることを実現するものである。
【００３１】
［第１実施形態］
図２は本発明の第１実施形態におけるフェールセーフリレードライバ回路の構成を示す回路図である。なお、図２に示す回路図において、図１０に示す回路図における部材と同一の部材には、同一の符号を付して、詳細な説明は省略した。図２に示す第１実施形態の回路は、図１０に示す回路図の構成と比較すると、インダクタＬ１の代わりにインダクタＬ２とした点、及びダイオードＤ３を有する点で異なり、それ以外の構成は同一である。
【００３２】
第１実施形態のインダクタＬ２は、巻き数Ｎ１の一次コイルと、巻き数Ｎ２の二次コイルとを有するものである。一次コイルの一端はコンデンサＣ２とインダクタンスＬとの間に接続されており、一次コイルの他端はトランジスタＴＲ１のドレイン及びダイオードＤ２に接続されている。また、二次コイルの一端はダイオードＤ３の一端に接続し、このダイオードＤ３の他端は、コンデンサＣ２と一次コイルとの間に接続される。また、二次コイルの他端は接地している。
【００３３】
図２に示す回路において、リレーＭに印加されるリレードライブ電圧ＥＯＵＴ（Ｖ）は、数５の式で与えられる。
【数５】
0005432681.tif 000006
【００３４】
ここで、リレーＭを駆動するために必要な最小の電力をＰ０（Ｗ）とすると、インダクタンスＬの値が、数６の式を満たすような値となることにより、Ｐ０（Ｗ）よりも大きな電力が得られることになる。これにより、リレーＭの動作の安定化が図れる。
【数６】
0005432681.tif 000007
【００３５】
リレードライブ電圧ＥＯＵＴ（Ｖ）は、数５の式の通り、Ｎ１、Ｎ２、Ｅが一定になれば、常に一定となる。すなわち、インダクタＬ２にチャージしたｔＯＮ期間の電力は、ｔＯＦＦ期間に必要な電力Ｐ０（Ｗ）をリレーＭに供給するとともに、余剰電力を、ダイオードＤ３を通して電源に帰還させる。これにより、リレードライブ電圧ＥＯＵＴを一定にすることが可能になる。
【００３６】
図３は図２におけるＡ点における電圧の変化を示すグラフ、図４は図２におけるＢ点における電圧の変化を示すグラフである。図３における斜線部分が、リレーＭに供給される電力に相当し、図４における斜線部分が、電源に帰還される余剰電力に相当する。
【００３７】
以上、説明したように第１実施形態によれば、インダクタＬ２に充電したエネルギーによってポップアップ出力を発生させて、駆動電圧をリレーＭに伝達することにより、リレーＭを駆動制御することが可能になる。これにより、フィードバックループを形成することなくリレーＭの駆動制御が可能になり、フィードバック系の駆動制御よりも、回路の簡略化を実現するとともに、発振現象によるフィードバック系の故障対策を持たせる必要がなくなる。また、エネルギーの伝達によってリレーを駆動制御しているため、エネルギーが失われればリレーの動作は停止することになる。したがって、電源を断つことにより、確実にリレーの動作を停止させることが可能になり、フェールセーフ性を持たせることが可能になる。
【００３８】
また第１実施形態によれば、インダクタンス電流によってリレーＭの駆動に必要な電力を供給し、余剰電力は電源に帰還されるため、高い効率（９０％以上）で安定した電圧をリレーＭに供給することが可能になる。
【００３９】
［第２実施形態］
一般的にリレーは、使用頻度に伴い、接点同士が溶着して動作不能になるといった問題が発生することがある。このため、図５に示すように２つのリレーを用い、図６に示すように互いに動作タイミングが異なるように制御することにより、フェールセーフ性を維持している。
【００４０】
具体的には、図６に示すように、オン・ディレーｔ１、オフ・ディレーｔ２を設定し、リレーＭ１を動作させて（閉じて）からオン・ディレーｔ１後にリレーＭ２を動作させ（閉じ）、リレーＭ２の動作を停止させて（開いて）からオフ・ディレーｔ２後にリレーＭ１の動作を停止させる（開く）、というように制御される。その結果、リレーＭ２の接点だけが電流を開閉するようになるが、仮にリレーＭ２の接点が溶着しても、リレーＭ１の接点が開くことにより、モータ等の機械駆動系を停止させることができる。ここで、機械駆動系３を再起動しようとした場合において、リレーＭ２の接点が溶着していた場合には、機械駆動系が起動しないようになっている。
【００４１】
しかしながら、オン・ディレーｔ１、オフ・ディレーｔ２のタイミングで２つのリレーＭ１、Ｍ２を開閉させるドライバ回路において、フェールセーフ性を持たせることが困難であった。この問題点に対して鑑みなされたものが、次に記載する第２実施形態のフェールセーフリレードライバ回路である。
【００４２】
図７は本発明の第２実施形態におけるフェールセーフリレードライバ回路の構成を示す回路図である。なお、図７に示す第２実施形態の回路において、図２に示す第１実施形態の回路における部材と同一の部材には、同一の符号を付して、詳細な説明は省略した。
【００４３】
第２実施形態におけるフェールセーフリレードライバ回路は、図７に示すように、リレーＭ１を駆動させる第１ドライバ回路Ｄｒ１及びリレーＭ２を駆動させる第２ドライバ回路Ｄｒ２とを有する。第１ドライバ回路Ｄｒ１及び第２ドライバ回路Ｄｒ２は、ともに図２に示す構成において、過電流防止素子Ｆ１を除いた構成を備えている。なお、第１ドライバ回路Ｄｒ１及び第２ドライバ回路Ｄｒ２におけるコンデンサＣ０は、図２に示す第１実施形態におけるコンデンサＣ２に相当する。また、第１スイッチング駆動回路及び第２スイッチング駆動回路は、図１０に示す回路において、トランジスタＴＲ１のゲートに接続されている、コンデンサＣ１、抵抗Ｒ１、抵抗Ｒ２、ダイオードＤ１によって構成された回路に相当するが、印加されるパルス電圧の波形を整えてトランジスタＴＲ１に印加するものであれば、図１０に示す回路以外の回路構成であってもよい。
【００４４】
第１ドライバ回路Ｄｒ１は、図２に示す回路において過電流防止素子Ｆ１を除いた構成の他に、コンデンサＣ１、Ｃ２、Ｃ３、スイッチＳＷ１、ＳＷ２、ダイオードＤ４、可変抵抗ＶＲ、抵抗Ｒ０、スイッチング素子ＳＳＳを備えたものである。コンデンサＣ１とスイッチＳＷ１とは直列に接続されており、この直列回路がコンデンサＣ０に対して並列に接続されている。また、コンデンサＣ２とスイッチＳＷ２とは直列に接続されており、この直列回路がコンデンサＣ０、Ｃ１に対して並列に接続されている。また、インダクタＬ２における二次コイルとダイオードＤ３との間に、ダイオードＤ４、可変抵抗ＶＲ、抵抗Ｒ０、及びコンデンサＣ３からなる直列回路が接続されている。また、抵抗Ｒ０とコンデンサＣ３との間にスイッチング素子ＳＳＳが接続されている。ここで、一端に抵抗Ｒ０が接続されているコンデンサＣ３の他端は接地されている。なお、コンデンサＣ１、Ｃ２は、コンデンサＣ０よりもかなり大きい容量を有するものである。
【００４５】
第２ドライバ回路Ｄｒ２は、図２に示す回路において過電流防止素子Ｆ１を除いた構成の他に、ダイオードＤ５を備えたものである。インダクタＬ２における二次コイルとダイオードＤ３との間に、ダイオードＤ５、及びスイッチング素子ＳＳＳからなる直列回路が接続されている。ここで、スイッチング素子ＳＳＳは、第２スイッチング駆動回路に接続されている。スイッチング素子ＳＳＳは、コンデンサＣ３の電圧が規定のトリガ電圧を超えるとスイッチとして働き、コンデンサＣ３に充電された電荷が全て放電された後に、再びコンデンサＣ３の充電を開始させるものである。スイッチング素子ＳＳＳとしては、シリコン・シンメトリカル・スイッチ、ダイアック等が適用可能であるが、スイッチング素子ＳＳＳの代わりに、同様の機能を果たす電気回路として構成してもよい。このように、スイッチング素子ＳＳＳは、遅延用スイッチング回路に相当し、コンデンサＣ３は、リレーＭ１が動作するともに充電を開始する第１遅延用コンデンサに相当する。
【００４６】
さらに、電源Ｅ０には、過電流防止素子Ｆ１が接続されており、さらに、過電流防止素子Ｆ１が、第１ドライバ回路Ｄｒ１におけるコンデンサＣ０とダイオードＤ３との間に、接続されている。また、第１ドライバ回路Ｄｒ１におけるコンデンサＣ０とダイオードＤ３との間と、第２ドライバ回路Ｄｒ２におけるコンデンサＣ０とダイオードＤ３とが接続されている。過電流防止素子Ｆ１は、第１スイッチング駆動回路に接続されている。
【００４７】
次に、第２実施形態のフェールセーフリレードライバ回路の動作について説明する。まず、スイッチＳＷ１、ＳＷ２の少なくともいずれか一方を予めオンにする。ここでは、スイッチＳＷ１、ＳＷ２のいずれもオンにしたものとする。
【００４８】
第１スイッチング回路に信号が入力されると、リレーＭ１が動作するとともに、可変抵抗ＶＲ、抵抗Ｒ０を介してコンデンサＣ３が充電を開始する。スイッチング素子ＳＳＳは、コンデンサＣ３の電圧がスイッチング素子ＳＳＳのトリガ電圧を超えるとスイッチとして働き、電位が０になるまでコンデンサＣ３に充電された電荷を第２スイッチング駆動回路に送り出す。これにより、第１スイッチング駆動回路がリレーＭ１を駆動してから遅れたタイミングで、第２スイッチング駆動回路がリレーＭ２を駆動するようになる。その後、第２スイッチング駆動回路は、リレーＭ２の駆動電源から電源の供給が続けられることによって動作を継続する。
【００４９】
また、第１スイッチング駆動回路、第２スイッチング駆動回路に入力する信号が断たれた場合には、コンデンサＣ０、Ｃ１、Ｃ２の容量が、Ｃ０＜＜Ｃ１、Ｃ２の関係にあることにより、コンデンサＣ１、Ｃ２に充電された電荷が放電される。このため、信号が断たれた時点で第２スイッチング駆動回路への電源供給が停止することにより、リレーＭ２の動作は停止する。その後、コンデンサＣ１、Ｃ２の放電により、リレーＭ１の駆動電圧が徐々に低下し、リレーＭ２の停止時点から時間差をおいてリレーＭ１が停止するようになる。なお、コンデンサＣ１、Ｃ２をオン・オフするスイッチＳＷ１、ＳＷ２の切換の組み合わせを変えることにより、オフ・ディレーｔ２の時間を変更することが可能である。このように、コンデンサＣ１、Ｃ２は、第１インダクタ（インダクタＬ２）に対して並列に接続した第２遅延用コンデンサに相当する。
【００５０】
図８は、コンデンサＣ３における時間と電圧との関係を示すものである。コンデンサＣ３の充電を開始してからｔ１の時間が経過した時点でスイッチング素子ＳＳＳのトリガ電圧のレベルとなり、スイッチング素子ＳＳＳがオンになる。これにより、コンデンサＣ３に充電された電荷は放電される。すなわち、コンデンサＣ３に蓄えられた電荷によってオン・ディレーｔ１の発生させている。
【００５１】
図９は、第１スイッチング駆動回路、第２スイッチング駆動回路に入力する信号が断たれた場合における、時間とリレーＭ１への印加電圧と関係を示すものである。第１スイッチング駆動回路、第２スイッチング駆動回路に入力する信号が断たれた時点からコンデンサＣ１、Ｃ２に充電された電荷が放電され、ｔ２の時間が経過した時点でリレーＭ１の落下電圧となり、リレーＭ１が停止する。すなわち、コンデンサＣ１、Ｃ２に蓄えられた電荷によってオフ・ディレーｔ２の発生させている。
【００５２】
このように、コンデンサＣ１、Ｃ２に蓄えられた電荷によって、オン・ディレーｔ１及びオフ・ディレーｔ２を作り出すことにより、
ｔ１＞０、ｔｘ＞ｔ２≧０  （ｔｘは、システムに許される最大時間）
の関係を満たすようになる。これにより、フェールセーフ性を保つことが可能になる。
【００５３】
また、スイッチング素子ＳＳＳが導通状態で故障した場合には、可変抵抗ＶＲ、抵抗Ｒ０を十分大きくしておくことにより、第２スイッチング駆動回路に電流がリークし、コンデンサＣ３の充電が行われなくなる。これにより、リレーＭ２は動作しない。
【００５４】
また、フェールセーフリレードライバ回路を構成するダイオードやトランジスタ等が導通状態で故障した場合には、過電流防止素子Ｆ１が過電流を検知して、回路を遮断する。これにより、リレーＭ１、Ｍ２は動作しないようになる。
【００５５】
以上、説明したように第２実施形態によれば、インダクタＬ２に充電したエネルギーによってポップアップ出力を発生させて、駆動電圧をリレーＭ１、Ｍ２に伝達することにより、リレーＭ１、Ｍ２を駆動制御することが可能になる。これにより、フィードバックループを形成することなくリレーＭ１、Ｍ２の駆動制御が可能になり、フィードバック系の駆動制御よりも、回路の簡略化を実現するとともに、発振現象によるフィードバック系の故障対策を持たせる必要がなくなる。
【００５６】
また、２つのリレーＭ１、Ｍ２を用いた二重系において、また、リレーＭ１を動作させた後に、ｔ１の時間遅延させてリレーＭ２を動作させ、リレーＭ２の動作を停止させてから、ｔ２の時間遅延させて第１リレーの動作を停止させる、という制御を行う場合、コンデンサＣ１、Ｃ２、Ｃ３に蓄えられたエネルギーの伝達によってリレーＭ１、Ｍ２を駆動制御している。このため、エネルギーが失われればリレーの動作は停止することになり、電源を断つことにより、確実にリレーの動作を停止させることが可能になる。その結果、フェールセーフ性を持たせることが可能になる。
【符号の説明】
【００５７】
１  フェールセーフリレードライバ回路
２  フェールセーフリレー（リレー）
３  機械的駆動系
【図１】
0005432681.tif 000008
【図２】
0005432681.tif 000009
【図３】
0005432681.tif 000010
【図４】
0005432681.tif 000011
【図５】
0005432681.tif 000012
【図６】
0005432681.tif 000013
【図７】
0005432681.tif 000014
【図８】
0005432681.tif 000015
【図９】
0005432681.tif 000016
【図１０】
0005432681.tif 000017
【図１１】
0005432681.tif 000018