(57)【特許請求の範囲】
【請求項１】
少なくとも８０％のシリコンを含み、欠陥が減少した領域を有する単結晶半導体ウェーハ中の前記欠陥が減少した領域が０／ｃｍ２〜０.１／ｃｍ２の範囲のＧＯＩ関係欠陥の密度を有し、全体として前記半導体ウェーハの平坦領域の１０％〜１００％未満の面積割合を占めており、前記半導体ウェーハの残りの領域のＧＯＩ関係欠陥の密度は前記欠陥が減少した領域の少なくとも２倍である、前記単結晶半導体ウェーハの製造方法であって、
前記単結晶半導体ウェーハの少なくとも一方の面の決められた領域にレーザーを照射することにより前記単結晶半導体ウェーハ中のＧＯＩ関係欠陥を治し、前記決められた領域の内部のそれぞれの位置を少なくとも２５ｍｓの時間にわたり出力密度１ＧＷ／ｍ２〜１０ＧＷ／ｍ２で照射し、その際前記半導体ウェーハを形成する半導体材料の吸収帯域より上にある波長のレーザー光線を照射し、前記レーザーで照射することにより前記半導体ウェーハの平均温度を、２０Ｋより少なく上昇させ、直に照射された位置における前記半導体材料の温度が最高で８００℃であることを特徴とする単結晶半導体ウェーハの製造方法。
【請求項２】
前記レーザーで照射する間に前記半導体ウェーハを２０〜５０℃の範囲の温度に保持する請求項１記載の方法。
【請求項３】
前記半導体ウェーハが実質的に円形の構造化されていないウェーハである請求項１または２記載の方法。
【請求項４】
１μｍ〜７μｍの波長を有するレーザー光線を出射する請求項１から３までのいずれか１項記載の方法。
【請求項５】
前記半導体ウェーハの少なくとも一方の面の決められた領域の照射をレーザー光線を使用する決められた領域の走査により行う、請求項１から４までのいずれか１項記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＧＯＩ（ｇａｔｅ ｏｘｉｄｅ ｉｎｔｅｇｒｉｔｙ）関係欠陥のきわめて低いおよび均一な密度を有する領域を有する単結晶半導体ウェーハに関する。本発明は更に半導体ウェーハの少なくとも一方の面をレーザーで照射することによる単結晶半導体ウェーハ中のＧＯＩ関係欠陥を治す方法に関する。
【背景技術】
【０００２】
半導体ウェーハ、特にシリコンウェーハは一般にマイクロエレクトロニクス部品の製造に使用される。半導体工業および特に技術的と同様に科学的にきわめて進歩したシリコン技術において、マイクロエレクトロニクス部品のますます減少するきわめて小さい構造体の大きさにより、半導体ウェーハの品質に対する要求がますます増加する。
【０００３】
これらの要求を満たすために、多くの種類のきわめて欠陥の少ない半導体ウェーハが開発された。きわめて欠陥の少ない単結晶から製造された、研磨された半導体ウェーハ（例えば特許文献１）、熱処理された半導体ウェーハ（例えば特許文献２）またはエピタキシャル堆積したシリコン層を有する半導体ウェーハである。
【０００４】
しかし現在知られた最もよい半導体ウェーハが特定の使用の場合に、例えばＳＯＩ（シリコン・オン・インシュレーター（Ｉｎｓｕｌａｔｏｒ））、ストレインド（ｓｔｒａｉｎｅｄ）・シリコンまたはｓＳＯＩ（ストレインド・シリコン・オン・インシュレーター）が１００ｎｍ未満のライン幅（デザインルール）と結合して製造中にまたは部品の運転の際に問題を生じることが判明した。従って漏れ電流、短絡、逸脱したダイオード特性線、ホットスポット、ゲート酸化物の故障または部品の劣る信頼性が損害を生じることがある。これは文献に広い範囲で詳しく例えば以下のように記載されている。内部に成長した空孔の凝集物がゲート酸化物の信頼性に問題を生じ［非特許文献１］、部品の絶縁欠陥の信頼性に問題を生じ［非特許文献２］および記憶装置の溝の欠陥の信頼性に問題を生じる［非特許文献３］。これらの問題は、構造体の高まる縮小化と共に、特に空孔の凝集物が典型的な部品の大きさ、例えばゲートの長さに達する場合に激しくなる。空孔の凝集物はＳＯＩ構造体中に小さい窪みを生じ、きわめて薄いシリコンフィルムの場合に孔、キラー欠陥を生じる［非特許文献４］。
【０００５】
前記半導体ウェーハは将来の部品の製造に課せられる要求、特に欠陥の均一性の平面的および位置的特性に関する要求を十分に満たさない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】欧州特許（ＥＰ−Ｂ１）第０９７２０９４号
【特許文献２】欧州特許（ＥＰ−Ｂ１）第０８２９５５９号
【非特許文献】
【０００７】
【非特許文献１】Ｋ.ヤマベ、Ｋ.タニグチ、Ｙ.マツシタ、Ｐｒｏｃ. ｏｆ ｔｈｅ Ｉｎｔｅｒｎａｔ. Ｒｅｌｉａｂｉｌｉｔｙ Ｐｈｙｓ. Ｓｙｍｐ. ＩＥＥＥ、ＮＪ、１８４（１９８３）
【非特許文献２】Ｍ.ムラナカ、Ｋ.マカベ、Ｍ.ミウラ、Ｈ.カトウ、Ｓ.イデ、Ｈ.イワイ、Ｍ.カワムラ、Ｙ.タダキ、Ｍ.イシハラ、Ｔ.カエリヤマ、Ｊｐｎ. Ｊ.Ａｐｐｌ. Ｐｈｙｓ.３７、１２４０（１９９８）
【非特許文献３】Ｅ.Ｄｏｒｎｂｅｒｇｅｒ、Ｄ.Ｔｅｍｍｌｅｒ、Ｗ.ｖ.Ａｍｍｏｎ、Ｊ. Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ １４９、Ｇ２２６−Ｇ２３１（２００２）
【非特許文献４】Ｇ.Ｋ.Ｋｅｌｌｅｒ、Ｓ.Ｃｒｉｓｔｏｌｏｖｅａｎｕ、Ｊ.Ａｐｐｌ. Ｐｈｙｓ.９３、４９５５（２００３）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従って部品を更に小型化する場合に前記の問題を生じない半導体ウェーハを提供する課題が生じる。
【課題を解決するための手段】
【０００９】
前記課題は、欠陥が減少した領域を有する単結晶半導体ウェーハにより解決され、その際この欠陥が減少した領域が０／ｃｍ２〜０.１／ｃｍ２の範囲のＧＯＩ関係欠陥の密度を有し、全体として半導体ウェーハの平坦な平面の１０〜１００％の単位面積割合を占めており、その際半導体ウェーハの残りの領域は欠陥が減少した領域より明らかに高い欠陥密度を有する。
【００１０】
ＧＯＩ関係（ｒｅｌｅｖａｎｔｅ）欠陥は、相当する位置で製造されるゲート酸化物の品質に不利に作用するすべての欠陥を意味する。ＧＯＩ関係欠陥の密度は有利にドイツ特許（ＤＥ−Ａ１）第９８３５６１６号に開示されたＩＲ−ロック−イン−サーモグラフィー（ＩＲ−Ｌｏｃｋ−Ｉｎ−Ｔｈｅｒｍｏｇｒａｐｈｉｅ）法を使用して測定するが、それはこの方法がＧＯＩ欠陥を生じるそれぞれの欠陥の大きな面積の検出を可能にするからである。これにより、公知のＧＯＩ試験と異なり、例えば０.１／ｃｍ２のきわめて小さい欠陥密度が定量的に測定できる。
【００１１】
これに対して、他の検出方法、例えば欠陥上の全部のウェーハ表面を検査するレーザー走査法は明らかに適していないが、それはこれらの方法で検出される欠陥が部品の損傷を生じることがあるが、必ずしも生じるわけでないからである。ＧＯＩ品質に影響しない欠陥、例えば表面に付着した粒子も検出する。他方でマイクロメカニック部品の製造の際に半導体ウェーハの表面だけでなく、表面の下の特定の層も利用する。これは、ウェーハ表面もしくは表面に対して垂直な後の部品に不十分な深さを検査する検出法が基本的にすべてのＧＯＩ関係欠陥を発見できないことを意味する。
【００１２】
ＧＯＩ関係欠陥は例えば空孔の凝集物（結晶配向粒子、ＣＯＰｓまたはボイド）または酸素析出物（バルクミクロ欠陥、ＢＭＤｓとも呼ばれる）である。
【００１３】
本発明により、半導体ウェーハの欠陥が減少した領域は半導体ウェーハの平坦な平面の１０〜１００％の割合を占める。平坦な平面は半導体ウェーハの実質的に平行な平面の全部の領域である。この領域はマイクロエレクトロニクス部品の製造に最大で利用される。これに対して一般に存在する縁部、すなわち半導体ウェーハの周辺領域の面取りまたは円形仕上げは平坦な平面に属さない。
【００１４】
欠陥が減少した領域はＧＯＩ関係欠陥のきわめて小さい、有利にきわめて均一な密度を有する。有利に欠陥が減少した領域内部の任意の位置のＧＯＩ関係欠陥の密度は欠陥が減少した領域で測定されたＧＯＩ関係欠陥の密度の平均値の最大１０％相違する。半導体ウェーハの残りの領域は欠陥が減少した領域より明らかに高い欠陥密度を有する。有利に残りの領域のＧＯＩ関係欠陥の密度は欠陥が減少した領域の少なくとも二倍の大きさである。
【００１５】
本発明による欠陥が減少した領域は有利に決められた横方向の伸び、すなわち半導体ウェーハの表面に平行な決められた伸びを有する。これは欠陥が減少した領域と半導体ウェーハの残りの領域の間の境界でＧＯＩ関係欠陥の密度が飛躍的に変動することにより表される。有利にＧＯＩ関係欠陥の密度は欠陥が減少した領域と残りの領域の間の境界で、半導体ウェーハの平坦な平面に平行にかつ欠陥が減少した領域と欠陥が減少しない領域の間のそれぞれの境界に垂直に延びる長さ０.５ｍｍの区間に沿って少なくとも二倍変動する。同様に比較的低いＧＯＩ関係欠陥の密度を有する領域と、比較的高いＧＯＩ関係欠陥の密度を有する他の領域を有する技術水準による半導体ウェーハと異なり、本発明による半導体ウェーハの場合にこれらの異なる領域は互いに合流して移行せず、互いにはっきりと分けられる。
【００１６】
技術水準による欠陥最適化シリコンは直径３０ｎｍ未満を有するきわめて小さい欠陥の高い密度を有する。これに対して本発明の半導体ウェーハはこの小さい欠陥のきわめて低い密度を有する。技術水準と異なり、本発明の半導体ウェーハは０／ｃｍ２までのＧＯＩ関係欠陥の密度を有する。
【００１７】
有利に欠陥が減少した領域は半導体ウェーハの全部の厚さにわたり延びている。これによりこの特徴において、例えば適当な熱的方法またはエピタキシャル法により製造される半導体ウェーハの表面上の従来の欠陥の少ない層と明らかに異なる。この公知の欠陥が少ない層の深さは一般に数μｍである。
【図面の簡単な説明】
【００１８】
【図１】ＤＥ１９８３５６１６Ａ１に開示された方法を使用して測定した、本発明のシリコンウェーハの四分円の縁部領域のＧＯＩ関係欠陥を示す図である。
【図２】図１と同様に本発明によらないシリコンウェーハの四分円上のＧＯＩ関係欠陥を示す図である。
【図３】半導体ウェーハをレーザー光線で走査する本発明の方法の実施態様の図である。
【図４】レーザーで照射する前のシリコンウェーハの破断縁部の後方の欠陥を示す図である。
【図５】レーザーで短時間照射した後の図４と同様の破断縁部を示す図である。
【発明を実施するための形態】
【００１９】
以下に本発明を図面により詳細に説明する。
図１は、ＤＥ１９８３５６１６Ａ１に開示された方法を使用して測定した、本発明のシリコンウェーハの四分円の縁部領域のＧＯＩ関係欠陥を示す。前記欠陥は白い点として示される。
【００２０】
図２は図１と同様に本発明によらないシリコンウェーハの四分円上のＧＯＩ関係欠陥を示す。
【００２１】
図３は、半導体ウェーハをレーザー光線で走査する本発明の方法の実施態様の図である。
【００２２】
図４はレーザーで照射する前のシリコンウェーハの破断縁部の後方の欠陥を示す。
図５はレーザーで短時間照射した後の図４と同様の破断縁部を示す。
【００２３】
本発明の有利な実施態様により、欠陥が減少した領域は実質的に半導体ウェーハの全部の平坦な平面を占める。これは有利に半導体ウェーハの平坦な平面の９５％から１００％未満までまたは更に１００％までの単位面積割合であると理解される。この実施態様の利点は達成できる均一性、チップ製造の際の高い収率、最大の平面利用、および簡単な製造および処理の経過である。この実施態様の例は図１に示される。ＧＯＩ関係欠陥はＤＥ１９８３５６１６Ａ１に開示された方法を使用して測定した。本発明のシリコンウェーハ３の図示された四分円の全部の平坦な平面は黒であり、すなわちほとんど欠陥がない。わずかに傾斜した縁部領域６で、すなわち平坦な平面の外部で、多くの白い位置でかなり高い欠陥密度が認識できる。これと異なり、図２は技術水準による同じ方法で測定したシリコンウェーハを示す。このウェーハにおいて全部の平坦な平面上にＧＯＩ関係欠陥のかなり高い密度が認識できる。
【００２４】
本発明の他の有利な実施態様により、欠陥が減少した領域は半導体ウェーハの平坦な平面の一部のみを占め、有利に平坦な平面の１０〜９５％の単位面積割合を占める。
【００２５】
有利に欠陥が減少した領域は高いＧＯＩ特性に関係する半導体ウェーハ上の領域と重なる。これは例えばトランジスターおよびメモリー部品のような部品が製造される領域である。
【００２６】
残りの欠陥が減少しない領域はこの実施態様により、高いＧＯＩ特性に関係しない位置に存在し、それというのもこの領域でゲート酸化物が製造されないからである。これは例えば、個々のマイクロチップを互いに分離するために、部品の製造および場合により裏面切除（例えば裏面研削）の後に半導体ウェーハを切り離す（ダイシング）場合である。半導体ウェーハ上に導体路を設ける位置でＧＯＩ関係欠陥は重要でない。
【００２７】
ＧＯＩ特性が問題でない他の領域は、例えば試験領域（ＧＯＩ試験のほかの）、接触領域またはウェーハ標識を有するかまたは進行するチップ番号または調節標識を取り付けるために用意される領域である。
【００２８】
これは、欠陥が減少した領域の位置を、後で半導体ウェーハ上に製造されるマイクロエレクトロニクス部品の配置により固定することを意味する。本発明のこの実施態様において、関係する部品の意図される後の配置は本発明の半導体ウェーハを製造する時点ですでに知られていなければならない。
【００２９】
本発明のこの実施態様は２つの重要な利点を有する。第１に半導体ウェーハの平面の一部でＧＯＩ関係欠陥の密度が減少し、これが製造の経済性を高める。第２にＧＯＩ関係欠陥、特にＢＭＤｓ（バルクミクロ欠陥）がゲッター中心として、すなわち金属不純物を結合し、これにより半導体ウェーハが部品の製造中に必然的に汚染され、半導体材料の導電特性が制御されない、好ましくない方法で変動する。従って高いＧＯＩ特性が必要でない領域のＢＭＤｓの存在が望ましい。従ってこの実施態様において、臨界的領域でのＧＯＩ関係欠陥のきわめて少ない、均一な密度および良好なゲッター能力が保証される。
【００３０】
半導体ウェーハは任意の半導体材料からなっていてよいが、実質的に、すなわち少なくとも８０％がシリコンからなる。半導体ウェーハは実質的に純粋なシリコンからなっていてよく、前記シリコンに通常のドーピング物質のみが添加されている。
【００３１】
本発明による半導体ウェーハは、半導体ウェーハをレーザーで適当に照射することにより製造できる。
【００３２】
従って本発明は、半導体ウェーハの少なくとも一方の面の決められた領域をレーザーで照射することにより単結晶半導体ウェーハ中のＧＯＩ関係欠陥を治す方法に関し、決められた領域の内部のそれぞれの位置を少なくとも２５ｍｓの時間にわたり出力密度１ＧＷ／ｍ２〜１０ＧＷ／ｍ２で照射し、その際半導体ウェーハを形成する半導体材料の吸収帯域より上にある波長のレーザー光線を発射し、レーザーで照射することにより半導体ウェーハの温度を、２０Ｋより少なく上昇することを特徴とする。
【００３３】
レーザー光線を使用して半導体材料を処理する方法は技術水準で知られている。例えば旧東ドイツ特許（ＤＤＡ１）第２４９９９８号は光源、例えばレーザーを使用するシリコンウェーハの照射を開示し、その際光源がシリコンの吸収帯域より低い高い割合の波長を放射し、これによりシリコンウェーハの放射線を吸収し、これによりウェーハが加熱し、ゲッター能力の欠陥が製造される。欧州特許（ＥＰ−Ａ２）第６８０９４号は部品製造の枠内ですでに構造化されたウェーハを局所的にレーザーで照射し、多結晶シリコン領域の局所的溶融によりこの領域を再結晶する方法を開示する。この目的のために、シリコンがレーザー光線を吸収する、すなわちシリコンの吸収帯域より低い波長を有する光を放射するレーザーを使用しなければならない。例えば５３２ｎｍの波長を有する周波数倍増Ｎｄ：ＹＡＧレーザーを使用する。米国特許第６７４３６８９号は、すでに構造化された半導体ウェーハを部品製造の経過中に局所的にレーザーで照射し、温度を１２００〜１３００度に高めることにより非晶質領域を結晶化する類似する方法を開示する。
【００３４】
これらのすべての公知方法は、所定の効果を達成するために、レーザー光線の吸収により半導体ウェーハの温度を局所的に激しく高める目的を追求する。
【００３５】
これに対して本発明の方法は半導体材料の吸収帯域より高い波長で運転する。例えばシリコンの吸収帯域は１.１ｅＶであり、これは約１０５０ｎｍの波長に相当する。従って半導体材料がこの光線を実質的に透過する場合は、光線は半導体材料の少ない範囲で吸収される。この理由からレーザーで照射することにより半導体ウェーハの温度が２０Ｋ未満、有利に６Ｋ未満だけ上昇する。半導体ウェーハの温度は半導体ウェーハの平均的、すなわち全体的温度を意味する。半導体ウェーハの温度はレーザーで照射する間に有利に２０〜５０℃の範囲に維持される。半導体ウェーハの直に照射された位置でのみ局所的温度が明らかに高い値に達することができるが、有利に８００℃より高く上昇しない。
【００３６】
それにもかかわらず、意想外にも半導体ウェーハの温度を顕著な程度に高めることなく、半導体ウェーハ中に存在する欠陥を本発明による照射により治すことができる。例えば多くの結晶引き上げ法の場合に避けられない単結晶シリコンウェーハ中のＣＯＰ欠陥およびＢＭＤ欠陥を本発明による照射により分解することができる。
【００３７】
本発明の方法の作用形式は以下のように説明できる。半導体材料自体がわずかな光線を吸収するにもかかわらず、半導体ウェーハの直に照射された体積の温度は８００℃より高く上昇せず（これは欠陥の治療に十分でない）、ウェーハの全体的温度はほとんど変動せずに維持され、欠陥と光線の相互作用が行われる。計算により、欠陥が包囲するシリコンと異なる光学的特性を有する限りで、数万Ｋの局所的に欠陥に限定される温度の上昇が可能であることが示される。この種の特性は他の光の屈折を有する領域および半導体材料中の空隙の表面にもとづく。例えばＣＯＰｓの場合に、ＣＯＰから結晶格子への空孔の拡散によりまたはＢＭＤｓの場合にＢＭＤから結晶格子への酸素の拡散により（その際酸素は介在する酸素として存在する）欠陥が分解するとすぐに、欠陥はもはや散乱しない。放射エネルギーの更なる吸収が行われず、局所的に強く加熱された位置がすぐに熱エネルギーを冷たい周囲の半導体材料に向かって放出する。即座に行われる温度の補償によりかつての欠陥の領域で温度が出発温度に急速に低下し、空孔から新しいＣＯＰを生じるまたは酸素から新しいＢＭＤを生じる再凝集を行うことができない。
【００３８】
本発明の方法を使用してＧＯＩ関係欠陥のきわめて低い、均一な密度を有する本発明の半導体ウェーハを製造できるが、これは所望の欠陥が減少した領域の１つにある半導体ウェーハのそれぞれの位置が完全に同じ条件下で処理できるからである。
【００３９】
これは技術水準の方法では不可能である。この方法は、欠陥の形成をできるだけ広い範囲で抑制するために、例えば単結晶を製造する（例えばチョクラルスキーによる結晶引き上げによる）際の特別な条件を考慮する。ＣＺ法では常に放射状に対称的な特性分布を生じるので、局所的な影響を行うことができない。技術水準による他の可能性は、少なくとも表面に近い層の欠陥を治すために、所定の大きさ分布および密度のＧＯＩ関係欠陥を有する単結晶半導体ウェーハを熱処理することにある。原料の不均一性は均一な熱処理により完全に相殺できない。更に公知方法では半導体ウェーハの特性を局所的に影響させることが不可能であり、それはこの方法を発展する際に常に全部の半導体ウェーハをできるだけ短い時間で処理することに注目するからである。
【００４０】
半導体ウェーハの熱処理の際に、表面上にきわめて欠陥の少ない層（いわゆる裸出帯域）が形成されるが、半導体ウェーハの深部で更に欠陥が検出される。これに対して本発明の方法を使用することにより、半導体ウェーハの全部の厚さにわたり欠陥の減少が達成される。
【００４１】
本発明の方法において半導体ウェーハを全体的に加熱しないので、技術水準の方法に比べて更なる利点が得られる。
【００４２】
半導体ウェーハの熱経費が本発明の処理により高くならない。これは固体中で核形成および拡散が行われず、他の欠陥種類が生じないかまたは成長できないことを意味する。表面上で汚染が行われないので、電荷担体の寿命がほとんど変化せずに維持される。
【００４３】
全体的に冷たい半導体ウェーハ中で拡散工程がほとんど行われない。従って単結晶の製造の際に調節されるドーピング物質濃度が変化せずに維持される。
【００４４】
半導体ウェーハの機械的特性は本発明の処理により一時的にまたは持続的に変化しない。例えば２００ｍｍ以上の成長するウェーハ直径（例えば３００ｍｍおよび４５０ｍｍのウェーハ直径）に関して熱処理の課題に成長する点負荷が生じる。これに対して本発明の方法において、結晶格子の損傷、特に滑り（スリップ）を生じる半導体ウェーハの可塑的変形の不安が存在しない。一般に冷たい半導体材料において滑りは拡大しない。温度勾配は局所的にレーザー光線の領域におよび欠陥の周囲に限定される。従って半導体ウェーハ中で全体的な熱応力が生じない。これにより処理中および処理後の半導体ウェーハの破断の不安が明らかに減少する。
【００４５】
本発明の方法は一般に実質的に円形の構造化されない半導体ウェーハに使用される。有利に出発物質として、平均して７０ｎｍ未満の直径を有する欠陥を有する半導体ウェーハを選択するが、これは小さい欠陥が急速に分解し、これにより方法の時間の消費が減少するからである。７０ｎｍより大きい平均欠陥直径を有する半導体ウェーハは本発明の方法により同様にＧＯＩ関係欠陥を除去することができるが、長い照射時間を選択しなければならない。
【００４６】
レーザー光線の具体的なパラメーターは半導体材料の特性に依存する。シリコンが現在最も重要な半導体材料であるので、シリコンに関する具体的なパラメーターを記載するが、本発明の方法の使用はシリコンに限定されない。
【００４７】
シリコンの場合に、１μｍ〜７μｍ、例えば
１．０６０μｍ（ＩｎＧａＡｓＰダイオードレーザー）、
１．０６４μｍ（Ｎｄ：ＹＡＧレーザー）、
２．１２７μｍ（Ｈｏ：ＹＡＧレーザー）
２．９４０μｍ（Ｅｒ：ＹＡＧレーザー）
の波長を有する光を放射するレーザーが適している。１．０６４μｍおよび４．２５μｍの波長が特に有利であり、ここでシリコン中の特に低い吸収が存在するからである。
【００４８】
レーザー光線の出力密度はシリコンの場合に１ＧＷ／ｍ２〜１０ＧＷ／ｍ２の範囲である。レーザー光線は有利に直径３μｍ〜１０μｍの非分散光線に調節される。
【００４９】
エネルギーの吸収（Ｗ）は欠陥の横断面、すなわち半径の２乗に比例するが、欠陥の体積は欠陥半径の３乗に比例する。欠陥を溶融物で満たすために、体積に依存するエネルギーが必要である。横断面は光線を捕獲する大きさである。
【００５０】
エネルギー密度は治すことができる欠陥の大きさを限定する。任意の高いエネルギー密度の調節は不可能であり、それは半導体ウェーハが溶融し、表面の品質が破壊されるからである。更に高いエネルギー密度を使用する場合は、半導体ウェーハがレーザー光線で切断され、これは好ましくない。
【００５１】
図４は、測定装置、バルクミクロ欠陥分析装置ＭＯ−４４１（ミツイ鉱山、日本）を使用して欠陥を検査した、従来の欠陥が減少したシリコンウェーハの破断縁部の正面を示す。試料を製造するために、シリコンウェーハを結晶格子の優先方向に沿ってその平坦な平面に垂直に破断した。測定の際に破断縁部の後方の２０〜３０μｍの範囲にある個々の欠陥を検査し、その位置を明らかにする。全部で２６個の欠陥を黒い点として認識できる。引き続きシリコンウェーハの破断縁部に隣接する領域をレーザーできわめて短い時間照射した。図５はこの処理後の同じシリコンウェーハを示す。２６個の本来存在する欠陥のうち４個の小さい欠陥がもはや検出できない。これは図４および図５に矢印で示される。大きな欠陥を含めてすべての欠陥を分解するために、長い照射時間が必要である。
【００５２】
本発明により製造される半導体ウェーハはもちろん凝結しない点欠陥の高い密度を有する（特に空孔および介在する酸素）。点欠陥は、半導体ウェーハの決められた使用に必要であるかまたは有利である場合は、引き続く熱処理により半導体ウェーハから拡散除去される（酸素の場合）か、もしくは介在するシリコンと再結合する（空孔の場合）ことができる。ＣＯＰｓの分解により形成される自由な空孔を除去する場合は、シリコンウェーハを本発明の方法を使用した後に、空孔と再結合することができる介在する珪素原子を注入するために適当である熱処理を行う。
【００５３】
図３に示される本発明の方法の有利な構成において半導体ウェーハ３の全表面をレーザー光線１で走査する。複数のレーザーを同時に使用することも可能である。半導体ウェーハの材料はレーザー光線２を広い範囲で透過する。レーザー光線２は決められた横断面を有する。半導体ウェーハ３の全部の表面を処理するために、半導体ウェーハをその軸の周りに回転させることができる（４）。同時にレーザー１および半導体ウェーハ３の相対的位置が徐々に半径方向に移動する（５）。これは有利に、レーザー光線２が半導体ウェーハ３に当たる領域を回転後に光線の直径以下に半径方向に移動するように行う。同様の形式および方法で、半導体ウェーハを一行ずつ走査することにより全面処理を達成できる。この場合に半導体ウェーハ３の回転４は有利に移動５に対して垂直な、第２の直線的移動に交代できる。
【００５４】
走査の際に半導体ウェーハの縁部領域を照射から排除することができる。同様に欠陥が減少した領域に変換できない領域を排除することができる。照射は局所的に行われるので、欠陥分布の均一なおよび意図的に不均一な特性を生じることができる。それぞれの場合に欠陥が減少した領域に変換される領域の内部のそれぞれの位置が少なくとも２５ｍｓ照射されるように、レーザーおよび半導体ウェーハの相対的移動を調節する。
【００５５】
他の構成において、レーザー照射の前に半導体ウェーハの欠陥分布を測定し、レーザー処理のパラメーターを局所的欠陥の大きさ等に適合する。これにより供給量および方法の経済性が改良される。
【００５６】
本発明の方法の他の有利な構成は、本発明の処理の前に半導体ウェーハの特性に適合することによりおよびこの処理後に所望の特性に適合することにより生じる。分解する欠陥の種類および大きさにより特にレーザー光線の出力密度および必要な照射時間を決定する。
【００５７】
例えばシリコンウェーハ中の９０ｎｍ未満の直径を有するＣＯＰｓを分解するために、２５ｍｓより多くの照射時間および５〜１０ＧＷ／ｍ２のレーザー光線の出力密度を利用する。
【００５８】
１２５０ｎｍ未満の直径を有するＣＯＰｓの内壁上の酸化物層を破壊するために、２５ｍｓより多くの照射時間および７．５〜１０ＧＷ／ｍ２のレーザー光線の出力密度を使用する。酸化物層および９０ｎｍ未満の直径を有するＣＯＰｓはこれらの条件下で完全に分解できる。
【００５９】
ＢＭＤｓを分解するために、１ＧＷ／ｍ２より大きい出力密度および２５ｍｓより多くの露光時間を使用できる。
【００６０】
本発明の方法は請求項１から９までのいずれか１項記載の本発明によるすべての半導体ウェーハを製造できるが、これに限定されない。
【図１】
0005557859.tif 000002
【図２】
0005557859.tif 000003
【図３】
0005557859.tif 000004
【図４】
0005557859.tif 000005
【図５】
0005557859.tif 000006