(57)【特許請求の範囲】
【請求項１】
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とにより電圧が印加される液晶を有する液晶素子と、容量と、を備えた複数の画素と、
前記複数の画素に光を照射する光源と、
前記複数の画素の少なくとも一の画素の前記第１の電極の電位と、基準となる電位と、を比較して、第１の信号又は第２の信号を出力する比較回路と、
前記比較回路から出力される信号が切り替わるタイミングに従って、前記光源の点灯と消灯とを切り替える制御回路と、を有し、
前記液晶素子と、前記容量とは、並列に設けられていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶素子を用いた液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、液晶に電界を加えると液晶分子の配向が変化するのに伴い液晶の屈折率
が変化する現象、すなわち液晶の電気光学効果を利用して、画像の表示を行う。そして、
液晶分子の配向の変化は、画像情報に基づく電気信号（ビデオ信号）の電圧の変化に追従
する。
【０００３】
液晶表示装置で用いられる液晶では、印加される電圧が変化してから液晶分子の配向の変
化が収束するまでの応答時間が、一般的に十数ｍｓｅｃ程度であるのに対し、例えば６０
Ｈｚのフレーム周波数で液晶表示装置を駆動したときの１フレーム期間は約１７ｍｓｅｃ
である。よって、１フレーム期間に占める液晶の応答時間の割合が大きいため、液晶素子
の透過率の変化が動画のぼやけとして視認されやすい。動画の画質を改善するために、液
晶素子に印加する電圧を一時的に高いレベルにして液晶の配向を速く変化させるオーバー
ドライブ駆動を用いる、或いは液晶自体に改良を加えるなどの対策を講じることで、応答
時間を有る程度まで短縮させることは可能である。しかし、短縮化されたとしても応答時
間は数ｍｓｅｃ程度存在し、動画の画質には未だ改善の余地が残されている。
【０００４】
また、液晶表示装置において動画がぼやけて視認されてしまうもう一つの原因として、上
述した液晶の応答時間の他に、液晶表示装置が、液晶素子に常に電圧を印加するホールド
型駆動であることが挙げられる。人間の目は残像が生じやすい性質を持っているので、連
続して黒以外の階調を表示すると、ホールド型駆動では人間の目が階調の変化に追いつけ
ず、動画がぼやけて見えやすい。
【０００５】
そこで、液晶の応答時間と、ホールド型駆動とによって生じる動画のぼやけを共に解消す
るために、液晶分子の配向の変化が著しい期間は、バックライトを消灯して黒を表示する
、インパルス型駆動が提案されている。インパルス型駆動を用いることで、液晶素子にお
いて透過率の変化が著しい期間にバックライトを消灯することができ、なおかつ人間の目
に残像が残るのを防ぐことができるので、動画のぼやけを解消することができる。
【０００６】
下記の特許文献１には、画素にデータが書き込まれた後、液晶が応答した頃に照明を光ら
せることで、動画表示時の尾引をなくす駆動方法について記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−２０２２８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、液晶の応答時間は、液晶の温度によって変化する。液晶の材料にもよるが、一
般的に温度が高いと応答時間が短くなり、温度が低くなると応答時間が長くなる傾向があ
る。そして液晶の温度は、液晶表示装置が置かれる環境の温度、半導体素子のセルフヒー
ティング、バックライトの発熱などにより大幅に変わるため、液晶の応答時間も変化が著
しい。
【０００９】
例えば、ノーマリーホワイトのメルク社製のＴＮ液晶（商品名：ＺＬＩ４７９２）の場合
について説明する。ノーマリーホワイトのＴＮ液晶は、液晶に電圧を印加していないと透
光性の高い明状態であるが、液晶に電圧を印加すると透光性の高い明状態から透光性の低
い暗状態に変化する。逆に、ノーマリーホワイトのＴＮ液晶は、液晶に電圧を印加したま
まだと透光性の低い暗状態であるが、液晶への電圧の印加を止めると透光性の低い暗状態
から透光性の高い明状態に変化する。液晶が明状態から暗状態に変化するまでの応答時間
τｏｎに着目すると、液晶に印加する電圧が５Ｖの場合、液晶の温度が１０℃から３０℃
に変化すると、応答時間τｏｎは９．９ｍｓｅｃから５．１ｍｓｅｃへと変化する。また
、液晶が暗状態から明状態に変化する場合の応答時間τｏｆｆに着目すると、液晶に印加
する電圧が５Ｖの場合、液晶の温度が１０℃から３０℃に変化すると、応答時間τｏｆｆ
は２３．４ｍｓｅｃから１１．９ｍｓｅｃへと変化する。
【００１０】
一方、ビデオ信号は、室温下の液晶の粘性に合わせて電圧、周波数などの条件が設定され
ている。しかし、液晶は温度によって粘性が変化するのに対し、ビデオ信号には液晶の粘
性の変化は反映されない。すなわち、室温よりも低温側の環境下において、液晶は、粘性
が高い方向に変化し、それに伴い応答速度も低い方向に変化するが、ビデオ信号は室温下
の液晶の粘性に合わせた条件で固定されたままである。そのため低温側の環境下では、液
晶の応答速度の低下によって、ビデオ信号の電圧の変化に、液晶分子の配向の変化がより
遅れて追従してしまい、動画がぼやけて表示されるなどの表示品質の劣化が顕著に見られ
た。
【００１１】
また、上述したインパルス駆動では、液晶分子の配向の変化が著しい期間にバックライト
を消灯し、液晶分子の配向の変化が収束している期間にバックライトを点灯するように、
液晶素子に電圧を印加するタイミングと、バックライトの駆動のタイミングとを設定して
いる。しかし、温度変化により液晶の応答時間が長くなることで、液晶分子の配向の変化
が著しい期間が長くなり、液晶分子の配向の変化が収束している期間が短くなっても、液
晶素子に電圧を印加するタイミングと、バックライトの駆動のタイミングとは、設定され
た当初のままに固定されている。よって、液晶分子の配向の変化が著しい期間においてバ
ックライトが点灯するという事態が生じやすく、その結果、液晶分子の配向の変化、すな
わち液晶素子の透過率の変化が視認され、動画がぼやけて見えやすい。
【００１２】
本発明は上述した問題に鑑み、液晶の温度によらずに動画がぼやけて見えるのを防ぐこと
ができる、液晶表示装置の提案を課題とする。
【課題を解決するための手段】
【００１３】
本発明者らは、液晶に電界を加えると、その比誘電率が変化することに着目し、この比誘
電率の変化を光源（バックライト）にフィードバックさせることで、液晶の温度によらず
に動画のぼやけを防ぐことができるのではないかと考えた。
【００１４】
液晶表示装置に用いられる液晶分子の形状は、棒状であるのが一般的である。そして、棒
状である液晶分子は、長軸方向と短軸方向で分極率が異なる。そのため、液晶分子の配向
の変化に伴い、液晶の屈折率が変化するのだが、同様の理由により比誘電率にも異方性が
あり、液晶の比誘電率は液晶分子の配向の状態に依存する。また、液晶の比誘電率は印加
される電圧に依存する。
【００１５】
よって、本発明では、比誘電率と配向の状態の関係、比誘電率と印加される電圧の関係を
利用し、該電圧をモニターすることで、液晶分子の配向の状態を間接的に把握する。そし
て、液晶分子の配向の変化が収束するタイミングを見出し、液晶分子の配向の変化が著し
い期間に光源を消灯し、液晶分子の配向の変化が収束している期間に光源を点灯するよう
に、該タイミングに従って光源の駆動のタイミングを適宜設定する。
【００１６】
具体的に本発明の液晶表示装置は、画素電極、対向電極、及び画素電極と対向電極とによ
り電圧が印加される液晶を有する液晶素子を備えた画素と、画素に光を照射する光源と、
画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替
わる比較回路と、比較回路から出力される電位が切り替わるタイミングに従って、光源の
点灯と消灯とを切り替える制御回路と、を有する。
【００１７】
また具体的に本発明の液晶表示装置は、画素電極、対向電極、及び画素電極と対向電極と
により電圧が印加される液晶を有する液晶素子を備えた画素と、画素に光を照射する光源
と、画素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切
り替わる比較回路と、比較回路から出力される電位を保持する記憶回路と、記憶回路に保
持されている電位が切り替わるタイミングに従って、光源への電力の供給を制御するスイ
ッチング回路と、を有する。
【００１８】
また本発明の液晶表示装置は上記構成に加え、液晶素子と並列に接続された容量素子と、
液晶素子と直列に接続された容量素子とを、いずれか１つ有していても良いし、両方有し
ていても良い。
【００１９】
さらに本発明の液晶表示装置は、液晶表示装置が置かれる環境下の輝度または光強度を検
出して電気信号（第１の信号）を生成する光検出器と、該第１の信号を用いて、上記輝度
が高いほど光源の輝度が高くなるように、または上記輝度が低いほど光源の輝度が低くな
るよう、光源の輝度を調整するための信号（第２の信号）を生成する信号生成回路と、第
２の信号に従って光源の輝度を調整する輝度制御回路と、を有していても良い。
【００２０】
また具体的に本発明の液晶表示装置は、第１の領域及び第２の領域を有し、画素電極、対
向電極、及び画素電極と対向電極とにより電圧が印加される液晶を有する液晶素子を備え
た画素を第１の領域及び第２の領域のそれぞれに有する画素部と、第１の領域の画素に光
を照射する第１の光源と、第２の領域の画素に光を照射する第２の光源と、第１の領域の
画素における液晶素子の画素電極の電位と基準となる電位とを比較してどちらが高いかで
出力される電位が切り替わる第１の比較回路と、第２の領域の画素における液晶素子の画
素電極の電位と基準となる電位とを比較してどちらが高いかで出力される電位が切り替わ
る第２の比較回路と、第１の比較回路から出力される電位が切り替わるタイミングに従っ
て、第１の光源の点灯と消灯とを切り替え、第２の比較回路から出力される電位が切り替
わるタイミングに従って、第２の光源の点灯と消灯とを切り替える制御回路と、第１の領
域の画素の液晶素子に入力される第１のビデオ信号が有する階調を平均化し、第２の領域
の画素の液晶素子に入力される第２のビデオ信号が有する階調を平均化する画像処理用フ
ィルタと、平均化された第１のビデオ信号が有する階調が、平均化された第２のビデオ信
号が有する階調よりも高い場合に、第１の光源の輝度を第２の光源の輝度よりも高くし、
平均化された第１のビデオ信号が有する階調が、平均化された第２のビデオ信号が有する
階調よりも低い場合に、第１の光源の輝度を第２の光源の輝度よりも低くするための信号
を生成する信号処理回路と、信号に従って第１の光源及び第２の光源の輝度を調整する輝
度制御回路と、を有する。
【発明の効果】
【００２１】
本発明の液晶表示装置では、液晶分子の配向の変化が収束するタイミングが把握できるの
で、該タイミングに従って光源の駆動のタイミングを適宜設定することができる。よって
、液晶の温度によらず、液晶分子の配向の変化が著しい期間に光源を消灯し、液晶分子の
配向の変化が収束している期間に光源を点灯し、動画がぼやけて視認されてしまうのを防
ぐことができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の液晶表示装置の構成を示す図。
【図２】複数の画素を有する本発明の液晶表示装置の構成を示す図。
【図３】本発明の液晶表示装置の駆動を説明するためのタイミングチャート。
【図４】液晶素子の透過率の時間変化と、信号線に入力される電圧の時間変化を示す図。
【図５】制御回路の具体的な構成を示す図。
【図６】本発明の液晶表示装置の全体的な構成を示すブロック図。
【図７】本発明の液晶表示装置の全体的な構成を示すブロック図。
【図８】制御回路の具体的な構成を示す図。
【図９】制御回路の具体的な構成を示す図。
【図１０】本発明の液晶表示装置の全体的な構成を示すブロック図。
【図１１】本発明の液晶表示装置の作製方法を示す図。
【図１２】本発明の液晶表示装置の作製方法を示す図。
【図１３】本発明の液晶表示装置の作製方法を示す図。
【図１４】本発明の液晶表示装置の作製方法を示す図。
【図１５】本発明の液晶表示装置の断面図及び上面図。
【図１６】本発明の液晶表示装置の構成を示す斜視図。
【図１７】本発明の液晶表示装置を用いた電子機器の図。
【図１８】印加電圧と比誘電率の関係を示すグラフ及び液晶素子の断面模式図。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。
【００２４】
（実施の形態１）
図１（Ａ）に、本発明の液晶表示装置の構成を示す。図１（Ａ）に示す液晶表示装置は、
画素１００と、比較回路１０１と、制御回路１０２と、光源１０３とを有する。また画素
１００は、液晶素子１０４と、スイッチング素子１０５と、容量素子１０６とを少なくと
も有する。液晶素子１０４は、画素電極と、対向電極と、画素電極及び対向電極間の電圧
が印加される液晶と、を有している。
【００２５】
光源１０３は、画素１００に光を照射する機能を有する。
【００２６】
スイッチング素子１０５は、液晶素子１０４の画素電極にビデオ信号の電位を与えるか否
かを制御する。液晶素子１０４の対向電極には、所定の電位ＣＯＭが与えられている。ま
た容量素子１０６は一対の電極を有しており、一方の電極（第１電極）は液晶素子１０４
の画素電極に接続されており、他方の電極（第２電極）には所定の電位ＧＮＤが与えられ
ている。なお、本明細書において接続とは、電気的な接続と、直接的な接続とを両方含む
。
【００２７】
スイッチング素子１０５がオンになると、ビデオ信号の電位Ｖｓがスイッチング素子１０
５を介して液晶素子１０４の画素電極及び容量素子１０６の第１電極に与えられる。よっ
て、スイッチング素子１０５がオンになった当初は、液晶素子１０４の画素電極と対向電
極間の電圧ＶＬは、電位Ｖｓと電位ＣＯＭの差分に等しくなり、容量素子１０６の第１電
極と第２電極間の電圧ＶＣＳは、電位Ｖｓと電位ＧＮＤの差分と等しくなる。なお、容量
素子１０６は必ずしも設ける必要はないが、容量素子１０６を設けることで、スイッチン
グ素子１０５からの電荷のリークに起因する画素電極の電位の変化を防ぐことができる。
【００２８】
そして、画素電極と対向電極の間に電圧が与えられると、液晶素子１０４が有する液晶内
の液晶分子は、その配向が変化し始める。なお、液晶は比誘電率に異方性を有しており、
液晶分子を楕円に見立てたときの長軸方向における比誘電率と、長軸方向に対して垂直方
向、すなわち短軸方向における比誘電率とが異なる。よって、液晶分子の配向が変化する
に従って、液晶の比誘電率にも変化が生じる。例えばメルク社製のＴＮ液晶（商品名：Ｍ
Ｊ００１３９３）の場合、液晶分子の長軸方向における比誘電率が８．１、短軸方向にお
ける比誘電率が３．８であり、液晶分子の配向の変化により比誘電率が最大２．１倍程度
も変化する。
【００２９】
図１８（Ａ）に、ネマティック液晶を用いた場合における、液晶素子に印加される電圧（
印加電圧）と比誘電率の関係を、一例として示す。ただし図１８（Ａ）は、図１８（Ｂ）
の断面模式図に示すように、液晶素子が画素電極３００１と対向電極３００２の間に液晶
層３００３を有する構成である場合のデータであり、液晶層３００３にメルク社製の液晶
（商品名：ＺＬＩ４７９２）を用い、セルギャップｄを３．７μｍとしている。また、画
素電極３００１面に対して液晶層３００３の液晶分子が平行に配向するように予め配向処
理が施されているものとする。図１８から、液晶の比誘電率が液晶素子に印加される電圧
に依存していることがわかる。
【００３０】
なお、液晶素子１０４を容量として見立てると、その容量値ＣＬは、以下の式１で表すこ
とができる。ただし、ε０は真空の誘電率、εは液晶の比誘電率、Ｓは液晶素子１０４の
面積、ｄは液晶素子１０４の第１電極と第２電極間の距離（セルギャップ）を意味する。
ただし、実際には配向膜の比誘電率も容量値ＣＬの値に影響を与えるが、説明の便宜上、
式１において配向膜の比誘電率は考慮しないものとする。
【００３１】
（式１）
ＣＬ＝ε０×ε×Ｓ／ｄ
【００３２】
そして、容量値ＣＬと、電荷Ｑと、液晶素子１０４の画素電極と対向電極間の電圧ＶＬの
関係は、以下の式２で表すことができる。
【００３３】
（式２）
Ｑ＝ＣＬ×ＶＬ
【００３４】
よって、式１と式２から、以下の式３が導き出される。
【００３５】
（式３）
ＶＬ＝ｄ×Ｑ／（ε０×ε×Ｓ）
【００３６】
式３において、第１電極と第２電極間の距離ｄと、液晶素子１０４の面積Ｓ、真空の誘電
率ε０は固定された値である。また、液晶素子１０４の電荷Ｑがリークしない理想状態で
あると仮定すると、電荷Ｑも固定された値とみなすことができる。よって、式３から、液
晶分子の配向が変化することにより液晶の比誘電率εが変化すると、液晶素子１０４の画
素電極と対向電極間の電圧ＶＬが変化することが分かる。従って、スイッチング素子１０
５をオンにしてビデオ信号の電位Ｖｓを液晶素子１０４の画素電極に与えた後、スイッチ
ング素子１０５をオフにしてからの電圧ＶＬの変化、すなわち液晶素子１０４が有する画
素電極の電位の変化を追跡することで、液晶分子の配向の状態を把握し、液晶分子の配向
の変化が収束するタイミングを見出すことができる。
【００３７】
なお、図１（Ａ）の場合、液晶素子１０４と容量素子１０６とが直列に接続されているた
め、画素電極の電位は、液晶素子１０４の容量値と、容量素子１０６の容量値の比によっ
て定まる。例えば、ビデオ信号の電圧Ｖｓを印加する前の状態において、液晶素子１０４
の容量値ＣＬと容量素子１０６の容量値ＣＳの比が１００：１００であるとする。そして
、上述したメルク社製のＴＮ液晶（商品名：ＭＪ００１３９３）を液晶素子１０４に用い
る場合、ビデオ信号の電圧Ｖｓの印加により、最終的に液晶分子の比誘電率が最大２．１
倍程度変化するため、液晶素子１０４の容量値ＣＬも２．１倍に変化する。よって、ビデ
オ信号の電圧Ｖｓを印加した後に液晶分子の配向の変化が収束すると、液晶素子１０４の
容量値ＣＬと容量素子１０６の容量値ＣＳの比は２１０：１００になる。したがって、液
晶分子の配向の変化が収束すると、液晶素子１０４の画素電極と対向電極間の電圧ＶＬと
、容量素子１０６の第１電極と第２電極間の電圧ＶＣＳとの比が２１０：１００になるよ
うに、画素電極の電位も収束する。
【００３８】
比較回路１０１は、画素１００から与えられる液晶素子１０４の画素電極の電位と、基準
となる電位ＲＥＦとを比較し、その結果に従って互いに値の異なる２値の電位を出力する
。例えば、画素電極の電位が電位ＲＥＦより高い場合は電位ＯＵＴ１、画素電極の電位が
電位ＲＥＦと同じか、それより低い場合は電位ＯＵＴ２を出力する。そして電位ＲＥＦを
、液晶分子の配向の変化が収束したときに得られるであろう画素電極の電位と同じ高さに
設定しておくことで、液晶分子の配向の変化が収束する前と後とで、比較回路１０１から
出力される電位を切り替えることができる。なお、実際の液晶表示装置の駆動では、液晶
素子１０４の電荷Ｑが多少なりともリークする。そのため、該リーク分に起因する画素電
極の電位の変化分を考慮に入れて、電位ＲＥＦの値を設定することが望ましい。
【００３９】
なお、図１（Ａ）では、比較回路１０１としてオペアンプを用いる例を示しているが、オ
ペアンプに限らず、画素１００から与えられる電位と基準となる電位ＲＥＦとを比較した
結果に従って２値の電位の一つを出力することができる回路であれば、比較回路１０１と
して用いることができる。
【００４０】
制御回路１０２は、比較回路１０１から出力された電位に従って、光源１０３の駆動を制
御する。具体的には、２値の電位のうち、一方の電位が比較回路１０１から出力されたと
き、制御回路１０２は光源１０３が点灯するように制御し、他方の電位が比較回路１０１
から出力されたとき、制御回路１０２は光源１０３が消灯するように制御する。比較回路
１０１から出力される電位は、液晶分子の配向の変化が収束する前と後とで、その値が切
り替わるので、制御回路１０２は液晶分子の配向が変化するタイミングに従って、光源１
０３の駆動を制御することができる。
【００４１】
従って、本発明では、液晶分子の配向の変化が収束するタイミングを把握できるので、該
タイミングに従って光源１０３の駆動のタイミングを適宜設定し直すことができる。よっ
て、液晶の応答速度が変化しても、液晶分子の配向の変化が著しい期間に光源１０３を消
灯し、液晶分子の配向の変化が収束している期間に光源１０３を点灯し、動画がぼやけて
視認されてしまうのを防ぐことができる。
【００４２】
なお、図１（Ａ）では、液晶素子１０４の対向電極に電位ＣＯＭが与えられ、容量素子１
０６の第２電極に電位ＧＮＤが与えられている例を示しているが、液晶素子１０４の対向
電極と容量素子１０６の第２電極とに、共に電位ＣＯＭが与えられていても良い。この場
合、液晶素子１０４と容量素子１０６とが並列に接続されていることになるので、下記の
式４が成り立つ。
【００４３】
（式４）
ＶＬ＝Ｑ／（ＣＬ＋ＣＳ）
【００４４】
液晶素子１０４と容量素子１０６とが並列に接続されている場合、例えば、ビデオ信号の
電圧Ｖｓを印加する前の状態において、液晶素子１０４の容量値ＣＬと容量素子１０６の
容量値ＣＳの比が１００：１００であるとする。そして、上述したメルク社製のＴＮ液晶
（商品名：ＭＪ００１３９３）を液晶素子１０４に用いる場合、ビデオ信号の電圧Ｖｓの
印加により、最終的に液晶分子の比誘電率が最大２．１倍程度変化するため、液晶素子１
０４の容量値ＣＬも２．１倍に変化する。よって、ビデオ信号の電圧Ｖｓを印加した後に
液晶分子の配向の変化が収束すると、液晶素子１０４の容量値ＣＬと容量素子１０６の容
量値ＣＳの比は２１０：１００になる。したがって、液晶分子の配向の変化が始まる前と
、液晶分子の配向の変化が収束した後とでは、液晶素子１０４の画素電極と対向電極間の
電圧ＶＬは、０．３１倍に変化することになる。
【００４５】
液晶素子１０４と容量素子１０６の接続関係によって、液晶分子の配向の変化が収束した
ときに得られるであろう画素電極の電位が変化する。よって、画素１００の構成に合わせ
て、基準となる電位ＲＥＦを適宜設定すれば良い。
【００４６】
次に、図１（Ｂ）に、図１（Ａ）とは異なる、本発明の液晶表示装置の別の構成を示す。
図１（Ｂ）に示す液晶表示装置は、画素２００と、比較回路２０１と、制御回路２０２と
、光源２０３とを有する。また画素２００は、液晶素子２０４と、スイッチング素子２０
５と、容量素子２０６と、容量素子２０７とを少なくとも有する。液晶素子２０４は、画
素電極と、対向電極と、画素電極及び対向電極間の電圧が印加される液晶と、を有してい
る。
【００４７】
スイッチング素子２０５は、液晶素子２０４の画素電極にビデオ信号の電位を与えるか否
かを制御する。液晶素子２０４の対向電極には、所定の電位ＣＯＭが与えられている。ま
た容量素子２０６は一対の電極を有しており、一方の電極（第１電極）は液晶素子２０４
の画素電極に接続されており、他方の電極（第２電極）には所定の電位ＧＮＤが与えられ
ている。また容量素子２０７は一対の電極を有しており、一方の電極（第１電極）は液晶
素子２０４の画素電極に接続されており、他方の電極（第２電極）には所定の電位ＣＯＭ
が与えられている。よって、図１（Ｂ）に示す液晶表示装置では、液晶素子２０４と容量
素子２０６が直列に接続されており、液晶素子２０４と容量素子２０７が並列に接続され
ている。
【００４８】
スイッチング素子２０５がオンになると、ビデオ信号の電位Ｖｓがスイッチング素子２０
５を介して液晶素子２０４の画素電極、容量素子２０６の第１電極及び容量素子２０７の
第１電極に与えられる。よって、スイッチング素子２０５がオンになった当初は、液晶素
子２０４の画素電極と対向電極間の電圧ＶＬは、電位Ｖｓと電位ＣＯＭの差分に等しくな
り、容量素子２０６の第１電極と第２電極間の電圧ＶＣＳ１は、電位Ｖｓと電位ＧＮＤの
差分と等しくなり、容量素子２０７の第１電極と第２電極間の電圧ＶＣＳ２は、電位Ｖｓ
と電位ＣＯＭの差分に等しくなる。
【００４９】
そして、画素電極と対向電極の間に電圧が与えられると、液晶素子２０４が有する液晶内
の液晶分子は、その配向が変化し始める。そして、上述したように、液晶分子の配向が変
化することにより液晶の比誘電率が変化すると、液晶素子２０４の画素電極と対向電極間
の電圧ＶＬが変化する。よって、スイッチング素子２０５をオンにしてビデオ信号の電位
Ｖｓを液晶素子２０４の画素電極に与えた後、スイッチング素子２０５をオフにしてから
の電圧ＶＬの変化、すなわち液晶素子２０４が有する画素電極の電位の変化を追跡するこ
とで、液晶分子の配向の状態を把握し、液晶分子の配向の変化が収束するタイミングを見
出すことができる。
【００５０】
なお、図１（Ｂ）の場合、液晶素子２０４と容量素子２０６とが直列に接続されており、
液晶素子２０４と容量素子２０７とが並列に接続されている。そのため、画素電極の電位
は、液晶素子２０４の容量値と、容量素子２０６の容量値と、容量素子２０７の容量値と
の比によって値が定まる。
【００５１】
図１（Ａ）に示す容量素子１０６の容量値は、電荷のリークに起因する画素電極の電位の
変化を防ぐことができる程度に、十分な大きさに設定する。しかし、液晶素子１０４の容
量値に対して容量素子１０６の容量値が大きすぎると、液晶素子１０４の容量値が変化し
ても、液晶素子１０４の画素電極の電位の変化が小さくなり、液晶分子の配向の状態を把
握しにくくなる。よって、図１（Ａ）に示す画素１００の場合、液晶素子１０４の画素電
極の電位の変化を大きくして液晶分子の配向の状態をより明確に把握するために、容量素
子１０６の容量値と液晶素子１０４の容量値とが大きく異ならないように、より望ましく
は同程度になるように、設定しておくのが良い。
【００５２】
一方、図１（Ｂ）に示す画素２００の場合、図１（Ａ）とは異なり、液晶素子２０４と直
列に接続されるように容量素子２０６が設けられており、液晶素子２０４と並列に接続さ
れるように容量素子２０７が設けられている。そのため、液晶素子２０４の電圧ＶＬと、
容量素子２０６の電圧ＶＣＳ２との比は、液晶素子２０４の容量値に容量素子２０７の容
量値を加算した値と、容量素子２０６の容量値との比に相当する。したがって、容量素子
２０６の容量値を、電荷のリークに起因する画素電極の電位の変化を防ぐことができる程
度に、十分な大きさに設定したとしても、容量素子２０７の容量値をそれに見合う程度に
大きく設定することで、液晶素子２０４の容量値を小さく抑えつつ、液晶素子２０４の電
圧ＶＬと、容量素子２０６の電圧ＶＣＳ２とが大きく異ならないように、より望ましくは
同程度になるようにすることができる。よって、液晶素子２０４の容量値を小さく抑えつ
つ、液晶素子２０４の画素電極の電位の変化を大きくして液晶分子の配向の状態をより明
確に把握することができる。
【００５３】
比較回路２０１は、画素２００から与えられる液晶素子２０４の画素電極の電位と、基準
となる電位ＲＥＦとを比較し、その結果に従って互いに値の異なる２値の電位を出力する
。例えば、画素電極の電位が電位ＲＥＦより高い場合は電位ＯＵＴ１、画素電極の電位が
電位ＲＥＦと同じか、それより低い場合は電位ＯＵＴ２を出力する。そして電位ＲＥＦを
、液晶分子の配向の変化が収束したときに得られるであろう画素電極の電位と同じ高さに
設定しておくことで、液晶分子の配向の変化が収束する前と後とで、比較回路２０１から
出力される電位を切り替えることができる。
【００５４】
なお、図１（Ｂ）では、比較回路２０１としてオペアンプを用いる例を示しているが、オ
ペアンプに限らず、画素２００から与えられる電位と基準となる電位ＲＥＦとを比較した
結果に従って２値の電位の一つを出力することができる回路であれば、比較回路２０１と
して用いることができる。
【００５５】
制御回路２０２は、比較回路２０１から出力された電位に従って、光源２０３の駆動を制
御する。具体的には、２値の電位のうち、一方の電位が比較回路２０１から出力されたと
き、制御回路２０２は光源２０３が点灯するように制御し、他方の電位が比較回路２０１
から出力されたとき、制御回路２０２は光源２０３が消灯するように制御する。比較回路
２０１から出力される電位は、液晶分子の配向の変化が収束する前と後とで、その値が切
り替わるので、制御回路２０２は液晶分子の配向が変化するタイミングに従って、光源２
０３の駆動を制御することができる。
【００５６】
従って、本発明では、液晶分子の配向の変化が収束するタイミングを把握できるので、該
タイミングに従って光源２０３の駆動のタイミングを適宜設定し直すことができる。よっ
て、液晶の応答速度が変化しても、液晶分子の配向の変化が著しい期間に光源２０３を消
灯し、液晶分子の配向の変化が収束している期間に光源２０３を点灯し、動画がぼやけて
視認されてしまうのを防ぐことができる。
【００５７】
なお、液晶表示装置では、焼き付きと呼ばれる液晶の劣化を防ぐために、液晶素子に印加
する電圧の極性を所定のタイミングに従って反転させる交流駆動が行われることが多い。
例えば、フレーム期間ごとに液晶素子に印加する電圧の極性を反転させる交流駆動を行う
場合、図１（Ａ）、図１（Ｂ）に示す本発明の液晶表示装置では、画素電極の電位の極性
が同じフレーム期間においてのみ、光源の駆動のタイミングを新たに設定し直すようにし
、その他のフレーム期間では、直前のフレーム期間と同じタイミングで光源を駆動させれ
ば良い。或いは、全てのフレーム期間ごとに光源の駆動のタイミングを適宜設定し直すた
めに、基準となる電位ＲＥＦをフレーム期間ごとに変えるようにしても良いし、各極性に
対応した比較回路及び制御回路を新たに設けるようにしても良い。また、極性が同じフレ
ーム期間において、必ず光源の駆動のタイミングを設定し直す必要はない。液晶の温度変
化がさほど著しくない場合などは、例えば６０フレーム期間ごとに１回とするなど、光源
の駆動のタイミングを設定し直す回数を、少なくしても良い。
【００５８】
また、本発明の液晶表示装置は、画素部が画素を複数有する場合、該画素の少なくとも１
つから、画素電極の電位を比較回路に出力できていればよい。図２に、本発明の液晶表示
装置が有する、複数の画素３００が設けられた画素部３０１と、比較回路３０２と、制御
回路３０３と、光源３０４とを一例として示す。
【００５９】
図２において、各画素３００は、信号線Ｓ１〜Ｓｘの少なくとも１つと、走査線Ｇ１〜Ｇ
ｙの少なくとも１つとを有している。また画素３００は、スイッチング素子として機能す
るトランジスタ３０５と、液晶素子３０６と、容量素子３０７とを有している。なお図２
では、画素３００において、一のトランジスタ３０５をスイッチング素子として用いてい
る場合について示しているが、本発明はこの構成に限定されない。スイッチング素子とし
てトランジスタ以外の半導体素子を用いていても良い。或いは、複数のトランジスタをス
イッチング素子として用いていても良い。
【００６０】
また図２では、図１（Ａ）と同様に、画素３００において、液晶素子３０６と容量素子３
０７とが直列に接続されている場合を例示しているが、液晶素子３０６と容量素子３０７
とは、並列に接続されていても良い。また図１（Ｂ）と同様に、画素３００が、液晶素子
３０６に直列に接続されている容量素子３０７に加えて、液晶素子３０６に並列に接続さ
れている容量素子を有していても良い。
【００６１】
図２では、複数の画素３００のうち、信号線Ｓｘと走査線Ｇｙとを有するモニター用画素
３００ａにおいて、液晶素子３０６が有する画素電極の電位をモニターするべく、該電位
を比較回路３０２に入力する。なお、全ての画素３００のうち、最も端に位置している画
素３００を、画素電極の電位をモニターするためのモニター用画素３００ａとする必要は
必ずしもない。モニター用画素３００ａは、他の画素３００と構成を変える必要はないの
で、いずれの画素３００をモニター用画素３００ａとして用いるかは、設計者が適宜決め
ることができる。また、画素部３０１が有する複数の画素３００のうち、実際の映像の表
示には用いることのないダミー用の画素の一つを、モニター用画素３００ａとして用いる
ようにしても良い。ただし、いずれの場合にせよ、全ての画素３００のうち、最後にビデ
オ信号の入力が行われる画素において、液晶分子の配向の変化が収束するタイミングが最
も遅くなる。よって、最後にビデオ信号の入力が行われる画素の一つをモニター用画素３
００ａとして用いることで、全ての画素３００において液晶分子の配向の変化が収束する
タイミングを把握することができ、望ましい。
【００６２】
次に、図２に示す画素部３０１の動作と、光源３０４の駆動について説明する。まず、走
査線Ｇ１〜Ｇｙが順に選択されると、選択された走査線を有する画素３００において、ト
ランジスタ３０５がオンになる。そして信号線Ｓ１〜Ｓｘに、順にまたは同時にビデオ信
号の電位が与えられると、オンのトランジスタ３０５を介して、ビデオ信号の電位が液晶
素子３０６の画素電極に与えられる。次に走査線の選択が終了すると、該走査線を有する
画素３００において、トランジスタ３０５がオフになる。そして液晶素子３０６は、液晶
分子の配向の変化に伴い、その画素電極の電位が変化する。
【００６３】
図３に、画素部３０１における、ビデオ信号の画素３００への入力のタイミングを示す。
図３では、横軸は時間を示しており、縦軸は走査線が選択される方向（走査方向）を示し
ている。また、図３において、光源３０４の点灯期間は白地で示し、消灯期間はハッチで
示す。期間Ｔａは、最初の走査線が選択されてから最後の走査線が選択されるまでの期間
を意味しており、期間Ｔａ内に全ての画素３００にビデオ信号が入力される。
【００６４】
期間Ｔａでは、複数の画素３００に順にビデオ信号が入力されている最中なので、画素３
００によっては液晶素子３０６が有する液晶分子の配向の変化が著しい。また、期間Ｔａ
において最後にビデオ信号が入力される画素３００では、他の画素３００に比べて、液晶
分子の配向の変化が収束するタイミングは最も遅い。そして、液晶分子の配向の変化が収
束するタイミングは、液晶の温度によっても随時変わってくる。
【００６５】
図４（Ａ）と図４（Ｂ）に、最後にビデオ信号が入力される画素３００における、液晶素
子３０６の透過率の時間変化と、光源の駆動のタイミングを示す。図４（Ａ）、（Ｂ）で
は、横軸は時間を示し、縦軸は液晶素子３０６の透過率を示す。また、光源３０４の点灯
時間は白地で示し、消灯期間はハッチで示す。また図４（Ｃ）には、信号線に入力される
電位の時間変化も併せて示す。ただし、図４（Ｃ）では、信号線に与えられる電位が、第
１フレーム期間と第３フレーム期間において電位ＣＯＭよりも高く、第２フレーム期間で
は電位ＣＯＭと同じである場合を例示している。
【００６６】
図４（Ａ）と図４（Ｂ）の透過率の変化は、共に図４（Ｃ）に示すタイミングチャートに
同期している。しかし、図４（Ａ）と図４（Ｂ）とでは、温度変化により液晶の比誘電率
が異なっており、透過率の変化が著しい期間４０１の長さが異なっている。より詳細に説
明すると、図４（Ａ）の方が図４（Ｂ）よりも、期間４０１が短く、期間４０２が長くな
っている。
【００６７】
本発明では、モニター用画素３００ａが有する液晶素子３０６の画素電極の電位から、液
晶分子の配向の変化が収束するタイミングを把握することができる。そして、制御回路３
０３は、画素３００へのビデオ信号の入力が開始されてから、全ての画素３００において
液晶分子の配向の変化が収束するまでの期間Ｔｂ（図３参照）において、光源３０４が消
灯するように、光源３０４の駆動を制御する。よって本発明では、図４（Ａ）と図４（Ｂ
）のいずれの場合においても、少なくとも期間４０１において消灯するように光源３０４
を駆動させることができる。期間Ｔｂにおいて光源３０４を消灯にしておくことで、液晶
分子の配向の変化、すなわち液晶素子の透過率の変化が視認されにくくなり、動画がぼや
けて見えるのを防ぐことができる。
【００６８】
なお、期間４０１は、液晶の比誘電率のみならず、液晶素子に印加される電圧の変化量に
よっても異なる。例えばＶＡ液晶の場合だと、黒表示から中間階調表示に移行する際に液
晶の応答速度が最も遅くなるため、期間４０１が最長となる。よって、光源３０４の駆動
のタイミングを設定する際、まず先のフレーム期間において黒表示を行った後、次の第２
のフレーム期間において中間階調表示を行うように、モニター用画素３００ａにビデオ信
号を入力する。そして、上記第２のフレーム期間における画素電極の電位を用いて光源３
０４の駆動のタイミングを設定するのが望ましい。上記構成により、いずれの階調を表示
する場合でも、液晶分子の配向の変化が収束するまでの期間Ｔｂにおいて光源３０４が消
灯するように光源３０４の駆動を制御し、動画がぼやけて見えるのを防ぐことができる。
【００６９】
なお、ＶＡ液晶の場合だと、黒表示から中間階調表示に移行する際に液晶の応答速度が最
も遅くなるが、液晶の応答速度が最も遅くなる表示のパターンは液晶の種類によって異な
る。よって、液晶の種類に合わせて、光源３０４の駆動のタイミングを設定する際に、応
答速度が最長となるよう、モニター用画素３００ａにおいて階調が変化する表示パターン
を、適宜選択すればよい。例えばＴＮ液晶、ＯＣＢ液晶の場合、白表示から中間階調表示
に移行する際に液晶の応答速度が最も遅くなる。よって、この場合、白表示の次に中間階
調表示を行う表示パターンを用いて、光源３０４の駆動のタイミングを設定するのが望ま
しい。また、例えばＩＰＳ液晶の場合、ＶＡ液晶と同様に、黒表示から中間階調表示に移
行する際に液晶の応答速度が最も遅くなる。よって、この場合、黒表示の次に中間階調表
示を行う表示パターンを用いて、光源３０４の駆動のタイミングを設定するのが望ましい
。
【００７０】
また、図４（Ａ）、図４（Ｂ）では、期間４０１のみならず期間４０３においても液晶分
子の配向の変化が著しい。期間４０１は、液晶素子の画素電極の電位が、対向電極の電位
からより離れた電位に変化する際に起こる、液晶分子の配向の変化の著しい期間である。
一方、期間４０３は、液晶素子の画素電極の電位が、対向電極の電位により近い電位に変
化する際に起こる、液晶分子の配向の変化の著しい期間である。本実施の形態では、期間
４０１における画素電極の電位の変化を用い、光源３０４の駆動のタイミングを設定して
いるが、期間４０３における画素電極の電位の変化を用いて、光源３０４の駆動のタイミ
ングを設定しても良い。液晶の種類にもよるが、期間４０１よりも期間４０３の方が長く
なる場合がある。よって、期間４０１よりも期間４０３の方が長くなる場合は、期間４０
３における画素電極の電位の変化を用いて、光源３０４の駆動のタイミングを設定するこ
とで、より確実に動画がぼやけて見えるのを防ぐことができる。
【００７１】
なお、期間４０３において光源３０４の駆動のタイミングを設定する場合も、期間４０３
が最長となる表示パターンを用いるのが望ましい。例えばＶＡ液晶の場合だと、白表示か
ら黒表示に移行する際に、液晶の応答時間が最も長くなり、期間４０１が最長となる。よ
って、光源３０４の駆動のタイミングを設定する際、まず先のフレーム期間において白表
示を行った後、次の第２のフレーム期間において黒表示を行うように、モニター用画素３
００ａにビデオ信号を入力する。そして、上記第２のフレーム期間における画素電極の電
位を用いて光源３０４の駆動のタイミングを設定するのが望ましい。上記構成により、い
ずれの階調を表示する場合でも、液晶分子の配向の変化が収束するまでの期間Ｔｂにおい
て光源３０４が消灯するように光源３０４の駆動を制御し、動画がぼやけて見えるのを防
ぐことができる。
【００７２】
なお、ＶＡ液晶の場合だと、白表示から黒表示に移行する際に液晶の応答時間が最も長く
なるが、液晶の応答時間が最も長くなる表示のパターンは液晶の種類によって異なる。よ
って、液晶の種類に合わせて、光源３０４の駆動のタイミングを設定する際の、表示パタ
ーンを適宜選択すればよい。例えばＴＮ液晶、ＯＣＢ液晶の場合、黒表示から白表示に移
行する際に液晶の応答速度が最も遅くなる。よって、この場合、黒表示の次に白表示を行
う表示パターンを用いて、光源３０４の駆動のタイミングを設定するのが望ましい。また
、例えばＩＰＳ液晶の場合、ＶＡ液晶と同様に、白表示から黒表示に移行する際に液晶の
応答速度が最も遅くなる。よって、この場合、白表示の次に黒表示を行う表示パターンを
用いて、光源３０４の駆動のタイミングを設定するのが望ましい。
【００７３】
また、図１（Ａ）では光源１０３を一つだけ図示している。図１（Ｂ）では光源２０３を
一つだけ図示している。図２では光源３０４を一つだけ図示している。しかし、本発明は
これらの構成に限定されない。光源１０３と、光源２０３と、光源３０４とは、その数が
それぞれ単数であっても良いが、複数であっても良い。
【００７４】
なお、本実施の形態では、アクティブマトリクス型の液晶表示装置を例に挙げて説明した
が、本発明の液晶表示装置はパッシブマトリクス型であっても良い。
【００７５】
（実施の形態２）
本実施の形態では、本発明の液晶表示装置が有する制御回路の具体的な構成の一例につい
て説明する。
【００７６】
図５（Ａ）は、本発明の液晶表示装置が有する比較回路５０１と、制御回路５０２と、光
源５０３とを示している。図５（Ａ）に示す制御回路５０２は、記憶回路５０４と、スイ
ッチング回路５０５とを少なくとも有している。
【００７７】
比較回路５０１は、画素から与えられる液晶素子の画素電極の電位ＶＥと、基準となる電
位ＲＥＦとが入力されている。そして比較回路５０１は電位ＶＥと電位ＲＥＦとを比較し
、その結果に従って互いに値の異なる電位ＯＵＴ１または電位ＯＵＴ２を出力する。
【００７８】
制御回路５０２では、比較回路５０１から出力された電位が、電位ＯＵＴ１と電位ＯＵＴ
２のうちのいずれであるかを、記憶回路５０４においてデータとして記憶する。記憶回路
５０４には、記憶回路５０４に記憶されているデータを保持するための電源電位ＶＤＤと
、記憶が行われるタイミングを制御する信号ＳｉｇＬとが入力されている。具体的には、
信号ＳｉｇＬによって、光源５０３の駆動のタイミングを設定する際に、記憶回路５０４
に新たにデータが書き込まれるようになる。また逆に、信号ＳｉｇＬによって、光源５０
３の駆動のタイミングを設定された状態のまま維持する際に、記憶回路５０４に新たにデ
ータが書き込まれないようになる。なお、全ての画素のうち、最初の画素にビデオ信号が
入力されるタイミングが信号ＳｉｇＬによって制御されている場合、該信号ＳｉｇＬを用
いることで、上記最初の画素にビデオ信号が入力されるタイミングに合わせて、光源５０
３を消灯させるタイミングをも制御することができる。
【００７９】
光源の駆動のタイミングを設定するタイミングは、上述したように設計者が適宜決めるこ
とができる。具体的には、信号ＳｉｇＬまたはその他の制御信号を用いることで、光源５
０３の駆動のタイミングを設定するタイミングを、リアルタイムに制御することができる
。なお、光源の駆動のタイミングを、毎フレーム期間ごとにリアルタイムで設定し直すの
ではなく、複数のフレーム期間ごとに設定し直す場合、制御回路５０２内にタイミング検
出用回路を更に設け、設定された光源５０３の駆動のタイミングを次回の設定時まで、上
記タイミング検出用回路で記憶するようにしても良い。例えばタイミング検出用回路は、
光源５０３の駆動のタイミングを設定し直すように指示が来たら、比較回路５０１から出
力される電位を用いて、１フレーム期間が開始されてから全ての画素において液晶分子の
配向の変化が収束するまでの期間を検出するための回路と、各フレーム期間が開始されて
からの時間を計測するための回路と、上記２つの回路から出力される信号に従って、記憶
回路５０４のデータを書き換える回路と、を用いれば良い。
【００８０】
スイッチング回路５０５は、記憶回路５０４において記憶されているデータに従ってスイ
ッチングを行うことで、光源５０３への電力の供給を制御する。なお図５（Ａ）では、ス
イッチング回路５０５に、トランジスタを一つ用いている例を示しているが、本発明はこ
の構成に限定されない。スイッチング回路５０５に、トランジスタ以外の半導体素子を用
いていても良いし、複数のトランジスタを用いていても良い。また記憶回路５０４として
、ラッチ回路などを用いることができる。光源５０３として、ＬＥＤを用いることができ
る。ただし本発明の液晶表示装置に用いることができる光源は、必ずしもＬＥＤに限定さ
れない。ＬＥＤのように点灯と消灯を高速で切り替えることが可能な発光素子であれば、
本発明の液晶表示装置の光源として用いることは可能である。
【００８１】
なお、本実施の形態では、記憶回路５０４を有している制御回路５０２の構成について説
明したが、本発明の液晶表示装置が有する制御回路は、必ずしも記憶回路を用いる必要は
ない。記憶回路を用いない場合は、制御回路５０２において、比較回路５０１の後段にス
イッチング回路５０５が設けられる。そして記憶回路を用いない場合、全てのフレーム期
間ごとに光源の駆動のタイミングを適宜設定し直すことになるので、基準となる電位ＲＥ
Ｆをフレーム期間ごとに変えるか、若しくは各極性に対応した比較回路及び制御回路を新
たに設けるようにする。
【００８２】
なお制御回路５０２は、図５（Ａ）に示した構成に加え、バッファを有していても良い。
図５（Ｂ）に、比較回路５０１と、バッファ５０６をさらに有する制御回路５０２と、光
源５０３とを示す。図５（Ｂ）に示す制御回路５０２では、記憶回路５０４から出力され
る電位を、バッファ５０６を介して制御回路５０２に入力している。バッファ５０６を用
いることで、スイッチング回路５０５におけるスイッチングの制御に大電力が必要な場合
でも、確実にそのスイッチングを制御することができる。
【００８３】
なお、図５に示した構成の制御回路５０２が有する機能は、比較回路５０１において検出
された電位を用い、ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）で行う
ことも可能である。ただし本発明では、ＣＰＵを用いた複雑な制御系の回路を使用せずに
、液晶の応答速度に合わせて光源５０３の駆動を制御することができるというメリットを
有する。或いは本発明では、ＣＰＵを使用していたとしても、ＣＰＵの負荷を低減させつ
つ、液晶の応答速度に合わせて光源５０３の駆動を制御することができるというメリット
を有する。
【００８４】
なお、図５（Ａ）、図５（Ｂ）では、光源５０３を一つだけ図示しているが、本発明はこ
の構成に限定されない。光源５０３は、その数が単数であっても良いが、複数であっても
良い。
【００８５】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００８６】
（実施の形態３）
本実施の形態では、本発明の液晶表示装置の全体的な構成の一例について説明する。図６
に、本発明の液晶表示装置のブロック図を示す。
【００８７】
図６に示す液晶表示装置は、液晶素子を備えた画素を複数有する画素部６００と、各画素
をラインごとに選択する走査線駆動回路６１０と、選択されたラインの画素へのビデオ信
号の入力を制御する信号線駆動回路６２０と、比較回路６３０と、制御回路６３１と、光
源６３２とを有する。そして本発明では画素部６００が有する画素のうち、いずれか１つ
をモニター用画素６３３として用いる。モニター用画素６３３の画素電極の電位は、比較
回路６３０に与えられる。
【００８８】
図６において信号線駆動回路６２０は、シフトレジスタ６２１、第１の記憶回路６２２、
第２の記憶回路６２３、ＤＡ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ）変換回路６２４を
有している。シフトレジスタ６２１には、クロック信号Ｓ−ＣＬＫ、スタートパルス信号
Ｓ−ＳＰが入力される。シフトレジスタ６２１は、これらクロック信号Ｓ−ＣＬＫ及びス
タートパルス信号Ｓ−ＳＰに従って、パルスが順次シフトするタイミング信号を生成し、
第１の記憶回路６２２に出力する。タイミング信号のパルスの出現する順序は、走査方向
切り替え信号に従って切り替えるようにしても良い。
【００８９】
第１の記憶回路６２２にタイミング信号が入力されると、該タイミング信号のパルスに従
って、ビデオ信号が順に第１の記憶回路６２２に書き込まれ、保持される。なお、第１の
記憶回路６２２が有する複数の記憶素子に順にビデオ信号を書き込んでも良いが、第１の
記憶回路６２２が有する複数の記憶素子をいくつかのグループに分け、該グループごとに
並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグル
ープ数を分割数と呼ぶ。例えば４つの記憶素子ごとにグループに分けた場合、４分割で分
割駆動することになる。
【００９０】
第１の記憶回路６２２の全ての記憶素子への、ビデオ信号の書き込みが一通り終了するま
での時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた
期間をライン期間に含むことがある。
【００９１】
１ライン期間が終了すると、第２の記憶回路６２３に入力されるラッチ信号Ｓ−ＬＳのパ
ルスに従って、第１の記憶回路６２２に保持されているビデオ信号が、第２の記憶回路６
２３に一斉に書き込まれ、保持される。ビデオ信号を第２の記憶回路６２３に送出し終え
た第１の記憶回路６２２には、再びシフトレジスタ６２１からのタイミング信号に従って
、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、第２の
記憶回路６２３に書き込まれ、保持されているビデオ信号が、ＤＡ変換回路６２４に入力
される。
【００９２】
そしてＤＡ変換回路６２４は、入力されたデジタルのビデオ信号をアナログのビデオ信号
に変換し、信号線を介して画素部６００内の各画素に入力する。
【００９３】
なお信号線駆動回路６２０は、シフトレジスタ６２１の代わりに、パルスが順次シフトす
る信号を出力することができる別の回路を用いても良い。
【００９４】
なお図６ではＤＡ変換回路６２４の後段に画素部６００が直接接続されているが、本発明
はこの構成に限定されない。画素部６００の前段に、ＤＡ変換回路６２４から出力された
ビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例とし
て、例えば波形を整形することができるバッファなどが挙げられる。
【００９５】
次に、走査線駆動回路６１０の動作について説明する。本発明の液晶表示装置では、画素
部６００の各画素に走査線が複数設けられている。走査線駆動回路６１０は選択信号を生
成し、該選択信号を複数の各走査線に入力することで、画素をラインごとに選択する。選
択信号により画素が選択されると、該画素が有するスイッチング素子がオンになり、画素
へのビデオ信号の入力が行われる。
【００９６】
なお、本実施の形態では複数の走査線に入力される選択信号を、全て一の走査線駆動回路
６１０で生成している例について述べたが、本発明はこの構成に限定されない。複数の走
査線駆動回路６１０で複数の走査線に入力される選択信号の生成を行うようにしても良い
。
【００９７】
また、画素部６００、走査線駆動回路６１０、信号線駆動回路６２０、比較回路６３０、
制御回路６３１は、同一基板上に形成することができるが、いずれかを異なる基板上に形
成することもできる。
【００９８】
また、図６では、光源６３２を一つだけ図示しているが、本発明はこの構成に限定されな
い。光源６３２は、その数が単数であっても良いが、複数であっても良い。
【００９９】
次に図７に、図６とは異なる、本実施の形態の液晶表示装置のブロック図を一例として示
す。
【０１００】
図７に示す本発明の液晶表示装置は、複数の画素を有する画素部６４０と、複数の画素を
ラインごとに選択することができる走査線駆動回路６５０と、選択されたライン内の画素
へのビデオ信号の入力を制御する信号線駆動回路６６０と、比較回路６７０と、制御回路
６７１と、光源６７２とを有する。そして本発明では画素部６４０が有する画素のうち、
いずれか１つをモニター用画素６７３として用いる。モニター用画素６７３の画素電極の
電位は、比較回路６７０に与えられる。
【０１０１】
信号線駆動回路６６０は、シフトレジスタ６６１と、サンプリング回路６６２と、アナロ
グ信号を記憶することができる記憶回路６６３とを少なくとも有する。シフトレジスタ６
６１にクロック信号Ｓ−ＣＬＫと、スタートパルス信号Ｓ−ＳＰが入力されると、シフト
レジスタ６６１はこれらクロック信号Ｓ−ＣＬＫ及びスタートパルス信号Ｓ−ＳＰに従っ
て、パルスが順次シフトするタイミング信号を生成し、サンプリング回路６６２に入力す
る。サンプリング回路６６２では、入力されたタイミング信号に従って、信号線駆動回路
６６０に入力された１ライン期間分のアナログのビデオ信号をサンプリングする。そして
１ライン期間分のビデオ信号が全てサンプリングされると、サンプリングされたビデオ信
号はラッチ信号Ｓ−ＬＳに従って一斉に記憶回路６６３に出力され、保持される。記憶回
路６６３に保持されるビデオ信号は、信号線を介して画素部６４０に入力される。
【０１０２】
なお本実施の形態では、サンプリング回路６６２において１ライン期間分のビデオ信号を
全てサンプリングした後に、一斉に下段の記憶回路６６３にサンプリングされたビデオ信
号を入力する場合を例に挙げて説明するが、本発明はこの構成に限定されない。サンプリ
ング回路６６２において各画素に対応するビデオ信号をサンプリングしたら、１ライン期
間を待たずに、その都度下段の記憶回路６６３にサンプリングされたビデオ信号を入力し
ても良い。
【０１０３】
またビデオ信号のサンプリングは対応する画素毎に順に行っても良いし、１ライン内の画
素をいくつかのグループに分け、各グループに対応する画素ごとに並行して行っても良い
。
【０１０４】
なお図７では記憶回路６６３の後段に直接画素部６４０が接続されているが、本発明はこ
の構成に限定されない。画素部６４０の前段に、記憶回路６６３から出力されたアナログ
のビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例と
して、例えば波形を整形することができるバッファなどが挙げられる。
【０１０５】
そして、記憶回路６６３から画素部６４０にビデオ信号が入力されるのと並行して、サン
プリング回路６６２は次のライン期間に対応するビデオ信号を再びサンプリングすること
ができる。
【０１０６】
次に、走査線駆動回路６５０の動作について説明する。本発明の液晶表示装置では、画素
部６４０の各画素に走査線が複数設けられている。走査線駆動回路６５０は選択信号を生
成し、該選択信号を複数の各走査線に入力することで、画素をラインごとに選択する。選
択信号により画素が選択されると、該画素が有するスイッチング素子がオンになり、画素
へのビデオ信号の入力が行われる。
【０１０７】
なお、本実施の形態では複数の走査線に入力される選択信号を、全て一の走査線駆動回路
６５０で生成している例について述べたが、本発明はこの構成に限定されない。複数の走
査線駆動回路６５０で複数の走査線に入力される選択信号の生成を行うようにしても良い
。
【０１０８】
また、画素部６４０、走査線駆動回路６５０、信号線駆動回路６６０、比較回路６７０、
制御回路６７１は、同一基板上に形成することができるが、いずれかを異なる基板上に形
成することもできる。
【０１０９】
また、図７では、光源６７２を一つだけ図示しているが、本発明はこの構成に限定されな
い。光源６７２は、その数が単数であっても良いが、複数であっても良い。
【０１１０】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１１１】
（実施の形態４）
本実施の形態では、液晶表示装置が置かれる環境下の輝度を検出し、検出された輝度に合
わせて光源の輝度を調整する液晶表示装置の構成について説明する。
【０１１２】
図８（Ａ）に、本実施の形態の液晶表示装置が有する、光源８０１の制御系の回路の一例
を示す。図８（Ａ）に示す光源８０１の制御系の回路は、比較回路８０２、制御回路８０
３、光検出器８０４、信号生成回路８０５、輝度制御回路８０６を有する。
【０１１３】
比較回路８０２は、画素から与えられる液晶素子の画素電極の電位ＶＥと、基準となる電
位ＲＥＦとを比較し、その結果に従って互いに値の異なる２値の電位を出力する。制御回
路８０３は、比較回路８０２から出力された電位に従って、光源８０１の駆動を制御する
。具体的には、２値の電位のうち、一方の電位が比較回路８０２から出力されたとき、制
御回路８０３は光源８０１が点灯するように制御し、他方の電位が比較回路８０２から出
力されたとき、制御回路８０３は光源８０１が消灯するように制御する。比較回路８０２
から出力される電位は、液晶分子の配向の変化が収束する前と後とで、その値が切り替わ
るので、制御回路８０３は液晶分子の配向が変化するタイミングに従って、光源８０１の
駆動を制御することができる。
【０１１４】
光検出器８０４は、液晶表示装置が置かれる環境下の輝度または光強度を検出し、該輝度
または光強度の情報を含む電気信号（第１の信号）を生成することができる。光検出器８
０４として、例えばフォトダイオード、フォトトランジスタ、電荷結合素子（ＣＣＤ：Ｃ
ｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）などの、光を電気エネルギーに変換する光
電変換素子を用いることができる。
【０１１５】
信号生成回路８０５は、光検出器８０４で生成される電気信号を用い、検出された輝度の
情報に従って光源８０１の輝度を決める。図８（Ａ）では、信号生成回路８０５が積分回
路８０７と、輝度比較回路８０８とを有する例を示している。
【０１１６】
積分回路８０７は光検出器８０４において検出された光強度を時間で積分する。人間は、
一定時間内の光強度を積分して知覚するという特性を有しているので、積分回路８０７を
用いることで、人間の目が感じる輝度を算出することができる。輝度比較回路８０８は、
積分回路８０７によって算出された輝度と、あらかじめ設定しておいた基準となる輝度と
を比較する。
【０１１７】
そして、比較の結果が情報として含まれる信号（第２の信号）を出力する。輝度制御回路
８０６は、上記第２の信号を、光源の輝度を調整するための信号として用い、輝度比較回
路８０８における比較の結果に従って光源８０１の輝度の制御を行う。具体的には、算出
された輝度が設定された輝度よりも高い場合、光源８０１の輝度がより高くなるように、
逆に算出された輝度が設定された輝度よりも低い場合、光源８０１の輝度がより低くなる
ように、第２の信号に従って光源８０１の輝度の制御を行う。
【０１１８】
よって本実施の形態の液晶表示装置では、液晶表示装置が置かれる環境下の輝度が高い場
合に光源８０１の輝度を高め、逆に環境下の輝度が低い場合に光源８０１の輝度を低くす
ることができる。上記構成により、明るい場所では液晶表示装置に表示される映像を明る
くすることで見やすくし、逆に、暗い場所では映像の明るさを抑えて消費電力を低減させ
ることができる。
【０１１９】
なお、基準となる輝度は必ずしも１つである必要はなく、基準となる輝度が複数設定され
ていても良い。例えば、輝度の低い順から第１の輝度、第２の輝度、第３の輝度というよ
うに、３つの基準となる輝度が設定されていている場合、点灯時の光源８０１の輝度を４
段階に調整できるようにする。そして、算出された輝度が第１の輝度よりも低い時は、４
段階のうち最も低い輝度になるように、第２の信号に従って光源８０１を点灯させる。ま
た、算出された輝度が第１の輝度よりも高く、第２の輝度よりも低い時は、４段階のうち
２番目に低い輝度になるように、第２の信号に従って光源８０１を点灯させる。また、算
出された輝度が第２の輝度よりも高く、第３の輝度よりも低い時は、４段階のうち２番目
に高い輝度になるように、第２の信号に従って光源８０１を点灯させる。また、算出され
た輝度が第３の輝度よりも高い時は、４段階のうち最も高い輝度になるように、第２の信
号に従って光源８０１を点灯させる。
【０１２０】
さらに、本実施の形態の液晶表示装置では、上記効果に加え、液晶分子の配向の変化が収
束するタイミングを把握できるので、該タイミングに従って光源８０１の駆動のタイミン
グを適宜設定し直すことができる。よって、液晶の応答速度が変化しても、液晶分子の配
向の変化が著しい期間に光源８０１を消灯し、液晶分子の配向の変化が収束している期間
に光源８０１を点灯し、動画がぼやけて視認されてしまうのを防ぐことができる。
【０１２１】
次に図８（Ｂ）に、輝度制御回路８０６の具体的な回路の一例を示す。図８（Ｂ）に示す
輝度制御回路８０６は、４段階で光源８０１の輝度を制御する場合を例示しており、４つ
のスイッチング素子８１０と、４つの抵抗素子８１１とを有している。スイッチング素子
８１０と抵抗素子８１１とは一対一で直列に接続されている。そして、直列に接続された
スイッチング素子８１０と抵抗素子８１１の４つの組が、制御回路８０３と光源８０１と
の間において、全て並列に接続されている。
【０１２２】
各スイッチング素子８１０のスイッチングは、信号生成回路８０５から出力される第２の
信号に従って行われる。オンになるスイッチング素子８１０の数が多いほど、制御回路８
０３と光源８０１との間における抵抗値が低くなる。逆に、オンになるスイッチング素子
８１０の数が少ないほど、制御回路８０３と光源８０１との間における抵抗値は高くなる
。よって、制御回路８０３において設定されたタイミングに従って、電力の供給が行われ
ると、各スイッチング素子８１０のスイッチングに従って、光源８０１に供給される電力
を調整することができ、光源８０１の輝度を４段階に制御することができる。
【０１２３】
なお、光源８０１への電力の供給の有無は、制御回路８０３において制御されるので、輝
度制御回路８０６では光源８０１へ供給される電力量を制御するのみで良い。よって、複
数のスイッチング素子８１０のうち、少なくとも１つは常にオンにしておく。ただし、本
発明は必ずしもこの構成に限定されず、輝度制御回路８０６においても光源８０１への電
力の供給の有無を制御するべく、全てのスイッチング素子８１０をオフにできる構成とし
ても良い。
【０１２４】
また、ｍ個の抵抗素子８１１全てが同じ抵抗値を有するのであれば、ｍ段階で輝度の制御
を行うことになるが、各抵抗素子８１１が有する抵抗値の値を変えることで、最高で（２
ｍ−１）段階まで細かく輝度の制御を行うことが可能である。
【０１２５】
また、図８では、光源８０１を一つだけ図示しているが、本発明はこの構成に限定されな
い。光源８０１は、その数が単数であっても良いが、複数であっても良い。
【０１２６】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１２７】
（実施の形態５）
本実施の形態では、液晶表示装置が有する画素部を複数の領域に分割し、各領域に配置さ
れている画素の階調の平均値に合わせて、領域ごとに対応する光源の輝度を調整する、液
晶表示装置の構成について説明する。
【０１２８】
本実施の形態の液晶表示装置は、各領域に対応した複数の光源を有する。図９（Ａ）に、
第１の領域の画素に対応した第１の光源８２０と、第２の領域の画素に対応した第２の光
源８２１とを有する液晶表示装置における、第１の光源８２０及び第２の光源８２１の制
御系の回路の一例を示す。なお、光源の数は２つに限定されず、分割する領域の数に合わ
せて、対応する光源の数を適宜設定することができる。
【０１２９】
図９（Ａ）に示す第１の光源８２０及び第２の光源８２１の制御系の回路は、比較回路（
比較回路８２２１及び比較回路８２２２）、制御回路８２３、画像処理用フィルタ８２４
、信号処理回路８２５、第１の輝度制御回路８２６及び第２の輝度制御回路８２７を有す
る。
【０１３０】
比較回路８２２１は、第１の領域の画素から与えられる液晶素子の画素電極の電位ＶＥ１
と、基準となる電位ＲＥＦとを比較し、その結果に従って比較回路８２２１から値の異な
る２値の電位を制御回路８２３に出力する。
【０１３１】
比較回路８２２２は、第２の領域の画素から与えられる液晶素子の画素電極の電位ＶＥ２
と、基準となる電位ＲＥＦとを比較し、その結果に従って比較回路８２２２から互いに値
の異なる２値の電位を制御回路８２３に出力する。
【０１３２】
制御回路８２３は、比較回路８２２１及び比較回路８２２２から出力された電位に従って
、第１の光源８２０及び第２の光源８２１の駆動を制御する。具体的には、比較回路８２
２１から２値の電位のうち、一方の電位が制御回路８２３に出力されたとき、制御回路８
２３は第１の光源８２０が点灯するように制御し、他方の電位が制御回路８２３に出力さ
れたとき、制御回路８２３は第１の光源８２０が消灯するように制御する。また、比較回
路８２２２から２値の電位のうち、一方の電位が制御回路８２３に出力されたとき、制御
回路８２３は第２の光源８２１が点灯するように制御し、他方の電位が制御回路８２３に
出力されたとき、制御回路８２３は第２の光源８２１が消灯するように制御する。比較回
路８２２１及び比較回路８２２２から出力される電位は、液晶分子の配向の変化が収束す
る前と後とで、その値が切り替わるので、制御回路８２３は液晶分子の配向が変化するタ
イミングに従って、第１の光源８２０及び第２の光源８２１の駆動を制御することができ
る。
【０１３３】
一方、画像処理用フィルタ８２４は、各領域の画素に入力されるビデオ信号を用い、領域
ごとに画素の階調の平均値を算出し、該平均値を情報として含む信号を生成する。画像処
理用フィルタ８２４として、例えばランクフィルタ、コンボフィルタなどの、階調の平均
値を算出できる画像処理用フィルタを、用いることができる。
【０１３４】
信号処理回路８２５は、画像処理用フィルタ８２４で生成される信号を用い、算出された
階調の平均値に従って第１の光源８２０及び第２の光源８２１の輝度を決める。具体的に
信号処理回路８２５では、算出された階調の平均値と、あらかじめ設定しておいた階調と
を比較する。そして、比較の結果が情報として含まれる信号を出力する。第１の輝度制御
回路８２６及び第２の輝度制御回路８２７は、上記比較の結果が含まれる信号を、第１の
光源８２０及び第２の光源８２１の輝度を調整するための信号として用い、該信号に従っ
て第１の光源８２０及び第２の光源８２１の輝度の制御を行う。具体的には、算出された
階調の平均値が設定された階調よりも高い場合、第１の光源８２０及び第２の光源８２１
の輝度がより高くなるように、逆に算出された階調の平均値が設定された階調よりも低い
場合、第１の光源８２０及び第２の光源８２１の輝度がより低くなるように、第１の光源
８２０及び第２の光源８２１の輝度の制御を行う。
【０１３５】
図９（Ｂ）に、４つの領域８４０、領域８４１、領域８４２、領域８４３に分割した画素
部と、領域８４０に対応する光源８４４、領域８４１に対応する光源８４５、領域８４２
に対応する光源８４６、領域８４３に対応する光源８４７の配置を一例として示す。なお
実際に光源からの光は、対応する領域以外の別の領域にも照射される場合が多いが、各領
域に対応する光源は、主に該領域に光を照射することができるものであれば良い。
【０１３６】
領域８４０、領域８４１、領域８４２、領域８４３において、それぞれ配置されている画
素の階調を平均化した結果、例えば、領域８４０、領域８４１、領域８４２、領域８４３
の順に平均化された階調が低くなっているものと仮定する。この場合、光源８４４、光源
８４５、光源８４６、光源８４７の順に、光源の輝度を低くすれば良い。
【０１３７】
なお、図９（Ｂ）は、画素部の端に光源を配置するエッジライト型の光源を例示している
が、本発明の液晶表示装置は光源が画素部の直下に配置される直下型であっても良い。ま
た、図９（Ａ）では、第１の光源８２０と、第２の光源８２１とをひとつずつ図示してい
るが、本発明はこの構成に限定されない。第１の光源８２０と、第２の光源８２１の数は
、それぞれ単数であっても良いが、複数であっても良い。
【０１３８】
よって、本実施の形態の液晶表示装置では、階調が高くて明るい画像を表示する領域では
、より画像を明るく表示することができ、階調が低くて暗い画像を表示する領域では、よ
り画像を暗く表示することができる。上記構成により、本実施の形態の液晶表示装置では
、画素部全体に表示される画像のコントラストを高めることができる。
【０１３９】
さらに、本実施の形態の液晶表示装置では、上記効果に加え、液晶分子の配向の変化が収
束するタイミングを把握できるので、該タイミングに従って第１の光源８２０及び第２の
光源８２１の駆動のタイミングを適宜設定し直すことができる。よって、液晶の応答速度
が変化しても、液晶分子の配向の変化が著しい期間に第１の光源８２０及び第２の光源８
２１を消灯し、液晶分子の配向の変化が収束している期間に第１の光源８２０及び第２の
光源８２１を点灯し、動画がぼやけて視認されてしまうのを防ぐことができる。
【０１４０】
なお、図９（Ａ）に示す液晶表示装置では、第１の光源８２０及び第２の光源８２１にそ
れぞれ対応するように第１の輝度制御回路８２６及び第２の輝度制御回路８２７を設けて
いるが、本発明はこの構成に限定されない。複数の光源の階調を、一つの輝度制御回路で
制御するようにしても良い。また、第１の輝度制御回路８２６及び第２の輝度制御回路８
２７は、図８（Ｂ）に示した輝度制御回路の構成を用いることができる。
【０１４１】
なお、本実施の形態で示したような、画素部の領域ごとに対応する光源の輝度を調整する
場合においても、実施の形態４で示したように、液晶表示装置が置かれる環境下の輝度を
検出し、検出された輝度に合わせて各光源の輝度を調整するようにしても良い。
【０１４２】
また本実施の形態は、実施の形態４以外の、上記実施の形態と適宜組み合わせて実施する
ことが可能である。
【０１４３】
（実施の形態６）
本実施の形態では、実施の形態３とは異なる、本発明の液晶表示装置の全体的な構成の一
例について説明する。図１０に、本発明の液晶表示装置のブロック図を示す。
【０１４４】
図１０に示す液晶表示装置は、液晶素子を備えた画素を複数有する画素部９００と、各画
素をラインごとに選択する走査線駆動回路９１０と、選択されたラインの画素へのビデオ
信号の入力を制御する信号線駆動回路９２０と、比較回路９３０と、制御回路９３１と、
光源９３２とを有する。そして本発明では画素部９００が有する画素のうち、いずれか１
つをモニター用画素９３３として用いる。モニター用画素９３３の画素電極の電位は、比
較回路９３０に与えられる。
【０１４５】
図１０において信号線駆動回路９２０は、シフトレジスタ９２１、第１の記憶回路９２２
、第２の記憶回路９２３を有している。シフトレジスタ９２１には、クロック信号Ｓ−Ｃ
ＬＫ、スタートパルス信号Ｓ−ＳＰが入力される。シフトレジスタ９２１は、これらクロ
ック信号Ｓ−ＣＬＫ及びスタートパルス信号Ｓ−ＳＰに従って、パルスが順次シフトする
タイミング信号を生成し、第１の記憶回路９２２に出力する。タイミング信号のパルスの
出現する順序は、走査方向切り替え信号に従って切り替えるようにしても良い。
【０１４６】
第１の記憶回路９２２にタイミング信号が入力されると、該タイミング信号のパルスに従
って、ビデオ信号が順に第１の記憶回路９２２に書き込まれ、保持される。なお、第１の
記憶回路９２２が有する複数の記憶素子に順にビデオ信号を書き込んでも良いが、第１の
記憶回路９２２が有する複数の記憶素子をいくつかのグループに分け、該グループごとに
並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグル
ープ数を分割数と呼ぶ。例えば４つの記憶素子ごとにグループに分けた場合、４分割で分
割駆動することになる。
【０１４７】
第１の記憶回路９２２の全ての記憶素子への、ビデオ信号の書き込みが一通り終了するま
での時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた
期間をライン期間に含むことがある。
【０１４８】
１ライン期間が終了すると、第２の記憶回路９２３に入力されるラッチ信号Ｓ−ＬＳのパ
ルスに従って、第１の記憶回路９２２に保持されているビデオ信号が、第２の記憶回路９
２３に一斉に書き込まれ、保持される。ビデオ信号を第２の記憶回路９２３に送出し終え
た第１の記憶回路９２２には、再びシフトレジスタ９２１からのタイミング信号に従って
、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、第２の
記憶回路９２３に書き込まれ、保持されているビデオ信号が、デジタルのまま、信号線を
介して画素部９００内の各画素に入力する。
【０１４９】
なお信号線駆動回路９２０は、シフトレジスタ９２１の代わりに、パルスが順次シフトす
る信号を出力することができる別の回路を用いても良い。
【０１５０】
なお図１０では第２の記憶回路９２３の後段に画素部９００が直接接続されているが、本
発明はこの構成に限定されない。画素部９００の前段に、第２の記憶回路９２３から出力
されたビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一
例として、例えば波形を整形することができるバッファ、電圧の振幅を制御するレベルシ
フタなどが挙げられる。
【０１５１】
次に、走査線駆動回路９１０の動作について説明する。本発明の液晶表示装置では、画素
部９００の各画素に走査線が複数設けられている。走査線駆動回路９１０は選択信号を生
成し、該選択信号を複数の各走査線に入力することで、画素をラインごとに選択する。選
択信号により画素が選択されると、該画素が有するスイッチング素子がオンになり、画素
へのビデオ信号の入力が行われる。
【０１５２】
なお、本実施の形態では複数の走査線に入力される選択信号を、全て一つの走査線駆動回
路９１０で生成している例について述べたが、本発明はこの構成に限定されない。複数の
走査線駆動回路９１０で複数の走査線に入力される選択信号の生成を行うようにしても良
い。
【０１５３】
本実施の形態に示す液晶表示装置は、画素部９００にデジタルのビデオ信号が入力される
。画素部９００に入力されるビデオ信号がデジタルの場合、画素が白表示を行う時間を制
御することで、階調を表示しても良いし（時間階調方式）、または白表示を行う画素の面
積で階調を表示しても良い（面積階調方式）。例えば本実施の形態において時間階調方式
を用いる場合、１フレーム期間を、ビデオ信号の各ビットに対応する複数のサブフレーム
期間に分割する。そして、１フレーム期間のうち、画素が白表示を行ったサブフレーム期
間のトータルの長さをビデオ信号で制御することで、階調を表示することができる。
【０１５４】
また、画素部９００、走査線駆動回路９１０、信号線駆動回路９２０、比較回路９３０、
制御回路９３１は、同一基板上に形成することができるが、いずれかを異なる基板上に形
成することもできる。
【０１５５】
また、図１０では、光源９３２を一つだけ図示しているが、本発明はこの構成に限定され
ない。光源９３２は、その数が単数であっても良いが、複数であっても良い。
【０１５６】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例１】
【０１５７】
次に、本発明の液晶表示装置の作製方法について詳しく述べる。なお本実施例では薄膜ト
ランジスタ（ＴＦＴ）を半導体素子の一例として示すが、本発明の液晶表示装置に用いら
れる半導体素子はこれに限定されない。例えばＴＦＴの他に、記憶素子、ダイオード、抵
抗素子、コイル、容量素子、インダクタなどを用いることができる。
【０１５８】
まず図１１（Ａ）に示すように、耐熱性を有する基板７００上に、絶縁膜７０１、剥離層
７０２、絶縁膜７０３と、半導体膜７０４とを順に形成する。絶縁膜７０１、剥離層７０
２、絶縁膜７０３及び半導体膜７０４は連続して形成することが可能である。
【０１５９】
基板７００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなど
のガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基
板を含む金属基板、またはシリコン基板等の半導体基板を用いても良い。プラスチック等
の可撓性を有する合成樹脂からなる基板は、上記基板と比較して耐熱温度が一般的に低い
傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である
。
【０１６０】
プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエス
テル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカ
ーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ
）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタ
レート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビ
ニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【０１６１】
なお本実施例では、剥離層７０２を基板７００上の全面に設けているが本発明はこの構成
に限定されない。例えばフォトリソグラフィ法などを用いて、基板７００上において剥離
層７０２を部分的に形成する様にしても良い。
【０１６２】
絶縁膜７０１、絶縁膜７０３は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒
化珪素、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）
（ｘ＞ｙ＞０）等の絶縁性を有する材料を用いて形成する。
【０１６３】
絶縁膜７０１、絶縁膜７０３は、基板７００中に含まれるＮａなどのアルカリ金属やアル
カリ土類金属が半導体膜７０４中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及
ぼすのを防ぐために設ける。また絶縁膜７０３は、剥離層７０２に含まれる不純物元素が
半導体膜７０４中に拡散するのを防ぎ、なおかつ後の半導体素子を剥離する工程において
、半導体素子を保護する役目も有している。
【０１６４】
絶縁膜７０１、絶縁膜７０３は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を
積層して用いたものであっても良い。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜、
膜厚５０ｎｍの窒化酸化珪素膜、膜厚１００ｎｍの酸化窒化珪素膜を順に積層して絶縁膜
７０３を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例
えば、下層の酸化窒化珪素膜に代えて、膜厚０．５〜３μｍのシロキサン系樹脂をスピン
コート法、スリットコーター法、液滴吐出法、印刷法などによって形成しても良い。また
、中層の窒化酸化珪素膜に代えて、窒化珪素膜を用いてもよい。また、上層の酸化窒化珪
素膜に代えて、酸化珪素膜を用いていても良い。また、それぞれの膜厚は、０．０５〜３
μｍとするのが望ましく、その範囲から自由に選択することができる。
【０１６５】
或いは、剥離層７０２に最も近い、絶縁膜７０３の下層を酸化窒化珪素膜または酸化珪素
膜で形成し、中層をシロキサン系樹脂で形成し、上層を酸化珪素膜で形成しても良い。
【０１６６】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキ
ル基、または芳香族炭化水素のうち、少なくとも１種を有していても良い。
【０１６７】
酸化珪素膜は、シランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素などの組み合わ
せの混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等
の方法によって形成することができる。また、窒化珪素膜は、代表的には、シランとアン
モニアの混合ガスを用い、プラズマＣＶＤによって形成することができる。また、酸化窒
化珪素膜、窒化酸化珪素膜は、代表的には、シランと一酸化二窒素の混合ガスを用い、プ
ラズマＣＶＤによって形成することができる。
【０１６８】
剥離層７０２は、金属膜、金属酸化膜、金属膜と金属酸化膜とを積層して形成される膜を
用いることができる。金属膜と金属酸化膜は、単層であっても良いし、複数の層が積層さ
れた積層構造を有していても良い。また、金属膜や金属酸化膜の他に、金属窒化物や金属
酸化窒化物を用いてもよい。剥離層７０２は、スパッタ法やプラズマＣＶＤ法等の各種Ｃ
ＶＤ法等を用いて形成することができる。
【０１６９】
剥離層７０２に用いられる金属としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チ
タン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ
）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パ
ラジウム（Ｐｄ）、オスミウム（Ｏｓ）またはイリジウム（Ｉｒ）等が挙げられる。剥離
層７０２は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された
膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。
【０１７０】
また剥離層７０２は珪素（Ｓｉ）単体で形成された膜を用いても良いし、珪素（Ｓｉ）を
主成分とする化合物で形成された膜を用いても良い。或いは、珪素と上記金属とを含む合
金で形成された膜を用いても良い。珪素を含む膜は、非晶質、微結晶、多結晶のいずれで
もよい。
【０１７１】
剥離層７０２は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用い
ても良い。金属膜と金属酸化膜とが積層された剥離層７０２は、元となる金属膜を形成し
た後、該金属膜の表面を酸化または窒化させることで形成することができる。具体的には
、酸素雰囲気中または一酸化二窒素雰囲気中で元となる金属膜にプラズマ処理を行ったり
、酸素雰囲気中または一酸化二窒素雰囲気中で金属膜に加熱処理を行ったりすればよい。
また元となる金属膜上に接するように、酸化珪素膜または酸化窒化珪素膜を形成すること
でも、金属膜の酸化を行うことが出来る。また元となる金属膜上に接するように、窒化酸
化珪素膜、窒化珪素膜を形成することで、窒化を行うことが出来る。
【０１７２】
金属膜の酸化または窒化を行うプラズマ処理として、プラズマ密度が１×１０１１ｃｍ−
３以上、好ましくは１×１０１１ｃｍ−３から９×１０１５ｃｍ−３以下であり、マイク
ロ波（例えば周波数２．４５ＧＨｚ）などの高周波を用いた高密度プラズマ処理を行って
も良い。
【０１７３】
なお、もととなる金属膜の表面を酸化することで、金属膜と金属酸化膜とが積層した剥離
層７０２を形成するようにしても良いが、金属膜を形成した後に金属酸化膜を別途形成す
るようにしても良い。例えば金属としてタングステンを用いる場合、スパッタ法やＣＶＤ
法等により元となる金属膜としてタングステン膜を形成した後、該タングステン膜にプラ
ズマ処理を行う。これにより、金属膜に相当するタングステン膜と、該金属膜に接し、な
おかつタングステンの酸化物で形成された金属酸化膜とを、形成することができる。
【０１７４】
半導体膜７０４は、絶縁膜７０３を形成した後、大気に曝さずに形成することが望ましい
。半導体膜７０４の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは
５０〜１５０ｎｍ）とする。なお半導体膜７０４は、非晶質半導体であっても良いし、多
結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用い
ることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜
４．５ａｔｏｍｉｃ％程度であることが好ましい。
【０１７５】
なお半導体膜７０４は、公知の技術により結晶化しても良い。公知の結晶化方法としては
、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元
素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板
７００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結
晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０
℃程度の高温アニールを適宜組み合わせた結晶法を用いても良い。
【０１７６】
例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜７０４
の耐性を高めるために、５５０℃、４時間の加熱処理を該半導体膜７０４に対して行なう
。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ
光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：Ｙ
ＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５
ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ４レーザから射出されたレ
ーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、
好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体
膜７０４に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（
好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２００
０ｃｍ／ｓｅｃ程度とし、照射する。
【０１７７】
連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また
連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ
３レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レ
ーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレー
ザなどを用いることが出来る。
【０１７８】
またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ
２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３
レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレ
ーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
【０１７９】
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数
十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なって
も良い。パルス発振でレーザ光を半導体膜７０４に照射してから半導体膜７０４が完全に
固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を
用いることで、半導体膜７０４がレーザ光によって溶融してから固化するまでに、次のパ
ルスのレーザ光を照射できる。したがって、半導体膜７０４中において固液界面を連続的
に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半
導体膜７０４が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜
３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形
成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成するこ
とで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜７０
４の形成が可能となる。
【０１８０】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並
行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波
のレーザ光とを並行して照射するようにしても良い。
【０１８１】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。
これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度の
ばらつきによって生じる閾値電圧のばらつきを抑えることができる。
【０１８２】
上述したレーザ光の照射により、結晶性がより高められた半導体膜７０４が形成される。
なお、予め半導体膜７０４に、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成し
た多結晶半導体を用いるようにしても良い。
【０１８３】
また本実施例では半導体膜７０４を結晶化しているが、結晶化せずに非晶質珪素膜または
微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を
用いたＴＦＴは、多結晶半導体を用いたＴＦＴよりも作製工程が少ない分、コストを抑え
、歩留まりを高くすることができるというメリットを有している。
【０１８４】
非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。珪
素を含む気体としては、ＳｉＨ４、Ｓｉ２Ｈ６が挙げられる。この珪素を含む気体を、水
素、水素及びヘリウムで希釈して用いても良い。
【０１８５】
次に半導体膜７０４に対して、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素
を低濃度に添加するチャネルドープを行う。チャネルドープは半導体膜７０４全体に対し
て行っても良いし、半導体膜７０４の一部に対して選択的に行っても良い。ｐ型を付与す
る不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用
いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を
用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を用い、当該ボロンが
１×１０１６〜５×１０１７／ｃｍ３の濃度で含まれるよう添加する。
【０１８６】
次に図１１（Ｂ）に示すように、半導体膜７０４を所定の形状に加工（パターニング）し
、島状の半導体膜７０５〜７０７を形成する。そして、島状の半導体膜７０５〜７０７を
覆うように、ゲート絶縁膜７０９を形成する。ゲート絶縁膜７０９は、プラズマＣＶＤ法
またはスパッタリング法などを用い、窒化珪素、酸化珪素、窒化酸化珪素または酸化窒化
珪素を含む膜を、単層で、または積層させて形成することができる。積層する場合には、
例えば、基板７００側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好
ましい。
【０１８７】
ゲート絶縁膜７０９は、高密度プラズマ処理を行うことにより島状の半導体膜７０５〜７
０７の表面を酸化または窒化することで形成しても良い。高密度プラズマ処理は、例えば
Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの
混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで
、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマ
で生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジ
カルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１
〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に接するように形成される。こ
の５〜１０ｎｍの絶縁膜をゲート絶縁膜７０９として用いる。
【０１８８】
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲ
ート絶縁膜と半導体膜の界面準位密度をきわめて低くすることができる。また高密度プラ
ズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのば
らつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理
を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化
が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成す
ることができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部ま
たは全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【０１８９】
次に図１１（Ｃ）に示すように、ゲート絶縁膜７０９上に導電膜を形成した後、該導電膜
を所定の形状に加工（パターニング）することで、島状の半導体膜７０５〜７０７の上方
に電極７１０を形成する。本実施例では積層された２つの導電膜をパターニングして電極
７１０を形成する。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）
、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（
Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上
記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純
物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０１９０】
本実施例では、１層目の導電膜として窒化タンタル膜またはタンタル膜を、２層目の導電
膜としてタングステン膜を用いる。２つの導電膜の組み合わせとして、本実施例で示した
例の他に、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜、ア
ルミニウム膜とタンタル膜、アルミニウム膜とチタン膜等が挙げられる。タングステンや
窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性
化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合わせとして、
例えば、ｎ型を付与する不純物がドーピングされた珪素とニッケルシリサイド、ｎ型を付
与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることが出来る。
【０１９１】
また、本実施例では電極７１０を積層された２つの導電膜で形成しているが、本実施例は
この構成に限定されない。電極７１０は単層の導電膜で形成されていても良いし、３つ以
上の導電膜を積層することで形成されていても良い。３つ以上の導電膜を積層する３層構
造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい
。
【０１９２】
導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。本実施例では１
層目の導電膜を２０〜１００ｎｍの厚さで形成し、２層目の導電膜を１００〜４００ｎｍ
の厚さで形成する。
【０１９３】
なお電極７１０を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、酸化
窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、酸化窒
化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレ
ジストよりも少ないため、所望の幅を有する電極７１０を形成することができる。またマ
スクを用いずに、液滴吐出法を用いて選択的に電極７１０を形成しても良い。
【０１９４】
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定
のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１９５】
次に、電極７１０をマスクとして、島状の半導体膜７０５〜７０７に、ｎ型を付与する不
純物元素（代表的にはＰ（リン）またはＡｓ（砒素））を低濃度にドープする（第１のド
ーピング工程）。第１のドーピング工程の条件は、ドーズ量：１×１０１５〜１×１０１
９／ｃｍ３、加速電圧：５０〜７０ｋｅＶとしたが、これに限定されるものではない。こ
の第１のドーピング工程によって、ゲート絶縁膜７０９を介してドーピングがなされ、島
状の半導体膜７０５〜７０７に、低濃度不純物領域７１１がそれぞれ形成される。なお、
第１のドーピング工程は、ｐチャネル型ＴＦＴとなる島状の半導体膜７０６をマスクで覆
って行っても良い。
【０１９６】
次に図１２（Ａ）に示すように、ｎチャネル型ＴＦＴとなる島状の半導体膜７０５、７０
７を覆うように、マスク７１２を形成する。そしてマスク７１２に加えて電極７１０をマ
スクとして用い、島状の半導体膜７０６に、ｐ型を付与する不純物元素（代表的にはＢ（
ホウ素））を高濃度にドープする（第２のドーピング工程）。第２のドーピング工程の条
件は、ドーズ量：１×１０１９〜１×１０２０／ｃｍ３、加速電圧：２０〜４０ｋｅＶと
して行なう。この第２のドーピング工程によって、ゲート絶縁膜７０９を介してドーピン
グがなされ、島状の半導体膜７０６に、ｐ型の高濃度不純物領域７１３が形成される。
【０１９７】
次に図１２（Ｂ）に示すように、マスク７１２をアッシング等により除去した後、ゲート
絶縁膜７０９及び電極７１０を覆うように、絶縁膜を形成する。該絶縁膜は、プラズマＣ
ＶＤ法やスパッタリング法等により、珪素膜、酸化珪素膜、酸化窒化珪素膜または窒化酸
化珪素膜や、有機樹脂などの有機材料を含む膜を、単層または積層して形成する。本実施
例では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。
【０１９８】
そして、垂直方向を主体とした異方性エッチングにより、ゲート絶縁膜７０９及び該絶縁
膜を部分的にエッチングする。上記異方性エッチングによりゲート絶縁膜７０９が部分的
にエッチングされて、島状の半導体膜７０５〜７０７上に部分的に形成されたゲート絶縁
膜７１４が形成される。また上記異方性エッチングにより、ゲート絶縁膜７０９及び電極
７１０を覆うように形成された絶縁膜が部分的にエッチングされて、電極７１０の側面に
接するサイドウォール７１５が形成される。サイドウォール７１５は、ＬＤＤ（Ｌｉｇｈ
ｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用い
る。本実施例ではエッチングガスとしては、ＣＨＦ３とＨｅの混合ガスを用いる。なお、
サイドウォール７１５を形成する工程は、これらに限定されるものではない。
【０１９９】
次に図１２（Ｃ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜７０６を覆う
ようにマスク７１６を形成する。そして、形成したマスク７１６に加えて電極７１０及び
サイドウォール７１５をマスクとして用い、ｎ型を付与する不純物元素（代表的にはＰま
たはＡｓ）を島状の半導体膜７０５、７０７に高濃度にドープする（第３のドーピング工
程）。第３のドーピング工程の条件は、ドーズ量：１×１０１９〜１×１０２０／ｃｍ３
、加速電圧：６０〜１００ｋｅＶとして行なう。この第３のドーピング工程によって、島
状の半導体膜７０５、７０７に、ｎ型の高濃度不純物領域７１７が形成される。
【０２００】
なおサイドウォール７１５は、後に高濃度のｎ型を付与する不純物をドーピングし、サイ
ドウォール７１５の下部に低濃度不純物領域またはノンドープのオフセット領域を形成す
る際のマスクとして機能するものである。よって、低濃度不純物領域またはオフセット領
域の幅を制御するには、サイドウォール７１５を形成する際の異方性エッチングの条件ま
たはサイドウォール７１５を形成するための絶縁膜の膜厚を適宜変更し、サイドウォール
７１５のサイズを調整すればよい。なお、半導体膜７０６において、サイドウォール７１
５の下部に低濃度不純物領域またはノンドープのオフセット領域を形成しても良い。
【０２０１】
次に、マスク７１６をアッシング等により除去した後、不純物領域の加熱処理による活性
化を行っても良い。例えば、５０ｎｍの酸化窒化珪素膜を形成した後、５５０℃、４時間
、窒素雰囲気中において、加熱処理を行なえばよい。
【０２０２】
また、水素を含む窒化珪素膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒
素雰囲気中において加熱処理を行ない、島状の半導体膜７０５〜７０７を水素化する工程
を行なっても良い。或いは、水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の
加熱処理を行ない、島状の半導体膜７０５〜７０７を水素化する工程を行なっても良い。
加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを用いることが出来
る。加熱処理により、水素化のみならず、半導体膜に添加された不純物元素の活性化も行
うことが出来る。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起
された水素を用いる）を行っても良い。この水素化の工程により、熱的に励起された水素
によりダングリングボンドを終端することができる。
【０２０３】
上述した一連の工程により、ｎチャネル型ＴＦＴ７１８、７２０と、ｐチャネル型ＴＦＴ
７１９とが形成される。
【０２０４】
次に図１３（Ａ）に示すように、ＴＦＴ７１８、７１９、７２０を保護するための絶縁膜
７２２を形成する。絶縁膜７２２は必ずしも設ける必要はないが、絶縁膜７２２を形成す
ることで、アルカリ金属やアルカリ土類金属などの不純物がＴＦＴ７１８、７１９、７２
０へ侵入するのを防ぐことが出来る。具体的に絶縁膜７２２として、窒化珪素、窒化酸化
珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実
施例では、膜厚６００ｎｍ程度の酸化窒化珪素膜を、絶縁膜７２２として用いる。この場
合、上記水素化の工程は、該酸化窒化珪素膜形成後に行っても良い。
【０２０５】
次に、ＴＦＴ７１８、７１９、７２０を覆うように、絶縁膜７２２上に絶縁膜７２３を形
成する。絶縁膜７２３は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エ
ポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、
低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪
素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等
を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、
または芳香族炭化水素のうち少なくとも１種を有していても良い。なお、これらの材料で
形成される絶縁膜を複数積層させることで、絶縁膜７２３を形成しても良い。
【０２０６】
絶縁膜７２３の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピン
コート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オ
フセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコータ
ー等を用いることができる。
【０２０７】
次に島状の半導体膜７０５〜７０７がそれぞれ一部露出するように絶縁膜７２２及び絶縁
膜７２３にコンタクトホールを形成する。そして、該コンタクトホールを介して島状の半
導体膜７０５〜７０７に接する導電膜７２５〜７３０を形成する。コンタクトホール開口
時のエッチングに用いられるガスは、ＣＨＦ３とＨｅの混合ガスを用いたが、これに限定
されるものではない。
【０２０８】
導電膜７２５〜７３０は、ＣＶＤ法やスパッタリング法等により形成することができる。
具体的に導電膜７２５〜７３０として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チ
タン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ
）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素
（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記金属を主成分とする合金を用い
ても良いし、上記金属を含む化合物を用いても良い。導電膜７２５〜７３０は、上記金属
が用いられた膜を単層または複数積層させて形成することが出来る。
【０２０９】
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含む
ものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一
方または両方とを含むものも例として挙げることが出来る。アルミニウムやアルミニウム
シリコンは抵抗値が低く、安価であるため、導電膜７２５〜７３０を形成する材料として
最適である。特にアルミニウムシリコン膜は、導電膜７２５〜７３０をパターニングする
とき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止することが
できる。また、珪素の代わりに、アルミニウム膜に０．５％程度の銅（Ｃｕ）を混入させ
ても良い。
【０２１０】
導電膜７２５〜７３０は、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層
構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造を採用す
るとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデン
の窒化物を用いて形成された膜である。アルミニウムシリコン膜を間に挟むようにバリア
膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止する
ことができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、島
状の半導体膜７０５〜７０７上に薄い酸化膜ができていたとしても、バリア膜に含まれる
チタンがこの酸化膜を還元し、導電膜７２５〜７３０と島状の半導体膜７０５〜７０７が
良好なコンタクトをとることができる。またバリア膜を複数積層するようにして用いても
良い。その場合、例えば、導電膜７２５〜７３０を下層からチタン、窒化チタン、アルミ
ニウムシリコン、チタン、窒化チタンの５層構造とすることが出来る。
【０２１１】
なお、導電膜７２５、７２６はｎチャネル型ＴＦＴ７１８の高濃度不純物領域７１７に接
続されている。導電膜７２７、７２８はｐチャネル型ＴＦＴ７１９の高濃度不純物領域７
１３に接続されている。導電膜７２９、７３０はｎチャネル型ＴＦＴ７２０の高濃度不純
物領域７１７に接続されている。
【０２１２】
次に図１３（Ｂ）に示すように、導電膜７３０に接するように、絶縁膜７２３上に電極７
３１を形成する。図１３（Ｂ）では、光を透過しやすい導電膜を用いて電極７３１を形成
し、透過型の液晶素子を作製する例を示すが、本発明はこの構成に限定されない。本発明
の液晶表示装置は、半透過型であっても良い。
【０２１３】
電極７３１に用いられる透明導電膜には、例えば酸化珪素を含む酸化インジウムスズ（Ｉ
ＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（
ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などを用いることができる。
【０２１４】
次に図１３（Ｃ）に示すように、導電膜７２５〜７３０及び電極７３１を覆うように、絶
縁膜７２３上に保護層７３６を形成する。保護層７３６は、後に剥離層７０２を境にして
基板７００を剥離する際に、絶縁膜７２３、導電膜７２５〜７３０及び電極７３１を保護
することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、ア
クリレート系、シリコン系の樹脂を全面に塗布することで保護層７３６を形成することが
できる。
【０２１５】
本実施例では、スピンコート法で水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）を膜厚
３０μｍとなるように塗布し、仮硬化させるために２分間の露光を行ったあと、紫外線を
裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させて、保護
層７３６を形成する。なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用して
いる溶媒によって塗布または焼成時に一部溶解する、密着性が高くなりすぎるなどの恐れ
がある。従って、絶縁膜７２３と保護層７３６を共に同じ溶媒に可溶な有機樹脂を用いる
場合、後の工程において保護層７３６の除去がスムーズに行なわれるように、絶縁膜７２
３を覆うように、無機絶縁膜（窒化珪素膜、窒化酸化珪素膜、ＡｌＮＸ膜、またはＡｌＮ
ＸＯＹ膜）を形成しておくことが好ましい。
【０２１６】
次に図１３（Ｃ）に示すように、絶縁膜７０３から絶縁膜７２３上に形成された導電膜７
２５〜７３０及び電極７３１までの、ＴＦＴに代表される半導体素子や各種導電膜を含む
層（以下、「素子形成層７３８」と記す）と、保護層７３６とを、基板７００から剥離す
る。本実施例では、第１のシート材７３７を保護層７３６に貼り合わせ、物理的な力を用
いて基板７００から素子形成層７３８と、保護層７３６とを剥離する。剥離層７０２は、
全て除去せず一部が残存した状態であっても良い。
【０２１７】
また上記剥離は、剥離層７０２のエッチングを用いた方法で行っても良い。この場合、剥
離層７０２が一部露出するように溝を形成する。溝は、ダイシング、スクライビング、Ｕ
Ｖ光を含むレーザ光を用いた加工、フォトリソグラフィ法などにより、形成する。溝は、
剥離層７０２が露出する程度の深さを有していれば良い。そしてエッチングガスとしてフ
ッ化ハロゲンを用い、該ガスを溝から導入する。本実施例では、例えばＣｌＦ３（三フッ
化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：８００Ｐａ、時間：３
ｈの条件で行なう。また、ＣｌＦ３ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ３等
のフッ化ハロゲンを用いることで、剥離層７０２が選択的にエッチングされ、基板７００
を素子形成層７３８から剥離することができる。なおフッ化ハロゲンは、気体であっても
液体であってもどちらでも良い。
【０２１８】
次に図１４（Ａ）に示すように、素子形成層７３８の上記剥離により露出した面に、第２
のシート材７４４を貼り合わせる。そして、素子形成層７３８及び保護層７３６を第１の
シート材７３７から剥離した後、保護層７３６を除去する。
【０２１９】
第２のシート材７４４として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸
ガラスなどのガラス基板、可撓性を有する紙またはプラスチックなどの有機材料を用いる
ことができる。または第２のシート材７４４として、フレキシブルな無機材料を用いてい
ても良い。プラスチック基板は、極性基のついたポリノルボルネンからなるＡＲＴＯＮ（
ＪＳＲ製）を用いることができる。また、ポリエチレンテレフタレート（ＰＥＴ）に代表
されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（Ｐ
ＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリス
ルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブ
チレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹
脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる
。
【０２２０】
なお基板７００上に複数の液晶表示装置に対応する半導体素子を形成している場合には、
素子形成層７３８を液晶表示装置ごとに分断する。分断は、レーザ照射装置、ダイシング
装置、スクライブ装置等を用いることができる。
【０２２１】
次に図１４（Ｂ）に示すように、導電膜７３０、電極７３１を覆うように、配向膜７５０
を形成し、ラビング処理を施す。配向膜７５０は、液晶表示装置となる領域に、パターニ
ング等により選択的に形成する。そして、液晶を封止するためのシール材７５１を形成す
る。一方、透明導電膜を用いた電極７５２と、ラビング処理が施された配向膜７５３とが
形成された基板７５４を用意する。そして、シール材７５１で囲まれた領域に液晶７５５
を滴下し、別途用意しておいた基板７５４を、電極７５２と電極７３１とが向かい合うよ
うに、シール材７５１を用いて貼り合わせる。なおシール材７５１にはフィラーが混入さ
れていても良い。
【０２２２】
なお、カラーフィルタや、ディスクリネーションを防ぐための遮蔽膜（ブラックマトリク
ス）などが形成されていても良い。また、基板７５４の電極７５２が形成されている面と
は逆の面に、偏光板７５６を貼り合わせておく。
【０２２３】
電極７３１または電極７５２に用いられる透明導電膜には、例えば酸化珪素を含む酸化イ
ンジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化
インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などを用いることが
できる。電極７３１と液晶７５５と電極７５２が重なり合うことで、液晶素子７６０が形
成されている。
【０２２４】
上述した液晶の注入は、ディスペンサ式（滴下式）を用いているが、本発明はこれに限定
されない。基板７５４を貼り合わせてから液晶を注入するディップ式（汲み上げ式）を用
いていても良い。
【０２２５】
なお本実施例では素子形成層７３８を基板７００から剥離して利用する例を示しているが
、剥離層７０２を設けずに、基板７００上に上述の素子形成層７３８を作製し、液晶表示
装置として利用しても良い。
【０２２６】
また本実施例では、全てのＴＦＴ７１８、７１９、７２０において、ゲート絶縁膜７１４
の膜厚を全て同じにしているが、本発明はこの構成に限定されない。例えば、より高速で
の駆動が要求される回路において、他の回路よりもＴＦＴが有するゲート絶縁膜の膜厚を
薄くするようにしても良い。
【０２２７】
なお本実施例では薄膜トランジスタを例に挙げて説明しているが、本発明はこの構成に限
定されない。薄膜トランジスタの他に、単結晶シリコンを用いて形成されたトランジスタ
、ＳＯＩ基板を用いて形成されたトランジスタなども用いることができる。
【０２２８】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例２】
【０２２９】
本実施例では、本発明の液晶表示装置を例に挙げ、その外観について図１５を用いて説明
する。図１５（Ａ）は、第１の基板上に形成されたトランジスタ及び液晶素子を、第１の
基板と第２の基板の間に形成したパネルの上面図であり、図１５（Ｂ）は、図１５（Ａ）
のＡ−Ａ’における断面図に相当する。
【０２３０】
第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査
線駆動回路４００４とを囲むように、シール材４０２０が設けられている。また画素部４
００２、信号線駆動回路４００３、走査線駆動回路４００４の上に、第２の基板４００６
が設けられている。よって画素部４００２、信号線駆動回路４００３、走査線駆動回路４
００４は、第１の基板４００１と第２の基板４００６の間において、シール材４０２０に
より、液晶４０１３と共に密封されている。
【０２３１】
また第１の基板４００１上に設けられた画素部４００２、信号線駆動回路４００３及び走
査線駆動回路４００４は、それぞれトランジスタを複数有している。図１５（Ｂ）では、
信号線駆動回路４００３に含まれるトランジスタ４００８、４００９と、画素部４００２
に含まれるトランジスタ４０１０とを例示している。
【０２３２】
また液晶素子４０１１は、トランジスタ４０１０のソース領域またはドレイン領域と、配
線４０１７を介して接続されている画素電極４０３０と、第２の基板４００６に形成され
た対向電極４０１２と、液晶４０１３とを有している。
【０２３３】
なお図示していないが、本実施例に示した液晶表示装置は配向膜、偏光板を有し、更にカ
ラーフィルタや遮蔽膜を有していても良い。
【０２３４】
またスペーサ４０３５は、球状であり、画素電極４０３０と対向電極４０１２との間の距
離（セルギャップ）を制御するために設けられている。なお絶縁膜をパターニングするこ
とで得られるスペーサを用いていても良い。
【０２３５】
信号線駆動回路４００３、走査線駆動回路４００４または画素部４００２に与えられる各
種信号及び電圧は、配線４０１４及び４０１５を介して、接続端子４０１６から供給され
ている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を
介して電気的に接続されている。
【０２３６】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる
。
【実施例３】
【０２３７】
本実施例では、本発明の液晶表示装置における、液晶パネルと光源の配置について説明す
る。
【０２３８】
図１６は、本発明の液晶表示装置の構造を示す斜視図の一例である。図１６に示す液晶表
示装置は、一対の基板間に液晶素子が形成された液晶パネル１６０１と、第１の拡散板１
６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反
射板１６０６と、光源１６０７と、回路基板１６０８とを有している。
【０２３９】
液晶パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡
散板１６０４と、導光板１６０５と、反射板１６０６とは、順に積層されている。光源１
６０７は導光板１６０５の端部に設けられており、導光板１６０５内部に拡散された光源
１６０７からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板
１６０４によって、均一に液晶パネル１６０１に照射される。
【０２４０】
なお、本実施例では、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、
拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板
は導光板１６０５と液晶パネル１６０１の間に設けられていれば良い。よって、プリズム
シート１６０３よりも液晶パネル１６０１に近い側にのみ拡散板が設けられていても良い
し、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられてい
ても良い。
【０２４１】
またプリズムシート１６０３は、図１６に示した断面が鋸歯状の形状に限定されず、導光
板１６０５からの光を液晶パネル１６０１側に集光できる形状を有していれば良い。
【０２４２】
回路基板１６０８には、液晶パネル１６０１に入力される各種信号を生成する回路、また
はこれら信号に処理を施す回路などが設けられている。そして図１６では、回路基板１６
０８と液晶パネル１６０１とが、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃ
ｕｉｔ）１６０９を介して接続されている。なお、上記回路は、ＣＯＧ（Ｃｈｉｐ  ＯＮ
Ｇｌａｓｓ）法を用いて液晶パネル１６０１に接続されていても良いし、上記回路の一
部がＦＰＣ１６０９にＣＯＦ（Ｃｈｉｐ  ＯＮ  Ｆｉｌｍ）法を用いて接続されていても
良い。
【０２４３】
図１６では、光源１６０７の駆動を制御する、比較回路、制御回路などの制御系の回路が
回路基板１６０８に設けられており、該制御系の回路と光源１６０７とがＦＰＣ１６１０
を介して接続されている例を示している。ただし、上記制御系の回路は液晶パネル１６０
１に形成されていても良く、この場合は液晶パネル１６０１と光源１６０７とがＦＰＣな
どにより接続されるようにする。
【０２４４】
なお、図１６は、液晶パネル１６０１の端に光源１６０７を配置するエッジライト型の光
源を例示しているが、本発明の液晶表示装置は光源１６０７が液晶パネル１６０１の直下
に配置される直下型であっても良い。
【０２４５】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる
。
【実施例４】
【０２４６】
本発明の液晶表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機
または電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッ
ドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、
オーディオコンポ等）、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装
置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を
再生し、その画像を表示しうるディスプレイを有する装置）などが挙げられる。これら電
子機器の具体例を図１７に示す。
【０２４７】
図１７（Ａ）は携帯電話であり、本体２１０１、表示部２１０２、音声入力部２１０３、
音声出力部２１０４、操作キー２１０５を有する。表示部２１０２に本発明の液晶表示装
置を用いることで、動画がぼやけて視認されてしまうのを防ぐことができる携帯電話が得
られる。
【０２４８】
図１７（Ｂ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外
部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７
、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を有する。表示部２６０２
に本発明の液晶表示装置を用いることで、動画がぼやけて視認されてしまうのを防ぐこと
ができるビデオカメラが得られる。
【０２４９】
図１７（Ｃ）は映像表示装置であり、筐体２４０１、表示部２４０２、スピーカー部２４
０３等を有する。表示部２４０２に本発明の液晶表示装置を用いることで、動画がぼやけ
て視認されてしまうのを防ぐことができる映像表示装置が得られる。なお、映像表示装置
には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの、映像を表示する
ための全ての映像表示装置が含まれる。
【０２５０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可
能である。
【０２５１】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる
。
【符号の説明】
【０２５２】
１００    画素
１０１    比較回路
１０２    制御回路
１０３    光源
１０４    液晶素子
１０５    スイッチング素子
１０６    容量素子
２００    画素
２０１    比較回路
２０２    制御回路
２０３    光源
２０４    液晶素子
２０５    スイッチング素子
２０６    容量素子
２０７    容量素子
３００    画素
３００ａ    モニター用画素
３０１    画素部
３０２    比較回路
３０３    制御回路
３０４    光源
３０５    トランジスタ
３０６    液晶素子
３０７    容量素子
４０１    期間
４０２    期間
４０３    期間
５０１    比較回路
５０２    制御回路
５０３    光源
５０４    記憶回路
５０５    スイッチング回路
５０６    バッファ
６００    画素部
６１０    走査線駆動回路
６２０    信号線駆動回路
６２１    シフトレジスタ
６２２    記憶回路
６２３    記憶回路
６２４    ＤＡ変換回路
６３０    比較回路
６３１    制御回路
６３２    光源
６３３    モニター用画素
６４０    画素部
６５０    走査線駆動回路
６６０    信号線駆動回路
６６１    シフトレジスタ
６６２    サンプリング回路
６６３    記憶回路
６７０    比較回路
６７１    制御回路
６７２    光源
６７３    モニター用画素
７００    基板
７０１    絶縁膜
７０２    剥離層
７０３    絶縁膜
７０４    半導体膜
７０５    半導体膜
７０６    半導体膜
７０７    半導体膜
７０９    ゲート絶縁膜
７１０    電極
７１１    低濃度不純物領域
７１２    マスク
７１３    高濃度不純物領域
７１４    ゲート絶縁膜
７１５    サイドウォール
７１６    マスク
７１７    高濃度不純物領域
７１８    ＴＦＴ
７１９    ＴＦＴ
７２０    ＴＦＴ
７２２    絶縁膜
７２３    絶縁膜
７２５    導電膜
７２７    導電膜
７２９    導電膜
７３０    導電膜
７３１    電極
７３６    保護層
７３７    シート材
７３８    素子形成層
７４４    シート材
７５０    配向膜
７５１    シール材
７５２    電極
７５３    配向膜
７５４    基板
７５５    液晶
７５６    偏光板
７６０    液晶素子
８０１    光源
８０２    比較回路
８０３    制御回路
８０４    光検出器
８０５    信号生成回路
８０６    輝度制御回路
８０７    積分回路
８０８    輝度比較回路
８１０    スイッチング素子
８１１    抵抗素子
８２０    光源
８２１    光源
８２２１    比較回路
８２２２    比較回路
８２３    制御回路
８２４    画像処理用フィルタ
８２５    信号処理回路
８２６    第１の輝度制御回路
８２７    第２の輝度制御回路
８４０    領域
８４１    領域
８４２    領域
８４３    領域
８４４    光源
８４５    光源
８４６    光源
８４７    光源
９００    画素部
９１０    走査線駆動回路
９２０    信号線駆動回路
９２１    シフトレジスタ
９２２    記憶回路
９２３    記憶回路
９３０    比較回路
９３１    制御回路
９３２    光源
９３３    モニター用画素
１６０１    液晶パネル
１６０２    第１の拡散板
１６０３    プリズムシート
１６０４    第２の拡散板
１６０５    導光板
１６０６    反射板
１６０７    光源
１６０８    回路基板
１６０９    ＦＰＣ
１６１０    ＦＰＣ
２１０１    本体
２１０２    表示部
２１０３    音声入力部
２１０４    音声出力部
２１０５    操作キー
２４０１    筐体
２４０２    表示部
２４０３    スピーカー部
２６０１    本体
２６０２    表示部
２６０３    筐体
２６０４    外部接続ポート
２６０５    リモコン受信部
２６０６    受像部
２６０７    バッテリー
２６０８    音声入力部
２６０９    操作キー
２６１０    接眼部
３００１    画素電極
３００２    対向電極
３００３    液晶層
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００６    基板
４００８    トランジスタ
４０１０    トランジスタ
４０１１    液晶素子
４０１２    対向電極
４０１３    液晶
４０１４    配線
４０１６    接続端子
４０１７    配線
４０１８    ＦＰＣ
４０１９    異方性導電膜
４０２０    シール材
４０３０    画素電極
【図１】
0005632059.tif 000002
【図２】
0005632059.tif 000003
【図３】
0005632059.tif 000004
【図４】
0005632059.tif 000005
【図５】
0005632059.tif 000006
【図６】
0005632059.tif 000007
【図７】
0005632059.tif 000008
【図８】
0005632059.tif 000009
【図９】
0005632059.tif 000010
【図１０】
0005632059.tif 000011
【図１１】
0005632059.tif 000012
【図１２】
0005632059.tif 000013
【図１３】
0005632059.tif 000014
【図１４】
0005632059.tif 000015
【図１５】
0005632059.tif 000016
【図１６】
0005632059.tif 000017
【図１７】
0005632059.tif 000018
【図１８】
0005632059.tif 000019