(57)【特許請求の範囲】
【請求項１】
コンバータを介して交流電源に接続したＤＣリンク部にインバータを介して接続されたモータを、モータの駆動の準備を完了してからモータを停止するまでの間に、コンバータとインバータのうちのいずれか一方に含まれるスイッチング素子のスイッチングを一定のスイッチング周期ごとに行うことによって制御するために、シリアル通信を行うデータ通信装置であって、
第１の数のスイッチングノイズ耐性状態及び第２の数のスイッチングノイズ非耐性状態の組合せからなる第１のデータの一定のシリアル通信時間に亘る送信を、１又は複数の前記スイッチング周期と同一の時間を有する一定のシリアル通信周期ごとに少なくとも１回行うデータ送信部と、
第３の数のスイッチングノイズ耐性状態及び第４の数のスイッチングノイズ非耐性状態の組合せからなる第２のデータの前記シリアル通信時間に亘る受信を、前記シリアル通信周期ごとに複数回行うデータ受信部と、
前記第２のデータの複数回の受信のうちの少なくとも１回の前記第２のデータの受信の際に、前記シリアル通信時間の開始時がスイッチング周期の開始時より後にあり、かつ、前記シリアル通信時間の終了時が次のスイッチング周期の開始時より前にあるように、又は、前記シリアル通信時間内にある全てのスイッチング周期の開始時が前記スイッチングノイズ耐性状態の受信時に一致するように、１又は複数の前記スイッチング周期と同一の時間と異なる前記シリアル通信時間を、前記スイッチング周期、前記シリアル通信周期及び前記データ通信装置の通信速度に基づいて設定するシリアル通信時間設定部と、
前記データ受信部が受信した複数の前記第２のデータのうちのいずれのデータを前記データ通信装置に取り込むかを、前記第２のデータに対するスイッチングノイズの影響に基づいて決定するデータ取り込み決定部と、
を有することを特徴とするデータ通信装置。
【請求項２】
前記シリアル通信時間設定部は、前記シリアル通信時間を前記シリアル通信周期の半分未満の時間に設定し、
前記データ受信部が２回目又はそれ以降に受信する前記第２のデータのシリアル通信時間の開始時を、２回目又はそれ以降の前記第２のデータの受信の直前に受信した第２のデータのシリアル通信時間の終了直後に設定するシリアル時間開始時設定部を更に有する、請求項１に記載のデータ通信装置。
【請求項３】
前記シリアル通信時間設定部は、前記シリアル通信周期の１／３未満の時間に設定し、
前記データ受信部が２回目又はそれ以降に受信する前記第２のデータのシリアル通信時間の開始時を、２回目又はそれ以降の前記第２のデータの受信の直前に受信した第２のデータのシリアル通信時間の終了時から一つ以上の前記シリアル通信時間に相当する時間を経過した直後に設定するシリアル時間開始時設定部を更に有する、請求項１に記載のデータ通信装置。
【請求項４】
前記第１のデータを送信するか否かを、前記第１のデータに対するスイッチングノイズの影響に基づいて決定するデータ送信決定部を更に有する、請求項１から３のうちのいずれか１項に記載のデータ通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンバータを介して交流電源に接続したＤＣリンク部にインバータを介して接続されたモータを、モータの駆動の準備を完了してからモータを停止するまでの間に、コンバータとインバータのうちのいずれか一方に含まれるスイッチング素子のスイッチングを一定のスイッチング周期ごとに行うことによって制御するために、シリアル通信を行うデータ通信装置に関する。
【背景技術】
【０００２】
工作機械の送り軸及び主軸、産業用ロボットのアーム等を駆動するモータを含むシステムにおいてモータを制御するために、シリアル通信を行うマスタ装置とスレーブ装置のうちのいずれか一方として機能するデータ通信装置が、従来提案されている。
【０００３】
このようなモータを含むシステムでは、マスタ装置は、交流電源から供給される交流電力を直流電力に変換するためにコンバータを制御するコンバータ制御装置、ＣＮＣ（数値制御装置）のような上位制御装置等によって実現され、スレーブ装置は、コンバータによって変換された直流電力を交流電力に変換するためにインバータを制御するインバータ制御装置等によって実現される。例えば、マスタ装置がコンバータ制御装置であり、スレーブ装置がインバータ制御装置である場合、ステータス情報、アラーム情報等のデータの送受信がシリアル通信バスを介して行うことによって、コンバータ制御装置とインバータ制御装置との間でデータを共有する。また、マスタ装置が上位制御装置であり、スレーブ装置がインバータ制御装置である場合、モータの位置又は速度指令等のデータを、シリアル通信バスを介して上位制御装置からインバータ制御装置に送信し、電流値データ、モータの位置又は速度データ等のデータを、シリアル通信バスを介してインバータ制御装置から上位制御装置に送信することによって、コンバータ制御装置とインバータ制御装置との間でデータを共有する。
【０００４】
複数の装置間で行われるシリアル通信は、パラレル通信で送受信することができるデータ量よりも多くのデータ量を、パラレル通信で用いられる電線の本数よりも少ない本数（例えば、Ｉ2Ｃ通信の場合には２本）で送受信することができる。
【０００５】
モータを制御する場合、モータの駆動の準備を完了してからモータを停止するまでの間には、マスタ装置とスレーブ装置のうちの少なくとも一つが制御する機器（例えば、インバータ）に含まれるスイッチング素子が一定のスイッチング周期ごとに行うスイッチングにより生じるスイッチングノイズの影響により、マスタ装置又はスレーブ装置が送信又は受信したデータに異常が生じるおそれがある。
【０００６】
マスタ装置又はスレーブ装置が送信又は受信したデータに対するスイッチングノイズの影響を回避するために、スイッチング素子のスイッチングを検出し、データをエンコーダから転送するタイミングをスイッチング素子のスイッチング時からずらすことによってスイッチングノイズの影響を回避するデータ通信装置（例えば、特許文献１）及びスイッチング素子のスイッチングを検出し、スイッチング素子のスイッチング時にシステムクロックを一時的に停止してデータの送信又は受信を行わないようにすることによってスイッチングノイズの影響を回避するデータ通信装置（例えば、特許文献２）が提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２０３７４号公報
【特許文献２】特開２０１０−８８１８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来のデータ通信装置では、スイッチング素子のスイッチングを検出するために専用のスイッチング検出回路を用いる必要があるので、データ通信装置のコストが増大するという不都合がある。
【０００９】
本発明の目的は、スイッチング検出回路を用いることなくスイッチングノイズの影響を回避することができるデータ通信装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明によるデータ通信装置は、コンバータを介して交流電源に接続したＤＣリンク部にインバータを介して接続されたモータを、モータの駆動の準備を完了してからモータを停止するまでの間に、コンバータとインバータのうちのいずれか一方に含まれるスイッチング素子のスイッチングを一定のスイッチング周期ごとに行うことによって制御するために、シリアル通信を行うデータ通信装置であって、第１の数のスイッチングノイズ耐性状態及び第２の数のスイッチングノイズ非耐性状態の組合せからなる第１のデータの一定のシリアル通信時間に亘る送信を、１又は複数のスイッチング周期と同一の時間を有する一定のシリアル通信周期ごとに少なくとも１回行うデータ送信部と、第３の数のスイッチングノイズ耐性状態及び第４の数のスイッチングノイズ非耐性状態の組合せからなる第２のデータのシリアル通信時間に亘る受信を、シリアル通信周期ごとに複数回行うデータ受信部と、第２のデータの複数回の受信のうちの少なくとも１回の第２のデータの受信の際に、シリアル通信時間の開始時がスイッチング周期の開始時より後にあり、かつ、シリアル通信時間の終了時が次のスイッチング周期の開始時より前にあるように、又は、シリアル通信時間内にある全てのスイッチング周期の開始時がスイッチングノイズ耐性状態の受信時に一致するように、１又は複数の前記スイッチング周期と同一の時間と異なるシリアル通信時間を、スイッチング周期、シリアル通信周期及びデータ通信装置の通信速度に基づいて設定するシリアル通信時間設定部と、データ受信部が受信した複数の第２のデータのうちのいずれのデータをデータ通信装置に取り込むかを、第２のデータに対するスイッチングノイズの影響に基づいて決定するデータ取り込み決定部と、を有することを特徴とする。
【００１１】
好適には、シリアル通信時間設定部は、シリアル通信時間をシリアル通信周期の半分未満の時間に設定し、本発明によるデータ通信装置は、データ受信部が２回目又はそれ以降に受信する第２のデータのシリアル通信時間の開始時を、２回目又はそれ以降の第２のデータの受信の直前に受信した第２のデータのシリアル通信時間の終了直後に設定するシリアル時間開始時設定部を更に有する。
【００１２】
好適には、シリアル通信時間設定部は、シリアル通信周期の１／３未満の時間に設定し、本発明によるデータ通信装置は、データ受信部が２回目又はそれ以降に受信する第２のデータのシリアル通信時間の開始時を、２回目又はそれ以降の第２のデータの受信の直前に受信した第２のデータのシリアル通信時間の終了時から一つ以上のシリアル通信時間に相当する時間を経過した直後に設定するシリアル時間開始時設定部を更に有する。
【００１３】
好適には、本発明によるデータ通信装置は、第１のデータを送信するか否かを、第１のデータに対するスイッチングノイズの影響に基づいて決定するデータ送信決定部を更に有する。
【発明の効果】
【００１４】
本発明によれば、スイッチング検出回路を用いることなくスイッチングノイズの影響を回避することができる。
【図面の簡単な説明】
【００１５】
【図１】モータを制御するために本発明によるデータ通信装置を適用したシステムのブロック図である。
【図２】図１のデータ通信装置の動作を説明するための図である。
【図３】図１のデータ通信装置の他の動作を説明するための図である。
【図４】図１のデータ通信装置の他の動作を説明するための図である。
【図５】図１のデータ通信装置の他の動作を説明するための図である。
【図６】モータを制御するために本発明によるデータ通信装置を適用した他のシステムのブロック図である。
【図７】モータを制御するために本発明によるデータ通信装置を適用した他のシステムのブロック図である。
【発明を実施するための形態】
【００１６】
本発明によるデータ通信装置の実施の形態を、図面を参照しながら説明する。図面中、同一構成要素には同一符号を付す。
図１は、モータを制御するために本発明によるデータ通信装置を適用したシステムのブロック図である。図１に示すシステムは、工作機械において使用され、交流電源としての三相交流電源１と、コンバータ２と、ＤＣリンク部としての平滑用コンデンサ３と、ｋ（ｋは１以上の整数）個のインバータ４−１，．．．，４−ｋと、ｋ個のモータ５−１，．．．，５−ｋと、ｋ個の被駆動体６−１，．．．，６−ｋと、ｋ個の回転角度検出部７−１，．．．，７−ｋと、スレーブ装置としてのｋ個のインバータ制御装置８−１，．．．，８−ｋと、本発明によるデータ通信装置に対応するマスタ装置としてのコンバータ制御装置９と、を有する。
【００１７】
図１に示すシステムは、モータ５−１，．．．，５−ｋを制御するために、コンバータ制御装置９とインバータ制御装置８−１，．．．，８−ｋとの間のモータのステータス情報、アラーム情報等のデータの送受信がシリアル通信バス１０（例えば、Ｉ2Ｃ通信バス）を介して行われる。
【００１８】
コンバータ２は、例えば、複数（３相交流の場合は６個）の整流ダイオード及びこれらの整流ダイオードのそれぞれに逆並列に接続されたスイッチング素子としてのトランジスタによって構成され、三相交流電源１から供給される交流電力を直流電力に変換する。平滑用コンデンサ３は、コンバータ２の整流ダイオードによって整流された電圧を平滑化するためにコンバータ２に並列に接続される。インバータ４−１，．．．，４−ｋはそれぞれ、平滑用コンデンサ３に並列に接続され、例えば、複数（３相交流の場合は６個）の整流ダイオード及びこれらの整流ダイオードのそれぞれに逆並列に接続されたトランジスタによって構成され、後に説明するＰＷＭ信号ＶPWM1，．．．，ＶPWMkに基づいてトランジスタのオンオフ動作を行うことによって、コンバータ２によって変換された直流電力を交流電力に変換する。
【００１９】
モータ５−１，．．．，５−ｋは、平滑用コンデンサ３に蓄積されている電力で駆動される。モータ５−１，．．．，５−ｋとしては、工作機械の主軸をボールねじ／ナット機構等の送りねじ機構によって重力軸方向（Ｚ軸方向）に駆動する重力軸用サーボモータ、工作機械の主軸に取り付けられた工具を駆動する主軸モータ、ワークが取り付けられた工作機械のテーブルをボールねじ／ナット機構等の送りねじ機構によって水平軸方向（例えば、Ｘ軸方向）に駆動する水平軸用サーボモータ等が用いられる。
【００２０】
被駆動体６−１，．．．，６−ｋは、モータ５−１，．．．，５−ｋによってそれぞれ駆動される。例えば、ｋ＝３であり、モータ５−１，．．．，５−ｋがそれぞれ重力軸用サーボモータ、主軸モータ及び水平軸用サーボモータである場合、被駆動体６−１，．．．，６−ｋは、工作機械の主軸、工具及び工作機械のテーブルである。
【００２１】
回転角度検出部７−１，．．．，７−ｋはそれぞれ、モータ５−１，．．．，５−ｋの回転角度θ1，．．．θkをモータの位置又は速度として検出するロータリーエンコーダによって構成される。
【００２２】
インバータ制御装置８−１，．．．，８−ｋはそれぞれ、インバータ４−１，．．．，４−ｋを制御するために、インバータ４−１，．．．，４−ｋの出力線に設けられた電流検出器４ｕ−１；４ｖ−１；４ｗ−１，．．．，４ｕ−ｋ；４ｖ−ｋ；４ｗ−ｋによって検出した三相のＵ相電流Ｉu-1，．．．，Ｉu-k，Ｖ相電流Ｉv-1，．．．，Ｉv-k及びＷ相電流Ｉw-1，．．．，Ｉw-kのそれぞれの電流値を、モータ５−１，．．．，５−ｋの電流値データとしてそれぞれサンプリングし、回転角度θ1，．．．，θkをモータの位置又は速度データとしてそれぞれサンプリングする。
【００２３】
そして、インバータ制御装置８−１，．．．，８−ｋはそれぞれ、モータ５−１，．．．，５−ｋを駆動するためのＰＷＭ信号ＶPWM1，．．．，ＶPWMkを、サンプリングした電流値データ及びモータの位置又は速度データと、明瞭のために図示しない上位制御装置からのモータの位置又は速度指令データとに基づいて生成する。
【００２４】
ここで、電流検出器４ｕ−１；４ｖ−１；４ｗ−１，．．．，４ｕ−ｋ；４ｖ−ｋ；４ｗ−ｋはそれぞれ、例えばホール素子によって構成され、図示しない上位制御装置は、例えば、ＣＮＣ（数値制御装置）によって構成される。
【００２５】
図１に示すシステムにおいて、図示しない上位制御装置は、モータ５−１，．．．，５−ｋの減速時に生じる回生エネルギーを三相交流電源１側に回生する交流電源回生を行うために、交流電源回生指令信号をコンバータ制御装置９に出力する。
【００２６】
この場合、インバータ制御装置８−１，．．．，８−ｋがＰＷＭ信号ＶPWM1，．．．，ＶPWMkをインバータ４−１，．．．，４−ｋにそれぞれ出力してインバータ４−１，．．．，４−ｋのトランジスタをオンオフ制御するために、図示しない上位制御装置は、ＰＷＭ信号ＶPWMに対応するモータの位置又は速度指令データをインバータ制御装置８−１，．．．，８−ｋにそれぞれ出力する。
【００２７】
コンバータ制御装置９は、モータ５−１，．．．，５−ｋの駆動の準備を完了してからモータ５−１，．．．，５−ｋを停止するまでの間に、コンバータ２に含まれるトランジスタのスイッチングを一定のスイッチング周期ごとに行うことによって制御するために、シリアル通信を行う。このために、コンバータ制御装置９は、交流電源回生指令信号に基づいてＰＷＭ信号ＶPWM’を生成し、交流電源回生を行うためにＰＷＭ信号ＶPWM’をコンバータ２に出力する。また、図１に示すシステムにおいて、交流電源回生を行うために、三相交流電源１とコンバータ２との間にリアクトル１ｕ，１ｖ，１ｗを配置する。
【００２８】
コンバータ制御装置９は、ＣＰＵ９ａと、ＲＯＭ９ｂと、ＲＡＭ９ｃと、クロック信号生成部９ｄと、クロック信号生成部９ｅと、シリアル通信部９ｆと、を有する。ＣＰＵ９ａは、各種動作を行うためにプログラムを実行する。ＲＯＭ９ｂは、当該プログラム及びコンバータ制御装置９の性能等に関する各種データを予め格納する。ＲＡＭ９ｃは、ＣＰＵ９ａによる演算結果のデータと、シリアル通信バス１０を介してインバータ制御装置８−１，．．．，８−ｋから送信されるモータのステータス情報等のデータと、図示しない上位制御装置からのデータと、を一時的に記憶する。
【００２９】
クロック信号生成部９ｄは、コンバータ２に含まれるトランジスタがスイッチング動作を行う周期として設定される一定のスイッチング周期並びにコンバータ制御装置９がデータの送信及び受信を行う周期として設定される一定のデータ通信周期に対応する第１のシリアルクロックを生成する。そして、クロック信号生成部９ｄは、生成した第１のシリアルクロックをＣＰＵ９ａに出力する。このために、クロック信号生成部９ｄは、発振素子、発振回路等によって構成される。スイッチング周期及びシリアル通信周期がいずれも第１のシリアルクロックに基づいて設定されるので、シリアル通信周期は、１又は複数のスイッチング周期と同一の時間を有し、シリアル通信周期の開始時は、任意のスイッチング周期の開始時と一致する。
【００３０】
クロック信号生成部９ｅは、コンバータ制御装置９が１回のシリアル通信（データの送信及び受信）を行うのに要するシリアル通信時間に対応する第２のシリアルクロックを生成する。そして、クロック信号生成部９ｅは、コンバータ制御部９を起動してからモータ５−１，．．．，５−ｋの駆動の準備を完了するまでの間に第２のシリアルクロック信号をＣＰＵ９ａに出力する。ここで、モータ５−１，．．．，５−ｋの駆動の準備を完了したか否かは、例えば、モータ５−１，．．．，５−ｋの駆動に必要なデータの全てがシリアル通信バス１０を介してコンバータ制御装置９とインバータ制御装置８−１，．．．，８−ｋとの間で送受信されたとＣＰＵ９ａによって判断することによって行う。このために、クロック信号生成部９ｅは、発振素子、発振回路、ボーレート設定レジスタ、ボーレートジェネレータ等によって構成される。第２のシリアルクロックのクロック周波数は、第１のシリアルクロックのクロック周波数と異なる。
【００３１】
図１に示すシステムにおいて、コンバータ制御装置９は、図示しない電源から電力が供給され、図示しない電源からの電力の供給が開始されると同時に起動状態になり、図示しない電源からの電力の供給が停止されると同時に停止する。また、図１に示すシステムは、モータ５−１，．．．，５−ｋの駆動の準備を完了した後にモータ５−１，．．．，５−ｋを駆動し、図示しない上位制御装置からの指令に基づいてモータ５−１，．．．，５−ｋを停止する。
【００３２】
シリアル通信部９ｆは、シリアル通信バス１０を介してコンバータ制御装置９とインバータ制御装置８−１，．．．，８−ｋとの間のシリアル通信を行う。このために、シリアル通信部９ｆは、データ送信部９ｆ−１と、データ受信部９ｆ−２と、帯域可変フィルタ９ｆ−３と、データ取り込み部９ｅ−４と、データ送信決定部９ｆ−５と、を有する。
【００３３】
データ送信部９ｆ−１は、アラーム情報等のデータ（第１のデータ）を、シリアル通信バス１０を介してインバータ制御装置８−１，．．．，８−ｋに送信する。本実施の形態では、データ送信部９ｆ−１がインバータ制御装置８−１，．．．，８−ｋに送信するデータは、第１の数としてのａ個の立下りエッジとロー信号のいずれか一方又は両方（ローインピーダンスのためにスイッチングノイズの影響を受けないスイッチングノイズ耐性状態）及び第２の数としてのｂ個の立上がりエッジとハイ信号のいずれか一方又は両方（ハイインピーダンスのためにスイッチングノイズの影響を受けるスイッチングノイズ非耐性状態）の組合せからなり、データ送信部９ｆ−１は、データのシリアル通信時間に亘る送信を、シリアル通信周期ごとに少なくとも１回行う。
【００３４】
データ受信部９ｆ−２は、モータのステータス情報等のデータ（第２のデータ）を、シリアル通信バス１０及び帯域可変フィルタ９ｆ−３を介してインバータ制御装置８−１，．．．，８−ｋから受信する。本実施の形態では、データ送信部９ｆ−１がインバータ制御装置８−１，．．．，８−ｋから受信するデータは、第３の数としてのｃ個の立下りエッジとロー信号のいずれか一方又は両方（スイッチングノイズ耐性状態）及び第４の数としてのｄ個の立上がりエッジとハイ信号の両方（スイッチングノイズ非耐性状態）の組合せからなり、データ受信部９ｆ−２は、データのシリアル通信時間に亘る受信を、シリアル通信周期ごとに複数回行う。帯域可変フィルタ９ｆ−３は、シリアル通信バス１０を介してインバータ制御装置８−１，．．．，８−ｋから受信したデータをフィルタ処理する。
【００３５】
データ取り込み決定部９ｆ−４は、データ受信部９ｆ−２が受信した複数のデータのうちのいずれのデータをデータ通信装置９すなわちＲＡＭ９ｃに取り込むかを、データ受信部９ｆ−２が受信したデータに対するスイッチングノイズの影響に基づいて決定する。本実施の形態では、データ取り込み決定部９ｆ−４は、スイッチングノイズの影響を、既知の誤り検出法（例えば、巡回冗長検査（ＣＲＣ））を用いてデータに誤りがあるか否かを判断することによって行い、誤りがないと判断したデータのみをＲＡＭ９ｃに取り込む。
【００３６】
データ送信決定部９ｆ−５は、インバータ制御装置８−１，．．．，８−ｋにデータを送信するか否かを、データ送信部９ｆ−１が送信する予定であるデータに対するスイッチングノイズの影響に基づいて決定する。本実施の形態では、データ送信決定部９ｆ−５は、スイッチングノイズの影響を、既知の誤り検出法を用いてデータに誤りがあるか否かを判断することによって行い、誤りがないと判断したデータのみをデータ送信部９ｆ−１に送信させる。
【００３７】
図１に示すシステムにおいて、クロック信号発生部９ｅは、シリアル通信時間設定部９ｅ−１と、シリアル通信時間開始時設定部９ｅ−２と、を有する。シリアル通信時間設定部９ｅ−１は、データ受信部９ｆ−２によるデータの複数回の受信のうちの少なくとも１回のデータの受信の際に、シリアル通信時間の開始時がスイッチング周期の開始時より後にあり、かつ、シリアル通信時間の終了時が次のスイッチング周期の開始時より前にあるように、又は、シリアル通信時間内にある全てのスイッチング周期の開始時がスイッチングノイズ耐性状態の受信時に一致するように、１又は複数のスイッチング周期と同一の時間と異なるシリアル通信時間を、スイッチング周期、シリアル通信周期及びデータ通信装置の通信速度に基づいて設定する。このようにシリアル通信時間が１又は複数のスイッチング周期と同一の時間と異なるので、大抵のシリアル通信時間の開始時は、スイッチング周期の開始時に一致しない。シリアル通信時間開始時設定部９ｅ−２は、データ受信部９ｆ−２が２回目又はそれ以降に受信するデータのシリアル通信時間の開始時を設定する。本実施の形態では、データ受信部９ｆ−２が２回目又はそれ以降に受信するデータのシリアル通信時間の開始時は、データ送信部９ｆ−１が２回目又はそれ以降に送信するデータのシリアル通信時間の開始時と一致する。
【００３８】
図２は、図１のデータ通信装置の動作を説明するための図である。図２に示す例において、シリアル通信周期Ｐ１は、スイッチング周期Ｐ２の８倍に設定され、時間ｔ１，ｔ２，ｔ３，．．．，ｔ１５，ｔ１６，ｔ１７は、スイッチング周期Ｐ２の開始時にそれぞれ一致する。また、シリアル通信時間設定部９ｅ−１は、シリアル通信時間Ｔを、シリアル通信周期Ｐ１の半分未満の時間であり、かつ、スイッチング周期Ｐ２よりも長くなるように設定する。さらに、シリアル通信時間開始時設定部９ｅ−２は、データ送信部９ｅ−１が２回目又はそれ以降に送信するデータのシリアル通信時間Ｔの開始時を、２回目又はそれ以降のデータの送信の直前に送信したデータのシリアル通信時間Ｔの終了直後に設定する。同様に、シリアル通信時間開始時設定部９ｅ−２は、データ受信部９ｅ−２が２回目又はそれ以降に受信するデータのシリアル通信時間Ｔの開始時を、２回目又はそれ以降のデータの受信の直前に受信したデータのシリアル通信時間Ｔの終了直後に設定する。
【００３９】
また、図２に示す例において、データ送信部９ｆ−１は、データのシリアル通信時間Ｔに亘る送信を、シリアル通信周期Ｐ１ごとに３回行い、データ送信部９ｆ−１が送信するデータの同一部分（１６ビットからなるビット列の同一の位）には、スイッチングノイズ耐性状態ｄ１−１，ｄ１−２が予め設定されている。同様に、データ受信部９ｆ−２は、データのシリアル通信時間Ｔに亘る送信を、シリアル通信周期Ｐ１ごとに３回行い、データ受信部９ｆ−２が受信するデータの同一部分（１６ビットからなるビット列の同一の位）には、スイッチングノイズ耐性状態ｄ２−１，ｄ２−２が予め設定されている。また、データ送信部９ｆ−１が送信するデータは、データ受信部９ｆ−２が受信するデータと同一の形式（例えば、１６ビットからなるビット列）である。さらに、データ送信部９ｆ−１が送信するデータにおいてスイッチングノイズ耐性状態ｄ１−１，ｄ１−２が設定される場所は、データ受信部９ｆ−２が受信するデータにおいてスイッチングノイズ耐性状態ｄ２−１，ｄ２−２が設定される場所（例えば、１６ビットからなるビット列の５列目及び１６列目）にそれぞれ対応する。
【００４０】
図２に示す例では、データ送信部９ｆ−１は、任意のシリアル通信周期Ｐ１において、データＤ１−１，Ｄ１−２，Ｄ１−３をインバータ制御装置８−１，．．．，８−ｋに送信することを予定し、次のシリアル通信周期Ｐ１において、データ送信部９ｆ−１は、データＤ１−４，Ｄ１−５，Ｄ１−６をインバータ制御装置８−１，．．．，８−ｋに送信することを予定する。
【００４１】
データＤ１−１が送信される時間ｔ１’（ｔ１＜ｔ１’＜ｔ２）から時間ｔ２’（ｔ２＜ｔ２’＜ｔ３）までのシリアル通信時間Ｔ内にあるスイッチング周期Ｐ２の開始時ｔ２は、スイッチングノイズ非耐性状態の送信時に一致する可能性がある。したがって、データＤ１−１の誤りを検出する場合、データ送信決定部９ｆ−５は、データ送信部９ｆ−１によるデータＤ１−１の送信を中止し、データ送信決定分９ｆ−５に格納されているデータ送信部９ｆ−１が前回送信したデータを、データ送信部９ｆ−１に送信させる。それに対し、データＤ１−１の誤りを検出しない場合、データ送信決定部９ｆ−５は、データＤ１−１をデータ送信部９ｆ−１に送信させるとともにデータＤ１−１をコピーして一時的に格納する。
【００４２】
データＤ１−２が送信される時間ｔ２’から時間ｔ４’（ｔ４＜ｔ４’＜ｔ５）までのシリアル通信時間Ｔ内にあるスイッチング周期Ｐ２の開始時ｔ３，ｔ４は、スイッチングノイズ非耐性状態の送信時に一致する可能性がある。したがって、データＤ１−２の誤りを検出する場合、データ送信決定部９ｆ−５は、データ送信部９ｆ−１によるデータＤ１−２の送信を中止し、データ送信決定分９ｆ−５に格納されているデータ送信部９ｆ−１が前回送信したデータ（データＤ１−１に誤りがなかった場合には、データＤ１−１）を、データ送信部９ｆ−１に送信させる。それに対し、データＤ１−２の誤りを検出しない場合、データ送信決定部９ｆ−５は、データＤ１−２をデータ送信部９ｆ−１に送信させるとともにデータＤ１−２をコピーして一時的に格納する。
【００４３】
データＤ１−３が送信される時間ｔ４’から時間ｔ６’（ｔ５＜ｔ６’＜ｔ６）までのシリアル通信時間Ｔ内にある全てのスイッチング周期Ｐ２の開始時ｔ５，ｔ６は、スイッチングノイズ耐性状態ｄ１−１，ｄ１−２の送信時にそれぞれ一致する。したがって、データＤ１−３は、スイッチングノイズの影響が及ぼされない。この場合、データ送信決定部９ｆ−５は、データＤ１−３をデータ送信部９ｆ−１に送信させるとともにデータＤ１−３をコピーして一時的に格納する。
【００４４】
データＤ１−４が送信される時間ｔ９’（ｔ９＜ｔ９’＜ｔ１０）から時間ｔ１１’（ｔ１１＜ｔ１１’＜ｔ１２）までのシリアル通信時間Ｔ内にある全てのスイッチング周期Ｐ２の開始時ｔ１０，ｔ１１は、スイッチングノイズ耐性状態ｄ１−１，ｄ１−２の送信時にそれぞれ一致する。したがって、データＤ１−４は、スイッチングノイズの影響が及ぼされない。この場合、データ送信決定部９ｆ−５は、データＤ１−４をデータ送信部９ｆ−１に送信させるとともにデータＤ１−４をコピーして一時的に格納する。
【００４５】
データＤ１−５が送信される時間ｔ１１’（ｔ１１＜ｔ１１’＜ｔ１２）から時間ｔ１２’（ｔ１２＜ｔ１２’＜ｔ１３）までのシリアル通信時間Ｔ内にある全てのスイッチング周期Ｐ２の開始時ｔ１２は、スイッチングノイズ耐性状態ｄ１−１の送信時に一致する。したがって、データＤ１−５は、スイッチングノイズの影響が及ぼされない。この場合、データ送信決定部９ｆ−５は、データＤ１−５をデータ送信部９ｆ−１に送信させるとともにデータＤ１−５をコピーして一時的に格納する。
【００４６】
データＤ１−６が送信される時間ｔ１２’から時間ｔ１４’（ｔ１４＜ｔ１４’＜ｔ１５）までのシリアル通信時間Ｔ内にあるスイッチング周期Ｐ２の開始時ｔ１３，ｔ１４は、スイッチングノイズ非耐性状態の送信時に一致する可能性がある。したがって、データＤ１−６の誤りを検出する場合、データ送信決定部９ｆ−５は、データ送信部９ｆ−１によるデータＤ１−６の送信を中止し、データ送信決定分９ｆ−５に格納されているデータ送信部９ｆ−１が前回送信したデータ（この場合には、データＤ１−５）を、データ送信部９ｆ−１に送信させる。それに対し、データＤ１−６の誤りを検出しない場合、データ送信決定部９ｆ−５は、データＤ１−６をデータ送信部９ｆ−１に送信させるとともにデータＤ１−６をコピーして一時的に格納する。
【００４７】
上述したように、任意のシリアル通信周期Ｐ１において、データ送信部９ｆ−１が、スイッチングノイズの影響が及ぼされないデータＤ１−３をインバータ制御装置８−１，．．．，８−ｋに送信し、次のシリアル通信周期Ｐ１において、データ送信部９ｆ−１が、スイッチングノイズの影響が及ぼされないデータＤ１−４，Ｄ１−５をインバータ制御装置８−１，．．．，８−ｋに送信する。
【００４８】
また、図２に示す例では、データ受信部９ｆ−２は、任意のシリアル通信周期Ｐ１において、データＤ２−１，Ｄ２−２，Ｄ２−３をインバータ制御装置８−１，．．．，８−ｋから受信し、次のシリアル通信周期Ｐ１において、データＤ２−４，Ｄ２−５，Ｄ２−６をインバータ制御装置８−１，．．．，８−ｋから受信する。
【００４９】
データＤ２−１を受信する時間ｔ１’から時間ｔ２’までのシリアル通信時間Ｔ内にあるスイッチング周期Ｐ２の開始時ｔ２は、スイッチングノイズ非耐性状態の受信時に一致する可能性がある。したがって、データＤ２−１の誤りを検出する場合、データ取り込み決定部９ｆ−４は、データＤ２−１のコンバータ制御部９すなわちＲＡＭ９ｃへの取り込みを中止する。それに対し、データＤ２−１の誤りを検出しない場合、データ取り込み決定部９ｆ−４は、データＤ２−１をコンバータ制御部９すなわちＲＡＭ９ｃに取り込む。
【００５０】
データＤ２−２を受信する時間ｔ２’から時間ｔ４’までのシリアル通信時間Ｔ内にあるスイッチング周期Ｐ２の開始時ｔ３，ｔ４は、スイッチングノイズ非耐性状態の受信時に一致する可能性がある。したがって、データＤ２−２の誤りを検出する場合、データ取り込み決定部９ｆ−４は、データＤ２−２のＲＡＭ９ｃへの取り込みを中止する。それに対し、データＤ２−２の誤りを検出しない場合、データ取り込み決定部９ｆ−４は、データＤ２−２をＲＡＭ９ｃに取り込む。
【００５１】
データＤ２−３を受信する時間ｔ４’から時間ｔ６’までのシリアル通信時間Ｔ内にある全てのスイッチング周期Ｐ２の開始時ｔ５，ｔ６は、スイッチングノイズ耐性状態ｄ２−１，ｄ２−２の受信時にそれぞれ一致する。したがって、データＤ２−３は、スイッチングノイズの影響が及ぼされない。この場合、データ取り込み決定部９ｆ−４は、データＤ２−３をＲＡＭ９ｃに取り込む。
【００５２】
データＤ２−４を受信する時間ｔ９’から時間ｔ１１’までのシリアル通信時間Ｔ内にある全てのスイッチング周期Ｐ２の開始時ｔ１０，ｔ１１は、スイッチングノイズ耐性状態ｄ２−１，ｄ２−２の受信時にそれぞれ一致する。したがって、データＤ２−４は、スイッチングノイズの影響が及ぼされない。この場合、データ取り込み決定部９ｆ−４は、データＤ２−４をＲＡＭ９ｃに取り込む。
【００５３】
データＤ２−５を受信する時間ｔ１１’から時間ｔ１２’までのシリアル通信時間Ｔ内にある全てのスイッチング周期Ｐ２の開始時ｔ１２は、スイッチングノイズ耐性状態ｄ２−１，ｄ２−２の受信時にそれぞれ一致する。したがって、データＤ２−５は、スイッチングノイズの影響が及ぼされない。この場合、データ取り込み決定部９ｆ−４は、データＤ２−５をＲＡＭ９ｃに取り込む。
【００５４】
データＤ２−６を受信する時間ｔ１２’から時間ｔ１４’までのシリアル通信時間Ｔ内にあるスイッチング周期Ｐ２の開始時ｔ１３，ｔ１４は、スイッチングノイズ非耐性状態の受信時に一致する可能性がある。したがって、データＤ２−６の誤りを検出する場合、データ取り込み決定部９ｆ−４は、データＤ２−６のＲＡＭ９ｃへの取り込みを中止する。それに対し、データＤ２−６の誤りを検出しない場合、データ取り込み決定部９ｆ−４は、データＤ２−２をＲＡＭ９ｃに取り込む。
【００５５】
上述したように、データ受信部９ｆ−１は、任意のシリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータＤ２−３をインバータ制御装置８−１，．．．，８−ｋから受信し、次のシリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータＤ２−４，Ｄ２−５をインバータ制御装置８−１，．．．，８−ｋから受信する。
【００５６】
図２に示す例によれば、シリアル通信周期Ｐ１において、予定されるデータの３回の送信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ１−１，Ｄ１−２，Ｄ１−３の送信及び次のシリアル通信周期Ｐ１におけるデータＤ１−４，Ｄ１−５，Ｄ１−６の送信）のうちの少なくとも１回のデータの送信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ１−３の送信及び次のシリアル通信周期Ｐ１におけるデータＤ１−４，Ｄ１−５の送信）の際に、シリアル通信時間Ｔ内にある全てのスイッチング周期Ｐ２の開始時がスイッチングノイズ耐性状態の受信時に一致する。このために、シリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータを少なくとも１回送信することができる。したがって、データを送信する際に、スイッチング検出回路を用いることなくスイッチングノイズの影響を回避することができる。
【００５７】
また、シリアル通信周期Ｐ１において、データの３回の受信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ２−１，Ｄ２−２，Ｄ２−３の受信及び次のシリアル通信周期Ｐ１におけるデータＤ２−４，Ｄ２−５，Ｄ２−６の受信）のうちの少なくとも１回のデータの受信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ２−３の受信及び次のシリアル通信周期Ｐ１におけるデータＤ２−４，Ｄ２−５の受信）の際に、シリアル通信時間Ｔ内にある全てのスイッチング周期Ｐ２の開始時がスイッチングノイズ耐性状態の受信時に一致する。このために、シリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータを少なくとも１回受信し、当該データをコンバータ制御装置９に取り込むことができる。したがって、データを受信する際に、スイッチング検出回路を用いることなくスイッチングノイズの影響を回避することができる。
【００５８】
図３は、図１のデータ通信装置の他の動作を説明するための図である。図３に示す例において、シリアル通信周期Ｐ１は、スイッチング周期Ｐ２の８倍に設定され、時間ｔ１，ｔ２，ｔ３，．．．，ｔ１５，ｔ１６，ｔ１７は、スイッチング周期Ｐ２の開始時にそれぞれ一致する。また、シリアル通信時間設定部９ｅ−１は、シリアル通信時間Ｔを、シリアル通信周期Ｐ１の１／３未満の時間であり、かつ、スイッチング周期Ｐ２よりも長くなるように設定する。さらに、シリアル通信時間開始時設定部９ｅ−２は、データ送信部９ｅ−１が２回目又はそれ以降に送信するデータのシリアル通信時間Ｔの開始時を、２回目又はそれ以降のデータの送信の直前に送信したデータのシリアル通信時間Ｔの終了時からシリアル通信時間Ｔに相当する時間を経過した直後に設定する。同様に、シリアル通信時間開始時設定部９ｅ−２は、データ受信部９ｅ−２が２回目又はそれ以降に受信するデータのシリアル通信時間Ｔの開始時を、２回目又はそれ以降のデータの受信の直前に受信したデータのシリアル通信時間Ｔの終了時からシリアル通信時間Ｔに相当する時間を経過した直後に設定する。
【００５９】
また、図３に示す例において、データ送信部９ｆ−１は、データのシリアル通信時間Ｔに亘る送信を、シリアル通信周期Ｐ１ごとに２回行い、データ送信部９ｆ−１が送信するデータの同一部分（ビット列の同一の位）には、スイッチングノイズ耐性状態ｄ１−１’，ｄ１−２’が予め設定されている。同様に、データ受信部９ｆ−２は、データのシリアル通信時間Ｔに亘る送信を、シリアル通信周期Ｐ１ごとに２回行い、データ受信部９ｆ−２が受信するデータの同一部分（ビット列の同一の位）には、スイッチングノイズ耐性状態ｄ２−１’，ｄ２−２’が予め設定されている。また、データ送信部９ｆ−１が送信するデータは、データ受信部９ｆ−２が受信するデータと同一の形式（例えば、１６ビットからなるビット列）である。さらに、データ送信部９ｆ−１が送信するデータにおいてスイッチングノイズ耐性状態ｄ１−１’，ｄ１−２’が設定される場所は、データ受信部９ｆ−２が受信するデータにおいてスイッチングノイズ耐性状態ｄ２−１’，ｄ２−２’が設定される場所（例えば、１６ビットからなるビット列の５列目及び１６列目）にそれぞれ対応する。
【００６０】
図３に示す例では、データ送信部９ｆ−１は、任意のシリアル通信周期Ｐ１において、データＤ１−１’，Ｄ１−２’をインバータ制御装置８−１，．．．，８−ｋに送信することを予定し、次のシリアル通信周期Ｐ１において、データＤ１−３’，Ｄ１−４’をインバータ制御装置８−１，．．．，８−ｋに送信することを予定する。
【００６１】
データＤ１−１’が送信される時間ｔ１’から時間ｔ２’までのシリアル通信時間Ｔ内にあるスイッチング周期Ｐ２の開始時ｔ２は、スイッチングノイズ非耐性状態の送信時に一致する可能性がある。したがって、データＤ１−１’の誤りを検出する場合、データ送信決定部９ｆ−５は、データ送信部９ｆ−１によるデータＤ１−１’の送信を中止し、データ送信決定分９ｆ−５に格納されているデータ送信部９ｆ−１が前回送信したデータを、データ送信部９ｆ−１に送信させる。それに対し、データＤ１−１’の誤りを検出しない場合、データ送信決定部９ｆ−５は、データＤ１−１’をデータ送信部９ｆ−１に送信させるとともにデータＤ１−１’をコピーして一時的に格納する。
【００６２】
データＤ１−２’が送信される時間ｔ４’から時間ｔ６’までのシリアル通信時間Ｔ内にある全てのスイッチング周期Ｐ２の開始時ｔ５，ｔ６は、スイッチングノイズ耐性状態ｄ１−１’，ｄ１−２’の送信時にそれぞれ対応する。したがって、データＤ１−２’は、スイッチングノイズの影響が及ぼされない。この場合、データ送信決定部９ｆ−５は、データＤ１−２’をデータ送信部９ｆ−１に送信させるとともにデータＤ１−２’をコピーして一時的に格納する。
【００６３】
データＤ１−３’が送信される時間ｔ９’から時間ｔ１１’までのシリアル通信時間Ｔ内にある全てのスイッチング周期Ｐ２の開始時ｔ１０，ｔ１１は、スイッチングノイズ耐性状態ｄ１−１’，ｄ１−２’の送信時にそれぞれ一致する。したがって、データＤ１−３’は、スイッチングノイズの影響が及ぼされない。この場合、データ送信決定部９ｆ−５は、データＤ１−３’をデータ送信部９ｆ−１に送信させるとともにデータＤ１−３’をコピーして一時的に格納する。
【００６４】
データＤ１−４’が送信される時間ｔ１２’から時間ｔ１４’までのシリアル通信時間Ｔ内にあるスイッチング周期Ｐ２の開始時ｔ１３，ｔ１４は、スイッチングノイズ非耐性状態の送信時に一致する可能性がある。したがって、データＤ１−４’の誤りを検出する場合、データ送信決定部９ｆ−５は、データ送信部９ｆ−１によるデータＤ１−４’の送信を中止し、データ送信決定分９ｆ−５に格納されているデータ送信部９ｆ−１が前回送信したデータ（この場合には、データＤ１−３’）を、データ送信部９ｆ−１に送信させる。それに対し、データＤ１−４’の誤りを検出しない場合、データ送信決定部９ｆ−５は、データＤ１−４’をデータ送信部９ｆ−１に送信させるとともにデータＤ１−４’をコピーして一時的に格納する。
【００６５】
上述したように、データ送信部９ｆ−１は、任意のシリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータＤ１−２’をインバータ制御回路８−１，．．．，８−ｋに送信し、次のシリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータＤ１−３’をインバータ制御回路８−１，．．．，８−ｋに送信する。
【００６６】
また、図３に示す例では、データ受信部９ｆ−２は、任意のシリアル通信周期Ｐ１において、データＤ２−１’，Ｄ２−２’をインバータ制御装置８−１，．．．，８−ｋから受信し、次のシリアル通信周期Ｐ１において、データＤ２−３’，Ｄ２−４’をインバータ制御装置８−１，．．．，８−ｋから受信する。
【００６７】
データＤ２−１’を受信する時間ｔ１’から時間ｔ２’までのシリアル通信時間Ｔ内にあるスイッチング周期Ｐ２の開始時ｔ２は、スイッチングノイズ非耐性状態の受信時に一致する可能性がある。したがって、データＤ２−１’の誤りを検出する場合、データ取り込み決定部９ｆ−４は、データＤ２−１’のＲＡＭ９ｃへの取り込みを中止する。それに対し、データＤ２−１’の誤りを検出しない場合、データ取り込み決定部９ｆ−４は、データＤ２−１’をＲＡＭ９ｃに取り込む。
【００６８】
データＤ２−２’を受信する時間ｔ４’から時間ｔ６’までのシリアル通信時間Ｔ内にある全てのスイッチング周期Ｐ２の開始時ｔ５，ｔ６は、スイッチングノイズ耐性状態ｄ２−１，ｄ２−２の受信時にそれぞれ一致する。したがって、データＤ２−２’は、スイッチングノイズの影響が及ぼされない。この場合、データ取り込み決定部９ｆ−４は、データＤ２−２’をＲＡＭ９ｃに取り込む。
【００６９】
データＤ２−３’を受信する時間ｔ９’から時間ｔ１１’までのシリアル通信時間Ｔ内にある全てのスイッチング周期Ｐ２の開始時ｔ１０，ｔ１１は、スイッチングノイズ耐性状態ｄ２−１，ｄ２−２の受信時にそれぞれ一致する。したがって、データＤ２−３’は、スイッチングノイズの影響が及ぼされない。この場合、データ取り込み決定部９ｆ−４は、データＤ２−３’をＲＡＭ９ｃに取り込む。
【００７０】
データＤ２−４’を受信する時間ｔ１２’から時間ｔ１４’までのシリアル通信時間Ｔに亘る内にあるスイッチング周期Ｐ２の開始時ｔ１３，ｔ１４は、スイッチングノイズ非耐性状態の受信時に一致する可能性がある。したがって、データＤ２−４’の誤りを検出する場合、データ取り込み決定部９ｆ−４は、データＤ２−４’のＲＡＭ９ｃへの取り込みを中止する。それに対し、データＤ２−４’の誤りを検出しない場合、データ取り込み決定部９ｆ−４は、データＤ２−２をＲＡＭ９ｃに取り込む。
【００７１】
上述したように、データ受信部９ｆ−１は、任意のシリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータＤ２−２’をインバータ制御装置８−１，．．．，８−ｋから受信し、次のシリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータＤ２−３’をインバータ制御装置８−１，．．．，８−ｋから受信する。
【００７２】
図３に示す例によれば、シリアル通信周期Ｐ１において、予定されるデータの２回の送信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ１−１’，Ｄ１−２の送信及び次のシリアル通信周期Ｐ１におけるデータＤ１−３’，Ｄ１−４’の送信）のうちの少なくとも１回のデータの送信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ１−２’の送信及び次のシリアル通信周期Ｐ１におけるデータＤ１−３’の送信）の際に、シリアル通信時間Ｔ内にある全てのスイッチング周期Ｐ２の開始時は、スイッチングノイズ耐性状態の受信時に一致する。このために、シリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータを少なくとも１回送信することができる。したがって、データを送信する際に、スイッチング検出回路を用いることなくスイッチングノイズの影響を回避することができる。
【００７３】
また、シリアル通信周期Ｐ１において、データの２回の受信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ２−１’Ｄ２−２’の受信及び次のシリアル通信周期Ｐ１におけるデータＤ２−３’，Ｄ２−４’の受信）のうちの少なくとも１回のデータの受信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ２−２’の受信及び次のシリアル通信周期Ｐ１におけるデータＤ２−３’の受信）の際に、シリアル通信時間Ｔ内にある全てのスイッチング周期Ｐ２の開始時がスイッチングノイズ耐性状態の受信時に一致する。このために、シリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータを少なくとも１回受信することができ、受信したスイッチングノイズの影響が及ぼされないデータをコンバータ制御装置９に取り込むことができる。したがって、データを受信する際に、スイッチング検出回路を用いることなくスイッチングノイズの影響を回避することができる。
【００７４】
図４は、図１のデータ通信装置の他の動作を説明するための図である。図４に示す例において、シリアル通信周期Ｐ１は、スイッチング周期Ｐ２の８倍に設定され、時間ｔ１，ｔ２，ｔ３，．．．，ｔ１５，ｔ１６，ｔ１７は、スイッチング周期Ｐ２の開始時にそれぞれ一致する。また、シリアル通信時間設定部９ｅ−１は、シリアル通信時間Ｔ’を、シリアル通信周期Ｐ１の半分未満の時間であり、かつ、スイッチング周期Ｐ２よりも短くなるように設定する。さらに、シリアル通信時間開始時設定部９ｅ−２は、データ送信部９ｅ−１が２回目又はそれ以降に送信するデータのシリアル通信時間Ｔ’の開始時を、２回目又はそれ以降のデータの送信の直前に受信したデータのシリアル通信時間Ｔ’の終了直後に設定する。同様に、シリアル通信時間開始時設定部９ｅ−２は、データ受信部９ｅ−２が２回目又はそれ以降に受信するデータのシリアル通信時間Ｔ’の開始時を、２回目又はそれ以降のデータの受信の直前に受信したデータのシリアル通信時間Ｔ’の終了直後に設定する。
【００７５】
また、図４に示す例において、データ送信部９ｆ−１は、データのシリアル通信時間Ｔ’に亘る送信を、シリアル通信周期Ｐ１ごとに３回行う。同様に、データ受信部９ｆ−２は、データのシリアル通信時間Ｔに亘る送信を、シリアル通信周期Ｐ１ごとに３回行う。また、データ送信部９ｆ−１が送信するデータは、データ受信部９ｆ−２が受信するデータと同一の形式（例えば、１６ビットからなるビット列）である。
【００７６】
図４に示す例では、データ送信部９ｆ−１は、任意のシリアル通信周期Ｐ１において、データＤ３−１，Ｄ３−２，Ｄ３−３をインバータ制御装置８−１，．．．，８−ｋに送信することを予定し、次のシリアル通信周期Ｐ１において、データＤ３−４，Ｄ３−５，Ｄ３−６をインバータ制御装置８−１，．．．，８−ｋに送信することを予定する。
【００７７】
データＤ３−１の送信開始時ｔ１００は、スイッチング周期Ｐ２の開始時ｔ１より後にあり、かつ、データＤ３−１の送信終了時ｔ１００’は、次のスイッチング周期Ｐ２の開始時ｔ２より前にある。したがって、データＤ３−１は、スイッチングノイズの影響が及ぼされない。この場合、データ送信決定部９ｆ−５は、データＤ３−１をデータ送信部９ｆ−１に送信させるとともにデータＤ３−１をコピーして一時的に格納する。
【００７８】
データＤ３−２の送信開始時ｔ１００’は、スイッチング周期Ｐ２の開始時ｔ２より前であり、かつ、データＤ３−２の送信終了時ｔ２００は、スイッチング周期Ｐ２の開始時ｔ２より後にある。このために、シリアル通信時間Ｔ’内にあるスイッチング周期Ｐ２の開始時ｔ２は、スイッチングノイズ非耐性状態の送信時に一致する可能性がある。したがって、データＤ３−２の誤りを検出する場合、データ送信決定部９ｆ−５は、データ送信部９ｆ−１によるデータＤ３−２の送信を中止し、データ送信決定分９ｆ−５に格納されているデータ送信部９ｆ−１が前回送信したデータ（この場合には、データＤ３−１）を、データ送信部９ｆ−１に送信させる。それに対し、データＤ３−２の誤りを検出しない場合、データ送信決定部９ｆ−５は、データＤ３−２をデータ送信部９ｆ−１に送信させるとともにデータＤ３−２をコピーして一時的に格納する。
【００７９】
データＤ３−３の送信開始時ｔ２００は、スイッチング周期Ｐ２の開始時ｔ３より前であり、かつ、データＤ３−３の送信終了時ｔ３００は、スイッチング周期Ｐ２の開始時ｔ３より後にある。このために、シリアル通信時間Ｔ’内にあるスイッチング周期Ｐ２の開始時ｔ３は、スイッチングノイズ非耐性状態の送信時に一致する可能性がある。したがって、データＤ３−３の誤りを検出する場合、データ送信決定部９ｆ−５は、データ送信部９ｆ−１によるデータＤ３−３の送信を中止し、データ送信決定分９ｆ−５に格納されているデータ送信部９ｆ−１が前回送信したデータ（データＤ３−２の誤りが検出されなかった場合には、データＤ３−２）を、データ送信部９ｆ−１に送信させる。それに対し、データＤ３−３の誤りを検出しない場合、データ送信決定部９ｆ−５は、データＤ３−３をデータ送信部９ｆ−１に送信させるとともにデータＤ３−３をコピーして一時的に格納する。
【００８０】
データＤ３−４の送信開始時ｔ４００は、スイッチング周期Ｐ２の開始時ｔ１０より前であり、かつ、データＤ３−４の送信終了時ｔ５００は、スイッチング周期Ｐ２の開始時ｔ１０より後にある。このために、シリアル通信時間Ｔ’内にあるスイッチング周期Ｐ２の開始時ｔ１０は、スイッチングノイズ非耐性状態の送信時に一致する可能性がある。したがって、データＤ３−４の誤りを検出する場合、データ送信決定部９ｆ−５は、データ送信部９ｆ−１によるデータＤ３−４の送信を中止し、データ送信決定分９ｆ−５に格納されているデータ送信部９ｆ−１が前回送信したデータ（データＤ３−３の誤りが検出されなかった場合には、データＤ３−３）を、データ送信部９ｆ−１に送信させる。それに対し、データＤ３−４の誤りを検出しない場合、データ送信決定部９ｆ−５は、データＤ３−４をデータ送信部９ｆ−１に送信させるとともにデータＤ３−４をコピーして一時的に格納する。
【００８１】
データＤ３−５の送信開始時ｔ５００は、スイッチング周期Ｐ２の開始時ｔ１１より前であり、かつ、データＤ３−５の送信終了時ｔ６００は、スイッチング周期Ｐ２の開始時ｔ１１より後にある。このために、シリアル通信時間Ｔ’内にあるスイッチング周期Ｐ２の開始時ｔ１１は、スイッチングノイズ非耐性状態の送信時に一致する可能性がある。したがって、データＤ３−５の誤りを検出する場合、データ送信決定部９ｆ−５は、データ送信部９ｆ−１によるデータＤ３−５の送信を中止し、データ送信決定分９ｆ−５に格納されているデータ送信部９ｆ−１が前回送信したデータ（データＤ３−４の誤りが検出されなかった場合には、データＤ３−４）を、データ送信部９ｆ−１に送信させる。それに対し、データＤ３−５の誤りを検出しない場合、データ送信決定部９ｆ−５は、データＤ３−５をデータ送信部９ｆ−１に送信させるとともにデータＤ３−５をコピーして一時的に格納する。
【００８２】
データＤ３−６の送信開始時ｔ６００は、スイッチング周期Ｐ２の開始時ｔ１１より後にあり、かつ、データＤ３−６の送信終了時ｔ６００’は、次のスイッチング周期Ｐ２の開始時ｔ１２より前にある。したがって、データＤ３−６は、スイッチングノイズの影響が及ぼされない。この場合、データ送信決定部９ｆ−５は、データＤ３−６をデータ送信部９ｆ−１に送信させるとともにデータＤ３−６をコピーして一時的に格納する。
【００８３】
上述したように、データ送信部９ｆ−１は、任意のシリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータＤ３−１をインバータ制御装置８−１，．．，８−ｋに送信し、次のシリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータＤ３−６をインバータ制御装置８−１，．．，８−ｋに送信する。
【００８４】
また、図４に示す例では、データ受信部９ｆ−２は、任意のシリアル通信周期Ｐ１において、データＤ４−１，Ｄ４−２，Ｄ４−３をインバータ制御装置８−１，．．．，８−ｋから受信し、次のシリアル通信周期Ｐ１において、データＤ４−４，Ｄ４−５，Ｄ４−６をインバータ制御装置８−１，．．．，８−ｋから受信する。
【００８５】
データＤ４−１の受信開始時ｔ１００は、スイッチング周期Ｐ２の開始時ｔ１より後にあり、かつ、データＤ４−１の受信終了時ｔ１００’は、次のスイッチング周期Ｐ２の開始時ｔ２より前にある。したがって、データＤ４−１は、スイッチングノイズの影響が及ぼされない。この場合、データ取り込み決定部９ｆ−４は、データＤ４−１をＲＡＭ９ｃに取り込む。
【００８６】
データＤ４−２の受信開始時ｔ１００’は、スイッチング周期Ｐ２の開始時ｔ２より前であり、かつ、データＤ４−２の受信終了時ｔ２００は、スイッチング周期Ｐ２の開始時ｔ２より後にある。このために、シリアル通信時間Ｔ’内にあるスイッチング周期Ｐ２の開始時ｔ２は、スイッチングノイズ非耐性状態の受信時に一致する可能性がある。したがって、データＤ４−２の誤りを検出する場合、データ取り込み決定部９ｆ−４は、データＤ４−２のＲＡＭ９ｃへの取り込みを中止する。それに対し、データＤ４−２の誤りを検出しない場合、データ取り込み決定部９ｆ−４は、データＤ４−２をＲＡＭ９ｃに取り込む。
【００８７】
データＤ４−３の受信開始時ｔ２００は、スイッチング周期Ｐ２の開始時ｔ３より前であり、かつ、データＤ４−３の受信終了時ｔ３００は、スイッチング周期Ｐ２の開始時ｔ３より後にある。このために、シリアル通信時間Ｔ’内にあるスイッチング周期Ｐ２の開始時ｔ３は、スイッチングノイズ非耐性状態の受信時に一致する可能性がある。したがって、データＤ４−３の誤りを検出する場合、データ取り込み決定部９ｆ−４は、データＤ４−３のＲＡＭ９ｃへの取り込みを中止する。それに対し、データＤ４−３の誤りを検出しない場合、データ取り込み決定部９ｆ−４は、データＤ４−３をＲＡＭ９ｃに取り込む。
【００８８】
データＤ４−４の受信開始時ｔ４００は、スイッチング周期Ｐ２の開始時ｔ１０より前であり、かつ、データＤ４−４の受信終了時ｔ５００は、スイッチング周期Ｐ２の開始時ｔ１０より後にある。このために、シリアル通信時間Ｔ’内にあるスイッチング周期Ｐ２の開始時ｔ１０は、スイッチングノイズ非耐性状態の受信時に一致する可能性がある。したがって、データＤ４−４の誤りを検出する場合、データ取り込み決定部９ｆ−４は、データＤ４−４のＲＡＭ９ｃへの取り込みを中止する。それに対し、データＤ４−４の誤りを検出しない場合、データ取り込み決定部９ｆ−４は、データＤ４−４をＲＡＭ９ｃに取り込む。
【００８９】
データＤ４−５の受信開始時ｔ５００は、スイッチング周期Ｐ２の開始時ｔ１１より前であり、かつ、データＤ４−５の受信終了時ｔ６００は、スイッチング周期Ｐ２の開始時ｔ１１より後にある。このために、シリアル通信時間Ｔ’内にあるスイッチング周期Ｐ２の開始時ｔ１１は、スイッチングノイズ非耐性状態の受信時に一致する可能性がある。したがって、データＤ４−５の誤りを検出する場合、データ取り込み決定部９ｆ−４は、データＤ４−５のＲＡＭ９ｃへの取り込みを中止する。それに対し、データＤ４−５の誤りを検出しない場合、データ取り込み決定部９ｆ−４は、データＤ４−５をＲＡＭ９ｃに取り込む。
【００９０】
データＤ４−６の受信開始時ｔ６００は、スイッチング周期Ｐ２の開始時ｔ１１より後にあり、かつ、データＤ４−６の受信終了時ｔ６００’は、次のスイッチング周期Ｐ２の開始時ｔ１２より前にある。したがって、データＤ４−６は、スイッチングノイズの影響が及ぼされない。この場合、データ取り込み決定部９ｆ−４は、データＤ４−６をＲＡＭ９ｃに取り込む。
【００９１】
上述したように、データ受信部９ｆ−１は、任意のシリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータＤ４−１をインバータ制御装置８−１，．．．，８−ｋから受信し、次のシリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータＤ４−６をインバータ制御装置８−１，．．．，８−ｋから受信する。
【００９２】
図４に示す例によれば、シリアル通信周期Ｐ１において、予定されるデータの３回の送信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ３−１，Ｄ３−２，Ｄ３−３の送信及び次のシリアル通信周期Ｐ１におけるデータＤ３−４，Ｄ３−５，Ｄ３−６の送信）のうちの少なくとも１回のデータの送信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ３−１の送信及び次のシリアル通信周期Ｐ１におけるデータＤ３−６の送信）の際に、シリアル通信時間Ｔ’の開始時がスイッチング周期Ｐ２の開始時より後にあり、かつ、シリアル通信時間Ｔ’の終了時が次のスイッチング周期Ｐ２の開始時より前にある。このために、シリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータを少なくとも１回送信することができる。したがって、データを送信する際に、スイッチング検出回路を用いることなくスイッチングノイズの影響を回避することができる。
【００９３】
また、シリアル通信周期Ｐ１において、データの３回の受信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ４−１，Ｄ４−２，Ｄ４−３の受信及び次のシリアル通信周期Ｐ１におけるデータＤ４−４，Ｄ４−５，Ｄ４−６の受信）のうちの少なくとも１回のデータの受信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ４−１の受信及び次のシリアル通信周期Ｐ１におけるデータＤ４−６の受信）の際に、シリアル通信時間Ｔ’の開始時がスイッチング周期Ｐ２の開始時より後にあり、かつ、シリアル通信時間Ｔ’の終了時が次のスイッチング周期Ｐ２の開始時より前にある。このために、シリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータを少なくとも１回受信することができ、受信したスイッチングノイズの影響が及ぼされないデータをコンバータ制御装置９に取り込むことができる。したがって、データを受信する際に、スイッチング検出回路を用いることなくスイッチングノイズの影響を回避することができる。
【００９４】
図５は、図１のデータ通信装置の他の動作を説明するための図である。図５に示す例において、シリアル通信周期Ｐ１は、スイッチング周期Ｐ２の８倍に設定され、時間ｔ１，ｔ２，ｔ３，．．．，ｔ１５，ｔ１６，ｔ１７は、スイッチング周期Ｐ２の開始時にそれぞれ対応する。また、シリアル通信時間設定部９ｅ−１は、シリアル通信時間Ｔ’を、シリアル通信周期Ｐ１の１／３未満の時間であり、かつ、スイッチング周期Ｐ２よりも短くなるように設定する。さらに、シリアル通信時間開始時設定部９ｅ−２は、データ送信部９ｅ−１が２回目又はそれ以降に送信するデータのシリアル通信時間Ｔ’の開始時を、２回目又はそれ以降のデータの送信の直前に受信したデータのシリアル通信時間Ｔ’の終了時からシリアル通信時間Ｔ’に相当する時間を経過した直後に設定する。同様に、シリアル通信時間開始時設定部９ｅ−２は、データ受信部９ｅ−２が２回目又はそれ以降に受信するデータのシリアル通信時間Ｔ’の開始時を、２回目又はそれ以降のデータの受信の直前に受信したデータのシリアル通信時間Ｔ’の終了時からシリアル通信時間Ｔ’に相当する時間を経過した直後に設定する。
【００９５】
また、図５に示す例において、データ送信部９ｆ−１は、データのシリアル通信時間Ｔ’に亘る送信を、シリアル通信周期Ｐ１ごとに２回行う。同様に、データ受信部９ｆ−２は、データのシリアル通信時間Ｔに亘る送信を、シリアル通信周期Ｐ１ごとに２回行う。また、データ送信部９ｆ−１が送信するデータは、データ受信部９ｆ−２が受信するデータと同一の形式（例えば、１６ビットからなるビット列）である。
【００９６】
図５に示す例では、データ送信部９ｆ−１は、任意のシリアル通信周期Ｐ１において、データＤ３−１’，Ｄ３−２’をインバータ制御装置８−１，．．．，８−ｋに送信することを予定し、次のシリアル通信周期Ｐ１において、データＤ３−３’，Ｄ３−４’をインバータ制御装置８−１，．．．，８−ｋに送信することを予定する。
【００９７】
データＤ３−１’の送信開始時ｔ１００は、スイッチング周期Ｐ２の開始時ｔ１より後にあり、かつ、データＤ３−１の送信終了時ｔ１００’は、次のスイッチング周期Ｐ２の開始時ｔ２より前にある。したがって、データＤ３−１は、スイッチングノイズの影響が及ぼされない。この場合、データ送信決定部９ｆ−５は、データＤ３−１をデータ送信部９ｆ−１に送信させるとともにデータＤ３−１をコピーして一時的に格納する。
【００９８】
データＤ３−２’の送信開始時ｔ２００は、スイッチング周期Ｐ２の開始時ｔ３より前であり、かつ、データＤ３−２’の送信終了時ｔ３００は、スイッチング周期Ｐ２の開始時ｔ３より後にある。このために、シリアル通信時間Ｔ’内にあるスイッチング周期Ｐ２の開始時ｔ３は、スイッチングノイズ非耐性状態の送信時に一致する可能性がある。したがって、データＤ３−２’の誤りを検出する場合、データ送信決定部９ｆ−５は、データ送信部９ｆ−１によるデータＤ３−２’の送信を中止し、データ送信決定分９ｆ−５に格納されているデータ送信部９ｆ−１が前回送信したデータ（この場合には、データＤ３−１’）を、データ送信部９ｆ−１に送信させる。それに対し、データＤ３−２’の誤りを検出しない場合、データ送信決定部９ｆ−５は、データＤ３−２’をデータ送信部９ｆ−１に送信させるとともにデータＤ３−２’をコピーして一時的に格納する。
【００９９】
データＤ３−３’の送信開始時ｔ４００は、スイッチング周期Ｐ２の開始時ｔ１０より前であり、かつ、データＤ３−３’の送信終了時ｔ５００は、スイッチング周期Ｐ２の開始時ｔ１０より後にある。このために、シリアル通信時間Ｔ’内にあるスイッチング周期Ｐ２の開始時ｔ１０は、スイッチングノイズ非耐性状態の送信時に一致する可能性がある。したがって、データＤ３−３’の誤りを検出する場合、データ送信決定部９ｆ−５は、データ送信部９ｆ−１によるデータＤ３−３’の送信を中止し、データ送信決定分９ｆ−５に格納されているデータ送信部９ｆ−１が前回送信したデータ（データＤ３−２’の誤りが検出されなかった場合には、データＤ３−２’）を、データ送信部９ｆ−１に送信させる。それに対し、データＤ３−２’の誤りを検出しない場合、データ送信決定部９ｆ−５は、データＤ３−３’をデータ送信部９ｆ−１に送信させるとともにデータＤ３−３’をコピーして一時的に格納する。
【０１００】
データＤ３−４’の送信開始時ｔ６００は、スイッチング周期Ｐ２の開始時ｔ１１より後にあり、かつ、データＤ３−４’の送信終了時ｔ６００’は、次のスイッチング周期Ｐ２の開始時ｔ１２より前にある。したがって、データＤ３−４’は、スイッチングノイズの影響が及ぼされない。この場合、データ送信決定部９ｆ−５は、データＤ３−４’をデータ送信部９ｆ−１に送信させるとともにデータＤ３−４’をコピーして一時的に格納する。
【０１０１】
上述したように、データ送信部９ｆ−１は、任意のシリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータＤ３−１’をインバータ制御装置８−１，．．．，８−ｋに送信し、次のシリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータＤ３−４’ をインバータ制御装置８−１，．．．，８−ｋに送信する。
【０１０２】
また、図５に示す例では、データ受信部９ｆ−２は、任意のシリアル通信周期Ｐ１において、データＤ４−１’，Ｄ４−２’をインバータ制御装置８−１，．．．，８−ｋから受信し、次のシリアル通信周期Ｐ１において、データＤ４−３’，Ｄ４−４’をインバータ制御装置８−１，．．．，８−ｋから受信する。
【０１０３】
データＤ４−１’の受信開始時ｔ１００は、スイッチング周期Ｐ２の開始時ｔ１より後にあり、かつ、データＤ４−１’の受信終了時ｔ１００’は、次のスイッチング周期Ｐ２の開始時ｔ２より前にある。したがって、データＤ４−１’は、スイッチングノイズの影響が及ぼされない。この場合、データ取り込み決定部９ｆ−４は、データＤ４−１’をＲＡＭ９ｃに取り込む。
【０１０４】
データＤ４−２’の受信開始時ｔ２００は、スイッチング周期Ｐ２の開始時ｔ３より前であり、かつ、データＤ４−２’の受信終了時ｔ３００は、スイッチング周期Ｐ２の開始時ｔ３より後にある。このために、シリアル通信時間Ｔ’内にあるスイッチング周期Ｐ２の開始時ｔ３は、スイッチングノイズ非耐性状態の受信時に一致する可能性がある。したがって、データＤ４−２’の誤りを検出する場合、データ取り込み決定部９ｆ−４は、データＤ４−２’のＲＡＭ９ｃへの取り込みを中止する。それに対し、データＤ４−２’の誤りを検出しない場合、データ取り込み決定部９ｆ−４は、データＤ４−２’をＲＡＭ９ｃに取り込む。
【０１０５】
データＤ４−３’の受信開始時ｔ４００は、スイッチング周期Ｐ２の開始時ｔ１０より前であり、かつ、データＤ４−３’の受信終了時ｔ５００は、スイッチング周期Ｐ２の開始時ｔ１０より後にある。したがって、シリアル通信時間Ｔ’内にあるスイッチング周期Ｐ２の開始時ｔ１０は、スイッチングノイズ非耐性状態の受信時に一致する可能性がある。したがって、データ取り込み決定部９ｆ−４は、データＤ４−３’の誤りを検出する場合、データＤ４−３’のＲＡＭ９ｃへの取り込みを中止する。それに対し、データ取り込み決定部９ｆ−４は、データＤ４−３’の誤りを検出しない場合、データＤ４−３７をＲＡＭ９ｃに取り込む。
【０１０６】
データＤ４−４’の受信開始時ｔ６００は、スイッチング周期Ｐ２の開始時ｔ１１より後にあり、かつ、データＤ４−４’の受信終了時ｔ６００’は、次のスイッチング周期Ｐ２の開始時ｔ１２より前にある。したがって、データＤ４−４’は、スイッチングノイズの影響が及ぼされない。この場合、データ取り込み決定部９ｆ−４は、データＤ４−４’’をＲＡＭ９ｃに取り込む。
【０１０７】
上述したように、データ受信部９ｆ−１は、任意のシリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータＤ４−１をインバータ制御装置８−１，．．．，８−ｋから受信し、次のシリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータＤ４−４’をインバータ制御装置８−１，．．．，８−ｋから受信する。
【０１０８】
図５に示す例によれば、シリアル通信周期Ｐ１において、予定されるデータの２回の送信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ３−１’，Ｄ３−２’の送信及び次のシリアル通信周期Ｐ１におけるデータＤ３−３’，Ｄ３−４’の送信）のうちの少なくとも１回のデータの送信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ３−１’の送信及び次のシリアル通信周期Ｐ１におけるデータＤ３−４’の送信）の際に、シリアル通信時間Ｔ’の開始時がスイッチング周期Ｐ２の開始時より後にあり、かつ、シリアル通信時間Ｔ’の終了時が次のスイッチング周期Ｐ２の開始時より前にある。このために、シリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータを少なくとも１回送信することができる。したがって、データを送信する際に、スイッチング検出回路を用いることなくスイッチングノイズの影響を回避することができる。
【０１０９】
また、シリアル通信周期Ｐ１において、データの２回の受信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ４−１’，Ｄ４−２’の受信及び次のシリアル通信周期Ｐ１におけるデータＤ４−３’，Ｄ４−４’の受信）のうちの少なくとも１回のデータの受信（すなわち、任意のシリアル通信周期Ｐ１におけるデータＤ４−１’の受信及び次のシリアル通信周期Ｐ１におけるデータＤ４−４’の受信）の際に、シリアル通信時間Ｔ’の開始時がスイッチング周期Ｐ２の開始時より後にあり、かつ、シリアル通信時間Ｔ’の終了時が次のスイッチング周期Ｐ２の開始時より前にある。このために、シリアル通信周期Ｐ１において、スイッチングノイズの影響が及ぼされないデータを少なくとも１回受信することができ、受信したスイッチングノイズの影響が及ぼされないデータをコンバータ制御装置９に取り込むことができる。したがって、データを受信する際に、スイッチング検出回路を用いることなくスイッチングノイズの影響を回避することができる。
【０１１０】
図６は、モータを制御するために本発明によるシリアル通信装置を適用した他のシステムのブロック図である。図６に示すシステムでは、図１のコンバータ制御装置８の代わりに、上位制御装置９’をマスタ装置として使用し、図１のリアクトル１ｕ，１ｖ，１ｗ及びコンバータ２の代わりに複数の整流ダイオードによって構成されたコンバータ２’を三相交流電源１と平滑用コンデンサ３との間に配置し、図１のインバータ制御装置８−１，．．．，８−ｋの代わりに、本発明によるデータ通信装置に対応するスレーブ装置としてのインバータ制御装置８−１’，．．．，８−ｋ’を配置する。
【０１１１】
インバータ制御装置８−１’，．．．，８−ｋ’はそれぞれ、図１のＣＰＵ９ａと、ＲＯＭ９ｂと、ＲＡＭ９ｃと、クロック信号生成部９ｄと、クロック信号生成部９ｅと、シリアル通信部９ｆと、を有するが、図６に示すシステムでは、インバータ制御装置８−２’，．．．，８−ｋ’内のＣＰＵ９ａ、ＲＯＭ９ｂ、ＲＡＭ９ｃ、クロック信号生成部９ｄ、クロック信号生成部９ｅ及びシリアル通信部９ｆを省略する。また、インバータ制御装置８−１’，．．．，８−ｋ’はそれぞれ、モータ５−１，．．．，５−ｋを駆動するためのＰＷＭ信号ＶPWM1’，．．．，ＶPWMk’を、サンプリングした電流値データ及びモータの位置又は速度データと、上位制御装置９’からのモータの位置又は速度指令データとに基づいて生成する。
【０１１２】
上位制御装置９’は、モータの位置又は速度指令等のデータを、シリアル通信バス１０’を介してインバータ制御装置８−１’，．．．，８−ｋ’に送信し、電流値データ、モータの位置又は速度データ等のデータを、シリアル通信バス１０’を介してインバータ制御装置８−１’，．．．，８−ｋ’から受信する。
【０１１３】
図７は、モータを制御するために本発明によるシリアル通信装置を適用した他のシステムのブロック図である。図７に示すシステムは、三相交流電源１’と、コンバータ２”と、平滑用コンデンサ３’と、インバータ４’と、モータ５’と、被駆動体６’と、回転角度検出部７’と、マスタ装置としてのインバータ制御装置９”と、スレーブ装置としてのＥＥＰＲＯＭ１１と、温度センサ１２に接続したスレーブ装置としてのＡ／Ｄコンバータ１３と、シリアルバス１０”と、を有する。
【０１１４】
三相交流電源１’、コンバータ２”及び平滑用コンデンサ３’は、図１又は図６の三相交流電源１、図６のコンバータ２’及び図１又は図６の平滑用コンデンサ３にそれぞれ対応する。電流検出器４ｕ’；４ｖ’；４ｗ’はそれぞれ、図１又は図６の電流検出器４ｕ−１；４ｖ−１；４ｗ−１，．．．，４ｕ−ｋ；４ｖ−ｋ；４ｗ−ｋのうちの一つに対応する。モータ５’は、図１又は図６のモータ５−１，．．．５−ｋのうちの一つに対応する。被駆動体６’は、図１又は図６の被駆動体６−１，．．．６−ｋのうちの一つに対応する。回転角度検出部７’は、図１又は図６の回転角度検出部７−１，．．．，７−ｋのうちの一つに対応する。インバータ制御装置９”は、図１に示すインバータ制御装置８−１，．．．，８−ｋのうちの一つに対応する。ＥＥＰＲＯＭ１１には、インバータ制御装置９”を起動する前に取得した各種データが格納されている。温度センサ１２は、図１又は図６に示すモータ５−１，．．，５−ｋのうちの一つに対応するモータの温度を検知する。シリアルバス１０”は、インバータ制御装置９”とＥＥＰＲＯＭ１１及びＡ／Ｄコンバータ１３との間でデータの送受信を行うために用いられる。Ｕ相電流Ｉu’、Ｖ相電流Ｉv’及びＷ相電流Ｉw’はそれぞれ、図１又は図６のＵ相電流Ｉu-1，．．．，Ｉu-k、Ｖ相電流Ｉv-1，．．．，Ｉv-k及びＷ相電流Ｉw-1，．．．，Ｉw-kのうちの一つに対応する。回転角度θ’は、図１又は図６の回転角度θ1，．．．，θnのうちの一つに対応する。
【０１１５】
インバータ制御装置９”は、図１のＣＰＵ９ａ、ＲＯＭ９ｂ、ＲＡＭ９ｃ、クロック信号生成部９ｄ、クロック信号生成部９ｅ及びシリアル通信部９ｆを有し、ＰＷＭ信号ＶPWM1，．．．，ＶPWMkのいずれか一つに対応するＰＷＭ信号ＶPWM”を生成する。また、インバータ制御装置９”は、ＥＥＰＲＯＭ１１に格納されたデータの読出し指令、ＣＰＵ１１ａの演算結果等のデータを、シリアル通信バス１０”を介してＥＥＰＲＯＭ１１に送信し、ＥＥＰＲＯＭ１１に格納されたデータを、シリアル通信バス１０”を介してＥＥＰＲＯＭ１１から受信する。さらに、インバータ制御装置９”は、温度センサ１３が取得した温度のアナログデータをＡ／Ｄ変換することによって得られる温度データの読出し指令等のデータを、シリアル通信バス１０”を介してＡ／Ｄコンバータ１３に送信し、Ａ／Ｄコンバータ１３が取得したデータを、シリアル通信バス１０”を介してＡ／Ｄコンバータ１３から受信する。
【０１１６】
本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が可能である。例えば、本発明によるシリアル通信装置を、工作機械以外の機械、産業用ロボット等で用いることができる。また、マスタ装置をコンバータ制御装置９、上位制御装置９’及びインバータ装置９”以外の装置において実現することができ、スレーブ装置をインバータ制御装置８−１，．．．，８−ｋ，８−１’，．．．，８−ｋ’、ＥＥＰＲＯＭ１１及びＡ／Ｄコンバータ１３以外の装置で実現することができる。また、シリアル通信としてＲＳ４２２シリアル通信等を用いることもできる。
【０１１７】
また、図１及び図６に示すシステムにおいて、交流電源として三相交流電源１を用いたが、三相以外の多相交流電源を交流電源として用いることもできる。また、回転角度検出部７−１，．．．，７−ｋを、ロータリーエンコーダ以外の部品（例えば、ホール素子又はレゾルバ）によって構成することができる。また、Ｕ相電流、Ｖ相電流及びＷ相電流の全てを検出する代わりに、Ｕ相電流、Ｖ相電流及びＷ相電流のうちの２相の電流（例えば、Ｕ相電流及びＶ相電流）のみを検出してもよい。
【０１１８】
また、本発明によるシリアル通信装置に対応するコンバータ制御装置９，９”又はインバータ制御装置８−１，．．．，８−ｋ，８−１’，．．．，８−ｋ’がデータ取り込み決定部９ｆ−４とデータ送信決定部９ｆ−５の両方を有する場合について説明したが、コンバータ制御装置９，９”又はインバータ制御装置８−１，．．．，８−ｋ，８−１’，．．．，８−ｋ’は、データ取り込み決定部９ｆ−４とデータ送信決定部９ｆ−５のいずれか一方を有すればよい。
【０１１９】
さらに、図４及び図５に示す例において、シリアル通信時間Ｔ’の開始時を、その直前に受信したデータのシリアル通信時間Ｔ’の終了時からシリアル通信時間Ｔ’に相当する時間を経過した直後に設定する場合について説明したが、シリアル通信時間Ｔ’の開始時を、その直前に受信したデータのシリアル通信時間Ｔ’の終了時からシリアル通信時間Ｔ’の複数倍に相当する時間を経過した直後に設定することもできる。
【符号の説明】
【０１２０】
１    三相交流電源
１ｕ，１ｖ，１ｗ    リアクトル
２，２’    コンバータ
３    平滑用コンデンサ
４−１，．．．，４−ｋ    インバータ
４ｕ−１；４ｖ−１；４ｗ−１，．．．，４ｕ−ｋ；４ｖ−ｋ；４ｗ−ｋ    電流検出器
５−１，．．．，５−ｋ    モータ
６−１，．．．，６−ｋ    被駆動体
７−１，．．．，７−ｋ    回転角度検出部
８−１，．．．，８−ｋ，８−１’，．．．，８−ｋ’，９”    インバータ制御部
９    コンバータ制御部
９ａ    ＣＰＵ
９ｂ    ＲＯＭ
９ｃ    ＲＡＭ
９ｄ，９ｅ    クロック信号生成部
９ｅ−１    シリアル通信時間設定部
９ｅ−２    シリアル通信時間開始時設定部
９ｆ    シリアル通信部
９ｆ−１    データ送信部
９ｆ−２    データ受信部
９ｆ−３    帯域可変フィルタ
９ｆ−４    データ取り込み決定部
９ｆ−５    データ送信決定部
１０，１０’，１０”    シリアル通信バス
１１    ＥＥＰＲＯＭ
１２    温度センサ
１３    Ａ／Ｄコンバータ
Ｉu-1，．．．，Ｉu-k，Ｉu’    Ｕ相電流
Ｉv-1，．．．，Ｉv-k，Ｉv’    Ｖ相電流
Ｉw-1，．．．，Ｉw-k，Ｉw’    Ｗ相電流
ＶPWM1，．．．，ＶPWMk，ＶPWM1’，．．．，ＶPWMk’ ，ＶPWM’，ＶPWM”    ＰＷＭ信号
θ1，．．．，θk    回転角度
【図１】
0005559271.tif 000002
【図２】
0005559271.tif 000003
【図３】
0005559271.tif 000004
【図４】
0005559271.tif 000005
【図５】
0005559271.tif 000006
【図６】
0005559271.tif 000007
【図７】
0005559271.tif 000008