(57)【特許請求の範囲】
【請求項１】
半導体基板の上方に形成された第１絶縁膜と、
前記第１絶縁膜内に形成された導電パターンと、
前記第１絶縁膜上に形成された第２絶縁膜と、
前記第２絶縁膜内に形成され、前記導電パターンに接続するビアプラグと、
前記ビアプラグの上に形成され、前記ビアプラグに接続し、開口部を有する電極パッドと、
前記電極パッドの下の前記第２絶縁膜内で前記ビアプラグの周辺に形成された内部空間と、
を有する半導体装置。
【請求項２】
第１基板の上方に形成された第１絶縁膜と、
前記第１絶縁膜内に形成された導電パターンと、
前記第１絶縁膜上に形成された第２絶縁膜と、
前記第２絶縁膜に形成され、前記導電パターンに接続するビアプラグと、
前記ビアプラグの上に形成され、前記ビアプラグに接続し、開口部を有する電極パッドと、
前記電極パッドの下の前記第２絶縁膜内で前記ビアプラグの周辺に形成された内部空間と、
第２基板の上方と下方のいずれかに形成され、前記電極パッドの上面と前記開口部内に接合する突起状電極と、
を有する電子デバイス。
【請求項３】
前記突起状電極は、前記内部空間に入り込んで前記電極パッドと接合する、請求項２に記載の電子デバイス。
【請求項４】
第１基板上に第１絶縁膜を形成する工程と、
前記第１絶縁膜に導電パターンを形成する工程と、
前記第１絶縁膜上に第２絶縁膜を形成する工程と、
前記第２絶縁膜に、前記導電パターンに接続するビアプラグと、前記ビアプラグに接続し、開口部を有する電極パッドを形成する工程と、
前記ビアプラグ及び前記電極パッドを形成する工程の後に、前記電極パッドの下の前記第２絶縁膜を除去して前記ビアプラグの周辺に内部空間を形成する工程と、
前記電極パッドを、第２基板の上方と下方のいずれかに形成された突起状電極に対向させる工程と、
前記第１基板と前記第２基板を互いに近づく方向に押圧し、前記突起状電極を前記電極パッドに接合させる工程と、
を有する電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、電子デバイス及び電子デバイスの製造方法に関する。
【背景技術】
【０００２】
半導体装置同士を電気的に接続したり、半導体装置を回路基板上に実装したりするため、互いに向き合って配置されるパッド、バンプ等を接合させている。
【０００３】
基板上の金バンプをチップ上の接合パッドに接合するために、チップ側の接合パッドの上に中間部材を重ねて形成する構造が知られている。その中間部材は、内面にテーパ状段差を有し、中央に貫通孔を有するガラス基材等から形成されている。
【０００４】
そのような構造では、基板上の金バンプをチップ上の中間部材の貫通孔に通して接合パッドに接触させ、さらに重荷と熱をかけている。これにより、金バンプと接合パッドが接合され、さらに中間部材内に金バンプが広がるので、接合された金バンプと接合パッドの水平方向の荷重による位置変異が中間部材により防止される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１８４０７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のような中間部材を有するチップ構造によれば、基板上の金バンプがチップ上の中間部材の貫通孔から僅かにでも外れると、金バンプが中間部材を押圧して破損させるおそれがある。従って、金バンプと中間部材は高い精度の位置合わせが要求される。
【０００７】
また、金バンプの体積が大きい場合には、溶融した金バンプが中間部材の貫通孔から溢れて横に流れるおそれがある。従って、金バンプの体積を高い精度で形成する必要がある。
【０００８】
さらに、接合パッドとバンプの接続のためには加熱処理が必要となるので、その加熱温度が高い場合にはチップ内に形成される半導体素子や配線に損傷を与えるおそれがある。
【０００９】
本発明の目的は、対向するバンプ、パッド等を良好に接続し、接続部分の水平強度を高めることができる半導体装置、電子デバイス及び電子デバイスの製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
１つの観点によれば、半導体基板の上方に形成された第１絶縁膜と、前記第１絶縁膜内に形成された導電パターンと、前記第１絶縁膜上に形成された第２絶縁膜と、前記第２絶縁膜内に形成され、前記導電パターンに接続するビアプラグと、前記ビアプラグの上に形成され、前記ビアプラグに接続し、開口部を有する電極パッドと、前記電極パッドの下の前記第２絶縁膜内で前記ビアプラグの周辺に形成された内部空間と、を有する半導体装置が提供される。
別の観点によれば、第１基板の上方に形成された第１絶縁膜と、前記第１絶縁膜内に形成された導電パターンと、前記第１絶縁膜上に形成された第２絶縁膜と、前記第２絶縁膜に形成され、前記導電パターンに接続するビアプラグと、前記ビアプラグの上に形成され、前記ビアプラグに接続し、開口部を有する電極パッドと、前記電極パッドの下の前記第２絶縁膜内で前記ビアプラグの周辺に形成された内部空間と、第２基板の上方と下方のいずれかに形成され、前記電極パッドの上面と前記開口部内に接合する突起状電極と、を有する電子デバイスが提供される。
さらに別の観点によれば、第第１基板上に第１絶縁膜を形成する工程と、前記第１絶縁膜に導電パターンを形成する工程と、前記第１絶縁膜上に第２絶縁膜を形成する工程と、前記第２絶縁膜に、前記導電パターンに接続するビアプラグと、前記ビアプラグに接続し、開口部を有する電極パッドを形成する工程と、前記ビアプラグ及び前記電極パッドを形成する工程の後に、前記電極パッドの下の前記第２絶縁膜を除去して前記ビアプラグの周辺に内部空間を形成する工程と、前記電極パッドを、第２基板の上方と下方のいずれかに形成された突起状電極に対向させる工程と、前記第１基板と前記第２基板を互いに近づく方向に押圧し、前記突起状電極を前記電極パッドに接合させる工程と、を有する電子デバイスの製造方法が提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解される。
【発明の効果】
【００１１】
電極パッドに開口部を形成しているので、電極パッドに別の素子の突起状電極を押圧して接続すると、電極パッドの上面と開口部内に突起状電極を接合することができる。このため、電極パッドと突起状電極にズレが生じても、開口部内に突起状電極がめり込むことに変わりがないので、接続部分の水平強度を高く保持できる。しかも、突起状電極を開口部内に入り込ませることにより、突起状電極が横方向に溢れることを防止することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、第１実施形態に係る電子デバイスを形成するための第１、第２の半導体装置の接続前の状態の一例を示す断面図である。
【図２】図２は、第１実施形態に係る電子デバイスに含まれる第１の半導体装置の電極パッドの一例を示す斜視断面図である。
【図３】図３は、第１実施形態に係る電子デバイスの一例を示す断面図である。
【図４】図４（ａ）、（ｂ）は、第１実施形態に係る電子デバイスに含まれる第１の半導体装置の製造工程の一例を示す第１の平面図及び断面図である。
【図５】図５（ａ）、（ｂ）は、第１実施形態に係る電子デバイスに含まれる第１の半導体装置の製造工程の一例を示す第２の平面図及び断面図である。
【図６】図６（ａ）、（ｂ）は、第１実施形態に係る電子デバイスに含まれる第１の半導体装置の製造工程の一例を示す第３の平面図及び断面図である。
【図７】図７（ａ）、（ｂ）は、第１実施形態に係る電子デバイスに含まれる第１の半導体装置の製造工程の一例を示す第４の平面図及び断面図である。
【図８】図８（ａ）、（ｂ）は、第１実施形態に係る電子デバイスに含まれる第１の半導体装置の製造工程の一例を示す第５の平面図及び断面図である。
【図９】図９（ａ）、（ｂ）は、第１実施形態に係る電子デバイスに含まれる第１の半導体装置の製造工程の一例を示す第６の平面図及び断面図である。
【図１０】図１０（ａ）、（ｂ）は、第１実施形態に係る電子デバイスに含まれる第１の半導体装置の製造工程の一例を示す第７の平面図及び断面図である。
【図１１】図１１（ａ）、（ｂ）は、第１実施形態に係る電子デバイスに含まれる第１の半導体装置の製造工程の一例を示す第８の平面図及び断面図である。
【図１２】図１２（ａ）、（ｂ）は、第１実施形態に係る電子デバイスに含まれる第１の半導体装置の製造工程の一例を示す第９の平面図及び断面図である。
【図１３】図１３は、第２実施形態に係る電子デバイスに含まれる第１、第２の半導体装置の接続前の状態の一例を示す断面である。
【図１４】図１４は、第２実施形態に係る電子デバイスの一例を示す断面図である。
【図１５】図１５は、第３実施形態に係る電子デバイスに含まれる第１、第２の半導体装置の接続前の状態の一例示す断面である。
【図１６】図１６は、第３実施形態に係る電子デバイスの一例を示す断面図である。
【図１７】図１７（ａ）、（ｂ）は、第４実施形態に係る電子デバイスに含まれる半導体装置の一例を示す断面図である。
【図１８】図１８は、第５実施形態に係る電子デバイスに含まれる半導体装置の一例を示す断面図である。
【発明を実施するための最良の形態】
【００１３】
以下に、図面を参照して好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
【００１４】
（第１の実施の形態）
図１は、第１実施形態に係る電子デバイスに含まれる第１、第２の半導体装置を互いに接続する前の状態の一例を示す断面図である。
【００１５】
第１の半導体装置１は半導体基板、例えばシリコン基板２を有し、シリコン基板２の表面にはＰウエル４を囲む素子分離絶縁層３が形成されている。また、Ｐウエル４内とその上の領域にはｎ型ＭＯＳトランジスタ５が形成されている。
【００１６】
ｎ型ＭＯＳトランジスタ５は、Ｐウエル４上にゲート絶縁膜５ａを介して形成されるゲート電極５ｇと、ゲート電極５ｇの両側領域のシリコン基板２内に形成されたｎ型ソース／ドレイン領域５ｓ、５ｄとを有している。また、ｎ型ソース／ドレイン領域５ｓ、５ｄのうちゲート電極５ｇ寄りの領域にはｎ型エクステンション領域５ｅ、５ｆが形成されている。ゲート電極５ｇの側壁には絶縁性サイドウォール６が形成されている。
【００１７】
図１においては、ｎ型ＭＯＳトランジスタ５が１つ例示されているが、複数形成されてもよい。また、シリコン基板２には、ｐ型ＭＯＳトランジスタ（不図示）、その他の素子が併せて形成されてもよい。
【００１８】
ｎ型ＭＯＳトランジスタ５、素子分離絶縁層３及びシリコン基板２の上には、第１層間絶縁膜７が形成されている。また、第１層間絶縁膜７内には、ｎ型ＭＯＳトランジスタ５のソース／ドレイン領域５ｓ、５ｄのそれぞれに接続される第１、第２のコンタクトプラグ８、９が形成されている。
【００１９】
第１の層間絶縁膜７の上には、第２層間絶縁膜１１が形成されている。第２層間絶縁膜１１内には、第１、第２のコンタクトプラグ８、９のそれぞれに個別に接続される第１、第２の配線１２、１３が形成されている。第１、第２の配線１２、１３はダマシン構造を有している。
【００２０】
第１、第２の配線１２、１３及び第２層間絶縁膜１１の上には、第１の金属バリア絶縁膜１４、第３層間絶縁膜１５が順に形成されている。第３層間絶縁膜１５内の下部には、第１の金属バリア絶縁膜１４を貫通して第１、第２の配線１２、１３に個別に接続される第１、第２のビアプラグ１６、１７が形成されている。さらに、第３層間絶縁膜１５内の上部には第１、第２のビアプラグ１６、１７のそれぞれに個別に接続される第３、第４の配線１８、１９が形成されている。第４の配線１９である導電パターンには、後述の電極パッド２５が形成される領域に重なる領域が広く形成されている。
【００２１】
第１のビアプラグ１６と第３の配線１８は一体的に形成されるデュアルダマシン構造を有している。同様に、第２のビアプラグ１７と第４の配線１９もデュアルダマシン構造を有している。
【００２２】
第３、第４の配線１８、１９及び第３層間絶縁膜１５の上には、第２の金属バリア絶縁膜２０と第４層間絶縁膜２１が順に形成されている。第４層間絶縁膜２１内の下部には、第２の金属バリア絶縁膜２０を貫通して第３の配線１８に達する第３のビアプラグ２２が形成されている。さらに、第４層間絶縁膜２１内の上部には、第３のビアプラグ２２に繋
がる第５の配線２３が形成されている。第３のビアプラグ２２と第５の配線２３はデュアルダマシン構造を有している。
【００２３】
さらに、第４層間絶縁膜２１内の下部には、第２の金属バリア絶縁層２０を貫通して第４の配線１９に達する複数の第４のビアプラグ２４が形成されている。第４のビアプラグ２４は少なくとも１つであってもよい。また、第４層間絶縁膜２１内の上部には、第４のビアプラグ２４に接続される金属製の電極パッド２５が形成されている。第４のビアプラグ２４及び電極パッド２５は一体的に形成されるデュアルダマシン構造を有している。
【００２４】
電極パッド２５において、図２に例示するように、第４のビアプラグ２４の周囲にはマトリクス状の複数の開口部２５ａが上下方向に貫通して形成されている。さらに、電極パッド２５の下であって第４のビアプラグ２４の周囲には、電極パッド２５の開口２５ａに繋がる格子状の内部空間２１ａが形成されている。電極パッド２５及び第４のビアプラグ２４の形成方法については後述する。なお、開口部２５ａは１つ形成されてもよい。
【００２５】
次に、第２の半導体装置３１について説明する。
第２の半導体装置３１は半導体基板、例えばシリコン基板３２を有している。シリコン基板３２内には、シリコン基板３２の表面に形成される素子分離絶縁層３３、例えばシリコン酸化層に囲まれるＰウエル３４が形成されている。また、Ｐウエル３４内とその上の領域にはｎ型ＭＯＳトランジスタ３５が形成されている。
【００２６】
ｎ型ＭＯＳトランジスタ３５は、Ｐウエル３４上にゲート絶縁膜３５ａを介して形成されるゲート電極３５ｇを有し、ゲート電極３５ｇは、ゲート絶縁膜３５ａ上に形成されたポリシリコン膜をパターニングすることにより形成成される。
【００２７】
Ｐウエル３４内には、ゲート電極３５ｇをマスクに使用する不純物イオン注入によりｎ型エクステンション領域３５ｅ、３５ｆが形成されている。さらに、ゲート電極３５ｇの側壁には絶縁性サイドウォール３６が形成されている。また、ゲート電極３５ｇ、サイドウォール３６をマスクに使用するイオン注入により、Ｐウエル３４内にはｎ型ソース／ドレイン領域３５ｓ、３５ｄが形成されている。
【００２８】
図１に例示する第２の半導体装置３１おいては、ｎ型ＭＯＳトランジスタ３５が１つ例示されているが、複数形成されてもよい。また、シリコン基板３２には、ｐ型ＭＯＳトランジスタ（不図示）、その他の素子が形成されてもよい。
【００２９】
ｎ型ＭＯＳトランジスタ３５及びシリコン基板３２の上には、第１層間絶縁膜３７として例えばシリコン酸化膜が気相成長（ＣＶＤ）法により形成されている。また、第１層間絶縁膜３７内には、ｎ型ＭＯＳトランジスタ３５のｎ型ソース／ドレイン領域３５ｓ、３５ｄのそれぞれに達する第１、第２のコンタクトプラグ３８、３９が形成されている。
【００３０】
第１の層間絶縁膜３７の上には、第２層間絶縁膜４１として例えばシリコン酸化膜がＣＶＤ法により形成されている。第２層間絶縁膜４１の中には、第１、第２のコンタクトプラグ３８、３９のそれぞれに個別に接続される第１、第２の配線４２、４３が形成されている。第１、第２の配線４２、４３のそれぞれは、チタン、タンタルの積層構造を有するバリア層とその上に形成される銅の主導体膜を有するダマシン構造に形成されている。
【００３１】
第１、第２の配線４２、４３と第２層間絶縁膜４１の上には、第１の金属バリア絶縁膜４４と第３層間絶縁膜４５が順に形成されている。第１の金属バリア絶縁膜４４として、例えばシリコン窒化膜がＣＶＤ法により形成され、第３層間絶縁膜４５として例えばシリコン酸化膜がＣＶＤ法により形成されている。
【００３２】
第３層間絶縁膜４５内の下部には、第１の金属拡散防止絶縁膜４４を貫通して第１、第２の配線４２、４３のそれぞれに接続される第１、第２のビアホールが形成されている。さらに、第３層間絶縁膜４５内の上部には、第１、第２のビアホールに個別に重なる第３、第４の配線溝が形成されている。
【００３３】
第１のビアホール内と第３の配線溝内にはそれぞれ第１のビアプラグ４６と第３の配線４８が形成されている。第１のビアプラグ４６及び第３の配線４８は、バリアメタル層と主導体層を有するデュアルダマシン構造に形成されている。同様に、第２のビアホール内と第４の配線溝内にはそれぞれ第２のビアプラグ４７と第４の配線４９が形成され、第２のビアプラグ４７及び第４の配線４９はデュアルダマシン構造を有している。この場合、バリアメタル層としてチタンとタンタルの積層構造が形成され、主導体層として例えば銅層が形成される。
【００３４】
第３、第４の配線４８、４９及び第３層間絶縁膜４５の上には第２の金属バリア絶縁膜５０と第４層間絶縁膜５１が順に形成されている。第２の金属バリア絶縁膜５０として、例えばシリコン窒化膜がＣＶＤ法により形成され、第３層間絶縁膜４５として例えばシリコン酸化膜がＣＶＤ法により形成されている。
【００３５】
第４層間絶縁膜５１内の下部には、第２の金属拡散防止絶縁膜５０を貫通して第３、第４の配線４８、４９のそれぞれに個別に達する第３、第４のビアホールが形成されている。さらに、第４層間絶縁膜５１内の上部には、第３、第４のビアホールのそれぞれに繋がる第５、第６の配線溝が形成されている。第３、第４のビアホールのそれぞれの中には第３、第４のビアプラグ５２、５３が形成され、さらに、第５、第６の配線溝のそれぞれの中には第５、第６の配線５４、５５が形成されている。
第５、第６の配線５４、５５及び第４層間絶縁膜５１の上には、カバー絶縁膜５６として例えばシリコン窒化膜がＣＶＤ法により形成されている。
【００３６】
互いに接続される第３のビアプラグ５２及び第５の配線５４と、互いに接続される第４のビアプラグ５３と第６の配線５５は、それぞれデュアルダマシン構造を有している。デュアルダマシン構造のバリアメタル層としてチタンとタンタルの積層構造が形成され、主導体層として例えば銅層が形成される。
【００３７】
シリコン基板３２内であって第２の配線４３の下方には基板側ビアホール３２ａが形成されている。また、第１層間絶縁膜３７内には基板側ビアホール３２ａに繋がる一層目のビアホール３７ａが形成されている。基板側ビアホール３２ａ及び一層目のビアホール３７ａの内周面には金属拡散防止用の絶縁保護膜５７、例えばシリコン窒化膜が形成されている。
【００３８】
基板側ビアホール３２ａは、例えばドライエッチング、ウェットエッチング、レーザドリルリング等を利用して形成される。また、一層目のビアホール３７ａは、例えば保護絶縁膜５７を形成した後に、基板側ホール３２ａを通して第１層間絶縁膜３７をエッチングすることにより形成される。
【００３９】
さらに、基板側ビアホール３２ａ及び一層目のビアホール３７ａ内には、絶縁保護膜５７に囲まれる突起状電極５８が第２の配線４３の下面からシリコン基板３２の下方に突出して形成されている。突起状電極５８は、例えば、直径が約５μｍ以上に形成され、シリコン基板３２の下面から例えば約１μｍの量で突出されている。
【００４０】
以上のような構造を有する第１の半導体装置１と第２の半導体装置３１は次の方法によ
り接続される。
【００４１】
まず、第１の半導体装置１の上面の全体にスペーサ絶縁膜２８として例えばエポキシ、ポリイミド等の有機樹脂を例えば約２００ｎｍの厚さに塗布する。これにより、第１の半導体装置１と第２の半導体装置３１の間に空孔が発生することが防止される。この場合、スペーサ絶縁膜２８のうち電極パッド２５の上に開口を形成する。
【００４２】
続いて、突起状電極５８を電極パッド２５の直上に配置した状態で、第１の半導体装置１の上面と第２の半導体装置３１の下面を対向させる。さらに、第１の半導体装置１と第２の半導体装置３１を近づけて荷重を加えると、図３に例示するように、突起状電極５８がスペーサ絶縁膜２８を貫通し、続いて図２に例示する電極パッド２５に接続し、さらに開口２５ａ内にめり込む。これにより、突起状電極５８と電極パッド２５は、電極パッド２５の面方向と厚さ方向に接合する。この場合、加熱の処理をせずに良好な接続が得られる。なお、加熱処理してもよい。
【００４３】
また、突起状電極５８を電極パッド２５に接合する際に、少なくとも突起状電極５８は変形して電極パッド２５の開口部２５ａ内に入り込む。さらに、余分な荷重がかかって、突起状電極５８が開口部２５ａの下から内部空間２１ａ内にはみ出させることができるので、電極パッド２５の上面での横方向への広がりやはみ出しを抑制することができる。従って、突起状電極５８の体積の誤差を開口部２５ａ、内部空間２１ａによって吸収することができる。
【００４４】
以上により、突起状電極５８と電極パッド２５の位置合わせが僅かにずれても、突起状電極５８は電極パッド２５の開口部２５ａ内に入り込むので、電極パッド２５と突起状電極５８の接続部分の水平強度を高めることができる。
【００４５】
次に、第１の半導体装置１の形成方法を図４〜図１２に基づいて説明する。図４〜図１２のそれぞれにおいて、（ａ）には平面の一例を示し、（ｂ）には（ａ）のＩ−Ｉ線から見た側断面の一例を示している。
まず、図４に例示する構造を形成するまでの工程を説明する。
【００４６】
図４（ｂ）に示すように、シリコン基板２の素子分離領域に素子分離溝を形成した後に素子分離溝内にシリコン酸化膜を埋め込むことにより、素子分離絶縁層３としてシャロートレンチアイソレーションを形成する。なお、素子分離絶縁層３はＬＯＣＯＳ法により形成されてもよい。その後に、素子形成領域にｐ型不純物イオン、例えばホウ素イオンを注入することによりＰウエル４を形成する。
【００４７】
その後に、シリコン基板２及び素子分離絶縁層３の上にゲート絶縁膜５ａ、ポリシリコン膜をＣＶＤ法により順に形成した後にそれらの膜をパターニングし、Ｐウエル４上にストライプ状に残されたポリシリコン膜をゲート電極５ｇとして使用する。さらに、ゲート電極５ｇ及び素子分離絶縁層３をマスクにしてＰウエル４内にｎ型不純物イオン、例えばリンイオンを注入してｎ型エクステンション領域５ｅ、５ｆを形成する。
【００４８】
さらに、シリコン基板２上に例えばシリコン酸化膜をＣＶＤ法により形成し、これを垂直方向に異方性ドライエッチングすることによりゲート電極５ｇの側壁に絶縁性サイドウォール６を形成する。その後に、ゲート電極５ｇ、絶縁性サイドウォール６及び素子分離絶縁層３をマスクにしてＰウエル４内にｎ型不純物イオンを注入する。これにより、ゲート電極５ｇの両側のＰウエル４内にｎ型ソース／ドレイン領域５ｓ、５ｄを形成する。以上によりｎ型ＭＯＳトランジスタ５の基本的な構造が形成される。
【００４９】
その後に、シリコン基板２及びｎ型ＭＯＳトランジスタ５の上に第１層間絶縁膜７としてシリコン酸化膜をプラズマ気相成長（ＰＣＶＤ）法により形成する。さらに、第１層間絶縁膜７をパターニングすることにより、ソース／ドレイン領域５ｓ、５ｄに達する第１、第２のコンタクトホール７ａ、７ｂを形成する。その後に、第１、第２のコンタクトホール７ａ、７ｂ内面に例えば窒化チタン膜を形成し、さらに第１、第２のコンタクトホール７ａ、７ｂ内にタングステンを埋め込む。これにより、第１、第２のコンタクトホール７ａ、７ｂ内のそれぞれに第１、第２のコンタクトプラグ８、９が形成される。この場合、第１層間絶縁膜７上に形成された窒化チタン膜、タングステン膜は、例えば化学機械研磨（ＣＭＰ）法により除去される。
【００５０】
次に、第１層間絶縁膜７の上に第２層間絶縁膜１１として例えば酸化シリコン膜等をＰＣＶＤ法により形成する。続いて、第２層間絶縁膜１１をパターニングすることにより、第１、第２のコンタクトプラグ８、９のそれぞれに一部が重なる第１、第２の配線溝１１ａ、１１ｂを形成し、それぞれの配線溝１１ａ、１１ｂ内に、タンタル、窒化チタンの積層構造のバリアメタル層と銅の主導体層を順に形成する。第２層間絶縁膜１１上のバリアメタル層及び主導体層はＣＭＰ法により除去される。第１、第２の配線溝１１ａ、１１ｂ内にそれぞれ残されたバリアメタル層と主導体層はそれぞれダマシン構造の第１、第２の配線１２、１３として使用される。
【００５１】
次に、第１、第２の配線１２、１３及び第２層間絶縁膜１１の上に第１の金属バリア絶縁膜１４、第３層間絶縁膜１５をＰＣＶＤ法により順に形成する。第１の金属バリア絶縁膜１４として例えばシリコン窒化膜をＰＣＶＤ法により形成する。また、第３層間絶縁膜としてシリコン酸化膜をＰＣＶＤ法により形成する。
【００５２】
第３層間絶縁膜１５及び第１の金属バリア絶縁膜１４をパターニングして、第１、第２の配線１２、１３に達する深さの第１、第２のビアホール１５ａ、１５ｂを形成する。その後、第１、第２のビアホール１５ａ、１５ｂのそれぞれに一部が重なる第３、第４の配線溝１５ｃ、１５ｄを第３層間絶縁膜１５の上部に形成する。続いて、第１、第２のビアホール１５ａ、１５ｂ、第３、第４の配線溝１５ｃ、１５ｄ内に、タンタル、窒化チタンの積層構造のバリアメタル層と銅の主導体層を順に形成する。
【００５３】
続いて、第３層間絶縁膜１５上のバリアメタル層、主導体層をＣＭＰ法により除去する。これにより、第１のビアホール１５ａ及び第３の配線溝１５ｃ内のバリアメタル層と主導体層をデュアルダマシン構造の第１のビアプラグ１６、第３の配線１８として使用する。さらに、第２のビアホール１５ｂ及び第４の配線溝１５ｄ内のバリアメタル層と主導体層をデュアルダマシン構造の第２のビアプラグ１７、第４の配線１９として使用する。
【００５４】
第４の配線１９は、図４（ａ）に示すように、後の工程で形成される電極パッド２５と同じ又はそれ以上の面積で重なるパッド部１９ａを有している。パッド部１９ａは、例えば１辺が１０μｍ以上の四角形の平面形状を有している。
【００５５】
次に、第３、第４の配線１８、１９及び第３層間絶縁膜１５の上に第２の金属バリア絶縁膜２０、第４層間絶縁膜２１を順に形成する。第２の金属バリア絶縁膜２０として例えばシリコン窒化膜をＰＣＶＤ法により形成し、さらに、第４層間絶縁膜２１としてシリコン酸化膜をＰＣＶＤ法により１４５０ｎｍ〜１５５０ｎｍの厚さに形成する。さらに、第４層間絶縁膜２１上に、下地絶縁膜２９として窒化シリコン膜をＰＣＶＤ法により４５ｎｍ〜５５ｎｍの厚さに形成する。
【００５６】
次に、図５（ａ）、（ｂ）に示す構造を形成するまでの工程を説明する。
まず、下地絶縁膜２９上に第１フォトレジスト６１を塗布し、これを露光、現像するこ
とにより、第３の配線２３に重なる位置に第３のビア用開口６１ａを形成するとともに、第４の配線１９のパッド部１９ａの上に複数の第４のビア用開口６１ｂを形成する。第３、第４のビア用開口６１ａ、６１ｂのそれぞれは、例えば３５０ｎｍ〜４５０ｎｍの直径を有している。
フォトレジストとして、本実施形態において、例えば、有機ポリマー、架橋剤、光酸発生剤を含む化学増幅レジストを使用する。
【００５７】
次に、図６（ａ）、（ｂ）に示す構造を形成するまでの工程を説明する。
まず、第１フォトレジスト６１をマスクに使用し、第３、第４のビア用開口６１ａ、６１ｂを通してプラズマエッチングにより下地絶縁膜２９、第４層間絶縁膜２１をエッチングする。エッチング用の反応ガスとして、例えばＣＯ、Ａｒ、Ｃ４Ｆ８を含むガスを使用する。
【００５８】
これにより、第１フォトレジスト６１の第３、第４のビア用開口６１ａ、６１ｂのそれぞれの下には、開口径が３００ｎｍ〜４００ｎｍの大きさの第３、第４のビアホール２１ｄ、２１ｅが形成される。これにより、第３、第４のビアホール２１ｄ、２１ｅは、第３、第４の配線１８、１９の一部に重なる位置に形成される。続いて、残存した第１フォトレジスト６１を除去する。
【００５９】
その後に、図７（ｂ）に示すように、下地絶縁膜２９上と第３、第４ビアホール２１ｄ、２１ｅ内に第２フォトレジスト６２を塗布し、さらに、第２フォトレジスト６２を露光、現像する。これにより、第２フォトレジスト６２において、第３のビアホール２１ｄに一部が重なる第５の配線溝用開口部６２ａを形成するとともに、図７（ａ）、（ｂ）に示すように、第４のビアホール２１ｅを含む領域にメッシュ状のパッド用開口部６２ｂを形成する。パッド用開口部６２ｂの平面状の外形は、一辺が４００ｎｍ以上の四角形に形成されている。
【００６０】
これにより、第５の配線溝用開口部６２ａからは、第２フォトレジスト６２に埋め込まれた第３ビアホール２１ｄの上端が露出する。また、第２フォトレジスト６２のパッド用開口部６２ｂの中では、第２フォトレジスト６２に埋め込まれた複数の第４のビアホール２１ｅの上端が露出するとともに、複数の第４ビアホール２１ｅに挟まれる領域のそれぞれに島状レジスト６２ｃが形成される。
【００６１】
次に、第５の配線溝用開口部６２ａ、パッド用開口部６２ｂを通して下地絶縁膜２９をエッチングし、さらに第４層間絶縁膜２１を途中の深さまでエッチングする。これにより、図８（ａ）、（ｂ）に示すように、第４層間絶縁膜２１内において、第３のビアホール２１ｄに一部が重なる第５の配線溝２１ｆが形成され、さらに複数の第４のビアホール２１ｅに一部が重なるメッシュ状のパッド用溝２１ｇが形成される。第５の配線溝２１ｆ、パッド用溝２１ｇの深さは、例えば上面から７００ｎｍ〜８００ｎｍとする。
【００６２】
この場合、第２のフォトレジスト６２が残存しないエッチング条件とし、第３、第４のビアホール２１ｄ、２１ｅを通して第２の金属バリア絶縁膜２０をエッチングし、第３、第４の配線１８、１９の一部を露出させる。また、島状のレジスト６２ｃの下の第４層間絶縁膜２１及び下地絶縁膜２９は突起２１ｔとして残される。
【００６３】
続いて、図９（ａ）、（ｂ）に示すように、下地絶縁膜２９及び第４層間絶縁膜２１の表面と第３、第４のビアホール２１ｄ、２１ｅ、第５の配線溝２１ｆ及びパッド用溝２１ｇの内面の上にバリアメタル膜６３を例えば４０ｎｍ〜５０ｎｍの厚さに形成する。バリアメタル膜６３とし、例えばチタンとタンタルをスパッタ法により順に形成する。続いて、バリアメタル膜６３上に銅膜６４を電解メッキ処理により２０００ｎｍ〜２５００ｎｍ
の厚さに形成する。電解メッキの前にバリアメタル膜６３の上に薄い銅シード層を形成してもよい。
【００６４】
次に、砥粒、分散剤、キレート材を含むスラリーが供給された研磨パッド（不図示）に銅膜６４上面を押し当てながら、例えばシリコン基板２を回転させて銅膜６４、バリアメタル膜６３及び下地絶縁膜２９を順に研磨する。これにより、図１０（ａ）、（ｂ）に示すように、銅膜６４、バリアメタル膜６３、下地絶縁膜２９を第４層間絶縁膜２１の上面上から除去する。さらに研磨を続けて、第４層間絶縁膜２１を上面から４５ｎｍ〜５５ｎｍの深さまで削り込み、第４層間絶縁膜２１、銅膜６４及びバリアメタル膜６３の上面を平坦化する。
【００６５】
これにより、第３、第４のビアホール２１ｄ、２１ｅ内の銅膜６４、バリアメタル膜６３はそれぞれ第３、第４のビアプラグ２２、２４となり、また、第５の配線溝２１ｆ内の銅膜６４、バリアメタル膜６３は第５の配線２３として使用される。さらに、パッド用溝２１ｇ内の銅膜６４、バリアメタル膜６３は電極パッド２５として使用される。
【００６６】
図２に例示したように、電極パッド２５の平面形状はメッシュ状になり、内部から第４層間絶縁膜２１の複数の島状の突起２１ｔの上面が露出する。また、電極パッド２５の銅膜２４、バリアメタル膜２３のそれぞれは第４のビアプラグ２４と一体になってデュアルダマシン構造となる。同様に、第３のビアプラグ２２及び第５の配線２３もデュアルダマシン構造となる。
【００６７】
この後に、図１１（ａ）、（ｂ）に示すように、第５の配線２３、電極パッド２５及び第４層間絶縁膜２１の上に、窒化シリコン、炭化シリコンなどからなる保護絶縁膜２６をＰＣＶＤ法により６５ｎｍ〜７５ｎｍの厚さに形成する。
【００６８】
その後に、保護絶縁膜２６上に第３フォトレジスト６６を塗布し、これを露光、現像することにより、電極パッド２５の上に開口６６ａを形成する。開口６６ａは、電極パッド２５の外周縁部を覆うことにより、電極パッド２５の平面形状よりも狭く形成してもよい。
【００６９】
続いて、図１２（ａ）、（ｂ）に示すように、第３のフォトレジスト６６の開口６６ａを通して保護絶縁膜２６をエッチングすることにより、電極パッド２５を露出する開口部２７を形成する。保護絶縁膜２６のエッチングは、例えばフッ酸、リン酸を用いるウェットエッチング法、又は、フッ素含有ガスを用いるプラズマエッチング法を使用し、電極パッド２５の銅膜に対してエッチング選択比が高くなる条件とする。
【００７０】
これにより、電極パッド２５内に現れる複数の島状の突起２１ｔもエッチングされて複数箇所に開口２５ａが形成され、さらに、それらの開口２５ａを通して第４のビアプラグ２４の周囲の第４層間絶縁膜２１もエッチングされる。これにより、電極パッド２５の下に内部空間２１ａが形成される。
【００７１】
保護絶縁膜２６をエッチングする際に、第４層間絶縁膜２１のエッチングレートが遅い条件を選択する場合には、保護絶縁膜２６に開口部２７を形成した後に緩衝フッ酸溶液を用いて第４層間絶縁膜２１を等方性エッチングする。この後に、第３のフォトレジスト６５を溶剤により除去することにより、図１に例示した第１の半導体装置１が形成される。
【００７２】
（第２の実施の形態）
図１３は、第２実施形態に係る電子デバイスに含まれる第１、第２の半導体装置を互いに接続する前の状態の一例を示す断面図である。図１３において、図１と同一符号は同一
要素を示している。
【００７３】
図１３において、第１の半導体装置１は、第１実施形態に示した構造を有し、また、第２の半導体装置７１は、第１実施形態に示す第２の半導体装置３１と外部端子を除いてほぼ同じ構造を有している。
【００７４】
第２の半導体装置７１に含まれるシリコン基板３２には、第１実施形態と同様に、基板側ビアホール３２ａが形成され、基板側ビアホール３２ａの上の第１層間絶縁膜３７には第５のビアホール３７ａが形成されている。互いに重ねて形成される第５のビアホール３７ａと基板側ビアホール３２ａの内周面には、金属拡散防止用の絶縁保護膜５７、例えばシリコン窒化膜が形成されている。
【００７５】
基板側ビアホール３２ａは、例えばドライエッチング、ウェットエッチング、レーザドリルリング等を利用して形成される。また、第５のビアホール３７ａは、例えば基板側ホール３２ａを通して第１層間絶縁膜３７を垂直方向に異方性エッチングすることにより形成される。
【００７６】
さらに、基板側ビアホール３２ａ及び第５のビアホール３７ａ内には、絶縁保護膜５７に囲まれる基板側ビアプラグ６８が第２の配線４３の下面からシリコン基板３２の裏面に達する高さに形成されている。基板側ビアプラグ６８は、例えば、直径が約５μｍ以上に形成されている。
【００７７】
シリコン基板３２の下面には、基板側ビアプラグ６８の下面に接続される表面配線６６が形成され、表面配線６６のパッド領域の上には、突起状電極の一種であるバンプ６７が接合されている。バンプ６７として、例えば、鉛、スズ、ニッケル、金、銀、銅等、又はそれらの合金などの金属が使用される。
【００７８】
そのような構造の第２の半導体装置７１のバンプ６７と第１の半導体装置１の電極パッド２５を接続する際には次の方法による。
【００７９】
まず、第１の半導体装置１の上面の全体にスペーサ絶縁膜２８として例えばエポキシ、ポリイミド等の有機樹脂を約２００ｎｍの厚さに塗布する。スペーサ絶縁膜２８には、電極パッド２５を露出する開口を形成する。これにより、第１の半導体装置１と第２の半導体装置７１の間に空孔が発生することが防止される。
【００８０】
続いて、バンプ６７を電極パッド２５の直上に位置させるために、第１の半導体装置１の上面と第２の半導体装置７１の下面を対向させ、スペーサ絶縁膜２８を介して合わせる。さらに、第２の半導体装置７１から第１の半導体装置１に向けて相対的に荷重を加えると、図１４に例示するように、バンプ６７がスペーサ絶縁膜２８を貫通し、続いて電極パッド２５に接続する。
【００８１】
これにより、バンプ６７と電極パッド２５は、電極パッド２５の面方向と厚さ方向に接合する。この場合、加熱の処理をせずに良好な接続が得られる。なお、加熱処理してもよい。
【００８２】
また、バンプ６７が電極パッド２５にめり込む際に、少なくともバンプ６７が変形して電極パッド２５の開口部２５ａ内に入り込む。これにより、バンプ６７と電極パッド２５の位置合わせがわずかにずれても、電極パッド２５とバンプ６７の接合の水平強度を高めることができる。さらに、バンプ６７の体積に形成誤差が生じても、バンプ６７が開口部２５ａ、内部空間２１ａ内に入り込むので、電極パッド２５の上面での広がりやはみ出し
、或いは接合不足を解消することができる。
【００８３】
（第３の実施の形態）
図１５は、第３実施形態に係る電子デバイスに含まれる第１、第２の半導体装置を互いに接続する前の状態の一例を示す断面図である。図１５において、図１と同一符号は同一要素を示している。
【００８４】
図１５において、第１の半導体装置１は第１実施形態に示したと同じ構造を有し、また、第２の半導体装置７２は、第１実施形態に示す第２の半導体装置３１と外部端子を除いてほぼ同じ構造を有している。ただし、第２の半導体装置７２は、図１とは上下の向きが反対になる状態に記載されている。
【００８５】
第２の半導体装置７２の第５、第６の配線５４、５５及び第４層間絶縁膜５１の上には、第５層間絶縁膜７４として例えば炭化酸化シリコン膜がＣＶＤ法により形成されている。また、第５層間絶縁膜７４内には、第６の配線５５に接続されるビアプラグ７５が形成されている。ビアプラグ７５は、例えばチタン、窒化チタンのバリアメタル膜上にタングステン膜が形成される構造を有している。
【００８６】
第５層間絶縁膜７４の上には、ビアプラグ７５上面に接続されるアルミニウムの最上配線７６が形成されている。また、最上配線７６及び第５層間絶縁膜７４の上にはカバー保護膜５６としてシリコン窒化膜がＣＶＤ法により形成されている。また、カバー保護膜５６のうちビアプラグ７５の上方には、最上配線７６の一部に重なる開口が形成されている。最上配線７６上にはカバー保護膜５６の開口を通してバンプ７７が接合されている。バンプ７７として、例えば、鉛、スズ、ニッケル、金、銀、銅等の金属が使用される。
【００８７】
そのような構造の第２の半導体装置７２のバンプ７７と第１の半導体装置１の電極パッド２５を接続する際には次の方法による。
【００８８】
まず、第１の半導体装置１の上面の全体にスペーサ絶縁膜２８として例えばエポキシ、ポリイミド等の有機樹脂を約２００ｎｍの厚さに塗布する。これにより、第１の半導体装置１と第２の半導体装置７２の間に空孔が発生することが防止される。さらにスペーサ絶縁膜２８には、電極パッド２５を露出する開口部を形成する。
【００８９】
続いて、バンプ７７を電極パッド２５の直上に位置させた状態で、第１の半導体装置１の上面と第２の半導体装置７２の上面を対向させ。さらに、第２の半導体装置７２から第１の半導体装置１の方向に相対的に荷重を加えると、図１６に例示するように、バンプ７７がスペーサ絶縁膜２８を貫通し、続いて電極パッド２５に接続する。
【００９０】
これにより、バンプ７７と電極パッド２５は、電極パッド２５の面方向と厚さ方向に接合する。この場合、加熱の処理をせずに良好な接続が得られる。なお、加熱処理してもよい。
【００９１】
また、バンプ７７が電極パッド２５にめり込む際に、少なくともバンプ７７が変形して電極パッド２５の開口部２５ａ内に入り込む。これにより、バンプ７７と電極パッド２５の位置合わせがわずかにずれても、電極パッド２５とバンプ７７の接合の水平強度を高めることができる。さらに、バンプ７７の体積に形成誤差が生じても、バンプ７７が開口部２５ａ、内部空間２１ａ内に入り込むので、電極パッド２５の上面での広がりやはみ出し、或いは接合不足を解消することができる。
【００９２】
（第４の実施の形態）
図１７（ａ）は、第４実施形態に係る電子デバイスに使用される半導体装置の電極パッド及びその周辺の一例を示す平面図、図１７（ｂ）は、第４実施形態に係る電子デバイスに使用される第１の半導体装置の一例であって図１７（ａ）のＩ−Ｉ線に沿う断面図である。図１７（ａ）、（ｂ）において、図１と同じ符号は同じ要素を示している。
【００９３】
図１７（ａ）、（ｂ）に示す第４層間絶縁膜２１内において、電極パッド２５の周囲には間隔をおいて平面形状が環状のガード溝２１ｈが形成され、さらに、ガード溝２１ｈ内にはダマシン構造のガードリングパターン６９が形成されている。なお、環状の金属膜であるカードリング６９は、電極パッドの周囲に間隔をおいて幾重にも横方向に広がる多重位置に形成されてもよい。
【００９４】
ガード溝２１ｈは、第１実施形態の説明で例示した図８における配線溝２１ｇと同時に形成される。さらに、ガード溝２１ｈ内には、図９、図１０に例示するバリアメタル層６３と主導体層６４が埋め込まれ、それらの層６３、６４はＣＭＰにより残されてガードリングパターン６９となる。
【００９５】
以上のように、ガードリングパターン６９を電極パッド２５の周囲に設けることにより、第１の半導体装置１と上記実施形態の第２の半導体装置３１、７１、７２を接続するために、電極パッド２５に接続用突起５８又はバンプ６７、７７を押圧する。その際、電極パッド２５に加わる応力により第４層間絶縁膜２１にクラックが発生したとしても、クラックの拡散はガードリングパターン６９により防止される。従って、第１の半導体装置１の損傷を防止できる。
【００９６】
（第５の実施の形態）
図１８は、第５実施形態に係る電子デバイスに使用される半導体装置の一例を示す断面図である。なお、図１８において、図１と同じ符号は同じ要素を示している。
【００９７】
シリコン基板２の上方の第４層間絶縁膜２１内には、第１実施形態と同様に、デュアルダマシン構造を有する第３のビアプラグ２２及び第５の配線２３と、デュアルダマシン構造を有する第４のビアプラグ２４及び電極パッド２５が形成されている。
【００９８】
第５、第６の配線２３、２５及び第４層間絶縁膜２１の上には、第３の金属用バリア絶縁膜８０と第５層間絶縁膜８１が順にＰＣＶＤ法により形成されている。第３の金属バリア用絶縁膜８０として例えばシリコン窒化膜を形成し、第５層間絶縁膜８１としてシリコン酸化膜が形成される。
【００９９】
第５層間絶縁膜８１内の下部には第３の金属用バリア絶縁層８０を貫通して第５の配線２３に達する複数の第５のビアプラグ８２が形成され、さらに第５層間絶縁膜８１内の上部には第５のビアプラグ８２に接続される第６の配線８３が形成されている。第５のビアプラグ８２は、電極パッド２５の下のビアプラグ２４に重なる位置に形成されている。第５のビアプラグ８２と第６の配線８３は、第３のビアプラグ２２及び第５の配線２３と同様に、デュアルダマシン構造を有している。
【０１００】
また、第５層間絶縁膜８１内の下部には第３の金属用バリア絶縁層８０を貫通して電極パッド２５に達する第６のビアプラグ８４が形成され、さらに第５層間絶縁膜８１内の上部には第６のビアプラグ８４に接続される上側電極パッド８５が形成されている。第６のビアプラグ８４と上側電極パッド８５は、図２に例示する第４のビアプラグ２４及び電極パッド２５と同様に、デュアルダマシン構造を有している。
【０１０１】
さらに、上側電極パッド８５のうち複数の第６のビアプラグ８４に挟まれる領域の上に
は上下方向に貫通する開口部８５ａが形成されている。さらに、電極パッド２５の上であって第６のビアプラグ８４の周囲には、上側電極パッド８５の開口部８５ａに繋がる格子状の内部空間８１ａが形成されている。なお、上側電極パッド８５の周辺にも第４実施形態に記載のガードリングを形成してもよい。
【０１０２】
以上のような本実施形態における第１の半導体装置１においては、電極パッド２５の上に同一構造又は類似構造の上側電極パッド８５を重ねて形成している。これにより、電極パッド２５及び上側電極パッド８５の開口部２５ａ、８５ａ及び内部空間８１ａ、２１ａによって電極パッド領域の空間が広くなるので、上記実施形態の接続用突起５８又はバンプ６７、７７を受け入れる容量が多くなる。
【０１０３】
また、第１〜第４実施形態と同様に、接続用突起５８等と上側電極パッド８５を接合する際に、僅かなズレが生じても開口部２５ａ、８５ａ内に接続用突起５８等を入り込ませることができ、水平方向の接合強度が高まる。さらに、バンプ６７、７７又は接続用突起５８の突出量が多くても内部空間２１ａ、８１ａ内に入り込ませることにより側方へのはみ出しを防止することができる。
【０１０４】
ところで、上記の各実施形態では、第１の半導体装置１に接続するデバイスとして第２の半導体装置３１、７１、７２について説明したが、プリント基板に突起電極を設けたプリント基板を電極パッド２５、８５に接合させてもよい。また、上記の各実施形態における電極パッド２５、８５の開口部２５ａ、８５ａは少なくとも１つあればよい。
【０１０５】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈するものであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解される。 
【０１０６】
次に、実施形態を付記する。
（付記１）半導体基板の上方に形成される第１絶縁膜と、前記第１絶縁膜内に形成される導電パターンと、前記第１絶縁膜上に形成される第２絶縁膜と、前記第２絶縁膜内に形成され、前記導電パターンに接続されるビアプラグと、前記ビアプラグの上に接続され、開口部を有する電極パッドと、前記第２絶縁膜内で前記ビアプラグの周辺に形成される内部空間と、を有する半導体装置。
（付記２）前記ビアプラグと前記電極パッドは一体に形成されている付記１に記載の半導体装置。
（付記３）前記電極パッドの周囲に間隔をおいて形成されるガードリングを有する付記１又は２に記載の半導体装置。
（付記４）前記電極パッドと前記導電パターンの間に形成され、開口部を有する下側の電極パッドを含む付記１乃至付記３のいずれか１つに記載の半導体装置。
（付記５）第１基板の上方に形成される第１絶縁膜と、前記第１絶縁膜内に形成される導電パターンと、前記第１絶縁膜の上方に形成され、前記導電パターンに電気的に接続され、開口部を有する電極パッドと、第２基板の上方と下方のいずれかに形成され、前記電極パッドの上面と前記開口部内に接合される突起状電極と、を有する電子デバイス。
（付記６）前記第１絶縁膜上に形成される第２絶縁膜と、前記第２絶縁膜内に形成され、前記電極パッドの下面側と前記導電パターンに接続されるビアプラグと、前記第２絶縁膜内で前記ビアプラグの周辺に形成される内部空間と、を有する付記５に記載の電子デバイス。
（付記７）前記突起状電極が前記内部空間内に入り込む構造を有する付記６に記載の電子
デバイス。
（付記８）前記突起状電極はバンプである付記５乃至付記７のいずれか１つに記載の電子デバイス。
（付記９）第１基板の上方に形成され、開口部を有する電極パッドを、第２基板の上方と下方のいずれかに形成された突起状電極に対向させる工程と、前記第１基板と前記第２基板を互いに近づく方向に押圧し、前記突起状電極を前記電極パッドに接合させる工程と、を有する電子デバイスの製造方法。
【符号の説明】
【０１０７】
１  半導体装置
２  シリコン基板
５  ｎ型ＭＯＳトランジスタ
８、９  コンタクトプラグ
７、１１、１５、２１  層間絶縁膜
２１ａ  内部空間
１４、２０  金属バリア絶縁膜
１２、１３、１８、１９、２３  配線
１６、１７、２２、２４  ビアプラグ
２５  電極パッド
２５ａ  開口部
３１  半導体装置
３２  シリコン基板
３５  ｎ型ＭＯＳトランジスタ
３８、３９  コンタクトプラグ
３７、４１、４５、５１、８１  層間絶縁膜
４４、５０、８０  金属バリア絶縁膜
４２、４３、４８、４９、５４、５５、８３  配線
４６、４７、５２、５３、８２、８４  ビアプラグ
５８、８５  突起状電極
６７、７７  バンプ
６９  ガードリングパターン
【図１】
0005589907.tif 000002
【図２】
0005589907.tif 000003
【図３】
0005589907.tif 000004
【図４】
0005589907.tif 000005
【図５】
0005589907.tif 000006
【図６】
0005589907.tif 000007
【図７】
0005589907.tif 000008
【図８】
0005589907.tif 000009
【図９】
0005589907.tif 000010
【図１０】
0005589907.tif 000011
【図１１】
0005589907.tif 000012
【図１２】
0005589907.tif 000013
【図１３】
0005589907.tif 000014
【図１４】
0005589907.tif 000015
【図１５】
0005589907.tif 000016
【図１６】
0005589907.tif 000017
【図１７】
0005589907.tif 000018
【図１８】
0005589907.tif 000019