(57)【特許請求の範囲】
【請求項１】
表面を有する基板と、
細長半導体チャネルと、
該チャネルへの接点の組を提供する少なくとも２つの導電性リードを含む磁気抵抗デバイスであって、
前記チャネルは前記表面上に形成されて第一方向に伸びており、
前記２つの導電性リードは前記チャネルと前記接点の組で接し、かつ前記第一方向に対して垂直方向に配置されており、
前記チャネルと前記少なくとも２つの導電性リードとは、前記第一方向と前記表面とに垂直な第二方向に前記基板に対して積重ねられ、
前記磁気抵抗デバイスは、前記チャネルに沿って前記第一方向と前記第二方向に平行な側面を有し、該側面に対し略垂直な方向の磁場に対して反応することを特徴とする磁気抵抗デバイス。
【請求項２】
請求項１記載の磁気抵抗デバイスにおいて、さらに、前記チャネルと接触した半導体シャントを含み、該シャント、前記チャネル及び前記接点の組は、前記第二方向に基板に対して積重ねられていることを特徴とする磁気抵抗デバイス。
【請求項３】
請求項２記載の磁気抵抗デバイスにおいて、前記チャネルは、不純物添加がなされていないか、あるいは、前記チャネルは、前記シャントより軽く不純物添加がなされていて、前記シャントとは反対の導電型を有することを特徴とする磁気抵抗デバイス。
【請求項４】
請求項２又は３記載の磁気抵抗デバイスにおいて、前記シャントは単結晶であることを特徴とする磁気抵抗デバイス。
【請求項５】
請求項２乃至４記載のいずれかの磁気抵抗デバイスにおいて、前記シャントはケイ素を含むことを特徴とする磁気抵抗デバイス。
【請求項６】
請求項２乃至５記載のいずれかの磁気抵抗デバイスにおいて、さらに、前記シャントに接した導電性層を含み、前記シャントは、前記導電性層と前記チャネルとの間に置かれていることを特徴とする磁気抵抗デバイス。
【請求項７】
請求項６記載の磁気抵抗デバイスにおいて、前記導電性層はケイ素を含むことを特徴とする磁気抵抗デバイス。
【請求項８】
請求項６又は７記載の磁気抵抗デバイスにおいて、前記導電性層は基板の最上位層を含むことを特徴とする磁気抵抗デバイス。
【請求項９】
請求項６又は７記載の磁気抵抗デバイスにおいて、前記導電性層はケイ化金属（metal silicide）を含むことを特徴とする磁気抵抗デバイス。
【請求項１０】
請求項１乃至９記載のいずれかの磁気抵抗デバイスにおいて、前記チャネルは、第二半導体層と、第三半導体層の一部とを含み、前記第二半導体層は、前記シャントと前記第三半導体層との間に置かれることを特徴とする磁気抵抗デバイス。
【請求項１１】
請求項１０記載の磁気抵抗デバイスにおいて、前記第二半導体層と前記第三半導体層の部分とは単結晶であり、及び／又は、前記第三半導体層の他の部分は非結晶性であることを特徴とする磁気抵抗デバイス。
【請求項１２】
請求項１乃至１１記載のいずれかの磁気抵抗デバイスにおいて、前記チャネルは、ケイ素又はケイ素ゲルマニウム（silicon-germanium）を含むことを特徴とする磁気抵抗デバイス。
【請求項１３】
請求項１乃至１２記載のいずれかの磁気抵抗デバイスにおいて、さらに、誘電体層を含み、該誘電体層はトレンチ（溝）を含み、前記シャント及び少なくとも前記チャネルの一部は、前記トレンチ（溝）の中に形成されていることを特徴とする磁気抵抗デバイス。
【請求項１４】
請求項１乃至１３記載のいずれかの磁気抵抗デバイスにおいて、前記少なくとも２つのリードは、ケイ素及び／又はケイ化金属を含むことを特徴とする磁気抵抗デバイス。
【請求項１５】
請求項１乃至１４記載のいずれかの磁気抵抗デバイスにおいて、さらに、追加のリードを含み、該リードは、前記チャネルへのさらに別の接点を与え、前記チャネルは、前記さらに別の接点と、接点の組との間に置かれていることを特徴とする磁気抵抗デバイス。
【請求項１６】
請求項１乃至１５記載のいずれかの磁気抵抗デバイスにおいて、さらに、第一及び第二磁気遮蔽層を含み、前記シャント、前記チャネル及び前記接点の組は、前記第一及び第二磁気遮蔽層の間に置かれていることを特徴とする磁気抵抗デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は磁気抵抗デバイスに関するものであり、次のものに限定するものではないが、特にハードディスクドライブの読出しヘッドとして用いられるものに関する。
【背景技術】
【０００２】
ハードディスクドライブ（ＨＤＤ）（又は、“磁気ディスクドライブ”）は、高密度情報記憶のために広く用いられている。ＨＤＤは、この種類の記憶を伝統的に備えたサーバやデスクトップコンピュータなどの計算機システムでは、普通に採用されているものである。しかし、例えば１インチドライブなどの、小型ハードディスク機構のＨＤＤは、音楽プレーヤやデジタルカメラなどの携帯型電子装置にも採用されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】EP 1 868 254 A
【特許文献２】EP 08 157 887.4
【特許文献３】US 2006/0022672 A1
【特許文献４】EP 08 157 888.2
【非特許文献】
【０００４】
【非特許文献１】エス・エー・ソリン（S. A. Solin）、ティー・ティオ（T. Thio）、ディー・アール・ハインズ（D. R. Hines）、ジェイ・ジェイ・へレマン（J. J. Heremans）著、“非均質ナローギャップ半導体における拡張された室温幾何学的磁気抵抗”（Enhanced Room-Temperature Geometric Magnetoresistance in Inhomogeneous Narrow-Gap Semiconductors）、サイエンス誌、第２８９巻、１５３０ページ、２０００年発行
【非特許文献２】エス・エー・ソリン（S. A. Solin）、ディー・アール・ハインズ（D. R. Hines）、エー・シー  エイチ・ロー（A. C. H. Rowe）、ジェイ・エス・ツァイ（J. S. Tsai）、ユー・エー・パシュキン（Yu A. Pashkin）著、“異常磁気抵抗を用いたナノレベルの磁場センサ”（Nanoscopic magnetic field sensor based on extraordinary magnetoresistance）、真空科学及び技術誌（Journal of Vacuum Science and Technology）、Ｂ２１巻、３００２ページ、２００３年発行
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＨＤＤの高密度情報記憶は、記憶密度を向上させることにより実現することができる。現在、記憶密度は、おおよそ年毎に倍増しており、磁気記憶媒体に縦方向に配置したビットセルへのデータ記録や、いわゆる“スピン値”読出しヘッドを用いたデータ読出しなどの、既存の技術を用いて達成できる最大の記憶密度は、概ね１００Ｇｂ／ｉｎ２である。
【０００６】
しかし、ＨＤＤの記憶密度は増加を続けているため、記憶媒体と読出しヘッドは、超常磁性効果の問題を抱えている。
【０００７】
超常磁性効果は、強磁性体結晶粒が十分に小さいため、結晶粒の磁化方向を変化させるために必要なエネルギーが熱エネルギーと同等となる場合に生じる。従って、結晶粒の磁化は、変動の影響を受けるため、データ破壊に到ることもある。
【０００８】
記憶媒体については、この問題に対して解決策が示されている。その解決策は、記録媒体の表面に対して（長手方向ではなく）垂直方向にビットセルを配置することにより、各ビットセルを十分大きくして、超常磁性効果を回避できるというものである。
【０００９】
読出しヘッド側で、この問題を解決するために、強磁性材料を用いることを避け、いわゆる、異常磁気抵抗（ＥＭＲ）効果の利点を生かす提案がなされている。
【００１０】
ＥＭＲ効果を有するデバイスは、エス・エー・ソリン（S. A. Solin）、ティー・ティオ（T. Thio）、ディー・アール・ハインズ（D. R. Hines）、ジェイ・ジェイ・へレマン（J. J. Heremans）著、“非均質ナローギャップ半導体における拡張された室温幾何学的磁気抵抗”サイエンス誌、第２８９巻、１５３０ページ、２０００年発行に記載されている。このデバイスはファンデルポー構成（van der Pauw configuration）で配置され、非磁性アンチモン化インジウム（InSb）のディスクに同心状に埋め込まれた金不均質体（gold inhomogeneity）を含んでいる。磁場がゼロ（Ｈ＝０）の場合、電流は金不均質体を流れる。しかし、磁場がゼロでない（Ｈ≠０）場合には、金不均質体の周囲の円環を貫通する磁場の境界線分布に対して、電流は垂直に屈曲する。これにより、コンダクタンスが下がる。
【００１１】
現在、アンチモン化インジウム（300°Kで、μn=7×104cm2V-1s-1）、砒化インジウム（300°Kで、μn=3×104cm2V-1s-1）、砒化ガリウム（300°Kで、μn=8.5×103cm2V-1s-1）などの、低キャリア密度を有する高移動性狭ギャップ半導体は、ＥＭＲを用いた読込みヘッドの材料として最良の候補とされている。
【００１２】
エス・エー・ソリン（S. A. Solin）、ディー・アール・ハインズ（D. R. Hines）、エー・シー  エイチ・ロー（A. C. H. Rowe）、ジェイ・エス・ツァイ（J. S. Tsai）、ユー・エー・パシュキン（Yu A. Pashkin）著、“異常磁気抵抗を用いたナノレベルの磁場センサ”、真空科学及び技術誌（Journal of Vacuum Science and Technology）、Ｂ２１巻、３００２ページ、２００３年発行には、砒化インジウム／アンチモン化インジウムアルミニウム（InSb/In1-xAlxSb）の量子井戸ヘテロ構成を含むホールバー型構成（Hall bar-type arrangement）を有するデバイスが記載されている。
【００１３】
このデバイスの欠点は、活性層を保護し閉じこめるために、厚い（すなわち、概ね７５ｎｍ）パッシベーション層と、窒化ケイ素の層の形状を有する絶縁膜とを必要とする点にある。これにより、チャネルと磁気媒体との間の分離が向上するため、磁場の強度を弱めることとなり、結果として出力信号の強度が下がる。
【００１４】
ケイ素は、保護を必要とせず、ケイ素に由来した磁気抵抗特性を有する磁場センサが知られている。
【００１５】
例えば、EP 1 868 254 Aは、ケイ素で形成したチャネルを有し、ＥＭＲ効果を有するデバイスを記載している。ケイ化チタン又は高濃度で不純物添加されたケイ素で形成された導体は、シャントとして作用し、これが、チャネルの片側面に沿ってチャネルに接続している。複数のリードは、チャネルの反対側に、チャネルに沿って間隔を置いて接続している。これにより、チャネル、シャント及びリードは、デバイスを構成する層に垂直な方向の磁場に対して反応する側面ＥＭＲデバイス又は“平面状”ＥＭＲデバイスを形成するものとなる。
【００１６】
２００８年６月９日出願の欧州特許出願番号EP 08 157 887.4（ＥＰＣ５４条（３））には、ケイ素で形成されたチャネルを有し、細長いチャネルを含む平面状ＥＭＲデバイスが記載されている。シャントが、チャネルの片側面に沿ってチャネルに接続しており、複数のリードの組が、チャネルの反対側面に沿って接続している。このデバイスは、チャネルに反転層を形成するための上面ゲート構造も含んでいる。
【００１７】
US 2006/0022672 A1には、III-Vヘテロ構造で形成された、他の平面状ＥＭＲデバイスが記載されている。
【００１８】
２００８年６月９日出願欧州特許出願番号EP 08 157 888.2（ＥＰＣ５４条（３））には、ケイ素で形成されたチャネルを有する（非ＥＭＲ）磁気抵抗デバイスが記載されている。複数のリードの組が、チャネルの片側面に沿ってチャネルに接続している。シャントは、オプションとして、チャネルの下に設けられていてもよい。このデバイスは、チャネルに反転層を形成するための上面ゲート構造も含んでいる。
【００１９】
平面状ＥＭＲデバイス及び、類似の種類の平面状ＥＭＲデバイスは、例えば、電流経路を屈曲させるためにローレンツ力を用いており、及び／又はホール効果を用いているが、ＨＤＤの磁気ヘッドスライダを製造する際に用いられる既存の製造プロセス、特に、空気ベアリング面を形成する際に用いられるラッピング処理とは、一般的には両立が難しいものとなっている。
【課題を解決するための手段】
【００２０】
本発明は、この問題を解決しようとするものである。
【００２１】
本発明の第一の様態によれば、基板と、第一方向に伸びた細長半導体チャネルと、チャネルへの接点の組を提供する少なくとも２つの導電性リードとを含む磁気抵抗デバイスが設けられ、チャネルと接点の組は、第一方向と基板面とに垂直な第二方向で基板に対して積重ねられ（stacked）、該デバイスは、チャネルに沿って側面を有し、側面に対し一般的に垂直な方向の磁場に対して反応（responsive）する。
【００２２】
従って、デバイスは、既存の平面型ＭＲデバイスと対比して、既存のスライダ形成技術を適用できる垂直型ＭＲデバイス又は積層ＭＲデバイスを提供することができる。特に、側面は、空気ベアリング面（air bearing surface）の一部を形成することができる。
【００２３】
さらに、デバイスは、チャネルと接触した半導体シャント（semiconductor shunt）を含んでいる。
【００２４】
チャネルは、不純物添加がなされていない（即ち、ドープされていない）か、あるいは、シャントほどには不純物添加がなされていない（即ち、シャントより軽くドープされている）ものであってよく、リード及び／又はシャントに対して反対の導電型を有していてもよい。例えば、チャネルはＰ−型であってもよい。シャントは、単結晶であってもよい。シャントは、ケイ素（silicon：シリコン）を含んでいてもよい。シャントは、ｎ＋型であってもよい。
【００２５】
不純物添加のないケイ素を元にした材料をチャネルに用い、多量に不純物添加されたケイ素を元にした材料をシャントとリードに用いることにより、十分に高い抵抗値と、十分に大きな出力信号と、十分に低いジョンソン雑音とを有する磁気抵抗デバイスを実現することができる。
【００２６】
デバイスは、オプションのシャントに接触した導電性層を含んでいてもよく、このオプションのシャントは、チャネルと導電性層との間に置かれている。導電性層は、ケイ素を含んでいてもよい。導電性層は、基板の最上位層を含んでいてもよい。導電性層は、ケイ化金属（metal silicide）を含んでいてもよい。
【００２７】
チャネルは、第二半導体層と、第三半導体層の一部とを含むものであってよく、この第二半導体層は、オプションのシャントと、第三半導体層との間に置かれる。第二半導体層及び第三半導体層は、単結晶であってよい。第三半導体層の他の部分は、非結晶性であってよい。第二半導体層は、ケイ素またはケイ素ゲルマニウム（silicon-germanium）を含んでいてもよい。
【００２８】
デバイスは、さらに、誘電体層を含んでいてもよく、この誘電体層はトレンチ（溝）を有しており、トレンチ（溝）内には、オプションのシャントと、チャネルの少なくとも一部とが形成されている。
【００２９】
少なくとも２つのリードは、半導体材料を含み、ｎ＋型であってもよい。少なくとも２つのリードは、ケイ素及び／又はケイ化金属を含むものであってよい。
【００３０】
デバイスは、追加のリードを含むものであってよく、このリードは、チャネルへのさらに別の接点を提供し、チャネルは、さらに別の接点と、複数の接点の組との間に置かれている。
【００３１】
デバイスは、さらに、第一及び第二磁場遮蔽層（magnetic field shielding layers）を含むものであってよく、オプションのシャント、チャネル及び複数の接点の組は、第一磁場遮蔽層と第二磁場遮蔽層との間に置かれている。
【００３２】
基板は、オプションとして、AlTiC基板の形態の、磁気ヘッドスライダ基板を含んでいてもよい。
【００３３】
本発明の第二の様態によれば、磁気ディスクドライブのための磁気ヘッドスライダが提供され、スライダはデバイスを含んでいる。
【００３４】
本発明の第三の様態によれば、ハウジングを含む磁気ディスクドライブが提供され、ハウジング内には磁気媒体が搭載され、磁気ヘッドスライダは、磁気媒体と隣接して動作するために、ハウジング内に設けられている。
【００３５】
本発明の第四の様態によれば、磁気抵抗デバイスを製造する方法が提供され、この方法は、表面を有する基板を提供するステップと、細長半導体チャネルを形成するステップであって、チャネルが第一方向に伸びていることを特徴とするステップと、チャネルに対して複数の接点の組を提供する少なくとも２つのリードを、第一方向と基板の表面とに対して垂直な第二方向に、チャネルと複数の接点の組とを積重ねるように形成するように形成するステップとを含み、さらに、チャネルに沿った面を形成するステップを含み、本デバイスは、面に対して一般的に垂直な磁場に反応する。
【００３６】
本方法は、さらに、基板の表面上に半導体シャントを形成するステップを含んでいてもよい。
【００３７】
本方法は、さらに、基板の表面上に誘電体層を形成するステップを含んでいてもよく、この誘電体層は、基板の表面を露出させて、基板上にシャント又はチャネルを選択的に形成するトレンチ（溝）を有している。
【００３８】
本基板は、最上位の半導体層を含んでもよく、本方法は、さらに、最上位の半導体層に第一半導体層を選択的に形成するステップを含んでいてもよい。第一半導体層を選択的に形成するステップは、最上位の半導体層に第一半導体層をエピタキシャル成長させるステップを含んでいてもよい。
【００３９】
本方法は、さらに、第一半導体層又は基板上に第二半導体層を選択的に形成するステップを含んでいてもよい。第二半導体層を選択的に形成するステップは、第二半導体層チャネルをエピタキシャル成長させるステップを含んでいてもよい。
【００４０】
本方法は、第二又は第三半導体層と誘電体層との上に第三半導体層を形成するステップを含んでいてもよく、第三半導体層の一部は、第二又は第三半導体層の上に形成される。第二半導体層と、第三半導体層の一部とは、単結晶であってもよい。第三半導体層の他の部分は、非結晶性であってもよい。
【００４１】
本方法は、さらに、第三半導体層上に、第二誘電体層を形成するステップであって、第二誘電体層が、第三半導体層の表面を露出させる複数のトレンチ（溝）の組を有することを特徴とするステップと、第三半導体層上にリードを選択的に形成するステップとを含んでいてもよい。
【００４２】
リードを形成するステップは、第四半導体層をデポジットするステップを含んでいてもよい。リードを形成するステップは、第四半導体層をケイ化する（siliciding）ステップを含んでいてもよい。
【００４３】
本方法は、基板の少なくとも一部を犠牲にするステップを含んでいてもよい。本デバイスは、基板上に形成された積層構造を含んでいてもよく、本方法は、さらに、他の基板を積層構造に接合するステップを含んでいてもよい。
【００４４】
面（face）を形成するステップは、デバイスの縁をラッピング（lapping）するステップを含んでいてもよい。
【００４５】
本発明の第五の様態によれば、磁気抵抗デバイスを製造し、磁気ヘッドスライダを製造する方法が提供される。
【００４６】
本発明のいくつかの実施例を、添付の図面を例示として引用し、以下説明する。
【図面の簡単な説明】
【００４７】
【図１】第一磁気抵抗デバイスの概略透視図
【図１ａ】図１に示した第一磁気抵抗デバイスのシャント、チャネル層及びリードの、より詳細な概略透視図。
【図１ｂ】図１に示した第一磁気抵抗デバイスのシャント、チャネル及び接触領域の、より詳細な概略透視図。
【図２】図１に示した第一磁気抵抗デバイスの平面図。
【図３】図２に示した第一磁気抵抗デバイスの、線Ａ−Ａ’での断面図。
【図４】図１に示した第一磁気抵抗デバイスを動作させるための回路構成の概略図。
【図５】図１に示した第一磁気抵抗デバイスの検知領域（sensitive region）を示す図。
【図６】図１に示した第一磁気抵抗デバイスの電流電圧特性について、異なる３つの層厚みについてシミュレーションした結果を示す図。
【図７】図１に示した第一磁気抵抗デバイスの電流密度特性についてシミュレーションした結果を示す図。
【図８】図１に示した第一磁気抵抗デバイスの磁気抵抗特性についてシミュレーションした結果を示す図。
【図９ａ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｂ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｃ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｄ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｅ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｆ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｇ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｈ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｉ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｊ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｋ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｌ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｍ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｎ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｏ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｐ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｑ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図９ｒ】第一磁気抵抗デバイスの多段階による製造を示す図。
【図１０】第二磁気抵抗デバイスの概略透視図。
【図１１】図１０に示した第二磁気抵抗デバイスを動作させるための回路構成の概略図。
【図１２】第三磁気抵抗デバイスの概略透視図。
【図１３】図１２に示した第三磁気抵抗デバイスを動作させるための回路構成の概略図。
【図１４】第四磁気抵抗デバイスの概略透視図。
【図１４ａ】図１４に示した第四磁気抵抗デバイスのチャネル及び接触領域の、より詳細な概略透視図。
【図１４ｂ】代替となる磁気抵抗デバイスのチャネル及び接触領域の、より詳細な概略透視図。
【図１５】図１４に示した第四磁気抵抗デバイスを動作させるための回路構成の概略図。
【図１６】第五磁気抵抗デバイスの概略透視図。
【図１７】図１６に示した第五磁気抵抗デバイスを動作させるための回路構成の概略図。
【図１８】第六磁気抵抗デバイスの概略透視図。
【図１９】図１８に示した第六磁気抵抗デバイスの断面図。
【図２０ａ】図１８に示した第六磁気抵抗デバイスの複数段階の製造を示す図。
【図２０ｂ】図１８に示した第六磁気抵抗デバイスの複数段階の製造を示す図。
【図２０ｃ】図１８に示した第六磁気抵抗デバイスの複数段階の製造を示す図。
【図２０ｄ】図１８に示した第六磁気抵抗デバイスの複数段階の製造を示す図。
【図２０ｅ】図１８に示した第六磁気抵抗デバイスの複数段階の製造を示す図。
【図２０ｆ】図１８に示した第六磁気抵抗デバイスの複数段階の製造を示す図。
【図２１】第七磁気抵抗デバイスの概略透視図。
【図２２】第八磁気抵抗デバイスの概略透視図。
【図２３】第九磁気抵抗デバイスの概略透視図。
【図２４】第十磁気抵抗デバイスの概略透視図。
【図２５】図２５ａ乃至図２５ｃは、ハードディスクドライブ内のスライダの、磁気抵抗デバイスを含むヘッド素子部の製造を示す図。
【図２６】スライダの製造方法の処理フローチャート。
【図２７】スライダの概略透視図。
【図２８】磁気ディスクドライブの概略平面図。
【発明を実施するための形態】
【００４８】
第一磁気抵抗デバイス１
デバイス構造
図１、図１ａ、図１ｂ、図２及び図３に、第一磁気抵抗デバイス１を示す。
【００４９】
デバイス１は、略平面基板４の表面３上に配置された層構造２を含んでいる。基板４は、半導体基部５（以下、“ハンドル層”（handle layer）と称する）と、埋込絶縁層（buried insulator layer）６と、厚さｔ１を有する半導体最上位層７とを含む、半導体オンインシュレータ型（semiconductor-on-insulator）基板の形状となっている。以下で詳説するように、半導体表面層７は、後続の層８、９、１０ａのエピタキシャル成長のためのシード層として用いられる。半導体基部５及び埋込絶縁層６は、犠牲層となりうる。他の基板６４（図１９）は、デバイスの残りの反対側上の面６５（図１９）上に接合される。
【００５０】
本例においては、シリコンオンインシュレータ型（silicon-on-insulator）基板４を用いる。従って、半導体基部５はケイ素（Si）を含み、埋込絶縁層６は二酸化ケイ素（SiO2）を含み、シード層７は単結晶ケイ素（Si）を含んでいる。本例においては、シード層７は、概ね１ｎｍの厚みｔ１を有する。
【００５１】
層構造２は、シード層７上に成長させた厚さｔ２を有する半導体材料の第一層８と、第一半導体層８上に成長させた厚さｔ３を有する半導体材料の第二層９と、第二半導体層９上に成長させた厚さｔ4を有する半導体材料の第三層１０の一部１０ａとを含んでいる。第一及び第二半導体層８、９と、第三半導体層１０の一部１０ａとは、エピタキシャル層であり、単結晶である。以下で詳説するように、第三半導体層１０は、非晶性の別の部分１０ｂを含んでいる。
【００５２】
第一半導体層８は、ｎ＋型（すなわち、ｎ型であり、１０２０ｃｍ−３又は１０２１ｃｍ−３のオーダまで不純物添加したもの）である。第二及び第三半導体層９、１０は、不純物添加がないもの（すなわち、真性（intrinsic））であるか、ｐ−型（すなわち、ｐ型であり、１０１５ｃｍ−３と１０１８ｃｍ−３の間のオーダの濃度で不純物添加したもの）とすることができる。いくつかの実施様態においては、第二及び第三半導体層９、１０は、ｎ−型（すなわち、ｎ型であり、１０１５ｃｍ−３と１０１８ｃｍ−３の間のオーダの濃度で不純物添加したもの）とすることができる。
【００５３】
第二半導体層９と、第三半導体層１０の一部１０ａとは、アクティブ・センサ・チャネル１１を形成している。従って、第二半導体層９と、第三半導体層１０の一部１０ａとは、ここでは、各々、第一及び第二チャネル層９、１０と称する。より高い濃度で不純物添加した第一半導体層８は、チャネル１１からの電流をシャント（Shunt）させることができる低抵抗の導電性領域を提供する。従って、ここでは、第一半導体層８を“シャント層”又は単に“シャント”と称する。例えば、シャント８には、濃度１０２０ｃｍ−３又は１０２１ｃｍ−３のオーダまでヒ素を不純物添加してもよい。いくつかの実施様態においては、第一半導体層８（すなわち、シャント）を省いてもよい。
【００５４】
本例においては、シャント層及びチャネル層８、９、１０ａは、全て、ケイ素（Si：シリコン）で形成されている。しかし、シャント層８及び／又はチャネル層９、１０ａは、例えば、１０％のゲルマニウム成分（すなわち、ｘ＝０．１）を有する、ケイ素ゲルマニウム（silicon-germanium）（Si1-xGex）で形成することができる。
【００５５】
シャント８は、概ね１ｎｍの厚みｔ２を有し、第一チャネル層９は、概ね１ｎｍの厚みｔ３を有している。
【００５６】
シャント層及びチャネル層８、９、１０ａは、各々、概ね１ｎｍと１０ｎｍの間の厚みを有するものであってよい。しかし、層８、９、１０ａは、デバイスの抵抗値を抑えるように、できるだけ薄く形成することが好ましい。
【００５７】
チャネル１１は、第一長手方向１４（ここでは、ｘ軸と記す）の第一及び第二端点１２、１３の間の、一般的に長さＬを有する細長の部分である。本例においては、長さＬは、概ね１５０ｎｍである。第一、第二及び第三方向１４、１５、１６は互いに直交している。第二方向１５は、層が積重なっている方向（ここでは、ｙ軸と記す）である。第二方向１５は、基板４の表面３に対して法線方向である。ここでは、第二方向１５は、“垂直方向”又は“積層方向”とも称される。チャネル１１は、第一及び第二縁（又は“側面”）１７、１８間の、第三方向１６（ここでは、ｚ軸と記す）の幅Ｗを有する。本例においては、幅Ｗは、概ね１０ｎｍである。シャント及びチャネル層８、９、１０ａは、一般的に（平面図において）ともに広い範囲に及んでおり、そのため、シャント８は、チャネル１１と実質的に同一の側面（すなわち、ｘ方向及びｚ方向）の寸法を有する。
【００５８】
また、基板４は、第一方向１４に向けられた細長の凹んだ段部（elongate recessed step）２０（又は、開放端を有する“スロット”あるいは“トレンチ（溝）”（open-sided “slot” or “trench”））を含む、誘電体材料をデポジットした第一パタン層１９（ここでは、単に、“第一誘電体層”と称する）を支持している。シャント８及び第一チャネル層９は、トレンチ（溝）２０に形成されている。シャント８と第一チャネル層９とを合わせた厚さは、第一誘電体層１９の厚さと同一である。従って、第一チャネル層９の表面２１と、第一誘電体層１９の表面２２は、同一の高さとなる。本例においては、誘電体材料は、二酸化ケイ素（SiO2）を含んでいる。
【００５９】
第三半導体層１０は、第一チャネル層９及び第一誘電体層１９の表面２１、２２の上に形成され、上面２３を有している。第三半導体層１０は、ケイ素を含んでいるが、ケイ素ゲルマニウムを用いることもできる。本例においては、第三半導体層１０は、概ね１ｎｍの厚さｔ４を有している。
【００６０】
前述したように、第三半導体層１０は、下地材料（underlying material）に依存して、結晶性と非結晶性の領域１０ａ、１０ｂを含んでいる。従って、第一チャネル層９を覆う第三半導体層１０の部分１０ａは単結晶であるが、第一誘電体層１９上の他の部分１０ｂは、非結晶性である。
【００６１】
第三半導体層１０は、細長チャネル１１に対して垂直に置かれた、すなわち第三方向１６に向けられた３つの細長トレンチ（溝）２５を含む誘電体材料がデポジットした第二パタン層２４（以下では、単に“第二誘電体層”と称する）を支持する。第二パタン層２４は、二酸化ケイ素（SiO2）を含んでいる。本例においては、第二誘電体層２４は、概ね１ｎｍの厚さを有している。
【００６２】
また、図１ａ（明確に説明するために、第二誘電体層２４は不図示）において、第三半導体層１０は、複数の導電性リード２６の組、すなわち、第一、第二及び第三導電性リード２６１、２６２、２６３を支持している。リード２６は第二誘電体層２４の各トレンチ（溝）２５内に形成されている。リード２６は、チャネル１１に沿って（ｘ軸１４に沿って）離れた間隔で、チャネルに対し垂直な向きで（ｚ軸１６の方向に）置かれている。第一及び第二リード２６１、２６２は、概ね３０ｎｍの長さｓ１の間隔で離れている。第二及び第三リード２６２、２６３は、概ね３０ｎｍの長さｓ２の間隔で離れている。しかし、図１に示すように、第一及び第二リード２６１、２６２は、第二及び第三リード２６２、２６３の間隔よりも広い間隔で離れている、すなわち、ｓ１＞ｓ２である。リード２６は、概ね３０ｎｍの長さｌ（すなわち、第一方向１４に沿う長さ）を有している。
【００６３】
各リード２６は、より高い濃度で不純物添加した半導体の層を含んでいる。本例においては、この半導体はケイ素（silicon）である。リード２６は、シャント８と同一の導電型を有することが好ましい。本例においては、リード２６は、ｎ型である。例えば、リード２６には、概ね１×１０２０ｃｍ−３の濃度までヒ素（As）を不純物添加してもよい。本例においては、リード２６は、概ね２０ｎｍの厚さｔ５を有するが、概ね１ｎｍ程まで薄くすることもできる。
【００６４】
リード２６は、導電性を向上させるように、金属−半導体合金を含んでいてもよい。例えば、ケイ素の場合、ニッケル、チタンあるいはタングステンの薄膜をデポジットし、概ね５００℃でアニーリングし、不反応金属を湿式エッチングにより除去して（wet-etching unreacted metal）、リード２６をケイ化（silicide）してもよい。
【００６５】
また、図１ｂにおいて、リード２６は、チャネル１１の第一縁１７から始まり、チャネル１１を越えて、さらに、第三方向１６に向かってチャネル１１の第二縁１８を越えている。リード２６は、チャネル１１の第一及び第二縁１７、１８の間に、チャネル１１へのインターフェース又は接点２７を提供する。
【００６６】
また、図１、図２及び図３において、第二誘電体層２４及びリード２６は、露出した表面２９を有しデポジットした誘電体材料の第三層２８（“第三誘電体層２８”）により覆われている。第三誘電体層２８は、二酸化ケイ素（ＳｉＯ２）を含んでいる。
【００６７】
以下で詳説するように、さらに他の誘電体層、磁気遮蔽層及び／又は新規の基板（substrate）を含む、さらに他の層を、誘電体層２８の表面２９に（または誘電体層２８上の他の表面の層上に）デポジット又は接合（bond）させることもできる。
【００６８】
デバイス１は、実質的に平坦であり、第一及び第二方向１４、１５に平行、すなわち、チャネル８と、層が積重ねられる方向とに平行な平面上に置かれた面３０を有している。従って、チャネル１１の第一縁１７は、面３０に沿って伸びている。ここで、この面は、“側面”と称する。側面３０は、誘電体材料の保護層（protective layer）（不図示）により覆われていてもよい。この保護層は、自然に形成された二酸化ケイ素（ＳｉＯ２）の層を含むことができる。
【００６９】
動作に際しては、デバイス１は、異常磁気抵抗効果（extraordinary magnetoresistance）（ＥＭＲ）を及ぼし、側面３０に対して垂直、あるいは概ね垂直に（すなわち、垂直から数度角度を以て（a few degree off perpendicular））、すなわち、ｚ軸１６に対して平行（又は、逆平行）、あるいは概ね平行（又は、概ね逆平行）に通る磁場３１を検出する磁場センサとして用いることができる。図１４において、磁場３１は、ページ紙面に入り込で通るように示してある。しかし、磁場は、図面ページから出て行くように通ることもできる。
【００７０】
以下で詳説するように、デバイス１は、磁気ディスクドライブ８７（図２８）の読出しヘッド８０（図２７）として用いることができる。シャント８（が、もし存在している場合）、チャネル１１及びリード２６の構成により、デバイス１は、ラッピング（lapping）などの現在のスライダ製造技術を用いて、磁気ヘッドスライダ７０（図２７）に統合することができる。ラッピングは、表面を定義するために用いられ、この表面は、空気ベアリング面（ＡＢＳ）と称され、磁気媒体８９（図２８）に対向している。従って、デバイス１は、スライダに組み込むことができ、これにより、デバイス１の側面３０をラッピングにより形成され、空気ベアリング面の一部分を形成する。デバイス１は、側面３０を垂直に通る磁場３１に対して反応するため、デバイス１は、磁気媒体８９（図２８）から発生する磁場を検出するために、その向きは正確に設定されている。
デバイス動作
【００７１】
特に、磁気抵抗デバイス１を動作させる回路３２を示す図４を参照する。回路３２は、シャント８と第一及び第三リード２６１、２６３間のチャネル１１とを流れる電流Ｉを駆動するように構成した電流源３３と、第二及び第三リード２６２、２６３間に発生した電圧Ｖを測定するように構成した電圧計３４とを含んでいる。代替的な構成として、電流源３３は、第一及び第二リード２６１、２６２間の電流を駆動するように構成することもできる。
【００７２】
印可される磁場３１がない場合には、第一及び第三リード２６１、２６３間を流れる電流は、チャネル１１に流れ込み、シャント８により経路３５を迂回する。磁場３１が、ｚ軸１６（図１）に沿って印可された場合には、電流は、シャント８から逸れて（deflected）、経路３６に沿ってチャネル１１を流れる。印可された磁場３１による電気抵抗の変化は、電圧リード２６２、２６３間で検出される。
【００７３】
図５において、印可された磁場３１を検出可能な領域３７は、不純物添加されていない、あるいは少量の不純物添加がなされた、第二及び第三リード２６２、２６３間のチャネル１１に設けられる。従って、概ね３０ｎｍのリード間隔ｓ２と、２つの層を合わせた厚さｄ＝ｔ３＋ｔ４を用いて、１０Ｔｂ／ｉｎ２程度の記憶密度に対応した容量を有する磁気媒体８９（図２８）中のビットを検出することができる。
【００７４】
図６は、３つの異なるチャネル厚さｄ、すなわち、ｄ＝２ｎｍ、ｄ＝５ｎｍ及びｄ＝１０ｎｍを有するデバイスに関する、電流電圧特性曲線のＡＴＬＡＳシミュレーションを示すものである。本モデルにおいては、リード幅ｌ１、ｌ２及びｌ３は、いずれも同一、すなわちｌ１＝ｌ２＝ｌ３＝３０ｎｍであり、リード間隔ｓ１及びｓ２も、いずれも同一、すなわち、ｓ１＝ｓ２＝３０ｎｍである。シャント８の幅Ｗは、１０ｎｍである。
【００７５】
図７は、上記と同一のデバイスに関し、ｄ＝２ｎｍの場合の電流密度のＡＴＬＡＳシミュレーションを示すものである。図７に示すように、電流は、主に、リード２６とシャント８との間を流れる。第一及び第二リード２６１、２６２間の抵抗は、概ね１ｋΩである。
【００７６】
図８は、印可された磁場の関数として、出力信号のＡＴＬＡＳシミュレーションを示すものである。ここで、第一リード２６１には、０Ｖのバイアスを印可し、第三リード２６３には、１Ｖのバイアスを印可して、ｚ軸１６（図１）に沿って印可された磁場の範囲で、第二及び第三リード２６２、２６３間の電圧差を測定した。シミュレーション結果と、より大きなデバイス（不図示）に関する測定を線形外挿した結果によると、デバイスからの出力信号は、２μＶ／Ｏｅ程度になることが分かる。
デバイスの製造
【００７７】
図９ａ乃至図９ｒを引用し、デバイス１を製造する方法を説明する。
【００７８】
図９ａにおいて、プロセスは、半導体オンインシュレータ型ウェハ４１から始まる。ウェハ４１は、半導体ハンドル層５’と、埋込絶縁層６’と、単結晶半導体の最上位層４２とを有する。最上位半導体層４２は、通常、数１０ナノメータの厚さを有する。このような厚さの層４２にする必要はないため、層４２は、より薄くすることができる。
【００７９】
本例においては、シリコン・オン・インシュレータ型ウェハ４１を用いる。最上位ケイ素層４２は、通常、概ね２０ｎｍと１００ｎｍの間の範囲の厚さを有する。最上位ケイ素層４２の厚みを薄くするため、熱酸化（thermal oxidation）し、その後に湿式エッチングする処理を用いることができる。ウェハ４１を熱的に酸化させ、最上位ケイ素層（top silicon layer）４２の表面領域４３を、二酸化ケイ素（silicon dioxide）に変換する。図９ｂに示すように、この処理により、二酸化ケイ素層４４を、単結晶ケイ素の薄膜７’上に残すことができ、以下、この薄膜層はシード層７’と称する。二酸化ケイ素層４４は、混合比２：５：３のNH2F:C2H4O2:H2O（又は、“ＳＩＬＯＸエッチング液”として知られている）混合液を用いて除去することができる。
【００８０】
図９ｃに示すように、層デポジションの準備が整ったウェハ３’は、埋込絶縁層６’上にあるシード層７’を含んでいて、他方、埋込絶縁層６’はハンドル層５’上に置かれる。
【００８１】
図９ｄに示すように、シード層７’の上に誘電体材料の第一層１９’をデポジットする。本例においては、誘電体材料は二酸化ケイ素であり、化学蒸着（ＣＶＤ）を用いてデポジットする。
【００８２】
図９ｅに示すように、電子ビームレジストからなる層（不図示）を、第一誘電体層１９’の上面４５に適用（例えばスピン塗布）し、焼成により硬化（cure）させる。電子ビームレジスト層（不図示）には、走査電子ビーム（不図示）を用いてパタン形成し、適切な現像液を用いて現像し、（ｘ方向１４に沿った）細長ウインドウ４７を含むようにパタン形成されたレジスト層４６を残す。ウインドウ４７は、意図したシャント及び第一チャネル層８、９と、概ね同じ（ｘ方向１４に沿った）長さとなるが、（ｚ方向に沿っては）より広い幅となる。
【００８３】
下のシード層７’にまで伸びた第一誘電体層１９’の領域４８を、湿式エッチングにより、例えば、ＳＩＬＯＸエッチング液を用いて除去する。図９ｆに、結果として得られる構造を示すが、この構造は、パタン形成された第一誘電体層１９”中に幅広のトレンチ（溝）２０’を含むものとなっている。
【００８４】
パタン形成されたレジスト層４６を除去する。図９ｇに、結果として得られる構造を示すが、この構造は、トレンチ（溝）２０’の底に、シード層７’が露出した領域４９を含むものとなっている。
【００８５】
図９ｈに示すように、トレンチ（溝）２０’のシード層７’が露出した領域４９上に、半導体材料の第一層８’を選択的に成長させる。第一半導体層８’は、高濃度で不純物添加され、第一導電型を有する。本例においては、第一半導体層８’はｎ型であり、成長の過程でその場で不純物添加がなされる。
【００８６】
第一半導体層８’は、シード層７’上でエピタキシャル成長し、それにより単結晶層を形成する。第一半導体層８’は、パタン形成された第一誘電体層１９”上には成長しない。本例においては、半導体はケイ素であり、従って、概ね７００℃でＣＶＤを用いて、選択的なエピタキシャル成長を行うことができる。
【００８７】
図９ｉに示すように、第一半導体層８’上に、半導体材料の第二層９’を選択的に成長させる。第二半導体層９’は、第二導電型を有するように、不純物添加しないか、あるいは、僅かに不純物添加する。本例においては、半導体層８’は真性（intrinsic）である。
【００８８】
第二半導体層９’は、第一半導体層８’上でエピタキシャル成長し、単結晶層を形成する。第二半導体層９’は、パタン形成された第一誘電体層１９”上では成長しない。本例においては、半導体はケイ素であるが、ケイ素ゲルマニウムを用いることもできる。ここでも、ケイ素を用いた場合、概ね７００℃でＣＶＤを用いて、選択的な成長を行うことができる。
【００８９】
図９ｊに示すように、第二半導体層９’及びパタン形成された第一誘電体層１９”の上に、半導体材料の第三層１０’を成長させる。第三半導体層１０’は、第二導電型を有するように、不純物添加しないか、あるいは、僅かに不純物添加する。本例においては、第三半導体層１０’は、真性（intrinsic）である。
【００９０】
第三半導体層１０’は、第二半導体層９’上でエピタキシャル成長し、単結晶層１０ａ’を形成する。しかし、  第三半導体層１０’が成長すると、パタン形成された第一誘電体層１９”上には、非結晶性層１０ｂ’を形成する。本例においては、半導体はケイ素であるが、ケイ素ゲルマニウムを用いることもできる。概ね６００℃でＣＶＤを用いて、非選択的な成長を行うことができる。
【００９１】
図９ｋに示すように、第三半導体層１０’上に、誘電体材料の第二層２４’を成長させる。本例においては、誘電体材料は二酸化ケイ素であるが、窒化ケイ素などの他の誘電体材料を用いることもできる。
【００９２】
図９ｌに示すように、電子ビームレジスト層（不図示）を、第二誘電体層２４’の上面５０に塗布（スピン塗布）し、焼成により硬化させる。電子ビームレジスト層（不図示）は、走査電子ビーム（不図示）を用いてパタン形成し、適切な現像液を用いて現像し、（ｚ方向１６に沿った）細長ウインドウ４７を含むようにパタン形成されたレジスト層５１を残す。
【００９３】
下の第三半導体層１０’にまで伸びた第二誘電体層２４’の領域５３を、湿式エッチングにより、例えば、ＳＩＬＯＸエッチング液を用いて除去する。図９ｍに、結果として得られる構造を示すが、この構造は、パタン形成された第二誘電体層２４”中にトレンチ（溝）２５’を含むものとなっている。
【００９４】
パタン形成されたレジスト層５１を除去する。図９ｎに、結果として得られる構造を示すが、この構造は、トレンチ（溝）２５’の底に、第三半導体層１０’の露出した領域５４を含むものとなっている。
【００９５】
図９ｏに示すように、トレンチ（溝）２５’の第三半導体層１０’が露出した領域５４に、半導体材料の第四層５５を選択的に成長させる。第四半導体層５５は、高濃度で不純物添加され、第一導電型を有する。本例においては、第四半導体層５５はｎ型であり、成長の過程でその場で不純物添加がなされる。
【００９６】
第四半導体層５５は、第三半導体層１０’上でエピタキシャル成長し、従って、単結晶層を形成する。第四半導体層５５は、パタン形成された第二誘電体層２４”上には成長しない。本例においては、半導体はケイ素である。前述したように、概ね７００℃でＣＶＤを用いて、ケイ素に対して選択的なエピタキシャル成長を行うことができる。
【００９７】
第四半導体層５５は、リード２６（図１）を形成するように、残しておくこともできる。しかし、リードの抵抗が下がるように、リードをケイ化することもできる。この場合の処理には、第四半導体層５５及び第二誘電体層２４”の上に、ニッケル（Ni）、チタン（Ti）又はタングステン（W）などの適した金属をデポジットさせるステップと、ケイ化物（silicide）を形成するようにアニーリングするステップとが含まれる。ニッケルとケイ素の場合は、概ね５００℃でアニーリングを行うことができる。湿式エッチングを用いて、（例えば、第二誘電体層２４”上の）不反応金属を除去することができる。
【００９８】
図９ｐに示すように、第四半導体層５５と第二誘電体層２４”の上に、誘電体材料２９’の第三層をデポジットさせる。本例においては、誘電体材料は二酸化ケイ素（silicon dioxide）であるが、窒化ケイ素（silicon nitride）などの他の誘電体材料を用いることもできる。
【００９９】
後述するように、追加の処理段階、例えば、アルミ炭化チタン（aluminum titanium carbide）で形成された、担体ウェハ（carrier wafer）６４’（図２０ｂ）を、例えば、第三誘電体層２９’の上、あるいは、第三誘電体層２９’上に置かれた層６０’（図２０ｂ）の上に接合し、ハンドル層５’及び絶縁層６’を除去し、シード層７にパタン形成し、それをケイ化し、さらに、シャント層と、第一誘電体層１９”の残りの部分の下に保護誘電体層を形成する処理を実行することもできる。
【０１００】
図９ｑに示すように、（幅広の）シャント層８’とチャネル１１’を通る線５８に沿って、隣接部分５７からウェハの側部又は縁部５６を除去するように、ウェハを切断する。この切断には、粗切断のためにウェハ・ノコギリ（wafer saw：ウェハソー）を用い、密切断のためにラッピングを行う。しかし、これ以外の切断方法、例えば、イオンビームミリングどの方法を用いることもできる。図９ｒに、結果として得られる構造を示すが、デバイス１が、側面３０、シャント８及びチャネル層９、１０ａを含む構造となっている。
【０１０１】
二酸化ケイ素又は他の材料からなる薄い（例えば、厚さ２ｎｍ以下の）保護層をデポジットさせ、側面３０を覆うように成長させる、あるいは成長を可能とすることができる。
【０１０２】
後述するように、切断の処理は、側面３０を形成するために、棒形成（formation of bars）と、棒の縁部（the edge of the bar）のラッピングとを含んでいる。
第二磁気抵抗デバイス２０１
【０１０３】
図１０に、第二磁気抵抗デバイス２０１を示す。
【０１０４】
第二磁気抵抗デバイス２０１は、前述の第一磁気抵抗デバイス１（図１）と同様である。従って、同一の引用番号は、同一の特徴を指すために用いることとする。
【０１０５】
第二デバイス２０１が第一デバイス１（図１）と異なる点は、リードが４本になること、すなわち、第一、第二、第三及び第四リード２６１、２６２、２６３、２６４となることである（さらに、この結果、チャネル１１への接点が４本になる）。第三及び第四リード間の間隔ｓ２は、第二及び第三リード間の間隔ｓ２と同一とすることができる。チャネル及びシャント８、１１は、これらの数のリード２６を収容するために、さらに細長としてもよい。
【０１０６】
図１１に、磁気抵抗デバイス２０１を動作させる回路３２を示す。
【０１０７】
電流源３３は、シャント８と、第一及び第三リード２６１、２６３間のチャネル９とを流れる電流Ｉを駆動するように構成されている。電圧計３４は、第三及び第四リード２６３、２６４間に発生した電圧Ｖを測定するように構成されている。
【０１０８】
第二デバイス２０１の出力は、第一デバイス１（図１）の出力の２倍の大きさとすることができる。しかし、検知領域３７２（sensitive area）は、第二及び第四リード２６２、２６４との間により広く設けられている。
【０１０９】
第二デバイス２０１は、第一デバイス１（図１）と実質的に同一の方法で製造される。しかし、パタン形成したレジスト層５１（図９１）は、異なるパタンを有するため、３本のリードではなく、４本のリードを形成することになる。
第三磁気抵抗デバイス３０１
【０１１０】
図１２に、第三磁気抵抗デバイス３０１を示す。
【０１１１】
第三磁気抵抗デバイス３０１は、前述の第一磁気抵抗デバイス１（図１）と同様である。従って、同一の引用番号は、同一の特徴を指すために用いることとする。
【０１１２】
第三デバイス３０１が第一デバイス１（図１）と異なる点は、リード２６が２本のみになること、すなわち、第一及び第二リード２６１、２６２となることである。第一及び第二リード間の間隔ｓ１’は、第一及び第二デバイスの第二及び第三リード間の間隔ｓ２と同一とすることができる。シャント８とチャネル１１は、より短くしてもよい。
【０１１３】
図１３に、磁気抵抗デバイス３０１を動作させる回路３２を示す。
【０１１４】
電流源３３は、シャント８と、第一及び第二リード２６１、２６２間のチャネル１１とを流れる電流Ｉを駆動するように構成されている。電圧計３４は、第一及び第二リード２６１、２６２間に発生した電圧Ｖを測定するように構成されている。
【０１１５】
第三デバイス３０１の出力信号は、第一デバイス１（図１）の出力と同一である。
【０１１６】
第三デバイス３０１は、第一デバイス１（図１）と実質的に同一の方法で製造される。しかし、パタン形成したレジスト層５１（図９１）が、異なるパタンを有するため、３本のリードではなく、２本のリードを形成することになる。
第四磁気抵抗デバイス４０１
【０１１７】
図１４及び図１４ａに、第四磁気抵抗デバイス４０１を示す。
【０１１８】
第四磁気抵抗デバイス４０１は、前述の第二磁気抵抗デバイス２０１（図１０）と同様である。従って、同一の引用番号は、同一の特徴を指すために用いることとする。
【０１１９】
第四デバイス４０１が第二デバイス２０１（図１０）と異なる点は、第一リード２６１が、シャント８に接続されており、シャント８が効果的に第一リード２６１の一部となることにある。従って、第一リード２６１は、平面図ではＬ字型となる。その結果、チャネル１１も、平面図ではＬ字型となり、各々、ｘ軸及びｚ軸に沿って置かれる第一及び第二部分１１１、１１２を有する。
【０１２０】
第二、第三及び第四リード２６２、２６３、２６４は、チャネル１１の表面２１への接点２７を提供し、第一リード２６１は、チャネル１１の反対面への接点２７ａを提供する。図１４及び図１４ａでは、表面２１は、チャネル１１の上面であり、反対面は、チャネルの底面又は下面である。デバイス４０１は、逆さにしてスライダに取り付けることにより、表面２１がデバイスの下面となり、反対面が下地の基板に対して上側とすることができる。
【０１２１】
いくつかの実施様態においては、第一半導体層８を省いて、パタン形成したケイ化したシード層７により、リード２６１を提供することができる。これを用いることにより、チャネル１１により提供される（ｙ軸に沿った）短い接合領域（junction region）を有するデバイスを形成することができる。接点から、例えば、接合層の底部から電荷を注入し、例えば、接合層の上面の接点で、電荷を収集することができ、これにより、“Ｙ型”デバイスの形状を形成することができる。異なる接点により収集される電荷の比率は、印可される磁場に影響されて決まる。
【０１２２】
リード２６１は、図１４ａに示すような比較的長い接点２７ａではなく、図１４ｂに示すように、比較的短い接点２７ａ’を提供するようにパタン形成してもよい。
【０１２３】
チャネル層１１の第二部分１１２は、側面３０に対して垂直に伸びており、そのため、側面３０に対して垂直に印可された磁場３１に対しては平行となるので、デバイス４０１の磁気抵抗作用には寄与しない。
【０１２４】
図１５に、磁気抵抗デバイス４０１を動作させる回路３２を示す。図１５に示すように、第二デバイス２０１（図１０）を動作させるのに用いたものと同じ構成、すなわち、図１１に示す４本リード構成を用いることができる。
【０１２５】
磁場３１を印可すると、第二及び第四リード２６２、２６４間に電圧が発生する。チャネル１１の長さにより、発生した電圧には、ホール電圧成分（Hall voltage component）と、磁場３１中の電流経路３５の屈曲で生じる電圧差成分とが含まれる。
【０１２６】
第四デバイス４０１は、第一デバイス１（図１乃至図４）と実質的に同様の方法で製造される。しかし、製造は２つの点で異なる。
【０１２７】
一つ目の違いは、パタン形成されたレジスト層４６（図９ｅ）が、異なるパタンを有する、すなわち、細長の棒状ではなく、Ｌ字型のパタンを用いる点である。
【０１２８】
二つ目の違いは、パタン形成されたレジスト層５１（図９ｌ）が異なるパタンを有する点である。このパタンも、３本のリードを定義するものであるが、これらのリードは、異なる場所に配置されている。
第五磁気抵抗デバイス５０１
【０１２９】
図１６に、第五磁気抵抗デバイス５０１を示す。
【０１３０】
第五磁気抵抗デバイス５０１は、前述の第四磁気抵抗デバイス４０１（図１４）と同様である。従って、同一の引用番号は、同一の特徴を指すために用いることとする。
【０１３１】
第四デバイス４０１と同様に、第一のリード２６１が、シャント８に接続されており、シャント８が効果的に第一リード２６１の一部となる。しかし、第五デバイス５０１は、３本のリード２６のみ、すなわち、第二及び第三リード２６２、２６３のみを有する。
【０１３２】
第四磁気抵抗デバイス４０１と同様に、図１４ａに示すものと同様の比較的長い接点２７ａを提供するのではなく、図１４ｂに示すものと同様の比較的短い接点２７ａ’を提供するように、リード２６１をパタン形成してもよい。
【０１３３】
図１７に、磁気抵抗デバイス５０１を動作させる回路３２を示す。図１７に示すように、第一デバイス１（図１）を動作させるのに用いたものと同一の構成、すなわち、図４に示すような３本リード構成を用いることができる。
【０１３４】
第五デバイス５０１は、第一デバイス１（図１）と実質的に同様の方法で製造される。しかし、製造は２つの点で異なる。
【０１３５】
一つ目の違いは、パタン形成されたレジスト層４６（図９ｅ）が、異なるパタンを有する、すなわち、細長の棒状ではなく、Ｌ字型のパタンを用いる点である。
【０１３６】
二つ目の違いは、パタン形成されたレジスト層５１（図９ｌ）が異なるパタンを有する点である。このパタンも、３本のリードを定義するものであるが、これらのリードは、異なる場所に配置されている。
第六磁気抵抗デバイス６０１
【０１３７】
図１８及び図１９に、第六磁気抵抗デバイス６０１を示す。
【０１３８】
第六磁気抵抗デバイス６０１は、前述の第一磁気抵抗デバイス１（図１）と同様である。従って、同一の引用番号は、同一の特徴を指すために用いることとする。
【０１３９】
第六デバイス６０１は、以下の点で異なる。すなわち、第一及び第二磁気遮蔽層６０、６１は、シャント８と、チャネル１１と、パタン形成された第一誘電体層１９と、パタン形成された第二誘電体層２４と、リード２６と、第三誘電体層２９とを含む垂直構造６２を挟む形となっている点である。さらに、第六デバイス６０１は、以下の点で異なる。すなわち、ハンドル層５（図１）が犠牲となり、埋込絶縁層６（図１）も犠牲となり、別のもっと厚い誘電体層６３で置き換えられている点である。デバイス６０１は、表面６５上のアルミ炭化チタン（aluminum titanium carbide）ウェハ６４（明確化のため、図１８では不図示）に接合されている。
【０１４０】
第六デバイス６０１を動作させるために、第一デバイス１（図１）を動作させるために用いたものと同一の構造を用いることができる。
【０１４１】
図２０ａ乃至図２０ｆを用いて、第六デバイス６０１を製造するための追加の処理段階を説明する。
【０１４２】
特に、図２０ａに示すように、第三誘電体層２９’の上面２９上に、第一磁気遮蔽層６０’をデポジットさせる。本例においては、磁気遮蔽層６０’は、パーマロイ（すなわち、ニッケルと鉄の合金）を含んでおり、スパッタリングによりデポジットさせる。
【０１４３】
図２０ｂに示すように、構造６６は、ウェハ６４’に接合されている。本例においては、ウェハ６４’は、アルミ炭化チタン（“AlTiC”）ウェハ６４’の形状となっている。特に、ウェハ６４’は、第一磁気遮蔽層６０’の上面６５’に接合されている。
【０１４４】
ハンドル層５’は、埋込絶縁層６’に到るまでエッチングする。その結果得られる構造を図２０ｃに示す。
【０１４５】
埋込絶縁層６’は、シード層７’に到るまでエッチングする。そ結果得られる構造を図２０ｄに示す。
【０１４６】
シード層７’は、（幅広の）チャネル１１’又は（幅広の）シャント層８’と同一又は同様の延長を有するように、電子ビーム・リソグラフィと湿式エッチングを用いてパタン形成することができ、さらに、例えば、ニッケル（Ｎｉ）を用いてケイ化することができる。シード層７は、パタン形成により、チャネル１１’又はシャント層８’に対する短尺の接点２７ａ’（図１４ｂ）を提供することができる。
【０１４７】
図２０ｅに示すように、シード層７’の下側６８、あるいは、パタン形成されケイ化されたシード層（不図示）及び第一誘電体層１９’の下側（不図示）に、誘電体材料の新しい層６３’をデポジットさせる。本例においては、誘電体材料は二酸化ケイ素であり、化学蒸着（ＣＶＤ）を用いてデポジットする。
【０１４８】
図２０ｆに示すように、第三誘電体層６３’の下面６９上に、第二磁気遮蔽層６１’をデポジットさせる。本例においては、磁気遮蔽層６１’は、パーマロイを含んでおり、スパッタリングによりデポジットさせる。
【０１４９】
図２０ｆは、結果として得られる、ウェハ６４’上のデバイス構造７１を示すものである。
【０１５０】
この段階で、ウェハを棒状（不図示）に裁断し、棒の縁をラッピングすることにより、側面３０（図１８）を形成することができる。
【０１５１】
しかし、デバイス６０１（図１８）で、磁気ヘッドスライダ７０（図２７）の一部を形成しようとする場合には、裁断及びラッピング段階の前に、書込みヘッド７２（図２５ａ）を製造するのが普通である。これについては、後に詳述する。
第七磁気抵抗デバイス７０１
【０１５２】
図２１に、第七磁気抵抗デバイス７０１を示す。
【０１５３】
第七磁気抵抗デバイス７０１は、前述の第二磁気抵抗デバイス２０１（図１０）及び第六磁気抵抗デバイス６０１（図１８）と同様である。従って、同一の引用番号は、同一の特徴を指すために用いることとする。
【０１５４】
第七磁気抵抗デバイス７０１は、４本のリード２６、すなわち、第一、第二、第三及び第四リード２６１、２６２、２６３、２６４を有するという点で、第六磁気抵抗デバイス６０１（図１８）と異なる。第三及び第四リード間の間隔ｓ２は、第二及び第三リード間の間隔ｓ２と同一とすることができる。これらの数のリード２６を収容するために、層構造２はより長くしてもよい。
【０１５５】
第七デバイス７０１は、第二デバイス２０１と同様の方法で動作させることができる。
【０１５６】
第七デバイス７０１は、第六デバイス６０１（図１８）と実質的に同一の方法で製造される。しかし、第二磁気抵抗デバイス２０１（図１０）と同様に、３本ではなく、４本のリード２６を形成するために、パタン形成したレジスト層５１（図９１）は異なるパタンを有する。
第八磁気抵抗デバイス８０１
【０１５７】
図２２に、第八磁気抵抗デバイス８０１を示す。
【０１５８】
第八磁気抵抗デバイス８０１は、前述の第三磁気抵抗デバイス３０１（図１２）及び第六磁気抵抗デバイス６０１（図１８）と同様である。従って、同一の引用番号は、同一の特徴を指すために用いることとする。
【０１５９】
第八磁気抵抗デバイス８０１は、前述の第三磁気抵抗デバイス３０１（図１２）と同様であるが、第六磁気抵抗デバイス６０１（図１８）とは、２本のリード、すなわち第一及び第二リード２６１、２６２を有するという点で異なる。
【０１６０】
第八磁気抵抗デバイス８０１は、第三デバイス３０１（図１２）と同様の方法で動作させることができる。
【０１６１】
第八デバイス８０１は、第六デバイス６０１（図１８）と実質的に同一の方法で製造される。しかし、第三磁気抵抗デバイス３０１（図１２）と同様に、３本ではなく、２本のリード２６を形成するために、パタン形成したレジスト層５１（図９１）は異なるパタンを有する。
第九磁気抵抗デバイス９０１
【０１６２】
図２３に、第九磁気抵抗デバイス９０１を示す。
【０１６３】
第九磁気抵抗デバイス９０１は、前述の第四磁気抵抗デバイス４０１（図１４）及び第六磁気抵抗デバイス６０１（図１８）と同様である。従って、同一の引用番号は、同一の特徴を指すために用いることとする。
【０１６４】
第九磁気抵抗デバイス９０１は、前述の第四磁気抵抗デバイス４０１（図１４）と同様であるが、第六磁気抵抗デバイス６０１（図１８）とは、第一リード２６１がシャント８に接続し、シャント８が効果的に第一リード２６１の一部になるという点で異なる。
【０１６５】
第九磁気抵抗デバイス９０１は、第四デバイス４０１（図１４）と同様の方法で動作させることができる。
【０１６６】
第九デバイス９０１は、第六デバイス６０１（図１８）と実質的に同一の方法で製造される。しかし、第四磁気抵抗デバイス４０１（図１４）と同様に、パタン形成したレジスト層４６（図９ｅ）は、直線状の棒とは異なるパタン、すなわちＬ字型パタンを有し、パタン形成したレジスト層５１（図９ｌ）は異なるパタンを有する。このパタンも、３本のリードを定義するものであるが、これらのリードは異なる場所に配置されている。
第十磁気抵抗デバイス１００１
【０１６７】
図２４に、第十磁気抵抗デバイスを示す。
【０１６８】
第十磁気抵抗デバイス１００１は、前述の第五磁気抵抗デバイス５０１（図１６）及び第六磁気抵抗デバイス６０１（図１８）と同様である。従って、同一の引用番号は、同一の特徴を指すために用いることとする。
【０１６９】
第十磁気抵抗デバイス１００１は、前述の第五磁気抵抗デバイス５０１（図１６）と同様であるが、第六磁気抵抗デバイス６０１（図１８）とは、第一リード２６１がシャント８に接続しているという点で異なる。
【０１７０】
第十磁気抵抗デバイス１００１は、第五デバイス５０１（図１６）と同様の方法で動作させることができる。
【０１７１】
第十磁気抵抗デバイス１００１は、第六デバイス６０１（図１８）と実質的に同一の方法で製造される。しかし、第五磁気抵抗デバイス５０１（図１６）と同様に、パタン形成したレジスト層４６（図９ｅ）は、直線状の棒とは異なるパタン、すなわちＬ字型パタンを有し、パタン形成したレジスト層５１（図９ｌ）は異なるパタンを有する。このパタンは、２本のリードを定義する。
磁気ヘッドスライダ
【０１７２】
図２５及び図２６に、磁気ヘッドスライダ７０を製造する方法を示す。
【０１７３】
読出しヘッド構造７１は、前述したように製造する（ステップＳ１）。図２５ａに示すように、読出しヘッド構造７１は、ラッピングされていないチャネル１１’及びオプションのシャント８’を含むラッピングされていない垂直層構造２’を含んでいる。
【０１７４】
書込みヘッド構造７２を製造する（ステップＳ２）。
【０１７５】
図２５ａに示すように、読出しヘッド構造７１及び書込みヘッド構造７２は、例えば、スパッタリングされたアルミナ（Ａｌ２Ｏ３）を含む厚い誘電体層７３により、互いに隔離することができる。書込みヘッド構造７２も、他の厚い誘電体層７４により保護することができる。
【０１７６】
前述してきたデバイスの多くは、チャネル１１の上面に接点２７を備え、チャネル１１の下にシャント８を備えるように図示してある。しかし、これらのデバイスは逆さにして、シャント８がチャネルの上面に置かれ、接点２７がチャネル１１の下に置かれるようにして、デバイスをスライダ７０の中に統合することができる。このように、図２５ａに示すように、読出しヘッド構造７１は、図２０ｆに示した読出しヘッド構造７１とは逆の位置関係となる。
【０１７７】
処理したウェハ７５を、ｘ軸に沿って伸び、縁７６を有する棒７６にスライスする（sliced：裁断又は切断）（ステップＳ３）。通常、一本の棒７６からは、おおむね５０本の読出しヘッド及び書込みヘッドを作ることができる。
【０１７８】
縁７７をラッピングし、側面３０を有する空気ベアリング面７８を形成する（ステップＳ４）。適切なラッピング処理は、米国特許番号２００２／０１２６４２１ Ａ１に記載されており、参照により本明細書に援用する。
【０１７９】
図２５ｃは、接合基板６４上に設けられ、結果として得られる構造７９を示すものであり、ここでは“ヘッド要素部”と称する。ヘッド要素部７９は、第六、第七、第八、第九又は第十磁気抵抗デバイス６０１、７０１、８０１、９０１、１００１などの読出しヘッド８０と、書込みヘッド８１とを含んでいる。
【０１８０】
例えば数ナノメートルの厚さを有する保護フィルム（不図示）を、空気ベアリング面７８に形成することができる（ステップＳ５）。乾式エッチングにより、空気ベアリング面レールを形成する（ステップＳ６）。処理された列状の棒を、分離した磁気ヘッドスライダ７０に切断する（切り出す）（ステップＳ７）。最後に、懸架装置（suspension：サスペンション）に取り付ける前に、磁気ヘッドスライダ７０を試験する（ステップＳ８）。
【０１８１】
図２７に、磁気ヘッドスライダ７０を詳細に示す。
【０１８２】
前述したように、ヘッド要素部７９は、基板６４上に形成され、読出しヘッド８０及び書込みヘッド８１とを含んでいる。
【０１８３】
空気ベアリング面７８は、階段状の面８２、８３、８４の組を含んでおり、それらは、レール面８２、浅いグルーブ（溝）面８３，深いグルーブ（溝）面８４となっている。スライダ７０は、先端面（leading face：先行面）８５と終端（trailing end：後端）８６とを含んでいる。
【０１８４】
図２８に、磁気ディスクドライブ８７を示す。
【０１８５】
磁気ディスクドライブ８７は、スピンドルモータ（不図示）により駆動する中心ハブ９０に、磁気ディスク又は“媒体”８９を積重ねたもの（明確化のため１つのみを示す）を搭載したハウジング８８を含んでいる。
【０１８６】
各磁気ディスク８９には、２つのスライダ７０が備えられており、ディスク８９の各側に一つづつスライダ７０が備えられている。各スライダ７０は、各懸架装置９１の先端に取り付けられ、さらに懸架装置は、アクチュエータ９３により駆動される各アームにより支持されている。
【０１８７】
このように、磁気ディスクドライブ８７には、前述したような垂直型の磁気抵抗デバイスを有するスライダ７０を設けることができる。
【０１８８】
前述した実施様態に対して、多くの修正を加えることが可能である。
【０１８９】
例えば、チャネル１１は、僅かに不純物添加したｐ型とすることができる。さらに、ケイ素に代えて、例えば、ｘが概ね０．１のＳｉ１−ｘＧｅｘを用いることもできる。
【０１９０】
ひずみ半導体（strained semiconductor）、例えば、ひずみケイ素（strained silicon）を用いてもよい。
【０１９１】
ＩＩＩ−Ｖ材料などの、他の半導体材料系を用いることもできる。
【０１９２】
チャネルは、不純物添加を全くしない、あるいは、概ね１×１０１５ｃｍ−３の濃度まで、又は、概ね１×１０１６ｃｍ−３の濃度まで、又は、概ね１×１０１７ｃｍ−３の濃度まで、又は、概ね１×１０１８ｃｍ−３の濃度まで不純物（ｎ型又はｐ型）添加したものとしてもよい。
【０１９３】
シャント及び／又はリードは、少なくとも１×１０１９ｃｍ−３の濃度まで、又は、少なくとも１×１０２０ｃｍ−３の濃度まで、又は、少なくとも１×１０２１ｃｍ−３の濃度まで、例えば、概ね１×１０２１ｃｍ−３の濃度で不純物（ｎ型又はｐ型）添加したものとしてもよく、及び／又は、シャント及び／リードは、δ不純物添加（δ-doped layers）した一つあるいはそれ以上の数の層を含むものであってよい。
【０１９４】
チャネル及び／シャントは、概ね１ｎｍと５ｎｍの間の厚み、又は、概ね５ｎｍと１０ｎｍの間の厚み、又は、概ね１０ｎｍと２０ｎｍの間の厚みを有するものであってよい。リードは、概ね１ｎｍと５ｎｍの間の厚み、又は、概ね５ｎｍと１０ｎｍの間の厚み、又は、概ね１０ｎｍと２０ｎｍの間の厚み、又は、概ね２０ｎｍと概ね５０ｎｍの厚みを有するものであってよい。チャネル、シャント及びリードは、異なる厚みを有していてもよい。
【０１９５】
シャントは、例えば、第一チャネル層を成長させる前にシャントの一部を覆うことにより、又は、成長の後で第一チャネル層をエッチングすることにより、チャネルの一部に沿って伸びていてもよく、その逆でもよい。シャントは、必ずしも矩形である必要はない。
【０１９６】
チャネルは、概ね１ｎｍと５ｎｍの間の幅（すなわち、Ｗ）、又は、概ね５ｎｍと１０ｎｍの間の幅、又は、概ね１０ｎｍと２０ｎｍの幅を有するものであってよい。チャネルは、概ね２０ｎｍと５０ｎｍの間の長さ（すなわち、Ｌ）、又は、概ね５０ｎｍと１００ｎｍの間の長さ、又は、概ね１００ｎｍと２００ｎｍの長さ、又は、概ね２００ｎｍと５００ｎｍの長さを有するものであってよい。
【０１９７】
チャネルの検出領域が、多結晶ケイ素（polycrystalline silicon）の粒径（grain size）に比べて小さい場合には、多結晶シード層（polycrystalline seed layer）を用いてもよい。
【０１９８】
終端リードは、垂直方向ではなく、チャネルの終端からチャネルに到るように配置してもよい。デバイスは、用いられないリードを含むものであってよい。例えば、デバイスは、４本又はそれ以上の数のリードを含んでいるが、チャネルを介して信号を出力し、信号を検出するために、実際の数より少ないリードを用いるものであってよい。
【０１９９】
適切なＣＶＤの形態及び、半導体材料の選択的又は非選択的なデポジットを提供するために適したデポジット条件は、ルーチン的な実験により求めることができる。エッチング及び現像に際して、他の濃度及び混合比を用いてもよい。他のエッチング（例えば、乾式エッチング）、他のレジスト材料、及び他の現像材料を用いてもよい。エッチング、照射及び現像の時間は、変更することができ、その値は、実験により求めることができる。アニーリング温度も、実験により求めることができる。
【０２００】
デバイスは、必ずしも、ＥＭＲ効果を有する必要はなく、例えば、電流経路を屈曲させるためにローレンツ力を用いる、及び／又はホール効果を用いた、ＭＲ効果を有することもできる。
【符号の説明】
【０２０１】
１  第一磁気抵抗デバイス
２  層構造
３  表面
４  平面基板
５  半導体基部
６  埋込絶縁層
７  半導体最上位層
８  第一半導体層
９  第二半導体層
１０  第三半導体層
【図１】
0005632694.tif 000002
【図１ａ】
0005632694.tif 000003
【図１ｂ】
0005632694.tif 000004
【図２】
0005632694.tif 000005
【図３】
0005632694.tif 000006
【図４】
0005632694.tif 000007
【図５】
0005632694.tif 000008
【図６】
0005632694.tif 000009
【図７】
0005632694.tif 000010
【図８】
0005632694.tif 000011
【図９ａ】
0005632694.tif 000012
【図９ｂ】
0005632694.tif 000013
【図９ｃ】
0005632694.tif 000014
【図９ｄ】
0005632694.tif 000015
【図９ｅ】
0005632694.tif 000016
【図９ｆ】
0005632694.tif 000017
【図９ｇ】
0005632694.tif 000018
【図９ｈ】
0005632694.tif 000019
【図９ｉ】
0005632694.tif 000020
【図９ｊ】
0005632694.tif 000021
【図９ｋ】
0005632694.tif 000022
【図９ｌ】
0005632694.tif 000023
【図９ｍ】
0005632694.tif 000024
【図９ｎ】
0005632694.tif 000025
【図９ｏ】
0005632694.tif 000026
【図９ｐ】
0005632694.tif 000027
【図９ｑ】
0005632694.tif 000028
【図９ｒ】
0005632694.tif 000029
【図１０】
0005632694.tif 000030
【図１１】
0005632694.tif 000031
【図１２】
0005632694.tif 000032
【図１３】
0005632694.tif 000033
【図１４】
0005632694.tif 000034
【図１４ａ】
0005632694.tif 000035
【図１４ｂ】
0005632694.tif 000036
【図１５】
0005632694.tif 000037
【図１６】
0005632694.tif 000038
【図１７】
0005632694.tif 000039
【図１８】
0005632694.tif 000040
【図１９】
0005632694.tif 000041
【図２０ａ】
0005632694.tif 000042
【図２０ｂ】
0005632694.tif 000043
【図２０ｃ】
0005632694.tif 000044
【図２０ｄ】
0005632694.tif 000045
【図２０ｅ】
0005632694.tif 000046
【図２０ｆ】
0005632694.tif 000047
【図２１】
0005632694.tif 000048
【図２２】
0005632694.tif 000049
【図２３】
0005632694.tif 000050
【図２４】
0005632694.tif 000051
【図２５】
0005632694.tif 000052
【図２６】
0005632694.tif 000053
【図２７】
0005632694.tif 000054
【図２８】
0005632694.tif 000055