(57)【特許請求の範囲】
【請求項１】
信号取込みシステムであって、
抵抗性中心導体信号ケーブルに結合され、時定数を有するプローブ・チップ回路を有する信号取込みプローブと、
入力ノードを有する信号処理装置であって、上記入力ノードが上記信号取込みプローブの上記抵抗性中心導体信号ケーブルに結合され、上記プローブ・チップ回路の上記時定数が上記信号処理装置の上記入力ノードを超えた側の時定数とミスマッチしつつ、上記抵抗性中心導体信号ケーブルが上記信号処理装置の上記入力ノードを超えた側の抵抗性及び容量性特性インピーダンスによって実質的に終端され、上記入力ノードが入力回路を介して上記信号処理装置中に配置された補償システムに結合され、上記補償システムが極−零点対となるフィードバック・ループ回路のある入力増幅回路と上記入力回路に結合されたシャント極−零点対とを有し、上記信号取込みシステムの周波数帯域幅に渡ってフラットを維持する極−零点対を提供する信号処理装置と
を具える信号取込みシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被測定デバイスからの信号を取込むことに関し、特に、静電容量を減少させた信号取込みプローブを用いて、被測定デバイスの負荷を減少させる信号取込みシステムに関する。
【背景技術】
【０００２】
本願は、２００９年９月３０日出願の米国特許出願番号第１２／５７１，２３６号を基礎とする一部継続出願である。従来の受動電圧プローブ１０は、プローブ・チップ１４が図１においてＲT及びＣTとして示される抵抗−静電容量の並列回路網１２から構成され、この並列回路網１２は抵抗性中心導体信号ケーブル１６を介して補償ボックス中の補償回路１８に結合される。補償回路１８は、抵抗性要素ＲC1及びＲC2並びに容量性要素ＣCを有する。ＲC1はケーブル１６と直列であり、ＲC2は可変コンデンサＣCと直列である。補償回路１８は、オシロスコープ、スペクトラム・アナライザ、ロジック・アナライザのような測定試験装置２２の入力回路２０に結合される。一般に、オシロスコープの入力回路２０は、ＲTS及びＣTSで示される抵抗−静電容量の回路網２４を含み、これは、１０から２０ピコ・ファラド（ｐｆ）のコンデンサと並列な１Ｍオームの入力インピーダンスをオシロスコープに与えるスイッチング入力アッテネーション回路（図示せず）に関係する。スイッチング入力アッテネーション回路の出力は、プリ増幅回路２６の入力端子に結合される。オシロスコープは、オシロスコープの入力端子からプリ増幅回路の出力端子まで、名目上、周波数応答が平坦な伝達関数となるよう校正される。
【０００３】
補償回路１８は、ケーブル１６の抵抗性及び容量性終端となって、反射を最小限にするとともに、測定試験装置２２に名目上平坦な周波数応答を持つ伝達関数を与える。補償可変コンデンサＣCは、オシロスコープの個々のチャンネルの入力静電容量のばらつきに対して、プローブの抵抗と静電容量の分配比をマッチ（整合）させるように、ユーザが調整可能である。抵抗性要素ＲC1は、抵抗性ケーブル１６の終端マッチング（整合）を高周波数におけるオシロスコープの入力信号に与える（ここでケーブルＺ0≒１５５Ω）。可変コンデンサＣCと直列なＲC2は、オシロスコープに負荷されるコンデンサに対するケーブル終端を改善する。
【０００４】
チップの抵抗ＲT、ケーブル終端抵抗ＲC1及び入力抵抗ＲTSは、直流から低周波数の入力信号に対する分圧減衰回路網を形成する。広い周波数範囲の入力信号に適応するため、抵抗性分圧減衰回路網は、チップ抵抗要素ＲTを横断するシャント（shunt：分路、分流）チップ・コンデンサＣT、シャント終端コンデンサＣC及び終端抵抗要素ＲTSを横断する入力コンデンサＣTSを用いて補償される。適切に補償された分圧回路を得るためには、プローブ・チップ抵抗−静電容量並列回路網１２の時定数が、Ｃケーブル及びＣCを含めた終端抵抗−静電容量並列回路網２４の時定数と等しくなければならない。
【０００５】
その特性インピーダンスにおいて、適切に抵抗性ケーブル１６を終端するには、比較的大きなシャント・コンデンサＣCを補償回路網１８に加えることが必要となる。これは、大きなケーブルの静電容量Ｃケーブルに加えてである。例えば、米国テクトロニクス社が製造販売するＰ２２２０型受動プローブ（減衰係数１Ｘ／１０Ｘ＝減衰比１：１と１０：１の切替可）に係るチップの抵抗ＲT及び静電容量ＣTは、減衰比１０：１のとき、オシロスコープの１ＭΩの入力インピーダンスに対し、１０分の１となるように選択される。最小のチップ静電容量ＣTは、他の寄生容量を無視すれば、ケーブルの大きな静電容量Ｃケーブル、ＣC及びＣTSの合計の９分の１である。チップ静電容量ＣTは、上述のパラメータに対しては、８ｐＦから１２ｐＦ程度のオーダーである。入力容量（これは、Ｃケーブル、ＣC及びＣTSの合計と直列になっているＣTである）は、モニター（監視）された回路で駆動されるので、プローブが回路にどの程度の負荷を与えるかの量を表す。
【０００６】
図２は、他の受動プローブとオシロスコープの構成を示し、プリ増幅回路２８は電流増幅器として構成される。この構成には、図１のプローブ及びオシロスコープ構成と同じ制約がある。このプローブにはプローブ補償ボックスに補償回路があり、オシロスコープには従来のごとく１０〜２０ｐＦの静電容量と並列な１ＭΩの抵抗がオシロスコープの入力部分にある。既存の受動プローブ及びオシロスコープの構成における主要な課題は、中帯域及び広帯域周波数の信号電流のかなりの部分が、抵抗性中心導体信号ケーブルの出力端において、終端容量ＣCによってグランドに分流（シャント：shunt）されることである。加えて、抵抗性中心導体信号ケーブルはオシロスコープの入力端より前で終端されるので、オシロスコープの入力回路の寄生容量が、電流をグランドに更に分流する非終端伝送ラインとして機能する。
【０００７】
プローブ・チップの静電容量及び抵抗性中心導体信号ケーブルは、従来の受動プローブの帯域全体に影響を得たる。更に、プローブ・チップの入力部分は、高い入力レジスタンスと並列な容量性リアクタンスが原因で、高周波数において被測定デバイスに低い入力インピーダンスを与える。プローブ・チップの静電容量を減少させて容量性リアクタンスを増加させるには、補償回路網を維持するように分圧回路網の他の構成要素の値を調整する必要がある。従来は、これは、プローブ・チップ中のレジスタンスを増加させることで実現していた。しかし、これは、回路網の分圧比を増加させ、結果として、プローブに印加される信号の減衰が大きくなる。オシロスコープに入力された減少された信号は、オシロスコープの入力回路の利得を増加させることで補償してもよいが、これは信号中のノイズを増加させる結果となり、装置における信号対ノイズ比を全般的に悪化させる。
【０００８】
特殊なタイプの受動プローブもあり、これは、比較的高いインピーダンス及びアッテネーションを５０オーム入力のオシロスコープに与える。このＺ0プローブは、比較的低い抵抗値、５キロ・オーム以下であり、５０オームの無損失同軸ケーブルに結合される。プローブ・ヘッドの寄生容量で生じるプローブ・チップの静電容量は、通常、１ｐＦよりも小さい。具体的にな実施形態では、プローブ・チップの抵抗値は４５０オームで、５０オームの無損失同軸ケーブルを介して、５０オーム入力のオシロスコープに結合され、これは減衰比１０の受動分圧回路網を形成する。このプローブに入力される電圧は、入力抵抗値の大きさが原因で、従来からある受動プローブに比較して制限される。また、低い入力抵抗値が、直流信号に対する過度の負荷となることがある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許第６４８３２８４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
米国特許６４８３２８４号は、図３に示すポール・ゼロ・キャンセレーションを用いた広帯域プローブを開示している。抵抗ＲtabとキャパシタＣtabと直列な抵抗Ｒtip及びキャパシタＣtipの並列プローブ・チップ回路網は、被測定デバイスからの信号を検出し、この信号を近くの無損失同軸ケーブル４０を介して補償回路網に結合する。キャパシタＣtabは、回路基板上の配線、同軸ケーブルなどのようなチップ回路中の静電容量を表す。ケーブル終端抵抗Ｒｅは、ケーブル４０とオペアンプ４２の反転入力端子間に直列に接続される。非反転入力端子は、コモン・グランドに結合される。入力端子と出力端子間に接続されるのは、Ｃfbと、Ｃfbと直列なＲpkとの抵抗Ｒfbの並列な組み合わせ回路である。並列なチップ抵抗Ｒtip及びキャパシタＣtipはゼロを生成し、抵抗Ｒtab及びキャパシタＣtabの組み合わせはポールを生成する。補償回路網中の抵抗Ｒfb及びキャパシタＣfbによってポール（極）が生成され、抵抗Ｒpk及びキャパシタＣfbによってゼロ（零点）が生成される。プローブ・チップ回路網中に生成されたゼロ及びポールは、補償回路網中のポール及びゼロによってキャンセルされる。補償回路網の出力は、オシロスコープなどのようなエンド・ユーザ・デバイス（又は最終用途デバイス）に結合される。開示内容によれば、２つのＲＣ回路網の時定数は、これら零点と極が相殺し、プローブが一定の利得を得るように等しくなければならない。更に、オペアンプ４２は、広帯域プローブ回路の一部であって、エンド・ユーザ・デバイスの一部ではない。
【課題を解決するための手段】
【００１１】
本発明は、信号取込みプローブ及び信号処理装置を有する信号取込みシステムである。信号取込みプローブは、抵抗性の中心導体信号ケーブルに結合されたプローブ・チップ回路を有する。抵抗性の中心導体信号ケーブルは、信号処理装置の入力ノードに結合される。入力ノードは、更に、入力回路を介して信号処理装置中の補償システムに結合される。信号取込みプローブ及び信号処理装置は、入力ノードにおいては時定数がミスマッチしているが、可変利得及び補償デジタル・フィルタを提供するフィードバック・ループ回路を有し、信号処理装置の周波数帯域に渡ってフラットに維持するための極と零点（pole-zero）の対を提供する補償システムを有している。
【００１２】
このフィードバック・ループ回路は、可変抵抗性及び容量性要素から構成してもよく、入力増幅回路は電流増幅回路として構成してもよい。可変抵抗性及び容量性要素は、可変抵抗性及び容量性要素それぞれに複数の抵抗値及び容量値を設定するための複数のレジスタを伴っても良い。補償デジタル・フィルタは、複数のフィルタ・タップを有し、これらフィルタ・タップの値は可変である。
【００１３】
信号処理装置の入力回路は、好ましくは減衰回路であり、これは抵抗性中心導体信号ケーブルの少なくとも抵抗性及び容量性終端の一方を提供する。入力ノードは、他端が入力増幅回路の入力端子に隣接して配置され、終端伝送線を形成する抵抗性要素に結合される信号線に結合される。信号処理装置内に配置され、信号処理装置の入力ノードを減衰回路を介して選択的に補償システムに結合すると共に、信号処理装置の入力ノードと減衰回路の間に追加の減衰回路を選択的に結合するスイッチング回路を信号処理装置内に更に具えるようにしても良い。追加の減衰回路は、抵抗性−容量性の減衰回路網としても良い。
【００１４】
プローブ・チップ回路は、容量性要素と並列な少なくとも第１の抵抗性要素を更に具えるようにしても良い。また、プローブ・チップ回路は、高電圧信号取込みプローブとして機能するように、複数の容量性要素と並列な複数の第１抵抗性要素を有するようにしても良い。この１つ以上の容量性要素は、２〜５ピコ・ファラッドの範囲の有効なキャパシタンスを持つようにしても良い。
【００１５】
補償デジタル・フィルタを有する信号取込みシステムのための校正処理は、信号取込みプローブ及び信号処理装置を用いて、広周波数コンテンツ信号のデジタル値を校正波形として取込むステップと、信号処理装置に記憶された広周波数コンテンツ信号の基準校正波形と、校正波形との間で、これら波形上の共通位置で測定エラー値を決定するステップとを含む。測定エラー係数は、少なくとも１つのレジスタ値及びフィルタ・タップ値を有し、共通位置において測定エラー値の関数として決定される。レジスタ値及び／又は測定エラーのフィルタ・タップ値は、補償デジタル・フィルタの入力増幅回路及び複数のフィルタ・タップ中の１つのフィルタ・タップのフィードバック・ループ回路中の複数のレジスタ中の適切なレジスタに適用される。校正波形及び校正基準波形の共通位置の夫々について測定エラー値及び測定エラー係数が定められる（determine：測定される）。これに代えて、信号処理装置に記憶された広周波数コンテンツ信号の基準校正波形と、校正波形との間のこれら波形上の少なくとも１つの時間位置及び周波数位置で設定される複数の共通位置における複数の第１測定エラー値を定めると共に、第１測定エラー値及びこれら波形上の複数の共通位置の関数として測定エラー係数を定める。校正波形及び校正基準波形上の最後の共通位置について測定エラー値及び測定エラー係数が定められた後、広周波数コンテンツ信号の新しいデジタル値のセット（set：組み）が校正波形として取り込まれる。この新しい校正波形は、校正を確認するために、校正仕様と比較される。もし校正が校正仕様内であれば、入力増幅回路及び補償デジタル・フィルタの複数フィルタ・タップのいくつかのフィルタ・タップのフィードバック・ループ回路中の複数のレジスタ中のレジスタ値が記憶され、校正処理が成功との結果が表示される。
【００１６】
もし校正波形が校正仕様内でなければ、校正処理が繰り返し時間制限値を超えたかどうかが判断される。もし校正処理が繰り返し時間制限値を超えていない場合、これら波形上の共通位置は初期位置に設定される。校正波形及び校正基準波形の１つ又は複数の共通位置について、１つ又は複数の測定エラー値及び測定エラー係数が決定される（determine：測定される）。そして、測定エラー係数の少なくとも１つのレジスタ値及びフィルタ・タップ値が、入力増幅回路フィードバック・ループ回路中の複数のレジスタ中の少なくとも１つの適切なフィードバック・ループ・レジスタ及び補償デジタル・フィルタの複数フィルタ・タップの１つのフィルタ・タップに適用される。校正波形及び校正基準波形の最後の共通位置について、測定エラー値及び測定エラー係数が決定された後、広周波数コンテンツ信号の新しいデジタル値のセット（set：組み）が校正波形として取り込まれる。この新しい校正波形は、校正を確認するために、校正仕様と比較される。もし校正がやはり校正仕様内にはなく、且つ校正処理が時間切れとなると、校正処理の前における入力増幅回路のフィードバック・ループ回路中の複数のレジスタ中の初期値及び補償デジタル・フィルタの初期タップ値が記憶され、校正処理が不成功との結果が表示される。
【００１７】
広周波数コンテンツ信号のデジタル値を校正波形として取込むステップには、信号取込みプローブを信号処理装置に装着するステップが含まれる。信号処理装置は、信号取込みプローブ中のプローブ・メモリの有無を検出し、もしプローブ・メモリが存在すれば、プローブ・メモリの記憶内容を信号処理装置にロードする。信号処理装置は、プローブ・メモリ中に記憶されたプローブ校正定数の存在を検出し、これらプローブ校正定数を入力増幅回路のフィードバック・ループ回路中の複数のレジスタ中のレジスタ値と、補償デジタル・フィルタの複数のフィルタ・タップの適切なフィルタ・タップに適用する。もし信号取込みプローブがプローブ・メモリを持たない場合は、入力増幅回路のフィードバック・ループ回路中の複数のレジスタに名目（nominal）レジスタ値を適用すると共に、名目（nominal）フィルタ・タップ値が補償デジタル・フィルタの複数のフィルタ・タップに適用される。
【００１８】
校正処理は、周波数領域で実行されても良い。これは、広周波数コンテンツ信号の校正波形のデジタル値を高速フーリエ変換を用いて周波数領域表現に変換し、信号処理装置に記憶された広周波数コンテンツ信号の基準校正波形の周波数領域表現と、校正波形の周波数領域表現との間の、これら波形上の共通周波数位置における測定エラー値を定める（determine：測定する）ことによって実行しても良い。
【００１９】
本発明による補償デジタル・フィルタを有する信号取込みシステムの第１の観点としては、抵抗性中心導体信号ケーブルに結合されたプローブ・チップ回路を有する信号取込みプローブと、入力ノードを有する信号処理装置であって、上記入力ノードが上記信号取込みプローブの上記抵抗性中心導体信号ケーブルに結合されると共に、入力回路を介して上記信号処理装置中に配置された補償システムに結合される信号処理装置とを具え、上記信号取込みプローブ及び上記信号処理装置は、入力ノードにおいて時定数がミスマッチしており、フィードバック・ループ回路のある入力増幅回路及び補償デジタル・フィルタを有する上記補償システムが信号取込みシステムの周波数帯域幅に渡ってフラットを維持する極−零点（pole-zero）対を提供することを特徴とする。
【００２０】
本発明の第２観点としては、上記第１観点において、上記信号処理装置の上記入力回路が、上記抵抗性中心導体信号ケーブルの少なくとも１つの抵抗性及び容量性終端を提供するようにしても良い。
【００２１】
本発明の第３観点としては、第１観点において、信号処理装置が、一端が上記入力ノードに結合され、他端が上記入力増幅回路の入力端子に隣接して終端伝送線を形成する抵抗性要素に結合される信号経路を更に具えるようにしても良い。
【００２２】
本発明の第４観点としては、第３観点において、入力増幅回路が電流増幅回路を具えるようにしても良い。
【００２３】
本発明の第５観点としては、第１観点において、入力増幅回路のフィードバック・ループ回路が、抵抗性要素、第１直列結合抵抗性要素及び容量性要素並びに第２直列結合抵抗性要素及び容量性要素を有し、これらが並列であっても良い。
【００２４】
本発明の第６観点としては、第５観点において、入力増幅回路のフィードバック・ループ回路が、フィードバック・ループ回路中の可変抵抗性要素及び可変容量性要素の抵抗性の値及び容量性の値を設定する複数のレジスタを更に有するようにしても良い。
【００２５】
本発明の第７観点としては、第１観点において、リジャスタの如き、シャント極−零点対の抵抗要素が電気的に制御可能な抵抗器であっても良い。
【００２６】
本発明の第８観点としては、第５観点において、第１直列結合抵抗性要素及び容量性要素が、第２直列結合抵抗性要素及び容量性要素と並列であって、極と零点の分離された対を更に具えるようにしても良い。
【００２７】
本発明の第９観点としては、第１観点において、入力回路が更に減衰回路を有するようにしても良い。
【００２８】
本発明の第１０観点としては、第９観点において、信号処理装置内に配置され、入力ノードを減衰回路を介して選択的に補償システムに結合すると共に、入力ノードと減衰回路の間に抵抗性−容量性回路網を選択的に結合し、更に減衰回路からシャント極−零点対を切り離すスイッチング回路を信号処理装置内に更に有するようにしても良い。
【００２９】
本発明の第１１観点としては、第１観点において、プローブ・チップ回路が、容量性要素と並列な少なくとも第１の抵抗性要素を更に有するようにしても良い。
【００３０】
本発明の第１２観点としては、第１１観点において、容量性要素が、２〜５ピコ・ファラッドの範囲のキャパシタンスとしても良い。
【００３１】
本発明の第１３観点としては、第１１観点において、プローブ・チップ回路が、複数の直列結合抵抗性要素と並列な複数の直列結合容量性要素を更に有するようにしても良い。
【００３２】
本発明の第１４観点は、信号取込みプローブ及び信号処理装置を有する信号取込みシステムのための校正処理方法であって、
上記信号取込みプローブ及び上記信号処理装置を用いて、広周波数コンテンツ信号のデジタル値を校正波形として取込むステップａ）と、
信号処理装置に記憶された広周波数コンテンツ信号の基準校正波形と、上記校正波形との間で、少なくとも１つの時間位置及び周波数位置で設定される上記波形上の共通位置で第１測定エラー値を決定するステップｂ）と、
少なくとも上記第１測定エラー値及び上記波形の上記共通位置の関数として測定エラー係数を決定するステップｃ）と、
補償システムの入力増幅回路のフィードバック・ループ回路中の複数のレジスタ中の適切なレジスタに上記測定エラー係数を適用するステップｄ）と、
上記波形上の更なる共通位置にステップｂ）、ｃ）及びｄ）を繰り返すステップｅ）と、
上記波形上の最後の上記共通位置において上記測定エラー値及び上記測定エラー係数を定めた後、上記信号取込みプローブ及び上記信号処理装置を用いて広周波数コンテンツ信号のデジタル値を校正波形として取込むステップｆ）と、
校正仕様とステップｆ）で取り込んだ校正波形とを比較し、上記校正波形が上記校正仕様内であるか確認するステップｇ）と、
上記校正仕様内の上記校正波形に関する入力増幅回路のフィードバック・ループ回路中の複数のレジスタにロードされたレジスタ値を記憶するステップｈ）と、
上記校正処理の成功した結果を表示するステップｉ）とを具えている。
【００３３】
本発明の第１５観点としては、第１４観点において、決定ステップｂ）及びｃ）が、
上記信号処理装置に記憶された広周波数コンテンツ信号基準校正波形と上記校正波形の間の複数の第１測定エラー値を、少なくとも１つの時間位置及び周波数位置に設定された波形上の複数の共通位置において決定するステップａ）と、
複数の第１測定エラー値及び上記波形上の共通位置の関数として測定エラー係数を決定するステップｂ）と
を更に有するようにしても良い。
【００３４】
本発明の第１６観点としては、第１４観点において、上記確認するステップｇ）が、
上記校正処理が繰り返し時間制限値を超えたかどうか決定するステップａ）と、
上記校正処理が上記繰り返し時間制限値を超えていないときは、上記波形上の上記共通位置を最初の位置に設定するステップｂ）と、
上記波形上の複数の上記共通位置について上記ステップｅ）を繰り返すステップｃ）と
を更に有するようにしても良い。
【００３５】
本発明の第１７観点としては、第１６観点における校正処理が繰り返し時間制限値を超えたかどうか決定するステップにおいて、校正処理が繰り返し時間制限値を超えたとき、上記校正処理を開始するのに先だって、入力増幅回路のフィードバック・ループ回路中の複数のレジスタ中の初期レジスタ値を記憶するステップａ）と、校正処理の不成功の結果を表示するステップｂ）とを更に有するようにしても良い。
【００３６】
本発明の第１８観点としては、第１４観点において、上述した信号取込みプローブ及び上記信号処理装置を用いて、広周波数コンテンツ信号のデジタル値を校正波形として取込むステップａ）が、
信号取込みプローブを信号処理装置に装着するステップａ）と、
信号処理装置が信号取込みプローブ中のプローブ・メモリの有無の少なくとも一方を検出するステップｂ）と、
上記プローブ・メモリが有るときには、上記プローブ・メモリの記憶内容を信号処理装置にロードするステップｃ）と、
上記プローブ・メモリに記憶されたプローブ校正定数を検出するステップｄ）と、
入力増幅回路のフィードバック・ループ回路中複数の上記レジスタの適切なレジスタ値に上記プローブ校正定数を適用するステップｅ）と、
上記プローブ・メモリが無いときには、プローブ・メモリが無いとして上記信号取込みプローブを識別するステップｆ）と
を更に有するようにしても良い。
【００３７】
本発明の第１９観点としては、第１４観点における信号処理装置に記憶された広周波数コンテンツ信号の基準校正波形と、上記校正波形の間で、少なくとも１つの時間位置及び周波数位置で設定される上記波形上の共通位置で第１測定エラー値を決定するステップｂ）が、
広周波数コンテンツ信号の校正波形のデジタル値をフーリエ変換を用いて周波数領域表現に変換するステップａ）と、
信号処理装置に記憶された広周波数コンテンツ信号の基準校正波形の周波数領域表現と、上記校正波形の上記周波数領域表現との間の一定周波数インターバル毎に上記波形上に設定される共通位置における測定エラー値を決定するステップｂ）とを更に有するようにしても良い。
【００３８】
本発明の目的、効果及び新規性は、特許請求の範囲及び図面を参照しつつ、以下の詳細な発明を読むことによって明らかとなろう。
【図面の簡単な説明】
【００３９】
【図１】図１は、従来のプローブの代表的なブロック図である。
【図２】図２は、従来の別のプローブのブロック図である。
【図３】図３は、従来の更に別のプローブのブロック図である。
【図４】図４は、本発明による信号取込みシステムのブロック図である。
【図５】図５は、本発明による信号取込みシステムにおける信号処理装置の代表的なブロック図である。
【図６】図６は、本発明による信号取込みシステムの代表的なブロック図である。
【図７】図７は、フィードバック・クロスオーバ補償が有る場合と無い場合の信号取込みシステムの代表的な周波数応答を示す図である。
【図８Ａ】図８Ａは、本発明による信号取込みシステムを校正する校正処理のフローチャートの一部分を示す図である。
【図８Ｂ】図８Ｂは、本発明による信号取込みシステムを校正する校正処理のフローチャートの残りの部分を示す図である。
【図９】図９は、本発明による信号取込みシステムにおける減衰回路の代表的なブロック図である。
【図１０】図１０は、本発明による信号取込みシステムにおける高電圧信号取込みプローブの代表的なブロック図である。
【発明を実施するための形態】
【００４０】
図４を参照すると、これは、被測定デバイスのプローブ負荷を減少させた本発明による信号取込み（acquisition）システム５０のハイレベル・ブロック図である。信号取込みシステム５０は、抵抗性中心導体信号ケーブル５４を含む信号取込みプローブ５２を有する。この信号ケーブルは、信号処理装置５８の入力ノード５６に結合される。入力ノード５６は、信号処理装置５８中の取込み（acquisition）回路６０にも結合される。取込み回路６０は、信号取込みプローブ５２からの入力信号のデジタル値を生成する。入力信号のデジタル値は、更なる処理のために、コントローラ６２に結合される。コントローラ６２は、デジタル値をフォーマットするために、デジタル値を処理回路６４に供給し、フォーマットされたデジタル値は表示デバイス６６上で表示される。
【００４１】
従来のプローブ−オシロスコープ・システムでは、信号パスの各段階がフラットな周波数及び位相応答のために補償される。オシロスコープは、名目上、フラットな周波数応答となるよう校正される。信号取込みプローブはオシロスコープに取り付けられ、オシロスコープの入力に対して、名目上、フラットな周波数応答を生成するようプローブ中の終端及び補償回路を用いて校正される。結果として得られるプローブ−オシロスコープのシステムは、信号取込みプローブ及びオシロスコープ入力がマッチングする時定数を有し、プローブ−オシロスコープのシステムの帯域幅に渡ってフラットな周波数応答を生成する。本発明では、信号取込みプローブ５２の入力キャパシタンスを減少させることによって、被測定デバイスにおける信号取込みプローブ５２の高周波入力インピーダンスが増加する。結果として得られる本発明の構成では、信号取込みプローブ５２のプローブ・チップ回路と信号処理装置５８の入力ノード５６を超えたところにある回路の時定数がミスマッチとなる。取込み回路６０内の補償システム６８は、極−零点（pole-zero：ポール−ゼロ）の対を提供し、これらは、上述のこれら時定数がミスマッチしている信号取込みシステム５０の周波数応答をフラットにする。
【００４２】
本発明の信号処理装置５８は、オシロスコープ、ロジック・アナライザ、デジタイザなどであるが、以下ではデジタル・オシロスコープに関して説明する。図５は、本願発明の信号取込みシステム５０の一部として使用されるデジタル・オシロスコープ１００のハイレベル・ブロック図を示す。一般に、オシロスコープ１００は、複数の信号チャンネルを有し、各信号チャンネルの入力端子には、被測定デバイス（ＤＵＴ）からの電気信号を取り込むための受動プローブ、能動プローブ、電流プローブなどのような種々の形式の信号取込みプローブ１０５、１１０が接続される。オシロスコープ１００の信号チャンネル入力端子は、夫々の信号チャンネル取込み回路１１５、１２０に結合される。取込み回路１１５、１２０は、内部のサンプル・クロック発生器１２２が供給するサンプル・クロックに従って夫々の入力信号をサンプルする。
【００４３】
取込み回路１１５、１２０は、前置増幅回路、アナログ・デジタル変換回路、トリガ回路、間引き回路、補助（supporting）取込みメモリなどを夫々含んでいる。取込み回路１１５、１２０は、１つ又は複数の被測定信号をサンプル・レートでデジタイズし、コントローラ１２５又は処理回路１３０での使用に適した１つ又は複数のサンプル・ストリームを生成する。取込み回路１１５、１２０は、コントローラ１２５から受けた命令に応答して、前置増幅回路のフィードバック値、トリガ条件、間引き係数、その他の取込みに関するパラメータを変更する。取込み回路１１５、１２０は、夫々が得たサンプル・ストリームをコントローラ１２５に送る。
【００４４】
トリガ回路１２４は、取込み回路１１５、１２０とは別に示しているが、当業者であれば、取込み回路１１５、１２０に内蔵させてもよいことが理解できるであろう。トリガ回路１２４は、ユーザの入力に応答して、トリガ閾値レベル、ホールド・オフ、ポスト・トリガ・アクイジションなどのトリガ・パラメータをコントローラ１２５から受ける。トリガ回路１２４は、ＤＵＴからの被測定信号のデジタル・サンプルを捕捉するように、取込み回路１１５、１２０の状態を調整する。
【００４５】
コントローラ１２５は、取込み回路１１５、１２０が供給する１つ又は複数の取り込んだサンプル・ストリームを処理し、１つ又は複数のサンプル・ストリーム夫々に係るサンプル・ストリーム・データを生成する動作を行う。つまり、所望のディビジョン当たりの時間（time per division）、ディビジョン当たりの電圧（volts per division）の表示パラメータが与えられると、コントローラ１２５は、取り込んだサンプル・ストリームに係る生データを修正又はラスタライズし、所望のディビジョン当たりの時間、ディビジョン当たりの電圧を有する対応する波形データを生成する動作を行う。コントローラ１２５は、また、所望ではないディビジョン当たりの時間、ディビジョン当たりの電圧、ディビジョン当たりの電流のパラメータを有する波形データを基準に合うよう調整（normalize）して、所望のパラメータを有する波形データを生成するようにしてもよい。コントローラ１２５は、表示デバイス１３５において続いて表示するために波形データを処理回路１３０に供給する。
【００４６】
図５のコントローラ１２５は、米国モトローラ社で製造販売されているＰｏｗｅｒＰＣ（商標）プロセッサのようなプロセッサ１４０、サポ―ト回路１４５及びメモリ１５５を含んでいるのが好ましい。プロセッサ１４０は、メモリ１５５に記憶されたソフトウェア・ルーチンの実行を支援する回路に加えて、従来からある電源、クロック回路、キャッシュ・メモリ、バッファ／拡張回路などのようなサポート回路１４５と共に動作する。ここでソフウェア処理として説明する処理ステップのいくつかは、例えば、プロセッサ１４０と共同して種々のステップを実行する回路など、ハードウェアで実現してもよいものがあると考えられる。コントローラ１２５は、また、入力／出力（Ｉ／Ｏ）回路１５０ともインターフェイスがある。例えば、Ｉ／Ｏ回路１５０は、キーボード、ポインティング・デバイス、タッチスクリーンなど、ユーザのコントローラ１２５への入力及び出力を提供するのに適した手段を含んでいてもよい。コントローラ１２５は、こうしたユーザ入力に応答して、取込み回路１１５、１２０の動作を順応させ、種々のデータ取込み、トリガ、処理、表示デバイスへの通信も含めた複数の機能を実行する。加えて、ユーザ入力は、自動校正機能を開始させたり、表示デバイス１３５、論理分析回路、その他のデータ取込みデバイスの動作パラメータを適宜変更したりするのに用いられてもよい。
【００４７】
メモリ１５５は、ＳＲＡＭ、ＤＲＡＭその他を含む揮発性メモリとしてもよい。メモリ１５５は、また、ディスク・ドライブやテープ・メディアを含む不揮発性メモリ・デバイス、又は、ＥＰＲＯＭその他を含めたプログラマブル・メモリとしてもよい。信号源１５７は、プローブの補償のため、広い周波数成分信号を生成する。本発明の好適な実施形態では、広い周波数成分信号は、高速エッジ矩形波である。これに代えて、信号源１５７が一定振幅（leveled）可変周波数正弦波生成回路としてもよい。
【００４８】
図５のコントローラ１２５は、本発明に従って種々の制御機能を実行するようプログラムされた汎用コンピュータとして描かれているが、本発明は、例えば、特定用途向けＩＣ（ＡＳＩＣ）のようなハードウェアで実現されてもよい。このように、ここに記載するコントローラ１２５は、広義には、ハードウェア、ソフトウェア又はこれらの組み合わせによって等価的に実行されるものに解釈されることを意図している。
【００４９】
図６は、本発明による信号取込みシステム２００の好適な実施形態の機能ブロック図である。図５と対応する要素には、図６でも同じ符号を付している。信号取込みプローブ１０５は、プローブ・チップ回路２０８を含むプロービング・ヘッド２０６、抵抗性中心導体信号ケーブル２０２及び抵抗性要素２１６を有する。プローブ・チップ回路２０８には、抵抗性要素２１４と直列な容量性要素２１２と並列な抵抗性要素２１０がある。容量性要素２１２は、低入力キャパシタンスを被測定デバイスに与えるため、２〜５ピコ・ファラッド（ｐＦ）のレンジの静電容量を有している。プローブ・チップ回路２０８は、抵抗性中心導体信号ケーブル２０２の一端に結合される。抵抗性中心導体信号ケーブル２０２の他端は、抵抗性要素２１６を介して、デジタル・オシロスコープ１００内の信号取込み回路１１５、１２０のＢＮＣ入力ノード２０４に結合される。抵抗性中心導体信号ケーブルには、３９Ω／フィート（約１２８Ω／メートル）の抵抗値を示す抵抗性中心導体を有する同軸ケーブルが好ましい。抵抗性中心導体信号ケーブル２０２には、コンデンサ２１３で示される接地キャパシタンスがある。ＢＮＣ入力ノード２０４は、スイッチング回路２２０に結合され、その結果、信号取込みプローブ１０５を入力回路２２４に結合する。抵抗性要素２１６は、容量性要素２２８と並列な抵抗性要素２２６から成る減衰回路で代表して示される入力回路２２４中の抵抗性要素２３０との組み合わせで、抵抗性中心導体信号ケーブル２０２の特徴的な抵抗性インピーダンスを終端する。本発明の好適な実施形態では、抵抗性中心導体信号ケーブル２０２の終端キャパシタンスは、約４０ｐＦであり、終端抵抗は約１５０Ωである。加えて、１．２メータの抵抗性中心導体信号ケーブル２０２には、偶然にも、約４０ｐＦの接地キャパシタンスがある。抵抗性中心導体信号ケーブル２０２の接地キャパシタンスは、ケーブルの長さを変更することで容易に変更可能である。抵抗性要素２１６には１００Ωの抵抗値があり、抵抗性要素２３０には５０Ωの抵抗値がある。抵抗性要素２３０は、ＢＮＣ入力ノード２０４及び入力増幅回路２３４間の信号経路の非終端寄生容量を減少させるため、物理的には電流増幅回路として機能する入力増幅回路２３４の入力に可能な限り近い位置に配置される。このＢＮＣ及び信号経路は、ここでは、抵抗性要素２３０で適切に終端されるよう、５０Ωの特性インピーダンスに設計されていると仮定する。入力回路２２４は、また、抵抗性中心導体信号ケーブル２０２の特性容量性インピーダンスを終端する。
【００５０】
スイッチング回路２２０には、ダブル・ポール・コンタクトを有するスイッチング要素２２２がある。スイッチング要素２２２には、コンタクト（接触子）の第１セット（組み）があり、入力回路２２４を介してプローブ・チップ回路２０８を補償システム２３２に結合するか、又は、抵抗−容量性減衰回路網２４０をプローブ・チップ回路２０８と入力回路２２４の間に追加して結合するかを選択的に行う。コンタクトの第２セットは、抵抗性要素２３６及び容量性要素２３８から構成される補償システム２３２のグラントに接続されたシャント（shunt：分流、分路）極−零点対（pole-zero pair）を入力回路２２４に結合するか、又は、直列結合の抵抗性要素２３６及び容量性要素２３８を入力回路２２４から切り離す動作を選択的に行う。抵抗−容量性減衰回路網２４０は、１ＭΩのオシロスコープ入力インピーダンスを必要とする旧型（legacy：レガシー）の信号取込みプローブに関する後方互換性（backward compatibility）を提供する。スイッチング要素２２２は、好適にはスイッチング命令をコントローラ１２５から受けるリレー・スイッチである。
【００５１】
信号取込みプローブ１０５には、プローブ形式、シリアル（製造）番号などのプローブに関する情報を含むメモリ２５６を設けると良く、さらに、プローブ校正データを含んでいてもよい。プローブ・メモリ２５６には、部品番号ＤＳ２４３１として米国カルフォルニア州サニーヴェイルのマキシム・インテグレーテッド・プロダクツ社が製造販売する１−Ｗｉｒｅ（登録商標）ＥＥＰＲＯＭが好ましい。プローブ・メモリ２５６は、一本の信号線（兼電力供給線）２５８を介して、コントローラ１２５に結合される。これに代えて、Ｉ2Ｃバス、ＦｉｒｅＷｉｒｅ（登録商標）バスなどのような複数信号線バスを介してコントローラ１２５と通信するようにしてもよい。
【００５２】
抵抗性中心導体信号ケーブル２０２の抵抗性及び容量性終端を信号処理装置１００の方へ移動すると、抵抗性中心導体信号ケーブル２０２の出力端子でグランドに分流（シャント）される中周波数帯域及び高周波数帯域の信号電流の量を実質的に減少させる。従来の抵抗性中心導体信号ケーブル受動電圧プローブでは、プローブ・ケーブルの出力端子において、中帯域及び高帯域信号電流の実質的な部分、およそ３分の２程度が、ケーブルの終端抵抗及びオシロスコープの入力の寄生容量に応じて、プローブ補償ボックス中の終端コンデンサによってグランドに分流（シャント）される。また、従来の抵抗性中心導体信号ケーブルはプローブの補償ボックスで終端されるが、これは、オシロスコープの入力部分中の寄生容量が非終端スタブとして作用し、更なる電流がグランドに分流される。本発明では、入力回路２２４中の抵抗性及び容量性終端は、抵抗性中心導体信号ケーブル２０２及び入力増幅回路２３４の入力端子と直列になっており、結果として、実質的により多くの電流が増幅回路の入力端子に流れることとなる。プローブ・チップのキャパシタンスは、２〜５ｐＦの範囲の値まで減少させることができ、これによって、抵抗性中心導体信号ケーブル２０２の出力端子における中周波数帯域及び高周波数帯域の信号電流を減少させる。信号電流のこの減少は、入力電流増幅回路に供給される信号電流の全体的な増加で相殺され、結果として信号対ノイズ比が、既存の受動電圧プローブと同等となる。加えて、ＢＮＣ入力ノード２０４から入力増幅回路２３４への信号経路の寄生インダクタンス及びキャパシタンスを、信号経路と合わせて終端する抵抗性要素２３０は、本質的に信号経路を終端伝送線路に変質させ、これがグランドに分流される信号電流量を更に減少させる。抵抗性及び容量性のケーブル終端をオシロスコープ１００の方へ移動させると共に、その測定装置中の信号経路を終端する結果、抵抗性中心導体信号ケーブル２０２の出力端子における中周波数帯域及び高周波数帯域の５０％を超える信号電流が入力増幅回路２３４に結合され、ＢＮＣ入力ノード２０４及び入力増幅回路２３４間の非終端スタブが除去されるために、信号取込みシステムの帯域幅が増加する。
【００５３】
抵抗性中心導体信号ケーブル２０２の終端抵抗及びキャパシタンスは、所与のケーブル形式（タイプ）について固定値があるが、抵抗性中心導体信号ケーブル２０２の接地されたキャパシタンスはケーブルの長さに応じて変化する。本発明の好適な実施形態では、抵抗性中心導体信号ケーブル２０２の終端キャパシタンスはおよそ４０ｐＦであり、終端抵抗はおよそ１５０Ωである。加えて、１．２メータの抵抗性中心導体信号ケーブル２０２には、偶然にも、約４０ｐＦの接地キャパシタンスがある。抵抗性中心導体信号ケーブル２０２の接地キャパシタンスは、ケーブルの長さを変更することで簡単に変更できる。プローブ・チップ回路２０８中の抵抗性要素２１０は、９.７５Ωの値があり、容量性要素２１２は３．４ｐＦの値がある。この容量の値は、既存の抵抗性中心導体受動電圧プローブより低く、既存のものは一般に８〜１４ｐＦの範囲のキャパシタンスがある。プローブ・チップにおける入力キャパシタンスの減少は、被測定デバイスの容量性負荷を減少させ、結果としてプローブの帯域幅が広くなる。上述したこれら値を用いたプローブ・チップ回路２０８に関する時定数は、３．１５μ秒である。ＢＮＣ入力ノード２０４を挟んだ時定数は、プローブ・チップ回路２０８の時定数とマッチしなければならない。入力回路２２４中の容量性要素２２８には、そのキャパシタンスが抵抗性中心導体信号ケーブル２０２の終端キャパシタンスとマッチしなければならない点で制限がある。従って、容量性要素２２８のキャパシタンスは４０ｐＦである。抵抗性中心導体信号ケーブル２０２の接地キャパシタンスは、４０ｐＦであり、終端キャパシタンスに加える必要がある。結果として、ＢＮＣ入力ノード２０４におけるキャパシタンスは、８０ｐＦである。プローブ・チップ回路２０８の時定数を、終端キャパシタンス及び抵抗性中心導体信号ケーブル２０２の接地キャパシタンスを合計した容量の値８０ｐＦで割ると、入力回路２２４の抵抗性要素２２６に関する値４１４．４ｋΩが得られる。しかし、旧型プローブとの後方互換性に対するニーズと、オシロスコープの入力を直接ドライブする必要性から、オシロスコープの入力キャパシタンスを１０〜２０ｐＦの範囲とすることが必要である。オシロスコープの入力における寄生容量は、約２ｐＦである。容量性要素２２８及び２４４の有効キャパシタンスの最も望ましい値は、好ましくは１０から１２ｐＦの間である。容量性要素２２８の値は、抵抗性中心導体信号ケーブル２０２のキャパシタンスとマッチするよう、４０ｐＦに設定される。容量性要素２４４の値は、約１０ｐＦの有効キャパシタンスが生じるように、約１３.３ｐＦとする必要がある。容量性要素２２８と容量性要素２４４の比率は３：１であり、抵抗性要素２２６及び抵抗性要素２４２について１：３の比率とする必要がある。抵抗性要素２２６及び２４２の値は、後方互換性のために、加算して１ＭΩとする必要があり、結果として抵抗性要素２２６が２５０ｋΩの値を有し、抵抗性要素２４２が７５０ｋΩの値を有する。入力回路２２４及び抵抗−容量性減衰回路網２４０について得られる時定数は、１０μ秒である。入力回路２２４の時定数が１０μ秒に設定されると、ＢＮＣ入力ノード���０４に係る時定数は、名目上、２０μ秒（８０ｐＦ×２５０ｋΩ）であり、プローブ・チップ回路２０８の時定数は３.１５μ秒である。補償回路２３２は、分離された（split）極−零点の対を有し、これはオシロスコープ１００のＢＮＣ入力ノードを挟んだ両側間の時定数のミスマッチを補償する。
【００５４】
補償システム２３２には入力増幅回路２３４があり、その反転入力端子は減衰回路である入力回路２２４（以下、減衰回路２２４とも呼ぶ）に結合され、非反転入力端子はグランドに結合される。補償システム２３２の入力増幅回路２３４にはフィードバック・ループ回路２４５があり、これには、直列接続された可変抵抗性要素２４８及び可変容量性要素２５０と並列な可変抵抗性要素２４６があり、これは続いて直列接続された可変抵抗性要素２５２及び可変容量性要素２５４と並列になっている。可変の抵抗器及びコンデンサの値は、フィードバック・ループ回路２４５中の複数レジスタのレジスタ値を変更することで制御される。抵抗性要素２４６のフィードバック・ループは、直流及び低周波数利得を定める。抵抗性要素２４８及び容量性要素２５０と、抵抗性要素２５２及び容量性要素２５４から構成される直列なフィードバック・ループは、分離された極と零点の対を形成するよう調整される。容量性要素２５０及び２５４の合計のキャパシタンスは、中帯域の利得を定め、抵抗性要素２４８及び２５２の並列なコンダクタンスは高周波数利得を定める。要素２４８及び２５０の極−零点の対で形成される時定数は、要素２５２及び２５４の極−零点の対で形成される時定数とは独立に調整可能である。これら時定数は、回路の他の部分における中及び高周波数利得のミスマッチが原因で残存するエラーの部分をフラットに修正するよう調整される。シャント極−零点対の抵抗性要素２３６及び容量性要素２３８を選択することで低及び中帯域の周波数間の狭い帯域における利得が定まり、これらは回路の他の部分における低及び中周波数利得のミスマッチが原因で残存するエラーの部分をフラットに修正するよう調整される。これに代えて、抵抗性要素２３６は、カナダのマイクロブリッジ・テクノロジー社が製造販売するリジャスタ(Rejustor：商標）を用いることで調整可能としても良い。コントローラ１２５は、４本の信号線であるシリアル・ペリフェラル・インタフェース（Serial Peripheral Interface：SPI）バス２６０を介してフィードバック・ループ回路２４５と通信し、可変抵抗性及び容量性要素に関するレジスタ値をロードする。リジャスタを用いた場合には、更に、コントローラ１２５が抵抗性要素２３６に調整信号を供給するようにしても良い。
【００５５】
図７は、フィードバック・クロスオーバ（feedback crossover）補償がある場合と無い場合の信号取込みシステム２００の代表的な周波数応答２６０、２６２を示す。信号取込みシステム２００のプローブ・チップ回路２０８中の容量性要素２１２のキャパシタンスが減少すると、高周波数入力インピーダンスは増加する。プローブ・チップ回路２０８中のキャパシタンスが減少すると、入力ノード２０４を挟んだ、入力回路２２４と組み合わせた抵抗性中心導体信号ケーブル２０２の接地キャパシタンス（コンデンサ）２１３の時定数とミスマッチする。これは、伝統的なプローブ−オシロスコープのストラクチャ（体系）を壊してしまう。ここで、信号経路の各ステージは、フラットな周波数及び位相応答のために補償される。これら時定数のミスマッチによって、８ｋＨｚ付近でピーク２６４が形成される。周波数応答２６２における６０ＭＨｚ付近での落ち込み（valley）２６６は、抵抗性要素２１６及び２３０並びに容量性要素２２８の終端要素に由来する抵抗性中心導体信号ケーブル２０２における往復反射に関係する。なお、抵抗性中心導体信号ケーブル２０２の複素（complex）インピーダンスに関しては近似に過ぎない。フィードバック・ループ回路２４５及びシャント極−零点対である直列接続された抵抗性及び容量性要素２３６及び２３８は、ピーク２６４と落ち込み２６６に対してフィードバック・クロスオーバ補償を行う。８ｋＨｚのピーク２６４は、入力回路２２４に接続されたシャント極−零点対である直列接続された抵抗性及び容量性要素２３６及び２３８によって補正される。一般に、抵抗性及び容量性要素２３６及び２３８の値は固定されて、極−零点の対を提供する。これに代えて、抵抗性要素２３６は、リジャスタを用いて調整可能としても良い。リジャスタを用いた場合、コントローラ１２５が抵抗性要素２３６に調整信号を供給するようにしても良い。６０ＭＨｚ付近での落ち込み２６６は、容量性要素２１２のキャパシタンスが伝統的なプローブ中の同じコンデンサのキャパシタンスより低いことが原因で生じ、抵抗性要素２４８及び２５２と併せて分離された極及びゼロ点の対を形成する容量性要素２５０及び２５４についてのレジスタ値を変更することによって補正される。容量性要素２５０及び２５４の合計キャパシタンスは、中帯域（１０ｋＨｚから１０ＭＨｚ）の利得を定め、抵抗性要素２４８及び２５２の並列コンダクタンスは２００ＭＨｚ超の利得を定める。
【００５６】
抵抗性要素２３６及び容量性要素２３８は、信号取込みシステム２００における極−ゼロ点対を生成し、これは周波数応答における８ｋＨｚ付近のピーク２６４をフラットにする。低周波数帯域（直流から中帯域の交流）について伝達関数は、次の数式１で示される。
【００５７】
【数１】
0005532247.tif 000002
【００５８】
なお、可変抵抗性要素２３６及び容量性要素２３８のシャント極−零点対は、リジャスタ抵抗要素２３６を用いることで、小さな帯域に関する応答を改善はできるが、完全にフラットにすることはできない。
【００５９】
中帯域の交流から高周波数の交流に関する伝達関数は、次の数式２で示される。
【００６０】
【数２】
0005532247.tif 000003
【００６１】
中帯域の交流から高周波数の交流にかけての伝達関数を決定する分析には、２ポート・マイクロ波理論、特に、ＡＢＣＤマトリクス又は伝達（Ｔ）マトリクスを用いる。Ｓパラメータは、Ｔパラメータに簡単に変換できるので、伝達マトリクスを用いることで、ケーブルについて測定したデータを用いることができる。伝達関数は、ポート電圧を解くことによって求められる。２ポート方法によれば、プローブ・チップ、ケーブル及び減衰回路の伝達関数を簡単に求めることができる。信号取込みシステム２００中の能動回路は、加算ノードにおける電流を合計し、入力増幅回路２３４が理想的なオペアンプと仮定することによって解くことができる。
【００６２】
数式２の伝達関数は、ケーブルの時間遅延が原因で、減衰回路の時定数の間で極が分裂することを示す。従来は、この極の分裂は、複数の極を互いの上に設定するようにプローブ・チップ回路の時定数に関する値を選択することによって補償されている。これは、プローブ・ケーブルの他端にある補償ボックス中の回路網を用いて実現される。しかし、信号取込みシステム２００のコンセプトとはそぐわないことであり、プローブ・チップ回路２０８内で負荷されるキャパシタンスは、プローブ・チップのキャパシタンスを低くすることで低減されると共に、プローブ補償回路は信号取込みシステム中に存在する。
【００６３】
複数の極は、チップのレジスタンスの増加に沿って並ぶが、これはプローブ−信号処理装置のシステムの周波数応答全体に渡って損失を生じさせる。中帯域周波数特性の平坦性について解決する従来の解決方法では、ケーブルのパラメータを調整するか、又は減衰回路中のキャパシタンスを除去して減衰回路の時定数を調整することが必要となる。減衰回路中のキャパシタンスを過剰に除去すると、これによって生じるシステムのノイズ利得に苦しむこととなり、入力増幅回路２３４は、より高い利得の帯域幅が必要となる。本発明は、伝達関数中に極−零点の対を加えて、フィードバック・ループ回路２４５中の極−零点の対を分裂させて２つの極−零点対（容量性要素２５０及び２５４と、抵抗性要素２４８及び２５２）にすることによって、分裂した複数の極を補償する。
【００６４】
上述した低周波数帯域（直流から中帯域交流）と中帯域交流から高周波数交流に関する伝達関数の分析では、寄生キャパシタンス又は寄生インダクタンスが無く、入力増幅回路２３４は無限利得帯域を持つという理想増幅器と仮定している。中帯域の交流から高周波数の交流についての数式２中の抵抗性要素２１４、２３０、２４８及び２５２は、それぞれ容量性要素２１２、２２８及び２５４と直列なダンピング抵抗器である。これら周波数（中帯域の交流から高周波数の交流）においては、容量性要素２１２、２２８、２５０及び２５４のコンダクタンスは、大きな直流抵抗性要素２１０、２２６及び２４６よりも高いと仮定され、その結果、中帯域レンジは２１２、２２８及び２５０のキャパシタンス比の関数となる。
【００６５】
寄生成分（parasitics）及び表皮効果による高周波数損失のため、複数の零点はもちろんのこと、接地（アース）線及びシステム２００中の種々の結合部における誘導性ピーキングに由来する複数の極が存在するであろうことは理解する必要がある。入力増幅回路２３４の帯域幅は有限であり、位相遅延も零ではない。これらの付加的な効果を最終的な設計においては考慮する必要があり、システム２００に関する部品の値を選択する際には考慮すべきである。
【００６６】
本発明の信号取込みシステム２００の能動的な補償は、入力増幅回路２３４のフィードバック・ループ回路２４５中にある複数の抵抗性及び容量性要素のレジスタ値を電気的に変更すると共に、もし用いた場合には、シャント極−零点対中の可変抵抗要素２３６の値を変更することによって実現される。プローブ・メモリ２５６には、入力レジスタンス、減衰係数、ダイナミック・レンジ、帯域幅、ホストのレジスタンスなどの代表的な値をロードしておいても良い。また、工場での校正時における特定のプローブに関連する校正の定数もメモリ２５６にロードしておいても良い。校正の定数は、入力増幅回路２３４のフィードバック・ループ回路２４５及び可変抵抗性要素２３６内の既存のレジスタ値と組み合わせたレジスタ値である。
【００６７】
工場での校正においては、信号源１５７から広周波数コンテツ信号が、オシロスコープ１００の信号チャンネルの少なくとも１つに内部的に供給される。広周波数コンテツ信号は、「校正基準（CAL REFERENCE）波形」としてその特徴が記述され（characterize）、オシロスコープのメモリ１５５に記憶される。記述した波形は、選択した時間位置における広周波数コンテツ信号のデジタル化した振幅電圧であっても良い。これに代えて、記述波形は、校正基準波形のデジタル波形を生成するものであって、振幅、オフセット、立ち上がり時間、オーバーシュートなどに関連する時間領域の数学的表現として記憶されても良い。さらに別のやり方は、広周波数コンテツ信号の取り込んだデジタル時間領域データについて高速フーリエ変換（ＦＦＴ）を実行することによって、周波数領域における校正基準波形を記述するものである。
【００６８】
オシロスコープのメモリ１５５は、時間を特定して測定されたエラー係数テーブルのシリーズがロードされる。各テーブルは、校正基準波形上の基準時間位置（ロケーション）から、１つの時間位置を定める。各テーブルには、複数の測定エラー値を記録した測定エラー・フィールドと、対応する測定エラー係数フィールドがある。測定エラー係数フィールドは、フィードバック・ループ回路２４５に関するレジスタ値を記録するレジスタ・フィールドと、もし用いた場合には、シャント極−零点対についての抵抗性要素値を記憶する可変抵抗性要素フィールドとから構成される。これに代えて、オシロスコープのメモリ１５５に、周波数を特定して測定したエラー係数テーブルのシリーズをロードしても良く、このとき、広周波数コンテンツ信号のデジタル・データは、ＦＦＴを用いて周波数領域に変換されている。各テーブルは、校正基準波形上の周波数位置を定める。各テーブルには、測定エラー・フィールドと測定エラー係数フィールドがあり、測定エラー・フィールドの各記録には、測定エラー係数フィールド中に対応する記録がある。加えて、複数の特定時間エラー係数テーブルをオシロスコープのメモリ１５５に記憶しても良い。これらテーブルは、基準時間から複数の時間位置を含んでいる。これらテーブルは、複数の時間位置及び関連する複数の測定エラー・フィールドの組み合わせと、測定エラー係数フィールドを有している。
【００６９】
図８Ａ及び図８Ｂは、本発明の信号取込みシステム２００を校正するための校正処理フローチャートを示す。信号取込みプローブ１０５の校正に先立ち、信号取込みプローブ１０５を装着しないで、信号チャンネルについて直流信号経路の補償が実施される。ステップ３００において、信号取込みプローブ１０５はオシロスコープ１００の複数あるチャンネルの１つに装着される。ステップ３０２において、オシロスコープ１００が信号取込みプローブ・メモリ２５６の存在を検出し、ステップ３０４においてプローブ・メモリ２５６の記憶内容を読む。もしオシロスコープ１００が信号取込みプローブ・メモリ２５６の存在を検出しないときは、ステップ３０６において装着したプローブは旧型プローブとして識別する。ステップ３０８に示すようにプローブ・メモリ２５６がプローブ校正定数を保有していたら、ステップ３１０において、これらプローブ校正定数は入力増幅回路２３４のフィードバック・ループ回路２４５及び抵抗性要素２３６のレジスタ値と組み合わせられる。
【００７０】
ユーザは、信号取込みプローブ１０５の他端を広周波数コンテンツ信号源１５７に接続し、ステップ３１２において、表示デバイス１３５とキーボードやマウスなどのＩ／Ｏ回路を含む装置のコントローラを用いて信号チャンネルにおけるプローブの校正を開始する。ステップ３１４において、オシロスコープ１００は、広周波数コンテンツ信号のデジタル値を校正波形として取込む。これに代えて、広周波数コンテンツ信号の取り込んだデジタル値を、ＦＦＴを用いて周波数領域に変換しても良い。ステップ３１６に示すように、取り込んだ校正波形と校正基準波形との間のエラー値が、選択した時間位置又は周波数位置において測定される。ステップ３１８において、測定エラー値の選択した時間（時点）又は周波数に対応する選択した時間又は周波数テーブルを用いて、測定したエラー係数テーブルが評価される。ステップ３２０において、測定エラー係数のレジスタ値及び抵抗性要素２３６の値（もし用いる場合）が、適切なフィードバック・ループ・レジスタのレジスタ及び可変抵抗性要素２３６に適用される。測定エラー係数のレジスタ値は、好ましくは、フィードバック・ループ回路２４５の現在のレジスタ値と乗算されて新しいレジスタ値を生成する値である。ステップ３２２において、校正基準波形の最後の時間又は周波数位置におけるエラー値が測定されたかどうか判断される。もし校正処理が校正基準波形の最後の時間又は周波数位置ではないときは、処理はステップ３１６に戻り、選択された次の時間又は周波数位置における校正波形と校正基準波形との間の測定エラー値が定められる。
【００７１】
もし校正波形と校正基準波形との間の最後の測定エラー値を定めると、ステップ３２４に示すように、新たな広周波数コンテンツ信号のデジタル値の取込みを実行し、そのデジタル値は校正波形として記憶される。ステップ３２６において、取り込んだばかりの校正波形は、校正の仕様と比較され、この新しい校正波形が校正仕様内に収まっているかどうか判断される。校正仕様には、次の点を検証することが含まれる。即ち、校正波形の低周波数補償測定が仕様内であるか、ピーク・ピークの短期的な異常（aberration：正常な位置からの逸脱）が校正基準波形と比較して、設定時間長内において、設定したパーセンテージより小さいか、ピーク・ピークの長期的な異常（aberration）が校正基準波形と比較して、上述と異なる設定時間長内において、設定したパーセンテージより小さいか、そして、立ち上がり時間が校正基準波形と比較して設定時間内か、である。もし新しい校正波形が校正仕様に合致すれば、ステップ３２８に示すように、入力増幅回路２３４のフィードバック・ループ回路２４５のレジスタ値及び可変抵抗性要素２３６の値が、特定のプローブ及び信号チャンネルの校正に関して保存される。ステップ３３０において、校正処理は成功との表示が表示デバイス１３５上に出て、校正処理が終了したことがユーザに知らされる。
【００７２】
もし新しい校正波形が校正仕様に合致しないと、ステップ３３２において、校正処理の現在の経過時間が、繰り返し時間の制限値と比較される。もし校正処理の現在の経過時間が繰り返し時間の制限値を超えていなければ、ステップ３３４において、新しい校正基準波形の時間又は周波数位置が開始位置にリセットされ、ステップ３１６に戻って、校正基準波形と新しい校正波形の間の測定エラー値が決定され、測定エラー係数が決定され、測定エラー係数が入力増幅回路２３４のフィードバック・ループ回路２４５中の複数のレジスタ及び可変抵抗性要素２３６のレジスタ値に適用される。もし校正処理の現在の経過時間が繰り返し時間の制限値を超えていると、ステップ３３６に示すように、フィードバック・ループ回路２４５及び可変抵抗性要素２３６の初期レジスタ値がレジスタ値設定される。初期レジスタ値は、プローブ校正無しにフィードバック・ループ回路２４５及び可変抵抗性要素２３６中のレジスタ適用される初期名目値とするか、又は、もしプローブと信号チャンネルの組み合わせが先に校正されているなら先に校正したレジスタ値としても良い。ステップ３３８において、そのプローブ−チャンネルの組み合わせが校正されていない状態について、表示デバイス１３５上に表示が出て、校正処理が終了したことがユーザに知らされる。
【００７３】
図９を参照すると、本発明の信号取込みシステム２００中に実装される減衰回路２２４の代表的なブロック図が示されている。減衰回路２２４は、好ましくはマルチ・ステージ減衰ラダー４００であり、減衰ステージには、入力電流ノード４０２Ａ、４０２Ｂ、４０２Ｃ、４０２Ｄ、４０２Ｅがそれぞれある。好適な実施形態では、マルチ・ステージ減衰ラダー４００には、５個のステージ４０４Ａ、４０４Ｂ、４０４Ｃ、４０４Ｄ、４０４Ｅがある。５個の減衰ステージは、単に例に過ぎず、本発明の主旨から離れることなく、マルチ・ステージ減衰ラダー４００中に種々の個数のステージを設けるようにしても良い。マルチ・ステージ減衰ラダー４００への入力電流は、ＢＮＣ入力２１４を介して、信号取込みプローブ１０５から受ける。入力電流は、各減衰ステージ４０４Ａ、４０４Ｂ、４０４Ｃ、４０４Ｄ、４０４Ｅの各入力ノード４０２Ａ、４０２Ｂ、４０２Ｃ、４０２Ｄ、４０２Ｅで分配される。各ノードの電流の最初の部分は、減衰スイッチ４０６Ａ、４０６Ｂ、４０６Ｃ、４０６Ｄ、４０６Ｅを通して入力増幅回路２３４か又はグランドに結合され、電流の残りの部分は次の減衰ステージに結合される。例えば、電流入力ノード４０２Ａに入ってくる入力電流は分配され、電流の４分の３は第１減衰ステージを通して入力増幅回路２３４かグランドに結合され、電流の４分の１は次の減衰ステージ４０４Ｂの電流入力ノード４０２Ｂに結合される。第２減衰ステージ４０４Ｂの電流入力ノード４０２Ｂに入ってくるこの４分の１の電流は分配されるので、マルチ・ステージ減衰ラダー４００に入力される全電流の１６分の３は第２ステージ４０４Ｂを通して入力増幅回路２３４かグランドに結合され、１６分の１は次の減衰ステージ４０４Ｃの電流入力ノード４０２Ｃに結合される。第３減衰ステージ４０４Ｃの電流入力ノード４０２Ｃに入ってくるこの１６分の１の電流は分配されるので、マルチ・ステージ減衰ラダー４００に入力される全電流の６４分の３は第３ステージ４０４Ｃを通して入力増幅回路２３４かグランドに結合され、６４分の１は次の減衰ステージ４０４Ｄの電流入力ノード４０２Ｄに結合される。電流入力ノード４０２Ｄに入ってくるこの６４分の１の電流は分配され、この電流の２分の１は第４ステージ４０４Ｄを通して入力増幅回路２３４の入力かグランドに結合され、２分の１は第５減衰ステージ４０４Ｅを通して入力増幅回路２３４の入力かグランドに結合される。
【００７４】
ユーザが入力する垂直利得設定は、コントローラ１２５によって解釈されて、減衰スイッチ４０６Ａ、４０６Ｂ、４０６Ｃ、４０６Ｄ、４０６Ｅをアクティブにするか、非アクティブにする。減衰ステージ４０４Ａ、４０４Ｂ、４０４Ｃ、４０４Ｄ、４０４Ｅをそれぞれ通った電流は、入力増幅回路２３４の入力端子に個々に結合されるか、又は、複数のステージを通過した電流が組み合わせられて入力増幅回路２３４の入力端子に印加される。入力電流は、グランドに結合されるときは、入力増幅回路２３４には結合されない。減衰回路２２４は、入力増幅回路２３４のダイナミック・レンジに応じて電流の大きさを調整する。
【００７５】
信号取込みシステム２００に関する減衰回路２２４の入力インピーダンスは、既存の受動電圧プローブで期待されるものよりも低い。図１に示された従来のプローブの補償ボックス中の補償回路１８のシャント・インビーダンスは、ここでは信号取込みシステム２００中の直列インピーダンスである。抵抗−容量性回路網２４０を信号取込みプローブ１０５及び減衰回路２２４と直列に追加するとともに、抵抗性要素２３６及び容量性要素２３８のシャント極−零点対の結合を切れば、オシロスコープの入力レジスタンスが増加すると共に入力キャパシタンスが低くなり、旧型の受動電圧プローブを信号取込みシステム２００で使用することが可能になる。
【００７６】
図１０を参照すると、信号取込みシステム２００用の高電圧プローブ５００を実現する信号取込みプローブ１０５のブロック図を示す。高電圧プローブ５００には、プローブ・チップ回路５０２を含むプロービング・ヘッド５０１がある。プローブ・チップ回路５０２には、直列に接続された複数の抵抗性要素５０４、５０６、５０８があり、これは直列に接続された抵抗性要素５１０及び５１２並びに容量性要素５１４、５１６及び５１８と並列に結合される。プローブ・チップ回路は、抵抗性中心導体信号ケーブル２０２の一端と結合され、抵抗性中心導体信号ケーブル２０２の他端は、同軸ケーブル終端回路５２０を介してシャント減衰回路５２２及び信号取込み回路１１５の１つのＢＮＣ入力ノード２０４に結合される。ケーブル終端回路５２０には、抵抗性要素５２４と、これに並列に結合された抵抗性要素５２６及び容量性要素５２８があり、これらは抵抗性要素５３０と直列になっている。シャント減衰回路５２２には、抵抗性要素５３２と、これに並列な容量性要素５３４とがある。シャント減衰回路５２２は、プローブ・チップ回路５０２と共に、分圧回路網の一部として機能する。好適な実施形態では、プローブ・チップ回路５０２の直列抵抗値の合計は約４０ＭΩ、シャント抵抗性要素５３２は１ＭΩであって、これは４０：１で分圧する結果を生じ、また、プローブ・チップ回路５０２から入力増幅回路２３４の出力端子までのトータルの減衰係数は、減衰回路２２４で選択された減衰係数倍となる。プローブ・チップ回路５０２の分圧回路網及びシャント減衰回路５２２は、抵抗性中心導体信号ケーブルケーブル２０２の出力端子における高電位を低減し、ユーザに安全性を提供する。抵抗性中心導体信号ケーブル２０２には、誘電損失及び表皮効果による損失があるが、これらは、抵抗性要素５２６及び容量性要素５２８、これらと並列な抵抗性要素５２４によって補償される。
【００７７】
当業者であれば、本発明の上述した実施形態の細部について、その原理から離れることなく種々の変更が可能なことは明らかであろう。例えば、入力増幅回路２３４は、反転増幅器に限定されず、本発明の要旨から離れることなく、非反転増幅器を用いても良い。さらに、補償システム２３２は、マルチ・ステージ増幅器で実現されてもよく、この場合、１つ以上の増幅器が利得を提供し、１つ以上の増幅器がフィードバック・クロスオーバ補償を提供する。加えて、入力増幅回路２３４を用いて行われなかった補償は、シングル・エンドから差動へ変換した後や、可変利得ステージのような、信号経路上で後にあるいくつかのステージにシフトしても良い。また、信号取込みシステム２００に関する校正処理におけるステップは、本願に記載の通りの順番に実行しなければならないというものではなく、本願の主旨を離れることなく、ステップは種々の順番で実現されても良い。同様に、校正の試みが収束しない場合に中断するのに、経過時間制限よりも、むしろ繰り返し回数を用いるようにしても良い。本発明では、好ましくは、補償システムのフィードバック・ループ回路中の抵抗性及び容量性要素の抵抗性及び容量性の値を変更するのに、レジスタを用いる。しかし、信号取込みシステム中の抵抗性及び容量性部品をレーザー・トリミングで精密に調整することを考えても良く、これによればフィードバック・ループ回路中にレジスタを用いなくても良い。以上、本発明は、特許請求の範囲の記載に基づいて定められる。
【符号の説明】
【００７８】
５０      信号取込みシステム
５２      信号取込みプローブ
５４      抵抗性中心導体信号ケーブル
５６      入力ノード
５８      信号処理装置
６０      取込み回路
６２      コントローラ
６４      処理回路
６６      表示デバイス
６８      補償システム
１００      オシロスコープ
１０５      信号取込みプローブ
１１０      信号取込みプローブ
１１５      ＣＨ１取込み回路
１２０      ＣＨ２取込み回路
１２２      サンプル・クロック発生器
１２４      トリガ回路
１２５      コントローラ
１３０      処理回路
１３５      表示デバイス
１４０      プロセッサ
１４５      サポート回路
１５０      Ｉ／Ｏ回路
１５５      メモリ
１５７      広周波数コンテンツ信号源
２００      信号取込みシステム
２０２      抵抗性中心導体信号ケーブル
２０４      ＢＮＣ入力ノード
２０６      プロービング・ヘッド
２０８      プロービング・チップ回路
２１３      接地コンデンサ
２１６      抵抗性要素
２２０      スイッチング回路
２２２      スイッチング要素
２２４      入力回路
２３４      入力増幅回路
２４０      抵抗−容量性減衰回路網
２４５      フィードバック・ループ回路
２５６      プローブ・メモリ
２５８      信号線兼電力供給線
２６０      ＳＰＩバス
４００      ステージ減衰ラダー
５００      高電圧プローブ
５０２      プローブ・チップ回路
５０６      プロービング・ヘッド
５２０      ケーブル終端回路
５２２      シャント減衰回路
【図１】
0005532247.tif 000004
【図２】
0005532247.tif 000005
【図３】
0005532247.tif 000006
【図４】
0005532247.tif 000007
【図５】
0005532247.tif 000008
【図６】
0005532247.tif 000009
【図７】
0005532247.tif 000010
【図８Ａ】
0005532247.tif 000011
【図８Ｂ】
0005532247.tif 000012
【図９】
0005532247.tif 000013
【図１０】
0005532247.tif 000014