(57)【特許請求の範囲】
【請求項１】
映像信号によって示される輝度レベルに対応した正極性階調電圧及び負極性階調電圧を交互に表示パネルのデータラインに印加する表示パネルの駆動装置であって、
正極性の階調基準電圧及び負極性の階調基準電圧を交互に切り替えて入力ラインに印加し、当該入力ラインに印加された電圧を増幅することにより増幅階調電圧を得る増幅手段と、前記増幅階調電圧に基づいて前記正極性階調電圧及び前記負極性階調電圧を夫々生成する手段と、を有し、
前記増幅手段は、前記階調基準電圧の切り替え直前に、前記正極性階調電圧及び前記負極性階調電圧の内から、切り替え後に前記入力ラインに印加されるべき前記階調基準電圧と同一極性の方を選択して前記入力ラインに印加することを特徴とする表示パネルの駆動装置。
【請求項２】
前記増幅手段は、前記入力ラインに前記正極性階調電圧又は前記負極性階調電圧を印加している間は、前記入力ラインに対する前記階調基準電圧の印加を停止することを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項３】
前記増幅手段は、
前記正極性の階調基準電圧を前記入力ラインに印加する第１スイッチと、
前記負極性の階調基準電圧を前記入力ラインに印加する第２スイッチと、
前記正極性階調電圧を前記入力ラインに印加する第３スイッチと、
前記負極性階調電圧を前記入力ラインに印加する第４スイッチと、
前記入力ラインに印加された電圧を増幅したものを前記増幅階調電圧として生成するアンプと、
極性切替信号が第１レベルから第２レベルに遷移した場合には前記第１、第２及び第４スイッチをオフ状態に設定しつつ前記第３スイッチを所定期間に亘りオン状態に設定した後に、前記第１スイッチをオン状態に切り替える一方、前記極性切替信号が前記第２レベルから前記第１レベルに遷移した場合には前記第１、第２及び第３スイッチをオフ状態に設定しつつ前記第４スイッチを所定期間に亘りオン状態に設定した後に、前記第２スイッチをオン状態に切り替える極性反転制御部と、を有することを特徴とする請求項１又は２記載の表示パネルの駆動装置。
【請求項４】
映像信号によって示される輝度レベルに対応した正極性階調電圧及び負極性階調電圧を交互に表示パネルのデータラインに印加する表示パネルの駆動装置であって、
正極性の階調基準電圧及び負極性の階調基準電圧を交互に入力ラインに印加して当該入力ラインに印加された電圧を増幅することにより第１の増幅階調電圧を得る第１増幅手段と、
前記正極性の階調基準電圧及び前記負極性の階調基準電圧を前記第１増幅部とは異なる位相で交互に入力ラインに印加して当該入力ラインに印加された電圧を増幅することにより第２の増幅階調電圧を得る第２増幅手段と、
前記第１及び第２の増幅階調電圧の内から正極性の電圧を有する方を正極駆動階調電圧として選択する第１選択手段と、
前記第１及び第２の増幅階調電圧の内から負極性の電圧を有する方を負極駆動階調電圧として選択する第２選択手段と、
前記正極駆動階調電圧に基づいて前記正極性階調電圧を生成する正極側階調電圧生成手段と、
前記負極駆動階調電圧に基づいて前記負極性階調電圧を生成する負極側階調電圧生成手段と、を有し、
前記第１増幅手段及び前記第２増幅手段の各々は、前記階調基準電圧の切り替え直前に、前記正極性階調電圧及び前記負極性階調電圧の内から、切り替え後に前記入力ラインに印加されるべき前記階調基準電圧と同一極性の方を選択して前記入力ラインに印加することを特徴とする表示パネルの駆動装置。
【請求項５】
前記第１増幅手段及び前記第２増幅手段の各々は、前記入力ラインに前記正極性階調電圧又は前記負極性階調電圧を印加している間は、前記入力ラインに対する前記階調基準電圧の印加を停止することを特徴とする請求項４記載の表示パネルの駆動装置。
【請求項６】
前記正極性の階調基準電圧を前記入力ラインに印加する第１スイッチと、
前記負極性の階調基準電圧を前記入力ラインに印加する第２スイッチと、
前記正極性階調電圧を前記入力ラインに印加する第３スイッチと、
前記負極性階調電圧を前記入力ラインに印加する第４スイッチと、
前記入力ラインに印加された電圧を増幅したものを前記増幅階調電圧として生成するアンプと、
極性切替信号が第１レベルから第２レベルに遷移した場合には前記第１、第２及び第４スイッチをオフ状態に設定しつつ前記第３スイッチを所定期間に亘りオン状態に設定した後に、前記第１スイッチをオン状態に切り替える一方、前記極性切替信号が前記第２レベルから前記第１レベルに遷移した場合には前記第１、第２及び第３スイッチをオフ状態に設定しつつ前記第４スイッチを所定期間に亘りオン状態に設定した後に、前記第２スイッチをオン状態に切り替える極性反転制御部と、を有することを特徴とする請求項４又は５記載の表示パネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルを駆動する駆動装置、特に、液晶表示パネルのデータラインに入力映像信号に対応した階調電圧を印加する表示パネルの駆動装置に関する。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示パネルには、２次元画面の水平方向に伸張する複数の走査ラインの各々と、２次元画面の垂直方向に伸張する複数のデータラインの各々とが交叉するように配置されている。上記データラインと走査ラインとの交叉部には、画素を担う電極が形成されている。又、液晶表示パネルには、入力映像信号によって表される輝度レベルに対応した電圧をデータラインの各々に印加するドライバが搭載されている。
【０００３】
このようなドライバとして、入力映像信号で表現可能な輝度範囲を６４段階で表す各階調毎の電圧（以下、階調電圧と称する）を生成しておき、これら階調電圧の内から、入力映像信号によって示される輝度レベルに対応した階調電圧を選択してデータラインに印加するものが提案されている（例えば、特許文献１の図１２参照）。かかるドライバにおいては、液晶表示パネルにおける焼き付きに似た画面の劣化を防止するために、階調電圧の極性を一定の周期で反転させるようにした階調電圧生成回路が搭載されている（例えば、特許文献１の図９参照）。この階調電圧生成回路は、正極性の階調基準電圧（ＶＨＰ）及び負極性の階調基準電圧（ＶＨＮ）を一定周期毎に交互に切り替えてアンプの入力ラインに印加するスイッチ（９０２）を備えており、この入力ライン上の電圧を上記アンプによって増幅することにより、極性が一定周期で切り替わる階調電圧を生成するようにしている。
【０００４】
ところで、上記した如きアンプの入力ラインは、正極性の階調基準電圧が印加された直後は正極性の電圧に維持され、負極性の階調基準電圧が印加された直後は負極性の電圧に維持される。よって、その極性切り替え時には、正極性の電圧に維持されていたアンプの入力ラインに負極性の階調基準電圧を印加することになり、又、負極性の電圧に維持されていたアンプの入力ラインに正極性の階調基準電圧を印加することになる。これにより、極性の切り替え直後においてアンプの入力ライン上には一時的な電圧変動が生じる。従って、その影響が階調電圧のリップルとして表れることになり、表示画像の劣化を招くという問題が生じた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３６６１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、表示画質を劣化させることなく、階調電圧の極性反転を行うことが可能な表示パネルの駆動装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明の第１の特徴による表示パネルの駆動装置は、映像信号によって示される輝度レベルに対応した正極性階調電圧及び負極性階調電圧を交互に表示パネルのデータラインに印加する表示パネルの駆動装置であって、正極性の階調基準電圧及び負極性の階調基準電圧を交互に切り替えて入力ラインに印加し、当該入力ラインに印加された電圧を増幅することにより増幅階調電圧を得る増幅手段と、前記増幅階調電圧に基づいて前記正極性階調電圧及び前記負極性階調電圧を夫々生成する手段と、を有し、前記増幅手段は、前記階調基準電圧の切り替え直前に、前記正極性階調電圧及び前記負極性階調電圧の内から、切り替え後に前記入力ラインに印加されるべき前記階調基準電圧と同一極性の方を選択して前記入力ラインに印加する。
【０００８】
又、本発明の第２の特徴による表示パネルの駆動装置は、映像信号によって示される輝度レベルに対応した正極性階調電圧及び負極性階調電圧を交互に表示パネルのデータラインに印加する表示パネルの駆動装置であって、正極性の階調基準電圧及び負極性の階調基準電圧を交互に入力ラインに印加して当該入力ラインに印加された電圧を増幅することにより第１の増幅階調電圧を得る第１増幅手段と、前記正極性の階調基準電圧及び前記負極性の階調基準電圧を前記第１増幅部とは異なる位相で交互に入力ラインに印加して当該入力ラインに印加された電圧を増幅することにより第２の増幅階調電圧を得る第２増幅手段と、前記第１及び第２の増幅階調電圧の内から正極性の電圧を有する方を正極駆動階調電圧として選択する第１選択手段と、前記第１及び第２の増幅階調電圧の内から負極性の電圧を有する方を負極駆動階調電圧として選択する第２選択手段と、前記正極駆動階調電圧に基づいて前記正極性階調電圧を生成する正極側階調電圧生成手段と、前記負極駆動階調電圧に基づいて前記負極性階調電圧を生成する負極側階調電圧生成手段と、を有し、前記第１増幅手段及び前記第２増幅手段の各々は、前記階調基準電圧の切り替え直前に、前記正極性階調電圧及び前記負極性階調電圧の内から、切り替え後に前記入力ラインに印加されるべき前記階調基準電圧と同一極性の方を選択して前記入力ラインに印加する。
【発明の効果】
【０００９】
本発明においては、正極性の階調基準電圧と負極性の階調基準電圧とを交互に単一のアンプの入力ラインに印加するにあたり、階調基準電圧の切り替え直前に、その切り替え後に入力ラインに印加されるべき階調基準電圧と同一極性の階調電圧を入力ラインに印加するようにしている。これにより、階調基準電圧の極性切り替え直前と、切り替え直後との間における入力ライン上での電圧変動の幅が小さくなるので、階調電圧の波形に生じるリップルが低減され、表示画質の劣化を抑制することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明による駆動装置を備えた液晶表示装置の概略構成を示す図である。
【図２】データドライバ１２の内部構成の一例を示す図である。
【図３】図２に示す階調電圧生成部１２２の構成を示す図である。
【図４】極性反転信号生成部ＲＶで生成される極性反転信号ＲＥＶと、極性反転制御部ＲＣで生成される極性反転制御信号ＴＡ〜ＴＤ及びＱＴＡ〜ＱＴＤとを示す図である。
【図５】極性反転制御部ＲＣの構成を示す図である。
【図６】ＶＲＥＦアンプＡＨ１〜ＡＨ５、ＡＬ１〜ＡＬ５各々の内部構成を示す図である。
【図７】正極側ラダー抵抗ＲＨ及び負極側ラダー抵抗ＲＬの内部構成を示す図である。
【図８】階調電圧生成部１２２の内部動作を説明する為の図である。
【発明を実施するための形態】
【００１１】
正極性の階調基準電圧と負極性の階調基準電圧とを交互に単一のアンプの入力ラインに印加することによって得られた増幅階調電圧に基づき、表示パネルのデータラインに印加すべき正極性の階調電圧及び負極性の階調電圧を生成するにあたり、上記階調基準電圧の切り替え直前に、その切り替え後に入力ラインに印加されるべき階調基準電圧と同一極性の階調電圧を入力ラインに印加する。
【実施例】
【００１２】
図１は、本発明による表示パネルの駆動装置を搭載した液晶表示装置の概略構成を示す図である。
【００１３】
図１に示すように、かかる液晶表示装置は、駆動制御部１０、走査ドライバ１１、データドライバ１２、及びカラーＴＦＴ（thin film transistors）液晶パネルとしての表示パネル２０から構成される。
【００１４】
表示パネル２０には、液晶層（図示せぬ）を駆動すべく、夫々が２次元画面の水平方向に伸張するｍ個の走査ラインＳ１〜Ｓｍと、夫々が２次元画面の垂直方向に伸張するｎ個のデータラインとが形成されている。更に、走査ライン及びデータラインの各交叉部の領域（破線にて囲まれた領域）には、画素（赤色画素、緑色画素、又は青色画素）を担う表示セルが形成されている。各表示セルには、走査ラインを介して上記走査ドライバ１１から供給された走査パルスに応じてオン状態になるトランジスタ（図示せぬ）が含まれている。かかるトランジスタは、そのオン状態時において、データラインを介して上記データドライバ１２から供給された駆動パルスを、液晶層を挟む電極（図示せぬ）に印加する。      
【００１５】
駆動制御部１０は、入力映像信号に基づき、各フレーム毎の駆動タイミングを表すフレーム同期信号ＬＳ、及び各種駆動制御信号（後述する）を生成し、これらを走査ドライバ１１及びデータドライバ１２に供給する。更に、駆動制御部１０は、入力映像信号に基づき、各画素毎の輝度レベルを例えば夫々８ビットにて表す画素データＰＤを順次生成し、これをデータドライバ１２に供給する。
【００１６】
走査ドライバ１１は、駆動制御部１０から供給されたフレーム同期信号ＬＳに応じて、所定のピーク電圧を有する走査パルスを生成し、これを表示パネル２０の走査ラインＳ１〜Ｓｍ各々に順次、択一的に印加する。
【００１７】
データドライバ１２は、駆動制御部１０から供給された各画素毎の画素データＰＤ毎に、その画素データＰＤによって示される輝度レベルに対応した階調電圧を有する駆動パルスを生成し、表示パネル２０のデータラインＤ１〜Ｄnに印加する。
【００１８】
図２は、データドライバ１２の内部構成を示す図である。
【００１９】
図２に示すように、データドライバ１２は、データラッチ１２０、階調電圧選択部１２１１〜１２１ｎ、及び階調電圧生成部１２２を備える。
【００２０】
データラッチ１２０は、駆動制御部１０から供給された画素データＰＤを順次取り込み、１水平走査ライン分（ｎ個）の取り込みが為される度に、ｎ個の画素データＰＤ１〜ＰＤｎを夫々階調電圧選択部１２１１〜１２１ｎに供給する。
【００２１】
階調電圧選択部１２１１〜１２１ｎの各々は、階調電圧生成部１２２から供給された正極性の階調電圧ｖｈ０〜ｖｈ６３及び負極性の階調電圧ｖｌ０〜ｖｌ６３の内から、上記画素データＰＤによって示される輝度レベルに対応した階調電圧（絶対値）を有する一対の正極性及び負極性階調電圧（ｖｈ、ｖｌ）を選択する。そして、階調電圧選択部１２１１〜１２１ｎの各々は、上記の如く選択した正極性の階調電圧ｖｈを有する駆動パルスと、上記の如く選択した負極性の階調電圧ｖｌを有する駆動パルスと、を周期的に交互に表示パネル２０のデータラインＤに印加する。例えば、階調電圧選択部１２１１は、最大輝度を示す画素データＰＤ１が供給された場合、正極性の階調電圧ｖｈ０〜ｖｈ６３及び負極性の階調電圧ｖｌ０〜ｖｌ６３の内から、最大輝度に対応した正極性の階調電圧ｖｈ６３及び負極性の階調電圧ｖｌ６３を選択する。そして、階調電圧選択部１２１１は、正極性の階調電圧ｖｈ６３を有する駆動パルスと、負極性の階調電圧ｖｌ６３を有する駆動パルスと、を周期的に交互に表示パネル２０のデータラインＤ１に印加する。このように、正極性の階調電圧ｖｈを有する駆動パルスと、負極性の階調電圧ｖｌを有する駆動パルスと、を周期的に交互に表示パネル２０のデータラインＤに印加することにより、液晶表示パネルにおける焼き付きに似た画面劣化を防止するのである。
【００２２】
図３は、上記した如き正極性の階調電圧ｖｈ０〜ｖｈ６３及び負極性の階調電圧ｖｌ０〜ｖｌ６３を生成する階調電圧生成部１２２の内部構成を示す図である。
【００２３】
図３に示すように、階調電圧生成部１２２は、正極性階調電圧生成部を為すＶＲＥＦアンプＡＨ１〜ＡＨ５、セレクタＳＨ１〜ＳＨ５及び正極側ラダー抵抗ＲＨと、負極性階調電圧生成部を為すＶＲＥＦアンプＡＬ１〜ＡＬ５、セレクタＳＬ１〜ＳＬ５及び負極側ラダー抵抗ＲＬと、極性反転信号生成部ＲＶと、極性反転制御部ＲＣとを備える。
【００２４】
極性反転信号生成部ＲＶは、駆動制御部１０から供給されたフレーム同期信号ＬＳに応じて、図４に示す如く論理レベル１から論理レベル０、又は論理レベル０から論理レベル１に反転する極性反転信号ＲＥＶを生成し、これを極性反転制御部ＲＣ、セレクタＳＨ１〜ＳＨ５及びＳＬ１〜ＳＬ５の各々に供給する。
【００２５】
極性反転制御部ＲＣは、極性反転信号ＲＥＶに応じて極性反転制御信号ＴＡ〜ＴＤ及びＱＴＡ〜ＱＴＤを生成する。
【００２６】
図５は、極性反転制御部ＲＣの内部構成を示す図である。
【００２７】
図５において、遅延回路Ｄ１は、極性反転信号ＲＥＶを所定期間ｄ１だけ遅延させた信号をオアゲートＯＲ１及びアンドゲートＡＤ１に供給する。オアゲートＯＲ１は、極性反転信号ＲＥＶと、この極性反転信号ＲＥＶを所定期間ｄ１だけ遅延させた信号との論理和を求め、その論理和結果を表す信号を極性反転制御信号ＴＡとして出力する。アンドゲートＡＤ１は、極性反転信号ＲＥＶと、この極性反転信号ＲＥＶを所定期間ｄ１だけ遅延させた信号との論理積を求め、その論理積結果を表す信号を極性反転制御信号ＴＢとして出力する。遅延回路Ｄ２は、極性反転信号ＲＥＶを上記所定期間ｄ１よりも短い所定期間ｄ２だけ遅延させた信号をインバータＶ１に供給する。インバータＶ１は、所定期間ｄ２だけ遅延された極性反転信号ＲＥＶの論理レベルを反転させた信号をノアゲートＮＲ１に供給する。ノアゲートＮＲ１は、極性反転信号ＲＥＶの論理レベルを反転させた信号と、極性反転信号ＲＥＶを上記遅延回路Ｄ２を介して所定期間ｄ２だけ遅延させた信号との論理積を求め、その論理積結果を表す信号を極性反転制御信号ＴＣとして出力する。遅延回路Ｄ３は、極性反転信号ＲＥＶを上記所定期間ｄ２だけ遅延させた信号をインバータＶ２に供給する。インバータＶ２は、所定期間ｄ２だけ遅延された極性反転信号ＲＥＶの論理レベルを反転させた信号をナンドゲートＮＤ１に供給する。ナンドゲートＮＤ１は、極性反転信号ＲＥＶの論理レベルを反転させた信号と、極性反転信号ＲＥＶを上記遅延回路Ｄ３を介して所定期間ｄ２だけ遅延させた信号との論理和を求め、その論理和結果を表す信号を極性反転制御信号ＴＤとして出力する。インバータＶ３は、極性反転信号ＲＥＶの論理レベルを反転させた信号を極性反転信号ＲＥＶＩとして、オアゲートＯＲ２、アンドゲートＡＤ２、ノアゲートＮＲ２、ナンドゲートＮＤ２、遅延回路Ｄ４〜Ｄ６の各々に供給する。遅延回路Ｄ４は、極性反転信号ＲＥＶＩを所定期間ｄ１だけ遅延させた信号をオアゲートＯＲ２及びアンドゲートＡＤ２に供給する。オアゲートＯＲ２は、極性反転信号ＲＥＶＩと、この極性反転信号ＲＥＶＩを所定期間ｄ１だけ遅延させた信号との論理和を求め、その論理和結果を表す信号を極性反転制御信号ＱＴＡとして出力する。アンドゲートＡＤ２は、極性反転信号ＲＥＶＩと、この極性反転信号ＲＥＶＩを所定期間ｄ１だけ遅延させた信号との論理積を求め、その論理積結果を表す信号を極性反転制御信号ＱＴＢとして出力する。遅延回路Ｄ５は、極性反転信号ＲＥＶＩを上記所定期間ｄ２だけ遅延させた信号をインバータＶ４に供給する。インバータＶ４は、所定期間ｄ２だけ遅延された極性反転信号ＲＥＶＩの論理レベルを反転させた信号をノアゲートＮＲ２に供給する。ノアゲートＮＲ２は、極性反転信号ＲＥＶＩの論理レベルを反転させた信号と、極性反転信号ＲＥＶＩを上記遅延回路Ｄ５を介して所定期間ｄ２だけ遅延させた信号との論理積を求め、その論理積結果を表す信号を極性反転制御信号ＱＴＣとして出力する。遅延回路Ｄ６は、極性反転信号ＲＥＶＩを上記所定期間ｄ２だけ遅延させた信号をインバータＶ５に供給する。インバータＶ５は、所定期間ｄ２だけ遅延された極性反転信号ＲＥＶＩの論理レベルを反転させた信号をナンドゲートＮＤ２に供給する。ナンドゲートＮＤ２は、極性反転信号ＲＥＶＩの論理レベルを反転させた信号と、極性反転信号ＲＥＶＩを上記遅延回路Ｄ６を介して所定期間ｄ２だけ遅延させた信号との論理和を求め、その論理和結果を表す信号を極性反転制御信号ＱＴＤとして出力する。
【００２８】
上記した構成により、極性反転制御部ＲＣは、極性反転信号生成部ＲＶから供給された極性反転信号ＲＥＶに応じて、図４に示す如きタイミングで論理レベル０から１、論理レベル１から０に遷移する極性反転制御信号ＴＡ〜ＴＤ及びＱＴＡ〜ＱＴＤを生成する。
【００２９】
すなわち、極性反転制御信号ＴＡは、極性反転信号ＲＥＶが論理レベル０から１に切り替わった時には同様に論理レベル０から１に遷移する一方、極性反転信号ＲＥＶが論理レベル１から０に切り替わった時には、所定期間ｄ１だけ経過した後に論理レベル１から０に遷移する。極性反転制御信号ＴＢは、極性反転信号ＲＥＶが論理レベル１から０に切り替わった時には同様に論理レベル１から０に遷移する一方、極性反転信号ＲＥＶが論理レベル０から１に切り替わった時には、所定期間ｄ１だけ経過した後に論理レベル０から１に遷移する。極性反転制御信号ＴＣは、極性反転信号ＲＥＶが論理レベル１から０に切り替わった時にのみ、所定期間ｄ２に亘り論理レベル１となる。極性反転制御信号ＴＤは、極性反転信号ＲＥＶが論理レベル０から１に切り替わった時にのみ、所定期間ｄ２に亘り論理レベル１となる。又、極性反転制御信号ＱＴＡは、極性反転信号ＲＥＶＩが論理レベル０から１に切り替わった時には同様に論理レベル０から１に遷移する一方、極性反転信号ＲＥＶＩが論理レベル１から０に切り替わった時には、所定期間ｄ１だけ経過した後に論理レベル１から０に遷移する。極性反転制御信号ＱＴＢは、極性反転信号ＲＥＶＩが論理レベル１から０に切り替わった時には同様に論理レベル１から０に遷移する一方、極性反転信号ＲＥＶＩが論理レベル０から１に切り替わった時には、所定期間ｄ１だけ経過した後に論理レベル０から１に遷移する。極性反転制御信号ＱＴＣは、極性反転信号ＲＥＶＩが論理レベル１から０に切り替わった時にのみ、所定期間ｄ２に亘り論理レベル１となる。極性反転制御信号ＱＴＤは、極性反転信号ＲＥＶＩが論理レベル０から１に切り替わった時にのみ、所定期間ｄ２に亘り論理レベル１となる。
【００３０】
極性反転制御部ＲＣは、かかる極性反転制御信号ＴＡ〜ＴＤをＶＲＥＦアンプＡＨ１〜ＡＨ５の各々に供給すると共に、極性反転制御信号ＱＴＡ〜ＱＴＤをＶＲＥＦアンプＡＬ１〜ＡＬ５の各々に供給する。
【００３１】
ＶＲＥＦアンプＡＨ１〜ＡＨ５及びＡＬ１〜ＡＬ５の各々には、入力映像信号によって表現可能な全輝度範囲を第０階調〜第６３階調の６４段階に区切った際の第６３階調、第５５階調、第３１階調、第７階調、第０階調に夫々対応した正極性の階調基準電圧ＶＨ６３、ＶＨ５５、ＶＨ３１、ＶＨ７、ＶＨ０、並びに負極性の階調基準電圧ＶＬ６３、ＶＬ５５、ＶＬ３１、ＶＬ７、ＶＬ０が固定供給されている。
【００３２】
すなわち、図３に示すように、ＶＲＥＦアンプＡＨ１にはＶＨ６３及びＶＬ６３が夫々固定供給されており、ＶＲＥＦアンプＡＨ２にはＶＨ５５及びＶＬ５５が夫々固定供給されている。又、ＶＲＥＦアンプＡＨ３にはＶＨ３１及びＶＬ３１が夫々固定供給されており、ＶＲＥＦアンプＡＨ４にはＶＨ７及びＶＬ７が夫々固定供給されている。又、ＶＲＥＦアンプＡＨ５にはＶＨ０及びＶＬ０が夫々固定供給されている。又、ＶＲＥＦアンプＡＬ１にはＶＬ６３及びＶＨ６３が夫々固定供給されており、ＶＲＥＦアンプＡＬ２にはＶＬ５５及びＶＨ５５が夫々固定供給されている。又、ＶＲＥＦアンプＡＬ３にはＶＬ３１及びＶＨ３１が夫々固定供給されており、ＶＲＥＦアンプＡＬ４にはＶＬ７及びＶＨ７が夫々固定供給されている。更に、ＶＲＥＦアンプＡＬ５にはＶＬ０及びＶＨ０が夫々固定供給されている。
【００３３】
ＶＲＥＦアンプＡＨ１〜ＡＨ５及びＡＬ１〜ＡＬ５は、夫々同一の内部構成を有する。
【００３４】
図６は、ＶＲＥＦアンプＡＨ１〜ＡＨ５及びＡＬ１〜ＡＬ５各々の内部構成の一例を示す図である。
【００３５】
図６に示すように、ＶＲＥＦアンプＡＨ及びＡＬの各々は、第１〜第４のスイッチ素子としてのトランスミッションゲートＴＧ１〜ＴＧ４と、インバータＶ１１〜Ｖ１４と、ボルテージフォロア回路からなるオペアンプＡＭＰと、からなる。
【００３６】
トランスミッションゲートＴＧ１には、正極性の階調基準電圧ＶＨ（ＶＨ６３、ＶＨ５５、ＶＨ３１、ＶＨ７又はＶＨ０）が固定供給されている。又、トランスミッションゲートＴＧ１のｐチャネルゲート端には、極性反転制御信号ＴＡ（ＱＴＡ）が供給されており、そのｎチャネルゲート端には、極性反転制御信号ＴＡ（ＱＴＡ）の論理レベルがインバータＶ１１によって論理反転された信号が供給されている。これにより、トランスミッションゲートＴＧ１は、極性反転制御信号ＴＡ（ＱＴＡ）が論理レベル１である間はオフ状態となる一方、論理レベル０である間はオン状態となって、上記した如く固定供給されている階調基準電圧ＶＨを入力ラインＬ１に印加する。
【００３７】
トランスミッションゲートＴＧ２には、負極性の階調基準電圧ＶＬ（ＶＬ６３、ＶＬ５５、ＶＬ３１、ＶＬ７又はＶＬ０）が固定供給されている。又、トランスミッションゲートＴＧ２のｎチャネルゲート端には、極性反転制御信号ＴＢ（ＱＴＢ）が供給されており、そのｐチャネルゲート端には、極性反転制御信号ＴＢ（ＱＴＢ）の論理レベルがインバータＶ１２によって論理反転された信号が供給されている。これにより、トランスミッションゲートＴＧ２は、極性反転制御信号ＴＢ（ＱＴＢ）が論理レベル０である間はオフ状態となる一方、論理レベル１である間はオン状態となって、上記した如く固定供給されている負極性の階調基準電圧ＶＬを入力ラインＬ１に印加する。
【００３８】
トランスミッションゲートＴＧ３には、正極側ラダー抵抗ＲＨによって生成（後述する）された正極性の階調電圧ｖｈ（ｖｈ６３、ｖｈ５５、ｖｈ３１、ｖｈ７又はｖｈ０）が供給されている。又、トランスミッションゲートＴＧ３のｎチャネルゲート端には、極性反転制御信号ＴＣ（ＱＴＣ）が供給されており、そのｐチャネルゲート端には、極性反転制御信号ＴＣ（ＱＴＣ）の論理レベルがインバータＶ１３によって論理反転された信号が供給されている。これにより、トランスミッションゲートＴＧ３は、極性反転制御信号ＴＣ（ＱＴＣ）が論理レベル０である間はオフ状態となる一方、論理レベル１である間はオン状態となって、上記した如く供給されている正極性の階調電圧ｖｈを入力ラインＬ１に印加する。
【００３９】
トランスミッションゲートＴＧ４には、負極側ラダー抵抗ＲＬによって生成（後述する）された負極性の階調電圧ｖｌ（ｖｌ６３、ｖｌ５５、ｖｌ３１、ｖｌ７又はｖｌ０）が供給されている。又、トランスミッションゲートＴＧ４のｎチャネルゲート端には、極性反転制御信号ＴＤ（ＱＴＤ）が供給されており、そのｐチャネルゲート端には、極性反転制御信号ＴＤ（ＱＴＤ）の論理レベルがインバータＶ１４によって論理反転された信号が供給されている。これにより、トランスミッションゲートＴＧ４は、極性反転制御信号ＴＤ（ＱＴＤ）が論理レベル０である間はオフ状態となる一方、論理レベル１である間はオン状態となって、上記した如く供給されている負極性の階調電圧ｖｌを入力ラインＬ１に印加する。
【００４０】
オペアンプＡＭＰは、入力ラインＬ１に印加された電圧（ＶＨ、ＶＬ、ｖｈ又はｖｌ）と等しい電圧値を有する増幅階調電圧ＶＸ（ＶＹ）を生成する。
【００４１】
よって、かかる構成により、ＶＲＥＦアンプＡＨ１は、階調基準電圧ＶＨ６３、ＶＬ６３、階調電圧ｖｈ６３及びｖｌ６３の内の１つを、図４に示す如き極性反転制御信号ＴＡ〜ＴＤに応じたタイミングで選択し、選択した階調電圧と等しい電圧を有する増幅階調電圧ＶＸ６３をセレクタＳＨ１及びＳＬ１の各々に供給する。ＶＲＥＦアンプＡＨ２は、階調基準電圧ＶＨ５５、ＶＬ５５、階調電圧ｖｈ５５及びｖｌ５５の内の１つを、図４に示す如き極性反転制御信号ＴＡ〜ＴＤに応じたタイミングで選択し、選択した階調電圧と等しい電圧を有する増幅階調電圧ＶＸ５５をセレクタＳＨ２及びＳＬ２の各々に供給する。ＶＲＥＦアンプＡＨ３は、階調基準電圧ＶＨ３１、ＶＬ３１、階調電圧ｖｈ３１及びｖｌ３１の内の１つを、図４に示す如き極性反転制御信号ＴＡ〜ＴＤに応じたタイミングで選択し、選択した階調電圧と等しい電圧を有する増幅階調電圧ＶＸ３１をセレクタＳＨ３及びＳＬ３の各々に供給する。ＶＲＥＦアンプＡＨ４は、階調基準電圧ＶＨ７、ＶＬ７、階調電圧ｖｈ７及びｖｌ７の内の１つを、図４に示す如き極性反転制御信号ＴＡ〜ＴＤに応じたタイミングで選択し、選択した階調電圧と等しい電圧を有する増幅階調電圧ＶＸ７をセレクタＳＨ４及びＳＬ４の各々に供給する。ＶＲＥＦアンプＡＨ５は、階調基準電圧ＶＨ０、ＶＬ０、階調電圧ｖｈ０及びｖｌ０の内の１つを、図４に示す如き極性反転制御信号ＴＡ〜ＴＤに応じたタイミングで選択し、選択した階調電圧と等しい電圧を有する増幅階調電圧ＶＸ０をセレクタＳＨ５及びＳＬ５の各々に供給する。ＶＲＥＦアンプＡＬ１は、階調基準電圧ＶＨ６３、ＶＬ６３、階調電圧ｖｈ６３及びｖｌ６３の内の１つを、図４に示す如き極性反転制御信号ＱＴＡ〜ＱＴＤに応じたタイミングで選択し、選択した階調電圧と等しい電圧を有する増幅階調電圧ＶＹ６３をセレクタＳＨ１及びＳＬ１の各々に供給する。ＶＲＥＦアンプＡＬ２は、階調基準電圧ＶＨ５５、ＶＬ５５、階調電圧ｖｈ５５及びｖｌ５５の内の１つを、図４に示す如き極性反転制御信号ＱＴＡ〜ＱＴＤに応じたタイミングで選択し、選択した階調電圧と等しい電圧を有する増幅階調電圧ＶＹ５５をセレクタＳＨ２及びＳＬ２の各々に供給する。ＶＲＥＦアンプＡＬ３は、階調基準電圧ＶＨ３１、ＶＬ３１、階調電圧ｖｈ３１及びｖｌ３１の内の１つを、図４に示す如き極性反転制御信号ＱＴＡ〜ＱＴＤに応じたタイミングで選択し、選択した階調電圧と等しい電圧を有する増幅階調電圧ＶＹ３１をセレクタＳＨ３及びＳＬ３の各々に供給する。ＶＲＥＦアンプＡＬ４は、階調基準電圧ＶＨ７、ＶＬ７、階調電圧ｖｈ７及びｖｌ７の内の１つを、図４に示す如き極性反転制御信号ＱＴＡ〜ＱＴＤに応じたタイミングで選択し、選択した階調電圧と等しい電圧を有する増幅階調電圧ＶＹ７をセレクタＳＨ４及びＳＬ４の各々に供給する。ＶＲＥＦアンプＡＬ５は、階調基準電圧ＶＨ０、ＶＬ０、階調電圧ｖｈ０及びｖｌ０の内の１つを、図４に示す如き極性反転制御信号ＱＴＡ〜ＱＴＤに応じたタイミングで選択し、選択した階調電圧と等しい電圧を有する増幅階調電圧ＶＹ０をセレクタＳＨ５及びＳＬ５の各々に供給する。
【００４２】
セレクタＳＨ１は、上記極性反転信号ＲＥＶの論理レベルに応じて、上記増幅階調電圧ＶＹ６３及びＶＸ６３の内の一方を選択する。すなわち、極性反転信号ＲＥＶが論理レベル１である場合にはＶＸ６３を選択し、極性反転信号ＲＥＶが論理レベル０である場合にはＶＹ６３を選択する。そして、セレクタＳＨ１は、選択した方を正極駆動階調電圧ＧＨ６３として正極側ラダー抵抗ＲＨに供給する。セレクタＳＨ２は、上記極性反転信号ＲＥＶの論理レベルに応じて、上記増幅階調電圧ＶＹ５５及びＶＸ５５の内の一方を選択する。すなわち、極性反転信号ＲＥＶが論理レベル１である場合にはＶＸ５５を選択し、極性反転信号ＲＥＶが論理レベル０である場合にはＶＹ５５を選択する。そして、セレクタＳＨ２は、選択した方を正極駆動階調電圧ＧＨ５５として正極側ラダー抵抗ＲＨに供給する。セレクタＳＨ３は、上記極性反転信号ＲＥＶの論理レベルに応じて、上記増幅階調電圧ＶＹ３１及びＶＸ３１の内の一方を選択する。すなわち、極性反転信号ＲＥＶが論理レベル１である場合にはＶＸ３１を選択し、極性反転信号ＲＥＶが論理レベル０である場合にはＶＹ３１を選択する。そして、セレクタＳＨ３は、選択した方を正極駆動階調電圧ＧＨ３１として正極側ラダー抵抗ＲＨに供給する。セレクタＳＨ４は、上記極性反転信号ＲＥＶの論理レベルに応じて、上記増幅階調電圧ＶＹ７及びＶＸ７の内の一方を選択する。すなわち、極性反転信号ＲＥＶが論理レベル１である場合にはＶＸ７を選択し、極性反転信号ＲＥＶが論理レベル０である場合にはＶＹ７を選択する。そして、セレクタＳＨ４は、選択した方を正極駆動階調電圧ＧＨ７として正極側ラダー抵抗ＲＨに供給する。セレクタＳＨ５は、上記極性反転信号ＲＥＶの論理レベルに応じて、上記増幅階調電圧ＶＹ０及びＶＸ０の内の一方を選択する。すなわち、極性反転信号ＲＥＶが論理レベル１である場合にはＶＸ０を選択し、極性反転信号ＲＥＶが論理レベル０である場合にはＶＹ０を選択する。そして、セレクタＳＨ５は、選択した方を正極駆動階調電圧ＧＨ０として正極側ラダー抵抗ＲＨに供給する。
【００４３】
正極側ラダー抵抗ＲＨは、図７に示すように、夫々直列に接続された６３個の抵抗Ｒ１〜Ｒ６３から構成される。正極側ラダー抵抗ＲＨにおける抵抗Ｒ１の一端にはセレクタＳＨ５から供給された正極駆動階調電圧ＧＨ０が印加され、抵抗Ｒ１の他端には抵抗Ｒ２の一端が接続されている。又、正極側ラダー抵抗ＲＨにおける抵抗Ｒ７及びＲ８同士の接続点にはセレクタＳＨ４から供給された正極駆動階調電圧ＧＨ７が印加されており、抵抗Ｒ３１及びＲ３２同士の接続点にはセレクタＳＨ３から供給された正極駆動階調電圧ＧＨ３１が印加されており、抵抗Ｒ５５及びＲ５５同士の接続点にはセレクタＳＨ２から供給された正極駆動階調電圧ＧＨ５５が印加されている。更に、正極側ラダー抵抗ＲＨでは、抵抗Ｒ６２と抵抗Ｒ６３の一端とが互いに接続されており、抵抗Ｒ６３の他端にはセレクタＳＨ１から供給された正極駆動階調電圧ＧＨ６３が印加されている。このように、正極側ラダー抵抗ＲＨにおける５箇所の接続点に印加された正極駆動階調電圧ＧＨ０、ＧＨ７、ＧＨ３１、ＧＨ５５及びＧＨ６３に応じて、低抗Ｒ１〜Ｒ６３各々の接続点には、夫々異なる電圧値を有する正極性の６４階調分の階調電圧ｖｈ０〜ｖｈ６３が生成され、階調電圧選択部１２１１〜１２１ｎの各々に供給される。すなわち、正極側ラダー抵抗ＲＨにより、入力映像信号によって表現可能な輝度範囲を６４段階に区切って表す第０〜第６３階調の各々に対応した階調電圧として、正極性の階調電圧ｖｈ０〜ｖｈ６３が生成されるのである。尚、これら正極性の階調電圧ｖｈ０〜ｖｈ６３の内のｖｈ６３はＶＲＥＦアンプＡＨ１及びＡＬ１の各々に供給され、階調電圧ｖｈ５５はＶＲＥＦアンプＡＨ２及びＡＬ２の各々に供給される。又、正極側ラダー抵抗ＲＨにおいて生成された正極性の階調電圧ｖｈ３１はＶＲＥＦアンプＡＨ３及びＡＬ３の各々に供給され、階調電圧ｖｈ７はＶＲＥＦアンプＡＨ４及びＡＬ４の各々に供給され、階調電圧ｖｈ０はＶＲＥＦアンプＡＨ５及びＡＬ５の各々に供給される。
【００４４】
セレクタＳＬ１は、上記極性反転信号ＲＥＶの論理レベルに応じて、上記増幅階調電圧ＶＹ６３及びＶＸ６３の内の一方を選択する。すなわち、極性反転信号ＲＥＶが論理レベル１である場合にはＶＹ６３を選択し、極性反転信号ＲＥＶが論理レベル０である場合にはＶＸ６３を選択する。そして、セレクタＳＬ１は、選択した方を負極駆動階調電圧ＧＬ６３として負極側ラダー抵抗ＲＬに供給する。セレクタＳＬ２は、上記極性反転信号ＲＥＶの論理レベルに応じて、上記増幅階調電圧ＶＹ５５及びＶＸ５５の内の一方を選択する。すなわち、極性反転信号ＲＥＶが論理レベル１である場合にはＶＹ５５を選択し、極性反転信号ＲＥＶが論理レベル０である場合にはＶＸ５５を選択する。そして、セレクタＳＬ２は、選択した方を負極駆動階調電圧ＧＬ５５として負極側ラダー抵抗ＲＬに供給する。セレクタＳＬ３は、上記極性反転信号ＲＥＶの論理レベルに応じて、上記増幅階調電圧ＶＹ３１及びＶＸ３１の内の一方を選択する。すなわち、極性反転信号ＲＥＶが論理レベル１である場合にはＶＹ３１を選択し、極性反転信号ＲＥＶが論理レベル０である場合にはＶＸ３１を選択する。そして、セレクタＳＬ３は、選択した方を負極駆動階調電圧ＧＬ３１として負極側ラダー抵抗ＲＬに供給する。セレクタＳＬ４は、上記極性反転信号ＲＥＶの論理レベルに応じて、上記増幅階調電圧ＶＹ７及びＶＸ７の内の一方を選択する。すなわち、極性反転信号ＲＥＶが論理レベル１である場合にはＶＹ７を選択し、極性反転信号ＲＥＶが論理レベル０である場合にはＶＸ７を選択する。そして、セレクタＳＬ４は、選択した方を負極駆動階調電圧ＧＬ７として負極側ラダー抵抗ＲＬに供給する。セレクタＳＬ５は、上記極性反転信号ＲＥＶの論理レベルに応じて、上記増幅階調電圧ＶＹ０及びＶＸ０の内の一方を選択する。すなわち、極性反転信号ＲＥＶが論理レベル１である場合にはＶＹ０を選択し、極性反転信号ＲＥＶが論理レベル０である場合にはＶＸ０を選択する。そして、セレクタＳＬ５は、選択した方を負極駆動階調電圧ＧＬ０として負極側ラダー抵抗ＲＬに供給する。
【００４５】
負極側ラダー抵抗ＲＬは、図７に示す如き正極側ラダー抵抗ＲＨと同一の内部構成を有する。負極側ラダー抵抗ＲＬにおける抵抗Ｒ１の一端にはセレクタＳＬ５から供給された負極駆動階調電圧ＧＬ０が印加され、抵抗Ｒ１の他端には抵抗Ｒ２の一端が接続されている。又、負極側ラダー抵抗ＲＬにおける抵抗Ｒ７及びＲ８同士の接続点にはセレクタＳＬ４から供給された負極駆動階調電圧ＧＬ７が印加されており、抵抗Ｒ３１及びＲ３２同士の接続点にはセレクタＳＬ３から供給された負極駆動階調電圧ＧＬ３１が印加されており、抵抗Ｒ５５及びＲ５５同士の接続点にはセレクタＳＬ２から供給された負極駆動階調電圧ＧＬ５５が印加されている。更に、負極側ラダー抵抗ＲＬでは、抵抗Ｒ６２と抵抗Ｒ６３の一端とが互いに接続されており、抵抗Ｒ６３の他端にはセレクタＳＬ１から供給された負極駆動階調電圧ＧＬ６３が印加されている。このように、負極側ラダー抵抗ＲＬにおける５箇所の接続点に印加された負極駆動階調電圧ＧＬ０、ＧＬ７、ＧＬ３１、ＧＬ５５及びＧＬ６３に応じて、低抗Ｒ１〜Ｒ６３各々の接続点には、夫々異なる電圧値を有する負極性の６４階調分の階調電圧ｖｌ０〜ｖｌ６３が生成され、階調電圧選択部１２１１〜１２１ｎの各々に供給される。すなわち、負極側ラダー抵抗ＲＬにより、入力映像信号によって表現可能な輝度範囲を６４段階に区切って表す第０〜第６３階調の各々に対応した階調電圧として、負極性の階調電圧ｖｌ０〜ｖｌ６３が生成されるのである。尚、これら負極性の階調電圧ｖｌ０〜ｖｌ６３の内のｖｌ６３はＶＲＥＦアンプＡＨ１及びＡＬ１の各々に供給され、階調電圧ｖｌ５５はＶＲＥＦアンプＡＨ２及びＡＬ２の各々に供給される。又、負極側ラダー抵抗ＲＬにおいて生成された負極性の階調電圧ｖｌ３１はＶＲＥＦアンプＡＨ３及びＡＬ３の各々に供給され、階調電圧ｖｌ７はＶＲＥＦアンプＡＨ４及びＡＬ４の各々に供給され、階調電圧ｖｌ０はＶＲＥＦアンプＡＨ５及びＡＬ５の各々に供給される。
【００４６】
以下に、図３に示す構成からなる階調電圧生成部１２２の内部動作について、第６３階調の階調電圧、つまり正極性の階調電圧ｖｈ６３及び負極性の階調電圧ｖｌ６３の生成を担うセレクタＳＨ１、ＳＬ１、ＶＲＥＦアンプＡＨ１及びＡＬ１を抜粋して説明する。
【００４７】
ＶＲＥＦアンプＡＨ１のトランスミッションゲートＴＧ１〜ＴＧ４の各々は、極性反転信号ＲＥＶに基づいて生成された極性反転制御信号ＴＡ〜ＴＤに応じて、図８に示すタイミングでオン状態からオフ状態、又はオン状態からオフ状態に遷移する。この際、極性反転信号ＲＥＶが論理レベル０の状態にある間において、論理レベル０の極性反転制御信号ＴＡに応じてトランスミッションゲートＴＧ１がオン状態となり、正極性の階調基準電圧ＶＨ６３が入力ラインＬ１を介してオペアンプＡＭＰに供給される。よって、この間、ＶＲＥＦアンプＡＨ１は、図８に示す如く、正極性の階調基準電圧ＶＨ６３と等しい電圧を有する増幅階調電圧ＶＸ６３を生成する。一方、極性反転信号ＲＥＶが論理レベル１の状態にある間は、論理レベル１の極性反転制御信号ＴＢに応じてトランスミッションゲートＴＧ２がオン状態となり、負極性の階調基準電圧ＶＬ６３が入力ラインＬ１を介してオペアンプＡＭＰに供給される。よって、この間、ＶＲＥＦアンプＡＨ１は、図８に示すように負極性の階調基準電圧ＶＬ６３と等しい電圧を有する増幅階調電圧ＶＸ６３を生成する。
【００４８】
ところで、図８に示すように、極性反転信号ＲＥＶが論理レベル１から０に遷移した時点から所定期間ｄ１経過するまでの間は、トランスミッションゲートＴＧ１及びＴＧ２は共にオフ状態となり、ＴＧ３が所定期間ｄ２（ｄ２＜ｄ１）に亘りオン状態となる。よって、この間、正極側ラダー抵抗ＲＨにて生成された正極性の階調電圧ｖｈ６３が入力ラインＬ１を介してオペアンプＡＭＰに供給される。これにより、ＶＲＥＦアンプＡＨ１は、図８に示すように、正極性の階調電圧ｖｈ６３と等しい電圧を有する増幅階調電圧ＶＸ６３を生成する。又、図８に示すように、極性反転信号ＲＥＶが論理レベル０から１に遷移した時点から所定期間ｄ１経過するまでの間は、トランスミッションゲートＴＧ１及びＴＧ２は共にオフ状態となり、ＴＧ４が所定期間ｄ２（ｄ２＜ｄ１）に亘りオン状態となる。よって、この間、負極側ラダー抵抗ＲＬにて生成された負極性の階調電圧ｖｌ６３が入力ラインＬ１を介してオペアンプＡＭＰに供給される。これにより、ＶＲＥＦアンプＡＨ１は、図８に示すように、負極性の階調電圧ｖｌ６３と等しい電圧を有する増幅階調電圧ＶＸ６３を生成する。
【００４９】
このように、ＶＲＥＦアンプＡＨ１は、極性反転信号ＲＥＶが論理レベル０である間は正極性の階調電圧（ｖｈ６３、ＶＨ６３）を有する増幅階調電圧ＶＸ６３を生成する一方、極性反転信号ＲＥＶが論理レベル１である間は負極性の階調電圧（ｖｌ６３、ＶＬ６３）を有する増幅階調電圧ＶＸ６３を生成する。すなわち、ＶＲＥＦアンプＡＨ１は、極性反転信号ＲＥＶに応じて、正極性の階調電圧（ｖｈ６３、ＶＨ６３）及び負極性の階調電圧（ｖｌ６３、ＶＬ６３）を交互に出力するのである。
【００５０】
ＶＲＥＦアンプＡＬ１のトランスミッションゲートＴＧ１〜ＴＧ４の各々は、極性反転信号ＲＥＶに基づいて生成された極性反転制御信号ＱＴＡ〜ＱＴＤに応じて、図８に示すタイミングでオン状態からオフ状態、又はオン状態からオフ状態に遷移する。この際、極性反転信号ＲＥＶが論理レベル０の状態にある間において、論理レベル１の極性反転制御信号ＴＢに応じてトランスミッションゲートＴＧ２がオン状態となり、負極性の階調基準電圧ＶＬ６３が入力ラインＬ１を介してオペアンプＡＭＰに供給される。よって、この間、ＶＲＥＦアンプＡＬ１は、図８に示す如く、負極性の階調基準電圧ＶＬ６３と等しい電圧を有する増幅階調電圧ＶＹ６３を生成する。一方、極性反転信号ＲＥＶが論理レベル１の状態にある間は、論理レベル０の極性反転制御信号ＱＴＡに応じてトランスミッションゲートＴＧ１がオン状態となり、正極性の階調基準電圧ＶＨ６３が入力ラインＬ１を介してオペアンプＡＭＰに供給される。よって、この間、ＶＲＥＦアンプＡＬ１は、図８に示すように正極性の階調基準電圧ＶＨ６３と等しい電圧を有する増幅階調電圧ＶＹ６３を生成する。
【００５１】
ところで、図８に示すように、極性反転信号ＲＥＶが論理レベル１から０に遷移した時点から所定期間ｄ１経過するまでの間は、トランスミッションゲートＴＧ１及びＴＧ２は共にオフ状態となり、ＴＧ４が所定期間ｄ２（ｄ２＜ｄ１）に亘りオン状態となる。よって、この間、負極側ラダー抵抗ＲＬにて生成された負極性の階調電圧ｖｌ６３が入力ラインＬ１を介してオペアンプＡＭＰに供給される。これにより、ＶＲＥＦアンプＡＬ１は、図８に示すように、負極性の階調電圧ｖｌ６３と等しい電圧を有する増幅階調電圧ＶＹ６３を生成する。又、図８に示すように、極性反転信号ＲＥＶが論理レベル０から１に遷移した時点から所定期間ｄ１経過するまでの間は、トランスミッションゲートＴＧ１及びＴＧ２は共にオフ状態となり、ＴＧ３が所定期間ｄ２（ｄ２＜ｄ１）に亘りオン状態となる。よって、この間、正極側ラダー抵抗ＲＨにて生成された正極性の階調電圧ｖｈ６３が入力ラインＬ１を介してオペアンプＡＭＰに供給される。これにより、ＶＲＥＦアンプＡＬ１は、図８に示すように、正極性の階調電圧ｖｈ６３と等しい電圧を有する増幅階調電圧ＶＹ６３を生成する。
【００５２】
このように、ＶＲＥＦアンプＡＬ１は、極性反転信号ＲＥＶが論理レベル０である間は負極性の階調電圧（ｖｌ６３、ＶＬ６３）を有する増幅階調電圧ＶＸ６３を生成する一方、極性反転信号ＲＥＶが論理レベル１である間は正極性の階調電圧（ｖｈ６３、ＶＨ６３）を有する増幅階調電圧ＶＸ６３を生成する。すなわち、ＶＲＥＦアンプＡＬ１は、極性反転信号ＲＥＶに応じて、正極性の階調電圧（ｖｈ６３、ＶＨ６３）及び負極性の階調電圧（ｖｌ６３、ＶＬ６３）を交互に出力するのである。
【００５３】
そして、ＶＲＥＦアンプＡＨ１及びＡＬ１において生成された増幅階調電圧ＶＸ６３及びＶＹ６３は共にセレクタＳＨ１及びＳＬ１の各々に供給される。この際、セレクタＳＨ１は、極性反転信号ＲＥＶが論理レベル０である間は増幅階調電圧ＶＸ６３及びＶＹ６３の内からＶＸ６３を選択する一方、極性反転信号ＲＥＶが論理レベル１である間は増幅階調電圧ＶＹ６３を選択し、選択した方を正極駆動階調電圧ＧＨ６３として正極側ラダー抵抗ＲＨに供給する。よって、セレクタＳＨ１は、図８に示すように、極性反転信号ＲＥＶの論理レベルに拘わらず、常に、正極性の階調電圧（ｖｈ６３、ＶＨ６３）を有する正極駆動階調電圧ＧＨ６３を正極側ラダー抵抗ＲＨに供給する。一方、セレクタＳＬ１は、極性反転信号ＲＥＶが論理レベル０である間は増幅階調電圧ＶＸ６３及びＶＹ６３の内からＶＹ６３を選択する一方、極性反転信号ＲＥＶが論理レベル１である間は増幅階調電圧ＶＸ６３を選択し、選択した方を負極駆動階調電圧ＧＬ６３として負極側ラダー抵抗ＲＬに供給する。よって、セレクタＳＬ１は、図８に示すように、極性反転信号ＲＥＶの論理レベルに拘わらず、常に、負極性の階調電圧（ｖｌ６３、ＶＬ６３）を有する負極駆動階調電圧ＧＬ６３を負極側ラダー抵抗ＲＬに供給する。
【００５４】
以上の如く、階調電圧生成部１２２は、正極性の階調基準電圧ＶＨ及び負極性の階調基準電圧ＶＬを交互に増幅したものを増幅階調電圧ＶＸとして得るＶＲＥＦアンプＡＨと、これら階調基準電圧ＶＨ及びＶＬを、ＶＲＥＦアンプＡＨとは異なる位相にて交互に増幅したものを増幅階調電圧ＶＹとして得るＶＲＥＦアンプＡＬと、を備えている。この際、階調電圧生成部１２２では、セレクタＳＨにてＶＲＥＦアンプＡＨ及びＡＬ各々の出力を交互に選択することにより正極性の階調電圧のみを抽出し、セレクタＳＬにてＶＲＥＦアンプＡＨ及びＡＬ各々の出力を交互に選択することにより負極性の階調電圧のみを抽出するようにしている。
【００５５】
ここで、図６に示す如く、ＶＲＥＦアンプＡＨ及びＡＬの各々に搭載されている単一のオペアンプＡＭＰには、入力ラインＬ１を介して正極性の階調基準電圧ＶＨ及び負極性の階調基準電圧ＶＬが交互に供給されることになる。よって、正極性の階調電圧及び負極性の階調電圧間でのオフセットを低減させることが可能となる。
【００５６】
ところで、ＶＲＥＦアンプＡＨ及びＡＬにおいて、オペアンプＡＭＰの入力ラインＬ１は、正極性の階調基準電圧ＶＨから負極性の階調基準電圧ＶＬに切り替える直前では、階調基準電圧ＶＨの状態に維持されている。又、負極性の階調基準電圧ＶＬから正極性の階調基準電圧ＶＨに切り替える直前では、階調基準電圧ＶＬの状態に維持されている。従って、階調基準電圧ＶＨからＶＬへの切り替えによって、入力ラインＬ１には負極性の階調基準電圧ＶＬが印加されるが、その直前まで入力ラインＬ１に維持されていた正極性の階調基準電圧ＶＨの影響により、一時的に電圧が正側に変動する。又、階調基準電圧ＶＬからＶＨへの切り替え時には、正極性の階調基準電圧ＶＨが入力ラインＬ１に印加されるが、その直前まで入力ラインＬ１に維持されていた負極性の階調基準電圧ＶＬの影響により、一時的に電圧が負側に変動する。よって、上記した如き階調基準電圧（ＶＨ、ＶＬ）の極性切り替え時点で入力ラインＬ１上に生じる電圧変動に伴い、オペアンプＡＭＰから出力される駆動階調電圧（ＧＨ、ＧＬ）波形には一時的にリップルが発生し、表示画質の劣化を招く虞がある。
【００５７】
そこで、このようなリップルを低減させるべく、ＶＲＥＦアンプＡＨ及びＡＬでは、図６に示す如き、正極性の階調電圧ｖｈ及び負極性の階調電圧ｖｌを入力ラインＬ１に印加するトランスミッションゲートＴＧ３及びＴＧ４を設け、ＴＧ１〜ＴＧ４を図８に示す如くオンオフ制御するようにしている。
【００５８】
すなわち、極性反転信号ＲＥＶが論理レベル１から０に切り替わった時には、ＶＲＥＦアンプＡＨでは、先ず、トランスミッションゲートＴＧ１及びＴＧ２を共にオフ状態に設定する。この際、入力ラインＬ１は、その切り替え直前の状態、つまり負極性の階調基準電圧ＶＬに維持された状態になっている。次に、所定期間ｄ２に亘り、トランスミッションゲートＴＧ３をオン状態に設定する。これにより、ＴＧ３を介して正極性の階調電圧ｖｈが入力ラインＬ１に印加される。よって、入力ラインＬ１は、負極性の階調基準電圧ＶＬの状態から正極性の階調電圧ｖｈの状態に遷移する。そして、上記所定期間ｄ２の経過後、トランスミッションゲートＴＧ１をオン状態に設定することにより、正極性の階調基準電圧ＶＨを入力ラインＬ１に印加する。つまり、所定期間ｄ２に亘り正極性の階調電圧ｖｈの状態に維持されていた入力ラインＬ１に、正極性の階調基準電圧ＶＨを印加するのである。
【００５９】
引き続き、極性反転信号ＲＥＶが論理レベル０から１に切り替わった時には、ＶＲＥＦアンプＡＨでは、先ず、トランスミッションゲートＴＧ１及びＴＧ２を共にオフ状態に設定する。この際、入力ラインＬ１は、その切り替え直前の状態、つまり正極性の階調基準電圧ＶＨに維持された状態になっている。次に、所定期間ｄ２に亘りトランスミッションゲートＴＧ４をオン状態に設定する。これにより、ＴＧ４を介して負極性の階調電圧ｖｌが入力ラインＬ１に印加される。よって、入力ラインＬ１は、正極性の階調基準電圧ＶＨの状態から負極性の階調電圧ｖｌの状態に遷移する。そして、上記所定期間ｄ２の経過後、トランスミッションゲートＴＧ２をオン状態に設定することにより、負極性の階調基準電圧ＶＬを入力ラインＬ１に印加する。つまり、負極性の階調電圧ｖｌの状態に維持されていた入力ラインＬ１に、負極性の階調基準電圧ＶＬを印加するのである。
【００６０】
又、ＶＲＥＦアンプＡＬでは、極性反転信号ＲＥＶが論理レベル１から０に切り替わった時には、先ず、トランスミッションゲートＴＧ１及びＴＧ２を共にオフ状態に設定する。この際、入力ラインＬ１は、その切り替え直前の状態、つまり正極性の階調基準電圧ＶＨに維持された状態になっている。次に、所定期間ｄ２に亘りトランスミッションゲートＴＧ４をオン状態に設定する。これにより、ＴＧ４を介して負極性の階調電圧ｖｌが入力ラインＬ１に印加される。よって、入力ラインＬ１は、正極性の階調基準電圧ＶＨの状態から負極性の階調電圧ｖｌの状態に遷移する。そして、上記所定期間ｄ２の経過後、トランスミッションゲートＴＧ２をオン状態に設定することにより、負極性の階調基準電圧ＶＬを入力ラインＬ１に印加する。つまり、負極性の階調電圧ｖｌの状態に維持されていた入力ラインＬ１に、負極性の階調基準電圧ＶＬを印加するのである。
【００６１】
引き続き、極性反転信号ＲＥＶが論理レベル０から１に切り替わった時には、ＶＲＥＦアンプＡＬでは、先ず、トランスミッションゲートＴＧ１及びＴＧ２を共にオフ状態に設定する。この際、入力ラインＬ１は、その切り替え直前の状態、つまり負極性の階調基準電圧ＶＬに維持された状態になっている。次に、所定期間ｄ２に亘り、トランスミッションゲートＴＧ３をオン状態に設定する。これにより、ＴＧ３を介して正極性の階調電圧ｖｈが入力ラインＬ１に印加される。よって、入力ラインＬ１は、負極性の階調基準電圧ＶＬの状態から正極性の階調電圧ｖｈの状態に遷移する。そして、上記所定期間ｄ２の経過後、トランスミッションゲートＴＧ１をオン状態に設定することにより、正極性の階調基準電圧ＶＨを入力ラインＬ１に印加する。つまり、所定期間ｄ２に亘り正極性の階調電圧ｖｈの状態に維持されていた入力ラインＬ１に、正極性の階調基準電圧ＶＨを印加するのである。
【００６２】
以上の如く、ＶＲＥＦアンプＡＨ及びＡＬの各々は、入力ラインＬ１に印加する階調基準電圧（ＶＨ、ＶＬ）の極性を切り替える前に、一旦、入力ラインＬ１への両者（ＶＨ、ＶＬ）の供給を停止させ、その間、最終的に生成された階調電圧（ｖｈ、ｖｌ）を入力ラインＬ１に印加するようにしている。つまり、階調基準電圧（ＶＨ、ＶＬ）の極性切り替え直前に、その切り替え後にオペアンプＡＭＰに入力されるべき階調基準電圧（ＶＨ、ＶＬ）と同一極性の階調電圧（ｖｈ、ｖｌ）を、入力ラインＬ１に印加しておくのである。
【００６３】
これにより、階調基準電圧（ＶＨ、ＶＬ）の極性切り替える直前と、その切り替え直後との間において、入力ラインＬ１上での電圧変動の幅が小さくなるので、最終的に生成される階調電圧（ｖｈ、ｖｌ）の波形に生じるリップルが低減され、表示画質の劣化を抑制することが可能となる。
【符号の説明】
【００６４】
１２              データドライバ
２０              表示パネル
１２２            階調電圧生成部
ＲＣ              極性反転制御部
ＳＨ、ＳＬ        ＶＲＥＦアンプ  
【図１】
0005596477.tif 000002
【図２】
0005596477.tif 000003
【図３】
0005596477.tif 000004
【図４】
0005596477.tif 000005
【図５】
0005596477.tif 000006
【図６】
0005596477.tif 000007
【図７】
0005596477.tif 000008
【図８】
0005596477.tif 000009