(57)【特許請求の範囲】
【請求項１】
ディジタル・ビデオ・ディスク（“ＤＶＤ”）（１６）を迅速に記録するよう適合されたドライブ（１０）に含まれたレーザ・ダイオード（３４）に制御された電流を供給するよう適合された書込み電流回路（４２）であって、該書込み電流回路（４２）は：
ａ．  書込み電流回路（４２）がレーザ・ダイオード（３４）に制御可能に供給する電流の量を特定するデータを含む、書込み電流回路（４２）の動作を制御するための書込み制御ディジタル・データ；及び
ｂ．  レーザ・ダイオード（３４）への電流の印加を制御し、それにより、ＤＶＤ（１６）上に記録されるべきディジタル・データを特定するシリアル・ディジタル・データ；
の双方に応答して動作し、書込み制御ディジタル・データ及びシリアル・ディジタル・データの双方は、ドライブ（１０）に含まれる制御プロセッサ（１４）から受信され、
書込み電流回路（４２）は、
複数の離れた電流源（６２）を含み、その各々は、書込み電流回路（４２）に含まれた電流制御レジスタ（５８）から単一の出力信号を受信し、該出力信号は、
ａ．  第１の状態において、レーザ・ダイオード（３４）に電流の特定の量を供給するための受信電流源（６２）を活性化する際に、及び
ｂ．  第２の状態において、レーザ・ダイオード（３４）に電流の特定の量を供給するための受信電流源（６２）を非活性化する際に、
電流制御レジスタ（５８）から各電流源（６２）によってそれぞれ受信され、
各電流源（６２）は、電流制御レジスタ（５８）から単一の出力信号を受信することに加えて、また、
ａ．  電流制御レジスタ（５８）から電流源（６２）によって受信される単一の出力信号が第１の状態にあるときに、電流源（６２）が如何に多くの電流をレーザ・ダイオード（３４）に供給するかを制御する第１の電流基準電圧信号と、
ｂ．  電流制御レジスタ（５８）から電流源（６２）によって受信される単一の出力信号が最初に第１の状態に入るときに、電流源（６２）によってレーザ・ダイオード（３４）に供給される充電電流を制御するための第２の電流基準電圧信号と、
の双方をも受信し、
書込み電流回路（４２）は、また、
制御プロセッサ（１４）からの書込み制御ディジタル・データに応答して、第１の電流基準電圧信号及び第２の電流基準電圧信号の双方を生成および制御する相補電圧基準回路を含み、該相補電圧基準回路は、フィードフォワード信号である第１の電流基準電圧信号及び第２の電流基準電圧信号を制御する際に、制御プロセッサ（１４）から受信される書込み制御ディジタル・データ及びレーザ・ダイオード（３４）に供給される電流間の線形性を改善するためにレーザ・ダイオード（３４）の電気特性を模擬する、書込み電流回路（４２）。
【請求項２】
単一の相補電圧基準回路は、第１の電流基準電圧信号及び第２の電流基準電圧信号を、書込み電流回路（４２）に含まれる電流源（６２）のすべてに供給する請求項１に記載の書込み電流回路（４２）。
【請求項３】
ドライブ（１０）に含まれたレーザ・ダイオード（３４）に制御された電流を供給するよう適合された書込み電流回路（４２）を動作させるための方法であって、ドライブ（１０）は、ＤＶＤ（１６）を迅速に記録するよう適合されており、書込み電流回路（４２）は：
ａ．  書込み電流回路（４２）がレーザ・ダイオード（３４）に制御可能に供給する電流の量を特定するデータを含む、書込み電流回路（４２）の動作を制御するための書込み
制御ディジタル・データ；及び
ｂ．  レーザ・ダイオード（３４）への電流の印加を制御し、それにより、ＤＶＤ（１６）上に記録されるべきディジタル・データを特定するシリアル・ディジタル・データ；
の双方に応答して動作し、
書込み制御ディジタル・データ及びシリアル・ディジタル・データの双方は、ドライブ（１０）に含まれる制御プロセッサ（１４）から受信され、
当該方法は、
複数の離れた電流源（６２）を提供するステップを含み、各電流源（６２）は、書込み電流回路（４２）に含まれた電流制御レジスタ（５８）から単一の出力信号を受信し、該出力信号は、
ａ．  第１の状態において、レーザ・ダイオード（３４）に電流の特定の量を供給するための受信電流源（６２）を活性化する際に、及び
ｂ．  第２の状態において、レーザ・ダイオード（３４）に電流の特定の量を供給するための受信電流源（６２）を非活性化する際に、
電流制御レジスタ（５８）から各電流源（６２）によってそれぞれ受信され、
各電流源（６２）は、電流制御レジスタ（５８）から単一の出力信号を受信することに加えて、また、
ａ．  電流制御レジスタ（５８）から電流源（６２）によって受信される単一の出力信号が第１の状態にあるときに、電流源（６２）が如何に多くの電流をレーザ・ダイオード（３４）に供給するかを制御する第１の電流基準電圧信号と、
ｂ．  電流制御レジスタ（５８）から電流源（６２）によって受信される単一の出力信号が最初に第１の状態に入るときに、電流源（６２）によってレーザ・ダイオード（３４）に供給される充電電流を制御するための第２の電流基準電圧信号と、
の双方をも受信し、
当該方法は、また、
制御プロセッサ（１４）からの書込み制御ディジタル・データに応答して、第１の電流基準電圧信号及び第２の電流基準電圧信号の双方を生成および制御する相補電圧基準回路を提供するステップを含み、該相補電圧基準回路は、フィードフォワード信号である第１の電流基準電圧信号及び第２の電流基準電圧信号を制御する際に、制御プロセッサ（１４）から受信される書込み制御ディジタル・データ及びレーザ・ダイオード（３４）に供給される電流間の線形性を改善するためにレーザ・ダイオード（３４）の電気特性を模擬する、方法。
【請求項４】
単一の相補電圧基準回路は、単に、第１の電流基準電圧信号及び第２の電流基準電圧信号を、書込み電流回路（４２）に含まれる電流源（６２）のすべてに供給するためだけに提供される請求項３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、光学的ディジタル・データ記録に関し、特に、ディジタル・ビデオ・ディスク（“ＤＶＤｓ”）を迅速に書込むのを許容する回路に関する。
【背景技術】
【０００２】
図１のブロック図は、総括的な参照文字１０によって言及される従来技術のドライブの選択された部分を示す。図１は、特に、コンパクト・ディスク（“ＣＤ”）またはＤＶＤ上にディジタル・データを記録するようにドライブを適合させるドライブ１０のそれらの部分を示す。
【０００３】
ディジタル・コンピュータに通常組み込まれるドライブ１０は、ディジタル・データをコンピュータ・バス１２を介してディジタル・コンピュータの他の部分と交換する。本開示の目的のために、ドライブ１０は、制御プロセッサ１４を含むものとして概念的に理解され得るけれども、ドライブ１０は、実際は、種々の他の異なった方法で構成され得る。コンピュータ・バス１２を介してドライブ１０が受信するコマンドに応答して、制御プロセッサ１４は、とりわけ、
１．矢印１８によって図１に示されるドライブ１０に受信されるＣＤまたはＤＶＤ１６の回転
２．矢印２６によって図１に示される光学的サブシステム２２の動作
を監視する。
【０００４】
光学的サブシステム２２は、レーザ・ダイオード３４によって発生される光を、ＣＤまたはＤＶＤ１６の表面を横切って内方にらせん状に進むトラック３８に沿って配置されるスポット３６に焦点付ける。ドライブ１０が、ＣＤまたはＤＶＤ１６上にディジタル・データを記録している間、そしてドライブ１０が、ＣＤまたはＤＶＤ１６から先に記録されたデータを読取っている間、の双方において、制御プロセッサ１４は、ＣＤまたはＤＶＤ１６の回転及び光学的サブシステム２２の動作を監視するために基本的に同じ態様で動作する。
【０００５】
ＣＤまたはＤＶＤ１６上にデータを記録するとき、制御プロセッサ１４は、集積回路（“ＩＣ”）書込み電流回路４２に：
１．書込み制御バス４４を介して書込み制御データを；そして
２．記録されるデータ・バス４６に含まれるラインを介してらせん状トラック３８に沿って記録するためのシリアル・データを、
供給するものとして理解され得る。
【０００６】
次に、書込み電流回路４２は、制御された電流を電流出力ライン４８を介してレーザ・ダイオード３４に供給し、光学的サブシステム２２がトラック３８上のスポット３６に焦点付けする時間的に変化する光ビームを発生する。スポット３６に当る光のビームに起因するＣＤまたはＤＶＤ１６の加熱は、ＣＤまたはＤＶＤ１６の物理的特性を変え、それにより、記録されるデータ・バス４６を介して書込み電流回路４２が受信するディジタル・データをトラック３８に沿って記録する。
【０００７】
ＣＤまたはＤＶＤ１６上に記録している間、レーザ・ダイオード３４によって発生される光ビームのエネルギは、ＣＤまたはＤＶＤ１６をスポット３６において、ＣＤまたはＤＶＤ１６の物理的特性を変えるために必要とされる正確な温度に加熱するよう制御されなければならない。それ故、書込み電流回路４２がレーザ・ダイオード３４に供給する電流は、
１．ドライブ１０にロードされ得るＣＤｓまたはＤＶＤｓ１６の種々の異なったタイプの物理的特性；
２．ＣＤまたはＤＶＤ１６が回転する速度；そして
３．らせん状（スパイラル）トラック３８に沿ったスポット３６の場所
を含む種々の異なった記録条件に応答して正確に制御されなければならない。
【０００８】
図２の波形図は、ＣＤまたはＤＶＤ１６上へのディジタル・データの単一ビットの記録中に、書込み電流回路４２によってレーザ・ダイオード３４に供給される電流がいかに変化するかを示す。特定の記録条件に依存して、従来のドライブ１０においては、５２XにおいてＣＤ上に記録するときに書込み電流回路４２がレーザ・ダイオード３４に供給する電流は、約１ナノ秒の時間間隔に、時刻ｔ０における約１０ミリアンペア（“ｍａ”）の公称値から、時刻ｔ１における数百ｍａ以上まで増加する。レーザ・ダイオード３４に供給される最大電流ＩＰは、３５０ｍａと同じ位の大きさであリ得る。あまりにも迅速に増加するもしくは過度にオーバーシュートするレーザ・ダイオード３４に供給される電流は、ＣＤまたはＤＶＤ１６を破壊し得る。
【０００９】
ＣＤ上にディジタル・データを記録するよう適合される書込み電流回路４２、及びＤＶＤ上にディジタル・データを記録するよう適合される書込み電流回路４２、のために必要とされる相当の性能差は、ＤＶＤ上に書込まれる一層小さいサイズのスポット３６から生じる。ＤＶＤｓ上に記録されるスポット３６のサイズは、ＣＤ上に記録されるスポット３６のサイズの約７分の一（１／７）である。従って、ＣＤまたはＤＶＤ１６の同じ回転速度に対して、ＣＤ上に記録するときよりもＤＶＤ上に記録するときの方が７倍早くデータが書込まれなければならない。対応して、同じ回転速度に対して、ＤＶＤ上にディジタル・データの単一ビットを書込む間に光ビームがスポット３６を加熱する間隔は、ＣＤ上にディジタル・データを書込むための間隔の単に７分の一（１／７）である。従って、同様の物理特性を有する媒体に対して、レーザ・ダイオード３４によって生成される光のビームは、ＣＤ上にディジタル・データを記録するために用いられる光のビームよりもＤＶＤは７倍早く加熱しなければならない。
【００１０】
制御プロセッサ１４が書込み制御バス４４を介して書込み電流回路４２に供給する書込み制御データは、ＣＤまたはＤＶＤ１６上にディジタル・データを記録している間に書込み電流回路４２がレーザ・ダイオード３４に供給する電流の量を特定するデータを含む。それは、書込み電流回路４２がレーザ・ダイオード３４に供給する電流が該電流の量を特定する書込み制御データに応答して実行可能な程の線形性で変化する場合にディジタル・データを記録している間のドライブ１０の動作を制御するために長所的である。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本開示の目的は、ディジタル・データを一層迅速に書込むのを許容する書込み電流回路を提供することである。
【００１２】
本開示のもう１つの目的は、光学的記録装置のレーザ・ダイオードに、円滑に変化する電流を供給する書込み電流回路を提供することである。
【００１３】
本開示のもう１つの目的は、光学的記録装置のレーザ・ダイオードに、制御可能に電流を供給する書込み電流回路を提供することである。
【００１４】
本開示のもう１つの目的は、光学的記録装置のレーザ・ダイオードに、供給されている電流の量に拘わらず同じ上昇時間及び同じオーバーシュートを呈する電流を供給する書込み電流回路を提供することである。
【００１５】
本開示のもう１つの目的は、光学的記録装置のレーザ・ダイオードに、供給されている電流の量に拘わらずより少ないオーバーシュートを呈する電流を供給する書込み電流回路を提供することである。
【００１６】
本開示のもう１つの目的は、光学的記録装置のレーザ・ダイオードに、そのための制御信号に応答してそれに供給されている電流の量における線形性を一層良く呈示する電流を供給する書込み電流回路を提供することである。
【課題を解決するための手段】
【００１７】
要約すれば、開示された書込み電流回路及びその動作の方法は、ＤＶＤを迅速に記録するよう適合されたドライブに含まれたレーザ・ダイオードに制御された電流を供給するよう適合される。該書込み電流回路は：
ａ．  書込み電流回路がレーザ・ダイオードに制御可能に供給する電流の量を特定するデータを含む、書込み電流回路の動作を制御するための書込み制御ディジタル・データ；及び
ｂ．  レーザ・ダイオードへの電流の印加を制御し、それにより、ＤＶＤ上に記録されるべきディジタル・データを特定するシリアル・ディジタル・データ；
の双方に応答して動作する。該書込み電流回路は、書込み制御ディジタル・データ及びシリアル・ディジタル・データの双方を、ドライブに含まれる制御プロセッサから受信する。
【００１８】
書込み電流回路は、
複数の離れた電流源を含み、その各々は、書込み電流回路に含まれた電流制御レジスタから単一の出力信号を受信する。該出力信号は、
ａ．  第１の状態において、レーザ・ダイオードに電流の特定の量を供給するための受信電流源を活性化する際に、及び
ｂ．  第２の状態において、レーザ・ダイオードに電流の特定の量を供給するための受信電流源を非活性化する際に、
電流制御レジスタから各電流源によってそれぞれ受信される。
【００１９】
本発明の一態様において、各電流源は、電流制御レジスタから単一の出力信号を受信することに加えて、また、
ａ．  電流制御レジスタから電流源によって受信される単一の出力信号が第１の状態にあるときに、電流源が如何に多くの電流をレーザ・ダイオードに供給するかを制御する第１の電流基準電圧信号と、
ｂ．  電流制御レジスタから電流源によって受信される単一の出力信号が最初に第１の状態に入るときに、電流源によってレーザ・ダイオードに供給される充電電流を制御するための第２の電流基準電圧信号と、
の双方をも受信する。
【００２０】
開示のこの特定の態様においては、相補電圧基準回路が、制御プロセッサからの書込み制御ディジタル・データに応答して、第１の電流基準電圧信号及び第２の電流基準電圧信号の双方を制御する。該相補電圧基準回路は、第１の電流基準電圧信号及び第２の電流基準電圧信号を制御する際に、制御プロセッサから受信される書込み制御ディジタル・データ及びレーザ・ダイオードに供給される電流間の線形性を改善するためにレーザ・ダイオードの電気特性を模擬する。
【００２１】
本開示のもう１つの態様においては、各電流源は、電流制御レジスタから単一の出力信号を受信することに加えて、レーザ・ダイオードに印加される電圧におけるオーバーシュートを制御するために単一出力信号の論理反転にも応答する。
【００２２】
これら及び他の特徴、目的並びに利点は、種々の図面に示される好適な実施形態の以下の詳細な説明から、当業者には明瞭に理解されるであろう。
【発明を実施するための最良の形態】
【００２３】
図３のブロック図は、ＩＣ内に含めるよう適合された本発明による書込み電流回路４２を示す。書込み電流回路４２は、図３に示される特定の実施形態においては、６つの温度計コード・レジスタ５２ａ−５２ｆを含む。書込み制御バス４４を介して、制御プロセッサ１４は、温度計コード・レジスタ５２の各々に、書込み電流回路４２がレーザ・ダイオード３４に供給し得る電流の特定の量を特定する数値を記憶する。ディジタル・データの記録中に、温度計コード転送バス５６は、書込み電流回路４２が電流制御レジスタ５８に記憶する温度計コード・レジスタ５２ａ−５２ｆの選択された１つからの数値を受信する。記録されたデータ・バス４６を介して書込み電流回路４２によって受信されたシリアル・ディジタル・データは、特定の電流波形をレーザ・ダイオード３４に供給するために特定の温度計コード・レジスタ５２が温度計コード転送バス５６にそれらのそれぞれの数値を供給するシーケンスを特定する。従って、制御プロセッサ１４は、記録されたデータ・バス４６に含まれた信号ラインを介してディジタル・データを送り、時間中の特定の瞬間において始まるその数値を温度計コード転送バス５６に供給するために温度計コード・レジスタ５２ａ−５２ｆの特定の１つを選択し、そして次に、時間中の引き続く瞬間において始まるその数値を温度計コード転送バス５６に供給するために温度計コード・レジスタ５２ａ−５２ｆのもう１つを引き続き選択する。温度計コード・レジスタ５２ａ−５２ｆ、温度計コード転送バス５６及び電流制御レジスタ５８は、温度計コード転送バス５６を横切って転送される各引き続く数値におけるすべてのビットが、実行可能な程のほとんど同時に電流制御レジスタ５８に記憶されるように構成される。
【００２４】
書込み電流回路４２の現在好適な実施形態においては、６４の別々の電流源６２（その内の６つだけが図３には見えている）は、電流制御レジスタ５８からの出力信号を受ける。電流制御レジスタ５８内に存在する温度計コードの数値によって特定される電流制御レジスタ５８からの出力信号は、それらの結合された電流を電流出力ライン４８に供給する個々の電流源６２を付勢もしくは消勢する。この方法で、ディジタル・データの各ビットの記録中、電流制御レジスタ５８は、温度計コードの数値のシーケンスを受信して記憶し、該温度計コードの数値のシーケンスは、書込み電流回路４２が、制御プロセッサ１４によって書込み電流回路４２にロードされるデータによって特定される特定の波形を有する電流をレーザ・ダイオード３４に供給するようにする。
【００２５】
トラック３８の外側領域から内部領域に記録が進行するにつれて、書込み電流回路４２がレーザ・ダイオード３４に供給する特定の波形が、らせん状トラック３８に沿ったスポット３６の場所に依存して変化するので、制御プロセッサ１４は、ディジタル・データの記録を乱すことなく動的に温度計コード・レジスタ５２ａ−５２ｆに記憶された温度計コードの数値を変えなければならない。従って、図４に示されたように、温度計コード・レジスタ５２ａ−５２ｆの各々は、実際、２つの物理レジスタ５２１及び５２２を含む論理レジスタであるのが好ましい。ディジタル・データの記録中、レジスタ５２１または５２２の一方、例えば、レジスタ５２１、に記憶された数値温度コードだけが温度計コード転送バス上に転送するために利用可能である。逆に、もしレジスタ５２１が温度計コード転送バス５６上に転送され得るならば、次に、制御プロセッサ１４は、レジスタ５２２だけに新しい温度コード値を記憶し得る。制御プロセッサ１４が新しい温度コード値をレジスタ５２１または５２２の一方に記憶した直後に、その値だけが温度計コード転送バス５６に転送され得、そして、温度計コード転送バス５６上に先に転送可能であったデータを有するレジスタ５２１または５２２が、次の温度コード値を記憶するために利用可能となる。この方法で配列されて、制御プロセッサ１４は、書込み電流回路４２が電流出力ライン４８に供給されている電流を乱すことなく、任意の時点で温度計コード・レジスタ５２ａ−５２ｆの任意のものに新しい温度コード値を記憶し得る。
【００２６】
各電流源６２は、図５の回路図に示された型の出力段を含み得る。各電流源６２は、電圧共通カソード（“ＶＣＣ”）及び接地（“ＶＥＥ”）電力をそれぞれＶＣＣ電力ライン１０２及びＶＥＥ電力ライン１０４を介して受ける。各電流源６２は、また、図のいずれにも示されていないＩＣに含まれた電圧基準回路によって供給される調節可能な電流基準電圧信号ＶＧ＿ＩＲＥＦを、電流基準信号ライン１０６を介して受ける。制御プロセッサ１４によって電圧基準回路に供給されるデータは、ＶＧ＿ＩＲＥＦ信号の電圧を制御する。電流制御レジスタ５８における各ビットは、ＤＲＶ信号ライン１０８を介して書込み電流回路４２に含まれる電流源６２の各々に単一のオン−オフ・ディジタル信号を供給する。
【００２７】
電流源６２は、相補型金属酸化シリコン（“ＣＭＯＳ”）ＩＣの部分として製造されるのが好ましい。ＣＭＯＳ  ＩＣｓを設計する技術に熟達した者には良く知られているように、このようなＩＣｓは、Ｎ−ＭＯＳ及びＰ−ＭＯＳトランジスタの双方を含んでいる。図５に示されるＣＭＯＳ  ＩＣに対して、Ｎ−ＭＯＳトランジスタは、ｐ型ドーパント材料を含むシリコン半導体基板上に直接製造されるのが好ましい。代替的には、Ｐ−ＭＯＳトランジスタは、ＣＭＯＳ  ＩＣの製造中にｐ型基板にｎ型ドーパント材料を置くことによって創設される半導体材料のウェルにおいて形成される。従って、ＣＭＯＳ  ＩＣｓにＰ−ＭＯＳトランジスタのためのウェルを形成する際に用いられるドーパント材料は、ＩＣｓのシリコン半導体基板のドーパント材料と相補的である。この型のＣＭＯＳ  ＩＣに対して、Ｐ−ＭＯＳトランジスタを形成するためのｐ型シリコン半導体基板に創設されるｎ型半導体材料のウェルは、しばしば、ｎ−ウェルと称される。
【００２８】
各電流源６２内で、Ｎ−ＭＯＳトランジスタ１１２のゲートは、電流基準信号ライン１０６上に存在する電圧信号ＶＧ＿ＩＲＥＦを受信する。Ｎ−ＭＯＳトランジスタ１１２の基板及びソースは、ＶＥＥ電力ライン１０４に接続される。Ｎ−ＭＯＳトランジスタ１１２のドレインは、Ｐ−ＭＯＳトランジスタ１１４のドレインに接続される。Ｐ−ＭＯＳトランジスタ１１４のｎ−ウェル及びソースは、ＶＣＣ電力ライン１０２に接続される。Ｎ−ＭＯＳトランジスタ１１２の及びＰ−ＭＯＳトランジスタ１１４の双方のドレインは、Ｐ−ＭＯＳトランジスタ１１６のゲートに接続される。Ｐ−ＭＯＳトランジスタ１１６のソースは、Ｐ−ＭＯＳトランジスタ１１４のゲート及びＰ−ＭＯＳトランジスタ１１８のドレインの双方に接続される。Ｐ−ＭＯＳトランジスタ１１８のゲートは、ＶＥＥ電力ライン１０４に接続され、Ｐ−ＭＯＳトランジスタ１１８のソース及びＰ−ＭＯＳトランジスタ１１８、１１６の双方のｎ−ウェルは、ＶＣＣ電力ライン１０２に接続される。Ｐ−ＭＯＳトランジスタ１１６のドレインは、Ｎ−ＭＯＳトランジスタ１２２のドレインに接続される。Ｎ−ＭＯＳトランジスタ１２２のゲートは、ＶＣＣ電力ライン１０２に接続され、Ｎ−ＭＯＳトランジスタ１２２の基板及びソースは、ＶＥＥ電力ライン１０４に接続される。
【００２９】
Ｎ−ＭＯＳトランジスタ１１２のゲートに印加される電流基準電圧信号ＶＧ＿ＩＲＥＦでもってこの方法で構成されて、Ｎ−ＭＯＳトランジスタ１１２は、ＶＣＣ電力ライン１０２からＰ−ＭＯＳトランジスタ１１４を介して流れる電流に対して定電流シンク（ｓｉｎｋ）として動作する。直列接続されたＰ−ＭＯＳトランジスタ１１４及びＮ−ＭＯＳトランジスタ１１２は、直列接続されたＰ−ＭＯＳトランジスタ１１８、Ｐ−ＭＯＳトランジスタ１１６及びＮ−ＭＯＳトランジスタ１２２と一緒に、Ｎ−ＭＯＳトランジスタ１１２及びＰ−ＭＯＳトランジスタ１１４の直列接続されたドレイン並びにＰ−ＭＯＳトランジスタ１１６のゲートにおいて一定基準電圧ＶＲＥＦを創設する。Ｐ−ＭＯＳトランジスタ１１６のソースの、Ｐ−ＭＯＳトランジスタ１１４のゲートへの接続は、基準電圧ＶＲＥＦを制御し安定化させるためのフィードバック回路を創設する。
【００３０】
Ｐ−ＭＯＳトランジスタ１１６のゲートに印加されることに加えて、一定基準電圧ＶＲＥＦは、また、Ｐ−ＭＯＳトランジスタ１３２のゲートにも印加される。Ｐ−ＭＯＳトランジスタ１３２のソースは、Ｐ−ＭＯＳトランジスタ１３４のドレインに接続される。Ｐ−ＭＯＳトランジスタ１３４のゲートは、ＶＥＥ電力ライン１０４に接続され、Ｐ−ＭＯＳトランジスタ１３４のソース、及びＰ−ＭＯＳトランジスタ１３４、１３２の双方のｎ−ウェルは、ＶＣＣ電力ライン１０２に接続される。Ｐ−ＭＯＳトランジスタ１３２のドレインは、Ｎ−ＭＯＳトランジスタ１３６のドレインに接続される。Ｎ−ＭＯＳトランジスタ１３６のゲートは、ＤＲＶ信号ライン１０８に接続され、Ｎ−ＭＯＳトランジスタ１３６の基板及びソースは、ＶＥＥ電力ライン１０４に接続される。
【００３１】
この方法で構成されて、電流制御レジスタ５８におけるビットの１つによってＤＲＶ信号ライン１０８に印加されるオン−オフ・ディジタル信号が、Ｎ−ＭＯＳトランジスタ１３６をターン・オンするとき、直列接続されたＰ−ＭＯＳトランジスタ１３４、１３２及びＮ−ＭＯＳトランジスタ１３６を通して電流が流れる。逆に、電流制御レジスタ５８におけるビットの１つによってＤＲＶ信号ライン１０８に印加されるオン−オフ・ディジタル信号が、Ｎ−ＭＯＳトランジスタ１３６をターン・オフするとき、直列接続されたＰ−ＭＯＳトランジスタ１３４、１３２及びＮ−ＭＯＳトランジスタ１３６を通して電流が流れない。
【００３２】
さらに、ここまで説明した構成で配列されて、Ｐ−ＭＯＳトランジスタ１１８及びＰ−ＭＯＳトランジスタ１３４は、電流ミラー関係にあり、Ｐ−ＭＯＳトランジスタ１１６及びＰ−ＭＯＳトランジスタ１３２も電流ミラー関係にある。一対のＭＯＳトランジスタを電流ミラー関係に配列することは、２つのトランジスタのサイズ比に基づいて一対のトランジスタを通して流れる電流に対する比を設定するのを許容する。ここまで説明した構成に対して、Ｐ−ＭＯＳトランジスタ１１６、１３２のサイズ比は、Ｐ−ＭＯＳトランジスタ１１８、１３４のサイズ比と同じであるのが好ましく、従って、Ｐ−ＭＯＳトランジスタ１１６、１３２のゲート−ソース電圧Ｖｇｓは等しい。同じ電圧ＶｒｅｆがＰ−ＭＯＳトランジスタ１１６、１３２のゲート上に存在するので、好ましいものとして、Ｐ−ＭＯＳトランジスタ１１８、１３４のサイズ比がＰ−ＭＯＳトランジスタ１１６、１３２のサイズ比と同じであると仮定すると、次に、Ｐ−ＭＯＳトランジスタ１１６、１３２のソースにおける電圧は、同一である。
【００３３】
Ｐ−ＭＯＳトランジスタ１３４、１３２の直列接続されたドレイン及びソースは、また、Ｐ−ＭＯＳトランジスタ１３８のドレイン及びＰ−ＭＯＳトランジスタ１４２のゲートの双方に接続される。双方のＰ−ＭＯＳトランジスタ１３８、１４２のソース及びｎ−ウェルは、ＶＣＣ電力ライン１０２に接続される。Ｐ−ＭＯＳトランジスタ１４２のドレインは、電流出力ライン４８に接続される。Ｎ−ＭＯＳトランジスタ１３６と同様に、Ｐ−ＭＯＳトランジスタ１３２のゲートは、ＤＲＶ信号ライン１０８に接続される。
【００３４】
この方法で構成されて、電流制御レジスタ５８におけるビットの１つによってＤＲＶ信号ライン１０８に印加されるオン−オフ・ディジタル信号が、Ｎ−ＭＯＳトランジスタ１３６をターン・オフするのと同時にＰ−ＭＯＳトランジスタ１３８をターン・オンするとき、Ｐ−ＭＯＳトランジスタ１４２のゲートにおける電圧は、ＶＣＣ電力ライン１０２上に存在するものとなり、すなわち、Ｐ−ＭＯＳトランジスタ１４２のソースにおける電圧と同じになり、ＶＣＣ電力ライン１０２から電流出力ライン４８にＰ−ＭＯＳトランジスタ１４２を介して電流が流れない。逆に、電流制御レジスタ５８におけるビットの１つによってＤＲＶ信号ライン１０８に印加されるオン−オフ・ディジタル信号が、Ｎ−ＭＯＳトランジスタ１３６をターン・オンするのと同時にＰ−ＭＯＳトランジスタ１３８をターン・オフするとき、Ｐ−ＭＯＳトランジスタ１４２のゲートにおける電圧は、Ｐ−ＭＯＳトランジスタ１１６、１３２のソースに存在するものとなり、ＶＣＣ電力ライン１０２から電流出力ライン４８にＰ−ＭＯＳトランジスタ１４２を介して電流が流れる。図５に示された回路の動作中、Ｎ−ＭＯＳトランジスタ１２２は、Ｐ−ＭＯＳトランジスタ１１６、１３２のドレイン間の電圧を平衡させるように動作し、それにより、Ｐ−ＭＯＳトランジスタ１３８がターン・オフされＮ−ＭＯＳトランジスタ１３６がターン・オンされている間、Ｐ−ＭＯＳトランジスタ１１４、１４２のゲートにおける電圧は同一である。また、Ｐ−ＭＯＳトランジスタ１３８がターン・オフされＮ−ＭＯＳトランジスタ１３６がターン・オンされている間、Ｎ−ＭＯＳトランジスタ１１２のゲートに印加される電流基準電圧信号ＶＧ＿ＩＲＥＦは、電流源６２が如何に多くの電流を電流出力ライン４８を介してレーザ・ダイオード３４に供給するかを制御する。
【００３５】
さらに、図５に示された構成で配列されて、一対のＰ−ＭＯＳトランジスタ１１４、１４２は、電流ミラー関係にある。従って、Ｐ−ＭＯＳトランジスタ１１４、１４２を通って流れる電流の比は、Ｐ−ＭＯＳトランジスタ１１４、１４２のサイズ比によって決定される。この方法で、Ｐ−ＭＯＳトランジスタ１１４、１４２のサイズ比は、電流制御レジスタ５８におけるビットが書込み電流回路４２の電流源６２の各々に含まれるＰ−ＭＯＳトランジスタ１４２をターン・オンするとき、電流源６２の各々が如何に多くの電流を電流出力ライン４８に供給するかを決定する。
【００３６】
各電流源６２は、図５に示された型の出力段を含み得るけれども、書込み電流回路４２に含まれた電流源６２の各々は、図６の回路図に示された型の出力段であっても良い。図５に示された電流源６２と共通である図６に示されたそれらの素子は、プライム記号「’」によって区別される同じ参照数字を有する。
【００３７】
図６に示された出力段は、図５に示された電流基準電圧信号ＶＧ＿ＩＲＥＦと同様の調節可能な電流基準信号Ｖｏｌｔａｇｅ  Ｒｅｆｅｒｅｎｃｅ  Ｎｅｇａｔｉｖｅ（“ＶＲＥＦＮ”）信号を、Ｎ−ＭＯＳ電流基準信号ラインを介して受信することにおいて、図５に示されたものと同様である。しかしながら、図６に示された出力段は、Ｐ−ＭＯＳ電流基準信号ライン２０８を介して調節可能な電流基準信号Ｖｏｌｔａｇｅ  Ｒｅｆｅｒｅｎｃｅ（“ＶＲＥＦＰ”）を受信することによって、図５に示されたものとは異なっている。図６に示された出力段においては、電流基準信号ＶＲＥＦＰは、Ｐ−ＭＯＳトランジスタ１１８’及びＰ−ＭＯＳトランジスタ１３４’の双方のゲートに供給され、これは、図５に示された出力段におけるように、それらのゲートがＶＥＥ電力ライン１０４に接続されているのとは異なっている。図のいずれにも示されていない、ＩＣに含まれた相補的電圧基準回路は、書込み電流回路４２に含まれた電流源６２の各々に、電流基準信号ＶＲＥＦＮ及びＶＲＥＦＰを供給する。図５に示された出力段と同様に、制御プロセッサ１４によって相補的電圧基準回路に供給されるデータは、ＶＲＥＦＮ及びＶＲＥＦＰ信号の電圧を制御する。
【００３８】
図６に示された出力段は、Ｎ−ＭＯＳトランジスタ１１２’のソース及びＶＥＥ電力ライン１０４’間に接続された第１の抵抗２１２を含むことによって、図５に示されたものとさらに異なっている。また、第２の抵抗２１４は、Ｐ−ＭＯＳトランジスタ１４２’のｎ−ウェル及びＶＣＣ電力ライン１０２’間に接続される。最後に、図６に示された出力段は、ＶＣＣ電力ライン１０２’と、Ｎ−ＭＯＳトランジスタ１１２’及びＰ−ＭＯＳトランジスタ１１４’のそれぞれのドレイン並びにＰ−ＭＯＳトランジスタ１１６’及びＰ−ＭＯＳトランジスタ１３２’のそれぞれのゲートの接続点との間に直列に接続された第３の抵抗２２２及びコンデンサ２２４を含むことによって、図５に示されたものと異なっている。抵抗２１２、２１４及び２２２は、約１００オームであり、コンデンサ２２４は、約５ピコ・ファラッドである。
【００３９】
Ｐ−ＭＯＳトランジスタ１１８’及びＰ−ＭＯＳトランジスタ１３４’の動作を制御するための電流基準信号ＶＲＥＦＰを加えることは、電圧ＶＲＥＦＰを変えることによって、Ｐ−ＭＯＳトランジスタ１４２’によって電流出力ライン４８に供給される充電電流を調節するのを許容する。この方法で、電流源６２によって供給される電力レベルに拘わりなくＰ−ＭＯＳトランジスタ１３８が最初にターン・オフしＮ−ＭＯＳトランジスタ１３６が最初にターン・オンするときにレーザ・ダイオード３４に供給される電流のための同じ立ち上がり時刻及び同じオーバーシュートを、書込み電流回路４２が提供することが可能となる。Ｐ−ＭＯＳトランジスタ１４２の固有のソースからｎ−ウェルへの寄生容量と結合して抵抗２１４は、電流源６２の出力において、埋設された低域通過フィルタを形成する。電流源６２の出力におけるこの埋設された低域通過フィルタの存在は、Ｐ−ＭＯＳトランジスタ１４２が電流出力ライン４８に供給する電流におけるオーバーシュート及びアンダーシュートを減ずる傾向がある。最後に、直列接続された抵抗２２２及びコンデンサ２２４の追加は、Ｐ−ＭＯＳトランジスタ１１４’及びＰ−ＭＯＳトランジスタ１１６’によって形成されるフィードバック回路が高速スイッチングの間に発進し得るという可能性を減少する。
【００４０】
各電流源６２は、図５に示された型のまたは図６に示された型のいずれかの出力段を含み得るが、書込み電流回路４２の電流源６２の各々は、図７Ａ及び７Ｂによって形成される回路図で示される型の出力段を含むのが好ましい。図１−６の図示と共通である図７Ａ及び７Ｂに示されたこれらの素子は、二重プライム記号（「”」）によって区別された同じ参照数字を有する。
【００４１】
最初に図７Ｂを参照すると、図７Ａ及び７Ｂに示された出力段は、図５及び６に示されたＭＯＳトランジスタ１１２、１１４、１１６、１１８、１２２、１３２、１３４、１３６、１３８及び１４２のすべてを含むことが明らかである。さらに、ＭＯＳトランジスタ１１２”、１１４”、１１６”、１１８”、１２２”、１３２”、１３４”、１３６”、１３８”及び１４２”のすべてのソース、ゲート及びドレイン、基板、ｎ−ウェルは、以下のことを除いてそれぞれ図６に示されたように接続されている。以下のこととは：
１．  図７Ａ及び７Ｂに示された出力段は、抵抗２１２を省略しており、従って、Ｎ−ＭＯＳトランジスタ１１２”のソースは、ＶＥＥ電力ライン１０４”に直接接続され；そして
２．  Ｐ−ＭＯＳトランジスタ１１６”、１３２”のそれぞれのｎ−ウェルは、ＶＣＣ電力ライン１０２”には接続されていないが、むしろ、これらのトランジスタのソースに接続されている、
ことである。
【００４２】
図７Ａ及び７Ｂに示された出力段は、また、Ｐ−ＭＯＳトランジスタ１４２”の基板及びそれのドレイン間に存在する寄生容量３０２を明白に示すことによって、図６のものから異なっている。図７Ａ及び７Ｂの図示は、以下の物理特性に起因して固有的に存在するインダクタンス３０４及びレーザ・ダイオード３４”を明白に示すことによって、図６のものからさらに異なっており、ここに、以下の物理特性とは：
１．  印刷配線基板へのＩＣリードの接着；
２．  ＩＣのリードをレーザ・ダイオード３４”にそしてレーザ・ダイオード３４”をＶＥＥ電力ライン１０４”にそれぞれ結合する印刷配線基板のトレース；そして
３．  レーザ・ダイオード３４”それ自体、
の物理特性である。
【００４３】
最後に、図６と比較して、図７Ａは、
１．  Ｎ−ＭＯＳ電流基準信号ライン２０６”を介してＮ−ＭＯＳトランジスタ１１２”のゲートに、そして
２．  Ｐ−ＭＯＳ電流基準信号ライン２０８”を介してＰ−ＭＯＳトランジスタ１１８”、１３４”のゲートに、
それぞれ電流基準信号ＶＲＥＦＮ及びＶＲＥＦＰを供給する出力回路のための相補電圧基準回路を示す。
【００４４】
好ましくは、書込み電流回路４２は、幾つかの電流源６２の中で分担される単一の相補電圧基準だけを含む。
【００４５】
図７Ａに示される相補電圧基準は：
１．  電流基準信号ＶＲＥＦＮを生成する入力バッファ増幅器３１２；
２．  レーザ・ダイオード模擬回路；及び
３．  電流基準信号ＶＲＥＦＰを発生する正バイアスの発生器回路、
を含む。
【００４６】
増幅器３１２の非反転入力３１４は、制御プロセッサ１４によって書込み電流回路４２に供給されるデータに応答して、図のいずれにも示されていないディジタル・アナログ変換器（“ＤＡＣ”）によって生成されるセットポイント電圧Ｖｓｅｔを受信する。
【００４７】
増幅器の出力３１６は、Ｎ−ＭＯＳ電流基準信号ライン２０６”を介してＮ−ＭＯＳトランジスタ１１２”のゲートに、また、Ｎ−ＭＯＳトランジスタ３２２及びＮ−ＭＯＳトランジスタ３２４のそれぞれのゲートにも、ＶＲＥＦＮ信号を供給する。Ｎ−ＭＯＳトランジスタ３２２、３２４のそれぞれのソース及び基板は、ＶＥＥ電力ライン１０４”に接続される。Ｎ−ＭＯＳトランジスタ３２２のドレインは、Ｐ−ＭＯＳトランジスタ３２６のドレインに接続される。Ｐ−ＭＯＳトランジスタ３２６のソース及びｎ−ウェルは、ＶＣＣ電力ライン１０２”に接続される。Ｎ−ＭＯＳトランジスタ３２２及びＰ−ＭＯＳトランジスタ３２６の双方のドレインは、Ｐ−ＭＯＳトランジスタ３２８のゲートに接続される。Ｐ−ＭＯＳトランジスタ３２８のソースは、該トランジスタのｎ−ウェルに、Ｐ−ＭＯＳトランジスタ３３２のドレインに、Ｐ−ＭＯＳトランジスタ３２６のゲートに、そしてＰ−ＭＯＳトランジスタ３３４のゲートに接続される。Ｐ−ＭＯＳトランジスタ３３２、３３４のそれぞれのソース及びｎ−ウェルは、ＶＣＣ電力ライン１０２”に接続される。Ｐ−ＭＯＳトランジスタ３２８のドレインは、Ｎ−ＭＯＳトランジスタ３３６のドレインに接続される。Ｎ−ＭＯＳトランジスタ３３６のソース及び基板は、ＶＥＥ電力ライン１０４”に接続される。Ｎ−ＭＯＳトランジスタ３３６のゲートは、ＶＣＣ電力ライン１０２”に接続される。
【００４８】
Ｎ−ＭＯＳトランジスタ３２４のドレインは、Ｐ−ＭＯＳ電流基準信号ライン２０８”を介してＰ−ＭＯＳトランジスタ３４２のドレイン及びゲートに、Ｐ−ＭＯＳトランジスタ３３２のゲートに、そして図７Ｂに示されたＰ−ＭＯＳトランジスタ１１８、１３４のゲートに接続される。２００Ωから５００Ωの範囲にある抵抗３４４は、ＶＣＣ電力ライン１０２”とＰ−ＭＯＳトランジスタ３４２のソースとの間に接続され、他方、Ｐ−ＭＯＳトランジスタ３４２のｎ−ウェルは、ＶＣＣ電力ライン１０２”に直接接続される。
【００４９】
Ｐ−ＭＯＳトランジスタ３３４のドレインは、Ｎ−ＭＯＳトランジスタ３５２のドレイン及びゲートに接続される。レーザ・ダイオード３４”のものを模擬した抵抗値Ｒ３５４＝（Ｉ３４”×Ｒ３４”）／Ｉ３５４を有する抵抗３５４は、ＶＥＥ電力ライン１０４”とＮ−ＭＯＳトランジスタ３５２のソースとの間に接続され、Ｎ−ＭＯＳトランジスタ３５２のソースは、増幅器３１２の反転入力３５６に接続されている。
【００５０】
図７Ａに示されるように接続されて、Ｎ−ＭＯＳトランジスタ３５２は、ＭＯＳダイオードを創設する。増幅器３１２の出力３１６からの信号は、バイアス発生回路（Ｎ−ＭＯＳトランジスタ３２２、３２４及び３２６と、Ｐ−ＭＯＳトランジスタ３２６、３２８、３３２及び３４２と抵抗３４４とから構成される）に供給されて、Ｐ−ＭＯＳトランジスタ３３４のゲートにＶＲＥＦＰ信号を発生する。Ｐ−ＭＯＳトランジスタ１４２”がレーザ・ダイオード３４”に電流を供給している間の出力Ｐ−ＭＯＳトランジスタ１４２”のゲートに印加される電圧は、ＶＲＥＦＰ信号のものと等しい。従って、Ｐ−ＭＯＳトランジスタ１４２”、３３４は、Ｐ−ＭＯＳトランジスタ１４２”、３３４のそれぞれのドレインにおける電圧の類似性によって決定される正確さを有する電流ミラーを形成する。レーザ・ダイオードのシミュレータ（Ｎ−ＭＯＳトランジスタ３５２と抵抗３５４とから構成される）は、レーザ・ダイオード３４”の電気特性を模擬する。従って、Ｐ−ＭＯＳトランジスタ１４２”、３３４のドレインにおける電圧は、ほぼ等しい。制御電圧Ｖｓｅｔ及び（抵抗３５４を通して流れる電流に比例する）抵抗３５４を横切る電圧間での正確な電圧バッファと一緒に、レーザ・ダイオード３４”及びレーザ・ダイオードのシミュレータ間に正確な電流ミラーを創設すると、制御電圧Ｖｓｅｔとレーザ・ダイオード３４”を通して流れる電流との間に非常に良好な線形性が生成される。
【００５１】
前述のように、あまりにも迅速に増加するまたは過度にオーバーシュートするレーザ・ダイオード３４”に供給される電流は、ＣＤまたはＤＶＤ１６を破壊し得る。ＣＤまたはＤＶＤ１６を破壊する可能性を減ずるために、図７Ａ及び７Ｂに示された出力段は、図７Ｂに示されたオーバーシュート制御回路を含む。オーバーシュート制御回路は、ＶＥＥ電力ライン１０４”に接続された基板及びソースを有するＮ−ＭＯＳトランジスタ３７２を含む。Ｎ−ＭＯＳトランジスタ３７２のドレインは、Ｐ−ＭＯＳトランジスタ３７４のドレインに接続される。Ｐ−ＭＯＳトランジスタ３７４のソースは、該トランジスタのｎ−ウェルに及びＰ−ＭＯＳトランジスタ３７６、３７８のそれぞれのドレインに接続される。Ｐ−ＭＯＳトランジスタ３７６、３７８のそれぞれのソース及びｎ−ウェルは、ＶＣＣ電力ライン１０２”に接続される。
【数１】
0005430150.tif 000002
信号、すなわち、ＤＲＶ信号の論理反転は、
【数２】
0005430150.tif 000003
信号ライン３８２を介して、Ｎ−ＭＯＳトランジスタ３７２及びＰ−ＭＯＳトランジスタ３７８のそれぞれのゲートに印加される。Ｐ−ＭＯＳトランジスタ３７６のゲートは、Ｐ−ＭＯＳ電流基準信号ライン２０８”を介して電流基準信号ＶＲＥＦＰを受信する。Ｐ−ＭＯＳトランジスタ３７４のゲートは、Ｐ−ＭＯＳトランジスタ１１６”、１３２”のゲートにかつＮ−ＭＯＳトランジスタ１１２”及びＰ−ＭＯＳトランジスタ１１４”のドレインに接続される。
【００５２】
上述のように接続されて、１つの寄生コンデンサ３８４がＰ−ＭＯＳトランジスタ３７４のソース及びゲート間に存在し、他方、もう１つの寄生コンデンサ３８６がＰ−ＭＯＳトランジスタ３７４のドレイン及びゲート間に存在する。それに対応して、１つの寄生コンデンサ１８４がＰ−ＭＯＳトランジスタ１３２”のソース及びゲート間に存在し、他方、もう一つの寄生コンデンサ１８６が、Ｐ−ＭＯＳトランジスタ１３２”のドレイン及びゲート間に存在する。寄生コンデンサ３８４、３８６は、Ｐ−ＭＯＳトランジスタ１１６”、１３２”のゲートに戻ってかつそれを通して
【数３】
0005430150.tif 000004
信号に生じるスイッチング遷移を、Ｐ−ＭＯＳトランジスタ１４２”のゲートに印加される信号に結合する。Ｐ−ＭＯＳトランジスタ１１６”、１３２”のゲートに戻ってスイッチング遷移を結合することは、レーザ・ダイオード３４”に供給される電流にオーバーシュートを生成する寄生コンデンサ１８４、１８６の結合効果を補償する。寄生コンデンサ３８４、３８６を介してレーザ・ダイオード３４”に電流出力ライン４８”を介して印加される電圧におけるオーバーシュートを制御するために、ＤＲＶ及び
【数４】
0005430150.tif 000005
信号が状態を変化させるシーケンスは、非常に重要である。特に、ＤＲＶ信号は、
【数５】
0005430150.tif 000006
信号が状態を変化させる前に状態を変化させなければならない。また、Ｐ−ＭＯＳ電流基準信号ライン２０８”を介してＰ−ＭＯＳトランジスタ１１８、１３４及びＰ−ＭＯＳトランジスタ３７６のゲートに出力電流依存の電流基準信号ＶＲＥＦＰを印加することは、レーザ・ダイオード３４”を通して流れる電流の広い範囲に渡ってオーバーシュートを制御することも援助する。ＶＣＣ電力ライン１０２”及びＰ−ＭＯＳトランジスタ１４２”のｎ−ウェル間に接続された抵抗２１４”の存在も、容量３０２及びインダクタンス３０４によって創設される直列共振回路のＱを下げることによってオーバーシュートの制御に貢献する。
【産業上の利用可能性】
【００５３】
特定の記録条件に依存して、１６ＸにおいてＤＶＤ上に記録する際に本発明による書込み電流回路４２がレーザ・ダイオード３４に供給する電流は、図２の時刻ｔ０における約１０ミリアンペア（“ｍａ”）の公称値から、約二分の一（０．５）ナノ秒の時間間隔の時刻ｔ１における数百ｍａまで増加する。１６ＸにおいてＤＶＤ上に記録する際、レーザ・ダイオード３４に供給される最大電流Ｉｐは、５００ｍａと同じ位の大きさであり得る。
【００５４】
本発明を現在好適な実施形態について説明してきたけれども、このような開示は、純粋に説明的なものであり、制限するものとして解釈されるべきでないことを理解すべきである。例えば、本発明による書込み電流回路４２は、６より多いまたは６より少ない温度計コード・レジスタ５２を含んでいて良い。同様に、本発明による書込み電流回路４２は、６４より多いまたは６４より少ない電流源６２を含んでいて良い。電流源６２は、好ましくは、電流出力ライン４８を介してレーザ・ダイオード３４に電流を供給するためのＰ−ＭＯＳトランジスタ１４２を用いるけれども、本発明による電流源６２は、代わりに、そのためのＮ−ＭＯＳトランジスタを用いても良い。それ故、本発明の精神及び範囲から逸脱することなく、本発明の種々の変更、変形、及び／または代替的応用が、前述の開示を読んだ後、当業者に示唆されるのは間違いないであろう。従って、特許請求の範囲は、本発明の本当の精神及び範囲内にあるすべての変更、変形、または代替的応用を包含するものとして解釈されるよう意図されている。
【図面の簡単な説明】
【００５５】
【図１】ＣＤ及びＤＶＤを書込むよう適合された従来のドライブの選択された部分を示すブロック図である。
【図２】ディジタル・データの単一ビットを書込んでいる間に書込み電流回路がレーザ・ダイオードに供給する電流を示す波形図である。
【図３】本発明によるＩＣ書込み電流回路を示すブロック図である。
【図４】図３に示された書込み電流回路に含まれる型の温度計コード・レジスタを示すブロック図である。
【図５】図３に示された書込み電流回路に含まれる電流源の一実施形態を示す出力段の回路図である。
【図６】図３に示された書込み電流回路に含まれる電流源のもう１つの実施形態を示す出力段の回路図である。
【図７】図７Ａと図７Ｂとの間に存在する関係を示す図である。
【図７Ａ】図３に示された書込み電流回路に含まれる好適な実施形態の電流源のための出力段の回路図である。
【図７Ｂ】図３に示された書込み電流回路に含まれる好適な実施形態の電流源のための出力段の回路図である。
【符号の説明】
【００５６】
１４      制御プロセッサ
３４      レーザ・ダイオード
３８      トラック
４２      書込み電流回路
４４      書込み制御バス
４６      データ・バス
４８      電流出力ライン
５２ａ−５２ｆ      温度計コード・レジスタ
５２１、５２２      物理レジスタ
５６      温度計コード転送バス
５８      電流制御レジスタ
６２      電流源
【図１】
0005430150.tif 000007
【図２】
0005430150.tif 000008
【図３】
0005430150.tif 000009
【図４】
0005430150.tif 000010
【図５】
0005430150.tif 000011
【図６】
0005430150.tif 000012
【図７】
0005430150.tif 000013
【図７Ａ】
0005430150.tif 000014
【図７Ｂ】
0005430150.tif 000015