(57)【特許請求の範囲】
【請求項１】
互いに対向する１対の主面と、互いに対向する１対の側面と、互いに対向する１対の端面とを有し、前記側面と前記端面との間の稜線に沿って丸みを帯びた面取り部が形成され、前記主面方向に延びかつ前記主面に直交する方向に積層された複数のセラミック層と、前記セラミック層間の界面に沿って形成されかつ前記１対の端面のいずれかに露出する露出端を持つが、前記側面には露出しない複数対の内部電極とを有する、部品本体を作製する工程と、
前記内部電極の各前記露出端に電気的に接続されるように、前記部品本体の少なくとも前記１対の端面上に外部電極を形成する工程と
を備え、
前記部品本体を作製する工程は、
前記部品本体の前記側面の内側に位置しかつ前記側面に平行な面である平行側面を有し、未焼成の前記複数のセラミック層と未焼成の前記複数対の内部電極とをもって構成された積層構造を有し、かつ前記平行側面に前記内部電極を露出させた状態にある、グリーンチップを準備する工程と、
前記平行側面に露出した未焼成の前記内部電極を被覆するように、前記グリーンチップの前記平行側面上に未焼成のセラミック材料を付与することによって、前記部品本体の前記側面を与えるべきセラミック側面層を前記グリーンチップの前記平行側面上に形成する工程と、
前記セラミック側面層が形成された前記グリーンチップを研磨し、それによって、前記面取り部を形成した未焼成の前記部品本体を得る、研磨工程と、
前記未焼成の部品本体を焼成する工程と
を含み、
前記研磨工程において、前記グリーンチップと前記セラミック側面層との界面と、未焼成の前記部品本体の外表面との交線が、前記面取り部の曲面形成範囲内に位置するようにされるとともに、前記グリーンチップおよび／または前記セラミック側面層を構成する未焼成のセラミック材料が、前記グリーンチップと前記セラミック側面層との界面を埋めるように伸ばされる、
積層セラミック電子部品の製造方法。
【請求項２】
前記グリーンチップを準備する工程は、
セラミックグリーンシート上に、帯状の内部電極パターンを複数列形成する工程と、
前記帯状の内部電極パターンが延びる長手方向に対して直交する幅方向に沿って、前記セラミックグリーンシートを所定間隔ずらしながら積層することによって、マザーブロックを作製する工程と、
前記長手方向の仮想切断線および前記幅方向の仮想切断線に沿って、前記マザーブロックを切断する工程と
を含む、請求項１に記載の積層セラミック電子部品の製造方法。
【請求項３】
前記帯状の内部電極パターンは、前記長手方向に沿って直線状に延びる１対の側辺を有し、
前記長手方向の仮想切断線は、前記帯状の内部電極パターンを前記幅方向において２等分するように位置する、
請求項２に記載の積層セラミック電子部品の製造方法。
【請求項４】
前記帯状の内部電極パターンは、内部電極パターンが形成されない穴あき部を有し、前記穴あき部は、前記帯状の内部電極パターンの前記幅方向中央において、前記長手方向に沿って所定のピッチで分布しており、
前記長手方向の仮想切断線は、前記穴あき部を前記幅方向において２等分するように位置する、
請求項３に記載の積層セラミック電子部品の製造方法。
【請求項５】
前記帯状の内部電極パターンは、その隣接するもの同士が互いに噛み合うように、前記長手方向に沿ってジグザグ状に延びる１対の側辺を有し、
隣接する前記帯状の内部電極パターンの間には、前記長手方向に沿ってジグザグ状に延びるギャップ領域が形成され、
前記長手方向の仮想切断線は、前記ギャップ領域を前記幅方向において２等分するように位置する、
請求項２に記載の積層セラミック電子部品の製造方法。
【請求項６】
互いに対向する１対の主面と、互いに対向する１対の側面と、互いに対向する１対の端面とを有し、前記側面と前記端面との間の稜線に沿って丸みを帯びた面取り部が形成され、前記主面方向に延びかつ前記主面に直交する方向に積層された複数のセラミック層と、前記セラミック層間の界面に沿って形成されかつ前記１対の端面のいずれかに露出する露出端を持つが、前記側面には露出しない複数対の内部電極とを有する、部品本体と、
前記内部電極の各前記露出端に電気的に接続されるように、前記部品本体の少なくとも前記１対の端面上に形成された、外部電極と
を備え、
前記内部電極は、
前記側面に対して平行な１対の側辺を有するとともに、前記セラミック層を介して別の前記内部電極と対向する、対向部と、
前記対向部から前記端面に引き出され、その端部に前記露出端を形成する、引出し部と
を有し、
前記側面間を結ぶ幅方向で見て、前記引出し部の前記露出端の幅は、前記対向部の幅より狭く形成され、
前記対向部の前記側辺から前記部品本体の前記側面までのギャップ寸法をＷｇ、前記面取り部の曲面の曲率半径をＲｄ、前記対向部の前記側辺から前記露出端までの距離をＤ、としたとき、
Ｗｇ＜Ｒｄ、かつ、
Ｒｄ＜Ｗｇ＋Ｄ
を満足するとともに、
前記対向部の前記側辺の延長線と前記部品本体の外表面との交点が前記面取り部の曲面形成範囲内に位置している、
積層セラミック電子部品。
【請求項７】
１５μｍ≦Ｗｇ、かつ
５５μｍ≦Ｒｄ
を満足する、
請求項６に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミック電子部品およびその製造方法に関するもので、特に、部品本体において内部電極に関連して設けられるサイドギャップ領域を、未焼成のセラミック材料を積層工程の後に付与することによって形成した、積層セラミック電子部品およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話、ノートパソコン、デジタルカメラ、デジタルオーディオ機器等の小型携帯電子機器の市場が拡大している。これらの携帯電子機器では、小型化が進んでいる一方で、高性能化も同時に進んでいる。これらの携帯電子機器には多数の積層セラミック電子部品が搭載されているが、積層セラミック電子部品についても高性能化が要求されており、たとえば、積層セラミックコンデンサにおいては大容量化が要求されている。これを受けて、積層セラミックコンデンサでは、セラミック層の薄層化が進められており、これによりセラミック層の積層枚数も増加する傾向にある。
【０００３】
通常、積層セラミック電子部品を製造する際には、焼成後にセラミック層となるセラミックグリーンシート上に内部電極パターンを印刷し、内部電極パターンを所定方向にずらすようにセラミックグリーンシートを積層してマザーブロックを積層し、マザーブロックを所定寸法にカットしてグリーンチップを切り出すことが行なわれる。
【０００４】
この製造方法では、積層ずれやカットずれの影響によりグリーンチップ側面に内部電極パターンが露出しないように、グリーンチップ側面と内部電極パターンの側辺との間のサイドギャップ領域のマージンを確保する必要がある。しかし、積層セラミック電子部品の小型化を進めた場合、内部電極の面積に対してサイドギャップ領域の面積の占める割合が大きくなり、その分だけ積層セラミックコンデンサの容量が低下せざるを得なかった。
【０００５】
これを受けて、特許文献１では、内部電極の両側端縁が積層体側面に露出した積層体を用意し、この積層体側面にセラミックグリーンシートを貼り付けることによりサイドギャップ領域を形成するため、積層コンデンサの小型化および大容量化を実現することができると記載されている。
【０００６】
しかし、特許文献１に記載の技術では、サイドギャップ領域を構成するセラミックグリーンシートとグリーンチップとの接着力が十分ではなく、経時後に、サイドギャップ領域がセラミック素体から剥離するおそれがある。
【０００７】
なお、同様の問題は、積層セラミックコンデンサに限らず、積層セラミックコンデンサ以外の積層セラミック電子部品においても、遭遇し得る。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平６−３４９６６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、この発明の目的は、上述したような問題を解決し得る、積層セラミック電子部品およびその製造方法を提供しようとすることである。
【課題を解決するための手段】
【００１０】
この発明は、まず、積層セラミック電子部品の製造方法に向けられる。
【００１１】
この発明に係る積層セラミック電子部品の製造方法は、互いに対向する１対の主面と、互いに対向する１対の側面と、互いに対向する１対の端面とを有し、側面と端面との間の稜線に沿って丸みを帯びた面取り部が形成され、主面方向に延びかつ主面に直交する方向に積層された複数のセラミック層と、セラミック層間の界面に沿って形成されかつ１対の端面のいずれかに露出する露出端を持つが、側面には露出しない複数対の内部電極とを有する、部品本体を作製する工程と、内部電極の各露出端に電気的に接続されるように、部品本体の少なくとも１対の端面上に外部電極を形成する工程とを備える。
【００１２】
上述した部品本体を作製する工程は、部品本体の側面の内側に位置しかつ側面に平行な面である平行側面を有するものであり、未焼成の複数のセラミック層と未焼成の複数対の内部電極とをもって構成された積層構造を有し、かつ平行側面に内部電極を露出させた状態にある、グリーンチップを準備する工程と、上記平行側面に露出した未焼成の内部電極を被覆するように、グリーンチップの平行側面上に未焼成のセラミック材料を付与することによって、部品本体の側面を与えるべきセラミック側面層をグリーンチップの平行側面上に形成する工程と、セラミック側面層が形成されたグリーンチップを研磨し、それによって、面取り部を形成した未焼成の部品本体を得る、研磨工程と、未焼成の部品本体を焼成する工程とを含む。
【００１３】
そして、この発明では、前述した技術的課題を解決するため、上記研磨工程において、グリーンチップとセラミック側面層との界面と、未焼成の部品本体の外表面との交線が、面取り部の曲面形成範囲内に位置するようにされるとともに、グリーンチップおよび／またはセラミック側面層を構成する未焼成のセラミック材料が、グリーンチップとセラミック側面層との界面を埋めるように伸ばされることを特徴としている。
【００１４】
この発明に係る製造方法において、上記グリーンチップを準備するため、セラミックグリーンシート上に、帯状の内部電極パターンを複数列形成する工程と、帯状の内部電極パターンが延びる長手方向に対して直交する幅方向に沿って、セラミックグリーンシートを所定間隔ずらしながら積層することによって、マザーブロックを作製する工程と、長手方向の仮想切断線および幅方向の仮想切断線に沿って、マザーブロックを切断する工程とを実施するようにすれば、グリーンチップを能率的に得ることができる。
【００１５】
上記好ましい実施態様において、帯状の内部電極パターンは、長手方向に沿って直線状に延びる１対の側辺を有し、長手方向の仮想切断線は、帯状の内部電極パターンを幅方向において２等分するように位置するようにされてもよい。
【００１６】
この場合、帯状の内部電極パターンは、内部電極パターンが形成されない穴あき部を有し、穴あき部は、帯状の内部電極パターンの幅方向中央において、長手方向に沿って所定のピッチで分布しており、長手方向の仮想切断線は、穴あき部を幅方向において２等分するように位置していると、内部電極の形状に関して、側面間を結ぶ幅方向で見て、その引出し部の露出端の幅を他の部分に比べて狭くすることができる。
【００１７】
前述した好ましい実施態様において、帯状の内部電極パターンは、その隣接するもの同士が互いに噛み合うように、長手方向に沿ってジグザグ状に延びる１対の側辺を有し、隣接する帯状の内部電極パターンの間には、長手方向に沿ってジグザグ状に延びるギャップ領域が形成され、長手方向の仮想切断線は、ギャップ領域を幅方向において２等分するように位置するようにされてもよい。
【００１８】
この発明は、また、上述した製造方法によって有利に製造することができる積層セラミック電子部品の構造にも向けられる。
【００１９】
この発明に係る積層セラミック電子部品は、互いに対向する１対の主面と、互いに対向する１対の側面と、互いに対向する１対の端面とを有し、側面と端面との間の稜線に沿って丸みを帯びた面取り部が形成され、主面方向に延びかつ主面に直交する方向に積層された複数のセラミック層と、セラミック層間の界面に沿って形成されかつ１対の端面のいずれかに露出する露出端を持つが、側面には露出しない複数対の内部電極とを有する、部品本体と、内部電極の各露出端に電気的に接続されるように、部品本体の少なくとも１対の端面上に形成された、外部電極とを備える。
【００２０】
内部電極は、側面に対して平行な１対の側辺を有するとともに、セラミック層を介して別の内部電極と対向する、対向部と、対向部から端面に引き出され、その端部に露出端を形成する、引出し部とを有する。側面間を結ぶ幅方向で見て、引出し部の露出端の幅は、対向部の幅より狭く形成される。
【００２１】
そして、対向部の側辺から部品本体の側面までのギャップ寸法をＷｇ、面取り部の曲面の曲率半径をＲｄ、対向部の側辺から露出端までの距離をＤ、としたとき、Ｗｇ＜Ｒｄ、かつ、Ｒｄ＜Ｗｇ＋Ｄを満足するとともに、対向部の側辺の延長線と部品本体の外表面との交点が上記面取り部の曲面形成範囲内に位置していることを特徴としている。
【００２２】
この発明に係る積層セラミック電子部品において、１５μｍ≦Ｗｇ、かつ５５μｍ≦Ｒｄを満足することが好ましい。
【発明の効果】
【００２３】
この発明に係る積層セラミック電子部品の製造方法によれば、グリーンチップとセラミック側面層との界面と、未焼成の部品本体の外表面との交線が、面取り部の曲面形成範囲内に位置するように研磨されるので、グリーンチップおよび／またはセラミック側面層を構成する未焼成のセラミック材料が、グリーンチップとセラミック側面層との界面を埋めるように伸ばされる。そのため、この未焼成のセラミック材料が言わば「パテ」のような役割を果たし、グリーンチップとセラミック側面層との間の接着力が高められ、グリーンチップとセラミック側面層との間での剥離（ギャップ剥がれ）が抑制される。
【００２４】
この発明に係る積層セラミック電子部品によれば、Ｗｇ＜Ｒｄ、かつ、Ｒｄ＜Ｗｇ＋Ｄを満足する、すなわち、引出し部の露出端が面取り部の曲面形成範囲にかかることがない。面取り部では、その上に形成される外部電極の下地層の厚みが薄くなりやすいため、この部分に引出し部が露出すると耐湿性が低下しやすいが、この発明によれば耐湿性低下を防止することができる。
【図面の簡単な説明】
【００２５】
【図１】この発明の第１の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１の外観を示す斜視図である。
【図２】図１の線Ａ−Ａに沿う断面図である。
【図３】図１に示した積層セラミックコンデンサ１に備える部品本体２の内部構造を示す平面図である。
【図４】図３の部分Ｂの拡大図である。
【図５】図１に示した積層セラミックコンデンサ１に備える部品本体２の端面図である。
【図６】図１に示した積層セラミックコンデンサ１を製造するために用意されるもので、内部電極パターン４２を形成したセラミックグリーンシート４１を示す平面図である。
【図７】図６に示したセラミックグリーンシート４１が積層された状態を拡大して示す平面図である。
【図８】図６および図７に示したセラミックグリーンシート４１を積層してなるマザーブロック４８を切断して得られたグリーンチップ４９の外観を示す斜視図である。
【図９】図８に示したグリーンチップ４９にセラミック側面層１３および１４を形成した状態を示す斜視図である。
【図１０】この発明の第２の実施形態による積層セラミック電子部品としての積層セラミックコンデンサに備える部品本体２の内部構造を示す、図３に対応する平面図である。
【図１１】図１０に示した積層セラミックコンデンサを製造するために用意されるもので、内部電極パターン６２を形成したセラミックグリーンシート６１を示す、図６に対応する平面図である。
【図１２】図１１に示したセラミックグリーンシート６１が積層された状態を拡大して示す、図７に対応する平面図である。
【図１３】この発明の第３の実施形態による積層セラミック電子部品としての積層セラミックコンデンサに備える部品本体２の内部構造を示す、図３に対応する平面図である。
【図１４】この発明の第４の実施形態による積層セラミック電子部品としての積層セラミックコンデンサに備える部品本体２の内部構造を示す、図３に対応する平面図である。
【図１５】図１４に示した積層セラミックコンデンサを製造するために用意されるもので、内部電極パターン７２を形成したセラミックグリーンシート７１を示す、図６に対応する平面図である。
【図１６】図１５に示したセラミックグリーンシート７１が積層された状態を示す、図７に対応する平面図である。
【発明を実施するための形態】
【００２６】
以下に、この発明を実施するための形態を説明するにあたり、積層セラミック電子部品として、積層セラミックコンデンサを例示する。
【００２７】
図１ないし図９は、この発明の第１の実施形態を説明するためのものである。
【００２８】
まず、図１ないし図５に示すように、積層セラミックコンデンサ１は、部品本体２を備えている。部品本体２は、互いに対向する１対の主面３および４と、互いに対向する１対の側面５および６と、互いに対向する１対の端面７および８とを有する、ほぼ直方体状をなしている。
【００２９】
部品本体２は、図２および図５に示すように、主面３および４の方向に延びかつ主面３および４に直交する方向に積層された複数のセラミック層９と、セラミック層９間の界面に沿って形成された複数対の第１および第２の内部電極１０および１１とをもって構成された積層構造を有する積層部１２を有する。また、部品本体２は、図５に示すように、前述した１対の側面５および６をそれぞれ与えるように積層部１２の各側面上に配置される１対のセラミック側面層１３および１４を有している。セラミック側面層１３および１４は、好ましくは、互いに同じ厚みとされる。
【００３０】
内部電極１０および１１の形状の詳細については後述するが、第１の内部電極１０は、第１の端面７に露出する露出端１５を持ち、第２の内部電極１１は、第２の端面８に露出する露出端１６を持っている。しかし、前述したセラミック側面層１３および１４がサイドギャップ領域を構成するため、内部電極１０および１１は、部品本体２の側面５および６には露出しない。
【００３１】
積層セラミックコンデンサ１は、さらに、内部電極１０および１１の各々の露出端１５および１６にそれぞれ電気的に接続されるように、部品本体２の少なくとも１対の端面７および８上にそれぞれ形成された、外部電極１７および１８を備えている。
【００３２】
部品本体２には、図３および図４に示すように、側面５および６の各々と端面７および８の各々との間の稜線に沿って丸みを帯びた面取り部１９が形成され、また、図１および図５に示すように、主面３および４の各々と側面５および６の各々との間の稜線に沿って丸みを帯びた面取り部２０が形成され、さらに、図２に示すように、主面３および４の各々と端面７および８の各々との間の稜線に沿って丸みを帯びた面取り部２１が形成されている。
【００３３】
図３によく示されているように、第１の内部電極１０は、側面５および６に対して平行な１対の側辺２２および２３を有するとともに、セラミック層９を介して第２の内部電極１１と対向する、対向部２４と、対向部２４から第１の端面７に引き出され、その端部に前述の露出端１５を形成する、引出し部２５とを有している。図５には、第１の端面７に露出する第１の内部電極１０の露出端１５が図示されている。
【００３４】
第１の内部電極１０の平面形状に関して、側面５および６間を結ぶ幅方向で見て、引出し部２５の露出端１５の幅は、対向部２４の幅より狭くされている。特に、この実施形態では、引出し部２５は、端面７に向かって次第に狭くなる幅方向寸法を有している。
【００３５】
図３において破線で示した第２の内部電極１１についても、同様に、側面５および６に対して平行な１対の側辺２６および２７を有するとともに、セラミック層９を介して第１の内部電極１０と対向する、対向部２８と、対向部２８から第２の端面８に引き出され、その端部に前述の露出端１６を形成する、引出し部２９とを有している。第２の内部電極１１は、上述した第１の内部電極１０と対称の平面形状を有している。
【００３６】
上述したように、第１の内部電極１０の対向部２４と第２の内部電極１１の対向部２８とがセラミック層９を介して互いに対向していることによって、これら対向部２４および２８間に電気的特性が発現する。すなわち、この積層セラミックコンデンサ１の場合には、静電容量が形成される。
【００３７】
第１の内部電極１０の対向部２４は、側辺２２および２３を結ぶ方向で見て、実質的に平坦である。すなわち、対向部２４は、側辺２２および２３の近傍で薄くなったり、積層方向に湾曲したりすることはない。第２の内部電極１１の対向部２８についても同様である。
【００３８】
第１および第２の内部電極１０および１１の各々の引出し部２５および２９は、それぞれ、端面７および８に引き出される。このとき、図４に示すように、対向部２４の側辺２２から部品本体２の側面５までのギャップ寸法をＷｇとし、面取り部１９の曲面の曲率半径をＲｄとし、対向部２４の側辺２２から露出端１５の端部までの距離をＤとしたとき、Ｒｄ＜Ｗｇ＋Ｄを満足するようにされる。すなわち、露出端１５および１６が前述した面取り部１９の曲面形成範囲にかからないようにされる。面取り部１９では、その上に形成される外部電極１７の下地層の厚みが薄くなり、この部分に引出し部２５が露出すると、耐湿性が低下するおそれがあるためである。
【００３９】
内部電極１０および１１のための導電材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
【００４０】
内部電極１０および１１の各厚みは、０．３〜２．０μｍであることが好ましい。なお、引出し部２５および２９の各厚みは、対向部２４および２８の各厚みに比べて厚くされてもよい。これにより、引出し部２５および２９に関連して生じやすい積層部１２の段差を減少させることができる。
【００４１】
セラミック層９ならびにセラミック側面層１３および１４を構成するセラミック材料としては、たとえば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などを主成分とする誘電体セラミックを用いることができる。誘電体セラミックには、必要に応じて、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類元素化合物などの副成分が添加される。
【００４２】
セラミック側面層１３および１４を構成するセラミック材料は、セラミック層９を構成するセラミック材料と少なくとも主成分が同じであることが好ましい。この場合、最も好ましくは、同じ組成のセラミック材料が、セラミック層９とセラミック側面層１３および１４との双方に用いられる。
【００４３】
なお、この発明は、積層セラミックコンデンサ以外の積層セラミック電子部品にも適用することができる。積層セラミック電子部品が、たとえば、圧電部品の場合には、ＰＺＴ系セラミックなどの圧電体セラミック、サーミスタの場合には、スピネル系セラミックなどの半導体セラミックが用いられる。
【００４４】
外部電極１７および１８は、前述したように、部品本体２の少なくとも１対の端面７および８上にそれぞれ形成されるが、この実施形態では、主面３および４ならびに側面５および６の各一部にまで回り込んだ部分を有している。
【００４５】
外部電極１７および１８は、図示しないが、下地層と下地層上に形成されるめっき層とで構成されることが好ましい。下地層のための導電材料としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。下地層は、導電性ペーストを未焼成の部品本体２上に塗布して部品本体２と同時焼成するコファイア法を適用することによって形成されても、導電性ペーストを焼成後の部品本体２上に塗布して焼き付けるポストファイア法を適用することによって形成されてもよい。あるいは、下地層は、直接めっきにより形成されてもよく、熱硬化性樹脂を含む導電性樹脂を硬化させることにより形成されてもよい。
【００４６】
なお、後述する面取り部１９の曲面の曲率半径の条件を考慮した場合、導電性ペーストを用いて下地層を形成するという特定の局面において、この発明は顕著な効果を発揮する。
【００４７】
下地層の厚みは、最も厚い部分で、１０〜１５０μｍであることが好ましい。
【００４８】
下地層上に形成されるめっき層を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金を用いることができる。めっき層は複数層から構成されていてもよい。このようにめっき層が複数層から構成される場合、好ましくは、Ｎｉめっきおよびその上のＳｎめっきの２層構造とされる。また、めっき膜の厚みは、１層あたり、１〜１５μｍであることが好ましい。
【００４９】
下地層とめっき層との間に、応力緩和用の導電性樹脂層が形成されていてもよい。
【００５０】
図４によく示されているように、内部電極１０の対向部２４の側辺２２は、積層部１２とセラミック側面層１３との界面３０上に位置している。同様に、内部電極１１の対向部２８の側辺２６についても、積層部１２とセラミック側面層１３との界面３０上に位置している。したがって、内部電極１０および１１の対向部２４および２８の各々の側辺２２および２６から部品本体２の側面５までのギャップ寸法Ｗｇは、セラミック側面層１３の厚みに相当する。
【００５１】
上述のギャップ寸法Ｗｇは、面取り部１９の曲面の曲率半径Ｒｄとの関係で、Ｗｇ＜Ｒｄを満足するようにされる。すなわち、ギャップ寸法Ｗｇより曲率半径Ｒｄの方が大きく、それゆえ、積層部１２とセラミック側面層１３との界面３０と、部品本体２の外表面との交線３２が、面取り部１９の曲面形成範囲内に位置するようにされる。図４に示した内部電極１０について言えば、内部電極１０の対向部２４の側辺２２の延長線と部品本体２の外表面との交点が面取り部１９の曲面形成範囲内に位置している。同様のことが、内部電極１０の対向部２４の他方の側辺２３についても、また、他方の内部電極１１の対向部２８の側辺２６および２７についても言える。
【００５２】
同様の状況が、図４では図示しない、部品本体２の図３における右上、左下および右下の各面取り部１９においても達成されている。
【００５３】
上述のように、Ｗｇ＜Ｒｄを満足すれば、セラミック側面層１３および１４が積層部１２から剥離するのを十分に防止することができる。
【００５４】
特に、ギャップ寸法Ｗｇについては、１５μｍ≦Ｗｇを満足することが好ましい。Ｗｇが１５μｍ以上であれば、ギャップ部分で生じ得る亀裂をより確実に防止することができる。なお、積層セラミックコンデンサの小型化、大容量化に応え得るためには、Ｗｇ≦３５μｍを満足することが好ましい。
【００５５】
面取り部１９の曲面の曲率半径Ｒｄについては、５５μｍ≦Ｒｄを満足することが好ましい。Ｒｄが５５μｍ以上であれば、部品本体２において割れや欠けが生じることをより確実に防止することができる。また、面取り部１９上に形成される外部電極１７および１８の下地層が局所的に薄くなってしまうことをより確実に防止するためには、Ｒｄ≦９５μｍであることが好ましい。これにより、耐湿性が低下することをより確実に防止することができる。
【００５６】
対向部２４の側辺２２から露出端１５の端部までの距離Ｄについては、９０μｍ≦Ｄを満足することが好ましい。Ｄが９０μｍ以上であれば、外部電極１７の端部と部品本体２との間から浸入し得る水分が露出端１５まで到達しにくくなるため、耐湿性が低下することをより確実に防止することができる。
【００５７】
完成品としての積層セラミックコンデンサ１からＷｇ、ＲｄおよびＤを測定する際には、部品本体２を高さ寸法の１／２程度で切断して現れた、主面３および４に平行な面において、４つのコーナー部における曲率半径Ｒｄと、２つのギャップ領域についてのギャップ寸法Ｗｇと、内部電極の対向部の側辺から露出端の端部までの距離Ｄとを測定すればよい。そして、各コーナー部と各ギャップ領域の関係において、Ｗｇ＜Ｒｄを満足すること、Ｒｄ＜Ｗｇ＋Ｄを満足すること、Ｒｄがいずれも５５μｍ≦Ｒｄを満足すること、および、Ｗｇがいずれも１５μｍ≦Ｗｇを満足することを確認すればよい。
【００５８】
次に、図６ないし図９をさらに参照しながら、上述した積層セラミックコンデンサ１の製造方法について説明する。
【００５９】
まず、セラミック層９となるべきセラミックグリーンシート、内部電極１０および１１のための導電性ペースト、セラミック側面層１３および１４のためのセラミックグリーンシート、ならびに、外部電極１７および１８のための導電性ペーストがそれぞれ準備される。これらセラミックグリーンシートおよび導電性ペーストには、バインダおよび溶剤が含まれるが、これらバインダおよび溶剤としては、それぞれ、公知の有機バインダおよび有機溶剤を用いることができる。
【００６０】
次に、図６に示すように、セラミックグリーンシート４１上に、たとえばスクリーン印刷法などにより所定のパターンをもって導電性ペーストが印刷される。これによって、内部電極１０および１１の各々となるべき内部電極パターン４２が形成されたセラミックグリーンシート４１が得られる。
【００６１】
この実施形態では、セラミックグリーンシート４１上に、帯状の内部電極パターン４２が複数列形成される。図６において、帯状の内部電極パターン４２が延びる長手方向（図６による上下方向）の仮想切断線４３およびこれに対して直交する幅方向（図６による左右方向）の仮想切断線４４が図示されている。帯状の内部電極パターン４２は、２つ分の内部電極１０および１１が各々の引出し部２５および２９同士で連結されたものが、長手方向に沿って連なった形状を有している。
【００６２】
帯状の内部電極パターン４２は、上記長手方向に沿って直線状に延びる１対の側辺４５および４６を有する。また、各帯状の内部電極パターン４２では、その幅方向中央において、内部電極パターンが形成されないひし形状の穴あき部４７が、長手方向に沿って所定のピッチで分布している。これは、前述した引出し部２５および２９の形態に由来するものである。
【００６３】
次に、上述のように内部電極パターン４２が形成されたセラミックグリーンシート４１を所定の順序でかつ所定枚数積層し、その上下に導電性ペーストが印刷されていない外層用セラミックグリーンシートを所定枚数積層することによって、図７にその一部を示したマザーブロック４８が作製される。図７において、マザーブロック４８は、内部電極パターン４２が形成されたセラミックグリーンシート４１の上にある外層用セラミックグリーンシートが除去された状態で図示されている。
【００６４】
上述の積層工程において、図６（Ａ）と同（Ｂ）とに示すように、帯状の内部電極パターン４２の幅方向に沿って、セラミックグリーンシート４１を所定間隔、すなわち内部電極パターン４２の幅方向寸法の半分ずつ、ずらされながら積層される。
【００６５】
次に、マザーブロック４８は、必要に応じて、静水圧プレスなどの手段により積層方向にプレスされる。
【００６６】
次に、マザーブロック４８は、図６に示した長手方向の仮想切断線４３および幅方向の仮想切断線４４に沿って切断され、図８に示すようなグリーンチップ４９が得られる。図７において、マザーブロック４８におけるグリーンチップ４９となるべき箇所が破線で囲まれて示されている。
【００６７】
図６および図７からわかるように、長手方向の仮想切断線４３は、一方では、帯状の内部電極パターン４２を幅方向において２等分するように、すなわち、穴あき部４７を幅方向において２等分するように位置しており、他方では、隣接する内部電極パターン４２の側辺４５および４６間を幅方向において２等分するように位置している。
【００６８】
図８に示すように、グリーンチップ４９は、部品本体２の側面５および６の各々の内側に位置しかつ側面５および６に平行な面である平行側面５０および５１を有する。これら平行側面５０および５１は、上述した幅方向の仮想切断線４４に沿う切断面によって与えられたものである。グリーンチップ４９は、前述した積層部１２の未焼成の段階にあるものに相当し、未焼成の複数のセラミック層９と未焼成の複数対の内部電極１０および１１とをもって構成された積層構造を有している。
【００６９】
一般に、上述したグリーンチップ４９あるいは積層部１２のように、サイドギャップ領域がなく、セラミック層と内部電極との積層構造では、セラミック層同士が密着する箇所が少なくなってしまうため、デラミネーションが生じやすくなる。そして、本件発明者は、なかでも、外層（内部電極が形成されていない上下のセラミック層）付近における内部電極の引出し部のコーナー（カット後にグリーンチップあるいは積層部のコーナー部に露出する部分）において、デラミネーションが生じやすくなることを発見した。これは、マザーブロックを所定の寸法に切断する際に応力が集中しやすく、接着面積の小さいコーナー部がデラミネーション発生の起点となりやすいためであると推測される。
【００７０】
よって、この実施形態のように、露出端１５および１６の幅を対向部２４および２８の幅より狭くすることにより、内部電極１０および１１の引出し部２５および２９のコーナーを内側に退避させ、上記影響を抑えることができるため、デラミネーションを生じにくくすることができる。
【００７１】
さらに、引出し部２５および２９の両脇に生じたマージン領域が積層方向に沿って互いに密着するため、このこともデラミネーション抑制に寄与する。
【００７２】
次に、図９に示すように、グリーンチップ４９の平行側面５０および５１上に、部品本体２の側面５および６を与えるべき未焼成のセラミック側面層１３および１４が形成され、それによって、研磨前の未焼成の部品本体２が得られる。
【００７３】
そのため、グリーンチップ４９の平行側面５０および５１上に未焼成のセラミック材料が付与される。この未焼成のセラミック材料の付与には、前述したセラミックグリーンシートが用いられ、このセラミックグリーンシートが、グリーンチップ４９の平行側面５０および５１上に貼り付けられる。この他に、たとえば、スクリーン印刷法等の印刷法、インクジェット法、グラビアコート法等のコート法、噴霧法等によって、グリーンチップ４９の平行側面５０および５１上にセラミックペーストを付与してもよい。これらの付与方法において、セラミックグリーンシートを貼り付ける方法は、別体として独立した物体を接着する分、他の付与方法に比べて接着力が弱くなりやすいため、特に本発明の効果が期待できる。これらセラミック側面層１３および１４の形成によって、平行側面５０および５１に露出した未焼成の内部電極１０および１１が被覆される。
【００７４】
次に、未焼成の部品本体２に対して研磨工程が実施される。研磨手段としては、バレル研磨などを用いることができる。この研磨によって、前述した面取り部１９〜２１が形成される。
【００７５】
この研磨工程において、グリーンチップ４９と未焼成のセラミック側面層１３および１４の各々の界面（積層部１２とセラミック側面層１３および１４の各々の界面３０および３１に相当。図３〜図５参照）と、未焼成の部品本体２の外表面との交線３２が、面取り部１９の曲面形成範囲内に位置するようにされる。言い換えれば、未焼成のセラミック側面層１３および１４により形成されたギャップ領域の寸法（前述のギャップ寸法Ｗｇに相当）が、面取り部１９の曲面の曲率半径Ｒｄよりも小さくなるようにされる。
【００７６】
上述した条件を満足させるように研磨工程を実施することにより、グリーンチップ４９ならびに／またはセラミック側面層１３および１４を構成する未焼成のセラミック材料が、グリーンチップ４９とセラミック側面層１３および１４の各々との界面を埋めるように伸ばされた結果、この未焼成のセラミック材料が言わば「パテ」のような役割を果たし、グリーンチップ４９とセラミック側面層１３および１４との間の接着力が高められる。
【００７７】
この研磨工程において、未焼成の部品本体２の端面７および８に露出した未焼成の内部電極１０および１１の露出端１５および１６は、前述したように、面取り部１９の曲面形成範囲にかからないようにされる。
【００７８】
次に、未焼成の部品本体２が焼成される。焼成温度は、セラミックグリーンシート４１ならびにセラミック側面層１３および１４に含まれるセラミック材料や内部電極１０および１１に含まれる金属材料にもよるが、たとえば９００〜１３００℃の範囲に選ばれることが好ましい。
【００７９】
次に、焼成後の部品本体２の両端面７および８に導電性ペーストを塗布し、焼き付けることによって、外部電極１７および１８の下地層が形成される。焼き付け温度は、７００〜９００℃であることが好ましい。
【００８０】
そして、必要に応じて、外部電極１７および１８の上記下地層表面にめっきが施され、図１に示した積層セラミックコンデンサ１が完成される。
【００８１】
上述した第１の実施形態において、穴あき部４７の形状を変更することにより、内部電極１０および１１の引出し部２５および２９の形状を種々に変更することができる。
【００８２】
次に、この発明の範囲またはより好ましい範囲での効果を確認するために実施した実験例について説明する。
【００８３】
上述した第１の実施態様に従って、試料となる積層セラミックコンデンサを作製した。ここで、試料となる積層セラミックコンデンサの寸法は、２．００ｍｍ×１．２５ｍｍ×１．２５ｍｍであった。なお、幅寸法１．２５ｍｍはＷｇを３０μｍとしたときの狙い値であり、幅寸法はＷｇの値を変動させるとその分変動する。また、セラミック層は、その厚みを０．８μｍとし、ＢａＴｉＯ３を主成分とするセラミックから構成した。内部電極は、その厚みを０．５μｍとし、Ｎｉを導電成分とし、積層数を９００とした。また、還元性雰囲気中、最高温度１２００℃で焼成を実施した。外部電極は、Ｃｕ焼付け膜の上にＮｉめっきおよびＳｎめっきを施したものとした。
【００８４】
このような積層セラミックコンデンサにおいて、表１に示すように、内部電極の対向部の側辺から部品本体の側面までのギャップ寸法Ｗｇ、面取り部の曲面の曲率半径Ｒｄ、および、対向部の側辺から露出端の端部までの距離Ｄを種々に変更したものを作製した。
【００８５】
そして、得られた各試料に係る積層セラミックコンデンサについて、表１に示すように、「ギャップ剥がれ」、「耐湿不良」、「外層剥がれ」、「ギャップ亀裂」および「欠け割れ」を評価した。
【００８６】
なお、「ギャップ剥がれ」は、倍率５０倍の実体顕微鏡にて試料を観察し、ギャップ部分での剥がれの有無を評価し、試料数３００個中で剥がれが生じた試料の比率を求めたものである。実体顕微鏡としては、株式会社ニコン製ＳＭＺ６４５を用いた。その他の評価で用いられる実体顕微鏡についても同じ実体顕微鏡であった。
【００８７】
「耐湿不良」は、温度８５℃、相対湿度８５％の環境下で、４Ｖの電圧を１０００時間、試料に印加した後、絶縁抵抗が０．１３ＭΩ未満となった試料を不良と判定し、試料数１００個中での不良数の比率を求めたものである。なお、絶縁抵抗測定には、Ａｇｉｌｅｎｔ社製４３４９Ｂ４チャネルハイレジスタンスメータを用いた。
【００８８】
「外層剥がれ」は、倍率５０倍の実体顕微鏡にて試料を観察し、外層付近でのセラミック層の剥がれの有無を評価し、試料数３００個中で剥がれが生じた試料の比率を求めたものである。
【００８９】
「ギャップ亀裂」とは、セラミック側面層１３および１４を構成するセラミックグリーンシートが破れる欠陥であり、線状のキズのような形で表面に現れる。この「ギャップ亀裂」は、倍率５０倍の実体顕微鏡にて試料を観察し、試料数３００個について、ギャップ部分での亀裂の有無を評価したものである。
【００９０】
「欠け割れ」は、倍率５０倍の実体顕微鏡にて試料を観察し、試料の特にコーナー部分での欠けや割れの有無を評価し、試料数３００個中で剥がれが生じた試料の比率を求めたものである。
【００９１】
【表１】
0005532027.tif 000002
【００９２】
試料３〜５、１２〜１４、１６〜１８、２０〜２２および２４〜２６では、
Ｗｇ＜Ｒｄ、
Ｒｄ＜Ｗｇ＋Ｄ、
１５μｍ≦Ｗｇ、および
５５μｍ≦Ｒｄ
の条件を満足しており、「ギャップ剥がれ」、「耐湿不良」、「外層剥がれ」、「ギャップ亀裂」および「欠け割れ」のいずれについても不良は生じなかった。
【００９３】
これらに対して、試料１および２では、Ｒｄ≧Ｗｇ＋Ｄとなり、「耐湿不良」について不良が生じ、特に試料１では、「外層剥がれ」についても不良が生じた。
【００９４】
試料６〜１０について見ると、これらは、Ｒｄが５５μｍ未満であった。そのため、「欠け割れ」を完全には防止することができなかった。また、試料６〜１０のうち、Ｗｇ＜Ｒｄである試料６〜８では、「ギャップ剥がれ」および「耐湿不良」についての不良を防止することができたが、Ｗｇ≧Ｒｄである試料９および１０では、「ギャップ剥がれ」および「耐湿不良」についての不良を完全には防止することができなかった。
【００９５】
上述した試料６に加えて、試料１１、１５、１９、２３および２７では、Ｗｇが１５μｍ未満であるため、「ギャップ亀裂」を完全には防止することができなかった。
【００９６】
上述した試料２３および２７に加えて、試料２８および２９では、Ｒｄ≧Ｗｇ＋Ｄであるので、「耐湿不良」を完全には防止することができなかった。
【００９７】
次に、図１０ないし図１２を参照して、この発明の第２の実施形態について説明する。なお、図１０は図３に対応し、図１１は図６に対応し、図１２は図７に対応する。図１０ないし図１２において、それぞれに対応する図面に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００９８】
第２の実施形態では、図１０に示すように、内部電極１０および１１の引出し部２５および２９は、対向部２４および２８より狭い幅を有し、かつ一定の幅をもって延びている。また、対向部２４および２８の、引出し部２５および２９へと連なる領域では、引出し部２５および２９の幅と等しくなるように、幅が次第に狭くなっている。
【００９９】
上述した内部電極１０および１１を得るため、図１１に示すような内部電極パターン６２が形成されたセラミックグリーンシート６１が用意される。図１１において、上下方向に延びる仮想切断線６３およびこれに対して直交する左右方向に延びる仮想切断線６４が図示されている。内部電極パターン６２は、網状をなしており、内部電極１０の対向部２４となるべき部分と内部電極１１の対向部２８となるべき部分とが上下方向に交互に連結されながら連なった形態を与えている。
【０１００】
網状の内部電極パターン６２には、内部電極パターンが形成されない上下方向に長手の八角形状の穴あき部６５が千鳥状に配置されている。上下方向に隣接する穴あき部６５間には、引出し部２５および２９となるべき部分が位置している。
【０１０１】
上述したセラミックグリーンシート６１を積層するにあたっては、図１１（Ａ）と同（Ｂ）とに示すように、穴あき部６５の左右方向の間隔分ずつ、内部電極パターン６２を左右方向にずらすように、セラミックグリーンシート６１がずらされながら積層される。
【０１０２】
上述の積層によって得られたマザーブロック６６の一部が図１２に拡大されて示されている。マザーブロック６６は、図１１に示した仮想切断線６３および６４に沿って切断され、図８に示すようなグリーンチップ４９が得られる。図１２において、マザーブロック６６におけるグリーンチップ４９となるべき箇所が破線で囲まれて示されている。
【０１０３】
図１１および図１２からわかるように、上下方向の仮想切断線６３の各々は、穴あき部６５を左右方向において２等分するように位置しており、左右方向の仮想切断線６４は、その２本が１つの穴あき部６５を横切るように位置している。
【０１０４】
上述した第２の実施形態において、穴あき部６５の形状を変更することにより、内部電極１０および１１の引出し部２５および２９ならびにそれらに連なる対向部２４および２８の端部の形状を種々に変更することができる。たとえば、穴あき部６５の形状を長方形に変更すれば、以下の第３の実施形態のような内部電極１０および１１の形状が得られる。
【０１０５】
次に、図１３を参照して、この発明の第３の実施形態について説明する。なお、図１３は図３に対応する。図１３において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１０６】
第３の実施形態では、第２の実施形態の場合と同様、内部電極１０および１１の引出し部２５および２９は、対向部２４および２８より狭い幅を有し、かつ一定の幅をもって延びている。しかし、対向部２４および２８の、引出し部２５および２９へと連なる領域で幅が次第に狭くなる構成は採用されていない。
【０１０７】
次に、図１４ないし図１６を参照して、この発明の第４の実施形態について説明する。なお、図１４は図３に対応し、図１５は図６に対応し、図１６は図７に対応する。図１４ないし図１６において、それぞれに対応する図面に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１０８】
第４の実施形態では、図１４に示すように、内部電極１０および１１の露出端１５および１６は、対向部２４および２８より狭い幅を有し、引出し部２５および２９は、端面７および８に向かって次第に狭くなる幅方向寸法を有している。これらのことは、第１の実施形態の場合と実質的に同様である。
【０１０９】
第４の実施形態の特徴となるところは、ダミー電極６９および７０が、それぞれ、端面８および７に露出するように形成されることである。
【０１１０】
上述した内部電極１０および１１ならびにダミー電極６９および７０を得るため、図１５に示すような帯状の内部電極パターン７２が複数列形成されたセラミックグリーンシート７１が用意される。図１５において、帯状の内部電極パターン７２が延びる長手方向（図１５による上下方向）の仮想切断線７３およびこれに対して直交する幅方向（図１５による左右方向）の仮想切断線７４が図示されている。帯状の内部電極パターン７２は、内部電極１０および１１の各々の対向部２４および２８が交互に長手方向に連結された形状をなしている。
【０１１１】
帯状の内部電極パターン７２は、その隣接するもの同士が互いに噛み合うように、長手方向に沿ってジグザグ状に延びる１対の側辺７５および７６を有し、隣接する帯状の内部電極パターン７２の間には、長手方向に沿ってジグザグ状に延びるギャップ領域７７が形成される。
【０１１２】
上述した長手方向の仮想切断線７３は、ギャップ領域７７を幅方向において２等分するように位置している。このとき、仮想切断線７３の一方側に内部電極１０または１１の引出し部２５または２９となるべき部分が与えられる位置の他方側には、ダミー電極６９または７０となるべき部分が与えられる。
【０１１３】
上述したセラミックグリーンシート７１を積層するにあたっては、図１５（Ａ）と同（Ｂ）とに示すように、帯状の内部電極パターン７２の長手方向に沿って、セラミックグリーンシート７１を所定間隔、すなわち内部電極パターン７２の側辺７５および７６のジグザグ状の周期の半分ずつ、ずらされながら積層される。
【０１１４】
上述の積層によって得られたマザーブロック７８の一部が図１６に示されている。マザーブロック７８は、図１５に示した仮想切断線７３および７４に沿って切断され、図８に示すようなグリーンチップ４９が得られる。図１５において、マザーブロック７８におけるグリーンチップ４９となるべき箇所が破線で囲まれて示されている。
【０１１５】
図１５および図１６に示した内部電極パターン７２を用いた場合、引出し部２５および２９の各々の反対側にダミー電極６９および７０が形成されるが、この引出し部２５および２９の露出端１５および１６の各幅と、ダミー電極６９および７０の露出端の各幅とはほぼ同じになる。
【０１１６】
この実施形態のように、ダミー電極６９および７０を形成することにより、引出し部２５および２９に関連して生じやすい積層部１２またはグリーンチップ４９における段差を減少させることができるとともに、外部電極１７および１８の部品本体２に対する接合強度を高めることができる。
【符号の説明】
【０１１７】
１  積層セラミックコンデンサ
２  部品本体
３，４  主面
５，６  側面
７，８  端面
９  セラミック層
１０，１１  内部電極
１２  積層部
１３，１４  セラミック側面層
１５，１６  露出端
１７，１８  外部電極
１９〜２１  面取り部
２２，２３，２６，２７  対向部の側辺
２４，２８  対向部
２５，２９  引出し部
３０，３１  界面
３２  交線
４１，６１，７１  セラミックグリーンシート
４２，６２，７２  内部電極パターン
４３，４４，６３，６４，７３，７４  仮想切断線
４５，４６，７５，７６  内部電極パターンの側辺
４７，６５  穴あき部
４８，６６，７８  マザーブロック
４９  グリーンチップ
５０，５１  平行側面
７７  ギャップ領域
【図１】
0005532027.tif 000003
【図２】
0005532027.tif 000004
【図３】
0005532027.tif 000005
【図４】
0005532027.tif 000006
【図５】
0005532027.tif 000007
【図６】
0005532027.tif 000008
【図７】
0005532027.tif 000009
【図８】
0005532027.tif 000010
【図９】
0005532027.tif 000011
【図１０】
0005532027.tif 000012
【図１１】
0005532027.tif 000013
【図１２】
0005532027.tif 000014
【図１３】
0005532027.tif 000015
【図１４】
0005532027.tif 000016
【図１５】
0005532027.tif 000017
【図１６】
0005532027.tif 000018