(57)【特許請求の範囲】
【請求項１】
微分負性抵抗素子と共振器とを備える発振器であって、
前記微分負性抵抗素子に接続された線路を備え、
前記線路の終端部において前記線路の信号線側に接続される第１端子と、前記線路の接地線側に接続される第２端子と、制御信号が印加される第３端子を有する三端子素子を更に備え、
前記線路の特性インピーダンスと前記三端子素子の第１端子と第２端子間のインピーダンスがインピーダンス整合する様に、第１調整手段が前記三端子素子の第３端子に印加される制御信号を調整し、第２調整手段が前記三端子素子の第２端子に印加される電圧を調整することを特徴とする発振器。
【請求項２】
前記三端子素子はトランジスタであり、
前記トランジスタのエミッタは、前記線路の終端部において前記線路の信号線側に接続され、前記トランジスタのコレクタは、前記線路の接地線側に接続され、
前記線路の特性インピーダンスと前記トランジスタのエミッタ・コレクタ間のインピーダンスがインピーダンス整合する様に、前記第１調整手段は前記トランジスタのベース電流を調整し、前記第２調整手段は前記トランジスタのコレクタ電圧を調整することを特徴とする請求項１に記載の発振器。
【請求項３】
前記三端子素子は電界効果トランジスタであり、
前記電界効果トランジスタのソースは、前記線路の終端部において前記線路の信号線側に接続され、前記電界効果トランジスタのドレインは、前記線路の接地線側に接続され、
前記線路の特性インピーダンスと前記電界効果トランジスタのソース・ドレイン間のインピーダンスがインピーダンス整合する様に、前記第１調整手段は前記電界効果トランジスタのゲート電圧を調整し、前記第２調整手段は前記電界効果トランジスタのドレイン電圧を調整することを特徴とする請求項１に記載の発振器。
【請求項４】
前記線路と前記三端子素子との組を複数組備え、前記組のそれぞれが前記微分負性抵抗素子に対して並列に配されていることを特徴とする請求項１に記載の発振回路。
【請求項５】
前記共振器は分布定数回路として配置され、
前記微分負性抵抗素子は集中定数素子として配置されていることを特徴とする請求項１から４の何れか１項に記載の発振器。
【請求項６】
前記共振器は分布定数回路として配置され、
前記微分負性抵抗素子は分布定数素子として配置されていることを特徴とする請求項１から４の何れか１項に記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁波を発生させるための負性抵抗素子を有する発振器に関し、特に、ミリ波帯からテラヘルツ帯（３０GHz以上３０THz以下）の周波数領域内の周波数帯における電磁波を発振する発振器に関する。
【背景技術】
【０００２】
広く認識されている様に、負性抵抗素子は、共振器を伴い、電磁波の発振器の応用分野で有用である。これまで、ミリ波帯からテラヘルツ波帯まで（３０GHz以上３０THz以下）の周波数帯域のうちの少なくとも一部を含む電磁波（以後、単にテラヘルツ波などとも呼ぶ）を発生させることで知られている。その一つとして、負性抵抗素子を基板上にモノリシック（monolithic）化した発振器が非特許文献１に開示されている。負性抵抗素子を有する半導体基板上にスロットアンテナを集積し、共振器構造と利得媒質がモノリシックに構成されている。
【０００３】
図８は、非特許文献１の発振器を示す図である。この発振器において、負性抵抗素子としては、コレクタ側にショットキー障壁（Schottky barrier）を備えた共鳴トンネルダイオード（Ｒｅｓｏｎａｎｔ  ｔｕｎｎｅｌｉｎｇ  Ｄｉｏｄｅ）S-RTD１１を用いている。共振器としては、スロットアンテナを用いている。非特許文献１におけるスロットアンテナは、半導体基板上の金属パターン１２で構成され、そのスロットの端部に容量１３、１４を備えている。非特許文献１の発振器は、更に、整流ダイオード１５も備えている。ここで、整流ダイオード１５は、負性抵抗素子を用いた発振器で問題となる寄生発振を抑制するための安定化回路をなしている。寄生発振とは、所望の周波数とは異なる低周波側の周波数帯における寄生的な発振のことを指す。こうした寄生発振は所望の周波数における発振出力を著しく低下させるため、負性抵抗素子を用いた発振器において安定化回路の存在は非常に重要といえる。その詳細については非特許文献２に述べられており、次の通りである。発振器の発振波長をλosc、発振周波数をωoscとすると、寄生発振を抑制するためにはDC以上ωosc未満の周波数領域においてバイアス供給のための電源側のインピーダンスが低いことが必要である、と開示されている。そのための一つの方法として、S-RTDから見て電源側に向かってλosc/４以内の位置に低インピーダンス回路（例えば、シャント整流ダイオードなど）が配置されるべきである、と開示されている。それ故、図８では、こうした低インピーダンス回路として、S-RTD１１から見て電源１６側に向かってλosc/４以内の位置に整流ダイオード１５を集積している。１７は、電源１６の内部抵抗及び接続線が持つ抵抗を合計したものである。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】IEEE ELECTRON DEVICE LETTERS, vol １８, ２１８（１９９７）
【非特許文献２】IEEE MICROWAVE AND GUIDED WAVE LETTERS, vol ５, ２１９ （１９９５）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の発振器の安定化回路における整流ダイオードは、負性抵抗素子と並列に配置されているため、負性抵抗素子の動作点電圧と等しい電圧が掛かり、電源の電力を消費するものであった。これは、整流ダイオードを用いた場合だけの問題ではなく、一般に、シャント素子を使用する場合に共通する問題といえる。したがって、従来の発振器においては、安定化回路における消費電力が大きいという課題があった。
【課題を解決するための手段】
【０００６】
上記課題に鑑み、本発明の発振器は、微分負性抵抗素子と、共振器と、前記微分負性抵抗素子に接続された線路と、前記線路の終端部において前記線路の信号線側に接続される第１端子と前記線路の接地線側に接続される第２端子と制御信号が印加される第３端子を有する三端子素子とを備える。そして、前記線路の特性インピーダンスと前記三端子素子の第１端子と第２端子間のインピーダンスがインピーダンス整合する様に、第１調整手段が前記三端子素子の第３端子に印加される制御信号を調整し、第１調整手段が前記三端子素子の第２端子に印加される電圧を調整する。
【発明の効果】
【０００７】
本発明によれば、前述した安定化回路は、線路とこれにインピーダンス整合したトランジスタ、電界効果トランジスタなどの三端子素子によって構成される。そのため、従来のシャント素子は存在しない。故に、本発明の安定化回路における消費電力は、三端子素子の第１端子と第２端子間での電力に代替される。第１端子と第２端子間に掛かる電圧は、典型的な場合、負性抵抗素子の動作点電圧より小さい。一方で、消費する電流は同程度のため、これらを比較すれば、本発明の安定化回路における消費電力は従来のそれより小さい。すなわち、本発明の発振器は、消費電力を低減することが可能な発振器となる。
【図面の簡単な説明】
【０００８】
【図１】実施形態１に係る発振器の構成を説明する図。
【図２】実施形態２に係る発振器の構成を説明する図。
【図３】実施形態３に係る発振器の構成を説明する図。
【図４】実施形態４に係る発振器の構成を説明する図。
【図５】実施例１に係る発振器の構成を説明する図。
【図６】実施例２に係る発振器の構成を説明する図。
【図７】本発明に係る発振器を同一基板上に集積した発振器の構成を示す模式断面図。
【図８】非特許文献１の発振器を示す模式図。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について説明する。本発明の発振器において重要なことは、次の点である。すなわち、線路を介して負性抵抗素子と直列に、線路の終端部において線路の信号線側に接続される第１端子と線路の接地線側に接続される第２端子と制御信号が印加される第３端子を有する三端子素子を設ける。そして、線路の特性インピーダンスと、三端子素子の第１端子と第２端子間のインピーダンスとがインピーダンス整合する様に、三端子素子の第３端子に印加される制御信号を調整して第２端子に印加される電圧を調整することである。三端子素子は、代表的には、トランジスタ、電界効果トランジスタなどであるが、同様な機能を実行できるものであればどの様な三端子素子でもよい。こうした考え方に基づき、本発明の発振器の基本的な構成は、上述した様になっている。
【００１０】
この基本的な構成に基づいて、以下に述べる様なより具体的な構成とすることができる。
三端子素子をトランジスタとし、トランジスタのエミッタは、線路の終端部において線路の信号線側に接続され、トランジスタのコレクタは、線路の接地線側に接続される様にできる。そして、線路の特性インピーダンスとトランジスタのエミッタ・コレクタ間のインピーダンスがインピーダンス整合する様に、第１調整手段はベース電流を調整し、第２調整手段はコレクタ電圧を調整する（後述の実施形態１等を参照）。また、三端子素子を電界効果トランジスタとし、電界効果トランジスタのソースは、線路の終端部において線路の信号線側に接続され、電界効果トランジスタのドレインは、線路の接地線側に接続される様にできる。そして、線路の特性インピーダンスと電界効果トランジスタのソース・ドレイン間のインピーダンスがインピーダンス整合する様に、第１調整手段はゲート電圧を調整し、第２調整手段はドレイン電圧を調整する（後述の実施形態４等を参照）。
【００１１】
また、線路と三端子素子との組を複数組備え、組のそれぞれが負性抵抗素子に対して並列に配されている構成とすることもできる（後述の実施形態３を参照）。共振器が分布定数回路として配置され、負性抵抗素子は集中定数素子として配置されている構成とすることもできる（後述の実施例１を参照）。共振器が分布定数回路として配置され、負性抵抗素子は分布定数回路と一体になった分布定数素子として配置されている構成とすることもできる（後述の実施例２を参照）。
【００１２】
以下、図を用いて本発明の実施形態ないし実施例を説明する。
（実施形態１）
実施形態１に係る発振器ないし発振回路について、図１（a）、（b）を用いて説明する。ここで、図１（a）は、本実施形態の発振回路を表す模式図である。図１（b）は、本実施形態の発振回路の動作点と動作点におけるインピーダンスを説明するための模式図である。図１において、１０１は、電磁波を発生するための負性抵抗素子である。１０２は、発振回路における共振周波数を決定するための共振器ないし共振回路である。共振回路１０２は、ミリ波帯からテラヘルツ波帯まで（３０GHz以上３０THz以下）の周波数帯域においては、分布定数型が望ましい。
【００１３】
１０３は、特性インピーダンスZ０を有する線路である。線路１０３は、負性抵抗素子１０１へバイアスを供給する役割があり、負性抵抗素子の両極に接続されている。１０４は、線路１０３とともに安定化回路を構成する三端子素子であるトランジスタである。トランジスタ１０４も、線路１０３と接続されている。特に、負性抵抗素子１０１に接続された線路１０３の信号線側にはエミッタを接続し、接地線側には、第２調整手段である電圧源１０５を介してコレクタを接続する。すると、ベースに接続された第１調整手段である電流源１０６を入力（制御信号入力）として、負性抵抗素子１０１から出力するエミッタフォロアが形成される。また、負性抵抗素子１０１とトランジスタ１０４は、電圧源１０５に対して直列に接続されることになる。したがって、トランジスタ１０４とコレクタ側の電圧源１０５は、負荷としての負性抵抗素子１０１へのバイアス供給源となる。
【００１４】
更に、本実施形態の線路１０３は、共振回路１０２に共振しない電磁波を接地まで反射なしで伝送する役割もある。このため、線路１０３の特性インピーダンスZ０とトランジスタ１０４のエミッタ・コレクタ間のインピーダンスがインピーダンス整合する様に、電圧源１０５と電流源１０６を調整する。それ故、本実施形態の発振回路は、共振回路１０２で決定された発振周波数ωosc以外の周波数領域で共振点を持つことがない回路構成となる。これは、従来の低インピーダンス回路を有する発振回路が次の（式１）の発振条件を満たさないことに対して、本実施形態の発振回路は次の（式２）の発振条件を満たさないことに対応する。
Re（Y）<０          （式１）
Im（Y）=０          （式２）
ここで、Yは発振回路全体のアドミタンスであって、（式１）、（式２）は負性抵抗素子を有する発振回路の発振条件として知られている。こうした動作原理は本発明の実施形態において共通するものである。
【００１５】
以上より、本実施形態のトランジスタ１０４は、負性抵抗素子１０１における動作点の調整と、線路１０３とのインピーダンス整合の調整とが同時に求められる。そのために、二つの独立した電圧源１０５、電流源１０６を下記の様に調整する。つまり、電圧源１０５の電圧V１０５を変化させると、負性抵抗素子１０１における動作点が図１（b）の電圧Vの方向で調整できる。電流源１０６の電流I１０６を変化させると、負性抵抗素子１０１における動作点が図１（b）の電流Iの方向で調整できるとともに、動作点におけるトランジスタ１０４のエミッタ・コレクタ間の微分コンダクタンスdIc/dVceを調整できる。dIc/dVceの逆数はトランジスタ１０４のエミッタ・コレクタ間のインピーダンスであるから、上記の調整で、動作点と動作点におけるインピーダンスが同時に調整できる。インピーダンス整合のためには、動作点におけるdIc/dVceと図１（b）に補助線（粗い破線）として書き込んだ−１/Z０の傾きとを一致させる。そのためには、トランジスタ１０４の飽和領域を用いるとよい。好都合なことに、典型的な線路の特性インピーダンスZ０は数Ωから数百Ωのため、比較的低抵抗なトランジスタのエミッタ・コレクタ間のインピーダンスと整合はとり易い。なお、図１（b）において、一点鎖線は負性抵抗素子１０１の負性抵抗領域を持つ電圧・電流特性を示し、複数の実線は複数のベース電流におけるトランジスタ１０４の静特性を示し、細かい破線の矢印は動作点を示す。
【００１６】
本実施形態に係る発振回路の電力は、電圧源１０５から供給され、トランジスタ１０４のエミッタ・コレクタ間と負性抵抗素子１０１で消費される。したがって、発振回路としての目的以外の消費電力としては、エミッタ・コレクタ間での電力（＝エミッタ・コレクタ間電圧Vce×コレクタ電流Ic）が考えられる。ここで、飽和領域で使用する場合、エミッタ・コレクタ間電圧Vceは、ベース電流Ibがターン・オンするときのエミッタ・ベース間電圧Vbeと同程度と考えてよい。このエミッタ・ベース間電圧Vbeはトランジスタ１０４の半導体構成等に依存しているが、比較的小さい。例えば、０.７Vである。一方、負性抵抗素子１０１の動作点電圧は負性抵抗素子１０１に依存しているが、比較的大きい。数百mVから数V前後まで様々である。本実施形態の線路１０３とエミッタフォロア（トランジスタ１０４）を用いた安定化回路は、この点に関して、従来の回路構成より消費電力が小さい。もちろん、トランジスタ１０４の動作領域は飽和領域には限ることはなく、従来のものより消費電力が小さくなるのであれば能動領域を利用してもよい。
【００１７】
（実施形態２）
実施形態２に係る発振器ないし発振回路について、図２を用いて説明する。図２において、負性抵抗素子２０１、共振器ないし共振回路２０２、特性インピーダンスZ０の線路２０３、トランジスタ２０４は実施形態１と同様である。
【００１８】
本実施形態において、第２調整手段である電圧源は、電圧Vccを有する電源ライン２５１とデカップリングキャパシタ２５２で回路構成する。これは、電圧源が必ずしも、AC短絡となっている理想的な電圧源ではなくてもよいからである。したがって、２５２のデカップリングキャパシタは短絡したい周波数領域において機能すればよい。短絡したい周波数領域とは、つまりは、寄生発振を抑制したい周波数領域のことである。好ましくは、DC以上ωosc未満の周波数領域であるが、通常DC周辺で寄生発振することはない。よって、周波数領域の下側は、例えば数MHz程度でも十分なことが多く、デカップリングキャパシタ２５２の利用で対応できることが多い。
【００１９】
本実施形態の第１調整手段である電流源は、電源２０６と抵抗２０７で回路構成する。これは、電流源の内部抵抗が十分に大きい理想的な電流源ではなくてもよいからである。したがって、抵抗２０７の抵抗値としては、例えば、数kΩでもよい。
【００２０】
本実施形態における発振回路の動作点と動作点におけるインピーダンスを調整するためには、電源ライン２５１におけるVccを外部の電源で調整し、また、電源２０６の電圧を調整すれば電流Ibが調整できる。この様に、本実施形態は、トランジスタを調整するための電圧源と電流源を、より簡易な回路構成によって実施することができる一実施形態を示すものである。
【００２１】
（実施形態３）
実施形態３に係る発振器ないし発振回路について、図３を用いて説明する。図３において、負性抵抗素子３０１、共振回路３０２、特性インピーダンスZ０の線路３０３、トランジスタ３０４、電流源３０６は実施形態１と同様である。また、電源ライン３５１とでデカップリングキャパシタ３５２は実施形態２と同様である。
【００２２】
本実施形態において、線路３０３とトランジスタ３０４を用いた安定化回路は二組設けられ、負性抵抗素子３０１に対して並列の線路３０７とトランジスタ３０８を用いた安定化回路がもう一組に相当する。これに伴って、電流源３０９が必要となる。電源ライン３５３とデカップリングキャパシタ３５４については、電源ライン３５１とデカップリングキャパシタ３５２を共用してもよい。こうした本実施形態では、負性抵抗素子３０１へのバイアス供給源が二つになるので、二倍の電流２Icを供給することができる。また、バイアス供給を行う線路が二本になるので、焼ききれるなどの問題も少なくなる。もちろん二組には限られず、n組でもよい（n=２,３,４・・・）。
【００２３】
本実施形態は、負性抵抗素子３０１における負性抵抗値が特に低い場合に有効である。というのも先にも述べた通り、線路３０３の特性インピーダンスZ０は数Ωから数百Ωである。線路３０３とインピーダンス整合しているトランジスタ３０４のエミッタ・コレクタ間のインピーダンスは、これに等しい。故に、負性抵抗素子３０１における負性抵抗の絶対値が特に低い場合、トランジスタ３０４のエミッタ・コレクタ間のインピーダンスを下回ることがあり得る。この場合、負性抵抗素子３０１の負性抵抗領域において動作点を選べないという問題が生じる。しかし、並列のもう一組におけるトランジスタ３０８のエミッタ・コレクタ間のインピーダンスとの合成インピーダンスは半分になる。ｎ組の場合は１/ｎとなる（n=２,３,４・・・）。この様に複数組の安定化回路を利用すれば、負性抵抗の絶対値が合成インピーダンスを下回ることは避けられるので、負性抵抗素子３０１の任意の動作点を選ぶことができる。
【００２４】
以上の様に、本実施形態は、負性抵抗素子の負性抵抗が特に低い場合でも、負性抵抗素子の任意の動作点を選ぶことができる一実施形態を示すものである。
【００２５】
（実施形態４）
実施形態４に係る発振器ないし発振回路について、図４（a）、（b）を用いて説明する。ここで、図４（a）は、本実施形態に係る発振回路を表す模式図である。図４において、負性抵抗素子４０１、共振回路４０２、特性インピーダンスZ０の線路４０３は実施形態１と同様である。また、電源ライン４５１とでデカップリングキャパシタ４５２は実施形態２と同様である。
【００２６】
本実施形態では、トランジスタは電界効果トランジスタ４０４で置き換えている。負性抵抗素子４０１に接続された線路４０３の信号線側にはソースを接続し、接地線側には、電圧Vddを有する電源ライン４５１、デカップリングキャパシタ４５２を介してドレインを接続する。すると、ゲートに接続された電源４０６を入力として負性抵抗素子４０１から出力するソースフォロアが形成される。また、実施形態１と同様に、負性抵抗素子４０１と電界効果トランジスタ４０４は、電源４５１に対して直列に接続されることになる。したがって、電界効果トランジスタ４０４と電源４５１は、負荷としての負性抵抗素子４０１のバイアス供給源となる。
【００２７】
本実施形態の電界効果トランジスタ４０４も、実施形態１と同様に、負性抵抗素子４０１における動作点の調整と、線路４０３とのインピーダンス整合の調整とが同時に求められる。そのために、二つの独立した電源４５１、４０６を下記の様に調整する。つまり、電源ライン４５１の電圧Vddを変化させると、負性抵抗素子４０１における動作点が図４（b）の電圧Vの方向で調整できる。電源４０６の電圧Vgを変化させると、負性抵抗素子４０１における動作点が図４（b）の電流Iの方向で調整できるとともに、動作点における電界効果トランジスタ４０４のソース・ドレイン間の微分コンダクタンスdId/dVdsを調整できる。dId/dVdsの逆数は電界効果トランジスタ４０４のソース・ドレイン間のインピーダンスであるから、上記の調整で、動作点と動作点におけるインピーダンスが同時に調整できる。更に、インピーダンス整合のためには、動作点におけるdId/dVdsと図４（b）に補助線として書き込んだ−１/Z０の傾きとを一致させる。そのためには、電界効果トランジスタ４０４の線形領域を用いるとよい。
【００２８】
本実施形態に係る発振回路としての目的以外の消費電力としては、ソース・ドレイン間での電力（＝ソース・ドレイン間電圧Vds×ドレイン電流Id）が考えられる。ここで、線形領域で使用する場合、ソース・ドレイン間電圧Vdsは、しきい値電圧Vtの大きさ以下と考えてよい。このしきい値電圧Vtは電界効果トランジスタ４０４の半導体構成等に依存しているが、比較的小さい。例えば、−０.５Vである。より正確には、ソース・ドレイン間電圧Vdsはピンチオフ電圧Vgs−Vtと同程度と考えてよく、しきい値電圧Vtの大きさより小さくすることもできる。この様に、本実施形態は、トランジスタにおける消費電力を更に小さくすることのできる一実施形態を示すものである。
【００２９】
ところで、以上の実施形態において、負性抵抗素子としては、例えば、共鳴トンネルダイオードRTDやエサキダイオード、ガンダイオードなどを用いることができる。トランジスタとしては、npn型には限られず、pnp型でもよい。ただし、pnp型の場合は、図１、図２、３における回路素子の極性を入れ替えなくてはならない。電界効果トランジスタとしては、nチャネルには限られず、pチャネルでもよい。HFET（HEMT含む）、MOSFET、JFET、IGBTなどを用いることができる。
【００３０】
更に具体的な回路構成について、以下の実施例において説明する。
（実施例１）
実施例１に係る発振回路及び発振器について、図５（a）、（b）を用いて説明する。ここで、図５（a）は、本実施形態に係る発振回路を表す模式図である。また、図５（b）は、本実施形態に係る発振回路を適用した発振器構造を説明するための模式図である。
【００３１】
図５において、５０１は、共鳴トンネルダイオードRTDである。本実施例におけるRTD５０１は、ＩｎＰ基板５１上のＩｎＧａＡｓ／ＩｎＡｌＡｓ、ＩｎＧａＡｓ／ＡｌＡｓによる多重量子井戸構造とｎ−ＩｎＧａＡｓによる電気的接点層を伴って構成される。多重量子井戸構造としては、例えば三重障壁構造を用いる。より具体的には、ＡｌＡｓ（１．３ｎｍ）／ＩｎＧａＡｓ（７．６ｎｍ）／ＩｎＡｌＡｓ（２．６ｎｍ）／ＩｎＧａＡｓ（５．６ｎｍ）／ＡｌＡｓ（１．３ｎｍ）の半導体多層膜構造で構成する。このうち、ＩｎＧａＡｓは井戸層、格子整合するＩｎＡｌＡｓや非整合のＡｌＡｓは障壁層である。これらの層は意図的にキャリアドープを行わないアンドープとしておく。この様な多重量井戸構造は、電子濃度が２×１０１８cm-３のｎ−ＩｎＧａＡｓによる電気的接点層に挟まれる。こうした電気的接点層間の構造の電流電圧（I-V）特性において、ピーク電流密度は２８０kA/cm２であり、約０.７Vから約０.９Vまでが負性抵抗領域となる。共鳴トンネルダイオードが約２μｍΦのメサ構造の場合、ピーク電流９mA、負性抵抗−２２Ωが得られる。
【００３２】
次に、５０２はパッチアンテナを利用した共振回路である。パッチアンテナ５０２としては、ここでは、発振周波数４１０ＧＨｚに設計された２００μｍ×２００μｍの正方形パターンの導体パッチを用いる。パッチアンテナ５０２はRTD５０１の一方の電極でもあり、接地導体（不図示）は共鳴トンネルダイオードのもう一方の電極を兼ねている。５０３は、幅３０μｍで、特性インピーダンスZ０＝２０Ωに設計されたマイクロストリップラインである。マイクロストリップライン５０３は、パッチアンテナ５０２を介して負性抵抗素子５０１に接続されている。本実施例では、パッチアンテナにおける接地導体（不図示）とマイクロストリップラインにおける接地導体（不図示）は共通の導体を用いる。こうしたマイクロストリップライン５０３はダイ（ＩｎＰ基板）５１の端部付近まで伸びている。
【００３３】
５０４はHFETである。ここでは、NE3514S02（NECエレクトロニクス製）を用いる。HFET５０４は、ダイ５１がボンディングされたレセプターに配されたソース電極５４１、ドレイン電極５５１、ゲート電極５６１上に集積される。また、ワイヤボンディング５４２を介してマイクロストリップライン５０３と接続される。このとき、ソース電極５４１における接触抵抗を含む直列抵抗やワイヤボンディング５４２におけるインダクタンスは、集中定数素子５０４に含めて考えれば、実施形態４と同様に考えることができる。ドレイン電極５５１は電圧Vddの電源ラインと共通の導体を用いている。デカップリングキャパシタは、この電源ライン５５１と接地導体５５３との間のMIM（Metal-Insulator-Metal）５５２を設けて形成する。もちろん、これより容量が大きく低い周波数領域に対応するデカップリングキャパシタは外部に設けてもよい。ゲート電極５６１は電源５０６に接続する。
【００３４】
本実施例の発振回路の動作点と動作点におけるインピーダンスの調整方法は次の通りである。まず、NE3514S02のデータシートを参照し、dId/dVdsが１/Z０=０.０５Sと一致し得る領域として、Vdsが０Vから０.４Vまでの間で且つVgsが０Vから−０.４Vまでの間であることを確認する。より正確には、直列抵抗５４１とインダクタンス５４２を含めてdId/dVdsを計算する。次に、RTD５０１の動作点０.８V付近を考慮して、Vdd=Vds+０.８V、Vg=Vgs+０.８Vとする。したがって、電源ライン５５１の電圧Vddを０.８Vから１.３Vの間で、電源５０６の電圧を０.８Vから０.４Vの間で調整すればよい。例えば、直列抵抗５４１とインダクタンス５４２が十分小さいとして、RTD５０１の動作点を０.８V、７mAと設定したいときは、Vdd=０.９V、Vg=０.６Vに設定する。
【００３５】
本実施例に係る発振回路としての目的以外の消費電力としては、ソース・ドレイン間での電力である。RTD５０１の動作点０.８V、７mA、電源ライン５５１の電圧Vdd=０.９V、電源５０６の電圧Vg=０.６Vとした場合、Vds=０.１V、Id=７mAである。つまり、消費電力は０.１V×７mA=０.７mWである。これを、従来のシャント素子と比較する。非特許文献２によれば、シャント素子の抵抗は２２Ω以下が必要である。つまり、シャント素子を単純に抵抗器として計算した場合、消費電力は０.８V２/２２Ω=２９mWと見積られる。故に、本実施例に係る線路５０３とソースフォロア（トランジスタ５０４）を用いた安定化回路は、従来の回路構成より消費電力が小さい。
【００３６】
（実施例２）
実施例２に係る発振回路及び発振器について、図６（a）、（b）を用いて説明する。ここで、図６（a）は、本実施例に係る発振回路を表す模式図である。また、図６（b）は、本実施例に係る発振回路を適用した発振器構造を説明するための模式図である。
【００３７】
本実施例は実施例１の変形例であって、負性抵抗素子６０１と共振回路６０２の形状以外の構成は、実施例１とほぼ同様である。図６において、図５の番号と百番台以外の数字が同じものは同様の素子であることを示す。負性抵抗素子６０１は、共振回路６０２に沿ったストライプ状のメサ構造となっている。５μｍ×１５０μｍの場合、ピーク電流約２Aが得られる。共振回路６０２は導体ストリップを利用した表面プラズモン導波路によって構成されている。ここでは、共振器方向の長さは１５０μｍである。この様に、本実施例では、負性抵抗素子６０１は表面プラズモン導波路の共振器方向に沿い、共振回路６０２と一体となって分布している。ストリップ６０２は負性抵抗素子６０１の一方の電極でもあり、接地導体（不図示）は負性抵抗素子のもう一方の電極を兼ねている。
【００３８】
６０３は幅広のマイクロストリップラインである。ここでは、幅１００μｍで、特性インピーダンスZ０＝１Ωに設計されたマイクロストリップラインを用いる。本実施例では負性抵抗素子６０１を流れる電流が大きいためこの様にしているが、実施形態３に記載される様に、複数のマイクロストリップラインを用いてもよい。本実施例でも、共振回路における接地導体（不図示）とマイクロストリップラインにおける接地導体（不図示）は共通の導体を用いる。こうしたマイクロストリップライン６０３はダイ６１の端部付近まで伸びている。
【００３９】
６０４はパワー型の電界効果トランジスタである。ここでは、NE5520379A（NECエレクトロニクス製）を用いる。本実施例では負性抵抗素子６０１を流れる電流が大きいためこのようしているが、実施形態３に記載される様に、複数のトランジスタを用いてもよい。本実施例の発振回路の動作点と動作点におけるインピーダンスの調整方法は次の通りである。まず、NE5520379Aのデータシートを参照し、dId/dVdsが１/Z０=１Sと一致し得る領域としては、Vdsが０Vから１Vまでの間で且つVgsが３.６Vから２.４Vまでの間である。より正確には、直列抵抗６４１とインダクタンス６４２を含めてdId/dVdsを計算する。次に、負性抵抗素子６０１の動作点０.８V付近を考慮して、電源ライン６５１の電圧Vddを０.８Vから１.８Vの間で、電源６０６の電圧を４.２Vから３.２Vの間で調整すればよい。
【００４０】
本実施例に係る発振回路としての目的以外の消費電力としては、実施例１と同様で、比較的小さい。本実施例に係る線路６０３とソースフォロア（トランジスタ６０４）を用いた安定化回路は消費電力が少なく、この点に関して従来のそれより優れている。
【００４１】
尚、以上の実施例において、発振器構造としては、ワイヤボンディングを用いずにスルーホールやバンプを使った実装を利用しても良い。その際、直列抵抗成分やリアクタンス成分は全て集中定数素子であるトランジスタに含めて考えればよい。
【００４２】
また、実装を行わなくても、負性抵抗素子、特性インピーダンスZ０の線路、トランジスタを同一基板上に集積する発振器構造も可能である。図７は、こうした発振器構造の一例を説明するための断面図である。負性抵抗素子７０１は、活性層７１１、電気的接点層７１２、７１３とこれに接する電極７１４、７１５とから成る。線路７０３は、導体ストリップ７３１、誘電体７３２、接地電極７３３とから成る。負性抵抗素子７０１と同一基板７１上のトランジスタ７０４は、エミッタ層７４１、ベース層７４２、コレクタ層７４３、サブコレクタ層７４４と、これに接するエミッタ電極７４５、ベース電極７４６、コレクタ電極７４７とから成る。ここで、線路７０３のストリップ７３１は、負性抵抗素子７０１に接しており、トランジスタ７０４のエミッタに接している。接地電極７３３は負性抵抗素子７０１の電極７１５と電位が等しいため、例えばコレクタ電極７４７と接地電極７３３の間にMIMなどを設けるなどして電圧源を挿入すれば、本実施例に係る発振回路を実現することができる。
【符号の説明】
【００４３】
１０１・・・負性抵抗素子、１０２・・・共振器（共振回路）、１０３・・・線路、１０４・・・三端子素子（トランジスタ）、１０５・・・第２調整手段（電圧源）、１０６・・・第１調整手段（電流源）
【図１】
0005632599.tif 000002
【図２】
0005632599.tif 000003
【図３】
0005632599.tif 000004
【図４】
0005632599.tif 000005
【図５】
0005632599.tif 000006
【図６】
0005632599.tif 000007
【図７】
0005632599.tif 000008
【図８】
0005632599.tif 000009