(57)【特許請求の範囲】
【請求項１】
スイッチトキャパシタを用いた同期検波回路において、
所定の周期を有する入力信号を入力する入力手段と、
前記入力信号に同期し、少なくともハイレベル状態とローレベル状態との２つの異なる状態を有する参照信号を入力する参照信号入力手段と、
スイッチの制御に応じて、一方の電極である第１電極について前記入力手段側の端子と放電先側の端子との間でスイッチングすると共に、他方の電極である第２電極について接地間でスイッチングして電荷の充放電を行う第１のスイッチトキャパシタと、
前記スイッチの制御に応じて、前記第１のスイッチトキャパシタと相補的な充放電動作を行い、一方の電極である第３電極について、入力手段側の端子と接地との間でスイッチングすると共に、他方の電極である第４電極について、前記第３電極が入力手段側の端子に接続されている場合に接地され、前記第３電極が接地されている場合に放電先側の端子と接続されるようにスイッチングして充放電を行う第２のスイッチトキャパシタとを備え、
前記参照信号入力手段が入力する参照信号がハイレベルの場合に、前記第１のスイッチトキャパシタの前記第１電極が入力手段側の端子に接続すると共に前記第２電極が接地されて前記入力信号の電荷を充電し、前記第２のスイッチトキャパシタの前記第３電極が接地されると共に前記第４電極が放電先側の端子に接続されて前記第２のスイッチトキャパシタに充電されている電荷を放電し、
前記参照信号がローレベルの場合に、前記第１のスイッチトキャパシタの前記第１電極が放電先側の端子に接続すると共に第２電極が接地されて前記第１のスイッチトキャパシタに充電されている電荷を放電し、前記第２のスイッチトキャパシタの前記第３電極が入力手段側の端子に接続すると共に前記第４電極が接地されて前記入力信号の電荷を充電することを特徴とする同期検波回路。
【請求項２】
請求項１に記載の同期検波回路において、
前記入力信号、及び参照信号が同一の信号発振器により生成される信号であることを特徴とする同期検波回路。
【請求項３】
請求項１又は２に記載の同期検波回路において、
前記入力信号の位相の進相に応じて、前記参照信号と入力信号との位相差を調整する位相調整手段を備えることを特徴とする同期検波回路。
【請求項４】
請求項１ないし３のいずれかに記載の同期検波回路において、
前記入力信号の電荷が充電された前記第１のスイッチトキャパシタ、及び第２のスイッチトキャパシタから放電された電荷を充電する充電手段を備えることを特徴とする同期検波回路。
【請求項５】
請求項１ないし４のいずれかに記載の同期検波回路を有するフラックスゲートセンサにおいて、
磁束変化を検知するセンサヘッドと、
前記センサヘッドに交流励磁電流、及び直流バイアス電流を供給する発振器とを備え、
前記発振器が、前記交流励磁電流と同期した参照信号を前記同期検波回路に供給することを特徴とするフラックスゲートセンサ。
【請求項６】
請求項５に記載のフラックスゲートセンサにおいて、
前記位相調整手段が、前記センサヘッドで発生する誘導電圧と前記参照信号との位相差を調整することを特徴とするフラックスゲートセンサ。
【請求項７】
請求項６に記載のフラックスゲートセンサにおいて、
前記位相調整手段が、前記センサヘッドを構成するインダクタンス成分に対して接続されたコンデンサであることを特徴とするフラックスゲートセンサ。
【請求項８】
請求項１ないし４のいずれかに記載の同期検波回路を有するＦＭ復調装置において、
前記入力信号がＦＭ変調信号であり、前記参照信号がＦＭ変調信号のゼロクロスに基づいて生成された矩形波であることを特徴とするＦＭ復調装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチトキャパシタを用いた同期検波回路等に関する。
【背景技術】
【０００２】
同期検波回路の基本的な構成として、数個のアナログスイッチと反転増幅器を用いた構成のものがある。しかし、回路構成に必要な部品数が多く、平滑回路も必要となるため、回路の集積化において問題がある。また、スイッチトキャパシタを用いた同期検波回路が広く知られているが、数個のアナログスイッチとオペアンプが必要となるため、ここでも回路構成に必要な部品が多くなり、回路の集積化において問題がある。
【０００３】
一方、高精度の平衡型変調器を用いて少ない部品数で同期検波回路を構成することが可能であるが、高精度の平衡型変調器は高価で、且つ消費電力が多くなってしまうという問題がある。
【０００４】
上記問題に関連して、整流・平滑回路や同期検波装置が開示されている。特許文献１に示す整流・平滑回路は、少なくとも一方が被整流信号電圧に応じた電圧を出力する第１、第２のスイッチトキャパシタと、該被整流信号電圧が基準電圧以上となる第１の期間に、第１のスイッチトキャパシタの出力電圧を選択し、第１の期間以外の第２の期間に、第２のスイッチトキャパシタの出力電圧を選択する選択手段と、該選択手段の出力電圧が供給され第３のスイッチトキャパシタを有する積分器とからなり、被整流信号電圧を整流して平滑した信号電圧を得ることができるように構成したものである。
【０００５】
特許文献２に示す同期検波回路は、単一のスイッチトキャパシタ回路への２相クロックの供給形態を入力信号に応じて切り替えることにより、上記単一のスイッチトキャパシタ回路が選択的に正相積分器及び逆相積分器として機能し得るように構成したものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６２−９２７７４号公報
【特許文献２】特開２００５−２０４３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に示す技術は、第１の期間において入力信号を任意のタイミングでサンプリングして充電と放電とを繰り返して実行し、第２の期間においても入力信号を任意のタイミングでサンプリングして充電と放電とを繰り返して実行する回路構成となっているため、放電期間中はスイッチトキャパシタに充電を行うことができず、十分な電荷を出力することができないという課題を有する。また、スイッチトキャパシタ内のスイッチの制御と、第１と第２のスイッチトキャパシタを選択するためのスイッチの制御との２つの制御系が必要となり、構成が複雑になるという課題を有する。
【０００８】
特許文献２に示す技術は、スイッチトキャパシタを単一にすることで回路自体の部品数を減少させて小規模化してはいるが、２相クロックを生成して供給する必要があり、装置としては大規模な構成になってしまうという課題を有する。また、充放電にはオペアンプの仮想接地が構成要素として必要となり、大規模な構成になってしまうという課題を有する。
【０００９】
そこで、本発明は上記課題を解決するためになされたものであり、十分な電荷を確保しつつ、回路を構成する部品数を減らして小規模化することで、集積化を優位にすることができる同期検波回路、フラックスゲートセンサ、及びＦＭ復調装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る同期検波回路は、スイッチトキャパシタを用いた同期検波回路において、所定の周期を有する入力信号を入力する入力手段と、前記入力信号に同期し、少なくともハイレベル状態とローレベル状態との２つの異なる状態を有する参照信号を入力する参照信号入力手段と、スイッチの制御に応じて電荷の充放電を行う第１のスイッチトキャパシタと、前記スイッチの制御に応じて、前記第１のスイッチトキャパシタと相補的に充放電を行う第２のスイッチトキャパシタとを備え、前記参照信号入力手段が入力する参照信号がハイレベルの場合に、前記第１のスイッチトキャパシタに前記入力信号の電荷を充電すると共に、前記第２のスイッチトキャパシタに充電されている電荷を放電し、前記参照信号がローレベルの場合に、前記第１のスイッチトキャパシタに充電されている電荷を放電すると共に、前記第２のスイッチトキャパシタに前記入力信号の電荷を充電することを特徴とするものである。
【００１１】
このように、本発明に係る同期検波回路は、ハイレベル状態とローレベル状態との２つの異なる状態を有する参照信号に応じて、２つのスイッチトキャパシタを用いて充放電を制御するため、２相クロックの生成やオペアンプの仮想接地等が不要であり、部品数を減らして簡略化された構成にすることができると共に、スイッチの制御を簡略化することができ、回路の集積化を優位にすることができるという効果を奏する。また、入力信号と同期した参照信号に応じて２つのスイッチトキャパシタで相補的に充放電を行うため、入力信号の電荷を最大限に充電して高性能な同期検波回路を実現することができるという効果を奏する。
【００１２】
本発明に係る同期検波回路は、前記入力信号、及び参照信号が同一の信号発振器により生成される信号であることを特徴とするものである。
このように、本発明に係る同期検波回路は、入力信号、及び参照信号が同一の信号発振器により生成される信号であるため、各信号の周波数を一致させて正負の同期を正確で且つ容易に行うことができるという効果を奏する。
【００１３】
本発明に係る同期検波回路は、前記入力信号の位相の進相に応じて、前記参照信号と入力信号との位相差を調整する位相調整手段を備えることを特徴とするものである。
このように、本発明に係る同期検波回路は、入力信号の位相の進相に応じて、参照信号の位相を調整するため、入力信号の位相の進相を考慮して最大限の出力を得ることができると共に、位相を調整することで、参照信号に対して特定の位相差を有する入力信号を検波することができ、高性能な同期検波回路を実現することができるという効果を奏する。
【００１４】
本発明に係る同期検波回路は、前記入力信号の電荷が充電された前記第１のスイッチトキャパシタ、及び第２のスイッチトキャパシタから放電された電荷を充電する充電手段を備えることを特徴とするものである。
【００１５】
このように、本発明に係る同期検波回路は、入力信号の電荷が充電された前記第１のスイッチトキャパシタ、及び第２のスイッチトキャパシタから放電された電荷を充電する充電手段を備えるため、入力信号の電荷を最大限に充電して高性能な同期検波回路を実現することができるという効果を奏する。
なお、充電手段としては、例えばコンデンサ、オペアンプを介したコンデンサ、平滑回路等を用いることができる。
【００１６】
本発明に係るフラックスゲートセンサは、前記同期検波回路を有するフラックスゲートセンサにおいて、磁束変化を検知するセンサヘッドと、前記センサヘッドに交流励磁電流、及び直流バイアス電流を供給する発振器とを備え、前記発振器が、前記交流励磁電流と同期した参照信号を前記同期検波回路に供給することを特徴とするものである。
【００１７】
このように、本発明に係るフラックスゲートセンサは、前記同期検波回路を有するため、簡略化した小規模な構成にすることができると共に、発振器が、交流励磁電流と同期した参照信号を生成することで、各信号の同期を正確に取ることができ、高性能なフラックスゲートセンサを実現することができるという効果を奏する。
【００１８】
本発明に係るフラックスゲートセンサは、前記位相調整手段が、前記センサヘッドで発生する誘導電圧と前記参照信号との位相差を調整することを特徴とするものである。
このように、本発明に係るフラックスゲートセンサは、位相調整手段が、前記センサヘッドで発生する誘導電圧と前記参照信号との位相差を調整するため、最大限の出力電圧を得て、高性能なセンサとして機能することが可能になるという効果を奏する。
【００１９】
本発明に係るフラックスゲートセンサは、前記位相調整手段が、前記センサヘッドを構成するインダクタンス成分に対して並列接続されたコンデンサであることを特徴とするものである。
【００２０】
このように、本発明に係るフラックスゲートセンサは、位相調整手段が、前記センサヘッドを構成するインダクタンス成分に対して並列接続されたコンデンサであるため、センサヘッドとコンデンサで形成されるＬＣ回路により、簡略化した構成で正確な位相調整をして、最大限の出力電圧を得ることができるという効果を奏する。
【００２１】
本発明に係るＦＭ復調装置は、前記同期検波回路を有するＦＭ復調装置において、前記入力信号がＦＭ変調信号であり、前記参照信号がＦＭ変調信号のゼロクロスに基づいて生成された矩形波であることを特徴とするものである。
【００２２】
このように、本発明に係るＦＭ復調装置は、前記同期検波回路を有するため、簡略化した小規模な構成にすることができると共に、ＦＭ変調信号に同期する参照信号を利用して、ＦＭ変調信号に正確に対応した出力電圧を得ることができ、高性能なＦＭ復調装置を実現することができるという効果を奏する。
【図面の簡単な説明】
【００２３】
【図１】一般的な同期検波回路の出力信号を示す図である。
【図２】第１の実施形態に係る同期検波回路の回路図である。
【図３】第２の実施形態に係るフラックスゲートセンサの機能ブロック図である。
【図４】第２の実施形態に係るフラックスゲートセンサの回路図である。
【図５】第３の実施形態に係るＦＭ復調装置の出力電圧の変化を示す図である。
【図６】本発明のフラックスゲートセンサにおける入出力特性の実験結果を示す図である。
【図７】本発明のフラックスゲートセンサにおける周波数特性の実験結果を示す図である。
【図８】本発明のフラックスゲートセンサにおける分解能測定の実験結果を示す図である。
【発明を実施するための形態】
【００２４】
（本発明の第１の実施形態）
本実施形態に係る同期検波回路について、図１、及び図２を用いて説明する。図１は、一般的な同期検波回路の出力信号を示す図、図２は、本実施形態に係る同期検波回路の回路図である。
【００２５】
同期検波は、一般的には図１に示すように、入力信号（正弦波）に同期した参照信号（矩形波）を加えることで入力信号の符号を切り替え、入力信号と参照信号の値の積の時間平均によって直流出力を表す。入力信号と参照信号の位相をずらすことで出力の値は変わり、位相が完全に一致した時に正の最大出力が得られ、９０°ずれれば出力はゼロ、１８０°ずれれば負の最大出力が得られる。図１（ａ）には、入力信号と出力信号との位相が完全に一致した場合の波形を示しており、図１（ｂ）には、図１（ａ）における入力信号と参照信号の値の積の時間平均による出力信号を示す。
【００２６】
図２において、同期検波回路１は、入力信号線２ａ、２ｂと参照信号線３とＩＣ（ここでは、ＬＴ１０４３を使用）４と出力信号線５ａ、５ｂとが接続されている。ＩＣ４には、外付けのキャパシタＣ１、Ｃ２が接続され、それぞれスイッチトキャパシタ７ａ、７ｂを形成している。また、出力信号線５ａ、５ｂは、キャパシタＣ３に接続されている。抵抗Ｒ１は時定数を調整するための抵抗であり、キャパシタＣ１、Ｃ２の上下に接続された抵抗Ｒonはスイッチのオン抵抗を示す。
【００２７】
外付けのキャパシタＣ１、Ｃ２は、ＩＣ４によりスイッチング制御されており、キャパシタＣ１は、参照信号に応じて端子１０及び端子１２、又は端子１１及び端子１３に接続される。また、キャパシタＣ２は、参照信号に応じて端子１４及び端子１６、又は端子１５及び端子１７に接続される。参照信号は、入力信号のゼロクロスに基づいてハイレベル状態とローレベル状態との２つの状態を有する矩形波であり、それぞれの状態に応じて相補的にスイッチング制御が行われる。
【００２８】
ＩＣ４は、入力信号の正負に同期した矩形波の参照信号により、スイッチの切り替えを行い、キャパシタＣ１、Ｃ２の充放電を制御することで同期検波を行う。入力信号の正負と参照信号の正負が同期している場合、参照信号がハイレベルのときは、キャパシタＣ１がスイッチングにより端子１０、及び端子１２に接続されることで、入力信号線２ａを介してキャパシタＣ１の上の電極にはプラスの電荷が充電される。参照信号がローレベルのときは、キャパシタＣ１がスイッチングにより端子１１、及び端子１３に接続されることで、出力信号線５ａを介して、キャパシタＣ１に充電された電荷がキャパシタＣ３に放電される。
【００２９】
同様に、参照信号がローレベルのときは、キャパシタＣ２がスイッチングにより端子１４、及び端子１６に接続されることで、入力信号線２ｂを介してキャパシタＣ２の下の電極にはプラスの電荷が充電される。参照信号がハイレベルのときは、キャパシタＣ２がスイッチングにより端子１５、及び端子１７に接続されることで、出力信号線５ｂを介して、キャパシタＣ２に充電された電荷がキャパシタＣ３に放電される。
【００３０】
上記直流信号の値は、過渡現象解析によって求めることができ、入力信号をｓｉｎ（ωｔ＋Φ）、Φを入力信号と参照信号との位相差とすると、出力電圧は以下の式（１）で示す値となる。
【００３１】
【数１】
0005557181.tif 000002
上記式（１）から、本実施形態に係る同期検波回路では、
【００３２】
【数２】
0005557181.tif 000003
のときに最大の出力が得られることがわかる。
【００３３】
つまり、入力信号を参照信号とを同期させた場合に最大出力が得られる従来の同期検波回路とは異なり、入力信号と参照信号との位相差を式（２）だけずらして調整することにより、可能な限りの最大限の出力を得ることができる。
【００３４】
入力信号が変調波の場合、変調された入力信号の振幅は時間と共に変化するため、キャパシタＣ３の電荷量は一定とならず、入力信号の振幅の包絡線が出力される。つまり、変調波を復調し、変調信号を出力する。
【００３５】
なお、入力信号、及び参照信号を発振する発振器は、一の発振器により生成されてもよいし、それぞれ異なる発振器により生成されてもよい。一の発振器により生成される場合は、それぞれの信号の出所が同じであるため、同期を取るのが容易になる。
【００３６】
このように、本実施形態に係る同期検波回路によれば、ハイレベル状態とローレベル状態との２つの異なる状態を有する参照信号に応じて、２つのスイッチトキャパシタを用いて充放電を制御するため、２相クロックの生成やオペアンプの仮想接地等が不要であり、部品数を減らして簡略化された構成にすることができると共に、スイッチの制御を簡略化することができ、回路の集積化を優位にすることができる。また、入力信号と同期した参照信号に応じて２つのスイッチトキャパシタで相補的に充放電を行うため、入力信号の電荷を最大限に充電して高性能な同期検波回路を実現することができる。
【００３７】
また、入力信号、及び参照信号が同一の信号発振器により生成される信号である場合は、各信号の周波数を一致させて正負の同期を正確で且つ容易に行うことができる。
さらに、入力信号の位相の進相に応じて、参照信号と入力信号との位相を調整するため、入力信号の位相の進相を考慮して最大限の出力を得ることができる。
【００３８】
（本発明の第２の実施形態）
本実施形態に係るフラックスゲートセンサについて、図３、及び図４を用いて説明する。図３は、本実施形態に係るフラックスゲートセンサの機能ブロック図、図４は、本実施形態に係るフラックスゲートセンサの回路図である。
【００３９】
磁界センサの一つであるフラックスゲートセンサは、およそ１００μＴ〜１０ｐＴの磁界を検出するのに適しており、自動車や飛行機のナビゲーションシステム、保安、地質調査等の様々な分野で使用されている。フラックスゲートセンサは、その応用範囲が広く、装置の小型化、低コスト化、低消費電力化が最近の主な動向である。フラックスゲートセンサに対して、小型、低コスト、低消費電力の面で優れている磁気センサとしてＡＭＲ素子があるが、感度や分解能の面ではフラックスゲートに遠く及ばない。本実施形態に係るフラックスゲートセンサにおいては、センサの小型化、低コスト化、低消費電力化を実現している。
【００４０】
検出コイルへの誘起電圧を直流信号に変換する同期検波回路は、フラックスゲートセンサの電子回路の重要な機能ブロックである。本実施形態においては、前記第１の実施形態における同期検波回路を用いて、小型で、低コスト、低消費電力なフラックスゲートセンサを実現する。
【００４１】
図３において、フラックスゲートセンサ３０は、入力信号、及び参照信号を生成する発振器３１と、磁界を検出するセンサヘッド３２と、センサヘッド３２が検出した信号を同期検波する第１の実施形態に係る同期検波回路１とを備える。センサヘッド３２は、安定で高透慈率を有する磁性ワイヤと、巻き数の多い検出コイルによって構成される（例えば、特開２００５−３１５８１２号公報を参照）。外部磁界の印加によって磁性ワイヤが磁化し、磁性ワイヤの磁化を交流励磁電流で変化させることで検出コイルに誘導電圧を発生させる。図３に示すフラックスゲートセンサは、基本波型直交フラックスゲートセンサであり、周波数ｆＨｚの交流励磁電流に直流バイアス電流を乗せることで、外部磁界の印加により検出コイルにはｆＨｚの電圧が誘起され、誘起電圧が同期検波回路により直流に変換されて検出される。これらの処理は、通常のフラックスゲートセンサで必要となる２倍の周波数発生回路を用いることなく行うことができる。
【００４２】
図４の回路図において、センサヘッド３２に、ＣＯＭＳ  Ｈｅｘインバータを用いた発振器３１により交流励磁電流を流し、直流電源４２により直流バイアス電流を流している。また、交流励磁電流と同期した参照信号が、発振器３１から同期検波回路１へ供給されている。センサヘッド３２と発振器３１は、センサヘッド３２側から発振器３１側への直流電流の流れを防止するため、コンデンサ４１を介して接続されている。
【００４３】
センサヘッド３２のピックアップコイルで発生する誘導電圧と参照信号との位相には、コンデンサによる進相が原因でずれを生じる。この位相のずれを調整する調整手段として、センサヘッド３２の２次側に、コンデンサ４３を並列接続する。なお、コンデンサ４３は、直列接続にしてもよい。位相の調整は、ピックアップコイルとコンデンサ４３との共振周波数に基づいて行われ、共振周波数より高い周波数であれば、進み位相で共振周波数より低い周波数であれば遅れ位相であることを利用して調整する。また、コンデンサ４３は、上記のように位相を調整すると共に、高調波を除去してノイズを減らす機能も有する。
【００４４】
センサヘッド３２で誘起された電圧は、反転増幅器４４により増幅する。増幅した信号を、スイッチトキャパシタを用いた同期検波回路１によって整流し、ローパスフィルタ４５によって出力を取り出す。
なお、ローパスフィルタ４５を備えずに、ＩＣ４とコンデンサＣ２との間に抵抗Ｒ２を備えるようにしてもよい。
【００４５】
図４に示す回路の特性について説明する。利得した周波数特性は、回路解析により求めることができる。外部磁界が交流の場合は、ピックアップコイルの誘導電圧が変調波となるため、その変調波信号をＥとし、図４中のコンデンサＣ１、Ｃ２、Ｃ３の電荷量をそれぞれｑ１、ｑ２、ｑ３とすると、状態平均化法により、以下の式（３）の微分方程式が得られる。
【００４６】
【数３】
0005557181.tif 000004
式（３）から、図４の回路の特性方程式を求めると、以下の式（４）となる。
【００４７】
【数４】
0005557181.tif 000005
【００４８】
このように、本実施形態に係るフラックスゲートセンサによれば、第１の実施形態に係る同期検波回路を有するため、簡略化した小規模な構成にすることができると共に、発振器が、交流励磁電流と同期した参照信号を生成することで、各信号の同期を正確に取ることができる。また、位相調整手段が、前記センサヘッドで発生する誘導電圧と前記参照信号との位相差を調整するため、最大限の出力電圧を得て、高性能なセンサとして機能することが可能になる。さらに、位相調整手段が、前記センサヘッドを構成するインダクタンス成分に対して並列接続されたコンデンサであるため、センサヘッドとコンデンサで形成されるＬＣ回路により、簡略化した構成で正確な位相調整をして、最大限の出力電圧を得ることができる。
【００４９】
（本発明の第３の実施形態）
前記第１の実施形態に係る同期検波回路１は、ＦＭ復調装置に適用することができる。この場合、入力信号はＦＭ変調信号となる。周波数と出力電圧の関係において、出力電圧が０から一定の値に達するまでの周波数の範囲内（比例関係であり、電圧変化領域とする）で、ＦＭ変調波の周波数が変化した場合、周波数の変化に応じて出力電圧が変化する。すなわち、出力電圧に基づいてＦＭ変調信号を復調することができる。
【００５０】
なお、図５は、本実施形態に係るＦＭ復調装置の出力電圧の変化を示す図であり、図４において、例えば抵抗Ｒ１＝５００Ω、Ｒon＝３００Ω、Ｃ１＝Ｃ２＝Ｃ３＝０．０１μＦとすると、図に示すように、電圧変化領域が０Ｈｚ〜２０００Ｈｚとなり、真ん中の値である１０００Ｈｚを中心として同期検波を行うことが望ましい。
【００５１】
このように、本実施形態に係るＦＭ復調装置によれば、同期検波回路１を有する構成となるため、簡略化した小規模な構成にすることができると共に、ＦＭ変調信号に同期する参照信号を利用して、ＦＭ変調信号に正確に対応した出力電圧を得ることができ、高性能なＦＭ復調装置を実現することができる。
【００５２】
以上の前記各実施形態により本発明を説明したが、本発明の技術的範囲は実施形態に記載の範囲には限定されず、これら各実施形態に多様な変更又は改良を加えることが可能である。そして、かような変更又は改良を加えた実施の形態も本発明の技術的範囲に含まれる。このことは、特許請求の範囲及び課題を解決する手段からも明らかなことである。
【実施例】
【００５３】
前記第２の実施形態に係るフラックスゲートセンサを用いた実験結果を示す。
（条件）アモルファスワイヤをＵ字型に曲げたコアを持ち、表１に示す構造を有するセンサヘッドを用いた。また、下記の表２に示す駆動条件の発振器を用いた。
【００５４】
【表１】
0005557181.tif 000006
【００５５】
【表２】
0005557181.tif 000007
【００５６】
各素子の値は、Ｒ１＝１ｋΩ、Ｒ２＝１０ｋΩ、Ｃ１＝Ｃ２＝Ｃ３＝１０ｎＦとし、増幅器の増幅率は７．５倍とした。
（入出力特性）Ｈｅｌｍｈｏｌｔｚコイルを使用して、６０ｍＨｚの三角波電流を与え、それに対するセンサの出力と印加磁界をオシロスコープで同時計測し、データをＸＹプロットした。図６に結果を示す。入出力特性は、ほぼ線形性を示し、感度は１．１１Ｖ／Ｇとなった。
【００５７】
（周波数特性）Ｈｅｌｍｈｏｌｔｚコイルを使用して、１Ｈｚ〜１０ｋＨｚでの正弦波電流を与え、オシロスコープで出力波形の振幅を測定し、周波数と利得のデータをプロットした。図７に、式（４）による理論値と測定結果を示す。測定値は４ｋＨｚあたりまでは理論値に追従した値を示した。
【００５８】
（分解能の測定）センサの雑音を計測するため、センサヘッドをパーマロイ５重円筒シールド内に置き、センサヘッドの方向が円筒の半径方向に一致するようにした。ノイズスペクトルの測定にはＦＦＴアナライザ(Ｓｔａｎｆｏｒｄ  Ｒｅｓｅａｒｃｈ  ＳｙｓｔｅｍｓＳＲ７８０)を使用した。Ｂｌａｃｋｍａｎ−Ｈａｒｒｉｓ（ＢＭＨ）ウインドウを使用し、実効値で８回加算平均している。帯域周波数を１００Ｈｚ、Ｌｉｎｅ数を１００に設定し１／√Ｈｚの値を測定した。図４の回路の出力には３０倍の増幅率の増幅器を接続して計測を行った。図４の回路の入力換算雑をＶｎｏ１、図４の回路に増幅器を接続した時の入力換算雑音をＶｎｏ２、増幅器のみの入力換算雑音をＶｎｏ３とするとＶｎｏ１は、以下の式（５）で表わされる。
【００５９】
【数５】
0005557181.tif 000008
【００６０】
図８は、ＦＦＴアナライザのデータと式（５）によって得た図４の回路の入力換算雑の結果である。図８の１０Ｈｚ〜１００Ｈｚにおける平均値から、分解能は３２７ｐＴ／√Ｈｚとなった。
【００６１】
（消費電力の測定）直流電源のプラス端子、マイナス端子と回路の間にマルチメーターを挟み、直流電源からの供給電流を測定し、回路全体の消費電力を求めた。表３に測定結果を示す。マイナス端子からの供給電流がプラス端子からの供給電流より多いのは、マイナス端子からはアモルファスワイヤへ直流バイアス電流を供給しているためである。全体の消費電力は９９ｍＷとなり、低消費電力であることがわかった。
【００６２】
【表３】
0005557181.tif 000009
【００６３】
以上のことから、本発明に係るフラックスゲートセンサは、ＬＴ１０４３を含め、ＣＭＯＳ  Ｈｅｘインバータとオペアンプの計三つのＩＣしか用いず、数少ない部品で小規模化を実現することができ、センサ全体の消費電力を９９ｍＷに抑えることができた。また、分解能については、３２７ｐＴ／√Ｈｚという結果が出たが、商品としては十分に機能することができる値を得ることができた。この値は、さらに精査して向上させることが可能である。
【００６４】
また、別途行った実験から、分解能と消費電力、感度と消費電力の間にはトレードオフの関係にあることがわかっている。つまり、使用用途に応じたセンサの使い分けを行うことができる。
【符号の説明】
【００６５】
１  同期検波回路
２ａ、２ｂ  入力信号線
３  参照信号線
４  ＩＣ
５ａ、５ｂ  出力信号線
１０〜１７  端子
３０  フラックスゲートセンサ
３１  発振器
３２  センサヘッド
４１  ＬＣ共振器
４２  直流電源
４３  コンデンサ
４４  反転増幅器
４５  ローパスフィルタ
【図１】
0005557181.tif 000010
【図２】
0005557181.tif 000011
【図３】
0005557181.tif 000012
【図４】
0005557181.tif 000013
【図５】
0005557181.tif 000014
【図６】
0005557181.tif 000015
【図７】
0005557181.tif 000016
【図８】
0005557181.tif 000017