(57)【特許請求の範囲】
【請求項１】
（ａ）回路基板をボンディングステージ上に載置し、
（ｂ）前記回路基板の中央部上の半導体素子搭載領域に充填用の樹脂を供給し、
（ｃ）ツールヘッドにて半導体素子を把持し、半導体素子−回路基板間の位置合わせを行ない、前記半導体素子の回路形成面が前記回路基板に対向するようにして、前記回路基板上に前記半導体素子を配置し、
（ｄ）前記ツールヘッドにより、前記半導体素子を加熱すると共に、半導体素子−回路基板間に圧力を加えて、前記半導体素子の第１電極と前記回路基板の第２電極間に電気的接続が行なわれるようにし、
前記（ｄ）においては、半導体素子搭載領域の前記回路基板が、熱膨張により半導体素子−回路基板間の距離が広がるように湾曲する、
半導体装置の製造方法であって、前記（ａ）においては、
前記ボンディングステージには、第１凹部及び第２凹部を有する段付き凹部が形成されており、
前記第１凹部は、前記回路基板の半導体素子搭載領域下に形成されており、
前記第２凹部は、前記第１凹部の外側に、前記第１凹部より浅く形成されており、
前記第２凹部の前記第１凹部側は平坦面となっており、
前記第２凹部の前記第１凹部と反対側は傾斜面となっている、
ことを特徴とする、半導体装置の製造方法。
【請求項２】
前記（ｃ）においては、前記第１凹部の側壁のなす平面は、搭載される前記半導体素子の前記第１電極の内側辺を含んでいるかそれより内側に存在するように前記位置合わせを行う、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記（ｄ）においては、湾曲した前記回路基板の凸部が前記第１凹部の底面に接触する、
ことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記（ｃ）においては、前記ツールヘッドの下面は、下に凸の曲面をなしている、
ことを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記（ａ）においては、前記半導体素子搭載領域の半導体素子対向面の中央部にスペーサとなる絶縁体層が形成されている、
ことを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記（ａ）においては、前記絶縁体層がソルダーレジストにより形成されている、
ことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記（ａ）においては、前記半導体素子搭載領域の半導体素子対向面の中央部から周辺部にかけて前記半導体素子に向って凸形状の樹脂絶縁層が形成されている、
ことを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記（ａ）においては、前記樹脂絶縁層の高さは、前記半導体素子−回路基板間距離の最小値に等しい、
ことを特徴とする請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に半導体素子が回路基板上にフリップチップ接続された半導体装置の実装構造およびその製造方法に関する。
【背景技術】
【０００２】
半導体素子の電極が配置される面と回路基板とが対面するように配置されるフリップチップ実装タイプの半導体装置は、厚みが薄いという特長を生かし携帯機器へ数多く採用されているが、機器の薄型化や半導体装置の積層化（PoP : Package on Package）に対応するため、更に薄型化されることが強く求められている。
半導体装置の薄型化は、半導体素子の回路面と反対側にあるシリコン面の研削や、基板の絶縁層を構成するプリプレグ材を薄くすることで実現される。しかし、このような方法によっては半導体装置は薄型化に伴い剛性が低下し、パッケージ内に実装されている半導体素子と回路基板との線膨張係数の差異で生じる応力によって生じる半導体装置の反りが顕著となる。この場合に、回路基板が半導体素子側に向って凸に反るため、半導体素子と回路基板との距離が短くなる。【０００３】
而して、今後の半導体素子の開発動向によれば、適用されるアプリケーションの高速化、高機能化、多機能化が考えられる。このため、半導体素子で扱われる信号の周波数は高くなり、並行して処理された複数の信号が、高密度に形成された配線を介して半導体素子の内／外で授受される態様の半導体装置の開発が進むことになる。
これらを実現するためには、半導体素子内の配線ルールは微細化されるとともに回路規模は拡大され、外部回路との間で授受される信号数が増し、これに伴い信号の入出力端である電極数を増す必要がある。電極についてはこれらを狭い半導体素子上へ配置するため、電極サイズの小サイズ化および電極ピッチの狭ピッチ化が進み、これら半導体素子上の電極と、これらに合わせて形成された回路基板上の微細電極とを接続する導電性の接続部材（バンプやはんだボールなど）は、電極に合わせて微細化される必要があり、これに伴い導電性の接続材料の高さも縮小されることとなる。したがって、半導体装置に反りが生じ、半導体素子−回路基板間の距離が短縮されると、半導体素子と回路基板の回路間で生じるクロストークが増大し、信号品質の維持が困難になる。【０００４】
この反りの対策として、回路基板に生じる反りと逆向きの撓みを予め回路基板に与えておいてから、フリップチップボンディングを行なう手法が提案されている（例えば、特許文献１参照）。図７Ａ〜図７Ｄは、特許文献１にて開示された半導体装置の製造方法を示す工程順の断面図である。まず、凹部１０６を有するボンディングステージ１０５上に、基板側電極１０３ａを有する回路基板１０３を載置し、吸着孔１０５ａ、排気孔１０５ｂより排気する。これにより、凹部１０６上の回路基板が吸引され、弾性変形して下方に凸に撓む。次いで、回路基板１０３上に接着用樹脂１０４を滴下する。チップ側電極１０１ａ、バンプ１０１ｂを有する半導体チップ１０１を、加熱されたボンディングツール１０２により、吸着孔１０２ａを通して吸着し、保持する〔図７Ａ〕。位置合わせ後、ボンディングツール１０２を降下させ、半導体チップ１０１を押圧して、ボンディングを行なうとともに接着用樹脂１０４を硬化させる〔図７Ｂ〕。このとき、接着用樹脂１０４は収縮し、回路基板１０３は、半導体チップ１０１側に引き付けられ、回路基板１０３の撓みは小さくなる。ボンディングツール１０２が上昇し、冷却が進行すると接着用樹脂１０４はさらに収縮し、回路基板１０３の撓みは一層小さくなる〔図７Ｃ〕。ボンディングステージ１０５から取り外すと、図７Ｄに示されるように、反りの小さい半導体装置が得られる。
【特許文献１】特開２００６−２０２７８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示された半導体装置の製造方法では、回路基板を強制的に撓ませており、基板側電極に位置ずれが発生するため、チップ側電極との位置合わせが困難になる。特に、回路基板上に半導体素子の搭載箇所が複数個ある場合、回路基板が複数の凹部で吸引されるため、回路基板のボンディングステージの平坦面に接する部分の形状が変形してしまうので、位置合わせが一層困難になる。
また、特許文献１の製造方法では、排気孔による排気によって、回路基板を撓ませるものであるため、配線やソルダーレジストの凹凸によって吸引ができなくなる可能性があり、またリジットな回路基板には適用が困難になるなど、適用可能な基板が限定されるという問題もあった。
一方、特許文献１によると、半導体装置の反りが低減され、図７Ｄに示されるように、半導体チップと回路基板とがほぼ平行になされるため、従前の半導体素子で課題となっていた、反りによって半導体素子−回路基板間の距離が狭まってクロストークが増大するという問題はある程度緩和される。しかし、今後、半導体素子の小型化、信号の高速化が一層進行することを考慮すると、特許文献１による対策では不十分である。
本発明の課題は、上述した技術の問題点を解決することであって、その目的は、半導体装置の反りを低減すると共に、半導体素子上の回路と回路基板上の回路とのクロストークの低減できるようにすることである。
【課題を解決するための手段】
【０００６】
上記の目的を達成するため、本発明によれば、第１電極を有する回路基板と、前記回路基板に回路形成面が対向するように配置され、前記第１電極と電気的に接続された第２電極を有する半導体素子と、前記半導体素子と前記回路基板との間隙に充填された充填樹脂とを備え、実装されている前記半導体素子の外周部での厚みよりも該半導体素子の中央部での厚みの方が厚い半導体装置、が提供される。【０００７】
また、上記の目的を達成するため、本発明によれば、
（ａ）回路基板をボンディングステージ上に載置し、
（ｂ）前記回路基板の中央部上の半導体素子搭載領域に充填用の樹脂を供給し、
（ｃ）ツールヘッドにて半導体素子を把持し、半導体素子−回路基板間の位置合わせを行ない、前記半導体素子の回路形成面が前記回路基板に対向するようにして、前記回路基板上に前記半導体素子を配置し、
（ｄ）前記ツールヘッドにより、前記半導体素子を加熱すると共に、半導体素子−回路基板間に圧力を加えて、前記半導体素子の第１電極と前記回路基板の第２電極間に電気的接続が行なわれるようにし、
前記（ｄ）においては、半導体素子搭載領域の前記回路基板が、熱膨張により半導体素子−回路基板間の距離が広がるように湾曲する、
半導体装置の製造方法であって、前記（ａ）においては、
前記ボンディングステージには、第１凹部及び第２凹部を有する段付き凹部が形成されており、
前記第１凹部は、前記回路基板の半導体素子搭載領域下に形成されており、
前記第２凹部は、前記第１凹部の外側に、前記第１凹部より浅く形成されており、
前記第２凹部の前記第１凹部側は平坦面となっており、
前記第２凹部の前記第１凹部と反対側は傾斜面となっている、
ことを特徴とする、半導体装置の製造方法、が提供される。
【発明の効果】
【０００８】
本発明によると、半導体素子が回路基板へフリップチップ実装されている半導体装置について、半導体素子と回路基板の回路間で発生するクロストークを低減することが可能になり、かつ、反りを低減させることが可能になる。
【図面の簡単な説明】
【０００９】
【図１】本発明の半導体装置の第１の実施の形態を示す断面図。
【図２Ａ】本発明の半導体装置の第１の実施の形態の製造方法を示す工程順の断面図。
【図２Ｂ】本発明の半導体装置の第１の実施の形態の製造方法を示す工程順の断面図。
【図２Ｃ】本発明の半導体装置の第１の実施の形態の製造方法を示す工程順の断面図。
【図２Ｄ】本発明の半導体装置の第１の実施の形態の製造方法を示す工程順の断面図。
【図２Ｅ】本発明の半導体装置の第１の実施の形態の製造方法を示す工程順の断面図。
【図２Ｆ】本発明の半導体装置の第１の実施の形態の製造方法を示す工程順の断面図。
【図３Ａ】本発明の半導体装置の第２の実施の形態を示す断面図。
【図３Ｂ】本発明の半導体装置の第２の実施の形態の製造方法を説明するための断面図。
【図４Ａ】本発明の半導体装置の第３の実施の形態を示す断面図。
【図４Ｂ】本発明の半導体装置の第３の実施の形態の製造方法を説明するための回路基板の断面図。
【図５Ａ】本発明の半導体装置の第４の実施の形態を示す断面図。
【図５Ｂ】本発明の半導体装置の第４の実施の形態の製造方法を説明するための断面図。
【図５Ｃ】本発明の半導体装置の第４の実施の形態の製造方法を説明するための断面図。
【図６Ａ】本発明の半導体装置の第５の実施の製造方法を説明するための断面図。
【図６Ｂ】本発明の半導体装置の第５の実施の製造方法を説明するための断面図。
【図７Ａ】関連する半導体装置の製造方法を示す工程順の断面図。
【図７Ｂ】関連する半導体装置の製造方法を示す工程順の断面図。
【図７Ｃ】関連する半導体装置の製造方法を示す工程順の断面図。
【図７Ｄ】関連する半導体装置の製造方法を示す工程順の断面図。
【符号の説明】
【００１０】
１  回路基板
１ａ  基板電極
２  半導体素子
２ａ  素子電極
３  接続部材
４  ソルダーレジスト
４ａ  ソルダーレジスト開口
５  ソルダーレジストパタン
６  アンダーフィル樹脂
７  ステージ
７ａ  吸着孔
７ｂ  凹部
７ｃ  第２の凹部
８  ツールヘッド
８ａ  吸着孔
９  絶縁性樹脂層
１０１  半導体チップ
１０１ａ  チップ側電極
１０１ｂ  バンプ
１０２  ボンディングツール
１０２ａ  吸着孔
１０３  回路基板
１０３ａ  基板側電極
１０４  接着用樹脂
１０５  ボンディングステージ
１０５ａ  吸着孔
１０５ｂ  排気孔
１０６  凹部
【発明を実施するための最良の形態】
【００１１】
（第１の実施の形態）
図１は、本発明による半導体装置の第１の実施の形態を示す断面図である。本実施の形態の半導体装置の形状の一例を示すと、以下の通りである。回路基板１は、厚み０．３ｍｍで１５ｍｍ□のガラスクロスへ樹脂を含浸させたプリプレグを基板材料として形成された６層配線の基板である。厚み０．０２５ｍｍのソルダーレジスト４の、回路基板１の中央にある８ｍｍ□のソルダーレジスト開口４ａの領域内に、厚み０．１ｍｍで７ｍｍ□の半導体素子２が半導体素子の回路面が回路基板１に対向するようにフリップチップ実装されている。すなわち、半導体素子２の回路面の６．８ｍｍ□の領域にペリフェラルで配置されている素子電極２ａと、回路基板１上に形成された基板電極１ａが、接続部材３を介して電気的に接続されている。回路基板１は下側に凸形で半導体素子２は上側に凸形となっている。回路基板１と半導体素子２との間には０．０４〜０．１０ｍｍの一様ではない厚みでアンダーフィル樹脂６が充填されている。素子電極２ａと基板電極１ａが接続部材３を介して接続されている部分付近において、アンダーフィル樹脂６は最も薄い０．０４ｍｍの膜厚となっている。また、回路基板１中央付近に存在するアンダーフィル樹脂の最も厚い０．１０ｍｍの部分は、半導体素子２の中央付近である。半導体素子２のフリップチップ搭載工程において、回路基板１のチップ側が凹となって、アンダーフィル樹脂６を厚み０．１０ｍｍに確保できるようにするために、ソルダーレジスト開口４ａの中央に、１ｍｍ□、厚み３０μmのソルダーレジストパタン５を配置している。これにより、逆向きの湾曲が抑制される。【００１２】
次に、本実施の形態の半導体装置の製造方法について説明する。図２Ａ〜図２Ｆは、本実施の形態の半導体装置の製造方法を示す工程順の断面図である。図２Ａに示すように、凹部７ｂを有するフリップチップマウンターのステージ７上へ回路基板を搭載する。このとき、回路基板のソルダーレジスト開口４ａの中心がステージ７の凹部７ｂの中心上に位置するようにする。凹部７ｂのサイズは、６ｍｍ□で深さ０．１ｍｍである。凹部７ｂの平面形状は、基板電極１ａに掛からない範囲で極力大きくなるようにする。ボンディング時に膨張する回路基板の範囲を広くして回路基板が大きく湾曲できるようにするためである。理想的には、凹部７ｂの内壁面を含む平面内に、基板電極１ａの内側の辺が存在するようにすることであるが、基板電極１ａが凹部７ｂ上に掛かるとボンディングの信頼性が損なわれるので、若干のアロワンスを設けてもよい。回路基板１のステージ７上への搭載後、ステージ７の吸着孔７ａの吸引により回路基板をステージに固定する。
次に、図２Ｂに示すように、固定された回路基板のソルダーレジスト開口部へ、熱硬化性のアンダーフィル樹脂６を適量塗布する。この場合に、アンダーフィル樹脂の供給量は、回路基板が下に向って湾曲することを見込んでおり、反り対策の行なわれていない場合に比較して増量されている。次いで、図２Ｃに示すように、回路基板よりも上にあるツールヘッド８へ吸着孔８ａにより半導体素子２を吸着し、水平方向のＸ方向とＹ方向について回路基板１の基板電極１ａと半導体素子２の素子電極２ａとの位置が一致するように相対的に移動させる。そして、図２Ｄに示すように、ツールヘッド８に具備されたヒータにより、吸着された半導体素子２を適度に加熱しながら、回路基板１に対し押し付けて荷重をかけ、半導体素子の素子電極上に形成された接続部材３と回路基板１の基板電極１ａとを接触させる。【００１３】
半導体素子２の加熱を続けると、これに伴い回路基板１も加熱され回路基板１は、図２Ｅに示すように、膨張によりステージ７の凹部７ｂ側へ湾曲する。これと共に半導体素子２と回路基板１との間隙に充填されている熱硬化性のアンダーフィル樹脂６が硬化し、半導体素子２と回路基板１が固定される。このとき、回路基板１は膨張により、半導体素子２の回路面へ向けて凸形に変形する可能性がある。ここでは、ソルダーレジスト開口４ａの中央部に形成した１ｍｍ□、０．０３ｍｍ厚のソルダーレジストパタン５がスペーサの役割を果たすことにより、回路基板はステージ７の凹部７ｂに向けて湾曲するように誘導される。
樹脂硬化後は、ツールヘッド８を半導体素子２から離脱させ、半導体素子２と回路基板１は常温にまで冷却され、それぞれの線膨張率で収縮する。半導体素子２として例えばシリコンの線膨張係数は約３ｐｐｍ／℃で、回路基板１として例えばガラスクロスへエポキシ樹脂を含浸させたプリプレグにより形成された基板の線膨張係数は約１５ｐｐｍ／℃である。半導体素子２よりも回路基板１の方が線膨張率が大きいので、回路基板１の方がより大きく収縮し、図２Ｆに示すように、半導体素子２が上向きに凸形、回路基板１が下向きに凸形となった半導体装置が作製される。
これらの工程によって製造された半導体装置は関連するフリップチップの半導体装置よりも、半導体素子の回路面と回路基板の回路面を離すことが可能であるので、相互間の電磁的なアイソレーションを拡大できクロストークを小さくすることが可能である。
また、ツール離脱後の冷却時に半導体装置に反りを発生させようとする応力（反り発生応力）を、主たる応力発生箇所である、半導体素子と回路基板とが積層された箇所において、厚み増加による剛性強化と、この部分の半導体装置が有する湾曲形状とによって、分散させることができ、反り抑制効果が得られる。【００１４】
（第２の実施の形態）
図３Ａは、本発明による半導体装置の第２の実施の形態を示す断面図であり、図３Ｂは、第２の実施の形態の半導体装置の製造方法を説明するための断面図である。図３Ａ及び図３Ｂにおいて、図１、図２Ａ〜図２Ｆに示した第１の実施の形態の部分と同等の部分には同一の参照符号を付し、重複する説明は適宜省略する（この点は、以下の実施の形態についても同様である）。本実施の形態の半導体装置の製造工程は一部を除き、先に示された第１の実施の形態の製造工程と同じである。製造工程で異なる点は、図３Ｂに示すように、回路基板を加熱、膨張させ、ステージの凹み側へ湾曲させる工程において、ステージの凹部７ｂの底部と回路基板１の湾曲部とを接触させ、湾曲部の変位量を任意に制限している点である。この凹部７ｂの深さを調整することによって回路基板１の湾曲による変形を制御できる。この制御によって、フリップチップ実装が完了した後の常温での形状を、図３Ａに示すように、回路基板についてはほぼ平坦で、半導体素子については上側が凸形となる構造とすることができる。
この構造は第１の実施の形態と同様に、半導体素子２の回路と回路基板の回路とのノイズ干渉を小さくでき、反りを抑制する効果を得ることが出来る。【００１５】
（第３の実施の形態）
図４Ａは、本発明による半導体装置の第３の実施の形態を示す断面図であり、図４Ｂは、第３の実施の形態の半導体装置の製造方法を説明するための回路基板の断面図である。本実施の形態の半導体装置の、先の第１の実施の形態のそれと異なる点は、回路基板の半導体素子搭載部に、上に凸形状の絶縁性樹脂層９が形成されていることであって、本実施の形態の半導体装置の製造工程は、先の第１の実施の形態の製造工程と同じである。本実施の形態において使用されている回路基板１に形成されている絶縁性樹脂層９の高さは、約０．０４ｍｍであり、第１の実施の形態で示された半導体素子の素子電極２ａと回路基板の基板電極１ａとの接続部付近の回路基板−半導体素子間の間隙幅に概略等しい。
従来の方法によれば、半導体素子を回路基板へ押し当てるときにこれらの隙間にアンダーフィル樹脂を流動させることになるため、樹脂物性は流動性の良い粘度が低い材料を選定する必要であったが、第３の実施の形態では回路基板上へ予め絶縁性の樹脂層を形成しておけばよく、樹脂選定の自由度が拡大される。半導体素子搭載時に絶縁性樹脂層９は硬化前であっても硬化された状態であってもよい。本実施の形態では、ヤング率が１０ＧＰａ以上、膨張率が３０ｐｐｍ／℃の硬化樹脂層を半導体素子搭載前に形成した。
また、この絶縁性樹脂層として、高弾性で低線膨張率の材料の適用も可能である。これにより、パッケージの高剛性化と膨張率低下の実現が容易となる。剛性強化によっては、半導体装置を湾曲させようとする応力に対し変形する量を小さくすることができる。膨張率低下によっては、樹脂と密着している回路基板の膨張が抑制され、半導体装置を湾曲させようとする応力自体を小さくすることができる。
また、アンダーフィル樹脂を無機材料との組み合わせに置き換えることも可能である。例えば厚み０．０２ｍｍのシリコン板を回路基板に接着層０．０１ｍｍを設けて貼り付け半導体素子を搭載した場合、回路基板の特性として剛性を大幅に高めることができ、また膨張を低く抑えることができるので、反り低減への寄与は大きい。【００１６】
（第４の実施の形態）
図５Ａは、本発明による半導体装置の第４の実施の形態を示す断面図であり、図５Ｂ及び図５Ｃは、第４の実施の形態の半導体装置の製造方法を説明するための断面図である。図５Ａに示される本実施の形態の半導体装置の、図１に示される第１の実施の形態のそれと異なる点は、半導体素子２がほぼ平坦になっている点である。また、本実施の形態の半導体装置の製造方法の、第１の実施の形態のそれと異なる点は、半導体素子を把持するツールヘッド８の形状が異なっていることである。第１〜第３までの実施の形態で用いられていたツールヘッドの形状は、半導体素子と接触する部分が平坦面であるが、本第４の実施の形態では、図５Ｂに示されるように、ツールヘッド８の下面は曲面となっており、半導体素子と接触する部分は吸着孔８ａ付近のみとなっている。このツールヘッドを使って半導体素子へ荷重と熱を加えると、半導体素子２と回路基板１は双方ともに湾曲し図５Ｃに示す形状になる。この後ツールヘッド８を半導体素子２から離脱させ、組みあがった半導体装置を常温まで冷却させると、図５Ａに示されるように、半導体素子２の湾曲は小さく、回路基板の半導体素子搭載面とは反対側の面が凸形となる。第４の実施の形態によっても、第１の実施の形態と同様の効果を得ることができる。【００１７】
（第５の実施の形態）
図６Ａ及び図６Ｂは、第５の実施の形態の半導体装置の製造方法を説明するための断面図である。本実施の形態の製造方法の、他の実施の形態のそれと異なる点は、回路基板の載置されるステージ７の構造である。本実施の形態において用いられるステージ７は、第１〜４の実施の形態において用いられていたステージといずれについても置き換え可能である。ここでは、第１の実施の形態に対しステージを代替した場合についてのみ述べる。本実施の形態において用いられるチップマウンターのステージ７では、図６Ａに示されるように、元々あった凹部７ｂの外側に第２の凹部７ｃが形成されている。元々あった凹部７ｂは、回路基板の中央部を下に凸形状に湾曲させるためのものであり、本実施の形態において追加された第２の凹部７ｃは、回路基板の周辺部を湾曲させるためのものである。
回路基板１は第２の凹部７ｃよりも外側にある吸着孔７ａで固定され、半導体素子が搭載される位置にアンダーフィル樹脂６が塗布され、ツールヘッド８に吸着された半導体素子２が回路基板１の搭載位置へ位置合わせされる。次に、ツールヘッド８を降下させ半導体素子に形成された接続部材３と回路基板１の基板電極１ａとを接触させる。そして、荷重を増していくに従い、回路基板周辺が第２の凹部７ｃにより変形し、次いで回路基板が第２の凹部７ｃの底部に接触すると、より大きな荷重が半導体素子の素子電極に形成された接続部材３と回路基板の基板電極１ａとに加わる。このとき、予め塗布されていたアンダーフィル樹脂６は、半導体素子と回路基板との隙間から上方向に湾曲した回路基板上へ流れ出て、半導体素子２を囲むように湾曲した回路基板上にフィレットを形成する。この状態で、ツールヘッド８による半導体素子への加熱が続けられると、回路基板も加熱され膨張し第２の凹部７ｃ側に湾曲する。また、回路基板１の中央部も凹部７ｂ内へ湾曲する。加熱により半導体素子と回路基板との間隙にあるアンダーフィル樹脂６が周辺のフィレットとともに硬化され、図６Ｂに示すように、回路基板の周辺部は上方に湾曲した形で固定される。常温まで冷却される際、先の回路基板における上方向の湾曲は、常温に冷却される際に発生する反りの向きとは逆であったので、回路基板周辺は水平に近づくことになる。【００１８】
以上のように、本発明の半導体装置においては、半導体素子の電極と回路基板の電極を介する導電性の接続部材の高さが、特に低い場合であったり、双方の電極を直接接続する場合においても、半導体素子の回路と回路基板の回路との間隙を拡大させることが可能となる。これにより、回路相互間のクロストークを低減することが可能となる。また、電磁界ノイズの発生源とノイズの受け側を点と考え、こられの間にある空間に、従来の半導体装置と同じ材料が一様に満たされている場合、受け側へ到達するノイズ強度は、発生源からノイズ受け側までの距離の自乗に反比例する。このため、双方ともにノイズ源やノイズの受け側となる可能性がある半導体素子の回路と回路基板との回路は、ある程度の距離を確保した状態で装置に組み込まれることが、クロストーク低減に有効である。
また、本発明の半導体装置の構造は、回路基板の半導体素子が搭載される面の反対側の面の形状は、フリップチップ搭載によって生じる反り対策が実施されていない半導体装置の同じ面の面形状とは、逆向きに湾曲した曲面になっている。
反りを対策されていない半導体装置においては、半導体素子を回路基板へ搭載する際に加熱され、半導体素子と回路基板との間に膨張差が生じた状態で、２枚の平板が積層された形態で固定され、常温にまで冷却される。温度が下がる際、回路基板の収縮量が半導体素子よりも大きいので、半導体装置は先に述べたように半導体素子が搭載されている回路基板面が半導体素子に向かって凸となるように湾曲する。【００１９】
半導体装置のメインボードと接続する面における、半導体装置上にあるメインボードと接続するための電極とメインボードとの電極とが接続されない半導体装置の中央付近の半導体素子と基板とが積層されている部分について、この部分を中央が膨らむ形状に湾曲させる。これにより、曲げに対する剛性が高まる構造となるので、半導体装置の反りを低減させることが可能となる。
半導体装置を構成する回路基板が平坦な場合、回路基板を曲げるように応力が発生すると回路基板の曲げ弾性によって湾曲の程度が決まる。本発明の半導体装置のように、反りが発生する方向とは逆の方向へ湾曲させた形状にするとアーチ型の構造へ上から力が加わるのと同じメカニズムで、反りを発生させようとする応力の一部が回路基板の面内方向に、回路基板を圧縮する向きへ分散され、回路基板を曲げようとする応力は減少する。また、元の構造が反りとは逆向きの湾曲形状であるため、応力により湾曲する方向は平坦に近づく傾向にあり、反りを対策していない半導体装置よりも、反りを低減させることが可能な形状である。この反り低減効果により半導体装置とメインボードとの接触は安定化し、実装歩留まりを高めることが可能となる。【００２０】
また、本発明の半導体装置の半導体素子積層部のみの厚みを増した構造は、部材の追加なしで、半導体素子と回路基板との間隙に充填される樹脂の増量と、半導体素子搭載プロセスにおける回路基板の加熱による膨張を利用することによって実現できるので、特殊な組立て装置を必要とせず、低コストな組立てプロセスとすることが可能である。さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。【００２１】
この出願は、２００８年３月２６日に出願された日本出願特願２００８−７９６９５を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【産業上の利用可能性】
【００２２】
本発明は、半導体装置およびその製造方法に適用でき、特に半導体素子が回路基板上にフリップチップ接続された半導体装置の実装構造およびその製造方法に適用できる。
【図１】
0005589836.tif 000002
【図２Ａ】
0005589836.tif 000003
【図２Ｂ】
0005589836.tif 000004
【図２Ｃ】
0005589836.tif 000005
【図２Ｄ】
0005589836.tif 000006
【図２Ｅ】
0005589836.tif 000007
【図２Ｆ】
0005589836.tif 000008
【図３Ａ】
0005589836.tif 000009
【図３Ｂ】
0005589836.tif 000010
【図４Ａ】
0005589836.tif 000011
【図４Ｂ】
0005589836.tif 000012
【図５Ａ】
0005589836.tif 000013
【図５Ｂ】
0005589836.tif 000014
【図５Ｃ】
0005589836.tif 000015
【図６Ａ】
0005589836.tif 000016
【図６Ｂ】
0005589836.tif 000017
【図７Ａ】
0005589836.tif 000018
【図７Ｂ】
0005589836.tif 000019
【図７Ｃ】
0005589836.tif 000020
【図７Ｄ】
0005589836.tif 000021