(57)【特許請求の範囲】
【請求項１】
第１の電圧が入力され、前記第１の電圧を整流することにより第２の電圧を生成し、生成した前記第２の電圧を出力する整流回路と、
保護回路と、を具備し、
前記保護回路は、制御信号生成回路と、電圧制御回路と、を備え、
前記制御信号生成回路は、第１のトランジスタと、抵抗素子と、
前記第２の電圧を分圧し、分圧した電圧を用いて第３の電圧を生成し、生成した前記第３の電圧を前記第１のトランジスタのゲートに出力する分圧回路を備え、
前記電圧制御回路は、
前記第３の電圧に応じてオン状態又はオフ状態になることにより、前記第１の電圧の値をソース及びドレインの間に流れる電流量に応じて変化させるか否かを制御する第２のトランジスタを含み、
前記第１のトランジスタのソース及びドレインの一方は、前記抵抗素子及び前記第２のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタは、チャネル形成層としての機能を有するシリコンを有し、
前記第２のトランジスタは、チャネル形成層としての機能を有する酸化物半導体層を有し、
前記酸化物半導体層のバンドギャップは、２ｅＶ以上である半導体装置。
【請求項２】
搬送波を受信することにより第１の電圧を生成し、生成した前記第１の電圧を出力するアンテナ回路と、
前記第１の電圧が入力され、前記第１の電圧を整流することにより第２の電圧を生成し、生成した前記第２の電圧を出力する整流回路と、
保護回路と、
前記第２の電圧に応じて電源電圧を生成する電源電圧生成回路と、を具備し、
前記保護回路は、制御信号生成回路と、電圧制御回路と、を備え、
前記制御信号生成回路は、第１のトランジスタと、抵抗素子と、
前記第２の電圧を分圧し、分圧した電圧を用いて第３の電圧を生成し、生成した前記第３の電圧を前記第１のトランジスタのゲートに出力する分圧回路を備え、
前記電圧制御回路は、
前記第３の電圧に応じてオン状態又はオフ状態になることにより、前記第１の電圧の値をソース及びドレインの間に流れる電流量に応じて変化させるか否かを制御する第２のトランジスタを含み、
前記第１のトランジスタのソース及びドレインの一方は、前記抵抗素子及び前記第２のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタは、チャネル形成層としての機能を有するシリコンを有し、
前記第２のトランジスタは、チャネル形成層としての機能を有する酸化物半導体層を有し、
前記酸化物半導体層のバンドギャップは、２ｅＶ以上である半導体装置。
【請求項３】
搬送波を受信することにより第１の電圧を生成し、生成した前記第１の電圧を出力するアンテナ回路と、
前記第１の電圧が入力され、前記第１の電圧を整流することにより第２の電圧を生成し、生成した前記第２の電圧を出力する整流回路と、
保護回路と、
前記第２の電圧に応じて電源電圧を生成する電源電圧生成回路と、
受信した前記搬送波を復調し、データ信号を抽出する復調回路と、
前記データ信号及び前記電源電圧が入力されることにより前記データ信号に基づく処理を実行する機能回路と、
前記機能回路から応答信号が入力されたとき、前記応答信号に応じて送信する搬送波を変調する変調回路と、を具備し、
前記保護回路は、
制御信号生成回路と、
電圧制御回路と、を備え、
前記制御信号生成回路は、第１のトランジスタと、抵抗素子と、
前記第２の電圧を分圧し、分圧した電圧を用いて第３の電圧を生成し、生成した前記第３の電圧を前記第１のトランジスタのゲートに出力する分圧回路を備え、
前記第３の電圧に応じてオン状態又はオフ状態になることにより、前記第１の電圧の値をソース及びドレインの間に流れる電流量に応じて変化させるか否かを制御する第２のトランジスタを含み、
前記第１のトランジスタのソース及びドレインの一方は、前記抵抗素子及び前記第２のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタは、チャネル形成層としての機能を有するシリコンを有し、
前記第２のトランジスタは、チャネル形成層としての機能を有する酸化物半導体層を有し、
前記酸化物半導体層のバンドギャップは、２ｅＶ以上である半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、前記酸化物半導体層のキャリア濃度は、１×１０１４／ｃｍ３未満である半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、前記酸化物半導体層は、Ｃ軸が表面に対して垂直方向に沿うように配向された結晶領域を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置に関する。
【背景技術】
【０００２】
近年、無線通信による電源（電源電圧ともいう）の供給（給電ともいう）、さらには無線通信によるデータの送受信（データ通信ともいう）が可能な半導体装置の開発が行われている。例えば半導体装置の一例である携帯型情報媒体（例えば携帯電話機など）に無線通信による給電機能を付加させることができれば、外部給電部との接続による給電が不要になるため、例えばあらゆる環境下での給電が可能になるなど、より簡便に給電を行うことができる。
【０００３】
また、無線通信によりデータの送受信、データの記録、データの消去などが可能な半導体装置の一例として、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグを利用した個体識別技術が知られている。ＲＦＩＤタグは、ＲＦタグ、無線タグ、電子タグ、無線チップとも呼ばれる。また、ＲＦＩＤタグは、タグ内部に認証又はその他の処理を実行するための集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：ＩＣ）などの機能回路が設けられていることから、ＩＣタグ、ＩＣチップ、ＩＣカードとも呼ばれる。上記半導体装置とのデータの送受信には、無線通信装置（リーダライタなど、無線通信によるデータ信号の送受信が可能であるもの）を用いる。上記半導体装置を用いた個体識別技術は、例えば個々の対象物の生産、管理などに用いられ、また、個人認証への応用も期待される。
【０００４】
一般的に上記半導体装置は、自身に電源生成手段を持たず、無線通信により給電が行われるため、給電手段との距離が離れている場合であっても給電が可能である。無線通信可能な距離のことを通信距離ともいう。外部から給電される半導体装置において、一般的に給電効率は、通信距離が長くなるほど低下する傾向にある。そのため、通信距離が長くなっても所望の値の給電が可能な半導体装置の研究開発が進められている。（例えば特許文献１）
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−５６５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、一定以上の長い距離で無線通信可能な半導体装置の場合、一定値未満の距離で給電を行うと、素子が破壊されるような高い電圧（過電圧ともいう）が該半導体装置に入力される場合がある。
【０００７】
本発明の一態様では、無線通信により素子が破壊されるような高い電圧が入力される場合であっても、素子の破壊を抑制することを課題の一つとする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、電圧に対する保護回路を設け、該保護回路を用いて素子が破壊されるような電圧が入力されたときに、素子に印加される電圧を緩和し、素子の破壊の抑制を図るものである。
【０００９】
本発明の一態様は、第１の電圧が入力されることにより動作を行う半導体装置であって、第１の電圧の絶対値が基準値より大きいとき、第１の電圧の値を変化させる保護回路を具備し、保護回路は、第１の電圧に応じて第２の電圧を生成し、生成した第２の電圧を出力する制御信号生成回路と、電圧制御回路と、を備え、電圧制御回路は、ソース、ドレイン、及びゲートを有し、ゲートに制御信号として第２の電圧が入力され、第２の電圧に応じてオン状態又はオフ状態になることにより、第１の電圧の値をソース及びドレインの間に流れる電流量に応じて変化させるか否かを制御するトランジスタを含み、トランジスタは、チャネル形成層としての機能を有する酸化物半導体層をさらに有し、酸化物半導体層のバンドギャップは、２ｅＶ以上である半導体装置である。
【００１０】
本発明の一態様は、第１の電圧が入力され、第１の電圧を整流することにより第２の電圧を生成し、生成した第２の電圧を出力する整流回路と、保護回路と、を具備し、保護回路は、制御信号生成回路と、電圧制御回路と、を備え、制御信号生成回路は、第２の電圧を分圧し、分圧した電圧を用いて第３の電圧を生成し、生成した第３の電圧を出力する分圧回路を備え、電圧制御回路は、ソース、ドレイン、及びゲートを有し、ゲートに制御信号として第３の電圧が入力され、第３の電圧に応じてオン状態又はオフ状態になることにより、第１の電圧の値をソース及びドレインの間に流れる電流量に応じて変化させるか否かを制御するトランジスタを含み、トランジスタは、チャネル形成層としての機能を有する酸化物半導体層をさらに有し、酸化物半導体層のバンドギャップは、２ｅＶ以上である半導体装置である。
【００１１】
本発明の一態様は、搬送波を受信することにより第１の電圧を生成し、生成した第１の電圧を出力するアンテナ回路と、第１の電圧が入力され、第１の電圧を整流することにより第２の電圧を生成し、生成した第２の電圧を出力する整流回路と、保護回路と、第２の電圧に応じて電源電圧を生成する電源電圧生成回路と、を具備し、保護回路は、制御信号生成回路と、電圧制御回路と、を備え、制御信号生成回路は、第２の電圧を分圧し、分圧した電圧を用いて第３の電圧を生成し、生成した第３の電圧を出力する分圧回路を備え、電圧制御回路は、ソース、ドレイン、及びゲートを有し、ゲートに制御信号として第３の電圧が入力され、第３の電圧に応じてオン状態又はオフ状態になることにより、第１の電圧の値をソース及びドレインの間に流れる電流量に応じて変化させるか否かを制御するトランジスタを含み、トランジスタは、チャネル形成層としての機能を有する酸化物半導体層をさらに有し、酸化物半導体層のバンドギャップは、２ｅＶ以上である半導体装置である。
【００１２】
本発明の一態様は、搬送波を受信することにより第１の電圧を生成し、生成した第１の電圧を出力するアンテナ回路と、第１の電圧が入力され、第１の電圧を整流することにより第２の電圧を生成し、生成した第２の電圧を出力する整流回路と、保護回路と、第２の電圧に応じて電源電圧を生成する電源電圧生成回路と、受信した搬送波を復調し、データ信号を抽出する復調回路と、データ信号及び電源電圧が入力されることによりデータ信号に基づく処理を実行する機能回路と、機能回路から応答信号が入力されたとき、応答信号に応じて送信する搬送波を変調する変調回路と、を具備し、保護回路は、制御信号生成回路と、電圧制御回路と、を備え、制御信号生成回路は、第２の電圧を分圧し、分圧した電圧を用いて第３の電圧を生成し、生成した第３の電圧を出力する分圧回路を備え、電圧制御回路は、ソース、ドレイン、及びゲートを有し、ゲートに制御信号として第３の電圧が入力され、第３の電圧に応じてオン状態又はオフ状態になることにより、第１の電圧の値をソース及びドレインの間に流れる電流量に応じて変化させるか否かを制御するトランジスタを含み、トランジスタは、チャネル形成層としての機能を有する酸化物半導体層をさらに有し、酸化物半導体層のバンドギャップは、２ｅＶ以上である半導体装置である。
【００１３】
なお、本明細書において、第１、第２などの序数を用いた用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【発明の効果】
【００１４】
本発明の一態様により、素子が破壊されるほど高い電圧が入力された場合であっても、素子の破壊を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１における半導体装置の構成の一例を示すブロック図。
【図２】実施の形態１における電圧制御回路の構成例を示す回路図。
【図３】実施の形態２における制御信号生成回路の構成例を示す回路図。
【図４】実施の形態３における整流回路の構成の一例を示す回路図。
【図５】実施の形態４における半導体装置の構成例を示す図。
【図６】実施の形態４における半導体装置の構成例を示す図。
【図７】実施の形態５における半導体装置の構成の一例を示すブロック図。
【図８】実施の形態６におけるトランジスタの構造例を示す断面模式図。
【図９】実施の形態６におけるトランジスタの作製方法の一例を示す断面模式図。
【図１０】実施の形態７における複数のトランジスタの構造例を示す断面模式図。
【図１１】実施の形態８における電子機器の例を示す図。
【図１２】実施の形態９における情報媒体の例を示す図。
【図１３】実施例１における半導体装置の過渡特性を示す図。
【発明を実施するための形態】
【００１６】
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。
【００１７】
（実施の形態１）
本実施の形態では、保護回路を有する半導体装置について説明する。
【００１８】
まず、本実施の形態の半導体装置の構成の一例について図１を用いて説明する。図１は、本実施の形態における半導体装置の構成の一例を示すブロック図である。
【００１９】
図１に示す半導体装置は、入力電圧を整流する整流回路（ＲＥＣＴともいう）１０１と、入力電圧の値を調整する保護回路（ＰＲＯともいう）１０２と、を具備する。
【００２０】
整流回路１０１は、電圧Ｖ２１が入力され、入力された電圧Ｖ２１を整流することにより電圧Ｖ２２を生成し、生成した電圧Ｖ２２を出力する機能を有する。
【００２１】
整流回路１０１は、例えば整流素子を用いて構成される。また、整流回路１０１としては、例えば全波整流回路又は半波整流回路を用いることができる。また、整流回路１０１としては、Ｎ倍圧整流回路（Ｎは２以上の自然数）を用いることもできる。なお、本実施の形態の半導体装置において、整流回路１０１を必ずしも設ける必要はなく、例えば電圧Ｖ２１が直流電圧である場合には設ける必要はない。整流回路１０１を設けない場合、電圧Ｖ２１を用いて半導体装置は動作する。
【００２２】
なお、電圧Ｖ２１は、ノードＮ１１及びノードＮ１２を介して入力される電圧であり、電圧Ｖ２２は、ノードＮ１３及びノードＮ１２を介して出力される電圧である。また、ノードＮ１１、ノードＮ１２、及びノードＮ１３は、それぞれ他の構成要素に接続される箇所である。
【００２３】
なお、一般的に電圧とは、ある二点間における電位の差（電位差ともいう）のことをいう。しかし、電圧及び電位の値は、回路図などにおいていずれもボルト（Ｖ）で表されることがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位（基準電位ともいう）との電位差を、該一点の電圧として用いる場合がある。
【００２４】
保護回路１０２は、電圧Ｖ２１の絶対値が基準となる値（基準値ともいう）より大きいとき、整流回路１０１により整流された電圧Ｖ２２に応じて整流回路１０１に入力される電圧Ｖ２１の値を変化させる機能を有する。基準値は、回路の仕様に応じて適宜設定することができる。また、電圧Ｖ２１の絶対値が基準値より大きいとき、電圧Ｖ２２に応じて調整された電圧Ｖ２１の値は、基準値以下になることが好ましい。
【００２５】
さらに、保護回路１０２の回路構成の一例について、図１を用いて説明する。
【００２６】
図１に示すように、保護回路１０２は、制御信号生成回路（ＣＴＬＧともいう）１２１と、電圧制御回路（ＶＣＴＬともいう）１２２と、を備える。
【００２７】
制御信号生成回路１２１は、電圧Ｖ２２に応じて電圧制御回路１２２の制御信号ＣＴＬ３１となる電圧を生成し、生成した電圧を出力する機能を有する。
【００２８】
電圧制御回路１２２は、制御信号ＣＴＬ３１として制御信号生成回路１２１から出力された電圧が入力され、入力された制御信号ＣＴＬ３１に応じて電圧Ｖ２１を変化させるか否かを制御する機能を有する。
【００２９】
さらに、電圧制御回路１２２の構成例について、図２（Ａ）及び図２（Ｂ）を用いて説明する。図２（Ａ）及び図２（Ｂ）は、本実施の形態における電圧制御回路の回路構成例を示す回路図である。
【００３０】
図２（Ａ）及び図２（Ｂ）に示す電圧制御回路１２２は、少なくともトランジスタ１２２ａを含む。
【００３１】
なお、本明細書において、トランジスタは、電界効果トランジスタであり、ソース、ドレイン、及びゲートを少なくとも有する。
【００３２】
ソースとは、ソース電極、及びソース配線の一部又は全部のことをいう。また、ソース電極とソース配線とを区別せずにソース電極及びソース配線の両方の機能を有する導電層をソースという場合がある。
【００３３】
ドレインとは、ドレイン電極、及びドレイン配線の一部又は全部のことをいう。また、ドレイン電極とドレイン配線とを区別せずにドレイン電極及びドレイン配線の両方の機能を有する導電層をドレインという場合がある。
【００３４】
ゲートとは、ゲート電極及びゲート配線の一部又は全部のことをいう。また、ゲート電極とゲート配線とを区別せずにゲート電極及びゲート配線の両方の機能を有する導電層をゲートという場合がある。
【００３５】
また、トランジスタの構造や動作条件などによって、トランジスタのソースとドレインが互いに入れ替わるため、いずれがソース又はドレインであるかを限定することが困難である。そこで、本書類（明細書、特許請求の範囲又は図面など）では、トランジスタのソース及びドレインのいずれか一方を第１端子と表記し、他方を第２端子と表記する場合がある。また、ソース又はドレインを第１端子又は第２端子と表記する場合には、ゲートを第３端子と表記する場合もある。
【００３６】
図２（Ａ）及び図２（Ｂ）に示す電圧制御回路１２２は、トランジスタ１２２ａのゲートに制御信号ＣＴＬ３１が入力され、入力された制御信号ＣＴＬ３１の電圧に応じてトランジスタ１２２ａがオン状態又はオフ状態になることにより、トランジスタ１２２ａのソース及びドレインの間に流れる電流量に応じて電圧Ｖ２１を変化させるか否かを制御する機能を有する。
【００３７】
さらに、図２（Ａ）に示す電圧制御回路１２２において、トランジスタ１２２ａの第１端子は、ノードＮ１１に電気的に接続され、トランジスタ１２２ａの第２端子は、ノードＮ１２に電気的に接続される。
【００３８】
また、図２（Ｂ）に示す電圧制御回路１２２は、容量素子１２２ｂを有する。
【００３９】
なお、本明細書において、容量素子は、第１端子及び第２端子を有し、第１端子の一部又は全部としての機能を有する第１の電極と、第２端子の一部又は全部としての機能を有する第２の電極と、第１の電極及び第２の電極の間に電圧が印加されることにより電荷が蓄積される誘電体層と、を有する。
【００４０】
容量素子１２２ｂは、第１端子がノードＮ１１に電気的に接続される。容量素子１２２ｂを設けることにより、トランジスタ１２２ａのソースとドレインの間に印加される電圧を緩和することができる。また、容量素子１２２ｂの代わりに抵抗素子を設けてもよい。
【００４１】
なお、本明細書において、抵抗素子は、第１端子及び第２端子を有する。
【００４２】
さらに、図２（Ｂ）に示す電圧制御回路１２２において、トランジスタ１２２ａの第１端子は、容量素子１２２ｂの第２端子に電気的に接続され、トランジスタ１２２ａの第２端子は、ノードＮ１２に電気的に接続される。
【００４３】
次に、トランジスタ１２２ａとして適用可能なトランジスタの構成について、以下に説明する。
【００４４】
トランジスタ１２２ａとしては、例えばチャネル形成層としての機能を有する酸化物半導体層を含むトランジスタを用いることができる。上記トランジスタのチャネル形成層としての機能を有する酸化物半導体層は、高純度化することにより、真性（Ｉ型ともいう）、又は実質的に真性にさせた半導体層である。
【００４５】
なお、高純度化とは、酸化物半導体層中の水素を極力排除すること、及び酸化物半導体層に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することの少なくとも一方を含む概念である。
【００４６】
該酸化物半導体層に用いられる酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などを用いることができる。四元系金属酸化物としては、例えばＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などを用いることができる。三元系金属酸化物としては、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、又はＳｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物などを用いることができる。二元系金属酸化物としては、例えばＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物、又はＩｎ−Ｓｎ−Ｏ系金属酸化物などを用いることができる。また、酸化物半導体としては、例えばＩｎ−Ｏ系金属酸化物、Ｓｎ−Ｏ系金属酸化物、又はＺｎ−Ｏ系金属酸化物などを用いることもできる。また、酸化物半導体としては、上記酸化物半導体として適用可能な金属酸化物にＳｉＯ２を含む酸化物を用いることもできる。
【００４７】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍは０より大きい数）で表記される材料を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ、及びＣｏから選ばれた一つ又は複数の金属元素を示す。例えば、Ｍとしては、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、又はＧａ及びＣｏなどが挙げられる。例えば、ＩｎＭＯ３（ＺｎＯ）ｍで表記される構造の酸化物半導体のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体という。
【００４８】
さらに、酸化物半導体層のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上とする。これにより、熱励起によって生じるキャリアの数は無視できる。さらに、ドナーとなる場合がある水素などの不純物を一定量以下になるまで低減し、キャリア濃度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３以下にする。すなわち、酸化物半導体層のキャリア濃度を限りなくゼロ又はゼロと実質的に同等の値にする。
【００４９】
上記酸化物半導体層は、アバランシェ降伏が起きにくく、絶縁耐圧が高い。例えば、シリコンは、バンドギャップが１．１２ｅＶと小さいため、アバランシェ降伏によって電子が発生しやすく、ゲート絶縁層へのエネルギー障壁を越えられるほど高速に加速される電子の数が増加する。一方、上記酸化物半導体層に用いられる酸化物半導体は、バンドギャップが２ｅＶ以上とシリコンより大きく、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高いため、絶縁耐圧が高い。
【００５０】
ホットキャリア劣化は、例えば高速に加速された電子がチャネル中のドレイン近傍でゲート絶縁層中に注入されることにより発生する固定電荷により生じるトランジスタ特性の劣化、又は高速に加速された電子によりゲート絶縁層界面に形成されるトラップ準位などにより生じるトランジスタ特性の劣化などであり、トランジスタ特性の劣化としては、例えば閾値電圧の変動又はゲートリークなどがある。また、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入ともいう）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入ともいう）がある。
【００５１】
また、高絶縁耐圧材料の一つであるシリコンカーバイドのバンドキャップと上記酸化物半導体層に用いられる酸化物半導体のバンドギャップは同等であるが、該酸化物半導体の方が、シリコンカーバイドより移動度が２桁程小さいため、電子が加速されにくく、また、ゲート絶縁層とのエネルギー障壁がシリコンカーバイド、窒化ガリウム、又はシリコンよりも大きく、ゲート絶縁層に注入される電子が極めて少ないため、シリコンカーバイド、窒化ガリウム、又はシリコンよりホットキャリア劣化が生じにくく、絶縁耐圧が高い。また、該酸化物半導体は、非晶質状態であっても同様に絶縁耐圧が高い。
【００５２】
さらに、上記酸化物半導体層を有するトランジスタでは、チャネル幅１μｍあたりのオフ電流を１０ａＡ／μｍ（１×１０−１７Ａ／μｍ）以下、さらには１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、さらには１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下、さらには１ｚＡ（１×１０−２１Ａ／μｍ）以下にすることが可能である。
【００５３】
図２に例として示すように、本実施の形態の電圧制御回路の一例は、少なくともトランジスタを有する構成であり、制御信号生成回路から該トランジスタのゲートに制御信号が入力され、入力された制御信号に応じて該トランジスタのオン状態になることにより、本実施の形態の半導体装置に入力される電圧（電圧Ｖ２１）の値がトランジスタのソース及びドレインの間に流れる電流量に応じて変化する。
【００５４】
また、該トランジスタは、酸化物半導体層を有し、該酸化物半導体層に用いられる酸化物半導体は、例えばシリコンを用いたトランジスタなどの従来のトランジスタより絶縁耐圧が高い。該トランジスタを本実施の形態の半導体装置に用いることにより、保護回路の破壊を抑制することができるため、信頼性を向上させることができる。
【００５５】
次に、図１に示す半導体装置の動作の一例について説明する。
【００５６】
まず、ノードＮ１１及びノードＮ１２を介して整流回路１０１に電圧Ｖ２１が入力される。
【００５７】
整流回路１０１は、入力された電圧Ｖ２１を整流することにより電圧Ｖ２２を生成し、生成した電圧Ｖ２２を出力電圧としてノードＮ１３及びノードＮ１２を介して出力する。
【００５８】
また、保護回路１０２において、制御信号生成回路１２１は、電圧Ｖ２２の値に応じた電圧を生成し、生成した電圧を制御信号ＣＴＬ３１として電圧制御回路１２２におけるトランジスタ１２２ａのゲートに出力する。
【００５９】
このとき、電圧Ｖ２２の絶対値が基準値以下の場合には、トランジスタ１２２ａは、オフ状態になる。
【００６０】
また、電圧Ｖ２２の絶対値が基準値より大きい場合には、トランジスタ１２２ａは、オン状態になり、トランジスタ１２２ａのソース及びドレインが導通状態になり、トランジスタ１２２ａのソース及びドレインの間に電流が流れることにより、電圧Ｖ２１の値が変化する。電圧Ｖ２１の変化量は、トランジスタ１２２ａのソース及びドレインの間に流れる電流量に応じて決まる。つまり、電圧Ｖ２１の変化量は、電圧Ｖ２２の値に応じて決まる。
【００６１】
以上のように、本実施の形態の半導体装置の一例は、電圧に対する保護回路を有し、出力電圧の絶対値が基準値より大きいとき、該保護回路を用い、出力電圧に応じて入力電圧の値を変化させる構成である。これにより、例えばある時刻において、入力電圧の値が、素子が破壊されてしまうほど大きい場合であっても、素子の破壊を抑制することができる。また、出力電圧の絶対値が基準値より大きい場合に、該出力電圧が一定の値に収束するように、入力電圧を調整することができる。
【００６２】
また、本実施の形態の半導体装置の一例は、保護回路に入力電圧の値の変化を制御するトランジスタを有し、該トランジスタは、チャネル形成層としての機能を有する酸化物半導体層を有し、該酸化物半導体層は高いバンドギャップを有する構成である。上記トランジスタは、従来のトランジスタより絶縁耐圧が高く、破壊されにくいため、半導体装置の信頼性を向上させることができる。また、上記トランジスタは、オフ電流が少ないため、トランジスタがオフ電流による半導体装置における入力電圧の低下を抑制することができる。
【００６３】
（実施の形態２）
本実施の形態では、上記実施の形態１に示す制御信号生成回路の構成例について説明する。
【００６４】
本実施の形態の制御信号生成回路の構成例について、図３を用いて説明する。図３は、本実施の形態における制御信号生成回路の回路構成例を示す回路図である。
【００６５】
図３（Ａ）に示す制御信号生成回路１２１は、分圧回路２０１を少なくとも備える。
【００６６】
分圧回路２０１は、電圧Ｖ２２を分圧する機能を有する。さらに、分圧回路２０１の構成例について以下に説明する。
【００６７】
分圧回路２０１は、抵抗素子２１１と、整流素子２１２ａと、整流素子２１２ｂと、整流素子２１２ｃと、整流素子２１２ｄと、を有する。なお、図３（Ａ）に示す制御信号生成回路１２１では、４つの整流素子を用いた例について説明しているが、これに限定されず、本実施の形態の制御信号生成回路は、１個の整流素子を有する構成、又は互いに順方向に直列接続で電気的に接続されたＫ個（Ｋは２以上の自然数）の整流素子を有する構成にすることができる。
【００６８】
整流素子２１２ａ乃至整流素子２１２ｄは、互いに順方向に直列接続で電気的に接続される。
【００６９】
整流素子２１２ａ乃至整流素子２１２ｄとしては、例えばＰＮダイオード、ＰＩＮダイオード、又はダイオード接続された電界効果トランジスタなどを用いることができる。
【００７０】
抵抗素子２１１の第１端子は、整流素子２１２ｄのカソードに電気的に接続される。なお、抵抗素子２１１と整流素子２１２ｄとの接続箇所をノードＮ１４ともいう。
【００７１】
また、分圧回路２０１は、整流素子２１２ａのアノード及び抵抗素子２１１の第２端子の間に電圧Ｖ２２が印加される。
【００７２】
次に、図３（Ａ）に示す制御信号生成回路の動作の一例について説明する。
【００７３】
まず、分圧回路２０１により、電圧Ｖ２２が分圧され、ノードＮ１４の電圧は、電圧Ｖ２２が分圧された値となる。なお、ノードＮ１４の電圧の値は、電圧Ｖ２１の値、さらには電圧Ｖ２２の値によって設定される。
【００７４】
例えば、電圧Ｖ２１の絶対値が基準値以下のとき、整流素子２１２ａ乃至整流素子２１２ｄのいずれかが非導通状態になる。このとき、整流素子２１２ａ乃至整流素子２１２ｄの合成抵抗は、抵抗素子２１１の抵抗と比較して非常に大きい抵抗とみなせるため、ノードＮ１４の電圧は、ノードＮ１２の電位に近い値となる。なお、基準値は、例えば整流素子２１２ａ乃至整流素子２１２ｄの閾値電圧又は抵抗素子２１１の抵抗値などを調整することにより適宜設定される。
【００７５】
また、電圧Ｖ２１の絶対値が基準値より大きいとき、整流素子２１２ａ乃至整流素子２１２ｄが導通状態になる。このとき、整流素子２１２ａ乃至整流素子２１２ｄの合成抵抗は、抵抗素子２１１の抵抗と比較して非常に小さい抵抗とみなせるため、ノードＮ１４の電圧が上昇する。このとき、ノードＮ１４の電圧は、図２（Ａ）又は図２（Ｂ）に示すトランジスタ１２２ａがオン状態になるために必要な値以上になる。
【００７６】
さらに、図３（Ａ）に示す制御信号生成回路は、ノードＮ１４の電圧を制御信号ＣＴＬ３１として図２（Ａ）又は図２（Ｂ）に示すトランジスタ１２２ａのゲートに出力する。以上が図３（Ａ）に示す制御信号生成回路の動作の一例である。
【００７７】
図３（Ａ）に一例として示すように、少なくとも分圧回路を用い、該分圧回路により分圧回路に印加される電圧を分圧し、分圧した電圧を用いて実施の形態１に示す電圧制御回路の制御信号を生成することにより、実施の形態１に示す制御信号生成回路を構成することができる。
【００７８】
また、図３（Ａ）に示す制御信号生成回路は、全て同じ導電型のトランジスタを有する構成にすることができる。これにより、導電型が異なる複数の導電型のトランジスタを用いる場合に比べて工程数を減らすことができるため、製造コストを削減することができる。
【００７９】
なお、本実施の形態の制御信号生成回路は、図３（Ａ）に示す構成に限定されず、他の構成にすることもできる。本実施の形態の制御信号生成回路の他の構成について、図３（Ｂ）を用いて説明する。
【００８０】
図３（Ｂ）に示す制御信号生成回路１２１は、分圧回路２０２を備え、さらに、トランジスタ２０３と、抵抗素子２０４と、を有する。
【００８１】
分圧回路２０２は、電圧Ｖ２２を分圧する機能を有する。さらに、分圧回路２０２の構成例について、以下に説明する。
【００８２】
分圧回路２０２は、抵抗素子２２１と、整流素子２２２ａと、整流素子２２２ｂと、整流素子２２２ｃと、整流素子２２２ｄと、を有する。なお、図３（Ｂ）に示す制御信号生成回路１２１では、４つの整流素子を用いた例について説明しているが、これに限定されず、本実施の形態の制御信号生成回路は、１個の整流素子を有する構成、又は互いに順方向に直列接続で電気的に接続されたＫ個の整流素子を有する構成にすることができる。
【００８３】
整流素子２２２ａ乃至整流素子２２２ｄは、互いに順方向に直列接続で電気的に接続され、整流素子２２２ａのアノードは、抵抗素子２２１の第２端子に電気的に接続される。
【００８４】
整流素子２２２ａ乃至整流素子２２２ｄとしては、例えばＰＮダイオード、ＰＩＮダイオード、又はダイオード接続された電界効果トランジスタなどを用いることができる。
【００８５】
また、分圧回路２０２は、抵抗素子２２１の第１端子及び整流素子２２２ｄのカソードの間に電圧Ｖ２２が印加される。
【００８６】
また、図３（Ｂ）に示す制御信号生成回路は、トランジスタ２０３の第１端子及び抵抗素子２０４の第２端子の間に電圧Ｖ２２が印加される。
【００８７】
トランジスタ２０３のゲートは、抵抗素子２２１の第２端子に電気的に接続される。
【００８８】
トランジスタ２０３としては、例えば単結晶半導体を用いて構成されたトランジスタを適用することができる。
【００８９】
抵抗素子２０４の第１端子は、トランジスタ２０３の第２端子に電気的に接続される。なお、抵抗素子２０４の第１端子と、トランジスタ２０３の第２端子との接続箇所をノードＮ１６ともいう。
【００９０】
次に、図３（Ｂ）に示す制御信号生成回路の動作の一例について説明する。なお、一例としてトランジスタ２０３はＰ型であるとする。
【００９１】
まず、分圧回路２０２により電圧Ｖ２２が分圧され、ノードＮ１５の電圧は、電圧Ｖ２２の分圧された値となる。なお、ノードＮ１５の値は、電圧Ｖ２１の値、さらには電圧Ｖ２２の値によって設定される。
【００９２】
例えば、電圧Ｖ２１の絶対値が基準値以下のとき、整流素子２２２ａ乃至整流素子２２２ｄのいずれかが非導通状態になる。このとき、整流素子２２２ａ乃至整流素子２２２ｄの合成抵抗は、抵抗素子２２１の抵抗と比較して非常に大きい抵抗とみなせるため、ノードＮ１５の電圧は、ノードＮ１１の電位に近い値となる。なお、基準値は、例えば整流素子２２２ａ乃至整流素子２２２ｄの閾値電圧又は抵抗素子２２１の抵抗値などを調整することにより適宜設定される。
【００９３】
さらに、電圧Ｖ２２の絶対値が基準値以下のとき、トランジスタ２０３がオフ状態になる。このとき、ノードＮ１６の電圧は、ノードＮ１２の電位と実質的に同じ値となる。
【００９４】
また、電圧Ｖ２２の絶対値が基準値より大きいとき、整流素子２２２ａ乃至整流素子２２２ｄが導通状態になる。このとき、整流素子２２２ａ乃至整流素子２２２ｄの合成抵抗は、抵抗素子２２１の抵抗と比較して非常に小さい抵抗とみなせるため、ノードＮ１５の電圧が下降し、ノードＮ１５の電圧は、トランジスタ２０３がオン状態になるために必要な値まで下降する。
【００９５】
さらに、電圧Ｖ２２の絶対値が基準値より大きいとき、トランジスタ２０３はオン状態になり、ノードＮ１６の電圧が上昇する。このとき、ノードＮ１６の電圧の値は、図２（Ａ）又は図２（Ｂ）に示すトランジスタ１２２ａがオン状態になるために必要な値以上になる。
【００９６】
さらに、図３（Ｂ）に示す制御信号生成回路は、ノードＮ１６の電圧を制御信号ＣＴＬ３１として図２（Ａ）又は図２（Ｂ）に示すトランジスタ１２２ａのゲートに出力する。以上が図３（Ｂ）に示す制御信号生成回路の動作の一例である。
【００９７】
図３（Ｂ）に示す制御信号生成回路は、図３（Ａ）に示す制御信号生成回路の構成に加え、トランジスタ及び抵抗素子を有する構成である。トランジスタを有する構成にすることにより、制御信号ＣＴＬ３１となる電圧が所望の値に変化するまでの時間を短縮することができる。
【００９８】
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。
【００９９】
（実施の形態３）
本実施の形態では、上記実施の形態１に示す整流回路の一例について説明する。
【０１００】
まず、本実施の形態の整流回路の構成の一例について図４を用いて説明する。図４は、本実施の形態における整流回路の構成の一例を示す回路図である。
【０１０１】
図４に示す整流回路は、整流素子１１１と、整流素子１１２と、容量素子１１３と、を有する。
【０１０２】
整流素子１１２のカソードは、整流素子１１１のアノードに電気的に接続される。
【０１０３】
容量素子１１３の第１端子は、整流素子１１１のカソードに電気的に接続される。
【０１０４】
また、図４に示す整流回路は、ノードＮ１１及びノードＮ１２の間に電圧Ｖ２１が印加され、ノードＮ１３及びノードＮ１２の間に電圧Ｖ２２が印加される。
【０１０５】
整流素子１１１及び整流素子１１２としては、例えばＰＮダイオード、ＰＩＮダイオード、又はダイオード接続された電界効果トランジスタなどを用いることができる。
【０１０６】
次に、図４に示す整流回路の動作の一例について説明する。
【０１０７】
電圧Ｖ２１が基準電位の値より高く、順方向に整流素子１１１に印加される電圧の絶対値が整流素子１１１の閾値電圧より大きいときに、整流素子１１１が導通状態となり、整流素子１１２が非導通状態になる。このとき、電圧Ｖ２１が整流素子１１１により整流され、容量素子１１３の第１端子にノードＮ１１の電位に応じた電荷が蓄積される。
【０１０８】
また、電圧Ｖ２１が基準電位の値より低く、順方向に整流素子１１２に印加される電圧の絶対値が整流素子１１２の閾値電圧より大きいときに、整流素子１１２が導通状態になり、整流素子１１１が非導通状態になる。このとき、電圧Ｖ２１が整流素子１１２により整流され、容量素子１１３の第２端子にノードＮ１１の電位に応じた電荷が蓄積されるため、容量素子１１３に印加される電圧は、電圧Ｖ２１の約２倍の電圧まで昇圧される。該昇圧された電圧は、電圧Ｖ２２となる。
【０１０９】
図４に一例として示すように、半波２倍圧整流回路を実施の形態１における整流回路として用いることができる。また、これに限定されず、Ｎ倍圧整流回路を用いることができ、また、全波整流回路を用いることもできる。
【０１１０】
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。
【０１１１】
（実施の形態４）
本実施の形態では、上記実施の形態に示す半導体装置の一例として、無線通信により電源電圧の生成が可能な半導体装置について説明する。
【０１１２】
まず、本実施の形態における半導体装置の構成例について、図５及び図６を用いて説明する。図５及び図６は、本実施の形態における半導体装置の構成例を示す図である。
【０１１３】
図５及び図６に示す半導体装置は、搬送波の送受信を行うアンテナ回路５０１と、入力電圧を整流する整流回路５０２と、入力電圧の値を調整する保護回路５０３と、入力電圧に応じて電源電圧Ｖｐを生成する電源電圧生成回路（ＰＷＲＧともいう）５０４と、を具備する。
【０１１４】
アンテナ回路５０１は、搬送波を受信する機能を有し、図５及び図６に示すように、アンテナ５１１と、容量素子５１２と、を有する。
【０１１５】
搬送波とは、キャリアとも呼ばれる交流信号であり、該搬送波を用いて給電又はデータ信号のやりとりが行われる。なお、外部からアンテナ回路５０１に送信される搬送波としては、変調された搬送波（変調波）も含む。
【０１１６】
アンテナ５１１は、第１端子及び第２端子を有する。
【０１１７】
容量素子５１２は、共振容量としての機能を有する。本実施の形態の半導体装置では、容量素子５１２を必ずしも設ける必要はないが、容量素子５１２を設けることによりアンテナ回路５０１の共振周波数を調整することができる。
【０１１８】
また、図５及び図６に示す半導体装置は、アンテナ回路５０１と、整流回路５０２との間に容量素子５０５を有する。容量素子５０５の第１端子は、アンテナ５１１の第１端子に電気的に接続される。容量素子５０５は、アンテナ回路５０１の出力電圧の直流成分を除去するフィルタ素子としての機能を有する。なお、容量素子５０５の第１端子とアンテナ５１１の第１端子との接続箇所をノードＮ５１ともいう。
【０１１９】
整流回路５０２は、トランジスタ５２１と、トランジスタ５２２と、容量素子５２３と、を有する。
【０１２０】
トランジスタ５２１の第１端子は、容量素子５０５の第２端子に電気的に接続され、トランジスタ５２１の第２端子は、電源電圧生成回路５０４に電気的に接続される。また、トランジスタ５２１のゲートは、トランジスタ５２１の第１端子に電気的に接続されるため、トランジスタ５２１は、整流素子としての機能を有する。なお、トランジスタ５２１の第１端子と容量素子５０５の第２端子との接続箇所をノードＮ５３ともいう。
【０１２１】
トランジスタ５２２の第１端子は、トランジスタ５２１の第１端子に電気的に接続され、トランジスタ５２２の第２端子は、アンテナ５１１の第２端子に電気的に接続される。また、トランジスタ５２２のゲートは、トランジスタ５２２の第２端子に電気的に接続されるため、トランジスタ５２２は、整流素子としての機能を有する。
【０１２２】
トランジスタ５２１及びトランジスタ５２２としては、例えば図２（Ａ）又は図２（Ｂ）に示すトランジスタ１２２ａに適用可能な酸化物半導体層を有するトランジスタを用いることができる。
【０１２３】
容量素子５２３の第１端子は、トランジスタ５２１の第２端子に電気的に接続され、容量素子５２３の第２端子は、アンテナ５１１の第２端子に電気的に接続される。
【０１２４】
保護回路５０３は、抵抗素子５３１と、トランジスタ５３２ａと、トランジスタ５３２ｂと、トランジスタ５３２ｃと、トランジスタ５３２ｄと、トランジスタ５３３と、抵抗素子５３４と、容量素子５３５と、トランジスタ５３６と、を含む。
【０１２５】
抵抗素子５３１の第１端子は、容量素子５２３の第１端子に電気的に接続される。なお、抵抗素子５３１の第１端子と容量素子５２３の第１端子との接続箇所をノードＮ５４ともいう。
【０１２６】
トランジスタ５３２ａの第１端子は、抵抗素子５３１の第２端子に電気的に接続される。また、トランジスタ５３２ａのゲートは、トランジスタ５３２ａの第１端子に電気的に接続されるため、トランジスタ５３２ａは、整流素子としての機能を有する。また、トランジスタ５３２ａの導電型は、Ｎ型である。
【０１２７】
トランジスタ５３２ｂの第１端子は、トランジスタ５３２ａの第２端子に電気的に接続される。また、トランジスタ５３２ｂのゲートは、トランジスタ５３２ｂの第１端子に電気的に接続されるため、トランジスタ５３２ｂは、整流素子としての機能を有する。また、トランジスタ５３２ｂの導電型は、Ｎ型である。
【０１２８】
トランジスタ５３２ｃの第１端子は、トランジスタ５３２ｂの第２端子に電気的に接続される。また、トランジスタ５３２ｃのゲートは、トランジスタ５３２ｃの第１端子に電気的に接続されるため、トランジスタ５３２ｃは、整流素子としての機能を有する。また、トランジスタ５３２ｃの導電型は、Ｎ型である。
【０１２９】
トランジスタ５３２ｄの第１端子は、トランジスタ５３２ｃの第２端子に電気的に接続され、トランジスタ５３２ｄの第２端子は、アンテナ５１１の第２端子に電気的に接続される。また、トランジスタ５３２ｄのゲートは、トランジスタ５３２ｄの第１端子に電気的に接続されるため、トランジスタ５３２ｄは、整流素子としての機能を有する。また、トランジスタ５３２ｄの導電型は、Ｎ型である。
【０１３０】
トランジスタ５３２ａ乃至トランジスタ５３２ｄとしては、例えば図２（Ａ）又は図２（Ｂ）に示すトランジスタ１２２ａに適用可能な酸化物半導体層を有するトランジスタを用いることができる。
【０１３１】
トランジスタ５３３の第１端子は、容量素子５２３の第１端子に電気的に接続され、トランジスタ５３３のゲートは、抵抗素子５３１の第２端子に電気的に接続される。なお、トランジスタ５３３のゲートと抵抗素子５３１の第２端子との接続箇所をノードＮ５５ともいう。また、トランジスタ５３３の導電型は、Ｐ型である。
【０１３２】
トランジスタ５３３としては、例えば単結晶半導体を用いたトランジスタを用いることができる。
【０１３３】
抵抗素子５３４の第１端子は、トランジスタ５３３の第２端子に電気的に接続され、抵抗素子５３４の第２端子は、アンテナ５１１の第２端子に電気的に接続される。なお、抵抗素子５３４の第１端子とトランジスタ５３３の第２端子との接続箇所をノードＮ５６ともいう。
【０１３４】
容量素子５３５は、トランジスタ５３６のソースとドレインの間に印加される電圧を緩和する機能を有する。容量素子５３５の第１端子は、アンテナ５１１の第１端子に電気的に接続される。
【０１３５】
トランジスタ５３６の第１端子は、容量素子５３５の第２端子に電気的に接続され、トランジスタ５３６の第２端子がアンテナ５１１の第２端子に電気的に接続される。なお、トランジスタ５３６の導電型は、Ｎ型である。
【０１３６】
トランジスタ５３６としては、例えば図２（Ａ）及び図２（Ｂ）に示すトランジスタ１２２ａに適用可能な酸化物半導体層を有するトランジスタを用いることができる。
【０１３７】
電源電圧生成回路５０４は、ノードＮ５４及びノードＮ５２の間に印加される電圧、すなわち整流回路５０２の出力電圧を平滑し、平滑化した電圧を用いて電源電圧を生成する機能を有する。なお電源電圧生成回路５０４は、直流変換回路（例えば昇圧回路又は降圧回路など）を有し、整流回路５０２の出力電圧を直流変換回路により所望の値の電圧に変換し、変換した電圧を平滑化することにより電源電圧を生成する構成にすることもできる。
【０１３８】
さらに、図６に示す半導体装置は、フィルタ回路５０６を有し、フィルタ回路５０６は、抵抗素子５０７及び容量素子５０８を有する。
【０１３９】
抵抗素子５０７の第１端子は、トランジスタ５３３の第２端子に電気的に接続され、抵抗素子５０７の第２端子は、トランジスタ５３６のゲートに電気的に接続される。
【０１４０】
容量素子５０８の第１端子は、抵抗素子５０７の第２端子に電気的に接続され、容量素子５０８の第２端子は、アンテナ５１１の第２端子に電気的に接続される。
【０１４１】
本実施の形態の半導体装置は、フィルタ回路５０６を必ずしも設ける必要はないが、フィルタ回路５０６を設けることにより、アンテナ回路５０１において生成される電圧のノイズを低減することができる。
【０１４２】
次に、本実施の形態の半導体装置の動作の一例として、図５に示す半導体装置の動作の一例について説明する。
【０１４３】
まず、アンテナ５１１が搬送波を受信する。
【０１４４】
アンテナ５１１が搬送波を受信すると、受信した搬送波に応じてノードＮ５１及びノードＮ５２の間に電圧Ｖ６１が生成される。
【０１４５】
さらに、電圧Ｖ６１に応じてノードＮ５３及びノードＮ５２の間に印加される電圧Ｖ６２が変化する。
【０１４６】
さらに、整流回路５０２は、電圧Ｖ６２を整流し、整流した電圧Ｖ６３をノードＮ５４及びノード５２を介して出力する。
【０１４７】
さらに、電圧Ｖ６３は、保護回路５０３に入力される。
【０１４８】
保護回路５０３は、抵抗素子５３１、及びトランジスタ５３２ａ乃至トランジスタ５３２ｄにより、電圧Ｖ６３を分圧する。このときノードＮ５５の電圧は、電圧Ｖ６３が分圧された値になる。さらにノードＮ５５の電圧に応じてトランジスタ５３３がオン状態又はオフ状態になる。
【０１４９】
例えば、ノードＮ５５の電圧の絶対値が基準値以下のとき、ノードＮ５５の電圧は、ノードＮ５４の電位に近い値となり、トランジスタ５３３がオフ状態になる。このときノードＮ５６の電圧は、ノードＮ５２の電位と実質的に同じ値となり、トランジスタ５３６はオフ状態になり、電圧Ｖ６１の値は実質的に変化しない。
【０１５０】
また、ノードＮ５５の電圧の絶対値が基準値より大きいとき、ノードＮ５５の電圧は、ノードＮ５２の電位に近い値になり、トランジスタ５３３がオン状態になる。このときノードＮ５６の電圧は、トランジスタ５３３のソースとドレインの間に流れる電流量に応じて決まり、ノードＮ５６の電圧に応じてトランジスタ５３６がオン状態になり、電圧Ｖ６１の値が変化する。電圧Ｖ６１の変化量は、トランジスタ５３６のソースとドレインの間に流れる電流量に応じて決まる。
【０１５１】
また、電圧Ｖ６３は、電源電圧生成回路５０４に入力される。
【０１５２】
電源電圧生成回路５０４は、入力された電圧Ｖ６３を用いて電源電圧Ｖｐを生成し、生成した電源電圧Ｖｐを出力する。以上が図５に示す半導体装置の動作の一例である。
【０１５３】
以上のように、本実施の形態の半導体装置の一例は、無線通信により電源電圧を生成する構成である。また、無線通信により電源電圧を生成する場合、本実施の形態の一例の半導体装置は、保護回路を有するため、素子が破壊されるような高い電圧が半導体装置に入力される場合であっても、素子の破壊を抑制することができる。
【０１５４】
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。
【０１５５】
（実施の形態５）
本実施の形態では、上記実施の形態に示す半導体装置の一例として無線通信による信号の送受信（通信ともいう）が可能な半導体装置について説明する。
【０１５６】
まず、本実施の形態における半導体装置の構成の一例について図７を用いて説明する。図７は、本実施の形態における半導体装置の構成の一例に示すブロック図である。
【０１５７】
図７に示す半導体装置は、搬送波の送受信を行うアンテナ回路７０１と、入力電圧を整流する整流回路７０２と、入力電圧の値を調整する保護回路７０３と、入力電圧に応じて電源電圧を生成する電源電圧生成回路７０４と、アンテナ回路７０１が受信した搬送波に基づく電圧信号を復調する復調回路（ＤＭＯＤともいう）７０５と、電源電圧により動作し、復調回路７０５において復調された電圧信号に基づいた処理を実行する機能回路（ＦＵＮＣともいう）７０６と、応答信号に基づき、送信する搬送波を変調する変調回路（ＭＯＤともいう）７０７と、を具備する。
【０１５８】
アンテナ回路７０１は、搬送波の送受信を行う機能を有する。
【０１５９】
整流回路７０２は、アンテナ回路７０１が受信した搬送波に基づく電圧が入力され、該電圧を整流する機能を有する。
【０１６０】
保護回路７０３は、整流回路７０２により整流された電圧が入力され、入力された電圧に応じて整流回路７０２に入力される電圧の値を調整する機能を有する。
【０１６１】
整流回路７０２及び保護回路７０３としては、上記実施の形態に示す半導体装置における整流回路及び保護回路を用いることができる。
【０１６２】
電源電圧生成回路７０４は、整流回路７０２により整流された電圧が入力され、入力された電圧に応じて電源電圧Ｖｐを生成する機能を有する。
【０１６３】
復調回路７０５は、アンテナ回路７０１が受信した搬送波を復調し、データ信号を抽出する機能を有する。
【０１６４】
機能回路７０６は、復調回路７０５からデータ信号が入力され、データ信号に基づく処理を実行する機能を有する。
【０１６５】
機能回路７０６は、例えば固有の情報などが記憶されたメモリ、該メモリへのアクセスを管理するメモリコントローラ、復調された信号に基づく処理を実行した後に応答信号を生成する論理回路、及び応答信号を外部機器に合わせて変換するインターフェースなどにより構成される。これらの回路は、電源電圧Ｖｐが入力されることにより動作する。
【０１６６】
変調回路７０７は、機能回路７０６から応答信号が入力され、該応答信号に応じて送信する搬送波を必要に応じて変調する機能を有する。
【０１６７】
次に、図７に示す半導体装置の動作の一例について説明する。
【０１６８】
まず、アンテナ回路７０１が外部から搬送波を受信する。
【０１６９】
アンテナ回路７０１は、搬送波を受信すると、受信した搬送波に応じて電圧を生成する。
【０１７０】
アンテナ回路７０１が受信した搬送波に応じて生成された電圧は、整流回路７０２及び復調回路７０５に入力される。
【０１７１】
さらに、整流回路７０２は、入力された電圧を整流し、整流した電圧を出力する。
【０１７２】
さらに、整流回路７０２の出力電圧は、保護回路７０３に入力される。
【０１７３】
整流回路７０２に入力される電圧の絶対値が基準値以下のとき、保護回路７０３により整流回路７０２に入力される電圧の値は実質的に変化しない。
【０１７４】
また、整流回路７０２に入力される電圧の絶対値が基準値より大きいとき、保護回路７０３により整流回路７０２に入力される電圧の値が変化する。このとき整流回路７０２に入力される電圧の値の変化量は、整流回路７０２に入力される電圧、さらには整流回路７０２の出力電圧の値に応じて決まる。
【０１７５】
また、整流回路７０２の出力電圧は、電源電圧生成回路７０４に入力される。
【０１７６】
電源電圧生成回路７０４は、入力された電圧に応じて電源電圧Ｖｐを生成し、生成した電源電圧Ｖｐを出力する。
【０１７７】
電源電圧Ｖｐは、機能回路７０６に入力される。
【０１７８】
また、復調回路７０５は、アンテナ回路７０１から入力された搬送波を復調し、データ信号を抽出し、抽出したデータ信号を出力する。
【０１７９】
データ信号は、機能回路７０６に入力される。
【０１８０】
機能回路７０６は、電源電圧Ｖｐが与えられることにより動作し、データ信号に基づく処理を実行し、さらに必要に応じて応答信号を生成し、生成した応答信号を出力する。
【０１８１】
応答信号は、変調回路７０７に入力される。
【０１８２】
変調回路７０７は、応答信号が入力されると、応答信号に基づき、アンテナ回路７０１から送信する搬送波を必要に応じて変調する。以上が図７に示す半導体装置の動作の一例である。
【０１８３】
図７に一例として示すように、本実施の形態の半導体装置の一例は、無線通信により、電源電圧を生成し、さらに電源電圧を用いて受信した搬送波に基づく処理を実行し、必要に応じて応答信号を生成し、応答信号に基づき、送信する搬送波を必要に応じて変調する構成である。さらに本実施の形態の半導体装置は、保護回路を有する構成である。通常、無線通信により電源電圧を生成する場合、例えば通信距離などによりアンテナ回路が生成する電圧は著しく変化するが、該電圧が変化する場合であっても、保護回路により素子の破壊を抑制することができる。
【０１８４】
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。
【０１８５】
（実施の形態６）
本実施の形態では、上記実施の形態に示す半導体装置に適用可能なトランジスタの例について説明する。
【０１８６】
上記実施の形態に示す半導体装置に適用可能なトランジスタの構造としては、例えばトップゲート構造又はボトムゲート構造などが挙げられる。さらにボトムゲート構造としては、例えばスタガ型及びプレーナ型などを用いることができる。
【０１８７】
また、上記実施の形態に示す半導体装置に適用可能なトランジスタは、チャネル形成領域が一つ形成される構造（シングルゲート構造ともいう）、チャネル形成領域が複数形成される構造（マルチゲート構造）であってもよい。また、上記実施の形態に示す半導体装置に適用可能なトランジスタは、チャネル領域の上下に絶縁層を介して配置された２つの導電層を有する構造（デュアルゲート構造ともいう）であってもよい。
【０１８８】
本実施の形態のトランジスタの構造例について、図８（Ａ）乃至図８（Ｄ）を用いて説明する。図８（Ａ）乃至図８（Ｄ）は、本実施の形態におけるトランジスタの構造例を示す断面模式図である。
【０１８９】
図８（Ａ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。
【０１９０】
図８（Ａ）に示すトランジスタは、ゲート電極としての機能を有する導電層４０１ａと、ゲート絶縁層としての機能を有する絶縁層４０２ａと、チャネル形成層としての機能を有する酸化物半導体層４０３ａと、ソース電極又はドレイン電極としての機能を有する導電層４０５ａ及び導電層４０６ａと、を有する。
【０１９１】
導電層４０１ａは、基板４００ａの上に設けられ、絶縁層４０２ａは、導電層４０１ａの上に設けられ、酸化物半導体層４０３ａは、絶縁層４０２ａを挟んで導電層４０１ａの上に設けられ、導電層４０５ａ及び導電層４０６ａは、酸化物半導体層４０３ａの一部の上にそれぞれ設けられる。
【０１９２】
さらに、図８（Ａ）に示すトランジスタにおいて、酸化物半導体層４０３ａは、上面の一部（上面に導電層４０５ａ及び導電層４０６ａが設けられていない部分）に酸化物絶縁層４０７ａが接する。また、酸化物絶縁層４０７ａは、上部に保護絶縁層４０９ａが設けられる。
【０１９３】
図８（Ｂ）に示すトランジスタは、ボトムゲート構造の一つであるチャネル保護型（チャネルストップ型ともいう）トランジスタであり、逆スタガ型トランジスタともいう。
【０１９４】
図８（Ｂ）に示すトランジスタは、ゲート電極としての機能を有する導電層４０１ｂと、ゲート絶縁層としての機能を有する絶縁層４０２ｂと、チャネル形成層としての機能を有する酸化物半導体層４０３ｂと、チャネル保護層としての機能を有する絶縁層４２７と、ソース電極又はドレイン電極としての機能を有する導電層４０５ｂ及び導電層４０６ｂと、を有する。
【０１９５】
導電層４０１ｂは、基板４００ｂの上に設けられ、絶縁層４０２ｂは、導電層４０１ｂの上に設けられ、酸化物半導体層４０３ｂは、絶縁層４０２ｂを挟んで導電層４０１ｂの上に設けられ、絶縁層４２７は、絶縁層４０２ｂ及び酸化物半導体層４０３ｂを挟んで導電層４０１ｂの上に設けられ、導電層４０５ｂ及び導電層４０６ｂは、絶縁層４２７を挟んで酸化物半導体層４０３ｂの一部の上にそれぞれ設けられる。
【０１９６】
さらに、図８（Ｂ）に示すトランジスタは、上部に保護絶縁層４０９ｂが接する。
【０１９７】
図８（Ｃ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つである。
【０１９８】
図８（Ｃ）に示すトランジスタは、ゲート電極としての機能を有する導電層４０１ｃと、ゲート絶縁層としての機能を有する絶縁層４０２ｃと、チャネル形成層としての機能を有する酸化物半導体層４０３ｃと、ソース電極又はドレイン電極としての機能を有する導電層４０５ｃ及び導電層４０６ｃと、を有する。
【０１９９】
導電層４０１ｃは、基板４００ｃの上に設けられ、絶縁層４０２ｃは、導電層４０１ｃの上に設けられ、導電層４０５ｃ及び導電層４０６ｃは、絶縁層４０２ｃの一部の上に設けられ、酸化物半導体層４０３ｃは、絶縁層４０２ｃ、導電層４０５ｃ、及び導電層４０６ｃを挟んで導電層４０１ｃの上に設けられる。
【０２００】
さらに、図８（Ｃ）に示すトランジスタにおいて、酸化物半導体層４０３ｃは、上面及び側面に酸化物絶縁層４０７ｃが接する。また、酸化物絶縁層４０７ｃは、上部に保護絶縁層４０９ｃが設けられる。
【０２０１】
図８（Ｄ）に示すトランジスタは、トップゲート構造のトランジスタの一つである。
【０２０２】
図８（Ｄ）に示すトランジスタは、ゲート電極としての機能を有する導電層４０１ｄと、ゲート絶縁層としての機能を有する絶縁層４０２ｄと、チャネル形成層としての機能を有する酸化物半導体層４０３ｄと、ソース電極又はドレイン電極としての機能を有する導電層４０５ｄ及び導電層４０６ｄと、を有する。
【０２０３】
酸化物半導体層４０３ｄは、下地層４４７を挟んで基板４００ｄの上に設けられ、導電層４０５ｄ及び導電層４０６ｄは、それぞれ酸化物半導体層４０３ｄの一部の上に設けられ、絶縁層４０２ｄは、酸化物半導体層４０３ｄ、導電層４０５ｄ、及び導電層４０６ｄの上に設けられ、導電層４０１ｄは、絶縁層４０２ｄを挟んで酸化物半導体層４０３ｄの上に設けられる。
【０２０４】
さらに、図８（Ｄ）に示すトランジスタにおいて、導電層４０５ｄは、絶縁層４０２ｄに設けられた開口部を介して配線層４３６に接し、導電層４０６ｄは、絶縁層４０２ｄに設けられた開口部を介して配線層４３７に接する。
【０２０５】
基板４００ａ乃至基板４００ｄとしては、例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【０２０６】
また、基板４００ａ乃至基板４００ｄとして、セラミック基板、石英基板、又はサファイア基板などの絶縁体でなる基板を用いることもできる。また、基板４００ａ乃至基板４００ｄとして、結晶化ガラスを用いることもできる。また、基板４００ａ乃至基板４００ｄとして、プラスチック基板を用いることもできる。また、基板４００ａ乃至基板４００ｄとして、シリコンなどの半導体基板を用いることもできる。
【０２０７】
下地層４４７は、基板４００ｄからの不純物元素の拡散を防止する機能を有する。下地層４４７としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることができる。また、下地層４４７に適用可能な材料の層の積層により下地層４４７を構成することもできる。
【０２０８】
なお、図８（Ａ）、図８（Ｂ）、及び図８（Ｃ）に示すトランジスタにおいて、図８（Ｄ）に示すトランジスタと同様に、基板とゲート電極としての機能を有する導電層の間に下地層を設けてもよい。
【０２０９】
導電層４０１ａ乃至導電層４０１ｄとしては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層４０１ａ乃至導電層４０１ｄの形成に適用可能な材料の層の積層により、導電層４０１ａ乃至導電層４０１ｄを構成することもできる。
【０２１０】
絶縁層４０２ａ乃至絶縁層４０２ｄとしては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層４０２ａ乃至絶縁層４０２ｄに適用可能な材料の層の積層により絶縁層４０２ａ乃至絶縁層４０２ｄを構成することもできる。絶縁層４０２ａ乃至絶縁層４０２ｄに適用可能な材料の層は、例えばプラズマＣＶＤ法又はスパッタリング法などを用いて形成される。例えば、プラズマＣＶＤ法により窒化シリコン層を形成し、プラズマＣＶＤ法により窒化シリコン層の上に酸化シリコン層を形成することにより絶縁層４０２ａ乃至絶縁層４０２ｄを作製することができる。
【０２１１】
酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｄに適用可能な酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などが挙げられる。四元系金属酸化物としては、例えばＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などが挙げられる。三元系金属酸化物としては、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、又はＳｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物などが挙げられる。二元系金属酸化物としては、Ｉｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物、又はＩｎ−Ｓｎ−Ｏ系金属酸化物などが挙げられる。また、酸化物半導体としては、Ｉｎ−Ｏ系金属酸化物、Ｓｎ−Ｏ系金属酸化物、又はＺｎ−Ｏ系金属酸化物などが挙げられる。また、上記酸化物半導体としては、上記酸化物半導体として適用可能な金属酸化物にＳｉＯ２を含む酸化物を用いることもできる。また、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物にＩｎとＧａとＺｎ以外の元素が含まれていてもよい。
【０２１２】
また、酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｄに適用可能な酸化物半導体としては、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される金属酸化物も挙げられる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一つ又は複数の金属元素を示す。Ｍとしては、例えばＧａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、又はＧａ及びＣｏなどがある。
【０２１３】
導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄに適用可能な材料の層の積層により導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄのそれぞれを構成することができる。
【０２１４】
例えば、アルミニウム又は銅の金属層と、チタン、モリブデン、又はタングステンなどの高融点金属層との積層により導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄを構成することができる。また、複数の高融点金属層の間にアルミニウム又は銅の金属層が設けられた積層により導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄを構成することもできる。また、ヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているアルミニウム層を用いて導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄを構成することにより、耐熱性を向上させることができる。
【０２１５】
また、導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄとして、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、若しくは酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、又はこれらの金属酸化物に酸化シリコンを含むものを用いることができる。
【０２１６】
さらに、導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄの形成に用いられる材料を用いて他の配線を形成してもよい。
【０２１７】
配線層４３６及び配線層４３７としては、導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄに適用可能な材料の層を用いることができる。また、配線層４３６及び配線層４３７に適用可能な材料の層の積層により配線層４３６及び配線層４３７を構成することもできる。
【０２１８】
絶縁層４２７としては、例えば下地層４４７に適用可能な材料の層を用いることができる。また、絶縁層４２７に適用可能な材料の層の積層により絶縁層４２７を構成することもできる。
【０２１９】
酸化物絶縁層４０７ａ及び酸化物絶縁層４０７ｃとしては、酸化物絶縁層を用いることができ、例えば酸化シリコン層などを用いることができる。また、酸化物絶縁層４０７ａ及び酸化物絶縁層４０７ｃに適用可能な材料の層の積層により酸化物絶縁層４０７ａ及び酸化物絶縁層４０７ｃを構成することもできる。
【０２２０】
保護絶縁層４０９ａ乃至保護絶縁層４０９ｃとしては、例えば無機絶縁層を用いることができ、例えば窒化シリコン層、窒化アルミニウム層、窒化酸化シリコン層、又は窒化酸化アルミニウム層などを用いることができる。また、保護絶縁層４０９ａ乃至保護絶縁層４０９ｃに適用可能な材料の層の積層により保護絶縁層４０９ａ乃至保護絶縁層４０９ｃを構成することもできる。
【０２２１】
なお、上記実施の形態の半導体装置は、本実施の形態のトランジスタに起因する表面凹凸を低減するために、トランジスタの上（酸化物絶縁層又は保護絶縁層を有する場合には酸化物絶縁層又は保護絶縁層を挟んでトランジスタの上）に平坦化絶縁層を有する構成にすることもできる。平坦化絶縁層としては、ポリイミド、アクリル、ベンゾシクロブテン、などの有機材料の層を用いることができる。また平坦化絶縁層としては、低誘電率材料（ｌｏｗ−ｋ材料ともいう）の層を用いることもできる。また、平坦化絶縁層に適用可能な材料の層の積層により平坦化絶縁層を構成することもできる。
【０２２２】
さらに、本実施の形態のトランジスタの作製方法の一例として、図８（Ａ）に示すトランジスタの作製方法の一例について、図９（Ａ）、図９（Ｂ）、図９（Ｃ）図９（Ｄ）、及び図９（Ｅ）を用いて説明する。図９（Ａ）乃至図９（Ｅ）は、図８（Ａ）に示すトランジスタの作製方法の一例を示す断面模式図である。なお、本実施の形態のトランジスタの作製方法の一例として、図８（Ａ）に示すトランジスタの作製方法の一例を示すが、これに限定されず、例えば図８（Ｂ）乃至図８（Ｄ）に示す各構成要素において、名称が図８（Ａ）に示す各構成要素と同じであり且つ機能の少なくとも一部が図８（Ａ）に示す各構成要素と同じであれば、図８（Ａ）に示すトランジスタの作製方法の一例の説明を適宜援用することができる。
【０２２３】
まず、基板４００ａを準備し、基板４００ａの上に第１の導電膜を形成する。
【０２２４】
なお、基板４００ａの一例としてガラス基板を用いる。
【０２２５】
また、第１の導電膜としては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の膜を用いることができる。また、第１の導電膜に適用可能な材料の膜の積層膜により、第１の導電膜を構成することもできる。
【０２２６】
次に、第１のフォトリソグラフィ工程により第１の導電膜の上に第１のレジストマスクを形成し、第１のレジストマスクを用いて選択的に第１の導電膜のエッチングを行うことにより導電層４０１ａを形成し、第１のレジストマスクを除去する。
【０２２７】
なお、本実施の形態において、インクジェット法を用いてレジストマスクを形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２２８】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、多階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階調マスクは、透過した光が複数の強度となる露光マスクである。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、製造工程を簡略にすることができる。
【０２２９】
次に、導電層４０１ａの上に絶縁層４０２ａを形成する。
【０２３０】
例えば、高密度プラズマＣＶＤ法を用いて絶縁層４０２ａを形成することができる。例えば、μ波（例えば、周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるため、好ましい。高密度プラズマＣＶＤを用いて形成した高品質な絶縁層と酸化物半導体層が接することにより、界面準位が低減し、界面特性を良好にすることができる。
【０２３１】
また、スパッタリング法やプラズマＣＶＤ法など、他の方法を用いて絶縁層４０２ａを形成することもできる。また、絶縁層４０２ａを形成後に熱処理を行ってもよい。該熱処理を行うことにより絶縁層４０２ａの質、酸化物半導体との界面特性を改質させることができる。
【０２３２】
次に、絶縁層４０２ａの上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下の酸化物半導体膜５３０を形成する。例えば、スパッタリング法を用いて酸化物半導体膜５３０を形成することができる。
【０２３３】
なお、酸化物半導体膜５３０を形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁層４０２ａの表面に付着している粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加し、基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０２３４】
例えば、酸化物半導体層４０３ａに適用可能な酸化物半導体材料を用いて酸化物半導体膜５３０を形成することができる。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜５３０を形成する。この段階での断面図が図９（Ａ）に相当する。また、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において、スパッタリング法により酸化物半導体膜５３０を形成することもできる。
【０２３５】
スパッタリング法を用いて酸化物半導体膜５３０を作製するためのターゲットとしては、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比である酸化物ターゲットを用いることができる。また、上記に示すターゲットに限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比である酸化物ターゲットを用いてもよい。また、作製される酸化物ターゲットの全体の体積に対して全体の体積から空隙などが占める空間を除いた部分の体積の割合（充填率ともいう）は、９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。
【０２３６】
なお、酸化物半導体膜５３０を形成する際に用いるスパッタリングガスとしては、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０２３７】
また、酸化物半導体膜５３０を形成する前に、スパッタリング装置の予備加熱室で導電層４０１ａが形成された基板４００ａ、又は導電層４０１ａ及び絶縁層４０２ａが形成された基板４００ａを予備加熱し、基板４００ａに吸着した水素、水分などの不純物を脱離し排気することが好ましい。該予備加熱により、絶縁層４０２ａ及び酸化物半導体膜５３０への水素、水酸基、及び水分の侵入を抑制することができる。また、予備加熱室に設ける排気手段としては、クライオポンプを用いることが好ましい。また、この予備加熱の処理は省略することもできる。また、酸化物絶縁層４０７ａの成膜前に、導電層４０５ａ及び導電層４０６ａまで形成した基板４００ａにも同様に該予備加熱を行ってもよい。
【０２３８】
また、スパッタリング法を用いて酸化物半導体膜５３０を形成する場合、減圧状態に保持された成膜室内に基板４００ａを保持し、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下とする。基板４００ａを加熱することにより、形成する酸化物半導体膜５３０に含まれる不純物濃度を低減することができる。また、スパッタリングによる酸化物半導体膜５３０の損傷が軽減する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、上記ターゲットを用いて絶縁層４０２ａの上に酸化物半導体膜５３０を成膜する。
【０２３９】
成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水素原子を含む化合物（水など）、より好ましくは水素原子及び炭素原子を含む化合物などが排気されるため、クライオポンプを用いることにより、当該成膜室で形成した酸化物半導体膜５３０に含まれる不純物の濃度を低減することができる。
【０２４０】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となるために好ましい。
【０２４１】
次に、第２のフォトリソグラフィ工程により酸化物半導体膜５３０の上に第２のレジストマスクを形成し、第２のレジストマスクを用いて選択的に酸化物半導体膜５３０のエッチングを行うことにより、酸化物半導体膜５３０を島状の酸化物半導体層に加工し、第２のレジストマスクを除去する。
【０２４２】
なお、絶縁層４０２ａにコンタクトホールを形成する場合、酸化物半導体膜５３０を島状の酸化物半導体層に加工する際に該コンタクトホールを形成することもできる。
【０２４３】
例えば、ドライエッチング、ウェットエッチング、又はドライエッチング及びウェットエッチングの両方を用いて酸化物半導体膜５３０のエッチングを行うことができる。例えば、酸化物半導体膜５３０のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０２４４】
次に、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体層の脱水化又は脱水素化を行うことができる。第１の加熱処理の温度は、４００℃以上７５０℃以下、又は４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４０３ａを得る（図９（Ｂ）参照。）。
【０２４５】
なお、加熱処理装置は、電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射により被処理物を加熱する装置を備えていてもよい。加熱処理装置としては、例えばＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置又はＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスとしては、例えばアルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体を用いることができる。
【０２４６】
例えば、第１の加熱処理として、６５０℃〜７００℃に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて加熱した不活性ガス中から出す方式のＧＲＴＡを行ってもよい。
【０２４７】
なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴンなどの希ガスに、水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、又はヘリウム、ネオン、若しくはアルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、すなわち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。
【０２４８】
また、第１の加熱処理で酸化物半導体層を加熱した後、第１の加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下の雰囲気）を導入してもよい。このとき酸素ガス又はＮ２Ｏガスは、水、水素などを含まないことが好ましい。また、加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、すなわち、酸素ガス又はＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少してしまった酸素を供給することによって、酸化物半導体層４０３ａを高純度化させる。
【０２４９】
また、島状の酸化物半導体層に加工する前の酸化物半導体膜５３０に第１の加熱処理を行うこともできる。その場合には、第１の加熱処理後に加熱装置から基板を取り出し、島状の酸化物半導体層に加工する。
【０２５０】
また、上記以外にも、酸化物半導体層形成後であれば、酸化物半導体層４０３ａ上に導電層４０５ａ及び導電層４０６ａを形成した後、又は導電層４０５ａ及び導電層４０６ａの上に酸化物絶縁層４０７ａを形成した後に第１の加熱処理を行っても良い。
【０２５１】
また、絶縁層４０２ａにコンタクトホールを形成する場合、第１の加熱処理を行う前にコンタクトホールを形成してもよい。
【０２５２】
また、酸化物半導体膜を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域（単結晶領域）、すなわち、膜表面に垂直にｃ軸配向した結晶領域を有する膜を用いて酸化物半導体層を形成してもよい。例えば、膜厚が３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、さらに第１の加熱処理として、窒素、酸素、希ガス、又は乾燥エアの雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）を有する第１の酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導体膜を形成し、さらに第２の加熱処理として、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、第１の酸化物半導体膜から第２の酸化物半導体膜にかけて上方に向かって結晶成長させ、第２の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体膜を用いて酸化物半導体層を形成してもよい。
【０２５３】
次に、絶縁層４０２ａ及び酸化物半導体層４０３ａの上に第２の導電膜を形成する。
【０２５４】
第２の導電膜としては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の膜を用いることができる。また、第２の導電膜に適用可能な膜の積層膜により第２の導電膜を形成することができる。
【０２５５】
次に、第３のフォトリソグラフィ工程により第２の導電膜の上に第３のレジストマスクを形成し、第３のレジストマスクを用いて選択的にエッチングを行って導電層４０５ａ及び導電層４０６ａを形成した後、第３のレジストマスクを除去する（図９（Ｃ）参照。）。
【０２５６】
なお、導電層４０５ａ及び導電層４０６ａを形成する際に、第２の導電膜を用いて他の配線を形成することもできる。
【０２５７】
また、第３のレジストマスク形成時の露光として、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いることが好ましい。酸化物半導体層４０３ａの上で隣り合う導電層４０５ａの下端部と導電層４０６ａの下端部との間隔幅により、後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のレジストマスクの形成の際に露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、該露光を用いて形成されたトランジスタを用いることにより、回路の動作速度を速くすることでき、さらに該トランジスタのオフ電流は、極めて少ないため、消費電力を低減することもできる。
【０２５８】
なお、第２の導電膜のエッチングを行う場合、エッチングによる酸化物半導体層４０３ａの分断を抑制するために、エッチング条件を最適化することが好ましい。しかしながら、第２の導電膜のみエッチングが行われ、酸化物半導体層４０３ａは、全くエッチングが行われないという条件を得ることは難しく、第２の導電膜のエッチングの際に酸化物半導体層４０３ａは一部のみエッチングが行われ、溝部（凹部）を有する酸化物半導体層４０３ａとなることもある。
【０２５９】
本実施の形態では、第２の導電膜の一例としてチタン膜を用い、酸化物半導体層４０３ａの一例としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いるため、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０２６０】
次に、酸化物半導体層４０３ａ、導電層４０５ａ、及び導電層４０６ａの上に酸化物絶縁層４０７ａを形成する。このとき酸化物絶縁層４０７ａは、酸化物半導体層４０３ａの上面の一部に接する。
【０２６１】
酸化物絶縁層４０７ａは、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁層４０７ａに水又は水素などの不純物が混入しない方法を適宜用いて形成することができる。酸化物絶縁層４０７ａに水素が混入すると、該水素の酸化物半導体層への侵入又は該水素による酸化物半導体層中の酸素の引き抜きにより、酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）し、寄生チャネルが形成されるおそれがある。よって、酸化物絶縁層４０７ａができるだけ水素を含まない層になるように、酸化物絶縁層４０７ａの作製方法として水素を用いない方法を用いることは重要である。
【０２６２】
本実施の形態では、酸化物絶縁層４０７ａとして、スパッタリング法を用いて膜厚２００ｎｍの酸化シリコン膜を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では一例として１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において行うことができる。
【０２６３】
また、酸化物絶縁層４０７ａを形成するためのターゲットとしては、例えば酸化シリコンターゲット又はシリコンターゲットなどを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成することができる。
【０２６４】
また、酸化物絶縁層４０７ａの形成に用いられる成膜室内の残留水分を除去するためには、例えば吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて成膜室内の残留水分を除去することにより、酸化物絶縁層４０７ａに含まれる不純物濃度を低減できる。また、酸化物絶縁層４０７ａの形成に用いられる成膜室内の残留水分を除去するための排気手段としては、例えばターボポンプにコールドトラップを加えたものを用いることもできる。
【０２６５】
また、酸化物絶縁層４０７ａを形成する際に用いるスパッタリングガスは、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０２６６】
また、酸化物絶縁層４０７ａを形成する前にＮ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層４０３ａの表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層４０３ａの上面の一部に接する酸化物絶縁層４０７ａを形成することが好ましい。
【０２６７】
さらに、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うこともできる。例えば、第２の加熱処理として、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層４０３ａの上面の一部が酸化物絶縁層４０７ａと接した状態で加熱される。
【０２６８】
以上の工程を経ることによって、酸化物半導体膜に対して第１の加熱処理を行って水素、水分、水酸基、又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層から意図的に排除し、且つ酸素を酸化物半導体層に供給することができる。よって、酸化物半導体層は高純度化する。
【０２６９】
以上の工程でトランジスタが形成される（図９（Ｄ）参照。）。
【０２７０】
また、酸化物絶縁層４０７ａとして欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層４０３ａ中に含まれる水素、水分、水酸基、又は水素化物などの不純物を酸化物絶縁層４０７ａに拡散させ、酸化物半導体層４０３ａ中に含まれる該不純物をより低減させる効果を奏する。
【０２７１】
酸化物絶縁層４０７ａの上にさらに保護絶縁層４０９ａを形成してもよい。例えば、ＲＦスパッタリング法を用いて窒化シリコン膜を形成する。ＲＦスパッタリング法は、量産性がよいため、保護絶縁層４０９ａの成膜方法として好ましい。本実施の形態では、一例として窒化シリコン膜を形成することにより保護絶縁層４０９ａを形成する（図９（Ｅ）参照。）。
【０２７２】
本実施の形態では、酸化物絶縁層４０７ａまで形成された基板４００ａを１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタリングガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を形成することで保護絶縁層４０９ａを形成する。この場合においても、酸化物絶縁層４０７ａと同様に、処理室内の残留水分を除去しつつ保護絶縁層４０９ａを成膜することが好ましい。
【０２７３】
保護絶縁層４０９ａの形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。以上が図８（Ａ）に示すトランジスタの作製方法の一例である。
【０２７４】
以上のように、本実施の形態に示すトランジスタは、チャネル形成層として酸化物半導体層を有するトランジスタであり、トランジスタに用いられる酸化物半導体層は、熱処理により高純度化させることによりＩ型又は実質的にＩ型となった酸化物半導体層である。該トランジスタを用いることにより、上記実施の形態に示す半導体装置に用いられる、高い絶縁耐圧を有するトランジスタを構成することができる。
【０２７５】
また、高純度化された酸化物半導体層は、キャリアの数が極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。このように酸化物半導体層のキャリアの数が極めて少ないため、本実施の形態のトランジスタの逆方向特性では、オフ電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。本実施の形態のトランジスタでは、チャネル幅１μｍあたりのオフ電流を１０ａＡ（１×１０−１７Ａ／μｍ）以下にすること、さらには、１ａＡ（１×１０−１８Ａ／μｍ）以下、さらには１０ｚＡ（１×１０−２０Ａ／μｍ）以下、１ｚＡ（１×１０−２１Ａ／μｍ）以下にすることが可能である。
【０２７６】
また、本実施の形態のトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、例えば本実施の形態のトランジスタを用いることにより、より速く半導体装置に入力される電圧の調整を行うことができる。
【０２７７】
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。
【０２７８】
（実施の形態７）
本実施の形態では、上記実施の形態に示す半導体装置に適用可能な複数のトランジスタの例について説明する。
【０２７９】
本実施の形態における上記実施の形態に示す半導体装置に適用可能な複数のトランジスタの構造例について、図１０（Ａ）及び図１０（Ｂ）を用いて説明する。図１０（Ａ）及び図１０（Ｂ）は、本実施の形態における複数のトランジスタの構造例を示す断面模式図である。
【０２８０】
図１０（Ａ）に示す複数のトランジスタを有する構造は、トランジスタ６０１ａ及びトランジスタ６０２ａを有する構造である。
【０２８１】
トランジスタ６０１ａは、絶縁層６０３、絶縁層６０４、及び絶縁層６０５を挟んで基板６００の上に設けられる。
【０２８２】
さらに、トランジスタ６０１ａは、チャネル形成層としての機能を有する半導体層６１１と、ゲート絶縁層としての機能を有する絶縁層６１７ａと、ゲート電極としての機能を有する導電層６１８ａと、側壁絶縁層としての機能を有する絶縁層６１９ａ及び絶縁層６２０ａと、を有する。
【０２８３】
半導体層６１１は、絶縁層６０３、絶縁層６０４、及び絶縁層６０５を挟んで基板６００の上に設けられ、絶縁層６１７ａは、半導体層６１１の上に設けられ、導電層６１８ａは、絶縁層６１７ａを挟んで半導体層６１１の上に設けられ、絶縁層６１９ａ及び絶縁層６２０ａは、それぞれ導電層６１８ａの側面に接して設けられる。
【０２８４】
さらに、半導体層６１１は、導電層６１８ａの下に設けられたチャネル形成領域６１２と、ソース領域又はドレイン領域となる不純物領域６１３ａ及び不純物領域６１４ａと、チャネル形成領域６１２と不純物領域６１３ａの間に設けられた高抵抗不純物領域６１５ａと、チャネル形成領域６１２と不純物領域６１４ａの間に設けられた高抵抗不純物領域６１６ａと、を有する。
【０２８５】
さらに、トランジスタ６０２ａは、絶縁層６２１ａ、平坦化層としての機能を有する絶縁層６２２ａ、及び絶縁層６２３ａを挟んでトランジスタ６０１ａの上層に設けられる。トランジスタ６０２ａとしては、例えば上記実施の形態６に示すトランジスタのいずれかを適用することができる。図１０（Ａ）では、トランジスタ６０２ａの一例として図８（Ａ）に示す構造のトランジスタを示す。
【０２８６】
さらに、トランジスタ６０２ａのソース電極及びドレイン電極のいずれか一方としての機能を有する導電層６２６ａは、絶縁層６２１ａ、絶縁層６２２ａ、及び絶縁層６２３ａを貫通して設けられた開口部を介して不純物領域６１４ａに接する。なお、複数の導電層を介して導電層６２６ａと不純物領域６１４ａが接する構造であってもよい。
【０２８７】
また、トランジスタ６０２ａのソース電極及びドレイン電極のいずれか一方としての機能を有する導電層６２６ａと同一層に設けられた導電層６２５ａは、絶縁層６２１ａ、絶縁層６２２ａ、及び絶縁層６２３ａを貫通して設けられた開口部を介して不純物領域６１３ａに接する。なお、複数の導電層を介して導電層６２５ａと不純物領域６１３ａが接する構造であってもよい。
【０２８８】
さらに、トランジスタ６０２ａにおいて、チャネル形成層としての機能を有する酸化物半導体層は、上面の一部（上面にソース電極又はドレイン電極となる導電層が設けられていない部分）に酸化物絶縁層６２７ａが接する。また、酸化物絶縁層６２７ａは、上部に保護絶縁層６２８ａが設けられる。
【０２８９】
また、図１０（Ｂ）に示す複数のトランジスタの構造は、トランジスタ６０１ｂ及びトランジスタ６０２ｂを有する構造である。
【０２９０】
トランジスタ６０１ｂは、チャネル形成領域を有する半導体基板６１０と、ゲート絶縁層としての機能を有する絶縁層６１７ｂと、ゲート電極としての機能を有する導電層６１８ｂと、側壁絶縁層としての機能を有する絶縁層６１９ｂ、絶縁層６２０ｂ、絶縁層６０８、及び絶縁層６０９と、を有する。
【０２９１】
絶縁層６１７ｂは、半導体基板６１０の上に設けられ、導電層６１８ｂは、絶縁層６１７ｂを挟んで半導体基板６１０の上に設けられる。
【０２９２】
さらに半導体基板６１０は、半導体基板６１０に設けられた他の素子との分離絶縁層としての機能を有する絶縁層６０６と、ソース領域又はドレイン領域としての機能を有する不純物領域６１３ｂ及び不純物領域６１４ｂと、チャネル形成領域と不純物領域６１３ｂの間に設けられた高抵抗不純物領域６１５ｂと、チャネル形成領域と不純物領域６１４ｂの間に設けられた高抵抗不純物領域６１６ｂと、を有する。
【０２９３】
さらに、トランジスタ６０２ｂは、絶縁層６２１ｂ、絶縁層６２２ｂ、及び絶縁層６２３ｂを挟んでトランジスタ６０１ｂの上層に設けられる。トランジスタ６０２ｂとしては、例えば上記実施の形態６に示すトランジスタのいずれかを適用することができる。図１０（Ｂ）では、トランジスタ６０２ｂの一例として図８（Ａ）に示す構造のトランジスタを示す。
【０２９４】
さらに、トランジスタ６０２ｂのソース電極及びドレイン電極のいずれか一方としての機能を有する導電層６２６ｂは、絶縁層６２１ｂ、絶縁層６２２ｂ、及び絶縁層６２３ｂを貫通して設けられた開口部を介して不純物領域６１４ｂに接する。なお、複数の導電層を介して導電層６２６ｂと不純物領域６１４ｂが接する構造であってもよい。
【０２９５】
また、トランジスタ６０２ｂのソース電極及びドレイン電極のいずれか一方としての機能を有する導電層６２６ｂと同一層に設けられた導電層６２５ｂは、絶縁層６２１ｂ、絶縁層６２２ｂ、及び絶縁層６２３ｂを貫通して設けられた開口部を介して不純物領域６１３ｂに接する。なお、複数の導電層を介して導電層６２５ｂと不純物領域６１３ｂが接する構造であってもよい。
【０２９６】
さらに、トランジスタ６０２ｂにおいて、チャネル形成層としての機能を有する酸化物半導体層は、上面の一部（上面にソース電極又はドレイン電極となる導電層が設けられていない部分）に酸化物絶縁層６２７ｂが接する。また、酸化物絶縁層６２７ｂは、上部に保護絶縁層６２８ｂが設けられる。
【０２９７】
基板６００としては、例えばガラス基板、セラミック基板、石英基板、プラスチック基板、又はシリコン基板などを用いることができる。
【０２９８】
半導体基板６１０としては、例えばシリコン基板、ゲルマニウム基板、又はシリコンゲルマニウム基板などを用いることができる。また、半導体基板６１０は、Ｐ型の導電型を付与する不純物元素を含むものであってもよい。
【０２９９】
絶縁層６０３、絶縁層６０４、及び絶縁層６０６としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることができる。
【０３００】
絶縁層６０５としては、例えば水素を含有する酸化シリコン層、水素を含有する窒化シリコン層、酸素と水素を含有する窒化シリコン層、酸化窒化シリコン層、又は窒化酸化シリコン層などを用いることができる。例えば水素を含有する酸化シリコンとしては、例えば有機シランを用いて形成される酸化シリコンが好ましい。例えば有機シランを用いて形成された酸化シリコン膜を用いることによって、基板６００と半導体層６１１との接合を強固にすることができるためである。有機シランとしては、例えばテトラエトキシシラン（略称：ＴＥＯＳ  化学式：Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（略称：ＴＭＳ  化学式：Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（略称：ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（略称：ＯＭＣＴＳ）、ヘキサメチルジシラザン（略称：ＨＭＤＳ）、トリエトキシシラン（化学式：ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（化学式：ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物などを用いることができる。
【０３０１】
半導体層６１１としては、例えばシリコン及びゲルマニウムのいずれか一つ又は複数などを含む層を用いることができる。また、半導体層６１１としては、単結晶半導体層、多結晶半導体層、微結晶半導体層、又は非晶質半導体層を用いることができる。
【０３０２】
例えば半導体層６１１として単結晶半導体層を用いる場合、まず単結晶半導体基板を準備し、単結晶半導体基板に損傷領域を形成する。例えばイオン照射により該損傷領域を形成する。さらに損傷領域が設けられた単結晶半導体基板と基板６００を絶縁層６０３乃至絶縁層６０５を介して貼り合わせた後、損傷領域を劈開面として貼り合わせ基板（単結晶半導体基板及び基板６００）から単結晶半導体基板の一部を分離させ、その後、基板６００の上に設けられた残存単結晶半導体領域をエッチングなどにより選択的に除去することにより該単結晶半導体層を形成することができる。
【０３０３】
不純物領域６１３ａ、不純物領域６１３ｂ、不純物領域６１４ａ、及び不純物領域６１４ｂは、Ｎ型又はＰ型の導電性を付与する不純物元素を含む領域であり、例えばＮ型又はＰ型の導電性を付与する不純物元素を添加することにより形成される。
【０３０４】
高抵抗不純物領域６１５ａ、高抵抗不純物領域６１５ｂ、高抵抗不純物領域６１６ａ、及び高抵抗不純物領域６１６ｂは、不純物領域６１３ａ、不純物領域６１３ｂ、不純物領域６１４ａ、及び不純物領域６１４ｂより抵抗値の高い領域であり、例えば不純物領域６１３ａ、不純物領域６１３ｂ、不純物領域６１４ａ、及び不純物領域６１４ｂよりも低い濃度になるように、Ｎ型又はＰ型の導電性を付与する不純物元素を添加することにより形成される。
【０３０５】
絶縁層６１７ａ及び絶縁層６１７ｂとしては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層６１７ａ及び絶縁層６１７ｂに適用可能な材料の層の積層により絶縁層６１７ａ及び絶縁層６１７ｂを構成することもできる。絶縁層６１７ａ及び絶縁層６１７ｂに適用可能な材料の層は、例えばプラズマＣＶＤ法又はスパッタリング法などを用いて形成することができる。例えば、プラズマＣＶＤ法により窒化シリコン層を形成し、プラズマＣＶＤ法により窒化シリコン層の上に酸化シリコン層を形成することにより絶縁層６１７ａ及び絶縁層６１７ｂを作製することができる。
【０３０６】
導電層６１８ａ及び導電層６１８ｂとしては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層６１８ａ及び導電層６１８ｂの形成に適用可能な材料の層の積層により、導電層６１８ａ及び導電層６１８ｂを構成することもできる。導電層６１８ａ及び導電層６１８ｂは、例えばスパッタリング法により導電膜を形成し、該導電膜を選択的にエッチングすることにより形成される。
【０３０７】
絶縁層６１９ａ、絶縁層６１９ｂ、絶縁層６０８、及び絶縁層６０９としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることができる。
【０３０８】
絶縁層６２１ａ及び絶縁層６２１ｂとしては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることができる。また、絶縁層６２１ａ及び絶縁層６２１ｂに適用可能な材料の層を積層させて絶縁層６２１ａ及び絶縁層６２１ｂを構成することもできる。絶縁層６２１ａ及び絶縁層６２１ｂは、例えばプラズマＣＶＤ法などを用いて形成される。
【０３０９】
絶縁層６２２ａ及び絶縁層６２２ｂとしては、例えば有機材料層又は無機材料層を用いることができる。また、絶縁層６２２ａ及び絶縁層６２２ｂに適用可能な材料の層を積層させて絶縁層６２２ａ及び絶縁層６２２ｂを構成することもできる。絶縁層６２２ａ及び絶縁層６２２ｂは、例えばプラズマＣＶＤ法などを用いて形成される。
【０３１０】
絶縁層６２３ａ及び絶縁層６２３ｂとしては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることができる。また、絶縁層６２３ａ及び絶縁層６２３ｂに適用可能な材料の層を積層させて絶縁層６２３ａ及び絶縁層６２３ｂを構成することもできる。絶縁層６２３ａ及び絶縁層６２３ｂは、例えばプラズマＣＶＤ法などを用いて形成される。
【０３１１】
導電層６２５ａ、導電層６２５ｂ、導電層６２６ａ、及び導電層６２６ｂとしては、例えばトランジスタ６０２ａ及びトランジスタ６０２ｂのソース電極又はドレイン電極としての機能を有する導電層に適用可能な材料の層を用いることができる。また、導電層６２５ａ、導電層６２５ｂ、導電層６２６ａ、及び導電層６２６ｂに適用可能な材料の層を積層させて導電層６２５ａ、導電層６２５ｂ、導電層６２６ａ、及び導電層６２６ｂを構成することもできる。
【０３１２】
図１０に一例として示すように、構造の異なる複数のトランジスタを用いて上記実施の形態の半導体装置を構成することもできる。これにより、例えばＮ型トランジスタ及びＰ型トランジスタの構造を作り分けるなど、それぞれの回路の特性に応じて最適な構造のトランジスタを選択的に用いることができる。
【０３１３】
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。
【０３１４】
（実施の形態８）
本実施の形態では、上記実施の形態の無線通信による電源電圧の生成が可能な半導体装置を備えた電子機器について説明する。
【０３１５】
本実施の形態の電子機器の構成例について、図１１（Ａ）、図１１（Ｂ）、図１１（Ｃ）、図１１（Ｄ）、図１１（Ｅ）、及び図１１（Ｆ）を用いて説明する。図１１（Ａ）乃至図１１（Ｆ）は、本実施の形態の電子機器の構成例を示す図である。
【０３１６】
図１１（Ａ）に示す電子機器は、携帯型情報通信端末である。図１１（Ａ）に示す携帯型情報通信端末は、少なくとも表示部１００１と、チップ１００３と、を有する。なお、図１１（Ａ）に示す携帯型情報通信端末は、例えばタッチパネルと組み合わせることにより、様々な携帯型媒体の代わりとして利用することができる。例えば表示部１００１にタッチパネルによる操作部１００２を設けることにより、携帯電話機として利用することができる。タッチパネルとしては、例えば抵抗膜式タッチパネル、赤外線式タッチパネル、静電容量式タッチパネル、又は光学式タッチパネルなどを用いることができる。なお、操作部１００２を必ずしも表示部１００１に設ける必要はなく、図１１（Ａ）に示す携帯型情報通信端末は、別途操作ボタンを設けた構成にすることもできる。また、図１１（Ａ）に示す携帯型情報端末は、チップ１００３を設けることにより、無線通信により電源電圧を生成し、生成した電源電圧を用いて動作を行うことができる。携帯型情報通信端末は、外部との接続により電源が供給できない環境下においても使用する場合があるため、携帯型情報通信端末に本発明の一態様である無線通信により電源電圧の生成が可能な半導体装置を用いることは好適である。
【０３１７】
図１１（Ｂ）に示す電子機器は、例えばカーナビゲーションを含む情報案内端末である。図１１（Ｂ）に示す情報案内端末は、少なくとも表示部１１０１と、チップ１１０４と、を有し、さらに図１１（Ｂ）に示す情報案内端末を操作ボタン１１０２及び外部入力端子１１０３を有する構成にすることもできる。自動車の車内は、気温と共に温度が大きく変動し、温度が５０℃を超えることもある。しかし上記実施の形態に示す半導体装置は、温度による特性変化の影響が少ないため、自動車の車内のような温度が大きく変動する環境下において特に有効である。また、図１１（Ｂ）に示す情報案内端末は、チップ１１０４を設けることにより、無線通信により電源電圧を生成し、生成した電源電圧を用いて動作を行うことができる。また、情報案内端末は、外部との接続により電源が供給できない環境下においても使用する場合があるため、情報案内端末に本発明の一態様である無線通信により電源電圧の生成が可能な半導体装置を用いることは好適である。
【０３１８】
図１１（Ｃ）に示す電子機器は、ノート型パーソナルコンピュータである。図１１（Ｃ）に示すノート型パーソナルコンピュータは、筐体１２０１と、表示部１２０２と、スピーカ１２０３と、ＬＥＤランプ１２０４と、ポインティングデバイス１２０５と、接続端子１２０６と、キーボード１２０７と、チップ１２０８と、を有する。なお、図１１（Ｃ）に示す電子機器は、チップ１２０８を設けることにより、無線通信により電源電圧を生成し、生成した電源電圧を用いて動作を行うことができる。なお、ノート型パーソナルコンピュータは、外部との接続により電源が供給できない環境下においても使用する場合があるため、ノート型パーソナルコンピュータに本発明の一態様である無線通信により電源電圧の生成が可能な半導体装置を用いることは好適である。
【０３１９】
図１１（Ｄ）に示す電子機器は、携帯型遊技機である。図１１（Ｄ）に示す携帯型遊技機は、表示部１３０１と、表示部１３０２と、スピーカ１３０３と、接続端子１３０４と、ＬＥＤランプ１３０５と、マイクロフォン１３０６と、記録媒体読込部１３０７と、操作ボタン１３０８と、センサ１３０９と、チップ１３１０と、を有する。なお、図１１（Ｄ）に示す携帯型遊技機は、チップ１３１０を設けることにより、無線通信により電源電圧を生成し、生成した電源電圧を用いて動作を行うことができる。また、携帯型遊技機は、外部との接続により電源が供給できない環境下においても使用する場合があるため、携帯型遊技機に本発明の一態様である無線通信により電源電圧の生成が可能な半導体装置を用いることは好適である。
【０３２０】
図１１（Ｅ）に示す電子機器は、電子書籍である。図１１（Ｅ）に示す電子書籍は、少なくとも筐体１４０１と、筐体１４０３と、表示部１４０５と、表示部１４０７と、軸部１４１１と、チップ１４２６と、を有する。
【０３２１】
筐体１４０１及び筐体１４０３は、軸部１４１１により接続され、図１１（Ｅ）に示す電子書籍は、該軸部１４１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことができる。また、表示部１４０５は、筐体１４０１に組み込まれ、表示部１４０７は、筐体１４０３に組み込まれる。また、表示部１４０５及び表示部１４０７の構成を互いに異なる画像を表示する構成としてもよく、例えば両方の表示部で一続きの画像を表示する構成としてもよい。表示部１４０５及び表示部１４０７を異なる画像を表示する構成にすることにより、例えば右側の表示部（図１１（Ｅ）では表示部１４０５）に文章画像を表示し、左側の表示部（図１１（Ｅ）では表示部１４０７）に映像を表示することができる。
【０３２２】
また、図１１（Ｅ）に示す電子書籍は、筐体１４０１に操作部などを備えてもよい。例えば、図１１（Ｅ）に示す電子書籍の構成を電源ボタン１４２１と、操作キー１４２３と、スピーカ１４２５と、を有する構成にすることもできる。図１１（Ｅ）に示す電子書籍は、操作キー１４２３を用いることにより、複数の頁がある画像の頁を送ることができる。また、図１１（Ｅ）に示す電子書籍の表示部１４０５及び表示部１４０７、又は表示部１４０５又は表示部１４０７にキーボードやポインティングデバイスなどを設けた構成としてもよい。また、図１１（Ｅ）に示す電子書籍の筐体１４０１及び筐体１４０３の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、又はＡＣアダプタ又はＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを設けてもよい。さらに、図１１（Ｅ）に示す電子書籍に電子辞書としての機能を持たせてもよい。
【０３２３】
また、図１１（Ｅ）に示す電子書籍は、チップ１４２６を設けることにより、無線通信により電源電圧を生成し、生成した電源電圧を用いて動作を行うことができる。また、電子書籍は、外部との接続により電源が供給できない環境下においても使用する場合があるため、電子書籍に本発明の一態様である無線通信により電源電圧の生成が可能な半導体装置を用いることは好適である。
【０３２４】
また、図１１（Ｅ）に示す電子書籍を無線通信でデータを送受信できる構成としてもよい。これにより、電子書籍サーバから所望の書籍データなどを購入し、ダウンロードする機能を付加させることができる。
【０３２５】
図１１（Ｆ）に示す電子機器は、ディスプレイである。図１１（Ｆ）に示すディスプレイは、筐体１５０１と、表示部１５０２と、スピーカ１５０３と、ＬＥＤランプ１５０４と、操作ボタン１５０５と、接続端子１５０６と、センサ１５０７と、マイクロフォン１５０８と、支持台１５０９と、チップ１５１０と、を有する。なお、図１１（Ｆ）に示すディスプレイは、チップ１５１０を設けることにより、無線通信により電源電圧を生成し、生成した電源電圧を用いて動作を行うことができる。ディスプレイに本発明の一態様である無線通信により電源電圧の生成が可能な半導体装置を用いることにより電源端子などを設ける必要がなくなるため、配線数及び端子数を低減することができる。
【０３２６】
なお、チップ１００３、チップ１１０４、チップ１２０８、チップ１３１０、チップ１４２６、又はチップ１５１０としては、上記実施の形態に示す無線通信により電源電圧の生成が可能な半導体装置を用いることができる。
【０３２７】
図１１（Ａ）乃至図１１（Ｆ）に一例として示すように、本実施の形態の電子機器は、無線通信により電源電圧の生成が可能な構成である。該構成にすることにより、接続することにより給電する手段の無い環境下であっても、一定期間該電子機器を用いることができる。
【０３２８】
なお、本実施の形態の電子機器の構成を生成した電源電圧を充電する蓄電装置を有する構成にしてもよい。これにより、外部電源が無い場所であっても、電子機器を一定時間使用することができるため、利便性を向上させることができる。蓄電装置としては、例えばリチウムイオン二次電池、リチウムイオンキャパシタ、電気二重層キャパシタ、及びレドックスキャパシタのいずれか一つ又は複数などを用いることができる。例えばリチウムイオン二次電池及びリチウムイオンキャパシタを併用することにより、高速充放電が可能であり、且つ長時間電源を供給することが可能な蓄電装置にすることができる。なお、リチウムイオン二次電池に限定されず、蓄電装置として、他のアルカリ金属イオン又はアルカリ土類金属イオンなどを可動イオンとして用いた二次電池を用いてもよい。また、リチウムイオンキャパシタに限定されず、蓄電装置として、他のアルカリ金属イオン又はアルカリ土類金属イオンなどを可動イオンとして用いたキャパシタを用いてもよい。
【０３２９】
また、図１１（Ａ）乃至図１１（Ｆ）に示す電子機器に限定されず、例えば電気により駆動する自動車などにも上記実施の形態の半導体装置を適用することができる。
【０３３０】
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。
【０３３１】
（実施の形態９）
本実施の形態では、上記実施の形態の無線通信により信号の送受信が可能な半導体装置を備えた情報媒体について説明する。
【０３３２】
本実施の形態における情報媒体の構成例について、図１２（Ａ）、図１２（Ｂ）、図１２（Ｃ）、及び図１２（Ｄ）、を用いて説明する。図１２（Ａ）乃至図１２（Ｄ）は、本実施の形態における情報媒体の構成例を示す図である。
【０３３３】
図１２（Ａ）に示す情報媒体は、個人情報が記載されたカード型証明書である。図１２（Ａ）に示すカード型証明書は、チップ８００を有する。図１２（Ａ）に示すカード型証明書は、チップ８００を設けることにより、偽造防止など、セキュリティ機能を向上させることができる。カード型証明書としては、例えば免許証、住民票、又はパスポートなどが挙げられる。チップ８００は、信頼性が高いため、該カード型証明書などの長い期間使用するものに好適である。
【０３３４】
図１２（Ｂ）に示す情報媒体は、チケット型情報媒体である。図１２（Ｂ）に示すチケット型情報媒体は、チップ８０１を有する。図１２（Ｂ）に示すチケット型情報媒体は、チップ８０１を設けることにより、チケット型情報媒体に記載された情報以外の情報をチップ８０１に記録しておくことができる。また、図１２（Ｂ）に示すチケット型情報媒体は、チップ８０１を設けることにより、偽造防止など、セキュリティ機能を向上させることができる。なお、チップ８０１は、信頼性が高いため、例えばチケットの一部に切り取り部を設け、チケット型情報媒体が不要になった際に、該切り取り部によりチップ８０１のみを切り取って回収し、チップ８０１のみを再利用することもできる。チケット型情報媒体としては、例えば紙幣、乗車券、有価証券、又はその他の券などが挙げられる。
【０３３５】
図１２（Ｃ）に示す情報媒体は、コイン型情報媒体である。コイン型情報媒体は、チップ８０２を有する。図１２（Ｃ）に示すコイン型情報媒体は、チップ８０２を設けることにより、コイン型情報媒体に記載された情報以外の情報をチップ８０２に記録しておくことができる。また、図１２（Ｃ）に示すコイン型情報媒体は、チップ８０２を設けることにより、偽造防止など、セキュリティ機能を向上させることができる。コイン型情報媒体としては、例えば硬貨、乗車券、有価証券、又はその他の券などが挙げられる。
【０３３６】
図１２（Ｄ）に示す情報媒体は、物品である。物品は、チップ８０３を有する。図１２（Ｄ）に示す物品は、チップ８０３を設けることにより、物品に記載された情報以外の情報をチップ８０３に記録しておくことができる。また、図１２（Ｄ）に示す物品は、チップ８０３を設けることにより、偽造防止など、セキュリティ機能を向上させることができる。なお物品としては、特に限定されず、例えば電化製品又は生活用品など様々なものが挙げられる。
【０３３７】
チップ８００乃至チップ８０３としては、例えば上記実施の形態に示す無線通信が可能な半導体装置を適用することができる。
【０３３８】
以上のように本実施の形態の情報媒体は、無線通信可能なチップを有する構成である。該構成にすることにより、無線通信によりチップが設けられた情報媒体の固有情報を読み取り利用することができる。これにより、情報媒体の管理が容易になり、また、セキュリティ性を向上させることができる。
【０３３９】
なお、本実施の形態は、他の実施の形態と適宜組み合わせ又は置き換えを行うことができる。
【実施例１】
【０３４０】
さらに本実施例では、上記実施の形態に示す半導体装置の一例について説明する。
【０３４１】
本実施例の半導体装置は、図５に示す構成（構成Ａともいう）である半導体装置と、図５に示すトランジスタ５３３及び抵抗素子５３４が無く、ノードＮ５５がトランジスタ５３６のゲートに電気的に接続された構成（構成Ｂともいう）である半導体装置である。
【０３４２】
さらにそれぞれの構成の半導体装置について動作検証を行った。検証結果について図１３（Ａ）、図１３（Ｂ）、及び図１３（Ｃ）に示す。図１３（Ａ）乃至図１３（Ｃ）は、半導体装置に所定の電圧を入力したときの過渡特性を示す図である。図１３（Ａ）乃至図１３（Ｃ）において、横軸は、半導体装置への所定の電圧の入力時間を表し、縦軸は、電源電圧生成回路５０４に印加される電圧の値を表す。なお、ここでは、入力電圧を１０Ｖとし、アンテナ回路５０１を一定の値の交流電源とし、電源電圧生成回路５０４を一定の値の負荷として検証を行った。また、比較例として図５に示す保護回路５０３が無い構成（構成Ｃともいう）の半導体装置についても動作検証を行った。
【０３４３】
図１３（Ａ）は、構成Ａの半導体装置の過渡特性を示し、図１３（Ｂ）は、構成Ｂの半導体装置の過渡特性を示し、図１３（Ｃ）は、構成Ｃの半導体装置の過渡特性を示す。結果から、時間が経過するにつれ、構成Ｃの半導体装置に比べて構成Ａ及び構成Ｂの半導体装置の方が電源電圧生成回路５０４に印加される電圧の値が抑制されていることがわかる。このことから、本実施例に示す半導体装置は、保護回路により電源電圧生成回路への高電圧の印加を抑制できることがわかる。
【符号の説明】
【０３４４】
１０１    整流回路
１０２    保護回路
１１１    整流素子
１１２    整流素子
１１３    容量素子
１２１    制御信号生成回路
１２２    電圧制御回路
１２２ａ    トランジスタ
１２２ｂ    容量素子
２０１    分圧回路
２０２    分圧回路
２０３    トランジスタ
２０４    抵抗素子
２１１    抵抗素子
２１２ａ    整流素子
２１２ｂ    整流素子
２１２ｃ    整流素子
２１２ｄ    整流素子
２２１    抵抗素子
２２２ａ    整流素子
２２２ｂ    整流素子
２２２ｃ    整流素子
２２２ｄ    整流素子
４００ａ    基板
４００ｂ    基板
４００ｃ    基板
４００ｄ    基板
４０１ａ    導電層
４０１ｂ    導電層
４０１ｃ    導電層
４０１ｄ    導電層
４０２ａ    絶縁層
４０２ｂ    絶縁層
４０２ｃ    絶縁層
４０２ｄ    絶縁層
４０３ａ    酸化物半導体層
４０３ｂ    酸化物半導体層
４０３ｃ    酸化物半導体層
４０３ｄ    酸化物半導体層
４０５ａ    導電層
４０５ｂ    導電層
４０５ｃ    導電層
４０５ｄ    導電層
４０６ａ    導電層
４０６ｂ    導電層
４０６ｃ    導電層
４０６ｄ    導電層
４０７ａ    酸化物絶縁層
４０７ｃ    酸化物絶縁層
４０９ａ    保護絶縁層
４０９ｂ    保護絶縁層
４０９ｃ    保護絶縁層
４２７    絶縁層
４３６    配線層
４３７    配線層
４４７    下地層
５０１    アンテナ回路
５０２    整流回路
５０３    保護回路
５０４    電源電圧生成回路
５０５    容量素子
５０６    フィルタ回路
５０７    抵抗素子
５０８    容量素子
５１１    アンテナ
５１２    容量素子
５２１    トランジスタ
５２２    トランジスタ
５２３    容量素子
５３０    酸化物半導体膜
５３１    抵抗素子
５３２ａ    トランジスタ
５３２ｂ    トランジスタ
５３２ｃ    トランジスタ
５３２ｄ    トランジスタ
５３３    トランジスタ
５３４    抵抗素子
５３５    容量素子
５３６    トランジスタ
６００    基板
６０１ａ    トランジスタ
６０１ｂ    トランジスタ
６０２ａ    トランジスタ
６０２ｂ    トランジスタ
６０３    絶縁層
６０４    絶縁層
６０５    絶縁層
６０６    絶縁層
６０８    絶縁層
６０９    絶縁層
６１０    半導体基板
６１１    半導体層
６１２    チャネル形成領域
６１３ａ    不純物領域
６１３ｂ    不純物領域
６１４ａ    不純物領域
６１４ｂ    不純物領域
６１５ａ    高抵抗不純物領域
６１５ｂ    高抵抗不純物領域
６１６ａ    高抵抗不純物領域
６１６ｂ    高抵抗不純物領域
６１７ａ    絶縁層
６１７ｂ    絶縁層
６１８ａ    導電層
６１８ｂ    導電層
６１９ａ    絶縁層
６１９ｂ    絶縁層
６２０ａ    絶縁層
６２０ｂ    絶縁層
６２１ａ    絶縁層
６２１ｂ    絶縁層
６２２ａ    絶縁層
６２２ｂ    絶縁層
６２３ａ    絶縁層
６２３ｂ    絶縁層
６２５ａ    導電層
６２５ｂ    導電層
６２６ａ    導電層
６２６ｂ    導電層
６２７ａ    酸化物絶縁層
６２７ｂ    酸化物絶縁層
６２８ａ    保護絶縁層
６２８ｂ    保護絶縁層
７０１    アンテナ回路
７０２    整流回路
７０３    保護回路
７０４    電源電圧生成回路
７０５    復調回路
７０６    機能回路
７０７    変調回路
８００    チップ
８０１    チップ
８０２    チップ
８０３    チップ
１００１    表示部
１００２    操作部
１００３    チップ
１１０１    表示部
１１０２    操作ボタン
１１０３    外部入力端子
１１０４    チップ
１２０１    筐体
１２０２    表示部
１２０３    スピーカ
１２０４    ＬＥＤランプ
１２０５    ポインティングデバイス
１２０６    接続端子
１２０７    キーボード
１２０８    チップ
１３０１    表示部
１３０２    表示部
１３０３    スピーカ
１３０４    接続端子
１３０５    ＬＥＤランプ
１３０６    マイクロフォン
１３０７    記録媒体読込部
１３０８    操作ボタン
１３０９    センサ
１３１０    チップ
１４０１    筐体
１４０３    筐体
１４０５    表示部
１４０７    表示部
１４１１    軸部
１４２１    電源ボタン
１４２３    操作キー
１４２５    スピーカ
１４２６    チップ
１５０１    筐体
１５０２    表示部
１５０３    スピーカ
１５０４    ＬＥＤランプ
１５０５    操作ボタン
１５０６    接続端子
１５０７    センサ
１５０８    マイクロフォン
１５０９    支持台
１５１０    チップ
【図１】
0005642573.tif 000002
【図２】
0005642573.tif 000003
【図３】
0005642573.tif 000004
【図４】
0005642573.tif 000005
【図５】
0005642573.tif 000006
【図６】
0005642573.tif 000007
【図７】
0005642573.tif 000008
【図８】
0005642573.tif 000009
【図９】
0005642573.tif 000010
【図１０】
0005642573.tif 000011
【図１１】
0005642573.tif 000012
【図１２】
0005642573.tif 000013
【図１３】
0005642573.tif 000014