(57)【特許請求の範囲】
【請求項１】
スイッチング動作により入力電圧値を所望の出力電圧値に変換するスイッチング手段と、前記スイッチング手段を流れる電流を検出する電流検出手段と、前記入力電圧を検出する入力電圧検出手段と、前記出力電圧を検出する出力電圧検出手段と、前記出力電圧検出手段の検出した電圧と電圧指令値に基づいて誤差信号を生成する誤差信号生成手段と、前記電流検出信号、前記入力電圧値、および前記出力電圧値に基づいてスロープ補償信号を演算し出力するスロープ補償手段と、前記電流検出信号、前記誤差信号、および前記スロープ補償信号に基づいてリセット信号を生成するリセット信号生成手段と、所定周期の基準信号を生成する基準信号生成手段と、前記リセット信号と前記基準信号に基づいて駆動信号を生成し、前記スイッチング手段を駆動する駆動手段とを備えた電力変換装置において、
前記基準信号（CLK）に基づく当該制御周期（Tctrl）のスロープ補償信号を演算するスロープ演算期間（Tcalc）内は、前記スロープ補償手段（９）は当該制御周期以前に演算したスロープ補償信号を無効化し、前記リセット信号生成手段（６）は前記誤差信号（Verror）を電流指令（Ioder）として前記電流検出信号（Idetect）と比較しリセット信号（RST）を生成することを特徴とする電力変換装置。
【請求項２】
前記リセット信号生成手段は、前記基準信号または前記リセット信号に基づいて、前記スロープ補償信号を無効化することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記リセット信号生成手段は、
前記誤差信号を第一の電流指令とし、
前記誤差信号から前記スロープ補償信号を差し引いた信号を第二の電流指令とし、
前記基準信号または前記リセット信号に基づいて電流指令を第一の電流指令に更新し、当該制御周期の前記スロープ演算期間内は第一の電流指令を保持し、前記スロープ演算期間外は前記第二の電流指令に更新することを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記リセット信号生成手段は、
前記電流指令を前記誤差信号とし、
前記電流検出信号を第一の比較信号とし、
前記電流検出信号に前記スロープ補償信号を加算した信号を第二の比較信号とし、
前記基準信号または前記リセット信号に基づいて比較信号（Comp）を第一の比較信号に更新し、当該制御周期の前記スロープ演算期間内は第一の比較信号を保持し、前記スロープ演算期間外は前記第二の比較信号に更新することを特徴とする請求項２に記載の電力変換装置。
【請求項５】
前記リセット信号生成手段は、前記第二の電流指令または前記第二の比較信号に更新するタイミングを、当該制御周期の前記スロープ演算期間外からデューティ比（Duty）が０．５になるタイミングまでの期間とすることを特徴とする請求項３または４に記載の電力変換装置。
【請求項６】
前記リセット信号生成手段は、前記第一の電流指令から前記第二の電流指令への更新あるいは前記第一の比較信号から第二の比較信号への更新を、前記基準信号に基づく一定のタイミングとすることを特徴とする請求項３または４に記載の電力変換装置。
【請求項７】
前記スロープ補償手段は、前記基準信号に基づく当該制御周期毎に前記電流検出信号をサンプリングし、前記スロープ補償信号を演算することを特徴とする請求項１から６のいずれか一項に記載の電力変換装置。
【請求項８】
前記スイッチング手段は、フルブリッジ方式であり、
前記スロープ補償手段は、少なくともスイッチング周期（Tsw）の半周期毎に前記電流検出信号をサンプリングすることを特徴とする請求項７に記載の電力変換装置。
【請求項９】
前記スロープ補償手段は、少なくとも当該制御周期以前に前記誤差信号、前記入力電圧値（Vin）、前記出力電圧値（Vout）のいずれかを取得し、当該制御周期において前記スロープ補償信号を演算することを特徴とする請求項７に記載の電力変換装置。
【請求項１０】
車両に搭載されることを特徴とする請求項１から９のいずれか一項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力変換装置に関するもので、特に電流モードで制御された電力変換装置の入出力電圧範囲の拡大において有効である。
【背景技術】
【０００２】
いわゆる電流モードで制御を行う電力変換装置においては、低調波発振防止のためスロープ補償が必須であることが知られており、外部スロープ回路の追加が必要となる。
【０００３】
従来では、低消費電力で高効率、かつ安定動作が可能であり、出力電圧の動的変更時において適切なスロープ補償を実現可能にすることを目的とするＤＣ−ＤＣコンバータに関する技術の一例が開示されている（例えば特許文献１を参照）。このＤＣ−ＤＣコンバータは、目標出力電圧値に対応する電圧設定値を記録する出力電圧設定レジスタと、電圧設定値に応じたスロープ補償量を有するスロープ補償信号を生成するスロープ補償回路とを備える。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１０１４７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１の技術では、出力電圧設定レジスタを設けて出力電圧を帰還するアナログ回路をなくしているが、当該アナログ回路を代替するスロープ補償回路を備える。当該スロープ補償回路は、スロープ補償用ＤＡＣからのスロープ補償量基準電圧と、発振回路からの周期信号とを入力し、のこぎり波であるスロープ補償信号を生成する。このような機能を実現するアナログのスロープ演算回路を構成するには、部品点数が増加せざるを得ず、コストが嵩むだけでなく、体格も増加するという問題がある。
【０００６】
上記問題を解決するには、デジタルのスロープ演算回路で構成する方策が考えられる。具体的には、スロープ補償をマイコン内部でデジタル処理する。ところが、マイコン内部で演算によりスロープ補償を行うと、演算時間分の電流指令に更新遅れが生じる。この更新遅れは、パルス信号のデューティ比に対応するオン時間（オンになる期間を意味する。以下同じである。）が演算時間より短くなると、電圧制御を行うことができない。このため、単にスロープ補償をマイコン内部でデジタル処理を行うだけでは、オン時間が演算時間より長くなる場合に限られてしまうという別個の問題がある。なお、高周波数で動作するマイコンを備えれば演算時間が短くなるが、それでもオン時間が演算時間より長くなる場合に限られる点に変わりなく、マイコン自体が高コストになるという問題もある。
【０００７】
また負荷の変動等のような要因によって、図１２に示すように時刻ｔ６５に電流参照信号（Iref）が変化する場合がある。この場合には、時刻ｔ６５から時刻ｔ６９までの当制御周期より以前のスロープ補償信号が残っていることがあり（時刻ｔ６６）、演算が完了するまで電圧制御を行えないだけでなく、本来とは異なるデューティ比で誤動作する恐れがあるという問題もある。
【０００８】
本発明はこのような点に鑑みてなしたものであり、デジタル処理による電流モードでオン時間にかかわらず制御可能であり、コストを低く抑えられ、体格を小さく抑えられる電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するためになされた第１の発明は、スイッチング動作により入力電圧値を所望の出力電圧値に変換するスイッチング手段と、前記スイッチング手段を流れる電流を検出する電流検出手段と、前記入力電圧を検出する入力電圧検出手段と、前記出力電圧を検出する出力電圧検出手段と、前記出力電圧検出手段の検出した電圧と電圧指令値に基づいて誤差信号を生成する誤差信号生成手段と、前記電流検出信号、前記入力電圧値、および前記出力電圧値に基づいてスロープ補償信号を演算し出力するスロープ補償手段と、前記電流検出信号、前記誤差信号、および前記スロープ補償信号に基づいてリセット信号を生成するリセット信号生成手段と、所定周期の基準信号を生成する基準信号生成手段と、前記リセット信号と前記基準信号に基づいて駆動信号を生成し、前記スイッチング手段を駆動する駆動手段とを備えた電力変換装置において、前記基準信号（CLK）に基づく当該制御周期（Tctrl）のスロープ補償信号を演算するスロープ演算期間（Tcalc）内は、前記スロープ補償手段（９）は当該制御周期以前に演算したスロープ補償信号を無効化し、前記リセット信号生成手段（６）は前記誤差信号（Verror）を電流指令（Ioder）として前記電流検出信号（Idetect）と比較しリセット信号（RST）を生成することを特徴とする。
【００１０】
この構成によれば、スロープ演算期間内では、スロープ補償信号を無効化するとともに、誤差信号に基づいてリセット信号を生成する。当該制御周期以前に演算したスロープ補償信号を無効化するので、デューティ比にかかわらず、確実に低調波発振を防止することができ、デジタル処理による電流モード制御での入出力電圧範囲を拡大できる。また、デジタル処理による電流モードでオン時間にかかわらず制御可能であり、コストを低く抑えられ、体格を小さく抑えられる。
【００１１】
第２の発明は、前記リセット信号生成手段は、前記基準信号または前記リセット信号に基づいて、前記スロープ補償信号を無効化することを特徴とする。この構成によれば、スロープ補償信号を基準信号やリセット信号に基づいて無効化するので、デューティ比にかかわらず、より確実に低調波発振を防止することができる。
【００１２】
第３の発明は、前記リセット信号生成手段は、前記第二の電流指令または前記第二の比較信号に更新するタイミングを、当該制御周期の前記スロープ演算期間外からデューティ比が０．５（５０％）になるタイミングまでの期間とすることを特徴とする。この構成によれば、スロープ補償信号をデューティ比が０．５になるタイミングまでの期間内に第二の電流指令や第二の比較信号に更新するので、デューティ比にかかわらず、さらに確実に低調波発振を防止することができる。
【図面の簡単な説明】
【００１３】
【図１】車両の構成例を示す模式図である。
【図２】第１実施形態における回路図である。
【図３】第１実施形態におけるスイッチング動作のタイミングチャートである。
【図４】スロープ補償の原理を説明する図である。
【図５】第１実施形態における制御タイミングのタイミングチャートである。
【図６】第２実施形態における回路図である。
【図７】リセット信号生成手段の第１構成例を示すブロック図である。
【図８】図６，図７の構成による制御タイミングのタイミングチャートである。
【図９】リセット信号生成手段の第２構成例を示すブロック図である。
【図１０】図６，図９の構成による制御タイミングのタイミングチャートである。
【図１１】本発明の効果を説明するグラフ図である。
【図１２】デジタルのスロープ演算回路で構成する場合のスロープ補償を示すタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明を実施するための形態について、図面に基づいて説明する。なお、特に明示しない限り、「接続する」という場合には電気的に接続することを意味する。各図は、本発明を説明するために必要な要素を図示し、実際の全要素を図示しているとは限らない。上下左右等の方向を言う場合には、図面の記載を基準とする。なお時刻は末尾の符号で経過を表し、数字（０〜９）の後に英字（ａ〜ｚ）を用いる。「オン時間」は上述した通りであり、同様に「オフ時間」はオフになる期間を意味する。
【００１５】
〔第１実施形態〕
第１実施形態は、誤差信号に基づいて当該制御周期以前に演算したスロープ補償信号を無効化する例であって、図１〜図５，図１１を参照しながら説明する。図１に示す車両CARには、スイッチング手段１や制御装置２０などを備える。スイッチング手段１と制御装置２０の実現は任意であり、別体構成でも一体構成でもよく、ともに車両CARの任意箇所に配置できる。これらのスイッチング手段１と制御装置２０の構成例を図２に示す。
【００１６】
図２に示すスイッチング手段１は、いわゆるＤＣ−ＤＣコンバータであり、入力電圧値Vinをスイッチング動作により所望の電圧値に変換し出力する。このスイッチング手段１は、スイッチングモジュール１０，１１，１２，１３、トランスＴｒ、ダイオードＤ１，Ｄ２、リアクトルＬ（コイル）、コンデンサＣなどを有する。
【００１７】
スイッチングモジュール１０，１１，１２，１３は、スイッチング素子（ＮチャネルＭＯＳＦＥＴ）と、当該スイッチング素子に並列接続されるダイオードとを有する。このダイオードは、フリーホイールダイオードとして機能し、スイッチング素子に内蔵されるか否かを問わない。
【００１８】
スイッチングモジュール１０とスイッチングモジュール１１とは上下アームで直列接続され、スイッチングモジュール１２とスイッチングモジュール１３とは上下アームで直列接続される。スイッチングモジュール１０，１１の組と、スイッチングモジュール１２，１３の組とは並列接続される。スイッチングモジュール１０とスイッチングモジュール１１との接続点は、トランスＴｒの一次端子（一端側）に接続される。スイッチングモジュール１２とスイッチングモジュール１３との接続点は、トランスＴｒの一次端子（他端側）に接続される。
【００１９】
スイッチングモジュール１０，１１は、駆動手段８ａで生成された駆動信号PWM1H，PWM1Lに基づいて駆動する。スイッチングモジュール１２，１３は、駆動手段８ｂで生成された駆動信号PWM2H，PWM2Lに基づいて駆動する。駆動信号PWM1H，PWM1L，PWM2H，PWM2Lの生成については後述する。
【００２０】
トランスＴｒは、上記一次端子のほかに、二次端子として少なくとも３端子を有する。具体的には、中間端子（中間タップ）の電位を基準として、二相の電圧を出力する。当該二相の電圧は、ダイオードＤ１，Ｄ２によって全波整流され、リアクトルＬおよびコンデンサＣによって平滑化されて、負荷Ｚの一端側に出力（接続）される。トランスＴｒの中間端子は、負荷Ｚの他端側に出力（接続）される。なおトランスＴｒは、一次側の巻数を「ｎ１」とし、二次側の巻数を「ｎ２」とする。よって巻数比を「ｎ」とすれば、ｎ＝ｎ１／ｎ２になる。リアクトルＬには任意のコイルを用いることができ、本形態ではチョークコイルを用いる。
【００２１】
また図２に示す制御装置２０は、スイッチング手段１から負荷Ｚに出力される出力電圧値Voutが所望の電圧値となるように、スイッチングモジュール１０，１１，１２，１３の駆動を制御する。この制御装置２０は、電流検出手段２、入力電圧検出手段３、出力電圧検出手段４、誤差信号生成手段５、リセット信号生成手段６、基準信号生成手段７、駆動手段８ａ，８ｂ、スロープ補償手段９などを有する。
【００２２】
電流検出手段２は、スイッチング手段１を流れる電流を検出し、電流検出信号Idetectとして出力する。入力電圧検出手段３は、入力電圧検出手段３ではスイッチング手段１に入力される電圧を検出し、入力電圧値Vinとして出力する。出力電圧検出手段４は、スイッチング手段１から出力される電圧を検出し、出力電圧値Voutとして出力する。
【００２３】
誤差信号生成手段５は、出力電圧検出手段４で検出された出力電圧値Voutと、所望の電圧値に対応する電圧指令値Vrefとに基づいて、誤差信号Verrorを生成し出力する。基準信号生成手段７は、所定周期の基準信号CLK1,CLK2を生成し出力する。
【００２４】
スロープ補償手段９は、入力電圧検出手段３で検出された入力電圧値Vinと、出力電圧検出手段４で検出された出力電圧値Voutと、誤差信号生成手段５から出力された誤差信号Verrorと、電流検出信号Idetectの電流初期値Isttとに基づいて、スロープ補償信号Vslopeを生成し出力する。このスロープ補償手段９は、少なくとも当該制御周期Tctrl以前に誤差信号Verror、入力電圧値Vin、出力電圧値Voutのいずれかを取得する。
【００２５】
リセット信号生成手段６は、電流検出手段２で検出された電流検出信号Idetectと、電流参照信号Irefとの比較を行う。破線で示す電流参照信号Irefは「電流指令信号」とも呼ばれ、誤差信号Verrorからスロープ補償信号Vslopeを差し引いて得る（Iref＝Verror−Vslope）。電流検出信号Idetectが電流参照信号Irefを超えた場合は、スイッチングをオフするためのリセット信号RSTを出力する。リセット信号生成手段６が出力するリセット信号RSTは、基準信号生成手段７から出力される基準信号CLK2に基づいてリセットする。
【００２６】
駆動手段８ａは、基準信号生成手段７から出力される基準信号CLK1に基づいてスイッチングモジュール１０，１１を駆動するための駆動信号PWM1H，PWM1Lを生成し、基準信号CLK1の論理反転のタイミングで駆動信号PWM1H，PWM1の論理反転を行う。駆動手段８ｂは、リセット信号RSTと基準信号CLKに基づいてスイッチングモジュール１２，１３を駆動するための駆動信号PWM2H，PWM2Lを生成し、リセット信号RSTの出力タイミングで駆動信号PWM2H，PWM2Lの論理反転を行う。
【００２７】
図３のタイミングチャートには、各種信号の経時的変化をスイッチング周期Tswの２周期（時刻ｔ１０〜ｔ１８と時刻ｔ１８〜ｔ１ｇ）分だけ示す。上から順番に、基準信号CLK1、駆動信号PWM1H、駆動信号PWM1L、駆動信号PWM2L、駆動信号PWM2H、電流参照信号Iref、電流検出信号Idetect、基準信号CLK2、リセット信号RSTの各変化を示す。スイッチングモジュール１０，１１，１２，１３は、順番に駆動信号PWM1H，PWM1L，PWM2H，PWM2Lがハイ（high）のときにオンし、ロー（low）のときにオフするように動作する。
【００２８】
スイッチング周期Tswの半周期（オン時間またはオフ時間）は制御周期Tctrlである。すなわちTctrl＝Tsw／２である。例えば時刻ｔ１０〜ｔ１８のスイッチング周期Tswでは、時刻ｔ１０〜ｔ１４と時刻ｔ１４〜ｔ１８とがそれぞれ制御周期Tctrlになる。制御周期Tctrlごとに、基準信号CLK1のオンとオフを切り換え、基準信号CLK2の単パルスを出力する。
【００２９】
駆動信号PWM1Hは、基準信号CLK1がオフからオンに立ち上がってからデッドタイムTdeadだけ遅れてオンになり（時刻ｔ１１，ｔ１９）、基準信号CLK1がオンからオフに立ち下がるとオフになる（時刻ｔ１４，ｔ１ｃ）。駆動信号PWM1Lは、基準信号CLK1がオンからオフに立ち下がってからデッドタイムTdeadだけ遅れてオンになり（時刻ｔ１５，ｔ１ｄ）、基準信号CLK1がオフからオンに立ち上がるとオフになる（時刻ｔ１０，ｔ１８，ｔ１ｇ）。
【００３０】
駆動信号PWM2Hは、駆動信号PWM2Hがオフのとき、リセット信号RSTがオフからオンに立ち上がってからデッドタイムTdeadだけ遅れてオンになる（時刻ｔ１７，ｔ１ｆ）。一方、駆動信号PWM2Hがオンのとき、リセット信号RSTがオフからオンに立ち上がるタイミングでオフになる（時刻ｔ１２，ｔ１ａ）。駆動信号PWM2Lは、駆動信号PWM2Lがオフのとき、リセット信号RSTがオンからオフに立ち下がってからデッドタイムTdeadだけ遅れてオンになる（時刻ｔ１３，ｔ１ｂ）。一方、駆動信号PWM2Lがオンのとき、リセット信号RSTがオフからオンに立ち上がるタイミングでオフになる（時刻ｔ１６，ｔ１ｅ）。
【００３１】
電流検出信号Idetectは、駆動信号PWM1Hまたは駆動信号PWM1Lがオフからオンに立ち上がると検出し始め（時刻ｔ１１，ｔ１５，ｔ１９，ｔ１ｄ）、電流検出信号Idetectの信号値が電流参照信号Irefに達すると検出を終える（時刻ｔ１２，ｔ１６，ｔ１ａ，ｔ１ｅ）。すなわちリセット信号生成手段６はIdetect＝Irefになるとリセット信号RSTをオフからオンに立ち上げる。このリセット信号RSTをオンからオフに立ち下げるのは、基準信号CLK2がオフからオンに立ち上がるタイミングである。
【００３２】
図４には、スロープ補償手段９で行われるデジタル演算によるスロープ補償の原理を示す。図４の関係に基づいて、電流参照信号Iref、スロープ補償信号Vslope、差分値Vdiff、オン時間Ton、オフ時間Toffは、次に示す各式の通りである。なお式中、トランスＴｒの巻数比を「ｎ」とし、トランスＴｒの励磁インダクタンスを「Ｌｍ」とし、リアクトルＬのインダクタンスを「Ｌｃ」とし、デューティ比Dutyを「Ｄ」とする。
【００３３】
【数１】
0005632885.tif 000002
【００３４】
電流初期値Isttは、制御周期Tctrlごとにサンプリングが行われ、制御周期Tctrlの先頭（信号の立ち上がり時；時刻ｔ２０，ｔ２３）で取得される。図中、電流初期値Isttの取得時を丸印で示す。図１に示すフルブリッジ方式のスイッチング手段１では、スイッチング周期Tswにつき２回のサンプリングを行う（図５を参照）。点線で示す仮想スロープIslopeは、電流参照信号Irefの先頭における値（すなわち誤差信号Verrorと同値；Iref＝Verror）から減少する直線である。当該直線は、電流検出信号Idetectの信号値が電流参照信号Irefの信号値に達する点（Iref＝Verror−Vslope）を通る（時刻ｔ２２，ｔ２５）。
【００３５】
上記式（２）に示すスロープ補償信号Vslopeの演算式における電圧に係る項は、当該制御周期Tctrl以前に生成しても良い。このようにすれば、制御周期Tctrlの先頭における電流初期値Isttの取得から電流参照信号Irefの更新を完了するまでに要する時間を短縮でき、より高周波なスイッチング動作に対応できる。
【００３６】
本発明は、デューティ比DutyがＤ＜０．５（５０％）の条件下では、原理的に低調波発振が発生しないことに着眼している。この着眼点について、図５を参照しながら説明する。図５のタイミングチャートには、各種信号の経時的変化をスイッチング周期Tswの２周期（時刻ｔ３０〜ｔ３ａと時刻ｔ３ａ〜ｔ３ｉ）分だけ示す。上から順番に、電流参照信号Iref、電流検出信号Idetect、スロープ補償手段９の演算処理、基準信号CLK1、基準信号CLK2の各変化を示す。スロープ補償手段９の演算処理には、電流初期値Isttの取得、スロープ補償信号Vslopeの演算、更新処理、出力電圧値Voutの取得、入力電圧値Vinの取得、誤差信号VerrorおよびVout/Vinの演算などがあり、凡例に示すハッチングを付す。
【００３７】
図５において、基準信号CLK2（具体的には立ち上がり）に基づいて、当該制御周期Tctrlの先頭でスロープ補償信号Vslopeを無効化し（時刻ｔ３０，ｔ３５，ｔ３ａ，ｔ３ｅ）、電流参照信号Irefを誤差信号Verrorとする（時刻ｔ３１，ｔ３６，ｔ３ｂ，ｔ３ｆ）。このように制御すれば、当該制御周期Tctrl内のスロープ演算期間Tcalcにおいても適切に電圧制御を行うことができる。
【００３８】
上述した制御を行うことによって、図１１に示すように出力可能なデューティ比Duty（＝nVout/Vin）を拡大できる。すなわち図１１の網ハッチングで示す領域内でも電圧制御を行えるので、入出力電圧範囲が矢印Ｄｅで示すように拡大する。したがって、広い入出力電圧範囲に対応することが可能となる。なお図１１の縦軸として示すデューティ比Dutyは、０（０％）から１．０（１００％）を用いている。ただし、上限デューティ比ＤＨからデューティ比Dutyが１．０までの領域はデッドタイムTdeadにより拡大できない。同様に、下限デューティ比ＤＬからデューティ比Dutyが０までの領域はデューティ比の制限を受けるために拡大できない。
【００３９】
また、スロープ補償信号Vslopeの演算完了時から電流参照信号Irefの更新完了時までを「Tref」で示す（時刻ｔ３３〜ｔ３４やTrefで示す期間）。すなわち、制御周期Tctrl内では電流参照信号Irefの更新を行う。このように制御すれば、入力電圧値Vinや負荷Ｚの変動により電流検出信号Idetectに変化が生じた場合においても、速やかにデューティ比Dutyを収束させ、電力変換装置の動作を安定化させることができる。
【００４０】
スロープ補償信号Vslopeを反映した電流参照信号Irefの更新は、当該スロープ補償信号Vslopeの演算完了後からデューティ比Dutyが０．５（５０％）のタイミングになるまでに行う。図中では、制御周期Tctrlの半周期を「Thalf」で示す（時刻ｔ３２〜ｔ３４，時刻ｔ３７〜ｔ３８，時刻ｔ３ｃ〜ｔ３ｄ，時刻ｔ３ｇ〜ｔ３ｈ）。このように制御すれば、デューティ比Dutyが０．５（５０％）を超える動作条件において確実に低調波発振を防止できる。その際、基準信号CLK2に基づいて更新タイミングを固定しておけば、演算時間のばらつきによるデューティ比Dutyの変動を抑制でき、より安定して動作させることができる。
【００４１】
上述した第１実施形態によれば、以下に示す各効果を得ることができる。
【００４２】
（１）電力変換装置において、基準信号CLK1，CLK2に基づく当該制御周期Tctrlのスロープ補償信号Vslopeを演算するスロープ演算期間Tcalc内は、スロープ補償手段９は当該制御周期Tctrl以前に演算したスロープ補償信号Vslopeを無効化し、リセット信号生成手段６は誤差信号Verrorを電流指令Ioderとして電流検出信号Idetectと比較しリセット信号RSTを生成する構成とした（図１，図５を参照）。この構成によれば、スロープ演算期間Tcalc内では、スロープ補償信号Vslopeを無効化するとともに、誤差信号Verrorに基づいてリセット信号RSTを生成する。当該制御周期Tctrl以前に演算したスロープ補償信号Vslopeを無効化するので、デューティ比Dutyにかかわらず、確実に低調波発振を防止することができ、デジタル処理による電流モード制御での入出力電圧範囲が拡大する。また、デジタル処理による電流モードでオン時間Tonにかかわらず制御可能であり、コストを低く抑えられ、体格を小さく抑えられる。
【００４３】
（２ａ）リセット信号生成手段６は、基準信号CLK1，CLK2に基づいて、スロープ補償信号Vslopeを無効化する構成とした（図５を参照）。この構成によれば、スロープ補償信号Vslopeを基準信号CLK1，CLK2やリセット信号RSTに基づいて無効化するので、デューティ比Dutyにかかわらず、より確実に低調波発振を防止することができる。
【００４４】
（７）スロープ補償手段９は、基準信号CLK1，CLK2に基づく当該制御周期Tctrl毎に電流検出信号Idetectをサンプリングし、スロープ補償信号Vslopeを演算する構成とした（図５を参照）。この構成によれば、電流検出信号Idetectがサンプリングされるごとにスロープ補償信号Vslopeが演算されるので、デジタル処理による電流モード制御での入出力電圧範囲がより確実に拡大する。
【００４５】
（８）スイッチング手段１はフルブリッジ方式であり、スロープ補償手段９は少なくともスイッチング周期Tswの半周期（Thalf）毎に電流検出信号Idetectをサンプリングする構成とした（図５を参照）。この構成によれば、スイッチング周期Tswの半周期（Thalf）毎にスロープ補償信号Vslopeが演算されるので、デジタル処理による電流モード制御での入出力電圧範囲がより確実に拡大する。
【００４６】
（９）スロープ補償手段９は、少なくとも当該制御周期Tctrl以前に誤差信号Verror、入力電圧値Vin、出力電圧値Voutのいずれかを取得し、当該制御周期Tctrlにおいてスロープ補償信号Vslopeを演算する構成とした（図５を参照）。この構成によれば、誤差信号Verror、入力電圧値Vin、出力電圧値Voutのいずれかに基づいてスロープ補償信号Vslopeが演算されるので、デジタル処理による電流モード制御での入出力電圧範囲がより確実に拡大する。
【００４７】
（１０）電力変換装置（スイッチング手段１および制御装置２０）は、車両CARに搭載される構成とした（図１を参照）。この構成によれば、デジタル処理による電流モードでオン時間Tonにかかわらず制御可能であり、コストを低く抑えられ、体格を小さく抑えられる電力変換装置を備える車両CARを提供することができる。
【００４８】
〔第２実施形態〕
第２実施形態は、基準信号またはリセット信号に基づいてスロープ補償信号を無効化する例であって、図６〜図８，図１１を参照しながら説明する。なお、電力変換装置（スイッチング手段１および制御装置２０）の構成等は第１実施形態と同様であり、図示および説明を簡単にするために第２実施形態では第１実施形態と異なる点について説明する。よって第１実施形態で用いた要素と同一の要素には同一の符号を付して説明を省略する。
【００４９】
図６に示す構成例が図１に示す構成例と相違するのは、リセット信号生成手段６が出力するリセット信号RSTをスロープ補償手段９にも入力する点である。すなわちスロープ補償手段９は、基準信号CLK2またはリセット信号RSTに基づいて、スロープ補償信号Vslopeを無効化する構成である。
【００５０】
図７には、リセット信号生成手段６の具体的な構成例を示す。このリセット信号生成手段６は、加減器６ａ、Ｄ／Ａコンバータ６ｂ、演算増幅器６ｅ、フリップフロップ６ｆなどを有する。加減器６ａは、誤差信号Verrorからスロープ補償信号Vslopeを差し引いた電流参照信号Iref（＝Verror−Vslope）を出力する。スロープ補償信号Vslopeが無いとき、電流参照信号Irefは誤差信号Verrorに等しい（Iref＝Verror）。Ｄ／Ａコンバータ６ｂは、デジタル信号の電流参照信号Irefをアナログ信号に変換して出力する。演算増幅器６ｅは、電流検出信号Idetectと電流参照信号Irefとの差分値（Idetect−Iref）を演算し出力する。フリップフロップ６ｆには「Ｓ−Ｒフリップフロップ」を適用する。このフリップフロップ６ｆは、基準信号CLK2をリセット端子Ｒに入力し、演算増幅器６ｅから出力される差分値をセット端子Ｓに入力し、結果を出力端子Ｑからリセット信号RSTとして出力する。よって、演算増幅器６ｅから出力される差分値が閾値を超える（ハイになる）とリセット信号RSTをオンにして出力し、基準信号CLK2がオンになるとリセット信号RSTをオフにして出力する。
【００５１】
上記リセット信号生成手段６の構成によれば、基準信号CLK2に基づいて電流参照信号Irefを第一の電流指令（Verror）に更新し、当該制御周期Tctrlのスロープ演算期間Tcalc内は誤差信号Verrorを保持し、スロープ演算期間Tcalc外は第二の電流指令（Verror−Vslope）に更新する。第二の電流指令に更新するタイミングを、当該制御周期Tctrlのスロープ演算期間Tcalc外からデューティ比Dutyが０．５（５０％）になるタイミングまでの期間とする。また第一の電流指令から第二の電流指令への更新を、基準信号CLK1，CLK2に基づく一定のタイミングとする。このように制御すると、制御周期Tctrlの先頭までに確実にスロープ補償信号Vslopeを無効化することができる。この点について図８を参照しながら説明する。
【００５２】
図８のタイミングチャートには、各種信号の経時的変化をスイッチング周期Tswの２周期（時刻ｔ４０〜ｔ４ａと時刻ｔ４ａ〜ｔ４ｋ）分だけ示す。上から順番に、電流参照信号Iref、電流検出信号Idetect、スロープ補償手段９の演算処理、基準信号CLK1、基準信号CLK2、リセット信号RSTの各変化を示す。スロープ補償手段９の演算処理については図５と同様であり、凡例に示すハッチングも同じである。
【００５３】
図８において、基準信号CLK2またはリセット信号RST（具体的には立ち上がり）に基づいて、当該制御周期Tctrlの先頭でスロープ補償信号Vslopeを無効化し（時刻ｔ４０，ｔ４５，ｔ４ａ，ｔ４ｆ）、電流参照信号Irefを誤差信号Verrorとする（時刻ｔ４４，ｔ４９，ｔ４ｅ，ｔ４ｊ）。このように制御すれば、当該制御周期Tctrl内のスロープ演算期間Tcalcにおいても適切に電圧制御を行うことができる。よって第１実施形態と同様に、出力可能なデューティ比Duty（＝nVout/Vin）を拡大できる（図１１の網ハッチングを参照）。したがって、広い入出力電圧範囲に対応することが可能となる。
【００５４】
また、スロープ補償信号Vslopeの演算完了時から電流参照信号Irefの更新完了時までを「Tref」で示す（図８のTrefで示す期間）。すなわち、制御周期Tctrl内では電流参照信号Irefの更新を行う。このように制御すれば、入力電圧値Vinや負荷Ｚの変動により電流検出信号Idetectに変化が生じた場合においても、速やかにデューティ比Dutyを収束させ、電力変換装置の動作を安定化させることができる。
【００５５】
スロープ補償信号Vslopeを反映した電流参照信号Irefの更新は、当該スロープ補償信号Vslopeの演算完了後からデューティ比Dutyが０．５（５０％）のタイミングになるまでに行う。第１実施形態と同様に、スロープ演算期間Tcalcと、制御周期Tctrlの半周期「Thalf」とを示す。このように制御すれば、デューティ比Dutyが０．５（５０％）を超える動作条件において確実に低調波発振を防止できる。その際、基準信号CLK2に基づいて更新タイミングを固定しておけば、演算時間のばらつきによるデューティ比Dutyの変動を抑制でき、より安定して動作させることができる。
【００５６】
上述した第２実施形態によれば、以下に示す各効果を得ることができる。なお、電力変換装置の構成については第１実施形態と同様である。よって、無効化する信号が異なる（２ａ）を除いて、第１実施形態と同様の作用効果を得ることができる。
【００５７】
（２ｂ）リセット信号生成手段６は、基準信号CLK2またはリセット信号RSTに基づいて、スロープ補償信号Vslopeを無効化する構成とした（図６〜図８を参照）。この構成によれば、スロープ補償信号Vslopeを基準信号CLK2やリセット信号RSTに基づいて無効化するので、デューティ比Dutyにかかわらず、より確実に低調波発振を防止することができる。
【００５８】
（３）リセット信号生成手段６は、誤差信号Verrorを第一の電流指令とし、誤差信号Verrorからスロープ補償信号Vslopeを差し引いた信号を第二の電流指令とし、基準信号CLK2またはリセット信号RSTに基づいて電流指令Ioderを第一の電流指令に更新し、当該制御周期Tctrlのスロープ演算期間Tcalc内は第一の電流指令を保持し、スロープ演算期間Tcalc外は第二の電流指令に更新する構成とした（図８を参照）。この構成によれば、第一の電流指令と第二の電流指令とが適時に更新されるので、デジタル処理による電流モード制御での入出力電圧範囲をより確実に拡大できる。
【００５９】
（５ａ）リセット信号生成手段６は、第二の電流指令に更新するタイミングを、当該制御周期Tctrlのスロープ演算期間Tcalc外からデューティ比Dutyが０．５（５０％）になるタイミングまでの期間とする構成とした（図８を参照）。この構成によれば、スロープ補償信号Vslopeをデューティ比Dutyが０．５になるタイミングまでの期間内に第二の電流指令に更新するので、デューティ比Dutyにかかわらず、さらに確実に低調波発振を防止することができる。
【００６０】
（６ａ）リセット信号生成手段６は、第一の電流指令から第二の電流指令への更新を、基準信号CLK2に基づく一定のタイミングとする構成とした（図８を参照）。この構成によれば、第一の電流指令と第二の電流指令との更新は一定のタイミングで行われるので、デジタル処理による電流モード制御での入出力電圧範囲をより確実に拡大できる。
【００６１】
〔第３実施形態〕
第３実施形態は、第２実施形態と同様に、基準信号またはリセット信号に基づいてスロープ補償信号を無効化する例であって、図９〜図１１を参照しながら説明する。なお、電力変換装置の構成等は第２実施形態と同様であり、図示および説明を簡単にするために第３実施形態では第１実施形態および第２実施形態と異なる点について説明する。よって第１実施形態および第２実施形態で用いた要素と同一の要素には同一の符号を付して説明を省略する。
【００６２】
図９には、図７に代わるリセット信号生成手段６の具体的な構成例を示す。第２実施形態では誤差信号Verrorからスロープ補償信号Vslopeを差し引くことでスロープ補償処理を行っているのに対し、第３実施形態では電流検出信号Idetectにスロープ補償信号Vslopeを加算する構成である点で相違する。
【００６３】
図９に示すリセット信号生成手段６は、Ｄ／Ａコンバータ６ｂ，６ｃ、加算器６ｄ、演算増幅器６ｅ、フリップフロップ６ｆなどを有する。Ｄ／Ａコンバータ６ｃは、Ｄ／Ａコンバータ６ｂと同様に、デジタル信号の電流参照信号Irefをアナログ信号に変換して出力する。加算器６ｄは、アナログ信号に変換された電流参照信号Irefと、電流検出信号Idetectとを加算し出力する。演算増幅器６ｅは、アナログ信号に変換された誤差信号Verrorと、加算器６ｄの出力信号（Iref＋Idetect）との差分値（Iref＋Idetect−Verror）を演算し出力する。
【００６４】
上記リセット信号生成手段６の構成によれば、電流指令Ioderを誤差信号Verrorとし、電流検出信号Idetectを第一の比較信号とし、電流検出信号Idetectにスロープ補償信号Vslopeを加算した信号（Idetect＋Vslope）を第二の比較信号とし、基準信号CLK2またはリセット信号RSTに基づいて比較信号を第一の比較信号（Idetect）に更新し、当該制御周期Tctrlのスロープ演算期間Tcalc内は第一の比較信号（Idetect）を保持し、スロープ演算期間Tcalc外は第二の比較信号（Idetect＋Vslope）に更新する。第二の比較信号に更新するタイミングを、当該制御周期Tctrlのスロープ演算期間Tcalc外からデューティ比Dutyが０．５（５０％）になるタイミングまでの期間とする。第一の比較信号から第二の比較信号への更新を、基準信号CLK1，CLK2に基づく一定のタイミングとする。このように制御すると、制御周期Tctrlの先頭までに確実にスロープ補償信号Vslopeを無効化することができる。この点について図１０を参照しながら説明する。
【００６５】
図１０のタイミングチャートには、図８と同様に、各種信号の経時的変化をスイッチング周期Tswの２周期（時刻ｔ５０〜ｔ５８と時刻ｔ５８〜ｔ５ｈ）分だけ示す。ただし、電流検出信号Idetectはスロープ補償信号Vslopeが加算された変化を示す。
【００６６】
図１０において、電流参照信号Irefは一定値を維持する。基準信号CLK2またはリセット信号RST（具体的には立ち上がり）に基づいて、当該制御周期Tctrlの先頭でスロープ補償信号Vslopeを無効化する（時刻ｔ５０，ｔ５４，ｔ５８，ｔ５ｃ，ｔ５ｇ）。また、図８と同様に、スロープ補償信号Vslopeの演算完了時から電流参照信号Irefの更新完了時までを「Tref」で示す。スロープ補償信号Vslopeを反映した電流参照信号Irefの更新は、当該スロープ補償信号Vslopeの演算完了後からデューティ比Dutyが０．５（５０％）のタイミングになるまでに行う。
【００６７】
上述した第３実施形態によれば、以下に示す各効果を得ることができる。なお、電力変換装置の構成については第１実施形態と同様である。よって無効化する信号が異なる（２ａ）を除いて、第１実施形態および第２実施形態と同様の作用効果を得ることができる。
【００６８】
（４）リセット信号生成手段６は、電流指令Ioderを誤差信号Verrorとし、電流検出信号Idetectを第一の比較信号とし、電流検出信号Idetectにスロープ補償信号Vslopeを加算した信号を第二の比較信号とし、基準信号CLK2またはリセット信号RSTに基づいて比較信号Compを第一の比較信号に更新し、当該制御周期Tctrlのスロープ演算期間Tcalc内は第一の比較信号を保持し、スロープ演算期間Tcalc外は第二の比較信号に更新する構成とした（図９，図１０を参照）。この構成によれば、第一の比較信号と第二の比較信号とが適時に更新されるので、デジタル処理による電流モード制御での入出力電圧範囲をより確実に拡大できる。
【００６９】
（５）リセット信号生成手段６は、第二の比較信号に更新するタイミングを、当該制御周期Tctrlのスロープ演算期間Tcalc外からデューティ比Dutyが０．５（５０％）になるタイミングまでの期間とする構成とした（図１０を参照）。この構成によれば、スロープ補償信号Vslopeをデューティ比Dutyが０．５になるタイミングまでの期間内に第二の比較信号に更新するので、デューティ比Dutyにかかわらず、さらに確実に低調波発振を防止することができる。
【００７０】
（６ｂ）リセット信号生成手段６は、第一の比較信号から第二の比較信号への更新を、基準信号CLK2に基づく一定のタイミングとする構成とした（図１０を参照）。この構成によれば、第一の比較信号と第二の比較信号との更新は一定のタイミングで行われるので、デジタル処理による電流モード制御での入出力電圧範囲をより確実に拡大できる。
【００７１】
〔他の実施の形態〕
以上では本発明を実施するための形態について第１実施形態〜第３実施形態に従って説明したが、本発明は当該形態に何ら限定されるものではない。言い換えれば、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施することもできる。例えば、次に示す各形態を実現してもよい。
【００７２】
上述した第１実施形態〜第３実施形態では、ＤＣ−ＤＣコンバータとして構成されるスイッチング手段１に適用する構成とした（図２，図６を参照）。この形態に代えて、単相または複数相のインバータとして構成されるスイッチング手段１に適用する構成としてもよい。例えば、単相インバータでは、トランスＴｒ、整流回路（ダイオードＤ１，Ｄ２）、平滑化回路（リアクトルＬおよびコンデンサＣ）などが不要となる。複数相インバータでは、スイッチングモジュール１０，１１，１２，１３を一相として、同等の回路を複数相（例えば３相や６相等）備えてもよい。また、相数分の上アーム（スイッチングモジュール１０またはスイッチングモジュール１２に相当する）と下アーム（スイッチングモジュール１１またはスイッチングモジュール１４に相当する）とを備えてもよい。スイッチングのタイミングや周波数が相違するに過ぎないので、第１実施形態〜第３実施形態と同様の作用効果を得ることができる。
【００７３】
上述した第１実施形態〜第３実施形態では、直流電圧（直流電力）を交流電圧（交流電力）に変換する電力変換部には、スイッチングモジュール１０，１１，１２，１３を用いてフルブリッジで構成した（図２，図６を参照）。この形態に代えて、スイッチングモジュールの数を少なくして構成してもよい。例えば、ハーフブリッジで構成してもよく、プッシュプルで構成してもよい。また、シングルフォワード方式やフライバック方式などを複数（例えば２つや４つ等）用い、トランスＴｒの一次端子に接続する構成としてもよい。スイッチングモジュールの構成や、トランスＴｒの一次端子に接続する構成が相違するに過ぎないので、第１実施形態〜第３実施形態と同様の作用効果を得ることができる。
【００７４】
上述した第１実施形態〜第３実施形態では、スイッチング手段１の入力側で電流（電流検出信号Idetect）を検出する構成とした（図２，図６を参照）。この形態に代えて、トランスＴｒを流れる電流（一次側であると二次側であるとを問わない）を検出する構成としてもよく、リアクトルＬを流れる電流を検出する構成としてもよい。電流の検出位置に応じて電流初期値Isttを設定すればよい。電流の検出位置が相違するに過ぎないので、第１実施形態〜第３実施形態と同様の作用効果を得ることができる。
【００７５】
上述した第１実施形態〜第３実施形態では、二次側に中間タップを有する降圧絶縁型のトランスＴｒを用いる構成とした（図２，図６を参照）。この形態に代えて、二次側に中間タップを有しないトランスを用いる構成としてもよく、昇圧絶縁型のトランスを用いる構成としてもよい。二次側に中間タップを有しないトランスを用いる場合には、ダイオードブリッジを用いた全波整流してもよく、半波整流してもよい。いずれの構成にせよトランスの形態が相違するに過ぎないので、第１実施形態〜第３実施形態と同様の作用効果を得ることができる。
【００７６】
上述した第１実施形態〜第３実施形態では、スイッチングモジュール１０，１１，１２，１３は正論理で駆動する構成とした（図３を参照）。この形態に代えて、負論理で駆動する構成としてもよい。論理動作の相違に過ぎないので、第１実施形態〜第３実施形態と同様の作用効果を得ることができる。
【００７７】
上述した第１実施形態〜第３実施形態では、平滑化回路としてリアクトルＬとコンデンサＣとからなるＬＣ回路を適用した（図２，図６を参照）。この形態に代えて（あるいは加えて）、他の構成からなる平滑化回路を適用してもよい。例えば、抵抗器とコンデンサとからなるＲＣ回路や、オペアンプを用いたアクティブローパスフィルタなどを用いてもよい。これらのようなアナログフィルタに限らず、ディジタルフィルタを用いてもよい。直流電圧の高周波成分を除去可能な平滑化回路であればなおよい。いずれの構成にせよ直流電圧の高周波成分を除去できるので、第１実施形態〜第３実施形態と同様の作用効果を得ることができる。
【００７８】
上述した第１実施形態〜第３実施形態では、スイッチングモジュール１０，１１，１２，１３にＮチャネルＭＯＳＦＥＴのスイッチング素子を用いる構成とした（図２，図６を参照）。この形態に代えて、他のスイッチング素子を用いる構成としてもよい。他のスイッチング素子には、例えばＦＥＴ（具体的にはＰチャネルＭＯＳＦＥＴ，ＪＦＥＴ，ＭＥＳＦＥＴ等）、ＩＧＢＴ、ＧＴＯ、パワートランジスタなどが該当する。いずれのスイッチング素子にせよ、直流電圧（入力電圧値Vin）を所望の交流電圧（出力電圧値Vout）に変換することできるので、第１実と同様の作用効果を得ることができる。
【符号の説明】
【００７９】
１  スイッチング手段（電力変換装置）
６  リセット信号生成手段
９  スロープ補償手段
２０  制御装置（電力変換装置）
CLK1，CLK2  基準信号
Duty  デューティ比
Idetect  電流検出信号
Ioder  電流指令
RST  リセット信号
Tcalc  スロープ演算期間
Tctrl  制御周期
Ton  オン時間
Verror  誤差信号
Vslope  スロープ補償信号
【図１】
0005632885.tif 000003
【図２】
0005632885.tif 000004
【図３】
0005632885.tif 000005
【図４】
0005632885.tif 000006
【図５】
0005632885.tif 000007
【図６】
0005632885.tif 000008
【図７】
0005632885.tif 000009
【図８】
0005632885.tif 000010
【図９】
0005632885.tif 000011
【図１０】
0005632885.tif 000012
【図１１】
0005632885.tif 000013
【図１２】
0005632885.tif 000014