(57)【特許請求の範囲】
【請求項１】
電力系統のアナログ信号よりも高い複数の周波数成分を有する高調波信号を発生させる高調波信号発生手段と、
前記電力系統からの各アナログ信号に、前記高調波信号を重畳して入力し、この入力信号をフィルタリングするアナログフィルタと、前記アナログフィルタの出力をディジタル信号に変換するアナログディジタル変換器とを備えた、複数のアナログディジタル変換手段と、
前記複数のアナログディジタル変換手段の出力からアナログディジタル変換の量子化誤差を圧縮するハードウェアディジタルフィルタと、サンプリングレートを低下する第１の周波数変換器とを備えて前記複数のアナログディジタル変換手段に共通に使用する共通ディジタルフィルタ演算手段と、
前記共通ディジタルフィルタ演算手段の出力から、フーリエ変換処理により前記重畳した複数の高調波信号の振幅値を算出し、該振幅値と予め定めた値との振幅偏差を監視し、前記振幅偏差に基づいて前記アナログフィルタを構成する回路素子のうち特性変動がある回路素子を特定する監視手段とを備える
ことを特徴とするディジタル保護制御装置。
【請求項２】
前記監視手段は、前記複数の周波数成分間の振幅偏差の大きさが、所定の値より小さい場合、前記アナログフィルタのゲイン出力の異常及び前記アナログディジタル変換器の異常のうちの少なくとも一方の異常と判定する
ことを特徴とする請求項１に記載のディジタル保護制御装置。
【請求項３】
前記監視手段は、前記複数の周波数成分間の振幅偏差の大きさが、所定の値より大きい場合、前記アナログフィルタの周波数特性が変動したと判定する
ことを特徴とする請求項１に記載のディジタル保護制御装置。
【請求項４】
前記アナログフィルタは、一次遅れ要素のローパス形アナログフィルタである
ことを特徴とする請求項１に記載のディジタル保護制御装置。
【請求項５】
前記第１の周波数変換器は、前記アナログディジタル変換手段の出力に対して、前記アナログディジタル変換周期よりも長い周期となるようにサンプリング周波数を低くしてサンプリングする
ことを特徴とする請求項１に記載のディジタル保護制御装置。
【請求項６】
前記監視手段は、所定時間ごとに前記振幅偏差を監視し、該振幅偏差から経時変化を算出し、該経時変化の過去の振幅偏差のデータから外挿演算により前記回路素子の劣化の予測を行う
ことを特徴とする請求項１に記載のディジタル保護制御装置。
【請求項７】
ディジタル保護制御装置における保護制御回路の回路素子の不具合の特定をする保護制御回路監視方法であって、
前記ディジタル保護制御装置は、高調波信号発生手段と、複数のアナログディジタル変換手段と、前記複数のアナログディジタル変換手段に共通に使用する共通ディジタルフィルタ演算手段と、監視手段とを備え、
前記高調波信号発生手段は、電力系統のアナログ信号よりも高い複数の周波数成分を有する高調波信号を発生し、
前記複数のアナログディジタル変換手段は、前記電力系統からの各アナログ信号に、前記高調波信号を重畳して入力し、この入力信号をアナログフィルタによりフィルタリングし、前記アナログフィルタの出力をディジタル信号に変換し、
前記共通ディジタルフィルタ演算手段は、前記複数のアナログディジタル変換手段の出力からアナログディジタル変換の量子化誤差を圧縮するとともに、サンプリングレートを低下し、
前記監視手段は、前記共通ディジタルフィルタ演算手段の出力から、フーリエ変換処理により前記重畳した複数の高調波信号の振幅値を算出し、該振幅値と予め定めた値との振幅偏差を監視し、前記振幅偏差に基づいて前記アナログフィルタを構成する回路素子のうち特性変動がある回路素子を特定する
ことを特徴とする保護制御回路監視方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル保護制御装置及び保護制御回路監視方法に係り、特にアナログ回路の不良検出を高精度に行うに好適なディジタル保護制御装置及び保護制御回路監視方法に関する。
【背景技術】
【０００２】
従来の技術は、例えば、特許文献１に記載されているように、複数のアナログ入力信号をマルチプレクサにて切替え、信号を多重化し、この多重化した信号を時分割に、１個のＡ／Ｄ変換器（アナログディジタル変換器）にてディジタル量に変換するディジタル形保護制御装置が提案され、変電所向けの保護装置には、ほぼ主流の構成として採用されている。
【０００３】
前記装置は、Ａ／Ｄ変換したデータをマイクロコンピュータなどのディジタル演算手段にて、予め定めたプログラムに基づき、ディジタル演算処理して系統事故の有無を検出し、遮断器に対して引き外し指令を発するものである。
【０００４】
このような保護制御装置において、アナログ入力部の回路監視として、例えば特許文献２に記載のように、一般的に適用されているアナログローパスフィルタの入力段に高調波を重畳し、該高調波成分の信号の大きさを検出し、フィルタの減衰特性の変動を監視するようにしている。
【０００５】
さらに、Ａ／Ｄ変換器の監視には、非特許文献１に記載のように電力系統から取込む入力信号とは別に、Ａ／Ｄ変換器に既知の基準直流電圧を印加する専用の入力チャンネルを設け、ディジタル変換後のデータをチェックし、精度監視する方式が標準的に採用されている。また、非特許文献２においても、高調波重畳監視及びＡ／Ｄ精度チェック方法についてその検出方法が記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−３３２０８３号公報
【特許文献２】特開２００３−３７９２８号公報
【非特許文献】
【０００７】
【非特許文献１】「第二世代ディジタルリレー」、電気協同研究、平成６年、第５０巻第１号
【非特許文献２】「ディジタル形保護継電器及び保護継電装置」、日本電気協会、平成１９年、電力用規格（Ｂ−４０２）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来のように複数のアナログ信号をマルチプレクサにより時分割に切替えて１個のＡ／Ｄ変換器にて変換する場合、Ａ／Ｄ変換精度を高精度に維持した上で、さらなる高速化を図るには限界があった。
【０００９】
すなわち、マルチプレクサを適用して、アナログ入力信号を多重化してＡ／Ｄ変換する方式では、マルチプレクサ切替え後の信号の過渡状態が安定する時間まで待つ必要があり、精度を確保してサンプリングを高速化することは相反することであり、おのずと限界があった。
【００１０】
Ａ／Ｄ変換を高速化できない理由は、信号線に浮遊容量が生成するため、マルチプレクサのＯＮ（オン）抵抗との関連による波形の鈍りが発生することが主原因である。また、マルチプレクサ切替え時にスイッチングノイズによる電圧変動が生じ、この変動が安定するまで時間がかかり、この時間を確保する必要があるため高速化できない。
【００１１】
従って、Ａ／Ｄ変換精度を確保するためには、Ａ／Ｄ変換する入力信号が安定するまで待つ必要があることから、従来方式ではＡ／Ｄ変換精度を確保した上で、より高速なサンプリングを実施することは困難であった。
【００１２】
この問題に対して、高速・高精度化に影響を与えるマルチプレクサによる信号切替手段を設けず、アナログ入力チャンネル毎にＡ／Ｄ変換手段を備え、並列にて構成し高速化を図ることが考えられる。
【００１３】
しかし、前記した従来の方式では、保護制御装置として必須なＡ／Ｄ変換精度チェックを実施するために、Ａ／Ｄ変換手段の数分だけ既知の監視用基準直流電圧を印加する専用の入力チャンネルを設ける必要があるため、入力信号と監視信号を切替える手段がＡ／Ｄ変換手段の数分だけ必要となる。従って、これらの機能を満たすためには回路を追加しなければならず、回路規模が大きくなると共に、切替制御が複雑になってしまうという課題がある。
【００１４】
本発明は、前記の課題を解決するための発明であって、高速サンプリングを実現しつつ簡素な構成で回路の不良監視が可能なディジタル保護制御装置及び保護制御回路監視方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
前記目的を達成するため、本発明のディジタル保護制御装置は、電力系統のアナログ交流電気量よりも高い複数の周波数成分を有する高調波信号を発生させる高調波信号発生手段（例えば、高調波信号発生部１００ａ）と、電力系統から取込まれた各アナログ交流電気量と高調波信号とを重畳した信号のフィルタ処理を行うアナログフィルタとアナログディジタル（Ａ／Ｄ）変換器とを備えた、複数のアナログディジタル変換手段（例えば、Ａ／Ｄ変換部１００ｂ）と、複数のアナログディジタル変換手段の出力をフィルタ処理する共通ディジタルフィルタ演算手段（例えば、共通ディジタルフィルタ演算部１００ｃ）と、共通ディジタルフィルタ演算手段の出力から、ディジタルフーリエ変換して重畳した複数の高調波信号成分の振幅値を算出し、算出した振幅値からゲインを求め、ゲイン変動の様相からアナログフィルタの部品劣化を特定する監視手段（例えば、監視演算処理部１００ｅ）を備えることを特徴とする。
【００１６】
監視手段は、アナログフィルタを代表とする入力回路において、回路素子の劣化により回路定数が変動し、回路特性定数が変化するのに着目し、ディジタルフーリエ変換により算出した複数の高調波成分の振幅値（ゲイン変動）から、重畳した複数の周波数での予め定めた基準値からの振幅偏差を求め、その変化の大きさ、方向性により、アナログ回路素子の劣化部位を特定する。
【００１７】
さらに、監視手段は、それぞれの監視レベルを異なったレベルにできるようにすることで、部品劣化による特性劣化が保護リレーに及ぼす影響度合いに応じた柔軟な判定ができる。すなわち、不必要な過剰検出を防止することが可能となる。
【発明の効果】
【００１８】
本発明によれば、高速サンプリングを実現しつつ簡素な構成で回路の不良監視ができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態のディジタル保護制御装置を示すブロック構成図である。
【図２】信号処理タイミング例を示す説明図である。
【図３】サンプリングによる折返し誤差防止用のアナログフィルタを示す回路構成図とその説明図である。
【図４】複数の周波数を含有した高調波信号を生成するための回路構成図及びその波形例である。
【図５】アナログフィルタの特性劣化モード例を示す説明図である。
【図６】複数の周波数に対するアナログフィルタのゲイン相対誤差例を示す説明図である。
【図７】ゲイン相対誤差に応じた特性劣化回路素子部位のマッピング例を示す説明図である。
【図８】本実施形態の信号処理フロー例を示す説明図である。
【図９】本実施形態のディジタルフィルタの構成例及び周波数−ゲイン特性例を示す説明図である。
【図１０】ＤＦＴのタイミング例を示す説明図である。
【図１１】ＤＦＴ演算の回転因子例を示す説明図である。
【図１２】本実施形態の監視演算処理部の処理例を示すフローチャートである。
【図１３】本実施形態を展開した予測保全の実施形態を示す説明図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について図面を参照して詳細に説明する。
図１は、本発明の実施形態のディジタル保護制御装置を示すブロック構成図である。図１において、本実施形態のディジタル保護制御装置は、電力系統からの複数の電圧・電流信号をフルスケールが±１０Ｖのアナログ電圧信号に変換する補助ＣＴ（ＡＵＸ ＣＴ）１ａ及び補助ＶＴ（ＡＵＸ ＶＴ）１ｂからなるアナログ入力部１００ｆ（アナログ入力手段）と、高調波信号発生部１００ａ（高調波信号発生手段）と、アナログディジタル変換部１００ｂ（アナログディジタル変換手段、Ａ／Ｄ変換手段）と、アプリケーションに依存しないＡ／Ｄ変換量子化誤差圧縮用の共通ディジタルフィルタ演算部１００ｃ（ディジタルフィルタ演算手段）と、低次高調波を除去するディジタルフィルタ演算機能を有した保護リレー演算処理部１００ｄ（保護リレー演算手段）と、重畳した高調波重畳信号成分を抽出し、アナログフィルタ回路及びＡ／Ｄ変換器の特性変動を監視する監視演算処理部１００ｅ（監視手段）とで構成する。
【００２１】
次に、それぞれの手段を構成する要素について説明する。
まず、高調波信号発生部１００ａは、予め定めた複数の高調波信号のデータを格納したデータメモリ１ｈ，１ｉ，１ｊと、該データを合成する合成回路１ｋと、合成したデータをアナログ信号に変換するＤ／Ａ変換器１ｌとで構成する。
【００２２】
アナログディジタル変換部１００ｂは、高調波重畳信号と電圧・電流信号とを加算する加算回路１ｃと、サンプリングによる折返し誤差防止用のアナログフィルタ１ｄと、アナログフィルタ１ｄの出力信号を全チャンネル同時刻にサンプリングするサンプルホールド回路１ｅ（Ｓ／Ｈ回路）と、Ｓ／Ｈしたアナログ信号をディジタル量に変換するＡ／Ｄ変換器１ｆと、Ａ／Ｄ変換された出力データを一時記憶するバッファメモリ（ＢＭ）１ｇで構成する。
【００２３】
共通ディジタルフィルタ演算部１００ｃは、バッファメモリ１ｇからデータを読出し、Ａ／Ｄ変換する周期に合わせて演算するハードウェアディジタルフィルタ１ｍと、必要に応じてダウンサンプリングする第１の周波数変換器１ｎと、ディシメーションした周期に合わせてデータを格納するメモリ１ｏとで構成する。
【００２４】
保護リレー演算処理部１００ｄは、メモリ１ｏからデータを読出し、低次高調波成分を除去するソフトウェアディジタルフィルタ１ｐと、一般的な保護演算周期である電気角３０°にダウンサンプリングする第２の周波数変換器１ｑと、保護／シーケンス（ＳＥＱ）演算器１ｒとで構成する。保護／シーケンス演算器１ｒでの演算結果は、例えば、引き外し回路を備える出力手段に出力され、対象とする系統保護用の遮断器に指令される。
【００２５】
監視演算処理部１００ｅは、メモリ１ｏに格納されたデータを読出し、ディジタルフーリエ変換するフーリエ変換部１ｓと、フーリエ変換したデータから特徴量を抽出する特徴抽出部１ｔと、該特徴量から判定レベルを設定する判定レベル設定部１ｕと、予め定めた比較値と比較判定する判定演算部１ｖと、判定結果から不良部位を特定する不良部位特定部１ｗとで構成する。
【００２６】
監視演算処理部１００ｅの不良部位特定部１ｗは、アナログフィルタ１ｄの抵抗、コンデンサの各素子の不良部位を特定し、特定情報を出力し、監視演算処理部１００ｅの判定演算部１ｖは、判定演算結果から、判定結果そのものの情報と、判定結果のトレンドを監視した情報を出力する。従って、監視演算処理部１００ｅは、正常／異常の判定結果と、トレンド監視するための判定演算データを出力できる。例えば、アナログフィルタ１ｄの特性劣化が生じた場合、装置外部に対して本装置が異常であることを通知するようにする。トレンド監視については、図１３を参照して後述する。
【００２７】
なお、保護リレー演算処理部１００ｄ、監視演算処理部１００ｅは、主として、演算処理プログラムをロードし、これらのプログラムをＣＰＵ（Central Processing Unit）で実行させて実現できる。
【００２８】
図２は、信号処理タイミング例を示す説明図である。図２を参照して、図１に示すブロック構成のタイミング動作例について説明する。図２において、図２（ａ）はＳ／Ｈ回路１ｅを動作させるためのサンプリング信号、図２（ｂ）はＡ／Ｄ変換器１ｆを動作させるためのＡ／Ｄ変換信号を示し、双方の信号は、第１のサンプリング周波数ｆｓ１で動作させる信号であり、同期したタイミングで各回路に供給する。なお、ｔ（０）、ｔ（１）などはサンプリング周波数ｆｓ２で動作するサンプリングポイントを示しており、（ｈ）で示すディジタルフィルタＤＦ１のディシメーション動作するタイミングを示すものである。例えば、１／ｆｓ１のサンプリング周期のｎ倍（整数倍）の周期に設定する。
【００２９】
図２（ｃ）は先頭チャンネル（＃１）から最終チャンネル（＃ｎ）のＡ／Ｄ変換器１ｆの動作を示すものであり、“Ｈ”（ハイレベル）の期間が変換動作を実施していることを表す。このようにＡ／Ｄ変換器１ｆは周期Δ１／ｆｓ１内に確実に変換動作を終了させるように動作させる必要がある。なお、図２には周期をΔ１／ｆｆｓ１で表記している。
【００３０】
図２（ｆ）はＡ／Ｄ変換した結果の変換データをバッファメモリ１ｇに書き込むためのメモリ書込信号を示す。この信号によるメモリ書込タイミングにおいても、前記したＳ／Ｈ及びＡ／Ｄ変換タイミングと同期させる。なお、メモリ書込みタイミングはＡ／Ｄ変換動作と同期しているが、Ａ／Ｄ変換動作後に書き込むためにタイミング差をつけている。図２（ｇ）はハードウェアディジタルフィルタ１ｍへの動作指令信号を示し、この信号も前記したＳ／Ｈ及びＡ／Ｄ変換タイミングと同期させる。
【００３１】
図２（ｈ）は先頭チャンネル（＃１）から最終チャンネル（＃ｎ）のハードウェアディジタルフィルタ１ｍの動作タイミング例を示す。このタイミングも前記したＳ／Ｈ及びＡ／Ｄ変換タイミングと同期させる。すなわち、図１に示したＳ／Ｈ回路１ｅからハードウェアディジタルフィルタ１ｍまでは時系列に全て同期したタイミングでサイクリックに繰返し動作させるように構成する。
【００３２】
図２（ｉ）はハードウェアディジタルフィルタ１ｍの出力を第２のサンプリング周波数ｆｓ２に第１の周波数変換器１ｎを用いてディシメーションしたタイミング例を示すものである。図２（ｊ）はソフトウェアディジタルフィルタ１ｐの動作を示す。この処理は、マイクロコントローラに代表されるソフトウエアで実施するため、時分割処理にて実施する。なお、ＤＦ１Ｔ（０−１）は時刻ｔ（０−１）から時刻ｔ（０）間にサンプリングしたデータを用いてＤＦＴ処理した結果を意味するものである。同様にＤＦ１Ｔ（０）は時刻ｔ（０）から時刻ｔ（１）間にサンプリングしたデータを用いてＤＦＴ処理した結果を意味するものである。
【００３３】
図２（ｋ）はソフトウェアディジタルフィルタ１ｐの出力データのタイミング例を示すものであり、第３のサンプリング周波数（ｆｓ３：一般的に電気角３０°）でディシメーションする。図２（ｌ）は保護／ＳＥＱ演算処理のタイミング例を示すものであり、この処理タイミングも一般的な電気角３０°で実行するように動作する。
【００３４】
本実施形態の構成では、以上示したタイミングで動作するものであり、一定周期で全ての演算を終了させるハードリアルタイム処理であり、かつ、それぞれの処理が完全に同期したタイミングで動作する。
【００３５】
図３は、サンプリングによる折返し誤差防止用のアナログフィルタを示す回路図とその説明図である。図３（ａ）を参照して、図１に示した、加算回路１ｃを含めたサンプリングによる折返し誤差防止用のアナログフィルタ１ｄの回路構成例を説明する。図３（ａ）において、アナログフィルタ１ｄは、抵抗３ａ，３ｂ，３ｃ，３ｄ、コンデンサ３ｅ、演算増幅器（オペアンプ）３ｆを含んで構成される。図３（ａ）に示すアナログフィルタ１ｄは、一次遅れ要素のローパスフィルタであり、高周波領域の信号を減衰させる。なお、抵抗３ａ，３ｂ，３ｃ，３ｄのそれぞれの抵抗値をＲ１、Ｒ２、Ｒ３、Ｒ４とし、コンデンサ３ｅのコンデンサ容量をＣ１とする。
【００３６】
本実施形態では、Ｓ／Ｈ及びＡ／Ｄ変換手段を並列にて構成する高速サンプリング対応で実施するために、サンプリングによる折返し周波数を系統信号に対して非常に高く設定し、系統信号に対して離れた周波数にすることが可能であるため、簡易な構成の一次遅れ要素のローパスフィルタで構成することが可能である。
【００３７】
また、本回路は電力系統から取込んだ信号と、アナログフィルタの特性劣化を検知するための高調波信号とを重畳するために該信号を加算する機能を有する。該アナログフィルタの高調波信号Ｖｆｎに対する伝達関数Ｇは下記の（１）式にて表すことができる。
【００３８】
Ｇ＝−（Ｒ３／Ｒ１）＊ω０／（ｓ＋ω０）          …（１）
但し、ω０＝１／（Ｒ３＊Ｃ１）
【００３９】
この回路構成の抵抗値Ｒ２は、監視できないが、抵抗３ａ（抵抗値Ｒ１）と抵抗３ｂ（抵抗値Ｒ２）を同一パッケージに実装した多連形のモジュール抵抗３ｇにて構成することで、特性劣化方向を同じ方向にすることができ、また、温度特性についても同じにすることが可能であり、代表して抵抗３ａを検出することで双方の特性劣化を検出することが可能であり、監視の盲点をなくすことが可能である。
【００４０】
図３（ｂ）は、図３（ａ）にて示した一次遅れ要素のローパスフィルタのゲイン−周波数特性例を示す。この図に示すように、電力系統の基本周波数ｆ１はゲインが１．０で減衰がなく、サンプリング周波数ｆｓの１／２以上の領域を減衰量Ｇ１／２ｆｓ以上を確保する。
【００４１】
また、図３（ｃ）には、一次遅れ要素のローパスフィルタを構成する各素子値の変動によりフィルタ特性であるゲイン特性及び周波数特性（遮断周波数）及びオフセット特性がどのように推移するかを纏めた表である。この表にあるように、構成素子の変動によりゲイン特性、周波数特性の変動がそれぞれ相違することが明らかである。なお、図３（Ｃ）中のＦＣとは、カットオフ周波数（遮断周波数）である。ケース９については、演算増幅器ＯＰが動作不良のケースを表しており、このケースでは一次遅れ要素のローパスフィルタそのものが動作せず、ゲイン特性、周波数特性、オフセット特性共に動作不良となる。このケースでは、完全な故障として扱うようにする。
【００４２】
図４は、複数の周波数を含有した高調波信号を生成するための回路構成図及びその波形例である。図４（ａ）は、それぞれ異なる周波数を有する単一の信号成分データ（Ｄ１〜Ｄ３）を格納するデータメモリ１ｈ，１i，１ｊから、それぞれのデータを同時刻に取込み、合成回路１ｋとして高調波用メモリ４ａに示す信号合成を実施し、Ｄ／Ａ変換器４ｂを用いてＤ／Ａ変換して複数の高調波を含有したアナログ信号を出力する構成例を示す。なお、Ｄ／Ａ変換器４ｂは図１に示すＤ／Ａ変換器１ｌに対応する。
【００４３】
また、図４（ｂ）は、Ｄ１〜Ｄ３を予め信号合成したデータを格納し、Ｄ／Ａ変換器４ｂにて複数の高調波を含有したアナログ信号を出力する波形例を示す。図４（ｂ）は３種の周波数成分を合成した合成波形例を示すものである。この信号を、アナログフィルタ１ｄ（図１参照）の前段に印加して重畳するように構成する。なお、ｆＤ１が複数の高調波のうちの最も低周波数の成分である。
【００４４】
図４（ｃ）は、高調波信号を電力系統から取込んだ信号に重畳した波形例を示す。このように、正弦波に図４（ｂ）に示したような高調波信号が重畳したような波形となる。なお、ｆ１は電力系統の基本周波数である。
【００４５】
図５は、アナログフィルタの特性劣化モード例を示す説明図である。図５を参照して、一次遅れ要素のローパスフィルタのゲイン−周波数特性の基本特性例及びフィルタの特性定数が変動した場合の変動した特性例について説明する。図５（ａ）をはじめとする図５において、特性３ｈは構成素子の変動がないオリジナルなゲイン−周波数特性例を示す。重畳監視する周波数ｆｎ１,ｆｎ２，ｆｎ３のゲインはそれぞれＧ０ｆｎ１、Ｇ０ｆｎ２、Ｇ０ｆｎ３である。
【００４６】
アナログフィルタ１ｄ（図１参照）の特性劣化モードには、図５（ｂ）から図５（ｅ）に示すモードがある。図５（ｂ）に示す特性５ａは、ゲインのみが大きい方向に変動した場合の特性例を示すものであり、周波数ｆｎ１，ｆｎ２，ｆｎ３のゲインはそれぞれＧ１ｆｎ１、Ｇ１ｆｎ２、Ｇ１ｆｎ３である。図５（ｃ）に示す特性５ｂは、ゲインのみが小さい方向に変動した場合の特性例を示すものであり、周波数ｆｎ１，ｆｎ２，ｆｎ３のゲインはそれぞれＧ２ｆｎ１、Ｇ２ｆｎ２、Ｇ２ｆｎ３である。図５（ｄ）に示す特性５ｃは、フィルタの遮断周波数が低周波側に変動したケースの特性例を示すものであり、周波数ｆｎ１，ｆｎ２，ｆｎ３のゲインはそれぞれＧ３ｆｎ１、Ｇ３ｆｎ２、Ｇ３ｆｎ３である。図５（ｅ）に示す特性５ｄは、フィルタの遮断周波数が高周波側に変動したケースの特性例を示すものであり、周波数ｆｎ１，ｆｎ２，ｆｎ３のゲインはそれぞれＧ４ｆｎ１、Ｇ４ｆｎ２、Ｇ４ｆｎ３である。
【００４７】
このように、構成素子値の変動により、それぞれアナログフィルタの特性変動が生じるが、フィルタ次数が一次遅れ要素であり、簡易な構成のため、回路のパラメータとなる回路素子が少なく、図５に示すようにゲイン特性の変動パターンの数を少なくすることができる。
【００４８】
図６は、複数の周波数に対するアナログフィルタのゲイン相対誤差例を示す説明図である。図６を参照して、一次遅れ要素のローパスフィルタの各素子の変動によりゲイン相対誤差ｅが周波数に対してどのように変化するかを説明する。なお、Δｅは、周波数ｆｎ１，ｆｎ２，ｆｎ３間におけるゲイン相対誤差の変化量である。
【００４９】
図６（ａ）において変動特性６ａは、重畳した高調波の周波数に関係なく、ある一定のゲイン相対誤差を有しており、各周波数での変動はない。この変動特性は、図３（ａ）の抵抗３ａに示す抵抗値Ｒ１が小さくなる方向に変動したケースである。
【００５０】
また、Ａ／Ｄ変換器１ｆ自体が変動しても、このような傾向になる可能性が高い。従って、この形態を検出することで、保護特性に過敏に影響がでる項目が検出できる。基本的に保護リレー演算は電力系統の基本波をベースにしているため、基本波の周波数（例えば、５０Ｈｚまたは６０Ｈｚ）に影響が出る項目は厳しく監視すべきである。
【００５１】
図６（ａ）において変動特性６ｂは、全体として、ゲイン相対誤差が正側にあり、かつ、周波数が高くなるにつれてゲイン相対誤差が大きくなり、ゲイン相対誤差の変化量がΔｅ１である。この変動特性は、図３（ａ）のコンデンサ３ｅに示すコンデンサ容量Ｃ１が小さくなる方向に変動したケースである。
【００５２】
図６（ａ）において変動特性６ｃは、全体として、ゲイン相対誤差が負側にあり、かつ、周波数が高くなるにつれてゲイン相対誤差が小さくなり、ゲイン相対誤差の変化量がΔｅ２である。この変動特性は、図３（ａ）の抵抗３ｃに示す抵抗値Ｒ３が小さくなる方向に変動したケースである。
【００５３】
図６（ｂ）において変動特性６ｆは、全体として、ゲイン相対誤差が正側にあり、かつ、周波数が高くなるにつれてゲイン相対誤差が小さくなり、ゲイン相対誤差の変化量がΔｅ３である。この変動特性は、図３（ａ）の抵抗３ｃに示す抵抗値Ｒ３が大きくなる方向に変動したケースである。
【００５４】
図６（ｂ）において変動特性６ｅは、全体として、ゲイン相対誤差が負側にあり、かつ、周波数が高くなるにつれてゲイン相対誤差が大きくなり、ゲイン相対誤差の変化量がΔｅ４である。この変動特性は、図３（ａ）のコンデンサ３ｅに示すコンデンサ容量Ｃ１が大きくなる方向に変動したケースである。
【００５５】
図６（ｂ）において変動特性６ｄは、重畳した高調波の周波数に関係なく、ある一定の誤差を有しており、各周波数での変動はない。この変動特性は、図３（ａ）の抵抗３ａに示す抵抗値Ｒ１が大きくなる方向に変動したケースまたはＡ／Ｄ変換器１ｆ自体が変動したケースである。
【００５６】
このように、複数の高調波成分を重畳することによって、フィルタを構成する素子の変動による影響を把握することが可能である。
【００５７】
また、Ａ／Ｄ変換精度チェックとフィルタの周波数特性とをそれぞれ、検出感度を異ならせることが可能なため、あえて、Ａ／Ｄ精度チェックのための特別な回路や切替回路が不要であることから回路の小形化とコンパクト化とが達成できると共に、高調波監視の過剰検出が防止できる。なお、単独の高調波重畳信号では、素子の変動傾向まで把握することは困難である。
【００５８】
図７は、ゲイン相対誤差に応じた特性劣化回路素子部位のマッピング例を示す説明図である。図７は、図６にて示した変動特性をゲイン相対誤差ｅとゲイン相対誤差ｅの変動Δεでの切り口でマッピングしたものである。
【００５９】
図７において、抵抗値Ｒ１及び抵抗値Ｒ２の変動に対しては、高調波信号の周波数によらずゲイン相対誤差の変動はなく、ゲイン相対誤差のみが変化する特徴がある。
【００６０】
また、抵抗値Ｒ３が大きくなる方向では、ゲイン相対誤差が正側になり、相対誤差の変動が負側になる特徴がある。抵抗値Ｒ３が小さくなる方向では、ゲイン相対誤差が負側になり、相対誤差の変動が正側になる特徴がある。なお、抵抗値Ｒ３が大きくなる方向の場合は図６の変動特性６ｆを示し、抵抗値Ｒ３が小さくなる方向の場合は変動特性６ｃを意味する。
【００６１】
さらに、コンデンサ容量Ｃ１が大きくなる方向に変動すると、ゲイン相対誤差が負側になり、また、ゲイン相対誤差の変動方向も負側になる特徴がある。コンデンサ容量Ｃ１が小さくなる方向に変動すると、ゲイン相対誤差が正側になり、また、ゲイン相対誤差の変動方向も正側になる特徴がある。なお、コンデンサ容量Ｃ１が大きくなる方向の場合は図６の変動特性６ｅを示し、コンデンサ容量Ｃ１が小さくなる方向の場合は変動特性６ｂを意味する。
【００６２】
このように、ゲイン相対誤差とゲイン相対誤差の変動を各高調波信号に対して求めると、それぞれ、どの構成素子がどのように変化しているかを把握することができる。これは重畳する高調波の周波数を複数にしたが故に可能となるものである。
【００６３】
図８は、本実施形態の信号処理フロー例を示す説明図である。図８を参照して、図１に示した全体構成及び図２に示したタイミング例の信号処理フローを説明する。なお、８ａ〜８ｆは、それぞれＡ／Ｄ変換器１ｆ、ハードウェアディジタルフィルタ１ｍ、第１の周波数変換器１ｎ、ソフトウェアディジタルフィルタ１ｐ、第２の周波数変換器１ｑ、保護／シーケンス演算器１ｒに対応する。
【００６４】
８ａ〜８ｂまでが、周期ΔＴＤＦ１（すなわち、サンプリング周波数ｆｓ１）、８ｃ〜８ｄまでが、周期ΔＴＤＦ２（すなわち、サンプリング周波数ｆｓ２）、８ｅ〜８ｆまでが周期ΔＴＤＦ３（ΔＴＲＹ）（すなわち、サンプリング周波数ｆｓ３）で動作するように構成している。詳細の説明は、重複するので割愛する。
【００６５】
図９は、本実施形態のディジタルフィルタの構成例及び周波数−ゲイン特性例を示す説明図である。図９（ａ）は、図８の８ｂにて示したディジタルフィルタＤＦ１の信号処理ブロック構成を示すものである。図９（ａ）は、Ａ／Ｄ変換量子化誤差を圧縮することを主目的に設置したディジタルフィルタＤＦ１の回路構成例を示すものであり、ディジタルフィルタＤＦ１は、１サンプル遅延回路９ａ、加算回路９ｂ、正規化回路９ｃから構成されている。回路としては、ｎサンプルの平均処理を実施する非巡回形（ＦＩＲ（Finite Impulse Response）形）の回路である。この領域では処理が高速なため、ハードウエアにて実施する必要があるので、比較的、回路規模が小さい非巡回形としている。
【００６６】
図９（ｂ）は、非巡回形フィルタのゲイン−周波数特性例を示すものであり、この特性図に表せるように、伝送零点ｆｚ１、ｆｚ２、…  を有した低域通過形（ローパス形）のフィルタ構成としている。このフィルタによる平均化処理により、高速サンプリング化によるノイズ圧縮効果を得ることができ、Ａ／Ｄ変換精度の向上が実現できる。
【００６７】
一方、図９（ｃ）は、図８の８ｄに示すディジタルフィルタＤＦ２の信号処理ブロック構成を示すものであり、マイクロコントローラなどに記憶されたソフトウエアをＣＰＵで実行することで実現可能である。このディジタルフィルタは、乗算器９ｅ〜９ｉと、１サンプル遅延回路９ｊと、加算回路９ｋとで構成される。本回路構成は図９（ｃ）に示した巡回形（ＩＩＲ（Infinite Impulse Response）形）に限らず、非巡回形（ＦＩＲ形）の構成においても実現できることはいうまでもない。
【００６８】
図９（ｄ）は、図９（ｃ）に示したディジタルフィルタのゲイン−周波数特性例を示す。この特性は保護リレー演算によって、特性を切り分けるために、種々の特性があるが、本実施形態ではバンドパス形としている。
【００６９】
図１０は、ＤＦＴのタイミング例を示す説明図である。図１０には、ＤＦＴ（Discrete Fourier Transformer）のタイミング例を示しており、周期１／ｆＤ１（Ｄ１の基本サイクル）毎にＤＦＴ演算を実行するものである。例えば、Ｄ１の信号周波数を６００Ｈｚとすると、Ｄ２を１２００Ｈｚ、Ｄ３を２４００Ｈｚとすることで、３つの高調波成分をＤＦＴ演算により求めることが可能である。
【００７０】
さらに、ＤＦＴ演算は図１のハードウェアディジタルフィルタ１ｍに示したように、その高速性の観点から、ソフトウエアではなく、専用のハードウエアで実行する方が良い。ＤＦＴ部１ｓの処理は、下記式にて表すことができる。すなわち、Ｎの複素数列ｆ０，ｆ１，・・・、ｆＮ−１に対して、ＤＦＴすることで、Ｎ個の複素数列Ｆ０，・・・，ＦＮ−１が得られる。
【００７１】
【数１】
0005587108.tif 000002
【００７２】
【数２】
0005587108.tif 000003
【００７３】
図１１は、ＤＦＴ演算の回転因子例を示す説明図である。（２）式にて示した回転因子Ｗの周期性を示すものである。すなわち、ｇ０がＷ０、ｇ１がＷ１、…、ｇ９５がＷ９５をそれぞれ対応する。このようにして、（２）式、（３）式から複数の高調波信号の成分を求めることができる。重畳した各高調波成分が抽出できれば、初期値に対する変動量を求め、その大きさ、極性及び周波数毎の変動特性から、どの部位の構成素子が変動しているかが容易にわかる。
【００７４】
次に、図１２を参照して監視演算処理部１００ｅの動作を詳細に説明する。
図１２は、本実施形態の監視演算処理部の処理例を示すフローチャートである。まず、監視演算処理部１００ｅは、処理１２ａにて共通ディジタルフィルタ演算部１００ｃの出力を格納したメモリ１ｏからデータを読み出し、処理１２ｂにてＤＦＴ演算を実施する。次に、処理１２ｃにて重畳した周波数ｆｎ１，ｆｎ２，ｆｎ３のゲインを算出し、処理１２ｄにて周波数ｆｎ１，ｆｎ２，ｆｎ３のゲイン誤差を算出し、処理１２ｅにて周波数ｆｎ１，ｆｎ２，ｆｎ３間のゲインの相対誤差（Δｅ）を算出する。
【００７５】
次に、監視演算処理部１００ｅは、処理１２ｆにて、ゲインの相対誤差（Δｅ）の大きさ、すなわち、｜Δｅ｜が予め定めた判定値ε１以下であるか否かの判定を行う。｜Δｅ｜が判定値ε１以下の場合（処理１２ｆ，Ｙｅｓ）、処理１２ｇに示す、周波数ｆｎ１のゲイン誤差と予め定めた設定値ε０との比較処理を行い、ε０より小さい場合（処理１２ｇ，Ｎｏ）、処理１２ｉの処理に移り、異常無しとして処理を終了する。処理１２ｇにおいて、判定値ε０以上の場合（処理１２ｇ，Ｙｅｓ）、処理１２ｈに移り、抵抗値Ｒ１，Ｒ２の変動、またはＡ／Ｄ変換精度が異常であることを特定する。
【００７６】
すなわち、監視演算処理部１００ｅ（監視手段）は、処理１２ｈにおいて、アナログフィルタ１ｄのゲイン出力の異常及びアナログディジタル変換器１ｅの異常のうちの少なくとも一方の異常であると特性する。
【００７７】
処理１２ｆにおいて、｜Δｅ｜が判定値ε１より大きい場合（処理１２ｆ，Ｎｏ）、処理１２ｊに移り、Δｅの周波数に対する誤差変動の傾きが正か否かを判定する。傾きが正の場合（処理１２ｊ，Ｙｅｓ）、処理１２ｋに移り、ゲイン誤差の極性を判定し、正であるならば（処理１２ｋ，正）、処理１２ｌに移りコンデンサ容量Ｃ１が小さくなる（容量が小さくなる）方向に劣化したことを特定し、処理１２ｑに進む。また、ゲイン誤差の極性が負の場合（処理１２ｋ，負）、処理１２ｍに移り、抵抗値Ｒ３が小さくなる方向に劣化したことを特定し、処理１２ｑに進む。
【００７８】
処理１２ｊにおいて、Δｅの周波数に対する誤差変動の傾きが負の場合（処理１２ｊ，Ｎｏ）、処理１２ｎに移り、前記と同様に、ゲイン誤差の極性を判定する。ゲイン誤差の極性が正の場合（処理１２ｎ，正）、処理１２ｏに移り、抵抗値Ｒ３が大きい方向に劣化したことを特定し、処理１２ｑに進む。ゲイン誤差の極性が負の場合（処理１２ｎ，負）、コンデンサ容量Ｃ１が大きくなる方向に変動していることを特定し、処理１２ｑに進む。
【００７９】
前記したように、処理１２ｆでゲインの相対誤差が予め設定した値ε１より大きい場合には、最終的には処理１２ｑに移り、高調波重畳監視異常として装置外部に警報信号を発報させる。
【００８０】
以上説明したように、系統信号に重畳させる複数の高調波信号におけるゲイン誤差及びゲイン相対誤差を検出することで、アナログフィルタを構成する回路素子の特性劣化状況が特定できる。
【００８１】
さらに、特性劣化状況が特定できることで、アナログフィルタ回路のＤＣゲインに影響を与えるパラメータと遮断周波数の変動に影響を与えるパラメータとが特定できる。すなわち、抵抗値Ｒ１，Ｒ２の変動時及びＡ／Ｄ変換精度異常時はＤＣゲインに影響を与え、抵抗値Ｒ３及びコンデンサ容量Ｃ１の変動時は遮断周波数の変動に影響を与える。
【００８２】
このことから、それぞれの素子の変動より、判定レベルを重み付けすることで回路動作に与える影響に対して重み付けすることが可能である。具体的には、抵抗値Ｒ１，Ｒ２の変動時及びＡ／Ｄ変換精度異常時はＤＣゲインに影響し、基本波に対しても直接影響があるため、監視精度を±５％相当にし、抵抗値Ｒ３及びコンデンサ容量Ｃ１の変動時は遮断周波数の変動に影響を与えるが、基本波に対しては、ＤＣゲインほど厳しくないため、例えば監視精度を±１０〜２０％にするというように重み付けすることが可能である。
【００８３】
当然ながら、検出した変動量の大きさではなく、その変動量が基本波に与える影響度合いから重み付けをすることで、不必要な過剰検出を防止できる効果がある。
【００８４】
さらに、本実施形態の目的でもある、Ａ／Ｄ変換精度チェックと高調波監視との検出レベルをそれぞれ異ならせることが可能であるため、あえて、特別にＡ／Ｄ変換精度チェック用の回路を設ける必要がなくなり、回路構成をシンプルにできる効果がある。
【００８５】
さらに、該検出データのトレンドから、将来の特性劣化を事前に把握するようにして、予防保全的に有効に活用できるようにすることは、本実施形態の一連の説明から容易に理解できるものである。
【００８６】
図１３は、本実施形態を展開した予測保全の実施形態を示す説明図である。図１３は、図１２に示したゲイン誤差ｅｇのトレンド例を示すものであり、このように過去のゲイン誤差ｅｇのトレンド波形１３ａから一般的に知られている、直線近似を用いた外挿処理演算により、将来の異常レベルを予測する。例えば、予測により、異常判定レベルを逸脱する時期を予め求めておくことで、予防保全に役立てることが可能である。
【００８７】
以上のように本実施形態をまとめると、下記の点を構成として有することで簡易な構成でＡ／Ｄ変換器１ｆの異常とアナログフィルタ１ｄの特性劣化を分別して監視することができる。
（１）マルチプレクサを削除し複数の入力チャンネル毎にＡ／Ｄ変換器を備える。
（２）入力フィルタ（例えば、アナログフィルタ１ｄ）に複数の周波数の高調波信号を重畳する。
（３）ディジタルフィルタを多段構成として、ハードウェアディジタルフィルタを２ｎ倍のオーバサンプリングで動作するように構成する。
（４）高調波重畳監視の信号周波数を基本サイクルとしてＤＦＴ演算する。
（５）予め定めたゲイン特性の変動量及び変動方向、複数の周波数に応じた変動方向より不良部位を特定する。
（６）不良部位に応じた監視レベルを設定し、過剰検出が無いように設定する。
【００８８】
本実施形態のディジタル保護制御装置は、複数の高調波信号を発生させる高調波信号発生部１００ａと、電力系統のアナログ交流電気量と高調波信号とを重畳して取込みフィルタ処理を行うアナログフィルタと該アナログフィルタの出力をディジタル電気量に変換するＡ／Ｄ変換器とを備えるアナログディジタル変換部１００ｂと、アナログディジタル変換部１００ｂの出力からアナログディジタル変換の量子化誤差を圧縮し、サンプリングレートを低下する共通ディジタルフィルタ演算部１００ｃと、ディジタルフーリエ変換して重畳された複数の高調波信号の振幅値を算出し、重畳した高調波毎の振幅値及び振幅値の変動量を算出し、該複数の振幅値より回路素子のうち特性変動がある回路素子を特定して異常検出を行う監視演算処理部１００ｅと、を備える。
【００８９】
本実施形態のディジタル保護制御装置によれば、高速サンプリング化によるノイズ圧縮効果による変換データの高精度化とＡ／Ｄ精度チェックと高調波重畳監視とを兼用することにより、回路の大幅な小形化と低コスト化が図れる。
【００９０】
また、サンプリングの高速化による時間軸分解能の高度化と高精度化とが同時に達成できると共に、サンプリング高速化によるアナログ入力フィルタのより一層の簡素化と故障率の低下及び特性安定化が図れる効果がある。
【００９１】
また、回路素子の劣化部位を精度良く切り分けすることができるため、本来の入力回路の特性への影響の度合いによって監視レベルを柔軟に設定することによって、不要な異常検出をすることがなくなる効果がある。
【符号の説明】
【００９２】
１ａ    入力変換器（補助ＣＴ）
１ｂ    入力変換器（補助ＶＴ）
１ｃ    加算回路
１ｄ    アナログフィルタ
１ｅ    サンプルホールド回路（Ｓ／Ｈ回路）
１ｆ，８ａ    アナログディジタル変換器（Ａ／Ｄ変換器）
１ｇ    バッファメモリ
１ｈ，１ｉ，１ｊ    データメモリ
１ｋ    合成回路
１ｌ    Ｄ／Ａ変換器
１ｍ，８ｂ    ハードウェアディジタルフィルタ（ＤＦ１）
１ｎ，８ｃ    第１の周波数変換器（ディシメーション１）
１ｏ    メモリ
１ｐ，８ｄ    ソフトウェアディジタルフィルタ（ＤＦ２）
１ｑ，８ｅ    第２の周波数変換器（ディシメーション２）
１ｒ，８ｆ    保護／シーケンス演算器
１ｓ    ＤＦＴ部（フーリエ変換部）
１ｔ    特徴抽出部
１ｕ    判定レベル設定部
１ｖ    判定演算部
１ｗ    不良部位特定部
３ａ，３ｂ，３ｃ，３ｄ    抵抗器
３ｅ    コンデンサ
３ｆ    演算増幅器（オペアンプ）
４ａ    高調波用メモリ
４ｂ    Ｄ／Ａ変換器
９ａ    １サンプル遅延素子（Ｄｅｌａｙ）
９ｂ    加算回路
９ｃ    正規化回路
９ｅ，９ｆ，９ｇ，９ｈ，９ｉ    乗算回路
９ｊ    １サンプル遅延素子（Ｄｅｌａｙ）
９ｋ    加算回路
１００ａ    高調波信号発生部（高調波信号発生手段）
１００ｂ    アナログディジタル変換部（アナログディジタル変換手段）
１００ｃ    共通ディジタルフィルタ演算部（ディジタルフィルタ演算手段）
１００ｄ    保護リレー演算処理部（保護リレー演算手段）
１００ｅ    監視演算処理部（監視手段）
１００ｆ    アナログ入力部（アナログ入力手段）
【図１】
0005587108.tif 000004
【図２】
0005587108.tif 000005
【図３】
0005587108.tif 000006
【図４】
0005587108.tif 000007
【図５】
0005587108.tif 000008
【図６】
0005587108.tif 000009
【図７】
0005587108.tif 000010
【図８】
0005587108.tif 000011
【図９】
0005587108.tif 000012
【図１０】
0005587108.tif 000013
【図１１】
0005587108.tif 000014
【図１２】
0005587108.tif 000015
【図１３】
0005587108.tif 000016