(57)【特許請求の範囲】
【請求項１】
所定の電圧の直流電源出力を第１周波数でスイッチングする第１スイッチング部と、
前記第１スイッチング部の出力を１次側に入力し、変換出力を２次側から取り出すトランス部と、
前記トランス部の２次側から取り出した変換出力を整流する整流部と、
前記整流部の変換出力の電圧を一定に保つために、前記第１スイッチング部にフィードバックをかけてスイッチングの制御を行うフィードバック部と
を備えたスイッチング電源部と、
前記スイッチング電源部から、前記第１周波数のｎ倍（ｎは２以上の整数）の第２周波数のクロック信号を取り出すフィルタ回路を備えた同期信号生成部と、
入力信号を帰還信号と比較する比較器と、
前記比較器の出力に基づき、前記整流部から供給される電源をスイッチングする第２スイッチング部と、
前記第２スイッチング部の出力を平滑して出力信号を取り出すフィルタ部と、
前記フィルタ部からの出力信号の位相を遅らせるとともに前記同期信号生成部からのクロック信号と合成して、前記帰還信号を生成する合成部と
を備え、前記出力信号のレベルが小さいときは、前記出力信号よりも前記クロック信号の方が相対的に強く作用した帰還信号が前記合成部から前記比較器に入力することにより前記第１周波数のｎ倍の周波数と略同じ第２周波数で発振し、前記出力信号のレベルが大きいときは、前記クロック信号よりも前記出力信号の方が相対的に強く作用した帰還信号が前記合成部から前記比較器に入力することにより自励発振するよう調整されたＤ級電力増幅部と
を備えることを特徴とするＤ級電力増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、Ｄ級電力増幅装置に関し、特にビートノイズを低減することができ、オーディオ信号の電力増幅を行うのに好適なＤ級電力増幅装置に関する。
【背景技術】
【０００２】
従来より、積分回路と、該積分回路の出力を入力とするコンパレータ（比較器）と、該コンパレータの出力で駆動されるスイッチング回路と、該スイッチング回路の出力側に接続されたローパスフィルタとを備え、該ローパスフィルタ出力から前記コンパレータへ第１の帰還回路を介して帰還をかけるとともに、前記ローパスフィルタ出力から前記積分回路入力へ第２の帰還回路を介して帰還をかける自励式Ｄ級増幅装置が知られている（特許文献１参照）。
【０００３】
また、スイッチング電源を使用したＤ級電力増幅装置として特許文献２に記載のものがある。これは、スイッチング電源でＤ級アンプ回路に電源を供給する場合、Ｄ級アンプ回路のスイッチング周波数ｆ１とスイッチング電源のスイッチング周波数ｆ２との差Δｆ＝ａｂｓ（ｆ１−ｆ２）がビートノイズとして発生し音質悪化をまねくことに鑑み、Ｄ級アンプ回路のスイッチング周波数とスイッチング電源のスイッチング周波数とを同期させることにより、ビートノイズを低減するものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特公昭６１−２１００７号公報
【特許文献２】特開２００６−６０５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献２のＤ級アンプ（デジタルアンプモジュール１００）のパルス変調器１２０は、ＰＷＭ発生用のループ回路内にクロックに同期したロジック回路（Ｄフリップフロップ１７４）が含まれる構成である（図３）。この構成では、ループ回路の途中にＤフリップフロップ１７４が挿入されているため、入力する同期クロックから外れた動作を行うことができない。
【０００６】
一般的に、上記特許文献１などに記載の従来の自励式Ｄ級アンプでは、出力レベルが大きくなると自励発振の周波数が低下し、それにより出力の全高調波歪（ＴＨＤ：Total Harmonic Distortion）を抑えるようになっている。一方、特許文献２の技術では、外部クロックから外れた動作を行うことができないので、大出力時に、出力から入力への負帰還量が低下してＴＨＤが悪化する。
【０００７】
また、特許文献２のＤフリップフロップ１７４に対しては、安定したクロックを供給する必要があるため、同期クロックの発生器としてＰＬＬ回路１７６が採用されている。ＰＬＬ回路は構成が複雑であり、全体としての回路規模が大きくなるという不都合がある。
【０００８】
この発明は、スイッチング電源を使用したＤ級電力増幅装置において、回路規模を大きくすることなく、ビートノイズを低減し、さらに出力レベルが大きいときのＴＨＤの悪化を防止することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に係るＤ級電力増幅装置は、所定の電圧の直流電源出力を第１周波数でスイッチングする第１スイッチング部と、前記第１スイッチング部の出力を１次側に入力し、変換出力を２次側から取り出すトランス部と、前記トランス部の２次側から取り出した変換出力を整流する整流部と、前記整流部の変換出力の電圧を一定に保つために、前記第１スイッチング部にフィードバックをかけてスイッチングの制御を行うフィードバック部とを備えたスイッチング電源部と、前記スイッチング電源部から、前記第１周波数のｎ倍（ｎは２以上の整数）の第２周波数のクロック信号を取り出すフィルタ回路を備えた同期信号生成部と、入力信号を帰還信号と比較する比較器と、前記比較器の出力に基づき、前記整流部から供給される電源をスイッチングする第２スイッチング部と、前記第２スイッチング部の出力を平滑して出力信号を取り出すフィルタ部と、前記フィルタ部からの出力信号の位相を遅らせるとともに前記同期信号生成部からのクロック信号と合成して、前記帰還信号を生成する合成部とを備え、前記出力信号のレベルが小さいときは、前記出力信号よりも前記クロック信号の方が相対的に強く作用した帰還信号が前記合成部から前記比較器に入力することにより前記第１周波数のｎ倍の周波数と略同じ第２周波数で発振し、前記出力信号のレベルが大きいときは、前記クロック信号よりも前記出力信号の方が相対的に強く作用した帰還信号が前記合成部から前記比較器に入力することにより自励発振するよう調整されたＤ級電力増幅部とを備えることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、出力レベルが大きいときは、スイッチング電源に同期したクロック信号から外れた、自励式Ｄ級アンプ本来の動作を行うことにより、高出力時のＴＨＤの悪化を防止できる。出力が小さいときは、スイッチング電源に同期したクロック信号に同期した動作（他励式的な動作）を行うことにより、聴感上のビートノイズを防止できる。ビートノイズは出力が小さいときに耳につくものであるので、出力が小さいときにビートノイズを防止できることは非常に大きなメリットである。また、本発明では、アナログ的な品質が高いロジック回路（例えば、特許文献２のＤフリップフロップ１７４）を使わなくて良いし、同期クロックの発生器としてのＰＬＬ回路を使用せずに済み、アンプ全体としての回路規模が小さくなる。
【図面の簡単な説明】
【００１２】
【図１】この発明に係る自励式Ｄ級増幅装置の全体構成の概要を示すブロック図
【図２】図１の装置の詳細な構成図
【発明を実施するための形態】
【００１３】
以下、図面を用いて、この発明の実施形態を説明する。
【００１４】
図１は、この発明に係る自励式Ｄ級増幅装置の全体構成を示す。Ｄ級増幅装置（Ｄ級アンプ）１は、自励式Ｄ級電力増幅部１１と、スイッチモード電源（スイッチング電源）１２と、同期信号生成部１３とを備える。外部装置２はアナログ音響信号（入力信号）の供給源である。自励式Ｄ級電力増幅部１１は、入力信号をパルス幅変調（ＰＷＭ）しスイッチング回路で電力増幅を行う、高効率の電力増幅部であって、外部装置２から出力されたアナログ音響信号は、この電力増幅部で電力増幅されスピーカ４により放音される。スイッチングモード電源１２は、商用電源（ＡＣ１００Ｖ等）３を整流し、フィードバック回路、スイッチング素子、トランス等を使って、一定電圧の直流電源に変換する電力変換装置であって、変換された直流電源は、電力増幅部１１を始めとする、Ｄ級電力増幅装置１の各ブロックに供給される。
【００１５】
図２は、図１のＤ級アンプ１の詳細構成を示すブロック図である。
【００１６】
自励式Ｄ級電力増幅部１１について説明する。自励式Ｄ級電力増幅部１１の動作の要点は、アナログ音響信号を入力段増幅器（積分器）２１とコンパレータ２３でパルス幅変調（ＰＷＭ）信号に変換し、該ＰＷＭ信号によりスイッチ回路２４をオン／オフ制御し、スイッチ回路２４から出力される増幅されたＰＷＭ信号をローパスフィルタ２５でアナログ音響信号に復調し、該ローパスフィルタ２５から出力されるアナログ音響信号（出力信号）を、スピーカ等の負荷へ出力することにある。
【００１７】
入力段増幅器２１は、差動アンプ２２と、差動アンプ２２の出力端子と負入力端子の間に挿入されたコンデンサＣ１により構成される。差動アンプ２２の正入力端子には、外部装置２からの入力信号が入力する。差動アンプ２２の負入力端子は、第２帰還回路２７を介してローパスフィルタ２５の出力端子に接続される。
【００１８】
入力段増幅器２１から出力される入力段出力信号は、コンパレータ２３の正入力端子に入力される。また、コンパレータ２３の負入力端子には、第１の帰還回路２６を介して、ローパスフィルタ２５の出力から取り出した帰還信号が入力される。コンパレータ２３は、正入力端子から入力された入力段増幅器２１の入力段出力信号と、負入力端子から入力された帰還信号とを比較して、比較結果に基づくパルス幅変調信号（ＰＷＭ信号）を生成する。コンパレータ２３は、入力段出力信号が帰還信号より大きい期間ではハイサイド（正の電圧値）のパルスを出力し、入力段出力信号が帰還信号より小さい期間ではローサイド（負の電圧値）のパルスを出力する。コンパレータ２３、スイッチ回路２４、ローパスフィルタ２５、および、第１帰還路２６で構成されるループ回路は充分なゲインを持ち、コンパレータ２３の入力から第１帰還路２６経路の出力までの位相遅れが１８０度となる周波数ｆｏで自励発振を行う。また、このループ回路では、入力信号の電圧振幅が表すレベル情報は、ＰＷＭ信号のパルス幅が表す時間情報に変換され、コンパレータ２３からスイッチ回路２４に、入力信号に応じたＰＷＭ信号が出力される。
【００１９】
コンパレータ２３から出力されたＰＷＭ信号はスイッチ回路２４に入力される。出力段のスイッチ回路２４は、プッシュプル構成の２つのスイッチング素子を含む。このスイッチ回路２４には、後述する電源部１２の整流部４４から正電源電圧と負電源電圧が供給される。スイッチング素子は、一般的にトランジスタ又はＦＥＴにより構成される。スイッチ回路２４は、入力されたＰＷＭ信号のパルス幅に応じたインターバルで２つのスイッチング素子を交互にオン・オフすることで、電源部１２が供給する電力を用いて電力増幅されたＰＷＭ信号を出力する。
【００２０】
スイッチ回路２４の後段には、インダクタＬ１及びコンデンサＣ２からなるローパスフィルタ（ＬＣフィルタ）２５が接続されており、スイッチ回路２４から出力された電力増幅後のＰＷＭ信号は該ローパスフィルタ２５に入力される。ローパスフィルタ２５は、スイッチ回路２４から出力された電力増幅後のＰＷＭ信号の高域成分を除去して、該ＰＷＭ信号からアナログ音響信号を復調する。入力信号のレベルがゼロのときには、ＰＷＭ信号のデューティー比（１周期に対するパルス幅の比）が５０％となり、ローパスフィルタ２５の出力信号のレベルもゼロである。音響信号が入力されると、入力された音響信号のレベルに応じてＰＷＭ信号のパルス幅が変化し、その結果、ローパスフィルタ２５の出力信号のレベルも該パルス幅の時間に比例して変化する。ＰＷＭ信号の１周期に対してハイサイドのパルス幅が長ければローパスフィルタ２５の出力信号は正側に振幅し、また、ＰＷＭ信号の１周期に対してローサイドのパルス幅が長ければ、ローパスフィルタ２５の出力信号は負側に振幅する。ローパスフィルタ２５の出力信号（アナログ音響信号）は、出力端子に接続された例えばスピーカ等の負荷へ出力される。
【００２１】
ローパスフィルタ２５の出力信号は、第１帰還回路２６を介して、コンパレータ２３の負入力端子に入力される。第１帰還回路２６は、抵抗Ｒ１，Ｒ２，Ｒ４及びコンデンサＣ３からなる遅延回路により構成される。第１帰還回路２６は、コンパレータ２３において自励発振方式でＰＷＭ変調を行うための負帰還として機能する。第１帰還回路２６が持つ位相遅れを変更することにより、入力信号がゼロのときのＰＷＭ信号の自励発振周波数ｆｏを調整することができる。
【００２２】
また、ローパスフィルタ２５の出力信号は、第２帰還回路２７を介して、差動アンプ２２の負入力端子に入力される。第２帰還回路２７は、抵抗Ｒ５，Ｒ６により構成される。すなわち、差動アンプ２２の負入力端子には、スピーカ出力信号（ローパスフィルタ２５の出力信号）とアースを抵抗Ｒ５，Ｒ６で分圧した電圧が入力される。第２帰還回路２７により、入力段増幅器２１から帰還回路２６，２７を含めたＤ級増幅器全体のゲインと周波数特性とが決定される。この第２帰還回路２７は、スピーカへの出力電圧を、差動アンプ２２の正入力端子への入力電圧に比例させるための負帰還として機能する。
【００２３】
なお、上記の入力段増幅器２１、コンパレータ２３、スイッチ回路２４、ローパスフィルタ２５、第１帰還回路２６及び第２帰還回路２７からなる自励式Ｄ級増幅器の構成は、従来から知られる構成であって、例えば、前記特許文献１等に開示されたものである。
【００２４】
図２の自励式Ｄ級電力増幅部１１のみ（すなわち、同期信号生成部１３が無い状態）では、自励発振周波数はスピーカ出力信号（音響信号）の電圧値に依存している。すなわち、自励式Ｄ級電力増幅部１１に入力された音響信号のレベルの変化によってスイッチ回路２４から出力されるＰＷＭ信号のデューティーサイクルが変化すると、自励発振周波数も変化する。具体的には、スピーカ出力信号のレベルが上昇すると自励発振周波数が低下し、これにより出力の全高調波歪（ＴＨＤ）を抑えることができる。さらに、図２の自励式Ｄ級電力増幅部１１のみの構成で電源にスイッチング電源を用いたとすると、背景技術で説明したようにビートノイズが発生してしまう。
【００２５】
そこで、本実施形態のＤ級アンプ１では、図２に示すように電源部１２と同期信号生成部１３を構成し、これにより上述の不具合を解消している。以下、これらの構成について説明する。
【００２６】
スイッチモード電源部１２は、他励式のスイッチング電源であり、力率制御＆整流部４１、７０ｋＨｚスイッチング部４２、トランス部４３、及び、整流部４４を備える。力率制御＆整流部４１は、交流の商用電源を整流するとともに力率を改善するための力率制御を行う。７０ｋＨｚスイッチング部４２は、力率制御＆整流部４１によって整流された直流を、スイッチング素子によってスイッチングすることにより高周波の交流に変換する。７０ｋＨｚスイッチング部４２は、約７０ｋＨｚの発振器を内蔵しており、交流への変換は、その周波数でのスイッチング動作により行われる。トランス部４３は、スイッチング部４２からの高周波の交流を一次側入力とし、二次側にエネルギーを伝達して電圧変換を行う。トランス部４３の出力は、整流部４４で整流及び平滑化され、電力増幅部１１の出力段へ供給される。二次側の電圧を一定に保つため、整流部４４で出力電圧を検出し、該出力電圧が一定になるように、スイッチング部４２にフィードバックをかけてスイッチング（デューティ比）の制御を行う。なお、電力増幅部１１の出力段以外のブロックには、不図示の別の電源部（前段向け電源部）から電源が供給される。
【００２７】
同期信号生成部１３は、インダクタＬ１１とコンデンサＣ１１とからなるＬＣ回路３１、インダクタＬ１２とコンデンサＣ１２とからなるＬＣ回路３２、増幅用トランジスタ３３、抵抗Ｒ７，Ｒ８、及びコンデンサＣ４を備える。ＬＣ回路３１は共振周波数が３４０ｋＨｚに、ＬＣ回路３２は共振周波数が３６０ｋＨｚに、それぞれ設定されている。これにより、同期信号生成部１３は、３４０ｋＨｚと３６０ｋＨｚにピークを持ち、その中間の３５０ｋＨｚを中心とするバンドパスフィルタ（ＢＰＦ）として働く。従って、電源部１２の７０ｋＨｚでスイッチングされている交流電源から、該電源部１２のスイッチングに同期した、３５０ｋＨｚのクロック信号が取り出される。該３５０ｋＨｚのクロック信号は、同期信号生成部１３からカップリング・コンデンサＣ４及び抵抗Ｒ３を介して、電力増幅部１１の第１帰還回路２６の帰還点（すなわち、コンパレータ２３の負入力端子）に入力される。
【００２８】
上記構成により、電力増幅部１１は、（１）出力信号のレベルが小さいときは、ローパスフィルタ２５から第１帰還回路２６を介して帰還される信号よりも同期信号生成部１３から出力される３５０ｋＨｚのクロック信号の方が相対的に強く作用するため、該クロック信号に同期した発振（他励式的な動作）を行い、（２）出力信号のレベルが大きいときは、同期信号生成部１３から出力される３５０ｋＨｚのクロック信号よりもローパスフィルタ２５から第１帰還回路２６を介して帰還される信号の方が相対的に強く作用するため、該クロック信号による同期が外れ、独自の発振（自励式の動作）を行う。従って、上記（１）では電力増幅部１１のスイッチング周波数と電源部１２のスイッチング周波数とを同期させた他励式的な動作が行われるので、ビートノイズの発生を抑えることができる。一方、上記（２）では第１帰還回路２６の帰還量が大きい状態で自励式の動作が行われるので、ＴＨＤを抑えることができる。
【００２９】
なお、「他励式」のＤ級電力増幅装置はＰＷＭ変調で用いる三角波を発振するための三角波発振回路を備えるが、本実施形態のＤ級電力増幅装置は三角波発振回路を備えておらず基本的な回路構成は自励式である。上記（１）のケースは、スイッチング電源から取り出した該スイッチング電源のスイッチングに同期したクロック信号を、自励式Ｄ級電力増幅装置のＰＷＭ変調を行うコンパレータへの帰還信号に加えることにより、入力信号のレベルが小さいとき（典型的にはレベルが０、すなわち入力信号が無いとき）該クロック信号に同期した自励発振を行わせ、これにより他励式のような動作をさせるものである。この意味で、上記（１）は「他励式的な動作」と表現した。
【００３０】
上記自励式Ｄ級電力増幅部１１の回路構成は、図２に示した回路に限らない。本発明は、如何なる回路構成の自励式Ｄ級電力増幅器にも適用することができる。
【００３１】
また、ここでは電源部１２のスイッチング周波数を７０ｋＨｚ、Ｄ級電力増幅部１１の自励発振周波数を３５０ｋＨｚとしたが、本発明はこの組み合わせに限定されるものではない。電源及びＤ級電力増幅部の発振周波数は設計時に任意に選ぶことができ、ただ、Ｄ級電力増幅部の発振周波数が、電源部の発振周波数の整数倍（ｎ倍）になっていればよい。例えば、電源部の発振周波数が８０ｋＨｚ、Ｄ級電力増幅部の発振周波数が４８０ｋＨｚとすることができる。
【００３２】
さらに、２つのフィルタ３１，３２の共振周波数の差を２０ｋＨｚとしたが、電源部１２の発振周波数の安定度等に応じて適宜変更してよい。例えば、１６ｋＨｚとしてもよいし、２６ｋＨｚとしてもよい。この程度の幅を持たせることで、電源部１２のスイッチングの周波数が若干ずれてもクロック信号のレベルは余り変わることがないようにできる。ただし、これら２つの共振周波数は、電源の２次側巻き線の信号のうち、上述した整数倍（ｎ倍）以外の整数高調波を充分に減衰できるよう設定されていなければならない。
【００３３】
上記実施形態の自励式Ｄ級電力増幅部１は、特許文献１の図４と同様の構成であったが、本発明はこれ以外の構成の自励式Ｄ級電力増幅部を有する電力増幅装置にも適用することができる。例えば、特許文献１の図１や図６の構成や、米国特許第７１１３０３８号に開示の構成であっても、各構成における自励発振のための帰還信号に、同期信号生成部１３からのクロック信号を適宜足し込むことにより、本発明と同様の動作を行わせることができる。
【符号の説明】
【００３４】
１…Ｄ級増幅装置（Ｄ級アンプ）、１１…自励式Ｄ級電力増幅部、１２…スイッチモード電源（スイッチング電源）、１３…同期信号生成部、２…外部装置、３…商用電源、４…スピーカ。
【図１】
0005633163.tif 000002
【図２】
0005633163.tif 000003