(57)【特許請求の範囲】
【請求項１】
一対の基板と、前記基板間に封止された液晶層と、
片方の前記基板上に、走査配線と、これに交差して形成される信号配線とによって規定される複数の画素がマトリクス状に配置された表示領域と、
前記画素は、スイッチング素子と、下部電極と、この上層に絶縁膜を介して配置された上部電極とを有し、
前記上部電極は、電気的に共通に接続された複数の枝電極部と、前記枝電極部間の隙間部とを有すると共に、
前記隙間部の幅と隣接する前記枝電極部の幅との比率が第１の値である第１領域と、
前記隙間部の幅と隣接する前記枝電極部の幅との比率が第２の値である第２領域と
を有しており、
前記第２の値は前記第１の値よりも大きく、
前記比率の変化に対して、前記第１領域においては光透過量が増加し、前記第２領域においては光透過率量が減少することを特徴とする液晶表示装置。
【請求項２】
上部電極は、隙間部の幅と隣接する枝電極部の幅との比率の変化に対して、光透過量が増加する前記第１領域の光透過量の増加量と、前記光透過量が減少する前記第２領域の前記光透過量の減少量とが略同一であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１領域および前記第２領域において、前記枝電極部の幅あるいは前記隙間部の幅のいずれかが同一であることを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
前記上部電極は、前記隙間部の幅と隣接する前記枝電極部の幅との比率が互いに異なる領域を３種類以上有することを特徴とする請求項１乃至請求項３のいずれかに記載の液晶表示装置。
【請求項５】
上部電極は、少なくとも１つの隙間部内において異なる幅を有していることを特徴とする請求項１乃至請求項４のいずれかに記載の液晶表示装置。
【請求項６】
上部電極の複数の隙間部または枝電極部は、平面視において、画素の上下または左右方向に対して交互に対称形状の配置をしていることを特徴とする請求項１乃至請求項５のいずれかに記載の液晶表示装置。
【請求項７】
上部電極は、平面視において、隙間部の片方の端部が開放された櫛歯形状であることを特徴とする請求項１乃至請求項６のいずれかに記載の液晶表示装置。
【請求項８】
上部電極は、基準電位となる対向電極であり、下部電極は、スイッチング素子に接続される画素電極であることを特徴とする請求項１乃至請求項７のいずれかに記載の液晶表示装置。
【請求項９】
上部電極に繋がった接続部は、隣接する画素の前記上部電極と、上下または左右方向に接続していることを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
上部電極に繋がった接続部は、走査配線または信号配線の略全幅を覆う形状であることを特徴とする請求項９に記載の液晶表示装置。
【請求項１１】
上部電極に繋がった接続部は、スイッチング素子の領域を除いて、走査配線および信号配線の略全幅を覆う形状であることを特徴とする請求項９に記載の液晶表示装置。
【請求項１２】
上部電極は、各画素において、絶縁膜に設けられたコンタクトホールを介して、走査配線と同一層からなる共通配線に接続されていることを特徴とする請求項８乃至請求項１１のいずれかに記載の液晶表示装置。
【請求項１３】
前記枝電極部と、前記隙間部の前記絶縁膜を介して露出する前記下部電極との間にフリンジ電界を発生させて、前記液晶層を駆動することを特徴とする請求項１乃至請求項１２のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示装置に関するものである。特に詳しくは、フリンジフィールドスイッチング（ＦＦＳ：Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置の電極形状に関するものである。
【背景技術】
【０００２】
近年、従来のブラウン管に代わって、液晶、エレクトロルミネセンス等の原理を利用した薄型で平面形状の表示パネルを有する新しい表示装置が多く使用されるようになった。これらの新しい表示装置の代表である液晶表示装置は、薄型、軽量だけでなく、低電圧駆動できる特徴を有している。液晶表示装置は、２枚の基板の間に液晶層を形成する。片方の基板は、複数の画素がマトリクス状に配置されて表示領域を構成するアレイ基板であり、もう片方の基板がカラーフィルタ基板である。
【０００３】
特に、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置は、アレイ基板上の各画素に、スイッチング素子であるＴＦＴが設けられ、各画素が独立して液晶層を駆動する電圧を保持できるので、クロストークの少ない高画質な表示が可能である。また、各画素には、ＴＦＴのＯＮ、ＯＦＦを制御する走査配線（ゲート配線）と、画像データ入力用の信号配線（ソース配線）が設けられている。各画素は、通常は走査配線と信号配線に囲まれた領域が対応する。
【０００４】
インプレーンスイッチング（ＩＰＳ：Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置は、片側のアレイ基板に複数の画素電極と対向電極（共通電極）を交互に配置して、基板面に対して略横電界を印加して表示を行う方式である。ＩＰＳ方式は、通常のＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）方式と比較して、視野角特性に優れている利点がある。しかし、従来のＩＰＳ方式の液晶表示装置では、通常のＴＮ方式と比べて、光透過率が小さいという欠点がある。
【０００５】
この欠点を改善した方式として、フリンジフィールドスイッチング（ＦＦＳ）方式が提案されている（例えば、特許文献１、２）。ＦＦＳ方式の液晶表示装置は、液晶層にフリンジ電界（横電界と縦電界の両成分を含む斜め電界）を印加して表示を行う方式である。ＦＦＳ方式の液晶表示装置では、画素電極と対向電極は、ＩＰＳ方式と同様に、片側のアレイ基板上に形成されるが、画素電極と対向電極は絶縁膜を介して上下に重ねられる。通常、下部電極は板形状（複数の枝形状の場合もある）で、上部電極は電気的に共通に接続された複数の枝電極部と、その間の隙間部とを有している。
【０００６】
画素電極は、下部電極でも、上部電極でもどちら側の構成も可能である。透過型では、画素電極と対向電極は、共に透明導電膜で形成されている。反射型では、上部電極は透明導電膜で、下部電極は高反射率の導電膜で形成することができる。ＦＦＳ方式は上下電極間で、フリンジ電界により液晶層を駆動するようにしているため、上部電極の隙間部でない枝電極部上の液晶層も駆動することができる。例えば、透過型では、画素電極と対向電極は透明導電膜で形成されるので、画素電極および対向電極上は殆ど光透過しないＩＰＳ方式よりも光透過率が向上する利点がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−２０２３５６号公報（例えば、図１９〜図２１）
【特許文献２】特開２００８−１９７３４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来のＦＦＳ方式では、上部電極の隙間部および枝電極部の幅が、液晶層にかかる電界に関連し、画素の光透過率に影響を与えた。したがって、露光やエッチング等のアレイ製造工程において、上部電極の隙間部または枝電極部の幅の寸法ばらつきが、液晶表示装置の表示ムラとして視認されるという問題点があった。
【０００９】
本発明は、上記の様な問題点を解決するためになされたものであり、特に、ＦＦＳ方式の液晶表示装置において、上部電極の隙間部または枝電極部の幅の寸法ばらつきによる表示ムラの少ない液晶表示装置を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明の液晶表示装置は、一対の基板と、基板間に封止された液晶層と、片方の前記基板上に、走査配線と、これに交差して形成される信号配線とによって規定される複数の画素がマトリクス状に配置された表示領域と、画素は、スイッチング素子と、下部電極と、この上層に絶縁膜を介して配置された上部電極とを有し、上部電極は、電気的に共通に接続された複数の枝電極部と、前記枝電極部間の隙間部とを有すると共に、隙間部の幅と隣接する枝電極部の幅との比率が第１の値である第１領域と、隙間部の幅と隣接する前記枝電極部の幅との比率が第２の値である第２領域とを有しており、前記第２の値は前記第１の値よりも大きく、前記比率の変化に対して、上記第１領域においては光透過量が増加し、上記第２領域においては光透過量が減少するものである。
【発明の効果】
【００１１】
本発明によれば、ＦＦＳ方式の液晶表示装置において、上部電極の隙間部または枝電極部の幅の寸法ばらつきによる表示ムラを少なくすることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１に係る液晶表示装置を模式的に示す平面図である。
【図２】実施の形態１に係る液晶表示装置の表示領域の画素を拡大して示す平面図である。
【図３】図２のＡ−Ａ断面図である。
【図４】図２のＢ−Ｂ断面図である。
【図５】実施の形態１に係る液晶表示装置の上部電極の主要部分を示す平面図である。
【図６】実施の形態１に係る液晶表示装置の上部電極の隙間部の幅と隣接する枝電極部の幅との比率と、光透過率との関係の一例を示す計算図である。
【図７】実施の形態１に係る液晶表示装置の上部電極の隙間部の幅と隣接する枝電極部の幅との比率と、光透過率との関係を示す図である。
【図８】図７の比率が変化した場合の光透過率との関係を示す図である。
【図９】実施の形態２に係る液晶表示装置の表示領域の画素を拡大して示す平面図である。
【図１０】実施の形態３に係る液晶表示装置の表示領域の画素を拡大して示す平面図である。
【図１１】実施の形態４に係る液晶表示装置の表示領域の画素を拡大して示す平面図である。
【図１２】実施の形態５に係る液晶表示装置の表示領域の画素を拡大して示す平面図である。
【図１３】実施の形態６に係る液晶表示装置の上部電極および下部電極を示す平面図である。
【図１４】実施の形態７に係る液晶表示装置の上部電極および下部電極を示す平面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の表示装置についての実施の形態を図面に基づいて説明する。なお、以下の実施の形態を説明するための各図において、同一符号は、同一または相当部分を示しているので、原則として重複する説明は省略する。
【００１４】
実施の形態１．
はじめに、液晶表示装置の構成を簡単に説明する。図１は、実施の形態１に係る液晶表示装置を模式的に示す平面図である。
【００１５】
液晶表示装置１００は、表示領域５０に複数の画素３０がマトリクス状に配置されて構成される。そして、画素３０を構成する走査配線、信号配線、ＴＦＴ、および画素電極等が形成されたアレイ基板１０と、アレイ基板1０上に液晶層を介して対向配置されると共に、カラーフィルタや遮光膜（ブラックマトリクス）等が形成されたカラーフィルタ基板２０等から構成される。なお、ＦＦＳ方式の液晶表示装置１００では、基準電位の対向電極もアレイ基板１０上に形成される。
【００１６】
アレイ基板1０は、ガラス、プラスチック等の透明基板１上において、表示領域５０と、表示領域５０の外周の額縁領域５５に分けられる。額縁領域５５には、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装技術により、走査配線駆動回路６０および信号配線駆動回路６５が実装されている。また、透明基板１の端部には、走査配線駆動回路６０および信号配線駆動回路６５に、各種電圧、クロック、画像データ等を供給する外部回路と接続するためのフレキシブル基板７０、７５が接続される複数の端子（図示せず）が設けられている。
【００１７】
なお、図１では、表示領域５０から、走査配線駆動回路６０または信号配線駆動回路６５の出力部へ延びる走査配線または信号配線の引き出し配線や、走査配線駆動回路６０および信号配線駆動回路６５の入力部と、フレキシブル基板７０、７５を接続するための透明基板１の端部に設けられた複数の端子とを接続する入力配線が多数本あるが、図の簡略化のためにこれらの多数の配線は図示していない。
【００１８】
また、小型パネルでは、配線の総本数が比較的少ないので、走査配線用駆動回路６０および信号配線用駆動回路７０を一体化した駆動回路が使用されることが多い。同時に、フレキシブル基板７０、７５も、まとめて１枚にすることが多い。
【００１９】
図２は、実施の形態１に係る液晶表示装置の表示領域の画素を拡大して示す平面図である。図３は、図２のＡ−Ａ断面図である。図４は、図２のＢ−Ｂ断面図である。
【００２０】
図２、３、４に示すように、ガラス、プラスチック等の透明基板１上に、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等の金属や、これらの合金または積層膜からなる走査配線２と、これに並行して基準電位を対向電極に供給する共通配線２１が同一層で形成されている。そして、この上層に酸化膜、窒化膜等からなるゲート絶縁膜３が形成されている。走査配線２の一部分のゲート絶縁膜３上には、半導体膜４と、これに不純物が注入されたオーミックコンタクト膜４１が積層して形成されている。また、走査配線２と交差するように、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等の金属や、これらの合金または積層膜からなる信号配線５が形成されている。また、信号配線５と同一層からなるソース電極５１とドレイン電極５２が、オーミックコンタクト膜４１と重なるように形成されている。ソース電極５１とドレイン電極５２との間のオーミックコンタクト膜４１は除去され、チャネル部となる。このチャネル部の下層の走査配線２は、ゲート電極として作用し、スイッチング素子であるＴＦＴが構成されている。
【００２１】
実施の形態１では、板形状の下部電極６は画素電極であり、透過型では、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明導電膜からなり、反射型では、Ａｌ、Ａｇ、Ｐｔ等の金属や、これらの合金または積層膜からなり、表面が高反射率の導電膜からなっている。下部電極６は、ドレイン電極５１上に直接重ねて形成して電気的に接続されている。なお、下部電極６は、ドレイン電極５１下に形成して電気的に接続することもできる。
【００２２】
信号配線５、ソース電極５１、ドレイン電極５２、および下部電極６の上層には、酸化膜、窒化膜、または有機樹脂膜等の絶縁膜、またはこれらの積層膜からなる保護膜７が形成されている。
【００２３】
画素電極である下部電極６の領域の保護膜７上には、対向電極となる上部電極８が形成されている。図２に示すように、ＩＴＯ等の透明導電膜からなる上部電極８は、透明導電膜がない複数の隙間部８１と、電気的に共通に接続された透明導電膜からなる複数の枝電極部８２とを有する。上部電極８はスリット形状であり、枝電極部８２の間の透明導電膜のない部分が隙間部８１となっている。この枝電極部８２と、隙間部８１の保護膜７を介して露出する下部電極６との間にフリンジ電界を発生させて、液晶層を駆動する。
【００２４】
実施の形態１では、詳細は後述するが、上部電極８は、枝電極部８２の幅は一定で、走査配線２（左右）方向に、隙間部８１の幅が異なる領域を有している。
【００２５】
また、図２、３に示すように、上部電極８は、コンタクトホール９を介して、共通配線２１に接続され、基準電位の対向電極となっている。ＩＴＯ等の透明導電膜からなる上部電極８は、比抵抗が金属膜からなる走査配線２や信号配線５に比較して大きいので、画素３０毎に、走査配線２と同一層からなる共通配線２１に接続することで、低抵抗化を図っている。
【００２６】
また、実施の形態１では、対向電極となる上部電極８を、信号配線５（上下）方向および走査配線２（左右）方向に、隣接する画素３０の上部電極８と、それぞれ上部電極８と同一層で繋がった接続部８５、８６で接続している。接続部８５、８６で走査配線２および信号配線５の略全部を覆い、格子（メッシュ）形状とすることで、上部電極８のさらなる低抵抗化を図っている。
【００２７】
この格子形状により、共通配線２１に断線が生じて、上部電極８に共通配線２１から基準電位が供給されなくなっても、隣接する画素３０の上部電極８から接続部８５、８６を通じて、上部電極８に基準電位が供給されるので、表示不良にはならず、歩留まりの向上を図ることができる。
【００２８】
また、接続部８５、８６が、走査配線２または信号配線５上を覆うことにより、走査配線２または信号配線５から液晶層への漏れ電界を遮蔽することができるので、走査配線２または信号配線５近傍に発生しやすい漏れ電界による表示不良を抑制することができる。また、カラーフィルタ基板２０の走査配線２または信号配線５に沿った遮光膜をなくすことも可能になる。
【００２９】
なお、接続部８５、８６は、信号配線５（上下）方向または走査配線２（左右）方向の一方だけとして、隣接する画素３０の上部電極８と接続する構成でもよい。
【００３０】
次に、実施の形態１の上部電極８の詳細について説明する。図５は、実施の形態１に係る液晶表示装置の上部電極の主要部分を示す平面図である。ここで、上部電極８の主要部分８０とは、下部電極６と略同一の大きさの部分である。
【００３１】
主要部分８０で説明する理由は、上部電極８は、上部電極８と同一層で繋がった接続部８５、８６を介して、隣接する画素３０の上部電極８と接続されているため、上部電極８と接続部８５、８６との境界が明確でないためである。また、表示に主に寄与する電極部分という機能面からも、上部電極８は、主要部分８０で説明した方が適切だからである。以下では、上部電極８とは、基本的に下部電極６と略同一の大きさで、表示に主に寄与する電極部分である主要部分８０を示すものとする。
【００３２】
実施の形態１では、図５より、上部電極８は、外周部を除いた内側にある枝電極部８２の幅Ｗ２、Ｗ３は同一（Ｗ２＝Ｗ３）であり、隣接する隙間部８１の幅Ｃ２、Ｃ３が異なる領域Ｓ２、Ｓ３が、走査配線２（左右）方向に配置されている。それぞれの隙間部８１および枝電極部８２の幅は一定の直線状である。
【００３３】
なお、上部電極８の外周部における枝電極部８２の幅については、本発明の構成条件から除外する。
【００３４】
これは、上述のように、接続部８５があり、上部電極８の外周部の枝電極部８２の幅が、明確にならない場合があるからである。または、接続部８５がなく、上部電極８が信号配線５に重ならない構成の場合でも、上部電極８と信号配線５との隙間からの光漏れを防止するために、カラーフィルタ基板２０の遮光膜との重ね合わせ誤差を考慮して、上部電極８の外周部の枝電極部８２の幅だけ、内側にある枝電極部８２の幅よりも大きくしている場合があるからである。
【００３５】
以上より、実施の形態１では、上部電極８の外周部を除いて、隙間部８１の幅Ｃと隣接する枝電極部８２の幅Ｗに対する比率Ｒ（＝Ｃ／Ｗ）が異なる領域Ｓを有している。さらに、本発明の構成条件は、以下の特徴を有している。
【００３６】
画素３０内の上部電極８は、比率Ｒの変化に対して、光透過率Ｔが増加する領域Ｓと、減少する領域Ｓの両方を有するように構成されていることである。すなわち、画素３０内の上部電極８が、アレイ製造工程の寸法ばらつきによる光透過率Ｔの増加と減少を打ち消し合うように構成されていることである。
【００３７】
次に、本発明の作用、効果について、図６、７、８を用いて詳述する。図６は、実施の形態１に係る液晶表示装置の上部電極の隙間部の幅と隣接する枝電極部の幅との比率と、光透過率との関係の一例を示す計算図である。図７は、実施の形態１に係る液晶表示装置の上部電極の隙間部の幅と隣接する枝電極部の幅との比率と、光透過率との関係を示す図である。図８は、図７の比率が変化したときの光透過率の関係を示す図である。
【００３８】
なお、光透過率Ｔは、比率Ｒの領域Ｓ内でも一定ではなく、隙間部８１および枝電極部８２の位置によっても異なるので、比率Ｒの領域Ｓにおける平均値を示すものとする。また、光透過率Ｔは、最大光透過率を１００％として規格化している。
【００３９】
図６の計算図に示すように、上部電極８の隙間部８１の幅Ｃと隣接する枝電極部８２の幅Ｗとの比率Ｒ（＝Ｃ／Ｗ）に対して、ＦＦＳ方式の液晶表示装置１００では、光透過率Ｔは、極大値の光透過率Ｔ１になる比率Ｒ１が存在する山形状の計算結果となる。図６の計算例では、枝電極部８２の幅Ｗを３μｍの一定として、隣接する隙間部８１の幅Ｃを４．５〜６．７５μｍの間の５点の比率Ｒの透過率Ｔを計算したものである。また、図６の計算例では、表示ムラが特に視認されやすい中間階調の光透過率Ｔが５０％程度となる電圧条件で計算している。
【００４０】
この極大値の光透過率Ｔ１になる比率Ｒ１の値は、表示階調や、液晶層の材料や液晶層厚、保護膜厚や、上部電極８の隙間部８１の幅Ｃや枝電極部８２の幅Ｗの値等にも依存する。
【００４１】
従来のＦＦＳ方式の液晶表示装置１００では、上部電極８の外周部を除いて、複数の隙間部８１の幅Ｃおよび枝電極部８２の幅Ｗはそれぞれ同一として、一つの比率Ｒで設計するのが一般的であった。
【００４２】
しかし、実際には、露光工程やエッチング工程等のアレイ製造工程において、上部電極８の隙間部８１の幅Ｃと隣接する枝電極部８２の幅Ｗに寸法ばらつきが生じる。その結果、隙間部８１の幅Ｃと隣接する枝電極部８２の幅Ｗとの比率Ｒが変化する。図７から分かるように、上部電極８が、例えば、比率Ｒが一つだけの設計の場合、寸法ばらつきによって、比率Ｒが、どちらの側に変化しても、光透過率Ｔは変化する。
【００４３】
したがって、表示領域５０のある部分において、上部電極８の隙間部８１の幅Ｃと隣接する枝電極部８２の幅Ｗに寸法ばらつきが生じると、この比率Ｒがばらつくので、光透過率Ｔが変化して、液晶表示装置１００の表示ムラとして視認されやすくなる。
【００４４】
厳密に言えば、表示ムラは光透過率Ｔだけで決まるのではなく、光透過率Ｔに、その光透過率Ｔの領域Ｓの面積をかけた光透過量Ｍのばらつきとして視認される。
【００４５】
一方、実施の形態１では、図５、７に示すように、上部電極８の枝電極部８２の幅Ｗ２、Ｗ３は同一（Ｗ２＝Ｗ３）であるが、隣接する隙間部８１の幅Ｃ２、Ｃ３は２種類として、比率Ｒ２（＝Ｃ２／Ｗ２）、Ｒ３（＝Ｃ３／Ｗ３）の２種類の領域Ｓ２、Ｓ３を有している。例えば、図７では、比率Ｒ２、Ｒ３は、Ｒ２＜Ｒ１＜Ｒ３であり、比率Ｒ２、Ｒ３にそれぞれ対応した領域Ｓ２、Ｓ３の光透過率Ｔ２、Ｔ３は、極大値の光透過率Ｔ１より多少小さい値である。
【００４６】
次に、図８を用いて、アレイ製造工程による寸法ばらつきで、表示領域５０のある部分において、上部電極８の領域Ｓ２、Ｓ３の比率Ｒ２、Ｒ３が、それぞれ比率変化量ΔＲ２、ΔＲ３だけ大きくなり、比率Ｒ２ｂ、Ｒ３ｂとなった場合を例に説明する。このようになる場合は、例えば、オーバー露光、またはオーバーエッチング等により、上部電極８の隙間部８１の幅Ｃ２、Ｃ３が大きくなり、枝電極部８２の幅Ｗ２、Ｗ３が小さくなった場合が該当する。なお、隙間部８１の幅Ｃ２、Ｃ３、および枝電極部８２の幅Ｗ２、Ｗ３がそれぞれ同一の寸法変化をしても、比率変化量ΔＲは同一とは限らない。
【００４７】
図８では、比率Ｒ２の領域Ｓ２は、Ｒ２ｂ＝Ｒ２＋ΔＲ２となり、光透過率Ｔ２は光透過率Ｔ２ｂに増加する。一方、比率Ｒ３の領域Ｓ３は、Ｒ３ｂ＝Ｒ３＋ΔＲ３となり、光透過率Ｔ３は光透過率Ｔ３ｂに減少する。このように、上部電極８は、比率Ｒの変化に対して、透過率Ｔが増加する領域Ｓ２と、減少する領域Ｓ３の両方を有している。画素３０の光透過量Ｍは、光透過率Ｔ２ｂにその領域Ｓ２の面積をかけたものと、光透過率Ｔ３ｂにその領域Ｓ３の面積を合計したものになる。
【００４８】
画素３０の光透過量Ｍの変化は、光透過率Ｔの増加（Ｔ２ｂ−Ｔ２）に領域Ｓ２の面積をかけたものと、光透過率Ｔの減少（Ｔ３−Ｔ３ｂ）に領域Ｓ３の面積をかけたものの合計となり、光透過量Ｍの増加と減少が打ち消しあうように作用するので、画素３０の光透過量Ｍの変化を小さくすることができ、アレイ製造工程の寸法ばらつきによる液晶表示装置１００の表示ムラを抑制できる。
【００４９】
特に、アレイ製造工程の寸法ばらつきによる画素３０の光透過量Ｍの増加量と、減少量とが略同一となるように、比率Ｒ２、Ｒ３と、その領域Ｓ２、Ｓ３の面積を設計することが望ましい。このようにすることで、画素３０の光透過量Ｍの変化は殆どなくなり、アレイ製造工程の寸法ばらつきによる液晶表示装置１００の表示ムラを解消できる。
【００５０】
上記の例では、比率Ｒが大きくなった場合を取り上げたが、小さくなった場合でも、領域Ｓ２、Ｓ３の光透過率Ｔ２、Ｔ３の増加、減少が逆にはなるが、打ち消しあうように作用するので、同様に、アレイ製造工程の寸法ばらつきによる液晶表示装置１００の表示ムラを抑制できる。
【００５１】
実施の形態２．
図９は、実施の形態２に係る液晶表示装置の表示領域の画素を拡大して示す平面図である。実施の形態１では、上部電極８の枝電極部８２の幅Ｗを同一（Ｗ２＝Ｗ３）としたが、実施の形態２では、上部電極８の隙間部８１の幅Ｃを同一（Ｃ２＝Ｃ３）として、枝電極部８２の幅Ｗ２、Ｗ３を異ならせて、比率Ｒ２（＝Ｃ２／Ｗ２）、Ｒ３（＝Ｃ３／Ｗ３）に対応した２種類の領域Ｓ２、Ｓ３が、走査配線２（左右）方向に配置されている。
【００５２】
実施の形態２においても、実施の形態１と同様に、画素３０内において、比率Ｒの変化による光透過率Ｔが増加する領域Ｓと減少する領域Ｓの両方を有している。そして、光透過量Ｍの増加量と、減少量とが略同一となるように、比率Ｒ２、Ｒ３と、その領域Ｓ２、Ｓ３の面積を設計すれば、画素３０の光透過量Ｍの変化は殆どなくなり、アレイ製造工程の寸法ばらつきによる液晶表示装置１００の表示ムラを解消できる。
【００５３】
実施の形態３．
図１０は、実施の形態３に係る液晶表示装置の表示領域の画素を拡大して示す平面図である。実施の形態１、２では、上部電極８のそれぞれの隙間部８１の幅Ｃまたは枝電極部８２の幅Ｗは、一定の直線状としたが、実施の形態３では、上部電極８の枝電極部８２の幅は同一（Ｗ２＝Ｗ３）であるが、一つの隙間部８１内において異なる幅Ｃ２、Ｃ３を有している。また、隙間部８１の形状は、走査配線２（左右）方向に、交互に上下対称に配置されている。
【００５４】
実施の形態３においても、実施の形態１、２と同様に、画素３０内において、比率Ｒの変化による光透過率Ｔが増加する領域Ｓと減少する領域Ｓの両方を有している。そして、比率Ｒ２（＝Ｃ２／Ｗ２）、Ｒ３（＝Ｃ３／Ｗ３）の変化による光透過量Ｍの増加量と、減少量とが略同一となるように、比率Ｒ２、Ｒ３とその領域Ｓ２、Ｓ３の面積を設計すれば、画素３０の光透過量Ｍの変化は殆どなくなり、アレイ製造工程の寸法ばらつきによる液晶表示装置１００の表示ムラを解消できる。
【００５５】
実施の形態４．
図１１は、実施の形態４に係る液晶表示装置の表示領域の画素を拡大して示す平面図である。実施の形態３では、隙間部８１の形状は、走査配線２（左右）方向に、交互に上下対称に配置されていたが、実施の形態４では、隙間部８１の形状は、走査配線２（左右）方向に、同一方向に配置されている。
【００５６】
隙間部８１の幅Ｃ２、Ｃ３と、隣接する枝電極部８２の幅Ｗ２、Ｗ３はそれぞれ異なっているが、それぞれの領域Ｓ２、Ｓ３における隙間部８１の幅Ｃ２、Ｃ３と、枝電極部８２の幅Ｗ２、Ｗ３の和Ｐは、Ｐ＝Ｃ２＋Ｗ２＝Ｃ３＋Ｗ３の一定となっている。
【００５７】
また、実施の形態１〜３では、上部電極８に繋がった接続部８５、８６は、走査配線２および信号配線５の略全体を覆っていたが、実施の形態４では、接続部８５、８６は、ＴＦＴ領域Ｔを除いて、走査配線２および信号配線５の略全幅を覆うように形成されている。これにより、上部電極８に繋がった接続部８５、８６の電位が、ＴＦＴのＯＮ、ＯＦＦ特性に与える影響を少なくすることができる。
【００５８】
実施の形態４においても、実施の形態１〜３と同様に、画素３０内において、比率Ｒの変化による光透過率Ｔが増加する領域Ｓと減少する領域Ｓの両方を有している。そして、比率Ｒ２（＝Ｃ２／Ｗ２）、Ｒ３（＝Ｃ３／Ｗ３）の変化による光透過量Ｍの増加量と、減少量とが略同一となるように、比率Ｒ２、Ｒ３とその領域Ｓ２、Ｓ３の面積を設計すれば、画素３０の光透過量Ｍの変化は殆どなくなり、アレイ製造工程の寸法ばらつきによる液晶表示装置１００の表示ムラを解消できる。
【００５９】
実施の形態５．
図１２は、実施の形態５に係る液晶表示装置の表示領域の画素を拡大して示す平面図である。実施の形態５では、実施の形態１と同様に、上部電極８の枝電極部８２の幅Ｗ２、Ｗ３は同一（Ｗ２＝Ｗ３）であるが、隣接する隙間部８１の幅Ｃ２、Ｃ３は異なっており、隙間部８１の幅Ｃ２、Ｃ３が、走査配線２（左右）方向に、交互に配置されている。それぞれの隙間部８１および枝電極部８２の幅は一定の直線状である。すなわち、比率Ｒ２（＝Ｃ２／Ｗ２）、Ｒ３（＝Ｃ３／Ｗ３）の領域Ｓ２、Ｓ３の一部分が交互に配置されている。
【００６０】
また、実施の形態５では、上部電極８に繋がった接続部８５、８６は、走査配線２および信号配線５の一部分だけを覆うように形成されている。この場合、接続部８５、８６による走査配線２または信号配線５からの漏れ電界の遮蔽効果は小さくなるが、走査配線２または信号配線５との寄生容量の増加を抑制できる。また、保護膜７の膜欠損による接続部８５と信号配線５との短絡、または、ゲート絶縁膜３および保護膜７の膜欠損による接続部８６と走査配線２との短絡の発生を抑制できる。
【００６１】
実施の形態５においても、実施の形態１〜４と同様に、画素３０内において、比率Ｒの変化による光透過率Ｔが増加する領域Ｓと減少する領域Ｓの両方を有している。そして、比率Ｒ２（＝Ｃ２／Ｗ２）、Ｒ３（＝Ｃ３／Ｗ３）の変化による光透過量Ｍの増加量と、減少量とが略同一となるように、比率Ｒ２、Ｒ３とその領域Ｓ２、Ｓ３の面積を設計すれば、画素３０の光透過量Ｍの変化は殆どなくなり、アレイ製造工程の寸法ばらつきによる液晶表示装置１００の表示ムラを解消できる。
【００６２】
実施の形態６．
図１３は、実施の形態６に係る液晶表示装置の上部電極および下部電極を示す平面図である。実施の形態６では、下部電極６が対向電極で、上部電極８が画素電極である。そして、上部電極８の形状を、隙間部８１の少なくとも片方の端部が開放された櫛歯形状としたものである。
【００６３】
この場合、上部電極８は画素電極であるので、ドレイン電極（図示せず）と接続し、隣接する画素３０の上部電極８とは分離する。下部電極６は基準電位の共通配線（図示せず）に接続する。
【００６４】
また、上部電極８が櫛歯形状の場合でも、下部電極６が画素電極で、上部電極８が対向電極とすることもできる。この場合は、実施の形態１〜５のように、上部電極８は、隣接する画素３０の上部電極８と接続部で接続することができる。
【００６５】
実施の形態６は、実施の形態１、５と同様に、上部電極８は、枝電極部８２の幅Ｗ２、Ｗ３は同一（Ｗ２＝Ｗ３）であるが、隣接する隙間部８１の幅Ｃ２、Ｃ３は異なっており、隙間部８１の幅Ｃ２、Ｃ３が、走査配線２（左右）方向に交互に配置されている。それぞれの隙間部８１および枝電極部８２の幅は一定の直線状である。すなわち、比率Ｒ２（＝Ｃ２／Ｗ２）、Ｒ３（＝Ｃ３／Ｗ３）の領域Ｓ２、Ｓ３の一部分が交互に配置されている。
【００６６】
上部電極８をスリット形状から櫛歯形状にすることで、点線の領域Ｇで示される隙間部８１の片方の端部が開放されるので、この領域Ｇにも下部電極６が露出してフリンジ電界がより有効に作用し、光透過量Ｍを増加することができる。
【００６７】
実施の形態６においても、実施の形態１〜５と同様に、画素３０内において、比率Ｒの変化による光透過率Ｔが増加する領域Ｓと減少する領域Ｓの両方を有している。そして、比率Ｒ２、Ｒ３の変化による光透過量Ｍの増加量と、減少量とが略同一となるように、比率Ｒ２、Ｒ３とその領域Ｓ２、Ｓ３の面積を設計すれば、画素３０の光透過量Ｍの変化は殆どなくなり、アレイ製造工程の寸法ばらつきによる液晶表示装置１００の表示ムラを解消できる。
【００６８】
実施の形態７．
図１４は、実施の形態７に係る液晶表示装置の上部電極および下部電極を示す平面図である。実施の形態７も、実施の形態６と同様に、下部電極６が対向電極で、上部電極８が画素電極である。また、上部電極８は、隙間部８１の少なくとも片方の端部が開放された櫛歯形状としたものである。
【００６９】
実施の形態７は、実施の形態４と同様に、一つの隙間部８１内で異なる幅Ｃ２、Ｃ３の２種類を有しており、これに対応した枝電極部８２の幅Ｗ２、Ｗ３を有する領域Ｓ２、Ｓ３が信号配線５（上下）方向に配置されている。隙間部８１の幅Ｃ２、Ｃ３と、枝電極部８２の幅Ｗ２、Ｗ３はそれぞれ異なっているが、それぞれの領域Ｓ２、Ｓ３における隙間部８１の幅Ｃ２、Ｃ３と、枝電極部８２の幅Ｗ２、Ｗ３の和Ｐは、Ｐ＝Ｃ２＋Ｗ２＝Ｃ３＋Ｗ３の一定となっている。
【００７０】
実施の形態７においても、実施の形態１〜６と同様に、画素３０内において、比率Ｒの変化による光透過率Ｔが増加する領域Ｓと減少する領域Ｓの両方を有している。そして、比率Ｒ２（＝Ｃ２／Ｗ２）、Ｒ３（＝Ｃ３／Ｗ３）の変化による光透過量Ｍの増加量と、減少量とが略同一となるように、比率Ｒ２、Ｒ３とその領域Ｓ２、Ｓ３の面積を設計すれば、画素３０の光透過量Ｍの変化は殆どなくなり、アレイ製造工程の寸法ばらつきによる液晶表示装置１００の表示ムラを解消できる。
【００７１】
以上の実施の形態では、上部電極８は、比率Ｒ（＝Ｃ／Ｗ）が２種類の場合を示したが、３種類以上でもよい。例えば、比率Ｒが異なる領域Ｓがｎ種類ある場合でも、比率Ｒの変化に対して、光透過率Ｔが増加する領域Ｓと、減少する領域Ｓの両方を有するようにして、画素３０内の光透過量Ｍの増加量と減少量が略同一になるようにｎ種類の比率Ｒと、それぞれの領域Ｓの面積を設計して配置すればよい。
【００７２】
また、上部電極８の隙間部８１または枝電極部８２の形状は、２つ以上の幅の変化を有する階段形状や、凹凸形状でもよい。また、連続した幅の変化を有する三角形、台形状としてもよい。また、直線形状でなくても、ジグザグ形状、曲線形状としてもよい。
【００７３】
また、以上の実施の形態では、上部電極８の隙間部８１および枝電極部８２は、信号配線５（上下）方向に配置されていたが、走査配線２（左右）方向に配置してもよい。または、走査配線２（左右）方向または信号配線５（上下）方向に対して、斜め方向に配置してもよい。
【００７４】
また、以上の実施の形態では、ＴＦＴはチャネルエッチ逆スタガ型構造の場合を示したが、エッチストッパ逆スタガ型、トップゲート型等のＴＦＴを使用した液晶表示装置にも適用できる。
【００７５】
また、以上の実施の形態では、駆動回路がＣＯＧ実装の場合を示したが、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）実装や、アレイ基板上に駆動回路もＴＦＴで形成した駆動回路内蔵の液晶表示装置にも適用できる。
【符号の説明】
【００７６】
１  透明基板
２  走査配線
３  ゲート絶縁膜
４  半導体膜
５  信号配線
６  下部電極
７  保護膜
８  上部電極
９  コンタクトホール
１０  アレイ基板
２０  カラーフィルタ基板
２１  共通配線
３０  画素
４１  オーミックコンタクト膜
５０  表示領域
５１  ソース電極
５２  ドレイン電極
５５  額縁領域
６０  走査配線用駆動回路
６５  信号配線用駆動回路
７０、７５  フレキシブル基板
８０  上部電極の主要部分
８１  隙間部
８２  枝電極部
８５、８６  接続部
１００  液晶表示装置
Ｃ、Ｃ２、Ｃ３  隙間部の幅
Ｗ、Ｗ２、Ｗ３  枝電極部の幅
Ｒ、Ｒ２、Ｒ３  比率
Ｓ、Ｓ２、Ｓ３  領域
Ｔ、Ｔ２、Ｔ３  光透過率
Ｍ  光透過量
【図１】
0005589408.tif 000002
【図２】
0005589408.tif 000003
【図３】
0005589408.tif 000004
【図４】
0005589408.tif 000005
【図５】
0005589408.tif 000006
【図６】
0005589408.tif 000007
【図７】
0005589408.tif 000008
【図８】
0005589408.tif 000009
【図９】
0005589408.tif 000010
【図１０】
0005589408.tif 000011
【図１１】
0005589408.tif 000012
【図１２】
0005589408.tif 000013
【図１３】
0005589408.tif 000014
【図１４】
0005589408.tif 000015