(57)【特許請求の範囲】
【請求項１】
センスアンプ電源回路および複数の列アクセス素子に結合されるメモリセルのアレイと、前記メモリセルのアレイに結合されるインターフェイスとを有するチップ上の半導体記憶装置であって、
ワード線タイミングパルスを第１の予め定められた期間だけ遅延して第１の遅延されたワード線タイミングパルスを生成する第１の遅延回路と、
前記ワード線タイミングパルスと前記第１の遅延されたワード線タイミングパルスとに応答してセンスアンプイネーブル信号を生成するための第１のイネーブル回路とを備え、前記第１のイネーブル回路は、前記ワード線タイミングパルスと前記第１の遅延ワード線タイミングパルスとの論理積または否定論理積を取って前記センスアンプイネーブル信号を生成する論理回路を備え、さらに、
前記ワード線タイミングパルスを前記第１のあらかじめ定められた期間より長い第２の予め定められた期間だけ遅延して第２の遅延されたワード線タイミングパルスを生成する第２の遅延回路と、
前記ワード線タイミングパルスと前記第２の遅延されたワード線タイミングパルスとに応答して列選択イネーブル信号を生成する第２のイネーブル回路と、
前記センスアンプイネーブル信号に応答して前記センスアンプ電源回路をイネーブルし、かつ前記列選択イネーブル信号に応答して前記センスアンプ電源回路がイネーブルされた後に前記複数の列アクセス素子の選択された素子をイネーブルするように構成されたイネーブリング回路部とを備える、チップ上の半導体記憶装置。
【請求項２】
前記メモリセルは、ダイナミックランダムアクセスメモリセルを備える、請求項１記載のチップ上の半導体記憶装置。
【請求項３】
前記インターフェイスは、スタティックランダムアクセスメモリインターフェイスを備える、請求項１記載のチップ上の半導体記憶装置。
【請求項４】
前記ワード線タイミングパルス、前記センスアンプイネーブル信号および前記列選択イネーブル信号は全て前記メモリセルのアレイに対してローカルに有効である、請求項１記載のチップ上の半導体記憶装置。
【請求項５】
前記第１および第２の遅延回路は、各々、遅延素子を備える、請求項１記載のチップ上の半導体記憶装置。
【請求項６】
前記第２の遅延回路の遅延素子は、前記第１の遅延回路の遅延素子を介して前記ワード線タイミングパルスに結合される、請求項５記載のチップ上の半導体記憶装置。
【請求項７】
前記イネーブリング回路部は、前記列選択イネーブル信号と複数の列アドレス信号との論理積または否定論理積を取って前記複数の列アクセス素子の選択された列アクセス素子をイネーブルするための複数の論理回路を備える、請求項１記載のチップ上の半導体記憶装置。
【請求項８】
前記第２のイネーブル回路は、前記ワード線タイミングパルスと前記第２の遅延ワード線タイミングパルスとの論理積または否定論理積を取って前記列選択イネーブル信号を性生成する論理回路を備える、請求項１記載のチップ上の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、一般に、半導体メモリデバイスにおける行および列へのアクセス動作の同期に関し、特定的に、高速ダイナミックランダムアクセスメモリにおける行および列へのアクセス動作に関する。
【背景技術】
【０００２】
半導体メモリ集積回路は、行および列を有して個々のデータ記憶場所、すなわちメモリセルを規定する行−列アドレス交差点を備えたアレイとして規定される内部アーキテクチャをこれまで用いてきた。典型的に、これらの交差点は内部アドレスバスを介してアドレス指定され、それらの場所に記憶されるかまたはそこから読出されるべきデータは、内部入力／出力バスに転送される。データ記憶場所の群は、通常はワード線に沿ってともに結合される。この基本的なアーキテクチャを用いる半導体構成には、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、電気的プログラマブル読出専用メモリ（ＥＰＲＯＭ）、消去可能ＥＰＲＯＭ（ＥＥＰＲＯＭ）に加え、「フラッシュ」メモリが含まれる。
【０００３】
このようなメモリデバイスに対する性能の、より重要な尺度の１つに、使用可能な総データ帯域幅がある。データ帯域幅に影響を及ぼすタイミング遅延の主なタイプをアクセス時間と呼ぶ。アクセス時間は、アドレスバスにおける新規のアドレス情報の到着と、入力／出力バス上のアクセスされたデータが利用可能になるときとの間の遅延として規定される。
【０００４】
ＤＲＡＭメモリアレイからのデータの読出またはそこへのデータの書込のいずれかを行なうために、多くのシーケンシャルな動作が行なわれる。最初に、ビット線の対がイコライズされ、プリチャージされる。次に、選択されたワード線がアサートされて、アドレス指定されたメモリセルの充電状態をビット線上に読出す。次に、ビット線センスアンプを活性化して、ビット線の対間の電圧差を最大ロジックレベルにまで増幅する。次に、典型的にｎチャネルパストランジスタである列アクセストランジスタがイネーブルにされて、ビット線の状態をＤＲＡＭの読出データ増幅器および出力に結合するか、または、ビット線の状態をＤＲＡＭ書込データ入力からの新規の値で重ね書きする。
【０００５】
ほぼすべてのＤＲＡＭアーキテクチャにおいて、メモリアレイのアドレス指定の二次元の特性により、外部メモリコントローラにとって直接アクセス可能となる。非同期式のＤＲＡＭアーキテクチャでは、行（またはｘアドレス）および列（またはｙアドレス）へのアクセス動作を制御するために、別個の制御信号が用いられる。同期式のＤＲＡＭアーキテクチャでは、上述の、別個の行および列の制御信号を用いることもできる。さらに、同期式ＤＲＡＭアーキテクチャについては、行および列の制御信号の両方に対して、１つのコマンドパスを用いることができる。
【０００６】
これらの場合、ビット線センスアンプの活性化は、通常は、行活性化コマンドによって開始されるＤＲＡＭ動作の自己タイミングされたシーケンスの最終段階として行なわれる。列アクセストランジスタは、ｙアドレスデコーディングロジックによって制御され、個々の読出および書込のコマンドと関連する制御信号によってイネーブルにされる。
【０００７】
しかしながら、非同期式および同期式のＤＲＡＭアーキテクチャの両方において、ビット線のセンシングと、列アクセストランジスタのイネーブル化との間のタイミングマージンを最小化する能力は、行アクセス動作および列アクセス動作に対する別個の制御パス間のタイミングの変動性によって制限される。同期式の設計においても、ｘアドレスおよびｙアドレスのデコーディングロジックパスは完全に別個である。ビット線のセンシングの完了と、列アクセストランジスタの活性化の開始との間のタイミングの変動性には、ｘアドレスデコーディングパスとｙアドレスデコーディングパスとの間の変動性と、ビット線センスアンプを活性化させる自己タイミングされたチェインの変動性と、制御信号のフライト差（flight differences）の時間との総和が含まれる。すなわち、制御信号は、メモリデバイスの別個の領域に位置付けられた行および列の制御ロジックから所与のメモリアレイに到着するため、異なった活性化のタイミングを有し得る。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＤＲＡＭのアクセス時間を減じ、読出および書込動作が行なわれ得る速度を上げるために、ＤＲＡＭを機能させるために必要な、上述のシーケンシャルな動作の各々に対して必要とされる時間を減じようとすることが重要である。さらに、連続したＤＲＡＭアクセス機能の各々を、前の動作の後にできるだけ早く開始する必要性が同じく重要である。
【０００９】
特に、ビット線の復元と、列活性化デバイスのイネーブル化との間の遅延が、正しいＤＲＡＭ動作および低いアクセスレイテンシの達成の両方に対して重要である。列アクセストランジスタのイネーブル化が早すぎると、ビット線上に読出されたメモリセルが破損するおそれがある。この破損は、列アクセストランジスタを介して結合されたビット線上のノイズから直接生じ得るか、または、列アクセストランジスタを介して駆動されたビット線と、隣接する選択されていないビット線との間の容量結合によって間接的に生じ得る。データは破壊読出しされるため、データが破損すると、それを検索することができない。反対に、列アクセストランジスタのイネーブル化が遅すぎると、不必要な遅延がメモリアクセスレイテンシに加わる。さらに、後のアクセス動作に備えたビット線のイコライズおよびプリチャージが、列アクセストランジスタがオフにされるまで有効に続行し得ない恐れがある。
【００１０】
したがって、不必要な遅延が殆どまたは全くなく、メモリセルのデータを破損することなく、連続するＤＲＡＭアクセス機能を開始することのできるメモリデバイスが必要とされる。したがって、この発明の目的は、上述の不利益の少なくともいくつかを回避または緩和することである。
【課題を解決するための手段】
【００１１】
この発明の一実施例に従い、ビット線の対、ワード線、メモリセル、センスアンプ、およびセンスアンプに給電するためのセンスアンプ電源回路のアレイを有する半導体メモリにおいて、行および列へのアクセス動作を同期させるための回路が提供される。この回路は、ワード線のうちの少なくとも１つを活性化させるためのワード線タイミングパルスと、ワード線タイミングパルスに結合されて、ワード線タイミングパルスを第１の予め定められた期間だけ遅延する第１の遅延回路と、ワード線タイミングパルスと第１の遅延回路によって遅延されたワード線タイミングパルスとを論理的に組合せるための第１のロジック回路とを含む。第１のロジック回路の出力は、センスアンプ電源回路をイネーブルにするためのセンスアンプイネーブル信号を与える。この回路は、ワード線タイミングパルスに結合されてワード線タイミングパルスを第２の予め定められた期間だけ遅延する第２の遅延回路をさらに含む。この回路は、ワード線タイミングパルスと第２の遅延回路によって遅延されたワード線タイミングパルスとを論理的に組合せて列選択イネーブル信号を与えるための第２のロジック回路をさらに含む。列選択イネーブル信号により、複数の列アクセスデバイスのうちの選択されたデバイスがイネーブルにされ、それらはセンスアンプ電源回路がイネーブルにされた後に、予め定められた時間期間だけ活性化される。
【００１２】
ビット線の対、ワード線、メモリセル、センスアンプ、およびセンスアンプに給電するためのセンスアンプ電源回路のアレイを有する半導体メモリにおいて、行および列へのアクセス動作を同期させるための方法もまた提供される。この方法は、ワード線タイミングパルスを生成して、ワード線の少なくとも１つを活性化するステップと、ワード線タイミングパルスを第１の予め定められた時間だけ遅延するステップと、ワード線タイミングパルスと第１の遅延されたワード線タイミングパルスとを論理的に組合せてセンスアンプイネーブル信号を与えるステップとを含む。センスアンプイネーブル信号は、センスアンプ電源回路をイネーブルにする。この方法は、ワード線タイミングパルスを第２の予め定められた時間だけ遅延するステップと、ワード線タイミングパルスと第２の遅延されたワード線タイミングパルスとを論理的に組合せて列選択イネーブル信号を与えるステップとをさらに含む。列選択イネーブル信号は、複数の列アクセスデバイスのうちの選択されたデバイスをイネーブルにし、複数の列アクセスデバイスのうちの選択されたデバイスは、センスアンプ電源回路がイネーブルにされた後に、予め定められた時間期間だけ活性化される。
【図面の簡単な説明】
【００１３】
【図１】非同期式ＤＲＡＭアーキテクチャ（先行技術）の概略図である。
【図２】共通のコマンドおよびアドレスパスを備えた同期式ＤＲＡＭアーキテクチャ（先行技術）の概略図である。
【図３】この発明の一実施例に従ったＤＲＡＭアーキテクチャの概略図である。
【図４】図３に示されたＤＲＡＭアーキテクチャのタイミング図である。
【図５】図３に示された概略図の代替的な一実施例である。
【図６】図３に示された概略図のさらなる代替的な一実施例である。
【００１４】
次に、この発明を、以下の図面を参照することにより、例としてのみ説明する。
【発明を実施するための形態】
【００１５】
便宜上、説明中の同じ番号は、図面中の同じ構造を指す。図１を参照すると、別個の制御信号を用いて行および列へのアクセス動作を制御する非同期式ＤＲＡＭアーキテクチャの先行技術の実現例が、番号１００によって包括的に示される。ビット線の対のすべては、アクティブサイクルの前にプリチャージされ、イコライズされる。外部メモリコントローラ１０２は、行制御信号１０４を行制御ロジックデバイス１０６に送る。外部メモリコントローラ１０２は、列制御信号１０８を列制御論理デバイス１１０に送る。外部メモリコントローラ１０２はまた、行制御ロジックデバイス１０６と列制御ロジックデバイス１１０との両方にアドレス信号１１２を送る。
【００１６】
活性化信号に応答して、行制御ロジックデバイス１０６は、アドレス信号１１２のデコーディングに従い、ワード線１１４をアサートする。メモリセル１１３の充電状態が、相補的なビット線の対１１６上に読出される。センスアンプ１１５はビット線１１６間の電圧を増幅する。次に、列制御ロジック１１０は、アドレス信号１１２のデコーディングに従い、列選択信号１１７をアサートする。列選択信号は、列アクセストランジスタ１１９をイネーブルにする。ワード線１１４とビット線１１６との交差点は、アドレス信号１１２によって特定されるアドレスである。このアドレスは、データバスセンスアンプ１１８ａおよび後に出力バッファ１１８ｂを介してメモリアレイから読出されるか、または入力バッファ１１８ｃおよび後に書込ドライバ１１８ｄを介してメモリアレイに書込まれるべきものである。
【００１７】
図２を参照すると、行および列へのアクセス動作の両方に対して１つのコマンドパスを有する同期式ＤＲＡＭアーキテクチャの先行技術の実現例が番号２００によって包括的に示される。外部メモリコントローラ１０２は、アドレス信号１１２およびコマンド信号２０２を同期式フロントエンド２０４に送る。同期式フロントエンド２０４は、このアドレス信号１１２を行制御ロジックデバイス１０６だけでなく、列制御ロジックデバイス１１０にも与える。さらに、同期式フロントエンド２０４は、行制御信号１０４を行制御ロジックデバイス１０６に与え、列制御信号１０８を列制御ロジックデバイス１１０に与える。
【００１８】
行制御ロジックデバイス１０６および列制御ロジックデバイス１１０は、図１に関して上述の態様と同じように、ワード線１１４および列選択信号１１７をアサートする。入力／出力パス２０６は、図１に示された入力／出力パス１１８と同様に機能するが、例外として、入力／出力パス２０６は、入力データラッチ２０８ａおよび出力データラッチ２０８ｂも含み、データの同期転送を行なう。同期式フロントエンド２０４およびラッチ２０８の両方は、同じクロック２１０によってクロックされる。
【００１９】
図１および図２を参照して説明される実現例のいずれも、ビット線のセンシングと列アクセストランジスタの活性化との間のタイミングの不確実性および変動性を欠点として有する。ビット線のセンシングと列アクセストランジスタの活性化との間のタイミングの不確実性および変動性を減じるための１つの方法に、選択されたメモリアレイの周辺領域内で２つの動作をローカルに同期させることが含まれる。列アクセストランジスタの活性化と、ビット線センスアンプの活性化に基づいて生成される制御信号とを組合せることにより、ビット線のセンシングと列へのアクセスとの間の不必要な遅延を大いに減じることができる。これにより、メモリアクセスのレイテンシを減じかつメモリ動作をより高速で行なうことができる。
【００２０】
図３を参照すると、この発明の一実施例に従ったＤＲＡＭアーキテクチャが番号３００によって包括的に示される。ワード線タイミングパルス信号ＷＴＰが第１の遅延要素Ｄ１の入力に結合される。第１の遅延要素Ｄ１の出力は、ＡＮＤゲートＡ１の入力に結合される。ワード線タイミングパルスＷＴＰは、ＡＮＤゲートＡ１の第２の入力である。ＡＮＤゲートＡ１の出力は、センスアンプイネーブル信号ＳＡＥＮであり、これはビット線センスアンプ電源回路３０２の入力である。ビット線センスアンプ電源回路３０２は、ビット線の対３０６間の電圧を増幅するためのセンスアンプ３０４に給電する。給電は、ｐチャネル電源信号ＳＡＰおよびｎチャネル電源信号ＳＡＮを、アクティブセンシングのサイクル中には正の電源電圧ＶDDおよび接地電源電圧ＶSSにそれぞれ選択的に結合し、プリチャージサイクル中にはビット線プリチャージ電圧ＶBLPに選択的に結合することによって、行なわれる。
【００２１】
第１の遅延要素Ｄ１の出力は、第２の遅延要素Ｄ２の入力にさらに結合される。第２の遅延要素Ｄ２の出力は、第２のＡＮＤゲートＡ２の入力に結合される。ワード線タイミングパルスＷＴＰは、ＡＮＤゲートＡ２の第２の入力である。ＡＮＤゲートＡ２の出力は、列選択イネーブル信号ＣＳＥである。ＣＳＥ信号は、プリデコードされた列アドレス信号を含むグローバル列選択信号ＧＣＳＬ1とＡＮＤゲート３１２（簡素化するために、このうちの２つのみを示す）を介して組合され、ＡＮＤゲート３１２はローカル列選択信号ＬＣＳＬ1を生成する。次いで、ローカル列選択信号ＬＣＳＬ1は、アクセスされるべき適切な列をイネーブルにする。ワード線タイミングパルスＷＴＰもまた、複数のＡＮＤゲート３１４（簡素化するために、このうちの１つのみを示す）を介して、関連するワード線３０８に結合され、プリデコードされたｘアドレスによって選択された適切なワード線をイネーブルにする。
【００２２】
図４を参照すると、上述の回路のためのタイミング図が示される。回路の動作を図３および図４を参照して説明し、読出動作について述べるが、書込動作は、読出動作が説明されると当業者には明らかとなるであろう。ワード線タイミングパルスＷＴＰの立上がり端に応答して、選択されたワード線が立上がり、そのメモリセル用のアクセストランジスタをオンにする。選択されたセルに記憶されたデータがビット線上にダンプされ、セルとビット線のキャパシタンスとの間の電荷の共有が生じる。ワード線タイミングパルスＷＴＰの立上がり端を受けてから、（遅延要素Ｄ１によって生成された）遅延Ｔ１の後に、ビット線センスアンプ３０４は、センスアンプイネーブル信号ＳＡＥＮのアサートによってイネーブルにされる。センスアンプイネーブル信号ＳＡＥＮをアサートすることにより、センスアンプ電源回路３０２は、センスアンプ電源レールＳＡＰおよびＳＡＮ上の電圧を、ビット線プリチャージ電圧ＶBLPから、それぞれ正の電源電圧ＶDDおよび接地電源電圧ＶSSに駆動することができる。センスアンプがイネーブルにされると、ビット線上のデータはフルスイングレベルまで増幅される。
【００２３】
センスアンプイネーブル信号のアサートから、（遅延要素Ｄ２によって生成された）遅延Ｔ２の後に、列選択イネーブル信号ＣＳＥがアサートされる。列選択イネーブル信号ＣＳＥは、ローカルな列選択のためにｙアドレスデコードロジックによって生成された１組のグローバル列選択信号ＧＣＳＬ1を適切と認める（qualify）ように用いられる。列選択信号ＬＣＳＬ1は、個々のＤＲＡＭアレイに対してローカルであり、列選択イネーブルＣＳＥ信号とグローバル列選択信号ＧＣＳＬ1との論理積を行なうことによって生成される。したがって、列選択イネーブル信号ＣＳＥがアサートされて、グローバル列選択信号ＧＣＳＬ1がアサートされると、対応するローカル列選択信号ＬＣＳＬ1がイネーブルにされる。次いで、ローカル列選択信号ＬＣＳＬ1は、ローカルなビット線をデータバスに結合する列アクセストランジスタ３１０をイネーブルにする。したがって、図４を再び参照すると、ローカル列選択信号ＬＣＳＬ1は、遅延Ｔ１およびＴ２の後に生成される。ローカル列選択信号ＬＣＳＬ1は、第１の列アクセストランジスタ３１０ａをイネーブルにする。ワード線タイミングパルスＷＴＰの次の立上がり端によって開始される第２の読出サイクル中に、第２のローカル制御信号ＬＣＳＬ2が遅延Ｔ１およびＴ２の後にイネーブルにされる。第２のローカル列選択信号ＬＣＳＬ2は、第２の列アクセストランジスタ３１０ｂをイネーブルにする。この実施例では、ＬＣＳＬ2は説明のためにＬＣＳＬ1とは異なっているよう示されるが、実際はそうである必要はない。
【００２４】
ローカル列選択イネーブル信号ＬＣＳＬ1は、ワード線タイミングパルスＷＴＰの立上がり端から、遅延Ｔ１およびＴ２の後に活性化され、列選択イネーブル信号ＣＳＥの立下がり端によって非活性化される。センスアンプは、ワード線タイミングパルスＷＴＰの立上がり端から、遅延Ｔ１の後に、ビット線センスアンプ電源回路３０２によって給電され、ＳＡＥＮ信号の立下がり端によって非活性化される。ＡＮＤゲートＡ１およびＡ２により、ワード線タイミングパルスＷＴＰの立下がり端に応答して、センスアンプイネーブル信号ＳＡＥＮおよび列選択イネーブル信号ＣＳＥの両方が、確実に、直ちにディスエーブルにされる。ワード線３０８は、ワード線タイミングパルスＷＴＰが活性である限りイネーブルされた状態にある。
【００２５】
したがって、個々のＤＲＡＭアレイ内の列アクセストランジスタのイネーブル化を、そのアレイに関連するビット線センスアンプの活性化の後の予め定められた時間期間に同期させることができる。センスアンプ間の予め定められた遅延が、最適な読出および書込の性能を達成するよう選択的にプログラムされ得ることに注目されたい。
【００２６】
図５を参照すると、図３に記載された実施例の一代替例が番号５００によって包括的に示される。ビット線センスアンプ電源回路３０２は、上述の実施例で示されたとおり、タイミング制御信号ＷＴＰとタイミング制御信号ＷＴＰの遅延されたものとの論理積を行なうことによってイネーブルにされる。しかしながら、この実施例において、列選択イネーブル信号ＣＳＥは、タイミング制御信号ＷＴＰとコンパレータ５０２の出力との論理積の結果である。
【００２７】
コンパレータ５０２は、ｐチャネル電源信号ＳＡＰまたはｎチャネル電源信号ＳＡＮのいずれか一方のレベルを予め定められたしきい値電圧ＶSWと比較する。図５において、コンパレータは、ｐチャネル電源信号ＳＡＰと、ＶBLPおよびＶDDの間の値を有するようセットされたしきい値電圧ＶSWとを比較する。ＳＡＰがしきい値電圧ＶSWを超えるとすぐ、コンパレータは対応する出力をアサートし、それにより、ＡＮＤゲートＡ２を介して列選択イネーブル信号ＣＳＥをイネーブルにする。列選択イネーブル信号ＣＳＥは、上述の実施例で説明されたように、列選択信号（図示せず）をイネーブルにするために用いられる。
【００２８】
さらに、一代替例において、コンパレータは、ｐチャネル電源信号ＳＡＰを受取る代わりにｎチャネル電源信号ＳＡＮを受取り、しきい値電圧ＶSWはＶBLPとＶSSとの間の値にセットされる。したがって、ｎチャネル電源信号ＳＡＮ電圧が予め規定されたしきい値ＶSWよりも下がると、コンパレータの出力は、列選択イネーブル信号ＣＳＥがイネーブルにされるようなものとなる。列選択イネーブル信号ＣＳＥは第１の実施例で示されたとおり、列選択信号をイネーブルにするために用いられる。
【００２９】
任意に、上述の実施例のいずれに対しても、さらなる遅延要素５０４を加えて遅延を与えてから、列選択イネーブル信号ＣＳＥをイネーブルにすることができる。
【００３０】
さらに、代替的一実施例が図６に示され、番号６００によって包括的に示される。上述の実施例においてと同様に、センスアンプイネーブル信号ＳＡＥＮは、ワード線タイミングパルスＷＴＰとワード線タイミングパルスＷＴＰの遅延されたものとの論理積の結果として生成される。しかしながら、この実施例において、列選択イネーブル信号は、ワード線タイミングパルスＷＴＰとワード線タイミングパルスＷＴＰの遅延されたものとの論理積の結果である。第２の遅延要素Ｄ３は、Ｔ１およびＴ２の組合された時間遅延だけワード線タイミングパルスＷＴＰを遅延する。したがって、第１の実施例とは異なり、ワード線タイミングパルスＷＴＰは第２の遅延要素Ｄ３の入力において直接与えられる。
【００３１】
ワード線タイミングパルスＷＴＰの否定とビット線センスアンプ電源回路３０２のディスエーブル化との間の時間は、ワード線タイミングパルスＷＴＰとＡＮＤゲートＡ１の入力との間に遅延要素を挿入することによって調節され得る。同様に、ワード線タイミングパルスＷＴＰの否定と列選択イネーブル信号ＣＳＥの否定との間の時間は、ワード線タイミングパルスＷＴＰとＡＮＤゲートＡ２の入力との間に遅延要素を挿入することによって調節され得る。
【００３２】
ビット線のセンシングと列へのアクセスとの間のタイミングのより正確な制御が、上述の実施例のすべてによって達成されたため、ビット線のセンシングが部分的にしか完了していない内に列へのアクセスを開始して、読出および書込の動作をさらに加速することもできる。
【００３３】
この発明を或る特定の実施例を参照して説明してきたが、この明細書において前掲の請求項に略述されるとおり、この発明の精神および範囲から逸脱することのないこの発明のさまざまな変更が、当業者には明らかとなるであろう。さらに、この発明は、アレイとして構成されかつ別個のシーケンシャルなｘおよびｙのアドレス指定段階を用いてアドレス指定される、いかなるタイプの電子メモリにも応用することができる。これらには、ＳＲＡＭ、ならびにＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＥＰＲＯＭ、およびＦＲＡＭ等のさまざまな不揮発性メモリが含まれる。
【図１】
0005633887.tif 000002
【図２】
0005633887.tif 000003
【図３】
0005633887.tif 000004
【図４】
0005633887.tif 000005
【図５】
0005633887.tif 000006
【図６】
0005633887.tif 000007