(57)【特許請求の範囲】
【請求項１】
第１の電圧電源で駆動され入力信号を入力してレベルシフトした中間信号を出力するレベルシフト部と、
レベルシフトされた前記中間信号の振幅を制限するクランプ部と、
前記第１の電源電圧よりも低電圧である第２の電圧電源で駆動され、前記中間信号に基づく出力信号を出力するバッファ部と、を有し、
前記バッファ部は、前記中間信号がゲート入力されるｐＭＯＳトランジスタのドレインとグランドとの間に接続される抵抗を備えるレベルシフト回路。
【請求項２】
前記レベルシフト部は、入力段がバイポーラトランジスタによる差動増幅回路で構成され、前記バイポーラトランジスタの負荷は、カレントミラー回路により定ドレイン電流としたアクティブ負荷で構成されている請求項１に記載のレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レベルシフト回路に関し、特にバッテリによる高電圧レベルの信号をより低電圧レベルの信号に変換するレベルシフト回路に関する。
【背景技術】
【０００２】
近年、車両においては、エンジン制御、自動変速制御を始め空調、電装品に至るまで様々な箇所で電子制御化が高度に進んでいる。一般にエンジンや電装品等の制御対象機器に用いられるスイッチやセンサは、車両に搭載されるバッテリからの１２Ｖ（又は２４Ｖ）の電源により駆動される。その一方でＥＣＵ（エンジンコントロールユニット）その他の電子制御装置はＣＭＯＳやＴＴＬ等のロジックレベルで動作し、例えば５Ｖの電源により駆動される。このような電源電圧の異なる機器間で信号の入出力を確実に行うには、信号レベルを変換するレベルシフト回路が必要となる。
【０００３】
図５は、１２Ｖのバッテリで駆動される高電圧レベルの信号をより低電圧レベルに変換するレベルシフト回路の従来例である。この従来のレベルシフト回路は、高電圧レベルの信号を入力するレベルシフト部５１と、このレベルシフト部５１が出力する信号の電圧を一定以下にクランプするクランプダイオード５２と、前記信号を５Ｖレベルの信号として出力する出力バッファ部５３とを備えている。従来の出力バッファ部５３は、例えばＣＭＯＳレベルの信号を出力するために，単段又は多段のＣＭＯＳインバータ回路により構成される（例えば特許文献１及び２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０９−２０００３０号公報
【特許文献２】特開２００５−２６９２１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図５に示される従来のレベルシフト回路は、レベルシフト部５１が変換した信号の電圧をクランプダイオード５２が最大で５．６Ｖにクランプすることにより、出力バッファ部５３にバッテリ系の高電圧が直接印加しないよう保護が図られている。しかし、車両内においてバッテリ系の電源ラインＶＢＢ（１２Ｖ）とロジック系の電源ラインＶＣＣ（５Ｖ）とが接近して配線されることにより、これらのライン間に浮遊容量が存在し、また車体フレームを介して電気的に導通するグランド間にもインダクタ成分が少なからず存在する。
【０００６】
バッテリの電源投入時や接続時において１２Ｖの電源ラインＶＢＢの電圧が急激に変化すると、上述の浮遊容量やインダクタ成分の存在により電源ラインＶＣＣの電圧が誘導されて一時的に５Ｖ以上にオーバーシュートする場合がある。その結果、クランプダイオード５２によるクランプ電圧が５．６Ｖ以上となり、出力バッファ部５３のうち特にグランドに接続する初段のｎＭＯＳトランジスタＱのゲートに耐圧以上の電圧が印加されて素子破壊を招くおそれがあった。
【０００７】
そこで、本発明の目的は、バッテリの電源投入時等の電源電圧の急激なオーバーシュートに対する耐性を向上させるレベルシフト回路を提供することにある。
【課題を解決するための手段】
【０００８】
（１）かかる目的を達成するために本発明のレベルシフト回路は、第１の電圧電源で駆動され入力信号を入力してレベルシフトした中間信号を出力するレベルシフト部と、レベルシフトされた前記中間信号の振幅を制限するクランプ部と、前記第１の電源電圧よりも低電圧である第２の電圧電源で駆動され、前記中間信号に基づく出力信号を出力するバッファ部と、を有し、前記バッファ部は、前記中間信号がゲート入力されるｐＭＯＳトランジスタのドレインとグランドとの間に接続される抵抗を備える。
【０００９】
（２）また、本発明のレベルシフト回路において、前記レベルシフト部は、入力段がバイポーラトランジスタによる差動増幅回路で構成され、前記バイポーラトランジスタの負荷は、カレントミラー回路により定ドレイン電流としたアクティブ負荷で構成されている。
【発明の効果】
【００１０】
本発明のレベルシフト回路は、簡素な構成により、バッテリの電源投入時等の電圧の急激なオーバーシュートに対する耐性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、第１の実施の形態によるレベルシフト回路の回路図である。
【図２】図２は、第１の実施の形態によるレベルシフト回路の直流特性をグラフで示す図である。
【図３】図３は、第２の実施の形態によるレベルシフト回路の回路図である。
【図４】図４は、第２の実施の形態によるレベルシフト回路の直流特性をグラフで示す図である。
【図５】図５は、従来技術によるレベルシフト回路の回路図である。
【発明を実施するための形態】
【００１２】
[第１の実施の形態]
図１は、本発明の第１の実施の形態によるレベルシフト回路１の回路図である。このレベルシフト回路１は、レベルシフト部１０と、クランプ部２０と、出力バッファ部３０とを備えている。
【００１３】
レベルシフト部１０は、１２Ｖレンジの振幅を有するバッテリ系の入力信号ＶＩＮが入力される入力バッファであり、例えば定電流源１１と、ｐｎｐバイポーラトランジスタである入力トランジスタ１２と、トランジスタ１２のベースに接続された入力抵抗１４と、同じくｐｎｐバイポーラトランジスタである入力トランジスタ１３と、入力トランジスタ１３のコレクタに接続されたｎＭＯＳトランジスタ１６とからなる差動増幅回路を入力段に備えている。
【００１４】
２つの入力トランジスタ１２，１３は、互いに同一特性を有し、逆耐圧特性を確保する上ではラテラル型ｐｎｐトランジスタであることが望ましい。また、入力トランジスタ１２，１３は、互いにエミッタ結合され、１２Ｖの電源ラインＶＢＢに接続した定電流源１１からの一定のバイアス電流が各エミッタに供給される。入力信号ＶＩＮがベースに入力される側の入力トランジスタ１２のコレクタは、直接、フレームグランド（以下、単に「グランド」という。）に接続され、他方、ｎＭＯＳトランジスタ１６をコレクタ負荷とする側の入力トランジスタ１３のベースとコレクタとは短絡している。つまり、レベルシフト部１０が出力する信号（これを「中間信号Ｖｍ」という）のグランドに対する電位が、入力信号ＶＩＮの同相成分に相当する電位となるように回路構成されている。また、入力段をバイポーラトランジスタによる差動増幅回路で構成することにより、スイッチングの高速化が図られている。
【００１５】
入力トランジスタ１３のコレクタ負荷であるｎＭＯＳトランジスタ１６は、同じくｎＭＯＳトランジスタ１７とともにカレントミラー回路を構成している。ゲートドレイン間が短絡する側のｎＭＯＳトランジスタ１７のドレインには定電流源１５が接続され、常時一定のドレイン電流が供給される。このように入力トランジスタ１３の負荷をアクティブ負荷で構成することにより、入力信号ＶＩＮに対する電力増幅率を向上させている。
【００１６】
クランプ部２０は、ｎｐｎバイポーラトランジスタ２１のベースとエミッタとを短絡したダイオード接続により構成される。ｎｐｎバイポーラトランジスタ２１のコレクタ（カソード）は５Ｖの電源ラインＶＣＣに接続し、エミッタ（アノード）はレベルシフト部１０の出力（中間信号Ｖｍ）のノードに接続している。すなわち、クランプ部２０は、レベルシフト部１０が出力する中間信号Ｖｍの振幅を電源ラインＶＣＣの５Ｖにダイオード順方向電圧降下分０．６Ｖを加えた約５．６Ｖにクランプしてそれ以下に制限するように構成されている。
【００１７】
出力バッファ部３０は、その初段にｐＭＯＳトランジスタ３１と、ｐＭＯＳトランジスタ３１のドレインとグランドとの間に接続された抵抗３２とを備えている。ｐＭＯＳトランジスタ３１のゲートには、レベルシフト部１０からの中間信号Ｖｍが入力される。ｐＭＯＳトランジスタ３１のソースには、５Ｖの電源ラインＶＣＣが接続される。抵抗３２の一端が接続されたｐＭＯＳトランジスタ３１のドレイン出力は、５Ｖ系の信号レベルに変換された反転出力ＶＮＯＵＴとして外部に出力される。
【００１８】
出力バッファ部３０の後段は、それぞれのドレインが結合したｐＭＯＳトランジスタ３３とｎＭＯＳトランジスタ３４とを備えている。ｐＭＯＳトランジスタ３３のソースは５Ｖの電源ラインＶＣＣに接続し、ｎＭＯＳトランジスタ３４のソースはグランドに接続している。このように、出力バッファ部３０の後段はＣＭＯＳインバータ回路として構成され、ｐＭＯＳトランジスタ３３及びｎＭＯＳトランジスタ３４の各ゲートに入力される反転出力ＶＮＯＵＴを反転して５ＶのＣＭＯＳレベルの信号に変換した非反転出力ＶＰＯＵＴを各ドレインを介して外部出力するよう構成されている。
【００１９】
[第１の実施の形態によるレベルシフト回路の動作]
図２は、第１の実施の形態によるレベルシフト回路１の直流特性をグラフで示す図である。レベルシフト部１０に低電位（Ｌ）の入力信号ＶＩＮが入力されると、入力トランジスタ１２を流れる電流のほうが入力トランジスタ１３を流れるよりも大きくなる。したがって、入力トランジスタ１３のコレクタ出力である中間信号Ｖｍの電位が下がる。入力トランジスタ１３のベースとコレクタとは短絡しているので、中間信号Ｖｍの電位は、入力トランジスタ１２のベース電流による入力抵抗１４の電圧降下分を無視すれば、入力信号ＶＩＮとほぼ同電位となる。
【００２０】
入力信号ＶＩＮが低電位（Ｌ）のときには、出力バッファ部３０のｐＭＯＳトランジスタ３１はオンし、抵抗３２にドレイン電流が多く流れるので反転出力ＶＮＯＵＴは高電位（Ｈ）となる。また、ｐＭＯＳトランジスタ３３はオフし、ｎＭＯＳトランジスタ３４はオンするため、非反転出力ＶＰＯＵＴは低電位（Ｌ）となる。
【００２１】
入力信号ＶＩＮが０〜５．６Ｖの範囲では、図２に示すようにレベルシフト部１０が出力する中間信号Ｖｍは、入力信号のＶＩＮとほぼ同電位で変化する。入力信号ＶＩＮが５．６Ｖ以上になると、入力トランジスタ１３のコレクタ電流がクランプ部２０を介して電源ラインＶＣＣに流れるため、中間信号Ｖｍの振幅が５．６Ｖに保持される。
【００２２】
また、入力信号ＶＩＮが高電位（Ｈ）のときには、入力トランジスタ１３を流れる電流のほうが入力トランジスタ１２を流れるよりも大きくなる。したがって、中間信号Ｖｍの電位が上がる。このとき、出力バッファ部３０のｐＭＯＳトランジスタ３１はオフし、抵抗３２へのドレイン電流が少なくなるので反転出力ＶＮＯＵＴは低電位（Ｌ）となる。さらに、ｐＭＯＳトランジスタ３３はオンし、ｎＭＯＳトランジスタ３４はオフするため、非反転出力ＶＰＯＵＴは高電位（Ｈ）となる。
【００２３】
このように、本実施の形態のレベルシフト回路１は、１２Ｖのバッテリ系の入力信号ＶＩＮをより低い５Ｖの信号レベルに変換して反転出力ＶＮＯＵＴ及び非反転出力ＶＰＯＵＴを出力する。
【００２４】
また、出力バッファ部３０の初段を従来のｎＭＯＳトランジスタに換えて抵抗３２をｐＭＯＳトランジスタ３１の負荷抵抗とした。これにより、バッテリの電源投入時や接続時において電源ラインＶＣＣの電圧がオーバーシュートし、同時に中間信号Ｖｍの電位が５．６Ｖ以上となっても、ｐＭＯＳトランジスタ３１のゲートソース間電圧は０．６Ｖに保たれ、ｐＭＯＳトランジスタ３１及び抵抗３２等に対する過電圧の印加や過電流が流れるのを防止する。したがって、回路の耐性及び信頼性を向上させることができる。
【００２５】
[第２の実施の形態]
図３は、本発明の第２の実施の形態によるレベルシフト回路２の回路図である。なお、図３において、上述の第１の実施の形態と共通又は対応する構成要素に対し共通の符号を使用している。また、ここでは、第１の実施の形態と相違し又は追加した構成についてのみ説明し、その他共通する構成要素については第１の実施の形態における説明により参照される。
【００２６】
この第２の実施の形態によるレベルシフト回路２は、レベルシフト部１０と、クランプ部２０と、出力バッファ部４０とを備えている。出力バッファ部４０は、初段にｎＭＯＳトランジスタ４１と、ｎＭＯＳトランジスタ４１のソースとグランドとの間に接続された抵抗４２とを備えている。ｎＭＯＳトランジスタ４１のゲートには、レベルシフト部１０からの中間信号Ｖｍが入力される。ｎＭＯＳトランジスタ４１のドレインには、５Ｖの電源ラインＶＣＣが接続される。また、抵抗４２の一端が接続されたｎＭＯＳトランジスタ４１のソース出力は、５Ｖ系の信号レベルに変換された非反転出力ＶＰＯＵＴとして外部に出力される。なお、出力バッファ部４０の初段を上述のｎＭＯＳトランジスタ４１に換えてｎｐｎバイポーラトランジスタ（不図示）を用いて構成してもよい。
【００２７】
出力バッファ部４０の後段は、それぞれのドレインが結合したｐＭＯＳトランジスタ４３とｎＭＯＳトランジスタ４４とを備えている。ｐＭＯＳトランジスタ４３のソースは５Ｖの電源ラインＶＣＣに接続し、ｎＭＯＳトランジスタ４４のソースはグランドに接続している。このように、出力バッファ部４０の後段はＣＭＯＳインバータ回路として構成され、ｐＭＯＳトランジスタ４３及びｎＭＯＳトランジスタ４４の各ゲートに入力される非反転出力ＶＰＯＵＴを反転して５ＶのＣＭＯＳレベルの信号に変換した反転出力ＶＮＯＵＴを各ドレインを介して外部出力するよう構成されている。
【００２８】
[第２の実施の形態によるレベルシフト回路の動作]
図４は、第２の実施の形態によるレベルシフト回路２の直流特性をグラフで示す図である。入力信号ＶＩＮが０〜５．６Ｖの範囲では、レベルシフト部１０で変換される中間信号Ｖｍの電位は、入力信号のＶＩＮに従ってほぼ同一電位で変動する。入力信号ＶＩＮが５．６Ｖ以上になると、入力トランジスタ１３のコレクタ電流がクランプ部２０を介して電源ラインＶＣＣに流れ、これにより中間信号Ｖｍが５．６Ｖにクランプされる。
【００２９】
レベルシフト部１０に低電位（Ｌ）の入力信号ＶＩＮが入力されると、出力バッファ部４０のｎＭＯＳトランジスタ４１がオフし、抵抗４２に電流が流れないので非反転出力ＶＰＯＵＴは低電位（Ｌ）となる。また、ｐＭＯＳトランジスタ４３はオンし、ｎＭＯＳトランジスタ４４はオフするため、反転出力ＶＮＯＵＴは高電位（Ｈ）となる。
【００３０】
入力信号ＶＩＮが低電位から高電位に変化するに従って、出力バッファ部４０の非反転出力ＶＰＯＵＴの電位は、中間信号Ｖｍの電位（＝入力信号ＶＩＮの電位、但し５．６Ｖ以下の範囲）からｎＭＯＳトランジスタ４１のゲートソース間電圧だけ降下した電位で変化する。すなわち、レベルシフト部１０に高電位（Ｈ）の入力信号ＶＩＮが入力されると、出力バッファ部４０のｎＭＯＳトランジスタ４１がオンし、非反転出力ＶＰＯＵＴは高電位（Ｈ）となる。同時に、ｐＭＯＳトランジスタ４３はオフし、ｎＭＯＳトランジスタ４４はオンするため、反転出力ＶＮＯＵＴは低電位（Ｌ）となる。
【００３１】
このように、本実施の形態のレベルシフト回路２は、１２Ｖのバッテリ系の入力信号ＶＩＮをより低い５Ｖの信号レベルに変換して非反転出力ＶＰＯＵＴ及び反転出力ＶＮＯＵＴを出力する。特に入力信号ＶＩＮが０〜５．６Ｖの範囲では、線形性を有して非反転出力ＶＰＯＵＴを入力信号ＶＩＮに追従させて変化させることができる。
【００３２】
さらに、出力バッファ部４０の初段をｎＭＯＳトランジスタ４１によるソースフォロアとしたので、バッテリの電源投入時や接続時において電源ラインＶＣＣの電圧がオーバーシュートしてもｎＭＯＳトランジスタ４１のゲートソース間電圧だけレベルダウンした電圧が抵抗４２に印加されるだけであり、回路の耐性が確保される。
【００３３】
以上、本発明に好適な実施の形態を説明したが、本発明はこれらの実施の形態に限定されるものではなく、その要旨を変更しない範囲内で種々の変形が可能である。
【符号の説明】
【００３４】
１…レベルシフト回路、１０…レベルシフト部、１１…定電流源、１２，１３…入力トランジスタ、１４…入力抵抗、１５…定電流源、１６，１７…ｎＭＯＳトランジスタ
２０…クランプ部、２１…ｎｐｎバイポーラトランジスタ
３０…出力バッファ部、３１…ｐＭＯＳトランジスタ、３２…抵抗、３３…ｐＭＯＳトランジスタ、３４…ｎＭＯＳトランジスタ
４０…出力バッファ部、４１…ｎＭＯＳトランジスタ、４２…抵抗、４３…ｐＭＯＳトランジスタ、４４…ｎＭＯＳトランジスタ
５１…レベルシフト部、５２…クランプダイオード、５３…出力バッファ部
Ｑ…ｎＭＯＳトランジスタ、ＶＢＢ…電源ライン（１２Ｖ）、ＶＣＣ…電源ライン（５Ｖ）、ＶＩＮ…入力信号、Ｖｍ…中間信号、ＶＮＯＵＴ…反転出力、ＶＰＯＵＴ…非反転出力
【図１】
0005465548.tif 000002
【図２】
0005465548.tif 000003
【図３】
0005465548.tif 000004
【図４】
0005465548.tif 000005
【図５】
0005465548.tif 000006