(57)【特許請求の範囲】
【請求項１】
複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記半導体集積回路は、プログラム機能を備えないアナログ式半導体集積回路であり、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に基づいて、前記電力変換回路の第１の動作パラメータ又は第１の動作モード情報の設定、若しくは前記スイッチング素子の第１の制御を行う、第１の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧を判定対象信号として検出し、当該判定対象信号に応じて、前記電力変換回路の第２の動作パラメータ又は第２の動作モード情報の設定を行う、第２の動作状態設定手段と、
を前記半導体集積回路の内部に備え、
前記第１の動作状態設定手段では、前記電力変換回路の通常回路動作が設定され、
前記第２の動作状態設定手段では、前記機能兼用外部端子に選択的に前記外部回路が接続されることにより、予め備えた機能から選択的に前記半導体集積回路の機能が設定され、
前記半導体集積回路を前記電力変換回路に必要な機能を選択して利用できるようにして、前記第２の動作状態設定手段により設定される機能が異なるそれぞれの電力変換回路に対応できるようにしたことを特徴とする、スイッチング制御回路。
【請求項２】
前記機能兼用外部端子に入力される信号の一つは、前記スイッチング制御回路の動作により前記電力変換回路から入力される出力電圧検出信号であり、
前記第１の動作状態設定手段は、前記出力電圧検出信号に応じて出力電圧の安定化制御のための動作パラメータを設定し、
前記第２の動作状態設定手段は、前記電力変換回路の電力変換動作以外の期間での前記判定対象信号に応じて、前記出力電圧の安定化以外の、前記第２の動作パラメータ又は第２の動作モード情報の設定、若しくは前記スイッチング素子の第２の制御を行う、請求項１に記載のスイッチング制御回路。
【請求項３】
前記機能兼用外部端子に入力される信号の一つは、前記スイッチング制御回路の動作により前記電力変換回路に流れる電流によって生じる電流検出用信号であり、
前記第１の動作状態設定手段は、前記電流検出用信号に応じて過電流制御の動作パラメータ又は動作モードを設定し、
前記第２の動作状態設定手段は、前記スイッチング素子のオン期間又はオフ期間のうち、前記電力変換回路の動作上不要な期間での前記判定対象信号に応じて前記過電流制御以外の前記電力変換回路の第２の動作パラメータ又は第２の動作モード情報の設定、若しくは前記スイッチング素子の第２の制御を行う、請求項１に記載のスイッチング制御回路。
【請求項４】
前記機能兼用外部端子に入力される信号の一つは入力電源電圧の波形信号であり、
前記第１の動作状態設定手段は、前記波形信号に応じて前記スイッチング素子の第１の制御を行い、
前記第２の動作状態設定手段は、前記判定対象信号の電圧波高値と基準電圧との比較結果に応じて、前記電力変換回路の前記スイッチング素子のスイッチング周波数の設定を行う、請求項１に記載のスイッチング制御回路。
【請求項５】
前記機能兼用外部端子に入力される信号の一つは、前記スイッチング制御回路を動作させるために前記出力端子から出力される電圧パルスの周波数を定める周波数設定信号であり、
前記第１の動作状態設定手段は、前記周波数設定信号の電圧最大値に応じて、前記機能兼用外部端子から出力される電圧パルスの周波数を定め、
第２の動作状態設定手段は、前記判定対象信号の電圧最低値と基準電圧との比較結果に応じて、前記周波数を定める動作以外の、前記第２の動作パラメータ又は第２の動作モード情報の設定、若しくは前記スイッチング素子の第２の制御を行う、請求項１に記載のスイッチング制御回路。
【請求項６】
前記機能兼用外部端子に入力される信号の一つは、前記スイッチング制御回路を動作させるために前記出力端子から出力される電圧パルスのパルス幅を定めるパルス幅設定信号であり、
前記第１の動作状態設定手段は、前記電力変換回路の動作開始から定常動作までの起動時間での前記パルス幅設定信号に応じて、前記機能兼用外部端子から出力される電圧パルスのパルス幅を定め、
第２の動作状態設定手段は、前記電力変換回路の定常動作時の前記判定対象信号に応じて、前記パルス幅の設定以外の、前記第２の動作パラメータ又は第２の動作モード情報の設定、若しくは前記スイッチング素子の第２の制御を行う、請求項１に記載のスイッチング制御回路。
【請求項７】
前記機能兼用外部端子に入力される信号の一つは、前記スイッチング制御回路を動作させるために、前記機能兼用外部端子から出力される電圧パルスの開始又は停止を決定する電圧パルス出力制御信号であり、
前記第１の動作状態設定手段は、前記電圧パルス出力制御信号に応じて前記機能兼用外部端子から出力される電圧パルスの開始又は停止を決定し、
第２の動作状態設定手段は、前記判定対象信号に応じて、前記スイッチング素子のスイッチング周波数の設定を行う、請求項１に記載のスイッチング制御回路。
【請求項８】
前記機能兼用外部端子に入力される信号の一つは、前記電力変換回路から出力される電圧が過電圧であるか否かを示す過電圧検出信号であり、
前記第１の動作状態設定手段は、前記過電圧検出信号に応じて過電圧保護動作を行い、
前記第２の動作状態設定手段は、前記過電圧検出信号が通常範囲よりさらに高い設定電圧を超えたときの前記判定対象信号に応じて、過電圧の出力を直ちに停止する、請求項１に記載のスイッチング制御回路。
【請求項９】
前記機能兼用外部端子に入力される信号の一つは、前記スイッチング制御回路の動作により、前記電力変換回路から出力される帰還信号電圧の利得と位相を補償するための補償信号であり、
前記第１の動作状態設定手段は、前記補償信号に応じて帰還信号電圧の利得と位相を補償し、
前記第２の動作状態設定手段は、前記電力変換回路の動作開始前の、もしくは動作開始から定常動作までの起動時間での前記判定対象信号に応じて、前記補償信号に応じた帰還信号電圧の利得と位相の補償以外の、前記第２の動作パラメータ又は第２の動作モード情報の設定、若しくは前記スイッチング素子の第２の制御を行う、請求項１に記載のスイッチング制御回路。
【請求項１０】
前記機能兼用外部端子に入力される信号の一つは、前記スイッチング制御回路の動作により、前記電力変換回路のインダクタ又はトランスに流れる電流又は生成される電圧の極性が変化することを示す極性反転タイミング信号であり、
前記第１の動作状態設定手段は、前記極性反転タイミング信号に応じて前記スイッチング制御回路を制御し、
前記第２の動作状態設定手段は、前記判定対象信号の電圧波高値と基準電圧との比較結果に応じて、前記極性反転タイミング信号に応じた前記スイッチング制御回路の制御以外の第２の動作パラメータ又は第２の動作モード情報の設定、若しくは前記スイッチング素子の第２の制御を行う、請求項１に記載のスイッチング制御回路。
【請求項１１】
前記機能兼用外部端子から出力される信号は、前記スイッチング制御回路を動作させるために、前記スイッチング素子の制御端子の電圧を制御するスイッチング素子制御信号であり、
前記第１の動作状態設定手段は、前記スイッチング素子制御信号を前記スイッチング素子へ与え、
前記第２の動作状態設定手段は、前記判定対象信号に応じて、前記スイッチング素子のスイッチング周波数の設定を行う、請求項１に記載のスイッチング制御回路。
【請求項１２】
前記機能兼用外部端子から出力される信号は、前記スイッチング制御回路を動作させるために発生される基準電圧信号であり、
前記第１の動作状態設定手段は、前記基準電圧信号を出力し、
前記第２の動作状態設定手段は、前記電力変換回路の動作開始前の前記判定対象信号に応じて、前記基準電圧信号の出力以外の前記第２の動作パラメータ又は第２の動作モード情報の設定、若しくは前記スイッチング素子の第２の制御を行う、請求項１に記載のスイッチング制御回路。
【請求項１３】
前記機能兼用外部端子から出力される信号は、前記電力変換回路の動作状態が正常であるか否かを示す動作状態信号であり、
前記第１の動作状態設定手段は、前記動作状態信号を出力し、
前記第２の動作状態設定手段は、前記判定対象信号に応じて、前記スイッチング素子のスイッチング周波数の設定を行う、請求項１に記載のスイッチング制御回路。
【請求項１４】
内部に電流供給回路を備え、該電流供給回路により、前記外部回路が接続された前記機能兼用外部端子に電流を通電する、請求項１〜１３のいずれかに記載のスイッチング制御回路。
【請求項１５】
前記半導体素子はツェナーダイオードである、請求項１〜１４のいずれかに記載のスイッチング制御回路。
【請求項１６】
前記半導体素子はトランジスタである、請求項１〜１４のいずれかに記載のスイッチング制御回路。
【請求項１７】
前記半導体素子はオペアンプである、請求項１〜１４のいずれかに記載のスイッチング制御回路。
【請求項１８】
前記第２の動作パラメータは前記スイッチング素子のスイッチング周波数である、請求項１〜１７のいずれかに記載のスイッチング制御回路。
【請求項１９】
前記第２の動作パラメータは前記スイッチング素子のスイッチング周波数の最高値又は最低値の制限値である、請求項１〜１７のいずれかに記載のスイッチング制御回路。
【請求項２０】
前記第２の動作パラメータは、前記スイッチング制御回路の動作により前記電力変換回路に流れる電流によって生じる過電流検出用信号を基に過負荷状態を判定するための閾値である、請求項１〜１７のいずれかに記載のスイッチング制御回路。
【請求項２１】
前記第２の動作パラメータは、前記電力変換回路から出力される電圧が過電圧であるか否かを示す過電圧検出信号を基に過電圧状態を判定するための閾値である、請求項１〜１７のいずれかに記載のスイッチング制御回路。
【請求項２２】
前記第２の動作パラメータは、前記電力変換回路の起動を判定する起動閾値又は前記電力変換回路の停止を判定する停止閾値である、請求項１〜１７のいずれかに記載のスイッチング制御回路。
【請求項２３】
前記第２の動作パラメータは、前記スイッチング素子のオン時間の制限値である、請求項１〜１７のいずれかに記載のスイッチング制御回路。
【請求項２４】
前記第２の動作パラメータは、前記スイッチング素子を駆動するパルスの時比率の制限値である、請求項１〜１７のいずれかに記載のスイッチング制御回路。
【請求項２５】
前記第２の動作モード情報は、前記電力変換回路の出力制御方式の区別に関する情報である、請求項１〜１７のいずれかに記載のスイッチング制御回路。
【請求項２６】
前記第２の動作モード情報は、過負荷状態での動作モードの区別に関する情報である、請求項１〜１７のいずれかに記載のスイッチング制御回路。
【請求項２７】
前記第２の動作モード情報は、過電圧状態での動作モードの区別に関する情報である、請求項１〜１７のいずれかに記載のスイッチング制御回路。
【請求項２８】
前記第２の動作モード情報は、軽負荷状態での動作モードの区別に関する情報である、請求項１〜１７のいずれかに記載のスイッチング制御回路。
【請求項２９】
前記出力制御方式は、出力電圧一定制御、出力電流一定制御、又は出力電力一定制御のいずれかである、請求項２５に記載のスイッチング制御回路。
【請求項３０】
前記過負荷状態における動作モードは、発振期間と停止期間を繰り返す自動復帰モード又は発振が停止するラッチモードのいずれかである、請求項２６に記載のスイッチング制御回路。
【請求項３１】
前記過電圧状態における動作モードは、発振期間と停止期間を繰り返す自動復帰モード又は発振が停止するラッチモードのいずれかである、請求項２７に記載のスイッチング制御回路。
【請求項３２】
前記軽負荷状態における動作モードは、発振期間と停止期間を繰り返す間欠発振モード又は前記スイッチング素子のスイッチング周波数を低減して不連続電流モードで動作する周波数低減モードのいずれかである、請求項２８に記載のスイッチング制御回路。
【請求項３３】
請求項１〜３２のいずれかに記載のスイッチング制御回路が前記電力変換回路に備えられたスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はスイッチング電源装置に用いられるＩＣ化されたスイッチング制御回路及びそれを備えたスイッチング電源装置に関するものである。
【背景技術】
【０００２】
スイッチング電源装置においてスイッチング制御用ＩＣには、出力制御動作、起動動作、過電流保護動作、過電圧保護動作、待機動作、力率改善動作など、各種機能を実現するための回路を備えている。これらの機能が増加することによって、スイッチング制御用ＩＣの高機能化が図られている。
【０００３】
スイッチング制御用ＩＣの各機能をアプリケーションの動作仕様に対応させるように設定するには、機能ごとに外部回路とのインターフェイス用の複数の端子が必要となる。このため、搭載する機能の数が増えると、自ずと端子数が増加してしまう。端子の数が増加すると、スイッチング制御用ＩＣのパッケージが大きくなり、ＩＣのコスト単価の増大につながる。
【０００４】
一方、スイッチング制御用ＩＣの小型化及びその実装面積の縮小化の要請に応じて、端子数の少ないスイッチング制御用ＩＣも必要となっている。スイッチング制御用ＩＣとしてよく採用される端子数は１６ピンであり、小型になると８ピンが主流である。これより更に小型化されたものは４ピンである。
【０００５】
スイッチング制御用ＩＣの端子数を制限する場合、搭載できる機能が制約されることから、各機能に応じてＩＣの品種を揃えて準備し、仕様や用途によってこれらを使い分ける必要がある。この場合、ＩＣの品種数は増加してしまい、製造プロセスだけでなくＩＣの管理が複雑化し、結果としてＩＣのコスト単価が増大するという課題がある。
【０００６】
一般に多機能性が要求されるほど大型になることはやむを得ないが、近年、小型のスイッチング制御回路であっても必要な機能が増している。現状では、ＩＣなどの半導体のコスト単価を低減するには、少ない品種を大量に生産することが効果的である。さらに、ＩＣのパッケージとしては、少ない端子数でサイズの小さなＩＣとして構成するほうがＩＣのコスト単価を下げることができる。
【０００７】
特許文献１には、端子数の削減を目的としたスイッチング制御用ＩＣに関する発明が記載されている。
図１は特許文献１に示されているスイッチング電源装置の回路図である。図１において、スイッチング電源装置１０１は、１次巻線１２７と２次巻線１２９を有するトランス１０５、ダイオード１１７とコンデンサ１１９による整流平滑回路、ツェナーダイオード１２１とフォトカプラ１１３、及び抵抗１２３による帰還回路と、集積回路１０３を備えている。
【０００８】
集積回路１０３は１次巻線１２７に接続されている。集積回路１０３は、その集積回路１０３のドレインＤ端子とソースＳ端子との間に結合される内部スイッチを含むスイッチングレギュレータである。
【０００９】
動作中、集積回路１０３内のスイッチが、トランス１０５を通る入力１０７から出力１０９へのエネルギーの伝達を調整する。集積回路１０３には前記帰還回路からのフィードバック信号が入力される。
【００１０】
多機能キャパシタ１１１は集積回路１０３のバイパスＢＰ端子に接続されている。多機能キャパシタ１１１は、通常動作中に集積回路１０３の電源デカップリング機能をもたせるために用いられる。集積回路１０３内の内部回路は、多機能キャパシタ１１１から電力又はバイアス電流を受け取り、出力１０９を調整しながら通常動作中に回路を作動させる。
【００１１】
集積回路１０３の初期化期間中に集積回路１０３のパラメータ／モードを選択するために多機能キャパシタ１１１が使用される。この初期化期間中に集積回路のパラメータ／モードが選択される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００７−７３９５４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
特許文献１に示されているスイッチング電源装置は、ある必要な機能を実現するための端子を、初期化期間中に別機能の設定判別用に利用するものである。そのために多機能キャパシタの容量を設定することによって初期化期間中の充電電圧の上昇率の違いに応じて集積回路１０３のパラメータ／モードを選択するようにしている。
【００１４】
このように、スイッチング制御用ＩＣのパラメータ／モードの設定判別を初期化期間中に行う構成では選択可能な機能に制約が大きい。また、パラメータ／モードを設定するための部品もキャパシタのみであるため、選択機能が制限される。
【００１５】
この発明の目的は、キャパシタの充電電圧の上昇率の違いによってパラメータ／モードを設定する従来の方式に比べて、選択可能な機能の制約を小さくし、既存の端子に機能を併用させる（隠し機能を持たせる）ことで、端子数の増加を抑えたスイッチング制御回路及び小型・低コストなスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１６】
この発明のスイッチング制御回路は、複数の外部端子を有し、スイッチング電源装置の電力変換回路に設けられてスイッチング素子を制御する半導体集積回路を備えたスイッチング制御回路であって、
前記複数の外部端子には、外部から内部へ電源電圧を印加する電源端子と、外部から内部へ電圧信号を入力する入力端子と、内部から外部へ電圧信号を出力する出力端子と、を含み、
前記複数の外部端子のうち少なくとも一つの外部端子は機能兼用外部端子であり、当該機能兼用外部端子の信号に基づいて、前記電力変換回路の第１の動作パラメータ又は第１の動作モード情報の設定、若しくは前記スイッチング素子の第１の制御を行う、第１の動作状態設定手段と、
前記機能兼用外部端子の外部に接続される、抵抗素子又は半導体素子を少なくとも含む外部回路に誘起される電圧を判定対象信号として検出し、当該判定対象信号に応じて、前記電力変換回路の第２の動作パラメータ又は第２の動作モード情報の設定を行う、第２の動作状態設定手段と、
を前記半導体集積回路の内部に備える。
【００１７】
上記、第１の動作パラメータ及び第２の動作パラメータは、所定動作を制御する為に与える信号、情報又は電力である。また、第１の動作モード情報及び第２の動作モード情報は、主に動作モードを設定するための情報である。
そして、上記機能兼用外部端子に選択的に前記外部回路を接続することにより、第２の動作状態設定手段を予め設定して半導体集積回路の機能を設定し、半導体集積回路を複数種類の半導体集積回路から必要な機能を選択して利用できるようにする。
【００１８】
この発明のスイッチング電源装置は、前記スイッチング制御回路を電力変換回路に備える。
【発明の効果】
【００１９】
この発明によれば、既存端子の通常動作の機能への影響を与えることなく、既存端子を他の機能の設定のために併用できる。そのため、ＩＣの端子数の削減ができ、ＩＣの小型化、低コスト化を図ることができる。また、ＩＣを多機能とすることで、幅広い仕様や用途の電源に適用可能になる。
【図面の簡単な説明】
【００２０】
【図１】特許文献１に示されているスイッチング電源装置の回路図である。
【図２】第１の実施形態に係るＰＦＣコンバータの回路図である。
【図３】図２に示した駆動信号生成回路２１の具体的な回路図の例である。
【図４】入力電圧検出端子Ｖｄｅｔに入力される信号の波形とＶＣＯの発振周波数との関係を示す図である。
【図５】第２の実施形態に係るＤＣ−ＤＣコンバータの回路図である。
【図６】帰還回路１２の回路図である。
【図７】スイッチング制御用ＩＣの出力端子ＯＵＴ及びフィードバック端子ＦＢの波形図である。
【図８】フィードバック端子ＦＢの外部に接続する別の外部回路の例を示す図である。
【図９】第３の実施形態に係るＤＣ−ＤＣコンバータに備えられるスイッチング制御用ＩＣ２００の内部の構成をブロック化して表した図である。
【図１０】第４の実施形態に係るＤＣ−ＤＣコンバータの回路図である。
【図１１】第５の実施形態に係るＤＣ−ＤＣコンバータの回路図である。
【図１２】第６の実施形態に係るＤＣ−ＤＣコンバータの回路図である。
【図１３】第７の実施形態に係るＤＣ−ＤＣコンバータの回路図である。
【図１４】ＳＹＮＣ端子に入力される三角波の下限値の変化の様子を示す図である。
【図１５】第８の実施形態に係るＰＦＣコンバータの回路図である。
【図１６】スイッチング制御用ＩＣの内部の構成をブロック化して表した図である。
【図１７】第９の実施形態に係るＤＣ−ＤＣコンバータの回路図である。
【図１８】第９の実施形態に係るＤＣ−ＤＣコンバータの動作モードの遷移を示す図である。
【図１９】第１０の実施形態に係るＤＣ−ＤＣコンバータの回路図である。
【図２０】第１０の実施形態に係るＤＣ−ＤＣコンバータに備えられるスイッチング制御用ＩＣの内部の構成を示すブロック図である。
【図２１】第１１の実施形態に係るＤＣ−ＤＣコンバータの回路図である。
【図２２】第１１の実施形態に係るＤＣ−ＤＣコンバータに備えられるスイッチング制御用ＩＣの内部の構成を示すブロック図である。
【発明を実施するための形態】
【００２１】
本発明の各実施形態について、それらに対応する図面番号、請求項番号、対象の端子名、及びその機能の関係を表１〜表３に示す。
【００２２】
【表１】
0005633536.tif 000002
【００２３】
【表２】
0005633536.tif 000003
【００２４】
【表３】
0005633536.tif 000004
【００２５】
《第１の実施形態》
図２は第１の実施形態に係るＰＦＣコンバータ３０１の回路図である。
このＰＦＣコンバータ３０１は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２０１を備えている。
【００２６】
ＰＦＣコンバータ３０１は入力端子Ｐ１１，Ｐ１２、出力端子Ｐ２１，Ｐ２２を備えている。入力端子Ｐ１１−Ｐ１２には商用交流電源である交流入力電源Ｖａｃが入力され、出力端子Ｐ２１−Ｐ２２には負荷回路が接続される。
【００２７】
前記負荷回路は例えばＤＣ−ＤＣコンバータおよびそのＤＣ−ＤＣコンバータによって電源供給を受ける電子機器の回路である。
【００２８】
ＰＦＣコンバータ３０１の入力段には、交流入力電源Ｖａｃの交流電圧を全波整流する整流回路であるダイオードブリッジＢ１が設けられている。このダイオードブリッジＢ１の出力側にはインダクタＬ１およびスイッチング素子Ｑ１、さらに電流検出用抵抗Ｒ１の直列回路が接続されている。スイッチング素子Ｑ１の両端にはダイオードＤ１および平滑コンデンサＣ１で構成される整流平滑回路が並列接続されている。このインダクタＬ１、スイッチング素子Ｑ１、ダイオードＤ１および平滑コンデンサＣ１によって昇圧型チョッパー回路が構成される。
【００２９】
スイッチング制御用ＩＣ２０１は電源端子ＶＣＣ、グランド端子ＧＮＤ、スイッチング制御信号の出力端子ＯＵＴ、入力電圧検出端子Ｖｄｅｔ、フィードバック端子ＦＢ、電流検出端子ＩＳを備えている。
スイッチング制御用ＩＣ２０１の電源端子ＶＣＣとグランド端子ＧＮＤ間にはノイズ除去用及び電圧安定化用のコンデンサＣ２が接続されている。
【００３０】
ダイオードブリッジＢ１の出力側の両端間には、抵抗Ｒ２，Ｒ３による入力電圧検出回路が設けられている。この入力電圧検出回路の出力電圧はスイッチング制御用ＩＣ２０１の入力電圧検出端子Ｖｄｅｔに入力される。また出力端子Ｐ２１−Ｐ２２間には、抵抗Ｒ４，Ｒ５による出力電圧検出回路が設けられている。この出力電圧検出回路の出力電圧はスイッチング制御用ＩＣ２０１のフィードバック端子ＦＢに入力される。
【００３１】
スイッチング素子Ｑ１のゲートとスイッチング制御用ＩＣ２０１の出力端子ＯＵＴ端子との間には抵抗Ｒ６が接続されている。
【００３２】
スイッチング制御用ＩＣ２０１は、内部に駆動信号生成回路２１を備えている。この駆動信号生成回路２１は、入力電圧検出端子Ｖｄｅｔの入力信号によって交流入力電源の瞬時電圧を検知する。またフィーバック端子ＦＢの入力信号によって出力電圧を検知する。さらにスイッチング素子Ｑ１を所定のスイッチング周波数でオン／オフする。これにより、ＰＦＣコンバータ３０１をＰＦＣコンバータとして作用させる。
【００３３】
図３は図２に示した駆動信号生成回路２１の具体的な回路図の例である。図３において、コンデンサＣｄ及び抵抗Ｒｄは入力電圧検出端子Ｖｄｅｔの電圧を平滑する。コンパレータＣＭＰ１，ＣＭＰ２はコンデンサＣｄの電圧と参照電圧Ｖｒ１，Ｖｒ２とを比較し、高低関係に応じてハイレベルまたはローレベルの信号を出力する。オペアンプＯＰ１と抵抗Ｒ１１，Ｒ１２，Ｒｏによって加算回路が構成されている。ＶＣＯは前記加算回路の出力電圧に応じた周波数の三角波信号を発生する。
【００３４】
誤差増幅器ＥＡ１はＰＦＣコンバータの出力電圧の比例値と基準電圧Ｖｒとの誤差を表す誤差電圧信号を発生する。乗算器ＭＵは、誤差電圧信号とダイオードブリッジＢ１による整流電圧とを乗算する。ダイオードＤｄはコンデンサＣｄから乗算器ＭＵへの逆流を防止する。誤差増幅器ＥＡ２は、乗算器ＭＵによる乗算結果とダイオードブリッジＢ１に流れる電流信号との誤差を生成してＰＷＭコンパレータＣＭＰ３へ出力する。
【００３５】
ＰＷＭコンパレータＣＭＰ３は、ＶＣＯからの三角波信号が−端子に入力され、誤差増幅器ＥＡ２からの信号が＋端子に入力される。すなわち、ＰＷＭコンパレータＣＭＰ３は、ダイオードブリッジＢ１に流れる電流と出力電圧とに応じたデューティパルスをスイッチング素子Ｑ１に与える。このデューティパルスは、交流電源電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制御信号である。このような構成により、インダクタＬ１の電流の平均値が入力電圧の全波整流波形と相似形になるように制御されて、ＰＦＣコンバータとして作用する。
【００３６】
第１の実施形態では、スイッチング制御用ＩＣ２０１の入力電圧検出端子Ｖｄｅｔが本発明に係る機能兼用外部端子である。この入力電圧検出端子Ｖｄｅｔの電圧に応じてＶＣＯへの制御電圧が段階的に変化するので、入力電圧検出端子Ｖｄｅｔの電圧に応じて、前記三角波信号の周波数が切り替わる。
【００３７】
図４は、前記入力電圧検出端子Ｖｄｅｔに入力される信号の波形と前記ＶＣＯの発振周波数との関係を示す図である。コンデンサＣｄの充電電圧がＶｒ１を超えない状態では、ＶＣＯの発振周波数は６０ｋＨｚ、コンデンサＣｄの充電電圧がＶｒ１を超え且つＶｒ２を超えない状態では、ＶＣＯの発振周波数は７０ｋＨｚ、コンデンサＣｄの充電電圧がＶｒ２を超える状態では、ＶＣＯの発振周波数は８０ｋＨｚである。
【００３８】
このような関係となるように、図３に示したコンパレータＣＭＰ１，ＣＭＰ２の参照電圧Ｖｒ１，Ｖｒ２を定め、前記加算回路の抵抗Ｒ１１，Ｒ１２，Ｒｏの値を定めておく。
前記入力電圧検出端子Ｖｄｅｔに入力される電圧は、入力電圧検出端子Ｖｄｅｔに接続される、抵抗Ｒ２，Ｒ３による入力電圧検出回路の抵抗分圧比で変化する。したがって、入力電圧検出端子Ｖｄｅｔに接続される抵抗Ｒ２又はＲ３の値を選定することによって、スイッチング周波数を選択できる。すなわち、入力電圧検出端子ＶｄｅｔがＰＦＣコンバータへの入力電圧波形の入力端子とスイッチング周波数の設定端子を兼ねることになる。
【００３９】
なお、インダクタ電流を検出する端子（Ｉｄｅｔ）を備えるスイッチング制御用ＩＣにも同様に適用できる。すなわち、インダクタ電流検出端子（Ｉｄｅｔ）の本来の機能は、インダクタ電流を検知する回路からの電圧信号を入力し、その平均値と基準電圧（平均インダクタ電流に相当する値）との比較に応じてスイッチング素子のオン時間を制御するものである。このインダクタ電流検出端子（Ｉｄｅｔ）に入力される電圧信号の値が所定のしきい値を超えるか否かによって、例えばスイッチング周波数を切り替えるように構成する。
【００４０】
また、スイッチング周波数を切り替えること以外に、端子に入力される電圧のピーク値で過電流／過負荷／過電圧の何れかの保護動作状態になるしきい値を定めるようにしてもよい。さらには、通常動作から上記保護動作へ移行するしきい値と、保護動作から通常動作へ移行するしきい値とをそれぞれ定めるようにしてもよい。
【００４１】
《第２の実施形態》
図５は第２の実施形態に係るＤＣ−ＤＣコンバータ３０２の回路図である。
このＤＣ−ＤＣコンバータ３０２は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２０２を備えている。
【００４２】
このＤＣ−ＤＣコンバータ３０２の入力端子ＰＩ（＋）−ＰＩ（Ｇ）間に直流入力電源Ｖｉの電圧が入力される。そして、ＤＣ−ＤＣコンバータ３０２の出力端子ＰＯ（＋）−ＰＯ（Ｇ）間に接続される負荷へ所定の直流電圧が出力される。
【００４３】
入力端子ＰＩ（＋）−ＰＩ（Ｇ）間には、キャパシタＣｒ、インダクタＬｒ、トランスＴの１次巻線ｎｐ、第１のスイッチング素子Ｑ１及び電流検出用抵抗Ｒ７が直列に接続された第１の直列回路が構成されている。第１のスイッチング素子Ｑ１はＦＥＴからなり、ドレイン端子がトランスＴの１次巻線ｎｐに接続され、ソース端子が電流検出用抵抗Ｒ７に接続されている。
【００４４】
トランスＴの１次巻線ｎｐの両端には、第２のスイッチング素子Ｑ２とキャパシタＣｒ及びインダクタＬｒが直列に接続された第２の直列回路が構成されている。
【００４５】
トランスＴの２次巻線ｎｓ１，ｎｓ２には、ダイオードＤｓ，Ｄｆ及びキャパシタＣｏからなる第１の整流平滑回路が構成されている。この第１の整流平滑回路は２次巻線ｎｓ１，ｎｓ２から出力される交流電圧を全波整流し、平滑して、出力端子ＰＯ（＋）−ＰＯ（Ｇ）へ出力する。
【００４６】
トランスＴの駆動巻線ｎｂには、ダイオードＤ３及びキャパシタＣ３による整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用ＩＣ２０２のＧＮＤ端子及びＶＣＣ端子間に電源電圧として供給される。
【００４７】
スイッチング制御用ＩＣ２０２は、そのＯＵＴ端子から駆動回路１１へ矩形波信号を出力する。駆動回路１１は第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２を交互にオン・オフ制御する。但し、Ｑ１，Ｑ２が同時オンしないようにデッドタイム期間を設ける。
【００４８】
スイッチング制御用ＩＣ２０２の電流検出端子ＩＳには、電流検出用抵抗Ｒ７の降下電圧が入力されるように、抵抗Ｒ８が接続されている。
【００４９】
出力端子ＰＯ（＋），ＰＯ（Ｇ）及びスイッチング制御用ＩＣ２０２の間には帰還回路１２が設けられている。この帰還回路１２は出力端子ＰＯ（＋）−ＰＯ（Ｇ）間の電圧の分圧値と基準電圧との比較によって帰還信号を発生し、絶縁状態でスイッチング制御用ＩＣ２０２のフィードバック端子ＦＢへフィードバック電圧を入力する回路である。
【００５０】
フィードバック端子ＦＢとグランド端子との間にはコンデンサＣ４及びツェナーダイオードＤ４が接続されている。ツェナーダイオードＤ４は選択的に接続される外部回路である。
【００５１】
図６は前記帰還回路１２の回路図である。出力端子ＰＯ（＋）−ＰＯ（Ｇ）間には、シャントレギュレータＳＲ、抵抗Ｒｓ及びフォトカプラＰＣの発光素子による直列回路と、抵抗Ｒｏ１，Ｒｏ２による分圧回路とが接続されている。また、スイッチング制御用ＩＣ２０２のフィードバック端子ＦＢとグランド端子ＧＮＤとの間にフォトカプラＰＣの受光素子が接続されている。スイッチング制御用ＩＣ２０２の内部で、フィードバック端子ＦＢには定電流回路が接続されている。
【００５２】
帰還回路１２は、出力端子ＰＯ（＋），ＰＯ（Ｇ）への出力電圧が設定電圧より高くなる程、フィードバック端子ＦＢの電圧が低くなる関係で作用する。
【００５３】
図７はスイッチング制御用ＩＣの出力端子ＯＵＴ及びフィードバック端子ＦＢの波形図である。図５中のスイッチング制御用ＩＣ２０２内部の構成と作用を、図５・図７を参照して説明する。
駆動信号生成回路２２は、駆動回路１１を介して第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２を所定のスイッチング周波数でオン／オフする。これにより、ＤＣ−ＤＣコンバータ３０２は電流共振コンバータとして動作する。
【００５４】
過電流動作時でない通常動作時には、前記帰還回路１２からフィードバックされる電圧はツェナーダイオードＤ４のツェナー電圧を超えない。そのため、通常操作時には、駆動信号生成回路２２はフィーバック端子ＦＢの入力信号によって出力電圧を検知し、この電圧が一定となるように出力端子ＯＵＴへ出力する矩形波信号の周波数を制御する。これにより、ＤＣ−ＤＣコンバータ３０２の出力電圧を安定化する。
【００５５】
過電流検出回路２３は、８００ｍｓを超える時間にわたってフィードバック端子ＦＢの電圧が３．３Ｖを超えると、過電流動作状態（過負荷状態）と見なす。前記８００ｍｓの経過後、遅延回路２４はスイッチング制御用ＩＣ２０２内部のスイッチＳＷをオンして、フィードバック端子ＦＢの電圧を０Ｖにする。これにより駆動信号生成回路２２はスイッチング素子Ｑ１，Ｑ２のスイッチングを停止する。
【００５６】
その後、３２００ｍｓが経過すれば、遅延回路２４はスイッチＳＷをオフし、フィードバック端子ＦＢの電圧を０Ｖクランプから開放する。定電流回路２５が抵抗Ｒｃを介してフィードバック端子ＦＢに接続されているので、フィードバック端子ＦＢにツェナーダイオードＤ４が接続されていない場合、外部のコンデンサＣ４が電源電圧端子ＶＣＣの電圧５．３Ｖまで上昇し、フィードバック端子ＦＢの電圧は５Ｖを超えることになる。一方、フィードバック端子ＦＢに、例えばツェナー電圧３．９ＶのツェナーダイオードＤ４が接続されていれば、フィードバック端子ＦＢの電圧がツェナー電圧３．９Ｖを超えない。
【００５７】
復帰／ラッチ判別回路２６は、スイッチＳＷのオフから５０μｓ後にフィードバック端子ＦＢの電圧を検知して、その電圧が５Ｖよりも高い場合には駆動信号生成回路２２を停止する。すなわちスイッチング動作を停止させたままラッチする。一方、５Ｖよりも低い場合は駆動信号生成回路２２が作動してスイッチング動作状態に自動復帰する。
【００５８】
上記の動作により、フィードバック端子ＦＢにツェナーダイオードＤ４が接続されない場合はラッチ動作モードとなり、フィードバック端子ＦＢにツェナーダイオードＤ４が接続されている場合は自動復帰動作モードとなる。
【００５９】
例えば、フィードバック端子ＦＢの電圧を検出して、以下のように動作するように設定すれば、自動復帰方式とラッチ方式を切り替えることができる。
【００６０】
０．４Ｖ〜３．３Ｖ：  帰還電圧による制御動作の範囲
３．３Ｖ〜        ：  過電流保護動作の範囲（自動復帰（ヒカップ）方式）
５．０Ｖ〜        ：  過電流保護動作の範囲（ラッチ方式）
このようにして、ＤＣ−ＤＣコンバータ３０２の過電流保護機能として、ラッチ方式と自動復帰方式の二つの方式のスイッチング制御用ＩＣを備える必要がない。そのため、在庫数が低減し、部品の標準化を推進でき、コスト低減を図ることができる。
【００６１】
また、ラッチ方式と自動復帰方式を切り替える専用のＩＣ端子を持つ必要がないので、ＩＣの小型化を図ることができる。また、ＩＣの端子を有効に利用することにより、ＩＣの高機能化を図ることができる。
【００６２】
また、ＩＣの端子に周辺回路としてツェナーダイオードを接続するのみで、ラッチ方式と自動復帰方式を切り替えることができる。このため、ＩＣの通常動作に影響を与える悪影響が発生しない。
【００６３】
さらに、ＩＣの端子に関わる機能を複合化することにより機能を隠すことができ、ＩＣの模倣を防止することができる。
【００６４】
図８は、フィードバック端子ＦＢの外部に接続する別の外部回路の例を示す図である。図８の例では、オペアンプＯＰ１、基準電圧発生回路Ｖｒ、抵抗Ｒ１３、コンデンサＣ１３、トランジスタＱ３による外部回路がフィードバック端子ＦＢに接続されている。このオペアンプＯＰ１、基準電圧発生回路Ｖｒ及びトランジスタＱ３によって定電圧回路として動作する。抵抗Ｒ１３及びコンデンサＣ１３はフィードバック端子ＦＢの電圧に重畳されるノイズ成分による誤動作を防止するためのフィルタ回路として作用する。
このように、オペアンプやトランジスタのような能動素子を外部回路に備えていてもよい。
【００６５】
なお、過電流動作時だけでなく、過電圧状態で、自動復帰方式とラッチ方式の切り替えを選択する場合にも同様に適用できる。
【００６６】
《第３の実施形態》
図９は、第３の実施形態に係るＤＣ−ＤＣコンバータに備えられるスイッチング制御用ＩＣ２００の内部の構成をブロック化して表した図である。この図９は、後に示す別の実施形態でも参照する。
【００６７】
図９において、最大ブランキング周波数設定回路２３０は、待機モードがＯＮのとき（待機モードＯＮ／ＯＦＦの隠し機能は、後述のＺＴ端子で行われる。）フィードバック端子ＦＢの電圧に応じて、最大ブランキング周波数を設定する。また、最大ブランキング周波数設定回路２３０は、コンバータの起動時にフィードバック端子ＦＢの電圧を読み取る。ここでは読み取り値が所定の電圧以下であった場合について説明する。
【００６８】
ＺＴ電圧検知回路２２６は、ＺＴ端子の電圧に基づいて、トランスＴの駆動巻線ｎｂの電圧が反転したことを検知してワンショット回路２４０にトリガーを与えるが、最大ブランキング周波数設定回路２３０がその出力をローレベルにすることによって、ＡＮＤゲート２３１の出力がローレベルとなって、ＯＵＴ端子がローレベルを維持するブランキング時間が決定され、結果、スイッチング周波数が決定される。
【００６９】
フィードバック端子ＦＢ電圧が１Ｖを超えるとき上限周波数は例えば２５０ｋＨｚであり、この周波数以下のスイッチング周波数がフィードバック端子ＦＢの電圧に応じて決定される。フィードバック端子ＦＢの電圧が１Ｖ以下では、ブランキング時間に応じて、上限周波数である２５０ｋＨｚ以下のスイッチング周波数に設定される。本実施形態では、フィードバック端子ＦＢの電圧が０．４Ｖで１ｋＨｚとしている。
【００７０】
フィードバック端子ＦＢの電圧が１Ｖ以下のときに、図９において、最大ブランキング周波数設定回路２３０により、フィードバック端子ＦＢの電圧が１Ｖから０．４Ｖまでの変化に対して、ブランキング時間により決定されるブランキング周波数が、２５０ｋＨｚから１ｋＨｚまで線形的に変化するように設定されている。このため、負荷が軽くなり、フィードバック端子ＦＢの電圧が低下するに伴いスイッチング周波数は低下し、スイッチング周波数低減の待機モードとなる。これにより軽負荷での損失低減に対応できる。
【００７１】
一方、最大ブランキング周波数設定回路２３０がコンバータの起動時にフィードバック端子ＦＢの電圧を読み取った値が所定電圧以下であった場合は次のようになる。
フィードバック端子ＦＢの電圧が１Ｖ以下のときに、図９において、最大ブランキング周波数設定回路２３０により、フィードバック端子ＦＢの電圧が１Ｖから０．４Ｖまでの変化に対して、発振を継続する発振期間とスイッチング動作が停止する停止期間の割合を変化させ、発振期間の割合を１から０まで線形的に変化するように設定されている。このため、負荷が軽くなってフィードバック端子ＦＢの電圧が低下するに伴い、発振期間の割合は減少し、間欠発振の待機モードとなる。これにより軽負荷での損失低減に対応できる。
【００７２】
《第４の実施形態》
図１０は第４の実施形態に係るＤＣ−ＤＣコンバータ３０４の回路図である。
このＤＣ−ＤＣコンバータ３０４は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２００を備えている。
【００７３】
このＤＣ−ＤＣコンバータ３０４の入力端子ＰＩ（＋）−ＰＩ（Ｇ）間に直流入力電源Ｖｉの電圧が入力される。そして、ＤＣ−ＤＣコンバータ３０４の出力端子ＰＯ（＋）−ＰＯ（Ｇ）間に接続される負荷へ所定の直流電圧が出力される。
【００７４】
図５に示した第２の実施形態のスイッチング電源装置と異なるのは、スイッチング制御用ＩＣ２００の構成、及びそのソフトスタート端子ＳＳとグランドＧＮＤとの間に、抵抗Ｒｓｓ及びコンデンサＣｓｓによる外部回路を接続した点である。
【００７５】
図１０において、スイッチング制御用ＩＣ２００のソフトスタート端子ＳＳの本来の機能は、ソフトスタート動作させるための端子である。ソフトスタートとは、コンバータの起動時に、スイッチング素子Ｑ１，Ｑ２を駆動するための出力パルスのオン幅を徐々に広げていく制御である。ソフトスタート端子ＳＳに接続される外付け回路の時定数によってソフトスタートの速さを設定する。具体的にはソフトスタート端子ＳＳの内部には定電流回路が接続されていて、ソフトスタート端子ＳＳに対する外付けのコンデンサＣｓｓの容量によって、コンデンサＣｓｓに対する充電時定数が定められる。
【００７６】
スイッチング制御用ＩＣ２００の内部の構成は図９に示したとおりである。図９において、ワンショット回路２４０がフリップフロップ２１３をセットすると、フリップフロップ２１３のＱ出力信号がＡＮＤゲート２１４を経由し、ドライバ２１５を介してＯＵＴ端子へハイレベルのゲート制御電圧として出力される。
【００７７】
ＣＴジェネレータ回路２４１は、ＡＮＤゲート２１４の出力がハイレベルになってから、ランプ波形電圧を出力する。コンパレータ２１２は、ＣＴジェネレータ回路２４１の出力電圧が、３つの（−）端子に入力される電圧のうち最も低い電圧を超えた時点で、フリップフロップ２１３をリセットする。これによりＯＵＴ端子の電圧をローレベルに戻す。
以上の繰り返しによって、ＯＵＴ端子の出力電圧を矩形波状に変化させる。
【００７８】
ソフトスタート端子ＳＳには定電流回路ＣＣＣ１が接続されている。図１０に示したように、ソフトスタート端子ＳＳにコンデンサＣｓｓを接続することによって、ソフトスタート端子ＳＳの電圧はコンデンサＣｓｓの充電電圧に等しくなる。ソフトスタート端子ＳＳの電圧上昇にともなって、コンパレータ２１２の出力が反転するタイミングが遅くなり、スイッチング素子のオン時間が徐々に長くなる。このことによってソフトスタート動作する。
【００７９】
図１０に示したように、ソフトスタート端子ＳＳに抵抗Ｒｓｓを外付けすることで、コンデンサＣｓｓがフル充電された状態で、ソフトスタート端子ＳＳの電圧は抵抗Ｒｓｓの抵抗値に応じて定まる。
【００８０】
ソフトスタート期間中、コンパレータ２１２の３つの（−）端子に入力される電圧のうち、抵抗分圧回路２１６の出力電圧が最も低いので、上述のとおりソフトスタート動作がなされる。ソフトスタート動作が完了すると、コンパレータ２１２の３つの（−）端子に入力される電圧のうち、抵抗分圧回路２２４の出力電圧が最も低い状態となるので、フィードバック端子ＦＢに掛かる電圧に応じてスイッチング素子のオン時間が定められる。フィードバック端子ＦＢの電圧が外付け抵抗Ｒｓｓの抵抗値で決定されるＳＳ端子に印加される電圧（抵抗分圧回路２２５での電圧値３．３Ｖ以下の電圧）を超える状態になると、コンパレータ２１２の３つの（−）端子に入力される電圧のうち、ＳＳ端子に印加される電圧が最も低い状態となるので、それ以上はオン時間が長くならないように制御され、最大のオン時間、若しくは最大の時比率が設定される。
【００８１】
第１過電流保護選択回路２１７は、例えば４Ｖをしきい値とし、ソフトスタート端子ＳＳの電圧が４Ｖを超える電圧であれば、ＡＮＤゲート２１８を有効にすることで第１過電流検出回路２２２の出力を有効にする。第１過電流検出回路２２２はＩＳ端子の電圧が０．３Ｖを超えたとき出力をハイレベルにし、過電流保護タイマー２１９のタイマー動作をスタートさせる。過電流保護タイマー２１９は、第１過電流検出回路２２２の出力がハイレベルになって、それが５０ｍｓ持続したとき、ＯＲゲート２２０を介してタイマーラッチ２２１をラッチさせる。タイマーラッチ２２１は３．２ｓだけスイッチング素子のスイッチングを停止させる。これにより第１の過電流保護がなされる。
【００８２】
以上の構成により、外付け抵抗Ｒｓｓの抵抗値で最大のオン時間、若しくは最大の時比率が設定される。
【００８３】
なお、ＩＳ端子の電圧が０．４Ｖを超えるほどの大きな過電流状態となると、第２過電流検出回路２２３の出力がハイレベルになって、スイッチング動作が強制的に停止される。
【００８４】
《第５の実施形態》
図１１は第５の実施形態に係るＤＣ−ＤＣコンバータ３０５の回路図である。
このＤＣ−ＤＣコンバータ３０５は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２００を備えている。
【００８５】
このＤＣ−ＤＣコンバータ３０５の入力端子ＰＩ（＋）−ＰＩ（Ｇ）間に直流入力電源Ｖｉの電圧が入力される。そして、ＤＣ−ＤＣコンバータ３０５の出力端子ＰＯ（＋）−ＰＯ（Ｇ）間に接続される負荷へ所定の直流電圧が出力される。
【００８６】
図５に示した第２の実施形態のスイッチング電源装置と異なるのは、スイッチング制御用ＩＣ２００の構成、及びその極性検出端子ＺＴとグランドＧＮＤとの間にコンデンサＣｚによる外部回路を接続した点である。
【００８７】
通常、極性検出端子ＺＴは、トランスＴの巻線電圧の極性が反転することを検出するために用いられる。トランスＴの駆動巻線ｎｂから極性検出端子ＺＴに入力される信号はＯＮ／ＯＦＦのパルス電圧である。これは巻線電圧の極性反転に基づくものである。
【００８８】
ここで極性検出端子ＺＴに入力されるパルス電圧の電圧波高値は、トランスＴの１次巻線ｎｐと駆動巻線ｎｂとの巻数比を定めたり、抵抗分圧回路を設けたりすることによって設定される。
【００８９】
図９に示したように、スイッチング制御用ＩＣ２００のＺＴ端子にはＺＴ電圧検知回路２２６が接続されている。このＺＴ電圧検知回路２２６は、ＺＴ端子の電圧に基づいて、トランスＴの駆動巻線ｎｂの電圧が反転したことを検知してワンショット回路２４０にトリガーを与える。
【００９０】
また、スイッチング制御用ＩＣ２００のＺＴ端子には待機モード選択回路２２７が接続されている。この待機モード選択回路２２７は、ＺＴ端子の電圧が、しきい値（例えば３．３Ｖ）以上であれば、ＡＮＤゲート２２９へローレベルの信号を出力することによってＯＵＴ端子からの出力信号を停止する。このことにより待機モードにする。３．３Ｖ未満であれば、待機モードを解除する。
【００９１】
また、極性検出端子ＺＴに入力される信号はパルス信号であるので、３．３Ｖ以上のパルスを４カウント数えたときに待機モードがＯＮとなるように構成してもよい。これによりノイズによる誤動作を防止することができる。
【００９２】
《第６の実施形態》
図１２は第６の実施形態に係るＤＣ−ＤＣコンバータ３０６の回路図である。
このＤＣ−ＤＣコンバータ３０６は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２００を備えている。
【００９３】
第６の実施形態に係るＤＣ−ＤＣコンバータは、スイッチング制御用ＩＣ２００のＩＳ端子に電流検出（過電流検出）以外の機能を持たせるものである。
【００９４】
スイッチング制御用ＩＣ２００の内部の構成は図９に示したとおりである。図９において、ＩＳ端子に接続されている第２過電流検出回路２２３はＩＳ端子の電圧が過電流状態に相当する電圧になったとき過電流保護を行う。Ｑ１オフ時電圧検知回路２２８は、スイッチング素子Ｑ１のオフ時にＩＳ端子の電圧がしきい値を超えるか否かを検知して、第２の機能を作用させる。
【００９５】
図９において、ＩＳ端子の電圧が０．４Ｖを超える過電流状態になると、第２過電流検出回路２２３の出力がハイレベルになって、スイッチング動作が強制的に停止される。
【００９６】
ＩＳ端子には定電流回路ＣＣＣ２及び抵抗Ｒ２２８が接続されている。スイッチング素子Ｑ１がオフ状態であるとき、内部の抵抗Ｒ２２８、外部の抵抗Ｒ８，Ｒ７に電流が流れる。そのため、ＩＳ端子の電圧は抵抗Ｒ７，Ｒ８の降下電圧となる。
【００９７】
Ｑ１オフ時電圧検知回路２２８は、ＺＴ電圧検知回路２２６の出力信号Ｓｚｔをタイミング信号として入力し、Ｑ１のオフ状態である期間にＩＳ端子の電圧をしきい値と比較する。例えばしきい値を超えたとき、ＡＮＤゲート２１８へハイレベルを出力し、第１の過電流保護モードを有効にする。
【００９８】
したがって、外部の抵抗Ｒ８，Ｒ７の一方または両方の抵抗値を定めることによって、Ｑ１オフ時電圧検知回路２２８の状態を定めることができる。
【００９９】
なお、同様に、過電圧保護端子（ＯＶＰ）を備えるスイッチング制御用ＩＣについても同様に適用できる。過電圧保護端子（ＯＶＰ）の本来の機能は、負荷への出力電圧が過電圧になったことを検知して、出力電圧の上昇を抑制するものである。この過電圧保護端子（ＯＶＰ）の端子電圧が通常範囲よりさらに高い設定電圧を超えたとき、ＯＵＴ端子をローレベルに保持して、過電圧の出力を直ちに停止する、といった回路をスイッチング制御用ＩＣ内に設ける。
【０１００】
《第７の実施形態》
図１３は第７の実施形態に係るＤＣ−ＤＣコンバータ３０７の回路図である。
このＤＣ−ＤＣコンバータ３０７は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２０７を備えている。
【０１０１】
第７の実施形態に係るＤＣ−ＤＣコンバータは、スイッチング制御用ＩＣ２０７のＳＹＮＣ端子に発振同期機能以外の機能を持たせるものである。
【０１０２】
ＳＹＮＣ端子には、同期信号発生回路１３から周波数同期信号を入力する。この例では三角波が入力される。内部の発振回路２７は、三角波のピークに同期して発振する。この発振回路２７から出力される矩形波信号の立ち上がりでスイッチング素子Ｑ１がターンオンし、所定のオン時間が経過した後、スイッチング素子Ｑ２がターンオンされるように制御される。
【０１０３】
内部の選択回路２８はＳＹＮＣ端子に入力される電圧（三角波信号）の下限値が所定のしきい値を超えるか否かによって他の機能の有効／無効を選択する。例えば、待機モードのＯＮ／ＯＦＦを選択する。下限値がしきい値電圧以上であれば、選択回路２８は待機モード動作回路２９を有効にする。待機モード動作回路２９は、軽負荷時のＦＢ電圧が低いときには、第３の実施形態で示したような待機モードの動作を行う。
【０１０４】
図１４は、ＳＹＮＣ端子に入力される三角波の下限値の変化の様子を示す図である。三角波（１）の下限値はしきい値電圧Ｖｔｈを超えているので、待機モードが有効になる。また、三角波（２）の下限値はしきい値電圧Ｖｔｈに達していないので、待機モードが無効になる。
【０１０５】
ＳＹＮＣ端子に入力される三角波の下限値電圧は外付け抵抗Ｒ９，Ｒ１０の抵抗値によって定める。すなわち外付け抵抗Ｒ９，Ｒ１０の抵抗値によって待機モードのＯＮ／ＯＦＦを選択する。
【０１０６】
なお、ＳＹＮＣ端子の三角波の周波数帯域に応じて、他の機能を選択するように構成してもよい。例えば、図１３に示した選択回路２８は三角波の周期をクロックでカウントし、そのカウント値がしきい値を超えるか否かによって他の機能を選択する。
【０１０７】
他の機能としては待機モードのＯＮ／ＯＦＦ選択に限らず、例えば保護動作時のラッチ／自動復帰の選択を行うように構成してもよい。
【０１０８】
《第８の実施形態》
図１５は第８の実施形態に係るＰＦＣコンバータ３０８の回路図である。
このスイッチング制御装置３０８は、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２０８を備えている。
【０１０９】
スイッチング制御装置３０８は、ダイオードブリッジＤＢ、スイッチング素子Ｑ１、ダイオードＤ１、コンデンサＣｏによる昇圧チョッパー回路を備えている。スイッチング制御用ＩＣ２０８は、抵抗Ｒ２１，Ｒ２２による出力電圧検出回路からの検出電圧をフィードバック端子ＦＢで受け、ＯＵＴ端子から出力する矩形波信号でスイッチング素子Ｑ１をオン／オフ制御する。ＣＯＭＰ端子には、フィードバックの利得と位相を補償するための外付けの抵抗Ｒ２４及びコンデンサＣ２４が接続されている。
【０１１０】
図１６は、スイッチング制御用ＩＣ２０８の内部の構成をブロック化して表した図である。
スイッチング制御用ＩＣ２０８の内部には、出力電圧を安定化するために、フィードバック端子ＦＢに入力される出力電圧検出信号の電圧と基準電圧との差分を増幅する誤差増幅器４１１が設けられている。ＣＯＭＰ端子は誤差増幅器４１１の出力に接続されていて、ＣＯＭＰ端子に外付けされる抵抗Ｒ２４及びコンデンサＣ２４によって、誤差増幅器４１１の利得と出力信号の位相が設定される。
【０１１１】
ＣＯＭＰ端子には待機モード動作回路４１２が接続されている。また、スイッチ４１３を介して定電流回路ＣＣＣ３が接続されている。スイッチ４１３は起動時にオンする。待機モード動作回路４１２はＣＯＭＰ端子の電圧が所定のしきい値電圧以上であれば、待機モードになる。すなわち、ＯＵＴ端子からの矩形波の出力を停止する。
【０１１２】
《第９の実施形態》
図１７は第９の実施形態に係るＤＣ−ＤＣコンバータ３０９の回路図である。
このＤＣ−ＤＣコンバータ３０９は、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２０９を備えている。
【０１１３】
このＤＣ−ＤＣコンバータ３０９の入力端子ＰＩ（＋）−ＰＩ（Ｇ）間に直流入力電源Ｖｉの電圧が入力される。そして、ＤＣ−ＤＣコンバータ３０９の出力端子ＰＯ（＋）−ＰＯ（Ｇ）間に接続される負荷へ所定の直流電圧が出力される。
【０１１４】
入力端子ＰＩ（＋）−ＰＩ（Ｇ）間には、キャパシタＣｒ、インダクタＬｒ、トランスＴの１次巻線ｎｐ、第１のスイッチング素子Ｑ１及び電流検出用抵抗Ｒ７が直列に接続された第１の直列回路が構成されている。第１のスイッチング素子Ｑ１はＦＥＴからなり、ドレイン端子がトランスＴの１次巻線ｎｐに接続され、ソース端子が電流検出用抵抗Ｒ７に接続されている。
【０１１５】
トランスＴの１次巻線ｎｐの両端には、第２のスイッチング素子Ｑ２とキャパシタＣｒ及びインダクタＬｒが直列に接続された第２の直列回路が構成されている。
【０１１６】
トランスＴの２次巻線ｎｓ１，ｎｓ２には、ダイオードＤｓ，Ｄｆ及びキャパシタＣｏからなる第１の整流平滑回路が構成されている。この第１の整流平滑回路は２次巻線ｎｓ１，ｎｓ２から出力される交流電圧を全波整流し、平滑して、出力端子ＰＯ（＋）−ＰＯ（Ｇ）へ出力する。
【０１１７】
トランスＴの第１の駆動巻線ｎｂには、ダイオードＤ３及びキャパシタＣ３による整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用ＩＣ２０９のＧＮＤ端子及びＶＣＣ端子間に電源電圧として供給される。
【０１１８】
スイッチング制御用ＩＣ２０９は、そのＯＵＴ端子から駆動回路１１へ矩形波信号を出力する。駆動回路１１は第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２を交互にオン・オフ制御する。但し、Ｑ１，Ｑ２が同時オンしないようにデッドタイム期間を設ける。
【０１１９】
スイッチング制御用ＩＣ２０９の電流検出端子ＩＳには、電流検出用抵抗Ｒ７の降下電圧が入力されるように、抵抗Ｒ８が接続されている。
【０１２０】
出力端子ＰＯ（＋），ＰＯ（Ｇ）及びスイッチング制御用ＩＣ２０２の間には帰還回路１２が設けられている。この帰還回路１２は出力端子ＰＯ（＋）−ＰＯ（Ｇ）間の電圧の分圧値と基準電圧との比較によって帰還信号を発生し、絶縁状態でスイッチング制御用ＩＣ２０２のフィードバック端子ＦＢへフィードバック電圧を入力する回路である。
【０１２１】
帰還回路１２の構成は、第２の実施形態で図６に示したものと同一である。帰還回路１２は、出力端子ＰＯ（＋），ＰＯ（Ｇ）への出力電圧が設定電圧より高くなる程、フィードバック端子ＦＢの電圧が低くなる関係で作用する。
【０１２２】
スイッチング制御用ＩＣ２０９の内部には、出力電圧を安定化するために、フィードバック端子ＦＢに入力される帰還信号に応じた駆動信号を生成する駆動信号生成回路２２が設けられている。また、フィードバック端子ＦＢに入力される帰還信号の電圧を検出し、その電圧に基づいて制御方式を選択する制御方式選択回路３０を備えている。例えば、フィードバック端子ＦＢへ入力される帰還信号の電圧が通常負荷に対応する電圧であれば、制御方式選択回路３０は、駆動信号生成回路２２を制御して、定電圧制御モードで動作させる。フィードバック端子ＦＢの電圧が過負荷に対応する電圧であれば、制御方式選択回路３０は、駆動信号生成回路２２を制御して、定電力制御モードで動作させる。さらに過負荷となれば定電流制御モードへ移行する。
【０１２３】
図１８は上記動作モードの遷移を示す図である。出力電流が０〜Ｉｄの範囲であれば、出力電圧が一定電圧Ｖｃを保つように定電圧制御を行う。出力電流がＩｄ〜Ｉｃの範囲では出力電力が一定となるように定電力制御を行う。出力電圧がＶｄに達し、出力電流がＩｃに達したなら、出力電流が一定電流Ｉｃとなるように定電流制御を行う。
【０１２４】
出力電流が０〜Ｉｄの範囲で変動すると、フィードバック端子ＦＢに入力される電圧（帰還信号の電圧）が０．４Ｖ〜３．３Ｖの範囲であれば、出力電圧はＶｃに保たれる。フィードバック端子ＦＢの電圧が３．３Ｖを超えると、すなわち出力電流がＩｄを超える状態となれば、最大のオン時間が制限され出力電力が一定に制限されて出力電圧が抑制される。フィードバック端子ＦＢの電圧が３．５Ｖを超えると、出力電流がＩｃに保たれるようにオン時間が縮小するように制御される。
【０１２５】
《第１０の実施形態》
図１９は第１０の実施形態に係るＤＣ−ＤＣコンバータ３１０の回路図である。
このＤＣ−ＤＣコンバータ３１０は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２１０を備えている。
【０１２６】
このＤＣ−ＤＣコンバータ３１０の入力端子ＰＩ（＋）−ＰＩ（Ｇ）間に直流入力電源Ｖｉの電圧が入力される。そして、ＤＣ−ＤＣコンバータ３１０の出力端子ＰＯ（＋）−ＰＯ（Ｇ）間に接続される負荷へ所定の直流電圧が出力される。
【０１２７】
入力端子ＰＩ（＋）−ＰＩ（Ｇ）間には、トランスＴの１次巻線ｎｐ、スイッチング素子Ｑ１及び電流検出用抵抗Ｒ７が直列に接続されている。スイッチング素子Ｑ１はＦＥＴからなり、ドレイン端子がトランスＴの１次巻線ｎｐに接続され、ソース端子が電流検出用抵抗Ｒ７に接続されている。
【０１２８】
トランスＴの２次巻線ｎｓには、ダイオードＤｓ及びキャパシタＣｏからなる整流平滑回路が構成されている。この整流平滑回路は２次巻線ｎｓから出力される交流電圧を全波整流し、平滑して、出力端子ＰＯ（＋）−ＰＯ（Ｇ）へ出力する。
【０１２９】
トランスＴの第１の駆動巻線ｎｂには、ダイオードＤ３及びキャパシタＣ３による整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用ＩＣ２１０のＧＮＤ端子及びＶＣ端子間に電源電圧として供給される。
【０１３０】
スイッチング制御用ＩＣ２１０は、そのＯＵＴ端子からスイッチング素子Ｑ１へ矩形波信号を出力する。
【０１３１】
スイッチング制御用ＩＣ２１０の電流検出端子ＩＳには、電流検出用抵抗Ｒ７の降下電圧が入力される。
【０１３２】
出力端子ＰＯ（＋），ＰＯ（Ｇ）及びスイッチング制御用ＩＣ２１０の間には、帰還回路が設けられている。この帰還回路は、シャントレギュレータＳＲ、抵抗Ｒｓ及びフォトカプラＰＣの発光素子による直列回路と、抵抗Ｒｏ１，Ｒｏ２による分圧回路と、スイッチング制御用ＩＣ２１０のフィードバック端子ＦＢとグランド端子ＧＮＤとの間に接続されたフォトカプラＰＣの受光素子とで構成されている。
【０１３３】
図２０は第１０の実施形態に係るＤＣ−ＤＣコンバータに備えられるスイッチング制御用ＩＣ２１０の内部の構成を示すブロック図である。
図２０において、発振回路５１２の出力信号はＡＮＤゲート５１３及び出力ドライバ５１４を介してＯＵＴ端子から出力される。コンパレータ５１１はＯＵＴ端子の電圧が所定値以上であることを検出した場合に、発振回路５１２へ制御信号を出力して、スイッチング周波数を切り替える。例えば、ＯＵＴ端子の電圧が所定値以上であるとき、所定値未満である場合よりもスイッチング周波数を１０ｋＨｚ低下させる。
【０１３４】
したがって、ＯＵＴ端子に外部回路を接続し、この外部回路の切替によってＯＵＴ端子の電圧を変更するように回路を構成しておけばよい。その外部回路の切替によってスイッチング周波数を選択できるようになる。
【０１３５】
ＯＵＴ端子の電圧は、出力ドライバ５１４へ印加される電源電圧で定まるので、その電源電圧を他の端子に接続される外部回路で切り替えるようにしてもよい。また、このようにＯＵＴ端子の電圧でスイッチング周波数を選択するように構成することに限らず、他の端子の電圧によってスイッチング周波数を選択するようにしてもよい。例えば、電源端子ＶＣに印加される電圧によってスイッチング周波数を選択する場合には、入力電圧の仕様範囲内で、所定のしきい値電圧を超えるか否かを検出するコンパレータを設けておき、このコンパレータの出力によって発振回路５１２に制御信号を与えるように構成する。
【０１３６】
また、同様にして、ＯＮ／ＯＦＦ端子でも同じようにスイッチング周波数の選択機能を構成することができる。さらには、Ｖａｌｍ端子でも同様にスイッチング周波数の選択機能を構成することができる。
【０１３７】
図２０では、ＯＮ／ＯＦＦ端子及びＶａｌｍ端子の表記は省略している。ＯＮ／ＯＦＦ端子は、ＯＮ／ＯＦＦ端子電位をグランドレベルに引き下げることによりＯＵＴ端子からパルスが出力されるのを停止する機能を備えた端子である。また、Ｖａｌｍ端子は、例えば、ＩＣの動作が過電圧状態または過電流状態であった場合に、Ｖａｌｍ端子の電位をハイレベルに引き上げて、電源の動作が異常状態であることを知らせることができる端子である。
【０１３８】
《第１１の実施形態》
図２１は第１１の実施形態に係るＤＣ−ＤＣコンバータ３１１の回路図である。
このＤＣ−ＤＣコンバータ３１１は本発明のスイッチング制御装置の一例であり、本発明のスイッチング制御回路に相当するスイッチング制御用ＩＣ２１１を備えている。
【０１３９】
このＤＣ−ＤＣコンバータ３１１の入力端子ＰＩ（＋）−ＰＩ（Ｇ）間に直流入力電源Ｖｉの電圧が入力される。そして、ＤＣ−ＤＣコンバータ３１１の出力端子ＰＯ（＋）−ＰＯ（Ｇ）間に接続される負荷へ所定の直流電圧が出力される。
【０１４０】
入力端子ＰＩ（＋）−ＰＩ（Ｇ）間には、トランスＴの１次巻線ｎｐ、スイッチング素子Ｑ１及び電流検出用抵抗Ｒ７が直列に接続されている。スイッチング素子Ｑ１はＦＥＴからなり、ドレイン端子がトランスＴの１次巻線ｎｐに接続され、ソース端子が電流検出用抵抗Ｒ７に接続されている。
【０１４１】
トランスＴの２次巻線ｎｓには、ダイオードＤｓ及びキャパシタＣｏからなる整流平滑回路が構成されている。この整流平滑回路は２次巻線ｎｓから出力される交流電圧を全波整流し、平滑して、出力端子ＰＯ（＋）−ＰＯ（Ｇ）へ出力する。
【０１４２】
トランスＴの第１の駆動巻線ｎｂには、ダイオードＤ３及びキャパシタＣ３による整流平滑回路が接続されている。この整流平滑回路によって得られる直流電圧がスイッチング制御用ＩＣ２１０のＧＮＤ端子及びＶＣ端子間に電源電圧として供給される。
【０１４３】
スイッチング制御用ＩＣ２１１は、そのＯＵＴ端子からスイッチング素子Ｑ１へ矩形波信号を出力する。
【０１４４】
スイッチング制御用ＩＣ２１１の電流検出端子ＩＳには、電流検出用抵抗Ｒ７の降下電圧が入力される。
【０１４５】
出力端子ＰＯ（＋），ＰＯ（Ｇ）及びスイッチング制御用ＩＣ２１１の間には、帰還回路が設けられている。この帰還回路は、シャントレギュレータＳＲ、抵抗Ｒｓ及びフォトカプラＰＣの発光素子による直列回路と、抵抗Ｒｏ１，Ｒｏ２による分圧回路と、スイッチング制御用ＩＣ２１０のフィードバック端子ＦＢとグランド端子ＧＮＤとの間に接続されたフォトカプラＰＣの受光素子とで構成されている。
ＶＲＥＦ端子には、ＶＣ電圧検出回路１４及びトランジスタＱ４からなる外付け回路が接続されている。
【０１４６】
図２２は第１１の実施形態に係るＤＣ−ＤＣコンバータに備えられるスイッチング制御用ＩＣ２１１の内部の構成を示すブロック図である。
図２２において、ＶＲＥＦ端子の第１の機能は基準電圧を外部へ出力することである。このＶＲＥＦ端子の第２の機能は、過電流検知時にラッチ動作させるか、自動復帰させるかを選択する機能である。
【０１４７】
選択回路５１５は、起動回路５１７から起動時信号が出力されたとき、ＶＲＥＦ端子の電圧を読み取る。この電圧が所定のしきい値を超えていれば、過電流自動復帰回路を有効にし、しきい値以下であれば過電流ラッチ回路を有効にする。
【０１４８】
例えばスイッチング制御用ＩＣ２１１の動作開始電圧は１０Ｖ、定格電圧は１５Ｖである。起動直後のＶＲＥＦ端子電圧を検出すると、このときのＶＣ端子電圧は１０Ｖ付近である。図２１に示したＶＣ電圧検出回路１４は、ＶＣ端子電圧が１２Ｖ以下であればトランジスタＱ４をオンする。したがってＶＣ端子電圧が１２Ｖ以下のときＶＲＥＦ端子はＧＮＤ電位である。起動直後はＶＣ端子の電圧は１０Ｖ付近であるので、ＶＲＥＦ端子はＧＮＤ電位であって、自動復帰モードが選択される。ＶＲＥＦ端子に上記外付け回路が接続されていなければ、スイッチング制御用ＩＣ２１１の起動直後でもＶＲＥＦ端子には基準電圧が出力されるので、ラッチ動作モードが選択される。すなわち、外付け回路の有無でラッチ動作モードと自動復帰モードの何れかを選択できる。
【０１４９】
《他の実施形態》
以上に示した各実施形態で幾つかのタイプのコンバータを示したが、コンバータの１次側は電流共振型に限らない。また、２次側はフライバック型以外にフォワード型であってもよい。また、ハーフブリッジ型、フルブリッジ型等に適用することもできる。
【符号の説明】
【０１５０】
ＯＵＴ…出力端子
Ｑ１，Ｑ２…スイッチング素子
Ｑ３，Ｑ４…トランジスタ
ＳＲ…シャントレギュレータ
ＳＳ…ソフトスタート端子
ＳＷ…スイッチ
Ｔ…トランス
Ｖｄｅｔ…入力電圧検出端子
ＺＴ…極性検出端子
１１…駆動回路
１２…帰還回路
１３…同期信号発生回路
１４…ＶＣ電圧検出回路
２１，２２…駆動信号生成回路
２３…過電流検出回路
２４…遅延回路
２５…定電流回路
２６…ラッチ判別回路
２７…発振回路
２８…選択回路
２９…待機モード動作回路
３０…制御方式選択回路
２００〜２０２…スイッチング制御用ＩＣ
２０４…スイッチング制御用ＩＣ
２０７〜２１１…スイッチング制御用ＩＣ
２２７…待機モード選択回路
３０１，３０２…ＰＦＣコンバータ
３０４〜３１１…ＤＣ−ＤＣコンバータ
【図１】
0005633536.tif 000005
【図２】
0005633536.tif 000006
【図３】
0005633536.tif 000007
【図４】
0005633536.tif 000008
【図５】
0005633536.tif 000009
【図６】
0005633536.tif 000010
【図７】
0005633536.tif 000011
【図８】
0005633536.tif 000012
【図９】
0005633536.tif 000013
【図１０】
0005633536.tif 000014
【図１１】
0005633536.tif 000015
【図１２】
0005633536.tif 000016
【図１３】
0005633536.tif 000017
【図１４】
0005633536.tif 000018
【図１５】
0005633536.tif 000019
【図１６】
0005633536.tif 000020
【図１７】
0005633536.tif 000021
【図１８】
0005633536.tif 000022
【図１９】
0005633536.tif 000023
【図２０】
0005633536.tif 000024
【図２１】
0005633536.tif 000025
【図２２】
0005633536.tif 000026