(57)【特許請求の範囲】
【請求項１】
回路基板と、
フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに電気的に接続され、他端が出力ポートに接続されている第１の中心電極と、該第１の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が出力ポートに接続され、他端がグランドポートに接続されている第２の中心電極と、を有するコアアイソレータであって、該直流磁界の方向が前記回路基板の主面に平行となるように該回路基板に実装されているコアアイソレータと、
前記コアアイソレータと共にアイソレータを構成する第１の電子部品であって、前記回路基板に実装されている第１の電子部品と、
前記アイソレータを構成していない第２の電子部品であって、前記回路基板に実装されている第２の電子部品と、
前記回路基板の法線方向から平面視したときに、前記コアアイソレータと重なるように設けられている強磁性体部材と、
前記コアアイソレータを覆うように前記回路基板上に設けられている被覆物と、
を備えており、
前記強磁性体部材は、前記被覆物に設けられており、
前記被覆物は、金属ケースであり、
前記強磁性体部材は、前記コアアイソレータと対向するように、前記金属ケースにおける前記回路基板の主面と平行な面に設けられており、
前記金属ケースにおける前記回路基板の主面と平行な面には、前記コアアイソレータに向かって突出する凸部が形成されており、
前記強磁性体部材は、前記凸部に設けられていること、
を特徴とする回路モジュール。
【請求項２】
前記金属ケースは、前記コアアイソレータ、前記第１の電子部品及び前記第２の電子部品を覆っていること、
を特徴とする請求項１に記載の回路モジュール。
【請求項３】
前記金属ケースには、接地電位が印加されること、
を特徴とする請求項１又は請求項２のいずれかに記載の回路モジュール。
【請求項４】
回路基板と、
フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに電気的に接続され、他端が出力ポートに接続されている第１の中心電極と、該第１の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が出力ポートに接続され、他端がグランドポートに接続されている第２の中心電極と、を有するコアアイソレータであって、該直流磁界の方向が前記回路基板の主面に平行となるように該回路基板に実装されているコアアイソレータと、
前記コアアイソレータと共にアイソレータを構成する第１の電子部品であって、前記回路基板に実装されている第１の電子部品と、
前記アイソレータを構成していない第２の電子部品であって、前記回路基板に実装されている第２の電子部品と、
前記回路基板の法線方向から平面視したときに、前記コアアイソレータと重なるように設けられている強磁性体部材と、
前記コアアイソレータを覆うように前記回路基板上に設けられている被覆物と、
を備えており、
前記強磁性体部材は、絶縁性樹脂である前記被覆物に設けられており、
前記絶縁性樹脂は、前記回路基板の法線方向に複数層積層されており、
前記強磁性体部材は、前記絶縁性樹脂の層間に設けられていること、
を特徴とする回路モジュール。
【請求項５】
回路基板と、
フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに電気的に接続され、他端が出力ポートに接続されている第１の中心電極と、該第１の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が出力ポートに接続され、他端がグランドポートに接続されている第２の中心電極と、を有するコアアイソレータであって、該直流磁界の方向が前記回路基板の主面に平行となるように該回路基板に実装されているコアアイソレータと、
前記コアアイソレータと共にアイソレータを構成する第１の電子部品であって、前記回路基板に実装されている第１の電子部品と、
前記アイソレータを構成していない第２の電子部品であって、前記回路基板に実装されている第２の電子部品と、
前記回路基板の法線方向から平面視したときに、前記コアアイソレータと重なるように設けられている強磁性体部材と、
前記コアアイソレータを覆うように前記回路基板上に設けられている被覆物と、
を備えており、
前記強磁性体部材は、絶縁樹脂である前記被覆物に設けられており、
前記強磁性体部材は、前記絶縁性樹脂内に設けられ、かつ、前記コアアイソレータの側面と対向する部分を有していること、
を特徴とする回路モジュール。
【請求項６】
前記第２の電子部品は、パワーアンプであること、
を特徴とする請求項１ないし請求項５のいずれかに記載の回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路モジュールに関し、より特定的には、アイソレータが設けられている回路モジュールに関する。
【背景技術】
【０００２】
従来のアイソレータとしては、例えば、特許文献１に記載の非可逆回路素子が知られている。該非可逆回路素子は、一対の対向する主面を有するフェライトと、複数の中心電極と、フェライトの主面に対向する主面を有する永久磁石と、回路基板と、を備えている。複数の中心電極は、永久磁石の主面に互いに絶縁されて交差した状態で導体膜によって形成され、かつ、フェライトの主面に直交する端面に形成した中継用電極を介して電気的に接続されている。更に、フェライト及び永久磁石は、共に回路基板上にそれぞれの主面が回路基板の表面と直交する方向に配置されている。以上のような非可逆回路素子は、例えば、通信装置等に用いられる。
【０００３】
ところで、近年、通信装置の小型化の要求に伴い、アイソレータの小型化の要求が高まっている。そこで、特許文献１に記載の非可逆回路素子において、磁界が外部に漏れることを抑制するためのヨークを取り除くことが提案されている。
【０００４】
しかしながら、非可逆回路素子からヨークが取り除かれた場合には、アイソレータの周囲に磁界が漏れてしまう。そのため、非可逆回路素子の近傍に配置されている電子部品を磁界が貫くようになり、電子部品の特性が本来の特性から変動してしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３１１４５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、ヨークを有していないアイソレータが実装された回路モジュールにおいて、アイソレータの周囲に配置された電子部品に対するアイソレータの磁界による悪影響を低減することである。
【課題を解決するための手段】
【０００７】
本発明の第１の形態に係る回路モジュールは、回路基板と、フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに電気的に接続され、他端が出力ポートに接続されている第１の中心電極と、該第１の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が出力ポートに接続され、他端がグランドポートに接続されている第２の中心電極と、を有するコアアイソレータであって、該直流磁界の方向が前記回路基板の主面に平行となるように該回路基板に実装されているコアアイソレータと、前記コアアイソレータと共にアイソレータを構成する第１の電子部品であって、前記回路基板に実装されている第１の電子部品と、前記アイソレータを構成していない第２の電子部品であって、前記回路基板に実装されている第２の電子部品と、前記回路基板の法線方向から平面視したときに、前記コアアイソレータと重なるように設けられている強磁性体部材と、前記コアアイソレータを覆うように前記回路基板上に設けられている被覆物と、を備えており、前記強磁性体部材は、前記被覆物に設けられており、前記被覆物は、金属ケースであり、前記強磁性体部材は、前記コアアイソレータと対向するように、前記金属ケースにおける前記回路基板の主面と平行な面に設けられており、前記金属ケースにおける前記回路基板の主面と平行な面には、前記コアアイソレータに向かって突出する凸部が形成されており、前記強磁性体部材は、前記凸部に設けられていること、を特徴とする。
本発明の第２の形態に係る回路モジュールは、回路基板と、フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに電気的に接続され、他端が出力ポートに接続されている第１の中心電極と、該第１の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が出力ポートに接続され、他端がグランドポートに接続されている第２の中心電極と、を有するコアアイソレータであって、該直流磁界の方向が前記回路基板の主面に平行となるように該回路基板に実装されているコアアイソレータと、前記コアアイソレータと共にアイソレータを構成する第１の電子部品であって、前記回路基板に実装されている第１の電子部品と、前記アイソレータを構成していない第２の電子部品であって、前記回路基板に実装されている第２の電子部品と、前記回路基板の法線方向から平面視したときに、前記コアアイソレータと重なるように設けられている強磁性体部材と、前記コアアイソレータを覆うように前記回路基板上に設けられている被覆物と、を備えており、前記強磁性体部材は、絶縁性樹脂である前記被覆物に設けられており、前記絶縁性樹脂は、前記回路基板の法線方向に複数層積層されており、前記強磁性体部材は、前記絶縁性樹脂の層間に設けられていること、を特徴とする。
本発明の第３の形態に係る回路モジュールは、回路基板と、フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに電気的に接続され、他端が出力ポートに接続されている第１の中心電極と、該第１の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が出力ポートに接続され、他端がグランドポートに接続されている第２の中心電極と、を有するコアアイソレータであって、該直流磁界の方向が前記回路基板の主面に平行となるように該回路基板に実装されているコアアイソレータと、前記コアアイソレータと共にアイソレータを構成する第１の電子部品であって、前記回路基板に実装されている第１の電子部品と、前記アイソレータを構成していない第２の電子部品であって、前記回路基板に実装されている第２の電子部品と、前記回路基板の法線方向から平面視したときに、前記コアアイソレータと重なるように設けられている強磁性体部材と、前記コアアイソレータを覆うように前記回路基板上に設けられている被覆物と、を備えており、前記強磁性体部材は、絶縁樹脂である前記被覆物に設けられており、前記強磁性体部材は、前記絶縁性樹脂内に設けられ、かつ、前記コアアイソレータの側面と対向する部分を有していること、を特徴とする。
【発明の効果】
【０００８】
本発明によれば、アイソレータの周囲に配置された電子部品に対するアイソレータの磁界による悪影響を低減できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態に係る回路モジュールに実装されている電子部品の配置図である。
【図２】図１の回路モジュールのブロック図である。
【図３】図１の回路モジュールの分解斜視図である。
【図４】アイソレータの外観斜視図である。
【図５】中心電極が設けられたフェライトの外観斜視図である。
【図６】フェライトの外観斜視図である。
【図７】コアアイソレータの分解斜視図である。
【図８】アイソレータの等価回路図である。
【図９】図１の回路モジュールの断面構造図である。
【図１０】アイソレータの挿入損失特性を示したグラフである。
【図１１】アイソレータのアイソレーション特性を示したグラフである。
【図１２】第１の変形例に係る回路モジュールの断面構造図である。
【図１３】第２の変形例に係る回路モジュールの断面構造図である。
【図１４】第３の変形例に係る回路モジュールの断面構造図である。
【図１５】第４の変形例に係る回路モジュールの断面構造図である。
【図１６】第５の変形例に係る回路モジュールの断面構造図である。
【図１７】第６の変形例に係る回路モジュールの断面構造図である。
【図１８】第７の変形例に係る回路モジュールの断面構造図である。
【図１９】第８の変形例に係る回路モジュールの断面構造図である。
【発明を実施するための形態】
【００１０】
以下に、本発明の一実施形態に係る回路モジュールについて図面を参照しながら説明する。
【００１１】
（回路モジュールの構成）
まず、回路モジュールの構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る回路モジュール１に実装されている電子部品の配置図である。図２は、図１の回路モジュール１のブロック図である。図３は、図１の回路モジュール１の分解斜視図である。なお、図１及び図３では、主要な電子部品のみが示されており、チップコンデンサやチップインダクタ等の細かな電子部品については省略してある。
【００１２】
回路モジュール１は、携帯電話等の無線通信機の送信回路の一部を構成しており、複数種類の高周波信号を増幅して出力する。回路モジュール１は、回路基板２及び送信経路Ｒ１，Ｒ２を備えている。回路基板２は、表面及び内部に電気回路が形成された板状のプリント多層基板である。
【００１３】
送信経路Ｒ１は、入力信号ＲＦｉｎ＿ＢＣ０（８００ＭＨｚ帯），ＲＦｉｎ＿ＢＣ３（９００ＭＨｚ帯）を増幅して、出力信号ＲＦｏｕｔ＿ＢＣ０（８００ＭＨｚ帯），ＲＦｏｕｔ＿ＢＣ３（９００ＭＨｚ帯）として出力する。送信経路Ｒ１は、ＳＡＷフィルタ（表面波フィルタ）３ａ，３ｂ、スイッチ４、パワーアンプ（増幅器）６ａ、カプラ７、アイソレータ８ａ及びスイッチ９により構成されている。ＳＡＷフィルタ３ａ，３ｂ、スイッチ４、パワーアンプ６ａ、カプラ７、アイソレータ８ａ及びスイッチ９は、図１及び図３に示すように、回路基板２上に実装されている電子部品である。
【００１４】
ＳＡＷフィルタ３ａ，３ｂは、図１及び図３に示すように、一つの電子部品により構成されており、所定の周波数の信号のみを通過させるバンドパスフィルタである。ＳＡＷフィルタ３ａ，３ｂは、パワーアンプ６ａの入力端子（図示せず）にスイッチ４を介して電気的に接続されている。ＳＡＷフィルタ３ａには、入力信号ＲＦｉｎ＿ＢＣ３が入力している。また、ＳＡＷフィルタ３ｂには、入力信号ＲＦｉｎ＿ＢＣ０が入力している。
【００１５】
スイッチ４は、ＳＡＷフィルタ３ａ，３ｂ及びパワーアンプ６ａに接続されており、図２に示すように、ＳＡＷフィルタ３ａから出力されてくる入力信号ＲＦｉｎ＿ＢＣ３又はＳＡＷフィルタ３ｂから出力されてくる入力信号ＲＦｉｎ＿ＢＣ０のいずれかをパワーアンプ６ａに出力する。
【００１６】
パワーアンプ６ａは、スイッチ４から出力されてくる入力信号ＲＦｉｎ＿ＢＣ０，ＲＦｉｎ＿ＢＣ３を増幅する。パワーアンプ６ａは、後段のカプラ７の入力端子（図示せず）に接続されている。カプラ７は、アイソレータ８ａの入力端子（図示せず）に接続されている。そして、カプラ７は、パワーアンプ６ａが増幅した入力信号ＲＦｉｎ＿ＢＣ０，ＲＦｉｎ＿ＢＣ３の一部を出力信号Ｃｏｕｐｌｅｒ  ｏｕｔとして、回路モジュール１外に分離して出力すると共に、入力信号ＲＦｉｎ＿ＢＣ０，ＲＦｉｎ＿ＢＣ３を後段のアイソレータ８ａに対して出力する。アイソレータ８ａは、入力信号ＲＦｉｎ＿ＢＣ０，ＲＦｉｎ＿ＢＣ３を後段のスイッチ９に出力し、スイッチ９側から反射してきた信号をカプラ７側に出力しない非可逆回路素子である。なお、アイソレータ８ａの詳細については後述する。スイッチ９は、アイソレータ８ａから出力されてきた入力信号ＲＦｉｎ＿ＢＣ０，ＲＦｉｎ＿ＢＣ３のいずれかを出力信号ＲＦｏｕｔ＿ＢＣ０，ＲＦｏｕｔ＿ＢＣ３として回路モジュール１外へと出力する。
【００１７】
送信経路Ｒ２は、入力信号ＲＦｉｎ＿ＢＣ６（１９００ＭＨｚ帯）を増幅して、出力信号ＲＦｏｕｔ＿ＢＣ６（１９００ＭＨｚ帯）として出力する。送信経路Ｒ２は、ＳＡＷフィルタ３ｃ、パワーアンプ６ｂ及びアイソレータ８ｂにより構成されている。ＳＡＷフィルタ３ｃ、パワーアンプ６ｂ及びアイソレータ８ｂは、図１及び図３に示すように、回路基板２上に実装されている電子部品である。
【００１８】
ＳＡＷフィルタ３ｃは、所定の周波数の信号のみを通過させるバンドパスフィルタである。ＳＡＷフィルタ３ｃには、入力信号ＲＦｉｎ＿ＢＣ６が入力している。
【００１９】
パワーアンプ６ｂは、ＳＡＷフィルタ３ｃから出力されてくる入力信号ＲＦｉｎ＿ＢＣ６を増幅する。アイソレータ８ｂは、入力信号ＲＦｉｎ＿ＢＣ６を回路モジュール１外へと出力し、回路モジュール１外から反射してきた信号をパワーアンプ６ｂ側に出力しない非可逆回路素子である。なお、アイソレータ８ｂの詳細については後述する。
【００２０】
（アイソレータの構成）
以下に、アイソレータ８ａ，８ｂについて図面を参照しながら説明する。図４は、アイソレータ８ａ，８ｂの外観斜視図である。図５は、中心電極３５，３６が設けられたフェライト３２の外観斜視図である。図６は、フェライト３２の外観斜視図である。図７は、コアアイソレータ３０ａ，３０ｂの分解斜視図である。
【００２１】
アイソレータ８（８ａ，８ｂ）は、集中定数型アイソレータであり、図４に示すように、回路基板２、コアアイソレータ３０（３０ａ，３０ｂ）、コンデンサＣ１，Ｃ２，ＣＳ１，ＣＳ２及び抵抗Ｒにより構成されている。
【００２２】
コアアイソレータ３０は、図４に示すように、フェライト３２、及び、一対の永久磁石４１により構成されている。コアアイソレータ３０とは、フェライト３２及び永久磁石４１のみで構成された部分を指す。フェライト３２には、図５に示すように、表裏の主面３２ａ，３２ｂに互いに電気的に絶縁された中心電極３５，３６が設けられている。ここで、フェライト３２は、互いに対向する平行な主面３２ａ，３２ｂを有する直方体形状をなしている。
【００２３】
また、永久磁石４１は、フェライト３２に対して直流磁界を主面３２ａ，３２ｂに略垂直方向に印加するように主面３２ａ，３２ｂに対して、例えば、エポキシ系の接着剤４２を介して接着されている（図７参照）。永久磁石４１の主面４１ａは、フェライト３２の主面３２ａ，３２ｂと同一寸法である。そして、フェライト３２及び永久磁石４１は、主面３２ａ，３２ｂの外形と主面４１ａの外形とが一致した状態で対向するように、配置されている。
【００２４】
中心電極３５は、フェライト３２の表面に設けられている導体膜である。すなわち、中心電極３５は、図５に示すように、フェライト３２の主面３２ａにおいて右下から立ち上がって２本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜している。そして、中心電極３５は、左上方に立ち上がり、上面３２ｃ上の中継用電極３５ａを介して主面３２ｂに回り込んでいる。更に、中心電極３５は、主面３２ｂにおいて主面３２ａと透視状態で重なるように２本に分岐するように設けられている。中心電極３５の一端は、下面３２ｄに形成された接続用電極３５ｂに接続されている。また、中心電極３５の他端は、下面３２ｄに形成された接続用電極３５ｃに接続されている。このように、中心電極３５は、フェライト３２に１ターン巻回されている。そして、中心電極３５と以下に説明する中心電極３６とは、間に絶縁膜が設けられることにより互いに絶縁された状態で交差している。中心電極３５，３６の交差角は、必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
【００２５】
中心電極３６は、フェライト３２の表面に設けられている導体膜である。中心電極３６は、０．５ターン目３６ａが主面３２ａにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｂを介して主面３２ｂに回り込み、この１ターン目３６ｃが主面３２ｂにおいてほぼ垂直に中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下面３２ｄの中継用電極３６ｄを介して主面３２ａに回り込み、この１．５ターン目３６ｅが主面３２ａにおいて０．５ターン目３６ａと平行に中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｆを介して主面３２ｂに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋ、中継用電極３６ｌ、３．５ターン目３６ｍ、中継用電極３６ｎ、４ターン目３６ｏ、がフェライト３２の表面にそれぞれ形成されている。また、中心電極３６の両端は、それぞれフェライト３２の下面３２ｄに形成された接続用電極３５ｃ，３６ｐに接続されている。なお、接続用電極３５ｃは中心電極３５及び中心電極３６のそれぞれの端部の接続用電極として共用されている。
【００２６】
また、接続用電極３５ｂ，３５ｃ，３６ｐ及び中継用電極３５ａ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊ，３６ｌ，３６ｎは、フェライト３２の上面３２ｃ及び下面３２ｄに形成された凹部３７（図６参照）に銀、銀合金、銅、銅合金などの電極用導体を塗布又は充填することにより設けられている。また、上面３２ｃ及び下面３２ｄには、各種電極と平行に凹部３８も設けられ、かつ、ダミー電極３９ａ，３９ｂ，３９ｃが設けられている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部３７，３８に導体膜として形成したものであってもよい。
【００２７】
フェライト３２としてはＹＩＧフェライトなどが用いられている。中心電極３５，３６及び各種電極は、銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフィなどの工法で形成可能である。中心電極３５，３６の絶縁膜としては、ガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフィなどの工法で形成することができる。
【００２８】
なお、フェライト３２を絶縁膜及び各種電極を含めて磁性体材料にて一体的に焼成することが可能である。この場合、各種電極を高温焼成に耐えるＰｄ，Ａｇ又はＰｄ／Ａｇを用いることになる。
【００２９】
永久磁石４１には、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石４１とフェライト３２とを接着する接着剤４２としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
【００３０】
回路基板２は、通常のプリント配線回路基板と同種の材料からなる。回路基板２の表面には、図４に示すように、コアアイソレータ３０、コンデンサＣ１，Ｃ２，ＣＳ１，ＣＳ２及び抵抗Ｒを実装するための端子電極２１ａ，２１ｂ，２１ｃ，２２ａ〜２２ｊや入出力用電極、グランド電極（図示せず）等が設けられている。
【００３１】
コアアイソレータ３０は、回路基板２上に実装される。具体的には、フェライト３２の下面３２ｄの接続用電極３５ｂ，３５ｃ，３６ｐが回路基板２上の端子電極２１ａ，２１ｂ，２１ｃとリフローはんだ付けされて一体化されると共に、永久磁石４１の下面が回路基板２上に接着剤にて一体化される。これにより、コアアイソレータ３０は、永久磁石４１がフェライトに印加している直流磁界が回路の主面に平行となるように回路基板２上に実装されている。
【００３２】
また、コンデンサＣ１，Ｃ２，ＣＳ１，ＣＳ２及び抵抗Ｒは、回路基板２上の端子電極２２ａ〜２２ｊとリフローはんだ付けされる。コアアイソレータ３０、コンデンサＣ１，Ｃ２，ＣＳ１，ＣＳ２及び抵抗Ｒは、図３に示すように、回路基板２に実装されている（図３ではコンデンサＣ１，Ｃ２，ＣＳ１，ＣＳ２の参照符号は省略）。そして、コアアイソレータ３０、コンデンサＣ１，Ｃ２，ＣＳ１，ＣＳ２及び抵抗Ｒは、回路基板２内の配線により接続されることにより、アイソレータ８ａ，８ｂを構成している。一方、回路基板２に実装されているＳＡＷフィルタ３ａ〜３ｃ、スイッチ４、パワーアンプ６ａ、カプラ７及びスイッチ９は、アイソレータ８ａ，８ｂを構成していない電子部品である。
【００３３】
（アイソレータの回路構成）
次に、アイソレータ８ａ，８ｂの回路構成について図面を参照しながら説明する。図８は、アイソレータ８ａ，８ｂの等価回路図である。
【００３４】
入力ポートＰ１は、コンデンサＣＳ１を介してコンデンサＣ１と抵抗Ｒとに接続されている。コンデンサＣＳ１は、中心電極３５の一端に接続されている。中心電極３５の他端及び中心電極３６の一端は、抵抗Ｒ及びコンデンサＣ１，Ｃ２に接続され、かつ、コンデンサＣＳ２を介して出力ポートＰ２に接続されている。中心電極３６の他端及びコンデンサＣ２は、グランドポートＰ３に接続されている。
【００３５】
以上の等価回路からなるアイソレータ８ａ，８ｂにおいては、中心電極３５の一端が入力ポートＰ１に電気的に接続され他端が出力ポートＰ２に電気的に接続され、中心電極３６の一端が出力ポートＰ２に電気的に接続され他端がグランドポートＰ３に電気的に接続されているため、挿入損失の小さな２ポート型の集中定数型アイソレータとすることができる。
【００３６】
また、コアアイソレータ３０は、フェライト３２と一対の永久磁石４１が接着剤４２で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。
【００３７】
（ヨークの構成）
ところで、アイソレータ８は、ヨークを有していない。そのため、コアアイソレータ３０が発生した磁界は、アイソレータ８外に漏れて、回路基板２上に実装されている電子部品に対して悪影響を及ぼすおそれがある。更に、コアアイソレータ３０が発生した磁界は、回路基板２外に漏れて、回路基板２外に設けられている電子部品に対しても悪影響を及ぼすおそれがある。
【００３８】
そこで、回路モジュール１は、図３に示すように、金属ケース５０及びヨーク６０ａ，６０ｂを備えている。金属ケース５０は、回路基板２上に設けられ、ＳＡＷフィルタ３ａ〜３ｃ、スイッチ４、パワーアンプ６ａ，６ｂ、カプラ７、アイソレータ８ａ，８ｂ及びスイッチ９を覆っている被覆物である。具体的には、金属ケース５０は、図３に示すように、下方が開口している直方体の箱状をなしており、ＳＡＷフィルタ３ａ〜３ｃ、スイッチ４、パワーアンプ６ａ，６ｂ、カプラ７、アイソレータ８ａ，８ｂ及びスイッチ９が実装されている回路基板２の主面を覆い隠すように、該回路基板２に取り付けられる。そして、金属ケース５０には、回路基板２を介して接地電位が印加されている。
【００３９】
ヨーク６０ａ，６０ｂはそれぞれ、回路基板２の法線方向から平面視したときに、コアアイソレータ３０ａ，３０ｂと重なるように設けられている強磁性体部材（例えば、軟鉄）である。ヨーク６０ａ，６０ｂは、コアアイソレータ３０ａ，３０ｂと対向するように、金属ケース５０における回路基板２の主面と平行な面に設けられている。すなわち、ヨーク６０ａ，６０ｂは、金属ケース５０の天面の内周面側に対して接着剤等により貼り付けられている。
【００４０】
（効果）
以上のように構成された回路モジュール１では、コアアイソレータ３０ａ，３０ｂの周囲に配置された電子部品に対するコアアイソレータ３０ａ，３０ｂの磁界による悪影響を低減することができる。図９は、図１の回路モジュール１の断面構造図である。以下に、図９を参照しながら、コアアイソレータ３０ｂを例にとって説明する。
【００４１】
コアアイソレータ３０ｂでは、図４に示すように、永久磁石４１は、フェライト３２に対して直流磁界を主面３２ａ，３２ｂに略垂直方向に印加している。そして、コアアイソレータ３０ｂは、該直流磁界の方向が回路基板２の主面と平行となるように回路基板２に実装されている。故に、ヨーク６０ｂが設けられていない場合には、コアアイソレータ３０ｂが発生した磁界Ｂ'は、図９に示すように、回路基板２の主面に沿って延在するように発生する。この場合、磁界Ｂ'は、パワーアンプ６ｂを貫いてしまう。更に、磁界Ｂ'は、金属ケース５０を通過して、回路モジュール１外へと漏れてしまう。よって、磁界Ｂ'は、回路モジュール１外に設けられた電子部品にまで広がるおそれがある。
【００４２】
そこで、回路モジュール１では、強磁性体部材を用いたヨーク６０ｂが設けられている。これにより、磁界Ｂは、磁気抵抗の小さなヨーク６０ｂ近傍を通過するようになる。そして、ヨーク６０ｂは、回路基板２の法線方向から平面視したときに、コアアイソレータ３０ｂと重なるように設けられている。よって、磁界Ｂは、磁界Ｂ'のように大回りすることなく、比較的に小回りに発生するようになる。すなわち、磁界Ｂは、アイソレータ８ｂから出るとすぐに上側に進み、ヨーク６０ｂ内を通過した後にすぐに下側に進み、アイソレータ８ｂへと戻るようになる。これにより、磁界Ｂは、磁界Ｂ'のように、回路基板２に沿って延在しなくなるので、パワーアンプ６ｂ等への広がりが低減される。更に、磁界Ｂは、ヨーク６０ｂを通過後に、コアアイソレータ３０ｂに戻っているので、金属ケース５０外に漏れない。よって、磁界Ｂの回路モジュール１外に設けられた電子部品への広がりが低減される。
【００４３】
また、回路モジュール１では、金属ケース５０の内側にヨーク６０ａ，６０ｂが設けられている。よって、磁界Ｂをより小回りに発生させることが可能となる。その結果、磁界Ｂがパワーアンプ６ｂ等へ広がることによるパワーアンプ６ｂの特性への影響がより効果的に低減されると共に、磁界Ｂが回路モジュール１外に漏れることがより効果的に低減される。
【００４４】
また、回路モジュール１では、金属ケース５０に接地電位が印加されている。これにより、回路モジュール１内で発生したノイズが回路モジュール１外に放射されることを抑制できると共に、回路モジュール１外からのノイズが回路モジュール１内に侵入することを抑制できる。
【００４５】
また、回路モジュール１では、ヨーク６０ａ，６０ｂを設けることにより、回路モジュール１外に磁界が漏れることを抑制している。そのため、金属ケース５０は、磁界が漏れることを抑制するための材料により作製される必要がない。そのため、金属ケース５０を安価な材料により作製することが可能となる。
【００４６】
また、回路モジュール１では、以下に説明するように、コアアイソレータ３０ａ，３０ｂとヨーク６０ａ，６０ｂとの距離を大きくできるので、優れたアイソレータ８の挿入損失特性及びアイソレーション特性を得ることができる。
【００４７】
本願発明者は、コアアイソレータ３０ａ，３０ｂとヨーク６０ａ，６０ｂとの距離Ｌ（図９参照）と、アイソレータ８ａ，８ｂの挿入損失特性及びアイソレーション特性との関係をコンピュータシミュレーションにより調べた。具体的には、本願発明者は、距離Ｌを０．０５ｍｍ、０．１０ｍｍ、０．１５ｍｍ、∞に変化させたときの挿入損失特性及びアイソレーション特性をコンピュータに演算させた。図１０は、アイソレータ８の挿入損失特性を示したグラフである。縦軸は減衰量を示し、横軸は周波数を示す。図１１は、アイソレータ８のアイソレーション特性を示したグラフである。縦軸は減衰量を示し、横軸は周波数を示す。なお、挿入損失特性とは、図８の等価回路において入力ポートＰ１から出力ポートＰ２へ通過する信号の周波数特性であり、アイソレーション特性とは、出力ポートＰ２から入力ポートＰ１へ通過する信号の周波数特性である。アイソレータ８では、所望の周波数において、挿入損失はできるだけ小さく、アイソレーションはできるだけ大きくすることが求められている。
【００４８】
図１０及び図１１に示すように、距離Ｌが大きくなればなるほど、挿入損失特性及びアイソレーション特性がよくなっていることが分かる。よって、コアアイソレータ３０ａ，３０ｂとヨーク６０ａ，６０ｂとはできるだけ離して配置することが望ましい。そこで、回路モジュール１のようにヨーク６０ａ，６０ｂを金属ケース５０に貼り付けることにより、ヨーク６０ａ，６０ｂをコアアイソレータ３０ａ，３０ｂに直接設けた場合に比べて、コアアイソレータ３０ａ，３０ｂとヨーク６０ａ，６０ｂとの距離Ｌを大きくすることができる。以上より、回路モジュール１では、優れた挿入損失特性及びアイソレーション特性を得ることができる。
【００４９】
（第１の変形例）
以下に、第１の変形例に係る回路モジュールについて図面を参照しながら説明する。図１２は、第１の変形例に係る回路モジュール１ａの断面構造図である。
【００５０】
回路モジュール１ａでは、金属ケース５０における回路基板２と平行な面であって、該回路基板２と対向する面には、凹部Ｇが設けられている。そして、ヨーク６０ａ，６０ｂは、図１２に示すように、凹部Ｇ内に取り付けられている。これにより、金属ケース５０の外周面にヨーク６０ａ，６０ｂによる突起を形成することなく、コアアイソレータ３０ａ，３０ｂとヨーク６０ａ，６０ｂとの距離Ｌを大きくすることができる。
【００５１】
（第２の変形例）
以下に、第２の変形例に係る回路モジュールについて図面を参照しながら説明する。図１３は、第２の変形例に係る回路モジュール１ｂの断面構造図である。
【００５２】
回路モジュール１ｂでは、金属ケース５０における回路基板２と平行な面であって、該回路基板２と対向する面の反対側の面には、凹部Ｇが設けられている。そして、ヨーク６０ａ，６０ｂは、図１３に示すように、凹部Ｇ内に取り付けられている。これにより、金属ケース５０の外周面にヨーク６０ａ，６０ｂによる突起を形成することなく、コアアイソレータ３０ａ，３０ｂとヨーク６０ａ，６０ｂとの距離Ｌを大きくすることができる。
【００５３】
（第３の変形例）
以下に、第３の変形例に係る回路モジュールについて図面を参照しながら説明する。図１４は、第３の変形例に係る回路モジュール１ｃの断面構造図である。
【００５４】
回路モジュール１ｃでは、金属ケース５０における回路基板２と平行な面であって、該回路基板２と対向する面には、コアアイソレータ３０ａ，３０ｂに向かって突出する凸部Ｐが設けられている。そして、ヨーク６０ａ，６０ｂは、図１４に示すように、凸部Ｐの先端に取り付けられている。これにより、凸部Ｐの高さを調整することにより、コアアイソレータ３０ａ，３０ｂとヨーク６０ａ，６０ｂとの距離Ｌを最適な大きさに調整することが可能となる。
【００５５】
（第４の変形例）
以下に、第４の変形例に係る回路モジュールについて図面を参照しながら説明する。図１５は、第４の変形例に係る回路モジュール１ｄの断面構造図である。
【００５６】
回路モジュール１ｄでは、図１５に示すように、被覆物として金属ケース５０の代わりに絶縁性樹脂７０が設けられている。具体的には、絶縁性樹脂７０は、例えば、エポキシ系樹脂であり、回路基板２のコアアイソレータ３０ａ，３０ｂが実装されている面を覆うように設けられている。絶縁性樹脂７０は、回路基板２へのコアアイソレータ３０等の電子部品の実装終了後に、樹脂を回路基板２上に滴下し、硬化させることにより形成される。ヨーク６０ａ，６０ｂは、絶縁性樹脂７０の上面に設けられている。
【００５７】
金属ケース５０を用いた場合、金属加工上の問題から、金属ケース５０に浅い凹部Ｇを形成することができなかったり、加工ばらつきの問題により、金属ケース５０の凹部Ｇを浅くしすぎると、金属ケース５０とアイソレータ８を含む部品との距離がばらつくことになり、回路モジュールのばらつきが大きくなっていた。しかしながら、樹脂を用いた場合には、塗布方法などを最適化することにより、薄い樹脂膜を精度よく形成することができる。よって、回路モジュール１ｄによれば、金属ケース５０が用いられている回路モジュール１，１ａ〜１ｃに比べて、低背化を図ることが可能となる。更に、ヨーク６０ａ，６０ｂをスクリーン印刷等により形成することが可能となるので、ヨーク６０ａ，６０ｂを所望の形状に形成することが可能となる。
【００５８】
（第５の変形例）
以下に、第５の変形例に係る回路モジュールについて図面を参照しながら説明する。図１６は、第５の変形例に係る回路モジュール１ｅの断面構造図である。
【００５９】
回路モジュール１ｅでは、複数層の絶縁性樹脂７０ａ，７０ｂが、回路基板２の法線方向に積層されている。そして、ヨーク６０ａ，６０ｂは、絶縁性樹脂７０ａ，７０ｂの層間に設けられている。これにより、絶縁性樹脂７０ａの厚みを調整することにより、コアアイソレータ３０ａ，３０ｂとヨーク６０ａ，６０ｂとの間の距離Ｌを任意の大きさに調整することが可能となる。
【００６０】
（第６の変形例）
以下に、第６の変形例に係る回路モジュールについて図面を参照しながら説明する。図１７は、第６の変形例に係る回路モジュール１ｆの断面構造図である。
【００６１】
回路モジュール１ｆでは、ヨーク６０ａ，６０ｂはそれぞれ、上面６１ａ及び側面６１ｂ，６１ｃを有している。側面６１ｂ，６１ｃは、上面６１ａに対して下方に向かって折り曲げられている。そして、上面６１ａは、絶縁性樹脂７０の上面に設けられ、側面６１ｂ，６１ｃは、絶縁性樹脂７０内に設けられ、コアアイソレータ３０ａ，３０ｂの側面と対向している。これにより、コアアイソレータ３０ａ，３０ｂが発生した磁界が回路基板２に沿って延在することがより効果的に抑制されるようになる。
【００６２】
なお、側面６１ｂ，６１ｃは、例えば、以下の手順により作製される。まず、絶縁性樹脂７０の上面に対して、ダイサーによって溝Ｇ１，Ｇ２を形成する。溝Ｇ１，Ｇ２の深さは、回路基板２に到達しない深さである。次に、スクリーン印刷により、強磁性体ペーストを溝Ｇ１，Ｇ２内に充填して、側面６１ｂ，６１ｃを形成する。側面６１ｂ，６１ｃの形成と同時に、上面６１ａも形成してもよい。
【００６３】
（第７の変形例）
以下に、第７の変形例に係る回路モジュールについて図面を参照しながら説明する。図１８は、第７の変形例に係る回路モジュール１ｇの断面構造図である。
【００６４】
回路モジュール１ｇでは、ヨーク６０ａ，６０ｂは、回路基板２においてコアアイソレータ３０ａ，３０ｂが実装されている主面とは反対側の主面に設けられている。これにより、回路基板２の下側に磁界が漏れることを抑制できる。
【００６５】
（第８の変形例）
以下に、第８の変形例に係る回路モジュールについて図面を参照しながら説明する。図１９は、第８の変形例に係る回路モジュール１ｈの断面構造図である。
【００６６】
回路モジュール１ｈでは、ヨーク６０ａ，６０ｂが設けられていない。その代わり、回路モジュール１ｈには、強磁性体材料が混入された絶縁性樹脂８０が設けられている。絶縁性樹脂８０は、回路基板２のコアアイソレータ３０ａ，３０ｂが実装されている面を覆うように設けられている。これにより、コアアイソレータ３０ａ，３０ｂは、強磁性体材料が混入された絶縁性樹脂８０により覆われている。以上のような構成によっても、回路モジュール１，１ａ〜１ｇと同様に、コアアイソレータ３０の周囲に配置された電子部品に対するコアアイソレータ３０の磁界による悪影響を低減できる。
【００６７】
なお、回路モジュール１，１ａ〜１ｇにおいて、ヨーク６０ａ，６０ｂは、回路基板２の全面に対向するように設けられていてもよい。
【産業上の利用可能性】
【００６８】
以上のように、本発明は、回路モジュールに有用であり、特に、ヨークを有していないアイソレータが実装された回路モジュールにおいて、アイソレータの周囲に配置された電子部品に対するアイソレータの磁界による悪影響を低減できる点において優れている。
【符号の説明】
【００６９】
Ｃ１，Ｃ２，ＣＳ１，ＣＳ２  コンデンサ
Ｐ１  入力ポート
Ｐ２  出力ポート
Ｐ３  グランドポート
１，１ａ〜１ｈ  回路モジュール
２ 回路基板
３ａ〜３ｃ  ＳＡＷフィルタ
４，９  スイッチ
６ａ，６ｂ  パワーアンプ
７  カプラ
８ａ，８ｂ  アイソレータ
３０ａ，３０ｂ  コアアイソレータ
３２  フェライト
３５，３６  中心電極
４１  永久磁石
５０  金属ケース
６０ａ，６０ｂ  ヨーク
７０，７０ａ，７０ｂ，８０  絶縁性樹脂
【図１】
0005532945.tif 000002
【図２】
0005532945.tif 000003
【図３】
0005532945.tif 000004
【図４】
0005532945.tif 000005
【図５】
0005532945.tif 000006
【図６】
0005532945.tif 000007
【図７】
0005532945.tif 000008
【図８】
0005532945.tif 000009
【図９】
0005532945.tif 000010
【図１０】
0005532945.tif 000011
【図１１】
0005532945.tif 000012
【図１２】
0005532945.tif 000013
【図１３】
0005532945.tif 000014
【図１４】
0005532945.tif 000015
【図１５】
0005532945.tif 000016
【図１６】
0005532945.tif 000017
【図１７】
0005532945.tif 000018
【図１８】
0005532945.tif 000019
【図１９】
0005532945.tif 000020