(57)【特許請求の範囲】
【請求項１】
複数の記録素子を備える第１の記録素子列と、
複数の記録素子を備える第２の記録素子列と、
前記第１の記録素子列に含まれる前記記録素子の数より多く、かつ、前記第２の記録素子列に含まれる前記記録素子の数より多い複数の記録素子を備える第３の記録素子列と、
前記第１の記録素子列の複数の記録素子を、複数のブロックに区分けし、ブロックごとに時分割駆動を行う第１の駆動回路と、
前記第２の記録素子列の複数の記録素子を、複数のブロックに区分けし、ブロックごとに時分割駆動を行う第２の駆動回路と、
前記第３の記録素子列の複数の記録素子を、複数のブロックに区分けし、ブロックごとに時分割駆動を行う第３の駆動回路と、
前記第１の記録素子列の前記複数の記録素子を駆動するための第１データと、前記第２の記録素子列の前記複数の記録素子を駆動するための第２データと、前記第１及び第２の記録素子列それぞれの前記複数のブロックの内、駆動するブロックを選択するための選択情報と、を保持する第１のシフトレジスタ回路と、
前記第３の記録素子列の前記複数の記録素子を駆動するための第３データと、前記第３の記録素子列の前記複数のブロックの内、駆動するブロックを選択するための選択情報と、を保持する第２のシフトレジスタ回路と、
を有することを特徴とする記録素子基板。
【請求項２】
前記第１データと前記第２データと前記選択情報とは、前記第１のシフトレジスタ回路に、１つの入力端子から入力されることを特徴とする請求項１に記載の記録素子基板。
【請求項３】
前記第１の記録素子列と前記第２の記録素子列とは、並行して設けられていることを特徴とする請求項１又は２に記載の記録素子基板。
【請求項４】
前記第１の記録素子列と前記第２の記録素子列とは、それぞれ異なるインク供給口から供給されるインクを吐出するために用いられることを特徴とする請求項１乃至３のいずれか１項に記載の記録素子基板。
【請求項５】
前記第１の駆動回路と前記第２の駆動回路とは、前記第１の記録素子列と前記第２の記録素子列との間の領域に設けられていることを特徴とする請求項１乃至４のいずれか１項に記載の記録素子基板。
【請求項６】
前記選択情報をデコードして、前記第１の駆動回路へ第１のブロック制御信号を出力し、前記第２の駆動回路へ第２のブロック制御信号を出力するデコーダをさらに有することを特徴とする請求項１乃至５のいずれか１項に記載の記録素子基板。
【請求項７】
前記第１の駆動回路は、前記第１のブロック制御信号と前記第１データとに基づいて、前記第１の記録素子列の前記複数の記録素子を時分割駆動し、
前記第２の駆動回路は、前記第２のブロック制御信号と前記第２データとに基づいて、前記第２の記録素子列の前記複数の記録素子を時分割駆動することを特徴とする請求項１乃至６のいずれか１項に記載の記録素子基板。
【請求項８】
前記第１の駆動回路で実行される時分割の数と前記第２の駆動回路で実行される時分割の数は等しいことを特徴とする請求項１乃至７のいずれか１項に記載の記録素子基板。
【請求項９】
前記第３の記録素子列に含まれる記録素子の配列密度は、前記第１及び前記第２の記録素子列に含まれる記録素子の配列密度より大きいことを特徴とする請求項１乃至８のいずれか１項に記載の記録素子基板。
【請求項１０】
請求項１乃至９のいずれか１項に記載の記録素子基板を有することを特徴とする記録ヘッド。
【請求項１１】
請求項１０に記載の記録ヘッドを装着することが可能なキャリッジを有することを特徴とする記録装置。
【請求項１２】
前記記録ヘッドに転送されるデータを生成する回路をさらに有することを特徴とする請求項１１に記載の記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配列された記録素子の数が異なる複数の記録素子列を備えた記録素子基板、記録ヘッド、記録装置に関する。
【背景技術】
【０００２】
サーマルインクジェット方式に従ってインクを吐出して記録媒体に記録を行う記録ヘッドは、発熱抵抗素子からなるヒータを記録ヘッドにおける記録素子の構成要素として備えている。さらに、ヒータを駆動するためのドライバ及びそのドライバを記録データに応じて選択的に駆動するためのロジック回路が、その記録ヘッドの同一素子基板上に形成されている。
【０００３】
サーマルインクジェット方式のカラーインクジェット記録装置は年々高解像度化している。これに伴い、記録ヘッドの吐出口の配置密度は、６００ｄｐｉから９００ｄｐｉ、さらには１２００ｄｐｉでインクを吐出させることができるようになっている。
【０００４】
また、グレー画像及びカラーフォト画像におけるハーフトーン部及びハイライト部での粒状性を軽減することが要求されている。このため、画像を形成するために吐出されるインク滴（液滴）の大きさは、例えばカラーインクを吐出させる記録ヘッドにおいては、数年前までは１５ｐｌ程度であったが、近年、５ｐｌさらには２ｐｌと年々小さくなる傾向にある。
【０００５】
このような小液滴のインクを吐出する吐出口が高密度に配置された高解像度の記録ヘッドは、高品位なカラーグラフィック画像やフォト画像を記録する際の、高画質な記録を行うというユーザのニーズを満たしている。しかし、帳票におけるカラーグラフを記録する際など、高解像度で記録することが要求されない代わりに高速で記録することが要求される場合、小液滴のインクにより記録するために記録走査数が増大して高速で記録するという要求に応えられない場合があった。
【０００６】
そこで、このような高速記録の要求にも応えるため、高画質な記録を行うための小液滴のインクと高速で記録するための大液滴のインクを吐出する記録ヘッドが提案されている。例えば、１つの吐出口に対して複数のヒータを配置しこの複数のヒータにより吐出量を変調する記録ヘッドや、１つの素子基板内に吐出量の異なる複数の吐出口を配置する記録ヘッドも知られている。
【０００７】
また、異なる吐出量のインクを吐出する複数の吐出口を備える素子基板において、小液滴のインクを吐出する吐出口からなる吐出口列（小液滴吐出口列）と大液滴のインクを吐出する吐出口からなる吐出口列（大液滴吐出口列）とを並列に備えた素子基板がある。このような素子基板において、高速で高画質な記録を可能にするために、小液滴吐出口列における吐出口の配置密度が大液滴吐出口列における吐出口の配置密度よりも高い素子基板がある。このような素子基板として、例えば１インチあたり６００個の吐出口を配置した（配置密度６００ｄｐｉ）大液滴の吐出口列と、その２倍の１インチあたり１２００個の吐出口を配置した（配置密度１２００ｄｐｉ）小液滴の吐出口列とを備える素子基板がある。このような例として、特許文献１、特許文献２、特許文献３、特許文献４、特許文献５の構成が知られている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−３７４１６３号公報
【特許文献２】特開平１０−４４４１６号公報
【特許文献３】特開２００２−０７９６７２号公報
【特許文献４】特開平８−１６９１１６号公報
【特許文献５】特表２００３−５０８２５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
近年のインクジェット記録装置は、高画質の画像を記録するために、小液滴のインクを吐出するようになっている。一方で、記録速度の高速化も求められているが、単純に同じ画像を形成するためには同じインク量が必要になるため、吐出するインクの小液滴化を行い吐出するインクのサイズが１／２になれば単純には記録速度が１／２になる。
【００１０】
記録速度の低下を防ぐために同じ時間で同じインクの量を吐出するためには、ヒータ数を２倍にする必要がある。しかしながら、ヒータの配置密度を変えずにヒータ数を２倍にするとヒータが配置される素子基板のサイズが２倍以上に大きくなってしまう。さらに、素子基板を大きくしてしまうだけでなく、記録装置内を高速で移動する記録ヘッドの大型化、記録装置の大型化、振動及び騒音の増加を招いてしまう。このため、ヒータの配置密度を高くする必要がある。
【００１１】
また、安定したインクの吐出を行うためには、ヒータに安定した電圧を印加しなければならない。全てのヒータを同時に駆動すると一度に大きな電流が流れ、配線抵抗により大きく電圧が降下する。そのため、素子基板が備える複数のヒータを複数のブロックに分割し、時間を分けて順次ブロックごとにヒータを駆動することで安定したインクの吐出を行う時分割駆動方式が知られている。
【００１２】
近年のインクジェット記録装置は、小液滴吐出口列と大液滴吐出口列を並行に配列し、それぞれ対応するヒータを備えた素子基板を備えた記録ヘッドを用いている。さらに、小液滴のインクを吐出する吐出口と大液滴のインクを吐出する吐出口とを選択的に駆動させて高速記録と高画質記録の両立を図っている。しかしながら、高速記録と高画質記録とを両立させるためには、素子基板に実装する吐出口及びヒータの数を増加させる必要がある。
【００１３】
この素子基板として、配置密度６００ｄｐｉの大液滴吐出口列と、吐出口数がその２倍で配置密度もその２倍の配置密度１２００ｄｐｉの小液滴吐出口列とを同一基板上に備えた構成を例に挙げて述べる。この素子基板では、１画素１ビットで記録するなら、ヒータ数がそのまま記録データのビット数となるため、配置密度６００ｄｐｉの吐出口列に必要なデータ量に対して、配置密度１２００ｄｐｉの吐出口列に必要なデータ量は２倍になる。このデータ量の差はデータ転送速度に直接関係する。吐出口列に対応した記録データ毎にクロック信号を持てば個別の駆動周波数でヒータを駆動することが可能になり、時分割数やデータ量が異なる場合でもほぼ同じ時間内でデータ転送することが可能になる。６００ｄｐｉと１２００ｄｐｉの配置密度の吐出口列が混在する場合、６００ｄｐｉの吐出口列のヒータに対して２倍の速度で１２００ｄｐｉの吐出口列のヒータにデータ転送すれば、ほぼ同じ時間でデータ転送をすることが可能となる。
【００１４】
しかし、吐出口列に対応した記録データ信号線毎にクロック信号線を備えると、素子基板のパッド数の増大や記録ヘッドと記録装置本体との信号線の本数の増大という問題が生じる。更にはパッド数及び信号線の本数の増大により素子基板、記録ヘッド、記録装置本体も含めて装置が大型化するという問題も生じる。
【００１５】
そこで、配列密度が異なる吐出口列を複数列有し、時分割駆動を行う素子基板では以下の構成を有している。即ち、クロック（ＣＬＫ）を共通とし、データ転送速度は転送に使われるシフトレジスタが保持するデータのビット数に比例した速度とする。このとき、データ転送の単位は吐出口列であるので、高密度吐出口列と低密度吐出口列とは時分割駆動においてシフトレジスタに保持する必要があるデータのビット数に差がある。この差が転送速度差となる。つまり、シフトレジスタに保持する必要のあるデータのビット数の多い高密度吐出口列の転送速度が遅くなる。例えば、転送に使われるシフトレジスタのビット数は、６００ｄｐｉの吐出口列に対応するシフトレジスタが６ビット（記録データ４ビット、ブロック制御データ２ビット）とする。一方、１２００ｄｐｉの吐出口列に対応するシフトレジスタが１０ビット（記録データ８ビット、ブロック制御データ２ビット）とする。この条件で、６ビットのシフトレジスタにおけるデータの転送を、１０ビットのシフトレジスタのデータの転送速度とあわせると、本来のデータ転送速度の６／１０のデータ転送速度でデータの転送を行うことになり、データ転送が遅くなるという問題があった。
【００１６】
また、シフトレジスタを含んだ回路パターンの面積はそのシフトレジスタが保持するデータのビット数に依存する。このため、高密度吐出口列に対応するシフトレジスタと低密度吐出口列に対応するシフトレジスタとでそのビット数が異なると回路パターンの面積も異なることになり、回路レイアウトの非効率化を招く。近年、記録装置の小型化が要求されており、これに伴って、記録ヘッドも小型化が要求されている。従って、記録ヘッドのサイズを大きくできない制約の下では、より一層の回路レイアウトの効率化が望まれている。
【００１７】
そこで、本発明の目的は、異なる数の記録素子が配置された複数の記録素子列を備えた素子基板において、回路レイアウトを効率良く行い、各記録素子へ効率良くデータを転送することを可能にすることである。
【課題を解決するための手段】
【００１８】
上記課題を解決するための本発明は、複数の記録素子を備える第１の記録素子列と、複数の記録素子を備える第２の記録素子列と、前記第１の記録素子列に含まれる前記記録素子の数より多く、かつ、前記第２の記録素子列に含まれる前記記録素子の数より多い複数の記録素子を備える第３の記録素子列と、前記第１の記録素子列の複数の記録素子を、複数のブロックに区分けし、ブロックごとに時分割駆動を行う第１の駆動回路と、前記第２の記録素子列の複数の記録素子を、複数のブロックに区分けし、ブロックごとに時分割駆動を行う第２の駆動回路と、前記第３の記録素子列の複数の記録素子を、複数のブロックに区分けし、ブロックごとに時分割駆動を行う第３の駆動回路と、前記第１の記録素子列の前記複数の記録素子を駆動するための第１データと、前記第２の記録素子列の前記複数の記録素子を駆動するための第２データと、前記第１及び第２の記録素子列それぞれの前記複数のブロックの内、駆動するブロックを選択するための選択情報と、を保持する第１のシフトレジスタ回路と、前記第３の記録素子列の前記複数の記録素子を駆動するための第３データと、前記第３の記録素子列の前記複数のブロックの内、駆動するブロックを選択するための選択情報と、を保持する第２のシフトレジスタ回路と、を有することを特徴とする記録素子基板である。
【００１９】
また、上記課題を解決するための別の本発明は、前記記録素子基板を有することを特徴とする記録ヘッド、及びその記録ヘッドを装着することが可能なキャリッジを有した記録装置である。
【発明の効果】
【００２０】
本発明によれば、異なる数の記録素子が配置された複数の記録素子列を備えた素子基板において、各記録素子へ効率良くデータ転送すること及び回路レイアウトを効率良く行うことが可能になる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施例１に従う素子基板においてヒータが低密度に配列されたヒータ列とこれに対応するシフトレジスタのブロック図である。
【図２】本発明の実施例２に従う素子基板においてヒータが低密度に配列されたヒータ列とこれに対応するシフトレジスタのブロック図である。
【図３】本発明に従う実施例に対する比較例としての素子基板においてヒータが低密度に配列されたヒータ列とこれに対応するシフトレジスタのブロック図である。
【図４】図３に示す素子基板のヒータが高密度に配列されたヒータ列とこれに対応するシフトレジスタのブロック図である。
【図５】本発明に従う素子基板と比較するための素子基板の概略図である。
【図６】本発明に従う素子基板の概略図である。
【図７】図５に示す素子基板の駆動回路を含むブロック図の一例である。
【図８】素子基板の回路構成の一例を示す図である。
【図９】素子基板に入力される各種信号のタイミングチャートの一例である。
【図１０】素子基板の一例を示す斜視図である。
【図１１】本発明の代表的な実施例であるインクジェット記録装置を示す模式図である。
【図１２】図１１に示すインクジェット記録装置の制御構成を示す図である。
【図１３】インクタンクと記録ヘッドとが一体的に形成されたヘッドカートリッジの構成を示す外観斜視図である。
【図１４】インクジェット記録装置の制御回路を説明する図である。
【発明を実施するための形態】
【００２２】
次に、本発明の実施形態について図面を参照して説明する。
【００２３】
なお、この明細書において、「記録」とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。
【００２４】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００２５】
さらに、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固または不溶化させることが挙げられる。
【００２６】
なお、説明に用いる「素子基板」或は「記録素子基板」とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた基体を示すものである。
【００２７】
「素子基板上」とは、単に素子基板の表面上を指し示すだけでなく、素子基板の表面上、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作り込み」とは、別体の各素子を単に基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子基板上に一体的に形成、製造することを示すものである。
【００２８】
＜インクジェット記録装置＞
本発明の素子基板を備えた記録ヘッドを搭載可能な記録装置について説明する。図１１は、本発明の記録ヘッドを装着可能なインクジェット記録装置の一例を示す説明図である。
【００２９】
図１１に示すインクジェット記録装置（以下、単に記録装置ともいう）は、本発明の素子基板を備えた記録ヘッドに、インクを収容する容器と組み合せて、ヘッドカートリッジＨ１０００を構成している。ヘッドカートリッジＨ１０００はキャリッジ１０２に位置決めされて交換可能に搭載されている。キャリッジ１０２には、ヘッドカートリッジＨ１０００上の外部信号入力端子を介して各吐出部に駆動信号等を伝達するための電気接続部が設けられている。
【００３０】
キャリッジ１０２は、主走査方向に延在して記録装置本体に設置されたガイドシャフト１０３に沿って往復移動可能に案内支持されている。そして、キャリッジ１０２はキャリッジモータ１０４によりモータプーリ１０５、従動プーリ１０６及びタイミングベルト１０７等の駆動機構を介して駆動されるとともにその位置及び移動が制御される。また、ホームポジションセンサ１３０がキャリッジ１０２に設けられている。これにより遮蔽板１３６の位置をキャリッジ１０２上のホームポジションセンサ１３０が通過した際に位置を知ることが可能となる。
【００３１】
記録媒体１０８は、給紙モータ１３５からギアを介してピックアップローラ１３１を回転させることにより、オートシートフィーダ（ＡＳＦ）１３２から一枚ずつ分離して給紙される。更に搬送ローラ１０９の回転により、ヘッドカートリッジＨ１０００の吐出口面と対向する位置（プリント部）を通って搬送（副走査）される。搬送ローラ１０９は搬送モータ１３４の回転によりギアを介して行われる。その際、給紙されたかどうかの判定と給紙時の頭出し位置の確定は、ペーパエンドセンサ１３３を記録媒体１０８が通過した時点で行われる。
【００３２】
なお、記録媒体１０８は、プリント部において平坦なプリント面を形成するように、その裏面をプラテン（不図示）により支持されている。この場合、キャリッジ１０２に搭載されたヘッドカートリッジＨ１０００は、それらの吐出口面がキャリッジ１０２から下方へ突出して前記２組の搬送ローラ対の間で記録媒体１０８と平行になるように保持されている。
【００３３】
ヘッドカートリッジＨ１０００は、記録ヘッド部における吐出口の並び方向がキャリッジ１０２の走査方向に対して交差する方向になるようにキャリッジ１０２に搭載され、これらの吐出口列から液体を吐出して記録を行う。
【００３４】
＜制御構成＞
次に、上述したインクジェット記録装置の記録制御を実行するための制御構成について説明する。
【００３５】
図１２はインクジェット記録装置の制御回路の構成を示すブロック図である。
【００３６】
図１２において、１７００は記録信号を入力するインタフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭである。また、１７０３は各種データ（ヘッドカートリッジＨ１０００の記録ヘッド３に供給される記録データ等）を保存しておくＤＲＡＭである。１７０４は記録ヘッド３に対する記録データの供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インタフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。１７１０は記録ヘッド３を備えたヘッドカートリッジＨ１０００を搬送するためのキャリッジモータ、１３４は記録媒体搬送のための搬送モータである。１７０５は記録ヘッド３を駆動するヘッドドライバ、１７０６は搬送モータ１３４を駆動するためのモータドライバ、１７０７はキャリッジモータ１７１０を駆動するためのモータドライバである。また、１７０８は、電気的接続が正常でない場合にこれを通知するために点灯する等の目的で備えられるＬＥＤである。
【００３７】
上記制御構成の動作を説明すると、インタフェース１７００に記録信号が入力されるとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、モータドライバ１７０７が駆動されると共に、ヘッドドライバ１７０５に送られた記録データに従って記録ヘッド３が駆動され、記録が行われる。
【００３８】
＜ヘッドカートリッジ＞
図１３は、インクタンク６と記録ヘッド３とが一体的に形成されたヘッドカートリッジＨ１０００の構成を示す外観斜視図である。同図において、点線Ｋはインクタンク６と記録ヘッド３の境界線を示すものである。また、５００は吐出口が複数配列してなるインク吐出口列である。インクタンク６に収容されるインクは、不図示のインク供給路を介して記録ヘッド３に供給される。ヘッドカートリッジＨ１０００には、キャリッジ１０２に搭載されたときに、キャリッジ１０２側から供給される電気信号を受け取るための電極（不図示）が設けられている。そして、この電気信号によって記録ヘッド３が駆動されて、吐出口列５００の各吐出口から選択的にインクが吐出される。
【００３９】
＜素子基板＞
次に、本発明の素子基板について説明する。図８は、素子基板の回路構成の一例である。このように、記録ヘッドにおける記録素子としてのヒータとその駆動回路は、半導体プロセス技術を用いて同一基板上に形成されている。
【００４０】
図８において、１１０１は熱エネルギーを発生する為のヒータを示し、１１０２はヒータ１１０１に所望の電流を供給する為のトランジスタ（トランジスタ部）を示す。１１０４は各ヒータ１１０１に電流を供給して記録ヘッドの吐出口からインクを吐出するか否かを指定する記録データを一時的に格納するシフトレジスタを示す。１１０７はシフトレジスタ１１０４に設けられたクロック（ＣＬＫ）入力端子を示し、１１０６はヒータ１１０１をＯＮまたはＯＦＦさせる記録データ（ＤＡＴＡ）をシリアルに入力する記録データ入力端子を示す。１１０３は各ヒータに対する記録データをヒータ毎に保持する為のラッチ回路を示し、１１０８はラッチ回路１１０３にラッチのタイミングを指定するラッチ信号（ＬＴ）を入力するラッチ信号入力端子を示す。１１０９はヒータ１１０１に電流を流すタイミングを決定するスイッチを示し、１１０５はヒータに所定の電圧を印加して電流を供給する為の電源配線を示し、１１１０はトランジスタ１１０２を介してヒータ１１０１の接地を行う接地配線を示す。
【００４１】
図９は、図８に示した素子基板に入力される各種信号のタイミングチャートである。図９を用いて図８に示した素子基板におけるヒータの駆動等について説明する。
【００４２】
クロック入力端子１１０７にはシフトレジスタ１１０４に格納される記録データのビット数分のクロック（ＣＬＫ）が入力される。シフトレジスタ１１０４へのデータ転送は、クロック（ＣＬＫ）の立ち上がりのタイミングに同期して行われるものとする。各ヒータ１１０１をＯＮまたはＯＦＦさせるための記録データ（ＤＡＴＡ）は、記録データ入力端子１１０６から入力される。
【００４３】
ここで簡易的に、シフトレジスタ１１０４に格納される記録データのビット数とヒータ及びヒータを駆動するパワートランジスタ数とが同じであるとした素子基板について説明する。ヒータ１１０１の数の分だけクロック（ＣＬＫ）のパルスを入力し記録データ（ＤＡＴＡ）をシフトレジスタ１１０４に転送した後、ラッチ信号入力端子１１０８からラッチ信号（ＬＴ）を入力し各ヒータに対応した記録データをラッチ回路１１０３に保持する。この後、スイッチ１１０９を適当な時間ＯＮにすれば、スイッチ１１０９がＯＮ状態となっている時間に応じてトランジスタ１１０２及びヒータ１１０１に電源ライン１１０５を通って電流が流れ、その電流はＧＮＤライン１１１０ヘ流れ込む。この時ヒータ１１０１はインクを吐出するために必要な熱を発生し、記録データに対応してインクが記録ヘッドの吐出口から吐出される。
【００４４】
次に、ビット数がヒータ数より少ないシフトレジスタを用いてヒータを駆動する素子基板における時分割駆動方式について図７を用いて説明する。時分割駆動方式とは、同じヒータ列の全てのヒータを同時に駆動するのではなく、ヒータを複数のブロックに分割し、ブロックごとに時間を異ならせてヒータを駆動する駆動方式である。時分割駆動方式によって同時に駆動するヒータ数を減らすことができる。
【００４５】
例えば、同じヒータ列の全てのヒータをＮ個（Ｎ＝２n  ただしｎは正の整数とする）ずつグループ（群）に分割して、この群がｍ個ある構成を考える。この構成で、１つのグループ内に属するＮ個のヒータを時分割駆動制御を行なう。ｍ個のグループそれぞれが、各グループ内で時分割駆動する際、グループを越えて同じタイミングで同時駆動するヒータが存在する。複数のグループにまたがって同時に駆動するヒータをブロックと呼ぶ。今、１グループＮ個のヒータをＮ時分割で駆動するとする。１グループ内のヒータ数と時分割数が同じである場合、グループはｍ個あるので、複数のグループにまたがって同時駆動するヒータはｍ個あり、ブロック数はｍ個存在することになる。
【００４６】
シフトレジスタが保持するデータは時分割に対応するヒータを選択する「ブロック選択信号」とその時分割における「記録データ信号」である。Ｎ分割駆動の場合、デコーダを介するためＮ＝２nとなり、シフトレジスタに入力される信号はｎビットのブロック選択信号とｍビットの記録データ信号になる。シフトレジスタから出力されるブロック選択信号はデコーダ１２０３に入力されデコードされてｍ個のブロック選択信号となる。図７では、Ｎ＝４であり、４つおきに配置されているヒータが同時駆動される。
【００４７】
ブロック制御データはデコーダ１２０３に入力され、このブロック制御データに基づいてブロック選択信号が生成される。ＡＮＤ回路１２０１は、ヒータ１１０１の駆動回路を構成する。ＡＮＤ回路１２０１はヒータ１１０１に対応して設けられている。Ｎ時分割で時分割駆動するために必要なブロック制御データのビット数はｎビットである。したがって、記録データ入力端子１１０６からは、ｍビットの記録データとｎビットのブロック制御データが入力される。このため、シフトレジスタ１１０４及びラッチ回路１１０３のビット数は、ｎ＋ｍビットである。Ｎ時分割駆動を行なう場合、ｎ＋ｍビットのデータをＮ回入力することにより、。そして、記録データに基づく記録データ信号とブロック制御データに基づくブロック選択信号とヒート許可信号入力端子１２０２から入力されたヒート許可信号とに基づいてヒータと１対１に対応するヒータ駆動信号を入力できることになる。生成し、それぞれのヒータを駆動する。言い換えると、この素子基板は、ノズル列が備えるすべてのヒータを一通り駆動するために、記録データとブロック制御データとからなるｎ＋ｍビットのデータを、ゲートアレイ１７０４からＮ回入力する。
【００４８】
＜素子基板及び記録ヘッドの製造方法＞
本発明の素子基板及びその素子基板を備える記録ヘッドの製造方法に関して本発明に関連する部分の説明を行う。
【００４９】
図１０は、本発明の素子基板の一例を示す斜視図である。素子基板１０００はヒータ１１０１とその駆動回路とを、厚さ０．５〜１ｍｍのＳｉウエハを用い半導体プロセスによりその表面に形成する。インクを吐出する吐出口１１３２は、素子基板１０００のヒータ１１０１に対応したインク流路を形成するためのインク流路壁とともに、樹脂材料である吐出口形成部材１１３１を用いてフォトリソグラフィ技術により形成される。
【００５０】
インクを各吐出口１１３２まで供給するため、Ｓｉウエハの結晶方位を利用した異方性エッチングにより、素子基板の裏面から表面に向かって斜面を持った長溝状の貫通口からなるインク供給口１１２１が形成される。
【００５１】
上記のように構成される素子基板は、インク供給口１１２１にインクを導く流路部材をインク供給口１１２１に接続し、それとインクを収容する容器と組み合せて、ヘッドカートリッジを構成することができる。特に、複数の色のインクをそれぞれ収容する容器と、各色毎の素子基板とを組み合せてヘッドカートリッジを構成することにより、このヘッドカートリッジを用いてカラー記録を行うことができる。
【００５２】
＜素子基板内の駆動回路＞
図７は本発明に従う素子基板の駆動回路の一部を含むブロック図の一例である。この素子基板は多層配線技術が用いられ、各構成要素を接続する配線（アルミニウム、銅または金、あるいは、アルミニウム、銅または金を含む合金による配線）は、絶縁層によって挟まれ、素子基板上において複数の配線層を構成している。そして、それぞれの配線層の配線は、素子基板上の任意な箇所でスルーホール（絶縁層の開口部）によって上下の配線層の配線と接続されている。
【００５３】
図７に示す素子基板において、１１２１は素子基板の裏面から吐出口にインクを供給するインク供給口であり、インク供給口１１２１に沿って複数のヒータ１１０１が高密度に配置されている。
【００５４】
本発明の素子基板におけるヒータの配列とシフトレジスタについて、以下に複数の実施例を用いて具体的に説明する。
【００５５】
なお、以下の各実施例の素子基板はインクジェット記録ヘッド用の素子基板であり、これらの素子基板においては、インク供給口１１２１に沿って配置される複数のヒータからなるヒータ列は複数の種類がある。具体的には、相対的に多数の記録素子としてのヒータから構成されるヒータ列（第１の記録素子列）と相対的に少数のヒータから構成されるヒータ列（第２の記録素子列）とが混在している。以下の実施例では、本発明の特徴を分かりやすくするために、各ヒータ列におけるヒータ数（記録素子数）だけではなくヒータの配列密度も異なる場合について述べる。しかし、ヒータの配列密度は等しくヒータ数のみがヒータ列ごとに異なる場合にも適用できる。また、第１の記録素子列に属する記録素子を駆動するために第１の駆動回路が、第２の記録素子列に属する記録素子を駆動するために第２の駆動回路が備えられる。
【実施例１】
【００５６】
実施例１の素子基板は、高密度（１２００ｄｐｉ）でヒータを配置したヒータ列のヒータ数が３２個であり、低密度（６００ｄｐｉ）でヒータを配置したヒータ列のヒータ数が高密度でヒータを配置したヒータ列のヒータ数の半分の１６個である。また、並行に備えられたこれらのヒータ列の長さは等しい。低密度でヒータを配置したヒータ列と高密度でヒータを配置したヒータ列とを同じ時分割数で駆動している。なお、時分割駆動は、素子基板内で共通のクロックと、ラッチ信号とを用いて行われる。実施例１では、高密度にヒータ（記録素子）が配置されたヒータ列のヒータ数が低密度にヒータが配置されたヒータ列のヒータ数よりも多い。
【００５７】
図５は、従来の素子基板の概略図である。素子基板は、ヒータ列を６つ（Ｌ１〜Ｌ６）備えている。ヒータ列Ｌ１，Ｌ６は、ヒータが配列方向に高密度に配列されている一方、ヒータ列Ｌ２，Ｌ３，Ｌ４，Ｌ５は、ヒータが配列方向に低密度に配列されている。例えば、ヒータ列Ｌ１に対応するシフトレジスタは１１０４ａである。ヒータ列Ｌ２に対応するシフトレジスタは１１０４ｂである。他のヒータ列と他のシフトレジスタの対応関係も同様である。
【００５８】
図３は、従来の素子基板における低密度でヒータを配置したヒータ列とシフトレジスタのビット数の関係を示した図である。図４は、同様に同じ基板上で高密度でヒータを配置したヒータ列とシフトレジスタのビット数との関係を説明した従来の素子基板の図である。通常、１つの素子基板内に複数のインク供給口を備える素子基板においては、各インク供給口に対応するそれぞれのノズルから、例えばシアン、マゼンタ、イエローなどの異なる種類のインクを吐出させる場合が多い。このような素子基板を備えた記録ヘッドにおいては、各色ごとにインクを吐出する必要があるため、ノズル列（ヒータ列）ごとに独立して駆動制御を行う必要がある。したがって、図５に示すように、１つのノズル列に対して１個のシフトレジスタ及び１個のデータ入力端子を持つ構成が一般的である。そのため、インクの数が増えるほど端子数が多くなり、これが素子基板のサイズ増大の要因にもなっていた。
【００５９】
図３に示されるように、図５の素子基板では、低密度でヒータを配置したヒータ列は、隣接する４つのヒータで構成されるグループを４つ（Ｇ０，Ｇ１，Ｇ２，Ｇ３）備えている。また、このヒータ列は、各グループから１つずつ選択され、同時駆動する合計４つのヒータからなる４つのブロックを構成する。図３のシフトレジスタ１１０４は、４グループ分の４ビットの記録データ（Ｄ０〜Ｄ３）と４つのブロックから駆動するブロックを選択するための２ビットのブロック制御データ（Ｂ０、Ｂ１）を保持する。このため、このシフトレジスタのビット数は６ビットとなる。
【００６０】
また、図４は、図５の素子基板における高密度でヒータを配置したヒータ列とシフトレジスタのブロック図である。高密度でヒータを配置したヒータ列は、隣接する４つのヒータで構成されるグループを８つ（Ｇ０，Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６，Ｇ７）備えている。また、このヒータ列は、各グループから１つずつ選択され、同時駆動する合計８つのヒータからなる４つのブロックを４つ構成する。図４に示したシフトレジスタ１１０４は、８グループ分の８ビットの記録データ（Ｄ０〜Ｄ７）と４つのブロックから駆動するブロックを選択するための２ビットのブロック制御データ（Ｂ０、Ｂ１）を保持する。このため、このシフトレジスタのビット数は１０ビットとなる。
【００６１】
以上より、図５の素子基板における低密度でヒータを配置したヒータ列に対応するシフトレジスタと高密度でヒータを配置したヒータ列に対応するシフトレジスタのビット数の差は４ビットとなる。このビット数の差がデータ転送速度の差になる。
【００６２】
これに対し、実施例１の素子基板は、複数の低密度でヒータを配置したヒータ列に対応する記録データ及びブロック制御データを１つのシフトレジスタにまとめた構成としている。
【００６３】
図６は、実施例１の素子基板の概略図である。ここでは、６つのヒータ列（Ｌ１からＬ６）が備えられている。ヒータ列Ｌ１に対してシフトレジスタ１１０４ａが設けられている。ヒータ列Ｌ２とＬ３に対してシフトレジスタ１１０４ｂが設けられている。ヒータ列Ｌ４とＬ５に対してシフトレジスタ１１０４ｃが設けられている。ヒータ列Ｌ６に対してシフトレジスタ１１０４ｄが設けられている。
【００６４】
また、図１は、２つのヒータ列とシフトレジスタが保持するデータとの対応関係を説明する図である。この関係は、図６を例にすると、ヒータ列Ｌ２、Ｌ３とシフトレジスタ１１０４ｂに対応する。図６において、各シフトレジスタには独立したデータ信号を入力する端子１１０６が備えられている。一方、クロック信号が端子１１０７から入力される。このクロック信号は共用される。シフトレジスタは同じ構成の回路素子群を、保持する必要があるデータのビット数分連続して配列した構成となっている。ここでは、１本のデータ信号に対応し、同じ構成の回路素子群が連続して配列された回路のことをシフトレジスタ回路と定義する。
【００６５】
再び図１の説明に戻り、ラッチ回路１１０３について説明する。ラッチ回路１１０３は、１２ビットのパラレルバスによりシフトレジスタ１１０４が保持しているデータをラッチする。ラッチ回路１１０３で保持されている記録データは、図１に示すように、ヒータ列Ｌ２とＬ３へ出力される。具体的には、データＤ０はヒータ列Ｌ２のグループＧ０へ、データＤ１はヒータ列Ｌ２のグループＧ１へ，データＤ２はヒータ列Ｌ２のグループＧ２へ、データＤ３はヒータ列Ｌ２のグループＧ３へ夫々出力される。デコーダ１２０３Ａは、ラッチ回路１１０３でラッチした２ビットのブロック制御データ（Ｂ０，Ｂ１）を入力して、４ビットの制御データを生成し、ヒータ列Ｌ２の各グループへ出力する。これにより、ヒータ列Ｌ２の各グループの中で駆動されるヒータが１つ選択される。
【００６６】
また、ラッチ回路１１０３は、同様に、データＤ４、Ｄ５、Ｄ６、Ｄ７についてヒータ列Ｌ３の各グループへ出力する。デコーダ１２０３Ｂは、デコーダ１２０３Ａと同様の動作を実行する。つまり、シフトレジスタ回路１１０４のビット０（ｂ0）からビット３（ｂ3）までの第１領域にはヒータ列Ｌ２用の記録データを保持する。ビット４（ｂ4）からビット７（ｂ7）までの第２領域には制御データを保持する。ビット８（ｂ8）からビット１２（ｂ11）までの第３領域にはヒータ列Ｌ３用の記録データを保持する。更に、第２領域のビット４（ｂ4）とビット５（ｂ5）はヒータ列Ｌ２用の制御データを保持する。ビット６（ｂ7）とビット７（ｂ8）はヒータ列Ｌ３用の制御データを保持する。ここで、ビット０（ｂ0）からビット３（ｂ3）までを第１の範囲という。また、ビット８（ｂ8）からビット１２（ｂ11）までを第２の範囲という。
【００６７】
図１で示されるシフトレジスタ回路１１０４は、記録素子列を構成する記録素子の数が同じ１６個の２列のヒータ列に対応したシフトレジスタ回路をまとめて１つのシフトレジスタ回路にしたものである。言い換えると、２列の記録素子列それぞれが備えるシフトレジスタ回路をさらに連続して配列してまとめ、１つのシフトレジスタ回路にしている。この１つのシフトレジスタ回路に対して１本のデータ信号線を入力する端子１１０６が設けられた構成になっている。
【００６８】
図１４（ａ）は、実施例１に従うインクジェット記録装置の制御回路の説明図である。この図では、記録データ及びブロック制御データの処理について説明する。記録バッファ１６００に保持された記録データはデータ生成部１８００に入力され、ここで記録ヘッドへ転送するデータが生成される。データ生成部１８００で生成されたデータは転送部１９００から記録ヘッドへ転送される。データ生成部１８００と転送部１９００は、ゲートアレイ１７０４に設けられている。また、記録バッファはＤＲＡＭ１７０３に設けられている。
【００６９】
データ生成部１８００は、ヒータ列で使用する４ビットの記録データを生成する。ここでは、詳細な説明は省くが、例えば、記録バッファに保持されているデータがラスタ形式の多値データであれば、カラム形式の２値データを生成する。データ生成部１８００は、生成したデータの内、ヒータ列Ｌ２の記録データ（Ｄ０〜Ｄ３）とブロック制御データ（Ｂ０、Ｂ１）をバッファ１８００Ａに保持する。一方、ヒータ列Ｌ３の記録データ（Ｄ４〜Ｄ７）とブロック制御データ（Ｂ０、Ｂ１）をバッファ１８００Ｂに保持する。
【００７０】
ラッチ回路１８０３はヒータ列Ｌ２用のブロック制御データをラッチし、ラッチ回路１８０５はヒータ列Ｌ３用のブロック制御データをラッチする。一方、ラッチ回路１８０４はヒータ列Ｌ２用の記録データをラッチし、ラッチ回路１８０６はヒータ列Ｌ３用の記録データをラッチする。ラッチ回路１８０３とラッチ回路１８０５からの出力はデータ結合部１８０２で結合される。一方、データ結合部１８０１は、記録データ（Ｄ０〜Ｄ３）と記録データ（Ｄ４〜Ｄ７）と２つのブロック制御データ（Ｂ０、Ｂ１）の合計１２ビットを結合する。
【００７１】
転送部１９００は、図１のシフトレジスタ１１０４へ転送するデータを保持する転送バッファ１９００Ａを備える。転送バッファ１９００Ａから１２ビット単位でデータが転送される。以上のような構成により記録ヘッドへ転送されるデータの処理が行われる。
【００７２】
図１のシフトレジスタ回路１１０４は、１つの記録素子列を構成する１６個の記録素子に対応する４ビットの記録データ信号を保持するシフトレジスタが２列分まとめてあるため、合計８ビット分の記録データ信号（Ｄ０〜Ｄ７）を保持する。さらに、各記録素子列に対応するブロック制御データ（Ｂ０、Ｂ１）も２列分（合計４ビット）保持する。つまり、実施例１の素子基板では、１列当り１６個の記録素子を配置した２つの記録素子列に対応するシフトレジスタのビット数は合計１２ビットとなる。実施例１の素子基板に実装される、３２個の記録素子を配置した記録素子列に対応するシフトレジスタ回路は、図４に示す３２個の記録素子からなる記録素子列を備えた素子基板に実装されるシフトレジスタ回路とは構成上共通である。図４に示すシフトレジスタ回路が保持するデータのビット数は１０ビットである。図１と図４にそれぞれ示す素子基板のシフトレジスタ回路を比較すると次の差がある。即ち、各列に１６個の記録素子を配置した２列の記録素子列に対応するシフトレジスタ回路と、１列に３２個の記録素子を配置した１列の記録素子列に対応するシフトレジスタ回路がそれぞれ保持するデータのビット数の差は２ビットである。このように、複数のシフトレジスタ回路夫々が保持するデータのビット数の差は小さくなっているので、各記録素子へ効率良くデータ転送をすることができる。ビット数の差が小さくなるほどデータ転送速度差が小さくなる。列を構成する記録素子の数が異なる記録素子列が備えるシフトレジスタ回路のビット数がほぼ等しくなるようにしても良い。また、同じ記録素子数を備える複数の記録素子列のシフトレジスタ回路を１つにまとめることで、記録データなどの入力端子の数を減らすことができ、回路レイアウトの効率も良くなるため、素子基板の小型化が可能になる。
【実施例２】
【００７３】
実施例１の素子基板は、１列を構成する記録素子数が少ない方（１６個）の記録素子列に対応するシフトレジスタ回路が、２列の記録素子列それぞれに対応するブロック制御データを保持する構成である。２列の記録素子列の時分割数が同じである場合には、ブロック制御データに基づくブロック選択信号を２つの記録素子列の間で共通化することも可能である。図２は、実施例２の素子基板の記録素子列とシフトレジスタ回路図である。なお、実施例２の素子基板は、図２に示される構成以外は実施例１の素子基板の構成と同一である。ここでは、ヒータ列Ｌ２とヒータ列Ｌ３を例にして説明する。なお、ラッチ回路１１０３とデコーダ１２０３は実施例１と同様であるので説明を省く。
【００７４】
実施例２の素子基板は、図２に示されるように、１列を構成する１６個の記録素子を２列配置した構成に対応するシフトレジスタ回路に保持されたブロック制御データ（Ｂ０、Ｂ１）を２列の記録素子列で共通に使用する構成である。図２で示されるシフトレジスタ回路１１０４は、２列の記録素子列に対応する合計８ビット分の記録データ（Ｄ０〜Ｄ７）と各記録素子列で共通に使用する２ビット分のブロック制御データ（Ｂ０、Ｂ１）を保持する。即ち、実施例２の素子基板では、１列を構成する１６個の記録素子を２列配置した構成に対応するシフトレジスタ回路のビット数は１０ビットとなる。この場合、図４に示すように、１列を３２個の記録素子数で構成した記録素子列に対応するシフトレジスタ回路が保持するデータのビット数と等しくなる。従って、この場合には両者のビット数の差がなくなり、実施例１の素子基板よりもさらに各記録素子へ効率良くデータ転送をすることができる。
【００７５】
図１４（ｂ）は、実施例２に従うインクジェット記録装置の制御回路の説明図である。ここでは、実施例１に従うインクジェット記録装置の制御回路との相違点について説明する。実施例２では、ブロック制御データ（Ｂ０、Ｂ１）を共用する構成を用いる。従って、ラッチ回路１８０３は、いずれか一方のヒータ列（ここでは、ヒータ列Ｌ２）のブロック制御データ（Ｂ０、Ｂ１）を保持する。ラッチ回路１８０４はヒータ列Ｌ２用の記録データをラッチする。一方、ラッチ回路１８０６は、ヒータ列Ｌ３用の記録データをラッチする。そして、データ結合部１８０１は３つのラッチ回路の出力を結合して１０ビットの記録データを保持する。このデータを転送バッファ１９００Ａへ出力する。そして、転送バッファ１９００Ａから１２ビット単位でデータが記録ヘッドへ転送される。
【００７６】
なお、実施例１及び実施例２で説明した素子基板は、各列を構成する記録素子数が等しい２列の記録素子列が備えるシフトレジスタ回路を１つにまとめた構成であった。しかしながら、本発明はこれによって限定されるものではない。例えば、各列を構成する記録素子数が等しい３列以上の記録素子列が備えるシフトレジスタ回路を１つにまとめる構成にも本発明は適用可能である。なお、この場合もシフトレジスタ回路１つに対して１本の独立したデータ入力線が備えられていることは同じである。
【図１】
0005430215.tif 000002
【図２】
0005430215.tif 000003
【図３】
0005430215.tif 000004
【図４】
0005430215.tif 000005
【図５】
0005430215.tif 000006
【図６】
0005430215.tif 000007
【図７】
0005430215.tif 000008
【図８】
0005430215.tif 000009
【図９】
0005430215.tif 000010
【図１０】
0005430215.tif 000011
【図１１】
0005430215.tif 000012
【図１２】
0005430215.tif 000013
【図１３】
0005430215.tif 000014
【図１４】
0005430215.tif 000015