(57)【特許請求の範囲】
【請求項１】
イメージセンサにおいて、
行および列状に配列されたピクセルのアレイであって、前記列は、グループに分割され、各グループが、複数の前記列を含み、共通出力を共有し、スパースカラーフィルタアレイパターンが、前記ピクセルのアレイを覆って構成され、前記スパースカラーフィルタアレイパターンは、最小反復ユニットとなる各ピクセルセルを構成し、各ピクセルセルは複数の同一カラーピクセルおよび複数のパンクロマチックピクセルを有する、ピクセルのアレイと、
前記ピクセルアレイ内の列のグループごとに、対応する複数の列回路を備えるサンプリングおよび読出し回路であって、列の各グループに関連付けされる前記複数の列回路の中の１つの中に別個に前記グループごとの前記共通出力をサンプリングするように構成され、列の各グループに関連付けされる前記複数の列回路の中の別の１つの中に先にサンプリングされた前記グループごとの前記共通出力を読み出すように構成される、サンプリングおよび読出し回路と
を備え、
前記最小反復ユニットは、
ＺＰＹＰ
ＰＺＰＹ
ＹＰＸＰ
ＰＹＰＸ
のように４・４ピクセルセル状に配置された１６個のピクセルを含み、Ｐは、前記パンクロマチックピクセルの１つを表し、Ｘ、Ｙ、およびＺは、各カラーピクセルを表し、
前記サンプリングおよび読出し回路は、同一カラーピクセルのビニングを伴う最大解像度モードであって、前記最小反復ユニットの同一のグループにおいて、
（１）最初に処理対象となるピクセルセルに含まれる２つ以上の同一カラーピクセルから第１のチャネルを介して同一の共通出力を前記複数の列回路の中の第１の列回路にサンプリングする第１サンプリング処理と、
（２）前記最初に処理対象となるピクセルセルに含まれる第１のパンクロマチックピクセルから前記第１のチャネルとは異なる第２のチャネルを介して前記複数の列回路の中の第２の列回路にサンプリングする第２サンプリング処理と、
（３）前記最初に処理対象となるピクセルセルに含まれる第２のパンクロマチックピクセルから前記第１のチャネルを介して前記第１の列回路にサンプリングする第３サンプリング処理と、
（４）次に対象となるピクセルセルに含まれる２つ以上の同一カラーピクセルから前記第２のチャネルを介して同一の共通出力を前記第２の列回路にサンプリングする第４サンプリング処理と、
（５）前記次に処理対象となるピクセルセルに含まれ、前記最初に処理対象となったピクセルセルの前記第１のパンクロマチックピクセルと対応する位置にある第３のパンクロマチックピクセルから前記第２のチャネルを介して前記第２の列回路にサンプリングする第５サンプリング処理と、
（６）前記次に処理対象となるピクセルセルに含まれ、前記最初に処理対象となったピクセルセルの前記第２のパンクロマチックピクセルと対応する位置にある第４のパンクロマチックピクセルから前記第１のチャネルを介して前記第１の列回路にサンプリングする第６サンプリング処理と、
を組み合わせた動作モードにて動作することを特徴とするイメージセンサ。
【請求項２】
請求項１に記載のイメージセンサであって、前記サンプリングおよび読出し回路は、列の前記グループの中の所定の１つに関連付けされる前記複数の列回路の中の１つの中に前記所定のグループごとに前記共通出力をサンプリングすることを、前記所定のグループに関連付けされる前記複数の列回路の中の別の１つの中に先にサンプリングされた前記所定のグループごとの前記共通出力を読み出すことと同時に行なうように構成されることを特徴とするイメージセンサ。
【請求項３】
請求項１に記載のイメージセンサであって、前記ピクセルアレイは、列の前記グループの中の所定の１つの中の１つ以上のピクセルを、対応する共有される共通出力に制御可能に接続を行なうように構成されることを特徴とするイメージセンサ。
【請求項４】
請求項１に記載のイメージセンサであって、前記ピクセルセルのそれぞれが、４つのピクセルを含み、前記複数の同一カラーピクセルが、互いに対して対角線状に配置され、前記複数のパンクロマチックピクセルが、互いに対して対角線状に配置されることを特徴とするイメージセンサ。
【請求項５】
請求項４に記載のイメージセンサであって、Ｘ、Ｙ、およびＺは、レッド、グリーン、およびブルーから個別に選択されることを特徴とするイメージセンサ。
【請求項６】
請求項５に記載のイメージセンサであって、Ｘ、Ｙ、およびＺは、シアン、マゼンダ、およびイエローから個別に選択されることを特徴とするイメージセンサ。
【請求項７】
請求項１に記載のイメージセンサであって、前記イメージセンサは、デジタル撮像デバイス内に含まれることを特徴とするイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、デジタルカメラおよび他の画像取得デバイスにおいて使用するための電子イメージセンサに関し、より詳細には、電子イメージセンサと共に使用するためのサンプリングおよび読出し技術に関する。
【背景技術】
【０００２】
典型的な電子イメージセンサは、２次元アレイに配列された複数の感光性画素（「ピクセル」）を備える。かかるイメージセンサは、ピクセルを覆うカラーフィルタアレイ（ＣＦＡ：ｃｏｌｏｒ  ｆｉｌｔｅｒ  ａｒｒａｙ）を形成することにより、カラー画像を生成するように構成され得る。１つの一般的に使用されるタイプのＣＦＡパターンは、本願に引用して援用される「Ｃｏｌｏｒ  Ｉｍａｇｉｎｇ  Ａｒｒａｙ」と題する米国特許第３，９７１，０６５号において開示されている、ベイヤーパターン（Ｂａｙｅｒ  ｐａｔｔｅｒｎ）である。ベイヤーＣＦＡパターンは、可視スペクトルの３つの指定された部分の中の１つに対して優先的な感応性を示すカラーフォトレスポンスを各ピクセルに与える。これらの３つの指定された部分は、例えば、レッド、グリーン、およびブルーであってよく、またはシアン、マゼンダ、およびイエローであってよい。一般的には、所定のＣＦＡパターンは、このパターンの基本的な構築ブロックとしての役割を果たす、連続ピクセルのサブアレイの形態の最小反復ユニットによって、特徴付けられる。最小反復ユニットの多数のコピーが並置されて、完成パターンを形成する。
【０００３】
ベイヤーＣＦＡパターンを有するイメージセンサを使用して取得される画像は、各ピクセルで１つのみの色値を有する。したがって、フルカラー画像を生成するためには、各ピクセルでの欠損色値が、近傍のピクセルの色値から補間される。多数のかかる補間技術が、当技術において知られている。例えば、本願に引用して援用される、「Ａｄａｐｔｉｖｅ  Ｃｏｌｏｒ  Ｐｌａｎｅ  Ｉｎｔｅｒｐｏｌａｔｉｏｎ  ｉｎ  Ｓｉｎｇｌｅ  Ｓｅｎｓｏｒ  Ｃｏｌｏｒ  Ｅｌｅｃｔｒｏｎｉｃ  Ｃａｍｅｒａ」と題する米国特許第５，６５２，６２１号を参照されたい。
【０００４】
従来の実施形態によれば、概して、ベイヤーＣＦＡパターンを有するイメージセンサのピクセルのサンプリングおよび読出しは、所定の行内の全ピクセルを列回路中にサンプリングし、次いで、全行のピクセルが、単一動作において、列回路から読み出される。サンプリングおよび読出しは、読み出されたデータ中にベイヤーＣＦＡパターンのピクセルオーダを保存するために、このような態様において進行する。
【０００５】
本願に引用して援用される、「Ｉｍａｇｅ  Ｓｅｎｓｏｒ  ｗｉｔｈ  Ｉｍｐｒｏｖｅｄ  Ｌｉｇｈｔ  Ｓｅｎｓｉｔｉｖｉｔｙ」と題する米国特許出願公開第２００７／００２４９３１号は、パンクロマチックフォトレスポンスをいくつかのピクセルに与えるパターンを含む、改良されたＣＦＡパターンを開示している。かかるパターンは、本明細書においては、一般的に「スパース」ＣＦＡパターンとも呼ばれる。パンクロマチックフォトレスポンスは、カラーフォトレスポンスの選択されたセットにおいて表されるスペクトル感応性よりも広いスペクトル感応性を有し、例えば、実質的に可視スペクトル全体にわたり高い感応性を有し得る。改良されたＣＦＡパターンにより構成されるイメージセンサは、比較的高い感光性を示し、したがって、低シーンライティング、短露光時間、小アパーチャ、または、イメージセンサに達する光の量に対する他の制約を伴うアプリケーションにおける使用に非常に適する。
【０００６】
ベイヤーＣＦＡパターンのコンテクストにおいて上述したものなどの、従来のサンプリングおよび読出し技術は、スパースＣＦＡパターンに適用される場合には、非効率的であるおそれがある。したがって、スパースＣＦＡパターンと共に使用するための改良されたサンプリング技術および読出し技術に対する必要性が存在する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第３，９７１，０６５号明細書
【特許文献２】米国特許第５，６５２，６２１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の例示の実施形態は、スパースＣＦＡパターンを有するイメージセンサと共に使用するのにとりわけ非常に適したサンプリングおよび読出し技術を実現する。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、イメージセンサが、行および列状に配列されたピクセルのアレイを備え、この列は、グループに分割され、各グループが、共通出力を共有する２つ以上の列を含む。さらに、このイメージセンサは、ピクセルアレイ内の列のグループごとに、２つ以上の列回路の対応するセットを備えるサンプリングおよび読出し回路を備える。このサンプリングおよび読出し回路は、列の各グループに関連付けされる列回路の中の１つの中に別個にこのグループごとの共通出力をサンプリングするように構成され、列の各グループに関連付けされる列回路の中の別の１つの中に先にサンプリングされたこのグループごとの共通出力を読み出すように構成される。
【００１０】
例としては、このサンプリングおよび読出し回路は、列のグループの中の所定の１つに関連付けされる複数の列回路の中の１つの中にこの所定のグループごとに共通出力をサンプリングすることを、この所定のグループに関連付けされる複数の列回路の中の別の１つの中に先にサンプリングされたこの所定のグループごとの共通出力を読み出すことと同時に行なうように構成され得る。
【００１１】
例示の実施形態の中の１つにおいては、イメージセンサのピクセルアレイは、複数のセルを含む最小反復ユニットを有するスパースＣＦＡパターンカラーにしたがって構成され、各セルが、複数の同一カラーピクセルおよび複数のパンクロマチックピクセルを含む。例えば、セルはそれぞれ、４つのピクセルを含んでよく、２つの同一カラーピクセルが、互いに対して対角線状に配置され、２つのパンクロマチックピクセルが、互いに対して対角線状に配置される。サンプリングおよび読出し回路は、このタイプの一実施形態においては、これらのセルの中の所定の１つの中のカラーピクセルが、この所定のセル内のパンクロマチックピクセルとは異なる列回路を使用してサンプリングされ読み出されるように、構成され得る。
【００１２】
本発明によるイメージセンサは、有利には、デジタルカメラまたは他のタイプの画像取得デバイス内に実装することができ、多様な種々の作動モードにおいて画像生成および関連付けされる処理動作を大幅に容易化する。例えば、これらの作動モードには、カラービニングを伴うまたは伴わない最大解像度モード、パンクロマチックビニングおよびカラービニングを伴う４分の１解像度モード、ダブルサンプリングモード、動画モード、高速オートフォーカスモード、等々が含まれ得る。
【００１３】
以下の説明および図面と組み合わせて理解することにより、本発明の上述のおよび他の目的、特徴、および利点が、より明らかになろう。これらの図面においては、可能である場合には、これらの図面に共通する同一の構成部を指示するために、同一の参照数字が使用されている。
【図面の簡単な説明】
【００１４】
【図１】スパースＣＦＡパターンを有するイメージセンサを有し、本発明の例示の一実施形態によるサンプリングおよび読出し回路を組み込む、デジタルカメラのブロック図である。
【図２】図１のデジタルカメラのイメージセンサ内のピクセルアレイの一部分の可能な一実装形態の概略図である。
【図３】図２のピクセルアレイのサンプリングおよび読出しのための列回路を備える、サンプリングおよび読出し回路の可能な一実装形態の図である。
【図４】本発明の例示の実施形態における、図２のピクセルアレイに適用されるサンプリングおよび読出し動作の例を示す図である。
【図５Ａ】本発明の例示の実施形態における、図２のピクセルアレイに適用されるサンプリングおよび読出し動作の例を示す図である。
【図５Ｂ】本発明の例示の実施形態における、図２のピクセルアレイに適用されるサンプリングおよび読出し動作の例を示す図である。
【図６Ａ】本発明の例示の実施形態における、図２のピクセルアレイに適用されるサンプリングおよび読出し動作の例を示す図である。
【図６Ｂ】本発明の例示の実施形態における、図２のピクセルアレイに適用されるサンプリングおよび読出し動作の例を示す図である。
【図７】本発明の例示の実施形態における、図２のピクセルアレイに適用されるサンプリングおよび読出し動作の例を示す図である。
【図８】本発明の例示の実施形態における、図２のピクセルアレイに適用されるサンプリングおよび読出し動作の例を示す図である。
【図９Ａ】本発明の例示の実施形態における、図２のピクセルアレイに適用されるサンプリングおよび読出し動作の例を示す図である。
【図９Ｂ】本発明の例示の実施形態における、図２のピクセルアレイに適用されるサンプリングおよび読出し動作の例を示す図である。
【図１０】本発明の例示の実施形態における、図２のピクセルアレイに適用されるサンプリングおよび読出し動作の例を示す図である。
【図１１】本発明の例示の実施形態における、図２のピクセルアレイに適用されるサンプリングおよび読出し動作の例を示す図である。
【図１２】本発明の例示の実施形態における、図２のピクセルアレイに適用されるサンプリングおよび読出し動作の例を示す図である。
【図１３】本発明の例示の実施形態における、図２のピクセルアレイに適用されるサンプリングおよび読出し動作の例を示す図である。
【発明を実施するための形態】
【００１５】
本明細書においては、本発明は、画像取得デバイス、イメージセンサ、ならびに関連するサンプリングおよび読出し技術の特定の実施形態との組合せにおいて、説明される。しかし、これらの例示の構成は、もっぱら例として提示され、決して本発明の範囲を限定するものとして見なされるべきではないことを理解されたい。開示される構成は、多様な他のタイプの画像取得デバイス、イメージセンサ、ならびに関連するサンプリングおよび読出し技術と共に使用するために、直接的に適合化され得ることが、当業者には理解されよう。
【００１６】
図１は、サンプリングおよび読出し技術が本発明の例示の一実施形態において実現されるデジタルカメラを示す。このデジタルカメラにおいては、対象シーンからの光１０が、イメージングステージ１１に入力される。このイメージングステージ１１は、レンズ１２、減光（ＮＤ：ｎｅｕｔｒａｌ  ｄｅｎｓｉｔｙ）フィルタ１３、アイリス絞り１４、およびシャッタ１８を備える。光１０は、レンズ１２により集束されて、イメージセンサ２０上に像を形成する。イメージセンサ２０に達する光の量は、アイリス絞り１４、ＮＤフィルタ１３、およびシャッタ１８が開いている時間によって、調整される。イメージセンサ２０は、入射光をピクセルごとの電気信号に変換する。このイメージセンサ２０は、例えば、電荷結合要素（ＣＣＤ：ｃｈａｇｅ  ｃｏｕｐｌｅｄ  ｄｅｖｉｃｅ）タイプの、または、能動画素センサ（ＡＰＳ：ａｃｔｉｖｅ  ｐｉｘｅｌ  ｓｅｎｓｏｒ）タイプのイメージセンサであってよいが、本発明の実装において他のタイプのイメージセンサが使用されてよい。相補型金属酸化膜半導体（ＣＭＯＳ：ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスを使用して製造されるＡＰＳタイプのイメージセンサは、しばしばＣＭＯＳイメージセンサと呼ばれる。イメージセンサ２０は、一般的には、スパースＣＦＡパターンにしたがって構成されたカラーピクセルおよびパンクロマチックピクセルの２次元アレイを有する。イメージセンサ２０と共に使用され得るスパースＣＦＡパターンの例としては、上記において引用した米国特許出願公開第２００７／００２４９３１号に記載されるものが含まれるが、他のＣＦＡパターンを、本発明の他の実施形態において使用することができる。
【００１７】
イメージセンサ２０のアナログ信号は、アナログ信号プロセッサ２２によって処理され、アナログ／デジタル（Ａ／Ｄ）変換器２４にかけられる。タイミング発生器２６が、処理を行なうためにピクセルアレイの特定の行および列を選択するように、種々のクロッキング信号を生成し、アナログ信号プロセッサ２２とＡ／Ｄコンバータ２４との動作を同期させる。イメージセンサ２０、アナログ信号プロセッサ２２、Ａ／Ｄコンバータ２４、およびタイミング発生器２６は、集合的に、デジタルカメラのイメージセンサステージ２８を形成する。イメージセンサステージ２８の構成要素は、個別に製造された集積回路を含んでよく、または、一般的にはＣＭＯＳイメージセンサによりなされるように、単一の集積回路として製造されてよい。Ａ／Ｄ変換器２４は、デジタルピクセル値のストリームを出力し、これらは、バス３０を経由して、デジタル信号プロセッサ（ＤＳＰ）３６に関連付けされるメモリ３２に供給される。メモリ３２は、例えばシンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）などの任意のタイプのメモリを含んでよい。バス３０は、アドレス信号およびデータ信号のための経路を提供し、ＤＳＰ３６をメモリ３２およびＡ／Ｄコンバータ２４に接続する。
【００１８】
ＤＳＰ３６は、集合的に処理ステージ３８を含むものとして示される、デジタルカメラの複数の処理要素の中の１つである。処理ステージ３８の他の処理要素には、露光制御装置４０およびシステム制御装置５０が含まれる。多数の処理要素の中におけるデジタルカメラ機能制御のこのような分割が、典型的なものであるが、これらの要素は、カメラの機能的動作および本発明の用途に影響を及ぼすことなく、種々の様式において組み合わされ得る。処理ステージ３８の処理要素の中の所定の１つが、１つ以上のＤＳＰデバイス、マイクロコントローラ、プログラマブル論理デバイス、または他のデジタル論理回路を含むことが可能である。３つの別個の処理要素の組合せが、図面において示されるが、代替の実施形態は、２つ以上のこれらの要素の機能を単一のプロセッサ、制御装置、または他の処理要素に組み合わせることができる。本明細書において説明されるサンプリングおよび読出し技術は、少なくとも部分的には、１つ以上のかかる処理要素により実行されるソフトウェアの形態において実装されてよい。
【００１９】
露光制御装置４０は、輝度センサ４２により決定される、シーンにおいて得られ得る光の量の示唆に関与しており、適切な制御信号を、イメージングステージ１１のＮＤフィルタ１３、アイリス絞り１４、およびシャッタ１８に供給する。
【００２０】
システム制御装置５０は、バス５２を介してＤＳＰ３６に、ならびに、プログラムメモリ５４、システムメモリ５６、ホストインターフェース５７、およびメモリカードインターフェース６０に結合される。このシステム制御装置５０は、プログラムメモリ５４内に保存された１つ以上のソフトウェエアプログラムに基づき、デジタルカメラの動作全体を制御する。このプログラムメモリ５４は、フラッシュ型電気的消去可能なプログラマブル読出し専用メモリ（ＥＥＰＲＯＭ：ｅｌｅｃｔｒｉｃａｌｌｙ  ｅｒａｓａｂｌｅ  ｐｒｏｇｒａｍｍａｂｌｅ  ｒｅａｄ−ｏｎｌｙ  ｍｅｍｏｒｙ）または他の不揮発性メモリを含んでよい。さらに、このメモリは、イメージセンサ較正データ、ユーザ設定選択、および、カメラがオフに切り替えられる際に保存されなければならない他のデータを保存するために使用される。システム制御装置５０は、先述のようにレンズ１２、ＮＤフィルタ１３、アイリス絞り１４、およびシャッタ１８を作動させるために露光制御装置４０を配向すること、イメージセンサ２０および関連する要素を作動させるためにタイミング発生器２６を配向すること、ならびに、取得された画像データを処理するためにＤＳＰ３６を配向することによって、画像取得のシーケンスを制御する。
【００２１】
図示される実施形態においては、ＤＳＰ３６は、プログラムメモリ５４内に保存され、画像取得の際に実行するためにメモリ３２にコピーされた、１つ以上のソフトウェアプログラムにしたがって、それ自体のメモリ３２内のデジタル画像データを操作する。画像が取得され、処理された後に、メモリ３２内に保存された結果的に得られた画像ファイルは、例えば、ホストインターフェース５７を介して外部ホストコンピュータに転送されるか、メモリカードインターフェース６０およびメモリカードソケット６２を介してリムーバブルメモリカード６４に転送されるか、または、画像ディスプレイ６５上においてユーザに対して表示され得る。画像ディスプレイ６５は、典型的には、アクティブマトリクスカラー液晶ディスプレイ（ＬＣＤ）であるが、他のタイプのディスプレイを使用してもよい。
【００２２】
さらに、このデジタルカメラは、ビューファインダディスプレイ７０、露光ディスプレイ７２、ユーザ入力７４、およびステータスディスプレイ７６を含む、ユーザ制御およびステータスインターフェース６８を備える。これらの要素は、露光制御装置４０およびシステム制御装置５０において実行されるソフトウェアプログラムの組合せによって制御され得る。ユーザ入力７４は、典型的には、ボタン、ロッカスイッチ、ジョイスティック、回転ダイアル、またはタッチスクリーンのある組合せを含む。露光制御装置４０は、露出計測、露光モード、オートフォーカス、および他の露光機能を作動させる。システム制御装置５０は、例えば画像ディスプレイ６５などの１つ以上のディスプレイ上に提示されるグラフィカルユーザインターフェース（ＧＵＩ）を管理する。このＧＵＩは、典型的には、種々のオプション選択を行なうためのメニューおよび取得された画像を検査するためのレビューモードを含む。
【００２３】
処理された画像は、システムメモリ５６内のディスプレイバッファにコピーされてよく、継続的にビデオエンコーダ８０により読み出されて、ビデオ信号が生成される。この信号は、外部モニタ上における表示のためにカメラから直接的に出力され得るか、または、ディスプレイ制御装置８２により処理されて、画像ディスプレイ６５上に提示され得る。
【００２４】
図１に図示されるデジタルカメラは、当業者に既知のタイプの追加的なまたは代替的な要素を備えてよいことを理解されたい。本明細書において具体的には図示されず説明されない要素が、当技術において既知のものから選択されてよい。先述のように、本発明は、多様な他のタイプのデジタルカメラまたは画像取得デバイス内に実装されてよい。例えば、本発明は、携帯電話および自動車を伴う撮像アプリケーション内に実装されてよい。さらに、上述のように、本明細書において記載される実施形態のいくつかの態様は、少なくとも部分的には、画像取得デバイスの１つ以上の処理要素により実行されるソフトウェアの形態において実装されてよい。かかるソフトウェアは、当業者には理解されるように、本明細書において提示される教示によりもたらされる直接的な態様にて、実装されてよい。
【００２５】
図１に図示されるイメージセンサ２０は、シリコン基板上に製造された感光性ピクセルの２次元アレイを含み、これらのピクセルは、各ピクセルの入射光を、計測される電気信号に変換する方式を提供する。センサが光にさらされると、自由電子が生成されて、各ピクセルの電子構造部内に捕獲される。ある期間の間これらの自由電子を捕獲し、次いで捕獲された電子の個数を測定するか、または自由電子が生成される割合を測定することにより、各ピクセルの光レベルの計測が可能となる。前者の場合においては、蓄積された電荷が、ＣＣＤタイプイメージセンサにおけるようにピクセルのアレイから電圧測定回路への電荷にシフトするか、または、各ピクセルの付近の区域が、ＡＰＳタイプのまたはＣＭＯＳのイメージセンサにおけるように、電圧測定回路への電荷の要素を含む。
【００２６】
以下の説明においてイメージセンサに対する一般的な参照がなされる場合には常に、図１のイメージセンサ２０を表すように理解される。さらに、この明細書において開示される本発明のイメージセンサアーキテクチャおよびピクセルパターンの全ての例およびそれらの均等物が、イメージセンサ２０に対して使用されることが、理解される。
【００２７】
イメージセンサのコンテクストにおいて、ピクセルは、離散的な光感知区域、および、この光感知区域に関連付けされた電荷シフトまたは電荷測定回路を指す。デジタルカラー画像のコンテクストにおいては、ピクセルという語は、通例、関連付けされた色値を有する画像内のある特定の位置を指す。
【００２８】
図２は、例示の一実施形態における図１のデジタルカメラのイメージセンサ２０内のピクセルアレイ１００の一部分を示す。ピクセルアレイ１００の各ピクセル１０２は、フォトダイオード１０４およびトランスファーゲート（ＴＧ）１０６を備える。多数のトランジスタを備える追加の回路１０８が、２ｘ２ブロック内に配置される４つのピクセルのアブアレイにより共有される。この２ｘ２のピクセルブロックは、本明細書においてはより一般的に「セル」と呼ばれるものの一例である。２ｘ２ピクセルセルのそれぞれに関連付けされる異なるセットの追加の回路１０８が存在する。この実施形態におけるピクセルアレイ１００の較正は、４トランジスタ４共有（４Ｔ４Ｓ：ｆｏｕｒ  ｔｒａｎｓｉｓｔｏｒ、ｆｏｕｒ  ｓｈａｒｅｄ）構成と呼ばれる。これは、４つのピクセルおよびそれらに関連付けされる４つのＴＧが、追加の回路１０８を共有することによる。アレイ１００内のピクセル１０２の隣接し合うそれぞれが、対応するカラーのインジケータであり、これらは、イメージセンサ２０の指定されたスパースＣＦＡパターンによれば、レッド（Ｒ）、ブルー（Ｂ）、グリーン（Ｇ）、およびパンクロマチック（Ｐ）であってよい。本明細書において説明される例示の実施形態において使用されるこの特定のスパースＣＦＡパターンは、上記において引用した米国特許出願公開第２００７／００２４９３１号において開示されたパンクロマチックチェッカーボードパターンであるが、多数の他のＣＦＡパターンを使用することができる。
【００２９】
図２に図示されるアレイ１００の部分は、それぞれ８つのピクセルからなる４つの行を備え、この部分の２つの上方行は、本明細書においては、ブルー／グリーン行対と呼ばれ、２つの下方行は、本明細書においてはレッド／グリーン行対と呼ばれる。この特定のＣＦＡパターンにおける最小反復ユニットは、図２に図示されるように、ピクセルアレイ１００の部分の左半分または右半分を含む、１６個の連続ピクセルからなるサブアレイである。したがって、最小反復ユニットは、以下のように、４・４ピクセルセルに構成された１６個のピクセルを含む。
ＺＰＹＰ
ＰＺＰＹ
ＹＰＸＰ
ＰＹＰＸ
ここで、Ｐは、パンクロマチックピクセルの中の１つを表し、Ｘ、Ｙ、およびＺは、各カラーピクセルを表す。この特定の実施形態においては、Ｘ、Ｙ、およびＺは、それぞれ、レッド、グリーン、およびブルーである。代替としては、Ｘ、Ｙ、およびＺは、それぞれレッド、グリーン、ブルーから異なる態様で個別に選択されてよいか、または、シアン、マゼンダ、およびイエローなどの別の色のセットからそれぞれ個別に選択されてよい。上記において引用した米国特許出願公開第２００７／００２４９３１号において説明されるような、少なくとも１２個のピクセルからなる最小反復ユニットなど、他の最小反復ユニットを有するパターンが使用されてもよい。
【００３０】
図２に図示されるピクセルアレイ１００の部分内の列は、複数のグループに分離され、各グループは、２つの列を含み、共通出力を共有する。例えば、アレイの左側の第１の２つの列中のピクセルは、ＰｉｘＣｏｌ０／１と示される共通出力を共有する。同様に、アレイの隣接する２つの列中のピクセルは、ＰｉｘＣｏｌ２／３と示される共通出力を共有する。残りの２対の列は、それぞれ、ＰｉｘＣｏｌ４／５およびＰｉｘＣｏｌ６／７と示される共通出力を共有する。所定の１つの２ｘ２ピクセルセル中の各ピクセルは、このセルに関連付けされた追加の回路１０８を介してその共有される共通出力に接続可能である。この実施形態における追加の回路１０８は、図示されるように相互接続された、３つのＮ型金属酸化膜半導体（ＮＭＯＳ）トランジスタを含む。他の実施形態においては、様々なタイプの列グループ、ピクセルセル、共有される出力、および、この共有される出力にピクセルセルを接続するための回路が、使用されてよい。
【００３１】
図２のピクセルアレイ１００の要素は、図示されるように、供給電圧Ｖｄｄおよび基板電圧Ｖｓｕｂに結合される。ピクセルアレイに印加される制御信号は、ＴＧ制御信号ＴＧ＿Ｐ０、ＴＧ＿Ｃ１、ＴＧ＿Ｃ２、ＴＧ＿Ｐ３、ならびに、行選択（ＲＳ）信号およびリセットゲート（ＲＧ）信号を含む追加の制御信号を含む。これらの信号に関連付けされる下付き文字Ｎ＋１およびＮは、アレイ中の上方行対および下方行対のそれぞれを指す。
【００３２】
以下にさらに詳細に説明されるように、ピクセルアレイ１００は、有利には、同一カラーのピクセルのビニングおよびパンクロマチックピクセルのビニングが可能となるように構成される。本明細書において使用される「ビニング」という語は、一般的に、同一のピクセルセルからの２つ以上のピクセルを、同一の共通出力をサンプリングする前に、この出力に同時に接続することを指す。
【００３３】
図３は、特定の列対のサンプリングおよび読出しを行なうように構成され、ピクセルアレイ１００の下部に配置される、列回路１１０を備える例示のサンプリングおよび読出し回路を図示する。この例においては、２列のピクセルごとに１つの列出力が存在する。列回路１１０は、サンプルおよびホールドスイッチ１１２、列回路コンデンサ１１４、および列出力スイッチ１１６を備える。スイッチ１１２を制御する信号ＳＨｘ＿ＥおよびＳＨｘ＿Ｏは、偶数（Ｅ）および奇数（Ｏ）ピクセル列にサンプルおよびホールドを行ない、ここでは、ｘ＝Ｒ（リセットのＲ）、およびｘ＝Ｓ（信号のＳ）である。さらに、この実施形態におけるサンプリングおよび読出し回路は、下部列回路１１０と同一の態様において構成されるが図面には図示されない上部列回路を、ピクセルアレイ１００の上部に備える。図３に図示される態様において構成された上部列回路および下部列回路は、本明細書においては、それぞれ上部列回路１１０Ｔおよび下部列回路１１０Ｂとして、例えば図４との組合せにおいてさらに具体的に示される。
【００３４】
図３に図示されるように、共有される共通出力ＰｉｘＣｏｌ０／１からＰｉｘＣｏｌ１４／１５は、列回路１１０のセットにおいて各列回路に結合される。概して、かかる各共有される共通出力は、本実施形態における２つの別個の列回路に結合され、これらの列回路の中の１つは、上部列回路であり、これらの列回路の中の別の１つは、下部列回路である。したがって、この実施形態においては、２つの列の所定のグループに関連付けされる２つの列回路が、ピクセルアレイ１００の両側に位置する。やはり、ピクセルアレイの下部のこれらの列回路のみが、図３に図示される。他の実施形態においては、２つの共有される列回路は共に、ピクセルアレイの同一側に位置してよい。
【００３５】
図３の線図に図示される他の信号には、電圧出力信号（ＶＳＩＧ）および電圧出力リセット（ＶＲＳＴ）と示されるものと、デコード信号ＤＥＣＫからＤＥＣＫ＋７とが含まれる。デコード信号の一方は、各列回路に関連付けされる。この実施形態における各列回路は、一対のコンデンサおよび関連付けされるスイッチを備える。
【００３６】
本明細書において使用される際に、「サンプリングおよび読出し回路」という語は、概して、例えば図３に図示されるものなどの列回路だけでなく、追加の回路１０８などのピクセルアレイ１００に関連付けされる他の関連スイッチング要素も包含するように解釈されるように意図される。したがって、所定の実施形態におけるサンプリングおよび読出し回路は、スイッチ、またはピクセルアレイと一体的に形成される他の要素を包含し得る。サンプリングおよび読出し回路は、一般的には、例えばＣＭＯＳイメージセンサの場合におけるように、センサアレイ２０内に実装される。
【００３７】
次に、例示の実施形態において実現されるサンプリングおよび読出し動作の例が、図４から図１３の図を参照として、さらに詳細に説明される。図４から図１３に図示される例はそれぞれ、図２に図示されるピクセルアレイ１００の同一の４行部分を使用する。本発明の所定の実施形態は、説明される種々の例の全て、１つ以上のこれらの例のサブセットのみ、または１つ以上のこれらの例の変形形態をサポートするように構成され得ることを理解されたい。したがって、説明されることとなる例のそれぞれは、図１のデジタルカメラ内に実装されるサンプリングおよび読出し回路の所定のセットのある特定の作動モードとして見なすことができる。
【００３８】
図４は、残りの図面についてのサンプリングおよび読出し動作の説明において使用されることとなる図式的規則を概略的に図示する。上述のパンクロマチックチェックボードＣＦＡパターンにしたがって構成されたピクセルアレイ１００の一部分が、この図に図示される。図２におけるように、図４に図示されるアレイのこの特定の部分は、それぞれ８つのピクセルからなる４つの行を含むが、アレイの残りの部分のサンプリングおよび読出し動作が、同様の態様において実施されることを理解されたい。ピクセルアレイは、図２との組合せにおいて説明された４Ｔ４Ｓ構成にて構成されるものとして前提し、その関連付けされるサンプリングおよび読出し回路は、図３に図示されるように構成されるものとして前提する。アレイの左のテキスト（「Ｃ２」）は、共有されるピクセルの所定の２ｘ２サブアレイについてのサンプリング動作と組み合わせて作動されている１つ以上のＴＧを特定する。この図面の左側の「ＴＧ構成」図は、ＴＧと２ｘ２サブアレイ内のピクセルとの間の関係を示し、Ｃ１およびＣ２と示されるＴＧは、同一カラーの２つのピクセルを表し、Ｐ０およびＰ３と示されるＴＧは、２つのパンクロマチックピクセルを表す。
【００３９】
ピクセルアレイ１００から出る垂直方向矢印は、上部列回路または下部列回路内へのサンプリング動作を示す。サンプリング矢印は、２つの列ごとに１つのみのピクセル出力ラインが存在するが、各ピクセル出力ラインが上部および下部の列回路によってサンプリングされ得ることを反映していることに留意されたい。垂直方向矢印の左側のテキスト（「偶数をサンプリング」または「奇数をサンプリング」）は、列回路がサンプリング動作によって影響されることを示唆する。
【００４０】
上部列回路１１０Ｔおよび下部列回路１１０Ｂは、ピクセルアレイ１００の上部および下部のそれぞれの矩形部により示される。これらの矩形部内の用語は、上部（ｔｏｐ）のＴおよび下部（ｂｏｔｔｏｍ）のＢを示唆し、読出しアドレスの数字を含む。列回路から出る右方向を指す矢印は、いずれの列回路が読み出されているかを示唆する。列回路は、順に読み込まれる。右方向を指す矢印の左側のテキスト（「奇数を読み込む」または「偶数を読み込む」）は、いずれの列回路アドレスが読み込まれるべきかを示唆し、上述のように、これらのアドレスは、列回路矩形部内の数字により示される。
【００４１】
「ライン」という語は、読出しユニット、すなわち所定の読出し動作において読み出されるピクセルのセットを指すために使用される。したがって、「ライン０」は、図４に図示されるように、シーケンスＢ０、Ｔ１、Ｂ２、およびＴ３により与えられる読出しユニットを表す。この図面においては、奇数アドレスのみが、上部列回路１１０Ｔから読み出され、偶数アドレスのみが、下部列回路１１０Ｂから読み出される。さらに、ライン０は、アレイ内の所定の行内に含まれるピクセル数（この場合は８つ）の半数のピクセル（この場合は４つ）からの読出しを実施することに留意されたい。同時のサンプリングおよび読出し動作が、この図面においては示されるが、かかる構成は、本発明の要件ではない。
【００４２】
図５Ａおよび図５Ｂは、最大解像度にておよびカラーのビニングを伴わずに、ピクセルアレイ１００の４行部分のサンプリングおよび読出しを行なうための、オプション１およびオプション２として示される、２つの異なるラインのシーケンスを示す。ライン０からライン７として示される８つのラインが、２つの異なるオプションのそれぞれにおいて４つの行を読み出すために必要とされることが明らかである。
【００４３】
図６Ａおよび図６Ｂは、信号対雑音比（ＳＮＲ）を改善しフレームレートを改善するために、カラーのビニングを伴い、最大解像度にて、ピクセルアレイ１００の４行部分のサンプリングおよび読出しを行なうための、やはりオプション１およびオプション２として示される、２つの異なるラインのシーケンスを示す。６つのラインが、この例における４行を読み出すために必要とされることに留意されたい。
【００４４】
図６のオプションの両方において、第１の４つのラインは同一である。しかし、オプション２においては、ライン４およびライン５におけるパンクロマチックピクセルに対するサンプリングおよび読出しのオーダが、オプション１において使用されるものとは逆である。この第２のオプションにより、各２ｘ２ピクセルセル内の同一の相対位置に位置するパンクロマチックピクセルは、所定のかかるパンクロマチックピクセルがブルー／グリーン行対またはグリーン／レッド列対のいずれからのものであるかに関わらず、同一の出力チャネルを使用して読み出されることが確実となる。例えば、図６Ａを参照すると、２ｘ２ピクセルセルの一方の中の下方左側のパンクロマチックピクセル６００を読み出すために、出力チャネルＴ０がライン１において使用されるのに対して、別の２ｘ２ピクセルセル内の下方左側のパンクロマチックピクセル６０２を読み出すために、出力チャネルＢ０がライン４において使用される。したがって、図６Ａにおいては、異なる２ｘ２ピクセルセル内の同一の相対位置に位置するパンクロマチックピクセルが、異なる列回路を使用して読み出される。図６Ｂのサンプリングおよび読出し構成は、この問題に対処している。例えば、この場合には、下方左側のパンクロマチックピクセル６００および６０２が共に、それぞれライン１およびライン５において、列回路Ｔ０を使用して読み出されることを、この図面から理解することが可能である。かかる構成は、上部列回路と下部列回路との間に差異が存在し、これにより利得補正または別のタイプの調節が必要となる実施形態においては、好ましい場合がある。
【００４５】
図７は、ピクセルアレイ１００の４列部分内のピクセルの行（左図）と、ビニングされない両カラーピクセルを使用して最大解像度読出しを行なうためにアレイから読み出される出力ライン（中央図）と、ビニングされたカラーピクセル（右図）との関係性を示す。中央図および右図は、それぞれ、図５Ｂ内の「最大解像度のビニングされないカラー（オプション２）」の図、および図６Ｂ内の「最大解像度のビニングされたカラー（オプション２）」の図に対応する。読出しは、アレイの４行部分内の下部から上部に行なわれ、ピクセルは、その色であるＲ、Ｂ、Ｇ、またはＰと、その後に続く数字ｉｊ（第１の数字ｉは行を示し（ｉ＝０、１、２、または３）、第２の数字ｊは列を示す（ｊ＝０、１、２、・・・７））とにより表される。
【００４６】
先述のように、「ライン」という語は、読出しユニットを指すために使用される。ビニングされないカラー（中央図）を使用する場合に１つの最大解像度行を読み出すためには２つのラインが必要であり、１つのラインはこの行からの全てのカラーピクセルを含み、他のラインは、この行からの全てのパンクロマチックピクセルを含むことが、図７から明らかである。同様に、ビニングされたカラー（右図）を使用する場合に２つの最大解像度行を読み出すためには３つのラインが必要であり、１つのラインはこの２つの行からのビニングされたカラーピクセルを含み、１つのラインは１つの行からの全てのパンクロマチックピクセルを含み、残りのラインは他方の行からの全てのパンクロマチックピクセルを含む。
【００４７】
次に図８を参照すると、カラーのビニングおよびダブルサンプリングを伴う最大解像度でのピクセルアレイ１００の４行部分のサンプリングおよび読出しのためのラインのシーケンスが示される。この例示のオーバサンプリング構成は、フレームレートを下げることによりさらなるＳＮＲの改善をもたらす。この図は、グリーン／レッド行対（すなわち、アレイの４行部分の下方の２つの行）のみに対するサンプリングおよび読出しを示すが、グリーン／ブルー行対（すなわち、アレイの４行部分の上方の２つの行）が、レッド／グリーン行対と同様に読み出されることを理解されたい。さらに、サンプリングおよび読出しは、この例においては同時ではなく、すなわち別個の時間に行なわれる。
【００４８】
図９Ａおよび図９Ｂは、ＳＮＲを改善しフレームレートを改善するために、４分の１の解像度での、カラーおよびパンクロマチックピクセルを別個にビニングすることを伴う、ピクセルアレイ１００の４行部分のサンプリングおよび読出しを行なうための、オプション１およびオプション２として示される、２つの異なるラインのシーケンスを示す。２つの異なるオプションのそれぞれの中の４つの行を読み出すためには、ライン０からライン３として示される４つのラインが必要となる。図９Ａにおいて図示されるように、オプション１においては、グリーンピクセルが、上部列回路および下部列回路の両方を使用して読み出される。先述において示唆されたように、このタイプの状況は、上部列回路と下部列回路との間に差異が存在する実装形態においては望ましくない場合がある。図９Ｂに図示されるサンプリングおよび読出し構成は、全てのグリーンピクセルが、アレイの一方の側の列回路を、すなわちこの例においては上部列回路を使用して読み出されるようにすることによって、この問題に対処する。これにより、そうでなければ、アレイの上部および下部の両方の列回路から読み出されるグリーンピクセル対に寄与することとなるグリーンレスポンスにおけるいかなる差異も解消される。
【００４９】
図１０は、フレームレートを下げることによりさらなるＳＮＲの改善をもたらすために、カラーおよびパンクロマチックピクセルの別個のビニングを伴い、ダブルサンプリングを伴い、４分の１の解像度でピクセルアレイ１００の４行部分のサンプリングおよび読出しを行なうためのラインのシーケンスを示す。図８の例におけるのと同様に、図１０におけるサンプリングおよび読出しは、グリーン／レッド行対のみについて示されるが、グリーン／ブルー行対が、レッド／グリーン行対と同様に読み出されることを理解されたい。さらに、この例においてもやはり、サンプリングおよび読出しは、同時には行なわれない。
【００５０】
図１１は、ピクセルアレイ１００の４行部分の４分の１解像度動画サンプリングおよび読出しのための、３つの異なるラインシーケンスを示す。これらのシーケンスは全て、ベイヤーＣＦＡパターンが使用された場合にもたらされることとなるものと一致する出力をもたらす。３つのシーケンス間の差異は、いくつのパンクロマチックピクセルが、ビニングされた結果の中に、カラーピクセルと共に含まれるかに関係する。カラーピクセルと共にパンクロマチックピクセルが含まれることにより、写真感度が上昇するが、色の彩度が減少する。図１１の上図は、カラーのみの場合を示し、中央図は、同一カラーのピクセルの対ごとに１つのパンクロマチックピクセルを使用する中間彩度減少の場合を示し、下図は、同一カラーのピクセルの対ごとに２つのパンクロマチックピクセルを使用するさらに高い彩度減少の場合を示す。
【００５１】
次に図１２を参照すると、ピクセルアレイ１００の４行部分の４分の１解像度動画サンプリングおよび読出しのための、別のラインのシーケンスが示される。このシーケンスにおいては、フレームレートを下げることによりＳＮＲの改善をもたらすために、ダブルサンプリングが使用される。例えば図１１におけるように、１つまたは２つのパンクロマチックピクセルが同一カラーピクセルの各対とビニングされる彩度減少動画に対して同様のシーケンスを使用することが可能である。
【００５２】
図１３は、高速オートフォーカス用途においてとりわけ有効である、ピクセルアレイ１００の４行部分のサンプリングおよび読出しのための２つの異なるラインのシーケンスを示す。上図は、パンクロマチックピクセルのビニングを伴う構成を示し、下図は、カラーピクセルのビニングおよびベイヤーＣＦＡパターンと一致する出力を伴う構成を示す。これら両方の場合において、アグレッシブ垂直方向サブサンプリング（すなわち３行の対ごとから１つを選択する）が、読み込むデータ量を低減させ、フレームレートを上昇させる。両方の場合における比較的高い水平方向サンプリング周波数により、フォーカスの良好な決定が可能となる。パンクロマチックの場合は、最良の写真感度を有し、これは、高フレームレートにより露光時間が制限されることとなる場合には、重要な考慮すべきこととなる。ベイヤー出力の場合には、プレビューおよび動画の目的の両方に対して、ならびにフォーカスの決定に対して、データを使用することが可能となる。
【００５３】
有利なことには、これらの例示の実施形態のサンプリングおよび読出し構成により、所定の行対からのカラーピクセルを、パンクロマチックピクセルとは別に読み出すことが可能となる。ピクセルの２つの列が共通出力を共有する図２の例示の２ｘ２ピクセル構成により、結果として、所定の行から全てのピクセルにアクセスするためには２つのサンプリング動作が必要となることになる。上述の例示の実施形態において使用されるパンクロマチックチェックボードパターンなどのスパースＣＦＡパターンにより、後にメモリ内においてカラーピクセルとパンクロマチックピクセルとを分けなければならなくなることを回避するために、パンクロマチックピクセルとは別個にカラーピクセルを読み出すことによって、性能の改善がもたらされる。さらに、上述の技術により、先にサンプリングされた行のピクセルの半数の読出しと同時に、行のピクセルの半数のサンプリング（例えばパンクロマチックピクセルまたはカラーピクセルのいずれか）を行なうことが可能となり、サンプリング時間のオーバヘッドが効果的に解消される。別の利点は、説明された技術により、読出しの前に、同一カラーピクセルの対またはパンクロマチックピクセルの対を、電荷領域において組み合わせることが可能となり、これにより、ＳＮＲが改善され、読出し時間が短縮されることである。例えば、これらの技術のいくつかは、各行対ごとに３つのサンプリングおよび読出し動作のみを必要とし、２つは、パンクロマチックピクセルに対するものであり、１つはビニングされたカラーピクセルに対するものである。
【００５４】
例示の実施形態により、本明細書に記載されるサンプリングおよび読出し技術が、高度にフレキシブルなものであり、ダブルサンプリング（すなわち読出し時間を犠牲にしてＳＮＲを改善させるためのオーバサンプリング）、動画、およびオートフォーカスを伴う動作モードを含む、多様な用途における性能の改善をもたらすことが明らかである。これらのおよび他の追加の作動モードは、取得条件、エンドユーザの嗜好、または他の要因に応じて、所定の画像取得デバイスにおいて選択可能なものになされてよい。
【００５５】
本発明を、そのいくつかの例示の実施形態を特定的な参照として、詳細に説明したが、添付の特許請求の範囲において示される本発明の範囲内において、変更および変形を実施することが可能であることが理解されよう。例えば、イメージセンサ、ならびに関連付けされるサンプリングおよび読出し回路を含む、画像取得デバイスの特定の構成が、代替の実施形態において変更され得る。さらに、使用される特定のタイプのＣＦＡパターン、ピクセルアレイおよび列回路の構成、ならびに、サンプリングおよび読出し動作のラインシーケンスなどの特徴が、他の画像取得デバイスおよび作動モードのニーズに対応するために、他の実施形態において変更されてよい。これらのおよび他の代替的な実施形態は、当業者には容易に明らかになろう。
【００５６】
（附記）
本発明は以下の態様としてもよい。
（参照態様１）
イメージセンサにおいて、
行および列状に配列されたピクセルのアレイであって、前記列は、グループに分割され、各グループが、複数の前記列を含み、共通出力を共有する、ピクセルのアレイと、
前記ピクセルアレイ内の列のグループごとに、対応する複数の列回路を備えるサンプリングおよび読出し回路であって、列の各グループに関連付けされる前記複数の列回路の中の１つの中に別個に前記グループごとの前記共通出力をサンプリングするように構成され、列の各グループに関連付けされる前記複数の列回路の中の別の１つの中に先にサンプリングされた前記グループごとの前記共通出力を読み出すように構成される、サンプリングおよび読出し回路と
を備えることを特徴とするイメージセンサ。
（参照態様２）
参照態様１に記載のイメージセンサであって、前記イメージセンサは、ＣＭＯＳイメージセンサを含むことを特徴とするイメージセンサ。
（参照態様３）
参照態様１に記載のイメージセンサであって、グループごとの前記複数の列回路は、前記ピクセルアレイの第１の側に配置される第１の列回路と、前記ピクセルアレイの第２の側に配置される第２の列回路とを含むことを特徴とするイメージセンサ。
（参照態様４）
参照態様１に記載のイメージセンサであって、グループごとの前記複数の列回路は、共に前記ピクセルアレイの一方の側に配置された第１の列回路および第２の列回路を含むことを特徴とするイメージセンサ。
（参照態様５）
参照態様１に記載のイメージセンサであって、前記サンプリングおよび読出し回路は、列の前記グループの中の所定の１つに関連付けされる前記複数の列回路の中の１つの中に前記所定のグループごとに前記共通出力をサンプリングすることを、前記所定のグループに関連付けされる前記複数の列回路の中の別の１つの中に先にサンプリングされた前記所定のグループごとの前記共通出力を読み出すことと同時に行なうように構成されることを特徴とするイメージセンサ。
（参照態様６）
参照態様１に記載のイメージセンサであって、前記ピクセルアレイは、列の前記グループの中の所定の１つの中の１つ以上のピクセルを、対応する共有される共通出力に制御可能に接続を行なうように構成されることを特徴とするイメージセンサ。
（参照態様７）
参照態様１に記載のイメージセンサであって、前記ピクセルアレイは、スパースカラーフィルタアレイパターンにしたがって構成されることを特徴とするイメージセンサ。
（参照態様８）
参照態様７に記載のイメージセンサであって、前記スパースカラーフィルタアレイパターンにしたがって構成される前記ピクセルアレイは、少なくとも１２個のピクセルを含む最小反復ユニットを有し、前記最小反復ユニットは、複数のセルを有し、各セルは、複数の同一カラーピクセルおよび複数のパンクロマチックピクセルを有することを特徴とするイメージセンサ。
（参照態様９）
参照態様８に記載のイメージセンサであって、前記セルのそれぞれが、４つのピクセルを含み、前記複数の同一カラーピクセルは、互いに対して対角線状に配置され、前記複数のパンクロマチックピクセルは、互いに対して対角線状に配置されることを特徴とするイメージセンサ。
（参照態様１０）
参照態様９に記載のイメージセンサであって、前記最小反復ユニットは、以下のように、すなわち
ＺＰＹＰ
ＰＺＰＹ
ＹＰＸＰ
ＰＹＰＸ
のように４・４ピクセルセル状に配置された１６個のピクセルを含み、Ｐは、前記パンクロマチックピクセルの中の１を表し、Ｘ、Ｙ、およびＺは、各カラーピクセルを表すことを特徴とするイメージセンサ。
（参照態様１１）
参照態様１０に記載のイメージセンサであって、Ｘ、Ｙ、およびＺは、レッド、グリーン、およびブルーから個別に選択されることを特徴とするイメージセンサ。
（参照態様１２）
参照態様１１に記載のイメージセンサであって、Ｘ、Ｙ、およびＺは、それぞれレッド、グリーン、およびブルーであることを特徴とするイメージセンサ。
（参照態様１３）
参照態様１０に記載のイメージセンサであって、Ｘ、Ｙ、およびＺは、シアン、マゼンダ、およびイエローから個別に選択されることを特徴とするイメージセンサ。
（参照態様１４）
参照態様１１に記載のイメージセンサであって、Ｘ、Ｙ、およびＺは、それぞれシアン、マゼンダ、およびイエローであることを特徴とするイメージセンサ。
（参照態様１５）
参照態様７に記載のイメージセンサであって、前記サンプリングおよび読出し回路は、前記セルの中の所定の１つの中のカラーピクセルが、前記所定のセルの中のパンクロマチックピクセルとは異なる列回路を使用してサンプリングされ読み出されるように、構成されることを特徴とするイメージセンサ。
（参照態様１６）
参照態様７に記載のイメージセンサであって、前記サンプリングおよび読出し回路は、前記行の中の所定の１つの中のパンクロマチックピクセルが前記列回路の中の特定のものの中にサンプリングされることが、前記行内のカラーピクセルが前記列回路の中の他のものから読み出されつつあることと同時に行なわれるように、構成されることを特徴とするイメージセンサ。
（参照態様１７）
参照態様７に記載のイメージセンサであって、前記セルの中の所定の１つの中の同一カラーピクセルが、前記同一カラーピクセルを含む列のグループに関連付けされる同一の列回路内に共にサンプリングされることを特徴とするイメージセンサ。
（参照態様１８）
参照態様７に記載のイメージセンサであって、前記サンプリングおよび読出し回路は、
同一カラーピクセルのビニングを伴わない最大解像度モード、
同一カラーピクセルのビニングを伴う最大解像度モード、
同一カラーピクセルのビニングおよびダブルサンプリングを伴う最大解像度モード、
パンクロマチックピクセルおよび同一カラーピクセルのビニングを伴う４分の１解像度モード、
パンクロマチックピクセルおよび同一カラーピクセルのビニングと、ダブルサンプリングとを伴う４分の１解像度モード、
彩度減少を伴わない４分の１解像度動画モード、
彩度減少を伴う４分の１解像度動画モード、
ダブルサンプリングを伴う４分の１解像度動画モード、
パンクロマチックピクセルのビニングを伴う高速オートフォーカスモード、ならびに
カラーピクセルのビニングを伴う高速オートフォーカスモード
の中の１つ以上を含む複数の動作モードに適合可能であることを特徴とするイメージセンサ。
（参照態様１９）
イメージセンサと、
デジタル画像を生成するために前記イメージセンサの出力を処理するように構成された１つ以上の処理要素と
を備えるデジタル撮像デバイスにおいて、
前記イメージセンサは、
行および列状に配列されたピクセルのアレイであって、前記列は、グループに分割され、各グループが、複数の前記列を含み、共通出力を共有する、ピクセルのアレイと、
前記ピクセルアレイ内の列のグループごとに、対応する複数の列回路を備えるサンプリングおよび読出し回路であって、列の各グループに関連付けされる前記複数の列回路の中の１つの中に別個に前記グループごとの前記共通出力をサンプリングするように構成され、列の各グループに関連付けされる前記複数の列回路の中の別の１つの中に先にサンプリングされた前記グループごとの前記共通出力を読み出すように構成される、サンプリングおよび読出し回路と
を備えることを特徴とするデジタル撮像デバイス。
（参照態様２０）
参照態様１９に記載のデジタル撮像デバイスであって、前記デジタル撮像デバイスは、デジタルカメラを含むことを特徴とするデジタル撮像デバイス。
【符号の説明】
【００５７】
１０  対象シーンからの光、１１  イメージングステージ、１２  レンズ、１３  減光フィルタ、１４  アイリス絞り、１８  シャッタ、２０  イメージセンサ、２２  アナログ信号プロセッサ、２４  アナログ／デジタル（Ａ／Ｄ）コンバータ、２６  タイミング発生器、２８  イメージセンサステージ、３０  デジタル信号プロセッサ（ＤＳＰ）バス、３２  デジタル信号プロセッサ（ＤＳＰ）メモリ、３６  デジタル信号プロセッサ（ＤＳＰ）、３８  処理ステージ、４０  露光制御装置、４２  輝度センサ、５０  システム制御装置、５２  バス、５４  プログラムメモリ、５６  システムメモリ、５７  ホストインターフェース、６０  メモリカードインターフェース、６２  メモリカードソケット、６４  メモリカード、６５  イメージディスプレイ、６８  ユーザ制御およびステータスインターフェース、７０  ビューファインダディスプレイ、７２  露光ディスプレイ、７４  ユーザ入力、７６  ステータスディスプレイ、８０  ビデオエンコーダ、８２  ディスプレイ制御装置、１００  ピクセルアレイ、１０２  ピクセル、１０４  フォトダイオード、１０６  トランスファーゲート（ＴＧ）、１０８  追加の回路、１１０  列回路、１１０Ｔ  上部列回路、１１０Ｂ  下部列回路、１１２  サンプルおよびホールドスイッチ、１１４  列回路コンデンサ、１１６  列出力スイッチ、６００  下方左側パンクロマチックピクセル、６０２  下方左側パンクロマチックピクセル。
【図１】
0005587090.tif 000002
【図２】
0005587090.tif 000003
【図３】
0005587090.tif 000004
【図４】
0005587090.tif 000005
【図５Ａ】
0005587090.tif 000006
【図５Ｂ】
0005587090.tif 000007
【図６Ａ】
0005587090.tif 000008
【図６Ｂ】
0005587090.tif 000009
【図７】
0005587090.tif 000010
【図８】
0005587090.tif 000011
【図９Ａ】
0005587090.tif 000012
【図９Ｂ】
0005587090.tif 000013
【図１０】
0005587090.tif 000014
【図１１】
0005587090.tif 000015
【図１２】
0005587090.tif 000016
【図１３】
0005587090.tif 000017