(57)【特許請求の範囲】
【請求項１】
第１の方向に延在する複数の走査電極と、該走査電極に交わるように第２の方向に延在する複数のアドレス電極とを含むプラズマディスプレイパネルと、
前記アドレス電極を駆動するアドレスドライバと、
インダクタとコンデンサを含む電力回収回路と、
前記アドレスドライバ内に、前記アドレス電極に対応して複数備えられ、前記アドレス電極と前記電力回収回路との接続と非接続を切り換えるスイッチと、を有し、
前記電力回収回路は、前記アドレスドライバの外部に設けられるとともに複数の前記スイッチが並列接続されており、
前記アドレスドライバは、ハイレベル又はローレベルの電位を前記アドレス電極に供給するアドレスドライバ出力段を含み、
該アドレスドライバ出力段の前記ハイレベルの電位と前記ローレベルの電位の切換比率に応じて、前記スイッチのオン時間の長短を制御する制御手段を備えたことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記アドレスドライバは、アドレスパルスを前記アドレス電極に印加することにより前記アドレスドライバを駆動し、
前記制御手段は、前記スイッチをオフとする時間を、前記電力回収回路のＬＣ共振による前記アドレスパルスの立ち下がり電圧波形において、前記ＬＣ共振が最小電圧となるタイミングとなるように制御することを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記制御手段は、前記オン時間を、前記アドレスドライバ出力段の前記ハイレベルの電位と前記ローレベルの電位の前記切換比率が小さいときには短くし、前記切換比率が大きいときには長くすることを特徴とする請求項１又は２に記載のプラズマディスプレイ装置。
【請求項４】
前記電力回収回路は、前記アドレスドライバ毎に対応して設けられたことを特徴とする請求項１乃至３のいずれか一項に記載のプラズマディスプレイ装置。
【請求項５】
前記電力回収回路は、複数の前記アドレスドライバに共通して設けられたことを特徴とする請求項１乃至３のいずれか一項に記載のプラズマディスプレイ装置。
【請求項６】
第１の方向に延在する複数の走査電極と、該走査電極に交わるように第２の方向に延在する複数のアドレス電極とを含むプラズマディスプレイパネルと、
前記アドレス電極にアドレスパルスを印加して駆動するアドレスドライバと、
該アドレスドライバに前記アドレス電極に対応して複数備えられ、前記複数のアドレス電極の各々に残存する電荷を平均化した電圧を印加するための、一端が前記アドレス電極に接続され、他端が共通接続されたチャージシェア用のスイッチと、
前記スイッチの共通接続された前記他端に接続され、前記平均化した電圧が前記アドレスパルスの略半分の電圧と差がある場合に、前記電荷をＬＣ共振により回収する電力回収回路と、を有し、
前記電力回収回路は、前記アドレスドライバの外部に設けられるとともに複数の前記スイッチが並列接続されており、
前記アドレスドライバは、ハイレベル又はローレベルの電位を前記アドレス電極に供給するアドレスドライバ出力段を含み、
該アドレスドライバ出力段の前記ハイレベルの電位と前記ローレベルの電位の切換比率に応じて、前記スイッチのオン時間の長短を制御する制御手段を備えたことを特徴とするプラズマディスプレイ装置。
【請求項７】
前記制御手段は、前記スイッチをオフとする時間を、前記電力回収回路の前記ＬＣ共振による前記アドレスパルスの立ち下がり電圧波形において、前記ＬＣ共振が最小電圧となるタイミングとなるように制御することを特徴とする請求項６に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、プラズマディスプレイ装置に関し、特に、アドレス電極を駆動するアドレスドライバを有するプラズマディスプレイ装置に関する。
【背景技術】
【０００２】  従来、表示データに基づき、容量性の負荷を有するアドレス電極をライン毎に駆動して、表示パネルの表示を行う表示装置であって、複数の電圧レベルを供給する複数の電源線と、入力映像信号から表示データを作成する制御回路と、表示データに基づき、複数の電圧レベルをアドレス電極へ印加するアドレス駆動回路とを有し、アドレス駆動回路が、複数の電圧レベルを複数のアドレス電極に選択的に印加するとともに、アドレス電極の１ラインのアドレス駆動期間と次のアドレス駆動期間の間に電荷配分期間を設け、電荷配分期間中に、複数のアドレス電極を電源線から切り離し、複数のアドレス電極間を接続して閉ループ状態とし、アドレス電極に蓄えた電荷を各アドレス電極に配分し、アドレス期間において、消費電力低減を図るようにしたプラズマディスプレイ装置が知られている（例えば、特許文献１参照）。【０００３】  このように、アドレス期間において、アドレス電極の電荷を配分するいわゆるチャージシェアを行うことにより、アドレス電極に電圧を印加する際、電荷を配分した状態から電圧を印加することができるため、印加する電圧を低減することができ、消費電力の低減を図ることができる。【特許文献１】特開２００８−１２２９３０
【発明の開示】
【発明が解決しようとする課題】
【０００４】  しかしながら、上述の特許文献１に記載の構成では、アドレス駆動時の走査ラインの点灯と非点灯の割合が均等に近い場合には、効率良くチャージシェアを行うことができ、消費電力低減化を効率的に図ることができるが、点灯と非点灯のバランスが崩れた場合には、効率が減少するという問題があった。【０００５】  図１６は、従来のアドレスドライバの一例を示した図である。図１６において、アドレス電極Ａ１、アドレス電極Ａ２及びアドレス電極Ａ３が各々容量性負荷のセルＣｐを構成しており、アドレスドライバが各々のアドレス電極Ａ１〜Ａ３に接続されている。アドレスドライバは、ハイレベルの電位又はローレベルの電気を容量性負荷Ｃｐに供給できるように、各ビット毎にハイレベル供給用のスイッチＳＷ８とローレベル供給用のスイッチＳＷ９とを出力段として備える。そして、各ビットの容量性負荷Ｃｐにチャージシェア用のスイッチＳＷ７が接続され、スイッチＳＷ７は、総て並列にチャージシェア用の端子ＣＳに接続されている。【０００６】  かかる構成のアドレスドライバにおいて、アドレス電極Ａ１〜Ａ３に、表示データに応じてハイレベル又はローレベルの電圧が、出力段のスイッチＳＷ８、ＳＷ９により供給された後、出力段のスイッチＳＷ８、ＳＷ９を総てオフとしてからチャージシェア用のスイッチＳＷ７をオンとすることにより、アドレス電極Ａ１〜Ａ３に残存する電荷を、総てのアドレス電極Ａ１〜Ａ３に平均化して供給することができ、そのときの電位を出発点として、次のアドレスドライバの出力を行うことができる。【０００７】  図１７は、アドレス期間における表示データの例を示した図である。図１７（ａ）は、各ラインにおいて、点灯（図１７中、○で表示）と非点灯（図１７中、×で表示）が均等に存在する千鳥模様の表示パターンを示した図である。このような場合、時刻ｔ１においてはアドレス電極Ａ１、Ａ３がハイレベルの電位となり、アドレス電極Ａ２がローレベルの電位となり、これをスイッチＳＷ７で総て短絡してから時刻ｔ２のアドレス表示のパターンとなるため、時刻ｔ１でアドレス電極Ａ１、Ａ３に蓄えられた電荷が時刻ｔ２の前にアドレス電極Ａ１〜Ａ３に平均化して供給され、電荷供給後の電位からアドレス電極Ａ２はハイレベルの電位にクランプされ、アドレス電極Ａ１、Ａ３はローレベルの電位にクランプされる。よって、時刻ｔ１から時刻ｔ２において、アドレス電極Ａ１、Ａ３からアドレス電極Ａ２への電荷の供給がなされ、チャージシェアの動作が消費電力の低減化に寄与している。この動作は、時刻ｔ２から時刻ｔ３の表示パターンに切り替わる際にも、同様に行われる。このように、点灯と非点灯のバランスが良い場合には、チャージシェアの動作は適切に行われる。【０００８】  図１７（ｂ）は、縞模様となる表示データの例を示した図である。図１７（ｂ）において、時刻ｔ１でアドレス電極Ａ１〜Ａ３は総て点灯となり、時刻ｔ２でアドレス電極Ａ１〜Ａ３は総て非点灯となっている。このような表示パターンの場合、時刻ｔ１の後、スイッチＳＷ７をオンとしても、アドレス電極Ａ１〜Ａ３はハイレベルの電位のままであり、次いで、時刻ｔ２においては、総てが非点灯であるので、アドレス電荷Ａ１〜Ａ３に残存した電荷は、総てグランドに流してしまうことになる。そして、時刻ｔ３においては、総てのアドレス電荷Ａ１〜Ａ３が総て点灯の表示パターンであるので、今度は、ローレベルの電位からハイレベルの電位に出力段により切り換えを行うことになり、時刻ｔ１で蓄えた電荷を総て捨ててしまい、その後最初から電位供給を行うという動作を行わなければならない。【０００９】  このように、従来のアドレスドライバにおいては、点灯と非点灯のセルがバランスしている場合には、効率よくチャージシェアを行い、電力の有効活用を行うことができるが、表示パターンの点灯と非点灯のバランスが悪い場合には、有効に消費電力の低減化を図ることができないという問題があった。【００１０】  そこで、本発明は、点灯を非点灯のバランスが悪い表示パターンの場合においても、チャージシェアを確実に行い、消費電力を低減化することができるプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、第１の発明に係るプラズマディスプレイ装置は、第１の方向に延在する複数の走査電極と、該走査電極に交わるように第２の方向に延在する複数のアドレス電極とを含むプラズマディスプレイパネルと、
前記アドレス電極を駆動するアドレスドライバと、
インダクタとコンデンサを含む電力回収回路と、
前記アドレスドライバ内に、前記アドレス電極に対応して複数備えられ、前記アドレス電極と前記電力回収回路との接続と非接続を切り換えるスイッチと、を有し、
前記電力回収回路は、前記アドレスドライバの外部に設けられるとともに複数の前記スイッチが並列接続されており、
前記アドレスドライバは、ハイレベル又はローレベルの電位を前記アドレス電極に供給するアドレスドライバ出力段を含み、
該アドレスドライバ出力段の前記ハイレベルの電位と前記ローレベルの電位の切換比率に応じて、前記スイッチのオン時間の長短を制御する制御手段を備えたことを特徴とする。
【００１２】
これにより、チャージシェアの際には、アドレス電極を電力回収回路に接続することができ、表示パターンの点灯と非点灯のバランスが悪いときには、ＬＣ共振を発生させてコンデンサで電力回収を行うことができる。また、電力回収回路に大容量の素子を用いることができるとともに、アドレスドライバ内は小型の素子で構成し、省スペースで電力回収効率のよいプラズマディスプレイ装置とすることができる。更に、ＬＣ共振の振動開始前の最適なタイミングでクランプに切り換えることができ、電力回収した電荷を有効に活用してアドレス電極を駆動することができる。
【００１３】
第２の発明は、第１の発明に係るプラズマディスプレイ装置において、
前記アドレスドライバは、アドレスパルスを前記アドレス電極に印加することにより前記アドレスドライバを駆動し、
前記制御手段は、前記スイッチをオフとする時間を、前記電力回収回路のＬＣ共振による前記アドレスパルスの立ち下がり電圧波形において、前記ＬＣ共振が最小電圧となるタイミングとなるように制御することを特徴とする。
【００１７】
第３の発明は、第１又は第２の発明に係るプラズマディスプレイ装置において、
前記制御手段は、前記オン時間を、前記アドレスドライバ出力段の前記ハイレベルの電位と前記ローレベルの電位の前記切換比率が小さいときには短くし、前記切換比率が大きいときには長くすることを特徴とする。
【００１８】  これにより、点灯と非点灯の切り換え比率に応じて電力回収回路との接続時間を変化させるため、電力回収すべき電荷又は電力回収した電荷を使用する量が多いときには、電力回収回路との接続時間が長くなるような制御を行うことができ、適切な電力回収及び回収した電力の有効活用を行うことができる。【００１９】
第４の発明は、第１〜３の発明に係るプラズマディスプレイ装置において、
前記電力回収回路は、前記アドレスドライバ毎に対応して設けられたことを特徴とする。
【００２０】  これにより、電力回収回路による電力回収の効果をアドレスドライバ毎に確実に発揮させることができる。【００２１】
第５の発明は、第１〜３の発明に係るプラズマディスプレイ装置において、
前記電力回収回路は、複数の前記アドレスドライバに共通して設けられたことを特徴とする。
【００２２】  これにより、電力回収回路の数を減少させることができ、省スペース化及び低コスト化を図ることができる。【００２３】  第７の発明は、第１の発明に係るプラズマディスプレイ装置において、  前記スイッチは、１つの前記アドレス電極に並列に接続された第１のスイッチと第２のスイッチとを有し、  前記電力回収回路は、並列に接続された第１のインダクタと第２のインダクタとコンデンサとを有し、  前記第１のスイッチと前記第１のインダクタ同士及び前記第２のスイッチと前記第２のインダクタ同士が電気的に接続されたことを特徴とする。【００２４】  これにより、アドレス電極を駆動させるアドレスパルスの立ち上がりと立ち下がりで回収用のインダクタを使い分けたり、立ち上がりと立ち下がりでタイミングをずらしたりすることが可能となる。【００２５】  第８の発明は、第７の発明に係るプラズマディスプレイ装置において、  前記アドレスドライバは、前記第１のスイッチを含む第１の分岐路と、前記第２のスイッチを含む第２の分岐路とを有し、  前記第１の分岐路内に、前記アドレス電極側がカソードで、前記第１のインダクタ側がアノードとなるように挿入接続された第１のダイオードと、前記第２の分岐路内に、前記アドレス電極側がアノードで、前記第２のインダクタ側がカソードとなるように挿入接続された第２のダイオードと、を有することを特徴とする。【００２６】  これにより、アドレスパルスの立ち上がり用と立ち下がり用の経路を分けることにより、立ち上がり時と立ち下がり時でＬＣ共振の振動が発生するのを確実に防止することができ、最大負荷のタイミングに合わせてクランプタイミングを設定することにより、複雑な制御を行うことなく電力回収の効率を高い状態に保つことができる。【００２７】  第９の発明は、第８の発明に係るプラズマディスプレイ装置において、  前記アドレスドライバは、ハイレベル又はローレベルの電位を前記アドレス電極に供給するアドレスドライバ出力段を含み、  前記第１のスイッチは、前記アドレスドライバ出力段が前記アドレス電極への出力を前記ローレベルから前記ハイレベルの電位に切り換える前にオンとされ、  前記第２のスイッチは、前記アドレスドライバ出力段が前記アドレス電極への出力を前記ハイレベルから前記ローレベルに切り換える前にオンとされることを特徴とする。【００２８】  これにより、適切なタイミングで立ち上がり時の電力の有効活用と立ち下がり時の電力回収を行うことができる。【００２９】  第１０の発明は、第９の発明に係るプラズマディスプレイ装置において、  前記第１のスイッチがオンとされるタイミングと、前記第２のスイッチがオンとされるタイミングは異なることを特徴とする。【００３０】  これにより、消費電力の低減化を更に図ることができる。【００３１】  第１１の発明は、第１０の発明に係るプラズマディスレプレイ装置において、  前記アドレスドライバは、前記第１の分岐路と前記第２の分岐路の組を前記アドレス電極に対応して複数備え、  前記電力回収回路は、前記アドレスドライバの外部に設けられ、  複数の前記第１の分岐路は、前記電力回収回路の前記第１のインダクタに並列接続され、複数の前記第２の分岐路は、前記電力回収回路の���記第２のインダクタに並列接続されていることを特徴とする。【００３２】  これにより、電力回収回路の素子を大容量にすることができるとともに、アドレスドライバについては、省スペース化を実現できる。【００３３】  第１２の発明は、第１１の発明に係るプラズマディスレプレイ装置において、  前記電力回収回路は、前記アドレスドライバ毎に対応して設けられていることを特徴とする。【００３４】  これにより、電力回収回路による電力回収の効果を、アドレスドライバ毎に確実に発揮させることができる。【００３５】  第１３の発明は、第１１の発明に係るプラズマディスプレイ装置において、  前記電力回収回路は、複数の前記アドレスドライバに共通して設けられたことを特徴とする。【００３６】  これにより、電力回収回路の数を減少させることができ、省スペース化と低コスト化を図ることができる。【００３７】  第１４の発明に係るプラズマディスプレイ装置は、第１の方向に延在する複数の走査電極と、該走査電極に交わるように第２の方向に延在する複数のアドレス電極とを含むプラズマディスプレイパネルと、  前記アドレス電極にアドレスパルスを印加して駆動するアドレスドライバと、  該アドレスドライバに備えられ、前記複数のアドレス電極の各々に残存する電荷を平均化した電圧を印加するための、一端が前記アドレス電極に接続され、他端が共通接続されたチャージシェア用のスイッチと、  前記スイッチの共通接続された前記他端に接続され、前記平均化した電圧が前記アドレスパルスの略半分の電圧と差がある場合に、前記電荷をＬＣ共振により回収する電力回収回路と、を有することを特徴とする。【００３８】  これにより、チャージシェアを行った後の電位が、アドレスパルスの略半分の電位と差がある場合に電力回収回路で電力回収や回収電力の利用を行うことができ、点灯と非点灯のバランスが悪い場合であっても、確実に省電力化を図ることができる。【００３９】  第１５の発明は、第１４の発明に係るプラズマディスプレイ装置において、  前記スイッチは、前記アドレス電極に並列に接続された第１のスイッチと第２のスイッチとを有し、  前記電力回収回路は、コンデンサに並列に接続された第１のインダクタと第２のインダクタとコンデンサとを有し、  前記第１のスイッチと前記第１のインダクタ同士及び前記第２のスイッチと前記第２のインダクタ同士が電気的に接続されたことを特徴とする。【００４０】  これにより、アドレスパルスの立ち上がり時と立ち下がり時で異なる経路を用い、立ち上がり時と立ち下がり時で用いるインダクタやクランプのタイミング等を変えることができ、適切な制御を行うことができる。【００４１】  第１６の発明は、第１５の発明に係るプラズマディスプレイ装置において、  前記アドレスドライバは、前記第１のスイッチを含む第１の分岐路と、前記第のスイッチを含む第２の分岐路とを有し、  前記第１の分岐路内には、アノードが前記第１のインダクタ側であり、カソードが前記アドレス電極側である第１のダイオードが挿入接続され、  前記第２の分岐路内には、カソードが前記第２のインダクタ側であり、アノードが前記アドレス電極側である第２のダイオードが挿入接続されていることを特徴とする。【���０４２】  これにより、ＬＣ共振による振動を防止することができ、全体として効率の良いタイミングで確実に消費電力の低減化を図ることができる。
【発明の効果】
【００４３】  本発明によれば、アドレス期間におけるアドレス放電時の消費電力を低減化することができる。
【図面の簡単な説明】
【００４４】
【図１】実施例１に係るプラズマディスプレイ装置の全体構成図である。
【図２】プラズマディスプレイパネル１０の分解斜視図の一例を示した図である。
【図３】１サブフィールドの各電極に印加する駆動電圧波形を示した図である。図３（ａ）は、維持電極Ｘｉの駆動波形を示した図である。図３（ｂ）は、走査電極Ｙｉの駆動波形を示した図である。図３（ｃ）は、アドレス電極Ａｊの駆動波形を示した図である。
【図４】実施例１のアドレス駆動回路２０の構成図の一例を示した図である。
【図５】アドレスパルス出力回路２２と電力回収回路２５の一例を示した図である。
【図６】アドレスパルスの波形の一例を示した図である。図６（ａ）は、アドレスパルスの立ち上がりと立ち下がり時の電圧波形の一例を示した図である。図６（ｂ）は、アドレスパルスの立ち下がり時の電圧波形の一例を示した図である。
【図７】実施例１のアドレスドライバ２１の構成の一例を示した図である。
【図８】アドレスドライバ２１のスイッチングタイミングの一例を示した図である。
【図９】電力回収回路２５の設置方法の一例を示した図である。
【図１０】図９と異なる電力回収回路２５の設置方法の一例を示した図である。
【図１１】図９、１０と異なる電力回収回路２５の設置方法の例を示した図である。
【図１２】実施例２に係るプラズマディスプレイ装置の概略構成を示した図である。
【図１３】第２のスイッチＳＷ１２のオン時間の設定方法の説明図である。
【図１４】１ビットのアドレスパルス出力回路２２ａを、アドレスドライバＩＣ２２ａ内に複数設けた一例を示した図である。
【図１５】実施例２のアドレスパルスの電圧波形の一例について示した図である。図１５（ａ）は、立ち上がりと立ち下がりが同位相の電圧波形の一例を示した図である。図１５（ｂ）は、立ち上がり時と立ち下がり時の位相が異なる電圧波形の一例を示した図である。
【図１６】従来のアドレスドライバの一例を示した図である。
【図１７】アドレス期間における表示データの例を示した図である。図１７（ａ）は、千鳥模様の表示パターンの例を示した図である。図１７（ｂ）は、縞模様の表示データの例を示した図である。
【符号の説明】
【００４５】１０    プラズマディスプレイパネル１１    前面基板１２    前面ガラス基板１３、１７    誘電体層１４    保護膜１５    背面基板１６    背面ガラス基板１８    隔壁１９、１９Ｒ、１９Ｇ、１９Ｂ    蛍光体２０    アドレス駆動回路２１、２１ａ    アドレスドライバ２２、２２ａ    アドレスパルス出力回路２３、２４    レベルシフト回路２５、２５ａ    電力回収回路３０    維持駆動回路４０    走査駆動回路４１    スキャン回路４２    サステイン回路４３    リセット回路５０    駆動制御回路５１    サブフィールド変換回路５２    アドレスデータ発生回路５３    スキャンデータ発生回路５４    オン時間制御回路ＳＷ１、ＳＷ１１、ＳＷ１２、ＳＷ２、ＳＷ３    スイッチＡｊ    アドレス電極
【発明を実施するための最良の形態】
【００４６】  以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【実施例１】
【００４７】  図１は、本発明を適用した実施例１に係るプラズマディスプレイ装置の全体構成図である。図１において、本実施例に係るプラズマディスプレイ装置は、プラズマディスプレイパネル１０と、アドレス駆動回路２０と、維持駆動回路３０と、走査駆動回路４０と、駆動制御回路５０とを有する。【００４８】  プラズマディスプレイパネル１０は、画像を表示するための表示パネルである。プラズマディスプレイパネル１０は、横方向に延在する複数の維持電極Ｘ１，Ｘ２，Ｘ３，・・・及び複数の走査電極Ｙ１，Ｙ２，Ｙ３，・・・を備える。以下、維持電極Ｘ１，Ｘ２，Ｘ３，・・・の各々を又はそれらの総称を、維持電極Ｘｉといい、走査電極Ｙ１，Ｙ２，Ｙ３，・・・の各々を又はそれらの総称を、走査電極Ｙｉという。ｉは添え字を意味する。また、プラズマディスプレイパネル１０は、縦方向に延在する複数のアドレス電極Ａ１，Ａ２，Ａ３，・・・を備える。以下、アドレス電極Ａ１，Ａ２，Ａ３，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。横方向に延在する維持電極Ｘｉ及び走査電極Ｙｉは、縦方向には交互に配置される。維持電極Ｘｉは、Ｘ電極Ｘｉと呼んでもよく、走査電極Ｙｉは、Ｙ電極Ｙｉと呼んでもよい。平面的に、維持電極Ｘｉ、走査電極Ｙｉ及びアドレス電極Ａｊが交わる位置には、放電セルＣｉｊが形成されている。この放電セルＣｉｊが画素を構成し、プラズマディスプレイパネル１０は２次元画像を表示することができる。放電セルＣｉｊ内の維持電極Ｘｉ及び走査電極Ｙｉは、その間に空間を有し、容量性負荷を構成する。同様に、放電セルＣｉｊ内の走査電極Ｙｉとアドレス電極Ａｊも容量性負荷を構成する。【００４９】  アドレス駆動回路２０は、アドレス電極Ａｊを駆動するための回路であり、アドレス期間Ｔａにおいて、アドレス電極Ａｊに所定の電圧値を有するアドレスパルスを供給し、アドレス放電を発生させる。アドレス駆動回路２０は、複数のアドレスドライバ２１を備える。例えば、水平１９２０×垂直１０８０画素を有するプラズマディスプレイパネル１０については、水平（横）方向に画素が１９２０画素存在するが、これを複数のアドレスドライバ２１で分割して駆動するようにする。個々のアドレスドライバ２１は、例えばＩＣ（Integrated Circuit、集積回路）として構成されてよい。【００５０】  走査駆動回路４０は、走査電極Ｙｉを駆動するための回路であり、スキャン回路４１と、サステイン回路４２と、リセット回路４３とを有する。【００５１】  スキャン回路４１は、駆動制御回路５０及びサステイン回路４２の制御に応じて、走査電極Ｙｉに所定の電圧値を有するスキャンパルスを供給し、アドレス放電を発生させる。【００５２】  サステイン回路４２は、走査電極Ｙｉにそれぞれ同一の電圧を有する維持パルスを供給し、維持放電を発生させる。【００５３】  リセット回路４３は、駆動制御回路５０の制御に応じて、走査電極Ｙｉに所定の電圧値を有するリセットパルスを供給し、リセット放電を発生させ、放電セルＣｉｊの壁電荷を初期化して整える。【００５４】  維持駆動回路３０は、維持電極Ｘｉを駆動するための回路であり、維持電極Ｘｉにそれぞれ同一の電圧を有する維持パルスを供給し、維持放電を発生させる。各維持電極Ｘｉは相互接続され、同一の電圧レベルを有する。【００５５】  駆動制御回路５０は、アドレス駆動回路２０、維持駆動回路３０及び走査駆動回路４０を駆動させ、制御する回路である。駆動制御回路５０は、サブフィールド変換回路５１と、アドレスデータ発生回路５２と、スキャンデータ発生回路５３と、オン時間制御回路５４と、維持データ発生回路５５とを有する。【００５６】  駆動制御回路５０に一般的な画像信号である１フレーム又は１フィールドの入力信号Ｓが入力されたら、サブフィールド変換回路５１は、１フレーム又は１フィールドの画像を複数のサブフィールドに分割するサブフィールド変換を行う。変換されたサブフィールドにより、アドレスデータ発生回路５２及びスキャンデータ発生回路５３は、アドレス駆動回路２０及び走査駆動回路４０のスキャン回路４１を駆動させるのに必要なアドレスデータ及びスキャンデータを発生させる。維持データ発生回路５５は、維持駆動回路３０及び走査駆動回路４０のサステイン回路４２を駆動させるのに必要な維持データを発生させる。【００５７】  オン時間制御回路５４は、アドレス放電において、アドレス駆動回路２０内のアドレスドライバ２１の電力回収を行う際の、アドレス電極Ａｊと電力回収回路（図１には図示せず）との接続時間を制御する回路である。アドレス電極Ａｊと電力回収回路との接続は、スイッチ（図１には図示せず）により行われるが、オン時間制御回路５４は、スイッチをオンさせてアドレス電極Ａｊと電力回収回路とを接続させる時間を制御する。オン時間制御回路５４は、アドレスデータ発生回路５２からアドレス電極Ａｊの点灯・非点灯の状態をスキャン中のラインと、次にスキャンするラインについて検出し、点灯・非点灯の切換比率に応じてアドレス電極Ａｊと電力回収回路との接続時間を適切な時間を算出し、スイッチのオン時間を制御する。なお、制御の具体的内容や、アドレス駆動回路２０内の具体的構成の詳細については後述する。【００５８】  図２は、プラズマディスプレイパネル１０の分解斜視図の一例を示した図である。図２において、プラズマディスプレイパネル１０は、前面基板１１と背面基板１５を有し、これらが対向して貼り合わされることにより構成される。【００５９】  前面基板１１は、前面ガラス基板１２を備え、その内側表面に複数の維持電極Ｘｉ及び走査電極Ｙｉが画面の横方向に延在し、縦方向に交互に配置されるように形成されている。そして、維持電極Ｘｉ及び走査電極Ｙｉの上を誘電体層１３及び保護膜１４が覆って、前面基板１１が構成される。【００６０】  背面基板１５は、外側に背面ガラス基板１６を有し、背面ガラス基板１６の表面上には、複数のアドレス電極Ａｊが画面の縦方向に延在して形成され、その上を誘電体層１７が覆っている。誘電体層１７の上には、隆起した隔壁（リブ）１８が形成されている。隔壁１８により、前面基板１１と背面基板１５の対向面に仕切りが形成され、これにより複数の放電セルＣｉｊが区画して形成される。前面基板１１の維持電極Ｘｉ及び走査電極Ｙｉと、アドレス電極Ａｊが交わる位置の隔壁内の領域が、１つの放電セルＣｉｊを形成することになる。また、放電セルＣｉｊの表面、つまり隣接する隔壁１８間には、表面に蛍光体１９が形成される。蛍光体１９は、赤色蛍光体１９Ｒ、緑色蛍光体１９Ｇ及び青色蛍光体１９Ｂの３種類があり、これら３色で１画素を構成する。【００６１】  前面基板１１と背面基板１５との間の放電空間には、Ｎｅ−Ｘｅ等の放電ガスが封入され、放電により生じる紫外線により、赤色蛍光体１９Ｒ、緑色蛍光体１９Ｇ及び青色蛍光体１９Ｂを励起し、各色が発光するようになっている。【００６２】  放電セルＣｉｊの放電は、総ての走査電極Ｙｉにリセットパルスが印加されたときに、リセット放電が発生し、放電セルＣｉｊの総てに均一に、制御用の壁電荷が蓄積される。【００６３】  次いで、アドレス電極Ａｊと走査電極Ｙｉにパルスが印加されたときに、アドレス放電が発生し、放電セルＣｉｊ内に、アドレス放電による壁電荷が蓄積される。アドレス放電の際には、発光させる放電セルＣｉｊについては、アドレスパルスのオン信号（ハイレベルの電位）が印加され、発光させない非発光セルＣｉｊについては、アドレスパルスのオフ信号（ローレベルの電位）が印加され、Ａ１〜Ａｊの総てのアドレス電極に発光・非発光に応じたアドレスパルスが同時に印加される。そして、アドレス選択を行う走査電極Ｙｉのラインについて、Ｙ１〜Ｙｉまで、順次スキャンパルスが印加され、アドレス電極Ａｊのオン・オフ信号に応じて、オン信号が印加された放電セルＣｉｊにはアドレス放電が発生し、オフ信号が印加された放電セルＣｉｊには、アドレス放電が発生しない。このアドレス放電を発生させ、発光させる放電セルＣｉｊを選択する期間を、アドレス期間という。【００６４】  次いで、維持電極Ｘｉと走査電極Ｙｉには、各々維持パルスが印加され、アドレス放電があった放電セルＣｉｊは、十分な壁電荷を蓄えているので維持放電が発生して発光し、アドレス放電が発生していない放電セルＣｉｊは、維持放電が発生せず非発光となる。なお、この維持放電が発生する期間を、維持期間と呼ぶ。【００６５】  実施例１に係るプラズマディスプレイ装置には、例えば、図２に示したような構成のプラズマディスプレイパネル１０が適用されてもよい。なお、本実施例に係るプラズマディスプレイ装置は、アドレス放電を行う種々のプラズマディスプレイパネル１０に適用可能であるので、図２に示した形態のプラズマディスプレイパネル１０以外にも、アドレス放電を行うプラズマディスプレイパネル１０であれば、種々の態様のプラズマディスプレイパネル１０を適用することができる。【００６６】  次に、図３を用いて、１サブフィールドＳＦの駆動波形の一例を説明する。図３は、１サブフィールドにおける維持電極Ｘｉ、走査電極Ｙｉ及びアドレス電極Ａｊの各電極に印加する駆動電圧波形を示した図である。図３（ａ）は、維持電極Ｘｉの駆動波形を示した図であり、図３（ｂ）は、走査電極Ｙｉの駆動波形を示した図であり、図３（ｃ）は、アドレス電極Ａｊの駆動波形を示した図である。【００６７】  リセット期間Ｔｒにおいては、図３（ａ）、（ｂ）に示すように、直前の維持放電で放電セルＣｉｊ内に形成された電荷を消去するため、Ｘ消去スロープ波６０と、Ｙ消去電圧７０が維持電極Ｘｉ及び走査電極Ｙｉ���各々印加される。次いで、全放電セルＣｉｊに電荷を形成するため、Ｙ書き込みスロープ波７１と、Ｘ負電圧６１が走査電極Ｙｉ及び維持電極Ｘｉに印加される。更に続いて、放電セルＣｉｊ内に形成された電荷を必要量残して消去するため、Ｙ補償スロープ波７２とＸ正電圧６２が走査電極Ｙｉ及び維持電極Ｘｉに印加される。これにより、適切に放電セルＣｉｊ内に電荷が形成されたリセット状態となる。【００６８】  アドレス期間Ｔａにおいては、発光を行う放電セルＣｉｊを選択して決定するため、アドレス放電が行われる。アドレス放電は、行方向の走査電極Ｙｉを決める走査パルス７３と、列方向の表示するアドレス電極Ａｊを決めるハイレベルの電位を有するアドレスパルス８３が、各々走査電極Ｙｉとアドレス電極Ａｊに同時に印加されることにより行われる。走査パルス７３は、行毎にタイミングをずらして、Ｙ１、Ｙ２・・・Ｙｉというように順次印加され、ハイレベル電位のアドレスパルス８３は、行毎に印加される走査パルス７３の印加タイミングに合わせ、走査電極Ｙｉとアドレス電極Ａｊの交点に位置する表示させたい放電セルＣｉｊに放電を発生させるタイミングで印加される。つまり、行毎に、アドレスパルス８３の出力信号に応じて、発光セルが選択されてゆく。このとき、図３（ｂ）、（ｃ）に示すように、走査パルス７３は負電圧が印加され、アドレスパルス８３は正電圧が印加される。【００６９】  アドレス期間Ｔａにおいて、図３（ａ）に示すように、維持電極Ｘｉには、Ｘ正電圧６２が印加されている。走査電極Ｙｉとアドレス電極Ａｊの間でアドレス放電させることにより、表示電極である維持電極Ｘｉ及び走査電極Ｙｉに壁電荷が適切に形成される。【００７０】  サステイン期間Ｔｓにおいては、第１の維持パルス６５、７５が維持電極Ｘｉ及び走査電極Ｙｉに印加され、次いで繰り返し維持パルス６６、６７、６８、７６、７７、７８が維持電極Ｘｉ及び走査電極Ｙｉに印加され、アドレス放電にて選択された放電セルＣｉｊにおいて、維持放電が持続してプラズマディスプレイパネル１０に画像表示が行われる。【００７１】  このように、１サブフィールドは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン期間Ｔｓから構成される。本実施例に係るプラズマディスプレイ装置においては、アドレス期間Ｔａにおいて電力低減を図る構成となっており、アドレス期間Ｔａにおいて、そのような電力低減を実現する制御を行う。【００７２】  次に、図４を用いて、本実施例に係るプラズマディスプレイ装置のアドレス駆動回路２０の構成の詳細について説明する。図４は、実施例１に係るプラズマディスプレイ装置のアドレス駆動回路２０の構成を示した図である。【００７３】  本実施例に係るプラズマディスプレイ装置のアドレス駆動回路２０は、アドレスドライバ２１と、電力回収回路２５とを有する。本実施例に係るプラズマディスプレイ装置のアドレス駆動回路２０は、複数のアドレスドライバ２１を備えているが、図４においては、そのうちの１つのアドレスドライバ２１が示されている。【００７４】  アドレスドライバ２１は、各々のアドレス電極Ａ１、Ａ２・・Ａｊ、Ａｊ＋１について、個々にアドレスパルス出力回路２２を備えている。アド��スパルス出力回路２２は、特に例外が無い限り、総て同じ構成をしていてよい。例えば、横方向の画素が１９２０画素備えられているプラズマディスプレイパネル１０であれば、赤、緑、青の３色のセルで一画素を形成するため、全体で５７６０個のアドレスパルス出力回路２２が備えられ、これが複数個のアドレスドライバ２１で分割されて各々のアドレスドライバ２１に備えられる。例えば、数１００個分のアドレスパルス出力回路２２が１個の集積回路（ＩＣ）内に収容され、これがアドレスドライバ２１としてアドレス駆動回路２０に複数設けられる。例えば、１９２０画素のプラズマディスプレイパネル１０に対して、１９２出力を有するアドレスドライバ２１を用いる場合には、３０個のアドレスドライバ２１により、全体のアドレス駆動回路２０が構成される。【００７５】  アドレスドライバ２１は、電源電圧供給用の端子ＶＤＨと、チャージシェア用の端子ＣＳと、各アドレス電極Ａｊに対応した個別の出力端子ＯＵＴｊ端子を備える。電源電圧供給用端子ＶＤＨ及びチャージシェア用端子ＣＳは、各アドレスドライバ２１に１対１に対応して共通に１個ずつ設けられ、出力端子ＯＵＴｊは、各アドレス電極Ａｊに対応して複数個設けられる。各出力端子ＯＵＴｊには、対応するアドレス電極Ａｊが接続され、容量性負荷Ｃｐを構成している。【００７６】  アドレスパルス出力回路２２は、チャージシェア用のスイッチＳＷ１と、ハイレベルの電位をアドレス電極Ａｊに供給するための高電圧クランプ用スイッチング素子ＳＷ２と、ローレベルの電位をアドレス電極Ａｊに供給するための低電圧クランプ用スイッチング素子ＳＷ３と、クランプスイッチング素子用レベルシフト回路２３と、チャージシェアスイッチ用レベルシフト回路２４とを有する。【００７７】  チャージシェア用のスイッチＳＷ１は、アドレスドライバ２１内の個々のアドレスパルス出力回路２２に対して、アドレス電極Ａｊに残存した電荷を平均化して共有するためのスイッチである。個々のアドレスパルス出力回路２２内の個々のチャージシェア用スイッチＳＷ１は、チャージシェア用端子ＣＳに総て並列に接続されている。ｉ行目の走査電極Ｙｉに対するアドレスパルス生成の印加電圧を放電する際に、次の（ｉ＋１）行目の走査電極Ｙｉ＋１に対するアドレスパルス生成の充電に利用すべく、チャージシェア用スイッチＳＷ１が動作する。発光セルＣｉｊと非発光セルＣｉｊの割合が略１対１であり、均等に近い場合には、ｉ行目の走査電極Yｉについてアドレス放電を行うとき、アドレス電極Ａ１、Ａ２・・Ａｊ−１、Ａｊ、Ａｊ＋１は、アドレスパルスを出力したアドレス電極Ａｊと、アドレスパルスを出力していないアドレス電極Ａｊが混在している状態であり、アドレス電極Ａｊ全体で平均すると全体容量の略１／２程度の電荷を有している状態と考えられる。よって、ｉ行目の走査電極Ｙｉについてアドレス放電を行なった後にアドレスパルス印加電圧を放電するタイミングで、チャージシェア用スイッチＳＷ１を接続動作させて全体を短絡して、次の（ｉ＋１）行目の走査電極Ｙｉ＋１に対するアドレスパルス生成の充電に利用すれば、アドレス電圧Ｖａの略半分程度までの電圧上昇を、チャージシェアによる充電で行���ことができ、前のアドレスパルス生成で発生させた電荷を有効活用することができる。【００７８】  しかしながら、例えばｉ行目の走査電極が全点灯であり、（ｉ＋１）番目の走査電極が全消灯の場合には、ｉ行目のアドレス放電の際に発生した放電セルＣｉｊ内の壁電荷を、単純にチャージシェアしただけでは、次の（ｉ＋１）行目では総ての電荷を接地して捨ててしまうだけであるので、消費電力の低減化を図ることができない。このような現象は、完全な縞模様の表示パターンを表示する場合だけでなく、これに近い状態であれば、程度の差こそあれ発生する。【００７９】  そこで、本実施例に係るプラズマディスプレイ装置においては、このような発光セルと非発光セルの比率が偏っている場合にも消費電力の低減化を図るべく、チャージシェア用端子ＣＳに、電力回収回路２５を接続している。【００８０】  電力回収回路２５は、インダクタＬとキャパシタＣｒを備え、これらが直列接続されたＬＣ直列回路を有して構成されている。かかる電力回収回路２５は、キャパシタＣｒの電圧がアドレスパルスの電圧Ｖａの略半分のＶａ／２に保たれており、これとチャージシェア端子ＣＳとの電位差により、電力回収が行われたり行われなかったりする。つまり、上述の例のように、ｉ行目で放電セルＣｉｊが全点灯の表示パターンであった場合には、出力端子ＯＵＴｊからは総て電位Ｖａが出力され、その後にチャージシェア用のスイッチＳＷ１をオンにして短絡した場合には、チャージシェア用端子ＣＳの電位は略Ｖａとなる。このような場合には、チャージシェア用端子ＣＳとキャパシタＣｒで電位差が生じるので、電荷は回収用のキャパシタＣｒに回収される。このとき、電力回収回路２５のインダクタＬと放電セルＣｉｊの容量性負荷ＣｐとでＬＣ共振が発生し、ＬＣ共振によりキャパシタＣｒに電力が回収されることになる。そして、（ｉ＋１）行目の表示パターンが全消灯の場合には、電力回収回路２５に電力の回収後、電位が中間電位に下がった状態からローレベルへのクランプが行われるので、総ての無効電力が無駄に捨てられることを防ぐことができる。【００８１】  一方、表示パターンの点灯と消灯がバランスしている場合には、チャージシェアでスイッチＳＷ１をオンにして全アドレス電極Ａｊを短絡したときに、チャージシェア用端子ＣＳの電位は略Ｖａ／２となるので、電力回収回路２５の電力回収用キャパシタＣｒとの電位差は生じず、電力回収は行われず、通常のチャージシェアの動作が行われる。【００８２】  このように、インダクタＬとキャパシタＣｒとの直列接続からなるＬＣ直列回路を構成し、これを含む電力回収回路２５をチャージシェア用端子ＣＳに接続し、チャージシェア用のスイッチＳＷ１により電力回収回路２５との接続と非接続状態を制御することにより、種々の表示パターンに対してアドレス期間Ｔａにおける電力低減化を図ることができる。【００８３】  なお、図４においては、電力回収回路２５は、アドレスドライバ２１の外部に設けているが、アドレスドライバ２１の内部に構成するようにしてもよい。本実施例においては、アドレスドライバ２１を省スペース化して構成し、電力回収回路２５のインダクタＬとキャパシタＣｒに大容量の素子を適用���ることが可能なように、電力回収回路２５をアドレスドライバ２１の外に設けた例を挙げて説明しているが、用途に応じて、アドレスドライバ２１内に電力回収回路２５を構成してもよい。【００８４】  また、チャージシェア用のスイッチＳＷ１は、ＭＯＳ（metal Oxide Semiconductor）トランジスタ、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体スイッチング素子が適用されてもよいし、リレー等の他のスイッチング素子が適用されてもよい。【００８５】  高電圧クランプ用スイッチング素子ＳＷ２は、アドレス電極Ａｊを電源端子ＶＤＨから供給されている電源電圧Ｖａにクランプし、ハイレベルの電位をアドレス電極Ａｊに供給するためのスイッチング手段である。【００８６】  低電圧クランプ用スイッチング素子ＳＷ３は、アドレス電極Ａｊを回路グランドに接続して接地電圧０〔Ｖ〕にクランプし、アドレス電極Ａｊにローレベルの電位を供給するためのスイッチング手段である。【００８７】  高電圧クランプ用スイッチング素子ＳＷ２及び低電圧クランプ用スイッチング素子ＳＷ３は、アドレスドライバ２１の出力段を構成する。【００８８】  なお、高電圧クランプ用スイッチング素子ＳＷ２及び低電圧クランプ用スイッチング素子ＳＷ３は、図４においては、バイポーラトランジスタが示されているが、ＭＯＳトランジスタやＩＧＢＴ等の他の半導体スイッチング素子であってもよいし、リレー等の他の種類のスイッチング手段であってもよい。【００８９】  クランプスイッチング素子用レベルシフト回路２３は、高電圧クランプ用スイッチング素子ＳＷ２及び低電圧クランプ用スイッチング素子ＳＷ３を適切に動作させるために、電圧又は電流をゲート又はベースに供給するための調整回路である。プラズマディスプレイ装置は、１００〔Ｖ〕前後又はそれ以上の高電圧で動作させるため、高電圧クランプ用スイッチング素子ＳＷ２及び低電圧クランプ用スイッチング素子ＳＷ３にも高電圧用の素子が用いられる。そして、これらの高電圧用の素子は駆動電圧が高くなるため、クランプスイッチング素子用レベルシフト回路２３は、ゲート動作等を調整すべく設けられている。【００９０】  チャージシェアスイッチ用レベルシフト回路２４は、チャージシェア用スイッチＳＷ１を適切に動作させるための調整用に設けられた回路であり、クランプスイッチング素子用レベルシフト回路２３と同様の機能を有する。【００９１】  次に、図５及び図６を用いて、本実施例に係るプラズマディスプレイ装置の動作について説明する。図５は、図４を簡略化し、１ビット分のアドレスパルス出力回路２２と電力回収回路２５を抽出して示した図である。図５においては、高電圧クランプ用スイッチング素子ＳＷ２及び低電圧クランプ用スイッチング素子ＳＷ３も、簡略化してスイッチ記号でスイッチＳＷ２、ＳＷ３として示している。以後、呼称を簡略化して、高電圧クランプ用スイッチング素子ＳＷ２はスイッチＳＷ２、低電圧クランプ用スイッチング素子ＳＷ３はスイッチＳＷ３と呼ぶこととする。また、レベルシフト回路２３、２４は、図５においては省略されている。逆に、制御駆動回路５０内のオン時間制御回路が、図５において示されている。【００９２】  また、図６は、アドレス電極Ａｊに印加されるアドレスパルスの波形の一例を示した図である。図６（ａ）は、アドレスパルスの立ち上がりと立ち下がりの状態を示した電圧波形の例を示した図である。図６（ｂ）は、アドレスパルスの立ち下がり時の電圧波形の一例を示した図である。【００９３】  かかる図５に示した構成を有するプラズマディスプレイ装置において、アドレス期間Ｔａにおけるアドレス電極へのアドレスパルスの印加の動作を考える。まず、スイッチＳＷ１、ＳＷ２、ＳＷ３が総てオフの状態でスイッチＳＷ２をオンとすると、ハイレベルの電位のアドレスパルスＶａがアドレス電極Ａｊに供給される。図６においては、時刻ｔ０〜ｔ１においては、ハイレベルの電位Ｖａにクランプされてアドレスパルスが出力されている。【００９４】  次いで、スイッチＳＷ２をオフとし、チャージシェア用のスイッチＳＷ１をオンとすると、アドレス電極Ａｊが電力回収回路２５に接続される。ここで、チャージシェア用端子ＣＳとキャパシタＣｒの電位に差があれば、インダクタＬと容量性負荷ＣｐとのＬＣ共振が発生し、ＬＣ共振によりアドレス電極Ａｊに残存した電荷が電力回収用のキャパシタＣｒに蓄えられて回収される。図６においては、時刻ｔ１においてチャージシェア及び電力回収の動作が開始し、ＬＣ共振によりアドレス電極Ａｊに印加される電圧が減少している。【００９５】  次いで、スイッチＳＷ１をオフとすると、ＬＣ共振が停止する。図６においては、２つのＬＣ共振波形に対応して、時刻ｔ２でスイッチＳＷ１をオフとした場合と、時刻ｔ３でスイッチＳＷ１をオフとした場合が示されている。このように、スイッチＳＷ１をオンとしてアドレス電極Ａｊと電力回収回路２５とを接続状態とするオン時間は、ＬＣ共振の波形に応じて、可変とすることができる。チャージシェア用のスイッチＳＷ１のオン時間は、例えば、駆動制御回路５０内に設けられたオン時間制御回路５４で行うようにしてもよい。オン時間制御回路５４は、スイッチＳＷ１のオン状態が継続する時間を制御する制御手段である。オン時間制御手段５４は、アドレス期間Ｔａにおいて、スキャンを行った走査電極と、次にスキャンを行う走査電極との表示データを比較し、出力段のハイレベルの電位とローレベルの電位が切り換わる比率が大きいときには、スイッチＳＷ１のオン時間が長くなるように制御し、切り換わる比率が小さいときには、スイッチＳＷ１のオン時間が短くなるように制御する。つまり、電荷の移動量に応じて、電荷の移動量が多いときにはスイッチＳＷ１のオン時間が長くなるように制御し、電荷の移動量が少ないときにはスイッチＳＷ１のオン時間が短くなるように制御する。【００９６】  図６（ｂ）は、アドレスパルスのＬＣ共振による立ち下がりの電圧波形の一例を示した図である。図６（ｂ）において、スイッチＳＷ１のオン時間を長く設定したために、ＬＣ共振が振動を開始して最小電圧Ｖ１となった後、電圧が上昇してしまい、電圧Ｖ３となっている。このような状態となると、電力回収回路２５に蓄えられた電荷をアドレス電極Ａｊに供給して省電力化を図っても、最小電圧Ｖ１からやや上昇した電圧Ｖ３からローレベルの電位へのクランプを行うので、効率が低下してしまう。なるべく、スイ���チＳＷ１をオフとする時間は、ＬＣ共振が最小電圧Ｖ１となるタイミングであることが好ましい。【００９７】  よって、オン時間制御回路５４は、図６（ａ）に示した破線の状態にならないように、アドレスパルスの供給電位のスイッチング切り換え割合に応じて、スイッチＳＷ１のオン時間が最適となるように変化させる制御を行う。【００９８】  なお、アドレスパルス出力回路２２の出力段のハイレベルの電位とローレベルの電位のスイッチング切り換え比率が高くても、図１７（ａ）に示したような千鳥模様の場合のように、チャージシェアに要する時間が短くてよい場合があるが、この場合には、チャージシェア用端子ＣＳと電力回収回路２５のキャパシタＣｒとの電位差が無く、電力回収回路２５が実質的に動作しないので、スイッチＳＷ１のオン時間を長く設定しても、問題は生じない。【００９９】  時刻ｔ２又はｔ３でスイッチＳＷ１をオフとした後は、スイッチＳＷ３をオンとし、ローレベルの電位をアドレス電極Ａｊに供給してアドレス電極Ａｊをローレベルの電位にクランプする。ローレベルの電位は、例えば、接地電位０〔Ｖ〕であってもよい。表示データの点灯と非点灯の比率が均等でなくいずれかに偏っている場合であっても、電力回収回路２５で、アドレス電極Ａｊの電位がＶａから中間電位Ｖ１に低下するまで電力の回収を行い、それからローレベルにクランプしているので、電力消費を低減化することができる。【０１００】  次いで、アドレスパルスをハイレベルの電位に切り換える場合には、スイッチＳＷ１をまずオフからオンに切り換える。これにより、電力回収回路２５のキャパシタＣｒに蓄えられた電力が、アドレス電極Ａｊに印加される。その際、電力回収回路２５のインダクタＬとアドレス電極Ａｊの容量性負荷ＣｐとのＬＣ共振で、アドレス電極Ａｊに電荷が移動する。図６においては、時刻ｔ４〜ｔ５においてスイッチＳＷ１がオンとされ、ＬＣ共振によりアドレス電極Ａｊの電位が上昇している。【０１０１】  次いで、スイッチＳＷ１をオフとし、次いでスイッチＳＷ２をオンとし、出力段からアドレス電極Ａｊにハイレベルの電位を供給することにより、アドレス電極Ａｊをハイレベルの電圧Ｖａにクランプする。図６においては、時刻ｔ５でハイレベルの電位Ｖａにクランプされている。この場合においても、図６（ｂ）において説明したように、ＬＣ共振によるアドレス電極Ａｊの電位の上昇が最高電位Ｖ２となったタイミングでチャージシェア用のスイッチＳＷ１をオフにし、回収した電力を最も効率的に使用するような制御を行うことが好ましい。オン時間制御回路５４の具体的な制御内容は、図６（ｂ）における説明内容と同様であるので、その説明を省略する。【０１０２】  次に、図７を用いて、図５のアドレスパルス出力回路２２を、アドレスドライバ２１に組み込んで実現した場合について説明する。図７は、実施例１に係るプラズマディスプレイ装置のアドレスドライバ２１の構成の一例を示した図である。【０１０３】  図７において、アドレス電極Ａ１〜Ａ３に対応して、アドレスパルス出力回路２２を３ビット分備えたアドレスドライバ２１が示されている。アドレスドライバ２１は、もっと多くのアドレスパルス出力回路２２を備えるが��図７においては、３ビット分のアドレスパルス出力回路２２のみを例として示す。アドレスドライバ２１内には、出力段を構成するスイッチＳＷ２、ＳＷ３と、チャージシェア用のスイッチＳＷ１が備えられている。アドレスドライバ２１の出力段のスイッチＳＷ２、ＳＷ３は、ＭＯＳトランジスタで構成されている。スイッチＳＷ１も、スイッチＳＷ２、ＳＷ３と同様にＭＯＳトランジスタで構成されてもよいし、他のスイッチ手段で構成されてもよい。また、アドレスドライバのチャージシェア用端子ＣＳには、電力回収回路２５が接続されている。更に、スイッチＳＷ１のオン時間を制御するオン時間制御回路５４がアドレスドライバ２１の外部に設けられている。【０１０４】  かかる構成のプラズマディスプレイ装置において、全ラインが点灯、消灯、点灯と縞模様になった、図１７（ｂ）で説明した表示パターンに対応したアドレス放電を行う場合について考える。図７において、ハイレベルの電位Ｖａを供給するスイッチＳＷ２を総てオンからオフとすると、アドレス電極Ａ１〜Ａ３には電荷が蓄えられ、その電位は総てＶａである。次いで、スイッチＳＷ１を総てオンとし、アドレス電極Ａ１〜Ａ３を電力回収回路２５に総て並列に接続した状態とすると、チャージシェア用端子ＣＳの電位はＶａとなる。電力回収回路２５のキャパシタＣｒの電位は略Ｖａ／２で電位差があるので、インダクタＬとアドレス電極Ａ１〜Ａ３の容量性負荷ＣｐとのＬＣ共振によりキャパシタＣｒに向かって電流が流れる。【０１０５】  次いで、スイッチＳＷ１をオフとし、アドレス電極Ａｊと電力回収回路２５を非接続状態とする。このとき、スイッチＳＷ１のオン時間の長さ、つまりスイッチＳＷ１をオフとするタイミングは、オン時間制御回路５４により制御されてよく、上述のように、出力段のハイレベルとローレベルの電位のスイッチング切り換え比率に応じて、制御してよい。この場合は、３個の出力段が総てオン、オフが切り換わるスイッチングパターンであるので、オン時間は長く設定してよい。【０１０６】  次いで、スイッチＳＷ３を総てオンとしてアドレス電極Ａｊをローレベルの電位、例えば接地電位にクランプする。これにより、総て非点灯の表示パターンとなる。【０１０７】  次いで、スイッチＳＷ１を総てオンとすると、アドレス電極Ａｊと電力回収回路２５とが接続状態となる。今度はチャージシェア用端子ＣＳの電位が接地電位となるので、略Ｖａ／２のキャパシタＣｒと電位差が生じ、インダクタＬとアドレス電極Ａｊの容量性負荷ＣｐとのＬＣ共振により、インダクタＬに電流ＩＬが流れ、アドレス電極Ａｊに電流が流れ込み、アドレス電極Ａｊの電位が徐々に上昇する。【０１０８】  次いで、電流ＩＬを流し切る前にスイッチＳＷ１をオンからオフに切り換え、次いでスイッチＳＷ２をオフからオンに切り換えることにより、最も効率の良いタイミングでスイッチング切り換えを行い、電力低減を図ることができる。スイッチＳＷ１のオン時間は、オン時間制御回路５４により制御されてよい。【０１０９】  図８は、図７に示したアドレスドライバ２１のスイッチングのタイミングの一例を示した図である。アドレス電極Ａｊの電位をハイレベルからローレベルに切り換える場合、スイ��チＳＷ１をまず時刻ｔ１でオンとすると、少し遅れて時刻ｔ２でインダクタＬを電流ＩＬが流れ始める。そして、インダクタＬを流れる電流ＩＬを流しきる前に、時刻ｔ３でスイッチＳＷ１をオフに切り換え、次いですぐスイッチＳＷ２をオンとすると、電流ＩＬを流しきったタイミングでスイッチＳＷ２をオンとすることができ、最も電力を低減化できるタイミングでスイッチングを行うことができる。【０１１０】  例えば、このようなタイミングとなるように、オン時間制御回路５４は、スイッチＳＷ１のオン時間を制御することが好ましい。【０１１１】  このように、実施例１に係るプラズマディスプレイ装置によれば、表示パターンの発光と非発光のバランスが悪い場合であっても、電力回収回路２５を用いて、電力効率を高めることができる。そして、バランスが良いときには電力回収回路２５が実質的に使用されず、発光と非発光のバランスの度合いに応じて電力回収回路２５を活用することができ、どのような表示パターンに対しても、電力効率を高めることができる。【０１１２】  なお、オン時間制御回路５４は、駆動制御回路５０内に設けられている例を挙げて説明したが、例えば、アドレスドライバ２１内に備えられたロジック回路内に設けられてもよい。アドレスドライバ２１内のロジック回路では、画像信号処理ＬＳＩが変換した光の三原色のＲ、Ｇ、Ｂの画素データをシリアルデータで受信し、パラレルデータに変換して画像データに戻す動作を行うため、この段階で表示データを検出するようにしてもよい。【０１１３】  次に、図９を用いて、電力回収回路２５ａの設置例について説明する。図９は、電力回収回路２５を各アドレスドライバ２１に対応させて配置した一例を示した図である。【０１１４】  図９において、アドレス駆動回路２０内に、アドレスドライバ２１が複数個配置され、そのうちの３個が示されている。各アドレスドライバ２１は、複数ビットのアドレス電極Ａｊを駆動する。ここでは、各アドレスドライバ２１に対応させて、アドレス電極群ＡＧ１、ＡＧ２、ＡＧ３・・として複数のアドレス電極Ａｊをまとめて１つのアドレス電極群ＡＧとして示している。【０１１５】  各アドレスドライバ２１には、各々１対１で対応して電力回収回路２５が設置されている。そして、各電力回収回路２５同士及びアドレスドライバ２１同士は、並列的に接続されている。このように、電力回収回路２５は、各アドレスドライバ２１に対応して１個ずつ設け、これらを並列に接続するようにしてもよい。これにより、電力回収の効果を、各アドレスドライバ２１近い位置で確実に発揮できるとともに、アドレス駆動回路２０全体の統一性を持たせることができる。【０１１６】  図１０は、図９とは異なる電力回収回路２５の設置方法の一例を示した図である。図１０において、電力回収回路２５は、各アドレスドライバ２１に対応して１対１で設けられている点では、図９に係る設置方法と同様であるが、図１０においては、各電力回収回路２５同士の接続を行っていない。これにより、完全に各アドレスドライバ２１に対応した電力回収を行うことができ、各電力回収回路２５の能力を、接続抵抗等の影響なく効果的に発揮させることができ、電力回収時の電力ロスも低減させることができる。【０１１７】  このように、電力回収回路２５は、電気的接続も含めて各アドレスドライバ２１に完全に１対１に対応させて設置させるようにしてもよい。【０１１８】  図１１は、図９及び図１０とは異なる電力回収回路２５の設置方法の一例を示した図である。図１１において、各アドレスドライバ２１のチャージシェア用端子ＣＳは並列に接続され、複数のアドレスドライバ２１に１個の電力回収回路２５が設置されている。このように、個別対応ではなく、複数のアドレスドライバ２１に対して１つの電力回収回路２５を設けるようにしてもよい。電力回収回路２５の能力が十分に大きい場合には、このような構成としてもよい。これにより、多数のアドレス電極Ａｊを対象として、チャージシェアにより電荷の配分を行うことができ、広い範囲の表示パターンの不均衡に対応することができる。【０１１９】  なお、電力回収回路２５は、アドレスドライバ２１の水平方向の全体について共通に１つの電力回収回路２５を設置してもよいし、例えばアドレスドライバ２１を２〜２０個程度の小グループに分けて、各グループに電力回収回路２５を共通に１つずつ設けるようにしてもよい。【０１２０】  図９乃至図１１において説明したように、電力回収回路２５の設置個数は、アドレスドライバ２１との関係で、種々の態様とすることができる。また、電力回収回路２５は、アドレス駆動回路２０内に設けられることが好ましいが、これに限定される訳ではなく、アドレスドライバ２１との配線を適切に行うことができれば、どの位置に設けられてもよい。
【実施例２】
【０１２１】  図１２は、本発明を適用した実施例２に係るプラズマディスプレイ装置の概略構成を示した図である。実施例２に係るプラズマディスプレイ装置は、全体構成については、実施例１の図１に係るプラズマディスプレイ装置から、オン時間制御回路５４を不要とした点を除いては、図１に係るプラズマディスプレイ装置と同様である。また、パネル構成についても、実施例１の図２に係るプラズマディスプレイパネル１０と同様である。更に、１サブフィールドの構成についても、実施例１の図３に係るサブフィールド構成と同様であるので、これらの点については、その説明を省略する。【０１２２】  実施例２に係るプラズマディスプレイ装置は、実施例１に係るプラズマディスプレイ装置とは、アドレスパルス出力回路２２ａのチャージシェア用のスイッチＳＷ１１、ＳＷ１２が２個設けられている点と、電力回収回路２５ａのインダクタＬ１、Ｌ２が２個設けられている点と、スイッチＳＷ１１とインダクタＬ１との間及びスイッチＳＷ１２とインダクタＬ２との間にダイオードＤ１、Ｄ２が挿入接続されている点で異なっている。また、オン時間制御回路５４が無くなった点においても、実施例１の図５に係るプラズマディスプレイ装置とは異なっている。【０１２３】  図１２において、実施例２に係るプラズマディスプレイ装置は、アドレスドライバ２１ａ内に備えられたアドレスパルス出力回路２２ａが、アドレス電極Ａｊに対応して１ビットずつ設けられている。アドレスパルス出力回路２２ａ内の出力段は、アドレス電極Ａｊにハイレベルの電位を供給するスイッチＳＷ２と、アドレス電極Ａｊにローレベルの電位を供給するスイッチＳＷ３とからなり、この点は実施例１に係るアドレスパルス出力回路２２と同様である。【０１２４】  実施例２に係るアドレスパルス出力回路２２ａにおいては、第１のスイッチＳＷ１１の一端と、第２のスイッチＳＷ１２に一端がアドレス電極Ａｊに並列に接続されている。第１のスイッチＳＷ１１は、アドレスドライバ２１ａ内の第１の分岐路Ｂ１内に設けられ、第２のスイッチＳＷ１２は、アドレスドライバ２１ａ内の第２の分岐路Ｂ２内に設けられている。第１のスイッチＳＷ１１の他端には、第１のダイオードＤ１のカソード側が接続されている。第１のダイオードのアノード側は、第１のインダクタＬ１に接続されている。第１のインダクタＬ１は、電力回収用のキャパシタＣｒに接続されている。【０１２５】  同様に、第２のスイッチＳＷ１２のアドレス電極Ａｊと接続されている反対側の他端には、第２のダイオードＤ２のアノード側が接続され、第２のダイオードＳ２のカソード側は、第２のインダクタＬ２に接続されている。第２のインダクタＬ２は、電力回収用のキャパシタＣｒに接続されている。第１のインダクタＬ１と第２のインダクタＬ２は、キャパシタＣｒに並列に接続されていることになる。【０１２６】  このように、実施例２に係るプラズマディスプレイ装置においては、第１のスイッチＳＷ１１を含む第１の分岐路Ｂ１と、第２のスイッチＳＷ１２を含む第２の分岐路Ｂ２とをアドレスドライバ２１ａ内に設け、アドレスパルス出力時の立ち上がりと立ち下がりの電流の経路を異ならせている。つまり、アドレスパルスの立ち上がり時には、電力回収用キャパシタＣｒから第１のインダクタＬ１、第１のダイオードＤ１及び第１のスイッチＳＷ１１を経由してアドレス電極ＡｊにＬＣ共振による電圧供給がなされる。同様に、アドレスパルスの立ち下がり時には、アドレス電極Ａｊに残存する電荷が、第２のスイッチＳＷ１２を経て、第２のダイオードＤ２、第２のインダクタＬ２を経由してキャパシタＣｒに電力回収される。【０１２７】  このように、アドレスパルスの立ち上がり時と、立ち下がり時の電力回収回路２５ａとアドレス電極Ａｊとの間の経路を第１の分岐路Ｂ１と第２の分岐路Ｂ２とに分けて、逆流防止用の第１のダイオードＤ１と第２のダイオードＤ２を各々第１の分岐路Ｂ１内と第２の分岐路Ｂ２内に設けることにより、ＬＣ共振による振動の発生を防止することができる。つまり、実施例１に係るプラズマディスプレイ装置においては、ＬＣ共振の振動を防ぐために、ハイレベルの電位とローレベルの電位のスイッチング切り換え比率に応じて、チャージシェア用のスイッチＳＷ１のオン時間を適切に制御する必要があったが、実施例２に係るプラズマディスプレイ装置においては、ＬＣ共振の経路を分けて逆流防止用のダイオードＤ１、Ｄ２を設けることにより、そのような複雑な制御を不要とすることができる。【０１２８】  次に、実施例２に係るプラズマディスプレイ装置の動作を、引き続き図１２を用いて、より具体的に説明する。図１２において、スイッチＳＷ２がオンになると、アドレス電極Ａｊには、ハイレベルの電圧Ｖａが供給される。【０１２９】  次いで、スイッチＳＷ２をオフとし、第２のスイッチＳＷ１２をオンに切り換えると、アドレス電極Ａｊは、電力回収回路２５ａの第２のインダクタＬ２に接続される。すると、チャージシェア立ち下がり用端子ＣＳＤの電位はＶａとなり、電力回収用キャパシタＣｒの電位Ｖａ／２と電位差が生じるので、第２のインダクタＬ２とアドレス電極Ａｊの容量性負荷ＣｐとでＬＣ共振が発生し、アドレス電極Ａｊから電力回収回路２５ａに順方向に接続された第２のダイオードＤ２を経て電流が流れ、電力回収用キャパシタＣｒに電力回収がなされる。このとき、逆流防止用の第２のダイオードＤ２が存在するため、電流はアドレス電極ＡｊからキャパシタＣｒの向きにしか流れず、ＬＣ共振による振動は発生しない。【０１３０】  次いで、第２のスイッチＳＷ１２をオフにし、出力段のローレベル電位供給側のスイッチＳＷ３をオンとしてアドレス電極Ａｊをローレベル電圧の接地電位にクランプする。このとき、第２のスイッチＳＷ１２をオフとするタイミングは、最大負荷の時間に合わせておけばよい。【０１３１】  図１３は、第２のスイッチＳＷ１２のオン時間の設定方法を説明するための図である。図１３において、アドレスパルスの立ち下がり時の電圧波形の一例が示されている。実施例２に係るプラズマディスプレイ装置においては、図１３の破線に示すようなＬＣ共振の電圧最小値から電圧が上昇するような振動現象が無く、実線に示すような減少のみの波形となる。よって、第２のスイッチＳＷ１２のオン時間を、最大負荷の場合に対応できる時間の長さに設定しておけば、総ての表示パターンにおいて、図１３の実線に示す振動の無い電��波形とすることができる。これにより、実施例１において説明したオン時間制御を不要とすることができ、プラズマディスプレイ装置を簡素に構成しつつ電力低減化を図ることができる。【０１３２】  図１２に戻る。スイッチＳＷ３をオンとしてアドレス電極Ａｊを接地電位にクランプした後に、アドレス電極Ａｊにハイレベルの電圧Ｖａを印加する場合には、スイッチＳＷ３をオフとし、次いで、第１のスイッチＳＷ１１をオンに切り換える。第１のスイッチＳＷ１１をオンとすると、アドレス電極Ａｊと電力回収回路２５ａとが接続される。ここで、チャージシェア立ち上がり用端子ＣＳＵの電位は接地電位であり、電力回収回路２５ａのキャパシタＣｒの電位Ｖａ／２とは電位差があるので、第１のインダクタＬ１とアドレス電極Ａｊの容量性負荷ＣｐとでＬＣ共振が発生する。そして、第１のインダクタＬ１からアドレス電極Ａｊに順方向に接続されている第１のダイオードＤ１を経て、ＬＣ共振により電圧がアドレス電極Ａｊに供給される。【０１３３】  次いで、第１のスイッチＳＷ１１がオフとされるが、このときの第１のスイッチＳＷ１１をオフとするタイミングは、第１のスイッチＳＷ１１のオン時間を最大負荷に合わせて設定しておけばよく、特に表示パターンに合わせてオン時間を変更する制御を行わなくてもよい。アドレスパルスの立ち上がり時においても、逆流防止用の第１のダイオードＤ１により、ＬＣ共振の振動で電流がアドレス電極Ａｊ側から第１のインダクタＬ１に向かって流れることを防止できるからである。【０１３４】  次いで、スイッチＳＷ２をオンとし、ハイレベルの電圧Ｖａをアドレス電極Ａｊに供給することにより、アドレス電極Ａｊの電位はハイレベル電圧Ｖａにクランプされる。以下、同様のプロセスにより、電力効率化を図りつつ、アドレス放電を行うことができる。【０１３５】  なお、図１２において、電力回収回路２５ａの第１のインダクタＬ１と第２のインダクタＬ２は、同じ特性のインダクタＬ１、Ｌ２を用いてもよいし、異なる特性のインダクタＬ１、Ｌ２を用いるようにしてもよい。例えば、アドレスパルスの立ち上がり時間は短くし、立ち上がり時間は長くしたいような場合がある。つまり、アドレスパルスの立ち下がり時間が短く急峻な波形であると、アドレスパルスの印加により次のアドレスパルスの印加時に、スキャンパルス等に変動を与える場合がある。このような場合には、アドレスパルスの立ち下がり時間が長くなるように、立ち下がり用の第２の経路Ｂ２に接続された第２のインダクタＬ２のインダクタンスを大きくし、立ち上がり用の第１の経路Ｂ１に接続された第１のインダクタＬ１のインダクタンスは通常の大きさとするようにしてもよい。【０１３６】  また、図１２において、第１のダイオードＤ１と第２のダイオードＤ２が備えられている例を挙げて説明したが、例えば、ＬＣ共振の立ち上がり時間と立ち下がりの特性を異ならせればよく、逆流防止を考慮する必要がないプラズマディスプレイ装置の場合には、第１のダイオードＤ１と第２のダイオードＤ２を設けず、第１のスイッチＳＷ１１と第１のインダクタＬ１同士及び第２のスイッチＳＷ１２と第２のインダクタＬ２同士を直接接続する構成としてもよい。【０１３７���  更に、図１２においては、第１のスイッチＳＷ１１と第１のインダクタＬ１との間に第１のダイオードＤ１が挿入接続され、第２のスイッチＳＷ１２と第２のインダクタＬ２との間に第２のダイオードＤ２が挿入接続されている例を挙げて説明したが、第１のスイッチＳＷ１１と第１のダイオードＤ１の位置及び第２のスイッチＳＷ１２と第２のダイオードＳＷ１２の位置は、逆であってもよい。ダイオードＤ１、Ｄ２がアドレス電極Ａｊ側に接続され、スイッチＳＷ１１、ＳＷ１２がインダクタＬ１、Ｌ２側に接続されていても、電気的な接続関係は変わらないので、第１のスイッチＳＷ１１及び第１のダイオードＤ１がアドレスドライバＤ１内の第１の分岐路Ｂ１内に設けられ、第２のスイッチＳＷ１２及び第２のダイオードＤ２がアドレスドライバＤ２内の第２の分岐路Ｂ２内に設けられている限り、両者の配置順序はいずれであってもよい。【０１３８】  また、図１２においては、第１のダイオードＤ１及び第２のダイオードＤ２は、１ビットのアドレスパルス出力回路２２ａに１個ずつ設けられているが、これを複数のアドレスパルス出力回路２２ａに１個共通に設けるようにしてもよい。これにより、アドレスドライバ２１ａの省スペース化とコストを低減を図ることができる。【０１３９】  図１４は、図１２に示した１ビットのアドレスパルス出力回路２２ａを、アドレスドライバ２２ａ内に複数設けた例を示した図である。図１４において、アドレスドライバ２１ａ内に、アドレス電極Ａ１〜Ａ３を駆動するためのアドレスパルス出力回路２２ａが３ビット分設けられている。実際のアドレスドライバ２１ａでは、数１００個のアドレスパルス出力回路２２ａが備えられるが、紙面の都合で図１４においては、３ビット分のアドレスパルス出力回路２２ａを示している。【０１４０】  各々のアドレスパルス出力回路２２ａが、スイッチＳＷ２及びスイッチＳＷ３からなる出力段を備え、アドレス電極Ａｊに並列に接続された第１の分岐路Ｂ１と第２の分岐路Ｂ２を備えている。第１の分岐路Ｂ１には、アドレス電極Ａｊと電力回収回路２５ａとの接続又は非接続を切り換えるための第１のスイッチＳＷ１１と、アドレス電極Ａｊ側がカソードの第１のダイオードＤ１が備えられている。同様に、第２の分岐路Ｂ２には、アドレス電極Ａｊと電力回収回路２５ａとの接続又は非接続を切り換えるための第２のスイッチＳＷ１１と、アドレス電極Ａｊ側がアノードの第１のダイオードが備えられている。各アドレスパルス出力回路２２ａの第１のダイオードＤ１のアノードは、チャージシェア立ち上がり用端子ＣＳＵに共通に並列に接続されている。また、各アドレスパルス出力回路２２ａの第２のダイオードＤ２のカソードは、チャージシェア立ち下がり用端子ＣＳＤに共通に並列接続されている。電力回収回路２５ａは、チャージシェア立ち上がり用端子ＣＳＵには第１のインダクタＬ１が接続され、チャージシェア立ち下がり用端子ＣＳＤには第２のインダクタＬ２が接続され、第１のインダクタＬ１及び第２のインダクタＬ２は電力回収用のキャパシタＣｒに共通に並列接続されている。【０１４１】  このように、アドレスドライバ２１ａ内の各ビット毎に設けられたアドレスパルス出力回路２２ａを、アドレスドライバ２１ａの外部に設けられた電力回収回路２５ａに、アドレスパルス立ち上がり用と立ち下がり用の経路同士で分けて並列接続することにより、アドレスドライバ２１ａの省電力化を図ることができる。また、アドレスドライバ２１ａ全体としてもオン時間制御回路５４を設ける必要が無いので、第１のスイッチＳＷ１１及び第２のスイッチＳＷ１２の複雑なオン時間の制御を必要とせず、設計を簡素化しつつ電力効率化を図ることができる。【０１４２】  なお、図１４においては、各ビットのアドレスパルス出力回路２２ａ内にダイオードＤ１、Ｄ２が設けられている例を挙げて説明したが、例えば、ダイオードＤ１、Ｄ２をチャージシェア立ち上がり用端子ＣＳＵ及びチャージシェア立ち下がり用端子ＣＳＤの付近に共通に１個ずつ設けるような構成としてもよい。ダイオードＤ１、Ｄ２の数を大幅に削減することができるので、低コスト化を図ることができる。また、この場合、ダイオードＤ１、Ｄ２をアドレスドライバ２１ａの外側に設け、電力回収回路２５ａの一部として構成するようにしてもよい。更に、電力回収回路２５ａを、アドレスドライバ２１ａ内に組み込んで構成することも可能な点は、実施例１における説明と同様であり、第１の分岐路Ｂ１及び第２の分岐路Ｂ２内のスイッチＳＷ１１、ＳＷ１２とダイオードＤ１、Ｄ２の配置の変更も、図１２で説明した通り可能である。【０１４３】  図１５は、実施例２に係るプラズマディスプレイ装置のアドレスパルスの電圧波形の一例について示した図である。【０１４４】  図１５（ａ）は、アドレスパルスの立ち上がりと立ち下がりが同じ位相の場合の電圧波形の一例を示した図である。図１５（ａ）において、隣接するビットのアドレス電極Ａｊ、Ａｊ＋１に印加されるアドレスパルスの電圧波形の例が、立ち下がりと立ち上がりの波形が両方重ねて示されている。図１５（ａ）においては、アドレスパルスの立ち上がりと立ち下がりの位相が共通しているため、立ち上がり時及び立ち下がり時において、立ち上がり波形を印加するアドレス電極Ａｊと立ち下がり波形を印加するアドレス電極Ａｊが同時に接続され、２倍の容量に対してチャージシェアを行うような形となってしまう。【０１４５】  一方、図１５（ｂ）は、アドレスパルスの立ち上がり時と立ち下がり時の位相を異ならせた場合の電圧波形を示した図である。図１５（ｂ）において、アドレスパルスの立ち上がり時と立ち下がり時の位相をずらすことにより、電力回収回路２５ａに立ち上がり時のタイミングと立ち下がり時のタイミングのアドレス電極Ａｊを分けて接続することが可能となる。これにより、チャージシェアが立ち上がりパルスを印加するアドレス電極Ａｊと、立ち下がりパルスを印加するアドレス電極Ａｊで分けて行われることになり、チャージシェア対象のアドレス電極Ａｊの容量を各々減らすことができるので、電力効率を更に向上させることができる。【０１４６】  また、電力回収回路２５ａの設置個数と位置については、実施例１の図９乃至図１１において説明した内容をそのまま適用することができる。つまり、複数のアドレスドライバ２１ａの各々に対応させて１対１で設けてもよいし、複数のアドレスドライバ２１ａに対して、１つ設け��構成としてもよい。これらの場合、各々のアドレスドライバ２１ａにチャージシェア立ち上がり用端子ＣＳＵ及びチャージシェア立ち下がり用端子ＣＳＤの２つを設け、各々に電力回収回路２５ａの第１のインダクタＬ１と第２のインダクタＬ２を各々接続し、電力回収回路２５ａの個数が増加するにつれて、ライン毎に電力回収回路２５ａの第１のインダクタＬ１と第２のインダクタＬ２を接続して構成すればよい。【０１４７】  以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができ、実施例１と実施例２を組み合わせることも可能である。
【産業上の利用可能性】
【０１４８】  本発明は、プラズマディスプレイパネルに画像を表示するプラズマディスプレイ装置に適用可能である。
【図１】
0005432158.tif 000002
【図２】
0005432158.tif 000003
【図３】
0005432158.tif 000004
【図４】
0005432158.tif 000005
【図５】
0005432158.tif 000006
【図６】
0005432158.tif 000007
【図７】
0005432158.tif 000008
【図８】
0005432158.tif 000009
【図９】
0005432158.tif 000010
【図１０】
0005432158.tif 000011
【図１１】
0005432158.tif 000012
【図１２】
0005432158.tif 000013
【図１３】
0005432158.tif 000014
【図１４】
0005432158.tif 000015
【図１５】
0005432158.tif 000016
【図１６】
0005432158.tif 000017
【図１７】
0005432158.tif 000018