(57)【特許請求の範囲】
【請求項１】
高周波ライン用のＥＳＤ保護回路と前記ＥＳＤ保護回路に導通する第１及び第２の入出力電極とが形成された半導体基板と、
前記第１の入出力電極と第１の端子電極に導通する柱状の第１のポスト電極と、前記第２の入出力電極と第２の端子電極に導通する柱状の第２のポスト電極と、を備えた再配線層と、を有し、
前記第１及び第２のポスト電極の中心間距離が前記第１及び第２の入出力電極の中心間距離よりも大きい、ＥＳＤ保護デバイス。
【請求項２】
前記第１のポスト電極と前記第２のポスト電極との間の最短距離が前記第１及び第２の入出力電極の中心間距離よりも大きい、請求項１に記載のＥＳＤ保護デバイス。
【請求項３】
前記再配線層は、内層に形成された第１及び第２の面内配線と、この第１及び第２の面内配線と前記第１及び第２の入出力電極とをそれぞれつなぐ第１及び第２の層間配線とを備え、前記第１のポスト電極は前記第１の面内配線と前記第１の端子電極との間をつなぎ、前記第２のポスト電極は前記第２の面内配線と前記第２の端子電極との間をつなぐ、請求項１又は２に記載のＥＳＤ保護デバイス。
【請求項４】
前記第１及び第２のポスト電極の、中心軸に直交する面での断面積は前記入出力電極側より前記端子電極側が大きい、請求項３に記載のＥＳＤ保護デバイス。
【請求項５】
前記第１及び第２のポスト電極の前記断面積は、前記入出力電極から前記端子電極に向かって連続的又は段階的に大きくなる形状を備える、請求項４に記載のＥＳＤ保護デバイス。
【請求項６】
前記半導体基板の第１の側面と、この第１の側面に隣接する第３・第４の側面とで構成される二つの角部の近傍の再配線層上に、第１の信号ラインに接続される第１の端子電極及び第２の信号ラインに接続される第２の端子電極をそれぞれ備え、
前記半導体基板の前記第１の側面に対向する第２の側面と、この第２の側面に隣接する第３・第４の側面とで構成される二つの角部の近傍の再配線層上に、電源ラインに接続される第３の端子電極及びグランドラインに接続される第４の端子電極をそれぞれ備え、
前記ＥＳＤ保護回路が、第１の端子電極と第３の端子電極との間、第１の端子電極と第４の端子電極との間、第２の端子電極と第３の端子電極との間、及び第２の端子電極と第４の端子電極との間にそれぞれ接続されている、請求項１乃至５の何れかに記載のＥＳＤ保護デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ＩＣ等を静電気から保護するＥＳＤ保護デバイスに関し、特に、機能部分がシリコン基板に構成されているＣＳＰ型のＥＳＤ保護デバイスに関するものである。
【背景技術】
【０００２】
移動体通信端末、デジタルカメラ、ノート型ＰＣをはじめとする各種電気機器には、ロジック回路やメモリー回路等を構成する半導体集積回路（ＩＣチップ）が備えられている。このような半導体集積回路は、半導体基板上に形成された微細配線パターンで構成された定電圧駆動回路であるため、一般に、サージのような静電気放電に対しては脆弱である。そこで、このような半導体集積回路を静電気放電から保護するため、ＥＳＤ（Electro-Static-Discharge）保護デバイスが用いられる。【０００３】
ＥＳＤ保護デバイスは、特許文献１〜４に記載されているように、半導体基板にダイオードを含むＥＳＤ保護回路が構成されたものである。ＥＳＤ保護回路におけるダイオードの保護動作は、ダイオードの逆方向電圧印加時のブレイクダウン現象を利用していて、ブレイクダウン電圧が動作電圧になる。【０００４】
特許文献４には、ＥＳＤ保護デバイスを表面実装部品として構成する例が示されている。ここで、図１を用いて特許文献４のＥＳＤ保護デバイスの構成を説明する。図１は特許文献４のＥＳＤ保護デバイスを構成する半導体装置の断面図である。この半導体装置はシリコン基板（半導体基板）１を備えている。シリコン基板１の上面中央部には集積回路が設けられ、上面周辺部には複数の接続パッド２が集積回路に接続されて設けられている。接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコンからなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。【０００５】
絶縁膜３の上面にはポリイミド等の有機樹脂からなる保護膜（絶縁膜）５が設けられている。保護膜５の絶縁膜３の開口部４に対応する部分には開口部６が設けられている。保護膜５の上面の再配線形成領域には凹部７が設けられている。凹部７は開口部６に連通されている。【０００６】
両開口部４、６を介して露出された接続パッド２の上面から保護膜５の凹部７内の上面の所定の箇所にかけて下地金属層８ａおよび該下地金属層８ａ上に設けられた上層金属層８ｂからなる再配線８が設けられている。【０００７】
再配線８の接続パッド部上面には柱状電極１０が設けられている。再配線８を含む保護膜５の上面には封止膜１１がその上面が柱状電極１０の上面と面一となるように設けられている。柱状電極１０の上面には半田ボール１２が設けられている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平４−１４６６６０号公報
【特許文献２】特開２００１−２４４４１８号公報
【特許文献３】特開２００７−０１３０３１号公報
【特許文献４】特開２００４−１５８７５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、このようなＥＳＤ保護デバイスを高周波回路中に設けた場合に、ダイオードの寄生容量の影響を受けるという問題があった。すなわち、ＥＳＤデバイスが信号線路に挿入されることにより、ダイオードの寄生容量の影響でインピーダンスがずれてしまい、その結果、信号のロスが生じることがある。特に高周波回路に用いられるＥＳＤ保護デバイスには、接続される信号線路や保護対象である集積回路の高周波特性を低下させないため、寄生容量の小さいことが要求される。【００１０】
しかし、図１に示されるような従来のＥＳＤ保護デバイスにおいてはダイオードの寄生容量以外に、電極間に構造上の寄生容量が生じて、ＥＳＤ保護デバイス自体の容量の増加を招いてしまうことがある。【００１１】
本発明は、ダイオードの寄生容量による影響を軽減して回路特性の劣化を抑制したＥＳＤ保護デバイスを提供することを目的としている。
【課題を解決するための手段】
【００１２】
本発明のＥＳＤ保護デバイスは、高周波ライン用のＥＳＤ保護回路と前記ＥＳＤ保護回路に導通する第１及び第２の入出力電極とが形成された半導体基板と、
前記第１の入出力電極と第１の端子電極に導通する柱状の第１のポスト電極と、前記第２の入出力電極と第２の端子電極に導通する柱状の第２のポスト電極と、を備えた再配線層と、を有し、
前記第１及び第２のポスト電極の中心間距離が前記第１及び第２の入出力電極の中心間距離よりも大きい構造とする。
【００１３】
例えば、前記第１のポスト電極と前記第２のポスト電極との間の最短距離が前記第１及び第２の入出力電極の中心間距離よりも大きい。【００１４】
また、前記再配線層は、内層に形成された第１及び第２の面内配線と、この第１及び第２の面内配線と前記第１及び第２の入出力電極とをそれぞれつなぐ第１及び第２の層間配線とを備え、前記第１のポスト電極は前記第１の面内配線と前記第１の端子電極との間をつなぎ、前記第２のポスト電極は前記第２の面内配線と前記第２の端子電極との間をつなぐ構造とする。【００１５】
前記第１及び第２のポスト電極の、前記中心軸に直交する面での断面積は前記入出力電極側より前記端子電極側が大きいことが好ましい。【００１６】
例えば、前記第１及び第２のポスト電極の前記断面積は、前記入出力電極から前記端子電極に向かって連続的又は段階的に大きくなる形状を備える。【００１７】
また、本発明のＥＳＤ保護デバイスは、例えば前記半導体基板の第１の側面と、この第１の側面に隣接する第３・第４の側面とで構成される二つの角部の近傍の再配線層上に、第１の信号ラインに接続される第１の端子電極及び第２の信号ラインに接続される第２の端子電極をそれぞれ備え、
前記半導体基板の前記第１の側面に対向する第２の側面と、この第２の側面に隣接する第３・第４の側面とで構成される二つの角部の近傍の再配線層上に、電源ラインに接続される第３の端子電極及びグランドラインに接続される第４の端子電極をそれぞれ備え、
前記ＥＳＤ保護回路が、第１の端子電極と第３の端子電極との間、第１の端子電極と第４の端子電極との間、第２の端子電極と第３の端子電極との間、及び第２の端子電極と第４の端子電極との間にそれぞれ接続されている構造とする。
【発明の効果】
【００１８】
本発明によれば、ポスト電極間の浮遊容量を最小限に抑えることができ、寄生容量が小さく高周波特性に優れたＥＳＤ保護デバイスを実現できる。
【図面の簡単な説明】
【００１９】
【図１】図１は特許文献４のＥＳＤ保護デバイスを構成する半導体装置の断面図である。
【図２Ａ】図２Ａは第１の実施形態に係るＥＳＤ保護デバイス１０１の主要部の断面図である。
【図２Ｂ】図２ＢはＥＳＤ保護デバイス１０１の上面図である。
【図３】図３はＥＳＤ保護デバイス１０１の斜視図である。
【図４】図４は図２Ａに示したＥＳＤ保護デバイス１０１と比較例について、ポスト電極の寸法と面内配線のパッドの大きさを表す図である。
【図５】図５は、第１の実施形態に係るＥＳＤ保護デバイス１０１を適用した回路図の例である。
【図６】図６はそれをアンテナ部分に適用した回路図の例である。
【図７Ａ】図７ＡはＥＳＤ保護デバイス１０１と実装先のプリント配線板の構成を示す図である。
【図７Ｂ】図７Ｂはプリント配線板に対するＥＳＤ保護デバイス１０１の実装状態の構成を示す図である。
【図８Ａ】図８Ａは第２の実施形態に係るＥＳＤ保護デバイス１０２の主要部の断面図である。
【図８Ｂ】図８Ｂは第２の実施形態に係るＥＳＤ保護デバイス１０２の実装面側から見た平面図である。
【図９】図９はＥＳＤ保護デバイス１０２の回路図である。
【図１０Ａ】図１０ＡはＥＳＤ保護デバイス１０２と実装先のプリント配線板の構成を示す図である。
【図１０Ｂ】図１０Ｂはプリント配線板に対するＥＳＤ保護デバイス１０２の実装状態の構成を示す図である。
【図１１】図１１は第３の実施形態に係るＥＳＤ保護デバイス１０３の主要部の断面図である。
【発明を実施するための形態】
【００２０】
《第１の実施形態》
第１の実施形態に係るＥＳＤ保護デバイスについて、各図を参照して説明する。
図２Ａは第１の実施形態に係るＥＳＤ保護デバイス１０１の主要部の断面図である。図２ＢはＥＳＤ保護デバイス１０１の上面図である。また、図３はＥＳＤ保護デバイス１０１の斜視図である。
【００２１】
ＥＳＤ保護デバイス１０１は、図２Ａに示すように、入出力電極２１Ａ，２１Ｂを有する半導体基板２０とその表面に形成された再配線層３０とを有する。図２Ａでは表れていないが、ＥＳＤ保護回路は半導体基板２０の表層に形成されていて、入出力電極２１Ａ，２１ＢはそのＥＳＤ保護回路に接続されている。再配線層３０は、層間配線２４Ａ，２４Ｂ、面内配線２５Ａ，２５Ｂおよびポスト電極２７Ａ，２７Ｂを含んでいる。
【００２２】
厚み方向に設けられた層間配線２４Ａ，２４Ｂの一端は、半導体基板２０の表面に設けられた入出力電極２１Ａ，２１Ｂに接続されていて、他端は、平面方向に引き回された面内配線２５Ａ，２５Ｂの一端に接続されている。面内配線２５Ａ，２５Ｂの他端は、厚み方向に設けられたポスト電極２７Ａ，２７Ｂの一端に接続されている。
【００２３】
ＥＳＤ保護デバイス１０１の上面側には、図２Ｂに示すように、２つの矩形状の端子電極２８Ａ，２８Ｂが形成されている。すなわち、ＥＳＤ保護デバイス１０１の上面形状は長辺（寸法：Ｌ１）および短辺（寸法：Ｗ１）を有する長方形状に形成されていて、端子電極２８Ａ，２８Ｂも長辺（寸法：Ｗ２）および短辺（寸法：Ｌ２）を有する長方形状に形成されている。端子電極２８Ａ，２８Ｂの短辺はＥＳＤ保護デバイスの長辺に対して平行に形成されていて、端子電極２８Ａ，２８Ｂの長辺はＥＳＤ保護デバイス１０１の端面に対して平行に形成されている。
【００２４】
ＥＳＤ保護デバイス１０１は、ショットキーバリアダイオード等のダイオードを含み、入出力電極２１Ａ，２１Ｂに接続されている。各入出力電極はアルミニウムのパッド（Ａｌパッド）として構成されている。半導体基板２０のＥＳＤ保護回路が形成されている面には、SiO2からなる無機絶縁層２２が設けられていて、この無機絶縁層２２のうちＡｌパッドが設けられた部分には開口部が形成されている。この開口部およびこの開口部の周辺領域には、TiおよびCuからなるＵＢＭ(Under Bump Metal)層が形成されていて、このＵＢＭ層が層間配線２４Ａ，２４Ｂを構成している。ＵＢＭ層の表面にはCuからなる面内配線２５Ａ，２５Ｂが設けられている。面内配線２５Ａ，２５Ｂは、隣接するポスト電極２７Ａ，２７Ｂが互いに離れた方向に配置されるよう、引き回されている。
【００２５】
面内配線２５Ａ，２５Ｂと無機絶縁層２２との間には、ＵＢＭ層と無機絶縁層２２との密着性を高めるための絶縁接着層２３Ａ，２３Ｂがポリイミドによって形成されている。
【００２６】
面内配線２５Ａ，２５Ｂは、それぞれの第１端を第１領域、第２端を第２領域で表すと、第１領域は層間配線２４Ａ，２４Ｂに接続される領域、第２領域はポスト電極２７Ａ，２７Ｂに接続される領域である。各ポスト電極２７Ａ，２７Ｂは、エポキシ系樹脂からなる有機絶縁膜２６中に柱状に立てられていて、半導体基板２０の主面に対して垂直方向に延設されている。
第１のポスト電極２７Ａと第２のポスト電極２７Ｂは、両ポスト電極の中心間の距離Ａが第１の入出力電極２１Ａと第２の入出力電極２１Ｂの中心間の距離Ｂよりも大きくなるように配置されている。
【００２７】
このように、隣接する第１および第２の入出力電極２１Ａ−２１Ｂ間の距離よりも、隣接する第１および第２のポスト電極２７Ａ−２７Ｂ間の距離を大きくすることで、ポスト電極２７Ａ−２７Ｂ間の浮遊容量を最小限に抑えることができ、寄生容量が小さく高周波特性に優れたＥＳＤ保護デバイスを実現できる。
【００２８】
また、平面視で、層間配線２４Ａ，２４Ｂとポスト電極２７Ａ，２７Ｂとが重ならないように配置することで、このＥＳＤ保護デバイス１０１をプリント配線板のようなマザー基板に直接搭載しても、マザー基板からの熱応力や落下衝撃がＥＳＤ保護デバイス１０１に直接的には影響を及ぼしにくくなる。
【００２９】
このＥＳＤ保護デバイス１０１において、第１および第２のポスト電極２７Ａ，２７Ｂは、両ポスト電極の最大幅が第１および第２の層間配線２４Ａ，２４Ｂの径よりも大きく、しかも、各ポスト電極２７Ａ，２７Ｂ間の最短距離Ｃが第１および第２の入出力電極２１Ａ，２１Ｂの中心間距離Ｂよりも大きくなるように配置されている。この構造により、層間配線２４Ａ，２４Ｂ間に生じる浮遊容量より、ポスト電極２７Ａ，２７Ｂ間に生じる浮遊容量を同等以下にすることができる。そのため、ポスト電極２７Ａ，２７Ｂを設けることによる浮遊容量の増加は抑えられる。
【００３０】
図２Ａ、図２Ｂ、図３に示すように、ポスト電極２７Ａ，２７Ｂは、面内配線２５Ａ，２５Ｂ側の面積が小さく、端子電極２８Ａ，２８Ｂ側の面積が大きいというように、ポスト電極の延設方向（厚み方向）に平行な断面形状が台形状である。この形状による効果について、図４を基に説明する。図４の（ａ）は図２Ａに示したＥＳＤ保護デバイス１０１のポスト電極の寸法と面内配線のパッドの寸法とについて示す図である。図４の（ｂ）は比較例の図である。
【００３１】
第１の実施形態に係るＥＳＤ保護デバイス１０１では、ポスト電極２７Ａ，２７Ｂの、半導体基板２０側の幅が小さく、マザーボードに対する実装面側の幅が大きい。そのため、マザーボードとの接続信頼性を確保しつつも、面内配線２５Ａ，２５Ｂのサイズを小さくできる。面内配線２５Ａ，２５Ｂのサイズが小さければ、面内配線２５Ａ，２５Ｂと半導体基板２０との間（特に、ポスト電極２７Ａ，２７Ｂが接続される面内配線のパッドＰ２７と半導体基板２０との間）に生成される容量が小さいので、寄生容量が小さく、高周波特性に優れたＥＳＤ保護デバイスを実現できる。
【００３２】
また、ポスト電極２７Ａ，２７Ｂの延設方向に垂直方向の断面（横断面）が矩形状となるように構成されているため、ポスト電極２７Ａ，２７Ｂの断面積を大きくとることができ、半導体基板の面積を有効活用でき、小型化しても、マザーボードとの接続信頼性が高く、さらに高周波特性に優れたＥＳＤ保護デバイスを実現できる。
【００３３】
なお、ポスト電極２７Ａ，２７Ｂの横断面積は入出力電極２１Ａ，２１Ｂ側から端子電極２８Ａ，２８Ｂに向かって段階的に大きくなる形状であってもよい。
【００３４】
各ポスト電極２７Ａ，２７Ｂの端子電極２８Ａ，２８Ｂ側、つまり、プリント配線板等のマザーボードへの接続面側には、Ni/AuやNi/Sn等の金属めっき膜が設けられている。ポスト電極２７Ａの表面に形成された金属めっき膜は、信号ライン用の端子電極２８Ａを構成していて、ポスト電極２７Ｂの表面に形成された金属めっき膜はグランド端子用の端子電極２８Ｂを構成している。
【００３５】
各ポスト電極２７Ａ，２７Ｂは例えばCuめっき膜からなり、Niめっき膜はCuめっき膜とAuめっき膜との間の拡散防止層またはCuめっき膜とSnめっき膜との間の拡散防止層として機能する。
【００３６】
図５は、第１の実施形態に係るＥＳＤ保護デバイス１０１を適用した回路図の例である。また、図６はそれをアンテナ部分に適用した回路図の例である。
ＥＳＤ保護デバイス１０１は、二つのショットキーバリアダイオードが向かい合わせに直列接続されたＥＳＤ保護回路を構成している。このＥＳＤ保護デバイス１０１は、図５に示すように、信号ラインとＧＮＤラインの間に接続される。例えば図６の例では、ＥＳＤ保護デバイス１０１の信号ライン用端子電極２８Ａを信号ラインに接続し、グランド端子用端子電極２８ＢをＧＮＤに接続することで、ＥＳＤ保護デバイスをアンテナとＲＦ回路の間に挿入する。これにより、アンテナから入ってきたＥＳＤの過渡電流はグランドにシャントされ、信号ラインの電圧を安全なレベルにクランプすることができる。
【００３７】
図７ＡはＥＳＤ保護デバイス１０１と実装先のプリント配線板の構成を示す図、図７Ｂはプリント配線板に対するＥＳＤ保護デバイス１０１の実装状態の構成を示す図である。
ＥＳＤ保護デバイス１０１は、図７Ａ，図７Ｂに示すように、プリント配線板５０のパッド電極５１Ａ，５１Ｂに、これらのパッド電極５１Ａ，５１Ｂ上に設けられたはんだ５２Ａ，５２Ｂを介して、リフローはんだ法等によって搭載、固定される。このＥＳＤ保護デバイス１０１は、１チャンネル品として構成された例であり、１本の信号ラインに対してＥＳＤ保護機能を発揮する。
【００３８】
このように、再配線層３０におけるポスト電極を断面矩形の柱状に形成することで、ポスト電極のインダクタンス成分を信号周波帯で大きくすることができ、ＥＳＤ保護回路のダイオードが持つ寄生容量を見かけ上小さくすることができる。その結果、ＥＳＤ保護性能を低下させることなく、高周波信号に対して寄生容量が小さく、ロスの小さな小型・薄型のＥＳＤ保護デバイスを実現できる。
【００３９】
また、再配線層３０の導体部分を、入出力電極２１Ａ，２１Ｂに一端が接続された層間配線２４Ａ，２４Ｂと、層間配線２４Ａ，２４Ｂの他端に一端が接続された面内配線２５Ａ，２５Ｂと、面内配線２５Ａ，２５Ｂの他端に接続されたポスト電極２７Ａ，２７Ｂとで構成すると、ポスト電極２７Ａ，２７Ｂの位置自由度が高まり、これにともなって、その形状の自由度も増すので好適である。
【００４０】
図７Ａ，図７Ｂに示すように、ＥＳＤ保護デバイス１０１はその実装面を下にしてプリント配線板５０に実装される。上記の第１実施形態においては、ＥＳＤ保護デバイス１０１の実装面側をＥＳＤ保護デバイス１０１の上面側とした。
【００４１】
《第２の実施形態》
図８Ａは第２の実施形態に係るＥＳＤ保護デバイス１０２の主要部の断面図である。図８Ｂはその実装面側から見た平面図である。図８Ａは、図８ＢにおけるＸ−Ｘラインでの断面図である。
【００４２】
ＥＳＤ保護デバイス１０２は、入出力電極２１Ａ，２１Ｄ等を有する半導体基板２０とその表面に形成された再配線層３０とを有する。図８Ａ、図８Ｂでは表れていないが、ＥＳＤ保護回路は半導体基板２０の表層に形成されていて、入出力電極（２１Ａ，２１Ｄ等）はそのＥＳＤ保護回路に接続されている。再配線層３０は、層間配線（２４Ａ，２４Ｄ等）、面内配線（２５Ａ，２５Ｄ等）およびポスト電極（２７Ａ，２７Ｄ等）を含んでいる。
【００４３】
図８Ａに示す断面の構造は、第１の実施形態で示したＥＳＤ保護デバイス１０１の場合と同様である。但し、第２の実施形態では端子電極（２８Ａ，２８Ｄ等）にはんだバンプによる端子電極（２９Ａ，２９Ｄ等）を形成している。また、ポスト電極（２７Ａ，２７Ｄ等）は円柱状である。この第２の実施形態では、４つの端子電極を備え２チャンネルのＥＳＤ保護デバイスを構成している。
【００４４】
図９は前記ＥＳＤ保護デバイス１０２の回路図である。ここで端子電極２９Ｃは電源ラインに接続される端子、端子電極２９Ｄはグランドに接続される端子、端子電極２９Ａは第１の信号ラインに接続される端子、端子電極２９Ｂは第２の信号ラインに接続される端子である。
【００４５】
このように、第１の信号ラインと電源ラインとの間にダイオードＤ１が接続され、第１の信号ラインとグランドとの間にダイオードＤ４が接続されている。同様に、第２の信号ラインと電源ラインとの間にダイオードＤ２が接続され、第２の信号ラインとグランドとの間にダイオードＤ３が接続されている。また、電源ラインとグランドとの間にダイオードＤ５が接続されている。また、電源ラインに対して逆向きにダイオードＤ６が挿入されている。これらのダイオードのうちダイオードＤ１〜Ｄ５は、端子電極２９Ａ，２９Ｂから入るサージ電流をバイパスさせて、サージを電源ラインまたはグランドに落とす。
【００４６】
前記ダイオードＤ５はショットキーバリアダイオード、その他のダイオードＤ１〜Ｄ４，Ｄ６はＰＮ接合ダイオードである。なお、ダイオードＤ６は端子電極２９Ａ，２９Ｂから電源ラインへ流れようとする電流を遮断させるために設けている。なお、これらのダイオードＤ１〜Ｄ６は必要な電流容量に応じて複数のダイオードが並列接続されて構成される。
【００４７】
図１０ＡはＥＳＤ保護デバイス１０２と実装先のプリント配線板の構成を示す図、図１０Ｂはプリント配線板に対するＥＳＤ保護デバイス１０２の実装状態の構成を示す図である。
【００４８】
このＥＳＤ保護デバイス１０２は、図１０Ａ，図１０Ｂに示すように、プリント配線板５０のパッド電極（５１Ａ，５１Ｄ等）に、リフローはんだ法等によって搭載、固定される。このＥＳＤ保護デバイス１０２は、２チャンネル品として構成された例であり、２本の信号ラインに対してＥＳＤ保護機能を発揮する。
【００４９】
《第３の実施形態》
図１１は第３の実施形態に係るＥＳＤ保護デバイス１０３の主要部の断面図である。このＥＳＤ保護デバイス１０３においては、ポスト電極２７Ａ，２７Ｂは、デバイスの側面に露出していて、その側面の表面に金属めっき膜による端子電極２８Ａ，２８Ｂが形成されている。すなわち、ＥＳＤ保護デバイスの底面（図１１に示す向きでは上方の面）および側面に連続した端子電極２８Ａ，２８Ｂが形成されている。
【００５０】
このような構造の端子電極を備えることによって、このＥＳＤ保護デバイス１０３をマザーボードに実装した際、はんだが端子電極２８Ａ，２８Ｂの側面にも回り込み、はんだと端子電極２８Ａ，２８Ｂとの間の接合面積が増大する。その結果、ＥＳＤ保護デバイス１０３の接合強度を向上させることができ、また、その実装状態（はんだ付け状態）の確認が容易になる。
【符号の説明】
【００５１】
Ｄ１〜Ｄ６…ダイオード
Ｐ２７…パッド
２０…半導体基板
２１Ａ，２１Ｂ，２１Ｄ…入出力電極
２２…無機絶縁層
２３Ａ，２３Ｂ…絶縁接着層
２４Ａ，２４Ｂ…層間配線
２５Ａ，２５Ｂ…面内配線
２６…有機絶縁膜
２７Ａ，２７Ｂ，２７Ｄ…ポスト電極
２８Ａ…信号ライン用端子電極
２８Ｂ…グランド端子用端子電極
２９Ａ，２９Ｂ，２９Ｃ，２９Ｄ…はんだバンプ端子電極
３０…再配線層
５０…プリント配線板
５１Ａ，５１Ｂ…パッド電極
１０１〜１０３…ＥＳＤ保護デバイス
【図１】
0005532137.tif 000002
【図２Ａ】
0005532137.tif 000003
【図２Ｂ】
0005532137.tif 000004
【図３】
0005532137.tif 000005
【図４】
0005532137.tif 000006
【図５】
0005532137.tif 000007
【図６】
0005532137.tif 000008
【図７Ａ】
0005532137.tif 000009
【図７Ｂ】
0005532137.tif 000010
【図８Ａ】
0005532137.tif 000011
【図８Ｂ】
0005532137.tif 000012
【図９】
0005532137.tif 000013
【図１０Ａ】
0005532137.tif 000014
【図１０Ｂ】
0005532137.tif 000015
【図１１】
0005532137.tif 000016