(57)【特許請求の範囲】
【請求項１】
画素部と、駆動回路部と、を有し、
前記画素部は、第１のトランジスタを有し、
前記駆動回路部は、第２のトランジスタを有し、
前記第１のトランジスタは、
第１の導電層と、
第２の導電層と、
前記第１の導電層及び前記第２の導電層上方の、第１の酸化物半導体層と、
前記第１の酸化物半導体層上方の、絶縁層と、
前記絶縁層上方の、第３の導電層と、を有し、
前記第２のトランジスタは、
第４の導電層と、
前記第４の導電層上方の、第５の導電層と、
第６の導電層と、
前記第６の導電層上方の、第７の導電層と、
前記第５の導電層及び前記第７の導電層上方の、第２の酸化物半導体層と、
前記第２の酸化物半導体層上方の、前記絶縁層と、
前記絶縁層上方の、第８の導電層と、
前記第８の導電層上方の、第９の導電層と、を有し、
前記第１の導電層、前記第２の導電層、前記第１の酸化物半導体層、前記絶縁層、前記第３の導電層は、透光性を有し、
前記第４の導電層は、前記第１の導電層と同一の材料を有し、
前記第５の導電層は、前記第１の導電層よりも抵抗が低く、
前記第６の導電層は、前記第２の導電層と同一の材料を有し、
前記第７の導電層は、前記第２の導電層よりも抵抗が低く、
前記第８の導電層は、前記第３の導電層と同一の材料を有し、
前記第９の導電層は、前記第３の導電層よりも抵抗が低いことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１のトランジスタ及び前記第２のトランジスタ上方の、窒化珪素を有する層と有機材料を有する層との積層構造を有する層と、
前記積層構造を有する層上方の、画素電極と、を有し、
前記積層構造を有する層及び前記画素電極は、透光性を有することを特徴とする半導体装置。
【請求項３】
請求項１または２において、
前記第１の導電層、前記第２の導電層、前記第３の導電層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛のいずれかを有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野は、半導体装置、表示装置、発光装置、またはそれらの製造方法に関するものである。特に、酸化物半導体を用いた薄膜トランジスタ（以下、ＴＦＴという）を有する半導体装置に関する。
【背景技術】
【０００２】
液晶表示装置に代表される表示装置のスイッチング素子として、アモルファスシリコン等のシリコン層をチャネル層として用いた薄膜トランジスタ（ＴＦＴ）が広く用いられている。アモルファスシリコンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対応することができるという利点を有している。また、製造コスト削減のため、画素部と駆動回路の一部を同一基板上に一体形成する技術も知られている。
【０００３】
また、近年、半導体特性を示す金属酸化物を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、金属酸化物の中で、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などは半導体特性を示すことが知られている。このような金属酸化物で構成される透光性半導体層をチャネル形成領域とする薄膜トランジスタが開示されている（例えば、特許文献１参照）。
【０００４】
また、トランジスタのチャネル層を、透光性を有する酸化物半導体層で形成すると共に、ゲート電極、ソース電極、ドレイン電極も透光性を有する導電膜で形成することによって、開口率を向上させる技術が検討されている（例えば、特許文献２参照）。
【０００５】
開口率を向上することにより、光利用効率が向上し、表示装置の省電力化及び小型化を達成することが可能となる。その一方で、表示装置の大型化や、携帯機器への応用化の観点からは、開口率の向上と共にさらなる消費電力の低減が求められている。
【０００６】
なお、電気光学素子の透光性を有する電極に対する金属補助配線の配線方法として、透光性を有する電極の上下どちらかで、透光性を有する電極と導通がとれるように金属補助配線と透光性を有する電極が重なるように配線されるものが知られている（例えば、特許文献３参照）。
【０００７】
なお、アクティブマトリクス基板に設けられる付加容量電極をＩＴＯ、ＳｎＯ２等の透光性導電膜からなるものとし、付加容量用電極の電気抵抗を小さくするため、金属膜から成る補助配線を付加容量用電極に接して設ける構成が知られている（例えば、特許文献４参照）。
【０００８】
なお、非晶質酸化物半導体膜を用いた電界効果型トランジスタにおいて、ゲート電極、ソ−ス電極及びドレイン電極の各電極を形成する材料は、インジウム錫酸化物（ＩＴＯ），インジウム亜鉛酸化物，ＺｎＯ，ＳｎＯ２などの透光性を有する電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａなどの金属電極、または、これらを含む合金の金属電極などを用いることができ、それらを２層以上積層して接触抵抗を低減し、または、界面強度を向上させてもよいことは知られている（例えば、特許文献５参照）。
【０００９】
なお、アモルファス酸化物半導体を用いるトランジスタのソース電極、ドレイン電極およびゲート電極、補助容量電極の材料として、インジウム（Ｉｎ）、アルミ（Ａｌ）、金（Ａｕ）、銀（Ａｇ）等の金属や、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）等の酸化物材料を用いることができ、ゲート電極、ソース電極及びドレイン電極の材料は、全て同じでもよく、異なっても良いことが知られている（例えば、特許文献６、７参照）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−１０３９５７号公報
【特許文献２】特開２００７−８１３６２号公報
【特許文献３】特開平２−８２２２１号公報
【特許文献４】特開平２−３１０５３６号公報
【特許文献５】特開２００８−２４３９２８号公報
【特許文献６】特開２００７−１０９９１８号公報
【特許文献７】特開２００７−１１５８０７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
そこで、本明細書等において開示する発明の一態様は、開口率の高い半導体装置を提供することを課題とする。または、開示する発明の一態様は、消費電力の低い半導体装置を提供することを課題とする。または、開示する発明の一態様は、配線抵抗の低い半導体装置を提供することを課題とする。または、開示する発明の一態様は、透過率の高い半導体装置を提供することを課題とする。または、開示する発明の一態様は、レイアウトの自由度が高い半導体装置を提供することを課題とする。または、開示する発明の一態様は、Ｓ値（ｓｕｂｔｈｒｅｓｈｏｌｄ  ｓｗｉｎｇ  ｖａｌｕｅ）の小さい半導体装置を提供することを課題とする。または、開示する発明の一態様は、トランジスタのしきい値電圧を制御できる半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１２】
本明細書等において開示する発明の一態様では、少なくとも画素部のトランジスタに、透光性を有する材料を用いて形成する。より詳細には、次の通りである。
【００１３】
本明細書等において開示する発明の一態様は、同一基板上に第１の薄膜トランジスタを有する画素部と第２の薄膜トランジスタを有する駆動回路部を有し、第１の薄膜トランジスタは、基板上に第１のソース電極層と、第１のドレイン電極層と、第１のソース電極層及び第１のドレイン電極層と電気的に接続するように設けられた酸化物半導体層と、酸化物半導体層を覆うように設けられたゲート絶縁層と、酸化物半導体層と重なる領域のゲート絶縁層上に設けられた第１のゲート電極層と、第１のゲート電極層を覆うように設けられた保護絶縁層と、保護絶縁層上に画素電極層と、を有し、第１の薄膜トランジスタの第１のソース電極層、第１のドレイン電極、酸化物半導体層、ゲート絶縁層、第１のゲート電極層、保護絶縁層、及び画素電極層は、透光性を有し、第２の薄膜トランジスタの第２のゲート電極層は、保護絶縁層で覆われ、第２の薄膜トランジスタの第２のソース電極層、第２のドレイン電極層、及び第２のゲート電極層は、第１の薄膜トランジスタの第１のソース電極層、第１のドレイン電極層及び第１のゲート電極層と材料が異なり、第１のトランジスタの第１のソース電極層、第１のドレイン電極層及び第１のゲート電極層よりも低抵抗の導電材料である半導体装置である。
【００１４】
なお、上記において、第２の薄膜トランジスタの第２のゲート電極層、第２のソース電極層及び第２のドレイン電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜により形成することができる。
【００１５】
また、開示する発明の一態様は、同一基板上に第１の薄膜トランジスタを有する画素部と第２の薄膜トランジスタを有する駆動回路部を有し、第１の薄膜トランジスタは、基板上に第１のソース電極層と、第１のドレイン電極層と、第１のソース電極層及び第１のドレイン電極層と電気的に接続するように設けられた酸化物半導体層と、酸化物半導体層を覆うように設けられたゲート絶縁層と、酸化物半導体層と重なる領域のゲート絶縁層上に設けられた第１のゲート電極層と、第１のゲート電極層を覆うように設けられた保護絶縁層と、保護絶縁層上に画素電極層と、を有し、第１の薄膜トランジスタの第１のソース電極層、第１のドレイン電極、酸化物半導体層、ゲート絶縁層、前記第１のゲート電極層、保護絶縁層、及び画素電極層は、透光性を有し、第２の薄膜トランジスタの第２のゲート電極層は、保護絶縁層で覆われ、第２の薄膜トランジスタの第２のソース電極層、第２のドレイン電極層、及び第２のゲート電極層は、第１の薄膜トランジスタの第１のソース電極層、第１のドレイン電極層、及び第１のゲート電極層と同じ材料の膜と、第１の薄膜トランジスタの第１のソース電極層、第１のドレイン電極層、及び第１のゲート電極層よりも低抵抗の導電材料の膜との積層膜である半導体装置である。
【００１６】
なお、上記において、第１の薄膜トランジスタの第１のソース電極層、第１のドレイン電極層、及び第１のゲート電極層よりも低抵抗の導電材料の膜は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜により形成することができる。
【００１７】
また、上記において、第２の薄膜トランジスタは、基板上に、第２のソース電極層と、第２のドレイン電極層と、第２のソース電極層及び第２のドレイン電極層と電気的に接続するように設けられた酸化物半導体層と、酸化物半導体層を覆うように設けられたゲート絶縁層と、酸化物半導体層と重なる領域のゲート絶縁層上に設けられた第２のゲート電極層とで形成することができる。
【００１８】
また、上記において、第１の薄膜トランジスタの第１のソース電極層、第１のドレイン電極層、第１のゲート電極層、及び画素電極層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、または酸化亜鉛のいずれかからなる膜、又は前記膜を組み合わせた積層膜で形成することができる。
【００１９】
また、上記において、さらに同一基板上に容量部を有し、容量部は、容量配線及び該容量配線と重なる容量電極を有し、容量配線及び容量電極は透光性を有するように形成することができる。
【００２０】
配線、トランジスタ、フォトトランジスタ、フォトダイオードなどを、透光性を有する材料を用いて作製する。これにより、開口率を高くすることができる。そして、駆動回路部のトランジスタには、バックゲートを設けることが好ましい。これにより、しきい値電圧を制御することができるので、トランジスタをノーマリオフにすることができる。このとき、半導体層を挟む２つのゲート電極層は、どちらをバックゲートとして用いても良い。なお、駆動回路部のトランジスタは、非透光性を有する材料を用いて作製してもよい。なお、画素内の配線は、非透光性を有する材料を用いて作製してもよい。
【００２１】
また、上記において、半導体層は、インジウム、ガリウムおよび亜鉛を含む酸化物半導体からなることが好ましい。また、画素部のトランジスタの第１のソース電極層、第１のドレイン電極層、および第１のゲート電極層は、インジウム錫酸化物、酸化珪素を含むインジウム錫酸化物、有機インジウム、有機スズ、酸化亜鉛、窒化チタン、酸化亜鉛を含むインジウム亜鉛酸化物、酸化亜鉛にガリウムを添加した材料、酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、のいずれかからなることが好ましい。
【００２２】
また、ゲート配線とソース配線との交差部分に、半導体層と同一層でなる層を設けることが好ましい。これにより、ゲート配線とソース配線が交差することに起因して生じる容量を低減することができるため、信号波形のなまりを抑制することができる。特に、大型の半導体装置ではその効果が著しい。
【００２３】
本明細書等において開示する発明に用いることができる酸化物半導体の一例としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記されるものがある。ここで、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素または複数の金属元素を示す。例えば、ＭとしてＧａが選択される場合には、Ｇａのみの場合の他に、ＧａとＮｉや、ＧａとＦｅなど、Ｇａ以外の上記金属元素が選択される場合を含む。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書等においては、上記酸化物半導体のうち、Ｍとして少なくともガリウムを含むものをＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体と呼び、当該材料を用いた薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と呼ぶことがある。
【００２４】
さらに、上記において、多階調マスクを用いることにより、１枚のマスク（レチクル）で、透光性を有する領域（透過率の高い領域）と、透光性を有さない領域（透過率の低い領域）とを形成することができる。これにより、マスク数の増加を抑制できる。
【００２５】
上記の本発明の各態様において、スイッチとしては、様々な形態のものを用いることができる。スイッチの一例としては、電気的スイッチ又は機械的なスイッチ等を用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。スイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタ等）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタ等）、又はこれらを組み合わせた論理回路等がある。機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【００２６】
また、上記の各態様において、スイッチとしてトランジスタを用いる場合、そのトランジスタは単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタの一例としては、高抵抗領域を有するトランジスタ、又はマルチゲート構造を有するトランジスタ等がある。
【００２７】
また、上記の本発明の各態様において、スイッチとしてトランジスタを用い、そのトランジスタのソースの電位が低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖ等）の電位に近い値で動作する場合は、スイッチとしてＮチャネル型トランジスタを用いることが望ましい。反対に、そのトランジスタのソースの電位が高電位側電源（Ｖｄｄ等）の電位に近い値で動作する場合は、スイッチとしてＰチャネル型トランジスタを用いることが望ましい。なぜなら、Ｎチャネル型トランジスタではソースが低電位側電源の電位に近い値で動作する場合、Ｐチャネル型トランジスタではソースが高電位側電源の電位に近い値で動作する場合には、ゲートとソースとの間の電圧の絶対値を大きくできるからである。そのため、スイッチとして、より正確な動作を行うことができるからである。または、トランジスタがソースフォロワ動作をしてしまうことが少ないため、出力電圧の大きさが小さくなってしまうことが少ないからである。
【００２８】
また、上記の本発明の各態様において、スイッチとして、Ｎチャネル型トランジスタとＰチャネル型トランジスタとの両方を用いて、ＣＭＯＳ型のスイッチを用いてもよい。ＣＭＯＳ型のスイッチにすると、Ｐチャネル型トランジスタとＮチャネル型トランジスタとのどちらか一方が導通すれば、電流が流れるため、スイッチとして機能しやすくなる。よって、スイッチへの入力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることができる。または、スイッチをオン又はオフさせるための信号の電圧振幅値を小さくすることができるので、消費電力を小さくすることができる。
【００２９】
なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソースまたはドレインの一方）と、出力端子（ソースまたはドレインの他方）と、導通を制御する端子（ゲート）とを有する場合がある。一方、スイッチとしてダイオードを用いる場合、スイッチは、導通を制御する端子を有していない場合がある。したがって、トランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少なくすることができる。
【００３０】
本明細書に開示されている発明では、トランジスタとして、様々な構造のトランジスタを用いることができる。つまり、用いるトランジスタの構成に限定はない。
【００３１】
本明細書において、半導体装置とは、半導体素子（トランジスタ、ダイオード、サイリスタ等）を含む回路を有する装置のことをいう。ただし、半導体特性を利用することで機能しうる装置全般、又は半導体材料を有する装置のことを半導体装置と呼んでもよい。本明細書において、表示装置とは、表示素子を有する装置のことを言う。
【００３２】
本明細書において、駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことを言う。例えば、ソース信号線から画素内への信号の入力を制御するトランジスタ（選択用トランジスタ、スイッチング用トランジスタ等と呼ぶことがある）、画素電極に電圧または電流を供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタ等は、駆動装置の一例である。さらに、ゲート信号線に信号を供給する回路（ゲートドライバ、ゲート線駆動回路等と呼ぶことがある）、ソース信号線に信号を供給する回路（ソースドライバ、ソース線駆動回路等と呼ぶことがある）等は、駆動装置の一例である。
【００３３】
また、表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、および駆動装置等を互いに組み合わせることが可能であり、このような装置も本発明の態様に含まれる。例えば、表示装置が、半導体装置および発光装置を有する場合がある。あるいは、半導体装置が、表示装置および駆動装置を有する場合がある。
【００３４】
また、本発明の各態様において、所定の機能を実現させるために必要な回路の全てを、同一の基板（例えば、ガラス基板、プラスチック基板、単結晶基板、又はＳＯＩ基板等）に形成することが可能である。こうして、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。
【００３５】
また、所定の機能を実現させるために必要な回路の全てを同じ基板に形成しないことが可能である。つまり、所定の機能を実現させるために必要な回路の一部は、ある基板に形成され、所定の機能を実現させるために必要な回路の別の一部は、別の基板に形成されていることが可能である。例えば、所定の機能を実現させるために必要な回路の一部は、ガラス基板に形成され、所定の機能を実現させるために必要な回路の別の一部は、単結晶基板（又はＳＯＩ基板）に形成されることが可能である。そして、所定の機能を実現させるために必要な回路の別の一部が形成される単結晶基板（ＩＣチップともいう）を、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）によって、ガラス基板に接続して、ガラス基板にそのＩＣチップを配置することが可能である。または、ＩＣチップを、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）、ＳＭＴ（Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｔｅｃｈｎｏｌｏｇｙ）、又はプリント基板等を用いてガラス基板と接続することが可能である。
【００３６】
本明細書において、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層等）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
【００３７】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード等）が、ＸとＹとの間に１個以上接続されることが可能である。
【００３８】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路等）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路等）、電位レベル変換回路（電源回路（昇圧回路、降圧回路等）、信号の電位レベルを変えるレベルシフタ回路等）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量等を大きくできる回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路等）、信号生成回路、記憶回路、制御回路等）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
【００３９】
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
【００４０】
本明細書において、明示的に単数として記載されているものについては、単数であることが望ましい。ただし、この場合でも、複数であることも可能である。同様に、明示的に複数として記載されているものについては、複数であることが望ましい。ただし、この場合でも、単数であることも可能である。
【００４１】
本出願の図において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図は、理想的な例を模式的に示すものであり、図に示す形状又は値等に限定されない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつき等を含むことが可能である。
【００４２】
なお、専門用語は、特定の実施の形態、又は実施例等を述べる目的で用いられる場合が多い。ただし、本発明の一態様は、専門用語によって、限定して解釈されるものではない。
【００４３】
なお、定義されていない文言（専門用語又は学術用語等の科学技術文言を含む）は、通常の当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書等により定義されている文言は、関連技術の背景と矛盾がないような意味に解釈されることが好ましい。
【００４４】
なお、第１、第２、第３等の語句は、様々な要素、部材、領域、層、区域などについて、区別して記述するために用いられる。よって、第１、第２、第３等の語句は、要素、部材、領域、層、区域等の順序および個数を限定するものではない。さらに、例えば、「第１の」を「第２の」又は「第３の」等と置き換えることが可能である。
【００４５】
また、「上に」、「上方に」、「下に」、「下方に」、「横に」、「右に」、「左に」、「斜めに」、「奥に」、「手前に」、「内に」、「外に」、又は「中に」等の空間的配置を示す語句は、ある要素又は特徴と、他の要素又は特徴との関連を、図によって簡単に示すために用いられる。ただし、このような用法に限定されず、これらの空間的配置を示す語句は、図に描く方向に加えて、他の方向を含む場合がある。例えば、Ｘの上にＹ、と明示的に示される場合は、ＹがＸの上にあることに限定されない。図中の構成は反転、又は１８０°回転させることが可能なので、ＹがＸの下にあることを含むことが可能である。このように、「上に」という語句は、「上に」の方向に加え、「下に」の方向を含むことが可能である。ただし、これに限定されず、図中のデバイスは様々な方向に回転することが可能なので、「上に」という語句は、「上に」、および「下に」の方向に加え、「横に」、「右に」、「左に」、「斜めに」、「奥に」、「手前に」、「内に」、「外に」、又は「中に」等の他の方向を含むことが可能である。つまり、状況に応じて適切に解釈することが可能である。
【００４６】
なお、Ｘの上にＹが形成されている、あるいは、Ｘ上にＹが形成されている、と明示的に記載する場合は、Ｘの上にＹが直接接して形成されていることに限定されない。直接接してはいない場合、つまり、ＸとＹと間に別の対象物が介在する場合も含むものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、等）であるとする。
【００４７】
従って例えば、層Ｘの上に（もしくは層Ｘ上に）、層Ｙが形成されている、と明示的に記載されている場合は、層Ｘの上に直接接して層Ｙが形成されている場合と、層Ｘの上に直接接して別の層（例えば層Ｚ等）が形成されていて、その上に直接接して層Ｙが形成されている場合とを含むものとする。なお、別の層（例えば層Ｚ等）は、単層でもよいし、複層でもよい。
【００４８】
さらに、Ｘの上方にＹが形成されている、と明示的に記載されている場合についても同様であり、Ｘの上にＹが直接接していることに限定されず、ＸとＹとの間に別の対象物が介在する場合も含むものとする。従って例えば、層Ｘの上方に、層Ｙが形成されている、という場合は、層Ｘの上に直接接して層Ｙが形成されている場合と、層Ｘの上に直接接して別の層（例えば層Ｚ等）が形成されていて、その上に直接接して層Ｙが形成されている場合とを含むものとする。なお、別の層（例えば層Ｚ等）は、単層でもよいし、複層でもよい。
【００４９】
なお、Ｘの上にＹが形成されている、Ｘ上にＹが形成されている、又はＸの上方にＹが形成されている、と明示的に記載する場合、Ｘの斜め上にＹが形成される場合も含むこととする。
【００５０】
なお、Ｘの下にＹが、あるいは、Ｘの下方にＹが、との記載についても同様である。
【発明の効果】
【００５１】
本明細書等により開示される発明の一態様では、画素部のトランジスタおよび保持容量の少なくとも一部に、透光性を有する材料を用いる。これにより、トランジスタや保持容量が存在する領域においても光を透過させることが可能になるため、開口率を向上させることができる。また、駆動回路部では、素子と素子とを接続する配線を抵抗率が低い（導電率が高い）材料を用いて形成するため、信号波形のなまりを低減し、配線抵抗による電圧降下を抑制することができる。これにより、半導体装置の消費電力を低減することができる。また、半導体装置の大型化（大画面化）が容易となる。
【図面の簡単な説明】
【００５２】
【図１】半導体装置のブロック図および断面図である。
【図２】半導体装置の平面図および断面図である。
【図３】半導体装置の作製方法を説明する断面図である。
【図４】半導体装置の作製方法を説明する断面図である。
【図５】半導体装置の作製方法を説明する断面図である。
【図６】半導体装置の作製方法を説明する断面図である。
【図７】半導体装置を説明する断面図である。
【図８】半導体装置の作製方法を説明する断面図である。
【図９】半導体装置の作製方法を説明する断面図である。
【図１０】半導体装置の作製方法を説明する断面図である。
【図１１】半導体装置の作製方法を説明する断面図である。
【図１２】多階調マスクの構成を説明する断面図である。
【図１３】半導体装置の平面図および断面図である。
【図１４】半導体装置の平面図および断面図である。
【図１５】半導体装置の平面図および断面図である。
【図１６】半導体装置の図である。
【図１７】半導体装置の断面図である。
【図１８】半導体装置の断面図である。
【図１９】半導体装置の平面図および断面図である。
【図２０】半導体装置の作製方法を説明する断面図である。
【図２１】半導体装置の回路図である。
【図２２】電子ペーパーの使用形態の例を説明する図である。
【図２３】電子書籍の例を示す外観図である。
【図２４】テレビジョン装置およびデジタルフォトフレームの例を示す外観図である。
【図２５】遊技機の例を示す外観図である。
【図２６】携帯電話機の例を示す外観図である。
【図２７】半導体装置を説明する図である。
【図２８】半導体装置を説明する図である。
【図２９】半導体装置を説明する図である。
【図３０】半導体装置を説明する図である。
【図３１】半導体装置を説明する図である。
【発明を実施するための形態】
【００５３】
以下、本発明の実施の形態を説明する。本明細書に記載された発明の態様は、例えば、以下の課題を解決することができる。なお、複数の課題の記載は、他の課題の存在を妨げるものではない。また、本発明の各態様は、下記の全ての課題を解決する必要はない。
【００５４】
また、本発明の実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
【００５５】
また、ある一つの実施の形態で述べられている内容（一部の内容でもよい）は、その実施の形態で述べられている別の内容（一部の内容でもよい）、および／又は、一つ若しくは複数の別の実施の形態で述べられている内容（一部の内容でもよい）に対して、選択、組み合わせ、又は置き換え等を行うことができる。実施の形態で述べられている内容とは、各々の実施の形態において、参照されている一または複数の図に記載されている内容、および文章で表現されている内容のことである。
【００５６】
また、ある一つの実施の形態で参照されている図（一部でもよい）は、その図の別の部分、その実施の形態で参照されている別の図（一部でもよい）、および／又は、一つ若しくは複数の別の実施の形態で参照されている図（一部でもよい）に対して、組み合わせることにより、別の構成例が記載された図を描くことができる。また、ある一つの実施の形態で参照される図または記述された文章について、その一部分に基づいて、別の態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章で表される別の態様も開示されている。
【００５７】
そのため、例えば、能動素子（トランジスタ、ダイオード等）、配線、受動素子（容量素子、抵抗素子等）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、基板、モジュール、装置、固体、液体、気体、動作方法、作製方法等が単数又は複数記載された図面（断面図、平面図、回路図、ブロック図、フローチャート、工程図、斜視図、立面図、配置図、タイミングチャート、構造図、模式図、グラフ、表、光路図、ベクトル図、状態図、波形図、写真、化学式等）または文章において、その一部分を取り出して、本発明の一態様を構成することが可能であるものとする。
【００５８】
一例としては、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、本発明の一態様を構成することは可能である。別の一例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、本発明の一態様を構成することは可能である。別の一例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、本発明の一態様を構成することは可能である。
【００５９】
また、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念から、本明細書で開示されている発明の一態様を構成することが可能である。
【００６０】
また、少なくとも図に記載した内容（図の中の一部でもよい）は、本発明の一態様として開示されているものであり、本発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容から、本明細書で開示されている発明の一態様を構成することができる。同様に、図の一部を取り出した図から、本明細書で開示されている発明の一態様を構成することができる。
【００６１】
また、能動素子（トランジスタ、ダイオード等）、受動素子（容量素子、抵抗素子等）等が有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することが可能な場合がある。特に、端子の接続先が複数想定される場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオード等）、受動素子（容量素子、抵抗素子等）等が有する一部の端子についてのみ、その接続先を特定することによって、発明の実施の態様を構成することが可能な場合がある。
【００６２】
また、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明の実施態様を特定することが可能な場合があり、本明細書で開示される発明の態様はこのような場合を含む。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、本明細書で開示される発明の態様を特定することが可能な場合がある。本明細書で開示される発明の態様はこのような場合を含む。
【００６３】
（実施の形態１）
本実施の形態では、半導体装置において、同一基板上に少なくとも駆動回路の一部と、画素部に配置するトランジスタを作製する方法について、図１乃至図６を用いて説明する。
【００６４】
図１（Ａ）では、本実施の形態に係る半導体装置の一例をブロック図で示す。本実施の形態では、半導体装置として、特に液晶表示装置について説明しているが、開示される発明はこれに限定されない。エレクトロルミネッセンス表示装置（ＥＬ表示装置）や、電気泳動素子を用いた表示装置（いわゆる電子ペーパー）などへの適用も可能である。また、表示装置以外の他の半導体装置への適用も可能である。
【００６５】
図１（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３と、を有する。
【００６６】
図１（Ｂ）に、走査線駆動回路５３０２と、信号線駆動回路５３０３等の駆動回路部に適用することができるトランジスタ１９２の断面図を示す。トランジスタ１９２は、ソース電極（またはドレイン電極）として機能する導電層１２２と、半導体層１３３ｂと、ゲート絶縁層１４０と、ゲート電極として機能する導電層１６５と、で構成されるいわゆるトップゲート型のトランジスタである。なお、駆動回路部とは、画素周辺回路の一部または全てであり、本実施例のように、走査線駆動回路と、信号線駆動回路のみとは限らない。
【００６７】
次に、図１（Ａ）に示す画素部５３０１の構成の一例を図２に示す。なお、図２（Ａ）は、画素部５３０１内に複数配置されている画素の１つを拡大した平面図であり、図２（Ｂ）は図２（Ａ）のＡ−Ｂにおける断面図である。
【００６８】
図２（Ａ）、図２（Ｂ）に示す画素部５３０１内に複数配置されている画素の１つは、ソース配線として機能する導電層１１１ａと、導電層１１１ａと交差し、ゲート配線として機能する導電層１５４ａおよび容量配線として機能する導電層１５４ｂと、導電層１５４ａと導電層１１１ａの交差部付近のトランジスタ１９０と、導電層１５４ｂと電気的に接続された保持容量１９１と、を有する。なお、本明細書等において、画素とは、ゲート配線として機能する導電層およびソース配線として機能する導電層に囲まれた領域のことを指す。また、図２（Ａ）において、導電層１１１ａと、導電層１５４ａおよび導電層１５４ｂとは９０°の角度で交差しているが、開示する発明は当該構成に限定されない。すなわち、導電層１１１ａと、導電層１５４ａおよび導電層１５４ｂとが９０°以外の角度で交差していても良い。また、図示していないがソース配線の先には信号線駆動回路、ゲート配線の先には走査線駆動回路が接続されている。また、ソース配線とゲート配線との交差部分に、半導体層１３３ａと同一層でなる半導体層１３３ｄを設けることが好ましい。これにより、配線が交差することに起因して生じる容量を低減することができるため、信号波形のなまりを抑制することができる。特に、大型の半導体装置ではその効果が著しい。
【００６９】
図２（Ａ）、図２（Ｂ）に示す画素部のトランジスタ１９０は、ソース電極として機能する導電層１１１ａと、ドレイン電極として機能する導電層１１１ｂと、半導体層１３３ａと、ゲート絶縁層１４０と、ゲート電極として機能する導電層１５４ａとで構成されるいわゆるトップゲート型のトランジスタである。なお、トランジスタにおけるソース電極およびドレイン電極は、キャリアの流れる方向によってその機能が入れ替わることがあるため、ソース電極およびドレイン電極の称呼は便宜的なものに過ぎない。つまり、各種導電層の機能が、上記称呼に限定して解釈されるものではない。また、保持容量１９１は、導電層１１１ｂと、ゲート絶縁層１４０と、導電層１５４ｂと、絶縁層１７０と、導電層１８０とで構成されている。より詳細には、導電層１１１ｂと導電層１５４ｂとの間、および導電層１５４ｂと導電層１８０との間に容量が形成される。
【００７０】
ここで、トランジスタ１９０を構成する導電層１１１ａ、導電層１１１ｂ、半導体層１３３ａ、導電層１５４ａ、導電層１５４ｂは、透光性を有する材料で形成されている。これにより、画素の開口率向上が実現されている。
【００７１】
なお、図１（Ｂ）に示すトランジスタ１９２を構成する導電層１２２、導電層１６５は、低抵抗材料で形成されている。このため、電極等に起因する抵抗を低減してトランジスタの特性を向上させることができる。なお、低抵抗材料は遮光性を伴うことが多いため、形成されるトランジスタは光を透過しない構成となるが、完全な遮光性（例えば、光の透過率が１０％以下）を有している必要はない。
【００７２】
このように、画素部に透光性を有する材料を用いたトランジスタを形成し、駆動回路部に低抵抗な材料を用いたトランジスタを形成することにより、画素部において開口率を向上させるとともに、画素周辺回路の性能を向上させた半導体装置を提供することができる。つまり、半導体装置の特性向上という課題を解決することができる。
【００７３】
なお、上記において透光性を有するとは、少なくとも、導電層１２２や導電層１６５と比較して、可視域（４００ｎｍ〜８００ｎｍ程度）における光の透過率が高いことを意味する。
【００７４】
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５〜１００％である膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用いてもよい。可視光に対して半透明とは可視光の透過率が５０〜７５％であることを指す。
【００７５】
次に、半導体装置の作製方法の一例について、図３乃至図６を用いて説明する。なお、図３乃至図６の左側は、画素部のトランジスタ及び保持容量の作製方法を、図３乃至図６の右側は、駆動回路部のトランジスタの作製方法を示している。
【００７６】
はじめに、絶縁面を有する基板１００上に導電層１１０を形成する（図３（Ａ１）、図３（Ｂ１）参照）。
【００７７】
絶縁面を有する基板１００としては、例えば、液晶表示装置などに使用される可視光透過性を有するガラス基板を用いることができる。上記のガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。他にも、絶縁面を有する基板１００として、セラミック基板、石英基板、サファイア基板などの絶縁体でなる絶縁性基板などを用いることができる。ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表される可撓性を有する合成樹脂を用いても良い。
【００７８】
図示しないが、絶縁面を有する基板１００上には下地膜を設けることが好ましい。下地膜は、基板１００からのアルカリ金属（Ｌｉ、Ｃｓ、Ｎａ等）やアルカリ土類金属（Ｃａ、Ｍｇ等）、その他の不純物の拡散を防止する機能を有する。つまり、下地膜を設けることにより、半導体装置の信頼性向上という課題を解決することができる。下地膜は、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜などから選ばれた一または複数の絶縁層により形成することができる。例えば、基板側から窒化シリコン膜と酸化シリコン膜を順に積層した構成とすると好ましい。窒化シリコン膜の不純物に対するブロッキング効果が高いためである。一方で、窒化シリコン膜が半導体と接する場合には不具合が発生する可能性もあるため、半導体と接する膜として、酸化シリコン膜を形成するのがよい。
【００７９】
下地膜はプラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。本実施の形態では、下地膜として、基板１００側からスパッタリング法で形成された窒化シリコン膜と酸化シリコン膜との積層を用いる。
【００８０】
なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は１００原子％を超えない。
【００８１】
導電層１１０は、インジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）、窒化チタン等の透光性（可視光透過性）を有する材料を用いて形成すると良い。また、酸化亜鉛を含むインジウム亜鉛酸化物（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ：ＩＺＯ）、酸化亜鉛にガリウム（Ｇａ）を添加した材料、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いてもよい。導電層１１０は単層構造としても良いし、積層構造としても良いが、積層構造とする場合には、光透過率が十分に高くなるように導電層１１０を形成することが望ましい。なお、導電層１１０の作製方法としてはスパッタリング法を用いることが好ましいが、これに限る必要はない。導電層１１０の膜厚は、５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択することができる。本実施の形態では、導電層１１０としてインジウムスズ酸化物を用いる。
【００８２】
次に、導電層１１０上にレジストマスク１０１ａおよびレジストマスク１０１ｂを形成し、当該レジストマスク１０１ａおよびレジストマスク１０１ｂを用いて導電層１１０を選択的にエッチングして、導電層１１１ａおよび導電層１１１ｂを形成する（図３（Ａ２）、図３（Ｂ２）参照）。上記のエッチングとしては、ウエットエッチング、ドライエッチングのいずれを用いても良い。なお、上記エッチングの後に、レジストマスク１０１ａおよびレジストマスク１０１ｂは除去する。導電層１１１ａおよび導電層１１１ｂは、後に形成される絶縁層などの被覆性を向上し、段切れを防止するために、その端部がテーパー形状となるように形成することが好ましい。このように、導電層１１１ａおよび導電層１１１ｂをテーパー形状となるように形成することで、半導体装置の歩留まり向上という課題を解決することができる。
【００８３】
導電層１１１ａは画素部のトランジスタのソース電極として、導電層１１１ｂは画素部のトランジスタのドレイン電極および保持容量の電極（容量電極）として機能する。なお、各種導電層の機能は、ソース電極またはドレイン電極の称呼に限定して解釈されるものではない。
【００８４】
次に、導電層１１１ａおよび導電層１１１ｂを覆うように導電層１２０を形成する（図３（Ａ３）、図３（Ｂ３）参照）。なお、ここでは、導電層１１１ａおよび導電層１１１ｂを覆うように導電層１２０を形成するが、開示される発明はこれに限定されない。
【００８５】
導電層１２０は、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、ニオブ（Ｎｂ）、クロム（Ｃｒ）、セリウム（Ｃｅ）などの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層構造または積層構造で形成することができる。例えば、導電層１２０は、アルミニウムなどの抵抗が低い材料で形成することが望ましい。
【００８６】
導電層１１１ａおよび導電層１１１ｂ上に導電層１２０を形成した場合、これらの導電層が反応してしまう場合がある。例えば、導電層１１１ａおよび導電層１１１ｂにＩＴＯを用い、導電層１２０にアルミニウムを用いた場合、化学反応が生じ得る。このような反応を避けるために、導電層１２０を、高融点材料と低抵抗材料との積層構造としても良い。より具体的には、例えば、導電層１２０と、導電層１１１ａおよび導電層１１１ｂと接する領域を高融点材料で形成し、導電層１２０と、導電層１１１ａおよび導電層１１１ｂと接触しない領域を低抵抗材料で形成すると好適である。
【００８７】
上記高融点材料としては、モリブデン、チタン、タングステン、タンタル、クロムなどが挙げられる。低抵抗材料としては、アルミニウム、銅、銀などが挙げられる。
【００８８】
もちろん、導電層１２０を３層以上の積層構造としても良い。この場合、例えば、１層目がモリブデン、２層目がアルミニウム、３層目がモリブデンの積層構造、または、１層目がモリブデン、２層目がネオジムを微量に含むアルミニウム、３層目がモリブデンの積層構造とすることができる。導電層１２０をこのような積層構造とすることにより、ヒロックの発生を防止することができる。これにより、半導体装置の信頼性向上という課題を解決することができる。
【００８９】
次に、導電層１２０上にレジストマスク１０２を形成し、当該レジストマスク１０２を用いて導電層１２０を選択的にエッチングして、導電層１２２を形成する（図３（Ａ４）、図３（Ｂ４）参照）。この時、画素部のトランジスタのソース電極（またはドレイン電極）として機能する導電層１１１ａおよび導電層１１１ｂ上には、導電層１２２を形成しない。なお、導電層１２２は駆動回路部のトランジスタのソース電極（または、ドレイン電極）として機能する。また、導電層１２２は低抵抗な材料を用いて形成されている。レジストマスク１０２は、導電層１２２の形成後に除去される。
【００９０】
なお、本実施の形態においては、導電層１１１ａおよび導電層１１１ｂを形成した後、導電層１２２を形成する工程について説明したが、開示される発明はこれに限定して解釈されない。例えば、導電層１１１ａおよび導電層１１１ｂと、導電層１２２の形成順序を入れ替えても良い。つまり、駆動回路部のトランジスタのソース電極として機能する導電層１２２を形成した後に、画素部のトランジスタのソース電極（またはドレイン電極）として機能する導電層１１１ａおよび導電層１１１ｂを形成することもできる。
【００９１】
次に、少なくとも導電層１１１ａおよび導電層１１１ｂを覆うように半導体層１３０を形成する（図４（Ａ１）、図４（Ｂ１）参照）。本実施の形態では、導電層１１１ａおよび導電層１１１ｂ、導電層１２２を覆うように、基板１００上に半導体層１３０を形成する。
【００９２】
半導体層１３０は、各種の酸化物半導体材料を用いて形成することができる。
【００９３】
本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
【００９４】
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化物からなる酸化物半導体層に酸化珪素を含ませてもよい。
【００９５】
また、その他の材料を用いることも可能である。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料による半導体層１３０は、Ｉｎ、Ｇａ、Ｚｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で形成することができる。スパッタの条件は、例えば、基板１００とターゲットとの距離を３０ｍｍ〜５００ｍｍ、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋＷ（直径８インチのターゲット使用時）、雰囲気をアルゴン雰囲気、酸素雰囲気、またはアルゴンと酸素との混合雰囲気とすることができる。なお、半導体層１３０として、ＺｎＯ系非単結晶膜を用いても良い。また、半導体層１３０の膜厚は、５ｎｍ以上２００ｎｍ以下とすることができる。本実施の形態では、半導体層１３０の膜厚は、５０ｎｍ以下とする。
【００９６】
上記のスパッタ法としては、スパッタ用電源に高周波電源を用いるＲＦスパッタ法や、ＤＣスパッタ法、パルス的に直流バイアスを加えるパルスＤＣスパッタ法などを用いることができる。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるため好ましい。この場合、半導体装置の歩留まり向上、信頼性向上といった課題を解決することができる。
【００９７】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置を用いてもよい。多元スパッタ装置では、同一チャンバーで異なる複数の膜を形成することも、同一チャンバーで複数種類の材料を同時にスパッタして一の膜を形成することもできる。さらに、チャンバー内部に磁界発生機構を備えたマグネトロンスパッタ装置を用いる方法（マグネトロンスパッタ法）や、マイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法等を用いてもよい。また、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物を形成するリアクティブスパッタ法や、成膜中に基板にも電圧を印加するバイアススパッタ法等を用いてもよい。
【００９８】
なお、半導体層１３０を形成する前に、半導体層１３０の被形成面（例えば、導電層１１１ａおよび導電層１１１ｂの表面、下地膜を形成した場合には下地膜の表面を含む）にプラズマ処理を行ってもよい。プラズマ処理を行うことにより、被形成面に付着しているゴミなどを除去することができる。また、上述のプラズマ処理を行った後、大気に曝すことなく半導体層１３０を形成することにより、導電層１１１ａおよび導電層１１１ｂと、半導体層１３０との電気的接続を良好に行うことができる。つまり、半導体装置の歩留まり向上、信頼性向上といった課題を解決することが可能である。
【００９９】
なお、本実施の形態においては、半導体層１３０として酸化物半導体材料を用いる場合について説明しているが、開示する発明の一態様はこれに限定されない。酸化物半導体材料以外の半導体材料、化合物半導体材料等であっても、厚みを小さくすることにより、透光性を確保できる場合がある。このため、酸化物半導体材料に代えて、他の半導体材料を用いても良い。上記他の半導体材料の一例としては、シリコンやガリウム、ガリウムヒ素などの各種無機半導体材料、カーボンナノチューブなどの有機半導体材料、これらの混合材料などを挙げることができる。これらの材料を、単結晶、多結晶、微結晶（マイクロクリスタル、ナノクリスタルを含む）、非晶質といった各種態様で用いて半導体層１３０とすれば良い。
【０１００】
次に、半導体層１３０上にレジストマスク１０３ａおよびレジストマスク１０３ｂを形成し、当該レジストマスク１０３ａおよびレジストマスク１０３ｂを用いて半導体層１３０を選択的にエッチングして、半導体層１３３ａおよび半導体層１３３ｂを形成する（図４（Ａ２）、図４（Ｂ２）参照）。半導体層１３３ａおよび半導体層１３３ｂは島状に形成される。ここで、半導体層１３３ａは画素部のトランジスタの活性層となる。また、半導体層１３３ｂは、駆動回路部のトランジスタの活性層となる。
【０１０１】
また、上記のレジストマスクはスピンコート法などの方法を用いて形成しても良いが、液滴的吐出法やスクリーン印刷法などを用いる場合には、レジストマスクを選択的に形成することができる。この場合、生産性向上という課題を解決することが可能である。
【０１０２】
半導体層１３０のエッチングの方法としては、ウエットエッチングまたはドライエッチングを用いることができる。なお、上記エッチングの後にはレジストマスク１０３ａおよびレジストマスク１０３ｂは除去する。本実施の形態では、半導体層１３０のエッチングには、リン酸、酢酸、硝酸、純水を混合した液体を用いる。なお、導電層１１１ａおよび導電層１１１ｂと重なる半導体層１３０を除去するため、半導体層１３０のエッチングの際に、導電層１１１ａおよび導電層１１１ｂも除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。半導体層１３０に対して、選択的にエッチングを行うため、下層の導電層１１１ａ、１１１ｂとのエッチング工程における選択比が高いと好ましい。
【０１０３】
導電層１１１ａおよび導電層１１１ｂと、半導体層１３０とのエッチングにおける選択比が高い場合、導電層１１１ａおよび導電層１１１ｂの半導体層１３０のエッチング工程における膜減りを軽減することができる。
【０１０４】
ドライエッチングを行う場合は、例えば、塩素を含有するガス、または塩素を含有するガスに酸素が添加されたガスを用いると良い。塩素と酸素を含有するガスを用いることで、導電層や下地膜と、半導体層１３０とのエッチング選択比がとりやすくなるためである。
【０１０５】
ドライエッチングに用いるエッチング装置としては、反応性イオンエッチング法（ＲＩＥ法）を用いたエッチング装置や、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いることができる。また、ＩＣＰエッチング装置と比べて広い面積に渡って一様な放電が得られるＥＣＣＰ（Ｅｎｈａｎｃｅｄ  Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）モードのエッチング装置を用いても良い。ＥＣＣＰモードのエッチング装置であれば、基板として第１０世代以降の基板を用いるような場合においても対応が容易である。
【０１０６】
なお、本実施の形態において示すように、トランジスタのソース電極（またはドレイン電極）として機能する導電層１１１ａおよび導電層１１１ｂ上に半導体層１３３ａを形成する場合、および導電層１２２上に半導体層１３３ｂを形成する場合には、半導体層１３３ａおよび半導体層１３３ｂの薄膜化が容易である。半導体層１３３ａが導電層１１１ａ、導電層１１１ｂ上に存在する場合および半導体層１３３ｂが導電層１２２上に存在する場合には、逆の場合（例えば、導電層１１１ａ、導電層１１１ｂの下に半導体層１３３ａがある場合）とは異なり、導電層１１１ａ、導電層１１１ｂ及び導電層１２２をエッチングする際のオーバーエッチングによる半導体層１３３ａ、半導体層１３３ｂの消失の問題が生じないためである。このように、半導体層１３３ａおよび半導体層１３３ｂの薄膜化が実現されることで、電圧印加時の空乏化が容易になり、Ｓ値を小さくすることができる。また、オフ電流を小さくすることも可能である。つまり、半導体装置の高性能化という課題を解決することが可能である。なお、半導体層１３３ａは、ソース電極およびソース配線として機能する導電層１１１ａや、後に形成されるゲート電極およびゲート配線として機能する導電層１５４ａなどと比較して薄く形成されることが好適である。
【０１０７】
その後、３５０℃以上基板の歪み点未満、好ましくは４００℃以上の熱処理を行うと良い。加熱処理は、窒素、不活性ガス雰囲気下、又は減圧下で行うことができ、ここでは、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により半導体層１３３ａおよび半導体層１３３ｂの脱水化または脱水素化を行うことができ、前記半導体層１３３ａおよび前記半導体層１３３ｂの半導体特性を向上させることができる。酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぐことが好ましい。なお、上記熱処理のタイミングは、半導体層１３３ａおよび半導体層１３３ｂの形成後であれば特に限定されない。また、島状の酸化物半導体層１３３ａ、１３３ｂに加工する前の酸化物半導体膜に行ってもよい。
【０１０８】
なお、本実施の形態においては、導電層１１１ａおよび導電層１１１ｂを形成した後、導電層１２２を形成し、その後、半導体層１３３ａおよび半導体層１３３ｂを形成する工程について説明したが、開示される発明はこれに限定して解釈されない。例えば、導電層１１１ａおよび導電層１１１ｂを形成した後、半導体層１３３ａおよび半導体層１３３ｂを形成し、その後、導電層１２２を形成する工程を採用しても良い。
【０１０９】
なお、導電層１１１ａおよび導電層１１１ｂは、導電層１２２と比較して薄く形成すると良い。導電層１１１ａおよび導電層１１１ｂを薄く形成することにより、光の透過率を一層向上させることができるため好適である。もちろん、開示する発明の一態様をこれに限定して解釈する必要はない。
【０１１０】
次に、半導体層１３３ａおよび半導体層１３３ｂを覆うように、ゲート絶縁層１４０を形成する（図４（Ａ３）、図４（Ｂ３）参照）。
【０１１１】
ゲート絶縁層１４０は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、または酸化タンタル膜の単層構造または積層構造とすることができる。例えば、スパッタ法やＣＶＤ法などを用いて、５０ｎｍ以上２５０ｎｍ以下の厚さで形成すれば良い。なお、ゲート絶縁層１４０は、透光性を有していることが好ましい。ここでは、ゲート絶縁層１４０として、スパッタ法を用いて、酸化シリコン膜を１００ｎｍの厚さで形成する。ゲート絶縁層１４０として、酸化シリコン膜と窒化シリコン膜の積層を用いてもよく、２層目の窒化シリコン膜の形成前に加熱処理を行ってもよい。
【０１１２】
ゲート絶縁層１４０形成後の加熱処理は、不活性ガス雰囲気下、または酸素ガス雰囲気下、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行うとよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
【０１１３】
次に、ゲート絶縁層１４０上に、導電層１５０を形成する（図４（Ａ４）、図４（Ｂ４）参照）。導電層１５０は、導電層１１０と同様の材料、作製方法により形成することができる。導電層１５０の詳細については、導電層１１０に係る説明を参照することができるから、ここでは省略する。なお、導電層１５０は透光性を有することが望ましい。
【０１１４】
なお、導電層１１０と導電層１５０とを同じ材料を用いて形成する場合には、材料および製造装置を共有することが容易になるため、低コスト化、スループットの向上などに寄与する。もちろん、同じ材料を用いて導電層１１０および導電層１５０を形成することは、必須の要件ではない。
【０１１５】
次に、導電層１５０上にレジストマスク１０４ａおよびレジストマスク１０４ｂを形成し、当該レジストマスク１０４ａおよびレジストマスク１０４ｂを用いて導電層１５０を選択的にエッチングして、導電層１５４ａおよび導電層１５４ｂを形成する（図５（Ａ１）、図５（Ｂ１）参照）。上記のエッチングとしては、ウエットエッチング、ドライエッチングのいずれを用いても良い。なお、上記エッチングの後にはレジストマスク１０４ａおよびレジストマスク１０４ｂは除去する。画素部において、導電層１５４ａはトランジスタのゲート電極として、導電層１５４ｂは保持容量の電極（容量電極）として機能する。
【０１１６】
なお、導電層１１１ｂと導電層１５４ｂとが重畳する領域の面積は適宜変更することができる。本実施の形態において示すように、導電層１１１ｂと導電層１５４ｂとは透光性を有する材料を用いて形成されているため、重畳する領域の面積を増大させて容量値を増加させる場合であっても、開口率を低下させずに済むという利点がある。つまり、容量値の増加という課題を、開口率の低下を伴わずに解決することができる。
【０１１７】
次に、導電層１５４ａおよび導電層１５４ｂを覆うように、導電層１６０を形成する（図５（Ａ２）、図５（Ｂ２）参照）。導電層１６０は、導電層１２０と同様の材料、作製方法により形成することができる。導電層１６０の詳細については、導電層１２０に係る説明を参照することができるから、ここでは省略する。この場合にも、導電層１２０と導電層１６０とを同じ材料を用いて形成することにより、低コスト化、スループットの向上などが実現されるため好ましい。
【０１１８】
次に、導電層１６０上にレジストマスク１０５を形成し、当該レジストマスク１０５を用いて導電層１６０を選択的にエッチングして、導電層１６５を形成する（図５（Ａ３）、図５（Ｂ３）参照）。なお、導電層１６５は、駆動回路部のトランジスタのゲート電極として機能する。また、導電層１６５は低抵抗な材料を用いて形成されている。レジストマスク１０５は、導電層１６５の形成後に除去される。
【０１１９】
なお、本実施の形態においては、導電層１５４ａおよび導電層１５４ｂを形成した後、導電層１６５を形成する工程について説明したが、開示される発明はこれに限定して解釈されない。例えば、導電層１５４ａおよび導電層１５４ｂと、導電層１６５の形成順序を入れ替えても良い。つまり、駆動回路部のトランジスタのゲート電極として機能する導電層１６５を形成した後に、画素部のトランジスタのゲート電極として機能する導電層１５４ａおよび保持容量の電極として機能する導電層１５４ｂを形成することもできる。
【０１２０】
なお、導電層１５４ａおよび導電層１５４ｂは、導電層１６５などと比較して薄く形成すると良い。導電層１５４ａおよび導電層１５４ｂを薄く形成することにより、抵抗は高くなるが、透過率を一層向上させることができるため有利である。もちろん、開示する発明の一態様をこれに限定して解釈する必要はない。
【０１２１】
次に、ゲート絶縁層１４０、導電層１５４ａ、導電層１５４ｂ、導電層１６５を覆うように絶縁層１７０を形成する（図５（Ａ４）、図５（Ｂ４）参照）。絶縁層１７０の表面は、後の電極（画素電極）の被形成面となるため、平坦に形成することが好ましい。特に、開示する発明の一態様においては、透光性を有する材料を用いて各種素子を形成することが可能であるため、これらの素子が形成されている領域をも表示領域（開口領域）として利用することができる。したがって、素子や配線に起因する凹凸を緩和するように絶縁層１７０を形成することは極めて有益である。
【０１２２】
絶縁層１７０は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を含有する材料からなる絶縁膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる膜、などの単層構造または積層構造とすることができる。例えば、窒化シリコンを有する膜は、不純物をブロッキングする効果が高いため、素子の信頼性向上に好適である。また、有機材料を有する膜は、凹凸を緩和する機能が高いため、素子の特性向上に好適である。なお、絶縁層１７０を、窒化珪素を有する膜と、有機材料を有する膜との積層構造とする場合には、図中下側（素子に近い側）に保護絶縁層として窒化珪素を有する膜（窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等）を配置し、上側（画素電極の被形成面側）に平坦化絶縁層として有機材料を有する膜を配置することが好適である。絶縁層１７０は、十分な透光性を有していることが好ましい。
【０１２３】
なお、絶縁層１７０を絶縁層１７０ａと絶縁層１７０ｂの二層構造とする場合には（図２０（Ａ）参照）、絶縁層１７０ｂの導電層１５４ｂと重畳する領域をエッチングにより除去することで（図２０（Ｂ）参照）、後に形成される導電層１８０との間に形成される容量の容量値を増加させることが可能である（図２０（Ｃ）参照）。なお、開示する発明の一態様は上記に限定されず、絶縁層１７０を三層以上の多層構造としても良い。
【０１２４】
カラーフィルタとしての機能を有するように絶縁層１７０を形成しても良い。このように、素子を形成する基板にカラーフィルタを形成することにより、対向基板などを貼り合わせる際の位置合わせが容易となる。もちろん、絶縁層１７０にカラーフィルタとしての機能を有せしめることに限定されず、別途カラーフィルタとして機能する層を基板１００上に形成しても良い。なお、開示する発明の一態様では、遮光性を有する材料を用いてソース配線やゲート配線などを形成している。これにより、ブラックマスク（ブラックマトリクス）を別途形成することなく、画素間を遮光することができる。つまり、ブラックマスクを別途形成する場合と比較して、工程を簡略化しつつ、高性能な半導体装置を提供することができる。もちろん、開示する発明の一態様をこれに限定して解釈する必要はなく、別途ブラックマスクを形成しても良い。
【０１２５】
なお、絶縁層１７０が無くとも大きな不都合が生じない場合には、絶縁層１７０を形成しない構成とすることができる。この場合、工程を簡略化することができるというメリットがある。
【０１２６】
その後、絶縁層１７０に導電層１１１ｂに達するコンタクトホール１７６を形成し、導電層１１１ｂの表面の一部を露出させる（図６（Ａ１）、図６（Ｂ１）参照）。
【０１２７】
そして、絶縁層１７０を覆うように、導電層１８０を形成する（図６（Ａ２）、図６（Ｂ２）参照）。絶縁層１７０にはコンタクトホール１７６が形成されているため、導電層１１１ｂと導電層１８０とは電気的に接続されることになる。
【０１２８】
導電層１８０は、導電層１１０や導電層１５０と同様の材料、作製方法により形成することができる。導電層１８０の詳細については、導電層１１０や導電層１５０に係る説明を参照することができるから、ここでは省略する。なお、導電層１８０は透光性を有することが望ましい。この場合にも、導電層１１０や導電層１５０と導電層１８０とを同じ材料を用いて形成することにより、低コスト化、スループットの向上などが実現されるため好ましい。
【０１２９】
次に、導電層１８０上にレジストマスクを形成し、当該レジストマスクを用いて導電層１８０を選択的にエッチングして、導電層１８７を形成する（図６（Ａ３）、図６（Ｂ３）参照）。ここで、導電層１８７は、画素電極としての機能を有する。
【０１３０】
図中には示さないが、導電層１８０から形成される導電層を用いて、ソース配線、ソース電極、ゲート配線、ゲート電極、容量配線、容量電極、などを互いに接続させることができる。つまり、導電層１８０から形成される導電層を、各種配線として機能させることが可能である。
【０１３１】
以上により、透光性を有する画素部のトランジスタ１９０、透光性を有する保持容量１９１および、低抵抗な電極を用いた駆動回路部のトランジスタ１９２を備えた半導体装置を作製することができる（図６（Ａ３）、図６（Ｂ３）参照）。
【０１３２】
このように、透光性を有する材料を用いてトランジスタ１９０および保持容量１９１を形成することにより、ソース電極やドレイン電極、ゲート電極などが形成された領域においても光を透過させることができるため、画素の開口率を向上させることができる。また、駆動回路部のトランジスタ１９２を、低抵抗材料を用いて形成することにより、駆動回路の特性を向上させることができる。
【０１３３】
また、透光性を有する材料を用いて容量電極を形成することにより、容量電極の面積を十分に大きくすることができる。つまり、保持容量の容量値を十分に大きくすることが可能である。これにより、画素電極の電位保持特性が向上し、表示品質が向上する。また、フィードスルー電位を小さくすることができる。また、クロストークを低減することができる。また、ちらつきを低減することができる。
【０１３４】
また、透光性を有する材料を用いてトランジスタ１９０を形成するため、トランジスタ１９０におけるチャネル長（Ｌ）やチャネル幅（Ｗ）の設計の自由度が極めて高い（レイアウトの自由度が高い）。これは、開口率がチャネル長やチャネル幅の影響を受けないためである。なお、駆動回路などの透光性が不要な対象に対して、透光性を有しない低抵抗な材料を用いているため、画素部に用いる素子と、それ以外の領域（例えば駆動回路）に用いる素子とを作り分けることができる。
【０１３５】
なお、トランジスタにおけるチャネル長（Ｌ）やチャネル幅（Ｗ）は、導電層１６５などの幅より大きいものとすることが可能である。これは、半導体層１３３ａが光透過性を有する材料で形成されているため、開口率が半導体層１３３ａの大きさに依存しないことによる。ただし、開示する発明の一態様がこれに限定して解釈されるものではない。トランジスタは並列または直列に複数配置しても良い。これにより、トランジスタ数を増加させることができる。
【０１３６】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１３７】
（実施の形態２）
本実施の形態では、半導体装置の作製方法の他の一例について、図７乃至図１１を用いて説明する。なお、本実施の形態に係る半導体装置の作製方法は、多くの部分で実施の形態１に係る作製方法と共通している。したがって、以下においては、重複する構成、重複する符号などの説明は省略する。
【０１３８】
なお、本実施の形態に係る半導体装置の構成および画素の平面図、画素の断面図は、実施の形態１と同様である（図１（Ａ）、図２（Ａ）、図２（Ｂ）参照）。
【０１３９】
図７に、本実施の形態に係る駆動回路部のトランジスタの断面構造を示す。ソース電極（またはドレイン電極）として機能する導電層１１６ｃ及び導電層１２６ｃと、半導体層１３７ｂと、ゲート絶縁層１４０と、ゲート電極として機能する導電層１５８ｃ及び導電層１６８ｃとで構成されるいわゆるトップゲート型のトランジスタである。本実施の形態では、透光性を有する材料で形成された導電層１１６ｃと、低抵抗材料で形成された導電層１２６ｃとでソース電極（またはドレイン電極）が形成されており、透光性を有する材料で形成された導電層１５８ｃと低抵抗材料で形成された導電層１６８ｃとでゲート電極が形成されている。
【０１４０】
次に、本実施の形態に係る半導体装置の作製方法の一例について図８乃至図１１を用いて説明する。図８乃至図１１の左側は、画素部のトランジスタ及び保持容量の作製方法を、図８乃至図１１の右側は、駆動回路部のトランジスタの作製方法を示している。
【０１４１】
はじめに、絶縁面を有する基板１００上に導電層１１０および導電層１２０を順に積層して形成する（図８（Ａ１）、図８（Ｂ１）参照）。絶縁面を有する基板１００、導電層１１０、導電層１２０の詳細については実施の形態１を参照することができる。
【０１４２】
図示しないが、絶縁面を有する基板１００上には下地膜を設けるとよい。下地膜の詳細についても実施の形態１を参照することができる。なお、開示する発明の一態様は下地膜を設けることに限定されない。
【０１４３】
次に、導電層１２０上にレジストマスク１０６ａ乃至１０６ｃを形成し、当該レジストマスク１０６ａ乃至１０６ｃを用いて導電層１１０および導電層１２０を選択的にエッチングして、導電層１１６ａ乃至１１６ｃ、導電層１２６ａ乃至１２６ｃを形成する（図８（Ａ２）、図８（Ｂ２）参照）。
【０１４４】
本実施の形態に係る半導体装置の作製方法と、実施の形態１に係る半導体装置の作製方法との相違点の一は、導電層１１０および導電層１２０のエッチング工程にある。本実施の形態においては、エッチング工程において用いるレジストマスク１０６ａ乃至１０６ｃを、多階調マスクを用いて形成している。
【０１４５】
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクである。多階調マスクを用いることで、例えば、露光、半露光、未露光といった３段階の光量で露光を行うことができる。つまり、多階調マスクを用いることにより、一度の露光及び現像で、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの使用数を削減することができる。
【０１４６】
代表的な多階調マスクとしては、グレートーンマスクやハーフトーンマスクがある。グレートーンマスクは、透光性を有する基板上に遮光性を有する材料層により形成された遮光部と、該遮光性を有する材料層に設けられたスリット部で構成される。スリット部は露光に用いる光の解像度限界以下の間隔で設けられたスリット（ドットやメッシュなどを含む）を有することで、光の透過率を制御する機能を有する。なお、スリット部に設けられるスリットは周期的なものであってもよいし、非周期的なものであってもよい。ハーフトーンマスクは、透光性を有する基板上に遮光性を有する材料層により形成された遮光部と、所定の透光性を有する材料層により形成された半透過部で構成される。半透過部は、その材料層の材質や厚さに応じた光の透過率を有する。半透過部における透過率は、概ね１０％〜７０％の範囲となっている。
【０１４７】
図１２に、代表的な多階調マスクの断面を示す。図１２（Ａ１）は、グレートーンマスク４００を示しており、図１２（Ｂ１）は、ハーフトーンマスク４１０を示している。
【０１４８】
図１２（Ａ１）に示すグレートーンマスク４００は、透光性を有する基板４０１に遮光性を有する材料層により形成された遮光部４０２、および遮光性を有する材料層のパターンにより形成されたスリット部４０３で構成されている。
【０１４９】
スリット部４０３は、露光に用いる光の解像度限界以下の間隔で設けられたスリットを有する。透光性を有する基板４０１としては、石英等を用いることができる。遮光部４０２およびスリット部４０３を構成する遮光層は、金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により形成される。図１２（Ａ１）に示すグレートーンマスク４００に光を照射する場合には、図１２（Ａ２）に示される透過率が得られる。
【０１５０】
図１２（Ｂ１）に示すハーフトーンマスク４１０は、透光性を有する基板４１１上に遮光性を有する材料層により形成された遮光部４１２、および所定の透光性を有する材料層により形成された半透過部４１３で構成されている。
【０１５１】
半透過部４１３は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の材料層を用いて形成することができる。遮光部４１２は、グレートーンマスクの遮光部と同様の材料を用いて形成すればよい。なお、図１２（Ｂ１）において、遮光部４１２は、所定の透光性を有する材料層と、遮光性を有する材料層の積層構造で形成されている。図１２（Ｂ１）に示すハーフトーンマスク４１０に光を照射する場合には、図１２（Ｂ２）に示される透過率が得られる。
【０１５２】
上記のような多階調マスクを用いて、露光および現像を行うことで、膜厚の異なる領域を有するレジストマスク１０６ａ乃至１０６ｃを形成することができる。
【０１５３】
導電層１１０および導電層１２０のエッチングには、ウエットエッチング、ドライエッチングのいずれを用いても良い。ただし、この段階においては、導電層１１０および導電層１２０が共にエッチングされることが必要である。当該エッチングにより、画素部のトランジスタのソース電極として機能する導電層１１６ａと、画素部のトランジスタのドレイン電極および保持容量の電極として機能する導電層１１６ｂと、駆動回路部のトランジスタのソース（またはドレイン）電極として機能する導電層１１６ｃを形成することができる。
【０１５４】
次に、レジストマスク１０６ｃを縮小させることでレジストマスク１０６ｄを形成するとともに、レジストマスク１０６ａおよびレジストマスク１０６ｂを除去する。次に、レジストマスク１０６ｄを用いて導電層１２６ａおよび導電層１２６ｂを除去する（図８（Ａ３）、図８（Ｂ３）参照）。レジストマスク１０６ｃを縮小させる手段（およびレジストマスク１０６ａおよびレジストマスク１０６ｂを除去する手段）としては、例えば、酸素プラズマを用いたアッシング処理などがあるが、上記手段はこれに限定する必要はない。
【０１５５】
導電層１２６ａおよび導電層１２６ｂの除去には、ウエットエッチング、ドライエッチングのいずれを用いても良い。ただし、この段階においては、導電層１１６ａ（導電層１１６ｂ）と、導電層１２６ａ（導電層１２６ｂ）との選択比が取れる条件でエッチングを行う。つまり、当該エッチングによって導電層１１６ａおよび導電層１１６ｂの形状が大きく変化しないことが重要になる。当該エッチングにより形成された、導電層１１６ｃの上に導電層１２６ｃが積層された電極は、駆動回路のトランジスタのソース（またはドレイン）電極として機能する。ここで、導電層１１６ａは透光性を有する材料を用いて形成されており、導電層１２６ｃは低抵抗材料な材料を用いて形成されている。
【０１５６】
なお、上記エッチングの後にはレジストマスク１０６ｄは除去する。上記の各種導電層は、後に形成される絶縁層などの被覆性を向上し、段切れを防止するために、その端部がテーパー形状となるように形成することが好ましい。このように、導電層をテーパー形状となるように形成することで、半導体装置の歩留まり向上という課題を解決することができる。ひいては、半導体装置の製造コスト抑制につながる。
【０１５７】
次に、少なくとも導電層１１６ａおよび導電層１１６ｂを覆うように半導体層１３０を形成する（図８（Ａ４）、図８（Ｂ４）参照）。本実施の形態では、導電層１１６ａ、導電層１１６ｂ、導電層１２６ｃを覆うように、基板１００上に半導体層１３０が形成される。半導体層１３０の詳細については実施の形態１を参照することができる。
【０１５８】
なお、半導体層１３０を形成する前に、半導体層１３０の被形成面（例えば、導電層１１６ａおよび導電層１１６ｂの表面、下地膜を形成した場合には下地膜の表面を含む）にプラズマ処理を行ってもよい。プラズマ処理を行うことにより、被形成面に付着しているゴミなどを除去することができる。また、上述のプラズマ処理を行った後、大気に曝すことなく半導体層１３０を形成することにより、導電層１１６ａおよび導電層１１６ｂと、半導体層１３０との電気的接続を良好に行うことができる。つまり、半導体装置の歩留まり向上、信頼性向上といった課題を解決することが可能である。
【０１５９】
次に、半導体層１３０上にレジストマスク１０７ａおよびレジストマスク１０７ｂを形成し、当該レジストマスク１０７ａおよびレジストマスク１０７ｂを用いて半導体層１３０を選択的にエッチングして、半導体層１３７ａおよび半導体層１３７ｂを形成する（図９（Ａ１）、図９（Ｂ１）参照）。該工程の詳細についても実施の形態１を参照することができる。
【０１６０】
その後、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うと良い。ここでは、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により半導体層１３７ａおよび半導体層１３７ｂの半導体特性を向上させることができる。なお、上記熱処理のタイミングは、半導体層１３７ａおよび半導体層１３７ｂの形成後であれば特に限定されない。
【０１６１】
次に、半導体層１３７ａおよび半導体層１３７ｂを覆うように、ゲート絶縁層１４０を形成する（図９（Ａ２）、図９（Ｂ２）参照）。ゲート絶縁層１４０の詳細については、実施の形態１を参照することができる。
【０１６２】
次に、ゲート絶縁層１４０上に、導電層１５０および導電層１６０を順に積層して形成する（図９（Ａ３）、図９（Ｂ３）参照）。導電層１５０、導電層１６０の詳細については実施の形態１を参照することができる。
【０１６３】
次に、導電層１６０上にレジストマスク１０８ａ乃至１０８ｃを形成し、当該レジストマスク１０８ａ乃至１０８ｃを用いて導電層１５０および導電層１６０を選択的にエッチングして、導電層１５８ａ乃至１５８ｃ、導電層１６８ａ乃至１６８ｃを形成する（図１０（Ａ１）、図１０（Ｂ１）参照）。
【０１６４】
本実施の形態に係る半導体装置の作製方法と、実施の形態１に係る半導体装置の作製方法との相違点の一は、導電層１５０および導電層１６０のエッチング工程にある。本実施の形態においては、エッチング工程において用いるレジストマスク１０８ａ乃至１０８ｃを、多階調マスクを用いて形成している。多階調マスクその他の詳細については、レジストマスク１０６ａ乃至１０６ｃに係る記載を参照すればよい。
【０１６５】
多階調マスクを用いて露光および現像を行うことで、膜厚の異なる領域を有するレジストマスク１０８ａ乃至１０８ｃを形成することができる。
【０１６６】
導電層１５０および導電層１６０のエッチングには、ウエットエッチング、ドライエッチングのいずれを用いても良い。ただし、この段階においては、導電層１５０および導電層１６０が共にエッチングされることが必要である。当該エッチングにより、画素部のトランジスタのゲート電極として機能する導電層１５８ａ、および画素部の保持容量の電極として機能する導電層１５８ｂ、駆動回路部のゲート電極として機能する導電層１５８ｃを形成することができる。
【０１６７】
次に、レジストマスク１０８ｃを後退させてレジストマスク１０８ｄを形成すると共に、レジストマスク１０８ａおよびレジストマスク１０８ｂを除去し、レジストマスク１０８ｄを用いて導電層１６８ａおよび導電層１６８ｂを除去する（図１０（Ａ２）、図１０（Ｂ２）参照）。
【０１６８】
なお、導電層１５８ａおよび導電層１５８ｂと重なる導電層１６８ａおよび導電層１６８ｂを除去するため、導電層１６８ａおよび導電層１６８ｂのエッチングの際に、導電層１５８ａおよび導電層１５８ｂも除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。導電層１６８ａおよび導電層１６８ｂに、選択的にエッチングを行うため、下層の導電層１５８ａ、１５８ｂとのエッチング工程における選択比が高いことが好ましい。
【０１６９】
例えば、導電層１６８ａおよび導電層１６８ｂとしてＴｉ膜を用いて、導電層１５８ａおよび導電層１５８ｂにはＩｎ−Ｓｎ−Ｏ系金属酸化物膜を用いて、エッチャントとしてアルカリ性のエッチャントである過水アンモニア水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０１７０】
レジストマスク１０８ｃを後退させる手段（およびレジストマスク１０８ａおよびレジストマスク１０８ｂを除去する手段）や、導電層１６８ａおよび導電層１６８ｂの除去の詳細については、レジストマスク１０６ｃを後退させる手段（およびレジストマスク１０６ａおよびレジストマスク１０６ｂを除去する手段）や、導電層１２６ａおよび導電層１２６ｂの除去の記載を参照することができる。なお、この段階においては、導電層１５８ａ（導電層１５８ｂ）と、導電層１６８ａ（導電層１６８ｂ）との選択比が取れる条件でエッチングを行う。つまり、当該エッチングによって導電層１５８ａおよび導電層１５８ｂの形状が大きく変化しないことが重要になる。当該エッチングにより、駆動回路部のトランジスタのゲート電極として機能する導電層１６８ｃを形成することができる。ここで、導電層１６８ｃは低抵抗な材料を用いて形成されている。
【０１７１】
なお、上記エッチングの後にはレジストマスク１０８ｄは除去する。上記の各種導電層は、後に形成される絶縁層などの被覆性を向上し、段切れを防止するために、その端部がテーパー形状となるように形成することが好ましい。このように、導電層をテーパー形状となるように形成することで、半導体装置の歩留まり向上という課題を解決することができる。
【０１７２】
なお、導電層１１６ｂと導電層１５８ｂとが重畳する領域の面積は適宜変更することができる。本実施の形態において示すように、導電層１１６ｂと導電層１５８ｂとは透光性を有する材料を用いて形成されているため、重畳する領域の面積を増大させて容量値を増加させる場合であっても、開口率を低下させずに済むという利点がある。つまり、容量値の増加という課題を、開口率の低下を伴わずに解決することができる。
【０１７３】
また、本実施の形態においては、画素部のトランジスタのソース電極として機能する導電層１１６ａおよび、画素部のトランジスタのドレイン電極として機能する導電層１１６ｂと、ゲート電極として機能する導電層１５８ａの一部が重畳するように導電層１１６ａ、導電層１１６ｂ、導電層１５８ａを形成しているが、半導体層１３７ａの一部の導電性を高めることができる場合には、導電層１１６ａまたは導電層１１６ｂと、導電層１５８ａとを重畳させない構成としても良い。詳細については実施の形態１を参照することができる。このように、導電層１１６ａまたは導電層１１６ｂと、導電層１５８ａとを重畳させない構成とすることにより、導電層１１６ａ（または導電層１１６ｂ）と導電層１５８ａとの重畳に起因する寄生容量を低減することができる。つまり、半導体装置の特性向上という課題を解決することができる。
【０１７４】
また、導電層１５８ｂ上に残存するように導電層１６８ｂを形成しても良い。このように、導電層１６８ｂを形成することにより、容量配線の配線抵抗を低減することができる。なお、導電層１５８ｂ上における導電層１６８ｂの幅は、導電層１５８ｂと比較して十分に小さくすることが好ましい。このように導電層１６８ｂを形成することにより、容量配線の配線抵抗を低減するという課題を、開口率の低下を伴わずに解決することができる。
【０１７５】
次に、ゲート絶縁層１４０、導電層１５８ａ、導電層１５８ｂ、導電層１６８ｃを覆うように絶縁層１７０を形成する（図１０（Ａ３）、図１０（Ｂ３）参照）。例えば、絶縁層１７０を、窒化珪素を有する膜と、有機材料を有する膜との積層構造とする場合には、図中下側（素子に近い側）に保護絶縁層として窒化珪素を有する膜（窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等）を配置し、上側（画素電極の被形成面側）に平坦化絶縁層として有機材料を有する膜を配置することが好適である。絶縁層１７０は、十分な透光性を有していることが好ましい。絶縁層１７０の詳細については実施の形態１を参照することができる。
【０１７６】
なお、絶縁層１７０が無くとも大きな不都合が生じない場合には、絶縁層１７０を形成しない構成とすることができる。この場合、工程を簡略化することができるというメリットがある。
【０１７７】
その後、絶縁層１７０に導電層１１６ｂに達するコンタクトホール１７６を形成し、導電層１１６ｂの表面の一部を露出させる（図１１（Ａ１）、図１１（Ｂ１）参照）。
【０１７８】
そして、絶縁層１７０を覆うように、導電層１８０を形成する（図１１（Ａ２）、図１１（Ｂ２）参照）。絶縁層１７０にはコンタクトホール１７６が形成されているため、導電層１１６ｂと導電層１８０とは電気的に接続されることになる。導電層１８０の詳細については実施の形態１を参照することができる。
【０１７９】
次に、導電層１８０上にレジストマスクを形成し、当該レジストマスクを用いて導電層１８０を選択的にエッチングして、導電層１８９を形成する（図１１（Ａ３）、図１１（Ｂ３）参照）。ここで、導電層１８９は、画素電極としての機能を有する。導電層１８９その他の詳細についても実施の形態１を参照することができる。
【０１８０】
透光性を有する画素部のトランジスタ１９０、透光性を有する保持容量１９１および、低抵抗な電極を用いた駆動回路部のトランジスタ１９２を備えた半導体装置を作製することができる（図１１（Ａ３）、図１１（Ｂ３）参照）。
【０１８１】
なお、本実施の形態においては、多階調マスクを用いて各種配線や電極を形成しているが、開示する発明の一態様はこれに限定して解釈されない。導電層１１６ａ乃至１１６ｃの形成工程、または導電層１６８ａ乃至１６８ｃの形成工程のいずれか一方のみを、多階調マスクを用いる方法で行っても良い。
【０１８２】
本実施の形態では、多階調マスクを用いてレジストマスクを形成し、エッチングを行っている。このため、フォトマスクの使用数を抑え、工程数を減少させることができる。つまり、半導体装置の製造コストを抑制するという課題を解決することが可能である。
【０１８３】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１８４】
（実施の形態３）
本実施の形態では、実施の形態１で提供した半導体装置の画素の他の例について、図１３乃至図１４を用いて説明する。なお、本実施の形態に係る半導体装置は、多くの部分で実施の形態１に係る半導体装置と共通している。したがって、以下においては、重複する構成、重複する符号などの説明は省略する。
【０１８５】
図１３は、本実施の形態に係る画素構成の一例である。当該構成は、特に、エレクトロルミネッセンス表示装置（ＥＬ表示装置）に用いるのに好適であるが、開示される発明はこれに限定されない。なお、図１３（Ａ）は平面図であり、図１３（Ｂ）は図１３（Ａ）のＣ−Ｄにおける断面図である。
【０１８６】
図１３（Ａ）に示す半導体装置は、ソース配線として機能する導電層１１１ａと、導電層１１１ａと同様にして形成された電源配線として機能する導電層１１１ｃと、導電層１１１ａおよび導電層１１１ｃと交差し、ゲート配線として機能する導電層１５４ａと、導電層１５４ａと導電層１１１ａの交差部付近のトランジスタ１９０と、導電層１１１ｃと電気的に接続されたトランジスタ１９４と、導電層１１１ｃと電気的に接続された保持容量１９６と、を有する画素部を備えている。なお、図１３（Ａ）において、導電層１１１ａおよび導電層１１１ｃと、導電層１５４ａとは９０°の角度で交差しているが、開示する発明は当該構成に限定されない。
【０１８７】
トランジスタ１９０は、ソース電極として機能する導電層１１１ａと、ドレイン電極として機能する導電層１１１ｂと、半導体層１３３ａと、ゲート絶縁層１４０と、ゲート電極として機能する導電層１５４ａと、で構成されるいわゆるトップゲート型のトランジスタである（図１３（Ａ）、図１３（Ｂ）参照）。同様に、トランジスタ１９４は、ソース電極として機能する導電層１１１ｃと、ドレイン電極として機能する導電層１１１ｄと、半導体層１３３ｃと、ゲート絶縁層１４０と、ゲート電極として機能する導電層１５４ｃと、で構成される。また、保持容量１９６は、導電層１１１ｃと、ゲート絶縁層１４０と、導電層１５４ｃと、で構成されている。なお、上記においても、ソース電極およびドレイン電極の称呼は便宜的なものに過ぎない。
【０１８８】
ここで、導電層１１１ｂと導電層１５４ｃとは、接続部１９８において、導電層１８２を介して電気的に接続されている（図１３（Ａ）、図１３（Ｂ）参照）。また、導電層１１１ｂと導電層１８０は電気的に接続されている。なお、画素電極として機能する導電層１８０と導電層１８２とは同一の工程で作製することができる。また、導電層１１１ｂと導電層１８０とを接続するためのコンタクトホール、導電層１１１ｂと導電層１８２とを接続するためのコンタクトホール、導電層１５４ｃと導電層１８２とを接続するためのコンタクトホールは、同一の工程で作製することができる。
【０１８９】
トランジスタ１９０を構成する導電層１１１ａ、導電層１１１ｂ、半導体層１３３ａ、導電層１５４ａ、トランジスタ１９４を構成する導電層１１１ｃ、導電層１１１ｄ、半導体層１３３ｃ、導電層１５４ｃ、および保持容量１９６を構成する導電層１１１ｃは、透光性を有する材料で形成されている。これにより、画素の開口率向上が実現されている。
【０１９０】
また、図示はしていないが、本実施の形態に係る半導体装置においても、駆動回路部のトランジスタの電極は低抵抗の金属を用いて形成されている。これは、実施の形態１で示した例と同じである。
【０１９１】
なお、上記においては、一つの画素に二つのトランジスタを有する場合について説明しているが、開示される発明はこれに限定されない。一つの画素に三つ以上のトランジスタを設けることもできる。
【０１９２】
図１４は、本実施の形態に係る画素構成の一例である。当該構成は、特に、エレクトロルミネッセンス表示装置（ＥＬ表示装置）に用いるのに好適であるが、開示される発明はこれに限定されない。なお、図１４（Ａ）は平面図であり、図１４（Ｂ）は図１４（Ａ）のＣ−Ｄにおける断面図である。
【０１９３】
図１４に示される構成は、基本的には、図１３に示される構成と同様である。図１３に示される構成との相違点は接続部１９８にあり、図１３では、導電層１１１ｂと導電層１５４ｃが導電層１８２を介して接続されているのに対して、図１４では、導電層１１１ｂと導電層１５４ｃが直接接続されている（図１４（Ａ）、図１４（Ｂ）参照）。この場合、図１３で示す導電層１８２は図１４においては不要となるため、画素電極として機能する導電層１８０をより大きくすることが可能であり、図１３に示される構成と比較して開口率を向上させることができる。なお、導電層１１１ｂと導電層１５４ｃとの電気的接続を実現するためには、導電層１５４ｃの形成前に、ゲート絶縁層１４０に対してコンタクトホールを形成しておく必要がある。
【０１９４】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１９５】
（実施の形態４）
本実施の形態では、薄膜トランジスタを作製し、該薄膜トランジスタを、画素部や周辺回路部（駆動回路など）に用いて表示機能を有する半導体装置（表示装置）を作製する場合について説明する。周辺回路部の一部または全部を、画素部と同じ基板上に一体形成することにより、システムオンパネルを形成することができる。
【０１９６】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）や、発光素子（発光表示素子ともいう）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体を適用しても良い。
【０１９７】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、表示装置を構成する素子基板は、電流を表示素子に供給するための手段を各画素に備える。素子基板は、具体的には、表示素子の画素電極が形成された状態であっても良いし、画素電極となる導電層の成膜後、エッチング前の状態であっても良い。
【０１９８】
以下、本実施の形態では、液晶表示装置の一例について示す。図１５は、第１の基板４００１上に形成された薄膜トランジスタ４０１０、薄膜トランジスタ４０１１および液晶素子４０１３を、第２の基板４００６とシール材４００５によって封止した、パネルの平面図および断面図である。ここで、図１５（Ａ１）および図１５（Ａ２）は平面図を示し、図１５（Ｂ）は、図１５（Ａ１）および図１５（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０１９９】
第１の基板４００１上に設けられた画素部４００２および走査線駆動回路４００４を囲むようにして、シール材４００５が設けられている。また、画素部４００２と走査線駆動回路４００４の上に、第２の基板４００６が設けられている。つまり、画素部４００２と走査線駆動回路４００４は、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また、第１の基板４００１上のシール材４００５によって囲まれる領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路４００３が実装されている。
【０２００】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワイヤボンディング法、ＴＡＢ法などを適宜用いることができる。図１５（Ａ１）は、ＣＯＧ法により信号線駆動回路４００３を実装する例であり、図１５（Ａ２）は、ＴＡＢ法により信号線駆動回路４００３を実装する例である。
【０２０１】
また、第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１５（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１を例示している。薄膜トランジスタ４０１０、薄膜トランジスタ４０１１上には絶縁層４０２０が設けられている。
【０２０２】
薄膜トランジスタ４０１０、薄膜トランジスタ４０１１には、先の実施の形態などに示すトランジスタを適用することができる。なお、本実施の形態において、薄膜トランジスタ４０１０、薄膜トランジスタ４０１１はｎチャネル型トランジスタとした。
【０２０３】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして、液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。上記の画素電極層４０３０と対向電極層４０３１、液晶層４００８により、液晶素子４０１３が形成される。なお、画素電極層４０３０、対向電極層４０３１には、それぞれ配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられ、画素電極層４０３０および対向電極層４０３１は、これらを介して液晶層４００８を挟持している。
【０２０４】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、セラミックス、プラスチックなどを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）基板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、アクリル樹脂フィルムなどを用いることができる。
【０２０５】
また、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために、柱状のスペーサ４０３５が設けられている。柱状のスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる。なお、柱状のスペーサに代えて球状のスペーサを用いても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。例えば、一対の基板間に配置される導電性粒子を介して、対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させると良い。
【０２０６】
また、配向膜が不要なブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、昇温によってコレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、５重量％以上のカイラル剤を混合させた液晶組成物を用いると良い。これにより、温度範囲を改善することができる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答時間が１０μｓ〜１００μｓと短く、光学的等方性を有するため配向処理が不要であり、視野角依存性が小さい、といった特徴を有している。
【０２０７】
なお、本実施の形態では透過型液晶表示装置の一例を示しているが、これに限定されず、反射型液晶表示装置としても良いし、半透過型液晶表示装置としても良い。
【０２０８】
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、および表示素子に用いる電極層を設ける例について示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、遮光膜として、ブラックマスク（ブラックマトリクス）を設けてもよい。
【０２０９】
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、先の実施の形態で得られた薄膜トランジスタを絶縁層４０２０で覆う構成を採用しているが、開示される発明はこれに限定されない。
【０２１０】
絶縁層４０２０としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させて、絶縁層４０２０を形成してもよい。
【０２１１】
ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。置換基としては、有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０２１２】
絶縁層４０２０の形成方法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０２１３】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０２１４】
また、画素電極層４０３０、対向電極層４０３１に、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いても良い。導電性組成物を用いて形成した画素電極は、シート抵抗が１．０×１０４Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は０．１Ω・ｃｍ以下であることが好ましい。
【０２１５】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０２１６】
信号線駆動回路４００３、走査線駆動回路４００４、画素部４００２などに与えられる各種信号は、ＦＰＣ４０１８から供給されている。
【０２１７】
また、接続端子電極４０１５は、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、薄膜トランジスタ４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０２１８】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０２１９】
なお、図１５においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装する例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０２２０】
図１６は、半導体装置の一形態に相当する液晶表示モジュールに、ＴＦＴ基板２６００を用いる例を示している。
【０２２１】
図１６では、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む素子層２６０３、配向膜や液晶を含む液晶層２６０４、着色層２６０５などが設けられることにより表示領域が形成されている。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合には、赤、緑、青の各色に対応した着色層が、各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。また、光源は冷陰極管２６１０と反射板２６１１により構成されている。回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、これによって、コントロール回路や電源回路などの外部回路が液晶モジュールに組みこまれる。また、偏光板と液晶層との間には、位相差板を設けても良い。
【０２２２】
液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２２３】
以上の工程により、高性能な液晶表示装置を作製することができる。本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０２２４】
（実施の形態５）
本実施の形態では、図１７を参照して半導体装置の一例であるアクティブマトリクス型の電子ペーパーについて説明する。半導体装置に用いられる薄膜トランジスタ６５０は、先の実施の形態で示す薄膜トランジスタと同様に作製することができる。
【０２２５】
図１７に示す電子ペーパーは、ツイストボール表示方式を用いたものの一例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせることによって、球形粒子の向きを制御して、表示を行う方法である。
【０２２６】
基板６００上に設けられた薄膜トランジスタ６５０は開示する発明の薄膜トランジスタであり、半導体層が、その上方のゲート電極層と、その下方のソース電極層またはドレイン電極層とによって挟まれた構造を有している。なお、ソース電極層またはドレイン電極層は、絶縁層に形成されたコンタクトホールを介して、第１の電極層６６０と電気的に接続している。基板６０２には第２の電極層６７０が設けられており、第１の電極層６６０と第２の電極層６７０との間には、黒色領域６８０ａ及び白色領域６８０ｂを有する球形粒子６８０が設けられている。また、球形粒子６８０の周囲は樹脂等の充填材６８２で満たされている（図１７参照）。図１７において、第１の電極層６６０が画素電極に相当し、第２の電極層６７０が共通電極に相当する。第２の電極層６７０は、薄膜トランジスタ６５０と同一基板上に設けられる共通電位線と電気的に接続される。
【０２２７】
ツイストボールの代わりに、電気泳動表示素子を用いることも可能である。その場合、例えば、透光性を有する液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層によって電場が与えられると、白い微粒子と黒い微粒子が互いに逆方向に移動し、白または黒が表示される。電気泳動表示素子は液晶表示素子に比べて反射率が高いため、補助ライトが不要であり、また、明るさが十分ではない場所であっても表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるという利点も有している。
【０２２８】
以上のように、開示する発明を用いることで高性能な電子ペーパーを作製することができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０２２９】
（実施の形態６）
本実施の形態では、半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２３０】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより発光する。このようなメカニズムから、該発光素子は、電流励起型の発光素子と呼ばれる。
【０２３１】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２３２】
発光素子の構成について、図１８を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１８（Ａ）、図１８（Ｂ）、図１８（Ｃ）の半導体装置に用いられるＴＦＴ７０１、ＴＦＴ７１１、ＴＦＴ７２１は、先の実施の形態で示す薄膜トランジスタと同様に作製することができる。
【０２３３】
発光素子は、光を取り出すために、陽極または陰極の少なくとも一方が透光性を有している。ここで、透光性とは、少なくとも発光波長における透過率が十分に高いことを意味する。光の取り出し方式としては、基板上に薄膜トランジスタ及び発光素子を形成し、該基板とは反対側の面から光を取り出す上面射出方式（上面取り出し方式）や、基板側の面から光を取り出す下面射出方式（下面取り出し方式）、基板側およびその反対側の面から光を取り出す両面射出方式（両面取り出し方式）などがある。
【０２３４】
上面射出方式の発光素子について図１８（Ａ）を参照して説明する。
【０２３５】
図１８（Ａ）は、発光素子７０２から発せられる光が陽極７０５側に抜ける場合の、画素の断面図を示している。ここでは、駆動用ＴＦＴ７０１と電気的に接続された透光性を有する導電層７０７上に、発光素子７０２が形成されており、陰極７０３上に発光層７０４、陽極７０５が順に積層されている。陰極７０３としては、仕事関数が小さく、光を反射する導電膜を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等の材料を用いて陰極７０３を形成することが望ましい。発光層７０４は、単層で構成されていても、複数の層が積層されるように構成されていても良い。複数の層で構成されている場合、陰極７０３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層すると良いが、もちろん、これらの層を全て設ける必要はない。陽極７０５は光を透過する導電性材料を用いて形成する。例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いれば良い。
【０２３６】
陰極７０３及び陽極７０５で発光層７０４を挟んだ構造を、発光素子７０２と呼ぶことができる。図１８（Ａ）に示した画素の場合、発光素子７０２から発せられる光は、矢印で示すように陽極７０５側に射出される。発光素子７０２の構造は、マイクロキャビティ構造としても良い。これにより、取り出し波長を選択することが可能となるため、色純度を向上させることができる。なお、この場合には、取り出し波長にあわせて発光素子７０２を構成する各層の厚みを設定することになる。また、所定の反射率を有する材料を用いて電極を形成すると良い。
【０２３７】
陽極７０５の上には、窒化シリコン、酸化シリコンなどを含む絶縁層を形成しても良い。これにより、発光素子の劣化を抑制することができる。
【０２３８】
次に、下面射出方式の発光素子について図１８（Ｂ）を参照して説明する。
【０２３９】
図１８（Ｂ）は、発光素子７１２から発せられる光が陰極７１３側に抜ける場合の、画素の断面図を示している。ここでは、駆動用ＴＦＴ７１１と電気的に接続された透光性を有する導電層７１７上に、発光素子７１２の陰極７１３が形成されており、陰極７１３上に発光層７１４、陽極７１５が順に積層されている。なお、陽極７１５が透光性を有する場合、該陽極７１５上を覆うように遮光膜７１６を設けても良い。陰極７１３は、図１８（Ａ）の場合と同様に、仕事関数が小さい導電性材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍ程度の膜厚を有するアルミニウム膜を、陰極７１３として用いることができる。発光層７１４は、図１８（Ａ）と同様に、単層で構成されていても、複数の層が積層されるように構成されていても良い。陽極７１５は、光を透過する必要はないが、図１８（Ａ）と同様に、透光性を有する導電性材料を用いて形成しても良い。遮光膜７１６には、光を反射する金属等を用いることができるが、これに限定されない。なお、遮光膜７１６に反射機能を有せしめることにより、光の取り出し効率を向上させることが可能である。
【０２４０】
陰極７１３及び陽極７１５で、発光層７１４を挟んだ構造を発光素子７１２と呼ぶことができる。図１８（Ｂ）に示した画素の場合、発光素子７１２から発せられる光は、矢印で示すように陰極７１３側に射出される。発光素子７１２の構造は、マイクロキャビティ構造としても良い。また、陽極７１５の上には絶縁層を形成しても良い。
【０２４１】
次に、両面射出方式の発光素子について、図１８（Ｃ）を参照して説明する。
【０２４２】
図１８（Ｃ）は、駆動用ＴＦＴ７２１と電気的に接続された透光性を有する導電層７２７上に、発光素子７２２の陰極７２３が形成されており、陰極７２３上に発光層７２４、陽極７２５が順に積層されている。陰極７２３は、図１８（Ａ）の場合と同様に、仕事関数が小さい導電性材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７２３として用いることができる。発光層７２４は、図１８（Ａ）と同様に、単層で構成されていても、複数の層が積層されるように構成されていても良い。陽極７２５は、図１８（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。
【０２４３】
陰極７２３と、発光層７２４と、陽極７２５とが重なった構造を発光素子７２２と呼ぶことができる。図１８（Ｃ）に示した画素の場合、発光素子７２２から発せられる光は、矢印で示すように陽極７２５側と陰極７２３側の両方に射出される。発光素子７２２の構造は、マイクロキャビティ構造としても良い。また、陽極７２５の上には絶縁層を形成しても良い。
【０２４４】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。また、ここでは、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２４５】
なお、本実施の形態で示す半導体装置は、図１８に示した構成に限定されるものではなく、各種の変形が可能である。
【０２４６】
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１９を参照して説明する。図１９は、第１の基板４５０１上に形成された薄膜トランジスタ４５０９、薄膜トランジスタ４５１０および発光素子４５１１を、第２の基板４５０６とシール材４５０５によって封止したパネルの平面図および断面図である。ここで、図１９（Ａ）は平面図を示し、図１９（Ｂ）は、図１９（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２４７】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂを囲むようにして、シール材４５０５が設けられている。また、画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂの上に第２の基板４５０６が設けられている。つまり、画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように、気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材などを用いてパッケージング（封入）することが好ましい。
【０２４８】
また、第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂは、薄膜トランジスタを複数有しており、図１９（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９を例示している。
【０２４９】
薄膜トランジスタ４５０９、薄膜トランジスタ４５１０は、先の実施の形態において示したトランジスタを適用することができる。なお、本実施の形態において、薄膜トランジスタ４５０９、薄膜トランジスタ４５１０はｎチャネル型トランジスタである。
【０２５０】
また、４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお、発光素子４５１１の構成は、第１の電極層４５１７、第２の電極層４５１２、電界発光層４５１３、第３の電極層４５１４の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、上記構成は適宜変更することができる。
【０２５１】
隔壁４５２０は、有機樹脂膜、無機絶縁膜、有機ポリシロキサンなどを用いて形成する。特に、感光性を有する材料を用いて第１の電極層４５１７上に開口部を形成し、その開口部の側壁が、連続した曲率を持つ傾斜面となるようにすることが好ましい。
【０２５２】
電界発光層４５１３は、単層で構成されていても、複数の層が積層されるように構成されていても良い。
【０２５３】
発光素子４５１１に酸素、水素、水、二酸化炭素等が浸入しないように、第３の電極層４５１４及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０２５４】
また、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂ、画素部４５０２などに与えられる各種信号は、ＦＰＣ４５１８ａ、ＦＰＣ４５１８ｂから供給されている。
【０２５５】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１の第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９や薄膜トランジスタ４５１０のソース電極層及びドレイン電極層と同じ導電膜から形成される例について示している。
【０２５６】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０２５７】
発光素子４５１１からの光の取り出し方向に位置する基板は、透光性を有さなければならない。透光性を有する基板としては、ガラス板、プラスチック板、ポリエステルフィルム、アクリルフィルムなどがある。
【０２５８】
充填材４５０７としては、窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂や熱硬化樹脂などを用いることができる。例えば、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）、ＥＶＡ（エチレンビニルアセテート）などを用いることができる。本実施の形態では、充填材として窒素を用いる例について示している。
【０２５９】
必要であれば、発光素子の射出面に偏光板、円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを設けてもよい。また、表面には反射防止処理を施しても良い。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２６０】
信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂは、別途用意された基板上の単結晶半導体または多結晶半導体によって形成されていても良い。また、信号線駆動回路のみ、若しくはその一部、または走査線駆動回路のみ、若しくはその一部のみを別途形成して実装しても良く、本実施の形態は図１９の構成に限定されない。
【０２６１】
以上の工程により、高性能な発光表示装置（表示パネル）を作製することができる。
【０２６２】
次に、デジタル時間階調駆動を適用可能な画素構成およびその動作について説明する。図２１は、デジタル時間階調駆動を適用可能な画素構成の例を示す図である。ここでは、酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０２６３】
図２１（Ａ）において、画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４および容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。
【０２６４】
なお、発光素子６４０４の第２電極（共通電極６４０８側）と第１電極（電源線６４０７側）の電位の関係は、どちらが高電位となるように設定されても良い。発光表示装置では、高電位と低電位との電位差を発光素子６４０４に印加し、それによって生じる電流で発光素子６４０４を発光させるため、高電位と低電位との電位差が発光素子６４０４のしきい値電圧以上となるように、それぞれの電位を設定すれば良い。
【０２６５】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量は、チャネル領域とゲート電極との間で容量が形成されるものであってもよい。
【０２６６】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２がオン状態またはオフ状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
【０２６７】
また、入力信号を異ならせることで、図２１（Ａ）と同じ画素構成を用いてアナログ階調駆動が可能である。例えば、ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。ビデオ信号は駆動用トランジスタ６４０２が飽和領域で動作するような信号とすることが好ましい。
【０２６８】
また、電源線６４０７の電位は、パルス状に変化するものであっても良い。この場合、図２１（Ｂ）のような構成を採用すると好ましい。
【０２６９】
また、図２１（Ａ）の構成において、ある画素の発光素子６４０４の第２電極の電位は、他の画素の第２電極の電位と共通にすることが多いが（共通電極６４０８の電位）、陰極を画素ごとにパターニングして、各々駆動トランジスタと接続させる構成としても良い。
【０２７０】
なお、開示する発明の一態様は、図２１に示す画素構成に限定して解釈されない。例えば、図２１に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、論理回路などを追加してもよい。
【０２７１】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０２７２】
（実施の形態７）
半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示する、あらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示部分などに適用することができる。電子機器の一例を図２２、図２３に示す。
【０２７３】
図２２（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０２７４】
また、図２２（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
【０２７５】
また、図２３は、電子書籍２７００を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２７６】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２３では表示部２７０５）に文章を表示し、左側の表示部（図２３では表示部２７０７）に画像を表示することができる。
【０２７７】
また、図２３では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０２７８】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２７９】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０２８０】
（実施の形態８）
本実施の形態においては、液晶表示装置に適用できる画素の構成及び画素の動作について説明する。なお、本実施の形態における液晶素子の動作モードとして、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２８１】
図２７（Ａ）は、液晶表示装置に適用できる画素構成の一例を示す図である。画素５０８０は、トランジスタ５０８１、液晶素子５０８２及び容量素子５０８３を有している。トランジスタ５０８１のゲートは配線５０８５と電気的に接続される。トランジスタ５０８１の第１端子は配線５０８４と電気的に接続される。トランジスタ５０８１の第２端子は液晶素子５０８２の第１端子と電気的に接続される。液晶素子５０８２の第２端子は配線５０８７と電気的に接続される。容量素子５０８３の第１端子は液晶素子５０８２の第１端子と電気的に接続される。容量素子５０８３の第２端子は配線５０８６と電気的に接続される。なお、トランジスタの第１端子とは、ソースまたはドレインのいずれか一方であり、トランジスタの第２端子とは、ソースまたはドレインの他方のことである。つまり、トランジスタの第１端子がソースである場合は、トランジスタの第２端子はドレインとなる。同様に、トランジスタの第１端子がドレインである場合は、トランジスタの第２端子はソースとなる。
【０２８２】
配線５０８４は信号線として機能させることができる。信号線は、画素の外部から入力された信号電圧を画素５０８０に伝達するための配線である。配線５０８５は走査線として機能させることができる。走査線は、トランジスタ５０８１のオンオフを制御するための配線である。配線５０８６は容量線として機能させることができる。容量線は、容量素子５０８３の第２端子に所定の電圧を加えるための配線である。トランジスタ５０８１は、スイッチとして機能させることができる。容量素子５０８３は、保持容量として機能させることができる。保持容量は、スイッチがオフの状態においても、信号電圧が液晶素子５０８２に加わり続けるようにするための容量素子である。配線５０８７は、対向電極として機能させることができる。対向電極は、液晶素子５０８２の第２端子に所定の電圧を加えるための配線である。なお、それぞれの配線が持つことのできる機能はこれに限定されず、様々な機能を有することが出来る。例えば、容量線に加える電圧を変化させることで、液晶素子に加えられる電圧を調整することもできる。なお、トランジスタ５０８１はスイッチとして機能すればよいため、トランジスタ５０８１の極性はＰチャネル型でもよいし、Ｎチャネル型でもよい。
【０２８３】
図２７（Ｂ）は、液晶表示装置に適用できる画素構成の一例を示す図である。図２７（Ｂ）に示す画素構成例は、図２７（Ａ）に示す画素構成例と比較して、配線５０８７が省略され、かつ、液晶素子５０８２の第２端子と容量素子５０８３の第２端子とが電気的に接続されている点が異なっている以外は、図２７（Ａ）に示す画素構成例と同様な構成であるとしている。図２７（Ｂ）に示す画素構成例は、特に、液晶素子が横電界モード（ＩＰＳモード、ＦＦＳモードを含む）である場合に適用できる。なぜならば、液晶素子が横電界モードである場合、液晶素子５０８２の第２端子および容量素子５０８３の第２端子を同一な基板上に形成させることができるため、液晶素子５０８２の第２端子と容量素子５０８３の第２端子とを電気的に接続させることが容易であるからである。図２７（Ｂ）に示すような画素構成とすることで、配線５０８７を省略できるので、製造工程を簡略なものとすることができ、製造コストを低減できる。
【０２８４】
図２７（Ａ）または図２７（Ｂ）に示す画素構成は、マトリクス状に複数配置されることができる。こうすることで、液晶表示装置の表示部が形成され、様々な画像を表示することができる。図２７（Ｃ）は、図２７（Ａ）に示す画素構成がマトリクス状に複数配置されている場合の回路構成を示す図である。図２７（Ｃ）に示す回路構成は、表示部が有する複数の画素のうち、４つの画素を抜き出して示した図である。そして、ｉ列ｊ行（ｉ，ｊは自然数）に位置する画素を、画素５０８０＿ｉ，ｊと表記し、画素５０８０＿ｉ，ｊには、配線５０８４＿ｉ、配線５０８５＿ｊ、配線５０８６＿ｊが、それぞれ電気的に接続される。同様に、画素５０８０＿ｉ＋１，ｊについては、配線５０８４＿ｉ＋１、配線５０８５＿ｊ、配線５０８６＿ｊと電気的に接続される。同様に、画素５０８０＿ｉ，ｊ＋１については、配線５０８４＿ｉ、配線５０８５＿ｊ＋１、配線５０８６＿ｊ＋１と電気的に接続される。同様に、画素５０８０＿ｉ＋１，ｊ＋１については、配線５０８４＿ｉ＋１、配線５０８５＿ｊ＋１、配線５０８６＿ｊ＋１と電気的に接続される。なお、各配線は、同じ列または行に属する複数の画素によって共有されることができる。なお、図２７（Ｃ）に示す画素構成において配線５０８７は対向電極であり、対向電極は全ての画素において共通であることから、配線５０８７については自然数ｉまたはｊによる表記は行なわないこととする。なお、図２７（Ｂ）に示す画素構成を用いることも可能であるため、配線５０８７が記載されている構成であっても配線５０８７は必須ではなく、他の配線と共有されること等によって省略されることができる。
【０２８５】
図２７（Ｃ）に示す画素構成は、様々な方法によって駆動されることができる。特に、交流駆動と呼ばれる方法によって駆動されることによって、液晶素子の劣化（焼き付き）を抑制することができる。図２７（Ｄ）は、交流駆動の１つである、ドット反転駆動が行なわれる場合の、図２７（Ｃ）に示す画素構成における各配線に加えられる電圧のタイミングチャートを表す図である。ドット反転駆動が行なわれることによって、交流駆動が行なわれる場合に視認されるフリッカ（ちらつき）を抑制することができる。
【０２８６】
図２７（Ｃ）に示す画素構成において、配線５０８５＿ｊと電気的に接続されている画素におけるスイッチは、１フレーム期間中の第ｊゲート選択期間において選択状態（オン状態）となり、それ以外の期間では非選択状態（オフ状態）となる。そして、第ｊゲート選択期間の後に、第ｊ＋１ゲート選択期間が設けられる。このように順次走査が行なわれることで、１フレーム期間内に全ての画素が順番に選択状態となる。図２７（Ｄ）に示すタイミングチャートでは、電圧が高い状態（ハイレベル）となることで、当該画素におけるスイッチが選択状態となり、電圧が低い状態（ローレベル）となることで非選択状態となる。なお、これは各画素におけるトランジスタがＮチャネル型の場合であり、Ｐチャネル型のトランジスタが用いられる場合、電圧と選択状態の関係は、Ｎチャネル型の場合とは逆となる。
【０２８７】
図２７（Ｄ）に示すタイミングチャートでは、第ｋフレーム（ｋは自然数）における第ｊゲート選択期間において、信号線として用いる配線５０８４＿ｉに正の信号電圧が加えられ、配線５０８４＿ｉ＋１に負の信号電圧が加えられる。そして、第ｋフレームにおける第ｊ＋１ゲート選択期間において、配線５０８４＿ｉに負の信号電圧が加えられ、配線５０８４＿ｉ＋１に正の信号電圧が加えられる。その後も、それぞれの信号線は、ゲート選択期間ごとに極性が反転した信号が交互に加えられる。その結果、第ｋフレームにおいては、画素５０８０＿ｉ，ｊには正の信号電圧、画素５０８０＿ｉ＋１，ｊには負の信号電圧、画素５０８０＿ｉ，ｊ＋１には負の信号電圧、画素５０８０＿ｉ＋１，ｊ＋１には正の信号電圧が、それぞれ加えられることとなる。そして、第ｋ＋１フレームにおいては、それぞれの画素において、第ｋフレームにおいて書き込まれた信号電圧とは逆の極性の信号電圧が書き込まれる。その結果、第ｋ＋１フレームにおいては、画素５０８０＿ｉ，ｊには負の信号電圧、画素５０８０＿ｉ＋１，ｊには正の信号電圧、画素５０８０＿ｉ，ｊ＋１には正の信号電圧、画素５０８０＿ｉ＋１，ｊ＋１には負の信号電圧が、それぞれ加えられることとなる。このように、同じフレームにおいては隣接する画素同士で異なる極性の信号電圧が加えられ、さらに、それぞれの画素においては１フレームごとに信号電圧の極性が反転される駆動方法が、ドット反転駆動である。ドット反転駆動によって、液晶素子の劣化を抑制しつつ、表示される画像全体または一部が均一である場合に視認されるフリッカを低減することができる。なお、配線５０８６＿ｊ、配線５０８６＿ｊ＋１を含む全ての配線５０８６に加えられる電圧は、一定の電圧とされることができる。なお、配線５０８４のタイミングチャートにおける信号電圧の表記は極性のみとなっているが、実際は、表示された極性において様々な信号電圧の値をとり得る。なお、ここでは１ドット（１画素）毎に極性を反転させる場合について述べたが、これに限定されず、複数の画素毎に極性を反転させることもできる。例えば、２ゲート選択期間毎に書き込む信号電圧の極性を反転させることで、信号電圧の書き込みにかかる消費電力を低減させることができる。他にも、１列毎に極性を反転させること（ソースライン反転）もできるし、１行ごとに極性を反転させること（ゲートライン反転）もできる。
【０２８８】
なお、画素５０８０における容量素子５０８３の第２端子には、１フレーム期間において一定の電圧が加えられていれば良い。ここで、走査線として用いる配線５０８５に加えられる電圧は１フレーム期間の大半においてローレベルであり、ほぼ一定の電圧が加えられていることから、画素５０８０における容量素子５０８３の第２端子の接続先は、配線５０８５でも良い。図２７（Ｅ）は、液晶表示装置に適用できる画素構成の一例を示す図である。図２７（Ｅ）に示す画素構成は、図２７（Ｃ）に示す画素構成と比較すると、配線５０８６が省略され、かつ、画素５０８０内の容量素子５０８３の第２端子と、一つ前の行における配線５０８５とが電気的に接続されていることを特徴としている。具体的には、図２７（Ｅ）に表記されている範囲においては、画素５０８０＿ｉ，ｊ＋１および画素５０８０＿ｉ＋１，ｊ＋１における容量素子５０８３の第２端子は、配線５０８５＿ｊと電気的に接続される。このように、画素５０８０内の容量素子５０８３の第２端子と、一つ前の行における配線５０８５とを電気的に接続させることで、配線５０８６を省略することができるので、画素の開口率を向上できる。なお、容量素子５０８３の第２端子の接続先は、一つ前の行における配線５０８５ではなく、他の行における配線５０８５でも良い。なお、図２７（Ｅ）に示す画素構成の駆動方法は、図２７（Ｃ）に示す画素構成の駆動方法と同様のものを用いることができる。
【０２８９】
なお、容量素子５０８３および容量素子５０８３の第２端子に電気的に接続される配線を用いて、信号線として用いる配線５０８４に加える電圧を小さくすることができる。このときの画素構成および駆動方法について、図２７（Ｆ）および図２７（Ｇ）を用いて説明する。図２７（Ｆ）に示す画素構成は、図２７（Ａ）に示す画素構成と比較して、配線５０８６を１画素列あたり２本とし、かつ、画素５０８０における容量素子５０８３の第２端子との電気的な接続を、隣接する画素で交互に行なうことを特徴としている。なお、２本とした配線５０８６は、それぞれ配線５０８６−１および配線５０８６−２と呼ぶこととする。具体的には、図２７（Ｆ）に表記されている範囲においては、画素５０８０＿ｉ，ｊにおける容量素子５０８３の第２端子は、配線５０８６−１＿ｊと電気的に接続され、画素５０８０＿ｉ＋１，ｊにおける容量素子５０８３の第２端子は、配線５０８６−２＿ｊと電気的に接続され、画素５０８０＿ｉ，ｊ＋１における容量素子５０８３の第２端子は、配線５０８６−２＿ｊ＋１と電気的に接続され、画素５０８０＿ｉ＋１，ｊ＋１における容量素子５０８３の第２端子は、配線５０８６−１＿ｊ＋１と電気的に接続される。
【０２９０】
そして、例えば、図２７（Ｇ）に示すように、第ｋフレームにおいて画素５０８０＿ｉ，ｊに正の極性の信号電圧が書き込まれる場合、配線５０８６−１＿ｊは、第ｊゲート選択期間においてはローレベルとさせ、第ｊゲート選択期間の終了後、ハイレベルに変化させる。そして、１フレーム期間中はそのままハイレベルを維持し、第ｋ＋１フレームにおける第ｊゲート選択期間に負の極性の信号電圧が書き込まれた後、ローレベルに変化させる。このように、正の極性の信号電圧が画素に書き込まれた後に、容量素子５０８３の第２端子に電気的に接続される配線の電圧を正の方向に変化させることで、液晶素子に加えられる電圧を正の方向に所定の量だけ変化させることができる。すなわち、その分画素に書き込む信号電圧を小さくすることができるため、信号書き込みにかかる消費電力を低減させることができる。なお、第ｊゲート選択期間に負の極性の信号電圧が書き込まれる場合は、負の極性の信号電圧が画素に書き込まれた後に、容量素子５０８３の第２端子に電気的に接続される配線の電圧を負の方向に変化させることで、液晶素子に加えられる電圧を負の方向に所定の量だけ変化させることができるので、正の極性の場合と同様に、画素に書き込む信号電圧を小さくすることができる。つまり、容量素子５０８３の第２端子に電気的に接続される配線は、同じフレームの同じ行において、正の極性の信号電圧が加えられる画素と、負の極性の信号電圧が加えられる画素とで、それぞれ異なる配線であることが好ましい。図２７（Ｆ）は、第ｋフレームにおいて正の極性の信号電圧が書き込まれる画素には配線５０８６−１が電気的に接続され、第ｋフレームにおいて負の極性の信号電圧が書き込まれる画素には配線５０８６−２が電気的に接続される例である。ただし、これは一例であり、例えば、正の極性の信号電圧が書き込まれる画素と負の極性の信号電圧が書き込まれる画素が２画素毎に現れるような駆動方法の場合は、配線５０８６−１および配線５０８６−２の電気的接続もそれに合わせて、２画素毎に交互に行なわれることが好ましい。さらに言えば、１行全ての画素で同じ極性の信号電圧が書き込まれる場合（ゲートライン反転）も考えられるが、その場合は、配線５０８６は１行あたり１本でよい。つまり、図２７（Ｃ）に示す画素構成においても、図２７（Ｆ）および図２７（Ｇ）を用いて説明したような、画素に書き込む信号電圧を小さくする駆動方法を用いることができる。
【０２９１】
次に、液晶素子が、ＭＶＡモードまたはＰＶＡモード等に代表される、垂直配向（ＶＡ）モードである場合に特に好ましい画素構成およびその駆動方法について述べる。ＶＡモードは、製造時にラビング工程が不要、黒表示時の光漏れが少ない、駆動電圧が低い等の優れた特徴を有するが、画面を斜めから見たときに画質が劣化してしまう（視野角が狭い）という問題点も有する。ＶＡモードの視野角を広くするには、図２８（Ａ）および図２８（Ｂ）に示すように、１画素に複数の副画素（サブピクセル）を有する画素構成とすることが有効である。図２８（Ａ）および図２８（Ｂ）に示す画素構成は、画素５０８０が２つの副画素（副画素５０８０−１，副画素５０８０−２）を含む場合の一例を表すものである。なお、１つの画素における副画素の数は２つに限定されず、様々な数の副画素を用いることができる。副画素の数が大きいほど、より視野角を広くすることができる。複数の副画素は互いに同一の回路構成とすることができ、ここでは、全ての副画素が図２７（Ａ）に示す回路構成と同様であるとして説明する。なお、第１の副画素５０８０−１は、トランジスタ５０８１−１、液晶素子５０８２−１、容量素子５０８３−１を有するものとし、それぞれの接続関係は図２７（Ａ）に示す回路構成に準じることとする。同様に、第２の副画素５０８０−２は、トランジスタ５０８１−２、液晶素子５０８２−２、容量素子５０８３−２を有するものとし、それぞれの接続関係は図２７（Ａ）に示す回路構成に準じることとする。
【０２９２】
図２８（Ａ）に示す画素構成は、１画素を構成する２つの副画素に対し、走査線として用いる配線５０８５を２本（配線５０８５−１，配線５０８５−２）有し、信号線として用いる配線５０８４を１本有し、容量線として用いる配線５０８６を１本有する構成を表すものである。このように、信号線および容量線を２つの副画素で共用することにより、開口率を向上させることができ、さらに、信号線駆動回路を簡単なものとすることができるので製造コストが低減でき、かつ、液晶パネルと駆動回路ＩＣの接続点数を低減できるので、歩留まりを向上できる。図２８（Ｂ）に示す画素構成は、１画素を構成する２つの副画素に対し、走査線として用いる配線５０８５を１本有し、信号線として用いる配線５０８４を２本（配線５０８４−１，配線５０８４−２）有し、容量線として用いる配線５０８６を１本有する構成を表すものである。このように、走査線および容量線を２つの副画素で共用することにより、開口率を向上させることができ、さらに、全体の走査線本数を低減できるので、高精細な液晶パネルにおいても１つあたりのゲート線選択期間を十分に長くすることができ、それぞれの画素に適切な信号電圧を書き込むことができる。
【０２９３】
図２８（Ｃ）および図２８（Ｄ）は、図２８（Ｂ）に示す画素構成において、液晶素子を画素電極の形状に置き換えた上で、各素子の電気的接続状態を模式的に表した例である。図２８（Ｃ）および図２８（Ｄ）において、電極５０８８−１は第１の画素電極を表し、電極５０８８−２は第２の画素電極を表すものとする。図２８（Ｃ）において、第１画素電極５０８８−１は、図２８（Ｂ）における液晶素子５０８２−１の第１端子に相当し、第２画素電極５０８８−２は、図２８（Ｂ）における液晶素子５０８２−２の第１端子に相当する。すなわち、第１画素電極５０８８−１は、トランジスタ５０８１−１のソースまたはドレインの一方と電気的に接続され、第２画素電極５０８８−２は、トランジスタ５０８１−２のソースまたはドレインの一方と電気的に接続される。一方、図２８（Ｄ）においては、画素電極とトランジスタの接続関係を逆にする。すなわち、第１画素電極５０８８−１は、トランジスタ５０８１−２のソースまたはドレインの一方と電気的に接続され、第２画素電極５０８８−２は、トランジスタ５０８１−１のソースまたはドレインの一方と電気的に接続されるものとする。
【０２９４】
図２８（Ｃ）および図２８（Ｄ）で示したような画素構成を、マトリクス状に交互に配置することで、特別な効果を得ることができる。このような画素構成およびその駆動方法の一例を、図２８（Ｅ）および図２８（Ｆ）に示す。図２８（Ｅ）に示す画素構成は、画素５０８０＿ｉ，ｊおよび画素５０８０＿ｉ＋１，ｊ＋１に相当する部分を図２８（Ｃ）に示す構成とし、画素５０８０＿ｉ＋１，ｊおよび画素５０８０＿ｉ，ｊ＋１に相当する部分を図２８（Ｄ）に示す構成としたものである。この構成において、図２８（Ｆ）に示すタイミングチャートのように駆動すると、第ｋフレームの第ｊゲート選択期間において、画素５０８０＿ｉ，ｊの第１画素電極および画素５０８０＿ｉ＋１，ｊの第２画素電極に正の極性の信号電圧が書き込まれ、画素５０８０＿ｉ，ｊの第２画素電極および画素５０８０＿ｉ＋１，ｊの第１画素電極に負の極性の信号電圧が書き込まれる。さらに、第ｋフレームの第ｊ＋１ゲート選択期間において、画素５０８０＿ｉ，ｊ＋１の第２画素電極および画素５０８０＿ｉ＋１，ｊ＋１の第１画素電極に正の極性の信号電圧が書き込まれ、画素５０８０＿ｉ，ｊ＋１の第１画素電極および画素５０８０＿ｉ＋１，ｊ＋１の第２画素電極に負の極性の信号電圧が書き込まれる。第ｋ＋１フレームにおいては、各画素において信号電圧の極性が反転される。こうすることによって、副画素を含む画素構成においてドット反転駆動に相当する駆動を実現しつつ、信号線に加えられる電圧の極性を１フレーム期間内で同一なものとすることができるので、画素の信号電圧書込みにかかる消費電力を大幅に低減することができる。なお、配線５０８６＿ｊ、配線５０８６＿ｊ＋１を含む全ての配線５０８６に加えられる電圧は、一定の電圧とされることができる。
【０２９５】
さらに、図２８（Ｇ）および図２８（Ｈ）に示す画素構成およびその駆動方法によって、画素に書き込まれる信号電圧の大きさを小さくすることができる。これは、それぞれの画素が有する複数の副画素に電気的に接続される容量線を、副画素毎に異ならせるものである。すなわち、図２８（Ｇ）および図２８（Ｈ）に示す画素構成およびその駆動方法によって、同一のフレーム内で同一の極性が書き込まれる副画素については、同一行内で容量線を共通とし、同一のフレーム内で異なる極性が書き込まれる副画素については、同一行内で容量線を異ならせる。そして、各行の書き込みが終了した時点で、それぞれの容量線の電圧を、正の極性の信号電圧が書き込まれた副画素では正の方向、負の極性の信号電圧が書き込まれた副画素では負の方向に変化させることで、画素に書き込まれる信号電圧の大きさを小さくすることができる。具体的には、容量線として用いる配線５０８６を各行で２本（配線５０８６−１，配線５０８６−２）とし、画素５０８０＿ｉ，ｊの第１画素電極と、配線５０８６−１＿ｊとが、容量素子を介して電気的に接続され、画素５０８０＿ｉ，ｊの第２画素電極と、配線５０８６−２＿ｊとが、容量素子を介して電気的に接続され、画素５０８０＿ｉ＋１，ｊの第１画素電極と、配線５０８６−２＿ｊとが、容量素子を介して電気的に接続され、画素５０８０＿ｉ＋１，ｊの第２画素電極と、配線５０８６−１＿ｊとが、容量素子を介して電気的に接続され、画素５０８０＿ｉ，ｊ＋１の第１画素電極と、配線５０８６−２＿ｊ＋１とが、容量素子を介して電気的に接続され、画素５０８０＿ｉ，ｊ＋１の第２画素電極と、配線５０８６−１＿ｊ＋１とが、容量素子を介して電気的に接続され、画素５０８０＿ｉ＋１，ｊ＋１の第１画素電極と、配線５０８６−１＿ｊ＋１とが、容量素子を介して電気的に接続され、画素５０８０＿ｉ＋１，ｊ＋１の第２画素電極と、配線５０８６−２＿ｊ＋１とが、容量素子を介して電気的に接続される。ただし、これは一例であり、例えば、正の極性の信号電圧が書き込まれる画素と負の極性の信号電圧が書き込まれる画素が２画素毎に現れるような駆動方法の場合は、配線５０８６−１および配線５０８６−２の電気的接続もそれに合わせて、２画素毎に交互に行なわれることが好ましい。さらに言えば、１行全ての画素で同じ極性の信号電圧が書き込まれる場合（ゲートライン反転）も考えられるが、その場合は、配線５０８６は１行あたり１本でよい。つまり、図２８（Ｅ）に示す画素構成においても、図２８（Ｇ）および図２８（Ｈ）を用いて説明したような、画素に書き込む信号電圧を小さくする駆動方法を用いることができる。
【０２９６】
（実施の形態９）
次に、表示装置の別の構成例およびその駆動方法について説明する。本実施の形態においては、信号書込みに対する輝度の応答が遅い（応答時間が長い）表示素子を用いた表示装置の場合について述べる。本実施の形態においては、応答時間が長い表示素子として液晶素子を例として説明するが、本実施の形態における表示素子はこれに限定されず、信号書込みに対する輝度の応答が遅い様々な表示素子を用いることができる。
【０２９７】
一般的な液晶表示装置の場合、信号書込みに対する輝度の応答が遅く、液晶素子に信号電圧を加え続けた場合でも、応答が完了するまで１フレーム期間以上の時間がかかることがある。このような表示素子で動画を表示しても、動画を忠実に再現することはできない。さらに、アクティブマトリクス駆動の場合、一つの液晶素子に対する信号書込みの時間は、通常、信号書込み周期（１フレーム期間または１サブフレーム期間）を走査線数で割った時間（１走査線選択期間）に過ぎず、液晶素子はこのわずかな時間内に応答しきれないことが多い。したがって、液晶素子の応答の大半は、信号書込みが行われない期間で行われることになる。ここで、液晶素子の誘電率は、当該液晶素子の透過率に従って変化するが、信号書込みが行われない期間において液晶素子が応答するということは、液晶素子の外部と電荷のやり取りが行われない状態（定電荷状態）で液晶素子の誘電率が変化することを意味する。つまり、（電荷）＝（容量）・（電圧）の式において、電荷が一定の状態で容量が変化することになるため、液晶素子に加わる電圧は、液晶素子の応答にしたがって、信号書込み時の電圧から変化してしまうことになる。したがって、信号書込みに対する輝度の応答が遅い液晶素子をアクティブマトリクスで駆動する場合、液晶素子に加わる電圧は、信号書込み時の電圧に原理的に到達し得ない。
【０２９８】
本実施の形態における表示装置は、表示素子を信号書込み周期内に所望の輝度まで応答させるために、信号書込み時の信号レベルを予め補正されたもの（補正信号）とすることで、上記の問題点を解決することができる。さらに、液晶素子の応答時間は信号レベルが大きいほど短くなるので、補正信号を書き込むことによって、液晶素子の応答時間を短くすることもできる。このような補正信号を加える駆動方法は、オーバードライブとも呼ばれる。本実施の形態におけるオーバードライブは、信号書込み周期が、表示装置に入力される画像信号の周期（入力画像信号周期Ｔｉｎ）よりも短い場合であっても、信号書込み周期に合わせて信号レベルが補正されることで、信号書込み周期内に表示素子を所望の輝度まで応答させることができる。信号書込み周期が、入力画像信号周期Ｔｉｎよりも短い場合とは、例えば、１つの元画像を複数のサブ画像に分割し、当該複数のサブ画像を１フレーム期間内に順次表示させる場合が挙げられる。
【０２９９】
次に、アクティブマトリクス駆動の表示装置において信号書込み時の信号レベルを補正する方法の例について、図２９（Ａ）および（Ｂ）を参照して説明する。図２９（Ａ）は、横軸を時間、縦軸を信号書込み時の信号レベルとし、ある１つの表示素子における信号書込み時の信号レベルの時間変化を模式的に表したグラフである。図２９（Ｂ）は、横軸を時間、縦軸を表示レベルとし、ある１つの表示素子における表示レベルの時間変化を模式的に表したグラフである。なお、表示素子が液晶素子の場合は、信号書込み時の信号レベルは電圧、表示レベルは液晶素子の透過率とすることができる。これ以降は、図２９（Ａ）の縦軸は電圧、図２９（Ｂ）の縦軸は透過率であるとして説明する。なお、本実施の形態におけるオーバードライブは、信号レベルが電圧以外（デューティー比、電流等）である場合も含む。なお、本実施の形態におけるオーバードライブは、表示レベルが透過率以外（輝度、電流等）である場合も含む。なお、液晶素子には、電圧が０である時に黒表示となるノーマリーブラック型（例：ＶＡモード、ＩＰＳモード等）と、電圧が０である時に白表示となるノーマリーホワイト型（例：ＴＮモード、ＯＣＢモード等）があるが、図２９（Ｂ）に示すグラフはどちらにも対応しており、ノーマリーブラック型の場合はグラフの上方へ行くほど透過率が大きいものとし、ノーマリーホワイト型の場合はグラフの下方へ行くほど透過率が大きいものとすればよい。すなわち、本実施の形態における液晶モードは、ノーマリーブラック型でも良いし、ノーマリーホワイト型でも良い。なお、時間軸には信号書込みタイミングが点線で示されており、信号書込みが行われてから次の信号書込みが行われるまでの期間を、保持期間Ｆｉと呼ぶこととする。本実施形態においては、ｉは整数であり、それぞれの保持期間を表すインデックスであるとする。図２９（Ａ）および（Ｂ）においては、ｉは０から２までとして示しているが、ｉはこれ以外の整数も取り得る（０から２以外については図示しない）。なお、保持期間Ｆｉにおいて、画像信号に対応する輝度を実現する透過率をＴｉとし、定常状態において透過率Ｔｉを与える電圧をＶｉとする。なお、図２９（Ａ）中の破線５１０１は、オーバードライブを行わない場合の液晶素子にかかる電圧の時間変化を表し、実線５１０２は、本実施の形態におけるオーバードライブを行う場合の液晶素子にかかる電圧の時間変化を表している。同様に、図２９（Ｂ）中の破線５１０３は、オーバードライブを行わない場合の液晶素子の透過率の時間変化を表し、実線５１０４は、本実施の形態におけるオーバードライブを行う場合の液晶素子の透過率の時間変化を表している。なお、保持期間Ｆｉの末尾における、所望の透過率Ｔｉと実際の透過率との差を、誤差αｉと表記することとする。
【０３００】
図２９（Ａ）に示すグラフにおいて、保持期間Ｆ０においては破線５１０１と実線５１０２ともに所望の電圧Ｖ０が加えられており、図２９（Ｂ）に示すグラフにおいても、破線５１０３と実線５１０４ともに所望の透過率Ｔ０が得られているものとする。そして、オーバードライブが行われない場合、破線５１０１に示すように、保持期間Ｆ１の初頭において所望の電圧Ｖ１が液晶素子に加えられるが、既に述べたように信号が書込まれる期間は保持期間に比べて極めて短く、保持期間のうちの大半の期間は定電荷状態となるため、保持期間において液晶素子にかかる電圧は透過率の変化とともに変化していき、保持期間Ｆ１の末尾においては所望の電圧Ｖ１と大きく異なった電圧となってしまう。このとき、図２９（Ｂ）に示すグラフにおける破線５１０３も、所望の透過率Ｔ１と大きく異なったものとなってしまう。そのため、画像信号に忠実な表示を行うことができず、画質が低下してしまう。一方、本実施の形態におけるオーバードライブが行われる場合、実線５１０２に示すように、保持期間Ｆ１の初頭において、所望の電圧Ｖ１よりも大きな電圧Ｖ１´が液晶素子に加えられるようにする。つまり、保持期間Ｆ１において徐々に液晶素子にかかる電圧が変化することを見越して、保持期間Ｆ１の末尾において液晶素子にかかる電圧が所望の電圧Ｖ１近傍の電圧となるように、保持期間Ｆ１の初頭において所望の電圧Ｖ１から補正された電圧Ｖ１´を液晶素子に加えることで、正確に所望の電圧Ｖ１を液晶素子にかけることが可能となる。このとき、図２９（Ｂ）に示すグラフにおける実線５１０４に示すように、保持期間Ｆ１の末尾において所望の透過率Ｔ１が得られる。すなわち、保持期間うちの大半の期間において定電荷状態となるにも関わらず、信号書込み周期内での液晶素子の応答を実現できる。次に、保持期間Ｆ２においては、所望の電圧Ｖ２がＶ１よりも小さい場合を示しているが、この場合も保持期間Ｆ１と同様に、保持期間Ｆ２において徐々に液晶素子にかかる電圧が変化することを見越して、保持期間Ｆ２の末尾において液晶素子にかかる電圧が所望の電圧Ｖ２近傍の電圧となるように、保持期間Ｆ２の初頭において所望の電圧Ｖ２から補正された電圧Ｖ２´を液晶素子に加えればよい。こうすることで、図２９（Ｂ）に示すグラフにおける実線５１０４に示すように、保持期間Ｆ２の末尾において所望の透過率Ｔ２が得られる。なお、保持期間Ｆ１のように、ＶｉがＶｉ−１と比べて大きくなる場合は、補正された電圧Ｖｉ´は所望の電圧Ｖｉよりも大きくなるように補正されることが好ましい。さらに、保持期間Ｆ２のように、ＶｉがＶｉ−１と比べて小さくなる場合は、補正された電圧Ｖｉ´は所望の電圧Ｖｉよりも小さくなるように補正されることが好ましい。なお、具体的な補正値については、予め液晶素子の応答特性を測定することで導出することができる。装置に実装する方法としては、補正式を定式化して論理回路に組み込む方法、補正値をルックアップテーブルとしてメモリに保存しておき、必要に応じて補正値を読み出す方法、等を用いることができる。
【０３０１】
なお、本実施の形態におけるオーバードライブを、実際に装置として実現する場合には、様々な制約が存在する。例えば、電圧の補正は、ソースドライバの定格電圧の範囲内で行われなければならない。すなわち、所望の電圧が元々大きな値であって、理想的な補正電圧がソースドライバの定格電圧を超えてしまう場合は、補正しきれないこととなる。このような場合の問題点について、図２９（Ｃ）および（Ｄ）を参照して説明する。図２９（Ｃ）は、図２９（Ａ）と同じく、横軸を時間、縦軸を電圧とし、ある１つの液晶素子における電圧の時間変化を実線５１０５として模式的に表したグラフである。図２９（Ｄ）は、図２９（Ｂ）と同じく、横軸を時間、縦軸を透過率とし、ある１つの液晶素子における透過率の時間変化を実線５１０６として模式的に表したグラフである。なお、その他の表記方法については図２９（Ａ）および（Ｂ）と同様であるため、説明を省略する。図２９（Ｃ）および（Ｄ）は、保持期間Ｆ１における所望の透過率Ｔ１を実現するための補正電圧Ｖ１´がソースドライバの定格電圧を超えてしまうため、Ｖ１´＝Ｖ１とせざるを得なくなり、十分な補正ができない状態を表している。このとき、保持期間Ｆ１の末尾における透過率は、所望の透過率Ｔ１と誤差α１だけ、ずれた値となってしまう。ただし、誤差α１が大きくなるのは、所望の電圧が元々大きな値であるときに限られるため、誤差α１の発生による画質低下自体は許容範囲内である場合も多い。しかしながら、誤差α１が大きくなることによって、電圧補正のアルゴリズム内の誤差も大きくなってしまう。つまり、電圧補正のアルゴリズムにおいて、保持期間の末尾に所望の透過率が得られていると仮定している場合、実際は誤差α１が大きくなっているのにも関わらず、誤差α１が小さいとして電圧の補正を行うため、次の保持期間Ｆ２における補正に誤差が含まれることとなり、その結果、誤差α２までも大きくなってしまう。さらに、誤差α２が大きくなれば、その次の誤差α３がさらに大きくなってしまうというように、誤差が連鎖的に大きくなっていき、結果的に画質低下が著しいものとなってしまう。本実施の形態におけるオーバードライブにおいては、このように誤差が連鎖的に大きくなってしまうことを抑制するため、保持期間Ｆｉにおいて補正電圧Ｖｉ´がソースドライバの定格電圧を超えるとき、保持期間Ｆｉの末尾における誤差αｉを推定し、当該誤差αｉの大きさを考慮して、保持期間Ｆｉ＋１における補正電圧を調整できる。こうすることで、誤差αｉが大きくなってしまっても、それが誤差αｉ＋１に与える影響を最小限にすることができるため、誤差が連鎖的に大きくなってしまうことを抑制できる。本実施の形態におけるオーバードライブにおいて、誤差α２を最小限にする例について、図２９（Ｅ）および（Ｆ）を参照して説明する。図２９（Ｅ）に示すグラフは、図２９（Ｃ）に示すグラフの補正電圧Ｖ２´をさらに調整し、補正電圧Ｖ２´´とした場合の電圧の時間変化を、実線５１０７として表している。図２９（Ｆ）に示すグラフは、図２９（Ｅ）に示すグラフによって電圧の補正がなされた場合の透過率の時間変化を表している。図２９（Ｄ）に示すグラフにおける実線５１０６では、補正電圧Ｖ２´によって過剰補正（誤差が大きい状況での補正をいう）が発生しているが、図２９（Ｆ）に示すグラフにおける実線５１０８では、誤差α１を考慮して調整された補正電圧Ｖ２´´によって過剰補正を抑制し、誤差α２を最小限にしている。なお、具体的な補正値については、予め液晶素子の応答特性を測定することで導出することができる。装置に実装する方法としては、補正式を定式化して論理回路に組み込む方法、補正値をルックアップテーブルとしてメモリに保存しておき、必要に応じて補正値を読み出す方法、等を用いることができる。そして、これらの方法を、補正電圧Ｖｉ´を計算する部分とは別に追加する、または補正電圧Ｖｉ´を計算する部分に組み込むことができる。なお、誤差αｉ―１を考慮して調整された補正電圧Ｖｉ´´の補正量（所望の電圧Ｖｉとの差）は、Ｖｉ´の補正量よりも小さいものとすることが好ましい。つまり、｜Ｖｉ´´−Ｖｉ｜＜｜Ｖｉ´−Ｖｉ｜とすることが好ましい。
【０３０２】
なお、理想的な補正電圧がソースドライバの定格電圧を超えてしまうことによる誤差αｉは、信号書込み周期が短いほど大きくなる。なぜならば、信号書込み周期が短いほど液晶素子の応答時間も短くする必要があり、その結果、より大きな補正電圧が必要となるためである。さらに、必要とされる補正電圧が大きくなった結果、補正電圧がソースドライバの定格電圧を超えてしまう頻度も大きくなるため、大きな誤差αｉが発生する頻度も大きくなる。したがって、本実施の形態におけるオーバードライブは、信号書込み周期が短い場合ほど有効であるといえる。具体的には、１つの元画像を複数のサブ画像に分割し、当該複数のサブ画像を１フレーム期間内に順次表示させる場合、複数の画像から画像に含まれる動きを検出して、当該複数の画像の中間状態の画像を生成し、当該複数の画像の間に挿入して駆動する（いわゆる動き補償倍速駆動）場合、またはこれらを組み合わせる場合、等の駆動方法が行われる場合に、本実施の形態におけるオーバードライブが用いられることは、格段の効果を奏することになる。
【０３０３】
なお、ソースドライバの定格電圧は、上述した上限の他に、下限も存在する。例えば、電圧０よりも小さい電圧が加えられない場合が挙げられる。このとき、上述した上限の場合の同様に、理想的な補正電圧が加えられないこととなるため、誤差αｉが大きくなってしまう。しかしながら、この場合でも、上述した方法と同様に、保持期間Ｆｉの末尾における誤差αｉを推定し、当該誤差αｉの大きさを考慮して、保持期間Ｆｉ＋１における補正電圧を調整することができる。なお、ソースドライバの定格電圧として電圧０よりも小さい電圧（負の電圧）を加えることができる場合は、補正電圧として液晶素子に負の電圧を加えても良い。こうすることで、定電荷状態による電位の変動を見越して、保持期間Ｆｉの末尾において液晶素子にかかる電圧が所望の電圧Ｖｉ近傍の電圧となるように調整できる。
【０３０４】
なお、液晶素子の劣化を抑制するため、液晶素子に加える電圧の極性を定期的に反転させる、いわゆる反転駆動を、オーバードライブと組み合わせて実施することができる。すなわち、本実施の形態におけるオーバードライブは、反転駆動と同時に行われる場合も含む。例えば、信号書込み周期が入力画像信号周期Ｔｉｎの１／２である場合に、極性を反転させる周期と入力画像信号周期Ｔｉｎとが同程度であると、正極性の信号の書込みと負極性の信号の書込みが、２回毎に交互に行われることになる。このように、極性を反転させる周期を信号書込み周期よりも長くすることで、画素の充放電の頻度を低減できるので、消費電力を低減できる。ただし、極性を反転させる周期をあまり長くすると、極性の違いによる輝度差がフリッカとして認識される不具合が生じることがあるため、極性を反転させる周期は入力画像信号周期Ｔｉｎと同程度か短いことが好ましい。
【０３０５】
（実施の形態１０）
次に、表示装置の別の構成例およびその駆動方法について説明する。本実施の形態においては、表示装置の外部から入力される画像（入力画像）の動きを補間する画像を、複数の入力画像を基にして表示装置の内部で生成し、当該生成された画像（生成画像）と、入力画像とを順次表示させる方法について説明する。なお、生成画像を、入力画像の動きを補間するような画像とすることで、動画の動きを滑らかにすることができ、さらに、ホールド駆動による残像等によって動画の品質が低下する問題を改善できる。ここで、動画の補間について、以下に説明する。動画の表示は、理想的には、個々の画素の輝度をリアルタイムに制御することで実現されるものであるが、画素のリアルタイム個別制御は、制御回路の数が膨大なものとなる問題、配線スペースの問題、および入力画像のデータ量が膨大なものとなる問題等が存在し、実現が困難である。したがって、表示装置による動画の表示は、複数の静止画を一定の周期で順次表示することで、表示が動画に見えるようにして行なわれている。この周期（本実施の形態においては入力画像信号周期と呼び、Ｔｉｎと表す）は規格化されており、例として、ＮＴＳＣ規格では１／６０秒、ＰＡＬ規格では１／５０秒である。この程度の周期でも、インパルス型表示装置であるＣＲＴにおいては動画表示に問題は起こらなかった。しかし、ホールド型表示装置においては、これらの規格に準じた動画をそのまま表示すると、ホールド型であることに起因する残像等により表示が不鮮明となる不具合（ホールドぼけ：ｈｏｌｄ  ｂｌｕｒ）が発生してしまう。ホールドぼけは、人間の目の追従による無意識的な動きの補間と、ホールド型の表示との不一致（ｄｉｓｃｒｅｐａｎｃｙ）で認識されるものであるので、従来の規格よりも入力画像信号周期を短くする（画素のリアルタイム個別制御に近づける）ことで低減させることができるが、入力画像信号周期を短くすることは規格の変更を伴い、さらに、データ量も増大することになるので、困難である。しかしながら、規格化された入力画像信号を基にして、入力画像の動きを補間するような画像を表示装置内部で生成し、当該生成画像によって入力画像を補間して表示することで、規格の変更またはデータ量の増大なしに、ホールドぼけを低減できる。このように、入力画像信号を基にして表示装置内部で画像信号を生成し、入力画像の動きを補間することを、動画の補間と呼ぶこととする。
【０３０６】
本実施の形態における動画の補間方法によって、動画ぼけを低減させることができる。本実施の形態における動画の補間方法は、画像生成方法と画像表示方法に分けることができる。そして、特定のパターンの動きについては別の画像生成方法および／または画像表示方法を用いることで、効果的に動画ぼけを低減させることができる。図３０（Ａ）および（Ｂ）は、本実施の形態における動画の補間方法の一例を説明するための模式図である。図３０（Ａ）および（Ｂ）において、横軸は時間であり、横方向の位置によって、それぞれの画像が扱われるタイミングを表している。「入力」と記された部分は、入力画像信号が入力されるタイミングを表している。ここでは、時間的に隣接する２つの画像として、画像５１２１および画像５１２２に着目している。入力画像は、周期Ｔｉｎの間隔で入力される。なお、周期Ｔｉｎ１つ分の長さを、１フレームもしくは１フレーム期間と記すことがある。「生成」と記された部分は、入力画像信号から新しく画像が生成されるタイミングを表している。ここでは、画像５１２１および画像５１２２を基にして生成される生成画像である、画像５１２３に着目している。「表示」と記された部分は、表示装置に画像が表示されるタイミングを表している。なお、着目している画像以外の画像については破線で記しているのみであるが、着目している画像と同様に扱うことによって、本実施の形態における動画の補間方法の一例を実現できる。
【０３０７】
本実施の形態における動画の補間方法の一例は、図３０（Ａ）に示されるように、時間的に隣接した２つの入力画像を基にして生成された生成画像を、当該２つの入力画像が表示されるタイミングの間隙に表示させることで、動画の補間を行うことができる。このとき、表示画像の表示周期は、入力画像の入力周期の１／２とされることが好ましい。ただし、これに限定されず、様々な表示周期とすることができる。例えば、表示周期を入力周期の１／２より短くすることで、動画をより滑らかに表示できる。または、表示周期を入力周期の１／２より長くすることで、消費電力を低減できる。なお、ここでは、時間的に隣接した２つの入力画像を基にして画像を生成しているが、基にする入力画像は２つに限定されず、様々な数を用いることができる。例えば、時間的に隣接した３つ（３つ以上でも良い）の入力画像を基にして画像を生成すれば、２つの入力画像を基にする場合よりも、精度の良い生成画像を得ることができる。なお、画像５１２１の表示タイミングを、画像５１２２の入力タイミングと同時刻、すなわち入力タイミングに対する表示タイミングを１フレーム遅れとしているが、本実施の形態における動画の補間方法における表示タイミングはこれに限定されず、様々な表示タイミングを用いることができる。例えば、入力タイミングに対する表示タイミングを１フレーム以上遅らせることができる。こうすることで、生成画像である画像５１２３の表示タイミングを遅くすることができるので、画像５１２３の生成にかかる時間に余裕を持たせることができ、消費電力および製造コストの低減につながる。なお、入力タイミングに対する表示タイミングをあまりに遅くすると、入力画像を保持しておく期間が長くなり、保持にかかるメモリ容量が増大してしまうので、入力タイミングに対する表示タイミングは、１フレーム遅れから２フレーム遅れ程度が好ましい。
【０３０８】
ここで、画像５１２１および画像５１２２を基にして生成される画像５１２３の、具体的な生成方法の一例について説明する。動画を補間するためには入力画像の動きを検出する必要があるが、本実施の形態においては、入力画像の動きの検出のために、ブロックマッチング法と呼ばれる方法を用いることができる。ただし、これに限定されず、様々な方法（画像データの差分をとる方法、フーリエ変換を利用する方法等）を用いることができる。ブロックマッチング法においては、まず、入力画像１枚分の画像データ（ここでは画像５１２１の画像データ）を、データ記憶手段（半導体メモリ、ＲＡＭ等の記憶回路等）に記憶させる。そして、次のフレームにおける画像（ここでは画像５１２２）を、複数の領域に分割する。なお、分割された領域は、図３０（Ａ）のように、同じ形状の矩形とすることができるが、これに限定されず、様々なもの（画像によって形状または大きさを変える等）とすることができる。その後、分割された領域毎に、データ記憶手段に記憶させた前のフレームの画像データ（ここでは画像５１２１の画像データ）とデータの比較を行い、画像データが似ている領域を探索する。図３０（Ａ）の例においては、画像５１２２における領域５１２４とデータが似ている領域を画像５１２１の中から探索し、領域５１２６が探索されたものとしている。なお、画像５１２１の中を探索するとき、探索範囲は限定されることが好ましい。図３０（Ａ）の例においては、探索範囲として、領域５１２４の面積の４倍程度の大きさである、領域５１２５を設定している。なお、探索範囲をこれより大きくすることで、動きの速い動画においても検出精度を高くすることができる。ただし、あまりに広く探索を行なうと探索時間が膨大なものとなってしまい、動きの検出の実現が困難となるため、領域５１２５は、領域５１２４の面積の２倍から６倍程度の大きさであることが好ましい。その後、探索された領域５１２６と、画像５１２２における領域５１２４との位置の違いを、動きベクトル５１２７として求める。動きベクトル５１２７は領域５１２４における画像データの１フレーム期間の動きを表すものである。そして、動きの中間状態を表す画像を生成するため、動きベクトルの向きはそのままで大きさを変えた画像生成用ベクトル５１２８を作り、画像５１２１における領域５１２６に含まれる画像データを、画像生成用ベクトル５１２８に従って移動させることで、画像５１２３における領域５１２９内の画像データを形成させる。これらの一連の処理を、画像５１２２における全ての領域について行なうことで、画像５１２３が生成されることができる。そして、入力画像５１２１、生成画像５１２３、入力画像５１２２を順次表示することで、動画を補間することができる。なお、画像中の物体５１３０は、画像５１２１および画像５１２２において位置が異なっている（つまり動いている）が、生成された画像５１２３は、画像５１２１および画像５１２２における物体の中間点となっている。このような画像を表示することで、動画の動きを滑らかにすることができ、残像等による動画の不鮮明さを改善できる。
【０３０９】
なお、画像生成用ベクトル５１２８の大きさは、画像５１２３の表示タイミングに従って決められることができる。図３０（Ａ）の例においては、画像５１２３の表示タイミングは画像５１２１および画像５１２２の表示タイミングの中間点（１／２）としているため、画像生成用ベクトル５１２８の大きさは動きベクトル５１２７の１／２としているが、他にも、例えば、表示タイミングが１／３の時点であれば、大きさを１／３とし、表示タイミングが２／３の時点であれば、大きさを２／３とすることができる。
【０３１０】
なお、このように、様々な動きベクトルを持った複数の領域をそれぞれ動かして新しい画像を作る場合は、移動先の領域内に他の領域が既に移動している部分（重複）や、どこの領域からも移動されてこない部分（空白）が生じることもある。これらの部分については、データを補正することができる。重複部分の補正方法としては、例えば、重複データの平均をとる方法、動きベクトルの方向等で優先度をつけておき、優先度の高いデータを生成画像内のデータとする方法、色（または明るさ）はどちらかを優先させるが明るさ（または色）は平均をとる方法、等を用いることができる。空白部分の補正方法としては、画像５１２１または画像５１２２の当該位置における画像データをそのまま生成画像内のデータとする方法、画像５１２１または画像５１２２の当該位置における画像データの平均をとる方法、等を用いることができる。そして、生成された画像５１２３を、画像生成用ベクトル５１２８の大きさに従ったタイミングで表示させることで、動画の動きを滑らかにすることができ、さらに、ホールド駆動による残像等によって動画の品質が低下する問題を改善できる。
【０３１１】
本実施の形態における動画の補間方法の他の例は、図３０（Ｂ）に示されるように、時間的に隣接した２つの入力画像を基にして生成された生成画像を、当該２つの入力画像が表示されるタイミングの間隙に表示させる際に、それぞれの表示画像をさらに複数のサブ画像に分割して表示することで、動画の補間を行うことができる。この場合、画像表示周期が短くなることによる利点だけでなく、暗い画像が定期的に表示される（表示方法がインパルス型に近づく）ことによる利点も得ることができる。つまり、画像表示周期が画像入力周期に比べて１／２の長さにするだけの場合よりも、残像等による動画の不鮮明さをさらに改善できる。図３０（Ｂ）の例においては、「入力」および「生成」については図３０（Ａ）の例と同様な処理を行なうことができるので、説明を省略する。図３０（Ｂ）の例における「表示」は、１つの入力画像または／および生成画像を複数のサブ画像に分割して表示を行うことができる。具体的には、図３０（Ｂ）に示すように、画像５１２１をサブ画像５１２１ａおよび５１２１ｂに分割して順次表示することで、人間の目には画像５１２１が表示されたように知覚させ、画像５１２３をサブ画像５１２３ａおよび５１２３ｂに分割して順次表示することで、人間の目には画像５１２３が表示されたように知覚させ、画像５１２２をサブ画像５１２２ａおよび５１２２ｂに分割して順次表示することで、人間の目には画像５１２２が表示されたように知覚させる。すなわち、人間の目に知覚される画像としては図３０（Ａ）の例と同様なものとしつつ、表示方法をインパルス型に近づけることができるので、残像等による動画の不鮮明さをさらに改善できる。なお、サブ画像の分割数は、図３０（Ｂ）においては２つとしているが、これに限定されず様々な分割数を用いることができる。なお、サブ画像が表示されるタイミングは、図３０（Ｂ）においては等間隔（１／２）としているが、これに限定されず様々な表示タイミングを用いることができる。例えば、暗いサブ画像（５１２１ｂ、５１２２ｂ、５１２３ｂ）の表示タイミングを早くする（具体的には、１／４から１／２のタイミング）ことで、表示方法をよりインパルス型に近づけることができるため、残像等による動画の不鮮明さをさらに改善できる。または、暗いサブ画像の表示タイミングを遅くする（具体的には、１／２から３／４のタイミング）ことで、明るい画像の表示期間を長くすることができるので、表示効率を高めることができ、消費電力を低減できる。
【０３１２】
本実施の形態における動画の補間方法の他の例は、画像内で動いている物体の形状を検出し、動いている物体の形状によって異なる処理を行なう例である。図３０（Ｃ）に示す例は、図３０（Ｂ）の例と同様に表示のタイミングを表しているが、表示されている内容が、動く文字（スクロールテキスト、字幕、テロップ等とも呼ばれる）である場合を示している。なお、「入力」および「生成」については、図３０（Ｂ）と同様としても良いため、図示していない。ホールド駆動における動画の不鮮明さは、動いているものの性質によって程度が異なることがある。特に、文字が動いている場合に顕著に認識されることが多い。なぜならば、動く文字を読む際にはどうしても視線を文字に追従させてしまうので、ホールドぼけが発生しやすくなるためである。さらに、文字は輪郭がはっきりしていることが多いため、ホールドぼけによる不鮮明さがさらに強調されてしまうこともある。すなわち、画像内を動く物体が文字かどうかを判別し、文字である場合はさらに特別な処理を行なうことは、ホールドぼけの低減のためには有効である。具体的には、画像内を動いている物体に対し、輪郭検出または／およびパターン検出等を行なって、当該物体が文字であると判断された場合は、同じ画像から分割されたサブ画像同士であっても動き補間を行い、動きの中間状態を表示するようにして、動きを滑らかにすることができる。当該物体が文字ではないと判断された場合は、図３０（Ｂ）に示すように、同じ画像から分割されたサブ画像であれば動いている物体の位置は変えずに表示することができる。図３０（Ｃ）の例では、文字であると判断された領域５１３１が、上方向に動いている場合を示しているが、画像５１２１ａと画像５１２１ｂとで、領域５１３１の位置を異ならせている。画像５１２３ａと画像５１２３ｂ、画像５１２２ａと画像５１２２ｂについても同様である。こうすることで、ホールドぼけが特に認識されやすい動く文字については、通常の動き補償倍速駆動よりもさらに動きを滑らかにすることができるので、残像等による動画の不鮮明さをさらに改善できる。
【０３１３】
（実施の形態１１）
半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３１４】
図２４（Ａ）は、テレビジョン装置９６００を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０３１５】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３１６】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３１７】
図２４（Ｂ）は、デジタルフォトフレーム９７００を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０３１８】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０３１９】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０３２０】
図２５（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２５（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２５（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２５（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０３２１】
図２５（Ｂ）は大型遊技機であるスロットマシン９９００を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
【０３２２】
図２６（Ａ）は、携帯電話機１０００を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
【０３２３】
図２６（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０３２４】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０３２５】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０３２６】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０３２７】
また、画面モードの切り替えは、表示部１００２を触れること、または筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０３２８】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０３２９】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０３３０】
図２６（Ｂ）も携帯電話機の一例である。図２６（Ｂ）の携帯電話機は、筐体９４１１に、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能である。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通信または有線通信により画像または入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。
【０３３１】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０３３２】
（実施の形態１２）
本実施の形態では、駆動回路部は透光性を有するトランジスタとバックゲートとを配置し、画素は透光性を有するトランジスタを用いる表示装置について説明する。なお、本実施の形態に係る半導体装置は、多くの部分で実施の形態１および実施の形態２と共通している。したがって、以下においては、重複する構成、重複する符号などの説明は省略する。
【０３３３】
図３１（Ａ）に駆動回路部のトランジスタと、画素部のトランジスタの断面図を示す。
【０３３４】
図３１（Ａ）では、はじめに、絶縁面を有する基板１００上に導電層２２０ａを形成する。導電層２２０ａは、駆動回路部のトランジスタのバックゲート電極としての機能を有する。バックゲート電極に所定の電圧を入力することで、トランジスタのしきい値電圧を制御することがある程度可能になる。
【０３３５】
また、導電層２２０ａを、後の工程で形成される、導電層１２２および導電層１６５と同じ材料を用いて形成する場合には、材料および製造装置を共有することが容易になるため、低コスト化、スループットの向上などに寄与する。もちろん、同じ材料を用いて導電層１２２および導電層１６５、導電層２２０ａを形成することは、必須の要件ではない。
【０３３６】
次に、基板１００および導電層２２０ａを覆うように絶縁層２３０を形成する。絶縁層２３０を薄く形成し、導電層２２０ａと、後の工程で形成される半導体層１３３ｂとの距離を短くすることで、バックゲートからトランジスタのチャネルにかかる電界を強くすることができ、結果としてバックゲート電極を用いたトランジスタのしきい値電圧の制御が容易になる。
【０３３７】
次に、絶縁層２３０上で、実施の形態１と同様にトランジスタを形成する。なお、導電層１１１ａおよび導電層１１１ｂ、導電層１５４ａ、導電層１５４ｂ、半導体層１３３ａは、透光性を有する材料を用いて形成し、導電層１２２および導電層１６５は、低抵抗な材料を用いて形成することとする。
【０３３８】
このように、駆動回路部のトランジスタにバックゲート電極を形成し、画素部のトランジスタは、透光性を有する材料のみを用いて形成することで、開口率を向上させながら、駆動回路部のトランジスタのしきい値電圧の制御を行うことができる。
【０３３９】
なお、本実施の形態においても、多階調マスクを用いての作成が可能である（図３１（Ｂ）参照）。多階調マスクを用いた作成方法については、実施の形態２に記述している。
【０３４０】
なお、多階調マスクを用いた構成においては、画素部のトランジスタに透光性を有する材料を用いたバックゲート電極を配置することが可能である。バックゲート電極を用いて、画素部のトランジスタのしきい値電圧を制御することで、リーク電流の低減による消費電力の削減や、表示品質の改善などの効果が期待できる。
【０３４１】
なお、図３１（Ａ）、図３１（Ｂ）において、導電層２１０ａおよび導電層２２０ａ、導電層２１０ｂを用いて、容量素子を形成することも可能である。これにより、画素部、駆動回路部で形成する容量素子の面積を縮小することができ、レイアウトの自由度を向上させることができる。
【０３４２】
なお、図３１（Ｃ）に示すように、バックゲート電極を配線の一部として利用することが可能である。この図において、トランジスタのソース（またはドレイン）電極としての機能を有する導電層１２２と、配線としての機能を有する導電層２２０ｂは、コンタクトホール１７２により接続されている。これにより、駆動回路部内の引き回しの配線抵抗を下げることが出来る。
【０３４３】
なお、画素部において、駆動回路部のトランジスタのゲート電極（配線として機能する導電層２２０ａ）を引き回して遮光膜（ブラックマトリクス）として利用することもできる。これにより、工程数を減らすことができる。
【０３４４】
なお、本発明の表示装置としては、液晶表示装置、発光表示装置、電子ペーパーなどに適用することが可能である。
【符号の説明】
【０３４５】
１００    基板
１０１ａ    レジストマスク
１０１ｂ    レジストマスク
１０２    レジストマスク
１０３ａ    レジストマスク
１０３ｂ    レジストマスク
１０４ａ    レジストマスク
１０４ｂ    レジストマスク
１０５    レジストマスク
１０６ａ    レジストマスク
１０６ｂ    レジストマスク
１０６ｃ    レジストマスク
１０６ｄ    レジストマスク
１０７ａ    レジストマスク
１０７ｂ    レジストマスク
１０８ａ    レジストマスク
１０８ｂ    レジストマスク
１０８ｃ    レジストマスク
１０８ｄ    レジストマスク
１１０    導電層
１１１ａ    導電層
１１１ｂ    導電層
１１１ｃ    導電層
１１１ｄ    導電層
１１６ａ    導電層
１１６ｂ    導電層
１１６ｃ    導電層
１２０    導電層
１２２    導電層
１２６ａ    導電層
１２６ｂ    導電層
１２６ｃ    導電層
１３０    半導体層
１３３ａ    半導体層
１３３ｂ    半導体層
１３３ｃ    半導体層
１３３ｄ    半導体層
１３７ａ    半導体層
１３７ｂ    半導体層
１４０    絶縁層
１５０    導電層
１５４ａ    導電層
１５４ｂ    導電層
１５４ｃ    導電層
１５８ａ    導電層
１５８ｂ    導電層
１５８ｃ    導電層
１６０    導電層
１６５    導電層
１６８ａ    導電層
１６８ｂ    導電層
１６８ｃ    導電層
１７０    絶縁層
１７０ａ    絶縁層
１７０ｂ    絶縁層
１７２    コンタクトホール
１７６    コンタクトホール
１８０    導電層
１８２    導電層
１８７    導電層
１８９    導電層
１９０    トランジスタ
１９１    保持容量
１９２    トランジスタ
１９４    トランジスタ
１９６    保持容量
１９８    接続部
２１０ａ  導電層
２１０ｂ  導電層
２２０ａ  導電層
２２０ｂ  導電層
２３０    絶縁層
４００    グレートーンマスク
４０１    基板
４０２    遮光部
４０３    スリット部
４１０    ハーフトーンマスク
４１１    基板
４１２    遮光部
４１３    半透過部
６００    基板
６０２    基板
６５０    薄膜トランジスタ
６６０    電極層
６７０    電極層
６８０    球形粒子
６８０ａ    黒色領域
６８０ｂ    白色領域
６８２    充填材
７０１    ＴＦＴ
７０２    発光素子
７０３    陰極
７０４    発光層
７０５    陽極
７０７    導電層
７１１    ＴＦＴ
７１２    発光素子
７１３    陰極
７１４    発光層
７１５    陽極
７１６    遮光膜
７１７    導電層
７２１    ＴＦＴ
７２２    発光素子
７２３    陰極
７２４    発光層
７２５    陽極
７２７    導電層
１０００    携帯電話機
１００１    筐体
１００２    表示部
１００３    操作ボタン
１００４    外部接続ポート
１００５    スピーカ
１００６    マイク
２６００    ＴＦＴ基板
２６０１    対向基板
２６０２    シール材
２６０３    素子層
２６０４    液晶層
２６０５    着色層
２６０６    偏光板
２６０７    偏光板
２６０８    配線回路部
２６０９    フレキシブル配線基板
２６１０    冷陰極管
２６１１    反射板
２６１２    回路基板
２６１３    拡散板
２６３１    ポスター
２６３２    車内広告
２７００    電子書籍
２７０１    筐体
２７０３    筐体
２７０５    表示部
２７０７    表示部
２７１１    軸部
２７２１    電源
２７２３    操作キー
２７２５    スピーカ
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    基板
４００８    液晶層
４０１０    薄膜トランジスタ
４０１１    薄膜トランジスタ
４０１３    液晶素子
４０１５    接続端子電極
４０１６    端子電極
４０１８    ＦＰＣ
４０１９    異方性導電膜
４０２０    絶縁層
４０３０    画素電極層
４０３１    対向電極層
４０３２    絶縁層
４０３３    絶縁層
４０３５    スペーサ
４５０１    基板
４５０２    画素部
４５０３ａ    信号線駆動回路
４５０３ｂ    信号線駆動回路
４５０４ａ    走査線駆動回路
４５０４ｂ    走査線駆動回路
４５０５    シール材
４５０６    基板
４５０７    充填材
４５０９    薄膜トランジスタ
４５１０    薄膜トランジスタ
４５１１    発光素子
４５１２    電極層
４５１３    電界発光層
４５１４    電極層
４５１５    接続端子電極
４５１６    端子電極
４５１７    電極層
４５１８ａ    ＦＰＣ
４５１８ｂ    ＦＰＣ
４５１９    異方性導電膜
４５２０    隔壁
５０８０    画素
５０８１    トランジスタ
５０８２    液晶素子
５０８３    容量素子
５０８４    配線
５０８５    配線
５０８６    配線
５０８７    配線
５０８８    電極
５１０１    破線
５１０２    実線
５１０３    破線
５１０４    実線
５１０５    実線
５１０６    実線
５１０７    実線
５１０８    実線
５１２１    画像
５１２１ａ    画像
５１２１ｂ    画像
５１２２    画像
５１２２ａ    画像
５１２２ｂ    画像
５１２３    画像
５１２３ａ    画像
５１２３ｂ    画像
５１２４    領域
５１２５    領域
５１２６    領域
５１２７    ベクトル
５１２８    画像生成用ベクトル
５１２９    領域
５１３０    物体
５１３１    領域
５３００    基板
５３０１    画素部
５３０２    走査線駆動回路
５３０３    信号線駆動回路
６４００    画素
６４０１    スイッチング用トランジスタ
６４０２    駆動用トランジスタ
６４０３    容量素子
６４０４    発光素子
６４０５    信号線
６４０６    走査線
６４０７    電源線
６４０８    共通電極
９４００    通信装置
９４０１    筐体
９４０２    操作ボタン
９４０３    外部入力端子
９４０４    マイク
９４０５    スピーカ
９４０６    発光部
９４１０    表示装置
９４１１    筐体
９４１２    表示部
９４１３    操作ボタン
９６００    テレビジョン装置
９６０１    筐体
９６０３    表示部
９６０５    スタンド
９６０７    表示部
９６０９    操作キー
９６１０    リモコン操作機
９７００    デジタルフォトフレーム
９７０１    筐体
９７０３    表示部
９８８１    筐体
９８８２    表示部
９８８３    表示部
９８８４    スピーカ部
９８８５    操作キー
９８８６    記録媒体挿入部
９８８７    接続端子
９８８８    センサ
９８８９    マイクロフォン
９８９０    ＬＥＤランプ
９８９１    筐体
９８９３    連結部
９９００    スロットマシン
９９０１    筐体
９９０３    表示部
【図１】
0005642447.tif 000002
【図２】
0005642447.tif 000003
【図３】
0005642447.tif 000004
【図４】
0005642447.tif 000005
【図５】
0005642447.tif 000006
【図６】
0005642447.tif 000007
【図７】
0005642447.tif 000008
【図８】
0005642447.tif 000009
【図９】
0005642447.tif 000010
【図１０】
0005642447.tif 000011
【図１１】
0005642447.tif 000012
【図１２】
0005642447.tif 000013
【図１３】
0005642447.tif 000014
【図１４】
0005642447.tif 000015
【図１５】
0005642447.tif 000016
【図１６】
0005642447.tif 000017
【図１７】
0005642447.tif 000018
【図１８】
0005642447.tif 000019
【図１９】
0005642447.tif 000020
【図２０】
0005642447.tif 000021
【図２１】
0005642447.tif 000022
【図２２】
0005642447.tif 000023
【図２３】
0005642447.tif 000024
【図２４】
0005642447.tif 000025
【図２５】
0005642447.tif 000026
【図２６】
0005642447.tif 000027
【図２７】
0005642447.tif 000028
【図２８】
0005642447.tif 000029
【図２９】
0005642447.tif 000030
【図３０】
0005642447.tif 000031
【図３１】
0005642447.tif 000032