(57)【特許請求の範囲】
【請求項１】
第１の不純物濃度を有する第１導電型の半導体基体の一方の表面側に形成されたソース電極から前記半導体基体の他方の表面側に形成されたドレイン電極に向けて前記半導体基体の厚さ方向に流れる電流のスイッチングを、前記半導体基体の一方の表面に形成された絶縁ゲートトランジスタのゲート電極に与える電圧によって行う絶縁ゲート型バイポーラトランジスタであって、
前記第１導電型の半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記第１導電型の半導体基体中に第２導電型のキャリアを注入して伝導度変調を起こさせるための前記半導体基体と前記ドレイン電極とによるショットキー接合が形成され、
前記ドレイン電極から前記ソース電極側に離間した位置に、前記半導体基体より不純物を高濃度に含む第１導電型の第２の不純物濃度を有するバッファ層が形成され、
前記バッファ層を有しない絶縁ゲートバイポーラトランジスタを順方向通電した際に所定の電流値を得るための基準ドイレン−ソース間電圧を、バッファ層を有する前記絶縁ゲート型バイポーラトランジスタに印加した状態で、
前記ドレイン電極と前記バッファ層との離間距離、前記バッファ層の幅、及び前記第２の不純物濃度を、
前記ドレイン電極から前記バッファ層までの第２導電型のキャリアの蓄積濃度に前記離間距離を乗じた第２導電型キャリア密度が、前記バッファ層の有する第１導電型のキャリア濃度に前記バッファ層の幅を乗じた第１導電型キャリア密度よりも多くなるように、設定することを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項２】
前記第２導電型キャリア密度が前記第１導電型キャリア密度よりも７倍以上多くなるよ
うに、前記バッファ層の幅、前記第２の不純物濃度、及び前記ドレイン電極と前記バッフ
ァ層との離間距離を設定することを特徴とする請求項１に記載の絶縁ゲート型バイポーラ
トランジスタ。
【請求項３】
前記離間距離を５μｍ以上に設定することを特徴とする請求項２に記載の絶縁ゲート型
バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor、以下「ＩＧＢＴ」という。）に関する。
【背景技術】
【０００２】
ドレイン電極と半導体基体との間にショットキー接合を設けたＩＧＢＴにおいては、ドレイン電極からＮ型半導体基体への少数キャリア（ホール）の注入量が、ショットキー接合のない、ＰＮ接合を設けたＩＧＢＴに比べて低減されるため、ターンオフ動作におけるスイッチング速度を、速くすることが可能であった（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３８９５１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、ショットキー接合を設けたＩＧＢＴにおいては、スイッチング速度を速くできる一方、ＩＧＢＴをオン動作させる、ドレイン−ソース間電圧（オン電圧Ｖｃｅ（ｓａｔ））が増大するという問題があった。
オン電圧Ｖｃｅ（ｓａｔ）を低電圧化するためには、オン動作時にショットキー接合から半導体基体へ注入するホールの注入量を大きくするため、ショットキー接合におけるショットキー障壁Φｂｎを高くすることが有効である。しかしながら、ショットキー障壁Φｂｎを高くすると、今度は、ゲート電圧に電圧を印加しない状態（ゲート電圧＝０Ｖ）でのドレイン電極−ソース電極間の順方向の耐圧が低下してしまう。
これは、絶縁ゲートトランジスタが形成されるＰウェル領域と半導体基体との間のＰＮ接合に形成される空乏層が、ドレイン電極の電圧を上昇させるにつれて、ドレイン電極側に伸びることによる寄生ＰＮＰトランジスタの実効ベース長の短縮現象によるものである。
【０００５】
ショットキー接合を設けたＩＧＢＴにおいて、順方向の耐圧低下を抑制するためには、ドレイン電極をコレクタ、半導体基体をベース、絶縁ゲートトランジスタが形成されるＰウェル領域をエミッタとして形成される寄生ＰＮＰバイポーラトランジスタにおいて、ベースの不純物濃度を上げてバイポーラトランジスタでの電流増幅率を下げる方法が考えられる。つまり、ｎ型半導体基体とドレイン電極との接触領域に、不純物濃度がｎ型半導体基体より高濃度のＮバッファ層（高濃度領域）を設け、Ｎバッファ層の不純物濃度を、より濃くすることで、寄生ＰＮＰトランジスタの電流増幅率は下がり、順方向の耐圧を増加させることができる。
しかし、ドレイン電極に接触したＮバッファ層を高濃度にすることは、順方向の耐圧を増大することはできるものの、今度はターンオン時において半導体基体へのホールの量が減り、オン電圧Ｖｃｅ（ｓａｔ）が上昇してしまう。
【０００６】
このように、従来におけるＩＧＢＴは、オン電圧Ｖｃｅ（ｓａｔ）を低電圧化することと、順方向の耐圧の低下を抑制することとを両立することができなかった。本発明は、ショットキー接合を設けたＩＧＢＴにおいて、オン電圧Ｖｃｅ（ｓａｔ）の低電圧化と、順方向耐圧の低下抑制を図ったＩＧＢＴを提供することにある。
なお、上記特許文献１は、ショットキー接合を設けたＩＧＢＴにおいて、ドレイン電極とバッファ層が接触するＩＧＢＴを開示しているにすぎない。
【課題を解決するための手段】
【０００７】
本発明の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）は、第１の不純物濃度を有する第１導電型の半導体基体の一方の表面側に形成されたソース電極から前記半導体基体の他方の表面側に形成されたドレイン電極に向けて前記半導体基体の厚さ方向に流れる電流のスイッチングを、前記半導体基体の一方の表面に形成された絶縁ゲートトランジスタのゲート電極に与える電圧によって行う絶縁ゲート型バイポーラトランジスタであって、前記第１導電型の半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記第１導電型の半導体基体中に第２導電型のキャリアを注入して伝導度変調を起こさせるための前記半導体基体と前記ドレイン電極とによるショットキー接合が形成され、前記ドレイン電極から前記ソース電極側に離間した位置に、前記半導体基体より不純物を高濃度に含む第１導電型の第２の不純物濃度を有するバッファ層が形成され、前記バッファ層を有しない絶縁ゲートバイポーラトランジスタを順方向通電した際に所定の電流値を得るための基準ドイレン−ソース間電圧を、バッファ層を有する前記絶縁ゲート型バイポーラトランジスタに印加した状態で、前記ドレイン電極と前記バッファ層との離間距離、前記バッファ層の幅、及び前記第２の不純物濃度を、前記ドレイン電極から前記バッファ層までの第２導電型のキャリアの蓄積濃度に前記離間距離を乗じた第２導電型キャリア密度が、前記バッファ層の有する第１導電型のキャリア濃度に前記バッファ層の幅を乗じた第１導電型キャリア密度よりも多くなるように、設定することを特徴とする。
【０００９】
また、上記絶縁ゲート型バイポーラトランジスタにおいて、前記第２導電型キャリア密度が前記第１導電型キャリア密度よりも７倍以上多くなるように、前記バッファ層の幅、前記第２の不純物濃度、及び前記ドレイン電極と前記バッファ層との離間距離を設定することを特徴とする。
【００１０】
また、上記絶縁ゲート型バイポーラトランジスタにおいて、前記離間距離を５μｍ以上に設定することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、バッファ層をドレイン電極から離間させて配置する。例えば、ドレイン電極とバッファ層との離間距離、バッファ層の幅及びバッファ層の不純物濃度を、次のように設定する。すなわち、バッファ層を有しないＩＧＢＴを順方向通電した際に所定の電流値を得るための基準ドイレン−ソース間電圧を、バッファ層を有するＩＧＢＴに印加する。この状態で、ドレイン電極からバッファ層までの第２導電型のキャリアの蓄積濃度に離間距離を乗じた第２導電型キャリア密度が、バッファ層の有する第１導電型のキャリア濃度にバッファ層の幅を乗じた第１導電型キャリア密度よりも多くなるように設定する。
この設定により、ＩＧＢＴにおいて、絶縁ゲートトランジスタを形成するウェル領域側の半導体基体への正孔の注入をほとんど制限する（ホール注入量を減少させる）ことがないように、当該半導体基体における伝導度変調を制御することができる。
これにより、バッファ層により順方向の耐圧低下を抑制しつつ、かつ、ターンオン時の半導体基体への第２導電型キャリアの注入量をほとんど制限する（第２導電型キャリアの注入量を減少させる）ことがなく、ターンオン時のオン電圧Ｖｃｅ（ｓａｔ）の低電圧化を図ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明のＩＧＢＴ１００の構成を示す断面図である。
【図２】Ｎバッファ層を有さないＩＧＢＴにおけるショットキー障壁Φｂｎと、オン電圧Ｖｃｅ（ｓａｔ）及び順方向の耐圧との関係を示す図である。
【図３】Ｎバッファ層とドレイン電極との間に離間距離を設けない場合の、Ｎバッファ層の不純物濃度Ｎｂと、オン電圧Ｖｃｅ（ｓａｔ）及び順方向の耐圧との関係を示す図である。
【図４】Ｎバッファ層とドレイン電極との間の離間距離Ｘと、オン電圧Ｖｃｅ（ｓａｔ）及び順方向の耐圧との関係を示す図である。
【図５】Ｎバッファ層の不純物濃度Ｎｂ＝２Ｅ＋１４［１／ｃｍ２］、離間距離Ｘ＝０．３３μｍの場合におけるキャリア密度のドレイン電極から距離の依存性を示すグラフである。
【図６】Ｎバッファ層の不純物濃度Ｎｂ＝４Ｅ＋１６［１／ｃｍ２］、離間距離Ｘ＝０．３３μｍの場合におけるキャリア密度のドレイン電極から距離の依存性を示すグラフである。
【図７】Ｎバッファ層の不純物濃度Ｎｂ＝４Ｅ＋１６［１／ｃｍ２］、離間距離Ｘ＝５μｍの場合におけるキャリア密度のドレイン電極から距離の依存性を示すグラフである。
【図８】Ｎバッファ層のドレイン電極からの離間距離Ｘとキャリア密度との関係を示すグラフである。
【図９】離間距離Ｘと順方向電流値との関係を示すグラフである。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について説明する。
まず、図１を参照しながら、ショットキー接合を設けたＩＧＢＴ１００の構造を説明する。
ＩＧＢＴ１００は、Ｎ−ドリフト層１１４（半導体基体）の表面にＤＳＡ法により、その表面が露出するようにＰウェル領域１１６が形成されている。さらに、このＰウェル領域１１６内には、その表面が露出するようにＮ＋ソース領域１１８（Ｎ＋エミッタ領域ということもあるが、本実施形態では、以下Ｎ＋ソース領域という。）が形成されている。
そして、Ｐウェル領域１１６の表面にはＳｉＯ２などの薄いゲート絶縁膜１２２を介して、ポリシリコンからなるゲート電極１２４が形成されている。このゲート電極１２４は、Ｐウェル領域１１６をまたぎ、Ｎ＋ソース領域１１８からＮ−ドリフト層１１４に達するように配置されている。また、ゲート電極１２４は、ゲート端子Ｇに接続されている。
このゲート電極１２４直下のＰウェル領域表面をチャネル形成領域１２０という。Ｎ＋ソース領域１１８とＰウェル領域１１６とを表面で短絡するようにソース電極１２８（エミッタ電極ということもあるが、本実施形態では、以下ソース電極という。）が形成され、このソース電極１２８はソース端子Ｓに接続されている。このソース電極１２８は、ゲート電極１２４と層間絶縁膜１２６により絶縁されている。
【００１４】
Ｎ−ドリフト層１１４の他方の表面には、「Ｎ−ドリフト層１１４と接触することによりショットキーコンタクトを形成する金属」の膜からなるドレイン電極１３０（コレクタ電極ということもあるが、本実施形態では、以下ドレイン電極という。）が形成され、このドレイン電極１３０は、ドレイン端子Ｄに接続されている。
また、Ｎ−ドリフト層１１４の他方の表面近傍には、Ｎ＋バッファ層１３２がドレイン電極からＰウェル領域１１６の方向へ離間距離Ｘだけ離間して配置されている。なお、Ｎ＋バッファ層１３２は、ＩＧＢＴ１００の製造の際、次のように形成される。製造工程であるイオン注入工程において、イオン注入装置により、砒素或いはリン等のＮ型不純物を、打ち込み条件（イオンの投影飛程（Rp：Projected Range）、ドーズ量）をイオン注入装置に設定して、Ｎ−ドリフト層１１４（半導体基体）に注入する。続く熱処理工程において、例えばＲＴＡ（Rapid Thermal Annealing）装置を用いて、イオン注入法により注入した不純物を活性化することで形成する。このようにして、Ｎ＋バッファ層１３２のドレイン電極１３０からの離間距離Ｘ、不純物濃度、及び幅が決定される。なお、本実施形態において、離間距離Ｘは、ドレイン電極１３０が半導体基体と接触する位置から、イオン注入工程におけるＲｐで決まるＮ＋バッファ層１３２の中央部までの距離である。
【００１５】
続いて、ＩＧＢＴ１００においてＮ＋バッファ層１３２をドレイン電極から離間距離Ｘだけ離間して配置することの技術的意義を説明するため、まず、Ｎ＋バッファ層１３２を有さないが、ショットキー接合を有するＩＧＢＴ（以下、ＩＧＢＴ９９９とする）の動作について説明する。続いて、Ｎ＋バッファ層１３２を有するが、Ｎ＋バッファ層１３２とショットキー接合とが接して設けられるＩＧＢＴについて、その問題点を説明する。そして、ドレイン電極から離間距離Ｘだけ離間して配置することの技術的意義、及び効果について説明する。
【００１６】
このＩＧＢＴ９９９は、ソース端子Ｓに対してドレイン端子Ｄに正電圧を印加した状態
で、ソース端子Ｓに対してゲート端子Ｇに閾値以上の正電圧を印加することにより、ターンオンする。すなわち、ゲート端子Ｇに閾値以上の正電圧が印加されると、ＭＯＳＦＥＴ同様に、Ｐウェル領域１１６のチャネル形成領域１２０の表面に反転チャネルが形成され、Ｎ＋ソース領域１１８から反転チャネルを通ってＮ−ドリフト層１１４内に電子が流入する。
すると、これに対応して、ショットキー接合からＮ−ドリフト層１１４内に正孔（以下、「ホール」ということもある。）の注入が起こり、Ｎ−ドリフト層１１４が伝導度変調を起こす。このため、ＩＧＢＴ９９９は、本来は高抵抗に設定されているＮ−ドリフト層１１４が伝導度変調により低抵抗化するため、高耐圧素子であってもオン抵抗が低くなっている。
【００１７】
Ｎ＋バッファ層１３２を持たない、このＩＧＢＴ９９９の動作は、ショットキー接合を持たない、例えばドレイン側にＰ＋拡散層を有し、ＰＮ接合を介してホールを注入するＩＧＢＴの動作と、上に述べた基本的な動作は同じである。しかし、ショットキー接合を有するＩＧＢＴ９９９では、ショットキー接合を持たないＩＧＢＴと比較してホール注入量が低レベルとなっており、ターンオフ時に残留しているホールを少なくすることができる。その結果、ショットキー接合を持たないＩＧＢＴよりもさらにターンオフ時間が短縮され、高速スイッチング特性が実現されている。
【００１８】
しかしながら、ショットキー接合を設けたＩＧＢＴ９９９においては、スイッチング速度を速くできる一方、ＩＧＢＴをオン動作させる、ドレイン−ソース間電圧（オン電圧Ｖｃｅ（ｓａｔ））が増大するという問題がある。
図２は、Ｎバッファ層を有さないＩＧＢＴ９９９におけるショットキー障壁Φｂｎと、オン電圧Ｖｃｅ（ｓａｔ）及び順方向の耐圧との関係を示す図である。
図２に示すように、オン電圧Ｖｃｅ（ｓａｔ）を低電圧化するためには、オン動作時にショットキー接合から半導体基体へ注入するホールの注入量を大きくするため、ショットキー接合におけるショットキー障壁Φｂｎを高くすることが有効である。しかしながら、ショットキー障壁Φｂｎを高くすると、今度は、ゲート電圧に電圧を印加しない状態（ゲート電圧＝０Ｖ）でのドレイン電極−ソース電極間の順方向の耐圧が低下してしまう。
これは、絶縁ゲートトランジスタが形成されるＰウェル領域と半導体基体との間のＰＮ接合に形成される空乏層が、ドレイン電極の電圧を上昇させるにつれて、ドレイン電極側に伸びることによる寄生ＰＮＰトランジスタの実効ベース長の短縮現象によるものである。
【００１９】
ショットキー接合を設けたＩＧＢＴ９９９において、順方向の耐圧低下を抑制するためには、ドレイン電極をコレクタ、半導体基体をベース、絶縁ゲートトランジスタが形成されるＰウェル領域をエミッタとして形成される寄生ＰＮＰバイポーラトランジスタにおいて、ベースの不純物濃度を上げてバイポーラトランジスタでの電流増幅率を下げる方法が考えられる。例えば、ｎ型半導体基体（Ｎ−ドリフト層１１４）とドレイン電極１３０との接触領域に、不純物濃度がｎ型半導体基体より高濃度のＮバッファ層（高濃度領域）を設け、Ｎバッファ層の不純物濃度を、より濃くすることで、寄生ＰＮＰトランジスタの電流増幅率は下がり、順方向の耐圧を増加させることができる。
図３は、Ｎバッファ層とドレイン電極との間に離間距離を設けない場合の、Ｎバッファ層の不純物濃度Ｎｂと、オン電圧Ｖｃｅ（ｓａｔ）及び順方向の耐圧との関係を示す図である。
図３に示すように、ショットキー接合を有するＩＧＢＴにおいて、ドレイン電極に接触したＮバッファ層を高濃度にすることは、順方向の耐圧を増大することはできるものの、今度はターンオン時において半導体基体へのホールの量が減り、オン電圧Ｖｃｅ（ｓａｔ）が上昇しまう。
【００２０】
このように、Ｎバッファ層とドレイン電極との間に離間距離を設けないショットキー接合を有するＩＧＢＴにおいては、オン電圧Ｖｃｅ（ｓａｔ）を低電圧化することと、順方向の耐圧の低下を抑制することとを両立することができない。
そこで、図１に示すように、ショットキー接合を設けた絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ１００）において、Ｎ＋バッファ層１３２とドレイン電極１３０との間に離間距離Ｘを設け、オン電圧Ｖｃｅ（ｓａｔ）の低電圧化と、順方向耐圧の低下抑制の両立を図る。
【００２１】
図４は、Ｎ＋バッファ層１３２とドレイン電極１３０との間の離間距離Ｘと、オン電圧Ｖｃｅ（ｓａｔ）及び順方向の耐圧との関係を示す図である。
図４は、第１の不純物濃度が１．４Ｅ＋１４［１／ｃｍ３］のＮ−ドリフト層１１４（第１導電型の半導体基体）において、幅０．６μｍ、かつ、不純物濃度Ｎｂ＝４Ｅ＋１６［１／ｃｍ３］のＮ＋バッファ層１３２を、ドレイン電極１３０から離間距離Ｘに配置したときのオン電圧Ｖｃｅ（ｓａｔ）及び順方向の耐圧を示している。
図４に示すように、上記Ｎ＋バッファ層１３２等の条件では、ドレイン電極１３０からの離間を離間距離Ｘ＝５μｍとすることで、Ｎバッファ層とドレイン電極との間に離間距離を設けないショットキー接合を有するＩＧＢＴ（Ｘ＝０近傍の条件）に比べて、順方向の耐圧低下を抑制しつつ、かつ、ターンオン時の半導体基体へのホール注入量をほとんど制限する（ホール注入量を減少させる）ことがなく、ターンオン時のオン電圧Ｖｃｅ（ｓａｔ）の低電圧化を図っている。
なお、離間距離Ｘは５μｍに固定されるものではなく、製品としてＩＧＢＴに許容される順方向の耐圧以上であれば、例えば７μｍとしてもよい。また、Ｎ＋バッファ層を図４に示す離間距離Ｘの範囲で大きくしても、図３の左端に位置する、不純物濃度Ｎｂ＝０Ｅ＋１６［１／ｃｍ３］近傍で示したＩＧＢＴ（上述したＮ＋バッファ層１３２を設けないＩＧＢＴ９９９とほぼ同じ不純物濃度のＩＧＢＴ）の有する順方向の耐圧よりも高耐圧を確保することができる。
引き続き、上記のターンオン時のオン電圧Ｖｃｅ（ｓａｔ）の低電圧化という効果を得るためのメカニズムを説明する。
【００２２】
図５〜図７は、不純物濃度ＮｂのＮ＋バッファ層１３２を、ドレイン電極１３０から離間距離Ｘだけ離間させ、オン電圧Ｖｃｅ（ｓａｔ）＝３．１５Ｖを印加した場合の、キャリア濃度のドレイン電極１３０からの距離の依存性を示すグラフである。
図５は、不純物濃度Ｎｂ＝２Ｅ＋１４［１／ｃｍ３］のＮ＋バッファ層１３２を、ドレイン電極１３０から０．３３μｍの位置（離間距離Ｘ＝０．３３μｍ）に配置し、オン電圧Ｖｃｅ（ｓａｔ）＝３．１５Ｖを印加した場合のキャリア密度のドレイン電極からの距離の依存性を示している。
このＩＧＢＴの不純物濃度Ｎｂの条件は、図３の左端に位置する、不純物濃度Ｎｂ＝０Ｅ＋１６［１／ｃｍ３］近傍で示したＩＧＢＴ（Ｎｂ濃度極少）の条件を示しており、このＩＧＢＴの条件は、上述したＮ＋バッファ層１３２を設けないＩＧＢＴ９９９とほぼ同じ条件である。
また、図５において、ドレイン電極１３０からＮ＋バッファ層１３２までの正孔（第２導電型のキャリア）の正孔濃度（蓄積濃度）に、離間距離（０．３３μｍ）を乗じた正孔密度（第２導電型キャリア密度）は、２．５Ｅ＋１１［１／ｃｍ２］である。また、Ｎ＋バッファ層１３２の有する電子濃度（第１導電型のキャリア濃度）にＮ＋バッファ層１３２の幅を乗じた電子密度（第１導電型キャリア密度）は、８．２Ｅ＋９［１／ｃｍ２］である。
【００２３】
なお、正孔密度は、具体的には、ドレイン電極１３０からＮ＋バッファ層１３２の手前まで（濃度変化が殆ど生じない位置まで）を複数の幅に分割し、分割された幅各々において、その幅における正孔濃度を乗じた値を算出し、算出した値を分割された幅全てについて加算した値である。つまり、正孔密度とは、正孔濃度をドレイン電極１３０からＮ＋バッファ層１３２までの間で積分することにより、より精確に求めることができる値である。
同様に、電子密度は、具体的には、Ｎ＋バッファ層１３２を複数の幅に分割し、分割された幅各々において、その幅における電子濃度を乗じた値を算出し、算出した値を分割された幅全てについて加算した値である。つまり、電子密度とは、電子濃度をＮ＋バッファ層１３２の幅の間で積分することにより、より精確に求めることができる値である。
【００２４】
図６は、不純物濃度Ｎｂ＝４Ｅ＋１６［１／ｃｍ３］のＮ＋バッファ層１３２を、ドレイン電極１３０から、図５に示すＩＧＢＴと同様に、０．３３μｍの位置（離間距離Ｘ＝０．３３μｍ）に配置し、オン電圧Ｖｃｅ（ｓａｔ）＝３．１５Ｖを印加した場合のキャリア密度のドレイン電極から距離の依存性を示している。
この離間距離Ｘ＝０．３３μｍは、図３の不純物濃度Ｎｂ＝４Ｅ＋１６［１／ｃｍ３］で示したＩＧＢＴと、つまり、図４のＮバッファ層の裏面からの離間距離Ｘ＝０の近傍の点で示したＩＧＢＴと同じ条件（Ｎ＋バッファ層がドレイン電極と接する条件）を示している。
また、図６において、ドレイン電極１３０からＮ＋バッファ層１３２までの正孔（第２導電型のキャリア）の正孔濃度（蓄積濃度）に離間距離（０．３３μｍ）を乗じた正孔密度（第２導電型キャリア密度）は、２．０Ｅ＋１１［１／ｃｍ２］である。また、Ｎ＋バッファ層１３２の有する電子濃度（第１導電型のキャリア濃度）にＮ＋バッファ層１３２の幅を乗じた電子密度（第１導電型キャリア密度）は、７．１Ｅ＋１１［１／ｃｍ２］である。なお、これらの正孔密度及び電子密度は、上述した図５と同様に算出された値である。
【００２５】
図７は、不純物濃度Ｎｂ＝４Ｅ＋１６［１／ｃｍ３］のＮ＋バッファ層１３２を、ドレイン電極１３０から、５μｍの位置（離間距離Ｘ＝５μｍ）に配置し、オン電圧Ｖｃｅ（ｓａｔ）＝３．１５Ｖを印加した場合のキャリア密度のドレイン電極から距離の依存性を示している。
この離間距離Ｘ＝５μｍは、図６の不純物濃度Ｎｂと同じ条件で、Ｎ＋バッファ層をドレイン電極から５μｍ離間させて配置したＩＧＢＴ１００を示している。
また、図７において、ドレイン電極１３０からＮ＋バッファ層１３２までの正孔（第２導電型のキャリア）の正孔濃度（蓄積濃度）に離間距離（５μｍ）を乗じた正孔密度（第２導電型キャリア密度）は、５．３Ｅ＋１２［１／ｃｍ２］である。また、Ｎ＋バッファ層１３２の有する電子濃度（第１導電型のキャリア濃度）にＮ＋バッファ層１３２の幅を乗じた電子密度（第１導電型キャリア密度）は、７．１Ｅ＋１１［１／ｃｍ２］である。なお、これらの正孔密度及び電子密度は、上述した図５と同様に算出された値である。
【００２６】
ここで、上記オン電圧Ｖｃｅ（ｓａｔ）＝３．１５Ｖを印加した場合、図７に示す様に、ＩＧＢＴ１００においては、Ｎ＋バッファ層１３２を境界として、左右の正孔濃度は、左側の約６Ｅ＋１５［１／ｃｍ３］に対して、右側が約４Ｅ＋１５［１／ｃｍ３］と左側に比べて低濃度に抑えられている。つまり、Ｎ＋バッファ層１３２の存在により、裏面側のドレイン電極１３０から、表面側の絶縁ゲートトランジスタ側への正孔の蓄積を抑制していることを示している。
次に、図６と図７とを比較すると、Ｎ＋バッファ層１３２より表面側（絶縁ゲートトランジスタ側）での正孔濃度は、図６では約３．５Ｅ＋１４［１／ｃｍ３］であるのに対し、図７では上記のように約４Ｅ＋１５［１／ｃｍ３］である。
つまり、Ｎバッファ層とドレイン電極との間に離間距離を設けないショットキー接合を有するＩＧＢＴに対して、Ｎバッファ層をドレイン電極から５μｍ離間して配置したＩＧＢＴ１００では、順方向の耐圧低下を抑制するためＮバッファ層を設けても、表面側の絶縁ゲートトランジスタ側への正孔の流れを増大させる（ほとんど制限しない）ことが可能となることを示している。
【００２７】
また、図５と図７とを比較すると、Ｎ＋バッファ層１３２より表面側（絶縁ゲートトランジスタ側）での正孔濃度は、図５では約４Ｅ＋１５［１／ｃｍ３］であり、図７では上記のように約４Ｅ＋１５［１／ｃｍ３］と、両者はほぼ同じ濃度である。
つまり、Ｎ＋バッファ層１３２をドレイン電極１３０から離間して配置したＩＧＢＴ１００では、順方向の耐圧低下を抑制するためＮバッファ層を設けても、Ｎバッファ層を設けないショットキー接合を有するＩＧＢＴ９９９と同様に、表面側の絶縁ゲートトランジスタ側への正孔の流れを制限することなくターンオン動作をすることが可能であることを示している。
このように、ＩＧＢＴ１００では、ターンオン時の半導体基体へのホール注入量をほとんど制限する（ホール注入量を減少させる）ことがなく、ターンオン動作を行うことができる。
【００２８】
ここで、離間距離Ｘ＝０．３３μｍのＩＧＢＴ（図６）では、正孔密度（第２導電型キャリア密度）が２．０Ｅ＋１１［１／ｃｍ２］、電子密度（第１導電型キャリア密度）が７．１Ｅ＋１１であり、第１導電型キャリア密度が第２導電型キャリア密度より高くなっている。
一方、離間距離Ｘ＝５μｍのＩＧＢＴ１００（図７）では、正孔密度（第２導電型キャリア密度）が５．３Ｅ＋１２［１／ｃｍ２］、電子密度（第１導電型キャリア密度）が７．１Ｅ＋１１であり、第２導電型キャリア密度が第１導電型キャリア密度より高くなっている。
以上の結果から、本願のＩＧＢＴ１００が、ターンオン時の半導体基体へのホール注入量をほとんど制限する（ホール注入量を減少させる）ことがなく、ターンオン動作を行うことができる理由は、次の通りである。
バッファ層を有しない絶縁ゲートバイポーラトランジスタ（上記図５を用いて説明したＩＧＢＴ９９９）を順方向通電した際に所定の電流値を得るための基準ドイレン−ソース間電圧（上記図５では３．１５Ｖ）を、バッファ層（Ｎ＋バッファ層１３２）を有するＩＧＢＴ１００に印加する。この状態において、ドレイン電極１３０からバッファ層までの第２導電型のキャリアの蓄積濃度（図７を用いて説明したＩＧＢＴ１００では正孔濃度）に離間距離（図７では５μｍ）を乗じた第２導電型キャリア密度（正孔密度）が、バッファ層の有する第１導電型のキャリア濃度（電子濃度）にバッファ層の幅を乗じた第１導電型キャリア密度（電子密度）よりも多くなるように、Ｎ＋バッファ層１３２のドレイン電極からの離間距離、Ｎ＋バッファ層１３２の幅及びＮ＋バッファ層１３２の不純物濃度Ｎｂを設定する。
この設定により、図５〜図７を用いて説明したように、Ｐウェル領域１１６側のＮ−ドリフト層１１４への正孔の注入をほとんど制限する（ホール注入量を減少させる）ことがないように、Ｐウェル領域１１６側のＮ−ドリフト層１１４における伝導度変調を制御することができるためである。
【００２９】
続いて、Ｎバッファ層の不純物濃度Ｎｂを変化させても、上記の設定により、ドレイン電極１３０からの離間距離を取ることで、ターンオン時のオン電圧Ｖｃｅ（ｓａｔ）の低電圧化を図ることができることについて説明する。
図８は、ＩＧＢＴ１００において、Ｎ＋バッファ層１３２のドレイン電極１３０からの離間距離Ｘとキャリア密度との関係を示すグラフである。また、図９は、ＩＧＢＴ１００において、離間距離Ｘと順方向電流値との関係を示すグラフである。
図８は、Ｎ＋バッファ層１３２の不純物濃度Ｎｂが、２Ｅ＋１６、４Ｅ＋１６、６Ｅ＋１６［１／ｃｍ３］各々の条件において、Ｎ＋バッファ層１３２をドレイン電極１３０から離間距離Ｘを０．３３μｍ、１．３３μｍ、３．３３μｍ、５μｍとし、ドレイン電極からＮバッファ層までの正孔密度、及びＮバッファ層の電子密度をプロットしたグラフである。
【００３０】
このうち、Ｎ＋バッファ層１３２の不純物濃度Ｎｂが４Ｅ＋１６［１／ｃｍ３］の条件において、Ｎ＋バッファ層１３２をドレイン電極１３０から離間距離Ｘを０．３３μｍ、５μｍとした場合は、それぞれ図６、図７で示すキャリア濃度を基に、ドレイン電極からＮバッファ層までの正孔密度、及びＮバッファ層の電子密度を算出したものである。
なお、図８においては、Ｎ＋バッファ層１３２の不純物濃度Ｎｂの他の条件でも、Ｎ＋バッファ層１３２のドレイン電極１３０からの離間距離Ｘを、上記のように変化させ、図６及び図７で示すキャリア濃度に相当する濃度を基に算出した正孔密度、及び電子密度を算出し、プロットしている。また、図８に示す「Ｎｂ＝４Ｅ＋１６幅広」は、不純物濃度Ｎｂ＝４Ｅ＋１６［１／ｃｍ３］の条件でＮ＋バッファ層１３２の幅を倍（１．２μｍ）にしたＩＧＢＴ１００の特性を示している。
【００３１】
図８に示すように、Ｎバッファ層電子密度は、Ｎ＋バッファ層１３２の不純物濃度Ｎｂが濃い濃度になるにつれて増大するが、離間距離Ｘに対してはほぼ一定である。これに対して、ドレイン電極１３０からＮ＋バッファ層１３２までの正孔密度は、Ｎ＋バッファ層１３２の不純物濃度Ｎｂ各々において、離間距離Ｘが増えるにつれて増大する。
従って、図８に示すＮ＋バッファ層１３２の不純物濃度Ｎｂ各々において、ドレイン電極１３０からＮ＋バッファ層１３２までの正孔密度が、Ｎバッファ層電子密度より大きくなる離間距離Ｘが存在する。
また、ドレイン電極１３０からＮ＋バッファ層１３２までの正孔密度は、同一の離間距離Ｘにおいては、Ｎ＋バッファ層１３２の不純物濃度Ｎｂが薄い濃度の方が多いという傾向がある。
従って、ドレイン電極１３０からＮ＋バッファ層１３２までの正孔密度が、Ｎバッファ層電子密度より大きくなる離間距離Ｘは、Ｎ＋バッファ層１３２の不純物濃度Ｎｂが薄い濃度の方が濃い濃度よりも、小さくなる。
【００３２】
図９は、ＩＧＢＴ１００におけるＮ＋バッファ層１３２のドレイン電極１３０からの離間距離Ｘと順方向電流値（Ｉｃｅ値）との関係を示している。ここで、図９において、「Ｎｂ＝２Ｅ＋１４（極少）」のポイントで示すように、ＩＧＢＴ９９９において、所定電流（２００Ａ）の順方向電流を流すときのオン電圧Ｖｃｅが３．１５Ｖである。図９に示す順方向電流値は、このオン電圧Ｖｃｅ＝３．１５Ｖを基準電圧として、ＩＧＢＴ１００のソースードレイン間に基準電圧を印加したときに順方向（ドレイン電極１３０からソース電極１２８へ）に流れる電流値である（順方向電流値の定義）。
そして、図９は、この基準電圧（オン電圧Ｖｃｅ＝３．１５Ｖ）をＩＧＴ１００に印加したときに、Ｎ＋バッファ層１３２の不純物濃度Ｎｂ各々において、離間距離Ｘを変えたときの順方向電流値Ｉｃｅを示している。
つまり、図９においては、バッファ層を有しない絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ９９９）を順方向通電した際に所定の電流値（２００Ａ）を得るための基準ドイレン−ソース間電圧（３．１５Ｖ）を、バッファ層を有する絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ１００）に印加した状態で、ＩＧＢＴ１００に流れる電流値を示している。
【００３３】
図９に示すように、Ｎ＋バッファ層１３２の不純物濃度Ｎｂ各々において、同じ３．１５Ｖを印加したときの電流値が、離間距離Ｘが増えるにつれて増加することから、離間距離Ｘが増えるにつれてオン電圧Ｖｃｅは小さい値となることが判る。つまり、離間距離ＸがＸ＝０．３３と一番小さいＩＧＢＴ（Ｎ＋バッファ層がドレイン電極と接するＩＧＢＴ）に比べて、Ｎ＋バッファ層１３２をドレイン電極から離間した位置に配置することで、オン電圧Ｖｃｅを小さい値とすることができる。
【００３４】
なお、図８及び図９より、ＩＧＢＴ１００を、第１の不純物濃度が１．４Ｅ＋１４［１／ｃｍ３］のＮ−ドリフト層１１４（第１導電型の半導体基体）から構成し、オン電圧ＶｃｅをＩＧＢＴ９９９と遜色のない電圧値とするためには、正孔密度（第２導電型キャリア密度）を、電子密度（第１導電型キャリア密度）の７倍以上多くすることが望ましい。これは、次の理由によるものである。
図８に示す離間距離Ｘ＝５μｍの位置では、Ｎ＋バッファ層１３２の不純物濃度Ｎｂ＝２Ｅ＋１６［１／ｃｍ３］では、正孔密度＝５．６Ｅ＋１２［１／ｃｍ２］、電子密度＝３．６Ｅ＋１１［１／ｃｍ２］であり、正孔密度は電子密度の１６倍となる。
また、Ｎ＋バッファ層１３２の不純物濃度Ｎｂ＝４Ｅ＋１６［１／ｃｍ３］では、正孔密度＝５．３Ｅ＋１２［１／ｃｍ２］、電子密度＝７．１Ｅ＋１１［１／ｃｍ２］であり、正孔密度は電子密度の７．５倍となる。
また、Ｎ＋バッファ層１３２の不純物濃度Ｎｂ＝６Ｅ＋１６［１／ｃｍ３］では、正孔密度＝４．７Ｅ＋１２［１／ｃｍ２］、電子密度＝１．１Ｅ＋１２［１／ｃｍ２］であり、正孔密度は電子密度の４．５倍となる。
【００３５】
このように、ＩＧＢＴ１００において、Ｎ＋バッファ層１３２の不純物濃度Ｎｂの差により、正孔密度の電子密度に対する比率が変わるのは、上記の通り、ドレイン電極１３０からＮ＋バッファ層１３２までの正孔密度が、Ｎバッファ層電子密度より大きくなる離間距離Ｘが、Ｎ＋バッファ層１３２の不純物濃度Ｎｂが薄い濃度の方が濃い濃度よりも小さくなるためである。
そのため、不純物濃度Ｎｂ＝２Ｅ＋１６［１／ｃｍ３］では、正孔密度の電子密度に対する比率が７倍以上あるので、図９に示すように、離間距離Ｘ＜５μｍの位置で、既にオン電圧ＶｃｅをＩＧＢＴ９９９と遜色のない電圧値３．１５Ｖとできる。
また、不純物濃度Ｎｂ＝４Ｅ＋１６［１／ｃｍ３］では、正孔密度の電子密度に対する比率７倍程度はほぼ７倍であるので、図９に示すように、離間距離Ｘ＝５μｍの位置で、オン電圧ＶｃｅをＩＧＢＴ９９９と遜色のない電圧値３．１５Ｖとできる。
また、不純物濃度Ｎｂ＝６Ｅ＋１６［１／ｃｍ３］、及び「Ｎｂ＝４Ｅ＋１６幅広」では、正孔密度の電子密度に対する比率を７倍以上取れば、離間距離Ｘ＞５μｍの位置で、オン電圧ＶｃｅをＩＧＢＴ９９９と遜色のない電圧値３．１５Ｖとできる可能性が極めて高い。
【００３６】
以上より、ＩＧＢＴ１００は、バッファ層の幅＝０．６μｍ、不純物濃度Ｎｂ＝２Ｅ＋１６〜６Ｅ＋１６［１／ｃｍ３］の範囲、離間距離Ｘ＞５μｍの条件で、正孔密度（第２導電型キャリア密度）を、電子密度（第１導電型キャリア密度）の７倍以上とすることで、オン電圧ＶｃｅをＩＧＢＴ９９９と遜色のない電圧値３．１５Ｖ以下とすることができる。
なお、これらＮ＋バッファ層１３２をドレイン電極１３０から離間させて配置したＩＧＢＴ１００は、Ｎ＋バッファ層のないＩＧＢＴ９９９（図３左端のポイントで示すＩＧＢＴ）に比べて順方向の耐圧が大きく確保される。また、これらＮ＋バッファ層１３２をドレイン電極１３０から離間させて配置したＩＧＢＴ１００は、Ｎ＋バッファ層をドレイン電極に接触して形成したＩＧＢＴ（図３右端のポイント、或いは図４左端のポイントで示すＩＧＢＴ）に比べて、順方向の耐圧低下が抑制される。
【００３７】
以上説明したように、本発明のＩＧＢＴにおいては、Ｎ＋バッファ層１３２（バッファ層）をドレイン電極１３０から離間させる。
この際、例えば、ドレイン電極１３０とＮ＋バッファ層１３２との離間距離、Ｎ＋バッファ層１３２の幅及び不純物濃度Ｎｂを、次のように設定する。
すなわち、バッファ層を有しない絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ９９９）を順方向通電した際に所定の電流値（たとえば２００Ａ）を得るための基準ドイレン−ソース間電圧（上記例では３．１５Ｖ）を、Ｎ＋バッファ層１３２を有する絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ１００）に印加する。この状態で、ドレイン電極１３０からＮ＋バッファ層１３２までの正孔濃度（蓄積濃度）に離間距離Ｘを乗じた正孔密度（第２導電型キャリア密度）が、Ｎ＋バッファ層１３２の有する電子濃度（キャリア濃度）にＮ＋バッファ層の幅（バッファ層の幅、上記例では１．２μｍ）を乗じた電子密度（第１導電型キャリア密度）よりも多くなるように、ドレイン電極１３０とＮ＋バッファ層１３２との離間距離、Ｎ＋バッファ層１３２の幅及び不純物濃度Ｎｂを設定する。
【００３８】
この設定により、ＩＧＢＴ１００において、Ｐウェル領域１１６側のＮ−ドリフト層１１４への正孔の注入をほとんど制限する（ホール注入量を減少させる）ことがないように、Ｐウェル領域１１６側のＮ−ドリフト層１１４における伝導度変調を制御することができる。
よって、ＩＧＢＴ１００において、Ｎ＋バッファ層１３２により順方向の耐圧低下を抑制しつつ、かつ、ターンオン時のＮ−ドリフト層１１４（半導体基体）への正孔（ホール）注入量をほとんど制限する（ホール注入量を減少させる）ことがなく、ターンオン時のオン電圧Ｖｃｅ（ｓａｔ）の低電圧化を図ることができる。
【００３９】
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更等も含まれる。
例えば、上記実施形態においては、Ｎ−ドリフト層にＮバッファ層を設けるＩＧＢＴについて説明したが、これらの極性を逆にして、Ｐ−ドリフト層にＰ＋バッファ層を設けるＩＧＢＴとしてもよい。この場合、ドレイン電極からＰ＋バッファ層までの電子濃度（蓄積濃度）に離間距離Ｘを乗じた電子密度（第２導電型キャリア密度）が、Ｐ＋バッファ層の有する正孔濃度（キャリア濃度）にＰ＋バッファ層の幅を乗じた正孔密度（第１導電型キャリア密度）よりも多くなるように、離間距離、Ｐ＋バッファ層の幅、及びＰ＋バッファ層の不純物濃度を設定すればよい。
【符号の説明】
【００４０】
１１４…Ｎ−ドリフト層、１１６…Ｐウェル領域、１１８…Ｎ＋ソース領域、１２０…チャネル形成領域、１２２…ゲート絶縁膜、１２４…ゲート電極、１２６…層間絶縁膜、１２８…ソース電極、１３０…ドレイン電極、１３２…Ｎ＋バッファ層、Ｖｃｅ…オン電圧、Ｉｃｅ…順方向電流値、Ｎｂ…不純物濃度、Ｘ…離間距離、１００，９９９…ＩＧＢＴ
【図１】
0005639940.tif 000002
【図２】
0005639940.tif 000003
【図３】
0005639940.tif 000004
【図４】
0005639940.tif 000005
【図５】
0005639940.tif 000006
【図６】
0005639940.tif 000007
【図７】
0005639940.tif 000008
【図８】
0005639940.tif 000009
【図９】
0005639940.tif 000010