(57)【特許請求の範囲】
【請求項１】
ケーブル伝送媒体における使用のためのプリアンブルを生成する方法であって、
相補シーケンスをプリアンブル伝送スペクトラムの初めのキャリア内にヘッダとして挿入するステップであって、前記初めのキャリアは前記プリアンブル伝送スペクトラムにおける最低周波数を有するキャリアである、前記挿入するステップと、
システムのシグナリング・ビットのためのエラー訂正符号を生成して保護されたシグナリング・ビットを作成するステップであって、前記保護されたシグナリング・ビットは前記エラー訂正符号により保護されたシグナリング・ビットである、前記作成するステップと、
前記相補シーケンスおよび保護されたシグナリング・ビットを、割り当てられた偶数番目のキャリア上の変調シンボルにのみマッピングするステップであって、前記保護されたシグナリング・ビットは、同一の周波数ドメイン・チャンネル利得係数を有する隣接サブキャリアに割り当てられた直交符号にマッピングされ、前記隣接サブキャリアは前記相補シーケンスのキャリアに続き、前記プリアンブル伝送スペクトラムの残余のキャリアを通じて複製され、前記マッピングされた変調シンボルが各フレーム内のプリアンブルを形成する、前記マッピングするステップと、
前記プリアンブルを時間ドメインに変換するステップと、
を含む、前記方法。
【請求項２】
必要なシステム情報ビット数およびチャンネル状態に応じて前記直交符号を選択するステップをさらに含む、請求項１に記載の方法。
【請求項３】
サイクリック・プレフィックスを追加して前記プリアンブルの生成を完了するステップをさらに含む、請求項１に記載の方法。
【請求項４】
２つ以上のチャンネルを結合するステップと、
周期的に繰り返される前記生成されたプリアンブルが前記結合されたチャンネルの完全なスペクトラムを満たすようにするステップと、
前記プリアンブルによって使用されるキャリアの数を、ＯＦＤＭシンボル中で使用されるキャリアの数よりも少なくまたは該キャリア数と等しく制限するステップと、
を含む、請求項１に記載の方法。
【請求項５】
前記プリアンブルによって使用されるキャリアの数をＯＦＤＭシンボルによって使用されるキャリアの数以下に制限するステップをさらに含む、請求項１に記載の方法。
【請求項６】
前記エラー訂正符号がリード・マラー符号を含む、請求項１に記載の方法。
【請求項７】
前記直交符号がウォルシュ符号を含む、請求項１に記載の方法。
【請求項８】
ケーブル伝送システムにおける使用のためのプリアンブルを生成する装置であって、
相補シーケンスをヘッダとしてプリアンブル伝送スペクトラムの初めのキャリアに挿入し、前記初めのキャリアは前記プリアンブル伝送スペクトラムにおける最低周波数を有するキャリアであり、前記ケーブル伝送システムのシグナリング・ビットのためのエラー訂正符号を作成して保護されたシグナリング・ビットを作成し、前記保護されたシグナリング・ビットは前記エラー訂正符号により保護されたシグナリング・ビットであり、前記保護されたシグナリング・ビットを直交符号にマッピングし、前記相補シーケンスおよび直交符号を変調シンボルにマッピングして前記プリアンブルを形成するプロセッサと、
偶数番目のキャリアを割り当てるように構成された変調器であって、前記直交符号は同一の周波数ドメイン・チャンネル利得係数を有する隣接サブキャリアに割り当てられ、前記隣接サブキャリアは前記相補シーケンスのキャリアに続き、前記プリアンブル伝送スペクトラムの残余のキャリアを通じて複製され、当該割り当てられた偶数番目のキャリア上で前記プリアンブルの伝送を可能にする、前記変調器と、
を含む、前記装置。
【請求項９】
ケーブル伝送媒体における使用のためのプリアンブルを受信し、処理する方法であって、
前記プリアンブルを時間ドメインから変換するステップと、
各フレーム内の前記プリアンブルからの割り当てられた偶数番目のキャリア上の変調シンボルを相補シーケンスおよび保護されたシグナリング・ビットを搬送する直交符号にマッピングするステップであって、前記保護されたシグナリング・ビットはエラー訂正符号により保護されたシグナリング・ビットであり、前記直交符号は同一の周波数ドメイン・チャンネル利得係数を有する一定の隣接サブキャリアに割り当てられ、前記隣接サブキャリアは前記相補シーケンスのキャリアに続き、前記プリアンブル伝送スペクトラムの残余のキャリアを通じて複製される、前記マッピングするステップと、
エラー訂正符号を処理して、前記保護されたシグナリング・ビットからシステムのシグナリング・ビットを取得するステップと、
プリアンブル伝送スペクトラムの初めのキャリア内のヘッダとしての相補シーケンスを取り除くステップであって、前記初めのキャリアは前記プリアンブル伝送スペクトラムにおける最低周波数を有するキャリアである、前記取り除くステップと、
を含む、前記方法。
【請求項１０】
ケーブル伝送システムにおいて使用するためのプリアンブルを受信しおよび処理する装置であって、
偶数番目のキャリアのみを処理し、割り当てられた偶数番目のキャリア上で前記プリアンブルの受信を可能にするように構成された復調器と、
プリアンブル伝送スペクトラムの初めのキャリア内のヘッダとしての相補シーケンスを取り除き、前記初めのキャリアは前記プリアンブル伝送スペクトラムにおける最低周波数を有するキャリアであり、および保護されたシグナリング・ビットを搬送する直交符号を取り除き、前記保護されたシグナリング・ビットはエラー訂正符号により保護されたシグナリング・ビットであり、同一の周波数ドメイン・チャンネル利得係数を有する一定の隣接サブキャリアに割り当てられ、前記隣接サブキャリアは前記相補シーケンスのキャリアに続き、前記プリアンブル伝送スペクトラムの残余のキャリアを通じて複製され、前記ケーブル伝送システムの保護されたシグナリング・ビットから前記シグナリング・ビットを取得するためにエラー訂正符号を処理し、前記プリアンブルを形成する変調シンボルから前記相補シーケンスと保護されたシグナリング・ビットとのマッピングを解除するプロセッサと、
を含む、前記装置。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願とのクロスリファレンス）
本出願は、２００８年１０月２０日付で出願された米国仮出願第６１／１９６,７４６号の利益を主張するものであり、その開示内容全体を本願に盛り込んだものとする。
【０００２】
本願の原理は、ケーブル伝送のシステムおよび技術に関する。より具体的には、本願の原理は、ケーブル・チャンネル伝送のために使用されるＤＶＢ-Ｃ２規格用のプリアンブル設計に関する。
【背景技術】
【０００３】
近年、ＤＶＢ‐Ｃ２（ＤＶＢプロジェクトによって開発されている次世代ディジタル・ケーブル伝送システム）規格の整備が進められている。ＤＶＢ‐Ｃ２がＤＶＢ‐Ｔ２規格のコンテンツを可能な限り再利用する旨の協定が結ばれている。結果として、ＯＦＤＭ技術は、ＤＶＢ‐Ｔ２規格において規定された符号化技術（ＢＣＨ＋ＬＤＰＣ）とともに採用されることになるであろう。しかしながら、ＤＶＢ‐Ｔ２規格は、地上無線チャンネルにおいて使用されるように設計されている一方で、ＤＶＢ‐Ｃ２規格は、ケーブル・チャンネルにおいて使用されるように設計されていることに留意しなくてはならない。２つの点において、ケーブル・チャンネルは、無線チャンネルとは異なる。まず、ケーブル・チャンネルは、数少ない弱いエコーのみが存在する高品質（高ＳＮＲ）チャンネルである。第２に、ＴＶ放送に割り当てられる無線スペクトラムがＦＣＣによって限定される一方で、ケーブル・ネットワークにおいては、自由度の高いスペクトラムを使用することができる。結果として、ＤＶＢ‐Ｔ２において使用される信号フレーム構造およびプリアンブルは、ＤＶＢ‐Ｃ２規格において再使用するのには適切でないことがある。
【発明の概要】
【０００４】
一実施態様に従えば、ケーブル伝送媒体における使用のためのプリアンブルを生成する方法は、相補シーケンスを初めのキャリア内にヘッダとして挿入するステップと、システムのシグナリング・ビットをエラー訂正符号で保護するステップと、相補シーケンスおよびシグナリング・ビットを割り当てられた偶数のキャリアのみの上の変調シンボルにマッピングするステップであって、マッピングされた変調シンボルが各フレーム内のプリアンブルを形成する、マッピングするステップと、形成されたプリアンブルを時間ドメインに変換するステップと、を含む。
【０００５】
別の実施態様に従えば、ケーブル伝送システムにおける使用のためのプリアンブルを生成する装置は、相補シーケンスを初めのキャリア内にヘッダとして挿入し、システムのシグナリング・ビットをエラー訂正符号で保護し、相補シーケンスおよび保護されたシグナリング・ビットを変調シンボルにマッピングしてプリアンブルを形成するプロセッサと、偶数のキャリアのみを割り当て、割り当てられた偶数のキャリア上でプリアンブルを伝送可能にするように構成された変調器と、を含む。
【０００６】
本願の原理のこれらの態様、特徴、および利点、さらに、その他の態様、特徴、および利点は、添付の図面と併せて以下の例示的な実施の形態の詳細な説明を参照することによって明らかになるであろう。
【０００７】
本願の原理は、以下の例示的な図面に従って、良好に理解されるであろう。
【図面の簡単な説明】
【０００８】
【図１】ＤＶＢ‐Ｃ２信号のフレーム構造を表す図である。
【図２Ａ】本願の原理に係る様々な実施態様に従ってプリアンブルを生成する方法を例示するブロック図である。
【図２Ｂ】本願の原理に係る様々な実施態様に従ってプリアンブルを生成する方法を例示するブロック図である。
【図２Ｃ】本願の原理に係る様々な実施態様に従ってプリアンブルを生成する方法を例示するブロック図である。
【図３】周波数ドメインにおけるＤＶＢ‐Ｃ２プリアンブルの構成を表す図である。
【図４】本願の原理に係る一実施態様に従って結合されたチャンネルを有するプリアンブルを周期的に表したものの例を示す図である。
【図５】本願の原理に係る一実施態様に従ったプリアンブル信号の構造を表したものの例を示す図である。
【図６】本願の原理に係る実施態様に従ったウォルシュ符号を使用したプリアンブルの例を示す図である。
【図７】本願の原理の実施の形態に従ったプリアンブル生成を実施する装置のブロック図である。
【発明を実施するための形態】
【０００９】
本願の原理は、ディジタル・ケーブル伝送環境で使用されるＤＶＢ‐Ｃ２規格におけるプリアンブル設計のための方法および装置に関する。
【００１０】
本説明は、本願の原理を例示するものである。従って、本明細書において明示的に記載、または図示されていなくとも、当業者が本願の原理を実施する様々な構成を企図することが可能であり、このような構成が本願の精神および範囲の中に包含されることが理解できるであろう。
【００１１】
本明細書に記載された全ての例および条件付の文言は、本願の原理を読者が理解するのを助けるための教示目的のものであり、発明者によって寄与された概念は、技術を発展させるものであり、このような具体的に記載された例や条件に限定されるように解釈されるべきではない。
【００１２】
また、本明細書における本願の原理、態様、および、実施の形態についての全ての記載とその具体例は、構造的、機能的な均等物を包含するように意図したものである。さらに、このような均等物は、現在公知の均等物だけでなく、将来において開発される均等物、即ち、構造に係らず、同一の機能を実行するように開発された全ての要素を包含するように意図されている。
【００１３】
従って、例えば、当業者であれば、本明細書において示されたブロック図は、本願の原理を実施する回路を例示する概念図であることが理解できよう。同様に、フローチャート、フロー図、状態遷移図、擬似コードなどは、いずれも様々な処理を表すことが理解できよう。これらの処理は、実質的にコンピュータによって読み取り可能なメディアにおいて表すことができ、コンピュータまたはプロセッサにより実行され、このようなコンピュータまたはプロセッサがはっきりと図示されているかどうかに係るものではない。
【００１４】
各図面において示される様々な要素の機能は、専用のハードウエアの使用により提供されてもよく、適切なソフトウエアと関連付けてソフトウエアを実行することが可能なハードウエアの使用によって提供されてもよい。機能がプロセッサによって提供される場合にも、単一の専用プロセッサによって提供されてもよく、単一の共有プロセッサによって提供されてもよく、複数の別個のプロセッサによって提供されてもよく、幾つかのプロセッサが共有されていてもよい。さらに、用語「プロセッサ」または「コントローラ」を明示的に使用した場合であっても、ソフトウエアを実行することが可能なハードウエアのみを意味するように解釈されるべきではなく、限定するものではないが、ディジタル信号プロセッサ（ＤＳＰ：  ｄｉｇｉｔａｌ  ｓｉｇｎａｌ  ｐｒｏｃｅｓｓｏｒ）・ハードウエア、ソフトウエアを格納する読み出し専用メモリ（ＲＯＭ：  ｒｅａｄ‐ｏｎｌｙ  ｍｅｍｏｒｙ）、ランダム・アクセス・メモリ（ＲＡＭ：  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、および不揮発性の記憶装置を暗黙的に含むことがある。
【００１５】
また、従来のおよび／または慣習的な他のハードウエアを含むこともある。同様に、図面に示されたどのスイッチも概念的なものに過ぎない。これらの機能はプログラム・ロジックの動作を介して、専用のロジックを介して、プログラム制御と専用のロジックとのインタラクションを介して、または、手動でも実行されることがある。文脈からより具体的に理解できるように、実施者により、特定の技術を選択可能である。
【００１６】
請求の範囲において、特定の機能を実施するための手段として表現されたいずれの要素も、この機能をどのような方法で実行するものも包含するように意図している。例えば、ａ）機能を実行する回路要素を組み合わせたもの、または、ｂ）形態に関わらず、ソフトウエア、つまり、ファームウエア、マイクロコード等を含み、機能を実施するためにソフトウエアを実行する適当な回路と組み合わせたものも包含する。このような請求の範囲によって定義される本願の原理は、請求項に記載された様々な手段によって提供される機能が請求の範囲の要件として、組み合わせられ、まとめられている事実に基づいたものである。従って、出願人は、このような機能を提供することが可能な手段はどのようなものであっても、本願において示されているものと均等であるとみなす。
【００１７】
明細書において、本願の原理の「一実施の形態」、「実施の形態」、またはこの類の記載が言及されている場合、これは、実施の形態に関して記載される特定の特徴事項、構造、特性などが本願の原理の少なくとも１つの実施の形態に含まれることを意味する。従って、明細書全体に渡って様々な箇所に存在する文言「一実施の形態においては」、「実施の形態においては」、またはこの類の記載は、必ずしも、全てが同一の実施の形態について言及するものではない。
【００１８】
一実施態様に従えば、プリアンブルは、ＤＶＢ‐Ｃ２規格において使用されるように設計されている。本願の原理に係るプリアンブルは、フレーム・タイミング同期化、周波数オフセット推定、システム情報シグナリング、および初期チャンネル推定を含む、複数の機能を有する。
【００１９】
当業者であれば、本開示内容において取り扱われる幾つかのコンセプトには、限定するものではないが、ＤＶＢ‐Ｃ２、プリアンブル設計、シグナリング、および同期化が含まれることを認識するであろう。
【００２０】
本願の原理のプリアンブル設計は、ケーブル・チャンネルにおいて使用される効率的なプリアンブル構造に対する要求によって動機付けされている。１つの好ましい実施態様に従えば、本願の原理に係るプリアンブル構造は、以下の機能を有する。
【００２１】
１．送信機側でチャンネル結合技術が適用された際に、受信機側において部分受信をサポートする任意のチューニング位置での受信を可能にする。
２．Ｃ２システム識別、プリアンブル識別、およびフレーム・タイミング同期化
３．周波数オフセット推定
４．システム情報（ガード・インターバル長、コンステレーション、符号化率など）のシグナリング
５．初期チャンネル推定
【００２２】
基本プリアンブル構造
図１に示されているように、ＤＶＢ‐Ｃ２フレーム１０は、ＯＦＤＭシンボル１２Ａ〜１２Ｎからなり、最初のＯＦＤＭシンボルは、Ｃ２システムの同期化およびシグナリングに使用されるプリアンブル・シンボル１４である。説明する例においては、ＯＦＤＭ変調のＦＦＴサイズが４ｋとして選択される。従って、本例示的な実施態様に従えば、４ｋキャリアを有するＯＦＤＭ変調を用いてプリアンブルが設計される。
【００２３】
図２Ａは、プリアンブルを生成する例示的な方法２０のブロック図である。この例においては、相補シーケンス２２が初めのキャリア内にヘッダとして挿入され（例えば、図３参照）、次に、変調シンボルにマッピングされる（２４）（例えば、ＢＰＳＫマッピング）。当業者であれば、相補シーケンスが規格の一部であり、ドラフトＥＳＴＹ  ＥＮ  ３０２  ７５５Ｖ．１．１．＿０．２（２００８−１０）における表６３において参照されていることが認識できるであろう。機能的には、マッピングされたシンボルは、割り当てられた偶数のキャリアに割り振られ、つまり、マッピングは、偶数のキャリアの割り当ての前に発生する。
【００２４】
システム情報のシグナリング・ビット２６は、エラー訂正符号２８によって保護され、次に、直交符号またはＱＡＭシンボルのいずれかの変調シンボルにマッピングされる（３０）。図５は、プリアンブル・シンボルの構造の例を示している。一実施態様に従えば、当業者であれば、パイロット・キャリアを使用してチャンネル推定を実行できることを認識するであろう。図６は、長さ２のウォルシュ（Ｗａｌｓｈ）符号を使用して１ビットを伝送する別の例を示している。情報ビット０が符号（１，１）によって伝送され、情報ビット１が符号（１，−１）によって伝送される。システムの各ビットの情報が伝送されると、変調器は、システムのビット情報および相補シーケンスを偶数のキャリアに割り当てる（３２）。なお、本願の原理に係る好ましい実施態様によれば、偶数のキャリアのみが使用され、奇数のキャリアは、バーチャル・キャリアのままとされる。最後に、プリアンブル信号は、ＩＦＦＴ処理３４によって時間ドメインに変換され、さらに、所望の実施態様に依存して、サイクリック・プレフィックス（ＣＰ：ｃｙｃｌｉｃ  ｐｒｅｆｉｘ）を追加して（３６）、ＤＶＢ‐Ｃ２プリアンブルの生成を完了してもよい。
【００２５】
図２Ｂは、図２Ａのブロック図から導出される各方法ステップ２０ｂを示している。この実施態様においては、相補シーケンスが初めのキャリア２２にヘッダとして挿入され、このシグナリング・ビットは、エラー訂正符号２８を用いて保護され、相補シーケンスおよびシグナリング・ビットの双方が変調シンボルにマッピングされ（２４、３０）、これらは、偶数のキャリアのみに割り当てられる（３２）。
【００２６】
図２Ｃは、本願の原理に従った方法２０ｃの別の実施態様を示している。この実施態様では、ケーブル伝送において２つ以上のチャンネルの結合が行われる（４０）場合について検討する。この場合、さらに、以下に説明するように、キャリアの数をＯＦＤＭシンボルにおいて使用されるキャリアの数以下に制限するステップ（４２）を追加する必要がある。さらに、周期的に繰り返される生成されたプリアンブルが結合されたチャンネルの完全なスペクトラムを満たすようにするステップ（４４）の追加が必要となる。
【００２７】
図７は、本願の原理に従ってＤＶＢ‐Ｃ２プリアンブルを生成する装置７０を示している。メモリ７４および変調器７６と通信するプロセッサ７２は、以下の基準を利用し、このための各ステップを実行することにより、プリアンブル生成を制御する。当業者であれば、メモリ７４が、必要となる様々な相補シーケンスを記憶することができ、プロセッサ７２が、プリアンブル生成の間にどの相補シーケンスを使用して、これを所望のケーブル伝送アプリケーションと協働させるかを決定することを認識するであろう。
【００２８】
好ましい実施態様によれば、プリアンブル構造には、３つの基準が存在する。
【００２９】
１．プリアンブルＫｐによって使用されるキャリアの数は、以下の制約を受ける。
Ｋｐ≦Ｋｔｏｔａｌ                             （１）
ここで、Ｋｔｏｔａｌは、ＯＦＤＭシンボルにおいて使用されるキャリア数、例えば、ＤＶＢ‐Ｔ２において規定された４Ｋモード（ＦＦＴサイズ＝４０９６）では、Ｋｔｏｔａｌ＝３４０９となる。
【００３０】
２．結合するチャンネルのスペクトラムにおいて伝送される信号の情報を搬送するプリアンブルは、周期的に、完全なスペクトラムを満たす。さらに、プリアンブルは、ＤＶＢ‐Ｔ２に定義されたすべての８ＭＨｚ全体、すなわち、３５８４個のキャリアをカバーする。この基準は、以下のように表される。
【数１】
0005559799.tif 000002
ここで、Ｘｉ〔ｋ〕は、ｉ番目に結合するチャンネルのｋ番目のキャリアにおいて伝送される信号であり、P〔ｌ〕は、ｌ番目のキャリア（０≦ｌ≦Ｋｐ）におけるプリアンブル信号である。
【００３１】
３．偶数のキャリアのみが変調される一方で、奇数のキャリアは、バーチャル・キャリアのままとされる。
第１および第２の基準では、送信機側において、チャンネル結合技術が適用された際に、受信機側において部分受信をサポートする必要が生じる。チャンネル結合技術を使用することによって、幾つかのチャンネルが互いに結合され、大きなスペクトラムを提供する。従って、この大きなスペクトラムは、個々のサービスの必要な帯域幅に従ってサブチャンネルまたはデータ・スライスに分割することができる。よりフレキシブルにするためは、サブチャンネルまたはデータ・スライスは、結合スペクトラム内の任意のポイント（キャリア）で開始可能にされる。次に、プリアンブルは、結合スペクトラム内の任意のチューニング位置で受信機によって受信され、検出されなければならない。部分受信が受信機内で実施される場合には、ガード・バンドが除去または低減できない点は、注目に値する。従って、チャンネル結合技術が使用される際に、明らかなスペクトラル効率の向上は見られない。チャンネル結合および部分受信が使用されない場合、または、サブチャンネルが２つの隣接する結合するチャンネルに亘ることを可能としないようにサブチャンネルに対する制約が存在するのであれば、最初の２つの基準を解除することができる。第３の基準は、プリアンブルが時間ドメインにおいて繰り返し構造を有することにより、高速なプリアンブルの識別を可能にするために設けられる。この種の構造は、ＩＥＥＥ８０２．１１および８０２．１６においても使用されている。繰り返し構造は、簡単に理解することができる。偶数のキャリアのみを変調し、奇数のキャリアをバーチャル・キャリアのままとすることを検討する。逆ＤＦＴ等式から、以下の式が得られる。
【数２】
0005559799.tif 000003
奇数キャリアについては、Ｘ〔ｋ〕＝０であるため、式（３）を以下のように書き換えることができる。
【数３】
0005559799.tif 000004
式（４）からｘ〔ｎ〕＝ｘ〔Ｎ／２＋ｎ〕，  ｎ＝０，１，・・・，Ｎ／２−１となることが明らかである。この構造は、フレーム・タイミング同期化および分数周波数オフセット推定を実行するために使用される。ガード・インターバルは、これらの２つの目的を達成するものであるが、ガード・インターバルの長さがチャンネル長よりも大幅に大きいものではない場合、パフォーマンスが低下する。
【００３２】
周波数オフセット推定のためのプリアンブル構造
キャリア・スペーシングによって周波数オフセットを正規化する場合には、周波数オフセットを整数部分と小数部分とに分けることができる。周波数オフセットの小数部分は、時間ドメイン繰り返し構造によって推定することができる。周波数オフセットの整数部分の推定は、時間ドメイン信号の位相の曖昧さの問題により、周波数ドメイン・パイロットに依存しなければならない。本開示内容の少なくとも１つの実施態様においては、周波数ドメイン内で相補シーケンスが図３に示すように割り当てられ、整数周波数オフセット推定を支援する。相補シーケンスの長さは、チャンネル状態に従って選択される。Ｐ１プリアンブルのためにＤＶＢ‐Ｔ２において規定された、長さ６４の、８個の直交相補シーケンスと、長さ２５６の、１６個の直交相補シーケンスが存在する。長さ６４の相補シーケンスの各々は、長さ８の、８個の相補シーケンスのセットのコンカチネーション（連結）によって作られている。長さ６４の、８個の相補シーケンスは、相補シーケンスの８個の直交したセットにより作られる。長さ２５６の相補シーケンスは、同じように作られる。これらは、長さ１６の、１６個の相補シーケンスの直交したセットによって作られる。ＤＶＢ‐Ｃ２については、６４の長さを有するシーケンスの１つ（１６進数の表記では、１２４７２１７４１Ｄ４８２Ｅ７Ｂ）が選択され、図５および図６に示されるように、プリアンブルの初めに割り当てられる。相補シーケンスは、最初の１２８個のキャリアのうちの偶数のキャリア内に割り当てられる。なお、ＤＶＢ‐Ｔ２において実施されている３ビットの情報を伝送することが可能な８個の直交相補シーケンスの代わりに、１つの相補シーケンスを使用する。このようにすることにより、周波数オフセットの整数部分を推定する処理時間が短縮する。
【００３３】
システム情報をシグナリングするためのプリアンブル構造
プリアンブルにおいて、２つのシグナリング方法が提供される。
１．ＤＶＢ‐Ｔ２規格において規定されているＰ２プリアンブルおよび散在性のパイロット・パターン（ｓｃａｔｔｅｒｅｄ  ｐｉｌｏｔ  ｐａｔｔｅｒｅｎ）ＰＰ５を再使用する。
この方法においては、散在性のパイロット・パターンＰＰ５がＤＶＢ‐Ｃ２システムに適用される。しかしながら、図５に示されているように、プリアンブルにおける１２個のキャリア毎にパイロットが存在する。シグナリング・ビットは、ＢＣＨ及びＬＤＰＣコードにより保護されて、使用できる偶数のキャリアでＱＡＭシンボルにマッピングされる。この方法によるシグナリングは、より多くの情報ビットを伝送できるようにするが、以下に説明するシグナリング方法よりも、復号の演算量が大きくなる。
【００３４】
２．システム情報のシグナリング・ビットを伝送する直交符号を使用する。
ＤＶＢ‐Ｃ２システム評価（ＳＥ：ｓｙｓｔｅｍ  ｅｖａｌｕａｔｉｏｎ）グループによって提案されているチャンネル・モデルに従えば、ｒｍｓ遅延スプレッドστは、９７．５ｎｓに等しい。周波数相関関数が０．９を超える帯域幅として定義されるコヒーレンス帯域幅は、概ね以下のようになる。
【数４】
0005559799.tif 000005
ここで、ＤＶＢ‐Ｔ２において定義されている４ｋモードを検討すると、サブキャリア・スペーシングは、約２．２３２ｋＨｚである。従って、近傍の２０５／２．２３２＝９１個のキャリアが同じ利得およびリニア位相を有するものと想定することができる。従って、少数の隣接サブキャリア、例えば１６個の隣接サブキャリアが同一の周波数ドメイン・チャンネル利得係数を有するものと合理的に想定することができる。この特性を利用して、隣接サブキャリアにおける直交符号を伝送し、単純に、相関を実行することにより、受信機においてこれらを復号することができる。例えば、情報ビット０が符号（１，１）によって伝送され、情報ビット１が符号（１，−１）によって伝送される。さらに、システム情報を搬送するビットには、エラーが存在しないのが理想的である。従って、エラー訂正符号が図２に示されるように追加される。直交符号およびエラー訂正符号の選択は、必要となるシステム情報ビットと実施の際の演算量に依存する。ここで、ＤＶＢ‐Ｃ２のプリアンブルのために、長さ８のウォルシュ（Ｗａｌｓｈ）符号が選択される。各ビットのウォルシュ符号へのマッピングを以下の表１に示す。
【表１】
0005559799.tif 000006
【００３５】
ＤＶＢ‐Ｔ２において定義されている４ｋモードを検討し、式（１）から３４０８（ＤＶＢ‐Ｔ２では３４０９）と同じＫｔｏｔａｌを選択する。プリアンブルにおけるキャリアの数は、ｋｐ≦３４０８である。可能な限り多くの情報を搬送し、符号化構造に適したものとするために、Ｋｐには、３２００が選択される。従って、相補シーケンスを使用して割り当てられる最初の１２８個のキャリアを除き、キャリア・インデックス１２８〜３２００から、長さ８を有する１９２セットのウォルシュ符号が偶数のキャリア内で伝送される。周波数オフセット推定のより良好なパフォーマンスを得るために、相補シーケンスとウォルシュ符号のセットとの間に小さなギャップを残すことができる。長さ８のウォルシュ符号は、３ビットの情報を搬送することができる。従って、５７６個の情報符号化ビットが伝送される。リード・マラー符号（Ｒｅｅｄ‐Ｍｕｌｌｅｒ  Ｃｏｄｅ）、ＲＭ（６４，４２，８）が選択され、システム情報のシグナリング・ビットを保護する。従って、プリアンブルは、システム情報の３７８個のシグナリング・ビットを搬送することができる。合計５７６ビットを９セットの６４ビットに分割して、システム情報の９セットの４２個のシグナリング・ビットを搬送する。リード・マラー（Ｒｅｅｄ‐Ｍｕｌｌｅｒ）符号の選択は、復号の簡素化のためのものである。長さ４を有するウォルシュ符号およびより堅牢なエラー訂正符号、例えば、リード・ソロモン（Ｒｅｅｄ‐Ｓｏｌｏｍｏｎ）符号が使用される場合には、６００個のシグナリング・ビットを搬送することができる。このスキームを用いてシグナリング・ビットを伝送することにより、シグナリング・ビットの復号にチャンネル推定が不要となる点は、注目に値する。従って、時間的な遅延が大幅に低減される。
【００３６】
Ｉ．初期チャンネル推定のプリアンブル構造
第１のシグナリング方法を使用した場合、プリアンブルにおけるパイロット・キャリアに関するチャンネル利得係数を後続するＯＦＤＭシンボルにおいて再使用することができる。第２のシグナリング方法を使用した場合、システム情報ビットを復号した後、復号ビットを符号化してオリジナルのビット、つまり、伝送された直交符号を取得することができる。次に、これらの変調されたサブキャリアにおけるチャンネル利得係数は、簡単に取得することができる。第１のシグナリング方法を使用して得られるものよりも多数のチャンネル利得係数を得ることができる点は、注目に値する。ケーブル・チャンネルは、安定したチャンネルであるため、プリアンブルから取得されるチャンネル利得係数は、チャンネル推定に非常に役に立つ。Ｃ２システムは、この初期チャンネル推定による利点を享受するであろう。
【００３７】
当業者であれば、本願の原理が既存のケーブル伝送技術に対して幾つかの利点を提供することを認識するであろう。これらの利点の幾つかの例を以下に示す。
【００３８】
１．本開示内容の少なくとも１つの実施の態様において設計されたプリアンブルは、時間ドメインにおいて、Ｎ／２‐ポイントの繰り返し構造を提供する。ここで、Ｎは、ＦＦＴのサイズである。この時間ドメイン構造は、プリアンブル識別、フレーム・タイミング同期化、さらに、分数周波数オフセット推定を同時に実行するために使用することができる。さらに、必要な演算量は小さく、フレーム・タイミング同期化および分数周波数オフセット推定は、ＣＰに基づく方法よりも良好である。
【００３９】
２．提供されるシグナリング方法の１つは、プリアンブルにおいて伝送されるシグナリング・ビットを復号することである。従って、演算量が低減され、プリアンブルを処理する際の遅延時間が低減される。本開示内容における少なくとも１つの実施態様では、チャンネル推定が不要である。
【００４０】
３．シグナリング・ビットの伝送に直交符号を使用した設計されたプリアンブルは、追加的な初期チャンネル利得係数（偶数のキャリアにおける周波数ドメイン・チャンネル利得係数）を提供することができる。
【００４１】
４．本開示内容における少なくとも１つの実施態様で設計されたプリアンブル構造を復号するための演算量は小さく、従って、プリアンブルを復号するための時間（初期遅延）も大変短い。
【００４２】
本願の原理のこれらの特徴およびその他の特徴は、関連する分野において通常の知識を有するものであれば、本明細書中の開示内容に基づいて、容易に解明することができるであろう。本願の原理の開示内容は、ハードウエア、ソフトウエア、ファームウエア、特定用途向けプロセッサ、または、これらを組み合わせたものの形態で実施することができることが理解できよう。
【００４３】
より好ましくは、本願の原理の開示内容は、ハードウエアおよびソフトウエアを組み合わせて実施される。さらに、ソフトウエアは、プログラム・ストレージ・ユニットに上に現実的に実装されるアプリケーション・プログラムとして実施される。アプリケーション・プログラムは、適切なアーキテクチャからなるマシンにアップロードされ、このマシンによって実行されるようにしてもよい。好ましくは、このマシンは、１つ以上の中央処理装置（ＣＰＵ）、ランダム・アクセス・メモリ（ＲＡＭ）、入出力（Ｉ／Ｏ）インタフェースを有するコンピュータ・プラットフォーム上で実施される。また、コンピュータ・プラットフォームは、オペレーティング・システムおよびマイクロインストラクション・コードを含むようにしてもよい。本明細書中で開示される様々な処理および機能は、マイクロインストラクション・コードの一部を構成するものでもよいし、アプリケーション・プログラムの一部を構成するものであってもよいし、これらを組み合わせたものであってもよいし、ＣＰＵによって実行されるものであってもよい。さらに、追加的なデータ記憶装置や印刷機等、コンピュータ・プラットフォームに様々な他の周辺機器を結合するようにしてもよい。
【００４４】
添付図面に示すシステムの構成要素および方法のステップの幾つかは、好ましくは、ソフトウエアの形態によって実施されるため、システムの構成要素または処理機能ブロック間の実際の結合は、本願の原理をプログラムする方法によって異なる場合があることが理解できよう。本明細書の開示する内容に基づいて、関連する技術における通常の技術知識を有するものであれば、本願の原理の実施の形態または構成、さらに、類似した実施の形態または構成を企図できるであろう。
【００４５】
添付図面を参照して本明細書中で例示的な実施の形態について説明したが、本発明はこれらの実施の形態に厳格に限定されるものではなく、関連技術に関して通常の技術を有する者であれば、本願の原理の範囲または精神を逸脱することなく、様々な変更、改変を施すことが可能であることが理解できよう。このような変更、改変は、全て、添付の請求の範囲に定義されたような本願の原理の範囲に含まれるように意図されている。
本発明は、以下の態様を含む。
（付記１）
ケーブル伝送媒体における使用のためのプリアンブルを生成する方法であって、
相補シーケンスを初めのキャリア内にヘッダとして挿入するステップ（２２）と、
システムのシグナリング・ビットのためのエラー訂正符号を生成するステップ（２８）と、
前記相補シーケンスおよびシグナリング・ビットを割り当てられた偶数のキャリアのみの上の変調シンボルにマッピングするステップ（２４、３０、３２）であって、前記マッピングされた変調シンボルが各フレーム内のプリアンブルを形成する、前記マッピングするステップと、
前記プリアンブルを時間ドメインに変換するステップ（３４）と、を含む、前記方法。
（付記２）
ケーブル・キャリア状態に従って前記相補シーケンスの長さを設定するステップをさらに含む、付記１に記載の方法。
（付記３）
パイロット・キャリアのために前記割り当てられた偶数のキャリアのうちの少なくとも１つを留保するステップをさらに含む、付記１に記載の方法。
（付記４）
前記パイロット・キャリアを使用してキャリア状態を測定するステップをさらに含む、
付記３に記載の方法。
（付記５）
後続するＯＦＤＭシンボルにおけるパイロット・キャリア上のチャンネル利得係数を再使用するステップをさらに含む、付記３に記載の方法。
（付記６）
前記マッピングするステップは、直交符号を使用してシステム情報の前記シグナリング・ビットを搬送するステップをさらに含む、付記１に記載の方法。
（付記７）
必要なシステム情報ビット数およびチャンネル状態に応じて前記直交符号を選択するステップをさらに含む、付記６に記載の方法。
（付記８）
サイクリック・プレフィックスを追加して前記プリアンブルの生成を完了するステップをさらに含む、付記１に記載の方法。
（付記９）
２つ以上のチャンネルを結合するステップ（４０）と、
周期的に繰り返される前記生成されたプリアンブルが前記結合されたチャンネルの完全なスペクトラムを満たすようにするステップ（４４）と、を含む、付記１に記載の方法。
（付記１０）
前記プリアンブルによって使用されるキャリアの数をＯＦＤＭシンボルによって使用されるキャリアの数以下に制限するステップ（４２）をさらに含む、付記９に記載の方法。
（付記１１）
前記マッピングするステップは、ＱＡＭ符号を使用してシステム情報の前記シグナリング・ビットを搬送するステップをさらに含む、付記１に記載の方法。
（付記１２）
前記エラー訂正符号がリード・マラー符号である、付記１に記載の方法。
（付記１３）
前記直交符号がウォルシュ符号である、付記６に記載の方法。
（付記１４）
ケーブル伝送システムにおける使用のためのプリアンブルを生成する装置であって、
相補シーケンスをヘッダとして初めのキャリアに挿入し、前記システムのシグナリング・ビットのためのエラー訂正符号を作成し、前記相補シーケンスおよび保護されたシグナリング・ビットを変調シンボルにマッピングして前記プリアンブルを形成するプロセッサ（７２）と、
偶数のキャリアのみを割り当て、当該割り当てられた偶数のキャリア上で前記プリアンブルの伝送を可能にするように構成された変調器（７６）と、を含む、前記装置。
（付記１５）
前記プロセッサは、さらに、前記ケーブル伝送システムにおける２つ以上のチャンネルを結合可能にし、周期的に繰り返される前記生成されたプリアンブルが前記結合されたチャンネルの完全なスペクトラムを満たすようにする、付記１４に記載の装置。
（付記１６）
前記プロセッサはさらに、前記プリアンブルによって使用されるキャリアの数をＯＦＤＭシンボルにおいて使用されるキャリアの数以下に制限する、付記１４に記載の装置。
（付記１７）
前記プロセッサは、パイロット・キャリアと共に使用するために前記割り当てられた偶数のキャリアのうちの少なくとも１つを留保する、付記１４に記載の装置。
（付記１８）
キャリア状態がパイロット・キャリアを使用して測定される、付記１５に記載の装置。
（付記１９）
直交符号が使用されてシステム情報の前記シグナリング・ビットを搬送するために使用される、付記１４に記載の装置。
（付記２０）
前記エラー訂正符号がリード・マラー符号である、付記１４に記載の装置。
（付記２１）
ケーブル伝送媒体における使用のためのプリアンブルを受信し、処理する方法であって、
前記プリアンブルを時間ドメインから変換するステップ（３４）と、
各フレーム内の前記プリアンブルからの割り当てられた偶数のキャリアのみの上の変調シンボルを相補シーケンスおよびシグナリング・ビットにマッピングするステップと、
システムのシグナリング・ビットのためのエラー訂正符号を処理するステップと、
初めのキャリア内のヘッダとしての相補シーケンスを取り除くステップと、を含む、前記方法。
（付記２２）
前記割り当てられた偶数のキャリアのうちの少なくとも１つがパイロット・キャリアのために使用される、付記２１に記載の方法。
（付記２３）
前記パイロット・キャリアは、キャリア状態を測定するために使用される、付記２２に記載の方法。
（付記２４）
チャンネル利得係数が後続するＯＦＤＭシンボルにおけるパイロット・キャリア上で使用される、付記２２に記載の方法。
（付記２５）
前記マッピングを行うステップは、システム情報の前記シグナリング・ビットを搬送するためにＱＡＭ符号を使用するステップをさらに含む、付記２１に記載の方法。
（付記２６）
ケーブル伝送システムにおいて使用するためのプリアンブルを生成する装置であって、
偶数のキャリアのみを処理し、割り当てられた偶数のキャリア上で前記プリアンブルの受信を可能にするように構成された復調器（７６）と、
初めのキャリア内のヘッダとしての相補シーケンスを取り除き、前記システムのシグナリング・ビットのためのエラー訂正符号を処理し、プリアンブルを形成する変調シンボルから相補シーケンスと保護されたシグナリング・ビットのマッピングを解除するプロセッサ（７２）と、を含む前記装置。
（付記２７）
前記プロセッサは、パイロット・キャリアと共に使用される少なくとも１つの割り当てられた偶数のキャリアを受信する、付記２６に記載の装置。
（付記２８）
直交符号が処理され、システム情報の前記シグナリング・ビットを搬送するために使用されている、付記２６に記載の装置。
【図１】
0005559799.tif 000007
【図２Ａ】
0005559799.tif 000008
【図２Ｂ】
0005559799.tif 000009
【図２Ｃ】
0005559799.tif 000010
【図３】
0005559799.tif 000011
【図４】
0005559799.tif 000012
【図５】
0005559799.tif 000013
【図６】
0005559799.tif 000014
【図７】
0005559799.tif 000015