(57)【特許請求の範囲】
【請求項１】
ドーピングにより格子定数が減少するドーパントを濃度Ｃでドーピングした第１導電型の炭化珪素基板と、
前記炭化珪素基板上に設けられ、前記ドーパントがドーピングされた第１導電型のバッファ層と、
前記バッファ層上に設けられ、前記ドーパントが前記炭化珪素基板よりも小さい濃度でドーピングされた第１導電型の炭化珪素エピタキシャル成長層とを有し、
前記バッファ層は、略同じ厚さの層を２層以上積層した多層構造で形成され、前記多層構造の層数Ｎに対して、前記炭化珪素エピタキシャル成長層側からＫ番目の層のドーピング濃度がＣ・Ｋ／（Ｎ＋１）であることを特徴とするエピタキシャルウエハ。
【請求項２】
前記ドーパントは窒素であることを特徴とする請求項１に記載のエピタキシャルウエハ。
【請求項３】
前記バッファ層は１００ｎｍ以下の層厚であることを特徴とする請求項１または請求項２に記載のエピタキシャルウエハ。
【請求項４】
ドーピングにより格子定数が減少するドーパントを濃度Ｃでドーピングした第１導電型の炭化珪素基板と、
前記炭化珪素基板上に設けられ、前記ドーパントがドーピングされた第１導電型のバッファ層と、
前記バッファ層上に設けられ、前記ドーパントが前記炭化珪素基板よりも小さい濃度でドーピングされた第１導電型の炭化珪素エピタキシャル成長層とを有し、
前記バッファ層は、略同じ厚さの層を２層以上積層した多層構造で形成され、前記多層構造の層数Ｎに対して、前記炭化珪素エピタキシャル成長層側からＫ番目の層のドーピング濃度がＣ・Ｋ／（Ｎ＋１）であって、
前記炭化珪素エピタキシャル成長層がドリフト層であることを特徴とする半導体素子。
【請求項５】
前記ドーパントは窒素であることを特徴とする請求項４に記載の半導体素子。
【請求項６】
前記バッファ層は１００ｎｍ以下の層厚であることを特徴とする請求項４または請求項５に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素を材料とするエピタキシャルウエハおよびこのエピタキシャルウエハを用いて形成した半導体素子に関するものである。
【背景技術】
【０００２】
炭化珪素半導体を用いた半導体素子では、素子構造として、低抵抗基板上に成長させたエピタキシャル成長層を動作層として用いる場合が多い。パワー半導体素子ではエピタキシャル成長層が耐圧層として機能するが、通常、エピタキシャル成長層は単層で形成され（例えば、特許文献１参照）、動作させる電圧によってはエピタキシャル成長層は３〜１００μｍ、あるいはそれ以上の厚さであり、そのドーピング濃度は高々１０１６ｃｍ−３台で、むしろ１０１５ｃｍ−３台の場合が多い。それに対して、基板となる低抵抗結晶には１０１９ｃｍ−３前後のドーパントがドーピングされている場合が多い。したがって、エピタキシャル成長層（耐圧層）と基板とではドーピング濃度が大きく異なるために、両者の格子定数は異なり、エピタキシャル成長層の厚さが厚い場合には、格子定数差、すなわち格子不整合に伴う結晶欠陥の導入によってエピタキシャル成長層の結晶品質が劣化し、その結果、キャリアの移動度が低下して、素子抵抗が増大するという問題が生じる。【０００３】
そこで、格子定数差により生じる結晶品質への影響を緩和するため、基板とエピタキシャル成長層との間にドーピング濃度２×１０１５〜３×１０１９ｃｍ−３、層厚０．３〜１５μｍのバッファ層を設けることが（１１−２０）面の炭化珪素結晶に対して開示されており、上記のドーピング濃度および層厚の範囲の単層膜や、段階的傾斜構造、連続的傾斜構造を設けることが示されている（例えば、特許文献２参照）。【０００４】
また、基板とエピタキシャル成長層との間に設けるバッファ層としては、基底面転位がエピタキシャル成長層に導入されるのを抑制することを目的として、下地となる基板のドーピング濃度の１／１０〜１／２程度のドーピング濃度の層を複数積層し、ドーピング濃度が階段状に変化する段階的傾斜膜を設けることが、（０００１）面および（０００−１）面の炭化珪素結晶について示されている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−２６８２０２号公報
【特許文献２】特開２０００−３１９０９９号公報
【特許文献３】特開２００８−７４６６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のような従来の炭化珪素半導体を材料とするエピタキシャルウエハおよび半導体素子においては、基板と、耐圧層となるエピタキシャル成長層との間に、単層膜や、ドーピング濃度が段階的または連続的に変化する段階的傾斜構造または連続的傾斜構造のバッファ層を設けることが開示されているが、基板およびエピタキシャル成長層のドーパントの種類やその濃度に応じた適切な構成は示されていなかった。特に段階的傾斜構造のバッファ層や連続的傾斜構造のバッファ層について、添加するドーパントによって生じる格子不整合の向きを考慮したバッファ層の構成は示されていないため、従来の炭化珪素エピタキシャルウエハおよび半導体素子では、エピタキシャル成長層の結晶品質が劣化し、キャリアの移動度が低下する場合があった。【０００７】
この発明は上述のような課題を解決するためになされたもので、従来よりもエピタキシャル成長層の結晶品質を向上させることができ、厚膜のエピタキシャル成長層を形成する場合においてもキャリア移動度の低下が生じず、素子抵抗の低いエピタキシャルウエハおよび半導体素子を実現するものである。
【課題を解決するための手段】
【０００８】
この発明に係るエピタキシャルウエハおよび半導体素子は、ドーピングにより格子定数が減少するドーパントを濃度Ｃでドーピングした第１導電型の炭化珪素基板と、前記炭化珪素基板上に設けられ、前記ドーパントがドーピングされた第１導電型のバッファ層と、前記バッファ層上に設けられ、前記ドーパントが前記炭化珪素基板よりも小さい濃度でドーピングされた第１導電型の炭化珪素エピタキシャル成長層とを有し、前記バッファ層は、略同じ厚さの層を２層以上積層した多層構造で形成され、前記多層構造の層数Ｎに対して、前記炭化珪素エピタキシャル成長層側からＫ番目の層のドーピング濃度がＣ・Ｋ／（Ｎ＋１）であることを特徴とするものである。
【発明の効果】
【０００９】
この発明によれば、炭化珪素基板とエピタキシャル成長との格子不整合を効果的に緩和することができるので、炭化珪素基板とエピタキシャル成長層との格子定数差によって生じる結晶欠陥がエピタキシャル成長層に導入されることを抑制できる。その結果、エピタキシャル成長層の結晶品質劣化を防止でき、厚膜のエピタキシャル成長層を形成してもキャリアの移動度の低下が生じず、素子抵抗の低いエピタキシャルウエハおよび半導体素子を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１における半導体素子の構造を示す断面図である。
【図２】本発明の実施の形態１におけるエピタキシャルウエハの構造を示す断面図である。
【図３】本発明の実施の形態２における半導体素子の構造を示す断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。なお、結晶面を示すミラー指数の表示法においては、負の指数を表す負号は指数の上に付けるのが一般的であるが、本明細書では、負号を指数の前に付けて示す。
【００１２】
実施の形態１．
図１は本発明の実施の形態１における半導体素子の構成を示す断面図である。また、図２は、本発明の実施の形態１におけるエピタキシャルウエハの構成を示す断面図である。
【００１３】
図２において、エピタキシャルウエハ１００は、（０００１）面からオフ角を有する第１導電型であるｎ型の低抵抗炭化珪素基板１と、この炭化珪素基板１上に形成されたｎ型バッファ層２と、このバッファ層２上にエピタキシャル成長により形成された、エピタキシャル成長層３とで構成されている。バッファ層２の構成については別途詳述する。
【００１４】
そして、このエピタキシャルウエハ１００を用いて、図１に示す半導体素子である炭化珪素ショットキバリアダイオード１０１が形成される。ショットキバリアダイオード１０１においては、エピタキシャルウエハ１００のエピタキシャル成長層３が耐圧を保持するためのｎ型ドリフト層となる。このドリフト層３の層厚は３〜１５０μｍ程度、ドーピング濃度は０．５〜２０×１０１５ｃｍ−３程度であり、炭化珪素基板１のドーピング濃度よりも低く形成されている。また、ショットキバリアダイオード１０１の素子周辺部には、第２導電型であるｐ型領域４が終端構造として形成されている。このｐ型領域４は、エピタキシャルウエハ１００中のエピタキシャル成長層３中にイオン注入および活性化熱処理工程によって選択的に形成され、層厚０．５〜２μｍ程度、ドーピング濃度１〜１００×１０１７ｃｍ−３程度で形成される。また、アノード電極５はドリフト層３上に、ｐ型領域４とも接触するように形成されている。さらに、カソード電極６はｎ型低抵抗炭化珪素基板１の裏面に形成されている。
【００１５】
アノード電極５はドリフト層３に対してはショットキ接触であり、ｐ型領域４に対してはショットキ接触、オーミック接触のいずれであってもよい。アノード電極５が、ｐ型領域４に対してオーミック電極として機能するためには、接触抵抗値として、１０−３Ωｃｍ２以下とすればｐ型領域４を介する電流が流れる際の接触部の影響によるオン電圧の上昇を小さくすることができる。さらに望ましくは１０−４Ωｃｍ２以下の接触抵抗値とすれば、接触部の影響による電圧上昇はほぼ無視することができる。
【００１６】
炭化珪素基板１は、素子抵抗の増大を招かないように、極力抵抗率が小さいことが望ましく、Ｖ族元素を高濃度にドーピングするが、ドーピング濃度が高すぎると結晶欠陥が導入されやすくなるため、通常は１０１９ｃｍ−３前後の濃度になるようにドーピングを行う。本実施の形態では、例えば窒素のような、高濃度にドーピングするにつれて炭化珪素結晶の格子定数が小さくなる元素を炭化珪素基板１のドーパントとして用いる。
【００１７】
バッファ層２は図１（ａ）〜（ｃ）に示すような構成となっている。尚、図１（ａ）〜（ｃ）に示すグラフにおいて、縦軸は厚み方向の距離を、横軸は窒素濃度を示す。バッファ層２は、ドーピングの濃度の異なる、略同じ厚さの層を２層以上積層した多層構造で形成されており、バッファ層２のドーパントは、炭化珪素基板１のドーパントと同一である。なお、「略同じ厚さの層」とは、本発明の効果を奏する範囲であれば、製造上の誤差を許容することを意味する。そして、バッファ層２を構成する層の数Ｎ、炭化珪素基板１の窒素のドーピング濃度Ｃに対して、ドリフト層３の側からＫ番目の層のドーピング濃度が、Ｋ・Ｃ／（Ｎ＋１）となるように各層が積層されている。なお、Ｋの取りうる範囲は、１≦Ｋ≦Ｎである。
【００１８】
図１（ａ）はバッファ層２を２層で構成した場合のバッファ層２の濃度分布を示す図である。この場合、バッファ層２はドリフト層側層２ａと基板側層２ｂの２層からなり、炭化珪素基板１の窒素濃度が１０１９ｃｍ−３であれば、ドリフト層側層２ａと基板側層２ｂのドーピング濃度はそれぞれ３．３×１０１８ｃｍ−３、６．７×１０１８ｃｍ−３となる。
【００１９】
図１（ｂ）はバッファ層２を３層で構成した場合のバッファ層２の濃度分布を示す図である。この場合、バッファ層２は、ドリフト層側層２ｃ、中間層２ｄおよび基板側層２ｅの３層からなり、炭化珪素基板１の窒素濃度が１０１９ｃｍ−３であれば、ドリフト層側層２ｃ、中間層２ｄおよび基板側層２ｅの各ドーピング濃度は、それぞれ２．５×１０１８ｃｍ−３、５×１０１８ｃｍ−３および７．５×１０１８ｃｍ−３となる。
【００２０】
図１（ｃ）はバッファ層２を４層で構成した場合のバッファ層２の濃度分布を示す図である。この場合、バッファ層２は、ドリフト層側層２ｆ、ドリフト層側中間層２ｇ、基板側中間層２ｈおよび基板側層２ｉとからなり、炭化珪素基板１の窒素濃度が１０１９ｃｍ−３であれば、ドリフト層側層２ｆ、ドリフト層側中間層２ｇ、基板側中間層２ｈおよび基板側層２ｉのドーピング濃度は、それぞれ、２×１０１８ｃｍ−３、４×１０１８ｃｍ−３、６×１０１８ｃｍ−３および８×１０１８ｃｍ−３となる。
【００２１】
上記ではバッファ層２を構成する層数Ｎが、Ｎ＝２、３、４の３種類の場合の例を示したが、これ以外の値となる構成でも構わない。このようにバッファ層２を、ドーピング濃度がリニアスケールで略等間隔に段階的に減少する略同じ層厚の多層構造としたことにより、炭化珪素基板１とドリフト層３との間の格子定数差は、Ｎ＋１段にほぼ等分割されることになる。その結果、バッファ層２の格子定数は、炭化珪素基板１からドリフト層３へ向かって、ほぼ同じ格子定数差で減少するので、炭化珪素基板１とドリフト層３との格子定数差に伴う格子不整合の影響を効果的に緩和することができる。
【００２２】
また、ドーパントが窒素の場合、ドーピング濃度を大きくすると炭化珪素の格子定数が小さくなるため、エピタキシャル成長層であるドリフト層３の格子定数は炭化珪素基板１よりも大きくなる。したがって、バッファ層２においては、水平方向に圧縮、エピタキシャル成長層の成長方向すなわち厚み方向に引張の応力がかかっている。このように、バッファ層２の不純物濃度を、段階的に格子定数をリニアスケールでほぼ同じ変化量で変化させた構成にすることによって、結晶の成長方向においてエピタキシャル成長後の室温への冷却時の収縮と引張応力とが釣り合うことになり、結晶欠陥が成長方向に伸びず、結晶欠陥が生成されてもバッファ層２を構成する各層あるいは炭化珪素基板１、ドリフト層３とのいずれかの界面に平行な方向に伸びるために、エピタキシャル成長層内に生成されるのを防止することができ、キャリアの移動度の低下が生じることがなく、素子抵抗の低い半導体素子を実現することができる。
【００２３】
また、バッファ層２を構成する各層の厚さを１００ｎｍ以下とし、ドリフト層３の厚さより極めて小さい値とすることで、バッファ層２を導入することによって生じる素子抵抗の上昇を抑えることができる。
【００２４】
実施の形態２．
図３は本発明の実施の形態２における半導体素子の構成を示す断面図である。
【００２５】
図３において半導体素子である炭化珪素ＭＯＳＦＥＴ１０２は、実施の形態１と同様に、（０００１）面からオフ角を有するｎ型低抵抗炭化珪素基板１と、この炭化珪素基板１上に形成されたｎ型バッファ層２と、このバッファ層２上にエピタキシャル成長により形成されたエピタキシャル成長層３とを有するエピタキシャルウエハ１００を用いて形成されている。なお、バッファ層２の構成については実施の形態１と同様であり、エピタキシャル成長層３が耐圧を保持するためのｎ型炭化珪素ドリフト層として機能することも実施の形態１と同様である。
【００２６】
ｐ型炭化珪素ボディ領域１４およびｎ型炭化珪素ソース領域１５は、ｎ型ドリフト層３中にイオン注入および活性化熱処理工程によって選択的に形成される。ボディ領域１４は、層厚が０．５〜２μｍ程度、ドーピング濃度が３〜２０×１０１７ｃｍ−３程度であって、チャネルが形成されることになる、あるいはチャネルと近接することになる最表面においてはドーピング濃度を下げた構成とすることもできる。最表面のドーピング濃度を下げることで、不純物による散乱が低減されて、チャネルにおけるキャリア移動度が増加して素子抵抗を下げることができる。ボディ領域１４のうちコンタクト領域２４の最表面領域のみは５〜５０×１０１８ｃｍ−３程度と、他の部分より高濃度のドーピングとなるように別途選択的にイオン注入を行ってもよい。ソース領域１５としては層厚０．３〜１μｍ程度、ドーピング濃度５〜５０×１０１８ｃｍ−３程度である。
【００２７】
この層構造の上にゲート絶縁膜１７、ゲート電極１８を形成してゲート部を作製する。図３に示したＭＯＳＦＥＴ１０２にはチャネル層が設けられていないが、別途チャネル層を設けてもよい。チャネル層を設ける場合、その導電型はｎ型でもｐ型でもよく、イオン注入種の活性化熱処理によって生じた表面荒れを改善するには、例えばエピタキシャル成長による形成が望ましいが、活性化熱処理によって生じる表面荒れが少なければ選択的なイオン注入によってチャネル層を形成した構造としてもよい。
【００２８】
イオン注入種の活性化熱処理は一括して行ってもよいし、それぞれの注入工程ごとに活性化熱処理を行ってもよい。
【００２９】
ゲート絶縁膜１７はシリコン酸化膜もしくはシリコン酸化窒化膜等を、炭化珪素半導体の熱酸化や窒化、または絶縁膜を堆積成膜することによる形成、あるいはこれらの併用によってボディ領域のうちチャネルとなる領域３４と対向する部分において１０〜１００ｎｍ程度の厚さに形成する。
【００３０】
ゲート電極１８は多結晶シリコン膜や金属膜の成膜によって形成する。ゲート部以外の領域について、チャネル層（図示せず）、ゲート絶縁膜１７、ゲート電極１８を除去する。チャネル層についてはゲート絶縁膜１７の形成前にゲート部以外の領域を除去してもよい。層間絶縁膜１９を形成したのち、ソース電極２０の接触部となる領域の層間絶縁膜を除去してから、ソース電極２０を形成する。さらにドレイン電極２１をｎ型基板１の裏面に、ソース電極２０および層間絶縁膜１９上に配線２２を形成する。図示しないが、ゲート電極パッドが形成される素子外周部の一部領域においては層間絶縁膜上の配線２２は除去された構成となる。
【００３１】
バッファ層２は図１に示すような実施の形態１と同様の構成であって、バッファ層２をドーピング濃度がリニアスケールで略等間隔に段階的に減少する略同じ層厚の多層構造としたことにより、エピタキシャル成長層であるドリフト層３への結晶欠陥の導入を防止することができ、キャリアの移動度の低下が生じることがなく、素子抵抗の上昇を抑えることができる。
【００３２】
また、バッファ層２を構成する各層の厚さを１００ｎｍ以下とし、ドリフト層３の厚さより極めて小さい値とすることで、バッファ層２を導入することによって生じる素子抵抗の上昇を抑えることができる。
【００３３】
上記の実施の形態１，２では、炭化珪素基板１の面方位を（０００１）面からオフ角を有した面としているが、オフ角を有さない（０００１）面や（０００−１）面、（１１−２０）面、（０３−３８）面など、いずれの結晶面方位においても、図１に示した構成のバッファ層は結晶欠陥のエピタキシャル成長層への導入を防止することができるとともに、素子抵抗の上昇を抑えることができる。
【００３４】
また、実施の形態１、２では、ドーパントとして窒素の例を示したが、窒素以外であっても、ドーピングにより炭化珪素結晶の格子定数が減少するドーパントであれば、バッファ層を図１で示した構成とすることにより、エピタキシャル成長層への結晶欠陥の導入を防止することができるとともに、素子抵抗の上昇を抑えることができる。
【符号の説明】
【００３５】
１  炭化珪素基板、  ２  バッファ層、  ３  ドリフト層（エピタキシャル成長層）、  １００  エピタキシャルウエハ、  １０１  ショットキバリアダイオード、  １０２  ＭＯＳＦＥＴ。
【図１】
0005430677.tif 000002
【図２】
0005430677.tif 000003
【図３】
0005430677.tif 000004