(57)【特許請求の範囲】
【請求項１】
電力端子（２．１，２．２）と、該電力端子（２．１，２．２）から電気的に絶縁されている、制御電圧（Ｕ２）を印加するための制御端子（２．０）とを有する半導体構成素子（２）、並びに、該半導体構成素子（２）の電気的な特性を測定するために前記制御端子（２．０）に接触接続するための制御端子コンタクト面（３，４２）を有する電気的な回路装置（１，１ａ，１ｂ，３１，５１，６１，７１）であって、
接続装置（６，３２）が設けられており、該接続装置（６，３２）を介して前記制御端子（２．０）を直列ユニット（４；３４；７８，７４）と電気的に接続可能であり、
前記接続装置（６，３２）を、前記制御端子（２．０）が前記直列ユニット（４；３４；７４，７８）と電気的に接続されていない非導通状態から、前記制御端子（２．０）が前記直列ユニット（４；３４；７４，７８）と電気的に接続されている導通状態に移行可能である回路装置において、
前記接続装置は回路ユニット（３２）であるか、又は回路ユニット（３２）を有しており、該回路ユニット（３２）は、前記半導体構成素子（２）の測定のための阻止状態と、前記制御端子（２．０）を前記直列ユニット（４；３４；７４，７８）と接続するための導通状態との間でスイッチング可能であり、
前記接続装置（６）は、該接続装置（６）の非導通状態から導通状態に不可逆的に移行可能であることを特徴とする、回路装置。
【請求項２】
前記回路装置は前記回路ユニット（３２）を制御するための信号コンタクト面（３８）を有しており、
前記信号コンタクト面（３８）はスイッチング信号を入力するために接触接続可能であり、
前記回路ユニット（３２）は、前記信号コンタクト面（３８）が接触接続していない状態では導通状態にある、請求項１に記載の回路装置。
【請求項３】
前記回路ユニット（３２）の制御入力端（３５．０，３６．０）は、非導通状態から導通状態に不可逆的に移行可能である第２の接続装置（５４）を介して第１の電位（３７）と接続されており、且つ、抵抗装置（５２）を介して第２の電位（Ｖｃ）と接続されており、
前記第２の接続装置（５４）の前記非導通状態においては、前記第２の電位（Ｖｃ）が印加された前記制御入力端（３５．０，３６．０）は前記回路ユニット（３２）を阻止状態に維持し、
前記第２の接続装置（５４）の前記導通状態においては、前記回路ユニット（３２）の前記制御入力端（３５．０，３６．０）は、前記回路ユニット（３２）の前記導通状態を調整するために、前記第１の電位（３７）と接続されている、請求項１に記載の回路装置。
【請求項４】
前記回路ユニット（３２）の制御入力端（３５．０，３６．０）は、導通状態から非導通状態に不可逆的に移行可能である第２の接続装置（６２）を介して第１の電位（Ｖｃ）と接続されており、且つ、抵抗装置（３９）を介して第２の電位（３７）と接続されており、
前記第２の接続装置（６２）の前記導通状態においては、前記第１の電位（Ｖｃ）が印加された前記制御入力端（３５．０，３６．０）は前記回路ユニット（３２）を阻止状態に維持し、
前記第２の接続装置（６２）の前記非導通状態においては、前記回路ユニット（３２）の前記制御入力端（３５．０，３６．０）は、前記回路ユニット（３２）の前記導通状態を調整するために、前記第２の電位（３７）と接続されている、請求項１に記載の回路装置。
【請求項５】
前記半導体構成素子はＭＯＳＦＥＴ（２）又はＩＧＢＴであり、
前記半導体構成素子の制御端子は、ゲート絶縁層（２．４）によって前記半導体構成素子の電力端子（２．１，２．２）から隔てられているゲート（２．０）である、請求項１乃至４のいずれか一項に記載の回路装置。
【請求項６】
前記制御端子コンタクト面（３，４２）は、前記ゲート絶縁層（２．４）の電圧降伏を求めるために、ゲート漏れ電流を測定するため、及び／又は、ゲートストレステストを実施するために設けられている、請求項５に記載の回路装置（１，１ａ，３１，５１，６１，７１）。
【請求項７】
前記直列ユニットは、前記電力端子（２．１，２．２）に対する制御電圧（Ｕ２）の電圧制限用のクリップ構造（４）、及び／又は、前記半導体構成素子（２）の前記制御端子（２．０）を制御するための制御回路（７８，７４）である、請求項１乃至６のいずれか一項に記載の回路装置。
【請求項８】
前記接続装置はアンチヒューズ（６）であるか、又はアンチヒューズ（６）を有しており、該アンチヒューズ（６）は電力パルスの印加によって、絶縁層（１３ａ）又は半導体接合部を少なくとも部分的に破壊して、前記導通状態に移行可能である、請求項１乃至７のいずれか一項に記載の回路装置。
【請求項９】
前記回路装置は集積回路として構成されており、
前記制御端子（２．０）は少なくとも一つの金属層（１４）によって構成されており、
前記アンチヒューズ（６）は絶縁層（１３）内に構成されているか、又は、絶縁層（１３）の一部として構成されており、
前記絶縁層（１３）は前記金属層（１４）を別の導電層（１２）から分離し、且つ絶縁させ、
前記絶縁層（１３）には溶断区間領域（１３ａ）が構成されており、該溶断区間領域（１３ａ）は前記電力パルスの印加によって破壊可能であり、且つ、前記金属層（１４）の金属でもって充填可能である、請求項８に記載の回路装置。
【請求項１０】
前記絶縁層（１３）の溶断区間領域（１３ａ）における該絶縁層（１３）は、前記半導体構成素子（２）の絶縁層（２．４）よりも薄い、請求項９に記載の回路装置。
【請求項１１】
前記回路装置は前記制御端子コンタクト面（３）から分離されている測定コンタクト面（５）を有しており、
前記測定コンタクト面（５）は、前記測定コンタクト面（５）と前記制御端子コンタクト面（３）との間に前記電力パルスを印加するために接触接続可能である、請求項８乃至１０のいずれか一項に記載の回路装置。
【請求項１２】
前記測定コンタクト面（５）は前記制御端子コンタクト面（３）に集積されており、前記接続装置（６，４２）を該接続装置の導通状態に移行させた後に、二つのコンタクト面（３，５）は共通して接触接続可能である、請求項１１に記載の回路装置。
【請求項１３】
半導体構成素子（２）をテストするための方法において、
電極を用いて少なくとも一つの制御端子コンタクト面（３，４２）を接触接続させるステップと、
一方では接触接続された前記制御端子コンタクト面（３，４２）を介して、他方では前記半導体構成素子（２）の別のコンタクト面（５）又は電力端子（２．１，２．２）を介して降伏電圧を印加することによって、制御端子漏れ電流を測定する、及び／又は、制御端子ストレステストを実施するステップと、
接続装置（６，３２）を、該接続装置（６，３２）の非導通初期状態から、前記半導体構成素子（２）の制御端子（２．０）が直列ユニット（４，３４）と接続されている導通状態へと不可逆的に移行させるステップと、
を備えていることを特徴とする、半導体構成素子（２）をテストするための方法。
【発明の詳細な説明】
【技術分野】
【０００１】
電圧制御式の電力半導体スイッチ構成素子、例えばＭＯＳＦＥＴ又はＩＧＢＴは、一般的に、制御入力端として使用されるゲートに、制御回路及び／又はドライバ回路及び／又は保護回路で良い直列ユニットが接続されている。保護回路として能動的なクリップ回路が公知であり、このクリップ回路によって、クリップ電圧を超過した場合には、電力トランジスタが能動的に制御されて阻止され、これによって電圧が制限される。集積回路（ＩＣ）として回路を構成する場合には、クリップ回路をモノリシックに構成素子に集積することができる。
【０００２】
ゲートは一般的に、ゲート酸化物層を介して、複数の電力端子の導通した半導体領域から電気的に分離されている。規則的な機能のために、ゲートは十分に絶縁されていなければならない。即ち、この特性をゲート漏れ電流の測定によって、回路の始動前に検査することができる。更には、半導体構成素子にゲートストレステストを実施することができ、このゲートストレステストにおいては、ゲートと電力端子との間、例えば、ゲートとソースとの間に高い電圧が印加され、フィールド内の早期の故障を回避するために、ゲート酸化物層が前もって劣化される（バーンイン）。
【０００３】
しかしながら、直列ユニットを備えた半導体構成素子の固定の結線によって、ゲート漏れ電流がゲート酸化物の品質を検査するために、電流に依存せずに直列ユニットによって測定できないという問題が生じる。
【０００４】
それにもかかわらず、その種の測定を実現するために、部分的に、相互に接触していない二つのボンディングパッドが設けられており、それら二つのボンディングパッドの内の一方のボンディングパッドがゲートに接続されており、他方のボンディングパッドが直列ユニットと接続されているので、先ず、ゲート測定パッドと測針との接触によって測定を実施することができ、続けて、二つのボンディングパッドをワイヤボンディングによって相互に接触接続させることができる。
【０００５】
しかしながら、このためにボンディングの製造ステップが必要であり、この製造ステップは付加的なコストを惹起し、またこのために相応の構造空間が必要であり、この構造空間は特に集積回路においては邪魔である。更には、ワイヤボンディングは機械的な影響に対して敏感であるので、自動車への適合性は通常の振動に比べて制限されていることが多い。
【０００６】
更には、構造を不可逆性に破壊することが公知である。保護構造又は「ヒューズ」構造においては、例えば電気的なパルス又はレーザカットによって、構造が低抵抗状態、即ち、一般的に十分に導電性の状態から高抵抗の状態、即ち実質的に絶縁状態に移行される。相応に逆方向への移行、即ち、高抵抗の初期状態から低抵抗の状態へと移行させることができる構造も公知である。US 5818749 A1及びUS 6773967 B1からはその種の溶融可能リンク構造が示されており、これは「アンチヒューズ」とも称され、電力パルスによって不可逆性に高抵抗状態から低抵抗状態に移行させることができる。US 5818749 A1ではｐｎ接合部が破壊され、US 6773967 B1では誘電性の絶縁層が破壊される。
【０００７】
発明の開示
本発明によれば、制御端子、即ち特にゲートと、直列ユニットとの間に接続装置が設けられており、この接続装置は、半導体構成素子の測定を実現するために差し当たり十分に絶縁されているか高抵抗であり、その後に導電性乃至低抵抗の状態に移行することができ、従って接続装置はこの導電性乃至低抵抗の状態において制御端子を直列ユニットに接続する。測定は特にゲート漏れ電流測定及び／又はゲートストレス測定で良い。直列ユニットは本発明による回路装置の一部で良いか、又は、外部に設けられていても良い。
【０００８】
ボンディングが事後的に必要とされる従来のシステムとは異なり、本発明によれば基本的に、導電性の付加的な手段を事後的に設けることは必要なく、既存の接続装置を導電性の状態に移行させることができる。従って本発明によれば、差し当たり完全な測定を行い、その後に、接続装置のその導電性の状態への移行によって直接的に、制御端子乃至電力半導体構成素子のゲートと、直列ユニットとの間の最終的な接触接続部を形成することができる。
【０００９】
本発明によれば、高抵抗状態から低抵抗状態への不可逆性の移行も可逆性の移行も行うことができる。不可逆性の移行を生じさせるために、特にアンチヒューズ構造を形成することができ、このアンチヒューズ構造は電力パルスによって導電性の状態に移行される。本発明によれば、アンチヒューズ構造を別の回路の層構造に集積させることができ、このために、特に先ず絶縁層をゲート測定パッドの金属層の下方、且つ導電層、例えば半導体層の上方に形成することができる。絶縁層はその後破壊され、例えばこの破壊された領域に溶融した金属が侵入することによって導電性の接続部が形成される。
【００１０】
従って、共通の金属層の構造化によって、差し当たり隔てられている二つのパッド（コンタクト面）乃至パッド領域を形成することができ、それら二つのパッドの内の一方のパッドが導電性の半導体層、例えば高ドープされたポリシリコン層と電気的に接続されており、このポリシリコン層は絶縁層によって別のパッドから分離されている。二つのパッドの接触接続によって、電力パルスを測定後にアンチヒューズ構造、即ち絶縁層に案内することができ、その際に、回路装置の別の部分がこの電力パルスによって影響を受けることは無い。アンチヒューズ構造をその導通状態に移行させた後に、二つのパッド領域はゲートの後続の接触接続のための共通のパッドを形成することができる。
【００１１】
高抵抗の状態と低抵抗の状態との間で可逆的に移行可能な接続装置を、例えばＭＯＳＦＥＴのような半導体構成素子を使用して達成することができ、それらの半導体構成素子は最初の測定乃至テストにおいて、ゲートの後続の永続的な接触接続とは異なるように制御される。種々の制御を適切な信号パッドによって達成することができ、この適切な信号パッドには例えばテストのために信号を印加することができ、その後は導電性の接続部を実現するために所定の電位にセットされる。更には、例えば、接続装置の信号パッドもしくは制御段の制御線におけるアンチヒューズ接続又はレーザカットによって、半導体スイッチの制御の後続の変更も実現されるので、半導体スイッチ装置を使用する場合にも、導通状態への不可逆性の移行を行うことができる。
【００１２】
半導体スイッチ素子を特に集積することができる。特に、ここでもまた離散的な素子、即ち、既に接続装置また必要に応じてクリップ構造が集積されている半導体スイッチ構成素子を構成することができるので、慣用の半導体構成素子として接触接続され、また接触接続された状態において先ず１回又は複数回の測定が実現され、続けて、接続装置のその導通状態への移行によって最終的に接触接続される。
【００１３】
従って、本発明によれば幾つかの利点が得られる。つまり、半導体構成素子における測定、特にゲート漏れ電流の測定及びゲートストレステストが実現され、その際に直列ユニットが既に一緒に接触接続されていることはなく、従って、測定が劣化する可能性は無い、又は、場合によっては電圧の印加によって損ねられる可能性は無い。測定後には、ワイヤボンディングによる煩雑なボンディング、即ち、既存の接続装置を導通状態に移行させることによって最終的な接触接続を行う、付加的に設けられる導電性の手段を省略することができる。このことは比較的僅かなコストで実現される。本発明による回路装置は、従来のボンディングすべき回路装置に比べて小さい所要面積しか要求されず、外部の影響に対する安全性、特に振動及び加速に対する安全性が高められており、従って、高い自動車適合性も保証されている。
【図面の簡単な説明】
【００１４】
【図１】ドレイン・ゲート電圧及びゲート・ソース電圧のクリップ部を備えている実施の形態による本発明の回路装置の回路図を示す。
【図２】クリップ部を一つだけ備えている別の実施の形態による回路装置の回路図を示す。
【図３ａ】不可逆性の接触接続が行われる前の本発明による半導体構成素子の層構造を示す。
【図３ｂ】不可逆性の接触接続が行われた後の本発明による半導体構成素子の層構造を示す。
【図４ａ】電力パルスを印加することによる接続又は接触のステップの一つの実施の形態を示す。
【図４ｂ】電力パルスを印加することによる接続又は接触のステップの一つの実施の形態を示す。
【図４ｃ】電力パルスを印加することによる接続又は接触のステップの一つの実施の形態を示す。
【図５】一つの実施の形態による測定パッド及びゲートボンディングパッドの構造を示す。
【図６】可逆性にスイッチング可能なゲート制御部を備えている別の実施の形態による回路装置の回路図を示す。
【図７】可逆性にスイッチング可能なゲート制御部を備えている別の実施の形態の回路図を示す。
【図８】不可逆性にスイッチング可能なゲート制御部を備えている別の実施の形態の回路図を示す。
【図９】別の実施の形態の回路図を示す。
【図１０】図９による実施の形態の種々の電位の時間に依存する信号経過を示す。
【発明を実施するための形態】
【００１５】
図１には、第１の実施の形態による本発明による回路装置１が示されており、この回路装置１は電力ＭＯＳＦＥＴ２、ゲートボンディングパッド３及び、ＭＯＳＦＥＴ２のゲートの手前に接続されている直列ユニット４、ここでは保護装置４、特に図示されているようなツェナーダイオード４．１，４．２，４．３，４．４を備えたクリップ構造を含んでいる。更に本発明によれば、測定パッド５及びアンチヒューズ６が設けられており、アンチヒューズ６は測定パッド５とゲートボンディングパッド３との間に接続されている。従って、測定パッド５、アンチヒューズ６及びゲートボンディングパッド３がＭＯＳＦＥＴ２のゲート２．０の手前に直列に接続されており、且つ、クリップ構造４によってＭＯＳＦＥＴ２のドレインとソースとの間にクリップされている。更に図１にはドレイン端子２．１及びソース端子２．２も示されており、それらの端子を例えばボンディングパッドとして構成することもできる。つまり、回路図においては明示的には図示していない、ゲート２．０の下のゲート酸化物２．４が示唆されている。図１に示されている回路装置１を、離散的な構成素子によって構成することができるか、又は、集積させて構成することもできる。
【００１６】
アンチヒューズ６は図示されている初期状態においては導通していない、即ち、阻止されているか、又は、高抵抗のような特性を有している。電力パルスによって、アンチヒューズ６を導電性の状態、即ち低抵抗状態に不可逆に移行させることができる。
【００１７】
図示されているようにアンチヒューズ６が高抵抗である初期状態においては、保護装置４に有意味な電流が流れることなく、ゲートボンディングパッド３と電力端子２．１及び２．２の内の一方との間に電圧が印加されることによって、ゲート漏れ電流の測定を実施することができる。何故ならば、電流はアンチヒューズ６によって無視することができ、測定結果に重大な影響を及ぼさないからである。即ち、ゲート漏れ電流が十分に少なく、且つ、許容限界値を下回る場合、測定された電流のうち有意味な割合の電流が保護装置４及び高抵抗のアンチヒューズ６を介して流れ、従って測定値がゲート漏れ電流よりも高ければ、基本的にそのようなゲート漏れ電流もまた有意味ではない。
【００１８】
図２には、図１に比べて変更された、回路装置１ａの実施の形態が示されている。この回路装置１ａにおいては、ドレインクリップ部は設けられておらず、従って、保護装置４ａはソースクリップのための二つのツェナーダイオード４．３及び４．４しか有していないが、その他の点においては図１と同様の機能を有している。
【００１９】
図１及び図２に示されている回路装置１及び１ａは比較的大きい集積回路の一部であることが考えられるが、それらの回路装置を離散的な半導体構成素子として構成することもできる。従って、図１に示されている回路装置１を、保護装置４を形成するツェナーダイオード４．１−４．４及びアンチヒューズ６が集積されており、且つ、ボンディングパッド３，２．１，２．２が形成されている離散的な半導体構成素子１として構成することができる。本発明によれば付加的に測定パッドが構成されている。
【００２０】
図３ａ，３ｂはアンチヒューズ６が集積された構成を示すが、層構造における層厚は縮尺通りに示されたものではない。シリコン基板１０の上には先ず下側絶縁層１１が形成されており、特にフィールド酸化物層として形成されている。即ち、それ自体公知のやり方で、酸化によってＳｉＯ2としてのフィールド酸化物が形成されている。フィールド酸化物層１１の上には導電性のポリシリコン層１２が析出されており、且つ横方向に構造化されている。ショットキーコンタクトの形成を回避するために、ポリシリコンは特に高ドープされている。ポリシリコン層１２の上には上側絶縁層１３が特に中間酸化物層として析出されており、且つ、この上側絶縁層１３がポリシリコン層１２を部分的に覆うように構造化されている。上側絶縁層１３は特に、ここでは破線で示唆されているように、比較的薄い溶断区間領域１３ａを形成し、この溶断区間領域１３ａはポリシリコン層１２の斜めに降下する側縁１２ａを覆っている。ポリシリコン層１２の上方において、上側絶縁層１３内には空所１３ｂが形成されている。上側絶縁層１３の上には金属層１４、例えばアルミニウムが析出されており、また、第１のコンタクト領域１４ａが上側絶縁層１３の上に析出されており、且つ、溶断区間領域１３ａを覆うように横方向に構造化されている。第２のコンタクト領域１４ｂは空所１４ｃによって第１のコンタクト領域１４ａから隔てられており、且つ、空所１３ｂを充填し、従ってポリシリコン層１２と接触するように、上側絶縁層１３の上に設けられている。第１のコンタクト領域１４ａを直接的にゲートボンディングパッド３として、又はゲートボンディングパッド３の一部として使用することができ、また相応に、第２のコンタクト領域１４ｂを測定パッド５として、又は測定パッド５の一部として使用することができる。もしくは、第２のコンタクト領域５を直接的にゲートボンディングパッド３として、又はゲートボンディングパッド３の一部として使用することができ、また相応に、第１のコンタクト領域１４ａを測定パッド５として、又は測定パッド５の一部として使用することができる。
【００２１】
図３ａの初期状態から出発して、約２０ｍＡを有する３０Ｖから４０Ｖの電力パルスがコンタクト領域１４ａと１４ｂとの間、即ち、ゲートボンディングパッド３と測定パッド５との間に印加されると、電圧が十分であれば上側絶縁層１３を通る降伏がその溶断区間領域１３ａにおいて達成され、その結果ここでは図３ｂに示されているように、上側絶縁層１３が破壊され、コンタクト領域１４ａとポリシリコン層１２との間にスルーコンタクト１５が形成される。従って、第１のコンタクト領域１４ａの金属が、上側の絶縁層１３の完全に又は部分的に破壊された溶断区間領域１３ａへと流れて導電性のポリシリコン層１２と接触するので、その後はコンタクト領域１４ａ及びコンタクト領域１４ｂが相互に接触している。つまり、アンチヒューズ６は図３ｂに示されているように不可逆性の低抵抗状態にある。
【００２２】
図３ａ，３ｂに示されている構成の代わりに、半導体材料内、例えばｐｎ接合部内に溶断区間を構成することも可能である。
【００２３】
図４ａから図４ｃには、本発明の回路装置又は本発明の半導体構成素子の種々の実施の形態と、アンチヒューズ６をその高抵抗又は絶縁性の初期状態から導電性又は低抵抗の状態へと移行させるためのアンチヒューズ６の溶断に関して考えられる過程とが示されている。図４ａには図１に相当する回路装置１が示されている。この回路装置１では、電気的な接触接続部を形成するためにコンタクト電極１８，１９が測定パッド５及びゲートボンディングパッド３に接続され、その後、信号源２０又は電圧源が、ここでは例えば３０Ｖから４０Ｖ及び例えば２０ｍＡの電力電圧パルスが２ミリ秒にわたり印加され、従ってこの電力電圧パルスはアンチヒューズ６に印加され、図３ａ，３ｂに関して説明したなだれ降伏を生じさせるためには十分である。この際に保護装置４及びＭＯＳＦＥＴ２には負荷は掛けられない。即ち、有利には、図３においては上側絶縁層１３がその薄い溶断区間領域１３ａにおいてはＭＯＳＦＥＴ２のゲート酸化物２．４よりも薄く、この場合には必要に応じて、ツェナーダイオード４．１から４．４の寸法設計によっても、ＭＯＳＦＥＴ２のソースとゲートとの間並びにドレインとゲートとの間に電力電圧パルスが十分に弱められて印加されることを達成することができる。
【００２４】
図４ｂの回路装置１ｂにおいては、信号源２０が電極１８，１９を介してドレイン端子２．１とゲートボンディングパッド３との間に設けられており、更には、ソース端子２．２をゲートボンディングパッド３に短絡させるためのコンタクト電極２３，２４が設けられており、これによってソースゲート区間、従ってＭＯＳＦＥＴのゲート酸化物には負荷が掛からない。これとは異なるように図４ｃに従い信号が印加されると、信号源２０は電極１８，１９を介してゲートボンディングパッド３とソース端子２．２との間に設けられており、ドレインとゲートが短絡されている。従って、回路装置１ｂの実施の形態においては測定パッド５を省略することができる。信号源２０から出力された電力電圧パルスは、図４ｂにおいてはツェナーダイオード４．１及び４．２を有するクリップ構造４の上側部分並びにアンチヒューズ６を流れ、図４ｃにおいては相応にクリップ構造４のツェナーダイオード４．３及び４．４並びにアンチヒューズ６を流れる。図４ｂ，４ｃの実施の形態においては、測定パッド５が省略されている。しかしながら図４ｃの実施の形態の方が、ＭＯＳＦＥＴ２のゲート酸化物の損傷を生じさせる可能性がある。この場合、図３ａの構成の代わりに、特にｐｎ接合部を備えたアンチヒューズ６を使用することができる。何故ならば、ここでは低抵抗状態へと不可逆性に移行するための溶断過程が例えば５Ｖが印加された際に既に達成することができるが、これに対し、ＭＯＳＦＥＴ２のゲート酸化物は例えば５０Ｖの降伏電圧を有しているからである。
【００２５】
図１，２並びに４ａの実施の形態においては、図５に示されているように、測定パッド５をゲートボンディングパッド３に集積することができる。従って、アンチヒューズ６の回路装置１，１ａ及び１ｂへの集積によって、また必要に応じて、回路装置１及び１ａにおけるこのパッド構成によって、集積回路の所要面積が増大することはない。従って、コンタクト電極はゲート酸化物漏れ電流の測定時にゲートボンディングパッド３及び測定パッド５に接続される。即ち、アンチヒューズ６が低抵抗状態に移行した後に、ゲートボンディングパッド３と測定パッド５は接触しているので、その後はボンディングを設けるためにゲートボンディングパッド３及び測定パッド５の面積全体を使用することができる。つまり、その後は通常のように寸法設計されたボンディングパッドが面３及び５から形成される。
【００２６】
本発明の別の実施の形態によれば、スイッチング可能なゲート制御又は、ゲートの直列ユニットへの事後的な接続を回路技術的に実現することもできる。これによって、特に可逆性のスイッチング手段を実現することができる。
【００２７】
図６には、回路装置３１のその種の実施の形態が示されており、この回路装置３１はここでもまた集積することができるか、又は、個々の離散的な構成素子として構成することができる。この実施の形態においてＭＯＳＦＥＴ２はエンハンスメント型ｎチャネルＭＯＳＦＥＴ、即ち、自己阻止型であり、別のＭＯＳＦＥＴ又はトランジスタにもゲート制御部、例えばＩＧＢＴを設けることもできる。ゲート２．０には直列抵抗３３を介して回路ユニット３２が接続されており、この回路ユニット３２を介して、ここでは詳細に図示していない直列ユニット３４を接続することができる。直列ユニット３４は図１，２のクリップ構造４に応じたクリップ構造及び／又は制御回路を含むことができる。回路ユニット３２は例えば、直列に接続されている二つのＭＯＳＦＥＴ、例えばｐチャネルＭＯＳＦＥＴ３５及びｎチャネルＭＯＳＦＥＴ３６によって形成される。それらＭＯＳＦＥＴのゲート３５．０，３６．０は共通して接続されており、信号パッド３８を介して制御される。更には、信号が信号パッド３８に印加されていない場合に所定の電位を保証するために、ゲート３５．０及び３６．０並びに信号パッド３８はプルダウン抵抗３９を介して例えばアース３７に接続されている。ＭＯＳＦＥＴ２のゲート２．０は相応に抵抗４０を介してアースに接続されている。更には、回路ユニット３２と直列抵抗３３との間にはゲートストレスパッド４２が接続されている。図１から図４のアンチヒューズ６とは異なり、相応の接触接続及び信号パッド３８の制御によって回路ユニット３２を可逆性にオンオフすることができる。
【００２８】
つまりＭＯＳＦＥＴ３５，３６の構成に応じて、回路ユニット３２は信号パッド３８に信号が印加されない通常状態においては導通していると考えられるので、ＭＯＳＦＥＴ２のゲート２．０は直列ユニット３４と接続されている。即ち、ゲートストレステスト及び／又はゲート酸化物漏れ電流測定を実施するために、（例えば電極を介して）相応の信号が信号パッド３８に印加され、それによって回路ユニット３２が阻止される。従って、ゲート酸化物漏れ電流測定では、ハイ信号又は高電圧レベルが信号パッド３８に印加されるので回路ユニット３２は阻止され、またゲートストレスパッド４２への印加によって、例えば５０Ｖの高い電圧を用いるゲートストレステストが実施される。つまり回路ユニット３２は、電力ＭＯＳＦＥＴ２のゲート２．０と直列ユニット３４との間の導電性の接続部を生じさせるために、トランスファゲートを形成する。
【００２９】
図６の回路装置３１は、抵抗４０を介するゲート２．０のアース接続部が省力されており、且つ、パッド４２が抵抗３３を要することなく直接的にゲート２．０に接続されている場合には、ゲート漏れ電流測定にも使用することができる。
【００３０】
図７は図６に対して若干変更された実施の形態を示す。この実施の形態では電力ＭＯＳＦＥＴ２のゲート２．０がここでもまた図６に示した実施の形態と同様に抵抗４０を介してアースに接続されているか、又は抵抗３３及び回路ユニット３２を介して直列ユニットに接続することができ、また、ゲートストレスパッド４２が直列抵抗３３を介してゲート２．０に接続されている。しかしながら図７においては、ＭＯＳＦＥＴ３５及び３６のゲート３５．０及び３６．０にはプルアップ抵抗５２を介して給電電圧Ｖｃ又は他の正の電位が印加されており、またＭＯＳＦＥＴ３５及び３６のゲート３５．０及び３６．０はアンチヒューズ５４を介してアース３７に接続されている。従ってアンチヒューズ５４は初期状態において高抵抗であるか阻止されているので、回路ユニット３２は阻止されており、ゲートパッド４２を介してゲート酸化物漏れ電流測定、また必要に応じて別の測定を実施することができる。その後、例えば電力パルスが給電電圧端子Ｖｃに印加されることによって、アンチヒューズ５４が溶断されて導通状態へと移行されるので、その後はゲート３５．０及び３６．０はアースに接続されており、従って回路ユニット３２は永続的に導通状態であり、また必要に応じて接続されている直列ユニットは電力ＭＯＳＦＥＴ２のゲート２．０と接続されている。ここでもまたアンチヒューズ５４を図３と同様に構成することができるか、又は、小さいｐｎ接合部によって構成することもできる。
【００３１】
図６及び図７においては、負荷が電力ＭＯＳＦＥＴ２のドレイン端子にそれぞれ接続されている。
【００３２】
図８には回路装置６１の別の実施の形態が示されている。この回路装置６１においては、図６とは異なり、信号パッド３８の代わりにレーザヒューズ６２が設けられており、このレーザヒューズ６２を介してゲート３５．０及び３６．０に給電電圧Ｖｃ又は正の電位が印加されている。その他の点に関しては図６の構成に対応する。従って、回路ユニット３２はレーザヒューズ６２に損傷がない場合には差し当たり阻止されているので、ゲートストレスパッド４２を介して測定を実施することができ、その後に例えばレーザビームによってレーザヒューズ６２は不可逆性に溶断乃至破壊される。従って、回路ユニット３２のゲート３５．０及び３６．０はその後、プルダウン抵抗３９を介してアース３７に接続されるので、回路ユニット３２は永続的に導通している。
【００３３】
図９には、車両内の例えば１２Ｖの電圧源７２も一緒に図示されている、回路装置７１の実現形態が示されている。更には、信号源７３，７４，７５が設けられており、それらの信号源７３，７４，７５は公知のやり方で、例えば集積回路又は接続されている別の構成素子によって、種々の目的及びタスクを有するように設計されている。ここでは負荷は抵抗７６として示されている。電圧源７５には補完的にダイオード、例えばツェナーダイオード７７が接続されている。直列ユニットはここでは、信号源７４と、後段に接続されている抵抗７８（又はその内部抵抗７８）とによって形成される。回路ユニット３２の入力端に印加される制御電位Ｕ４及びゲート電位Ｕ２が示されている。
【００３４】
図１０には、例示的な実現形態の図９の回路装置７１の電位Ｕ２の信号経過（実線）及び電位Ｕ４の信号経過（破線）が示されており、ここでは０ラインである０Ｖを有する電圧Ｕが時間ｔにわたりプロットされている。時点ｔ０、即ち０ｍｓから例えば１００ｍｓ（ミリ秒）の第１の時点ｔ１まで、電力ＭＯＳＦＥＴ２のゲート２．０におけるゲート電位Ｕ２は制御電位Ｕ４の経過に従う。ここでは例えばＵ４＝５Ｖ且つＵ２＝４．８Ｖである。即ち、回路ユニット３２及び抵抗３３における電圧降下は小さい。
【００３５】
時点ｔ１＝１００ｍｓでは例えば出発電位Ｕ４が０Ｖに降下するので、相応に電位Ｕ２も０Ｖに降下し、時点ｔ２、例えばｔ２＝２００ｍｓにおいて信号源７３がスイッチオンされ、従って回路ユニット３２が阻止されるまで、この電圧に維持される。図示されている実施例によればそれと同時に、又は事後的に、制御電位Ｕ４が図示されているように電位Ｕ２に関係なく上昇することも考えられる。即ち、電位Ｕ２は０Ｖに留まる。
【００３６】
時点ｔ３、例えばｔ３＝３００ｍｓでは、ゲートストレステストが実施され、この際に信号源７５から例えば２０Ｖの電圧が出力される。つまり、図６，７，８における実現形態では、相応に、ゲートストレスパッド４２に相応の電圧、例えば２０Ｖの相応の電圧が電極を介して印加される。これによって、抵抗３３及び４０によって形成される分圧回路に応じた抵抗３３及び４０の寸法設計に応じて、ゲート電位Ｕ２はその後相応に高い値に上昇する。ここでは例えば、直列抵抗３３が１ｋＯｈｍ、プルダウン抵抗４０が１００ｋＯｈｍを有するように設計することができ、ダイオード７７においては相応の制御電圧が降下するので、電位Ｕ２は例えば１９．８Ｖの値を取る。電圧源７５から出力された２０Ｖの電圧は、阻止されている回路ユニット３２に多少の影響を及ぼすので、例えば電位Ｕ４は約２Ｖに上昇する。
【図１】
0005559348.tif 000002
【図２】
0005559348.tif 000003
【図３ａ】
0005559348.tif 000004
【図３ｂ】
0005559348.tif 000005
【図４ａ】
0005559348.tif 000006
【図４ｂ】
0005559348.tif 000007
【図４ｃ】
0005559348.tif 000008
【図５】
0005559348.tif 000009
【図６】
0005559348.tif 000010
【図７】
0005559348.tif 000011
【図８】
0005559348.tif 000012
【図９】
0005559348.tif 000013
【図１０】
0005559348.tif 000014