(57)【特許請求の範囲】
【請求項１】
起動電源と容量素子による補助電源との間に接続され、前記起動電源による起動電流を前記容量素子に流すＭＯＳＦＥＴと、
ドレイン端子が前記ＭＯＳＦＥＴのドレイン端子に接続され、ソース端子が抵抗を介して前記ＭＯＳＦＥＴのゲート端子に接続されたＪＦＥＴと、
起動時に前記ＪＦＥＴのピンチオフ電圧が第１基準電圧値となるように制御し、起動後に前記ＪＦＥＴのピンチオフ電圧が前記第１基準電圧値未満の値である第２基準電圧値となるように制御するピンチオフ電圧制御部とを備え、
前記ＪＦＥＴは、ゲート端子として第１ゲート端子と接地された第２ゲート端子とを有し、
前記ピンチオフ電圧制御部は、前記ＭＯＳＦＥＴのゲート端子に接続された前記第１ゲート端子により構成されることを特徴とする起動回路。
【請求項２】
前記ピンチオフ電圧制御部は、前記容量素子の充電電圧が所定値未満の場合に前記第１ゲート端子に第１ゲート電圧を印加することで前記ＪＦＥＴのピンチオフ電圧が第１基準電圧値となるように制御するとともに、前記容量素子の充電電圧が所定値以上の場合に前記第１ゲート端子に第１ゲート電圧未満の第２ゲート電圧を印加することで前記ＪＦＥＴのピンチオフ電圧が第２基準電圧値となるように制御する可変電圧源により構成されることを特徴とする請求項１記載の起動回路。
【請求項３】
前記第１ゲート端子は、半導体基板上に絶縁膜を介して配置された導電膜であり、前記第２ゲート端子は、前記半導体基板であることを特徴とする請求項１又は請求項２記載の起動回路。
【請求項４】
請求項１乃至請求項３のいずれか１項記載の起動回路と、
前記容量素子の充電電圧が所定値以上の場合に起動して、スイッチング素子を制御する制御回路と、
を同一半導体基板内に備えることを特徴とするスイッチング電源用ＩＣ。
【請求項５】
スイッチング素子と、
請求項１乃至請求項３のいずれか１項記載の起動回路と、
前記容量素子の充電電圧が所定値以上の場合に起動して、前記スイッチング素子を制御する制御回路と、
を備えることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置を起動する起動回路、これを用いたスイッチング電源用ＩＣ及びスイッチング電源装置に関する。
【背景技術】
【０００２】
従来から、起動能力を十分与え、安定動作範囲を広くできる電界効果型接合トランジスタ、スイッチング電源ＩＣ及びスイッチング電源が開示されている。一個のドレイン領域に対して複数個のソース領域を有するＪＦＥＴは、そのソース電極を複数のグループに分けることで一つのＪＦＥＴに等価的に複数のＪＦＥＴを形成することができる。このＪＦＥＴを適用したスイッチング電源の起動回路は、起動用のＮｃｈ−ＭＯＳＦＥＴのゲート信号を与えるＪＦＥＴと、当該起動用Ｎｃｈ−ＭＯＳＦＥＴを介して容量素子（平滑コンデンサ）に電流を供給するＪＦＥＴとに役割分担させることで、起動電流供給能力の増大を図り、スイッチング電源の動作範囲を広げることができる。
【０００３】
特許文献１には、駆動能力を十分与え、安定動作範囲を広くできることを目的とした電界効果型接合トランジスタ、スイッチング電源ＩＣ及びスイッチング電源が記載されている。図９は、特許文献１に記載された従来の起動回路１３３及びこれを用いたスイッチング電源装置１００の構成を示す回路図である。このスイッチング電源装置１００は、図９に示すように、交流電源１０１、ヒューズ１０２、整流器１０３、電源コンデンサ１０４、トランス１０５、ダイオード１０７、出力コンデンサ１０８、出力端子１０９、平滑コンデンサ１１０、ダイオード１１２、スイッチング電源用ＩＣ１２０、及びｎＭＯＳＦＥＴ１２１により構成される。
【０００４】
電源コンデンサ１０４と平滑コンデンサ１１０とに接続されるスイッチング電源用ＩＣ１２０は、起動回路１３３と制御回路１２９とを備えている。ここで、起動回路１３３は、等価的に複数のＪＦＥＴを有するＪＦＥＴ１０（ＪＦＥＴ１２４，１２５）と、ＭＯＳＦＥＴ１２７とを備えている。また、制御回路１２９は、ＭＯＳＦＥＴ１３４を含む電源部１３１と、制御部１３２とを有している。
【０００５】
交流電源１０１からヒューズ１０２を通して整流器１０３に交流電圧が印加され、整流器１０３から直流電圧が電源コンデンサ１０４に印加され、電源コンデンサ１０４は直流電源となる。この電源コンデンサ１０４は、直流電圧をトランス１０５の一次巻線１０６に印加する。また、電源用コンデンサ１０４は、スイッチング電源用ＩＣ１２０のＪＦＥＴ１０（ＪＦＥＴ１２４，１２５）のドレイン端子１２３に直流電圧を印加する。
【０００６】
ＪＦＥＴ１２４，１２５のゲート端子は接地され、グランドＧＮＤに電位が固定されている。また、ＪＦＥＴ１２４のソース端子２０３Ａは、抵抗１２６を介してｎＭＯＳＦＥＴ１２７のゲート端子２０６と制御回路１２９とに接続されている。ＪＦＥＴ１２５のソース端子２０３Ｂは、ｎＭＯＳＦＥＴ１２７のドレイン端子に接続されている。さらに、ｎＭＯＳＦＥＴ１２７のソース端子は、制御回路１２９と平滑コンデンサ１１０とに接続されている。
【０００７】
電源部１３１は、制御部１３２に電源を供給するためのものであり、平滑コンデンサ１１０が所定の電圧まで充電された際にオンされるｎＭＯＳＦＥＴ１３４を有している。ここで、所定の電圧とは、制御回路１２９を安定に起動させることができる電圧である。また、電源部１３１には、ゲート端子２０６とｎＭＯＳＦＥＴ１２７のソース端子とに接続され、ＪＦＥＴ１２４，１２５のそれぞれに定電流を流すための図示されない定電流回路が設けられている。
【０００８】
充電された電源コンデンサ１０４からＪＦＥＴ１０のドレイン端子に電流が供給され、ＪＦＥＴ１２４に定電流が流れる。ゲート端子２０６の電圧は、平滑コンデンサ１１０が所定の電圧に充電されるまでの起動回路出力電圧端子１２８の電圧レベルにおいて、ｎＭＯＳＦＥＴ１２７がオンを維持するためのしきい値電圧以上となるように設定されている。よって、ｎＭＯＳＦＥＴ１２７がオンし、ＪＦＥＴ１２５及びｎＭＯＳＦＥＴ１２７に定電流（起動電流）が流れ、平滑コンデンサ１１０を充電する。
【０００９】
平滑コンデンサ１１０が所定の電圧に充電されると制御回路１２９が起動し、ｎＭＯＳＦＥＴ１２１が動作を開始する。ｎＭＯＳＦＥＴ１２１が動作を開始すると、トランス１０５の二次巻線１１１ｂからの電流がダイオード１１２を介して平滑コンデンサ１１０を充電し、ｎＭＯＳＦＥＴ１２１は動作を継続する。
【００１０】
また、ｎＭＯＳＦＥＴ１２１が動作を開始すると、トランス１０５の二次巻線１１１ａからの電流がダイオード１０７を介して出力コンデンサ１０８を充電し、この出力コンデンサ１０８は、出力端子１０９を通して直流電圧、直流電流を出力する。
【００１１】
さらに、制御回路１２９が起動すると、電源部１３１のｎＭＯＳＦＥＴ１３４をオンしてゲート端子２０６の電圧レベルをｎＭＯＳＦＥＴ１２７のしきい値より低くするため、ｎＭＯＳＦＥＴ１２７はオフされる。ｎＭＯＳＦＥＴ１２７がオフされることにより、ＪＦＥＴ１２５のソース端子の電圧レベルが高くなり、ＪＦＥＴ１２５のドリフト領域（チャネル）がカットオフされドレイン電流（定電流）が遮断される。ＪＦＥＴ１２４は、抵抗１２６によって電圧降下を発生し、ソース端子の電圧レベルが高くなり、ドレイン領域（チャネル）がピンチオフされドレイン電流が遮断される（ほとんど流れなくなる）。
【００１２】
このように、図９に示すスイッチング電源装置１００においては、ゲート端子２０６がｎＭＯＳＦＥＴ１２７のドレイン端子と分離されているので、ゲート端子２０６の電圧レベルは、ｎＭＯＳＦＥＴ１２７のドレイン端子の電圧レベルと無関係になる。よって、ＪＦＥＴ１２５のソース端子２０３Ｂの電圧レベルがｎＭＯＳＦＥＴ１２７のソース端子の電圧レベルとほぼ同じ程度に低くできるため、平滑コンデンサ１１０の充電電圧のレベルを所定の充電電圧レベルとする場合、起動電流を大きくすることができる。さらに、ＪＦＥＴ１２５のソース端子２０３Ｂの電圧レベルがｎＭＯＳＦＥＴ１２７のソース端子の電圧レベルとほぼ同じ程度に低くできるため、所定の起動電流を流す場合、起動回路出力端子１２８の電圧レベルを高くすることができる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００７−２５８５５４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
特許文献１に示すようなスイッチング電源は、上述したように、起動後にＪＦＥＴ１２４が所定の電圧でピンチオフされる。その際に、ピンチオフ電圧は、抵抗１２６に印加され、抵抗１２６に電流を流すことで電力損失を生じるという問題点を有する。
【００１５】
すなわち、図９に示す起動回路１３３は、ＪＦＥＴ１２４のピンチオフ電圧を利用してＭＯＳＦＥＴ１２７のゲートをオンさせ起動させる。しかしながら、ＶＣＣ（平滑コンデンサ１１０の電圧）印加時にオンさせる必要があるために、ピンチオフ電圧Ｖｐは、ＶＣＣ＋ＭＯＳＦＥＴ１２７のしきい値電圧ＶＴＨ、及びその間に接続されている各素子の電圧ドロップ分を追加した電圧以上の高い値が必要になる。
【００１６】
また、起動後はＭＯＳＦＥＴ１２７をオフさせるために電源部１３１のｎＭＯＳＦＥＴ１３４をオンしてＭＯＳＦＥＴ１２７のゲート電圧をほぼＧＮＤレベルにするため、ピンチオフ電圧Ｖｐが抵抗１２６に印加され、その時に流れる電流Ｉ（＝Ｖｐ／Ｒ１、Ｒ１は抵抗１２６の抵抗値）が無駄な消費電流となってしまう。消費電力を抑えるためにピンチオフ電圧Ｖｐを低く設定すると、ＶＣＣ印加時にＭＯＳＦＥＴ１２７がオンせず、起動回路１３３は起動できなくなってしまう。
【００１７】
本発明は上述した従来技術の問題点を解決するもので、起動回路を構成するＪＦＥＴのピンチオフ維持のために生じる電力損失を低減できる起動回路、スイッチング電源用ＩＣ及びスイッチング電源装置を提供することを課題とする。
【課題を解決するための手段】
【００１８】
本発明に係る起動回路は、上記課題を解決するために、起動電源と容量素子による補助電源との間に接続され、前記起動電源による起動電流を前記容量素子に流すＭＯＳＦＥＴと、ドレイン端子が前記ＭＯＳＦＥＴのドレイン端子に接続され、ソース端子が抵抗を介して前記ＭＯＳＦＥＴのゲート端子に接続されたＪＦＥＴと、起動時に前記ＪＦＥＴのピンチオフ電圧が第１基準電圧値となるように制御し、起動後に前記ＪＦＥＴのピンチオフ電圧が前記第１基準電圧値未満の値である第２基準電圧値となるように制御するピンチオフ電圧制御部とを備えることを特徴とする。
【００１９】
本発明に係るスイッチング電源用ＩＣは、上記課題を解決するために、請求項１乃至請求項３のいずれか１項記載の起動回路と、前記容量素子の充電電圧が所定値以上の場合に起動して、スイッチング素子を制御する制御回路とを同一半導体基板内に備えることを特徴とする。
【００２０】
本発明に係るスイッチング電源装置は、上記課題を解決するために、スイッチング素子と、請求項１乃至請求項３のいずれか１項記載の起動回路と、前記容量素子の充電電圧が所定値以上の場合に起動して、前記スイッチング素子を制御する制御回路とを備えることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、起動回路を構成するＪＦＥＴのピンチオフ維持のために生じる電力損失を低減できる起動回路、スイッチング電源用ＩＣ及びスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例１の形態の起動回路及びそれを用いたスイッチング電源装置の構成を示す回路図である。
【図２】本発明の実施例２の形態の起動回路及びそれを用いたスイッチング電源の構成を示す回路図である。
【図３】本発明の実施例２の形態の起動回路に用いられるＪＦＥＴの平面図である。
【図４】本発明の実施例２の形態の起動回路に用いられるＪＦＥＴのｘ１−ｘ１線で切断した断面構造図である。
【図５】本発明の実施例２の形態の起動回路に用いられるＪＦＥＴのｙ１−ｙ１線で切断した断面構造図である。
【図６】従来のＪＦＥＴのＶＤ（ドレイン電圧）−ＶＪＳ（ソース電圧）特性を示す図である。
【図７】本発明の実施例２の形態の起動回路に用いられるＪＦＥＴのＶＤ（ドレイン電圧）−ＶＪＳ（ソース電圧）特性を示す図である。
【図８】本発明の実施例２の形態の起動回路及びそれを用いたスイッチング電源の別の構成例を示す回路図である。
【図９】従来の起動回路及びそれを用いたスイッチング電源装置の構成を示す回路図である。
【発明を実施するための形態】
【００２３】
以下、本発明の起動回路、スイッチング電源用ＩＣ及びスイッチング電源装置の実施の形態を、図面に基づいて詳細に説明する。
【実施例１】
【００２４】
以下、本発明の実施例について図面を参照しながら説明する。まず、本実施の形態の構成を説明する。図１は、本発明の実施例１の起動回路１３３ａ、スイッチング電源用ＩＣ１２０ａ、及びそれを用いたスイッチング電源装置１００ａの構成を示す回路図である。本発明のスイッチング電源装置１００ａは、少なくともスイッチング素子（ＭＯＳＦＥＴ１２１）と起動回路１３３ａと制御回路１２９とを備えている。図９に示す従来のスイッチング電源装置１００と異なる点は、可変電圧源２０を新たに備えている点と、起動回路１３３ａの内部構成である。ただし、本実施例における可変電圧源２０は、本発明における起動回路１３３ａの一部を構成するものとする。
【００２５】
電源コンデンサ１０４と平滑コンデンサ１１０とに接続されるスイッチング電源用ＩＣ１２０ａは、起動回路１３３ａと制御回路１２９とを同一半導体基板内に備えている。なお、制御回路１２９は、平滑コンデンサ１１０の充電電圧が所定値以上の場合に起動して、スイッチング素子（ＭＯＳＦＥＴ１２１）を制御する。また、起動回路１３３ａは、ＪＦＥＴ１２４ａとＭＯＳＦＥＴ１２７とを備えている。
【００２６】
図９に示す従来の起動回路１３３におけるＪＦＥＴ１２４，１２５がゲート電極（Ｇａｔｅ  Ｐｏｌｙ−Ｓｉ又はＦｉｅｌｄ  Ｐｏｌｙ又はメタル電極）を接地させているのに対し、本実施例におけるＪＦＥＴ１２４ａは、ゲート電極が可変電圧源２０に接続されており、異なる電圧をゲートに印加することができる。なお、従来装置におけるＪＦＥＴ１２５は、本発明の本質ではないため図１においては記載されていないが、設けられていてもよい。
【００２７】
ＭＯＳＦＥＴ１２７は、起動電源と容量素子（平滑コンデンサ１１０）による補助電源との間に接続され、起動電源による起動電流を容量素子（平滑コンデンサ１１０）に流す。本実施例における起動電源とは、電源コンデンサ１０４を指すものとする。
【００２８】
ＪＦＥＴ１２４ａは、ドレイン端子がＭＯＳＦＥＴ１２７のドレイン端子に接続され、ソース端子が抵抗１２６を介してＭＯＳＦＥＴ１２７のゲート端子に接続されている。
【００２９】
可変電圧源２０は、本発明のピンチオフ電圧制御部に対応し、起動時にＪＦＥＴ１２４ａのピンチオフ電圧が第１基準電圧値となるように制御し、起動後にＪＦＥＴのピンチオフ電圧が第１基準電圧値未満の値である第２基準電圧値となるように制御する（第１基準電圧値＞第２基準電圧値）。
【００３０】
具体的には、可変電圧源２０は、平滑コンデンサ１１０の充電電圧が所定値未満の場合（起動時）にＪＦＥＴ１２４ａのゲート端子に第１ゲート電圧を印加することでＪＦＥＴ１２４ａのピンチオフ電圧が第１基準電圧値となるように制御する。また、可変電圧源２０は、平滑コンデンサ１１０の充電電圧が所定値以上の場合（起動後）にＪＦＥＴ１２４ａのゲート端子に第１ゲート電圧未満の第２ゲート電圧を印加することでＪＦＥＴ１２４ａのピンチオフ電圧が第２基準電圧値となるように制御する（第１ゲート電圧＞第２ゲート電圧）。
【００３１】
本実施例において、平滑コンデンサ１１０の充電電圧が所定値未満であるか所定値以上であるかの判断は、制御回路１２９内の電源部１３１ａにより行われる。例えば、電源部１３１ａは、内部に図示されない比較器を有しており、起動回路出力電圧端子１２８の電圧と所定の電圧とを比較し、その比較結果を用いてＭＯＳＦＥＴ１３４のオン／オフを制御するとともに、可変電圧源２０の電圧値を制御する。
【００３２】
可変電圧源２０は、電源部１３１ａによる判断結果を受けて、ＪＦＥＴ１２４ａのゲート端子に印加する電圧値を決定する。
【００３３】
なお、本実施例において、本発明のピンチオフ電圧制御部に対応する可変電圧源２０は、上述したように平滑コンデンサ１１０の充電電圧値に基づいて起動時／起動後の判断を行い、ＪＥＦＴ１２４ａのゲート端子に印加する電圧を変化させるものである。しかしながら、本発明のピンチオフ電圧制御部は、起動時・起動後の判断に際し、必ずしも平滑コンデンサ１１０の充電電圧値を利用する必要はない。
【００３４】
例えば、本発明のピンチオフ電圧制御部は、起動時においてＪＦＥＴ１２４ａのゲート端子に比較的高い第１ゲート電圧を印加し、起動後一定時間が経過した時に比較的低い第２ゲート電圧を印加するものとしてもよい（第１ゲート電圧＞第２ゲート電圧）。
【００３５】
その他の構成は、図９に示す従来のスイッチング電源装置１００と同様であり、重複した説明を省略する。
【００３６】
次に、上述のように構成された本実施の形態の作用を説明する。まず、交流電源１０１からヒューズ１０２を通して整流器１０３に交流電圧が印加され、整流器１０３から直流電圧が電源コンデンサ１０４に印加され、電源コンデンサ１０４は直流電源となる。この電源コンデンサ１０４は、直流電圧をトランス１０５の一次巻線１０６に印加する。また、電源用コンデンサ１０４は、本発明における起動電源として、スイッチング電源用ＩＣ１２０ａ内のＪＦＥＴ１２４ａのドレイン端子１２３（ＭＯＳＦＥＴ１２７のドレイン端子でもある）に直流電圧を印加する。
【００３７】
この時点において、平滑コンデンサ１１０の充電電圧が所定値未満（起動時）であるため、可変電圧源２０は、ＪＦＥＴ１２４ａのゲート端子に第１ゲート電圧を印加することでＪＦＥＴ１２４ａのピンチオフ電圧が第１基準電圧値となるように制御する。また、平滑コンデンサ１１０が所定の電圧まで充電されていないため、電源部１３１は、内部のＭＯＳＦＥＴ１３４をオフ状態に維持している。
【００３８】
充電された電源コンデンサ１０４からＪＦＥＴ１２４ａのドレイン端子１２３に電流が供給され、ＪＦＥＴ１２４ａに定電流が流れる。ゲート端子２０６の電圧は、平滑コンデンサ１１０が所定の電圧に充電されるまでの起動回路出力電圧端子１２８の電圧レベルにおいて、ＭＯＳＦＥＴ１２７がオンを維持するためのしきい値電圧以上となるように設定されている。よって、ＭＯＳＦＥＴ１２７がオンし、ＭＯＳＦＥＴ１２７に定電流（起動電流）が流れ、当該起動電流は平滑コンデンサ１１０を充電する。
【００３９】
平滑コンデンサ１１０が所定の電圧に充電されると制御回路１２９が起動し、制御回路１２９に制御されることでスイッチング素子（ＭＯＳＦＥＴ１２１）は動作を開始する。ＭＯＳＦＥＴ１２１が動作を開始すると、トランス１０５の二次巻線１１１ｂからの電流がダイオード１１２を介して平滑コンデンサ１１０を充電し、ＭＯＳＦＥＴ１２１は動作を継続する。
【００４０】
また、ＭＯＳＦＥＴ１２１が動作を開始すると、トランス１０５の二次巻線１１１ａからの電流がダイオード１０７を介して出力コンデンサ１０８を充電し、この出力コンデンサ１０８は、出力端子１０９を通して直流電圧、直流電流を出力する。
【００４１】
また、平滑コンデンサ１１０の充電電圧が所定値以上（起動後）になると、可変電圧源２０は、ＪＦＥＴ１２４ａのゲート端子に第１ゲート電圧未満の第２ゲート電圧を印加することでＪＦＥＴ１２４ａのピンチオフ電圧が第２基準電圧値となるように制御する。すなわち、ＪＦＥＴ１２４ａのピンチオフ電圧は、第１基準電圧値から第２基準電圧値に低くなる。
【００４２】
一方、平滑コンデンサ１１０の充電電圧が所定値以上（起動後）になると、電源部１３１ａのＭＯＳＦＥＴ１３４をオンしてゲート端子２０６の電圧レベルをＭＯＳＦＥＴ１２７のしきい値より低くするため、ＭＯＳＦＥＴ１２７はオフされる。
【００４３】
ＪＦＥＴ１２４ａのピンチオフ電圧は、抵抗１２６に印加されるが、上述したように比較的低い第２基準電圧値に制御されているため、抵抗１２６に流れる電流も小さなものとなり、抵抗１２６における消費電力が抑えられる。
【００４４】
上述のとおり、本発明の実施例１の形態に係る起動回路１３３ａ、スイッチング電源用ＩＣ１２０ａ、及びスイッチング電源装置１００ａによれば、起動回路１３３ａを構成するＪＦＥＴ１２４ａのピンチオフ維持のために生じる電力損失を低減することができる。
【００４５】
すなわち、本実施例の起動回路１３３ａ、スイッチング電源用ＩＣ１２０ａ、及びスイッチング電源装置１００ａは、ピンチオフ電圧制御部たる可変電圧源２０を備えているので、ＪＦＥＴ１２４ａのゲート端子に印加する電圧を制御することで、起動時にＪＦＥＴ１２４ａのピンチオフ電圧が比較的高い第１基準電圧値となるように制御してＭＯＳＦＥＴ１２７をオンさせるとともに、起動後にＪＦＥＴのピンチオフ電圧が比較的低い第２基準電圧値となるように制御して抵抗１２６における消費電力を低減することができる。
【００４６】
ところで、起動後、ＭＯＳＦＥＴ１２１の動作によって、二次巻線１１１ｂを介して流れる電流が不十分となり、平滑コンデンサ１１０の充電電圧が低下することがある。本実施例において、可変電圧源２０が、平滑コンデンサ１１０の充電電圧に基づいて起動時／起動後を判断するように構成される場合、上記のような充電電圧の低下を抑制することができる。したがって、スイッチング電源用ＩＣ１２０ａ及びスイッチング電源装置１００ａの動作を安定化し、信頼性を改善することができる。
【実施例２】
【００４７】
図２は、本発明の実施例２の起動回路１３３ｂ、スイッチング電源用ＩＣ１２０ｂ、及びそれを用いたスイッチング電源装置１００ｂの構成を示す回路図である。本発明のスイッチング電源装置１００ｂは、少なくともスイッチング素子（ＭＯＳＦＥＴ１２１）と起動回路１３３ｂと制御回路１２９とを備えている。図１に示す実施例１のスイッチング電源装置１００ａと異なる点は、可変電圧源２０を備えていない点と、起動回路１３３ｂの内部構成である。
【００４８】
具体的には、起動回路１３３ｂは、ダブルゲートのＪＦＥＴ１２４ｂとＭＯＳＦＥＴ１２７とを備えている。すなわち、ＪＦＥＴ１２４ｂは、ゲート端子として第１ゲート端子（Ｇａｔｅ  Ｐｏｌｙ−Ｓｉ）と第２ゲート端子（Ｐ−ＳＵＢ）とを有している。ここで、第１ゲート端子は、ＭＯＳＦＥＴ１２７のゲート端子に接続されている。また、第２ゲート端子は接地されている。
【００４９】
第１ゲート端子は、本発明のピンチオフ電圧制御部に対応し、起動時にＪＦＥＴ１２４ａのピンチオフ電圧が第１基準電圧値となるように制御し、起動後にＪＦＥＴのピンチオフ電圧が第１基準電圧値未満の値である第２基準電圧値となるように制御する（第１基準電圧値＞第２基準電圧値）。
【００５０】
図３は、本実施例の起動回路１３３ｂに用いられるＪＦＥＴ１２４ｂの平面図である。図３中において、Ｄはドレイン領域を指し、ＪＳはソース領域を指す。また、図４は、図３に示すＪＦＥＴ１２４ｂをｘ１−ｘ１線で切断した断面構造図である。さらに、図５は、図３に示すＪＦＥＴ１２４ｂをｙ１−ｙ１線で切断した断面構造図である。図４，５におけるＧ１は第１ゲート端子を指し、Ｇ２は第２ゲート端子を指す。
【００５１】
第１ゲート端子は、図４，５に示すように、ＪＦＥＴ１２４ｂのドリフト領域上に絶縁膜ＩＬを介して配置されたＰｏｌｙ−Ｓｉ（ポリシリコン）を利用したものであり、特別に追加素子や追加面積等を必要としない。また、第２ゲート端子は、Ｐ型基板Ｐ−ＳＵＢ及びＰ型のアイソレーション領域になる。なお、第１ゲート端子は、金属等の導電膜で構成されてもよい。
【００５２】
ＪＦＥＴ１２４ｂのピンチオフ電圧Ｖｐは、Ｎ−ＥＰＩに電圧を印加した時（ドレインに電圧を印加した時）のＮ−ＥＰＩとＰ−ＳＵＢとの間に広がる空乏層で決まるが、Ｎ−ＥＰＩ領域上部のＰｏｌｙ−Ｓｉに電圧を印加する事で空乏層の広がりを抑制しピンチオフ電圧Ｖｐを上昇させる事ができる。
【００５３】
このＰｏｌｙ−Ｓｉ（第１ゲート端子）をＭＯＳＦＥＴ１２７のゲートに接続させることにより、起動回路１３３ｂは、起動時においてＪＦＥＴ１２４ｂ自身のピンチオフ電圧Ｖｐ（ＭＯＳＦＥＴ１２７のゲート電圧に等しい）がＰｏｌｙ−Ｓｉに印加されることにより、従来のようにＰｏｌｙ−ＳｉをＧＮＤに接続した場合に比して、ＪＦＥＴ１２４ｂにより高いピンチオフ電圧Ｖｐを印加することができる。
【００５４】
そこでＰｏｌｙ−Ｓｉに電圧が印加された時のピンチオフ電圧Ｖｐを、ＶＣＣ（平滑コンデンサ１１０の電圧）印加時に動作可能な値に設定すれば、オフ時（ＭＯＳＦＥＴ１３４オン時）のピンチオフ電圧Ｖｐをより小さくすることができ、起動後の消費電力を抑える事ができる。
【００５５】
その他の構成は、図１に示す実施例１のスイッチング電源装置１００ａと同様であり、重複した説明を省略する。
【００５６】
次に、上述のように構成された本実施の形態の作用を説明する。まず、交流電源１０１からヒューズ１０２を通して整流器１０３に交流電圧が印加され、整流器１０３から直流電圧が電源コンデンサ１０４に印加され、電源コンデンサ１０４は直流電源となる。この電源コンデンサ１０４は、直流電圧をトランス１０５の一次巻線１０６に印加する。また、電源用コンデンサ１０４は、本発明における起動電源として、スイッチング電源用ＩＣ１２０ａ内のＪＦＥＴ１２４ｂのドレイン端子１２３（ＭＯＳＦＥＴ１２７のドレイン端子でもある）に直流電圧を印加する。
【００５７】
この起動時において、平滑コンデンサ１１０が所定の電圧まで充電されていないため、電源部１３１は、内部のＭＯＳＦＥＴ１３４をオフ状態に維持している。そこで、上述したように、ＪＦＥＴ１２４ｂのＰｏｌｙ−Ｓｉ（第１ゲート端子）をＭＯＳＦＥＴ１２７のゲートに接続させているため、起動回路１３３ｂは、起動時においてＪＦＥＴ１２４ｂ自身のピンチオフ電圧Ｖｐを高く上昇させる。言い換えれば、第１ゲート端子は、上述した構成を有することによりピンチオフ電圧制御部としての機能を有し、ＪＦＥＴ１２４ｂのピンチオフ電圧が第１基準電圧値となるように制御する。
【００５８】
充電された電源コンデンサ１０４からＪＦＥＴ１２４ｂのドレイン端子１２３に電流が供給され、ＪＦＥＴ１２４ｂに定電流が流れる。よって、ＭＯＳＦＥＴ１２７がオンし、ＭＯＳＦＥＴ１２７に定電流（起動電流）が流れ、当該起動電流は平滑コンデンサ１１０を充電する。
【００５９】
平滑コンデンサ１１０が所定の電圧に充電されると制御回路１２９が起動し、制御回路１２９に制御されることでスイッチング素子（ＭＯＳＦＥＴ１２１）は動作を開始する。ＭＯＳＦＥＴ１２１が動作を開始すると、トランス１０５の二次巻線１１１ｂからの電流がダイオード１１２を介して平滑コンデンサ１１０を充電し、ＭＯＳＦＥＴ１２１は動作を継続する。
【００６０】
また、ｎＭＯＳＦＥＴ１２１が動作を開始すると、トランス１０５の二次巻線１１１ａからの電流がダイオード１０７を介して出力コンデンサ１０８を充電し、この出力コンデンサ１０８は、出力端子１０９を通して直流電圧、直流電流を出力する。
【００６１】
また、平滑コンデンサ１１０の充電電圧が所定値以上（起動後）になると、ＭＯＳＦＥＴ１３４がオンしてゲート端子２０６の電圧が低下するので、ＪＦＥＴ１２４ｂの第１ゲート端子は、ＪＦＥＴ１２４ｂのピンチオフ電圧が第２基準電圧値となるように制御する。すなわち、ＪＦＥＴ１２４ｂのピンチオフ電圧は、第１基準電圧値から第２基準電圧値に低くなる。また、ＭＯＳＦＥＴ１２７はオフされる。
【００６２】
ＪＦＥＴ１２４ｂのピンチオフ電圧は、抵抗１２６に印加されるが、上述したように比較的低い第２基準電圧値に制御されているため、抵抗１２６に流れる電流も小さなものとなり、抵抗１２６における消費電力が抑えられる。
【００６３】
図６は、従来のＪＦＥＴのＶＤ（ドレイン電圧）−ＶＪＳ（ソース電圧）特性を示す図である。また、図７は、本実施例の起動回路１３３ｂに用いられているダブルゲートＪＦＥＴ１２４ｂのＶＤ（ドレイン電圧）−ＶＪＳ（ソース電圧）特性を示す図である。
【００６４】
図７に示すように、ダブルゲートＪＦＥＴ１２４ｂでは、ＪＦＥＴ１２４ｂのドリフト領域上のＰｏｌｙ−Ｓｉに印加される電圧（すなわち第１ゲート端子に印加される電圧）Ｖｐｏが０Ｖの場合（起動後に相当）において、ピンチオフ電圧Ｖｐは１７Ｖである。一方、第１ゲート端子に印加される電圧Ｖｐｏが２５Ｖの場合（起動時に相当）において、ピンチオフ電圧Ｖｐは３２Ｖである。すなわち、本実施例の起動回路１３３ｂは、起動後の消費電力を従来タイプの約半分にすることができる。
【００６５】
なお、図７においては、第１ゲート端子に印加される電圧Ｖｐｏが０Ｖの場合まで記載されているが、さらに負電圧を印加することもできる。この場合には、起動回路１３３ｂは、さらにピンチオフ電圧Ｖｐを下げることができ、抵抗１２６で消費される電力をさらに低減することができる。
【００６６】
上述のとおり、本発明の実施例２の形態に係る起動回路１３３ｂ、スイッチング電源用ＩＣ１２０ｂ、及びスイッチング電源装置１００ｂによれば、実施例１と同様に、起動回路１３３ｂを構成するＪＦＥＴ１２４ｂのピンチオフ維持のために生じる電力損失を低減することができる。
【００６７】
特に、実施例１のように可変電圧源２０やＪＥＦＴに対する追加素子、追加面積等を必要としないため、低コストで実現することができ、実施例１と同様の消費電力低減効果を期待できる。
【００６８】
なお、本発明の本質は、ＪＦＥＴに対して起動時に高いゲートバイアスを印加し、起動後に低いゲートバイアスを印加する点であるため、これが実現できるような他の構成を用いてもよい。例えば、図８に示すように、実施例１の起動回路１３３ａにおけるＪＦＥＴ１２４ａに代わり、実施例２の起動回路１３３ｂにおけるＪＦＥＴ１２４ｂを適用してもよい。この場合、ＪＦＥＴ１２４ｂの第１ゲート端子は可変電圧源２０に接続され、第２ゲート端子は接地される。このように構成される起動回路、スイッチング電源用ＩＣ、及びスイッチング電源装置によれば、実施例１，２と同様の効果が得られる。また、第２ゲート端子は、負電圧源に接続されていてもよい。
【産業上の利用可能性】
【００６９】
本発明に係る起動回路、スイッチング電源用ＩＣ、及びスイッチング電源装置は、電気機器等に使用されるスイッチング電源等に利用可能である。
【符号の説明】
【００７０】
１０    ＪＦＥＴ
２０    可変電圧源
１００，１００ａ，１００ｂ  スイッチング電源装置
１０１  交流電源
１０２  ヒューズ
１０３  整流器
１０４  電源コンデンサ
１０５  トランス
１０６  一次巻線
１０７  ダイオード
１０８  出力コンデンサ
１０９  出力端子
１１０  平滑コンデンサ
１１１ａ，１１１ｂ  二次巻線
１１２  ダイオード
１２０  スイッチング電源用ＩＣ
１２１  ＭＯＳＦＥＴ
１２３  ドレイン端子
１２４ａ，１２４ｂ，１２５  ＪＦＥＴ
１２６  抵抗
１２７  ＭＯＳＦＥＴ
１２８  電源端子
１２９  制御回路
１３１，１３１ａ  電源部
１３２  制御部
１３３，１３３ａ，１３３ｂ  起動回路
２０３Ａ，２０３Ｂ  ソース端子
２０６  ゲート端子
【図１】
0005589827.tif 000002
【図２】
0005589827.tif 000003
【図３】
0005589827.tif 000004
【図４】
0005589827.tif 000005
【図５】
0005589827.tif 000006
【図６】
0005589827.tif 000007
【図７】
0005589827.tif 000008
【図８】
0005589827.tif 000009
【図９】
0005589827.tif 000010